(57)【要約】【課題】ダイシング工程に伴って発生するＰＣＭの電極パッドや電極パッド上のバンプが捲れ上がる異常による電気的なリークを回避することを目的とする。【解決手段】スクライブ上において、多層で配線層が形成されるプロセスを用いて最下層もしくは出来るだけ下層の配線層だけで電極パッドを形成する。また加えてその電極パッド上に保護膜からはみ出ない程度にバンプを形成する。【選択図】図１
2007149792.tif 000002
【特許請求の範囲】
【請求項１】
半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハであって、
プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで最上層の配線層よりも下層の配線層だけで電極パッドを形成した
半導体ウエハ。
【請求項２】
前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成した請求項１記載の半導体ウエハ。
【請求項３】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みで形成される段差を形成した請求項１記載の半導体ウエハ。
【請求項４】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みで形成される段差を形成し、前記電極パッドの上に前記段差からはみ出ない程度にバンプを形成した請求項１記載の半導体ウエハ。
【請求項５】
半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハであって、
プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとした
半導体ウエハ。
【請求項６】
前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成した請求項５記載の半導体ウエハ。
【請求項７】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された配線層と保護膜の厚みで形成される段差を形成した請求項５記載の半導体ウエハ。
【請求項８】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された配線層と保護膜の厚みで形成される段差を形成し、前記段差からはみ出ない程度に前記電極パッドの上にバンプを形成した請求項５記載の半導体ウエハ。
【請求項９】
半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハを製造し、この半導体ウエハから半導体装置を切り出すに際し、
プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで最上層の配線層よりも下層の配線層だけで電極パッドを形成し、前記スクライブ領域の位置を切断する
半導体装置の製造方法。
【請求項１０】
前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成し、前記スクライブ領域の位置を切断する
請求項９記載の半導体装置の製造方法。
【請求項１１】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みで形成される段差を形成し、前記スクライブ領域の位置を切断する
請求項９記載の半導体装置の製造方法。
【請求項１２】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みで形成される段差を形成し、前記電極パッドの上に前記段差からはみ出ない程度にバンプを形成し、前記スクライブ領域の位置を切断する
請求項９記載の半導体装置の製造方法。
【請求項１３】
半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハを製造し、この半導体ウエハから半導体装置を切り出すに際し、
プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとし、前記スクライブ領域の位置を切断する
半導体装置の製造方法。
【請求項１４】
前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成し、前記スクライブ領域の位置を切断する
請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された配線層と保護膜の厚みで形成される段差を形成し、前記スクライブ領域の位置を切断する
請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記電極パッドの上方に、前記電極パッドよりも上層に形成された配線層と保護膜の厚みで形成される段差を形成し、前記段差からはみ出ない程度に前記電極パッドの上にバンプを形成し、前記スクライブ領域の位置を切断する
請求項１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハと、この半導体ウエハから切り出してチップ状に分割して製造される半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
本発明の半導体装置、特に半導体装置に使用される電極パッドについて従来例を説明する前に本技術の背景について説明する。
半導体装置は図７（ａ）に示すように、ウエハ１上に、拡散工程と呼ばれる製造工程を経ることで多数の半導体装置２の形成を行い、その後に、図７（ｂ）に示すようにウエハ１から半導体装置２をチップ状に切り出し、パッケージングされる。３はスクライブ領域と呼ばれる「切り代」部分である。
【０００３】
半導体装置２の拡散工程の出来映え評価としてのプロセス・コントロール・モジュール（Process・Control・Module、以下、ＰＣＭと称す）４が、図７（ｃ）に示すようにスクライブ領域３に形成されている。ＰＣＭ４の測定によって得られたデータを収集管理し、結果を拡散工程にフィードバックすることにより、デバイスや拡散工程を最適に維持管理して、歩留と品質を向上させている。 
【０００４】
図８（ａ）はこのスクライブ領域３に形成されたＰＣＭ４の電極パッドの断面を示したもので、ウエハ１の上に、第１層電極パッド５、第２層電極パッド６、第３層電極パッド７の３層の電極パッドを重ねた状態で形成されており、各層上に第１層保護膜５ａ、第２層保護膜６ａ、第３層保護膜７ａが形成されている。
【０００５】
さらに、図８（ｂ）は別の例で、図８（ａ）で示したＰＣＭ４の第３層電極パッド７にバンプ８を形成した状態を示している。通常、このバンプ８は無電解めっきで形成される。
【０００６】
図９（ａ），図９（ｂ）は図８（ｂ）で示したＰＣＭ４付きのウエハ１から半導体装置２をチップ状に切り出すダイシング工程を示している。
図９（ａ）に仮想線で示すダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や３層の電極パッド）をカットして、図９（ｂ）に示すようにウエハ１からチップ状の半導体装置２を切り出している。
【０００７】
なお、（特許文献１）にはバンプを保護膜以下の高さにして形成する技術が記載されている。
【特許文献１】特開２００４−１７９６３５公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図８（ａ），図８（ｂ）に示す従来のＰＣＭ付きの半導体ウエハには、以下に示す２点の問題がある。
図１０（ａ）に示すようにダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や３層の電極パッド）をカットする。しかしそのダイシングカッター９がずれた場合、図１０（ｂ）のように電極パッド、特に第３層電極パッド７が捲れ上がる異常が発生する。
【０００９】
このように半導体装置２を切り出す時に導電性のある第３層電極パッド７が捲れ上がると、後の組立工程でパッケージングを行った場合、この「捲れ上がった電極パッド」部分より電気的なリークなどが発生するおそれがある。
【００１０】
図１１（ａ），図１１（ｂ）は図９（ａ），図９（ｂ）と同様に図８（ｂ）で示した３層の電極パッドを重ねたＰＣＭの電極パッド上にバンプ８を形成したものをダイシングした時のフローについて示したものである。
【００１１】
図１０では電極パッド上にバンプ８が形成されていない場合ダイシングであったが、図１１（ａ）に示すように電極パッド上にバンプ８が形成されている場合には、ダイシングカッター９による切断位置がずれた場合には、図１１（ｂ）に示すようにエッジ部分にバンプ８の一部が残留する異常が発生する。
【００１２】
このようにバンプ８がエッジ部分に残留すると、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生するおそれがある。
図１０におけるダイシングに伴う第３層電極パッド７の捲れ上がりや、図１１におけるダイシングに伴うエッジ部分でのバンプ８の残留を解消するためには、図１２（ａ）に示すように幅広のダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や３層の電極パッド、バンプ８）をカットして、図１２（ｂ）に示すように、第３層電極パッド７の捲れ上がりや、エッジ部分でのバンプ８の残留がない半導体装置２を切り出すことができるが、この場合には、ダイシングカッター９の幅、すなわち「切り代」の幅を大きくするために、その広くした分だけスクライブ領域３の幅を広くする必要がある。そうするとウエハ中のスクライブ領域３の面積が広くなり、逆に半導体装置２を形成する面積が小さくなり、半導体装置の取れ数が減ってしまう別の問題がある。
【００１３】
本発明は、ダイシングに伴って「捲れ上がった電極パッド」や「残留したバンプ」が発生せず、加えて半導体装置の取れ数を落とすことの無い構造のＰＣＭ付き半導体ウエハ、ならびに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体ウエハは、半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハであって、プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで最上層の配線層よりも下層の配線層だけで電極パッドを形成したことを特徴とする。また、前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成したことを特徴とする。
【００１５】
また、本発明の半導体ウエハは、半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハであって、プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとしたことを特徴とする。また、前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成したことを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハを製造し、この半導体ウエハから半導体装置を切り出すに際し、プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで最上層の配線層よりも下層の配線層だけで電極パッドを形成し、前記スクライブ領域の位置を切断することを特徴とする。また、前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成し、前記スクライブ領域の位置を切断することを特徴とする。
【００１７】
また、本発明の半導体装置の製造方法は、半導体拡散工程の評価用にスクライブ領域にプロセス・コントロール・モジュールが形成された半導体ウエハを製造し、この半導体ウエハから半導体装置を切り出すに際し、プロセス・コントロール・モジュールは、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとし、前記スクライブ領域の位置を切断することを特徴とする。また、前記電極パッドの上に保護膜からはみ出ない程度にバンプを形成し、前記スクライブ領域の位置を切断することを特徴とする。
【発明の効果】
【００１８】
この構成によると、従来の構造の問題点であった、ダイシングの際「捲れ上がった電極パッド」や「残留したバンプ」が発生しなくなる。加えて従来の問題点であったスクライブ領域を広くすることで半導体装置の取れ数を落とすことについての対策も可能となる。
【発明を実施するための最良の形態】
【００１９】
本発明の各実施の形態を図１〜図６に基づいて説明する。
なお、図７〜図１２と同様の作用を成すものには同一の符号を付けて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）を示す。
【００２０】
図１（ａ）〜図１（ｃ）は半導体ウエハの前記スクライブ領域３に形成されたＰＣＭの電極パッドの形状およびそのダイシング工程のフローについて示したものである。本例は３層で配線層を形成した場合の半導体装置を示したものである。
【００２１】
図１（ａ）に示すように、ＰＣＭ４の電極パッドは第１層電極パッド５のみで形成しており、第２層および第３層の電極パッドは形成しない形状になっている。その後、図１（ｂ）に示すようにダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や電極パッド）をカットして図１（ｃ）に示すように半導体装置２を切り出す。
【００２２】
ここで、ダイシングカッター９が図２（ａ）に示すようにずれた場合には、図２（ｂ）に示すように第１層電極パッド５が捲れ上がる異常が発生するが、この実施の形態の場合には、第２，３層の電極パッドを形成していない上に第１，第２，第３層の保護膜５ａ，６ａ，７ａの厚みがあるため、捲れ上がった第１層電極パッド５の先端が半導体装置２の表面上に露出しない。したがって、後の組立工程でパッケージングを行った場合に、この「捲れ上がった電極パッド」部分より電気的なリークなどが発生しない。
【００２３】
なお、この実施の形態では３層で配線層を形成した半導体ウエハの場合を例に挙げて説明したが、配線層の数が３層に限定されるものではなく、ウエハ１の上に形成された多層の配線層のうちで最上層の配線層よりも下層の配線層だけで電極パッドを形成したＰＣＭ付きの半導体ウエハであると言える。このことは以下の実施の形態においても同様である。
【００２４】
（実施の形態２）
図３〜図５は本発明の（実施の形態２）を示す。
この（実施の形態２）の半導体ウエハは、図１（ａ）に示した（実施の形態１）の第１層電極パッド５の上に、図３（ａ）に示すようにバンプ８を無電解めっきなどで形成してＰＣＭを形成したものである。その他は（実施の形態１）と同じであって、図１（ｂ）に相当する図３（ｂ）においてダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や電極パッドやバンプ８）をカットして、図３（ｃ）に示すように半導体装置２を切り出す。
【００２５】
なお、ここでバンプ８の厚みは、上面の位置が第３層保護膜７ａよりも低くなるように形成されている。
このように構成したため、図４（ａ）に示すようにダイシングカッター９の位置がずれた場合には、残留した一部のバンプ８が半導体装置２のエッジ部分に残留するが、第２，３層の電極パッドを形成していない上に第１，第２，第３層の保護膜の厚みがあるため、残留したバンプ８が半導体装置２の表面上に露出しない。
【００２６】
したがって、残留した一部のバンプ８が半導体装置２のエッジ部分に残留しても、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生するおそれがない。
【００２７】
図５は従来例との比較図で、図５（ａ）は図９（ａ）に示した従来のＰＣＭ付き半導体ウエハを示し、図５（ｂ）は（実施の形態２）の構造のＰＣＭ付き半導体ウエハを示している。
【００２８】
この図５（ａ）と図５（ｂ）を比較して分かるように、第１層電極パッド５やバンプ８を残さないように幅広のダイシングカッター９を用いてスクライブ領域３（同時にＰＣＭ４や３層の電極パッド、バンプ８）をカットする場合にも、図５（ｂ）に示した（実施の形態２）の構造の場合には、バンプ８自体が図５（ａ）に示した従来例に比べて幅が狭いため、ウエハ中のスクライブ領域３の面積が図５（ａ）に示した従来例に比べて小さくなり、半導体装置２を形成する面積が多くなり、半導体装置の取れ数減少の対策になる。
【００２９】
なお、図３（ａ）に示した構造は、電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みで形成される段差を形成し、さらに前記電極パッドの上に前記段差からはみ出ない程度にバンプを形成したものであるということもできる。
【００３０】
（実施の形態３）
図６（ａ）は本発明の（実施の形態３）を示す。
図１（ａ）で示したＰＣＭ付き半導体ウエハの場合には、第１層電極パッド５のみで形成しており、第２層および第３層の電極パッドは形成しない形状の電極パッドであって、第１層電極パッド５の面上から第３層保護膜７ａの上面までの段差は、第１，第２，第３層の保護膜５ａ，６ａ，７ａの厚み分だけであったが、この（実施の形態３）の場合には、第２層電極パッドならびに第３層電極パッドは形成しないが、開口部分において第２層配線層６ｂで段差を形成し、同様に第３層配線層７ｂで段差を形成しているため、第１，第２，第３層の保護膜５ａ，６ａ，７ａの厚み分に、第２層配線層６ｂの厚みと、第３層配線層７ｂの厚み分だけ高くできる。
【００３１】
そのため、ダイシング工程で半導体装置２の切り出しに伴って、図２（ｂ）と同じように第１層電極パッド５が捲れ上がる異常が発生しても、捲れ上がった第１層電極パッド５の先端が半導体装置２の表面上にさらに露出し難くなり、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生するおそれが更に少なくなる。
【００３２】
また、図６（ａ）の構造は、電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みと配線層の厚みで形成される段差を形成したものであるということもできる。
【００３３】
なお、この実施の形態では３層の配線層のうちの最上層を含めた上層の何層かを連続除去して最下層の配線層を電極パッドとしたが、最上層の第３層配線層を除去して第２層配線層を露出させて電極パッドとすることもでき、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとしたものが効果的であると言える。
【００３４】
（実施の形態４）
図６（ｂ）は本発明の（実施の形態４）を示す。
図１（ａ）で示したＰＣＭ付き半導体ウエハの場合には、第１層電極パッド５のみで形成しており、第２層および第３層の電極パッドは形成しない形状の電極パッドであって、第１層電極パッド５の面上から第３層保護膜７ａの上面までの段差は、第１，第２，第３層の保護膜５ａ，６ａ，７ａの厚み分だけであったが、この（実施の形態４）の場合には、第２層電極パッドならびに第３層電極パッドは形成しないが、開口部分において第２層配線層６ｂで段差を形成し、同様に第３層配線層７ｂで段差を形成しているため、第１，第２，第３層の保護膜５ａ，６ａ，７ａの厚み分に、第２層配線層６ｂの厚みと、第３層配線層７ｂの厚み分だけ高くできる。
【００３５】
そのため、ダイシング工程で半導体装置２の切り出しに伴って残留したバンプ８の一部が半導体装置２のエッジ部分に残留しても残留したバンプ８が半導体装置２の表面上にさらに露出し難くなり、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生するおそれが更に少なくなる。換言すれば、高膜厚のバンプ８を形成してもバンプ頭が段差より高くならないので、図３の場合よりも高膜厚のバンプ８の形成が可能となる。
【００３６】
また、図６（ｂ）の構造は、電極パッドの上方に、前記電極パッドよりも上層に形成された保護膜の厚みと配線層の厚みで形成される段差を形成し、さらに前記電極パッドの上に前記段差からはみ出ない程度にバンプを形成したものであるということもできる。
【００３７】
なお、この実施の形態では３層の配線層のうちの最上層を含めた上層の何層かを連続除去して最下層の配線層を電極パッドとしたが、最上層の第３層配線層を除去して第２層配線層を露出させて電極パッドとすることもでき、ウエハの上に形成された多層の配線層のうちで少なくとも最上層の配線層を取り除いて露出した下層の配線層を電極パッドとしたものが効果的であると言える。
【産業上の利用可能性】
【００３８】
本発明はダイシング工程において半導体装置の品質を低下させることのない優れたＰＣＭを得ることができ、アナログデバイスなどの拡散工程有する半導体製造プロセスの更なる歩留と品質の向上に寄与できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の（実施の形態１）の半導体ウエハ要部断面図と半導体装置の製造方法の工程図
【図２】同実施の形態においてダイシング工程の切断位置がずれた場合の断面図
【図３】本発明の（実施の形態２）の半導体ウエハ要部断面図と半導体装置の製造方法の工程図
【図４】同実施の形態においてダイシング工程の切断位置がずれた場合の断面図
【図５】従来例と同実施の形態との比較説明の断面図
【図６】本発明の（実施の形態３）（実施の形態４）の半導体ウエハの要部断面図
【図７】一般的な半導体ウエハ平面図とダイシング工程説明図ならびにＰＣＭを示す拡大平面図
【図８】第１の従来例の半導体ウエハのＰＣＭ部分断面図と第２の従来例の半導体ウエハＰＣＭ部分の断面図
【図９】ダイシング工程の説明図
【図１０】従来例においてダイシング工程の切断位置がずれた場合の断面図
【図１１】電極パッドにバンプを付けた従来例においてダイシング工程の切断位置がずれた場合の断面図
【図１２】電極パッドにバンプを付けた従来例において幅広のダイシングカッターで実施するダイシング工程の断面図
【符号の説明】
【００４０】
１    ウエハ
２    半導体装置
３    スクライブ領域
４    プロセス・コントロール・モジュール（ＰＣＭ）
５    第１層電極パッド
５ａ    第１層保護膜
６    第２層電極パッド
６ａ    第２層保護膜
６ｂ    第２層配線層
７    第３層電極パッド
７ａ    第３層保護膜
７ｂ    第３層配線層
８    バンプ
９    ダイシングカッター
【図１】
2007149792.tif 000003
【図２】
2007149792.tif 000004
【図３】
2007149792.tif 000005
【図４】
2007149792.tif 000006
【図５】
2007149792.tif 000007
【図６】
2007149792.tif 000008
【図７】
2007149792.tif 000009
【図８】
2007149792.tif 000010
【図９】
2007149792.tif 000011
【図１０】
2007149792.tif 000012
【図１１】
2007149792.tif 000013
【図１２】
2007149792.tif 000014