(57)【要約】【課題】電源昇圧回路を具備し、読み出し時、電源昇圧電圧を必要とする半導体記憶装置において、読み出し動作中の電源昇圧電圧異常により、読み出しデータが無効である事を伝える手段を、少ピンかつ少面積で実現する事を課題とする。【解決手段】電源昇圧回路状態を判定する、電源昇圧回路状態判定回路104を備え、電源昇圧状態判定信号111により、読み出し動作の制御を行う。読み出し動作中、電源昇圧回路105からの出力電圧が所定の電圧値でなくなった場合、電源昇圧状態判定信号111により、半導体記憶素子アレイ制御回路106、及びアドレス・データ保持回路107が制御され、読み出し動作を中断し、出力データを、予め定義しておいたエラーデータを出力する。【選択図】図１
2007272943.tif 000002
【特許請求の範囲】
【請求項１】
電源昇圧回路と、前記電源昇圧回路の状態によって信号を出力する電源昇圧回路状態判定回路と、前記電源昇圧回路状態判定信号によって読み出し動作の停止・開始を制御する制御回路を備える事を特徴とする半導体記憶装置。
【請求項２】
請求項１記載の回路を具備し、前記電源昇圧回路の昇圧電圧レベルを検知する検知回路を備える事を特徴とする半導体記憶装置。
【請求項３】
請求項２記載の回路を具備し、前記電源昇圧回路の出力レベルが所定値以上のとき、読み出し動作を行う制御回路を備える事を特徴とする半導体記憶装置。
【請求項４】
請求項３記載の回路を具備し、前記電源昇圧回路を停止・復帰させる機能を有し、前記電源昇圧回路が停止状態から復帰するまでの期間、読み出しアドレスの入力を可能とし、前記読み出しアドレスの入力が完了、かつ前記電源昇圧回路の復帰が完了した後、前記入力アドレスで読み出しを開始する事を特徴とする半導体記憶装置。
【請求項５】
請求項４記載の機能を有し、電源昇圧回路の停止・復帰を外部信号の入力によって制御する事を特徴とする半導体記憶装置。
【請求項６】
請求項４記載の機能を有し、電源昇圧回路の停止・復帰を、所定のアドレス・データを所定の回数分入力する入力コマンド方式で制御する事を特徴とする半導体記憶装置。
【請求項７】
請求項６記載の機能を有し、アドレス・データが一定周期のクロック信号に同期して、シリアルで分割入力される事を特徴とする半導体記憶装置。
【請求項８】
請求項７記載の機能を有し、アドレス用入力端子と、データ用入力端子と、データ用出力端子が共有化された事を特徴とする半導体記憶装置。
【請求項９】
請求項４記載の半導体記憶装置と、前記半導体記憶装置に接続される情報処理装置を備え、前記情報処理装置から入力されたアドレス・データ、及び制御信号によって前記半導体記憶装置が制御されると共に、前記半導体記憶装置の出力信号から、前記半導体記憶装置に格納されたデータを受信する事を特徴としたデータ送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置に係り、特に電源昇圧回路を有し、電源昇圧回路で昇圧した電圧を用いて記憶されたデータを読み出す半導体記憶装置に関するものである。
【背景技術】
【０００２】
図９(a)は、半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がパラレルで行われる場合の模式図である。半導体記憶装置500は、半導体記憶素子アレイ503、電源昇圧回路505、データ出力回路510、半導体記憶素子アレイ制御回路506、インターフェイス回路501で構成され、インターフェイス回路501はアドレス・データ保持回路507で構成される。また、マイコン502と半導体記憶装置500は、アドレス・データ確定信号509、半導体記憶装置制御信号512、アドレス入力信号513、データ入力信号514、データ出力信号515で接続されている。タイマー回路521はマイコン502と接続されている。半導体記憶素子アレイ503は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路505は、半導体記憶素子アレイ503に格納されたデータを読み出す為に必要な電圧を生成する。データ出力回路510は、半導体記憶素子アレイ503に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路506は、半導体記憶装置制御信号512からの命令に応じて、電源昇圧回路505、データ出力回路510の制御を行い、また、アドレス・データ保持回路507からのデータに応じて、半導体記憶素子アレイ503に含まれるロウ・カラムデコーダーを制御・選択する。インターフェイス回路501はマイコン502から受け取ったデータ、命令を半導体記憶素子アレイ制御回路506に伝える。また、アドレス・データ保持回路507は、マイコン502からアドレス入力信号513、及びデータ入力信号514を通じてアドレス、データを受け取る。受け取った前記アドレス・データは、アドレス・データ確定信号509によって確定され、半導体記憶素子アレイ制御回路506に伝えられる。また、アドレス・データ保持回路507は、データ出力回路510から受け取った読み出しデータをデータ出力信号515からマイコン502に伝える。タイマー回路521は、所定の時間経過後にマイコン502に信号を伝える。
【０００３】
図９(b)は、半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がシリアルで行われる場合の模式図である。半導体記憶装置550は、半導体記憶素子アレイ553、電源昇圧回路555、データ出力回路560、半導体記憶素子アレイ制御回路556、コマンド判定回路569、インターフェイス回路551で構成され、インターフェイス回路551はアドレス・データ保持回路557、クロックカウンタ回路570で構成される。また、マイコン552と半導体記憶装置550は、半導体記憶装置制御信号562、入出力信号567、及びクロック信号で接続されている。タイマー回路571はマイコン552と接続されている。半導体記憶素子アレイ553は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路555は、半導体記憶素子アレイ553に格納されたデータを読み出す為に必要な電圧を生成する。データ出力回路560は、半導体記憶素子アレイ553に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路556は、半導体記憶装置制御信号562からの命令、及びコマンド判定回路569からのデータに応じて、電源昇圧回路555、データ出力回路560の制御を行い、また、半導体記憶素子アレイ553に含まれるロウ・カラムデコーダーを制御・選択する。コマンド判定回路569は、アドレス・データ保持回路557から出力されるアドレス・データを判別する事で、半導体記憶素子アレイ制御回路556を制御する為のコマンド信号を発行する。インターフェイス回路551は、マイコン552から受け取ったデータ、命令をコマンド判定回路569に伝える。クロックカウンタ回路570は、マイコン552からのクロック信号のクロック回数をカウントし、所定のクロック回数に応じて、アドレス・データ確定信号568を生成・制御する。アドレス・データ確定信号568は、入力されたアドレス・データを確定させる信号であり、確定されたアドレス・データは、アドレス・データ保持回路557に伝えられる。アドレス・データ保持回路557は、マイコン552から入出力信号567を通じて、シリアルで入力されるアドレス、データを、クロック信号に同期して受け取り、アドレス・データ確定信号568に応じて、前記アドレス・データをコマンド判定回路569に伝える。また、アドレス・データ保持回路557は、データ出力回路560から受け取った読み出しデータを入出力信号567からマイコン552に伝える。タイマー回路571は、所定の時間経過後にマイコン552に信号を伝える。
【０００４】
図１０(a)は、図９(a)記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図９(a)記載の半導体記憶装置制御信号512に含まれる信号である。チップセレクト信号は、半導体記憶装置500の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置500は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路505のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路505は停止する。ここでは例として、入力アドレスは20bit、データ出力は8bitとしている。
【０００５】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路505が動作していない。時間T50aで昇圧回路ON/OFF切替信号が"H"になると、電源昇圧回路505が起動を開始する。電源昇圧回路505から読み出し動作に必要な電圧が生成されるまで（昇圧回路復帰期間）は読み出しが出来ない為、電源昇圧回路505が完全に動作するまで十分な時間（T51a−T50a）を待つ。上記待ち時間の設定は、タイマー回路521によって実現される。時間T51aでチップセレクト信号が"L"になった後、時間T52aでアドレス入力信号513から入力された読み出しアドレスは、アドレス・データ保持回路507で保持される。時間T53aでアドレス・データ確定信号が"L"になると、アドレス・データ保持回路507で保持されていた読み出しアドレスは、半導体記憶素子アレイ制御回路506に伝えられ、読み出し動作を開始する。半導体記憶装置500の読み出しが完了すると、データ出力回路510から出力された読み出しデータがアドレス・データ保持回路507に伝えられ、時間T54aでデータ出力信号515から出力される。時間T55aでアドレス・データ確定信号509を"H"にする。また、チップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。
【０００６】
図１０(b)は、図９(b)記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図９(b)記載の半導体記憶装置制御信号562に含まれる信号である。チップセレクト信号は、半導体記憶装置550の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置550は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路555のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路555が停止する。また、入出力切替信号は、アドレス・データ保持回路557の内部信号であり、アドレス・データ確定信号568を受けて、入出力信号567の入力・出力の切替を行う。入出力切替信号が"L"の時、入出力信号567は入力状態になり、入出力切替信号が"H"の時、入出力信号567は出力状態になる。入出力信号567にはアドレス・データが入力され、また、読み出しデータが出力される。ラッチアドレスLA[19:0]は、アドレス・データ保持回路557に保持されるアドレスを表している。ここでは例として、入出力信号は4bit、入力アドレスは20bit、データ出力は8bitとしている。
【０００７】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路555が動作していない。また、入出力切替信号が"L"の為、入出力信号は入力状態となる。時間T50bで昇圧回路ON/OFF切替信号が"H"となり、電源昇圧回路555が起動を開始する。電源昇圧回路555から読み出し動作に必要な電圧が生成されるまで（昇圧回路復帰期間）は読み出しが出来ない為、電源昇圧回路555が完全に動作するまで十分な時間（T51b−T50b）を待つ。上記待ち時間の設定は、タイマー回路571によって実現される。時間T51bで、チップセレクト信号が"L"になると、クロック信号に同期して、入出力信号567から読み出しアドレスが4bitずつシリアル入力され、アドレス・データ保持回路557内のラッチアドレスLA[19:0]の上位から順次、格納されていく。時間T52bでラッチアドレスLA[19:0]の全てに読み出しアドレスが格納されると、アドレス・データ確定信号568が"L"になり、上記ラッチアドレスLA[19:0]はコマンド判定回路569に伝えられ、読み出し動作を開始する。時間T53bで入出力切替信号が"H"となり、入出力信号567は出力状態となる。その後、半導体記憶装置550の読み出しが完了すると、データ出力回路560から出力された読み出しデータはアドレス・データ保持回路557に伝えられ、時間T54bで、前記読み出しデータが入出力信号567から、クロック信号に同期してシリアル出力される。時間T55bでアドレス・データ確定信号568は"H"になる。また、同時間T55bでチップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。時間T56bで、入出力切替信号が"L"になると、入出力信号567は入力状態になる。
【０００８】
一方、次のような回路構成、及び読み出し動作がある。
【０００９】
図１１(a)は、半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がパラレルで行われる場合の模式図である。半導体記憶装置600は、半導体記憶素子アレイ603、電源昇圧回路605、電源昇圧回路状態判定回路604、データ出力回路610、半導体記憶素子アレイ制御回路606、インターフェイス回路601で構成され、インターフェイス回路601はアドレス・データ保持回路607で構成されている。また、マイコン602と半導体記憶装置600は、アドレス・データ確定信号609、半導体記憶装置制御信号612、アドレス入力信号613、データ入力信号614、データ出力信号615、電源昇圧回路状態判定信号611で接続されている。半導体記憶素子アレイ603は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路605は、半導体記憶素子アレイ603に格納されたデータを読み出す為に必要な電圧を生成する。電源昇圧回路状態判定回路604は、電源昇圧回路605の起動・停止をモニターし、電源昇圧回路605の状態を、電源昇圧回路状態判定信号611を介して、マイコン602に伝える。データ出力回路610は、半導体記憶素子アレイ603に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路606は、半導体記憶装置制御信号612からの命令に応じて、電源昇圧回路605、電源昇圧回路状態判定回路604、データ出力回路610の制御を行い、また、アドレス・データ保持回路607からのデータに応じて、半導体記憶素子アレイ603に含まれるロウ・カラムデコーダーを制御・選択する。インターフェイス回路601は、マイコン602から受け取ったデータ、命令を半導体記憶素子アレイ制御回路606に伝える。アドレス・データ保持回路607は、マイコン602からアドレス入力信号613、及びデータ入力信号614を通じてアドレス、データを受け取る。受け取った前記アドレス・データは、アドレス・データ確定信号609によって確定され、半導体記憶素子アレイ制御回路606に伝えられる。また、アドレス・データ保持回路607は、データ出力回路610から受け取った読み出しデータをデータ出力信号615からマイコン602に伝える。
【００１０】
図１１(b)は、半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がシリアルで行われる場合の模式図である。半導体記憶装置650は、半導体記憶素子アレイ653、電源昇圧回路状態判定回路654、電源昇圧回路655、データ出力回路660、半導体記憶素子アレイ制御回路656、コマンド判定回路669、インターフェイス回路651で構成され、インターフェイス回路651はアドレス・データ保持回路657、クロックカウンタ回路670で構成される。また、マイコン652と半導体記憶装置650は、半導体記憶装置制御信号662、入出力信号667、電源昇圧回路状態判定信号661、及びクロック信号で接続されている。半導体記憶素子アレイ653は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路655は、半導体記憶素子アレイ653に格納されたデータを読み出す為に必要な電圧を生成する。電源昇圧回路状態判定回路654は、電源昇圧回路655の起動・停止をモニターし、電源昇圧回路655の状態を、電源昇圧回路状態判定信号661を介して、マイコン652に伝える。データ出力回路660は、半導体記憶素子アレイ653に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路656は、半導体記憶装置制御信号662からの命令、及びコマンド判定回路669からのデータに応じて、電源昇圧回路655、電源昇圧回路状態判定回路654、データ出力回路660の制御を行い、半導体記憶素子アレイ653に含まれるロウ・カラムデコーダーを制御・選択する。コマンド判定回路669は、アドレス・データ保持回路657からのアドレス・データを判別する事で、半導体記憶素子アレイ制御回路656を制御する為のコマンド信号を発行する。インターフェイス回路651は、クロックカウンタ回路670、及びアドレス・データ保持回路657で構成され、マイコン652から受け取ったデータ、命令をコマンド判定回路669に伝える。クロックカウンタ回路670は、マイコン652からのクロック信号のクロック回数をカウントし、所定のクロック回数に応じて、アドレス・データ確定信号668を生成・制御する。アドレス・データ確定信号668は、入力されたアドレス・データを確定させる信号である。確定されたアドレス・データは、アドレス・データ保持回路657に伝えられる。アドレス・データ保持回路657は、マイコン652から入出力信号667を通じて、シリアルで入力されるアドレス、データを、クロック信号に同期して受け取り、アドレス・データ確定信号668に応じて、前記アドレス・データをコマンド判定回路669に伝える。また、アドレス・データ保持回路657は、データ出力回路660から受け取った読み出しデータを入出力信号667からマイコン652に伝える。
【００１１】
図１２(a)は、図１１(a)記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図１１(a)記載の半導体記憶装置制御信号612に含まれる信号である。チップセレクト信号は、半導体記憶装置600の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置600は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路605のON/OFFを切り替える信号で、この信号が"L"の場合、電源昇圧回路605が停止する。ここでは例として、入力アドレスは20bit、データ出力は8bitとしている。
【００１２】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路605が動作しておらず、電源昇圧状態判定回路604からの、電源昇圧回路状態信号611は"L"出力となる。時間T60aで、昇圧回路ON/OFF切替信号が"H"になり、電源昇圧回路605が起動を開始する。昇圧回路復帰期間が経過し、電源昇圧回路605が完全に動作すると、電源昇圧回路状態信号611は"H"出力となる。マイコン602は、この電源昇圧回路状態信号611の"H"出力を受けて、チップセレクト信号を"L"にする(時間T61a)。チップセレクト信号が"L"になった後、時間T62aでアドレス入力信号613から入力された読み出しアドレスは、アドレス・データ保持回路607で保持される。時間T63aでアドレス・データ確定信号609が"L"になると、アドレス・データ保持回路607で保持されていた読み出しアドレスは、半導体記憶素子アレイ制御回路606に伝えられ、読み出し動作を開始する。半導体記憶装置600の読み出しが完了すると、データ出力回路610から出力された読み出しデータがアドレス・データ保持回路607に伝えられ、時間T64aでデータ出力信号615から出力される。時間T65aでアドレス・データ確定信号609を"H"にする。また、チップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。
【００１３】
図１２(b)は、図１１(b)記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図１１(b)記載の半導体記憶装置制御信号662に含まれる信号である。チップセレクト信号は、半導体記憶装置650の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置650は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路655のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路655が停止する。また、入出力切替信号は、アドレス・データ保持回路657の内部信号であり、アドレス・データ確定信号668を受けて、入出力信号667の入力・出力の切替を行う。入出力切替信号が"L"の時、入出力信号667は入力状態になり、入出力切替信号が"H"の時、入出力信号667は出力状態になる。入出力信号667にはアドレス・データが入力され、また、読み出しデータが出力される。ラッチアドレスLA[19:0]は、アドレス・データ保持回路657に保持されるアドレスを表している。ここでは例として、入出力信号は4bit、入力アドレスは20bit、データ出力は8bitとしている。
【００１４】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路655が動作しておらず、電源昇圧状態判定回路654からの、電源昇圧回路状態信号661は"L"出力となる。時間T60bで、昇圧回路ON/OFF切替信号が"H"となり、電源昇圧回路655が起動を開始する。昇圧回路復帰期間が経過し、電源昇圧回路655が完全に動作すると、電源昇圧回路状態信号661は"H"出力となる。この電源昇圧回路状態信号661の"H"出力を受けて、マイコン652は、チップセレクト信号を"L"にする(時間T61b)。チップセレクト信号が"L"になると、クロック信号に同期して、入出力信号667から読み出しアドレスが4bitずつシリアル入力され、アドレス・データ保持回路657内のラッチアドレスLA[19:0]の上位から順次、格納されていく。時間T62bでラッチアドレスLA[19:0]の全てに読み出しアドレスが格納されると、アドレス・データ確定信号668が"L"になり、上記ラッチアドレスLA[19:0]はコマンド判定回路669に伝えられ、読み出し動作を開始する。時間T63bで入出力切替信号が"H"となり、入出力信号667は出力状態となる。その後、半導体記憶装置650の読み出しが完了すると、データ出力回路660から出力された読み出しデータはアドレス・データ保持回路657に伝えられ、時間T64bで入出力信号667から前記読み出しデータが、クロック信号に同期してシリアル出力される。時間T65bでアドレス・データ確定信号668は"H"になる。また、同時間T65bでチップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。時間T66bで、入出力切替信号が"L"になると、入出力信号667は入力状態になる。
【００１５】
なお、本出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
【特許文献１】特開２００３−１３２６９１号公報
【特許文献２】特開２００５−１００６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図９(a)、及び図９(b)の様な回路構成で、図１０(a)、及び図１０(b)の様な読み出し動作の場合、読み出し動作時、電源昇圧回路が完全に動作している必要があるため、電源昇圧回路が停止状態から復帰する際、実際の昇圧回路復帰期間が短かったとしても、読み出しアドレスを入力し、読み出し動作を開始するまでにMAX規格の昇圧回路復帰期間を待つ必要があり、読み出し開始時間の遅延を招いていた。また、上気した従来の読み出し方法では、昇圧回路復帰期間を計測する為のタイマー回路が必要であり、回路面積増大になっていた。さらに、読み出し動作の途中で電源昇圧回路からの電圧が正常に出力されなかった場合、読み出しが正常に行われない為、出力データは無効となるが、マイコンではデータの有効/無効を判別できない為、本来、無効となる出力データを正常な読み出しデータとして扱ってしまう問題があった。
【００１７】
一方、図１１(a)、及び図１１(b)の様な回路構成で、図１２(a)、及び図１２(b)の様な読み出し動作の場合、電源昇圧回路が完全に起動した後、直ちに読み出しシーケンスを開始する事が可能な為、MAX規格の昇圧回路復帰期間を待つ必要がなく、読み出し時間の遅延はない。また、昇圧回路復帰期間を待つ為のタイマー回路も不要である。
【００１８】
しかしながら、電源昇圧回路状態判定信号を受け取り、その信号に応じて読み出し動作を開始する回路が必要であり、回路面積の増大となる。また、電源昇圧回路状態判定信号を半導体記憶装置から端子（ピン）として用意する必要があり、少ピン化の妨げになる。さらに、電源昇圧回路状態判定信号によって、電源昇圧回路の起動完了から直ちに読み出しシーケンスを開始出来るものの、読み出しアドレスの入力時間がさらに必要であった。特に図１１(b)に示したようなアドレスをシリアル入力する場合には、アドレスをパラレル入力する場合よりも長いアドレス入力時間を必要とする。上記アドレス入力時間は、読み出しシーケンス時間短縮の妨げとなっていた。
【００１９】
本発明の目的は、正常な読み出しデータのみを出力する半導体記憶装置を提供する事である。また、更なる目的は、電源昇圧回路が停止状態から復帰した後、最短で読み出し動作を行う半導体記憶装置を提供する事である。また、更なる目的は、半導体記憶装置を読み出す為のマイコン周辺回路の面積を縮小する事である。また、更なる目的は、少ピン化された半導体記憶装置を提供する事である。
【課題を解決するための手段】
【００２０】
上記目的を達成する為に、本発明は、請求項１では、電源昇圧回路と、前記電源昇圧回路の状態によって信号を出力する電源昇圧回路状態判定回路と、前記電源昇圧回路状態判定信号によって読み出し動作の停止・開始を制御する制御回路を備える事を特徴とする。
【００２１】
また、請求項２では、請求項１記載の回路を具備し、前記電源昇圧回路の昇圧電圧レベルを検知する検知回路を備える事を特徴とする。
【００２２】
また、請求項３では、請求項２記載の回路を具備し、前記電源昇圧回路の出力レベルが所定値以上のとき、読み出し動作を行う制御回路を備える事を特徴とする。
【００２３】
また、請求項４では、請求項３記載の回路を具備し、前記電源昇圧回路を停止・復帰させる機能を有し、前記電源昇圧回路が停止状態から復帰するまでの期間、読み出しアドレスの入力を可能とし、前記読み出しアドレスの入力が完了、かつ前記電源昇圧回路の復帰が完了した後、前記入力アドレスで読み出しを開始する事を特徴とする。
【００２４】
また、請求項５では、請求項４記載の機能を有し、電源昇圧回路の停止・復帰を外部信号の入力によって制御する事を特徴とする。
【００２５】
また、請求項６では、請求項４記載の機能を有し、電源昇圧回路の停止・復帰を、所定のアドレス・データを所定の回数分入力する入力コマンド方式で制御する事を特徴とする。
【００２６】
また、請求項７では、請求項６記載の機能を有し、アドレス・データが一定周期のクロック信号に同期して、シリアルで分割入力される事を特徴とする。
【００２７】
また、請求項８では、請求項７記載の機能を有し、アドレス用入力端子と、データ用入力端子と、データ用出力端子が共有化された事を特徴とする。
【００２８】
また、請求項９では、請求項４記載の半導体記憶装置と、前記半導体記憶装置に接続される情報処理装置において、前記情報処理装置は前記半導体記憶装置をアドレス、データ、及び制御信号によって制御すると共に、前記半導体記憶装置の出力信号から、前記半導体記憶装置に格納されたデータを受信する事を特徴とする。
【００２９】
請求項１に係る本発明は、半導体記憶装置内で電源昇圧回路の動作状態による読み出し動作の停止・開始の制御が可能な為、読み出し動作中に電源昇圧回路が停止した場合、半導体記憶装置の読み出しを停止し、また出力データを無効とし、正常な読み出しデータのみを出力する事が可能となる。
【００３０】
また、請求項２に係る本発明は、請求項１に記載の半導体記憶装置において、電源昇圧回路の動作状態を、電源昇圧回路の昇圧電圧レベルで検知する事が可能となる。
【００３１】
また、請求項３に係る本発明は、請求項２に記載の半導体記憶装置において、電源昇圧回路の昇圧レベルが読み出し動作可能な所定電圧以上の場合に、読み出し動作を開始する事が可能となる為、読み出し動作中に電源昇圧電圧が読み出し動作を行う為の十分な電圧を出力されなかった場合、半導体記憶装置の読み出しを停止し、また出力データを無効とし、正常な読み出しデータのみを出力する事が可能となる。
【００３２】
また、請求項４に係る本発明は、請求項３に記載の半導体記憶装置において、電源昇圧回路が復帰している期間に読み出しアドレスの入力を可能とし、電源昇圧回路の復帰完了と読み出しアドレスの入力完了の両方が達成された後に、読み出し動作を開始する事が可能となる。その為、電源昇圧回路が完全に動作した後、直ちに読み出しシーケンスを実行でき、かつ電源昇圧回路復帰後の読み出しアドレス入力時間が不要となる為、読み出し時間を短縮する事が可能となる。
【００３３】
また、請求項５に係る本発明は、請求項４に記載の半導体記憶装置において、半導体記憶装置に備えられた外部端子を制御する事によって、電源昇圧回路の停止・復帰を行う事が出来る。
【００３４】
また、請求項６に係る本発明は、請求項４に記載の半導体記憶装置において、所定のコマンド入力によって、電源昇圧回路の停止・復帰を行う事が出来る。
【００３５】
また、請求項７に係る本発明は、請求項６に記載の半導体記憶装置において、一定周期のクロック信号に同期して、所定のコマンドをシリアルに入力する事が出来る。
【００３６】
また、請求項８に係る本発明は、請求項７に記載の半導体記憶装置において、アドレス入力端子とデータ入力端子とデータ出力端子を共有化する事で少ピン化されたものである。
【００３７】
また、請求項９に係る本発明は、請求項４に記載の半導体記憶装置に情報処理装置を接続し、前記半導体記憶装置と前記情報処理装置間で、データの送受信を行うことが可能なシステムであり、半導体記憶装置は、マイコンに電源昇圧回路状態をモニターする為の信号を出力する必要なく、より少ない端子数でデータの送受信を行う事が可能となる。また、マイコンが半導体記憶装置内の電源昇圧回路状態をモニターして、読み出し動作制御を行う必要がなく、さらに、上記したようなタイマー回路を設けて、電源昇圧回路復帰期間を待つ必要もない為、半導体記憶装置の読み出しに関するマイコン周辺回路を削減する事が可能となる。
【発明の効果】
【００３８】
請求項１〜３に記載の発明によれば、電源昇圧回路を具備し、読み出し時、電源昇圧電圧を必要とする半導体記憶装置において、読み出し動作中に、読み出し動作を行う為に充分な電源昇圧電圧が出力されず、データを正常に読み出せない事態が発生しても、出力データを無効とし、正常な読み出しデータのみを出力する事ができる為、電源昇圧回路の不完全動作によるデータの誤読み出しを防ぐ事が出来る。
【００３９】
請求項４〜８に記載の発明によれば、電源昇圧回路の停止状態からの復帰完了後、直ちに読み出し動作を開始する事が可能であり、読み出し時間の短縮が可能となる。
【００４０】
請求項９に記載の発明によれば、マイコン側で、半導体記憶装置を正常に読み出す為の回路が不要となり、マイコン周辺回路の面積を縮小する事が可能となる。また、電源昇圧回路の状態をモニターする為の信号線が不要となり、半導体記憶装置の少ピン化が可能となる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施形態を、図面を参照しながら説明する。
【００４２】
（第一の実施形態）
図１は、本発明を適用して好適な半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がパラレルで行われる場合の模式図を示している。半導体記憶装置100は、半導体記憶素子アレイ103、電源昇圧回路状態判定回路104、電源昇圧回路105、半導体記憶素子アレイ制御回路106、データ出力回路110、インターフェイス回路101で構成され、インターフェイス回路101はアドレス・データ保持回路107で構成される。また、マイコン102と半導体記憶装置100は、アドレス・データ確定信号109、半導体記憶装置制御信号112、アドレス入力信号113、データ入力信号114、データ出力信号115で接続されている。半導体記憶素子アレイ103は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路105は、半導体記憶素子アレイ103に格納されたデータを読み出すのに必要な電圧を生成する。
【００４３】
電源昇圧回路状態判定回路104は、電源昇圧回路105の状態をモニターし、電源昇圧回路105の起動・停止を判定する。なお、電源昇圧回路105から出力される電圧レベルを検知し、所定の電圧レベルと比較する事で、電源昇圧回路105の起動・停止を判定してもよい。電源昇圧回路105の状態は、電源昇圧回路状態判定信号111を介して、半導体記憶素子アレイ制御回路106、及びアドレス・データ保持回路10７に伝えられる。データ出力回路110は、半導体記憶素子アレイ103に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路106は、半導体記憶装置制御信号112からの命令、及び、電源昇圧回路状態判定信号111に応じて、電源昇圧回路105、電源昇圧回路状態判定回路104、データ出力回路110の制御を行い、また、アドレス・データ保持回路107からのデータに応じて、半導体記憶素子アレイ103に含まれるロウ・カラムデコーダーを制御・選択する。半導体記憶素子アレイ制御回路106は、電源昇圧回路状態判定信号111が"H"の場合、半導体記憶装置制御信号112からの命令、及びアドレス・データ保持回路107からのデータに応じて、読み出し動作を実行する。一方、電源昇圧回路状態判定信号111が"L"の場合、半導体記憶素子アレイ制御回路106は、半導体記憶装置制御信号112からの命令、及びアドレス・データ保持回路107からのデータに関係なく、読み出し動作を停止するように各回路を制御する。アドレス・データ確定信号109は、入力したアドレス・データを確定させる信号である。インターフェイス回路101はマイコン102から受け取ったデータ、命令を半導体記憶素子アレイ制御回路106に伝える。アドレス・データ保持回路107は、マイコン102からアドレス入力信号113、及びデータ入力信号114を通じてアドレス、データを受け取る。受け取った前記アドレス・データは、アドレス・データ確定信号109によって確定され、半導体記憶素子アレイ制御回路106に伝えられる。また、アドレス・データ保持回路107は、データ出力回路110から受け取った読み出しデータを、データ出力信号115からマイコン102に伝える。
【００４４】
さらに、データ読み出し動作中に、電源昇圧回路状態判定信号111が"L"になった場合、アドレス・データ保持回路107からは、読み出しエラーを示すデータが出力される。なお、この読み出しエラーデータは、例えば全て"0"データ、もしくは全て"1"データでもよく、また、決まった周期で反転データを出力する形式でもよく、予めエラーデータと定義されたデータ、及び出力形式であればよい。
【００４５】
図２は、図１記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図１記載の半導体記憶装置制御信号112に含まれる信号である。チップセレクト信号は、半導体記憶装置100の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置100は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路105のON/OFFを切り替える信号で、この信号が"L"の場合、電源昇圧回路105が停止する。ここでは例として、入力アドレスは20bit、データ出力は8bitとしている。
【００４６】
時間T10では、昇圧回路ON/OFF切替信号が"H"の為、電源昇圧回路105が動作しており、電源昇圧状態判定回路104からの、電源昇圧回路状態信号111は"H"出力となる。マイコン102は、時間T11でチップセレクト信号を"L"にした後、時間T12でアドレス入力信号113から読み出しアドレスを入力する。入力された読み出しアドレスは、アドレス・データ保持回路107で保持される。時間T13でアドレス・データ確定信号109が"L"になると、アドレス・データ保持回路107で保持されていた読み出しアドレスは、半導体記憶素子アレイ制御回路106に伝えられ、読み出し動作を開始する。
【００４７】
ここで、半導体記憶装置100が読み出し動作実行中に、電源昇圧回路105が停止、もしくは不完全動作により、読み出し動作を行う為の充分な昇圧電圧を出力されなかった場合、電源昇圧回路状態信号111は"L"になる（時間T14）。この電源昇圧回路状態信号111の"L"出力を受けて、半導体記憶素子アレイ制御回路106は読み出し動作を停止する制御を行うと共に、アドレス・データ保持回路107はデータ出力信号115から読み出しエラーデータを出力する。この読み出しエラーデータは、上記したように、例えば全て"0"データ、もしくは全て"1"データでもよく、また、決まった周期で反転データを出力する形式でもよく、予めエラーデータと定義されたデータ、及び出力形式であればよい。読み出しエラーデータが出力され、読み出し期間が終了する（時間T15）と、マイコン102は時間T16でアドレス・データ確定信号109を"H"にする。また、チップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。
【００４８】
以上の様な回路構成、及び読み出し動作機能を備える事で、上記した様な、データの送受信をパラレルで行うシステムにおいて、読み出し動作中の電源昇圧回路停止、もしくは不完全動作により、読み出し動作を行う為の充分な昇圧電圧を出力されず、データの読み出しが無効となった場合でも、前記読み出しデータが無効である事を伝える事ができる為、正常な読み出しデータのみを出力する事ができ、電源昇圧回路の不完全動作によるデータの誤読み出しを防ぐ事が出来る。
【００４９】
（第二の実施形態）
図３は本発明を適用して好適な半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がシリアルで行われる場合の模式図である。半導体記憶装置200は、半導体記憶素子アレイ203、電源昇圧回路205、電源昇圧回路状態判定回路204、データ出力回路210、半導体記憶素子アレイ制御回路206、コマンド判定回路219、インターフェイス回路201で構成され、インターフェイス回路201はアドレス・データ保持回路207、クロックカウンタ回路220で構成される。また、マイコン202と半導体記憶装置200は、半導体記憶装置制御信号212、入出力信号217、及びクロック信号で接続されている。半導体記憶素子アレイ203は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路205は、半導体記憶素子アレイ203に格納されたデータを読み出す為に必要な電圧を生成する。電源昇圧回路状態判定回路204は、電源昇圧回路205の状態をモニターし、電源昇圧回路205の起動・停止を判定する。なお、電源昇圧回路205から出力される電圧レベルを検知し、所定の電圧レベルと比較する事で、電源昇圧回路205の起動・停止を判定してもよい。電源昇圧回路205の状態は、電源昇圧回路状態判定信号211を介して、半導体記憶素子アレイ制御回路206、及びアドレス・データ保持回路20７に伝えられる。
【００５０】
データ出力回路210は、半導体記憶素子アレイ203に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路206は、半導体記憶装置制御信号212からの命令、及びコマンド判定回路219からのデータに応じて、電源昇圧回路205、電源昇圧回路状態判定回路204、データ出力回路210の制御を行い、また、半導体記憶素子アレイ203に含まれるロウ・カラムデコーダーを制御・選択する。
【００５１】
半導体記憶素子アレイ制御回路206は、電源昇圧回路状態判定信号211が"H"の場合、半導体記憶装置制御信号212からの命令、及びアドレス・データ保持回路207からのデータに応じて、読み出し動作を実行する。一方、電源昇圧回路状態判定信号211が"L"の場合、半導体記憶素子アレイ制御回路206は、半導体記憶装置制御信号212からの命令、及びアドレス・データ保持回路207からのデータに関係なく、読み出し動作を停止するように、各回路を制御する。
【００５２】
コマンド判定回路219は、アドレス・データ保持回路207から出力されるアドレス・データを判別する事で、半導体記憶素子アレイ制御回路206を制御する為のコマンド信号を発行する。インターフェイス回路201は、マイコン202から受け取ったデータ、命令をコマンド判定回路219に伝える。クロックカウンタ回路220は、マイコン202からのクロック信号のクロック回数をカウントし、所定のクロック回数に応じて、アドレス・データ確定信号218を生成・制御する。アドレス・データ確定信号218は、入力されたアドレス・データを確定させる信号である。確定されたアドレス・データは、アドレス・データ保持回路207に伝えられる。アドレス・データ保持回路207は、マイコン202から入出力信号217を通じて、シリアルで入力されるアドレス、データを、クロック信号に同期して受け取り、アドレス・データ確定信号218に応じて、前記アドレス・データをコマンド判定回路219に伝える。また、データ出力回路210から受け取った読み出しデータを、入出力信号217からマイコン202に伝える。
【００５３】
さらに、データ読み出し動作中に、電源昇圧回路状態判定信号211が"L"になった場合、アドレス・データ保持回路207からは、読み出しエラーを示すデータが出力される。なお、この読み出しエラーデータは、例えば全て"0"データ、もしくは全て"1"データでもよく、また、決まった周期で反転データを出力する形式でもよく、予めエラーデータと定義されたデータ、及び出力形式であればよい。
【００５４】
図４は、図３記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図３記載の半導体記憶装置制御信号212に含まれる信号である。チップセレクト信号は、半導体記憶装置200の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置200は動作しない。
【００５５】
昇圧回路ON/OFF切替信号は、電源昇圧回路205のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路205が停止する。また、入出力切替信号は、アドレス・データ保持回路207の内部信号であり、アドレス・データ確定信号218を受けて、入出力信号217の入力・出力の切替を行う。入出力切替信号が"L"の時、入出力信号217は入力状態になり、入出力切替信号が"H"の時、入出力信号217は出力状態になる。入出力信号217にはアドレス・データが入力され、また、読み出しデータが出力される。ラッチアドレスLA[19:0]は、アドレス・データ保持回路207に保持されるアドレスを表している。ここでは例として、入出力信号は4bit、入力アドレスは20bit、データ出力は8bitとしている。
【００５６】
時間T20では、昇圧回路ON/OFF切替信号が"H"の為、電源昇圧回路205が動作しており、電源昇圧状態判定回路204からの、電源昇圧回路状態判定信号211は"H"出力となる。
【００５７】
マイコン202は、時間T21でチップセレクト信号を"L"にした後、クロック信号に同期して、入出力信号217から読み出しアドレスを4bitずつシリアル入力すると、入力アドレスはアドレス・データ保持回路207内のラッチアドレスLA[19:0]の上位から順次、格納されていく。時間T22でラッチアドレスLA[19:0]の全てに読み出しアドレスが格納されると、アドレス・データ確定信号218が"L"になり、上記ラッチアドレスLA[19:0]はコマンド判定回路219に伝えられ、読み出し動作を開始する。時間T23で入出力切替信号が"H"となり、入出力信号217は出力状態となる。
【００５８】
ここで、半導体記憶装置200が読み出し動作実行中に、電源昇圧回路205が停止、もしくは不完全動作により、読み出し動作を行う為の充分な昇圧電圧を出力されなかった場合、電源昇圧回路状態判定信号211は"L"になる（時間T24）。
【００５９】
この電源昇圧回路状態判定信号211の"L"出力を受けて、半導体記憶素子アレイ制御回路206は読み出し動作を停止する制御を行うと共に、アドレス・データ保持回路207はデータ出力信号215から読み出しエラーデータを出力する。この読み出しエラーデータは、上記したように、例えば全て"0"データ、もしくは全て"1"データでもよく、また、決まった周期で反転データを出力する形式でもよく、予めエラーデータと定義されたデータ、及び出力形式であればよい。
【００６０】
読み出しエラーデータが出力され、読み出し期間が終了する（時間T25）と、時間T26でアドレス・データ確定信号218は"H"になる。また、チップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。時間T26で、入出力切替信号が"L"になると、入出力信号217は入力状態になる。
【００６１】
以上の様な回路構成、及び読み出し動作機能を備える事で、上記した様な、データの送受信をシリアルで行うシステムにおいて、読み出し動作中の電源昇圧回路停止、もしくは不完全動作により、読み出し動作を行う為の充分な昇圧電圧を出力されず、データの読み出しが無効となった場合でも、前記読み出しデータが無効である事を伝え、正常な読み出しデータのみを出力する事ができる為、電源昇圧回路の不完全動作によるデータの誤読み出しを防ぐ事が出来る。
【００６２】
（第三の実施形態）
図５は、本発明を適用して好適な半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がパラレルで行われる場合の模式図を示している。
【００６３】
半導体記憶装置300は、半導体記憶素子アレイ303、電源昇圧回路状態判定回路304、電源昇圧回路305、半導体記憶素子アレイ制御回路306、データ出力回路310、インターフェイス回路301で構成され、インターフェイス回路301はアドレス・データ保持回路307、アドレス・データ制御回路308で構成される。また、マイコン302と半導体記憶装置300は、アドレス・データ確定信号309、半導体記憶装置制御信号312、アドレス入力信号313、データ入力信号314、データ出力信号315で接続されている。半導体記憶素子アレイ303は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。
【００６４】
電源昇圧回路305は、半導体記憶素子アレイ303に格納されたデータを読み出すのに必要な電圧を生成する。電源昇圧回路状態判定回路304は、電源昇圧回路305の状態をモニターし、電源昇圧回路305の起動・停止を判定する。なお、電源昇圧回路305から出力される電圧レベルを検知し、所定の電圧レベルと比較する事で、電源昇圧回路305の起動・停止を判定してもよい。電源昇圧回路305の状態は、電源昇圧回路状態判定信号311を介して、アドレス・データ制御回路308に伝えられる。
【００６５】
データ出力回路310は、半導体記憶素子アレイ303に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。半導体記憶素子アレイ制御回路306は、半導体記憶装置制御信号312からの命令に応じて、電源昇圧回路305、電源昇圧回路状態判定回路304、データ出力回路310の制御を行い、また、アドレス・データ保持回路307からのデータに応じて、半導体記憶素子アレイ303に含まれるロウ・カラムデコーダーを制御・選択する。アドレス・データ確定信号309は、入力したアドレス・データを確定させる信号である。アドレス・データ制御回路308は、電源昇圧回路状態判定信号311、及びアドレス・データ確定信号309を受けて、アドレス・データ制御信号318を制御する。
【００６６】
アドレス・データ制御信号318は、アドレス・データ保持回路307で保持されているアドレス・データを半導体記憶素子アレイ制御回路306に伝えるタイミングを制御する信号である。また、電源昇圧回路305が停止、もしくは起動中の時、アドレス・データ確定信号309はアドレス・データ制御回路308に保持され、アドレス・データ保持回路307には伝えられない。一方、電源昇圧回路305が完全に動作している時、アドレス・データ確定信号309は、アドレス・データ保持回路307に伝えられる。アドレス・データ保持回路307は、マイコン302からアドレス入力信号313、及びデータ入力信号314を通じてアドレス、データを受け取り、アドレス・データ制御回路308からのアドレス・データ制御信号318に応じて、前記アドレス・データを半導体記憶素子アレイ制御回路306に伝える。また、データ出力回路310から受け取った読み出しデータを、データ出力信号315からマイコン302に伝える。
【００６７】
図６は、図５記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図５記載の半導体記憶装置制御信号312に含まれる信号である。チップセレクト信号は、半導体記憶装置300の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置300は動作しない。昇圧回路ON/OFF切替信号は、電源昇圧回路305のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路305は停止する。ここでは例として、入力アドレスは20bit、データ出力は8bitとしている。
【００６８】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路305が動作しておらず、電源昇圧状態判定回路304からの電源昇圧回路状態信号311は、"L"出力になる。時間T30で、昇圧回路ON/OFF切替信号が"H"となり、電源昇圧回路305が起動開始する。電源昇圧回路305が起動している期間（昇圧回路復帰期間）に、マイコン302はチップセレクト信号を"L"にし（時間T31）、チップセレクト信号を"L"にした後、アドレス入力信号313から読み出しアドレスを入力する。入力された読み出しアドレスは、アドレス・データ保持回路307で保持される。さらに、上記昇圧回路復帰期間に、アドレス・データ確定信号309を"L"にする（時間T32）。この時、電源昇圧回路305が動作しておらず、電源昇圧回路状態信号311が"L"出力の為、アドレス・データ確定信号309は、アドレス・データ保持回路307に伝えられず、アドレス・データ制御信号318は"H"を維持する。その後、電源昇圧回路305の起動が完了し、電源昇圧回路状態信号311が"H"出力となると、アドレス・データ制御信号318が"L"となり、アドレス・データ保持回路307で保持された読み出しアドレスが半導体記憶素子アレイ制御回路306に伝えられ、読み出し動作が開始される。半導体記憶装置300の読み出しが完了すると、データ出力回路310から出力された読み出しデータはアドレス・データ保持回路307に伝えられ、時間T33でデータ出力信号315から読み出しデータが出力される。時間T34でアドレス・データ確定信号309を"H"にすると、アドレス・データ制御信号318も"H"となる。また、チップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。なお、アドレス・データ制御回路308は、電源昇圧回路305が起動完了している場合は、アドレス・データ確定信号309を保持する事なく、アドレス・データ制御信号318として、アドレス・データ保持回路307に伝えられる。その為、マイコン302は、電源昇圧回路305を停止状態から復帰させ、読み出し動作を行う際、上記昇圧回路復帰期間を考慮する事無く、チップセレクト信号とアドレス・データ確定信号309の制御、及び読み出しアドレスの入力を行う事が出来る。
【００６９】
以上の様な回路構成、及び読み出し動作を実施する事で、上記した様なデータの送受信をパラレルで行うシステムにおいて、電源昇圧回路の動作完了後、アドレス入力期間を確保する必要が無く、直ちに読み出し動作を開始する事が可能であり、読み出し時間の短縮が可能となる。
【００７０】
また、従来例１に記載したタイマー回路の様に、半導体記憶装置を正常に読み出す為の回路が不要となり、マイコン周辺回路の面積を縮小する事が可能となる。
【００７１】
さらに、電源昇圧回路状態判定信号による読み出し制御を、半導体記憶装置内の回路で行っている為、前記判定信号線を外部端子としてマイコン側に伝える必要がなく、半導体記憶装置の少ピン化が可能となる。
【００７２】
（第四の実施形態）
図７は本発明を適用して好適な半導体記憶装置、及び半導体記憶装置をコントロールするマイコンとその周辺回路の模式図であり、マイコンと半導体記憶装置のアドレス・データの入出力がシリアルで行われる場合の模式図である。
【００７３】
半導体記憶装置400は、半導体記憶素子アレイ403、電源昇圧回路状態判定回路404、電源昇圧回路405、データ出力回路410、半導体記憶素子アレイ制御回路406、コマンド判定回路419、インターフェイス回路401で構成され、インターフェイス回路401はアドレス・データ保持回路407、アドレス・データ制御回路408、クロックカウンタ回路420で構成される。また、マイコン402と半導体記憶装置400は、半導体記憶装置制御信号412、入出力信号417、及びクロック信号で接続されている。半導体記憶素子アレイ403は、ロウデコーダー、カラムデコーダーを含み、１つ以上の不揮発性メモリで構成され、その構造は特に限定されず、NOR型、NAND型、AND型、その他、不揮発性メモリに格納された"0"、"1"データを読み出せる構造であればよい。電源昇圧回路405は、半導体記憶素子アレイ403に格納されたデータを読み出すのに必要な電圧を生成する。
【００７４】
電源昇圧回路状態判定回路404は、電源昇圧回路405の状態をモニターし、電源昇圧回路405の起動・停止を判定する。なお、電源昇圧回路405から出力される電圧レベルを検知し、所定の電圧レベルと比較する事で、電源昇圧回路405の起動・停止を判定してもよい。電源昇圧回路405の状態は、電源昇圧回路状態判定信号411を介して、アドレス・データ制御回路408に伝えられる。
【００７５】
データ出力回路410は、半導体記憶素子アレイ403に格納されたデータの"0"、"1"を判定し、読み出しデータを出力する回路である。
【００７６】
半導体記憶素子アレイ制御回路406は、半導体記憶装置制御信号412からの命令、及びコマンド判定回路419からのデータに応じて、電源昇圧回路405、電源昇圧回路状態判定回路404、データ出力回路410の制御を行い、また、半導体記憶素子アレイ403に含まれるロウ・カラムデコーダーを制御・選択する。コマンド判定回路419は、アドレス・データ保持回路407からのアドレス・データを判別する事で、半導体記憶素子アレイ制御回路406を制御する為のコマンド信号を発行する。
【００７７】
クロックカウンタ回路420は、マイコン402からのクロック信号のクロック回数をカウントし、所定のクロック回数に応じて、アドレス・データ確定信号418を生成・制御する。アドレス・データ確定信号418は、入力したアドレス・データを確定させる信号である。確定されたアドレス・データは、アドレス・データ制御回路408に伝えられる。アドレス・データ制御回路408は、電源昇圧回路状態判定信号411、及びアドレス・データ確定信号418を受けて、アドレス・データ制御信号416を制御する。アドレス・データ制御信号416は、アドレス・データ保持回路407で保持されているアドレス・データを、コマンド判定回路419に伝えるタイミングを制御する信号である。
【００７８】
電源昇圧回路405が停止、もしくは起動中の時は、アドレス・データ確定信号418は、アドレス・データ制御回路408に保持され、アドレス・データ保持回路407に伝えられない。一方、電源昇圧回路405が完全に動作している時は、アドレス・データ確定信号418は、アドレス・データ保持回路407に伝えられる。アドレス・データ保持回路407は、マイコン402から入出力信号417を通じて、シリアルで入力されるアドレス・データを、クロック信号に同期して受け取り、アドレス・データ制御信号416に応じて、前記アドレス・データをコマンド判定回路419に伝える。また、データ出力回路410から受け取った読み出しデータを、入出力信号407からマイコン402に伝える。
【００７９】
図８は、図７記載の回路構成における、読み出し動作波形を記載している。チップセレクト信号、昇圧回路ON/OFF切替信号は、図７記載の半導体記憶装置制御信号412に含まれる信号である。チップセレクト信号は、半導体記憶装置400の動作の有効/無効を制御する信号で、チップセレクト信号が"L"の場合、アドレス・データの入力、その他の制御信号が有効になる。一方、チップセレクト信号が"H"の場合、アドレス・データ、その他の制御信号が入力されても、半導体記憶装置400は動作しない。
【００８０】
昇圧回路ON/OFF切替信号は、電源昇圧回路405のON/OFFを切り替える信号で、本信号が"L"の場合、電源昇圧回路405が停止する。また、入出力切替信号は、アドレス・データ保持回路407の内部信号であり、アドレス・データ制御信号416を受けて、入出力信号417の入力・出力の切替を行う。入出力信号417にはアドレス・データが入力され、また、読み出しデータが出力される。ラッチアドレスLA[19:0]は、アドレス・データ保持回路407に保持されるアドレスを表している。ここでは例として、入出力信号は4bit、入力アドレスは20bit、データ出力は8bitとしている。
【００８１】
最初、昇圧回路ON/OFF切替信号が"L"の為、電源昇圧回路405が動作しておらず、電源昇圧状態判定回路404からの電源昇圧回路状態信号411は、"L"出力となる。時間T40で、昇圧回路ON/OFF切替信号が"H"になり、電源昇圧回路405が起動開始する。
【００８２】
電源昇圧回路405が起動している期間（昇圧回路復帰期間）に、マイコン402はチップセレクト信号を"L"にする（時間T41）。また、昇圧回路復帰期間中、チップセレクト信号を"L"にした後、クロック信号に同期して、入出力信号417から読み出しアドレスを4bitずつシリアル入力すると、入力アドレスはアドレス・データ保持回路407内のラッチアドレスLA[19:0]の上位から順次、格納されていく。
【００８３】
時間T42でラッチアドレスLA[19:0]の全てに読み出しアドレスが格納されると、アドレス・データ確定信号418が"L"になる。この時、電源昇圧回路405が動作しておらず、電源昇圧回路状態信号411が"L"出力の為、アドレス・データ確定信号418は、アドレス・データ保持回路407に伝えられず、アドレス・データ制御信号416は"H"を維持する。
【００８４】
その後、電源昇圧回路405の起動が完了し、電源昇圧回路状態信号411が"H"出力となると、アドレス・データ制御信号416が"L"となり、アドレス・データ保持回路407で保持されたラッチアドレスLA[19:0]は、コマンド判定回路419に伝えられ、読み出し動作を開始する。また時間T43で入出力切替信号が"H"となり、入出力信号417は出力状態となる。その後、半導体記憶装置400の読み出しが完了すると、データ出力回路410から出力された読み出しデータはアドレス・データ保持回路407に伝えられる。時間T44で入出力信号407から読み出しデータが、クロック信号に同期してシリアルに出力される。時間T45でチップセレクト信号を"H"にすることで、読み出しシーケンスが完了する。時間T46で、入出力切替信号が"L"になると、入出力信号417は入力状態になる。
【００８５】
なお、アドレス・データ制御回路408は、電源昇圧回路405が起動完了している場合は、アドレス・データ確定信号418を保持する事なく、アドレス・データ制御信号416として、アドレス・データ保持回路407に伝える。その為、マイコン402は、電源昇圧回路405を停止状態から復帰させ、読み出し動作を行う際、昇圧回路復帰期間を考慮する事無く、チップセレクト信号とアドレス・データ確定信号418の制御、及び読み出しアドレスの入力を行う事が出来る。
【００８６】
以上の様な回路構成、及び読み出し動作を実施する事で、上記したようなデータの送受信をシリアルで行うシステムにおいて、電源昇圧回路の動作完了後、アドレス入力期間を確保する必要が無く、直ちに読み出し動作を開始する事が可能であり、読み出し時間の短縮が可能となる。
【００８７】
また、従来例１に記載したタイマー回路の様に、半導体記憶装置を正常に読み出す為の回路が不要となり、マイコン周辺回路の面積を縮小する事が可能となる。
【００８８】
さらに、電源昇圧回路状態判定信号による読み出し制御を、半導体記憶装置内の回路で行っている為、前記判定信号線を外部端子としてマイコン側に伝える必要がなく、半導体記憶装置の少ピン化が可能となる。
【産業上の利用可能性】
【００８９】
本発明は半導体記憶装置に係り、半導体記憶素子の種類や構造に限定されず、電源昇圧回路を有し、電源昇圧回路で昇圧した電圧を用いて記憶されたデータを読み出す半導体記憶装置に対し、誤データ読み出し防止、少ピン化、電源昇圧回路復帰後の読み出し開始時間最短化、及び、半導体記憶装置を使用するシステム側での読み出し用周辺回路面積縮小を必要とする分野に対し有用である。
【図面の簡単な説明】
【００９０】
【図１】本発明の第一の実施形態となる模式的な回路構成図
【図２】図１の装置の読み出し時のタイムチャート
【図３】本発明の第二の実施形態となる模式的な回路構成図
【図４】図３の装置の読み出し時のタイムチャート
【図５】本発明の第三の実施形態となる模式的な回路構成図
【図６】図５の装置の読み出し時のタイムチャート
【図７】本発明の第四の実施形態となる模式的な回路構成図
【図８】図７の装置の読み出し時のタイムチャート
【図９】第一の従来の実施形態となる模式的な回路構成図
【図１０】図９の装置の読み出し時のタイムチャート
【図１１】第二の従来の実施形態となる模式的な回路構成図
【図１２】図１１の装置の読み出し時のタイムチャート
【符号の説明】
【００９１】
100  半導体記憶装置
101  インターフェイス回路
102  マイコン
103  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
104  電源昇圧回路状態判定回路
105  電源昇圧回路
106  半導体記憶素子アレイ制御回路
107  アドレス・データ保持回路
109  アドレス・データ確定信号
110  データ出力回路
111  電源昇圧回路状態判定信号
112  半導体記憶装置制御信号
113  アドレス入力信号
114  データ入力信号
115  データ出力信号
200  半導体記憶装置
201  インターフェイス回路
202  マイコン
203  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
204  電源昇圧回路状態判定回路
205  電源昇圧回路
206  半導体記憶素子アレイ制御回路
207  アドレス・データ保持回路
210  データ出力回路
211  電源昇圧回路状態判定信号
212  半導体記憶装置制御信号
217  データ入出力信号
218  アドレス・データ確定信号
219  コマンド判定回路
220  クロックカウンタ回路
300  半導体記憶装置
301  インターフェイス回路
302  マイコン
303  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
304  電源昇圧回路状態判定回路
305  電源昇圧回路
306  半導体記憶素子アレイ制御回路
307  アドレス・データ保持回路
308  アドレス・データ制御回路
309  アドレス・データ確定信号
310  データ出力回路
311  電源昇圧回路状態判定信号
312  半導体記憶装置制御信号
313  アドレス入力信号
314  データ入力信号
315  データ出力信号
400  半導体記憶装置
401  インターフェイス回路
402  マイコン
403  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
404  電源昇圧回路状態判定回路
405  電源昇圧回路
406  半導体記憶素子アレイ制御回路
407  アドレス・データ保持回路
408  アドレス・データ制御回路
410  データ出力回路
411  電源昇圧回路状態判定信号
412  半導体記憶装置制御信号
416  アドレス・データ制御信号
417  データ入出力信号
418  アドレス・データ確定信号
419  コマンド判定回路
420  クロックカウンタ回路
500  半導体記憶装置
501  インターフェイス回路
502  マイコン
503  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
505  電源昇圧回路
506  半導体記憶素子アレイ制御回路
507  アドレス・データ保持回路
509  アドレス・データ確定信号
510  データ出力回路
512  半導体記憶装置制御信号
513  アドレス入力信号
514  データ入力信号
515  データ出力信号
521  タイマー回路
550  半導体記憶装置
551  インターフェイス回路
552  マイコン
553  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
555  電源昇圧回路
556  半導体記憶素子アレイ制御回路
557  アドレス・データ保持回路
560  データ出力回路
562  半導体記憶装置制御信号
567  データ入出力信号
568  アドレス・データ確定信号
569  コマンド判定回路
570  クロックカウンタ回路
571  タイマー回路
600  半導体記憶装置
601  インターフェイス回路
602  マイコン
603  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
604  電源昇圧回路状態判定回路
605  電源昇圧回路
606  半導体記憶素子アレイ制御回路
607  アドレス・データ保持回路
609  アドレス・データ確定信号
610  データ出力回路
611  電源昇圧回路状態判定信号
612  半導体記憶装置制御信号
613  アドレス入力信号
614  データ入力信号
615  データ出力信号
621  タイマー回路
650  半導体記憶装置
651  インターフェイス回路
652  マイコン
653  半導体記憶素子アレイ（ロウ・カラムデコーダー含む）
654  電源昇圧回路状態判定回路
655  電源昇圧回路
656  半導体記憶素子アレイ制御回路
657  アドレス・データ保持回路
660  データ出力回路
661  電源昇圧回路状態判定信号
662  半導体記憶装置制御信号
667  データ入出力信号
668  アドレス・データ確定信号
669  コマンド判定回路
670  クロックカウンタ回路
671  タイマー回路
【図１】
2007272943.tif 000003
【図２】
2007272943.tif 000004
【図３】
2007272943.tif 000005
【図４】
2007272943.tif 000006
【図５】
2007272943.tif 000007
【図６】
2007272943.tif 000008
【図７】
2007272943.tif 000009
【図８】
2007272943.tif 000010
【図９】
2007272943.tif 000011
【図１０】
2007272943.tif 000012
【図１１】
2007272943.tif 000013
【図１２】
2007272943.tif 000014