(57)【要約】【課題】  表示素子を駆動させるドライバ回路が、例えば低温状態において誤動作するのを救済することができる表示パネルの駆動装置および駆動方法を提供すること。【解決手段】  データドライバ２を構成するシフトレジスタ２ａの最終段には、異常検知手段６が接続されており、この異常検知手段６はシフトレジスタ２ａの初段に入力されるスタート信号が、前記シフトレジスタの最終段に転送されないことを検知した場合に、異常検知信号を出力するように構成されている。制御信号調整手段４ａは前記異常検知信号を受けた場合、前記ドライバ回路に供給するクロック信号の周波数を落とし、シフトレジスタが動作し得るように制御する。【選択図】  図３
2007057637.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の各交差位置に、表示画素を配置してなる表示パネルと、前記表示パネルにおける各データ線および各走査線を介して、前記各画素を選択的に表示駆動するドライバ回路とを備えた表示パネルの駆動装置であって、
前記ドライバ回路が正常に動作しているか否かを監視し、正常に動作していないことを検知して異常検知信号を出力する異常検知手段と、前記異常検知手段からの異常検知信号を受けて、前記ドライバ回路の動作を制御する制御信号を調整する制御信号調整手段とを具備したことを特徴とする表示パネルの駆動装置。
【請求項２】
前記制御信号調整手段は、前記異常検知手段からの異常検知信号を受けて前記制御信号の周波数、振幅のうちの少なくとも一方を可変調整するように構成されていることを特徴とする請求項１に記載された表示パネルの駆動装置。
【請求項３】
前記異常検知手段からの異常検知信号を受けて、前記ドライバ回路に供給する電源電圧値を可変調整する電源電圧調整手段がさらに具備されていることを特徴とする請求項２に記載された表示パネルの駆動装置。
【請求項４】
前記ドライバ回路には、前記制御信号を受けてパルス信号を順次転送出力するシフトレジスタが備えられ、前記異常検知手段は、前記シフトレジスタの初段に入力されるパルス信号が、前記シフトレジスタの予め定められた転送段に転送されないことを検知した場合に、前記異常検知信号を出力するように構成されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載された表示パネルの駆動装置。
【請求項５】
前記異常検知手段には、前記シフトレジスタの予め定められた転送段に転送される前記パルス信号をラッチするラッチ回路と、前記ラッチ回路を所定のタイミングでラッチ動作させる制御回路とが具備されていることを特徴とする請求項４に記載された表示パネルの駆動装置。
【請求項６】
前記異常検知手段には、前記シフトレジスタの初段に順次入力されるパルス信号が、前記シフトレジスタの予め定められた転送段に転送される数を所定の期間にわたって計測する計測手段が具備され、前記計測手段の計測結果に応じて前記異常検知信号を出力するように構成されていることを特徴とする請求項４に記載された表示パネルの駆動装置。
【請求項７】
前記異常検知手段は、所定の周期をもって前記計測手段を動作させるように構成されていることを特徴とする請求項６に記載された表示パネルの駆動装置。
【請求項８】
前記異常検知手段には、前記シフトレジスタの予め定められた転送段に転送されるパルス信号の数を計測するカウンタと、当該カウンタにより計測された前記パルス信号数を予め定められた所定値と比較することにより、前記異常検知信号を出力する判定手段とが備えられていることを特徴とする請求項６または請求項７に記載された表示パネルの駆動装置。
【請求項９】
前記制御信号が、前記シフトレジスタの転送動作を実行するクロック信号であることを特徴とする請求項１ないし請求項８のいずれか１項に記載された表示パネルの駆動装置。
【請求項１０】
複数のデータ線および複数の走査線の各交差位置に、表示画素を配置してなる表示パネルと、前記表示パネルにおける各データ線および各走査線を介して、前記各画素を選択的に表示駆動するドライバ回路とを備えた表示パネルの駆動方法であって、
前記ドライバ回路が正常に動作しているか否かを監視し、正常に動作していないことを検知した場合に異常検知信号を出力するとともに、前記異常検知信号を受けて、前記ドライバ回路の動作を制御する制御信号の周波数、振幅のうちの少なくとも一方を可変調整する動作を実行することを特徴とする表示パネルの駆動方法。
【請求項１１】
前記異常検知信号を受けて、前記ドライバ回路に供給する電源電圧値をさらに可変調整する動作を実行することを特徴とする請求項１０に記載された表示パネルの駆動方法。
【請求項１２】
前記ドライバ回路には、前記制御信号を受けてパルス信号を順次転送出力するシフトレジスタが備えられ、前記シフトレジスタの初段に入力されるパルス信号が、前記シフトレジスタの予め定められた転送段に転送されないことを検知した場合に、前記異常検知信号を出力する動作を実行することを特徴とする請求項１０または請求項１１に記載された表示パネルの駆動方法。
【請求項１３】
前記シフトレジスタの予め定められた転送段に転送される前記パルス信号を、所定のタイミングでラッチする動作を実行することを特徴とする請求項１２に記載された表示パネルの駆動方法。
【請求項１４】
前記シフトレジスタの初段に順次入力されるパルス信号が、前記シフトレジスタの予め定められた転送段に転送される数を所定の期間にわたって計測し、計測結果に応じて前記異常検知信号を出力する動作を実行することを特徴とする請求項１２に記載された表示パネルの駆動方法。
【請求項１５】
前記シフトレジスタの予め定められた転送段に転送される前記パルス信号の数を所定の期間にわたって計測する動作を、所定の周期をもって実行させることを特徴とする請求項１４に記載された表示パネルの駆動方法。
【請求項１６】
前記シフトレジスタの予め定められた転送段に転送されるパルス信号の数をカウンタにより計測し、当該カウンタにより計測した前記パルス信号の数と、予め定められた所定値との比較により、前記異常検知信号を出力する動作を実行することを特徴とする請求項１４または請求項１５に記載された表示パネルの駆動方法。
【請求項１７】
前記制御信号が、前記シフトレジスタの転送動作を実行するクロック信号であることを特徴とする請求項１０ないし請求項１６のいずれか１項に記載された表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば発光素子等の画素をマトリクス状に配列して構成した表示パネルの駆動技術に関し、前記発光素子を表示駆動させるドライバ回路が、特に低温状態において誤動作するのを救済することができる表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を発光画素としてこれを単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列した前記ＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。
【０００４】
前者のパッシブマトリクス型表示パネルにおいては、表示パネルの構成を簡素化させることができるという特質を備えており、また後者のアクティブマトリクス型表示パネルにおいては、前者のパッシブマトリクス型表示パネルに比較して低消費電力化を実現させることが出来、また画素間のクロストークを少なくさせることができる等の特質を備えている。
【０００５】
前記したパッシブマトリクス型表示パネルおよびアクティブマトリクス型表示パネルのいずれにおいても、これを発光駆動させる駆動装置においては、基本的には表示パネルに配列された各走査線を選択的に走査電位に設定する走査ドライバと、前記走査に同期して表示パネルに配列されたＥＬ素子を含む各画素に表示信号を供給するためのデータドライバと、前記走査ドライバとデータドライバを制御するためのコントローラが具備される。
【０００６】
図１は後者のアクティブマトリクス型表示パネルの駆動装置の例を示したものである。すなわち、符号１は例えばガラス基板上に前記各画素をマトリクス状に配列してなる表示パネルを示している。この表示パネル１にはデータドライバ２および走査ドライバ３が接続されており、さらに前記データドライバ２および走査ドライバ３を制御するコンントローラ４が具備されている。
【０００７】
前記データドライバ２はコントローラ４よりデータバス５ａを介して１水平走査に対応する各画素ごとの映像データを取り込み、画素を構成するＴＦＴによる走査トランジスタのソースに対して、前記映像データに対応するソース電圧を供給するようになされる。このために、前記データドライバ２には、後で説明するようにシフトレジスタおよびラッチ回路等が具備されている。
【０００８】
そして、これらの回路を駆動制御するために、コントローラ４よりデータドライバ２に対し、バスライン５ｂを介してシフトクロック（Ｓｈｉｆｔ  Ｃｌｏｃｋ）、スタートパルス（Ｓｔａｒｔ  Ｐｕｌｓｅ）、ラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）等の信号が供給されるように構成されている。
【０００９】
一方、前記走査ドライバ３は、アドレス期間において走査される各走査線（以下、これを走査ラインとも言う。）に対して択一的にゲートオン電圧を供給し、各走査ラインにゲートが接続された走査トランジスタを順次オン動作させることで、各画素に対応させて映像データを書き込むように動作する。
【００１０】
このために、前記走査ドライバ３には、後で説明するようにシフトレジスタ等が具備されている。そして、これらの回路を駆動制御するために、コントローラ４より走査ドライバ３に対して、バスライン５ｃを介して走査シフトクロック（Ｓｈｉｆｔ  Ｃｌｏｃｋ）、走査スタートパルス（Ｓｔａｒｔ  Ｐｕｌｓｅ）が供給されるように構成されている。
【００１１】
図２は、図１に示す表示パネル１に配列された各画素の構成例を示したものである。この表示パネル１にはマトリクス状に配列された表示画素のうち、代表して４組の表示画素ｐ１１，ｐ１２，ｐ２１，ｐ２２が示されている。そして、表示パネル１には、前記データドライバ２に接続されるデータ線ｍ１，ｍ２，……が縦方向（列方向）に配列され、また、前記走査ドライバ３に接続される走査線ｎ１，ｎ２，……が横方向（行方向）に配列されている。さらに、表示パネル１には、前記各データ線に対応して、電源回路（図示せぬ）に接続される電源供給線ｑ１，ｑ２，……も縦方向に配列されている。
【００１２】
図２においては前記各発光表示画素として、最も基本的なコンダクタンスコントロール方式による構成が示されている。すなわち、図２に示す表示パネル１における左上の画素ｐ１１を構成する各素子に符号を付けたとおり、ｎチャンネル型ＴＦＴで構成された走査トランジスタＴｒ１のゲートは、走査線ｎ１に接続され、そのソースはデータ線ｍ１に接続されている。また、走査トランジスタＴｒ１のドレインは、ｐチャンネル型ＴＦＴで構成された点灯駆動用トランジスタＴｒ２のゲートに接続されると共に、電荷保持用コンデンサＣ１の一方の端子に接続されている。
【００１３】
そして、点灯駆動用トランジスタＴｒ２のソースは前記コンデンサＣ１の他方の端子に接続されると共に、電源供給線ｑ１に接続されている。また、点灯駆動用トランジスタＴｒ２のドレインには、発光素子としての有機ＥＬ素子Ｅ１のアノード端子が接続されると共に、当該ＥＬ素子Ｅ１のカソード端子は回路の基準電位点（グランド）に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル１上に、縦横方向にマトリクス状に多数配列されている。
【００１４】
図２に示した構成において、発光表示画素ｐ１１における走査トランジスタＴｒ１のゲートに、走査線ｎ１を介して走査ドライバ３よりオン電圧が供給されると、走査トランジスタＴｒ１はソースに供給されるデータ線ｍ１からのソース電圧に対応した電流を、ソースからドレインに流す。したがって、走査トランジスタＴｒ１のゲートがオン電圧の期間に、前記コンデンサＣ１には前記ソース電圧に対応した電圧が充電され、その電圧が点灯駆動用トランジスタＴｒ２のゲートに供給される。それ故、点灯駆動用トランジスタＴｒ２は、そのゲート電圧とソース電圧（Ｖｇｓ）に基づいた電流をＥＬ素子Ｅ１に流し、ＥＬ素子を発光駆動させる。
【００１５】
一方、走査トランジスタＴｒ１のゲートがオフ電圧になると、走査トランジスタＴｒ１はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、点灯駆動用トランジスタＴｒ２はコンデンサＣ１に蓄積された電荷によりゲート電圧が保持される。したがって、次の走査まで駆動用トランジスタＴｒ２の駆動電流が維持され、これによりＥＬ素子Ｅ１の発光も維持される。
【００１６】
なお、図２に示したように表示画素にＥＬ素子を用いた発光表示パネルの駆動装置として、図１に示したようにデータドライバ２、走査ドライバ３およびコンントローラ４を備えた構成は、きわめて多くの特許文献に開示されており、一例として次に示す特許文献１を挙げることができる。
【特許文献１】特開２００２−３２０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、前記したような表示パネルの駆動装置においては、特に低温の環境（例えば−２０℃以下の環境）においては、前記データドライバ２および走査ドライバ３における特にシフトレジスタの動作特性に遅れが生ずるという問題が発生する。前記シフトレジスタは、後で詳細に説明するように表示パネルに配列された前記データ線および走査線に対応して、それぞれ複数段のレジスタ回路（これをフリップフロップ回路もしくはラッチ回路とも言う）が接続された構成にされている。
【００１８】
そして、前記各シフトレジスタは、表示しようとする映像信号のフレーム周波数に同期して入力されるパルス信号（これをスタート信号とも言う。）を、制御信号（これをクロック信号とも言う。）によって、直列接続された各レジスタ回路を順次転送するように動作する。したがって、前記した例えば低温の環境下において、前記シフトレジスタを構成するいずれか一つのレジスタ回路がその機能が果たせなくなった場合には、その後段には前記したスタート信号の転送が不能になる。これにより、映像の垂直もしくは水平の同期がとれなくなり、映像の表示は不可能となる。
【００１９】
この発明は前記した問題点に着目してなされたものであり、特に前記したドライバ回路におけるシフトレジスタの誤動作を検知し、これを救済することができる表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００２０】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、表示画素を配置してなる表示パネルと、前記表示パネルにおける各データ線および各走査線を介して、前記各画素を選択的に表示駆動するドライバ回路とを備えた表示パネルの駆動装置であって、前記ドライバ回路が正常に動作しているか否かを監視し、正常に動作していないことを検知して異常検知信号を出力する異常検知手段と、前記異常検知手段からの異常検知信号を受けて、前記ドライバ回路の動作を制御する制御信号を調整する制御信号調整手段とを具備したことを特徴とする。
【００２１】
また、前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動方法は、請求項１０に記載のとおり、複数のデータ線および複数の走査線の各交差位置に、表示画素を配置してなる表示パネルと、前記表示パネルにおける各データ線および各走査線を介して、前記各画素を選択的に表示駆動するドライバ回路とを備えた表示パネルの駆動方法であって、前記ドライバ回路が正常に動作しているか否かを監視し、正常に動作していないことを検知した場合に異常検知信号を出力するとともに、前記異常検知信号を受けて、前記ドライバ回路の動作を制御する制御信号を調整する動作を実行する点に特徴を有する。
【発明を実施するための最良の形態】
【００２２】
以下、この発明にかかる好ましい実施の形態について図面に基づいて説明する。なお、この発明にかかる駆動装置の基本構成は、すでに説明した図１に示すブロック図と同様に表わすことができ、また、表示パネルとしては図２に示した構成のアクティブマトリクス型発光表示パネルを好適に利用することができる。したがって、以下の説明においては、図１および図２の各部に相当する部分を、同一符号で示すことにする。
【００２３】
図３は、前記したコントローラ４とデータドライバ２に加えて、異常検知手段６と制御信号調整手段４ａとを備えたこの発明にかかる第１の実施の形態を示したものである。すなわち図３に示す実施の形態は、データドライバ２におけるシフトレジスタの動作を監視し、当該シフトレジスタが正常に動作していないことを検知した場合に、これを救済することができるように構成した例を示している。
【００２４】
また、図４は前記したコントローラ４と走査ドライバ３に加えて、異常検知手段６と制御信号調整手段４ａとを備えたこの発明にかかる第２の実施の形態を示したものである。すなわち図４に示す実施の形態は、走査ドライバ３におけるシフトレジスタの動作を監視し、当該シフトレジスタが正常に動作していないことを検知した場合に、これを救済することができるように構成した例を示している。
【００２５】
以下においては、図３に示したデータドライバ２の構成および動作について、また図４に示した走査ドライバ３の構成および動作についてそれぞれ先に説明し、その後においてそれぞれのドライバにおけるシフトレジスタの監視動作等について図３および図４に基づいて順に説明する。
【００２６】
まず、図３に示すデータドライバ２には、シフトレジスタ２ａが具備されており、このシフトレジスタ２ａには、図５に（ａ）として示す制御信号としてのシフトクロック、および図５に（ｂ）として示すスタート信号としてのスタートパルス（スタートパルス）がコントローラ４より供給されるように構成されている。前記シフトレジスタ２ａは、例えばＤ型フリップフロップ回路からなる複数のレジスタ回路を直列に接続した構成にされており、これは表示パネルに配列された前記データ線ｍ１，ｍ２，……の数に対応して用意されている。
【００２７】
前記各レジスタ回路のクロック入力端子には、制御信号としての前記したシフトクロックがそれぞれ供給されるように構成されており、また前記レジスタ回路の出力端は、次のレジスタ回路の入力端に順次接続されている。したがって、初段のレジスタ回路に供給されるスタート信号は、直列接続された各レジスタ回路を、前記クロック信号によって順次転送されるように動作する。そして、各段のレジスタ回路に発生する前記スタートパルスは、第１ラッチ回路２ｂに対して順にデータ書き込み用信号として供給されるように作用する。
【００２８】
前記第１ラッチ回路２ｂは、図５に（ｄ）として示す各画素に対応する映像データを処理する複数のステージの各ラッチを有しており、前記シフトレジスタ２ａより順に供給される前記書き込み用信号によって、データバスを介して供給される映像データを各ラッチに順に書き込み、保持するように作用する。この第１ラッチ回路２ｂへの１走査ライン分の映像データの書き込みが終了すると、第２ラッチ回路２ｃに対して図５に（ｃ）として示すラッチパルスがコントローラ４より供給される。
【００２９】
これにより、第１ラッチ回路２ｂに書き込まれた１ライン分の映像データは、一斉に第２ラッチ回路２ｃに伝送される。そして、第２ラッチ回路２ｃに対して１ライン分の映像データを送出し終えた第１ラッチ回路２ｂには、シフトレジスタ２ａからの書き込み用信号を受けて、再び次の１ライン分の映像データの書き込みがなされる。
【００３０】
前記第２ラッチ回路２ｃにおいてラッチされた各画素に対応する映像データは、電源電圧ＶＤ３によって動作するレベルシフタ２ｄに供給される。このレベルシフタ２ｄによって所定のレベルに変換された映像データは、図２に示した表示パネル１の各データ線ｍ１，ｍ２，……を介して走査状態のトランジスタＴｒ１に対し、画素点灯用の信号（ソース電圧）として供給される。
【００３１】
一方、図４に示した走査ドライバ３においても、シフトレジスタ３ａが具備されており、このシフトレジスタ３ａには、図６に（ｅ）として示す制御信号としての走査シフトクロック、および（ｆ）として示すスタート信号としての走査スタートパルスがコントローラ４より供給されるように構成されている。
【００３２】
図４に示すシフトレジスタ３ａの構成も、すでに説明した図３に示すデータドライバ２におけるシフトレジスタ２ａの構成と同様に、複数のレジスタ回路を直列に接続した構成にされており、これは表示パネルに配列された前記走査線ｎ１，ｎ２，……の数に対応して用意されている。
【００３３】
前記各レジスタ回路のクロック入力端子には、制御信号としての前記した走査シフトクロックがコントローラ４よりそれぞれ供給されるように構成されており、したがって、初段のレジスタ回路に供給される走査スタート信号は、直列接続された各レジスタ回路を、前記クロック信号によって順次転送されるように動作する。そして、各段のレジスタ回路に発生する前記スタートパルスは、電源電圧ＶＤ４によって動作するレベルシフタ３ｂに対して走査選択信号として順に供給される。
【００３４】
このレベルシフタ３ｂによって所定のレベルに変換された走査選択信号は、図２に示した表示パネル１の各走査線ｎ１，ｎ２，……を介して走査トランジスタＴｒ１のゲートに対して順次ゲートオン電圧、すなわち図６に（ｇ）として示すタイミングでゲート制御信号を供給するように作用する。
【００３５】
したがってアドレッシング時において、表示パネル１に配列された各走査線ｎ１，ｎ２，……には、前記したように順次ゲートオン電圧が供給されると共に、これに同期して各データ線ｍ１，ｍ２，……には順に１ラインごとの映像データが供給される。これにより、表示パネル１における各画素には個々に映像データが書き込まれ、表示パネルは前記映像データに応じて発光制御を受ける。これにより前記表示パネル１には前記映像データに基づく映像が再現される。
【００３６】
図３に戻り、前記データドライバ２におけるシフトレジスタ２ａには、符号６で示す異常検知手段が接続されている。すなわち、この実施の形態においては異常検知手段６にはシフトレジスタ２ａにおける最終段の出力が供給されるように構成されており、これは異常検知手段６に具備された第３のラッチ回路６ａに供給されるように構成されている。また異常検知手段６には制御回路６ｂが具備され、この制御回路６ｂからの制御信号によって、前記第３のラッチ回路６ａはシフトレジスタ２ａの最終段からの出力をラッチするように構成されている。
【００３７】
そして、第３のラッチ回路６ａの出力はインバータ６ｃを介して、制御信号調整手段４ａに供給されるように構成されている。なお、制御信号調整手段４ａは、この実施の形態においては前記したコントローラ４内に具備されている。
【００３８】
図７は、前記した異常検知手段６の動作を説明するタイミングチャートであり、図７（ａ）は前記データドライバ２におけるシフトレジスタ２ａの初段に入力されるスタートパルス、すなわち図５に（ｂ）として示したスタートパルスである。また図７（ｂ）はシフトレジスタ２ａの最終段において出力される前記スタートパルスであり、換言すれば前記異常検知手段６における第３のラッチ回路６ａに供給されるスタートパルスである。すなわち、前記スタートパルスは図７（ａ）から（ｂ）に矢印で示したように、シフトレジスタ２ａの初段から最終段に転送される時間に対応した遅れが常に発生する。
【００３９】
ここで、動作環境（例えば低温時）の影響を受けて、データドライバ２におけるシフトレジスタ２ａにおけるいずれかのレジスタ回路がレジスタ動作（ラッチ動作）をしなかった場合においては、予め定められたタイミング、すなわち前記した遅れを持ったタイミングにおいて、異常検知手段６に対して前記スタートパルスが到達しないことになる。なお、図７（ｂ）に示す破線は前記スタートパルスが到達しない状態を示している。
【００４０】
前記スタートパルスが通常のタイミングにおいて異常検知手段６に到達したか否かを検証するために、前記制御回路６ｂからは前記第３のラッチ回路６ａに対して前記した遅れを持ったタイミングにおいて、ラッチ動作をさせるための制御信号が出力されるように構成されている。すなわち、前記制御回路６ｂは前記コントローラ４におけるスタート信号の発生タイミングに同期し、所定の遅延をもって前記第３のラッチ回路６ａに対して制御信号を出力するように構成されている。
【００４１】
ここで、図７（ｂ）に破線で示すように異常検知手段６に対して前記スタートパルスが到達しない場合には、前記第３のラッチ回路６ａはスタートパルスをラッチすることはできず、したがって第３のラッチ回路６ａの出力は発生しない（Ｌレベルになされる）。この状態はインバータ６ｃによって図７（ｃ）に示すようにレベル反転され、異常検知信号として出力される。そして、前記異常検知信号は前記した制御信号調整手段４ａに供給される。
【００４２】
図７（ｃ）に示す異常検知信号を受けた制御信号調整手段４ａは、コントローラ４からデータドライバ２のシフトレジスタ２ａに供給する制御信号としてのクロック信号の形態を、前記した低温時においても確実にシフトレジスタ２ａが動作し得るように可変調整する動作を実行する。これには、前記制御信号としてのクロック信号の周波数、またクロック信号の振幅のうちの少なくとも一方を可変調整する手段を採用することができる。
【００４３】
図８は前記した異常検知手段６より異常検知信号を受けた場合においてなし得るクロック信号の周波数を低下させる具体例を示すものである。すなわち、前記した制御信号調整手段４ａは前記した異常検知信号を受けた場合において、コントローラ４よりシフトレジスタ２ａに供給するクロック信号を図８に示す分周手段を介してクロック信号の周波数を変更（低下）させる動作を実行する。
【００４４】
図９は、図８に示すクロック信号の分周手段の動作を説明する真理値表を示すものである。これによると、図１０（ａ）として示すクロック信号は図１０（ｂ）として示すクロック信号に変換されてデータドライバ２のシフトレジスタ２ａに供給される。すなわち、シフトレジスタ２ａは通常よりも若干低い周波数のクロック信号によりシフト動作がなされるため、たとえ低温時においてもシフトレジスタ２ａの動作の信頼性を上げることができる。
【００４５】
なお、図８に示す分周手段の出力を反転させるインバータをさらに付加した場合には、図１１に示すように（ａ）として示すクロック信号を（ｂ）として示すクロック信号に変換することができる。このように、図１１（ｂ）に示すクロック信号用いても、低温時におけるシフトレジスタ２ａの動作の信頼性を上げることができる。
【００４６】
以上説明したように、コントローラ４よりデータドライバ２に供給するクロック信号の周波数を低下させた場合においては、実質的にフレームレートが低下して、いわゆるコマ抜き状態になされるものの、映像信号をリアルタイムに表示させることは可能である。なお、図８に示す回路構成に代えてＰＬＬ回路を用い、前記した異常検知手段６より異常検知信号を受けた場合においては、前記ＰＬＬ回路によってクロック信号の周波数を変更させる動作を実行するようにしてもよい。
【００４７】
以上の説明はシフトレジスタ２ａの動作の信頼性を上げるために、コントローラ４よりデータドライバ２に供給するクロック信号の周波数を変更する例を示したものであるが、例えばコントローラ４よりデータドライバ２に供給するクロック信号の振幅を上昇させるように制御することでも、低温時においてシフトレジスタ２ａが動作不能となるのを救済することができる。
【００４８】
この場合においては、コントローラ４に図示せぬレベルシフタを具備し、前記異常検知手段６より異常検知信号を受けた時、データドライバ２に供給される前記クロック信号の振幅を前記レベルシフタにより上昇させるように制御する。この結果、図１２（ａ）に示すように、定常時においてコントローラ４よりデータドライバ２のシフトレジスタ２ａに供給されるクロック信号の振幅Ｖ１に対して、図１２（ｂ）に示すようにさらに大きな振幅Ｖ２を有するクロック信号をシフトレジスタ２ａに供給することで、前記した低温時においてシフトレジスタ２ａが動作不能となるのを救済することができる。
【００４９】
また、前記したような対策に加え、前記異常検知手段からの異常検知信号を受けて、前記データドライバ回路に供給する電源電圧値を可変調整する電源電圧調整手段がさらに具備されていることが望ましい。すなわち、図３に示す構成においてはＶＤ１（例えば３Ｖ）およびＶＤ２（例えば５Ｖ）の電源電圧が用意され、これを選択してデータドライバ２に供給することができる電源電圧調整手段８が備えられている。
【００５０】
ここで、前記したデータドライバ２を構成するシフトレジスタ２ａにおいても、また第１および第２のラッチ回路２ｂ，２ｃにおいても、例えばＦＥＴによりフリップフロップ回路が構成されている。前記フリップフロップ回路を構成するＦＥＴは、例えば低温時においては動作速度が低下しシフトレジスタ２ａ、第１および第２のラッチ回路２ｂ，２ｃが誤動作する要因となる。このような問題に対処するには、各フリップフロップ回路の電源電圧を上昇させることが効果的である。
【００５１】
そこで、前記異常検知手段６からの異常検知信号を受けた制御信号調整手段４ａは、前記電源電圧調整手段８を駆動し、データドライバ２における通常動作時のＶＤ１から、より高い電源電圧のＶＤ２に切り替えるように動作させる。これにより、フリップフロップ回路で構成される前記シフトレジスタ２ａ、第１および第２のラッチ回路２ｂ，２ｃの動作の信頼性を向上させることができる。
【００５２】
以上の説明は、図３に示すデータドライバ２が、特に低温時において動作不能となる状態を救済する手段を説明するものであるが、これと同様に図４に示す走査ドライバ３においても同様の手段を適用することができる。すなわち、図４に基づいてすでに説明したように走査ドライバ３においてもシフトレジスタ３ａが具備されており、これも同様に特に低温時において動作不能となる場合が発生する。
【００５３】
この様な状態となるのを阻止するために、図４に示す実施の形態においても異常検知手段６および制御信号調整手段４ａが具備されている。この異常検知手段６および制御信号調整手段４ａは、図３に基づいて説明した構成と同一であり、したがってその説明は省略する。
【００５４】
そして、異常検知手段６より異常検出信号が出力された場合においては、制御信号調整手段４ａは、図１０または図１１に示したように、制御信号としてのクロック信号（走査シフトクロック）の周波数を低下させる手段、さらに図１２に示したように、制御信号としてのクロック信号の振幅を増大させる手段を適宜採用するように動作する。
【００５５】
さらに、図４に示す実施の形態に示すように、前記異常検知手段６からの異常検知信号を受けて、前記走査ドライバ３に供給する電源電圧値を可変調整する電源電圧調整手段８を備え、電源電圧ＶＤ１，ＶＤ２が選択できるように構成されていることが望ましい。これを具備することにより、図３に基づいてすでに説明した作用効果と同様の作用効果を享受することができる。
【００５６】
図１３は、コントローラ４とデータドライバ２に加えて、異常検知手段７と制御信号調整手段４ａとを備えたこの発明にかかる第３の実施の形態を示したものである。この図１３に示す実施の形態においては、図３に示した異常検知手段６の構成に代えて、カウンタ７ａと判定回路７ｂからなる異常検知手段７が採用されており、他の構成は同一である。したがって、同一部分の説明は割愛する。
【００５７】
この図１３に示す異常検知手段７においては、データドライバ２におけるシフトレジスタ２ａの初段に順次入力されるスタート信号が、前記シフトレジスタの最終段に転送される数を所定の期間にわたって計測する計測手段を構成している。すなわち、カウンタ７ａはシフトレジスタ２ａの最終段に転送されるスタート信号の数を計測する機能を有し、判定回路７ｂは前記カウンタ７ａにより計測された前記スタート信号の数を予め定められた所定値と比較するように機能する。
【００５８】
ここで、前記カウンタ７ａと判定回路７ｂとは、所定の周期をもって計測動作を繰り返すように構成されており、判定回路７ｂはその所定の周期（期間中）におけるスタート信号の数が前記した予め定められた所定値に達するか否かを判定するように作用する。
【００５９】
図１５は、その判定動作を説明するものであり、（ａ）はデータドライバ２におけるシフトレジスタ２ａの最終段に到達するスタート信号の様子を示している。このスタート信号は、シフトレジスタ２ａが正常状態であれは、一定の周期をもって順次カウンタ７ａに到来することになるが、シフトレジスタ２ａがその一部で動作不能となっている場合には、図１５（ａ）に破線で示すようにスタート信号は到来せず、したがって、カウンタ７ａはこれをカウントすることはできない。
【００６０】
そして、前記した所定の周期（期間中）におけるスタート信号の数が、予め定められた所定値に達しない場合には、判定回路７ｂは図１５（ｂ）に示すように異常検知信号を出力する。前記異常検知信号を受けた制御信号調整手段４ａは、すでに説明した図３に基づいて説明した例と同様の制御信号調整動作を実行する。
【００６１】
また、望ましくはこれに加えて、前記データドライバ回路に供給する電源電圧値を可変調整する電源電圧調整手段８を制御し、データドライバ２に供給する電源電圧を上昇させるように動作させる。したがって、図１３に示した実施の形態においても、図３に示した構成と同様の作用効果を得ることができる。
【００６２】
図１４は、コントローラ４と走査ドライバ３に加えて、異常検知手段７と制御信号調整手段４ａとを備えたこの発明にかかる第４の実施の形態を示したものである。この図１４に示す実施の形態においても、図４に示した異常検知手段６の構成に代えて、カウンタ７ａと判定回路７ｂからなる異常検知手段７が採用されており、他の構成は同一である。
【００６３】
また、カウンタ７ａと判定回路７ｂからなる異常検知手段７の動作は、図１３および図１５に基づいて説明した異常検知手段７と同様である。したがって、図１４に示した実施の形態においても、図４に示した構成と同様の作用効果を得ることができる。
【００６４】
なお、以上説明した実施の形態においては、シフトレジスタの初段に入力されるパルス信号が、前記シフトレジスタの最終段に転送されないことを検知した場合に、異常検知手段より異常検知信号を出力するように構成されている。しかしながら、転送されるパルス信号の抽出点はシフトレジスタの最終段に限られることはなく、前記シフトレジスタの初段に入力されるパルス信号が、前記シフトレジスタの予め定められた転送段（これは前記最終段も含む）に転送されないことを検知した場合に、前記異常検知信号を出力するように構成されていてもよい。
【００６５】
また、以上説明した実施の形態においては、有機ＥＬ素子を画素に備えた表示パネルを用いた例を示しているが、これは他の表示画素を配列した表示パネルの駆動装置にも適用することができる。さらに、前記した説明においては、特に低温状態においてシフトレジスタが動作不能になる例を挙げているが、逆に高温状態において同様の不具合が発生する場合においても、効果的にこれを救済することができる。
【図面の簡単な説明】
【００６６】
【図１】従来の表示パネルの駆動装置における基本構成を示したブロック図である。
【図２】図１に示す表示パネルに配列された画素部の構成例を示した結線図である。
【図３】この発明にかかる駆動装置の第１の実施の形態を示したブロック図である。
【図４】同じく第２の実施の形態を示したブロック図である。
【図５】データドライバに供給される各信号のタイミング図である。
【図６】走査ドライバに供給される各信号のタイミング図である。
【図７】図３および図４に示す実施の形態において採用された異常検知手段の動作を説明するタイミング図である。
【図８】図３および図４に示す実施の形態において採用された制御信号調整手段の一例を示すブロック図である。
【図９】図８に示すブロック図における動作を説明するための真理値表である。
【図１０】制御信号調整手段により調整されるクロック信号の一例を示した波形図である。
【図１１】同じくクロック信号の他の例を示した波形図である。
【図１２】同じくクロック信号のさらに他の例を示した波形図である。
【図１３】この発明にかかる駆動装置の第３の実施の形態を示したブロック図である。
【図１４】同じく第４の実施の形態を示したブロック図である。
【図１５】図１３および図１４に示す実施の形態において採用された異常検知手段の動作を説明するタイミング図である。
【符号の説明】
【００６７】
１      表示パネル
２      データドライバ
２ａ    シフトレジスタ
２ｂ    第１ラッチ回路
２ｃ    第２ラッチ回路
２ｄ    レベルシフタ
３      走査ドライバ
３ａ    シフトレジスタ
３ｂ    レベルシフタ
４      コントローラ
４ａ    制御信号調整手段
６      異常検知手段
６ａ    ラッチ回路
６ｂ    制御回路
６ｃ    インバータ
７      異常検知手段
７ａ    カウンタ
７ｂ    判定回路
８      電源電圧調整手段
【図１】
2007057637.tif 000003
【図２】
2007057637.tif 000004
【図３】
2007057637.tif 000005
【図４】
2007057637.tif 000006
【図５】
2007057637.tif 000007
【図６】
2007057637.tif 000008
【図７】
2007057637.tif 000009
【図８】
2007057637.tif 000010
【図９】
2007057637.tif 000011
【図１０】
2007057637.tif 000012
【図１１】
2007057637.tif 000013
【図１２】
2007057637.tif 000014
【図１３】
2007057637.tif 000015
【図１４】
2007057637.tif 000016
【図１５】
2007057637.tif 000017