(57)【要約】【課題】半導体素子のスイッチング動作時に発生する電源グランドノイズを大幅に抑制することができ、その結果、半導体素子の作動性を良好なものとすること。【解決手段】多層配線基板１は、信号配線３と電源導体４と接地導体５とを具備し、信号配線３と電気的に接続された信号電極１３が絶縁基板２の外面に形成されており、信号電極１３が形成されている部位を除く絶縁基板２の外面に、電源導体４および接地導体５にそれぞれ電気的に接続された電源電極１１および接地電極１２が形成され、電源電極１１および接地電極１２の間に、絶縁基板本体よりも比誘電率が高い高誘電体１５を配置しキャパシターを形成した。【選択図】図１
2007149992.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層を積層して成る絶縁基板の内部に、信号配線と電源導体と接地導体とを具備した多層配線基板であって、前記信号配線と電気的に接続された信号電極が前記絶縁基板の外面に形成されており、前記信号電極が形成されている部位を除く前記絶縁基板の外面に、前記電源導体および前記接地導体にそれぞれ電気的に接続された電源電極および接地電極が形成され、該電源電極および接地電極の間に、前記絶縁基板本体よりも比誘電率が高い高誘電体が配置されていることを特徴とする多層配線基板。
【請求項２】
前記絶縁基板は、前記高誘電体が配置されている部位以外の表面または内部にチップコンデンサを有し、前記電源電極および前記接地電極と、前記高誘電体とによって形成されるキャパシターは、前記チップコンデンサと異なる容量または寄生インダクタンスを持つことを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記絶縁基板の外部に形成される前記高誘電体の表面が絶縁体で覆われていることを特徴とする請求項１または２記載の多層配線基板。
【請求項４】
前記電源電極および前記接地電極は前記絶縁基板の外面に複数個形成されており、接続部材を介して外部電気回路に電気的に接続されることを特徴とする請求項１乃至請求項３のいずれかに記載の多層配線基板。
【請求項５】
前記電源電極および前記接地電極は前記絶縁基板の外面に複数個形成されており、１つの前記電源電極に対して複数の前記接地電極が前記高誘電体を介して隣接しているか、あるいは１つの前記接地電極に対して複数の前記電源電極が前記高誘電体を介して隣接していることを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作速度が高速度化した半導体素子をはじめとする電子部品が搭載される多層配線基板に関するものである。
【背景技術】
【０００２】
近年、半導体素子の動作速度の高速化が進む中で、半導体素子をはじめとする電子部品が搭載される多層配線基板においては、半導体素子のスイッチング動作が同時に複数起きた場合に半導体素子の基準電位が変動し、半導体素子の誤動作を引き起こす同時スイッチングノイズやＥＭＩノイズが引き起こされるといった問題が発生している。
【０００３】
この問題を解決するためには、半導体素子に電源導体４４および接地導体４５を通じて供給される電荷の量を増やして基準電位を安定化させることが有効である。その具体的な手法として、図４に示すように絶縁基板４２内に電源配線層４４と接地配線層４５とが絶縁基板４２を形成する絶縁層４２ｂ、４２ｃ（誘電体）を挟んで対向して成る電荷供給用コンデンサを形成する方法、絶縁基板４２の、半導体素子４６が搭載されている表面にチップコンデンサ４１０を実装する手法がある。さらに図５に示すように、半導体素子４６とチップコンデンサ４１０間の距離を短縮するために絶縁基板５２の裏面（半導体素子４６が搭載されている面に対向する面）にチップコンデンサ５１０が搭載されたものなどがある。
【０００４】
さらにチップコンデンサ４１０を絶縁基板４２に内蔵する手法も検討されている。また、絶縁基板４２の露出表面に、横方向に並べて一対の電極（例えば二重渦状の導体パターン）を形成するとともにその間に誘電体（誘電性材料）を介在させて、絶縁基板４２等の薄型化を図りながら、コンデンサ（キャパシター）を形成する手法も知られている（特許文献１〜３参照）。
【０００５】
これらの手法により半導体素子４６に近い位置から電荷を供給することができるため、電荷の供給経路に付随する抵抗やインダクタンスなどの寄生成分を原因とする電圧降下が抑制され、半導体素子４６に十分な電荷を供給することができる。また、この経路の長さに起因する誘導起電力による基準電位変動を抑制することができる。そのため、同時スイッチングノイズを抑制することが可能となる。
【特許文献１】特開２００１−１４４２０７号公報
【特許文献２】特開２００１−１１１１８４号公報
【特許文献３】特開２００４−３４９５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術においては、近年の半導体素子４６等の電子部品の高機能化，高集積化に応じたいわゆる多ピン化や、多層配線基板４１の平面面積の小型化の要求等に起因して、次のような問題点が生じるようになってきている。
【０００７】
すなわち、多層配線基板４１の裏面にチップコンデンサ４１０を搭載する手法では、図６に示すように半導体素子４６の多ピン化に従って多層配線基板４１の裏面のほぼ全域にわたって、半導体素子４６の信号や電源あるいは接地用の電極パッド４８を外部電気回路に電気的に接続させるための信号用や電源用、接地用の電極パッド６１１、６１２、６１３が形成されるような場合、裏面にはチップコンデンサ５１０を搭載する領域を確保することが難しい。そのため、多層配線基板４１にチップコンデンサ５１０を搭載するスペースを十分な広さで確保することが難しい。
【０００８】
また、絶縁基板４２の、半導体素子４６が搭載されている表面にチップコンデンサ４１０を実装する手法の場合にも、半導体素子４６等の電子部品（図示せず）の小型・低背化や高密度化にともなう平面面積の縮小等にともない、十分な容量や個数のチップコンデンサ４１０を搭載するスペースを確保することが難しい。
【０００９】
このように、絶縁基板４２に十分なスペースを確保することが難しい場合、絶縁基板４２に搭載しきれないチップコンデンサ４１０を多層配線基板４１が実装される実装基板４１４上に配置するという手段が考えられる。しかし、その場合、半導体素子４６のスイッチング動作時にチップコンデンサ４１０から半導体素子４６に電源が供給される電流経路が長くなるため、電流経路に寄生するインダクタンスや抵抗を原因とする電圧降下や誘導起電力によって供給される電荷について電源導体４４と接地導体４５間の電位や電荷量が不安定になり、同時スイッチングノイズが増大するという問題点があった。
【００１０】
また、多層配線基板４１内部に高誘電率層やチップコンデンサ４１０を内蔵する手法は、基本的に異種材料の組み合わせ、例えば絶縁基板４２が低比誘電率のガラスセラミックスで高誘電率層がチタン酸バリウム系材料のため界面の接合や熱膨張係数の違いから多層配線基板４１の信頼性の面で、例えば、チップコンデンサ４１０と絶縁層が剥離するおそれがある。そのため多層配線基板４１としての長期信頼性を確保することが難しい。
【００１１】
また、多層配線基板４１の表面に電極と誘電体を形成してコンデンサを形成する手法は、多層配線基板４１上の高密度化、高実装化に伴い、電極や誘電体の設置スペースを十分に確保できないために必要な容量を確保できないという問題点があった。
【００１２】
本発明は、上記問題点を解決するために案出されたものであり、その目的は、複数の絶縁層を積層して成る絶縁基板４２内に、電源配線と接地配線を有する多層配線基板において、例えば小型化や多ピン化が進んだとしても、搭載される半導体素子４６のスイッチング動作時に発生する同時スイッチングノイズを大幅に抑制して半導体素子４６の動作を良好なものとすることにある。
【課題を解決するための手段】
【００１３】
本発明の多層配線基板は、複数の絶縁層を積層して成る絶縁基板の内部に、信号配線と電源導体と接地導体とを具備した多層配線基板であって、信号配線と電気的に接続された信号電極が絶縁基板の外面に形成されており、信号電極が形成されている部位を除く絶縁基板の外面に、電源導体および接地導体にそれぞれ電気的に接続された電源電極および接地電極が形成され、電源電極および接地電極の間に、絶縁基板本体よりも比誘電率が高い高誘電体が配置されていることを特徴とするものである。
【００１４】
また、本発明の多層配線基板は、好ましくは、絶縁基板は、高誘電体が配置されている部位以外の表面または内部にチップコンデンサを有し、電源電極および接地電極と、高誘電体とによって形成されるキャパシターは、チップコンデンサと異なる容量または寄生インダクタンスを持つことを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、好ましくは、絶縁基板の外部に形成される高誘電体の表面が絶縁体で覆われていることを特徴とするものである。
【００１６】
また、本発明の多層配線基板は、好ましくは、電源電極および接地電極は絶縁基板の外面に複数個形成されており、接続部材を介して外部電気回路に電気的に接続されることを特徴とするものである。
【００１７】
また、本発明の多層配線基板は、好ましくは、電源電極および接地電極は絶縁基板の外面に複数個形成されており、１つの電源電極に対して複数の接地電極が高誘電体を介して隣接しているか、あるいは１つの接地電極に対して複数の電源電極が高誘電体を介して隣接していることを特徴とするものである。
【発明の効果】
【００１８】
本発明の多層配線基板によれば、複数の絶縁層を積層して成る絶縁基板の内部に、信号配線と電源導体と接地導体とを具備した多層配線基板であって、信号配線と電気的に接続された信号電極が絶縁基板の外面に形成されており、信号電極が形成されている部位を除く絶縁基板の外面に、電源導体および接地導体にそれぞれ電気的に接続された電源電極および接地電極が形成され、電源電極および接地電極の間に、絶縁基板本体よりも比誘電率が高い高誘電体が配置されていることから、絶縁基板の裏面側にキャパシターを形成することができ、絶縁基板の厚さ分しか離れていない距離から半導体素子のスイッチング動作に必要な電荷が半導体素子に供給されるため、電荷の供給経路に付随する抵抗やインダクタンス等の寄生成分を削減することが可能になる。
【００１９】
そのため、半導体素子には、安定した量の電荷が半導体素子のスイッチング動作に追従できる時間内で供給されることになり、スイッチング時に、電荷の不安定に起因する同時スイッチングノイズの発生を抑制することができる。
【００２０】
また、この電荷を供給するキャパシターは、絶縁基板に、外部接続用として、例えば多数が隣接間隔を狭くして形成されている電源電極および接地電極を利用して形成されているので、絶縁基板の露出面積を有効に利用でき、多ピン化や絶縁基板の小型化に対応することができる。
【００２１】
つまり、多ピン化や小型化が進んだとしても、必然的に絶縁基板に形成される電源電極や接地電極と、それらの間に介在する高誘電体とにより、別途チップコンデンサや電極（導体）を配置するスペースを絶縁基板の露出表面や内部に確保することなく、十分な容量のキャパシターを形成することができる。
【００２２】
したがって、搭載される半導体素子を、その動作速度が高速化したとしても、安定して動作させることが可能で、かつ多ピン化に有効な多層配線基板を提供することができる。
【００２３】
また、高誘電体は、絶縁層とは異なる材料であるものの、絶縁層（絶縁基板）を形成した後に多層配線基板の外側（露出表面）に配置されるため、絶縁層と高誘電体との熱膨張係数の差に起因する応力が、高誘電体層の全面に大きく作用することは抑制される。そのため、従来の絶縁層内に高誘電率層やチップコンデンサを形成する際に熱膨張係数の違いから絶縁層を形成するセラミックや樹脂の同時焼結時あるいは熱硬化時に接合界面にかかる応力に起因する層間での剥離等の問題は効果的に防止される。
【００２４】
また、本発明の多層配線基板によれば、上記構成において、絶縁基板の誘電体層が配置されている部位以外の表面または内部にチップコンデンサを有し、電源電極および接地電極と高誘電体とにより形成されるキャパシターが、そのチップコンデンサと異なる容量または寄生インダクタンスを持つ場合には、より有効にスイッチングノイズを抑制することができる。
【００２５】
すなわち、高誘電体によって形成されるキャパシターは絶縁基板上に搭載あるいは内蔵されるチップコンデンサとは異なる周波数特性を得ることができる。そのため、チップコンデンサおよびキャパシターそれぞれの周波数特性に対応した各周波数において、電荷を安定して半導体素子に供給することができる。
【００２６】
結果として広い周波数の範囲に渡って半導体素子に電荷を供給することが可能となるため、半導体素子の動作時に発生する様々な周波数の同時スイッチングノイズ成分を抑制することが可能となる。
【００２７】
したがって、搭載される半導体素子を、その動作速度がさらに高速化したとしても、より一層安定して動作させることが可能で、かつ多ピン化に有効な多層配線基板を提供することができる。
【００２８】
また、本発明の多層配線基板によれば、上記構成において、絶縁基板の外部に形成される高誘電体の表面が絶縁体で覆われている場合には、高誘電体の表面からの水分等の浸入を絶縁体が抑制することができる。そのため、水分等の浸入に起因して高誘電体の誘電率が変化し所望の特性が得られなくなることが防止され高信頼なキャパシターを形成することができる。そのため、スイッチングノイズ等の抑制に有効であるとともに、より長期信頼性に優れた多層配線基板とすることができる。
【００２９】
また、本発明の多層配線基板によれば、上記構成において、電源電極および接地電極は絶縁基板の外面に複数個形成されており、接続部材を介して外部電気回路に電気的に接続される場合には、より一層、基板の、電源電極や接地電極が形成されている面を有効活用できる。また、キャパシターを形成する容量電極である電源電極や接地電極の対向面積が増大する。そのため、キャパシターの容量をより向上でき、さらに多層配線基板を高密度化することが可能となる。
【００３０】
また、本発明の多層配線基板によれば、上記構成において、電源電極および接地電極は絶縁基板の外面に複数個形成されており、１つの電源電極に対して複数の接地電極が高誘電体を介して隣接しているか、あるいは１つの接地電極に対して複数の電源電極が高誘電体を介して隣接していることから、１対１対向ではないので、全体的な対向面積は、個々の電極の多少の位置ずれには左右されないために、キャパシターの容量公差が小さい、位置ずれ（電極等の所定位置からのずれ）に強い多層配線基板となる。また、電源電極と接地電極に接続される絶縁基板内の貫通電極同士が対向し合うので、貫通電極同士の結合が強くなり貫通電極間の相互インダクタンスが高まるため電源電極と接地電極に接続される絶縁基板内の貫通電極のインダクタンス成分を抑制することができる。
【００３１】
これらの結果、半導体素子のスイッチング動作時に発生する同時スイッチングノイズをより効果的に抑制し半導体素子の高速動作時における作動性を非常に良好なものとすることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の多層配線基板について以下に詳細に説明する。図１は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図２は図１の多層配線基板における高誘電体の周辺部の平面図である。また、図３は図１の多層配線基板における高誘電体の周辺部の要部拡大断面図（裏面側）である。図１乃至図３において同じ部位には同じ符号を付している。
【００３３】
本発明の多層配線基板１において、図１に示す例では、絶縁基板２を構成する絶縁層２ａ〜２ｆは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｃ上には信号配線群３が形成され、絶縁層２ｂ，２ｄ上には信号配線群３に対向させて広面積の電源導体４および接地導体５が形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。この例では、信号配線３は複数が設けられ、その全部がストリップ線路構造である。
【００３４】
本発明の多層配線基板１において、絶縁層２ａ〜２ｆは、例えばセラミックグリーンシート積層法によって形成される。この場合、絶縁層２ａ〜２ｆは、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。また、絶縁層２ａ〜２ｆは、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。
【００３５】
絶縁層２ａ〜２ｆは、例えばセラミックグリーンシート積層法や、アディティブ法等の基板形成手段によって形成される。
【００３６】
これらの絶縁層２ａ〜２ｆは以下のようにして作製される。絶縁層２ａ〜２ｆが例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに信号配線群３および各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約１６００℃の温度で焼成することによって製作される。
【００３７】
また、絶縁層２ａ〜２ｆがエポキシ樹脂から成る場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。
【００３８】
これらの絶縁層２ａ〜２ｆの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。
【００３９】
また、本発明の多層配線基板１において絶縁基板２の表面には、高速で動作するＩＣ，ＬＳＩ等の半導体集積回路素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子等の半導体素子６が搭載される。この半導体素子６は、裏面（絶縁基板２に対向する面）側に信号用や電源用、接地用の端子（図示せず）が形成され、各端子が、絶縁基板２の表面に形成された電極パッド８に錫−鉛（Ｓｎ−Ｐｂ）合金等の半田や金（Ａｕ）等から成る半田バンプ７を介して電気的に接続されて実装される。
【００４０】
各電極パッド８は、絶縁基板２の内部に形成されている信号配線３や電源導体４、接地導体５とそれぞれ、絶縁基板２の表面から内部にかけて形成されたビア導体等の内部導体（図示せず）等を介して電気的に接続され、半導体素子６の各端子が、対応する信号配線３、電源導体４および接地導体５と電気的に接続される。
【００４１】
絶縁基板２の外面（この実施形態では裏面）には電源電極１１、接地電極１２、および信号電極１３が形成されている。電源電極１１、接地電極１２および信号電極１３はそれぞれ貫通導体９を介して多層配線基板１内の電源導体４、接地導体５および信号配線群３と電気的に接続されている。
【００４２】
信号電極１３を実装用基板１４の電気回路（図示せず）等の外部電気回路（図示せず）に電気的に接続することにより、半導体素子６の信号電極１３と外部電気回路（信号伝送用）とが、信号配線３および信号電極１３を介して電気的に接続される。
【００４３】
また、電源電極１１および接地電極１２を外部電気回路に接続することにより、半導体素子６の電源端子および接地端子が、それぞれ、外部電気回路（電源用や接地用）と電気的に接続される。
【００４４】
本発明の多層配線基板１において、半導体素子６は、スイッチング動作に必要な電荷は外部電気回路と接続される電源電極１１および接地電極１２から電源導体４および接地導体５を介して供給され、半導体素子６のスイッチング動作によって得られた信号波形は多層配線基板１内に形成された信号配線群３を伝播し信号電極１３を介して外部電気回路に伝送される。
【００４５】
本発明の多層配線基板１において、これらの信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料により形成されている。
【００４６】
このような金属材料は、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により所定パターンに被着、形成すればよい。
【００４７】
具体的には、信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３を、Ｗの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、絶縁層２ａ〜２ｆと成るセラミックグリーンシートに所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００４８】
また、信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３を金属薄膜で形成する場合、例えばスパッタリング法，真空蒸着法またはメッキ法により金属薄膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００４９】
本発明の多層配線基板１において、信号波形を伝送する信号配線群３は、各信号配線の配線幅および信号配線群３と電源導体４や接地導体５との間に介在する絶縁層２ｂ，２ｃの厚みを設定することにより、信号配線群３その特性インピーダンスを任意の値に設定することができる。そのため、例えば複数の信号配線３により、良好な伝送特性を有する信号配線群３を形成することが可能となる。各信号配線群３の特性インピーダンスは一般的には５０Ωに設定される。なお、信号配線群３に含まれる複数の信号配線３は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００５０】
このような、半導体素子６を搭載する多層配線基板１において、半導体素子６の電荷供給経路である電源導体４および接地導体５は抵抗やインダクタンス等の寄生要素を持つため電荷が供給される際に電圧降下や誘導起電力によるノイズ成分が電源導体４と接地導体５間の電位に発生し半導体素子６のスイッチング動作を不安定にするため、寄生要素を極力小さくするように電荷供給経路を物理的に短くする必要がある。このため、半導体素子６に物理的距離が近いチップコンデンサ１０を実装し半導体素子６のスイッチング動作に必要な電荷を供給するのが好ましい。
【００５１】
本発明の多層配線基板１において、絶縁基板２の外面（本実施形態では絶縁層２ｅの露出面）には電源電極１１と接地電極１２の間に絶縁基板２よりも比誘電率が高い高誘電体１５が電源電極１１の側面から接地電極１２の側面にかけて配置されている。高誘電体１５が平面的に対向する電源電極１１と接地電極１２の間に配置されるためキャパシターの機能を有することができる。その結果、絶縁基板２の厚さ分しか離れていない距離から半導体素子６のスイッチング動作に必要な電荷が供給されるため、電荷の供給経路に付随する抵抗やインダクタンス等の寄生成分を削減することが可能になる。
【００５２】
そのため、半導体素子６には、安定した量の電荷が半導体素子６のスイッチング動作に追従できる時間内で供給されることになり、スイッチング時に、電荷の不安定に起因する同時スイッチングノイズの発生を抑制することができる。
【００５３】
また、この電荷を供給するキャパシターは、絶縁基板２に、外部接続用として、例えば多数が隣接間隔を狭くして形成されている電源電極１１および接地電極１２を利用して形成されているので、絶縁基板２の露出面積を有効に利用でき、多ピン化や絶縁基板２の小型化に対応することができる。
【００５４】
つまり、多ピン化や小型化が進んだとしても、必然的に絶縁基板２に形成される電源電極１１や接地電極１２と、それらの間に介在する高誘電体１５とにより、別途チップコンデンサ１０や電極（導体）を配置するスペースを絶縁基板２の露出表面（裏面、表面等）や内部に確保することなく、十分な容量のキャパシターを形成することができる。
【００５５】
したがって、搭載される半導体素子６を、その動作速度が高速化したとしても、安定して動作させることが可能で、かつ多ピン化に有効な多層配線基板１を提供することができる。
【００５６】
また、高誘電体１５は、絶縁層２ａ〜２ｅとは異なる材料であるものの、絶縁層２ａ〜２ｅ（絶縁基板２）を形成した後に多層配線基板１の外側（露出表面）に配置されるため、互いに接する絶縁層２ｅと高誘電体１５との熱膨張係数の差に起因する応力が、高誘電体層１５の全面に大きく作用することは抑制される。そのため、従来の絶縁層（図示せず）内に高誘電率層（図示せず）やチップコンデンサ１０（図示せず）を形成する際に熱膨張係数の違いから絶縁層を形成するセラミックや樹脂の同時焼結時あるいは熱硬化時に接合界面にかかる応力に起因する層間での剥離等の問題は効果的に防止される。
【００５７】
高誘電体１５は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム等のセラミック材料や、このようなセラミック材料の粉末を主成分とするフィラー粉末を、ポリイミド、エポキシ樹脂、フッ素樹脂等の樹脂材料中に分散混合させた複合材料等により形成される。
【００５８】
その構造を実現する高誘電体１５の製法は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム等のセラミック材料粉末を主成分とするフィラー粉末にガラス粉末を添加し、有機バインダ，有機溶剤，分散剤や可塑剤等とを添加混合してスラリーとし、そのスラリーを用いてドクターブレード法やカレンダロール法を採用することによって得られる誘電体ペーストをスクリーン印刷等により塗布した後に焼成することによって成形される。あるいは、セラミック材料粉末を主成分とするフィラー粉末とポリイミド、エポキシ樹脂、フッ素樹脂等を混合したものをしかるべき温度で加熱硬化させることによって所望の比誘電率のものを得るようにすればよい。
【００５９】
なお、高誘電体１５は、図２に示すように、電源電極１１と接地電極１２の間にのみ配置されており、信号電極１３の周囲には配置されていないことが好ましい。これは、次のような理由による。すなわち、高誘電体１５が電源電極１１と接地電極１２の間にのみ配置されており、信号電極１３の周囲には配置されていない場合には、信号電極１３と電源電極１１あるいは接地電極１２との間に発生する寄生容量の増加を抑制できる。したがって信号電極１３において寄生容量の増加に伴う特性インピーダンスの低下を抑止でき、結果として信号の反射を緩和し、半導体素子６の動作をより良好なものとすることが可能となる。
【００６０】
さらに多層配線基板１の表面には、チップコンデンサ１０が実装されているほうが好ましい。チップコンデンサ１０を多層配線基板１の表面に実装する場合には、半導体素子６を登載するための機器の作業性を高めるためにチップコンデンサ１０と半導体素子６のスペースを十分に取る必要がある。
【００６１】
本発明の多層配線基板１において、半導体素子６は、スイッチング動作に必要な電荷は外部電気回路と接続される電源電極１１および接地電極１２から電源導体４および接地導体５を介して供給され、半導体素子６のスイッチング動作によって得られた信号波形は多層配線基板１内に形成された信号配線群３を伝播し信号電極１３を介して外部電気回路に伝送される。
【００６２】
また、半導体素子６の電荷供給経路である電源導体４および接地導体５は抵抗やインダクタンス等の寄生要素を持つため電荷が供給される際に電圧降下や誘導起電力によるノイズ成分が電源導体４と接地導体５間の電位に発生し半導体素子６のスイッチング動作を不安定にするため、寄生要素を極力小さくするように電荷供給経路を物理的に短くする必要がある。このため、半導体素子６に物理的距離が近いチップコンデンサ１０を実装し半導体素子６のスイッチング動作に必要な電荷を供給している。
【００６３】
本発明の多層配線基板１において、信号波形を伝送する信号配線群３の各信号配線の配線幅および信号配線群３と電源導体４および接地導体５との間に介在する絶縁層２ｂ，２ｃの厚みを設定することにより、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは一般的には５０Ωに設定される。なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００６４】
本発明の多層配線基板１において、信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００６５】
具体的には、信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３をＷの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、絶縁層２ａ〜２ｆと成るセラミックグリーンシートに所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００６６】
また、信号配線群３、電源導体４、接地導体５、貫通導体９、電源電極１１、接地電極１２および信号電極１３を金属薄膜で形成する場合、例えばスパッタリング法，真空蒸着法またはメッキ法により金属薄膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００６７】
また、本発明の多層配線基板１において、チップコンデンサ１０を用いる場合は積層セラミックコンデンサ、電解コンデンサ、タンタルコンデンサ等が好ましい。
【００６８】
本発明の多層配線基板１において、絶縁層２ｅ上には電源電極１１と接地電極１２の間に絶縁基板２よりも比誘電率が高い高誘電体１５が配置されている。高誘電体１５が平面的に対向する電源電極１１と接地電極１２の間に配置されるためキャパシターの機能を有することができる。その結果、絶縁基板２の厚さ分しか離れていない距離から半導体素子６のスイッチング動作に必要な電荷が供給されるため、電荷の供給経路に付随する抵抗やインダクタンス等の寄生成分を削減することが可能になる。
【００６９】
そのため、半導体素子６には、安定した量の電荷が半導体素子６のスイッチング動作に追従できる時間内で供給されることになり、スイッチング時に、電荷の不安定に起因する同時スイッチングノイズの発生を抑制することができる。
【００７０】
その構造を実現する高誘電体１５の製法は、チタン酸バリウム粉末を主成分とするフィラー粉末にガラス粉末を添加し、有機バインダ，有機溶剤，分散剤や可塑剤等とを添加混合してスラリーとし、そのスラリーを用いてドクターブレード法やカレンダロール法を採用することによって得られる誘電体ペーストをスクリーン印刷等により塗布した後に焼成することによって成形される。
【００７１】
また、本発明の多層配線基板１において、キャパシターの形成に用いられる電源電極１１と接地電極１２は導体バンプ７を介して外部電気回路である実装用基板１４との接続に用いられる。従って、より一層、基板の、電源電極１１や接地電極１２が形成されている面を有効活用できる。また、キャパシターを形成する容量電極である電源電極１１や接地電極１２の対向面積が増大する。そのため、キャパシターの容量をより向上でき、さらに多層配線基板１を高密度化することが可能となる。
【００７２】
本発明の多層配線基板１は、図２に示すように、高誘電体１５は電源電極１１と接地電極１２の間にのみ配置されており、信号電極１３の周囲には配置されていないことが好ましい。なお、図２は本発明の多層配線基板１の実施の形態の一例における高誘電体１５の周辺部を示す平面図である。図２において図１と同じ部位には同じ符号を付している。高誘電体１５は電源電極１１と接地電極１２の間にのみ配置されており、信号電極１３の周囲には配置されていないため信号電極１３と電源電極１１あるいは接地電極１２との間に発生する寄生容量の増加を抑制できる。したがって信号電極１３において寄生容量の増加に伴う特性インピーダンスの低下を抑止でき、結果として信号の反射を緩和し、半導体素子６の動作を良好なものとすることが可能となる。
【００７３】
また、本発明の多層配線基板１は、高誘電体１５が配置されている部位以外の表面または内部にチップコンデンサ１０を有し、高誘電体１５によって形成されるキャパシターは絶縁基板２の表面または内部に搭載あるいは形成されるチップコンデンサ１０と異なる容量または寄生インダクタンスを持つことが好ましい。高誘電体１５によって形成されるキャパシターは絶縁基板２上に搭載あるいは内蔵されるチップコンデンサ１０とは異なる周波数特性を得ることができる。そのため、チップコンデンサ１０およびキャパシターそれぞれの周波数特性に対応した各周波数において、電荷を安定して半導体素子６に供給することができる。
【００７４】
また、本発明の多層配線基板１は、図３に示されるように誘電体１５の表面は絶縁体１６によって覆われていることが好ましい。誘電体１５の表面は絶縁体１６によって覆われていることから高誘電体１５の表面からの水分等の浸入を抑制することができる。結果として、水分等の浸入に起因する高誘電体１５の誘電率の変化によって所望の特性が得られなくなることが防止され、高信頼なキャパシターを形成することができる。
【００７５】
その構造を実現する絶縁体１６は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等により形成される。
【００７６】
絶縁体１６は、例えば酸化アルミニウム質焼結体粉末に適当な有機バインダや溶剤等を添加混合して得たセラミックペーストを、絶縁層２ｅ上の誘電体１５の表面に所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００７７】
なお、絶縁体１６は、高誘電体１５の表面から、それに隣接する電源電極１１や接地電極１２の露出面の外縁部にかけて一体的に被覆するようにしてもよい。この場合、より一層水分等の侵入を防止することができ、信頼性をさらに向上させることができる。
【００７８】
また、電源電極１１および接地電極１２は、絶縁基板２の外面に複数個形成されており、導体バンプ７等の接続部材を介して外部電気回路に電気的に接続されることが好ましい。
【００７９】
この場合、外部電気回路に電気的に接続させるための複数の各電極１１、１２を利用して、多数の電極間キャパシターをより有効に得ることができるので、より一層、基板の露出面（電源電極１１や接地電極１２が形成されている面）が有効活用される。そのため、多層配線基板１としての高機能化，小型化にさらに有効である。
【００８０】
例えば、ある電源電極１１または接地電極１２（円形状等）について、その全周に他の電極（電源電極１１や接地電極１２）が対向するように配置することもできるので、その電極については側面が最大限に活用されることになる。
【００８１】
また、複数の電源、接地電極１１、１２が形成されるので、キャパシターを形成する容量電極である電源電極１１や接地電極１２の対向面積が増大する。そのため、キャパシターの容量をより向上でき、さらに多層配線基板１を高密度化することが可能となる。
【００８２】
また、本発明の多層配線基板１は、電源電極１１および接地電極１２は絶縁基板２の外面に複数個形成されており、１つの電源電極１１に対して複数の接地電極１２が高誘電体１５を介して隣接しているか、あるいは１つの接地電極１２に対して複数の電源電極１１が高誘電体１５を介して隣接していることが好ましい。
【００８３】
この場合、電源電極１１および接地電極１２が１対１対向ではないので、全体的な対向面積は、個々の電極の多少の位置ずれには左右されないために、キャパシターの容量公差が小さい位置ずれに強い多層配線基板１となる。
【００８４】
すなわち、電源電極１１および接地電極１２を形成する際に位置ずれが生じた場合、電源電極１１とそれに隣接する接地電極１２とが接近して容量値が増加するが、その接地電極１２とは反対側で電源電極１１に隣接する他の接地電極１２と電源電極１１とは遠ざかることになって容量値が減少する。その結果、位置ずれによる容量値は相殺され、位置ずれによる容量変化を極力少なくすることができる。
【００８５】
また、電源電極１１と接地電極１２に接続される絶縁基板２内の貫通電極同士が対向し合うので、貫通電極同士の結合が強くなり貫通電極間の相互インダクタンスが高かまるため電源電極１１と接地電極１２に接続される絶縁基板２内の貫通電極のインダクタンス成分を抑制することができる。
【００８６】
本発明の多層配線基板１は、特に図２に示すように、電源電極１１と接地電極１２とを複数個、交互に配置して電極群を形成するとともに、その周囲を取り囲むように信号電極１３を配置し、電源電極１１と接地電極１２とから成る電極群の隙間全体に高誘電体１５を信号電極１３には達しないように配置するのがよい。これにより、所望の容量値を得るために一対の電源電極１１および接地電極１２間の高誘電体１５の幅などの寸法を精度よく合わせる必要はなく、高誘電体１５をベタ状に形成するだけでよいので、製造工程をきわめて簡略化できる。
【００８７】
また、本発明の多層配線基板１は、図３に示されるように誘電体１５の表面は絶縁体１６によって覆われていることが好ましい。誘電体１５の表面は絶縁体１６によって覆われていることから高誘電体１５の表面からの水分等の浸入を抑制することができる。結果として、水分等の浸入に起因する高誘電体１５の誘電率の変化によって所望の特性が得られなくなることが防止され、高信頼なキャパシターを形成することができる。
【００８８】
その構造を実現する絶縁体１６は、例えば酸化アルミニウム質焼結体粉末に適当な有機バインダや溶剤等を添加混合して得たセラミックペーストを、絶縁層２ｅ上の誘電体１５の表面に所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。以上より、半導体素子６のスイッチング動作時に発生する同時スイッチングノイズを効果的に抑制することができ、その結果半導体素子６の作動性を良好なものとすることにある。
【００８９】
また、多層配線基板１は、半導体素子６のみに限らず、チップ抵抗，薄膜抵抗，コイルインダクタ，クロスインダクタ，チップキャパシターまたは電解キャパシター等を搭載して、電子回路モジュール等を構成してもよい。
【００９０】
また、各絶縁層２ａ〜２ｆの平面視における形状は、正方形状や長方形状の他に、菱形状，六角形状または八角形状等の形状であってもよい。
【００９１】
そして、このような本発明の多層配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子６が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【実施例】
【００９２】
本発明の図１の構成の多層配線基板１を以下のようにして作製した。酸化アルミニウム質焼結体から成る各厚みが０．２ｍｍの絶縁層２ａ〜２ｆを上述したセラミックグリーンシート積層法によって積層し形成することにより、絶縁基板２を作製した。このとき、信号配線群３、電源導体４、接地導体５および貫通導体９を、上述のＷの金属粉末メタライズで形成した。
【００９３】
そして、この場合、図２に示すように、比誘電率が５．２の絶縁基板２ｅに、直径０．６ｍｍの電源電極１１と接地電極１２が１．０ｍｍ間隔で形成され、電源電極１１と接地電極１２の間には、チタン酸バリウムを主成分とするペロブスカイト化合物などから成る比誘電率１０００の高誘電体１５が配置されている。
【００９４】
上記構成の多層配線基板１について、高誘電体１５と電源電極１１と接地電極１２によって２５０ｎＦのキャパシターが形成される。このキャパシターは共振周波数を２００ＭＨｚに持つため半導体素子６が１ＧＨｚで動作し動作電流が１Ａ流れた場合、１００ＭＨｚにおいて動作電圧０．０４％のノイズが発生する。
【００９５】
また、比較例１として、電源電極１１と電極１２の間には何も配置されない場合、電源電極１１と接地電極１２によって１．３ｎＦのキャパシターが形成される。このキャパシターは共振周波数を２．８ＧＨｚに持つため半導体素子６が１ＧＨｚで動作し動作電流が１Ａ流れた場合、１００ＭＨｚにおいて動作電圧１０％のノイズと大きくなった。
【００９６】
なお、本発明は上記の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、半導体素子６と多層配線基板１を接続するために導体バンプ７が搭載される電極パッド８のうち電源電極１１用のものと接地電極１２用のものとの間で、絶縁基板２の外面（表面側）にも高誘電体１５を配置してもよい。
【図面の簡単な説明】
【００９７】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】図１の多層配線基板の平面図である。
【図３】図１の多層配線基板の要部拡大断面図である。
【図４】従来の多層配線基板の断面図である。
【図５】従来の多層配線基板の平面図である
【図６】従来の多層配線基板の平面図である。
【符号の説明】
【００９８】
１・・・多層配線基板
２・・・絶縁基板
２ａ〜２ｆ・・・絶縁層
３・・・信号配線
４・・・電源導体
５・・・接地導体
１１・・・電源電極
１２・・・接地電極
１５・・・高誘電体
１６・・・絶縁体
【図１】
2007149992.tif 000003
【図２】
2007149992.tif 000004
【図３】
2007149992.tif 000005
【図４】
2007149992.tif 000006
【図５】
2007149992.tif 000007
【図６】
2007149992.tif 000008