(57)【要約】【課題】低電圧動作が可能であり、データ保持期間の長い強誘電体ゲートＦＥＴおよびその製造方法を提供する。【解決手段】電界効果トランジスタは、半導体基板１と、半導体基板１の上に設けられ、単結晶の強誘電体からなるゲート絶縁膜４と、ゲート絶縁膜４の上に設けられたゲート電極５と、半導体基板１のうちゲート絶縁膜４およびゲート電極５の側方であって、平面的に見てゲート電極５を挟む領域に形成された不純物を含むソース領域７およびドレイン領域８とを備えている。ゲート絶縁膜４を単結晶の強誘電体で構成しているので、ゲート絶縁膜４におけるリーク電流を低減することができる。【選択図】図１
2007149917.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、単結晶の誘電体からなるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記半導体基板のうち前記ゲート絶縁膜および前記ゲート電極の両側方に位置する領域に形成された不純物拡散領域とを備えていることを特徴とする電界効果トランジスタ。
【請求項２】
前記ゲート絶縁膜は、単結晶の強誘電体からなることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記強誘電体は、チタン酸ビスマス、チタン酸ビスマスランタン、チタン酸鉛、タンタル酸ストロンチウムビスマスのうちから選ばれた１つであることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項４】
半導体基板上にゲート絶縁膜を形成する工程（ａ）と、
前記ゲート絶縁膜上にゲート電極を形成する工程（ｂ）とを備え、
前記工程（ａ）は、前記半導体基板上に単結晶の誘電体粒子を前記ゲート絶縁膜として配置する工程（ａ１）を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項５】
前記誘電体粒子は強誘電体材料からなることを特徴とする請求項４に記載の電界効果トランジスタの製造方法。
【請求項６】
前記工程（ａ１）は、
第１の走査プローブに電気パルスを印加して前記誘電体粒子を前記第１の走査プローブに接着させる工程と、
前記第１の走査プローブに接着させた前記誘電体粒子を前記半導体基板上の所望の位置に移動する工程と、
前記第１の走査プローブに前記電気パルスと反対符号の電気パルスを印加して前記誘電体粒子を前記半導体基板上に載置する工程とを含んでいることを特徴とする請求項４記載の電界効果トランジスタの製造方法。
【請求項７】
前記工程（ａ）は、前記工程（ａ１）の後に、前記半導体基板を４５０℃以下で熱処理する工程をさらに含んでいることを特徴とする請求項４記載の電界効果トランジスタの製造方法。
【請求項８】
前記工程（ｂ）は、前記ゲート絶縁膜上に導電体材料よりなる粒子を前記ゲート電極として配置する工程（ｂ１）を含むことを特徴とする請求項４に記載の電界効果トランジスタの製造方法。
【請求項９】
前記導電体材料は強磁性を有することを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
【請求項１０】
前記工程（ｂ１）は、
一部が強磁性材料でコートされた第２の走査プローブに磁場を印加して、前記第２の走査プローブに導電体材料からなる強磁性粒子を接着させる工程と、
前記第２の走査プローブに接着させた前記強磁性粒子を前記ゲート絶縁膜上に移動する工程と、
前記第２の走査プローブを前記強磁性粒子のキュリー温度以上にして前記強磁性粒子を前記ゲート絶縁膜上に載置する工程とを含んでいることを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ゲート絶縁膜の少なくとも一部に強誘電体を使用した電界効果トランジスタ（以下、「強誘電体ゲートＦＥＴ」と表記する）はスケーリング則に従って微細化することが可能で、かつ低電圧動作が可能な点を特徴とする不揮発性メモリである。そのため、強誘電体ゲートＦＥＴは、現在盛んに研究されている。
【０００３】
強誘電体は電源を切った状態でも残留分極により電荷を有し、またこの分極の方向はゲート電極から強誘電体に印加する電圧の極性により切り替えができるため、不揮発性メモリに利用される。ただし、強誘電体が残留分極を有するためには結晶化している必要があり、結晶化に必要な温度は一般に６００℃以上の高温である。
【０００４】
図４は、従来の強誘電体ゲートＦＥＴを示す断面図である。同図に示すように、従来の強誘電体ゲートＦＥＴは、Ｐ型シリコン基板１０１上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられたゲート電極１０５と、Ｐ型シリコン基板１０１のうちゲート絶縁膜１０４およびゲート電極１０５の側方に位置する領域に形成され、Ｎ型不純物を含むソース領域１０７およびドレイン領域１０８とを備えている。ゲート絶縁膜１０４は、Ｐ型シリコン基板１０１上に設けられた酸化シリコン膜２０４と、酸化シリコン膜２０４上に設けられた強誘電体膜２０５とからなっている（特許文献１参照）。
【０００５】
この強誘電体ゲートＦＥＴにおいて、ゲート電極１０５に印加された電圧は、強誘電体膜２０５と酸化シリコン膜２０４で分圧される。印加電圧をＶとし、強誘電体膜２０５の比誘電率、膜厚をそれぞれεF、ｔFとし、酸化シリコン膜２０４の比誘電率、膜厚をそれぞれεI（＝４）、ｔIとすると、強誘電体膜２０５に印加される電界ＥFは式（１）のようになる。
ＥF＝１／（ｔF＋εFｔI／εI）×Ｖ  ・・・（１）
強誘電体の比誘電率は材料によって異なるが、一般に数百程度である。強誘電体の残留分極の方向を切り替えるためには、抗電界以上の電界が必要となる。ここで、抗電界とは、強誘電体の分極を反転させるために必要な最低限の電界のことであり、強誘電体材料に固有のものである。
【０００６】
次に、強誘電体ゲートＦＥＴの従来の製造方法について説明する。図５（ａ）〜（ｃ）は、従来の強誘電体ゲートＦＥＴの製造方法の一部を示す断面図である。
【０００７】
まず、図５（ａ）に示すように、Ｐ型シリコン基板１０１上面に熱酸化法などにより酸化シリコン膜２０４を形成した後、酸化シリコン膜２０４の上にスパッタ法などにより強誘電体膜２０５を形成する。次に、強誘電体膜２０５の残留分極特性を向上させる目的で６００℃以上でアニールを行う。このとき、酸化シリコン膜２０４が無ければ、強誘電体膜２０５の構成元素がＰ型シリコン基板１０１へ拡散してしまい、チャネル特性が劣化する。すなわち、酸化シリコン膜２０４は拡散バリアとして機能する。
【０００８】
次に、図５（ｂ）に示すように、強誘電体膜２０５上にポリシリコン層を形成し、その上にパターニングされたレジスト１０６を形成する。次いで、レジスト１０６をマスクとしてポリシリコン層、強誘電体膜２０５、酸化シリコン膜２０４を順次エッチングする。これにより、ポリシリコンからなるゲート電極１０５、およびゲート絶縁膜１０４が形成される。
【０００９】
次に、図５（ｃ）に示すように、レジスト１０６を除去した後、ゲート電極１０５をマスクとしてＰ型シリコン基板１０１にＮ型不純物イオンを注入し、ソース領域１０７、ドレイン領域１０８を形成する。
【特許文献１】特開平６−２９５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の強誘電体ゲートＦＥＴにおいて、酸化シリコンが拡散バリアとして機能するためにはある程度の膜厚が必要となる。一方、酸化シリコンの比誘電率は強誘電体より２桁ほど小さい。したがって、式（１）の右辺の分母の第２項εFｔI／εIは大きい。そのため、強誘電体に印加される電圧ＥFを抗電界以上にするためには電圧Ｖを大きくすることが必要となる。これは、微細化に伴い電源電圧が低電圧化する半導体業界のトレンドと合わない。
【００１１】
また、従来の製造方法により作製された強誘電体ゲートＦＥＴでは、強誘電体からのリーク電流が大きく、分極電荷（データ）保持期間が短いという不具合があった。
【００１２】
本発明は、上述のような問題に鑑みて為されたものであって、低電圧動作が可能であり、データ保持期間の長い強誘電体ゲートＦＥＴおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の電界効果トランジスタは、半導体基板と、前記半導体基板上に設けられ、単結晶の誘電体からなるゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記半導体基板のうち前記ゲート絶縁膜および前記ゲート電極の両側方に位置する領域に形成された不純物拡散領域とを備えている。
【００１４】
ゲート絶縁膜が単結晶の誘電体から構成されていることにより、多結晶の誘電体を用いる場合に比べてリーク電流を低減することができる。このため、例えば電界効果トランジスタを不揮発性メモリとして機能させる際に、データ保持時間を長くすることが可能となる。
【００１５】
特に、ゲート絶縁膜が単結晶の強誘電体からなっている場合には、分極特性を利用して電界効果トランジスタを不揮発性メモリとして動作させることができる。ここで、強誘電体の例としては、チタン酸ビスマス、チタン酸ビスマスランタン、チタン酸鉛、タンタル酸ストロンチウムビスマスなどがある。
【００１６】
また、本発明の電界効果トランジスタによれば、ゲート電極に印加された電圧はすべて単結晶の強誘電体に印加される。そのため、不揮発性メモリとして動作する場合に、動作電圧を低減することが可能になる。
【００１７】
本発明の電界効果トランジスタの製造方法は、半導体基板上にゲート絶縁膜を形成する工程（ａ）と、前記ゲート絶縁膜上にゲート電極を形成する工程（ｂ）とを備え、前記工程（ａ）は、前記半導体基板上に単結晶の誘電体粒子を前記ゲート絶縁膜として配置する工程（ａ１）を含んでいる。
【００１８】
この方法により、ゲート絶縁膜の形成後に結晶化アニール工程を行う必要がなくなる。特に誘電体粒子が強誘電体からなっている場合には、強誘電体材料の拡散防止膜を設ける必要がなくなり、ゲート電極に印加される電圧がほぼ全部ゲート絶縁膜に印加されるようになる。このため、駆動電圧を低くすることが可能となる。
【００１９】
前記工程（ａ１）は、第１の走査プローブに電気パルスを印加して前記誘電体粒子を前記第１の走査プローブに接着させる工程と、前記第１の走査プローブに接着させた前記誘電体粒子を前記半導体基板上の所望の位置に移動する工程と、前記第１の走査プローブに前記電気パルスと反対符号の電気パルスを印加して前記誘電体粒子を前記半導体基板上に載置する工程とを含んでいてもよい。この方法によれば、第１の走査プローブを用いて所望の位置に誘電体粒子を配置させることができる。また、どのようなサイズの誘電体粒子もゲート絶縁膜として配置させることができるので、微細な電界効果トランジスタも作製することができる。
【００２０】
なお、前記工程（ａ）は、前記工程（ａ１）の後に、前記半導体基板を４５０℃以下で熱処理する工程をさらに含んでいてもよい。これにより、ゲート絶縁膜と半導体基板の密着性を向上させることができる。なお、この熱処理は従来の結晶化アニール工程よりも低い温度で行われるため、例えば強誘電体などの絶縁膜材料が用いられる場合、強誘電体材料の半導体基板への拡散が抑制されている。
【発明の効果】
【００２１】
本発明の電界効果トランジスタの製造方法によれば、単結晶の強誘電体からなるゲート絶縁膜を実現でき、ゲート絶縁膜と基板との間の拡散バリアは不要であるので低電圧動作が可能であり、データ保持期間の長い強誘電体ゲートＦＥＴを提供できる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の実施形態に係る電界効果トランジスタを示す断面図である。
【００２３】
同図に示すように、本実施形態の電界効果トランジスタは、Ｐ型シリコン基板（半導体基板）１と、Ｐ型シリコン基板１の上に設けられ、単結晶の強誘電体からなるゲート絶縁膜４と、ゲート絶縁膜４の上に設けられ、例えばニッケル（Ｎｉ）からなるゲート電極５と、Ｐ型シリコン基板１のうちゲート絶縁膜４およびゲート電極５の側方であって、平面的に見てゲート電極５を挟む領域に形成されたＮ型不純物を含むソース領域７およびドレイン領域８（不純物拡散領域）とを備えている。本実施形態の電界効果トランジスタでは、ゲート絶縁膜４の材料として例えば単結晶のチタン酸ビスマスランタン（以下、「ＢＬＴ」と略記する）により構成されている。ゲート絶縁膜４の膜厚は約６５ｎｍである。また、ゲート電極５の膜厚は、約５０ｎｍである。また、Ｐ型シリコン基板１のうち、ゲート電極５の直下方であってソース領域７とドレイン領域８とに挟まれた領域は、動作時にキャリアが走行するチャネル領域９となっている。このチャネル領域９のキャリア走行方向の幅（チャネル長）は約４０ｎｍである。
【００２４】
本実施形態の電界効果トランジスタでは、後述するようにゲート絶縁膜４の形成後に結晶化アニール工程を行わないので、強誘電体材料のＰ型シリコン基板１への拡散が抑制されている。そのため、強誘電体膜の下に拡散バリアを設ける必要がなくなっている。そして、拡散バリアを設けないことで、ゲート電極５に印加された電圧がほぼ全て強誘電体からなるゲート絶縁膜４に印加できるようになるため、本実施形態の電界効果トランジスタは、低電圧動作が可能となっている。また、ゲート絶縁膜４は単結晶の強誘電体で構成されているためゲート絶縁膜４におけるリーク電流が小さく抑えられており、分極電荷（データ）を長時間保持することが可能となっている。
【００２５】
本実施形態の電界効果トランジスタでは、ゲート絶縁膜４の抗電圧が例えば１．０Ｖ程度であるので、書き込み動作を１．８Ｖ程度、読み出し動作を０．３Ｖ程度で行うことができる。同一のゲート電圧を印加した場合、データが書き込まれた状態とデータが書き込まれていない状態とでは、ゲート絶縁膜４での残留分極の方向が異なるためにドレイン電流に差が出る。本実施形態の電界効果トランジスタでは、例えばドレイン電流の差を検出することによってデータを読み出すことができる。
【００２６】
次に、本実施形態に係る電界効果トランジスタの製造方法について説明する。図２（ａ）〜（ｃ）は、本実施形態の電界効果トランジスタの製造方法を説明するための図である。
【００２７】
まず、図２（ａ）に示すように、あらかじめ準備された１辺が約６５ｎｍの直方体球状をしたＢＬＴ単結晶粒子１４の積層体４０に、ＡＦＭ（原子間力顕微鏡）のプローブ１０を接近させ、プローブ１０に電気パルスを印加すると、ＢＬＴ単結晶粒子１４は残留分極を有するのでプローブ１０に接着される。次に、ＢＬＴ単結晶粒子１４を接着させたプローブ１０をＰ型シリコン基板１上の所望の位置まで移動させ、接着の際に印加した電気パルスとは反対符号の電気パルスを印加するなどして、Ｐ型シリコン基板１上に配置する。次に、４５０℃以下で熱処理を行い、ＢＬＴ単結晶粒子１４とＰ型シリコン基板１との密着性を向上させる。なお、以後の工程において、Ｐ型シリコン基板１に密着されたＢＬＴ単結晶粒子１４を「ゲート絶縁膜４」と称する。本工程では、ＢＬＴ単結晶粒子１４の分極が発現する方位にＢＬＴ単結晶粒子１４を配置することができる。
【００２８】
次に、図２（ｂ）に示すように、あらかじめ準備された強磁性を有する導電体粒子、例えば１辺が約５０ｎｍの直方体形状をしたのニッケル粒子１５の積層体５０に、先端がニッケルでコーティングされ、適当な磁場が印加されたＡＦＭのプローブ１１を接近させると、磁場作用によりニッケル粒子１５はプローブ１１に接着される。次に、ニッケル粒子１５を接着させたプローブ１１をゲート絶縁膜４上に移動させ、プローブ１１を４００℃に加熱する。このとき、ニッケルのキュリー温度（強磁性が失われる温度）は３６０℃であるので、ニッケル粒子１５はプローブ１１から脱離し、ゲート絶縁膜４上に配置される。この後で、ニッケル粒子１５とゲート絶縁膜４の密着性を向上させるため、熱処理を行ってもよい。なお、以後の工程ではゲート絶縁膜４上に載置されたニッケル粒子１５のことを「ゲート電極５」と称する。
【００２９】
次に、図２（ｃ）に示すように、ゲート電極５およびゲート絶縁膜４をマスクとして、Ｐ型シリコン基板１にＮ型不純物イオンを注入し、ソース領域７、ドレイン領域８、チャネル領域を形成する。チャネル領域のキャリアの走行方向に対して垂直方向での幅（チャネル幅）は約４０ｎｍである。以上により、本実施形態の電界効果トランジスタの主要部分が製造される。本実施形態の方法によれば、ゲート絶縁膜４の形成後に残留分極を十分に発現させるための結晶化アニール工程を行う必要がなくなるので、強誘電体の拡散防止膜を設ける必要がなくなる。そのため、本実施形態の電界効果トランジスタでは、ゲート電極５に印加された電圧がほぼ全部ゲート絶縁膜４に印加されることとなる。従って、本実施形態の電界効果トランジスタは、拡散防止膜を形成する場合に比べて低電圧で駆動することが可能になっている。
【００３０】
次に、図２（ａ）に示されたＢＬＴ単結晶粒子１４の作製方法について説明する。このＢＬＴ単結晶粒子１４の作製は、図２の工程とは独立に行う。本実施形態ではプラズマ法を用いた作製方法を採用している（例えば、シーエムシー出版  小泉・奥山・目編集  ２００２年１０月発行「ナノ粒子の製造・評価・応用・機器の最新情報」を参照）。本手法では酸素プラズマ中にＢＬＴの有機原料液を噴霧し、１２００℃以上の高温で瞬時に焼結させる。高温で作製するので強誘電性を有する層状ペロブスカイト結晶構造の粒子を得るのに適し、かつ大量生成が可能である。また、本手法によれば、全粒子の平均サイズを制御することもできる。
【００３１】
図３（ａ）は、上記の方法で作製されたＢＬＴ単結晶粒子１４の、走査型電子顕微鏡（ＳＥＭ）による表面観察写真である。同図より、上記の方法で作製されたＢＬＴ単結晶粒子１４は球状に近く、その直径は２５〜３００ｎｍの範囲内に分布していることが分かった。本実施形態の方法では、プローブ１０（図２参照）を用いて適当な直径のＢＬＴ単結晶粒子１４を選択してＰ型シリコン基板１上に載置させることができる。
【００３２】
また、図３（ｂ）は、上述の方法により作製されたＢＬＴ単結晶粒子１４のＸ線解析（ＸＲＤ）パターンを示す図である。同図に示す解析から、ＢＬＴの層状ペロブスカイト結晶構造に特有の指数に関連したピークのみが検出され、ＢＬＴの結晶構造がほぼ単一であることが確認された。さらに、この結晶粒子を透過型電子顕微鏡（ＴＥＭ）により観察したところ、当該結晶粒子１４は単結晶であることが確認された。
【００３３】
なお、上述の方法で作製されたＢＬＴ単結晶粒子１４に対して沈降法あるいは遠心分離法などを用いれば、これらの結晶粒子群から１辺が約６５ｎｍの立方体形状をした粒子を分級することができる。このようにして、本実施形態の電界効果トランジスタに用いられるＢＬＴ単結晶粒子１４を作製することができる。
【００３４】
なお、本実施の電界効果トランジスタに用いられる１辺が約５０ｎｍの直方体形状をしたニッケル粒子１５は、Ｓｃｉｅｎｃｅ（２００２）２９８、２１７６に掲載されている金粒子の作製方法を用いれば作製することができる。
【００３５】
なお、以上では、ゲート絶縁膜４の材料として単結晶のＢＬＴを用いる例を説明したが、チタン酸ビスマス、チタン酸鉛、タンタル酸ストロンチウムビスマスなどの他の強誘電体の単結晶をゲート絶縁膜４として用いても効果は同様である。この場合でも、上述のプラズマ法を用いた作製方法により強誘電体の結晶粒子を作製することができる。
【００３６】
なお、本実施形態の電界効果トランジスタには、Ｐ型シリコン基板以外にも、Ｎ型シリコン基板や、シリコン以外の半導体材料からなる基板を用いることができる。
【００３７】
なお、ＢＬＴ単結晶粒子１４やニッケル粒子１５は、上述した方法以外の方法によって作製されたものであってもよい。
【００３８】
本実施形態の製造方法では、強誘電体メモリとして用いられる電界効果トランジスタを作製したが、走査プローブを用いて金属酸化物などの誘電体単結晶を半導体基板上に載置することによって、単結晶の金属酸化物膜などの単結晶の誘電体膜をゲート絶縁膜とする電界効果トランジスタを作製することができる。従って、本実施形態の電界効果トランジスタは、単結晶の強誘電体に限らず、単結晶の金属酸化物などの誘電体からなるゲート絶縁膜を備えていてもよい。
【００３９】
また、ゲート電極の材料はＮｉに限られず、強磁性を有する材料であれば走査プローブを用いる本実施形態の方法を適用することができる。
【産業上の利用可能性】
【００４０】
本発明の電界効果トランジスタおよびその製造方法は、ゲート絶縁膜の材料として強誘電体などを用いた不揮発性メモリトランジスタに有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る電界効果トランジスタを示す断面図である。
【図２】（ａ）〜（ｃ）は、本発明の実施形態に係る電界効果トランジスタの製造方法を説明するための図である。
【図３】（ａ）は、実施形態に係る電界効果トランジスタに用いられるＢＬＴ単結晶粒子の集団の走査型電子顕微鏡（ＳＥＭ）による表面観察写真であり、（ｂ）は、当該ＢＬＴ単結晶粒子の集団のＸ線解析（ＸＲＤ）パターンを示す図である。
【図４】従来の強誘電体ゲートＦＥＴを示す断面図である。
【図５】（ａ）〜（ｃ）は、従来の強誘電体ゲートＦＥＴの製造方法の一部を示す断面図である。
【符号の説明】
【００４２】
１        Ｐ型シリコン基板
４        ゲート絶縁膜
５        ゲート電極
７        ソース領域
８        ドレイン領域
９        チャネル領域
１０、１１      プローブ
１４      ＢＬＴ単結晶粒子
１５      ニッケル粒子
４０、５０      積層体
【図１】
2007149917.tif 000003
【図２】
2007149917.tif 000004
【図４】
2007149917.tif 000005
【図５】
2007149917.tif 000006
【図３】
2007149917.tif 000007