(57)【要約】【課題】  同軸型パッケージを有する光サブアセンブリに搭載される素子の温度を、比較的安価なチップ形状サーミスタによりモニタする。【解決手段】  光サブアセンブリは、同軸形状のパッケージとこのサブアセンブリと外部回路基板との電気的な接続のためのＦＰＣ基板とを有する。ＦＰＣ基板の、サブアセンブリのステムに対向する面とは反対の面に形成された配線に一方の電極を、他方の電極は、ＦＰＣ基板の二面を貫通するヴィアホールにソルダリングされ、このビアホールは、サブアセンブリのステムに直接ソルダリングされている。【選択図】  図１
2007156467.tif 000002
【特許請求の範囲】
【請求項１】
円板状のステムと、このステムに結合しデバイス搭載空間を形成するキャップとを含む光デバイスと、
該ステムから伸び出すリードピンに接続されたフレキシブル基板を有する光サブアセンブリにおいて、
さらに、該フレキシブル基板上にサーミスタを搭載し、該サーミスタの一方の電極が該ステムに電気的に接続している、
ことを特徴とする光サブアセンブリ。
【請求項２】
該フレキシブル基板は、該ステムに面する第１の面と、この第１の面とは反対の第２の面を有し、該サーミスタが該第２の面に搭載されており、該第１の面と該第２の面とを接続するヴィアホールに該一方の電極が直接接続し、該ヴィアホールと該第１の面が該ステムに直接接続されている、請求項１に記載の光サブアセンブリ。
【請求項３】
該サーミスタは該ステムと熱的に接続されている、請求項２に記載の光サブアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに搭載される光サブアセンブリに関し、特に、受信光サブアセンブリに関する。
【背景技術】
【０００２】
従来の受信光サブアセンブリ（Receiver Optical Sub-Assembly: ROSA）では、サーミスタ等の感温素子を搭載し、この素子により測定された環境温度に依存して受光素子のバイアス電圧を制御していた。特に、受光素子としてアバランシェフォトダイオード（Avalanche Photo-Diode: APD）を用いた場合には、APDのキャリア増倍係数が温度に大きく依存するため、環境温度に基づいてそのバイアス電圧を調整し、所望の増倍係数を設定する必要がある。特許文献１はこのＡＰＤを搭載する光モジュールを開示している。この特許文献に記載された光モジュールは、モジュールパッケージの底板として機能する大きなヒートシンクをその外部に備えている。この底板上にペルチェ素子を搭載し、そして、ＡＰＤとサーミスタをこのペルチェ素子の冷却面上に搭載している。サーミスタはペルチェ素子の冷却面の温度を測定しこのペルチェ素子に流す電流を制御している。その結果、ペルチェ素子の冷却面上に同様に搭載されたＡＰＤの温度を制御している。
【特許文献１】特開平０５−２４３５８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
光モジュールの動作速度が比較的低速な場合、一例として２．５Ｇｂｐｓ以下の速度の場合には、光モジュールは敢えてサーミスタを搭載して受光素子の温度を測定する必要は無い。が、例えば動作速度が１０Ｇｂｐｓ、あるいはこの値を超える様な高速な用途にあっては、いわゆる、バタフライ型の箱型のパッケージで、その底板をコバールや銅タングステン製とし、セラミック製の配線基板をこの底板上に搭載して高速信号をこの基板上に形成されたインピーダンス整合された配線上を伝播させることが一般的である。
【０００４】
この種のバタフライ型パッケージは、パッケージの他の形態として一般的な同軸型のパッケージに比較して、充分に広い搭載空間を有しており、また、サーミスタを内部に搭載したとしても、このサーミスタからの信号を引き出すためのリードピンをパッケージの側面、あるいは底面に追加する余地も充分に残している。内部に搭載されたサーミスタは、ＡＰＤに印加するバイアス電圧を調整するために、パッケージのケース温度、これはＡＰＤの動作温度に対応している、をモニタする。ブレークダウン電圧、キャリア増倍係数等のＡＰＤの諸特性が、その動作温度に依存するためであり、動作温度あるいは環境温度が変化すれば、その変化に追随してＡＰＤのバイアス電圧を調整しなければならない。
【０００５】
しかしながら、この種のバタフライパッケージはそのコスト面では、同軸型パッケージに比較し不利である。同軸型パッケージは、光通信に限らず民生品の分野で広く採用されているため、バタフライパッケージに比較し、一般に安価である。そして、この点が光モジュールに対して継続的に要請されている課題の一つである、低価格に対する主要な解決手段となる。
【０００６】
同軸型パッケージは、確かに価格面ではバタフライパッケージに比較してはるかに有利ではあるものの、その素子搭載空間は狭小であり、限られた数のリードピンしか許されない、等の制約がある。リードピンは、多くとも４本、あるいは６本程度に制限される。一方、標準的な受信サブアセンブリでは、モジュール内に搭載されるプリアンプの電源、グランウンド、プリアンプからの相補的な出力（２本）、そしてＡＰＤのバイアス電源、の都合５本のリードピンが外部との信号、電源の送受のために必要である。この例は、ＡＰＤとプリアンプのグランド電位が共通電位で済む場合であるが、受信サブアセンブリの用途によっては、これらグランドを個別に必要な場合もあり、その際にはさらに追加のリードピンが必要となる。
【０００７】
標準的な受信サブアセンブリでは、その径は４ｍｍ乃至５．６ｍｍ程度であり、この径に対して設定できるリードピン数は先にも述べた様に４〜６本である。さらに、受信サブアセンブリ内には、ＡＰＤと搭載するためのサブマウント、プリアンプへの電源をバイパスするバイパスコンデンサ、ＡＰＤバイアス電源をバイパスするためのコンデンサ、等も搭載する必要がある。この様に、標準的な同軸型パッケージを有する受信サブアセンブリでは、その内部にサーミスタを追加搭載できるスペースはほぼ無いと言って差し支えない。
【０００８】
図４は、受信サブアセンブリの内部状況の一例を示す平面図である。ステム２のほぼ中央にＡＰＤ１４がダイキャップ９を介して搭載されている。ＡＰＤ１４はダイキャップ９の上面電極１９上に搭載される。ダイキャップ９の直近にプリアンプ２５がステム２上に直接搭載され、また、プリアンプ２５とは反対側に他のダイキャップ１７，１８が、これもステム２上に直接搭載されている。これらのダイキャップ１７、１８はそれぞれプリアンプ２５の電源、ＡＰＤ１４のバイアス電源に対して高周波信号バイパスするコンデンサとして機能する。以上の素子が４本のリードピン５〜８によって囲まれた空間に搭載される。ステム２に対してグランド電位を与えるリードピンは、図４で見えているステム２の上面とは反対の下面に直接接続され、このグランドピンは、ステム２を貫通していない。この受信アッセンブリはそのステムの径が約５ｍｍである。が、近年は小径化の要求が強まっている。
【０００９】
この様に、５本のリードピンが、信号、バイアス電源、およびグランド用に予約されており、グランド用リードピンを除く４本がステムを貫通する必要がある。ステム上面で、４本のリードピンに囲まれた空間に、上記素子を搭載した場合には、これらに加えてＡＰＤの温度をモニタするサーミスタを追加する余地は残されていないといえる。
【００１０】
さらに、市場において入手可能なサーミスタは二通りの仕様のものが知られている。すなわち、チップ状の外形をしたものと、平板状のものである。前者は後者と比較してそのサイズが大きく、また、二つの電極を回路基板（この場合にはサーミスタ搭載基板）にソルダリングすることが可能である。一方、後者の平板状のサーミスタについては、その上面／下面電極をボンディングワイヤで接続することが前提であり、またその価格も前者に比較して高価である。
【００１１】
サーミスタ搭載空間として充分な広さが確保できない場合には、例えば、同軸型パッケージ内がこの場合に該当する、チップ形状を有するサーミスタでは、搭載した後にリードピンとの間でワイヤボンディング必要となる。また価格面においても前者のチップ形状のものは一個数円のものから入手可能であるのに対し、後者の平板状のものは、一桁乃至二桁高価である。
【課題を解決するための手段】
【００１２】
本発明に係るサブアセンブリは、同軸型パッケージを有しかつこのパッケージ内に搭載された受光素子の温度をモニタするためにチップ形状のサーミスタをパッケージ外、パッケージのリードピンに接続されるフレキシブル基板上に備え、パッケージ内の搭載された場合と同等の機能を発揮させることを特徴とする。すなわち、サーミスタの一方の電極がフレキシブル基板のヴィアホールに直接接続され、かつ、このヴィアホールは、フレキシブル基板の他方の面において、サブアセンブリの素子搭載部材であるステムに直接ソルダリングされているため、アセンブリ内に搭載されている素子の温度を効果的に検知できることになる。
【発明の効果】
【００１３】
本発明に係る、サーミスタの搭載形態にあっては、サーミスタの一方の電極がフレキシブル基板を介してサブアセンブリの素子搭載部材であるステムに熱的に接続されているため、サブアセンブリ外に搭載されてサーミスタであっても、アセンブリ内に搭載されている素子の温度を効果的に検知できることになる。また、サーミスタは、アセンブリ外に搭載されるため、アセンブリ内に搭載されるべき素子の搭載形態には影響を与えない。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ本発明に係るサブアセンブリについて説明する。なお、図面においては、同一の要素には同一の番号を付し、その重複する説明を省略する。
【００１５】
図１はフレキシブル基板（Flexible Printed Circuit Board: FPC）１２０が接続された受信サブアセンブリ（Receiver Optical Sub-Assembly: ROSA）１００を示す。一般に、サブアセンブリ１００は、ＦＰＣ基板２０を含まない円筒部材部分のみを指す。サブアセンブリ１００は円筒状スリーブ１１２をその先端に備える。スリーブ１１２は、光ファイバの先端に付属する円筒形状のフェルールを受納し、その結果、サブアセンブリ１００内に搭載されている半導体光素子、この場合にはアバランシェフォトダイオード（Avalanche Photo Diode: APD）と光ファイバとが光結合する。
【００１６】
スリーブ１１２と円板状ステム１１５との間には二つの円筒状部品１１３、１１４が介在する。これらは、このサブアセンブリ１００を光トランシーバに搭載する際に、サブアセンブリ１００のトランシーバ内での位置を一意に決定するため、および、ステム１１１上のＡＰＤとスリーブ１１２との間の光軸調芯を行うための部品であり。円筒状部品１１３、１１４は、例えば、レンズを搭載しステムと協働してＡＰＤ等のデバイスを搭載する空間を断熱シールするためのキャップ１１４と、スリーブ１１２に挿入された光ファイバの先端とＡＰＤとの間の距離を調整するための調芯部品１１３である。
【００１７】
ステム１１５上には、図４で説明した複数のデバイスが搭載される。複数のリードピン１１１はステムの後面から延び出している。図１では中央の１本（グランド用リードピン）を５本の信号／電源用のリードピンが同一円周上で囲む形態が開示されている。そして、ＦＰＣ基板１２０がこのリードピン１１１に直接接続されている。
【００１８】
図３は、このサブアセンブリ１００とＦＰＣ基板１２０の接続の様子を示す側面図である。図３では、スリーブ１１２については一部その断面を示している。ＦＰＣ基板１２０はその一面がステム１１５に直接接触する様に、その他面においてリードピン１１１にソルダリングされている。ＦＰＣ基板１２０の一面（ステム１１５に接触している面）は、ほぼ全面がグランド面となっている。グランド面の一部１２１ａがサーミスタ１２５に接続され、かつ、ステム１１５にもソルダリングされている。これにより、ステム１１５上に搭載された素子が生成する熱は、効果的にＦＰＣ基板１２０の他の面に伝達し、また、サーミスタ１２５が当該他の面に搭載されているので、ステム１１５の温度、ひいてはステム１１５上に搭載されているデバイスの温度を効果的に検知できるようになる。
【００１９】
近年の１０Ｇｂｐｓを越える伝送レートの光通信に適用される製品では、トランシーバ内に搭載されている主回路基板と光サブアセンブリとの電気的接続にＦＰＣ基板を用いるのが一般化されつつある。このＦＰＣ基板上に素子を搭載するということは、上に述べたサブアセンブリ内のスペースファクタの制約を緩和することになる。
【００２０】
図２（ａ）、図２（ｂ）は、本発明に係るＦＰＣ基板の上面、下面をそれぞれ示している。ＦＰＣ基板の一端、図２においては右端側、にサブアセンブリが接続し、他端、図２において左端側に回路基板が接続する。ＦＰＣ基板上の電極は以下の機能を有している：
１２０ｆ        サーミスタ
１２０ｇ        ＶＣＣ
１２０ｈ        信号グランド
１２０ｉ        信号出力（＋）
１２０ｊ        信号出力（−）
１２０ｋ        信号グランド
１２０ｌ        内部接続
１２０ｍ        ＡＰＤバイアス
両端の電極１２０ｆ、１２０ｍが他の電極１２０ｇ〜１２０ｌから離されているのは、サーミスタの出力電圧を高精度で検知するためである。ＡＰＤバイアス回路はサーミスタの出力電圧よりも非常に大きな電圧信号が流れる。また、二つの信号出力ライン、１２０ｊ、１２０ｋ、には高周波信号が流れる。これら信号線、バイアス線からサーミスタの搭載位置を離すことにより、サーミスタからの信号線に雑音が重畳されるのを回避することができる。二つの信号出力、１２０ｉ、１２０ｊはプリアンプの相補的な出力であり、所定の伝送インピーダンスを有するＦＰＣ基板上の配線１２０ｂ、１２０ｃに接続されている。ここで、ＦＰＣ基板上配線の伝送インピーダンスは、ＦＰＣ基板の厚さ、材質（すなわちその材料の有する誘電率）、配線の幅、および配線金属の厚さにより決定される。そして、Ｇｂｐｓを超える高速の信号をこの配線上に伝播させる場合には、配線の伝送インピーダンスを主回路基板上に搭載されている電子回路の特性インピーダンス（入力インピーダンス、出力インピーダンス）に整合させるのが、信号品質を保つ上で好ましい。１０Ｇｂｐｓを超える伝送速度の場合には、インピーダンス整合は必須となる。
【００２１】
このため、ＦＰＣ基板１２０の裏面（信号配線１２０ｉ、１２０ｊが布線されている面とは反対の面）は、ほぼ全面にグランドパターンが設けられ、信号配線１２０ｉ、１２０ｊのコプレーナ構造を実現している。図２に示す例では、このグランドパターンは、信号配線、プリアンプ電源ＶＣＣ、ＡＰＤバイアス電源ＶＡＰＤに共通である。
【００２２】
電極１２０ｌはサブアセンブリ内部のいずれかの素子、電極に接続される。すなわち、特定の素子、電極に束縛されることなく、グランド以外のアセンブリ内のいずれかの箇所に接続される。これは、主に、サブアセンブリの放熱を目的とする。従って、この電極１２０ｌをアセンブリ外で、グランドを含めて特定の箇所に接続することはできない。第２の電極１２０ｇはプリアンプの電源ＶＣＣであり、ＦＰＣ基板１２０の裏面を配線され、図２（ｂ）に示す様に、サブアセンブリ側でヴィアホール１２０ｏにより基板の表面側に引き上げられ、そこでバイパスコンデンサ１２１ａによりバイパスされる。そして、最終的にはリードピン１１１の一本を介してサブアセンブリ内に接続される。電極１２０ｍはＡＰＤのバイアス電源であり、ＦＰＣ基板１２０の表面を配線され、サブアセンブリ側で他のバイパスコンデンサ１２１ａによりバイパスされた後サブアセンブリ内に引き込まれる。
【００２３】
電極１２０ｆはサーミスタ１２５のためのものである。この電極からの配線は基板１２０の表面側をサブアセンブリの直近まで配線され、そこでサーミスタ１２５の一方の電極と接続される。ここで、サーミスタ１２５は前述の様にチップ形状を有するものが用いられている。サーミスタ１２５の他方の電極はＦＰＣ基板１２０の基板の裏面側とヴィアホール１２０ｎを介して接続されている。好ましくは、ヴィアホールのランド１２０ｎ上に、サーミスタ２５の他方の電極がソルダリングされる。
【００２４】
このヴィアホール１２０ｎはサーミスタ１２５に接続されると同時に、ＦＰＣ基板の裏面側においてランドがステムの後面に直接ソルダリングされている。サブアセンブリ内の光デバイス、発熱デバイスはステム上に搭載されているので、サーミスタの電極をステムに直接ソルダリングすることにより、デバイスの温度を効果的に検知できることとなる。
【００２５】
本発明に係るサーミスタとＦＰＣ基板との接続形態においては、ＦＰＣ基板の電極が８本と、同軸型サブアセンブリが有する電極の数以上の電極が確保され、同時にサーミスタ用の電極も、他の素子の電極形態に影響を及ぼすことなく設けることができる。さらに、平板状のサーミスタではなく、チップ形状のサーミスタを用いることができるので、サブアセンブリのコストを低減することができる。
【００２６】
さらに、本発明に係るサーミスタの搭載形態は受信用サブアセンブリに限定されることはなく、送信用のサブアセンブリ、例えば、電場変調法（Electro-Absorption: EA）による吸収率の変化を利用した光変調器を半導体レーザと集積化したＥＡ−ＬＤ素子を搭載した送信アセンブリにも適用可能である。かかる送信アセンブリでは、ＬＤの温度をモニタしてその動作条件に反映することが必須機能となる。
【図面の簡単な説明】
【００２７】
【図１】図１は本発明に係る、チップ形状のサーミスタをＦＰＣ基板に搭載した光サブアセンブリの斜視図である。
【図２】図２（ａ）はＦＰＣ基板の表面の配線の様子を示す平面図であり、図２（ｂ）は同裏面の様子を示す平面図である。
【図３】図３は、サーミスタを搭載するＦＰＣ基板を接続したサブアセンブリの側面図である。
【図４】図４は、サブアセンブリ内部の部品実装の様子を示す平面図である。
【符号の説明】
【００２８】
１、１００…サブアセンブリ
２…ステム
４〜７…リードピン
８…シールガラス
９…ダイキャパシタ
１０…上面電極
１１、１６、２６〜３２…ボンディングワイヤ
１４…ＡＰＤ
１７、１８…バイパスキャパシタ
２５…プリアンプ
１１１…リードピン
１１２…スリーブ
１１３…調芯部品
１１４…キャップ
１１５…ステム
１２０…ＦＰＣ基板
１２５…サーミスタ
【図１】
2007156467.tif 000003
【図２】
2007156467.tif 000004
【図３】
2007156467.tif 000005
【図４】
2007156467.tif 000006