(57)【要約】【課題】本発明は寄生キャパシタンスの偏差による垂直クロストークを防止できる液晶表示装置及びその製造方法を提供する。【解決手段】本発明は第１及び第２階調領域に分割された各サブ画素領域のうち前記第１階調領域に形成された第１画素電極と、前記第１画素電極で取り囲まれた前記第２階調領域に第１画素電極と分離して形成された第２画素電極を具備する。【選択図】図１
2007206702.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２階調領域に分割された複数個のサブ画素領域と、
前記第１階調領域に形成される第１画素電極と、
前記第１画素電極で取り囲まれた前記第２階調領域に第１画素電極と分離して形成される第２画素電極とを備えることを特徴とする液晶表示装置。
【請求項２】
前記第１画素電極と接続された第１薄膜トランジスタと、
前記第２画素電極と接続された第２薄膜トランジスタと、
前記第１及び第２薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２画素電極は、
前記サブ画素領域の短辺方向に対して対称に傾斜した羽根部を含むことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１画素電極は、
前記第２画素電極の上部に形成された上部電極と、
前記第２画素電極の下部に形成された下部電極と、
前記第２画素電極の羽根部の間に形成された中央電極と、
前記上部電極及び中央電極を連結する第１連結ラインと、
前記下部電極及び中央電極を連結する第２連結ラインと、
前記上部電極及び下部電極を連結する第３連結ラインとを含むことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第１画素電極と第２画素電極とを分離させる第１スリットをさらに備えることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第１スリットは前記第２画素電極の側辺に沿って一定幅を持って前記第２画素電極を取り囲む構造で形成されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第１画素電極の上部電極及び下部電極それぞれに前記第１スリットに平行な第２スリットをさらに備えることを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記第１画素電極の第１及び第２連結電極は前記第２画素電極と一側に隣接したデータラインの間に形成され、前記第３連結電極は前記第２画素電極と他側に隣接したデータラインの間に形成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項９】
前記第３連結電極は前記第１画素電極で一側データラインと隣接した一側辺の長さと、他側データラインと隣接した他側辺の長さとの差を縮めることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記第２画素電極の一側辺と隣接した一側データラインとの間隔と、前記第２画素電極の他側辺と隣接した他側データラインとの間隔が等しいことを特徴とする請求項８に記載の液晶表示装置。
【請求項１１】
前記サブ画素領域の短辺方向に沿って形成され前記第１及び第２画素電極それぞれと重畳したストレージラインをさらに備えることを特徴とする請求項４に記載の液晶表示装置。
【請求項１２】
前記第１薄膜トランジスタから延びて前記第１画素電極と接続された第１ドレイン電極が絶縁膜を挟んで前記ストレージラインと重畳して形成された第１ストレージキャパシタと、
前記第２薄膜トランジスタから延びて前記第２画素電極と接続された第２ドレイン電極が前記絶縁膜を挟んで前記ストレージラインと重畳して形成された第２ストレージキャパシタをさらに備えることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記第２画素電極と接する薄膜トランジスタと、
前記薄膜トランジスタに延びて前記第２画素電極と接続されたドレイン電極が第１絶縁膜を挟んで前記ストレージラインと重畳して形成されたカップリングキャパシタと、
前記薄膜トランジスタと接続され、各サブ画素領域を限定するゲートラインとデータラインとをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記第２画素電極は、
前記サブ画素領域の短辺方向に対して対称に傾斜した羽根部を含むことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第２画素電極の上部に形成される上部電極と、
前記第２画素電極の下部に形成される下部電極と、
前記第２画素電極の羽根部の間に形成される中央電極と、
前記上部電極と中央電極を連結する第１連結ラインと、
前記下部電極と中央電極を連結する第２連結ラインと、
前記上部電極と下部電極を連結する第３連結ラインと、を含むことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記サブ画素領域の短辺に沿って形成され、前記第１、２画素電極と重畳するストレージラインをさらに備えることを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記薄膜トランジスタから連結されるドレイン電極が第２絶縁膜を挟んで前記第１画素電極と重畳して形成されるカップリングキャパシタをさらに備えることを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記第１、２画素電極の下部に形成され、前記第１、２薄膜トランジスタを覆う有機絶縁膜をさらに備えることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１９】
各サブ画素領域を第１階調領域と第２階調領域とに分割する段階と、
各サブ画素領域のうち前記第１階調領域に第１画素電極を形成する段階と、
前記第１画素電極に取り囲まれた前記第２階調領域に前記第１画素電極と分離された第２画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
【請求項２０】
前記第１画素電極と接続された第１薄膜トランジスタと、前記第２画素電極と接続された第２薄膜トランジスタと、前記第１及び第２薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインを形成する段階をさらに含むことを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２１】
前記第２画素電極と接続された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と前記第１画素電極が重畳して形成されるカップリングキャパシタと、前記薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインを形成する段階をさらに含むことを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２２】
前記第２画素電極は前記サブ画素領域の短辺方向に対して対称に傾斜した羽根部を含む構造で形成されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
前記第１画素電極は、
前記第２画素電極の上部に形成された上部電極と、前記第２画素電極の下部に形成された下部電極と、前記第２画素電極の羽根部の間に形成された中央電極と、前記上部電極及び中央電極を連結する第１連結ラインと、前記下部電極及び中央電極を連結する第２連結ラインと、前記上部電極及び下部電極を連結する第３連結ラインを含む構造で形成されることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２４】
前記第１画素電極は前記第２画素電極の側辺に沿って一定幅を有し前記第２画素電極を取り囲む第１スリットによって前記第２画素電極と分離されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２５】
前記第１画素電極の上部電極及び下部電極それぞれには前記第１スリットと並んだ第２スリットがさらに形成されることを特徴とする請求項２４に記載の液晶表示装置の製造方法。
【請求項２６】
前記第１画素電極の第１及び第２連結電極は前記第２画素電極と一側に隣接したデータラインの間に形成され、前記第３連結電極は前記第２画素電極と他側に隣接したデータラインの間に形成されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２７】
前記サブ画素領域の短軸方向に沿って前記第１及び第２画素電極それぞれと重畳したストレージラインを形成する段階をさらに含むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２８】
前記第１薄膜トランジスタから延びて前記第１画素電極と接続された第１ドレイン電極が絶縁膜を挟んで前記ストレージラインと重畳されるようにして第１ストレージキャパシタを形成する段階と、
前記第２薄膜トランジスタから延びて前記第２画素電極と接続された第２ドレイン電極が前記絶縁膜を挟んで前記ストレージラインと重畳されるようにして第２ストレージキャパシタを形成する段階をさらに含むことを特徴とする請求項２７に記載の液晶表示装置の製造方法。
【請求項２９】
前記薄膜トランジスタに延びて前記第２画素電極と接続されたドレイン電極が第１絶縁膜を挟んで前記ストレージラインと重畳されるようにしてストレージキャパシタを形成する段階をさらに含み、
前記カップリングキャパシタは前記ドレイン電極が延びて第２絶縁膜を挟んで前記第１画素電極と重畳して形成されることを特徴とする請求項２７に記載の液晶表示装置の製造方法。
【請求項３０】
前記ゲートライン及びデータライン上に絶縁膜を挟んで重畳された共通ラインを形成する段階をさらに含むことを特徴とする請求項２７に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は液晶の電気的及び光学的特性を用いて映像を表示する。液晶表示装置は液晶を用いた画素マトリックスを通じて画像を表示する液晶表示パネルと、液晶表示パネルを駆動する駆動回路と、液晶表示パネルに光を供給するバックライトユニットとを備える。このような液晶表示装置では、画面を見る位置に応じてイメージが歪んで見える視野角限界点を克服するために広視野角技術が発展しつつある。
【０００３】
液晶表示装置の代表的な広視野角としてはマルチドメインＶＡ(Multi-domain Vertical Alignment)モードが用いられる。マルチドメインＶＡでは、各サブ画素を液晶分子の配列方向が相異なるマルチ-ドメインに分割して透過率変化を相互補償させることにより光視野角を得ることができるようになる。特に、共通電極及び画素電極にスリットを設けることによる、フリンジ電界(Fringe Field)でマルチ-ドメインを形成するＰＶＡ(Patterned Vertical Alignment)モードが主に用いられる。ところが、ＰＶＡモードはサブ画素の縁部から発生する側面電界(Lateral Filed)によって液晶配向が乱れてしまい、側面視認性が良くない問題点がある。
【０００４】
これを解決するため、最近はメチルドメインを有する各サブ画素を相異なる電圧で駆動される二つの領域に分割し、二つの領域の階調混合により視認性を向上させる方法が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、各サブ画素の分割により両側のデータラインと隣接した画素電極との長さの差による左右寄生キャパシタンス偏差、つまり左側データライン及び隣接の画素電極の重畳する長さと、右側データライン及び隣接の画素電極の重畳する長さと、に差が生じることで左の寄生キャパシタンスと右の寄生キャパシタンスとに差が発生することにより、垂直クロストークのような画質低下の問題点が発生する。
【０００６】
本発明は従来の問題点を解決するために案出されたもので、画質低下を抑制することができる液晶表示装置及びその製造方法を提供するところにある。 
【課題を解決するための手段】
【０００７】
本発明１による液晶表示装置は、第１及び第２階調領域に分割された各サブ画素領域のうち前記第１階調領域に形成された第１画素電極と、前記第１画素電極に取り囲まれた前記第２階調領域に第１画素電極と分離して形成された第２画素電極を備える。
第２画素電極は、第１画素電極に取り囲まれるようにして形成される。よって、第１画素電極は、第２画素電極と左側データラインとの間に左側連結電極（第１及び第２連結電極）を備え、また第２画素電極と右側データラインとの間に右側連結電極（第３連結電極）を備える。ここで、左側連結電極及び右側連結電極の長さを同程度とし、第２画素電極及び左側データラインの間隔と、第２画素電極及び右側データラインの間隔とを同程度とすれば、左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差が最小化される。これにより、垂直クロストークを防止できるようになる。ここで、左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)とは、第１及び第２画素電極と両側に隣接したデータライン４との間の寄生キャパシタンスである。
【０００８】
発明２は、発明１において、前記第１画素電極と接続された第１薄膜トランジスタと、前記第２画素電極と接続された第２薄膜トランジスタと、前記第１及び第２薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインをさらに備える。
発明３は、発明２において、前記第２画素電極は前記サブ画素領域の短軸方向を基準に対称に傾斜した羽根部を含む。
【０００９】
発明４は、発明３において前記第１画素電極は前記第２画素電極の上部に形成された上部電極と、前記第２画素電極の下部に形成された下部電極と、前記第２画素電極の羽根部間に形成された中央電極と、前記上部電極及び中央電極を連結する第１連結ラインと、前記下部電極及び中央電極を連結する第２連結ラインと、前記上部電極及び下部電極を連結する第３連結ラインを含む。
【００１０】
発明５は、発明４においてそして、本発明は前記第１画素電極と第２画素電極を互いに分離させる第１スリットをさらに備える。
第１スリットにより、液晶分子の傾きが複数方向に制御され、視野角を向上させることができる。
発明６は、発明５において、前記第１スリットは前記第２画素電極の側辺に沿って一定幅を有し前記第２画素電極を包む構造で形成される。
【００１１】
発明７は、発明５において、前記第１画素電極の上部電極及び下部電極それぞれに前記第１スリットと並んで形成された第２スリットをさらに備える。
第２スリットにより、液晶分子の傾きがさらに複数方向に制御され、視野角を向上させることができる。
発明８は、発明４において、前記第１画素電極の第１及び第２連結電極は前記第２画素電極と一側に隣接したデータラインの間に形成され、前記第３連結電極は前記第２画素電極と他側に隣接したデータラインの間に形成される。
【００１２】
第１及び第２連結電極の長さと、第３連結電極の長さとを同程度とすることで、左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差を少なくし、垂直クロストークを抑制することができる。
発明９は、発明８において、前記第３連結電極は前記第１画素電極において一側データラインと隣接した一側辺の長さと、他側データラインと隣接した他側辺の長さとの差を縮める。
【００１３】
左側データラインと第１画素電極との隣接する長さと、右側データラインと第１画素電極との隣接する長さと、が第３連結電極の存在により同程度となることで、左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差を少なくし、垂直クロストークを抑制することができる。
発明１０は、発明８において、前記第２画素電極の一側辺と隣接した一側データラインの間隔と、前記第２画素電極の他側辺と隣接した他側データラインの間隔が等しい。
【００１４】
第２画素電極及び左側データラインの間隔と、第２画素電極及び右側データラインの間隔とを同程度とすれば、左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差が最小化され、垂直クロストークを防止できるようになる。
発明１１は、発明４において、本発明は前記サブ画素領域の短軸方向に沿って形成され前記第１及び第２画素電極それぞれと重畳されたストレージラインをさらに備える。
【００１５】
発明１２は、発明１１において、前記第１薄膜トランジスタから延びて前記第１画素電極と接続された第１ドレイン電極が絶縁膜を挟んで前記ストレージラインと重畳して形成された第１ストレージキャパシタと、前記第２薄膜トランジスタから延びて前記第２画素電極と接続された第２ドレイン電極が前記絶縁膜を挟んで前記ストレージラインと重畳して形成された第２ストレージキャパシタをさらに備える。
【００１６】
第１及び第２ストレージキャパシタは、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
発明１３は、発明１において、前記第２画素電極と接続された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と前記第１画素電極の重畳部に形成されたカップリングキャパシタと、前記薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインをさらに具備することもある。
【００１７】
発明１４は、発明１３において、前記第２画素電極は、前記サブ画素領域の短辺方向に対して対称に傾斜した羽根部を含むことを特徴とする。
発明１５は、発明１４において、前記第２画素電極の上部に形成される上部電極と、前記第２画素電極の下部に形成される下部電極と、前記第２画素電極の羽根部の間に形成される中央電極と、前記上部電極と中央電極を連結する第１連結ラインと、前記下部電極と中央電極を連結する第２連結ラインと、前記上部電極と下部電極を連結する第３連結ラインと、を含むことを特徴とする。
【００１８】
発明１６は、発明１５において、前記サブ画素領域の短辺に沿って形成され、前記第１、２画素電極と重畳するストレージラインをさらに備える。
発明１７は、発明１６において、前記薄膜トランジスタから連結されるドレイン電極が第２絶縁膜を挟んで前記第１画素電極と重畳して形成されるカップリングキャパシタをさらに備えることを特徴とする。
【００１９】
発明１８は、発明１１において、前記第１、２画素電極の下部に形成され、前記第１、２薄膜トランジスタを覆う有機絶縁膜をさらに備える。
また、本発明は前記第１及び第２薄膜トランジスタを覆い、前記第１及び第２画素電極の下部に形成された有機絶縁膜と、前記有機絶縁膜上に前記ゲートライン及びデータラインと重畳するように形成された共通ラインをさらに備える。
【００２０】
本発明１９に係る液晶表示装置の製造方法は、第１及び第２階調領域に分割された各サブ画素領域のうち前記第１階調領域に形成された第１画素電極を形成する段階と、前記第１画素電極に取り囲まれた前記第２階調領域に前記第１画素電極と分離された第２画素電極を形成する段階とを含む。
発明２０は、発明１９において、前記第１画素電極と接続された第１薄膜トランジスタと、前記第２画素電極と接続された第２薄膜トランジスタと、前記第１及び第２薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインを形成する段階をさらに含むことを特徴とする。
【００２１】
発明２１は、発明１９において、前記第２画素電極と接続された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と前記第１画素電極が重畳して形成されるカップリングキャパシタと、前記薄膜トランジスタと接続され前記各サブ画素領域を限定するゲートライン及びデータラインを形成する段階をさらに含むことを特徴とする。
発明２２は、発明２０において、前記第２画素電極は前記サブ画素領域の短辺方向に対して対称に傾斜した羽根部を含む構造で形成されることを特徴とする。
【００２２】
発明２３は、発明２２において、前記第１画素電極は、前記第２画素電極の上部に形成された上部電極と、前記第２画素電極の下部に形成された下部電極と、前記第２画素電極の羽根部の間に形成された中央電極と、前記上部電極及び中央電極を連結する第１連結ラインと、前記下部電極及び中央電極を連結する第２連結ラインと、前記上部電極及び下部電極を連結する第３連結ラインを含む構造で形成されることを特徴とする。
【００２３】
発明２４は、発明２３において、前記第１画素電極は前記第２画素電極の側辺に沿って一定幅を有し前記第２画素電極を取り囲む第１スリットによって前記第２画素電極と分離されることを特徴とする。
発明２５は、発明２４において、前記第１画素電極の上部電極及び下部電極それぞれには前記第１スリットと並んだ第２スリットがさらに形成されることを特徴とする。
【００２４】
発明２６は、発明２３において、前記第１画素電極の第１及び第２連結電極は前記第２画素電極と一側に隣接したデータラインの間に形成され、前記第３連結電極は前記第２画素電極と他側に隣接したデータラインの間に形成されることを特徴とする法。
発明２７は、発明２３において、前記サブ画素領域の短軸方向に沿って前記第１及び第２画素電極それぞれと重畳したストレージラインを形成する段階をさらに含むことを特徴とする。
【００２５】
発明２８は、発明２７において、前記第１薄膜トランジスタから延びて前記第１画素電極と接続された第１ドレイン電極が絶縁膜を挟んで前記ストレージラインと重畳されるようにして第１ストレージキャパシタを形成する段階と、前記第２薄膜トランジスタから延びて前記第２画素電極と接続された第２ドレイン電極が前記絶縁膜を挟んで前記ストレージラインと重畳されるようにして第２ストレージキャパシタを形成する段階をさらに含むことを特徴とする。
【００２６】
発明２９は、発明２７において、前記薄膜トランジスタに延びて前記第２画素電極と接続されたドレイン電極が第１絶縁膜を挟んで前記ストレージラインと重畳されるようにしてストレージキャパシタを形成する段階をさらに含み、前記カップリングキャパシタは前記ドレイン電極が延びて第２絶縁膜を挟んで前記第１画素電極と重畳して形成されることを特徴とする。
【００２７】
発明３０は、発明２７において、前記ゲートライン及びデータライン上に絶縁膜を挟んで重畳された共通ラインを形成する段階をさらに含むことを特徴とする。
【発明の効果】
【００２８】
以上述べたように、本発明に係る液晶表示装置及びその製造方法を用いれば、画質低下を抑制することができる。
【発明を実施するための最良の形態】
【００２９】
以下、添付した図１ないし図１６に基づき本発明の望ましい実施例を詳述する。
図１は本発明の実施形態による液晶表示装置の薄膜トランジスタ基板において一つのサブ画素の構造を示した平面図であり、図２は図１に示されたＩＩ−ＩＩ’線に沿う一つのサブ画素の断面構造を示した断面図である。
図１及び図２に示した一つのサブ画素は低階調領域と高階調領域に独立して形成された第１及び第２画素電極４０、５０と、第１及び第２画素電極４０、５０それぞれに独立して接続された第１及び第２薄膜トランジスタＴ１、Ｔ２と、第１及び第２薄膜トランジスタＴ１、Ｔ２と接続されたゲートライン２及びデータライン４を含む。
【００３０】
図１及び図２に示された薄膜トランジスタ基板において一つのサブ画素は視認性向上のために相異なるデータ信号が印加される高階調領域及び低階調領域に分割される。このため、各サブ画素に第１及び第２画素電極４０、５０が独立して形成され低階調領域と高階調領域を限定し、第１及び第２画素電極４０、５０それぞれは第１及び第２薄膜トランジスタＴ１、Ｔ２それぞれにより駆動されることにより相異なるデータ信号を供給される。
【００３１】
ゲートライン２とデータライン４はゲート絶縁膜７２を挟んで交差するように絶縁基板７０上に形成される。ゲートライン２とデータライン４の交差構造で各サブ画素領域を限定する。ストレージライン３０は絶縁基板７０上にゲートライン２と平行に形成され、各サブ画素の中央部を短軸方向（第１方向）に延在してデータライン４とゲート絶縁膜７２を挟んで交差する。
【００３２】
第１薄膜トランジスタＴ１は、ゲートライン２と接続されたゲート電極６、データライン４と接続されたソース電極１０、第１画素電極４０と接続されたドレイン電極１２、ソース電極１０及びドレイン電極１２と接続された半導体層８を備える。半導体層８はソース電極１０及びドレイン電極１２の間にチャネルを形成する活性層８Ａと、活性層８Ａとソース電極１０及びドレイン電極１２それぞれのオーミックコンタクトのためのオーミックコンタクト層８Ｂで構成される。一方、第２薄膜トランジスタＴ２は、ゲートライン２と接続されたゲート電極１６、データライン４と接続されたソース電極２０、第２画素電極５０と接続されたドレイン電極２２、ソース電極２０及びドレイン電極２２と接続された半導体層１８を備える。半導体層１８はソース電極２０及びドレイン電極２２の間にチャネルを形成する活性層１８Ａと、活性層１８Ａとソース電極２０及びドレイン電極２２それぞれのオーミックコンタクトのためのオーミックコンタクト層１８Ｂで構成される。
【００３３】
第１及び第２画素電極４０、５０それぞれは薄膜トランジスタＴ１、Ｔ２を覆う有機絶縁膜７４上に形成され、その有機絶縁膜７４を貫通する第１及び第２コンタクトホール１５、２５それぞれを通じて第１及び第２薄膜トランジスタＴ１、Ｔ２のドレイン電極１２、２２とそれぞれ接続される。有機絶縁膜７４の上部及び/または下部に無機絶縁膜がさらに形成されることもある。有機絶縁膜７４上にはデータライン４及びゲートライン２と重畳した共通ライン６０がさらに形成される。共通ライン６０は、データライン４との重畳部分においてデータライン４より広い線幅を持っており、またゲートライン２との重畳部分においてゲートライン２より狭い線幅を有する。共通ライン６０には上板の共通電極(図示せず)と同一であるか類似した共通電圧が供給される。これにより、共通ライン６０と上板の共通電極との間に電界が形成されないか微弱な電界が形成され、それらの間に垂直配向された液晶分子が駆動されないため光漏れが遮断される。
【００３４】
第１画素電極４０は各サブ画素領域のうち低階調領域に、第２画素電極５０は高階調領域に形成される。各サブ画素の高階調領域と低階調領域は視認性向上のための最適比率である１:２に分割されることが望ましいので、各サブ画素領域を３分割して２分割領域である低階調領域には第１画素電極４０が、１分割領域である高階調領域には第２画素電極５０が形成される。
【００３５】
第１及び第２薄膜トランジスタＴ１、Ｔ２のドレイン電極１２、２２それぞれはストレージライン３０が形成されたサブ画素の中央部まで延在して、ストレージライン３０と重畳した第１及び第２コンタクトホール１５、２５を通じて第１及び第２画素電極４０、５０とそれぞれ接続される。そして、第１及び第２薄膜トランジスタＴ１、Ｔ２のドレイン電極１２、２２それぞれはストレージライン３０とゲート絶縁膜７２を挟んで重畳され第１及び第２ストレージキャパシタ(Ｃｓｔ１、Ｃｓｔ２)をそれぞれ形成する。  第１及び第２ストレージキャパシタ(Ｃｓｔ１、Ｃｓｔ２)は、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
【００３６】
高階調領域の第２画素電極５０は各サブ画素領域から短軸方向、すなわちストレージライン３０を基準にして対称に傾斜（図１中の傾斜角θ）した上下羽根部５０Ａ、５０Ｂを有する構造で、すなわち反時計方向に９０°回転した"Ｖ"字形構造で形成される。低階調領域の第１画素電極４０は各サブ画素領域で第２画素電極５０により分割された上部及び下部と、第２画素電極５０の羽根部５０Ａ、５０Ｂ間の中央部に位置するように形成されストレージライン３０を基準に対称構造を有する。言い換えれば、低階調領域の第１画素電極４０は第２画素電極５０の上部に位置する上部電極４０Ａ、４０Ａ’、第２画素電極５０の下部に位置する下部電極４０Ｂ、４０Ｂ’、第２画素電極５０の羽根部５０Ａ、５０Ｂの間に位置する中央電極４０Ｃを備える。そして、第１画素電極４０は上部電極４０Ａ及び中央電極４０Ｃを連結する第１連結電極４０Ｄ、下部電極４０Ｂ及び中央電極４０Ｃを連結する第２連結電極４０Ｅを備える。また、第１画素電極４０は上部電極４０Ａ及び下部電極４０Ｂを連結する第３連結電極４０Ｆを備える。
【００３７】
第１画素電極４０と第２画素電極５０との間には一定幅を有する第１スリット４６が形成され、低階調領域の第１画素電極４０で上部電極４０Ａ及び４０Ａ’間、下部電極４０Ｂ及び４０Ｂ’間それぞれには第１スリット４６の一部と平行な第２スリット４４が一定幅を持って形成される。第１及び第２画素電極４０、５０の間の第１スリット４６は、第２画素電極５０の側辺を取り囲みながら、すなわち第２画素電極５０の側辺に沿って一定幅を持って形成されるので、第２画素電極５０のようにストレージライン３０を基準に対称の傾斜角θを有する。第１画素電極４０の上部電極４０Ａ、４０Ａ’間及び下部電極４０Ｂ、４０Ｂ’間それぞれに形成された第２スリット４４も第１スリット４６の一部と平行に形成されるので、ストレージライン３０を基準に対称の傾斜角θを有する。第１スリット４６は第１画素電極４０と第２画素電極５０とを分離させる。第２スリット４４は、上部電極４０Ａ、４０Ａ’間に一定のはばの間隔を設けるが、上部電極４０Ａ、４０Ａ’は電気的に接続されている。同様に、第２スリット４４は、下部電極４０Ｂ、４０Ｂ’間に一定のはばの間隔を設けるが、下部電極４０Ｂ、４０Ｂ’は電気的に接続されている。
【００３８】
そして、第１及び第２スリット４６、４４は、第１及び第２画素電極４０、５０が、その上部基板(図示せず)に形成された共通電極とフリンジ電界を形成させることにより、第１及び第２スリット４６、４４を基準に液晶分子が対称に配列されマルチ-ドメインを形成させる。また、さらに多くのドメイン形成のために上板の共通電極には第１及び第２スリット４６、４４と交互に平行な構造で共通電極スリットが形成される場合もある。つまり、例えば上部電極４０Ａ、４０Ａ’及び下部電極４０Ｂ、４０Ｂ’上に位置する部分の共通電極に、第１及び第２スリット４６、４４と平行なスリットを形成する。ここで、共通電極のスリットと、第１及び第２スリット４６、４４とが交互に配置されるようにする。
【００３９】
第１画素電極４０の上部電極４０Ａと中央電極４０Ｃとを連結する第１連結電極４０Ｄと、下部電極４０Ｂと中央電極４０Ｃとを連結する第２連結電極４０Ｅは、図１中の左側データライン４と第２画素電極５０との空間に形成される。また、第３連結電極４０Ｆは、第２画素電極５０と図１中の右側データライン４との空間に形成される。言い換えれば、第１及び第２連結電極４０Ｄは、左側データライン４と、左側データライン４に平行な第２画素電極５０での一側辺と、の空間に形成されており、第１画素電極４０の中央電極４０Ｃと、上部電極４０Ａ及び下部電極４０Ｂそれぞれと、を連結させる。一方、第３連結電極４０Ｆは、右側データライン４と、右側データライン４に平行な第２画素電極５０の他側辺と、の空間に形成されており、第１画素電極４０の上部電極４０Ａと下部電極４０Ｂとを連結させる。第１ないし第３連結電極４０Ｄ、４０Ｅ、４０Ｆの線幅は等しい。ここで、第３連結電極４０Ｆは、第１及び第２画素電極４０、５０と、左右側に隣接したデータライン４との間に形成される、左右側寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差を縮める役割を果たして垂直クロストークを防止するようになる。
【００４０】
図３は、第１画素電極の第３連結電極のない構造の寄生キャパシタンスを説明するための平面図、図４は、第１画素電極の第３連結電極のある構造の寄生キャパシタンスを説明するための平面図である。具体的に、図３に示されたように、第１画素電極４０の第３連結電極４０Ｆが存在しなければ、第１画素電極４０では、第１及び第２連結電極４０Ｄ、４０Ｅにより、左側データライン４と隣接した左側辺の長さが、右側データライン４と隣接した右側辺の長さより長くなる。このような第１画素電極４０の左右側辺の長さの差によって、左側寄生キャパシタンス(Ｃｄｓ_Ｌ１)と、右側寄生キャパシタンス(Ｃｄｓ_Ｒ１)とに偏差が発生する。ここで、第１画素電極４０と左側データライン４とにより左側寄生キャパシタンス(Ｃｄｓ_Ｌ１)が形成され、第１画素電極４０と右側データライン４とにより右側寄生キャパシタンス(Ｃｄｓ_Ｒ１)が形成される。
【００４１】
また、第２画素電極５０では、第１画素電極４０の第１及び第２連結電極４０Ｄ、４０Ｅが存在することにより、右側データライン４と第２画素電極５０との間隔に比べて左側のデータライン４と第２画素電極５０との間隔が増加する。これによって、左側寄生キャパシタンス(Ｃｄｓ_Ｌ２)と右側寄生キャパシタンス(Ｃｄｓ_Ｒ２)とに偏差が発生する。ここで、第２画素電極５０と左側データライン４とにより左側寄生キャパシタンス(Ｃｄｓ_Ｌ２)が形成され、第２画素電極５０と右側データライン４とにより右側寄生キャパシタンス(Ｃｄｓ_Ｒ２)が形成される。その結果、極性反転のために左右側データライン４に相反する極性のデータ信号が印加される場合、左右側寄生キャパシタンス(Ｃｄｓ_Ｌ１，Ｃｄｓ_Ｌ２、Ｃｄｓ_Ｒ１，Ｃｄｓ_Ｒ２)の偏差のために、左右寄生キャパシタンス(Ｃｄｓ_Ｌ１，Ｃｄｓ_Ｌ２、Ｃｄｓ_Ｒ１，Ｃｄｓ_Ｒ２)のカップリング値が相殺できない。よって、第１及び第２画素電極４０、５０に充電されたデータ信号が歪み、垂直クロストークが引き起こされる。特に、例えばデータライン４毎に、つまりデータライン１本毎に極性が反転されるコラム反転駆動の場合、左右側寄生キャパシタンス(Ｃｄｓ_Ｌ１，Ｃｄｓ_Ｌ２、Ｃｄｓ_Ｒ１，Ｃｄｓ_Ｒ２)の偏差が増加することにより垂直クロストークはさらに激しくなる。これは、垂直クロストークを引き起こす各サブ画素に充電された電圧の変化量(ΔＶｐ)が左右側寄生キャパシタンスの偏差｛(Ｃｄｓ_Ｌ１＋Ｃｄｓ_Ｌ２）-（Ｃｄｓ_Ｒ１＋Ｃｄｓ_Ｒ２)｝に比例するからである。
【００４２】
以下では、Ｃｄｓ_Ｌ１＋Ｃｄｓ_Ｌ２を単にＣｄｓ_Ｌと記載し、Ｃｄｓ_Ｒ１＋Ｃｄｓ_Ｒ２を単にＣｄｓ_Ｒと記載する。
例えば、両側データライン４による一つのサブ画素の電圧変化量(ΔＶｐ)は、次の数式（１）のように左側データライン４による電圧変化量(ΔＶｐ_Ｌ)と右側データライン４による電圧変化量(ΔＶｐ_Ｒ)の和で表現される。
【００４３】
数式（１）
ΔVp =ΔVp_L+ΔVp_R
ΔVp_L=Cds_L×ΔVdata_L/Ctotal
ΔVp_R=Cds_R×ΔVdata_R/Ctotal
ここで、ΔＶｄａｔａ_Ｌは左側データライン４に供給されるデータ信号の変化量を、ΔＶｄａｔａ_Ｒは右側データライン４に供給されるデータ信号の変化量を、Ｃｔｏｔａｌは一つのサブ画素のトータルキャパシタンス(Ctotal=Clc+Cst+Cds_L+Cds_R)を意味する。両側データライン４に相反するデータ信号が供給されると仮定すれば、垂直クロストークを引き起こす一つのサブ画素の電圧変化量(ΔＶｐ)は、次の数式（２）のように左右側寄生キャパシタンスの偏差(Ｃｄｓ_Ｌ-Ｃｄｓ_Ｒ)と比例関係を有する。
【００４４】
数式（２）
ΔVp = {Cds_L * ΔVdata_L/Ctotal}+{Cds_R * ΔVdata_R/Ctotal} 
= (Cds_L-Cds_R) * ΔVdata_R/Ctotal
∵ ΔVdata_L = -ΔVdata_R      
その結果、第１及び第２画素電極４０、５０の両側データライン４に相反するデータ信号が供給される場合、垂直クロストークは左右側寄生キャパシタンスの偏差(Ｃｄｓ_Ｌ-Ｃｄｓ_Ｒ)と比例して増加する。
【００４５】
このような垂直クロストークを防止するため、本発明に係る液晶表示装置は、図４に示されているように右側データライン４と隣接して第１画素電極４０の上部電極４０Ａ及び下部電極４０Ｂを連結する第３連結電極４０Ｆを備える。この第３連結電極４０Ｆにより、左右側寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差を最小化できるようになる。
具体的に、第３連結電極４０Ｆにより、第１画素電極４０では、左側データライン４と隣接した左側辺の長さと、右側データライン４と隣接した右側辺の長さとが殆んど同一になる。また、第３連結電極４０Ｆにより、すなわち第１画素電極４０が第２画素電極５０を取り囲むことにより、第１及び第２連結電極４０Ｄ、４０Ｅを挟んだ第２画素電極５０と左側データライン４との間隔と、第３連結電極４０Ｆを挟んだ第２画素電極５０と右側データライン４との間隔が等しくなる。これにより、第１及び第２画素電極４０、５０と両側に隣接したデータライン４との間の左右寄生キャパシタンス(Ｃｄｓ_Ｌ、Ｃｄｓ_Ｒ)の偏差が最小化され、垂直クロストークを防止できるようになる。
【００４６】
このように本発明に係る液晶表示装置の各サブ画素は、低階調領域の第１画素電極５０が高階調領域の第２画素電極５０を取り囲む構造で形成され、第１及び第２画素電極４０、５０と両側データライン４との間の寄生キャパシタンスの偏差を最小化することにより垂直クロストークを防止できるようになる。
また、本発明に係る液晶表示装置の薄膜トランジスタ基板の製造方法を図５ないし図１４に基づき説明する。図５ないし図１４は、本発明に係る液晶表示装置の薄膜トランジスタ基板の製造方法を示す平面図及び断面図である。
【００４７】
図５及び図６を参照すれば、第１マスク工程で下部絶縁基板７０上にゲートライン２、ゲートライン２と接続されたゲート電極６、１６、ゲートライン２と平行なストレージライン３０を含むゲート金属パターンが形成される。具体的に、下部絶縁基板７０上にスパッタリング方法などの蒸着方法を通じてゲート金属層が形成される。ゲート金属層としてはモリブデン(Ｍｏ)、アルミニウム(Ａｌ)、クロム(Ｃｒ)などと、これらの合金が単一層または複層構造で積層され用いられる。次いで、第１マスクを用いたフォトリソグラフィ工程及び食刻工程でゲート金属層がパタニングされることによりゲートライン２及びゲート電極６、１６とストレージライン３０を含むゲート金属パターンが形成される。
【００４８】
図７及び図８を参照すれば、ゲート金属パターンが形成された下部絶縁基板７０上にゲート絶縁膜７２が形成され、その上に第２マスク工程で活性層８Ａ、１８Ａ及びオーミックコンタクト層８Ｂ、１８Ｂを含む半導体層８、１８がゲートライン２及びゲート電極６、１６の一部と重畳して形成される。具体的に、ゲート金属パターンが形成された下部絶縁基板７０上にＰＥＣＶＤなどの蒸着方法でゲート絶縁膜７２、非晶質シリコン層、ｎ＋非晶質シリコン層が順次に形成される。次いで、第２マスクを用いたフォトリソグラフィ工程及び食刻工程でｎ＋非晶質シリコン層及び非晶質シリコン層がパタニングされることにより活性層８Ａ、１８Ａ及びオーミックコンタクト層８Ｂ、１８Ｂを含む半導体層８、１８が形成される。ゲート絶縁膜７２としては酸化シリコン(ＳｉＯｘ)、窒化シリコン(ＳｉＮｘ)などのような無機絶縁物質が用いられる。
【００４９】
図９及び図１０を参照すれば、第３マスク工程で半導体層８、１８が形成されたゲート絶縁膜７２上にデータライン４、ソース電極１０、２０、ドレイン電極１２、２２を含むソース／ドレイン金属パターンが形成される。具体的に半導体層８、１８が形成されたゲート絶縁膜７２上にソース／ドレイン金属層がスパッタリング方法で形成される。次いで、第３マスクを用いたフォトリソグラフィ工程及び食刻工程でソース／ドレイン金属層がパタニングされることによりデータライン４、ソース電極１０、２０、ドレイン電極１２、２２を含むソース／ドレイン金属パターンが形成される。そして、ソース電極１０、２０及びドレイン電極１２、２２の間に露出されたオーミックコンタクト層８Ｂ、１８Ｂを除去してソース電極１０、２０及びドレイン電極１２、２２と接続されたオーミックコンタクト層８Ｂ、１８Ｂを分離させる。この結果、ゲートライン２及びデータライン４と接続された第１及び第２薄膜トランジスタＴ１、Ｔ２が形成される。ここで、半導体層８、１８とソース／ドレイン金属パターンは回折露光マスクまたはハーフトーン(Half-tone)マスクを用いて一つのマスク工程で形成される場合もある。
【００５０】
図１１及び図１２を参照すれば、ソース／ドレイン金属パターンが形成されたゲート絶縁膜７２上に有機絶縁膜７４が形成され、第４マスク工程で有機絶縁膜７４を貫通する第１及び第２コンタクトホール１５、２５が形成される。具体的に有機絶縁膜７４はアクリル系有機化合物、ＢＣＢ（benzo cyclo butane）またはＰＦＣＢ（Perfluorocyclobutane）などのような有機絶縁物質がスピンコーティング(Spin Coating)、スピンレスコーティング(Spinless Coating)などの方法でコーティングされることにより形成される。次いで、第４マスクを用いたフォトリソグラフィ工程及び食刻工程で有機絶縁膜７４を貫通して第１及び第２薄膜トランジスタＴ１、Ｔ２のドレイン電極１２、２２それぞれを露出させる第１及び第２コンタクトホール１５、２５が形成される。ここで、有機絶縁膜７４の上部及び/または下部に無機絶縁膜がさらに形成される場合もあり、この際第１及び第２コンタクトホール１５、２５は無機絶縁膜を貫通するように形成される。
【００５１】
図１３及び図１４を参照すれば、第５マスク工程で有機絶縁膜７４上に第１及び第２画素電極４０、５０と共通ライン６０を含む透明導電パターンが形成される。第１及び第２画素電極４０、５０と共通ライン６０は、有機絶縁膜７４上にＩＴＯ(Indium Tin Oxide)、ＴＯ(Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)、ＩＴＺＯなどのような透明導電物質をスパッタリングなどのような蒸着方法で塗布した後、第５マスクを用いたフォトリソグラフィ工程及び食刻工程でパタニングすることにより形成される。第１及び第２画素電極４０、５０は第１及び第２コンタクトホール１５、２５それぞれを通じて第１及び第２薄膜トランジスタＴ１、Ｔ２のドレイン電極１２、２２とそれぞれ接続される。
【００５２】
図１５は本発明の他の実施形態による液晶表示装置の薄膜トランジスタ基板で一つのサブ画素の構造を示した平面図であり、図１６は図１５に示されたＸ-Ｘ’線に沿った一つのサブ画素の断面構造を示した断面図である。
図１５及び図１６に示されたサブ画素は、図１及び図２に示されたサブ画素と対比して、第２画素電極４０と接続された一つの薄膜トランジスタ(Ｔ)を備え、第１画素電極４０は前記薄膜トランジスタ(Ｔ)のドレイン電極２２とカップリングキャパシタ(Ｃｃｐ)を形成することを除けば同様な構成要素を備えるので、重複した構成要素に対する説明は省略する。言い換えて、図１及び図２に示された第１及び第２画素電極４０、５０は第１及び第２薄膜トランジスタＴ１、Ｔ２それぞれを通じて相異なるデータ信号を供給されるが、一方、図１５及び図１６に示された第１及び第２画素電極４０、５０はカップリングキャパシタ(Ｃｃｐ)を通じて相異なるデータ信号を供給される。
【００５３】
高階調領域を限定する第２画素電極５０は、薄膜トランジスタ(Ｔ)のドレイン電極２２と有機絶縁膜７４及び無機絶縁膜７６を貫通するコンタクトホール２５を介して接続され、データライン４からのデータ信号を薄膜トランジスタ(Ｔ)を経て供給される。低階調領域を限定する第１画素電極４０は、ドレイン電極２２とカップリングキャパシタ(Ｃｃｐ)を形成し、薄膜トランジスタ(Ｔ)を通じて第２画素電極５０に供給されるデータ信号がカップリングキャパシタ(Ｃｃｐ)を通じて伝達されるので、第２画素電極５０より低いデータ信号を供給される。これにより、一つの薄膜トランジスタ(Ｔ)を用いてもカップリングキャパシタ(Ｃｃｐ)により低階調領域の第１画素電極４０及び高階調領域の第２画素電極５０に相異なるデータ信号を供給できるようになる。
【００５４】
カップリングキャパシタ(Ｃｃｐ)は、第２画素電極５０と接続されたドレイン電極２２がストレージライン３０に向かって延び、第１画素電極４０と無機絶縁膜７６を挟んで重畳されることにより形成される。ここで、無機絶縁膜７６は、薄膜トランジスタ(Ｔ)と有機絶縁膜７４との間に追加され、有機絶縁膜７４と薄膜トランジスタ(Ｔ)の活性層１８Ａとの化学反応を防止する。有機絶縁膜７４の次に形成される第１画素電極４０とドレイン電極２２との間隔を縮めるために有機絶縁膜７４を貫通するキャパシタホール２７が形成される。これにより、第１画素電極４０はキャパシタホール２７を経て相対的に薄い無機絶縁膜７６を挟んでドレイン電極２２と重畳されドレイン電極２２に供給されたデータ信号を電圧降下して第１画素電極４０に十分に伝達できるカップリングキャパシタ(Ｃｃｐ)が形成される。
【００５５】
低階調領域の第１画素電極４０は前述したように高階調領域の第２画素電極５０を取り囲む構造で形成され、第１及び第２画素電極４０、５０と両側データライン４との寄生キャパシタンスの偏差が最小化される。言い換えれば、第１画素電極４０では、左側データライン４と隣接した第１及び第２連結電極４０Ｄ、４０Ｅと、右側データライン４と隣接した第３連結電極４０Ｆとにより、左側データライン４と隣接した左側辺の長さと、右側データライン４と隣接した右側辺の長さとが殆んど同一になる。また、第１画素電極４０の第１ないし第３連結電極４０Ｄ、４０Ｅ、４０Ｆにより、第２画素電極５０と左側データライン４との間隔と、第２画素電極５０と右側データライン４との間隔が等しくなる。これにより、第１及び第２画素電極４０、５０と両側に隣接した データライン４との間の左右寄生キャパシタンスの偏差が最小化され、垂直クロストークを防止できるようになる。
【００５６】
そして、図１５及び図１６に示した薄膜トランジスタ基板の製造方法は図５ないし図１４を参照した製造方法に似ているので、簡単に後述する。
第１マスク工程で下部絶縁基板７０上にゲートライン２、ゲートライン２と接続されたゲート電極１６、ゲートライン２と並んだストレージライン３０を含むゲート金属パターンが形成される。第２マスク工程でゲート金属パターンが形成された下部絶縁基板７０上にゲート絶縁膜７２が形成され、ゲート絶縁膜７２上に活性層１８Ａ及びオーミックコンタクト層１８Ｂを含む半導体層１８がゲートライン２及びゲート電極１６の一部と重畳して形成される。第３マスク工程で半導体層１８が形成されたゲート絶縁膜７２上にデータライン４、ソース電極２０、ドレイン電極２２を含むソース／ドレイン金属パターンが形成される。一方、半導体層１８とソース／ドレイン金属パターンは回折露光マスクまたはハーフトーン(Half-tone)マスクを用いて一つのマスク工程で形成されることもある。第４マスク工程でソース／ドレイン金属パターンが形成されたゲート絶縁膜７２上にドレイン電極２２を露出させるコンタクトホール２５を有する無機絶縁膜７６が形成される。第５マスク工程で無機絶縁膜７６上にコンタクトホール２５が延び、キャパシタホール２７を有する有機絶縁膜７４が形成される。第７マスク工程で有機絶縁膜７４上に第１及び第２画素電極４０、５０と共通ライン６０を含む透明導電パターンが形成される。
【００５７】
なお、上記では高階調領域と低階調領域との２つの階調に分けて画素領域を分割したが、分割数は２つに限定されない。例えば、３以上の複数の階調に分けて、その複数の階調に対応させて、異なる電圧が印加される複数の画素電極を形成するようにしてもよい。
以上述べた内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。そして、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定まるべきである。
【産業上の利用可能性】
【００５８】
本発明は、各種液晶表示装置に適用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態による液晶表示装置の薄膜トランジスタ基板で一つのサブ画素の構造を示した平面図。
【図２】図１に示したＩＩ−ＩＩ’線に沿ったサブ画素の断面図。
【図３】第１画素電極の第３連結電極のない構造とある構造の寄生キャパシタンスを比較して説明するための平面図。
【図４】第１画素電極の第３連結電極のない構造とある構造の寄生キャパシタンスを比較して説明するための平面図。
【図５】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第１マスク工程を説明するための平面図。
【図６】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第１マスク工程を説明するための断面図。
【図７】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第２マスク工程を説明するための平面図。
【図８】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第２マスク工程を説明するための断面図。
【図９】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第３マスク工程を説明するための平面図。
【図１０】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第３マスク工程を説明するための断面図。
【図１１】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第４マスク工程を説明するための平面図。
【図１２】本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第４マスク工程を説明するための断面図。
【図１３】は本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第５マスク工程を説明するための平面図。
【図１４】は本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第５マスク工程を説明するための断面図。
【図１５】本発明の他の実施形態による薄膜トランジスタ基板の一つのサブ画素の構造を示した平面図。
【図１６】図１５に示されたＸ-Ｘ'線に沿ったサブ画素の断面図。
【符号の説明】
【００６０】
ゲートライン ２
データライン ４
ゲート電極   ６、１６
半導体層     ８、１８
ソース電極   １０、２０
ドレイン電極 １２、２２
ストレージライン    ３０
上部電極     ４０Ａ、４０Ａ’
下部電極     ４０Ｂ、４０Ｂ’
中央電極     ４０Ｃ
第１連結電極 ４０Ｄ
第２連結電極 ４０Ｅ
第３連結電極 ４０Ｆ
第１画素電極 ４０
第２画素電極 ５０
第２スリット ４４
第１スリット ４６
共通ライン   ６０
絶縁基板     ７０
ゲート絶縁膜 ７２
有機絶縁膜   ７４
無機絶縁膜   ７６
【図１】
2007206702.tif 000003
【図２】
2007206702.tif 000004
【図３】
2007206702.tif 000005
【図４】
2007206702.tif 000006
【図５】
2007206702.tif 000007
【図６】
2007206702.tif 000008
【図７】
2007206702.tif 000009
【図８】
2007206702.tif 000010
【図９】
2007206702.tif 000011
【図１０】
2007206702.tif 000012
【図１１】
2007206702.tif 000013
【図１２】
2007206702.tif 000014
【図１３】
2007206702.tif 000015
【図１４】
2007206702.tif 000016
【図１５】
2007206702.tif 000017
【図１６】
2007206702.tif 000018