(57)【要約】【課題】半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板の製造方法、アクティブマトリクス基板、及びそれを用いた電気光学装置と電子機器を提供することを目的とする。【解決手段】アクティブマトリクス基板の半導体装置が形成される領域（負荷回路領域及び駆動回路領域）に遮光膜を形成し、遮光膜上の絶縁膜に微細孔を形成し、微細孔周辺に略単結晶半導体膜を形成し、略単結晶半導体膜を用いて半導体装置を形成する。【選択図】図６
2007149803.tif 000002
【特許請求の範囲】
【請求項１】
負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されるアクティブマトリクス基板の製造方法であって、
基板上に島状遮光膜を形成する工程と、
前記基板上と前記島状遮光膜上とに絶縁膜を形成する工程と、
前記遮光膜上の前記絶縁膜に凹部を設ける工程と、
前記絶縁膜上と前記凹部内とに半導体膜を形成する工程と、
前記半導体膜に熱処理を加えることにより、前記凹部を中心とする略単結晶状態の半導体膜を形成する工程と、
前記負荷回路と前記駆動回路とを形成する領域に、前記略単結晶状態の半導体膜を有する半導体装置を形成する工程と、
を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項２】
前記半導体装置を形成する工程において、前記半導体装置は、前記略単結晶状態の半導体膜のうち、前記凹部を含まない領域に形成することを特徴とする請求項１に記載のアクティブマトリクス基板の製造方法。
【請求項３】
前記半導体装置を形成する工程において、前記半導体装置は、前記略単結晶状態の半導体膜のうち、前記島状遮光膜上の領域に形成することを特徴とする請求項１または請求項２に記載のアクティブマトリクス基板の製造方法。
【請求項４】
負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されたアクティブマトリクス基板であって、
基板上に形成された島状遮光膜と、
前記基板上と前記島状遮光膜上とに形成された絶縁膜と、
前記遮光膜上の前記絶縁膜に形成された凹部と、
前記凹部周辺の前記絶縁膜上に形成された略単結晶状態の半導体膜と、
前記略単結晶状態の半導体膜を有する半導体装置で形成される前記負荷回路及び前記駆動回路と、
を含むことを特徴とするアクティブマトリクス基板。
【請求項５】
前記半導体装置の半導体膜に前記凹部を含まないことを特徴とする請求項４に記載のアクティブマトリクス基板。
【請求項６】
前記半導体装置の半導体膜の下方には前記島状遮光膜が形成されていることを特徴とする請求項４または請求項５に記載のアクティブマトリクス基板。
【請求項７】
前記負荷回路は、複数の走査線と、前記複数の走査線の各々に交差するように設けられた複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備えることを特徴とする請求項４乃至請求項６のいずれか一項に記載のアクティブマトリクス基板。
【請求項８】
請求項４乃至請求項７のいずれか一項に記載のアクティブマトリクス基板と、
一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を備えたことを特徴とする電気光学装置。
【請求項９】
請求項４乃至請求項７のいずれか一項に記載のアクティブマトリクス基板を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
複数の画素を有する液晶表示装置、有機ＥＬ（エレクトロルミネセンス）表示装置及びイメージセンサ等の各種電子機器においては、ガラス基板や石英基板上に形成されるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置を用いて画素（負荷）のスイッチング動作が行われる。かかる基板には、画素のスイッチング動作を行う多数の半導体装置を備えた画素回路が形成されるほか、各画素の駆動を制御する多数の半導体装置を備えた駆動回路が形成される。
【０００３】
ガラス基板や石英基板等に形成される半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、１つの半導体装置の形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実現することが可能になる。（例えば非特許文献１または非特許文献２参照。）
【０００４】
非特許文献１及び非特許文献２における基板上の微細な穴を、以下「グレイン・フィルタ」と称する。グレイン・フィルタの形成方法の一例を以下に示す。基板上に酸化珪素膜を形成し、その上にフォトレジスト膜を塗布する。グレイン・フィルタのパターンが配置されたマスクを用いて、フォトレジスト膜を露光、現像して、グレイン・フィルタの形成位置を露出させる開口部をフォトレジスト膜に形成する。フォトレジスト膜をエッチングマスクとして酸化珪素膜をエッチングし、その後、フォトレジスト膜を除去することによって、グレイン・フィルタが形成される。ここで、グレイン・フィルタの大きさは直径１００ｎｍ程度が好ましい。このような微細な穴をフォト・リソグラフィ技術によって形成するのが困難な場合は、上記工程において、フォトレジスト膜を除去した後に、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法によって酸化珪素膜を堆積し、グレイン・フィルタの穴径を小さくすることが可能である。
【０００５】
グレイン・フィルタを形成した後、非晶質珪素膜や多結晶珪素膜等の半導体膜を堆積する。その半導体膜に熱処理としてレーザ光を照射して半導体膜を結晶化することにより、大粒径の略単結晶粒を形成することができる。その後、半導体膜をフォト・リソグラフィ法によって所望のパターンに加工する。そして、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース・ドレイン電極等を形成することによって、半導体装置が完成する。
【０００６】
ところで、例えば透過型の液晶表示装置等においては、画素領域（負荷回路領域）や画素周辺領域に光が入射する。ここで、半導体装置の半導体膜に光が入射すると、光電変換効果によって半導体膜にキャリアが発生し、半導体装置に意図しない光リーク電流が流れてしまう。この光リーク電流を抑制する為に、画素領域（負荷回路領域）や画素周辺領域においては、半導体膜と基板の間に金属膜等から成る遮光膜が形成される。一方、光が入射しない駆動回路等が形成される領域（駆動回路領域）には、遮光膜は必要無い。
【０００７】
【非特許文献１】「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等、ｐｒｏｃ．ＳＰＩＥ  ２００１、ｖｏｌ．４２９５  ｐ．１４〜２３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように画素領域等に遮光膜が存在するアクティブマトリクス基板の製造工程において、大粒径の略単結晶粒から成る半導体膜を形成する際、グレイン・フィルタの表面形状（穴径）が遮光膜上と遮光膜の無い領域とで異なってしまうという問題がある。グレイン・フィルタを形成する為のフォト・リソグラフィ工程では、遮光膜上と遮光膜の無い領域とを同時に露光・現像することになる。この場合、露光時に遮光膜における光の反射が影響して、遮光膜上と遮光膜が無い領域ではフォトレジスト膜の開口部の大きさが異なってしまう。その結果グレイン・フィルタの表面形状（穴径）が異なってしまうのである。グレイン・フィルタの表面形状ばらつきは、半導体膜の結晶性のばらつきや結晶粒径のばらつきに繋がり、半導体装置の電気特性のばらつきとなる。
【０００９】
本発明は、上記の課題を解決するものであり、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板の製造方法、アクティブマトリクス基板、及びそれを用いた電気光学装置と電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一態様に係るアクティブマトリクス基板の製造方法によれば、負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されるアクティブマトリクス基板の製造方法であって、基板上に島状遮光膜を形成する工程と、前記基板上と前記島状遮光膜上とに絶縁膜を形成する工程と、前記遮光膜上の前記絶縁膜に凹部を設ける工程と、前記絶縁膜上と前記凹部内とに半導体膜を形成する工程と、前記半導体膜に熱処理を加えることにより、前記凹部を中心とする略単結晶状態の半導体膜を形成する工程と、前記負荷回路と前記駆動回路とを形成する領域に、前記略単結晶状態の半導体膜を有する半導体装置を形成する工程と、を含むことを特徴とする。
【００１１】
上記アクティブマトリクス基板の製造方法によれば、遮光膜上の絶縁膜にグレイン・フィルタとなる凹部を形成する。すなわち、全てのグレイン・フィルタが形成されるべき絶縁膜の下には、遮光膜が形成されている。負荷回路領域はもちろん、駆動回路領域にも遮光膜が存在しているのである。光が入射しない駆動回路領域には光リーク電流低減の為の遮光膜は本来必要ないが、本発明では駆動回路領域にも遮光膜を形成することにより、基板全体においてグレイン・フィルタ形成条件を一定にすることができる。よって、グレイン・フィルタ形成時のフォト・リソグラフィ工程において問題となっていた遮光膜の有無による露光ばらつきが存在せず、グレイン・フィルタを基板面内で形状ばらつき無く形成することができる。その結果、グレイン・フィルタを中心とする略単結晶状態の半導体膜を基板面内で膜質及び結晶粒径ばらつき無く形成することができる。つまり、基板全体において優れた電気特性を示す半導体装置を形成することができる。また、本発明では遮光膜によって、半導体装置の光リーク電流が抑制されている。このように、本発明のアクティブマトリクス基板の製造方法によれば、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板を製造することができる。
【００１２】
なお、「略単結晶状態」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界は含まない結晶状態をいう。
【００１３】
「半導体膜」とは、例えば多結晶半導体膜やアモルファス半導体膜を含む。
【００１４】
また、本発明の一態様に係るアクティブマトリクス基板の製造方法によれば、前記半導体装置を形成する工程において、前記半導体装置は、前記略単結晶状態の半導体膜のうち、前記凹部を含まない領域に形成することを特徴とする。
【００１５】
グレイン・フィルタとなる凹部直上の半導体膜には、結晶欠陥が多く存在する。この半導体装置の半導体膜に結晶欠陥が存在すると、キャリアが結晶欠陥で散乱されてしまう為、半導体装置の電気特性が低下する。上記アクティブマトリクス基板の製造方法によれば、略単結晶状態の半導体膜のうち、凹部を含まない領域を半導体膜として有する半導体装置を形成しているので、電気特性の優れた半導体装置を有するアクティブマトリクス基板を製造することができる。
【００１６】
また、本発明の一態様に係るアクティブマトリクス基板の製造方法によれば、前記半導体装置を形成する工程において、前記半導体装置は、前記略単結晶状態の半導体膜のうち、前記島状遮光膜上の領域に形成することを特徴とする。
【００１７】
半導体装置の半導体膜は島状遮光膜上の領域に全て含まれることが望ましい。上記アクティブマトリクス基板の製造方法によれば、遮光膜によって半導体装置の半導体膜への光入射を防ぐことができるので、半導体装置の光リーク電流を抑制することができる。従って、光入射に対する特性変化の少ないアクティブマトリクス基板を製造することができる。島状遮光膜の端部に半導体装置の半導体膜がかかっていると、半導体膜には島状遮光膜による段差が生じてしまう。半導体膜に段差があると、段差部における局所的な膜厚や電界の変化が生じてしまい、半導体装置の電気特性が不安定になってしまう。半導体膜が島状遮光膜上の領域に全て含まれていれば、半導体膜には遮光膜による段差は無くなるので、良好な電気特性を示す半導体装置が得られる。
【００１８】
本発明の一態様に係るアクティブマトリクス基板は、負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されたアクティブマトリクス基板であって、基板上に形成された島状遮光膜と、前記基板上と前記島状遮光膜上とに形成された絶縁膜と、前記遮光膜上の前記絶縁膜に形成された凹部と、前記凹部周辺の前記絶縁膜上に形成された略単結晶状態の半導体膜と、前記略単結晶状態の半導体膜を有する半導体装置で形成される前記負荷回路及び前記駆動回路と、を含むことを特徴とする。
【００１９】
上記アクティブマトリクス基板によれば、遮光膜上の絶縁膜にグレイン・フィルタとなる凹部が形成されている。すなわち、全てのグレイン・フィルタの下には、遮光膜が形成されている。負荷回路領域はもちろん、駆動回路領域にも遮光膜が存在しているのである。光が入射しない駆動回路領域には光リーク電流低減の為の遮光膜は本来必要ないが、本発明では駆動回路領域にも遮光膜があるので、基板全体においてグレイン・フィルタが均一な形状となっている。更に、グレイン・フィルタを中心とする略単結晶状態の半導体膜において、基板面内で膜質及び結晶粒径のばらつきが無い。つまり、基板全体において半導体装置が優れた特性を示す。また、遮光膜によって、半導体装置の光リーク電流が抑制されている。このように、本発明のアクティブマトリクス基板は、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板である。
【００２０】
また、本発明の一態様に係るアクティブマトリクス基板によれば、前記半導体装置の半導体膜に前記凹部を含まないことを特徴とする。
【００２１】
グレイン・フィルタとなる凹部直上の半導体膜には、結晶欠陥が多く存在する。この半導体装置の半導体膜に結晶欠陥が存在すると、キャリアが結晶欠陥で散乱されてしまう為、半導体装置の電気特性が低下する。上記アクティブマトリクス基板では、半導体装置の半導体膜が凹部を含まない略単結晶状態の半導体膜から成るので、電気特性の優れた半導体装置を有するアクティブマトリクス基板となる。
【００２２】
また、本発明の一態様に係るアクティブマトリクス基板によれば、前記半導体装置の半導体膜の下方には前記島状遮光膜が形成されていることを特徴とする。
【００２３】
半導体装置の半導体膜は島状遮光膜上の領域に全て含まれることが望ましい。上記アクティブマトリクス基板によれば、遮光膜によって半導体装置の半導体膜への光入射を防ぐことができるので、半導体装置の光リーク電流を抑制することができる。従って、光入射に対する特性変化の少ないアクティブマトリクス基板となる。島状遮光膜の端部に半導体装置の半導体膜がかかっていると、半導体膜には島状遮光膜による段差が生じてしまう。半導体膜に段差があると、段差部における局所的な膜厚や電界の変化が生じてしまい、半導体装置の電気特性が不安定になってしまう。半導体膜が島状遮光膜上の領域に全て含まれていれば、半導体膜には遮光膜による段差は無くなるので、良好な電気特性を示す半導体装置が得られる。
【００２４】
また、本発明の一態様に係るアクティブマトリクス基板によれば、前記負荷回路は、複数の走査線と、前記複数の走査線の各々に交差するように設けられた複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備えることを特徴とする。
【００２５】
また、本発明の一態様に係る電気光学装置によれば、上記のアクティブマトリクス基板と、一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、を備えたことを特徴とする。
【００２６】
また、本発明の一態様によれば、上記のアクティブマトリクス基板を備えることを特徴とする電子機器も提供する。
【００２７】
これらは、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板を備える高性能な電気光学装置及び電子機器である。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を参照して説明する。
【００２９】
（実施例１）
図１から図６は、本発明の実施例１としてのアクティブマトリクス基板の製造方法についての説明図である。
【００３０】
図１（ａ）に示すように、基板としての石英基板１０上に、スパッタリング法等により、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の少なくとも一つを含む金属或いは金属シリサイド膜を、膜厚１００ｎｍから５００ｎｍ程度に形成する。そして、フォト・リソグラフィ法によって前記金属或いは金属シリサイド膜を島状に加工し、遮光膜１１を形成する。遮光膜１１はアクティブマトリクス基板の負荷回路領域だけでなく、駆動回路領域にも形成される。
【００３１】
次に、石英基板１０と遮光膜１１の上に、第一絶縁膜としての酸化珪素膜１２を形成する。低圧化学気相堆積法（ＬＰＣＶＤ法）により、ＴＥＯＳを原料として、膜厚８００ｎｍの酸化珪素膜を形成する。堆積方法はＬＰＣＶＤ法以外でも良く、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等を用いても良い。また、膜厚は５００ｎｍから１．５μｍ程度であれば好ましい。
【００３２】
第一絶縁膜１２を形成した後、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等によって、第一絶縁膜膜１２を平坦化及び薄膜化しても良い。第一絶縁膜１２を平坦化することによって、後に形成する半導体膜を平坦に形成することができるので、半導体膜の溶融・結晶化が行い易くなる。また、半導体装置の半導体膜が平坦になるので、良好な電気特性を示す半導体装置を形成することができる。
【００３３】
次に、図１（ｂ）に示すように、前記第一絶縁膜１２に対して、凹部１３を形成する。凹部１３は、直径が１μｍ、深さが第一絶縁膜１２の膜厚と同じ８００ｎｍ程度の円筒状にする。凹部１３は上記以外にも、直径または一辺が０．７５μｍ以上１．５μｍ以下程度の円筒状または角柱状でも良い。凹部１３の深さは第一絶縁膜１２の膜厚程度、または１μｍ以上が好ましい。石英基板１０上に形成される全ての凹部１３は遮光膜１１の上に形成される。
【００３４】
次に、図１（ｃ）に示すように、前記第一絶縁膜１２上と凹部１３内に、低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）等により、第二絶縁膜としての酸化珪素膜１４を形成する。第二絶縁膜１４の形成により、凹部１３の穴径を小さくし、これをグレイン・フィルタ１５とする。グレイン・フィルタ１５は、直径５０ｎｍ以上１５０ｎｍ以下程度、深さ７５０ｎｍ程度以上の円筒状に形成することが好適である。ここでは、ＴＥＯＳを原料としたＬＰＣＶＤ法により、酸化珪素膜を膜厚６００ｎｍ形成し、直径１００ｎｍ程度で深さ９００ｎｍ程度の円筒状のグレイン・フィルタを形成した。なお、グレイン・フィルタ１５は、円筒状以外の形状（例えば、角柱状など）としてもよい。このグレイン・フィルタ１５は、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。
【００３５】
次に、図１（ｄ）に示すように、ＬＰＣＶＤ法などの製膜法によって、第二絶縁膜１４とグレイン・フィルタ１５内に半導体膜としての非晶質珪素膜１６を形成する。この半導体膜１６の膜厚は、５０ｎｍ以上３００ｎｍ以下にする。なお、半導体膜１６としては、非晶質珪素膜に代えて、多結晶珪素膜を形成してもよい。
【００３６】
ここで半導体膜１６は、前記グレイン・フィルタ１５を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、半導体膜の膜厚は３０ｎｍ程度以上必要となる。仮にこれより薄い半導体膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合、原理的には半導体膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に半導体膜の堆積時にはグレイン・フィルタ内部まで十分に半導体を供給することができない。これらのことから、後に述べる半導体膜の略単結晶粒成長を安定的に行うためには、半導体膜１６の最小膜厚は３０ｎｍとなる。最小膜厚は３０ｎｍであるが、半導体膜の結晶成長は半導体膜の膜厚が厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜１６の膜厚が５０ｎｍ以上であれば、良好な結晶化を行うことができる。
【００３７】
例えば。本願発明者らの実験では、半導体膜厚が５０ｎｍの場合には最大結晶粒径は約３．０μｍであったが、半導体膜厚を１００ｎｍとすると最大結晶粒径は約４．０μｍとなり、半導体膜厚を２５０ｎｍとすると最大結晶粒径は約６．５μｍとなった。この様に、半導体膜の膜厚が厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると熱処理装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、半導体膜１６の最大膜厚は３００ｎｍ程度である。３００ｎｍ以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。
【００３８】
次に、図２（ａ）に示すように、半導体膜としての珪素膜１６に対して、熱処理としてのレーザ光１７の照射を行う。このレーザ光照射は、例えば、波長３０８ｎｍ、パルス幅約２００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、レーザ光１７のエネルギー密度が０．４〜１．５Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光１７は、そのほとんどが珪素膜１６の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素の吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００３９】
ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅２０ｎｓ乃至３０ｎｓ程度のエキシマレーザ光よりも、パルス幅１５０ｎｓ乃至２５０ｎｓ程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Ｅｘｐｅｒｉｍｅｎｔａｌ  ａｎｄ  ｎｕｍｅｒｉｃａｌ  ａｎａｌｙｓｉｓ  ｏｆ  ｓｕｒｆａｃｅ  ｍｅｌｔ  ｄｙｎａｍｉｃｓ  ｉｎ  ２００  ｎｓ−ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｏｆ  ａ−Ｓｉ  ｆｉｌｍｓ  ｏｎ  ｇｌａｓｓ」（Ｅ．Ｆｏｇａｒａｓｓｙら、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３８３、２００１、ｐ．４８−５２）に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚１００ｎｍの場合には、直径約４μｍの略単結晶粒の形成を確認している。これに対して先に挙げたＲ．Ｉｓｈｉｈａｒａらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が９０ｎｍの時の略単結晶粒の最大粒径は約２．５μｍである。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十％程度大きな結晶粒の成長が実現できる。
【００４０】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ光照射時に珪素膜試料を２００℃程度に加熱しておくことにより、珪素膜厚１００ｎｍの試料では略単結晶粒の最大粒径約７μｍ、同膜厚１５０ｎｍの試料では約８μｍの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ光照射時の珪素膜試料の加熱温度は２００℃程度から５００℃程度が好ましい。
【００４１】
一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開２０００-３６４６４や特開平７-２８３１５１にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、グレイン・フィルタを形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ光照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十％大きな結晶粒の形成が実現する。
【００４２】
上述したレーザ光照射の条件は、適宜に選択することにより、珪素膜１６を、グレイン・フィルタ１５内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ光照射後の珪素の結晶成長は、グレイン・フィルタ１５内の前記非溶融状態の珪素近傍で先に始まり、珪素膜１６の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００４３】
レーザ光照射後のグレイン・フィルタ１５の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ１５の横方向の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ１５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、珪素膜１６の略完全溶融状態の部分では、グレイン・フィルタ１５の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図２（ｂ）に示すように、グレイン・フィルタ１５を中心とした珪素の略単結晶粒１６ａが形成される。
【００４４】
図４は、基板１０上に形成される珪素の略単結晶粒１６ａを示す平面図である。同図に示すように、珪素の略単結晶粒１６ａは、グレイン・フィルタ１５を略中心とした範囲に形成される。このような略単結晶粒１６ａを用いて、以下に述べるように半導体装置を形成する。
【００４５】
半導体膜１６に光を照射して結晶化した後、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等によって、半導体膜１６を平坦化及び薄膜化しても良い。半導体膜１６を薄膜化することによって、電気特性の良い半導体装置を形成することができる。
【００４６】
次に、図２（ｃ）に示すように、フォト・リソグラフィ法によって、前記半導体膜１６及び略単結晶粒１６ａを加工し、島状半導体膜１６ｂを形成する。島状半導体膜１６ｂはグレイン・フィルタ１５を含まないことが望ましい。また、少なくとも負荷回路領域において、島状半導体膜１６ｂは遮光膜１１上に形成されていることが望ましい。
【００４７】
図５は略単結晶粒１６ａと島状半導体膜１６ｂ及びグレイン・フィルタ１５の位置関係を示す平面図である。図５の一点鎖線ＡＡ'の断面図が図１から図３に対応する。
【００４８】
次に、図３に示すように、ゲート絶縁膜としての酸化珪素膜１８を形成する。ゲート絶縁膜としての酸化珪素膜は珪素膜を熱酸化あるいはプラズマ酸化して形成しても良いし、ＬＰＣＶＤ法やＰＥＣＶＤ法によって堆積しても良い。
【００４９】
次に、ゲート絶縁膜１８上に、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜等を形成し、それを島状にパターニングすることによって、図３及び図５に示すようなゲート電極１９を形成する。
【００５０】
次に、ゲート電極１９をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込み、半導体膜にチャネル形成領域１６ｃ、ソース領域１６ｄ、ドレイン領域１６ｅを形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、熱処理を行って不純物元素を活性化し、Ｎ型の半導体装置を形成する。言うまでも無く、Ｐ型の半導体装置を形成することもできる。なお、不純物元素の活性化は、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍから４００ｍＪ／ｃｍ2 程度のエネルギー密度に調整して照射しても良い。チャネル形成領域１６ｃが略単結晶半導体膜１６ａに形成されていることが分かる。
【００５１】
その後、層間絶縁膜としての酸化珪素膜２０をＬＰＣＶＤ法やＰＥＣＶＤ法等によって形成する。次に、前記層間絶縁膜２０、ゲート絶縁膜１８を貫通してソース領域１６ｄ及びドレイン領域１６ｅのそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法等の成膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極２１及びドレイン電極２２を形成する。以上に説明した製造方法によって、図３に示すような半導体装置が製造される。
【００５２】
図６は図３の半導体装置を用いたアクティブマトリクス基板である。３０は駆動回路領域における半導体装置、３１は負荷回路領域における半導体装置である。駆動回路領域の半導体装置３０にも、負荷回路領域の半導体装置３１にも遮光膜１１が形成されている。
【００５３】
図３のような半導体装置を形成した後、図６に示すように第二層間絶縁膜２３を形成する。次に負荷回路領域において、前記第二層間絶縁膜２３を貫通してドレイン電極２２に至るコンタクトホールを形成し、コンタクトホール内及び第二層間絶縁膜２３上にスパッタリング法等の成膜法によってＩＴＯ等の透明導電膜を形成し、パターニングすることによって、画素電極２４を形成する。以上説明した製造方法によって、図６に示すようなアクティブマトリクス基板が製造される。但し、上記説明では、負荷回路領域の容量の形成については省略してある。
【００５４】
このように、実施例１のアクティブマトリクス基板の製造方法では、負荷回路領域にも駆動回路領域にも遮光膜が存在するので所望の形状を持つグレイン・フィルタを形成することができ、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板を製造することができる。
【００５５】
（実施例２）
図３と図６を用いて、本発明の実施例２としてのアクティブマトリクス基板について説明する。
【００５６】
図３に示すように、基板としての石英基板１０上に、島状の遮光膜１１が形成されている。遮光膜１１は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の少なくとも一つを含む金属或いは金属シリサイド膜から成り、膜厚は１００ｎｍから５００ｎｍ程度である。遮光膜１１はアクティブマトリクス基板の負荷回路領域だけでなく、駆動回路領域にも形成されている。
【００５７】
石英基板１０と遮光膜１１の上に、絶縁膜としての酸化珪素膜１２および１４が形成されており、絶縁膜１４には微細な穴であるグレイン・フィルタ１５が形成されている。グレイン・フィルタ１５は遮光膜１１の上に形成されている。グレイン・フィルタ１５は、直径５０ｎｍ以上１５０ｎｍ以下程度、深さ７５０ｎｍ程度以上の円筒状であることが好適であるが、円筒状以外の形状（例えば、角柱状など）でも良い。
【００５８】
絶縁膜１４上に島状半導体膜としての略単結晶粒から成る珪素膜が形成されており、前記珪素膜には半導体装置のチャネル形成領域１６ｃ、ソース領域１６ｄ、ドレイン領域１６ｅが形成されている。島状半導体膜１６はグレイン・フィルタ１５を含まないことが望ましい。また、負荷回路領域において、島状半導体膜１６は遮光膜１１上に形成されていることが望ましい。
【００５９】
島状半導体膜上にはゲート絶縁膜としての酸化珪素膜１８が形成されており、ゲート絶縁膜１８上には、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜等から成るゲート電極１９が形成されている。
【００６０】
更に、層間絶縁膜としての酸化珪素膜２０が形成されており、アルミニウムやタングステン等の金属から成るソース電極２１及びドレイン電極２２が形成されている。
【００６１】
図６は図３の半導体装置を用いたアクティブマトリクス基板である。３０は駆動回路領域における半導体装置、３１は負荷回路領域における半導体装置である。駆動回路領域の半導体装置３０にも、負荷回路領域の半導体装置３１にも遮光膜１１が形成されている。
【００６２】
図３のような半導体装置の上に第二層間絶縁膜２３が形成されている。そして、負荷回路領域においては、半導体装置のドレイン電極２２に接続されたＩＴＯ等の透明導電膜から成る画素電極２４が形成されている。上記説明では、負荷回路領域の容量については省略してある。
【００６３】
このように、実施例２のアクティブマトリクス基板は、負荷回路領域にも駆動回路領域にも遮光膜が存在するので、所望の形状を持つグレイン・フィルタが形成されており、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板となる。
【００６４】
（実施例３）
図７に、本発明に係る電気光学装置の例として液晶表示装置１００を示す。
【００６５】
図７に示すように、液晶表示装置１００は、ＴＦＴ１が形成された側の素子基板５２と対向基板５３とが対向配置され、これらの素子基板（アクティブマトリクス基板）５２と対向基板５３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００６６】
液晶表示装置１００は、互いに交差してなる多数のデータ線５４及び多数の走査線５５を有する画素回路が形成された表示画素領域と、これらデータ線５４及び走査線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００６７】
素子基板５２の内面側に配された各データ線５４と各走査線５５の交差部には、対応する各画素電極５７（負荷）のスイッチング動作を行うＴＦＴ１が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ１と１つの画素電極５７とが設けられている。また、対向基板５３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極５８が形成されている。
【００６８】
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。
【００６９】
（実施例４）
図８は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
【００７０】
図８（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００７１】
図８（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００７２】
図８（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００７３】
図８（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００７４】
図８（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該リア型プロジェクター２７０は、電気光学装置（表示パネル）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００７５】
図８（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該フロント型プロジェクター２８０は、電気光学装置（表示パネル）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００７６】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００７７】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、ＴＦＴ（半導体素子）を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を備えるものであってもよい。また、ＴＦＴとして、トップゲート型の構造を例示したが、ボトムゲート型のＴＦＴも同様に用いることができる。
【産業上の利用可能性】
【００７８】
以上説明したように、本発明によれば、所望の形状を持つグレイン・フィルタを形成することができ、半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板を製造することができる。
【００７９】
本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００８０】
また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ（所謂ＰＤＡ）の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。
【００８１】
本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施例１に示すアクティブマトリクス基板の製造方法を説明する断面図である。
【図２】本発明の実施例１に示すアクティブマトリクス基板の製造方法を説明する断面図である。
【図３】本発明の実施例１に示すアクティブマトリクス基板の製造方法及び実施例２に示すアクティブマトリクス基板を説明する断面図である。
【図４】本発明の実施例１に示すアクティブマトリクス基板の製造方法を説明する平面図である。
【図５】本発明の実施例１に示すアクティブマトリクス基板の製造方法を説明する平面図である。
【図６】本発明の実施例１に示すアクティブマトリクス基板の製造方法及び実施例２に示すアクティブマトリクス基板を説明する断面図である。
【図７】本発明の実施例３に示す電気光学装置の接続図である。
【図８】本発明の実施例４に示す電子機器を示す図である。
【符号の説明】
【００８３】
１・・・ＴＦＴ
１０・・・基板
１１・・・遮光膜
１２・・・第一絶縁膜
１３・・・凹部
１４・・・第二絶縁膜
１５・・・グレイン・フィルタ
１６・・・半導体膜
１６ａ・・・略単結晶半導体膜
１６ｂ・・・島状の略単結晶半導体膜
１６ｃ・・・チャネル形成領域
１６ｄ・・・ソース領域
１６ｅ・・・ドレイン領域
１７・・・レーザ光
１８・・・ゲート絶縁膜
１９・・・ゲート電極
２０・・・層間絶縁膜
２１・・・ソース電極
２２・・・ドレイン電極
２３・・・第二層間絶縁膜
２４・・・画素電極
３０・・・駆動回路領域の半導体装置
３１・・・負荷回路領域の半導体装置
５２・・・素子基板
５３・・・対向基板
５４・・・データ線
５５・・・走査線
５７・・・画素電極
５８・・・共通電極
６０、６１、６２、６３・・・駆動回路
１００・・・電気光学装置
２３０・・・携帯電話
２３１・・・アンテナ部
２３２・・・音声出力部
２３３、２４３・・・音声入力部
２３４、２４２、２５２・・・操作部
２４０・・・ビデオカメラ
２４１・・・受像部
２５０・・・コンピュータ
２５１・・・カメラ部
２６０・・・ヘッドマウントディスプレイ
２６１・・・バンド部
２６２・・・光学系収納部
２７０、２８０・・・プロジェクター
２７１、２８２・・・筐体
２７２・・・光源
２７３・・・合成光学系
２７４、２７５・・・ミラー
２８１・・・光学系
２８３・・・スクリーン
【図１】
2007149803.tif 000003
【図２】
2007149803.tif 000004
【図３】
2007149803.tif 000005
【図４】
2007149803.tif 000006
【図５】
2007149803.tif 000007
【図６】
2007149803.tif 000008
【図７】
2007149803.tif 000009
【図８】
2007149803.tif 000010