(57)【要約】【課題】集積型電子部品を構成するのに適した電子部品を提供すること。【解決手段】本発明の電子部品Ｘ１は、例えば、基材Ｓと、キャパシタ部１０と、配線部４０とを備える。キャパシタ部１０は、基材Ｓ上に設けられた電極部１１、当該電極部１１に対向する第１面１２ａおよび当該第１面１２ａとは反対の第２面１２ｂを有する電極部１２、並びに、両電極部１１，１２の間に介在する誘電体部１３、からなる積層構造を有する。配線部４０は、基材Ｓ側の面４３ａを有して電極部１２の第２面１２ｂ側に当該面４３ａにて接合するビア部４３Ａを有する。ビア部４３Ａの面４３ａは、電極部１２の第２面１２ｂの縁端１２ｂ’の外側に広がる延出領域４３ａ’’を有する。【選択図】図２
2007149827.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材側の面を有して前記第２電極部の前記第２面側に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記ビア部の前記基材側面は、前記キャパシタ部の前記第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記第２電極部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
【請求項２】
基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材に沿って延び且つ前記第２電極部の前記第２面側に接合する部位、を有する配線部と、を備える電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記第２電極部の第２面の少なくとも一部が露出するように配線部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
【請求項３】
基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材側の第１面および当該第１面とは反対の第２面を有する内側先端部、を有して前記基材上に設けられたスパイラルコイルと、
前記基材側の面を有して前記内側先端部の前記第２面に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記ビア部の前記基材側面は、前記内側先端部の前記第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位および内側先端部を有するスパイラルコイルを基材上に形成した後、当該第１部位およびスパイラルコイルを覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記内側先端部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
【請求項４】
基材と、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材側の面を有して前記第２電極部の前記第２面側に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記基材側面は、前記第２面の縁端の外側に広がる延出領域を有する、電子部品。
【請求項５】
前記第２面は、前記基材側面の周端より内側に位置する、請求項４に記載の電子部品。
【請求項６】
基材と、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材に沿って延び且つ前記第２電極部の前記第２面側に接合する部位、を有する配線部と、を備える電子部品。
【請求項７】
前記基材上に設けられた受動部品を更に備え、前記配線部は、当該受動部品と前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、請求項４から６のいずれか一つに記載の電子部品。
【請求項８】
前記基材上に設けられた電極パッドを更に備え、前記配線部は、当該電極パッドと前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、請求項４から７のいずれか一つに記載の電子部品。
【請求項９】
基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する内側先端部、を有して前記基材上に設けられたスパイラルコイルと、
前記基材側の面を有して前記内側先端部の前記第２面に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記基材側面は、前記第２面の縁端の外側に広がる延出領域を有する、電子部品。
【請求項１０】
前記第２面は、前記基材側面の周端より内側に位置する、請求項９に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタやインダクタを構成要素として含む電子部品の技術に関する。
【背景技術】
【０００２】
携帯電話やワイヤレスＬＡＮ等のＲＦ（radio frequency）システムにおいては、システムを構成する機能的デバイス間の良好な信号伝達を実現すべく、当該信号について位相マッチングを施す必要がある。そのため、各デバイスの信号入出力部には、一般に、キャパシタやインダクタ等の受動部品を構成要素として含む受動素子が、信号の位相を調整するための位相器として設けられる。
【０００３】
一方、ＲＦシステムにおいては、高機能を実現するために要する部品の増加などに伴い、各部品の小型化に対する要求が高まっている。小型化の観点から、上述の受動素子（位相器）としては、半導体プロセス技術を利用して製造される、所定の複数の受動部品（キャパシタ，インダクタ，抵抗，フィルタ等）が高密度に集積化された集積型電子部品が採用される場合がある。集積型電子部品に関する技術については、例えば下記の特許文献１，２に記載されている。
【０００４】
【特許文献１】特開平４−６１２６４号公報
【特許文献２】特開２００２−３３２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２１は、本発明に関連する技術に係る集積型電子部品Ｘ３の部分断面図である。集積型電子部品Ｘ３は、本発明者らの作製したものであり、本発明に基づく日本国特許出願の時点において未だ公には知られていない。
【０００６】
集積型電子部品Ｘ３は、基板９１と、キャパシタ９２と、スパイラルコイル９３（図２１では、一部の構成導線の横断面を表す）と、電極パッド９４と、配線９５と、保護膜９６とを備える。キャパシタ９２は、電極膜９２ａ，９２ｂおよび誘電体膜９２ｃからなる積層構造を有する。スパイラルコイル９３は、基板９１上にパターン形成された平面渦巻形のインダクタであり、渦巻形状の最内端に位置する内側先端部９３ａを有する。電極パッド９４は、外部接続用のパッドである。配線９５は、基板９１上にパターン形成された第１配線部９５ａと、主に保護膜９６上にパターン形成された第２配線部９５ｂと、ビア９５ｃとからなる。キャパシタ９２の電極膜９２ａと電極パッド９４は直接に電気的に接続している。キャパシタ９２の電極膜９２ｂには、配線９５の一のビア９５ｃが接合している。スパイラルコイル９３の内側先端部９３ａには、配線９５の他の一のビア９５ｃが接合している。保護膜９６は、基板９１上のキャパシタ９２およびスパイラルコイル９３を覆うように設けられている。
【０００７】
図２２および図２３は、集積型電子部品Ｘ３の製造方法を表す。集積型電子部品Ｘ３の製造においては、まず、図２１（ａ）に示すように、キャパシタ９２の電極膜９２ａを基板９１上にパターン形成する。次に、図２１（ｂ）に示すように、電極膜９２ａ上に誘電体膜９２ｃをパターン形成する。次に、電気めっき法により、図２１（ｃ）に示すように、キャパシタ９２の電極膜９２ｂ、スパイラルコイル９３（内側先端部９３ａを含む）、および配線９５の第１配線部９５ａを形成する。次に、図２１（ｄ）に示すように、基板９１上に絶縁膜９６’を形成する。
【０００８】
次に、図２３（ａ）に示すように、絶縁膜９６’上にレジストパターン９７を形成する。レジストパターン９７は、配線９５のビア９５ｃのパターン形状に対応する開口部９７ａ、および、電極パッド９４のパターン形状に対応する開口部９７ｂを有する。次に、図２３（ｂ）に示すように、レジストパターン９７をマスクとして利用して行うウエットエッチング法により、絶縁膜９６’に対してエッチング処理を施す。これにより、ビア９５ｃ形成用の開口部９６ａおよび電極パッド９４形成用の開口部９６ｂを有する保護膜９６が形成される。次に、図２３（ｃ）に示すように、レジストパターン９７を除去する。次に、電気めっき法により、図２３（ｄ）に示すように、ビア９５ｃ、第２配線部９５ｂ、および電極パッド９４を形成する。以上のようにして、集積型電子部品Ｘ３は製造される。
【０００９】
集積型電子部品Ｘ３においては、インダクタとしてのスパイラルコイル９３と、スパイラルコイル９３の上方に位置する第２配線部９５ｂとの間に不当な電磁気的相互作用が生ずるのを防止すべく、保護膜９６については充分な厚さ（スパイラルコイル９３とその上方の第２配線部９５ｂとの間の距離が例えば１０μｍ以上となるような厚さ）が要求される。保護膜９６が厚いほど、図２３（ｂ）を参照して上述した工程において、径Ｒ３’の小さな開口部９６ａを形成することは困難となり、従って、径Ｒ３の小さなビア９５ｃを形成することは困難となる。そのため、保護膜９６が厚いほど、各ビア９５ｃについて設定可能な最小の径Ｒ３（図２１および図２３（ｄ）に示す）は大きくなる。すなわち、保護膜９６について設定される厚さに応じて、各ビア９５ｃの径Ｒ３について設定可能な下限が制限される。
【００１０】
また、集積型電子部品Ｘ３においては、キャパシタ９２の電極膜９２ｂについて図２１に示す長さＬ５を、電極膜９２ｂに接合するビア９５ｃの径Ｒ３より小さく設定することはできない。電極膜９２ｂの長さＬ５を当該ビア９５ｃの径Ｒ３より仮に小さく設定すると、図２３（ｂ）を参照して上述した工程では、例えば図２４（ａ）に示すように、電極膜９２ａに至る電極パッド９４形成用の開口部９６ｂが形成されるのとともに（電極膜９２ａに至る電極パッド９４形成用の開口部９６ｂが形成されるまでエッチング処理を行う必要がある）、誘電体膜９２ｃに至る開口部９６ａが形成されてしまう（誘電体膜９２ｃのサイズによっては開口部９６ａは電極膜９２ａにも至る場合がある）。このような開口部９６ａが形成されたうえで、図２３（ｄ）を参照して上述した工程を実行すると、図２４（ｂ）に示すように、電極膜９２ｂに加えて誘電体膜９２ｃにも接合するビア９５ｃが形成されてしまう（誘電体膜９２ｃのサイズによっては当該ビア９５ｃは電極膜９２ａにも接合する場合がある）。このようなビア９５ｃが形成されると、キャパシタ９２の特性ひいては集積型電子部品Ｘ３の特性が阻害される。そのため、集積型電子部品Ｘ３では、電極膜９２ｂに接合するビア９５ｃの径Ｒ３に対して充分に大きな長さＬ５を（ないし充分な広がりサイズを）有する電極膜９２ｂを設けなければならない。
【００１１】
集積型電子部品Ｘ３の小型化の要請に応えつつキャパシタ９２において静電容量の低減を図るためには、例えば長さＬ５を小さく設定することにより、電極膜９２ｂの広がりサイズを小さく設定する必要がある。しかしながら、上述のように、保護膜９６について設定される厚さに応じて、ビア９５ｃの径Ｒ３について設定可能な下限は制限されるとともに、電極膜９２ｂに接合するビア９５ｃの径Ｒ３に対して充分に大きな長さＬ５を（ないし充分な広がりサイズ）を有する電極膜９２ｂを設けなければならない。そのため、集積型電子部品Ｘ３においては、小型化の要請に応えつつ、キャパシタ９２において要求される小さな静電容量を実現するのが困難な場合がある。
【００１２】
一方、集積型電子部品Ｘ３においては、スパイラルコイル９３の内側先端部９３ａについて図２１に示す長さＬ６を、内側先端部９３ａに接合するビア９５ｃの径Ｒ３より小さく設定することは好ましくない。内側先端部９３ａの長さＬ６を当該ビア９５ｃの径Ｒ３より仮に小さく設定すると、図２３（ｂ）を参照して上述した工程では、例えば図２５（ａ）に示すように、電極膜９２ａに至る開口部９６ｂが形成されるのとともに（電極膜９２ａに至る電極パッド９４形成用の開口部９６ｂが形成されるまでエッチング処理を行う必要がある）、基板９１に至る開口部９６ａが形成されてしまう。このような開口部９６ａが形成されたうえで、図２３（ｄ）を参照して上述した工程を実行すると、図２５（ｂ）に示すように、基板９１に至って体積の大きなビア９５ｃが形成されてしまう。このようなビア９５ｃは、スパイラルコイル９３のＱ値の低下を招来する場合があり、好ましくない。そのため、集積型電子部品Ｘ３では、内側先端部９３ａに接合するビア９５ｃの径Ｒ３に対して充分に大きな長さＬ６を（ないし充分な広がりサイズを）有する内側先端部９３ａが設けられる。
【００１３】
集積型電子部品Ｘ３の小型化の要請に応えつつスパイラルコイル９３においてＱ値の上昇を図るためには、例えば長さＬ６を小さく設定することにより、内側先端部９３ａの広がりサイズを小さく設定する必要がある。しかしながら、上述のように、保護膜９６について設定される厚さに応じて、ビア９５ｃの径Ｒ３について設定可能な下限は制限されるとともに、内側先端部９３ａに接合するビア９５ｃの径Ｒ３に対して充分に大きな長さＬ６を（ないし充分な広がりサイズ）を有する内側先端部９３ａを設けるのが好ましい。そのため、集積型電子部品Ｘ３においては、小型化の要請に応えつつ、スパイラルコイル９３において要求される高いＱ値を実現するのが困難な場合がある。
【００１４】
本発明は、以上のような事情の下で考え出されたものであり、集積型電子部品を構成するのに適した電子部品を製造するための方法、および、集積型電子部品を構成するのに適した電子部品、を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の側面によると電子部品製造方法が提供される。本方法は、基材と、基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで基材上に設けられた電極パッドと、基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、基材側の面を有して第２電極部の第２面側に当該基材側面にて接合するビア部、を有する配線部とを備え、ビア部の基材側面は、キャパシタ部の第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するためのものである。本方法は、少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように基材上に絶縁膜を形成する工程と、絶縁膜に対し、第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、第２電極部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程（開口部形成工程）と、を含む。開口部形成工程は、絶縁膜上に設けられた所定のレジストパターンをマスクとして利用して行う、当該レジストパターン側からの絶縁膜に対するエッチング処理（例えばウエットエッチング処理）により、実行する。
【００１６】
本方法の開口部形成工程では、電極パッドの一部を構成することとなる第１部位の第２面の少なくとも一部と、キャパシタ部の第２電極部の第２面の少なくとも一部とが適切に露出した時点で、エッチング処理を停止することができるので、誘電体膜や第１電極部に至るビア部形成用の開口部が形成されるのを回避することができる。そのため、開口部形成工程の後に、例えば電気めっき法によりビア部形成用開口部内に導体材料を堆積させて、第２電極部に接合するビア部を形成する際には、誘電体膜や第１電極部に接するビア部が形成されるのを回避することができる。したがって、本方法により製造される電子部品では、キャパシタ部の第２電極部の広がりサイズについて、当該第２電極部に接合するビア部の広がりサイズ（例えば径）による制約を受けずに、自由度高く小さく設定することができる。このような電子部品は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００１７】
本発明の第２の側面によると電子部品製造方法が提供される。本方法は、基材と、基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで基材上に設けられた電極パッドと、基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、基材に沿って延び且つ第２電極部の第２面側に接合する部位、を有する配線部と、を備える電子部品を製造するためのものである。本方法は、少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように基材上に絶縁膜を形成する工程と、絶縁膜に対し、第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、第２電極部の第２面の少なくとも一部が露出するように配線部形成用の開口部を形成する工程（開口部形成工程）と、を含む。開口部形成工程は、絶縁膜上に設けられた所定のレジストパターンをマスクとして利用して行う、当該レジストパターン側からの絶縁膜に対するエッチング処理（例えばウエットエッチング処理）により、実行する。
【００１８】
このような方法の開口部形成工程では、電極パッドの一部を構成することとなる第１部位の第２面の少なくとも一部と、キャパシタ部の第２電極部の第２面の少なくとも一部とが適切に露出した時点で、エッチング処理を停止することができるので、誘電体膜や第１電極部に至る配線部形成用の開口部が形成されるのを回避することができる。そのため、開口部形成工程の後に、例えば電気めっき法により配線部形成用開口部内に導体材料を堆積させて、第２電極部に接合する配線部を形成する際には、誘電体膜や第１電極部に接する配線部が形成されるのを回避することができる。したがって、本方法により製造される電子部品では、キャパシタ部の第２電極部の広がりサイズについて、当該第２電極部に接合する配線部の形状による制約を受けずに、自由度高く小さく設定することができる。このような電子部品は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００１９】
本発明の第３の側面によると電子部品製造方法が提供される。本方法は、基材と、基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで基材上に設けられた電極パッドと、基材側の第１面および当該第１面とは反対の第２面を有する内側先端部、を有して基材上に設けられたスパイラルコイルと、基材側の面を有して内側先端部の第２面に当該基材側面にて接合するビア部、を有する配線部と、を備え、ビア部の基材側面は、内側先端部の第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するためのものである。本方法は、少なくとも電極パッドの第１部位および内側先端部を有するスパイラルコイルを基材上に形成した後、当該第１部位およびスパイラルコイルを覆うように基材上に絶縁膜を形成する工程と、絶縁膜に対し、第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、内側先端部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程（開口部形成工程）と、を含む。開口部形成工程は、絶縁膜上に設けられた所定のレジストパターンをマスクとして利用して行う、当該レジストパターン側からの絶縁膜に対するエッチング処理（例えばウエットエッチング処理）により、実行する。
【００２０】
このような方法の開口部形成工程では、電極パッドの一部を構成することとなる第１部位の第２面の少なくとも一部と、スパイラルコイルの内側先端部の第２面の少なくとも一部とが適切に露出した時点で、エッチング処理を停止することができるので、基材に至るビア部形成用の開口部が形成されるのを回避することができる。そのため、開口部形成工程の後に、例えば電気めっき法によりビア部形成用開口部内に導体材料を堆積させて、内側先端部に接合するビア部を形成する際には、基材に接する配線部が形成されるのを回避することができる。したがって、本方法により製造される電子部品では、スパイラルコイルの内側先端部の広がりサイズについて、当該内側先端部に接合するビア部の広がりサイズ（例えば径）による制約を受けずに、自由度高く小さく設定することができる。このような電子部品は、当該電子部品の小型化の要請に応えつつ、スパイラルコイルにおいて要求される高いＱ値を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００２１】
本発明の第４の側面によると、基材と、キャパシタ部と、配線部とを備える電子部品が提供される。本電子部品におけるキャパシタ部は、基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有する。配線部は、基材側の面を有して第２電極部の第２面側に当該基材側面にて接合するビア部を有する。ビア部の基材側面は、第２電極部の第２面の縁端の外側に広がる延出領域を有する。本電子部品は、本発明の第１の側面に係る方法により製造することができ、本電子部品では、キャパシタ部の第２電極部の広がりサイズは、当該第２電極部に接合するビア部の広がりサイズ（例えば径）による制約を受けない。このような電子部品は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００２２】
本発明の第１の側面においては、好ましくは、キャパシタ部における第２電極部の第２面は、第２電極部に接合するビア部の基材側面の周端より内側に位置する。このような構成は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適である。
【００２３】
本発明の第５の側面によると、基材と、キャパシタ部と、配線部とを備える電子部品が提供される。本電子部品におけるキャパシタ部は、基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有する。配線部は、基材に沿って延び且つ第２電極部の第２面側に接合する部位を有する。本電子部品は、本発明の第２の側面に係る方法により製造することができ、本電子部品では、キャパシタ部の第２電極部の広がりサイズは、当該第２電極部に接合する配線部の形状による制約を受けない。このような電子部品は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００２４】
好ましくは、本発明の第４および第５の側面に係る電子部品は、基材上に設けられた受動部品を更に備え、配線部は、当該受動部品とキャパシタ部との間の電気的経路の少なくとも一部を構成する。このような構成とともに、或は、このような構成に代えて、本発明の第４および第５の側面に係る電子部品は、基材上に設けられた電極パッドを更に備え、配線部は、当該電極パッドとキャパシタ部との間の電気的経路の少なくとも一部を構成してもよい。本発明の第４および第５の側面に係る電子部品は、このような構成を具備する集積型電子部品であってもよい。
【００２５】
本発明の第６の側面によると、基材と、インダクタとしてのスパイラルコイルと、配線部とを備える。本電子部品におけるスパイラルコイルは、基材側の第１面および当該第１面とは反対の第２面を有する内側先端部を有して基材上に設けられている。配線部は、基材側の面を有して内側先端部の第２面に当該基材側面にて接合するビア部を有する。ビア部の基材側面は、内側先端部の第２面の縁端の外側に広がる延出領域を有する。本電子部品は、本発明の第３の側面に係る方法により製造することができ、本電子部品では、スパイラルコイルの内側先端部の広がりサイズは、当該内側先端部に接合するビア部の広がりサイズ（例えば径）による制約を受けない。このような電子部品は、当該電子部品の小型化の要請に応えつつ、スパイラルコイルにおいて要求される高いＱ値を実現するうえで好適であり、従って、集積型電子部品を構成するのに適する。
【００２６】
本発明の第６の側面において、好ましくは、スパイラルコイルにおける内側先端部の第２面は、第２電極部に接合するビア部の基材側面の周端より内側に位置する。このような構成は、当該電子部品の小型化の要請に応えつつ、キャパシタ部において要求される小さな静電容量を実現するうえで好適である。
【００２７】
好ましくは、本発明の第６の側面に係る電子部品は、基材上に設けられた受動部品を更に備え、配線部は、当該受動部品とスパイラルコイルとの間の電気的経路の少なくとも一部を構成する。このような構成とともに、或は、このような構成に代えて、本発明の第６の側面に係る電子部品は、基材上に設けられた電極パッドを更に備え、配線部は、当該電極パッドとスパイラルコイルとの間の電気的経路の少なくとも一部を構成してもよい。本発明の第６の側面に係る電子部品は、このような構成を具備する集積型電子部品であってもよい。
【発明を実施するための最良の形態】
【００２８】
図１から図４は、本発明の第１の実施形態に係る集積型電子部品Ｘ１を表す。図１は、集積型電子部品Ｘ１の平面図である。図２、図３、および図４は、各々、図１の線II−II、線III−III、および線IV−IVに沿った断面図である。
【００２９】
集積型電子部品Ｘ１は、基板Ｓと、キャパシタ１０と、スパイラルコイル２０Ａ，２０Ｂと、電極パッド３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと、配線４０と、保護膜５０（図１では図示略）とを備え、図５に示す回路構成を有する。
【００３０】
基板Ｓは、例えば、半導体基板、石英基板、ガラス基板、ＳＯＩ（silicon on insulator）基板、ＳＯＱ（silicon on quartz）基板、またはＳＯＧ（silicon on glass）基板である。半導体基板は、例えば、単結晶シリコンなどのシリコン材料よりなる。
【００３１】
キャパシタ１０は、図２に示すように、電極膜１１，１２および誘電体膜１３からなる積層構造を有する。電極膜１１は、基板Ｓ上にパターン形成された下位電極膜であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなり、複数の導体層よりなる多層構造を有してもよい。電極膜１１の厚さは例えば１〜５μｍである。電極膜１２は、誘電体膜１３を介して電極膜１１に対向する第１面１２ａおよび当該第１面１２ａとは反対の第２面１２ｂを有する上位電極膜であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。電極膜１２の厚さは５〜２０μｍである。誘電体膜１３は、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる。誘電体膜１３の厚さは例えば０.１〜０.５μｍである。
【００３２】
スパイラルコイル２０Ａ，２０Ｂは、各々、図１および図３に示すように、基板Ｓ上にパターン形成された平面渦巻形のインダクタであり、内側先端部２１（図３に示す）および外側先端部２２（図１に示す）を有する。内側先端部２１は、基板Ｓ側の第１面２１ａおよび当該第１面２１ａとは反対の第２面２１ｂを有する。スパイラルコイル２０Ａ，２０Ｂの厚さは例えば５〜２０μｍである。このようなスパイラルコイル２０Ａ，２０Ｂは、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。
【００３３】
電極パッド３０Ａ〜３０Ｄは、外部接続用のパッドである。図５に示すように、電極パッド３０Ａ，３０Ｂはグラウンド接続用の端子として機能するものであり、電極パッド３０Ｃ，３０Ｄは、電気信号入出力用の端子としての機能するものである。これら電極パッド３０Ａ〜３０Ｄは、各々、図４に示すように、第１部位３１および第２部位３２を含む積層構造を有する。第１部位３１は、基板Ｓ側の第１面３１ａおよび当該第１面３１ａとは反対の第２面３１ｂを有し、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。第２部位３２は、例えば、Ｎｉ母体およびその上位表面を被覆するＡｕ膜からなる。
【００３４】
配線４０は、基板Ｓ上の各コンポーネントを電気的に接続するためのものであり、図１から図３に示すように、基板Ｓ上にパターン形成された第１配線部４１と、主に保護膜５０上にパターン形成された第２配線部４２と、集積型電子部品Ｘ１の厚さ方向に延びる第３配線部としてのビア４３とからなる。ビア４３には、キャパシタ１０の電極膜１２に接合するビア４３Ａと、スパイラルコイル２０Ａ，２０Ｂの内側先端部２１に接合するビア４３Ｂと、第１配線部４１および第２配線部４２を連絡するビア４３Ｃとが含まれる。図の明確化の観点より、図１においては、配線４０のうち第１配線部４１のみをハッチングを付して表す。第１配線部４１は、上述の電極膜１１と同様に、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなり、複数の導体層よりなる多層構造を有してもよい。第１配線部４１の厚さは例えば１〜５μｍである。第２配線部４２およびビア４３は、例えばＣｕ、Ａｕ、Ａｇ、Ａｌ、またはＮｉよりなり、第２配線部４２の厚さは例えば５〜２０μｍである。
【００３５】
図２に示すように、ビア４３Ａは、基板Ｓ側の面４３ａを有し、キャパシタ１０の電極膜１２の第２面１２ｂ側に当該面４３ａにて接合する。また、ビア４３Ａは、図６に示すように、電極膜１２ａより大きな広がりサイズを有する（図６は、集積型電子部品Ｘ１におけるキャパシタ１０およびその近傍の部分拡大平面図であり、図６では、第２配線部４２および保護膜５０を省略し、電極膜１２を点線で表す）。具体的には、図２および図６に示すように、ビア４３Ａの径Ｒ１は、電極膜１２についての長さＬ１，Ｌ２より大きく、電極膜１２の第２面１２ｂは、ビア４３Ａの基板Ｓ側の面４３ａの周端４３ａ’より内側に位置し、面４３ａは、第２面１２ｂの縁端１２ｂ’の外側に広がる延出領域４３ａ’’を有する。
【００３６】
図５に示すように、キャパシタ１０は、電極パッド３０Ｃ，３０Ｄおよびスパイラルコイル２０Ａ，２０Ｂと電気的に接続されている。具体的には、図１に示すように、キャパシタ１０の電極膜１１は、一部の第１配線部４１を介して、電極パッド３０Ｃおよびスパイラルコイル２０Ａの外側先端部２２と電気的に接続され、図１および図２に示すように、キャパシタ１０の電極膜１２は、電極膜１２に接合するビア４３Ａと、ビア４３Ａと連続する第２配線部４２と、当該第２配線部４２と連続するビア４３Ｃと、ビア４３Ｃと連続する第１配線部４１とを介して、電極パッド３０Ｄおよびスパイラルコイル２０Ｂの外側先端部２２と電気的に接続されている。
【００３７】
図３に示すように、ビア４３Ｂは、基板Ｓ側の面４３ｂを有し、スパイラルコイル２０Ａまたはスパイラルコイル２０Ｂの内側先端部２１の第２面２１ｂに当該面４３ｂにて接合する。また、ビア４３Ｂは、図７に示すように、内側先端部２１より大きな広がりサイズを有する（図７は、集積型電子部品Ｘ１におけるスパイラルコイル２０Ａまたはスパイラルコイル２０Ｂおよびその近傍の部分拡大平面図であり、図７では、第２配線部４２および保護膜５０が省略されており、内側先端部２１は点線で表されている）。具体的には、ビア４３Ｂの径Ｒ２は、内側先端部２１についての長さＬ３，Ｌ４より大きく、ビア４３Ｂの基板Ｓ側の面４３ｂは、内側先端部２１における第２面２１ｂの縁端２１ｂ’の外側に広がる延出領域４３ｂ’’を有する。
【００３８】
また、図３に示すように、スパイラルコイル２０Ａ，２０Ｂは、各々、内側先端部２１に接合するビア４３Ｂと、ビア４３Ｂと連続する第２配線部４２と、当該第２配線部４２と連続するビア４３Ｃとを介して、基板Ｓ上の一部の第１配線部４１と電気的に接続されている。そして、当該第１配線部４１を介してスパイラルコイル２０Ａ，２０Ｂは電極パッド３０Ａ，３０Ｂと電気的に接続されている。
【００３９】
保護膜５０は、例えばポリイミドまたはＢＣＢ（Benzocyclobutene）よりなり、図２および図３に示すように、キャパシタ１０、スパイラルコイル２０Ａ，２０Ｂ、第１配線部４１、およびビア４３を覆う。
【００４０】
図８から図１０は、集積型電子部品Ｘ１の製造方法を表す。図８から図１０においては、図１０（ｄ）に示すキャパシタ１０、スパイラルコイル２０の一部、電極パッド３０（電極パッド３０Ａ〜３０Ｄに相当する）、および、配線４０の一部の形成過程を、一の断面の変化で表す。当該断面は、加工が施される材料基板における単一の集積型電子部品形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面としたものである。
【００４１】
集積型電子部品Ｘ１の製造においては、まず、図８（ａ）に示すように、キャパシタ１０の電極膜１１を基板Ｓ上に形成する。例えば、スパッタリング法により所定の金属材料を基板Ｓ上に成膜した後、所定のウエットエッチング法またはドライエッチング法により当該金属膜をパターニングすることによって、電極膜１１を形成することができる。
【００４２】
次に、図８（ｂ）に示すように、誘電体膜１３を電極膜１１上に形成する。例えば、スパッタリング法により所定の誘電体材料を少なくとも電極膜１１上に成膜した後、所定のウエットエッチング法またはドライエッチング法により当該誘電体膜をパターニングすることによって、誘電体膜１３を形成することができる。
【００４３】
次に、電極膜１１および誘電体膜１３を覆うように電気めっき用のシード層（図示略）を基板Ｓ上に形成する。シード層の形成手法としては、例えば蒸着法やスパッタリング法を採用することができる。
【００４４】
次に、図８（ｃ）に示すように、レジストパターン６１を形成する。レジストパターン６１は、キャパシタ１０の電極膜１２、スパイラルコイル２０、電極パッド３０の第１部位３１、および配線４０の第１配線部４１のパターン形状に対応する開口部を有する。レジストパターン６１の形成においては、まず、基板Ｓ上に、電極膜１１および誘電体膜１３の上方から、液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。後出のレジストパターンについても、同様の手法により形成することができる。
【００４５】
次に、図８（ｄ）に示すように、電気めっき法により、レジストパターン６１の開口部内に所定の金属材料を堆積させ、電極膜１２、スパイラルコイル２０、第１部位３１、および第１配線部４１を形成する。当該電気めっき時には、上述のシード層が通電される。
【００４６】
次に、図９（ａ）に示すように、例えば所定の剥離液を作用させることにより、レジストパターン６１を除去する。この後、シード層において露出している箇所を除去する。次に、図９（ｂ）に示すように、キャパシタ１０、スパイラルコイル２０、第１部位３１、および第１配線部４１を覆うように、絶縁膜６２を形成する。例えば、液状のフォトレジストをスピンコーティングにより基板Ｓに成膜することにより、絶縁膜６２を形成することができる。
【００４７】
次に、図９（ｃ）に示すように、絶縁膜６２上にレジストパターン６３を形成する。レジストパターン６３は、ビア４３Ａ，４３Ｂ，４３Ｃのパターン形状に対応する開口部６３ａ，６３ｂ，６３ｃ、および、電極パッド３０の第２部位３２のパターン形状に対応する開口部６３ｄを有する。
【００４８】
次に、図９（ｄ）に示すように、レジストパターン６３をマスクとして利用して行う例えばウエットエッチング法により、絶縁膜６２に対してエッチング処理を施す。これにより、絶縁膜６２に対し、電極膜１２の第２面１２ｂの全体が露出するようにビア４３Ａ形成用の開口部６２ａを形成し、内側先端部２１の第２面２１ｂの全体が露出するようにビア４３Ｂ形成用の開口部６２ｂを形成し、第１配線部４１の図中上面の少なくとも一部が露出するようにビア４３Ｃ形成用の開口部６２ｃを形成し、第１部位３１の第２面３１ｂの一部が露出するように第２部位３２形成用の開口部６２ｄを形成する。開口部６２ａは、誘電体膜１３や電極膜１１に至らない。開口部６２ｂは、基板Ｓに至らない。
【００４９】
次に、図１０（ａ）に示すように、レジストパターン６３を除去する。次に、絶縁膜６２の表面、並びに、電極膜１２、内側先端部２１、第１部位３１、および第１配線部４１において露出している表面にわたって、電気めっき用のシード層（図示略）を形成した後、図１０（ｂ）に示すように、絶縁膜６２上にレジストパターン６４を形成する。レジストパターン６４は、第２配線部４２のパターン形状に対応する開口部６４ａ、および、電極パッド３０の第２部位３２のパターン形状に対応する開口部６４ｂを有する。
【００５０】
次に、図１０（ｃ）に示すように、電気めっき法により、絶縁膜６２の開口部６２ａ〜６２ｄおよびレジストパターン６４の開口部６４ａ，６４ｂ内に所定の金属材料を堆積させ、ビア４３Ａ〜４３Ｃと、第２配線部４２と、第２部位３２とを形成する。当該電気めっき時には、上述のシード層が通電される。ビア４３Ａは、誘電体膜１３や電極膜１１に至らない。ビア４３Ｂは基板Ｓに至らない。
【００５１】
次に、図１０（ｄ）に示すように、レジストパターン６４を除去する。この後、シード層において露出している箇所を除去する。以上のようにして、図１に示す集積型電子部品Ｘ１を製造することができる。
【００５２】
図９（ｄ）を参照して上述した工程では、電極パッド３０の一部を構成することとなる第１部位３１の第２面３１ｂの少なくとも一部と、キャパシタ１０の電極膜１２の第２面１２ｂの全体と、スパイラルコイル２０の内側先端部２１の第２面２１ｂの全体とが適切に露出した時点で、エッチング処理を停止することができるので、上述のように、誘電体膜１３や電極膜１１に至らない開口部６２ａを形成することができ、且つ、基板Ｓに至らない開口部６２ｂを形成することができる。そのため、図１０（ｃ）を参照して上述した工程では、誘電体膜１３や電極膜１２に至らないビア４３Ａを形成することができ、且つ、基板Ｓに至らないビア４３Ｂを形成することができる。したがって、集積型電子部品Ｘ１では、キャパシタ１０の電極膜１２の広がりサイズについて、当該電極膜１２に接合するビア４３Ａの広がりサイズないし径Ｒ１（例えば図２に示す）による制約を受けずに自由度高く小さく設定することができ、且つ、スパイラルコイル２０の内側先端部２１の広がりサイズについて、当該内側先端部２１に接合するビア４３Ｂの広がりサイズないし径Ｒ２（例えば図３に示す）による制約を受けずに自由度高く小さく設定することができる。このような集積型電子部品Ｘ１は、小型化の要請に応えつつ、キャパシタ１０において要求される小さな静電容量を実現するうえで好適であり、且つ、スパイラルコイル２０Ａ，２０Ｂにおいて要求される高いＱ値を実現するうえで好適である。
【００５３】
図１１は、集積型電子部品Ｘ１の一の変形例の部分拡大平面図であり、集積型電子部品Ｘ１についての図６に相当する図である。本変形例では、ビア４３Ａの径Ｒ１は、キャパシタ１０の電極膜１２についての長さＬ２より大きいが、長さＬ１より小さい。すなわち、ビア４３Ａの基板Ｓ側の面４３ａは、電極膜１２における第２面１２ｂの縁端１２ｂ’の外側に広がる延出領域４３ａ’’を有するが、第２面１２ｂは、部分的に面４３ａの周端４３ａ’外に広がる。本発明においては、このような構成を採用することもできる。このような構成も、集積型電子部品の小型化の要請に応えつつ、キャパシタ１０において要求される小さな静電容量を実現するうえで好適である。
【００５４】
図１２は、集積型電子部品Ｘ１の他の変形例の部分拡大平面図であり、集積型電子部品Ｘ１についての図７に相当する図である。本変形例では、ビア４３Ｂの径Ｒ２は、スパイラルコイル２０の内側先端部２１についての長さＬ４より大きいが、長さＬ３より小さい。すなわち、ビア４３Ｂの基板Ｓ側の面４３ｂは、内側先端部２１における第２面２１ｂの縁端２１ｂ’の外側に広がる延出領域４３ｂ’’を有するが、第２面２１ｂは、部分的に面４３ｂの周端４３ｂ’外に広がる。本発明においては、このような構成を採用することもできる。このような構成も、集積型電子部品の小型化の要請に応えつつ、スパイラルコイル２０Ａ，２０Ｂにおいて要求される高いＱ値を実現するうえで好適である。
【００５５】
図１３から図１６は、本発明の第２の実施形態に係る集積型電子部品Ｘ２を表す。図１３は、集積型電子部品Ｘ２の平面図である。図１４、図１５、および図１６は、各々、図１３の線XIV−XIV、線XV−XV、および線XVI−XVIに沿った断面図である。集積型電子部品Ｘ２は、基板Ｓと、キャパシタ１０と、スパイラルコイル２０Ａ，２０Ｂと、電極パッド３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと、配線４０’と、保護膜５０（図１３では図示略）とを備える。集積型電子部品Ｘ２は、配線４０に代えて配線４０’を備える点において、上述の集積型電子部品Ｘ１と実質的に異なる。
【００５６】
配線４０’は、基板Ｓ上の各コンポーネントを電気的に接続するためのものであり、図１３から図１５に示すように、基板Ｓ上にパターン形成された第１配線部４１と、主に保護膜５０上にパターン形成された第２配線部４２と、集積型電子部品Ｘ２の厚さ方向に延びる第３配線部としてのビア４３と、第４配線部４４とからなる。ビア４３には、スパイラルコイル２０Ａ，２０Ｂの内側先端部２１に接合するビア４３Ｂと、第１配線部４１および第２配線部４２を連絡するビア４３Ｃとが含まれる。図の明確化の観点より、図１３においては、配線４０のうち第１配線部４１のみをハッチングを付して表す。配線４０’は、ビア４３Ａ、当該ビア４３Ａと連続する第２配線部４２、および当該第２配線部４２と連続するビア４３Ｃに代えて第４配線部４４を有する点において、集積型電子部品Ｘ１の配線４０と異なる。第４配線部４４は、例えばＣｕ、Ａｕ、Ａｇ、Ａｌ、またはＮｉよりなり、第４配線部４４の厚さは例えば５〜２０μｍである。
【００５７】
第４配線部４４は、図１４に加えて図１７に示すように、基板Ｓに沿って延びて電極膜１２の第２面１２ｂ側に接合し且つ一部の第１配線部４１に接合する。図１７は、集積型電子部品Ｘ２におけるキャパシタ１０およびその近傍の部分拡大平面図であり、図１７では、保護膜５０を省略し、電極膜１２を点線で表す。集積型電子部品Ｘ２におけるキャパシタ１０の電極膜１２は、このような第４配線部４４と、当該第４配線部４４と接合する第１配線部４１とを介して、図１３に示すように電極パッド３０Ｄおよびスパイラルコイル２０Ｂの外側先端部２２と電気的に接続されている。他の電気的接続態様については、集積型電子部品Ｘ２は集積型電子部品Ｘ１と同一である。
【００５８】
図１８から図２０は、集積型電子部品Ｘ２の製造方法を表す。図１８から図２０においては、図２０（ｄ）に示すキャパシタ１０、スパイラルコイル２０の一部、電極パッド３０（電極パッド３０Ａ〜３０Ｄに相当する）、および、配線４０の一部の形成過程を、一の断面の変化で表す。当該断面は、加工が施される材料基板における単一の集積型電子部品形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面としたものである。
【００５９】
集積型電子部品Ｘ２の製造においては、まず、図１８（ａ）に示すように、キャパシタ１０の電極膜１１を基板Ｓ上に形成する。次に、図１８（ｂ）に示すように、電極膜１１上に誘電体膜１３を形成する。次に、電極膜１１および誘電体膜１３を覆うように電気めっき用のシード層（図示略）を基板Ｓ上に形成する。次に、電極膜１１および誘電体膜１３を覆うように電気めっき用のシード層（図示略）を基板Ｓ上に形成した後、図１８（ｃ）に示すように、レジストパターン６１を形成する。次に、図１８（ｄ）に示すように、電気めっき法により、電極膜１２、スパイラルコイル２０、第１部位３１、および第１配線部４１を形成する。次に、図１９（ａ）に示すようにレジストパターン６１を除去し、この後、シード層において露出している箇所を除去する。次に、図１９（ｂ）に示すように、キャパシタ１０、スパイラルコイル２０、第１部位３１、および第１配線部４１を覆うように、絶縁膜６２を形成する。これら工程について、具体的には、第１の実施形態に関して図８（ａ）から図８（ｄ）および図９（ａ）から図９（ｂ）を参照して上述したのと同様である。
【００６０】
集積型電子部品Ｘ２の製造においては、次に、図１９（ｃ）に示すように、絶縁膜６２上にレジストパターン６５を形成する。レジストパターン６５は、第４配線部４４のパターン形状に対応する開口部６５ａと、ビア４３Ｂ，４３Ｃのパターン形状に対応する開口部６５ｂ，６５ｃと、電極パッド３０の第２部位３２のパターン形状に対応する開口部６５ｄとを有する。
【００６１】
次に、図１９（ｄ）に示すように、レジストパターン６５をマスクとして利用して行う例えばウエットエッチング法により、絶縁膜６２に対してエッチング処理を施す。これにより、絶縁膜６２に対し、電極膜１２の第２面１２ｂの全体が露出するように第４配線部４４形成用の開口部６２ｅを形成し、内側先端部２１の第２面２１ｂの全体が露出するようにビア４３Ｂ形成用の開口部６２ｂを形成し、第１配線部４１の図中上面の少なくとも一部が露出するようにビア４３Ｃ形成用の開口部６２ｃを形成し、第１部位３１の第２面３１ｂの一部が露出するように第２部位３２形成用の開口部６２ｄを形成する。開口部６２ｅは、誘電体膜１３や電極膜１１に至らない。開口部６２ｂは基板Ｓに至らない。
【００６２】
次に、図２０（ａ）に示すように、レジストパターン６５を除去する。次に、絶縁膜６２の表面、並びに、電極膜１２、内側先端部２１、第１部位３１、および第１配線部４１において露出している表面にわたって、電気めっき用のシード層（図示略）を形成した後、図２０（ｂ）に示すように、絶縁膜６２上にレジストパターン６６を形成する。レジストパターン６６は、第４配線部４４のパターン形状に対応する開口部６６ａと、第２配線部４２のパターン形状に対応する開口部６６ｂと、電極パッド３０の第２部位３２のパターン形状に対応する開口部６６ｃとを有する。
【００６３】
次に、図２０（ｃ）に示すように、電気めっき法により、絶縁膜６２の開口部６２ｂ〜６２ｅおよびレジストパターン６６の開口部６６ａ〜６６ｃ内に所定の金属材料を堆積させ、第４配線部４４と、ビア４３Ｂ，４３Ｃと、第２配線部４２と、第２部位３２とを形成する。当該電気めっき時には、上述のシード層が通電される。第４配線部４４は、誘電体膜１３や電極膜１１に至らない。ビア４３Ｂは基板Ｓに至らない。
【００６４】
次に、図２０（ｄ）に示すように、レジストパターン６６を除去する。この後、シード層において露出している箇所を除去する。以上のようにして、図１３に示す集積型電子部品Ｘ２を製造することができる。
【００６５】
図１９（ｄ）を参照して上述した工程では、電極パッド３０の一部を構成することとなる第１部位３１の第２面３１ｂの少なくとも一部と、キャパシタ１０の電極膜１２の第２面１２ｂの全体と、スパイラルコイル２０の内側先端部２１の第２面２１ｂの全体とが適切に露出した時点で、エッチング処理を停止することができるので、上述のように、誘電体膜１３や電極膜１１に至らない開口部６２ｅを形成することができ、且つ、基板Ｓに至らない開口部６２ｂを形成することができる。そのため、図２０（ｃ）を参照して上述した工程では、誘電体膜１３や電極膜１２に至らない第４配線部４４を形成することができ、且つ、基板Ｓに至らないビア４３Ｂを形成することができる。したがって、集積型電子部品Ｘ２では、キャパシタ１０の電極膜１２の広がりサイズについて、当該電極膜１２に接合する第４配線部４４の形状による制約を受けずに自由度高く小さく設定することができ、且つ、スパイラルコイル２０の内側先端部２１の広がりサイズについて、当該内側先端部２１に接合するビア４３Ｂの広がりサイズないし径Ｒ２（図１５に示す）による制約を受けずに自由度高く小さく設定することができる。このような集積型電子部品Ｘ２は、小型化の要請に応えつつ、キャパシタ１０において要求される小さな静電容量を実現するうえで好適であり、且つ、スパイラルコイル２０Ａ，２０Ｂにおいて要求される高いＱ値を実現するうえで好適である。
【００６６】
集積型電子部品Ｘ１，Ｘ２においては、各電極パッド３０Ａ〜３０Ｄの表面の一部を除いて基板Ｓ上の構造の表面を被覆する、いわゆるコンフォーマルな絶縁膜を、保護膜５０の代わりに設けてもよい。このようなコンフォーマル絶縁膜を設けるには、まず、集積型電子部品Ｘ１，Ｘ２において、ドライエッチング法やウエットエッチング法により保護膜５０を除去する。次に、例えばＣＶＤ法により、基板Ｓ上の構造の全表面を薄く被覆する絶縁膜を形成する。次に、当該絶縁膜に対してパターニングを施し、各電極パッド３０Ａ〜３０Ｄの表面の一部を露出させる。コンフォーマル絶縁膜の採用は、配線間等に生ずる寄生容量を低減するうえで好ましい。
【００６７】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【００６８】
（付記１）基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材側の面を有して前記第２電極部の前記第２面側に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記ビア部の前記基材側面は、前記キャパシタ部の前記第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記第２電極部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
（付記２）基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材に沿って延び且つ前記第２電極部の前記第２面側に接合する部位、を有する配線部と、を備える電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位、並びに、キャパシタ部の第１電極部、誘電体部、および第２電極部を基材上に形成した後、当該第１部位およびキャパシタ部を覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記第２電極部の第２面の少なくとも一部が露出するように配線部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
（付記３）基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する第１部位、並びに、当該第１部位と接合する第２部位、からなる積層構造を含んで前記基材上に設けられた電極パッドと、
前記基材側の第１面および当該第１面とは反対の第２面を有する内側先端部、を有して前記基材上に設けられたスパイラルコイルと、
前記基材側の面を有して前記内側先端部の前記第２面に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記ビア部の前記基材側面は、前記内側先端部の前記第２面の縁端の外側に広がる延出領域を有する、電子部品を製造するための方法であって、
少なくとも電極パッドの第１部位および内側先端部を有するスパイラルコイルを基材上に形成した後、当該第１部位およびスパイラルコイルを覆うように前記基材上に絶縁膜を形成する工程と、
前記絶縁膜に対し、前記第１部位の第２面の少なくとも一部が露出するように第２部位形成用の開口部を形成し、且つ、前記内側先端部の第２面の少なくとも一部が露出するようにビア部形成用の開口部を形成する工程と、を含む、電子部品製造方法。
（付記４）基材と、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材側の面を有して前記第２電極部の前記第２面側に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記基材側面は、前記第２面の縁端の外側に広がる延出領域を有する、電子部品。
（付記５）前記第２面は、前記基材側面の周端より内側に位置する、付記４に記載の電子部品。
（付記６）基材と、
前記基材上に設けられた第１電極部、当該第１電極部に対向する第１面および当該第１面とは反対の第２面を有する第２電極部、並びに、当該第１および第２電極部の間に介在する誘電体部、からなる積層構造を有するキャパシタ部と、
前記基材に沿って延び且つ前記第２電極部の前記第２面側に接合する部位、を有する配線部と、を備える電子部品。
（付記７）前記基材上に設けられた受動部品を更に備え、前記配線部は、当該受動部品と前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、付記４から６のいずれか一つに記載の電子部品。
（付記８）前記基材上に設けられた電極パッドを更に備え、前記配線部は、当該電極パッドと前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、付記４から７のいずれか一つに記載の電子部品。
（付記９）基材と、
前記基材側の第１面および当該第１面とは反対の第２面を有する内側先端部、を有して前記基材上に設けられたスパイラルコイルと、
前記基材側の面を有して前記内側先端部の前記第２面に当該基材側面にて接合するビア部、を有する配線部と、を備え、
前記基材側面は、前記第２面の縁端の外側に広がる延出領域を有する、電子部品。
（付記１０）前記第２面は、前記基材側面の周端より内側に位置する、付記９に記載の電子部品。
（付記１１）前記基材上に設けられた受動部品を更に備え、前記配線部は、当該受動部品と前記スパイラルコイルとの間の電気的経路の少なくとも一部を構成する、付記９または１０に記載の電子部品。
（付記１２）前記基材上に設けられた電極パッドを更に備え、前記配線部は、当該電極パッドと前記スパイラルコイルとの間の電気的経路の少なくとも一部を構成する、付記９から１１のいずれか一つに記載の電子部品。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る集積型電子部品の平面図である。
【図２】図１の線II−IIに沿った断面図である。
【図３】図１の線III−IIIに沿った断面図である。
【図４】図１の線IV−IVに沿った断面図である。
【図５】図１に示す集積型電子部品の回路構成を表す。
【図６】図１に示す集積型電子部品の部分拡大平面図である。
【図７】図１に示す集積型電子部品の他の部分拡大平面図である。
【図８】図１に示す実施形態に係る集積型電子部品の製造方法における一部の工程を表す。
【図９】図８の後に続く工程を表す。
【図１０】図９の後に続く工程を表す。
【図１１】第１の実施形態に係る集積型電子部品の一の変形例の部分拡大平面図であり、図１に示す集積型電子部品についての図６に相当する図である。
【図１２】第１の実施形態に係る集積型電子部品の一の変形例の部分拡大平面図であり、図１に示す集積型電子部品についての図７に相当する図である。
【図１３】本発明の第２の実施形態に係る集積型電子部品の平面図である。
【図１４】図１３の線XIV−XIVに沿った断面図である。
【図１５】図１３の線XV−XVに沿った断面図である。
【図１６】図１３の線XVI−XVIに沿った断面図である。
【図１７】図１３に示す集積型電子部品の部分拡大平面図である。
【図１８】図１３に示す集積型電子部品の製造方法における一部の工程を表す。
【図１９】図１８の後に続く工程を表す。
【図２０】図１９の後に続く工程を表す。
【図２１】関連技術に係る集積型電子部品の部分断面図である。
【図２２】図２１に示す集積型電子部品の製造方法における一部の工程を表す。
【図２３】図２２の後に続く工程を表す。
【図２４】関連技術に係る集積型電子部品の製造過程における仮想工程を表す。
【図２５】関連技術に係る集積型電子部品の製造過程における他の仮想工程を表す。
【符号の説明】
【００７０】
Ｘ１，Ｘ２，Ｘ３      集積型電子部品
Ｓ，９１      基板
１０，９２      キャパシタ
１１，１２      電極膜
１２ｂ      第２面
１２ｂ’      縁端
１３      誘電体膜
２０，２０Ａ，２０Ｂ，９３      スパイラルコイル
２１      内側先端部
２１ｂ      第２面
２２      外側先端部
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，９４      電極パッド
３１      第１部位
３１ｂ      第２面
３２      第２部位
４０，４０’，９５      配線
４１      第１配線部
４２      第２配線部
４３，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ      ビア
４３ａ，４３ｂ      面
４３ａ’，４３ｂ’      周端
４３ａ’’，４３ｂ’’      延出領域
４４      第４配線部
５０，９６      保護膜
【図１】
2007149827.tif 000003
【図２】
2007149827.tif 000004
【図３】
2007149827.tif 000005
【図４】
2007149827.tif 000006
【図５】
2007149827.tif 000007
【図６】
2007149827.tif 000008
【図７】
2007149827.tif 000009
【図８】
2007149827.tif 000010
【図９】
2007149827.tif 000011
【図１０】
2007149827.tif 000012
【図１１】
2007149827.tif 000013
【図１２】
2007149827.tif 000014
【図１３】
2007149827.tif 000015
【図１４】
2007149827.tif 000016
【図１５】
2007149827.tif 000017
【図１６】
2007149827.tif 000018
【図１７】
2007149827.tif 000019
【図１８】
2007149827.tif 000020
【図１９】
2007149827.tif 000021
【図２０】
2007149827.tif 000022
【図２１】
2007149827.tif 000023
【図２２】
2007149827.tif 000024
【図２３】
2007149827.tif 000025
【図２４】
2007149827.tif 000026
【図２５】
2007149827.tif 000027