(57)【要約】【課題】画素にセンサを備えた表示装置において、センサのプリチャージ及びセンサからの信号出力の動作を可能としつつ、水平ブランク期間を短縮する。【解決手段】少なくとも映像信号書き込み期間中において、プリチャージ回路１０により、プリチャージ電圧供給線１２にプリチャージ電圧Ｖｐｒｃを供給すると共に、センサ信号出力線１３に所定電圧５Ｖを供給するようにしたことで、走査線４が駆動され、信号線５を介して画素に映像信号を書き込まれる処理に並行して、プリチャージ電圧供給線１２を介してセンサのプリチャージと、センサ信号出力線１３を介してセンサの出力処理とが可能となるので、水平ブランク期間中におけるセンサのプリチャージ及びセンサの出力処理が不要となる。【選択図】図２
2007072318.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して配線された走査線及び信号線の交差部に配置され、外部からの光を読み取るセンサを内蔵した画素を複数備える表示装置であって、
前記センサにプリチャージ電圧を供給するプリチャージ電圧供給線と、
前記センサの信号を出力するセンサ信号出力線と、
前記走査線が駆動され、少なくとも前記信号線を介して前記画素に映像信号が書き込まれる期間中において、前記プリチャージ電圧供給線にプリチャージ電圧を供給すると共に、前記センサ信号出力線に所定電圧を供給するプリチャージ回路と、
を有することを特徴とする表示装置。
【請求項２】
前記センサは、前記プリチャージ電圧供給線と前記センサの入力部とを電気的に接続するか否かを切り換えるスイッチング素子を有し、当該スイッチング素子の制御線を、前記走査線と兼用したことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記センサは、前記センサ信号出力線と前記センサの出力部とを電気的に接続するか否かを切り換えるスイッチング素子を有し、当該スイッチング素子の制御線を、前記走査線と兼用したことを特徴とする請求項１若しくは２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に画素にセンサを備える表示装置に関する。
【背景技術】
【０００２】
近年、画素内にセンサを備える表示装置が開発されている（例えば、特許文献１参照）。このような表示装置では、水平期間において、画素に映像信号を書き込む処理と、画素のセンサの電位をプリチャージする処理とが行われる。また、センサへのプリチャージ処理と並行して、異なる画素のセンサにおいて予めプリチャージされたセンサ容量の電位が、外部からの光により変動したかどうかを信号出力する処理も行われる。
【０００３】
図７は、従来の表示装置の画素領域におけるセンサ内蔵画素の１画素部分を一部拡大した拡大平面図である。同図のセンサ内蔵画素１６は、ＲＧＢの３ドットを合わせて１画素とする。同図に示すように、センサ内蔵画素１６は、互いに交差して配線された走査線４と信号線５Ｒ〜５Ｂの各交差部に配置された３つの画素ＴＦＴ及び補助容量Ｃｓと、１つのセンサ１７とを有する。また、同図の添え字ｎは正の整数を表し、走査線の順番に相当する。
【０００４】
センサ１７は、図示しないフォトダイオード、センサ容量、センサの信号出力のためのアンプ回路を有する。ここで、センサ１７のプリチャージ電圧を供給する信号線には信号線５Ｇを使用する。信号線５Ｇとセンサ１７の入力部とを電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴ１４が接続される。プリチャージ用スイッチＴＦＴ１４のゲートを制御する制御線には、リセット制御信号線を使用する。
【０００５】
また、センサの信号を出力する信号線には信号線５Ｂを使用する。信号線５Ｂとセンサの出力部とを電気的に接続するか否かを切り換える出力用スイッチＴＦＴ１５が接続される。出力用スイッチＴＦＴ１５のゲートを制御する制御線には、出力制御信号線を使用する。
【０００６】
次に、従来の表示装置におけるセンサ内蔵画素の回路動作について、図８のタイミングチャートを用いて説明する。同図は、図７のセンサ内蔵画素における画素ＴＦＴの制御信号ＧＡＴＥ（ｎ）、センサのリセット制御信号ＣＲＴ（ｎ）、センサの出力制御信号ＯＰＴ（ｍ）、画素領域周辺に配置されたプリチャージ回路の制御信号ＰＲＣＲ、ＰＲＣＧ、ＰＲＣＢとの関係を示すタイミングチャートである。また、添え字ｎ、ｍは互いに異なる正の整数を表し、走査線の順番に相当する。
【０００７】
時刻ｔ１において、１水平期間が開始され、まず、ＰＲＣＲにより、プリチャージ回路からＲ信号線に所定の電圧が書き込まれる。ＰＲＣＧにより、プリチャージ回路から信号線５Ｇにセンサのプリチャージ電圧Ｖｐｒｃが書き込まれる。ＰＲＣＢにより、プリチャージ回路から信号線５Ｂに５Ｖが書き込まれる。
【０００８】
時刻ｔ２において、ＣＲＴ（ｎ）により、信号線５Ｇに保持されたＶｐｒｃが、図７のｎ行目の走査線４に属する画素１６のセンサ１７が有するセンサ容量にプリチャージされる。また、ＯＰＴ（ｍ）により、図示しないｍ行目の走査線に属する画素におけるセンサが有するアンプ回路の出力端子が信号線５Ｂに接続され、予めプリチャージされていたセンサ容量の電位が、変動したかどうかが信号出力される。
【０００９】
時刻ｔ３において、ＧＡＴＥ（ｎ）により、映像信号Ｒ、Ｇ、Ｂの書き込みが開始される。そして、映像信号の書き込みが終了し、１水平期間が終了する。ここで例えば１水平期間は、５０μｓとなる。
【００１０】
それ以後は、同じｎ行目の走査線４の隣接画素に対しても同様に、センサのプリチャージ及び出力処理に続いて映像信号の書き込みが順次行われる。
【００１１】
このように、従来は、水平期間における映像信号の書き込み期間以外の期間（以下、水平ブランク期間と称する）内に、信号線をプリチャージ電圧供給線及びセンサ信号出力線として使用し、画素内のセンサへのプリチャージ及びセンサからの信号出力を行う。
【特許文献１】特開２００４−３１８８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、画素数が多い表示装置においては、水平ブランク期間が短いために、センサのプリチャージ及び画素内のセンサからの信号出力の処理ができないという問題がある。
【００１３】
本発明は、上記に鑑みてなされたものであり、画素にセンサを備えた表示装置において、センサのプリチャージ及びセンサからの信号出力の処理を可能としつつ、水平ブランク期間を短縮することを課題とする。
【課題を解決するための手段】
【００１４】
本発明に係る表示装置は、互いに交差して配線された走査線及び信号線の交差部に配置され、外部からの光を読み取るセンサを内蔵した画素を複数備える表示装置であって、センサにプリチャージ電圧を供給するプリチャージ電圧供給線と、センサの信号を出力するセンサ信号出力線と、走査線が駆動され、少なくとも信号線を介して画素に映像信号が書き込まれる期間中において、プリチャージ電圧供給線にプリチャージ電圧を供給すると共に、センサ信号出力線に所定電圧を供給するプリチャージ回路とを有することを特徴とする。  
本発明にあっては、少なくとも映像信号書き込み期間中において、プリチャージ回路により、プリチャージ電圧供給線にプリチャージ電圧を供給すると共に、センサ信号出力線に所定電圧を供給することで、走査線が駆動され、信号線を介して画素に映像信号を書き込まれる処理に並行して、プリチャージ電圧供給線を介してセンサのプリチャージとセンサ信号出力線を介してセンサの出力処理とが可能となるので、水平ブランク期間中におけるセンサのプリチャージ及びセンサの出力処理が不要となる。
【００１５】
また、上記表示装置におけるセンサは、プリチャージ電圧供給線とセンサの入力部とを電気的に接続するか否かを切り換えるスイッチング素子を有し、スイッチング素子の制御線を、走査線と兼用したことを特徴とする。
【００１６】
本発明にあっては、プリチャージ電圧供給線とセンサの入力部とを電気的に接続するか否かを切り換えるスイッチング素子の制御線を、走査線と兼用したことで、各画素におけるセンサの入力部に対する配線を１本減らすことができる。
【００１７】
さらに、上記表示装置におけるセンサは、センサ信号出力線とセンサの出力部とを電気的に接続するか否かを切り換えるスイッチング素子を有し、スイッチング素子の制御線を、走査線と兼用したことを特徴とする。
【００１８】
本発明にあっては、センサ信号出力線とセンサの出力部とを電気的に接続するか否かを切り換えるスイッチング素子の制御線を、走査線と兼用したことで、各画素におけるセンサの出力部に対する配線を１本減らすことができる。
【発明の効果】
【００１９】
本発明の画素にセンサを備えた表示装置によれば、センサのプリチャージ及びセンサからの信号出力の動作を可能としつつ、水平ブランク期間を短縮することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を用いて説明する。
【００２１】
［第１の実施の形態］
図１は、第１の実施の形態に係る表示装置のガラス基板上に配置された回路の概略的な構成を示すブロック図である。同図に示すように、ガラス基板１上においては、画素領域２と、その上下左右の周辺に配置された周辺回路領域６〜９で構成される。
【００２２】
画素領域２は、互いに交差して配線された走査線４及び信号線５の各交差部において、外部からの光を読み取るセンサを内蔵した複数のセンサ内蔵画素３を有する。ここでセンサ内蔵画素３は、走査線４に並行して配線されたリセット制御信号線及び出力制御信号線を更に有する。
【００２３】
周辺回路領域の下辺部６には、信号線駆動回路とプリチャージ回路１０とアナログスイッチが配置される。信号線駆動回路は、信号線５に映像信号を供給する。ここでは低温ポリシリコン技術を使用してガラス基板上に一体的に形成してもよいし、ガラス基板上に直接半導体チップを実装（ＣＯＧ実装）しても良い。
【００２４】
プリチャージ回路１０は、タイミング制御装置が生成する制御信号ＰＲＣＲ〜ＰＲＣＢ、ＰＲＣＳ１、ＰＲＣＳ２に基づいて、電源回路から供給された電圧を画素内の所定の配線に供給する。
【００２５】
アナログスイッチは、画素内の信号線５や所定の配線に、信号線駆動回路の出力やプリチャージ回路１０の出力を接続するか否かを切り換える。
【００２６】
周辺回路領域の右辺部７には、走査線駆動回路とリセット制御信号線制御回路とが配置される。走査線駆動回路は、画素ＴＦＴの制御信号ＧＡＴＥを生成し、走査線４を順に駆動する。リセット制御信号線制御回路はシフトレジスタとバッファ回路を有する。シフトレジスタ上を順に伝播するシフトパルスに基づいて、バッファ回路がリセット制御信号ＣＲＴを出力し、各行のリセット制御信号線を順に駆動する。
【００２７】
周辺回路領域の左辺部８には、出力制御信号線駆動回路が配置される。出力制御信号線駆動回路は、シフトレジスタとバッファ回路とを有する。シフトレジスタ上を順に伝播するシフトパルスに基づいて、バッファ回路が出力制御信号ＯＰＴを出力し、各行の出力制御信号線を順に駆動する。
【００２８】
周辺回路領域の上辺部９には、コンパレータと、シフトレジスタと、出力バッファと、同期信号発生回路とが配置される。コンパレータは、出力線の電位と基準電位とを比較した結果を出力する。その結果はシフトレジスタの格段に格納される。シフトレジスタは制御クロックに同期してデータを１ビットづつ出力する。出力バッファは、シフトレジスタの出力の振幅を外部のＩＣのインターフェースに合わせて調節したり、外部ＩＣまでに駆動負荷に合わせる増幅動作を行う。
【００２９】
次に、本発明の特徴であるセンサ内蔵画素の構成について図２を用いて説明する。同図は、図１の画素領域２におけるセンサ内蔵画素３の１画素部分を一部拡大した拡大平面図である。同図のセンサ内蔵画素３は、ＲＧＢの３ドットを合わせて１画素とする。同図に示すように、センサ内蔵画素３は、互いに交差して配線された走査線４と信号線５Ｒ〜５Ｂの各交差部に配置された３つの画素ＴＦＴ及び補助容量Ｃｓと、１つのセンサ１１とを有する。また、同図の添え字ｎは正の整数を表し、走査線の順番に相当する。
【００３０】
センサ１１は、プリチャージ電圧供給線１２と、センサ信号出力線１３と、図示しないフォトダイオード、センサ容量及びセンサの信号出力のためのアンプ回路とを有する。
【００３１】
プリチャージ電圧供給線１２は、プリチャージ回路１０に接続され、プリチャージ回路１０からのプリチャージ電圧をセンサ１１に供給する。更に、センサ１１の入力部と電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴ１４を有する。ここで例えば、プリチャージ用スイッチＴＦＴ１４のゲートを制御する制御線には、リセット制御信号線を使用する。
【００３２】
センサ信号出力線１３は、プリチャージ回路１０に接続され、プリチャージ回路１０からの所定電圧をセンサ１１に供給し、センサ１１の信号を出力する。更に、センサ１１の出力部と、電気的に接続するか否かを切り換える出力用スイッチＴＦＴ１５を有する。ここで例えば、出力用スイッチＴＦＴ１５のゲートを制御する制御線には、出力制御信号線を使用する。
【００３３】
次に、上記構成のセンサ内蔵画素の回路動作について、図３のタイミングチャートを用いて説明する。同図は、図２のセンサ内蔵画素における画素ＴＦＴの制御信号ＧＡＴＥ（ｎ）、センサのリセット制御信号ＣＲＴ（ｎ）、センサの出力制御信号ＯＰＴ（ｍ）、周辺回路領域の下辺部６に配置されたプリチャージ回路１０に指示を与えるプリチャージ電圧供給線用の制御信号ＰＲＣＳ１、センサ信号出力線用の制御信号ＰＲＣＳ２、信号線用の制御信号ＰＲＣＲ／Ｇ／Ｂとの関係を示すタイミングチャートである。また、添え字ｎ、ｍは互いに異なる正の整数を表し、走査線の順番に相当する。
【００３４】
時刻ｔ１において、１水平期間中に、まず、ＰＲＣＳ１がハイレベルになると、プリチャージ回路１０からプリチャージ電圧供給線１２へプリチャージ電圧Ｖｐｒｃの書き込みが開始される。また、ＰＲＣＳ２がハイレベルになると、プリチャージ回路１０からセンサ信号出力線１３へ所定電圧５Ｖの書き込みが開始される。ここでＶｐｒｃは外光や温度などの環境に応じて変化する。一方で、ＰＲＣＲ／Ｇ／Ｂがハイレベルになると、プリチャージ回路１０から各信号線５Ｒ〜５Ｂに所定の電圧が書き込まれる。
【００３５】
時刻ｔ２において、走査線駆動回路により、ＧＡＴＥ（ｎ）がハイレベルになると、画素ＴＦＴにより、信号線駆動回路からの各信号線５Ｒ〜５ＢへのＲ映像信号、Ｇ映像信号、Ｂ映像信号の書き込みが開始される。
【００３６】
時刻ｔ３において、リセット制御信号線制御回路により、ＣＲＴ（ｎ）がハイレベルになると、プリチャージ用スイッチＴＦＴ１４により、プリチャージ電圧供給線１２とセンサ１１の入力部とが電気的に接続され、プリチャージ電圧供給線１２に保持されたプリチャージ電圧Ｖｐｒｃがセンサ１１にプリチャージされる。
【００３７】
また、出力制御信号線駆動回路により、ＯＰＴ（ｍ）がハイレベルになると、出力用スイッチＴＦＴ１５により、ｍ行目の走査線に属する画素のセンサ１１の出力部（アンプ回路の出力端子）とセンサ信号出力線１３とが電気的に接続される。このとき、センサ容量の電位が高ければ、センサ信号出力線１３に出力される電位は５Ｖから大きく低下し、センサ容量の電位が低ければ、センサ信号出力線１３に出力される電位は５Ｖからほとんど変化しない。このようにして、センサの信号が出力される。
【００３８】
ここで例えば、ｍ＝ｎ＋１とし、ＯＰＴ（ｍ）により、センサから出力される信号は、１フレーム前にセンサ容量にプリチャージされた信号とする。このような構成とすることで、外光の暗い環境下においても、外部からの光を検出する期間を、センサがプリチャージされてから１フレーム期間確保することができる。
【００３９】
また、時刻ｔ３におけるセンサ回路へのプリチャージ及び出力処理は、各信号線５Ｒ〜５Ｂへの映像信号Ｒ，Ｇ，Ｂの書き込み処理と並行して行われる。そして、映像信号の書き込みが終了すると、１水平期間が終了する。ここでは例えば１水平期間は、３６μｓとなる。
【００４０】
それ以後は、同じｎ行目の走査線の隣接画素に対しても同様に、映像信号の書き込み処理と並行して、センサのプリチャージ及び出力処理が行われる。
【００４１】
このように、映像信号が書き込まれる処理と並行して、センサのプリチャージと、センサの出力処理とが可能となるので、水平ブランク期間中におけるセンサのプリチャージ及びセンサの出力処理が不要となり、水平ブランク期間を短縮することができる。
【００４２】
したがって、第１の実施の形態によれば、少なくとも映像信号書き込み期間中において、プリチャージ回路１０により、プリチャージ電圧供給線１２にプリチャージ電圧Ｖｐｒｃを供給すると共に、センサ信号出力線１３に所定電圧５Ｖを供給するようにしたことで、走査線４が駆動され、信号線５を介して画素に映像信号を書き込まれる処理に並行して、プリチャージ電圧供給線１２を介してセンサのプリチャージとセンサ信号出力線１３を介してセンサの出力処理とが可能となるので、水平ブランク期間中におけるセンサのプリチャージ及びセンサの出力処理が不要となる。
【００４３】
よって、センサ１１のプリチャージ及びセンサ１１からの信号出力の動作を可能としつつ、水平ブランク期間を短縮することができる。
【００４４】
また、第１の実施の形態においては、センサのプリチャージ線とセンサの出力線の両方を信号線と独立して配置する構成としたが、これに限られるものではなく、センサのプリチャージ線のみを信号線と独立して配置する構成にしてもよい。このような構成においては、信号線にセンサの出力信号を書き込む画素内のアンプを、高速な出力動作が可能なものを使用することで、信号線を使用してセンサの出力を行う場合でも、水平ブランク期間を短縮することが可能にすることができる。
【００４５】
［第２の実施の形態］
以下、第２の実施の形態に係る表示装置について説明する。
【００４６】
第２の実施の形態における表示装置の構成は、第１の実施の形態で説明したものと基本的な構成は同様である。第１の実施の形態と異なる点は、センサ内蔵画素におけるプリチャージ電圧供給線とセンサの入力部とを電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴの制御線を、走査線と兼用した点である。
【００４７】
以下では、第１の実施の形態と異なる点を中心に説明し、既に説明した点については説明を省略する。
【００４８】
図４は、第２の実施の形態に係る表示装置の画素領域におけるセンサ内蔵画素の等価回路の１画素部分を一部拡大した拡大平面図である。同図のセンサ内蔵画素３は、ＲＧＢの３ドットを合わせて１画素とする。同図に示すように、プリチャージ電圧供給線１２は、センサ１１の入力部と電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴ１４を有する。
【００４９】
ここでは、プリチャージ用スイッチＴＦＴ１４のゲートを制御する制御線を、画素の走査線４と兼用して使用する。これにより、センサ内蔵画素３におけるセンサ１１の入力部に対する配線を１本減らすことができる。
【００５０】
一方で、センサの信号を出力するためのセンサ信号出力線１３は、センサ１１の出力部と電気的に接続するか否かを切り換える出力用スイッチＴＦＴ１５を有する。ここで例えば、出力用スイッチＴＦＴ１５のゲートを制御する制御線には、出力制御信号線を使用する。
【００５１】
次に、上記構成のセンサ内蔵画素の回路動作について、図５のタイミングチャートを用いて説明する。同図は、図４のセンサ内蔵画素における画素ＴＦＴの制御信号ＧＡＴＥ（ｎ）、センサの出力制御信号ＯＰＴ（ｍ）、周辺回路領域の下辺部６に配置されたプリチャージ回路１０に指示を与えるプリチャージ電圧供給線用の制御信号ＰＲＣＳ１、センサ信号出力線用の制御信号ＰＲＣＳ２、信号線用の制御信号ＰＲＣＲ／Ｇ／Ｂとの関係を示すタイミングチャートである。また、添え字ｎ、ｍは互いに異なる正の整数を表し、走査線の順番に相当する。
【００５２】
時刻ｔ１において、１水平期間中に、まず、ＰＲＣＳ１がハイレベルになると、プリチャージ回路１０からプリチャージ電圧供給線１２へのプリチャージ電圧Ｖｐｒｃの書き込みが開始される。ＰＲＣＳ２がハイレベルになると、プリチャージ回路１０からセンサ信号出力線１３への所定電圧５Ｖの書き込みが開始される。ここでＶｐｒｃは外光や温度などの環境に応じて変化する。一方で、ＰＲＣＲ／Ｇ／Ｂがハイレベルになると、プリチャージ回路１０から各信号線５Ｒ〜５Ｂに所定の電圧が書き込まれる。
【００５３】
時刻ｔ２において、ＧＡＴＥ（ｎ）がハイレベルになると、画素ＴＦＴにより、信号線駆動回路から各信号線５Ｒ〜５ＢへのＲ映像信号、Ｇ映像信号、Ｂ映像信号の書き込みが開始されると同時に、プリチャージ用スイッチＴＦＴ１４により、プリチャージ電圧供給線１２に保持されたプリチャージ電圧Ｖｐｒｃがセンサ１１にプリチャージされる。
【００５４】
時刻ｔ３において、ＯＰＴ（ｍ）がハイレベルになると、ｍ行目の走査線に属する画素のセンサが有するアンプ回路（ソースフォロワ）の出力端子とセンサ信号出力線１３とが電気的に接続され、センサの信号が出力される。ここでは、各信号線５Ｒ〜５Ｂへの映像信号Ｒ，Ｇ，Ｂの書き込み処理が時刻ｔ２から引き続いて行われており、映像信号の書き込みが終了すると、１水平期間が終了する。
【００５５】
それ以後は、同じｎ行目の走査線の隣接画素に対しても同様に、映像信号の書き込み処理と並行して、センサのプリチャージ及び出力処理が行われる。
【００５６】
したがって、第２の実施の形態によれば、第１の実施の形態による効果に加え、画素ＴＦＴの制御信号ＧＡＴＥにより、プリチャージ用スイッチＴＦＴ１４を駆動するような構成としたことで、第１の実施の形態において必要であった、各画素におけるセンサの入力部に対するリセット制御信号線が不要となるので、画素の開口率を向上させることができる。さらに、第１の実施の形態において必要であったガラス基板上のリセット制御信号回路が不要となり、狭額縁化が可能となる。
【００５７】
また、第２の実施の形態においては、センサ内蔵画素におけるプリチャージ電圧供給線とセンサの入力部とを電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴの制御線のみを、画素の走査線と兼用する構成としたがこれに限られるものではなく、例えば、センサ内蔵画素におけるセンサ信号出力線とセンサの出力部とを電気的に接続するか否かを切り換える出力用スイッチＴＦＴの制御線のみを、画素の走査線と兼用する構成としてもよい。
【００５８】
このような構成においては、第１の実施の形態による効果に加え、画素ＴＦＴの制御信号ＧＡＴＥにより、出力用スイッチＴＦＴ１５を駆動することができ、第１の実施の形態において必要であった、各画素におけるセンサの出力部に対する出力制御信号線が不要となるので、画素の開口率を向上させることができる。
【００５９】
さらに、第１の実施の形態において必要であったガラス基板上の出力制御信号回路が不要となり、狭額縁化が可能となる。
【００６０】
［第３の実施の形態］
以下、第３の実施の形態に係る表示装置について説明する。
【００６１】
第３の実施の形態における表示装置の構成は、第１の実施の形態で説明したものと基本的な構成は同様である。第１の実施の形態と異なる点は、センサ内蔵画素におけるプリチャージ電圧供給線とセンサの入力部とを電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴの制御線を、走査線と兼用した点、センサ内蔵画素におけるセンサ信号出力線とセンサの出力部とを電気的に接続するか否かを切り換える出力用スイッチＴＦＴの制御線を、走査線と兼用した点である。
【００６２】
以下では、第１の実施の形態と異なる点を中心に説明し、既に説明した点については説明を省略する。
【００６３】
図６は、第３の実施の形態に係る表示装置の画素領域におけるセンサ内蔵画素の１画素部分を一部拡大した拡大平面図である。同図のセンサ内蔵画素３は、ＲＧＢの３ドットを合わせて１画素とする。同図に示すように、プリチャージ電圧供給線１２は、センサ１１の入力部と電気的に接続するか否かを切り換えるプリチャージ用スイッチＴＦＴ１４を有する。ここでは、プリチャージ用スイッチＴＦＴ１４のゲートを制御する制御線を、画素の走査線４と兼用して使用する。これにより、センサ内蔵画素３におけるセンサ１１の入力部に対する配線を１本減らすことができる。
【００６４】
一方で、センサ信号出力線１３は、センサ１１の出力部と電気的に接続するか否かを切り換える出力用スイッチＴＦＴ１５を有する。ここで例えば、出力用スイッチＴＦＴ１５のゲートを制御する制御線を、画素の走査線４と兼用して使用する。これにより、センサ内蔵画素３におけるセンサ１１の出力部に対する配線を１本減らすことができる。
【００６５】
次に、上記構成のセンサ内蔵画素の回路動作について説明する。上記構成としたことで、センサ内蔵画素においては、ｎ行目の走査線に属する画素ＴＦＴの制御信号ＧＡＴＥ（ｎ）がハイレベルになると、画素ＴＦＴにより、信号線駆動回路から各信号線５Ｒ〜５ＢへのＲ映像信号、Ｇ映像信号、Ｂ映像信号の書き込みが開始されると同時に、プリチャージ用スイッチＴＦＴ１４により、プリチャージ電圧供給線１２に保持されたプリチャージ電圧Ｖｐｒｃがセンサ１１にプリチャージされる。
【００６６】
また、ｍ行目の走査線に属する画素ＴＦＴの制御信号ＧＡＴＥ（ｍ）がハイレベルになると、画素ＴＦＴにより、信号線駆動回路から各信号線５Ｒ〜５ＢへのＲ映像信号、Ｇ映像信号、Ｂ映像信号の書き込みが開始されると同時に、出力用スイッチＴＦＴ１５により、ｍ行目の走査線に属する画素のセンサ１１が有するアンプ回路（ソースフォロワ）の出力端子とセンサ信号出力線１３とが電気的に接続され、センサの信号が出力される。
【００６７】
したがって、第３の実施の形態によれば、第１の実施の形態による効果に加え、画素ＴＦＴの制御信号ＧＡＴＥにより、プリチャージ用スイッチＴＦＴ１４及び出力用スイッチＴＦＴ１５を駆動するような構成としたことで、第１の実施の形態において必要であった、各画素におけるセンサの入力部に対するリセット制御信号線及び出力部に対する出力制御信号線が不要となるので、画素の開口率をより向上させることができる。
【００６８】
さらに、第１の実施の形態において必要であったガラス基板上のリセット制御信号線を駆動させるリセット制御信号回路と出力制御信号線を駆動させる出力制御信号回路とが不要となり、さらなる狭額縁化が可能となる。
【図面の簡単な説明】
【００６９】
【図１】第１の実施の形態に係る表示装置のガラス基板上に配置された回路の概略的な構成を示すブロック図である。
【図２】図１の画素領域におけるセンサ内蔵画素の等価回路の１画素部分を一部拡大した拡大平面図である。
【図３】図２のセンサ内蔵画素の動作を説明するタイミングチャートである。
【図４】第２の実施の形態に係る表示装置の画素領域におけるセンサ内蔵画素の等価回路の１画素部分を一部拡大した拡大平面図である。
【図５】図４のセンサ内蔵画素を示す等価回路の動作を説明するタイミングチャートである。
【図６】第３の実施の形態に係る表示装置の画素領域におけるセンサ内蔵画素の等価回路の１画素部分を一部拡大した拡大平面図である。
【図７】従来の表示装置の画素領域におけるセンサ内蔵画素の等価回路の１画素部分を一部拡大した拡大平面図である。
【図８】図７の従来のセンサ内蔵画素を示す等価回路の動作を説明するタイミングチャートである。
【符号の説明】
【００７０】
１…ガラス基板
２…画素領域
３…センサ内蔵画素
４…走査線
５Ｒ…信号線赤
５Ｇ…信号線緑
５Ｂ…信号線青
６…周辺回路領域の下辺部
７…周辺回路領域の右辺部
８…周辺回路領域の左辺部
９…周辺回路領域の上辺部
１０…プリチャージ回路
１１…画素に内蔵されたセンサ
１２…プリチャージ電圧供給線
１３…センサ信号出力線
１４…プリチャージ用スイッチＴＦＴ
１５…出力用スイッチＴＦＴ
１６…従来のセンサ内蔵画素
１７…従来のセンサ内蔵画素内に配置されるセンサ
ＰＲＣＲ〜Ｂ…プリチャージ回路による信号線への書き込み制御信号
ＰＲＣＳ１…プリチャージ回路によるプリチャージ電圧供給線への書き込み制御信号
ＰＲＣＳ２…プリチャージ回路によるセンサ信号出力線への書き込み制御信号
ＧＡＴＥ…画素ＴＦＴの制御信号
ＣＲＴ…センサのリセット制御信号
ＯＰＴ…センサの出力制御信号
Ｖｐｒｃ…プリチャージ電圧
【図１】
2007072318.tif 000003
【図２】
2007072318.tif 000004
【図３】
2007072318.tif 000005
【図４】
2007072318.tif 000006
【図５】
2007072318.tif 000007
【図６】
2007072318.tif 000008
【図７】
2007072318.tif 000009
【図８】
2007072318.tif 000010