(57)【要約】【課題】本発明は、不良画素の認知程度を低下させ、不良画素の充電特性を電気的に補償するようにした平板表示装置とその製造方法、製造装置、画質制御方法及び画質制御装置に関する。【解決手段】本発明に係る平板表示装置は、複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する表示パネルと；前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データが格納されたメモリと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調する補償回路とを備える。【選択図】図２
2007156407.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する表示パネルと；前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データが格納されたメモリと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調する補償回路とを備えることを特徴とする平板表示装置。
【請求項２】
前記不良画素と隣接する正常画素は前記不良画素が表現する色と同一な色を表現する画素であることを特徴とする請求項１に記載の平板表示装置。
【請求項３】
前記補償データは前記リンク画素に表示されるデータの階調に応じて異なって設定されることを特徴とする請求項１に記載の平板表示装置。
【請求項４】
前記データラインと前記スキャンラインの交差部に形成され、前記データラインからのデータ信号を前記リンク画素を含んだ画素に供給する複数のスイッチ素子を更に備え；前記不良画素と前記スイッチ素子の間の電流パスは断線されていることを特徴とする平板表示装置。
【請求項５】
前記補償回路により変調されたディジタルビデオデータと非変調されたディジタルビデオデータをアナログデータ信号に変換して前記データラインに供給するためのデータ駆動回路と；前記スキャンラインにスキャン信号を供給するためのスキャン駆動回路と；前記データ駆動回路に前記ディジタルビデオデータを供給する前記データ駆動回路と；前記スキャン駆動回路を制御するタイミングコントローラとを更に備えることを特徴とする請求項１に記載の平板表示装置。
【請求項６】
前記補償回路は前記タイミングコントローラ内に内臓されることを特徴とする請求項１に記載の平板表示装置。
【請求項７】
前記メモリはＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭを含むことを特徴とする請求項１に記載の平板表示装置。
【請求項８】
前記補償回路は前記リンク画素に表示されるディジタルビデオデータに前記補償データを加減することを特徴とする請求項１に記載の平板表示装置。
【請求項９】
前記表示パネルは液晶表示素子の表示パネルと有機発光ダイオード表示素子の表示パネルのうち、何れか一つであることを特徴とする請求項１に記載の平板表示装置。
【請求項１０】
平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータとテストスキャン信号を供給し、前記平板表示装置において不良画素の有無を検査するステップと；前記不良画素と隣接する正常画素と前記不良画素を電気的に連結してリンク画素を形成するステップと；前記リンク画素の充電特性を測定するステップと；前記リンク画素の位置を指示する位置データと前記リンク画素の充電特性を補償するための補償データを決定するステップと；前記平板表示装置の補償データ記録工程において、前記位置データと補償データを前記平板表示装置のデータ変調用メモリに格納するステップとを含むことを特徴とする平板表示装置の製造方法。
【請求項１１】
前記不良画素と隣接する正常画素は、前記不良画素が表現する色と同一な色を表現する画素であることを特徴とする請求項１０に記載の平板表示装置の製造方法。
【請求項１２】
前記補償データは前記リンク画素に表示されるデータの階調に応じて異なって設定されることを特徴とする請求項１０に記載の平板表示装置の製造方法。
【請求項１３】
前記メモリはデータ更新のできる非揮発性メモリを含むことを特徴とする請求項１０に記載の平板表示装置の製造方法。
【請求項１４】
前記メモリはＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭを含むことを特徴とする請求項１３に記載の平板表示装置の製造方法。
【請求項１５】
前記メモリに格納された位置データと補償データとを用いて、前記リンク画素に表示されるディジタルビデオデータを変調するステップを更に含むことを特徴とする請求項１０に記載の平板表示装置の製造方法。
【請求項１６】
前記平板表示装置は、前記データラインと前記スキャンラインの交差部に形成され、前記データラインからのデータ信号を前記リンク画素を含んだ画素に供給する複数のスイッチ素子を備えることを特徴とする請求項１０に記載の平板表示装置の製造方法。
【請求項１７】
前記リンク画素を形成するステップは、前記不良画素と前記スイッチ素子の間の電流パスを断線するステップと；絶縁膜上から分離された前記不良画素の画素電極と、それと隣接する正常画素の画素電極をＷ−ＣＶＤ工程を用いて電気的に連結するステップとを含むことを特徴とする請求項１６に記載の平板表示装置の製造方法。
【請求項１８】
前記リンク画素を形成するステップは、絶縁膜を介して前記不良画素の画素電極と、それと隣接する正常画素の画素電極と、少なくとも一部が重畳されるリンクパターンを前記平板表示装置の表示パネルに形成するステップと；前記不良画素と前記スイッチ素子の間の電流パスを断線するステップと；前記リンクパターンの両側にレーザー光を照射し、前記絶縁膜上から分離された前記不良画素の画素電極と、それと隣接する正常画素の画素電極を前記リンクパターンを媒介として電気的に連結するステップとを含むことを特徴とする請求項１６に記載の平板表示装置の製造方法。
【請求項１９】
前記リンクパターンは前記スキャンラインと同一層で前記スキャンラインと同時に形成されることを特徴とする請求項１８に記載の平板表示装置の製造方法。
【請求項２０】
前記リンクパターンは前記スキャンラインと連結されることを特徴とする請求項１９に記載の平板表示装置の製造方法。
【請求項２１】
前記リンク画素と前記スキャンラインとを分離するステップを更に含むことを特徴とする請求項２０に記載の平板表示装置の製造方法。
【請求項２２】
前記リンクパターンは前記データラインと同一層で前記データラインと同時に形成されることを特徴とする請求項１８に記載の平板表示装置の製造方法。
【請求項２３】
平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータとテストスキャン信号を供給して、前記平板表示装置において不良画素の有無を検査する検査装置と；前記不良画素と隣接する正常画素と前記不良画素を電気的に連結してリンク画素を形成するリペア装置と；前記リンク画素の充電特性に基づいて前記リンク画素の充電特性を補償するための補償データを決定し、前記リンク画素の位置を指示する位置データを決定し、前記位置データと補償データを前記平板表示装置のデータ変調用メモリに格納する電気的充電特性補償装置とを備えることを特徴とする平板表示装置の製造装置。
【請求項２４】
複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する平板表示装置の画質制御方法において、前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データとをメモリに格納するステップと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調するステップとを含むことを特徴とする平板表示装置の画質制御方法。
【請求項２５】
前記不良画素と隣接する正常画素は前記不良画素が表現する色と同一な色を表現する画素であることを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項２６】
前記補償データは前記リンク画素に表示されるデータの階調に応じて異なって設定されることを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項２７】
前記平板表示装置は、前記データラインと前記スキャンラインの交差部に形成され、前記データラインからのデータ信号を前記リンク画素を含んだ画素に供給する複数のスイッチ素子を更に備え；前記不良画素と前記スイッチ素子の間の電流パスは断線されていることを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項２８】
前記変調されたディジタルビデオデータと非変調されたディジタルビデオデータをアナログデータ信号に変換して前記データラインに供給するステップと；前記スキャンラインにスキャン信号を供給するステップとを更に含むことを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項２９】
前記メモリはＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭを含むことを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項３０】
前記ディジタルビデオデータを変調するステップは、前記リンク画素に表示されるディジタルビデオデータに前記補償データを加減するステップを含むことを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
【請求項３１】
複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する平板表示装置の画質制御方法において、前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データが格納されたメモリと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調する補償回路とを備えることを特徴とする平板表示装置の画質制御装置。
【請求項３２】
前記不良画素と隣接する正常画素は前記不良画素が表現する色と同一な色を表現する画素であることを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【請求項３３】
前記補償データは前記リンク画素に表示されるデータの階調に応じて異なって設定されることを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【請求項３４】
前記平板表示装置は、前記データラインと前記スキャンラインの交差部に形成され、前記データラインからのデータ信号を前記リンク画素を含んだ画素に供給する複数のスイッチ素子を更に備え；前記不良画素と前記スイッチ素子の間の電流パスは断線されていることを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【請求項３５】
前記変調されたディジタルビデオデータと非変調されたディジタルビデオデータをアナログデータ信号に変換して前記データラインに供給するステップと；前記スキャンラインにスキャン信号を供給するステップとを更に含むことを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【請求項３６】
前記メモリはＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭを含むことを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【請求項３７】
前記補償回路は前記リンク画素に表示されるディジタルビデオデータに前記補償データを加減することを特徴とする請求項３１に記載の平板表示装置の画質制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良画素の認知程度を低下させ、不良画素の充電特性を電気的に補償するようにした平板表示装置とその製造方法、製造装置、画質制御方法及び画質制御装置に関する。
【背景技術】
【０００２】
最近の情報化社会において、表示素子は視覚情報の伝達媒体として、その重要性が常ならず強調されている。現在、主流を成している陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）またはブラウン管は重さと嵩が大きいという問題点がある。このような陰極線管の限界を乗り越えられる多種の平板表示素子（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）が開発されている。
【０００３】
平板表示装置には、液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）及び有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）等があり、これらの大分が実用化され市販されている。
【０００４】
このような平板表示装置は、画像を示すための表示パネルを備え、このような表示パネルはテスト過程で画素不良が見つけられている。このような不良画素は信号配線のショート（ｓｈｏｒｔ）及び断線（ｏｐｅｎ）、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」という）の不良、電極パターンの不良等により表れる。テスト過程で見つけられた不良画素は液晶セルに印加されるデータ電圧が高くなるほど液晶セルの透過率が高くなるノーマリホワイトモードで輝点に表れる。
【０００５】
輝点に表れる不良画素はリペア工程で暗点化される。図１は、暗点化された不良画素１０が中間階調とホワイト階調から認知される状態を示す図面である。図１のように、暗点化された不良画素１０はブラック階調で殆ど認知されないが、中間階調とホワイト階調で輝点よりは肉眼で感じられる認知程度は小さいが、変わらず表示画像で確然に暗点として認知されるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、不良画素の認知程度を低下させ、不良画素の充電特性を電気的に補償するようにした平板表示装置とその製造方法、製造装置、画質制御方法及び画質制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的の達成のために、本発明の実施の形態に係る平板表示装置は、複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する表示パネルと；前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データが格納されたメモリと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調する補償回路とを備える。
【０００８】
前記不良画素と隣接する正常画素は前記不良画素が表現する色と同一な色を表現する画素である。
【０００９】
前記補償データは前記リンク画素に表示されるデータの階調に応じて異なって設定される。
【００１０】
前記平板表示装置は、前記データラインと前記スキャンラインの交差部に形成され、前記データラインからのデータ信号を前記リンク画素を含んだ画素に供給する複数のスイッチ素子を更に備える。
【００１１】
前記不良画素と前記スイッチ素子の間の電流パスは断線されている。
【００１２】
前記平板表示装置は、前記補償回路により変調されたディジタルビデオデータと非変調されたディジタルビデオデータをアナログデータ信号に変換して前記データラインに供給するためのデータ駆動回路と；前記スキャンラインにスキャン信号を供給するためのスキャン駆動回路と；前記データ駆動回路に前記ディジタルビデオデータを供給する前記データ駆動回路と；前記スキャン駆動回路を制御するタイミングコントローラとを更に備える。
【００１３】
前記補償回路は前記タイミングコントローラ内に内臓される。
【００１４】
前記メモリはＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭを含む。
【００１５】
前記補償回路は前記リンク画素に表示されるディジタルビデオデータに前記補償データを加減する。
【００１６】
前記表示パネルは液晶表示素子の表示パネルと有機発光ダイオード表示素子の表示パネルのうち、何れか一つである。
【００１７】
本発明の実施の形態に係る平板表示装置の製造方法は、平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータとテストスキャン信号を供給し、前記平板表示装置において不良画素の有無を検査するステップと；前記不良画素と隣接する正常画素と前記不良画素を電気的に連結してリンク画素を形成するステップと；前記リンク画素の充電特性を測定するステップと；前記リンク画素の位置を指示する位置データと前記リンク画素の充電特性を補償するための補償データを決定するステップと；前記平板表示装置の補償データ記録工程において、前記位置データと補償データを前記平板表示装置のデータ変調用メモリに格納するステップとを含む。
【００１８】
前記リンク画素を形成するステップは、前記不良画素と前記スイッチ素子の間の電流パスを断線するステップと；絶縁膜上から分離された前記不良画素の画素電極と、それと隣接する正常画素の画素電極をＷ−ＣＶＤ工程を用いて電気的に連結するステップとを含む。
【００１９】
前記リンク画素を形成するステップは、絶縁膜を介して前記不良画素の画素電極と、それと隣接する正常画素の画素電極と、少なくとも一部が重畳されるリンクパターンを前記平板表示装置の表示パネルに形成するステップと；前記不良画素と前記スイッチ素子の間の電流パスを断線するステップと；前記リンクパターンの両側にレーザー光を照射し、前記絶縁膜上から分離された前記不良画素の画素電極と、それと隣接する正常画素の画素電極を前記リンクパターンを媒介として電気的に連結するステップとを含む。
【００２０】
前記リンクパターンは前記スキャンラインと同一層で前記スキャンラインと同時に形成される。
【００２１】
前記リンクパターンは前記スキャンラインと連結される。
【００２２】
前記平板表示装置の製造方法は、前記リンク画素と前記スキャンラインとを分離するステップを更に含む。
【００２３】
前記リンクパターンは前記データラインと同一層で前記データラインと同時に形成される。
【００２４】
本発明の実施の形態に係る平板表示装置の製造装置は、平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータとテストスキャン信号を供給して、前記平板表示装置において不良画素の有無を検査する検査装置と；前記不良画素と隣接する正常画素と前記不良画素を電気的に連結してリンク画素を形成するリペア装置と；前記リンク画素の充電特性に基づいて前記リンク画素の充電特性を補償するための補償データを決定し、前記リンク画素の位置を指示する位置データを決定し、前記位置データと補償データを前記平板表示装置のデータ変調用メモリに格納する電気的充電特性補償装置とを備える。
【００２５】
本発明の実施の形態に係る平板表示装置の画質制御方法は、複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する平板表示装置の画質制御方法において、前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データとをメモリに格納するステップと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調するステップとを含む。
【００２６】
本発明の実施の形態に係る平板表示装置の画質制御装置は、複数のデータラインと複数のスキャンラインが交差され、複数の画素が配置され、不良画素と、それと隣接する正常画素が電気的に連結されたリンク画素を有する平板表示装置の画質制御方法において、前記リンク画素の位置を指示する位置データと、前記リンク画素の充電特性を補償するための補償データが格納されたメモリと；前記位置データと前記補償データに基づいて前記リンク画素に表示されるディジタルビデオデータを変調する補償回路とを備える。
【発明の効果】
【００２７】
本発明の実施の形態に係る平板表示装置の製造方法及び装置は、リンク画素の充電特性を補償して不良画素の認知程度を低下させ、不良画素を含んだリンク画素の充電特性を電気的に補償することが可能になる。更に、本発明に係る平板表示装置とその画質制御方法及び装置は、前記製造方法及び装置によりメモリに予め格納された補償データを用いて不良画素の充電特性を細密に補償することにより、その不良画素の認知程度を低下させ、不良率を低減し、表示品質を向上させることが可能になる。
【発明を実施するための最良の形態】
【００２８】
以下、図２ないし図２０を参照して本発明の好ましい実施の形態について説明する。
【００２９】
図２及び図３を参照すると、本発明の実施の形態に係る平板表示装置の製造方法は、上板及び下板をそれぞれ製作した後、上/下板をシーラント（Ｓｅａｌａｎｔ）やフリットガラス（Ｆｒｉｔ  ｇｌａｓｓ）で合着する。（Ｓ１、Ｓ２、Ｓ３）
【００３０】
続いて、本発明に係る平板表示装置の製造方法は、平板表示装置の検査工程において、上/下板が合着された平板表示装置に対して、各階調のテストデータを平板表示装置に印加してテスト画像を表示し、その画像に対して電気的な検査及び/または肉眼検査を通じて不良画素の有無を検査する。（Ｓ４）そして、本発明に係る平板表示装置の製造方法は、検査工程において、平板表示装置上で不良画素が見つけられると（Ｓ５）、リペア工程において、同一な色の正常画素１１と不良画素１０とを電導性リンクパターン１２でリンクまたはショットさせ、正常画素と不良画素に同一な信号を供給させる。（Ｓ６）
【００３１】
続いて、本発明に係る平板表示装置の製造方法は、正常画素とリンクされている不良画素にテスト電圧を印加し（以下、「リンク画素」という）その充電特性を測定し、その測定値をリンクされていない正常画素の充電特性と比べ、リンク画素１３の充電特性を判定する。（Ｓ７）
【００３２】
図３のように、リペア工程において、同一な色の正常画素と不良画素が電気的に連結されたリンク画素１３でリンクされている正常画素１１のデータ電圧の充電時にリンクされている不良画素１０は同一なデータ電圧を充電する。ところで、リンク画素１３は、一つの薄膜トランジスタを通じて二つの画素に含まれた画素電極に電荷が供給されるため、リンクされていない正常画素１１に比べ充電特性が異になる。例えば、リンク画素１３とリンクされていない正常画素１１とに同一なデータ電圧が供給されるという場合、リンク画素１３は二つの画素に電荷が分散されるため、リンクされていない正常画素１１より電荷充電量が少ない。その結果、リンクされていない正常画素１１とリンク画素１３とに同一なデータ電圧が供給される場合、リンク画素１３はデータ電圧が小さい程、透過率または階調が高くなるノーマリホワイトモード（Ｎｏｒｍａｌｌｙ  Ｗｈｉｔｅ  Ｍｏｄｅ）で、リンクされていない正常画素１１より更に明るく映される。反面、リンクされていない正常画素１１とリンク画素１３とに同一なデータ電圧が供給される場合、リンク画素１３はデータ電圧が大きい程、透過率または階調が高くなるノーマリブラックモード（Ｎｏｒｍａｌｌｙ  Ｂｌａｃｋ  Ｍｏｄｅ）で、リンクされていない正常画素１１より更に暗く映される。一般的に、液晶セルの画素電極と共通電極が液晶を介して対向する二つの基板上で分離形成され、画素電極と共通電極の間に縦電界が印加されるツイステッドネマチックモード（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ  Ｍｏｄｅ：以下、「ＴＮモード」という）は、ノーマリホワイトモードで駆動される反面、液晶セルの画素電極と共通電極が同一基板上に形成され、画素電極と共通電極の間に横電界が印加されるインプレインスイッチングモード（Ｉｎ−ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ  Ｍｏｄｅ：以下、「ＩＰＳモード」という）はノーマリブラックモードで駆動される。
【００３３】
Ｓ７及びＳ８のステップにおいて、本発明に係る平板表示装置の製造方法は、リンク画素１３に含まれた正常画素１１の位置を座標値で算出して、その座標値を指示する位置データを決定し、リンク画素１３の充電特性を補償するための充電特性補償データを決定した後、補償データ記録工程において、リンク画素１３に含まれた正常画素１１の位置データと充電特性補償データを非揮発性メモリ、例えば、データの更新及び消去のできるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）またはＥＤＩＤ ＲＯＭ（Ｅｘｔｅｎｄｅｄ  Ｄｉｓｐｌａｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｄａｔａ  ＲＯＭ）に格納する。一般的に、リンク画素１３の充電特性が各階調毎に異なる。このため、充電特性補償データは、リンク画素１３が階調別に正常画素の階調表現能力と同一な階調表現能力を有するように階調別に異になるか、または複数の階調を含んだ階調領域別に異になるようにすることが好ましい。  
【００３４】
そして、本発明に係る平板表示装置の製造方法は、ＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭに格納された位置データ及び充電特性補償データを用いてリンク画素１３に供給されるディジタルビデオデータを変調し、変調されたデータを平板表示装置に供給して画像を表示した後、また検査する。  
【００３５】
一方、Ｓ５のステップにおいて、不良画素と他のパネル欠陥等の表示むらの程度及び個数が良品許容基準値の以下に見つけられると、その平板表示装置は良品として判定され出荷される。（Ｓ１０）
【００３６】
本発明に係る平板表示装置の製造方法に対して、アクティブマトリクスタイプの液晶表示素子を中心として詳細に説明すると次の通りである。  
【００３７】
本発明に係る液晶表示素子の製造方法は、基板洗浄、基板パターニング工程、配向膜形成/ラビング工程、基板合着/液晶注入工程、実装工程、検査工程、リペア（Ｒｅｐａｉｒ）工程等に分けられる。
【００３８】
基板洗浄工程においては、液晶表示素子の基板の表面に汚れた異物質を洗浄液で除去するようになる。
【００３９】
基板パターニング工程においては、上板（カラーフィルター基板）のパターニングと下板（ＴＦＴ−アレイ基板）のパターニング工程に分けられる。上板の基板には、カラーフィルター、共通電極、ブラックマトリクス等が形成される。下板の下部基板には、データラインとゲートライン等の信号配線が形成され、データラインとゲートラインとの交差部にＴＦＴが形成され、ＴＦＴのソース電極に接続されるデータラインとゲートラインの間の画素領域に画素電極が形成される。
【００４０】
配向膜形成/ラビング工程においては、上板と下板のそれぞれに配向膜を塗布し、その配向膜をラビング布等にラビングする。   
【００４１】
基板合着/液晶注入工程においては、シーラントを用いて上部基板と下部基板とを合着し、液晶注入口を通じて液晶とスペーサを注入した後、その液晶注入口を封止する工程が行われる。
【００４２】
実装工程においては、ゲートドライブ集積回路及びデータドライブ集積回路等の集積回路が実装されたテープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ：以下、「ＴＣＰ」という）を基板上のパッド部に接続させる。このようなドライブ集積回路は前述のＴＣＰを用いたテープオートメーテッドボンディング（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式以外に、チップオンガラス（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ：ＣＯＧ）方式等に基板上に直接実装されることもできる。
【００４３】
検査工程は、基板合着/液晶注入工程の前に下部基板上に形成された各種信号配線、ＴＦＴ、画素電極に対する電気的検査と、基板合着/液晶注入工程の後に行われる電気的検査及び肉眼検査を含む。この検査工程においての検査の結果、不良画素１０が許容基準値以上に見つけられると、基板合着/液晶注入工程の前の下部基板または基板合着/液晶注入工程の後のパネルをリペア工程で搬送し、不良画素１０をそれと隣接した同一色の正常画素１１と電気的にリンクさせる。 
【００４４】
そして、リペア工程において、リンクされたリンク画素１３に対して充電特性を検査した後、そのリンク画素１３に含まれた正常画素１１の位置データと充電特性補償データを決定し、そのデータをＥＥＰＲＯＭに格納する。ここで、ＥＥＰＲＯＭは液晶表示装置の印刷回路ボードＰＣＢ上に実装される。印刷回路ボード上には、ＥＥＰＲＯＭのデータを用いてリンク画素１３に対応するディジタルビデオデータを変調する補償回路と、補償回路により変調されたデータをデータ駆動回路に供給し、データ駆動回路とスキャン駆動回路の動作タイミングを制御するためのタイミングコントローラが共に実装される。補償回路はタイミングコントローラに内臓可能である。最終良品として判定され出荷される液晶表示装置の駆動回路には、タイミングコントローラ、データ駆動回路及びスキャン駆動回路と共に、前記ＥＥＰＲＯＭ、前記補償回路が含まれる。
【００４５】
図４ないし図１４は、リペア工程において、リンクパターン１３を形成する多様な実施の形態を示す図面である。
【００４６】
図４及び図５は、本発明第１の実施の形態に係るＴＮモードの液晶表示素子のリペア工程を説明するための図面である。
【００４７】
図４及び図５を参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程を用いてリンクパターン４４を隣接する不良画素１０の画素電極４３Ａと正常画素１１の画素電極４３Ｂ上に直接形成する。
【００４８】
下部基板のガラス基板４５上にはゲートライン４１とデータライン４２が交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン４１に電気的に連結され、ソース電極はデータライン４２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極４３Ａ、４３Ｂに電気的に連結される。
【００４９】
ゲートライン４１、ＴＦＴのゲート電極等を含んだゲート金属パターンは、アルミニウム（Ａｌ）、アルミニウムネオジウム（ＡｌＮｄ）等のゲート金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてガラス基板４５上に形成される。
【００５０】
データライン４２、ＴＦＴのソース及びドレイン電極等を含んだソース/ドレイン金属パターンは、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）等のソース/ドレイン金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてゲート絶縁膜４６上に形成される。
【００５１】
ゲート金属パターンとソース/ドレイン金属パターンとを電気的に絶縁するためのゲート絶縁膜４６は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）等の無機絶縁膜に形成される。そして、ＴＦＴ、ゲートライン４１、データライン４２を覆う保護膜（Ｐａｓｓｉｖａｔｉｏｎ  Ｆｉｌｍ）は無機絶縁膜または有機絶縁膜に形成される。
【００５２】
画素電極４３Ａ、４３Ｂは、インジウム・チン・オキサイド（ＩｎｄｉｕｍＴｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、チン・オキサイド（Ｔｉｎ  Ｏｘｉｄｅ：ＴＯ）、インジウム・ジンク・オキサイド（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）またはインジウム・チン・ジンク・オキサイド（Ｉｎｄｉｕｍ  Ｔｉｎ Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＴＺＯ）等の透明導電性金属を蒸着する工程、フォトリソグラピ工程及びエッチング工程を通じて保護膜４７上に形成される。この画素電極４３Ａ、４３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン４２からデータ電圧が供給される。
【００５３】
リペア工程は基板合着/液晶注入工程の前の下部基板に対して行う。このリペア工程は、まず、不良画素のＴＦＴと画素電極４３Ａの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン４２の間、または、ＴＦＴのドレイン電極と画素電極４３Ａの間の電流パスをレーザーカッティング工程で断線（Ｏｐｅｎ）させる。続いて、リペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン４４を不良画素１０の画素電極４３Ａと、それと隣接する同一色の正常画素１１の画素電極４３Ｂ、そして、その画素電極４３Ａ、４３Ｂの間の保護膜４７上にタングステン（Ｗ）を直接蒸着させる。一方、断線工程とＷ−ＣＶＤ工程の順序は換えても関係ない。   
【００５４】
Ｗ−ＣＶＤ工程は、図６のように、Ｗ（ＣＯ）６の雰囲気の下で、画素電極４３Ａ、４３Ｂのうち、何れか一つの画素電極上にレーザー光を集光させ、その集光されたレーザー光を他の画素電極の方に移動またはスキャニングする。そうすると、レーザー光に反応してＷ（ＣＯ）６からタングステン（Ｗ）が分離され、そのタングステン（Ｗ）がレーザー光のスキャン方向に沿って一側画素電極４３Ａ、保護膜４７、他側画素電極４３Ｂに移動しながら画素電極４３Ａ、４３Ｂとその間の保護膜４７上に蒸着される。
【００５５】
図７及び図８は、本発明第２の実施の形態に係るＴＮモードの液晶表示素子のリペア工程を説明するための図面である。
【００５６】
図７及び図８を参照すると、本発明に係るリペア工程は、保護膜７７を介して不良画素１０の画素電極７３Ａ及び隣接する正常画素１１の画素電極７３Ｂと重畳されるリンクパターン７４を備える。   
【００５７】
下部基板のガラス基板７５上にはゲートライン７１とデータライン７２が交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン７１に電気的に連結され、ソース電極はデータライン７２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極７３Ａ、７３Ｂに電気的に連結される。
【００５８】
ゲートライン７１、ＴＦＴのゲート電極等を含んだゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてガラス基板７５上に形成される。
【００５９】
ゲートライン７１はリンクパターン７４と重畳されないようにリンクパターン７４と所定距離に離隔され、リンクパターン７４を囲む形態の凹パターン７５を含む。
【００６０】
データライン７２、ＴＦＴのソース及びドレイン電極、リンクパターン７４等を含んだソース/ドレイン金属パターンは、ソース/ドレイン金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてゲート絶縁膜７６上に形成される。
【００６１】
リンクパターン７４は、リペア工程の前に、ゲートライン７１、データライン７２及び画素電極７３Ａ、７３Ｂと接続していない島パターン（Ｉｓｌａｎｄ  ｐａｔｔｅｒｎ）に形成される。このリンクパターン７４の両端は垂直に隣接する画素電極７３Ａ、７３Ｂと重畳され、レーザー溶接工程において画素電極７３Ａ、７３Ｂと接続される。  
【００６２】
ゲート絶縁膜７６は、ゲート金属パターンとソース/ドレイン金属パターンとを電気的に絶縁し、保護膜７７は、ソース/ドレイン金属パターンと画素電極７３Ａ、７３Ｂとを電気的に絶縁する。
【００６３】
画素電極７３Ａ、７３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラピ工程及びエッチング工程を通じて保護膜７７上に形成される。画素電極７３Ａ、７３Ｂは上端の一側から伸張された伸張部７６を含む。この伸張部７６により画素電極７３Ａ、７３Ｂはリンクパターン７４の一端と十分に重畳される。この画素電極７３Ａ、７３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン７２からデータ電圧が供給される。
【００６４】
リペア工程は、基板合着/液晶注入工程の前の下部基板または基板合着/液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良画素のＴＦＴと画素電極７３Ａの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン７２、またはＴＦＴのドレイン電極と画素電極７３Ａの間の電流パスをレーザーカッティング工程で断線させる。続いて、リペア工程はレーザー溶接工程を用いて、図８のように、リンクパターン７４の両端から隣接する画素電極７３Ａ、７３Ｂにレーザーを照射する。そうすると、レーザー光により画素電極７３Ａ、７３Ｂ及び保護膜７７が溶けるようになり、その結果、画素電極７３Ａ、７３Ｂがリンクパターン７４と接続される。一方、断線工程とレーザー溶接工程の順序は換えても関係ない。図９はレーザー溶接工程の前、保護膜７７により電気的に分離された画素電極７３Ａ、７３Ｂとリンクパターン７４を示す図面である。
【００６５】
図１０及び図１１は、本発明の第３の実施の形態に係るＩＰＳモードの液晶表示素子のリペア工程を説明するための図面である。
【００６６】
図１０及び図１１を参照すると、本発明に係るリペア工程は、Ｗ−ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程を用いてリンクパターン１０４を隣接する不良画素１０の画素電極１０３Ａと正常画素１１の画素電極１０３Ｂ上に直接形成する。
【００６７】
下部基板のガラス基板１０５上にはゲートライン１０１とデータライン１０２が交差され、その交差部にＴＦＴが形成される。ＴＦＴのゲート電極はゲートライン４１に電気的に連結され、ソース電極はデータライン１０２に電気的に連結される。そして、ＴＦＴのドレイン電極はコンタクトホールを通じて画素電極１０３Ａ、１０３Ｂに電気的に連結される。
【００６８】
ゲートライン１０１、ＴＦＴのゲート電極、共通電極１０８等を含んだゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてガラス基板１０５上に形成される。共通電極１０８は全液晶セルに連結され共通電圧Ｖｃｏｍを印加する。この共通電極１０８に印加される共通電圧Ｖｃｏｍと画素電極１０３Ａ、１０３Ｂに印加されるデータ電圧とにより、液晶セルには横電界が印加される。
【００６９】
データライン１０２、ＴＦＴのソース及びドレイン電極等を含んだソース/ドレイン金属パターンは、ソース/ドレイン金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてゲート絶縁膜１０６上に形成される。
【００７０】
画素電極１０３Ａ、１０３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラピ工程及びエッチング工程を通じて保護膜１０７上に形成される。この画素電極１０３Ａ、１０３Ｂには、ＴＦＴのターンオンされるスキャニング期間の間、ＴＦＴを通じてデータライン１０２からデータ電圧が供給される。
【００７１】
リペア工程は基板合着/液晶注入工程の前の下部基板に対して行う。このリペア工程は、まず、不良画素１０のＴＦＴと画素電極１０３Ａの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン１０２の間、または、ＴＦＴのドレイン電極と画素電極１０３Ａの間の電流パスをレーザーカッティング工程で断線（Ｏｐｅｎ）させる。続いて、リペア工程は、Ｗ−ＣＶＤ工程を用いてリンクパターン４４を不良画素１０の画素電極１０３Ａと、それと隣接する同一色の正常画素１１の画素電極１０３Ｂ、そして、その画素電極１０３Ａ、１０３Ｂの間の保護膜１０７上にタングステン（Ｗ）を直接蒸着させる。一方、断線工程とＷ−ＣＶＤ工程の順序は換えても関係ない。
【００７２】
図１２及び図１３は、本発明第４の実施の形態に係るＩＰＳモードの液晶表示素子のリペア工程を説明するための図面である。図１２及び図１３において、データライン等のデータ金属パターン、ＴＦＴ、画素電極と共に液晶セルに横電界を印加するための共通電極等は省略される。
【００７３】
図１２及び図１３を参照すると、本発明に係る液晶表示素子のゲートライン１２１は、ネック部１３２、ネック部１３２に連結され、面積が拡大されたエヘッド部１３３、ネック部１３２及びヘッド部１３３の周りから「Ｃ」字状で除去された開口パターン１３１を含む。
【００７４】
ゲートライン１２１、未図示のＴＦＴのゲート電極、共通電極等を含んだゲート金属パターンは、ゲート金属蒸着工程、フォトリソグラピ工程及びエッチング工程を通じてガラス基板１２５に形成される。
【００７５】
画素電極１２３Ａ、１２３Ｂは、透明導電性金属を蒸着する工程、フォトリソグラピ工程及びエッチング工程を通じて保護膜１２７上に形成される。
【００７６】
ゲートライン１２１において、ネック部１３１はリペア工程において、レーザーカッティング工程により断線（ｏｐｅｎ）される。ヘッド部１３３の一端はゲート絶縁膜１２６及び保護膜１２７を介して不良画素１０の画素電極１２３Ａと重畳され、ヘッド部１３３の他端はゲート絶縁膜１２６及び保護膜１２７を介して不良画素１０と隣接する正常画素１１の画素電極１２３Ｂと重畳される。
【００７７】
リペア工程は基板合着/液晶注入工程の前の下部基板、または基板合着/液晶注入工程の後のパネルに対して行う。このリペア工程は、まず、不良画素のＴＦＴと画素電極１２３Ａの間の電流パスを遮るために、ＴＦＴのソース電極とデータライン４２の間、または、ＴＦＴのドレイン電極と画素電極１２３Ａの間の電流パスをレーザーカッティング工程で断線させ、ゲートライン１２１のネック部１３２を断線させる。続いて、リペア工程は、レーザー溶接工程を用いて、図１３のように、ヘッド部１３３の両端から隣接する画素電極１２３Ａ、１２３Ｂにレーザーを照射する。そうすると、レーザー光により画素電極１２３Ａ、１２３Ｂ、保護膜１２７、ゲート絶縁膜１２６が溶けるようになり、その結果、ヘッド部１３３は独立パターンになってゲートライン１２１と分離され、画素電極１２３Ａ、１２３Ｂがヘッド部１３３に接続される。一方、断線工程とレーザー溶接工程の順序は換えても関係ない。図１４はレーザー溶接工程の前、保護膜１２７及びゲート絶縁膜１２６により電気的に分離された画素電極１２３Ａ、１２３Ｂとヘッド部１３３とを示す図面である。
【００７８】
本発明の第４の実施の形態に係るリペア工程は、ゲートライン１２１のパターニング工程において、ネック部１３３を予め除去して図７のリンクパターン７４のような独立パターンに形成し、リペア工程において、ネック部１３３のカッティング工程を省略することもできる。
【００７９】
一方、図７のリンクパターン７４や図１２のヘッド部１３３、ネック部１３２及び開口パターン１３１は、前述の実施の形態のように、一画素当り一つずつ形成することもできるが、リンク画素の電気的接触特性、即ち、接触抵抗を減らすために、一画素当り複数個ずつ形成することもできる。
【００８０】
前述の実施の形態のリペア工程は、アクティブマトリクス液晶表示素子を中心として説明されたが、アクティブマトリクス有機発光ダイオード（ＯＬＥＤ）のような他の平板表示素子にも類似適用され得る。
【００８１】
図１５は、本発明の実施の形態に係る平板表示装置の製造装置を示す図面である。
【００８２】
図１５を参照すると、本発明に係る平板表示装置の製造装置は、検査装置５００、リペア装置６００及び電気的充電特性補償装置７００を備える。
【００８３】
検査装置５００は、光測定装置、撮像装置、または顕微鏡装置、座標算出装置等を含んで不良画素１１の有無を検査する役割をする。
【００８４】
リペア装置６００は、前述の実施の形態のリペア工程のように、レーザーカッティング装置及びＷ−ＣＶＤ装置、またはレーザーカッティング装置及びレーザー溶接装置等を含んで、不良画素１０とそれと隣接した同一色の正常画素１１とを電気的に連結してリンク画素１３を形成する。
【００８５】
電気的充電特性補償装置７００は、検査装置２００の検査結果に応じて、ホストコンピューター、ロム記録機、ＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭのようなメモリ等を用いてリンク画素１３０の足りない充電特性を補償するための充電特性補償データを定め、そのデータをメモリに格納する。充電特性補償データが格納されたメモリは表示装置の駆動回路に含まれる。
【００８６】
図１６は、本発明の実施の形態に係る平板表示装置２００、検査装置５００及び電気的充電特性補償装置７００を示す図面である。
【００８７】
図１６を参照すると、本発明の実施の形態に係る平板表示装置２００は、データライン１５８とスキャンライン１５９が交差され、画素がマトリクス状に配置される平板表示パネル１６０、データライン１５８にリンク画素１３の充電特性が補償されたディジタルビデオデータＲｃ/Ｇｃ/Ｂｃを供給するデータ駆動回路１５６、スキャンライン１５９にスキャンパルスを順次供給するスキャン駆動回路１５７、駆動回路１５６、１５７を制御するタイミングコントローラ１５２及びＥＥＰＲＯＭ１５３またはＥＤＩＤ ＲＯＭを備える。このような平板表示装置２００は、液晶表示素子（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）等に具現され、不良画素１０が含まれたと、リペア工程において、その不良画素１０と、それと隣接する同一色の正常画素１１とが電気的に連結されてある。  
【００８８】
タイミングコントローラ１５２には、ＥＥＰＲＯＭ１５３に格納された位置データと充電特性補償データに基づいて、リンク画素１３の充電特性を補償するための補償回路１５１が内蔵される。補償回路１５１は、リンク画素１３の位置に当たる入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉに補償データを増減させ、そのディジタルビデオデータを変調する。この補償回路１５１についての詳細な説明は後術する。タイミングコントローラ１５２は、補償回路１５１により変調されている不良画素１０ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉと、変調されていない正常画素１１のディジタルビデオデータＲｉ/Ｇｉ/Ｂｉとをデータ駆動回路１５６に供給する。そして、タイミングコントローラ１５２は、垂直及び水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ、データイネーブル信号ＤＥを用いてデータ駆動回路１５６の動作タイミングを制御するデータ駆動制御信号ＤＤＣと、ゲート駆動回路１５７の動作タイミングを制御するゲート駆動制御信号ＧＤＣとを発生する。
【００８９】
データ駆動回路１５６はタイミングコントローラ１５２からのディジタルビデオデータＲｃ/Ｇｃ/Ｂｃを、階調表現のできるアナログ電圧または電流に変換してデータライン１５８に供給する。
【００９０】
スキャン駆動信号１５７はタイミングコントローラ１５２の制御下で、スキャンパルスをスキャンラインに順次印加して表示する画素の水平ラインを選択する。
【００９１】
ＥＥＰＲＯＭ１５３は、電気的充電特性補償工程において、リンク画素１３に含まれた正常画素１１の位置データと充電特性補償データとが格納され、タイミングコントローラ１５２と共に平板表示装置２００の印刷回路ボードＰＣＢ上に実装され、平板表示装置２００の正常駆動の場合、タイミングコントローラ１５２内の補償回路１５３に、リンク画素１３に含まれた正常画素１１の位置データと充電特性補償データとを供給する。
【００９２】
検査装置５００は、駆動回路が平板表示パネル１６０に接続されていない状態で、データライン１５８にテストデータを供給し、スキャンライン１５９にテストスキャンパルスを供給し、平板表示装置に表示されたテスト画像を検査する。この検査装置５００は、コンピューター１５５の制御下で、最低階調（またはピックブラック階調）から最高階調（またはピックホワイト階調）に一階調ずつテストデータの階調を増加させながら平板表示パネル１６０上に表示されたテスト画像を検査する。テストデータは最少８ビット以上の解消度を有しなければならない。
【００９３】
電気的充電特性補償装置７００は、ＥＥＰＲＯＭ１５３に接続できるＲＯＭ記録機１５４、ＲＯＭ記録機１５４に接続されたコンピューター１５５を備える。
【００９４】
コンピューター１５５は、検査装置５００により測定された各階調別画素の輝度測定値の入力を受けて不良画素１０の有無を判定し、リペア工程において、不良画素１０と正常画素１１が電気的に連結された平板表示パネル１６０に対して、リンク画素１３に含まれた正常画素１１の位置データとリンク画素１３の足りない充電特性を補償するための充電特性補償データを定める。そして、コンピューター１５５は位置データと充電特性補償データとをＲＯＭ記録機１５４に供給する。このコンピューター１５５は、工程条件の変化、適用モデル間の差異等のような理由により位置データと充電特性補償データとを更新が必要になる場合、または運用者により位置データと充電特性補償データとの更新データが入力されると、Ｉ２Ｃ等の通信標準プロトコールを用いてＲＯＭ記録機１５４に更新データを伝送してＲＯＭ記録機１５４にＥＥＰＲＯＭ１５３またはＥＤＩＤ  ＲＯＭに格納された位置データと充電特性補償データとを更新させる。
【００９５】
ＲＯＭ記録機１５４は、コンピューター１５５からの位置データと充電特性補償データをＥＥＰＲＯＭ１５３に供給する。ここで、ＲＯＭ記録機１５４はユーザーコネクタ（ｕｓｅｒ  ｃｏｎｎｅｃｔｏｒ）を通じてＥＥＰＲＯＭ１５３に位置データと充電特性補償データを伝送することができる。ユーザーコネクタを通じて位置データと充電特性補償データは直列に伝送され、また、ユーザーコネクタを通じて直列クラック（Ｓｅｒｉａｌ  Ｃｌｏｃｋ）と電源接地電源等がＥＥＰＲＯＭ１５３に伝送される。
【００９６】
一方、ＥＥＰＲＯＭ１５３とユーザーコネクタの代りに、ＥＤＩＤ  ＲＯＭに位置データと充電特性補償データを伝送し、ＥＤＩＤ  ＲＯＭはその位置データと充電特性補償データを別途の格納空間に格納することもできる。ＥＤＩＤ  ＲＯＭには位置データ、充電特性補償データの外に、モニタ情報データとして販売者/生産者職別情報（ＩＤ）及び基本表示素子の変数及び特性等が格納されてある。ＥＥＰＲＯＭ１５３の代りに、ＥＤＩＤ  ＲＯＭに充電特性補償データを伝送する。従って、ＥＤＩＤ  ＲＯＭを使用する場合にはＥＥＰＲＯＭ１５３とユーザーコネクタが除去される可能性があるため、それ程追加開発費が低減される効果がある。以下、位置データと充電特性補償データが格納されるメモリをＥＥＰＲＯＭ１５３に仮定して説明する。勿論、以下の実施の形態の説明において、ＥＥＰＲＯＭ１５３はＥＤＩＤ  ＲＯＭに代えられる。
【００９７】
ＥＥＰＲＯＭ１５３に格納される充電特性補償データは各リンク画素１３別に、図１７のようなガンマ特性を考慮して、各階調別に最適化されることが好ましい。この充電特性補償データはＲ、Ｇ、Ｂそれぞれで各階調別に設定されるか、図１７において、複数の階調を含む階調区間（Ａ、Ｂ、Ｃ、Ｄ）別に設定されることができる。例えば、充電特性補償データは「階調区間Ａ」で「０」、「階調区間Ｂ」で「０」、「階調区間Ｃ」で「１」、「階調区間Ｄ」で「１」等に、階調区間別に最適化されることができる。従って、充電特性補償データはリンク画素１３毎に異なって設定されることができ、更に、階調別に、または階調区間別に異になる可能性もある。ＥＥＰＲＯＭ１５３は、位置データと充電特性補償データ、そして階調領域情報（図１７において、Ａ、Ｂ、Ｃ、Ｄの区間）をルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ）の形態に格納し、タイミングコントローラ１５２に内蔵された補償回路１５１からのアドレス制御信号に応じて、該当アドレスから位置データと充電特性補償データとを補償回路１５１に供給する。   
【００９８】
図１８ないし図２０は、補償回路１５１の具体的な回路構成とその動作を説明するための図面である。 
【００９９】
図１８を参照すると、補償回路１５１は、位置判断部１８１、階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂ、アドレス生成部１８３Ｒ、１８３Ｇ、１８３Ｂ及び演算機１８４Ｒ、１８４Ｇ、１８４Ｂを備える。
【０１００】
ＥＥＰＲＯＭ１５３は、赤色Ｒのリンク画素１３の位置データ及び充電特性補償データを格納する第１のＥＥＰＲＯＭ１５３Ｒ、緑色Ｇのリンク画素１３の位置データ及び充電特性補償データを格納する第２のＥＥＰＲＯＭ１５３Ｇ及び青色Ｂのリンク画素１３の位置データ及び充電特性補償データを格納する第３のＥＥＰＲＯＭ１５３Ｂを備える。  
【０１０１】
位置判断部１８１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【０１０２】
階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂは、赤Ｒ、緑Ｇ、青Ｂの入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【０１０３】
アドレス生成部１８３Ｒ、１８３Ｇ、１８３Ｂは、ＥＥＰＲＯＭ１５３Ｒ、１５３Ｇ、１５３Ｂの位置データを参照して、入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がリンクピックセル１３に含まれた正常画素１１に当たると、その位置に対応する充電特性補償データを読み出すためのリードアドレス（Ｒｅａｄ  Ａｄｒｅｓｓ）を生成し、ＥＥＰＲＯＭ１５３Ｒ、１５３Ｇ、１５３Ｂに供給する。
【０１０４】
アドレスに応じてＥＥＰＲＯＭ１５３Ｒ、１５３Ｇ、１５３Ｂから出力される充電特性補償データは演算機１８４Ｒ、１８４Ｇ、１８４Ｂに供給される。
【０１０５】
演算機１８４Ｒ、１８４Ｇ、１８４Ｂは、入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを加算または減算し、リンク画素１３の正常画素１１に表示される入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。ここで、演算機１８４Ｒ、１８４Ｇ、１８４Ｂは加算機、減算機の他にも入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉに充電特性補償データを掛け算または割り算する掛け算機または割り算機を含むこともできる。
【０１０６】
このような補償回路１５１による充電特性補償結果の一例としては、平板表示パネル１６０に赤色のリンク画素１３、緑色のリンク画素１３及び青色のリンク画素１３がそれぞれ存在し、その足りない充電特性の程度が特定階調で同一であると仮定する場合、図１９のように、Ｒ補償データ、Ｇ補償データ及びＢ補償データが同一に「１」に設定され、リンクされていない正常画素１１に表示される入力ディジタルビデオデータＲｉ/Ｇｉ/Ｂｉに比べ、ディジタル階調値を各色のリンク画素で同一に１ずつ増加させることにより、リンク画素１３の輝度を補償することが可能になる。他の例として、平板表示パネル１６０に赤色のリンク画素１３のみが存在すると仮定する場合、図２０のように、Ｒ補償データは「１」に、Ｇ及びＢ補償データは「０」に設定されることができる。
【０１０７】
図１８ないし図２０において、「Ｒｃ」は赤色のリンク画素１３に表示される変調データであり、「Ｇｃ」は緑色のリンク画素１３に表示される変調データであり、「Ｂｃ」は青色のリンク画素１３に表示される変調データである。
【０１０８】
前述のように、本発明に係る平板表示装置の製造方法及び装置は、不良画素をそれと隣接する同一色の正常画素と電気的に連結してリンク画素を形成し、リンク画素に表示されるディジタルビデオデータを予め設定された補償データに変調し、リンク画素の充電特性を補償して不良画素の認知程度を低減させ、不良画素を含んだリンク画素の充電特性を電気的に補償することができる。
【０１０９】
更に、本発明に係る平板表示装置とその画質制御方法及び装置は、前記製造方法及び装置により、メモリに予め格納された補償データを用いて不良画素の充電特性を細密に補償し、その不良画素の認知程度を低減させて不良率を減らし、表示品質を増大させることができる。
【０１１０】
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
【０１１１】
【図１】不良画素が暗点化される場合、階調別に不良画素の認知程度を示す図面である。
【図２】本発明の実施の形態に係る平板表示装置の製造方法をステップ的に示すフロー図である。
【図３】本発明の実施の形態に係る平板表示装置リペア工程を概略的に説明するための図面である。
【図４】本発明の第１の実施の形態に係るリペア工程を説明するために、不良画素とそれと隣接する同一色の正常画素を示す平面図である。
【図５】リペア工程の後、図４から線「Ｉ−Ｉ’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図６】本発明の第１の実施の形態に係るリペア工程において、Ｗ−ＣＶＤ工程をステップ的に示す断面図である。
【図７】本発明の第２の実施の形態に係るリペア工程を説明するために、不良画素とそれと隣接する同一色の正常画素を示す平面図である。
【図８】リペア工程の後、図７から線「II−II’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図９】リペア工程の前、図７から線「II−II’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図１０】本発明の第３の実施の形態に係るリペア工程を説明するために、不良画素とそれと隣接する同一色の正常画素を示す平面図である。
【図１１】リペア工程の後、図１０から線「III−III’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図１２】本発明の第４の実施の形態に係るリペア工程を説明するために、不良画素とそれと隣接する同一色の正常画素を示す平面図である。
【図１３】リペア工程の後、図１２から線「IV−IV’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図１４】リペア工程の前、図１２から線「IV−IV’」を切り取って、不良画素とそれと隣接する同一色の正常画素を示す断面図である。
【図１５】本発明の実施の形態に係る平板表示装置の製造装置を概略的に示すブロック図である。
【図１６】本発明の実施の形態に係る平板表示装置、検査装置及び電気的充電特性補償装置を示すブロック図である。
【図１７】充電特性補償データが階調別、階調区間別に分けて設定される例のガンマ補正カーブを示す図面である。
【図１８】本発明の実施の形態に係る補償回路を示すブロック図である。
【図１９】図１６に示す補償回路の充電特性補償の例を示す図面である。
【図２０】図１６に示す補償回路の充電特性補償の例を示す図面である。
【符号の説明】
【０１１２】
１０：不良画素  
１１：正常画素
４３Ａ、７３Ａ、１０３Ａ、１２３Ａ：不良画素の画素電極
４３Ｂ、７３Ｂ、１０３Ｂ、１２３Ｂ：不良画素と隣接する正常画素の画素電極
４４、７４、１０４：リンクパターン
４５、７５、１０５、１２５：ガラス基板
４６、７６、１０６、１２６：ゲート絶縁膜
４７、７７、１０７、１２７：保護膜
１３１：ゲートラインからゲート金属が除去されたＣ字形開口パターン
１３２：ゲートライン内にパターニングされたネック部
１３３：ゲートライン内にパターニングされたヘッド部
１５１：補償回路
１５２：タイミングコントローラ
１５３、１５３Ｒ、１５３Ｇ、１５３Ｂ：ＥＥＰＲＯＭ
１５４：ＲＯＭ記録機
１５５：コンピューター
１５６：データ駆動回路
１５７：スキャン駆動回路
１５８、４２、７２、１０２：データライン
１５９、４１、７１、１０１、１２１：スキャンライン（またはゲートライン）
１６０：平板表示パネル
１６１：検査装置
１８１、２１１、２５１、２７１、２９１：位置判断部
１８２Ｒ、１８２Ｇ、１８２Ｂ：階調判断部
１８３Ｒ、１８３Ｇ、１８３Ｂ：アドレス生成部
１８４Ｒ、１８４Ｇ、１８４Ｂ：演算機
２００：平板表示装置
５００：検査装置
６００：リペア装置
７００：電気的充電特性補償装置
【図２】
2007156407.tif 000003
【図３】
2007156407.tif 000004
【図４】
2007156407.tif 000005
【図５】
2007156407.tif 000006
【図６】
2007156407.tif 000007
【図７】
2007156407.tif 000008
【図８】
2007156407.tif 000009
【図９】
2007156407.tif 000010
【図１０】
2007156407.tif 000011
【図１１】
2007156407.tif 000012
【図１２】
2007156407.tif 000013
【図１３】
2007156407.tif 000014
【図１４】
2007156407.tif 000015
【図１５】
2007156407.tif 000016
【図１６】
2007156407.tif 000017
【図１７】
2007156407.tif 000018
【図１８】
2007156407.tif 000019
【図１９】
2007156407.tif 000020
【図２０】
2007156407.tif 000021
【図１】
2007156407.tif 000022