(57)【要約】【課題】マイクロストリップ入力および出力ポートと用いるコプレーナ線路カプラを提供する。【解決手段】コプレーナ線路カプラは、第１および第２金属入力ポートが上部表面上に形成され、マイクロストリップラインとして底部表面上の金属層と協働し、第１および第２金属出力ポートが上部表面上に形成され、マイクロストリップラインとして底部表面上の金属層と協働するプリント回路基板を含む。底部表面上の金属層は、入力ポートおよび出力ポートに対してグラウンドプレーンとして機能し、金属層は、金属入力および出力ポートおよびそれらの間に広がる部分のうちの少なくとも一部の下のコプレーナ線路カプラ領域において取り除かれている。第１および第２金属ラインが底部表面上のカプラ領域内に形成され、入力および出力ポートについてコプレーナ線路カプラとして機能する。基板内の電気的バイアは、ポートおよびコプレーナ線路カプラを相互接続する。
2004522378.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板上のマイクロストリップ入力および出力ポートのためのコプレーナ線路カプラを持つマイクロ波回路において、
ａ）マイクロストリップ入力および出力ラインを前記基板上の一方の表面上に配置すること、
ｂ）コプレーナ線路カプララインおよびグラウンド導体を前記基板の他方の表面上に配置すること、および
ｃ）前記一方の表面上の前記マイクロストリップ入力および出力ラインを、他方の表面上のコプレーナ線路カプララインと相互接続すること
を特徴とする方法。
【請求項２】
請求項１に記載の方法であって、前記ｃ）のステップは、フィードスルーバイアの使用を含む方法。
【請求項３】
請求項２に記載の方法であって、前記コプレーナ線路カプララインは、間隔が置かれ平行に配置された指状構造が組み合わされたＵ字型の第１および第２金属ラインを含む方法。
【請求項４】
請求項３に記載の方法であって、
ｄ）前記一方の表面上に、前記コプレーナ線路カプラの前記第１および第２金属ラインを横切るように伸び、それらから間隔を置かれたバイアス電圧金属ラインを提供すること
をさらに備える方法。
【請求項５】
請求項１に記載の方法であって、
ｄ）前記一方の表面上に、前記コプレーナ線路カプラの前記第１および第２金属ラインを横切るように伸び、それらから間隔を置かれたバイアス電圧金属ラインを提供すること
をさらに備える方法。
【請求項６】
マイクロストリップ入力および出力ポートと共に用いられるコプレーナ線路カプラであって、
ａ）上部および底部表面を持つプリント回路基板、
ｂ）前記上部表面上に形成された第１および第２金属入力ポート、
ｃ）前記上部表面上に形成された第１および第２金属出力ポート、
ｄ）マイクロストリップとしての前記入力ポートおよび前記出力ポートに対するグラウンドプレーンとして機能する前記底部表面上の金属層であって、前記金属層は、前記金属入力および出力ポートおよびそれらの間に広がる部分のうちの少なくとも一部の下のコプレーナ線路カプラ領域において取り除かれている、金属層、
ｅ）前記入力および出力ポートについてコプレーナ線路カプラとして機能する前記カプラ領域内の前記底部表面上にある指状構造が組み合わされたＵ字型の第１および第２金属ライン、および
ｆ）一方の入力ポートおよび一方の出力ポートを前記第１金属ラインに接続し、他方の入力ポートおよび他方の出力ポートを前記第２金属ラインに接続する電気的コネクタ
を備えるコプレーナ線路カプラ。
【請求項７】
請求項６に記載のコプレーナ線路カプラであって、前記第１および第２金属ラインは、間隔が置かれて平行に配置されるコプレーナ線路カプラ。
【請求項８】
請求項７に記載のコプレーナ線路カプラであって、前記電気的コネクタは、前記基板内のフィードスルーバイアであるコプレーナ線路カプラ。
【請求項９】
請求項８に記載のコプレーナ線路カプラであって、前記基板はセラミックであるコプレーナ線路カプラ。
【請求項１０】
請求項９に記載のコプレーナ線路カプラであって、前記金属は、金、銀、および銅からなるグループから選択されるコプレーナ線路カプラ。
【請求項１１】
請求項１０に記載のコプレーナ線路カプラであって、前記コプレーナ線路カプラの前記第１および第２金属ラインを横切って伸び、それらから間隔を置かれたバイアス電圧金属ラインを前記上部表面上にさらに含むコプレーナ線路カプラ。
【請求項１２】
請求項６に記載のコプレーナ線路カプラであって、前記電気的コネクタは、前記基板内のフィードスルーバイアであるコプレーナ線路カプラ。
【請求項１３】
請求項１２に記載のコプレーナ線路カプラであって、前記基板はセラミックであるコプレーナ線路カプラ。
【請求項１４】
請求項１３に記載のコプレーナ線路カプラであって、前記金属は、金、銀、および銅からなるグループから選択されるコプレーナ線路カプラ。
【請求項１５】
請求項６に記載のコプレーナ線路カプラであって、前記コプレーナ線路カプラの前記第１および第２金属ラインを横切って伸び、それらから間隔を置かれたバイアス電圧金属ラインを前記上部表面上にさらに含むコプレーナ線路カプラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大きくはマイクロ波回路に関し、より具体的にはマイクロ波回路で用いられる信号カプラに関する。
【背景技術】
【０００２】
マイクロ波回路は、複数の回路部分の間で信号カプラをしばしば用いる。マイクロストリップ結合線路、ストリップライン結合線路、およびコプレーナ線路結合線路を含む多くの結合構造が過去に用いられてきている。マイクロ波回路のもっともよくある形態は、マイクロストリップ伝送線路である。ランゲカプラのようなマイクロストリップカプラは、ラインおよびスペースの制限された、かなり粗い解像度を持つプリント回路基板中に製造するのが難しい。−３ｄＢ（すなわち入射ネルギーの半分）のオーダーの高い結合値を必要とするとき、これは特に正しい。従来、コプレーナ線路カプラは、高い結合値を満足させつつ、ライン幅およびギャップの中程度の解像度しか必要としないことが示されてきている。しかしコプレーナ線路の形態の中で全体が実現されるカプラは、回路設計上、スペースを使い制限を加えるマイクロストリップからコプレーナ線路への遷移部を必要とする。
【０００３】
Ｆｒｉｃｋ特許文献１のは、完全なコプレーナの線路構造を開示する。しかし多くの応用例について、マイクロストリップ伝送線路の入力および出力ポートを持つのが望ましい。従来技術の設計は、コプレーナ線路カプラをマイクロストリップの入力および出力ポートと用いるために、別個のマイクロストリップからコプレーナへの遷移部を必要とする。これは回路設計を複雑にし、余分な回路基板スペースを消費する。
【０００４】
【特許文献１】米国特許第５，６２９，６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、スペース効率がよく、プリント回路基板製造の要件を満たしつつ、必要とされる結合値、端子反射減衰量、および絶縁を提供するマイクロストリップ入力／出力ポートのためのコプレーナ線路カプラを提供することに関する。
【課題を解決するための手段】
【０００６】
本発明によれば、マイクロ波回路中のマイクロストリップ入力および出力ポートのためのコプレーナ線路カプラは、プリント回路基板上で製造され、この基板内ではマイクロストリップ入力および出力ラインが基板の一方の平面内上にあり、コプレーナ線路カプラのラインは基板の反対表面上にあり、バイアがマイクロストリップのポートをコプレーナ線路カプラのラインと相互接続する。
【０００７】
金属層がコプレーナカプラを持つ基板上に形成されるが、カプラからは間隔が置かれる。金属層は、マイクロストリップグラウンドプレーンを形成するのに入力および出力ポートとともに機能する。
【０００８】
好ましい実施形態において、コプレーナカプラの第１および第２金属ラインは間隔が置かれて平行に配置され、好ましくはＵ字型金属トレースを含む。バイアス金属ラインは、コプレーナカプララインを横切って伸び、それから間隔を置かれて反対表面上に配置される入力および出力ポートと共に表面上に配置されえ、これらのポートはバイアス電圧を表面上にマウントされた回路要素に提供する。バイアス金属ラインをグラウンドに落とすことによって、コプレーナカプラは、部分的にグラウンドされたコプレーナ線路を含みえる。グラウンドされたコプレーナ線路の中心領域の量は、カプラ全体の特性を最適化するように調整されえる。
【０００９】
本発明による構造は、基板スペースの点で効率がよく、その結果、コスト、製造、および応用の点で改善される。本発明およびその目的および特徴は、図面を参照すれば以下の詳細な説明および添付の特許請求の範囲から容易に理解されよう。
【発明を実施するための最良の形態】
【００１０】
図１は、カプラ１２を通して入力信号が１０において直交平衡増幅器５４、５６に印加され、増幅器の増幅された出力は、カプラ１８を通して出力２０に印加される。典型的には入力ライン１０および出力ライン２０は、基板の一方の表面上にある金属トレース（metal trace）含み、基板の反対表面上にはグラウンドされた金属層を対向して持つマイクロストリップであり、カプラ１２、１８はコプレーナ金属トレースである。Ｆｒｉｃｋの米国特許第５，６２９，６５４号は、コプレーナカプラ１２を持つ入力および出力マイクロストリップを開示し、これらは基板のプリント回路の一つの表面上に全て形成される。上述のように、この構成はコスト的またはスペース的に効率がよくない。
【００１１】
本発明によれば、マイクロストリップ入力および出力ラインを基板の一方の表面上に配置し、コプレーナ線路カプララインを基板の他方の表面上に配置し、入力および出力ラインをフィードスルーバイアによって基板を通してコプレーナ線路カプラに接続することによって改善されたコストおよびパフォーマンスが実現される。基板は、金、銀、または銅の金属ラインを持つセラミックでありえ、あるいは他の適切な基板および金属層も使用されえる。図２は、本発明によるコプレーナ線路カプラを用いて実現された図１の回路の平面図である。この図で、全ての金属トレースおよび回路は、底部表面上にあるカプラ１４および１６を除き、基板の上部表面上にある。入力ポート１０および絶縁ポート１１は、上部表面上のメタライゼーションを含み、これは底部表面上の金属でできたグラウンド層と協働してマイクロストリップ入力ラインを形成する。同様に出力ポート２０および絶縁ポート２１は、上部表面上のメタライゼーションを含み、これはマイクロストリップ出力ラインとして底部表面上のグラウンドメタライゼーションと協働する。コプレーナ線路カプラ１４、１６は、領域２４および２６に形成された底部表面上のメタライゼーションを含み、これら領域では裏側メタライゼーションは取り除かれている。コプレーナ線路カプラ１４は、指状構造が組み合わされた（interdigitated）Ｕ字型金属トレース３１、３２を含み、金属トレース３１はスルーホールバイア３３によって入力メタライゼーション１０に接続され、バイア３５を通して金属トレース３４に接続される。同様に、Ｕ字型金属トレース３２は、絶縁ポート１１にバイア３６を通して接続され、バイア３９を通してマイクロストリップトレース３８に接続される。狭い間隔を維持する平行ライン３１および３２は、結合線路を形成する。マイクロストリップ３４、３８は、増幅器５４、５６への平衡入力を提供し、マイクロストリップ出力４０および４２は、増幅器５４、５６の出力を底部表面上のコプレーナ線路カプラ１６に接続する。カプラ１６は、カプラ１４と同様の構造を持ち、マイクロストリップ４０および４２に接続され、基板を通して伝導性バイアによって出力ポート２０および絶縁ポート２１に接続されたＵ字型の金属トレースを底部表面上に持つ。
【００１２】
本発明の特徴によれば、バイアス電圧（またはＲＦグラウンド）は、底部表面上のカプラ１４に対向し、それから間隔が置かれた上部表面上のマイクロストリップ４４によって接続され、大きく５０で示される回路にバイアス電圧を提供する。バイアス電圧ライン４４は、キャパシタ４６およびバイア４８を通して底部表面上のグラウンド層に結合される。交差構造は、ＤＣバイアスがコプレーナ線路カプラのラインに直角に交わり、コプレーナ線路カプラのパフォーマンスを低下させることなくカプラのラインと交差し、同時に、カプラおよびＤＣライン間の高い電気絶縁を維持することを可能にする。他の実施形態において、反転型コプレーナカプラは、ＤＣバイアス交差の下に中心部分を持ちえ、この部分は一部グラウンドされたコプレーナ線路として機能する。グラウンドされたコプレーナ線路の中心部の量を調整することによって、カプラ全体の特性を最適化しえる。
【００１３】
図３Ａは、入力ポートおよびマイクロストリップ１０、絶縁ポートおよびマイクロストリップ１１、増幅器５４、５６、出力マイクロストリップポート２０および出力絶縁ポート２１を含む基板の上部表面の一部上にある金属トレースを示す。図３Ｂは、コプレーナカプラ１４が形成される取り除かれた部分２４を持つ金属層５０を示す底部表面の平面図である。図４は、代表的なバイア４８と、上部マイクロストリップトレースを底部コプレーナ線路トレースに相互接続するそれらの働きとを３次元で表す図である。例えば、これらと同じ改良されたコプレーナカプラは、ミキサおよびモジュレータと結合されることで、直交平衡ミキサおよびモジュレータを形成しえる。単一の改良されたコプレーナカプラは、同相ディバイダ／コンバイナと併せて適用されることで、ＩＱモジュレータおよびイメージ阻止ミキサを形成しえる。
【００１４】
直交電力分配および増幅器への応用におけるマイクロストリップ入力および出力ラインと共に用いられる改良されたコプレーナカプラが説明されてきた。本発明は具体的な実施形態を参照して説明されてきたが、記載は本発明を例示的に示すのであって、本発明を限定するものではないと解釈されるべきである。添付の特許請求の範囲で規定される本発明の真の精神および範囲から逸脱することなくさまざまな改変および応用例が当業者には明らかであろう。
【図面の簡単な説明】
【００１５】
【図１】本発明のカプラが用いられえる直交平衡増幅器モジュールの機能ブロック図である。
【図２】本発明のある実施形態によるコプレーナカプラのためのプリント回路基板の上部および底部表面上の金属トレースを示す上面図である。
【図３Ａ】図２の構造の一方の表面上の入力および出力ポートのためのメタライゼーションの平面図である。
【図３Ｂ】図２の構造の底部表面上のコプレーナカプラのためのメタライゼーションの平面図である。
【図４】上部および底部表面上の金属トレースおよび相互接続するバイアを３次元的に表す図である。
【図１】
2004522378.tif 000003
【図２】
2004522378.tif 000004
【図３Ａ】
2004522378.tif 000005
【図３Ｂ】
2004522378.tif 000006
【図４】
2004522378.tif 000007
【国際公開パンフレット】
2004522378.tif 000008
2004522378.tif 000009
2004522378.tif 000010
2004522378.tif 000011
2004522378.tif 000012
2004522378.tif 000013
2004522378.tif 000014
2004522378.tif 000015
2004522378.tif 000016
2004522378.tif 000017
2004522378.tif 000018
2004522378.tif 000019
【国際調査報告】
2004522378.tif 000020