(57)【要約】【課題】  外部からのプローブを接触される等の必要がなく、十分な測定精度で検査を行う。【解決手段】  電気光学装置は、基板上に、複数の画素部と、複数の走査線及び複数の信号線と、画素領域の周辺に位置する周辺領域で、画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、２本の信号線の組の夫々に対応して設けられており、２本の信号線のうち一方の信号線を介して第１電位信号が供給されると共に他方の信号線を介して基準電位としての第２電位信号が供給され、低電位信号又は高電位信号を出力する複数の検査回路とを備える。【選択図】  図３
2007072249.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、
前記画素領域の周辺に位置する周辺領域で、前記画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記２本の信号線のうち一方の信号線を介して第１電位信号が供給されると共に前記２本の信号線のうち他方の信号線を介して基準電位としての第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方の信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方の信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路と
を備えることを特徴とする電気光学装置。
【請求項２】
前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記複数の検査回路の配列ピッチよりも広い部分を含む形状を有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記複数の信号線のうち互いに隣接する信号線の各々は、互いに前記画素領域に対して反対側に配置された前記検査回路に対応する前記２本の信号線の組の一部を構成することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、
前記画素領域の周辺に位置する周辺領域に、前記画素領域の一辺に沿って配列され、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記２本の信号線のうち一方の信号線を介して第１電位信号が供給されると共に前記２本の信号線のうち他方の信号線を介して基準電位としての第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方の信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方の信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備え、
前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記検査回路の配列ピッチよりも広い部分を含む形状を有し、
前記複数の検査回路は、前記基板上で平面的に見て相互に重ならないように、前記配列方向と交わる方向にずれて配置される
ことを特徴とする電気光学装置。
【請求項５】
前記検査回路は夫々、前記２本の信号線の組に電気的に接続された差動増幅回路を含むことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及び例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
従来、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。ＴＦＴ（Thin Film Transistor）等を用いた液晶表示装置は、ＴＦＴ基板と対向基板を貼り合せて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって正しくデータが表示されるか、欠陥画素の有無のチェックが行われている。しかし、完成品について検査を行う方法は、製造工程の管理面から見ると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。このため、工程管理への不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでに期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。更に、製品完成後は、いわゆるリペア、即ち不良個所の修理が困難である。そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
【０００３】
そのような基板の製造工程内における検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば、特許文献１参照）。同様に、画素のコンデンサ容量特性から、ＴＦＴの各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてＴＦＴの機能を検査する技術が提案されている（例えば、特許文献２参照）。
【０００４】
また、ＴＦＴ基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている（例えば、特許文献３参照）。
【０００５】
【特許文献１】特開平５−３４１３０２号公報
【特許文献２】特開平７−３３３２７８号公報
【特許文献３】特開平１０−１０４５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触或いは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという技術的な問題がある。更に、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００７】
また、上述した特許文献２に記載の方法では、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量が影響するため、画素自体の容量が比較的小さい場合には、十分な測定精度が得られないという技術的な問題がある。
【０００８】
本発明は、上述した従来の問題点に鑑みなされたものであり、外部からのプローブを接触される等の必要がなく、十分な測定精度を得られる検査を実現可能な電気光学装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明に係る第１の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、前記画素領域の周辺に位置する周辺領域で、前記画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記２本の信号線のうち一方の信号線を介して第１電位信号が供給されると共に前記２本の信号線のうち他方の信号線を介して基準電位としての第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方の信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方の信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備える。
【００１０】
本発明に係る第１の電気光学装置によれば、その動作時には、例えばＸ−ドライバ回路により画像信号が、信号線を介して各画素部に供給される。これと共に、Ｙ−ドライバ回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用薄膜トランジスタは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域或いは画素アレイ領域（又は、「画像表示領域」とも呼ぶ）における画像表示が行われる。この際、蓄積容量によって、画素部における電位保持特性が向上し、表示の高コントラスト化が可能となる。
【００１１】
本発明では、複数の検査回路を備える。検査回路は、電気光学装置の動作時に先立って行われる検査時に、一方の信号線を介して高電位信号又は低電位信号を、例えば画素部の良否を判定する判定手段に出力する。尚、このような検査は、電気光学装置が一対の基板が貼り合わされる前段階である、例えば、素子アレイ基板、素子基板又はＴＦＴアレイ基板などと称される基板が完成した段階で好ましくは実施される。
【００１２】
より具体的には、この検査時には、例えば画素部から出力される第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の高いことが信号線に印加されるノイズによって不明瞭とならないように、検査回路は第１電位信号に比べて電位が高められた高電位信号を一方の信号線を介して例えば判定手段に出力する。第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の低いことが信号線に印加されるノイズによって不明瞭とならないように、検査回路は第１電位信号の電位を低くした後、電位が低く抑えられた低電位信号を一方の信号線を介して出力する。ここで、「第１電位信号」は、画素部の良否を反映した信号であり、より具体的には、例えば画素部の良否に応じて出力された信号である。画素部には、例えば検査に先立ち予め検査信号が供給されており、画素部の良否に応じて検査信号の電位から変動した電位を有する信号が第１電位信号として出力される。「画素部の良否」とは、画素部が不具合を有しているか否かを意味し、第１電位信号及び第２電位信号の電位の高低関係は、画素部に生じた不具合に応じて異なる。「第２電位信号」は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位を有する。
【００１３】
判定手段は、例えば本発明の電気光学装置の有する基板の外部に設けられた外部回路であり、例えば、画素部に予め供給されていた、第１電位信号の基になる検査信号の電位が第２電位信号の電位に対して高いか低いかという情報と、第２電位信号に基づいて検査回路から出力された信号の電位と比較して高電位信号の電位又は低電位信号の電位が高いか低いかという情報とを比較する電圧論理によって画素部の良否を判定する。
【００１４】
このような判定手法によれば、第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に、検査回路から高電位信号が出力されれば一方の信号線に電気的に接続された画素部、即ち第１電位信号の基になる検査信号が供給された画素部に不具合が発生していないと判断される。一方、第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に検査回路から第１低電位信号が出力されれば一方の信号線に電気的に接続された画素部に何らかの不具合が発生していると判断される。第１電位信号の元になる検査信号の電位が第２電位信号の電位より低い場合に、検査回路から低電位信号が出力されれば一方の信号線に電気的に接続された画素部に不具合が発生していないことを意味する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に検査回路から高電位信号が出力されれば一方の信号線に電気的に接続された画素部、即ち第１電位信号のもとになる検査信号が供給された画素部に何らかの不具合が発生していると判断される。
【００１５】
本発明では特に、複数の検査回路は、画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列される。画素領域の一の辺に沿って且つ交互に画素領域に対して反対側に位置するように配列される。即ち、複数の検査回路は、画素領域を挟んで、画素領域の一の辺に沿った方向（即ち、各走査線に沿った方向）に千鳥状に配置される。言い換えれば、複数の検査回路は、画素領域の一の辺及び該一の辺に対向する他の辺に夫々沿った、互いに配列方向にずれた２列として配列される。ここで本発明に係る複数の検査回路についての「配列方向」とは、画素領域の一の辺に隣接して該一の辺に沿って複数の検査回路が配列された方向、或いは画素領域の他の辺に隣接して該他の辺に沿って複数の検査回路が配列された方向を意味する。この配列方向は、走査線に沿った方向でもある。よって、仮に複数の検査回路を画素領域の一の辺に沿って１列として配列した場合と比較して、互いに隣接する検査回路間の距離が長いので、１つ１つの検査回路の面積を配列方向に沿って広くすることができる。即ち、検査回路が基板上で占有する面積を拡大することができる。従って、例えば検査回路を構成するトランジスタを大きく形成することにより検査回路の感度或いは性能を高めることができる。加えて、例えば検査回路を構成するトランジスタの不純物分布のばらつきに起因する、複数の検査回路間の感度或いは性能のばらつきを低減或いは完全に無くすことができる。
【００１６】
以上説明したように本発明に係る第１の電気光学装置によれば、検査回路が基板上で占有する面積を拡大することで、検査回路の感度を高める、或いは、複数の検査回路間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
【００１７】
本発明に係る第１の電気光学装置の一態様では、前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記複数の検査回路の配列ピッチよりも広い部分を含む形状を有する。
【００１８】
この態様によれば、仮に複数の検査回路を画素領域の一の辺に沿って１列として配列した場合と比較して、検査回路が基板上で占有する面積を大きくすることができる。よって、検査回路の感度或いは性能を高めることができる。加えて、複数の検査回路間の感度或いはばらつきを低減或いは完全に無くすことができる。
【００１９】
本発明に係る第１の電気光学装置の他の態様では、前記複数の信号線のうち互いに隣接する信号線の各々は、互いに前記画素領域に対して反対側に配置された前記検査回路に対応する前記２本の信号線の組の一部を構成する。
【００２０】
この態様によれば、画素領域に配線された複数の信号線は１本毎に、互いに画素領域に対して反対側に位置する検査回路に対応するように構成される。よって、仮に複数の検査回路の各々に対応する２本の信号線の組が、隣接する２本の信号線である場合と比較して、複数の検査回路の各々に対応する組を構成する２本の信号線の間隔が広い、例えば隣接する信号線の間隔の２倍の間隔となる。従って、例えば対応する組を構成する２本の信号線間をショートさせてしまう恐れが殆ど無いなど、検査回路と対応する信号線との電気的な接続が容易であり、検査回路を容易に製造することができる。
【００２１】
本発明に係る第２の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、前記画素領域の周辺に位置する周辺領域に、前記画素領域の一辺に沿って配列され、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記２本の信号線のうち一方の信号線を介して第１電位信号が供給されると共に前記２本の信号線のうち他方の信号線を介して基準電位としての第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方の信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方の信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備え、前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記検査回路の配列ピッチよりも広い部分を含む形状を有し、前記複数の検査回路は、前記基板上で平面的に見て相互に重ならないように、前記配列方向と交わる方向にずれて配置される。
【００２２】
本発明に係る第２の電気光学装置によれば、その動作時には、上述した本発明に係る第１の電気光学装置の場合と概ね同様に画素領域における画像表示が行われる。
【００２３】
本発明では、複数の検査回路を備える。検査回路は、上述した本発明に係る第１の電気光学装置の場合と概ね同様に、一方の信号線を介して高電位信号又は低電位信号を、例えば画素部の良否を判定する判定手段に出力する。
【００２４】
本発明では特に、複数の検査回路は夫々、複数の検査回路の配列方向の幅が、検査回路の配列ピッチよりも広い部分を含む形状を有し、複数の検査回路は、基板上で平面的に見て相互に重ならないように、配列方向と交わる方向にずれて配置される。即ち、複数の検査回路は、画素領域の一辺に沿った、互いに配列方向にずれた複数列として配列される。典型的には、画素領域の片側のみにおいて、その一辺に沿って且つ配列方向にずれることで複数列として配列されている。よって、仮に複数の検査回路を画素領域の一辺に沿って１列として配列した場合と比較して、互いに隣接する検査回路間の距離が長いので、１つ１つの検査回路の面積を配列方向に沿って広くすることができる。即ち、検査回路が基板上で占有する面積を拡大することができる。特に、検査回路を作り込む領域が、配列方向に交差する方向に増大しても、該交差する方向に周辺領域を広げることによっては、基板の小型化を図る上での問題は殆ど生じない。即ち、画素領域における画素ピッチを狭めても、検査回路の配列方向に交差する方向については制約が生じないので、画素ピッチを狭くしつつ、検査回路を作り込む領域を十分に確保できることになるので、本発明の如き構成は大変有利である。従って、例えば検査回路を構成するトランジスタを大きく形成することにより検査回路の感度或いは性能を高めることができる。加えて、例えば検査回路を構成するトランジスタの不純物分布のばらつきに起因する、複数の検査回路間の感度或いは性能のばらつきを低減或いは完全に無くすことができる。
【００２５】
尚、一の検査回路と、該一の検査回路と配列方向と交わる方向にずれて配置された他の検査回路とでは対応する組を構成する２本の信号線の長さは互いに異なることになるが、各々の組を構成する２本の信号線同士の長さが実践上一致している限り、検査回路の感度或いは性能に影響を殆ど或いは全く及ぼすことはない。更に、一の検査回路は、例えば他の検査回路に対応する組を構成する２本の信号線と、基板上で平面的に見て、重なっていてもよい。検査回路と信号線とは基板上の相異なる膜から形成することが可能であり、一の検査回路を、例えば他の検査回路に対応する組を構成する２本の信号線と、基板上で平面的に見て、重なるようにすることで、一の検査回路を形成する面積を一層大きくすることができる。
【００２６】
以上説明したように本発明に係る第２の電気光学装置によれば、検査回路が基板上で占有する面積を拡大することで、検査回路の感度を高める、或いは、複数の検査回路間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
【００２７】
本発明の第１及び第２の電気光学装置の他の態様では、前記検査回路は夫々、前記２本の信号線の組に電気的に接続された差動増幅回路を含む。
【００２８】
この態様によれば、２本一組の信号線の組の夫々から、これら組毎に一つずつ電気的に接続された差動増幅回路に一括で第１及び第２電位信号を供給しつつ、２本一組の信号線の組毎に設けられた各差動増幅回路から高電位信号又は低電位信号を出力できる。即ち、第１及び第２電位信号の各々の電位の差を明確にして出力することができる。
【００２９】
本発明の電子機器は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置（但し、その各種態様も含む）を具備する。
【００３０】
本発明の電子機器は、上述した本発明に係る第１又は第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。加えて、このような電子機器は、上述した本発明に係る第１又は第２の電気光学装置を含んでいるため、歩留まりが向上されている。
【００３１】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００３２】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１０を参照して説明する。
【００３３】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図である。図２は、図１のＨ−Ｈ´線での断面図である。
【００３４】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３５】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、Ｘ−ドライバ回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路１１０が額縁遮光膜５３に覆われるようにして設けられている。また、Ｙ−ドライバ回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３６】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３７】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、信号線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、信号線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３８】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０４の他に、後述するように、本発明に係る「複数の検査回路」の一例としての差動増幅回路、プリチャージ回路、トランスミッションゲート等が形成されている。
【００３９】
次に、図３から図７を参照して、本実施形態に係る液晶装置の回路構成について説明する。ここに図３は、本実施形態に係る液晶装置の主要な回路構成を示したブロック図である。図４は、画素部の電気的な構成を示す回路図である。図５は、プルダウン回路の電気的な構成を示す回路図である。図６は、検査時に予め信号が供給された画素部の状態を示す概念図である。図７は、プルアップ回路の電気的な構成を示す回路図である。以下では、説明を簡便にするためにひとまず図中左側から見て走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；ｎは２以上の整数）の延びる方向に沿って奇数番目（即ち１番目、３番目、５番目、・・・）に配線された信号線Ｓｏｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）が本発明に係る「一方の信号線」の一例として選択され、偶数番目（０番目、２番目、４番目、・・・）に配線された信号線Ｓｅｉ（ｉ＝１、２、・・・、ｍ；ｍは整数）が本発明に係る「他方の信号線」の一例として選択されている場合を前提にして説明する。
【００４０】
図３において、本実施形態の液晶装置は、ＴＦＴアレイ基板１０上にＹ−ドライバ回路１０４、Ｘ−ドライバ回路１０１、サンプリング回路１１０及び画素部７０を備えている。
【００４１】
Ｙ−ドライバ回路１０４は、画素部７０の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部７０に供給される画像表示用の走査信号とは異なる信号であり、予め画素部７０に供給された後述する検査信号を画素部７０から出力させるために画素部７０が備えるスイッチング素子をオン状態に切り換えるための信号である。
【００４２】
Ｘ−ドライバ回路１０１は、サンプリング回路１１０を構成するサンプリングスイッチ１１１にサンプリング信号を供給し、これらサンプリングスイッチ１１１をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にＸ−ドライバ回路１０１からサンプリング回路１１０に供給される信号とは異なり、後述する差動増幅回路１５から出力された高電位信号或いは低電位信号を信号線Ｓｏｉ及びＳｅｉ毎に外部のテスト回路に個別に出力するための信号である。
【００４３】
サンプリング回路１１０は、画素部７０を検査する際に、第１及び第２電位信号を、検査対象となる画素部７０が電気的に接続されている信号線Ｓｏｉ及びＳｅｉに対応させて出力させ、画像信号供給線１１２ｏ及び１１２ｅを介して外部のテスト回路に高電位信号或いは低電位信号を出力する。
【００４４】
画素部７０は、画像表示領域１０ａに信号線Ｓｏｉ及びＳｅｉと走査線Ｇｊとの交差に対応して設けられている。
【００４５】
図４に示すように、画素部７０は、ＴＦＴ７１、液晶素子７２及び蓄積容量７３を備えている。
【００４６】
ＴＦＴ７１は、ソースが信号線Ｓｏｉ又はＳｅｉに電気的に接続されており、ゲートが走査線Ｇｊに電気的に接続されている。ＴＦＴ７１は、Ｙ−ドライバ回路１０４から供給されるスイッチング信号によってオンオフが切り換えられる。
【００４７】
画素部７０は、第１電位信号を信号線Ｓｏｉに出力すると共に第２電位信号を信号線Ｓｅｉに出力する。
【００４８】
液晶素子７２は、ＴＦＴアレイ基板１０及びＴＦＴアレイ基板１０に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。
【００４９】
蓄積容量７３は、画像表示が行われる際に画素部７０に供給された画像信号を一時的に保持し、複数の画素部７０のアクティブマトリクス駆動を可能にする。
【００５０】
再び図３において、本実施形態の液晶装置は特に、ＴＦＴアレイ基板１０上に、差動増幅回路１５、第１駆動信号供給回路２１、第２駆動信号供給回路２２、イコライズ回路２３、電圧印加用配線２４、プリチャージ回路２５、接続回路２６、ＴＦＴ１１、１２ａ、１２ｂ、１３ｐ、及び１３ｎ、トランスミッションゲート６、複数の信号線Ｓｏｉ、及び複数の信号線Ｓｅｉを更に備えている。
【００５１】
本実施形態では、差動増幅回路１５は、後に詳述するように、画像表示領域１０ａの上下に夫々設けられているので、第１駆動信号供給回路２１、第２駆動信号供給回路２２、イコライズ回路２３、電圧印加用配線２４、プリチャージ回路２５、接続回路２６、ＴＦＴ１１、１２ａ、１２ｂ、１３ｐ、及び１３ｎ、トランスミッションゲート６も画像表示領域１０ａの上下に夫々設けられている。
【００５２】
信号線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａから差動増幅回路１５まで夫々複数本延在されており、差動増幅回路１５の接続点Ｓｏ及びＳｅに夫々電気的に接続されている。信号線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａに設けられた複数の走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；ｎは２以上の整数）に交差するように画像表示領域１０ａの画像表示領域内に延在している。画像表示領域１０ａに設けられた画素部７０は、信号線Ｓｏｉ及びＳｅｉと複数の走査線Ｇｊとの交差に合わせて配置され、信号線Ｓｏｉ及びＳｅｉに電気的に接続されている。
【００５３】
図３に示すように、接続回路２６は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線４５と、プルダウン回路３５とを備えている。テスト信号供給線４５は、画素部７０を検査する際に、テスト回路から供給された一系列のテスト信号をトランスミッションゲート６に供給する。プルダウン回路３５は、テスト信号供給線４５を介してトランスミッションゲート６に供給されるテスト信号が変動しないようにテスト信号供給線４５の電位を安定化させる。
【００５４】
図５に示すように、プルダウン回路３５は、電源ＶＤＤに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線４５に電気的に接続されたドレインを備えたＴＦＴ１３５を備えており、テスト信号が供給される際にテスト信号供給線４５の電位が変動することを低減する。尚、プルダウン回路３２、３３及び３４もプルダウン回路３５と同様の回路構成を有している。
【００５５】
再び図３において、トランスミッションゲート６は、信号線Ｓｏｉ及びＳｅｉの夫々の途中に設けられている。トランスミッションゲート６は、画素部７０からみて差動増幅回路１５に近い側に設けられており、信号線Ｓｏｉ及びＳｅｉの夫々の途中に電気的に接続された複数のＴＦＴ１４を備えている。複数のＴＦＴ１４は、画素部７０を検査する際にテスト信号供給線４５を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Ｓｏｉ及びＳｅｉの夫々を介して差動増幅回路１５に供給される第１及び第２電位信号の供給路を確保でき、図４を参照して上述した画素部７０に設けられたＴＦＴ７１がオン状態に切り換えられていれば、各画素部７０から各差動増幅回路１５に信号線Ｓｏｉ及びＳｅｉの夫々を介して第１電位信号及び第２電位信号を一括で供給できる。
【００５６】
ここで、検査時において、複数の画素部７０には、予め所定電位の検査信号及び基準信号が供給されている。本実施形態では、図６に示すように、信号線Ｓｏｉに対応して設けられた画素部７０には、基準電位としての中間電位（図中、「Ｍ」と示す。）よりも高い電位（以下、適宜「ＨＩＧＨ電位」という。図中「Ｈ」と示す。）の検査信号が供給され、信号線Ｓｅｉに対応して設けられた画素部７０には、中間電位の基準信号が供給される。本実施形態では、中間電位を電源ＶＤＤの電源電圧Ｖｄｄの半分、即ちＶｄｄ／２とする。よって、画像表示領域１０ａにおいて、中間電位の信号が供給された画素部７０の列とＨＩＧＨ電位の信号が供給された画素部７０の列が交互に配列された状態となる。
【００５７】
第１電位信号は、予め画素部７０に供給されていた検査信号が画素部７０から読み出された信号であり、画素部７０に生じた不具合に応じて検査信号の電位、即ちＨＩＧＨ電位と異なる電位で出力される。第２電位信号は、予め画素部７０に供給されていた基準信号が画素部７０から読み出された信号であり、第１電位信号と同時に信号線Ｓｅｉを介して差動増幅回路１５に供給される。第２電位信号、即ち基準信号の電位は、中間電位で出力される。中間電位とは、差動増幅回路１５が第１電位信号の電位の高低を判定する際に比較対象となる基準電位である。尚、第１電位信号は、複数の画素部７０の全部又は一部に供給された信号であり、第２電位信号は、外部から供給される信号であってもよい。この場合には、基準信号としての第２電位信号を外部から安定して供給することができるので、より確実に画素部７０の良否を判定することが可能となる。
【００５８】
イコライズ回路２３は、イコライズ信号供給線４３及びプルダウン回路３３を備えており、ＴＦＴ１１のオンオフを切り換えるためのプリチャージ信号がイコライズ信号供給線４３を介してＴＦＴ１１のゲートに供給される。プルダウン回路３３は、イコライズ信号供給線４３の電位が変動することを低減する。
【００５９】
プリチャージ回路２５は、ＴＦＴ１２ａ及び１２ｂのゲートに電気的に接続されたプリチャージ信号供給線４４と、プリチャージ信号供給線４４に電気的に接続されたプルダウン回路３４とを備えている。プリチャージ信号供給線４４はイコライズ信号供給線４３にも電気的に接続されている。プリチャージ信号供給線４４は、ＴＦＴ１１、１２ａ及び１２ｂのオンオフを切り換えるためにプリチャージ端子を介して外部から供給されたプリチャージ信号をＴＦＴ１１、１２ａ及び１２ｂのゲートに供給する。プルダウン回路３４は、プリチャージ信号供給線４４の電位の変動を低減する。
【００６０】
電圧印加用配線２４は、ＴＦＴ１２ａのソース及び１２ｂのドレインに電気的に接続されており、ＴＦＴ１２ａ及び１２ｂにプリチャージ電圧を印加する。プリチャージ電圧は、予め中間電位に設定されており、ＴＦＴ１２ａ及び１２ｂに供給される。尚、プリチャージ電圧は、信号線Ｓｏｉ及びＳｅｉの夫々を介して第１及び第２電位信号が差動増幅回路１５に供給される前にＴＦＴ１２ａ及び１２ｂに供給される。
【００６１】
ＴＦＴ１１、１２ａ及び１２ｂは、プリチャージ信号によってオン状態に切り換えられ、第１及び第２電位信号が信号線Ｓｏｉ及びＳｅｉに夫々供給される前に信号線Ｓｏｉ及びＳｅｉの電位差が小さくなるように信号線Ｓｏｉ及びＳｅｉの電位を設定する。より具体的には、ＴＦＴＦ１１のソース及びドレインと、ＴＦＴ１２ａのドレイン及びＴＦＴ１２ｂのソースの夫々が信号線Ｓｏｉ及びＳｅｉに電気的に接続されており、プリチャージ信号がＴＦＴ１１、１２ａ及び１２ｂのゲートに供給された後、プリチャージ電圧がＴＦＴ１２ａ及び１２ｂの夫々のソース及びドレイン間に供給される。これにより、信号線Ｓｏｉ及びＳｅｉの電位差を小さくするように、ＴＦＴ１１のソース及びドレイン間、ＴＦＴ１２ａ及び１２ｂの夫々のソース及びドレイン間に電流が流れ、信号線Ｓｏｉ及びＳｅｉの夫々の電位が中間電位に等しくなる。従って、差動増幅回路１５が第１及び第２電位信号を比較する前提として、これら信号を差動増幅回路１５に供給する信号線Ｓｏｉ及びＳｅｉの電位を揃えることができる。
【００６２】
第１及び第２電位信号が、電位が揃った信号線Ｓｏｉ及びＳｅｉの夫々を介して差動増幅回路１５に供給された場合、画素部７０から出力された第１及び第２電位信号の電位の高低関係が維持されたまま第１及び第２電位信号が差動増幅回路１５に供給される。従って、第１電位信号の電位及び第２電位信号の電位の高低関係が信号線Ｓｏｉ及びＳｅｉ間の電位差に起因して変動することを低減でき、第１電位信号及び第２電位信号の電位の高低関係が逆転することを低減できる。
【００６３】
第１駆動信号供給回路２１は、第１駆動信号供給線４１及びプルアップ回路３１を備えている。第１駆動信号供給線４１は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｐのゲートに電気的に接続されており、外部から供給された第１駆動信号ＳＡｐＥをＴＦＴ１３ｐのゲートに供給する。第１駆動信号ＳＡｐＥは、差動増幅回路１５を駆動するための駆動信号であり、後述するように差動増幅回路１５は、接続点Ｓｏ及びＳｅの夫々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。ＴＦＴ１３ｐはｐチャネル型のＴＦＴであり、ＴＦＴ１３ｐは第１駆動信号ＳＡｐＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５の接続端子Ｓｐに供給する。
【００６４】
図７に示すように、プルアップ回路３１はゲートが接地されたｐチャネル型のＴＦＴ１３１を備えている。ＴＦＴ１３１は、第１駆動信号供給線４１に電源ＶＤＤを供給する。
【００６５】
第２駆動信号供給回路２２は、第２駆動信号供給線４２及びプルダウン回路３２を備えている。第２駆動信号供給線４２は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｎのゲートに電気的に接続されており、外部から供給された第２駆動信号ＳＡｎＥをＴＦＴ１３ｎのゲートに供給する。ＴＦＴ１３ｎはｎチャネル型のＴＦＴであり、第２駆動信号ＳＡｎＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５に供給する。プルダウン回路３２は、第２駆動信号供給線４２の電位を維持する。
【００６６】
差動増幅回路１５は、信号線Ｓｏｉ及びＳｅｉを一組とする信号線の組毎に一つずつ設けられている。トランスミッションゲート６がオン状態になった際に、第１及び第２電位信号が信号線Ｓｏｉ及びＳｅｉの夫々から差動増幅回路１５の接続点Ｓｏ及びＳｅの夫々に供給される。差動増幅回路１５は、第１及び第２電位信号を比較することによって信号線Ｓｏｉ及びＳｅｉの夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
【００６７】
次に、図８を参照して、差動増幅回路の構成について詳細に説明する。ここに図８は、差動増幅回路の電気的な構成を示す回路図である。
【００６８】
図８において、差動増幅回路１５は、ｐチャネル型のＴＦＴ５１及び５２と、ｎチャネル型のＴＦＴ５３及び５４とを備えた交差結合型の差動増幅回路である。より具体的には、ＴＦＴ５１及び５２が電気的に直列に接続された直列回路と、ＴＦＴ５３及び５４が電気的に直列に接続された直列回路とが電気的に並列に接続されている。ＴＦＴ５１のゲートが、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５２のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。ＴＦＴ５３のゲートは、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５４のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。接続点Ｓｏは、信号線Ｓｏｉに電気的に接続されており、接続点Ｓｅは、信号線Ｓｅｉに電気的に接続されている。ＴＦＴ５１及び５２の接続点Ｓｐは、ＴＦＴ１３ｐのドレインに電気的に接続されている。ＴＦＴ５３及び５４の接続点Ｓｎは、ＴＦＴ１３ｎのドレインに電気的に接続されている。
【００６９】
差動増幅回路１５は、第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第１電位信号に比べて電位が高められた高電位信号を信号線Ｓｏｉを介して判定手段であるテスト回路に出力する。このように電位が高められた高電位信号によれば、第１電位信号の電位が第２電位信号の電位より高いことを明確にできる。差動増幅回路１５は、第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第１電位信号に比べて電位がより低くされた低電位信号を信号線Ｓｏｉを介して出力する。このような低電位信号によれば、第１電位信号の電位が第２電位信号の電位より低いことを明確にできる。
【００７０】
信号線Ｓｅｉを介して差動増幅回路１５に供給される第２電位信号は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第１電位信号は、信号線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否か、即ち画素部７０の良否を反映した信号であり、第２電位信号と第１電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路１５は、第１電位信号の電位及び第２電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
【００７１】
次に、再び図３を参照して、テスト回路の動作原理について説明する。
【００７２】
図３に図示しない、テスト回路は、信号線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否かを電圧論理に基づいて判定する。即ち、テスト回路は、画素部７０に予め供給されていた第１電位信号のもとになる検査信号の電位の第２電位信号の電位に対する高低関係と、中間電位及び高電位信号の電位又は低電位信号の電位の高低関係の情報とを比較することによって画素部７０に不具合が発生しているか否かを判定する。より具体的には、第１電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。同様に第１電位信号のもとになる検査信号の電位が第２電位信号の電位より低い場合に、差動増幅回路１５から低電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。
【００７３】
第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に差動増幅回路１５から低電位信号が出力されれば、信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号の基になる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。
【００７４】
次に、図３及び図８を参照して、差動増幅回路が高電位信号又は低電位信号を出力する手順について説明する。ここでは、中間電位を有する第２電位信号の電位に比べて高い電位を有する第１電位信号が差動増幅回路１５に供給された場合を例に挙げて説明する。
【００７５】
図３及び図８において、第２駆動信号供給回路２２からＴＦＴ１３ｎに第２駆動信号ＳＡｎＥが供給されると、ＴＦＴ１３ｎがオン状態に切り換えられ、ＴＦＴ１３ｎを介して接続点Ｓｎの電位がグランド電位に近づく。ＴＦＴ５３のソースの電位は中間電位に設定されているため、ＴＦＴ５３のソース・ドレイン間に電流が流れ、接続点Ｓｅの電位が低下する。このとき、ｐチャネル型のＴＦＴ５２のゲートは接続点Ｓｅに電気的に接続されているため、接続点Ｓｅの電位が低下していることによってＴＦＴ５２がオン状態に切り換えられる。第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、ＴＦＴ１３ｐがオン状態に切り換えられ、ＴＦＴ１３ｐを介して接続点Ｓｐに電源ＶＤＤが供給される。これにより、電源ＶＤＤがＴＦＴ１３ｐ及び５２を介して接続点Ｓｏに供給され、接続点Ｓｏの電位が高められる。
【００７６】
このようにして差動増幅回路１５は、第１電位信号の電位を高め、且つ第２電位信号の電位を低くする。差動増幅回路１５によれば、第１電位信号が中間電位より高い場合には、第１電位信号をより高い電位を有する高電位信号としてテスト回路等の判定手段に出力できる。従って、テスト回路等の判定手段は、中間電位より低い電位を有する参照信号と高電位信号との電位の高低関係を明確に判断でき、電圧論理に基づいて画素部７０の良否を判定できる。
【００７７】
第１電位信号の電位が第２電位信号の電位より低い場合には、上述したＴＦＴ５２及び５３と同様にＴＦＴ５１及び５４が動作し、第１電位信号に基づいて低電位信号が出力される。この場合には、中間電位に設定された第２電位信号は電位が高められた参照信号として出力され、これと共に第１電位信号は参照信号の電位より低い電位を有する低電位信号として出力される。尚、参照信号とは、差動増幅回路１５から第２電位信号に基づいて出力された信号である。
【００７８】
次に、図９を参照して、差動増幅回路１５が、信号線Ｓｏｉ及びＳｅｉを介して高電位信号又は低電位信号を出力する際の各種信号のタイミングを説明する。図９は、信号線Ｓｏｉ及びＳｅｉを介して各種信号を出力するタイミングを示したタイミングチャートである。尚、図９では、信号線Ｓｏｉに対応する画素部７０を検査対象とし、信号線Ｓｅｉに対応する画素部７０を基準とする。即ち、図６を参照して上述したように画像表示領域１０ａにおいて、中間電位の信号が供給された画素部７０の列とＨＩＧＨ電位の信号が供給された画素部７０の列が交互に配列された状態となる場合を例にとる。
【００７９】
図９において、タイミングｔ１までに画素部７０には検査信号及び基準信号が供給されている。即ち、図６を参照して上述したように画像表示領域１０ａにおいて、中間電位の信号が供給された画素部７０の列とＨＩＧＨ電位の信号が供給された画素部７０の列が交互に配列された状態となっている。プリチャージ回路２５は、プリチャージ信号供給線４４を介してタイミングｔ１にプリチャージ信号ＰＣＧをＴＦＴ１１、１２ａ及び１２ｂのゲートに供給する。ＴＦＴ１１、１２ａ及び１２ｂはオン状態となり、電圧印加用配線２４を介してプリチャージ電圧が信号線Ｓｏｉ及びＳｅｉに印加される。これにより、信号線Ｓｏｉ及びＳｅｉの電位が中間電位に設定される。その後、プリチャージ回路２５は、タイミングｔ２にプリチャージ信号ＰＣＧの供給を終了する。
【００８０】
トランスミッションゲート６がオン状態に切り換えられた後、走査線Ｇ１は、タイミングｔ３においてスイッチング信号を画素部７０に供給し、第１及び第２電位信号が夫々、信号線Ｓｏｉ及びＳｅｉを介して差動増幅回路１５に供給される。尚、走査線Ｇ１は、走査線Ｇ１に電気的に接続された画素部７０の全てにスイッチング信号を供給し、走査線Ｇ１に電気的に接続された画素部７０が備えるＴＦＴ７１がオン状態に切り換えられる。第１及び第２電位信号は、走査線Ｇ１に電気的に接続された複数の画素部７０の夫々からこれら画素部７０に対応する差動増幅回路１５に供給される。
【００８１】
ここで、画素部７０に不具合が生じていない場合には、予め画素部７０に供給された検査信号の電位と同様に、中間電位より高い電位、即ちＨＩＧＨ電位を有する第１電位信号が信号線Ｓｏｉを介して差動増幅回路１５に供給される。このとき、第１電位信号は、中間電位よりわずかに高い電位を有している。第２電位信号を出力する信号線Ｓｅｉの電位は、予め設定された中間電位であり、第１電位信号の電位より僅かに低い。このように、画素部７０に不具合が生じていない場合には、画素部７０に予め供給された検査信号の電位及び中間電位間の電位の高低関係が、第１電位信号の電位及び第２電位信号の電位の高低関係にそのまま維持されている。
【００８２】
タイミングｔ４に第２駆動信号供給回路２２からＴＦＴ１３ｎに第２駆動信号ＳＡｎＥが供給されると、差動増幅回路１５は信号線Ｓｅｉの電位を低下させる。これにより、第１電位信号が供給された接続点Ｓｏの電位より低い電位を有する接続点Ｓｅの電位は、第２電位信号を供給された時点より低い電位に下げられる。
【００８３】
タイミングｔ５において、第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、差動増幅回路１５は第１電位信号が供給された接続点Ｓｏの電位を第２電位信号が供給された時点の電位より高める。
【００８４】
タイミングｔ４及びｔ５の夫々において、差動増幅回路１５に供給された信号のうち低い電位を有する第２電位信号が供給された接続点Ｓｅの電位はより低く下げられ、高い電位を有する第１電位信号が供給された接続点Ｓｏの電位はより高く上げられる。これにより、接続点Ｓｏ及びＳｅの夫々の電位の高低関係が明確になる。差動増幅回路１５は、接続点Ｓｏの電位を有する高電位信号を信号線Ｓｏｉを介してテスト回路等の判定手段に出力する。これと同時に差動増幅回路１５は、接続点Ｓｅの電位を有する参照信号を信号線Ｓｅｉを介してテスト回路等の判定手段に出力する。
【００８５】
テスト回路は、高電位信号及び参照信号を比較する。高電位信号は第１電位信号より電位が高められており、且つ参照信号は中間電位より電位が下げられているので、テスト回路は、第２電位信号及びこの第２電位信号よりわずかに高い電位を有する第１電位信号を比較する場合に比べて、高電位信号の電位が参照信号の電位より高いことを明確に判定できる。ここで、検査信号の電位及び中間電位の高低関係と、高電位信号の電位及び参照信号の電位の高低関係は一致しているため、テスト回路は被検査対象である画素部７０に不具合が生じていないと判定する。
【００８６】
次に、走査線Ｇ２に電気的に接続された画素部の良否を判定するために、タイミングｔ６からｔ７間において、信号線Ｓｏｉ及びＳｅｉにプリチャージ電圧が供給され、これら信号線が再び中間電位に設定される。
【００８７】
タイミングｔ８において、走査線Ｇ２がスイッチング信号を出力し、走査線Ｇ２に電気的に接続された画素部７０にスイッチング信号が供給される。スイッチング信号が供給された画素部７０は、走査線Ｇ１に電気的に接続された画素部７０と同様に第１電位信号を信号線Ｓｏｉを介して差動増幅回路１５に出力する。このとき、信号線Ｓｅｉは第２電位信号を差動増幅回路１５に供給する。これにより、走査線Ｇ１と同様にして信号線Ｓｏｉに電気的に接続された画素部７０のうち走査線Ｇ２に電気的に接続された画素部７０に対応した高電位信号又は低電位信号、及び参照信号が差動増幅回路１５から各信号線を介してテスト回路に出力され、走査線Ｇ２に電気的に接続された画素部７０の良否を判定できる。このようにして、順次走査線Ｇ３、Ｇ４、・・・、Ｇｎの夫々に電気的に接続された画素部の良否を順次判定することが可能である。加えて、すでに述べたように、各差動増幅回路１５から出力される高電位信号又は低電位信号、及び参照信号をサンプリング回路１１０を介して差動増幅回路１５毎にテスト回路に出力できることから、画素部７０毎に良否を判定することが可能であり、画像表示領域１０ａに配置された複数の画素部７０の一つ一つについて不具合が生じていないことを確認できる。
【００８８】
次に、図９を参照して、画素部に不具合が生じている場合について説明する。
【００８９】
画素部７０は、図６を参照して上述したように画像表示領域１０ａにおいて、中間電位の信号が供給された画素部７０の列とＨＩＧＨ電位の信号（即ち、検査信号）が供給された画素部７０の列が交互に配列された状態になっている。走査線Ｇ１からスイッチング信号が画素部７０に供給されたタイミングｔ３において、画素部７０は中間電位より僅かに低い電位を有する第１電位信号を差動増幅回路１５に供給する。尚、中間電位より低い電位を有する第１電位信号が供給された接続点Ｓｏの電位を図中点線で示したＬ０とする。ここで、第１電位信号が中間電位より低い電位を有しているのは、例えば電流リークが生じているＴＦＴ、或いは電流リークが生じている蓄積容量７３を画素部７０が含んでいる場合に相当する。
【００９０】
タイミングｔ４において、第２駆動信号供給回路２２からＴＦＴ１３ｎに第２駆動信号ＳＡｎＥが供給されると、差動増幅回路１５は、中間電位より低い電位を有する第１電位信号が供給された接続点Ｓｏの電位を更に低い電位に低下させる（図中点線Ｌ１で示す）。より具体的には、差動増幅回路１５の接続点Ｓｏに供給された第１電位信号の電位は、差動増幅回路１５の接続点Ｓｅに供給された第２電位信号の電位より僅かに低いため、差動増幅回路１５は第１電位信号及び第２電位信号の電位を比較し、信号線Ｓｏｉの電位をより低い電位に下げる。差動増幅回路１５は、接続点Ｓｏの電位と等しい電位を有する低電位信号を出力する。
【００９１】
タイミングｔ５において、第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、差動増幅回路１５は第２電位信号の電位を高める。接続点Ｓｅの電位は差動増幅回路１５によって電位が下げられた接続点Ｓｏの電位より高い電位であるため、差動増幅回路１５は、接続点Ｓｅの電位を中間電位より高い電位に高める。差動増幅回路１５は、中間電位より電位が高められた接続点Ｓｅの電位と等しい電位を有する参照信号を出力する。
【００９２】
この結果、テスト回路は、信号線Ｓｏｉ及び信号線Ｓｅｉの夫々に供給された第１電位信号及び第２電位信号の高低関係が維持されたままの低電位信号及び参照信号を検出する。テスト回路は、第１電位信号より電位が下げられた低電位信号を検出することによって第１電位信号の電位が中間電位より低いことを明確に検出できる。尚、低電位信号及び中間電位の高低関係は中間電位の電位に対する検査信号の電位の高低関係とは逆であり、このような場合にはテスト回路は画素部７０に不具合が生じていると判定する。
【００９３】
このように、本実施形態の液晶装置によれば、予め画素部７０に供給された検査信号の電位及び中間電位の高低関係と、テスト回路で電位が比較される高電位信号又は低電位信号の電位、及び参照信号の電位の高低関係が一致するか否かを判定することによって、画素部７０に不具合が生じているか否かを判定できる。更に、画像表示領域１０ａにおけるいずれの領域に位置する画素部７０からの第１及び第２電位信号も正確且つ高速に検出可能であり、画素部７０の良否を正確に且つ短時間で判定できる。これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することも可能である。
【００９４】
次に、図３及び図１０を参照して、差動増幅回路のレイアウトについて説明する。ここに図１０は、差動増幅回路のレイアウトを説明するための説明図である。
【００９５】
図３及び図１０に示すように、本実施形態では特に、複数の差動増幅回路１５は、画像表示領域１０ａの一辺に沿って且つ交互に画像表示領域１０ａに対して反対側に位置するように配列されている。即ち、図１０に示すように、複数の差動増幅回路１５は、画像表示領域１０ａを挟んで、画像表示領域の一辺に沿った方向（即ち、図３及び図１０中で見て左右方向、言い換えれば、各走査線Ｇｊに沿った方向）に千鳥状に配置されている。言い換えれば、複数の差動増幅回路１５は、画像表示領域１０ａの上辺に沿って配列された複数の差動増幅回路１５ａの列と画像表示領域１０ａの下辺に沿って配列された複数の差動増幅回路１５ｂの列とが互いに配列方向（即ち図中、左右方向）にずれた２列として配列されている。よって、仮に複数の差動増幅回路１５を画像表示領域１０ａの一辺に沿って１列として配列した場合と比較して、互いに隣接する差動増幅回路１５間の距離が長いので、１つ１つの差動増幅回路１５の面積を配列方向（即ち図中、左右方向）に沿って広くすることができる。即ち、差動増幅回路１５がＴＦＴアレイ基板１０上で占有する面積を拡大することができる。従って、例えば差動増幅回路１５を構成するＴＦＴ５１、５２、５３及び５４（図８参照）を大きく形成することにより差動増幅回路１５の感度或いは性能を高めることができる。加えて、例えば差動増幅回路１５を構成するＴＦＴ５１、５２、５３及び５４（図８参照）の不純物分布のばらつきに起因する、複数の差動増幅回路１５間の感度或いは性能のばらつきを低減或いは好ましくは完全に無くすことができる。
【００９６】
更に、図１０に示すように、本実施形態では特に、複数の差動増幅回路１５は夫々、複数の差動増幅回路１５の配列方向（図中、左右方向）の幅Ｌ１が、複数の差動増幅回路１５の配列ピッチｄ１よりも広い部分を含む形状を有している。よって、仮に複数の差動増幅回路１５を画像表示領域１０ａの一辺（例えば図中、上辺）に沿って１列として配列した場合と比較して、差動増幅回路１５がＴＦＴアレイ基板１０上で占有する面積を大きくすることができる。よって、差動増幅回路１５の感度或いは性能を一層高めることができる。加えて、複数の差動増幅回路１５間の感度或いはばらつきを一層低減或いは好ましくは完全に無くすことができる。
【００９７】
以上説明したように本実施形態の液晶装置によれば、差動増幅回路１５がＴＦＴアレイ基板１０上で占有する面積を拡大することで、差動増幅回路１５の感度を高める、或いは、複数の差動増幅回路１５間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
＜第２実施形態＞
第２実施形態に係る電気光学装置について、図１１及び図１２を参照して説明する。ここに図１１は、第２実施形態における図３と同趣旨の回路図である。図１２は、第２実施形態における図１０と同趣旨の説明図である。尚、図１１及び図１２において、図１から図１０に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００９８】
先ず、図１１を参照して、本実施形態の液晶装置の構成について説明する。
【００９９】
図１１において、本実施形態の液晶装置は、差動増幅回路１５と信号線Ｓｅｉ及びＳｏｉとの電気的な接続及び差動増幅回路１５のレイアウトについては上述した第１実施形態に係る液晶装置と異なるが、その他の点については第１実施形態と概ね同様に構成されている。
【０１００】
差動増幅回路１５は、後に詳述するように、画像表示領域１０ａの上下に夫々設けられている。
【０１０１】
信号線Ｓｏｉ及びＳｅｉは、第１実施形態に係る液晶装置と同様に、画像表示領域１０ａから差動増幅回路１５まで夫々複数本延在されており、差動増幅回路１５の接続点Ｓｏ及びＳｅに夫々電気的に接続されている。ここで、第１実施形態に係る液晶装置では、図３に示したように、信号線Ｓｅｉ及びＳｏｉが一組として差動増幅回路１５に電気的に接続されているのに対して、本実施形態に係る液晶装置では、図１１に示すように、信号線Ｓｅｉ及びＳｅｉ＋１が一組として、又は、信号線Ｓｏｉ及びＳｏｉ＋１が一組として差動増幅回路１５に電気的に接続されている。即ち、本実施形態の液晶装置では、信号線Ｓｅｉ或いはＳｏｉ（ｉは奇数、即ちｉ＝１、３、５、・・・）が本発明に係る「一方の信号線」の一例として選択され、信号線Ｓｅｉ或いはＳｏｉ（ｉは偶数、即ちｉ＝２、４、６・・・）が本発明に係る「他方の信号線」の一例として選択されることにより、上述した第１実施形態に係る液晶装置と概ね同様に、検査することができる。即ち、差動増幅回路１５は、信号線Ｓｅｉ及びＳｅｉ＋１を一組とする信号線の組及び信号線Ｓｏｉ及びＳｏｉ＋１を一組とする信号線の組の各々の組毎に一つずつ設けられている。信号線Ｓｅｉ及びＳｅｉ＋１の組に対応する差動増幅回路１５、即ち画像表示領域の１０ａの上側に配置された差動増幅回路１５の接続点Ｓｅ及びＳｏの夫々には、トランスミッションゲート６がオン状態になった際に、第１及び第２電位信号が信号線Ｓｅｉ及びＳｅｉ＋１の各々から供給される。信号線Ｓｅｉ及びＳｅｉ＋１の組に対応する差動増幅回路１５は、第１及び第２電位信号を比較することによって信号線Ｓｅｉ及びＳｅｉ＋１の夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。同様に、信号線Ｓｏｉ及びＳｏｉ＋１の組に対応する差動増幅回路１５、即ち画像表示領域の１０ａの下側に配置された差動増幅回路１５の接続点Ｓｅ及びＳｏの夫々には、トランスミッションゲート６がオン状態になった際に、第１及び第２電位信号が信号線Ｓｏｉ及びＳｏｉ＋１の各々から供給される。信号線Ｓｏｉ及びＳｏｉ＋１の組に対応する差動増幅回路１５は、第１及び第２電位信号を比較することによって信号線Ｓｏｉ及びＳｏｉ＋１の夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
【０１０２】
次に、図１１及び図１２を参照して、本実施形態の液晶装置の差動増幅回路のレイアウトについて説明する。
【０１０３】
図１１及び図１２において、本実施形態では特に、画像表示領域１０ａに配線された複数の信号線Ｓｅｉ及びＳｏｉは１本毎に、互いに画像表示領域１０ａに対して反対側に位置する差動増幅回路１５に対応して構成されている。即ち、図１２に特に示すように、複数の差動増幅回路１５は、上述した第１実施形態の液晶装置と同様に、画像表示領域１０ａの一辺に沿って且つ交互に画像表示領域１０ａに対して反対側に位置するように配列されており、信号線Ｓｅｉは、画像表示領域１０ａの上側に位置する差動増幅回路１５ａに対応して、信号線Ｓｏｉは、画像表示領域１０ａの下側に位置する差動増幅回路１５ｂに対応して構成されている。よって、仮に複数の差動増幅回路１５の各々に対応する２本の信号線の組が、隣接する２本の信号線（例えば、信号線Ｓｅ１及びＳｏ１の組、或いは、信号線Ｓｅ２及びＳｏ２の組）である場合と比較して、複数の差動増幅回路１５の各々に対応する組を構成する２本の信号線の間隔が広い、例えば隣接する信号線の間隔ｄ２の２倍の間隔となる。従って、例えば対応する組を構成する２本の信号線間をショートさせてしまう恐れが殆ど無いなど、差動増幅回路１５と対応する信号線との電気的な接続が容易であり、差動増幅回路１５を容易に製造することができる。
＜第３実施形態＞
第３実施形態に係る電気光学装置について、図１３から図２０を参照して説明する。
【０１０４】
先ず、図１３を参照して、本実施形態の液晶装置の構成について説明する。ここに図１３は、第３実施形態における図３と同趣旨の回路図である。尚、図１３において、図１から図１０に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１０５】
図１３において、本実施形態の液晶装置は、差動増幅回路１５０のレイアウトについては上述した第１実施形態に係る液晶装置と異なるが、その他の点については第１実施形態と概ね同様に構成されている。よって、本実施形態の液晶装置によって、上述した第１実施形態に係る液晶装置と概ね同様に、画素部の検査をすることができる。即ち、差動増幅回路１５０は、信号線Ｓｅｉ及びＳｏｉを一組とする信号線の組毎に一つずつ設けられている。信号線Ｓｅｉ及びＳｏｉの組に対応する差動増幅回路１５０の接続点Ｓｅ及びＳｏの夫々には、トランスミッションゲート６がオン状態になった際に、第１及び第２電位信号が信号線Ｓｅｉ及びＳｏｉの各々から供給される。差動増幅回路１５０は、第１及び第２電位信号を比較することによって信号線Ｓｅｉ及びＳｏｉの夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
【０１０６】
次に、図１３及び図１４を参照して、本実施形態の液晶装置の差動増幅回路のレイアウトについて説明する。ここに図１４は、第３実施形態における図１０と同趣旨の説明図である。
【０１０７】
図１３及び図１４において、本実施形態では、差動増幅回路１５０は、上述した第１実施形態に係る液晶装置とは異なり、画像表示領域１０ａの片側（図中、上側）のみに配置されている。
【０１０８】
図１４に示すように、本実施形態では特に、複数の差動増幅回路１５０は夫々、複数の差動増幅回路１５０の配列方向（図中、左右方向）の幅Ｌ３が、差動増幅回路１５０の配列ピッチｄ３よりも広い部分を含む形状を有している。更に、複数の差動増幅回路１５０は、ＴＦＴアレイ基板１０上で平面的に見て相互に重ならないように、配列方向（図中、左右方向）と交わる方向（図中、上下方向）にずれて配置されている。即ち、複数の差動増幅回路１５０は、画像表示領域１０ａの一辺（図中、上辺）に沿った、互いに配列方向（図中、左右方向）にずれた３列として配列されている。より具体的には、複数の差動増幅回路１５０は、画像表示領域１０ａの上辺に沿って上側に配列された複数の差動増幅回路１５０ｃの列と、複数の差動増幅回路１５０ｃの列に沿って上側に配列された複数の差動増幅回路１５０ｂの列と、複数の差動増幅回路１５０ｂの列に沿って上側に配列された複数の差動増幅回路１５０ａの列とが互いにずれた３列として配列されている。よって、仮に複数の差動増幅回路１５０を画像表示領域１０ａの一辺に沿って１列として配列した場合と比較して、互いに隣接する差動増幅回路１５０間の距離が長いので、１つ１つの差動増幅回路１５０の面積を配列方向に沿って広くすることができる。即ち、差動増幅回路１５０がＴＦＴアレイ基板１０上で占有する面積を拡大することができる。特に、差動増幅回路１５０を作り込む領域が、配列方向に交差する方向（図中、上下方向）に増大しても、該交差する方向に周辺領域を広げることによっては、ＴＦＴアレイ基板１０の小型化を図る上での問題は殆ど生じない。即ち、画像表示領域１０ａにおける画素ピッチを狭めても、差動増幅回路１５０の配列方向に交差する方向（図中、上下方向）については制約が生じないので、画素ピッチを狭くしつつ、差動増幅回路１５０を作り込む領域を十分に確保できることになるので、本実施形態に係る液晶装置のような構成は大変有利である。従って、例えば差動増幅回路１５０を構成するＴＦＴ５１、５２、５３及び５４（図８参照）を大きく形成することにより差動増幅回路１５０の感度或いは性能を高めることができる。加えて、例えば差動増幅回路１５０を構成するＴＦＴ５１、５２、５３及び５４（図８参照）の不純物分布のばらつきに起因する、複数の差動増幅回路１５０間の感度或いは性能のばらつきを低減或いは好ましくは完全に無くすことができる。
【０１０９】
尚、差動増幅回路１５０ａ、１５０ｂ及び１５０ｃは、対応する組を構成する２本の信号線の長さは互いに異なる、即ち、例えば、差動増幅回路１５０ａに対応する２本の信号線Ｓｅ１及びＳｏ１の長さと差動増幅回路１５０ｂに対応する２本の信号線Ｓｅ２及びＳｏ２の長さとは互いに異なるが、各々の組を構成する２本の信号線同士（例えば、信号線Ｓｅ１及びＳｏ１）の長さが殆ど或いは実践上完全に一致しているので、差動増幅回路１５０の感度或いは性能に影響を殆ど或いは好ましくは全く及ぼすことはない。
【０１１０】
ここで、図１５から図１７を参照して、本実施形態の液晶装置の画素部の具体的な構成について説明する。ここに図１５及び図１６は、ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図であり、夫々、後述する積層構造のうち下層部分（図１５）と上層部分（図１６）に相当する。図１７は、図１５及び図１６を重ね合わせた場合のＡ−Ａ´断面図である。尚、図１７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【０１１１】
尚、信号線Ｓｅｉ及びＳｏｉは、同様の構成であるため、以下では、主として信号線Ｓｅｉについてのみ説明する。
【０１１２】
図１５から図１７では、図４を参照して上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、走査線Ｇｊを含む第１層、ＴＦＴ７１等を含む第２層、信号線Ｓｅｉ等を含む第３層、蓄積容量７３等を含む第４層、画素電極９ａ等を含む第５層からなる。また、第１層−第２層間には下地絶縁膜１２０、第２層−第３層間には第１層間絶縁膜４１０、第３層−第４層間には第２層間絶縁膜４２０、第４層−第５層間には第３層間絶縁膜４３０がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図１５に示され、第４層から第５層が上層部分として図１６に示されている。
【０１１３】
（第１層の構成―走査線等―）
第１層は、走査線Ｇｊで構成されている。走査線Ｇｊは、図１５のＸ方向に沿って延びる本線部と、信号線Ｓｅｉ及びＳｏｉが延在する図１５のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線Ｇｊは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【０１１４】
走査線Ｇｊは、ＴＦＴ７１の下層側に、チャネル領域１ａ´に対向する領域を含むように配置されており、導電膜からなる。
【０１１５】
（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ７１で構成されている。ＴＦＴ７１は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ７１は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
【０１１６】
ＴＦＴ７１のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２０に形成されたコンタクトホール１２ｃｖを介して走査線Ｇｊに電気的に接続されている。下地絶縁膜１２０は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ７１の素子特性の変化を防止する機能を有している。
【０１１７】
尚、本実施形態に係るＴＦＴ７１は、トップゲート型であるが、ボトムゲート型であってもよい。
【０１１８】
（第３層の構成―信号線等―）
第３層は、信号線Ｓｅｉ及び中継層６００で構成されている。
【０１１９】
信号線Ｓｅｉは、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されている。信号線Ｓｅｉは、ＴＦＴ７１のチャネル領域１ａ´を部分的に覆うように形成されている。このため、チャネル領域１ａ´に近接配置可能な信号線Ｓｅｉによって、上層側からの入射光に対して、ＴＦＴ７１のチャネル領域１ａ´を遮光できる。また、信号線Ｓｅｉは、第１層間絶縁膜４１０を貫通するコンタクトホール８１を介して、ＴＦＴ７１の高濃度ソース領域１ｄと電気的に接続されている。
【０１２０】
尚、信号線Ｓｅｉにおけるチャネル領域１ａ´に対向する側には、信号線Ｓｅｉの本体を構成するＡｌ膜等の導電膜に比べて反射率が低い導電膜を形成してもよい。このようにすれば、信号線Ｓｅｉにおけるチャネル領域１ａ´に対向する側の面、即ち信号線Ｓｅｉの下層側の面で前述した戻り光が反射して、これから多重反射光や迷光等が発生することを防止できる。よって、チャネル領域１ａに対する光の影響を低減することができる。このような信号線Ｓｅｉは、信号線Ｓｅｉにおけるチャネル領域１ａ´に対向する側の面、即ち、信号線Ｓｅｉの下層側の面に、信号線Ｓｅｉの本体を構成するＡｌ膜等よりも反射率が低い材質のメタル、或いは、バリアメタルを形成するとよい。尚、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルとしては、クロム（Ｃｒ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）等を用いることができる。
【０１２１】
中継層６００は、信号線Ｓｅｉと同一膜として形成されている。中継層６００と信号線Ｓｅｉとは、図１５に示したように、夫々が分断されるように形成されている。また、中継層６００は、第１層間絶縁膜４１０を貫通するコンタクトホール８３を介して、ＴＦＴ７１の高濃度ドレイン領域１ｅと電気的に接続されている。
【０１２２】
第１層間絶縁膜４１０は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１０には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【０１２３】
（第４層の構成―蓄積容量等―）
第４層は、蓄積容量７３で構成されている。蓄積容量７３は、容量電極３００と下部電極７１０とが誘電体膜７５を介して対向配置された構成となっている。
【０１２４】
容量電極３００の延在部は、第２層間絶縁膜４２０を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。
【０１２５】
容量電極３００又は下部電極７１０は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
【０１２６】
誘電体膜７５は、図１６に示すように、ＴＦＴアレイ基板１０上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。誘電体膜７５は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜を用いてもよい。
【０１２７】
第２層間絶縁膜４２０は、例えばＮＳＧによって形成されている。その他、第２層間絶縁膜４２０には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第２層間絶縁膜４２０の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第２層間絶縁層４２０の表面は平坦化されている。尚、このような平坦化処理は、他の層間絶縁膜の表面に対して行ってもよい。
【０１２８】
（第５層の構成―画素電極等―）
第４層の全面には第３層間絶縁膜４３０が形成され、更にその上に、第５層として画素電極９ａが形成されている。第３層間絶縁膜４３０は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３０には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３０の表面は、第２層間絶縁膜４２０と同様にＣＭＰ等の平坦化処理がなされている。
【０１２９】
画素電極９ａ（図１６中、破線９ａ´で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界に信号線Ｓｅｉ及び走査線Ｇｊが格子状に配列するように形成されている（図１５及び図１６参照）。また、画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。
【０１３０】
画素電極９ａは、第３層間絶縁膜４３０を貫通するコンタクトホール８５を介して、容量電極３００の延在部と電気的に接続されている（図１７参照）。よって、画素電極９ａの直ぐ下の導電膜である容量電極３００の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極９ａとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。
【０１３１】
更に上述したように、容量電極３００の延在部と中継層６００と、及び、中継層６００とＴＦＴ７１の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａとＴＦＴ７１の高濃度ドレイン領域１ｅとは、中継層６００及び容量電極３００の延在部を中継して中継接続されている。
【０１３２】
画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１３３】
以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
【０１３４】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図１７では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ７１における光リーク電流の発生等を防止するため、少なくともＴＦＴ７１と正対する領域を覆うように遮光膜２３が設けられている。
【０１３５】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間に、液晶層５０が設けられることにより、液晶素子７２（図４参照）が形成されている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【０１３６】
以上に説明した画素部の構成は、図１５及び図１６に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されていることになる。
【０１３７】
次に、図８、図１４、及び図１８から図２０を参照して、本実施形態の液晶装置の差動増幅回路の具体的な構成について説明する。ここに図１８は、差動増幅回路の構成を示す平面図である。図１９は、図１８のＢ−Ｂ´線での断面図である。図２０は、図１８のＣ−Ｃ´線での断面図である。尚、図１８では、隣接する３つの差動増幅回路１５０ａ、１５０ｂ及び１５０ｃを示している。図１４に示したように、これら３つの差動増幅回路１５０ａ、１５０ｂ及び１５０ｃが画像表示領域１０ａの上辺に沿って配列されている。
【０１３８】
本実施形態に係る液晶装置の差動増幅回路１５０の電気的な構成は、図８を参照して上述した第１実施形態に係る液晶装置の差動増幅回路１５０の電気的な構成と同様である。
【０１３９】
図１８では、図８を参照して上述した差動増幅回路の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。
【０１４０】
図８を参照して上述したように、差動増幅回路１５０は、ＴＦＴ５１、５２、５３及び５４が配線によって電気的に接続されて構成されている。
【０１４１】
図１８及び図１９において、ＴＦＴ５３及び５４のソース及びドレインを構成する半導体膜５０２は、画素部における半導体膜１ａと同一膜から形成されている。即ち、半導体膜５０２及び半導体膜３ａは、製造工程における同一機会に成膜される膜（即ち同一種類の膜）である。同様に、ＴＦＴ５１及び５２のソース及びドレインを構成する半導体膜５０１も画素部における半導体膜１ａと同一膜から形成されている。
【０１４２】
ＴＦＴ５３のゲート電極５３ｇは、半導体膜５０２画素部におけるＴＦＴ７１のゲート電極３ａと同一膜から形成されている。同様にＴＦＴ５１、５２及び５４の各々のゲート電極５１ｇ、５２ｇ及び５４ｇもゲート電極３ａと同一膜から形成されている。
【０１４３】
ＴＦＴ５１、５２、５３及び５４間を配線する配線５５０は、信号線Ｓｅｉと同一膜から形成されており、第１層間絶縁膜４１０に開孔されたコンタクトホール８１０を介して半導体膜５０１或いは５０２のソース領域或いはドレイン領域に電気的に接続されている。
【０１４４】
電源配線４は、画素部における下部電極７１０と同一膜から形成されている。
【０１４５】
差動増幅回路１５０の接続点ｓｅと信号線Ｓｅｉとを電気的に接続する中継配線５６０は、画素部における容量電極３００と同一膜から形成されている。尚、差動増幅回路１５０の接続点ｓｏと信号線Ｓｏｉとも中継配線５６０を介して電気的に接続されている。
【０１４６】
以上のように、信号線Ｓｅｉ及びＳｏｉは、差動増幅回路１５０を構成するＴＦＴ５１、５２、５３及び５４とは、層間絶縁膜を介して相異なる膜から形成される中継配線５６０を介して、差動増幅回路１５０と接続されている。よって、図１４及び図１８に示すように、ＴＦＴアレイ基板１０上で平面的に見て、差動増幅回路１５０を中継配線５６０と重なるように配置することで、差動増幅回路１５０を一層大きく形成することができる。
【０１４７】
尚、上述のように差動増幅回路１５０の各構成要素及び中継配線５６０は、画素部の各構成要素のいずれかと同一膜から形成されているので、製造工程の複雑化を招くことなく形成することができる。
【０１４８】
図１８及び図２０において、中継配線５６０と信号線Ｓｅｉ又はＳｏｉとは、中継層５９０を介して電気的に接続されている、即ち中継接続されている。中継配線５６０と中継層５９０とは誘電体膜７５に開孔されたコンタクトホール８２０を介して電気的に接続され、中継層５９０と信号線Ｓｅｉ又はＳｏｉとは第２層間絶縁膜４２０に開孔されたコンタクトホール８３０を介して接続されている。よって、中継配線５６０と信号線Ｓｅｉ又はＳｏｉ間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。ここで特に、中継層５９０は、画素部における下部電極７１０と同一膜から形成されているので、積層構造及び製造工程の複雑化を招かない。
【０１４９】
以上説明したように本実施形態の液晶装置によれば、差動増幅回路１５０がＴＦＴアレイ基板１０上で占有する面積を拡大することで、差動増幅回路１５０の感度を高める、或いは、複数の差動増幅回路１５０間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１５０】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図２１は、プロジェクタの構成例を示す平面図である。この図２１に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１５１】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１５３】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１５４】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２２は、このパーソナルコンピュータの構成を示す斜視図である。図２２において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１５５】
さらに、液晶装置を、携帯電話に適用した例について説明する。図２３は、この携帯電話の構成を示す斜視図である。図２３において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１５６】
尚、図２１から図２３を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１５７】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
【０１５８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１５９】
【図１】液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線での断面図である。
【図３】液晶装置の主要な回路構成を示したブロック図である。
【図４】画素部の電気的な構成を示す回路図である。
【図５】プルダウン回路の電気的な構成を示す回路図である。
【図６】検査時に予め信号が供給された画素部の状態を示す概念図である。
【図７】プルアップ回路の電気的な構成を示す回路図である。
【図８】差動増幅回路の電気的な構成を示す回路図である。
【図９】液晶装置の検査時における各種信号の出力するタイミングを示したタイミングチャートである。
【図１０】差動増幅回路のレイアウトを説明するための説明図である。
【図１１】第２実施形態における図３と同趣旨の回路図である。
【図１２】第２実施形態における図１０と同趣旨の説明図である。
【図１３】第３実施形態における図３と同趣旨の回路図である。
【図１４】第３実施形態における図１０と同趣旨の説明図である。
【図１５】ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図であり、積層構造のうち下層部分（図１７における符号Ｓｅｉ（信号線）までの下層の部分）に相当する図である。
【図１６】ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図であり、積層構造のうち上層部分（図１７における符号Ｓｅｉ（信号線）を越えて上層の部分）に相当する図である。
【図１７】図１５及び図１６を重ね合わせた場合のＡ−Ａ´線での断面図である。
【図１８】第３実施形態に係る液晶装置の差動増幅回路の構成を示す平面図である。
【図１９】図１８のＢ−Ｂ´線での断面図である。
【図２０】図１８のＣ−Ｃ´線での断面図である。
【図２１】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図２２】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２３】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１６０】
９ａ…画素電極、６…トランスミッションゲート、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１５、１５０…差動増幅回路、２０…対向基板、２５…プリチャージ回路、５０…液晶層、７０…画素部、７３…蓄積容量、１０１…Ｘ−ドライバ回路、１０４…Ｙ−ドライバ回路、１１０…サンプリング回路、Ｇｊ…走査線、Ｓｏｉ、Ｓｅｉ…信号線
【図１】
2007072249.tif 000003
【図２】
2007072249.tif 000004
【図３】
2007072249.tif 000005
【図４】
2007072249.tif 000006
【図５】
2007072249.tif 000007
【図６】
2007072249.tif 000008
【図７】
2007072249.tif 000009
【図８】
2007072249.tif 000010
【図９】
2007072249.tif 000011
【図１０】
2007072249.tif 000012
【図１１】
2007072249.tif 000013
【図１２】
2007072249.tif 000014
【図１３】
2007072249.tif 000015
【図１４】
2007072249.tif 000016
【図１５】
2007072249.tif 000017
【図１６】
2007072249.tif 000018
【図１７】
2007072249.tif 000019
【図１８】
2007072249.tif 000020
【図１９】
2007072249.tif 000021
【図２０】
2007072249.tif 000022
【図２１】
2007072249.tif 000023
【図２２】
2007072249.tif 000024
【図２３】
2007072249.tif 000025