(57)【要約】      （修正有）【課題】端部に凸部が形成されない、端部がなだらかな形状となるレジストを形成することができる半透明膜を備えた露光マスクを提供する。【解決手段】透明領域と透過する露光光１０７と半透明領域透過する露光光１０６に対する位相差Δθと、半透明領域の露光光に対する透過率ｎが下記式（１）を満たすように規定する。2007072451.tif 000011こうすることで、レジスト膜厚が異なる領域を有し、かつ、エッジがなだらかな形状となるレジストを形成することができる。このレジストを用いてエッチング等の加工を行うことにより、自己整合的に膜厚の異なる領域を形成することができる。【選択図】図１
2007072451.tif 000002
【特許請求の範囲】
【請求項１】
透明領域と半透明領域を透過する露光に用いる光の位相差Δθと、該半透明領域の露光に用いる光に対する透過率ｎとが式（１）を満たすことを特徴とする露光マスク。
【数１】
2007072451.tif 000008
【請求項２】
透明領域と半透明領域を透過する露光に用いる光の位相差Δθと、該半透明領域の露光に用いる光に対する透過率ｎとが式（２）を満たし、かつ、前記透過率ｎは０．１５以上０．８以下であることを特徴とする露光マスク。
【数２】
2007072451.tif 000009
【請求項３】
透光性基板と、当該透光性基板上に配置された半透明膜と、当該半透明膜上に配置された遮光膜とを有する露光マスクであって、
露光に用いる光に対する前記半透明膜と前記透光性基板との位相差Δθと、該半透明膜の露光に用いる光に対する透過率ｎとが式（３）を満たすことを特徴とする露光マスク。
【数３】
2007072451.tif 000010
【請求項４】
透光性基板と、当該透光性基板上に配置された半透明膜と、当該半透明膜上に配置された遮光膜とを有する露光マスクであって、
露光に用いる光に対する前記半透明膜と前記透光性基板との位相差が−９０度以上９０度以下であることを特徴とする露光マスク。
【請求項５】
請求項３又は請求項４において、前記遮光膜は、Ｃｒ膜又はＣｒの積層からなる膜であることを特徴とする露光マスク。
【請求項６】
請求項３乃至請求項５のいずれか一において、前記半透明膜の材料として、ＭｏとＳｉを含む合金、ＣｒとＳｉを含む合金又はＣｒが用いられていることを特徴とする露光マスク。
【請求項７】
請求項３乃至請求項６のいずれか一において、前記半透明膜の露光に用いる光に対する透過率が０．１５以上０．８以下であることを特徴とする露光マスク。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記露光に用いる光はｉ線であることを特徴とする露光マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光マスクに関する。特に露光マスクの位相差及び透過率の最適条件に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、薄膜トランジスタ（ＴＦＴという。）を利用したアクティブマトリクス型の液晶及びＥＬディスプレイ技術が注目されている。アクティブマトリクス表示は、パッシブマトリクス表示に比べ、応答速度、コントラストの点で有利である。
【０００４】
上記ディスプレイを有する半導体装置には、用途・機能によって役割の異なる様々なＴＦＴが使用されており、オフ電流値の小さいＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造や、ホットキャリア対策に優れたゲート電極とＬＤＤ領域が重なった領域を有するＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造や、シングルドレイン構造などが使用されている。
【０００５】
従来、ＬＤＤ領域及びＧＯＬＤ領域は、ゲート電極をマスクにセルフアラインで形成することで、フォトリソグラフィ工程の増加を抑制している。
【０００６】
しかしながら、ＬＤＤ構造及びＧＯＬＤ構造の形成をドライエッチング等のプロセスのみで形成した場合には、シングルドレイン構造とＬＤＤ構造及びＧＯＬＤ構造を回路毎に別々に形成することができない。
【０００７】
また、ＬＤＤ領域を形成する方法には、ゲート電極の側壁にスペーサ（サイドウォールともいう。）を形成する工程があるが、複雑な工程が必要となる。
【０００８】
上記課題を解決する方法として、本出願人は、半透明膜からなる光強度低減機能を有する補助パターン（ハーフトーン膜）を設置したフォトマスク或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用し、回路毎にＬＤＤ構造、ＧＯＬＤ構造及びシングルドレイン構造のトランジスタを形成している（特許文献１を参照。）。なお、ハーフトーン膜を設置したフォトマスク又はレチクルを露光マスク（ハーフトーンマスク）という。
【特許文献１】特開２００２−１５１５２３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したハーフトーンマスクを用いて、所望とするゲート電極を得るためのレジストを作製する場合、そのレジスト形状はハーフトーンマスクの露光光に対する位相差や透過率に依存する。そのため、露光光の透過率及び位相差を制御する必要がある。
【００１０】
例えば、ＬＤＤ領域をセルフアラインで形成することが可能なゲート電極を得るためのレジストの形状は、レジストの中央部においてある一定の膜厚の領域を有しており、レジストの両端部を含む領域において中央部よりも薄い膜厚の領域を有し、かつ、両端部においてなだらかな傾斜を有している必要がある。
【００１１】
図１２に、ｉ線（３６５ｎｍ）透過率ｎ＝０．２（又はＴ＝２０％とも書く）、ｉ線位相差（Δθ）＝１３０度の条件で形成したハーフトーンマスクを用いて作製したレジスト形状を示す。矢印で示すように、レジストの両端部が凸状となっている。図１２に示すレジストを用いて導電層をエッチングしてゲート電極を形成した場合、凸部の下方の導電層が局所的に厚くなってしまう。その結果、ゲート電極の形成後に行う半導体層へのドーピング工程において、局所的に厚くなった導電層の下層に設けられた半導体層のキャリア濃度が局所的に変わってしまう。
【００１２】
この原因として、ハーフトーンマスクの透明領域を透過する露光光とハーフトーン膜（半透明領域）を透過する露光光とが干渉し、境界部のハーフトーン膜を透過する露光光の強度が下がったため、レジスト端部（マスク境界部）に凸部が形成されてしまったと考えられる。
【００１３】
本発明は、上記課題を解決することを目的とし、端部に凸部が形成されることなく膜厚の異なるレジストを得るための最適なハーフトーンマスク条件を提示することを課題とする。
【課題を解決するための手段】
【００１４】
本発明は、透明領域と半透明領域を透過する露光に用いる光の位相差Δθと、該半透明領域の露光に用いる光に対する透過率ｎとが下記式（１）を満たすことを特徴とする。
【数１】
2007072451.tif 000003
【００１５】
本発明は、透明領域と半透明領域を透過する露光に用いる光の位相差Δθと、該半透明領域の露光に用いる光に対する透過率ｎとが下記式（２）を満たし、かつ、前記透過率ｎは０．１５以上０．８以下であることを特徴とする。
【数２】
2007072451.tif 000004
【００１６】
本発明は、透光性基板と、当該透光性基板上に配置された半透明膜と、当該半透明膜上に配置された遮光膜とを有する露光マスクであって、露光に用いる光に対する前記半透明膜と前記透光性基板との位相差Δθと、該半透明膜の露光に用いる光に対する透過率ｎとが下記式（３）を満たすことを特徴とする。
【数３】
2007072451.tif 000005
【００１７】
本発明は、透光性基板と、当該透光性基板上に配置された半透明膜と、当該半透明膜上に配置された遮光膜とを有する露光マスクであって、露光に用いる光に対する前記半透明膜と前記透光性基板との位相差が−１００度以上１００度以下であることを特徴とする。
【００１８】
本発明は、透光性基板と、当該透光性基板上に配置された半透明膜と、当該半透明膜上に配置された遮光膜とを有する露光マスクであって、露光に用いる光に対する前記半透明膜と前記透光性基板との位相差が−９０度以上９０度以下であることを特徴とする。
【００１９】
本発明は、遮光膜としてＣｒ膜又はＣｒの積層からなる膜を用いることを特徴とする。
【００２０】
本発明は、半透明膜の材料として、ＭｏとＳｉを含む合金、ＣｒとＳｉを含む合金又はＣｒを用いることを特徴とする。
【００２１】
本発明は、半透明膜の露光に用いる光に対する透過率ｎが０．１５以上０．８以下であることを特徴とする。
【００２２】
本発明は、露光に用いる光はｉ線（波長３６５ｎｍ）であることを特徴とする。
【００２３】
また、本発明は、ホログラフィー露光用の原版フォトマスクにも用いることができる。
【００２４】
ここで、ハーフトーンマスクとは、フォトリソグラフィー工程において、遮光領域と一定の透過率を持たせた領域とを有するフォトマスクのことであり、露光光が透過する割合がほぼ１００％（ｎ＝１．０）となる透明基板上に透過率が１％以上９９％以下となる半透明膜からなる光強度低減機能を有する補助パターン（以下、ハーフトーン膜又は単に半透明膜若しくは補助パターンという。）を設け、さらに補助パターン上に遮光膜を設けた構造のマスクを指す。なお、少なくとも透明領域、半透明領域、遮光領域の３つの領域を有するのであれば、ハーフトーンマスクは上記構造に限定はされない。
【発明の効果】
【００２５】
本発明のハーフトーンマスクを用いて露光を行うことにより、露光面内でレジスト膜厚を調整することができる。したがって、レジスト膜厚が異なる領域を有し、かつ、エッジがなだらかな形状となるレジストを形成することができる。このレジストを用いてエッチング等の加工を行うことにより、自己整合的に膜厚の異なる領域を形成することができる。その結果、電極構造等の異なるトランジスタ、容量素子、抵抗素子を同じパターニング（加工）工程によって作り分けることができる。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
（実施の形態１）
図１（Ｂ）は、透光性基板１００、半透明膜１０１及び遮光膜１０４からなるハーフトーンマスクを示す。図１（Ａ）は、図１（Ｂ）に示すハーフトーンマスクのうち、透明領域（ここでは、半透明膜１０１と重ならない透光性基板１００の領域を指す）を透過する露光光１０７に対する半透明領域（ここでは、半透明膜１０１と透光性基板１００のみが重なっている領域を指す）を透過する露光光１０６の位相差Δθと、半透明膜１０１の露光光に対する透過率ｎを変化させたときの半透明領域と透明領域との境界近傍を透過する露光光１０８の強度との関係を表したグラフである。なお、境界近傍を透過する露光光を言い換えると半透明膜１０１の端面又は端部を透過する露光光と言い表すこともできる。グラフ上の各々の曲線は、本発明者が見出した下記に示す近似式（４）によって表される。
【００２８】
【数４】
2007072451.tif 000006
【００２９】
なお、上記式（４）は、半透明膜を設けないときの露光強度を１として規格化したものである。
【００３０】
例えば、ｎ＝０．２において、ハーフトーンマスクの透明領域と半透明領域とを透過する露光光の位相差が１３０度であるとき、透明領域と半透明領域との境界近傍における露光強度は１より小さい値となっている。その結果、透明膜と半透明膜の境界領域における光の透過率が低下してしまうため、図１２のようにレジストのエッジに凸部が形成されてしまう。
【００３１】
次いで、位相差がおよそ９０度以下のとき、透過率ｎ＝０．１〜０．７において露光強度は１以上となる。したがって、このときハーフトーンマスクの透明領域とハーフトーンマスクに設けられた半透明膜とを透過する露光光は互いに干渉し、強めあうため、端部に凸部が形成されずなだらかなエッジをもつレジストを形成することができる。なお、透過率ｎは１に近づくほど、位相差９０度における露光強度は大きくなる。しかしながら、透過率ｎは限りなく１に近づくと、半透明膜に対応するレジストが現像時に消失してしまう。そのため、半透明膜の透過率ｎは０．８以下とするとよい。
【００３２】
ハーフトーンマスクの透明領域を透過する露光光と半透明領域を透過する露光光とが互いに干渉し強めあうとき、つまり、式（４）において、ｆ（Δθ）の値が１以上のときに端部に凸形状が形成されないレジストを形成することができる。式（４）においてｆ（Δθ）≧１を解くと下記に示す式（５）が得られる。
【００３３】
【数５】
2007072451.tif 000007
【００３４】
したがって、位相差Δθ及び透過率ｎは、式（５）を満たせばよい。なお、透過率ｎは０．１以上０．８以下（好ましくは０．１５以上０．８以下、より好ましくは０．２以上０．５以下）であればよい。また、位相差Δθは−１００度以上１００度以下（好ましくは−９０度以上９０度以下、より好ましくは６０度以上９０度以下）であればよい。
【００３５】
図２に、本発明に係るハーフトーンマスクを用いて形成したレジストパターンの模式図を示す。露光マスクは透光性の基板２００にモリブデンシリサイド（ＭｏＳｉ）からなるハーフトーン膜２０１を設け、ハーフトーン膜２０１と積層するようにクロム（Ｃｒ）などの金属膜からなる遮光膜２０４を設けている。ハーフトーン膜２０１は、ｉ線（波長３６５ｎｍ）の露光光に対する透過率（ｎ）が０．１５以上のものを用い、透光性の基板２００を透過するｉ線と、透光性の基板２００及びハーフトーン膜２０１を透過するｉ線の位相差（Δθ）が９０度以下のものを用いる。ハーフトーン膜２０１は、他にも式（５）の位相差及び透過率を満たす、例えば、ｎ≧０．１５、且つ、Δθ≦９０度の条件を満たすＳｉと金属との化合物などを用いて形成することができる。Ｓｉと金属との化合物として、例えばＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮなどのＳｉとＭｏの合金又は化合物を用いる。その他に、ＣｒＳｉなどのＣｒとＳｉとの合金又は化合物を用いることもできる。さらに、Ｃｒ単体を用いることもできる。露光マスクの上方からの露光光は、基板２０２上に形成された平坦なレジスト２０３に照射される。そして、フォトレジスト工程によりレジストパターン２０５が形成される。
【００３６】
透明領域を透過する露光光と半透明領域を透過する露光光の干渉によりハーフトーン膜の両端部の光強度が強まるので、透明領域と半透明領域の境界において図２に示すように端部に凸部を有さない、端部がなだらかなレジストパターン２０５を得ることができる。言い換えると、遮光膜２０４に対応する位置に形成される膜厚が厚い第１の領域２０６と、遮光膜と重なっていない半透明膜と対応する位置に形成される膜厚が第１の領域より薄い第２の領域２０７と、遮光膜２０４及びハーフトーン膜２０１と重なっていない透光性の基板２００と対応する基板上の第３の領域２０８において、第２の領域２０７と第３の領域２０８の境界近傍で第２の領域２０７が突出した形状を有さないレジストパターンを形成することができる。このレジストパターン２０５を用いることで、同一基板上に異なる形状のゲート電極を自己整合的に形成することができ、ＬＤＤ領域の幅などを個々の構造に応じて制御することができる。
【００３７】
ここで、半透明とは、透明領域を露光光が透過する割合を１００％とすると、半透明膜の透過率が１％以上９９％以下であることをいう。なお、半透明膜の最適透過率は発明者の経験から１５〜８０％（より好ましくは２０％〜５０％）の範囲である。
【００３８】
したがって、ハーフトーンマスクにおける透明領域と半透明領域を透過するｉ線位相差は１００度以下（好ましくは９０度以下）であり、且つ、透過率ｎは０．１５以上０．８以下であればよい。
【００３９】
なお、透明領域と半透明領域とを透過する露光光の位相差を精度よく制御する方法として、透明基板をエッチング等の加工により所定深さ除去してもよい。
【００４０】
また、図２においてハーフトーン膜２０１の厚さや配置する間隔を調整することによって同じような形状のレジストが形成されるのであれば遮光膜２０４は設けなくてもよい。
【００４１】
本実施の形態においてゲート電極形成用フォトマスクまたはレチクルのパターン構成は、ポジ型レジスト用を使用している。ポジ型レジストとは、露光光の照射領域が現像液に可溶化するタイプのレジストのことである。適用可能であればネガ型レジストを用いてもよい。ネガ型レジストとは、露光光の照射領域が現像液に不溶化するタイプのレジストのことである。
【００４２】
次に、本発明のハーフトーンマスクを用いてＴＦＴのゲート電極を形成する工程について図３（Ａ）〜（Ｄ）を用いて説明する。
【００４３】
まず、絶縁表面を有する基板３０１上に、下地膜となる第１絶縁膜３０２を形成する。絶縁表面を有する基板３０１としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。後に形成される薄膜トランジスタをトップエミッション型（上方射出型）の発光表示装置に適用する場合、或いは反射型の液晶表示装置に適用する場合にはセラミックス基板、半導体基板、金属基板等も用いることができる。また、半導体基板として、Ｎ型またはＰ型の単結晶シリコン基板または高純度シリコン基板などのシリコン基板を用いることができる。例えば、基板がｎ型である場合にはｐ型の不純物が注入されたｐウェルを形成し、ＴＦＴの代わりに、このウェルの上層を半導体層として利用したＭＯＳトランジスタとしてもよい。
【００４４】
第１絶縁膜３０２としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜の単層、或いは積層を用いる。次いで、第１絶縁膜３０２上に半導体層３０３を形成する。
【００４５】
半導体層３０３は、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により非晶質構造を有する半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成し、結晶性半導体膜上にレジスト膜を形成した後、露光および現像を行って得られた第１のレジストマスクを用いて所望の形状に加工する。
【００４６】
この半導体層３０３の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４７】
上記加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。
【００４８】
また、ニッケルなどの触媒を添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルなどの触媒を用いた熱結晶化法を用いて結晶化を行って結晶質半導体膜を得た場合は、結晶化後にニッケルなどの触媒を除去するゲッタリング処理を行うことが好ましい。
【００４９】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００５０】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００５１】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００５２】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【００５３】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【００５４】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００５５】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
【００５６】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【００５７】
次いで、第１のレジストマスクを除去した後、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層の表面を洗浄する。そして、半導体層を覆うゲート絶縁膜となる第２絶縁膜３０４を形成する。第２絶縁膜３０４はプラズマＣＶＤ法またはスパッタ法または熱酸化法を用い、厚さを１〜２００ｎｍ、好ましくは７０ｎｍ〜１２０ｎｍとする。第２絶縁膜３０４としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００５８】
また、基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜とすることができる。よって、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース電極層、ドレイン電極層、配線層などにも行うことができ、窒化又は酸化を行うことによって窒化膜、酸化膜を形成することができる。
【００５９】
なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでおり、Ａｒを用いた場合には絶縁膜にＡｒが含まれている。
【００６０】
また、第２絶縁膜３０４にプラズマ処理を行う場合、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、ゲート絶縁層として機能する第２絶縁膜３０４）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
【００６１】
次いで、第１導電層３０５ａと第２導電層３０６ａの積層を形成する。また、積層は、第１導電層と第２導電層の２層に限定されず、３層以上としてもよい。
【００６２】
第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を２０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。
【００６３】
ここでは、２層、即ち、第１導電層と第２導電層をそれぞれ異なる導電材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第１導電層としてはＴａＮを用い、第２導電層としてはタングステン膜を用いる。
【００６４】
次いで、第２導電層３０６ａ上にレジスト膜を全面に塗布した後、図３（Ａ）に示すマスクを用いて露光を行う。ここでは、膜厚１．５μｍのレジスト膜を塗布し、露光は、解像度が１．５μｍの露光機を用いる。露光に用いる光は、ｉ線（波長３６５ｎｍ）であり、露光エネルギーは、２０〜１４０ｍＪ／ｃｍ２の範囲から選択する。また、ｉ線に限定されず、ｉ線とｇ線（波長４３６ｎｍ）とｈ線（波長４０５ｎｍ）とを混合させた光を露光に用いてもよい。
【００６５】
図３（Ａ）において、露光マスクは、Ｃｒなどの金属膜からなる遮光部４０１と、光強度低減機能を有する補助パターンとして、半透明膜４０２が設けられた部分（半透明部、ハーフトーン膜とも呼ぶ）とが設置されている。半透明膜４０２は、ｉ線に対する透過率（ｎ）が０．２、透光性を有する基板４００を透過する露光光と、透光性を有する基板４００及び半透明膜４０２を透過する露光光との位相差が９０度となるように膜厚、材料、組成などを制御した半透明膜を用いる。露光マスクの断面図において、遮光部４０１の幅はｔ２と示し、半透明膜４０２が設けられた部分の幅はｔ１と示している。
【００６６】
図３（Ａ）に示す露光マスクを用いてレジスト膜の露光を行うと、非露光領域４０３ａと露光領域４０３ｂが形成される。露光時には、光が遮光部４０１の回り込みや、半透明膜４０２が設けられた部分を通過することによって図３（Ａ）に示す非露光領域４０３ａが形成される。
【００６７】
そして、現像を行うと、露光領域４０３ｂが除去されて、図３（Ｂ）に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を有するレジストパターン３０７ａが第２導電層３０６ａ上に得られる。レジストパターン３０７ａにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。
【００６８】
次に、ドライエッチングにより第２導電層３０６ａ及び第１導電層３０５ａのエッチングを行う。エッチングガスには、ＣＦ４、ＳＦ６、Ｃｌ２、Ｏ２を用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｚｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、第２絶縁膜３０４もエッチングされて、部分的に膜厚が薄くなる。
【００６９】
なお、ここでは、ＩＣＰ型エッチング装置を用いた例を示すが、特に限定されず、例えば、平行平板型エッチング装置、マグネトロン型エッチング装置、ＥＣＲ型エッチング装置、ヘリコン型エッチング装置を用いてもよい。また、ドライエッチング法に限定されず、ウェットエッチング法を用いてもよく、また、ドライエッチング法とウェットエッチング法とを組み合わせて用いてもよい。
【００７０】
こうして図３（Ｃ）で示すように、第２絶縁膜３０４上に第１導電層３０５ｂ、第２導電層３０６ｂからなる導電積層パターンが形成される。エッチングによって、第１導電層３０５ｂは、両側壁が露出し、さらに第２の導電層３０６ｂと重ならない領域が露出される。なお、第１導電層３０５ｂの両側壁は、テーパー形状としてもよい。また、第２導電層３０６ｂの両側壁もテーパー形状としてもよい。
【００７１】
次いで、レジストパターン３０７ｂを除去した後、半導体層３０３への一導電型不純物の添加を行う。ここでは、一導電型不純物のイオンとしてリン（またはＡｓ）を用い、ｎチャネル型ＴＦＴを作製する。サイドウォールを形成することなく、導電積層パターンを用いて自己整合的にＬＤＤ領域（ＧＯＬＤ領域）やソース領域やドレイン領域を形成することができる。
【００７２】
ゲート電極の外側に位置するソース領域及びドレイン領域を形成するためのドーピング処理を行う場合、導電積層パターンをマスクとして一導電型不純物のイオンを半導体層３０３に添加して高濃度の一導電型不純物領域３１０、３１１を形成すればよい。ソース領域及びドレイン領域を形成するためのドーピング条件は、加速電圧を５０ｋＶ以下として行なう。高濃度の一導電型不純物領域３１０、３１１の不純物濃度は１×１０１９〜５×１０２１／ｃｍ３（ＳＩＭＳ測定でのピーク値）とする。
【００７３】
また、ゲート電極とオーバーラップするＬＤＤ領域（ＧＯＬＤ領域）を形成するためのドーピング処理を行う場合、第２導電層と積層していない領域の第１導電層３０５ｂを通過させて、一導電型不純物のイオンを半導体層３０３に添加して低濃度の一導電型不純物領域３０９ａ、３０９ｂを形成すればよい。このドーピング条件として、第２導電層や第１導電層の膜厚にもよるが、この場合には５０ｋＶ以上の加速電圧を要する。低濃度の一導電型不純物領域３０９ａ、３０９ｂの不純物濃度は、ＬＤＤ領域を前提とすると１×１０１７〜５×１０１９／ｃｍ３（ＳＩＭＳ測定でのピーク値）とする。
【００７４】
なお、ドーピングの順序は特に限定されず、先にソース領域及びドレイン領域を形成するためのドーピング処理を行った後、ＬＤＤ領域（ＧＯＬＤ領域）を形成するためのドーピング処理を行ってもよい。また、ＬＤＤ領域（ＧＯＬＤ領域）を形成するためのドーピング処理を行った後、ソース領域及びドレイン領域を形成するためのドーピング処理を行ってもよい。
【００７５】
また、ここではドーピング処理を２回に分けて異なる濃度の不純物領域の形成を行う例を示したが、処理条件を調節して１回のドーピング処理で異なる濃度の不純物領域の形成を行ってもよい。
【００７６】
また、ドーピングの前にレジストパターンを除去した例を示したが、ドーピング処理を行った後でレジストパターンを除去してもよい。レジストパターンを残したままドーピングを行うと、第２導電層の表面をレジストパターンで保護しながらドーピングを行うことができる。
【００７７】
なお、上記ドーピング処理の際、第２導電層と重なる位置の半導体層は、一導電型不純物のイオンは添加されない領域となり、後に形成されるＴＦＴのチャネル形成領域として機能する部分となる。
【００７８】
また、導電積層パターン（第１導電層３０５ｂ及び第２導電層３０６ｂ）が半導体層３０３と交差する部位においてゲート電極となる。また、第１導電層３０５ｂのうち、第２の導電層３０６ｂと重ならない領域がＬｏｖ領域となる。なお、Ｌｏｖ領域とは、ゲート電極と重なる低濃度不純物領域（ＬＤＤ領域）を指している。ＴＦＴを有する回路の種類や用途に合わせて、必要なＬｏｖ領域の長さを決定し、その長さに基づいて露光マスクやエッチング条件を設定すればよい。なお、ｏｖとは、ｏｖｅｒｌａｐの意味である。
【００７９】
その後、窒化酸化珪素を用いる第３絶縁膜３１２を形成する。そして、半導体層に添加された不純物元素の活性化および水素化を行う。
【００８０】
次いで、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料（例えば、ポリイミドやポリベンゾオキサゾール））を用いて第４絶縁膜３１３を形成する。また、シロキサンを含む材料を用いて第４絶縁膜を形成してもよい。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００８１】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、層間絶縁膜として機能する第３絶縁膜３１２、及び第４絶縁膜３１３、及びゲート絶縁膜として機能する第２絶縁膜３０４を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【００８２】
次いで、第４絶縁膜３１３上にスパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、半導体層に接するソース電極３１４またはドレイン電極３１５を形成する。
【００８３】
なお、ＴＦＴのソース電極３１４またはドレイン電極３１５と同時に接続電極（複数のＴＦＴ間を電気的に接続する電極）や端子電極（外部電源と接続するための電極）も第４絶縁膜３１３上に形成することができる。そして、レジストからなるマスクを除去する。なお、金属積層膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層積層とする。金属積層膜は、同じメタルスパッタ装置内で連続して形成することが好ましい。
【００８４】
以上の工程で、図３（Ｄ）に示したチャネル形成領域の両側に低濃度の一導電型不純物領域（低濃度不純物領域）３０９ａ、３０９ｂを有するトップゲート型ＴＦＴが完成する。また、図３（Ｄ）にチャネル長Ｌを示す。
【００８５】
以上のように、本実施の形態では、ハーフトーン膜の露光光に対する透過率及び位相差を制御したフォトマスクを用いて露光することによって、端部がなだらかな形状を有するレジストパターン３０７ａを形成し、そのレジストパターンを利用してゲート電極を得ている。レジストパターン３０７ａの膜厚の薄い部分の長さを調節することによって、自己整合的にＬｏｖ領域の長さを調節することができる。
【００８６】
なお、本実施の形態では、ｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができる。
【００８７】
また、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができ、これらのＴＦＴを相補的に組み合わせることによってＣＭＯＳ回路を構成することもできる。ＣＭＯＳ回路とは、少なくとも一つのｎチャネル型ＴＦＴと一つのｐチャネル型ＴＦＴとを有する回路（インバータ回路、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、シフトレジスタ回路、サンプリング回路、Ｄ／Ａコンバータ回路、Ａ／Ｄコンバータ回路、ラッチ回路、バッファ回路など）を指している。加えて、これらのＣＭＯＳ回路を組み合わせることによってＳＲＡＭやＤＲＡＭなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してＣＰＵを基板上に構成することも可能である。
【００８８】
また、本実施の形態では、シングルゲート構造のトップゲート型ＴＦＴを用いて説明したが、チャネル形成領域を複数有するマルチゲート構造であるトップゲート型ＴＦＴも形成することができる。また、露光マスクを変更するだけで、工程数を増やすことなく、同一基板上にシングルゲート構造のトップゲート型ＴＦＴと、マルチゲート構造であるトップゲート型ＴＦＴを形成することもできる。なお、シングルゲート構造とは、１つのＴＦＴが１つのゲート電極を有する構造である。マルチゲート構造とは、複数のゲートを持つ構造のことであり、２つ以上のＴＦＴが直列に接続され、各ＴＦＴのゲート電極は接続されている構造をいう。
【００８９】
従って、露光マスクを変更するだけで、工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当てて様々な回路を構成することができる。
【００９０】
また、本実施の形態では、ゲート電極を形成する工程に本発明を適用したが、もちろんゲート電極に限ることなく、その他の電極や配線にも適用することができる。
【００９１】
（実施の形態２）
本実施の形態では、本発明の条件を満たす露光マスクを用いて、工程数を増やすことなく、同一基板上にドレイン側がソース側よりも幅の広いＬｏｖ領域を有する構造のトップゲート型ＴＦＴと、チャネル形成領域の両側に同じ幅のＬｏｖ領域を有する構造であるトップゲート型ＴＦＴを形成する例を図４に示す。
【００９２】
図４（Ａ）において、基板５００及び絶縁層５０８上に半導体層５０２、及び半導体層５０３が形成されている。半導体層５０２、及び半導体層５０３を覆うようにゲート絶縁層５０４、第１の導電膜５０５、及び第２の導電膜５０６が形成され、図４（Ａ）で示したように作製された形状の異なるレジストパターン５２９、レジストパターン５３９、及びレジストパターン５４９が形成されている。これらのレジストパターンは、実施の形態１に示すように、ハーフトーン膜と透光性基板とからなる露光マスクのうち、ハーフトーン膜及び透光性基板を透過する露光光と、透光性基板を透過する露光光の位相差及びハーフトーン膜の透過率が式（５）を満たす露光マスクを用いて形成している。そのため、それぞれのレジストパターンの端部に凸部は形成されず、端部がなだらかな形状となる。
【００９３】
レジストパターン５２９は両側になだらかな段差を有する形状（図４（Ａ）の断面において左右対称の形状）であり、レジストパターン５３９は凸部が中央よりずれた位置にある形状（図４（Ａ）の断面において左右非対称の形状）であり、レジストパターン５４９は段差も凹凸もない形状（図４（Ａ）の断面において左右対称の形状）である。
【００９４】
レジストパターン５２９、レジストパターン５３９、及びレジストパターン５４９を用いてエッチング処理によるパターニングを行い、第１のゲート電極層５２１、第２のゲート電極層５２２、第１のゲート電極層５３１、第２のゲート電極層５３２、第１の配線層５４１、及び第２の配線層５４２を形成する。
【００９５】
第２のゲート電極層５２２、及び第２のゲート電極層５３２をマスクとして、半導体層５０２、及び半導体層５０３に一導電型を有する不純物元素を添加し、低濃度不純物領域５２４ａ、低濃度不純物領域５２４ｂ、低濃度不純物領域５３４ａ、及び低濃度不純物領域５３４ｂを形成する（図４（Ｂ）参照。）。
【００９６】
さらに、第１のゲート電極層５２１、第２のゲート電極層５２２、第１のゲート電極層５３１、第２のゲート電極層５３２をマスクとして、半導体層５０２、半導体層５０３に一導電型を有する不純物元素を添加し、高濃度不純物領域５２５ａ、高濃度不純物領域５２５ｂ、高濃度不純物領域５３５ａ、高濃度不純物領域５３５ｂを形成する。
【００９７】
次いで、レジストパターン５２３、レジストパターン５３３、レジストパターン５４３を除去する。
【００９８】
こうして、同一基板上に、第１のＴＦＴ部５３０と、第２のＴＦＴ部５２０と、配線部５４０とを形成することができる。第１のＴＦＴ部５３０には、ソース側に低濃度不純物領域５３６ａを有し、ドレイン側に低濃度不純物領域５３６ｂを有するＴＦＴが形成される。なお、低濃度不純物領域５３６ｂは、低濃度不純物領域５３６ａよりも幅が広い。また、第２のＴＦＴ部５２０には、チャネル形成領域の両側に低濃度不純物領域５２６ａ、５２６ｂを有するＴＦＴが作製される（図４（Ｃ）参照。）。また、配線部５４０には、端面の位置が一致している積層、即ち、第１の配線層５４１と第２の配線層５４２の積層が得られる。
【００９９】
加えて、同じレジストパターンを利用して、第１のＴＦＴ部５３０と同じ構造を形成して、同一基板上に容量とＴＦＴとを形成することができる。その場合、ゲート絶縁層５０４を誘電体とする容量を形成することもできる。
【０１００】
（実施の形態３）
本実施の形態では、アクティブマトリクス型の発光装置の構造について、図５、及び図６を用いて作製方法とともに、以下に説明する。
【０１０１】
まず、絶縁表面を有する基板６１０上に下地絶縁膜６１１を形成する。基板６１０側を表示面として発光を取り出す場合、基板６１０としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板６１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板６１０としてガラス基板を用いる。なお、ガラス基板の屈折率は１．５５前後である。
【０１０２】
下地絶縁膜６１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として単層構造を用いた例を示すが、前記絶縁膜を２層以上積層させた構造を用いても良い。なお、基板の凹凸や、基板からの不純物拡散が問題にならないのであれば、特に下地絶縁膜を形成しなくてもよい。
【０１０３】
次いで、下地絶縁膜６１１上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所望の形状に加工（パターニング）して、半導体層を形成する。なお、プラズマＣＶＤ法を用いれば、下地絶縁膜６１１と、非晶質構造を有する半導体膜とを大気に触れることなく連続的に積層することができる。この半導体膜の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１０４】
ここでは、非晶質構造を有する半導体膜を結晶化させる技術として、特開平８−７８３２９号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。
【０１０５】
以下に結晶質半導体膜の形成方法の一例を詳細に説明する。
【０１０６】
まず、非晶質構造を有す半導体膜の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ｐｐｍ含む酢酸ニッケル溶液をスピナーで塗布してニッケル含有層を形成する。塗布によるニッケル含有層の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【０１０７】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、結晶構造を有す半導体膜が形成される。なお、結晶化後での半導体膜に含まれる酸素濃度は、５×１０１８／ｃｍ３以下とすることが望ましい。ここでは、脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。なお、必要であれば、強光を照射する前に非晶質構造を有する半導体膜に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【０１０８】
このようにして得られる結晶質半導体膜には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０１９／ｃｍ３を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示すゲッタリング方法で当該元素を除去する。
【０１０９】
ここで、レーザ光の照射を行う前に結晶化工程で形成される自然酸化膜を除去する。この自然酸化膜にはニッケルが高濃度に含まれているため、除去することが好ましい。
【０１１０】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜に対してレーザ光を照射する。レーザ光を照射した場合、半導体膜に歪みやリッジが形成され、表面に薄い表面酸化膜（図示しない）が形成される。このレーザ光としてはパルス発振であるレーザ光源から射出される波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いればよい。また、レーザ光としては連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いてもよい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０１１１】
次いで、結晶質半導体膜の歪みを低減するための第１の熱処理（半導体膜が瞬間的に４００〜１０００℃程度にまで加熱される熱処理）を窒素雰囲気にて行い、平坦な半導体膜を得る。瞬間的に加熱する熱処理としては、強光を照射する熱処理、または加熱されたガス中に基板を投入し、数分放置した後に基板を取りだす熱処理によって加熱を行えばよい。また、この熱処理の条件によっては、歪みを低減すると同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。また、この熱処理により、歪みを低減してニッケルが後のゲッタリング工程でゲッタリングされやすくなる。なお、この熱処理における温度が結晶化での温度よりも低い場合、シリコン膜が固相状態のまま、膜中にニッケルが移動することになる。
【０１１２】
次いで、結晶質半導体膜上方に希ガス元素を含む半導体膜を形成する。希ガス元素を含む半導体膜を形成する前にエッチングストッパーとなる酸化膜（バリア層と呼ばれる）を１〜１０ｎｍの膜厚で形成してもよい。バリア層は、半導体膜の歪みを低減するための熱処理で同時に形成してもよい。
【０１１３】
希ガス元素を含む半導体膜は、プラズマＣＶＤ法、またはスパッタ法にて形成し、膜厚１０ｎｍ〜３００ｎｍのゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【０１１４】
ここではＰＣＶＤ法を用い、原料ガスとしてモノシランとアルゴンを用い、比率（モノシラン：アルゴン）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５に制御して成膜する。また、成膜時のＲＦパワー密度は、０．００１７Ｗ／ｃｍ２〜０．４８Ｗ／ｃｍ２とすることが望ましい。ＲＦパワー密度が高いとよりゲッタリング効果が得られる膜質となり、加えて成膜速度が向上するため好ましい。また、成膜時の圧力は、１．３３３Ｐａ（０．０１Ｔｏｒｒ）〜１３３．３２２Ｐａ（１Ｔｏｒｒ）とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するが、圧力が高いと膜中に含まれるＡｒ濃度は減少する。また、成膜温度は３００℃〜５００℃とすることが望ましい。こうして、膜中にアルゴンを１×１０１８／ｃｍ３〜１×１０２２／ｃｍ３、好ましくは、１×１０２０／ｃｍ３〜１×１０２１／ｃｍ３の濃度で含む半導体膜をプラズマＣＶＤ法で成膜することができる。上記第２の半導体膜の成膜条件を上記範囲内で調節することで、成膜の際、バリア層に与えるダメージを低減することができ、半導体膜の膜厚のバラツキ発生や半導体膜に穴が形成されるという不良の発生を防ぐことができる。
【０１１５】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【０１１６】
次いで、加熱処理を行い、結晶質半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。ここでは、ゲッタリングを行うための第２の熱処理（半導体膜が瞬間的に４００〜１０００℃程度にまで加熱される熱処理）を窒素雰囲気にて行う。
【０１１７】
この第２の熱処理により、金属元素が希ガス元素を含む半導体膜に移動し、バリア層で覆われた結晶質半導体膜に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。結晶質半導体膜に含まれる金属元素は、基板面と垂直な方向、且つ、希ガス元素を含む半導体膜に向かって移動する。
【０１１８】
金属元素がゲッタリングの際に移動する距離は、結晶質半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが結晶質半導体膜に偏析しないよう希ガス元素を含む半導体膜に移動させ、結晶質半導体膜に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０１８／ｃｍ３以下、望ましくは１×１０１７／ｃｍ３以下になるように十分にゲッタリングする。なお、希ガス元素を含む半導体膜だけでなくバリア層もゲッタリングサイトとして機能する。
【０１１９】
次いで、バリア層をエッチングストッパーとして、希ガス元素を含む半導体膜のみを選択的に除去する。希ガス元素を含む半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（化学式  （ＣＨ３）４ＮＯＨ）（略称ＴＭＡＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。なお、ここでのエッチングで結晶質半導体膜にピンホールが形成されるのを防止するため、オーバーエッチング時間を少なめにする。
【０１２０】
次いで、フッ酸を含むエッチャントによりバリア層を除去する。
【０１２１】
また、希ガス元素を含む半導体膜の形成前に、チャンバー内のＦなどの不純物を除去するため、フラッシュ物質を使用してフラッシングする処理を行ってもよい。モノシランをフラッシュ物質として用い、ガス流量８〜１０ＳＬＭをチャンバーに５〜２０分間、好ましくは１０分〜１５分間導入し続けることで基板表面のフラッシングする処理（シランフラッシュとも呼ぶ）を行う。なお、１ＳＬＭは１０００ｓｃｃｍ、即ち、０．０６ｍ３／ｈである。
【０１２２】
以上の工程で、良好な結晶質半導体膜を得ることができる。
【０１２３】
結晶質半導体膜を第１のフォトマスクを用いて所望の形状に加工した後、レジストマスクを除去する。次いで、必要があればＴＦＴのしきい値を制御するために、微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１２４】
次いで、フッ酸を含むエッチャントで半導体層表面の酸化膜を除去すると同時に半導体層の表面を洗浄する。
【０１２５】
そして、半導体層を覆う絶縁膜を形成する。絶縁膜はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎｍと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。絶縁膜は、後に形成されるＴＦＴのゲート絶縁膜として機能する。
【０１２６】
次いで、絶縁膜上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層形成する。本実施の形態では、絶縁膜６１３上に膜厚３０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層し、実施の形態１に示した加工（パターニング）を行って各ゲート電極及び各配線を形成する。
【０１２７】
なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。
【０１２８】
上記第１の導電膜及び第２の導電膜のエッチング（第１のエッチング処理および第２のエッチング処理）にはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望の形状に膜をエッチングすることができる。
【０１２９】
次いで、ｎ型を付与する不純物元素を半導体層に添加するため、ゲート電極をマスクとして全面にドーピングする第１のドーピング工程を行う。第１のドーピング工程はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０１４ａｔｏｍｓ／ｃｍ２とし、加速電圧を６０〜１００ｋＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。
【０１３０】
次いで、レジストからなるマスクを形成した後、半導体にｎ型を付与する不純物元素を第１のドーピング工程よりも高濃度にドープするための第２のドーピング工程を行う。マスクは、画素部のｐチャネル型ＴＦＴを形成する半導体層のソース領域、ドレイン領域、及びそれらの周辺の領域と、画素部のｎチャネル型ＴＦＴの一部と、駆動回路部のｐチャネル型ＴＦＴを形成する半導体層のソース領域、ドレイン領域、及びそれらの及びその周辺の領域と、を保護するために設ける。
【０１３１】
第２のドーピング工程におけるイオンドープ法の条件はドーズ量を５×１０１４〜５×１０１５／ｃｍ２とし、加速電圧を５０〜１００ｋＶとして行う。なお、第２のドーピング工程における加速電圧は、第１のドーピング工程よりも低くする。
【０１３２】
次いで、マスクを除去した後、新たにレジストからなるマスクを形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第３のドーピング工程を行う。マスクは、画素部のｎチャネル型ＴＦＴを形成する半導体層のソース領域、ドレイン領域、及びそれらの周辺の領域と、駆動回路部のｎチャネル型ＴＦＴを形成する半導体層のソース領域、ドレイン領域、及びそれらの周辺の領域と、を保護するために設ける。
【０１３３】
この後、レジストマスクを除去する。以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。
【０１３４】
次いで、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含む絶縁膜を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。ここでは、水素を含む絶縁膜の膜厚は、５０ｎｍ〜２００ｎｍとする。なお、水素を含む絶縁膜は、層間絶縁膜の１層目であり、酸化珪素を含んでいる。
【０１３５】
次いで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁膜の２層目となる無機絶縁膜を形成する。無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の単層または積層を用いる。ここでは無機絶縁膜の膜厚は６００ｎｍ〜８００ｎｍとする。
【０１３６】
次いで、フォトマスクを用いてレジストからなるマスクを形成し、絶縁膜を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【０１３７】
次いで、スパッタ法により金属膜を積層した後、フォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、ＴＦＴのソース電極またはドレイン電極として機能する電極を形成する。なお、金属積層膜は、同じメタルスパッタ装置内で連続して形成する。そして、レジストからなるマスクを除去する。
【０１３８】
以上の工程で、同一基板上にポリシリコン膜を活性層とするトップゲート型のＴＦＴ６３６、６３７、６３８、６３９が作製できる。
【０１３９】
なお、画素部に配置されるＴＦＴ６３８は、一つのＴＦＴに複数のチャネル形成領域を有するｎチャネル型ＴＦＴである。ＴＦＴ６３８は、ダブルゲート型のＴＦＴである。また、画素部には、後に形成される発光素子と電気的に接続するＴＦＴ６３９が設けられる。ここでは、オフ電流低減のため、ＴＦＴ６３９として、ダブルゲート型のｐチャネル型ＴＦＴを示したが、特に限定されず、シングルゲート型のＴＦＴとしてもよい。なお、ダブルゲート型とは、２つのゲートを持つ構造のことであり、２つのＴＦＴが直列に接続され、各ＴＦＴのゲート電極は接続されている構造をいう。シングルゲート構造と比較してオフ電極を低減することができる。
【０１４０】
また、駆動回路部に配置されるＴＦＴ６３６は、チャネル形成領域の両側に幅の異なる２つの低濃度不純物領域（Ｌｏｖ領域とも呼ぶ）を備えたｎチャネル型ＴＦＴである。２つの低濃度不純物領域は、自己整合的にゲート電極と重なっている。また、ＴＦＴ６３７は、ソース側とドレイン側の両方に同じ幅の低濃度不純物領域（Ｌｏｖ領域）を備えたｐチャネル型ＴＦＴである。いずれもシングルゲート構造のＴＦＴである。駆動回路部においては、ＴＦＴ６３６とＴＦＴ６３７を相補的に接続することでＣＭＯＳ回路を構成し、様々な種類の回路を実現することができる。また、必要であれば、マルチゲート構造のＴＦＴとすることができる。
【０１４１】
次いで、第１の電極６２３、即ち、発光素子の陽極（或いは陰極）を形成する。第１の電極６２３として、仕事関数の大きい材料、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、ＩｎまたはＭｏから選ばれた元素、または前記元素を主成分とする合金材料、例えばＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮを用いて、単層膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０１４２】
具体的には第１の電極６２３として、透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１４３】
また、各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【０１４４】
次いで、塗布法により得られる絶縁膜（例えば、有機樹脂膜）をエッチング等の加工方法により第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。なお、絶縁物６２９の形成は、マスクを用いる加工に限定されず、感光性材料を用いて露光と現像のみで形成してもよい。
【０１４５】
次いで、発光層（ＥＬ層）６２４を、蒸着法または塗布法を用いて形成する。
【０１４６】
発光層６２４は、積層であり、発光層６２４の一層としてバッファ層を用いてもよい。バッファ層は、有機化合物と無機化合物とを含む複合材料であり、前記無機化合物は、前記有機化合物に対して電子受容性を示す。バッファ層は、前記無機化合物は、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、および酸化レニウムからなる群より選ばれるいずれか一または複数である。バッファ層は、ホール輸送性を有する有機化合物と、無機化合物とを含む複合材料である。
【０１４７】
例えば、第１の電極６２３と第２の電極の間には発光層を含む積層（バッファ層と発光層の積層）を設けることが好ましい。バッファ層は、金属酸化物（酸化モリブデン、酸化タングステン、酸化レニウムなど）と有機化合物（ホール輸送性を有する材料（例えば４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）、４，４’−ビス｛Ｎ−［４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル］−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）など））とを含む複合層である。また、バッファ層上に設けられた発光層は、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）や、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）や、α−ＮＰＤなどを用いることができる。また、ＥＬ層は、ドーパント材料を含ませてもよく、例えば、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）や、クマリン６や、ルブレンなどを用いることができる。第１の電極と第２の電極の間に設けられる発光層を含む積層は、抵抗加熱法などの蒸着法によって形成すればよい。
【０１４８】
バッファ層の膜厚を調節することによって、第１の電極と発光層との距離を制御し、発光効率を高めることができる。バッファ層の膜厚を調節することによって、各発光素子からの発光色がきれいに表示された優れた映像を表示でき、低消費電力化された発光装置を実現することができる。
【０１４９】
次いで、第２の電極６２５、即ち、発光素子の陰極（或いは陽極）を形成する。第２の電極６２５としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、または透明導電膜（ＩＴＯなど）を用いる。
【０１５０】
次いで、蒸着法またはスパッタ法により保護層６２６を形成する。保護層６２６は、第２の電極６２５を保護する。保護層６２６を通過させて発光素子の発光を取り出す場合、透明な材料とすることが好ましい。なお、保護層６２６と第２の電極６２５の間に第２の電極を保護する第３の電極を形成してもよい。なお、必要でなければ保護層６２６は設けなくともよい。
【０１５１】
次いで、封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域には充填材６２７を充填する。或いは、シール材６２８で囲まれた領域には乾燥した不活性ガスを充填する。
【０１５２】
最後にＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ  ）６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。この段階での断面図を図５に示す。なお、端子電極は、第１の電極６２３と同じ工程で得られる透明導電膜を最上層に用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。
【０１５３】
また、図６は、画素部の上面図を示しており、図６中の鎖線Ｅ−Ｆで切断した断面が、図５における画素部のｐチャネル型のＴＦＴ６３９の断面構造に対応している。また、図６中の鎖線Ｍ−Ｌで切断した断面が、図５における画素部のｎチャネル型のＴＦＴ６３８の断面構造に対応している。なお、図６中の６８０で示した実線は、絶縁物６２９の周縁を示している。ただし、図６においては、第１の電極６２３のみを図示しており、その上部に形成される有機化合物層、第２の電極などは図示していない。
【０１５４】
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
【０１５５】
本実施の形態において、オフ電流低減のために画素部のＴＦＴをダブルゲート構造とし、駆動回路のｎチャネル型ＴＦＴにチャネル形成領域の両側のＬＤＤ領域の幅の異なるＴＦＴを用いている。
【０１５６】
また、発光装置において、発光装置の発光表示面は、一面または両面であってもよい。第１の電極６２３と第２の電極６２５とを透明導電膜で形成した場合、発光素子の光は、基板６１０及び封止基板６３３を通過して両側に取り出される。この場合、封止基板６３３や充填材６２７は透明な材料を用いることが好ましい。
【０１５７】
また、第２の電極６２５を金属膜で形成し、第１の電極６２３を透明導電膜で形成した場合、発光素子の光は、基板６１０のみを通過して一方に取り出される構造、即ちボトムエミッション型となる。この場合、封止基板６３３や充填材６２７は透明な材料を用いなくともよい。
【０１５８】
また、第１の電極６２３を金属膜で形成し、第２の電極６２５を透明導電膜で形成した場合、発光素子の光は、封止基板６３３のみを通過して一方に取り出される構造、即ちトップエミッション型となる。この場合、基板６１０は透明な材料を用いなくともよい。
【０１５９】
また、第１の電極６２３及び第２の電極６２５は仕事関数を考慮して材料を選択する必要がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とするとよい。また、駆動用ＴＦＴの極性がＮチャネル型である場合、第１の電極を陰極、第２の電極を陽極とすると好ましい。
【０１６０】
また、フルカラー表示する場合、本実施の形態の画素部における等価回路図を図７に示す。図７中のＴＦＴ６３８が図５のスイッチング用のＴＦＴ６３８に対応しており、ＴＦＴ６３９が電流制御用の図５のＴＦＴ６３９に対応している。赤色を表示する画素は、電流制御用ＴＦＴ６３９のドレイン領域に赤色を発光するＯＬＥＤ７０３Ｒが接続され、ソース領域にはアノード側電源線（Ｒ）７０６Ｒが設けられている。また、ＯＬＥＤ７０３Ｒには、カソード側電源線７００が設けられている。また、緑色を表示する画素は、電流制御用ＴＦＴのドレイン領域に緑色を発光するＯＬＥＤ７０３Ｇが接続され、ソース領域にはアノード側電源線（Ｇ）７０６Ｇが設けられている。また、青色を表示する画素は、電流制御用ＴＦＴのドレイン領域に青色を発光するＯＬＥＤ７０３Ｂが接続され、ソース領域にはアノード側電源線（Ｂ）７０６Ｂが設けられている。それぞれ色の異なる画素にはＥＬ材料に応じて異なる電圧をそれぞれ印加する。
【０１６１】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１６２】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【０１６３】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。
【０１６４】
また、ここでは、図５に対応させるためにスイッチングＴＦＴと電流制御用（駆動用）ＴＦＴをダブルゲート構造としているが、もちろんいずれか一方あるいは両方ともをＰ型又はＮ型のシングルゲート構造としてもよい。
【０１６５】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できる。液晶表示装置に適用した場合、液晶表示装置の画素部及び駆動回路部に用いるＴＦＴを形成する際に本発明の半透明膜を配置した露光マスクを用いる。本発明のレジスト膜厚が少なくとも２つ以上異なる領域を有し、かつ、エッジがなだらかな形状となるレジストを用いてエッチング等の加工を行うことにより、自己整合的に膜厚の異なるゲート電極などを形成することができる。さらに、ゲート電極上に形成される層間絶縁膜にソース又はドレイン電極に通ずるコンタクトホールを形成する際にも本発明を適用することができる。したがって、工程数を増やすことなく、形状の異なる電極や深さの異なる開口部などを形成できる。その結果、回路の特性に応じて素子を集積化して作りこむことができる。
【０１６６】
また、本実施の形態は実施の形態１、実施の形態２と自由に組み合わせることができる。
【０１６７】
（実施の形態４）
また、実施の形態１〜３では、ハーフトーン膜を設置したフォトマスクまたはレチクルをゲート配線のパターン形成に用いた例を示したが、ハーフトーン膜を設置したフォトマスクまたはレチクルを層間絶縁膜のコンタクト開口形成に用いてもよい。
【０１６８】
本実施の形態では、ゲート電極形成の際と、層間絶縁膜のコンタクト開口形成の際と、接続配線のパターン形成の際とに、本発明のハーフトーン膜を設置したフォトマスクまたはレチクルを用いた例を図８を用いて説明する。
【０１６９】
実施の形態２に従って、絶縁表面を有する基板７１０上に下地絶縁膜７１８を設けた後、半導体層と、該半導体層を覆うゲート絶縁膜７１４を形成する。そして、第１導電膜と第２導電膜を積層し、光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いてレジストパターンを形成し、エッチングしてゲート電極および配線を形成する。
【０１７０】
ここでは、実施の形態１〜３と同様に、第１のＴＦＴ部７３０に第１導電層７３１及び第２導電層７３２を形成し、第２のＴＦＴ部７２０に第１導電層７２１及び第２導電層７２２を形成する。なお、これらの電極構造は、実施の形態１〜３に説明したのでここでは詳細な説明を省略する。
【０１７１】
また、図８（Ａ）に示すように、配線部及びコンタクト部７４０では、上方の配線とコンタクトさせる場所は、第１導電層７４４の幅が第２導電層７４５よりも広い形状とする。こうして、上層との配線のアライメントずれが生じても第１導電層ともコンタクトさせることができる。また、コンタクトさせる箇所以外の配線においては、第１導電層７４１と第２導電層７４２との端部が一致する形状とする。
【０１７２】
次いで、第２のＴＦＴ部７２０を覆うレジストパターンを形成した後、半導体層にｎ型を付与する不純物元素を添加する。このｎ型を付与する不純物元素の添加によって、ドレイン領域７３５ａ、ソース領域７３５ｂ、第１のＬＤＤ領域７３６ａ、第２のＬＤＤ領域７３６ｂが自己整合的に形成される。なお、ｎ型を付与する不純物元素を添加は、１回のドーピング処理で行ってもよいし、複数回に分けてドーピング処理を行ってもよい。
【０１７３】
図８（Ａ）に示すように、第１のＬＤＤ領域７３６ａは、第２のＬＤＤ領域７３６ｂよりもチャネル長方向における幅が長い。また、第１のＬＤＤ領域７３６ａ及び第２のＬＤＤ領域７３６ｂは、ゲート絶縁膜７１４を介して第１導電層７３１と重なっている。
【０１７４】
次いで、レジストパターンを除去した後、新たに第１のＴＦＴ部７３０を覆うレジストパターンを形成する。そして、半導体層にｐ型を付与する不純物元素を添加する。このｐ型を付与する不純物元素の添加によって、ドレイン領域７２５ａ、ソース領域７２５ｂ、第３のＬＤＤ領域７２６ａ、第４のＬＤＤ領域７２６ｂが自己整合的に形成される。
【０１７５】
図８（Ａ）に示すように、第３のＬＤＤ領域７２６ａは、第４のＬＤＤ領域７２６ｂとチャネル長方向における幅がほぼ同じである。また、第３のＬＤＤ領域７２６ａ及び第４のＬＤＤ領域７２６ｂは、ゲート絶縁膜７１４を介して第１導電層７２１と重なっている。
【０１７６】
また、不純物元素の添加の順序は特に限定されず、例えば、先に半導体層にｐ型を付与する不純物元素を添加した後、半導体層にｎ型を付与する不純物元素を添加してもよい。
【０１７７】
次いで、半導体層に添加した不純物元素の活性化を行った後、層間絶縁膜７１５を形成し、その上にレジスト膜を塗布する。
【０１７８】
次いで、光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、レジスト膜の露光及び現像を行い、図８（Ａ）に示すレジストパターン７５０を形成する。このレジストパターン７５０は、下方の絶縁膜に開口を形成するためのマスクであり、光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルによって、異なる深さの開口が設けられる。
【０１７９】
次いで、レジストパターン７５０を用いてエッチングを行い、層間絶縁膜７１５及びゲート絶縁膜７１４に開口を形成する。このエッチングでは、レジストパターン７５０をエッチングしながら、層間絶縁膜７１５及びゲート絶縁膜７１４の開口形成が行われ、異なる深さの開口を形成することができる。
【０１８０】
次いで、レジストパターンを除去する。この段階での断面図を図８（Ｂ）に示す。
【０１８１】
次いで、第３導電層（窒化チタン膜など）と第４導電層（アルミニウム膜など）の積層を形成する。そして、パターニングを行って、接続配線の第３導電層７６１、接続配線の第４導電層７６６と、ドレイン配線の第３導電層７６２、ドレイン配線の第４導電層７６７と、ソース配線の第３導電層７６３、ソース配線の第４導電層７６８とを形成する。加えて、第２のＴＦＴ部においては、接続電極の第３導電層７６５、接続電極の第４導電層７７０とソース電極の第３導電層７６４、ソース電極の第４導電層７６９を形成する。ここで、本願発明のハーフトーン膜を設置したフォトマスクまたはレチクルを接続電極のパターン形成に用いている。接続電極の第３導電層７６５は、接続電極の第４導電層７７０よりもチャネル長方向における幅が広い。
【０１８２】
次いで、プラズマ処理を行い、第４導電層を酸化させて第４導電層の表面に酸化膜７７１を形成する。
【０１８３】
なお、プラズマ処理により第４導電層を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでおり、Ａｒを用いた場合には絶縁膜にＡｒが含まれている。
【０１８４】
また、第４導電層にプラズマ処理を行う場合、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、第４導電層）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。
【０１８５】
次いで、発光素子を構成する一方の電極７７２を形成する。この電極７７２は、接続電極の第３導電層７６５と一部が重なるように配置し、ＴＦＴと電気的に接続している。電極７７２は、仕事関数の大きい材料、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、ＩｎまたはＭｏから選ばれた元素、または前記元素を主成分とする合金材料、例えばＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮを用いて、単層膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０１８６】
次いで、発光素子を構成する一方の電極７７２の端部を覆う絶縁物７７３（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。
【０１８７】
次いで、電極７７２上に発光層（ＥＬ層）７７４を、蒸着法または塗布法を用いて形成する。
【０１８８】
次いで、発光層７７４上に、発光素子を構成するもう一方の電極７７５を形成する。電極７７５は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、または透明導電膜（ＩＴＯなど）を用いればよい。
【０１８９】
こうして、第２のＴＦＴ部７２０には、一方の電極７７２と、発光層７７４と、もう一方の電極７７５とで構成される発光素子と、該発光素子と接続されるｐチャネル型ＴＦＴが形成される。発光素子に接続するＴＦＴとしては、オフ電流低減のため、同じ幅のＬＤＤ領域を有することが望ましい。
【０１９０】
また、駆動回路のバッファ回路の一部を構成するＴＦＴとしては、第１のＴＦＴ部７３０に示すｎチャネル型ＴＦＴを配置することが望ましい。第１のＴＦＴ部７３０に示すｎチャネル型ＴＦＴは、ドレイン近傍の電界強度を緩和でき、回路の劣化を抑えることができる。加えて、第１のＴＦＴ部７３０に示すｎチャネル型ＴＦＴは、寄生容量を低減できるため、回路の消費電力を低減することができる。
【０１９１】
また、本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１９２】
（実施の形態５）
ここでは、図９を用いて、発光表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例について説明する。
【０１９３】
図９（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２０１とが形成されている。ＴＦＴの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。
【０１９４】
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
【０１９５】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１９６】
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
【０１９７】
また、図９（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角４．３インチ）の発光装置で好適な例を示したが、図９（Ｂ）は、狭額縁化させた小型サイズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
【０１９８】
図９（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい。駆動ＩＣの長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、長辺の長さは、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１９９】
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【０２００】
また、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定するための金属片等を一緒に貼り付けるとよい。
【０２０１】
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０２０２】
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材に囲まれた充填材料によって基板１３１０と固定されている。
【０２０３】
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図９（Ｂ）の構成となる。
【０２０４】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０２０５】
また、カラーフィルタを用いずに、光シャッタを行い、ＲＧＢの３色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。
【０２０６】
以上の様に、本発明を実施する、即ち実施の形態１乃至４のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
【０２０７】
（実施の形態６）
本発明の露光マスクを用いて作製された半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１０および図１１に示す。
【０２０８】
図１０（Ａ）はデジタルカメラであり、本体２１０１、表示部２１０２、撮像部、操作キー２１０４、シャッター２１０６等を含む。なお、図１０（Ａ）は表示部２１０２側からの図であり、撮像部は示していない。本発明に係るハーフトーンマスクを用いることにより、高精細な表示部を有し、且つ、信頼性の高いデジタルカメラが実現できる。なお、図１０（Ａ）のデジタルカメラは表示部２１０２にテレビ画面の表示が可能なＴＶつきデジタルカメラとすることもできる。
【０２０９】
図１０（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明に係るハーフトーンマスクを用いることにより、高精細な表示部を有し、且つ、信頼性の高いノート型パーソナルコンピュータを実現することができる。
【０２１０】
図１０（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明に係るハーフトーンマスクを用いることにより、高精細な表示部を有し、且つ、信頼性の高い画像再生装置を実現することができる。
【０２１１】
また、図１０（Ｄ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、スピーカ１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、上述した実施の形態で示した作製方法により形成した薄膜トランジスタをその表示部１９０３および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明に係るハーフトーンマスクを用いることにより、高精細な表示部を有し、且つ、信頼性の高い表示装置、特に２２インチ〜６５インチの大画面を有する大型の表示装置を実現することができる。
【０２１２】
また、本発明に係るハーフトーンマスクを用いて形成されたＴＦＴを有する薄膜集積回路に加えてアンテナなどを形成することによって、非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。また、ＩＣタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。
【０２１３】
また、図１０（Ｅ）はパスポート１９４１に無線ＩＣタグ１９４２を付けている状態を示している。また、パスポート１９４１に無線ＩＣタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。このほかに、無線ＩＣタグをメモリとして用いることも可能である。また、無線ＩＣタグを包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に設けることにより、検品システム等のシステムの効率化を図ることができる。
【０２１４】
また、図１１で示す携帯電話機は、操作スイッチ類９０４、マイクロフォン９０５などが備えられた本体（Ａ）９０１と、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０９、スピーカ９０６などが備えられた本体（Ｂ）９０２とが、蝶番９１０で開閉可能に連結されている。表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、回路基板９０７と共に本体（Ｂ）９０２の筐体９０３の中に収納される。表示パネル（Ａ）９０８及び表示パネル（Ｂ）９０９の画素部は筐体９０３に形成された開口窓から視認できるように配置される。
【０２１５】
表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、その携帯電話機９００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）９０８を主画面とし、表示パネル（Ｂ）９０９を副画面として組み合わせることができる。
【０２１６】
本発明に係るハーフトーンマスクを用いることにより、高精細な表示部を有し、且つ、信頼性の高い携帯情報端末を実現することができる。
【０２１７】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類９０４、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果を得ることができる。
【０２１８】
以上の様に、本発明を実施する、即ち実施の形態１乃至５のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
【産業上の利用可能性】
【０２１９】
本発明は、ハーフトーンマスクにおいて、透明領域を透過する露光光に対するハーフトーン膜を透過する露光光の位相差及び透過率が式（５）の関係を満たすことにより、膜厚の異なる領域を有するレジストにおいて、端部に凸部が形成されない、端部がなだらかな形状となるレジストを形成することができる。この条件を満たすハーフトーンマスクを用いて同一基板上に様々な回路を工程数を増やすことなく自己整合的に形成することができる。
【図面の簡単な説明】
【０２２０】
【図１】ハーフトーンマスクの半透明領域を透過する露光光と透明領域とを透過する露光光の位相差Δθと半透明膜の透過率ｎを変化させたときの半透明領域と透明領域の境界近傍に対応する基板上の露光強度との関係を表すグラフ（Ａ）およびハーフトーンマスクの断面図（Ｂ）。
【図２】ハーフトーンマスクを用いて形成したレジストパターンの断面図。
【図３】半導体装置の作製工程を示す断面図。
【図４】半導体装置の作製工程を示す断面図。
【図５】発光装置の断面図。
【図６】画素部における上面図。
【図７】画素部における等価回路を示す図。
【図８】発光装置の断面図。
【図９】モジュールの一例を示す図。
【図１０】電子機器の一例を示す図。
【図１１】電子機器の一例を示す図。
【図１２】従来のハーフトーンマスクを用いて形成したレジストパターンの断面写真。
【符号の説明】
【０２２１】
１００    透光性基板
１０１    半透明膜
１０４    遮光膜
１０６    露光光
１０７    露光光
１０８    露光光
２００    透光性の基板
２０１    ハーフトーン膜
２０２    基板
２０３    レジスト
２０４    遮光膜
２０５    レジストパターン
３０１    基板
３０２    第１絶縁膜
３０３    半導体層
３０４    第２絶縁膜
３０５ａ    導電層
３０５ｂ    導電層
３０６ａ    導電層
３０６ｂ    導電層
３０７ａ    レジストパターン
３０７ｂ    レジストパターン
３０９ａ    低濃度の一導電型不純物領域（低濃度不純物領域）
３０９ｂ    低濃度の一導電型不純物領域（低濃度不純物領域）
３１０    高濃度の一導電型不純物領域
３１２    絶縁膜
３１３    絶縁膜
３１４    ソース電極
３１５    ドレイン電極
４００    基板
４０１    遮光部
４０２    半透明膜
４０３ａ    非露光領域
４０３ｂ    露光領域
５００    基板
５０２    半導体層
５０３    半導体層
５０４    ゲート絶縁層
５０５    導電膜
５０６    導電膜
５０８    絶縁層
５２０    ＴＦＴ部
５２１    ゲート電極層
５２２    ゲート電極層
５２３    レジストパターン
５２４ａ    低濃度不純物領域
５２４ｂ    低濃度不純物領域
５２５ａ    高濃度不純物領域
５２５ｂ    高濃度不純物領域
５２６ａ    低濃度不純物領域
５２９    レジストパターン
５３０    ＴＦＴ部
５３１    ゲート電極層
５３２    ゲート電極層
５３３    レジストパターン
５３４ａ    低濃度不純物領域
５３４ｂ    低濃度不純物領域
５３５ａ    高濃度不純物領域
５３５ｂ    高濃度不純物領域
５３６ａ    低濃度不純物領域
５３６ｂ    低濃度不純物領域
５３９    レジストパターン
５４０    配線部
５４１    配線層
５４２    配線層
５４３    レジストパターン
５４９    レジストパターン
６１０    基板
６１１    下地絶縁膜
６１３    絶縁膜
６２３    第１の電極
６２４    発光層
６２５    第２の電極
６２６    保護層
６２７    充填材
６２８    シール材
６２９    絶縁物
６３１    異方性導電膜
６３２    ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ  ）
６３３    封止基板
６３６    ＴＦＴ
６３７    ＴＦＴ
６３８    ＴＦＴ
６３９    ＴＦＴ
７００    カソード側電源線
７０３Ｂ    ＯＬＥＤ
７０３Ｇ    ＯＬＥＤ
７０３Ｒ    ＯＬＥＤ
７０６Ｂ    アノード側電源線（Ｂ）
７０６Ｇ    アノード側電源線（Ｇ）
７０６Ｒ    アノード側電源線（Ｒ）
７１０    基板
７１４    ゲート絶縁膜
７１５    層間絶縁膜
７１８    下地絶縁膜
７２０    ＴＦＴ部
７２１    導電層
７２２    導電層
７２５ａ    ドレイン領域
７２５ｂ    ソース領域
７２６ａ    ＬＤＤ領域
７２６ｂ    ＬＤＤ領域
７３０    ＴＦＴ部
７３１    導電層
７３２    導電層
７３５ａ    ドレイン領域
７３５ｂ    ソース領域
７３６ａ    ＬＤＤ領域
７３６ｂ    ＬＤＤ領域
７４０    コンタクト部
７４１    導電層
７４２    導電層
７４４    導電層
７４５    導電層
７５０    レジストパターン
７６１    導電層
７６２    導電層
７６３    導電層
７６４    導電層
７６５    導電層
７６６    導電層
７６７    導電層
７６８    導電層
７６９    導電層
７７０    導電層
７７１    酸化膜
７７２    電極
７７３    絶縁物
７７４    発光層
７７５    電極
９００    携帯電話機
９０１    本体（Ａ）
９０２    本体（Ｂ）
９０３    筐体
９０４    操作スイッチ類
９０５    マイクロフォン
９０６    スピーカ
９０７    回路基板
９０８    表示パネル（Ａ）
９０９    表示パネル（Ｂ）
９１０    蝶番
１２０１    ソース側駆動回路
１２０２    画素部
１２０３    ゲート側駆動回路
１２０４    封止基板
１２０５    シール材
１２０７    接続領域
１２０８    端子部
１２０９    ＦＰＣ
１２１０    基板
１３０１    駆動ＩＣ
１３０２    画素部
１３０４    封止基板
１３０５    シール材
１３０７    接続領域
１３０８    端子部
１３０９    ＦＰＣ
１３１０    基板
１９０１    筐体
１９０２    支持台
１９０３    表示部
１９０４    スピーカ
１９０５    ビデオ入力端子
１９４１    パスポート
１９４２    無線ＩＣタグ
２１０１    本体
２１０２    表示部
２１０４    操作キー
２１０６    シャッター
２２０１    本体
２２０２    筐体
２２０３    表示部
２２０４    キーボード
２２０５    外部接続ポート
２２０６    ポインティングマウス
２４０１    本体
２４０２    筐体
２４０３    表示部Ａ
２４０４    表示部Ｂ
２４０５    記録媒体（ＤＶＤ等）読込部
２４０６    操作キー
２４０７    スピーカー部
【図１】
2007072451.tif 000012
【図２】
2007072451.tif 000013
【図３】
2007072451.tif 000014
【図４】
2007072451.tif 000015
【図５】
2007072451.tif 000016
【図６】
2007072451.tif 000017
【図７】
2007072451.tif 000018
【図８】
2007072451.tif 000019
【図９】
2007072451.tif 000020
【図１０】
2007072451.tif 000021
【図１１】
2007072451.tif 000022
【図１２】
2007072451.tif 000023