(57)【要約】【課題】  近年の大量物流により、リーダ・ライタがＩＣタグを識別処理するスピード、すなわち、Ｒ／ＷとＩＣタグとの間の通信速度を向上させることが重要となってきた。【解決手段】  本発明に係るＩＣタグは、受信する無線信号に含まれるデータ信号に基づいて検波信号を生成する受信回路と、送信データを送信する送信回路と、を備え、検波信号に基づいて生成された基準クロックに同期して動作するＩＣタグであって、送信回路は、検波信号に同期して送信データの送信を行う、ことを特徴とする。【選択図】図３
2007272805.tif 000002
【特許請求の範囲】
【請求項１】
受信する無線信号に含まれるデータ信号に基づいて検波信号を生成する受信回路と、
送信データを送信する送信回路と、を備え、前記検波信号に基づいて生成された基準クロックに同期して動作するＩＣタグであって、
前記送信回路は、前記検波信号に同期して前記送信データの送信を行う、
ことを特徴とするＩＣタグ。
【請求項２】
前記基準クロックに同期して動作する制御回路を、備え、
前記送信データは、前記制御回路が行う処理によって前記送信回路へ入力される、
ことを特徴とする請求項１に記載のＩＣタグ。
【請求項３】
受信する無線信号に含まれるデータ信号を検出し、検波信号を出力する受信回路と、
前記検波信号に基づいて基準クロックを生成するデータ信号処理回路と、
送信データを送信する送信回路と、
前記基準クロックに同期して動作し、前記送信データを前記送信回路へ入力させる処理を行う制御回路と、
を備えるＩＣタグであって、
前記送信回路は、前記検波信号に同期して前記送信データの送信を行う、
ことを特徴とするＩＣタグ。
【請求項４】
前記無線信号から電源電圧を生成する整流回路を備える、
ことを特徴とする請求項１乃至３のいずれか１に記載のＩＣタグ。
【請求項５】
前記データ処理回路は、複数の前記検波信号に基づいてコマンドデータを生成し、
前記制御回路は、前記コマンドデータに基づいた動作を行う、
ことを特徴とする請求項２乃至４のいずれか１に記載のＩＣタグ。
【請求項６】
前記送信回路は、前記送信データを前記検波信号に同期してシリアル変換するパルス列生成回路を備える、
ことを特徴とする請求項２乃至５のいずれか１に記載のＩＣタグ。
【請求項７】
前記送信回路は、前記シリアル変換された前記送信データに基づいてＩＣタグの入力インピーダンスを変化させるスイッチング回路を備える、
ことを特徴とする請求項６に記載のＩＣタグ。
【請求項８】
前記送信回路は、
発振器の出力と前記シリアル変換された前記送信データとの論理積を出力する変調回路と、
前記変調回路の出力に基づいてＩＣタグの入力インピーダンスを変化させるスイッチング回路と、を備える、
ことを特徴とする請求項６に記載のＩＣタグ。
【請求項９】
所定の期間における前記送信回路への前記検波信号の入力を制限するデータ送信パルス生成回路を備える、
ことを特徴とする請求項１乃至８のいずれか１に記載のＩＣタグ。
【請求項１０】
前記データ送信パルス生成回路は、所定の期間内に前記送信回路へ入力される前記検波信号を１個に制限し、前記１個に制限された検波信号を出力する、
ことを特徴とする請求項９に記載のＩＣタグ。
【請求項１１】
前記送信回路は、前記１個に制限された検波信号に同期して前記送信データを送信する、
ことを特徴とする請求項１０に記載のＩＣタグ。
【請求項１２】
受信する無線信号に含まれるデータ信号に基づいて動作するＩＣタグと、前記無線信号を送信するリーダ・ライタと、を備えるＩＣタグシステムであって、
前記ＩＣタグは、
前記データ信号に基づいて検波信号を出力する受信回路と、
前記検波信号に基づいて基準クロックを生成するデータ信号処理回路と、
前記リーダ・ライタへ送信データを前記検波信号に同期して送信する送信回路と、
前記基準クロックに同期して動作し、送信データを前記送信回路へ入力させる処理を行う制御回路と、を備える、
ことを特徴とするＩＣタグシステム。
【請求項１３】
前記送信回路は、前記送信データを前記検波信号に同期してシリアル変換するパルス列生成回路を備える、
ことを特徴とする請求項１２に記載のＩＣタグシステム。
【請求項１４】
前記送信回路は、前記シリアル変換された前記送信データに基づいてＩＣタグの入力インピーダンスを変化させるスイッチング回路を備える、
ことを特徴とする請求項１３に記載のＩＣタグシステム。
【請求項１５】
前記ＩＣタグは、前記送信回路への前記検波信号の入力を制限するデータ送信パルス生成回路を備える、
ことを特徴とする請求項１２乃至１４のいずれか１に記載のＩＣタグシステム。
【請求項１６】
受信する無線信号に含まれるデータ信号に基づいて検波信号を生成するステップと、
前記検波信号に基づいて基準クロックを生成するステップと、
前記基準クロックに同期して送信データを生成するステップと、
前記送信データを前記検波信号に同期して送信するステップと、を有する
ことを特徴とするＩＣタグのデータ送信方法。
【請求項１７】
前記送信するステップは、前記送信データを前記検波信号に同期してシリアル変換するステップを、含み、前記検波信号に同期して送信される前記送信データは、前記シリアル変換された送信データである、
ことを特徴とする請求項１６記載のデータ送信方法。
【請求項１８】
前記送信するステップは、前記シリアル変換された前記送信データに基づいてＩＣタグの入力インピーダンスを変換するステップを、含む、
ことを特徴とする請求項１７記載のデータ送信方法。
【請求項１９】
所定の期間内に生成された前記検波信号の数を検出するステップを有し、
前記検出ステップの結果、複数の前記検波信号を検出した場合には、複数の前記検波信号の内の１個を選択し、
前記送信するステップは、前記選択された検波信号に同期して行われる、
ことを特徴とする請求項１６乃至１８のいずれか１に記載のデータ送信方法。
【請求項２０】
受信する無線信号に含まれるデータ信号に基づいて動作するＩＣタグと、前記無線信号を送信するリーダ・ライタとのデータ通信方法であって、
前記ＩＣタグは、前記データ信号に基づいて検波信号を生成し、前記検波信号に基づいて基準クロックを生成し、前記基準クロックに同期して送信データを生成し、前記送信データを前記検波信号に同期して前記リーダ・ライタへ送信し、
前記リーダ・ライタは、前記ＩＣタグから送信された送信データを受信する、
ことを特徴とするデータ通信方法。
【請求項２１】
前記リーダ・ライタは、前記受信した送信データを検波し、前記ＩＣタグが送信する送信データの送信切替えタイミングに合わせて前記検波した結果から２値データへの取り込みを行う、
ことを特徴とする請求項２０記載のデータ通信方法。
【請求項２２】
前記２値データへの取り込みは、前記ＩＣタグが送信する送信データが切替る直前に行われる、
ことを特徴とする請求項２１記載のデータ通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣタグ、ＩＣタグシステムおよびそのデータの通信方法に関し、特に無線信号に含まれるデータ信号に基づいて動作するＩＣタグ、ＩＣタグシステムおよびそのデータの通信方法に関する。
【背景技術】
【０００２】
近年、例えば工場での物流管理や、小売店での物品管理などにおいて、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）に関する技術が注目されている。この技術は商品の固有情報を書き込んだＩＣを有するタグを商品などに貼り付けて、その情報を無線アンテナで読み取る技術である。
【０００３】
このような技術では、リーダ・ライタ（Ｒ／Ｗ）とＲＦＩＤ用のタグ（以下、ＩＣタグと称す）が用いられる。Ｒ／Ｗは、搬送波（例えば、２．４５ＧＨｚの信号）に低い周波数のデータ信号を重畳した無線信号をＩＣタグへ送信し、ＩＣタグから送信された無線信号を受信するものである。ＩＣタグは、受信した無線信号を復調してデータ信号を取り出し、取り出したデータ信号から構成されるコマンドデータに基づいた処理を行う。また、ＩＣタグは、受信したコマンドデータが応答データを要求するものである場合には、応答データをＲ／Ｗへ送信する。ここで、ＩＣタグは、例えばＩＣチップとアンテナとが一体化されたものである。
【０００４】
ＩＣタグの中でもパッシブ型と呼ばれるＩＣタグでは、Ｒ／Ｗから無線信号を受け取り、この無線信号に含まれる搬送波からＩＣタグ内の整流回路が電源電圧を生成している。すなわち、パッシブ型のＩＣタグでは、Ｒ／Ｗとの間で通信に利用される無線信号が電力供給とデータ送受信に利用されている。
【０００５】
上記のように、受信した無線信号から内部で電源電圧を生成して回路を動作する技術が非特許文献１に開示されている。この技術を利用した従来のＩＣタグのブロック図を図１５に示す。図１５に示すＩＣタグ５１は、ＩＣチップ５２およびアンテナ５３から構成されている。ＩＣチップ５２には、アンテナ５３を介して受信した無線信号に含まれるデータの復調および制御回路５７が動作するための基準クロックを生成するための復調装置５４と、受信した無線信号から電源電圧（ＶＤＤ）を生成する電源電圧生成部５５と、復調したデータに基づいて動作する制御回路５７と、データを記憶するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５８と、ＥＥＰＲＯＭ５８に対する書き込み／読み出しの際に必要な所定の電圧を生成するチャージポンプ回路（ＣＰ）５９と、制御回路５７から出力されたデータを変調しアンテナ５３を介してＲ／Ｗへ送信する変調装置５６と、が含まれる。
【０００６】
復調装置５４は、アンテナ５３を介して受信した無線信号に含まれるデータ信号を検出し、Ｒ／Ｗから送信されたコマンドデータやパラメータデータを復調する。また、検出したデータ信号から制御回路５７が動作するために必要な基準クロックも生成する。復調データや基準クロックは、復調装置５４から出力され、制御回路５７へ入力される。
【０００７】
電源電圧生成部５５は、アンテナ５３を介して受信した無線信号から電源電圧を生成する。生成された電源電圧は、ＩＣチップ５２内の各回路ブロックに供給され、各回路ブロックが動作するための電源として利用される。
【０００８】
制御回路５７は、復調装置５４から出力された復調データ（コマンドデータおよびパラメータデータ）と基準クロックを受けて、コマンドデータに基づいた処理を行う。例えば、受信したコマンドデータがＥＥＰＲＯＭ５８に対するデータの書き込み／読み出しに関するものである場合には、ＥＥＰＲＯＭ５８へのアクセス制御を行う。具体的には、ＥＥＰＲＯＭ５８へ制御信号（書き込み／読み出し制御信号）やアドレス信号、書き込みデータを出力する。また、受信したコマンドデータがＲ／Ｗに応答を返すものである場合には、応答データを変調装置５６へ出力する。
【０００９】
ＥＥＰＲＯＭ５８は、制御回路５７からの制御信号等を受けて、データの書き込みおよび読み出し動作を行う。
【００１０】
チャージポンプ回路５９は、ＥＥＰＲＯＭ５８へのデータ書き込み／読み出しの際に必要な所定の電圧を生成する。所定の電圧の生成は、電源電圧生成部５５から出力された電源電圧を昇圧することで行われる。
【００１１】
変調装置５６は、制御回路５７から出力された応答データを取得し、取得した応答データを変調してＲ／Ｗへ送信する。
【００１２】
上述の通り、制御回路５７は、基準クロックに同期して動作するため、変調装置５６へ入力される応答データの出力タイミングは、基準クロックに同期して行われる。そのため、ＩＣタグ５１からＲ／Ｗへ送信する応答データの送信タイミングも、復調装置５４で生成される基準クロックの出力タイミングに同期している。
【００１３】
また、無線信号に含まれるデータ信号には、復調してコマンドデータおよびパラメータデータを構成するものや、基準クロックの基になるものが、混在している。従って、復調装置５４は、受信した無線信号に含まれるデータ信号を検出すると共に、検出したデータ信号がどのような種類のものであるかを判断してから、コマンドデータおよびパラメータデータの復調や、基準クロックの生成を行わなければならない。すなわち、ＩＣタグ５１が、データ信号を含んだ無線信号を受信してから基準クロックを生成するまでには、所定の時間を要することになり、その分、基準クロックに同期して出力される応答データの出力タイミングも、遅延することになる。
【非特許文献１】ウド・カートハウス（Ｕｄｏ  Ｋａｒｔｈａｕｓ）他著、「フリー・インテグレーテッド・パッシブ・ユーエイチエフ・アールエフアイディー・トランスポンダー・アイシー・ウィズ・１６．７マイクロワット・ミニマム・アールエフ・インプット・パワー（Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  ＵＨＦ  ＲＦＩＤ  Ｔｒａｎｓｐｏｎｄｅｒ  ＩＣ  Ｗｉｔｈ  １６．７−μＷ  Ｍｉｎｉｍｕｍ  ＲＦ  Ｉｎｐｕｔ  Ｐｏｗｅｒ）」、アイイーイーイー・ジャーナル・オブ・ソリッド−ステート・サーキッツ（ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ）、ＶＯＬ．３８、ＮＯ．１０、２００３年１０月、ｐ．１６０２−１６０８
【発明の開示】
【発明が解決しようとする課題】
【００１４】
物流システムにＲＦＩＤを利用するＩＣタグシステムを適用する例を考えると、近年の大量物流により、Ｒ／Ｗが一度の処理で識別処理しなければならない商品（ＩＣタグ）の個数が増加している。また、ベルトコンベアのような流れ作業でＩＣタグを識別処理するような場合には、ベルトコンベアの流れる速度自体も速くなってきている。このように、より多くの商品をより早く処理をするという要求が増しつつあり、このため、Ｒ／ＷがＩＣタグを識別処理するスピード、すなわち、Ｒ／ＷとＩＣタグとの間の通信速度を向上させることが重要となってきた。
【課題を解決するための手段】
【００１５】
本発明に係るＩＣタグは、受信する無線信号に含まれるデータ信号に基づいて検波信号を生成する受信回路と、送信データを送信する送信回路と、を備え、前記検波信号に基づいて生成された基準クロックに同期して動作するＩＣタグであって、前記送信回路は、前記検波信号に同期して前記送信データの送信を行う、ことを特徴とする。
【００１６】
また、本発明に係るＩＣタグは、受信する無線信号に含まれるデータ信号を検出し、検波信号を出力する受信回路と、前記検波信号に基づいて基準クロックを生成するデータ信号処理回路と、前記基準クロックに同期して動作し、送信データを出力する制御回路と、  前記送信データを送信する送信回路と、を備えるＩＣタグであって、前記送信回路は、前記検波信号に同期して前記送信データの送信を行う、ことを特徴とする。
【００１７】
また、本発明に係るＩＣタグシステムは、受信する無線信号に含まれるデータ信号に基づいて動作するＩＣタグと、前記無線信号を送信するリーダ・ライタと、を備えるＩＣタグシステムであって、前記ＩＣタグは、前記データ信号に基づいて検波信号を出力する受信回路と、前記検波信号に基づいて基準クロックを生成するデータ信号処理回路と、前記基準クロックに同期して動作し、送信データを出力する制御回路と、前記リーダ・ライタへ前記送信データを前記検波信号に同期して送信する送信回路と、を備えることを特徴とする。
【００１８】
また、本発明に係るＩＣタグのデータ送信方法は、受信する無線信号に含まれるデータ信号に基づいて検波信号を生成するステップと、前記検波信号に基づいて基準クロックを生成するステップと、前記基準クロックに同期して送信データを生成するステップと、前記送信データを前記検波信号に同期して送信するステップと、を有することを特徴とする。
【００１９】
また、本発明に係るデータ通信方法は、受信する無線信号に含まれるデータ信号に基づいて動作するＩＣタグと、前記無線信号を送信するリーダ・ライタとのデータ通信方法であって、前記ＩＣタグは、前記データ信号に基づいて検波信号を生成し、前記検波信号に基づいて基準クロックを生成し、前記基準クロックに同期して送信データを生成し、前記送信データを前記検波信号に同期して前記リーダ・ライタへ送信し、前記リーダ・ライタは、前記ＩＣタグから送信された送信データを受信する、ことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、Ｒ／ＷからＩＣタグへ送信される無線信号に含まれるデータ信号の送信間隔を縮めることが可能になり、その結果、ＩＣタグシステム全体の通信速度を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好ましい実施例について、図面を参照して詳細に説明する。
【００２２】
実施の形態１
図１は、実施の形態１に係るＲＦＩＤシステムを示す図である。このシステムは、ＲＦＩＤ用のＩＣタグ３とリーダ・ライタ（Ｒ／Ｗ）１を有している。なお、この実施の形態１では、ＩＣタグ３はＲ／Ｗ１と２．４５ＧＨｚ帯などの高い周波数で通信を行うシステムである。
【００２３】
Ｒ／Ｗ１は、アンテナ２を介して、データ信号および搬送波（２．４５ＧＨｚ）を含む変調された無線信号をＩＣタグ３へ送信し、ＩＣタグ３から送信された無線信号を受信する装置である。
【００２４】
データ信号には、基準パルスのデータ信号とデータパルスのデータ信号の２種類のデータ信号が含まれる。基準パルスのデータ信号は、ＩＣタグ３が動作するときの基準となる同期信号（基準クロック）を生成するために利用される。一方、データパルスのデータ信号は、Ｒ／Ｗ１からＩＣタグ３に送信されるコマンドデータおよびパラメータデータを構成する。
【００２５】
ＩＣタグ３は、受信した無線信号に含まれるデータ信号を復調し、当該復調して得られたコマンドデータに基づいた処理を行う。また、ＩＣタグ３は、受信したコマンドデータがＲ／Ｗ１に対し何らかの応答を要求するものである場合には、当該コマンドデータに基づいて、応答データなどをＲ／Ｗ１へ送信する。この実施の形態１のＩＣタグ３は、内部に電源を有していないパッシィブ型のＩＣタグ３であり、ＩＣチップ４とアンテナ５とが一体化されたものである。
【００２６】
なお、図１に示すように、Ｒ／Ｗ１とＩＣタグ３の無線通信区間を伝播路６とし、伝播路６の無線信号には、Ｒ／Ｗ１からＩＣタグ３へ送信される下り方向の無線信号７と、ＩＣタグ３からＲ／Ｗ１へ送信される上り方向の無線信号８とが含まれる。
【００２７】
図２は、実施の形態１に係るＲ／Ｗ１のブロック図である。図２に示すように、Ｒ／Ｗ１は、ＩＣタグ３と無線信号の送受信を行うアンテナ２と、アンテナ２が接続されるアンテナ端子１１と、送信回路１３へ送信データを出力し、また、受信回路１４からＡＳＫ検波出力を受けて受信データ（ＩＣタグ３からの応答データ）を２値データ（データ０／データ１）として出力する信号処理回路１２と、例えば２．４５ＧＨｚの搬送波に送信データを重畳した信号をアンテナ２を介して送信する送信回路１３と、受信した無線信号を検波し信号処理回路１２へＡＳＫ検波出力を出力する受信回路１４を有する。また、受信回路１４は、受信信号検出回路１５およびＡＳＫ検波回路１６から構成される。
【００２８】
信号処理回路１２は、送信回路１４に対し、送信データをシリアル出力する。このシリアル出力された送信データは、送信回路１３において、ＩＣタグ３へ送信する無線信号に含まれるデータ信号として無線送信される。
【００２９】
また、受信回路１４から出力されたＡＳＫ検波出力を受けて、ＩＣタグ３から送信されたデータを２値データに変換する。変換した２値データは、Ｒ／Ｗ１に接続された情報端末（不図示）へ受信データとして出力される。なお、ＡＳＫ検波出力はアナログ値であり、出力される受信データはデジタル値であるが、その際のアナログ値からデジタル値へのアナログ−デジタル変換は、所定の閾値との比較により行われる。
【００３０】
送信回路１３は、搬送波となる２．４５ＧＨｚの信号を発振する第１の発振器１３１と第１のミキサ１３２とを有し、信号処理回路１２からシリアル出力された送信データと２．４５ＧＨｚの搬送波とを第１のミキサ１３２でミキシングし、ＩＣタグ３へ送信するための信号を生成する。生成された信号は、アンテナ２を介してＩＣタグ３へ無線送信される。また、第１のミキサ１３２の出力は、受信回路１４へも出力される。
【００３１】
受信信号検出回路１５は、第２のミキサ１５１およびバンド・パス・フィルタ（ＢＰＦ）１５２を有する。ＢＰＦ１５２は、ＩＣタグ３から送信される応答データの周波数帯域の信号のみを通過させる。第２のミキサ１５１の入力の一端は、アンテナ端子１１に接続され、他端は第１のミキサ１３２の出力に接続されている。また、第２のミキサ１５１の出力は、ＢＰＦ１５２の入力に接続されている。
【００３２】
アンテナ端子１１から第２のミキサ１５１に入力される信号には、アンテナ２を介して受信した無線信号成分（ＩＣタグ３から送信された信号以外の成分（ノイズ成分）を含む）と、第１のミキサ１３２の出力からアンテナ端子１１を介して回り込んだ信号成分とが含まれている。そのため、第１のミキサ１３２の出力を利用して第２のミキサ１５１によって２．４５ＧＨｚの周波数を持つ搬送波成分の信号を取り除き、さらにＢＰＦ１５２を用いて、ＩＣタグ３から送信された応答データの周波数帯域に含まれる信号以外の信号成分を除去している。
【００３３】
ＡＳＫ検波回路１６は、受信信号検出回路１５の出力の振幅の大きさを検波し、その振幅の大きさに応じた信号（ＡＳＫ検波出力）を出力する。また、ＡＳＫ検波回路１６は、時定数回路（例えば、抵抗とキャパシタからなる積分回路）を有し、所定の振幅を有する受信信号検出回路１５の出力を平滑化して、ＡＳＫ検波出力を出力している。
【００３４】
図３は、実施の形態１にかかるＩＣタグ３のブロック図である。図３に示すように、ＩＣタグ３は、ＩＣチップ４およびアンテナ５から構成されている。ＩＣチップ４およびアンテナ５は、アンテナ端子２１において接続されている。
【００３５】
ＩＣチップ４には、Ｒ／Ｗ１とデータの送受信を行う無線回路２２と、受信したデータの検出および基準クロックの生成を行うデータ信号処理回路２５と、受信したコマンドデータに基づいて処理を行う制御回路２６と、データを記憶する記憶回路２７が含まれる。また、無線回路２２は、受信回路２３および送信回路２４から構成される。
【００３６】
受信回路２３は、アンテナ５を介して受信した無線信号の搬送波から電源電圧を生成する整流回路２３１と、アンテナ５を介して受信した無線信号に含まれるデータ信号を検出して検波信号（パルス信号）を出力する検波回路２３２を有する。整流回路２３１で生成された電源電圧は、ＩＣチップ４内の各回路ブロックが動作するための電源電圧として利用される。また、検波回路２３２から出力されたパルス信号は、データ信号処理回路２５および送信回路２４へ出力される。
【００３７】
データ信号処理回路２５は、検波回路２３２から出力されたパルス信号を受けて、コマンドデータおよびパラメータデータを生成する。ここで、パラメータデータとは、広くコマンドデータ以外のデータを意味し、例えば、記憶領域２７１のアドレスを示すアドレスデータ、記憶領域２７１に書き込まれる書き込みデータ等が該当する。また、データ信号処理回路２５は、コマンドデータおよびパラメータデータの生成に加えて、制御回路２６を動作させるための基準クロックも生成する。
【００３８】
検波回路２３２が出力するパルス信号には、コマンドデータおよびパラメータデータを構成するパルス信号と、基準クロックの基になるパルス信号が混在している。そのため、データ信号処理回路２５は、受け取ったパルス信号がどのような種類のものなのかを判断してから、コマンドデータ、パラメータデータおよび基準クロックを生成する。従って、Ｒ／Ｗ１から送信された無線信号を受信してから、基準クロック等を生成するまでには、所定の時間を要する。
【００３９】
制御回路２６は、データ信号処理回路２５から出力されたコマンドデータ、パラメータデータおよび基準クロックを受けて、コマンドデータに基づいた処理を行う。例えば、記憶回路２７へのアクセス制御に関するコマンドデータが入力された場合には、記憶回路２７へ制御信号（書き込み／読み出し制御信号）やアドレス信号、書き込みデータを出力する。また、Ｒ／Ｗ１からＩＣタグ３へ送信されたコマンドデータが、Ｒ／Ｗ１に対し応答を要求するものであった場合には、送信データ（応答データ）を送信回路２４へ出力する。
【００４０】
記憶回路２７は、データを格納する記憶領域２７１と、書き込み／読み出し電圧を生成するためのチャージポンプ回路（ＣＰ）２７２と、制御回路２６から制御信号等を受けて記憶領域２７１に対しデータの書き込みおよび読み出し処理を行うメモリ制御回路２７３を有する。記憶領域２７１から読み出したデータは、制御回路２６へ出力される。
【００４１】
送信回路２４は、制御回路２６から出力された応答データと、検波回路２３２から出力されたパルス信号を受けて、当該応答データを搬送波に重畳させて、アンテナ端子２１を介してＲ／Ｗ１へ送信する。
【００４２】
ここで、図４を用いて、実施の形態１に係るＲ／Ｗ１からＩＣタグ３へ送信される信号について説明する。図４（ａ）は、Ｒ／Ｗ１からＩＣタグ３へ送信される無線信号を示す。図４（ｂ）は、ＩＣタグ３が受信した無線信号を検波し検波回路２３２から出力される検波信号（パルス信号）を示す。
【００４３】
図４（ａ）に示すように、Ｒ／Ｗ１が送信する無線信号には、搬送波と、搬送波の送信が停止する部分が含まれている。このような搬送波の振幅を変更してデータを送信する方式は、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式と呼ばれている。従って、データを示す部分が搬送波の送信が停止している部分に相当する。なお、図４（ａ）では、変調度を１００％として示しているが、受信装置（ＩＣタグ３）側が適切に振幅の差を認識してデータを受信可能ならば、変調度は１００％である必要はない。
【００４４】
また、図４（ｂ）には、検波回路２３２が無線信号を検波し搬送波に含まれるデータ部分（データ信号）を抽出してパルス信号として出力する信号波形が、図４（ａ）に対応するように示されている。図４（ａ）における搬送波の停止する部分が、パルス信号として出力される。
【００４５】
Ｒ／Ｗ１から送信される無線信号には、所定間隔ごとに、搬送波の停止する部分、すなわち、データ信号が含まれている。この所定間隔ごとに送信されるデータ信号は、基準パルスのデータ信号である。検波回路２３２は、この基準パルスのデータ信号から基準パルスのパルス信号（以下、単に基準パルスと称す）を生成する。また、データ信号処理回路２５は、検波回路２３２から出力された基準パルスを受けて、基準クロックを生成する。
【００４６】
基準パルスのデータ信号が送信される所定間隔、つまり、基準パルスが１個のみ生成される１つの単位期間を、１フレームとする。図４（ａ）および図４（ｂ）では、３個の基準パルスのデータ信号（または基準パルス）が存在するので、フレーム１〜３の３つのフレームが存在している。また、図４（ａ）に示すように、基準パルスのデータ信号（または基準パルス）は、１フレームの最後に存在するので、例えば、図４（ｂ）では、１フレームは、基準パルスの立ち下がりから次の基準パルスの立ち下がりまでの期間に相当する。
【００４７】
一方、データ信号には、基準パルスのデータ信号のほかに、データパルスのデータ信号も含まれている。データパルスのデータ信号は、１フレームの中に含まれるパルスの数によって、データなし／データ０／データ１をそれぞれ表す。検波回路２３２は、このデータパルスのデータ信号からデータパルスのパルス信号（以下、単にデータパルスと称す）を生成する。また、データ信号処理回路２５は、検波回路２３２から出力されたデータパルスを受けて、コマンドデータおよびパラメータデータを生成する。
【００４８】
図４（ａ）および図４（ｂ）は、データパルスのデータ信号（または、データパルス）が、１フレームの中に、全く存在しない場合／１個存在する場合／２個存在する場合の３通りのパターンを、それぞれ、フレーム１／フレーム２／フレーム３として示している。
【００４９】
フレーム１は、データなしの場合である。データなしは、基準パルスのデータ信号だけが送信され、１フレーム中にデータパルスのデータ信号を全く含まない。従って、このフレームを含む無線信号を受信したＩＣタグ３は、基準クロックのみを生成する。
【００５０】
フレーム２は、データ０の場合である。データ０は、デジタル信号の「０」に相当し、１フレーム中にデータパルスのデータ信号を１個含む。従って、このフレームを含む無線信号を受信したＩＣタグ３は、基準クロックの生成とデータ０を取得する。
【００５１】
フレーム３は、データ１の場合である。データ１は、デジタル信号の「１」に相当し、１フレーム中にデータパルスのデータ信号を２個含む。従って、このフレームを含む無線信号を受信したＩＣタグ３は、基準クロックの生成とデータ１を取得する。
【００５２】
上述のようなデータなし／データ０／データ１の判定は、データ信号処理回路２５が行う。検波回路２３２は、受信したデータ信号が、基準パルスのデータ信号であっても、データパルスのデータ信号であっても、どちらでも同じパルス信号を出力する。すなわち、検波回路２３２では、受信したデータ信号の種類の判断をせず、検波回路２３２からパルス信号を受けたデータ信号処理回路２５が、データ信号（パルス信号）の種類の判定を行う。
【００５３】
しかしながら、データ信号処理回路２５での当該判定が、データ信号の送信方法によっては、適切に行うことができない場合がある。例えば、１フレームの間隔は、基準パルスのデータ信号の送信間隔で決定するが、Ｒ／Ｗ１とＩＣタグ３との間の通信環境が悪い場合には、ＩＣタグ３による基準パルスのデータ信号の受信タイミングが前後にゆれることが予想される。その際、さらに１フレーム中にデータパルスのデータ信号を含む場合には、受信したデータ信号が所定の期間内に複数送信されることになる。そのため、受信装置（ＩＣタグ３のデータ信号処理回路２５）側では、当該受信した複数のデータ信号の内どれを基準パルスのデータ信号として判定すればよいのか、間違うことなく正しく判定することが困難である。
【００５４】
そこで、Ｒ／Ｗ１とＩＣタグ３との間の通信プロトコルとして、例えば、「Ｒ／Ｗ１から送信される１フレーム内のデータ信号は、所定期間内で連続して送信されるものであるとし、ＩＣタグ３は所定期間経過してもデータ信号を受信できなかった場合には、最後に受信したデータ信号を基準パルスであると決める」という取り決めを行う。このような通信プロトコルを採用することで、受信したデータ信号の種類の正しい判定が容易となる。以下、この通信プロトコルを採用した場合の受信したデータ信号の判定方法について詳細に説明する。
【００５５】
まず、図５は、データ信号処理回路２５内に存在し、検波回路２３２から出力されたパルス信号をカウントするカウンタ回路を示す。カウンタ回路は、３個のフリップ・フロップ回路（Ｆ／Ｆ）３１〜３３で構成されている。１段目のＦ／Ｆ３１のデータ入力端子には、ＶＤＤが接続されている。また、２段目、３段目のＦ／Ｆ３２、３３のデータ入力端子は、それぞれ、１段目のＦ／Ｆ３１の出力端子、２段目のＦ／Ｆ３２の出力端子と接続されている。Ｆ／Ｆ３１〜３３のＣＬＫ端子は、検波回路２３２の出力と接続されていて、共通のクロックとして、検波回路２３２から出力されるパルス信号が入力される。１段目、２段目、３段目のそれぞれのＦ／Ｆ３１〜３３の出力端子は、パルス１検出信号、パルス２検出信号、パルス３検出信号を出力する。なお、Ｆ／Ｆ３１〜３３のＲＥＳＥＴ端子には、共通にリセット信号が接続されている。本カウンタ回路は、１フレーム中に受信するデータ信号（パルス信号）の数をカウントするためのものであるため、次フレームのパルス信号の数をカウントする前に、リセット信号が入力され、Ｆ／Ｆ３１〜３３の出力端子（パルス１検出信号、パルス２検出信号、パルス３検出信号）が、クリアされる。
【００５６】
次に、図６〜図８を用いて、基準パルスおよびデータパルスの判別方法と、基準クロックの生成タイミングについて説明する。
【００５７】
図６は、検波回路２３２が１個のパルス信号を出力した場合に、データ信号処理回路２５がパルス信号の種類を判定して基準クロックを生成するまでの処理を示す波形図である。
【００５８】
データ信号処理回路２５は、検波回路２３２から１個目のパルス信号（図６（ａ））を受け取ると、図５に示すカウンタ回路により、パルス１検出信号（図６（ｂ））を‘Ｈ’レベルとする（ｔ０）。パルス１検出信号を‘Ｈ’レベルとした後、データ信号処理回路２５は、所定期間１（ｔ０〜ｔ１）中に新たなパルス信号（２個目のパルス信号）の入力があるか否か（具体的には、図５に示すカウンタ回路のパルス２検出信号（図６（ｃ））が新たなパルスの入力を受けて‘Ｈ’レベルとなるか否か）を監視しながら待機する。
【００５９】
図６に示すように、データ信号処理回路２５には、所定期間１中に新たなパルス信号（２個目のパルス信号）の入力がなかったため、データ信号処理回路２５は、所定期間１の経過後（ｔ１）、「入力された１個のパルス信号が基準パルスである」と判定し、当該判定した基準パルスに基づいて基準クロック（図６（ｅ））を生成する。基準クロックの生成後（ｔ２）、ｔ３のタイミングにおいて、次フレームのパルス入力に備えて図５に示すカウンタ回路をリセットし、パルス１検出信号を‘Ｌ’レベルとする。
【００６０】
従って、図６は、Ｒ／Ｗ１がＩＣタグ３へ基準パルスのデータ信号のみを送信し、ＩＣタグ３が受信したデータ信号に基づいて基準クロックを生成する例となる。
【００６１】
図７は、検波回路２３２が２個のパルス信号を出力した場合に、データ信号処理回路２５がパルス信号の種類を判定して基準クロックを生成するまでの処理を示す波形図である。
【００６２】
データ信号処理回路２５は、１個目のパルス信号（図７（ａ））を受けて、図６と同様に、パルス１検出信号（図７（ｂ））を‘Ｈ’レベルとする（ｔ０）。パルス１検出信号を‘Ｈ’レベルとした後、データ信号処理回路２５は、所定期間１（ｔ０〜ｔ２）中に新たなパルス信号（２個目のパルス信号）の入力があるか否か（具体的には、図５に示すカウンタ回路のパルス２検出信号（図７（ｃ））が新たなパルスの入力を受けて‘Ｈ’レベルとなるか否か）を監視しながら待機する。
【００６３】
図７に示すように、データ信号処理回路２５には、所定期間１中に２個目のパルス信号（図７（ａ））の入力があったため、データ信号処理回路２５は、パルス２検出信号（図７（ｃ））を‘Ｈ’レベルとする（ｔ１）。パルス２検出信号を‘Ｈ’レベルした後、データ信号処理回路２５は、所定期間２（ｔ１〜ｔ３）中に新たなパルス信号（３個目のパルス信号）の入力があるか否か（具体的には、図５に示すカウンタ回路のパルス３検出信号（図７（ｄ））が新たなパルスの入力を受けて‘Ｈ’レベルとなるか否か）を監視しながら待機する。
【００６４】
図７に示すように、データ信号処理回路２５には、所定期間２中に新たなパルス信号（３個目のパルス信号）の入力がなかったため、所定期間２の経過後（ｔ３）、データ信号処理回路２５は、「最後に入力された２個目のパルス信号が基準パルスであり、１個目のパルス信号がデータパルスである」とそれぞれ判定し、当該判定した基準パルスに基づいて基準クロック信号（図７（ｅ））を生成する。基準クロックの生成後（ｔ４）、ｔ５のタイミングにおいて、次フレームのパルス入力に備えて図５に示すカウンタ回路をリセットし、パルス１検出信号およびパルス２検出信号を‘Ｌ’レベルとする。
【００６５】
従って、図７は、Ｒ／Ｗ１がＩＣタグ３へ基準パルスのデータ信号とデータパルスのデータ信号を１個ずつ送信し、ＩＣタグ３が受信した２個目のデータ信号に基づいて基準クロックを生成する例となる。
【００６６】
図８は、検波回路２３２が３個のパルス信号を出力した場合に、データ信号処理回路２５がパルス信号の種類を判定して基準クロックを生成するまでの処理を示す波形図である。データ信号処理回路２５が、２個目のパルス信号を受け取り、所定期間２（ｔ１〜ｔ４）において新たなパルス信号（３個目のパルス信号）の入力を監視するところまでは、図７の場合と同様である。
【００６７】
図８に示すように、データ信号処理回路２５は、所定期間２中に３個目のパルス信号（図８（ａ））を受けると、パルス３検出信号（図８（ｄ））を‘Ｈ’レベルとする（ｔ２）。パルス３検出信号を‘Ｈ’レベルとした後、データ信号処理回路２５は、所定期間３（ｔ２〜ｔ５）が経過するまで待機する。パルス信号は、１フレーム期間中に連続して４個以上送信される場合はないため、３個目のパルス信号が入力された時点で、「３個目の信号が基準パルスであり、１、２個目のパルス信号がデータパルスである」と判断することができる。しかし、基準パルスに基づく基準クロックの生成は、ｔ２〜ｔ５の間では行わずに、所定期間３の経過（ｔ５）の時点で行う。なぜならば、ｔ２〜ｔ５の間で基準クロックを生成してしまうと、基準クロックの周期（若しくは１フレームの期間）が、パルス信号が１個および２個の場合とパルス信号が３個の場合とで異なってしまうからである。基準クロックの生成後（ｔ６）、ｔ７のタイミングにおいて、次フレームのパルス入力に備えて図５に示すカウンタ回路をリセットし、パルス１検出信号、パルス２検出信号およびパルス３検出信号を‘Ｌ’レベルとする。
【００６８】
従って、図８は、Ｒ／Ｗ１がＩＣタグ３へ１個の基準パルスのデータ信号と２個のデータパルスのデータ信号を送信し、ＩＣタグ３が受信した３個目のデータ信号に基づいて基準クロックを生成する例となる。
【００６９】
なお、図６〜図８では、１フレームの期間を明示していないが、所定期間１〜３は、それぞれ１フレームの期間に対して短い期間であるとする。
【００７０】
また、図６〜図８でも明らかな通り、基準パルスは所定期間経過後（所定期間１〜３により決定する期間後）に確定する（判定可能である）ため、基準クロックは、基準パルスのデータ信号を受信してから所定期間経過後に生成される。この所定期間は、通信環境によりデータ信号の送信間隔が変化することも考えられため、Ｒ／Ｗ１から送信されるデータ信号を確実に取得できるように、ある程度のマージンを持って決められている。従って、その分、基準パルスのデータ信号の受信から基準クロックの生成までの時間は遅延する。さらに、パッシブ型のＩＣタグ３は、受信する無線信号の大小により、生成する電源電圧が変化する。ＩＣチップ４の動作速度は、電源電圧が小さいほど遅くなるため、生成する電源電圧が小さいほど、基準クロックの生成タイミングは、基準パルスのデータ信号の受信から遅延することになる。
【００７１】
以上のようなタイミングで基準クロックを生成したデータ信号処理回路２５は、当該生成した基準クロックに同期してデータなし／データ／データ１の判定（データの取り込み）を行う。データ信号処理回路２５は、基準クロックの立ち上がりエッジ若しくは立ち下がりエッジのタイミングで、パルス１検出信号、パルス２検出信号およびパルス３検出信号の‘Ｈ’レベルを取り込む。図６の基準クロックの立ち上がりエッジ（ｔ１）若しくは立ち下がりエッジ（ｔ２）においては、パルス１検出信号のみ‘Ｈ’レベルであるため、データ信号処理回路２５は、データなしと判定する。図７の基準クロックの立ち上がりエッジ（ｔ３）若しくは立ち下がりエッジ（ｔ４）においては、パルス１検出信号およびパルス２検出信号が‘Ｈ’レベルであるため、データ信号処理回路２５は、データ０と判定する。図８の基準クロックの立ち上がりエッジ（ｔ５）若しくは立ち下がりエッジ（ｔ６）においては、パルス１検出信号、パルス２検出信号およびパルス３検出信号が‘Ｈ’レベルであるため、データ信号処理回路２５は、データ１と判定する。データ０またはデータ１と判定した場合には、データ信号処理回路２５は、一時的に内部の記憶領域（不図示）にデータ０またはデータ１を格納する。格納されたデータ０およびデータ１は、所定数の単位で組み合わされて、コマンドデータおよびパラメータデータとして制御回路２６へ出力される。
【００７２】
次に、図９および図１０を用いて、本実施の形態１のＩＣタグ３からＲ／Ｗ１へ送信される無線信号について説明する。図９は、ＩＣタグ３の無線回路２２およびアンテナ５を示しており、特に、無線回路２２内の送信回路２４に関し、より詳細な回路（ブロック）図を示している。
【００７３】
送信回路２４には、送信データ（応答データ）を検波信号（パルス信号）に同期してパルス列の応答データ（シリアルの応答データ）を生成するパルス列生成回路２４１と、副搬送波とパルス列の応答データの論理積を出力する変調回路２４２と、トランジスタ２４６をオン／オフさせることでＩＣタグ３の入力インピーダンスを変化させるスイッチング回路２４３が含まれている。
【００７４】
パルス列生成回路２４１は、検波回路２３２から出力されたパルス信号に同期して、制御回路２６から出力された複数ビット幅を有するパラレルの応答データを１ビットのパルス列の応答データに変換する。変換したパルス列の応答データは、変調回路２４２へ出力される。
【００７５】
また、パルス列生成回路２４１は、パラレルデータをシリアルデータに変換する機能を有するが、重要なのは、その際、基準クロックに同期して入力された応答データを、パルス信号に同期して出力することにある。従来のＩＣタグ５１では、制御回路５７から出力され変調装置５６へ入力される応答データは、シリアルデータであり、かつ、基準クロックに同期している。すなわち、従来のＩＣタグ５１では、応答データは基準クロックに同期して送信されるのに対し、本発明のＩＣタグ３では、応答データはパルス信号に同期して送信されるという相違点がある。従って、もし制御回路２６から出力された応答データが複数ビットではなく１ビットデータであったとしても、パラレル−シリアル変換は不要であるが、パルス信号に同期させてから変調回路２４２へ出力する必要がある。
【００７６】
変調回路２４２は、副搬送波を用いてパルス列の応答データを搬送波に重畳させるために、送信するべき応答データに応じて副搬送波の信号成分をスイッチング回路２４３へ出力する回路である。副搬送波は、２．４５ＧＨｚの周波数を有する搬送波に対し、例えば４００ＫＨｚ程度の周波数が選択される。そのため、変調回路２４２は、４００ＫＨｚの信号を発振する第２の発振器２４４を有する。さらに変調回路２４２は、論理積回路２４５を有し、第２の発振器２４４の出力とパルス列の応答データとの論理積を取る。論理積回路２４５の出力は、スイッチング回路２４３と接続されている。なお、図９の変調回路２４２では、副搬送波を生成するための発振器を有しているが、発振器の代わりに分周回路を有し、受信した搬送波から分周して副搬送波を生成するようにしてもよい。
【００７７】
スイッチング回路２４３は、トランジスタ２４６で構成され、トランジスタ２４６のドレインおよびソースの各端子は、それぞれアンテナ端子２１に接続および接地されている。また、トランジスタ２４６のゲートは、変調回路２４２の論理積回路２４５の出力と接続されている。これにより、トランジスタ２４６のオン／オフの切替えを行うことにより、トランジスタ２４６における抵抗値が変化し、ＩＣタグ３の入力インピーダンスを変更することができるようになっている。
【００７８】
図１０は、ＩＣタグ３内の信号および伝播路６の無線信号を示す。図１０を用いて、図９の回路動作について詳細に説明する。
【００７９】
図１０（ａ）は、Ｒ／Ｗ１からＩＣタグ３へ送信される無線信号を示す。ＩＣタグ３がＲ／Ｗ１へ応答データを送信する期間においては、ＩＣタグ３は動作するために基準クロックのみが必要であるため、Ｒ／Ｗ１からＩＣタグ３へ基準パルスのデータ信号のみが送信される。
【００８０】
図１０（ｂ）は、ＩＣタグ３の検波回路２３２から出力される検波信号（パルス信号）を示す。Ｒ／Ｗ１から送信されるのは、基準パルスのデータ信号のみであるため、検波回路２３２は、１フレーム中で、１個のパルス信号のみを出力する。
【００８１】
図１０（ｃ）は、パルス列の応答データを示す。フレーム１にデータ１を送信する場合（‘Ｈ’レベル）を、フレーム２にデータ０を送信する場合（‘Ｌ’レベル）が、それぞれ示されている。また、パルス列の応答データは、パルス列生成回路２４１において、パルス信号に同期して出力されている。図１０（ｃ）では、パルス信号の立ち下がりに同期して、パルス列の応答データの信号が変化している。
【００８２】
図１０（ｄ）は、第２の発振器２４４の出力である副搬送波の信号波形を示す。また、図１０（ｅ）は、副搬送波とパルス列の応答データの論理積を取った信号（副搬送波＊パルス列の応答データ）を示す。図１０の例では、データ１を送信する場合には、搬送波に対し副搬送波を用いてＡＳＫ変調し、データ０を送信する場合には、搬送波に対し無変調とする。そのため、図１０（ｅ）に示すように、データ１の場合のみ副搬送波を出力する。
【００８３】
図１０（ｆ）は、ＩＣタグ３が受信する無線信号を示す。本発明のＩＣタグ３では、スイッチング回路２４３のトランジスタ２４６がオフした場合に、伝送路のインピーダンスとＩＣタグ３の入力インピーダンスとがマッチングするように設計されている。インピーダンス・マッチングが取れると、アンテナ５で反射を起こさずに、ＩＣタグ３は効率よくＲ／Ｗ１から送信された無線信号を受信することができる。一方、スイッチング回路２４３のトランジスタ２４６がオンした場合には、インピーダンス・マッチングが取れず、Ｒ／Ｗ１から送信された無線信号の一部は、ＩＣタグ３のアンテナ５で反射される。パッシブ型のＩＣタグ３では、内部に電源を持たない関係上、２．４５ＧＨｚもの搬送波を発振する発振器を搭載することが難しい。そのため、インピーダンス・マッチングが取れない場合に生じる反射波を利用して、ＩＣタグ３はＲ／Ｗ１へデータを送信する。
【００８４】
また、図１０（ｆ）では、データ１を送信するフレーム１の期間において、信号波形は落ち込んでいる。フレーム１の期間は、副搬送波が出力されている期間であるため、スイッチング回路２４３のトランジスタ２４６がオン／オフを繰り返す。トランジスタ２４６がオンしている間は、無線信号の一部が反射されるため、その分ＩＣタグ３が受信する無線信号の振幅が減少する。これに対し、データ０を送信するフレーム２の期間において、信号波形の振幅は減少しない。フレーム２の期間は、副搬送波が出力されていない期間であるため、スイッチング回路２４３のトランジスタ２４６は、常にオフしている。トランジスタ２４６がオフしている間は、無線信号の反射が起こらず、効率よくＩＣタグ３が無線信号を受信できる。なお、ここでは、スイッチング回路２４３のトランジスタ２４６がオフしている際にインピーダンス・マッチングが取れると説明したが、これとは逆にオンしている際にインピーダンス・マッチングが取れるようにＩＣタグ３を設計しても構わない。
【００８５】
図１０（ｇ）は、ＩＣタグ３の入力インピーダンスが変化したことによりＩＣタグ３のアンテナ５によって反射された反射波（ＩＣタグ３が送信する無線信号）を示す。スイッチング回路２４３のトランジスタ２４６がオンしている期間のみ無線信号の振幅が存在する。図１０（ｆ）における信号波形が落ち込んでいる部分がこれに対応する。
【００８６】
図１０（ｈ）は、Ｒ／Ｗ１とＩＣタグ３の間の伝送路６における無線信号の波形を示す。この無線信号には、Ｒ／Ｗ１からＩＣタグ３に送信される下りの無線信号７と、ＩＣタグ３のアンテナ５で反射される反射波およびそれ以外の無線信号（例えば、アンテナ５部分以外で反射される反射波や電波の干渉における他の無線信号成分等）からなる上りの無線信号８が混在している。データ１を送信するフレーム１の期間は、データ０を送信するフレーム２の期間に比べて無線信号の振幅が大きくなっている。Ｒ／Ｗ１は、この振幅の差を利用して、ＩＣタグ３から送信されたデータ０およびデータ１を取得する。
【００８７】
ここで、Ｒ／Ｗ１から送信される無線信号と、ＩＣタグ３から送信される無線信号のデータ変調方式の相違点について説明する。Ｒ／Ｗ１から送信される無線信号も、ＩＣタグ３から送信される無線信号も、その変調方式は、共にＡＳＫ変調であると言える。しかしながら、Ｒ／Ｗ１から送信される無線信号では、ベースバンド信号（図２の送信データ）に応じて搬送波を直接変調しているのに対し、ＩＣタグ３から送信される無線信号では、ベースバンド信号（図１０（ｃ）のパルス列の応答データ）に応じて搬送波を直接変調せずに副搬送波を利用してＡＳＫ変調を行っている。この変調方式の違いは、ＩＣタグ３が電源を持たないパッシィブ型であることに起因する。
【００８８】
図１０に示すように、ＩＣタグ３は、データ１を送信している間（フレーム１の期間）、Ｒ／Ｗ１から送信された無線信号を一部反射しなければならない。パッシィブ型のＩＣタグ３は、Ｒ／Ｗ１から送信された無線信号の搬送波から電源電圧を生成するが、無線信号を反射してしまうと当然その分電源電圧の生成量が減少する。そのため、反射される期間が長ければ長いほど、電力不足になる可能性があり、できるだけ無線信号を反射する期間を少なくすることが望まれる。そこで、図１０に示すように、Ｒ／Ｗ１から送信された無線信号に対し、パルス列の応答データの期間の全てで反射させず、副搬送波を用いて副搬送波の‘Ｈ’レベルの期間だけ、反射させるようにしている。そのため、Ｒ／Ｗ１から送信される無線信号から生成する電源電圧の生成量を増加させることができ、電力不足によってＩＣタグ３が誤動作および動作不能になることを回避することにしている。特に、Ｒ／Ｗ１とＩＣタグ３との間の距離が大きくなればなるほど、ＩＣタグ３が動作するための電力の確保が重要になるため、副搬送波を用いたＡＳＫ変調方式の効果は大きい。
【００８９】
また、ＡＳＫの変調度に関しても、同じ理由により、Ｒ／Ｗ１からＩＣタグ３へ送信される無線信号とＩＣタグ３からＲ／Ｗ１へ送信される無線信号とで相違する。ＩＣタグ３から送信される無線信号のＡＳＫ変調度は、１００％ではなく、Ｒ／Ｗ１が受信した無線信号からデータを検波できる（データ１の期間の振幅とデータ０の期間の振幅を区別することができる）程度でよく、可能な限り変調度を小さくすることが望ましい。変調度を小さくすることができれば、ＩＣタグ３が取得可能な電力を増やすことができるからである。なお、Ｒ／Ｗ１から送信される無線信号に関しては、変調度が１００％であることにこだわる必要はないが、変調度が小さくなるほど、電波の干渉によるノイズ等が原因で、ＩＣタグ３が正しくデータを検波できない状況が多くなってしまうことが予想される。また、Ｒ／Ｗ１は１つであるのに対し、ＩＣタグ３は複数存在し、その製造コストも抑えることが重要である。ＩＣタグ３の受信データの検波精度を上げることは、その検波精度を上げるための回路の追加が必要になり、製造コストの増加につながってしまう。そのため、Ｒ／Ｗ１から送信される無線信号の変調度は、ＩＣタグ３がデータの検波を行い易い、変調度が１００％に近い方が望ましい。
【００９０】
続いて、図１１を用いて、本実施の形態１のＩＣタグ３から送信された無線信号を受信したＲ／Ｗ１の動作について説明する。図１１は、Ｒ／Ｗ１による受信した無線信号のデータ処理を示す。
【００９１】
図１１（ａ）は、Ｒ／Ｗ１が送信する無線信号を示す。ここでは、フレーム１〜３の無線信号が示されている。図１１（ｂ）は、ＩＣタグ３内の検波信号（パルス信号）を示す。図１１（ｃ）は、Ｒ／Ｗ１とＩＣタグ３の間の伝播路６における無線信号を示す。フレーム１およびフレーム３は、無変調（データ０）であり、フレーム２は、副搬送波によりＡＳＫ変調（データ１）されている。変調／無変調（データ１／データ０）の切替えは、図１１（ｂ）のパルス信号に同期して行われている。なお、図１１（ａ）〜（ｃ）は、図１０（ａ）、（ｂ）（ｈ）と、それぞれ同じ信号を示している。
【００９２】
図１１（ｄ）は、Ｒ／Ｗ１内の受信信号検出回路１５の出力を示す。第２のミキサ１５１およびＢＰＦ１５２によって、アンテナ端子１１を介して入力された信号成分の内、副搬送波の周波数成分（４００ＫＨｚ）のみが出力される。図１１（ｄ）に示すように、フレーム１および３の期間では、無変調であるため、信号は出力されていない（ｔ１〜ｔ３、ｔ７〜ｔ９）。一方、フレーム２の期間では、４００ＫＨｚの副搬送波によりＡＳＫ変調されているため、副搬送波の信号が出力されている（ｔ４〜ｔ６）。なお、搬送波が停止するフレームの端の部分では、非常に大きい振幅を有する信号が出力されている（ｔ０〜ｔ１、ｔ３〜ｔ４、ｔ６〜ｔ７、ｔ９〜ｔ１０）が、これは、Ｒ／Ｗ１が基準パルスのデータ信号を送信するために搬送波を停止した際に生じた切替えノイズによるものである。
【００９３】
図１１（ｅ）は、Ｒ／Ｗ１内のＡＳＫ検波出力を示す。ＡＳＫ検波回路１６は、受信信号検出回路１５の出力の信号振幅の大きさに応じた電圧を生成する。生成された電圧は、時定数回路へ入力され、平滑化された信号として出力される。ＡＳＫ検波出力は、フレーム１および３の期間（データ０が送信された期間）では、ｔ１（ｔ７）を経過後、徐々に上昇し、平滑化された結果、基準１の信号レベルに収束して安定化する（ｔ１〜ｔ３、ｔ７〜ｔ９）。一方、フレーム２の期間（データ１が送信された期間）では、ｔ４を経過後、徐々に上昇し、平滑化された結果、基準２の信号レベルに収束して安定化する。この基準１および基準２の信号レベルは、所定の閾値に対して、上下に分かれた信号レベルとなっている。
【００９４】
また、受信信号検出回路１５の出力の信号振幅の大きさに応じた電圧を時定数回路で平滑化するのは、電波の干渉等の影響を考慮したものである。図１１（ｄ）のｔ１〜ｔ３およびｔ７〜ｔ９の無変調期間をみると、理想的な信号として一定値で示しているが、実際の通信においては、一定値ではなく変動している。また、同様に、ｔ４〜ｔ６のＡＳＫ変調期間においても、理想的な信号として４００ＫＨｚのきれいな正弦波で示しているが、実際の通信においては、必ずしもこのようになるとは限らない。Ｒ／Ｗ１は、ＡＳＫ検波出力と所定の閾値とを比較することによって、データ０／データ１の判断を行っているが、比較をすべきＡＳＫ検波出力が一定値に安定しない状態では、その判断を行うことができない。そこで、ある程度の時定数を有する時定数回路を利用して信号を平滑化し、ＡＳＫ検波出力が安定化したところで、データ０／データ１の判定を行っている。特に、Ｒ／Ｗ１とＩＣタグ３との通信距離が長く、ＩＣタグ３から送信される無線信号の信号振幅が小さくなればなるほど、電波の干渉等の影響が顕著となり、十分に安定化したＡＳＫ検波出力をもってデータ０／データ１の判定をすることが、より正確なデータの送受信を行うという観点において重要となってくる。
【００９５】
なお、ＡＳＫ検波出力の安定化とは、出力の大きさがある一定値に収束して、その変化がほとんどなくなった状態を想定する。例えば、時定数回路の出力が９５％立ち上がったときを十分安定化したと判断しても問題がない場合には、Ｒ／Ｗ１は９５％立ち上がるのに要する時間を経過後、ＡＳＫ検波出力が安定化したと判断して、データ０／データ１の判定を行う。また、時定数回路の立ち上がり時間は、時定数τ＝ＣＲ（Ｃ：容量値、Ｒ：抵抗値）で決まるので、フレーム１の安定化に要する時間（ｔ１〜ｔ２）、フレーム２の安定化に要する時間（ｔ４〜ｔ５）、フレーム３の安定化に要する時間（ｔ７〜ｔ８）は、すべて同じ時間となる。
【００９６】
また、搬送波が停止するフレームの端の部分（ｔ０〜ｔ１、ｔ３〜ｔ４、ｔ６〜ｔ７、ｔ９〜ｔ１０）では、非常に大きい信号振幅となるため、本来は、ＡＳＫ検波出力は、急上昇する。しかしながら、急上昇してから基準１または基準２に向かって安定化するまでには、非常に時間がかかることになり、データ０／データ１の判定までに要する時間が増大することになる。そこで、この振幅の大きい信号の影響を防ぐために、当該信号振幅の大きい信号が入力されるフレームの端の期間には、ＡＳＫ検波回路１６をオフし、強制的にＡＳＫ検波出力を０に落とすことにしている。このようにして、ＡＳＫ検波出力が急上昇することを防いでいる。従って、ｔ０〜ｔ１、ｔ３〜ｔ４、ｔ６〜ｔ７、ｔ９〜ｔ１０のそれぞれの期間においては、ＡＳＫ検波出力は、０に落ち込んでいる。
【００９７】
図１１（ｆ）は、Ｒ／Ｗ１の受信データ（２値）出力を示す。信号処理回路１２は、図１１（ｅ）に示す閾値と入力されたＡＳＫ検波出力の信号レベル（基準１または基準２）との比較を行い、その結果を２値（データ０／データ１）で出力する。前述の通り、この比較（データ０／データ１の判定）のタイミング（ｔ２、ｔ５、ｔ８）は、ＡＳＫ検波出力が安定化してから行われる。また、データ信号が送信される（搬送波が停止される）期間には、ＡＳＫ検波回路１６はオフされるため、当然のことながら、当該比較は、ＡＳＫ検波出力の安定後から次のデータ信号を送信する前までに行わなければならない。図１１（ｆ）では、ｔ２およびｔ８のタイミングにおいて、基準１で安定化しているＡＳＫ検波出力と閾値とを比較してデータ０と判定し、信号レベルを‘Ｌ’レベルとしている。一方、ｔ５のタイミングにおいて、基準２で安定化しているＡＳＫ検波出力と閾値とを比較してデータ１と判定し、信号レベルを‘Ｈ’レベルとしている。
【００９８】
なお、図１１では、ＡＳＫ検波出力は、無変調期間を基準１で、ＡＳＫ変調期間を基準２で、それぞれ安定化すると説明したが、Ｒ／Ｗ１は、閾値とＡＳＫ検波出力（基準１または基準２）を比較するだけであるため、無変調期間を基準２で、ＡＳＫ変調期間を基準１で、それぞれ安定化するようにしてもよいことは言うまでもない。
【００９９】
ここで、図１２を用いて、ＩＣタグ３が基準クロックに同期して応答データをＲ／Ｗ１へ送信するＲＦＩＤシステムとＩＣタグ３が検波信号に同期して応答データをＲ／Ｗ１へ送信する本発明に係るＲＦＩＤシステムを比較する。図１２（ａ）〜（ｆ）は、ＩＣタグ３が基準クロックに同期して応答データを送信するＲＦＩＤシステムにおける通信処理を示す波形図を示す。また、図１２（ｇ）〜（ｌ）は、本発明に係るＲＦＩＤシステムにおける通信処理を示す波形図を示す。
【０１００】
図１２（ａ）および（ｇ）は、Ｒ／Ｗ１が送信する無線信号を示す。図１２（ｂ）および（ｈ）は、ＩＣタグ３内の検波信号（パルス信号）を示す。図１２（ｃ）および（ｉ）は、パルス信号に基づいて生成されるＩＣタグ３内の基準クロックを示す。図１２に示すように、基準クロックは、パルス信号の生成からＴ１の期間経過後に生成される。
【０１０１】
図１２（ｄ）および（ｊ）は、Ｒ／Ｗ１とＩＣタグ３との間の伝播路６の無線信号を示す。図１２（ｄ）のＩＣタグ３による応答データ送信タイミングは、ＩＣタグ３内の基準クロックに同期（図１２（ｄ）では基準クロックの立ち下がりエッジに同期）して行われている。一方、図１２（ｊ）のＩＣタグ３による応答データ送信タイミングは、ＩＣタグ３内の検波信号に同期（図１２（ｊ）では検波信号の立ち下がりエッジに同期）して行われている。
【０１０２】
図１２（ｅ）および図１２（ｋ）は、Ｒ／Ｗ１が受信した応答データのＡＳＫ検波出力を示す。ＡＳＫ検波出力は、伝播路６の無線信号振幅が小さい無変調期間では、閾値に対し下の信号レベルである基準１で安定化し、伝播路６の無線信号振幅が大きいＡＳＫ変調期間では、閾値に対し上の信号レベルである基準２で安定化する。また、データ信号が送信される（搬送波の送信が停止される）期間では、ＡＳＫ検波出力は、強制的に０に落とされる。なお、ＡＳＫ検波出力が安定化する時間（図１２（ｅ）では、ｔ２〜ｔ６、ｔ１１〜ｔ１３、図１２（ｋ）では、ｔ１〜ｔ３、ｔ５〜ｔ９、ｔ１１〜ｔ１３）をＴ２とする。図１２（ｆ）および（ｌ）は、ＡＳＫ検波出力と所定の閾値との比較により、２値（データ０／データ１）判定をおこなった結果を示す。
【０１０３】
図１２（ｅ）の波形では、ｔ１において、ＡＳＫ検波出力は、無変調期間の安定化する信号レベルである基準１向かって徐々に上昇する。しかし、ｔ２のタイミングで基準クロックが生成され、当該基準クロックに同期してデータ１の送信が開始されるため、ｔ２を境にＡＳＫ検波出力の傾きが変化し、今度は基準２に向かって上昇する。その後、ＡＳＫ検波出力が安定化したｔ６のタイミングで、データ１の取り込みが行われ、図１２（ｆ）が‘Ｌ’レベルから‘Ｈ’レベルに遷移する。
【０１０４】
さらに、図１２（ｅ）の波形において、データ１の取り込み後のｔ７において、データ信号が送信される期間に入り、ＡＳＫ検波出力が０に落ち込む。ｔ８になると、再びデータ１のＡＳＫ変調期間になり、ＡＳＫ検波出力は、基準２に向かって再上昇する。しかし、ｔ１１のタイミングで次の基準クロックが生成され、当該基準クロックに同期してデータ０の送信が開始されるため、ｔ１１を境にＡＳＫ検波出力が反転し、今度は基準１に向かって下降する。その後、ＡＳＫ検波出力が安定化したｔ１３のタイミングで、データ０の取り込みが行われ、図１２（ｆ）が‘Ｈ’レベルから‘Ｌ’レベルに遷移する。そして、次のデータ信号が送信されることにより、ｔ１４のタイミングで、ＡＳＫ検波出力は、０に落ち込む。
【０１０５】
このように、図１２（ａ）〜（ｆ）に係るＲＦＩＤシステムでは、ＩＣタグ３が応答データを送信するタイミングは、基準クロックに同期して行われ、Ｒ／Ｗ１が応答データを受信して当該応答データのデータ取り込み（データ０／データ１の判定）を行うタイミングは、ＡＳＫ検波出力が安定化した後（Ｔ２の期間経過後）から次のデータ信号が送信される前までに行われる。図１２（ｅ）では、「ｔ０（ｔ７）において、Ｒ／Ｗ１はデータ信号を送信」→「ｔ２（ｔ１１）において、ＩＣタグ３は基準クロックに同期してデータ１（データ０）を送信」→「ｔ６（ｔ１３）において、ＡＳＫ検波出力が安定化し、Ｒ／Ｗ１はデータ１（データ０）の取り込みを実行」→「ｔ７（ｔ１４）において、Ｒ／Ｗ１は次のデータ信号を送信」のような処理タイミングとなる。従って、データ信号の送信間隔（フレーム間隔（Ａ））は、応答データの送信トリガとなる基準クロックの生成時間（Ｔ１）と、ＡＳＫ検波出力が安定化するのに要する時間（Ｔ２）とにより決定される。換言すれば、「フレーム間隔（Ａ）＞Ｔ１＋Ｔ２」となる。
【０１０６】
一方、図１２（ｋ）の波形では、ｔ１（ｔ１１）において、ＩＣタグ３は、検波信号に同期してデータ０を送信し、ＡＳＫ検波出力は、無変調期間の安定化する信号レベルである基準１に向かって徐々に上昇する。また、基準クロックは、ｔ１（ｔ１１）からＴ１の期間経過後、ｔ２（ｔ１２）のタイミングで生成される。ＡＳＫ検波出力が安定化したｔ３（ｔ１３）のタイミングで、データ０の取り込みが行われ、図１２（ｌ）が‘Ｌ’レベルとなる。
【０１０７】
また、図１２（ｋ）の波形において、データ０の取り込み後のｔ４（ｔ１４）において、データ信号が送信される期間に入り、ＡＳＫ検波出力が０に落ち込む。ｔ５になると、ＩＣタグ３は検波信号に同期してデータ１の送信を開始するため、ＡＳＫ検波出力は、基準２に向かって上昇する。また、基準クロックは、ｔ５からＴ１の期間経過後、ｔ８のタイミングで生成される。ＡＳＫ検波出力が安定化したｔ９のタイミングで、データ１の取り込みが行われ、図１２（ｌ）が‘Ｌ’レベルから‘Ｈ’レベルに遷移する。そして、次のデータ信号が送信されることにより、ｔ１０のタイミングで、ＡＳＫ検波出力は、０に落ち込む。
【０１０８】
このように、図１２（ｇ）〜（ｌ）の本発明に係るＲＦＩＤシステムでは、ＩＣタグ３が応答データを送信するタイミングは、データ信号を検波して得られた検波信号（パルス信号）に同期して行われ、Ｒ／Ｗ１が応答データを受信して当該応答データのデータ取り込み（データ０／データ１の判定）を行うタイミングは、ＡＳＫ検波出力が安定化した後（Ｔ２の期間経過後）から次のデータ信号が送信される前までに行われる。図１２（ｋ）では、「ｔ０、ｔ１０（ｔ４）において、Ｒ／Ｗ１はデータ信号を送信」→「ｔ１、ｔ１１（ｔ５）において、ＩＣタグ３は検波信号に同期してデータ０（データ１）を送信」→「ｔ３、ｔ１３（ｔ９）において、ＡＳＫ検波出力が安定化し、Ｒ／Ｗ１はデータ０（データ１）の取り込みを実行」→「ｔ４、ｔ１４（ｔ１０）において、Ｒ／Ｗ１は次のデータ信号を送信」のような処理タイミングとなる。従って、データ信号の送信間隔（フレーム間隔（Ｂ））は、ＡＳＫ検波出力が安定化するのに要する時間（Ｔ２）のみで決定される。換言すれば、「フレーム間隔（Ｂ）＞Ｔ２」となる。
【０１０９】
なお、図１２においては、基準クロックの生成に要する期間Ｔ１とＡＳＫ検波出力が安定化するのに要する期間Ｔ２の関係を、Ｔ１＜Ｔ２としたが、適用するＲＦＩＤシステムによっては、Ｔ１＞Ｔ２の場合も考えられる。Ｔ１＞Ｔ２の場合には、データ信号の送信間隔（フレーム間隔（Ｂ））は、基準クロックの生成に要する期間Ｔ１のみで決定される。換言すれば、「フレーム間隔（Ｂ）＞Ｔ１」となる。
【０１１０】
ここで、図１２（ａ）〜（ｆ）に係るＲＦＩＤシステムのフレーム間隔（Ａ）と図１２（ｇ）〜（ｌ）の本発明に係るＲＦＩＤシステムのフレーム間隔（Ｂ）とを比較する。まず、Ｔ１＜Ｔ２の場合には、「（Ａ）＝Ｔ１＋Ｔ２＞Ｔ２＝（Ｂ）」の関係が成立することになるため、図１２（ｇ）〜（ｌ）の本発明に係るＲＦＩＤシステムのフレーム間隔（Ｂ）の方が、図１２（ａ）〜（ｆ）に係るＲＦＩＤシステムのフレーム間隔（Ａ）に比べて、Ｔ１に相当する時間、フレーム間隔を縮めるができる。その結果、Ｒ／Ｗ１とＩＣタグ３との間のデータ通信速度を速くすることができる。一方、Ｔ１＞Ｔ２である場合には、「（Ａ）＝Ｔ１＋Ｔ２＞Ｔ１＝（Ｂ）」の関係が成立することになるため、図１２（ｇ）〜（ｌ）の本発明に係るＲＦＩＤシステムのフレーム間隔（Ｂ）の方が、図１２（ａ）〜（ｆ）に係るＲＦＩＤシステムのフレーム間隔（Ａ）に比べて、Ｔ２に相当する時間、フレーム間隔を縮めるができる。その結果、Ｔ１＜Ｔ２の場合と同様、Ｒ／ＷとＩＣタグとの間のデータ通信速度を速くすることができる。
【０１１１】
以上の通り、本発明の実施の形態１では、ＩＣタグ３が送信する応答データは、Ｒ／Ｗ１が送信する無線信号に含まれるデータ信号を検波した検波信号（パルス信号）に同期して送信され、Ｒ／Ｗ１による受信したデータの取り込みは、次にＲ／Ｗ１がデータ信号を送信する前に行う。これにより、ＩＣタグ３からの応答データの送信タイミングとＲ／Ｗ１における受信した応答データの取り込みタイミングが、効率よく１フレーム内にフィッティングする。そのため、Ｒ／Ｗ１とＩＣタグ３とのデータ通信処理の効率化が図られ、その結果、データの送受信のスピードを決定するフレーム間隔を狭めることが可能となる。
【０１１２】
従って、近年の大量物流により、Ｒ／Ｗ１が一度の処理で認識・処理しなければならない商品（ＩＣタグ３）の個数が増加し、商品が搬送されるベルトコンベアの速度が速くなったとしても、本発明の実施の形態１に係るＲＦＩＤシステムを適用することによって、商品１個当たりに要する処理時間を減らし、より多くの商品の識別処理にすることに対応することが可能となる。
【０１１３】
実施の形態２
実施の形態１に係るＩＣタグ３が検波回路２３２の出力である検波信号に同期して応答データをＲ／Ｗ１へ送信するのに対して、実施の形態２に係るＩＣタグは、データ送信パルス生成回路の出力であるデータ送信パルスに同期して応答データをＲ／Ｗ１へ送信する。図１３は、実施の形態２に係るＩＣタグ４１のブロック図である。ここで、実施の形態１と同様の動作をするブロックについては、同一の符号を付して説明を省略する。
【０１１４】
図１３に示すＩＣタグ４１は、ＩＣチップ４およびアンテナ５から構成されている。ＩＣチップ４には、実施の形態１のＩＣタグ３と比較して、無線回路２２内にデータ送信パルス生成回路４２が追加されている点が相違する。データ送信パルス生成回路４２は、検波回路２３２が出力する検波信号を受けて、データ送信パルスを生成する。生成されたデータ送信パルスは、送信回路２４へ出力される。送信回路２４は、データ送信パルスに同期して応答データを送信する。
【０１１５】
また、データ送信パルス生成回路４２は、１フレーム期間中に検波回路２３２から複数の検波信号が入力された場合、その内の１個だけを選択して、データ送信パルスとして出力する機能を有する。換言すれば、データ送信パルス生成回路４２は、１フレーム期間中に送信回路２４へ入力される検波信号を１個に制限する機能を有する。従って、電波の干渉等が原因で検波回路２３２が１フレーム期間中に２個以上の検波信号を出力したとしても、データ送信パルス生成回路４２は、１フレーム期間中に１個のデータ送信パルス（１個に制限された検波信号）だけを出力する。
【０１１６】
図１４は、実施の形態２に係るＲ／Ｗ１とＩＣタグ４１との間の無線信号とＩＣタグ４１内の信号を示す。図１４（ａ）は、Ｒ／Ｗ１が送信した無線信号を示す。図１４（ｂ）は、ＩＣタグ４１が受信した無線信号を示す。図１４（ｃ）は、検波回路２３２が出力した検波信号を示す。図１４（ｄ）は、データ送信パルス生成回路４１が出力したデータ送信パルスを示す。
【０１１７】
図１４（ａ）〜（ｃ）に示すように、フレーム２の期間中には、Ｒ／Ｗ１は１個のデータ信号Ａを送信したのにもかかわらず、ＩＣタグ４１は、２個のデータ信号Ａおよびデータ信号Ｂを受信している。その結果、検波回路２３２は、２個の検波信号を出力する。データ信号Ｂは、電波の干渉等の原因により、ＩＣタグ４１がＲ／Ｗ１から送信されたデータ信号として誤って受信してしまったものである。このような場合、検波信号の出力をそのまま応答データの送信トリガとして利用すると、フレーム２の期間中に、Ｒ／Ｗ１へ２回にわたって応答データが送信されることになり、これがＲＦＩＤシステムの誤動作の原因となる可能性がある。
【０１１８】
しかしながら、図１４（ｄ）には、フレーム２の期間中には、１個のデータ送信パルスだけが出力されている。データ送信パルス生成回路４２は、フレーム２の期間中に検波回路２３２から出力された２個の検波信号から１個の検波信号を選択して、当該選択した１個の検波信号をデータ送信パルスとして出力する。すなわち、データ送信パルス生成回路４２は、データ信号Ｂに基づいたデータ送信パルスの生成を行わない。従って、応答データの送信トリガをデータ送信パルスとすることにより、１フレーム期間中に２回以上の応答データが送信されることを防止することができるようになる。
【０１１９】
以上の通り、本発明の実施の形態２では、ＩＣタグ４１が送信する応答データは、１フレーム期間中に２個以上生成されることがないデータ送信パルスに同期してＲ／Ｗ１へ送信される。すなわち、ＩＣタグ４１は、１フレーム期間に対して、１回のみの応答データを送信する。これにより、電波等の干渉が原因により、ＩＣタグ４１が誤ってデータ信号を認識してしまい、検波回路２３２が１フレーム期間中に複数の検波信号を出力したしても、これが原因で生じる応答データの送信エラーを回避することができ、ＲＦＩＤシステムが誤動作することを防止することが可能となる。
【０１２０】
なお、本発明の実施の形態に基づいて詳細に説明したが、本発明は、本発明の主旨を変更しない限り、種々の変形が可能である。例えば、上述の例では、内部に電源を有しないパッシィブ型のＩＣタグとして説明したが、内部に電源を有するアクティブ型のＩＣタグであってもよい。また、電力を十分生成できる状況での使用（Ｒ／ＷとＩＣタグとの距離が短い場合等）を考慮するならば、副搬送波を用いないＡＳＫ変調方式をとっても構わない。また、図３等では、送信データ（応答データ）は、制御回路２６から出力され送信回路２４へ入力されているが、記憶領域２７１に格納されたデータを応答データとしてＲ／Ｗ１へ送信する場合には、記憶回路２７から出力された読み出しデータを制御回路２６を介さずに直接応答データとして送信回路２４へ出力しても構わない。
【図面の簡単な説明】
【０１２１】
【図１】本発明の実施の形態１に係るＦＲＩＤシステムを示す図である。
【図２】本発明の実施の形態１に係るＲ／Ｗ１のブロック図を示す。
【図３】本発明の実施の形態１に係るＩＣタグ３のブロック図である。
【図４】本発明の実施の形態１に係るＲ／Ｗ１からＩＣタグ３へ送信される無線信号およびＩＣタグ３内の検波信号を示す図である。
【図５】本発明の実施の形態１に係るデータ信号処理回路２５内に存在し、検波信号をカウントするカウンタ回路を示す図である。
【図６】本発明の実施の形態１に係る基準パルスおよびデータパルスの判別方法と基準クロックの生成タイミングを示す図である。
【図７】本発明の実施の形態１に係る基準パルスおよびデータパルスの判別方法と基準クロックの生成タイミングを示す図である。
【図８】本発明の実施の形態１に係る基準パルスおよびデータパルスの判別方法と基準クロックの生成タイミングを示す図である。
【図９】本発明の実施の形態１に係るＩＣタグ３の無線回路２２の詳細な図である。
【図１０】本発明の実施の形態１に係るＩＣタグ３内の信号および伝播路６の無線信号を示す図である。
【図１１】本発明の実施の形態１に係るＲ／Ｗ１による受信した無線信号のデータ処理を示す図である。
【図１２】ＩＣタグ３の応答データ送信タイミングの違いに関する比較を示す図である。
【図１３】本発明の実施の形態２に係るＩＣタグ４１のブロック図である。
【図１４】本発明の実施の形態２に係るＲ／Ｗ１とＩＣタグ４１との間の無線信号とＩＣタグ４１内の信号を示す図である。
【図１５】従来のＩＣタグ５１を示すブロック図である。
【符号の説明】
【０１２２】
１            リーダ・ライタ（Ｒ／Ｗ）
２、５、５３        アンテナ
３、４１、５１        ＩＣタグ
４、５２          ＩＣチップ
６            伝播路
７            下り方向の無線信号
８            上り方向の無線信号
１１、２１        アンテナ端子
１２            信号処理回路
１３、２４        送信回路
１３１            第１の発振器
１３２            第１のミキサ
１４、２３        受信回路
１５            受信信号検出回路
１５１            第２のミキサ
１５２            バンド・パス・フィルタ（ＢＰＦ）
１６            ＡＳＫ検波回路
２２            無線回路
２３１            整流回路
２３２            検波回路
２４１            パルス列生成回路
２４２            変調回路
２４３            スイッチング回路
２４４            第２の発振器
２４５            論理積回路
２４６            トランジスタ
２５            データ信号処理回路
２６、５７        制御回路
２７            記憶回路
２７１            記憶領域
２７２、５９  チャージポンプ回路（ＣＰ）
２７３            メモリ制御回路
３１、３２、３３      フリップ・フロップ回路（Ｆ／Ｆ）
４２            データ送信パルス生成回路
５４            復調装置
５５            電源電圧生成部
５６            変調装置
５８            ＥＥＰＲＯＭ
ＶＤＤ            電源電圧
【図１】
2007272805.tif 000003
【図２】
2007272805.tif 000004
【図３】
2007272805.tif 000005
【図４】
2007272805.tif 000006
【図５】
2007272805.tif 000007
【図６】
2007272805.tif 000008
【図７】
2007272805.tif 000009
【図８】
2007272805.tif 000010
【図９】
2007272805.tif 000011
【図１０】
2007272805.tif 000012
【図１１】
2007272805.tif 000013
【図１２】
2007272805.tif 000014
【図１３】
2007272805.tif 000015
【図１４】
2007272805.tif 000016
【図１５】
2007272805.tif 000017