(57)【要約】      （修正有）【課題】動作の同調レンジにわたって位相跳躍を吸収する機能を含み、マルチモードで、低コストかつ確実に動作するＶＣＯを実現する。【解決手段】第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える。動的調整手段は第１及び第２のトランジスタの各接合部を跨ぐように結合した複数の容量性素子を備える。容量性素子は第１のコンデンサと直列に結合した可変容量ダイオード、及び可変容量ダイオードと直列に結合した第２のコンデンサを備える。【選択図】図２
2007181181.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第１のトランジスタと並列に接続された第２のトランジスタと、
第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、
第１および第２のトランジスタに結合した平面結合共振器回路網と、
前記平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える、チューナブル発振器。
【請求項２】
前記動的調整手段は第１および第２のトランジスタの各接合部を跨いで結合した複数の容量性素子を備える、請求項１に記載のチューナブル発振器。
【請求項３】
前記複数の容量性素子の各素子は関連するトランジスタ接合部からの内部静電容量より大きな静電容量を有する、請求項２に記載のチューナブル発振器。
【請求項４】
前記複数の容量性素子は、
第１のコンデンサと、
第１のコンデンサと直列に結合した可変容量ダイオードと、
前記可変容量ダイオードと直列に結合した第２のコンデンサとを備える、請求項２に記載のチューナブル発振器。
【請求項５】
前記平面結合共振器回路網は複数のスタブを備える、請求項１に記載のチューナブル発振器。
【請求項６】
第１および第２のトランジスタは、それぞれベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタであって、第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合しており、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合しており、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合している、請求項１に記載のチューナブル発振器。
【請求項７】
第１のトランジスタのコレクタ端子と第２のトランジスタのコレクタ端子との間に抵抗器を更に備える、請求項６に記載のチューナブル発振器。
【請求項８】
第１のトランジスタのベース端子と第２のトランジスタのベース端子との間に抵抗器を更に備える、請求項６に記載のチューナブル発振器。
【請求項９】
前記平面結合共振器回路網は第１および第２のトランジスタのベース端子に結合している、請求項６に記載のチューナブル発振器。
【請求項１０】
前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合している、請求項６に記載のチューナブル発振器。
【請求項１１】
前記ノイズフィードバック・バイアス回路網は、
電圧源と、
前記電圧源に結合した１対のトランジスタとを備えるとともに、
該ノイズフィードバック・バイアス回路網は第１および第２のトランジスタにバイアスを掛けるよう構成されている、請求項１に記載のチューナブル発振器。
【請求項１２】
第１および第２のトランジスタの出力に結合した緩衝増幅器を更に備える、請求項１に記載のチューナブル発振器。
【請求項１３】
第１のトランジスタとこの第１のトランジスタと並列に接続された第２のトランジスタとを備える並列構成の３端子装置と、
第１および第２のトランジスタに接続されたノイズフィードバック・バイアス回路網と、
第１および第２のトランジスタに結合した平面結合共振器回路網と、
各回路が第１のコンデンサ、可変容量ダイオードおよび第２のコンデンサを備える複数の直列回路とを備え、
各直列回路は前記並列構成の３端子装置の接合部のそれぞれの関連する接合部を跨いで接続されている、チューナブル発振器。
【請求項１４】
前記平面結合共振器回路網は複数のスタブを備える、請求項１３に記載のチューナブル発振器。
【請求項１５】
前記複数の直列回路の各回路はそれぞれの関連する接合部からの内部静電容量よりも大きな静電容量を有する、請求項１３に記載のチューナブル発振器。
【請求項１６】
第１および第２のトランジスタは、それぞれベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタであって、第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合しており、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合しており、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合している、請求項１３に記載のチューナブル発振器。
【請求項１７】
第１のトランジスタのエミッタ端子と第２のトランジスタのエミッタ端子との間に抵抗器を更に備える、請求項１６に記載のチューナブル発振器。
【請求項１８】
第１のトランジスタのベース端子と第２のトランジスタのベース端子との間に抵抗器を更に備える、請求項１６に記載のチューナブル発振器。
【請求項１９】
前記平面結合共振器回路網は第１および第２のトランジスタのベース端子に結合している、請求項１６に記載のチューナブル発振器。
【請求項２０】
前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合している、請求項１６に記載のチューナブル発振器。
【請求項２１】
前記ノイズフィードバック・バイアス回路網は、
電圧源と、
前記電圧源に結合した１対のトランジスタとを備えるとともに、
該ノイズフィードバック・バイアス回路網は第１および第２のトランジスタにバイアスを掛けるよう構成されている、請求項１３に記載のチューナブル発振器。
【請求項２２】
第１および第２のトランジスタの出力に結合した緩衝増幅器を更に備える、請求項１３に記載のチューナブル発振器。
【請求項２３】
送受信機と、
前記送受信機に結合したチューナブル発振器とを備え、
前記チューナブル発振器は、第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、前記平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える、通信装置。
【請求項２４】
前記動的調整手段は第１および第２のトランジスタの各接合部を跨いで結合した複数の容量性素子を備える、請求項２３に記載の通信装置。
【請求項２５】
前記複数の容量性素子の各素子はそれぞれの関連するトランジスタ接合部からの内部静電容量より大きな静電容量を有する、請求項２４に記載の通信装置。
【請求項２６】
前記複数の容量性素子は、
第１のコンデンサと、
第１のコンデンサと直列に結合した可変容量ダイオードと、
前記可変容量ダイオードと直列に結合した第２のコンデンサとを備える、請求項２４に記載の通信装置。
【請求項２７】
前記平面結合共振器回路網は複数のスタブを備える、請求項２３に記載の通信装置。
【請求項２８】
第１および第２のトランジスタは、それぞれのベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタであって、第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合しており、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合しており、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合している、請求項２３に記載の通信装置。
【請求項２９】
第１のトランジスタのエミッタ端子と第２のトランジスタのエミッタ端子との間に抵抗器を更に備える、請求項２８に記載の通信装置。
【請求項３０】
第１のトランジスタのベース端子と第２のトランジスタのベース端子との間に抵抗器を更に備える、請求項２８に記載の通信装置。
【請求項３１】
前記平面結合共振器回路網は第１および第２のトランジスタのベース端子に結合している、請求項２８に記載の通信装置。
【請求項３２】
前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合している、請求項２８に記載の通信装置。
【請求項３３】
前記ノイズフィードバック・バイアス回路網は、
電圧源と、
前記電圧源に結合した１対のトランジスタとを備えるとともに、
該ノイズフィードバック・バイアス回路網は第１および第２のトランジスタにバイアスを掛けるよう構成されている、請求項２３に記載の通信装置。
【請求項３４】
第１および第２のトランジスタの出力に結合した緩衝増幅器を更に備える、請求項１に記載のチューナブル発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本願は２００５年１１月２日に出願された米国仮特許出願番号60/732,787および２００５年１１月４日に出願された米国仮特許出願番号60/733,501を基礎として優先権を主張するものである。また、これらの特許出願の開示内容はこの参照により本願に含まれる。
【０００２】
［発明の分野］
本発明は、発信器、特に、動的な調整能力を有する発信回路に関する。
【背景技術】
【０００３】
電圧制御発振器（voltage controlled oscillator：ＶＣＯ）はＤＣ電圧を高周波（ＲＦ）電圧に変換するために使用することができるコンポーネントである。その出力信号の大きさはＶＣＯ回路のデザインに依存し、動作周波数は入力信号を提供する共振器によって決まる。クロック発生クロック再生回路（clock generation and clock recovery circuits）は一般的には位相ロックループ（phase locked loop：ＰＬＬ）内にあるＶＣＯを使用して外部参照（external reference）または受信データストリーム（incoming data stream）のどちらか一方からクロックを発生する。ＶＣＯはそのため多くの場合にＰＬＬの性能に不可欠である。また、ＰＬＬは一般的に通信ネットワーク構築において不可欠なコンポーネントであるとみなされる。というのは、発生したクロック信号は一般的には、基本的な情報がその意図した目的に使用できるように、その情報を伝送または再生（リカバリ）するために使用されるからである。ＰＬＬは通信を運ぶ搬送波周波数に通信機器が迅速にロックオン（lock-on）することを可能にするので、ＰＬＬは無線ネットワークにおいて特に重要である。
【０００４】
図１に電圧制御発振器（“ＶＣＯ”）１００の概略的構成を示す。本図のＶＣＯ１００は、トランジスタ１０２および２つのフィードバックコンデンサ１０４（トランジスタのベースとエミッタに跨って接続）および１０６（トランジスタのエミッタとグラウンドの間に接続）を含む。共振器１０８はコンデンサ１１０を介してトランジスタ１０２のベース端子に結合されている。同調回路網（tuning network）１１２はコンデンサ１１４を介して共振器１０８に結合されており、さらにコンデンサ１１４およびコンデンサ１１０を介してトランジスタ１０２のベース端子に結合されている。トランジスタ１０２のエミッタ端子はインダクタ１１６および抵抗器１１８を介して接地されている。トランジスタ１０２のコレクタ端子はインダクタ１２０および抵抗器１２２を介してＤＣ電源（“Ｖｃｃ”）１２４によってバイアスされている。トランジスタ１０２のコレクタ端子はインダクタ１２０および抵抗器１２６を介してトランジスタ１０２のベース端子に結合されている。トランジスタ１０２のベース端子は抵抗器１２８を介して接地されている。出力端子１４２はコンデンサ１４４を介してトランジスタのコレクタ端子と結合されている。
【０００５】
図示された同調回路網１１２は、図のように接続されたコンデンサ１３０、同調電圧源１３２、バラクタ（varactor）１３４、１対のインダクタ１３６、１３８およびダイオード１４０を含む。同調回路１１２は発振を所望の周波数に合わせる電圧可変リアクタンスを提供するよう構成されている。
【０００６】
非線形時変（ＮＬＴＶ：Non-linear, time varying）周波数変調は、同調レンジ（tuning range）におけるトランジスタ１０２の相互コンダクタンスおよび接合静電容量（Ｃｂｃ、ＣｂｅおよびＣｃｅ）の変化と、バイアス点、動作温度、動作周波数、発振器導通角（oscillator conduction angle）、および励振レベルの変動とに起因して発生し得る。適切なトランジスタ１０２を選択し、フィードバックコンデンサ（１０４および１０６）の値を最適化することによって、位相ノイズが低減する場合がある。しかしながら、位相のノイズのこのような低減は一般に単一の固定周波数に限られ、その周波数は一般にユーザ指定することはできない。さらに、本図の回路は異なる動作周波数（異なる共振器長が、対応する共振周波数に必要とされる）に対してユーザ指定可能ではない。
【０００７】
加えて、接合（能動装置）変調は新しい周波数にミキシングプロダクト（mixing products）を生成する可能性があり、その結果、発振器のスペクトルに位相ノイズが発生する。さらに、トランジスタ（バイポーラ及び／又はＦＥＴ）の接合静電容量は一般的に非線形に変化する。特に、トランジスタ（バイポーラ）のベース・コレクタ間静電容量はベース・コレクタ間電圧に応じて変化し得るとともに、一般的には素子を流れる電流とは無関係である。このため、ＶＣＯにおけるコレクタ・ベース間接合静電容量は１回のＲＦ発振周期の間も異なる容量値をとる。
【０００８】
位相跳躍（phase hit）は、信号源の位相のランダムで突発的で無制御の一瞬の変化として定義することができる。その現象は、振動または衝撃のほかに、温度変化によって異なる金属が異なる割合で膨張収縮することに起因する。発振器のパッケージと回路を縦横に走る音響振動であるマイクロフォニック雑音（maicrophonics）は位相および周波数の変化を引き起こすことがある。マイクロフォニック雑音は通常は分散（マイクロ及び／又はストリップ線路、ストリップ線路、サスペンデッドストリップ線路）メディア（distributed medium）におけるハイブリッド共振モードを使って処理される。
【０００９】
位相跳躍は一般的には滅多に起こらない。しかしそれらは高性能通信システムにおいて信号の劣化を引き起こす可能性がある。位相跳躍の影響は一般にデータ転送速度（data rate）とともに増大する。位相跳躍が通信システムにおける機器（例えば受信機）によって吸収できない場合には、リンクが失敗してデータ損失がもたらされる結果となる。結果として、位相跳躍を低減または消滅させるタスクが継続される。位相跳躍は、長年の間、通信機器を苦しめてきたが、今日の高速化する伝送速度は、位相跳躍の結果として失われる可能性があるデータ量を増大させかねないこの問題を際だたせる傾向にある。
【００１０】
共振器１０８としては、ＬＣ共振器、セラミック共振器、空洞共振器、誘電共振器、サファイア装荷空洞（ＳＬＣ：sapphire-loaded cavity）共振器、バルク超音波（ＢＡＷ）共振器、光電子（ＯＥ）共振器、ＹＩＧ（yttrium iron garnet）共振器、高周波微小電気機械システム（ＲＦ−ＭＥＭＳ）および平面（planar）共振器が含まれる。
【００１１】
ＬＣ共振器は一般的に複数のインダクタとコンデンサで構成され、低いＱ因子を有する。完全無損失な共振回路は一般に発振器として機能するが、真に無損失な素子は実現が困難である。集積型ＬＣ（インダクタ／コンデンサ）共振器を備えるＶＣＯの性能はＬＣ共振器タンクにおいて使用されるインダクタの低いＱ因子（quality-factor）のせいで苦しめられる。ＬＣ共振器タンクは限定された周波数でインダクタおよびコンデンサの間で電流または電圧を交換することによって発振するよう配置されたインダクタおよびコンデンサを含む。インダクタおよびコンデンサの損失抵抗は発振器においてエネルギーを消散する傾向があるので、ＬＣ共振器はエネルギーを失い、場合によっては発振を停止する。能動装置（３端子バイポーラまたはＦＥＴ）のエネルギー供給作用で現実のＬＣ共振器の有限なＱ因子が暗に意味するエネルギー損失を限られた時間で補償することは現実の発振器を構築する上で潜在的に興味をそそる方法である。しかしながら、能動装置によるこの方法で損失抵抗が補償されるとしても、能動装置に付随する固有の損失抵抗およびノイズ（サーマル、フリッカ、ショット・ノイズ、）はランダムなジッタおよびノイズを持ち込むことによってなおも発振クオリティを劣化させ、それにより発振純度（振動振幅および位相ノイズ）に影響を与える。
【００１２】
加えて、共振構造はフィードバックループにおける周波数が変わるときの周波数変動を補正かつ低減すべくその応答を変えて調整する。周波数変動に対する共振器出力応答の変化が大きくなるにつれ、補正も一般的に大きくなる。共振周波数の変化はＱ値の関数である。Ｑ値がより高くなれば、共振器は周波数変動に対してより影響されにくくなり、発振器出力周波数はより安定化する。発振器に高いスペクトル純度と安定した出力を与えるため、共振器は望ましくは、低ノイズ発振器に必要とされる高Ｑ値を有する。ＬＣ共振器タンク回路に関して言えば、Ｑ因子はＬＣ共振器タンクに蓄えられたエネルギーの、１発振サイクル当たりの等価損失抵抗器内で消散したエネルギーに対する比として定義される。このため、ＬＣタンク発振器内のインダクタは最小抵抗を有することが望ましい。残念ながら、オンチップインダクタは、基板抵抗と使用される金属の抵抗のため、一般に高い損失抵抗を有する。このため、オンチップインダクタは一般的に、マイクロ波周波数で比較的低いＱ因子を持つ。それゆえ、オンチップインダクタを使用する発振器の位相ノイズ性能は一般的に劣っており、一般的に、携帯電話機または衛星通信機器といった最新の無線機器には適していない。
【００１３】
例えば、従来のマイクロストリップ線路共振器は一般的には回路基板上でエッチングされ、その後で回路基板上を金属カバーで覆う。平坦なマイクロストリップ線路部分と金属カバーとの間の静電容量はカバー周波数シフト効果を引き起こす。より具体的に言えば、発振器周波数はノイズと振動によって引き起こされるカバーの微視的な動きによって変調された周波数であり、それにより、位相跳躍を引き起こし発振器の位相ノイズ性能として現れるマイクロフォニック雑音効果が生じる。
【００１４】
空洞共振器は一般的に、方形、シリンダ形、球形などを含む様々な可能な形状の導電性材料から形成される。空洞共振器は高Ｑ因子および低電力要件を満たす可能性があるが、それらは一般的にはそれらの大きなサイズのせいで実用的ではない。
【００１５】
誘電共振器は一般的にＢａＴｉ4Ｏ9とＺｒＳｎＴｉＯ4から作られる。これらの共振器は一般的に様々なモードで共振し、高Ｑ因子を示す。しかしながら、誘電共振器は一般的にはコストが高く、２ＧＨｚ未満の周波数を必要とする用途にはあまり有用ではない。サファイア装荷空洞（ＳＬＣ：sapphire-loaded cavity）共振器は一般的には高Ｑ因子を持つが、コストがかかる可能性がある。
【００１６】
バルク超音波（ＢＡＷ：bulk acoustic wave）共振器は一般的には３層構造（モリブデンの上部および下部電極層と、それらの層で挟み込まれた配向圧電性アルミニウム窒化物の中間層）を有する。ＢＡＷ共振器は一般的にはかなり良好なＱ因子を有する。しかしながら、それらは一般的に非常に温度に敏感で、そのために商業用途では通常は熱的安定化が求められる。
【００１７】
光電子（ＯＥ：optoelectronic）共振器は、一般的に高Ｑ因子を与える光学共振器システムを使用する。しかしながら、ＯＥ共振器の用途は一般的に、比較的高いはずみ（spurs）のほか周波数カバレッジにおけるギャップのせいで制限される。
【００１８】
ＹＩＧ共振器はイットリウム鉄ガーネット（Ｙ3Ｆｅ5Ｏ11）から作られ、一般的に比較的高いＱ因子を示す。しかし、ＹＩＧ共振器は一般的に動作周波数の比較的狭い帯域に制限される。平面共振器（例えば、リング、ヘアピン、マイクロストリップ螺旋、結合線路共振器など）は集積回路製造プロセスで実現可能であるが、一般的には非常に大きく、かつ低Ｑ因子を有する。
【００１９】
ＲＦ−ＭＥＭＳ用ＶＣＯ技術は無線通信システムを変革的に変える目前にある。例えばインダクタ、可変コンデンサ、および共振器などのＲＦ−ＭＥＭＳベースのＶＣＯコンポーネントは一般に、Ｑ因子、ノイズ、線形性、電力消費、サイズ、およびコストの面で優れた性能を与える。斯かる性能は一般に従来のアプローチでは実現することはできない。従ってこのことがＲＦ−ＭＥＭＳ用ＶＣＯを無線接続性のための第一候補にしている。しかしながら、ＭＥＭＳ装置は、ＩＣとは違って、特定の要件を満足するよう適切にパッケージされなければならない脆弱な可動部品を有する。これらの要件としては、取り扱いに対する保護と、電磁場遮蔽、近気密空洞密閉（near hermetic cavity seals）、低温プロセス、優れた熱交換、最小熱応力、およびＲＦ電気貫通接続（RF electrical feed through）が含まれる。
【００２０】
セラミックおよびＳＡＷ（弾性表面波）共振器は一般的には、現在の集積回路（ＩＣ）技術による製造に一般に適さない高価な部品である。現在のところ、セルラ送信機はセラミックまたはＳＡＷステージ共振器を除いては単一のＩＣチップ上に実装することができる。それゆえ、送信機のコストを低減し、それをＩＣチップへの組み込みにより適したものにするため、セラミックまたはＳＡＷベースの共振器を削除することが望ましい。セラミックまたはＳＡＷ共振器を削除する１つの方法は、平面共振器（planar resonator）を利用することである。しかし平面共振器は一般的には必要とされるＱ（クオリティ因子）を欠き、そのため、発振器の位相ノイズ性能を制限する。
【００２１】
位相ノイズを低減することと、広帯域同調性を実現することは、広帯域動作のための共振器の制御ループパラメータと動的負荷時のＱ因子の問題のせいで、正反対の要求と考えられてきた。抵抗損失、特にインダクタとバラクタにおける抵抗損失はとても重要で、タンク回路（tank circuit）のＱ因子を決める。これらの相反的だが望ましい発振器クオリティに取り組むいくつかの試みが存在している。発振器の位相ノイズを改善する１つの方法はＳＡＷ共振器部品やセラミック共振器部品といった高Ｑ共振器部品を取り入れることである。しかしこれらの共振器はマイクロフォニック雑音や位相跳躍を起こす傾向がより強い。また、これらの共振器は一般的に、同調レンジ上での温度および他のパラメータの変動による周波数ドリフトを補償するため、同調レンジが制限されている。
【００２２】
セラミック共振器（ＣＲＯ：ceramic resonator）ベースの発振器は、一般的に最大約４ＧＨｚまでの固定周波数で非常に低い位相ノイズ特性を有するので、無線用途において広く利用されている。ＣＲＯ共振器ベースの発振器は高Ｑ因子および低位相ノイズ性能を提供するものとしても知られている。一般的に、セラミック同軸共振器は、同軸孔が（プリズムの）縦方向に貫通して走りその一端部には電気コネクタが接続された直角プリズムとして形成された誘電体材料を含む。プリズムの内側と外側の表面は、前記電気コネクタに接続した一端部と場合によっては反対側の端部とを除いて、銅または銀などの金属で被覆されている。このようにして形成された装置は、キャパシタンス、インダクタンス、および損失抵抗を含んでおり損失抵抗が相殺された場合にＴＥＭ（transverse electromagnetic）モードで発振する共振ＲＦ回路を基本的に含む。
【００２３】
しかしＣＲＯ発振器は、制限された動作温度レンジと制限された同調レンジ（発振器回路の他のコンポーネントの許容差を補償するために行うことができる補正の量を制限する）を含むいくつかの欠点を有する。ＣＲＯは（ＣＲＯの外側の金属製ボディと発振器回路の他のコンポーネントとが温度変化によって異なる割合で膨張収縮するせいで）一般的に位相跳躍も起こりやすい。
【００２４】
その点において、回路設計者は時として上記問題を克服するために、デジタル的に実現されたＣＲＯ発振器を設計することを考える。さもなくば、大きな位相跳躍が起こり得る。加えて、新しいＣＲＯ発振器の設計は集積回路の設計と酷似しているので、非標準周波数を持つ発振器の開発では、発振器のコストに加えて、非反復エンジニアリング（ＮＲＥ：non-recurring engineering）コストが必要である。
【００２５】
モバイル通信市場の出現から、低コスト、小型、および電力効率の高いＲＦ回路モジュールの必要性にかなりの関心が集中している。第２および第３世代の無線システムが共存するには一般に、マルチモード（multi-mode）、多帯域（multi-band）、マルチスタンダード（multi-standard）のモバイル通信システムが必要である。このため、ユーザ指定可能な低コストでスペクトル純度が比較的高いチューナブルな信号源（例えば電圧制御発振器（ＶＣＯ）または発振器）が望まれる。幾つかのモードで動作する携帯電話機および無線装置は一般的に送受信周波数同士の間で切り替わり、そのため、切り替わった各帯域で低位相ノイズ性能が必要とされる。個別のＶＣＯが帯域を切り替えるために使用されることがあるが、この結果、例えば電力消費、部品数、重量およびコストが増大する。
【００２６】
より具体的には、携帯電話受信機は一般的に入力信号を処理するために特定の中心周波数を有するＶＣＯの利用を必要とする。マルチモードで動作するよう構成された携帯電話機において、マルチモードで受信信号を処理するため、携帯電話機には、それぞれのモードに関連した中心周波数を有する複数の個別のＶＣＯ回路が存在することが一般的に必要とされる。マルチモード電話機において複数のＶＣＯ回路を利用することによって、斯かる機器を実現するのに必要な部品数が増大し、斯かる回路は電話機を実現するのに使用される回路基板の貴重なスペースを占有する。複数の内蔵型ＶＣＯを利用することは、大きな回路構成、例えば必要な周波数帯域のための各々が位相ロックループを備えた内蔵型ＶＣＯ一式、を必要とするという不利な点も有する。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
このため、上述した問題を克服し、動作の同調レンジにわたって位相跳躍を吸収する能力を含む、発振器または発振器回路の性能を改善することができる方法および回路構成が必要とされている。加えて、マルチモードで、しかも追加の回路構成または複数の別個のＶＣＯの必要性を回避すると同時に、確実に動作することができるＶＣＯが必要とされている。
【課題を解決するための手段】
【００２８】
本発明の１つの形態として、第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網（noise feedback and bias network（ノイズフィードバック及びバイアス回路網））と、第１および第２のトランジスタに結合した平面結合共振器回路網（planar coupled resonator network）と、前記平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段と、を備えるチューナブル発振器（tunable oscillator）が提供される。
【００２９】
一部の態様において、前記動的調整手段は第１および第２のトランジスタの各接合部を跨ぐように結合した複数の容量性素子を備えることがある。前記複数の容量性素子の各素子は一般的にそれぞれの関連するトランジスタ接合部からの内部静電容量より大きな静電容量を有する。加えて、ほとんどの場合において、前記複数の容量性素子は、第１のコンデンサと、第１のコンデンサと直列に結合した可変容量ダイオード（tuning diode）と、前記可変容量ダイオードと直列に結合した第２のコンデンサとを備える。
【００３０】
一部の態様において、前記平面結合共振器回路網にはユーザ指定を可能にする複数のスタブ（stubs）が含まれることがある。
【００３１】
一部の態様では、本発明のチューナブル発振器の第１および第２のトランジスタは、それぞれベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタである。これらの態様において、第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合し、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合し、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合する。加えて、一部の態様では、ノイズ指数（noise factor）、高調波除去（harmonic rejection）および出力パワーなどを最適化するため、第１のトランジスタのコレクタ端子と第２のトランジスタのコレクタ端子との間の抵抗器および／または第１のトランジスタのベース端子と第２のトランジスタのベース端子との間の抵抗器が更に含まれることがある。
【００３２】
バイポーラ接合トランジスタを含む態様によっては、前記平面結合共振器回路網は第１および第２のトランジスタのベース端子に結合している場合がある。また、バイポーラ接合トランジスタを含む一部の態様では、前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合される。
【００３３】
前記ノイズフィードバック・バイアス回路網は、一部の態様において、電圧源と、前記電圧源に結合した１対のトランジスタとを含み、その電圧源が第１および第２のトランジスタにバイアスを掛けるようになっている。チューナブル発振器の一部の態様では、第１および第２のトランジスタの出力端子に結合した緩衝増幅器（buffer amplifier）が含まれることがある。
【００３４】
本発明のもう１つの形態では、並列構成の３端子装置（parallel configuration of three-terminal devices）を備えたチューナブル発振器も提供される。この並列構成の３端子装置は、第１のトランジスタとこの第１のトランジスタと並列に接続された第２のトランジスタとを含む。ノイズフィードバック・バイアス回路網が第１および第２のトランジスタに接続される。平面結合共振器回路網も第１および第２のトランジスタに結合される。本発明のチューナブル発振器は、各回路が第１のコンデンサ、可変容量ダイオードおよび第２のコンデンサを有する複数の直列回路を含む。各直列回路は前記並列構成の３端子装置の接合部のそれぞれの関連のある接合部を跨いで接続される。
【００３５】
態様によっては、前記平面結合共振器回路網は望ましくは当該発振器におけるユーザ指定を可能にする複数のスタブを含む。一部の態様によれば、前記複数の直列回路の各回路は関連する接合部からの内部静電容量よりも大きな静電容量を有する。
【００３６】
当該チューナブル発振器の一部の態様として、各々がベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタである第１および第２のトランジスタが含まれる。これらの態様では、第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合し、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合し、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合する。第１のトランジスタのコレクタ端子と第２のトランジスタのコレクタ端子との間に抵抗器を結合させることが可能である。同じく、ノイズ指数（noise factor）、高調波除去（harmonic rejection）および出力パワーなどを最適化するため、第１のトランジスタのベース端子と第２のトランジスタのベース端子との間に抵抗器を結合させることが可能である。
【００３７】
１対のバイポーラ接合トランジスタを含む態様において、前記平面結合共振器回路網は第１および第２のトランジスタのベース端子に結合する。１対のバイポーラ接合トランジスタを含む態様において、前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合する。
【００３８】
態様によっては、前記ノイズフィードバック・バイアス回路網は、電圧源と、前記電圧源に結合した１対のトランジスタを含む。これらの場合には、前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタにバイアスを掛けるよう構成される。
【００３９】
一部の態様として、当該チューナブル発振器は、第１および第２のトランジスタの出力に結合した緩衝増幅器を含む。
【００４０】
本発明の更に別の形態として、送受信機と、前記送受信機に結合したチューナブル発振器を備えた通信装置が提供される。またチューナブル発振器は、第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、前記平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを含む。
【００４１】
一部の態様として、前記動的調整手段は、第１および第２のトランジスタの各接合部を跨ぐように結合した複数の容量性素子を含む。一般的に、前記複数の容量性素子の各素子は、関連するトランジスタ接合部からの内部静電容量より大きな静電容量を有する。前記複数の容量性素子は、第１のコンデンサと、第１のコンデンサと直列に結合した可変容量ダイオードと、前記可変容量ダイオードと直列に結合した第２のコンデンサとを含むことができる。
【００４２】
前記平面結合共振器回路網は、一部の態様として、ユーザ指定可能性を容易にする複数のスタブを含む。
【００４３】
一部の態様では、第１および第２のトランジスタは、各々がベース端子、コレクタ端子およびエミッタ端子を有するバイポーラ接合トランジスタである。第１のトランジスタのベース端子は第２のトランジスタのベース端子に結合し、第１のトランジスタのコレクタ端子は第２のトランジスタのコレクタ端子に結合し、第１のトランジスタのエミッタ端子は第２のトランジスタのエミッタ端子に結合する。これらの態様において、第１のトランジスタのエミッタ端子と第２のトランジスタのエミッタ端子との間に抵抗器かつ／または第１のトランジスタのベース端子と第２のトランジスタのベース端子との間に抵抗器を結合させることができる。
【００４４】
複数のバイポーラ接合トランジスタを含む態様において、前記平面結合共振器回路網は一般的に第１および第２のトランジスタのベース端子に結合し、前記ノイズフィードバック・バイアス回路網は第１および第２のトランジスタのコレクタ端子とベース端子とに跨って結合する。
【００４５】
本発明の通信装置の一部の態様として、電圧源と、前記電圧源に結合した１対のトランジスタとを備えるノイズフィードバック・バイアス回路網が含まれる。このノイズフィードバック・バイアス回路網は、第１および第２のトランジスタにバイアスを掛けるよう構成される。
【００４６】
また一般的に、緩衝増幅器が、第１および第２のトランジスタの出力に結合する。
【００４７】
本発明の様々な観点によれば、その一般的な態様において、ここに開示される技術および構造は、ユーザ指定可能（user-definable）、低コスト、低位相跳躍、および比較的スペクトル純度の高い、多帯域チューナブル発振器を提供する。好ましい態様において、本発明のこの観点に基づいて実現されるキャリア回路は、６２２ＭＨｚ、１０００ＭＨｚ、および２４８８ＭＨｚのキャリア周波数に対して、キャリアからのオフセットが１０ｋＨｚで、一般的にはそれぞれ−１３８ｄＢｃ／Ｈｚ（キャリア周波数：６２２ＭＨｚ）、−１３４ｄＢｃ／Ｈｚ（キャリア周波数：１０００ＭＨｚ）、および−１２８ｄＢｚ／Ｈｚ（キャリア周波数：２４８８ＭＨｚ）より良い、改善された位相ノイズ性能を提供する。しかし本発明のこの観点に基づいて実現される発振器はこれらの周波数に限定されるものではなく、例えば第２、第３およびそれ以降の世代の無線システムで使用される他の周波数を含むことができる。位相ノイズの実現可能な改善は、市販されているセラミック及び／又はＳＡＷ（弾性表面波）共振器ベースの発振器よりも一般的に勝っている。従ってこれらの発振器はＳＡＷ及び／又はセラミック共振器ベースの発振器の代替物としての役割を果たすことができる。
【００４８】
本発明の他の観点によれば、ここに開示される技術および構造はＳＡＷ及び／又はセラミック共振器ベースの発振器のパワー効率が高くコスト効率が高い代替物を提供する。
【００４９】
現行のモバイル通信には数個の異なる周波数帯域が割り当てられている。最も広く利用されている帯域は、ほぼ４５０ＭＨｚ、９００ＭＨｚ、１８００ＭＨｚ、１９００ＭＨｚ、２１００ＭＨｚ、２５００ＭＨｚ、および５０００ＭＨｚのところに位置する。本発明の様々な観点によれば、単一でユーザ指定可能な比較的純度の高い、複数の異なる周波数帯域にわたる信号源が提供可能である。それらの周波数帯域は、既存およびそれ以降の世代の無線システムの両方を含むことができる。これとは対照的に、一般的に、同じ要件を満足するためには２つ以上のＳＡＷ及び／又はセラミック共振器ベースの発振器が必要とされる。
【００５０】
更なる観点において、本発明は、複数の３端子装置（バイポーラ及び／又はＦＥＴ）の接合静電容量、ノイズフィルタリング回路網、および平面結合共振器回路網のインピーダンス伝達関数を動的に変化させることを可能にすることによって、位相ノイズの低減を実現する。また、本発明の様々な観点に基づいて実現される回路は製造がより容易な比較的スペクトル純度の高い発振器を提供する。加えて、コンパクトでチップ形態に集積可能な発振器が実現できる。一部の態様では、追加的な特徴として、周波数の選択自由度、低コスト、低位相ノイズ、低位相跳躍、低電力消費、小型サイズ、電磁波干渉（ＥＭＩ）に影響されにくいこと、チップ形態に集積可能なこと、広い温度レンジにわたって安定していること、が実現される。
【００５１】
別の観点として、本発明は、比較的スペクトル純度が高く、しかも動的に調整されるハイブリッド共振モード回路網を含む発振器の製造方法を提供する。斯かる発振器は一般的にはコスト効率が高く、かつチップ形態に集積可能な小型パッケージで製造されることもある。
【００５２】
本発明の更なる観点によれば、位相跳躍は回路基板の埋込層（多層基板の中間層）に分散結合共振器回路網（distributed coupled resonator network）を実装することによって低減される。ＰＣＢ（プリント基板）の中間層に共振器を配置することで、カバーからの本来なら発振器性能を劣化させるマイクロフォニック雑音（microphonics）による影響が低減される。
【００５３】
一部の観点において、本発明はセラミック及び／又はＳＡＷ共振器ベースの発振器の、電力効率が高くコスト効率が高い代替物を提供する。加えて、本発明は、現行またはそれ以降の世代の無線システムに割り当てられる複数の異なる周波数帯域のためのユーザ指定される単一の純度の高い信号源を提供する。これらの利点は望ましくは、好ましい実施形態の記述で開示されるように、位相ノイズ性能が最適になる各出力信号周波数ごとに追加の共振（ハイブリッド共振モード）を動的に組み入れることによって、最適位相ノイズ性能が得られるよう共振周波数に対応する最適群遅延を各それぞれの出力信号周波数とマッチさせることによって実現できる。このようにして、より大きな群遅延特性を有する多帯域高Ｑ因子平面共振器が生成されることがあり、それにより、比較的広い同調レンジにわたって、よりシャープな共振とより低い位相ノイズ性能が可能となる。このことは通常、ＳＡＷ型、セラミック型、水晶型、および従来の平面型共振器（分散構造）ベースの発振器では実現することは不可能である。
【００５４】
別の観点において、本発明による回路構成は、マルチモード電話機に対して、複数の個別のＶＣＯの必要性をなくすのに役立つ。この点において、本発明の回路構成は小型でチップ形態に集積可能なＶＣＯにマルチバンド（多帯域）を提供する。
【００５５】
別の観点において、本発明による方法が提供される。この方法は一般に、タンク回路に可変無線周波数インピーダンスを与えることから成り、この可変無線周波数インピーダンスは、閉ループにおける最小ノイズ伝達関数が得られるよう選択的に追加の直列または並列の共振器回路網を負抵抗発生装置（バイポーラ及び／又はＦＥＴ）を跨ぐ可変接合静電容量と併せて使用することによって、動的に最適化される。
【００５６】
従来の電圧制御発振器は一般的には共振器を除いては基板上に取り付けられた部品（能動および受動）を有する。それゆえ、従来の電圧制御発振器は、大きな基板が共振器を必要なその他の部品と一緒に取り付けるために必要とされることから、通常は、不利な点として比較的サイズの大きな構造を有する。斯かる発振器は、共振器が発振器の外側の電磁場の影響を受けやすいという別の不利な点も有する。この不利な点については共振器を金属ケースその他でシールドすることによって克服できるが、シールドを付け加えた結果、発振器の全体のサイズが増大する。
【００５７】
別の観点において、本発明は、外部電磁場の影響を受けにくい共振器を有してもなお小型の電圧制御発振器を提供する。本発明のこの特徴は、できあがった構造が動的なハイブリッド共振モードで動作することが可能になるよう、複数の誘電体層で作られた基板上に形成された共振器を備える電圧制御発振器を提供することによって実現される。加えて、電子部品（能動および受動）が基板表面上に取り付けられるように、高Ｑインダクタとして有効に機能する導電性薄膜と電気ランド（electric landings）がそれぞれの誘電体層にまたがるビアホール（vias）を通じて形成される。
【００５８】
基板表面上の導電性薄膜および電気ランド（electric lands）は、最小位相跳躍およびノイズ性能に対する発振器ＲＦ電流の導通角および励振レベルの関数である追加的な強制共振（直列または並列）が存在する中での共振器の負荷（loading）を避けるように、導電性材料で実質的に充填された別のスルーホールまたはビアホールで互いに接続される。
【００５９】
本発明の別の観点は好ましい位相ノイズ性能のためのノイズの低減である。低ノイズＶＣＯは通常は低ＤＣバイアス電流を必要とするが、ＶＣＯの出力パワーは低く、それゆえ、高い出力パワーを得るための高電流動作の結果、高い位相ノイズが生じる。高いパワーレベルを獲得し、同時にＤＣバイアス電流をできるだけ低く保つため、トランジスタのＱ1が、並列接続された２つ以上のトランジスタとして導入され、それによりフィードバック静電容量がそれらと等量の接合静電容量（ベース・エミッタ間）によって除去及び／又は相殺され最適なノイズ伝達関数、延いては最小の位相ノイズ性能が実現されるようにする場合がある。このようにして、各トランジスタを流れるＤＣ電流が低減され（１対のトランジスタが使用された場合は半分）、その結果、全体のノイズレベルは同じ出力パワーレベルで動作する単一トランジスタの全体のノイズレベルよりも低くなる。並列接続されたトランジスタの数は、ＩＣ加工技術、必要な出力パワーレベル、および所望の同調帯域にわたる最適なノイズレベルと最適な導通角および励振レベルのための単一のトランジスタの最適なバイアス点に依存する。非定常解析（transient analysis）から、低利得で始まるＶＣＯの発振は高利得で始まるＶＣＯの発振よりも低いノイズを有する。それゆえ、本発明の１つの観点として、エミッタおよびフィードバックコンデンサを跨ぐ抵抗Ｒは、トランジスタ接合部を跨ぐコンデンサなどの他の素子と併せて、発振が始まる瞬間の利得を下げる。本発明は、コストのかかる高ＱセラミックおよびＳＡＷ共振器ベースの共振器と置き換わることができる高パワー低ノイズＶＣＯのための回路トポロジーを有利に提供する。抵抗、静電容量およびトランジスタバイアス電流の一般的な値はＶＣＯが動作周波数および必要とされる同調レンジに基づいて使用される特定の用途で決まる。本発明は、３端子能動装置（バイポーラ及び／又はＦＥＴ）の接合静電容量、ノイズフィルタリング回路網、平面結合共振器回路網の導通角、励振レベル、ノイズ伝達関数およびインピーダンス伝達関数を動的に変えることによって、位相ノイズの大きな低減を可能にする。
【００６０】
本発明の別の観点として、ＶＣＯを負荷から隔離して、それにより負荷インピーダンスの変化による任意の出力信号周波数の引き寄せ（pulling）を避けるための緩衝増幅器（buffer amplifier）が含まれる。最小ノイズ指数を実現するため、緩衝増幅器は緩衝段階で生じる高次相互変調歪みからの追加ノイズを避けるため可能な限り線形に動作する必要がある。
【００６１】
別の観点では、本発明は、小型でチップ形態で集積可能なスペクトル純度の高い発振器を製造するための方法を提供する。周波数の選択自由度、低コスト、低位相ノイズ、低電力消費、小型サイズ、チップ形態での集積可能性、および温度に対する安定性はこの技術を将来有望なものとし、次世代の高周波数移動体通信システムにとって魅力的である。そのシンプルさとかさばる共振器（ＳＡＷ及び／又はセラミック）が存在しないことから、本発明のＶＣＯは単一のＩＣチップ上に電力増幅器（パワーアンプ）と一緒に製造することが容易である。単一のＩＣチップ上に電力増幅器と一緒にＶＣＯを製造することで製造コストを大きく削減することができる。このアプローチはコストのかかるＣＲＯとＳＡＷ共振器を削除することができ、それゆえ、スペクトル純度の高いＶＣＯの性能が実現される。
【００６２】
本発明の別の観点として低位相ノイズＶＣＯが提供される。１つの態様として、ＶＣＯは、ＶＣＯ位相ノイズを低減する負抵抗発生装置（Ｑ1）と共振器構造（平面結合埋込層共振器）を備える。この態様の利点は他のＶＣＯと比べて比較的製造コストが低いことである。上述した技術を使用することによって、以前にはより複雑でコストのかかった例えばＳＡＷおよびセラミック共振器などの共振器でしか実現できなかった精度で超低ノイズ発振器が製造可能である。
【００６３】
本発明の別の観点として、現行およびそれ以降の世代の無線システムに割り当てられた複数の異なる周波数帯域のためのユーザ指定型で単一の高純度の信号源が提供される。これは以前では同じ要件を満足するために複数のＳＡＷ及び／又はセラミック共振器ベースの発振器を必要とした。この電圧制御発振器は、セラミックおよびＳＡＷ共振器ベースの発振器などの高Ｑ共振器と比較して位相跳躍が低減した低位相ノイズ信号源を提供する。
【００６４】
別の観点において、本発明は、位相跳躍の影響を受けずチップ形態の集積に適したスペクトル純度の高い発振器を製造するための製造方法またはプロセスを提供する。１つの態様として、高レートの位相差変化に伴うより低い周波数レンジ（約０．６ＧＨｚ乃至約５ＧＨｚ）は可能な最高レートの位相差変化と可能な最低挿入損失（insertion loss）を実現するよう設定される。挿入損失は信号が結合共振器などのデバイスを通過する際の電力損失量を表す。高レートの位相差変化と低挿入損失を示す回路網は高い無負荷Ｑを本質的に有する。本発明のＶＣＯの別の利点は従来のマイクロストリップ及び／又はストリップ線路結合共振器と比べて低い位相ノイズである。１つの態様として、低位相ノイズ性能は、スタブ（stubs）、動的に調整される接合静電容量（Ｑ１）、励振レベル（drive level）、およびエミッタに跨るノイズフィルタリング回路網を取り入れることによって、共振器のインピーダンス伝達関数を適切に設定することによって実現される。
【００６５】
本発明の別の観点として、位相跳躍が低い分散結合共振器（ＤＣＲ：distributed coupled resonator）ベースの発振器が提供される。１つの好ましい態様では、発振器はある周波数で共振するよう選ばれた共振構造とこの共振構造に並列接続された能動インピーダンスを含む。３端子装置によって生成される能動インピーダンスは更に、実振幅（real magnitude）を持つ負の実部と虚振幅（imaginary magnitude）を持つ虚部を有する。実振幅は虚振幅の関数であり、虚振幅は実振幅が共振器の損失を補償するとともに群遅延を改善するよう位相特性曲線の最大傾斜変曲点と一致するように選ばれる。共振器構造は好ましくは、埋込層内の分散メディアにおける共振器である。
【００６６】
本発明の別の観点として、共振器構造は発振器の望ましいまたは公称動作周波数未満の並列共振周波数を持つよう選ばれる。並列同調共振器（parallel tuned resonator）と併せて選択性スタブ（Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6、Ｓ7、Ｓ8）を組み込むことによって、発振周波数におけるインピーダンスレベルが改善され、それにより発振器回路の比較的大きな電圧振幅（voltage swing）と信号対ノイズ比の改善がサポートされる。本発明の更なる観点として、帯域上で直列および並列の共振状態を同時に調整するための位相要件を備えた広帯域発振器回路を生成するための方法が提供される。先述の観点は本発明によれば、第１の並列同調共振器を少なくとも第２の直列同調共振器および回路と周波数同期させる方法、並びに最急位相特性（steepest phase characteristics）を生み出し広いレンジにわたって調整可能な配置によって実現される。斯かる発振器は高インピーダンスモードで動作することができる。先述の課題は本発明によれば、第１の並列同調回路を第２の直列同調回路と独立に共振させて、それらの組み合わせによって改善された負荷時のＱを獲得するための方法によって解決される。
【００６７】
本発明の別の観点として、発振器／ＶＣＯ、例えば直列と並列の同調発振器、の位相ノイズを低減するための方法が提供される。本発明の更なる観点として、マイクロフォニック雑音、特に、位相跳躍が現実的な大きく成りつつある問題になっている通信装置内に使用される発振器／ＶＣＯにおけるマイクロフォニック雑音、を最小化するための方法が提供される。本発明の更なる観点として、通信システムで利用される例えば周波数合成器といった発振器回路内の位相跳躍が低減される。本発明の方法は温度差または部品のばらつきを補償するよう発振器／ＶＣＯを調整することを含む。
【００６８】
一般に、本発明に基づいて実施される共振器の回路トポロジーとレイアウトはそれが同調レンジにわたって一様な負抵抗をサポートし、多重結合分散共振器を含み、それにより時間平均された負荷時のＱを改善するよう選ばれる。斯かるトポロジーおよびレイアウトは同調レンジで位相跳躍を起こしにくい。
【００６９】
超低位相ノイズの最新技術に関しては、本発明の様々な観点によって、共振モード、負抵抗、ノイズフィルタおよび追跡出力フィルタの動的な追跡が可能となり、それにより発振器はベストな位相ノイズと低マイクロフォニック雑音が得られるよう帯域上で動的に調整される。さらに、基本構造は同じような種類の要件を有する他の用途に拡張できる。
【００７０】
ユーザにより多くの自由度を与えるため、電話機は周波数多帯域を使用して動作することが期待される。ここに開示された特定の形態の回路は現行およびそれ以降の世代の無線システムに割り当てられた異なる周波数帯域に対するユーザ指定可能な単一の純度の高い信号源を提供する。斯かる信号源によれば、複数のＳＡＷ及び／又はセラミック共振器ベースの発振器が多帯域性能をサポートする必要が避けられる。
【発明を実施するための最良の形態】
【００７１】
以下、添付図面を参照して本発明の実施の最良の形態を詳細に説明する。同様の参照符号は、同様の要素を示す。図２は本発明の実施の一形態による発振器２００のブロック図である。
【００７２】
図示された発振器２００は並列構成の３端子装置２０２（a parallel configuration of three-terminal devices）を含む。一部の実施形態において、３端子装置２０２は、例えばバイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistors）および／または電界効果トランジスタ（ＦＥＴ：field effect transistors）といったトランジスタを含む。斯かる実施形態において、トランジスタは各トランジスタの対応する端子を直接的または間接的に一緒に接続することによって互いに並列に接続される。図示された実施形態では、並列構成の３端子装置２０２はＢＪＴ（バイポーラ接合トランジスタ）を含む。こうして、並列構成の３端子装置はそれ自体で、共通のベース端子（Ｂ）、共通のコレクタ端子（Ｃ）、および共通のエミッタ端子（Ｅ）にそれぞれ対応する３つの端子を有する。
【００７３】
動的調整接合静電容量手段（dynamically tuned junction capacitance means）２０４（動的に調整される接合静電容量のための手段）は並列構成の３端子装置２０２の各接合部を跨いで結合されている。具体的には、動的調整接合静電容量手段２０４は、ベース・コレクタ間接合、ベース・エミッタ間接合およびコレクタ・エミッタ間接合をそれぞれ跨ぐように結合されている。動的調整接合静電容量手段２０４は並列構成の３端子装置２０２の各接合部を跨ぐ静電容量の動的調整を円滑に実施する。動的調整接合静電容量手段２０４は同調レンジにわたりノイズ性能を改善するために共振回路網と負抵抗発生装置のノイズインピーダンス伝達関数を動的に調整することによって高速収束も促す。
【００７４】
一部の実施形態では、動的調整接合静電容量手段の能動部分はトランジスタの内部接合静電容量を跨ぐように接続された容量性素子を含む。一般的に、各容量性素子はそれぞれの並列に接続される接合静電容量の値より大きな静電容量を有する。能動装置の接合部を跨ぐ線形可調静電容量（linear tunable capacitance）は温度変化のほか供給電圧変化による接合静電容量の変化を補償する。能動部分は最適なノイズ性能を得るために各それぞれのトランジスタを通過する動作バイス電流を低減するために並列に接続された複数のトランジスタを含むことがある。能動部分は、発振が始まるときのその能動部分の利得の低減およびノイズフィルタリングのために、トランジスタのエミッタを跨ぐＲＣ回路網とフィードバックコンデンサを更に含むことがある。
【００７５】
ハイブリッド共振モード（hybrid resonance mode）結合共振器２０６が並列構成の３端子装置２０２のベース端子に結合されている。複数のスタブ２０８がハイブリッド共振モード結合共振器２０６に結合されている。可変容量ダイオード回路網２１０がハイブリッド共振モード結合共振器２０６を介して並列構成の３端子装置２０２のベース端子に結合されている。
【００７６】
ノイズフィードバック・ＤＣバイアス回路網（ノイズフィードバック及びＤＣバイアス回路網）２１２が並列構成の３端子装置２０２のコレクタ端子とエミッタ端子に跨って結合されている。ノイズフィードバック・ＤＣバイアス回路網２１２は温度と供給電圧Ｖｃｃが変化したときに発振周波数の安定化を助ける。またノイズフィードバック・ＤＣバイアス回路網２１２は並列構成の３端子装置２０２のベース端子にノイズをフィードバックする。
【００７７】
ノイズフィードバック・ＤＣバイアス回路網２１２は動的調整追跡フィルタ・緩衝増幅器２１４を介して並列構成の３端子装置２０２のエミッタ端子に結合されている。
【００７８】
フィードバック回路網（feedback network）２１８は並列構成の３端子装置２０２のベース端子とエミッタ端子に跨って結合されている。フィードバック回路網２１８は動的利得安定化回路網（dynamic gain stabilization network）２２０にも結合されている。動的利得安定化回路網２２０は可変容量ダイオード回路網２１０とハイブリッド共振モード結合共振器（hybrid resonance mode coupling resonator）２０６を介して並列構成の３端子装置２０２のエミッタ端子とベース端子に跨って結合されている。結合共振器回路網２０６は、ノイズフィードバック・ＤＣバイアス回路網（noise feedback and DC Bias network）２１２に接続されたノイズインピーダンス伝達回路網（noise impedance transfer network）２２２に結合されている。並列構成の３端子装置２０２に関連した導通角（cinduction angle）を動的に追跡するための手段２２４は可変容量ダイオード回路網２１０とハイブリッド共振モード結合共振器２０６を介して並列構成の３端子装置２０２のベース端子とエミッタ端子に跨って結合されている。動的追跡ノイズフィルタ（dynamically tracking noise filter）２２６は並列構成の３端子装置２０２のエミッタ端子と可変容量ダイオード回路網２１０に結合されている。
【００７９】
発振器２００はここで述べるように動作し、動的調整追跡フィルタ・緩衝増幅器（動的調整追跡フィルタ及び緩衝増幅器）２１４を通じてＲＦ出力２１６を提供する。
【００８０】
一部の実施形態では、図示された回路は送受信機（図示されていない）に接続され、例えば無線電話機などの通信装置を構成する。１つの実施形態として、送受信機はデータを送受信するよう構成される。他の実施形態では、送受信機はデータを送信のみ、または受信のみ行うよう構成される。
【００８１】
図３に本発明の実施の一形態による発振器３００の概略回路構成を示す。
【００８２】
図示された発振器３００は、並列構成の３端子装置と接合静電容量を動的に調整するための手段を含む回路網３０２を含む。図示された３端子装置は１対のＮＰＮ型バイポーラ接合と３０４および３０６である。各トランジスタ３０４、３０６は付随するベース端子（“Ｂ”）、エミッタ端子（“Ｅ”）およびコレクタ端子（“Ｃ”）を有する。トランジスタ３０４、３０６は互いに並列に接続されている。具体的には、トランジスタ３０４のベース端子はトランジスタ３０６のベース端子に接続さており、トランジスタ３０４のコレクタ端子はトランジスタ３０６のコレクタ端子に接続さており、トランジスタ３０４のエミッタ端子はトランジスタ３０６のエミッタ端子に接続さている。従って、図示されたトランジスタ３０４、３０６は共通のベース端子、共通のコレクタ端子、および共通のエミッタ端子を共有する。
【００８３】
共通の端子によって指定される各接合部を跨いで２つのコンデンサと、その２つのコンデンサの間に可変容量ダイオード（バリキャップダイオード（varicap diode）またはバラクタダイオード（varactor diode）としても知られている）が配置される。例えばコンデンサ３０８、３１２および可変容量ダイオード３１０が共通のエミッタと共通のベースの間の接合部を跨いで結合される。特に、共通のエミッタはコンデンサ３０８に接続されており、コンデンサ３０８は可変容量ダイオード３１０のアノードに接続され、可変容量ダイオード３１０のカソードはコンデンサ３１２に接続され、コンデンサ３１２は共通のベースに接続されている。可変容量ダイオード３１０のアノードは伝送線路３１４を通じて接地されている。同様に、コンデンサ３１６、３２０および可変容量ダイオード３１８は共通のベースと共通のコレクタの接合部を跨いで接続されている。具体的には、共通のベースはコンデンサ３１６に接続されており、コンデンサ３１６は可変容量ダイオード３１８のアノードに接続されており、可変容量ダイオード３１０のカソードはコンデンサ３２０に接続されており、コンデンサ３２０は共通のエミッタに接続されている。可変容量ダイオード３１８のアノードは伝送線路３２２を通じて接地されている。同様に、コンデンサ３２４、３２８および可変容量ダイオード３２６は共通のエミッタと共通のコレクタの間の接合部に跨って接続されている。特に、共通のエミッタはコンデンサ３２６に接続されており、コンデンサ３２６は可変容量ダイオード３２６のアノードに接続されており、可変容量ダイオード３２６のカソードはコンデンサ３２４に接続されており、コンデンサ３２４は共通のコレクタに接続されている。可変容量ダイオード３２６のアノードは伝送線路３３０を通じて接地されている。コンデンサ３２８はコンデンサ３２９を介して接地されている。
【００８４】
図示された可変容量ダイオード３１０、３１８および３２６は一般に逆バイアスされるよう設定される。それらの可変容量ダイオード３１０、３１８および３２６における空乏ゾーンの幅は印加電圧とともに変化する。それらの可変容量ダイオードに付随する静電容量は空乏ゾーンの幅に関係しているので、可変容量ダイオード３１０、３１８および３２６の静電容量は印加電圧が変わると変化する。一般に、各空乏領域の幅は可変容量ダイオードに掛かる電圧の平方根に比例し、静電容量は空乏領域の幅に逆比例する。従って、与えられた可変容量ダイオードの静電容量はその可変容量ダイオードに掛かる電圧の平方根に逆比例する。接合電圧が変化すると、それに伴って接合部の静電容量も変化する。
【００８５】
図示された態様は、トランジスタ３０４、３０６のコレクタ端子の間に抵抗器５０２と、トランジスタ３０４、３０６のベース端子の間に抵抗器５０４も含む。１つの態様として、それらの抵抗器５０２、５０４はゼロ抵抗を有し、つまり関連する端子の間の直接接続を表す。他の態様では、図示された回路は非常に高い電力で動作することがあり得る。他の態様では、抵抗器５０４、５０６の抵抗値は有限である。それらの態様では、抵抗器５０４、５０６は位相ノイズの最小化を最適化する大きさにすることができる。加えて、抵抗器５０４、５０６の抵抗値は異なることができ、トランジスタ３０４にはトランジスタ３０６のバイアスとは異なるバイアスが掛かる。更に他の態様では、トランジスタ３０４、３０６のコレクタは互いに接続されておらず、異なるバイアス電圧源に接続される場合がある。
【００８６】
フィードバック回路網３３０は並列構成の３端子装置の共通のベースに結合されている。図示されたフィードバック回路網３３０は直列に接続されかつ接地された２つのコンデンサ３３２、３３４を含む。
【００８７】
ハイブリッド共振モード結合回路網３３６は並列構成の３端子装置の共通のベースにコンデンサ３３８を介して結合されている。図示されたハイブリッド共振モード結合回路網３３６は、複数のマイストリップ線路共振器３４０と、図のように相互に結合したスタブ３４２（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８）を含む。複数のスタブ３４２（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８）を含めることによって、広範なレンジの周波数が回路に提供される。図示されたハイブリッド共振モード結合回路網は回路におけるユーザ指定可能性も容易にする。
【００８８】
可変容量ダイオード回路網３４４は並列構成の３端子装置の共通のベースにコンデンサ３３８とコンデンサ３４６を介して結合されている。図示された可変容量ダイオード回路網３４４は、互いに並列に接続された１対のダイオード３４８、３５０を含む。それらのダイオード３４８、３５０のアノードは共通のベースに容量性結合されるとともに、インダクタ３５２と抵抗器３５４を介して接地されている。ダイオード３４８、３５０のカソードは２本の並列経路を通じて接地されており、それぞれの経路はダイオード３５６、３５８と、ダイオード３５６、３５８のアノードにそれぞれ接続されたインダクタ３６０、３６２を含む。ダイオード３４８、３５０のカソードはダイオード３５６、３５８のカソードに接続されている。ダイオード３４８、３５０、３５６、３５８のカソードは同調電圧源３６４にもインダクタ３６６と抵抗器３６８を介して接続されている。同調電圧源３６４の出力はコンデンサ３７０とコンデンサ３７２を介して接地されている。同調電圧源３６４の出力は抵抗器３７４、インダクタ３７６、およびコンデンサ３７８を介しても接地されている。コンデンサ３７８の接地されていない側は並列構成の３端子装置の共通のコレクタに抵抗器４０２、インダクタ４０４およびコンデンサ３２０を介して、そして抵抗器４０６、インダクタ４０８およびコンデンサ３２４を介して結合されている。加えて、同調電圧源３６４は抵抗器３８０に接続されており、抵抗器３８０はインダクタ３８２に接続されており、インダクタ３８２は４つのダイオード３８４、３８６、３８８、３９０のカソードに接続されている。それらのカソードは並列構成の３端子装置のベースにコンデンサ３９２と３３８を介して接続されている。４つのダイオード３８４、３８６、３８８、３９０のアノードは一緒に接地されている。それらは並列構成のコンデンサ３９４と抵抗器３９６にも接続されており、並列構成のコンデンサ３９４と抵抗器３９６は並列構成の３端子装置の共通のベースにインダクタ３９８と抵抗器４００を介して接続されている。
【００８９】
ノイズフィードバック回路４０７は並列構成のトランジスタ３０４、３０６の共通のコレクタに接続されている。ノイズフィードバック回路４０７は、共通のコレクタ端子に所定の電圧を印加することによってトランジスタ３０４、３０６にバイアスを掛けるために使用されるＤＣ電源４０９を含む。ノイズフィードバック回路４０７は、２つのトランジスタ４１０、４１２と、並列構成のトランジスタ３０４、３０６の共通のエミッタ端子の一部を共通のベース端子に結合させる付属回路素子も含む。図示されたトランジスタ４１０、４１２はｐｎｐ型バイポーラ接合トランジスタであるが、他のタイプのトランジスタが含まれる場合もある。
【００９０】
ＤＣ電圧源は抵抗器４１４に接続されている。抵抗器４１４はコンデンサ４１６を介して、そしてコンデンサ４１８を介して接地されている。抵抗器は抵抗器４２２と動的調整追跡フィルタ・緩衝増幅器回路網４２４を介して回路出力端子４２０にも接続されている。
【００９１】
ノイズフィードバック回路４０７において、トランジスタ４１２のコレクタはトランジスタ４１０のベースに接続されている。トランジスタ４１２のベースは抵抗器４１４を介してＤＣ電圧源４０９に接続されており、コンデンサ４１６を介して、そしてインダクタ４２６およびコンデンサ４２８を介して接地されおり、抵抗器４２２を介して動的調整追跡フィルタ・緩衝増幅器回路網に接続されている。トランジスタ４１２のエミッタは抵抗器４３０に接続さており、抵抗器４３０はインダクタ４２６とコンデンサ４２８の間に接続されている。抵抗器４３０は抵抗器４３２およびインダクタ４３４を介してトランジスタ４１０のエミッタに接続されている。抵抗器４３６とインダクタ４３４の間のノード（節点）はコンデンサ４３６を介して接地されており、インダクタ４３８を介してトランジスタ３０４および３０６の共通のコレクタ端子に接続されている。トランジスタ４１０のコレクタは並列構成のコンデンサ３９４および抵抗器３９６とインダクタ３９８との間のノードに接続されている。トランジスタ４１０のエミッタはインダクタ４３４に接続されている。
【００９２】
もう一度、並列構成のトランジスタ３０４、３０６に戻って説明する。共通のエミッタ端子は動的調整利得安定化・導通角回路網４４０（dynamically tuned gain stabilization and conduction angle network（動的調整利得安定化及び導通角回路網））に接続されている。具体的には、共通のエミッタは２つのコンデンサ４４２、４４６および抵抗器４４４に接続されている。コンデンサ４４２および抵抗器４４４は並列に接続されるとともにフィードバック回路網３３０のコンデンサ３３２と３３４の間の共通のノードに接続されている。コンデンサ４４６はダイオード４４８のカソードに接続されている。ダイオード４４８のカソードは直列接続された抵抗器４５０、インダクタ４５２および抵抗器４５４を介して並列構成の３端子装置・動的調整接合静電容量回路網（３端子装置及び動的調整接合静電容量回路網）３０２のインダクタ４５６にも接続されている。インダクタ４５６はダイオード３１０のカソードに接続されている。ダイオード４４８のカソードは直列接続された抵抗器４５０、インダクタ４５２、抵抗器４０２およびインダクタ４０４を介して並列構成の３端子装置・動的調整接合静電容量回路網３０２にも接続されており、またインダクタ４０４は回路網３０２のダイオード３１８のカソードに接続されている。ダイオード４４８のカソードは直列接続された抵抗器４５０、インダクタ４５２および抵抗器４０６を介して並列構成の３端子装置・動的調整接合静電容量回路網３０２のインダクタ４０８にも接続されている。ダイオード４４８のアノードは接地されている。
【００９３】
トランジスタ３０４、３０６の共通のエミッタは動的調整追跡ノイズフィルタ回路網４５８（dynamically tuned tracking noise filter network）にも接続されている。具体的には、共通のエミッタは動的調整追跡ノイズフィルタ回路網４５８内のインダクタ４６０とコンデンサ３２９に接続されている。インダクタ４６０は可変コンデンサ４６２を介して動的調整追跡フィルタ・緩衝増幅器回路網４２４（dynamically tuned tracking filter and buffer amplifier network（動的調整追跡フィルタ及び緩衝増幅器回路網））に結合されている。インダクタ４６０と可変コンデンサ４６２の間のノードはインダクタ４６４に接続されており、インダクタ４６４は複数の並列経路で接地されている。それらの経路には、抵抗器４６６を経由する経路、コンデンサ４６８を経由する経路、コンデンサ４７０とダイオード４７２を経由する経路、コンデンサ４７０とコンデンサ４７４を経由する経路が含まれる。コンデンサ４７０および４７４はダイオード４７２のカソードに接続されている。ダイオード４７２のカソードはインダクタ４７６および抵抗器４７８を介して動的調整利得安定化・導通角回路網（動的調整利得安定化及び導通角回路網）４４０内のダイオード４４８のカソードに接続されている。
【００９４】
動的調整追跡フィルタ・緩衝増幅器回路網４２４は演算増幅器４８０を含む。演算増幅器４８０の出力端子はインダクタ４８２に結合されており、インダクタ４８２は抵抗器４２２に接続されている。演算増幅器４８０の出力端子はコンデンサ４８４にも接続されている。コンデンサ４８４は可変コンデンサ４８６を介して接地されており、コンデンサ４８８を介して出力端子４２０に結合されている。
【００９５】
図４、図５、図６および図７は本発明の様々な実施形態による発振器を含むデバイスの回路レイアウトを示した図である。
【００９６】
図４にストリップ線路共振器（stripline resonator）５０３を含む発振器回路を有するデバイスのレイアウトを示す。ストリップ線路発振器５０３は２枚の平行なグラウンド層（ground planes）の間に挟み込まれた金属の平板ストリップを含む。基板の絶縁材料は誘電体として機能し得る。ストリップの幅、基板の層厚、基板の比誘電率は一般的に、伝送線路として働くストリップの特性インピーダンスを決定する。ほとんどの場合、中央の導体はグラウンド層との間に等しい間隔を置く必要はない。一般に、誘電体材料は中央の導体の上と下で異なる場合がある。
【００９７】
図示されたレイアウトの実施形態は近隣物体との浮遊結合（stray coupling）の影響を最小化するのに役立つ。２枚のグラウンド層は基本的に伝送線路導体を近隣本体の影響から遮蔽し、電磁場をグラウンド層の間の領域に閉じこめる役割を果たす。電子回路をストリップ線路で構築するため、２枚のグラウンド層の間には一般的に望ましい伝送線路導体が挟み込まれる。次いで構成部品が様々な伝送線路導体に接続される。
【００９８】
図示された実施形態は一般的に単一の動作周波数を含む用途に適している。
【００９９】
図５に埋込結合共振器５０５を含む発振器回路のレイアウトを示す。一部の実施形態として、位相跳躍は回路基板（多層基板の中間層）の埋込層に結合共振器を設けることによって低減される場合がある。ＰＣＢ（プリント回路基板）の中間層に共振器を配置することによって、発振器の性能を劣化させかねないマイクロフォニック雑音による影響が低減される。一般的に、図５に示したレイアウトの実現は位相ノイズをうまく制御することができる。
【０１００】
図６に発振器を含むデバイスの中間層のレイアウトを示す。中間層は３つの共振器５０７とスタブ（stubs）３４２（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８）を含む。スタブ３４２はユーザが発振器の動作パラメータを指定することを可能にする。具体的には、スタブ３４２により、ユーザは、発振器のインピーダンス、静電容量（キャパシタンス）、インダクタンスを調整することが可能である。図７に図６に示したデバイスの最上層のレイアウトを示す。
【０１０１】
直列および並列のスタブは多重結合共振器回路網の共振周波数と同調レンジを制御するのに役立ち、同一の発振器に組み込まれる。多重発振器の中心周波数はそれらの動作区間がオーバラップするよう選ばれる。スタブは共振器のＱ因子を最適化するのにも役立つ。図示された共振器構造はプリント基板の中間層に作り込まれ、その性能は最新無線周波数帯域全体（６００−５０００ＭＨｚ）にわたり一般的に１２５より大きなＱ因子（５０Ω負荷）を含む。
【０１０２】
図８に３つの異なる発振器レイアウトに対するＱ因子（５０Ω負荷）対周波数のプロットを示す。「非結合共振器（図４）」でラベルされた曲線は、図４のストリップ線路共振器と同じような非結合共振器（uncoupled resonator）を含むレイアウトを有する回路に対するものである。「結合共振器（図５）」でラベルされた曲線は同じような回路に対するものであるが、図５に示された結合共振器と同じような共振器を含むレイアウトを含む。「ＭＣＬＲ（多重結合線路スタブ調整型共振器（multi coupled line stubs-tuned resonators））」でラベルされた曲線は図６と図７に示されたレイアウトと同じような共振器レイアウトを含むレイアウトを有する回路に対するものである。図示したように、発振器のＱ因子は適切な共振器レイアウトを導入することで改善される場合がある。
【０１０３】
図９に、従来技術の発振器回路と図２の本願による発振器回路の、周波数に対する位相ノイズをプロットした曲線を示す。図には、各発振器回路ごとに、キャリア周波数が６２２ＭＨｚ、１０００ＭＨｚおよび２４８８ＭＨｚに対応する３本の曲線が示されている。図に示されているように、本願の図２による発振器回路は、各キャリア周波数で、１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚおよび１ＭＨｚにおいてより低い位相ノイズを示している。
【０１０４】
既に一般的に議論したように、共振器回路網のＱ因子は結合構造（誘導型及び／又は容量型及び／又はモード結合型）を導入することで改善可能である。例えば、図１０に２つの実質的に同一の共振器（ＥＭ結合を使用しない）の間の一般的な容量性結合構造を示す。図１０に示すように、これらの共振器は等価な並列ＲＬＣ回路網で表すことができる。図中、ＺｒとＺｃはそれぞれ共振器インピーダンスと結合回路網インピーダンスである。結合共振器回路網（図１０）の結合係数βは直列結合コンデンサ（Ｃｃ）の共振器コンデンサ（Ｃ）に対する比で定義できる。実効インピーダンスＺeffは次式で定義される。
【数１】
2007181181.tif 000003
ここでＩinは能動装置（バイポーラ及び／又はＦＥＴ）からの大信号電流である。Ｚc（ω）＞＞Ｚr（ω）に対して、かつＺr（ω）のＱ因子は十分大きいと仮定すると、式（１）の分母はＺr（ω）の帯域幅の中の周波数にわたって一様であると見なすことができる。結合アドミタンスはＹc（ω）＝ｊωＣｃで定義される。共振器アドミタンスは次式で与えられる。
【数２】
2007181181.tif 000004
【０１０５】
式（４）から、結合共振器の位相シフトは次式で与えられる。
【数３】
2007181181.tif 000005
【０１０６】
共振ポイントでは、Ｙeff（ω）の実部はゼロに減少する。このとき、共振周波数は以下のように記述することができる。
【数４】
2007181181.tif 000006
ここで：Ｑ0（非結合）＝ωＣＲp＝Ｒp／（ωＬ）、β＝Ｃc／Ｃ；０＜β＜１
【０１０７】
式（５）から、図１に示した容量性結合共振器回路網のＱ因子は次式で与えられる。
【数５】
2007181181.tif 000007
【０１０８】
式（８）および式（９）から、弱結合（β＜＜１）に対しては、Ｚｃの値が大きいために減衰が高くなり得る。それゆえ、Ｑ因子の倍増と最小位相ノイズ性能に必要とされる許容減衰との間にはトレードオフが存在する。
【０１０９】
広帯域調整可能性を実現するため、結合係数βは、同調レンジにわたり低ノイズ性能を実現するよう可変容量ダイオードを使用して結合コンデンサＣｃ（図１０参照）を変えることによって、同調レンジにわたり動的に調整することができる。
【０１１０】
式（９）からは、負荷時のＱ因子（ＱL）は結合コンデンサＣcの値を下げることによって最大化することができる。それゆえ、負荷時のＱ因子の上限は結合係数βに依存する。集積回路技術を用いて高い周波数に対してより低い値の結合コンデンサを作ることは一般に困難とされている。
【０１１１】
図１１に一般的な自己結合共振器（self-coupled resonators）を示す。図示したように、斯かる共振器は、それぞれの長さｌ1およびｌ2（ｌ1，2＝λ0／４±Δｌ）が異なる開放スタブ（open stubs）を並列に組み合わせたものを含む場合がある。λ0は共振周波数における波長である。２つの同等でない平面開放スタブはｆ0より上とｆ0より下の共振周波数を示し、共振器の長さは集中結合素子（lumped coupling element）の挿入なしに結合構造を実現するために対称的に±Δｌ（Δｌ＜＜λ0）だけオフセットしている。結合係数βは集中結合素子（コンデンサ／インダクタ）を使用することなくΔｌの値を変えることによって制御することができ、それにより結合共振器の負荷時のＱ因子を最適化することができる。
【０１１２】
自己結合平面スタブ調整型共振器（図１１）の入力アドミタンスＹi（ω）は次のように書かれる。
【数６】
2007181181.tif 000008
上式において、Ｙ0、Ｚ0、νp、φ、γ（ω）、Ｇi（ω）およびＢi（ω）はそれぞれ、特性アドミタンス、特性インピーダンス、位相速度、位相シフト、伝搬定数、入力コンダクタンス、入力サセプタンスである。
【０１１３】
式（１３）から、Ｒpは次式で与えられる。
【数７】
2007181181.tif 000009
【０１１４】
式（１２）と式（１４）から、ＣpとＬp（図１１参照）は次式で与えられる。
【数８】
2007181181.tif 000010
【０１１５】
式（１６）、式（１８）、および式（１９）から、βおよびＱ因子は次式で与えられる。
【数９】
2007181181.tif 000011
【０１１６】
式（１６）〜式（１９）から、Ｒp、Ｃp、Ｌp、βおよびＱLは開放スタブ調整型共振器のオフセット長±Δｌの値に依存することがわかる。
【０１１７】
上で議論した開放スタブ自己結合平面共振器（open stubs self-coupled planar resonators）に加え、本発明の１つの実施形態として、短絡スタブ自己結合共振器（shorted stubs self-coupled resonators）も使用されることがある。図１２にそれぞれの長さｌ1およびｌ2（ｌ1，2＝λ0／２±Δｌ）が異なる２つの同等でない短絡スタブ（shorted stubs）を並列に組み合わせたものを示す。λ0は共振周波数における波長である。２つの同等でない平面短絡スタブはｆ0より上とｆ0より下の共振周波数を示し、共振器の長さは集中結合素子（lumped coupling element）の挿入なしに結合構造を実現するために対称的に±Δｌ（Δｌ＜＜λ0）だけオフセットしている。図１２に示すように、短絡スタブは共振器にＤＣバイアスが掛かっていないときに取り除くことができるＤＣ遮蔽コンデンサで終端する場合がある。共振特性は基本的に開放スタブ共振器（ｌ1，2＝λ0／４±Δｌ）に類似している。短絡スタブ（ｌ1，2＝λ0／２±Δｌ）の共振器パラメータ（無負荷Ｑ：Ｑ0、負荷時のＱ：ＱL、および結合係数：β）は次式で与えることができる。
【数１０】
2007181181.tif 000012
【０１１８】
図１３は、本発明の実施の一形態による、結合短絡スタブ・マイクロストリップ線路共振器型発振器を構成する１０００ＭＨｚで動作する回路を示している。
【０１１９】
図１４に、単一の非結合短絡スタブ共振器（「共振器１」）と自己結合短絡スタブ共振器（「共振器２」）に対する位相ノイズのプロットを示す。図示したように、このプロットから、自己結合短絡スタブ共振器（「共振器２」）の１０ｋＨｚオフセットでの位相ノイズは単一の非結合マイクロストリップ線路スタブ調整型共振器（「共振器１」）と比較すると約８ｄＢだけ減少することがわかる。マイクロストリップ線路スタブ調整型共振器ベースの共振器回路は一般的に、マイクロフォニック雑音の原因になる周囲環境の変化にかなり敏感であり、従って位相跳躍に対して敏感である。平坦なマイクロストリップ線路部分とカバーとの間の静電容量は一般的に大きなカバー周波数シフト効果を引き起こす。加えて、発振周波数は一般的に、ノイズと振動によって引き超されるカバーの微視的な動きによって変調され、ＰＬＬ回路において位相跳躍を引き起こすマイクロフォニック雑音効果が発生する。それらの効果を低減する１つの方法は、平坦なマルチモードの埋込結合スタブ調整型共振器をストリップ線路領域に設けることである（というのはそれらは二重グラウンド層アーキテクチャによる自己遮蔽であるから）。図６および図７に多層ＰＣＢ（６層）における１０００ＭＨｚ発振器のレイアウトを示す。
【０１２０】
図６と図７の発振器回路およびレイアウトは位相跳躍に影響されにくいが、同調レンジは制限されている。さらに、動作周波数は一般的には短絡スタブストリップ線路共振器の長さに依存する。ここに開示された技術と構造は、位相ノイズ性能を改善するためにハイブリッドモード（直列と並列の共振モード）の対応する複数の短絡スタブ（Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6、Ｓ7、Ｓ8）を組み込んだ周波数がユーザ指定される発振器を提供する。
【０１２１】
図１５は自己結合短絡スタブ共振器型発振器（self-coupled,shorted-stubs resonator oscillator）の構成図である。
【０１２２】
図１６はユーザ指定ハイブリッド調整型発振器（user-defined, hybrid-tuned oscillator）のレイアウトである。
【０１２３】
図１７は、本発明による発振器の位相ノイズを、直列、並列、およびハイブリッド共振モードで、一般的な１ＧＨｚ（１０００ＭＨｚ）発振器と比較したときの違いがキャリアからの１０ｋＨｚオフセットで−１２２ｄＢｃ／Ｈｚ、−１２６ｄＢｃ／Ｈｚ、および−１３５ｄＢｃ／Ｈｚであることを示している。
【０１２４】
既に議論したように、ＳＡＷ（弾性表面波）ベースの共振器は一般的には比較的高いＱ因子（quality factor）を有することが知られており、約３０００ＭＨｚまでの決まった周波数で一般に比較的低い位相ノイズで特徴付けられる。しかしＳＡＷ共振器は一般にマイクロフォニック雑音に敏感である。既に指摘したように、マイクロフォニック雑音は発振器パッケージおよび回路を縦横に走る音響振動であり、位相跳躍につながるノイズおよびジッタをもたらす。一部の好ましい実施形態では、本発明は望ましくは、マイクロフォニック雑音に関連する問題を、分散（マイクロストリップ線路、ストリップ線路、サスペンデッドストリップ線路）メディアにおける最適なハイブリッド共振モードを利用する回路またはデザイントポロジーを通じて克服する。
【０１２５】
加えて、本発明の１つの観点によれば、位相跳躍は位相ノイズ性能および同調レンジ性能をあまり犠牲にすることなく低減させることができる。本発明の観点に基づいて設計された回路は同調帯域にわたりノイズ性能を最適化するように分散結合共振器／インダクタと負抵抗発生装置（バイポーラ及び／又はＦＥＴ）の接合静電容量を動的に調整することによって高速収束をサポートする。例えば、直列調整回路網（series tuned network）をノイズ相殺回路網と併せて導入することによって共振器回路網の位相特性の変化を引き起こし、並列調整発振器回路（parallel tuned oscillator circuit）のノイズ伝達関数を大きな群遅延と急峻な位相勾配に向けて動的に修正することで、与えられた導通角と励振レベルに対して発振器の実効負荷時のＱを増大させる。
【０１２６】
マイクロストリップ発振器回路は一般的にマイクロフォニック雑音の原因になる周囲環境の変化にかなり敏感である。マイクロフォニック雑音および他のタイプの干渉に関連する問題が理由で、発振器回路を設計する際にはストリップ線路共振器がしばしばマイクロストリップ共振器の代わりに利用される。というのはストリップ線路共振器は二重グラウンド層アーキテクチャにより自己遮蔽しているからである。設計者がマイクロストリップではなくストリップ線路を選ぶときに直面するトレードオフはより低いＱとより高い静電容量（キャパシタンス）である。ストリップ線路が示すより低いＱとより高い静電容量はストリップ線路を組み込んだ発振器回路の同調レンジをマイクロスストリップ共振器を使用するときと比べて狭める。マイクロストリップ線路またはストリップ線路を使用する発振器を設計する際に遭遇する別の問題はそれらが発振器の回路基板上の貴重なスペースを占有してしまうことである。
【０１２７】
ストリップ線路およびマイクロストリップ線路は、マイクロ波回路において、個別の回路素子を相互接続し様々な変換機能を実行するために使用することができる特性の良い伝送線路導体を提供するために、ますます利用されつつある。しかし両方の技術とも様々な欠点に悩む。マイクロストリップ線路は一般に、導電性グラウンド層の上に間隔を置いて配置された平面伝送線路導体で形成される。そのようにして形成された伝送線路のインピーダンスおよび速度係数（velocity factor）は、周辺材料の誘電特性、平面導体の幅、およびその導体のグラウンド層からの間隔といったファクタによって決定される。自由空間では、マイクロストリップ線路はうまく機能する。しかし実際の用途では、その働きは伝送線路導体と近隣物体との間の浮遊結合（stray coupling）によってしばしば正常な機能が損なわれる。導体の上を異物（foreign objects）まで延在するフリンジ電磁場は、回路性能に与える間接的な望ましくない影響とともに、伝送線路のインピーダンスおよび速度係数に不規則性をもたらす。
【０１２８】
マイクロストリップ線路とは対照的に、２枚のグラウンド層の間に配置された平面伝送線路導体は一般にストリップ線路を特徴付ける。斯かる構成は近隣物体との浮遊結合の問題が回避されるという点でマイクロストリップ線路を超えた大きな利点をもたらす。マイクロストリップ線路構成で省略される第２グラウンド層は伝送線路導体を近隣物体の影響から遮蔽し、電磁場をグラウンド層の間の領域に閉じこめる役割を果たす。電子回路をストリップ線路技術を使って構築するには、最初に望ましい伝送線路導体が２枚のグラウンド層の間に挟み込まれなければならない。これは、通常、カスタム積層組立品の製造によって遂行される。次に様々な伝送線路導体に構成部品が接続されなければならない。この工程は、伝送線路導体が２枚のグラウンド層から必要に応じて隔離されるという事実によって複雑化される。埋め込まれた伝送線路に外部の部品を接続するために上下にグラウンド層を貫通して延びる絶縁された導体が利用できるが、その一方で付属回路（attendant circuit）はかなり複雑になる。このためストリップ線路回路の製造は対応するマイクロストリップ回路の製造と比べてずっと難しくなる。
【０１２９】
ストリップ線路に伴う現実的な難しさを考慮して、マイクロストリップ線路が大半のマイクロ波回路用途に利用される。しかし用途によっては、伝送線路導体と異物との間の、どんなマイクロストリップ線路構成でも起こることが予測されるわずかな浮遊結合でも問題を起こすことがあり得る。マイクロストリップ線路は結合した伝送線路に沿って伝搬する電磁場の分散にも悩まされる。平面ストリップ導体を下る信号には周辺電磁場が伴う。導体の一方の側では、この電磁場は導体とグラウンド層との間の誘電体領域を伝搬する。しかし他方の側では、この電磁場は空中を伝搬する。これら２つの電磁波の速度は異なる。その結果、電磁波が導体の端部まで伝搬し終わる時間までに入力信号の２つの位相がずれた信号への分散が生じ、それにより群遅延（group delay）が変動して時間平均の負荷時のＱの低下につながる。
【０１３０】
本発明の一部の観点では、Ｑをほとんど劣化させることなく所望の共振周波数が調整可能であり製造処理の方法においてあまり要件を課さない平面結合共振器（planar-coupled resonator）が提供される。この共振器は６００ＭＨｚから始まり５０００ＭＨｚまでの多帯域周波数動作を可能にする。ＶＣＯの従来のマイクロストリップ線路及び／又はストリップ線路共振器において、共振周波数は共振器の長さに依存し、同じ共振構造が他の周波数帯域で使用された場合にはＱの値の劣化が生じる。本発明の一部の実施形態では、共振器の全体の寸法が変わらないと同時に実効的な動的Ｑ因子の劣化なく多帯域共振を示す平面結合共振器が提供される。加えて、製造処理行程の数が低減され、その結果、集積型最新無線通信システムのコスト効率の高い製造方法が提供される。
【０１３１】
従来の発振器に関して言えば、ノイズは通常、負抵抗発生能動装置（バイポーラ及び／又はＦＥＴ）の、ＮＬＴＶ（non linear time variant）相互コンダクタンス（ｇm）と接合静電容量（Ｃbc、Ｃbe、およびＣce）から生じる出力信号の低周波変調に起因して発生する。本発明の一部の態様では、その問題はノイズインピーダンス伝達関数を最適化してＮＬＴＶ周波数変調を動的に最小化することにより処理される。従って、本発明の観点によれば、異なる動作周波数帯域に対する同調レンジにわたる位相ノイズは低減される可能性がある。
【０１３２】
一部の観点では、本発明はＶＣＯにおける動作周波数帯域での静電容量の非線形変化の影響を低減かつ／またはゼロにし、それによりＶＣＯにおけるノイズ変調を低減する。加えて、一部の態様では、非線形トランジスタ静電容量の影響は実質上相殺される場合がある。さらにその点について、本発明は同じ発振器回路が現行およびそれ以降の世代の無線システムに割り当てられた周波数帯域といった複数の異なる周波数帯域で使用できるよう非線形接合静電容量（Ｃbc、Ｃbe、およびＣce）の変動を最小化かつ補償する。これはさもなくば同じ要件を満たすために複数のＳＡＷ及び／又はセラミック共振器ベースの発振器を提供する必要性を有利に避ける。これはトランジスタの接合静電容量を跨ぐように可調コンデンサを加えることによって遂行され、バイアス点、温度、動作周波数、発振器導通角、および励振レベルの変化に起因する接合静電容量（Ｃbc、Ｃbe、およびＣce）の影響が、与えられた共振周波数に対して最適なノイズ伝達関数を与えるための方法で大きく低減できるようにする。本発明の様々な観点によれば、能動部分は、能動装置（つまりトランジスタ）の不可欠な部分として、各非線形接合静電容量（Ｃbc、Ｃbe、およびＣce）と並列に接続された線形静電容量を含む。
【０１３３】
最適な結果を得るため、線形静電容量の値は、与えられた励振レベル、動作周波数、導通角、およびバイアス条件に対して、対応する接合静電容量の実効値よりも大きくなければならない。ＶＣＯ／トランジスタから非線形コンポーネント（接合静電容量）の影響が低減及び／又は消滅するにつれ、発振器出力における位相ノイズ量は減少する。このため、トランジスタ（バイポーラ及び／又はＦＥＴ）に付随する非線形接合静電容量の影響を減らすことで、帯域上の全体の位相ノイズは改善可能である。さらに、線形静電容量を使用することによって、ＶＣＯのプッシング効果と温度安定性は改善される。というのも、トランジスタ接合部に跨る静電容量は電源電圧変化と温度変化に伴うデバイスの静電容量変化の影響を減らすからである。
【０１３４】
既に議論したように、本発明は、発振器、特に平面結合共振器を備える低位相ノイズ発振器に関する。共振器は多くの電子システムにおいて重要な構成要素であり、フィルタまたは発振器を作るために使用することができる。共振器の製造において、サイズ、コスト、Ｑ因子、および信頼性を含む多くのファクタが考慮されなければならない。ポピュラーな共振器は複数のコンデンサとインダクタとを備える。それは電流の無効分に伴う損失共振によるコンデンサおよびインダクタの電力消費が原因で低Ｑ因子を有する。別のポピュラーな共振器は同軸共振器であるが、それは大きくかつ高価である。第３のポピュラーな共振器は空洞共振器である。それは、方形、シリンダ形または球形をしており、導電性材料で作られ、そのため低電力消費および高Ｑ因子という特性を有するが、体積が大きい。第４の共振器は誘電体球で形成される誘電共振器（dielectric resonator）である。その誘電共振器は、小さな体積、低電力消費、および高Ｑ因子を有するが、誘電共振器の製造に要するコストはなお高い。もう１つのポピュラーな共振器は、例えばマイクロストリップ線路共振器（microstrip resonator）といった平面共振器（planar resonator）である。それは導電性ストリップを回路基板上に配置することによって形成される。従来のマイクロストリップ線路共振器は低Ｑ因子を有し、結果的に斯かるマイクロストリップ線路共振器を用いた低位相ノイズ発振器の設計は難しい。それゆえ本発明の主な課題は高Ｑ発振器を提供することにある。マイクロストリップ共振器の１つの端子は開放されているので、マイクロ波放射が電力を消費し、マイクロストリップ共振器は低いＱ因子を持つ。標準的な集積回路は平面回路である。従ってマイクロストリップ共振器など平面構造を有するそれらの共振器のみがＭＭＩＣ（microwave integrated circuit）またはＲＦＩＣ（radio frequency integrated circuit）を設計するのに適している。従来技術では、単一のマイクロストリップのみが共振器の中で共振素子として機能するよう使用され、そのためその共振器のＱ因子は低い。
【０１３５】
発振器回路が異なる周波数を有する複数の発振信号を生成するとき、ストリップ線路間の電磁結合によって所定の周波数の発振信号のみが共振器から出力される。本発明の１つの観点によれば、電磁結合効果がマイクロストリップ間に生み出され、共振器のＱ因子を効率的に増大させる。さらに、発振器は多層回路基板上に設けることができ、多層回路基板内において結合線路は基板の異なる層上に配置される。隣り合う共振器が共振器の中心周波数の１／４導波長に等しい長さに沿って結合するような仕方で共振器は互いに並列に配置される。本発明は概して電圧制御発振器のための装置および方法、特にインピーダンススケーリングを使用する多帯域電圧制御発振器およびＶＣＯに多帯域を提供する方法を対象としている。
【０１３６】
非常に広帯域のＶＣＯは一般に本質的に制御電圧ノイズに敏感であり、このことが再び全体のシステムのノイズ要件を厳しくする。別の観点において、本発明は、多重結合共振器回路網の共振周波数および同調レンジを制御するが同じＶＣＯに組み込まれた直列と並列のスタブを含む。ＶＣＯの中心周波数はそれらの動作区間が重なり合うように選ばれる。本発明の別の観点はスタブを組み込むことによって平面共振器のＱ因子を最適化することである。共振器構造はＰＣＢの中間層に作り込まれ、その性能は最新無線周波数帯域全体（６００−５０００ＭＨｚ）にわたり１２５を超えるＱ因子（５０Ω負荷）を含む。これらの値は同じまたは従来の平面共振器回路網を使った従来の共振器トポロジーを使用しては通常満たされない。それらの結果は従来のＶＣＯ回路および共振器構造と比較して一般的にノイズ性能に１５−３０ｄＢ以上の改善をもたらす。
【０１３７】
本発明に係る電圧制御発振器は、データ、電話機、セルラネットワーク、あるいは一般に通信ネットワークで通信するために使用される任意数の機器において利用されることがある。斯かる機器は、限定はされないが、例えば、セルラ携帯無線電話機、個人用情報携帯端末（personal digital assistants：ＰＤＡ）、モデムカード、ラップトップコンピュータ、衛星電話機等を含むことがある。一般論として、様々な添付図面を参照して説明された本発明の発振器回路は、ネットワーク上で送受信された情報を伝送または再生（リカバリ）するために使用されることがあるクロック信号を発生するためにＰＬＬにおいて利用されることがある。無線ネットワークに加え、本発明の回路は、有線ネットワーク、衛星ネットワーク等において利用されることがある。
【０１３８】
他の実施形態も本願特許請求の範囲内にある。
【０１３９】
例えば、トランジスタ以外の能動装置（あるいは能動素子）を使用することは可能である。一般に、その端子のうち少なくとも２つの端子の間に１８０°位相シフトを与える任意の能動装置が利用されてよい。回路素子の特定の配列（アレンジメント）は多数の仕方でしかも大きく変えることができる。さらに、回路素子の特定のレイアウトは変わることが可能である。加えて、ここに開示された並列構成の３端子装置は１対の３端子装置を含むが、場合によっては任意数の３端子装置が並列に接続されることが可能である。
【０１４０】
以上、本発明は特定の実施形態に関して述べられてきたが、これらの実施形態は単に原理および用途を説明するためのものであることは理解されたい。それゆえ、本願特許請求の範囲の各請求項によって定義される本発明の範囲内において、上記実施形態に数々の変更が加えられることがあること、そして他の配列（アレンジメント）が考案されることがあることは理解されたい。
【図面の簡単な説明】
【０１４１】
【図１】従来技術による発振器の回路図である。
【図２】本発明の実施の一形態による発振器のブロック図である。
【図３】本発明の実施の一形態による発振器の回路図である。
【図４】ストリップ線路共振器を有する発振器のレイアウトを示した図である。
【図５】結合共振器（埋込層内）を有する発振器のレイアウトを示した図である。
【図６】スタブを有する発振器のレイアウトを示した図である。
【図７】図６の発振器の最上層のレイアウトを示した図である。
【図８】様々な発振器構成について周波数に対するＱ値をプロットした図である。
【図９】本発明と従来技術の発振器について周波数に対する位相ノイズをプロットした図である。
【図１０】２つの共振器が容量性結合した発振器の構成図である。
【図１１】自己結合した開放スタブ共振器の構成図である。
【図１２】自己結合した短絡スタブ共振器の構成図である。
【図１３】自己結合した短絡スタブ共振器を有する発振器の回路図である。
【図１４】単一非結合短絡スタブ共振器および自己結合短絡スタブ共振器の発振器に対してそれぞれの位相ノイズをプロットした図である。
【図１５】短絡スタブ・ストリップ線路共振器を有する発振器の回路図である。
【図１６】ユーザ指定ハイブリッド同調発振器のレイアウトを示した図である。
【図１７】ハイブリッド同調発振器の位相ノイズをプロットした図である。
【図１】
2007181181.tif 000013
【図２】
2007181181.tif 000014
【図３】
2007181181.tif 000015
【図４】
2007181181.tif 000016
【図５】
2007181181.tif 000017
【図６】
2007181181.tif 000018
【図７】
2007181181.tif 000019
【図８】
2007181181.tif 000020
【図９】
2007181181.tif 000021
【図１０】
2007181181.tif 000022
【図１１】
2007181181.tif 000023
【図１２】
2007181181.tif 000024
【図１３】
2007181181.tif 000025
【図１４】
2007181181.tif 000026
【図１５】
2007181181.tif 000027
【図１６】
2007181181.tif 000028
【図１７】
2007181181.tif 000029
【外国語明細書】
2007181181.tif 000030
2007181181.tif 000031
2007181181.tif 000032
2007181181.tif 000033
2007181181.tif 000034
2007181181.tif 000035
2007181181.tif 000036
2007181181.tif 000037
2007181181.tif 000038
2007181181.tif 000039
2007181181.tif 000040
2007181181.tif 000041
2007181181.tif 000042
2007181181.tif 000043
2007181181.tif 000044
2007181181.tif 000045
2007181181.tif 000046
2007181181.tif 000047
2007181181.tif 000048
2007181181.tif 000049
2007181181.tif 000050
2007181181.tif 000051
2007181181.tif 000052
2007181181.tif 000053
2007181181.tif 000054
2007181181.tif 000055
2007181181.tif 000056
2007181181.tif 000057
2007181181.tif 000058
2007181181.tif 000059
2007181181.tif 000060
2007181181.tif 000061
2007181181.tif 000062
2007181181.tif 000063
2007181181.tif 000064
2007181181.tif 000065
2007181181.tif 000066
2007181181.tif 000067
2007181181.tif 000068
2007181181.tif 000069
2007181181.tif 000070
2007181181.tif 000071
2007181181.tif 000072
2007181181.tif 000073
2007181181.tif 000074
2007181181.tif 000075
2007181181.tif 000076
2007181181.tif 000077
2007181181.tif 000078
2007181181.tif 000079
2007181181.tif 000080
2007181181.tif 000081
2007181181.tif 000082
2007181181.tif 000083
2007181181.tif 000084
2007181181.tif 000085
2007181181.tif 000086
2007181181.tif 000087
2007181181.tif 000088
2007181181.tif 000089
2007181181.tif 000090
2007181181.tif 000091
2007181181.tif 000092
2007181181.tif 000093
2007181181.tif 000094
2007181181.tif 000095
2007181181.tif 000096
2007181181.tif 000097
2007181181.tif 000098
2007181181.tif 000099
2007181181.tif 000100