(57)【要約】【課題】従来の技術による諸問題を解決するための基準電圧を発生するシステム及び方法を提供する。【解決手段】基準電圧を発生するシステムに含まれる統合型基準電圧発生回路は、直列接続される複数の抵抗を含む抵抗回路と、抵抗回路の第一端と第一電源の間にカップリングされる第一スイッチと、抵抗回路の第一端と第二電源の間にカップリングされる第二スイッチと、抵抗回路の第二端にカップリングされる第三スイッチと、抵抗回路の第二端にカップリングされる第四スイッチと、抵抗回路の第一端と第一スイッチの間にカップリングされる第一抵抗と、抵抗回路の第一端と第二スイッチの間にカップリングされる第二抵抗と、抵抗回路の第二端と第三スイッチの間にカップリングされる第三抵抗と、抵抗回路の第二端と第四スイッチの間にカップリングされる第四抵抗と、第一から第四スイッチを制御する制御回路とを含む。【選択図】図３
2007072828.tif 000002
【特許請求の範囲】
【請求項１】
直列接続される複数の抵抗を含む抵抗回路と、
抵抗回路の第一端と第一電源の間にカップリングされる第一スイッチと、
抵抗回路の第一端と第二電源の間にカップリングされる第二スイッチと、
抵抗回路の第二端にカップリングされる第三スイッチと、
抵抗回路の第二端にカップリングされる第四スイッチと、
抵抗回路の第一端と第一スイッチの間にカップリングされる第一抵抗と、
抵抗回路の第一端と第二スイッチの間にカップリングされる第二抵抗と、
抵抗回路の第二端と第三スイッチの間にカップリングされる第三抵抗と、
抵抗回路の第二端と第四スイッチの間にカップリングされる第四抵抗と、
第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチを制御する制御回路とを含む統合型基準電圧発生回路を備えることを特徴とする基準電圧を発生するシステム。
【請求項２】
前記システムは更に第一電源と第二電源を含み、そのうち第一電源と第二電源はいずれも電圧源であり、第一電源の電圧レベルは第二電源より低いことを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項３】
前記システムは更に第一電源と第二電源を含み、そのうち第一電源は正電圧源であり、第二電源は負電圧源であることを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項４】
前記システムは更に第一電源と第二電源を含み、前記第三スイッチは第一電源にカップリングされることを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項５】
前記システムは更に第一電源と第二電源を含み、前記第四スイッチは第二電源にカップリングされることを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項６】
前記システムは更に第一電源と第二電源を含み、前記第三スイッチは第一電源にカップリングされ、第四スイッチは第二電源にカップリングされ、第一電圧源と第二電圧源の電圧差は第一電源と第二電源の電圧差と同じであることを特徴とする請求項２記載の基準電圧を発生するシステム。
【請求項７】
前記第一スイッチと第三スイッチはＮ型トランジスターであり、第二スイッチと第四スイッチはＰ型トランジスターであることを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項８】
前記システムは更に、
抵抗回路の第一端にカップリングされる第一端と第一抵抗及び第二抵抗にカップリングされる第二端とを有する第五スイッチと、
抵抗回路の第二端にカップリングされる第一端と第三抵抗及び第四抵抗にカップリングされる第二端とを有する第六スイッチとを含むことを特徴とする請求項１記載の基準電圧を発生するシステム。
【請求項９】
基準電圧を発生するシステムであって、
直列接続される複数の抵抗を含む抵抗回路と、
抵抗回路の第一端と第一電源の間にカップリングされる第一スイッチと、
抵抗回路の第一端と第二電源の間にカップリングされる第二スイッチと、
抵抗回路の第二端にカップリングされる第三スイッチと、
抵抗回路の第二端にカップリングされる第四スイッチと、
抵抗回路の第一端と第一スイッチの間にカップリングされる第一抵抗と、
抵抗回路の第一端と第二スイッチの間にカップリングされる第二抵抗と、
抵抗回路の第二端と第三スイッチの間にカップリングされる第三抵抗と、
抵抗回路の第二端と第四スイッチの間にカップリングされる第四抵抗と、
第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチを制御する制御回路とを含む統合型基準電圧発生回路と、
種々の操作モードにおける入力データから出力データを選択するマルチプレクサーと、
マルチプレクサーと統合型基準電圧発生回路にカップリングされ、全階調表示画像の入力データを処理するデジタル／アナログ変換器（ＤＡＣ）と、
システムの操作モードに応じて統合型基準電圧発生回路とマルチプレクサーに信号を送る制御回路とを含み、画像を表示することを特徴とする基準電圧を発生するシステム。
【請求項１０】
前記マルチプレクサーは全階調モード、一部表示モードまたは８色表示モードの入力データからシステムの出力データを選択することを特徴とする請求項９記載の基準電圧を発生するシステム。
【請求項１１】
前記システムは更に、ＤＡＣとマルチプレクサーの間にカップリングされるバッファーを含むことを特徴とする請求項９記載の基準電圧を発生するシステム。
【請求項１２】
前記システムは更に、バッファーと、制御回路と、統合型基準電圧発生回路との間にカップリングされるタイミングコントローラーを含むことを特徴とする請求項１１記載の基準電圧を発生するシステム。
【請求項１３】
前記システムは更に、ピクセル表示装置と、ピクセル表示装置に設けられる基準電圧発生回路とを含むことを特徴とする請求項９記載の基準電圧を発生するシステム。
【請求項１４】
前記ピクセル表示装置がアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）であることを特徴とする請求項１３記載の基準電圧を発生するシステム。
【請求項１５】
直列接続される複数の抵抗を含む抵抗回路を提供し、
省電力方式で画像を表示するとき、抵抗回路の第一端と第二端を同一の電源にカップリングし、
全階調方式で画像を表示するとき、抵抗回路の第一端を第一電源に、第二端を第二電源にカップリングするステップを含むことを特徴とする基準電圧を発生する方法。
【請求項１６】
前記第一端と第二端を同一の電源にカップリングするステップは、省電力方式で画像を表示するとき、抵抗回路の第一端と第二端を負電圧源にカップリングするのを含むことを特徴とする請求項１５記載の基準電圧を発生する方法。
【請求項１７】
前記第一端と第二端を異なる電源にカップリングするステップは、全階調方式で画像を表示するとき、抵抗回路の第一端を正電圧源に、第二端を負電圧源にカップリングするのを含むことを特徴とする請求項１５記載の基準電圧を発生する方法。
【請求項１８】
前記第一端と第二端を異なる電源にカップリングするステップは、全階調方式で画像を表示するとき、電荷注入効果を補償するため、抵抗回路の第一端を第一抵抗を経由して第一電源に、第二端を第二抵抗を経由して第二電源にカップリングするのを含むことを特徴とする請求項１５記載の基準電圧を発生する方法。
【請求項１９】
前記第一端と第二端を異なる電源にカップリングするステップは、全階調方式で画像を表示するとき、抵抗回路の第一端を第一抵抗を経由して正電圧源に、第二端を第二抵抗を経由して負電圧源にカップリングするのを含むことを特徴とする請求項１８記載の基準電圧を発生する方法。
【請求項２０】
前記方法は更に、隣接した両抵抗間に生じる電圧をＤＡＣに提供するステップを含むことを特徴とする請求項１５記載の基準電圧を発生する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電気回路に関し、特に基準電圧を発生するシステム及び方法に関する。
【背景技術】
【０００２】
ＡＭＬＣＤ（アクティブマトリックス液晶）は最先端のフラットパネル表示技術である。ＡＭＬＣＤは複数のピクセル（画素）を含むマトリックスを有し、複数のピクセルは画像を構成するものである。薄膜トランジスター（ＴＦＴ）パネルでは、ＴＦＴはＡＭＬＣＤの各ピクセルのスイッチとコンデンサーとされ、個々のピクセルをオン（明）／オフ（暗）にする。全階調の通常表示モード以外、表示装置はいくつかの省電力表示モードを備えるのが一般的である。例えば、より少ない階調で画像を表示するｎ階調モード（ｎは全階調のレベル数より小さい整数）、または表示装置の一部のみ利用する一部表示モード、及び／もしくは表示装置を再起動まで一時停止させるスタンバイモードなどはその例である。
ＴＦＴ技術により駆動（基準電圧発生）回路を表示パネルに統合することにより、コストを大幅に縮減することができる。基準電圧発生回路に正確なアナログ電圧制御を提供し、回路構造の簡素化を実現するためには、基準電圧を提供する抵抗ストリングが利用されている。図１を参照する。図１はアメリカ特許第6,839,043号に掲げられる基準電圧発生回路１０を表す説明図である。基準電圧発生回路１０はスイッチ回路４１、４２と、分圧抵抗Ｒ１−Ｒ７と、スイッチＳＷ１５、ＳＷ１６とを含む。スイッチ回路４１、４２はスイッチＳＷ１１、ＳＷ１２と、スイッチＳＷ１３、ＳＷ１４を含み、スイッチＳＷ１１−ＳＷ１４は抵抗ストリングの出力端末Ａ、Ｂを正電源装置Ｖｃｃに、電源装置Ｖｃｃより電圧レベルが低い電源装置Ｖｓｓにカップリングする。列反転（row inversion）駆動法によれば、電源装置Ｖｃｃ、Ｖｓｓは一定の周期ごとに相反する位相を提供する。分圧抵抗Ｒ１−Ｒ７は、スイッチＳＷ１５、ＳＷ１６を介して抵抗ストリングの出力端末Ａ、Ｂの間に直列接続され、電圧Ｖ０、Ｖ７と、抵抗ストリングの分圧によって得られたＶ１−Ｖ１６はデジタル／アナログ変換器（ＤＡＣ）に出力される。
図２を参照する。図２は従来の基準電圧発生回路１０の操作を表すタイミング図である。図１における基準電圧発生回路１０は、第一駆動周期においてノードＡを正電源装置Ｖｃｃに接続するとともにノードＢを電源装置Ｖｓｓに接続し、第二駆動周期においてノードＢを正電源装置Ｖｃｃに接続するとともにノードＡを電源装置Ｖｓｓに接続することによって、基準電圧Ｖ０、Ｖ７を提供する。図２によれば、駆動周期は一定時間ごとに交替し、この時間は制御パルスφ１、φ２によって決められる。なお、中間階調の基準電圧Ｖ１−Ｖ６は分圧抵抗Ｒ１−Ｒ７の分圧によって発生する。省電力モードでは、制御パルスφ３に基づいてスイッチＳＷ１５、ＳＷ１６はオフ（開回路）にされ、それにより分圧抵抗Ｒ１−Ｒ７への電流供給が切断される。その結果、分圧抵抗Ｒ１−Ｒ７では電流が流れておらず、電力を消費しないので、全体の電力消費を節約することができる。省電力モードの電圧レベルＶ１、Ｖ６は図２によればゼロ電圧と示されるが、実際、抵抗ストリングと電源装置Ｖｃｃ、Ｖｓｓの接続を切断するとき、従来の基準電圧発生回路１０はフローティング電圧を発生することがある。
したがって、従来の基準電圧発生回路１０は下記の欠点を有する。まず、省電力モードでは、スイッチＳＷ１５、ＳＷ１６を用いて抵抗ストリングと電源装置Ｖｃｃ、Ｖｓｓの接続を切断する。シリコンウエハーに製作され、分厚いシリコンをアクティブ膜とするＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスター）とは異なり、ＴＦＴ（薄膜トランジスター）は薄膜（一般にはポリシリコン薄膜）をアクティブ膜とするため、その抵抗値はＭＯＳＦＥＴより大きい。ゆえに、基準電圧発生回路１０のターンオン時間と電圧降下を縮減するためには、スイッチＳＷ１５、ＳＷ１６は低ターンオン抵抗を実現するに十分な大きさを必要とする。その結果、基準電圧発生回路１０は大きな面積を占めることとなる。次に、省電力モードでは、抵抗ストリングと電源装置Ｖｃｃ、Ｖｓｓの接続を切断すれば、基準電圧発生回路１０はＤＡＣにフローティング電圧を出力することとなる。これはＤＡＣの安定性に影響すると同時に、より多くの電力消費をもたらすことになる。
【特許文献１】アメリカ特許第6,839,043号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この発明は前記従来の技術による問題を解決するための基準電圧を発生するシステム及び方法を提供することを課題とする。
【課題を解決するための手段】
【０００４】
この発明は基準電圧を発生するシステムを提供する。該システムは統合型基準電圧発生回路を含み、該統合型基準電圧発生回路は、直列接続される複数の抵抗を含む抵抗回路と、抵抗回路の第一端と第一電源の間にカップリングされる第一スイッチと、抵抗回路の第一端と第二電源の間にカップリングされる第二スイッチと、抵抗回路の第二端にカップリングされる第三スイッチと、抵抗回路の第二端にカップリングされる第四スイッチと、抵抗回路の第一端と第一スイッチの間にカップリングされる第一抵抗と、抵抗回路の第一端と第二スイッチの間にカップリングされる第二抵抗と、抵抗回路の第二端と第三スイッチの間にカップリングされる第三抵抗と、抵抗回路の第二端と第四スイッチの間にカップリングされる第四抵抗と、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチを制御する制御回路とを含む。
この発明はその他の基準電圧を発生するシステムを提供する。該システムは画像を表示するものであり、統合型基準電圧発生回路と、種々の操作モードにおける入力データから出力データを選択するマルチプレクサーと、マルチプレクサーと統合型基準電圧発生回路にカップリングされ、全階調表示画像の入力データを処理するデジタル／アナログ変換器（ＤＡＣ）と、システムの操作モードに応じて統合型基準電圧発生回路とマルチプレクサーに信号を送る制御回路とを含む。該統合型基準電圧発生回路は、直列接続される複数の抵抗を含む抵抗回路と、抵抗回路の第一端と第一電源の間にカップリングされる第一スイッチと、抵抗回路の第一端と第二電源の間にカップリングされる第二スイッチと、抵抗回路の第二端にカップリングされる第三スイッチと、抵抗回路の第二端にカップリングされる第四スイッチと、抵抗回路の第一端と第一スイッチの間にカップリングされる第一抵抗と、抵抗回路の第一端と第二スイッチの間にカップリングされる第二抵抗と、抵抗回路の第二端と第三スイッチの間にカップリングされる第三抵抗と、抵抗回路の第二端と第四スイッチの間にカップリングされる第四抵抗と、第一スイッチと、第二スイッチと、第三スイッチと、第四スイッチを制御する制御回路とを含む。
この発明は更に基準電圧を発生する方法を提供する。該方法は、直列接続される複数の抵抗を含む抵抗回路を提供し、省電力方式で画像を表示するとき、抵抗回路の第一端と第二端を同一の電源にカップリングし、全階調方式で画像を表示するとき、抵抗回路の第一端を第一電源に、第二端を第二電源にカップリングするステップを含む。
【発明の効果】
【０００５】
この発明は省電力モードにおいて抵抗回路全体の電圧を固定させ、それによりＤＡＣを安定な状態で停止させることができる。したがって、この発明による統合型基準電圧発生回路は省電力モードにおいて、大きな面積を占めずとも電力消費を減少し、ＤＡＣの安定性を維持することができる。
【発明を実施するための最良の形態】
【０００６】
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
この発明による基準電圧を発生するシステムと方法は、電力消費を減少し、及び／または電荷注入効果を補償することができる。なお、この発明はパネルディスプレイなどの表示システムに適する。
【実施例１】
【０００７】
図３を参照する。図３はこの発明による統合型基準電圧発生回路３０を表す説明図である。統合型基準電圧発生回路３０は抵抗回路３２と、スイッチＳＷ１−ＳＷ４と、抵抗Ｒ１−Ｒ４と、電（圧）源Ｖｃｃ、Ｖｓｓと、制御回路３４とを含む。電源Ｖｃｃは電源Ｖｓｓより高い電圧を提供する。抵抗回路３２は直列接続される複数の分圧抵抗Ｒｄ１−Ｒｄ６３を含み、スイッチＳＷ１は抵抗回路３２のノードＣと電源Ｖｓｓの間にカップリングされ、スイッチＳＷ２は抵抗回路３２のノードＣと電源Ｖｃｃの間にカップリングされ、スイッチＳＷ３は抵抗回路３２のノードＤと電源Ｖｓｓの間にカップリングされ、スイッチＳＷ４は抵抗回路３２のノードＤと電源Ｖｃｃの間にカップリングされる。抵抗Ｒ１は抵抗回路３２のノードＣとスイッチＳＷ１の間にカップリングされ、抵抗Ｒ２は抵抗回路３２のノードＣとスイッチＳＷ２の間にカップリングされ、抵抗Ｒ３は抵抗回路３２のノードＤとスイッチＳＷ３の間にカップリングされ、抵抗Ｒ４は抵抗回路３２のノードＤとスイッチＳＷ４の間にカップリングされる。統合型基準電圧発生回路３０は抵抗回路３２の分圧により基準電圧を提供する。
【０００８】
図３に示される実施例では、統合型基準電圧発生回路３０は抵抗回路３２において隣接したいずれか２個の分圧抵抗の間に基準電圧Ｖ０−Ｖ６３を提供し、制御回路３４による信号に基づいてスイッチＳＷ１−ＳＷ４をオン／オフにする。スイッチＳＷ１−ＳＷ４は異なったドープ型である。例えば、スイッチＳＷ１、ＳＷ３がＮ型トランジスターであり、スイッチＳＷ２、ＳＷ４がＰ型トランジスターであることは可能であり、逆も同様である。スイッチＳＷ１、ＳＷ３がＮ型トランジスターであり、スイッチＳＷ２、ＳＷ４がＰ型トランジスターである場合、制御信号「１」（高電圧レベル）を受けると、スイッチＳＷ１、ＳＷ３はオンにされ（閉回路）、スイッチＳＷ２、ＳＷ４はオフにされ（開回路）る。それに対して、制御信号「０」（低電圧レベル）を受けると、スイッチＳＷ１、ＳＷ３はオフにされ、スイッチＳＷ２、ＳＷ４はオンにされる。
【０００９】
図４を参照する。図４はこの発明による統合型基準電圧発生回路３０のタイミング図である。図４によれば、φ１−φ４は制御パルスを表し、制御パルスは高低の両レベルを有する。通常モードと省電力モードにおける統合型基準電圧発生回路３０の操作を簡潔に説明するため、基準電圧Ｖ０、Ｖ１、Ｖ６２、Ｖ６３のみ示す。イオン不純物の電気鍍金と液晶の表示遅延を防ぐために、液晶セルの極性は一定期間ごとに反転する。統合型基準電圧発生回路３０は、第一駆動周期において、抵抗回路３２のノードＣを電源Ｖｃｃに接続するとともにノードＤを電源Ｖｓｓに接続し、第二駆動周期において、抵抗回路３２のノードＣを電源Ｖｓｓに接続するとともにノードＤを電源Ｖｃｃに接続することによって、基準電圧Ｖ０、Ｖ６３を発生する。図４によれば、両駆動周期は制御パルスφ１、φ２に基づいて一定時間ごとに交替する。通常モードでは、制御回路３４は高低レベルが交替する制御パルスφ４と高レベルの制御パルスφ３を発生し、それに基づいてスイッチＳＷ１−ＳＷ４に制御パルスφ１、φ２を提供する。第一駆動周期において、抵抗回路３２をそれぞれスイッチＳＷ４とスイッチＳＷ１を経由して電源Ｖｃｃと電源Ｖｓｓにカップリングして、第二駆動周期において、抵抗回路３２をそれぞれスイッチＳＷ２とスイッチＳＷ３を経由して電源Ｖｃｃと電源Ｖｓｓにカップリングする。更に、抵抗回路３２の分圧抵抗Ｒｄ１−Ｒｄ６３の分圧により中間基準電圧Ｖ１−Ｖ６２を発生する。
【００１０】
省電力モードでは、制御パルスφ３は低レベルに切り替わり、制御パルスφ４は通常モードでの状態がそのまま維持され、それにより高レベルの制御パルスφ１、φ２が発生する。したがって、スイッチＳＷ２、ＳＷ４はオフにされ、抵抗回路３２と電源Ｖｃｃの接続は切断される。それと同時に、スイッチＳＷ１、ＳＷ３はオンにされ、抵抗回路３２は電源Ｖｓｓと接続されることになる。ゆえに省電力モードでは、抵抗回路３２において電流が流れていないので、分圧抵抗の電力消費を減少することができる。ただし、電流が流れていないにもかかわらず、省電力モードでは抵抗回路３２の両端は電源Ｖｓｓにカップリングされたままである。従来の基準電圧発生回路１０と比べれば、この発明は省電力モードにおいて抵抗回路３２全体の電圧をＶｓｓに固定させ、それによりＤＡＣを安定な状態で停止させることができる。したがって、統合型基準電圧発生回路３０は省電力モードにおいて、大きい面積を占めずとも電力消費を減少し、ＤＡＣの安定性を維持することができる。
【００１１】
図５を参照する。図５はピクセル５０の等価回路図である。ピクセル５０はピクセルをオン／オフにする薄膜トランジスター（ＴＦＴ）と、データを保存する保存コンデンサーＣｓｔと、液晶素子の容量を表す液晶コンデンサーＣｌｃとを含む。ピクセル５０に送信されるデータはコンデンサーＣｓｔ、Ｃｌｃに保存され、寄生コンデンサーＣｇｄはピクセル５０の寄生容量を表す。ゲートラインによる信号はＴＦＴをオンにし、データラインからのデータをコンデンサーＣｓｔ、Ｃｌｃに保存する。統合型基準電圧発生回路による基準電圧はＤＡＣに送信され、ＤＡＣは基準電圧からそのうちの一つを選んでデータラインに送る。
【００１２】
電荷注入効果とは、寄生コンデンサーＣｇｄが表す浮遊容量により発生するレベル変化を指す。図６を参照する。図６は電荷注入効果を表す説明図である。図６によれば、Ｖｇａｔｅはゲートラインに送る電圧を表す。電圧Ｖｐをデータラインに送っている場合、Ｖｐｉｘｅｌ（破線）はコンデンサーＣｓｔ、Ｃｌｃ両端の理想電圧を表し、Ｖｐｉｘｅｌ’はコンデンサーＣｓｔ、Ｃｌｃ両端の実際電圧を表す。電荷注入効果の影響を受けて、Ｖｐｉｘｅｌ’とＶｐｉｘｅｌは異なり、その差を電圧降下ΔＶｐとする。電圧降下ΔＶｐの影響のもとで、コンデンサーＣｓｔ、Ｃｌｃに保存されるデータは失われる可能性があり、その値は下記の式に表される。
【数１】
2007072828.tif 000003
回路３０のような統合型基準電圧発生装置は抵抗Ｒ１−Ｒ４を用いて電荷注入効果を補償することができる。というのは、電圧降下ΔＶｐをコンデンサーＣｓｔ、Ｃｌｃ、Ｃｇｄの容量に基づいて求め、更に抵抗Ｒ１−Ｒ４で抵抗回路３２の両端に種々の電圧を提供することによってそれを補償することである。そのうち抵抗Ｒ１−Ｒ４の抵抗値はΔＶｐの値によって変わる。この発明による統合型基準電圧発生回路３０では、抵抗Ｒ１、Ｒ４は同一の抵抗値を有し、抵抗Ｒ２、Ｒ３は同一の抵抗値を有する。
【実施例２】
【００１３】
図７を参照する。図７はこの発明の実施例２による統合型基準電圧発生回路７０を表す説明図である。統合型基準電圧発生回路７０は抵抗回路３２と、スイッチＳＷ１−ＳＷ４と、抵抗Ｒ１−Ｒ４と、電（圧）源Ｖｃｃ、Ｖｓｓと、制御回路３４とを含む。電源Ｖｃｃは電源Ｖｓｓより高い電圧を提供する。抵抗回路３２は直列接続される複数の分圧抵抗Ｒｄ１−Ｒｄ６３を含む。注意すべきなのは、統合型基準電圧発生回路７０は少なくとも、電荷注入効果を補償するための抵抗Ｒ１−Ｒ４を含む点では、従来の基準電圧発生回路１０と異なるのである。
【００１４】
図８を参照する。図８はこの発明による統合型基準電圧発生回路を利用した表示システム８０を表す説明図である。図８における表示システム８０は、マルチプレクサー（ＭＵＸ）８１、８２と、バッファー８３と、制御回路８４と、タイミングコントローラー（ＴＣ）８５と、ＤＡＣ８７と、基準電圧発生回路８９とを含む。基準電圧発生回路８９は図３または図７における統合型基準電圧発生回路３０、７０であり、ＤＡＣ８７に基準電圧を提供する。制御回路８４からの信号に基づいて、ＭＵＸ８１は一部表示モード入力データと、８色表示モード入力データと、通常モード入力データから出力データを選択する。通常モードでは、基準電圧発生回路８９は分圧を行ってＤＡＣ８７に複数の基準電圧を提供する。この際、ＭＵＸ８１はＤＡＣ８７とバッファー８３に処理された通常モード入力データを出力データとして選択する。一部表示モードまたは８色表示モードなどの省電力モードでは、基準電圧発生回路８９の抵抗回路の両端は同一の電源にカップリングされるか（統合型基準電圧発生回路３０の場合）、または電源から接続を切断される（統合型基準電圧発生回路７０の場合）。この際、ＭＵＸ８１は一部表示モード入力データまたは８色表示モード入力データを出力データとして選択する。
したがって、この発明による統合型基準電圧発生回路は従来の技術より小さい面積を占めるのである。
【００１５】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００１６】
この発明による基準電圧を発生するシステムと方法は、電力消費を減少し、及び／または電荷注入効果を補償することができる。なお、この発明はパネルディスプレイなどの表示システムに適する。
【図面の簡単な説明】
【００１７】
【図１】アメリカ特許第6,839,043号に掲げられる基準電圧発生回路を表す説明図である。
【図２】従来の基準電圧発生回路の操作を表すタイミング図である。
【図３】この発明の実施例１による統合型基準電圧発生回路を表す説明図である。
【図４】この発明による統合型基準電圧発生回路のタイミング図である。
【図５】ピクセルの等価回路図である。
【図６】電荷注入効果を表す説明図である。
【図７】この発明の実施例２による統合型基準電圧発生回路を表す説明図である。
【図８】この発明による統合型基準電圧発生回路を利用した表示システムを表す説明図である。
【符号の説明】
【００１８】
１０、３０、７０、８９    参照電圧発生回路
１２                      抵抗ストリング
３２                      抵抗回路
３４、８４                制御回路
４１、４２                スイッチ回路
５０                      ピクセル
８０                      表示システム
８１、８２                ＭＵＸ
８３                      バッファー
８５                      タイミングコントローラー
８７                      ＤＡＣ
Ａ−Ｄ                    ノード
Ｃｇｄ                    寄生コンデンサー
Ｃｓｔ                    保存コンデンサー
Ｃｌｃ                    液晶コンデンサー
Ｒ１−７、Ｒｄ１−６３    分圧抵抗
ＳＷ１−４、ＳＷ１１−１６       スイッチ
【図１】
2007072828.tif 000004
【図２】
2007072828.tif 000005
【図３】
2007072828.tif 000006
【図４】
2007072828.tif 000007
【図５】
2007072828.tif 000008
【図６】
2007072828.tif 000009
【図７】
2007072828.tif 000010
【図８】
2007072828.tif 000011
【外国語明細書】
2007072828.tif 000012
2007072828.tif 000013
2007072828.tif 000014
2007072828.tif 000015
2007072828.tif 000016
2007072828.tif 000017
2007072828.tif 000018
2007072828.tif 000019
2007072828.tif 000020
2007072828.tif 000021
2007072828.tif 000022
2007072828.tif 000023
2007072828.tif 000024
【図1】
2007072828.tif 000025
【図2】
2007072828.tif 000026
【図3】
2007072828.tif 000027
【図4】
2007072828.tif 000028
【図5】
2007072828.tif 000029
【図6】
2007072828.tif 000030
【図7】
2007072828.tif 000031
【図8】
2007072828.tif 000032