(57)【要約】【課題】  表示装置用の駆動方法及び駆動装置に関し、分割期間毎にレベルが変化する階調電圧を出力する方法（第１の駆動方法）における画質劣化を改善でき、省回路規模での多階調表示化と画質劣化軽減を両立できる技術を提供する。【解決手段】  本駆動方法及び駆動装置では、液晶パネルの電流リーク経路及びそれ起因の信号線電圧変動を考慮して、第１の駆動方法における分割期間毎に、γ調整機能（第２の駆動方法）を適用する。信号線駆動部において、各階調の出力期間毎に異なる電圧変動量を加減算した階調電圧を生成し、予め信号線電圧変動量を考慮した階調電圧Ｖｘを信号線に印加する。【選択図】  図２
2007072365.tif 000002
【特許請求の範囲】
【請求項１】
複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示パネルの信号線へ出力すべき階調電圧を前記複数の階調の夫々に対応した階調電圧から選択する階調電圧選択部とを有する表示装置用駆動装置であって、
走査期間の時分割期間に応じて、当該時分割期間に応じた前記信号線の電圧変動量に対応したレベル調整を施した階調電圧を、前記信号線に印加する手段を有することを特徴とする表示装置用駆動装置。
【請求項２】
複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示パネルの信号線へ出力すべき前記階調電圧を選択する階調電圧選択部とを有する表示装置用駆動装置であって、
前記階調電圧選択部は、前記信号線毎に、前記階調電圧生成部から時分割で出力された階調電圧から、前記信号線へ出力すべき階調電圧を選択し、選択された階調電圧を出力する期間の長さを、前記表示データによって制御するものであり、
前記階調電圧生成部は、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した複数の各期間に応じて、理想電圧に対するレベルが変動する前記階調電圧を生成可能であり、
前記階調電圧に関して、前記信号線における前記時分割した各期間に応じた電圧変動量に合わせて、前記電圧変動量を加減算した、前記分割した期間毎にレベルの異なる前記階調電圧を生成する手段を有することを特徴とする表示装置用駆動装置。
【請求項３】
請求項２記載の表示装置用駆動装置において、
前記階調電圧生成部は、前記階調電圧のうち高電位の階調電圧から低電位の階調電圧へ向かって又は低電位の階調電圧から高電位の階調電圧へ向かって段階的に前記レベルが変動する階調電圧を出力することを特徴とする表示装置用駆動装置。
【請求項４】
請求項２記載の表示装置用駆動装置において、
前記階調電圧生成部は、基準電圧を抵抗分割するラダー抵抗と、前記ラダー抵抗と前記基準電圧との間に位置する可変抵抗とを備えたことを特徴とする表示装置用駆動装置。
【請求項５】
請求項４記載の表示装置用駆動装置において、
前記可変抵抗の抵抗値を調整するための調整レジスタを備えたことを特徴とする表示装置用駆動装置。
【請求項６】
請求項５記載の表示装置用駆動装置において、
前記調整レジスタは、階調番号と階調電圧との関係のグラフ上の振幅が設定されることを特徴とする表示装置用駆動装置。
【請求項７】
請求項６記載の表示装置用駆動装置において、
前記階調電圧生成部は、前記１走査期間を時分割した期間の数と等しい数の前記調整レジスタを備え、前記調整レジスタに格納された設定値を順次選択する切替回路を有することを特徴とする表示装置用駆動装置。
【請求項８】
請求項７記載の表示装置用駆動装置において、
前記切替回路は、前記時分割するタイミングで前記調整レジスタに格納された設定値を、前記可変抵抗に転送することを特徴とする表示装置用駆動装置。
【請求項９】
複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示パネルの信号線へ出力すべき前記階調電圧を選択する階調電圧選択部とを有する表示装置用駆動装置であって、
前記階調電圧選択部は、前記信号線毎に、前記階調電圧生成部から時分割で出力された階調電圧から、前記信号線へ出力すべき階調電圧を選択し、選択された階調電圧を出力する期間の長さを、前記表示データによって制御するものであり、
前記階調電圧生成部は、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した複数の各期間に応じて、理想電圧に対するレベルが変動する前記階調電圧を生成可能であり、
前記階調電圧に関して、前記階調電圧生成部で生成した階調電圧に対し、前記信号線における前記時分割した各期間に応じた電圧変動量に合わせてレベル調整あるいは変換を施して、前記分割した期間毎にレベルの異なる階調電圧を出力する手段を有することを特徴とする表示装置用駆動装置。
【請求項１０】
複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示パネルの信号線へ出力すべき前記階調電圧を選択する階調電圧選択部とを有する表示装置用駆動装置であって、
前記階調電圧選択部は、前記信号線毎に、前記階調電圧生成部から時分割で出力された階調電圧から、前記信号線へ出力すべき階調電圧を選択し、選択された階調電圧を出力する期間の長さを、前記表示データによって制御するものであり、
前記階調電圧生成部は、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した複数の各期間に応じて、理想電圧に対するレベルが変動する前記階調電圧を生成可能であり、
前記走査期間を３分割しそれぞれの期間を前記表示パネルの信号線である表示色に対応したＲ線，Ｇ線，Ｂ線に割り当てて駆動する方法と組み合わせた表示駆動を行うものであり、
前記Ｒ，Ｇ，Ｂ毎に個別に、前記階調電圧に関して、前記階調電圧生成部で生成した階調電圧に対し、前記信号線における前記時分割した各期間に応じた電圧変動量に合わせて、前記電圧変動量を加減算した、前記分割した期間毎にレベルの異なる階調電圧を出力する手段を有することを特徴とする表示装置用駆動装置。
【請求項１１】
外部からの表示データに応じた電圧を表示パネルへ出力する表示装置用駆動装置において、
１水平期間内の分割期間に応じて階段状に変化する電圧を出力するための出力回路と、
前記表示データに応じて、前記階段状に変化する電圧のレベルを確定するための選択回路と、
前記階段状に変化する電圧のレベルを前記分割期間ごとにシフトするための回路を備えることを特徴とする表示装置用駆動装置。
【請求項１２】
外部からの表示データに応じた電圧を表示パネルへ出力する表示装置用駆動装置において、
１水平期間内の分割期間に応じて階段状に変化する電圧を出力するための出力回路と、
前記表示データに応じて、前記階段状に変化する電圧のレベルを確定するための選択回路と、
前記階段状に変化する電圧のレベルを前記分割期間ごとに設定するための設定回路とを備えることを特徴とする表示装置用駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等のモバイル機器等に具備される表示装置用駆動装置（駆動回路を実装したＩＣ等）の技術に関し、特に、低消費電力化かつ省回路規模で動作可能な表示装置の駆動方法及び駆動回路の技術に関する。
【背景技術】
【０００２】
従来、ＴＦＴ液晶等の表示装置用の駆動回路として、特開２００５−９９６６５号公報（特許文献１）記載の駆動回路の技術がある。この駆動回路では、表示データの上位ビットの階調数に応じた数の階調電圧線と、表示データの下位ビットに対応して予め設定された時間毎にパルス信号を受けて、上位ビットの内容に応じた階調電圧線を当該パルス信号がアクティブの期間のみ選択して信号線に出力するセレクタ、及び各階調電圧線に画像データの下位ビットの階調数だけ変化する階調電圧を供給する階調電圧生成部とを有する。特開２００５−９９６６５号公報（特許文献１）記載の駆動方法は、予め設定された分割期間毎に電圧レベルが変化する階調電圧群の中から、表示データの上位ビットに応じて一つを選択し、選択された階調電圧を表示データの下位ビットの情報に応じた期間のみ信号線に出力する方法である。以下、このような方法を第１の駆動方法と略称する。以上の構成と動作により、少ない回路規模で、より多くの階調表示を実現することが可能となる。
【０００３】
また、γ調整機能を実現する従来の方法として、特開２００５−４９８６８号公報（特許文献２）記載の駆動回路がある。この回路及び方法では、Ｓ字状のγ特性カーブに対して、振幅調整、傾き調整、微調整のそれぞれを、振幅調整レジスタ、傾き調整レジスタ、微調整レジスタで調整できるようにし、個々の液晶パネルの特性における所望のγ特性に応じた各階調電圧を調整することを可能とするものである。
【特許文献１】特開２００５−９９６６５号公報
【特許文献２】特開２００５−４９８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記第１の駆動方法では、ある構造を持つ液晶パネル及びその表示装置に対しては、例えば、グラデーション表示をさせた場合に、均一に表示輝度が変化せず、筋状の画質劣化が発生する場合がある。例えば液晶パネル内の信号線と対向電極間に電流リーク経路がある場合には、信号線及び選択画素電極に充電された電荷が対向電極へ移動し、信号線及び画素電極に印加された階調電圧レベルが変動することがある。これにより画質劣化が発生し、所望の表示輝度が得られない。
【０００５】
図１は本発明の技術で適用対象とする前提技術の液晶パネル４０１の一例を示したものである。液晶パネル４０１は、ＴＦＴ基板１０１、対向電極１０２、液晶層１０３、信号線（データ線ともいう）１０４、走査線１０５、電流リーク経路１０６を有する。この中で、特に信号線１０４と対向電極１０２の間に電流リーク経路１０６がある液晶パネル４０１において、画質劣化が発生することが判っている。
【０００６】
ここで、この画質劣化の発生原因について、図８（ａ）,（ｂ）を用いて説明する。図８（ａ）は、１走査期間中の信号線（１０４）、及び対向電極（１０２）の電圧遷移を示したものである。２０１は１走査期間、２０２は第１の分割期間、２０３は第２の分割期間、２０４は第３の分割期間、２０５は第４の分割期間である。また２０６は対向電極電圧、２０７は電圧印加期間が第１の分割期間２０２である階調の理想電圧、２０８は第１の駆動方法を図１に示す液晶パネル４０１に適用した場合の信号線（１０４）電圧遷移である。
【０００７】
まず、第１の駆動方法においては、電圧印加期間が第１の分割期間２０２である階調に着目すると、第１の分割期間２０２が終了後、信号線１０４は（１走査期間２０１−第１の分割期間２０２）の時間、フローティング状態に移行する。そして、信号線１０４と対向電極１０２の間に電流リーク経路１０６が存在する場合、信号線１０４の階調電圧が対向電極電圧２０６側に変動し、理想電圧２０７に対して、実際には信号線電圧遷移２０８が発生してしまう。一方、電圧印加期間が第４の分割期間２０５である階調に着目すると、第４の分割期間２０５が終了した直後にＴＦＴがオフ状態に遷移するため、信号線１０４の階調電圧がほとんど変動しない。
【０００８】
以上から、分割期間（２０２〜２０５）毎に異なる電圧変動が信号線１０４に発生する。例えば表示データを３２レベル、１走査期間２０１の分割数を４とすると、このような電圧変動量の偏りが４階調ごとに８回繰り返されることになる。
【０００９】
図８（ｂ）は、信号線１０４を接続する信号線駆動部の出力電圧と、ＴＦＴがオフ状態に遷移した直後の信号線（１０４）電圧に着目した、階調番号−階調電圧の特性を示したものである。２０９は信号線駆動部の出力電圧の階調番号と電圧の特性、２１０はＴＦＴがオフ状態に遷移した直後の画素電極電圧（信号線電圧）の階調番号と電圧の特性である。液晶パネル４０１の表示輝度は、画素電極電圧（２１０）で決定されるが、これにより、グラデーション表示させた場合は８本の筋が見られる画質劣化が発生する。なお、ここでは、画質劣化が発生する仕組みを図８（ａ）に示すように信号線１０４を低い電圧から高い電圧へ遷移させた場合で説明したが、第１の駆動方法では、信号線１０４を高い電圧から低い電圧へ遷移させた場合も同様に画質劣化が発生する。
【００１０】
本発明は以上のような問題に鑑みてなされたものであり、その目的は、上記のような画質劣化を改善でき、省回路規模での多階調表示化と画質劣化軽減を両立できる技術を提供することにある。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
前述した画質劣化の原因は、分割期間（２０２〜２０５）毎に信号線１０４の電圧変動量が異なるからである。そこで、本発明の技術では、分割期間（２０２〜２０５）毎にγ特性を調整する機能・手段を用いる。前記γ特性は、表示データ、階調電圧、実際の表示輝度（画素電極電圧）などの関係と言い換えられる。
【００１３】
このγ調整機能を実現する従来の方法として、前記特開２００５−４９８６８号公報（特許文献２）記載の駆動回路がある。
【００１４】
以上を踏まえ、本発明の技術では、前記目的を達成するために、前記特開２００５−４９８６８号公報（特許文献２）記載のγ調整機能（以下、第２の駆動方法とする）を、前記第１の駆動方法に適用した構成を有することを特徴とする。即ち、信号線（１０４）と対向電極（１０２）の間に電流リーク経路（１０６）を有する液晶パネル（４０１）等の表示パネルに対して第１の駆動方法を適用した場合に発生する信号線（１０４）及び画素電極の電圧変動に対し、予めその電圧変動量を考慮して即ちその変動の影響を打ち消すように、加減算などのレベル調整を施した階調電圧を、信号線に印加・出力する手段を備える構成にした。
【００１５】
図２（ａ）は、本発明の技術において、前記第１の駆動方法に第２の駆動方法を適用した駆動方法及び駆動回路の構成における、信号線１０４電圧レベルの遷移を示したものである。理想電圧２０７に対して、予め分割期間（２０２〜２０５）毎に異なる電圧変動量ΔＶ１，ΔＶ２，ΔＶ３を加算した階調電圧Ｖｘ（Ｖｘ＝Ｖdata＋ΔＶｙ，ｘ＝０,１,２,……,３１）を生成し、信号線駆動部は、液晶パネル４０１の信号線１０４にその電圧（Ｖｘ）を印加することにした。この結果、ＴＦＴがオフ状態に遷移した直後における、隣り合う階調の電圧差を調整することができる。
【００１６】
図２（ｂ）は、信号線（１０４）電圧に着目した場合の階調番号−階調電圧特性を示したものである。３０１は信号線駆動部の出力電圧の階調番号と電圧の特性、３０２はＴＦＴがオフ状態に遷移したタイミングでの画素電極電圧（信号線電圧）の階調番号と電圧の特性である。実際に表示輝度を決定する画素電極電圧（３０２）で判るように、特性カーブが滑らかになり、従来技術で発生していた筋状の画質劣化が回避できる。
【００１７】
以上から、本発明の駆動装置を用いることにより、省回路規模での多階調表示化と本発明第一の目的である画質劣化軽減を両立することが可能になる。
【００１８】
本駆動装置は、例えば、複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示パネルの信号線へ出力すべき前記階調電圧を選択する階調電圧選択部とを有する。前記階調電圧選択部は、前記信号線毎に、前記階調電圧生成部から時分割で出力された階調電圧から、前記信号線へ出力すべき階調電圧を選択し、選択された階調電圧を出力する期間の長さを、前記表示データによって制御する。前記階調電圧生成部は、前記階調電圧を前記信号線へ出力するための１走査期間を時分割した複数の各期間に応じて、理想電圧に対するレベルが変動する前記階調電圧を生成可能である。そして本駆動装置は、前記階調電圧に関して、前記信号線における前記時分割した各期間に応じた電圧変動量に合わせて、前記電圧変動量を加減算した前記時分割期間毎にレベルの異なる前記階調電圧を生成する手段を有する。あるいは、本装置は、階調電圧生成部で生成した階調電圧に対し前記加減等のレベル調整あるいは変換を施して出力する手段などを有する。また特に、前記階調電圧生成部は、段階的（階段状）に前記レベルが変動する階調電圧を出力する。また特に、本装置は、前記時分割期間毎のレベル調整のためのレジスタ等を備える。
【００１９】
本駆動装置は、例えば、１水平期間内の分割期間に応じて階段状に変化する電圧を出力するための出力回路（実施の形態における４１２，４１３と対応する）と、表示データに応じて、前記階段状に変化する電圧のレベルを確定するための選択回路（４１５〜４１７等）と、前記階段状に変化する電圧のレベルを前記分割期間ごとにシフトするための回路（４２７，４２８等）を備える。また、本駆動装置は、例えば、１水平期間内の分割期間に応じて階段状に変化する電圧を出力するための出力回路と、前記表示データに応じて、前記階段状に変化する電圧のレベルを確定するための選択回路と、前記階段状に変化する電圧のレベルを前記分割期間ごとに設定するための設定回路（振幅調整レジスタ４１８〜４２１等）とを備える。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、省回路規模で多階調表示化可能であると同時に、画質劣化の小さい駆動回路が実現可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図１〜図７は、本実施の形態を説明するためのものである。図８は、従来技術を説明するものである。なお各図中で同様の機能部位が複数ある場合にその一部のみ符号を付与している。
【００２２】
本実施の形態の駆動装置では、表示装置の信号線電圧変動を考慮した階調電圧出力が可能な階調電圧調整機能を設けている。その機能は、本実施の形態の駆動方法に従った表示装置の駆動を行うものである。本実施の形態の駆動方法は、前記第１の駆動方法に前記第２の駆動方法を組み合わせたものである。
【００２３】
以下、本実施の形態との比較のために、従来技術を簡単に確認する。従来技術である前記第１の駆動方法において、アクティブマトリクス型表示パネル、例えばＴＦＴ液晶パネルを駆動する場合、信号線１０４の選択期間が終了すると、駆動回路からの電荷の供給は停止し、信号線１０４は液晶パネル４０１内の配線間容量、例えば信号線１０４−走査線１０５の間の容量結合等で電荷が保持され、フローティング状態に移行する。そして、選択状態にある画素電極の階調電圧もＴＦＴがオフ状態へ遷移するまで、信号線１０４と同電圧を保持することになる。
【００２４】
しかし、第１の駆動方法で駆動する駆動回路を、例えば図１に示すような、信号線１０４と対向電極１０２の間に電流リーク経路１０６を有するＴＦＴ液晶パネル４０１に接続した場合、定常的に信号線１０４に充電された電荷が対向電極１０２へ移動し続けるため、信号線１０４がフローティング状態になった瞬間から、信号線電圧Ｖdataが変動することになる。これにより、所望の実効値が得られず、例えば、グラデーション表示をさせた場合には、筋状の画質劣化が発生することが判っている。
【００２５】
ところで、前述の電圧変動量ΔＶｙ（ｙ＝１,２,３,４）は、下記式１で表すように、信号線電圧Ｖdataと対向電極電圧Ｖcomの電位差と、液晶パネル４０１内の容量性負荷ＣLCD、電流リーク経路１０６のインピーダンスＲleak、信号線１０４のフローティング状態（１走査期間２０１−信号線選択期間）の期間で決定される（なおτ＝ＣLCD×Ｒleak）。
【００２６】
ΔＶｙ＝−（Ｖdata−Ｖcom）×ｅ＾{−（４−ｙ）×ｔ÷τ}    ・・・式１
まず、液晶パネル４０１に着目すると、パネル内の容量性負荷ＣLCDが小さいほど電圧変動量ΔＶｙは大きくなる。また、電流リーク経路１０６のインピーダンスＲleakが小さいほど電圧変動量ΔＶｙは大きくなる。以上から、駆動する液晶パネル４０１毎に画質劣化の程度は異なることが判る。
【００２７】
次に、信号線１０４がフローティング状態になる期間に着目すると、１走査期間Ｈを４等分した時間ｔ（ｔ＝Ｈ／４）を基準に考えると、第１期間のみで信号線１０４が選択される第１の階調グループのフローティング期間は３ｔ、第２期間まで信号線１０４が選択される第２の階調グループ２のフローティング期間は２ｔ、第３期間まで信号線１０４が選択される第３の階調グループのフローティング期間はｔ、第４期間まで信号線１０４が選択される第４の階調グループのフローティング期間は０となる。そして、第１の階調グループの電圧変動量ΔＶ１は最も大きく、ΔＶ２，ΔＶ３と徐々に小さくなっていき、第４の階調グループの電圧変動量ΔＶ４は０となる。
【００２８】
ここで本実施の形態では、同一の液晶パネル４０１では、第ｙの階調グループが同じであれば、式１のｅ＾{−（４−ｙ）×ｔ÷τ}の部分が一定となることに着目し、前述した電圧変動量ΔＶｙを加算した階調電圧Ｖｘ（Ｖｘ＝Ｖdata＋ΔＶｙ）を階調グループ毎に生成し、信号線１０４に印加することにした。
【００２９】
以下、本実施の形態の駆動方法及び駆動装置及びそれを含むシステムを説明する。
【００３０】
（実施の形態１）
実施の形態１の構成と動作を、図３〜図４を用いて説明する。図３は、実施の形態１の駆動装置を含むシステム（液晶表示装置）の構成を示す。図４（ａ）は、実施の形態１の駆動方法におけるレジスタ及びスイッチの各々の制御について示す、各信号のタイミングチャートである。図４（ｂ）及び（ｃ）は、本駆動方法における階調番号−階調電圧特性である。
【００３１】
まず、図３において、本液晶表示装置は、液晶パネル４０１に対して、信号線駆動部４０２、走査線駆動部４０３、電源回路４０４、及びＣＰＵ４０５を有する構成である。信号線駆動部４０２は、本実施の形態の駆動方法に従って液晶パネル４０１を駆動する駆動回路である。
【００３２】
液晶パネル４０１は、２枚のガラス基板間に液晶を封入した構造となっており、図１に示すように、ガラス基板の一方にＴＦＴが画素毎に配置され、一方の対向側のガラス基板には対向電極１０２が設けられる。そして、液晶パネル４０１は、ＴＦＴに接続する走査線１０５と信号線１０４がマトリクス状に配置された、アクティブマトリクス型と呼ばれるＴＦＴ液晶パネルであり、ＴＦＴのドレイン端子は、信号線１０４を介して階調電圧選択部４１７の出力に接続され、ＴＦＴのゲート端子は走査線１０５を介して走査線駆動部４０３の出力に接続され、ＴＦＴのソース端子は画素電極に接続される。加えて、本実施の形態では、特に信号線１０４と対向電極１０２の間に電流リーク経路１０６を有する液晶パネル４０１を対象としている。
【００３３】
なお、以下、液晶パネル４０１を前提に説明を進めていくが、電圧レベルで表示輝度を制御可能であり、且つ対信号線で前述の電流リーク経路１０６相当を有するその他の素子、例えば有機ＥＬ素子等であっても構わない。
【００３４】
なお、階調電圧選択部４１７に接続される信号線４９０は、図１の液晶パネル４０１内の信号線１０４の延長部分である。信号線電圧変動は、階調電圧選択部４１７からパネル側へ延びる信号線４９０及びパネル内の信号線１０４において発生する。
【００３５】
信号線駆動部４０２は、デジタルの表示データをアナログの階調電圧ＶdataにＤＡ（デジタル−アナログ）変換し、液晶パネル４０１の信号線１０４を介して画素電極に階調電圧Ｖdataを印加することで、液晶パネル４０１の表示輝度を制御するブロックである。
【００３６】
走査線駆動部４０３は、液晶パネル４０１の走査線１０５に対し、後述する信号線駆動部４０２内のタイミングコントローラ４０８で生成したラインクロックＬＰに同期した選択信号を線順次に印加するためのブロックである。
【００３７】
電源回路４０４は、外部から供給される電源電圧Ｖｃｉから、信号線駆動部４０２及び走査線駆動部４０３内で必要な電源電圧レベルを生成するブロックである。なお、電源電圧レベルの生成は、チャージポンプ回路等による電源電圧Ｖｃｉをｎ倍化することで実現する。
【００３８】
次に、信号線駆動部４０２を構成する各ブロックを説明する。信号線駆動部４０２は、システムインタフェース４０６、表示メモリ制御部４０９、表示メモリ４１０、ラッチ回路４１１、制御レジスタ４０７、タイミングコントローラ４０８、第１の基準電圧生成部４１２，第２の基準電圧生成部４１３、階調電圧生成部４１４、階調電圧時分割出力部４１５、比較演算部４１６、階調電圧選択部４１７、レジスタ切替回路４２４，４２５を有する。
【００３９】
制御レジスタ４０７は、振幅調整レジスタ（４１８〜４２１）、傾き調整レジスタ及び微調整レジスタ４２２、分割期間調整レジスタ（分割期間ＰＨ設定レジスタ）４２３を含む。振幅調整レジスタは、第１の階調グループ用振幅調整レジスタ（第１期間用振幅調整レジスタ）４１８、第２の階調グループ用振幅調整レジスタ（第２期間用振幅調整レジスタ）４１９、第３の階調グループ用振幅調整レジスタ（第３期間用振幅調整レジスタ）４２０、第４の階調グループ用振幅調整レジスタ（第４期間用振幅調整レジスタ）４２１の各振幅調整レジスタ（正極用及び負極用）を有する。傾き調整レジスタ及び微調整レジスタ４２２は、特開２００５−４９８６８号公報（特許文献２）記載のものと同様である。
【００４０】
第１の基準電圧生成部４１２は、抵抗４２６、可変抵抗４２７，４２８，４２９，４３０、セレクタ回路４３１を有する。４２７及び４２８は、振幅調整用可変抵抗であり、４２９及び４３０は傾き調整用可変抵抗である。階調電圧生成部４１４は、ラダー抵抗４３２、２ｔｏ１スイッチ４３３、オペアンプ回路４３４を有する。階調電圧時分割出力部４１５は、４ｔｏ１セレクタ４３５、オペアンプ回路４３６を有する。比較演算部４１６は、比較器４３７を有する。階調電圧選択部４１７は、８ｔｏ１セレクタ４３８、スイッチ回路４３９を有し、信号線４９０を接続している。
【００４１】
階調電圧時分割出力部４１５、比較演算器４１６、階調電圧選択部４１７により、第１の駆動方法を実現する。ただし、傾き調整レジスタ及び微調整レジスタ４２２はなくても構わない。
【００４２】
以下、信号線駆動部４０２の内部ブロックの動作について説明する。
【００４３】
システムインタフェース４０６は、ＣＰＵ４０５が出力する表示データ及びインストラクション等を受け、制御レジスタ４０７へ転送する。ここで、インストラクションとは、駆動回路の内部動作を決定するための情報であるが、フレーム周波数、駆動ライン数、及び階調時分割駆動時の分割期間情報、γ特性に関する各種調整機能のレジスタの設定値を含む。
【００４４】
制御レジスタ４０７は、γ調整機能（第２の方法）に関するレジスタについては液晶パネル４０１を駆動するための印加電圧極性毎に設置することにする。即ち正極用の振幅調整レジスタ（４１８〜４２１）と、それと同様の負極用の振幅調整レジスタとを有する。基本的に、制御レジスタ４０７は、インストラクションデータを格納し、このデータを各ブロックへ転送するブロックである。例えば、前記フレーム周波数と駆動ライン数、分割期間情報に関するインストラクションは、後述するタイミングコントローラ４０８へ転送される。また、振幅調整レジスタ（４１８〜４２１）に格納されるインストラクションは、後述するレジスタ切替回路４２４，４２５へ転送され、傾き調整レジスタ及び微調整レジスタ４２２に格納されるインストラクションは、後述する基準電圧生成部（４１２，４１３）へ転送される。なお、表示データも一旦制御レジスタ４０７に格納され、表示位置を指示するインストラクションと共に、後述する表示メモリ制御部４０９へ出力される。
【００４５】
タイミングコントローラ４０８は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックＬＰを生成する。また、分割期間調整レジスタ４２３から転送される分割期間情報で、１走査期間の各階調グループの分割期間を規定するＰＨ信号を生成する。なお、ここでの階調グループとは、０から３１までの３２個の階調番号の中で階調番号４ｎを第１の階調グループ、階調番号４ｎ＋１を第２の階調グループ、階調番号４ｎ＋２を第３の階調グループ、階調番号４ｎ＋３を第４の階調グループとする。
【００４６】
ＰＨ信号は、１走査期間の中で００，０１，１０，１１の順番で変化する２ビット信号であり、後述するレジスタ切替回路４２４，４２５で使用される。なお、タイミングコントローラ４０８は、ＰＨ信号の反転信号である／ＰＨも出力し、／ＰＨは、階調電圧時分割出力部４１５内の４ｔｏ１セレクタ４３５で使用することにする。さらに、タイミングコントローラ４０８は、ＰＨ[０]（ＰＨ信号下位１ビット）＝ＰＨ［１］（ＰＨ信号上位１ビット）⇔ＰＨ[０]≠ＰＨ［１］で状態遷移する毎にカウントする２ビットカウンタと、ＰＨ[１]＝０⇔ＰＨ[１]＝１で状態遷移する毎にカウントする２ビットカウンタとを有し、前者はＰＨ_１信号、後者はＰＨ_２信号を出力するものとする。
【００４７】
表示メモリ制御部４０９は、表示メモリ４１０の読み出し及び書き込み動作を行うブロックである。書き込み動作時には、制御レジスタ４０７から転送される表示位置のインストラクションに基づき、表示メモリ４１０のアドレスを選択する信号を出力し、同時に表示データを表示メモリ４１０に転送する。また、読み出し動作時には、制御レジスタ４０７から転送される表示位置のインストラクションに基づき、１ライン分の表示データを順次一斉に選択する。
【００４８】
表示メモリ４１０は、液晶パネル４０１の画素数相当の記憶領域を有し、表示メモリ制御部４０９によって、その動作が制御される。なお、表示メモリ制御部４０９で読み出し指定された表示データはラッチ回路４１１へ転送される。
【００４９】
第１及び第２の基準電圧生成部（４１２，４１３）は同一の回路構成であり、電源回路４０４で設定された基準電圧ＶＤＤと基準電圧ＶＳＳの間に、固定抵抗群（抵抗４２６）と、振幅調整を実現する可変抵抗４２７，４２８と、傾き調整を実現する可変抵抗４２９，４３０とからなるラダー抵抗と、微調整を実現するためのセレクタ回路４３１とから構成される。ここで、可変抵抗４２７，４２８の抵抗値は、レジスタ切替回路４２４，４２５から転送されるレジスタ値を元に調整できるものとする。
【００５０】
なお、図３では、基準電圧ＶＤＤ、基準電圧ＶＳＳの近傍に可変抵抗４２７，４２８を設置して、それらの抵抗値を調整することで振幅調整を実施した。これに限らず、可変抵抗４２７，４２８，４２９，４３０をすべて固定抵抗に置換し、抵抗分圧された複数の電圧レベルからセレクタ回路を用いて、振幅調整を実施する構成でも構わない。
【００５１】
階調電圧生成部４１４は、第１と第２の基準電圧生成部（４１２，４１３）から入力される基準電圧を選択する２ｔｏ１スイッチ４３３と、その出力をインピーダンス変換するためのオペアンプ回路４３４と、そして、オペアンプ回路４３４の出力電圧を元に、例えば表示データが５ビットの場合は、３２レベルの階調電圧レベルを生成するためのラダー抵抗４３２とから構成される。なお、２ｔｏ１スイッチ４３３は、タイミングコントローラ４０８で生成したＰＨ信号の下位１ビットＰＨ[０]で切り替わるものとする。例えば、ＰＨ[０]が“０”の場合は、第１の基準電圧生成部４１２の出力電圧を選択し、ＰＨ[０]が“１”の場合は、第２の基準電圧生成部４１３の出力電圧を選択することにする。
【００５２】
階調電圧時分割出力部４１５は、階調電圧生成部４１４の出力、例えば表示データが５ビットの場合は３２レベルの電圧レベルから、隣接する４レベルの階調電圧を順次選択する４ｔｏ１セレクタ４３５と、４ｔｏ１セレクタ４３５の出力をインピーダンス変換するためのオペアンプ回路４３６とから構成される。４ｔｏ１セレクタ４３５の切り替えはタイミングコントローラ４０８で生成した／ＰＨ信号で動作するものとし、１走査期間中に低電圧側から高電圧側へと４回電圧レベルが変化する階調電圧Ｖ０Ｂ〜Ｖ７Ｂを出力する。ただし、４ｔｏ１セレクタ４３５の切り替えは、ＰＨ信号で動作するものとし、１走査期間中に高電圧側から低電圧側へと４回電圧レベルが変化する階調電圧Ｖ０Ｂ〜Ｖ７Ｂを出力しても構わない。
【００５３】
比較演算部４１６は、表示データＤ[４：０]の下位２ビットであるＤ[１：０]と／ＰＨ信号を比較器４３７で比較し、／ＰＨ≧Ｄ[１：０]の条件で“１”（ハイ）、／ＰＨ＜Ｄ[１：０]の条件で“０”（ロー）となるＥＮ信号を出力する。
【００５４】
なお、前述した４ｔｏ１セレクタ４３５の切り替えをＰＨ信号で行う場合は、Ｄ[１：０]とＰＨ信号を比較器４３７で比較し、ＰＨ≦Ｄ[１：０]の条件で“１”（ハイ）、ＰＨ＞Ｄ[１：０]の条件で“０”（ロー）となるＥＮ信号を出力する。
【００５５】
階調電圧選択部４１７は、液晶パネル４０１の信号線１０４と同数の８ｔｏ１セレクタ４３８とスイッチ回路４３９とから構成される。ここで、比較演算部４１６から転送されるＥＮ信号が“１”（ハイ）の場合には、スイッチ回路４３９がオン状態になり、表示データの上位３ビットであるＤ[４：２]の値に従い、８ｔｏ１セレクタ４３８が階調電圧Ｖ０Ｂ〜Ｖ７Ｂの１つを選択し出力する。例えばＤ[４：２]が０００ならばＶ０Ｂ、１１１ならばＶ７Ｂを選択して出力する。一方、ＥＮ信号が０の場合はＤ[４：２]の値によらず、スイッチ回路４３９がオフ状態になり、出力はハイ・インピーダンスとなる。なお、階調電圧選択部４１７の出力は、信号線４９０を通じて表示パネル４０１の信号線１０４に接続されている。
【００５６】
第１のレジスタ切替回路４２４は、タイミングコントローラ４０８から転送されるＰＨ_１信号をもとに、振幅調整レジスタ４１８，４２０から転送されるレジスタ値を順番に切り替える。そして、レジスタ切替回路４２４は、その値を、第１の基準電圧生成部４１２内の可変抵抗４２７，４２８へ転送する。また同様に、第２のレジスタ切替回路４２５は、タイミングコントローラ４０８から転送されるＰＨ_２信号をもとに、振幅調整レジスタ４１９，４２１から転送されるレジスタ値を順番に切り替える。そして、レジスタ切替回路４２５は、その値を、第２の基準電圧生成部４１３内の可変抵抗へ転送する。ここでは、第１のレジスタ切替回路４２４には、印加電圧の極性によらず奇数階調グループの振幅調整レジスタ４１８，４２０のレジスタ値が転送されるものとし、第２のレジスタ切替回路４２５には、印加電圧の極性によらず偶数階調グループの振幅調整レジスタ４１９，４２１のレジスタ値が転送されるものとする。
【００５７】
次に、本実施の形態１に係るレジスタ及びスイッチの各々の制御について、図４（ａ）を参照して説明する。図４（ａ）で、５０１は本来信号線１０４（画素電極）に印加すべき階調電圧（出力電圧）、５０２は本実施の形態１における階調電圧時分割出力部４１５の出力電圧である。
【００５８】
まず、タイミングコントローラ４０８で生成されるラインクロックＬＰの立ち上がりタイミングで、ラッチ回路４１１から一斉に表示データが比較演算部４１６及び階調電圧選択部４１７、２ｔｏ１スイッチ４３３に転送される。また、同時にタイミングコントローラ４０８で生成される／ＰＨ信号が、比較演算部４１６、及び４ｔｏ１セレクタ４３５に転送され、ＰＨ_１，ＰＨ_２信号がレジスタ切替回路４２４，４２５に転送される。
【００５９】
なお、ＥＮ信号は、前述したように比較演算部４１６で生成される。具体的には、ラッチ回路４１１から転送される表示データの下位２ビットであるＤ[１：０]と／ＰＨ信号とを比較し、ＥＮ信号を生成する。
【００６０】
第１のレジスタ切替回路４２４は、タイミングコントローラ４０８から転送されるＰＨ_１信号の切り替わりタイミングで、正極用の振幅調整レジスタ４１８，４２０、及び負極用の振幅調整レジスタから転送されるレジスタ値を順次選択し、可変抵抗４２７及び４２８へ転送する。その結果、可変抵抗４２７及び４２８は、その設定値に基づいて、２走査期間に相当する時間内に抵抗値が４回変化することになる。また、第２のレジスタ切替回路４２５は、タイミングコントローラ４０８から転送されるＰＨ_２信号の切り替わりタイミングで、正極用の振幅調整レジスタ４１９，４２１、及び負極用の振幅調整レジスタから転送されるレジスタ値を順次選択し、第２の基準電圧生成部４１３内の可変抵抗へ転送する。その結果、可変抵抗の抵抗値は、設定値に基づいて、２走査期間に相当する時間内に抵抗値が４回変化することになる。
【００６１】
そして、２ｔｏ１スイッチ４３３は、ＰＨ信号の下位１ビットＰＨ[０]の切り替わりで第１の基準電圧生成部４１２の出力電圧と第２の基準電圧生成部４１３の出力電圧を選択する。図４（ａ）では、ＰＨ［０］＝０で第１の基準電圧生成部４１２の出力電圧を選択し、ＰＨ[０]＝１で第２の基準電圧生成部４１３の出力電圧を選択した場合である。これにより、正極の第１の階調グループの振幅設定、第２の階調グループの振幅設定、第３の階調グループの振幅設定、第４の階調グループの振幅設定、負極の第１の階調グループの振幅設定、第２の階調グループの振幅設定、第３の階調グループの振幅設定、第４の階調グループの振幅設定という順番で、γ特性が切り替わることになる。なお、２ｔｏ１スイッチ４３３が、第１の基準電圧生成部４１２を選択し、例えば正極性の第１の階調グループの出力電圧を選択している場合は、選択されていない第２の基準電圧生成部４１３は、正極性の第２の階調グループの出力電圧を生成する。これにより、第１及び第２の基準電圧生成部（４１２，４１３）の出力は、２ｔｏ１スイッチ４３３が選択する前に、予め電圧を確定しておくことができ、振幅設定切り替わり時の収束性に遅延等の問題が発生することはない。
【００６２】
４ｔｏ１セレクタ４３５は、／ＰＨ信号に従って隣接する４レベルの階調電圧から１レベルを順次選択し、ボルテージフォロアの役割を果たすオペアンプ回路４３６は、その電圧を階調電圧選択部４１７へ転送する。なお、８個設置したオペアンプ回路４３６の出力であるＶ０Ｂ〜Ｖ７Ｂは、図４（ａ）に示すように、低電圧側から高電位側へと階段状に遷移する。そして、Ｖ０Ｂ,Ｖ１Ｂ,……,Ｖ７Ｂは、本来信号線１０４（画素電極）に印加すべき階調電圧（出力電圧）５０１に対して、印加電圧極性が正極性の場合は電圧変動量ΔＶｙを加算、印加電圧極性が負極性の場合は電圧変動量ΔＶｙを減算した出力電圧５０２であることが、本実施の形態の特徴である。
【００６３】
図４（ｂ）は、１走査期間内で出力される階調電圧時分割出力部４１５における出力電圧の階調番号と階調電圧の特性を示したものである。５０３は第１の階調グループの階調番号−階調電圧特性を示す。同様に、５０４は第２の階調グループ、５０５は第３の階調グループ、５０６は第４の階調グループの特性をそれぞれ示す。階調番号−階調電圧特性５０６以外の電圧レベルはすべて電圧変動量ΔＶｙを加減算したものであり、図２（ｂ）の階調番号−階調電圧特性３０１と同様な特性が得られる。図４（ｃ）は、図４（ｂ）の階調番号４〜９の部分を拡大したものであるが、それぞれのハイ・インピーダンス期間に応じた電圧降下が発生すると、階調番号−階調電圧特性５０３〜５０５は、電圧降下が発生しない第４の階調グループの階調番号−階調電圧特性５０６と同等になることが期待できる。これにより、従来技術で発生していた筋状の画質劣化を回避できる。
【００６４】
以上のような回路構成と動作タイミングにより、本実施の形態１の駆動装置を備えた液晶表示装置では、液晶パネル４０１に電流リーク経路１０６が存在した場合でも、第１の駆動方法が適用可能となる。従って、少ない定常電流と回路規模で多階調表示が実現でき、駆動方法起因で発生する画質劣化を軽減することが可能である。
【００６５】
なお、本実施の形態１では、信号線１０４への出力電圧Ｖｘは低階調側から高階調側へと階段状に遷移させているが、１走査期間内で階調電圧の遷移方向が同一であれば構わないので、高階調側から低階調側へと階段状に遷移するものとしても構わない。また、レジスタ切替回路と基準電圧生成部をそれぞれ２個ずつ設置したが、それぞれ１個ずつとしても構わない。その場合は、分割期間毎に正極用の振幅調整レジスタ（４１８〜４２１）のレジスタ値と負極用の振幅調整レジスタのレジスタ値を順番に切り替えて、２走査期間で可変抵抗４２７，４２８の抵抗値を８回変化させることになる。また、入力の表示データを５ビットとして説明したが、例えば６ビットでも構わないし、階調電圧選択部４１７は、１走査期間内で隣接する４レベルの階調電圧が階段状に遷移する中から電圧を選択する場合で説明したが、２レベルの階調電圧から選択する構成でも構わない。また、表示メモリ（４１０）を内蔵した駆動装置及び液晶表示装置を説明したが、表示メモリ非内蔵型の駆動装置でも構わない。さらに、本実施の形態においては、特開２００５−４９８６８号公報（特許文献２）記載の振幅調整機能を適用した場合を例にして、階調グループ毎のγ特性カーブを生成する方法を説明してきたが、これに限られるわけではなく、その他の調整機能を適用しても構わない。
【００６６】
（実施の形態２）
以下、実施の形態２の構成と動作を、図５〜図６を用いて説明する。実施の形態２では、１走査期間Ｈ内の分割期間毎にγ特性を切り替える前述の実施の形態１に対し、階調電圧生成部では１走査期間中ではγ特性を切り替えることはせず、階調電圧の電圧レベルを前述した電圧変動量ΔＶｙにあわせて調整できるようにしたものである。
【００６７】
図５（ａ）は、実施の形態２における駆動装置を含むシステム（液晶表示装置）を示したものである。図５（ｂ）は、回路部分（Ｂ）の構成を示す。図５（ｃ）は、図５（ｂ）のレジスタの設定例を示す。図６（ａ）は、実施の形態２の駆動方法におけるレジスタ及びスイッチの各々の制御について示す、各信号のタイミングチャートである。図６（ｂ）及び（ｃ）は、本駆動方法における階調番号−階調電圧特性である。
【００６８】
図５（ａ）において、制御レジスタ６０１、タイミングコントローラ６０３、基準電圧生成部４１２、階調電圧生成部６０４、比較演算器６０８以外のブロックの構成及び動作については、実施の形態１と同様である。階調電圧生成部６０４は、ラダー抵抗部６０５、オペアンプ回路６０６、出力ラダー抵抗部６０７を有する。
【００６９】
制御レジスタ６０１は、階調間電圧調整レジスタ６０２、傾き調整レジスタ及び微調整レジスタ４２２、分割期間調整レジスタ４２３を含む。γ調整機能に関するレジスタについては、液晶パネル４０１を駆動するための印加電圧極性毎に設置することにする。ただし、傾き調整レジスタ及び微調整レジスタ４２２はなくても構わないし、図５（ａ）では省略したが振幅調整レジスタを設置しても構わない。
【００７０】
タイミングコントローラ６０３は、ドットカウントを持っており、外部から入力されるドットクロックを元にラインクロックＬＰを生成する。また、分割期間調整レジスタ４２３から転送される分割期間情報によって、実施の形態１と同様に各階調グループの分割期間を規定するＰＨ信号を生成し、ＰＨ信号は後述する比較演算器６０８内の比較器６１０で使用される。一方で、タイミングコントローラ６０３は、液晶印加電圧の極性を示すＭ信号に基づき、Ｍ＝“０”の場合はＰＨ信号の全ビット反転した信号、Ｍ＝“１”の場合はＰＨ信号そのものとなるＰＨ_Ｍ信号を生成する。なお、このＰＨ_Ｍ信号は、４ｔｏ１セレクタ４３５で使用される。
【００７１】
基準電圧生成部４１２は、前述した実施の形態１においては可変抵抗４２７，４２８の抵抗値を階調グループ毎に変化させることで、電圧変動量ΔＶｙ分シフトさせたγ特性カーブを４種類生成し、分割期間毎に切り替えることで画質劣化を改善した。一方、本実施の形態２においては、前述したように、１走査期間内では可変抵抗４２７，４２８の抵抗値を変更しないものとする。
【００７２】
階調電圧生成部６０４は、基準電圧生成部４１２から転送される基準電圧をもとに、抵抗分割で３２レベルの階調電圧を生成するラダー抵抗部６０５と、ラダー抵抗部６０５で生成した電圧レベルから４階調毎、例えばＶ０,Ｖ４,……,Ｖ２９に相当する電圧レベルをバッファリングするオペアンプ回路６０６と、そしてそのオペアンプ回路６０６の出力電圧を基準に、前述した電圧変動量ΔＶｙを加減算した電圧レベルを生成する出力ラダー抵抗部６０７により構成される。なお、オペアンプ回路６０６は、階調電圧生成部６０４の出力電圧がラダー抵抗部６０５と出力ラダー抵抗部６０７の合成抵抗による分圧で決定されるのを防ぐために設置している。
【００７３】
図５（ｂ）に示すように、出力ラダー抵抗部６０７は、可変抵抗６１１，６１４、抵抗６１２，６１３を有する。出力ラダー抵抗部６０７は、オペアンプ回路６０６の出力間を、４個の抵抗（６１１〜６１４）の抵抗分割により３レベルを生成する。このうち、オペアンプ回路６０６出力近傍の２個の抵抗（６１１，６１４）については可変抵抗とする。また、その抵抗（６１１，６１４）の抵抗値については、図５（ｃ）に示すように、階調間電圧調整レジスタ６０２に格納された２ビットの設定値で設定できるものとする。例えば、５Ｒ，１０Ｒ，２５Ｒ，５０Ｒの４種を設定可能とする。なおＲは一定の抵抗値とする。
【００７４】
ところで、出力ラダー抵抗部６０７の出力電圧、例えばＶ５〜Ｖ７は、下記式２〜式４で求めることができる。例えば、可変抵抗６１４の抵抗値を大きくすると、式２〜式４の（Ｖ４−Ｖ８）と＋Ｖ８を除く部分の項が１に近い値となるため、Ｖ４レベルとＶ８レベルを固定のまま、Ｖ５，Ｖ６，Ｖ７のみをＶ４側の高電位に上昇させることができる。また、可変抵抗６１１の抵抗値を大きくすると、式２〜式４の同部分の項が０に近い値となるため、Ｖ４レベルとＶ８レベルを固定のまま、Ｖ５，Ｖ６，Ｖ７のみをＶ８側の低電位に下降させることができる。なお下記で例えばｒ612は抵抗６１２の抵抗値とする。
【００７５】
Ｖ５＝（Ｖ４−Ｖ８）×（ｒ612＋ｒ613＋ｒ614）／（ｒ611＋ｒ612＋ｒ613＋ｒ614）＋Ｖ８      ・・・式２
Ｖ６＝（Ｖ４−Ｖ８）×（ｒ613＋ｒ614）／（ｒ611＋ｒ612＋ｒ613＋ｒ614）＋Ｖ８      ・・・式３
Ｖ７＝（Ｖ４−Ｖ８）×（ｒ614）／（ｒ611＋ｒ612＋ｒ613＋ｒ614）＋Ｖ８      ・・・式４
従って、液晶印加電圧の極性が正極性でＭ＝“０”の場合は、信号線電圧Ｖdata＞対向電極電圧Ｖcomとなり、電流リークにより信号線電圧Ｖdataの電圧レベルが降下するため、可変抵抗６１４の抵抗値を大きくして、信号線電圧Ｖdataに電圧変動量ΔＶｙを加算する。また、液晶印加電圧の極性が負極性でＭ＝“１”の場合は、信号線電圧Ｖdata＜対向電極電圧Ｖcomとなり、電流リークにより信号線電圧Ｖdataの電圧レベルが上昇するため、可変抵抗６１１の抵抗値を大きくして、信号線電圧Ｖdataに電圧変動量ΔＶｙを加算する。
【００７６】
ここで、図５（ｂ）では、前述した４個の抵抗のうち抵抗６１２，６１３の抵抗値ｒ612，ｒ613を５Ｒと固定としたが、調整可能な構成としても構わない。また、可変抵抗６１１，６１４の抵抗値ｒ611，ｒ614は、図５（ｃ）に示すように階調間電圧調整レジスタ６０２の設定値２ビットで選択できるものとしているが、このビット数に限られる訳ではない。一般に、調整ビット数を小さくする程、スイッチ回路等を少なくでき、回路規模を小さくできるが、その分調整幅と調整精度が低下するため、十分な画質改善効果が期待できない場合がある。従って、１走査期間の分割期間と、液晶パネル４０１内電流リーク経路１０６のインピーダンスＲleakの値との関係を考慮した上で、調整ビット数及び設定可能抵抗値を決定することが望ましい。
【００７７】
比較演算器６０８は、反転器６０９と比較器６１０から構成される。反転器６０９は、ラッチ回路４１１から表示データＤ[４：０]の下位２ビットＤ［１：０］と、印加電圧の極性を示すＭ信号とを受けて、正極性でＭ＝“０”の場合は、Ｄ[１：０]を全ビット反転させた信号を比較器６１０に転送し、負極性でＭ＝“１”の場合は、Ｄ［１：０］そのものを比較器６１０に転送する。ここで、反転器６０９の出力信号をＣ[１：０]とすると、比較器６１０は、Ｃ［１：０］とタイミングコントローラ６０３から転送されるＰＨ信号を比較し、ＰＨ≦Ｃ[１：０]の条件で“１”（ハイ）、ＰＨ＞Ｃ[１：０]の条件で“０”（ロー）となるＥＮ信号を出力する。なお、階調電圧選択部４１７以降の動作は実施の形態１と同様である。
【００７８】
次に、本実施の形態２におけるレジスタ及びスイッチの各々の制御について、図６（ａ）を参照して説明する。図６（ａ）で、７０１は理想とする階調電圧（出力電圧）、７０２は本実施の形態２における階調電圧時分割出力部４１５の出力電圧である。
【００７９】
まず、ラインクロックＬＰ、及び表示データＤ[４：０]の比較演算器６０８までの転送方式は実施の形態１と同様である。本発明の実施の形態の特徴である階調間電圧調整については、タイミングコントローラ６０３から、印加電圧の極性を示すＭ信号の切り替えタイミングに同期して、正極性及び負極性用の階調間電圧調整レジスタ６０２に保持されたレジスタ値を可変抵抗６１１及び６１４に転送する。
【００８０】
また、ＥＮ信号は、前述した比較演算器６０８の動作に従い、ＰＨ信号と、Ｍ信号＝“０”でＤ[１：０]を正転、Ｍ信号＝“１”でＤ[１：０]を反転した信号であるＣ[１：０]を使用して生成することにする。
【００８１】
ここで、４ｔｏ１セレクタ４３５は、ＰＨ_Ｍ信号に従って、隣接する４レベルの階調電圧から１レベルを順次選択し、ボルテージフォロアの役割を果たすオペアンプ回路４３６は、その電圧を階調電圧選択部４１７に転送する。８個設置したオペアンプ回路４３６の出力であるＶ０Ｂ〜Ｖ７Ｂは、Ｍ信号＝“０”で正極性の場合は、低電圧側から高電圧側へと階段状に遷移するものとする。また、Ｍ信号＝“１”で負極性の場合は、高電圧側から低電圧側へと階段状に遷移するものとする。なお、Ｖ０Ｂ〜Ｖ７Ｂは、本来信号線（画素電極）に印加すべき階調電圧７０１に対して、印加電圧極性が正極性の場合は電圧変動量ΔＶｙを加算、印加電圧極性が負極性の場合は電圧変動量ΔＶｙを減算した出力電圧７０２であることが、本実施の形態の特徴である。
【００８２】
図６（ｂ）で、７０３は階調電圧時分割出力部４１５における階調番号−階調電圧特性であるが、図２（ｂ）の３０１と同様な特性が得られる。この結果、従来技術で発生していた筋状の画質劣化を回避できる。
【００８３】
以上のような回路構成と動作タイミングにより、本実施の形態２の駆動装置を備える表示装置は、液晶パネル４０１に電流リーク経路１０６が挿入された場合でも第１の駆動方法が適用可能となる。従って、少ない定常電流と回路規模で多階調表示が実現でき、駆動方法起因の画質劣化を軽減することができる。
【００８４】
なお、本実施の形態２では、１個の基準電圧生成部４１２を設けたが、例えば印加電圧の極性毎に２個設置しても構わない。また、実施の形態１と同様に、入力の表示データを例えば６ビットでも構わないし、表示メモリ非内蔵型の駆動装置でも構わない。さらに、本実施の形態２においては、発明の特徴を実現するにあたり、階調電圧生成部６０４内に可変抵抗６１１，６１４を設置したが、駆動装置として、図６（ｂ）に示すような階調番号−階調電圧特性が得られるのであれば、この回路構成に限られるわけではなくその他の回路構成であっても構わない。
【００８５】
（実施の形態３）
以下、実施の形態３の構成と動作を、図７を用いて説明する。実施の形態３では、前述した実施の形態１と、１走査期間を３分割しそれぞれの期間を液晶パネル４０１の信号線１０４｛Ｒ線，Ｇ線，Ｂ線｝に割り当てて駆動するＲＧＢ時分割駆動とを組み合わせたものであり、液晶パネル４０１の表示色であるＲ（Red），Ｇ（Green），Ｂ（Blue）毎にγ特性を個別に調整できるようにしたものである。
【００８６】
図７（ａ）は、実施の形態３における駆動装置を含むシステム（液晶表示装置）を示したものである。図７（ｂ）は、実施の形態３の駆動方法におけるレジスタ及びスイッチの各々の制御について示す、各信号のタイミングチャートである。
【００８７】
図７（ａ）において、実施の形態１における制御レジスタ４０７を、Ｒ，Ｇ，Ｂ個別に設けたものである。なお、タイミングコントローラ８０５及びレジスタ切替回路８０６，８０７以外の各ブロックの構成及び動作については実施の形態１と基本的に同様である。ただし、階調電圧選択部４１７の後段に追加してＲＧＢ時分割スイッチ８０８を設置した。
【００８８】
制御レジスタ８０１は、ＲＧＢ時分割駆動を実施するためのＲＧＢ選択期間調整レジスタ８０２を含み、γ調整機能に関しては、Ｒ線用制御レジスタ４０７ｂと、Ｒ線用制御レジスタ４０７ｂと同様な構成のＧ線用制御レジスタ８０３及びＢ線用制御レジスタ８０４を独立して設置する構成とした。
【００８９】
タイミングコントローラ８０５は、ドットカウンタを持っており、外部から入力されるドットクロックを元にラインクロックＬＰを生成する。そして、タイミングコントローラ８０５は、ＲＧＢ選択期間調整レジスタ８０２から転送される、Ｒ線選択期間情報から、１走査期間内でＲ線の選択期間で“１”（ハイ）、非選択期間で“０”（ロー）となる信号ＲＳＷ、Ｇ線選択期間情報から、１走査期間内でＧ線の選択期間で“１”（ハイ）、非選択期間で“０”（ロー）となる信号ＧＳＷ、Ｂ線選択期間情報から、１走査期間内でＢ線の選択期間で“１”（ハイ）、非選択期間で“０”（ロー）となる信号ＢＳＷを生成する。なお、ＲＳＷ，ＧＳＷ，ＢＳＷは後述するレジスタ切替回路８０６，８０７とＲＧＢ時分割スイッチ８０８で使用される。
【００９０】
また、タイミングコントローラ８０５は、分割期間調整レジスタ４２３から転送される分割期間情報で、Ｒ線、Ｇ線、及びＢ線選択期間内の各階調グループの分割期間を規定するＰＨ信号を生成する。なお、ここでの階調グループとは、３２個の階調番号の中で階調番号４ｎを第１の階調グループ、階調番号４ｎ＋１を第２の階調グループ、階調番号４ｎ＋２を第３の階調グループ、階調番号４ｎ＋３を第４の階調グループとする。ここで、ＰＨ信号はＲ線、Ｇ線、及びＢ線選択期間内で００，０１，１０，１１のように変化する２ビット信号であり、後述する階調電圧生成部４１４で使用される。なお、タイミングコントローラ８０５は、ＰＨ信号の反転信号／ＰＨも出力し、／ＰＨは階調電圧時分割出力部４１５で使用する。
【００９１】
第１のレジスタ切替回路８０６には、Ｒ線用制御レジスタ４０７ｂから、正極第１の階調グループと正極第３の階調グループと、負極第１の階調グループ１と負極第３の階調グループの振幅調整レジスタ値と、Ｇ線用制御レジスタ８０３から、正極第１の階調グループと正極第３の階調グループと、負極第１の階調グループと負極第３の階調グループの振幅調整レジスタ値と、Ｂ線用制御レジスタ８０４から、正極第１の階調グループと正極第３の階調グループと、負極第１の階調グループと負極第３の階調グループの振幅調整レジスタ値が入力される。そして、第１のレジスタ切替回路８０６は、タイミングコントローラ８０５で生成されたＲＳＷ，ＧＳＷ，ＢＳＷと、前述した実施の形態１と同様なＰＨ_１信号をもとに、前述したレジスタ値を順次選択し、第１の基準電圧生成部４１２内の可変抵抗４２７，４２８へ転送する。
【００９２】
また、第２のレジスタ切替回路８０７には、Ｒ線用制御レジスタ４０７ｂから、正極第２の階調グループと正極第４の階調グループと、負極第２の階調グループと負極第４の階調グループの振幅調整レジスタ値と、Ｇ線用制御レジスタ８０３から、正極第２の階調グループと正極第４の階調グループと、負極階調グループ２と負極第４の階調グループの振幅調整レジスタ値と、Ｂ線用制御レジスタ８０４から、正極第２の階調グループと正極第４の階調グループと、負極第２の階調グループと負極第４の階調グループの振幅調整レジスタ値が入力される。そして、第２のレジスタ切替回路８０７は、タイミングコントローラ８０５で生成されたＲＳＷ，ＧＳＷ，ＢＳＷと、前述した実施の形態１と同様なＰＨ_２信号をもとに、前述したレジスタ値を順次選択し、第２の基準電圧生成部４１３内の可変抵抗へ転送する。なお、レジスタ値の選択順は後述する図７（ｂ）を用いて説明する。
【００９３】
本実施の形態３で設置したＲＧＢ時分割スイッチ８０８は、液晶パネル４０１の信号線１０４と同数のスイッチ（８０９〜８１０）から構成され、当該スイッチの一端は液晶パネル４０１の信号線１０４に接続される。そして、隣り合う信号線１０４であるＲ線，Ｇ線，Ｂ線に関しては、当該スイッチのもう一端を同一のスイッチ回路４３９に接続する。ここでスイッチ回路８０９はタイミングコントローラ８０５から転送されるＲＳＷで制御され、ＲＳＷ＝“１”でオン状態になり、“０”でオフ状態となる。また、スイッチ回路８１０はＧＳＷで、スイッチ回路８１１はＢＳＷで同様に制御されるものとする。これにより、液晶パネル４０１の駆動がＲＧＢの時分割で可能になるため、ＲＧＢの３本の信号線１０４に対し、１個の８ｔｏ１セレクタ４３８を設置すれば良くなるため、回路規模の削減が可能となる。
【００９４】
次に、本実施の形態３に係るレジスタ及びスイッチの各々の制御について、図７（ｂ）を参照して説明する。図７（ｂ）で、８１２は本来信号線（画素電極）に印加すべき階調電圧（出力電圧）、８１３は本実施の形態３における階調電圧時分割出力部４１５の出力電圧である。
【００９５】
まず、ラインクロックＬＰに対して、ＲＧＢ選択期間調整レジスタ８０２で設定されたＲ線選択期間、Ｇ線選択期間、及びＢ線選択期間に応じてＲＳＷ，ＧＳＷ，ＢＳＷを生成する。そして、第１のレジスタ切替回路８０６は、タイミングコントローラ８０５で生成されるＰＨ_１信号とＲＳＷ，ＧＳＷ，ＢＳＷ信号を元に、第１の基準電圧生成部４１２内の可変抵抗４２７及び４２８の抵抗値を変更し、振幅調整によるγ調整を実施する。同様に、第２のレジスタ切替回路８０７は、タイミングコントローラ８０５で生成されるＰＨ_２信号とＲＳＷ，ＧＳＷ，ＢＳＷ信号を元に、第２の基準電圧生成部４１３内の可変抵抗の抵抗値を変更し、振幅調整によるγ調整を実施する。
【００９６】
なお、Ｖ０Ｂ〜Ｖ７Ｂは、本来信号線（画素電極）に印加すべき階調電圧（出力電圧）８１２に対して、印加電圧極性が正極性の場合は、Ｒ線毎、Ｇ線毎、Ｂ線毎に異なる電圧変動量ΔＶ*ｙを加算、印加電圧極性が負極性の場合は、Ｒ線毎、Ｇ線毎、Ｂ線毎に異なる電圧変動量ΔＶ*ｙを減算した出力電圧８１３であることが、本実施の形態の特徴である。
【００９７】
以上から、実施の形態３では、液晶パネル４０１の表示色であるＲ，Ｇ，Ｂの各色のγ特性を個別に調整可能とし、階調時分割方式による低消費電力と省回路規模、前述の実施の形態１による画質劣化軽減と、本実施の形態によるさらなる高画質化の両立が望める液晶表示装置を実現した。
【００９８】
なお、実施の形態３では、信号線１０４への出力電圧Ｖｘは低階調側から高階調側へと階段状に遷移させているが、１走査期間内で階調電圧の遷移方向が同一であれば構わないので、高階調側から低階調側へと階段状に遷移するものとしても構わない。また、実施の形態１と同様に、入力の表示データを例えば６ビットとしても構わないし、階調電圧選択部４１７は、Ｒ線、Ｇ線、及びＢ線の選択期間内で隣接する４レベルの階調電圧が階段状に遷移する中から電圧を選択する場合で説明したが、２レベルの階調電圧から選択する構成でも構わない。また、表示メモリ非内蔵型の駆動装置でも構わない。さらに、本実施の形態３においては、信号線駆動部４０２内にＲＧＢ時分割スイッチ８０８を設置した場合で説明したが、液晶パネル４０１内にＲＧＢ時分割スイッチ８０８相当を内蔵しても構わない。また、本実施の形態３では前述した実施の形態１の構成を基本として、Ｒ，Ｇ，Ｂ毎に個別にγ特性を調整できるようにしたものであるが、前述した実施の形態２の構成を基本として、Ｒ，Ｇ，Ｂ毎に個別に調整できるようにしても構わない。
【００９９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１００】
本発明は、表示装置用の駆動回路（駆動装置）や表示装置に利用可能である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施の形態の駆動装置で適用対象とする、前提技術である液晶パネルの一構成例と、液晶パネルにおける信号線の電圧レベル変動要因（電流リーク経路）とを示す説明図である。
【図２】本発明の実施の形態の特徴を説明するための図であり、（ａ）は、第１の駆動方法に第２の駆動方法を適用した本実施の形態の駆動方法及び駆動装置の階調電圧調整機能による効果を示す、信号線電圧レベルの遷移を示した図であり、（ｂ）は、階調番号−階調電圧特性を示した図である。
【図３】本発明の実施の形態１の駆動装置（ＴＦＴ液晶駆動回路）を含むシステム（液晶表示装置）の構成を示す図であり、特に、信号線駆動部の構成図である。
【図４】（ａ）は、本発明の実施の形態１の駆動方法における各信号のタイミングチャートであり、（ｂ）は、その駆動方法における効果を示す階調番号−階調電圧特性であり、（ｃ）は、（ｂ）の一部分の拡大図である。
【図５】（ａ）は、本発明の実施の形態２における駆動装置（ＴＦＴ液晶駆動回路）を含むシステム（液晶表示装置）の構成、特に信号線駆動部の構成図であり、（ｂ）は、その一部分の構成を示す拡大図であり、（ｃ）は、（ｂ）中のレジスタの設定例を示す表である。
【図６】（ａ）は、本発明の実施の形態２の駆動方法における各信号のタイミングチャートであり、（ｂ）は、その駆動方法における効果を示す階調番号−階調電圧特性であり、（ｃ）は、（ｂ）の一部分の拡大図である。
【図７】（ａ）は、本発明の実施の形態３における駆動装置（ＴＦＴ液晶駆動回路）を含むシステム（液晶表示装置）の構成を示す図であり、（ｂ）は、実施の形態３の駆動方法における各信号のタイミングチャートである。
【図８】従来技術の特徴を説明するための図であり、（ａ）は、図１の液晶パネルに第１の駆動方法を適用し、電圧レベルを低い電圧から高い電圧に遷移させた場合の信号線電圧を示した図であり、（ｂ）は、電圧レベルを低い電圧から高い電圧に遷移させた場合の階調番号−階調電圧特性を示した図である。
【符号の説明】
【０１０２】
１０１…ＴＦＴ基板、１０２…対向電極、１０３…液晶層、１０４…信号線、１０５…走査線、１０６…電流リーク経路、２０１…１走査期間（Ｈ）、２０２〜２０５…分割期間、２０６…対向電極電圧、２０７…理想電圧、２０８…信号線電圧遷移、２０９，２１０…階調番号−階調電圧特性、３０１，３０２…階調番号−階調電圧特性、４０１…液晶パネル、４０２…信号線駆動部、４０３…走査線駆動部、４０４…電源回路、４０５…ＣＰＵ、４０６…システムインタフェース、４０７…制御レジスタ、４０８…タイミングコントローラ、４０９…表示メモリ制御部、４１０…表示メモリ、４１１…ラッチ回路、４１２，４１３…基準電圧生成部、４１４…階調電圧生成部、４１５…階調電圧時分割出力部、４１６…比較演算部、４１７…階調電圧選択部、４１８…第１期間用振幅調整レジスタ、４１９…第２期間用振幅調整レジスタ、４２０…第３期間用振幅調整レジスタ、４２１…第４期間用振幅調整レジスタ、４２２…傾き調整レジスタ及び微調整レジスタ、４２３…分割期間ＰＨ設定レジスタ、４２４，４２５…レジスタ切替回路、４２６…抵抗、４２７，４２８，４２９，４３０…可変抵抗、４３１…セレクタ回路、４３２…ラダー抵抗、４３３…２ｔｏ１スイッチ、４３４…オペアンプ回路、４３５…４ｔｏ１セレクタ、４３６…オペアンプ回路、４３７…比較器、４３８…８ｔｏ１セレクタ、４３９…スイッチ回路、４９０…信号線、５０１，５０２…出力電圧、５０３〜５０６…階調番号−階調電圧特性、６０１…制御レジスタ、６０２…階調間電圧調整レジスタ、６０３…タイミングコントローラ、６０４…階調電圧生成部、６０５…ラダー抵抗部、６０６…オペアンプ回路、６０７…出力ラダー抵抗部、６０８…比較演算器、６０９…反転器、６１０…比較器、６１１，６１４…可変抵抗、６１２，６１３…抵抗、７０１，７０２…出力電圧、７０３…階調番号−階調電圧特性、８０１…制御レジスタ、８０２…ＲＧＢ選択期間調整レジスタ、４０７ｂ…Ｒ線用制御レジスタ、８０３…Ｇ線用制御レジスタ、８０４…Ｂ線用制御レジスタ、８０５…タイミングコントローラ、８０６，８０７…レジスタ切替回路、８０８…ＲＧＢ時分割スイッチ、８０９〜８１１…スイッチ回路、８１２，８１３…出力電圧。
【図１】
2007072365.tif 000003
【図２】
2007072365.tif 000004
【図３】
2007072365.tif 000005
【図４】
2007072365.tif 000006
【図５】
2007072365.tif 000007
【図６】
2007072365.tif 000008
【図７】
2007072365.tif 000009
【図８】
2007072365.tif 000010