(57)【要約】本発明は、デイジチェーン（ｄａｉｓｙ ｃｈａｉｎ）方式を利用した映像監視システムに関するもので、一つ以上のビデオカメラで撮影された映像信号を、一つ以上の分割画面に構成し表示するための映像監視システムにおいて、各々のビデオカメラから出力されるチャンネル映像信号をデジタル映像データに変換するための複数のＡ／Ｄコンバータと；ビデオソースチャンネルを介して前記複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小して第１バイパスチャンネルに出力し、前段の第１バイパスチャンネルを介して出力されるビデオソースチャンネルのデジタル映像データと前段の第２バイパスチャンネルを介して出力される取合デジタルデータを再取合して第２バイパスチャンネルに出力するデイジチェーン方式で接続される一つ以上のスレーブ映像信号処理部と；ビデオソースチャンネルを介して複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小し、これを一つ以上のスレーブ映像信号処理部中、最後のスレーブ映像信号処理部の第１バイパスチャンネルと第２バイパスチャンネルとから各々出力されるデジタル映像データと共に、フレームメモリーに記録して多チャンネル分割画面を構成し、これを出力するためのマスター映像信号処理部と；多チャンネル分割画面データをアナログ映像信号に変換し、映像表示部に出力するためのＤ／Ａコンバータと；を含むことを特徴とする。
2004522379.tif 000002
【特許請求の範囲】
【請求項１】
一つ以上のビデオカメラで撮影された映像信号を、一つ以上の分割画面に構成し表示するための映像監視システムにおいて、
各々のビデオカメラから出力されるチャンネル映像信号をデジタル映像データに変換するための複数のＡ／Ｄコンバータと；
ビデオソースチャンネルを介して前記複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小して第１バイパスチャンネルに出力し、前段の第１バイパスチャンネルを介して出力されるビデオソースチャンネルのデジタル映像データと前段の第２バイパスチャンネルを介して出力される取合デジタルデータを再取合して第２バイパスチャンネルに出力するデイジチェーン方式で接続される一つ以上のスレーブ映像信号処理部と；
ビデオソースチャンネルを介して複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小し、これを一つ以上のスレーブ映像信号処理部中、最後のスレーブ映像信号処理部の第１バイパスチャンネルと第２バイパスチャンネルとから各々出力されるデジタル映像データと共に、フレームメモリーに記録して多チャンネル分割画面を構成し、これを出力するためのマスター映像信号処理部と；
多チャンネル分割画面データをアナログ映像信号に変換し、映像表示部に出力するためのＤ／Ａコンバータと；を含むことを特徴とする映像監視システム。
【請求項２】
前記スレーブ映像信号処理部各々は、
前記Ａ／Ｄコンバータ各々から出力されるビデオソースチャンネルのデジタル映像データを拡張し、同期信号を分離制御する複数の映像入力制御部と；
各々の映像入力制御部から出力される映像データを水平／垂直方向に縮小するための複数の水平／垂直スケーラーと；
各々の水平／垂直スケーラーから出力されるデジタル映像データを臨時貯蔵した後、前記第１バイパスチャンネルに出力するための複数の入力バッファと；
前記前段の第１バイパスチャンネルと第２バイパスチャンネルとを介して各々出力されるデジタル映像データを臨時貯蔵した後、第２バイパスチャンネルに出力するためのバイパスバッファと；を含むことを特徴とする特許請求の範囲第１項に記載の映像監視システム。
【請求項３】
前記スレーブ映像信号処理部各々は、
前記各々の入力バッファからバースト単位で映像データをリードし、これを外部に具備されたフレームメモリーの指定番地に記録し、記録された映像データを実時間映像に表示できるようにリードして出力するためのメモリー制御部と；
前記メモリー制御部から出力される一つの画面の映像データを臨時貯蔵するための出力バッファと；
前記出力バッファを介して出力される一つの画面の映像データに付加情報を合成して出力するための映像出力制御部と；を更に含むことを特徴とする特許請求の範囲第２項に記載の映像監視システム。
【請求項４】
前記マスター映像信号処理部は、
前記Ａ／Ｄコンバータ各々から出力されるビデオソースチャンネルのデジタル映像データを拡張し、同期信号を分離制御する複数の映像入力制御部と；
各々の映像入力制御部から出力される映像データを水平／垂直方向に縮小するための複数の水平／垂直スケーラーと；
各々の水平／垂直スケーラーから出力されるデジタル映像データを臨時貯蔵した後、一つ以上のチャンネルを介してデジタル映像データを各々出力するための複数の入力バッファと；
前段に位置したスレーブ映像信号処理部の第１バイパスチャンネルと第２バイパスチャンネルとから各々入力されるデジタル映像データを一時貯蔵した後、一つ以上のチャンネルに出力するためのバイパスバッファと；
各々の入力バッファとバイパスバッファからバースト単位で映像データをリードし、これを前記フレームメモリーの指定番地に記録して多チャンネル分割画面データを構成し、構成された映像データを実時間映像でリードして出力するためのメモリー制御部と；
前記メモリー制御部から出力される一つの画面の映像データを臨時貯蔵するための出力バッファと；
前記出力バッファを介して出力される一つの画面の映像データに付加情報を合成して出力するための映像出力制御部と；を含むことを特徴とする特許請求の範囲第１項乃至第３項のいずれかに記載の映像監視システム。
【請求項５】
前記スレーブ映像信号処理部を一つ乃至三つの中いずれかひとつに構成し、前記マスター映像信号処理部と共にデイジチェーン方式で接続することを特徴とする特許請求の範囲第１項乃至第３項のいずれかに記載の映像監視システム。
【発明の詳細な説明】
〔発明の目的〕
〔技術的分野〕
本発明は、映像監視システムに関するもので、特にデイジチェーン（ｄａｉｓｙ ｃｈａｉｎ）方式を利用した映像監視システムに関するものである。
【０００１】
〔背景技術〕
一般的に、映像監視システムは一般住宅、百貨店、銀行、工場、展示場などの注意を要する場所に設置され、出入する者の監視及び盗難を防止するための目的に使用されている。このような映像監視システムは、大きく監視領域を撮影するための多数のビデオカメラと、多数のビデオカメラで撮影された映像を一つの分割画面に構成するための信号処理部と、信号処理された一つの画面を表示するための映像表示装置とから成る。
【０００２】
四つのビデオカメラで撮影された各々の映像信号を画面縮小し、一つの４分割画面に表示する監視システムが一般的であるが、このように表示画面を四つの画面に分割し表示することを通常クオード（ｑｕａｄ）と称しており、クオードの結合によって多数個のビデオカメラから入力される映像を４分割、８分割、１６分割、一つのフル（ｆｕｌｌ）画面に表示することができるのである。
【０００３】
しかし、四つのカメラ入力信号を、４分割された一つの画面に表示できるクオードを結合し、４倍数以上の分割画面を表示する場合には、図１に図示されているように４画面分割であるクオードＱＵＡＤ１〜ＱＵＡＤ４を四つ構成しなければならない。このような場合、各々のクオードには４分割された映像を構成するためのフレームメモリーｆｍ１〜ｆｍ４が具備されており、各クオードで４分割された映像を合成して１６分割画面の映像に処理するためのフレームメモリーｆｍ５及びクオードＱＵＡＤ５が具備されていなければならない。
【０００４】
従って、１６分割画面を構成するためには、クオード数の増加によってフレームメモリーも増加されなければならず、最終段では各クオードから出力される映像を処理するためのもう一つのクオードと、最終１６分割画面を構成するためのフレームメモリーが具備されなければならないので、４分割を越える分割画面を構成するためのシステム構成が複雑になることは勿論、システム構築費用上昇の問題が発生することになる。
【０００５】
〔発明の詳細な説明〕
従って、本発明の目的は、多数のビデオカメラで撮影された映像を多段階にバイパスさせることにより、簡単なシステム構成だけで４分割を超過する分割画面を一つの表示部上に表示することのできるデイジチェーン（ｄａｉｓｙ ｃｈａｉｎ）方式の映像監視システムを提供することにある。
【０００６】
更に、本発明は単一メモリーの利用だけで分割画面の数を自由自在に拡張させ、多チャンネル画面を分割表示することのできるデイジチェーン方式の映像監視システムを提供することにある。
【０００７】
前記目的を達成する為の本発明の一実施例による映像監視システムは、多数のビデオカメラから出力されるチャンネル映像信号を各々デジタル映像データに変換するための複数のＡ／Ｄコンバータと；ビデオソースチャンネルを介して前記複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小して第１バイパスチャンネルに出力し、前段の第１バイパスチャンネルを介して出力されるビデオソースチャンネルのデジタル映像データと前段の第２バイパスチャンネルを介して出力される取合デジタルデータを再取合して第２バイパスチャンネルに出力するデイジチェーン方式で接続される一つ以上のスレーブ映像信号処理部と；ビデオソースチャンネルを介して複数のＡ／Ｄコンバータから出力される各チャンネルのデジタル映像データを画面縮小し、これを一つ以上のスレーブ映像信号処理部中、最後のスレーブ映像信号処理部の第１バイパスチャンネルと第２バイパスチャンネルとから各々出力されるデジタル映像データと共に、フレームメモリーに記録して多チャンネル分割画面を構成し、これを出力するためのマスター映像信号処理部と；
多チャンネル分割画面データをアナログ映像信号に変換し、映像表示部に出力するためのＤ／Ａコンバータと；を含むことを特徴とする。
【０００８】
従って、本発明はスレーブ映像信号処理部がビデオソースチャンネルを介して入力される各ビデオカメラのデジタル映像データを縮小して出力する一方、前段のスレーブ映像信号処理部のバイパスチャンネルから出力されるデジタル映像データをバイパスさせ後段の映像信号処理部に出力することにより、最終段のマスター映像信号処理部は、自らのビデオソースチャンネルを介して入力される各ビデオカメラのデジタル映像データと、前段のスレーブ映像信号処理部でバイパスされたデジタル映像データとをフレームメモリーに記録して多チャンネル分割画面を構成し、これを映像表示部に出力することによって、簡単なシステム構成だけで多チャンネル分割画面を一つの表示部上に表示することができるのである。
【０００９】
〔実施例〕
以下、本発明の好ましい実施例を添付の図面を参照に詳細に説明する。本発明を説明するにおいて、関連のある公知機能、あるいは構成に対する具体的な説明が本発明の要旨を不要に不明にすると判断される場合、それに対する詳細な説明は省略することにする。
【００１０】
図２は、本発明の一実施例によるデイジチェーン（ｄａｉｓｙ ｃｈａｉｎ）方式を採用した映像監視システムの構成図を示したもので、より具体的には、１６分割された画面を映像表示部に表示するための映像監視システムの構成図を示したものである。
【００１１】
１６分割された画面を表示するためには、図２に図示されているように、三つのスレーブ映像信号処理部１８、２０、２２と、一つのマスター映像信号処理部２４が具備されていなければならない。このようなスレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４は、下記で詳細に説明するが、同一の構成を有することもできる。
【００１２】
図２を参照にすると、まずスレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４のビデオソースチャンネルと接続される多数のＡ／Ｄコンバータ１０、１２、１４、１６は、各々のビデオカメラｖｃ１〜１６から出力されるチャンネル映像信号をデジタル映像データに変換して出力してくれる。
【００１３】
各々のスレーブ映像信号処理部１８、２０、２２は、ビデオソース（ｓｏｕｒｃｅ）チャンネルを介して対応する前記Ａ／Ｄコンバータ１０、１２、１４から出力される各チャンネルのデジタル映像データを画面縮小して第１バイパスチャンネルＶ１，Ｖ３，Ｖ５に出力し、前段の第１バイパスチャンネルＮ．Ｃ，Ｖ１，Ｖ３を介して出力されるビデオソースチャンネルのデジタル映像データと前段の第２バイパスチャンネルＮ．Ｃ，Ｖ２，Ｖ４を介して出力される取合デジタル映像データとを再取合して第２バイパスチャンネルＶ２，Ｖ４，Ｖ６に出力するのだが、各々のスレーブ映像信号処理部１８、２０、２２はデイジチェーン方式で接続されている。
【００１４】
一方、マスター映像信号処理部２４は、ビデオソースチャンネルを介してＡ／Ｄコンバータ１６から出力される各チャンネルのデジタル映像データを画面縮小し、これを前段のスレーブ映像信号処理部２２の第１バイパスチャンネルＶ５と第２バイパスチャンネルＶ６から各々出力されるデジタル映像データと共にフレームメモリー２６に記録して多チャンネル分割画面を構成し、これを出力してくれる役割を遂行する。参考的に、前記フレームメモリー２６は、後述するマスター映像信号処理部２４内に具備されたメモリー制御部によりアクセスされ、多チャンネル分割画面構成のためのデジタル映像データが貯蔵されるのに利用される。
【００１５】
Ｄ／Ａコンバータ２８は、マスター映像信号処理部２４から出力される多チャンネル分割画面データをアナログ映像信号に変換し、映像表示部に出力してくれる。参考的に、図１でＮ．Ｃは無接続（Ｎｏ Ｃｏｎｎｅｃｔｉｏｎ）を示している。
【００１６】
以下、上述の構成を有する映像監視システムで、スレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４の詳細構成を説明することにする。
【００１７】
図３は、図２のシステム具現のためのマスター、あるいはスレーブ映像信号処理部のブロック構成図を図示したものである。本発明の実施例による各々のスレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４は、図３に図示されているように映像入力制御部３０、水平／垂直スケーラー３２、入力バッファ３４、メモリー制御部３６、出力バッファ３８、映像出力制御部４０及びバイパスバッファ４２とから成る。
【００１８】
映像入力制御部３０は、ビデオソースチャンネルであるＡ／Ｄコンバータ１０各々から出力されるデジタル映像データを拡張し同期信号を分離制御する役割を遂行する。このような映像入力制御部３０もＡ／Ｄコンバータ１０の数と一致する。
【００１９】
水平／垂直スケーラー３２は、各々の映像入力制御部３０から出力される映像データを分割画面で貯蔵するために水平、垂直方向に縮小して出力する。画面縮小のための補間が成されることは自明であるといえる。一方、水平／垂直スケーラー３２の画面縮小比率は、映像表示部上に何分割画面を表示するかによって可変され得る。本発明の実施例では、各スレーブ映像信号処理部が４分割画面を構成するものと仮定する。水平／垂直スケーラー３２もビデオカメラの数と一致する。
【００２０】
入力バッファ３４は前記水平／垂直スケーラー３２から出力される映像データを臨時貯蔵した後、二つのチャンネルを介してデジタル映像データを各々出力する。前記二つのチャンネルの中、一つは第１バイパスチャンネル（Ｂｙｐａｓｓ Ｖｉｄｅｏ Ｏｕｔ）、もう一つはメモリー制御部３６がデジタル映像データをリードするために必要なチャンネルである。
【００２１】
一方、メモリー制御部３６は、前記入力バッファ３４からバースト単位で映像データをリードし、これを各チャンネル別に指定されたフレームメモリーの番地に記録する。そして、記録された映像データを実時間映像で表示できるようにリードして出力する。本発明の実施例によるスレーブ映像信号処理部１８、２０、２２にはフレームメモリーは接続されておらず、マスター映像信号処理部２４にのみフレームメモリー２６が接続される。
【００２２】
出力バッファ３８は、前記メモリー制御部３６から出力される一つの画面の映像データを臨時貯蔵し、映像出力制御部４０は、前記出力バッファ３８を介して入力される一つの画面の映像データに付加情報（時間、チャンネル情報など）を合成して出力する。この後、映像出力情報部４０から出力される映像データはＤ／Ａコンバータ２８を介してアナログ形態の映像信号に変換され映像表示部に出力される。
【００２３】
最後に、バイパスバッファ４２は、前段に位置したスレーブ信号処理部の第１バイパスチャンネル（Ｂｙｐａｓｓ Ｖｉｄｅｏ Ｉｎ）と第２バイパスチャンネル（Ｂｙｐａｓｓ Ｖｉｄｅｏ Ｉｎ）とから各々出力されるデジタル映像データを入力して一時貯蔵した後、メモリー制御部３６に出力すると共に、第２バイパスチャンネル（Ｂｙｐａｓｓ Ｖｉｄｅｏ Ｏｕｔ）を介して出力される。
【００２４】
上述したように、本発明の実施例によるスレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４は同一の構成から成る。但し、スレーブ映像信号処理部に使用される場合は、入力バッファ３４の出力端である第１バイパスチャンネルを介して出力される映像データだけを利用すれば良いのである。
【００２５】
図４は、図３に図示された映像信号処理部がスレーブ（ｓｌａｖｅ）映像信号処理部に使用される場合の信号伝達過程を説明するための図面を図示したもので、図５は、図３に図示された映像信号処理部がマスター映像信号処理部に使用される場合の信号伝達過程を説明するための図面を図示したものである。
【００２６】
つまり、図３に図示されているような映像信号処理部がスレーブ映像信号処理部に使用されるなら、ビデオソースチャンネルを介して入力されたデジタル映像データは、映像入力制御部３０、水平／垂直スケーラー３２、入力バッファ３４及び第１バイパスチャンネル（Ｂｙｐａｓｓ Ｖｉｄｅｏ Ｏｕｔ）を介して後段のスレーブ映像信号処理部あるいはマスター映像信号処理部に伝達されるのである。そして、前段のスレーブ映像信号処理部の第１バイパスチャンネルと第２バイパスチャンネルをと介して入力されるデジタル映像データを取合して第２バイパスチャンネルを介して出力すると、前段のビデオソースチャンネルを介して入力された映像データを取合したものになるため、結果的にスレーブ映像信号処理部を、図４に図示したように構成することもでき、図３に図示したように構成することもできるのである。
【００２７】
図５に図示した映像信号処理部は、図３に図示した映像信号処理部がマスター映像信号処理部として動作される場合で、ビデオカメラｖｃ１３〜１６から出力される映像信号はＡ／Ｄコンバータ１０を介してビデオソースチャンネルに入力され、ビデオソースチャンネルに入力された映像データは映像入力制御部３０、水平／垂直スケーラー３２、入力バッファ３４を介してメモリー制御部３６によってフレームメモリー２６に貯蔵される。そして、前段に位置したスレーブ映像信号処理部のバイパスチャンネルＶ５，Ｖ６から出力される各々のデジタル映像データは、バイパスバッファ４２を介してメモリー制御部３６によってフレームメモリー２６に貯蔵される。従って、フレームメモリー２６に貯蔵されたデータは、メモリー制御部３６によって制御され出力バッファ３８、映像出力制御部４０を介して外部に出力されるのである。
【００２８】
以下、上述した構成を有するスレーブ映像信号処理部１８、２０、２２とマスター映像信号処理部２４がデイジチェーン方式で接続されている図２の映像監視システム動作を説明すると、
まず、四つのビデオカメラｖｃ１〜４を介して撮影された映像信号は、Ａ／Ｄコンバータ１０でデジタル映像データに変換され、スレーブ映像信号処理部１（１８）のビデオソースチャンネルに入力される。すると、スレーブ映像信号処理部１（１８）が入力された各チャンネル映像データを１６分割画面に構成するためのサイズに縮小して出力すると、このような縮小映像データは入力バッファ３４を介して第１バイパスチャンネルＶ１に出力されスレーブ映像信号処理部２（２０）に電送される。一方、スレーブ映像信号処理部１（１８）の前段にはいかなる映像信号処理部も接続されていないので、第２バイパスチャンネルＶ２を介してスレーブ映像信号処理部２（２０）に電送されるデータはない。
【００２９】
一方、四つのビデオカメラｖｃ５〜８を介して撮影された映像信号は、Ａ／Ｄコンバータ１２でデジタル映像データに変換され、スレーブ映像信号処理部２（２０）のビデオソースチャンネルに入力される。すると、スレーブ映像信号処理部２（２０）は、入力された各チャンネル映像データを４分割画面に構成するためのサイズに縮小して出力し、このような縮小映像データは、内部に具備された入力バッファ３４を介して第１バイパスチャンネルＶ３：ｖｃ５〜８に出力され、スレーブ映像信号処理部３（２２）に電送される。一方、スレーブ映像信号処理部２（２０）には前段に位置したスレーブ映像信号処理部１（１８）の第１バイパスチャンネルＶ１を介してビデオカメラｖｃ１〜４で撮影され信号処理されたデジタル映像データが入力されることになる。このようなデジタル映像データｖｃ１〜４は内部に具備されたバイパスバッファ４２を介して第２バイパスチャンネルＶ４に出力される。
【００３０】
従って、スレーブ映像信号処理部３（２２）には、第１バイパスチャンネルＶ３を介してビデオカメラｖｃ５〜８で撮影され画面縮小されたデジタル映像データが入力され、第２バイパスチャンネルＶ４を介してビデオカメラｖｃ１〜４で撮影され画面縮小されたデジタル映像データが入力されることになるのである。このような二つのバイパスチャンネルＶ３，Ｖ４を介して入力されるデータは、内部に具備されたバイパスバッファ４２で取合された後、再び第２バイパスチャンネルＶ６：ｖｃ１〜８を介してマスター映像信号処理部２４に電送される。また、スレーブ映像信号処理部３（２２）のビデオソースチャンネルに入力されるデジタル映像データも、上述のような動作に従い第１バイパスチャンネルＶ５：ｖｃ９〜１２を介してマスター映像信号処理部２４に電送される。
【００３１】
従って、マスター映像信号処理部２４内のバイパスバッファ４２では、第１バイパスチャンネルＶ５と第２バイパスチャンネルＶ６を介して入力されるデジタル映像データｖｃ１〜１２を取合してメモリー制御部３６に出力することになり、ビデオソースチャンネルを介して入力されるビデオカメラｖｃ１３〜１６のデジタル映像データも画面縮小されメモリー制御部３６に電送される。これにて、マスター映像信号処理部２４内のメモリー制御部３６は、１６個のチャンネルのデジタル映像データをフレームメモリー２６の指定番地に記録貯蔵することによって、１６分割画面を構成することができるのである。そして、フレームメモリー２６に貯蔵された１６分割画面映像データは、メモリー制御部３６によりアクセスされ出力バッファ３８、映像出力制御部４０を介して外部に位置したＤ／Ａコンバータ２８に電送されることによって、結果的には映像表示部に１６分割画面が表示されるようになるのである。
【００３２】
従って、本発明は１６分割画面構成のための毎映像信号処理部にフレームメモリーを構成する必要がなく、最終段で１６分割画面構成のための別途の映像信号処理部も不要になるので、システム構成を単純化する事ができる。
【００３３】
また、同一の構成を有する映像信号処理部をマスター、あるいはスレーブに選択使用する事ができるので、システム構築が容易であり、簡単にシステムを拡張あるいは縮小することができるのである。
【００３４】
以上では１６分割画面を構成し表示する映像監視システムを説明したが、図６に図示したように、二つのスレーブ映像信号処理部１８、２０と一つのマスター映像処理部２４をデイジチェーン方式で接続して１２分割画面を表示することのできる監視システムを構築することもでき、図７に図示したように、一つのスレーブ映像信号処理部１８とマスター映像信号処理部２４をデイジチェーン方式で接続して８分割画面を表示することのできる監視システムを構築することもできる。
【００３５】
従って、本発明の真なる技術的保護範囲は、添付の特許請求の範囲によってのみ定められるべきである。
【００３６】
〔産業上の利用分野〕
上述のように、本発明は多分割画面構成のための毎映像信号処理部にフレームメモリーを構成する必要がなく、最終段で多分割画面構成のための別途の映像信号処理部も不要なので、システム構成を単純化する事ができる長所がある。
【００３７】
また、同一の構成を有する映像信号処理部をマスター、あるいはスレーブに選択使用できるため、システム構築が容易であり、簡単にシステムを拡張あるいは縮小できる便利さがある。
【図面の簡単な説明】
【図１】
図１は、複数のクオード（ＱＵＡＤ）から成る一般的な映像監視システムの構成図。
【図２】
図２は、本発明の一実施例によるデイジチェーン（ｄａｉｓｙ ｃｈａｉｎ）方式を採用した映像監視システム構成図。
【図３】
図３は、図２のシステム具現のための映像信号処理部のブロック構成図。
【図４】
図４は、図３に図示された映像信号処理部がスレーブ（ｓｌａｖｅ）映像信号処理部に使用される場合の信号伝達過程を説明するための図面。
【図５】
図５は、図３に図示された映像信号処理部がマスター（ｍａｓｔｅｒ）映像信号処理部に使用される場合の信号伝達過程を説明するための図面。
【図６】
図６は、本発明のまた別の実施例によるデイジチェーン方式を採用した映像監視システム構成図。
【図７】
図７は、本発明のまた別の実施例によるデイジチェーン方式を採用した映像監視システム構成図。
【図１】
2004522379.tif 000003
【図２】
2004522379.tif 000004
【図３】
2004522379.tif 000005
【図４】
2004522379.tif 000006
【図５】
2004522379.tif 000007
【図６】
2004522379.tif 000008
【図７】
2004522379.tif 000009
【国際公開パンフレット】
2004522379.tif 000010
2004522379.tif 000011
2004522379.tif 000012
2004522379.tif 000013
2004522379.tif 000014
2004522379.tif 000015
2004522379.tif 000016
2004522379.tif 000017
2004522379.tif 000018
2004522379.tif 000019
2004522379.tif 000020
2004522379.tif 000021
2004522379.tif 000022
2004522379.tif 000023
2004522379.tif 000024
2004522379.tif 000025
2004522379.tif 000026
2004522379.tif 000027
2004522379.tif 000028
2004522379.tif 000029
2004522379.tif 000030
2004522379.tif 000031
2004522379.tif 000032
2004522379.tif 000033
2004522379.tif 000034
2004522379.tif 000035
2004522379.tif 000036
2004522379.tif 000037
2004522379.tif 000038
2004522379.tif 000039
2004522379.tif 000040
【国際調査報告】
2004522379.tif 000041