(57)【要約】【課題】駆動トランジスタとして、ｎ型電界効果トランジスタを使用することのできる発光ダイオード駆動回路を提供する。【解決手段】有機発光ダイオード（ＬＥＤ）１１と、ドレンが第１の直流電圧源に接続されるｎ型電界効果トランジスタ（ＦＥＴ）１２と、一端子がＬＥＤ１１のアノードに他端子がＦＥＴ１２のソースに接続される第１のＳＷ１３と、一端子がＦＥＴ１２のゲートに他端子がデータ電圧源に接続される第２のＳＷ１４と、一端子がＦＥＴ１２のソースに他端子が第２の直流電圧源に接続される第３のＳＷ１５と、一端子がＬＥＤ１１のアノードに他方の端子が第３の直流電圧源に接続される第４のＳＷ１６と、一方の端子がＦＥＴ１２のゲートに他方の端子がＦＥＴ１２のソースに接続される保持コンデンサ１７とを含む。【選択図】図１
2007206515.tif 000002
【特許請求の範囲】
【請求項１】
流れる電流に応じた輝度で発光し、カソード端子が基準電位に接続される発光ダイオードと、
ドレン端子が第１の電位の第１の直流電圧源に接続されるｎ型電界効果トランジスタと、
一方の端子が前記発光ダイオードのアノード端子に、他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続され、発光期間に閉状態となる第１のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのゲート端子に、他方の端子がデータ電位のデータ電圧源に接続され、前記発光期間前の選択期間に閉状態となる第２のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのソース端子に、他方の端子が第２の電位の第２の直流電圧源に接続され、前記選択期間に閉状態となる第３のスイッチング素子と、
一方の端子が前記発光ダイオードのアノード端子に、他方の端子が第３の電位の第３の直流電圧源に接続され、前記発光期間後の逆バイアス期間に閉状態となる第４のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのゲート端子に、他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続される保持コンデンサとを含む発光ダイオード駆動回路。
【請求項２】
流れる電流に応じた輝度で発光し、カソード端子が基準電位に接続される発光ダイオードと、
ドレン端子が第１の電位の第１の直流電圧源に接続されるｎ型電界効果トランジスタと、
一方の端子が前記発光ダイオードのアノード端子に、他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続され、発光期間に閉状態となる第１のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのゲート端子に接続される入力コンデンサと、
一方の端子が前記入力コンデンサの他方の端子に、他方の端子がデータ電圧を供給するデータ電圧源に接続され、前記発光期間終了前に始まり前記発光期間終了後に終了する選択期間に閉状態となる第２のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのゲート端子に、他方の端子が前記第１の直流電圧源に接続され、前記発光期間終了前に始まり、前記選択期間内かつ前記発光期間終了後に終了する閾値書き込み期間に閉状態となる第３のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのソース端子に、他方の端子が第２の電位の第２の直流電圧源に接続され、前記閾値書き込み期間終了後に始まり前記選択期間終了前または終了と同時に終了するデータ書き込み期間に閉状態となる第４のスイッチング素子と、
一方の端子が前記発光ダイオードのアノード端子に、他方の端子が第３の直流電位の第３の直流電圧源に接続され、前記選択期間後の逆バイアス期間に閉状態となる第５のスイッチング素子と、
一方の端子が前記ｎ型電界効果トランジスタのゲート端子に、他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続される保持コンデンサとを含む発光ダイオード駆動回路。
【請求項３】
請求項１から請求項４のいずれか一項に記載の発光ダイオード駆動回路を複数マトリックス状に配置して構成されるディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード駆動回路およびそれを用いたディスプレイ装置に係り、特に、駆動トランジスタとしてｎ型電界効果トランジスタを使用することのできる発光ダイオード駆動回路およびそれを用いたディスプレイ装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（ＯＬＥＤ）をはじめとする素子を流れる電流に応じた輝度で発光する発光ダイオードの駆動回路およびそれを用いたディスプレイ装置が種々提案されている。
【０００３】
発光ダイオードにより高輝度かつ高コントラストな表示を実現するとともに発光ダイオードの長寿命化を図るためには、ＴＦＴ（Thin Film Transistor）によるアクティブ駆動とすることが必要である。
【０００４】
発光ダイオードは上記のように電流駆動素子であるので、表示輝度に応じた電荷をいったんコンデンサに蓄積し、ＴＦＴである電界効果トランジスタによりコンデンサに蓄積された電荷に比例した電流を供給する駆動回路が基本駆動回路として使用されている。
【０００５】
そして、電界効果トランジスタのばらつきの影響を軽減しつつコンデンサに電荷を供給する方法としては、電流原から電荷を供給する電流プログラム型（例えば、非特許文献１参照）が知られており、２つの電流源から供給される電流の差でコンデンサに電荷を蓄積することにより低輝度の場合の誤差を低減可能な駆動回路も提案されている（例えば、特許文献１参照）。
【０００６】
しかし、電流プログラム型駆動回路は、低輝度状態において輝度は駆動回路の浮遊容量の影響を受け易いだけでなく、表示輝度が印加電圧に比例する液晶用の外部駆動素子を流用できず専用の外部駆動素子を開発しなければならないという課題があった。
【０００７】
そこで、電界効果トランジスタのばらつきの影響を軽減しつつ、低輝度状態においても輝度は駆動回路の浮遊容量に影響されず、液晶用の駆動素子を流用できる電圧プログラム型駆動回路も既に提案されている（非特許文献２）。
【０００８】
さらに、寄生容量で消費される電力を低減して発光効率を向上するとともに所定期間発光ダイオードに逆バイアスを印加して発光ダイオードの長寿命化を達成できる電圧プログラミング型駆動回路も提案されている（例えば、特許文献２および特許文献３参照）。
【０００９】
図９は、特許文献３に開示されている有機発光ダイオード駆動回路の回路図およびタイミング図であって、流れる電流に比例した輝度で発光しカソード端子が基準電位に接続される有機発光ダイオード９１と、ソース端子が第１の電位の直流電圧源に接続されるｐ型電界効果トランジスタ９２と、ソース（または、ドレン）端子が有機発光ダイオード９１のアノード端子にドレン（または、ソース）端子がｐ型電界効果トランジスタ９２のドレン端子に接続され発光期間に閉状態となる第１の電界効果トランジスタ９３と、一方の端子がｐ型電界効果トランジスタ９２のゲート端子に接続される入力コンデンサ９４と、ソース（または、ドレン）端子が入力コンデンサ９４の他方の端子にドレン（または、ソース）端子がデータ信号に接続され発光期間前のデータ書き込み期間に閉状態となる第２の電界効果トランジスタ９５と、一方の端子がｐ型電界効果トランジスタ９２のソースに他方の端子がｐ型電界効果トランジスタ９２のゲートに接続される保持コンデンサ９６と、ソース（または、ドレン）端子がｐ型電界効果トランジスタ９２のゲート端子にドレン（または、ソース）端子がｐ型電界効果トランジスタ９２のドレンに接続され閾値書き込み期間に閉状態となる第３の電界効果トランジスタ９７と、ソース（または、ドレン）端子が有機発光ダイオード９１のアノード端子にドレン（または、ソース）端子が逆バイアス電位の逆バイアス電圧源に接続され発光期間後の逆バイアス期間に閉状態となる第４の電界効果トランジスタ９８とを含む。
【００１０】
即ち、１フレーム期間毎に出力される逆バイアスパルスにより、有機発光ダイオード９１に逆バイアスされ、有機発光ダイオード９１の発光輝度の劣化が防止される。
【００１１】
逆バイアスパルスがオフとなると、発光パルスがオンとなってｐ型電界効果トランジスタ９２および第１の電界効果トランジスタ９３がオンとなり、保持コンデンサ９６に蓄積された電荷に応じた電流が有機発光ダイオード９１に流れ、有機発光ダイオード９１は発光する。
【００１２】
発光パルスがオンである期間に選択パルスがオンとなると第２の電界効果トランジスタ９５がオンとなる。その後、閾値書き込みパルスがオンとなり、発光パルスがオンからオフに遷移すると保持コンデンサ９６にはｐ型電界効果トランジスタ９２の閾値電圧が保持される。さらに、その後、選択パルスがオンである期間内の適切なタイミングでデータ信号が閾値電圧に重畳され、選択パルスがオフとなった後もデータ信号と閾値電圧との重畳電圧が保持される。
【００１３】
上記の駆動回路において、第１の電界効果トランジスタ９３から第４の電界効果トランジスタ９８もｐ型電界効果トランジスタであるとしているが、パルスの極性を反転すればｎ型電界効果トランジスタを適用することが可能である。
【００１４】
なお、特許文献３では駆動対象を有機発光ダイオードとしているが、シリコン等の無機発光ダイオードにも適用可能である。
【特許文献１】特開２００４−３５４８８３公報（［００２０］、図３）
【特許文献２】特開２００４−２７９５４８公報（［００１４］、図３）
【特許文献３】特開２００４−３６１７３７公報（［００２０］、図３）
【非特許文献１】Dawson, et al. “The Impact of the Transient Response of Organic Light Emitting Diodes on the Design of Active Matrix OLED Displays” IEDM 98, 32.6, pp875-878 (1998)
【非特許文献２】Dawson, et al. “Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Display” SID ’98 DIGEST, 4.2, pp.11-14 (1998)
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、基本駆動回路および電圧プログラム型駆動回路においては、ｐ型電界効果トランジスタ９２をｎ型電界効果トランジスタに置換することは、パルス極性の反転だけでは不可能である。
【００１６】
即ち、ｐ型電界効果トランジスタではソースを直流電圧源に接続できるので、ゲート電圧をデータ電圧にするだけで、ゲート・ソース間に接続される保持コンデンサにデータ電圧を書き込むことができる。これに対し、ｎ型電界効果トランジスタではソースを直接電圧源に接続できないため、ゲート電圧をデータ電圧にしても、保持コンデンサにデータ電圧を書き込むことはできないため、電界効果トランジスタとしては動作特性が悪いｐ型を使用せざるを得ないという課題がある。
【００１７】
本発明は、従来の課題を解決するためになされたものであって、駆動トランジスタとして、動作特性が良好なｎ型電界効果トランジスタを使用することのできる電圧プログラム型の発光ダイオード駆動回路およびそれを用いたディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る発光ダイオード駆動回路は、流れる電流に応じた輝度で発光しカソード端子が基準電位に接続される発光ダイオードと、ドレン端子が第１の電位の第１の直流電圧源に接続されるｎ型電界効果トランジスタと、一方の端子が前記発光ダイオードのアノード端子に他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続され発光期間に閉状態となる第１のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのゲート端子に他方の端子がデータ電位のデータ電圧源に接続され前記発光期間前の選択期間に閉状態となる第２のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのソース端子に他方の端子が第２の電位の第２の直流電圧源に接続され前記選択期間に閉状態となる第３のスイッチング素子と、一方の端子が前記発光ダイオードのアノード端子に他方の端子が第３の電位の第３の直流電圧源に接続され前記発光期間後の逆バイアス期間に閉状態となる第４のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのゲート端子に他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続される保持コンデンサとを含む構成を有している。
【００１９】
この構成により、逆バイアス効果を利用する発光ダイオード駆動回路の駆動トランジスタとしてｎ型電界効果トランジスタを使用することができることとなる。
【００２０】
本発明に係る発光ダイオード駆動回路は、流れる電流に応じた輝度で発光しカソード端子が基準電位に接続される発光ダイオードと、ドレン端子が第１の電位の第１の直流電圧源に接続されるｎ型電界効果トランジスタと、一方の端子が前記発光ダイオードのアノード端子に他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続され発光期間に閉状態となる第１のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのゲート端子に接続される入力コンデンサと、一方の端子が前記入力コンデンサの他方の端子に他方の端子がデータ電圧を供給するデータ電圧源に接続され前記発光期間終了前に始まり前記発光期間終了後に終了する選択期間に閉状態となる第２のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのゲート端子に他方の端子が前記第１の直流電圧源に接続され前記発光期間終了前に始まり、前記選択期間内かつ前記発光期間終了後に終了する閾値書き込み期間に閉状態となる第３のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのソース端子に他方の端子が第２の電位の第２の直流電圧源に接続され前記閾値書き込み期間終了後に始まり前記選択期間終了前または終了と同時に終了するデータ書き込み期間に閉状態となる第４のスイッチング素子と、一方の端子が前記発光ダイオードのアノード端子に他方の端子が第３の直流電位の第３の直流電圧源に接続され前記選択期間後の逆バイアス期間に閉状態となる第５のスイッチング素子と、一方の端子が前記ｎ型電界効果トランジスタのゲート端子に、他方の端子が前記ｎ型電界効果トランジスタのソース端子に接続される保持コンデンサとを含む構成を有している。
【００２１】
この構成により、逆バイアス効果を利用し、電界効果トランジスタの閾値電圧を補償可能な電圧プログラム型の発光ダイオード駆動回路の駆動トランジスタとしてｎ型電界効果トランジスタを使用することができることとなる。
【００２２】
本発明に係るディスプレイ装置は、前記いずれかの発光ダイオード駆動回路を複数マトリックス状に配置して構成される構成を有している。
【００２３】
この構成により、液晶表示装置用の駆動回路によりディスプレイ装置を駆動できることとなる。
【発明の効果】
【００２４】
本発明は、所定期間中にｎ型電界効果トランジスタのソースを一定電位に維持することにより、駆動トランジスタとして動作特性が良好なｎ型電界効果トランジスタを使用できるという効果を有する発光ダイオード駆動回路を提供することができるものである。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る発光ダイオードの駆動回路の実施形態について、図面を用いて説明する。なお、以下の実施形態においては、発光ダイオードは有機発光ダイオードであるとしている。
（第１の実施形態）
本発明に係る有機発光ダイオードの駆動回路の第１の実施形態は、図１のブロック図に示すように、流れる電流に応じた輝度で発光しカソード端子が基準電位に接続される有機発光ダイオード１１と、ドレン端子が第１の電位Ｖddの第１の直流電圧源に接続されるｎ型電界効果トランジスタ１２と、一方の端子が有機発光ダイオード１１のアノード端子に他方の端子がｎ型電界効果トランジスタ１２のソース端子に接続され発光期間に閉状態となる第１のスイッチング素子１３と、一方の端子がｎ型電界効果トランジスタ１２のゲート端子に他方の端子がデータ電圧Ｖdataのデータ信号に接続され発光期間前の選択期間に閉状態となる第２のスイッチング素子１４と、一方の端子がｎ型電界効果トランジスタ１２のソース端子に他方の端子が第２の電位Ｖeの第２の直流電圧源に接続され選択期間に閉状態となる第３のスイッチング素子１５と、一方の端子が有機発光ダイオード１１のアノード端子に他方の端子が第３の電位Ｖrの第３の直流電圧源に接続され発光期間後の逆バイアス期間に閉状態となる第４のスイッチング素子１６と、一方の端子がｎ型電界効果トランジスタ１２のゲート端子に他方の端子がｎ型電界効果トランジスタ１２のソース端子に接続される保持コンデンサ１７とを含む。
【００２６】
なお、電界効果トランジスタにあっては、ソースとドレンを特に区別する必要はないが、ｎ型電界効果トランジスタ１２のように電流の流れる方向が一定である場合には、キャリアである電子を供給する側をソース、第１の直流電圧源に電子を排出する側をドレンと呼ぶ。
【００２７】
また、第１のスイッチング素子１３、第２のスイッチング素子１４、第３のスイッチング素子１５および第４のスイッチング素子１６として、図２の回路図に示すように、電界効果トランジスタを適用することが望ましいが、これらの電界効果トランジスタにあっては、ソースとドレンとを区別する必要はない。
【００２８】
なお、図２の回路図では、第１のスイッチング素子１３、第２のスイッチング素子１４、第３のスイッチング素子１５および第４のスイッチング素子１６はｎ型電界効果トランジスタであるとしているが、ゲートに印加するパルスの極性を逆にすればｐ型電界効果トランジスタを使用することもできる。
【００２９】
次に、図２の回路図および図３のタイミング図を参照しつつ、第１の実施形態の動作を説明する。
【００３０】
即ち、１フレーム期間（１／６０秒）毎に選択パルスがオンとなり、第２の電界効果トランジスタ２４および第３の電界効果トランジスタ２５が閉状態となる。なお、第１の電界効果トランジスタ２３および第４の電界効果トランジスタ２６は開状態である。
【００３１】
この状態では、ｎ型電界効果トランジスタ２２のゲートにデータ電圧Ｖdataが、ｎ型電界効果トランジスタ２２のソースに第２の直流電位Ｖeが印加される。すると、ｎ型電界効果トランジスタ１２のゲートとソースの間に接続された保持コンデンサ２７は、データ電圧Ｖdataと第２の直流電圧Ｖeの差電圧に比例した電荷を蓄積する。なお、保持コンデンサ２７をｎ型電界効果トランジスタ２２のソースとドレンに存在する寄生コンデンサで代用することも可能である。
【００３２】
選択パルスがオンからオフに遷移して第２の電界効果トランジスタ２４および第３の電界効果トランジスタ２５が開状態となると、発光パルスがオンとなり第１の電界効果トランジスタ２３が閉状態となる。すると、保持コンデンサ２７に蓄積されている電荷に応じた電流が有機発光ダイオード２１に流れてアノード電圧はＶ1まで上昇し、有機発光ダイオード２１は所定の輝度Ｌ1で発光する。
【００３３】
発光パルスがオンからオフに遷移して第１の電界効果トランジスタ２３は開状態となり、有機発光ダイオード２１のアノード電圧は降下を開始し、有機発光ダイオード２１は発光を停止する。その後、逆バイアスパルスがオン状態となって第４の電界効果トランジスタ２６が閉状態となり、有機発光ダイオード２１のアノードは第３の直流電圧Ｖrに接続される。第３の直流電圧Ｖrは負電圧であるので、有機発光ダイオード２１は第３の直流電圧Ｖrに逆バイアスされ、その結果有機発光ダイオード２１の寿命を延ばすことが可能となる。逆バイアスパルスは、次の選択パルスがオンとなる前にオフとなり、走査線期間内の動作が終了する。
【００３４】
なお、第１の実施形態において、図４の回路図に示すように、発光パルスのオフ時電圧を第２の直流電圧Ｖeおよび第３の直流電圧Ｖrに等しい負電圧に設定し、第３の電界効果トランジスタ２５の他方の端子および第４の電界効果トランジスタ２６の他方の端子を共通に発光パルス線に接続することにより、第２の直流電圧源および第３の直流電圧源を省略して回路を簡略化してもよい。
（第２の実施形態）
本発明に係る有機発光ダイオードの駆動回路の第２の実施形態は、図５のブロック図に示すように、流れる電流に応じた輝度で発光しカソード端子がアースに接続される有機発光ダイオード５１と、ドレン端子が第１の直流電圧Ｖddを供給する第１の直流電圧源に接続されるｎ型電界効果トランジスタ５２と、一方の端子が有機発光ダイオード５１のアノード端子に他方の端子がｎ型電界効果トランジスタ５２のソース端子に接続され発光期間に閉状態となる第１のスイッチング素子５３と、一方の端子がｎ型電界効果トランジスタ５２のゲート端子に接続される入力コンデンサ５４と、一方の端子が入力コンデンサ５４の他方の端子に他方の端子がデータ電圧Ｖdataを供給するデータ信号に接続され発光期間終了前に始まり発光期間終了後に終了する選択期間に閉状態となる第２のスイッチング素子５５と、一方の端子がｎ型電界効果トランジスタ５２のゲート端子に他方の端子が第１の直流電圧源に接続され発光期間終了前に始まり、選択期間内かつ発光期間終了後に終了するリセット期間に閉状態となる第３のスイッチング素子５６と、一方の端子がｎ型電界効果トランジスタ５２のソース端子に他方の端子が第２の直流電圧Ｖeを供給する第２の直流電圧源に接続されリセット期間終了後に始まり選択期間終了前または終了と同時に終了するデータ書き込み期間に閉状態となる第４のスイッチング素子５７と、一方の端子が有機発光ダイオード５１のアノード端子に他方の端子が第３の直流電圧Ｖrを供給する第３の直流電圧源に接続され選択期間後の逆バイアス期間に閉状態となる第５のスイッチング素子５８と、一方の端子がｎ型電界効果トランジスタ５２のゲート端子に他方の端子がｎ型電界効果トランジスタ５２のソース端子に接続される保持コンデンサ５９とを含む。
【００３５】
第１のスイッチング素子５３、第２のスイッチング素子５５、第３のスイッチング素子５６、第４のスイッチング素子５７および第５のスイッチング素子５８としては、図６に示すように電界効果トランジスタを適用することが望ましいが、これらの電界効果トランジスタは、ｐ型であってもｎ型であってもよく、また、ソースとドレンとを区別する必要もない。
【００３６】
次に、図６の回路図および図７のタイミング図を参照しつつ、第２の実施形態の動作を説明する。
【００３７】
即ち、１フレーム期間（１／６０秒）毎に選択パルスがオンとなり、第２の電界効果トランジスタ６５が閉状態となる。
【００３８】
選択パルスがオン状態となると同時に閾値書き込みパルスもオンとなり、第３の電界効果トランジスタ６６が閉状態となる。すると、ｎ型電界効果トランジスタ６２のゲートとソースに接続された保持コンデンサ６９の一方の端子が第１の電位Ｖddを供給する第１の直流電圧源に接続され、その後発光パルスがオフになるとｎ型電界効果トランジスタ６２のドレン電流が零となり、保持コンデンサ６９にｎ型電界効果トランジスタ６２の閾値電圧が記憶される。なお、保持コンデンサ６９としてｎ型電界効果トランジスタ６２のソース・ドレン間に存在する寄生コンデンサを使用してもよい。
【００３９】
保持コンデンサ６９の一方の端子がｎ型電界効果トランジスタ６２の閾値電圧に到達した後に閾値書き込みパルスがオフとなり第３の電界効果トランジスタ６６が開状態となり、その後データ書き込みパルスがオンとなり第４の電界効果トランジスタ６７が閉状態となる。すると、ｎ型電界効果トランジスタ６２のソースは第２の電圧Ｖeを供給する第２の直流電圧源に接続され、保持コンデンサ６９にｎ型電界効果トランジスタ６２の閾値電圧に重畳してデータ電圧Ｖdataと第２の電圧Ｖeの差電圧を入力コンデンサ６４と保持コンデンサ６９の容量比で分圧した電圧に比例した電荷が蓄積される。
【００４０】
電荷の蓄積が終了すると、データ書き込みパルスおよび選択パルスがオフとなり、第２の電界効果トランジスタ６５および第４の電界効果トランジスタ６７が開状態となる。
【００４１】
その後、発光パルスがオンとなると、第１の電界効果トランジスタ６３が閉状態となり、保持コンデンサ６９に蓄積されている電荷に応じた電流が有機発光ダイオード６１に流れアノード電圧はＶ1まで上昇し、有機発光ダイオード２１は所定の輝度Ｌ1で発光する。
【００４２】
発光パルスがオンからオフに遷移すると、第１の電界効果トランジスタ６３は開状態となり、有機発光ダイオード６１は発光を停止する。その後、次の選択パルスがオンとなる前に逆バイアスパルスがオンとなって第５の電界効果トランジスタ６８は閉状態となり、有機発光ダイオード６１のアノードは第３の直流電圧Ｖrに接続される。第３の直流電圧Ｖrは負電圧であるので、有機発光ダイオード６１は第３の直流電圧Ｖrに逆バイアスされ、その結果有機発光ダイオード６１の寿命を延ばすことが可能となる。逆バイアスパルスは、次のデータ書き込みパルスがオンとなる前にオフとなる。
（第３の実施形態）
第１の実施形態および第２の実施形態で説明した発光ダイオード駆動回路をディスプレイ装置に適用することも可能である。
【００４３】
図８は、第１の実施形態の有機発光ダイオード駆動回路を水平方向にＭ個、垂直方向にＮ個マトリックス状に配置して構成したディスプレイ装置のブロック図である。即ち、各画素（ｉ，ｊ）（１≦ｉ≦Ｍ、１≦ｊ≦Ｎ）として、図２または図４に示す有機発光ダイオード駆動回路が使用される。
【００４４】
また、ディスプレイ装置は、図２または図４に示す有機発光ダイオード駆動回路をマトリックス状に配置した表示パネル８１と、映像信号を入力し、データ信号および行駆動信号を出力する映像信号処理回路８２と、データ信号から列データ信号を生成する外部駆動回路である列ドライバ８３と、行駆動信号から行毎駆動信号を生成する外部駆動回路である行ドライバ８４と、すべての有機発光ダイオード駆動回路に第１の電圧Ｖddを供給する第１の直流電源８５、第２の電圧Ｖeを供給する第２の直流電源８６および第３の電圧Ｖrを供給する第３の直流電源８７とから構成される。
【００４５】
映像信号処理回路８２は、映像信号を入力して、データ信号Ｖdataと行駆動信号（Ｓ1、Ｓ2、Ｓ3）に変換する。列ドライバ８３は、データ信号Ｖdataを列毎データ信号Ｖdataiに分離し、表示パネル８１を構成する有機発光ダイオード駆動回路列ｉに供給する。行ドライバ８４は、行駆動信号（Ｓ1、Ｓ2、Ｓ3）を行毎駆動信号（Ｓ1j、Ｓ2j、Ｓ3j）に分離し、表示パネル８１を構成する有機発光ダイオード駆動回路行ｊに供給する。その結果、列毎データ信号Ｖdataiと行毎駆動信号（Ｓ1j、Ｓ2j、Ｓ3j）のオン・オフ状態に従って画素（ｉ、ｊ）が発光する。
【００４６】
なお、画素として図６に示す有機発光ダイオード駆動回路も同様な構成で適用できることはいうまでもない。
なお、上記実施形態においては発光ダイオード駆動回路で駆動する発光ダイオードは有機発光ダイオードであるとしているが、発光ダイオードは有機発光ダイオードに限定されることはなく、シリコン等の無機発光ダイオードにも適用できることは、当業者にとって明らかである。
【産業上の利用可能性】
【００４７】
以上のように、本発明に係る発光ダイオード駆動回路は、ｎ型電界効果トランジスタを駆動トランジスタとして使用できるという効果を有し、半導体表示装置等として有効である。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る発光ダイオード駆動回路の第１の実施形態のブロック図
【図２】本発明に係る発光ダイオード駆動回路の第１の実施形態の回路図
【図３】本発明に係る発光ダイオード駆動回路の第１の実施形態のタイミング図
【図４】本発明に係る発光ダイオード駆動回路の第１の実施形態の変更例の回路図
【図５】本発明に係る発光ダイオード駆動回路の第２の実施形態のブロック図
【図６】本発明に係る発光ダイオード駆動回路の第２の実施形態の回路図
【図７】本発明に係る発光ダイオード駆動回路の第２の実施形態のタイミング図
【図８】第１の実施形態および第２の実施形態で説明した発光ダイオード駆動回路を適用したディスプレイ装置のブロック図
【図９】従来の有機発光ダイオード駆動回路の回路図およびタイミング図
【符号の説明】
【００４９】
１１  有機発光ダイオード
１２  ｎ型電界効果トランジスタ
１３  第１のスイッチング素子
１４  第２のスイッチング素子
１５  第３のスイッチング素子
１６  第４のスイッチング素子
１７  保持コンデンサ
【図１】
2007206515.tif 000003
【図２】
2007206515.tif 000004
【図３】
2007206515.tif 000005
【図４】
2007206515.tif 000006
【図５】
2007206515.tif 000007
【図６】
2007206515.tif 000008
【図７】
2007206515.tif 000009
【図８】
2007206515.tif 000010
【図９】
2007206515.tif 000011