(57)【要約】【課題】黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制する。【解決手段】液晶表示装置は複数の液晶画素ＰＸと、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して複数の液晶画素ＰＸの各々に保持させる駆動制御回路ＣＮＴ，１０，２０とを備える。駆動制御回路ＣＮＴ，１０，２０は映像信号に対応する画素電圧の保持期間に対して非映像信号に対応する画素電圧の保持期間を増大させる場合に映像信号に対応する画素電圧の範囲を各画素ＰＸの最大透過率を増大させるように調整する電圧調整部３２を含む。【選択図】図６
2007206279.tif 000002
【特許請求の範囲】
【請求項１】
複数の液晶画素と、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して前記複数の液晶画素の各々に保持させる駆動制御回路とを備え、
前記駆動制御回路は前記映像信号に対応する画素電圧の保持期間に対して前記非映像信号に対応する画素電圧の保持期間を増大させる場合に各画素の最大透過率を増大させるように前記映像信号に対応する画素電圧の範囲を調整する電圧調整部を含むことを特徴とする液晶表示装置。
【請求項２】
前記駆動制御回路は最小階調用である第１電源電圧および最大階調用である第２電源電圧の差電圧を分圧して前記所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて前記非映像信号および映像信号を前記画素電圧に変換する信号変換回路とを有し、
前記電圧調整部は前記第２電源電圧を変化させるように構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２電源電圧は前記複数の液晶画素がノーマリーホワイトモードである場合に前記最大透過率を増大させるためにより低く設定されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第２電源電圧は前記複数の液晶画素がノーマリーブラックモードである場合に前記最大透過率を増大させるためにより高く設定されることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記複数の液晶画素はＯＣＢモードの液晶画素であることを特徴とする請求項１乃至４のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ（Optically Compensated Birefringence）モードの液晶パネルに映像信号表示および黒の最小階調または黒に近い中間階調の非映像信号表示を周期的に行わせる液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶テレビや携帯電話などの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢモードの液晶表示パネルが注目されている。
【０００３】
ＯＣＢモードの液晶表示パネルは、一般に複数の画素電極が配向膜で覆われてマトリクス状に配置されるアレイ基板、対向電極が配向膜で覆われて複数の画素電極に対向するように配置される対向基板、および各配向膜に隣接してアレイ基板および対向基板間に挟持される液晶層を含み、さらに一対の偏光板を光学位相差板を介してアレイ基板および対向基板に貼り付けた構造を有する。  
アレイ基板はマトリクス状に配置される複数の画素電極を有し、対向基板はこれら画素電極に対向する共通電極を有する。画素電極および共通電極はこれら電極間に配置される液晶層の画素領域と共に液晶画素を構成し、画素領域内の液晶分子配列を画素電極および共通電極間の電界によって制御する(例えば、特許文献１参照)。
【０００４】
この液晶表示パネルに表示動作を行わせる場合、全液晶画素に対するデジタル映像信号が階調基準電圧発生回路から発生される所定数の階調基準電圧を選択的に用いてアナログ画素電圧に変換され、これら液晶画素に出力される。  
ところで、動画表示における特性向上のため、黒挿入駆動が液晶表示パネルに適用されることがある。この黒挿入駆動は、映像信号に対応しない黒電圧を画素電圧として周期的にかつ映像信号に対応する画素電圧と交互に液晶電極に印加する方式である。黒挿入率を上げることにより動画の視認性を向上し、ＣＲＴに匹敵する映像表現が可能である。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、黒挿入駆動によって、１フレーム期間中において、黒の最小階調または黒に近い中間階調の表示期間が増加するため、輝度の低下とそれに伴うコントラストの低下を生じる。また、黒挿入率を上げることによって、相対的に黒表示のための応答部分の比率が増加するため、輝度低下のみではなく、赤、緑、青の色純度が悪くなり、色再現範囲が狭くなってしまうという問題がある。
【０００６】
さらに、動画表示における特性向上のため、黒挿入駆動における黒挿入率を可変とする提案がなされている。この提案が実現できるためには、上述の問題の解決を図りつつ、黒挿入率の変更に対応することが必要不可欠な要件となる。
【０００７】
本発明はこのような課題に鑑みてなされたものであり、黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制することのできる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、複数の液晶画素と、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して複数の液晶画素の各々に保持させる駆動制御回路とを備え、駆動制御回路は映像信号に対応する画素電圧の保持期間に対して非映像信号に対応する画素電圧の保持期間を増大させる場合に各画素の最大透過率を増大させるように映像信号に対応する画素電圧の範囲を調整する電圧調整部を含む液晶表示装置が提供される。
【発明の効果】
【０００９】
この液晶表示装置の構成によれば、黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。  
図１は、液晶表示装置１の回路構成を概略的に示す図である。  
液晶表示装置１は、複数のＯＣＢ液晶画素ＰＸを有するＯＣＢモードの液晶表示パネルＤＰ、および液晶表示パネルＤＰを制御する制御ユニットＣＮＴを備える。液晶表示パネルＤＰはアレイ基板２および対向基板３間に液晶層４を挟持した構造である。
【００１１】
表示パネル制御回路ＣＮＴはアレイ基板２および対向基板３から液晶層４に印加される液晶駆動電圧を変化させることにより液晶表示パネルＤＰの透過率を制御する。  
ノーマリホワイトモードの表示動作のために、電源投入時において表示パネル制御回路ＣＮＴにより比較的大きな電界が液晶に印加されると、これにより液晶配向がスプレー配向からベンド配向へ転移される。
【００１２】
ＯＣＢモードの液晶表示パネルＤＰにおいて液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。この液晶配向は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。  
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム毎に大きな電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。
【００１３】
アレイ基板２は、複数の画素電極ＰＥ、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数のソース線Ｘ（Ｘ１〜Ｘｎ）、画素スイッチング素子Ｗ、ゲートドライバ１０、およびソースドライバ２０を有する。  
画素電極ＰＥは、例えばガラス等の透明絶縁基板上にマトリクス状に配置される。ゲート線Ｙ（Ｙ１〜Ｙｍ）は、複数の画素電極ＰＥの行に沿って配置される。ソース線Ｘ（Ｘ１〜Ｘｎ）は、複数の画素電極ＰＥの列に沿って配置される。画素スイッチング素子Ｗは、これらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置される。ゲートドライバ１０は、複数のゲート線Ｙを順次駆動する。ソースドライバ２０は、各ゲート線Ｙが駆動される間に複数のソース線Ｘを駆動する。
【００１４】
各画素スイッチング素子Ｗは、例えばポリシリコン薄膜トランジスタからなる。この場合、薄膜トランジスタのゲートが１本のゲート線Ｙに接続され、ソースおよびドレインパスが１本のソース線Ｘおよび１個の画素電極ＰＥ間にそれぞれ接続される。  
尚、ゲートドライバ１０は画素スイッチング素子Ｗと同一工程で同時に形成されるポリシリコン薄膜トランジスタを用いて構成される。また、ソースドライバ２０はＣＯＧ（Chip On Glass）技術によりアレイ基板２にマウントされた集積回路（ＩＣ）チップである。
【００１５】
対向基板３は、例えばガラス等の透明絶縁基板上に配置され複数の画素電極ＰＥの列にそれぞれ対向する赤、緑、および青の着色層からなるカラーフィルタ（図示せず）、およびカラーフィルタ上に配置され複数の画素電極ＰＥ全体に対向する共通電極ＣＥ等を含む。  
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、画素電極ＰＥおよび共通電極ＣＥ間に配置される。画素電極ＰＥおよび共通電極ＣＥからの電界に対応して液晶層４の液晶分子配列が制御される。画素電極ＰＥ、共通電極ＣＥ及び液晶層４の画素領域が、ＯＣＢ液晶画素ＰＸを構成する。また、全ての画素ＰＸは補助容量Ｃｓを有する。これら補助容量Ｃｓはアレイ基板２側において複数行の画素電極ＰＥにそれぞれ容量結合した複数の補助容量線を共通電極ＣＥに電気的に接続することにより得られる。
【００１６】
制御ユニットＣＮＴは、コントローラ５、コモン電圧発生回路６、階調基準電圧発生回路７を含む。  
コントローラ５は、外部から供給されるデジタル映像情報VIDEOを画像として液晶表示パネルＤＰに表示させるためにコモン電圧発生回路６、階調基準電圧発生回路７、ゲートドライバ１０、ソースドライバ２０を制御する。  
コモン電圧発生回路６は、対向基板３上の共通電極ＣＥに対してコモン電圧Ｖcomを発生する。階調基準電圧発生回路７は複数の階調基準電圧VREFを発生する。階調基準電圧VREFは、映像情報VIDEOから各画素ＰＸに対して得られる例えば８ビットの表示信号DATAを画素電圧に変換するために用いられる。ここで、画素電圧は共通電極ＣＥの電位を基準として画素電極ＰＥに印加される電圧である。
【００１７】
ゲートドライバ１０は、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを駆動する。ソースドライバ２０は、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧を複数のソース線Ｘ１〜Ｘｎにそれぞれ出力する。コントローラ５は、外部から入力される画像情報VIDEOに含まれる映像信号に対して、黒挿入変換を行い、この変換結果に対するゲートドライバ１０およびソースドライバ２０の動作タイミング等を制御する。
【００１８】
画素電圧は共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。映像情報VIDEOは全液晶画素ＰＸに対する映像信号からなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。  
黒挿入では、１フレーム分の映像情報VIDEOが１ライン（１行の画素ＰＸ）分づつ黒挿入用非映像信号Ｂおよび１ライン分の映像信号Ｓに変換される。  
映像信号Ｓはそれぞれ最小から最大値までの階調を表し、黒挿入用の非映像信号Ｂはそれぞれ黒または黒に近い階調を表す。１ライン分の非映像信号Ｂおよび１ライン分の映像信号ＳはそれぞれＨ／２期間においてコントローラ５から表示信号DATAとして直列に出力される。コントローラ５は、制御信号ＣＴＹおよび、制御信号ＣＴＸ等を発生する。制御信号ＣＴＹは、コントローラ５からゲートドライバ１０に供給され、１垂直走査期間毎に順次複数のゲート線Ｙを選択するために用いられる。ゲートドライバ１０は制御信号ＣＴＹの制御により複数のゲート線Ｙを順次選択し、画素スイッチング素子Ｗを導通させる走査信号を選択ゲート線Ｙに供給する。
【００１９】
制御信号ＣＴＸはコントローラ５からソースドライバ２０に供給され、１行（ライン）の画素ＰＸに対する映像信号または非映像信号である表示信号DATAを複数のソース線Ｘにそれぞれ割り当てるために用いられる。制御信号ＣＴＸは水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ、ストローブ信号ＳＴＢ、および極性信号ＰＯＬを含んでいる。水平スタート信号ＳＴＨは、Ｈ／２期間毎に発生されるパルスである。水平クロック信号ＣＫＨは、Ｈ／２期間の各々においてソース線数分発生されるパルスである。ストローブ信号ＳＴＢは、スタート信号ＳＴＨから所定時間遅れて発生されるパルスである。このストローブ信号ＳＴＢは、１ラインの画素ＰＸに対する表示信号DATAの変換結果である画素電圧を並列的にソース線Ｘ１〜Ｘｎに出力するために使用される。極性信号ＰＯＬは、１水平走査期間毎および１垂直走査期間毎に画素電圧の極性を反転させるための信号である。
【００２０】
図２は、図１に示すソースドライバの構成を示す図である。  
ソースドライバ２０は、シフトレジスタ２１、サンプリング＆ロードラッチ２２、デジタルアナログ（Ｄ／Ａ）変換回路２３、および出力バッファ回路２４を含む。  
シフトレジスタ２１は、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、表示信号DATAを順次直並列変換するタイミングを制御する。サンプリング＆ロードラッチ２２は、シフトレジスタ２１の制御により１ラインの画素ＰＸに対する表示信号DATAを順次ラッチし、並列的に出力する。デジタルアナログ（Ｄ／Ａ）変換回路２３は、表示信号DATAをアナログ形式の画素電圧に変換する。出力バッファ回路２４は、Ｄ／Ａ変換回路２３から得られるアナログ画素電圧をソース線Ｘ１〜Ｘｎに出力する。Ｄ／Ａ変換回路２３は、階調基準電圧発生回路７から発生される複数の階調基準電圧VREFを参照するように構成される。
【００２１】
以上説明したゲートドライバ１０およびソースドライバ２０の動作が、１フレーム分の黒挿入用の非映像信号Ｂと、１フレーム分の映像信号Ｓとについて実行される。黒挿入用の非映像信号Ｂに対応する画素電圧の保持期間に対して映像信号Ｓに対応する画素電圧の保持期間を変化させることによって、１フレーム期間に対する非映像信号Ｂに対応する画素電圧の保持期間の比率である黒挿入率を変更することができる。
【００２２】
図３は、図２に示す階調基準電圧発生回路とＤ／Ａ変換回路とをさらに詳細に示す図である。  
階調基準電圧発生回路７は、黒電圧設定部３１、白電圧設定部３２、およびラダー抵抗ＬＲを含む。黒電圧設定部３１は、最小階調用の第１電源電圧（黒電圧）を設定する。白電圧設定部３２は、最大階調用の第２電源電圧（白電圧）を設定する。ラダー抵抗ＬＲは、第１および第２電源電圧の差電圧を所定数の階調基準電圧Ｖｒｅｆ０〜Ｖｒｅｆ９に分圧するように黒電圧設定部３１および白電圧設定部３２に接続される。
【００２３】
ラダー抵抗ＬＲは、電源端子Ｖｒｅｆ_ＡおよびＶｒｅｆ_Ｂ間において直列に接続された抵抗Ｒ０〜Ｒ８により構成される。第１電源電圧は分圧中心点に対して正極性黒電圧＋Ｖａおよび負極性黒電圧−Ｖａを得るために電源端子Ｖｒｅｆ_ＡおよびＶｒｅｆ_Ｂに供給され、第２電源電圧は分圧中心点に対して正極性白電圧＋Ｖｂおよび負極性白電圧−Ｖｂを得るためにラダー抵抗ＬＲにおいて分圧の中心点を含む抵抗Ｒ４の両端に供給される。
【００２４】
ソースドライバ２０のＤ／Ａ変換回路２３は、例えば図２に示すように複数のＤ／Ａ変換部２３’および階調基準電圧発生回路７の電圧出力端間に接続される入力抵抗群ｒ０〜ｒ８で構成される。入力抵抗群ｒ０〜ｒ８は複数のＤ／Ａ変換部２３’に対して共通に設けられ、これら電圧出力端間電圧を分圧して得られる所定数の階調基準電圧を複数のＤ／Ａ変換部２３’に出力する。
【００２５】
各Ｄ／Ａ変換部２３’はサンプリング＆ロードラッチ２２から出力されるデジタル表示信号DATAに対応して所定数の階調基準電圧の１つを選択して、これをアナログ画素電圧として出力バッファ回路２４に出力する。出力バッファ回路２４は複数のＤ／Ａ変換部２３’からのアナログ画素電圧をそれぞれソース線Ｘ１，Ｘ２，Ｘ３，…に出力する複数のバッファアンプ２４’で構成される。
【００２６】
Ｄ／Ａ変換回路２３および出力バッファ回路２４は、信号変換回路を構成する。即ち、Ｄ／Ａ変換回路２３および出力バッファ回路２４は、入力抵抗群ｒ０〜ｒ８から得られる所定数の階調基準電圧を選択的に用いて１ライン分の表示信号DATAをそれぞれ画素電圧に変換し、これら画素電圧をソース線Ｘ１〜Ｘｎに出力する。
【００２７】
ソース線Ｘ１〜Ｘｎ上の画素電圧は走査信号によって駆動された１ライン分の画素スイッチング素子Ｗを介して対応する画素電極ＰＥにそれぞれ供給される。コモン電圧Ｖcomは画素電圧の出力タイミングに同期してコモン電圧発生回路６から共通電極ＣＥに出力される。ソースドライバ２０側では、各Ｄ／Ａ変換部２３’がコモン電圧Ｖcomに等しい分圧中心電圧に対して画素電圧を極性反転させる。
【００２８】
図４は、図１に示す液晶表示パネルの色再現範囲と階調との関係を表す図である。横軸は階調数を表し、縦軸は色再現範囲（ＮＴＳＣ比）を表している。  
階調数が小さくなるに従って、即ち暗くなるに従って、液晶の屈折率依存性の影響及び黒表示画素の光漏れの影響から色再現範囲が低下することが示されている。
【００２９】
図５は、図１に示す液晶表示パネルに対して従来の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す図である。図５の（１）は、黒挿入率が２５％の時の光学応答波形を表し、図５の（２）は、黒挿入率が５０％の時の光学応答波形を表している。いずれも、縦軸は輝度を示し、横軸は時間の推移を示している。  
黒挿入率が２５％の時と黒挿入率が５０％の時の光学応答波形を比較すると、当然のこととして、黒挿入率が高いと光が透過する時間が短くなる。これが輝度低下、コントラスト低下の要因となっている。  
さらに、液晶の立ち上がり、立下りに要する時間、即ち、応答時間は両者とも同じであるため、黒挿入率が高い方が色再現範囲が狭くなってしまう。なぜならば、液晶表示パネルＤＰを光が通り抜ける部分に対する、立ち上がり、立下り部分の比率が高くなるため、中間調を表す部分の比率が増すことになるからである。
【００３０】
この液晶表示装置では、外部からコントローラ５に供給される黒挿入率制御信号により黒挿入率を例えば２５％，５０％のように切替えることが可能である。  
図６は、図１に示す液晶表示パネルの画素電圧と液晶変調率との関係を示す図である。横軸は画素電圧を示し、縦軸は変調率（透過率）を示している。なお、このグラフはノーマリーホワイトモードの例である。
【００３１】
黒挿入率が２５％として設定されている場合、コントローラ５は図６に示すように画素電圧が１．０〜５．８Ｖの範囲になるように黒電圧設定部３１および白電圧設定部３２を制御する。
【００３２】
黒挿入率が５０％として設定されている場合は、コントローラ５は、画素電圧が０．２〜５．８Ｖの範囲になるように黒電圧設定部３１および白電圧設定部３２を制御する。
【００３３】
図７は、図１に示す液晶表示パネルに対して本実施形態の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す概念図である。  
黒挿入率５０％のときは、白電圧が低く設定されているため、白レベルの応答波形の最大値が高い。すなわち輝度が、黒挿入率２５％に比べて高くなっている。この結果、コントラストが向上するとともに、図４の階調−色再現特性に示す高階調側で白表示を行うことができるため、色再現範囲の低下を抑制することができる。
【００３４】
黒挿入率が２５％のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ５００ｃｄ／ｍ２、５００：１、７３％であった。  
従来の表示方法では、画素電圧の範囲が変更されないため、黒挿入率が５０％のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ３００ｃｄ／ｍ２、３００：１、７０％であった。  
それに対して本表示方法では、画素電圧の範囲が変更されるため、黒挿入率が５０％のときの輝度、コントラスト、色再現範囲の測定値は、それぞれ３５０ｄ／ｍ２、３５０：１、７１．８％となり、輝度、コントラスト、色再現範囲の低下を抑制することができている。
【００３５】
次に、液晶表示パネルＤＰがノーマリーブラックモードである変形例を説明する。
【００３６】
図８は、図１に示す液晶表示パネルがノーマリーブラックモードである場合の画素電圧と液晶変調率との関係を示す図である。横軸は画素電圧を示し、縦軸は変調率を示している。
【００３７】
黒挿入率が２５％として設定されている場合は、コントローラ５は、図８に示すように画素電圧が０〜５．０Ｖの範囲になるように黒電圧設定部３１および白電圧設定部３２を制御する。  
黒挿入率が５０％として設定されている場合は、コントローラ５は、画素電圧が０〜５．８Ｖの範囲になるように黒電圧設定部３１および白電圧設定部３２を制御する。
【００３８】
本バリエーションの方式を適用した場合の白表示時の光学応答波形は、図７と同様であるためその詳細の説明を省略する。  
黒挿入率５０％のときは、白電圧が高く設定されているため、白レベルの応答波形の最大値が高い。すなわち輝度が、黒挿入率２５％に比べて高くなっている。この結果、コントラストが向上するとともに、図４の階調−色再現特性に示す高階調側で白表示を行うことができるため、色再現範囲の低下を抑制することができる。
【００３９】
黒挿入率が２５％のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ５００ｃｄ／ｍ２、６００：１、７３％であった。  
従来の表示方法では、画素電圧の範囲が変更されるため、黒挿入率が５０％のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ３００ｃｄ／ｍ２、３６０：１、６９％であった。  
それに対して本表示方法では、画素電圧の範囲が変更されるため、黒挿入率が５０％のときの輝度、コントラスト、色再現範囲の測定値は、それぞれ３５０ｄ／ｍ２、４２０：１、７１．５％となり、輝度、コントラスト、色再現範囲の低下を抑制することができている。
【００４０】
なお、黒挿入率毎に予め上述の基準値を登録したテーブルを設け、黒挿入率が切り替ることに対応させて、使用するテーブルを切替えるようにしても良い。  
また、本実施の形態では黒挿入率を２５％と５０％で切替える場合について説明したが、多数の状態に切替える場合であっても本方式を適用することは可能である。
【００４１】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示すソースドライバの構成を示す図である。
【図３】図２に示す階調基準電圧発生回路とＤ／Ａ変換回路とをさらに詳細に示す図である。
【図４】図１に示す液晶表示パネルの色再現範囲と階調との関係を表す図である。
【図５】図１に示す液晶表示パネルに対して従来の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す図である。
【図６】図１に示す液晶表示パネルの画素電圧と液晶変調率との関係を示す図である。
【図７】図１に示す液晶表示パネルに対して本実施形態の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す概念図である。
【図８】図１に示す液晶表示パネルがノーマリーブラックモードである場合の画素電圧と液晶変調率との関係を示す図である。
【符号の説明】
【００４３】
１…液晶表示装置、２…アレイ基板、３…対向基板、４…液晶層、５…コントローラ、６…コモン電圧発生回路、７…階調基準電圧発生回路、１０…ゲートドライバ、２０…ソースドライバ、２３…Ｄ／Ａ変換回路、２３’…Ｄ／Ａ変換部、３１…黒電圧設定部、３２…白電圧設定部、ＰＥ…画素電極、ＣＥ…共通電極、ＰＸ…液晶画素、ＤＰ…液晶表示パネル、ＣＮＴ…制御ユニット、Ｘ…ソース線、Ｙ…ゲート線、Ｗ…画素スイッチング素子、ＥＶＲ１…可変抵抗、ＥＶＲ２…可変抵抗。
【図１】
2007206279.tif 000003
【図２】
2007206279.tif 000004
【図３】
2007206279.tif 000005
【図４】
2007206279.tif 000006
【図５】
2007206279.tif 000007
【図６】
2007206279.tif 000008
【図７】
2007206279.tif 000009
【図８】
2007206279.tif 000010