(57)【要約】【課題】サンプリング動作時の電源電圧の変動に起因する横尾引きの発生を抑えて、表示品位を向上すること。【解決手段】表示駆動装置は、表示データを取り込むデータレジスタ１２と、上記データレジスタ１２に取り込まれた表示データに基づく画素データを出力するためのデータラッチ１４，マルチプレクサ１６，デジタル−アナログ変換器（ＤＡＣ）１８，バッファアンプ２０，及びデマルチプレクサ２２でなる出力部とを備え、１水平走査期間において、上記データレジスタ１２への表示データの取り込み動作と、上記出力部による画素データの出力動作とが重ならないように構成したことを特徴とする。【選択図】図２
2007206531.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルを表示駆動する表示駆動装置において、
少なくとも、
前記複数の表示画素に対応する複数の表示データを取り込むデータ取り込み手段と、
前記データ取り込み手段に取り込まれた前記複数の表示データに基づく表示信号電圧を前記複数の信号ラインに出力する出力手段と、
前記データ取り込み手段への前記複数の表示データの取り込み動作を行う期間と、前記出力手段より前記表示信号電圧の出力動作を行う期間とが異なるタイミングとなるように制御する制御手段と、
を備えることを特徴とする表示駆動装置。
【請求項２】
前記データ取り込み手段は、縦続接続された、前記複数の信号ラインにおける所定本数の信号ラインに対応する前記表示データを取り込む、複数のデータ取り込み部を有し、
前記出力手段は、前記複数のデータ取り込み部の各々に対応し、対応する前記データ取り込み部に取り込まれた前記表示データに基づく表示信号電圧を前記所定本数の信号ラインに出力する、複数の出力部を有することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記制御手段は、
前記複数のデータ取り込み部における何れか一つの特定の前記データ取り込み部における前記表示データの取り込み動作と、前記複数の出力部における前記特定のデータ取り込み部に対応する出力部を除く他の前記出力部における前記表示信号電圧の出力動作とを並行して行わせるように制御することを特徴とする請求項２に記載の表示駆動装置。
【請求項４】
前記制御手段は、
前記データ取り込み部において前記複数の表示データの取り込み動作を行っている期間は、当該データ取り込み部に対応する前記出力部の出力端をハイインピーダンス状態とするように制御することを特徴とする請求項２に記載の表示駆動装置。
【請求項５】
前記複数の出力部の各々は、
対応する前記データ取り込み部に取り込まれている前記表示データを前記所定数の信号ラインに対応して並列的に保持するデータ保持部と、
前記データ保持部に保持された前記表示データに基づく前記表示信号電圧を生成する表示信号電圧生成手段と、
前記所定数の信号ラインを複数の信号ライン群に分割し、１水平走査期間において、前記表示信号電圧を前記各信号ライン群に時分割で順次印加する時分割駆動手段と、
を備えることを特徴とする請求項２に記載の表示駆動装置。
【請求項６】
前記制御手段は、
前記複数のデータ取り込み部における何れか一つの特定の前記データ取り込み部における前記複数の表示データの取り込み動作と、前記複数の出力部における前記特定のデータ取り込み部に対応する出力部を除く他の前記出力部の前記時分割駆動手段における、前記複数の信号ライン群の少なくとも何れかに対する前記表示信号電圧の印加動作と、を並行して行わせるように制御することを特徴とする請求項５に記載の表示駆動装置。
【請求項７】
前記時分割駆動手段は、
前記データ保持部に並列的に保持された前記複数の表示データにおける前記各信号ライン群の各々に対応する前記表示データを、前記時分割のタイミングに応じて順次選択する第１スイッチ手段と、
前記第１スイッチ手段により選択された前記表示データに基づいて前記表示信号電圧生成手段により生成される前記表示信号電圧を、前記時分割のタイミングに応じて前記各信号ライン群に順次供給する第２スイッチ手段と、
を備えることを特徴とする請求項５に記載の表示駆動装置。
【請求項８】
複数の走査ライン及び複数の信号ラインの各交点近傍に複数の表示画素がマトリクス状に配列された表示パネルと、
少なくとも、前記表示パネルの前記複数の表示画素に対応する複数の表示データを取り込むデータ取り込み手段と、前記データ取り込み手段に取り込まれた前記複数の表示データに基づく表示信号電圧を前記複数の信号ラインに出力する出力手段と、を備える表示駆動装置と、
１水平走査期間において、前記表示駆動装置における前記データ取り込み手段への前記複数の表示データの取り込み動作を行う期間と、前記出力手段より前記表示信号電圧の出力動作を行う期間とが異なるタイミングとなるように制御する制御手段と、
を具備することを特徴とする表示装置。
【請求項９】
前記表示パネルにおける前記複数の信号ラインは所定本数毎に複数に分割され、
表示駆動装置における前記データ取り込み手段は、縦続接続された、前記所定本数の信号ラインに対応する前記表示データを取り込む、複数のデータ取り込み部を有し、
前記出力手段は、前記複数のデータ取り込み部の各々に対応し、対応する前記データ取り込み部に取り込まれた前記表示データに基づく表示信号電圧を前記所定本数の信号ラインに出力する、複数の出力部を有することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記制御手段は、
前記複数のデータ取り込み部における何れか一つの特定の前記データ取り込み部における前記表示データの取り込み動作と、前記複数の出力部における前記特定のデータ取り込み部に対応する出力部を除く他の前記出力部における前記表示信号電圧の出力動作とを並行して行わせるように制御することを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記制御手段は、
前記データ取り込み部において前記複数の表示データの取り込み動作を行っている期間は、当該データ取り込み部に対応する前記出力部の出力端をハイインピーダンス状態とするように制御することを特徴とする請求項９に記載の表示装置。
【請求項１２】
前記複数の出力部の各々は、
対応する前記データ取り込み部に取り込まれている前記表示データを前記所定数の信号ラインに対応して並列的に保持するデータ保持部と、
前記データ保持部に保持された前記表示データに基づく前記表示信号電圧を生成する表示信号電圧生成手段と、
前記所定数の信号ラインを複数の信号ライン群に分割し、１水平走査期間において、前記表示信号電圧を前記各信号ライン群に時分割で順次印加する時分割駆動手段と、
を備えることを特徴とする請求項９に記載の表示装置。
【請求項１３】
前記制御手段は、
前記複数のデータ取り込み部における何れか一つの特定の前記データ取り込み部における前記複数の表示データの取り込み動作と、前記複数の出力部における前記特定のデータ取り込み部に対応する出力部を除く他の前記出力部の前記時分割駆動手段における、前記複数の信号ライン群の少なくとも何れかに対する前記表示信号電圧の印加動作と、を並行して行わせるように制御することを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記時分割駆動手段は、
前記データ保持部に並列的に保持された前記複数の表示データにおける前記各信号ライン群の各々に対応する前記表示データを、前記時分割のタイミングに応じて順次選択する第１スイッチ手段と、
前記第１スイッチ手段により選択された前記表示データに基づいて前記表示信号電圧生成手段により生成される前記表示信号電圧を、前記時分割のタイミングに応じて前記各信号ライン群に順次供給する第２スイッチ手段と、
を備えることを特徴とする請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の駆動方式に対応した表示パネルを駆動する表示駆動装置、及び、そのような表示パネルと表示駆動装置とを備えた表示装置に関する。
【背景技術】
【０００２】
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。
【０００３】
以下、従来技術における表示装置について、図５（Ａ）及び（Ｂ）を参照して簡単に説明する。図５（Ａ）は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた表示装置の概略構成を示すブロック図であり、図５（Ｂ）は、従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
【０００４】
図５（Ａ）及び（Ｂ）に示すように、従来技術による液晶表示装置１００Ｐは、概略、表示画素Ｐｘが２次元配列（例えば、ｎ行×ｍ列に配列）された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ（データドライバ）１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成して出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してソースドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた対向電極に対して、所定の電圧極性を有するコモン信号電圧Ｖｃｏｍを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を有して構成されている。
【０００５】
ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば図５（Ｂ）に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬおよび複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた上記対向電極と画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃｌｃと、画素容量Ｃｌｃに並列に構成され、該画素容量Ｃｌｃに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。
【０００６】
なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個に設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖｃｓ（例えば、コモン信号電圧Ｖｃｏｍ）が印加されるように構成されている。
【０００７】
このような構成を有する液晶表示装置１００Ｐにおいて、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群が選択状態に設定される。そして、ソースドライバ１３０Ｐは、各行の表示画素Ｐｘ群の選択タイミングに同期して、上記保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。こうした一連の動作を１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに画面表示される。
【０００８】
このような液晶表示装置では、近年、表示画質の向上のために液晶表示パネル１１０Ｐの高精細化が図られている。この高精細化に伴うソースドライバ１３０Ｐの回路規模の増大、消費電力の増加を抑制するために、例えば特許文献１に開示されているように、各データラインＤＬを例えばＲＧＢに３分割して、時分割駆動する構成が知られている。このようなソースドライバ１３０Ｐにおいては、通常、表示信号生成回路１６０Ｐからの表示データの取り込み（サンプリング）動作と、液晶表示パネル１１０Ｐの各データラインＤＬへの表示信号電圧の供給動作とは同時並行して行われている。
【特許文献１】特開２００５−２２７５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のようなソースドライバ１３０Ｐにおいては、サンプリング動作中に、動作電流によって電源電圧が変動する場合がある。この場合に、上記特許文献１に開示されているようにサンプリング動作と表示信号電圧の供給動作とを同時並行して行う構成であると、そのような電源電圧の変動により表示信号の出力電圧レベルが変動してしまう場合がある。これにより、画面上に尾引と称される横線が発生することがある。
【００１０】
ここで、上記のようなソースドライバを複数有し、各ソースドライバに対し従来技術の駆動方式を適用して液晶表示パネル１１０Ｐを時分割駆動する場合について説明する。
【００１１】
図６は、各ソースドライバに対し、従来技術の駆動方式をそのまま適用して表示パネルを時分割駆動する際の、各ソースドライバのデータ取り込み動作と駆動動作とのタイミングを示す図であり、図７は、各ソースドライバの駆動動作タイミングを共通に制御して時分割駆動するようにした場合の、各ソースドライバのデータ取り込み動作と駆動動作とのタイミングを示す図である。
【００１２】
図６に示すように、上記特許文献１に開示されているようなソースドライバ１個の場合の時分割駆動の構成をそのまま適用すると、１水平走査期間の表示データ供給期間中に、複数個のソースドライバの各々が、ＲＧＢの表示データの取り込みと表示信号電圧の供給動作とを同時並行して行うことになる。このため、サンプリング動作時の電源電圧の変動による表示信号の出力電圧レベルの変動により、上述したような横尾引が発生してしまう。
【００１３】
そこで、図７に示すように、各ソースドライバの表示信号電圧の出力タイミングを共通に制御するようにした場合、サンプリング動作と出力期間を一部でずらすことができる。しかしながら、表示データの取り込みと表示信号電圧の供給とが同時並行して行われる期間が一部に残るため、画面上の横尾引は依然として一部に残ってしまう。
【００１４】
本発明は、上記の点に鑑みてなされたもので、サンプリング動作時の電源電圧の変動に起因する横尾引きの発生を抑えて、表示品位の向上を図ることができる表示駆動装置、及び、それを備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の表示駆動装置の一態様は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を有する表示パネルを表示駆動する表示駆動装置において、少なくとも、前記複数の表示画素に対応する複数の表示データを取り込むデータ取り込み手段と、前記データ取り込み手段に取り込まれた前記複数の表示データに基づく表示信号電圧を前記複数の信号ラインに出力する出力手段と、前記データ取り込み手段への前記複数の表示データの取り込み動作を行う期間と、前記出力手段より前記表示信号電圧の出力動作を行う期間とが異なるタイミングとなるように制御する制御手段と、を備えることを特徴とする。
【００１６】
また、本発明の表示装置の一態様は、複数の走査ライン及び複数の信号ラインの各交点近傍に複数の表示画素がマトリクス状に配列された表示パネルと、少なくとも、前記表示パネルの前記複数の表示画素に対応する複数の表示データを取り込むデータ取り込み手段と、前記データ取り込み手段に取り込まれた前記複数の表示データに基づく表示信号電圧を前記複数の信号ラインに出力する出力手段と、を備える表示駆動装置と、１水平走査期間において、前記表示駆動装置における前記データ取り込み手段への前記複数の表示データの取り込み動作を行う期間と、前記出力手段より前記表示信号電圧の出力動作を行う期間とが異なるタイミングとなるように制御する制御手段と、を具備することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、表示パネルを表示駆動する表示駆動装置及びそれを備える表示装置において、データ取り込み手段への表示データの取り込み動作を行う期間と出力手段から信号ラインへの表示信号電圧の出力動作を行う期間とが重ならず、異なるタイミングとなるようにしているので、表示データ取り込み動作中に表示駆動装置の電源電圧が変動したとしても、それが表示信号電圧の電圧レベルに影響を及ぼすことがない。これにより、画面上に電源電圧の変動による尾引と称される横線が発生することがなくなり、表示品位の向上を図ることができる表示駆動装置、及び、それを備えた表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態を図面を参照して説明する。
【００１９】
図１（Ａ）は、本発明の一実施形態に係る表示駆動装置が適用される表示装置の全体構成を示す概略構成図であり、図１（Ｂ）は、本表示装置の要部構成を示す詳細図である。なお、ここでは、表示装置として、アクティブマトリックス型の液晶表示パネルを用いた液晶表示装置について説明する。なお、図１（Ａ）及び（Ｂ）において、図５（Ａ）及び（Ｂ）に図示した従来技術と共通する構成要素については、同一の符号を付し、その説明を簡略化する。また、本実施形態においては、以下のように４つのソースドライバを有する構成とするが、本発明はこれに限るものではなく、他の数のソースドライバを有するものであってもよい。
【００２０】
図１（Ａ）及び（Ｂ）に示すように、本実施形態に係る表示装置１００は、概略、上述した従来技術（図５（Ａ）参照）と同様に、複数の走査ラインＳＬ及び複数のデータライン（信号ライン）ＤＬの交点近傍に複数の表示画素Ｐｘが２次元（ｎ行×ｍ列）配列された液晶表示パネル１１０と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ１２０と、各データラインＤＬに表示データに基づく表示信号電圧を印加するための第１〜第４のソースドライバ１３１〜１３４と、少なくともゲートドライバ１２０及びソースドライバ１３１〜１３４にそれぞれ供給する制御信号（垂直制御信号、水平制御信号）を生成して出力するＬＣＤコントローラ１５０と、外部入力される映像信号からソースドライバ１３１〜１３４に供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Ｖｃｏｍを印加するコモン電圧駆動アンプ１７０とを備える。なお、上述した液晶表示パネル１１０は、従来技術に示した構成（図５（Ｂ）に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明については省略する。ここで、液晶表示パネル１１０は、例えば１９２０本のデータラインＤＬを有し、各ソースドライバ１３１〜１３４はそれぞれ表示パネルにおける４８０本のデータラインを駆動し、各ソースドライバ１３１〜１３４によって液晶表示パネル１１０の（４８０×４＝）１９２０本のデータラインＤＬを駆動する。
【００２１】
図２は、本実施形態の表示駆動装置における１つのソースドライバの構成を示す図であり、図３は、本実施形態の表示駆動装置における各ソースドライバのデータ取り込み動作と駆動動作とのタイミングを示す図である。なお、以下においては、各ソースドライバ１３１〜１３４は、表示パネルにおける４８０本のデータラインを駆動し、表示データは６ビットのデジタル信号からなる場合について説明するが、これは一例を示したものであって、この構成に限定するものではないことは言うまでもない。また、各ソースドライバ１３１〜１３４は、従来技術において示した構成と同様に、データラインを３分割して時分割駆動する構成を有するものとするが、本発明はこれに限るものではなく、２分割、あるいは４分割以上の他の分割数を有して時分割駆動するものであってもよい。
【００２２】
この表示駆動装置における各ソースドライバ１３１〜１３４は、シフトレジスタ１０、データレジスタ１２、データラッチ１４、マルチプレクサ１６、１６０個のデジタル−アナログ変換器（ＤＡＣ）１８、１６０個のバッファアンプ２０、及びデマルチプレクサ２２から構成されている。
【００２３】
シフトレジスタ１０は、１６０ビットのシフトレジスタであり、外部からスタート信号ＳＴＨとクロック信号ＣＬＫが供給される。このシフトレジスタ１０は、１クロック毎に、入力されたスタート信号ＳＴＨを１ビットシフトして行くと共に、データレジスタ１２に出力信号を順次供給するよう構成されている。
【００２４】
データレジスタ（データ取り込み手段、データ取り込み部）１２は、６ビット×４８０セット構成のデータレジスタであり、複数系統の表示データ、例えば画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）、青色成分（Ｂ）からなる３系統のそれぞれ６ビット（６４階調）の表示データＲｄａｔａ（Ｄ００〜Ｄ０５），Ｇｄａｔａ（Ｄ１０〜Ｄ１５），Ｂｄａｔａ（Ｄ２０〜Ｄ２５）が外部から並列的に供給される。そして、このデータレジスタ１２は、上記シフトレジスタ１０の出力タイミングに応じて、それぞれ６ビットの表示データＲｄａｔａ，Ｇｄａｔａ，Ｂｄａｔａを１６０セットずつ並行して取り込むよう構成されている。
【００２５】
データラッチ（データ保持部）１４は、６ビット×４８０セット構成のデータラッチであり、外部からラッチ制御信号ＳＴＢが供給される。このデータラッチ１４は、そのラッチ制御信号ＳＴＢの立ち下がりエッジで上記データレジスタ１２の内容、即ち、前の水平走査期間に取り込まれた表示データを一斉にラッチし、出力する。
【００２６】
マルチプレクサ（第１スイッチ手段）１６は、パラレルデータをシリアルデータに変換するためのもので、外部からマルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢが供給される。このマルチプレクサ１６は、マルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢに基づいて、上記データラッチ１４に保持された各６ビットの表示データＲｄａｔａ，Ｇｄａｔａ，Ｂｄａｔａを、時分割的に配列された１系統のシリアルデータ（画素データ）に変換するものである。
【００２７】
ＤＡＣ１８は、上記マルチプレクサ１６の出力それぞれに対して設けられている。これは、所定の６４レベルの電圧Ｖ１，Ｖ２，…，Ｖ６４が供給されており、上記マルチプレクサ１６から出力される画素データ（Ｒ，Ｇ，Ｂ）を、その値に対応する電圧レベルのアナログ信号に変換する。
【００２８】
バッファアンプ２０は、各ＤＡＣ１８に対応して設けられ、そのＤＡＣ１８でアナログ変換されたアナログ信号を所定の信号レベルに増幅して表示信号電圧として出力するものである。ここで、ＤＡＣ１８及びバッファアンプ２０は、本発明における表示信号電圧生成手段を構成する。
【００２９】
デマルチプレクサ（第２のスイッチ手段）２２は、上記バッファアンプ２０の出力端子に対して並列的に接続され、例えば表示パネルのＲＧＢの各色に対応した表示画素に接続された（３本単位の）各出力端子Ｙ１〜Ｙ３，Ｙ４〜Ｙ６，…，Ｙ４７８〜Ｙ４８０に対して、各々スイッチング素子を備えた構成を備える。各スイッチング素子は、上述したマルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢに応じてオンオフ制御される。これにより、上記バッファアンプ２０で増幅された表示信号電圧を、ＲＧＢ別に対応するデータラインに供給するものである。ここで、マルチプレクサ１６、ＤＡＣ１８、及び、デマルチプレクサ２２は、本発明における出力手段及び出力部を構成する。
【００３０】
なお、上記データレジスタ１２に供給される表示データＲｄａｔａ（Ｄ００〜Ｄ０５），Ｇｄａｔａ（Ｄ１０〜Ｄ１５），Ｂｄａｔａ（Ｄ２０〜Ｄ２５）は、各走査線（行）毎のデータが水平走査期間毎に連続して入力されるのではなく、無効データが印加される期間が存在する。これが所謂、帰線期間である。
【００３１】
次に、上記のような構成の表示駆動装置における第１のソースドライバ１３１の動作を、図３（Ｂ）のタイミングチャートを参照して説明する。
【００３２】
即ち、１水平走査期間（１Ｈ）の始まりのタイミングに合わせて上記ラッチ制御信号ＳＴＢが入り、それに応じて、データラッチ１４はデータレジスタ１２に取り込まれている、前の水平走査期間に取り込まれた表示データをラッチする。従って、このラッチ制御信号ＳＴＢによってデータラッチ１４にラッチされる表示データは１つ前の水平走査期間の表示データである。そして、上記帰線期間後、有効データが印加されるタイミング（（有効）表示データ供給期間）に合わせて、スタート信号ＳＴＨが入り、そこからシフトレジスタ１０が動作し、それに応じてデータレジスタ１２に表示データが順次取り込まれる。
【００３３】
上記データラッチ１４にラッチされた表示データは、マルチプレクサコントロール信号ＡＰｎＢ，ＡＰｎＧ，ＡＰｎＢに応じて、以下のようにして出力端子Ｙ１〜Ｙ４８０から出力される。
【００３４】
即ち、図３に示すように、上記データレジスタ１２に表示データの取り込み動作中（１６０クロック分）は、マルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢ（この場合は第１ソースドライバであるので、ＡＰ１Ｒ，ＡＰ１Ｇ，ＡＰ１Ｂ）は出力されない（ローレベル）。従って、出力端子Ｙ１〜Ｙ４８０はハイインピーダンス（ＨｉＺ）となっている。
【００３５】
そして、取り込み動作終了後、マルチプレクサコントロール信号ＡＰ１Ｒが入る（ハイレベルとなる）ことで、マルチプレクサ１６は、上記データラッチ１４にラッチされた表示データの内、１６０個のＲ画素データをＤＡＣ１８に供給してアナログ信号に変換し、それぞれバッファアンプ２０で増幅して、デマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｒが入っているので、対応するスイッチング素子がオンして、表示パネルのＲ画素のデータラインに対応する出力端子Ｙ１，Ｙ４，…，Ｙ４７８からＲ画素データに対応する表示信号電圧が出力される。
【００３６】
こうして例えば１６０クロック分の間、Ｒ画素データを出力した後、マルチプレクサコントロール信号ＡＰ１Ｒからマルチプレクサコントロール信号ＡＰ１Ｇに切り替えられる（マルチプレクサコントロール信号ＡＰ１Ｇがハイレベルとなる）。すると、マルチプレクサ１６は、上記データラッチ１４にラッチされた表示データの内、１６０個のＧ画素データをＤＡＣ１８に供給してアナログ信号に変換し、それぞれバッファアンプ２０で増幅して、デマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｇが入っているので、対応するスイッチング素子がオンして、表示パネルのＧ画素のデータラインに対応する出力端子Ｙ２，Ｙ５，…，Ｙ４７９からＧ画素データに対応する表示信号電圧が出力される。
【００３７】
そして、１６０クロック分の間、Ｇ画素データを出力した後、マルチプレクサコントロール信号ＡＰ１Ｇからマルチプレクサコントロール信号ＡＰ１Ｂに切り替えられる（マルチプレクサコントロール信号ＡＰ１Ｂがハイレベルとなる）。すると、マルチプレクサ１６は、上記データラッチ１４にラッチされた表示データの内、１６０個のＢ画素データをＤＡＣ１８に供給してアナログ信号に変換し、それぞれバッファアンプ２０で増幅して、デマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｂが入っているので、対応するスイッチング素子がオンして、表示パネルのＢ画素のデータラインに対応する出力端子Ｙ３，Ｙ６，…，Ｙ４８０からＢ画素データに対応する表示信号電圧が出力される。
【００３８】
このようにして、マルチプレクサ１６を介してＲＧＢデータが順（シリアル）にＤＡＣ１８に印加されて、パラレル→シリアル変換が行われ、これらＤＡＣ１８の出力がバッファアンプ２０に印加され、バッファアンプ２０の出力がデマルチプレクサ２２を介して、各出力端子Ｙ１〜Ｙ３，Ｙ４〜Ｙ６，…，Ｙ４７８〜Ｙ４８０に順に分配されて、順に出力される。つまり、シリアル→パラレル変換が行われるものである。
【００３９】
以上のように、本実施形態に係る表示駆動装置では、マルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢの制御順序を変えて、サンプリング動作と出力期間が重ならないようにしているので、サンプリング動作中に電源電圧が変動したとしても、それが表示信号の出力電圧レベルに影響を及ぼすことがない。従って、画面上に尾引と称される横線が発生することはなく、表示品位の向上が可能となる。
【００４０】
次に、表示装置１００における第１〜第４のソースドライバ１３１〜１３４の動作について、図３のタイミングチャートを参照して説明する。
【００４１】
この場合、第１ソースドライバ１３１のシフトレジスタ１０のオーバーフロー出力が第２ソースドライバ１３２のシフトレジスタ１０にスタート信号ＳＴＨとして供給される。同様に、第２ソースドライバ１３２のシフトレジスタ１０のオーバーフロー出力が第３ソースドライバ１３３のシフトレジスタ１０にスタート信号ＳＴＨとして、第３ソースドライバ１３３のシフトレジスタ１０のオーバーフロー出力が第４ソースドライバ１３４のシフトレジスタ１０にスタート信号ＳＴＨとして、それぞれ供給される。
【００４２】
また、各ソースドライバ１３１〜１３４へは、ＬＣＤコントローラ１５０からの水平制御信号として、図１（Ａ）に示したようなクロック信号ＣＬＫ、ラッチ制御信号ＳＴＢ、マルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢ（但し、ｎ＝１〜４）が供給され、表示信号生成回路１６０からの表示データとして６ビットの表示データＲｄａｔａ（Ｄ００〜Ｄ０５），Ｇｄａｔａ（Ｄ１０〜Ｄ１５），Ｂｄａｔａ（Ｄ２０〜Ｄ２５）が供給される。
【００４３】
このような構成の表示装置では、ＬＣＤコントローラ１５０は、上記表示信号生成回路１６０からのタイミング信号に基づいて、図１（Ｂ）に示すように、１水平走査期間（１Ｈ）の始まりのタイミングに合わせてソースドライバ１３１〜１３４の各々にラッチ制御信号ＳＴＢを供給する。それに応じて、第１〜第４ソースドライバ１３１〜１３４の各々のデータラッチ１４は、ソースドライバ１３１〜１３４の各々のデータレジスタ１２に取り込まれている、前の水平走査期間に取り込まれた表示データをラッチする。従って、このラッチ制御信号ＳＴＢによって上記第１〜第４ソースドライバ１３１〜１３４の各々のデータラッチ１４にラッチされる表示データは１つ前の水平走査期間の表示データである。
【００４４】
そして、上記帰線期間後の（有効）表示データ供給期間において、ＬＣＤコントローラ１５０の制御により、以下のようにして、各ソースドライバ１３１〜１３４のへの表示データの取り込みと、液晶表示パネル１１０の各データラインへの表示データの出力が行われる。以下に、第１〜第４のソースドライバ１３１〜１３４の各々の動作について、更に詳しく説明する。
【００４５】
＜第１ソースドライバ１３１への取り込み期間＞
図３に示すように、ＬＣＤコントローラ１５０は、上記表示信号生成回路１６０からのタイミング信号に基づいて、帰線期間後の有効データが印加されるタイミング（（有効）表示データ供給期間）に合わせて、上記４つのソースドライバ１３１〜１３４の内、最初の第１ソースドライバ１３１にスタート信号ＳＴＨを供給する。これにより、その第１ソースドライバ１３１のシフトレジスタ１０が動作し、それに応じてその第１ソースドライバ１３１のデータレジスタ１２に、表示信号生成回路１６０からの表示データが取り込まれる。
【００４６】
ＬＣＤコントローラ１５０は、このような第１ソースドライバ１３１のデータレジスタ１２に表示データの取り込み動作中（１６０クロック分）は、マルチプレクサコントロール信号ＡＰ１Ｒ，ＡＰ１Ｇ，ＡＰ１Ｂを出力しない（ローレベル）。従って、該第１ソースドライバ１３１の出力端子Ｙ１〜Ｙ４８０はハイインピーダンス（ＨｉＺ）となっている。これに対して、その期間中、第２ソースドライバ１３２にはマルチプレクサコントロール信号ＡＰ２Ｂを供給し、第３ソースドライバ１３３にはマルチプレクサコントロール信号ＡＰ３Ｇを供給し、第４ソースドライバ１３４にはマルチプレクサコントロール信号ＡＰ４Ｒを供給する。
【００４７】
従って、このマルチプレクサコントロール信号ＡＰ２Ｂの供給により、第２ソースドライバ１３２のマルチプレクサ１６は、該第２ソースドライバ１３２のデータラッチ１４にラッチされた表示データの内、１６０個のＢ画素データを該第２ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第２ソースドライバ１３２のバッファアンプ２０で増幅して、該第２ソースドライバ１３２のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ２Ｂが入っているので、対応するスイッチング素子がオンして、表示パネルの第４８１〜第９６０データラインの内、Ｂ画素のデータラインに対応する該第２ソースドライバ１３２の出力端子Ｙ３，Ｙ６，…，Ｙ４８０からＢ画素データに対応する表示信号電圧が出力される。
【００４８】
また、上記マルチプレクサコントロール信号ＡＰ３Ｇの供給により、第３ソースドライバ１３３のマルチプレクサ１６は、該第３ソースドライバ１３３のデータラッチ１４にラッチされた表示データの内、１６０個のＧ画素データを該第３ソースドライバ１３３のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第３ソースドライバ１３３のバッファアンプ２０で増幅して、該第３ソースドライバ１３３のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ３Ｇが入っているので、対応するスイッチング素子がオンして、表示パネルの第９６１〜第１４４０データラインの内、Ｇ画素のデータラインに対応する該第３ソースドライバ１３３の出力端子Ｙ２，Ｙ５，…，Ｙ４７９からＧ画素データに対応する表示信号電圧が出力される。
【００４９】
また、上記マルチプレクサコントロール信号ＡＰ４Ｒの供給により、第４ソースドライバ１３４のマルチプレクサ１６は、該第４ソースドライバ１３４のデータラッチ１４にラッチされた表示データの内、１６０個のＲ画素データを該第４ソースドライバ１３４のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第４ソースドライバ１３４のバッファアンプ２０で増幅して、該第４ソースドライバ１３４のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ４Ｒが入っているので、対応するスイッチング素子がオンして、表示パネルの第１４１〜第１９２０データラインの内、Ｒ画素のデータラインに対応する該第４ソースドライバ１３４の出力端子Ｙ１，Ｙ４，…，Ｙ４７８からＲ画素データに対応する表示信号電圧が出力される。
【００５０】
このようにして、第１ソースドライバ１３１のデータレジスタ１２に表示データの取り込み動作中、第２ソースドライバ１３２からＢ画素データに対応する表示信号電圧を、第３ソースドライバ１３３からＧ画素データに対応する表示信号電圧を、第４ソースドライバ１３４からＲ画素データに対応する表示信号電圧を、液晶表示パネル１１０のそれぞれ対応するデータラインに出力する。
【００５１】
＜第２ソースドライバ１３２への取り込み期間＞
次いで、第１ソースドライバ１３１のデータレジスタ１２に表示データの取り込み動作が終了すると、該第１ソースドライバ１３１のシフトレジスタ１０からオーバーフロー出力が第２ソースドライバ１３２のシフトレジスタ１０にスタート信号ＳＴＨとして供給される。これにより、その第２ソースドライバ１３２のシフトレジスタ１０が動作し、それに応じてその第２ソースドライバ１３２のデータレジスタ１２に、表示信号生成回路１６０からの表示データが取り込まれる。
【００５２】
ＬＣＤコントローラ１５０は、この第２ソースドライバ１３２のデータレジスタ１２への表示データの取り込み動作が開始されると、該第２ソースドライバ１３２へ供給していたマルチプレクサコントロール信号ＡＰ２Ｒの出力をローレベルに切り替える。従って、この第２ソースドライバ１３２のデータレジスタ１２への表示データの取り込み動作中（１６０クロック分）は、マルチプレクサコントロール信号ＡＰ２Ｒ，ＡＰ２Ｇ，ＡＰ２Ｂは出力されず（ローレベル）、該第２ソースドライバ１３２の出力端子Ｙ１〜Ｙ４８０はハイインピーダンス（ＨｉＺ）となっている。
【００５３】
これに対して、その期間中、第１ソースドライバ１３１にはマルチプレクサコントロール信号ＡＰ１Ｒを供給し、第３ソースドライバ１３３にはマルチプレクサコントロール信号ＡＰ３Ｂを供給し、第４ソースドライバ１３４にはマルチプレクサコントロール信号ＡＰ４Ｇを供給するよう、それぞれのソースドライバ１３１，１３３，１３４へのマルチプレクサコントロール信号を切り替え出力する。
【００５４】
従って、このマルチプレクサコントロール信号ＡＰ１Ｒの供給により、第１ソースドライバ１３１のマルチプレクサ１６は、該第１ソースドライバ１３１のデータラッチ１４にラッチされた表示データの内、１６０個のＲ画素データを該第１ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第１ソースドライバ１３１のバッファアンプ２０で増幅して、該第１ソースドライバ１３１のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｒが入っているので、対応するスイッチング素子がオンして、表示パネルの第１〜第４８０データラインの内、Ｒ画素のデータラインに対応する該第１ソースドライバ１３１の出力端子Ｙ１，Ｙ４，…，Ｙ４７８からＲ画素データに対応する表示信号電圧が出力される。
【００５５】
また、上記マルチプレクサコントロール信号ＡＰ３Ｂの供給により、第３ソースドライバ１３３のマルチプレクサ１６は、該第３ソースドライバ１３３のデータラッチ１４にラッチされた表示データの内、１６０個のＢ画素データを該第３ソースドライバ１３３のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第３ソースドライバ１３３のバッファアンプ２０で増幅して、該第３ソースドライバ１３３のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ３Ｂが入っているので、対応するスイッチング素子がオンして、表示パネルの第９６１〜第１４４０データラインの内、Ｂ画素のデータラインに対応する該第３ソースドライバ１３３の出力端子Ｙ３，Ｙ６，…，Ｙ４８０からＢ画素データに対応する表示信号電圧が出力される。
【００５６】
また、上記マルチプレクサコントロール信号ＡＰ４Ｇの供給により、第４ソースドライバ１３４のマルチプレクサ１６は、該第４ソースドライバ１３４のデータラッチ１４にラッチされた表示データの内、１６０個のＧ画素データを該第４ソースドライバ１３４のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第４ソースドライバ１３４のバッファアンプ２０で増幅して、該第４ソースドライバ１３４のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ４Ｇが入っているので、対応するスイッチング素子がオンして、表示パネルの第１４４１〜第１９２０データラインの内、Ｇ画素のデータラインに対応する該第４ソースドライバ１３４の出力端子Ｙ２，Ｙ５，…，Ｙ４７９からＧ画素データに対応する表示信号電圧が出力される。
【００５７】
このようにして、第２ソースドライバ１３２のデータレジスタ１２に表示データの取り込み動作中、第１ソースドライバ１３１からＲ画素データに対応する表示信号電圧を、第３ソースドライバ１３３からＢ画素データに対応する表示信号電圧を、第４ソースドライバ１３４からＧ画素データに対応する表示信号電圧を、液晶表示パネル１１０のそれぞれ対応するデータラインに出力する。
【００５８】
＜第３ソースドライバ１３３への取り込み期間＞
次いで、第２ソースドライバ１３２のデータレジスタ１２に表示データの取り込み動作が終了すると、該第２ソースドライバ１３２のシフトレジスタ１０からオーバーフロー出力が第３ソースドライバ１３２のシフトレジスタ１０にスタート信号ＳＴＨとして供給される。これにより、その第３ソースドライバ１３３のシフトレジスタ１０が動作し、それに応じてその第３ソースドライバ１３３のデータレジスタ１２に、表示信号生成回路１６０からの表示データが取り込まれる。
【００５９】
ＬＣＤコントローラ１５０は、この第３ソースドライバ１３３のデータレジスタ１２への表示データの取り込み動作が開始されると、該第３ソースドライバ１３３へ供給していたマルチプレクサコントロール信号ＡＰ３Ｂの出力をローレベルに切り替える。従って、この第３ソースドライバ１３３のデータレジスタ１２への表示データの取り込み動作中（１６０クロック分）は、マルチプレクサコントロール信号ＡＰ３Ｒ，ＡＰ３Ｇ，ＡＰ３Ｂは出力されず（ローレベル）、該第３ソースドライバ１３３の出力端子Ｙ１〜Ｙ４８０はハイインピーダンス（ＨｉＺ）となっている。
【００６０】
これに対して、その期間中、第１ソースドライバ１３１にはマルチプレクサコントロール信号ＡＰ１Ｇを供給し、第２ソースドライバ１３２にはマルチプレクサコントロール信号ＡＰ２Ｒを供給し、第４ソースドライバ１３４にはマルチプレクサコントロール信号ＡＰ４Ｂを供給するよう、それぞれのソースドライバ１３１，１３２，１３４へのマルチプレクサコントロール信号を切り替え出力する。
【００６１】
従って、このマルチプレクサコントロール信号ＡＰ１Ｇの供給により、第１ソースドライバ１３１のマルチプレクサ１６は、該第１ソースドライバ１３１のデータラッチ１４にラッチされた表示データの内、１６０個のＧ画素データを該第１ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第１ソースドライバ１３１のバッファアンプ２０で増幅して、該第１ソースドライバ１３１のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｇが入っているので、対応するスイッチング素子がオンして、表示パネルの第１〜第４８０データラインの内、Ｇ画素のデータラインに対応する該第１ソースドライバ１３１の出力端子Ｙ２，Ｙ５，…，Ｙ４７９からＧ画素データに対応する表示信号電圧が出力される。
【００６２】
また、上記マルチプレクサコントロール信号ＡＰ２Ｒの供給により、第２ソースドライバ１３２のマルチプレクサ１６は、該第２ソースドライバ１３２のデータラッチ１４にラッチされた表示データの内、１６０個のＲ画素データを該第２ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第２ソースドライバ１３２のバッファアンプ２０で増幅して、該第２ソースドライバ１３２のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ２Ｒが入っているので、対応するスイッチング素子がオンして、表示パネルの第４８１〜第９６０データラインの内、Ｒ画素のデータラインに対応する該第２ソースドライバ１３２の出力端子Ｙ１，Ｙ４，…，Ｙ４７８からＲ画素データに対応する表示信号電圧が出力される。
【００６３】
また、上記マルチプレクサコントロール信号ＡＰ４Ｂの供給により、第４ソースドライバ１３４のマルチプレクサ１６は、該第４ソースドライバ１３４のデータラッチ１４にラッチされた表示データの内、１６０個のＢ画素データを該第４ソースドライバ１３４のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第４ソースドライバ１３４のバッファアンプ２０で増幅して、該第４ソースドライバ１３４のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ４Ｂが入っているので、対応するスイッチング素子がオンして、表示パネルの第１４４１〜第１９２０データラインの内、Ｂ画素のデータラインに対応する該第４ソースドライバ１３４の出力端子Ｙ３，Ｙ６，…，Ｙ４８０からＢ画素データに対応する表示信号電圧が出力される。
【００６４】
このようにして、第３ソースドライバ１３３のデータレジスタ１２に表示データの取り込み動作中、第１ソースドライバ１３１からＧ画素データに対応する表示信号電圧を、第２ソースドライバ１３２からＲ画素データに対応する表示信号電圧を、第４ソースドライバ１３４からＢ画素データに対応する表示信号電圧を、液晶表示パネル１１０のそれぞれ対応するデータラインに出力する。
【００６５】
＜第４ソースドライバ１３４への取り込み期間＞
そして、第３ソースドライバ１３３のデータレジスタ１２に表示データの取り込み動作が終了すると、該第３ソースドライバ１３３のシフトレジスタ１０からオーバーフロー出力が第４ソースドライバ１３４のシフトレジスタ１０にスタート信号ＳＴＨとして供給される。これにより、その第４ソースドライバ１３４のシフトレジスタ１０が動作し、それに応じてその第４ソースドライバ１３４のデータレジスタ１２に、表示信号生成回路１６０からの表示データが取り込まれる。
【００６６】
ＬＣＤコントローラ１５０は、この第４ソースドライバ１３４のデータレジスタ１２への表示データの取り込み動作が開始されると、該第４ソースドライバ１３４へ供給していたマルチプレクサコントロール信号ＡＰ４Ｂの出力をローレベルに切り替える。従って、この第４ソースドライバ１３４のデータレジスタ１２への表示データの取り込み動作中（１６０クロック分）は、マルチプレクサコントロール信号ＡＰ４Ｒ，ＡＰ４Ｇ，ＡＰ４Ｂは出力されず（ローレベル）、該第４ソースドライバ１３４の出力端子Ｙ１〜Ｙ４８０はハイインピーダンス（ＨｉＺ）となっている。
【００６７】
これに対して、その期間中、第１ソースドライバ１３１にはマルチプレクサコントロール信号ＡＰ１Ｂを供給し、第２ソースドライバ１３２にはマルチプレクサコントロール信号ＡＰ２Ｇを供給し、第３ソースドライバ１３３にはマルチプレクサコントロール信号ＡＰ３Ｒを供給するよう、それぞれのソースドライバ１３１〜１３３へのマルチプレクサコントロール信号を切り替え出力する。
【００６８】
従って、このマルチプレクサコントロール信号ＡＰ１Ｂの供給により、第１ソースドライバ１３１のマルチプレクサ１６は、該第１ソースドライバ１３１のデータラッチ１４にラッチされた表示データの内、１６０個のＢ画素データを該第１ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第１ソースドライバ１３１のバッファアンプ２０で増幅して、該第１ソースドライバ１３１のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ１Ｂが入っているので、対応するスイッチング素子がオンして、表示パネルの第１〜第４８０データラインの内、Ｂ画素のデータラインに対応する該第１ソースドライバ１３１の出力端子Ｙ３，Ｙ６，…，Ｙ４８０からＢ画素データに対応する表示信号電圧が出力される。
【００６９】
また、上記マルチプレクサコントロール信号ＡＰ２Ｇの供給により、第２ソースドライバ１３２のマルチプレクサ１６は、該第２ソースドライバ１３２のデータラッチ１４にラッチされた表示データの内、１６０個のＧ画素データを該第２ソースドライバ１３２のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第２ソースドライバ１３２のバッファアンプ２０で増幅して、該第２ソースドライバ１３２のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ２Ｇが入っているので、対応するスイッチング素子がオンして、表示パネルの第４８１〜第９６０データラインの内、Ｇ画素のデータラインに対応する該第２ソースドライバ１３２の出力端子Ｙ２，Ｙ５，…，Ｙ４７９からＧ画素データに対応する表示信号電圧が出力される。
【００７０】
また、上記マルチプレクサコントロール信号ＡＰ３Ｒの供給により、第３ソースドライバ１３３のマルチプレクサ１６は、該第３ソースドライバ１３３のデータラッチ１４にラッチされた表示データの内、１６０個のＲ画素データを該第３ソースドライバ１３３のＤＡＣ１８に供給してアナログ信号に変換し、それぞれ該第３ソースドライバ１３３のバッファアンプ２０で増幅して、該第３ソースドライバ１３３のデマルチプレクサ２２に供給する。このとき、このデマルチプレクサ２２にも上記マルチプレクサコントロール信号ＡＰ３Ｒが入っているので、対応するスイッチング素子がオンして、表示パネルの第９６１〜第１４４０データラインの内、Ｒ画素のデータラインに対応する該第３ソースドライバ１３３の出力端子Ｙ１，Ｙ４，…，Ｙ４７８からＲ画素データに対応する表示信号電圧が出力される。
【００７１】
このようにして、第４ソースドライバ１３４のデータレジスタ１２に表示データの取り込み動作中、第１ソースドライバ１３１からＢ画素データに対応する表示信号電圧を、第２ソースドライバ１３２からＧ画素データに対応する表示信号電圧を、第３ソースドライバ１３３からＲ画素データに対応する表示信号電圧を、液晶表示パネル１１０のそれぞれ対応するデータラインに出力する。
【００７２】
以上のように、本実施形態に係る表示装置では、マルチプレクサコントロール信号ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢの制御順序を変えて、各ソースドライバ１３１〜１３４のサンプリング動作と出力期間が重ならないようにしているので、サンプリング動作中に電源電圧が変動したとしても、それが表示信号の出力電圧レベルに影響を及ぼすことがない。従って、画面上に尾引と称される横線が発生することはなく、表示品位の向上が可能となる。
【００７３】
次に、図４は、本形態の表示装置における各ソースドライバのデータ取り込み動作と駆動動作とのタイミングの他の例を示す図である。
【００７４】
上記においては、ＬＣＤコントローラ１５０が、各ソースドライバ１３１〜１３４に対するマルチプレクサコントロール信号ＡＰｎＲ、ＡＰｎＧ、ＡＰｎＢ（ｎ＝１〜４）を個別に制御する構成としたが、図３に示すように、ＡＰ２ＢとＡＰ３Ｇ、ＡＰ４Ｒは同じタイミングを有し、ＡＰ１ＲとＡＰ３Ｂ、ＡＰ４Ｇは同じタイミングを有し、ＡＰ１ＧとＡＰ２Ｒ、ＡＰ４Ｂは同じタイミングを有し、ＡＰ１ＢとＡＰ２Ｇ、ＡＰ３Ｒは同じタイミングを有する。従って、これら同じタイミングを有する信号を共通にして供給するようにしてもよい。すなわち、ＬＣＤコントローラ１５０は、各ソースドライバ１３１〜１３４に対し、マルチプレクサコントロール信号として、図４に示す４種類の信号（ＡＰ２Ｂ、ＡＰ３Ｇ、ＡＰ４Ｒに対応する第１の信号、ＡＰ１Ｒ、ＡＰ３Ｂ、ＡＰ４Ｇに対する第２の信号、ＡＰ１Ｇ、ＡＰ２Ｒ、ＡＰ４Ｂに対する第３の信号、ＡＰ１Ｂ、ＡＰ２Ｇ、ＡＰ３Ｒに対する第４の信号）を出力し、各ソースドライバ１３１〜１３４の対応するマルチプレクサコントロール信号として供給するようにしてもよい。これによれば、ＬＣＤコントローラ１５０から出力する制御信号線の本数を削減することができる。
【００７５】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００７６】
例えば、上記一実施形態では、データレジスタ１２に表示データがＲＧＢ並行して入力される構成としたが、それに限るものではない。即ち、表示データＲｄａｔａ、Ｇｄａｔａ、Ｂｄａｔａがシリアルに入力されるようなものでも良い。
【００７７】
また、上記実施形態においては、表示データ取り込み動作中でない残りの３つのソースドライバからのＲ，Ｇ，Ｂ画素データに対応する表示信号電圧の出力タイミングを、表示データ取り込み動作を行っているソースドライバの動作タイミングに合わせる構成としたが、これに限るものではない。すなわち、１つのソースドライバにおいてサンプリング動作と出力期間が重ならないようにされていればよく、表示データ取り込み動作中でない他のソースドライバからの出力タイミング、及び、Ｒ，Ｇ，Ｂ各画素データに対応する表示信号電圧の出力期間は任意に設定されるものである。
【００７８】
また、上記実施形態においては、第１〜第４ソースドライバ１３１〜１３４において、表示データ取り込み動作中でない残りの３つのソースドライバから出力される画素データに対応する表示信号電圧が、Ｒ，Ｇ，Ｂが重ならないように設定されているが、重なっていても構わない。即ち、１水平走査期間中に各ソースドライバからＲ，Ｇ，Ｂ画素データに対応する表示信号電圧が全て出力されれば、どのような順番であっても構わない。
【図面の簡単な説明】
【００７９】
【図１】図１（Ａ）は、本発明の一実施形態に係る表示装置の全体構成を示す概略構成図であり、図１（Ｂ）は、その表示装置の要部構成を示す詳細図である。
【図２】図２は、本発明の一実施形態に係る表示駆動装置の構成を示す図である。
【図３】図３は、本発明の一実施形態に係る表示装置における各ソースドライバのデータ取り込み動作と駆動動作とのタイミングの一例を示す図である。
【図４】図４は、本発明の一実施形態に係る表示装置における各ソースドライバのデータ取り込み動作と駆動動作とのタイミングの他の例を示す図である。
【図５】図５（Ａ）は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた表示装置の概略構成を示すブロック図であり、図５（Ｂ）は、従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
【図６】図６は、複数のソースドライバを有し、各ソースドライバに対して従来の駆動方式を適用して表示パネルを時分割駆動する際の、各ソースドライバのデータ取り込み動作と駆動動作とのタイミングを示す図である。
【図７】図７は、複数のソースドライバを有し、各ソースドライバの駆動動作タイミングを共通に制御して表示パネルを時分割駆動するようにした場合の、各ソースドライバのデータ取り込み動作と駆動動作とのタイミングを示す図である。
【符号の説明】
【００８０】
１０…シフトレジスタ、  １２…データレジスタ、  １４…データラッチ、  １６…マルチプレクサ、  １８…デジタル−アナログ変換器（ＤＡＣ）、  ２０…バッファアンプ、  ２２…デマルチプレクサ、  １００…表示装置、  １１０…液晶表示パネル、  １２０…ゲートドライバ、  １３１〜１３４…ソースドライバ、  １５０…ＬＣＤコントローラ、  １６０…表示信号生成回路、  １７０…コモン電圧駆動アンプ、  Ｒｄａｔａ，Ｇｄａｔａ，Ｂｄａｔａ…表示データ、  ＡＰｎＲ，ＡＰｎＧ，ＡＰｎＢ，…マルチプレクサコントロール信号。
【図１】
2007206531.tif 000003
【図２】
2007206531.tif 000004
【図３】
2007206531.tif 000005
【図４】
2007206531.tif 000006
【図５】
2007206531.tif 000007
【図６】
2007206531.tif 000008
【図７】
2007206531.tif 000009