(57)【要約】【課題】クロストーク等により信号伝送に及ぼされる影響を低減できる液晶表示装置を提供する。【解決手段】Ｔ−ＣＯＮ２１０は、複数個のソースドライバー基板３００のうち左端のソースドライバー基板３００ａまたは右端のソースドライバー基板３００ｄに対してのみ、コントローラ基板２００上に配置されたＳＴＨ配線２３０で接続される。ソースドライバー基板３００ｂ，３００ｃ間に介在する複数個のソースドライバー基板３００では、互いに両側に隣接するソースドライバー基板３００との間で、パネル１００上に配置されたＳＴＨ配線１１０を介して接続される。【選択図】図１
2007057888.tif 000002
【特許請求の範囲】
【請求項１】
画素電極およびスイッチ素子がマトリクス状に配置されたパネルと、
前記スイッチ素子のソースに接続されたソースドライバーＩＣをそれぞれ搭載した複数個のソースドライバー基板と、
前記ソースドライバーＩＣを制御するソースドライバー制御回路を搭載したコントローラ基板と
を備える液晶表示装置であって、
前記ソースドライバー基板間においては、前記ソースドライバー制御回路から前記ソースドライバーＩＣに対して出力されるスタートパルス信号を伝搬するためのスタートパルス配線のみが前記パネル上に形成される
液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記パネル上における前記スタートパルス配線上には、ダンピング用抵抗素子が形成される
液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置であって、
前記ダンピング用抵抗素子は、前記パネルに含まれる導電体を細く延ばすことで形成される
液晶表示装置。
【請求項４】
請求項２に記載の液晶表示装置であって、
前記ダンピング用抵抗素子は、前記パネルに含まれる導電体およびＩＴＯ（Indium Tin Oxide）から形成される
液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置であって、
前記画素電極に対向する対向電極と、
前記コントローラ基板上に搭載され前記対向電極に所定の電位を与えるための対向電位生成回路と
をさらに備え、
前記複数個のソースドライバー基板は、前記対向電位生成回路に接続される前記ソースドライバー基板および前記対向電位生成回路に接続されない前記ソースドライバー基板を含む
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、クロストーク等により信号伝送に及ぼされる影響を低減するための技術に関する。
【背景技術】
【０００２】
従来のアクティブマトリクス型液晶表示装置においては、タイミングコントローラ（Timing-Controller、以下ではＴ−ＣＯＮと略す）からソースドライバーＩＣまでのデータ信号伝送においては、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）またはＬＶＴＴＬ（Low Voltage Transistor Transistor Level）インターフェースが用いられている。
【０００３】
しかし、近年では、信号線の本数を削減したりＥＭＩ（Electro-Magnetic Interference：不要電磁輻射）を低減したりするために、ｍｉｎｉ−ＬＶＤＳ（Low Voltage Differential Signaling）やＲＳＤＳ（Reduced Swing Differential Signaling）といった差動信号伝送方式が多用されている。
【０００４】
ＣＭＯＳインターフェースやＲＳＤＳインターフェースのソースドライバーＩＣには、データ信号の始まりを示すスタートパルスとしてのＳＴＨ（Start-Pulse Horizontal）信号が必要となる（なお、ゲートドライバＩＣには、スタートパルスとしてのＳＴＶ（Start-Pulse Vertical）信号が必要となる）。パネルに沿って通常複数個のソースドライバーＩＣが設けられるが、Ｔ−ＣＯＮからスキャン方向に沿って最初のソースドライバーＩＣはＴ−ＣＯＮに直接に接続され、２番目以降のソースドライバーＩＣは、Ｔ−ＣＯＮに直接には接続されず、隣接するソースドライバーＩＣ同士で互いにカスケード接続される。
【０００５】
なお、ｍｉｎｉ−ＬＶＤＳインターフェースの場合には、ＳＴＨはＴ−ＣＯＮからスキャン方向に沿って最初のソースドライバーＩＣはＴ−ＣＯＮに直接に接続されないが、２番目以降のソースドライバーＩＣは、ＣＭＯＳインターフェースやＲＳＤＳインターフェースと同様に、Ｔ−ＣＯＮに直接には接続されず、隣接するソースドライバーＩＣ同士で互いにカスケード接続される。通常、ｍｉｎｉ−ＬＶＤＳの場合には高解像度の高周波数対応として使用されることが多いため、画面を左右ブロックに分けることが多く、それぞれの最初のソースドライバーＩＣにはＴ−ＣＯＮから直接ＳＴＨが接続される。
【０００６】
ソースドライバーＩＣ間をカスケード接続するためのＳＴＨ配線は、他の信号線や電源線と同様に、ソースドライバーＩＣが搭載されるＴＣＰ（Tape Carrier Package）からなるソースドライバー基板からコントローラ基板へ引き出され、コントローラ基板上に配線される（なお、ソースドライバー基板は、ＴＣＰに限らず、例えばＣＯＦ（Chip On Film）等からなってもよい）。
【０００７】
例えば、特許文献１〜４には、従来の液晶表示装置の配線構造が開示されている。
【０００８】
【特許文献１】特開平５−１８８３９０号公報
【特許文献２】特開平１１−３１６３８６号公報
【特許文献３】特開２０００−２２７７８３号公報
【特許文献４】特開２００３−１５７０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、ＳＴＨ配線は、カスケード接続されるのでファンアウトは１と少ないが、ソースドライバーＩＣの対応クロック周波数を上げる必要があるのでＳＴＨ信号のドライブ能力を落とすことはできない。従って、ＳＴＨ信号のドライブ能力は比較的に過剰気味であるので、波形にオーバーシュートやアンダーシュートが出やすくなる。よって、ソースドライバーＩＣの入力仕様の規格割れを起こす可能性が高い。また、近年多用されるＲＳＤＳインターフェースにおいては、データ信号およびクロック信号はピーク・トゥ・ピーク振幅が３００〜４００ｍＶ程度の差動信号であり、振幅が３．３Ｖ程度のＳＴＨ信号に比べて非常に小さい。従って、データ信号およびクロック信号を供給するＲＳＤＳ配線等がＳＴＨ配線と近接し並走する距離が長くなると、これらの配線がＳＴＨの変化から受ける影響が大きくなる。よって、クロストーク等により信号伝送に影響を及ぼす場合がある。
【００１０】
このような問題点を解決するためには、コントローラ基板上において、ＳＴＨ配線にダンピング抵抗素子を設ける手法が考えられる。しかし、コントローラ基板上においては、部品の配置に関する制約が多いので、ＳＴＨ配線にダンピング抵抗素子を設けるのは場合によっては困難であるという問題点があった。
【００１１】
本発明は以上の問題点を解決するためになされたものであり、クロストーク等により信号伝送に及ぼされる影響を低減できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示装置は、画素電極およびスイッチ素子がマトリクス状に配置されたパネルと、スイッチ素子のソースに接続されたソースドライバーＩＣをそれぞれ搭載した複数個のソースドライバー基板と、ソースドライバーＩＣを制御するソースドライバー制御回路を搭載したコントローラ基板とを備える液晶表示装置であって、ソースドライバー基板間においては、ソースドライバー制御回路からソースドライバーＩＣに対して出力されるスタートパルス信号を伝搬するためのスタートパルス配線のみがパネル上に形成される。
【発明の効果】
【００１３】
本発明に係る液晶表示装置は、ソースドライバー基板間においては、ソースドライバー制御回路からソースドライバーＩＣに対して出力されるスタートパルス信号を伝搬するためのスタートパルス配線のみがパネル上に形成される。従って、コントローラ基板に配置されたスタートパルス配線以外の配線がスタートパルス配線と近接し並走する距離を低減できるので、クロストーク等により信号伝送に及ぼされる影響を低減できる。
【発明を実施するための最良の形態】
【００１４】
本発明に係る液晶表示装置は、ソースドライバー間をカスケード接続するためのＳＴＨ配線のみをパネル上に、ＳＴＨ配線以外の配線をコントローラ基板上に、それぞれ配線させることにより、ＳＴＨ配線とＳＴＨ配線以外の配線とが近接し並走する距離を低減させることを特徴とする。以下、本発明の各実施の形態について説明する。
【００１５】
＜実施の形態１＞
図１は、実施の形態１に係るアクティブマトリクス型の液晶表示装置の構成を示す上面図である。図１においては、矩形状のパネル１００とコントローラ基板２００との間に、ソースドライバーＩＣ３１０を搭載した矩形状のＴＣＰ（Tape Carrier Package）からなるソースドライバー基板３００が複数個並列に配置されている。なお、このソースドライバー基板３００は、ＴＣＰに限らず、ＣＯＦ（Chip On Film）等からなってもよい。
【００１６】
パネル１００には、図示されていないが、画素電極およびスイッチ素子がマトリクス状に配置されており、ソースドライバーＩＣ３１０は、スイッチ素子のソースに接続されている。
【００１７】
図２は、ソースドライバー基板３００の構成を示す上面図である。ソースドライバー基板３００においては、左辺３０１ａおよび右辺３０１ｂそれぞれの内側に、ＶＣＯＭ（対向電極電位）配線３０２ａ，３０２ｂが配置されている。ＶＣＯＭ配線３０２ａ，３０２ｂそれぞれの内側には、ＳＴＨ配線３０３ａ，３０３ｂが配置されている。ＳＴＨ配線３０３ａ，３０３ｂは、それぞれ、ＳＴＨ配線３０４ａ，３０４ｂを介して、ソースドライバー基板３００中央付近に配置された１個のソースドライバーＩＣ３１０と接続されている。
【００１８】
ソースドライバー基板３００は、上辺３０１ｃにおいてパネル１００の下辺に接続され、下辺３０１ｄにおいてコントローラ基板２００の上辺に接続される。ソースドライバーＩＣ３１０と上辺３０１ｃとの間には、ソースドライバーＩＣ３１０出力の複数個のソースドライバー出力配線３２０が延在している。ソースドライバー基板３００において、ＶＣＯＭ配線３０２ａ，３０２ｂおよびＳＴＨ配線３０３ａ，３０３ｂは、上下方向に延在しているので、パネル１００およびコントローラ基板２００への接続が可能である。なお、ソースドライバー基板３００は、パネル１００の下辺に限らず、例えばパネル１００の上辺に接続されてもよい。この場合には、ソースドライバー基板３００は、図２において１８０°回転したイメージとなり、コントローラ基板２００上の配線は、図１においてパネル１００に対して線対称なイメージとなる。
【００１９】
図１において、コントローラ基板２００は、データ信号の始まりを示すスタートパルスとしてのＳＴＨ信号をソースドライバーＩＣ３１０に与えてソースドライバーＩＣ３１０を制御するためのソースドライバー制御回路を内蔵するＴ−ＣＯＮ２１０や、画素電極に対向する対向電極（図示しない）に所定の電位を与えるためのＶＣＯＭ生成回路２２０等を搭載している。
【００２０】
Ｔ−ＣＯＮ２１０は、複数個のソースドライバー基板３００のうち左端のソースドライバー基板３００ａまたは右端のソースドライバー基板３００ｄに対してのみ、コントローラ基板２００上に配置されたＳＴＨ配線２３０で接続される。左端のソースドライバー基板３００ａはＳＴＨ配線３０３ａがＳＴＨ配線２３０に接続され、右端のソースドライバー基板３００ｄはＳＴＨ配線３０３ｂがＳＴＨ配線２３０に接続される。スキャン方向が順スキャンすなわち左側から右側へ行われるスキャンの場合には、Ｔ−ＣＯＮ２１０からソースドライバー基板３００ａにＳＴＨ信号が入力され、スキャン方向が逆スキャンすなわち右側から左側へ行われるスキャンの場合には、Ｔ−ＣＯＮ２１０からソースドライバー基板３００ｄにＳＴＨ信号が入力される。
【００２１】
ソースドライバー基板３００ａのＳＴＨ配線３０３ｂは、パネル１００上に配置されたＳＴＨ配線１１０を介して、右側に隣接するソースドライバー基板３００ｂのＳＴＨ配線３０３ａに接続される。ソースドライバー基板３００ｄのＳＴＨ配線３０３ａは、パネル１００上に配置されたＳＴＨ配線１１０を介して、左側に隣接するソースドライバー基板３００ｃのＳＴＨ配線３０３ｂに接続される。同様に、ソースドライバー基板３００ｂ，３００ｃ間に介在する図示しない複数個のソースドライバー基板３００では、互いに両側に隣接するソースドライバー基板３００との間で、パネル１００上に配置されたＳＴＨ配線１１０を介して、ＳＴＨ配線３０３ａと３０３ｂとが接続される。すなわち、複数個のソースドライバー基板３００は、パネル１００上に配置されたＳＴＨ配線１１０を介して、カスケード接続される。
【００２２】
図２に示されるように、本実施の形態に係るソースドライバー基板３００においては、ＳＴＨ配線３０３ａ，３０３ｂは、いずれも、上辺３０１ｃおよび下辺３０１ｄの両方に接するように延在する。従来のソースドライバー基板では、ＳＴＨ配線３０３ａ，３０３ｂは、いずれも、コントローラ基板２００にのみ接続されるので、下辺３０１ｄには延びていたが、上辺３０１ｃには延びていなかった。本実施の形態に係るソースドライバー基板３００においては、ＳＴＨ配線３０３ａ，３０３ｂを上辺３０１ｃにも延びるように配置させることで、図１に示されるように、パネル１００上に配置されたＳＴＨ配線１１０でソースドライバーＩＣ３１０をカスケード接続させることが可能となる。従って、図３に示されるようにコントローラ基板２００上に配置されたＳＴＨ配線２５０でソースドライバーＩＣ３１０をカスケード接続させる液晶表示装置に比べて、データ信号およびクロック信号を供給するためにコントローラ基板２００上に配置されるＲＳＤＳ配線等の配線がＳＴＨ配線と近接し並走する距離を低減できるので、クロストークにより信号伝送に及ぼされる影響を低減できる。
【００２３】
ＶＣＯＭ生成回路２２０は、複数個のソースドライバー基板３００全てに対して、コントローラ基板２００上に配置されたＶＣＯＭ配線２４０で接続される。すなわち、複数個のソースドライバー基板３００全てにおいて、ＶＣＯＭ配線３０２ａ，３０２ｂのいずれもが、ＶＣＯＭ配線２４０に接続される。
【００２４】
図４は、図１におけるソースドライバー基板３００とパネル１００との境界付近を示す拡大上面図である。ソースドライバー基板３００上のＳＴＨ配線３０３ａ，３０３ｂは、パネル１００上のＳＴＨ配線１１０に接続されている。また、ソースドライバー基板３００上の複数個のソースドライバー出力配線３２０は、パネル１００上のソースドライバー出力配線１２０に接続されている。
【００２５】
図５は、図１におけるソースドライバー基板３００とコントローラ基板２００との境界付近を示す拡大上面図である。ソースドライバー基板３００上のＶＣＯＭ配線３０２ａ，３０２ｂは、コントローラ基板２００上のＶＣＯＭ配線２４０に接続されている。また、ソースドライバー基板３００上のＲＳＤＳ配線３３０は、コントローラ基板２００上のＲＳＤＳ配線２７０に引き出され、スルーホール２８０を介して、コントローラ基板２００中（すなわち、ＲＳＤＳ配線２７０とは別の層に形成された）のＲＳＤＳ配線に接続されている。なお、１個のソースドライバー基板３００において、ＲＳＤＳ配線３３０の間（点線で示される部分）には、ＲＳＤＳ配線以外の配線（信号、電源、および階調の参照電圧等に用いられる）が上下方向に延在している。
【００２６】
図５においては、複数個のソースドライバーＩＣ３１０をカスケード接続するＳＴＨ配線１１０は、パネル１００上にのみ形成されるので、コントローラ基板２００上には形成されない。従って、図６に示されるようにコントローラ基板２００上に配置されたＳＴＨ配線２５０でソースドライバーＩＣ３１０をカスケード接続させる液晶表示装置に比べて、ＲＳＤＳ配線がＳＴＨ配線と近接し並走する距離を低減できる。なお、図６においては、ＳＴＨ配線２５０は、ＶＣＯＭ配線２４０との接触を避けるために、スルーホール２９０を介して、コントローラ基板２００中の別の層を通っている。
【００２７】
このように、本実施の形態に係る液晶表示装置においては、ＳＴＨ信号を伝搬するためにソースドライバーＩＣ３１０をカスケード接続するＳＴＨ配線のみが、コントローラ基板２００上に配置されずパネル１００上に配置される。従って、コントローラ基板２００上に配置されたＲＳＤＳ配線２７０等の配線がＳＴＨ配線と近接し並走する距離を低減できるので、クロストーク等により信号伝送に及ぼされる影響を低減できる。上述したように、ＲＳＤＳ信号の振幅はＳＴＨ信号の振幅に比べて非常に小さいので、クロストークによる影響を受けやすいが、上記のように構成することで、ＲＳＤＳ信号へのクロストークを低減し信号波形を改善することができる。これにより、タイミングエラー等の不具合を低減させることが可能となる。
【００２８】
また、ソースドライバー基板３００にＡＣＦ（Anisotropic Conductive Film）を熱圧着させるときには、ソースドライバー基板３００においてＡＣＦを実装させる面とコントローラ基板２００においてＴ−ＣＯＮ２１０やＶＣＯＭ生成回路２２０等の制御回路が実装された面とが互いに逆向きであるような場合には、ＡＣＦ熱圧着時のツールを受けるためのステージが、これらの制御回路が実装された面に当接する。従って、このステージが当接する領域の分だけコントローラ基板２００における実装可能な面積が小さくなってしまうので（また実装できたとしてもソースドライバー基板３００から遠ざかってしまうために事実上配線が困難となってしまうので）、ＳＴＨ配線がコントローラ基板２００上に配置された場合には、ＳＴＨ配線にダンピング抵抗素子を設けることが困難となる。本実施の形態に係る液晶表示装置においては、ＳＴＨ配線がパネル基板１００上に配置されるので、実施の形態２で後述するように、容易にＳＴＨ配線にダンピング抵抗素子を設けることが可能となる。
【００２９】
また、一般に、コントローラ基板２００として導体層が４層構成であるものを用いた場合には、ＳＴＨ配線とＲＳＤＳ配線とをＧＮＤ層を介して異なる層に配置させることにより、クロストーク等により信号伝送に及ぼされる影響を低減している。コントローラ基板２００として導体層が２層構成であるものを用いた場合には、このように配置させることはできないが、本実施の形態のようにＳＴＨ配線をパネル１００上のみに配置させることにより、クロストーク等により信号伝送に及ぼされる影響を低減することが可能となる。
【００３０】
なお、上述においては、図１を用いて、ソースラインの数とトータルのソースドライバーＩＣ３１０出力本数が一致する場合（例えば、１０２４×７６８画素のＸＧＡパネルの場合、３８４本出力があるソースドライバーＩＣ３１０を用いると、１０２４×３／３８４＝８より、８個のソースドライバーＩＣ３１０で余ることなく駆動できる）について説明した。しかし、ソースラインの数がトータルのソースドライバーＩＣ３１０出力本数よりも少ない場合（すなわち、ソースドライバーＩＣ３１０出力において、実際には使用されない余りが発生する場合）には、例えば図７に示されるように、Ｔ−ＣＯＮ２１０に直接接続するＳＴＨ配線をより多く設ける必要がある。図７においては、ソースドライバー基板３００ｅに余ったソースドライバーＩＣ３１０出力がある場合で、ソースドライバー基板３００ｆに対してＴ−ＣＯＮ２１０からＳＴＨ配線２３０ｂを設ける。逆スキャンの場合も同様に、ソースドライバー基板３００ｅに対してＴ−ＣＯＮ２１０からＳＴＨ配線２３０ａを設ける。
【００３１】
＜実施の形態２＞
実施の形態１に係る図１の液晶表示装置では、ソースドライバーＩＣ３１０をカスケード接続するためのＳＴＨ配線１１０がパネル１００上に配置されるが、上述したように、このＳＴＨ配線１１０はダンピング抵抗素子を含んで構成されてもよい。
【００３２】
図８は、実施の形態２に係るアクティブマトリクス型の液晶表示装置の構成を示す上面図である。図８は、図１において、ＳＴＨ配線１１０に代えて、ダンピング抵抗素子１１１を有するＳＴＨ配線１１０’を配置させたものである。
【００３３】
このダンピング抵抗素子１１１は、図９に示されるように導電体からなる配線の一部を細く且つ長く延ばしたものであってもよく、あるいは、図１０に示されるように配線の一部の導電体およびＩＴＯ（Indium Tin Oxide）１１２をコンタクトホール１１３で繋げたものであってもよい。あるいは、これらの両方を用いたものであってもよい。これらの配線、ＩＴＯ１１２、およびコンタクトホール１１３としては、一般的なパネル１００に用いられている部材から形成することが可能である。すなわち、これらのダンピング抵抗素子１１１は、パネル１００の製造工程におけるマスクパターンを変更するだけで、工程数を増やすことなく形成することが可能である。また、ダンピング抵抗素子１１１を、コントローラ基板２００上にではなくパネル１００上に配置させるので、コントローラ基板２００自体の面積を増やすことなく形成することが可能である。
【００３４】
このように、本実施の形態に係る液晶表示装置では、実施の形態１におけるＳＴＨ配線１１０に代えて、ダンピング抵抗素子１１１を有するＳＴＨ配線１１０’を用いる。従って、実施の形態１の効果に加えて、クロストーク等により信号伝送に及ぼされる影響をさらに低減できるという効果を有する。
【００３５】
＜実施の形態３＞
実施の形態１に係る図１の液晶表示装置では、コントローラ基板２００上において、ＶＣＯＭ配線２４０が、複数個のソースドライバー基板３００全てのＶＣＯＭ配線３０２ａ，３０２ｂに接続されるように配置される。一般的なパネル１００では、表示特性上のバラツキやムラの発生を抑えるため、ＴＦＴが搭載されているガラス基板からカラーフィルタ基板へ接続するコンタクトが複数箇所に設けられる。このコンタクトを増やせば増やすほど、対向電極であるＶＣＯＭの電位バラツキが抑えられ表示特性は安定するが、このコンタクト形成はパネル作製のスループットと反比例するため製品機種毎に最適化される。通常、パネル１００の両サイドはコンタクト接続されることは多いが、製品によってはブロック間のＶＣＯＭはパネル側端子までのみ供給されていて、コンタクトを経由して対向電極まで接続されていない。そのため、製品によっては、コントローラ基板２００のブロック間のＶＣＯＭを削除しても、表示特性上は全く問題はない。
【００３６】
図１１は、実施の形態２に係るアクティブマトリクス型の液晶表示装置の構成を示す上面図である。図１１は、図３において、ＶＣＯＭ配線２４０に代えて、ＶＣＯＭ配線２４０’を配置させたものである。
【００３７】
図１１に示されるＶＣＯＭ配線２４０’は、左端のソースドライバー基板３００ａのＶＣＯＭ配線３０２ａおよび右端のソースドライバー基板３００ｄのＶＣＯＭ配線３０２ｂにのみ接続され、ソースドライバー基板３００ｂ，３００ｃ間に介在する複数個のソースドライバー基板３００には接続されない。従って、図３に示されるＶＣＯＭ配線２４０を用いる場合に比べて、コントローラ基板２００を占有する面積を低減できる。
【００３８】
図１２は、図１１におけるソースドライバー基板３００とコントローラ基板２００との境界付近を示す拡大上面図である。図１２は、図６において、ＶＣＯＭ配線２４０を、コントローラ基板２００上から省いたものである。従って、図６に示されるようにＶＣＯＭ配線２４０との接触を避けるためにＳＴＨ配線２５０をスルーホール２９０を介してコントローラ基板２００中の別の層を通す必要がなくなる。
【００３９】
このように、本実施の形態に係る液晶表示装置では、コントローラ基板２００におけるＶＣＯＭ配線２４０’は、左端のソースドライバー基板３００ａのＶＣＯＭ配線３０２ａおよび右端のソースドライバー基板３００ｄのＶＣＯＭ配線３０２ｄにのみ接続されている。従って、コントローラ基板２００を占有する面積を低減できる。よって、コントローラ基板２００上におけるＳＴＨ配線２５０の配線の自由度を高めたり、コントローラ基板２００自体の面積を低減したりすることが可能となる。
【００４０】
また、コントローラ基板２００上において、空いた領域にＧＮＤ領域を設けることで、信号層とＧＮＤ層とを絶縁層を介して配置させるマイクロストリップ構造をとることができる。これにより、ＥＭＩを低減し信号波形を改善することが可能となる。
【００４１】
なお、上述においては、ＶＣＯＭ配線２４０’は、左端のソースドライバー基板３００ａのＶＣＯＭ配線３０２ａおよび右端のソースドライバー基板３００ｄのＶＣＯＭ配線３０２ｄにのみ接続される構成について説明したが、これに限らず、ソースドライバー基板３００ｂ，３００ｃ間に介在する複数個のソースドライバー基板３００のＶＣＯＭ配線３０２ａ，３０２ｂに部分的に接続される構成であってもよい。
【００４２】
＜実施の形態４＞
実施の形態３に係る図１１の液晶表示装置では、コントローラ基板２００上に配置されたＳＴＨ配線２５０でソースドライバーＩＣ３１０をカスケード接続させる。しかし、実施の形態１と同様に、ソースドライバーＩＣ３１０をカスケード接続させるＳＴＨ配線は、コントローラ基板２００上にではなくパネル１００上に配置させてもよい。
【００４３】
図１３は、実施の形態３に係るアクティブマトリクス型の液晶表示装置の構成を示す上面図である。図１３は、図１１において、ＳＴＨ配線２５０を、コントローラ基板２００上にではなくパネル１００上に配置させたものである。また、図１４は、図１３におけるソースドライバー基板３００とコントローラ基板２００との境界付近を示す拡大上面図である。図１４は、図１２において、ＳＴＨ配線２５０を、コントローラ基板２００上から省いたものである。
【００４４】
このように本実施の形態に係る液晶表示装置は、実施の形態１と同様にＳＴＨ配線１１０をパネル１００上に配置させるとともに、実施の形態３と同様にＶＣＯＭ配線２４０’を左端のソースドライバー基板３００ａのＶＣＯＭ配線３０２ａおよび右端のソースドライバー基板３００ｄのＶＣＯＭ配線３０２ｄにのみ接続させている。従って、実施の形態１および実施の形態３の両方の効果を有する。
【００４５】
＜実施の形態５＞
実施の形態４に係る図１３の液晶表示装置では、ソースドライバーＩＣ３１０をカスケード接続するためのＳＴＨ配線１１０がパネル１００上に配置されるが、実施の形態２と同様に、ＳＴＨ配線１１０に代えて、ダンピング抵抗素子１１１を有するＳＴＨ配線１１０’を配置させてもよい。
【００４６】
図１５は、実施の形態５に係るアクティブマトリクス型の液晶表示装置の構成を示す上面図である。図１５は、図１３において、ＳＴＨ配線１１０に代えて、ＳＴＨ配線１１０’を配置させたものである。
【００４７】
このように、本実施の形態に係る液晶表示装置では、実施の形態４におけるＳＴＨ配線１１０に代えて、ダンピング抵抗素子１１１を有するＳＴＨ配線１１０’を用いる。従って、実施の形態４および実施の形態２の両方の効果を有する。
【図面の簡単な説明】
【００４８】
【図１】実施の形態１に係る液晶表示装置の構成を示す上面図である。
【図２】実施の形態１に係るソースドライバー基板の構成を示す上面図である。
【図３】ＳＴＨ配線がコントローラ基板上に配置される液晶表示装置の構成を示す上面図である。
【図４】実施の形態１に係るソースドライバー基板とパネルとの境界付近を示す拡大上面図である。
【図５】実施の形態１に係るソースドライバー基板とコントローラ基板との境界付近を示す拡大上面図である。
【図６】ソースドライバー基板とＳＴＨ配線が配置されたコントローラ基板との境界付近を示す拡大上面図である。
【図７】実施の形態１に係る液晶表示装置の構成を示す上面図である。
【図８】実施の形態２に係る液晶表示装置の構成を示す上面図である。
【図９】実施の形態２に係るダンピング抵抗素子の構成を示す上面図である。
【図１０】実施の形態２に係るダンピング抵抗素子の構成を示す上面図である。
【図１１】実施の形態３に係る液晶表示装置の構成を示す上面図である。
【図１２】実施の形態３に係るソースドライバー基板とコントローラ基板との境界付近を示す拡大上面図である。
【図１３】実施の形態４に係る液晶表示装置の構成を示す上面図である。
【図１４】実施の形態４に係るソースドライバー基板とコントローラ基板との境界付近を示す拡大上面図である。
【図１５】実施の形態５に係る液晶表示装置の構成を示す上面図である。
【符号の説明】
【００４９】
１００  パネル、１１０，２３０，２３０ａ〜２３０ｂ，２５０，３０３ａ〜３０３ｂ，３０４ａ〜３０４ｂ  ＳＴＨ配線、１１１  ダンピング抵抗素子、１１２  ＩＴＯ、１１３  コンタクトホール、１２０，３２０  ソースドライバー出力配線、２００  コントローラ基板、２１０  Ｔ−ＣＯＮ、２２０  ＶＣＯＭ生成回路、２４０，３０２ａ〜３０２ｂ  ＶＣＯＭ配線、２７０，３３０  ＲＳＤＳ配線、２８０，２９０  スルーホール、３００，３００ａ〜３００ｅ  ソースドライバー基板、３０１ａ  左辺、３０１ｂ  右辺、３０１ｃ  上辺、３０１ｄ  下辺、３１０  ソースドライバーＩＣ。
【図１】
2007057888.tif 000003
【図２】
2007057888.tif 000004
【図３】
2007057888.tif 000005
【図４】
2007057888.tif 000006
【図５】
2007057888.tif 000007
【図６】
2007057888.tif 000008
【図７】
2007057888.tif 000009
【図８】
2007057888.tif 000010
【図９】
2007057888.tif 000011
【図１０】
2007057888.tif 000012
【図１１】
2007057888.tif 000013
【図１２】
2007057888.tif 000014
【図１３】
2007057888.tif 000015
【図１４】
2007057888.tif 000016
【図１５】
2007057888.tif 000017