(57)【要約】【課題】  マトリクス状に配置した薄膜型電子源を用いた表示装置、および電子線応用機器において動作寿命を向上させる。【解決手段】  走査線に走査パルスと逆極性のパルスを印加するか、データ線にデータパルスと逆極性のパルスを印加することにより、１フィールド期間に少なくとも１回薄膜型電子源に印加する電圧の極性を反転させる。【効果】  動作寿命が向上する。【選択図】  図１
2007156505.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線、複数のデータ線、及び上記複数の走査線と上記複数のデータ線との交点に配置された複数の薄膜型電子源を有する基板と、蛍光体と加速電極とを具備した面板とを有し、上記基板と上記面板とにはさまれた空間を排気して封じた表示パネルを含む表示装置であって、
上記走査線を駆動する波形は、上記走査線に対して走査パルスを印加する走査パルス印加期間と、上記走査線に対して上記走査パルスとは逆極性の逆極性パルスを印加する逆極性パルス印加期間と、上記走査パルス及び上記逆極性パルスのいずれも印加されない走査パルス非印加期間とを有し、
上記データ線を駆動する波形は、上記データ線に対してデータパルスを印加するデータパルス印加期間と、上記データパルスの印加されないデータパルス非印加期間とを有し、
垂直帰線期間に上記逆極性パルス印加期間を設けることを特徴とする表示装置。
【請求項２】
上記薄膜型電子源は絶縁層を有し、
上記絶縁層は上記走査線と上記データ線との間に形成されており、
上記逆極性パルス印加期間において上記絶縁層に印加される電圧は、上記薄膜型電子源から電子が放出される状態における上記絶縁層に印加される電圧とは逆極性となる請求項１に記載の表示装置。
【請求項３】
上記走査パルス非印加期間における上記走査線の電圧は、上記データパルス非印加期間における上記データ線の電圧に等しくされることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
上記薄膜型電子源は絶縁層を有し、
上記絶縁層は上記走査線と上記データ線との間に形成されており、
上記絶縁層は、絶縁体と半導体とを積層した構造または多孔質半導体であることを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
上記走査線を駆動する波形は、１フィールド期間内に、上記走査パルス印加期間、上記逆極性パルス印加期間、及び上記走査パルス非印加期間を有することを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
【請求項６】
上記走査線を駆動する駆動回路をさらに有し、
上記逆極性パルス印加期間において、上記駆動回路の基準出力電圧を変えることにより、上記駆動回路が上記走査線に対して上記逆極性パルスを印加する請求項１乃至3のいずれかに記載の表示装置。
【請求項７】
複数の走査線、複数のデータ線、及び上記複数の走査線と上記複数のデータ線との交点に配置された複数の薄膜型電子源を有する基板と、蛍光体と加速電極とを具備した面板とを有し、上記基板と上記面板とにはさまれた空間を排気して封じた表示パネルを含む表示装置であって、
上記データ線を駆動する波形は、上記データ線に対してデータパルスを印加するデータパルス印加期間と、上記データ線に対して上記データパルスとは逆極性の逆極性パルスを印加する逆極性パルス印加期間と、上記データパルス及び上記逆極性パルスのいずれも印加されないデータパルス非印加期間とを有し、
上記走査線を駆動する波形は、上記走査線に対して走査パルスを印加する走査パルス印加期間と、上記走査パルスの印加されない走査パルス非印加期間とを有し、
垂直帰線期間に上記逆極性パルス印加期間を設けることを特徴とする表示装置。
【請求項８】
上記薄膜型電子源は絶縁層を有し、
上記絶縁層は上記走査線と上記データ線との間に形成されており、
上記逆極性パルス印加期間において上記絶縁層に印加される電圧は、上記薄膜型電子源から電子が放出される状態における上記絶縁層に印加される電圧とは逆極性となる請求項７に記載の表示装置。
【請求項９】
上記データパルス非印加期間における上記データ線の電圧は、上記走査パルス非印加期間における上記走査線の電圧に等しくされることを特徴とする請求項７または８に記載の表示装置。
【請求項１０】
上記薄膜型電子源は絶縁層を有し、
上記絶縁層は上記走査線と上記データ線との間に形成されており、
上記絶縁層は、絶縁体と半導体とを積層した構造または多孔質半導体であることを特徴とする請求項７乃至９のいずれか一項に記載の表示装置。
【請求項１１】
上記データ線を駆動する波形は、１フィールド期間内に、上記データパルス印加期間、上記逆極性パルス印加期間、及び上記データパルス非印加期間を有することを特徴とする請求項７乃至９のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属-絶縁体-金属あるいは金属-絶縁体-半導体の３層構造を有し、真空中に電子を放出する薄膜型電子源を用いた、表示装置および電子線応用機器に関する。
【背景技術】
【０００２】
互いに直交する電極群の各交点に冷陰極を形成した冷陰極アレイを用いた表示装置として、例えば、特開平４−２８９６４４号公報に記載されているフィールド・エミッション・ディスプレイ（ＦＥＤ）がある。ＦＥＤは、各画素に多数の電界放出陰極を配置し、そこからの電界放出電子を真空中で加速したのち蛍光体に照射し、発光させるものである。
【０００３】
これに対し、薄膜型電子源とは、上部電極-絶縁層-下部電極の３層構造の薄膜の上部電極-下部電極の間に上部電極が正電圧になる電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。上部電極、下部電極に金属を用いたMIM（金属-絶縁体-金属）型電子源や、少なくとも一方の電極に半導体を用いたMIS（金属-絶縁体-半導体）型電子源などがある。MIM型電子源については、例えば、特開平7-65710号公報に示されている。
【０００４】
その他の薄膜型電子源として、絶縁層の代わりに、絶縁体と半導体との積層膜を用いたもの、すなわち、全体で上部電極−絶縁層−半導体層−下部電極の４層構成としたものがあり、例えば、 Japanese Journal of Applied Physics、 Vol.36、 Part 2、 No.7B、 pp. L939〜L941 (1997) に記載されている。さらに、絶縁層の代わりに、多孔質半導体、例えばポーラスSiを用いたものもあり、例えば、 Japanese Journal of Applied Physics、 Vol.34、 Part 2、 No.6A、 pp. L705〜L707 (1995) に記載されている。これの薄膜型電子源では、すべて絶縁層あるいは絶縁層の代わりをする層に高電界を印加することによりホットエレクトロンを生成させ、それを上部電極表面から放出させる、という原理で動作させている。したがって、後述するように、絶縁層あるいは絶縁層の代わりをする層の中に、電荷が蓄積しやすいという性質をもっている。
【０００５】
【非特許文献１】Japanese Journal of Applied Physics、 Vol.36、 Part 2、 No.7B、 pp. L939〜L941 (1997)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＦＥＤに用いる電界放出陰極と較べると、薄膜型電子源は、表面汚染に強く、動作電圧が低いなど、表示装置に好ましい特性を有している。また、この薄膜型電子源は素子構造が単純なため微細加工が容易であり、電子線露光装置などの電子線応用機器の電子源としても好ましい特性を有している。しかし、従来の薄膜型電子源は、動作寿命が短いという問題があった。
【０００７】
この問題に対し、われわれは、薄膜電子源に極性を反転させた電圧を印加すると動作寿命が向上することを見い出し、特開平７−２２６１４６号公報に開示した。すなわち、薄膜電子源の上部電極に、下部電極に対して正の電圧を印加したとき（以下、「正極性」と呼ぶ）に上部電極から真空中に電子が放出されるが、正極性の電圧を印加していない期間に、上部電極に（下部電極に対して）負の電圧（逆極性）を印加すると、絶縁層中の不純物準位、欠陥準位へのトラップ電子の蓄積を防ぐことが出来、薄膜型電子源の長寿命化が達成できる。
【０００８】
しかし、この公報に開示した技術は、単一電子源に適用するものであり、表示装置などに用いる、薄膜電子源をマトリクス状に配置したものにはそのまま適用することは出来ない。
【０００９】
まず、薄膜電子源マトリクスの、従来の代表的な駆動方式を簡単に述べて、問題点を明確にする。
【００１０】
図２は薄膜電子源マトリクスを模式的に示したものである。走査線S1、 S2、 S3とデータ線D1、 D2、 D3とが直交し、３×３ドットのマトリクスを形成している。走査線とデータ線の交点に薄膜電子源が配置される。図２の斜線で示した場所の薄膜電子源から電子を放出させようとした場合、すなわち、蛍光板のうち斜線で示した部分に対応した部分を発光させようとした場合の、印加電圧波形を図３に示した。走査線に負電圧−Ｖ1の走査パルス４０１を印加し、データ線側に正電圧Ｖ2のデータパルス４０２を印加する。
【００１１】
例えば、時間区間ｔ1においては、走査線S1とデータ線D1とでアドレスされる薄膜電子源（以下ドット(S1、 D1)と呼ぶ）には、Ｖ1＋Ｖ2なる電圧が印加されるが、ドット(S1、 D2)、 (S1、 D3)には電圧Ｖ1が印加され、ドット(S2、D1)、(S3、D1)には電圧Ｖ2が印加される。したがって、薄膜電子源への印加電圧がＶ1＋Ｖ2の時は十分な電子が放出されるが、印加電圧がＶ1またはＶ2の時には電子が放出されないか、ごくわずかな電流しか放出されないようにＶ1、Ｖ2の電圧値を設定しておけば、時間区間ｔ1ではドット(S1、 D1)のみ電子を放出する。同様にして、時間区間ｔ2ではドット(S2、 D1)、 (S2、D2)のみから電子が放出され、時間区間ｔ3ではいずれのドットからも電子は放出されない。したがって、蛍光板の発光パターンは図２のようになる。
【００１２】
図３の下段には、ドット(S1、D1)と(S1、D3)に印加される電圧波形を示した。これからわかるように、各ドットには常に同じ極性の電圧が印加される。このため薄膜電子源の絶縁層内に電荷が蓄積してしまい、素子特性が劣化する。
【００１３】
前記特開平７−２２６１４６号公報に従って、走査線への印加電圧のパルス非印加期間にＶ3なる電圧のバイアスを印加しておくと、各ドットには逆極性の電圧が印加されることになる。しかし、この場合、例えばドット(S1、D3)には、パルス非印加期間には常に電圧−Ｖ3なる電圧が印加され続ける。走査線４８０本の表示装置の場合、非印加期間は全体の479/480の割合を占めるので、実質的には直流電圧がドット(S1、D3)に印加されることになる。このようにパルス印加デューティ比を１に近づけると薄膜電子源が劣化しやすくなることを我々は見いだした。これは、薄膜電子源が、直流電圧を印加すると極めて劣化しやすくなるのと同じ理由であると考えられる。
【課題を解決するための手段】
【００１４】
本発明は、走査線またはデータ線に印加する電圧波形を変更することにより、薄膜電子源マトリクスの動作寿命を改善する駆動方法を提供する。
【発明の効果】
【００１５】
本発明によれば、薄膜型電子源マトリクスを用いた表示装置あるいは電子線応用機器の動作寿命を向上できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図を用いて説明する。第１の実施例は、電子放出素子として薄膜型電子源（ＭＩＭ型電子源）を用いたものである。図４、図５、図６、図７を用いて本実施例を説明する。図５は表示パネルを面板側から見た平面図、図６は基板１４を面板側から見た平面図である。図５、図６中のA-B間の断面図が図４（a）であり、C-D間の左半分の断面図が図４（b）である。
【００１７】
まず、基板上に形成する薄膜電子源の作成方法を述べる。図７は基板１４上に薄膜型電子源を作製するプロセスを示したものである。右の列が平面図で、A-B間での断面図を左の列に示してある。図７では１個の素子しか描いてないが、実際には、図４、図６のようにマトリクス状に配置されている。
【００１８】
ガラスなどの絶縁性基板１４上に、下部電極１３作成用の薄膜として、Alを例えば、３００ｎｍの膜厚で形成する。このAl膜の形成には、例えば、スパッタリング法や抵抗加熱蒸着法、ＭＢＥ法（分子線エピタキシ法）などを用いる。次に、このAl膜を、フォトリソグラフィによるレジスト形成と、それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく、また、エッチングもウエットエッチング、ドライエッチングのいずれも可能である。この下部電極１３の表面を陽極酸化して膜厚５〜１０nm程度の絶縁層１２を形成する。本実施例では化成電圧を４Ｖに設定し、絶縁層膜厚5.5nmとした。これが、図７（a）の状態である。
【００１９】
次に、レジスト５０１を塗布して紫外線で露光してパターニングし、図７（b）のパターンを形成する。レジスト５０１には例えば、キノンジアザイド系のポジ型レジストを用いる。レジスト５０１を付けたまま、再度陽極酸化を行い、保護層１５を形成する。この２回目の陽極酸化は、化成電圧５０Ｖ程度とし、保護層１５の膜厚を70nm程度とする。これが、図７（c）の状態である。
【００２０】
レジスト５０１をアセトンなどの有機溶媒で剥離した後、レジスト５０２を図７（d）のパターンで塗布・形成する。次に、上部電極バスライン３２となる金属膜を、基板１４の全面に成膜する。この上部電極バスライン３２となる金属膜は、Moなど、基板１４との接着性に優れた金属を下層とし、Auなど電気伝導性に富み、かつ酸化されにくい金属を上層とする積層膜構成とし、スパッタリング法や蒸着法などで連続成膜するのが望ましい。下層の材料としては、上記Moの他に、CrやTa、 W、 Nbなど絶縁性基板との接着性がよい他の金属でもよい。また、上層の材料には、上記Auの他、Pt、 Ir、 Rh、 Ru などが使用可能である。これらの金属を用いることにより後で形成する上部電極１６との電気的接触を確保できる。なお、上記上部電極バスライン３２を形成する金属膜の膜厚は、配線抵抗の要求仕様により適宜選択する。本実施例では、Mo膜を30nm、Au膜を100 nmとした。続いて、アセトンなどの有機溶媒でレジスト５０２をリフトオフすることにより、図７（e）の形を得る。
【００２１】
続いて、レジスト５０３を塗布して、図７（f）のパターンにパターン化する。この状態で、化成液に浸して陽極酸化を行う。化成電圧は絶縁層１２を形成した際と同じ電圧にする。本実施例の場合、４Ｖである。絶縁層１２はこれまでに何回か行ったレジストパターニング・プロセスにおいて、現像液などの薬品により、多少のダメージを受けている。そこで、上部電極を成膜する前に、このように絶縁層１２を再度陽極酸化することにより、ダメージの修復ができる。このあと、上部電極界面層膜１６、上部電極中間層膜１７、上部電極表面層膜１８の順に成膜する。これらの成膜にはスパッタリング法などを用い、各層は真空を破ることなく連続的に成膜するのが望ましい。本実施例では、上部電極界面層膜１６として膜厚1nmのIr、上部電極中間層膜１７として膜厚2nmのPt、上部電極表面層膜１８として膜厚3nmのAuを用いた。また、本実施例のように、印加電圧を上部電極に供給する専用のバスライン３２があり、上部電極面積が小さい場合には、上部電極表面層膜１８を除き、例えば膜厚1nmのIrで構成した上部電極界面層膜１６と膜厚2nmのPtで構成した上部電極中間層膜１７の２層で上部電極を構成しても良い。このように、絶縁層に接する部分にIrなど昇華エンタルピーの高い材料を用いると、薄膜型電子源を長寿命化できる。
【００２２】
次いで、アセトンなどの有機溶媒でリフトオフすると、図７（g）に示した構造の薄膜電子源を得る。以上のプロセスで、基板１４上に薄膜電子源が完成する。この薄膜電子源は、レジスト５０１で規定した領域から電子が放出される。電子放出部の周辺部に厚い絶縁膜である保護層１５を形成してあるため、上部電極−下部電極間に印加される電界が下部電極端部に集中しなくなり、長時間にわたって安定な電子放出特性が得られる。
【００２３】
面板１１０には透光性のガラスなどを用いる。まず、表示装置のコントラストを上げる目的でブラックマトリクス１２０を形成する（図４（b）)。ブラックマトリクス１２０は、図５において蛍光体１１４間に配置されるが、図５では記載を省略した。
【００２４】
ブラックマトリクス１２０は、黒鉛粉末にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液を面板１１０に塗布し、ブラックマトリクス１２０を形成したい部分に紫外線を照射して感光させた後、未感光部分を除去する。
【００２５】
次に赤色蛍光体１１４Ａを形成する。蛍光体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板１１０上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。このようにして赤色蛍光体１１４Ａをパターン化する。パターンは図５に示したようなストライプ状のパターンにする。このストライプ・パターンは一例であって、それ以外にも、ディスプレイの設計に応じて、例えば、近接する４ドットで１画素を構成させた「RGBG」パターンでももちろん構わない。蛍光体膜厚は、1.4〜２層程度になるようにする。同様にして、緑色蛍光体１１４Ｂと青色蛍光体１１４Ｃを形成する。蛍光体としては、例えば赤色にY2O2S:Eu（P22-R）、緑色にZn2SiO4:Mn、青色にZnS:Ag（P22-B）を用いればよい。
【００２６】
次いで、ニトロセルロースなどの膜でフィルミングした後、面板１１０全体にAlを、膜厚50〜300nm程度蒸着してメタルバック１２２とする。このメタルバック１２２が加速電極として働く。その後、面板１１０を４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして、面板１１０が完成する。
【００２７】
このように製作した面板１１０と基板１４とスペーサ６０とを封着する。面板１１０−基板１４間の距離は１〜３ｍｍ程度になるようスペーサの厚さを設定する。面板１１０と基板１４との位置関係は図５に示したとおりである。図６には、基板１４上に形成した薄膜電子源のパターンを図５に対応させて示してある。なお、図７（d）からわかるように、下部電極１３の表面は、保護層１５で覆われているから、図５、図６において、水平方向の配線は「下部電極１３」ではなく、正しくは「保護層１５」と書くべきである。ただし、下部電極１３と上部電極バスライン３２とがマトリクスを構成する、という機能的関係をわかりやすく示すために、図５、図６においては、敢えてこのように記載した。同様に、上部電極バスライン３２についても、図５、図６の平面図においては正しくは、上部電極表面層膜１８で被覆されているが、同じ主旨で上部電極バスライン３２と記載してある。
【００２８】
スペーサ６０の形状は例えば図５のようにする。ここでは、R（赤）、Ｇ（緑）、Ｂ（青）に発光するドット毎、すなわち上部電極３列ずつにスペーサの支柱を設けているが、機械強度が耐える範囲で、支柱の数（密度）を減らしてかまわない。スペーサ６０の製作は、厚さ１〜３ｍｍ程度のガラスやセラミックスなどの絶縁板に、例えばサンドブラスト法などで所望の形状の穴を加工する。
【００２９】
封着したパネルは、1×10-7 Torr程度の真空に排気して、封じきる。このようにして、薄膜電子源を用いた表示パネルが完成する。
このように本実施例では、面板１１０−基板１４間の距離は１〜３ｍｍ程度と長いので、メタルバック１２２に印加する加速電圧を３〜６ＫＶと高電圧に出来る。したがって、上述のように、蛍光体１１４には陰極線管（ＣＲＴ）用の蛍光体を使用できる。
【００３０】
図２は、このようにして製作した表示装置パネル100の駆動回路への結線図である。図２では簡単のために、３×３画素の場合を示している。下部電極13は下部電極駆動回路41へ結線し、上部電極バスライン32は上部電極駆動回路42に結線する。メタルバック１２２は加速電極駆動回路43へ結線する。n番目の下部電極13Snとm番目の上部電極バスライン32Dmの交点のドットを（n、m）で表すことにする。
【００３１】
図８は、各駆動回路の発生電圧の波形を示す。メタルバック１２２には３〜６ＫＶ程度の電圧を常時印加する。
【００３２】
時刻ｔ0〜ｔ3が第１のフィールド期間である。時刻ｔ0ではすべての下部電極13S1〜S3に＋Ｖ3なる電圧の極性反転パルス４０３を印加する。このとき上部電極バスライン32への印加電圧はいずれもゼロであるから、各薄膜電子源には逆極性の電圧が印加され、したがって電子は放出されず、蛍光体114は発光しない。
【００３３】
時刻ｔ1からｔ3の期間の印加電圧波形は、図３と同じであるから、上記の通り、図２のハッチングを施したドットのみから電子が真空中10に放出される。放出された電子はメタルバック１４４に印加された電圧により加速された後、蛍光体114にぶつかり、蛍光体114を発光させる。輝度に階調のある画像を表示するには、データパルス４０２のパルス幅を階調に合わせて調整すればよい。あるいは、データパルス４０２の電圧振幅Ｖ2を階調に合わせて変調しても良い。
【００３４】
時刻ｔ4からは第２のフィールド期間になり、静止画像表示の場合は、時刻ｔ0〜ｔ3と同じ電圧が印加される。動画の場合は、データパルス４０２の入る場所が変わる。この場合も、フィールド期間の最初の時刻ｔ4に、全ての下部電極13に＋Ｖ3なる電圧の極性反転パルス４０３を印加する。このように、各フィールド期間に１回、薄膜電子源に逆極性の電圧が印加されるので、上記の通り、長寿命化が図れる。時刻ｔ0、ｔ4の時間としては、映像信号の垂直帰線期間を割り当てて、この期間はデータパルス４０２をゼロとすれば、表示画像によらず、この時刻の上部電極バスラインへの印加電圧をゼロに設定でき、全薄膜電子源に確実に逆極性電圧を印加できる。
【００３５】
このように、ある特定の期間に全ての下部電極１３に同時に極性反転パルス４０３を印加する場合は、下部電極駆動回路４１の構成を簡略化できるという利点もある。すなわち、各下部電極Sn(n=1、2、...）に接続する駆動回路は０Ｖと−Ｖ1の２値を出力するようにしておき、時刻ｔ0、ｔ4では、全回路の基準出力電圧をＶ3にすることにより図８の電圧波形を実現できる。
【００３６】
図２、図８では、簡単のために、３×３ドットからなる表示装置の場合を述べたが、通常は、下部電極13の本数がＮ＝２００〜１０００本となる。この場合の下部電極13Sn（n=1〜N）への印加電圧波形を図１に示した。３×３ドットの場合と同様に、垂直帰線期間に全下部電極13Sn（n=1〜N）に電圧＋Ｖ3なる極性反転パルス４０３を印加し、走査パルス４０１は下部電極S1、 S2、 ....、 Sn、 ...、SNの順に順次印加していく。
【００３７】
Ｖ1、Ｖ2、Ｖ3の電圧値は、 薄膜電子源の絶縁層１２の膜厚にも依存するが、例えば、絶縁層１２膜厚が６ｎｍ程度の場合には、Ｖ1＝4V、Ｖ2＝4.5V、Ｖ3＝１〜３Ｖ程度とすればよい。
【００３８】
なお、図８では、時刻ｔ0、ｔ4に下部電極13に電圧Ｖ3なる極性反転パルス４０３を印加しているが、その代わりに、上部電極バスライン32に電圧−Ｖ3なる極性反転パルスを印加しても同じ効果が得られるのは言うまでもない。あるいは、時刻ｔ0、ｔ4に下部電極13に電圧Ｖ4なるパルスを印加し、かつ、 上部電極バスライン32に電圧−Ｖ5（ただし、Ｖ5＞Ｖ4）なるパルスを印加しても同じ効果が得られる。最後の例では、下部電極駆動回路41および上部電極駆動回路42の出力電圧振幅が小さくて済むという利点がある。
【００３９】
図９は本発明の別の実施例を示したものである。この図は、先の実施例での図１に対応するもので、下部電極13Sn（n＝1、2、...n、...N）に印加する電圧波形のみ記してある。極性反転パルスを垂直帰線期間に印加する代わりに、データパルス４０２が印加されている期間に印加しても本発明の効果は得られる。この場合、極性反転パルス４０３が印加されている期間にデータパルス４０２が印加された場合、薄膜電子源に印加される電圧はＶ2−Ｖ3となり、極性反転パルスが無い場合よりも小さくなるので、表示のコントラストが向上するという効果もある。
【００４０】
極性反転パルス４０３の印加の仕方は、図１０のようにしてもよい。これは、図９のように極性反転パルス４０３の印加期間を下部電極によってずらさない方法である。上部電極バスラインの配線抵抗による電圧降下ΔＶを補正するためにデータパルスの振幅をＶ3＋ΔＶに設定して、表示画面全体での輝度の均一性を保つ場合がある。この場合、ΔＶが大きくなる期間に極性反転パルス４０３を印加すると、データパルスの電圧増加による表示のコントラスト低下を防止できるので、この図１０の方法が有効である。
【００４１】
以上の実施例では、薄膜型電子源として、下部電極に金属を用いたＭＩＭ電子源を用いた例を述べてきたが、下部電極に半導体を用いたＭＩＳ（Metal-Insulator-Semiconductor）型電子源を用いても本発明の効果が得られることは言うまでもない。
【００４２】
薄膜型電子源として、絶縁層12の代わりに、絶縁体と半導体との積層膜を用いたもの、すなわち、全体で上部電極−絶縁層−半導体層−下部電極の４層構成としたものが、例えば、 Japanese Journal of Applied Physics、 Vol.36、 Part 2、 No.7B、 pp. L939〜L941 (1997) に記載されている。この場合も、絶縁層内への電界蓄積を防ぐために、絶縁層に印加する電界を反転させることにより長寿命化が可能であり、したがって、上記実施例と同様の駆動方法により、本発明の効果が得られる。
【００４３】
さらに、薄膜型電子源として、絶縁層12の代わりに、多孔質半導体、例えばポーラスSiを用いたもの、例えば、 Japanese Journal of Applied Physics、 Vol.34、 Part 2、 No.6A、 pp. L705〜L707 (1995) に記載されている。この場合も、多孔質半導体が、上記実施例における絶縁層の役割、すなわち、ホットエレクトロンを発生させる役割をしている。したがって、この場合も絶縁層内への電界蓄積を防ぐために、絶縁層に印加する電界を反転させることにより長寿命化が可能であり、 上記実施例と同様の駆動方法により、本発明の効果が得られる。
【００４４】
また、本発明は、薄膜型電子源をマトリクス状に配置した電子源マトリクスの電子放出の動作寿命を向上させる駆動方法を提供する。したがって、表示装置にのみ限定されるものではなく、薄膜型電子源マトリクスを用いる他の電子線応用機器にも適用しても、同じ効果が得られるのは言うまでもない。表示装置以外の電子線応用機器として、電子線露光装置の実施例を示す。
【００４５】
先の実施例に述べた構造、方法で、薄膜電子源をマトリクス状に配置した基板を製作する。この薄膜電子源マトリクスを電子源として、ウエハ・ステージ、縮小光学系、および必要に応じて偏向系とともに真空装置内に組み込むことにより電子線露光装置の基本構成が出来る。その詳細については、特開平６−２３６８４０に記されている。この場合も、薄膜電子源マトリクスに印加する駆動電圧波形の中に、上記の実施例と同様に極性反転パルス４０３を加えることにより薄膜電子源マトリクスの動作寿命が向上する。
【００４６】
以上の実施例では、下部電極に金属を用いたＭＩＭ電子源を用いた例を述べてきたが、下部電極に半導体を用いたＭＩＳ（Metal-Insulator-Semiconductor）型電子源を用いても本発明の効果が得られることは言うまでもない。
【図面の簡単な説明】
【００４７】
【図１】本発明による第１の実施例での電圧波形図である。
【図２】本発明による第１の実施例での駆動回路の結線図である。
【図３】従来の駆動方法での印加電圧波形図である。
【図４】本発明による第１の実施例の表示パネルの断面図である。
【図５】本発明による第１の実施例における表示パネルの蛍光面位置を示す平面図である。
【図６】本発明による第１の実施例における表示パネルの基板の平面図である。
【図７】本発明による第１の実施例における表示パネルの基板作成プロセス図である。
【図８】本発明による表示装置の駆動電圧波形図である。
【図９】本発明による第２の実施例での電圧波形図である。
【図１０】本発明による第３の実施例での電圧波形図である。
【符号の説明】
【００４８】
１０・・・真空、１１・・・上部電極、１２・・・絶縁層、１３・・・下部電極、１４・・・基板、１５・・・保護層、１６・・・電極端子、１６・・・上部電極界面層膜、１７・・・上部電極中間層膜、１８・・・上部電極表面層膜、２０・・・駆動電圧、３２・・・上部電極バスライン、６０・・・スペーサ、 １１０・・・面板、１１４・・・蛍光体、１２０・・・ブラックマトリクス、１２２・・・メタルバック、４１・・・下部電極駆動回路、４２・・・上部電極駆動回路、４３・・・加速電極駆動回路、４０１・・・走査パルス、４０２・・・データパルス、４０３・・・極性反転パルス、５０１・・・レジスト、５０２・・・レジスト、５０３・・・レジスト。
【図１】
2007156505.tif 000003
【図２】
2007156505.tif 000004
【図３】
2007156505.tif 000005
【図４】
2007156505.tif 000006
【図５】
2007156505.tif 000007
【図６】
2007156505.tif 000008
【図７】
2007156505.tif 000009
【図８】
2007156505.tif 000010
【図９】
2007156505.tif 000011
【図１０】
2007156505.tif 000012