(57)【要約】【課題】ソースドライバに対する負荷の低減を可能にする。【解決手段】液晶表示パネルは、各々液晶材料が画素電極ＰＥおよび対向電極ＣＥ間に挟持され、これら電極ＰＥ，ＣＥ間のセルギャップが所望の光学特性を得るために赤、緑および青という画素色毎に独立に設定されたマルチギャップ構造を有する複数の液晶画素ＰＸと、複数の液晶画素ＰＸにそれぞれ接続され各々対応液晶画素ＰＸに電荷を保持させるように駆動される複数の薄膜トランジスタＴとを備える。各薄膜トランジスタＴの充電能力は対応液晶画素ＰＸのセルギャップに基いて設定される。【選択図】図１
2007156013.tif 000002
【特許請求の範囲】
【請求項１】
各々液晶材料が一対の電極間に挟持され、前記一対の電極間のセルギャップが所望の光学特性を得るために画素色毎に独立に設定されたマルチギャップ構造を有する複数の液晶画素と、前記複数の液晶画素にそれぞれ接続され各々対応液晶画素に電荷を保持させるように駆動される複数の薄膜トランジスタとを備え、各薄膜トランジスタの充電能力が対応液晶画素のセルギャップに基いて設定されることを特徴とする液晶表示パネル。
【請求項２】
各薄膜トランジスタのチャネル幅は、対応液晶画素のセルギャップが他の画素色を持つ液晶画素のセルギャップに対して大きいほど短く設定されることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
各薄膜トランジスタのチャネル長は、対応液晶画素のセルギャップが他の画素色を持つ液晶画素のセルギャップに対して大きいほど長く設定されることを特徴とする請求項２に記載の液晶表示パネル。
【請求項４】
前記複数の液晶画素はＯＣＢモードであることを特徴とする請求項１に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ(Optically Compensated Bend）モードの液晶表示パネルに関し、特に液晶画素のセルギャップを画素色毎に独立に設定したマルチギャップ構造の液晶表示パネルに関する。
【背景技術】
【０００２】
液晶表示パネルは、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等において画像を表を表示するために広く利用されている。
【０００３】
液晶表示パネルは、アレイ基板および対向基板間に液晶層を挟持した構造である。
【０００４】
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、対応ゲート線が駆動されたときに導通して対応ソース線の電位を対応画素電極に印加する。対向基板は、例えば赤、緑、青の着色層からなるカラーフィルタおよびこのカラーフィルタを覆って複数の画素電極に対向する対向電極を有する。一対の画素電極および対向電極はこれら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成し、画素電極および対向電極間の電位差である液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。ちなみに、各液晶画素はカラーフィルタの着色層に依存した画素色に設定される。
【０００５】
主に動画を表示するテレビ受信機用としては、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルが注目されている。（特許文献１を参照）。液晶分子配向は画素電極および対向電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレイ配向になる。この液晶表示パネルは、電源投入に伴う初期化において印加される比較的強い電界によりスプレイ配向をベンド配向に転移させてから表示動作を行う。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＯＣＢモードの液晶表示パネルでは、マルチギャップ構造が視野角特性やコントラストのような光学特性を改善する技術として提案されている。この技術は、複数の液晶画素のセルギャップ、すなわち画素電極と対向電極との間隔を例えば赤、緑、青という画素色毎に独立に設定するものである。赤画素のセルギャップｄ(R)、緑画素のセルギャップｄ(G)、青画素のセルギャップｄ(B)がｄ(R)＞ｄ(G)＞ｄ(B)の関係で互いに異なる場合、赤画素の液晶容量Ｃlc(R)、緑画素の液晶容量Ｃlc(G)、青画素の液晶容量Ｃlc(B)がＣlc(R)＜Ｃlc(G)＜Ｃlc(B)の関係となる。全てのＴＦＴはこれら液晶容量Ｃlc(R)，Ｃlc(G)，Ｃlc(B)のいずれに対しても充電能力の不足を生じない同一のチャネル幅に設定されているが、ソースドライバの消費電力が大きいうえ、電力消費に伴う温度上昇によってソースドライバの駆動能力の低下や経時変化を招いたりするという問題があった。
【０００７】
本発明の目的は、ソースドライバに対する負荷を低減することが可能な液晶表示パネルを提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、各々液晶材料が一対の電極間に挟持され、これら電極間のセルギャップが所望の光学特性を得るために画素色毎に独立に設れたマルチギャップ構造を有する複数の液晶画素と、複数の液晶画素にそれぞれ接続され各々対応液晶画素に電荷を保持させるように駆動される複数の薄膜トランジスタとを備え、各薄膜トランジスタの充電能力が対応液晶画素のセルギャップに基いて設定される液晶表示パネルが提供される。
【発明の効果】
【０００９】
通常、薄膜トランジスタの充電能力はチャネル幅が大きいほど大きくなるが、ゲート−ソース間の寄生容量もチャネル幅が大きいほど大きくなる。この寄生容量はソース線容量を増大させる要因であり、ソース線を駆動するソースドライバの負荷となる。ソースドライバでの消費電力および発熱量は駆動周波数×ソース線容量×（信号振幅）２に比例する。このため、セルギャップが最も小さい画素色の液晶画素に対して充電能力の不足が生じないようにチャネル幅を設定し、このチャネル幅を全ての薄膜トランジスタに適用すると、他の画素色を持つ液晶画素に対する充電能力が過剰になるばかりか、薄膜トランジスタの寄生容量を無駄に増大させ、さらにソースドライバの負荷も無駄に増大させる結果になる。
【００１０】
上述の液晶表示パネルでは、各薄膜トランジスタの充電能力が対応液晶画素のセルギャップに基いて設定される。すなわち、複数の液晶画素のセルギャップが画素色毎に異なっている場合でも、各薄膜トランジスタの充電能力を対応液晶画素に対して必要最小限とするようなチャネル幅を利用できるようになる。従って、無駄な寄生容量の増大を回避して、ソースドライバに対する負荷を低減することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１２】
図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は、例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移されると共にベンド配向からスプレイ配向への逆転移が周期的に印加され黒表示となる電圧により阻止される液晶材料を含む。表示制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレイ配向からベンド配向への転移は電源投入時に表示制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。
【００１３】
図２は液晶表示パネルＤＰの断面構造を概略的に示す。アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される対向電極ＣＥ、およびこの対向電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙に液晶材料を充填することにより得られる。図２では、液晶分子１９がスプレイ配向した状態にある。また、液晶表示パネルＤＰはアレイ基板１および対向基板２の外側に配置される一対の位相差板ＲＴ、これら位相差板ＲＴの外側に配置される一対の偏光板ＰＬ、およびアレイ基板１側の偏光板ＰＬの外側に配置される光源用のバックライトＢＬを備える。アレイ基板１側の配向膜ＡＬおよび対向基板２側の配向膜ＡＬは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約１０°に設定される。
【００１４】
アレイ基板１では、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｘ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、画素スイッチング素子として薄膜トランジスタＴが配置される。各薄膜トランジスタＴはゲート線Ｙに接続されるゲート、ソース線Ｘおよび画素電極ＰＥ間に接続されるソース−ドレインパスを有し、対応ゲート線Ｙを介して駆動されたときに導通して対応ソース線Ｘの電位を対応画素電極ＰＥに印加する。
【００１５】
各画素電極ＰＥおよび対向電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、液晶層３の一部である画素領域と共に液晶画素ＰＸを構成し、画素電極ＰＥおよび対向電極ＣＥの電位差である液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。
【００１６】
複数の液晶画素ＰＸは各々画素電極ＰＥおよび対向電極ＣＥ間に液晶容量Ｃlcを有する。複数の蓄積容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して蓄積容量Ｃstを構成する。
【００１７】
表示制御回路ＣＮＴは、複数の薄膜トランジスタＴを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを順次駆動するゲートドライバＹＤ、各行の薄膜トランジスタＴが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、並びにゲートドライバＹＤおよびソースドライバＸＤを制御するコントローラ回路５を備える。
【００１８】
駆動用電圧発生回路４は、ゲートドライバＹＤを介して蓄積容量線Ｃに印加される補償電圧Ｖeを発生する補償電圧発生回路６、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶREFを発生する階調基準電圧発生回路７、および対向電極ＣＴに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路８を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、および複数の画素ＰＸに対して外部信号源ＳＳから入力される画像データについて例えば黒挿入２倍速変換を行う画像データ変換回路１３を含む。画像データは複数の液晶画素ＰＸに対する複数の画素データＤＩからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路１３から変換結果として得られる画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせるために用いられ、制御信号ＣＴＸは画像データ変換回路１３の変換結果として１行分の液晶画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。
【００１９】
ゲートドライバＹＤおよびソースドライバＸＤは複数のゲート線Ｙおよび複数のソース線Ｘをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。この場合、制御信号ＣＴＹは、階調画像表示開始タイミングを制御する第１スタート信号ＳＴＨＡ、黒挿入開始タイミングを制御する第２スタート信号ＳＴＨＢ、シフトレジスタ回路においてこれらスタート信号ＳＴＨＡ，ＳＴＨＢをシフトさせるクロック信号、およびスタート信号ＳＴＨＡ，ＳＴＨＢの保持位置に対応してシフトレジスタ回路によって少なくとも１本ずつ順次選択されるゲート線Ｙ１〜Ｙｍへの駆動信号の出力を制御する出力イネーブル信号等を含む。他方、制御信号ＣＴＸは１行分の画素データの取込開始タイミングを制御するスタート信号、シフトレジスタ回路においてこのスタート信号をシフトさせるクロック信号、スタート信号の保持位置に対応してシフトレジスタ回路によって１本ずつ選択されるソース線Ｘ１〜Ｘｎに対してそれぞれ取り込まれる１行分の画素データＤＯの並列出力タイミングを制御するロード信号、および画素データに対応する画素電圧Ｖsの信号極性を制御する極性信号等を含む。
【００２０】
ここでは、ゲートドライバＹＤが制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを階調画像表示用および黒挿入（非階調画像表示）用に順次選択し、各行の薄膜トランジスタＴを１水平走査期間Ｈだけ導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。画像データ変換回路１３が黒挿入２倍速変換を行う場合、１行分の入力画素データＤＩが１Ｈ毎に出力画素データＤＯとなる１行分の黒用画素データＢおよび１行分の階調用画素データＳに変換される。階調用画素データＳは画素データＤＩと同じ階調値であり、黒用画素データＢは黒表示の階調値である。１行分の黒用画素データＢおよび１行分の階調用画素データＳの各々はそれぞれＨ／２期間において画像データ変換回路１３から直列に出力される。ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶREFを参照してこれら画素データＢ，Ｓをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００２１】
画素電圧Ｖsは対向電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。２倍速の垂直走査速度で黒挿入駆動を行う場合には、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。また、補償電圧Ｖeは１行分の薄膜トランジスタＴが非導通となるときにこれら薄膜トランジスタＴに接続されるゲート線Ｙに対応した蓄積容量線ＣにゲートドライバＹＤを介して印加され、これら薄膜トランジスタＴの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償するために用いられる。
【００２２】
ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての薄膜トランジスタＴを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら薄膜トランジスタＴをそれぞれ介して対応画素電極ＰＥおよび蓄積容量Ｃstの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に対応した蓄積容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての薄膜トランジスタＴを１水平走査期間だけ導通させた直後にこれら薄膜トランジスタＴを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら薄膜トランジスタＴが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶpを実質的にキャンセルする。
【００２３】
図３は画素色毎に異なるセルギャップ（画素電極ＰＥおよび対向電極ＣＥ間の間隔）を示す。図３では、図２に示す配向膜ＡＬ位相差板ＲＴ、偏光板ＰＬ等が省略して描かれている。カラーフィルタ層ＣＦは複数の画素電極ＰＥの列にそれぞれ対向して行方向に繰返し並べたストライプ状の赤着色層ＣＦ(R)、緑着色層ＣＦ(G)、および青着色層ＣＦ(B)を含む。ここで、赤着色層ＣＦ(R)は第１，４，７，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを赤画素ＰＸ(R)に設定する。緑着色層ＣＦ(G)は第２，５，８，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを緑画素ＰＸ(G)に設定する。青着色層ＣＦ(B)は第３，６，９，…列の画素電極ＰＥに対向し、これら画素電極ＰＥに対応する液晶画素ＰＸを緑画素ＰＸ(B)に設定する。
【００２４】
所望の光学特性（例えば視野角特性，コントラスト）を得るため、赤着色層ＣＦ(R)、緑着色層ＣＦ(G)、および青着色層ＣＦ(B)の厚さは例えば赤着色層ＣＦ(R)＜緑着色層ＣＦ(G)＜青着色層ＣＦ(B)という互いに異なる関係にある。対向電極ＣＥはこのように互いに異なる厚さの赤着色層ＣＦ(R)、緑着色層ＣＦ(G)、および青着色層ＣＦ(B)を覆って形成されるため、赤画素ＰＸ(R)のセルギャップｄ(R)、緑画素ＰＸ(G)のセルギャップｄ(G)、および青画素ＰＸ(B)のセルギャップｄ(B)はｄ(R)＞ｄ(G)＞ｄ(B)という関係になる。具体例をとしては、ｄ(R)＝４．３μｍ、ｄ(G)＝４．２μｍ、ｄ(B)＝３．９μｍに設定される。この場合、赤画素ＰＸ(R)の液晶容量Ｃlc(R)、緑画素ＰＸ(G)の液晶容量Ｃlc(G)、および青画素ＰＸ(B)の液晶容量Ｃlc(B)はＣlc(R)＜Ｃlc(G)＜Ｃlc(B)という関係になる。実際には、赤画素ＰＸ(R)の蓄積容量Ｃst(R)、緑画素ＰＸ(G)の蓄積容量Ｃst(G)、および青画素ＰＸ(B)の蓄積容量Ｃst(B)もｄ(R)＞ｄ(G)＞ｄ(B)という関係に依存するため、赤画素ＰＸ(R)，緑画素ＰＸ(G)，および青画素ＰＸ(B)の画素容量(＝液晶容量Ｃlc＋蓄積容量Ｃst)も同様の関係となる。
【００２５】
このため、画素ＰＸ(R)，緑画素ＰＸ(G)，および青画素ＰＸ(B)用薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)が図４に示すように形成される。図４に示す薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)の各々において、ＴＦはアモルファスシリコン等の半導体膜、ＥＳはソース電極、ＥＤはドレイン電極、ＥＧはゲート電極を表す。ゲート電極ＥＧは対応ゲート線Ｙと一体に形成され、ソース電極ＥＳは対応画素電極ＰＥにコンタクトして形成され、ドレイン電極ＥＤは対応ソース線Ｘと一体的に形成されている。ここでは、ゲート線Ｙ１が薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のゲート電極ＥＧに共通に接続され、ソース線Ｘ１，Ｘ２，Ｘ３が薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のドレイン電極ＥＤにそれぞれ接続された状態にある。薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のチャネル幅Ｗ(R)，Ｗ(G)，Ｗ(B)はＷ(R)＝２８μｍ，Ｗ(G)＝３０μｍ，Ｗ(B)＝３２μｍに設定される。薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のチャネル長Ｌ(R)，Ｌ(G)，Ｌ(B)はＬ(R)＝Ｌ(G)＝Ｌ(B)＝４μｍに設定される。薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)の充電能力、すなわちＷ／Ｌ比はＷ(R)／Ｌ(R)＜Ｗ(G)／Ｌ(G)＜Ｗ(B)／Ｌ(B)という関係となる。薄膜トランジスタＴ(R)のＷ(R)／Ｌ(R)はｄ(R)＝４．３μｍという赤画素ＰＸ(R)のセルギャップに対して必要最小限の充電能力である。薄膜トランジスタＴ(G)のＷ(G)／Ｌ(G)はｄ(G)＝４．２μｍという緑画素ＰＸ(G)のセルギャップに対して必要最小限の充電能力である。さらに、薄膜トランジスタＴ(B)のＷ(B)／Ｌ(B)はｄ(B)＝３．９μｍという青画素ＰＸ(B)のセルギャップに対して必要最小限の充電能力である。
【００２６】
本実施形態では、薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)の充電能力が液晶画素画素ＰＸ(R)，緑画素ＰＸ(G)，および青画素ＰＸ(B)のセルギャップに基いてそれぞれ設定される。すなわち、複数の液晶画素ＰＸのセルギャップが画素色毎に異なっている場合でも、各薄膜トランジスタＴの充電能力を対応液晶画素ＰＸに対して必要最小限とするようなチャネル幅Ｗを利用できるようになる。従って、無駄な寄生容量の増大を回避して、ソースドライバに対する負荷を低減することが可能である。
【００２７】
ソースドライバＸＤでの消費電力はｆ×｛Ｃsl(R)・Ｖs(R)２＋Ｃsl(G)・Ｖs(G)２＋Ｃsl(B)・Ｖs(B)２}に比例する。ここで、ｆは駆動周波数であり、Ｃsl(R)，Ｃsl(G)，Ｃsl(B)は赤用ソース線容量，緑用ソース線容量，青用ソース線容量であり、Ｖs(R)，Ｖs(G)，Ｖs(B)は赤用画素電圧，緑用画素電圧，青用画素電圧の信号振幅である。これら信号振幅Ｖs(R)，Ｖs(G)，Ｖs(B)がｄ(R)＞ｄ(G)＞ｄ(B)というセルギャップの関係に対してＶs(R)＞Ｖs(G)＞Ｖs(B)という関係に設定される場合には、チャネル幅Ｗ(R)，Ｗ(G)，Ｗ(B)の最適化によって赤用ソース線容量Ｃsl(R)および緑用ソース線容量Ｃsl(G)が低減され、これに伴って消費電力の低減効果が顕著に現れる。
【００２８】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２９】
上述の実施形態では、薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のチャネル長Ｌ(R)，Ｌ(G)，Ｌ(B)を一定にして、これら薄膜トランジスタＴ(R)，Ｔ(G)，Ｔ(B)のチャネル幅Ｗ(R)，Ｗ(G)，Ｗ(B)だけを異ならせたが、チャネル長Ｌ(R)，Ｌ(G)，Ｌ(B)を異ならせてもよい。例えば、Ｃsl(R)＜Ｃsl(G)＜Ｃsl(B)という関係に対してＬ(R)＞Ｌ(G)＞Ｌ(B)という関係に設定すれば、ソースドライバＸＤの温度上昇および消費電力の低減効果を最大にすることはできないが、薄膜トランジスタＴ(R)，Ｔ(G)のソース・ドレイン間隔を広げることになるため、製造プロセスでのエッチング不足等によるソース・ドレイン間の短絡発生率を抑えて歩留りを改善することができる。
【００３０】
ちなみに、上述の実施形態では、赤画素ＰＸ(R)のセルギャップｄ(R)、緑画素ＰＸ(G)のセルギャップｄ(G)、および青画素ＰＸ(B)のセルギャップｄ(B)がｄ(R)＞ｄ(G)＞ｄ(B)という関係になっているが、セルギャップｄ(R)，ｄ(G)，ｄ(B)の数値例に従う順序で並べたものにすぎず、他の数値である場合においてはこの関係とは異なる順序で並ぶことになる。加えて、これらセルギャップｄ(R)，ｄ(G)，ｄ(B)の数値例は互いに異なっているが、本発明はこれらセルギャップｄ(R)，ｄ(G)，ｄ(B)が例えばｄ(R)＝ｄ(G)＞ｄ(B)のように部分的に等しい場合にも適用できる。この場合、チャネル幅Ｗ(R)，Ｗ(G)，Ｗ(B)はＷ(R)＝Ｗ(G)＜Ｗ(B)のような関係に設定される。ただし、本発明をｄ(R)＝ｄ(G)＝ｄ(B)のようなマルチギャップ構造でない場合に対して適用することはできない。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を示す図である。
【図３】図１に示す液晶表示パネルにおいて画素色毎に異なるセルギャップを示す図である。
【図４】図３に示す赤画素，緑画素，青画素に対して設けられる薄膜トランジスタにおいて互いに異なるチャネル幅を示す図である。
【符号の説明】
【００３２】
１…アレイ基板、２…対向基板、３…液晶層、ＢＬ…バックライト、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…対向電極、Ｃlc…液晶容量、Ｃst…蓄積容量、ｄ（R）…赤画素のセルギャップ、ｄ（G）…緑画素のセルギャップ、ｄ（B）…青画素のセルギャップ、ＰＸ…液晶画素、ＰＸ(R)…赤画素、ＰＸ(G)…緑画素、ＰＸ(B)…青画素、Ｔ…薄膜トランジスタ、Ｔ(R)…赤画素用薄膜トランジスタ、Ｔ(G)…緑画素用薄膜トランジスタ、Ｔ(B)…青画素用薄膜トランジスタ、Ｗ…チャネル幅、Ｗ(R)…赤画素用薄膜トランジスタのチャネル幅、Ｗ(G)…緑画素用薄膜トランジスタのチャネル幅、Ｗ(B)…青画素用薄膜トランジスタのチャネル幅、Ｌ…チャネル長、Ｌ(R)…赤画素用薄膜トランジスタのチャネル長、Ｌ(G)…緑画素用薄膜トランジスタのチャネル長、Ｌ(B)…青画素用薄膜トランジスタのチャネル長、Ｙ…ゲート線、Ｘ…ソース線、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2007156013.tif 000003
【図２】
2007156013.tif 000004
【図３】
2007156013.tif 000005
【図４】
2007156013.tif 000006