(57)【要約】【課題】  基板上の段差を改善することにより、配線周辺での液晶の配向不良を防止することのできる液晶装置を提供すること。【解決手段】  ＦＦＳ方式の液晶装置において、第１の基板１０上には、ソース線６ａおよび下側電極４１の表面側を覆うように層間絶縁膜８が形成され、この層間絶縁膜８の上層には、下側電極４１との間に発生した電界で液晶を駆動する上側電極４２が形成されている。下側電極４６の膜厚と上側電極４７の膜厚の和は、ソース線６ａの膜厚よりも厚いため、上側電極４２の上面は、層間絶縁膜８のうち、ソース線６ａを覆う部分の上面よりも高い位置にある。【選択図】    図４
2007057752.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する方向に延びた第１の配線および第２の配線が形成された第１の基板と、該第１の基板との間に液晶を挟持する第２の基板とを有し、
前記第１の基板上で前記第１の配線と前記第２の配線との各交差に対応する画素には、画素スイッチング素子と、下側電極と、前記第１の配線および前記下側電極の表面側を覆う層間絶縁膜と、前記下側電極の一部に平面的に重なるように前記層間絶縁膜の上層に形成され、前記下側電極との間に発生する電界により前記液晶を駆動する上側電極とが形成された液晶装置において、
前記上側電極の上面は、前記層間絶縁膜のうち、前記第１の配線を覆う部分の上面よりも高い位置にあることを特徴とする液晶装置。
【請求項２】
前記下側電極の膜厚と前記上側電極の膜厚の和が前記第１の配線の膜厚よりも厚いことを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記上側電極の膜厚は、前記下側電極の膜厚よりも薄いことを特徴とする請求項１または２に記載の液晶装置。
【請求項４】
前記層間絶縁膜も含めて、前記第１の基板において、前記上側電極および前記下側電極と平面的に重なる全ての絶縁膜の厚さの和が、前記第１の配線に対して平面的に重なる全ての絶縁膜の厚さの和よりも厚いことを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
【請求項５】
前記画素スイッチング素子は薄膜トランジスタであり、
当該薄膜トランジスタでは、ソース電極に前記第１の配線が接続し、ゲート電極に第２の配線が接続し、前記下側電極および前記上側電極のうちの一方の電極が画素電極としてドレインに接続していることを特徴とする請求項１乃至４の何れか一項に記載の液晶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一基板上に形成された下側電極と上側電極との間に発生する電界を利用して液晶を駆動する液晶装置に関するものである。
【背景技術】
【０００２】
従来から、液晶表示装置の広視野角化を図る一つの手段として、基板に対して面内方向の横電界を発生させ、この横電界で液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせるインプレイン・スイッチング（In-Plane Switching）技術が実用化されている。
【０００３】
そして近年、ＩＰＳ技術をさらに改良した形のフリンジフィールド・スイッチング（Fringe-Field Switching、以下、「ＦＦＳ」という）技術が提案されている。かかる液晶装置は、例えば、図８に示すように、互いに交差する方向に延びたソース線６ａ（データ線）およびゲート線（走査線／図示せず）が形成された第１の基板１０と、第１の基板１０との間に液晶を挟持する第２の基板（図示せず）とを有し、第１の基板１０上でソース線６ａとゲート線との各交差に対応する画素には、画素スイッチング素子としての薄膜トランジスタ（図示せず）と、下側電極４１と、ソース線６ａおよび下側電極４１の表面側を覆う層間絶縁膜８とが形成されている。また、第１の基板１０において、層間絶縁膜８の上層には、下側電極４１の一部に平面的に重なるように上側電極４２が形成され、上側電極４２と下側電極４１との間に発生する横電界により液晶を駆動する。ここで、各層の膜厚は従来、以下の条件
ソース線６ａの膜厚＝２６０ｎｍ
層間絶縁膜８の膜厚＝２００ｎｍ
下側電極４１の膜厚＝５０ｎｍ
上側電極４２の膜厚＝５０ｎｍ
に設定されている。
【０００４】
このような構成によれば、上側電極４２と下側電極４１との電極間距離が短いため、上側電極４２と下側電極４１との間に位置する液晶分子は勿論のこと、上側電極４２の上方に位置する液晶分子も駆動でき、表示に寄与させることができるという利点がある。このような特徴は、特に、上側電極４２をインジウム錫酸化物（Indium Tin Oxide、 以下、「ＩＴＯ」という）等の透明導電膜で形成すれば、上側電極電極４２の部分も表示に寄与させることができ、画素開口率を大きくできるという利点を持っている。
【特許文献１】特開２００３−１３１２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図８に示すような液晶装置を構成した場合、ソース線６ａの近傍領域で液晶の配向が乱れるという現象が発生する。このため、従来は、矢印Ｌ２で示すように、ソース線６ａと下側電極４１との間に１０μｍ位の間隔を空け、表示品位に影響を及ぼさないようにしているが、このような対策を採用すると、画素開口率が低下し、ＦＦＳ方式を採用したことの利点を十分に発揮できないという問題点がある。
【０００６】
かかる問題点について種々検討を重ねた結果、本願発明者は、図８に矢印ｈ２で比較して示すように、層間絶縁膜８においてソース線６ａを覆う部分の上面が、上側電極４２の上面よりもかなり高い位置にあるため、ポリイミド樹脂などにラビング処理を施して配向膜１９を形成する際、ソース線６ａの近傍領域では、ソース線６ａが形成する段差の影になってラビング処理が適正に行われないため、液晶に配向不良が発生するという知見を得た。
【０００７】
以上の問題点および知見に基づいて、本発明の課題は、基板上の段差を改善することにより、配線周辺での液晶の配向不良を防止することのできる液晶装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、互いに交差する方向に延びた第１の配線および第２の配線が形成された第１の基板と、該第１の基板との間に液晶を挟持する第２の基板とを有し、前記第１の基板上で前記第１の配線と前記第２の配線との各交差に対応する画素には、画素スイッチング素子と、下側電極と、前記第１の配線および前記下側電極の表面側を覆う層間絶縁膜と、前記下側電極の一部に平面的に重なるように前記層間絶縁膜の上層に形成され、前記下側電極との間に発生する電界により前記液晶を駆動する上側電極とが形成された液晶装置において、前記上側電極の上面は、前記層間絶縁膜のうち、前記第１の配線を覆う部分の上面よりも高い位置にあることを特徴とする。
【０００９】
本発明では、上側電極の上面は、層間絶縁膜のうち、第１の配線を覆う部分の上面よりも高い位置にある。言い換えれば、層間絶縁膜において第１の配線を覆う部分の上面が、上側電極の上面よりも低い位置にある。このため、ポリイミド樹脂などにラビング処理を施して配向膜を形成する際、第１の配線が形成する段差の影になってラビング処理が適正に行われない領域が発生しない。従って、第１の配線の近傍領域で液晶の配向が乱れるという現象が発生しない。それ故、第１の配線と、下側電極あるいは上側電極との間隔を狭めることができるので、画素開口率を向上することができ、ＦＦＳ方式を採用したことの利点を最大限、発揮することができる。
【００１０】
本発明においては、前記下側電極の膜厚と前記上側電極の膜厚の和を記第１の配線の膜厚よりも厚くすることにより、前記上側電極の上面を、層間絶縁膜のうち、第１の配線を覆う部分の上面よりも高い位置とすることが好ましい。
【００１１】
本発明において、前記上側電極の膜厚は、前記下側電極の膜厚よりも薄いことが好ましい。このように構成すると、層間絶縁膜の上層において上側電極に起因する段差を低くできるので、ラビング処理を適正に行うことができる。
【００１２】
本発明において、前記層間絶縁膜も含めて、前記第１の基板において、前記上側電極および前記下側電極と平面的に重なる全ての絶縁膜の厚さの和を、前記第１の配線に対して平面的に重なる全ての絶縁膜の厚さの和よりも厚くしてもよい。
【００１３】
本発明において、前記画素スイッチング素子は例えば薄膜トランジスタである。この場合、当該薄膜トランジスタでは、ソース電極に前記第１の配線が接続し、ゲート電極に第２の配線が接続し、前記下側電極および上側電極のうちの一方の電極が画素電極としてドレインに接続している構成を採用することになる。
【００１４】
本発明に係る電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００１６】
［実施の形態１］
（液晶装置の全体構成）
図１（Ａ）、（Ｂ）はそれぞれ、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００１７】
図１（Ａ）、（Ｂ）において、本形態の液晶装置１は、透過型の液晶装置であり、シール材２２を介して第１の基板１０（素子基板）と第２の基板２０（対向基板）とが貼り合わされ、その間に液晶９が保持されている。第１の基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０が実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、第１の基板１０と第２の基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶９を注入した後、封止材２６により封止されている。
【００１８】
詳しくは後述するが、第１の基板１０には、画素スイッチング素子としての薄膜トランジスタや液晶駆動用の電極がマトリクス状に形成され、その表面に配向膜が形成されている。これに対して、第２の基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（Ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。また、第２の基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、配向膜２９が形成されている。なお、図示を省略するが、第２の基板２０において、第１の基板１０の各画素に対向する領域にはＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００１９】
（第１の基板１０の構成）
図２は、本発明の実施の形態１に係る液晶装置に用いた第１の基板の電気的な構成を示す説明図である。
【００２０】
図２に示すように、第１の基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（第１の配線／データ線）およびゲート線３ａ（第２の配線／走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素２が構成されている。ゲート線３ａは走査線駆動用ＩＣから延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。
【００２１】
また、第１の基板１０には、液晶９の駆動を制御するための画素スイッチング用の薄膜トランジスタ５が各画素２に形成され、薄膜トランジスタ５のソースにはソース線６ａが電気的に接続され、薄膜トランジスタ５のゲートにはゲート線３ａが電気的に接続されている。
【００２２】
さらに、本形態の液晶装置１では、第１の基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、容量線３ｂと薄膜トランジスタ５との間に液晶容量４が構成されているとともに、液晶容量４に対して並列に保持容量７が付加されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。
【００２３】
このように構成した液晶装置１では、薄膜トランジスタ５を一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素２の液晶容量４に所定のタイミングで書き込む。このようにして液晶容量４に書き込まれた所定レベルの画像信号は、液晶容量４で一定期間保持されるとともに、保持容量７は、液晶容量４に保持された画像信号がリークするのを防止している。
【００２４】
（各画素の構成）
図３は、本形態の液晶装置において、画素１つ分およびその周辺部分の平面図である。図４（Ａ）、（Ｂ）は、図３のＡ１−Ｂ１断面図、およびＡ２−Ｂ２断面図である。なお、図３では、液晶駆動用の電極のうち、下側電極については一点鎖線で示し、上側電極４２については二点鎖線で示してある。
【００２５】
図３および図４（ａ）に示すように、第１の基板１０では、クロムなどからなるソース線６ａとゲート線３ａで囲まれた領域が画素２として構成され、画素２には、ボトムゲート型の薄膜トランジスタ５の能動層を構成するアモルファスシリコン膜からなる半導体膜５０が形成されている。また、ゲート線３ａからの突出部分によってゲート電極３ｃが形成されている。ここで、薄膜トランジスタ５の能動層を構成する半導体膜５０のうち、ソース側の端部にはソース線６ａから突出したソース電極６ｃが重なっており、ドレイン側の端部には、ソース線６ａおよびソース電極６ｃと同時形成されたドレイン電極６ｂが重なっている。
【００２６】
ドレイン電極６ｂには、ＩＴＯからなる液晶駆動用の下側電極４１が画素電極として電気的に接続している。
【００２７】
また、ゲート線３ａと並列して、クロム膜などからなる容量線３ｂが形成されており、容量線３ｂに対しては、コンタクトホールを介して、ＩＴＯから液晶駆動用の上側電極４２が対向電極として電気的に接続している。
【００２８】
ここで、上側電極４２は、下側電極４１の略全体に重なっているが、上側電極４２には、ゲート線３ａおよび容量線３ｂが延びている方向に複数のスリット状の開口部４２０が形成されているため、上側電極４２は、下側電極４１の一部に平面的に重なった状態にある。このため、下側電極４１は、平面的には、開口部４２０において上側電極４２から露出した状態にある。
【００２９】
また、上側電極４２は、下側電極４１に対して、後述する層間絶縁膜を介して対向している部分で保持容量７を構成している。
【００３０】
このように構成した第１の基板１０のＡ１−Ｂ１断面は図４（Ａ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、ゲート線３ａ、ゲート電極３ｃおよび容量線３ｂが形成され、ゲート電極３ｃ、ゲート電極３ｃ、および容量線３ｂの表面側を覆うように、シリコン窒化膜などからなるゲート絶縁膜５１が形成されている。ゲート絶縁膜５１の表面のうち、ゲート電極３ｃの上層には、薄膜トランジスタ５の能動層を構成する半導体膜５０（真性のポリシリコン膜）が形成されている。半導体膜５０のうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層５３、およびソース電極６ｃ（ソース線６ａ）がこの順に形成され、ドレイン領域の上層にはオーミックコンタクト層５４、およびドレイン電極６ｂがこの順に形成され、画素スイッチング用の薄膜トランジスタ５が構成されている。
【００３１】
また、ドレイン電極６ｂには、液晶駆動用の下側電極４１が電気的に接続している。
【００３２】
下側電極４１の上層には、下側電極４１および薄膜トランジスタ５を覆うように、パッシベーション膜と称せられる層間絶縁膜８が形成されており、かかる層間絶縁膜８は、シリコン窒化膜などからなる。
【００３３】
層間絶縁膜８の上層には、下側電極４１と平面的に重なるように液晶駆動用の上側電極４２が形成され、この上側電極４２は、層間絶縁膜８および層間層間絶縁膜８に形成されたコンタクトホールを介して容量線３ｂに電気的に接続している。従って、上側電極４２は、層間絶縁膜８を介して下側電極４１に重なる部分で保持容量７を構成している。
【００３４】
ここで、下側電極４１はベタに形成されている一方、上側電極４２には、図３を参照して説明したように、複数のスリット状の開口部４２０が形成されているため、図３のＡ２−Ｂ２断面は、図４（Ｂ）に示すように表される。
【００３５】
図４（Ｂ）において、各画素２の中央部分では、絶縁基板１１から上層に向かってゲート絶縁膜５１、下側電極４１、層間絶縁膜８、上側電極４２および配向膜１９がこの順に形成されており、下側電極４１は、上側電極４２の開口部４２０において上側電極４２から露出した状態にある。従って、上側電極４２と下側電極４１とは、上側電極４２の外周縁および開口部４２０の内周縁に沿って対向し、図２に示す液晶容量４を構成している。
【００３６】
また、ソース線６ａが通っている領域では、絶縁基板１１から上層に向かってゲート絶縁膜５１、ソース線６ａ、層間絶縁膜８、配向膜１９がこの順に形成されている。
【００３７】
このようなＦＦＳ方式を採用した液晶装置１においては、上側電極４２と下側電極４１とは、上側電極４２の外周縁および開口部４２０の内周縁に沿って液晶容量４を構成しており、ソース線６ａを介して書き込まれた画像信号が下側電極４１と上側電極４２との間に横電界を発生させると、この横電界により液晶９が駆動される。その際、ＦＦＳ方式を採用した液晶装置１では、上側電極４２と下側電極４１との電極間距離が短いため、上側電極４２と下側電極４１との間に位置する液晶分子は勿論のこと、上側電極４２の上方に位置する液晶分子も駆動され、表示に寄与する。しかも、本形態において、上側電極４２および下側電極４１は、ＩＴＯ膜から構成されているため、上側電極４２の部分も透過モードでの表示に寄与させることができ、画素開口率が高い。
【００３８】
（各層の膜厚、および本形態の主な効果）
また、本形態では、ソース線６ａ、層間絶縁膜８、下側電極４１、上側電極４２の膜厚は以下の条件
ソース線６ａの膜厚＝１６０ｎｍ
層間絶縁膜８の膜厚＝２００ｎｍ
下側電極４１の膜厚＝１００ｎｍ
上側電極４２の膜厚＝１００ｎｍ
に設定されており、下側電極４１の膜厚（１００ｎｍ）と上側電極４２の膜厚（１００ｎｍ）の和（２００ｎｍ）は、ソース線６ａの膜厚（１６０ｎｍ）よりも厚く設定されている。このため、図４（Ｂ）にｈ１で示すように、上側電極４２の上面は、層間絶縁膜８のうち、ソース６ａを覆う部分の上面よりも高い位置にある。
【００３９】
従って、本形態によれば、層間絶縁膜８においてソース線６ａを覆う部分の上面が、上側電極４２の上面よりも低い位置にある。このため、ポリイミド樹脂などにラビング処理を施して配向膜を形成する際、ソース線６ａが形成する段差の影になってラビング処理が適正に行われない領域が発生しにくい。それ故、ソース線６ａの近傍において広い領域にわたって液晶９の配向が乱れるという現象が発生しない。よって、ソース線６ａと、下側電極４１との間隔（図４（Ｂ）に矢印Ｌ１で示す寸法）を、従来の１０μｍから４μｍまで狭めることができるので、画素開口率を向上することができ、ＦＦＳ方式を採用したことの利点を最大限、発揮することができる。
【００４０】
［実施の形態２］
（各画素の構成）
図５は、本発明の実施の形態２に係る液晶装置において、画素１つ分およびその周辺部分の平面図である。図６（Ａ）、（Ｂ）は、図５のＡ１１−Ｂ１１断面図、およびＡ１２−Ｂ１２断面図である。なお、図５では、液晶駆動用の電極のうち、下側電極については一点鎖線で示し、上側電極については二点鎖線で示してある。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００４１】
図５および図６（ａ）に示すように、本形態でも、実施の形態１と同様、第１の基板１０では、クロムなどからなるソース線６ａとゲート線３ａで囲まれた領域が画素２として構成され、画素２には、ボトムゲート型の薄膜トランジスタ５の能動層を構成するアモルファスシリコン膜からなる半導体膜５０が形成されている。また、ゲート線３ａからの突出部分によってゲート電極３ｃが形成されている。ここで、薄膜トランジスタ５の能動層を構成する半導体膜５０のうち、ソース側の端部にはソース線６ａから突出したソース電極６ｃが重なっており、ドレイン側の端部には、ソース線６ａおよびソース電極６ｃと同時形成されたドレイン電極６ｂが重なっている。
【００４２】
本形態においては、実施の形態１と違って、ドレイン電極６ｂには、ＩＴＯからなる液晶駆動用の上側電極４７が画素電極として電気的に接続している。
【００４３】
また、本形態でも、ゲート線３ａと並列して容量線３ｂが形成されている点では実施の形態１と同様であるが、本形態では、容量線３ｂの下層にＩＴＯから液晶駆動用の下側電極４６が形成され、この下側電極４６は、対向電極として容量線３ｂに直接、接している。
【００４４】
ここで、上側電極４７は、下側電極４６の略全体に重なっているが、上側電極４７には、ゲート線３ａおよび容量線３ｂが延びている方向に複数のスリット状の開口部４７０が形成されているため、上側電極４７は、下側電極４６の一部に平面的に重なった状態にある。このため、下側電極４６は、平面的には、開口部４７０において上側電極４７から露出した状態にある。
【００４５】
また、上側電極４７は、下側電極４６に対して、後述する層間絶縁膜およびゲート絶縁膜を介して対向している部分で保持容量７を構成している。
【００４６】
このように構成した第１の基板１０のＡ１１−Ｂ１１断面は図６（Ａ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、ＩＴＯ膜によって下側電極４６が形成され、その上層に容量線３ｂが重なるように形成されている。また、容量線３ｂと同一の層間にはゲート線３ａおよびゲート電極３ｃが形成されている。また、ゲート電極３ｃ、ゲート電極３ｃ、および容量線３ｂの表面側を覆うように、シリコン窒化膜などからなるゲート絶縁膜５１が形成されている。ゲート絶縁膜５１の表面のうち、ゲート電極３ｃの上層には、薄膜トランジスタ５の能動層を構成する半導体膜５０（真性のポリシリコン膜）が形成されている。半導体膜５０のうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層５３、およびソース電極６ｃ（ソース線６ａ）がこの順に形成され、ドレイン領域の上層にはオーミックコンタクト層５４、およびドレイン電極６ｂがこの順に形成され、画素スイッチング用の薄膜トランジスタ５が構成されている。
【００４７】
ドレイン電極６ｂの上層側には、ゲート絶縁膜５１および薄膜トランジスタ５を覆うように、パッシベーション膜と称せられる層間絶縁膜８が形成されており、かかる層間絶縁膜８は、シリコン窒化膜などからなる。
【００４８】
層間絶縁膜８の上層には液晶駆動用の上側電極４７が形成され、この上側電極４７は、層間絶縁膜８に形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。また、上側電極４７は、下側電極４６を平面的に重なるように形成され、層間絶縁膜８およびゲート絶縁膜５１を介して下側電極４６に重なる部分で保持容量７を構成している。
【００４９】
ここで、下側電極４６はベタに形成されている一方、上側電極４７には、図５を参照して説明したように、複数のスリット状の開口部４７０が形成されているため、図５のＡ１２−Ｂ１２断面は、図６（Ｂ）に示すように表される。
【００５０】
図６（Ｂ）において、各画素２では、絶縁基板１１から上層に向かって下側電極４６、、ゲート絶縁膜５１、層間絶縁膜８、上側電極４７および配向膜１９がこの順に形成されており、下側電極４６は、上側電極４７の開口部４７０において上側電極４７から露出した状態にある。従って、上側電極４７と下側電極４６とは、上側電極４７の外周縁および開口部４７０の内周縁に沿って対向し、図２に示す液晶容量４を構成している。
【００５１】
また、ソース線６ａが通っている領域では、絶縁基板１１から上層に向かってゲート絶縁膜５１、ソース線６ａ、層間絶縁膜８、配向膜１９がこの順に形成されている。
【００５２】
このように構成したＦＦＳ方式の液晶装置１においても、実施の形態１と同様、下側電極４６と上側電極４７との間に発生した横電界により液晶９が駆動される。
【００５３】
（各層の膜厚、および本形態の主な効果）
また、本形態では、ソース線６ａ、層間絶縁膜８、下側電極４６、上側電極４７の膜厚は以下の条件
ソース線６ａの膜厚＝１６０ｎｍ
層間絶縁膜８の膜厚＝２００ｎｍ
下側電極４６の膜厚＝１００ｎｍ
上側電極４７の膜厚＝１００ｎｍ
に設定されており、下側電極４６の膜厚（１００ｎｍ）と上側電極４７の膜厚（１００ｎｍ）の和（２００ｎｍ）は、ソース線６ａの膜厚（１６０ｎｍ）よりも厚く設定されている。このため、図６（Ｂ）にｈ１１で示すように、上側電極４７の上面は、層間絶縁膜８のうち、第１の配線を覆う部分の上面よりも高い位置にある。
【００５４】
従って、本形態によれば、層間絶縁膜８においてソース線６ａを覆う部分の上面が、上側電極４７の上面よりも低い位置にある。このため、ポリイミド樹脂などにラビング処理を施して配向膜を形成する際、ソース線６ａが形成する段差の影になってラビング処理が適正に行われない領域が発生しにくい。それ故、ソース線６ａの近傍において広い領域で液晶９の配向が乱れるという現象が発生しない。よって、本形態によれば、ソース線６ａと、下側電極４６との間隔（図６（Ｂ）に矢印Ｌ１１で示す寸法）を５μｍまで狭めることができるのに対して、従来のように、層間絶縁膜８においてソース線６ａを覆う部分の上面が、上側電極４７の上面よりも高い位置にあると、ソース線６ａと下側電極４６との間隔（図６（Ｂ）に矢印Ｌ１１で示す寸法）を１２μｍまで広げる必要がある。
【００５５】
［その他の実施の形態］
上記実施の形態１、２では、下側電極１４、４６と上側電極４２、４７の膜厚を同等としたが、例えば、以下の条件
ソース線６ａの膜厚＝１６０ｎｍ
層間絶縁膜８の膜厚＝２００ｎｍ
下側電極４１、４６の膜厚＝８０ｎｍ
上側電極４２、４７の膜厚＝１２０ｎｍ
に設定してもよい。このように条件設定した場合も、下側電極４１、４６の膜厚（８０ｎｍ）と上側電極４２、４７の膜厚（１２０ｎｍ）の和（２００ｎｍ）は、ソース線６ａの膜厚（１６０ｎｍ）よりも厚いため、上側電極４１、４７の上面は、層間絶縁膜８のうち、ソース線６ａを覆う部分の上面よりも高い位置にある。このような条件を例えば、実施の形態２に適用した場合には、ソース線６ａと、下側電極４６との間隔（図６（Ｂ）に矢印Ｌ１１で示す寸法）を、従来の１２μｍから６μｍまで狭めることができるので、画素開口率を向上することができる。
【００５６】
ここで、下側電極４１、４６と上側電極４２、４７の膜厚を相違させるにあたって、例えば、以下の条件
ソース線６ａの膜厚＝１６０ｎｍ
層間絶縁膜８の膜厚＝２００ｎｍ
下側電極４１、４６の膜厚＝１２０ｎｍ
上側電極４２、４７の膜厚＝８０ｎｍ
に示すように、上側電極４２、４７の膜厚を下側電極４１、４６の膜厚よりも薄くすることが好ましい。このように条件設定した場合、下側電極４６の膜厚（１２０ｎｍ）と上側電極４７の膜厚（８０ｎｍ）の和（２００ｎｍ）は、ソース線６ａの膜厚（１６０ｎｍ）よりも厚いため、上側電極４７の上面は、層間絶縁膜８のうち、第１の配線を覆う部分の上面よりも高い位置にある。しかも、上側電極４２、４７の膜厚が下側電極４１、４６の膜厚よりも薄いため、層間絶縁膜８の表面において、上側電極４７に起因する段差を小さくできる。そのため、このような条件を例えば、実施の形態２に適用した場合には、ソース線６ａと、下側電極４６との間隔（図６（Ｂ）に矢印Ｌ１１で示す寸法）を、従来の１２μｍから４μｍまで狭めることができるので、画素開口率を向上することができる。
【００５７】
さらに、上記形態では、ソース線６ａに対して平面的に重なる全ての絶縁膜の厚さの和を、上側電極４７および下側電極４６と平面的に重なる全ての絶縁膜の厚さの和と一定としたが、例えば、上側電極４７および下側電極４６と平面的に重なる全ての絶縁膜の厚さの和を、ソース線６ａに対して平面的に重なる全ての絶縁膜の厚さの和よりも厚くすることにより、上側電極４７の上面を、層間絶縁膜８のうち、ソース線６ａを覆う部分の上面よりも高い位置としてもよい。
【００５８】
また、本発明においてＦＦＳを例に説明したが、実施の形態２においてＶＡＮ液晶を用いても良い。また、上側電極４７のスリット状の開口部４７０を無くして平面状の電極とし、ＴＮ(Twisted Nematic)、ＥＣＢ(Electrically Controlled Birefringence)、ＶＡＮ(Vertical Aligned Nematic)液晶を用いてもよい。また、下側電極をスリット状にしてＩＰＳ液晶を用いても良い。このように特にＦＦＳに限らなくても良い。
【００５９】
［電子機器の実施形態］
図７は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【００６０】
【図１】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１に係る液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】本発明の実施の形態１に係る液晶装置に用いた第１の基板の電気的な構成を示す説明図である。
【図３】本発明の実施の形態１に係る液晶装置に用いた素子基板の画素１つ分およびその周辺部分の平面図である。
【図４】（Ａ）、（Ｂ）は、図３のＡ１−Ｂ１断面図、およびＡ２−Ｂ２断面図である。
【図５】本発明の実施の形態２に係る液晶装置に用いた素子基板の画素１つ分およびその周辺部分の平面図である。
【図６】（Ａ）、（Ｂ）は、図５のＡ１１−Ｂ１１断面図、およびＡ１２−Ｂ１２断面図である。
【図７】本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示す説明図である。
【図８】従来の液晶装置に用いた素子基板の断面図である。
【符号の説明】
【００６１】
１  液晶装置、２  画素、３ａ  ゲート線（第２の配線／走査線）、３ｂ  容量線、４  液晶容量、５  薄膜トランジスタ（画素スイッチング素子）、６ａ  ソース線（第１の配線／データ線）、７  保持容量、８  層間絶縁膜、９  液晶、１０  第１の基板（素子基板）、２０  第２の基板（対向基板）、４１、４６  下側電極、４２、４７  上側電極、４２０、４７０  開口部
【図１】
2007057752.tif 000003
【図２】
2007057752.tif 000004
【図３】
2007057752.tif 000005
【図４】
2007057752.tif 000006
【図５】
2007057752.tif 000007
【図６】
2007057752.tif 000008
【図７】
2007057752.tif 000009
【図８】
2007057752.tif 000010