(57)【要約】【課題】Ｐチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減できるようにした半導体装置及びその製造方法を提供する。【解決手段】Ｐ型基板１にＰチャネル型トレンチゲートＭＯＳを有する半導体装置であって、Ｐ型基板１の主表面に設けられたＰ型ドリフト層２と、Ｐ型ドリフト層２上に設けられたＮ型ボディ領域３と、Ｎ型ボディ領域３に設けられ、少なくとも底面の一部がＰ型ドリフト層２に達するトレンチ６と、トレンチ６の側壁および底面に設けられたゲート絶縁膜７と、ゲート絶縁膜７上に設けられ、トレンチ６を埋め込むポリシリコン８と、トレンチ６に隣接してＮ型ボディ領域３内に設けられたＰ型のソース領域４等を含む。Ｐ型基板１の主表面は（１１１）又は（１１０）であり、トレンチ６の側壁（即ち、チャネル形成面）は｛１１０｝となっている。【選択図】  図２
2007149745.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にＰチャネルのトレンチゲート型トランジスタを有する半導体装置であって、
前記半導体基板の表面に設けられた第１のＰ型半導体層と、
前記第１のＰ型半導体層上に設けられたＮ型半導体層と、
前記Ｎ型半導体層に設けられ、少なくとも底面の一部が前記第１のＰ型半導体層に達するトレンチと、
前記トレンチの側壁および前記底面に設けられた絶縁膜と、
前記絶縁膜上に設けられ、前記トレンチを埋め込む導電体と、
前記トレンチに隣接して前記Ｎ型半導体層内に設けられた第２のＰ型半導体層とを備え、
前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、
前記半導体基板の前記表面の面方位は（１１１）で、且つ前記トレンチの前記側壁の面方位は｛１１０｝である、ことを特徴とする半導体装置。
【請求項２】
前記絶縁膜のうちの前記側壁に設けられた部分の平面視での形状は六角形である、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板にＰチャネルのトレンチゲート型トランジスタを有する半導体装置であって、
前記半導体基板の表面に設けられた第１のＰ型半導体層と、
前記第１のＰ型半導体層上に設けられたＮ型半導体層と、
前記Ｎ型半導体層に設けられ、少なくとも底面の一部が前記第１のＰ型半導体層に達するトレンチと、
前記トレンチの側壁および前記底面に設けられた絶縁膜と、
前記絶縁膜上に設けられ、前記トレンチを埋め込む導電体と、
前記トレンチに隣接して前記Ｎ型半導体層内に設けられた第２のＰ型半導体層とを備え、
前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、
前記半導体基板の前記表面の面方位は（１１０）で、且つ前記トレンチの前記側壁の面方位は｛１１０｝である、ことを特徴とする半導体装置。
【請求項４】
半導体基板にＰチャネルのトレンチゲート型トランジスタを形成する半導体装置の製造方法であって、
前記半導体基板の表面に第１のＰ型半導体層を形成する工程と、
前記第１のＰ型半導体層上にＮ型半導体層を形成する工程と、
前記Ｎ型半導体層にトレンチを形成して、少なくともその底面の一部を前記第１のＰ型半導体層に到達させる工程と、
前記トレンチの側壁および前記底面に絶縁膜を形成する工程と、
前記絶縁膜上に導電体を形成して前記トレンチを埋め込む工程と、
前記トレンチと隣接するように前記Ｎ型半導体層内に第２のＰ型半導体層を形成する工程と、を備え、
前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、
前記第１のＰ型半導体層を形成する工程では、前記半導体基板として前記表面の面方位が（１１１）のものを使用し、
前記トレンチを形成する工程では、当該トレンチの前記側壁の面方位が｛１１０｝となるように前記Ｎ型半導体層をエッチングする、ことを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板にＰチャネルのトレンチゲート型トランジスタを形成する半導体装置の製造方法であって、
前記半導体基板の表面に第１のＰ型半導体層を形成する工程と、
前記第１のＰ型半導体層上にＮ型半導体層を形成する工程と、
前記Ｎ型半導体層にトレンチを形成して、少なくともその底面の一部を前記第１のＰ型半導体層に到達させる工程と、
前記トレンチの側壁および前記底面に絶縁膜を形成する工程と、
前記絶縁膜上に導電体を形成して前記トレンチを埋め込む工程と、
前記トレンチと隣接するように前記Ｎ型半導体層内に第２のＰ型半導体層を形成する工程と、を備え、
前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、
前記第１のＰ型半導体層を形成する工程では、前記半導体基板として前記表面の面方位が（１１０）のものを使用し、
前記トレンチを形成する工程では、当該トレンチの前記側壁の面方位が｛１１０｝となるように前記Ｎ型半導体層をエッチングする、ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、Ｐチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減できるようにしたものである。
【背景技術】
【０００２】
ウエハ主表面をチャネルとするプレーナー型ＭＯＳＦＥＴ（ＭＯＳ）やウエハに形成したトレンチの側壁面をチャネルとするトレンチゲート型ＭＯＳＦＥＴ（トレンチゲートＭＯＳ）において、オン抵抗を下げることが消費電力の低下・発熱の抑制になる。しかしながら、オン抵抗を下げるために、例えばゲート酸化膜の薄膜化・拡散抵抗の低抵抗化等を行うと、それに付随して耐圧も下がってしまうため、拡散抵抗の低抵抗化等には耐圧設計上の制限がある。
【０００３】
一方、耐圧を下げずにオン抵抗を下げる手段として、移動度の高い面方位や電流方向を利用する方法が考えられる（例えば、非特許文献１参照。）。この非特許文献１には、Ｎチャネル型ＭＯＳでは、チャネル形成面が｛１００｝のときキャリアの移動度が最大であることが記されている。また、Ｐチャネル型ＭＯＳでは、チャネル形成面が｛１１０｝で電流方向が＜１１０＞のときキャリアの移動度が最大であること、およびチャネル形成面が｛１１０｝では移動度が電流方向に依存することが記されている。
【０００４】
また、特許文献１には、Ｎチャネル型トレンチゲートＭＯＳで、チャネル形成面が｛１００｝のときキャリアである電子の移動度高いことが記されている。なお、特許文献２には、トレンチゲートＭＯＳのトレンチを平面視で六角形パターンに形成すること、及びその効果（ゲート幅を大きくとれること。）が記されている。
ここで本願における結晶の面方位・方向の表記について説明する。ある特定の結晶面方位をミラー指数（ｈｋｌ）で表す。また（ｈｋｌ）面に等価な面の集合全体あるいは一部分を｛ｈｋｌ｝で、（ｈｋｌ）面に垂直な方向を＜ｈｋｌ＞でそれぞれ表記する。
【０００５】
【特許文献１】特開２００２−２３１９４８号公報
【特許文献２】米国特許第５，００８，７２５号
【非特許文献１】Ｔ．  Ｓａｔｏ，  Ｙ．  Ｔａｋｅｉｓｈｉ，  Ｈ．  Ｈａｒａ  ａｎｄ  Ｙ．  Ｏｋａｍｏｔｏ：  Ｐｈｙｓ．  Ｒｅｖ．，  Ｂ４，  １９５０  （１９７１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に、半導体装置の製造工程では、基板表面の面方位が（１００）のウエハ（以下、単に「（１００）ウエハ」という。）を用いている。このようなウエハを用いて、ウエハ裏面にドレイン電極を接続するトレンチゲートＭＯＳを形成した場合、電流は基板表面と裏面との間で流れるので、電流方向は＜１００＞（即ち、（１００）面を通る垂線の方向）となる。それゆえ、（１００）ウエハを用いてＰチャネル型トレンチゲートＭＯＳを形成する場合は、チャネル形成面（即ち、チャネル形成領域）であるトレンチ側壁を正孔の移動度が高い｛１１０｝面とした場合でも、電流方向は＜１００＞となるので、結果的移動度が低く抑えられてしまうという問題があった。
本発明は、このような事情に鑑みてなされたものであって、Ｐチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減できるようにした半導体装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
〔発明１〕  上記目的を達成するために、発明１の半導体装置は、半導体基板にＰチャネルのトレンチゲート型トランジスタを有する半導体装置であって、前記半導体基板の表面に設けられた第１のＰ型半導体層と、前記第１のＰ型半導体層上に設けられたＮ型半導体層と、前記Ｎ型半導体層に設けられ、少なくとも底面の一部が前記第１のＰ型半導体層に達するトレンチと、前記トレンチの側壁および前記底面に設けられた絶縁膜と、前記絶縁膜上に設けられ、前記トレンチを埋め込む導電体と、前記トレンチに隣接して前記Ｎ型半導体層内に設けられた第２のＰ型半導体層とを備え、前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、前記半導体基板の前記表面の面方位は（１１１）で、且つ前記トレンチの前記側壁の面方位は｛１１０｝である、ことを特徴とするものである。
このような構成であれば、チャネル形成領域を流れる電流の方向は基板表面の面方位である（１１１）面を通る垂線の方向、即ち、＜１１１＞となる。また、チャネル形成領域の面方位は｛１１０｝である。従って、従来例と比べて、チャネル形成領域におけるキャリアの移動度を高くすることができる。
【０００８】
〔発明２〕  発明２の半導体装置は、発明１の半導体装置において、前記絶縁膜のうちの前記側壁に設けられた部分の平面視での形状は六角形である、ことを特徴とするものである。
このような構成であれば、平面視による単位面積当たりのトランジスタのゲート幅を大きくとることできるので、チャネル形成領域を上下方向から挟んだソース、ドレイン間に大電流を流す点で有利である。また、トレンチの側壁全ての面方位が｛１１０｝で構成されるため、上記絶縁膜を熱酸化で形成する場合でもその厚さを均等にすることができる。
【０００９】
〔発明３〕  発明３の半導体装置は、半導体基板にＰチャネルのトレンチゲート型トランジスタを有する半導体装置であって、前記半導体基板の表面に設けられた第１のＰ型半導体層と、前記第１のＰ型半導体層上に設けられたＮ型半導体層と、前記Ｎ型半導体層に設けられ、少なくとも底面の一部が前記第１のＰ型半導体層に達するトレンチと、前記トレンチの側壁および前記底面に設けられた絶縁膜と、前記絶縁膜上に設けられ、前記トレンチを埋め込む導電体と、前記トレンチに隣接して前記Ｎ型半導体層内に設けられた第２のＰ型半導体層とを備え、前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、前記半導体基板の前記表面の面方位は（１１０）で、且つ前記トレンチの前記側壁の面方位は｛１１０｝である、ことを特徴とするものである。
このような構成であれば、チャネル形成領域を流れる電流の方向は基板表面の面方位である（１１０）面を通る垂線の方向、即ち、＜１１０＞となる。また、チャネル形成領域の面方位は｛１１０｝である。従って、発明１と比べて、チャネル形成領域におけるキャリアの移動度を高くすることができる。
【００１０】
〔発明４〕  発明４の半導体装置の製造方法は、半導体基板にＰチャネルのトレンチゲート型トランジスタを形成する半導体装置の製造方法であって、前記半導体基板の表面に第１のＰ型半導体層を形成する工程と、前記第１のＰ型半導体層上にＮ型半導体層を形成する工程と、前記Ｎ型半導体層にトレンチを形成して、少なくともその底面の一部を前記第１のＰ型半導体層に到達させる工程と、前記トレンチの側壁および前記底面に絶縁膜を形成する工程と、前記絶縁膜上に導電体を形成して前記トレンチを埋め込む工程と、前記トレンチと隣接するように前記Ｎ型半導体層内に第２のＰ型半導体層を形成する工程と、を備え、前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、前記第１のＰ型半導体層を形成する工程では、前記半導体基板として前記表面の面方位が（１１１）のものを使用し、前記トレンチを形成する工程では、当該トレンチの前記側壁の面方位が｛１１０｝となるように前記Ｎ型半導体層をエッチングする、ことを特徴とするものである。
【００１１】
ここで、「半導体基板」は、例えばシリコンからなるウエハである。また、発明４において「トレンチの側壁の面方位が｛１１０｝となるようにＮ型半導体層をエッチングする」方法としては、例えば、表面（スライス面）の面方位が（１１１）で、且つオリエンテーションフラットの面方位が（１１−２）のウエハを用意し、このウエハ上のＮ型半導体層にトレンチを形成する方法がある。
発明４の半導体装置の製造方法によれば、チャネル形成領域の面方位が｛１１０｝で、チャネル形成領域を流れる電流の方向が＜１１１＞であるＰチャネルのトレンチゲート型トランジスタを形成することができるので、従来例と比べて、チャネル形成領域におけるキャリアの移動度を高くすることができる。
【００１２】
〔発明５〕  発明５の半導体装置の製造方法は、半導体基板にＰチャネルのトレンチゲート型トランジスタを形成する半導体装置の製造方法であって、前記半導体基板の表面に第１のＰ型半導体層を形成する工程と、前記第１のＰ型半導体層上にＮ型半導体層を形成する工程と、前記Ｎ型半導体層にトレンチを形成して、少なくともその底面の一部を前記第１のＰ型半導体層に到達させる工程と、前記トレンチの側壁および前記底面に絶縁膜を形成する工程と、前記絶縁膜上に導電体を形成して前記トレンチを埋め込む工程と、前記トレンチと隣接するように前記Ｎ型半導体層内に第２のＰ型半導体層を形成する工程と、を備え、前記トレンチの前記Ｎ型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、前記第１のＰ型半導体層を形成する工程では、前記半導体基板として前記表面の面方位が（１１０）のものを使用し、前記トレンチを形成する工程では、当該トレンチの前記側壁の面方位が｛１１０｝となるように前記Ｎ型半導体層をエッチングする、ことを特徴とするものである。
【００１３】
ここで、発明５において「トレンチの側壁の面方位が｛１１０｝となるようにＮ型半導体層をエッチングする」方法としては、例えば、表面（スライス面）の面方位が（１１０）で、且つオリエンテーションフラットの面方位が（−１１０）のウエハを用意し、このウエハ上のＮ型半導体層にトレンチを形成する方法がある。
発明５の半導体装置の製造方法によれば、チャネル形成領域の面方位が｛１１０｝で、チャネル形成領域を流れる電流の方向が＜１１０＞であるＰチャネルのトレンチゲート型トランジスタを形成することができるので、発明４と比べて、チャネル形成領域におけるキャリアの移動度を高くすることができる。
【発明の効果】
【００１４】
本発明によれば、Ｐチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の実施形態に係る半導体装置及びその製造方法について説明する。
図１は、Ｐチャネルプレーナー型ＭＯＳ（ゲート長Ｌ／ゲート幅Ｗ＝１００μｍ／１００μｍ）におけるキャリアの移動度（μ０）と、電流方向（Ｓ／Ｄ方向）との関係を表した実測結果である。図１の電流方向の角度は＜１００＞を０°と定義した。＜１００＞＝０°、＜１１１＞≒５４．７°、＜１１０＞＝９０°である。
【００１６】
本発明者は、このような測定を、チャネル形成面が｛１００｝の場合と｛１１０｝の場合とに分けて行った。そして、その結果から、本発明者は、Ｐチャネル型ＭＯＳにおいて、「全ての電流方向においてチャネル形成面が｛１００｝より｛１１０｝の方がより移動度が高い」ことと、「チャネル形成面が｛１１０｝の場合には、チャネル形成面におけるキャリアの移動度は電流方向に依存し、電流方向が＜１００＞の場合と比べて、電流方向が＜１１１＞の場合はその移動度は１．３倍程度に、電流方向が＜１１０＞の場合はその移動度は１．６倍程度、それぞれ高くなる」ことを明らかにした。以上はＰチャネルプレーナー型ＭＯＳの実測結果である。プレーナー型ＭＯＳでは、ウエハの面方位とチャネル形成面の面方位とが同じであり、マスクデザインの変更によって電流方向を所望の方向に決定できる。
【００１７】
ここで、本発明者は、従来（１００）ウエハにのみ形成されてきたＰチャネル型トレンチゲートＭＯＳにおいても、「チャネル形成面の面方位」と「電流方向」の両方を上記実測で得られた好適値にそれぞれ設定すれば、移動度を高めることが可能であることに気が付いた。そして、本発明者は「電流方向」を好適値に設定するためにウエハ表面の面方位を選択することと、「チャネル形成面の面方位」を好適値に設定するためにウエハ表面の面方位とオリエンテーションフラットの面方位との組合せを選択することとを考え付いた。
【００１８】
図１の実測結果をＰチャネル型トレンチゲートＭＯＳに当てはめて考えてみると、トレンチゲートＭＯＳでは電流は半導体基板の表面側から裏面側（又は、裏面側から表面側）へ流れるので、電流方向は基板表面を通る垂線の方向となる。具体的には、表面の面方位が（１００）、（１１１）、（１１０）の半導体基板に形成されたトレンチゲートＭＯＳの場合、それぞれの電流方向は＜１００＞、＜１１１＞、＜１１０＞になる。＜１００＞とは（１００）面を通る垂線の方向（即ち、（１００）面と垂直に交わる方向）のことであり、＜１１１＞とは（１１１）面を通る垂線の方向のことであり、＜１１０＞とは（１１０）面を通る垂線の方向のことである。
【００１９】
図１において、チャネル形成面が｛１１０｝で電流方向が＜１００＞、＜１１１＞、＜１１０＞のときの移動度は図中のＡ、Ｂ、Ｃにそれぞれ相当する。図１から、チャネル形成面が｛１１０｝のＰチャネル型トレンチゲートを作成する場合、（１００）基板で形成したＡ（即ち、チャネル形成面が｛１１０｝で電流方向が＜１００＞）に比較して、（１１０）基板で形成したＢ（即ち、チャネル形成面が｛１１０｝で電流方向が＜１１１＞）では１．３倍程度、Ｃ（即ち、チャネル形成面が｛１１０｝で電流方向が＜１１０＞）では１．６倍程度移動度が高くなることが期待できる。
【００２０】
（第１実施形態）
図２は、本発明の実施の形態に係る半導体装置の構成例を示す断面図である。図２に示すように、この半導体装置は、Ｐ型の半導体基板（以下、単に「Ｐ型基板」という。）１にＰチャネル型トレンチゲートＭＯＳを有する半導体装置であって、Ｐ型基板１の主表面に設けられたＰ型ドリフト層２と、Ｐ型ドリフト層２上に設けられたＮ型ボディ領域３と、Ｎ型ボディ領域３に設けられ、少なくとも底面の一部がＰ型ドリフト層２に達するトレンチ６と、トレンチ６の側壁および底面に設けられたゲート絶縁膜７と、ゲート絶縁膜７上に設けられ、トレンチ６を埋め込むポリシリコン８と、トレンチ６に隣接してＮ型ボディ領域３内に設けられたＰ型のソース領域４と、Ｎ型のボディコンタクト領域５と、層間絶縁膜９と、アルミニウム等からなる配線層１０と、を含んだ構成となっている。
【００２１】
このＰチャネル型トレンチゲートＭＯＳでは、Ｐ型ドリフト層２がドレイン領域であり、トレンチ６の（Ｎ型ボディ領域３からなる）側壁がチャネル形成面である。また、このＰチャネル型トレンチゲートＭＯＳでは、Ｐ型基板１の主表面（即ち、スライス面）は（１１１）であり、トレンチ６の側壁（即ち、チャネル形成面）は｛１１０｝となっている。
【００２２】
図３（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す工程図である。次に、図２に示した半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、スライス面が（１１１）面であるＰ型基板１に、ボロン濃度８Ｅ１５〔ｃｍ−３〕のＰ型ドリフト層２を８〔μｍ〕エピタキシャル成長させる。ドーズ量１Ｅ１４〔ｃｍ−２〕のＰ＋をイオン注入した後、１１００〔℃〕で４００分のアニールを行い、Ｎ型ボディ領域３を形成させる。ここで用いるＰ型基板１は裏面側にドレインを接続するため、低抵抗であることが好ましい。
【００２３】
次に、図３（ｂ）に示すように、ゲート領域をドライエッチングにて深さ２〔μｍ〕のトレンチ６を形成する。例えば、図４（ａ）に示すような面方位の関係（即ち、スライス面が（１１１）で、且つ、オリエンテーションフラットが（１１−２））でストライプパターン１ａが浮き出るようにトレンチを形成すれば、二対のトレンチ側壁のうち幅の大きい方（即ち、主なるチャネル形成面）が｛１１０｝面で構成される。
【００２４】
なお、ここで示す図４（ａ）の面方位の関係は一例であり、とくに図４（ａ）のようにオリエンテーションフラットの面方位を（１１−２）に限定する必要はない。本発明では、トレンチの側壁が｛１１０｝になるようにトレンチを形成しさえすればよい。ただしトレンチ形成時のマスク合わせの観点からトレンチとオリエンテーションフラットを垂直または並行に設定することが好ましい。
【００２５】
図３（ｂ）に戻って、トレンチ６を形成した後、９５０〔℃〕で２５分の熱酸化を行い、７０〔ｎｍ〕のゲート絶縁膜７を形成させる。ゲート絶縁膜７を熱酸化で形成すると、酸化レートの違いからトレンチ側壁よりトレンチ底面が酸化膜を厚くできる。底面の酸化膜が厚いほど、耐圧や寄生容量の観点から都合がよい。そのため、ゲート絶縁膜７の形成はＣＶＤやプラズマ酸化等より熱酸化であるほうがよい。
次に図３（ｃ）に示すように、シランを原料とした低圧ＣＶＤ法により、リン濃度１Ｅ２０〔ｃｍ−３〕のポリシリコン８を７００〔ｎｍ〕堆積させる。１０００〔℃〕のアニールを２分行う。
【００２６】
次に図３（ｄ）に示すように、全面のポリシリコンをエッチングし、基板表面の酸化膜をエッチングする。フォトリソグラフィーにより、ソース領域４にＢＦ２＋をドーズ量１Ｅ１５〔ｃｍ−２〕でイオン注入する。同様にボディコンタクト領域５にＡｓ＋をドーズ量１Ｅ１６〔ｃｍ−２〕でイオン注入する。ここまでの工程で形成されたＰチャネル型トレンチゲートＭＯＳの平面構造を図５（ａ）に示す。図中のｘ部分ではトレンチの側壁は｛１１２｝面であり、図中のｙ部分ではトレンチの側壁は｛１１０｝である。ｘ部分及びｙ部分の長さの比率は特に制限しないが、ｘよりｙを長くした方が移動度の面異方性の点から好ましい。
【００２７】
次に、図２に示したように、層間絶縁膜９を１０００〔ｎｍ〕堆積させる。フォトリソグラフィーにより、フォトレジストをソース領域とボディコンタクト領域を開口させ、絶縁膜をドライエッチングにて、ソースコンタクトを形成する。最後にアルミニウムをスパッタし配線層１０を形成させる。これにより、チャネル形成面が｛１１０｝で電流方向が＜１１１＞であるＰチャネル型トレンチゲートＭＯＳを完成させる。
【００２８】
このように、本発明の第１実施形態に係る半導体装置の製造方法によれば、チャネル形成面での電流方向は基板表面の面方位である（１１１）面を通る垂線の方向、即ち、＜１１１＞となる。また、チャネル形成面の面方位は｛１１０｝である。図１で明らかにしたように、チャネル形成面を｛１１０｝にした場合、チャネル形成面での電流方向が＜１００＞の場合よりも＜１１１＞の場合の方がキャリアである正孔の移動度は高くなるので、オン抵抗を低くすることが可能である。
【００２９】
（第２実施形態）
第１実施形態では、図４（ａ）に示したようにトレンチ６を形成する際に、ストライプパターン１ａが浮き出るようにトレンチを形成する場合について説明した。しかしながら、トレンチ形成パターンはストライプ状に限定されるものではなく、その他の形状であっても良い。
例えば、図４（ａ）に示したような面方位の関係（即ち、スライス面が（１１１）で、且つ、オリエンテーションフラットが（１１−２））を維持しつつ、図４（ｂ）に示すように、六角形パターン２ａが浮き出るようにトレンチを形成してもよい。図５（ｂ）は、第２実施形態に係るＰチャネル型トレンチゲートＭＯＳの平面構造の一例を示す図である。図５（ｂ）に示すように、ゲート絶縁膜７のうちのトレンチ側壁に形成された部分の平面視での形状は六角形となっている。また、図５（ｂ）中のｘ，ｙ，ｚはそれぞれトレンチ幅を示す。各々のトレンチ幅の比率は特に制限しないが、全て等しい場合が最も効率良く敷き詰められるため好ましい。
【００３０】
このような六角形パターンを有するＰチャネル型トレンチゲートＭＯＳでは、六面全てのチャネル形成面が｛１１０｝で電流方向が＜１１１＞になる。六角形パターンは単位面積当りのゲート長がストライプパターンより大きくとれるという利点がある。また、（１１１）基板の結晶は六回対称性であるため六角形パターンに都合がよい。例えばトレンチの側壁の六面がすべて等価であるため、酸化膜を熱酸化で形成しても六面の膜厚が均等に形成される。
なお、この第２実施形態において、トレンチ形成パターン以外の他の構成は、第１実施形態と同じであるため、その重複する説明は省略する。
【００３１】
（第３実施形態）
第３実施形態では、Ｐ型基板の主表面の面方位が（１１０）で、チャネル形成面の面方位が（１１０）であるＰチャネル型トレンチゲートＭＯＳについて述べる。この第３実施形態は、第１実施形態と比較して、使用するＰ型基板１の主表面の面方位と、そのオリエンテーションフラットの面方位とが異なる。その他の構成は、第１実施形態と同じであるため、第１実施形態と重複する説明は省略する。
【００３２】
図４（ｃ）は、第３実施形態に係る面方位の関係の一例を示す平面図である。
この第３実施形態では、図４（ｃ）に示す面方位の関係（即ち、スライス面が（１１０）で、且つ、オリエンテーションフラットが（−１１０））で、同図に示すようなストライプパターン３ａが浮き出るようにトレンチを形成する。このような面方位の関係を前提に、図３（ｂ）に示したトレンチ６を形成した場合、トレンチ６の側壁は｛１１０｝面で構成される。
【００３３】
また、主表面の面方位が（１１０）であるＰ型基板１にトレンチゲートＭＯＳを形成した場合、チャネル形成面での電流方向は＜１１０＞となる。従って、チャネル形成面が｛１１０｝で電流方向が＜１１０＞であるＰチャネル型トレンチゲートＭＯＳを形成することができる。
図１で明らかにしたように、チャネル形成面を｛１１０｝にした場合、チャネル形成面での電流方向が＜１１１＞の場合よりも＜１１０＞の場合の方がキャリアである正孔の移動度はより高くなるので、オン抵抗をより低くすることが可能である。
【００３４】
この実施の形態では、Ｐ型基板１が本発明の「半導体基板」に対応し、Ｐ型ドリフト層２が本発明の「第１のＰ型半導体層」に対応している。また、Ｎ型ボディ３が本発明の「Ｎ型半導体層」に対応し、ソース領域４が本発明の「第２のＰ型半導体層」に対応している。さらに、ゲート絶縁膜７が本発明の「絶縁膜」に対応し、ポリシリコン８が本発明の「導電体」に対応している。
【図面の簡単な説明】
【００３５】
【図１】Ｐチャネル型トレンチゲートＭＯＳにおけるキャリアの移動度と、電流方向（Ｓ／Ｄ方向）との関係をシミュレーションした結果を示す図。
【図２】実施の形態に係る半導体装置の構成例を示す断面図。
【図３】実施の形態に係る半導体装置の製造方法を示す工程図。
【図４】第１、第２及び第３実施形態に係る面方位の関係の一例を示す概念図。
【図５】Ｐチャネル型トレンチゲートＭＯＳの平面構造の一例を示す図。
【符号の説明】
【００３６】
１  Ｐ型基板
２  Ｐ型ドリフト層
３  Ｎ型ボディ
４  ソース領域
５  ボディコンタクト領域
６  トレンチ
７  ゲート絶縁膜
８  ポリシリコン
９  層間絶縁膜
１０  配線層
【図１】
2007149745.tif 000003
【図２】
2007149745.tif 000004
【図３】
2007149745.tif 000005
【図４】
2007149745.tif 000006
【図５】
2007149745.tif 000007