(57)【要約】【課題】空間を有する微小構造体、当該微小構造体を制御する電気回路等を同一基板上に備えた半導体装置を作製することは難しかった。【解決手段】半導体装置が有する微小構造体は、金属元素を用いて熱結晶化又はレーザ結晶化された多結晶シリコンを有する構造層を形成し低温プロセスで作製することにより、微小構造体、当該微小構造体を制御する電気回路を同一基板上に備えることができる。電気回路には、アンテナによる無線通信を行う無線通信回路が挙げられる。【選択図】図５
2007021713.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に、微小構造体、および電気回路を有し、
前記微小構造体および前記電気回路上に設けられたアンテナを有し、
前記アンテナおよび前記微小構造体はそれぞれ前記電気回路と電気的に接続され、
前記微小構造体は、構造層と、前記構造層と前記絶縁表面との間に形成され、且つ前記構造層を可動させるための空間とを有し、
前記構造層は、金属元素を用いて熱結晶化またはレーザ結晶化された多結晶シリコンを有し、
前記電気回路は前記多結晶シリコンを半導体素子として有することを特徴とする半導体装置。
【請求項２】
絶縁表面上に、微小構造体、および電気回路を有し、
前記微小構造体および前記電気回路上に設けられたアンテナを有し、
前記アンテナおよび前記微小構造体はそれぞれ前記電気回路と電気的に接続され、
前記微小構造体は、導電性を有する下部層と、前記下部層上に設けられた構造層と、前記下部層と前記構造層との間に形成され、且つ前記構造層を可動させるための空間とを有し、
前記下部層、または前記構造層の一方は、金属元素を用いて熱結晶化またはレーザ結晶化された多結晶シリコンを有し、
前記電気回路は前記多結晶シリコンを半導体素子として有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記下部層は、
前記金属元素、前記金属元素の化合物、前記金属元素とシリコンとからなるシリサイド、または不純物を有するシリコンを含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記構造層は、前記多結晶シリコンと、非晶質シリコンとの積層構造を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記構造層は、前記多結晶シリコンと、シリコンと前記金属元素とからなるシリサイドとの積層構造を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一において、
前記構造層は、前記多結晶シリコンと、非晶質シリコンと、シリコンと前記金属元素とからなるシリサイドの積層構造を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項３のいずれか一において、
前記構造層は、同一層において前記多結晶シリコンを有する領域と、非晶質シリコンを有する領域とを含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項３のいずれか一において、
前記構造層は、同一層において前記多結晶シリコンを有する領域と、シリコンと前記金属元素とからなるシリサイドを有する領域とを含むことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項３のいずれか一において、
前記構造層は、同一層において前記多結晶シリコンを有する領域と、非晶質シリコンを有する領域と、シリコンと前記金属元素とからなるシリサイドを有する領域とを含むことを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記金属元素は、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、及びＡｕのいずれか１つ又は複数であることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記アンテナは前記電気回路の前記半導体素子と電気的に接続されていることを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記絶縁表面と対向する側に対向基板を有し、
前記微小構造体上の保護層は、前記対向基板の前記微小構造体が設けられていない領域に設けられていることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、
前記微小構造体は、前記構造層と前記絶縁表面との間に第１の空間が設けられ、前記構造層と、前記構造層上に設けられた層との間に第２の空間が設けられ、
前記第１の空間と、前記第２の空間とは重なっていることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一において、
前記多結晶シリコンは、上面から見て角の丸い多角形状にパターニングされていることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項２３のいずれか一において、
前記多結晶シリコンは、断面がテーパー角を有するように形成されていることを特徴とする半導体装置。
【請求項１６】
絶縁表面上の第１の領域のみに第１の犠牲層を形成し、
前記第１の領域の前記第１の犠牲層上、および第２の領域にシリコンを有する層を形成し、
前記シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、
前記結晶化されたシリコンを有する層をパターニングして、前記第１の領域に構造層、および第２の領域に半導体層を形成し、
前記構造層および前記半導体層上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、第１の導電層を形成し、
前記第１の導電層をパターニングして、前記第２の領域にゲート電極を形成し、
前記第１の犠牲層をエッチングにより除去し、前記絶縁表面と前記構造層との間に空間を形成することを特徴とする半導体装置の作製方法。
【請求項１７】
絶縁表面上の第１の領域のみに第１の犠牲層を形成し、
前記第１の領域の前記第１の犠牲層上、および第２の領域にシリコンを有する層を形成し、
前記シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、
前記結晶化したシリコンを有する層をパターニングして、前記第１の領域に構造層、および第２の領域に半導体層を形成し、
前記構造層および前記半導体層上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、第１の導電層を形成し、
前記第１の導電層をパターニングして、前記第１の領域に第２の犠牲層、および前記第２の領域にゲート電極を形成し、
前記第２の犠牲層およびゲート電極上に、第２の絶縁層を形成し、
前記第２の領域において前記第２の絶縁層に、第１のコンタクトホールを形成し、
前記第１のコンタクトホールおよび前記第２の絶縁層上に第２の導電層を形成し、
前記第２の導電層をパターニングして、前記第１の領域の構造層と前記第２の領域の半導体層を電気的に接続する配線を形成し、
前記第２の絶縁層に、前記第１の犠牲層および前記第２の犠牲層の一部を露出する第２のコンタクトホールを形成し、
前記第２のコンタクトホールを介してエッチング剤を導入し、前記第１の犠牲層および前記第２の犠牲層をエッチングにより除去し、前記絶縁表面と前記構造層との間の第１の空間、および前記構造層と前記第２の絶縁層との間の第２の空間を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１６または請求項１７において、
前記絶縁表面上に、前記構造層の可動を制御するための電圧が印加される第１の導電層を形成し、
前記第１の導電層上に、前記第１の犠牲層を形成することを特徴とする半導体装置の作製方法。
【請求項１９】
絶縁表面上の第１の領域および第２の領域にシリコンを有する層を形成し、
前記シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、
前記結晶化したシリコンを有する層をパターニングして、前記第１の領域に下部層として、前記金属元素と前記シリコンとからなるシリサイドを形成し、および前記第２の領域に半導体層を形成し、
前記第１の領域において、前記下部層上に第３の犠牲層を形成し、
前記第１の領域および前記第２の領域において、前記下部層および前記半導体層上に第１の絶縁層を形成し、
前記第１の領域において、前記第３の犠牲層上に第１の導電層を形成し
前記第１の導電層をパターニングして、前記第１の領域に構造層、および前記第２の領域にゲート電極を形成し、
前記第３の犠牲層をエッチングにより除去し、前記下部層と前記構造層との間に第３の空間を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
絶縁表面上の第１の領域および第２の領域にシリコンを有する層を形成し、
前記シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、
前記結晶化したシリコンを有する層をパターニングして、前記第１の領域に下部層として、前記金属元素と前記シリコンとからなるシリサイドを形成し、および前記第２の領域に半導体層を形成し、
前記第１の領域および前記第２の領域において、前記下部層および前記半導体層上に第１の絶縁層を形成し、
前記第１の領域において、前記第１の絶縁層上に第３の犠牲層を形成し、
前記第１の領域および前記第２の領域において、前記絶縁層および前記第３の犠牲層上に第３の導電層と第４の導電層を積層して形成し、
前記第３の導電層および前記第４の導電層をパターニングすることで、前記第１の領域において構造層と第４の犠牲層を形成し、および前記第２の領域においてゲート電極を形成し、
前記第１の領域および前記第２の領域において、前記第４の犠牲層およびゲート電極上に第２の絶縁層を形成し、
前記第２の絶縁層に、第１のコンタクトホールを形成し、
前記第１の領域および前記第２の領域において、前記第２の絶縁層上および前記第１のコンタクトホールに第２の導電層を形成し、
前記第２の導電層をパターニングして、前記第１の領域の前記構造層と前記第２の領域の前記半導体層とを電気的に接続する配線を形成し、
前記第３の犠牲層および前記第４の犠牲層の一部が露出するよう、前記第２の絶縁層に第２のコンタクトホールを形成し、
前記第２のコンタクトホールを介してエッチング剤を導入し、前記第３の犠牲層および前記第４の犠牲層をエッチングにより除去し、前記構造層が接する第３の空間および第２の空間をそれぞれ形成することを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１６乃至請求項２０のいずれか一において、
前記シリコンを有する層は、多結晶シリコン、非晶質シリコン、および前記金属元素とシリコンとからなるシリサイドより選択される１つまたは複数を積層して形成することを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１６乃至請求項２０のいずれか一において、
前記シリコンを有する層は、非晶質シリコン上に選択的に金属元素を添加し、前記金属元素を添加した領域にレーザを照射して結晶化して形成することを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１６乃至請求項２０のいずれか一において、
前記シリコンを有する層は、
非晶質シリコン上部に金属元素を添加し結晶化して形成することを特徴とする半導体装置の作製方法。
【請求項２４】
請求項１６乃至請求項２３のいずれか一において、
前記金属元素は、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、及びＡｕのいずれか１つ又は複数であることを特徴とする半導体装置の作製方法。
【請求項２５】
請求項１７において
前記第１の犠牲層および前記第２の犠牲層は、同一の材料を用いて形成し、
同一工程のエッチングにより除去することを特徴とする半導体装置の作製方法。
【請求項２６】
請求項２０において
前記第３の犠牲層および前記第４の犠牲層は、同一の材料を用いて形成し、
同時にエッチングにより除去することを特徴とする半導体装置の作製方法。
【請求項２７】
請求項１６乃至請求項２６のいずれか一において、
前記第１乃至前記第４の犠牲層のいずれかは、上面が角の丸い多角形状を有するように形成することを特徴とする半導体装置の作製方法。
【請求項２８】
請求項１６乃至請求項２６のいずれか一において、
前記第１乃至前記第４の犠牲層のいずれかは、断面がテーパーを有するように形成することを特徴とする半導体装置の作製方法。
【請求項２９】
請求項１６乃至請求項２８のいずれか一において、
前記構造層は、上面が角の丸い多角形状を有するように形成することを特徴とする半導体装置の作製方法。
【請求項３０】
請求項１６乃至請求項２８のいずれか一において、
前記構造層は、断面がテーパーを有するように形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一基板上に微小構造体および半導体集積回路を有し、外部と無線で通信を行う半導体装置に関する。  また、本発明は半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳと呼ばれる微小機械システムの研究が盛んに進められている。ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）は、微小電気機械システムの略称であり、単にマイクロマシンと呼ばれることもある。マイクロマシンとは一般的に、半導体微細加工技術を用いて「立体構造を有し可動する微小構造体」および「半導体素子を有する電気回路」を集積化した微細デバイスを指す。上記微小構造体は半導体素子と異なり、構造が立体的で可動部を有する。そして、スイッチ、可変容量、または、アクチュエータ等の機能を有することができる。
【０００３】
マイクロマシンは、電気回路によって自らの微小構造体を制御することができるため、従来のコンピュータを用いた装置のように中央処理制御型ではなく、センサによって得た情報を電気回路によって処理してアクチュエータ等を介して行動を起こすという一連の動作を行う、自律分散型のシステムを構築する事ができるのではないかと考えられている。このようなマイクロマシンについては数多くの研究がなされている（特許文献１参照）。
【特許文献１】特開２００４−１２０１号公報
【０００４】
一方で、無線通信技術の発展により、小型でありながら無線通信により情報の送受信が可能な装置の開発が進められている。これは、情報を電気回路に記憶する無線チップ、無線チップが記憶する情報を読み書きするリーダライタ、および読み取った情報の処理やリーダライタの制御等を行うシステムで構成される。無線チップは、ＲＦＩＤタグ、ＩＣタグ、無線タグ等、様々な名称で呼ばれることがある。無線チップは基本的に無電池方式で、リーダライタからの電磁波により駆動電力を得て、リーダライタと無線通信を行うことができる。近年、当該無線チップおよびそれを用いた個体識別情報管理技術に関する研究が数多くなされている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のマイクロマシンを構成する微小構造体および半導体素子は、同等のプロセスを用いて作製することは難しかった。これは微小構造体を作製する場合には犠牲層エッチング等、半導体素子を作製する場合とは異なるプロセスを有するためである。
【０００６】
また、半導体素子はその上に保護膜や配線を形成する事が多く、このような場合微小構造体の封止をどのように行うかが大きな問題となる。
【０００７】
このように、異なるプロセスを有するが故、微小構造体または半導体素子が破壊され、機能しなくなる可能性が生じる恐れがある。そのため、現在実用化されているマイクロマシンは、微小構造体と半導体素子が別の行程で作製されるものが主流となっている。
【０００８】
そこで本発明は、同一の絶縁基板上に、微小構造体および半導体素子を有するマイクロマシン（以下、半導体装置と表記する）を提供することを課題とする。
【０００９】
さらに本発明は、微小構造体、当該微小構造体を制御する半導体集積回路、および無線通信を行う無線通信回路を同一基板上に形成し、外部から無線通信で駆動電力を得て、さらには無線通信で情報を送受信することのできる半導体装置を提供することを課題とする。
【００１０】
また本発明は、上記半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を鑑み本発明は、絶縁表面上に微小構造体、及び電気回路を一体形成し、電気回路はアンテナを用いた無線通信により電力や信号を受け取ることができる半導体装置を特徴とする。微小構造体は、金属元素を用いて熱結晶化又はレーザ結晶化された多結晶シリコンを有する構造層を有する。このような多結晶シリコンは、電気回路を構成する半導体素子にも適用することができる。なお絶縁表面とは、ガラス基板、プラスチック基板、または導電性基板若しくは半導体性基板上に絶縁性を有する保護膜を形成した基板の表面を指す。また構造層とは、微小構造体を構成する三次元構造を有し、構造層の上又は下に設けられている層との間に空間が設けられていることを特徴とする。またこのような空間により、微小構造体は可動部を有することができる。
【００１２】
本発明において、具体的には以下の手段を講ずる。
【００１３】
本発明の半導体装置は、絶縁表面上にアンテナ、微小構造体、および電気回路を有し、アンテナ及び微小構造体はそれぞれ電気回路と接続され、微小構造体は、金属元素を用いて熱結晶化またはレーザ結晶化された多結晶シリコンを有する構造層を有し、微小構造体は、絶縁表面と構造層との間に設けられた空間を有することを特徴とする。
【００１４】
また、本発明の半導体装置は、絶縁表面上にアンテナ、微小構造体、および電気回路を有し、アンテナおよび微小構造体はそれぞれ電気回路と接続され、微小構造体は、導電性を有する下部層および構造層を有し、下部層及び構造層のいずれか一方は、金属元素を用いて熱結晶化またはレーザ結晶化された多結晶シリコンを有し、微小構造体は、下部層と構造層との間に設けられた空間を有することを特徴とする。
【００１５】
上記本発明の構造層は、Ｎｉ（ニッケル）、Ｆｅ（鉄）、Ｒｕ（ルチニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）、Ｉｒ（イリジウム）、Ｐｔ（白金）、Ｃｕ（銅）、及びＡｕ（金）のいずれか１つ又は複数の金属元素を用いて熱結晶化またはレーザ結晶化されたことを特徴とする。このような金属元素を用いて結晶化すると、結晶化工程の低温化を図ることができ、ガラス基板等の低歪み点を有する基板を用いることができる。
【００１６】
また、構造層は、金属元素を用いて熱結晶化またはレーザ結晶化された多結晶シリコンを単層構造としても、当該多結晶シリコンを有する積層構造としてもよい。例えば構造層は、当該多結晶シリコンと、非晶質シリコン及びシリサイドから選ばれた一つ又は複数とからなる積層構造を有してもよい。積層構造において、複数の多結晶シリコン、複数の非晶質シリコン、複数のシリサイドを設けてもよい。シリサイドは、シリコンの結晶化に用いた金属元素を用いたシリサイドや、該金属元素とは異なる金属元素を用いたシリサイドがある。
【００１７】
また構造層は、選択的に多結晶シリコンを有する領域を設けてもよい。例えば、当該多結晶シリコンを有する領域と、非晶質シリコン及びシリサイドから選ばれた一つ又は複数とからなる領域を含むことができる。
【００１８】
上記本発明の半導体装置において、電気回路は、無線通信回路および処理回路を有し、アンテナは無線通信回路と接続され、微小構造体は処理回路に接続される。
【００１９】
また電気回路は、半導体素子および微小構造体を有し、アンテナは電気回路と接続されていてもよい。
【００２０】
さらに、当該電気回路は、電源回路、クロック発生回路、復調回路、変調回路、情報判定回路、メモリ、メモリ制御回路、演算回路、および微小構造体制御回路を有する。
【００２１】
本発明の半導体装置は、絶縁表面に対向する基板（対向基板と表記する）を有することができる。さらに、対向基板は保護層を有することができる。当該保護層は、微小構造体が設けられていない領域と対向する部分に設けられることを特徴とする。
【００２２】
また、本発明の半導体装置が有するアンテナは、対向基板に設けることができる。そして、アンテナは電気回路と接続することができる。
【００２３】
また、微小構造体は、金属元素、金属元素化合物、シリコン、シリコン酸化物、シリコン窒化物、またはシリコン酸化窒化物を有する犠牲層を、エッチングにより全部または一部を除去されることにより空間が形成される。このような空間は構造層に接すると表記することができる。すなわち犠牲層とは、エッチングにより除去される層のことを指す。そして微小構造体を構成する積層構造を形成した後に、当該犠牲層がエッチングにより除去される形成された空間により、微小構造体の可動部を動作させることができる。また、犠牲層に金属元素、又は金属元素化合物等の導電性材料を用いる場合、その一部を導電層として用いることもできる。
【００２４】
例えば本発明の微小構造体は構造層と絶縁表面との間に空間（第１の空間と表記する）が設けられていることを特徴とする。
【００２５】
また、微小構造体は構造層と絶縁表面との間に第１の空間が設けられ、構造層と、構造層上に設けられた層との間に空間（第２の空間と表記する）が設けられていることを特徴とする。
【００２６】
また、微小構造体は絶縁表面上に、導電性を有する下部層を有し、下部層と構造層との間に空間（第３の空間と表記する）が設けられていることを特徴とする。
【００２７】
また、微小構造体は絶縁表面上に、導電性を有する下部層を有し、下部層と構造層との間に第３の空間が設けられ、構造層上に設けられた層との間に第２の空間が設けられていることを特徴とする。
【００２８】
本発明の微小構造体が有する下部層は、金属元素、金属元素化合物、シリサイド、または不純物を有するシリコン等の導電性材料を用いることができ、下部電極として機能することができる。下部電極とは、可動する構造層を制御するため電圧等を印加することができる。
【００２９】
また、構造層は、上面から見て角の丸い形状に加工、つまりパターニングされていることが好ましい。さらに構造層は、断面がテーパー角を有するように形成されていることが好ましい。
【００３０】
本発明の半導体装置の作製方法は、絶縁表面上に第１の領域に第１の犠牲層を形成し、第１の領域の第１の犠牲層上及び第２の領域に、シリコンを有する層を形成し、シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、結晶化したシリコンを有する層をパターニングすることで、第１の領域に構造層、および第２の領域に半導体層を形成し、構造層および半導体層上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の導電層を形成し、第１の導電層をパターニングすることで、第２の領域にゲート電極を形成し、第１の犠牲層をエッチングにより除去し、絶縁表面と構造層との間に第１の空間を形成することを特徴とする。第１の領域とは微小構造体を形成する領域、第２の領域とは半導体素子を形成する領域とする。
【００３１】
また、本発明の半導体装置の作製方法は、絶縁表面上に第１の領域に第１の犠牲層を形成し、第１の犠牲層上に、シリコンを有する層を形成し、シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、結晶化したシリコンを有する層をパターニングすることで、第１の領域に構造層、および第２の領域に半導体層を形成し、構造層および半導体層上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の導電層を形成し、第１の導電層をパターニングすることで、第１の領域に第２の犠牲層、および第２の領域にゲート電極を形成し、第２の犠牲層およびゲート電極上に、第２の絶縁層を形成し、第２の絶縁層に、第１のコンタクトホールを形成し、第２の絶縁層上に第２の導電層を形成し、第２の導電層をパターニングすることで、第１の領域と第２の領域を接続する配線を形成し、第２の絶縁層に、第１の犠牲層および第２の犠牲層の一部を露出する第２のコンタクトホールを形成し、第２のコンタクトホールを介してエッチング剤を導入し、第１の犠牲層および第２の犠牲層をエッチングにより除去し、絶縁表面と構造層との間の第１の空間、および構造層と第２の絶縁層との間の第２の空間を形成することを特徴とする。
【００３２】
上記半導体装置の作製方法において、絶縁表面上に下部層となる第１の導電層を形成し、第１の導電層上に第１の犠牲層を形成することもできる。
【００３３】
また、本発明の半導体装置の作製方法は、絶縁表面上にシリコンを有する層を形成し、シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、結晶化したシリコンを有する層をパターニングすることで、第１の領域に下部層、および第２の領域に半導体層を形成し、下部層上に、第３の犠牲層を形成し、下部層および半導体層上に第１の絶縁層を形成し、第３の犠牲層上に、第１の導電層を形成し、第１の導電層をパターニングすることで、第１の領域に構造層、および第２の領域にゲート電極を形成し、第３の犠牲層をエッチングにより除去し、下部層と構造層との間に第３の空間を形成することを特徴とする。
【００３４】
また、本発明の半導体装置の作製方法は、絶縁表面上にシリコンを有する層を形成し、シリコンを有する層を、金属元素を用いて熱結晶化またはレーザ結晶化し、結晶化したシリコンを有する層をパターニングすることで、第１の領域に下部層、および第２の領域に半導体層を形成し、下部層および半導体層上に第１の絶縁層を形成し、第１の絶縁層上に、第１の領域に第３の犠牲層を形成し、第１の絶縁層および第３の犠牲層上に、第３の導電層と第４の導電層を積層して形成し、第５の導電層および第６の導電層をパターニングすることで、第１の領域に構造層と第４の犠牲層、および第２の領域にゲート電極を形成し、第４の犠牲層およびゲート電極上に、第２の絶縁層を形成し、第２の絶縁層に、第１のコンタクトホールを形成し、第２の絶縁層上に第２の導電層を形成し、第２の導電層をパターニングすることで、第１の領域と第２の領域を接続する配線を形成し第３の犠牲層および第４の犠牲層の一部が露出するよう、第２の絶縁層に第２のコンタクトホールを形成し、第３の犠牲層および第４の犠牲層をエッチングにより除去し、構造層が接する第３の空間および第２の空間をそれぞれ形成することを特徴とする。
【００３５】
上記半導体装置の作製方法は、さらに、対向基板上の微小構造体が設けられていない領域と対向する部分に保護層を形成し、絶縁表面と対向基板とを対向させるように固定し張り合わせてもよい。
【００３６】
また、上記半導体装置の作製方法において、対向基板上に、アンテナとして機能する第５の導電層を形成し、第５の導電層上の構造層が設けられていない領域と対向する部分に保護層を形成し、保護層に第３のコンタクトホールを形成し、第３のコンタクトホールを充填するように第６の導電層を形成しパターニングを行い、配線層および第６の導電層が電気的に接続するよう、絶縁表面と対向基板とを対向させることを特徴とすることができる。
【００３７】
また、半導体装置の作製方法において、シリコンを有する層は、多結晶シリコン、非晶質シリコン、およびシリサイドより選択される１つまたは複数を積層して形成することができる。また、シリコンを有する層は、非晶質シリコン上に金属元素を添加し、金属元素を添加した領域にレーザを照射して結晶化することができる。金属元素は全面に又は選択的に添加することができる。
【００３８】
また、金属元素として、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、及びＡｕのいずれか１つ又は複数を用いることができる。
【００３９】
上記半導体装置の作製方法において、第１の犠牲層および第２の犠牲層は、同一の材料を用いて形成し、同一工程のエッチングにより除去することができる。同様に、第３の犠牲層および第４の犠牲層は、同一の材料を用いて形成し、同時にエッチングにより除去することができる。
【００４０】
上記半導体装置の作製方法において、構造層、および第１乃至第４の犠牲層のいずれかは、上面が角の丸い多角形状を有するように形成し、断面がテーパーを有するように形成することが望ましい。
【発明の効果】
【００４１】
本発明は、ニッケル等の金属元素を用いて結晶化した多結晶シリコンを、微小構造体の構造層、および半導体素子の活性層に用いる事で、微小構造体および半導体素子を同一基板上に形成した半導体装置を提供することができる。このように形成された微小構造体は、外力や応力に耐えることが可能となるため、半導体素子と同一基板上に形成することができるのである。
【００４２】
また本発明は、同一基板上に微小構造体および半導体素子を作製することで、組み立てやパッケージが不要な、製造コストのかからない半導体装置を提供することができる。
【００４３】
また本発明の半導体装置は、無線通信回路を有し、無線通信で電力供給や制御を行うことができる。したがって、当該半導体装置と接続し、電力供給や制御を行う配線が不要となるため、物理的に独立して動作する、自由度の高い半導体装置を提供することができる。さらに、微小構造体を制御するための中央処理演算回路等を有することによって、無線通信制御のみで「検知、判断、行動」という一連の動作を行う半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００４４】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００４５】
（実施の形態１）
本実施の形態では、本発明の半導体装置について図面を用いて説明する。
【００４６】
本発明の半導体装置は、無線通信を用いた個体識別情報管理が可能である。すなわち本発明の半導体装置は、無線通信を用いた個体識別情報管理を可能とする無線チップを備えている。無線チップを備えた半導体装置は、リーダライタから放射される電磁波により駆動電力を得て、リーダライタと無線通信を行うことができる。そのため本発明の半導体装置は、無電池方式をとることができる。但し、駆動電力を補うために、半導体装置に電池等を搭載してもよい。
【００４７】
図１（Ａ）に、本発明の半導体装置の構成を示す。本発明の半導体装置１０１は、アンテナ１２、微小構造体１３、および電気回路１４を有する。電気回路１４は、無線通信回路１５、および処理回路１６を有する。アンテナ１２は無線通信回路１５に接続されており、相互に信号等のやり取りを行うことができる。また、微小構造体１３は処理回路１６に接続されており、相互に信号等のやり取りを行うことができる。
【００４８】
アンテナ１２および無線通信回路１５は、リーダライタ１７へ近づくと、当該リーダライタ１７から放射される電磁波をアンテナ１２が受信し、半導体装置１０１を駆動するための駆動電力の供給を受けることができる。そして、アンテナ１２は、電磁波を用いてリーダライタ１７と情報の送受信を行うことができる。処理回路１６は、リーダライタ１７から受信した情報をもとに微小構造体１３を制御する、または微小構造体１３が対象物１１０から受けた情報を処理する等の動作を行うことができる。処理回路１６は、微小構造体１３から得て処理を行った情報、およびリーダライタ１７から伝えられた情報を合わせて処理し微小構造体１３を制御する、所謂フィードバック機構を有することもできる。
【００４９】
処理回路１６と接続される微小構造体１３は、例えば、センサやアクチュエータとして機能する構造体である。微小構造体１３は、微小な構造がゆえにスケーリング則が適応され、対象物１１０の微小な変化を捕らえて信号に変換することができる。
【００５０】
リーダライタ１７は、電磁波を介して半導体装置１０１に駆動電力の供給を行い、また電磁波を用いて半導体装置１０１と情報の送受信を行う機能を有する。リーダライタ１７の動作は、システム、例えばここではコンピュータ１８によって制御される。リーダライタ１７とコンピュータ１８とは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）等の通信回線を介して接続された有線通信を用いたり、赤外線等を用いて無線通信を用いることも可能である。
【００５１】
また、本発明の半導体装置１０１は電気回路に微小構造体を用いることができる。例えば図１（Ｂ）に示すように、半導体装置１０１はアンテナ１２および電気回路１４を有し、電気回路１４に半導体素子３１および微小構造体３２によって構成することもできる。電気回路１４は、図１（Ａ）と同様、無線通信回路および処理回路等を有し、アンテナは電気回路１４において無線通信機能を有する回路に接続される。ここで電気回路１４を構成する微小構造体３２は、例えばスイッチや容量として機能することができる。スイッチや容量として機能する応答速度の速い微小構造体３２を用いて回路を構成することによって、より高い周波数を用いた無線通信を行うことが可能となる。
【００５２】
このような本発明の半導体装置１０１は、図に示すように、アンテナ１２および無線通信回路１５を有することによって、外部から駆動電力および制御信号を入力するための配線を有さず、物理的に他と接続されていないことを特徴としている。すなわち、本発明の半導体装置１０１は無線通信を可能とする。
【００５３】
図２に、半導体装置１０１が有する電気回路１４の詳細な構成を示す。まず、電気回路１４は、リーダライタ１７等の外部から放射される電磁波を受信して半導体装置１０１を駆動させる電力を生成し、さらに、外部と無線で通信を行う機能を有する。そのため電気回路１４は、電源回路１１、クロック発生回路１９、復調回路１１３、変調回路１１４、復号化回路１１６、符号化回路１１７、および情報判定回路１１８等、無線通信に必要な様々な回路を有する。また、無線通信に使用する電磁波の周波数や通信方法によって、異なる回路構成を有する場合がある。
【００５４】
また、電気回路１４は微小構造体１３を制御する機能、リーダライタ１７からの情報を処理する等の機能を有する。そのため電気回路１４は、メモリ、メモリ制御回路、演算回路等を有する。図２では、電気回路１４がメモリ１２１、メモリ制御回路１２２、演算回路１２３、微小構造体制御回路１２４、Ａ／Ｄ変換回路１２５、信号増幅回路１２６を有する構成を示す。
【００５５】
電源回路１１はダイオードおよび容量を有し、アンテナ１２に発生した交流電圧を整流して定電圧を保持し、当該定電圧を各回路に供給することができる。クロック発生回路１９はフィルタや分周回路を有し、アンテナ１２に発生した交流電圧をもとに必要な周波数のクロックを発生させ、当該クロックを各回路に供給することができる。ここで、クロック発生回路１９が生成するクロックの周波数は、基本的にリーダライタ１７と半導体装置１０１とが通信に用いる電磁波の周波数以下とする。また、クロック発生回路１９はリングオシレータを有し、電源回路１１から電圧を入力して任意の周波数のクロックを生成することも可能である。
【００５６】
復調回路１１３はフィルタや増幅回路を有し、アンテナ１２に発生した交流電圧に含まれる信号を復調することができる。復調回路１１３は、無線通信に用いる変調方式によって異なる構成の回路を有する。復号化回路１１６は、復調回路１１３によって復調された信号を復号化する。この復号化された信号が、リーダライタ１７より送信された信号である。情報判定回路１１８は比較回路等を有し、復号化された信号がリーダライタ１７より送信された正しい信号であるか否かを判定することができる。正しい情報であると判断された場合、情報判定回路１１８はメモリ制御回路１２２や演算回路１２３、微小構造体制御回路１２４等の各回路に正しいことを示す信号を送信し、その信号を受けた回路は所定の動作を行うことができる。
【００５７】
符号化回路１１７は、半導体装置１０１からリーダライタ１７へ送信するデータを符号化する。変調回路１１４は、符号化されたデータを変調し、アンテナ１２を介してリーダライタ１７へ送信する。
【００５８】
リーダライタへ送信するデータは、メモリが記憶している半導体装置固有のデータや、半導体装置が有する機能により得られたデータである。半導体装置固有のデータとは、個体識別情報等のデータ、半導体装置が有する機能により得られたデータとは、例えば、微小構造体によって得られたデータや、それらをもとに何らかの演算を行ったデータ等である。このようなデータは、半導体装置が有するメモリ、例えば不揮発性のメモリに記憶される。
【００５９】
メモリ１２１は、揮発性メモリ、および不揮発性メモリを有することができ、半導体装置１０１固有のデータ（個体識別情報）や、微小構造体１３から得られた情報等が記憶される。図２にはメモリ１２１が一つのみ記載されているが、記憶する情報の種類や、半導体装置１０１の機能に応じて複数のメモリを有することも可能である。メモリ制御回路１２２は、メモリ１２１に記憶されている情報を読み出す、およびメモリ１２１に情報を書き込む場合にメモリ１２１を制御する機能を有する。具体的には、書き込み信号、読み出し信号、メモリ選択信号等を生成する、アドレスを指定する、等の動作を行うことができる。
【００６０】
微小構造体制御回路１２４は、微小構造体１３を制御するための信号を生成することができる。例えば、リーダライタ１７からの命令によって微小構造体１３を制御する場合には、復号化回路１１６によって復号化された信号をもとに微小構造体１３を制御する信号を生成する。また、メモリ１２１内に微小構造体１３の動作を制御するプログラム等のデータが記憶されている場合は、メモリ１２１から読み出したデータをもとに微小構造体１３を制御する信号を生成する。その他にも、メモリ１２１内のデータ、リーダライタ１７からのデータ、および微小構造体１３から得られたデータをもとに微小構造体１３を制御するための信号を生成するフィードバック機能を有することも可能である。
【００６１】
演算回路１２３は、例えば、微小構造体１３から得られたデータの処理を行うことができる。また、微小構造体制御回路１２４がフィードバック機能を有する場合の、情報処理等を行うことも可能である。Ａ／Ｄ変換回路１２５は、アナログデータとデジタルデータとの変換を行う回路であり、微小構造体１３へ制御信号を伝達する、または微小構造体１３からのデータを変換して各回路に伝達することができる。信号増幅回路１２６は、微小構造体１３から得られる微弱な信号を増幅してＡ／Ｄ変換回路１２５へ伝達することができる。
【００６２】
なお図１では、電気回路が無線通信回路１５および処理回路１６を有するとしたが、図２を用いて説明した詳細な回路は、どこまでが無線通信回路１５でありどこまでが処理回路１６と明確に区別することができないことがある。これは、例えばメモリ１２１は、無線通信回路１５および処理回路１６のどちらか、又は両方に設けることができるからである。さらに具体的な例を挙げるならば、電気回路１４は、半導体装置固有の情報を記憶するための書き換え不可能な不揮発性メモリと、微小構造体を制御するデータおよび微小構造体から得られたデータを記憶するための書き換え可能な不揮発性メモリとを有し、書き換え不可能な不揮発性メモリは無線通信回路１５として設け、書き換え可能な不揮発性メモリを処理回路１６として設けることが可能である。
【００６３】
したがって、電気回路１４は無線通信を行うための回路である無線通信回路１５、および微小構造体１３を制御したリーダライタ１７からの命令を処理する処理回路１６を有する。それらの機能を実現するための具体的な回路としては、図２を用いて説明した、電源回路１１やメモリ１２１等が挙げられる。これらの回路が無線通信回路１５を構成するか、処理回路１６を構成するかは、半導体装置１０１が有する機能等により変わることがある。
【００６４】
なお本発明の半導体装置１０１は、上記の具体的な構成例に限定されることはない。すなわち、半導体装置１０１は、外部から無線通信で半導体装置１０１の駆動電力供給を受け、無線通信を行う無線通信回路１０５、半導体素子を有し微小構造体１３を制御する処理回路１６、および処理回路１６によって制御される微小構造体１３を有することを特徴としており、その他の構成には限定されない。また、本発明の半導体装置１０１はアンテナおよび電気回路１４を有し、電気回路１４は半導体素子１３１および微小構造体３２によって構成することもできる。
【００６５】
また従来、ミリメートル単位以下といった微小なものを扱う場合、まず、微小な対象物の構造を拡大し、人間やコンピュータがその情報を得て情報処理および動作の決定を行い、そして、その動作を縮小して微小な対象物に伝えるという過程を必要としていた。
【００６６】
しかし、上記に説明した本発明の半導体装置は、人間やコンピュータが上位概念的な命令を伝えるだけで、微小なものを扱うことが可能になる。すなわち、人間やコンピュータが目的を決定して命令を伝えると、当該半導体装置はセンサ等を用いて対象物の情報を得て情報処理を行うといった行動を取ることができる。
【００６７】
本実施の形態では、対象物が微小な「もの」である場合を説明したが、例えば、対象物自体はメートル単位の大きさを有するが、その対象物から発せられる微弱な信号（例えば、光や圧力の微小な変化）等を含むとしている。また本発明の半導体装置は、微小構造体および電気回路によって構成され、マイクロメートルからミリメートル単位の大きさを有することができる。そのため半導体装置が機械装置の部品として組み込まれる場合や、一般の利用者が扱う場合は、組み立て時に扱いやすいよう、また利用しやすいように、メートル単位の大きさを有する場合もある。
【００６８】
（実施の形態２）
本発明の半導体装置が備える微小構造体は、半導体装置の機能により形状や構成は異なる。本実施の形態では、微小構造体が、センサやアクチュエータ、スイッチとして機能する場合を説明する。
【００６９】
例えばセンサは、対象物の濃度や圧力、流量等を検知することができる。センサとしての機能を有する微小構造体の代表的な構造の例としては、図３（Ａ）に示すように、基板上に構造層４０２が設けられ、基板と該構造層との間に空間が設けられている微小構造体４０１を挙げることができる。このような構造を有する微小構造体に外部から力が加えられると構造層が変形し、下部層４０３と構造層との間に保持される静電容量が変化する。この静電容量の変化を検知することで、加えられた力を測定することができる。静電容量の変化量は、下部層の電位を測定することによって得ることができる。また構造層４０２に下方には導電性を有する下部層４０３が設けられていてもよく、下部層４０３を電極として使用することができる。電極として使用するとき、下部層４０３に電圧を印加して構造層４０２の可動を制御することができる。
【００７０】
次にアクチュエータについて説明する。アクチュエータとは、電気信号を運動（力学的エネルギー）に代えるものである。代表的には、静電気の力（静電力）により駆動する歯車を挙げることができる（図３（Ｂ）参照）。図３（Ｂ）には歯車の断面図を示す。図３（Ｂ）に示すアクチュエータは、基板４０７上に設けられた軸４０４を中心に回転する回転体４０５が設けられている。回転体４０５は、その下及び側面に設けられた空間によって可動することができる。回転体や軸は、多結晶シリコンを用いることができる。
【００７１】
また回転体が可動しやすくするため、回転体４０５に近接する面に低摩擦層４０６を設けてもよい。低摩擦層４０６はダイヤモンドライクカーボン（ＤＬＣ）によって形成することができる。
【００７２】
また、櫛型を有する構造層をかみ合わせ、静電力によりその間の距離を変化させる構造を有するものが挙げられる（図４（Ａ）参照）。図４（Ａ）には、固定電極４０８と、可動電極４０９とをかみ合わせた構造であり、固定電極４０８と可動電極４０９との間に電圧を印加することで、電極間に静電引力が働き、可動電極４０９が固定電極４０８側へ可動することができる。
【００７３】
またスイッチとして、制御電極を用いて導電層の接着と分離を制御し、物理的に導通／非導通を決定することのできる構造を有するものが挙げられる（図４（Ｂ）参照）。図４（Ｂ）に示すスイッチは、基板上に設けられたスイッチ素子４１０と、微小構造体４１５とを有する。スイッチ素子４１０は、制御電極４１１と、犠牲層４１２が除去されて得られる空間４１８と、構造層４１７と、片持ち梁４１４とを有する。片持ち梁４１４は、空間４１８があるため可動することができる。また微小構造体４１５は、下部電極４１６と、犠牲層が除去されて得られた空間４１３とを有する。微小構造体４１５は、下部電極４１６と構造層４１７とで電荷を保持する容量素子として機能することができ、さらには構造層４１７が可動することで、センサやスイッチとしても機能することができる。このような微小構造体４１５はメモリ素子として使用することができる。なお微小構造体４１５と、スイッチ素子４１０とにおいて、構造層４１７は共用することができる。
【００７４】
このような微小構造体を組み合わせて用いることによって、様々な機能を有する半導体装置を作製することができる。例えば、微小構造体のセンサによって特定の物質を検知し、その物質をアクチュエータによって捕らえる、またはセンサが特定のものを検知するまでアクチュエータによって半導体装置を移動させる、といった機能を持たせることができる。
【００７５】
上記構成を有する本発明の半導体装置は、例えば機械のメンテナンスに用いることも可能である。半導体装置は、微小構造体によってセンサおよび自走アクチュエータを構成し、機械内部に不良箇所がないかをセンサによって検知しながら移動し、センサから得た情報を処理回路によって処理し、不良箇所があると判断される情報を得た場合には無線通信回路を用いて外部との通信を行うことができる。さらには、複数の半導体装置の共同作業により、当該不良箇所を修復することも可能である。
【００７６】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【００７７】
（実施の形態３）
本実施の形態では、無線通信回路に微小構造体を用いる場合について説明する。
【００７８】
無線通信回路は無線通信を行うために、トランジスタに代表される半導体素子以外にも、インダクタ、容量等の受動素子、及びスイッチ等の能動素子を有する。これらの素子は、半導体素子を作製する技術を用いて作製することができるが問題もある。例えば、スイッチング素子として用いられるトランジスタは、スイッチのオン時とオフ時の入力電圧の差を大きくすることができない、または反応速度を早くすることができない、等の欠点を有していた。
【００７９】
しかしながらこれらの素子を、微小構造体を用いて作製することで、上記欠点を改善することができると考えられる。例えば微小構造体によって作製されるスイッチは、オフ時に信号伝達経路を完全に絶縁できる。また、スイッチの制御電極と信号伝達経路とを完全に絶縁することもできる。さらに、スケーリング則によって反応速度が速くなるといった利点を有する。したがって、本発明の半導体装置１０１は、電気回路１４内に微小構造体３２を有することも可能である。
【００８０】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【００８１】
（実施の形態４）
本実施の形態では、本発明の半導体装置を作製する方法について説明する。本発明の半導体装置は、絶縁表面上に微小構造体および半導体素子を有することを特徴とし、ここでは、同一基板上に微小構造体および半導体素子を作製する方法について、図面を用いて説明する。図面において、上側には上面図を示し、下側には上面図Ｏ−Ｐ、又はＱ−Ｒにおける断面図を示す。またさらに絶縁表面上に形成された半導体素子を用いて無線通信回路を形成することができる。
【００８２】
本発明の半導体装置が備える微小構造体および半導体素子は、絶縁性の表面を有する基板上に作製することができる。ここで絶縁性の表面を有する基板とは、ガラス基板、石英基板、プラスチック基板等である。さらに、金属元素等の導電性基板や、シリコン等の半導体性基板上に絶縁性を有する材料を用いて層を形成した基板を用いることも可能である。微小構造体および半導体素子を、プラスチック基板に形成することにより、柔軟性が高く、軽量で薄型な半導体装置を作製することができる。また、半導体装置をガラス基板上に作製した後、基板を裏面から研磨する、等の手法によって薄くすることによって、軽量で薄型な半導体装置を形成することもできる。
【００８３】
まず、絶縁性の表面を有する基板２０１上に下地層２０２を形成する（図５（Ａ）参照）。下地層２０２は酸化シリコン、窒化シリコン、または酸化窒化シリコン等の絶縁性を有する材料を用いて、単層または積層構造で形成することができる。本実施の形態では、下地層２０２として２層構造を用いる場合を説明する。
【００８４】
下地層２０２の一層目として、膜厚１０ｎｍ以上２００ｎｍ以下（好ましくは５０ｎｍ以上１００ｎｍ以下）の酸化窒化シリコン層を形成する。当該酸化窒化シリコン層は、プラズマＣＶＤ法を用い、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ及びＨ２を反応ガスとして形成することができる。次いで下地層２０２のニ層目として、膜厚５０ｎｍ以上２００ｎｍ以下（好ましくは１００ｎｍ以上１５０ｎｍ以下）の酸化窒化シリコン層を形成する。当該酸化窒化シリコン層は、プラズマＣＶＤ法を用い、ＳｉＨ４及びＮ２Ｏを反応ガスとして形成することができる。
【００８５】
次に、下地層２０２の上に、微小構造体を構成するための犠牲層（第１の犠牲層に相当）２０３を形成し、任意の形状にパターニングする（図５（Ａ）参照）。このような犠牲層は、微小構造体が有する空間を形成するために設ける。すなわち犠牲層をエッチング等により除去することで、微小構造体が有する空間が形成される。空間は構造層下方又は上方に作製されるため構造層と接する空間と表記することもできる。第１の犠牲層２０３は、タングステンや窒化シリコン等、金属元素やシリコンなどの元素や化合物を材料とし、スパッタリング法やＣＶＤ法等を用いて形成することができる。パターニングは、フォトリソグラフィ法を用いてレジストマスクを形成し、異方性のドライエッチングを行うことができる。
【００８６】
第１の犠牲層２０３の膜厚は、第１の犠牲層２０３の材料や、微小構造体の構造および動作方法、犠牲層エッチングの方法やエッチング剤等、様々な要因を考慮して決定することができる。例えば、第１の犠牲層２０３が薄すぎれば、エッチング剤が拡散せず、第１の犠牲層２０３がエッチングされない、またはエッチング後に構造層が座屈（微小構造体が基板に付着する）するといった現象が生じる。一方犠牲層が厚すぎると、微小構造体を静電力で動作させる場合、犠牲層を除去した後に形成される空間が大きすぎるため、微小構造体を静電力で駆動することができなくなる。これらの要素を考慮し、例えば、第１の犠牲層２０３下部に形成された導電層と構造層との間の静電力により駆動を行う微小構造体を形成する場合、第１の犠牲層２０３は０．５μｍ以上３μｍ以下の厚さを有し、好適には１μｍ以上２μｍ以下を有することが好ましい。
【００８７】
また、第１の犠牲層２０３として、内部応力が大きい、密着性が悪い等により下地層２０２から剥がれやすい材料を用いると、一度に厚い層を形成することができない。このような材料を用いて第１の犠牲層２０３を形成する場合には、成膜とパターニングとを繰り返し、第１の犠牲層２０３を厚く形成することも可能である。
【００８８】
次に、半導体素子を構成する半導体層２０４、および微小構造体を構成する構造層２０５となるシリコン層を形成し、任意の形状に加工、つまりパターニングする（図５（Ｂ）参照）。当該シリコン層（半導体層２０４および構造層２０５を併せてシリコン層と表記する）は、シリコンを有する材料を用い、結晶状態を有するシリコン層、非晶質状態を有するシリコン層、または微結晶状態を有するシリコン層等で形成することができる。本実施の形態では、非晶質状態を有するシリコン層を形成し、当該シリコン層に金属元素を添加し、加熱処理またはレーザ照射により結晶化された結晶状態を有するシリコン層を形成する。
【００８９】
シリコン層の結晶化は、加熱炉やランプから発する光によって加熱する加熱処理、およびレーザ照射等があり、これらのいずれか一方または両方を用いて結晶化させることができる。加熱処理として加熱炉を用いる場合には、非晶質状態を有するシリコン層を４００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を４００〜５５０℃の範囲で多段階に設定するとよい。最初の４００℃程度の低温加熱工程により、非晶質状態を有するシリコン層に含まれる水素等が出てくるため、結晶化の際に層表面が荒れるのを低減することができる。
【００９０】
レーザ照射は、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、および当該基本波の第２高調波から第４高調波のレーザビームを照射することで、粒径の大きな結晶を有するシリコン層を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００９１】
なお、連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、広範囲のエネルギー領域を補うことができる。また、パルス発振型のレーザビームであって、非晶質状態を有するシリコン層がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を有するシリコン層を得ることができる。このようなレーザビームの発振周波数は１０ＭＨｚ以上であり、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い。
【００９２】
上記熱結晶化、またはレーザ結晶化の行程において、シリコン層の結晶化を促進させる金属元素、例えばニッケルを添加する。例えば、非晶質状態を有するシリコン層上にニッケルを含む溶液を塗布し、結晶化行程を行うことができる。このように金属元素を用いて熱結晶化を行うことで、結晶化を行うための加熱温度を低減することができ、さらに、結晶粒界の連続したシリコン層を得ることができる。ここで結晶化を促進するための金属元素としてはニッケルの他に、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ等を用いることもできる。
【００９３】
また、結晶化を促進させる金属元素は半導体装置の汚染源となるため、シリコン層を結晶化した後に、金属元素を除去するゲッタリング行程を行うことが望ましい。ゲッタリング行程では、シリコン層を結晶化した後、シリコン層上にゲッタリングシンクとなる層を形成し、加熱することで金属元素をゲッタリングシンクへ移動させる。ゲッタリングシンクには、多結晶半導体層や不純物が添加された半導体層を用いることができる。例えば、シリコン層上にアルゴン等の不活性元素が添加された多結晶半導体層を形成し、これをゲッタリングシンクとして用いることができる。不活性元素を添加することによって、多結晶半導体層にひずみを生じさせ、より効率的に金属元素を捕獲することができる。またリン等の元素を添加した半導体層を形成することによって、金属元素を捕獲することもできる。
【００９４】
上記ゲッタリング工程を経て作製されたシリコン層を、半導体層２０４および構造層２０５として用いることができる。また、構造層２０５に導電性が必要な場合は半導体層２０４の不純物領域と同一工程で、構造層２０５にリンや砒素、ボロン等の不純物元素を添加することも可能である。静電力で制御する微小構造体を作製する場合、構造層２０５は導電性を有することが好ましい。
【００９５】
構造層２０５の膜厚は、第１の犠牲層２０３の厚さ、構造層２０５の材料、微小構造体の構造、または犠牲層エッチングの方法等、様々な要因を考慮して決定することができる。例えば、構造層２０５の材料として内部応力の分布差が大きい物質を用いると、構造層２０５に反りが生じる。しかしながら、この構造層２０５の反りを利用して微小構造体を構成することも可能である。また、構造層２０５を厚く形成すると内部応力に分布が生じ、反りや座屈の原因となる場合がある。逆に、構造層２０５が薄いと、犠牲層エッチング時に用いる溶液等の表面張力によって微小構造体が座屈する恐れが生じることとなる。そのため、本実施の形態の結晶状態を有するシリコン層を用いて構造層２０５を作製する場合、膜厚は例えば０．５μｍ以上１０μｍ以下とすることが好ましい。
【００９６】
構造層２０５を構成するシリコン層を厚く形成する場合、一度にシリコン層を形成することも可能であるが、シリコン層を積層させることによって厚い層を形成することができる。このときシリコン層は、上記の行程を用いて結晶化させた多結晶シリコンを有する層（以下、多結晶シリコンを有する層と表記する。）、および非晶質シリコンを有する層を積層して形成することもできる。さらには、結晶化を促進させる金属元素を有するシリコン層を利用することも可能である。結晶化を促進させる金属元素を有するシリコン層とは、所謂シリサイドを形成している。このように結晶化を促進させる金属元素を用いたシリサイドを用いてもよいし、該金属元素とは異なる金属元素を用いたシリサイドを用いてもよい。
【００９７】
多結晶シリコンは靭性が高く、材料の中で亀裂が発生しにくく、さらに生じた亀裂が伝播しにくい特性を有する。さらに、上記行程で示したように、結晶化を促進する金属元素を用いて結晶化した多結晶シリコンを有する層は、結晶粒界が連続しているため、金属元素を用いずに結晶化された多結晶シリコンを有する層よりも靭性が高い。非晶質シリコンは靭性が低いが、強度が高く、塑性変形を起こしにくい特性を有する。また非晶質シリコンは、ＣＶＤ法やスパッタリング法で容易に形成することができるという利点がある。そして、シリサイドは強度が高く、導電性を有する。これらの特性が異なるシリコン層を選択的に用いて構造層を構成することによって、構造や機能に見合った微小構造体を作製することができる。
【００９８】
次に、半導体層２０４、および構造層２０５の上に、第１の絶縁層２０６を形成する（図５（Ｂ）参照）。第１の絶縁層２０６は下地層２０２と同様、酸化シリコン、窒化シリコン、または酸化窒化シリコン等の絶縁性を有する材料を用いて、プラズマＣＶＤ法またはスパッタリング法等で形成することができる。本実施の形態では、プラズマＣＶＤ法により５０ｎｍの厚さで酸化窒化シリコン層（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。勿論、第１の絶縁層２０６は酸化窒化シリコン膜に限定されるものでなく、他の絶縁性を有する層を単層または積層構造として用いてもよい。
【００９９】
また、第１の絶縁層２０６の材料として、高誘電率を有する金属元素酸化物、例えばハフニウム（Ｈｆ）酸化物、を用いることもできる。このような高誘電率材料を用いて第１の絶縁層２０６を形成することで、半導体素子を低電圧で駆動することができ、低消費電力の半導体装置を提供することができる。
【０１００】
また、第１の絶縁層２０６は高密度プラズマ処理によって形成することもできる。高密度プラズマ処理とは、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）といった高周波を用いたプラズマ処理である。このような条件でプラズマを発生させると、低電子温度が０．２ｅＶから２ｅＶとなる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、プラズマダメージが少なく、欠陥の少ない膜を形成することができる。
【０１０１】
このようなプラズマ処理を可能とする成膜室に、半導体層２０４および構造層２０５が形成された基板を配置し、プラズマ発生用の電極、所謂アンテナと被形成体との距離を２０ｍｍから８０ｍｍ、好ましくは２０ｍｍから６０ｍｍとして成膜処理を行う。このような高密度プラズマ処理は、低温プロセス（基板温度４００℃以下）の実現が可能となる。そのため、耐熱性の低いガラスやプラスチックを基板２０１として利用することができる。
【０１０２】
このような絶縁層の成膜雰囲気は窒素雰囲気、又は酸素雰囲気とすることができる。窒素雰囲気とは、代表的には、窒素と希ガスとの混合雰囲気、又は窒素と水素と希ガスとの混合雰囲気である。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも１つを用いることができる。また酸素雰囲気とは、代表的には、酸素と希ガスとの混合雰囲気、酸素と水素と希ガスとの混合雰囲気、又は一酸化二窒素と希ガスとの混合雰囲気である。希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも１つを用いることができる。
【０１０３】
このような行程を用いることで、他の被膜に与えるダメージを少なくし、かつ緻密な絶縁層を形成することができる。また高密度プラズマ処理により形成された絶縁層は、当該絶縁層と接触する層との界面状態を改善することができる。すなわち、高密度プラズマ処理を用いることで、第１の絶縁層２０６と、半導体層２０４および構造層２０５との界面状態を改善することができる。その結果、半導体素子の電気特性を向上させることができる。さらに、強度の高い構造層２０５を有する微小構造体を作製することができる。
【０１０４】
ここでは、第１の絶縁層２０６の形成に高密度プラズマ処理を用いる場合を説明したが、例えば、半導体層２０４および構造層２０５に高密度プラズマ処理を施してもよい。高密度プラズマ処理によって、半導体層２０４および構造層２０５表面の改質を行うことができる。その結果、半導体素子および微小構造体の電気特性を向上させることができる。さらに高密度プラズマ処理は、第１の絶縁層２０６の形成のみではなく、下地層２０２や他の絶縁層を形成する場合にも用いることができる。
【０１０５】
次に、第１の絶縁層２０６上に半導体素子を構成するゲート電極２０７、および微小構造体を形成するための第２の犠牲層２０８となる第１の導電層を形成し、任意の形状にパターニングする（図５（Ｃ）参照）。第１の導電層（ゲート電極２０７および第２の犠牲層２０８を合わせて第１の導電層と表記する）は、タングステン等、導電性を有する金属元素や金属元素化合物を材料とし、スパッタリング法やＣＶＤ法等を用いて形成することができる。
【０１０６】
当該第１の導電層は、半導体素子のゲート電極２０７となる。したがって、導電性や加工性等を考慮し、複数の導電性材料を用いて第１の導電層を積層させることも可能である。図５（Ｃ）には単層の第１の導電層を形成する例を示している。
【０１０７】
また、当該第１の導電層は、微小構造体を形成するための第２の犠牲層２０８となる。第２の犠牲層２０８は第１の犠牲層２０３と同時にエッチングする場合、第１の犠牲層２０３と同一の材料を用いて成膜することが望ましい。しかしながら、本発明はこれらの材料に限定されず、第１の犠牲層２０３および第２の犠牲層２０８は同一の材料を用いて作製してもよく、異なる材料を用いて作製してもよい。
【０１０８】
ゲート電極２０７および第２の犠牲層２０８のパターニングは、フォトリソグラフィ法を用いてレジストマスクを形成し、異方性のドライエッチングを行う。ドライエッチングの例としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガスまたはＯ２を適宜用いることができる。また、第１の導電層を複数の導電性材料を用いて形成した場合、エッチング条件（コイル型の電極に印加される電力量、基板２０１側の電極に印加される電力量、基板２０１側の電極温度等）を適宜調節することで、それらの第１の導電層をエッチングすることができる。
【０１０９】
次に、半導体素子を構成する半導体層２０４に不純物元素を添加してＮ型不純物領域１１２、およびＰ型不純物領域１１１を形成する。このような不純物領域は、フォトリソグラフィ法によりレジストマスクを形成し、不純物元素を添加することで選択的に形成することができる。不純物元素を添加する方法は、イオンドープ法またはイオン注入法で行うことができる。Ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い、Ｐ型を付与する不純物元素としては、ボロン（Ｂ）を用いることができる。Ｎ型不純物領域１１２、および、Ｐ型不純物領域１１１には、１×１０２０〜１×１０２１／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加されることが望ましい。
【０１１０】
次に、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる絶縁層を形成し、当該絶縁層を垂直方向の異方性エッチングすることで、ゲート電極２０７の側面に接する絶縁層（以下、サイドウォールと記載する）２０９を形成する（図７（Ａ）参照）。次に、Ｎ型不純物領域１１２を有する半導体層２０４に不純物元素を添加し、サイドウォール２０９下方に設けられたＮ型不純物領域１１２よりも高い不純物濃度を有する高濃度Ｎ型不純物領域２１０を形成する。このようにサイドウォール２０９を利用して不純物濃度に差を設けることにより、半導体素子のゲート長を短くするにつれて生じる短チャネル効果を防止することができる。
【０１１１】
また、ゲート電極２０７を異なる導電性材料を積層させ、テーパー状に作製する場合、サイドウォール２０９を形成する必要はない。この場合は、一度の不純物元素の添加でＮ型不純物領域１１２および高濃度Ｎ型不純物領域２１０を形成することができるからである。
【０１１２】
不純物領域を形成した後、不純物元素を活性化するために加熱処理、赤外光の照射、またはレーザ光の照射を行う。また、活性化と同時に第１の絶縁層２０６へのプラズマダメージや第１の絶縁層２０６と半導体層２０４との界面へのプラズマダメージを回復することができる。特に、室温から３００℃の雰囲気中において、表面または裏面からエキシマレーザを用いて不純物元素を活性化させると、効果的な活性化を行うことができる。またＹＡＧレーザの第２高調波を照射して活性化させてもよく、ＹＡＧレーザはメンテナンスが少ないため好ましい活性化手段である。
【０１１３】
また、酸化窒化シリコン膜、酸化シリコンなどの絶縁層からなるパッシベーション膜をゲート電極２０７となる導電層や半導体層２０４を覆うように形成した後、加熱処理、赤外光の照射、またはレーザ光の照射を行い、水素化を行うことも可能である。例えば、プラズマＣＶＤ法を用いて、酸化窒化シリコン膜を１００ｎｍの厚さに形成し、その後、クリーンオーブンを用いて、３００〜５５０℃で１〜１２時間加熱し、半導体層の水素化を行うことができる。例えば、クリーンオーブンを用い、窒素雰囲気中で４１０℃、１時間加熱する。この工程は、パッシベーション膜に含まれる水素により、不純物元素添加によって生じた半導体層２０４のダングリングボンドを終端することもできる。また同時に、上述の不純物領域の活性化処理を行うこともできる。
【０１１４】
上記の工程により、Ｎ型半導体素子２１３と、Ｐ型半導体素子２１４とが形成される（図７（Ａ）参照）。このとき、微小構造体を構成する構造層２０５は、第２の犠牲層２０８で覆われていない領域に不純物領域が形成されていてもよい。
【０１１５】
続いて、全体を覆うように絶縁層２１５を形成する（図７（Ｂ）参照）。絶縁層２１５は、絶縁性を有する無機材料や、有機材料等により形成することができる。無機材料は、酸化シリコン、窒化シリコンを用いることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、シリコン（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。
【０１１６】
次に、絶縁層２１５および第１の絶縁層２０６を順次エッチングし、第１のコンタクトホール２１６を形成する（図７（Ｂ）上面図参照）。エッチング処理は、ドライエッチング処理またはウエットエッチング処理を適用することができる。本実施の形態では、ドライエッチングにより第１のコンタクトホール２１６を形成する。
【０１１７】
次に、絶縁層２１５上、および第１のコンタクトホール２１６に第２の導電層を形成し、任意の形状にパターニングすることで、ソース電極、ドレイン電極、および電気回路を構成する配線２１７を形成する（図７（Ｂ）断面図参照）。配線２１７は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。
【０１１８】
次に、絶縁層２１５および第１の絶縁層２０６を順次エッチングし、第２のコンタクトホール２１８を形成することで、第１の犠牲層２０３、および第２の犠牲層２０８を露出させる（図８（Ａ）参照）。なお図８（Ａ）では、微小構造体のみを示す。
【０１１９】
エッチング処理は、ドライエッチング処理またはウエットエッチング処理を適用することができる。本実施の形態では、ドライエッチングにより第２のコンタクトホール２１８を形成する。第２のコンタクトホール２１８は、第１の犠牲層２０３および第２の犠牲層２０８をエッチング除去するために開口する。したがって、エッチング剤が流入するように、直径を決定する。例えば、第２のコンタクトホール２１８の直径を２μｍ以上とすることが好ましい。
【０１２０】
また、第２のコンタクトホール２１８は、第１の犠牲層２０３および第２の犠牲層２０８をエッチングしやすいように、大きな径を有するコンタクトホールとして形成することも可能である。つまり、図８（Ａ）に示すように小さな穴として形成する必要はなく、絶縁層２１５が必要な部分（例えば半導体素子上の絶縁層等）を残して、犠牲層全体が露出するように第２のコンタクトホール２１８を形成してもよい。
【０１２１】
次に、第１の犠牲層２０３、および、第２の犠牲層２０８をエッチングにより除去する（図８（Ｂ）（Ｃ）参照）。エッチングは、犠牲層の材料によって適したウエットエッチング液を用いるか、または、ドライエッチングにより、第２のコンタクトホール２１８を通して犠牲層をエッチングすることができる。また、当該エッチング行程では、構造層２０５の材料、第１の犠牲層２０３、第２の犠牲層２０８の材料、および犠牲層を除去するエッチング剤の適当な組み合わせを選択する必要がある。例えば、エッチング剤を特定のものに決めた場合、構造層２０５の材料に比べて、エッチングレートが大きい材料を用いて第１の犠牲層２０３および第２の犠牲層２０８を構成すればよい。
【０１２２】
例えば、犠牲層がタングステン（Ｗ）である場合、２８％のアンモニアと３１％の過酸化水素水を１：２で混合した溶液に２０分程度漬けることでエッチングを行うことができる。犠牲層が二酸化シリコンの場合は、フッ酸４９％水溶液１に対してフッ化アンモニウムを７の割合で混合したバッファードフッ酸を用いることができる。犠牲層がシリコンの場合は、リン酸、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ等のアルカリ金属元素の水酸化物、ＮＨ４ＯＨ、ヒドラジン、ＥＰＤ（エチレンジアミン、ピロカテコール、水の混合物）、ＴＭＡＨ、ＩＰＡ、ＮＭＤ３溶液等を用いることができる。ウエットエッチング後の乾燥に際しては、毛管現象による微小構造体の座屈を防ぐため、粘性の低い有機溶媒（例えばシクロヘキサン）を用いてリンスを行う、または低温低圧の条件で乾燥させるか、またはこの両者の組み合わせによって行う。さらには、氷結乾燥を行うことも効果的である。
【０１２３】
また、毛管現象による微小構造体の座屈を防ぐため、微小構造体表面に撥水性を持たせるプラズマ処理を行うこともできる。また、犠牲層は、大気圧など高圧の条件において、Ｆ２やＸｅＦ２を用いてドライエッチングを行うことができる。ここで、第１の犠牲層２０３および第２の犠牲層２０８が異なる材料で形成されており、同一のエッチング剤でエッチングできない場合には、二度に分けて犠牲層をエッチングする必要がある。この場合には、除去しないがエッチング剤と接する層（例えば構造層２０５や絶縁層２１５等）との選択比を十分に考慮する必要がある。
【０１２４】
このような行程を用いて第１の犠牲層２０３を除去して第１の空間２１９を形成し、第２の犠牲層２０８をエッチング除去して第２の空間２２０を形成することにより、微小構造体２２１を作製することができる（図８（Ｂ）（Ｃ）参照）。ここで、微小構造体２２１は絶縁性を有する基板２０１と構造層２０５との間に設けられた第１の空間２１９を有する。そして、構造層２０５とその上に形成された絶縁層２１５との間に設けられた第２の空間２２０を有する。微小構造体２２１の構造層２０５は、このような構造を有することで可動することができる。
【０１２５】
上記行程のように、レーザによる結晶化、またはニッケルとレーザの組み合わせによって結晶化する場合、熱のみによる結晶化に比べて低温で行うことができるため、プロセスに使用できる材料の幅が広がる。例えば、半導体層を加熱のみで結晶化させる場合、１０００℃程度の温度で１時間程度の加熱を行う必要があり、熱に弱いガラス基板や、融点が１０００℃以下の金属元素を用いることができない。しかしながら、上記行程を用いることによって、ゆがみ点が５９３℃であるガラス基板等を用いることが可能になる。
【０１２６】
また、熱結晶化のみの半導体層に比べて、上記行程によって作製される半導体層は、結晶粒界が連続しているため、共有結合が途切れることが無い。そのため、粒界間の不対結合が欠陥となって起こる応力集中が起こらず、結果として一般的なポリシリコンに比べて破壊応力が高くなる。
【０１２７】
また、アモルファスシリコンは靭性が低いが塑性変形を起こしにくい。つまり、ガラスのように硬いが脆い物質であるといえる。本発明ではレーザ結晶化を行うため、基板２０１の部位によってアモルファスシリコンと多結晶シリコンを作り分けることができる。そうすることによって、靭性に優れた連続粒界を有する多結晶シリコンと、塑性変形を起こしにくいアモルファスシリコンを組み合わせた微小構造体を作製することができる。
【０１２８】
また、アモルファスシリコンは、一般的に成膜後に内部残留応力が存在する。このため、厚く成膜することが難しい。上記行程によって作製される多結晶シリコンでは内部応力が緩和し、さらに低温の行程で成膜できるため、成膜と結晶化を繰り返して任意の厚さの半導体層を得ることができる。また、半導体層上に他の材料をパターニングし、さらにその上に半導体層を成膜することも可能である。
【０１２９】
また、ニッケルシリサイドのようなシリコン合金は一般に強度が高いことが知られている。ニッケルを半導体層中に選択的に残しておき、適当な熱処理を加えることで、さらに硬く、導電性の高い微小構造体を作製することができる。したがって、構造層２０５の膜厚を薄くすることができ、動作速度が速い、反応性に優れた微小構造体を提供することが可能になる。
【０１３０】
また本発明は、同一基板上に微小構造体および半導体素子を作製することで、組み立てやパッケージが不要な、製造コストのかからない半導体装置を提供することができる。
【０１３１】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１３２】
（実施の形態５）
微小構造体を静電力で可動させる場合、下地層２０２の下に導電性を有する下部層２２２を形成するとよい。そこで本実施の形態では、下地層の下に導電性を有する材料から成る下部層を設けた構造について説明する。
【０１３３】
まず基板２０１と下地層２０２の間に導電性を有する下部層２２２を形成する（図９（Ａ）参照）。下部層２２２は共通電極や制御電極等として使用することができる。下部層２２２は、タングステン等の金属元素や導電性を有する物質を材料として、ＣＶＤ法等により成膜する。また、必要に応じて任意の形状にパターニングしてもよい。また、下地層２０２を積層構造にしている場合、当該下地層２０２の間に下部層２２２を形成することも可能である。
【０１３４】
また、上記の行程では第１の犠牲層２０３の上に半導体層２０４および構造層２０５となる半導体層を成膜しているが、第１の犠牲層２０３の上に絶縁層を成膜し、その後半導体層を成膜することも可能である。このような行程を用いることで、第１の犠牲層２０３を除去する時に、絶縁層によって構造層２０５を保護し、構造層２０５のダメージを低減することができる。
【０１３５】
このように設けられた下部層は、微小構造体を静電力で可動させる場合の共通電極や制御電極として用いることができる。
【０１３６】
また第１の犠牲層２０３および第２の犠牲層２０８では、断面から見たときに、テーパーを有する形状２２５に形成することができる（図９（Ａ）参照）。さらに、構造層２０５においても、断面から見たときに、テーパーを有する形状２２５に形成することができる（図９（Ａ）断面図参照）。このように、犠牲層の断面がテーパーを有するによって、エッチング行程や洗浄工程等におけるごみの発生およびごみの付着を低減することができる。
【０１３７】
また、第１の犠牲層２０３および第２の犠牲層２０８は、上面から見たときに、角を丸くした形状２２３を有するように形成することができる（図９（Ｂ）参照）。さらに構造層２０５も、上面から見たときに、角を丸くした形状２２３を有するように形成することができる（図９（Ｂ）上面図参照）。このように、犠牲層のパターンの角が丸いことによって、エッチング行程や洗浄工程等におけるごみの発生およびごみの付着を低減することができる。
【０１３８】
第１の犠牲層２０３、第２の犠牲層２０８、および構造層２０５は、半導体素子を作製するために形成する層に比べて膜厚が厚い。例えば、半導体層２０４は約６０ｎｍ程度の厚さを有することが多いのに比べて、犠牲層や構造層は１μｍ程度の厚さを有する。これらの厚い層が、直角や鋭角の角を有するパターンであったり、層の断面が基板と直角に切り立っていると、その角の部分が剥離して半導体装置を汚染するごみの原因になる。また、丁字型やコの字型（箱型）のパターンを有する場合には、その角部分にごみがトラップされ、洗浄工程においてもごみを低減することができなくなる。したがって、犠牲層および構造層は、上面から見たときに角を丸くした形状２２３、２２４を有し、断面はテーパーを有する形状２２５、２２６を有することが望ましい。
【０１３９】
なお上記のテーパー各や丸みのある形状は微小構造体を構成する犠牲層および構造層だけに限られることはなく、膜厚の厚い層を形成する場合は、同様に上面から見たときに角を丸くした形状を有し、断面はテーパーを有する形状を有することが望ましい。例えば、比較的膜厚の厚いゲート電極２０７や配線２１７は、上面から見たときに角を丸くした形状２２７、２２８を有し断面はテーパーを有する形状を有することが望ましい。その結果、ゴミの発生を抑え歩留まりを向上させることができる。
【０１４０】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１４１】
（実施の形態６）
本発明の半導体装置が備える微小構造体において、構造層は単層であっても、積層であってもよい。本実施の形態では積層構造を有する構造層について説明する。
【０１４２】
図６（Ａ）には、構造層２０５を構成するシリコン層において、状態の異なるシリコン層を積層させた場合を示す。上記行程によって形成された第１の犠牲層２０３上に、第１層目のシリコン層２５２、第２層目のシリコン層２５３、および第３層目のシリコン層２５４を積層させることによって構造層２０５を構成することができる。第１層目のシリコン層２５２、第２層目のシリコン層２５３、および第３層目のシリコン層２５４は、多結晶シリコンを有する層、非晶質シリコンを有する層、およびシリサイドを有する層を、任意に積層して形成することができる。
【０１４３】
例えば構造層２０５は、第１層目のシリコン層２５２に非晶質シリコンを有する層を形成し、第２層目のシリコン層２５３にシリサイドを有する層を形成し、第３層目のシリコン層２５４に多結晶シリコンを有する層を形成する。このような構造層２０５を形成するためには、第１の犠牲層２０３上に、第１層目のシリコン層２５２として非晶質シリコンを有する層を形成する。続いて第２層目のシリコン層２５３を形成するために非晶質シリコンを有する層を形成し、結晶化を促進させる金属元素を塗布してレーザ照射等で結晶化させる。そして、第３層目のシリコン層２５４を形成するために非晶質シリコンを有する層を形成し、結晶化を促進させる金属元素を塗布してレーザ照射等で結晶化させ、当該金属元素を後述するゲッタリング行程により除去することで形成することができる。
【０１４４】
このように、非晶質シリコンを有する層、シリサイドを有する層、および多結晶シリコンを有する層を積層させることにより、導電性を有し、強度が高く、破壊されにくい構造層２０５を形成することができる。
【０１４５】
また同様にして、第１層目のシリコン層２５２および第３層目のシリコン層２５４に多結晶シリコンを有する層を形成し、第２層目のシリコン層２５３に非晶質シリコンを有する層を形成することも可能である。このように、靭性の高い多結晶シリコンの間に塑性変形を起こしにくい非晶質シリコンを挟み込む構造により、しなやかさと硬さを併せ持つ構造層２０５を形成することができる。また、二層目のシリコン層２５３にシリサイドを有する層を形成することによって、しなやかさと硬さを併せ持ち、さらに導電性を有する構造層２０５を形成することができる。ここで、積層の組み合わせは上記例のみに限定されることなく、非晶質シリコンを有する層、シリサイドを有する層、および多結晶シリコンを有する層を任意に選択して積層することができる。
【０１４６】
また図６（Ａ）では、構造層２０５を三層のシリコン層で構成する例を示したが、本発明は三層に限定されない。例えば、図６（Ｂ）に示すように、構造層２０５を構成するシリコン層を二層にすることも可能である。すなわち、構造層２０５は、単層および二層以上の積層構造にすることも可能である。
【０１４７】
図６（Ｂ）に示す構造層２０５は、第１の犠牲層２０３上に、第１層目のシリコン層２５５、および第２層目のシリコン層２５６を積層させることによって形成される。第１層目のシリコン層２５５、および第２層目のシリコン層２５６は、図６（Ａ）と同様、多結晶シリコンを有する層、非晶質シリコンを有する層、およびシリサイドを有する層を、任意に積層して形成することができる。
【０１４８】
このように、構造層２０５の強度を得るために厚さを必要とする場合、上記のように積層させることによって必要な特性を有する層であって、さらに厚く形成することができる。例えば内部応力の分布差が大きく一度に厚く形成することのできない層であっても、成膜とパターニングを繰り返し行うことによって、応力を緩和することも可能である。
【０１４９】
また、半導体素子を構成する半導体層２０４と、微小構造体を構成する構造層２０５とでは、それぞれの層に求められる特性が大きく異なると考えられる。さらに、構造層２０５は、微小構造体の構造や用途等により、求められる特性が変化する。したがって、図６（Ｃ）に示すように、半導体層２０４と、構造層２０５とを異なる状態のシリコン層を用いて形成することができる。
【０１５０】
例えば、半導体層２０４は多結晶シリコンを有する層で形成し、構造層２０５は非晶質シリコンを有する層で形成することができる。このようにシリコン層を作り分けるためには、基板上に非晶質シリコンを形成し、多結晶シリコンを有する層を形成したい領域のみ結晶化を促進させる金属元素を塗布し、塗布した領域のみレーザ照射等で結晶化させることにより選択的に多結晶シリコンを有する層を形成することができる。
【０１５１】
このように、半導体層２０４を多結晶シリコンを有する層で形成することによって、移動度が高く素子特性の優れた半導体素子を作製することができる。当該多結晶シリコンを有する層は、結晶化を促進させる金属元素を用いて結晶化するため結晶粒界が連続しており、金属元素を用いず結晶化された多結晶シリコンを有する層よりも移動度が高く、より優れた特性の半導体素子を作製することができる。また、構造層２０５を非晶質シリコンを有する層で形成することによって、構造を維持するために強度の高い微小構造体を作製することができる。
【０１５２】
また、図６（Ａ）、（Ｂ）を用いて説明した積層構造においても、半導体層２０４および構造層２０５を、異なるシリコン層を用いることが可能である。このとき、半導体層２０４および構造層２０５の積層構造は、同じでもよいし異なっていてもよい。
【０１５３】
例えば、半導体層２０４および構造層２０５を、非晶質シリコンを有する層と多結晶シリコンを有する層との積層で形成することができる。また、半導体層２０４は非晶質シリコンを有する層と多結晶シリコンを有する層との積層で形成し、構造層２０５は、非晶質シリコンを有する層、およびシリサイドを有する層を積層して形成することができる。このように半導体層および構造層の積層構造を異なるように作製するためには、まず非晶質シリコン層を形成する。そして、多結晶シリコンおよびシリサイドを形成するための非晶質シリコンを形成し、結晶化を促進させる金属元素を塗布してレーザ照射等で結晶化させ、半導体層２０４となる部分のみ、当該金属元素をゲッタリング行程によって除去することにより形成することができる。
【０１５４】
このように半導体層２０４および構造層２０５を、シリコン層を積層させて形成させることにより、容易な行程を用い、厚い構造層２０５を形成することができる。さらに、半導体層２０４を多結晶シリコンを有する層で形成することにより、半導体素子特性を低下させることなく、厚い構造層２０５を形成することができるという利点がある。
【０１５５】
さらには、半導体層２０４および構造層２０５のどちらか一方のみを積層構造にすることも可能である。例えば、半導体層２０４は半導体素子特性を良好にするために移動度の高い多結晶シリコンを有する層で形成し、構造層２０５は構成に適した強度を得るために非晶質シリコンを有する層、シリサイドを有する層、および多結晶シリコンを有する層を任意に積層し形成することができる。逆に、半導体層２０４を積層構造にし、構造層２０５を単層構造とすることも可能である。
【０１５６】
ここで、半導体層２０４および構造層２０５を構成する積層構造は、上記例のみに限定されず、任意の組み合わせで行うことができる。このように、構造層２０５および半導体層２０４を、異なる構成の積層構造に形成することによって、半導体素子および微小構造体を構成するにふさわしい特性を有する層にすることができる。
【０１５７】
また、図６（Ｄ）に示すように、構造層２０５を構成するシリコン層を部分的に作り分けることができる。図６（Ｄ）には、構造層の第１の部分２５７、および構造層の第２の部分２５８を作り分けた構造層２０５を示す。構造層の第１の部分２５７、および構造層の第２の部分２５８は、多結晶シリコンを有する層、非晶質シリコンを有する層、およびシリサイドを有する層を、任意に作り分けて形成することができる。
【０１５８】
例えば、構造層の第１の部分２５７は非晶質シリコン層を形成し、構造層の第２の部分２５８は多結晶シリコンを有する層を形成することができる。このように部分的にシリコン層を作り分けるためには、基板上に非晶質シリコンを形成し、多結晶シリコンを有する層を形成したい部分のみ結晶化を促進させる金属元素を塗布し、塗布した部分のみレーザ照射等で結晶化することができる。作り分ける部分が微細になる場合には、フォトリソグラフィ法等を用いて非晶質シリコン上にレジストマスクを形成し、部分的な結晶化を行うことも可能である。また、非晶質シリコンに照射するレーザの条件を変化させることにより（例えば照射強度を弱くする）、一部（例えば梁構造の柱部分）のみ結晶化されずに非晶質シリコンを残し、その他の部分を結晶化させることも可能である。
【０１５９】
このように部分的にシリコン層を作り分けることによって、支柱部分は堅く、可動部分はしなやかな特性を有する構造層２０５を形成することができる。
【０１６０】
また、構造層２０５および半導体層２０４は、上記に説明した方法を組み合わせて、積層構造と部分的な作り分けた構造とを組み合わせることも可能である。例えば、図６（Ｂ）に示すように、構造層２０５を二層構造に積層して形成し、二層目のシリコン層は、図６（Ｄ）に示すように、第１の部分２５７と第２の部分２５８に作り分けることもできる。
【０１６１】
また、図６（Ｄ）に示すように、構造層２０５を第１の部分２５７と第２の部分２５８とに作り分け、第１の部分２５７、または第２の部分２５８のどちらか一方を積層に形成することも可能である。
【０１６２】
上記のように、複数の状態を有するシリコン層を組み合わせて積層、または作り分けすることにより半導体層２０４および構造層２０５を形成することができる。本発明の半導体装置は、様々な組み合わせで積層構造や作り分けを行うことができるため、上記例に挙げた組み合わせのみには限定されず、任意に組み合わせて実施することができる。
【０１６３】
上記例のように、半導体素子を構成する半導体層２０４、および微小構造体を構成する構造層２０５は、特性の異なるシリコン層を積層する、または、部分的に作り分けることができる。このように、半導体層２０４および構造層２０５を作り分けることによって、半導体素子および微小構造体に最適な特性を有する層を形成することができる。
【０１６４】
これらの積層や作り分けは、複数回の成膜、結晶化、ゲッタリング等を組み合わせることで行うことができる。また、選択的に結晶化を促進させる金属元素を塗布する、選択的にレーザ照射により結晶化する、またはゲッタリング行程により選択的に当該金属元素を除去する、等によって行うことができる。選択的に金属元素を塗布する場合、インクジェットに代表される液滴吐出法を用いたり、選択的にマスクを形成することによって塗布することができる。
【０１６５】
また、結晶化を行うためのレーザ条件を変化させることにより、積層や作り分けを行うことができる。例えば、強度を弱くしたレーザを照射して非晶質シリコンを結晶化させることで、層上部は多結晶シリコンを有し、層下部は非晶質シリコンを有する層を形成することができる。また、梁構造のように厚い部分と薄い部分とを有する層をレーザ照射により結晶化させる場合、層の薄い部分は全体を結晶化させ、層の厚い部分は層上部のみ結晶化させて層下部は非晶質シリコンが残るように作り分けを行うことも可能である。
【０１６６】
例えば、靭性に優れた多結晶シリコンと、塑性変形を起こしにくい非晶質シリコンとを組み合わせて用いた場合、強さとしなやかさを備えた層を形成することが可能になる。上記行程により結晶化した多結晶シリコンを有する層は、粒界が連続し共有結合が途切れることが無いため結晶粒界が欠陥となって起こる応力集中が起こらず、破壊応力が高い。したがって、非晶質シリコンを有する層の結晶欠陥から破壊がおきても、多結晶シリコンを有する層には破壊が伝播しにくいため破壊を止めることができるからである。
【０１６７】
また、ニッケルシリサイドのような珪素合金は、強度が高く、導電性を有する。非晶質シリコンを結晶化を促進させる金属元素を用いて結晶化させ、多結晶シリコンを有する層を形成したのち、全体、または一部の金属元素を選択的に残しておき、必要に応じて熱処理を加えて用いることができる。このように、堅くて導電性を有するシリサイドと、靭性に優れた多結晶シリコンとを組み合わせて用いることで、強さとしなやかさを備え、導電性を有する層を形成することが可能となる。
【０１６８】
また、金属元素を用いてレーザ結晶化した場合、シリコンの結晶成長方向が基板に対して垂直方向に進み、金属元素を用いないでレーザ結晶化した場合、結晶成長方向が基板に対して平行方向に進む。これらを組み合わせて用いることも可能である。例えば、これらを積層させた場合、結晶方向が異なるため、一つの層で破壊が起きても、結晶方向の違う層には亀裂が伝播せず、破壊が起こらない。そのため、多結晶シリコン特有のしなやかさに加え、強度の高い層を形成することができる。
【０１６９】
上記のように、異なるシリコン層を積層する、積層させるシリコン層の厚さの比率を変える、および積層と作り分けとを組み合わせる、等により、仕様に応じた強度や電気特性を有する構造層２０５を形成することができる。さらに、積層や作り分けを用いて、半導体層２０４および構造層２０５を形成することによって、半導体素子および微小構造体に最適な特性を有する層を形成することができる。また、上記の積層や作り分けは容易に行うことができる。したがって、所望の性質を有する半導体層２０４および構造層２０５を容易に形成することが可能となる。
【０１７０】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１７１】
（実施の形態７）
次に、本発明の半導体装置を構成するアンテナを作製する方法について説明する。
【０１７２】
まず、図１０（Ａ）に示すように、第２の導電層を形成し、パターニングを行うことで配線２１７を形成する際に、同時にアンテナ２２９を形成することができる。これは、第１の犠牲層および第２の犠牲層をエッチングにより除去する前の行程で行うことができる。このように配線２１７およびアンテナ２２９を同時に形成することで、行程数を削減することができる。
【０１７３】
図１０（Ｂ）に示すように、配線２１７および第２の絶縁層２２８上に第３の保護層２３０を形成し、その上にアンテナ２３１を形成することができる。アンテナ２３１と配線２１７との導通を取るために、第３の保護層２３０にコンタクトホールを形成する。この行程は犠牲層をエッチングにより除去する前の行程で行う。そして、犠牲層をエッチングする時には、第２の絶縁層２２８および第３の保護層２３０に第２のコンタクトホール２１８を開口する。そして第２のコンタクトホール２１８を通してエッチング剤を導入し、犠牲層をエッチングにより除去することができる。これは、図１０（Ａ）で示したように配線２１７とアンテナ２２９とが同時に形成できない時、例えば、配線２１７とアンテナ２２９との膜厚が異なる、またはアンテナ２２９のしめる面積が広い、といった場合に用いることができる。
【０１７４】
図１０（Ｃ）に示すように、半導体装置に対向基板２３２を設け、対向基板上にアンテナ２３３を形成することができる。このとき、微小構造体が圧迫されて破壊されるのを防ぐために、微小構造体と対向しない部分に保護層２３４を設けることも可能である。こうすることによって、絶縁表面を有する基板２０１と対向基板２３２を接着したときに、微小構造体が破壊されるのを防ぐことができる。この方法を用いることによって、図１０（Ｂ）で示すよりもさらに広い面積を用いてアンテナ２３３を形成することができる。また、対向基板２３２にアンテナ２３３を形成するため、微小構造体および半導体素子を形成した後その上にアンテナを形成する場合に比べ、微小構造体および半導体素子に与えるダメージを少なくすることができる。
【０１７５】
図１０（Ｄ）に示すように、アンテナとしてセラミックアンテナ２３５（平面アンテナ）を用いることができる。セラミックアンテナ２３５は、反射体として機能する第１の導電層２３７および接地体として機能する第２の導電層２３９が、誘電体層２３８を挟む形で構成される。第１の導電層２３７から、微小構造体および半導体素子を有する層への給電は、給電体層２４０を設ける構成とすることができる。さらには、給電点を設けて給電を行う構成とすることも可能である。図１０（Ｄ）では、給電体層２４０を設ける構成のセラミックアンテナ２３５を示している。
【０１７６】
上記セラミックアンテナ２３５は、誘電率の高いセラミックや有機樹脂およびそれらの混合物または磁性体等を用いて誘電体層２３８を形成し、誘電体層表面に導電層２３７、２３９、２４０を、導電性を有する物質を用いて、印刷法、メッキ法等により、誘電体層２３８の表面に作製することができる。また、誘電体層２３８の全面に、蒸着法またはスパッタリング法等を用いて、導電性を有する層を形成し、当該導電性を有する層をエッチングにより所望の形状に加工することで形成することもできる。
【０１７７】
上記のように作製した第２の導電層２３９および給電体層２４０は、微小構造体および半導体素子を有する層と電気的に接続される。詳細には、第２の導電層２３９は、半導体素子を有する層の接地電位を与える部分に接続され、給電体層２４０は、図１（Ａ）で説明した無線通信回路に接続される。
【０１７８】
リーダライタと半導体装置が無線通信のために利用する電磁波の周波数帯は、１３５ｋＨｚまでの長波帯、６〜６０ＭＨｚ（代表的には１３．５６ＭＨｚ）の短波帯、４００〜９５０ＭＨｚの超短波帯、２〜２５ＧＨｚのマイクロ波帯などがある。アンテナは、通信に利用する電磁波の周波数に応じて適宜設計することができる。また、アンテナは、リーダライタとの通信を行うためのアンテナと、駆動電力を供給するためのアンテナを分離して設けることもできる。
【０１７９】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１８０】
（実施の形態８）
本実施の形態では、本発明の半導体装置を作製するために、同一基板上に微小構造体および半導体素子を作製する方法について、実施の形態１とは異なる方法を、図面を用いて説明する。図面において、上側には上面図を示し、下側には上面図Ｏ−Ｐ、もしくはＱ−Ｒにおける断面図を示す。
【０１８１】
本発明の半導体装置が備える微小構造体および半導体素子は、絶縁性基板上に作製することができる。
【０１８２】
まず、絶縁表面を有する基板３０１上に下地膜３０２を形成する（図１１（Ａ）参照）。下地膜３０２は酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁層を単層または積層構造で形成することができる。ここでは下地膜３０２として、実施の形態４と同様な２層構造を用いる場合を説明するが、下地膜３０２は絶縁層を単層または３層以上に積層させた構造を用いてもよい。
【０１８３】
次に、微小構造体を構成する半導体層３０３および半導体素子を構成する半導体層３０４を成膜し、任意の形状にパターニングする（図１１（Ａ）参照）。半導体層３０３、３０４は、実施の形態４と同様な材料、同様な結晶構造を有するものを用いることができる。本実施の形態では、実施の形態４と同様に、金属元素を用いた加熱処理によって結晶性半導体層を作製する。
【０１８４】
また、結晶化に用いた金属元素を有する半導体層は導電性に優れるため、微小構造体を構成する半導体層３０３には金属元素を残し、半導体素子を構成する半導体層３０４のみ選択的に金属元素を除去することも可能である。また、微小構造体を構成する半導体層３０３に含まれる金属元素を除去した場合、微小構造体を構成する半導体層３０３部分は、不純物元素を添加することなく利用することができる。微小構造体を駆動させるにあたって半導体層３０３に導電性が必要な場合は、Ｐ型またはＮ型となる不純物を添加することができる。この不純物添加は、半導体素子の不純物領域を形成する際の不純物添加工程と同時に行うことができる。本工程により導電性を持たせた半導体層３０３は、静電力で制御する微小構造体の構成に好適である。
【０１８５】
次に、半導体層３０３、３０４上に、絶縁層３０５を形成する（図１１（Ａ）参照）。絶縁層３０５は、実施の形態４と同様な材料、同様な方法によって形成することができる。半導体素子の領域に形成された絶縁層３０５は、ゲート絶縁層として機能する。
【０１８６】
また、絶縁層３０５は高密度プラズマ処理によって成膜することができ、その条件等は実施の形態４と同様である。
【０１８７】
またさらに絶縁層３０５の成膜に高密度プラズマ処理を用いる場合を説明したが、半導体層３０３、３０４に高密度プラズマ処理を施してもよい。高密度プラズマ処理によって、半導体層表面の改質を行うことができる。その結果、界面状態を改善でき、半導体素子や微小構造体の電気特性を向上させることができる。さらに、絶縁層３０５の成膜のみではなく、下地膜３０２や他の絶縁層を成膜する場合にも、高密度プラズマ処理を用いて作製することができる。
【０１８８】
次に、微小構造体を構成する半導体層３０３の上に第１の犠牲層３０６を成膜し、任意の形状にパターニングする（図１１（Ｂ）参照）。第１の犠牲層３０６は、タングステンや窒化シリコン等、金属元素やシリコンなどの元素や化合物を材料とし、スパッタリング法やＣＶＤ法等を用いて成膜することができる。パターニングには、フォトリソグラフィ法を用いてレジストマスクを形成し、異方性のドライエッチングを行う。
【０１８９】
第１の犠牲層３０６の膜厚は、第１の犠牲層３０６の材料や、微小構造体の構造および動作方法、犠牲層エッチングの方法等、様々な要因を考慮して決定される。例えば、第１の犠牲層３０６が薄すぎればエッチング剤が拡散せずにエッチングされない、またはエッチング後に構造層が座屈するといった現象が生じる。また、微小構造体を静電力で動作させる場合に第１の犠牲層が厚すぎると駆動できなくなる。例えば、微小構造体が犠牲層下部の導電層と構造層との間で静電力による駆動を行う場合、第１の犠牲層３０６は０．５μｍ以上３μｍ以下の厚さを有し、好適には１μｍ以上２．５μｍ以下を有することが好ましい。
【０１９０】
次に、第１の犠牲層３０６および絶縁層３０５上に、微小構造体の構造層３０７および第２の犠牲層３０８であり、半導体素子のゲート電極３０９となる導電層を形成し、任意の形状にパターニングする（図１１（Ｃ）参照）。当該導電層は、タングステン等、導電性を有する金属元素や化合物等を用い、スパッタリング法やＣＶＤ法等を用いて順次成膜することができる。本実施の形態では、導電層を積層する構造を用いる。積層された導電層は、同一材料から形成しても、異なる材料から形成してもよい。
【０１９１】
導電層は、微小構造体の構造層３０７および半導体素子のゲート電極３０９を構成する第１の導電層３１０を成膜する。当該導電層は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用い、５０ｎｍ以上２μｍ以下程度形成すればよい。その上に、第２の犠牲層３０８および半導体素子のゲート電極３０９を構成する第２の導電層３１１を成膜する。当該導電層は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用い、１００ｎｍ以上２μｍ以下程度形成すればよい。また、第１の導電層及び第２の導電層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１９２】
また、上記導電層は２層構造に限定されず、３層構造であってもよい。例えば、第１層にタングステン、窒化タングステン等を用い、第２層にアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、アルミニウムとチタンの合金（Ａｌ−Ｔｉ）を用い、第３層に窒化チタン膜、チタン膜等を用い、順次積層した３層構造としてもよい。この場合、第１層および第２層を微小構造体の構造層とし、第３層を第２の犠牲層とすることができる。また第１層を構造層とし、第２層および第３層を犠牲層とすることもできる。勿論上記導電層は単層構造であってもよい。
【０１９３】
その後、以下に示す手順でパターニングを行い、構造層３０７、第２の犠牲層３０８、およびゲート電極３０９を形成する。まず、エッチングを行う形状にレジストマスクを形成する。次に、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、第２の犠牲層３０８および第２の導電層３１１をエッチングする。このとき、異方性エッチングにより断面を垂直にパターニングしてもよいし、テーパー状にエッチングしてもよい。次に、コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等のエッチング条件を決定し、構造層３０７および第１の導電層３１０を所望のテーパー形状にエッチングする。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガスまたはＯ２を用いることができる。
【０１９４】
微小構造体を作製するために犠牲層をエッチングするとき、第２の犠牲層３０８および第１の犠牲層３０６は同時にエッチングすると、工程が少なく好ましい。したがって、第２の犠牲層３０８は第１の犠牲層３０６と同一の材料を用いて成膜することが望ましい。しかしながら、本発明はこれらの材料に限定されず、第１の犠牲層３０６および第２の犠牲層３０８は同一の材料を用いて作製してもよく、異なる材料を用いて作製してもよい。
【０１９５】
次に、半導体素子を構成する半導体層３０４に不純物元素を添加してＮ型不純物領域、およびＰ型不純物領域を形成する。このような不純物領域は、フォトリソグラフィ法によりレジストマスクを形成し、不純物元素を添加するドーピング処理を行うことで選択的に形成することができる。不純物元素を添加する方法は、イオンドープ法またはイオン注入法で行うことができる。Ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い、Ｐ型を付与する不純物元素としては、ボロン（Ｂ）を用いることができる。Ｎ型不純物領域、およびＰ型不純物領域には、１×１０２０〜１×１０２１／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加されることが望ましい。必要に応じて、ゲート電極３０９のエッチングとドーピング処理とを交互に繰り返すことによって、半導体層の不純物濃度を制御し、高濃度不純物領域や低濃度不純物領域を形成することができる。
【０１９６】
また、ゲート電極３０９を単層の導電層で形成した場合や、積層構造の導電層をテーパー状にエッチングしなかった場合、ゲート電極３０９上に絶縁層を形成し、当該絶縁層を異方性エッチングすることで、ゲート電極３０９の側面に接する絶縁層（サイドウォール）を形成することもできる。サイドウォールは、実施の形態４と同様に作製することができる。
【０１９７】
不純物領域を形成した後、不純物元素を活性化するために加熱処理、赤外光の照射、またはレーザ光の照射を行うとよい。活性化は、実施の形態４と同様な手段により行うことができる。
【０１９８】
また、酸化窒化シリコン膜、酸化シリコンなどの絶縁層からなるパッシベーション膜を導電層や半導体層を覆うように形成した後、加熱処理、赤外光の照射、またはレーザ光の照射を行い、水素化を行ってもよい。水素化は、実施の形態４と同様に行うことができる。
【０１９９】
上記の工程により、Ｎ型半導体素子３１２およびＰ型半導体素子３１３が形成される（図１２（Ａ）参照）。このとき、微小構造体を構成する半導体層３０３には第１の犠牲層３０６、構造層３０７および第２の犠牲層３０８で覆われていない領域に不純物領域が形成されている。
【０２００】
続いて、全体を覆うように絶縁層３１４を形成する（図１２（Ａ）参照）。絶縁層３１４は、絶縁性を有する無機材料や、有機材料等により形成することができる。絶縁層３１４は、実施の形態４で示した絶縁層２１５と同様に作製することができる。
【０２０１】
次に、絶縁層３１４および絶縁層３０５を順次エッチングし、半導体層３０３、３０４および構造層３０７に配線を接続するための第１のコンタクトホール３１５を形成する（図１２（Ａ）参照）。エッチング処理は、ドライエッチング法またはウエットエッチング法を適用することができる。本実施の形態では、ドライエッチングにより第１のコンタクトホール３１５を形成する。
【０２０２】
次に、第１のコンタクトホール３１５を充填し、絶縁層３１４上に配線３１６を形成し、任意の形状にパターニングすることで、ソース電極、ドレイン電極、および電気回路を構成する配線等を形成する（図１２（Ａ）参照）。配線３１６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。
【０２０３】
配線３１６が角を有するパターンを有する場合、実施の形態５と同様に、当該角の部分が丸みを帯びた形状にパターニングすることが好ましい。
【０２０４】
次に、絶縁層３１４および絶縁層３０５を順次エッチングし、第２のコンタクトホール３１７、３１８を形成する。第２のコンタクトホール３１７は第１の犠牲層３０６を露出させるために形成し、第２のコンタクトホール３１８は第２の犠牲層３０８を露出させるために形成する（図１２（Ｂ）参照）。エッチング処理は、ドライエッチング法またはウエットエッチング法を適用することができる。
【０２０５】
本実施の形態では、ドライエッチングにより第２のコンタクトホール３１７、３１８を形成する。第２のコンタクトホール３１７、３１８は、第１の犠牲層３０６および第２の犠牲層３０８をエッチング除去するために開口する。例えば、第２のコンタクトホール３１７、３１８の直径は２μｍ以上とすることが好ましい。エッチングする犠牲層の体積等を考慮して、コンタクトホールの直径を決定する。
【０２０６】
また、第２のコンタクトホール３１７、３１８は、第１の犠牲層３０６および第２の犠牲層３０８をエッチングしやすいような直径を有するコンタクトホールとして形成してもよい。つまり、上述のように小さな穴として形成する必要はなく、半導体層３０３、３０４上等の絶縁層３１４が必要な部分を残して、犠牲層全体が露出するように第２のコンタクトホール３１７、３１８を形成してもよい。その結果、犠牲層の除去にかかる時間を短縮することができる。
【０２０７】
次に、第１の犠牲層３０６、および第２の犠牲層３０８をエッチングにより除去する（図１３（Ａ）（Ｂ）（Ｃ）参照）。ここで図１３には、微小構造体のみを表示する。エッチングは、犠牲層の材料によって適したウエットエッチング法を用いるか、またはドライエッチング法により、第２のコンタクトホール３１７、３１８を通して犠牲層をエッチング除去することができる。第１の犠牲層３０６、および第２の犠牲層３０８は接続されているため、第２のコンタクトホール３１７、３１８を通していずれもエッチング除去することができる。
【０２０８】
例えば、第１の犠牲層３０６又は第２の犠牲層３０８がタングステン（Ｗ）である場合、２８％のアンモニアと３１％の過酸化水素水を１：２で混合した溶液に２０分程度漬けることでエッチングを行う。第１の犠牲層３０６又は第２の犠牲層３０８が二酸化珪素の場合は、フッ酸４９％水溶液１に対してフッ化アンモニウムを７の割合で混合したバッファードフッ酸を用いる。第１の犠牲層３０６又は第２の犠牲層３０８がシリコンの場合は、リン酸、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ等のアルカリ金属元素の水酸化物、ＮＨ４ＯＨ、ヒドラジン、ＥＰＤ（エチレンジアミン、ピロカテコール、水の混合物）、ＴＭＡＨ、ＩＰＡ、ＮＭＤ３溶液等を用いる。
【０２０９】
ウエットエッチング後の乾燥に際しては、毛管現象による微小構造体の座屈を防ぐため、粘性の低い有機溶媒（例えばシクロヘキサン）を用いてリンスを行う、もしくは低温低圧の条件で乾燥させるか、またはこの両者の組み合わせによって行う。
【０２１０】
また、第１の犠牲層３０６又は第２の犠牲層３０８は、大気圧など高圧の条件において、Ｆ２やＸｅＦ２を用いてドライエッチングを行うことによって、除去することができる。
【０２１１】
このようにして第１の犠牲層が除去された領域に空間（第３の空間に相当）、第２の犠牲層が除去された領域に空間（第４の空間に相当）が生じる。
【０２１２】
さらに第１の犠牲層３０６又は第２の犠牲層３０８除去後のこれら空間に生じる毛管現象による微小構造体の座屈を防ぐため、微小構造体表面に撥水性を持たせるプラズマ処理を行うこともできる。このような工程を用いて第１の犠牲層３０６および第２の犠牲層３０８をエッチング除去することによって、空間が生じ、可動部を有する微小構造体３１９を作製することができる。
【０２１３】
以上説明した、微小構造体３１９を作製する方法においては、構造層３０７の材料、第１の犠牲層３０６、第２の犠牲層３０８の材料、および犠牲層を除去するエッチング剤の適当な組み合わせを選択する必要がある。例えば、エッチング剤を特定のものに決めた場合、構造層３０７の材料に比べて、エッチングレートが大きい材料を用いて第１の犠牲層３０６および第２の犠牲層３０８を構成すればよい。
【０２１４】
さらに、第１の犠牲層３０６および第２の犠牲層３０８が異なる材料で形成されており、同一のエッチング剤でエッチングできない場合には、二度に分けて犠牲層をエッチングする。この場合には、除去しないがエッチング剤と接する層（例えば構造層３０７や絶縁層３１４等）との選択比を十分に考慮する必要がある。
【０２１５】
また、本実施の形態のように、ゲート電極を構成する導電層で微小構造体の構造層を作製することで、強度の高いしなやかな可動部を有する微小構造体を作製することができる。
【０２１６】
上記工程では、第２の犠牲層３０８をエッチング除去し、第２の導電層３１１を構成する導電層を構造層３０７としたが、第２の犠牲層３０８をエッチング除去せずに微小構造体を作製することも可能である（図１３（Ｄ）（Ｅ）参照）。この場合、第１の犠牲層３０６のみをエッチング除去すればよく、第２の犠牲層３０８をエッチング除去するための第２のコンタクトホール３１８は形成しなくてよい。
【０２１７】
特に図１３（Ｅ）に示すように、構造層３０７および第２の犠牲層３０８を形成し、犠牲層をエッチング除去すると、絶縁層３１４が構造層３０７のテーパー部分に接着して残る場合がある。これは、犠牲層をエッチング除去して微小構造体３１９を形成する際に、構造層３０７の座屈を防ぐための一時的な支持体として利用することができる。
【０２１８】
犠牲層のエッチング除去をウエットエッチングで行う場合、エッチング溶液が構造層３０７と絶縁層３０５との間に入り込み、毛細管現象によって構造層３０７と絶縁層３０５とが付着（すなわち座屈）してしまう。これを防ぐために、絶縁層３１４によって支持体を作製することができる。
【０２１９】
構造層３０７のテーパーと絶縁層３１４とが接着している面積は、１００ｎｍ四方から１μｍ四方程度であり、絶縁層３１４の支持体によって上記の付着を防ぐことができる。しかしながら、構造層３０７を可動させて利用する場合、支持体は不必要となる。ここで、微小構造体３１９の半導体層３０３および構造層３０７との間に異なる極性の電荷を付与する、すなわち電圧を印加すると、静電力によって構造層３０７が半導体層３０３側へ引きつけられて下方へたわみ、支持体と構造層３０７とを分離することができる。これは、支持体と構造層３０７とが１００ｎｍ四方から１μｍ四方程度の微小な面積で接着しているからである。
【０２２０】
このように支持体を用いて微小構造体３１９を作製することで、構造層３０７の座屈を防ぐことが可能となる。
【０２２１】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０２２２】
（実施の形態９）
上記実施の形態の工程の一部を変更する、または別の工程を追加することにより、様々な構造を有する微小構造体、および半導体素子を作製することができる。そこで本実施の形態では、上記実施の形態とは異なる工程について説明する。
【０２２３】
第１の犠牲層３０６上に、第１の犠牲層３０６と同じ材料を用いて第２の犠牲層３２１を成膜し、その後導電層３２２を順次積層することもできる（図１４（Ａ）（Ｂ）（Ｃ）参照）。そして、第１の犠牲層３０６および第２の犠牲層３２１をエッチング除去することによって、空間が生じ、導電層３２２および絶縁層３１４が構造層となる微小構造体を作製することができる。上記方法によって下に空間を有するコンデンサや、カンチレバー、スイッチ等の機能を有する微小構造体３２４を作製することができる（図１４（Ｄ）（Ｅ）参照）。
【０２２４】
このとき、犠牲層をエッチングするためのコンタクトホール３２３は、第１のコンタクトホール３１５を形成するときに、同時に形成することができる。また、配線３１６を形成した後にコンタクトホール３２３を形成してもよい。構造体を構成する構造層の形状は、コンタクトホール３２３の形状によって決めることができる。
【０２２５】
また、上記例では、第１の犠牲層３０６および第２の犠牲層３２１を積層しているが、例えば第１の犠牲層３０６を成膜せずに、単層構造の犠牲層を成膜することも可能である。さらに、上記例では第１の犠牲層３０６および第２の犠牲層３２１を同一材料で成膜し、同時に犠牲層をエッチング除去しているが、本発明はこの例に限定されない。例えば、第１の犠牲層３０６および第２の犠牲層３２１を異なる材料を用いて成膜し、複数回に分けてエッチングし、除去することも可能である。
【０２２６】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０２２７】
（実施の形態１０）
微小構造体を保護するために、基板に対向基板を貼り合わせることもできる。そこで本実施の形態では対向基板を貼り合わせた形態について説明する。
【０２２８】
図１５（Ａ）（Ｂ）に示すように微小構造体を保護するために、基板３０１に対向基板３２５を貼り合わせる。対向基板３２５を貼り合わせる場合、配線３１６を形成した後、絶縁層３１４（第１の絶縁層に相当）上に第２の絶縁層３２６を形成し、任意の形状にエッチングを行う。このとき、犠牲層および微小構造体となる構造層が露出するように第２の絶縁層３２６をパターニングする。その後、犠牲層をエッチング除去することで、空間を有する微小構造体を作製することができる。図１５（Ａ）で示す空間は、その一端に開放された領域を有することを特徴とする。
【０２２９】
次に、対向基板３２５について説明する。対向基板３２５を貼り合わせるによって微小構造体を破壊してしまわないようにするため、絶縁層３１４（第１の絶縁層に相当）上に形成された第２の絶縁層３２６と対向する部分に、第３の絶縁層３２７を形成する（図１５（Ａ）参照）。基板３０１上に形成された微小構造体と対向する部分には、絶縁層が形成されていないため、基板間に隙間ができる。そのため、基板３０１および対向基板３２５を貼り合わせたときに微小構造体を破壊することがなく好ましい。
【０２３０】
また、対向基板３２５には半導体装置の回路を構成する、アンテナ３２８を形成することができる（図１５（Ｂ）参照）。この場合は、絶縁層３１４（第１の絶縁層に相当）上に形成された第２の絶縁層３２６上に、配線３１６（第１の配線に相当）と接続するための第２の配線３２９を形成する。そして、第２の配線３２９とアンテナ３２８とが電気的に接続するように、基板３０１および対向基板３２５を固定し、貼り合わせることができる。
【０２３１】
基板３０１と対向基板３２５との貼り合わせは、基板上に形成された第２の配線３２９と、対向基板上に形成されたアンテナ３２８とを電気的に接続するため、異方性導電材料を用いることが好ましい。異方性導電材料は、特定の方向（ここでは基板と垂直方向）のみに導電性を有するものであり、例えば異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を熱硬化させたものを用いることができる。異方性導電ペーストは、バインダ層と呼ばれ、主成分が接着剤である層中に、導電性の表面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。異方性導電膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の表面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。なお、導電性の表面を有する粒子は、球状の樹脂にニッケル（Ｎｉ）や金（Ａｕ）等をメッキしたものを用いる。不要な部位での導電性粒子間の電気的短絡を防ぐために、シリカ等からなる絶縁性の粒子を混入してもよい。また、対向基板３２５に絶縁層のみを形成し、アンテナ等の電気的な接続が不要な場合には、導電性を有さない接着剤を用いて基板３０１と対向基板３２５とを貼り合わせることができる。
【０２３２】
このとき、上記で説明した工程と同様、基板３０１上に形成された微小構造体を保護するため、微小構造体と対向しない部分、および第２の導電層と第３の導電層との接続部分は第３の絶縁層３２７を形成し、対向基板３２５が微小構造体に接触しないようにすると望ましい。また、アンテナ３２８は、第３の絶縁層３２７上部のみに形成されていてもよいし、第３の絶縁層３２７上部および下部に形成され、それらが電気的に接続されていてもよい（図１５（Ｂ）参照）。
【０２３３】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０２３４】
（実施の形態１１）
本実施の形態では、上記工程によって作製される半導体装置において、さらに基板３０１から剥離して、別の基板や物体に貼り付ける作製工程について説明する。例えば、半導体装置をガラス基板上に作製し、その後、ガラスよりも薄くて柔らかいプラスチック等の可撓性基板に転置することができる。
【０２３５】
半導体装置を基板３０１から剥離する場合、下地膜３０２を作製するときに、剥離層３３０を形成する（図１６（Ａ）参照）。剥離層３３０は下地膜の下方又は積層された下地膜の間に成膜することができる。そして、上記実施形態と同様に配線３１６を形成した後、剥離層３３０が露出するようにコンタクトホール３３１を形成する。犠牲層をエッチングするためのコンタクトホールを形成する前に、半導体装置を基板から剥離するのが良い。なぜなら、犠牲層をエッチングするためのコンタクトホールを形成した後に、犠牲層を除去し空間を作製した後に、基板から剥離すると、空間を破壊する恐れがあるためである。
【０２３６】
コンタクトホール３３１にエッチング剤を導入し、剥離層３３０を部分的に除去する（図１６（Ｂ）参照）。次に、基板３０１上面方向から剥離を支持するための基板３３２を接着し、剥離層３３０を境に半導体素子および微小構造体を基板３０１から剥離する。その後、半導体素子及び微小構造体を基板３３２へ移し取る。次に、半導体素子および微小構造体が基板３０１と接していた側、つまり剥離面に可撓性基板３３３を接着する。そして上面方向から貼り付けた剥離のための基板３３２を剥がし取ることで、半導体素子および微小構造体を転置することができる。なお基板３３２として説明したがフィルム状のものを用いることも可能である。
【０２３７】
そして、犠牲層が露出するようにコンタクトホールを形成し、犠牲層をエッチング除去することで微小構造体が作製される。また、剥離時に配線３１６等をエッチング剤と反応することから保護するために、配線上に保護膜を成膜してもよい。
【０２３８】
転置後、さらに、微小構造体を保護する必要がある場合には、上記で説明した対向基板３２５を貼り付けることも可能である。対向基板３２５は、フィルム状のものを用いることも可能である。
【０２３９】
本実施の形態においては、基板３０１から剥離層３３０をエッチングした後に、半導体素子および微小構造体を他の可撓性基板３３３へ転置する方法を挙げたが、本発明はこの例には限定されない。例えば、剥離層３３０をエッチング工程のみで除去した後、他の基板等へ転置する方法や、剥離層３３０を設けず、基板３０１上面から剥離のための基板を貼り付けて半導体素子および微小構造体を基板３０１から剥がし取る方法がある。さらに、基板３０１を裏面から研磨し、半導体素子および微小構造体を得る方法などがあり、これらの方法を適宜組み合わせて行うことも可能である。基板３０１を裏面から研磨する以外の方法を用いて、他の可撓性基板３３３へ移しかえる工程を用いると、基板３０１が再利用できる利点がある。
【０２４０】
上記のように、基板３０１上に作製した半導体素子および微小構造体を剥離し、可撓性を有する可撓性基板３３３に貼り付けることで、薄くて柔らかく小型な半導体装置を作製することができる。
【０２４１】
上記工程のように、レーザによる結晶化、または金属元素とレーザの組み合わせによって結晶化する場合、熱のみによる結晶化に比べて低温で行うことができるため、プロセスに使用できる材料の幅が広がる。例えば、半導体層を加熱のみで結晶化させる場合、１０００℃程度の温度で１時間程度の加熱を行う必要があり、熱に弱いガラス基板や、融点が１０００℃以下の金属元素を用いることができない。しかしながら、上記金属元素を用いた工程によって、歪み点が５９３℃であるガラス基板等を用いることが可能になる。
【０２４２】
また、熱結晶化のみの半導体層に比べて、上記工程によって作製される半導体層は、結晶粒界が連続しているため、共有結合が途切れることが無い。そのため、粒界間の不対結合が欠陥となって起こる応力集中が起こらず、結果として一般的な多結晶シリコンに比べて破壊応力が高くなる。
【０２４３】
また、非晶質シリコンは、一般的に成膜後に内部残留応力が存在する。このため、厚く成膜することが難しい。一方、上記工程によって作製される多結晶シリコンでは内部応力が緩和し、さらに低温の工程で成膜できるため、成膜と結晶化を繰り返して任意の厚さの半導体層を得ることができる。また、半導体層上に他の材料をパターニングし、さらにその上に半導体層を成膜することも可能である。
【０２４４】
また、ニッケルシリサイドのようなシリコンの合金は一般に強度が高いことが知られている。結晶化に用いる金属元素を半導体層中に選択的に残しておき、適当な熱処理を加えることで、さらに硬く、導電性の高い微小構造体を作製することができる。したがって、本実施の形態で説明したように半導体層を微小構造体の下部の電極として使用する場合に優れている。
【０２４５】
また本発明は、同一基板上に微小構造体および半導体素子を作製することで、組み立てやパッケージが不要な、製造コストのかからない半導体装置を提供することができる。
【０２４６】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０２４７】
（実施の形態１２）
本実施の形態では、上記実施の形態で説明した半導体装置について、具体的な構成および使用の例を、図面を用いて説明する。
【０２４８】
ここでは、検出した生体の機能データを無線通信で送信する、または疾病の患部に薬剤を注入する、患部細胞をサンプリングする、等の機能を有する医療装置である半導体装置の例について、図１７を用いて説明する。
【０２４９】
図１７（Ａ）に示す医療装置３９５０は、保護層によってコーティングされたカプセル３９５２内に本発明の半導体装置３９５１が設けられている。カプセル３９５２と半導体装置３９５１との間には、充填剤３９５３が満たされていてもよい。
【０２５０】
図１７（Ｂ）に示す医療装置３９５５は、保護層によってコーティングされたカプセル３９５２内に本発明の半導体装置３９５１が設けられている。また、半導体装置が有する微小構造体３９５６（微小構造体の全体または一部）がカプセル３９５２の外側に露出している。カプセル３９５２と半導体装置３９５１の間には、充填剤３９５３が満たされていてもよい。
【０２５１】
カプセルの表面に設けられた保護層は、ダイヤモンドライクカーボン（ＤＬＣ）、窒化珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいることが好ましい。カプセルや充填材は公知のものを適宜用いることができる。カプセルに保護層を設けることで、体内でカプセルや半導体装置が溶解、変性することを防止することが可能である。
【０２５２】
さらにカプセル最外面を楕円球状のように丸みを帯びた形状にしておくことによって人体を傷つけることなく、安全に利用することができる。
【０２５３】
医療装置３９５０、３９５５を構成する半導体装置３９５１は、上記実施の形態で説明した構成を有し、微小構造体によってセンサやポンプ、採取構造等が作られている。微小構造体は、物理量や化学量を測定して生体の機能データを検出するセンサ、疾病の患部に薬剤を注入するポンプ、患部細胞をサンプリングする採取体、等を有する。
【０２５４】
ここで医療装置が検出する物理量が、圧力、光、音波等である場合、図１７（Ａ）に示すような、電極がカプセルの外部に露出してない半導体装置を用いることができる。また、温度、流量、磁気、加速度、湿度、ガス等の気体成分やイオン等の液体成分等の化学物質等を検出する場合、図１７（Ｂ）に示すような、微小構造体３９５６がカプセルの外部に露出している半導体装置を用いることが好ましい。また、患部に薬剤を注入するポンプやサンプリングする採取体を有する医療装置の場合も、図１７（Ｂ）のような微小構造体がカプセル外部に露出していることが好ましい。
【０２５５】
また、微小構造体によって得られた情報を電気回路によって信号変換、情報処理を行うことも可能である。半導体装置が有する電気回路の構成によっては、微小構造体によって得られた情報をもとに、疾病患部を探索して移動する、患部を観察して薬剤の注入をするか否かの判断を行う、等の高度な機能を持たせることも可能である。
【０２５６】
また、微小構造体によって得られた情報や、電気回路によって処理された信号は、ＲＦ回路によってリーダライタへ送信することが可能である。さらには、体内で動作中の半導体装置に無線通信で制御信号を送信することも可能である。半導体装置はＲＦ回路を有することで電力供給、通信を無線で行うことができるため、医療行為の自由度が上昇し、（胃カメラのような）患者に与える苦痛を低減することが可能になる。
【０２５７】
なお、医療装置が体内を撮像する装置である場合、医療装置にＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＥＬ等の発光装置を設けてもよい。この結果、体内を撮像することが可能である。
【０２５８】
なお、医療装置から検出結果のデータをリーダライタに自発的に発信するために、検出装置に公知の電池を設けてもよい。
【０２５９】
次に、医療装置の使用方法について説明する。図１７（Ｃ）に示すように、被験者３９６２が医療装置３９５０又は３９５５を嚥下し、体内腔３９６３を移動させる。半導体装置の微小構造体が検出した結果を、被験者の近傍に設置されたリーダライタ３９６１に発信する。リーダライタでは、この結果を受信する。この結果、半導体装置を回収せずとも、その場で被験者の生体の機能データを検知することが可能である。また、体内腔及び消化器の様子を撮像することが可能である。
【０２６０】
上記例では、医療装置を嚥下して消化器官を検査する例をしめしたが、本発明はこの限りではない。例えば、医療装置を非常に微小（例えば、数μｍ〜数百μｍ程度）に作製することによって、血管内や腹腔内に挿入することも可能になる。
【０２６１】
また、図１７（Ｄ）に示すように、被験者３９６２の体内に医療装置３９５０又は３９５５を埋め込むことで、半導体装置の微小構造体が検出した結果を、被験者の近傍に設置されたリーダライタ３９６４に発信する。この場合、被験者の測定対象部に電極３９５７が接するように医療装置３９５５体内に埋め込む。体内に埋め込んだ医療装置は、バイオボンド等を用いて任意の場所に固定することが可能である。
【０２６２】
リーダライタでは、この結果を受信する。この受信結果を、生体情報管理コンピュータで記録し、処理することで、被験者の生体情報を管理することが可能である。なお、リーダライタ３９６４をベッド３９６０に設けることで、身体機能が不全で、移動が困難な被験者の生体情報を常時検出することが可能であり、被験者の病状、健康状態管理することが可能である。
【０２６３】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【実施例】
【０２６４】
本実施例では、上記実施の形態４において図５〜８を用いて説明した構造層２０５のように、半導体層によって構成される構造層に関する機械的特性について示す。
【０２６５】
例えば、図６（Ｂ）で示したように、構造体が有する構造層２０５は、上記の工程を用いて結晶化させた多結晶シリコンを有する層と、非晶質シリコンを有する層とを積層させて形成することができる。
多結晶シリコンを有する層と非晶質シリコンを有する層のように、結晶状態の異なるシリコン層は、互いに異なった機械的特性を有する層である。したがって、上記例のように積層させたり、同一層内で選択的な領域に形成して構造層を形成することで、様々な用途に応じた構造体を作製することができる。
【０２６６】
結晶状態が異なるシリコン層の機械的特性の違いを調べるため、ＣＶＤ法を用いて成膜した非晶質シリコンを有する層と、多結晶シリコンを有する層の複合弾性率、およびインデンテーション硬さの測定を行った。ここで、多結晶シリコンを有する層は、非晶質シリコンを有する層を金属元素を用いてレーザー結晶化させたものである。
【０２６７】
試料に用いた非晶質シリコンを有する層は、石英基板上に、下地層として厚さ５０ｎｍの窒化シリコン層、および厚さ１００ｎｍの酸化シリコン層をＣＶＤ法により形成し、その下地層上に、非晶質シリコン層を６６ｎｍの厚さでＣＶＤ法によって成膜した。
また、試料に用いた多結晶シリコンを有する層は、連続発振型のレーザを用いて、上記と同様に形成した非晶質シリコンを有する層に金属元素を用いて結晶化させた。結晶化に用いたレーザのエネルギー密度は９〜９．５Ｗ／ｃｍ２、走査速度は３５ｃｍ／ｓｅｃとした。レーザ照射によって結晶化した多結晶シリコンを有する層の厚さは、膜の収縮のため約６０ｎｍであった。
【０２６８】
機械的特性の測定は、三角錐形の圧子を試料に押し込むナノインデンテーション測定によって行った。測定条件は圧子の単一押し込みであり、使用した圧子はダイヤモンド製のＢｅｒｋｏｖｉｃｈ圧子である。したがって、圧子の弾性率は約１０００ＧＰａ、ポアソン比は約０．１である。
【０２６９】
測定した複合弾性率は下記式（１）で表される、試料および圧子の弾性率を複合した弾性率である。式（１）においてＥｒは複合弾性率、Ｅはヤング率、νはポアソン比である。また、式の第１項（ｓａｍｐｌｅで示す項）は試料の弾性率が寄与する項であり、第２項（ｉｎｄｅｎｔｅｒで示す項）は圧子の弾性率が寄与する項である。
【０２７０】
【数１】
2007021713.tif 000003
【０２７１】
式に示されるように、複合弾性率は、試料の弾性率が寄与する第１項と、圧子の弾性率が寄与する第２項との和で求められる。しかしながら、圧子の弾性率は試料に比べて非常に大きいため、第２項は無視することができ、複合弾性率は近似的に試料の弾性率を示す。
【０２７２】
また、インデンテーション硬さとは、インデンテーション法によって測定される硬さであり、圧子の最大圧入加重を、最大圧入時の射影面積で割って求められる。ここで、圧入時の射影面積は、圧子の幾何学的な形状と、圧子が試料を押し込んだ時の接触深さによって求められる。
このインデンテーション硬さに７６を乗じることによって、硬さの指標として一般的に使用されているビッカース硬さと等価に扱うことができる。
【０２７３】
表１に、多結晶シリコンを有する層と、非晶質シリコンを有する層の複合弾性率およびインデンテーション硬さの測定結果を示す。
結果は３回の測定結果の平均値を示している。
【表１】
2007021713.tif 000004
【０２７４】
表１に示す結果より、多結晶シリコンを有する層は、非晶質シリコンを有する層よりも高い弾性率を有する。
すなわち、構造層に曲げるような力が働いた場合に、多結晶シリコンを有する層は非晶質シリコンを有する層とよりも、曲げによる破壊に強いということを示している。
【０２７５】
さらに、表１に示す結果より、多結晶シリコンを有する層は非晶質シリコンを有する層よりも硬いことが示されている。
【０２７６】
弾性率や硬さの異なる半導体層を積層することで、曲げる力に対して強いしなやかさと、硬さを併せ持つ構造体を作製することができる。例えば上記の層を積層させることによって、多結晶シリコンを有する層の結晶欠陥から破壊がおきても、非晶質シリコンを有する層には破壊が伝播しにくいため、そこで破壊を止めることができる。このように、積層させる層の厚さの比率によって、しなやかさと硬さのバランスを決めることができる。
【０２７７】
このように、異なる性質を持つシリコンの層や、シリコン化合物の層を積層させたり部分的に形成することによって、しなやかさ、やかたさ、または導電性等、所望の性質を有する構造層を有する構造体を作製することができる。
【図面の簡単な説明】
【０２７８】
【図１】本発明の半導体装置を示した図である
【図２】本発明の半導体装置を示した図である
【図３】本発明の半導体装置が備える微小構造体を示した断面図である
【図４】本発明の半導体装置が備える微小構造体を示した断面図である
【図５】本発明の半導体装置の作製工程を示した図である
【図６】本発明の半導体装置を示した図である
【図７】本発明の半導体装置の作製工程を示した図である
【図８】本発明の半導体装置の作製工程を示した図である
【図９】本発明の半導体装置の作製工程を示した図である
【図１０】本発明の半導体装置の作製工程を示した図である
【図１１】本発明の半導体装置の作製工程を示した図である
【図１２】本発明の半導体装置の作製工程を示した図である
【図１３】本発明の半導体装置を示した図である
【図１４】本発明の半導体装置を示した図である
【図１５】本発明の半導体装置の作製工程を示した図である
【図１６】本発明の半導体装置の作製工程を示した図である
【図１７】本発明の半導体装置の利用形態を示した図である
【図１】
2007021713.tif 000005
【図２】
2007021713.tif 000006
【図３】
2007021713.tif 000007
【図４】
2007021713.tif 000008
【図５】
2007021713.tif 000009
【図６】
2007021713.tif 000010
【図７】
2007021713.tif 000011
【図８】
2007021713.tif 000012
【図９】
2007021713.tif 000013
【図１０】
2007021713.tif 000014
【図１１】
2007021713.tif 000015
【図１２】
2007021713.tif 000016
【図１３】
2007021713.tif 000017
【図１４】
2007021713.tif 000018
【図１５】
2007021713.tif 000019
【図１６】
2007021713.tif 000020
【図１７】
2007021713.tif 000021