(57)【要約】【課題】携帯性、機能性、生産性に優れた電気光学装置の作製方法を提供する。【解決手段】第１の基板と、第１の基板と対向して設けられた第２の基板と、第１の基板を分断することによって形成された複数の第３の基板と、第２の基板を分断することによって形成された複数の第４の基板と、第３の基板と第４の基板との間に設けられたシール材とを有し、第３の基板が有する第１の側面及び第４の基板が有する第１の側面をスクライバーを用いて分断することによって、第３の基板が有する第１の側面及び第４の基板が有する第１の側面との間に液晶注入口を形成し、第３の基板が有する第３の側面と隣接する上面の一部を露出させるように第４の基板が有する第３の側面をスクライバーを用いて分断し、液晶注入口より液晶材料を注入し、液晶注入口を封止し、第３の基板が有する第２の側面及び第４の基板が有する第２の側面をダイサーを用いて分断する。【選択図】図１５
2007272249.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、前記第１の基板と対向して設けられた第２の基板と、前記第１の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第３の基板と、前記第２の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第４の基板と、前記第３の基板と前記第４の基板との間に設けられたシール材とを有する電気光学装置を作製する方法であって、
前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面をスクライバーを用いて分断することによって、前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面との間に液晶注入口を形成し、
前記第３の基板が有する前記第３の側面と隣接する上面の一部を露出させるように前記第４の基板が有する前記第３の側面をスクライバーを用いて分断し、
前記液晶注入口より液晶材料を注入し、
前記液晶注入口を封止し、
前記第３の基板が有する前記第２の側面及び前記第４の基板が有する前記第２の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第４の側面及び前記第４の基板が有する前記第４の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第３の側面と隣接する上面にＦＰＣ及びＩＣチップを取り付けることを特徴とする電気光学装置の作製方法。
【請求項２】
第１の基板と、前記第１の基板と対向して設けられた第２の基板と、前記第１の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第３の基板と、前記第２の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第４の基板と、前記第３の基板と前記第４の基板との間に設けられたシール材とを有する電気光学装置を作製する方法であって、
前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面をスクライバーを用いて分断することによって、前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面との間に液晶注入口を形成し、
前記第３の基板が有する前記第３の側面と隣接する上面の一部を露出させるように前記第４の基板が有する前記第３の側面をスクライバーを用いて分断し、
前記液晶注入口より液晶材料を注入し、
前記液晶注入口を封止し、
前記第３の基板が有する前記第２の側面及び前記第４の基板が有する前記第２の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第４の側面及び前記第４の基板が有する前記第４の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第３の側面と隣接する上面にＦＰＣを取り付け、
前記第３の基板が有する前記第３の側面と隣接する上面にＣＯＧ方式でＩＣチップを取り付けることを特徴とする電気光学装置の作製方法。
【請求項３】
第１の基板と、前記第１の基板と対向して設けられた第２の基板と、前記第１の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第３の基板と、前記第２の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第４の基板と、前記第３の基板と前記第４の基板との間に設けられたシール材とを有する電気光学装置を作製する方法であって、
前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面をスクライバーを用いて分断することによって、前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面との間に液晶注入口を形成し、
前記第３の基板が有する前記第３の側面と隣接する上面の一部を露出させるように前記第４の基板が有する前記第３の側面をスクライバーを用いて分断し、
前記液晶注入口より液晶材料を注入し、
前記液晶注入口を封止し、
前記第３の基板が有する前記第２の側面及び前記第４の基板が有する前記第２の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第４の側面及び前記第４の基板が有する前記第４の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第３の側面と隣接する上面にＦＰＣを取り付け、
前記第３の基板が有する前記第３の側面と隣接する上面にＴＡＢ方式でＩＣチップを取り付けることを特徴とする電気光学装置の作製方法。
【請求項４】
第１の基板と、前記第１の基板と対向して設けられた第２の基板と、前記第１の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第３の基板と、前記第２の基板を分断することによって形成された第１の側面乃至第４の側面を有する複数の第４の基板と、前記第３の基板と前記第４の基板との間に設けられたシール材とを有する電気光学装置を作製する方法であって、
前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面をスクライバーを用いて分断することによって、前記第３の基板が有する前記第１の側面及び前記第４の基板が有する前記第１の側面との間に液晶注入口を形成し、
前記第３の基板が有する前記第３の側面と隣接する上面の一部を露出させるように前記第４の基板が有する前記第３の側面をスクライバーを用いて分断し、
前記液晶注入口より液晶材料を注入し、
前記液晶注入口を封止し、
前記第３の基板が有する前記第２の側面及び前記第４の基板が有する前記第２の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第４の側面及び前記第４の基板が有する前記第４の側面をダイサーを用いて分断し、
前記第３の基板が有する前記第３の側面と隣接する上面にＦＰＣを取り付け、
前記第３の基板が有する前記第３の側面と隣接する上面にＩＣチップを搭載したＴＣＰを取り付けることを特徴とする電気光学装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の前記第３の基板が有する前記第１の側面、前記第２側面及び前記第４の側面は、前記第４の基板が有する前記第１の側面、前記第２側面及び前記第４の側面とが互いに揃っていることを特徴とする電気光学装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は絶縁基板上に形成された薄膜トランジスタと、同一基板上に設けられたＩＣチップとで構成される電気光学装置、特にアクティブマトリクス型液晶表示装置の構成に関する。
【背景技術】
【０００２】
近年、ガラス基板上に形成した半導体薄膜で薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を形成する技術が発達している。そして、一対の基板間に挟持された光学変調層にかかる電圧をＴＦＴで制御し、光のON/OFF動作を行う電気光学装置の開発が進んでいる。
【０００３】
特に、光学変調層として液晶を用いた液晶パネルは、ビデオカメラのビューファインダーやノートパソコンのモニター画面などの如き表示ディスプレイとして、急速に需要が高まっている。
【０００４】
現在では、半導体薄膜として結晶性珪素膜（代表的にはポリシリコン膜）を用いたポリシリコンＴＦＴで構成される液晶パネルの開発が主流である。ポリシリコンＴＦＴはアモルファスシリコンＴＦＴよりも動作速度が速いため、同一基板上に画素マトリクス回路と駆動回路（シフトレジスタなど）とを作り込むモノリシック型液晶パネルの形成が可能である。
【０００５】
さらには、シフトレジスタ等の駆動回路だけでなく、クロック制御回路、メモリ回路、信号変換回路などの如きロジック回路をも同一基板上に形成するシステム・オン・パネルの実現化が求められている。
【０００６】
その様なロジック回路はＧＨｚオーダーにも及ぶ動作速度を必要とするため、ポリシリコンＴＦＴにも極めて高い動作速度が要求される。それを実現するためにはスケーリング則に従って素子の微細化を図らなければならない。
【０００７】
しかしながら、一般的に使用される大型ガラス基板上に配線幅１μｍ以下のファインパターンを形成することは非常に困難である。例えば、ガラス基板では基板表面のうねり、シュリンケージといった問題が生じる。また、広範囲にファインパターンを形成しうる様な光学系を実現することは極めて難しく、露光技術の進歩が律則となっている面もある。
【０００８】
従って、現状においてはシフトレジスタ等の駆動回路を同一基板上に作り込むのが限界（それでも動作速度が足らず、分割駆動が行われる）であり、その他のロジック回路は外付ＩＣに頼っている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
軽薄短小が求められる現代では、電気光学装置もより小型化、より軽量化が求められる。ところが、駆動回路を内蔵させて液晶パネルの機能性を高めても液晶パネルに外付ＩＣを付けている以上、どうしてもそれが装置の小型化及び軽量化の障害になってしまう。
【００１０】
本願発明はその様な問題点を鑑みてなされたものであり、液晶モジュールのさらなるシステム化を図り、より携帯性、機能性に優れ、安価な製造コストで得られる電気光学装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本明細書で開示する発明の構成は、
第１の基板及び第２の基板と、
前記第１の基板と前記第２の基板との間に設けられた電気光学変調層と、
を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動回路及びゲイト駆動回路を構成する複数のボトムゲイト型ＴＦＴ並びにロジック回路を構成する１個乃至複数個のＩＣチップが設けられ、
前記第１の基板と前記第２の基板は、任意の端面を除く全ての端面を互いに揃えて貼り合わされており、
前記任意の端面に隣接する前記第１の基板上に前記ＩＣチップが取り付けられていることを特徴とする。
【００１２】
上記構成は、
第１の基板及び第２の基板と、
前記第１の基板と前記第２の基板との間に設けられた電気光学変調層と、
を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動回路及びゲイト駆動回路を構成する複数のボトムゲイト型ＴＦＴ並びにロジック回路を構成する１個乃至複数個のＩＣチップが設けられ、
前記第１の基板と前記第２の基板は、ＦＰＣを取り付ける部分を除いて互いの端面を全て揃えて貼り合わされており、
前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付けられていることを特徴とする、とも言える。
【００１３】
上記構成は、
第１の基板及び第２の基板と、
前記第１の基板と前記第２の基板との間に設けられた電気光学変調層と、
を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動回路及びゲイト駆動回路を構成する複数のボトムゲイト型ＴＦＴ並びにロジック回路を構成する１個乃至複数個のＩＣチップが設けられ、
前記第１の基板はＦＰＣを取り付ける部分においてのみ露出しており、
前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付けられていることを特徴とする、とも言える。
【発明の効果】
【００１４】
本願発明はＴＦＴを作製する側の基板と対向側の基板とを極力端面を揃える様にして貼り合わせ、ＦＰＣ取り付け部にＩＣチップを取り付けるため、極めてコンパクトな電気光学装置（特に液晶モジュール）を構成することができる。
【００１５】
そのため、ＩＣチップ搭載型のシステムパネルを最小限のサイズで実現できるので、非常にコンパクトで、且つ、多機能性を有する液晶モジュールを実現できる。これはそのまま電子機器の小型化・軽量化（携帯性の向上）に寄与する。
【００１６】
また、画素マトリクス回路及び駆動回路を構成するボトムゲイト型ＴＦＴ（特に逆スタガ型ＴＦＴ）は安価な製造コストで作製可能であるため、液晶モジュールの低コスト化、さらには電子機器の低コスト化が望める。
【発明を実施するための最良の形態】
【００１７】
本願発明では、第１の基板１０１と第２の基板１０５との間に液晶層を設けて液晶パネルを構成する。この時、第１の基板１０１上に第２の基板１０５が貼り合わされた状態となっているが、各々の基板の端面（側面）１０７〜１０９を揃えることが本願発明の特徴である。
【００１８】
この構成は、第１の基板１０１と第２の基板１０５とを一括で切断しても得られるし、表裏両側から同じ位置を切断しても得られる。
【００１９】
ただし、ＦＰＣ（フレキシブル・プリント・サーキット）を取り付ける部分のみは第２の基板１０５を除去して第１の基板１０１を露出させなければならない。そのため、そこだけは第１の基板１０１が必ず露出するので、その部分をＩＣチップ１１０、１１１の取り付け部分として有効に活用する。
【００２０】
本願発明は、従来ＦＰＣの取り付け部としてのみ利用されていた第１の基板１０１の露出部を、ＩＣチップの取り付け部として有効に活用し、第１の基板１０１のサイズを必要最小限に抑えることを目的としている。
【実施例１】
【００２１】
本願発明の構成について図１を用いて説明する。図１は本願発明の液晶モジュールである。なお、液晶モジュールとは、完成した液晶パネルに対して必要な部品（偏光板、外付ＩＣなど）を装着したものを指す。本実施例では偏光板など本願発明の構成に直接関係しない部品の記載を省略している。
【００２２】
図１において、１０１は第１の基板であり、第１の基板１０１上には画素マトリクス回路１０２やソース駆動回路１０３、ゲイト駆動回路１０４がボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）でもって形成されている。また、１０５は第２の基板であり、第１の基板１０１との間に電気光学変調層（本実施例では液晶）を挟持するための対向基板である。
【００２３】
これら第１の基板、第２の基板には絶縁表面を有する基板が用いられる。絶縁表面を有する基板としては下地膜を設けたガラス基板、石英基板、セラミックス基板、シリコン基板等が挙げられる。また、石英基板は下地膜を設けないでも使用することができる。
【００２４】
本願発明の特徴は、第１の基板１０１の端面と第２の基板１０５の端面とを極力揃えることにある。即ち、任意の端面を除く全ての端面を互いに揃えて貼り合わせることを特徴とする。
【００２５】
この場合、任意の端面は一辺のみとすることが好ましい。従って、角型ガラス基板を第１の基板として用いる場合、三つの端面は第１の基板と第２の基板とで揃っており、ただ一辺のみが揃っていない状態となる。例えば、図１に示す様にＦＰＣ１０６を取り付ける部分以外は、全ての端面１０７〜１０９を揃えることが望ましい。
【００２６】
ＦＰＣを取り付ける部分（上記任意の端面に隣接する部分）は第１の基板１０１上の配線を露出させる必要上、第２の基板１０５のみを除去しなければならない。本願発明では、その様な理由で露出した第１の基板１０１上にＩＣチップ１１０、１１１をＣＯＧ（chip on glass ）法により形成する。
【００２７】
ＣＯＧによるＩＣチップの取り付けにはフェイスダウン方式とフェイスアップ方式（ワイヤボンディング方式とも言う）の２通りが知られている。本願発明にフェイスダウン方式を用いればＩＣチップ１１０、１１１の素子形成面が第１の基板１０１側に向かう。また、フェイスアップ方式を用いればＩＣチップ１１０、１１１の素子形成面が第２の基板１０５側に向かうことになる。
【００２８】
即ち、第１の基板１０１と第２の基板１０５は、ＦＰＣ取り付け部以外の部分では全ての端面１０７〜１０９が揃っており、ＦＰＣ取り付け部のみで第１の基板１０１が露出する様な構成となっている。そして、その露出部にＩＣチップ１１０、１１１が取り付けられている。
【００２９】
なお、ＩＣチップは0.35μｍ以下（好ましくは0.2 μｍ以下）といったディープサブミクロンのファインパターンを形成できるので、数mm角のチップ上に複雑なロジック回路を構成することができる。
【００３０】
また、本願発明の液晶パネルに取り付けうるＩＣチップは２個とは限らず、必要に応じて１個乃至複数個を設ければ良い。
【００３１】
以上の様な構成とすることで、第１の基板１０１の占有面積を必要最小限に抑えることができる。即ち、第１の基板１０１のＦＰＣ取り付け部をＩＣチップの取り付け部として有効に活用することで、液晶パネルの大きさを極力小さくすることが可能である。
【００３２】
また、画素マトリクス回路１０２、駆動回路１０３、１０４を安価な製造コストで作製可能な逆スタガ型ＴＦＴで構成しているので、液晶パネル本体の製造コストを低く抑えることができる。この様に、液晶パネル本体を可能な限り安価なコストに抑えることでＩＣチップを搭載した液晶モジュールの製品価格を引き下げることができる。
【００３３】
さらに、図１に示した構成は液晶パネルの製造過程においても有意な効果をもたらす。通常、液晶パネルは１枚の基板から複数枚を取り出す（多面取りと呼ばれる）ことでスループットを向上させ、液晶パネル１枚あたりの単価を下げる。そのため、本願発明の様に液晶パネルのサイズを最小限に小さくできるという効果は、１枚の大型基板内に形成可能なパネル数を増やす上で有効である。
【００３４】
また、従来はプリント基板に形成された外付のロジック回路とモノリシック型液晶パネルとをＦＰＣで繋いで信号のやりとりをしていたが、本願発明では必要なロジック回路をワンチップ化して同一基板上に形成する。そのため、非常に携帯性及び機能性に優れた液晶モジュールを実現できる。
【００３５】
また、薄いガラス基板上に形成された液晶モジュール自体が表示ディスプレイとしての機能を有しているので、それを搭載した電子機器（ビデオカメラ、携帯情報端末など）の小型化、軽量化が実現される。
【実施例２】
【００３６】
実施例１ではＩＣチップの取り付け方法としてＣＯＧ法を用いる例を示したが、ＴＡＢ（tape automated bonding）法を用いることも可能である。ＴＡＢ法を用いた場合の構成例を図２に示す。
【００３７】
図２において、第１の基板１０１と第２の基板１０５とは実施例１で説明した様な構成で貼り合わされている。当然、実施例１に示した様にＦＰＣ取り付け部以外の端面は第１の基板１０１と第２の基板１０５とで全て揃っており、ＦＰＣ取り付け部のみで第１の基板１０１が露出している。
【００３８】
本実施例では、第１の基板１０１の露出すた部分にＴＣＰ（tape carrier package）２０１〜２０３を取り付ける。ＴＣＰとは、フレキシブルテープにロジックＩＣをギャングボンディングで搭載したものを指す。なお、実施的にはＦＰＣもＴＣＰも同じものである。
【００３９】
ＴＡＢ法を用いることで接続ピッチや形状、開き構造や曲げ構造など実装面での自由度が向上する。そのため、液晶パネルの大容量化、高精細化、カラー化に伴う接続ピッチのファイン化、液晶モジュールの薄型化、軽量化、コンパクト化に適している。
【実施例３】
【００４０】
実施例１において用いるＩＣチップ１１０、１１１は、バルク単結晶を利用したＭＯＳＦＥＴ（ＩＧＦＥＴとも呼ばれる）を用いれば良い。図３にバルク単結晶を利用したＩＣチップを搭載した場合の例を示す。図３に示す液晶モジュールの構成は実施例１と同様である。
【００４１】
この時、ソース駆動回路１０３、ゲイト駆動回路１０４は逆スタガ型ＴＦＴ（３０１で示される）で構成される。なお、図３にはＮ型及びＰ型ＴＦＴを相補的に組み合わせたＣＭＯＳ回路（インバータ回路）を記載したが、通常これを基本としてシフトレジスタ回路、バッファ回路、アナログスイッチ回路などを構成する。
【００４２】
次に、ＩＣチップ１１０、１１１はバルク単結晶を利用したＭＯＳＦＥＴ（３０２で示される）で構成される。この３０２で示されるＭＯＳＦＥＴは通常のＩＣ形成技術で形成される。本実施例では詳細な説明は省略する。
【００４３】
ＩＣチップとしてバルク単結晶を利用する場合、従来のＩＣ技術を踏襲することができるので、非常に高い歩留りと信頼性とを確保することができる。また、機能性の高いＩＣチップを小さい実装面積で取り付けることができる。
【実施例４】
【００４４】
本実施例では、液晶モジュールに実装するＩＣチップをＳＯＩ構造で形成する場合の例について説明する。図４にＳＯＩ構造のＩＣチップを搭載した場合の例を示す。図４に示す液晶パネルの構成は実施例１と同様である。
【００４５】
図４において、ソース駆動回路１０３、ゲイト駆動回路１０４はそれぞれ逆スタガ型ＴＦＴで構成されるＣＭＯＳ回路（４０１で示される）を基本回路として構成される。そして、ＩＣチップ４０２、４０３をＳＯＩ構造のＦＥＴ（４０４で示される）で構成する。
【００４６】
図４において４０４で示されるＳＯＩ構造は、公知のＳＩＭＯＸ基板上にトランジスタを構成した例であるが、他のあらゆるＳＯＩ構造（貼り合わせＳＯＩ、スマートカット法を用いたＳＯＩなど）を利用することが可能である。なお、ここでのＳＯＩ構造の詳細な説明は省略する。
【００４７】
ＳＯＩ構造とた場合、バルク単結晶を利用したＭＯＳＦＥＴよりも動作速度、信頼性の面で優れた回路を構成しうる。これは活性層を薄膜化することによる寄生容量の低減や短チャネル効果の抑制などが起因していると考えられる。
【００４８】
また、ＳＯＩ技術を利用して三次元構造としたＩＣチップを取り付けることも可能である。この場合、実装面積を大きくすることなく、回路の機能を飛躍的に向上させることが可能である。
【実施例５】
【００４９】
本実施例ではソース駆動回路やゲイト駆動回路を構成するためにＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせてＣＭＯＳ回路を作製する例を示す。
【００５０】
まず、ガラス基板５０１上に酸化珪素膜でなる下地膜５０２を設け、その上にゲイト電極５０３、５０４を形成する。本実施例ではゲイト電極５０３、５０４として 200〜400 nm厚のアルミニウム合金（アルミニウムに２wt% のスカンジウムを添加したもの) を使用するが、クロム、タンタル、タングステン、モリブデン、導電性を有するポリシリコンを用いても良い。
【００５１】
次に、ゲイト電極５０３、５０４を酒石酸中で陽極酸化して無孔性の陽極酸化膜５０５、５０６を形成する。詳細な形成方法は特開平7-135318号公報を参考にすると良い。陽極酸化膜５０５、５０６は後のプロセス温度に耐えうる様にゲイト電極５０３、５０４を保護する。
【００５２】
そして、その上にゲイト絶縁膜５０７を 100〜200 nmの厚さに形成する。ゲイト絶縁膜５０７としては酸化珪素膜、窒化珪素膜又は酸化珪素膜と窒化珪素膜との積層膜を用いる。また、本実施例では陽極酸化膜５０５、５０６もゲイト絶縁膜の一部として機能する。
【００５３】
次に、非晶質珪素膜５０８を10〜150nm （好ましくは10〜75nm、さらに好ましくは15〜45nm）の厚さに形成する。非晶質珪素膜以外にも珪素を主成分とする半導体薄膜（例えばSix Ge1-x (0<X<1) で示されるシリコン・ゲルマニウム化合物）を用いることができる。
【００５４】
こうして図５（Ａ）の状態が得られたら、レーザー光またはレーザー光と同等の強度を持つ強光の照射を行い、非晶質珪素膜５０８を結晶化する。レーザー光としてはエキシマレーザー光が好ましい。エキシマレーザーとしては、ＫｒＦ、ＡｒＦ、ＸｅＣｌを光源としたパルスレーザーを利用すれば良い。
【００５５】
また、レーザー光と同等の強度を持つ強光としては、ハロゲンランプ又はメタルハライドランプからの強光、赤外光又は紫外光ランプからの強光を利用することができる。
【００５６】
本実施例では、非晶質珪素膜５０８を脱水素化した後、線状に加工されたレーザー光を基板の一端から他端へ走査し、非晶質珪素膜５０８の全面を結晶化する。この時、レーザー光のスウィープ速度は1.2mm/s 、処理温度は室温、パルス周波数は30Hz、レーザーエネルギーは 300〜315mJ/cm2 とする。（図５（Ｂ））
【００５７】
こうして図５（Ｂ）に示す様に結晶性珪素膜５０９が得られる。ここで本実施例ではＮＴＦＴとなる領域及びＰＴＦＴとなる領域の両方に対してチャネルドープを行い、しきい値電圧の制御を行う。
【００５８】
なお、本実施例ではＮＴＦＴとなる領域にはしきい値電圧をマイナス側に移動させるために１５族から選ばれた元素（リンを例に挙げる）を添加し、ＰＴＦＴとなる領域にはしきい値電圧をプラス側にシフトさせるために１３族から選ばれた元素（ボロンを例に挙げる）を添加する構成を示す。
【００５９】
まず、結晶性珪素膜５０８上に酸化珪素膜でなるバッファ層５１０を50〜200 nm（好ましくは 100〜150 nm）の厚さに形成する。
【００６０】
そして、まず、ＰＴＦＴとなる領域をレジストマスク５１１で隠し、イオン注入（イオンプランテーション）法（質量分離あり）又はイオンドーピング法（質量分離なし）によりリンを添加する。このチャネルドープ工程によりリン含有領域５１２が形成される。リンの代わりに砒素、アンチモン等を添加しても良い。（図５（Ｃ））
【００６１】
この時、加速電圧は 5〜80keV （代表的には10〜30keV ）から選び、ドーズ量は 1×1012〜 1×1017atoms/cm2 （好ましくは 1×1013〜 1×1016atoms/cm2 ）とすれば良い。本実施例では、加速電圧を30keV とし、ドーズ量を 5×1013atoms/cm2 とする。
【００６２】
なお、ドーズ量は実験的に予め求めておかなければならない。即ち、チャネルドープを行わない場合にどれだけしきい値電圧がシフトするかを前もって確認し、所望のしきい値電圧を得るにはどれだけのリンを添加する必要があるのかを予め求めておく。従って、ドーズ量は上記範囲内に収まっていなければならないというものではない。
【００６３】
この時、結晶性珪素膜５０９は非常に薄いので直接イオン注入を行うと大きなダメージを受けて結晶性が崩れてしまう。また、非常に薄い膜に対してイオン注入を行う場合、不純物の濃度制御が非常に困難である。
【００６４】
しかしながら、本実施例では前述のバッファ層５１０を介したスルードーピングになるので、結晶性珪素膜５０９がイオン注入時に受ける損傷を抑制することができる。また、結晶性珪素膜５０９の上に厚めのバッファ層５１０が存在するので、結晶性珪素膜５０９中に添加する不純物濃度の制御が容易となる。
【００６５】
また、イオン注入により形成される結晶性珪素膜中におけるリンの濃度プロファイルは、チャネルが形成される部分（チャネル形成領域とゲイト絶縁膜とが接する界面近傍）でリン濃度が低くなる様に調節することが望ましい。この効果については後述する。
【００６６】
以上の様にしてＮＴＦＴとなる領域に１５族元素を添加したら、レジストマスク１１１を除去し、新たにＮＴＦＴとなる領域を隠してレジストマスク１１３を形成する。そして、次は後にＰＴＦＴとなる領域に対して１３族から選ばれた元素（本実施例ではボロン）を添加する。添加工程は先程のリンの添加工程を参考にすれば良い。勿論、ボロン以外にもガリウムやインジウム等を用いることも可能である。（図５（Ｄ））
【００６７】
図５（Ｄ）に示した工程によりＰＴＦＴとなる領域にはボロン含有領域５１４が形成される。この場合も先程の１５族元素の添加工程の場合と同様に、バッファ層５１０がイオン注入時の損傷を低減し、濃度制御を容易なものとする。
【００６８】
以上の不純物添加工程が終了したら、バッファ層５１０、レジストマスク５１３を除去した後、パターニングにより活性層５１５、５１６を形成する。その後、エキシマレーザー光を照射し、イオン注入工程で受けたダメージの回復と添加したボロンの活性化を行う。（図５（Ｅ））
【００６９】
次に、ゲイト電極５０３、５０４をマスクとした裏面露光を行うことでレジストマスク５１７、５１８を形成する。そして、Ｎ型を付与する不純物元素（代表的にはリン、砒素）を添加して 1×1017〜 5×1018atoms/cm3 程度の低濃度不純物領域５１９〜５２２を形成する。（図６（Ａ））
【００７０】
次に、レジストマスク５１７、５１８を除去した後、再びパターニングしてレジストマスク５２３、５２４を形成する。この時、ＰＴＦＴは完全に覆ってしまう。そして、再びＮ型を付与する不純物元素を図６（Ａ）の時よりも高濃度（ 1×1019〜 1×1020atoms/cm3 程度）に添加してＮＴＦＴのソース領域５２５、ドレイン領域５２６を形成する。
【００７１】
また、この時、５２７、５２８で示される領域は前述の低濃度不純物領域がそのまま残り、後にＬＤＤ領域（Light Doped Drain ）として機能する。さらに５２９で示される領域はチャネル形成領域となる。（図６（Ｂ））
【００７２】
次に、レジストマスク５２３、５２４を除去した後、今度はＮＴＦＴを完全に覆う様にしてレジストマスク５３０、５３１を形成する。
【００７３】
そして、Ｐ型を付与する不純物元素（代表的にはボロン、ガリウム、インジウム）を 1×1019〜 1×1020atoms/cm3 程度の濃度となる様に添加し、ＰＴＦＴのソース領域５３２、ドレイン領域５３３を形成する。また、５３４で示される領域がチャネル形成領域となる。（図６（Ｃ））
【００７４】
次に、レジストマスク５３０、５３１を除去した後、エキシマレーザー光を照射することで添加したイオン注入時の損傷の回復と添加した不純物の活性化を行う。（図６（Ｄ））
【００７５】
レーザーアニールが終了したら、層間絶縁膜５３５を 300〜500 nmの厚さに形成する。層間絶縁膜５３５は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそれらの積層膜で構成される。
【００７６】
そして、その上に金属薄膜でなるソース電極５３６、５３７及びＮ共通ドレイン電極５３８を形成する。金属薄膜としてはアルミニウム、タンタル、チタン、タングステン、モリブデン又はそれらの積層膜を用いれば良い。膜厚は 100〜300 nmとすれば良い。（図６（Ｅ））
【００７７】
最後に、全体に対して水素雰囲気中、350 ℃２時間程度の加熱処理を行い、膜中（特にチャネル形成領域中）の不対結合手を水素終端する。以上の工程によって図６（Ｅ）に示す様な構造のＣＭＯＳ回路が完成する。
【００７８】
なお、画素マトリクス回路を構成する画素ＴＦＴは、以上の工程の後に層間絶縁膜を形成し、その上にドレイン電極と電気的に接続する画素電極を形成することで完成する。
【００７９】
本願発明では、以上の様な工程で作製された逆スタガ型ＴＦＴでもって画素マトリクス回路や駆動回路を構成する。なお、本実施例の作製工程は本願発明を構成するための一例に過ぎず、本願発明に利用しうる逆スタガ型ＴＦＴの作製方法は本実施例に限定されるものではない。
【００８０】
また、本実施例ではＮＴＦＴとＰＴＦＴに対してチャネルドープを行っているが、必要がなければチャネルドープを行う必要はない。
【００８１】
また、チャネルドープを行うにしても、他の構成としてＮＴＦＴのみ又はＰＴＦＴのみに対してチャネルドープを行う構成もとりうる。また、ＮＴＦＴとＰＴＦＴの両方に同じ導電型の元素を添加する場合もありうる。さらに、添加する元素（１５族元素または１３族元素）はしきい値電圧をプラス側とマイナス側のどちらに移動させる必要があるかで実施者が適宜決定すれば良い。
【実施例６】
【００８２】
本実施例では、ＩＣチップの代わりに特願平8-301249号、同8-301250号に記載されたＴＦＴを用いた半導体回路を利用する場合の例を示す。
【００８３】
特願平8-301249号、同8-301250号に記載されたＴＦＴは非常に動作速度が速いため、従来ＩＣチップで構成していた様なロジック回路を構成することもできる。特に、サブストレート基板としてシリコン基板を用いればＩＣチップの如き取り扱いが可能である。
【００８４】
この時、第１の基板上に形成するボトムゲイト型ＴＦＴはどの様なプロセスで形成されても構わない。本実施例では、非晶質珪素膜をエキシマレーザーで結晶化させて得た結晶性珪素膜を活性層として利用する。この様なボトムゲイト型ＴＦＴは公知の技術で作製することが可能である。
【００８５】
図７に示すのは第１の基板上の配置状態を簡略化した図である。図７（Ａ）において、７０１はガラス基板（第１の基板）であり、その上には上述の方法で形成されたボトムゲイト型ＴＦＴからなる画素マトリクス回路７０２、ソース又はゲイト駆動回路７０３が配置される。また、７０４は特願平8-301249号、同8-301250号に記載されたＴＦＴで回路構成した半導体チップであり、フェイスダウン方式のＣＯＧ法で取り付けられている。
【００８６】
また、図７（Ｂ）に示すのは半導体チップ７０４をフェイスダウン方式のＣＯＧ法で取り付けた場合である。７０５はボンディングワイヤである。
【実施例７】
【００８７】
本実施例では、第１の基板上に逆スタガ型ＴＦＴを作製するにあたって実施例５とは異なる作製方法を用いた場合の例を示す。具体的には、特開平7-130652号公報記載の技術で結晶性珪素膜を形成し、その時利用する触媒元素をＰ（リン）によるゲッタリング効果を利用して除去する場合の例について説明する。
【００８８】
まず、図８（Ａ）において、８０１はガラス基板、８０２は下地膜、８０３、８０４はＮ型導電性のポリシリコン膜でなるゲイト電極、８０５はゲイト絶縁膜、８０６は非晶質珪素膜である。ゲイト電極は実施例５に示した材料ならば全てを用いることが可能である。
【００８９】
本実施例では、非晶質珪素膜８０６の上にニッケルを含有した膜（以下、ニッケル含有層と呼ぶ）８０７を形成する。ニッケル含有層８０７の形成方法は本発明者らによる特開平7-130652号公報に記載された技術を利用すれば良い。なお、同公報の実施例１及び実施例２のどちらの手段も用いることができるが、生産性を考慮して本実施例では同公報の実施例１に記載された技術を用いる。（図８（Ａ））
【００９０】
なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）等を用いることができる。
【００９１】
また、上記公報では触媒元素の添加工程をスピンコート法で行う例が示してあるが、イオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００９２】
次に、触媒元素の添加工程が終了したら、500 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理（ファーネスアニール）を加えて非晶質珪素膜８０６の結晶化を行う。本実施例では窒素雰囲気で550 ℃４時間の加熱処理を行い、結晶性珪素膜８０８を得る。（図８（Ｂ））
【００９３】
次に、複数の開口部を有するレジストマスク８０９を形成する。この開口部は、後に活性層として利用しない（除去してしまう）領域が露出する様な位置に形成する。
【００９４】
次に、レジストマスク８０９をマスクとしてリンの添加工程を行う。この添加工程はイオン注入法又はイオンドーピング法を用いる。添加条件はＲＦ電力を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に設定し、リンのドーズ量は 1×1013atoms/cm2 以上（好ましくは 5×1013〜 5×1015atoms/cm2 ）とする。
【００９５】
添加するリン濃度の目安としては、結晶性珪素膜８０８中に含まれるニッケル濃度よりも１桁以上高い濃度を添加すると良い。上述の結晶性珪素膜８０８中には約 1×1019atoms/cm3 のニッケルが含まれるので、その場合には 1×1020atoms/cm3 程度のリンを添加することが好ましい。
【００９６】
こうして、結晶性珪素膜８０８の一部にはリンが添加された領域（ゲッタリング領域）８１０〜８１２が形成される。（図８（Ｃ））
【００９７】
次に、レジストマスク８０９を除去した後、ニッケルをゲッタリングするための加熱処理を行う。この加熱処理により被ゲッタリング領域８１３、８１４に含まれるニッケルは矢印で示される様にゲッタリング領域８１０〜８１２に捕獲されていく。（図８（Ｄ））
【００９８】
この加熱処理は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気におけるファーネスアニールで良い。また、処理温度は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理時間は２時間以上（好ましくは４〜１２時間）とすれば良い。処理温度は高い方がより短時間で済むし、ゲッタリング効果も高いが、ガラス基板の耐熱性を考慮すると650 ℃以下にすることが望ましい。
【００９９】
こうしてゲッタリング領域８１０〜８１２にニッケルをゲッタリングしたら、結晶性珪素膜をパターニングして、被ゲッタリング領域８１３、８１４のみからなる活性層８１５、８１６を形成する。この際、ゲッタリング領域８１０〜８１２及びその近傍は高濃度にニッケルを含んでいるため、活性層には利用しないで完全に除去することが望ましい。
【０１００】
ゲッタリング処理を行って得られた活性層８１５、８１６中に存在するニッケル濃度は 5×1017atoms/cm3 以下にまで低減されていることがＳＩＭＳ（質量二次イオン分析）によって確かめられている。（本明細書中における濃度はＳＩＭＳ測定値の最小値で定義されている。）
【０１０１】
現状では検出下限の問題で 5×1017atoms/cm3 以下としか判明していないが、実際には少なくとも 1×1014atoms/cm3 程度までには到達していると考えている。なお、実験的にはニッケル濃度が 5×1017atoms/cm3 以下であればＴＦＴ特性に影響を与えないことが判っている。
【０１０２】
以上の様にして図８（Ｅ）に示す状態が得られる。後は、実施例５に示した工程に従えば、図６（Ｅ）の様な構造のＣＭＯＳ回路を作製することが可能である。勿論、画素マトリクス回路を構成する画素ＴＦＴに対して本実施例の技術を適用することも可能である。
【０１０３】
また、本実施例ではリンの添加手段としてイオン注入法またはイオンドーピング法を用いる例を示しているが、リンを含む雰囲気中でのアニール（気相法）、リンを含む絶縁膜中へのゲッタリング（固相法）を利用しても良い。
【実施例８】
【０１０４】
本願発明では、実施例１で示した構成の液晶モジュールの一部に逆スタガ型ＴＦＴをスイッチング素子としたイメージセンサを形成することもできる。イメージセンサはＴＦＴ部と光電変換部とで構成される。
【０１０５】
本実施例の様な構成とすれば液晶パネル自体にイメージセンサが内蔵されたシステムパネルが実現可能であり、本願発明の効果がさらに顕著に発揮される。この場合、ＩＣチップに対してイメージセンサを制御するための制御回路を組み込むことも有効である。
【実施例９】
【０１０６】
本願発明は、電気光学変調層としてＥＬ材料（有機ＥＬ、無機ＥＬ）を用いたＥＬ表示装置に適用することも可能である。ＥＬ表示装置は自発光型素子であるので、高輝度、高視野角といった利点を有し、直視型ディスプレイとしての用途に適している。
【０１０７】
本願発明は電気光学装置およびそれを用いた電子機器の携帯性、機能性の向上を目的としているので、直視型ディスプレイに適用することで顕著な発明効果を得ることができる。
【実施例１０】
【０１０８】
本実施例では、本願発明の電気光学装置に搭載されるＩＣチップの構成例を図９に示すブロック図を用いて説明する。なお、点線で囲まれた領域がＩＣチップのシステム構成である。また、本実施例ではアナログ信号をデジタル処理した後、アナログ変換して液晶パネルに送信する回路例を示す。
【０１０９】
外部から送信されるアナログ信号はＲ信号１１、Ｇ信号１２、Ｂ信号１３及び水平同期信号１４、垂直同期信号１５である。ＲＧＢ信号１１〜１３はＡ／Ｄコンバータ１６、ＶＲＡＭ１７（時間軸伸長を行う）、γ補正＋極性反転回路１８、Ｄ／Ａコンバータ１９を経てアナログ信号で出力される。
【０１１０】
その間、クロックジェネレータ２０では水平同期信号１４、垂直同期信号１５を元にＸＧＡ、ＳＸＧＡ等に対応したクロックパルスやスタートパルスが形成され、Ａ／Ｄコンバータ１６、ＶＲＡＭ１７、γ補正＋極性反転回路１８等に送られる。クロックジェネレータ２０は制御マイコン２１で制御される。
【０１１１】
こうして、必要な処理を終えたアナログ信号としてＲ信号２２、Ｇ信号２３、Ｂ信号２４が出力される。液晶パネルにはＴＦＴでもってソース駆動回路２５、ゲイト駆動回路２６、画素マトリクス回路２７が形成され、前述のＲ信号２２、Ｇ信号２３、Ｂ信号２４がソース駆動回路２５へ送られる。
【実施例１１】
【０１１２】
本実施例では、本願発明の電気光学装置に搭載されるＩＣチップの構成例を図１０に示すブロック図を用いて説明する。本実施例はアナログ信号をそのまま液晶パネルに送信する回路例を示す。
【０１１３】
なお、基本的な構成は実施例１０で既に説明したので、実施例１０と異なる点のみを説明することにする。
【０１１４】
外部から送信されたアナログ信号（Ｒ信号１１、Ｇ信号１２、Ｂ信号１３）は増幅回路３０、γ補正＋極性反転回路１８、サンプルホールド３１、バッファアンプ３２を経て出力される。こうして、必要な処理を終えたアナログ信号としてＲ信号３３、Ｇ信号３４、Ｂ信号３５が出力される。これらの信号はソース駆動回路２５へ送られる。
【実施例１２】
【０１１５】
本実施例では、本願発明の電気光学装置に搭載されるＩＣチップの構成例を図１１に示すブロック図を用いて説明する。本実施例はデジタル信号をそのまま液晶パネルに送信する回路例を示す。
【０１１６】
Ｒ信号４０、Ｇ信号４１、Ｂ信号４２は、例えば６〜８bit に対応するデジタル信号である。ＲＧＢ信号４０〜４２はＶＲＡＭ４３、γ補正回路４４で必要な処理が施され、Ｒ信号４５、Ｇ信号４６、Ｂ信号４７となってソース駆動回路４８へと送信される。本実施例の場合、ソース駆動回路４８はデジタル信号に対応した回路構成とする必要がある。
【実施例１３】
【０１１７】
本実施例では、本願発明の電気光学装置に搭載されるＩＣチップの構成例を図１２に示すブロック図を用いて説明する。本実施例はデジタル信号を一旦演算処理してから液晶パネルに送信する回路例を示す。
【０１１８】
なお、基本的な構成は実施例１２で既に説明したので、本実施例では相違点のみに着目して説明を行う。
【０１１９】
デジタル化されたＲＧＢ信号４０〜４２はまずＤＳＰ（デジタルシグナルプロセッサ）５０で補正演算処理が行われる。この時、補正データはフラッシュメモリ５１に記憶されており随時読み出しを行う。
【０１２０】
そして、補正演算されたビデオ信号はＶＲＡＭ４３、γ補正回路４４で処理されてＲ信号５２、Ｇ信号５３、Ｂ信号５４となってソース駆動回路４８に送信される。
【実施例１４】
【０１２１】
本実施例では、実施例１０〜１３に示したシステム構成に入力するＲＧＢ信号を形成する過程の構成例を図１３に示すブロック図を用いて説明する。なお、本実施例の回路構成も、ワンチップ化することで液晶パネル基板上に搭載することが可能である。
【０１２２】
図１３（Ａ）に示す様に、ＮＴＳＣ信号６０はＹＣ分離回路６１でＹ（輝度）信号６２、Ｃ（色）信号６３とに分離される。そして、それらの信号はＲＧＢ分離回路６４で、Ｒ信号６５、Ｇ信号６６、Ｂ信号６７とに分離される。また、ここで水平同期信号６８、垂直同期信号６９が形成される。
【０１２３】
なお、ＰＡＬ方式の信号など他のＴＶ規格の信号も同様の構成からなる回路で処理されて液晶パネルへと送られる。
【０１２４】
また、図１３（Ｂ）に示す様に、レーザーディスクやＢＳ（衛星放送）からの信号はＹ（輝度）信号７０、Ｃ（色）信号７１として送られてくる。これをＲＧＢ分離回路６４で処理してＲ信号７２、Ｇ信号７３、Ｂ信号７４とに分離する。また、水平同期信号７５、垂直同期信号７６も形成される。
【０１２５】
これらＲＧＢ信号及び水平・垂直同期信号は実施例１０〜１３に示したそれぞれのシステム回路に送信されて液晶パネルの駆動回路へと送られ、画素マトリクス回路で映像として復元される。
【実施例１５】
【０１２６】
本実施例では、実施例１０〜１３に示したシステム構成に入力するＲＧＢ信号を形成する過程の構成例を図１４に示すブロック図を用いて説明する。なお、本実施例では実施例１４と異なり、米国等のデジタル放送に対応する（ＡＴＶに対応する）ための回路構成の例を示す。
【０１２７】
ビデオ信号８０は、アンテナから受信されたビデオ信号に対して様々な周波数変換処理を施した信号である。この信号をＶＳＢ（またはＱＡＭ）復調回路で元の周波数に変調する。そして、それをトランスポートデコーダ８２で符号化された信号に戻す。
【０１２８】
こうして処理された信号をＭＰＥＧ２（デコーダ）８３に入れ、周波数帯域の伸長を行う。そして、フォーマット変換回路８４で所望のフォーマット信号にして、さらにＲ信号８５、Ｇ信号８６、Ｂ信号８７及び水平同期信号８８、垂直同期信号８９を形成する。
【０１２９】
なお、ここまではデジタル信号を取り扱うので、最終的にアナログ信号として得たい場合には、フォーマット変換回路８４の後にＤ／Ａコンバータ（図示せず）を設けておけば良い。
【０１３０】
以上の様にして得られたビデオ信号を実施例１０〜１３に示したシステムで処理する。そこまでをＩＣチップで行い、ＩＣチップ上で処理されたビデオ信号をＴＦＴでもって基板上に形成されたソース／ゲイト駆動回路に送れば良い。
【実施例１６】
【０１３１】
本実施例では、大型基板から複数枚の液晶パネルを取り出す場合の製造工程（多面取り工程）について図１５を用いて説明する。なお、本実施例では大型角基板から液晶パネル４枚を作製する場合を例にとる。
【０１３２】
図１５（Ａ）はセル組み過程において貼り合わせた同サイズの大型基板を分断する工程である。図１５（Ａ）において、１５０１で示されるのはシール材（封止材）であり、この囲みの内部に液晶材料が封入される。本実施例では、まず、図１５（Ａ）に示す様に液晶注入口１５０２の形成される面をスクライバーによって分断する。
【０１３３】
スクライバーとは、基板に細い溝（スクライブ溝）を形成した後に基板に小さな衝撃を与え、溝に沿った亀裂（クラック）を発生させて基板を分断する装置である。
【０１３４】
なお、基板を分断するための装置としては他にもダイサーが知られている。ダイサーとは、硬質カッター（ダイシングソー）を高速回転させて基板を分断する装置である。しかしながら、ダイサー使用時は熱と研磨粉とを抑えるため水を大量にまく必要があるため、液晶注入口が空いている図１５（Ａ）の状態では液晶注入口に水が入ってしまうので使用できない。
【０１３５】
ところで、図１５（Ａ）の工程では、スクライブ溝は基板表面近傍に形成されるので第１の基板側（ＴＦＴを作製する側の基板）１５０３と第２の基板側（対向側の基板）１５０４とにスクライブ溝を入れて分断する。この様子を図１５（Ｂ）、（Ｃ）を用いて説明する。
【０１３６】
図１５（Ｂ）は、図１５（Ａ）を矢印が示す方向から見た図である。まず、図１５（Ｂ）において矢印で示す様に、第１の基板１５０３側と第２の基板１５０４側の両面からスクライブ溝１５０５〜１５０８を形成する。
【０１３７】
この時、図１５（Ｂ）に示す様に、第１の基板１５０３に形成されるスクライブ溝１５０８と第２の基板１５０４に形成されるスクライブ溝１５０６とを揃える。こうすることで、本願発明の構成（端面を揃える構成）が実現される。
【０１３８】
また、この時、第２の基板１５０４のみにスクライブ溝１５０５、１５０７を形成する。この様にすることで第２の基板１５０４の一部のみを部分的に除去することが可能である。これにより第１の基板１５０３の一部が露出する。
【０１３９】
以上の様なスクライブ溝の形成が終了したら、カッティングにより分断を行い、図１５（Ｃ）の状態を得る。前述の第１の基板１５０３が露出した部分１５０９はＦＰＣ及びＩＣチップを取り付ける部分として活用される。
【０１４０】
また、本実施例の様に液晶注入口１５０２の形成される側の端面が第１の基板と第２の基板とで揃っていることは製造コストの低減につながる。なぜならば、端面を揃えておけば後の液晶注入工程において液晶注入口をちょうど液晶表面に接する様な恰好にできるため、準備する液晶の液面高さを最小限に抑えられるからである。即ち、液晶を効率良く使用できるのでコスト低減に大きく寄与することになる。
【０１４１】
こうして２枚の液晶パネルが一組となった２つの基板に分断される。次に、この２つの基板のぞれぞれに対して液晶材料の注入・封止工程を行う。この工程は公知の工程に従えば良いので説明は省略する。
【０１４２】
この時、２枚分の液晶パネルに対して一度に液晶材料を注入することが可能である。勿論、２つの基板を同時にバッチ処理にして４枚分の液晶パネルに対して一度に液晶材料を注入することも可能である。
【０１４３】
以上の様にして、液晶材料の注入工程及びシール材の封止工程が終了したら、次に図１６に示す様な方向に沿ってダイサーによる分断を行う。なお、前工程で液晶材料１５１０を封入したので、この分断工程ではダイサーの使用が可能である。なお、１５１１は液晶材料を封止するための封止材である。
【０１４４】
ダイサーを用いる利点としては分断ミスがスクライバーよりも少なく歩留りが高い点と、第１の基板と第２の基板とを一括で分断することが可能であるのでスループットを向上できる点が挙げられる。
【０１４５】
以上の様な分断工程によって４枚の液晶パネルが個々に分断される。この分断工程ではダイサーで一括に行えば良いので、スクライバーの様に基板の両側からスクライブしなくてはならないという煩わしさがない。
【０１４６】
また、本願発明ではＩＣチップを取り付ける部分に隣接する端面以外の全ての端面において第１の基板の端面と第２の基板の端面とを揃えるので、図１６に示す分断と同時に液晶パネルの分断工程が終了する。
【０１４７】
ところで、本実施例では分断工程においてスクライバーによる分断とダイサーによる分断とを使い分けているが、その使い分けには以下に示す様な注意が必要である。
【０１４８】
まず、スクライバーを使用する場合、スクライブ溝に衝撃を与えてクラックを発生させ、それに沿って基板を分断するため分断時に基板上に形成された素子（ＴＦＴ等）に対してストレスがかかりやすい。素子にかかったストレスは素子特性の劣化等を招く可能性があるので好ましくない。
【０１４９】
従って、分断面の近傍に高い動作速度を必要とする様な回路が構成されている場合には、ストレスが非常に悪影響を与えるのでスクライバーによる分断を避けてダイサーによる分断を行うのが好ましい。換言すればストレスの影響を受けやすい回路の配置された近傍を分断する場合には極力ダイサーを用い、ストレスの影響がさほど現れない様な回路の配置された近傍を分断する場合のみにスクライバーを用いるのが望ましい。
【０１５０】
また、例えば基板上にＴＦＴでもって形成された駆動回路は、液晶材料で覆われているとストレスを受けにくい。従って、液晶を封入するシール材に囲まれた領域内に駆動回路が形成されている場合には、スクライバーを使ってもストレスが伝わりにくい。また、ダイサー用いるのならば、画素マトリクス回路上のみに液晶層を配置し、駆動回路上には液晶層が存在しない様な構成としても分断時のストレスを受けにくい。
【０１５１】
以上の様に、分断する基板面の近傍にどの様な回路が配置されているかによってスクライバーによる分断とダイサーによる分断とを使い分けることは非常に有効である。本実施例の様にスクライバーとダイサーとを使い分ける場合にはこの様な注意が非常に大きな意味を持つ。
【実施例１７】
【０１５２】
本願発明の液晶モジュールは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、液晶モジュールに代表される電気光学装置を搭載した製品と定義する。
【０１５３】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１７に示す。
【０１５４】
図１７（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を表示装置２００４等に適用することができる。
【０１５５】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２に適用することができる。
【０１５６】
図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１５７】
図１７（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１５８】
図１７（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１５９】
図１７（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１６０】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。特に、携帯性を重視した電子機器には非常に効果的であると言える。
【０１６１】
例えば、ＩＣチップで様々な信号処理を行えるので、実施的に液晶モジュールのみで電子機器の殆どの機能を果たしてしまう。即ち、カード型モバイルコンピュータの如き電子機器をも実現しうる。
【図面の簡単な説明】
【０１６２】
【図１】液晶モジュールの構成を示す図。
【図２】液晶モジュールの構成を示す図。
【図３】液晶モジュールを構成する回路の拡大図を示す図。
【図４】液晶モジュールを構成する回路の拡大図を示す図。
【図５】ボトムゲイト型ＴＦＴの作製工程を示す図。
【図６】ボトムゲイト型ＴＦＴの作製工程を示す図。
【図７】液晶モジュールの断面構造を説明するための図。
【図８】ボトムゲイト型ＴＦＴの作製工程を示す図。
【図９】液晶モジュールのシステム構成を示す図。
【図１０】液晶モジュールのシステム構成を示す図。
【図１１】液晶モジュールのシステム構成を示す図。
【図１２】液晶モジュールのシステム構成を示す図。
【図１３】液晶モジュールのシステム構成を示す図。
【図１４】液晶モジュールのシステム構成を示す図。
【図１５】多面取りの際の分断工程を説明するための図。
【図１６】多面取りの際の分断工程を説明するための図。
【図１７】電子機器の一例を説明するための図。
【符号の説明】
【０１６３】
１０１            第１の基板
１０２            画素マトリクス回路
１０３            ソース駆動回路
１０４            ゲイト駆動回路
１０５            第２の基板
１０６            ＦＰＣ
１０７〜１０９    端面
１１０、１１１    ＩＣチップ
【図１】
2007272249.tif 000003
【図２】
2007272249.tif 000004
【図３】
2007272249.tif 000005
【図４】
2007272249.tif 000006
【図５】
2007272249.tif 000007
【図６】
2007272249.tif 000008
【図７】
2007272249.tif 000009
【図８】
2007272249.tif 000010
【図９】
2007272249.tif 000011
【図１０】
2007272249.tif 000012
【図１１】
2007272249.tif 000013
【図１２】
2007272249.tif 000014
【図１３】
2007272249.tif 000015
【図１４】
2007272249.tif 000016
【図１５】
2007272249.tif 000017
【図１６】
2007272249.tif 000018
【図１７】
2007272249.tif 000019