(57)【要約】【課題】効率的な画素構造を有したディスプレイパネル及びその駆動方法を提供する。【解決手段】一つの画素が二つの緑色セルＧ，Ｇと、一つの赤色セルＲと、一つの青色セルＢと、を備え、二つの緑色セルＧ，Ｇの間に、一つの赤色セルＲ又は一つの青色セルＢが位置する。【選択図】図２
2007065616.tif 000002
【特許請求の範囲】
【請求項１】
一つの画素が、二つの緑色セルと、一つの赤色セルと、一つの青色セルと、を備え、
前記二つの緑色セルの間に、前記一つの赤色セル又は前記一つの青色セルが位置することを特徴とするディスプレイパネル。
【請求項２】
前記一つの赤色セル及び前記一つの青色セルの発光面積が、一つの前記緑色セルの発光面積よりもそれぞれ広いことを特徴とする請求項１に記載のディスプレイパネル。
【請求項３】
一つの画素が、二つの緑色セルと、一つの赤色セルと、一つの青色セルと、を備え、前記二つの緑色セルの間に、前記一つの赤色セル又は前記一つの青色セルが位置するディスプレイパネルを、一般的な赤色、緑色、及び青色の画素構造に対応する赤色、緑色、及び青色の階調データを使用して駆動する方法であって、
（ａ）前記階調データの隣接する二つの画素に対応する赤色階調データを合算し、この合算結果を前記一つの赤色セルに適用する段階と、
（ｂ）前記階調データの前記隣接する二つの画素に対応するそれぞれの緑色階調データを前記二つの緑色セルそれぞれに適用する段階と、
（ｃ）前記階調データの前記隣接する二つの画素に対応する青色階調データを合算し、この合算結果を前記一つの青色セルに適用する段階と、を含むことを特徴とするディスプレイパネルの駆動方法。
【請求項４】
前記（ａ）〜（ｃ）段階は、
赤色、緑色、青色、赤色、緑色、及び青色形式に配列された階調データが、赤色、緑色、青色、青色、緑色、及び赤色形式になるように再配列された後に実行されることを特徴とする請求項３に記載のディスプレイパネルの駆動方法。
【請求項５】
前記（ａ）段階では、
前記再配列によって隣接された二つの赤色階調データが合算され、この合算結果が一つの赤色セルに適用されることを特徴とする請求項４に記載のディスプレイパネルの駆動方法。
【請求項６】
前記（ａ）段階では、
前記隣接された二つの赤色階調データの合算結果が所定の比率だけ低減され、低減された合算結果が一つの赤色セルに適用されることを特徴とする請求項５に記載のディスプレイパネルの駆動方法。
【請求項７】
前記（ｃ）段階では、
前記再配列によって隣接された二つの青色階調データが合算され、この合算結果が一つの青色セルに適用されることを特徴とする請求項４に記載のディスプレイパネルの駆動方法。
【請求項８】
前記（ｃ）段階では、
前記隣接された二つの青色階調データの合算結果が所定の比率だけ低減され、低減された合算結果が一つの青色セルに適用されることを特徴とする請求項７に記載のディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネル及びその駆動方法に係り、より詳しくは、効率的な画素構造を有したディスプレイパネル及びその駆動方法に関する。
【背景技術】
【０００２】
一般的なディスプレイパネル、例えば、特許文献１に記載のプラズマディスプレイパネルでは、一つの画素が、一つの赤色セルと、一つの青色セルと、一つの緑色セルと、から構成される構造を有する。
【０００３】
上記のような一般的な画素構造を有したディスプレイパネルの解像度を高めようとするならば、駆動電極ラインによって設定されるセルそれぞれの面積を縮めるか、或いはディスプレイパネル全体の面積を広めなければならない。しかしながら、駆動電極ラインによって設定されるセルそれぞれの面積を縮めることには限界がある。
【０００４】
従って、セルの面積が一定であると仮定する場合、上記のような一般的な画素構造を有したディスプレイパネルの解像度は、ディスプレイパネル全体の面積に比例する。
【特許文献１】米国特許第６，９００，５９１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の技術的課題は、ディスプレイパネル全体の面積を広げることなく解像度を高めることができるディスプレイパネルを提供するところにある。
【０００６】
本発明の他の技術的課題は、一つの画素に対応する赤色−緑色−青色の階調データを使用して前記ディスプレイパネルを駆動する方法を提供するところにある。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するために本発明のディスプレイパネルでは、一つの画素が、二つの緑色セルと、一つの赤色セルと、一つの青色セルと、を備え、前記二つの緑色セルの間に、前記一つの赤色セル又は前記一つの青色セルが位置することを特徴とする。
【０００８】
前記他の技術的課題を達成するために本発明のディスプレイパネルの駆動方法は、一般的な赤色−緑色−青色の画素構造に対応する赤色−緑色−青色の階調データを使用して、前記ディスプレイパネルを駆動する方法であって、（ａ）〜（ｃ）段階を含む。前記（ａ）段階では、前記階調データの隣接する二つの画素に対応する赤色階調データが合算され、この合算結果を前記一つの赤色セルに適用する。前記（ｂ）段階では、前記階調データの前記隣接する二つの画素に対応するそれぞれの緑色階調データが前記二つの緑色セルそれぞれに適用される。前記（ｃ）段階では、前記階調データの前記隣接する二つの画素に対応する青色階調データが合算され、この合算結果が前記一つの青色セルに適用される。
【発明の効果】
【０００９】
本発明によるディスプレイパネルによれば、一つの画素で緑色セルの個数が赤色セル又は青色セルの個数の２倍である。ここで、人が視覚的に感じる実質的解像度は、相対的に輝度が高い緑色セルの個数にほぼ比例する。従って、一般的な画素構造を有した一般的なディスプレイパネルに比べてセルの個数が４／３倍に増加するが、解像度が２倍に上昇する。
【００１０】
従って、本発明のディスプレイパネルの全体面積及びセルそれぞれの面積が、一般的なディスプレイパネルのものとそれぞれ同一であると仮定すれば、本発明によるディスプレイパネルから人が視覚的に感じる実質的解像度が一般的なディスプレイパネルのそれに比べて３／２倍に向上しうる。
【００１１】
また、本発明のディスプレイパネルの駆動方法によれば、赤色−緑色−青色の階調データが全て使用されて緑色−赤色−緑色−青色の画素構造を有した前記本発明によるディスプレイパネルを駆動できる。
【発明を実施するための最良の形態】
【００１２】
上記本発明の目的と利点は、添付した図面と共に好適な実施形態が詳細に説明されることによってより明確になる。
【００１３】
以下、添付した図面に基づき、本発明による好適な実施形態を詳細に説明する。
【００１４】
図１を参照すれば、本発明の一実施形態のディスプレイ装置であるプラズマディスプレイ装置は、プラズマディスプレイパネル１と、映像処理部６６と、制御部６２と、アドレス駆動部６３と、Ｘ駆動部６４と、Ｙ駆動部６５と、を備える。
【００１５】
プラズマディスプレイパネル１は、一つの画素が二つの緑色セルと、一つの赤色セルと、一つの青色セルと、を備え、二つの緑色セルの間に、一つの赤色セル又は一つの青色セルが位置する。これと関連された内容は、図２〜図５を参照してより詳細に説明する。
【００１６】
映像処理部６６は、外部映像信号、例えば、ビデオ信号ＳＶＩＤ及びディジタル−テレビジョン信号ＳＤＴＶをディジタル信号としての内部映像信号に変換させる。ここで、内部映像信号は、例えば、一つの画素に対応するそれぞれ８ビットの赤色−緑色−青色の階調データ、クロック信号、ならびに垂直及び水平同期信号を含む。
【００１７】
制御部６２は、映像処理部６６からの内部映像信号に応じてデータ信号ＳＡ、Ｘ制御信号ＳＸ、及びＹ制御信号ＳＹを発生させる。ここで、映像処理部６６からの赤色−緑色−青色の階調データが、緑色−赤色−緑色−青色の画素構造を有したプラズマディスプレイパネル１に適するように処理される。このデータ処理方法は、図２及び図６を参照して詳細に説明する。
【００１８】
アドレス駆動部６３は、制御部６２からのデータ信号ＳＡに応じてプラズマディスプレイパネル１のアドレス電極ライン（図３及び図４のＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍ）を駆動する。Ｘ駆動部６４は、制御部６２からのＸ制御信号ＳＸに応じてＸ電極ライン（図３、４のＸ１，…，Ｘｎ）を駆動する。Ｙ駆動部６５は、制御部６２からのＹ制御信号ＳＹに応じてＹ電極ライン（図３、４のＹ１，…，Ｙｎを駆動する。
【００１９】
図２は、一般的なプラズマディスプレイパネルの画素構造３１が、図１のプラズマディスプレイパネル１の画素構造３３に変換される過程を示す図である。
【００２０】
図２を参照すれば、一般的なプラズマディスプレイパネルの画素構造３１では、一つの画素（Ｐ７乃至Ｐ１２のうちいずれか一つ）が、一つの赤色セル（Ｒ）と、一つの緑色セル（Ｇ）と、一つの青色セル（Ｂ）と、を備える。すなわち、一般的なプラズマディスプレイパネルは、赤色−緑色−青色の画素構造（赤色、緑色、及び青色の画素構造）３１を有する。
【００２１】
これに対して、本発明による図１のプラズマディスプレイパネル１の画素構造３３では、一つの画素（Ｐ４、Ｐ５、又はＰ６）が二つの緑色セル（Ｇ）と、一つの赤色セル（Ｒ）と、一つの青色セル（Ｂ）と、を備え、二つの緑色セルの間に一つの赤色セル又は一つの青色セルが位置する。要約すれば、図１のプラズマディスプレイパネル１は、緑色−赤色−緑色−青色画素構造（緑色、赤色、緑色、及び青色画素構造）３３を有する。
【００２２】
このような画素構造３３を有するプラズマディスプレイパネル１によれば、一つの画素において、緑色セルの個数が、赤色セル又は青色セルの個数の２倍である。ここで、人が視覚的に感じる実質的解像度は、相対的に輝度が高い緑色セルの個数にほぼ比例する。従って、一般的な画素構造を有した一般的なディスプレイパネルに比べてセルの個数が４／３倍に増加するが、解像度が２倍に高くなる。
【００２３】
従って、本発明によって緑色−赤色−緑色−青色の画素構造３３を有したディスプレイパネル１の全体面積及びセルそれぞれの面積が、一般的なディスプレイパネルのものとそれぞれ同一であると仮定すれば、本発明のディスプレイパネルから人が視覚的に感じる実質的解像度が、一般的なディスプレイパネルのそれに比べて３／２倍に高くなることができる。
【００２４】
ここで、外部映像信号、例えば、ビデオ信号ＳＶＩＤ（図１）又はディジタル−テレビジョン信号ＳＤＴＶ（図１）に含まれた階調信号の形式が、一般的な赤色−緑色−青色の画素構造３１に対応する場合、制御部６２（図１）に入力される内部映像信号のうち階調データが、本発明による緑色−赤色−緑色−青色の画素構造３３に対応するように処理されなければならない。
【００２５】
より詳しくは、階調データの二つの隣接画素（Ｐ７−Ｐ８、Ｐ９−Ｐ１０、及びＰ１１−Ｐ１２）に対応する赤色階調データＲ，Ｒが合算され、この合算結果Ｒ＋Ｒが一つの赤色セルに適用される。また、階調データの二つの隣接画素に対応する緑色階調データＧ，Ｇそれぞれが二つの緑色セルそれぞれに適用される。そして、階調データの二つの隣接画素に対応する青色階調データＢ，Ｂが合算され、この合算結果Ｂ＋Ｂが一つの青色セルに適用される。
【００２６】
これにより、赤色−緑色−青色の階調データが全て使用されて緑色−赤色−緑色−青色の画素構造を有したディスプレイパネル１を駆動できる。
【００２７】
一方、上記のようなデータ処理を素早く実行するためには、次の通りの過程が必要である。
【００２８】
先ず、一般的な赤色Ｒ−緑色Ｇ−青色Ｂ−赤色Ｒ−緑色Ｇ−青色Ｂの画素構造（赤色、緑色、青色、赤色、緑色、及び青色の画素構造）３１に対応する階調データは、仮想的な赤色Ｒ−緑色Ｇ−青色Ｂ−青色Ｂ−緑色Ｇ−赤色Ｒの画素構造（赤色、緑色、青色、青色、緑色、及び赤色の画素構造）３２に対応するように再配列される。
【００２９】
次に、再配列によって隣接された二つ赤色階調データＲ，Ｒが合算され、この合算結果Ｒ＋Ｒが一つの赤色セルに適用される。また、階調データの二つの隣接画素に対応する緑色階調データＧ，Ｇが二つの緑色セルそれぞれに適用される。また、再配列によって隣接された二つの青色階調データＢ，Ｂが合算され、この合算結果Ｂ＋Ｂが一つの青色セルに適用される。
【００３０】
図３は、図１のプラズマディスプレイパネル１で電極ラインが配列された状態を示す図である。図４は、図３のプラズマディスプレイパネル１の全体的構造を示す図である。図５は、図４のパネル１の一つのセルの例を示す図である。
【００３１】
図３〜図５を参照すれば、図１のプラズマディスプレイパネル１の前方及び後方ガラス基板１０，１３の間には、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍ、誘電体層１１，１５、Ｙ電極ラインＹ１，…，Ｙｎ、Ｘ電極ラインＸ１，…，Ｘｎ、蛍光層１６、隔壁１７、及び保護層１２としての一酸化マグネシウム（ＭｇＯ）層が設けられている。
【００３２】
アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍは、後方ガラス基板１３の上部（前方）に所定のパターンで形成される。下部誘電体層１５は、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍを覆うように後方ガラス基板１３の上部に塗布される。下部誘電体層１５の上部には、隔壁１７が、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍと平行な方向に形成される。この隔壁１７は、各セルの放電領域を区画し、各セルの間の光学的干渉（ｃｒｏｓｓ  ｔａｌｋ）を防止する機能を有する。蛍光層１６は、隣接する隔壁１７の間に塗布される。
【００３３】
Ｘ電極ラインＸ１，…，ＸｎとＹ電極ラインＹ１，…，Ｙｎは、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍと交差するように、前方ガラス基板１０の下部（後方）に所定のパターンに形成される。各交差点は、対応するセルを設定する。各Ｘ電極ラインＸ１，…，Ｘｎと各Ｙ電極ラインＹ１，…，Ｙｎは、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明な導電性材質の透明電極ラインＸｎａ，Ｙｎａ（図５）と伝導度を高めるための金属電極ラインＸｎｂ，Ｙｎｂとが結合されて形成される。前方誘電体層１１は、Ｘ電極ラインＸ１，…，ＸｎとＹ電極ラインＹ１，…，Ｙｎを覆うように前方ガラス基板１０の下部に塗布されて形成される。強電界からパネル１を保護するための保護層１２、例えば、一酸化マグネシウム（ＭｇＯ）層は、前方誘電体層１１の下部に塗布されて形成される。放電空間１４には、プラズマ形成用ガスが密封される。
【００３４】
一方、本実施形態の場合、赤色階調データの合算結果Ｒ＋Ｒ及び青色階調データの合算結果Ｂ＋Ｂが、駆動能力においてオーバーフローすることが仮定される。この場合、合算結果Ｒ＋Ｒ，Ｂ＋Ｂがそれぞれ所定の比率だけ低減され、低減された合算結果がそれぞれの赤色セル及びそれぞれの青色セルに適用される。従って、低減された合算結果は、全体的に補償されなければならない。
【００３５】
補償のために、本実施形態の場合、それぞれの赤色アドレス電極ラインＡＲ１，ＡＲ２，…，ＡＲｍ及び青色アドレス電極ラインＡＢ１，ＡＢ２，…，ＡＢｍ上に塗布されたそれぞれの蛍光層１６の幅は、それぞれの緑色アドレス電極ラインＡＧ１，ＡＧ２，…，ＡＧ２ｍ上に塗布されたそれぞれの蛍光層１６の幅よりも広い。すなわち、一つの赤色セル及び一つの青色セルそれぞれの発光面積が、一つの緑色セルの発光面積よりも広い。ここで、発光面積の比率は、上記所定の比率に対応する。例えば、合算結果Ｒ＋Ｒ，Ｂ＋Ｂそれぞれが半分に低減される場合、一つの赤色セル及び一つの青色セルそれぞれの発光面積が一つの緑色セルの発光面積よりも２倍に広い。
【００３６】
上記のようなプラズマディスプレイパネル１の駆動において、リセッティング、アドレッシング、及び維持−放電段階が、単位サブフィールドで順次に実行される。リセッティング段階では、全てのセルの電荷状態が均一になる。アドレッシング段階では、選択されたセルに所定の壁電圧が生成される。維持−放電段階では、全てのＸＹ電極ライン対に所定の交流電圧が印加されることによって、アドレッシング段階で壁電圧が形成されたセルが維持−放電を起こす。この維持放電段階において、維持−放電を起こす選択されたセルの放電空間１４、すなわちガス層でプラズマが形成され、その紫外線放射によって蛍光層１６が励起されて光が発生する。
【００３７】
図６は、図１の制御部６２で階調データが処理される過程を示すフローチャートである。図２及び図６を参照して、図１の制御部６２で階調データが処理される過程を説明すれば次の通りである。
【００３８】
先ず、一般的な赤色Ｒ−緑色Ｇ−青色Ｂ−赤色Ｒ−緑色Ｇ−青色Ｂの画素構造３１に対応する階調データが映像処理部６６から制御部６２に入力されれば（段階Ｓ１）、制御部６２は入力された階調データを仮想的な赤色Ｒ−緑色Ｇ−青色Ｂ−青色Ｂ−緑色Ｇ−赤色Ｒの画素構造３２に対応するように再配列する（段階Ｓ２）。
【００３９】
次に、制御部６２は、再配列によって隣接された二つ赤色階調データＲ，Ｒを合算し、再配列によって隣接された二つの青色階調データＢ，Ｂを合算する（段階Ｓ３）。
【００４０】
ここで、上記のように、赤色階調データの合算結果Ｒ＋Ｒ及び青色階調データの合算結果Ｂ＋Ｂが、駆動能力においてオーバーフローすることが仮定される。この場合、合算結果Ｒ＋Ｒ，Ｂ＋Ｂそれぞれが所定の比率だけ低減され、低減された合算結果がそれぞれの赤色セル及びそれぞれの青色セルに適用される。本実施形態の場合、制御部６２は、合算結果Ｒ＋Ｒ，Ｂ＋Ｂそれぞれを半分に低減する（段階Ｓ４）。
【００４１】
上記のように、半分に低減された合算結果が全体的に補償されるために、赤色アドレス電極ラインＡＲ１，ＡＲ２，…，ＡＲｍ及び青色アドレス電極ラインＡＢ１，ＡＢ２，…，ＡＢｍそれぞれの上に塗布された蛍光層１６それぞれの幅は、緑色アドレス電極ラインＡＧ１，ＡＧ２，…，ＡＧ２ｍそれぞれの上に塗布された蛍光層１６それぞれの幅よりも２倍に広い。すなわち、一つの赤色セル及び一つの青色セルそれぞれの発光面積が、一つの緑色セルの発光面積よりも２倍に広い。
【００４２】
次に、制御部６２は、処理された階調データをアドレス駆動部６３（図１）に出力する（段階Ｓ５）。
【００４３】
制御部６２は、外部的な終了信号、例えば、電源オフ信号が入力されるまで、全ての段階を繰り返し実行する（段階Ｓ６）。
【００４４】
図７は、図１のプラズマディスプレイパネル１の駆動方法を示す図である。図７を参照すれば、全ての単位フレームそれぞれは、時分割階調ディスプレイを実現するために８個のサブフィールドＳＦ１，…，ＳＦ８に分割される。また、各サブフィールドＳＦ１，…，ＳＦ８は、リセッティング時間Ｒ１，…，Ｒ８、アドレッシング時間Ａ１，…，Ａ８、及び維持−放電時間Ｓ１，…，Ｓ８に分割される。
【００４５】
全てのセルの放電条件は、各リセッティング時間Ｒ１，…，Ｒ８で均一になりつつ、次の段階で実行されるアドレッシングに適するようになる。
【００４６】
各アドレス時間Ａ１，…，Ａ８では、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍ（図３及び図４）にディスプレイデータ信号が印加されると同時に、各Ｙ電極ラインＹ１，…，Ｙｎ（図３及び図４）に対応する走査パルスが順次に印加される。これにより、走査パルスが印加される間に高レベルのディスプレイデータ信号が印加されれば、対応する放電セルでアドレッシング放電によって壁電荷が形成され、そうではない放電セルでは壁電荷が形成されない。
【００４７】
各維持−放電時間Ｓ１，…，Ｓ８では、全てのＹ電極ラインＹ１，…，Ｙｎと全てのＸ電極ラインＸ１，…，Ｘｎ（図３及び図４）とに維持−放電パルスが交互に印加されて、対応するアドレッシング時間Ａ１，…，Ａ８で壁電荷が形成された放電セルでディスプレイ放電を起こす。従って、プラズマディスプレイパネルの輝度は、単位フレームに占める維持−放電時間Ｓ１，…，Ｓ８の長さに比例する。単位フレームに占める維持−放電時間Ｓ１，…，Ｓ８の長さは、２５５Ｔ（Ｔは単位時間）である。従って、単位フレームで一度もディスプレイされない場合を含み２５６階調でディスプレイすることができる。
【００４８】
ここで、第１のサブフィールドＳＦ１の維持−放電時間Ｓ１には２０に対応する時間１Ｔが設定され、第２のサブフィールドＳＦ２の維持−放電時間Ｓ２には２１に対応する時間２Ｔが設定される。同様に、第３のサブフィールドＳＦ３の維持−放電時間Ｓ３には２２に対応する時間４Ｔが設定され、第４のサブフィールドＳＦ４の維持−放電時間Ｓ４には２３に対応する時間８Ｔが設定され、第５のサブフィールドＳＦ５の維持−放電時間Ｓ５には２４に対応する時間１６Ｔが設定される。そして、第６のサブフィールドＳＦ６の維持−放電時間Ｓ６には２５に対応する時間３２Ｔが設定され、第７のサブフィールドＳＦ７の維持−放電時間Ｓ７には２６に対応する時間６４Ｔが設定され、第８のサブフィールドＳＦ８の維持−放電時間Ｓ８には２７に対応する時間１２８Ｔが設定される。
【００４９】
これにより、８個のサブフィールドの中でディスプレイされるサブフィールドを適切に選択すれば、いずれのサブフィールドでもディスプレイされない０（零）階調を含んで全て２５６階調のディスプレイを実行できる。
【００５０】
図８は、図７の単位サブフィールドＳＦで図１のプラズマディスプレイパネル１の電極ラインに印加される信号を示す図である。図８で参照符号ＳＡＲ１．．ＡＢｍは、各アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍ（図３及び図４）に印加される駆動信号を、ＳＸ１．．Ｘｎは、Ｘ電極ラインＸ１，…，Ｘｎ（図３及び図４）に印加される駆動信号を、そしてＳＹ１，…，ＳＹｎは、各Ｙ電極ラインＹ１，…，Ｙｎ（図３及び図４）に印加される駆動信号を示す。
【００５１】
図８を参照すれば、単位サブフィールドＳＦのリセッティング時間Ｒの第１の時間（ｔ１〜ｔ２）では、先ず、Ｘ電極ラインＸ１，…，Ｘｎに印加される電圧が接地電圧ＶＧから第２の電圧ＶＳまで徐々に上昇される。ここで、Ｙ電極ラインＹ１，…，Ｙｎとアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍには、接地電圧ＶＧが印加される。これにより、Ｘ電極ラインＸ１，…，ＸｎとＹ電極ラインＹ１，…，Ｙｎとの間、及びＸ電極ラインＸ１，…，Ｘｎとアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍとの間に弱放電が起こりながら、Ｘ電極ラインＸ１，…，Ｘｎの周囲に負極性の壁電荷が形成される。
【００５２】
壁電荷蓄積時間としての第２の時間ｔ２〜ｔ３では、Ｙ電極ラインＹ１，…，Ｙｎに印加される電圧が第２の電圧ＶＳから第２の電圧ＶＳより第４の電圧ＶＳＥＴほどさらに高い第１の電圧ＶＳＥＴ＋ＶＳまで徐々に上昇される。ここで、Ｘ電極ラインＸ１，…，Ｘｎとアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍには、接地電圧ＶＧが印加される。これにより、Ｙ電極ラインＹ１，…，ＹｎとＸ電極ラインＸ１，…，Ｘｎとの間に弱放電が起こる一方、Ｙ電極ラインＹ１，…，Ｙｎとアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍとの間にさらに弱い放電が起こる。ここで、Ｙ電極ラインＹ１，…，Ｙｎとアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍとの間の放電よりもＹ電極ラインＹ１，…，ＹｎとＸ電極ラインＸ１，…，Ｘｎとの間の放電がさらに強くなる理由は、Ｘ電極ラインＸ１，…，Ｘｎの周囲に負極性の壁電荷が形成されていたためである。これにより、Ｙ電極ラインＹ１，…，Ｙｎの周囲には、負極性壁電荷が多く形成され、Ｘ電極ラインＸ１，…，Ｘｎの周囲には、正極性の壁電荷が形成され、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍの周囲には、正極性の壁電荷が少なく形成される。
【００５３】
壁電荷配分時間としての第３の時間ｔ３〜ｔ４では、Ｘ電極ラインＸ１，…，Ｘｎに印加される電圧が第２の電圧ＶＳに維持される状態で、Ｙ電極ラインＹ１，…，Ｙｎに印加される電圧が第２の電圧ＶＳから第３の電圧としての接地電圧ＶＧまで徐々に下降される。ここで、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍには接地電圧ＶＧが印加される。これにより、Ｘ電極ラインＸ１，…，ＸｎとＹ電極ラインＹ１，…，Ｙｎとの間の弱放電によって、Ｙ電極ラインＹ１，…，Ｙｎ周囲の負極性の壁電荷の一部がＸ電極ラインＸ１，…，Ｘｎの周囲に移動する。これにより、Ｘ電極ラインＸ１，…，Ｘｎの壁電位がアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍの壁電位より低く、Ｙ電極ラインＹ１，…，Ｙｎの壁電位より高くなる。これにより、続くアドレッシング時間Ａで選択されたアドレス電極ラインとＹ電極ラインとの間の対向放電に要求されるアドレッシング電圧ＶＡ−ＶＧが低くなりうる。一方、全てのアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍには、接地電圧ＶＧが印加されるため、アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍは、Ｘ電極ラインＸ１，…，ＸｎとＹ電極ラインＹ１，…，Ｙｎに対して放電を実行し、この放電によってアドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍ周囲の正極性の壁電荷が消滅する。
【００５４】
続くアドレッシング時間Ａで、アドレス電極ラインにディスプレイデータ信号が印加され、第２の電圧ＶＳよりも低い第５の電圧ＶＳＣＡＮにバイアスされたＹ電極ラインＹ１，…，Ｙｎに接地電圧ＶＧの走査信号が順次に印加されることによって、円滑なアドレッシングが遂行されうる。各アドレス電極ラインＡＲ１，ＡＧ１，ＡＢ１，ＡＧ２，…，ＡＧ２ｍ，ＡＢｍに印加されるディスプレイデータ信号は、セルを選択する場合には正極性アドレッシング電圧ＶＡが印加され、そうではない場合には接地電圧ＶＧが印加される。これにより、接地電圧ＶＧの走査パルスが印加される間に正極性アドレッシング電圧ＶＡのディスプレイデータ信号が印加されれば、対応するセルでアドレッシング放電によって壁電荷が形成され、そうではないセルでは壁電荷が形成されない。ここで、より正確で効率的なアドレッシング放電のために、Ｘ電極ラインＸ１，…，Ｘｎに第２の電圧ＶＳが維持される。
【００５５】
続くディスプレイ−維持時間Ｓでは、全てのＹ電極ラインＹ１，…，ＹｎとＸ電極ラインＸ１，…，Ｘｎとに第２の電圧ＶＳのディスプレイ−維持パルスが交互に印加されて、対応するアドレッシング時間Ａで壁電荷が形成されたセルでディスプレイ−維持のための放電を起こす。
【００５６】
本発明は、上記実施形態に限定されず、特許請求の範囲で限定された発明の思想及び範囲内で当業者によって変形及び改良されうる。
【産業上の利用可能性】
【００５７】
本発明は、ディスプレイパネルを使用する全ての分野で用いられる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態のディスプレイ装置であるプラズマディスプレイ装置を示すブロック図である。
【図２】一般的なプラズマディスプレイパネルの画素構造が図１のプラズマディスプレイパネルの画素構造に変換される過程を示す図である。
【図３】図１のプラズマディスプレイパネルで電極ラインが配列された状態を示す図である。
【図４】図３のプラズマディスプレイパネルの全体的構造を示す内部斜視図である。
【図５】図４のパネルの一つのセルの例を示す断面図である。
【図６】図１の制御部で階調データが処理される過程を示すフローチャートである。
【図７】図１のプラズマディスプレイパネルの駆動方法を示すタイミング図である。
【図８】図７の単位サブフィールドで図１のプラズマディスプレイパネルの電極ラインに印加される信号を示す波形図である。
【符号の説明】
【００５９】
１    プラズマディスプレイパネル、
１０    前方ガラス基板、
１１，１５    誘電体層、
１２    保護層、
１３    後方ガラス基板、
１４    放電空間、
１６    蛍光層、
１７    隔壁、
６２    論理制御部、
６３    アドレス駆動部、
６４    Ｘ駆動部、
６５    Ｙ駆動部、
６６    映像処理部、
ＡＲ１，…，ＡＢｍ    アドレス電極ライン、
ＳＡ    アドレス駆動制御信号、
ＳＦ１，…，ＳＦ８    サブフィールド、
ＳＸ    Ｘ駆動制御信号、
ＳＹ    Ｙ駆動制御信号、
Ｘ１，…，Ｘｎ    Ｘ電極ライン、
Ｘｎａ，Ｙｎａ    透明電極ライン、
Ｘｎｂ，Ｙｎｂ    金属電極ライン、
Ｙ１，…，Ｙｎ    Ｙ電極ライン。
【図１】
2007065616.tif 000003
【図２】
2007065616.tif 000004
【図３】
2007065616.tif 000005
【図４】
2007065616.tif 000006
【図５】
2007065616.tif 000007
【図６】
2007065616.tif 000008
【図７】
2007065616.tif 000009
【図８】
2007065616.tif 000010