(57)【要約】【課題】薄い誘電体層を備えた保持容量を形成する際にドライエッチングを利用しても、エッチング残滓の残存や表面の荒れに起因する保持容量の耐電圧不足や容量ばらつきの発生を防止可能な電気光学装置の製造方法および電気光学装置を提供することこと。【解決手段】液晶装置の保持容量を構成するにあたって、ゲート絶縁層４の下層側を構成するシリコン窒化膜４ａを形成した後、ドライエッチングにより下電極３ｃと重なる部分のシリコン窒化膜４ａを除去する。次に、ドライエッチングに対する後処理としてのウエットエッチングを行い、ドライエッチングのエッチング残滓の残存や表面の荒れを除去する。そして、ゲート絶縁層４の上層側を構成するシリコン窒化膜４ｂを形成し、薄い誘電体層４ｃを備えた保持容量を形成する。【選択図】図５
2007206586.tif 000002
【特許請求の範囲】
【請求項１】
素子基板の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層の下層側に下電極を備えた保持容量とを有する電気光学装置の製造方法において、
前記ゲート絶縁層の下層側を構成する第１の絶縁膜を成膜する第１の絶縁膜成膜工程と、
前記第１の絶縁膜の表面をマスクで覆った状態でのドライエッチングにより、前記第１の絶縁膜のうち、前記下電極と平面的に重なる部分を選択的にエッチング除去する第１のエッチング工程と、
前記第２のエッチング工程でエッチング除去した部分にウエットエッチングを施す第２のエッチング工程と、
前記第１の絶縁膜の上層に前記ゲート絶縁層の上層側を構成する第２の絶縁膜を成膜する第２の絶縁膜成膜工程と、
を行うことを特徴とする電気光学装置の製造方法。
【請求項２】
前記ドライエッチングは、反応性イオンエッチングであることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第２のエッチング工程では、前記下電極の表面を薄くエッチングすることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記マスクを除去した後、前記第２のエッチング工程を行うことを特徴とする請求項１乃至３の何れか一項に記載の電気光学装置の製造方法。
【請求項５】
前記第２の絶縁膜は、シリコン窒化膜であることを特徴とする請求項１乃至４の何れか一項に記載の電気光学装置の製造方法。
【請求項６】
請求項１乃至５の何れか一項に記載の製造方法により製造されたことを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板上に薄膜トランジスタおよび保持容量を備えた液晶装置などの電気光学装置の製造方法、および当該電気光学装置に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶装置などでは、対向基板との間に液晶を保持する素子基板上に、画素スイッチング用の薄膜トランジスタおよびこの薄膜トランジスタを介してデータ線に電気的に接続された画素電極が形成されており、データ線から薄膜トランジスタを介して画素電極に印加された画像信号により液晶の配向を画素ごとに制御する。また、液晶を駆動する際の電荷の保持特性を向上させるために、素子基板上には保持容量が形成され、かかる保持容量では、薄膜トランジスタのゲート絶縁層を誘電体層として利用することが多い。ここで、保持容量の単位面積当たりの容量値を高めれば、電荷の保持特性が向上する一方、単位面積当たりの容量値が高くなった分、その占有面積を縮小すれば画素開口率を高めることができる。
【０００３】
そこで、シリコン酸化膜やシリコン窒化膜などの絶縁膜を複数層、積層してゲート絶縁層を形成する一方、フッ酸などのエッチャントを用いてゲート絶縁層を構成する絶縁膜のうち、最下層のシリコン酸化膜にハーフエッチングを施し、ゲート絶縁層において膜厚が薄い部分を保持容量の誘電体層として用いることにより、保持容量の単位面積当たりの容量値を高めた構造が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平０６−３５００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、保持容量の誘電体層を薄くすると、その分、保持容量の耐電圧不足や容量ばらつきが発生しやすくなるにもかかわらず、特許文献１に開示の技術では、エッチャントの温度などによってエッチング速度が変化しやすいドライエッチングでシリコン酸化膜にハーフエッチングを施している。このため、特許文献１に開示の技術では、保持容量の耐電圧不足や容量ばらつきが発生しやすいという問題点がある。しかも、特許文献１に開示の技術では、熱酸化法により形成したシリコン酸化膜の一部を薄くして保持容量の容量を高めているが、シリコン酸化膜は誘電率が比較的、低いため、その分、シリコン酸化膜の膜厚を極めて薄くする必要があり、上記の問題点が顕在化しやすいという問題点がある。
【０００５】
本願発明者は、かかる構造の保持容量を形成するにあたって、ドライエッチングを利用することを提案するものである。しかしがら、ドライエッチングの場合には、エッチング速度は制御しやすいが、エッチング部分でのエッチング残滓の残存や表面の荒れに起因する保持容量の耐電圧不足や容量ばらつきが発生しやすくなるという問題点がある。特に、ドライエッチングのうち、反応性イオンエッチングは、イオンの物理的なスパッタ効果と、ラジカルの化学的なエッチング効果の相乗効果を利用するため、異方性に優れ、かつ、高い生産性が得られる一方、反応生成物に起因するエッチング残滓が発生しやすいという問題点がある。
【０００６】
以上の問題点に鑑みて、薄い誘電体層を備えた保持容量を形成する際にドライエッチングを利用しても、エッチング残滓の残存や表面の荒れに起因する保持容量の耐電圧不足や容量ばらつきの発生を防止可能な電気光学装置の製造方法および電気光学装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、素子基板の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層の下層側に下電極を備えた保持容量とを有する電気光学装置の製造方法において、前記ゲート絶縁層の下層側を構成する第１の絶縁膜を成膜する第１の絶縁膜成膜工程と、前記第１の絶縁膜の表面をマスクで覆った状態でのドライエッチングにより、前記第１の絶縁膜のうち、前記下電極と平面的に重なる部分を選択的にエッチング除去する第１のエッチング工程と、少なくとも前記第２のエッチング工程でエッチング除去した部分にウエットエッチングを施す第２のエッチング工程と、前記第１の絶縁膜の上層に前記ゲート絶縁層の上層側を構成する第２の絶縁膜を成膜する第２の絶縁膜成膜工程とを行うことを特徴とする。
【０００８】
本発明では、ゲート絶縁層を構成する絶縁膜にドライエッチングを施して膜厚の薄い誘電体層を形成するにあたって、ドライエッチング（第１のエッチング工程）と、このドライエッチングに対する後処理としてのウエットエッチング（第２のエッチング工程）とを行うため、ドライエッチングにより発生したエッチング残滓や表面の荒れをウエットエッチングにより解消することができる。従って、膜厚の薄い誘電体層を用いることにより保持容量の単位面積当たりの静電容量を高めた場合でも、保持容量の耐電圧不足や容量ばらつきが発生しない。また、誘電体層を構成するにあたって、第１の絶縁膜を残さず、第２の絶縁膜のみで誘電体層を構成するため、第１の絶縁膜を部分的に残す場合と違って、第１のエッチング工程でのエッチング深さのばらつきに起因する保持容量の単位面積当たりの静電容量ばらつきを防止することができる。
【０００９】
本発明において、前記ドライエッチングは、反応性イオンエッチングであることが好ましい。反応性イオンエッチングは、イオンの物理的なスパッタ効果と、ラジカルの化学的なエッチング効果の相乗効果を利用するため、異方性に優れ、かつ、高い生産性が得られる。その一方で、反応性イオンエッチングは、反応生成物に起因するエッチング残滓が発生しやすいという欠点を有するが、本発明によれば、かかる欠点をウエットエッチング（第２のエッチング工程）により解消することができる。
【００１０】
本発明において、前記第２のエッチング工程では、前記下電極の表面を薄くエッチングすることが好ましい。
【００１１】
本発明において、前記第２のエッチング工程は、前記マスクを残した状態、および前記マスクを除去した状態のいずれのタイミングで行ってもよいが、ウエットエッチングであれば、絶縁膜と下電極とに対するエッチング選択性のよいエッチングを行うことができるので、前記マスクを除去した後、前記第２のエッチング工程を行ってもよい。
【００１２】
本発明において、前記第２の絶縁膜は、シリコン窒化膜であることが好ましい。このように構成すると、前記誘電体層は、シリコン窒化膜のみから構成されることになるため、誘電体層としてシリコン酸化膜を用いた場合と比較して、保持容量の単位面積当たりの静電容量を高めることができる。
【００１３】
本発明に係る方法で製造した電気光学装置は、例えば液晶装置であり、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００１５】
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００１６】
図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置であり、シール材２２を介して素子基板１０と対向基板２０とが貼り合わされ、その間に液晶１ｆが保持されている。素子基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０が実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。
【００１７】
詳しくは後述するが、素子基板１０には、スイッチング素子としての薄膜トランジスタ１ｃや画素電極２ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。これに対して、対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。なお、図１（ｂ）では図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００１８】
（素子基板１０の構成）
図２は、図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。図２に示すように、素子基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂが構成されている。ゲート線３ａは走査線駆動用ＩＣ３０から延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。また、素子基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスタ１ｃが各画素１ｂ（画素領域）に形成され、薄膜トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスタ１ｃのゲートにはゲート線３ａが電気的に接続されている。
【００１９】
さらに、素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスタ１ｃに対して、対向基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。
【００２０】
このように構成した液晶装置１では、薄膜トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。このようにして液晶容量１ｇに書き込まれた所定レベルの画像信号は、液晶容量１ｇで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。
【００２１】
（各画素の構成）
図３および図４は、本発明の実施の形態１に係る液晶装置の画素１つ分の平面図、およびＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。なお、図３では、画素電極を太くて長い点線で示し、ゲート線、それと同時形成された薄膜およびコンタクトホールを実線で示し、ソース線およびそれと同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。また、保持容量を構成する誘電体層に相当する部分については二点鎖線で表わしてある。
【００２２】
図３に示すように、素子基板１０では、ゲート線３ａとソース線６ａで囲まれた領域が画素１ｂとして構成され、画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体層７ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体層７ａのうち、ソース側の端部には、ソース線６ａがソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されている。
【００２３】
また、画素１ｂには、容量線３ｂからの突出部分を下電極３ｃとし、ドレイン電極６ｂからの延設部分を上電極６ｃとする保持容量１ｈが形成されている。また、上電極６ｃに対しては、コンタクトホール８１、９１を介して、ＩＴＯ膜からなる画素電極２ａが電気的に接続されている。
【００２４】
このように構成した素子基板１０のＡ１−Ｂ１断面は、図４に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、アルミニウム膜やクロム膜からなるゲート線３ａ（ゲート電極）および容量線３ｂが形成されているとともに、ゲート電極（ゲート線３ａ）から側方にずれた位置には保持容量１ｈの下電極３ｃが形成されている。ゲート線３ａの上層側にはゲート線３ａを覆うようにゲート絶縁層４が形成されている。ゲート絶縁層４の表面のうち、ゲート線３ａの上層には、薄膜トランジスタ１ｃの能動層を構成する半導体層７ａ（真性のアモルファスシリコン膜）が形成されている。半導体層７ａのうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｂ、およびアルミニウム膜やクロム膜からなるソース線６ａが形成され、ドレイン領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｃ、およびアルミニウム膜やクロム膜からなるドレイン電極６ｂが形成され、薄膜トランジスタ１ｃが構成されている。また、ドレイン電極６ｂの延設部分によってアルミニウム膜やクロム膜からなる保持容量１ｈの上電極６ｃが形成されている。
【００２５】
さらに、ソース線６ａ、ドレイン電極６ｂ、および上電極６ｃの上層側には、シリコン窒化膜などからなるパッシベーション膜８、および感光性樹脂層からなる平坦化膜９が各々、層間絶縁膜として形成されており、平坦化膜９の表面に形成された画素電極２ａは、平坦化膜９に形成されたコンタクトホール９１、およびパッシベーション膜８に形成されたコンタクトホール８１を介して上電極６ｃに電気的に接続し、この上電極６ｃおよびドレイン電極６ｂを介して薄膜トランジスタ１ｃのドレイン領域に電気的に接続している。なお、画素電極２ａの表面には配向膜１９が形成されている。
【００２６】
このように構成された素子基板１０に対向するように対向基板２０が配置され、素子基板１０と対向基板２０との間には液晶１ｆが保持されている。対向基板２０には、各色のカラーフィルタ２７、対向電極２８および配向膜２９が形成されており、画素電極２ａと対向電極２８との間に液晶容量１ｇ（図２参照）が構成される。なお、対向基板２０の側にはブラックマトリクスや保護膜などが形成される場合があるが、それらの図示を省略する。
【００２７】
（ゲート絶縁層および誘電体層の構成）
このように構成した液晶装置１において、ゲート絶縁層４は、下層側の厚いシリコン窒化膜４ａと、上層側の薄いシリコン窒化膜４ｂとの２層構造になっている。下層側のシリコン窒化膜４ａの膜厚は例えば約３００ｎｍであり、上層側のシリコン窒化膜４ｂの膜厚は例えば約１００ｎｍである。
【００２８】
本形態では、ゲート絶縁層４において下層側の厚いシリコン窒化膜４ａには、保持容量１ｈの下電極３ｃと平面的に重なる領域に開口４１が形成されている一方、上層側の薄いシリコン窒化膜４ｂは、略全面に形成されている。このため、ゲート絶縁層４は、下電極３ｃと平面的に重なる領域（開口４１と平面的に重なる領域）に、上層側のシリコン窒化膜４ｂのみからなる膜厚の薄い部分を備えており、かかる膜厚の薄い部分によって保持容量１ｈの誘電体層４ｃが構成されている。なお、下電極３ｃの上層側のうち、下電極３ｃの端縁に沿ってはゲート絶縁層４と同一厚の絶縁膜が形成されており、誘電体層４ｃは、この厚い絶縁膜で囲まれている。
【００２９】
このように構成した保持容量１ｈにおいては、誘電体層４ｃが薄いため、単位面積当たりの静電容量が高い。しかも、誘電体層４ｃを構成するシリコン窒化膜は、誘電率が約７〜８であり、シリコン酸化膜より誘電率が高いので、保持容量１ｈは、単位面積当たりの静電容量が高い。それ故、保持容量１ｈは、電荷の保持特性が高い一方、単位面積当たりの容量値が高くなった分、その占有面積を縮小すれば画素開口率を高めることができる。
【００３０】
（液晶装置１の製造方法）
図５（ａ）〜（ｆ）、および図６（ａ）〜（ｅ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、素子基板１０を製造するには、素子基板１０を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板１０として説明する。
【００３１】
まず、図５（ａ）に示す大型のガラス基板あるいは石英基板などの絶縁基板１１の表面に厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜などといった金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線３ａ（ゲート電極）、容量線３ｂおよび下電極３ｃを形成する。
【００３２】
次に、図５（ｂ）に示す第１の絶縁膜成膜工程では、プラズマＣＶＤ法により、ゲート絶縁層４の下層側を構成する厚いシリコン窒化膜４ａ（第１の絶縁膜）を約３００ｎｍの膜厚で形成する。
【００３３】
次に、図５（ｃ）に示すレジストマスク形成工程では、フォトリソグラフィ技術を用いて、下電極３ｃと平面的に重なる領域に開口５１を備えたレジストマスク５を形成する。
【００３４】
次に、図５（ｄ）に示す第１のエッチング工程では、レジストマスク５の開口５１からシリコン窒化膜４ａにＳＦ6などのフッ素系のエッチングガスによる反応性イオンエッチング（ドライエッチング）を行い、シリコン窒化膜４ａに開口４１を形成する。このよういな反応性イオンエッチングは、イオンの物理的なスパッタ効果と、ラジカルの化学的なエッチング効果の相乗効果を利用するため、異方性に優れ、かつ、高い生産性が得られる。
【００３５】
次に、図５（ｅ）に示す第２のエッチング工程では、第１のエッチング工程で用いたレジストマスク５を除去した後、下電極３ｃをエッチング可能な混酸などのエッチング液を用いてウエットエッチングを行い、下電極３ｃの表面を薄くエッチングする。その結果、第１のエッチング工程での反応性イオンエッチングにより発生したエッチング残滓や表面の荒れをウエットエッチングにより開口４１から消去することができる。また、下電極３ｃをエッチング可能な混酸であれば、シリコン窒化膜４ａの表面を荒らすこともない。
【００３６】
次に、図５（ｆ）に示す第２の絶縁膜成膜工程では、プラズマＣＶＤ法により、ゲート絶縁層４の上層側を構成する薄いシリコン窒化膜４ｂ（第２の絶縁膜）を約１００ｎｍの膜厚で形成する。その結果、ゲート電極３ａの上層側には、厚いシリコン窒化膜４ａと薄いシリコン窒化膜４ｂとからなるゲート絶縁層４が形成される一方、ゲート絶縁層４には、開口４１と平面的に重なる領域に、上層側の薄いシリコン窒化膜４ｂのみからなる誘電体層４ｃが形成される。
【００３７】
次に、図６（ａ）に示す半導体層形成工程では、プラズマＣＶＤ法により、厚さが例えば３００ｎｍの真性のアモルファスシリコン膜からなる半導体膜、および厚さが例えば５０ｎｍのｎ型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層７ｄおよび半導体層７ａを同時形成する。
【００３８】
次に、図６（ｂ）に示すように、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線６ａ、ドレイン電極６ｂ、および上電極６ｃを形成する。続いて、ソース線６ａおよびドレイン電極６ｂをマスクとして用いて、ソース線６ａとドレイン電極６ｂとの間のオーミックコンタクト層７ｄをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線６ａおよびドレイン電極６ｂが形成されていない領域からオーミックコンタクト層７ｄが除去されてオーミックコンタクト層７ｂ、７ｃが形成される。その際、半導体層７ａの表面の一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。
【００３９】
次に、図６（ｃ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜８を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜８に対してエッチングを行い、コンタクトホール８１を形成する。
【００４０】
次に、図６（ｄ）に示すように、スピンコート法により、感光性樹脂を塗布した後、露光、現像して、コンタクトホール９１を備えた平坦化膜９を形成する。
【００４１】
次に、図６（ｅ）に示すように、スパッタ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極２ａを形成する。続いて、図４に示す配向膜１９を形成するためのポリイミド膜を形成した後、ラビング処理を施す。
【００４２】
このようにして大型基板の状態で各種配線やＴＦＴを形成した素子基板１０については、別途形成した大型の対向基板２０とシール材２２で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口２５が開口するので、液状注入口２５から素子基板１０と対向基板２０との間に液晶１ｆを注入した後、液晶注入口２５を封止材２６により封止する。
【００４３】
（本形態の主な効果）
以上説明したように、本形態の液晶装置１の製造方法では、ゲート絶縁層４を構成する絶縁膜（シリコン窒化膜４ａ）にドライエッチングを施して膜厚の薄い誘電体層４ｃを形成するにあたって、図５（ｄ）に示すドライエッチング（第１のエッチング工程）と、このドライエッチングに対する後処理としてのウエットエッチング（第２のエッチング工程／図５（ｅ）に示す工程）とを行うため、ドライエッチングにより発生したエッチング残滓や表面の荒れをウエットエッチングにより解消することができる。従って、膜厚の薄い誘電体層４ｃを用いることにより保持容量１ｈの単位面積当たりの静電容量を高めた場合でも、保持容量１ｈの耐電圧不足や容量ばらつきが発生しない。
【００４４】
また、図５（ｄ）に示す第１のエッチング工程では、下電極３ｃと平面的に重なるシリコン窒化膜４ａ（第１の絶縁膜）の厚さ方向の全体を除去する。すなわち、誘電体層４ｃを構成するにあたって、下層側のシリコン窒化膜４ａ（第１の絶縁膜）を残さず、上層側のシリコン窒化膜４ａ（第２の絶縁膜）のみで誘電体層４ｃを構成する。このため、第１のエッチング工程でシリコン窒化膜４ａを部分的に残す場合と違って、第１のエッチング工程でのエッチング深さのばらつきに起因する保持容量１ｈの単位面積当たりの静電容量ばらつきを防止することができる。
【００４５】
さらに、本形態では、ドライエッチングとして反応性イオンエッチングを採用しており、反応性イオンエッチングは、イオンの物理的なスパッタ効果と、ラジカルの化学的なエッチング効果の相乗効果を利用するため、異方性に優れ、かつ、高い生産性が得られる。その一方で、反応性イオンエッチングでは、反応生成物に起因するエッチング残滓が発生しやすいが、本形態によれば、かかる欠点をウエットエッチング（第２のエッチング工程）により解消することができる。
【００４６】
さらにまた、誘電体層４ｃは、シリコン窒化膜４ｂのみから構成されているため、誘電体層としてシリコン酸化膜４ｃを用いた場合と比較して、保持容量１ｈの単位面積当たりの静電容量を高めることができる。
【００４７】
［その他の実施の形態］
上記実施の形態では、図５（ｄ）に示す第１のエッチング工程で用いたレジストマスク５を除去した後、図５（ｅ）に示す第２のエッチング工程を行ったが、図５（ｄ）に示す第１のエッチング工程で用いたレジストマスク５を残したまま、図５（ｅ）に示す第２のエッチング工程を行ってもよい。
【００４８】
また、上記実施の形態では、ゲート絶縁層４が同一の絶縁膜が２層形成された構成になっていたが、ゲート絶縁層４は、異なる種類の絶縁膜が２層、あるいは２層以上積層された構造であってもよい。
【００４９】
さらにまた、上記実施の形態では、上電極６ｃがドレイン電極６ｂの延設部分で構成されていたが、画素電極２ａ自身が保持容量１ｈの上電極として形成されている液晶装置に本発明を適用してもよい。
【００５０】
また、上記実施の形態では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。
【００５１】
さらに、電気光学装置として液晶装置に限らず、例えば、有機ＥＬ（エレクトロルミネッセンス）装置でも、有機ＥＬ膜を電気光学物質として保持する素子基板上の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層より下層側に下電極を具備する保持容量とが形成されるので、かかる有機ＥＬ装置に本発明を適用してもよい。
【００５２】
［電子機器の実施形態］
図７は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【００５３】
【図１】（ａ）、（ｂ）はそれぞれ、本発明が適用される液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。
【図３】本発明を適用した液晶装置の画素１つ分の平面図である。
【図４】図３のＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。
【図５】（ａ）〜（ｆ）は、本発明を適用した液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図６】（ａ）〜（ｅ）は、本発明を適用した液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図７】本発明に係る液晶装置を各種の電子機器の表示装置として用いた場合の説明図である。
【符号の説明】
【００５４】
１・・液晶装置、１ｂ・・画素、１ｃ・・薄膜トランジスタ、１ｆ・・液晶、１ｇ・・液晶容量、１ｈ・・保持容量、２ａ・・画素電極、３ａ・・ゲート線（ゲート電極／走査線）、３ｂ・・容量線（配線）、３ｃ・・下電極、４・・ゲート絶縁層、４ａ・・下層側のシリコン窒化膜（第１の絶縁膜）、４ｂ・・上層側のシリコン窒化膜（第２の絶縁膜）、４ｃ・・誘電体層、６ａ・・ソース線（データ線）、６ｂ・・ドレイン電極
【図１】
2007206586.tif 000003
【図２】
2007206586.tif 000004
【図３】
2007206586.tif 000005
【図４】
2007206586.tif 000006
【図５】
2007206586.tif 000007
【図６】
2007206586.tif 000008
【図７】
2007206586.tif 000009