(57)【要約】【課題】液晶装置等の電気光学装置において、例えば、画素の良否を一画素ずつ判定する。【解決手段】電気光学装置は、基板上に、複数の走査線及び複数のデータ線と、複数の画素部と、第１及び第２のノードを有し、第１のノードに供給される電位信号と第２のノードに供給される電位信号との電位を比較して、第１のノードに供給される電位信号が低い場合には第１のノードの電位をより低くし、第１のノードに供給される電位信号が高い場合には第１のノードの電位をより高くして出力する増幅器を備える。更に、第１のノードに電気的に接続されると共にデータ線が延在する方向に沿って配線される部分を有し、第１のノードに基準電位を供給するための基準電位信号線と、第２のノードに画素部に入力された電位信号を読み出して供給する供給手段とを備える。【選択図】図３
2007156432.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差する複数の走査線及び複数のデータ線と、
前記複数の走査線及び前記複数のデータ線の交差に対応してマトリックス状に配置された複数の画素部と、
第１及び第２のノードを有し、前記第１のノードに供給される電位信号と前記第２のノードに供給される電位信号との電位を比較して、前記第１のノードに供給される電位信号が低い場合には前記第１のノードの電位をより低くし、前記第１のノードに供給される電位信号が高い場合には前記第１のノードの電位をより高くして出力する増幅器と、
前記第１のノードに電気的に接続されると共に前記データ線が延在する方向に沿って配線される部分を有し、前記第１のノードに基準電位を供給するための基準電位信号線と、
前記第２のノードに前記画素部に入力された電位信号を読み出して供給する供給手段とを備えたことを特徴とする電気光学装置。
【請求項２】
前記複数の画素部の各々は、反射型又は半透過反射型の画素電極を備え、
前記基準電位信号線は、前記画素電極よりも層間絶縁膜を介して下層側に、且つ、前記基板上で平面的に見て、前記画素電極と互いに重なるように配線される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記基準電位信号線及び前記データ線に電気的に接続され、前記画素部に供給される電位信号と前記基準電位信号線に供給される電位信号との論理和を前記データ線に出力する論理回路を備え、
前記基準電位信号線には、該基準電位信号線及び前記データ線をプリチャージするためのプリチャージ信号が供給される
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
請求項１から３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置は、トランジスタ等が形成された素子基板等の電気光学装置用基板を検査する工程と、素子基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て製造される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、素子基板に形成されたトランジスタの不具合が素子基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。
【０００３】
完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、素子基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、素子基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。
【０００４】
このような問題点を解決する手段の一つとして、例えば特許文献１では、画素アレイ内においてコンパレータに電気的に接続された２本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で２つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術が開示されている。
【０００５】
【特許文献１】特開２００４−２２６５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された技術によれば、コンパレータに電気的に接続された２本の信号線のうち一方の信号線と走査線とが交差する領域に配置された画素を検査する場合、他方の信号線及び走査線が交差する領域に配置された画素に供給された信号の電位が互いに参照電位となり、参照電位側の画素に不具合が存在することによって参照電位が変動する。これにより、正常である被検査対象の画素に不具合が存在すると判断されてしまい、１画素の不良が２画素の不良として検出されてしまう技術的問題点がある。加えて、１画素に含まれるトランジスタ等の半導体素子又はキャパシタのどの箇所にどのような不具合が発生しているかを電気的に検出することが困難である技術的問題点もある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、画素の良否を一画素ずつ判定できる電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の電気光学装置は、上記課題を解決するために、基板上に、互いに交差する複数の走査線及び複数のデータ線と、前記複数の走査線及び前記複数のデータ線の交差に対応してマトリックス状に配置された複数の画素部と、第１及び第２のノードを有し、前記第１のノードに供給される電位信号と前記第２のノードに供給される電位信号との電位を比較して、前記第１のノードに供給される電位信号が低い場合には前記第１のノードの電位をより低くし、前記第１のノードに供給される電位信号が高い場合には前記第１のノードの電位をより高くして出力する増幅器と、前記第１のノードに電気的に接続されると共に前記データ線が延在する方向に沿って配線される部分を有し、前記第１のノードに基準電位を供給するための基準電位信号線と、前記第２のノードに前記画素部に入力された電位信号を読み出して供給する供給手段とを備える。
【０００９】
本発明の電気光学装置によれば、その動作時には、例えばＸドライバ回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Ｙドライバ回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用トランジスタは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、複数の画素部がマトリックス状に平面配列された、例えば画素領域或いは画素アレイ領域（又は、「画像表示領域」とも呼ぶ）における画像表示が行われる。この際、蓄積容量によって、画素部における電位保持特性が向上し、表示の高コントラスト化が可能となる。尚、画素電極としては、例えば、入射光を透過する透過型の画素電極或いは入射光を反射する反射型又は半透過反射型の画素電極が用いられる。
【００１０】
本発明では特に、基準電位信号線、供給手段及び増幅器を備える。
【００１１】
電気光学装置の動作時に先立って行われる検査時おいて、増幅器の第１のノードには、基準電位信号線を介して基準電位が供給される。一方、増幅器の第２のノードには、供給手段によって、画素部における例えば画素電極に入力された、即ち書き込まれた電位信号が読み出されて供給される。尚、このような検査は、電気光学装置が一対の基板が貼り合わされる前段階である、例えば、素子アレイ基板、素子基板又はＴＦＴアレイ基板などと称される基板が完成した段階で好ましくは実施される。ここで、画素部から読み出される電位信号は、画素部の良否を反映した信号である。より具体的には、画素部には、例えば検査に先立ち予め検査信号が供給されており、画素部の良否に応じて検査信号の電位から変動した電位を有する信号が電位信号として出力される。「画素部の良否」とは、画素部が不具合を有しているか否かを意味し、基準電位及び電位信号の電位の高低関係は、画素部に生じた不具合に応じて異なる。
【００１２】
増幅器は、第１のノードに供給される基準電位と第２のノードに供給される電位信号との電位を比較して、第１のノードに供給される基準電位が低い場合には第１のノードの電位をより低くし、第１のノードに供給される基準電位が高い場合には第１のノードの電位をより高くして出力する。即ち、この検査時には、例えば画素部から出力され第２のノードに供給される電位信号が基準電位信号線を介して第１のノードに供給される基準電位より僅かに低い電位を有している場合には、基準電位よりも第２のノードに供給される電位信号の電位の低いことがデータ線等の配線に印加されるノイズによって不明瞭とならないように、増幅器は第２のノードに供給される電位信号に比べて電位が低められた低電位信号を出力する。反対に、例えば画素部から出力され第２のノードに供給される電位信号の電位が基準電位信号線を介して第１のノードに供給される基準電位より僅かに高い電位を有している場合には、基準電位よりも第１のノードに供給される電位信号の電位の高いことがデータ線等の配線に印加されるノイズによって不明瞭とならないように、増幅器は第２のノードに供給される電位信号に比べて電位が高められた高電位信号を出力する。
【００１３】
このように増幅器から出力された低電位信号又は高電位信号は、上述した画素部の良否を反映した信号である。例えば、予め画素部に供給された電位信号が基準電位より高い場合に、増幅器から高電位信号が出力されれば第２のノードに電気的に接続されたデータ線に対応する画素部に不具合が発生していないと判断される。一方、予め画素部に供給された電位信号が基準電位より高い場合に、増幅器から低電位信号が出力されれば第２のノードに電気的に接続された信号線に対応する画素部に何らかの不具合が発生していると判断される。反対に、例えば、予め画素部に供給された電位信号が基準電位より低い場合に、増幅器から低電位信号が出力されれば第２のノードに電気的に接続されたデータ線に対応する画素部に不具合が発生していないことを意味する。一方、予め画素部に供給された電位信号が基準電位より低い場合に増幅器から高電位信号が出力されればデータ線に電気的に接続された画素部に何らかの不具合が発生していると判断される。
【００１４】
更に、本発明では特に、基準電位信号線は、第１のノードに電気的に接続され、基準電位が供給される。即ち、第１のノードには、例えば外部回路から、基準電位信号線を介して基準電位が供給される。よって、基準電位を外部から安定して供給することができるので、確実に画素部の良否を判定することができる。即ち、画素部の不良を画素部毎に不良として検出することができる。更に、各画素部に含まれる画素スイッチング用トランジスタ又は蓄積容量のどの箇所にどのような不具合が発生しているかを電気的に検出することができる。
【００１５】
更に、本発明では特に、基準電位信号線は、データ線が延在する方向に沿って配線される部分を有する。典型的には、基板上で平面的に見て、データ線に並んで、且つ、第１のノードから第１のノードとは複数の画素部が配列された画素領域に対して反対側まで配線された部分を有する。即ち、基準電位信号線は、画素領域において、データ線と交互に並んで配線されている。言い換えれば、基準電位信号線は、データ線と殆ど同様のパターンで、即ち基板上で平面的に見てデータ線に沿って或いは理想的には平行に配線されている。この際、基準電位信号線は、基板上で平面的に見てデータ線に部分的に又は完全に重なっていてもよいし、横並びに配線されていてもよい。尚、基準電位信号線及びデータ線の例えば長さ及び幅が殆ど或いは完全に等しいことが望ましい。よって、データ線及び基準電位信号線間の配線容量の差を殆ど或いは実践上完全に無くすことができる。更に、画素領域において何らかの電気的なノイズが発生した場合には、データ線及び基準電位信号線の両方に殆ど或いは完全に同じノイズによる影響が発生するので、増幅器で第１のノードに供給される基準電位と第２のノードに供給される電位信号の電位との高低関係がノイズの影響によって逆転してしまうことを低減或いは防止することができる。従って、増幅器が誤作動することを防止して、正確な比較結果を得ることができる。
【００１６】
以上説明したように、本発明に係る電気光学装置によれば、画素部の不良を画素部毎に不良として検出することができる。更に、各画素部に含まれる画素スイッチング用トランジスタ又は蓄積容量のどの箇所にどのような不具合が発生しているかを電気的に検出することができる。加えて、データ線及び基準電位信号線間の配線容量の差による影響或いは画素領域におけるノイズによる影響を殆ど或いは全く受けずに、画素部の良否を判定することができる。
【００１７】
本発明の電気光学装置の一態様では、前記複数の画素部の各々は、反射型又は半透過反射型の画素電極を備え、前記基準電位信号線は、前記画素電極よりも層間絶縁膜を介して下層側に、且つ、前記基板上で平面的に見て、前記画素電極と互いに重なるように配線される。
【００１８】
この態様によれば、各画素部は、アルミニウム等より少なくともなる反射型の画素電極を備えており、又は、光透過用の孔や隙間が開けられたアルミニウム等より少なくともなる半透過反射型の画素電極を備えており、例えばＬＣＯＳ（Liquid Crystal On Silicon）等の反射型又は半透過反射型の液晶装置である。基準電位信号線は、このような画素電極よりも下層側に配線されているので、反射型又は半透過反射型の液晶装置による表示に影響を与えずに比較的自由に配線することができる。即ち、透過型の液晶装置における場合と比較して、開口率を殆ど或いは全く低下させることなく、基準電位信号線を配線することができる。
【００１９】
本発明の電気光学装置の他の態様では、前記基準電位信号線及び前記データ線に電気的に接続され、前記画素部に供給される電位信号と前記基準電位信号線に供給される電位信号との論理和を前記データ線に出力する論理回路を備え、前記基準電位信号線には、該基準電位信号線及び前記データ線をプリチャージするためのプリチャージ信号が供給される。
【００２０】
この態様によれば、例えばＯＲ回路である論理回路によって、例えば画像信号線を介して供給される画像信号と基準電位信号線を介して供給されるプリチャージ信号との論理和がデータ線に出力される。よって、検査時には、例えば画素部に予め電位信号を書き込んだ後、基準電位信号線を介して、基準電位信号線及びデータ線をプリチャージすることができる。更に、通常表示時には、帰線期間において、基準電位信号線を介してデータ線をプリチャージすることができる。即ち、基準電位信号線は、検査時において増幅器に基準電位を供給すると共に、検査時及び通常表示時において基準電位信号線或いはデータ線をプリチャージするプリチャージ供給線として機能することができる。
【００２１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２２】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００２３】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００２４】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のアクティブマトリクス駆動方式の液晶装置を例にとる。
【００２５】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１５を参照して説明する。
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ'線での断面図である。
【００２６】
図１及び図２において、本実施形態に係る液晶装置では、素子基板１０と対向基板２０とが対向配置されている。素子基板１０と対向基板２０との間に液晶層５０が封入されており、素子基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２７】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、Ｘドライバ回路１０１及び外部回路接続端子１０２が素子基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７７が額縁遮光膜５３に覆われるようにして設けられている。また、Ｙドライバ回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、素子基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、素子基板１０と対向基板２０との間で電気的な導通をとることができる。
【００２８】
素子基板１０上には、外部回接続端子１０２と、Ｘドライバ回路１０１、Ｙドライバ回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００２９】
図２において、素子基板１０上には、駆動素子である画素スイッチング用のトランジスタや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用トランジスタや走査線、データ線等の配線の上層に画素電極９ａが設けられている。尚、本実施形態では、画素電極９ａとして、入射光を反射する反射型の画素電極が用いられている。或いは、画素電極９ａは、外光である入射光を反射すると共に、暗所ではバックライトからの光源光を透過するように構成された半透過反射型の画素電極であってもよい。他方、対向基板２０における素子基板１０との対向面上に、ＩＴＯ（Indium Tin Oxide）等の透明材料より少なくともなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３０】
尚、ここでは図示しないが、素子基板１０上には、Ｘドライバ回路１０１、Ｙドライバ回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための、後述するように、本発明に係る「供給手段」の一部を構成するプリチャージ及びリファレンス回路１３、本発明に係る「増幅器」の一例としての差動増幅回路４ａ等が形成されている。
【００３１】
次に、本実施形態に係る液晶装置の回路構成について、図３及び図４を参照して説明する。ここに図３は、本実施形態に係る液晶装置の主要な回路構成を示したブロック図である。図４は、画素部の電気的な構成を示す回路図である。
【００３２】
図３において、本実施形態の液晶装置は、素子基板１０上に画素部２ａ、サンプリング回路７７、Ｙドライバ回路１０４、Ｘドライバ回路１０１、表示データ読み出し回路４、トランスミッションゲート６０及びプリチャージ及びリファレンス回路１３を備えている。
【００３３】
画素部２ａは、画像表示領域１０ａにｎ行×ｍ列のマトリックス状に２次元に配置されている。ここで、ｍ、ｎはそれぞれ自然数である。より具体的には、図３に示すように、画素部２ａは、画像表示領域１０ａにおける右側から第１列、第２列、・・・、第ｍ列で、上側から第１行、第２行、・・・、第ｎ行のマトリック状に配置されている。即ち、データ線Ｓ（即ち、Ｓ１、Ｓ２、・・・Ｓｍ）及び走査線Ｇ（即ち、Ｇ１、Ｇ２、・・・、Ｇｎ）の交点に対応して単位表示素子である画素部２ａが設けられている。
【００３４】
図４に示すように、画素部２ａは、トランジスタ３０、液晶容量Ｃｌｃ及び付加容量Ｃｓを備えている。
【００３５】
液晶容量Ｃｌｃは、画素電極９ａ、対向電極２１及び液晶層５０（図２参照）による容量である。
【００３６】
付加容量Ｃｓは、液晶容量Ｃｌｃに並列に電気的に接続されている。
【００３７】
トランジスタ３０は、ソース端子ｓがデータ線Ｓに電気的に接続され、ゲート端子ｇが走査線Ｇに電気的に接続されている。トランジスタ３０は、Ｙドライバ回路１０４から供給される所定の電圧信号によってオンオフが切り換えられる。
【００３８】
トランジスタ３０のドレインは、液晶容量Ｃｌｃ及び付加容量Ｃｓの各々の一端に電気的に接続され、付加容量Ｃｓの他端は、共通固定電位ＣｓＣＯＭに電気的に接続されている。トランジスタ３０のゲート端子ｇに所定の電圧信号が入力されてトランジスタ３０がオンすると、データ線Ｓに電気的に接続されたトランジスタ３０のソース端子ｓに印加されている電圧が液晶容量Ｃｌｃ及び付加容量Ｃｓに印加され、供給された所定の電位が維持される。これにより、画像表示が行われる際に画素部２ａに供給された画像信号（或いは「画素信号」とも呼ぶ。）を長時間保持することが可能となっている。
【００３９】
再び図３において、サンプリング回路７７は、複数のサンプリングスイッチ７７ｓを備えており、Ｘドライバ回路１０１からの出力タイミング信号に応じて、ビデオ信号線７から入力される画像信号をデータ線Ｓ１、Ｓ２、・・・、Ｓｍに供給する。ビデオ信号線７は、マトリックス状の複数の画素部２ａの奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、端子ｉｎｏ及びｉｎｅに夫々電気的に接続されている。データ線Ｓ１、Ｓ２、・・・、Ｓｍは各列のｎ個の画素部２ａに夫々電気的に接続されており、データ線Ｓ１、Ｓ２、・・・、Ｓｍからの画像信号は、ライン毎に画素部２ａ（より具体的には、各画素部２ａが有する液晶容量Ｃｌｃ及び付加容量Ｃｓ）に書き込まれるようになっている。
【００４０】
図３に示すように、ビデオ信号線７には、カレントミラーアンプを含む差動増幅器１１０が設けられている。差動増幅器１１０は、ビデオ信号７自体のもつ容量成分等によってハイレベル信号（以下、「ＨＩＧＨ信号」という）及びローレベル信号（以下、「ＬＯＷ信号」という）の差が小さくなることを防止するために設けられており、ＨＩＧＨ信号及びＬＯＷ信号を明確にして出力信号ｏｕｔｏ及びｏｕｔｅを高速に精度良く出力する。
【００４１】
表示データ読み出し回路４は、画素部２ａの検査のために素子基板１０上に設けられており、素子基板１０上で平面的に見て、画像表示領域１０ａに設けられた複数の画素部２ａと表示データ読み出し回路４との間には、本発明に係る「供給手段」の一部を構成するトランスミッションゲート６０が設けられている。
【００４２】
表示データ読み出し回路４は、複数の差動増幅回路４ａを有しており、差動増幅回路４ａの２つの入力ノードｓｅ及びｓｏに、検査対象の画素部から読み出した電位と検査の基準となる基準電位（或いは「リファレンス」とも呼ぶ）とが夫々与えられるようになっている。
【００４３】
ここで、表示データ読み出し回路が有する差動増幅回路について、図３及び図５を参照して説明する。ここに図５は、差動増幅回路の電気的な構成を示す回路図である。
【００４４】
図５において、差動増幅回路４ａは、ｐチャネル型のＴｒ１及びＴｒ２と、ｎチャネル型のＴｒ３及びＴｒ４とを備えた交差結合型の差動増幅回路である。より具体的には、Ｔｒ１及びＴｒ２が電気的に直列に接続された直列回路と、Ｔｒ３及びＴｒ４が電気的に直列に接続された直列回路とが電気的に並列に接続されている。Ｔｒ１及びＴｒ３のゲートは、ノードｓｏに電気的に接続されている。Ｔｒ２及びＴｒ４のゲートは、ノードｓｅに電気的に接続されている。トランジスタＴｒ１及びＴｒ２のソース及びドレインの接続点は電源ノードｓｐに電気的に接続され、トランジスタＴｒ３及びＴｒ４のソース及びドレインの接続点は電源ノードｓｎに電気的に接続されている。
【００４５】
再び図３に示すように、ノードｓｅ及びｓｏは、これらのノードに電位を供給するｓｅ配線４ｆ及びｓｏ配線４ｇに夫々電気的に接続されている。ｓｅ配線４ｆには、検査対象の画素部２ａから読み出した信号電位が供給され、ｓｏ配線４ｇには、リファレンス（即ち、基準電位）が供給される。電源ノードｓｐには、電源トランジスタ４ｄを介して電源電圧ＶＤＤが供給され、電源ノードｓｎには、電源トランジスタ４ｅを介して基準電位点から接地電位が供給される。電源トランジスタ４ｄ及び４ｅは夫々、端子４ｂ及び４ｃを介して供給される駆動信号ＳＡｐ−ｃｈ及びＳＡｎ−ｃｈによってオンオフ制御されるようになっている。
【００４６】
尚、端子４ｂには、プルアップ回路３１が電気的に接続されている。図６は、プルアップ回路の電気的な構成を示す回路図である。図６に示すように、プルアップ回路３１は、ゲートが接地されたｐチャネル型のトランジスタ１３１を備えている。トランジスタ３１は、端子４ｂに電源ＶＤＤを供給する。
【００４７】
図５において、このように構成された差動増幅回路４ａは、ノードｓｅ及びｓｏに供給された電位を、一方は電源電位まで引き上げ、他方は基準電位点の電位（例えば、接地電位）まで引き下げる。例えば、ノードｓｅにノードｓｏに比べて僅かでも高い電位が供給された場合には、トランジスタＴｒ１〜Ｔｒ４のうち、トランジスタＴｒ４が最初にオンとなる。トランジスタＴｒ４がオンとなるので、ノードｓｏの電位はノードｓｎの低い接地電位まで低下する。そして、ノードｓｏがノードｓｎの低い接地電位まで低下するので、ゲート端がノードｓｏに電気的に接続されたトランジスタＴｒ１がオンになる。その結果、ノードｓｅは電源ノードｓｐの高い電源電圧ＶＤＤまで上昇する。逆に、ノードｓｅにノードｓｏに比べて僅かでも低い電位が供給された場合には、トランジスタＴｒ１〜Ｔｒ４のうち、トランジスタＴｒ３が最初にオンとなる。トランジスタＴｒ３がオンとなるので、ノードｓｅの電位はノードｓｎの低い接地電位まで低下する。そして、ノードｓｅがノードｓｎの低い接地電位まで低下するので、ゲート端がノードｓｅに電気的に接続されたトランジスタＴｒ２がオンになる。その結果、ノードｓｏは電源ノードｓｐの高い電源電圧ＶＤＤまで上昇する。
【００４８】
このように、差動増幅器４ａは、ノードｓｅ及びｓｏに印加される電位のうち高い方の電位をより高くし、低い方の電位をより低くするように機能する。
【００４９】
再び図３において、トランスミッションゲート６０は、各データ線Ｓ１、Ｓ２、・・・Ｓｍに対応して設けられたトランジスタ６０ｓによって構成されている。差動増幅器４ａのノードｓｅに電気的に接続されたｓｅ配線４ｆは、トランジスタ６０ｓのソースに電気的に接続され、トランジスタ６０ｓのゲートは制御端子９ｂに電気的に接続されている。トランジスタ６０ｓは、制御端子９ｂを介して入力されるＨＩＧＨの接続制御信号によってオンとなり、データ線Ｓ１、Ｓ２、・・・、Ｓｍに、液晶装置の外部に設けられるテスト装置を接続するようになっている。
【００５０】
尚、制御端子９ｂは、プルダウン回路３５が電気的に接続されている。図７は、プルダウン回路の電気的な構成を示す回路図である。図７に示すように、プルダウン回路３５は、トランジスタ１３５を備えている。プルダウン回路３５によって、制御端子９ｂは通常時にはＬＯＷに維持される。これにより、通常表示時は、トランジスタ６０ｓはオフであり、表示データ読み出し回路４は各データ線Ｓから切り離された状態になっている。テスト時（或いは検査時）には、接続制御端子９ｂにＨＩＧＨの接続制御信号を供給することで、トランジスタ６０ｓをオンにして、データ線Ｓに表示データ読み出し回路４を電気的に接続するようになっている。尚、図３において、プルダウン回路３２、３３、３４ｅ及び３４ｏもプルダウン回路３５と同様に構成されている。
【００５１】
図３において、複数の画素部２ａと表示データ読み出し回路４との間には、プリチャージ及びリファレンス回路１３及びイコライズ回路８も設けられている。尚、イコライズ回路８は、プリチャージ及びリファレンス回路１３及び上述したトランスミッションゲート６０と共に本発明に係る「供給手段」の一例を構成している。
【００５２】
プリチャージ及びリファレンス回路１３は、各差動増幅回路４ａに対応して夫々２つのトランジスタ３ｃｅ及び３ｃｏを有する。トランジスタ３ｃｏは、ソースが電圧印加端子３ａに後述する基準電位信号線Ｒ（即ち、基準電位信号線Ｒ１、・・・、Ｒｍ）を介して電気的に接続され、ドレインがｓｏ配線４ｇを介して差動増幅回路４ａのノードｓｏに電気的に接続されている。また、トランジスタ３ｃｅは、ソースが基準電位信号線Ｒを介して電圧印加端子３ａに電気的に接続され、ドレインがｓｅ配線４ｆを介して差動増幅回路４ａのノードｓｅに電気的に接続されている。電圧印加端子３ａには、プリチャージ電圧が供給されるようになっている。プリチャージ電圧は、そのままリファレンス信号としても使用される。
【００５３】
トランジスタ３ｃｅ及び３ｃｏのゲートは制御端子３ｂｅ及び３ｂｏに夫々電気的に接続されており、制御端子３ｂｅ及び３ｂｏには、プリチャージ制御信号ＰＣＧ１及びＰＣＧ２が夫々入力されるようになっている。ＨＩＧＨのプリチャージ制御信号ＰＣＧ１及びＰＣＧがトランジスタ３ｃｏ及び３ｃｅのゲートに夫々印加されることで、トランジスタ３ｃｅ及び３ｃｏは夫々オンとなり、制御端子３ａに供給されるプリチャージ電圧をｓｅ配線４ｆ及びｓｏ配線に夫々供給するようになっている。
【００５４】
即ち、差動増幅回路４ａのノードｓｏに電気的に接続されたｓｏ配線４ｇは、外部からのプリチャージ電圧をリファレンス電圧として維持しノードｓｏに供給するためのリファレンス配線として用いられる。
【００５５】
即ち、本実施形態に係る液晶装置では、差動増幅回路４ａのノードｓｅに電気的に接続された検査配線としてのｓｅ配線４ｆとデータ線Ｓとが電気的に接続されて、１つの差動増幅回路４ａによって１本のデータ線Ｓに電気的に接続された画素部の検査が可能である。尚、差動増幅回路４ａは、ｎ行×ｍ列のマトリックス状に配列された複数の画素部４ａの列数ｍと同数だけ設けられている。
【００５６】
検査時のプリチャージ期間においては、ｓｏ配線４ｇ及びｓｅ配線４ｆにはプリチャージ電圧が供給される。尚、プリチャージ処理は、各種特性の検査のために、データ線Ｓ、ｓｏ配線４ｇ及びｓｅ配線４ｆにプリチャージ電圧を印加するためのものである。尚、プリチャージ電圧としては種々の電圧を選択することができ、例えば、電源電圧ＶＤＤ或いは接地電位でもよいし、或いはこれらの中間電位でもよい。本実施形態では、プリチャージ電圧を例えば中間電位に設定している。
【００５７】
図３において、イコライズ回路８は、ソース、ドレインが夫々ｓｏ配線４ｇ及びｓｅ配線４ｆに電気的に接続されたｎ個のトランジスタ８ａを有している。トランジスタ８ａは、ゲートが制御端子８ｂに電気的に接続され、制御端子８ｂからのＨＩＧＨのイコライズ制御信号によってオンとなって、ｓｏ配線４ｇ及びｓｅ配線４ｆ同士を同電位にするようになっている。
【００５８】
ところで、本実施形態に係る液晶装置の画素部の検査においては、後述するように、各画素部２ａに例えばＬＯＷ又はＨＩＧＨを書き込み、画素部２ａに書き込まれた信号を読み出して差動増幅回路４ａのノードｓｅに与える。一方、差動増幅回路４ａのノードｓｏには、電圧印加端子３ａから基準電位信号線Ｒ及びｓｏ配線４ｇを介してリファレンスを与える。差動増幅回路４ａは、上述したように、２入力（即ち、ノードｓｏ及びノードｓｅへの入力）のうち低いレベルの電位を接地電位まで低下させ、高いレベルの電位を電源電位まで上昇させることで、微妙な２入力のレベル差を大きくして、２入力のレベルの大小の判定を容易にする。ところが、差動増幅回路４ａのノードｓｅ及びｓｏに電気的に接続された配線同士の容量（即ち、電気容量或いは配線容量）の相異から、差動増幅器回路４ａが誤動作し、画素部の良否の判定に誤りが生じてしまうおそれがある。或いは、差動増幅回路４ａのノードｓｅ及びｓｏに電気的に接続された配線に何らかの電気的なノイズが発生した場合に、両配線に対するノイズによる影響の相違から、差動増幅回路４ａが誤作動するおそれもある。
【００５９】
次に、上述した差動増幅回路の誤動作について、図３及び図８を参照して説明する。ここに図８は、差動増幅回路の誤動作について説明するためのタイミングチャートである。
【００６０】
図８には、制御端子３ｂｅに供給されるプリチャージ制御信号ＰＣＧ１、イコライズ制御信号ＥＱ、走査線Ｇ１に供給される走査信号Ｇ１、ノードｓｏの電位並びにノードｓｅの電位が示されている。
【００６１】
図３及び図８において、差動増幅回路４ａのノードｓｅに画素部２ａからの信号電位を供給する前に、検査配線であるｓｅ配線４ｇ及びｓｏ配線４ｆ、並びにデータ線Ｓにプリチャージ電圧を供給すると共に、ノードｓｅ及びｓｏを同電位とする。この際、プリチャージ電圧は、電源制御端子３ａから基準電位信号配線Ｒ並びにトランジスタ３ｃｅ及び３ｃｏを介して供給される。このプリチャージ及びイコライズ処理のために、トランジスタ３ｃｅ及び３ｃｏのゲートにＨＩＧＨのプリチャージ制御信号ＰＣＧ１及びＰＣＧ２を夫々印加し、トランジスタ８ａのゲートにＨＩＧＨのイコライズ制御信号ＥＱを印加する。
【００６２】
差動増幅回路４ａのノードｓｅに画素部２ａからの信号電位を供給する直前に、プリチャージ及びイコライズ処理を停止させるために、プリチャージ制御信号ＰＣＧ１及びイコライズ制御信号ＥＱをＨＩＧＨからＬＯＷに切り換える（図８参照）。このＨＩＧＨからＬＯＷへの切換に伴って、トランジスタ３ｃｅ及び８ａの寄生容量により、ノードｓｏ及びｓｅにプッシュダウン（即ち、フィールドスルーによる電位変動或いは電圧降下）が生じてしまう。
【００６３】
画素部２ａの検査時においては、トランジスタ６０ｓ及び３ｃｏはオンであり、トランジスタ８ａ及び３ｃｅはオフである。即ち、差動増幅回路４ａのノードｓｅには、ｓｅ配線４ｇ及びデータ線Ｓが電気的に接続される。一方、差動増幅回路４ａのノードｓｏには、ｓｏ配線４ｆ及び基準電位信号線Ｒが電気的に接続される。
【００６４】
仮に、検査時において、ノードｓｅに電気的に接続される配線（例えば、ｓｅ配線４ｆ及びデータ線Ｓ）の配線容量が、ノードｓｏに電気的に接続される配線（例えば、ｓｏ配線４ｇ及び基準信号線Ｒ）の配線容量に比べて十分に大きい場合には、図８に示すように、プリチャージ制御信号ＰＣＧ１及びイコライズ制御信号ＥＱをＨＩＧＨからＬＯＷに切り換えたタイミングにおいて、ノードｓｅに生じるプッシュダウン（図８中、プッシュダウン量Δ１参照）は比較的小さいのに対し、ノードｓｏには比較的大きなプッシュダウン（図８中、プッシュダウン量Δ２参照）が生じてしまう可能性が高い。
【００６５】
走査線Ｇ１にＨＩＧＨが供給されて画素部２ａの信号がノードｓｅに転送されると、ノードｓｅの電位は画素部２ａに書き込まれた電位に応じて変化する。図８において、画素部２ａにＨＩＧＨが書き込まれた場合には、ノードｓｅの電位は若干上昇する（図８中、ノードｓｅの電位を示す実線部を参照）。一方、画素部２ａにＬＯＷが書き込まれた場合には、ノードｓｅの電位は若干低下する（図８中、ノードｓｅの電位を示す一点鎖線を参照）。差動増幅回路４ａは、ノードｓｏ及びｓｅの電位を比較する。図８に示すように、ノードｓｏのプッシュダウンが比較的大きく、ノードｓｏの電位（即ち、リファレンス）が、画素部２ａにＬＯＷが書き込まれた場合にノードｓｅの電位よりも低くなると、差動増幅回路４ａは、画素部２ａに書き込んだ信号レベルにかかわらず、ノードｓｅが常に電源電圧ＶＤＤになってしまう。このため、画素部２ａの良否の判定が不能となってしまう。
【００６６】
或いは仮に、検査時において、ノードｓｅに電気的に接続される配線（例えば、ｓｅ配線４ｆ及びデータ線Ｓ）が、ノードｓｏに電気的に接続される配線（例えば、ｓｏ配線４ｇ及び基準信号線Ｒ）に比べて、例えば画像表示領域１０ａにおける電気的なノイズの影響を受けやすい場合には、両配線に夫々生ずるノイズの大きさの間の差異によって、ノードｓｅの電位とノードｓｏの電位（即ち、リファレンス）との間の高低関係が逆転してしまい、画素部２ａの良否の判定を誤ってしまう可能性が高い。
【００６７】
そこで、図３に示すように、本実施形態では特に、基準電位信号線Ｒは、データ線Ｓが延在する方向に沿って配線される部分を有している。より具体的には、素子基板１０上で平面的に見て、データ線Ｓに並んで、且つ、ノードｓｏからノードｓｏとは画像表示領域１０ａに対して反対側まで配線された部分を有している。基準電位信号線Ｒがこのように配線されているので、後述するように、差動増幅回路４ａが誤作動することを防止できる。
【００６８】
本実施形態に係る液晶装置は、上述したように構成されているので、製造工程において、素子基板１０及び対向基板２０を貼り合わせて液晶を封入する前に、複数の画素部２ａの電気的特性の評価或いは検査をすることができる。尚、電気的特性の検査対象とする不良としては、例えば、各画素部２ａのデータ保持用キャパシタである付加容量Ｃｓのリークによって画素部２ａがＬＯＷに固定されてしまうという不良（以下、「ＬＯＷ固定不良」という。）、画素スイッチング用のトランジスタのソース・ドレイン間リークによって画素部２ａがＨＩＧＨに固定されてしまう不良（以下、「ＨＩＧＨ固定不良」という。）がある。
【００６９】
次に、本実施形態に係る液晶装置の検査及び動作について、図を参照しながら説明する。
【００７０】
製造工程における液晶装置の画素部の検査について説明する前に、先ず、本実施形態に係る液晶装置が、通常の画像表示を行うときの動作について、図３を参照して説明する。
【００７１】
図３において、先ず、２本のビデオ信号線７には、それぞれ奇数列と偶数列の画像信号が、ビデオ信号線７の入力端子ｉｎｅ及びｉｎｏに入力される。それぞれの画像信号は、Ｘドライバ回路１０１からの列選択信号（即ち、出力タイミング信号）に応じて、サンプリング回路７７を構成する複数のサンプリングスイッチ７７ｓを夫々介して、各データ線Ｓへ供給される。
【００７２】
各データ線Ｓに供給された画像信号は、Ｙドライバ回路１０４からの走査線ＧがＨＩＧＨになって選択された行の各画素部２ａ（より具体的には、液晶容量Ｃｌｃ及び付加容量Ｃｓ）に書き込まれる。即ち、選択された走査線Ｇにおいて、データ線Ｓに供給される画像信号が対応する画素部２ａに表示用の画像信号として供給されて保持される。この動作を、例えば行順次で行うことにより、液晶装置の画像表示領域１０ａにおいて、所望の画像が表示される。
【００７３】
プリチャージ及びリファレンス回路１３は、走査線ＧがＨＩＧＨになる前に、プリチャージ電圧Ｖｐｒｅを各データ線Ｓに印加する。プリチャージ電圧Ｖｐｒｅは、プリチャージ及びリファレンス回路１３の電圧印加端子３ａに供給される。プリチャージ電圧Ｖｐｒｅを供給するタイミングは、制御端子３ｂ１及び３ｂ２に与えるプリチャージ制御信号ＰＣＧ１及びＰＣＧ２によって決定される。
【００７４】
尚、製品或いは試作品としての液晶装置として画像表示が行われるときは、表示データ読み出し回路４は、動作せず使用されない。
【００７５】
次に、本実施形態に係る液晶装置の検査手順について、図９から図１２を参照して説明する。ここに図９は、検査システムの構成図である。図１０は、検査の全体の流れの例を示すフローチャートである。図１１は、図１０のステップＳＴ２の読み出し動作を説明するためのタイミングチャートである。図１２は、検査時における各画素部の書き込み状態を示す説明図である。
【００７６】
図９に示すように、検査時における液晶装置１（即ち、対向基板２０と貼り合わされる前の、複数の画素部２ａ及び上述した各種回路が作り込まれた素子基板１０）と、画素データの書き込みと読み込みができるテスト装置１５とを、接続ケーブル１６を介して電気的に接続する。接続ケーブル１６は、液晶装置１のビデオ信号線７の端子ｉｎｏ及びｉｎｅ、表示データ読み出し回路４の信号線の端子４ｂ及び４ｄ、プリチャージ及びリファレンス回路１３の端子３ａ及び３ｂ等をテスト装置１５に電気的に接続する（図３参照）。
【００７７】
テスト装置１５から、後述する所定の順番で、所定の電圧を各端子に供給することによって、複数の画素部２ａの電気的特性の検査を行うことができる。以下に、その検査内容として、上述した不良のうちＬＯＷ固定不良の有無についての検査を行う手順を説明する。
【００７８】
図１０に示すように、先ず、書込工程によって、ビデオ信号線７の入力端子ｉｎｏ及びｉｎｅからセルである各画素部２ａに所定の画素信号（或いは画素データ）が入力される（ステップＳＴ１）。画素部２ａの検査は、基準となる列の画素部２ａに対して、検査対象となる列の画素部２ａが正常であるか否かを判定することにより行われる。図１１に示す各タイミング信号は、テスト装置１５によって生成されて各端子に供給される。
【００７９】
本実施形態では特に、リファレンスは、外部から供給されており、画素部２ａにリファレンスを書き込む必要はない。各画素部２ａには検査のための書き込みを行う。即ち、例えば、ＬＯＷ固定不良の検査を行う場合には、図１２に示すように、全ての走査線Ｇをオンして、全ての画素部２ａにＨＩＧＨを書き込む。図１２は、ｎ行×ｍ列の各画素部２ａに書き込まれる画素信号が、ＨＩＧＨ（図１２中、「Ｈ」で示してある。）であることを示している。
【００８０】
尚、各画素部２ａにＬＯＷを書き込んだ場合には、ＨＩＧＨ固定不良の検査が可能である。また、以下、全画素部２ａにＨＩＧＨを書き込んで、複数の画素部２ａの検査を行う例を説明するが、一部の画素部についてのみ検査を行うようにしてもよい。画像信号の書き込み後、走査線Ｇのゲートはオフにされる。
【００８１】
尚、この時点では、駆動信号ＳＡｐ−ｃｈは電源電位ＶＤＤであり、駆動信号ＳＡｎ−ｃｈは接地電位であり、表示データ読み出し回路４の各差動増幅回路４ａは、非動作状態である。
【００８２】
次に、図１０に示すように、読出工程によって、画素信号の読み出しを行う（ステップＳＴ２）。接続制御端子９ｂにＨＩＧＨの接続制御信号ＴＥ（図１１参照）を供給することで、トランスミッションゲート６０の各トランジスタ６０ｓをオンにする。これにより、トランジスタ６０ｓがオンとなって、データ線Ｓ１、Ｓ２、・・・、Ｓｍと各ｓｏ配線４ｇとが電気的に接続される。こうして、書き込まれた画素信号を行毎に読み出して、表示データ読み出し回路４に供給する。
【００８３】
このような画素信号の読み出しの直前に、プリチャージ及びイコライズ処理が行われる。即ち、全画素部２ａへの上述した所定の画素信号の書き込み後に、先ず、プリチャージ及びリファレンス回路１３の端子３ｂｅ及び３ｂｏに供給されるプリチャージ制御信号ＰＣＧ１及びＰＣＧ２が、ＨＩＧＨとなる。
【００８４】
尚、図１１に示すように、データ保持時間を確保するために、プリチャージ及びリファレンス回路１３の端子３ｂｅ及び３ｂｏに夫々供給されるプリチャージ制御信号ＰＣＧ１及びＰＣＧ２は、データ保持時間ｔ１だけＨＩＧＨとなる。
【００８５】
これにより、電圧印加端子３ａから基準電位信号線Ｒを介して供給されるプリチャージ電圧Ｖｐｒｅが、トランジスタ３ｃｅを介してｓｅ配線４ｆ及び各ソース配線Ｓに印加され、トランジスタ３ｃｏを介してｓｏ配線４ｇに印加される。ｓｏ配線４ｇでは、差動増幅回路４ａが動作する際、このプリチャージ電圧Ｖｐｒｅがリファレンス電圧として機能する。例えば、プリチャージ電圧Ｖｐｒｅとしては、中間電位が選択される。
【００８６】
尚、各データ線Ｓのプリチャージ電圧Ｖｐｒｅは、ＨＩＧＨとＬＯＷの中間電位にし、共通固定電位ＣｓＣＯＭ（図４参照）をＬＯＷ電位とする。共通固定電位ＣｓＣＯＭをＬＯＷ電位とするのは、データ保持用キャパシタである付加容量Ｃｓがリーク不良である場合、リーク先の共通固定電位ＣｓＣＯＭがＬＯＷ電位となるため、読み出し電位は基準側の中間電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００８７】
また、図１１に示すように、プリチャージ電圧Ｖｐｒｅ及びリファレンスの印加時には、制御端子８ｂにもＨＩＧＨのイコライズ制御信号ＥＱを供給しており、イコライズ回路８のトランジスタ８ａもオンとなって、ｓｏ配線４ｇ及びｓｅ配線４ｆは同電位となる。これにより、この時点では、各データ線Ｓ及び差動増幅回路４ａのノードｓｏ及びｓｅは、中間電位の状態となっている。
【００８８】
次に、画素信号の読み出しの直前に、プリチャージ制御信号ＰＣＧ１及びイコライズ制御信号ＥＱをＬＯＷにして、プリチャージ及びリファレンス処理を停止させる。この際、トランジスタ３ｃｅ及び８ａのゲートがＨＩＧＨからＬＯＷに変化することによって、プッシュダウンが生じる。尚、プリチャージ制御信号ＰＣＧ２はＨＩＧＨのままであり、トランジスタ３ｃｏはオンのままである。
【００８９】
図３に示すように、本実施形態では特に、基準電位信号線Ｒは、データ線Ｓが延在する方向に沿って配線される部分を有している。より具体的には、素子基板１０上で平面的に見て、データ線Ｓに並んで、且つ、ノードｓｏからノードｓｏとは画像表示領域１０ａに対して反対側まで配線された部分を有している。即ち、基準電位信号線Ｒは、画像表示領域１０ａにおいて、データ線Ｓと交互に並んで配線されている。言い換えれば、基準電位信号線Ｒは、データ線Ｓと殆ど同様のパターンで、即ち素子基板１０上で平面的に見てデータ線Ｓに沿って実践上平行に配線されている。よって、データ線Ｓ及び基準電位信号線Ｒ間の配線容量の差は殆ど或いは実践上完全になくなっている。これにより、ノードｓｏのプッシュダウン量（即ち、電位降下量）とノードｓｅのプッシュダウン量とは殆ど或いは実践上完全に同じとなる。尚、プッシュダウンによるノードｓｏ及びｓｅの電位降下量は十分に小さいので、図１１では図示が省略されている。
【００９０】
次に、図１１に示すように、データ保持時間ｔ１経過後に、走査線Ｇ１をＨＩＧＨにして、画素信号の読み出しを開始する。尚、この時点では、駆動信号ＳＡｐ−ｃｈは電源電位ＶＤＤであり、駆動信号ＳＡｎ−ｃｈは接地電位であり、各差動増幅回路４ａはまだ動作していない状態である。
【００９１】
走査線Ｇ１をＨＩＧＨにすると、走査線Ｇ１に接続された各画素部２ａから一斉に画素信号が出力される。即ち、画素部２ａ（具体的には、付加容量Ｃｓ）に書き込まれて保持されていた電荷が、対応するデータ線Ｓに一斉に移動する。各画素部２ａには、ＨＩＧＨが書き込まれており、画素部２ａが正常であれば、図１１の実線に示すように、各データ線Ｓ及びｓｅ配線４ｆの電位が僅かに上昇する。仮に、付加容量Ｃｓにおいてリークが発生しており、画素部２ａの画素信号がＬＯＷに変化している場合には、各データ線Ｓの電位は、図１１の破線で示すように僅かに降下する。一方、図１１に示すように、リファレンスが供給されたノードｓｏの電位は、基準電位信号線Ｒの配線容量が付加されているので、プッシュダウン量が十分に小さく、殆ど中間電位のままである。
【００９２】
図１１に示すように、走査線Ｇ１をＨＩＧＨにした後、接続制御端子９ｂへの接続制御信号ＴＥをＬＯＷにし、トランスミッションゲート６０のトランジスタ６０ｓを所定時間ｔ２だけオフにする。即ち、所定時間ｔ２において、接続制御信号ＴＥ、プリチャージ制御信号ＰＣＧ１、ＰＣＧ２及びイコライズ制御信号ＥＱはいずれもＬＯＷであり、トランジスタ９ａ、３ｃｅ、３ｃｏ及び８ａはいずれもオフとなるので、ｓｏ配線４ｇ及びｓｅ配線４ｆはフローティング状態となる。このため、ｓｅ配線４ｆの中間電位及びｓｏ配線４ｇの僅かに上昇した電位は、ｓｅ配線４ｆ及びｓｏ配線４ｇにおいて夫々維持され、データ線Ｓ等の他の配線からの影響を受けない。
【００９３】
図１１に示すように、接続制御信号ＴＥをＬＯＷにするのと同時或いは相前後して、駆動信号ＳＡｎ−ｃｈをＬＯＷからＨＩＧＨにし、更に、駆動信号ＳＡｐ−ｃｈをＨＩＧＨからＬＯＷにする。
【００９４】
画素部２ａが正常な場合には、駆動信号ＳＡｎ−ｃｈがＨＩＧＨになることで、接地電位が差動増幅回路４ａの電源ノードｓｎに印加され、ノードｓｅ及びｓｏのうちより低い電位となっているノードｓｏが接地電位まで低下する（図１１中、ノードｓｏの実線参照）。また、駆動信号ＳＡｐ−ｃｈがＬＯＷになることで、電源電圧ＶＤＤが差動増幅回路４ａの電源ノードｓｐに印加され、ノードｓｅ及びｓｏのうちより高い電位となっているノードｓｅが電源電圧ＶＤＤＤまで上昇する（図１１中、ノードｓｅの実線参照）。
【００９５】
画素部２ａにおいてＬＯＷ固定不良が生じている場合には、駆動信号ＳＡｎ−ｃｈがＨＩＧＨになることで、接地電位が差動増幅回路４ａの電源ノードｓｎに印加され、ノードｓｅ及びｓｏのうちより低い電位となっているノードｓｅが接地電位まで低下する（図１１中、ノードｓｅの破線参照）。また、駆動信号ＳＡｐ−ｃｈがＬＯＷになることで、電源電圧ＶＤＤが差動増幅回路４ａの電源ノードｓｐに印加され、ノードｓｅ及びｓｏのうちより高い電位となっているノードｓｏが電源電圧ＶＤＤまで上昇する（図１１中、ノードｓｏの破線参照）。即ち、ノードｓｏ及びｓｅの電位の高低関係は、画素部２ａが正常な場合における高低関係とは逆になる。
【００９６】
次に、再び図１０に示すように、ノードｓｅ及びｓｏの確定した電位の比較が行われる（ステップＳＴ３）。即ち、ノードｓｏ及びｓｅの電位がＬＯＷ又はＨＩＧＨに確定すると、ノードｓｏの電位を出力するために、接続制御信号ＴＥをＨＩＧＨにしてトランスミッションゲート６０のトランジスタ６０ｓがオンにされる。
【００９７】
差動増幅回路４ａのノードｓｅの確定した電位は、ｓｅ配線４ｆから対応するデータ線Ｓに供給される。サンプリング回路７７の各サンプリングスイッチ７７ｓのゲートＴＧ１〜ＴＧｍを順に開き（即ち、Ｘドライバ回路１０１から出力タイミング信号を供給し）、ビデオ信号線７から第１行目の各画素部２ａの画素信号を順番に読み出し、出力ノードｏｕｔｏ及びｏｕｔｅに出力させる。
【００９８】
走査線Ｇ１に電気的に接続された全ての画素部の画素信号が読み出されたら、走査線Ｇ１をＨＩＧＨからＬＯＷにし、駆動信号ＳＡｎ−ｃｈをＨＩＧＨからＬＯＷにし、駆動信号ＳＡｐ−ｃｈをＬＯＷからＨＩＧＨにして差動増幅回路４ａの動作を停止させる。
【００９９】
次に、図１１に示すように、プリチャージ制御信号ＰＣＧ１及びイコライズ制御信号ＥＱをＨＩＧＨにして、全てのデータ線Ｓをプリチャージする。尚、この２回目以降のプリチャージ時間は、初回ほど長くなくてもよい。このプリチャージ動作の後（即ち、プリチャージ時間経過後、プリチャージ制御信号ＰＣＧ１及びイコライズ制御信号ＥＱをＨＩＧＨからＬＯＷにした後）に第２の走査線Ｇ２の電位をＨＩＧＨにすることによって、第２行目の各画素部２ａのトランジスタ３０をオンにする。以降、第ｎ行目の走査線Ｇｎに電気的に接続された画素部２ａについてまで、上述した読み出し動作を走査線Ｇ毎に繰り返し行い、最終的に全画素部２ａから画素信号を読み出す。
【０１００】
ノードｓｏ及びｓｅの確定した電位は、出力端子ｏｕｔｏ及びｏｕｔｅからテスト装置１５に出力される。テスト装置１５は、読出工程において読み出した画素信号と、書込工程において書き込んだ画素信号とを比較する。図１１に示すように、画素部２ａが正常な場合には、出力端子ｏｕｔｏ及びｏｕｔｅには、ＨＩＧＨが出力される（図１１中、出力端子ｏｕｔｏ及びｏｕｔｅの実線参照）。一方、画素部２ａにＬＯＷ固定不良が生じている場合には、ＬＯＷが出力される（図１１中、出力端子ｏｕｔｏ及びｏｕｔｅの破線参照）。よって、テスト装置１５は、検査対象の画素部２ａにＬＯＷ固定不良が生じているか否かを判定することができる。
【０１０１】
次に、図１０に示すように、テスト装置１５は、検査対象の画素部２ａから読み出した画素信号がＨＩＧＨでない画素部２ａ（或いは「セル」とも呼ぶ）を特定し、異常画素部（或いは異常セル）として、例えば画素部毎に対応して予め決められた画素部番号（或いはセル番号）を、図示しないモニタの画面上に表示するように出力する（ステップＳＴ４）。
【０１０２】
このように、各差動増幅回路４ａは、外部から印加されたリファレンスの電位（即ち、中間電位）と各データ線Ｓの電位とを比較することによる各画素部２ａの良否の判定を可能とする。
【０１０３】
尚、リファレンスを中間電位に設定し、検査対象の画素部２ａにＬＯＷを書き込むことによって、ＨＩＧＨ固定不良の検査を行うことができることは明らかである。
【０１０４】
このように、液晶装置の製造工程において、複数の画素部２ａ等が作り込まれた素子基板１０が対向基板２０と貼り合わされる前に、複数の画素部２ａの良否を判定或いは検出することができるので、歩留まり低下や製造期間の短縮が可能となり、不良品を組み立てることが少なくなって、コスト低減を図ることも可能である。特に、試作品の場合には、開発期間の短縮と開発コストの削減を期待することができる。また、素子基板１０が対向基板２０と貼り合わされる前に、画素部２ａの良否が検出できるので、いわゆるリペアも容易となる。
【０１０５】
更に、図３を参照して上述したように、本実施形態では特に、基準電位信号線Ｒは、ノードｓｏに電気的に接続されており、電源印加端子３ａから基準電位が供給される。即ち、ノードｓｏには、外部のテスト装置１５（図９参照）から、基準電位信号線Ｒを介して基準電位が供給される。よって、基準電位を外部から安定して供給することができるので、確実に画素部２ａの良否を判定することができる。即ち、画素部の不良を画素部毎に不良として検出することができる。更に、各画素部２ａに含まれるトランジスタ３０又は付加容量Ｃｓのどの箇所にどのような不具合が発生しているかを電気的に検出することができる。
【０１０６】
更に、図３に示すように、本実施形態では特に、基準電位信号線Ｒは、データ線Ｓが延在する方向に沿って配線されている。具体的には、素子基板１０上で平面的に見て、データ線Ｓに並んで、且つ、ノードｓｏからノードｓｏとは画像表示領域１０ａに対して反対側まで配線されている。即ち、基準電位信号線Ｒは、画像表示領域１０ａにおいて、データ線Ｓと交互に並んで配線されている（つまり、図３中、左側から基準電位信号線Ｒ１、データ線Ｓ１、基準電位信号線Ｒ２、データ線Ｓ２、・・・、基準電位信号線Ｒｍ、データ線Ｓｍの順に並んで、殆ど平行に配線されている）。尚、基準電位信号線Ｒは、素子基板１０上で平面的に見てデータ線Ｓに部分的に又は完全に重なっていてもよいし、横並びに配線されていてもよい。また、基準電位信号線Ｒ及びデータ線Ｓの例えば長さ及び幅は、等しいことが望ましい。よって、データ線Ｓ及び基準電位信号線Ｒ間の配線容量の差を殆ど或いは好ましくは完全に無くすことができる。更に、画像表示領域１０ａにおいて何らかの電気的なノイズが発生した場合には、データ線Ｓ及び基準電位信号線Ｒの両方に殆ど同じノイズによる影響が発生するので、差動増幅回路４ａでノードｓｏに供給される基準電位とノードｓｅに供給される電位信号の電位との高低関係がノイズの影響によって逆転してしまうことを防止することができる。従って、差動増幅回路４ａが誤作動することを防止して、正確な比較結果を得ることができる。
【０１０７】
以上説明したように、本実施形態に係る液晶装置によれば、画素部２ａの不良を画素部毎に不良として検出することができる。更に、各画素部２ａに含まれるトランジスタ３０又は付加容量Ｃｓのどの箇所にどのような不具合が発生しているかを電気的に検出することができる。加えて、データ線Ｓ及び基準電位信号線Ｒ間の配線容量の差による影響或いは画像表示領域１０ａにおけるノイズによる影響を殆ど或いは全く受けずに、画素部２ａの良否を判定することができる。
【０１０８】
次に、画素部の具体的な構成について、図１３から図１５を参照して説明する。ここに図１３及び図１４は、素子基板上の画素部に係る部分構成を表す平面図であり、夫々、後述する積層構造のうち下層部分（図１３）と上層部分（図１４）に相当する。図１５は、図１３及び図１４を重ね合わせた場合のＡ−Ａ'断面図である。尚、図１５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【０１０９】
図１３から図１５では、図３及び図４を参照して上述した画素部２ａの各回路要素が、パターン化され、積層された導電膜として素子基板１０上に構築されている。素子基板１０は、例えば、単結晶シリコン基板等からなり、例えばガラス基板や石英基板より少なくともなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、トランジスタ３０及び付加容量Ｃｓを含む第１層、データ線Ｓ、中継層６００及び容量配線４００等を含む第２層、中継層６１０及び遮光膜７１０等を含む第３層、遮光膜７２０等を含む第４層、画素電極９ａ等を含む第５層より少なくともなる。また、第１層−第２層間には第１層間絶縁膜４１、第２層−第３層間には第２層間絶縁膜４２、第３層−第４層間には第３層間絶縁膜４３、第４層−第５層間には第４層間絶縁膜４４がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第２層が下層部分として図１３に示され、第３層から第５層が上層部分として図１４に示されている。
【０１１０】
（第１層の構成―トランジスタ３０及び付加容量Ｃｓ等―）
第１層は、トランジスタ３０及び付加容量Ｃｓで構成されている。
【０１１１】
トランジスタ３０は、ゲート電極３０ａ、半導体層１ａ、ゲート電極３０ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。図１３に示すように、ゲート電極３０ａは、Ｘ方向に沿って延びる走査線Ｇから延在して形成されており、例えば導電性ポリシリコンから形成されている。尚、ゲート電極３０ａ（即ち走査線Ｇ）は、導電性ポリシリコンの他に、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。半導体層１ａは、シリコン（Ｓｉ）より少なくともなる素子基板１０にボロン（Ｂ）、リン（Ｐ）等の不純物イオンを注入し高温拡散させることによって形成されている（図１３参照）。半導体層１ａは、チャネル領域１ａ'、ソース領域１ｄ及びドレイン領域１ｅより少なくともなる、即ち、ゲート電極３０ａをマスクとして不純物を高濃度に打ち込んでソース領域及びドレイン領域が、自己整合的に形成されている。尚、トランジスタ３０は、ＬＤＤ（Lightly Doped Drain）構造を有していてもよい。
【０１１２】
付加容量Ｃｓは、下部電極７１、誘電体膜７５及び容量電極３００を備えている。下部電極７１は、半導体層１ａと同様に、素子基板１０上に不純物イオンを注入し高温拡散させることによって形成されている。即ち、下部電極７１及び半導体層１ａは、同一機会に、素子基板１０上の付加容量Ｃｓ及びトランジスタ３０を形成すべき領域に不純物イオンを注入することによって夫々が分断されるように形成されている（図１３参照）。誘電体膜７５は、上述したゲート絶縁膜を含んだ絶縁膜２と同一膜である。尚、本実施形態に係る液晶装置は、反射型の液晶装置であるので、誘電体膜７５（即ち、絶縁膜２）は、透過率を考慮する必要がなく、誘電率が高いシリコン窒化膜等或いは酸化ハフニウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜から形成してもよい。容量電極３００は、上述したゲート電極３０ａと同一膜、即ち、例えば導電性ポリシリコンから形成されている。
【０１１３】
（第２層の構成―データ線Ｓ、中継層６００及び容量配線４００等―）
第２層は、データ線Ｓ、中継層６００及び容量配線４００で構成されている。
【０１１４】
データ線Ｓは、アルミニウム等の金属膜から形成されている。尚、データ線Ｓは、例えば下から順にアルミニウム、窒化チタン及び窒化シリコンの３層膜として形成してもよい。データ線Ｓは、素子基板１０上で平面的に見て、図１３のＹ方向に沿って、トランジスタ３０のソース領域１ｄと重なる部分を有するように形成されており、第１層間絶縁膜４１及び絶縁膜２を貫通するコンタクトホール８１を介して、トランジスタ３０のソース領域１ｄと電気的に接続されている。
【０１１５】
中継層６００及び容量配線４００は、データ線Ｓと同一膜として形成されている。中継層６００、容量配線４００及びデータ線Ｓは、図１３に示したように、夫々が分断されるように形成されている。また、中継層６００は、第１層間絶縁膜４１及び絶縁膜２を貫通するコンタクトホール８２を介して、トランジスタ３０のドレイン領域１ｅと電気的に接続されている。更に、中継層６００は、第１層間絶縁膜４１に開孔されたコンタクトホール８３を介して、容量電極３００に電気的に接続されている。一方、容量配線４００は、第１層間絶縁膜４１及び誘電体膜７５（即ち絶縁膜２）を貫通するコンタクトホール８４を介して、下部電極７１の延在部に電気的に接続されている。
【０１１６】
第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第１層間絶縁膜４１の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。
【０１１７】
（第３層の構成―中継層６１０及び遮光膜７１０等―）
第３層は、中継層６１０及び遮光膜７１０で構成されている。
【０１１８】
中継層６１０は、アルミニウム等の金属膜から形成されている。中継層６１０は、第２層間絶縁膜４２に開孔されたコンタクトホール８５を介して、中継層６００と電気的に接続されている。
【０１１９】
遮光膜７１０は、中継層６１０と同一膜から形成されている。図１４に示すように、遮光膜７１０は、素子基板１０上で平面的に見て、中継層６１０を含む領域を除く画素部２ａの全領域に形成されている。即ち、遮光膜７１０及び中継層６１０は夫々が分断されるように、且つ、遮光膜７１０が中継層６１０を取り囲むようにして、画素部の殆ど全領域に形成されている。尚、遮光膜７１０は、トランジスタ３０における光リーク電流の発生等を防止するために設けられている。
【０１２０】
第２層間絶縁膜４２は、例えばＮＳＧによって形成されている。その他、第２層間絶縁膜４２には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第２層間絶縁膜４２の表面は、第１層間絶縁膜４１と同様に、ＣＭＰ等の平坦化処理がなされている。
【０１２１】
（第４層の構成―遮光膜７２０等―）
第４層は、遮光膜７２０で構成されている。遮光膜７２０は、例えばチタン等より少なくともなる。図１４に示すように、遮光膜７２０は、素子基板１０上で平面的に見て、後述するコンタクトホール８６が形成される領域を除く画素部２ａの全領域に形成されている。即ち、遮光膜７２０は、素子基板１０上で平面的に見て、コンタクトホール８６を取り囲むようにして、画素部の殆ど全領域に形成されている。尚、遮光膜７２０は、遮光膜７１０と同様に、トランジスタ３０における光リーク電流の発生等を防止するために設けられている。
【０１２２】
第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第１層間絶縁膜４１と同様に、ＣＭＰ等の平坦化処理がなされている。
【０１２３】
（第５層の構成―画素電極９ａ等―）
第５層は、画素電極９ａで構成されている。画素電極９ａは、例えばアルミニウム等から形成されており、図１５中、上方からの入射光を反射する。図１４に示すように、画素電極９ａは、素子基板１０上で平面的に見て、画素部２ａの殆ど全領域に形成されている。尚、相隣接する画素部２ａにおける画素電極９ａ同士が、互いに電気的にショートしないように、画素電極９ａは、画素部２ａにおける縁付近には形成されていない。画素電極９ａは、第３層間絶縁膜４３及び第４層間絶縁膜４４を貫通するコンタクトホール８６を介して、中継層６１０と電気的に接続されている。
【０１２４】
第４層間絶縁膜４４は、例えばＮＳＧによって形成されている。その他、第４層間絶縁膜４４には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第４層間絶縁膜４４の表面は、第１層間絶縁膜４１と同様に、ＣＭＰ等の平坦化処理がなされている。
【０１２５】
上述したように、画素電極９ａと中継層６１０と、中継層６１０と中継層６００と、並びに、中継層６００とトランジスタ３０のドレイン領域１ｅとは、夫々コンタクトホール８６、８５、８２を介して、電気的に接続されている。即ち、画素電極９ａとトランジスタ３０のドレイン領域１ｅとは、中継層６１０及び中継層６００を中継して中継接続されている。
【０１２６】
画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１２７】
以上が、素子基板１０側の画素部の構成である。
【０１２８】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図１５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、例えばＩＴＯ膜等の透明導電性膜より少なくともなる。
【０１２９】
このように構成された素子基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、素子基板１０及び対向基板２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【０１３０】
以上に説明した画素部２ａの構成は、各画素部に共通である。上述の画像表示領域１０ａ（図１参照）には、かかる画素部２ａが周期的に形成されている。
【０１３１】
次に、基準電位信号配線の具体的な構成について、図１３及び図１５を参照して説明する。
【０１３２】
図１５に示すように、図３を参照して上述した基準電位信号配線Ｒは、データ線Ｓ、中継層６００及び容量配線４００と同一膜から形成されている。また、図１３に示すように、基準電位信号線Ｒは、データ線Ｓと並んで（即ち、Ｙ方向に沿って）殆ど平行に配線されている。更に、基準電位信号線Ｒの幅及び厚さは、データ線Ｓの幅及び厚さと夫々殆ど等しく形成されている。尚、上述したように基準電位信号配線Ｒの長さも、データ線Ｓの長さと殆ど等しく形成されている。即ち、データ線Ｓ及び基準電位信号線Ｒ間の配線容量の差が殆ど無いように形成されている。よって、上述したように、差動増幅回路４ａが誤作動することを防止して、正確な比較結果を得ることができる。
【０１３３】
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図１６を参照して説明する。ここに図１６は、第２実施形態における図３と同趣旨のブロック図である。尚、図１６において、図１から図１５に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１３４】
図１６において、本実施形態では特に、画素部２ａに供給される電位信号と基準電位信号線Ｒに供給される電位信号との論理和をデータ線Ｓに出力する論理回路７００を備えている。尚、その他の構成については、第１実施形態に係る液晶装置と殆ど同様である。即ち、論理回路７００の入力端子は、サンプリングスイッチ７７ｓのドレイン、及び基準電位信号線Ｒと電気的に接続されており、論理回路７００の出力端子は、データ線Ｓと電気的に接続されている。そして、サンプリングスイッチ７７ｓのドレイン或いは基準電位信号線Ｒのいずれかに電位信号が供給された場合には、データ線Ｓに電位信号を供給するように構成されている。よって、検査時には、例えば画素部２ａに予め電位信号を書き込んだ後、基準電位信号線Ｒを介して、基準電位信号線Ｒ及びデータ線Ｓをプリチャージすることができる。更に、通常表示時には、帰線期間において、電圧印加端子３ａから電位信号によってデータ線Ｓをプリチャージすることができる。即ち、基準電位信号線Ｒは、検査時において差動増幅回路４ａに基準電位を供給すると共に、検査時及び通常表示時において基準電位信号線Ｒ或いはデータ線Ｓをプリチャージするプリチャージ供給線として機能することができる。
【０１３５】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
先ず、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１７は、このパーソナルコンピュータの構成を示す斜視図である。図１７において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、反射型の液晶装置１００５の前面にフロントライトを付加することにより構成されている。
【０１３６】
次に、液晶装置を、携帯電話に適用した例について説明する。図１８は、この携帯電話の構成を示す斜視図である。図１８において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１３７】
尚、図１７及び図１８を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３８】
また本発明は、上述の実施形態で説明した液晶装置以外にも、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１３９】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１４０】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図。
【図２】図１のＨ−Ｈ'の断面図。
【図３】第１実施形態に係る液晶装置の主要な回路構成を示したブロック図。
【図４】画素部の電気的な構成を示す回路図。
【図５】差動増幅回路の電気的な構成を示す回路図。
【図６】プルアップ回路の電気的な構成を示す回路図。
【図７】プルダウン回路の電気的な構成を示す回路図。
【図８】差動増幅回路の誤動作について説明するためのタイミングチャート。
【図９】検査システムの構成図。
【図１０】検査の全体の流れの例を示すフローチャート。
【図１１】図１０のステップＳＴ２の読み出し動作を説明するためのタイミングチャート。
【図１２】検査時における各画素部の書き込み状態を示す説明図。
【図１３】素子基板上の画素部に係る部分構成を表す平面図であり、積層構造のうち下層部分に相当する図。
【図１４】素子基板上の画素部に係る部分構成を表す平面図であり、積層構造のうち上層部分に相当する図。
【図１５】図１３及び図１４を重ね合わせた場合のＡ−Ａ'断面図。
【図１６】第２実施形態における図３と同趣旨のブロック図。
【図１７】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図。
【図１８】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図。
【符号の説明】
【０１４１】
２ａ…画素部、４ａ…差動増幅回路、７…画像信号線、８…イコライズ回路、９ａ…画素電極、７７…サンプリング回路、１０…素子基板、１０ａ…画像表示領域、１３…プリチャージ及びリファレンス回路、２０…対向基板、６０…トランスミッションゲート、７１…下部電極、７５…誘電体膜、１０１…Ｘドライバ回路、１０４…Ｙドライバ回路、３００…容量電極、Ｃｓ…付加容量、Ｇ…走査線、Ｓ…データ線、Ｒ…基準電位信号線、ｓｏ、ｓｅ…ノード。
【図１】
2007156432.tif 000003
【図２】
2007156432.tif 000004
【図３】
2007156432.tif 000005
【図４】
2007156432.tif 000006
【図５】
2007156432.tif 000007
【図６】
2007156432.tif 000008
【図７】
2007156432.tif 000009
【図８】
2007156432.tif 000010
【図９】
2007156432.tif 000011
【図１０】
2007156432.tif 000012
【図１１】
2007156432.tif 000013
【図１２】
2007156432.tif 000014
【図１３】
2007156432.tif 000015
【図１４】
2007156432.tif 000016
【図１５】
2007156432.tif 000017
【図１６】
2007156432.tif 000018
【図１７】
2007156432.tif 000019
【図１８】
2007156432.tif 000020