(57)【要約】【課題】基板と、この基板上に積層された下部導体層、誘電体膜および上部導体層とを備えた薄膜デバイスにおいて、誘電体膜の厚みの均一性を向上させる。【解決手段】薄膜デバイス１は、基板２と、この基板２の上に配置された絶縁材料よりなる平坦化膜３と、この平坦化膜３の上に設けられたキャパシタ４とを備えている。キャパシタ４は、平坦化膜３の上に配置された下部導体層１０と、この下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。誘電体膜２０の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層１０の厚みよりも小さい。平坦化膜３の上面の最大高さ粗さは、基板２の上面の最大高さ粗さよりも小さく、且つ誘電体膜２０の厚み以下である。下部導体層１０の上面の最大高さ粗さは、誘電体膜２０の厚み以下である。【選択図】図１
2007149970.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置された絶縁材料よりなる平坦化膜と、
前記平坦化膜の上に配置された下部導体層と、
前記下部導体層の上に配置された誘電体膜と、
前記誘電体膜の上に配置された上部導体層と
を備えた薄膜デバイスであって、
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ前記下部導体層の厚みよりも小さく、
前記平坦化膜の上面の最大高さ粗さは、前記基板の上面の最大高さ粗さよりも小さく、且つ前記誘電体膜の厚み以下であり、
前記下部導体層の上面の最大高さ粗さは、前記誘電体膜の厚み以下であることを特徴とする薄膜デバイス。
【請求項２】
前記平坦化膜の厚みは０．０１〜５０μｍの範囲内であることを特徴とする請求項１記載の薄膜デバイス。
【請求項３】
前記下部導体層、誘電体膜および上部導体層は、キャパシタを構成することを特徴とする請求項１または２に記載の薄膜デバイス。
【請求項４】
基板と、前記基板の上に配置された絶縁材料よりなる平坦化膜と、前記平坦化膜の上に配置された下部導体層と、前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを備え、前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ前記下部導体層の厚みよりも小さく、前記平坦化膜の上面の最大高さ粗さは、前記基板の上面の最大高さ粗さよりも小さく、且つ前記誘電体膜の厚み以下であり、前記下部導体層の上面の最大高さ粗さは、前記誘電体膜の厚み以下である薄膜デバイスを製造する方法であって、
前記基板の上に前記平坦化膜を形成する工程と、
前記平坦化膜の上に前記下部導体層を形成する工程と、
前記下部導体層の上に前記誘電体膜を成膜する工程と、
前記誘電体膜の上に前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項５】
前記平坦化膜の厚みは０．０１〜５０μｍの範囲内であることを特徴とする請求項４記載の薄膜デバイスの製造方法。
【請求項６】
前記下部導体層、誘電体膜および上部導体層は、キャパシタを構成することを特徴とする請求項４または５に記載の薄膜デバイスの製造方法。
【請求項７】
前記平坦化膜は、無機材料よりなり、
前記平坦化膜を形成する工程は、物理気相成長法または化学気相成長法を用いて前記平坦化膜を形成することを特徴とする請求項４ないし６のいずれかに記載の薄膜デバイスの製造方法。
【請求項８】
更に、前記平坦化膜を形成する工程の後であって前記下部導体層を成膜する工程の前において、前記平坦化膜の上面を研磨する工程を備えたことを特徴とする請求項７記載の薄膜デバイスの製造方法。
【請求項９】
前記平坦化膜を形成する工程は、前記基板の上に、前記平坦化膜を構成する材料を塗布することによって前記平坦化膜を形成することを特徴とする請求項４ないし６のいずれかに記載の薄膜デバイスの製造方法。
【請求項１０】
更に、前記下部導体層を形成する工程の後であって前記誘電体膜を成膜する工程の前において、前記下部導体層の上面の最大高さ粗さが前記誘電体膜の厚み以下になるように、前記下部導体層の上面を研磨する工程を備えたことを特徴とする請求項４ないし９のいずれかに記載の薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板と、この基板上に積層された下部導体層、誘電体膜および上部導体層とを備えた薄膜デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機等の高周波電子機器の小型化・薄型化の要求に伴い、高周波電子機器に搭載される電子部品の小型化、低背化が求められている。電子部品には、キャパシタを備えたものがある。キャパシタは、一般的には、誘電体層と、この誘電体層を挟むように配置された一対の導体層とを有している。
【０００３】
キャパシタを備えた電子部品では、小型化、低背化のためには、一対の導体層が誘電体層を介して対向する領域の面積の縮小とキャパシタを構成する層の数の縮小が重要である。従来は、主に、誘電体層を構成する誘電体材料として誘電率の大きい材料を用いたり、誘電体層の厚みを小さくしたりすることによって、上記領域の面積の縮小とキャパシタを構成する層の数の縮小が図られていた。
【０００４】
従来、キャパシタを備えた電子部品としては、特許文献１に記載された薄膜コンデンサ（薄膜キャパシタ）や、特許文献２に記載された薄膜キャパシタ素子が知られている。特許文献１に記載された薄膜コンデンサは、薄膜形成技術を用いて基板上に順に成膜された下部電極層、誘電体層、上部電極層を有している。特許文献２に記載された薄膜キャパシタ素子は、薄膜形成技術を用いて基板上に順に成膜された下部電極、誘電体層、上部電極を有している。特許文献２には、下部電極とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層を成膜する技術が記載されている。上記の薄膜コンデンサや薄膜キャパシタ素子のように、薄膜形成技術を用いて形成された電子部品を、本出願では薄膜デバイスと呼ぶ。
【０００５】
なお、特許文献３には、誘電体基板と、この誘電体基板上に薄膜導体層と薄膜誘電体層とを接着層を介して交互に積層してなる薄膜多層電極と、誘電体基板と薄膜多層電極との間に介在された平坦化膜とを備えた素子が記載されている。特許文献３には、平坦化膜の上面の表面粗さＲａが０．０５μｍ以下になるように、平坦化膜の上面に研磨処理を施す技術が記載されている。
【０００６】
【特許文献１】特開２００３−３４７１５５号公報
【特許文献２】特開２００３−１７３６６号公報
【特許文献３】特開平１１−１６８３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
キャパシタを備えた薄膜デバイスでは、薄膜形成技術を用いて誘電体層を形成するので、誘電体層の厚みを小さくでき、その結果、薄膜デバイスを低背化することが可能になる。しかしながら、キャパシタを備えた薄膜デバイスでは、誘電体層の厚みが小さくなると、キャパシタの耐電圧が低下したり、製品間におけるキャパシタの耐電圧のばらつきが大きくなったりするという問題が生じる。以下、この問題について、図１４を参照して詳しく説明する。
【０００８】
図１４は、キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。図１４に示した薄膜デバイスは、基板１０１の上に配置された下部導体層１０２と、基板１０１および下部導体層１０２の上に配置された誘電体層１０３と、下部導体層１０２との間で誘電体層１０３を挟む位置に配置された上部導体層１０４とを備えている。この薄膜デバイスは、薄膜形成技術を用いて、基板１０１上に下部導体層１０２、誘電体層１０３、上部導体層１０４が、この順に成膜されて形成される。
【０００９】
図１４に示した薄膜デバイスにおいて、基板１０１には、例えばセラミック基板が用いられる。この場合、基板１０１の上面を研磨したとしても、基板１０１の上面には微小な穴が多数存在する。そのため、基板１０１の上面の表面粗さは大きくなる。このような基板１０１の上に下部導体層１０２を形成すると、基板１０１の上面と同様に、下部導体層１０２の上面の表面粗さも大きくなる。そして、下部導体層１０２の上面の表面粗さが大きいと、誘電体層１０３の厚みが不均一になる。すると、誘電体層１０３において、厚みが特に小さい部分が生じて、その部分の絶縁性が低下し、キャパシタの耐電圧が極端に低下する場合がある。その場合、誘電体層１０３の絶縁破壊等によるキャパシタの短絡不良が発生しやすくなる。また、誘電体層１０３の厚みが不均一になると、製品間におけるキャパシタの耐電圧のばらつきが大きくなる。
【００１０】
また、薄膜デバイスが高周波用である場合には、下部導体層１０２の上面の表面粗さが大きいと、下部導体層１０２の表皮抵抗が増大し、その結果、下部導体層１０２の信号伝送特性が劣化する場合がある。
【００１１】
特許文献２には、前述のように、下部電極とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層を成膜する技術が記載されている。しかしながら、特許文献２には、誘電体層の厚みがどの程度の場合に、下部電極の上面の表面粗さがどの程度であればよいかは記載されていない。
【００１２】
また、特許文献３には、前述のように、誘電体基板と薄膜多層電極との間に平坦化膜を設け、この平坦化膜の上面の表面粗さＲａが０．０５μｍ以下になるように、平坦化膜の上面に研磨処理を施す技術が記載されている。しかしながら、特許文献３には、薄膜誘電体層の厚みがどの程度の場合に、平坦化膜の上面の表面粗さがどの程度であればよいかは記載されていない。
【００１３】
なお、以上の問題点は、キャパシタを備えた薄膜デバイスに限らず、基板と、この基板上に積層された下部導体層、誘電体膜および上部導体層とを備えた薄膜デバイス全般に当てはまる。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、基板と、この基板上に積層された下部導体層、誘電体膜および上部導体層とを備えた薄膜デバイスであって、誘電体膜の厚みの均一性を向上させることができるようにした薄膜デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の薄膜デバイスは、
基板と、
基板の上に配置された絶縁材料よりなる平坦化膜と、
平坦化膜の上に配置された下部導体層と、
下部導体層の上に配置された誘電体膜と、
誘電体膜の上に配置された上部導体層とを備えている。
【００１６】
本発明の薄膜デバイスにおいて、誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さい。平坦化膜の上面の最大高さ粗さは、基板の上面の最大高さ粗さよりも小さく、且つ誘電体膜の厚み以下である。下部導体層の上面の最大高さ粗さは、誘電体膜の厚み以下である。
【００１７】
本発明の薄膜デバイスの製造方法は、
基板の上に平坦化膜を形成する工程と、
平坦化膜の上に下部導体層を形成する工程と、
下部導体層の上に誘電体膜を成膜する工程と、
誘電体膜の上に上部導体層を形成する工程とを備えている。
【００１８】
本発明の薄膜デバイスまたはその製造方法では、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、下部導体層の上に配置される誘電体膜の厚みが均一化される。また、本発明では、基板の上に配置された平坦化膜の上面の最大高さ粗さが、誘電体膜の厚み以下であることによって、平坦化膜の上に配置される下部導体層の上面の最大高さ粗さを容易に小さくすることが可能になる。
【００１９】
本発明の薄膜デバイスおよびその製造方法において、平坦化膜の厚みは０．０１〜５０μｍの範囲内であってもよい。
【００２０】
また、本発明の薄膜デバイスおよびその製造方法において、下部導体層、誘電体膜および上部導体層は、キャパシタを構成してもよい。
【００２１】
本発明の薄膜デバイスの製造方法において、平坦化膜は無機材料よりなり、平坦化膜を形成する工程は、物理気相成長法または化学気相成長法を用いて平坦化膜を形成してもよい。この場合、本発明の薄膜デバイスの製造方法は、更に、平坦化膜を形成する工程の後であって下部導体層を成膜する工程の前において、平坦化膜の上面を研磨する工程を備えていてもよい。
【００２２】
また、本発明の薄膜デバイスの製造方法において、平坦化膜を形成する工程は、基板の上に、平坦化膜を構成する材料を塗布することによって平坦化膜を形成してもよい。
【００２３】
また、本発明の薄膜デバイスの製造方法は、更に、下部導体層を形成する工程の後であって誘電体膜を成膜する工程の前において、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下になるように、下部導体層の上面を研磨する工程を備えていてもよい。
【発明の効果】
【００２４】
本発明の薄膜デバイスまたはその製造方法によれば、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、下部導体層の上に配置される誘電体膜の厚みが均一化される。また、本発明によれば、基板の上に配置された平坦化膜の上面の最大高さ粗さが、誘電体膜の厚み以下であることによって、平坦化膜の上に配置される下部導体層の上面の最大高さ粗さを容易に小さくすることが可能になる。以上のことから、本発明によれば、誘電体膜の厚みの均一性を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係る薄膜デバイスについて説明する。図１は、本実施の形態に係る薄膜デバイスの断面図である。図１に示したように、本実施の形態に係る薄膜デバイス１は、基板２と、この基板２の上に配置された絶縁材料よりなる平坦化膜３と、この平坦化膜３の上に設けられたキャパシタ４とを備えている。キャパシタ４は、平坦化膜３の上に配置された下部導体層１０と、この下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。
【００２６】
下部導体層１０と上部導体層３０は、それぞれ所定の形状にパターニングされている。誘電体膜２０は、下部導体層１０の上面および側面ならびに平坦化膜３の上面を覆うように配置されている。上部導体層３０は、下部導体層１０との間で誘電体膜２０を挟む位置に配置されている。下部導体層１０と上部導体層３０は、キャパシタ４において誘電体膜２０を挟んで対向する一対の電極を構成する。
【００２７】
基板２は、例えば絶縁材料（誘電体材料）によって構成されている。基板２を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。基板２を構成する絶縁材料としては、例えばＡｌ２Ｏ３を用いることができる。また、基板２は、半導体材料によって構成されていてもよい。
【００２８】
また、基板２には、例えばセラミック基板が用いられる。この場合、基板２の上面を研磨したとしても、基板２の上面には微小な穴（ボイド）が多数存在する。ここで、Ａｌ２Ｏ３を用いたセラミック基板の上面を研磨した場合において、セラミック基板の上面に存在するボイドの径を調べた結果について説明する。ここでは、Ａｌ２Ｏ３の純度がそれぞれ９９．６％、９６％、９３％の３種類のセラミック基板について調べた。また、セラミック基板毎に、その上面に、一辺の長さが０．５ｍｍの正方形の領域を１０箇所設定し、これらの領域における平均ボイド径（μｍ）と最大ボイド径（μｍ）とを測定した。測定結果を、下記の表に示す。
【００２９】
【表１】
2007149970.tif 000003
【００３０】
上記の表から分かるように、Ａｌ２Ｏ３の純度が高くなるほど、平均ボイド径および最大ボイド径は小さくなる。しかし、純度が９９．６％のように高い場合でも、セラミック基板の上面には比較的大きなボイドが存在している。そのため、セラミック基板の上面の表面粗さは大きくなる。
【００３１】
本実施の形態では、基板２の上に平坦化膜３を形成することにより、基板２としてセラミック基板を用いた場合であっても、下部導体層１０の下地の表面粗さを小さくすることができる。
【００３２】
平坦化膜３を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。平坦化膜３を構成する無機材料としては、例えばＡｌ２Ｏ３を用いることができる。平坦化膜３の材料として無機材料を用いる場合には、物理気相成長法（以下、ＰＶＤ法と記す。）または化学気相成長法（以下、ＣＶＤ法と記す。）を用いて平坦化膜３を形成することが好ましい。基板２を構成する有機材料としては、例えば樹脂を用いることができる。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。平坦化膜３の材料として樹脂等の有機材料を用いる場合には、平坦化膜３を構成する有機材料を、流動性を有する状態で、基板２の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜３を形成することが好ましい。また、平坦化膜３は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜３は、インクジェット技術によって形成してもよい。
【００３３】
平坦化膜３の上面の最大高さ粗さＲｚは、基板２の上面の最大高さ粗さＲｚよりも小さい。なお、最大高さ粗さＲｚは、表面粗さを表すパラメータの１つであり、基準長さにおける輪郭曲線の山の高さの最大値と谷深さの最大値との和と定義される。また、平坦化膜３の厚みは、０．０１〜５０μｍの範囲内であることが好ましい。
【００３４】
なお、基板２の上に、絶縁材料よりなる平坦化膜３の代わりに、導電材料よりなる平坦化膜を配置した場合には、この平坦化膜を介して下部導体層１０が、平坦化膜の上に配置された他の導体層と導通する等の不具合が生じる。そのため、本実施の形態では、基板２の上に、絶縁材料よりなる平坦化膜３を配置している。
【００３５】
下部導体層１０と上部導体層３０は、Ｃｕ等の導電材料によって構成されている。誘電体膜２０は誘電体材料によって構成されている。誘電体膜２０を構成する誘電体材料は、無機材料であることが好ましい。誘電体膜２０を構成する誘電体材料としては、例えば、Ａｌ２Ｏ３、Ｓｉ４Ｎ３またはＳｉＯ２を用いることができる。
【００３６】
誘電体膜２０の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層１０の厚みよりも小さい。誘電体膜２０の厚みは、０．０５〜０．５μｍの範囲内であることが好ましい。下部導体層１０の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層３０の厚みは、５〜１０μｍの範囲内であることが好ましい。
【００３７】
ここで、下部導体層１０および上部導体層３０の厚みが上記の範囲内であることが好ましい理由について説明する。本実施の形態に係る薄膜デバイスは、例えば、無線ＬＡＮ（ローカルエリアネットワーク）用や携帯電話機用のバンドパスフィルタに利用される。無線ＬＡＮでは、２．５ＧＨｚ帯の周波数帯が使用されている。この周波数帯における通過損失を考慮すると、下部導体層１０および上部導体層３０の厚みは３μｍ以上であることが必要となる。すなわち、下部導体層１０および上部導体層３０の厚みが３μｍ未満の場合には、通過損失が大きくなりすぎる。また、携帯電話機では、８００ＭＨｚ〜１．９５ＧＨｚの周波数帯域が使用される。この周波数帯域のうちの特に低周波側でのノイズの抑制やバンドパスフィルタの減衰特性の向上のためには、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが必要となる。そのため、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが好ましい。一方、下部導体層１０および上部導体層３０が厚すぎると、下部導体層１０および上部導体層３０の各上面の表面粗さが大きくなって、下部導体層１０および上部導体層３０の表皮抵抗が増大する。あるいは、下部導体層１０および上部導体層３０の各上面の表面粗さを低減するための平坦化処理の工程が必要になり、その平坦化処理のための手間がかかる。従って、実用的には、下部導体層１０および上部導体層３０の厚みは１０μｍ以下であることが好ましい。
【００３８】
本実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚは、誘電体膜２０の厚み以下とする。これは、以下で説明する実験の結果に基づいて規定されている。
【００３９】
この実験では、まず、誘電体膜２０の厚みと下部導体層１０の上面の最大高さ粗さＲｚが異なる多数のキャパシタ４の試料を作製した。そして、各試料について、キャパシタ４の短絡不良に関する不良率を測定した。ここで、不良率は、試料に３Ｖの電圧を印加したときにキャパシタ４の短絡不良が発生する割合とした。試料における誘電体膜２０の厚みは、２０ｎｍ，５０ｎｍ，１００ｎｍ，３００ｎｍ，５００ｎｍ，１０００ｎｍの６種類である。また、試料における下部導体層１０の上面の最大高さ粗さＲｚは、１〜２０００ｎｍの範囲内とした。実験結果を、図１２に示す。図１２は、下部導体層１０の上面の最大高さ粗さＲｚとキャパシタ４の不良率との関係を示す特性図である。
【００４０】
図１２から分かるように、誘電体膜２０の厚みが上記の６種類のいずれの場合であっても、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚みよりも大きいとキャパシタ４の短絡不良が発生し得るが、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるとキャパシタ４の短絡不良は発生しない。このことから、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下であれば、キャパシタ４の耐電圧が低下して誘電体膜２０の絶縁破壊等によるキャパシタ４の短絡不良が発生することを防止できることが分かる。以上のことから、本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とした。
【００４１】
また、本実施の形態において、平坦化膜３の上面の最大高さ粗さＲｚは、誘電体膜２０の厚み以下としている。平坦化膜３の上に下部導体層１０を形成すると、下部導体層１０の上面の最大高さ粗さＲｚは、平坦化膜３の上面の最大高さ粗さＲｚに対応したものとなる。そのため、平坦化膜３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下であれば、下部導体層１０の上面を平坦化処理することなく、あるいは下部導体層１０の上面に簡単な平坦化処理を施すことによって、容易に下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下にすることができる。以上のことから、本実施の形態では、平坦化膜３の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とした。
【００４２】
次に、図２ないし図１１を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス１の製造方法は、それらに限定されるわけではない。
【００４３】
図２は、本実施の形態に係る薄膜デバイス１の製造方法における一工程を示す断面図である。薄膜デバイス１の製造方法では、まず、図２に示したように、基板２の上に平坦化膜３を形成する。ここでは、一例として、基板２として、Ａｌ２Ｏ３の純度が９９．６％のセラミック基板であって、その上面を研磨したものを用いるものとする。この場合、基板２の上面における最大ボイド径は、例えば４．１μｍである。また、ここでは、一例として、平坦化膜３を構成する絶縁材料を、無機材料であるＡｌ２Ｏ３とし、平坦化膜３をＰＶＤ法またはＣＶＤ法を用いて形成するものとする。このようにして形成された平坦化膜３は、セラミックに比べて非常に緻密である。この時点における平坦化膜３の厚みは、例えば５．５μｍとする。
【００４４】
次に、図３に示したように、平坦化膜３の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、平坦化膜３の上面を、研磨することによって平坦化する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、平坦化膜３の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、平坦化膜３の上面を研磨する。その場合の研磨方法としては、例えば化学機械研磨（以下、ＣＭＰと記す。）が用いられる。研磨後の平坦化膜３の厚みは、例えば２．０μｍになるようにする。また、ここでは、一例として、研磨後の平坦化膜３の上面の最大高さ粗さＲｚが３０ｎｍになるようにするものとする。なお、平坦化膜３の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、平坦化膜３の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。
【００４５】
前述のように、材料としてＡｌ２Ｏ３を用い、ＰＶＤ法またはＣＶＤ法を用いて形成された平坦化膜３は、非常に緻密である。そのため、研磨後の平坦化膜３の上面には、研磨後のセラミック基板の上面に存在するような微小な穴は存在しない。従って、平坦化膜３の上面を研磨することによって、容易に、平坦化膜３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるように、平坦化膜３の上面を平坦化することができる。
【００４６】
なお、平坦化膜３の上面を平坦化しなくても、平坦化膜３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になる場合には、平坦化膜３の上面を研磨によって平坦化しなくてもよい。
【００４７】
また、平坦化膜３の材料としては、樹脂等の有機材料を用いてもよい。この場合には、平坦化膜３を構成する有機材料を、流動性を有する状態で、基板２の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜３を形成してもよい。また、平坦化膜３は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜３は、インクジェット技術によって形成してもよい。これらの場合には、平坦化膜３の上面を研磨しなくても、平坦化膜３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるようにすることが可能である。
【００４８】
次に、図４に示したように、例えばスパッタ法によって、基板２の上に、第１の電極膜１１と第２の電極膜１２を順に成膜する。これら電極膜１１，１２は、後に電気めっき法によってめっき膜を形成する際における電極として用いられると共に、下部導体層１０の一部を構成するものである。第１の電極膜１１の材料としては、例えばＴｉが用いられる。第１の電極膜１１の厚みは、例えば５ｎｍである。第２の電極膜１２の材料としては、例えばＣｕまたはＮｉが用いられる。第２の電極膜１２の厚みは、例えば１００ｎｍである。なお、電極膜１１，１２の代わりに、１層の電極膜を形成してもよい。
【００４９】
図５は、次の工程を示す。この工程では、まず、電極膜１２の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、フレーム４０を形成する。このフレーム４０は、形成すべき下部導体層１０の形状に対応した形状の溝部４１を有している。
【００５０】
次に、図６に示したように、電極膜１１，１２を電極として用いて、電気めっき法によって、溝部４１内にめっき膜１３を形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば９〜１０μｍとする。
【００５１】
次に、図７に示したように、めっき膜１３の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、めっき膜１３の上面を、研磨することによって平坦化する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、めっき膜１３の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、めっき膜１３の上面を研磨する。その場合の研磨方法としては、例えばＣＭＰが用いられる。研磨後のめっき膜１３の厚みは、例えば８μｍになるようにする。なお、めっき膜１３の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、めっき膜１３の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。次に、図８に示したように、フレーム４０を剥離する。
【００５２】
なお、図６に示した工程において、めっき膜１３の厚みがフレーム４０の厚みよりも大きくなるようにめっき膜１３を形成した場合には、図７に示した工程において、めっき膜１３のうち、フレーム４０の溝部４１からはみ出した部分を研磨して、めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了してもよい。この場合には、めっき膜１３によって形成される下部導体層１０の厚みを正確に制御することが可能になる。また、フレーム４０の研磨量が多いと、砥石等の研磨部材の目詰まりが生じ、その結果、めっき膜１３の上面の平坦化が妨げられる場合がある。めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了することにより、このような不具合の発生を防止することができる。
【００５３】
なお、本実施の形態では、平坦化膜３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるように、平坦化膜３の上面は十分に平坦になっている。そのため、平坦化膜３の上に電極膜１１，１２を介して形成されるめっき膜１３の上面も平坦になりやすい。そのため、めっき膜１３の上面を研磨しなくても、めっき膜１３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になる場合には、めっき膜１３の上面を研磨によって平坦化しなくてもよい。また、本実施の形態では、めっき膜１３の上面を研磨によって平坦化する場合でも、容易に、めっき膜１３の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるようにめっき膜１３の上面を平坦化することができる。
【００５４】
次に、図９に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって下部導体層１０が形成される。なお、電極膜１２の材料とめっき膜１３の材料が共にＣｕの場合には、電極膜１１，１２を除去するためのエッチングの際に、めっき膜１３の一部もエッチングされる。しかし、このエッチングの前後で、めっき膜１３の上面の表面粗さは、ほとんど変わらない。電極膜１２の材料がＮｉで、めっき膜１３の材料がＣｕの場合には、電極膜１１，１２を除去するためのエッチングでは、めっき膜１３がエッチングされない条件を選択する。図９に示した工程によって形成される下部導体層１０の上面の最大高さ粗さＲｚは、後に形成される誘電体膜２０の厚み以下になっている。
【００５５】
なお、図５ないし図９に示した工程では、フレーム４０を用いてパターン化されためっき膜１３を形成し、その後、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去することによって、下部導体層１０を形成している。このような方法の代わりに、電極膜１１，１２の上面全体の上に、パターン化されていないめっき膜を形成し、その後、このめっき膜および電極膜１１，１２を部分的にエッチングすることによって、下部導体層１０を形成してもよい。あるいは、平坦化膜３の上に、スパッタ、蒸着等のＰＶＤ法を用いて、パターン化されていない導体膜を形成し、この導体膜を部分的にエッチングすることによって、下部導体層１０を形成してもよい。特に、ＰＶＤ法を用いて下部導体層１０を形成する場合には、下部導体層１０の上面を研磨しなくても、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるようにすることが可能である。
【００５６】
また、電気めっき法を用いて下部導体層１０を形成する場合には、めっき浴の組成と電流密度を制御して析出粒の大きさを整えることが好ましい。また、電気めっき法を用いて下部導体層１０を形成した場合には、下部導体層１０の上面の表面粗さの経時的変化を抑制するために、下部導体層１０に熱処理を施して下部導体層１０を平衡状態にした後に、下部導体層１０の上に誘電体膜２０を成膜することが好ましい。ＰＶＤ法を用いて下部導体層１０を形成した場合には、下部導体層１０はほぼ平衡状態となっているため、下部導体層１０の熱処理は不要である。
【００５７】
次に、図１０に示したように、例えばスパッタ法によって、下部導体層１０の上面および側面ならびに平坦化膜３の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００５８】
次に、図１１に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、平坦化の処理を除いて、下部導体層１０の形成方法と同様である。すなわち、まず、誘電体膜２０の上に、電極膜３１，３２を、この順に成膜する。電極膜３１，３２の材料および厚みは、電極膜１１，１２と同様である。次に、電極膜３２の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、図示しないフレームを形成する。このフレームは、形成すべき上部導体層３０の形状に対応した形状の溝部を有している。次に、電極膜３１，３２を電極として用いて、電気めっき法によって、溝部内にめっき膜３３を形成する。めっき膜３３の材料としては、例えばＣｕが用いられる。めっき膜３３の厚みは、例えば８μｍとする。次に、フレームを剥離する。次に、ドライエッチングまたはウェットエッチングによって、電極膜３１，３２のうち、めっき膜３３の下に存在している部分以外の部分を除去する。これにより、残った電極膜３１，３２およびめっき膜３３によって上部導体層３０が形成される。
【００５９】
以上説明したように、本実施の形態では、基板２の上に平坦化膜３を形成し、この平坦化膜３の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるようにしている。そして、この平坦化膜３の上に下部導体層１０と誘電体膜２０を順に形成している。そのため、本実施の形態によれば、容易に、下部導体層１０の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるように平坦化することができる。その結果、本実施の形態によれば、誘電体膜２０の厚みの均一性を向上させることができる。これにより、本実施の形態によれば、キャパシタ４の耐電圧の低下や製品間におけるキャパシタ４の耐電圧のばらつきの増大を抑制することができる。例えば、下部導体層１０の上面を平坦化しないとキャパシタ４の耐電圧が３０Ｖ以下となるような条件のときに、本実施の形態のように下部導体層１０の上面を平坦化した場合には、キャパシタ４の耐電圧を８０Ｖ以上にすることが可能になる。また、本実施の形態によれば、キャパシタ４の耐電圧の低下を抑制できることから、誘電体膜２０の絶縁破壊等によるキャパシタ４の短絡不良が発生することを防止できる。
【００６０】
また、本実施の形態によれば、誘電体膜２０の厚みが均一化されることから、キャパシタ４の耐電圧を十分な大きさに維持したままで、誘電体膜２０を薄くすることが可能になる。これにより、同じキャパシタンスのキャパシタを実現する場合において、下部導体層１０と上部導体層３０が誘電体膜２０を介して対向する領域の面積を小さくしたり、導体層と誘電体膜の積層数を減らしたりすることができる。従って、本実施の形態によれば、薄膜デバイスの小型化、低背化が可能になる。
【００６１】
また、本実施の形態によれば、下部導体層１０の上面の表面粗さが小さいため、下部導体層１０の表皮抵抗を小さくすることができる。これにより、本実施の形態によれば、薄膜デバイス１が高周波用である場合に、下部導体層１０の信号伝送特性が劣化することを防止することができる。
【００６２】
なお、本実施の形態において、誘電体膜２０を成膜する前に、逆スパッタ等を用いて、下部導体層１０の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下部導体層１０の表面を活性化して、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させてもよい。この場合、特に、同一の真空チャンバ内で、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させる処理と誘電体膜２０を成膜する処理とを連続的に行うことにより、下部導体層１０と誘電体膜２０との密着性をより一層向上させることができる。
【００６３】
また、電極膜１１や電極膜３１を成膜する前においても、逆スパッタ等を用いて、電極膜１１または電極膜３１の下地の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下地の表面の電極膜１１または電極膜３１に対する密着性を向上させてもよい。
【００６４】
なお、下部導体層１０を形成する工程や上部導体層３０を形成する工程において、電極膜のうち、めっき膜の下に存在している部分以外の部分を除去する方法としては、例えば逆スパッタが用いられる。この場合、逆スパッタの条件によっては、下部導体層１０や上部導体層３０や誘電体膜２０の上面を荒れさせてしまうおそれがある。これを防止する方法としては、ウェットエッチングによって電極膜を除去する方法や、逆スパッタによって電極膜を除去する場合には逆スパッタにおける出力や時間を調整する方法がある。また、例えばＣｕよりなるめっき膜の上に、電極膜には用いられていない材料（例えばＮｉ）よりなる膜を、例えばめっき法によって形成し、逆スパッタによって電極膜を選択的にエッチングしてもよい。また、例えばＣｕよりなるめっき膜の上に、例えばＣｕよりなるスパッタ膜を形成してもよい。この場合には、スパッタ膜における結晶粒径がめっき膜における結晶粒径よりも小さくなるので、逆スパッタによって下部導体層１０や上部導体層３０の上面が荒れることを防止することができる。
【００６５】
また、誘電体膜２０の成膜後、電極膜３１の形成前に逆スパッタを行う場合や、逆スパッタによって電極膜３１，３２を除去して上部導体層３０を形成する場合には、誘電体膜２０の厚みの減少や、誘電体膜２０の損傷を防止するために、出力、ガス流量、処理時間等の逆スパッタの条件を調整することが必要である。
【００６６】
ここで、図１３を参照して、本実施の形態における変形例について説明する。図１３は、変形例の薄膜デバイスの断面図である。この変形例の薄膜デバイス１では、基板２の上面の一部が、平坦化膜３の上面に露出している。このような構造は、基板２の上に平坦化膜３を形成した後、平坦化膜３の上面を、研磨することによって平坦化したときに形成される可能性がある。この変形例では、平坦化膜３の上面に露出した基板２の上面の一部と平坦化膜３の上面とによって形成される面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下であればよい。変形例におけるその他の構成、作用および効果は、図１に示した薄膜デバイス１と同様である。
【００６７】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明の薄膜デバイスでは、上部導体層３０の上に保護膜が設けられていてもよいし、上部導体層３０が露出していてもよい。また、上部導体層３０の上方に更に１以上の層が配置されていてもよい。
【００６８】
また、本発明では、上部導体層３０の上面の上に、新たな誘電体膜と導体層を、交互に合計で２層以上形成してもよい。これにより、導体層と誘電体膜とが交互に、合計で５層以上積層されて構成されたキャパシタを形成することができる。
【００６９】
また、本発明における下部導体層、誘電体膜および上部導体層は、キャパシタを構成するものに限らない。例えば、下部導体層と上部導体層が、それぞれ別個の信号線を構成し、誘電体膜は下部導体層と上部導体層を絶縁するためのものであってもよい。
【００７０】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいてもよい。薄膜デバイスに含まれるキャパシタ以外の素子は、インダクタや抵抗等の受動素子でもよいし、トランジスタ等の能動素子でもよい。また、薄膜デバイスに含まれるキャパシタ以外の素子は、集中定数素子でもよいし、分布定数素子でもよい。
【００７１】
また、本発明の薄膜デバイスは、側部、底面または上面に配置された端子を備えていてもよい。また、本発明の薄膜デバイスは、複数の導体層を接続するスルーホールを備えていてもよい。また、本発明の薄膜デバイスは、下部導体層１０または上部導体層３０を、端子や他の素子に接続するための配線用の導体層を備えていてもよい。あるいは、下部導体層１０または上部導体層３０の一部が端子を兼ねていてもよいし、下部導体層１０または上部導体層３０がスルーホールを介して端子に接続されていてもよい。
【００７２】
本発明の薄膜デバイスは、キャパシタとキャパシタ以外の素子とを含んでいる場合には、ＬＣ回路部品や、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等の各種のフィルタや、ダイプレクサや、デュプレクサ等、キャパシタを含む種々の回路部品として利用することが可能である。
【００７３】
また、本発明の薄膜デバイスは、例えば、携帯電話機等の移動体通信機器や、無線ＬＡＮ用の通信装置において利用される。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施の形態に係る薄膜デバイスの断面図である。
【図２】本発明の一実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図３】図２に示した工程に続く工程を示す断面図である。
【図４】図３に示した工程に続く工程を示す断面図である。
【図５】図４に示した工程に続く工程を示す断面図である。
【図６】図５に示した工程に続く工程を示す断面図である。
【図７】図６に示した工程に続く工程を示す断面図である。
【図８】図７に示した工程に続く工程を示す断面図である。
【図９】図８に示した工程に続く工程を示す断面図である。
【図１０】図９に示した工程に続く工程を示す断面図である。
【図１１】図１０に示した工程に続く工程を示す断面図である。
【図１２】本発明の一実施の形態における下部導体層の上面の最大高さ粗さとキャパシタの不良率との関係を示す特性図である。
【図１３】本発明の一実施の形態における変形例の薄膜デバイスの断面図である。
【図１４】キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。
【符号の説明】
【００７５】
１…薄膜デバイス、２…基板、３…平坦化膜、４…キャパシタ、１０…下部導体層、２０…誘電体膜、３０…上部導体層。
【図１】
2007149970.tif 000004
【図２】
2007149970.tif 000005
【図３】
2007149970.tif 000006
【図４】
2007149970.tif 000007
【図５】
2007149970.tif 000008
【図６】
2007149970.tif 000009
【図７】
2007149970.tif 000010
【図８】
2007149970.tif 000011
【図９】
2007149970.tif 000012
【図１０】
2007149970.tif 000013
【図１１】
2007149970.tif 000014
【図１２】
2007149970.tif 000015
【図１３】
2007149970.tif 000016
【図１４】
2007149970.tif 000017
【手続補正書】
【提出日】平成18年6月20日(2006.6.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
平坦化膜３を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。平坦化膜３を構成する無機材料としては、例えばＡｌ２Ｏ３を用いることができる。平坦化膜３の材料として無機材料を用いる場合には、物理気相成長法（以下、ＰＶＤ法と記す。）または化学気相成長法（以下、ＣＶＤ法と記す。）を用いて平坦化膜３を形成することが好ましい。平坦化膜３を構成する有機材料としては、例えば樹脂を用いることができる。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。平坦化膜３の材料として樹脂等の有機材料を用いる場合には、平坦化膜３を構成する有機材料を、流動性を有する状態で、基板２の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜３を形成することが好ましい。また、平坦化膜３は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜３は、インクジェット技術によって形成してもよい。