(57)【要約】【課題】  ＴＦＴ素子１３などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。【解決手段】  本発明に係る液晶表示素子の製造方法は、マザー基板１００からＴＦＴアレイ基板１０を作製する液晶表示素子の製造方法であって、マザー基板１００上の液晶表示素子形成領域Ｍ内に、複数の画素電極１２とＴＦＴ素子１３をマトリクス状に形成し、複数の画素電極１２の間に複数のスイッチ素子１３に接続される複数のゲート電極配線１６または／およびソース電極配線１７を形成し、領域Ｍ外で各配線１６、１７を接続する接続配線１９を形成し、領域Ｍの外周縁に沿ってＴＦＴアレイ基板１０を分断するものである。そして、ＴＦＴアレイ基板１０をマザー基板１００から分断する際に、配線１６、１７の各々と接続配線１９とを分断する。【選択図】  図４
2007065309.tif 000002
【特許請求の範囲】
【請求項１】
マザー基板から表示素子基板を分断して、表示素子を作製する表示素子の製造方法であって、
上記マザー基板上の表示素子形成領域内に、複数の画素電極と上記複数の画素電極の各々に対応する複数のスイッチ素子をマトリクス状に形成するステップと、
上記複数の画素電極の間に、上記複数のスイッチ素子に接続される複数の配線を形成するステップと、
上記表示素子形成領域外で上記複数の配線を接続する接続配線を形成するステップと、
上記表示素子形成領域の外周縁に沿って上記表示素子基板を分断するステップとを含み、
上記表示素子基板を上記マザー基板から分断する際に、上記複数の配線の各々と上記接続配線とを分断することを特徴とする表示素子の製造方法。
【請求項２】
マザー基板から複数の表示素子基板を分断して、複数の表示素子を作製する表示素子の製造方法であって、
上記マザー基板上の複数の表示素子形成領域内に、複数の画素電極と上記複数の画素電極の各々に対応する複数のスイッチ素子をそれぞれマトリクス状に形成するステップと、
上記複数の画素電極の間に、上記複数のスイッチ素子に接続される複数の配線を形成するステップと、
互いに隣接する表示素子形成領域の間で上記複数の配線を接続する接続配線を形成するステップと、
上記複数の表示素子形成領域の各々の外周縁に沿って上記表示素子基板を上記マザー基板から分断するステップとを含み、
上記表示素子基板を上記マザー基板から分断する際に、上記複数の配線の各々と上記接続配線とを分断することを特徴とする表示素子の製造方法。
【請求項３】
上記複数の配線は、走査信号を入力するための走査信号配線または／およびデータ信号を入力するためのデータ信号配線であることを特徴とする請求項１または２に記載の表示素子の製造方法。
【請求項４】
共通電極が形成された対向基板を形成するステップと、
上記表示素子基板を上記マザー基板から分断する前に、上記マザー基板の複数の画素電極およびスイッチ素子が形成された面に、共通電極が形成された面を対向させて、上記マザー基板と上記対向基板とを、上記複数の画素電極およびスイッチ素子が形成された領域の外周縁に沿って粘着材により接合するステップを更に含む請求項１、２または３に記載の表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示素子の製造方法に関し、特にマザー基板から表示素子基板を分断して、表示素子を作製する表示素子の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機、携帯情報端末、電子手帳、携帯型テレビ等の多くの電子機器に、液晶表示装置等の表示装置が組み込まれるようになった。
液晶表示装置には様々な種類があり、動作モードではＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モードなどが知られており、駆動方法では単純マトリックス方式やアクティブマトリックス方式が知られている。
一般的なＴＦＴ（Thin Film Transistor）液晶表示装置は、動作モードをＴＮモードとし、駆動方式をアクティブマトリックス方式とし、軽くて薄く、きれいな画面を長時間見ることができる利点が活かされ、多くの電子機器に搭載されている。
【０００３】
このようなＴＦＴ液晶表示装置は、内面全面に電極が形成された対向基板と、この対向基板の内面に対して、ＴＦＴ素子および画素電極が画素毎にマトリックス状に配列された内面を対向させて設けられたＴＦＴアレイ基板との間で、液晶を挟持することにより構成されている（例えば、特許文献１参照）。
このＴＦＴアレイ基板の製造時において、摩擦などによって静電気がＴＦＴアレイ基板内に蓄積されることがある。例えば、ＴＦＴ素子に接続される電極配線のように、絶縁層を挟んで積層された電極配線間に蓄積される静電気の電位差が、絶縁体の絶縁耐圧を超えると放電が起こる。この放電により、電極配線間の絶縁層が静電破壊されてしまい、この結果、表示欠陥が発生するという問題が生じていた。
【０００４】
従来、この静電破壊を防止するために、ＴＦＴアレイ基板の外周縁部にショートリングと呼ばれる導体パターンを形成し、電極配線間をショートさせる手法が知られている（例えば、特許文献２参照）。このショートリングは、ＴＦＴアレイ基板の外周縁部に配置されており、表示パネル組み立て後にＴＦＴアレイ基板がその外周線に沿って切断された後に、ＴＦＴアレイ基板の外周の角部を、やすりなどで削ることにより各電極配線と分断されていた。
【特許文献１】特開平６−１１００５８号公報（図５、段落０００３）
【特許文献２】特開平８−２３４２２７号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＴＦＴアレイ基板の外周の角部を、やすりなどで削る面取り加工をする際に、やすりなどの摩擦によりＴＦＴアレイ基板に静電気を生じさせてしまい、ＴＦＴ素子を静電破壊させてしまうという問題があった。また、作業工数および作業時間の増加があり、液晶表示素子を効率よく製造できないという問題があった。また、面取り加工する際に、やすりなどで削りながら寸法の管理をしなければならず、作業に多大な手間がかかるという問題があった。
【０００６】
本発明はこのような問題に鑑みてなされたものであり、スイッチ素子などの静電破壊を制限しつつ、簡素かつ効率的に表示素子を作製できる表示素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る表示素子の製造方法は、マザー基板から表示素子基板を分断して、表示素子を作製する表示素子の製造方法であって、マザー基板上の表示素子形成領域内に、複数の画素電極と複数の画素電極の各々に対応する複数のスイッチ素子をマトリクス状に形成するステップと、複数の画素電極の間に、複数のスイッチ素子に接続される複数の配線を形成するステップと、表示素子形成領域外で複数の配線を接続する接続配線を形成するステップと、表示素子形成領域の外周縁に沿って表示素子基板を分断するステップとを含み、表示素子基板をマザー基板から分断する際に、複数の配線の各々と接続配線とを分断することを特徴とするものである。
【０００８】
このような方法を採用することにより、スイッチ素子などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。
【０００９】
また、本発明に係る表示素子の製造方法は、マザー基板から複数の表示素子基板を分断して、複数の表示素子を作製する表示素子の製造方法であって、マザー基板上の複数の表示素子形成領域内に、複数の画素電極と複数の画素電極の各々に対応する複数のスイッチ素子をそれぞれマトリクス状に形成するステップと、複数の画素電極の間に、複数のスイッチ素子に接続される複数の配線を形成するステップと、互いに隣接する表示素子形成領域の間で複数の配線を接続する接続配線を形成するステップと、複数の表示素子形成領域の各々の外周縁に沿って表示素子基板をマザー基板から分断するステップとを含み、表示素子基板をマザー基板から分断する際に、複数の配線の各々と接続配線とを分断することを特徴とするものである。
【００１０】
このような方法を採用することにより、スイッチ素子などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。
【００１１】
また、複数の配線は、走査信号を入力するための走査信号配線または／およびデータ信号を入力するためのデータ信号配線である。
【００１２】
これにより、スイッチ素子や走査信号配線やデータ信号配線などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。
【００１３】
また、共通電極が形成された対向基板を形成するステップと、表示素子基板をマザー基板から分断する前に、マザー基板の複数の画素電極およびスイッチ素子が形成された面に、共通電極が形成された面を対向させて、マザー基板と対向基板とを、複数の画素電極およびスイッチ素子が形成された領域の外周縁に沿って粘着材により接合するステップを更に含んでもよい。
【００１４】
これにより、対向基板をマザー基板に対向させて取り付けた状態であっても、スイッチ素子などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。
【発明の効果】
【００１５】
本発明によれば、スイッチ素子などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。
【発明を実施するための最良の形態】
【００１６】
まず、ＴＦＴ液晶表示素子１の構成について、図に基づいて説明する。
図１は、ＴＦＴ液晶表示素子の構成を示す模式図であって、図１（ａ）はＴＦＴ液晶表示素子の正面図であり、図１（ｂ）は側面図である。図２は、ＴＦＴ液晶表示素子の断面を示す模式図であり、特に図１（ａ）のＡ−Ａ切断線の拡大断面を示す図である。
図１および図２において、ＴＦＴ液晶表示素子１はＴＦＴアレイ基板１０と対向基板２０とを互いに対向させて構成されている。
【００１７】
図１（ａ）、図１（ｂ）および図２に示されるように、ＴＦＴアレイ基板１０は、例えば光透過性のガラス、ポリカーボネート、アクリル樹脂等により矩形状に形成された透明基板１１の内面に画素電極１２およびＴＦＴ素子１３を、表示領域１ａ内にマトリックス状に設けられた画素毎に形成し、更にこの画素電極１２およびＴＦＴ素子１３上に配向膜（不図示）を形成することにより構成されている。画素電極１２は例えばＩＴＯ（Indium Tin Oxide）により形成されている。また、図１（ａ）、図１（ｂ）および図２に示されるように、ＴＦＴアレイ基板１０の一辺側には実装部１０ａが設けられている。
【００１８】
対向基板２０は、例えば光透過性のガラス、ポリカーボネート、アクリル樹脂等により矩形状に形成された透明基板２１の内面にカラーフィルタ（不図示）、共通電極２２、配向膜（不図示）等を積層形成することにより構成されている。
図２に示されるように、共通電極２２は、画素電極１２およびＴＦＴ素子１３に対応する領域を包含する領域全面に形成されている。共通電極２２は例えばＩＴＯ（Indium Tin Oxide）により形成されている。カラーフィルタ（不図示）のＲ（Ｒｅｄ：赤）、Ｇ（Ｇｒｅｅｎ：緑）、Ｂ（Ｂｌｕｅ：青）は、表示領域１ａ内にマトリックス状に設けられた画素毎に形成されている。
【００１９】
図１（ａ）および図２に示されるように、ＴＦＴアレイ基板１０および対向基板２０間は、表示領域１ａの外周縁に沿って設けられたシール材３０により接合されており、液晶５０が注入された後、液晶注入口６０が封止部７０により封止されている。また、図２に示されるように、ＴＦＴアレイ基板１０および対向基板２０間の全面にわたり、ＴＦＴアレイ基板１０および対向基板２０間の間隙を調整するためのスペーサ４０が散布される。なお、透明基板１１、２１の外面には、偏光板（不図示）などの光学フィルムが貼り付けられている。
【００２０】
図２に示されるように、一点鎖線で囲われたＴＦＴ素子１３は、アモルファスシリコントランジスタなどの薄膜半導体１３ａに、走査電極としてのゲート電極１３ｂ、信号電極としてのソース電極１３ｃ、ドレイン電極１３ｄを構成した三端子スイッチである。ゲート電極１３ｂは、複数の画素電極１２間に形成された走査信号配線としてのゲート電極配線（不図示）に接続されており、ソース電極１３ｃは、データ信号配線としてのソース電極配線（不図示）に接続されている。なお、ゲート電極配線とソース電極配線は、複数の画素電極１２間に互いに交差して形成されている。ドレイン電極１３ｄは画素電極１２に接続されている。また、図２に示されるように、薄膜半導体１３ａとゲート電極１３ｂとの間には、絶縁層１３ｅが形成されている。
【００２１】
ゲート電極１３ｂに電圧を印加すると、ソース電極１３ｃからドレイン電極１３ｄへ、またはその逆へ薄膜半導体１３ａ内部を電子が通過して電流が流れる。また、ゲート電極１３ｂにオフ電圧を印加すると、ソース電極１３ｃとドレイン電極１３ｄとの間は遮断される。
【００２２】
このようにして、ゲート電極１３ｂにより、ＴＦＴ素子１３をオン(ON)またはオフ(OFF)して、画素電極１２と共通電極２２との間で液晶５０に駆動電圧が加えられる。ゲート電極１３ｂへの電圧を０ＶにするとＴＦＴ素子１３はオフし、液晶分子と、画素電極１２およびこの画素電極１２に対向された対向電極２２との間に加えられた電圧が保持される。
【００２３】
以上のように、ＴＦＴ素子１３はスイッチとして機能し、画素電極１２毎にオンオフすることができる。ＴＦＴ素子１３が駆動回路１４からの信号に従いオンして、駆動回路１４が特定の画素電極１２に駆動電圧を加え、画素電極１２と共通電極２２との間で液晶５０の配列を変化させることにより、ＴＦＴ液晶表示装置１の光の透過を制御する。
【００２４】
次に、ＴＦＴアレイ基板を作製するためのマザー基板の構成を図に基づいて説明する。図３は、ＴＦＴアレイ基板を作製するためのマザー基板の平面を模式的に示す図である。図４は、マザー基板の端子１４周辺の構成を模式的に示す拡大図である。
図３に示されるように、点線ａ〜ｄで区分けされるように、ＴＦＴアレイ基板１０用のマザー基板１００内に、複数のＴＦＴアレイ基板１０が配列されて形成される。図３に示されるように、ＴＦＴアレイ基板１０の外形は、点線ａ〜ｄにより囲われた領域に対応しており、太点線で示される。
【００２５】
図３に示されるように、ＴＦＴアレイ基板１０の外形内には、点線で囲われた液晶表示素子形成領域Ｍが設けられており、図２に示された画素電極１２やＴＦＴ素子１３や端子１４などが、各液晶表示素子形成領域Ｍ内であって表示領域１ａに対応した領域内に、マトリックス状に形成されている。複数の画素電極１２は前述の通り、例えばＩＴＯ（Indium Tin Oxide）により形成されている。なお、図３では、画素電極１２やＴＦＴ素子１３は省略している。
【００２６】
図４に示されるように、複数の画素電極１２の間に、複数のスイッチ素子１３に接続される複数のゲート電極配線１６およびソース電極配線１７が形成されている。複数のゲート電極配線１６およびソース電極配線１７は例えばＣｒやＭｏ−ＴａやＴａやＡｌなどの金属により形成されている。走査信号配線としての各ゲート電極配線１６はＴＦＴ素子１３のゲート電極１３ｂに接続されている。データ信号配線としてのソース電極配線１７はＴＦＴ素子１３のソース電極１３ｃに接続されている。各ゲート電極配線１６と各ソース電極配線１７は、互いに交差して配置されており、両配線１６、１７の交差部分には絶縁層（不図示）が設けられている。
【００２７】
図４に示されるように、これら複数のゲート電極配線１６およびソース電極配線１７は、ＴＦＴアレイ基板１０の一辺側に延出されており、複数のゲート電極配線１６は補助配線１８ａを介して、複数の端子１４に接続され、複数のソース電極配線１７は直接、複数の端子１４に接続されている。また、図４に示されるように、複数の端子１４の各々が補助配線１８ｂを介して、接続配線１９に接続されている。複数の端子１４、接続配線１９および補助配線１８ａ、１８ｂは、例えばＣｒやＭｏ−ＴａやＴａやＡｌなどの金属により形成されている。接続配線１９は、液晶表示素子形成領域Ｍの外領域であって、互いに隣接する液晶表示素子形成領域Ｍ間に形成されている。
【００２８】
このようにして、複数のゲート電極配線１６およびソース電極配線１７の各々が、端子１４および補助配線１８ａ、１８ｂを介して、接続配線１９に電気的に接続されている。接続配線１９を形成することにより、各ゲート電極配線１６間や各ソース電極配線１７間が同電位となり、ゲート電極配線１６およびソース電極配線１７が接続された各ＴＦＴ素子１３間や各ＴＦＴ素子１３の各電極間も同電位になる。これにより、製造作業時において、ＴＦＴアレイ基板１０の摩擦によるＴＦＴ素子１２などの静電破壊を制限している。
【００２９】
次に、本発明の実施の形態に係る液晶表示素子の製造方法について、図に基づいて説明する。図５は、本発明の実施の形態に係る液晶表示素子の製造方法のフローを示す図である。
図５および図４に示されるように、まず矩形状のＴＦＴアレイ基板１０用のマザー基板１００を、例えば光透過性のガラスなどの矩形状の平板により形成する（ステップ（ＳＴＥＰ：以下、ＳＴと称する）３０１）。
【００３０】
次に、ＴＦＴアレイ基板１０用のマザー基板１００上の液晶表示素子形成領域Ｍ内であって表示領域１ａ内に、画素電極１２やＴＦＴ素子１３をマトリクス状に形成する（ＳＴ３０２）。画素電極１２はＩＴＯなどにより形成される。ＴＦＴ素子１３の各電極にはＣｒやＭｏ−ＴａやＴａやＡｌなどの金属が用いられ、絶縁層１３ｅにはＳｉＯ２やＴａ２Ｏ５やＡｌ２Ｏ３などが用いられ、薄膜半導体にはａ−Ｓｉなどが用いられる。また、複数のゲート電極配線１６やソース電極配線１７を、複数の画素電極１２間に、ＣｒやＭｏ−ＴａやＴａやＡｌなどの金属により形成する（ＳＴ３０３）。また、接続配線１９や補助配線１８ａ、１８ｂや端子１４を矩形状の液晶表示素子形成領域Ｍの一辺側にＣｒやＭｏ−ＴａやＴａやＡｌなどの金属により形成する（ＳＴ３０４）。
【００３１】
ここで、ＳＴ３０２〜ＳＴ３０４の各工程は個別になされるのではなく、ＳＴ３０２〜ＳＴ３０４の工程では、画素電極１２、ＴＦＴ素子１３、端子１４、ゲート電極配線１６、ソース電極配線１７、補助配線１８ａ、１８ｂ、接続配線１９などの積層構成に応じて、例えばフォトリソグラフィー法によりスパッタによる各種薄膜の成膜、フォトレジスト塗布、パターンの露光、現像、エッチング、フォトレジスト剥離を複数回繰り返し行うことにより、これらの全てを形成する。
【００３２】
次に、ＴＦＴアレイ基板１０用のマザー基板１００上に、配向膜（不図示）を例えば高分子材料であるポリイミド（Polyimide）薄膜等の有機薄膜で形成する（ＳＴ３０５）。そして、この配向膜に対して、液晶５０との接触面に一方向にミクロな傷をつける配向処理（ラビング処理）を施す（ＳＴ３０５）。次に、ＴＦＴアレイ基板１０用のマザー基板１００の画素電極１２などが形成された面上に、スペーサ４０を均一に散布する（ＳＴ３０６）。なお、スペーサ４０を対向基板２０の共通電極２２が形成された面上に散布してもよい。
【００３３】
次に、ＴＦＴアレイ基板１０用のマザー基板１００の表示領域１ａの外周に沿って、液晶注入口６０となる一部を除いてシール材３０を塗布する（ＳＴ３０７）。なお、対向基板２０のマザー基板（不図示）上における表示領域１ａの外周に対応する位置に、液晶注入口６０となる一部を除いてシール材３０を塗布することもできる。ここで、ＴＦＴアレイ基板１０用のマザー基板１００の表示領域１ａ内には、複数の画素電極１２およびＴＦＴ素子１３がマトリックス状に形成されている。
【００３４】
次に、対向基板２０用のマザー基板（不図示）を例えば光透過性のガラスなどの矩形状の平板により形成する（ＳＴ３０８）。そして、対向基板２０用のマザー基板の内面上に、カラーフィルタを、フォトリソグラフィー法などを用いて、顔料などにより形成する（ＳＴ３０９）。次に、対向基板２０用のマザー基板の内面上の全面に共通電極２２を例えばＩＴＯなどにより形成する（ＳＴ３１０）。
【００３５】
次に、対向基板２０用のマザー基板の内面上に、配向膜（不図示）を例えば高分子材料であるポリイミド（Polyimide）薄膜等の有機薄膜で形成し（ＳＴ３１１）、この配向膜に対して、液晶５０との接触面に一方向にミクロな傷をつける配向処理（ラビング処理）を施す（ＳＴ３１１）。
そして、ＴＦＴアレイ基板用のマザー基板１００と対向基板２０用のマザー基板とを、画素電極１２などが形成された面と共通電極２２が形成された面とを互いに対向させて、複数の画素電極１２およびＴＦＴ素子１３がマトリックス状に形成された領域の外周縁をシール材３０により貼り合わせて、ＴＦＴアレイ基板１０用のマザー基板１００および対向基板２０用のマザー基板の間を接合する（ＳＴ３１２）。
【００３６】
次に、ＴＦＴアレイ基板１０のマザー基板１００および対向基板２０のマザー基板を、液晶表示素子形成領域Ｍの外周縁に設けられた分断線、すなわち図３に示された点線ａ〜ｄに沿って分断する（ＳＴ３１３）。これにより、液晶５０が未注入の液晶パネルがＴＦＴアレイ基板１０用のマザー基板１００から分断される。このときにＴＦＴアレイ基板１０がＴＦＴアレイ基板１０用のマザー基板１００から分断され、同時に各補助配線１８ｂが分断され、複数のゲート電極配線１６および複数のソース電極配線１７の各々と接続配線１９とが分断される。なお、分断は、たとえばスクライブ＆ブレーク方式により行う。
【００３７】
次に、ＴＦＴアレイ基板１０および対向基板２０の間とシール材３０により囲われた閉空間に、液晶５０を注入する（ＳＴ３１４）。そして、液晶注入口６０を封止材７０により封止して、封止材７０を硬化させることにより液晶５０を、閉空間内に密封する（ＳＴ３１５）。そして、透明基板１１、２１の外面に偏光板（不図示）などの光学フィルムを貼り付けて、ＴＦＴ液晶表示素子１が完成する。
【００３８】
このような方法を採用することにより、ＴＦＴアレイ基板１０をＴＦＴアレイ基板１０用のマザー基板１００から分断する際に、複数のゲート電極配線１６および複数のソース電極配線１７の各々と接続配線１９とを分断するので、従来のように、ＴＦＴアレイ基板１０の外周の角部を、やすりなどで削る面取り加工をする際に、やすりなどの摩擦によりＴＦＴアレイ基板１０に静電気を生じさせてしまうこともなく、スイッチ素子などの静電破壊を制限しつつ、簡素に効率よく表示素子を作製できる。また、従来のように、やすりなどで削る面取り加工をする必要もないので、作業工数および作業時間を低減することができ、更には、やすりなどの面取り加工における削り寸法の管理も行う必要もない。
【００３９】
以上の説明は、本発明を実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。
【００４０】
上記実施の態様の説明では、複数のゲート電極配線１６およびソース電極配線１７の各々を接続配線１９に電気的に接続し、ＴＦＴアレイ基板１０をマザー基板から分断する際に、複数のゲート電極配線１６およびソース電極配線１７の各々と接続配線１９との間を分断する例示をしたが、複数のゲート電極配線１６の各々のみまたは複数のソース電極配線１７の各々のみを接続配線１９に電気的に接続し、ＴＦＴアレイ基板１０をマザー基板から分断する際に、複数のゲート電極配線１６またはソース電極配線１７の各々と接続配線１９とを分断する態様にも本発明を適用することができる。
【００４１】
また、上記実施の形態の説明ではアクティブ型の液晶表示装置を用いて例示したが、これに限らず、本実施の形態に係る発明を、アクティブ型の有機ＥＬ（Electro Luminescence）表示装置等の他の種類の表示装置などにも採用できる。
【図面の簡単な説明】
【００４２】
【図１】ＴＦＴ液晶表示装置の構成を示す模式図であって、図１（ａ）はＴＦＴ液晶表示装置の正面図であり、図１（ｂ）は側面図である。
【図２】ＴＦＴ液晶表示装置の断面を示す模式図であり、特に図１（ａ）のＡ−Ａ切断線の拡大断面を示す図である。
【図３】ＴＦＴアレイ基板を作製するためのマザー基板の平面を模式的に示す図である。
【図４】マザー基板の端子周辺の構成を模式的に示す拡大図である。
【図５】本発明の実施の形態に係る液晶表示素子の製造方法のフローを示す図である。
【符号の説明】
【００４３】
１  ＴＦＴ液晶表示素子
１０  ＴＦＴアレイ基板
１０ａ  実装部
１１  透明基板
１２  画素電極
１３  ＴＦＴ素子
１３ａ  薄膜半導体
１３ｂ  ゲート電極
１３ｃ  ソース電極
１３ｄ  ドレイン電極
１３ｅ  絶縁層
１４  端子
１６  ゲート電極配線
１７  ソース電極配線
１８ａ、１８ｂ  補助配線
１９  接続配線
２０  対向基板
２１  透明基板
２２  共通電極
３０  シール材
４０  スペーサ
５０  液晶
６０  液晶注入口
７０  封止部
【図１】
2007065309.tif 000003
【図２】
2007065309.tif 000004
【図３】
2007065309.tif 000005
【図４】
2007065309.tif 000006
【図５】
2007065309.tif 000007