(57)【要約】【課題】駆動トランジスタの閾値電圧を補償する。【解決手段】駆動トランジスタＭ１は、そのゲートの電位に応じた駆動電流Ｉelを生成する。発光素子１１は、駆動電流Ｉelに応じた輝度にて発光する。第１容量素子Ｃ１には閾値電圧Ｖthが記憶され、第２容量素子Ｃ２にはデータ電圧が保持される。データ電位ＶD[j]を書き込む書込期間と、閾値電圧を補償する補償期間において接続点Ｚの電位は基準電位Ｖrefに固定される。このため、第１容量素子Ｃ１に閾値電圧を書き込むと同時に、第２容量素子Ｃ２にデータ電圧を書き込むことができる。そして、発光期間では、第１容量素子Ｃ１と第２容量素子Ｃ２と駆動トランジスタＭ１のゲートおよびソース間に直列に接続するので、閾値電圧を補償した駆動電流Ｉelが発光素子１１に供給される。【選択図】図２
2007206590.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流に応じた輝度で発光する発光素子と、
ゲート・ソース間電圧に応じた前記駆動電流を前記発光素子に供給する駆動トランジス
タと、
一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点
に電気的に接続される第１容量素子と、
一方の端子が前記接続点に電気的に接続される第２容量素子と、
リセット期間において、前記駆動トランジスタのゲートに基準電位を供給すると共に、
前記駆動トランジスタのゲート・ソース間電圧が閾値電圧を越えるように前記駆動トラン
ジスタのソースの電位を設定する第１手段と、
前記リセット期間の後の補償期間において、前記駆動トランジスタのゲートと前記接続
点を電気的に接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電
圧に漸近させる第２手段と、
書込期間において、前記第２容量素子の端子間に表示すべき階調に応じたデータ電圧を
印加する第３手段と、
発光期間において前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接
続して、前記駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供
給する第４手段と、
を備えることを特徴とする画素回路。
【請求項２】
前記第１手段は、前記リセット期間にオン状態となり、前記補償期間においてオフ状態
となる第１スイッチング素子を備え
前記第４手段は、前記駆動トランジスタのソースと前記発光素子との間に設けられ、前
記発光素子を発光させる発光期間においてオン状態となる発光制御トランジスタを備え、
前記第１スイッチング素子として前記発光制御トランジスタを用いることを特徴とする
請求項１に記載の画素回路。
【請求項３】
前記第２手段は、前記基準電位を供給する電位線と前記駆動トランジスタのゲートとの
間に設けられ、前記補償期間においてオン状態となる第２スイッチング素子と、前記駆動
トランジスタのゲートと前記接続点との間に設けられ前記補償期間においてオン状態とな
る第３スイッチング素子とを備えることを特徴とする請求項１または２に記載の画素回路
。
【請求項４】
前記第２手段は、前記基準電位を供給する電位線と前記接続点との間に設けられ、前記
補償期間においてオン状態となる第４スイッチング素子と、前記駆動トランジスタのゲー
トと前記接続点との間に設けられ前記補償期間においてオン状態となる第５スイッチング
素子とを備えることを特徴とする請求項１または２に記載の画素回路。
【請求項５】
前記第２手段は、さらに、前記駆動トランジスタのソースと所定電位を供給する配線と
の間に、直列に接続した第６スイッチング素子と抵抗とを備え、前記第６スイッチング素
子は、前記補償期間においてオン状態となることを特徴とする請求項１乃至４のうちいず
れか１項に記載の画素回路。
【請求項６】
前記第２手段は、さらに、前記駆動トランジスタのソースと所定電流を供給する電流線
との間に設けられ、前記補償期間においてオン状態となる第７スイッチング素子を備える
ことを特徴とする請求項１乃至４のうちいずれか１項に記載の画素回路。
【請求項７】
前記書込期間は、前記補償期間中の一部の期間であり、
前記データ電圧は前記基準電位とデータ線を介して供給されるデータ電位との電位差と
して与えら、
前記第３手段は、前記データ線と前記第２容量素子の他方の端子との間に設けられ、前
記書込期間にオン状態となる第８スイッチング素子を備える、
ことを特徴とする請求項１乃至６のうちいずれか１項に記載の画素回路。
【請求項８】
前記駆動トランジスタのドレインには電源電位が供給され、前記基準電位を前記電源電
位としたことを特徴とする請求項１乃至７のうちいずれか１項に記載の画素回路。
【請求項９】
複数の走査線と、
各々にデータ電位が供給される複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に対応して設けられた複数の画素回路と
、
前記複数の画素回路の各々に電源電位を供給する電源線と、
前記複数の画素回路の各々に基準電位を供給する電位線とを備え、
前記複数の画素回路の各々は、
駆動電流に応じた輝度で発光する発光素子と、
前記電源電位が供給され、前記発光素子にゲート・ソース間電圧に応じた前記駆動電流
を出力する駆動トランジスタと、
一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点
に電気的に接続される第１容量素子と、
一方の端子が前記接続点に電気的に接続される第２容量素子と、
リセット期間において、前記駆動トランジスタのゲートに前記基準電位を供給すると共
に、前記駆動トランジスタのゲート・ソース間電圧が閾値電圧を越えるように前記駆動ト
ランジスタのソースの電位を設定する第１手段と、
前記リセット期間の後の補償期間において、前記駆動トランジスタのゲートと前記接続
点を電気的に接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電
圧に漸近させる第２手段と、
書込期間において、前記第２容量素子の他方の端子に前記データ電位を供給する第３手
段と、
発光期間において前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接
続して、前記駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供
給する第４手段とを備える、
ことを特徴とする表示装置。
【請求項１０】
複数の走査線と、
各々にデータ電位が供給される複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に対応して設けられた複数の画素回路と
、
前記複数の画素回路の各々に電源電位を供給する電源線とを備え、
前記複数の画素回路の各々は、
駆動電流に応じた輝度で発光する発光素子と、
前記電源電位が供給され、前記発光素子にゲート・ソース間電圧に応じた前記駆動電流
を出力する駆動トランジスタと、
一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点
に電気的に接続される第１容量素子と、
一方の端子が前記接続点に電気的に接続される第２容量素子と、
リセット期間において、前記駆動トランジスタのゲートに前記電源電位を供給すると共
に、前記駆動トランジスタのゲート・ソース間電圧が閾値電圧を越えるように前記駆動ト
ランジスタのソースの電位を設定する第１手段と、
前記リセット期間の後の補償期間において、前記駆動トランジスタのゲートと前記接続
点を電気的に接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電
圧に漸近させる第２手段と、
書込期間において、前記第２容量素子の他方の端子に前記データ電位を供給する第３手
段と、
発光期間において前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接
続して、前記駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供
給する第４手段とを備える、
ことを特徴とする表示装置。
【請求項１１】
請求項９または１０に記載の表示装置を備えたことを特徴とする電子機器。
【請求項１２】
駆動電流に応じた輝度で発光する発光素子と、ゲート・ソース間電圧に応じた前記駆動
電流を前記発光素子に供給する駆動トランジスタと、一方の端子が前記駆動トランジスタ
のソースと電気的に接続され、他方の端子が接続点に電気的に接続される第１容量素子と
、一方の端子が前記接続点に電気的に接続される第２容量素子とを備えた画素回路の駆動
方法であって、
リセット期間において、前記駆動トランジスタのゲートに基準電位を供給すると共に、
前記駆動トランジスタのゲート・ソース間電圧が閾値電圧を越えるように前記駆動トラン
ジスタのソースの電位を設定し、
前記リセット期間の後の補償期間において、前記駆動トランジスタのゲートに基準電位
を供給すると共に、前記駆動トランジスタのゲートと前記接続点を電気的に接続して前記
第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
書込期間において、前記第２容量素子の端子間に表示すべき階調に応じたデータ電圧を
印加し、
発光期間において前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接
続して、前記駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供
給する、
ことを特徴とする画素回路の駆動方法。
【請求項１３】
前記書込期間は前記補償期間の一部の期間であり、
前記データ電圧はデータ電位と前記基準電位との電位差として与えられ、
前記補償期間に前記接続点の電位を前記基準電位に固定し、
前記書込期間に前記第２容量素子の他方の端子に前記データ電位を供給する、
ことを特徴とする請求項１２に記載の画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(Electro Luminescence)材料からなる発光素子など各種の電気光学
素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この
電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）に
よって制御する構成が従来から提案されている。しかしながら、この構成においては、駆
動トランジスタの特性（特に閾値電圧）の個体差に起因して各電気光学素子の階調にバラ
ツキが発生するという問題がある。この階調のバラツキを抑制するために、例えば特許文
献１には、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。
【０００３】
図２２は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。同図に示
されるように、駆動トランジスタＴdrのゲートとドレインとの間にはトランジスタＴr1が
介挿される。また、駆動トランジスタＴdrのゲートには容量素子Ｃ0の一方の電極Ｌ2が接
続される。保持容量Ｃ1は、駆動トランジスタＴdrのゲートとソースとの間に介挿された
容量である。一方、トランジスタＴr2は、有機発光ダイオード素子（以下「ＯＬＥＤ素子
」という）１１０に指定された輝度に応じた電位（以下「データ電位」という）ＶDが供
給されるデータ線１４と容量素子Ｃ0の他方の電極Ｌ1との間に介挿されて両者の導通およ
び非導通を切り替えるスイッチング素子である。
【０００４】
以上の構成において、第１に、信号Ｓ2によってトランジスタＴr1をオン状態に遷移さ
せるとともに、信号Ｓ1によってトランジスタＴr2をオン状態として容量素子Ｃ0の電極Ｌ
1とデータ線１４とを導通させる。こうして駆動トランジスタＴdrがダイオード接続され
ると、駆動トランジスタＴdrのゲートの電位は「ＶEL−Ｖth」に収束する（Ｖthは駆動ト
ランジスタＴdrの閾値電圧）。一方、データ線１４にはある基準電位Ｖｒｅｆを与えてお
く。第２に、トランジスタＴr1をオフ状態としたうえで、データ線１４の電位を基準電位
Ｖｒｅｆからデータ電位ＶDに変化させる。この動作によって、駆動トランジスタＴdrの
ゲートの電位は、電極Ｌ1における電位の変化分を容量素子Ｃ0と保持容量Ｃ1との容量比
に応じて分割したレベル（すなわち基準電位Ｖｒｅｆとデータ電位ＶDとの差分に応じた
レベル）だけ変化する。第３に、トランジスタＴr2をオフ状態としたうえで、信号Ｓ3に
よってトランジスタＴrelをオン状態とする。この結果、閾値電圧Ｖthに依存しない駆動
電流Ｉelが駆動トランジスタＴdrおよびトランジスタＴrelを経由してＯＬＥＤ素子１１
０に供給される。
【特許文献１】米国特許第６，２２９，５０６号公報（FIG.3）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構成では、駆動トランジスタＴdrの閾値電圧を
保持容量Ｃ1に記憶させるために、トランジスタＴr1を用いて駆動トランジスタＴdrをダ
イオード接続していた。そして、閾値電圧を保持容量Ｃ1に書き込んだ後に、データ電位
ＶDを容量素子Ｃ0に書き込む必要があった。すなわち、従来の画素回路では、閾値電圧を
補償する補償期間とデータ電位ＶDを書き込む書込期間を各々設ける必要があった。線順
次で処理するためには、補償期間と書込期間を１水平走査期間内に終了させる必要がある
。データ電位を書き込むためにはある程度の時間がかかるため、補償期間の長さが制限さ
れてしまい、閾値電圧を十分補償することができないといった問題があった。
本発明は、このような事情に鑑みてなされたものであり、閾値電圧を十分補償する課題
の解決を目的としている。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明に係る画素回路は、駆動電流に応じた輝度で発光す
る発光素子と、ゲート・ソース間電圧に応じた前記駆動電流を前記発光素子に供給する駆
動トランジスタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他
方の端子が接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に電気
的に接続される第２容量素子と、リセット期間において、前記駆動トランジスタのゲート
に基準電位を供給すると共に、前記駆動トランジスタのゲート・ソース間電圧が閾値電圧
を越えるように前記駆動トランジスタのソースの電位を設定する第１手段と、前記リセッ
ト期間の後の補償期間において、前記駆動トランジスタのゲートと前記接続点を電気的に
接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近させ
る第２手段と、書込期間において、前記第２容量素子の端子間に表示すべき階調に応じた
データ電圧を印加する第３手段と、発光期間において前記第２容量素子の他方の端子を前
記駆動トランジスタのゲートに接続して、前記駆動トランジスタのソースから出力される
前記駆動電流を前記発光素子に供給する第４手段とを備える。
【０００７】
この発明によれば、補償期間において駆動トランジスタのゲートの電位を基準電位に固
定した状態でゲートとソースの間に第１容量素子を電気的に接続するので、第１容量素子
の端子間の電圧を駆動トランジスタの閾値電圧に漸近させることができる。また、書込期
間において第２容量素子の端子間にデータ電圧を保持させる。発光期間において、第２容
量素子の他方の端子を駆動トランジスタのゲートに接続すると、第１容量素子に保持され
た閾値電圧と第２容量素子に保持されたデータ電圧が加算されて駆動トランジスタのゲー
ト・ソース間に印加される。これにより、駆動トランジスタの閾値電圧を補償して正確な
階調で発光素子を発光させることができる。
【０００８】
上述した画素回路において、前記第１手段は、前記リセット期間にオン状態となり、前
記補償期間においてオフ状態となる第１スイッチング素子を備え、前記第４手段は、前記
駆動トランジスタのソースと前記発光素子との間に設けられ、前記発光素子を発光させる
発光期間においてオン状態となる発光制御トランジスタを備え、前記第１スイッチング素
子として前記発光制御トランジスタ（例えば、実施形態のＭ２）を用いることが好ましい
。この構成によれば発光制御トランジスタと第１スイッチング素子を兼用することができ
るので、構成を簡易にできる。
【０００９】
また、前記第２手段の具体的な態様としては、前記基準電位を供給する電位線と前記駆
動トランジスタのゲートとの間に設けられ、前記補償期間においてオン状態となる第２ス
イッチング素子（例えば、実施形態のＭ４）と、前記駆動トランジスタのゲートと前記接
続点との間に設けられ前記補償期間においてオン状態となる第３スイッチング素子（例え
ば、実施形態のＭ５）とを備えることが好ましい。この構成によれば、補償期間において
第２スイッチング素子を介して基準電位を駆動トランジスタのゲートに供給し、さらに第
３スイッチング素子を介して基準電位を接続点に供給することができる。
【００１０】
また、前記第２手段の具体的な態様として、前記基準電位を供給する電位線と前記接続
点との間に設けられ、前記補償期間においてオン状態となる第４スイッチング素子（例え
ば、図１７に示すＭ４）と、前記駆動トランジスタのゲートと前記接続点との間に設けら
れ前記補償期間においてオン状態となる第５スイッチング素子（例えば、図１７に示すＭ
５）とを備えることが好ましい。この構成によれば、補償期間において第４スイッチング
素子を介して基準電位を接続点に供給し、さらに第５スイッチング素子を介して基準電位
を駆動トランジスタのゲートに供給することができる。
【００１１】
また、前記第２手段は、さらに、前記駆動トランジスタのソースと所定電位を供給する
配線との間に、直列に接続した第６スイッチング素子（例えば、図１２に示すＭ７）と抵
抗とを備え、前記第６スイッチング素子は、前記補償期間においてオン状態となることが
好ましい。この発明によれば、補償期間において、抵抗は駆動トランジスタの負荷抵抗と
して機能するので、当該期間における駆動トランジスタのソースの動作点を安定化するこ
とができる。
【００１２】
また、前記第２手段は、さらに、前記駆動トランジスタのソースと所定電流を供給する
電流線との間に設けられ、前記補償期間においてオン状態となる第７スイッチング素子（
例えば、図１５に示すＭ８）を備えることが好ましい。この発明によれば、補償期間にお
いて、所定電流は駆動トランジスタの電流負荷として機能するので、当該期間における駆
動トランジスタのソースの動作点を安定化することができる。
【００１３】
さらに、上述した画素回路において、前記書込期間は、前記補償期間中の一部の期間で
あり、前記データ電圧は前記基準電位とデータ線を介して供給されるデータ電位との電位
差として与えら、前記第３手段は、前記データ線と前記第２容量素子の他方の端子との間
に設けられ、前記書込期間にオン状態となる第８スイッチング素子（例えば、実施形態の
Ｍ６）を備えることが好ましい。補償期間において、接続点の電位は基準電位に固定され
ているので、第１容量素子に閾値電圧を書き込むと同時に、第２容量素子にデータ電位を
書き込むことができる。これにより、補償期間と書込期間を排他的に設定する必要がなく
なり、補償期間を長くして閾値電圧を正確に補償することが可能となる。
【００１４】
くわえて、上述した画素回路において、前記駆動トランジスタのドレインには電源電位
が供給され、前記基準電位を前記電源電位としても良い。この場合には、電源電位と別に
基準電位を設ける必要がないので、構成を簡易にできる。
【００１５】
次に、本発明に係る表示装置は、複数の走査線と、各々にデータ電位が供給される複数
のデータ線と、前記複数の走査線と前記複数のデータ線の交差に対応して設けられた複数
の画素回路と、前記複数の画素回路の各々に電源電位を供給する電源線と、前記複数の画
素回路の各々に基準電位を供給する電位線とを備え、前記複数の画素回路の各々は、駆動
電流に応じた輝度で発光する発光素子と、前記電源電位が供給され、ゲート・ソース間電
圧に応じた前記駆動電流を前記発光素子に出力する駆動トランジスタと、一方の端子が前
記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点に電気的に接続さ
れる第１容量素子と、一方の端子が前記接続点に電気的に接続される第２容量素子と、リ
セット期間において、前記駆動トランジスタのゲートに前記基準電位を供給すると共に、
前記駆動トランジスタのゲート・ソース間電圧が閾値電圧を越えるように前記駆動トラン
ジスタのソースの電位を設定する第１手段と、前記リセット期間の後の補償期間において
、前記駆動トランジスタのゲートと前記接続点を電気的に接続して前記第１容量素子の端
子間の電圧を前記駆動トランジスタの閾値電圧に漸近させる第２手段と、書込期間におい
て、前記第２容量素子の他方の端子に前記データ電位を供給する第３手段と、発光期間に
おいて前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接続して、前記
駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供給する第４手
段とを備えることを特徴とする。
【００１６】
この発明によれば、電位線を介して基準電位を供給し、補償期間において駆動トランジ
スタのゲートの電位を基準電位に固定した状態でゲートとソースの間に第１容量素子を電
気的に接続するので、第１容量素子の端子間の電圧を駆動トランジスタの閾値電圧に漸近
させることができる。また、書込期間において第２容量素子の端子間にデータ電圧を保持
させる。発光期間において、第２容量素子の他方の端子を駆動トランジスタのゲートに接
続すると、第１容量素子に保持された閾値電圧と第２容量素子に保持されたデータ電圧が
加算されて駆動トランジスタのゲート・ソース間に印加される。これにより、駆動トラン
ジスタの閾値電圧を補償して正確な階調で発光素子を発光させることができる。
【００１７】
また、本発明に係る他の表示装置は、複数の走査線と、各々にデータ電位が供給される
複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差に対応して設けられた
複数の画素回路と、前記複数の画素回路の各々に電源電位を供給する電源線とを備え、前
記複数の画素回路の各々は、駆動電流に応じた輝度で発光する発光素子と、前記電源電位
が供給され、前記発光素子にゲート・ソース間電圧に応じた前記駆動電流を出力する駆動
トランジスタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方
の端子が接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に電気的
に接続される第２容量素子と、リセット期間において、前記駆動トランジスタのゲートに
前記電源電位を供給すると共に、前記駆動トランジスタのゲート・ソース間電圧が閾値電
圧を越えるように前記駆動トランジスタのソースの電位を設定する第１手段と、前記リセ
ット期間の後の補償期間において、前記駆動トランジスタのゲートと前記接続点を電気的
に接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近さ
せる第２手段と、書込期間において、前記第２容量素子の他方の端子に前記データ電位を
供給する第３手段と、発光期間において前記第２容量素子の他方の端子を前記駆動トラン
ジスタのゲートに接続して、前記駆動トランジスタのソースから出力される前記駆動電流
を前記発光素子に供給する第４手段とを備える。この発明によれば、基準電位の替わりに
電源電位を用いるので、電位線を削減することができる。これにより、画素回路のピッチ
を狭くしてより高精細な画像を表示することが可能となる。また、駆動トランジスタの閾
値電圧を補償して正確な階調で発光素子を発光させることができる。
次に、本発明に係る電子機器は、上述した表示装置を備える。このような電子機器とし
ては、携帯電話機、携帯情報端末、あるいはディスプレイが該当する。
【００１８】
次に、本発明に係る画素回路の駆動方法は、駆動電流に応じた輝度で発光する発光素子
と、前記発光素子にゲート・ソース間電圧に応じた前記駆動電流を供給する駆動トランジ
スタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が
接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に電気的に接続さ
れる第２容量素子とを備えた画素回路を駆動する方法であって、リセット期間において、
前記駆動トランジスタのゲートに基準電位を供給すると共に、前記駆動トランジスタのゲ
ート・ソース間電圧が閾値電圧を越えるように前記駆動トランジスタのソースの電位を設
定し、前記リセット期間の後の補償期間において、前記駆動トランジスタのゲートに基準
電位を供給すると共に、前記駆動トランジスタのゲートと前記接続点を電気的に接続して
前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、書込期
間において、前記第２容量素子の端子間に表示すべき階調に応じたデータ電圧を印加し、
発光期間において前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに接続
して、前記駆動トランジスタのソースから出力される前記駆動電流を前記発光素子に供給
することを特徴とする。
【００１９】
この発明によれば、補償期間において駆動トランジスタのゲートの電位を基準電位に固
定した状態でゲートとソースの間に第１容量素子を電気的に接続するので、第１容量素子
の端子間の電圧を駆動トランジスタの閾値電圧に漸近させることができる。また、書込期
間において第２容量素子の端子間にデータ電圧を保持させる。発光期間において、第２容
量素子の他方の端子を駆動トランジスタのゲートに接続すると、第１容量素子に保持され
た閾値電圧と第２容量素子に保持されたデータ電圧が加算されて駆動トランジスタのゲー
ト・ソース間に印加される。これにより、駆動トランジスタの閾値電圧を補償して正確な
階調で発光素子を発光させることができる。
【００２０】
さらに、前記書込期間は前記補償期間の一部の期間であり、前記データ電圧はデータ電
位と前記基準電位との電位差として与えられ、前記補償期間に前記接続点の電位を前記基
準電位に固定し、前記書込期間に前記第２容量素子の他方の端子に前記データ電位を供給
することが好ましい。この発明によれば、補償期間において、接続点の電位は基準電位に
固定されているので、第１容量素子に閾値電圧を書き込むと同時に、第２容量素子にデー
タ電位を書き込むことができる。これにより、補償期間と書込期間を排他的に設定する必
要がなくなり、補償期間を長くして閾値電圧を正確に補償することが可能となる。
【００２１】
なお、本発明における発光素子の典型例は、ＯＬＥＤ素子であるが、電流（駆動電流）
に応じた輝度で発光する素子であればどのようなものであってもよく、例えば、無機発光
ダイオードなどの発光ダイオードが含まれる。
【発明を実施するための最良の形態】
【００２２】
＜Ａ：電気光学装置の構成＞
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電
気光学装置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であ
り、複数の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐを駆動する
走査線駆動回路２２およびデータ線駆動回路２４と、電気光学装置Ｄで利用される各電圧
を生成する電圧生成回路２７とを有する。なお、図１においては走査線駆動回路２２とデ
ータ線駆動回路２４と電圧生成回路２７とが別個の回路として図示されているが、これら
の回路の一部または全部が単一の回路とされた構成も採用される。また、図１に図示され
たひとつの走査線駆動回路２２（あるいはデータ線駆動回路２４や電圧生成回路２７）が
複数のＩＣチップに区分された態様で電気光学装置Ｄに実装されてもよい。
【００２３】
図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と
、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１４と、各データ線１４に対をなし
てＹ方向に延在するｎ本の給電線１７とが形成される（ｍおよびｎは自然数）。各画素回
路Ｐは、データ線１４と制御線１２との交差に対応する位置に配置される。したがって、
これらの画素回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する。
【００２４】
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するため
の回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が
選択した１行分（ｎ個）の画素回路Ｐの各々に対応するデータ電位ＶD[1]ないしＶD[n]を
生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択され
る水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力
されるデータ電位ＶD[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された
階調に対応する電位となる。
【００２５】
電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位
側の電位（以下「接地電位」という）Ｇndと、基準電位Ｖrefとを生成する。基準電位Ｖr
efは、総ての給電線１７に対して共通に出力されて各画素回路Ｐに給電される。
【００２６】
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第
ｊ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも同
様の構成である。
【００２７】
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇ
ndが供給される接地線との間に介挿された電気光学素子１１を含む。電気光学素子１１は
、これに供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の発光素子であり、
典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子
である。
【００２８】
図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２
は、実際には５本の配線（走査線１２１・第１制御線１２３・第２制御線１２５・第３制
御線１２７・発光制御線１２９）を含む。各配線には走査線駆動回路２２から所定の信号
が供給される。例えば、第ｉ行目の走査線１２１には、同行の画素回路Ｐを選択するため
の走査信号ＧWRT[i]が供給される。発光制御線１２９には、電気光学素子１１が実際に発
光する期間（後述する発光期間Ｔel）を規定する発光制御信号ＧEL[i]が供給される。ま
た、第１〜第３制御線１２３、１２５、または１２７には第１〜第３制御信号Ｇ１[i]、
Ｇ２[i]、またはＧ３[i]が供給される。さらに、なお、各信号の具体的な波形やこれに応
じた画素回路Ｐの動作については後述する。
【００２９】
図２に示されるように、電源線から電気光学素子１１の陽極に至る経路にはｎチャネル
型の駆動トランジスタＭ１とｎチャネル型の発光制御トランジスタＭ２とが介挿される。
駆動トランジスタＭ１は、ゲートの電位ｎｇに応じた駆動電流Ｉelを生成するための手段
であり、そのドレインが電源線に接続されるとともにソースが発光制御トランジスタＭ２
のドレインに接続される。発光制御トランジスタＭ２は、そのソースが電気光学素子１１
の陽極に接続されるとともにゲートが発光制御線１２９に接続される。発光制御トランジ
スタＭ２は、駆動電流Ｉelが実際に電気光学素子１１に供給される期間を規定するととも
に後述するリセット期間において駆動トランジスタＭ１のゲート・ソース間電圧が閾値電
圧Ｖthを越えるようにソース電位ｎｓを設定するための手段である。したがって、発光制
御信号ＧEL[i]がローレベルを維持する期間においては発光制御トランジスタＭ２がオフ
状態となって電気光学素子１１に対する駆動電流Ｉelの供給が遮断される一方、発光制御
信号ＧEL[i]がハイレベルに遷移すると発光制御トランジスタＭ２がオン状態となって電
気光学素子１１に駆動電流Ｉelが供給される。
【００３０】
第１容量素子Ｃ１は、一方の端子Ｕ１１が駆動トランジスタＭ１のソースと電気的に接
続され、他方の端子Ｕ１２が接続点Ｚに電気的に接続される。第１容量素子Ｃ１は閾値電
圧Ｖthを保持する手段として機能する。また、第２容量素子Ｃ２の一方の端子Ｕ２１が接
続点Ｚに接続され、データ電位ＶD[j]に応じたデータ電圧を保持する手段として機能する
。
第２容量素子Ｃ２の他方の端子とデータ線１７との間にはトランジスタＭ６が介挿され
る。このトランジスタＭ６のゲートは走査線１２１に接続される。したがって、走査信号
ＧWRT[i]がハイレベルになると、データ電位ＶD[j]が第２容量素子Ｃ２の他方の端子Ｕ２
２に供給される。
電位線１４と駆動トランジスタＭ１のゲートとの間にはトランジスタＭ４が介挿される
。このトランジスタＭ４のゲートは第２制御線１２５に接続される。したがって、第２制
御信号Ｇ２[i]がハイレベルになると、基準電位Ｖrefが駆動トランジスタＭ１のゲートに
供給される。
駆動トランジスタＭ１のゲートと接続点Ｚとの間にはトランジスタＭ５が介挿される。
このトランジスタＭ５のゲートは第３制御線１２７に接続される。したがって、第３制御
信号Ｇ３[i]がハイレベルになると、接続点Ｚの電位が駆動トランジスタＭ１のゲート電
位に固定される。
駆動トランジスタＭ１のゲートと第２容量素子Ｃ２２の他方の端子Ｕ２２との間にはト
ランジスタＭ３が介挿される。このトランジスタＭ３のゲートは第１制御線１２３に接続
される。したがって、第１制御信号Ｇ１[i]がハイレベルになると、駆動トランジスタＭ
１のゲート電位が第２容量素子Ｃ２の他方の端子Ｕ２２の電位と一致する。
【００３１】
次に、図３を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明す
る。図３に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）
ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[i]は、垂直走査期間（１Ｖ）
のうち第ｉ番目の水平走査期間の一部においてハイレベルを維持するとともにそれ以外の
期間においてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の
各画素回路Ｐの選択を意味する。以下では走査信号ＧWRT[1]ないしＧWRT[m]の各々がハイ
レベルとなる期間を「書込期間ＰWRT」と表記する。
【００３２】
発光制御信号ＧEL[i]は、水平走査期間１Ｈが開始する時刻ｔ０から時刻ｔ１までの期
間（以下、リセット期間Ｔresと称する）と、時刻ｔ７から次のフィールドにおける時刻
水平走査期間が開始される時刻までの発光期間Ｔelでハイレベルとなる。
また、第１制御信号Ｇ１[i]は、時刻ｔ０から時刻ｔ６までの期間においてローレベル
となり、それ以外の期間でハイレベルになる。第１制御信号Ｇ１[i]がハイレベルになる
と、トランジスタＭ３がオン状態に遷移する。
また、第２制御信号Ｇ２[i]は、時刻ｔ０から時刻ｔ４までの期間においてハイレベル
となり、それ以外の期間でローレベルになる。第２制御信号Ｇ２[i]がハイレベルになる
と、トランジスタＭ４がオン状態に遷移する。
さらに、第３制御信号Ｇ３[i]は、時刻ｔ０から時刻ｔ５までの期間においてハイレベ
ルとなり、それ以外の期間でローレベルになる。第３制御信号Ｇ３[i]がハイレベルにな
ると、トランジスタＭ５がオン状態に遷移する。
以下の説明において、リセット期間Ｔresが終了した時刻ｔ０から時刻ｔ６までの期間
を補償期間Ｔvthと称する。
【００３３】
＜Ｂ：電気光学装置の動作＞
次に、図４ないし図７を参照しながら画素回路Ｐの具体的な動作を説明する。以下では
、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、リセット期間Ｔres、補償期間Ｔvth、
および発光期間Ｔelに大別して説明する。
【００３４】
リセット期間Ｔresにおいては、図３に示されるように、走査信号ＧWRT[i]および第１
制御信号Ｇ１[i]がローレベルになる一方、第２制御信号Ｇ２[i]、第３制御信号Ｇ３[i]
、および発光制御信号Ｇel[i]がハイレベルになる。したがって、図４に示されるように
発光制御トランジスタＭ２、トランジスタＭ４およびＭ５はオン状態となる一方、トラン
ジスタＭ３およびＭ６はオフ状態となる。
このとき、駆動トランジスタＭ１のゲート電位ｎｇは基準電位Ｖrefにバイアスされる
ので、発光制御トランジスタＭ２を介して駆動電流Ｉelが流れる。つまり、駆動トランジ
スタＭ１はオン状態となり、ゲート・ソース間電圧が閾値電圧Ｖthを超える。換言すれば
、リセット期間Ｔresにおいて、発光制御トランジスタＭ２は、ゲート・ソース間電圧が
閾値電圧Ｖthを超えるように駆動トランジスタＭ１のソース電位ｎｓを設定する手段とし
て機能する。
【００３５】
この例の補償期間Ｔvthは、書込期間Ｔwrtを含む。時刻ｔ０において補償期間Ｔvthが
開始すると、図３に示されるように、発光制御信号Ｇel[i]がハイレベルからローレベル
に遷移し、走査信号ＧWRT[i]および第１制御信号Ｇ１[i]がローレベルを維持し、第２制
御信号Ｇ２[i]および第３制御信号Ｇ３[i]がハイレベルを維持する。したがって、図５に
示されるようにトランジスタＭ４およびＭ５はオン状態となる一方、発光制御トランジス
タＭ２、トランジスタＭ３およびＭ６はオフ状態となる。
この状態において、駆動トランジスタＭ１を介して電流が第１容量素子Ｃ１の一方の端
子Ｕ１１に流れ込む。これにより、ソース電位ｎｓはＶref−Ｖthに向けて漸近していく
。
次に、書込期間Ｔwrtにおいては、図３に示されるように走査信号ＧWRT[i]がローレベ
ルからハイレベルに遷移し、発光制御信号Ｇel[i]および第１制御信号Ｇ１[i]がローレベ
ルを維持し、第２制御信号Ｇ２[i]および第３制御信号Ｇ３[i]がハイレベルを維持する。
したがって、図６に示されるようにトランジスタＭ４〜Ｍ６はオン状態となる一方、トラ
ンジスタＭ２およびＭ３はオフ状態となる。
このとき、トランジスタＭ６がオン状態となってデータ線１４と第２容量素子Ｃ２の他
方の端子Ｕ２２が接続され、データ電位ＶD[j]が第２容量素子Ｃ２に供給される。この結
果、第２容量素子Ｃ２の両端にはデータ電位ＶD[j]と基準電位Ｖrefの電位差がデータ電
圧として印加される。
【００３６】
なお、書込期間Ｔwrtにおいて接続点Ｚの電位は基準電位Ｖrefに固定されている。した
がって、書込期間Ｔwrtにおいても第１容量素子Ｃ１に電流が流れ込み、駆動トランジス
タＭ１のソース電位ｎｓは「Ｖref−Ｖth」へ漸近していく。つまり、本実施形態では、
データ電位ＶD[j]の書込動作と閾値電圧Ｖthの補償動作が同時に実行される。この結果、
補償動作に長時間を割り当てることができるので、第１容量素子Ｃ１に閾値電圧Ｖthを高
い精度で記憶することが可能となる。
【００３７】
次に、時刻ｔ４に至ると第２制御信号Ｇ２[i]がハイレベルからローベルに遷移する。
すると、図７に示すようにトランジスタＭ４はオフ状態となる。このとき、第１容量素子
Ｃ１には閾値電圧Ｖthと略等しい電圧が保持されている。したがって、駆動トランジスタ
Ｍ１のゲート・ソース間電圧は略閾値電圧Ｖthと等しくなり、駆動トランジスタＭ１の電
流は殆ど流れず、ソース電位ｎｓはほぼ一定となる。
【００３８】
次に、時刻ｔ５に至ると第２制御信号Ｇ３[i]がハイレベルからローベルに遷移する。
すると、トランジスタＭ５がオフ状態となる。このとき、駆動トランジスタＭ１のゲート
はフローティング状態となるがゲートの寄生容量によってゲート電位ｎｇはほぼ基準電位
Ｖrefに維持される。この状態においても、駆動トランジスタＭ１のゲート・ソース間電
圧は閾値電圧Ｖthとほぼ等しくなり、駆動トランジスタＭ１の電流は殆ど流れず、ソース
電位ｎｓはほぼ一定となる。
【００３９】
次に、時刻ｔ６に至ると、第１制御信号Ｇ１[i]がローレベルからハイレベルに遷移す
る。すると、図８のようにトランジスタＭ３がオン状態となる。このとき、駆動トランジ
スタＭ１のゲート・ソース間には、第１容量素子Ｃ１に保持された閾値電圧Ｖthと第２容
量素子Ｃ２に保持されたデータ電圧（ＶD[j]−Ｖref）の和が印加される。より具体的に
は、図３に示されるように、ゲート電位ｎｇが基準電位Ｖrefからデータ電圧ΔＶ（＝ＶD
[j]−Ｖref）だけ上昇する。これにより、駆動トランジスタＭ１がオン状態となるから、
電流が第１容量素子Ｃ１の一方の端子Ｕ１１に流れ込み、ソース電位ｎｓが電源電位ＶEL
に向けて上昇していく。この過程で第１容量素子Ｃ１と第２容量素子Ｃ２はカップリング
容量として作用するから、ソース電位ｎｓとゲート電位ｎｇの電位差（ＶD[j]−Ｖref＋
Ｖth）を維持したままゲート電位ｎｇが上昇していく。
【００４０】
次に、発光期間Ｔelでは、図３に示されるよう発光制御信号ＧEL[i]がローレベルから
ハイレベルに遷移するとともに、第１制御信号Ｇ１[i]がハイレベルを維持する一方、走
査信号ＧWRT[i]、第２制御信号Ｇ２[i]、および第３制御信号Ｇ３[i]がローレベルを維持
する。このため、発光制御トランジスタＭ２およびトランジスタＭ３がオン状態となり、
トランジスタＭ４〜Ｍ６がオフ状態となる。発光期間Ｔelにおいて、駆動トランジスタＭ
１のゲート・ソース間電圧は一定に保たれるので、駆動トランジスタＭ１は電流源として
機能する。
いま、駆動トランジスタＭ１が飽和領域で動作する場合を想定すると、駆動電流Ｉelは
以下の式(１)によって表現される。ただし、「β」は駆動トランジスタＭ１の利得係数で
あり、「Ｖgs」は駆動トランジスタＭ１のゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２
＝（β／２）（ＶD[j]−Ｖref）２      ……(１)
つまり、発光素子１１に供給される駆動電流Ｉelは、データ電位ＶD[j]と基準電位Ｖre
fとの差分値のみによって決定され、駆動トランジスタＭ１の閾値電圧Ｖthには依存しな
い。したがって、画素回路Ｐごとの閾値電圧Ｖthのバラツキに起因した輝度のムラが抑制
される。
【００４１】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４２】
（１）変形例１
以上の実施形態においては、電位線１７を介して基準電位Ｖrefを各画素回路Ｐに供給
したが、基準電位Ｖrefの替わりに電源電位ＶELを用いてもよい。この場合には、図１０
に示すように電源線と駆動トランジスタＭ１のゲートとの間にトランジスタＭ４を設けれ
ばよい。この場合、駆動トランジスタＭ１のゲート電位ｎｇは、図１１に示すように時刻
ｔ０から時刻ｔ６までの期間に電源電位ＶELとなり、時刻ｔ６に至ると電源電位Ｖrefか
らデータ電圧ΔＶ（＝ＶD[j]−Ｖref）だけ上昇する。
このように基準電位Ｖrefとして電源電位ＶELを用いることにより、図１に示す電位線
１７を省略することができる。この結果、不良率を低減すことができ、しかも画素回路Ｐ
のピッチを狭くして高精細な表示が可能となる。
【００４３】
（２）変形例２
上述した実施形態および変形例において、駆動トランジスタＭ１のソースに抵抗を接続
しても良い。図１２に変形例２に係る画素回路Ｐの回路図を示し、図１３にそのタイミン
グチャートを示す。図１２に示すように駆動トランジスタＭ１のソースと接地電位Ｇｎｄ
との間にトランジスタＭ７と抵抗１２が直列に接続されている。トランジスタＭ７のゲー
トは第２制御線１２５に接続されているから、トランジスタＭ７は、図１３に示す時刻ｔ
０から時刻ｔ４までの期間においてオン状態となる。これにより、抵抗１２が負荷抵抗と
して機能するため、駆動トランジスタＭ１は当該期間において抵抗負荷のソースフォロア
として動作する。したがって、駆動トランジスタＭ１のソース電位ｎｓを安定させること
ができる。
一般にソースフォロアの入力出力の関係は、式（２）で与えられる。
Ｖout＝Ｖin−（Ｖth＋α１）……（２）
ここで、Ｖinは入力電圧、Ｖoutは出力電圧、α１はトランジスタの増幅率βおよび負
荷抵抗Ｒ、およびＶinとＶthの差によって定まるが、負荷抵抗Ｒが大きい場合は無視でき
る。よって、時刻ｔ０から時刻ｔ４の期間において、第１容量素子Ｃ１に電流が流れ込み
、ソース電位ｎｓがｎｓ＝ＶEL−（Ｖth＋α１）になるまで上昇する。
【００４４】
（３）変形例３
上述した実施形態および変形例において、駆動トランジスタＭ１のソースに電流負荷を
接続してもよい。図１４に変形例３に係る表示装置Ｄのブロック図を示す。この図に示さ
れるようにＹ方向には各データ線１４と対になる電流線１８が設けられている。各電流線
１８には基準電流源２８より基準電流Ｉrefが供給される。
図１５に画素回路Ｐの構成を示し、図１６にそのタイミングチャートを示す。画素回路
Ｐにおいて、駆動トランジスタＭ１と電流線１８との間にはトランジスタＭ８が介挿され
ている。トランジスタＭ８のゲートは第２制御線１２５に接続されており、トランジスタ
Ｍ８は、図１６に示す時刻ｔ０から時刻ｔ４までの期間においてオン状態となる。これに
より、基準電流源２８が負荷として機能するため、駆動トランジスタＭ１は当該期間にお
いて電流負荷のソースフォロアとして動作する。したがって、駆動トランジスタＭ１のソ
ース電位ｎｓを安定させることができる。
一般に電流源を負荷とするソースフォロアの入力出力の関係は、式（３）で与えられる
。
Ｖout＝Ｖin−（Ｖth＋α２）……（３）
ここで、α２はトランジスタの増幅率βおよび負荷電流で定まる一定値である。時刻ｔ
０から時刻ｔ４の期間において、第１容量素子Ｃ１に電流が流れ込み、ソース電位ｎｓが
ｎｓ＝ＶEL−（Ｖth＋α２）になるまで上昇する。これにより、閾値電圧の補償を安定し
て実行することができる。
【００４５】
（４）変形例４
上述した実施形態の画素回路Ｐの替わりに図１７に示す画素回路Ｐを採用してもよい。
この画素回路Ｐは、第１に、トランジスタＭ４のみを介して接続点Ｚに基準電位Ｖrefを
供給する点で、トランジスタＭ４およびＭ５を介して接続点Ｚに基準電位Ｖrefを供給す
る図２に示す画素回路Ｐと相違する。第２に、トランジスタＭ４およびＭ５を介して駆動
トランジスタＭ１のゲートに基準電位Ｖrefを供給する点で、トランジスタＭ４のみを介
して接続点Ｚに基準電位Ｖrefを供給する図２に示す画素回路Ｐと相違する。但し、駆動
トランジスタＭ１のソース電位ｎｓおよびゲート電位ｎｇの波形は、図３に示す実施形態
の波形と同じになる。したがって、図１７に示す画素回路Ｐを採用しても閾値電圧Ｖthを
正確に補償することができる。
【００４６】
（５）変形例５
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、図２に示
す各トランジスタＭ１〜Ｍ７はｎチャネル型で構成したが、これらを図１８に示すように
ｐチャネル型で構成してもよい。この場合、走査信号ＧWRT[i]、発光制御信号ＧEL[i]、
および第１〜第３制御信号Ｇ１[i]〜Ｇ３[i]として、図３に示す各波形を反転したものを
用いればよい。なお、ＯＬＥＤ素子は発光素子１１の一例に過ぎない。例えば、ＯＬＥＤ
素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な発光
素子を採用することができる。
【００４７】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１９は、
以上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型
のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００
は、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には
、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置
Ｄは電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表
示できる。
【００４８】
図２０に、実施形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携帯電
話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに
表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作することに
よって、電気光学装置Ｄに表示される画面がスクロールされる。
【００４９】
図２１に、実施形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal
Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４０
０１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備える。
電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気
光学装置Ｄに表示される。
【００５０】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１９から図２１に
示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション
装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーショ
ン、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパ
ネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る表示装置の構成を示すブロック図である。
【図２】画素回路の構成を示す回路図である。
【図３】各信号の波形を示すタイミングチャートである。
【図４】リセット期間における画素回路の動作を説明するための回路図である。
【図５】補償期間における画素回路の動作を説明するための回路図である。
【図６】書込期間における画素回路の動作を説明するための回路図である。
【図７】時刻ｔ４における画素回路の動作を説明するための回路図である。
【図８】時刻ｔ６における画素回路の動作を説明するための回路図である。
【図９】発光期間における画素回路の動作を説明するための回路図である。
【図１０】変形例１に係る画素回路の構成を示す回路図である。
【図１１】変形例１に係る画素回路の動作を示すタイミングチャートである。
【図１２】変形例２に係る画素回路の構成を示す回路図である。
【図１３】変形例２に係る画素回路の動作を示すタイミングチャートである。
【図１４】変形例３に係る表示装置のブロック図である。
【図１５】変形例３に係る画素回路の構成を示す回路図である。
【図１６】変形例３に係る画素回路の動作を示すタイミングチャートである。
【図１７】変形例４に係る画素回路の構成を示す回路図である。
【図１８】変形例５に係る画素回路の構成を示す回路図である。
【図１９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２２】従来の画素回路の構成を示す回路図である。
【符号の説明】
【００５２】
Ｄ……電気光学装置、Ｐ……画素回路、１０……画素アレイ部、１１……発光素子、１２
１……走査線、１２３……第１制御線、１２５……第２制御線、１２７……第３制御線、
１２９……発光制御線、１４……データ線、１７……電位線、２２……走査線駆動回路、
２４……データ線駆動回路、２７……電圧生成回路、Ｍ１……駆動トランジスタ、Ｍ２…
…発光制御トランジスタ、Ｍ３〜Ｍ７……トランジスタ、ＧWRT[i]……走査信号、Ｇ１[i
]〜Ｇ３[i]……第１〜第３制御信号、ＧEL[i]……発光制御信号、Ｔres……リセット期間
、Ｔvth……補償期間、Ｔwrt……書込期間、Ｔel……発光期間。
【図１】
2007206590.tif 000003
【図２】
2007206590.tif 000004
【図３】
2007206590.tif 000005
【図４】
2007206590.tif 000006
【図５】
2007206590.tif 000007
【図６】
2007206590.tif 000008
【図７】
2007206590.tif 000009
【図８】
2007206590.tif 000010
【図９】
2007206590.tif 000011
【図１０】
2007206590.tif 000012
【図１１】
2007206590.tif 000013
【図１２】
2007206590.tif 000014
【図１３】
2007206590.tif 000015
【図１４】
2007206590.tif 000016
【図１５】
2007206590.tif 000017
【図１６】
2007206590.tif 000018
【図１７】
2007206590.tif 000019
【図１８】
2007206590.tif 000020
【図１９】
2007206590.tif 000021
【図２０】
2007206590.tif 000022
【図２１】
2007206590.tif 000023
【図２２】
2007206590.tif 000024