(57)【要約】【課題】  線欠陥を生じさせることのない液晶装置の製造方法、液晶装置及び電子機器を提供すること。【解決手段】  下地層３４のうち走査線３３が形成された領域に沿う領域３６をレジストマスクで覆った状態でエッチングするので、下地層３４のうち走査線３３に平面的に重なる領域がエッチングにより削られずに済む。これにより、走査線３３の下側の下地層３４が細くなることは無く、断線等の線欠陥を回避することができる。また、パッド部分３５を形成する際に複数回エッチングする必要はなく、１回のエッチングによって必要なパターンを形成することができるので、製造工程の短縮化を図ることができる。【選択図】  図７
2007065444.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板に液晶を挟持してなり、前記一対の基板のうち一方の基板に２端子型のスイッチング素子と、当該スイッチング素子に電気的に接続された画素電極が設けられた液晶装置であって、
前記一方の基板の表面の画素電極の周辺に形成された下地層と、
前記下地層上で所定方向に延在し、前記スイッチング素子に信号を供給する配線と、を有し、
前記画素電極は、前記配線の延在方向に対向する少なくとも一つの端辺が前記下地層と重ならない領域に配置され、前記配線の延在方向に交差する方向の端辺が前記下地層と重なる領域に配置されることを特徴とする液晶装置。
【請求項２】
前記配線は、当該配線の幅よりも広い前記下地層の上に形成されることを特徴とする請求項１に記載の液晶装置。
【請求項３】
一対の基板に液晶を挟持してなり、前記一対の基板のうち一方の基板に２端子型のスイッチング素子と、当該スイッチング素子に電気的に接続された画素電極が設けられた液晶装置の製造方法であって、
前記一方の基板に下地層を形成する工程と、
前記スイッチング素子に信号を供給する配線を前記下地層上に形成する工程と、
前記下地層のうち少なくとも前記配線が形成された領域に沿った領域を覆うと共に、前記画素電極が設けられる画素領域に開口を有するマスクパターンを形成する工程と、
前記下地層のうち前記開口の形成された領域が除去されるように、前記下地層をエッチングする工程と、
前記下地層をエッチングする工程の後、前記画素電極を形成する工程とを具備し、
前記画素電極は、前記配線の延在方向に対向する少なくとも一つの端辺を前記下地層の開口の内側に配置し、前記配線の延在方向に交差する方向の端辺を前記下地層の前記開口の外縁に重ねて配置することを特徴とする液晶装置の製造方法。
【請求項４】
前記マスクパターンを形成する工程では、前記配線と、前記配線が形成された領域に沿った領域とを共に覆うように前記マスクパターンを形成することを特徴とする請求項３に記載の液晶装置の製造方法。
【請求項５】
請求項１又は請求項２に記載の液晶装置を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置の製造方法及び液晶装置に関する。
【背景技術】
【０００２】
液晶装置は、一対の基板を貼り合わせ、その間に液晶を封入した構成になっている。例えばアクティブマトリクス型の液晶装置においては、一方の基板（アレイ基板）に透明な下地層が形成され、下地層の上に配線や例えばＴＦＤ（Thin Film Diode）等のスイッチング素子が形成され、スイッチング素子に電気的に接続された画素電極が形成された構成になっている（例えば、特許文献１及び特許文献２参照。）。
【０００３】
当該一方の基板においては、画素電極を透過する光の透過率を向上させるため、例えば下地層のうち画素電極が形成される領域を除去した部分（パッド部分）を設ける場合がある。また、当該パッド部分は、画素電極と配線とが接触しないように、画素電極と配線との間にも設けられることがある。パッドを形成する際には、下地層に開口部を設けるようにマスクを形成し、開口部が形成された領域の下地層を複数回エッチングすることによって形成する。  
【特許文献１】特開平８−２７８５１７号公報
【特許文献２】特開平１０−１４２６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９（ａ）は従来のＴＦＤアクティブマトリクス型液晶装置におけるＴＦＤアレイ基板１０４の構成を示す平面図であり、図９（ｂ）は図９（ａ）のＣ−Ｃ断面図である。同図に示すＴＦＤアレイ基板１０４は、ガラス等からなる基材１０４ａ上に酸化タンタル（Ｔａ２Ｏ５）等で形成された透明な絶縁層である下地層１３４が形成されており、例えばＩＴＯ（Indium Tin Oxide）からなる画素電極１３１と、ＴＦＤ素子１３２と、走査線１３３とが設けられた構成になっている。下地層１３４にはパッド部分１３５が設けられている。パッド部分１３５は、画素電極１３１に平面的に重なる部分１３５ａと、走査線１３３の両側に当該走査線１３３に沿って設けられる部分１３５ｂとがある。
【０００５】
従来、ガラス上にＩＴＯを直接形成すると密着性が悪くなると考えられていたため、図９（ａ）及び図９（ｂ）に示すように、画素電極１３１の周縁部に下地層１３４を残し、画素電極１３１と下地層１３４とを密着させる構成を採用していた。このような構成においては、画素電極１３１と走査線１３３との間に下地層１３４を残す必要があったため、パッド部分１３５ａとパッド部分１３５ｂとを別個に形成していた。
【０００６】
また、ＴＦＤアレイ基板１０４の隣接する画素間の間隔ｔ１は約４μｍ程度になっている。このため、パッド部分１３５を形成する際には、例えばパッド部分１３５ａ及びパッド部分１３５ｂを形成する領域に開口部を有するようなマスクパターンであっても容易に形成することができ、当該マスクで基板を覆った状態でドライエッチングすることが可能であった。
【０００７】
これに対して近年、液晶装置の小型化・高解像度化が進み、画素間の間隔を狭くする必要が出てきた。図１０（ａ）は従来の別の液晶装置におけるＴＦＤアレイ基板２０４の構成を示す平面図であり、図１０（ｂ）は図１０（ａ）のＤ−Ｄ断面図である。同図に示すＴＦＤアレイ基板２０４は、ガラス等からなる基材２０４ａ上に酸化タンタル（Ｔａ２Ｏ５）等で形成された透明な絶縁層である下地層２３４が形成されており、画素電極２３１と、ＴＦＤ素子２３２と走査線２３３とが設けられた構成になっている。下地層２３４にはパッド部分２３５が設けられている。
【０００８】
ＴＦＤアレイ基板２０４の隣接する画素間の間隔ｔ２は、約２μｍ程度になっている。この間隔ｔ２に図９（ａ）又は図９（ｂ）のように開口部を２箇所形成するには、極めて微細なパターンを形成する必要があり、技術的に極めて困難であった。そこで、画素電極２３１を形成する領域にのみマスクを形成し、走査線２３３の両側については走査線２３３自身をマスクとしてドライエッチングをする手法が考えられた。
【０００９】
しかしながら、走査線２３３自身をマスクとする手法では、図１０（ｂ）に示すように、ドライエッチングの際にエッチングガスが走査線２３３の下側の領域に回り込み、当該走査線２３３を支える下地層２３４を侵食するという問題が発生した。このため、走査線２３３を支える下地層２３４が当該走査線２３３より細くなり、走査線２３３が断線したり等の線欠陥が生じていた。  
以上のような事情に鑑み、本発明の目的は、画素電極と配線とが接触することなく、線欠陥を生じさせることのない液晶装置の製造方法、液晶装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係る液晶装置は、一対の基板に液晶を挟持してなり、前記一対の基板のうち一方の基板に２端子型のスイッチング素子と、当該スイッチング素子に電気的に接続された画素電極が設けられた液晶装置であって、前記一方の基板の表面の画素電極の周辺に形成された下地層と、前記下地層上で所定方向に延在し、前記スイッチング素子に信号を供給する配線と、を有し、前記画素電極は、前記配線の延在方向に対向する少なくとも一つの端辺が前記下地層と重ならない領域に配置され、前記配線の延在方向に交差する方向の端辺が前記下地層と重なる領域に配置されることを特徴とする。
【００１１】
本発明によれば、画素電極の端辺のうち、配線の延在方向に交差する方向の端辺、すなわち、配線に隣接する端辺を、下地層に重ならない領域に配置することにより、画素電極間を狭くしつつも、画素電極と配線とが接触するのを防ぐことができるので、画素電極と配線とが接触することを防ぐことができる。これにより、線欠陥を生じさせるのを防ぐことができる。また、配線の延在方向に対向する端辺においては、画素電極間のスペースに余裕があるため、下地層の上に当該配線の延在方向に対向する端辺を重ねることにより、密着性を確保することができるという利点もある。
【００１２】
また、前記配線は、当該配線の幅よりも広い前記下地層の上に形成されることが好ましい。  
本発明によれば、配線の幅よりも広い下地層が土台のように配線を支えることになるため、配線が断線するなどの線欠陥が生じにくくなる。
【００１３】
本発明に係る液晶装置の製造方法は、一対の基板に液晶を挟持してなり、前記一対の基板のうち一方の基板に２端子型のスイッチング素子と、当該スイッチング素子に電気的に接続された画素電極が設けられた液晶装置の製造方法であって、前記一方の基板に下地層を形成する工程と、前記スイッチング素子に信号を供給する配線を前記下地層上に形成する工程と、前記下地層のうち少なくとも前記配線が形成された領域に沿った領域を覆うと共に、前記画素電極が設けられる画素領域に開口を有するマスクパターンを形成する工程と、前記下地層のうち前記開口の形成された領域が除去されるように、前記下地層をエッチングする工程と、前記下地層をエッチングする工程の後、前記画素電極を形成する工程とを具備し、前記画素電極は、前記配線の延在方向に対向する少なくとも一つの端辺を前記下地層の開口の内側に配置し、前記配線の延在方向に交差する方向の端辺を前記下地層の前記開口の外縁に重ねて配置することを特徴とする。
【００１４】
本発明によれば、下地層のうち開口の形成された領域が除去されるように下地層をエッチングするので、配線に平面的に重なる領域の下地層がエッチングによって削られずに済む。これにより、配線を支える下地層が当該配線より細くなることは無く、断線等の線欠陥を回避することができる。また、従来のように複数回エッチングする必要はなく、１回のエッチングによって必要なパターンを形成することができるので、製造工程の短縮化を図ることができる。
【００１５】
また、配線の延在方向に交差する方向の端辺を下地層の前記開口の外縁に重ねて配置するので、画素電極間を狭くしつつも、画素電極と配線とが接触するのを防ぐことができるので、画素電極と配線とが接触することを防ぐことができる。これにより、線欠陥を生じさせるのを防ぐことができる。配線の延在方向に対向する少なくとも一つの端辺を下地層の開口の内側に配置するので、密着性を確保することができるという利点もある。
【００１６】
また、前記マスクパターンを形成する工程では、前記配線と、前記配線が形成された領域に沿った領域とを共に覆うように前記マスクパターンを形成することが好ましい。  
本発明によれば、配線と、当該配線が形成された領域に沿った領域とを共に覆うようにマスクパターンを形成するので、パターニングが微細になり過ぎずに済む。これにより、アライメントの際のマージンを形成することができ、マスクパターン形成の工程を容易にすることができる。
【００１７】
本発明に係る電子機器は、上記の液晶装置を搭載したことを特徴とする。  
本発明によれば、動作不良の無い液晶装置を搭載したので、快適な表示を実現可能な電子機器を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づき説明する。以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。  
（液晶装置）  
図１は、本実施形態に係る液晶装置１の全体構成を示す平面図である。  
液晶装置１は、スイッチング素子として例えばＴＦＤを用いたアクティブマトリクス型であり、液晶パネル２と、バックライト３とを主体として構成されている。  
液晶パネル２は、ＴＦＤアレイ基板４とカラーフィルタ基板５とがシール材７によって貼り合わされ、このシール材７によって区画された領域内に液晶６が封入された構成になっている。シール材７は液晶注入口７ａを有しており、当該液晶注入口７ａは封止材７ｂにより封止されている。
【００１９】
シール材７の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）８が形成されている。周辺見切り８の内側の領域は、画像や動画等を表示する表示領域９になっている。表示領域９には、複数のドット領域１０がマトリクス状に設けられている。なお、それぞれのドット領域１０の図中Ｘ方向の間隔ｔは、約２μｍになっている。
【００２０】
ＴＦＤアレイ基板４の周縁部は、カラーフィルタ基板５から張り出した張出領域になっている。この張出領域のうち図中左辺側及び右辺側には、走査信号を生成する走査線駆動回路１１が形成されている。図中上辺側には、左右の走査線駆動回路１１の間を接続する配線１３が引き回されている。図中下辺側には、信号線への電気信号を生成する信号線駆動回路１２と、外部の回路等に接続するための接続端子１４とが形成されている。
【００２１】
走査線駆動回路１１と接続端子１４との間の領域には、両者を接続する配線１５が形成されている。カラーフィルタ基板５の各角部には、ＴＦＤアレイ基板４とカラーフィルタ基板５との間で電気的に接続するための基板間導通材（図示しない）が設けられている。当該基板間導通材と接続端子１４とは、配線１８によって接続されている。
【００２２】
図２は、カラーフィルタ基板５の構成を示す平面図である。  
同図に示すように、カラーフィルタ基板５は、例えばガラスやプラスチック等により形成された矩形の基材５ａを主体として構成されている。当該基材５ａ上には、ドット領域１０を囲むように遮光層２１が設けられている。
【００２３】
ドット領域１０（遮光層２１で囲まれた領域）には、赤色層２２Ｒ、緑色層２２Ｇ及び青色層２２Ｂを有するカラーフィルタ層２２層が設けられている。また、遮光層２１、カラーフィルタ層２２を覆うように平坦化膜（図示せず）が形成されている。平坦化膜は、例えば透明な樹脂等で形成されている。平坦化膜の上には配向膜（図示せず）が形成されている。
【００２４】
平坦化膜の上には信号線２３が複数形成されている。各信号線２３は、例えばＩＴＯ（Indium Tin Oxide）等の透明な導電材料によって形成されている。この信号線２３は、カラーフィルタ層２２を１列ずつ覆っている。信号線２３上には配向膜が形成されている。配向膜は、例えばポリイミド等から形成されており、表面がラビング処理された水平配向膜である。
【００２５】
図３は、ＴＦＤアレイ基板４の構成を示す平面図である。  
同図に示すように、ＴＦＤアレイ基板４は、カラーフィルタ基板５と同様に例えばガラスや石英等の材料により形成された矩形の基材４ａを主体として構成されている。基材４ａ上には、例えば酸化タンタル（Ｔａ２Ｏ５）等で形成された透明な絶縁層である下地層３４が形成されている。また、ドット領域１０内には、画素電極３１と、ＴＦＤ素子３２が設けられており、ドット領域１０の間の領域（ドット間領域）１９ａには、走査線（配線）３３が設けられている。また、ドット間領域１９ｂは、走査線が設けられない領域になっている。
【００２６】
下地層３４は、図３の白地で示した領域、例えば走査線３３の延在方向に沿った領域３６や、ドット間領域１９ｂ、ＴＦＤ素子３２が設けられる領域等に形成されている。なお、当該走査線３３の延在方向に沿った領域３６は画素電極３１と走査線３３との間の領域である。
【００２７】
図３の斜線部分３５は、下地層３４が除去されたパッド部分である。パッド部分３５では、基材４ａが下地層３４で覆われていない状態になっている。パッド部分３５は、例えば各ドット領域１０内に１箇所ずつ設けられている。パッド部分３５の大部分は画素電極３１に平面的に重なるように設けられている。
【００２８】
画素電極３１は、例えばＩＴＯ等の透明な導電材料によって形成されている。画素電極３１とパッド部分３５とを平面的にほぼ重なるように配置することで、画素電極３１を透過する光が下地層３４により吸収されるのを回避することができ、その分高効率で光を利用できるようになっている。また、画素電極３１の各辺のうち、走査線３３の延在方向（図中Ｙ方向）に対向する端辺３１ａは下地層３４に重ならない領域に配置されており、走査線３３の延在方向に交差する方向（図中Ｘ方向）の端辺３１ｂは下地層３４に重なる領域に配置されている。なお、本実施形態では、画素電極３１の端辺３１ｂが下地層３４に重なるように形成されているが、当該端辺３１ｂが下地層３４に重ならないように形成されていても構わない。
【００２９】
ＴＦＤ素子３２は、画素電極３１に走査信号を選択して供給する２端子型のスイッチング素子である。走査線３３は、例えばクロムやアルミニウム等の金属によって形成されており、図１に示す走査線駆動回路１１に接続されている。画素電極３１はＴＦＤ素子の一端子側に接続されており、走査線３３はＴＦＤ素子３２の他端子側に接続されている。
【００３０】
図４（ａ）は、図３のＡ−Ａ断面に沿った構成を示す図である。  
同図に示すように、ドット間領域１９ａでは、基材４ａ上に下地層３４が形成されており、下地層３４上に走査線３３が形成されている。下地層３４は、走査線３３が形成される領域３７だけでなく、当該走査線３３の延在方向に沿った領域３６にも設けられている。下地層３４は、この領域３６にも設けられている分、走査線３３に比べて幅（Ｘ方向の長さ）が広くなっている。また、パッド部分３５では、画素電極３１が基材４ａ上に直接設けられている。
【００３１】
画素電極３１と走査線３３とは、所定の間隔ｓ１をおいて設けられており、画素電極３１と走査線３３とが接触するのを防ぐようになっている。なお、画素電極３１は、下地層３４の側面３４ａの位置までそれぞれ図４の中央側に広げて設ける、すなわち、パッド部分３５のＸ方向にいっぱいに設けることも可能である（図中一点鎖線で示す）。下地層３４は走査線３３に比べて幅が広くなっているので、このような場合であっても、幅が広くなっている分画素電極３１と走査線３３との間に間隔ｓ２を設けることができるようになっている。
【００３２】
また、ＴＦＤアレイ基板４には、表示領域９に設けられた画素電極３１、ＴＦＤ素子３２及び走査線３３等を覆うように配向膜（図示せず）が形成されている。この配向膜は、カラーフィルタ基板５に設けられた配向膜と同様、例えばポリイミド等から形成されており、表面がラビング処理された水平配向膜である。
【００３３】
図４（ｂ）は、図３のＢ−Ｂ断面に沿った構成を示す図である。  
同図に示すように、ドット間領域１９ｂでは、基材４ａ上に下地層３４が形成されており、下地層３４上には走査線３３が形成されていない。また、下地層３４の領域３４ｃでは、画素電極３１の一部、すなわち、走査線３３の延在方向に交差する方向（図中Ｘ方向）の端辺３１ｂを含む部分が下地層３４に重なる領域に配置されている。
【００３４】
（液晶装置の製造方法）  
次に、上記のように構成された液晶装置１を製造する工程について説明する。当該製造工程では、ＴＦＤ素子３２が形成されるＴＦＤアレイ側マザー基板とカラーフィルタ層２２が形成されるカラーフィルタ側マザー基板とを別個に形成し、形成した両マザー基板を貼り合わせ、貼り合わせた各マザー基板の間に液晶を注入することによって液晶パネル２を製造する、いわゆる多面取りと呼ばれる手法を例に挙げて説明する。以下、各工程について順に説明する。
【００３５】
まず、ＴＦＤアレイ側マザー基板１００の製造工程を説明する。  
図５に示すように、大判の基材の全面に、例えばＴａ２Ｏ５からなる下地層３４を形成し、当該下地層３４上にＴＦＤ素子３２、走査線３３を形成する。具体的に説明すると、ＴＦＤ素子３２及び走査線３３を形成する際には、例えばタンタルによってＴＦＤ素子３２及び走査線３３のパターンを形成し、当該タンタルのパターンを陽極酸化し、陽極酸化されたタンタルのパターン上にスパッタリング等の手法によってクロムのパターンを形成する。クロムのパターンを例えばフォトエッチングすると、ＴＦＤ素子３２及び走査線３３が形成される。
【００３６】
次に、下地層３４にパッド部分３５を形成する。パッド部分３５を形成する際には、まず、図６に示すように、下地層３４にレジストマスク４０を形成する。レジストマスク４０は、下地層３４のうち走査線３３が形成された領域に沿う領域３６を覆うと共に、画素電極３１を形成する領域に開口部４１が設けられるように形成する。また、当該レジストマスク４０は、走査線３３と、当該走査線３３が形成された領域に沿う領域３６とを共に覆うように形成する。次に、レジストマスク４０で覆われた状態で、下地層３４を例えばフッ化水素等のエッチャントを用いてドライエッチングする。そうすると、図７に示すように、下地層３４のうち開口部４１が設けられている部分が除去され、パッド部分３５が形成される。
【００３７】
次に、パッド部分３５が形成された領域にＩＴＯ等の透明な導電材料を用いて画素電極３１をパターン形成する。画素電極３１を形成したら、ＴＦＤアレイ側マザー基板１００の表面を覆うように配向膜を形成し、当該配向膜上にシール材７を形成する。このように、ＴＦＤアレイ側マザー基板１００が形成される。
【００３８】
一方、カラーフィルタ基板５となるカラーフィルタ側マザー基板については、ＴＦＤアレイ側マザー基板１００の場合と同様ガラスやプラスチック等の透光性材料からなる大判の基材に、例えばインクジェット法等の手法によってカラーフィルタ層２２を形成し、ＩＴＯ等の透明な導電材料によって信号線２３を形成し、当該カラーフィルタ側マザー基板の表面に配向膜を形成する。
【００３９】
次に、ＴＦＤアレイ側マザー基板１００とカラーフィルタ側マザー基板とを近接させ、両基板を貼り合わせて大判パネルを形成する。ＴＦＤアレイ側マザー基板１００とカラーフィルタ側マザー基板とを貼り合わせた後、当該大判パネルにスクライブ線を形成し、当該スクライブ線に沿って大判パネルを切断し、シール材７の液晶注入口７ａから液晶６を注入する。液晶６を注入後、封止材７ｂにより液晶注入口７ａを封止し、再度スクライブを行って各液晶パネルに分離する。その後、液晶パネル液晶パネルの洗浄を行い、各液晶パネルの外側表面に偏光板を貼着し、各液晶パネルに駆動ドライバ等を実装して、液晶装置１が完成する。
【００４０】
本実施形態によれば、下地層３４のうち走査線３３が形成された領域に沿う領域３６をレジストマスク４０で覆った状態でエッチングするので、下地層３４のうち走査線３３に平面的に重なる領域３７がエッチングにより削られずに済む。これにより、走査線３３を支える下地層３４が細くなることは無く、断線等の線欠陥を回避することができる。また、パッド部分３５を形成する際に複数回エッチングする必要はなく、１回のエッチングによって必要なパターンを形成することができるので、製造工程の短縮化を図ることができる。
【００４１】
また、画素電極３１の端辺３１ａを、下地層３４に重ならない領域に配置することにより、ドット間領域１９ａを狭くしつつも、画素電極３１と走査線３３との間に間隔を設けることができるので、当該画素電極３１と走査線３３とが接触するのを確実に防ぐことができる。これにより、線欠陥を生じさせることがない。また、ドット間領域１９ｂについては、画素電極３１間のスペースに余裕があるため、端辺１９ｂを下地層３４の上にを重ねることにより、密着性を確保することができるという利点もある。
【００４２】
さらに、液晶装置１は、走査線３３を支える下地層３４が当該走査線３３より細くなることは無く、断線等の線欠陥を回避することができるような製造方法により製造されている。このため、動作不良の無い液晶装置１を得ることができる。
【００４３】
（電子機器）
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。  
図８は、携帯電話３００の全体構成を示す斜視図である。  
携帯電話３００は、筺体３０１、複数の操作ボタンが設けられた操作部３０２、画像や動画、文字等を表示する表示部３０３を有する。表示部３０３には、本実施形態に係る液晶装置１が搭載されている。  
このように、動作不良の無い液晶装置１が搭載されているので、快適な表示を実現可能な電子機器を得ることができる。
【００４４】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができるものである。  
例えば、上記実施形態では、パッド部分３５を形成する際のマスクについて、走査線３３と、当該走査線３３に沿った領域３６とを共に覆う構成であるとして説明したが、これに限られることは無く、領域３６のみを覆う構成であっても勿論構わない。  
また、上記実施形態では、パッド部分３５を形成する際のマスクの材料としてレジストマスクを用いて説明したが、これに限られることは無く、エッチングガスをマスクすることができる材料であればその材料を用いても構わない。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る液晶装置の構成を示す平面図。
【図２】液晶装置のカラーフィルタ基板の構成を示す平面図。
【図３】液晶装置のＴＦＤアレイ基板の構成を示す平面図。
【図４】ＴＦＤアレイ基板の構成を示す断面図。
【図５】液晶装置の製造工程を示す図。
【図６】同、工程図。
【図７】同、工程図。
【図８】本発明に係る電子機器の構成を示す斜視図。
【図９】従来の液晶装置の構成を示す平面図。
【図１０】従来の液晶装置の他の構成を示す平面図。
【符号の説明】
【００４６】
１…液晶装置  ４…ＴＦＤアレイ基板  ３１…画素電極  ３２…ＴＦＤ素子  ３３…走査線  ３４…下地層  ３５…パッド部分  ３６…領域  ４０…レジストマスク  ４１…開口部  ３００…携帯電話
【図１】
2007065444.tif 000003
【図２】
2007065444.tif 000004
【図３】
2007065444.tif 000005
【図４】
2007065444.tif 000006
【図５】
2007065444.tif 000007
【図６】
2007065444.tif 000008
【図７】
2007065444.tif 000009
【図８】
2007065444.tif 000010
【図９】
2007065444.tif 000011
【図１０】
2007065444.tif 000012