(57)【要約】【課題】配線幅の設計上の最小値などの限界に関わらず、簡易な構成で全ての表示素子における表示輝度のばらつきを解消または抑制することができる表示装置を提供する。【解決手段】本表示装置の表示パネルは、互いに直交する複数の走査電極ＳＬ１〜ＳＬ４およびデータ電極ＤＬ１〜ＤＬ４と、それらの交差点近傍にマトリクス状に配置された有機ＥＬ素子とを含む。上記走査電極はコンタクト部１０５を介して走査電極配線１０２ａ〜１０２ｄにより、また上記データ電極はデータ電極配線１０３ａ〜１０３ｄにより、それぞれ対応する駆動回路に接続される。ここで走査電極配線１０２ａ，１０２ｂは、コンタクト部１０５を設けるために生じたデータ電極配線１０３ａ左側近傍の空き領域に、冗長な配線長を有するように引き回される。この簡易な構成で、走査電極配線の配線抵抗値を略同一にすることにより上記表示輝度のばらつきを解消または抑制することができる。【選択図】図２
2007072033.tif 000002
【特許請求の範囲】
【請求項１】
所定の方向へ延びる互いに平行な複数の電極である走査電極、前記走査電極と直交する方向へ延びる互いに平行な複数の電極であるデータ電極、前記走査電極およびデータ電極の交差点にそれぞれ対応してマトリクス状に複数が配置されて複数の画素を形成する電気光学素子、前記走査電極を所定の期間ずつ選択的に接地する走査電極駆動手段と前記走査電極とを接続する走査電極配線、および前記電気光学素子に流されるべき電流を供給する電源からの電流を前記データ電極に選択的に流すデータ電極駆動手段と前記データ電極とを接続するデータ電極配線を備える表示装置であって、
前記走査電極配線は、それぞれ略同一の抵抗値を有するように所定幅以上の配線幅および配線長を有しており、前記走査電極配線のうち前記所定幅または前記所定幅近傍の幅を有する１つ以上の走査電極配線は、冗長な配線長を有することを特徴とする、表示装置。
【請求項２】
前記冗長な配線長を有する走査電極配線は、当該走査電極配線と当該走査電極配線に最も近い前記データ電極との間の所定の領域内で屈曲するように配置されることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記走査電極配線は、そのシート抵抗値が０．２Ω／□以上であることを特徴とする、請求項１または請求項２に記載の表示装置。
【請求項４】
前記所定幅は、前記走査電極配線を形成するための設計上の最小幅であることを特徴とする、請求項１から請求項３までのいずれか１項に記載の表示装置。
【請求項５】
前記所定幅は、１０μｍであることを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記電気光学素子は、有機エレクトロルミネッセンス素子であることを特徴とする、請求項１から請求項５までのいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子に流される電流量によって発光が制御される表示素子を含む表示装置に関する。
【背景技術】
【０００２】
従来より、素子に流される電流量に応じてその発光量が制御される素子、例えば、無機ＥＬ（Electro Luminescence）素子や有機ＥＬ素子等に代表されるＬＥＤ（Light Emitting Diode）を電気光学素子として利用した表示素子がある。ここで、本明細書において、電気光学素子とは、上記有機ＥＬ素子等の他、ＦＥＤ（Field Emission Display）、電荷駆動素子、液晶、Ｅインク（Electronic Ink）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。なお、以下では電気光学素子として有機ＥＬ素子を例示するが、電流量に応じて発光量が制御される発光素子であれば同様の説明が可能である。
【０００３】
この有機ＥＬ素子を使用したディスプレイは、低電圧・低消費電力で発光可能であり、またバックライトが不要であるので、液晶ディスプレイよりも薄型とすることができ、近年では特に携帯機器への応用が注目されている。この有機ＥＬ素子の駆動方法としては、単純マトリクス方式とアクティブマトリクス方式とが知られているが、アクティブマトリクス方式は各画素回路内に使用される薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と略する）の閾値や電流ばらつきを適宜に制御することが難しく、また単純マトリクス方式に比べて製造プロセスが複雑で歩留まりが悪いため、量産には多くの課題がある。そこで、製造プロセスがシンプルで製造コストを安くすることができる単純マトリクス方式が採用されることも多く、この単純マトリクス方式を使用した携帯電話の表示装置や車載用表示装置などが数多く量産されている。
【０００４】
また、この有機ＥＬ素子の制御方法は、当該有機ＥＬ素子に流される電流を与える電源の形態によって、定電圧源を使用した定電圧型制御方式と、定電流源を使用した定電流型制御方式とに大別される。
【０００５】
定電圧型制御方式は、定電流型制御方式に比べて、電源の回路構成が簡単であるので、製造コストを抑えることができる。しかし、定電圧型制御方式では、電源電圧が一定であることから、配線抵抗等のばらつきにより有機ＥＬ素子に流れる電流がばらつく。そして、発光輝度と発光時に流れる電流とは比例関係にあることが知られており、このことから有機ＥＬ素子の発光輝度にばらつき（むら）が生じる。
【０００６】
これに対して、定電流型制御方式では、配線抵抗等とは無関係に、有機ＥＬ素子に一定の電流が流れるよう制御される。そのため、流れる電流のばらつきによる上記のような発光輝度のばらつきは生じない。もっとも、定電流型制御方式では、寄生容量や配線抵抗などに応じて有機ＥＬ素子に加わる電圧のパルス信号に波形なまりが生じる。有機ＥＬ素子の輝度はこの波形なまりに応じて変化するため、配線抵抗等にばらつきがあるとこの輝度変化にもばらつきが生じる。その結果、定電圧型制御方式におけるような有機ＥＬ素子の発光輝度のばらつきは生じないが、有機ＥＬ素子の発光輝度の変化にはばらつき（むら）が生じる。
【０００７】
ここで定電流型制御方式は、有機ＥＬ素子の表示寿命を延ばすことができるとともに、発光輝度と発光時に流れる電流とが比例関係にあることから、発光輝度の高い安定性が要求されるディスプレイや、自然画を表示するような階調の再現性が厳密に要求されるディスプレイに広く採用されており、優れた効果を発揮する。
【０００８】
これに対して、静的な２値（階調）表示を行う簡易型のディスプレイ、例えば時計や携帯型音楽プレーヤーのタイトル曲表示などに使用されるディスプレイには、複雑な回路構成が必要となる定電流制御方式のディスプレイに代えて、製造コストがより低い定電圧制御方式を採用することもできる。
【０００９】
ところで、単純マトリクス方式のディスプレイでは、定電流制御方式および定電圧制御方式のいずれが採用される場合であっても、配線抵抗ができるだけ０［Ω］に近くなるよう構成されている。このように構成すれば、配線抵抗による電圧降下が０に近くなることにより、定電流制御方式では電源の電圧（または駆動用ＩＣの電圧降下が差し引かれた電圧）に近い電圧を有機ＥＬ素子に印加することができる。また、定電圧制御方式では有機ＥＬ素子に印加される電圧を大きくすることによりその発光輝度を高くすることができるほか、配線毎の配線抵抗値のばらつきによる電圧降下量のばらつきを抑え、各有機ＥＬ素子にかかる電圧のばらつき、すなわち輝度のばらつきを抑えることができる。
【００１０】
例えば従来より、電源から離れるほど上記配線の幅を広くした表示装置用基板（表示パネル）がある（特許文献１を参照）。このように配線の幅を広くすることにより配線抵抗を下げることができるので、結果的に各配線抵抗がほぼ等しくなり、各表示素子にかかる電圧のばらつき、すなわち輝度のばらつきが抑えられる。また、輝度のばらつきを抑えるための他の構成としては、従来より走査線またはデータ線を交互に異なる方向へ引き出す構成とした表示装置などがある（特許文献２を参照）。
【特許文献１】特開２００４−２４６３３０号公報
【特許文献２】特開２００２−２９９０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、前述のように簡易型のディスプレイには、製造コストが低い定電圧制御方式を採用することが好ましいが、この定電圧型制御方式は定電流型制御方式に比べて輝度のばらつきを抑えることが難しい。なお、定電流型制御方式においても配線抵抗等による輝度変化のばらつきが生じることについては前述したとおりである。
【００１２】
この点、前述した特許文献１に示される従来の表示装置のように、電源から離れるほど配線の幅を広くすることにより配線抵抗を下げれば、結果的に各配線抵抗がほぼ等しくなるので上記輝度のばらつきを抑えることができる。
【００１３】
しかし、上記従来の表示装置は、発光素子が配置される領域周囲の配線が施される領域（額縁領域と呼ばれる）の実際の大きさに限界がある点、および配線幅の最小値には製造上の技術的制約による限界がある点を考慮していない。したがって、上記従来の表示装置は、実際には一部の配線の抵抗値を他の配線の抵抗値と同一にすることができず、そのため部分的に輝度のばらつきが生じる。
【００１４】
なお、ここでは電気光学素子としての有機ＥＬ素子を例示して説明しているが、有機ＥＬ素子に限らず、素子に流れる電流量に応じてその発光量が制御される発光素子には同様の問題点がある。
【００１５】
そこで本発明は、上記限界に関わらず、簡易な構成で全ての表示素子における表示輝度のばらつきを解消または抑制することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
第１の発明は、所定の方向へ延びる互いに平行な複数の電極である走査電極、前記走査電極と直交する方向へ延びる互いに平行な複数の電極であるデータ電極、前記走査電極およびデータ電極の交差点にそれぞれ対応してマトリクス状に複数が配置されて複数の画素を形成する電気光学素子、前記走査電極を所定の期間ずつ選択的に接地する走査電極駆動手段と前記走査電極とを接続する走査電極配線、および前記電気光学素子に流されるべき電流を供給する電源からの電流を前記データ電極に選択的に流すデータ電極駆動手段と前記データ電極とを接続するデータ電極配線を備える表示装置であって、
前記走査電極配線は、それぞれ略同一の抵抗値を有するように所定幅以上の配線幅および配線長を有しており、前記走査電極配線のうち前記所定幅または前記所定幅近傍の幅を有する１つ以上の走査電極配線は、冗長な配線長を有することを特徴とする。
【００１７】
第２の発明は、第１の発明において、
前記冗長な配線長を有する走査電極配線は、当該走査電極配線と当該走査電極配線に最も近い前記データ電極との間の所定の領域内で屈曲するように配置されることを特徴とする。
【００１８】
第３の発明は、第１または第２の発明において、
前記走査電極配線は、そのシート抵抗値が０．２Ω／□以上であることを特徴とする。
【００１９】
第４の発明は、第１から第３までのいずれか１つの発明において、
前記所定幅は、前記走査電極配線を形成するための設計上の最小幅であることを特徴とする。
【００２０】
第５の発明は、第４の発明において、
前記所定幅は、１０μｍであることを特徴とする。
【００２１】
第６の発明は、第１から第５までのいずれか１つの発明において、
前記電気光学素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【発明の効果】
【００２２】
上記第１の発明によれば、例えば額縁領域の大きさや配線幅の設計上の最小値などの限界（制約条件）により走査電極配線それぞれの抵抗値を略同一にすることができない場合などであっても、走査電極配線のうち所定幅または所定幅近傍の幅を有する１つ以上の走査電極配線が冗長な配線長を有するように構成する（典型的には引き回す）ことにより、簡易な構成で、走査電極配線それぞれの抵抗値を略同一にすることができるので、全ての表示素子における表示輝度のばらつきを解消または抑制することができる。
【００２３】
上記第２の発明によれば、冗長な配線長を有する走査電極配線を最も近いデータ電極との間の所定の領域内で屈曲するように配置することにより、従来では配線に使用されていなかった空き領域を有効に利用することができ、またこの屈曲した配線により当該領域と他の配線領域との高さが或る程度等しくなるため当該領域における封止剤等による接着性を高めることができる。
【００２４】
上記第３の発明によれば、走査電極配線のシート抵抗値を０．２［Ω／□］以上とすることにより、非常に高価な金属を素材として使用したり、厳しいプロセス条件を満たす必要が無くなるため、製造コストを安価に抑えることができる。
【００２５】
上記第４の発明によれば、前述した所定幅を走査電極配線を形成するための設計上の最小幅とすることにより、走査電極配線を形成するためのエッチング精度等の要因により、形成された走査電極配線の幅が所望の値とは著しく異なる値となったり、走査電極配線に断線が生じる可能性を回避することができる。
【００２６】
上記第５の発明によれば、上記所定幅を１０［μｍ］とすることにより、この幅を一般的な走査電極配線を形成するための設計上の最小幅とし、走査電極配線の幅が所望の値とは著しく異なる値となったり、走査電極配線に断線が生じる可能性を回避することができる。
【００２７】
上記第６の発明によれば、代表的な電気光学素子である有機エレクトロルミネッセンス素子が使用されることにより、容易に高品質な表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の一実施形態につき添付図面を参照して説明する。
【００２９】
＜１．  表示装置の構成＞
＜１．１  全体的な構成＞
図１は、本発明の一実施形態に係る表示装置の全体的な構成を簡略に示す図である。図１に示されるように、この表示装置は、単純マトリクス方式の表示装置であって、マトリクス状に配置された複数の有機ＥＬ素子を含む表示パネル１００と、これらの有機ＥＬ素子に対して選択的に電流を流すための複数のスイッチ回路を含む走査電極駆動回路（コモンドライバ回路またはロウドライバ回路とも言う）２００およびデータ電極駆動回路（セグメントドライバ回路またはカラムドライバ回路とも言う）３００と、上記電流を供給する定電圧電源４００とを備える。
【００３０】
定電圧電源４００は、駆動すべき負荷にかかわらず定められた直流の電源電圧Ｖｄｄ（例えば１２［Ｖ］）を出力する。よって、本表示装置は、前述した定電圧型制御方式を採用しており、定電流型制御方式に比べて電源の回路構成が簡単であるため、製造コストを抑えることができる。
【００３１】
表示パネル１００は、互いに平行な４本の走査電極（カソード電極線）ＳＬ１〜ＳＬ４と、これらに直交する互いに平行な４本のデータ電極（アノード電極線）ＤＬ１〜ＤＬ４と、これらの交差点近傍に配置される有機ＥＬ素子１０を含む複数の有機ＥＬ素子とを含む。なお、ここでは説明の便宜のために走査電極およびデータ電極の数はそれぞれ４本としたが、実際ではさらに数が多く、例えば走査電極は６４本であり、データ電極は９６本である。
【００３２】
この表示パネル１００は多層構造を有しており、例えばガラス基板上にまず上記データ電極となるべきＩＴＯ層が形成され、その上にα−ＮＰＤ等からなる正孔輸送層が形成され、さらにその上に周知の有機発光素材からなる発光層が形成され、さらにその上に周知の陽極バッファ層や電子輸送層、走査電極となる陰極などがさらに適宜の位置に積層される。また、走査電極となる陰極と走査電極配線とは所定のコンタクト部を通して導通しており、この走査電極配線はＣｒ単体、ＣｒとＴａとの積層構造、ＣｒとＩＴＯとの積層構造、またはＣｒとＴａとＩＴＯとの積層構造からなる金属層により形成される。
【００３３】
走査電極ＳＬ１〜ＳＬ４は、走査電極駆動回路２００に接続されており、走査電極駆動回路２００に含まれるスイッチ回路の切り替え動作によって定電圧電源４００から供給される電源電圧Ｖｄｄまたは接地電位のいずれかを選択的に与えられる。
【００３４】
すなわち、１つの表示画面を表示するための１フレーム期間において、走査電極駆動回路２００は、走査電極ＳＬ１〜ＳＬ４のうちの１つを順に選択して接地電位を与え、選択されていない走査電極には電源電圧Ｖｄｄを与える。図１では、走査電極ＳＬ２が選択されている状態が示されている。
【００３５】
なお、本明細書において接地電位とは、電源電圧Ｖｄｄから所定の電位差を有する共通的な電位を指すものとし、或る電極を接地するとは、当該電極を上記共通的な電位にすることをいう
【００３６】
データ電極ＤＬ１〜ＤＬ４は、データ電極駆動回路３００に接続されており、走査電極駆動回路２００と同様にデータ電極駆動回路３００に含まれるスイッチ回路の切り替え動作によって定電圧電源４００から供給される電源電圧Ｖｄｄまたは接地電位のいずれかを選択的に与えられる。
【００３７】
ここで、データ電極駆動回路３００は、走査電極駆動回路２００により選択されている１本の走査電極に繋がる複数の有機ＥＬ素子のうち発光させるべき１つ以上の有機ＥＬ素子に繋がるデータ電極ＤＬ１〜ＤＬ４のうちの１つ以上に電源電圧Ｖｄｄを与え、それ以外のデータ電極を接地する。データ電極駆動回路３００は、この動作を走査電極駆動回路２００により走査電極が選択される毎に繰り返す。図１では、データ電極ＤＬ１，ＤＬ２に電源電圧Ｖｄｄが与えられる状態が示されている。よって、ここでは有機ＥＬ素子１０およびその右隣の有機ＥＬ素子のみが発光することになる。
【００３８】
次に、表示パネル１００における走査電極ＳＬ１〜ＳＬ４およびデータ電極ＤＬ１〜ＤＬ４と、表示パネル１００の外部に設けられる走査電極駆動回路２００および走査電極駆動回路２００とを接続するために設けられる、表示パネル１００の配線について説明する。
【００３９】
＜１．２  表示パネルの配線構成＞
図２は、表示パネル１００の配線構成を簡略に示す平面図である。図２に示されるように、表示パネル１００は、前述した走査電極ＳＬ１〜ＳＬ４と、コンタクト部１０５を介してこれら走査電極ＳＬ１〜ＳＬ４にその一端を接続される走査電極配線１０２ａ〜１０２ｄと、これら走査電極配線１０２ａ〜１０２ｄの他端に接続される走査電極コネクタ部１１２と、前述したデータ電極ＤＬ１〜ＤＬ４と、これらデータ電極ＤＬ１〜ＤＬ４にその一端を接続されるデータ電極配線１０３ａ〜１０３ｄと、これらデータ電極配線１０３ａ〜１０３ｄの他端に接続されるデータ電極コネクタ部１１３とを備える。
【００４０】
図２に示されるように、走査電極ＳＬ４に繋がる走査電極配線１０２ａと、走査電極ＳＬ３に繋がる走査電極配線１０２ｂとは、所定の設計条件を満たす最短の配線長（配線距離）よりも長くなるようにその途中が屈曲されている。また、走査電極ＳＬ２に繋がる走査電極配線１０２ｃと、走査電極ＳＬ１に繋がる走査電極配線１０２ｄと、走査電極配線１０２ａまたは走査電極配線１０２ｂとは、異なる配線幅となっており、かつ走査電極配線１０２ａおよび走査電極配線１０２ｂは同一の配線幅となっている。これらの簡易な構成により、全ての表示素子における表示輝度のばらつきを解消または抑制することができる。詳しくは後述する。
【００４１】
また、走査電極コネクタ部１１２は、所定の配線を介して走査電極駆動回路２００と接続されており、具体的には走査電極駆動回路２００にその一端を接続されるフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）の他端が圧着されている。同様に、データ電極コネクタ部１１３は、所定の配線を介してデータ電極駆動回路３００と接続されており、具体的にはデータ電極駆動回路３００にその一端を接続されるフレキシブルプリント配線の他端が圧着されている。
【００４２】
なお、前述したようにこの表示パネル１００は多層構造を有しており、具体的には上記データ電極およびデータ電極配線を含むガラス基板と、上記走査電極および走査電極配線を含む基板とにより、発光層（および正孔輸送層等）を挟み込んで封止（シール）した構造である。図２に点線で示されるシール部１０４には、上記２つの基板を接着するための周知の封止剤（または接着剤）が塗布されている。
【００４３】
＜１．３  走査電極配線の構成＞
次に、走査電極配線の構成について説明する。上記表示パネル１００における走査電極配線１０２ａ〜１０２ｄは、全ての表示素子における表示輝度のばらつきを解消または抑制するため、抵抗値が略同一になるように所定の長さおよび配線幅を有している。そこで、これらの抵抗値を算出するため、まず各走査電極配線に流れる電流値Ｉを計算する。
【００４４】
ここで、説明の便宜上、データ電極およびデータ電極配線の抵抗値は無視する。これらの配線を構成するＩＴＯの抵抗値は、走査電極および走査電極配線を構成する金属層の抵抗値よりも非常に小さく（具体的には数Ω程度）、また実際のデータ電極数を９６本とする場合の全面発光時に流れる電流値がＩ／９６と小さくなることから、ＩＴＯの抵抗値を無視しても大きな問題とはならない。また、説明を簡略にするため、各走査電極配線のうち、コンタクト部１０５から水平方向へ延びる部分の抵抗値（具体的には０．１〜数Ω程度）も無視する。なお、以下に説明する算出過程を参照して、これらの抵抗値をさらに考慮することは容易であるため、実際にはこれらの抵抗値を十分考慮して設計することが可能である。
【００４５】
電気光学素子である有機ＥＬ素子において、当該素子に流れる電流と印加される電圧との関係には指数関数的な近似ができることが知られており、特に印加される電圧が数Ｖ程度の範囲であれば２次関数により近似できることが知られている。このことから、有機ＥＬ素子の発光電圧値をＶｅｌとするとき、或る１つの走査電極に繋がる全ての発光する有機ＥＬ素子に流れる電流を示す（当該走査電極に繋がる）走査電極配線に流れる電流値Ｉは、次式（１）のように表すことができる。
Ｉ＝ａ・Ｖｅｌ＾２＋ｂ・Ｖｅｌ＋ｃ  …（１）
なお、上記ａ、ｂ、ｃは所定の定数である。
【００４６】
また、電源電圧をＶｄｄとするとき、走査電極配線に加わる電圧をＶｒは、次式（２）のように表すことができる。
Ｖｒ＝Ｖｄｄ−Ｖｅｌ  …（２）
【００４７】
したがって、上式（２）より、走査電極配線に流れる電流値Ｉは、次式（３）のように表すこともできる。
Ｉ＝Ｖｒ／Ｒｒ＝（Ｖｄｄ−Ｖｅｌ）／Ｒｒ  …（３）
【００４８】
ここで、上式（１）に上式（３）を代入し、二次方程式の解の公式より、発光電圧値Ｖｅｌは次式（４）のように表すことができる。
Ｖｅｌ＝［（−（ｂ＋１／Ｒｒ）＋√｛（ｂ＋１／Ｒｒ）＾２−４・ａ・（ｃ−Ｖｄｄ／Ｒｒ）｝］／（２・ａ）  …（４）
【００４９】
以上より、上式（３）に上式（４）を代入すると、走査電極配線に流れる電流値Ｉを求めることができる。
【００５０】
次に、以上の結果に基づき、各走査電極配線の抵抗値を算出する。ここで、本発明の特徴を反映した走査電極配線１０２ａ，１０２ｂの屈曲された部分が、全ての表示素子における表示輝度のばらつきを解消または抑制するために必要不可欠であることを示すため、まず、本実施形態における特徴的な部分であるこの屈曲された部分が存在しない、すなわち所定の設計条件を満たす最短の配線長を有する走査電極配線のみを備える表示装置における、各走査電極配線の抵抗値を算出する。
【００５１】
なお、所定の設計条件を満たす最短の配線長（配線距離）とは、物理的な最短距離に限定されるわけではなく、配線全ての好適な配置関係や配線の形状等に基づく制約条件、配線を形成する製造工程に基づく制約条件、表示パネルの形状やその額縁領域の形状等に基づく制約条件、および設計の容易さや簡素化の要請に基づく制約条件など、原則として配線長が短いほど（配線抵抗が小さくなるため）好適であるとされる配線に関する設計ルールにおいて従来より要求される制約条件の１つ以上を満たした上での最短の配線長をいうものとする。したがって、例えば図２に示されるように、走査電極配線１０２ｃ，１０２ｄは、コンタクト部１０５と走査電極コネクタ部１１２とを結ぶ物理的な最短距離よりも長い配線距離を有するが、これは額縁領域の形状や設計の容易さなどの制約条件を考慮したためであるから、所定の設計条件を満たす最短の配線長を有しているといえる。しかし、走査電極配線１０２ａ，１０２ｂは、コンタクト部１０５と走査電極コネクタ部１１２とを結ぶ物理的な最短距離よりも長い配線距離を有し、さらに額縁領域の形状や設計の容易さなどの制約条件を考慮してもなお従来の上記好適な配線設計ルールに照らせば不要に長い配線距離を有しており、所定の設計条件を満たす最短の配線距離より長い配線距離（以下「冗長な配線長（または冗長な配線距離）」という）を有している。
【００５２】
図３は、上記冗長な配線距離を有しない配線のみを備える表示パネル１００の配線構成を簡略に示す平面図である。この図３に示す表示パネル１００は、これに備えられる走査電極配線１０２ａ，１０２ｂの形状の他は、図２に示される表示パネル１００と同様の構成であるため、全ての構成要素にそれぞれ同一の符号を付し、詳しい説明を省略する。
【００５３】
すなわち、図３に示される走査電極配線１０２ａ，１０２ｂは、図２に示される走査電極配線１０２ａ，１０２ｂとは異なり、冗長な配線長となるよう屈曲されることなく所定の設計条件を満たす最短の配線長でコンタクト部１０５と走査電極コネクタ部１１２とを接続している。
【００５４】
この図３に示される表示パネル１００を前提に、上式（１）における定数ａ、ｂ、ｃをそれぞれ、０．０００６、０．０１１８、０．０５４６とし、隣接する２つの発光素子部（画素形成部）の中心間の距離である画素ピッチを３００［μｍ］とし、走査電極配線１０２ａの長さを２０００［μｍ］とし、走査電極配線１０２ｂの長さを２３００［μｍ］とし、走査電極配線１０２ｃの長さを２６００［μｍ］とし、走査電極配線１０２ｄの長さを２９００［μｍ］とし、配線間のスペースを除く走査電極配線の水平方向の長さ（すなわち水平方向の額縁長にほぼ相当する長さ）を４２［μｍ］とし、走査電極配線における設計上の最小幅を１０［μｍ］とし、電源電圧Ｖｄｄを１３Ｖとするとき、走査電極配線の抵抗値が可能な限り均一になるように考慮して走査電極配線のシート抵抗値を様々に変化させたときの各シート抵抗値に対応する走査電極配線の抵抗値を上式（３）および上式（４）に基づき計算した。この計算は容易であるため計算過程は省略し、結果のみを下表に示す。
【表１】
2007072033.tif 000003
【００５５】
上表に示されるように、走査電極配線１０２ｃ，１０２ｄの抵抗値は、シート抵抗値を様々に変化させても互いに同一であるが、走査電極配線１０２ａ，１０２ｂの抵抗値は、上記設計上の最小幅の制約からシート抵抗値を様々に変化させても互いに同一とはならない。なお、上記計算の結果から得られる走査電極配線１０２ａ，１０２ｂの幅はともに設計上の最小幅である１０［μｍ］となり、走査電極配線１０２ｃの幅は１０．４［μｍ］となり、走査電極配線１０２ｄの幅は１１．６［μｍ］となる。
【００５６】
以上の結果によれば図３に示される表示パネルの構成では、全ての走査電極配線の配線抵抗が同一にならないことから、全ての表示素子の輝度ばらつきを解消することができないようにも見えるが、一般的に全ての走査電極配線の配線抵抗が同一でない場合であっても全ての表示素子の輝度ばらつきを解消することができる場合がある。すなわち、輝度が１００〜１０００［ｃｄ／ｍ2 ］の範囲内においては、輝度の変動量が２％以上である場合にのみその変化を視認（すなわち人の視覚により輝度の変化を認識）することができることが知られており、一般的な有機ＥＬ素子を備える表示装置における（要求）輝度はおよそ１００［ｃｄ／ｍ2 ］程度であることから、輝度の変動量、すなわちこれに比例する有機ＥＬ素子に流れる電流の変動量が２％以内であれば、輝度ばらつきを視認することができず、したがって全ての表示素子の輝度ばらつきを解消することができる。そこで、上表に示される走査電極配線のシート抵抗値の違いが、上記電流の変動量にどのように影響するかについて考察する。
【００５７】
図４は、各走査電極配線におけるシート抵抗値と、発光する有機ＥＬ素子に流れる電流に相当する走査電極配線に流れる電流の変動量との関係を示す図である。図４に示されるように、走査電極配線１０２ｃと走査電極配線１０２ｄとの間の上記電流変動量は、これら２つの配線抵抗が同一であるので、そのシート抵抗をどのように変更しても上記電流変動量は０％である。これに対して、走査電極配線１０２ａと走査電極配線１０２ｂとの間の上記電流変動量は、そのシート抵抗値が大きくなるにしたがって大きくなり、シート抵抗値が０．２［Ω／□（スクエア）］以上の値になると２％を超えてしまう。また、走査電極配線１０２ｂと走査電極配線１０２ｃとの間の上記電流変動量も同様に、そのシート抵抗が大きくなるにしたがって大きくなり、シート抵抗値が０．３５［Ω／□］以上の値になると２％を超えてしまう。
【００５８】
以上の結果から、画素形成部の大きさや有機ＥＬ素子の特性によって或る程度の変動はあるが、おおよそシート抵抗値が０．２［Ω／□］未満であれば全画面において輝度ばらつきが視認されることはないが、シート抵抗値が０．２［Ω／□］以上であれば画面の一部（または全部）において輝度ばらつきが視認される。
【００５９】
したがって、走査電極配線のシート抵抗値を０．２［Ω／□］未満とし、さらには限りなく０［Ω／□］に近づけることにより、上記輝度ばらつきは抑制または解消される。しかし、シート抵抗値が０．２［Ω／□］未満の金属配線を形成するためには、非常に高価な金属を素材として使用し、かつ厳しいプロセス条件を満たすことが必要となるため、製造コストが高くなる。そのため、走査電極配線のシート抵抗値は０．２［Ω／□］以上であることが好ましい。
【００６０】
また、走査電極配線のシート抵抗値を０．２［Ω／□］以上としつつ、上記輝度ばらつきを抑制するために、走査電極配線の幅をその設計上の最小幅である１０［μｍ］よりも小さくすることが考えられる。例えば、走査電極配線１０２ａの幅を８［μｍ］とし、走査電極配線１０２ｂの幅を９．２［μｍ］とすると、走査電極配線１０２ａ〜１０２ｄの各抵抗値は、上記表のようにシート抵抗値を様々に変化させた場合であっても互いにほぼ同一とすることができる。しかし、走査電極配線を形成するためのエッチング精度等の要因により、走査電極配線の幅を上記設計上の最小幅より小さくすると、形成された走査電極配線の幅が所望の値とは著しく異なる値となったり、最悪の場合には走査電極配線に断線が生じるおそれが生じる。したがって、走査電極配線の幅はその設計上の最小幅である１０［μｍ］以上であることが好ましい。
【００６１】
そこで、走査電極配線のシート抵抗値を０．２［Ω／□］以上とし、かつ走査電極配線の幅をその設計上の最小幅である１０［μｍ］以上としつつ、上記輝度ばらつきを抑制するために、走査電極配線１０２ａ，１０２ｂは、前述した冗長な配線長を有している。この冗長な配線長によって走査電極配線１０２ａ，１０２ｂの抵抗値が増加するため、走査電極配線の幅が１０［μｍ］であっても、結果として走査電極配線１０２ｃ，１０２ｄの抵抗値を走査電極配線１０２ａ，１０２ｂの抵抗値とほぼ同一にすることができる。
【００６２】
具体的には、走査電極配線１０２ａ，１０２ｂの幅を上記と同じ１０［μｍ］としつつ、走査電極配線１０２ａの長さを前述の２０００［μｍ］から２５００［μｍ］に変更し、走査電極配線１０２ｂの長さを前述の２３００［μｍ］から２５００［μｍ］に変更すると、下表に示されるようにシート抵抗値を様々に変化させても走査電極配線１０２ａ〜１０２ｄの各抵抗値を互いに同一にすることができる。この下表に示されるような場合には、走査電極配線に流れる電流の変動量が０％となることから、上記輝度ばらつきを完全に解消することができる。
【表２】
2007072033.tif 000004
【００６３】
もっとも、各走査電極配線の抵抗値を可能な限り小さくするため、または冗長な配線長を有するよう走査電極配線を引き回すための基板上の領域が十分でないなどの理由により、走査電極配線に流れる電流の変動量を０％とするために必要な冗長な配線長よりも短い冗長な配線長を走査電極配線１０２ａ，１０２ｂに設定してもよい。この場合であっても、走査電極配線に流れる電流の変動量を２％以下とするために必要な冗長な配線長を走査電極配線１０２ａ，１０２ｂに設定すれば、上記輝度ばらつきが視認されることがないので、輝度ばらつきを十分に抑制することができる。さらに、上記電流の変動量が２％を超える所定の変動量（例えば、５％、８％、１０％等）となるような冗長な配線長を走査電極配線１０２ａ，１０２ｂに設定する場合であっても、全く冗長な配線部分を有しない場合よりも上記輝度ばらつきが視認されにくいので、輝度ばらつきを或る程度は抑制することができる。
【００６４】
ここで、上記冗長な配線長を有するように走査電極配線１０２ａ，１０２ｂを引き回すための冗長な配線部分は、データ電極配線１０３ａから走査電極配線の方向に存在する従来の空き領域に形成される。この空き領域は、図２に示されるコンタクト部１０５が形成される領域または当該領域および当該領域とデータ電極配線１０３ａとの間に形成される図示されないダミー画素領域により、データ電極配線１０３ａから（図２における右方向へ）走査電極配線が離されて形成されることにより生じている。なお、この空き領域のほかの領域であっても、上記配線の形成が可能である限り、各種表示パネル固有の構成により生じるどのような空き領域が使用されてもよい。
【００６５】
また、走査電極配線１０２ａ，１０２ｂを引き回すための冗長な配線部分は、上記空き領域内であって、かつシール部１０４内において屈曲（蛇行）するように形成されることが好ましく、より具体的には、当該領域内において特定の部分に偏ることなく均一に形成されることが好ましい。このように形成すれば、シール部１０４に塗布されるシール剤がある程度均等な厚さに広がることとなって、シール部１０４における接着性が高められる。すなわち、従来は当該空き領域の基板面からの高さが走査電極配線およびデータ電極配線が形成される領域の高さと異なることにより封止剤による接着性が弱められていたところ、上記冗長な配線部分が上記空き領域内に形成されることによりこれらの高さがある程度等しくなるため接着性が高められる。
【００６６】
＜２．  効果＞
以上のように、本実施形態の表示装置は、額縁領域の大きさや配線幅の設計上の最小値などの限界（制約条件）に関わらず、データ電極配線１０３ａから走査電極配線の方向に存在する従来の空き領域に、冗長な配線長を有するように走査電極配線１０２ａ，１０２ｂを引き回す簡易な構成で、好ましくは走査電極配線に流れる電流の変動量を２％以下とすることにより、全ての表示素子における表示輝度のばらつきを解消または抑制することができる。
【００６７】
＜３．  変形例＞
本実施形態の表示装置は、定電圧型制御方式の表示装置であるが、定電流型制御方式の表示装置であっても同様の構成により全ての表示素子における表示輝度のばらつきを解消または抑制することができる。前述したように、定電流型制御方式の表示装置において、配線抵抗がばらつくと表示素子である有機ＥＬ素子に加わる電圧のパルス信号の波形なまり（の形状）にばらつきが生じ、このことにより有機ＥＬ素子の発光輝度の変化にばらつき（むら）が生じるので、上記構成によりこれを解消または抑制することができる。
【００６８】
本実施形態の表示装置は、表示パネル１００の外部に走査電極駆動回路２００およびデータ電極駆動回路３００を備えるが、走査電極駆動回路２００およびデータ電極駆動回路３００は表示パネル１００に内蔵されていてもよい。この場合には表示パネル１００自体が表示装置となる。また、表示パネル１００の外部に走査電極駆動回路２００およびデータ電極駆動回路３００が備えられる場合であっても、広い意味で表示パネル１００は表示装置であるといえる。
【００６９】
本実施形態の表示装置は、走査電極ＳＬ１〜ＳＬ４の図２に示す左端にコンタクト部１０５を介して走査電極配線１０２ａ〜１０２ｄが接続される構成であるが、走査電極ＳＬ１〜ＳＬ４のうち奇数行に対応する走査電極ＳＬ１，ＳＬ３と偶数行に対応する走査電極ＳＬ２，ＳＬ４とが左右交互に対応する走査電極配線と接続されてもよい。この構成により、走査電極ＳＬ１〜ＳＬ４の抵抗により生じる表示画面の左右方向における有機ＥＬ素子の輝度のばらつきを緩和することができる。
【００７０】
本実施形態の表示装置は、冗長な配線長を有するように走査電極配線１０２ａ，１０２ｂを引き回す簡易な構成であるが、走査電極配線１０２ｃ，１０２ｄが冗長な配線長を有するように引き回される構成も可能である。また、走査電極配線１０２ａ，１０２ｂが十分に冗長な配線長を有するように構成できない場合にはこの構成に加えて走査電極配線１０２ａ，１０２ｂの所定部分に周知の抵抗器や所定の（比較的高い）電気抵抗を有する物質を介挿することにより、上記配線抵抗値を実現する構成であってもよい。これらの構成により、好ましくは走査電極配線に流れる電流の変動量を２％以下とすれば、全ての表示素子における表示輝度のばらつきを解消または抑制することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態に係る表示装置の全体的な構成を簡略に示す図である。
【図２】上記一実施形態における表示パネルの配線構成を簡略に示す平面図である。
【図３】上記一実施形態における上記冗長な配線距離を有しない配線のみを備える表示パネルの配線構成を簡略に示す平面図である。
【図４】上記一実施形態における各走査電極配線におけるシート抵抗値と、発光する有機ＥＬ素子に流れる電流に相当する走査電極配線に流れる電流の変動量との関係を示す図である。
【符号の説明】
【００７２】
１０    …有機ＥＬ素子
１００  …表示パネル
１０２ａ〜１０２ｄ  …走査電極配線
１０３ａ〜１０３ｄ  …データ電極配線
１０４  …シール部
１０５  …コンタクト部
１１２  …走査電極コネクタ部
１１３  …データ電極コネクタ部
２００  …走査電極駆動回路
３００  …データ電極駆動回路
４００  …定電圧電源
ＳＬ１〜ＳＬ４  …走査電極
ＤＬ１〜ＤＬ４  …データ電極
【図１】
2007072033.tif 000005
【図２】
2007072033.tif 000006
【図３】
2007072033.tif 000007
【図４】
2007072033.tif 000008