(57)【要約】【課題】本発明はブロック順次に駆動される画素ブロック間の境界線不良を防止することができる液晶パネルのデータ駆動方法及び装置を提供する。【解決手段】本発明の液晶パネルのデータ駆動方法は、第１データブロックにデータ信号を印加する段階と、第１ブロックと隣接した第２データブロックの１番目のデータラインに所定の電圧をプリチャージする段階と、第２データブロックにデータ信号を印加する段階と、を有し、所定の電圧は、第２データブロックにデータ信号を印加する段階において第２データブロックの１番目のデータラインに供給されるデータ信号と同一である。【選択図】図２
2007156473.tif 000002
【特許請求の範囲】
【請求項１】
ｎ（ｎは任意の自然数）個のデータラインから構成された複数のデータブロックを含む液晶パネルのデータ駆動方法において、
第１データブロックにデータ信号を印加する段階と、
前記第１データブロックと隣接した第２データブロックの１番目のデータラインに所定の電圧をプリチャージする段階と、
前記第２データブロックにデータ信号を印加する段階と、
を有することを特徴とする液晶パネルのデータ駆動方法。
【請求項２】
前記所定の電圧は、
前記第２データブロックにデータ信号を印加する段階において前記第２データブロックの１番目のデータラインに供給されるデータ信号と同一であることを特徴とする請求項１記載の液晶パネルのデータ駆動方法。
【請求項３】
前記複数のデータブロックの各データブロックにデータ信号を印加する段階は、
前記ｎ個のデータラインに供給されるｎ個のデータ信号を入力する段階と、
前記所定の電圧を入力する段階と、
前記各データブロックに対応するサンプリング制御信号を発生する段階と、
前記サンプリング制御信号に応答して前記ｎ個のデータ信号と前記所定の電圧とをサンプリングする段階と、
を含むことを特徴とする請求項１記載の液晶パネルのデータ駆動方法。
【請求項４】
前記複数のデータブロックを順次駆動する方法を決定する方向選択信号を発生する段階をさらに有することを特徴とする請求項１記載の液晶パネルのデータ駆動方法。
【請求項５】
前記複数のデータブロックの各データブロックにデータ信号を印加する段階は、
前記方向選択信号に基づいて前記所定の電圧がプリチャージされるデータラインを選択する段階を含むことを特徴とする請求項４記載の液晶パネルのデータ駆動方法。
【請求項６】
前記データラインを選択する段階は、
前記方向選択信号と共に前記第１及び第２データブロックそれぞれのサンプリング制御信号を用いて前記所定の電圧がプリチャージされるデータラインを選択する段階を含むことを特徴とする請求項５記載の液晶パネルのデータ駆動方法。
【請求項７】
前記複数のデータブロックは前記方向選択信号に基づいて順方向または逆方向にブロック順次に駆動され、
前記第２データブロックは前記第１データブロックと隣接することを特徴とする請求項６記載の液晶パネルのデータ駆動方法。
【請求項８】
ｎ（ｎは任意の自然数）個のデータラインから構成された複数のデータブロックを含む液晶パネルと、
前記液晶パネルの第１データブロックにデータ信号を印加するとき前記第１データブロックと隣接した第２データブロックの１番目のデータラインに所定の電圧をプリチャージするデータ駆動部と、
を具備することを特徴とする液晶パネルのデータ駆動装置。
【請求項９】
前記所定の電圧は、
前記第２データブロックにデータ信号を印加するとき前記第２データブロックの１番目のデータラインに供給されるデータ信号と同一であることを特徴とする請求項８記載の液晶パネルのデータ駆動装置。
【請求項１０】
前記データ駆動部は、
前記ｎ個のデータラインに供給されるｎ個のデータ信号を供給するｎ個のデータバス及び前記所定の電圧を供給する補助データバスと、
前記各データブロックに対応するサンプリング制御信号を生成して供給する複数のシフトレジスタと、
前記サンプリング制御信号それぞれに応答して前記複数のデータブロックを順次に駆動しながら隣接した次のブロックの１番目のデータラインに前記所定の電圧をプリチャージする複数のサンプリングスイッチ部と、をさらに具備することを特徴とする請求項８記載の液晶パネルの駆動装置。
【請求項１１】
前記複数のサンプリングスイッチ部それぞれは、
前記サンプリング制御信号に応答してｎ個のデータバスを該当するデータブロックのｎ個のデータラインと接続させるｎ個のサンプリングスイッチと、
前記サンプリング制御信号に応答して前記補助データバスを隣接した次のブロックの１番目のデータラインと接続させるプリチャージ用サンプリングスイッチと、を具備することを特徴とする請求項１０記載の液晶パネルのデータ駆動装置。
【請求項１２】
前記複数のシフトレジスタは、方向選択信号に基づいて順方向または逆方向に駆動されることを特徴とする請求項１０記載の液晶パネルの駆動装置。
【請求項１３】
前記複数のサンプリングスイッチ部それぞれは、
前記サンプリング制御信号に応答してｎ個のデータバスを該当するデータブロックのｎ個のデータラインと接続させるｎ個のサンプリングスイッチと、
前記方向選択信号に従って前記所定の電圧がプリチャージされる次のブロックのデータラインを選択するプリチャージ部と、を具備することを特徴とする請求項１０記載の液晶パネルのデータ駆動装置。
【請求項１４】
前記プリチャージ部は、前記方向選択信号と共に前記第１及び第２データブロックそれぞれのサンプリング制御信号を用いて前記所定の電圧がプリチャージされるデータラインを選択することを特徴とする請求項１３記載の液晶パネルのデータ駆動装置。
【請求項１５】
前記プリチャージ部は、
前記第２データブロックで前記第１データブロックと隣接した１番目のデータラインと接続された第１サンプリングスイッチと、
前記第１データブロックで前記第２データブロックと隣接した１番目のデータラインと接続された第２サンプリングスイッチと、
前記第１及び第２データブロックそれぞれに対応する第１及び第２サンプリング制御信号と前記方向選択信号とを用いて前記第１及び第２サンプリングスイッチのうちいずれか一つを前記補助データバスと接続させるプリチャージ制御部と、を具備することを特徴とする請求項１４記載の液晶パネルのデータ駆動装置。
【請求項１６】
前記プリチャージ制御部は、
前記第１サンプリング制御信号と方向選択信号とをＮＡＮＤ演算する第１ＮＡＮＤ演算機と、
前記第１ＮＡＮＤ演算機の出力を反転させ前記第２サンプリングスイッチを制御する第１インバータと、
前記方向選択信号を反転させる第２インバータと、
前記第２インバータを通じて反転された方向選択信号と前記第２サンプリング制御信号とをＮＡＮＤ演算する第２ＮＡＮＤ演算機と、
前記第２ＮＡＮＤ演算機の出力を反転させ前記第１サンプリングスイッチを制御する第３インバータと、を具備することを特徴とする請求項１５記載の液晶パネルのデータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、ブロック順次駆動によるブロック境界線不良を防止することができる液晶パネルのデータ駆動方法及び装置に関する。
【背景技術】
【０００２】
通常の液晶表示装置は、ビデオ信号によって液晶セルの光透過率を調整することで液晶セルがマトリックス形態に配列された画像表示部にビデオ信号に対応する画像を表示する。液晶表示装置はアクティブマトリックス駆動のためにスイッチ素子である薄膜トランジスタを用いる。薄膜トランジスタはアモルファスシリコン薄膜または低温ポリシリコン（以下、ＬＴＰＳ）薄膜を用いる。ここで、ＬＴＰＳ薄膜は、アモルファスシリコン薄膜をレーザーアニーリングなどの方法で結晶化した薄膜であり、電子移動度が早くて回路の高集積化が可能であるので画像表示部の駆動回路を基板上に内蔵することができる。
【０００３】
ＬＴＰＳ薄膜を用いて駆動回路が内蔵された液晶表示装置はブロック順次駆動方式でデータを画像表示部に供給する。即ち、ＬＴＰＳ薄膜を用いた液晶表示装置はデータラインを複数のブロックに分割して一つの水平期間の間ブロック順にデータラインを駆動する。ところで、ブロック順次駆動方式では、各ブロックの最後のデータラインと接続された画素電極に充電されたデータ電圧が、次のブロックのデータ充電の際に１番目のデータラインに供給されるデータ信号の干渉により変動してブロック境界線として視認される画質不良が発生する。
【０００４】
以下、図１を参照して従来のブロック順次駆動方式においてブロック境界線が発生する原因を具体的に示す。
【０００５】
図１は、従来のＬＴＰＳ薄膜を用いた液晶パネルの薄膜トランジスタ基板の一部を、データ駆動部を中心に示した等価回路図である。図１に示した液晶パネルは、画像表示部２０のデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）をブロック順に駆動するためのシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）とサンプリングスイッチ部（ＳＢｍ、ＳＢｍ＋１）を含んで内蔵されたデータ駆動部１０を具備する。
【０００６】
画像表示部２０は、ゲートライン（ＧＬｉ、ＧＬｉ＋１）とデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）の交差で定義されたサブ画素領域に形成された画素電極１２と、画素電極１２を個々に駆動するための薄膜トランジスタＴＦＴを具備する。ゲートライン（ＧＬｉ、ＧＬｉ＋１）は液晶パネルに内蔵されたゲート駆動部（図示せず）によって順次駆動される。データライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）は、ゲートラインそれぞれが駆動される水平期間毎にブロック順に駆動され、データ駆動部１０を通じて供給されたデータ信号を充電する。薄膜トランジスタＴＦＴはゲートラインのスキャン信号に応答してデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）のデータ信号を画素電極１２に充電して保持されるようにする。
【０００７】
データ駆動部１０は画像表示部２０のデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）の画素ブロック（ＰＢｍ、ＰＢｍ＋１）を順次に駆動しながらデータバス（Ｂ１〜Ｂｎ）を介して供給されたデータ信号（Ｄ１〜Ｄｎ）を供給する。具体的に、データ駆動部１０のｍ番目及びｍ＋１番目のシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）は順次にサンプリング制御信号を供給する。ｍ番目サンプリングスイッチ部ＳＢｍのサンプリング位置（ＳＷ１〜ＳＷｎ）はｍ番目のシフトレジスタ（ＳＲｍ）のサンプリング制御信号に応答してｎ個のデータバス（Ｂ１〜Ｂｎ）を介して供給されたｎ個のデータ信号（Ｄ１〜Ｄｎ）それぞれをサンプリングしてｍ番目の画素ブロック（ＰＢｍ）のｎ個のデータライン（ＤＬｍ１〜ＤＬｍｎ）それぞれに充電する。それにより、ｍ番目画素ブロック（ＰＢｍ）でゲートラインＧＬの駆動によりターンオンした薄膜トランジスタＴＦＴのデータライン（ＤＬｍ１〜ＤＬｍｎ）のデータ信号を画素電極１２にそれぞれ充電する。続いて、ｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリングスイッチ部（ＳＢｍ＋１）が同様に駆動され、データバス（Ｂ１〜Ｂｎ）からのｎ個のデータ信号（Ｄ１〜Ｄｎ）をサンプリングしてｍ＋１番目の画素ブロック（ＰＢｍ＋１）のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）それぞれに充電する。それにより、ｍ＋１番目の画素ブロック（ＰＢｍ＋１）でゲートラインＧＬの駆動でターンオンした薄膜トランジスタＴＦＴがデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）のデータ信号を画素電極１２にそれぞれ充電する。
【０００８】
ところで、ｍ＋１番目画素ブロック（ＰＢｍ＋１）のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）にデータ信号が充電されるとき、ｍ番目画素ブロック（ＰＢｍ）の最後のデータライン（ＤＬｍｎ）と接続された画素電極１２に充電されたデータ信号がｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）に充電されたデータ信号の干渉で変動するようになる。これはｍ番目画素ブロック（ＰＢｍ）の最後のデータライン（ＤＬｍｎ）と接続された画素電極１２と、ｍ＋１番目の画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）との間に形成された寄生キャパシタンスのカップリング作用に起因するものである。これにより、順次駆動されるｍ番目及びｍ＋１番目の画素ブロック（ＰＢｍ、ＰＢｍ＋１）の間に境界線が視認される不良が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明は、ブロック順に駆動される画素ブロック間の境界線不良を防止することができる液晶パネルのデータ駆動方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するためになされた本発明による液晶パネルの駆動方法は、ｎ（ｎは任意の自然数）個のデータラインから構成された複数のデータブロックを含む液晶パネルのデータ駆動方法において、第１データブロックにデータ信号を印加する段階、前記第１データブロックと隣接した第２データブロックの１番目のデータラインに所定の電圧をプリチャージする段階、及び前記第２データブロックにデータ信号を印加する段階を有することを特徴とする。
【００１１】
前記所定の電圧は、前記第２データブロックにデータ信号を印加する段階において前記第２データブロックの１番目のデータラインに供給されるデータ信号と同一である。
【００１２】
前記複数のデータブロックの各データブロックにデータ信号を印加する段階は、前記ｎ個のデータラインに供給されるｎ個のデータ信号を入力する段階、前記所定の電圧を入力する段階、前記各データブロックに対応するサンプリング制御信号を発生する段階、及び前記サンプリング信号に応答して前記ｎ個のデータ信号と前記所定の電圧とをサンプリングする段階を含む。
【００１３】
また、本発明による液晶パネルのデータ駆動方法は、前記複数のデータブロックを順次駆動する方法を決定する方向選択信号を発生する段階をさらに有する。また、前記複数のデータブロックの各データブロックにデータ信号を印加する段階は、前記方向選択信号に基づいて前記所定の電圧がプリチャージされるデータラインを選択する段階を含む。
前記データラインを選択する段階は、前記方向選択号と共に前記第１及び第２データブロックそれぞれのサンプリング制御信号を用いて前記所定の電圧がプリチャージされるデータラインを選択する段階を含む。
前記複数のデータブロックは前記方向選択信号に基づいて順方向または逆方向にブロック順次に駆動され、前記第２データブロックは前記第１データブロックと隣接する。
【００１４】
上記目的を達成するためになされた本発明による液晶パネルのデータ駆動装置は、ｎ（ｎは任意の自然数）個のデータラインから構成された複数のデータブロックを含む液晶パネル、及び前記液晶パネルの第１データブロックにデータ信号を印加するとき前記第１データブロックと隣接した第２データブロックの１番目のデータラインに所定の電圧をプリチャージするデータ駆動部を具備することを特徴とする。
前記所定の電圧は、前記第２データブロックにデータ信号を印加するとき前記第２データブロックの１番目のデータラインに供給されるデータ信号と同一である
【００１５】
前記データ駆動部は、前記ｎ個のデータラインに供給されるｎ個のデータ信号を供給するｎ個のデータバス及び前記所定の電圧を供給する補助データバス、前記各データブロックに対応するサンプリング制御信号を生成して供給する複数のシフトレジスタ、及び前記サンプリング制御信号それぞれに応答して前記複数のデータブロックを順次に駆動しながら隣接した次のブロックの１番目のデータラインに前記所定の電圧をプリチャージする複数のサンプリングスイッチ部をさらに具備する。
【００１６】
前記複数のサンプリングスイッチ部それぞれは、前記サンプリング制御信号に応答してｎ個のデータバスを該当するデータブロックのｎ個のデータラインと接続させるｎ個のサンプリングスイッチと、前記サンプリング制御信号に応答して前記補助データバスを隣接した次のブロックの１番目のデータラインと接続させるプリチャージ用サンプリングスイッチと、を具備する。
【００１７】
前記複数のシフトレジスタは、方向選択信号に従って順方向または逆方向に駆動される。
前記複数のサンプリングスイッチ部それぞれは、前記サンプリング制御信号に応答してｎ個のデータバスを該当するデータブロックのｎ個のデータラインと接続させるｎ個のサンプリングスイッチと、前記方向選択信号に従って前記所定の電圧がプリチャージされる次のブロックのデータラインを選択するプリチャージ部と、を具備する。
前記プリチャージ部は、前記方向選択信号と共に前記第１及び第２データブロックそれぞれのサンプリング制御信号を用いて前記所定の電圧がプリチャージされるデータラインを選択する。
【００１８】
前記プリチャージ部は、前記第２データブロックで前記第１データブロックと隣接した１番目のデータラインと接続された第１サンプリングスイッチと、前記第１データブロックで前記第２データブロックと隣接した１番目のデータラインと接続された第２サンプリングスイッチと、前記第１及び第２データブロックそれぞれに対応する第１及び第２サンプリング制御信号と前記方向選択信号とを用いて前記第１及び第２サンプリングスイッチのうちいずれか一つを前記補助データバスと接続させるプリチャージ制御部と、を具備する。
【００１９】
前記プリチャージ制御部は、前記第１サンプリング制御信号と方向選択信号とをＮＡＮＤ演算する第１ＮＡＮＤ演算機と、前記第１ＮＡＮＤ演算機の出力を反転させ前記第２サンプリングスイッチを制御する第１インバータと、前記方向選択信号を反転させる第２インバータと、前記第２インバータを通じて反転された方向選択信号と前記第２サンプリング制御信号とをＮＡＮＤ演算する第２ＮＡＮＤ演算機と、前記第２ＮＡＮＤ演算機の出力を反転させ前記第１サンプリングスイッチを制御する第３インバータと、を具備する。
【発明の効果】
【００２０】
本発明による液晶パネルのデータ駆動方法及び装置によれば、各画素ブロックの駆動の際に次画素ブロックで現在画素ブロックと最も隣接したデータラインに該当するデータ信号をプリチャージさせ、次画素ブロックの駆動の際にプリチャージされた電圧と同一のデータを再充電させることで各画素ブロックのエッジ部に位置する画素電極の電圧変動を最小化することができる。
また、両方向駆動の際にも駆動方向によって現在画素ブロックと最も隣接した次画素ブロックのデータラインがプリチャージされるようにすることで各画素ブロックのエッジ部に位置する画素電極の電圧変動を最小化することができるようになる。
従って、画素ブロック間の信号干渉によるブロック境界線不良を防止することができるようになる。
【発明を実施するための最良の形態】
【００２１】
上記技術的課題の他に、本発明の他の技術的課題及び特徴を、添付図面を参照した実施形態の説明を通して明白にする。
以下、本発明による液晶パネルのデータ駆動方法及び装置を実施するための最良の形態の具体例を、図面を参照しながらより詳細に説明する。
【００２２】
図２は、本発明の一実施形態による液晶パネルのデータ駆動部が内蔵された薄膜トランジスタ基板の一部を示した等価回路図である。
【００２３】
図２に示した液晶パネルは、画像表示部４０のデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）をブロック順に駆動するためのシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）とサンプリングスイッチ部（ＳＢｍ、ＳＢｍ＋１）を含んで内蔵されたデータ駆動部３０を具備する。
【００２４】
画像表示部４０は、ゲートライン（ＧＬｉ、ＧＬｉ＋１）とデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）の交差で定義されたサブ画素領域に形成された画素電極４２と、画素電極４２を個々に駆動するための薄膜トランジスタＴＦＴを具備する。ゲートライン（ＧＬｉ、ＧＬｉ＋１）は液晶パネルに内蔵されたゲート駆動部（図示せず）によって順次駆動される。データライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）は、ゲートライン（ＧＬｉ、ＧＬｉ＋１）が駆動される各水平期間でブロック（ＰＢｍ、ＰＢｍ＋１）順に駆動され、データ駆動部３０を通じて供給されたデータ信号を充電する。薄膜トランジスタＴＦＴはゲートラインのスキャン信号に応答してブロック（ＰＢｍ、ＰＢｍ＋１）順にデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）に供給されたデータ信号を画素電極４２に充電して保持するようにする。
【００２５】
特に、画像表示部４０でｍ番目画素ブロックＰＢｍのデータライン（ＤＬｍ１〜ＤＬｍｎ）にデータ信号が充電されるとき、ｍ番目の画素ブロック（ＰＢｍ）と最も隣接したｍ＋１番目の画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）がプリチャージされる。ｍ＋１番目の画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にプリチャージされる電圧は次のｍ＋１番目の画素ブロック（ＰＢｍ＋１）駆動の際に供給されるデータ信号が用いられる。そして、ｍ番目の画素ブロックＰＢｍにデータ信号を充電した後にｍ＋１番目画素ブロック（ＰＢｍ＋１）にデータを充電する場合、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にはｍ番目画素ブロック（ＰＢｍ）の駆動の際にプリチャージされた電圧と同一のデータ信号が供給される。それにより、ｍ＋１番目の画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）がｍ番目の画素ブロック（ＰＢｍ）のデータ充電の際にプリチャージされた電圧をそのまま保持し、電圧変化がないので隣接したｍ番目の画素ブロックの画素電極４２に与える信号干渉を最小化することができるようになる。従って、ｍ＋１番目の画素ブロック（ＰＢｍ＋１）のデータ信号の充電の際にｍ番目画素ブロックＰＢｍのエッジ部に位置する画素電極４２の電圧変動を防止することで、各画素ブロック（ＰＢｍ、ＰＢｍ＋１）間の境界線不良を防止することができるようになる。
【００２６】
そのために、データ駆動部３０は、各画素ブロックに供給されるｎ個のデータ信号（Ｄ１〜Ｄｎ）を供給するｎ個のデータバス（Ｂ１〜Ｂｎ）と、次の画素ブロックの１番目のデータラインにプリチャージされるｎ＋１番目のデータ信号（Ｄｎ＋１）を供給するｎ＋１番目データバス（Ｂｎ＋１）を具備する。そして、データ駆動部３０は各画素ブロックの順次駆動のためのシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）とサンプリングスイッチ部（ＳＢｍ、ＳＢｍ＋１）を具備する。
【００２７】
具体的に、データ駆動部３０のｍ番目及びｍ＋１番目シフトレジスタ（ＳＲｍ、ＳＲｍ＋１）は順次にサンプリング制御信号を供給する。ｍ番目サンプリングスイッチ部（ＳＢｍ）に構成されたｎ＋１個のサンプリングスイッチ（ＳＷ１〜ＳＷｎ＋１）はｍ番目シフトレジスタ（ＳＲｍ）のサンプリング制御信号に応答して同時にターンオンする。それにより、第１乃至第ｎサンプリングスイッチはｎ個のデータバスから供給されたデータ信号それぞれをサンプリングしてｍ番目画素ブロック（ＰＢｍ）のｎ個のデータライン（ＤＬｍ１〜ＤＬｍｎ）それぞれに充電する。そして、ｎ＋１サンプリングスイッチ（ＳＷｎ＋１）はｎ＋１番目データバス（Ｂｎ＋１）から供給されたデータ信号（ｎ＋１）をｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にプリチャージする。その際、ｍ＋１番目画素ブロックの１番目のデータライン（ＤＬ（ｍ＋１）にプリチャージされる電圧は次のｍ＋１番目画素ブロック（ＰＢｍ＋１）の駆動の際に１番目データライン（ＤＬ（ｍ＋１）１）に供給されるデータ信号が用いられる。
【００２８】
続いて、ｍ＋１番目サンプリングスイッチ部（ＳＢｍ＋１）に構成されたｎ＋１個のサンプリングスイッチ（ＳＷ１〜ＳＷｎ＋１）はｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号に応答して同時にターンオンする。それにより、第１〜第ｎサンプリングスイッチ（ＳＷ１〜ＳＷｎ）はｎ個のデータバス（Ｂ１〜Ｂｎ）から供給されたデータ信号（Ｄ１〜Ｄｎ）それぞれをサンプリングしてｍ＋１番目画素ブロック（ＰＢｍ＋１）のｎ個のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）それぞれに充電し、ｎ＋１サンプリングスイッチ（ＳＷｎ＋１）はｎ＋１番目データバス（Ｂｎ＋１）から供給されたデータ信号（ｎ＋１）を次の画素ブロックの１番目のデータライン（ＤＬ（ｍ＋２）１）にプリチャージする。その際、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータラインにはｍ番目画素ブロック（ＰＢｍ）の駆動の際にプリチャージされた電圧と同一のデータ信号が充電される。即ち、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にはｍ番目及びｍ＋１番目画素ブロック（ＰＢｍ、ＰＢｍ＋１）の駆動の際に同一のデータ信号が充電される。これにより、データ駆動部３０のデータバス（Ｂ１〜Ｂｎ＋１）にデータを供給するタイミングコントローラ（図示せず）は、ｍ番目画素ブロック（ＰＢｍ）の駆動の際に第ｎ＋１データバス（Ｂｎ＋１）に供給するプリチャージ用データ信号（Ｄｎ＋１）に、その次のｍ＋１番目画素ブロックの駆動の際に第１データバスを通じて供給される１番目のデータ信号Ｄ１を供給するようになる。それにより、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）がｍ番目の画素ブロックの駆動の際にプリチャージされた電圧をそのまま保持し、電圧変化が殆どないことにより隣接したｍ番目の画素ブロックの画素電極４２に与える信号干渉を最小化することができるようになる。従って、ｍ＋１番目画素ブロック（ＰＢｍ＋１）のデータ充電の際にｍ番目画素ブロック（ＰＢｍ）のエッジ部に位置する画素電極４２の電圧変動を防止して境界線不良を防止することができるようになる。
【００２９】
一方、ｍ＋１番目画素ブロック（ＰＢｍ＋１）が液晶パネル２０の最後の画素ブロックである場合、これを駆動するためのｍ＋１番目サンプリングスイッチ部（ＳＢｍ＋１）はｎ個のサンプリングスイッチ（ＳＷ１〜ＳＷｎ）のみ具備しｎ＋１番目サンプリングスイッチ（ＳＷｎ＋１）を具備しない。
【００３０】
図３は、本発明の他の実施形態による液晶パネルのデータ駆動部が内蔵された薄膜トランジスタ基板の一部を示した等価回路図である。
【００３１】
図３に示した液晶パネルのデータ駆動部５０は、図２に示したデータ駆動部３０と対比して両方向に順次駆動されるシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）を用い、両方向駆動に対応してプリチャージされるデータラインを選択するプリチャージ部８０を追加で具備することを除いては同一の構成要素を具備する。従って、重複する構成要素についての説明は省略する。
【００３２】
画像表示部４０のデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）は、ゲートライン（ＧＬｉ、ＧＬｉ＋１）が駆動される各水平期間でブロック（ＰＢｍ、ＰＢｍ＋１）順に駆動され、データ駆動部５０を通じて供給されたデータ信号を充電する。薄膜トランジスタＴＦＴはゲートライン（ＧＬｉ、ＧＬｉ＋１）のスキャン信号に応答してブロック（ＰＢｍ、ＰＢｍ＋１）順にデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）に供給されたデータ信号を画素電極４２に充電して保持するようになる。
【００３３】
特に、画像表示部４０で、ｍ番目及びｍ＋１番目画素ブロック（ＰＢｍ、ＰＢｍ＋１）は順方向または逆方向に順次駆動される。まず、順方向に順次駆動される場合、ｍ番目の画素ブロックのデータライン（ＤＬｍ１〜ＤＬｍｎ）にデータ信号が充電されるとき、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）がプリチャージされる。そして、ｍ＋１番目画素ブロック（ＰＢｍ＋１）のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）にデータが充電されるとき、その画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にはｍ番目画素ブロックの駆動の際にプリチャージされた電圧と同一のデータ信号が供給される。反面、逆方向に順次駆動される場合、ｍ＋１番目画素ブロック（ＰＢｍ＋１）のデータライン（ＤＬｍ１〜ＤＬ（ｍ＋１）ｎ）にデータ信号が充電されるとき、ｍ＋１番目画素ブロック（ＰＢｍ＋１）と最も隣接したｍ番目画素ブロックの最後のデータライン（ＤＬｍｎ）がプリチャージされる。そして、ｍ番目画素ブロックのデータライン（ＤＬｍ１〜ＤＬｍｎ）にデータ信号が充電されるとき、最後のデータライン（ＤＬｍｎ）にはｍ＋１番目画素ブロックの駆動の際にプリチャージされた電圧と同一のデータ信号が供給される。これにより、各画素ブロック（ＰＢｍ、ＰＢｍ＋１）は、順方向または逆方向、即ち、両方向駆動の際に現在画素ブロックと最も隣接した次の画素ブロックのデータラインがプリチャージされるようにすることで各画素ブロックのエッジ部に位置する画素電極４２の電圧変動を最小化してブロック間の境界線不良を防止することができるようになる。
【００３４】
このために、データ駆動部５０は各画素ブロック（ＰＢｍ、ＰＢｍ＋１）に供給されるｎ個のデータ信号（Ｄ１〜Ｄｎ）を供給するｎ個のデータバス（Ｂ１〜Ｂｎ）と、次の画素ブロックの１番目のデータラインにプリチャージされる補助データ信号（Ｄａ）を供給する補助データバス（Ｂａ）を具備する。そして、データ駆動部５０は各画素ブロック（ＰＢｍ、ＰＢｍ＋１）の両方向順次駆動のためのシフトレジスタとサンプリングスイッチ部を具備する。特に、データ駆動部５０は、サンプリングスイッチ部（ＳＢｍ、ＳＢｍ＋１）の間に位置してシフトレジスタ（ＳＲｍ、ＳＲｍ＋１）の駆動方向、即ち、方向選択信号ＤＳによってプリチャージされるデータラインを選択するプリチャージ部８０をさらに具備する。プリチャージ部８０はシフトレジスタのサンプリング制御信号と方向選択信号ＤＳを用いたプリチャージ制御部７０の制御によって制御される順方向サンプリングスイッチ（ＳＷｆ）及び逆方向サンプリングスイッチ（ＳＷｂ）を具備する。
【００３５】
具体的に、データ駆動部５０のｍ番目及びｍ＋１番目シフトレジスタ（ＳＲｍ、ＳＲｍ＋１）は方向選択信号（ＤＳ）に応答して順方向または逆方向にサンプリング制御信号を順次供給する。順方向に駆動される場合、ｍ番目サンプリングスイッチ部（ＳＢｍ）に構成されたｎ個のサンプリングスイッチはｍ番目シフトレジスタ（ＳＲｍ）のサンプリング制御信号に応答して同時にターンオンする。また、ｍ番目シフトレジスタ（ＳＲｍ）のサンプリング制御信号及び方向選択信号（ＤＳ）によってプリチャージ制御部８０で順方向サンプリングスイッチ（ＳＷｆ）がターンオンする。これにより、第１乃至第ｎサンプリングスイッチ（ＳＷ１〜ＳＷｎ）はｎ個のデータバス（Ｂ１〜Ｂｎ）から供給されたデータ信号（Ｄ１〜Ｄｎ）それぞれをサンプリングしてｍ番目画素ブロック（ＰＢｍ）のｎ個のデータライン（ＤＬｍ１〜ＤＬｍｎ）それぞれに充電する。そして、順方向サンプリングスイッチ（ＳＷｆ）は補助データバス（Ｂａ）から供給された補助データ信号（Ｄａ）をサンプリングしてｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にプリチャージする。その際、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にプリチャージされる補助データ信号（Ｄａ）は次のｍ＋１番目画素ブロック（ＰＢｍ＋１）駆動の際に１番目のデータライン（ＤＬ（ｍ＋１）１）に供給されるデータ信号が用いられる。続いて、ｍ＋１番目サンプリングスイッチ部がｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号によって駆動されｍ＋１番目画素ブロック（ＰＢｍ＋１）のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）にデータ信号（Ｄ１〜Ｄｎ）それぞれを充電する。その際、ｍ＋１番目画素ブロック（ＰＢｍ＋１）の１番目のデータライン（ＤＬ（ｍ＋１）１）にはｍ番目画素ブロック（ＰＢｍ）の駆動の際にプリチャージされた電圧と同一のデータ信号が充電される。
【００３６】
これとは異なり、逆方向に駆動される場合、順方向に駆動される場合にｍ＋１番目サンプリングスイッチ部（ＳＢｍ＋１）に構成されたｎ個のサンプリングスイッチ（ＳＷ１〜ＳＷｎ）は、ｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号に応答して同時にターンオンする。また、ｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号及び方向選択信号ＤＳによってプリチャージ制御部８０で逆方向サンプリングスイッチ（ＳＷｂ）がターンオンする。これにより、第１〜第ｎサンプリングスイッチ（ＳＷ１〜ＳＷｎ）はｎ個のデータバス（Ｂ１〜Ｂｎ）から供給されたデータ信号（Ｄ１〜Ｄｎ）それぞれをサンプリングしてｍ＋１番目画素ブロック（ＰＢｍ＋１）のｎ個のデータライン（ＤＬ（ｍ＋１）１〜ＤＬ（ｍ＋１）ｎ）それぞれに充電する。そして、逆方向サンプリングスイッチ（ＳＷｂ）は補助データバス（Ｂａ）から供給された補助データ信号（Ｄａ）をサンプリングしてｍ番目画素ブロック（ＰＢｍ）の最後のデータライン（ＤＬｍｎ）にプリチャージする。その際、ｍ番目画素ブロック（ＰＢｍ）の最後のデータライン（ＤＬｍｎ）にプリチャージされる補助データ信号（Ｄａ）は次のｍ番目画素ブロック駆動の際に最後のデータライン（ＤＬｍｎ）に供給されるデータ信号が用いられる。続いて、ｍ番目サンプリングスイッチ部がｍ番目シフトレジスタのサンプリング制御信号によって駆動され、ｍ番目画素ブロックのデータラインにデータ信号（Ｄ１〜Ｄｎ）それぞれを充電する。その際、ｍ番目画素ブロックの最後のデータライン（ＤＬｍｎ）にはｍ＋１番目画素ブロックの駆動の際にプリチャージされた電圧と同一のデータ信号が充電される。
【００３７】
このように、本発明による液晶パネルの駆動部は、順方向または逆方向、即ち、両方向駆動の際にも現在画素ブロックと最も隣接した次の画素ブロックのデータラインがプリチャージされるようにすることで、各画素ブロックのエッジ部に位置する画素電極の電圧変動を最小化してブロック間の境界線不良を防止することができるようになる。
【００３８】
図４は、図３に示したプリチャージ部８０の詳細回路を示したものである。
【００３９】
図４に示したプリチャージ部８０は、補助データバス（Ｂａ）と共通接続された順方向サンプリングスイッチ（ＳＷｆ）及び逆方向サンプリングスイッチ（Ｓｗｂ）と、逆方向及び順方向サンプリングスイッチ（ＳＷｂ、ＳＷｆ）をそれぞれ制御するプリチャージ制御部７０を具備する。
【００４０】
順方向サンプリングスイッチ（ＳＷｆ）は、順方向駆動の際にプリチャージ制御部７０の制御に応答して補助データバス（Ｂａ）からの補助データ信号（Ｄａ）をサンプリングしてｍ＋１番目画素ブロック（ＰＢｍ＋１）の第１データライン（ＤＬ（ｍ＋１）１）にプリチャージする。逆方向サンプリングスイッチ（ＳＷｂ）は逆方向駆動の際にプリチャージ制御部７０の制御に応答して補助データバス（Ｂａ）からの補助データ信号（Ｄａ）をサンプリングしてｍ番目画素ブロックの第ｎデータライン（ＤＬｍｎ）にプリチャージする。
【００４１】
プリチャージ制御部７０は、ｍ番目及びｍ＋１番目シフトレジスタ（ＳＲｍ、ＳＲｍ＋１）のサンプリング制御信号と方向選択信号（ＤＳ）との論理演算で、逆方向及び順方向サンプリングスイッチをそれぞれ制御する。具体的に、プリチャージ制御部７０は、ｍ番目シフトレジスタ（ＳＲｍ）のサンプリング制御信号と方向選択信号（ＤＳ）とをＮＡＮＤ演算する第１ＮＡＤＡ演算機２２と、第１ＮＡＤＡ演算機２２の出力を反転させ順方向サンプリングスイッチ（ＳＷｆ）に供給する第１インバータ２４と、第２インバータ２６を通じて反転された方向選択信号（ＤＳ）とｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号とをＮＡＤＡ演算する第２ＮＡＤＡ演算機２８と、第２ＮＡＮＤ演算機２８の出力を反転させ逆方向サンプリングスイッチ（ＳＷｂ）に供給する第３インバータ２９と、を具備する。
【００４２】
まず、ｍ番目シフトレジスタ（ＳＲｍ）のサンプリング制御信号と方向選択信号（ＤＳ）が全部ハイ論理である順方向駆動を示す場合、第１ＮＡＮＤ演算機２２を通じて出力されたロー論理が第１インバータ２４を通じてハイ論理に反転されて順方向サンプリングスイッチ（ＳＷｆ）をターンオンさせる。これにより、ターンオンした順方向サンプリングスイッチ（ＳＷｆ）は、ｍ番目サンプリングスイッチ部（ＳＢｍ）と共にターンオンしてｍ番目画素ブロック（ＰＢｍ）が駆動されるとき、補助データバス（Ｂａ）からの補助データ信号（Ｄａ）をサンプリングしてｍ＋１番目画素ブロック（ＰＢｍ＋１）の第１データライン（ＤＬ（ｍ＋１）１）にプリチャージする。
【００４３】
反面、ｍ＋１番目シフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号がハイ論理であり方向選択信号（ＤＳ）がロー論理である逆方向駆動を示す場合、第２ＮＡＮＤ演算機２８には第２インバータ２６によってハイ論理に反転された方向選択信号（ＤＳ）とハイ論理のｍ＋１番目のシフトレジスタ（ＳＲｍ＋１）のサンプリング制御信号が入力される。これにより、第２ＮＡＮＤ演算機２８を通じて出力されたロー論理が第３インバータ２９を通じてハイ論理に反転されて逆方向サンプリングスイッチをターンオンさせる。従って、ターンオンした逆方向サンプリングスイッチ（ＳＷｂ）は、ｍ＋１番目サンプリングスイッチ部（ＳＢｍ＋１）と共にターンオンしてｍ＋１番目画素ブロックが駆動されるとき、補助データバス（Ｂａ）からの補助データ信号（Ｄａ）をサンプリングしてｍ番目画素ブロック（ＰＢｍ）の第ｎデータライン（ＤＬｍｎ）にプリチャージする。
【００４４】
以上、本発明の液晶パネルのデータ駆動方法及び装置を実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４５】
【図１】従来の液晶パネルのデータ駆動部を示した回路図である。
【図２】本発明の一実施形態による液晶パネルのデータ駆動部を示した回路図である。
【図３】本発明の他の実施形態による液晶パネルのデータ駆動部を示した回路図である。
【図４】図３に示したプリチャージ制御部の詳細回路図である。
【符号の説明】
【００４６】
１０、３０、５０    データ駆動部
１２、４２    画素電極
２０、４０    画像表示部
２２、２８    ＮＡＮＤ
２４、２６、２９    インバータ
７０    プリチャージ制御部
８０    プリチャージ部
ＳＲｍ、ＳＲｍ＋１    シフトレジスタ
ＳＢｍ、ＳＢｍ＋１    サンプリングスイッチ部
ＰＢｍ、ＰＢｍ＋１    画素ブロック
ＤＳ    方向選択信号
ＳＷｂ    逆方向サンプリングスイッチ
ＳＷｆ    順方向サンプリングスイッチ
【図１】
2007156473.tif 000003
【図２】
2007156473.tif 000004
【図３】
2007156473.tif 000005
【図４】
2007156473.tif 000006