(57)【要約】    【課題】画像処理装置において、ＤＤＲ−ＳＤＲＡＭを画像メモリとして採用した場合に、画像メモリへのアクセス時に、エラーが生じた場合に、そのエラー原因をすぐに判断でき、データ破壊等を防止して、画像データの処理の高速化をすることが望まれていた。    【解決手段】ＤＤＲ−ＳＤＲＡＭの記憶領域を、データ格納領域４１とテーブル格納領域４２とに分ける。テーブル格納領域４２のテーブル情報に、アクセスするデータ格納領域に記憶されているデータのヘッダー部分（期待値データ）を記憶させておく。モジュールは、アクセスしたデータ格納領域４１のデータと、期待値データとを比較して、正しく処理が行われているか否かを即座に判断できる。そして、もし両者が一致していなければ、ＣＰＵ１へ直ちに報告し、データ破壊を防止できる。【選択図】            図３
2007072932.tif 000002
【特許請求の範囲】
【請求項１】
ＤＤＲ−ＳＤＲＡＭの記憶領域を、データ格納領域とテーブル格納領域とに分け、
モジュールによってデータ格納領域をアクセスし、データをライト／リードしたい場合、
モジュールは、まず、テーブル格納領域をアクセスしてテーブル情報を読み出し、
モジュールは、テーブル情報からアクセスするデータ格納領域のアドレスおよびデータサイズを入手し、
モジュールは、入手したデータ格納領域のアドレスに対してアクセスする方法であって、
前記テーブル情報に、当該テーブル情報が指し示すテーブル格納領域のデータのヘッダー部分を示す期待値データを記憶させておき、
前記モジュールは、アクセスしたデータ格納領域のデータを取得後、前記テーブル情報から得た期待値データと比較し、処理継続の是非を判別することを特徴とする、ＤＤＲ−ＳＤＲＡＭのアクセス制御方法。
【請求項２】
前記モジュールは、ＡＳＩＣにセットされており、
前記モジュールには、前記テーブル格納領域を示すアドレスが予めセットされていて、起動により、自動的に前記テーブル格納領域のセットされたアドレスをアクセスすることを特徴とする、請求項１記載のＤＤＲ−ＳＤＲＡＭのアクセス制御方法。
【請求項３】
前記ＤＤＲ−ＳＤＲＡＭを画像データ記憶用メモリとして用い、
前記アクセス制御方法が画像データ処理時に使用されることを特徴とする、請求項１または２記載の方法を採用した画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＤＲ−ＳＤＲＡＭのアクセス制御方法およびそのアクセス制御方法が採用された画像処理装置に関する。
【背景技術】
【０００２】
読み取った画像データに種々の処理をし、複写画像を出力する画像処理装置として、デジタルカラー複写機が公知である。かかるデジタルカラー複写機では、処理すべき画像データ量が多く、処理の高速化が必要である。
画像データの処理の高速化を実現するため、近年のデジタルカラー複写機には、画像データのメモリとして、ＤＤＲ−ＳＤＲＡＭが採用されている。ＤＤＲ−ＳＤＲＡＭとは、「Double Data Rate Synchronous Dynamic Random-Access Memory 」の略称であり、ＳＤＲＡＭの改良版である。ＤＤＲ−ＳＤＲＡＭは、クロックの立ち上がりと立ち下がりの両方のタイミングを使うことで、従来の２倍の転送速度を実現したメモリである。従来のＳＤＲＡＭが、１クロックで１つのデータを転送するのに対し、ＤＤＲ−ＳＤＲＡＭは、２つのデータ転送ができる。たとえば、メモリバスが１００ＭＨｚで動作しているときは、従来のＳＤＲＡＭが２００ＭＨｚで動作しているときとほぼ同じ転送速度になる。
【０００３】
ＤＤＲ−ＳＤＲＡＭのアクセスは、画像処理装置では、専用のＡＳＩＣ（Application Specific Integrated Circuit ：注文設計による特定用途向けのＩＣ）により行われる。画像処理装置において、ＤＤＲ−ＳＤＲＡＭを画像メモリとして採用した場合、ＡＳＩＣのモジュールによって、ＤＤＲ−ＳＤＲＡＭのアクセスおよびデータ処理が適正にできれば、画像処理装置全体の制御を管理するＣＰＵのＡＳＩＣへの介在が少なくなり、処理の高速化が実現できる。
【０００４】
なお、データの転送自体の高速化の方法としては、たとえば特許文献１に記載のパケット転送方法が存在する。
【特許文献１】特開２００３−２８９３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
画像処理装置において、ＤＤＲ−ＳＤＲＡＭを画像メモリとして採用した場合に、画像メモリへのアクセスの高速化や画像メモリから読み出した画像データの処理の高速化および適正化には、改善の余地が十分にあった。
この発明は、ＡＳＩＣのモジュールによるＤＤＲ−ＳＤＲＡＭへのアクセス処理の方法の改良を提案するものである。
【０００６】
この発明は、ＤＤＲ−ＳＤＲＡＭを画像メモリとして採用した場合に、ＣＰＵの介在を少なくして、ＡＳＩＣによりＤＤＲ−ＳＤＲＡＭのアクセス制御を行い、画像データを高速で適切に処理できる方法を提供することを主たる目的とする。
また、この発明は、ＤＤＲ−ＳＤＲＡＭにおける記憶領域から無駄な領域を少なくして、有効利用を図ることのできるアクセス制御方法を提供することを他の目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、ＤＤＲ−ＳＤＲＡＭの記憶領域を、データ格納領域とテーブル格納領域とに分け、モジュールによってデータ格納領域をアクセスし、データをライト／リードしたい場合、モジュールは、まず、テーブル格納領域をアクセスしてテーブル情報を読み出し、モジュールは、テーブル情報からアクセスするデータ格納領域のアドレスおよびデータサイズを入手し、モジュールは、入手したデータ格納領域のアドレスに対してアクセスする方法であって、前記テーブル情報に、当該テーブル情報が指し示すテーブル格納領域のデータのヘッダー部分を示す期待値データを記憶させておき、
前記モジュールは、アクセスしたデータ格納領域のデータを取得後、前記テーブル情報から得た期待値データと比較し、処理継続の是非を判別することを特徴とする、ＤＤＲ−ＳＤＲＡＭのアクセス制御方法である。
【０００８】
請求項２記載の発明は、前記モジュールは、ＡＳＩＣにセットされており、前記モジュールには、前記テーブル格納領域を示すアドレスが予めセットされていて、起動により、自動的に前記テーブル格納領域のセットされたアドレスをアクセスすることを特徴とする、請求項１記載のＤＤＲ−ＳＤＲＡＭのアクセス制御方法である。
請求項３記載の発明は、前記ＤＤＲ−ＳＤＲＡＭを画像データ記憶用メモリとして用い、前記アクセス制御方法が画像データ処理時に使用されることを特徴とする、請求項１または２記載の方法を採用した画像処理装置である。
【発明の効果】
【０００９】
この発明によれば、テーブル格納領域のテーブル情報には、当該テーブルが指し示す領域にあるデータのヘッダー部分（最初の数バイト分、以下、これを「期待値データ」と称する。）が記憶されている。
通常、ＤＤＲ−ＳＤＲＡＭへのアクセスは、バースト（２５６ｂｉｔ）単位であるため、１バースト分のテーブルの記憶領域の全てが使用されているわけではなく、未使用の領域（Ｕｓｅｒ  ｂｉｔ）が存在するのが普通である。この未使用の領域を利用して、この発明では、テーブルが指し示す領域にあるデータのヘッダー部分（期待値データ）が記憶されている。
【００１０】
モジュールは、テーブル情報に従ってデータ格納領域の特定アドレスをアクセスする。アクセスした後のデータ処理がおかしい場合に、テーブル情報が間違っているのか、アクセスした領域のデータが間違っているのかが切り分けられない。そこで、テーブルの空き領域に、当該テーブルが指し示す領域にあるデータのヘッダー部分（期待値データ）を記憶させておくことにより、データ格納領域へのアクセス時に、その領域に記憶されているデータと、期待値データとを比較することにより、テーブルの設定間違いか、記憶されているデータの誤りかが、判別できる。また、データと期待値データとが一致していなければ、ＣＰＵに通知する構成を持つことも可能である。
【００１１】
この発明によれば、テーブルの設定が間違いか、データが間違いかがすぐに判断できる。また、データ格納領域へのアクセスが正しくなかった場合に、ＣＰＵに通知することによって、余分なアクセスや当該データ格納領域のデータ破壊を防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下には、図面を参照して、この発明の具体的な実施形態について説明をする。
図１は、この発明の一実施形態に係る画像処理装置の制御回路の構成を示す簡易なブロック図である。図１を参照して、画像処理装置には、ＣＰＵ１、スキャナ２、画像形成エンジン３、画像データ記憶用メモリとしてのＤＤＲ−ＳＤＲＡＭ４、およびＡＳＩＣ５が備えられている。
【００１３】
ＤＤＲ−ＳＤＲＡＭ４の記憶領域は、データ格納領域４１およびテーブル格納領域４２に区画されている。ＡＳＩＣ５がデータ格納領域４１にデータをライト／リードしたい場合は、まず、テーブル格納領域４２に準備されたテーブルの情報を読むことにより、テーブル格納領域４１内のアクセスするアドレスや、データサイズ等がわかる構成とされている。
【００１４】
図２に、テーブル格納領域４２に記憶されているテーブル４２Ａの一例を示す。ＤＤＲ−ＳＤＲＡＭ４へのアクセスは、バースト（２５６ｂｉｔ）単位であるため、１つのテーブル４２Ａは、基本的には３２ｂｉｔ×８の容量により構成されている。そして、このテーブル４２Ａには、リードするときの開始アドレスである「Ｓｏｕｒｃｅ  Ａｄｄｒｅｓｓ」、ライトするときの開始アドレスである「Ｄｅｓｔｉｎａｔｉｏｎ  Ａｄｄｒｅｓｓ」、データサイズを表わす「Ｓｉｚｅ」、テーブルのアドレスを表わす「Ｎｅｘｔ  Ｄｅｃｒｉｐｔｏｒ  Ａｄｄｒｅｓｓ」（このテーブルのアドレスは、データがデータ格納領域に分散して記憶されている場合に、そのデータを読み出すために必要な次のテーブルを知らせるためのアドレスである。）、制御情報が記憶された「Ｃｏｎｔｒｏｌ」（この制御情報とは、次のテーブルがあるか否か、テーブルを使い終わったときに、ＣＰＵに報告をするか否かといった情報である。）、予備領域として予約された「Ｒｅｓｅｒｖｅｄ」等が含まれている。
【００１５】
テーブル４２Ａには、以上の情報が記憶されているが、テーブル４２Ａには、これら情報記憶に使用している領域以外に、未使用領域（Ｕｓｅｒ  ｂｉｔ）が存在する。Ｕｓｅｒ  ｂｉｔは、テーブル４２Ａをアクセスするときに、使用することがなくてもアクセスする必要があり、いわば、ＤＤＲ−ＳＤＲＡＭ４の領域を無駄使いしていることになる。  そこで、この実施形態では、テーブル４２Ａにおける未使用領域、すなわちＵｓｅｒ  ｂｉｔを有効活用し、当該テーブルが指し示すデータ格納領域にあるデータのヘッダー部分（以下「期待値データ」という）を記憶させておく。それにより、モジュールは、アクセスしたデータ格納領域のデータが誤りであるか、テーブル設定が誤りであるかを判別できる。
【００１６】
図１に戻って、ＡＳＩＣ５には、多数のモジュール（独立して扱えるソフトウェアやハードウェアのまとまり）がセットされている。このモジュールが、ＤＤＲ−ＳＤＲＡＭ４のテーブル格納領域４２を、まずリードアクセスするのであるが、テーブル４２Ａは、アクセスするモジュール専用のもので、他のモジュールと使い回すことはない。つまり、同時に同一領域への複数アクセスは発生しない。そのため、モジュールからアクセスされるテーブル４２Ａに、そのモジュール専用のデータを格納しておき、アクセス時にその専用データをモジュールに受け渡すようにすれば、モジュールがセットされたＡＳＩＣ５に対し、たとえばＣＰＵ１が制御コマンドを与えるためにアクセスする回数を減らすことができる。また、テーブル４２Ａの未使用領域を有効に活用することができる。
【００１７】
図３は、ＡＳＩＣ５にセットされたモジュールとＤＤＲ−ＳＤＲＡＭ４との間の動作を表わすフローチャートである。図３の流れに従って、図１におけるＡＳＩＣ５によるＤＤＲ−ＳＤＲＡＭ４のアクセス制御の動作について説明をする。
ＣＰＵ１は、ＤＤＲ−ＳＤＲＡＭ４のデータ格納領域４１に処理するデータをセットする（ステップＳ１）。また、データ格納領域４１におけるデータのアドレス、サイズを指し示したテーブルを、テーブル格納領域４２にセットする。このとき、テーブル４２Ａ内の空き領域（Ｕｓｅｒ  ｂｉｔ）に期待値データをセットしておく（ステップＳ２）。
【００１８】
次いで、これから起動させるＡＳＩＣ５内のモジュール（Ａとする）に、テーブル格納領域４２を指し示すアドレスをセットする（ステップＳ３）。
そして、ＡＳＩＣ５のモジュールＡを起動させると、モジュールＡは自動的にテーブル格納領域４２にアクセスし、テーブル４２Ａのデータを取得する。このとき、同時に、テーブル４２Ａ内の期待値データも取得している（ステップＳ４）。
【００１９】
そして、取得したテーブル４２Ａのデータより、データ格納領域のアドレスおよびデータサイズを知ることができるので、モジュールＡは、データ格納領域４１をアクセスし、処理データを読み出す（ステップＳ５）。
そして、データ格納領域４１から読み出した処理データと、ステップＳ４で取得した期待値データとを比較し、両者が一致していれば、通常の処理へ進む。しかし、両者が一致していなければ、テーブルの設定間違いか、またはアクセスしたデータが間違いであるかのいずれかであるから、それをＣＰＵ１へ通知する（ステップＳ６）。
【００２０】
以上により、テーブルの設定間違いか、記憶されたデータの間違いかが、すぐに判断できる。また、アクセス領域が正しくなかった場合に、ＣＰＵ１に通知することによって、余分なアクセスや当該アクセス領域のデータ破壊を防止することができる。
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【００２１】
【図１】この発明の一実施形態に係る画像処理装置の制御回路の概略構成ブロック図である。
【図２】ＤＤＲ−ＳＤＲＡＭのテーブル格納領域４２にセットされたテーブル４２Ａの一例を示す図である。
【図３】ＤＤＲ−ＳＤＲＡＭ４のアクセス制御方法の内容を示すフローチャートである。
【符号の説明】
【００２２】
４    ＤＤＲ−ＳＤＲＡＭ
５    ＡＳＩＣ
４１    データ格納領域
４２    テーブル格納領域
４２Ａ    テーブル
【図１】
2007072932.tif 000003
【図２】
2007072932.tif 000004
【図３】
2007072932.tif 000005