(57)【要約】      （修正有）【課題】  ＣＭＯＳトランジスタ半導体集積回路の開発段階において、ダイナミックゲートのフローティング回路の抽出を行うことができ、効率的なＣＭＯＳトランジスタ半導体集積回路装置の開発を可能にするＣＭＯＳトランジスタ半導体集積回路におけるダイナミックゲートのフローティング回路の抽出方法を提供する。【解決手段】  ＣＭＯＳトランジスタ半導体集積回路装置１のＣＭＯＳトランジスタ半導体集積回路装置のｓｃｈｅｍａｔｉｃ回路データ、ネットデータ又はレイアウトデータから得られる電源及びグランドの端子、配線情報を記憶しておき、この記憶した配線情報に基づいて、２つ以上のトランジスタの各ソース及び各ドレインが各ソース同士と各ドレイン同士が接続されておりかつ、電源及びグランドが接続されていない回路であれば、ダイナミックゲートで構成されたフローティング回路として認識することができる。【選択図】  図２
2007072634.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳトランジスタ半導体集積回路装置のフローティング回路抽出方法であって、
前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報を取得する回路情報取得ステップと、
前記回路情報から、２つ以上のトランジスタの各ソース同士と各ドレイン同士が接続されているかを判定する接続判定ステップと、
前記接続判定ステップにより、前記各ソース同士と各ドレイン同士が接続されていると判定され、電源又はグランドに接続していない場合に、前記２つ以上のトランジスタの各ソース同士と各ドレイン同士の接続点において、他のトランジスタのドレインからの信号配線が接続されているかを判定するステップと、
を備え、
前記２つ以上のトランジスタの前記各ソース同士と各ドレイン同士の接続点において、前記他のトランジスタのドレインからの信号配線が接続されていないと判断された場合に、結合された前記２つ以上のトランジスタは、フローティング状態のダイナミックゲートであると判定されることを特徴とするダイナミックゲートのフローティング回路抽出方法。
【請求項２】
前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報がｓｃｈｅｍａｔｉｃ回路データであることを特徴とする請求項１に記載のダイナミックゲートのフローティング回路抽出方法。
【請求項３】
前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報が、ＣＭＯＳトランジスタ半導体集積回路装置のネットリストデータであることを特徴とする請求項１に記載のダイナミックゲートのフローティング回路抽出方法。
【請求項４】
前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報が、ＣＭＯＳトランジスタ半導体集積回路装置のレイアウトデータであることを特徴とする請求項１に記載のダイナミックゲートのフローティング回路抽出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳトランジスタ半導体集積回路装置におけるダイナミックゲートのフローティング回路抽出方法に関する。
【背景技術】
【０００２】
ＣＭＯＳトランジスタ半導体集積回路装置にフローティングゲート回路が存在すると、ＣＭＯＳ回路においては貫通電流が流れてしまうことや、ファンクション動作において誤動作を引き起こす原因となるため、ＣＭＯＳトランジスタ半導体集積回路装置におけるフローティングゲート回路の抽出は、非常に重要な事項である。そして、フローティングゲート回路を抽出した後に、このフローティングゲート回路に対して対策が施される。
【０００３】
従来、ＣＭＯＳトランジスタ半導体集積回路装置のフローティングゲート回路情報の抽出は、様々な手法により行われてきた。
【０００４】
半導体集積回路の開発フローと従来のフローティングゲート回路の抽出に一般的に使用する支援ツールとの関連性について、以下に簡単に説明する。
【０００５】
まず、半導体集積回路の開発フローについて記述する。
半導体集積回路の開発には、最初に電気回路の回路設計が行われる。その設計された電気回路は、回路入力支援ツールに入力される。この回路入力支援ツールには、基本的な回路検証として、オープン、ショートチェックを行う機能が配備されている。この検証は、電気回路が入力された後に行われ、入力した電気回路に対して、オープン、ショート等の問題があるか否かが確認される。ここで構築された電気回路は、ｓｃｈｅｍａｔｉｃ回路データと呼ばれている。
【０００６】
その後、回路入力支援ツールにて得られた上記ｓｃｈｅｍａｔｉｃ回路データを電気回路の動作検証を行う為にネットリストデータに変換した後、回路動作検証支援ツールにて動作確認が行われる。
この動作確認の際、回路動作検証支援ツールにもオープン、ショートチェックを行う機能が配備されている。
動作確認された電気回路を半導体集積回路装置のマスクパターンに置き換える為に、レイアウト設計支援ツールを用いて行う。そのマスクパターンに置き換えられたレイアウトデータをレイアウト検証支援ツールにて上記ネットリストデータとの一致検証を行う。この時においてもオープン、ショートチェックを行う機能が配備されている。この一連のフローの中にいくつものオープン、ショートチェックを行う機能が設けられている。
【０００７】
次に、この半導体集積回路装置の開発フローにおけるオープン、ショートチェックの従来例を示す。
例えば、ＣＭＯＳトランジスタ半導体集積回路装置の回路入力検証段階においては、ＣＭＯＳトランジスタ半導体集積回路装置にオープンゲート回路（フローティングゲート回路）があれば、警告を発し、回路入力者にその旨のメッセージを伝達することができる回路入力の是非を検証する半導体集積回路装置の回路入力支援ツールがある。
【０００８】
また、ＣＭＯＳトランジスタ半導体集積回路装置の回路動作検証段階においては、ＣＭＯＳトランジスタ集積回路装置にフローティングゲート回路があれば、警告を発し、回路入力者に伝達することができるＣＭＯＳトランジスタ半導体集積回路装置の回路動作検証支援ツールがある。
【０００９】
この他、ＣＭＯＳトランジスタ半導体集積回路装置のレイアウト設計回路（マスクデータ）に対するＣＭＯＳトランジスタ半導体集積回路装置のレイアウトデータとｓｃｈｅｍａｔｉｃ回路データとの一致検証において、電源へのパスが存在しない配線が存在する場合、警告を発し、回路入力者に伝達することができるＣＭＯＳトランジスタ半導体集積回路装置のレイアウト検証支援ツール等がある。
【００１０】
上記レイアウト検証支援ツールは、Ｍｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社製のＣａｌｉｂｒｅ「登録商標」で用いられているものである。
【００１１】
次に、従来技術のフローティングゲート回路の抽出方法について、下記記載の特許文献を用いて説明する
【００１２】
「特許文献１」では、全デバイスの接続情報を抽出し、トランジスタの入力、出力のオープン検証を行った後、トランジスタ以外のデバイスに接続されているものについては、そのデバイスの先を検証してさらにそのオープン検証を行う技術やトランジスタの出力ノードが、他のトランジスタのゲートに接続されていない場合に、そのトランジスタの先の接続を検証してオープン検証を行う技術が開示されている。
【００１３】
さらに、「特許文献２」では、オープン検証処理の際、ネット番号を基準にして等電位点データを昇順ソートする。次に、同一ネットについて複数の等電位グループ番号があるか否かを判定し、オープンの検証を行う。この際、同一ネットについて複数の等電位グループ番号があった場合、そのネットはオープンであると判定できる。
【００１４】
そして、そのデータをストックすることにより、フローティングゲート回路の抽出を行っている。
【００１５】
「特許文献３」では、ＣＭＯＳトランジスタ半導体集積回路装置が開発試作完了後におけるフローティングゲート回路の有無の確認として、半導体集積回路装置に対して、プローブから電磁界を照射し、オープンゲート又はゲート電位を活性化することで電源電流変動などのＣＭＯＳトランジスタ半導体集積回路装置内の電気的な特性変動を検出し、不良の有無を検出することでフローティングゲート回路の有無の検出を行っている。
【特許文献１】特開平６−１３１４１６号公報
【特許文献２】特開平４−３３１７０号公報
【特許文献３】特開２００４−１５０８４０公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述したように、ＣＭＯＳトランジスタ半導体集積回路装置の開発段階では、通常のフローティングゲート回路の抽出及びフローティングゲート回路の検出、所謂、ＣＭＯＳトランジスタ半導体集積回路装置の回路におけるオープンチェックや出力が他の出力と接続情報を持っているショート問題のチェックは、行われてきたが、このダイナミックゲートのフローティング回路を開発段階から抽出することは、従来の抽出方法では、以下の点で、ダイナミックゲートのフローティング回路の抽出は、困難であった。
【００１７】
すなわち、従来のフローティング回路の抽出では、ＣＭＯＳトランジスタ半導体集積回路装置の回路情報においては、ソース、ゲート及びドレインの各端子に結線情報が存在すれば、各端子がオープンではないと判断される。
【００１８】
しかし、ＣＭＯＳトランジスタ半導体集積回路装置おいて、トランスファーゲートで構成された回路を用いている場合（後記する図１に示すトランスファーゲート１）、ダイナミックな動作では仮想ゲートがフローティング状態になる場合があるにもかかわらず、オープンでないと判断されてしまうことになる。従って、ダイナミックゲートのフローティング回路では実質、各端子に結線情報が存在するため、オープンと判断することはできない場合がある。
【００１９】
また、開発試作完了後には、上記記載の「特許文献３」に開示された様な方法によりダイナミックゲートのフローティング回路の存在を確認することができるが、ダイナミックゲートのフローティング回路箇所を特定することは困難である。
【００２０】
その上、ダイナミックゲートのフローティング回路箇所を特定することができても、開発の後戻りを余儀なくされ、大幅な開発期間の遅れ及び多大な開発コストが発生する。
【００２１】
以上説明したように、ＣＭＯＳトランジスタ半導体集積回路装置の開発段階からダイナミックゲートのフローティング回路の抽出が行われないため、開発試作完了後の動作確認にて誤動作問題が発覚し、ダイナミックゲートのフローティング回路箇所の発見が困難を極め、発見後も回路設計まで後戻りを行うので開発に多大な時間を要し、多大な開発コストが発生していた。
【００２２】
そこで、本発明は、上記従来の問題点に鑑み、ＣＭＯＳトランジスタ半導体集積回路の開発段階において、ダイナミックゲートのフローティング回路の抽出を行うことができ、効率的なＣＭＯＳトランジスタ半導体集積回路装置の開発を可能にするＣＭＯＳトランジスタ半導体集積回路におけるダイナミックゲートのフローティング回路の抽出方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を達成させる為、本発明に係る半導体集積回路装置におけるフローティング回路の抽出方法は、以下の特徴を備えている。
【００２４】
本発明に係るダイナミックゲートのフローティング回路の抽出方法は、ＣＭＯＳトランジスタ半導体集積回路装置のフローティング回路抽出方法であって、前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報を取得する回路情報取得ステップと、前記回路情報から、２つ以上のトランジスタの各ソース同士と各ドレイン同士が接続されているかを判定する接続判定ステップと、前記接続判定ステップにより、前記各ソース同士と各ドレイン同士が接続されていると判定され、電源又はグランドに接続していない場合に、前記２つ以上のトランジスタの各ソース同士と各ドレイン同士の接続点において、他のトランジスタのドレインからの信号配線が接続されているかを判定するステップと、を備え、前記２つ以上のトランジスタの前記各ソース同士と各ドレイン同士の接続点において、前記他のトランジスタのドレインからの信号配線が接続されていないと判断された場合に、結合された前記２つ以上のトランジスタは、フローティング状態のダイナミックゲートであると判定されることを特徴とする。
【００２５】
また、本発明に係るダイナミックゲートのフローティング回路の抽出方法は、前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報がｓｃｈｅｍａｔｉｃ回路データであることを特徴とする。
【００２６】
また、本発明に係るダイナミックゲートのフローティング回路の抽出方法は、前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報が、ＣＭＯＳトランジスタ半導体集積回路装置のネットリストデータであることを特徴とする。
【００２７】
また、本発明に係るダイナミックゲートのフローティング回路の抽出方法は、前記ＣＭＯＳトランジスタ半導体集積回路装置の回路情報が、ＣＭＯＳトランジスタ半導体集積回路装置のレイアウトデータであることを特徴とする。
【発明の効果】
【００２８】
以上説明したように、本発明に係る半導体集積回路装置におけるフローティング回路の抽出方法によれば、上述した各支援ツールによる回路データの検証において、各種ＣＭＯＳトランジスタ半導体集積回路装置の回路データからダイナミックゲートのフローティング回路の抽出を行い、ダイナミックゲートのフローティング回路箇所が特定できるため、後戻りの無い、効率的なＣＭＯＳトランジスタ半導体集積回路装置の開発を行うことが可能である。
【発明を実施するための最良の形態】
【００２９】
以下に、本発明に係る半導体装置抽出方法の実施形態について、図面を参照して詳細に説明する。
【００３０】
図１は、検証されるＣＭＯＳトランジスタ半導体集積回路装置の回路構成の例を示す回路図である。
【００３１】
図２は、ダイナミックゲートのフローティングゲート回路箇所の抽出フローを示すフローチャートである。
【００３２】
まず、本発明に係る半導体集積回路装置におけるフローティング回路の抽出方法の基本概念について、概略説明する。
【００３３】
図１に示すＣＭＯＳトランジスタ半導体集積回路装置１のダイナミックゲートのフローティング回路２となる箇所を下記抽出方法により、抽出する。
【００３４】
上述したＣＭＯＳトランジスタ半導体集積回路装置の開発において使用される各支援ツールによって生成されるデータ、すなわち、回路入力支援ツールにて構築されるｓｃｈｅｍａｔｉｃ回路データ、このｓｃｈｅｍａｔｉｃ回路データを回路動作検証支援ツールにて動作検証を行う為に変換したネットリストデータ又はレイアウト検証支援ツールに用いるレイアウトデータから得られる電源及びグランドの端子、配線情報を記憶しておき、この記憶した配線情報に基づいて、２つ以上のトランジスタの各ソース及び各ドレインが各ソース同士と各ドレイン同士が接続されておりかつ、電源及びグランドが接続されていない回路であれば、トランスファーゲート（ダイナミックゲート）で構成された回路として認識することができる。
【００３５】
この認識された情報をストックしておき、その回路のソース又はドレインに別回路のトランジスタのドレインから出力された信号配線が接続されていなければ、ＣＭＯＳトランジスタの半導体集積回路装置の回路におけるダイナミックな動作において仮想ゲートがフローティング状態になるのでダイナミックゲートのフローティング回路であると認識することができる。
【００３６】
この認識されたダイナミックゲートのフローティング回路の情報を記憶し、各支援ツールにおける検証時にダイナミックゲートのフローティング回路と認識した情報を回路入力
支援ツールにてｓｃｈｅｍａｔｉｃ回路及び回路動作検証支援ツールにてネットデータ情報またはレイアウト検証支援ツールにてレイアウト回路上に警告として検証者に伝達することで開発段階からダイナミックゲートのフローティング回路を抽出することができ、効率的なＣＭＯＳトランジスタ半導体集積回路装置の開発を行うことができる。
【００３７】
次に、図２に示すフローチャートに基づいて本発明に係る半導体集積回路装置におけるフローティング回路の抽出方法の処理フローについて説明する。
【００３８】
まず、図２に示すように、図１に示すＣＭＯＳトランジスタ半導体集積回路装置１の回路図情報を回路エントリーツール、回路シュミレーションツール又は回路検証ツール等に読み込み、電源及びグランドの端子情報及び配線情報を記憶する（ステップＳ１０）。
【００３９】
そして、ＣＭＯＳトランジスタ半導体集積回路装置１の回路図情報において、２つ以上のトランジスタの各ソース及び各ドレインの接続において各ソース同士と各ドレイン同士が接続されているか否かを判断する（ステップＳ１１）。
【００４０】
このＣＭＯＳトランジスタ半導体集積回路装置１の回路図情報において各ソース同士と各ドレイン同士が接続されていなければ（ステップＳ１１；ＮＯ）、従来通りのオープン・ショートチェックを行う（ステップＳ１２）。
【００４１】
ＣＭＯＳトランジスタ半導体集積回路装置１において各ソース同士と各ドレイン同士の接続が行われていれば（ステップＳ１１；ＹＥＳ）、電源及びグランドが接続されているか否かを判定する（ステップＳ１３）。
【００４２】
電源及びグランドが接続されていれば（ステップＳ１３；ＹＥＳ）、従来通りのオープン・ショートチェックを行う（ステップＳ１２）。電源及びグランドが接続されていなければ（ステップＳ１３；ＮＯ）、トランスファーゲートで構成された回路として記憶する（ステップＳ１４）。ソース又はドレインに別回路のトランジスタのドレインから出力された信号配線がトランスファーゲートで構成された回路に接続されているか否かを判定する（ステップＳ１５）。
【００４３】
その出力信号配線が接続されていれば（ステップＳ１５；ＮＯ）、従来通りのオープン・ショートチェックを行う（ステップＳ１２）。その出力信号配線が接続されていなければ（ステップＳ１５；ＮＯ）、ダイナミックゲートのフローティング回路として記憶する（ステップＳ１６）。その後、ＣＭＯＳトランジスタ半導体集積回路装置１の回路検証者にダイナミックゲートのフローティング回路があることを警告する（ステップＳ１７）。
【００４４】
以上説明したように、回路入力支援ツール、回路動作検証支援ツール又はレイアウト
検証支援ツール等に読み込んだ際、開発段階からダイナミックゲートのフローティング回路を抽出することができ、効率的なＣＭＯＳトランジスタ半導体集積回路装置の開発を行うことができる。
【００４５】
以上、本発明の実施形態について説明したが、本発明の半導体集積回路装置は、上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々の変更を加え得ることは勿論である。
【図面の簡単な説明】
【００４６】
【図１】ＣＭＯＳトランジスタ半導体集積回路装置におけるダイナミックゲートのフローティング回路箇所抽出するための回路図の例である。
【図２】ダイナミックゲートのフローティングゲート回路箇所の抽出処理フローを示すフローチャートである。
【符号の説明】
【００４７】
１  ＣＭＯＳトランジスタ半導体集積回路装置
２  ダイナミックゲートのフローティング回路
【図１】
2007072634.tif 000003
【図２】
2007072634.tif 000004