(57)【要約】【課題】半導体素子の反りを低減し、ピックアップする際に半導体素子上部へのダメージを軽減して、半導体素子を破壊することなく搭載する。【解決手段】ジグ本体１１の下端面に凹部１２と、凹部１２を形成する側壁部１３と、側壁部１３の下端面１４に傾斜部１５、および相対する一組の傾斜部１５の上端側で下端面１４より所定の高さの位置に平坦部１６を設ける。また、平坦部１６の相対位置に少なくとも一組の吸着孔１７を設け、この吸着孔１７はジグ本体１１の上端側から下端側の平坦部１６まで貫通形成され、かつ吸引装置に連通される。さらに、平坦部１６表面に配置した吸着孔１７以外の部分には平坦な弾性体１８を設ける。吸着孔１７を半導体チップ４０の端部を吸着する位置に設けることで反りを軽減し、ボイドの発生を防ぐと共に、弾性体１８により半導体チップ４０上面へのダメージを軽減する。【選択図】図１
2007149735.tif 000002
【特許請求の範囲】
【請求項１】
ジグ本体の下端面に設けた凹部と、前記凹部を形成する側壁部と、前記側壁部の下端面に設けた傾斜部と、前記傾斜部の上端側に設けた平坦部と、前記平坦部に設けた少なくとも一対の吸着孔とを備えたことを特徴とする半導体素子用ピックアップジグ。
【請求項２】
前記平坦部に弾性体を設けたことを特徴とする請求項１記載の半導体素子用ピックアップジグ。
【請求項３】
前記ジグ本体を貫通した吸着孔の上端側に吸引管を設けたことを特徴とする請求項１記載の半導体素子用ピックアップジグ。
【請求項４】
下端面に凹部を設け、側面部に吸着孔となる溝を形成したジグ本体の内形となる第１構成部品を製造する工程と、下端面に傾斜部を形成した前記ジグ本体の外形となる第２構成部品を製造する工程と、前記第１構成部品と前記第２構成部品を嵌め合わせる工程とを有することを特徴とする半導体素子用ピックアップジグの製造方法。
【請求項５】
ジグ本体の下端面に凹部、前記凹部を形成する側壁部、前記側壁部の下端面に傾斜部および前記傾斜部の上端側に平坦部を設けて前記ジグ本体を製造する工程と、前記平坦部から前記ジグ本体の上部方向に向け斜めに貫通した吸着孔を設ける工程とを有することを特徴とする半導体素子用ピックアップジグの製造方法。
【請求項６】
ジグ本体の下端面に凹部、前記凹部を形成する側壁部、前記側壁部の下端面に傾斜部および前記傾斜部の上端側に平坦部を設けて前記ジグ本体を製造する工程と、前記平坦部から前記ジグ本体の上部方向に向け貫通した吸着孔を設ける工程と、前記ジグ本体の上端側の吸着孔に吸引管を設ける工程とを有することを特徴とする半導体素子用ピックアップジグの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造プロセスにおけるダイボンディング工程で使用される半導体素子のピックアップジグに係り、特に、層間絶縁膜である例えば比誘電率が４．０以下の非常にもろいｌｏｗ−ｋ膜（低誘電体膜）を使用した薄型半導体素子の固定に好適な半導体素子用ピックアップジグおよびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置製造プロセスにおけるダイボンディング工程は、ダイシングされたウェハから半導体素子であるチップ（以下、半導体チップという）をピックアップし、インターポーザ上に搭載する工程である。
【０００３】
図７（ａ）〜（ｅ）はダイボンディング工程を示した図である。まず、ディスペンサー５０によってインターポーザ２４にペースト５１を塗布し、このペースト５１を塗布したインターポーザ２４を搬送する（図７（ａ）参照）。
【０００４】
固定したウェハ５３を半導体素子用ピックアップジグ（以下、単にピックアップジグという）１によりピックアップする（図７（ｂ）参照）。これを詳しく表した断面図の図７（ｃ）に示すように、ステージ５６に設けた突き上げピン５５により半導体チップ４０を突き上げて、ダイシングシート５４から半導体チップ４０を剥離させピックアップジグ１によってピックアップを行う。
【０００５】
次に、ピックアップジグ１によりピックアップした半導体チップ４０をインターポーザ２４に搭載し（図７（ｄ）参照）、最後に、半導体チップ４０を搭載したインターポーザ２４を炉にいれて硬化させる（図７（ｅ）参照）。
【０００６】
前述したように従来、半導体装置製造プロセスにおけるダイボンディング工程では、インターポーザ２４や半導体チップ４０上の所定の固定面に接着剤（ペースト）を介して半導体チップ４０を固定するために、ピックアップジグ１が用いられている。このような、ピックアップジグ１の材質は真ちゅうからなり、角錐コレットや２面コレットやラバーコレットと呼ばれるものがある。このピックアップジグ１の角錐コレットや２面コレットなどは、コレット下端面に凹部を有したもので、この凹部を区画形成する側壁部の下端面は、コレット底面から見て矩形の各辺部をなす４面または２面からなっている。また、ラバーコレットは保持部とその下端面にラバーを有し、そのラバー下端面は平面となっている。
【０００７】
例えば、２面コレット２０は２面、すなわち図８（ａ）に示すように下端面２１のそれぞれが内側に傾いた傾斜部２３を設けていて、半導体チップ４０をピックアップする際に、これらの下端面２１の傾斜部２３を半導体チップ４０の上方の４辺のうち少なくとも対向する２辺に線接触させる。
【０００８】
また、ラバーコレット３０は図８（ｂ）に示すように軸部３１の下端面にラバー３２を有し、ラバー３２の下端面３３が平面状に形成されたものであり、半導体チップ４０をピックアップする際には、これら下端面３３を上方から半導体チップ４０の上面に面接触させる。
【特許文献１】特開平８−１５３７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図８（ａ）に示した２面コレット２０においては、これを用いて半導体チップ４０をピックアップした際、半導体チップ４０を固定するための吸着孔２２の吸着力によって、半導体チップ４０の反りが発生してしまう。
【００１０】
一般の半導体チップ４０では、このようなピックアップする際の吸着孔２２の吸着力によるチップ反りは発生しないものの、半導体チップ４０の薄膜化に伴ってチップ反りが発生し、層間絶縁膜であるｌｏｗ−ｋ膜の破断など、欠陥を招いてしまう。
【００１１】
さらに、半導体チップ４０の反りに伴い半導体チップ４０をインターポーザ２４に搭載する際、ボイド２５の発生の原因となる。
【００１２】
一方、図８（ｂ）に示したラバーコレット３０では、ラバー３２の下端面３３が半導体チップ４０の上面を面接触するため、ＰＯＥ（印刷有機電子回路）などの表面が脆弱な半導体チップ４０の場合、表面への接触によるダメージによって半導体チップ４０が破壊され半導体として正しく動作しなくなることが懸念される。
【００１３】
本発明は、前記従来技術の問題を解決することに指向するものであり、半導体素子の反りを低減すると共に、ピックアップする際に半導体素子上部へのダメージを軽減して、半導体素子を破壊することなく搭載できる半導体素子用ピックアップジグおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、本発明に係る請求項１に記載した半導体素子用ピックアップジグは、ジグ本体の下端面に設けた凹部と、凹部を形成する側壁部と、側壁部の下端面に設けた傾斜部と、傾斜部の上端側に設けた平坦部と、平坦部に設けた少なくとも一対の吸着孔とを備えたことを特徴とする。
【００１５】
また、請求項２，３に記載した半導体素子用ピックアップジグは、請求項１の半導体素子用ピックアップジグの平坦部に弾性体を設けたこと、または、ジグ本体を貫通した吸着孔の上端側に吸引管を設けたことを特徴とする。
【００１６】
また、請求項４に記載した半導体素子用ピックアップジグの製造方法は、下端面に凹部を設け、側面部に吸着孔となる溝を形成したジグ本体の内形となる第１構成部品を製造する工程と、下端面に傾斜部を形成したジグ本体の外形となる第２構成部品を製造する工程と、第１構成部品と第２構成部品を嵌め合わせる工程とを有することを特徴とする。
【００１７】
また、請求項５に記載した半導体素子用ピックアップジグの製造方法は、ジグ本体の下端面に凹部、凹部を形成する側壁部、側壁部の下端面に傾斜部および傾斜部の上端側に平坦部を設けてジグ本体を製造する工程と、平坦部からジグ本体の上部方向に向け斜めに貫通した吸着孔を設ける工程とを有することを特徴とする。
【００１８】
また、請求項６に記載した半導体素子用ピックアップジグの製造方法は、ジグ本体の下端面に凹部、凹部を形成する側壁部、側壁部の下端面に傾斜部および傾斜部の上端側に平坦部を設けてジグ本体を製造する工程と、平坦部からジグ本体の上部方向に向け貫通した吸着孔を設ける工程と、ジグ本体の上端側の吸着孔に吸引管を設ける工程とを有することを特徴とする。
【００１９】
前記構成のピックアップジグおよび製造方法によれば、半導体素子の反りの低減を実現すると共に、ピックアップする際に半導体素子上部へのダメージを軽減して、半導体素子を破壊することなく搭載することができる。
【発明の効果】
【００２０】
本発明によれば、半導体素子の反りの低減を実現すると共に、ピックアップする際に半導体素子上部へのダメージを軽減して、半導体素子を破壊することなく搭載することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２２】
図１（ａ）は本発明の実施の形態１における半導体素子用ピックアップジグ先端部分の側面図、（ｂ）は（ａ）の矢印Ｘ方向から見た底面図、（ｃ）は（ｂ）のＡ−Ａ’線の断面図である。
【００２３】
図１（ａ）〜（ｃ）に示すように、本実施の形態１の半導体素子用ピックアップジグ（以下、単にピックアップジグという）は、ジグ本体１１の下端面に凹部１２を設けている。この凹部１２は側壁部１３によって形成されたものである。側壁部１３の下端面１４には内側に傾斜する傾斜部１５が設けられている。この傾斜部１５を設けることにより半導体チップ４０の搭載精度を向上することを可能とする。さらに相対する一組の傾斜部１５の上端側には平坦部１６が設けられている。なお、平坦部１６は下端面１４より所定の高さに位置するものとする。
【００２４】
この平坦部１６を設けることにより半導体チップ４０をインターポーザに対し、平行に搭載することを可能とする。また、平坦部１６の相対する位置に少なくとも一組の吸着孔１７が設けられている。例えば、吸着孔１７を平坦部１６の中央部分に一組、平坦部１６の端部部分に二組を配置しても良い。そして、吸着孔１７はジグ本体１１の上端側から下端側の平坦部１６まで形成されており、図示しない上端側で吸引装置に連通されるようになっている。さらに、平坦部１６表面に配置した吸着孔１７以外の部分には平坦な弾性体１８が設けられている。また、吸着孔１７は平坦部１６の近辺であって、例えば傾斜部１５に吸着孔１７の一部分が差し掛かっていても良いものとする。
【００２５】
このように、吸着孔１７を半導体チップ４０の端部を吸着する位置に設けることによって半導体チップ４０の反りを軽減し、従来の図８（ａ）に示したようなボイド２５の発生を防ぐことを可能とする。さらに、平坦部１６に弾性体１８を設けることにより半導体チップ４０上面へのダメージを軽減することを可能とする。
【００２６】
また、本実施の形態１のピックアップジグ１を構成する材質は、例えば真ちゅうなどの金属材料から構成される。平坦部１６に設けられた弾性体１８を構成する材質は、例えばシリコンゴムなどの低弾性材料やセラミックなどの軽量多孔式材料から構成される。
【００２７】
図２（ａ）〜（ｄ）は本実施の形態１におけるピックアップジグの製造工程を示す図である。本実施の形態１のピックアップジグの製造方法について図２（ａ）〜（ｄ）を用いて説明する。
【００２８】
まず、第１構成部品１１ａの下端に凹部１２を設けてジグ本体１１の内形を形成し、さらに吸着孔となる溝を側面部に形成する。また、下端面に傾斜部１５を設けた第２構成部品１１ｂにより側壁部１３およびジグ本体１１の外周部分の外形を形成する（図２（ａ）参照）。
【００２９】
凹部１２を有する第１構成部品（ジグ本体１１の内形）１１ａと傾斜部１５を有する第２構成部品（ジグ本体１１の外形）１１ｂを嵌め合わせて、第１構成部品１１ａの側面部に設けた溝により吸着孔１７を形成する（図２（ｂ）参照）。
【００３０】
前記凹部１２の平坦部１６における吸着孔１７以外の部分に弾性体１８を設ける（図２（ｃ）参照）。なお、弾性体１８は、軽量多孔式の弾性体１８を用いて平坦部１６の全面に設けても良い。このように構成したピックアップジグの軸部１０を吸引装置４１に固定する（図２（ｄ）参照）。
【００３１】
また、図３（ａ）〜（ｄ）は本実施の形態１における別のピックアップジグの製造工程を示す図である。本実施の形態１の別のピックアップジグの製造方法について図３（ａ）〜（ｄ）を用いて説明する。
【００３２】
まず、ピックアップジグとなるジグ本体１１に凹部１２、側壁部１３、傾斜部１５、平坦部１６を形成する（図３（ａ）参照）。ジグ本体１１の上端側の軸部１０から下端側の平坦部１６まで吸着孔１７を斜めに貫通させる（図３（ｂ）参照）。平坦部１６の吸着孔１７以外の部分に弾性体１８を設ける（図３（ｃ）参照）。なお、弾性体１８は、軽量多孔式の弾性体１８を用いて平坦部１６全面に設けても良いものとする。このように構成したピックアップジグの軸部１０を吸引装置４１に固定する（図３（ｄ）参照）。
【００３３】
次に、図４は本発明の実施の形態２における半導体素子用ピックアップジグの側断面図を示す図である。
【００３４】
本実施の形態２におけるピックアップジグは、図４に示すようにジグ本体１１の下端面に凹部１２を設けている。この凹部１２の側壁部１３に形成された下端面１４には内側に傾斜する傾斜部１５が設けられている。この傾斜部１５を設けることにより半導体チップ４０の搭載精度を向上することを可能とする。さらに相対する一組の傾斜部１５の上端側には平坦部１６が設けられている。なお、平坦部１６は下端面１４より所定の高さに位置するものとする。
【００３５】
この平坦部１６を設けることにより半導体チップ４０をインターポーザに対し、平行に搭載することを可能とする。また、平坦部１６の相対する位置に少なくとも一組の吸着孔１７が設けられている。例えば、吸着孔１７を平坦部１６の中央部分に一組、平坦部１６の端部部分に二組を配置しても良い。そして、吸着孔１７は平坦部１６から垂直に上部方向へジグ本体１１を貫通させており、上端側の貫通孔に吸引管１９を装着し半導体チップの吸着を可能としている。また、吸着孔１７は平坦部１６の近辺であって、例えば傾斜部１５にも吸着孔１７の一部分が差し掛かっていても良いものとする。
【００３６】
本実施の形態２のピックアップジグを構成する材質は、例えば真ちゅうなどの金属材料から構成される。平坦部１６に設けられた弾性体１８を構成する材質は、例えばシリコンゴムなどの低弾性材料やセラミックなどの軽量多孔式材料から構成される。
【００３７】
図５（ａ）〜（ｄ）は本実施の形態２におけるピックアップジグの製造工程を示す図である。本実施の形態２のピックアップジグの製造方法について図５（ａ）〜（ｄ）を用いて説明する。
【００３８】
まず、ピックアップジグとなるジグ本体１１に凹部１２、側壁部１３、傾斜部１５、平坦部１６を形成する（図５（ａ）参照）。平坦部１６から垂直にジグ本体１１の上部方向へ吸着孔１７を貫通させる(図５（ｂ）参照）。平坦部１６の吸着孔１７以外の部分に弾性体１８を設ける（図５（ｃ）参照）。なお、弾性体１８は、軽量多孔式の弾性体１８を用いて平坦部１６全面に設けても良いものとする。ジグ本体１１を貫通した吸着孔１７の上端側に吸引管１９を装着する（図５（ｄ）参照）。
【００３９】
また、図６（ａ）〜（ｅ）は前述した各実施の形態のピックアップジグを用いたダイボンディング工程を示した図である。まず、ディスペンサー５０によってインターポーザ２４にペースト５１を塗布し、このペースト５１を塗布したインターポーザ２４を搬送する（図６（ａ）参照）。
【００４０】
固定したウェハ５３をピックアップジグ１によりピックアップする（図６（ｂ）参照）。これを詳しく表した断面図の図６（ｃ）に示すように、ステージ５６に設けた突き上げピン５５により半導体チップ４０を突き上げて、ダイシングシート５４から半導体チップ４０を剥離させピックアップジグ１によってピックアップを行う。
【００４１】
このとき、半導体チップ４０のピックアップ時の荷重としては、例えば５０〜１５０ｇとする。
【００４２】
次に、ピックアップジグ１によりピックアップした半導体チップ４０をインターポーザ２４に搭載し（図６（ｄ）参照）、最後に、半導体チップ４０を搭載したインターポーザ２４を炉にいれて硬化させる（図６（ｅ）参照）。
【００４３】
このような構成のピックアップジグにより、層間絶縁膜が例えば、比誘電率４．０以下のｌｏｗ−ｋ膜を含んだ、膜厚が２５〜１５０μｍの半導体チップ４０であっても、従来のピックアップジグとなんら変わらない工程によって、ダイボンディング工程を行うことが可能である。
【産業上の利用可能性】
【００４４】
本発明に係る半導体素子用ピックアップジグおよびその製造方法は、半導体素子の反りの低減を実現すると共に、ピックアップする際に半導体素子上部へのダメージを軽減して、半導体素子を破壊することなく搭載することができ、半導体装置の製造プロセスにおけるダイボンディング工程で使用される半導体素子のピックアップジグとして有用である。
【図面の簡単な説明】
【００４５】
【図１】（ａ）は本発明の実施の形態１における半導体素子用ピックアップジグ先端部分の側面図、（ｂ）は（ａ）の矢印Ｘ方向から見た底面図、（ｃ）は（ｂ）のＡ−Ａ’線の断面図
【図２】（ａ）〜（ｄ）は本実施の形態１におけるピックアップジグの製造工程を示す図
【図３】（ａ）〜（ｄ）は本実施の形態１における別のピックアップジグの製造工程を示す図
【図４】本発明の実施の形態２における半導体素子用ピックアップジグの側断面図を示す図
【図５】（ａ）〜（ｄ）は本実施の形態２におけるピックアップジグの製造工程を示す図
【図６】（ａ）〜（ｅ）は実施の形態のピックアップジグを用いたダイボンディング工程を示した図
【図７】（ａ）〜（ｅ）は従来のダイボンディング工程を示した図
【図８】（ａ）は従来の半導体素子をピックアップした２面コレットの断面、（ｂ）はラバーコレットの断面を示す図
【符号の説明】
【００４６】
１  ピックアップジグ
１０，３１  軸部
１１  ジグ本体
１１ａ  第１構成部品
１１ｂ  第２構成部品
１２  凹部
１３  側壁部
１４，２１，３３  下端面
１５，２３  傾斜部
１６  平坦部
１７，２２  吸着孔
１８  弾性体
１９  吸引管
２０  ２面コレット
２４  インターポーザ
２５  ボイド
３０  ラバーコレット
３２  ラバー
４０  半導体チップ
４１  吸引装置
５０  ディスペンサー
５１  ペースト
５３  ウェハ
５４  ダイシングシート
５５  突き上げピン
５６  ステージ
【図１】
2007149735.tif 000003
【図２】
2007149735.tif 000004
【図３】
2007149735.tif 000005
【図４】
2007149735.tif 000006
【図５】
2007149735.tif 000007
【図６】
2007149735.tif 000008
【図７】
2007149735.tif 000009
【図８】
2007149735.tif 000010