(57)【要約】【課題】高速かつ安定にライトからリードへモード遷移を行う磁気ディスク装置用再生回路を提供する。【解決手段】MRヘッド100に対してバイアス電圧を与えるバイアス回路200と、MRヘッド100の出力を増幅する増幅回路300と、MRヘッド100の出力の直流成分をカットする容量C0，C1と、増幅器300の入力バイアスを与えるコンダクタ増幅器400とを具備する磁気ディスク装置用再生回路に、直流カット容量C0，C1を充電するための短絡用スイッチS0をさらに設ける。ライトからリードへのモード遷移の際、短絡スイッチS0をオンにして直流カット容量C0，C1を充電することで、高速性と安定性とを両立したモード遷移特性を得る。【選択図】図１
2007149274.tif 000002
【特許請求の範囲】
【請求項１】
磁気記録媒体から読み出した情報に対応する差動出力電圧を差動出力端子に発生する磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記差動出力端子の正極と負極との間にバイアス電圧を与える第１のバイアス回路と、
前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記磁気抵抗効果型ヘッドの出力の直流成分を遮断する一対の直流カット容量と、
正極および負極から成る差動入力端子を有し、前記一対の直流カット容量を介して前記磁気抵抗効果型ヘッドの前記差動出力端子と前記差動入力端子にて接続され、直流成分がカットされた前記磁気抵抗効果型ヘッドの出力を増幅する出力増幅器と、
正極および負極から成る差動入力端子および差動出力端子を有し、前記出力増幅器の前記差動入力端子に負帰還接続され、前記出力増幅器の入力バイアスを与えるコンダクタ増幅器と、
前記出力増幅器の前記差動入力端子の前記正極と前記負極との間に接続された短絡スイッチと
を具備して成ることを特徴とする再生回路。
【請求項２】
請求項１において、
前記第１のバイアス回路は第１の一対のスイッチを介して前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、
前記第１の一対のスイッチがオフ状態である期間に前記差動出力端子の電位が接地電位に保持される
ことを特徴とする再生回路。
【請求項３】
請求項２において、
前記短絡スイッチは、前記第１の一対のスイッチがオフ状態からオン状態に遷移した時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後にオフ状態に遷移することを特徴とする再生回路。
【請求項４】
請求項１において、
前記出力増幅器は、それぞれの差動出力端子を互いに共有する２つの単位出力増幅器を含んで構成され、
前記出力増幅器の前記差動入力端子の前記正極は、前記２つの単位出力増幅器の一方の差動入力端子の正極である第１の差動入力正極端子と、前記２つの単位出力増幅器の他方の差動入力端子の正極である第２の差動入力正極端子とを含んで成り、
前記出力増幅器の前記差動入力端子の前記負極は、前記２つの単位出力増幅器の他方の差動入力端子の負極である第１の差動入力負極端子と、前記２つの単位出力増幅器の一方の差動入力端子の負極である第２の差動入力負極端子とを含んで成り、
前記磁気抵抗効果型ヘッドの前記差動出力端子の前記正極端子と前記第１の差動入力正極端子とは等電位であり、
前記磁気抵抗効果型ヘッドの前記差動出力端子の前記負極端子と前記第１の差動入力負極端子とは等電位であり、
前記第２の差動入力正極端子は前記一対の直流カット容量の一方によって前記磁気抵抗効果型ヘッドの前記差動出力端子の前記正極端子と直流的に分離され、
前記第２の差動入力負極端子は前記一対の直流カット容量の他方によって前記磁気抵抗効果型ヘッドの前記差動出力端子の前記負極端子と直流的に分離され、
前記短絡スイッチは、前記第１の差動入力正極端子と前記第２の差動入力負極端子との間に接続された第１の短絡スイッチと、前記第２の差動入力正極端子と前記第１の差動入力負極端子との間に接続された第２の短絡スイッチとを含んで成る
ことを特徴とする再生回路。
【請求項５】
請求項４において、
前記コンダクタ増幅器は、増幅率の等しい２つの単位コンダクタ増幅器を含んで構成され、
前記コンダクタ増幅器の前記差動入力端子の前記正極は、前記２つの単位コンダクタ増幅器の一方の差動入力端子の正極である第１の差動入力正極端子と、前記２つの単位コンダクタ増幅器の他方の差動入力端子の正極である第２の差動入力正極端子とを含んで成り、
前記コンダクタ増幅器の前記差動入力端子の前記負極は、前記２つの単位コンダクタ増幅器の他方の差動入力端子の負極である第１の差動入力負極端子と、前記２つの単位コンダクタ増幅器の一方の差動入力端子の負極である第２の差動入力負極端子とを含んで成り、
前記単位コンダクタ増幅器の前記第１及び第２の差動入力正極端子はそれぞれ前記出力増幅器の前記第１及び第２の差動入力正極端子と接続され、
前記単位コンダクタ増幅器の前記第１及び第２の差動入力負極端子はそれぞれ前記出力増幅器の前記第１及び第２の差動入力正極端子と接続され、
前記コンダクタ増幅器の前記差動出力端子は前記２つの単位コンダクタ増幅器の間で互いに共有され、前記出力増幅器の前記第２の差動入力端子に接続されている
ことを特徴とする再生回路。
【請求項６】
請求項５において、
前記第１のバイアス回路は第１の一対のスイッチを介して前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、
前記第１の一対のスイッチがオフ状態である期間に前記差動出力端子の電位が接地電位に保持される
ことを特徴とする再生回路。
【請求項７】
請求項６において、
前記第１及び第２の短絡スイッチは共に、前記第１の一対のスイッチがオフ状態からオン状態に遷移した時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後にオフ状態に遷移することを特徴とする再生回路。
【請求項８】
請求項１において、
前記一対の直流カット容量の電荷情報を保持するために前記一対の直流カット容量の充電電位相当のバイアス電圧を発生して前記出力増幅器の前記差動入力端子に与える第２のバイアス回路をさらに具備して成ることを特徴とする再生回路。
【請求項９】
請求項８において、
前記第１のバイアス回路は第１の一対のスイッチを介して前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、
前記第２のバイアス回路は第２の一対のスイッチを介して前記出力増幅器の前記差動入力端子に接続され、
前記第１の一対のスイッチがオフ状態である期間に、前記差動出力端子の電位が接地電位に保持されると共に前記第２の一対のスイッチがオン状態を保持して前記第２のバイアス回路が発生する前記バイアス電圧を前記差動入力端子に与える
ことを特徴とする再生回路。
【請求項１０】
請求項９において、
前記短絡スイッチは、前記第１の一対のスイッチがオフ状態からオン状態に遷移すると共に前記第２の一対のスイッチがオン状態からオフ状態に遷移した時点から所定の遅延時間だけ遅れた時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後にオフ状態に遷移することを特徴とする再生回路。
【請求項１１】
請求項４において、
前記一対の直流カット容量の電荷情報を保持するために前記一対の直流カット容量の充電電位相当のバイアス電圧を発生して前記出力増幅器の前記第２の差動入力端子に与える第２のバイアス回路をさらに具備して成る
ことを特徴とする再生回路。
【請求項１２】
請求項１１において、
前記第１のバイアス回路は第１の一対のスイッチを介して前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、
前記第２のバイアス回路は第２の一対のスイッチを介して前記出力増幅器の前記第２の差動入力端子に接続され、
前記第１の一対のスイッチがオフ状態である期間に、前記差動出力端子の電位が接地電位に保持されると共に前記第２の一対のスイッチがオン状態を保持して前記第２のバイアス回路が発生する前記バイアス電圧を前記第２の差動入力端子に与える
ことを特徴とする再生回路。
【請求項１３】
請求項１２において、
前記第１及び第２の短絡スイッチは共に、前記第１の一対のスイッチがオフ状態からオン状態に遷移すると共に前記第２の一対のスイッチがオン状態からオフ状態に遷移した時点から所定の遅延時間だけ遅れた時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後にオフ状態に遷移することを特徴とする再生回路。
【請求項１４】
請求項１において、
前記第１のバイアス回路と、前記直流カット容量と、前記出力増幅器と、前記コンダクタ増幅器と、前記短絡スイッチとが単一の半導体基板上に集積化されて成ることを特徴とする再生回路。
【請求項１５】
請求項８において、
前記第１及び第２のバイアス回路と、前記直流カット容量と、前記出力増幅器と、前記コンダクタ増幅器と、前記短絡スイッチとが単一の半導体基板上に集積化されて成ることを特徴とする再生回路。
【請求項１６】
リードモードおよびライトモードを含む動作モードにて動作する磁気ディスク装置に用いられる再生回路であって、
前記リードモード時に磁気記録媒体から読み出した情報に対応する差動出力電圧を差動出力端子に発生する磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記差動出力端子の正極と負極との間にバイアス電圧を与える第１のバイアス回路と、
前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記磁気抵抗効果型ヘッドの出力の直流成分を遮断する一対の直流カット容量と、
正極および負極から成る差動入力端子を有し、前記一対の直流カット容量を介して前記磁気抵抗効果型ヘッドの前記差動出力端子と前記差動入力端子にて接続され、直流成分がカットされた前記磁気抵抗効果型ヘッドの出力を増幅する出力増幅器と、
正極および負極から成る差動入力端子および差動出力端子を有し、前記出力増幅器の前記差動入力端子に負帰還接続され、前記出力増幅器の入力バイアスを与えるコンダクタ増幅器と、
前記動作モードの遷移に基づいて前記出力増幅器の前記差動入力端子の前記正極と前記負極との間を短絡させるよう制御される短絡スイッチと
を具備して成り、
前記コンダクタ増幅器の増幅率は、前記磁気ディスク装置の前記動作モードが前記リードモードであるか前記ライトモードであるかに依らず略一定である
ことを特徴とする再生回路。
【請求項１７】
請求項１６において、
前記動作モードが前記ライトモードである期間に前記差動出力端子の電位が接地電位に保持されることを特徴とする再生回路。
【請求項１８】
請求項１７において、
前記短絡スイッチは、前記動作モードが前記ライトモードから前記リードモードへの遷移を開始した時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後に、前記リードモードから前記ライトモードへの遷移が開始する前にオン状態からオフ状態に遷移することを特徴とする再生回路。
【請求項１９】
リードモードおよびライトモードを含む動作モードにて動作し、
正極および負極から成る差動出力端子を有し、前記リードモード時に磁気記録媒体から読み出した情報に対応する差動出力電圧を前記差動出力端子に発生する磁気抵抗効果型ヘッドと、
前記磁気抵抗効果型ヘッドが前記差動出力端子に出力した前記差動出力電圧を増幅して信号処理回路に出力する再生回路と
を具備して成る磁気ディスク装置であって、
前記再生回路は、
前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記差動出力端子の前記正極と前記負極との間にバイアス電圧を与える第１のバイアス回路と、
前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記磁気抵抗効果型ヘッドの出力の直流成分を遮断する一対の直流カット容量と、
正極および負極から成る差動入力端子を有し、前記一対の直流カット容量を介して前記磁気抵抗効果型ヘッドの前記差動出力端子と前記差動入力端子にて接続され、直流成分がカットされた前記磁気抵抗効果型ヘッドの出力を増幅する出力増幅器と、
正極および負極から成る差動入力端子および差動出力端子を有し、前記出力増幅器の前記差動入力端子に負帰還接続され、前記出力増幅器の入力バイアスを与えるコンダクタ増幅器と、
前記動作モードの遷移に基づいて前記出力増幅器の前記差動入力端子の前記正極と前記負極との間を短絡させるよう制御される短絡スイッチと
を具備して成り、
前記コンダクタ増幅器の増幅率は、前記磁気ディスク装置の前記動作モードが前記リードモードであるか前記ライトモードであるかに依らず略一定である
ことを特徴とする磁気ディスク装置。
【請求項２０】
請求項１９において、
前記動作モードが前記ライトモードである期間に前記差動出力端子の電位が接地電位に保持されることを特徴とする磁気ディスク装置。
【請求項２１】
請求項２０において、
前記短絡スイッチは、前記動作モードが前記ライトモードから前記リードモードへの遷移を開始した時点にオフ状態からオン状態に遷移し、その時点から所定の期間、オン状態を保持した後に、前記リードモードから前記ライトモードへの遷移が開始する前にオン状態からオフ状態に遷移することを特徴とする磁気ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、記録媒体に記録されている情報を再生する再生回路に関し、特に磁気抵抗効果型ヘッド（以下MRヘッドと記す）を用いて磁気記録媒体から情報を読み出す磁気ディスク装置に好適な再生回路、及びそれを用いた磁気ディスク装置に関する。
【背景技術】
【０００２】
特許文献１は、磁気ディスク装置用プリアンプの再生回路において直流カット容量の充電に用いられる電圧電流変換比切り替え回路について記載された文献である。同文献の図３に示されるように、書き込みモードから読み出しモードへの切り替わりの際、増幅器の入力に接続されているコンダクタの電圧電流変換比を一時的に変化させることでプリアンプの読み出し出力のセトリングを高速に行う技術例が記載されている。
【０００３】
【特許文献１】特開２００３−１５２４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
磁気ディスク装置に用いられるプリアンプは媒体に対してデータを書き込むライトモード、媒体からデータを読み出すリードモード、動作を停止するスリープモード等複数の動作モードを有する。媒体の記録密度の増大及び転送速度の上昇に伴い、前記各動作モード間の遷移に要する時間も短縮を求められている。特に、ライトモード／リードモードの遷移時間短縮の要求は強く、現在、ライトモードからリードモードへの遷移時間要求（リード出力セトリングまでの時間）は、数十nsec〜百数十nsecとなっている。
【０００５】
図９に磁気ディスク装置用差動プリアンプの一般的な再生回路のブロック構成を示す。再生回路は、MRヘッド100にバイアス電圧(VMR)を与えるバイアス回路200と、MRヘッドから出力を増幅する増幅器300と、MRヘッド出力の直流成分をカットするDCカット容量C0及びC1と、増幅器の入力バイアスと直流カット容量の充放電に利用されるコンダクタ増幅器400とを含んで構成されている。同図中において、VmpはMRヘッド側正極端子、VmnはMRヘッド側負極端子、Vipは差動入力正極端子、Vinは差動入力負極端子、Vopは差動出力正極端子、Vonは差動出力負極端子、VMRはMRヘッドバイアス電圧を表す。
【０００６】
リード期間中、DCカット容量にはヘッドのバイアス電圧に相当する電荷が充電されているが、ライト期間中はスイッチS3及びS4がオンとなることによりMRヘッドの両端がグランドにショートされるため、DCカット容量の電荷は放電された状態となる。現状、ライトモードからリードモードへの遷移時間は主にDCカット容量の充電時間に制約されており、同充電時間の高速化が重要となっている。
【０００７】
本願発明者等は本願に先立って、コンダクタ増幅器400の増幅率の切り替えを利用した、モード遷移時間の短縮技術について検討を行った。モード遷移の際、一時的に、コンダクタ増幅器400の増幅率を増やす技術に関しては特許文献１の中で示されている。同手法を用いた場合の、ライトからリードへのモード遷移時における制御信号及び入出力端子の電位応答を図１０に示す。ライトからリードへのモード遷移が起きると、MRヘッドに繋がるスイッチS1，S2はオン、S3，S4はオフとなり、また、モード遷移開始から所定の期間コンダクタ増幅器400の増幅率を上げるスイッチS7〜S8がオンとなる。このとき、スイッチS5〜S6はオフとなる。バイアス回路200がスイッチS1，S2を介してMRヘッド100に接続されことで、MRヘッド100の端子Vmp−Vmn間にバイアス電圧VMRがかかる。このとき、MRヘッド100の端子電位の立ち上がり応答は高速であり、電荷保存の関係から、増幅器300の差動入力端の端子Vip−Vin間にもVMRに相当する電位差が発生する。コンダクタ増幅器400は増幅器300の差動入力端子Vip−Vin間の電位差が零（0）となるよう負帰還動作でDCカット容量C0，C1に対し充電を行う。コンダクタ増幅器400の増幅率は、スイッチS5〜S6がオン、S7〜S8がオフとなる通常のリード状態では、雑音を低減するために相対的に低い値gm0に設定されているが、S5〜S6がオフ、S7〜S8がオンとなるリードモードの所定の期間では、増幅率を相対的に高い値gm1に上げ、負帰還の応答、即ち、直流カット容量の充電を高速化している。
【０００８】
しかし、コンダクタ増幅器400を含む負帰還ループはコンダクタ増幅器400内部の極を含めて２次以上の応答特性を持つため、図９に示す構成では、増幅利得を過剰に増加させることとなり、帰還ループの安定性を損なう可能性があるという問題があった。現在要求されている、数十nsec〜百数十nsecのモード遷移は、遷移期間中の利得の設定とループの安定性確保の両立が困難なレベルである。
【０００９】
本願発明の目的は、高速かつ安定にライトからリードへモード遷移を行う磁気ディスク装置用再生回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明の再生回路は、磁気記録媒体から読み出した情報に対応する差動出力電圧を差動出力端子に発生する磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記差動出力端子の正極と負極との間にバイアス電圧を与える第１のバイアス回路と、前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記磁気抵抗効果型ヘッドの出力の直流成分を遮断する一対の直流カット容量と、正極および負極から成る差動入力端子を有し、前記一対の直流カット容量を介して前記磁気抵抗効果型ヘッドの前記差動出力端子と前記差動入力端子にて接続され、直流成分がカットされた前記磁気抵抗効果型ヘッドの出力を増幅する出力増幅器と、正極および負極から成る差動入力端子および差動出力端子を有し、前記出力増幅器の前記差動入力端子に負帰還接続され、前記出力増幅器の入力バイアスを与えるコンダクタ増幅器と、前記出力増幅器の前記差動入力端子の前記正極と前記負極との間に接続された短絡スイッチとを具備して成ることを特徴とする。
【００１１】
また、本発明の磁気ディスク装置は、リードモードおよびライトモードを含む動作モードにて動作し、正極および負極から成る差動出力端子を有し、前記リードモード時に磁気記録媒体から読み出した情報に対応する差動出力電圧を前記差動出力端子に発生する磁気抵抗効果型ヘッドと、前記磁気抵抗効果型ヘッドが前記差動出力端子に出力した前記差動出力電圧を増幅して信号処理回路に出力する再生回路とを具備して成る磁気ディスク装置であって、前記再生回路は、前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記差動出力端子の前記正極と前記負極との間にバイアス電圧を与える第１のバイアス回路と、前記磁気抵抗効果型ヘッドの前記差動出力端子に接続され、前記磁気抵抗効果型ヘッドの出力の直流成分を遮断する一対の直流カット容量と、正極および負極から成る差動入力端子を有し、前記一対の直流カット容量を介して前記磁気抵抗効果型ヘッドの前記差動出力端子と前記差動入力端子にて接続され、直流成分がカットされた前記磁気抵抗効果型ヘッドの出力を増幅する出力増幅器と、正極および負極から成る差動入力端子および差動出力端子を有し、前記出力増幅器の前記差動入力端子に負帰還接続され、前記出力増幅器の入力バイアスを与えるコンダクタ増幅器と、前記動作モードの遷移に基づいて前記出力増幅器の前記差動入力端子の前記正極と前記負極との間を短絡させるよう制御される短絡スイッチとを具備して成り、前記コンダクタ増幅器の増幅率は、前記磁気ディスク装置の前記動作モードが前記リードモードであるか前記ライトモードであるかに依らず略一定であることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、磁気ディスク用再生回路においてライトからリードへのモード遷移が高速に行われるという効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について図面を用いて詳細に説明する。MRヘッドを除いて、実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のバイポーラトランジスタ、ＣＭＯＳ（相補型ＭＯＳ）トランジスタ等の集積回路技術によって、例えば単結晶シリコンのような単一の半導体基板上に1チップに集積化されて形成される。また、各図中に示される共通の参照符号および記号は、各図の間で共通の意味を表すこととする。
【実施例１】
【００１４】
図１は本発明を適用した磁気ディスク装置用再生回路の第一の実施例を示したものである。本再生回路は、MRヘッド100にバイアス電圧(VMR)を与えるバイアス回路200と、MRヘッドからの出力を増幅する増幅器300と、MRヘッド出力の直流成分をカットする容量C0，C1と、増幅器300の入力バイアスを与えるコンダクタ増幅器400と、直流カット容量C0，C1を充電するための短絡用スイッチS0及び各種切り替えスイッチS1〜S4とを含んで構成されている。この構成は、スイッチS5〜S8が設けられていない代わりに短絡用スイッチS0が設けられている点、及びコンダクタ増幅器400の増幅率が所定の単一の増幅率gmに設定されている点で、図９の構成と異なる。また、同図中において、VmpはMRヘッド側正極端子、VmnはMRヘッド側負極端子、Vipは差動入力正極端子、Vinは差動入力負極端子、Vopは差動出力正極端子、Vonは差動出力負極端子、VMRはMRヘッドバイアス電圧を表す。
【００１５】
ライトからリードへのモード遷移時における制御信号及び入出力端子の電位応答を図２に示す。図２に示すように、ライトからリードへのモード遷移が起きると、MRヘッドに繋がるスイッチS1，S2はオン、S3，S4はオフとなり、また、モード遷移開始から所定の期間スイッチS0がオンとなる。バイアス回路200がスイッチS1，S2を介してMRヘッド100に接続されたことで、MRヘッド100の端子Vmp−Vmn間にバイアス電圧VMRが掛かりはじめる。このとき、短絡用スイッチS0がオンとなると、バイアス回路200から見て、直流カット容量C0，C1も直列ループ内の負荷として見えるようになる。そのため、バイアス回路200はMRヘッド100の抵抗成分への電圧印加と共に直流カット容量C0，C1の充電も同じ所定の期間内に行うことになる。この場合、MRヘッド100の端子応答は、直流カット容量C0，C1の直列合成容量と、MRヘッド100の抵抗成分及びスイッチS0のオン抵抗の直列合成抵抗とで決まるCR時定数の１次立ち上がり応答を示す。最終的にはMRヘッド100へのバイアス電圧印加完了とほぼ同時に直流カット容量C0，C1の充電も完了することになる。
【００１６】
本実施例によれば、MRヘッド100の端子応答は従来の構成と比べて遅くなるが、直流カット容量C0，C1を１次の安定な応答で充電することが可能となる。また、充電に要する応答時間はMRヘッド100の抵抗値、スイッチS0のオン抵抗値、及び直流カット容量C0，C1の容量値に依存するが、数十nsec以下の応答に設計することは可能である。例えば、直流カット容量C0，C1=100pF、MRヘッド100の抵抗値=50ohm、スイッチS0のオン抵抗=100ohmとすると、CR時定数τは
τ=（50ohm+100ohm）x（100pF/2）=  7.5nsec
であり、3τで22.5nsecとなる。さらに、コンダクタ増幅器400の増幅率を通常動作時の増幅率以上に増加させることがなく、常に増幅率はgmでほぼ一定であるため、コンダクタ増幅器400を含む負帰還ループの安定性を損なう可能性を小さくすることができる。
【実施例２】
【００１７】
図３は本発明を適用した磁気ディスク装置用再生回路の第二の実施例を示したものである。本再生回路は、MRヘッド100にバイアス電圧(VMR)を与えるバイアス回路200と、MRヘッドからの出力を増幅する増幅器300と、MRヘッド出力の直流成分をカットする容量C0，C1と、増幅器300の入力バイアスを与えるコンダクタ増幅器400と、直流カット容量C0，C1を充電するための短絡用スイッチS0a，S0b、及び各種切り替えスイッチS1〜S4とを含んで構成されている。
【００１８】
本実施例は、MRヘッド100からの出力を増幅する増幅器300に、並列な二重構造（デュアル構成）をもつ増幅器を用いる場合に相当する。同図中において、VmpはMRヘッド側正極端子（第１差動入力正極端子）、VmnはMRヘッド側負極端子（第１差動入力負極端子）、Vmp2は第２差動入力正極端子、Vmn2は第２差動入力負極端子、Vopは差動出力正極端子、Vonは差動出力負極端子、VMRはMRヘッドバイアス電圧を表す。ここで、MRヘッド側正極端子と第１差動入力正極端子とは等電位であり、MRヘッド側負極端子と第１差動入力負極端子とは等電位である。第２差動入力正極端子Vmp2は直流カット容量C0によってMRヘッド側正極端子Vmpと直流的に分離され、第２差動入力負極端子Vmn2は直流カット容量C1によってMRヘッド側負極端子Vmnと直流的に分離されている。また、第１差動入力正極端子Vmpと第２差動入力負極端子Vmn2とは短絡用スイッチS0aを介して互いに接続され、第２差動入力正極端子Vmp2と第１差動入力負極端子Vmnとは短絡用スイッチS0bを介して互いに接続されている。
【００１９】
図４に図３の回路のライトからリードへのモード遷移時における制御信号及び入出力端子の電位応答を示す。図４に示すように、ライトからリードへのモード遷移が起きると、MRヘッドに繋がるスイッチS1，S2はオン、S3，S4はオフとなり、また、モード遷移開始から所定の期間スイッチS0a及びS0bが共にオンとなる。バイアス回路200がスイッチS1，S2を介してMRヘッド100に接続されたことで、MRヘッド100の端子Vmp−Vmn間にバイアス電圧VMRが掛かりはじめる。このとき、短絡用スイッチS0a，S0bがオンとなると、バイアス回路200から見て、直流カット容量C0，C1も直列ループ内の負荷として見えるようになる。そのため、バイアス回路200はMRヘッド100の抵抗成分への電圧印加と共に直流カット容量C0，C1の充電も同じ所定の期間内に行うことになる。この場合、MRヘッド100の端子応答は、直流カット容量C0，C1の並列合成容量と、MRヘッド100の抵抗成分とスイッチS0a、S0bそれぞれのオン抵抗の並列合成抵抗との直列合成抵抗とで決まるCR時定数の１次立ち上がり応答を示す。最終的にはMRヘッド100へのバイアス電圧印加完了とほぼ同時に直流カット容量C0，C1の充電も完了することになる。
【００２０】
本実施例によれば、MRヘッド100の端子応答は従来の構成と比べて遅くなるが、直流カット容量C0，C1を１次の安定な応答で充電することが可能となる。また、充電に要する応答時間はMRヘッド100の抵抗値、スイッチS0a，S0bのオン抵抗値、及び直流カット容量C0，C1の容量値に依存するが、数十nsec以下の応答に設計することが可能であることは、実施例１と同様である。さらに、コンダクタ増幅器400の増幅率を通常動作時の増幅率以上に増加させることがなく、常に増幅率はgmでほぼ一定であるため、コンダクタ増幅器400を含む負帰還ループの安定性を損なう可能性を小さくすることができる。また、増幅器300に、並列な二重構造をもつ増幅器を用いることで、直流カット容量C0，C1に必要な容量を約1/4に低減する効果が得られる。
【実施例３】
【００２１】
図５は本発明を適用した磁気ディスク装置用再生回路の第三の実施例を示したものである。本再生回路は、MRヘッド100にバイアス電圧(VMR)を与える第１のバイアス回路200と、MRヘッドからの出力を増幅する増幅器300と、MRヘッド出力の直流成分をカットする容量C0，C1と、増幅器300の入力バイアスを与えるコンダクタ増幅器400と、直流カット容量C0，C1の電荷保持のために直流カット容量C0，C1の充電電位相当のバイアス電圧を発生する第２のバイアス回路500と、直流カット容量C0，C1を充電するための短絡用スイッチS0及び各種切り替えスイッチS1〜S14とを含んで構成されている。また、同図中において、VmpはMRヘッド側正極端子、VmnはMRヘッド側負極端子、Vipは差動入力正極端子、Vinは差動入力負極端子、VMRはMRヘッドバイアス電圧を表す。この構成は、第１のバイアス回路200に加え第２のバイアス回路500がさらに設けられている点、コンダクタ増幅器400の入力を接地電位GNDに保持するためのスイッチS7〜S8及びS11〜S12が設けられている点、並びに増幅器300の差動出力正極端子Vop及び差動出力負極端子Vonを所定の共通の参照電圧Vrefに保持するためのスイッチS9〜S10及びS13〜S14が設けられている点で、実施例１の構成と異なる。
【００２２】
ライトからリードへのモード遷移時における制御信号及び入出力端子の電位応答を図６に示す。実施例１との違いは、ライト期間中、直流カット容量C0，C1の電荷情報を保持する機構をさらに具備する点にある。本実施例では、図６に示すように、ライト期間中、MRヘッドに繋がるスイッチS1，S2はオフ、S3，S4はオンとなっており、MRヘッドの両端電位は零（0）となる。この時、直流カット容量C0，C1の電荷が放電されないよう、増幅器300の入力端子に繋がるスイッチS5，S6をオンとして第２のバイアス回路500の出力電位を与えることで、直流カット容量C0，C1の電荷を保持する。尚、このときスイッチS7〜S10をオフ、S11〜S14をオンとすることで、コンダクタ増幅器400の入力を接地電位GNDに保持すると共に増幅器300の差動出力端子Vop，Vonを所定の共通の参照電位Vrefに保持し、ライト期間中に直流カット容量C0，C1の電荷を保持したことによる影響が、コンダクタ増幅器400や増幅器300の出力に生じないようにしている。
【００２３】
ライトからリードへのモード遷移が起きると、MRヘッドに繋がるスイッチS1，S2はオン、S3〜S6はオフ、S7〜S10はオン、S11〜S14はオフとなる。ただし、MRヘッド100の電位が立ち上がるまでの間に、直流カット容量C0，C1が保持する電荷が抜けないよう、短絡用スイッチS0をオンにするタイミングを実施例１の場合よりも時間waitだけ遅らせている。すなわち、モード遷移開始から時間waitだけ遅れた時刻にスイッチS0がオフからオンに遷移し、その時刻から所定の期間スイッチS0がオン状態を維持するように制御される。第１のバイアス回路200がスイッチS1，S2を介してMRヘッド100に接続されたことで、MRヘッド100の端子Vmp−Vmn間にバイアス電圧VMRが掛かりはじめる。このとき、時間wait経過後に短絡用スイッチS0がオンとなると、第１のバイアス回路200から見て、直流カット容量C0，C1も直列ループ内の負荷として見えるようになる。そのため、第１のバイアス回路200はMRヘッド100の抵抗成分への電圧印加と共に直流カット容量C0，C1の充電も同じ所定の期間内に行うことになる。この場合、MRヘッド100の端子応答は、直流カット容量C0，C1の直列合成容量と、MRヘッド100の抵抗成分及びスイッチS0のオン抵抗の直列合成抵抗とで決まるCR時定数の１次立ち上がり応答を示す。最終的にはMRヘッド100へのバイアス電圧印加完了とほぼ同時に直流カット容量C0，C1の充電も完了することになる。
【００２４】
本実施例によれば、実施例１と同様に直流カット容量C0，C1を１次の安定な応答で充電することが可能となる。また、充電に要する応答時間はMRヘッド100の抵抗値、スイッチS0のオン抵抗値、及び直流カット容量C0，C1の容量値に依存するが、数十nsec以下の応答に設計することが可能である点は実施例１と同様である。さらに、コンダクタ増幅器400の増幅率を通常動作時の増幅率以上に増加させることがなく、常に増幅率はgmでほぼ一定であるため、コンダクタ増幅器400を含む負帰還ループの安定性を損なう可能性を小さくすることができる。実施例１の場合と異なる効果としては、以下の点を挙げることができる。すなわち、ライトからリードへのモード遷移の際、MRヘッド100の端子のバイアス電圧は、スイッチS0がオフとなっていることで、高速に立ち上がる。その後、スイッチS0をオンとして、直流カット容量の充電を行うが、ほぼ必要相当の電荷が既に充電された状態から充電を始める為、その充電に必要な時間を短縮することが可能となる。
【実施例４】
【００２５】
図７は本発明を適用した磁気ディスク装置用再生回路の第四の実施例を示したものである。本再生回路は、MRヘッド100にバイアス電圧(VMR)を与える第１のバイアス回路200と、MRヘッドからの出力を増幅する増幅器300と、MRヘッド出力の直流成分をカットする容量C0，C1と、増幅器300の入力バイアスを与えるコンダクタ増幅器400と、直流カット容量C0，C1の電荷保持のためにのために直流カット容量C0，C1の充電電位相当のバイアス電圧を発生する第２のバイアス回路500と、直流カット容量C0，C1を充電するための短絡用スイッチS0a，S0b、及び各種切り替えスイッチS1〜S18とを含んで構成されている。
【００２６】
本実施例は、MRヘッド100からの出力を増幅する増幅器300に、並列な二重構造（デュアル構成）をもつ増幅器を用いる場合に相当する。同図中において、VmpはMRヘッド側正極端子（第１差動入力正極端子）、VmnはMRヘッド側負極端子（第１差動入力負極端子）、Vmp2は第２差動入力正極端子、Vmn2は第２差動入力負極端子、Vopは差動出力正極端子、Vonは差動出力負極端子、VMRはMRヘッドバイアス電圧を表す。ここで、MRヘッド側正極端子と第１差動入力正極端子とは等電位であり、MRヘッド側負極端子と第１差動入力負極端子とは等電位である。第２差動入力正極端子Vmp2は直流カット容量C0によってMRヘッド側正極端子Vmpと直流的に分離され、第２差動入力負極端子Vmn2は直流カット容量C1によってMRヘッド側負極端子Vmnと直流的に分離されている。また、第１差動入力正極端子Vmpと第２差動入力負極端子Vmn2とは短絡用スイッチS0aを介して互いに接続され、第２差動入力正極端子Vmp2と第１差動入力負極端子Vmnとは短絡用スイッチS0bを介して互いに接続されている。この構成は、第１のバイアス回路200に加え第２のバイアス回路500がさらに設けられている点、コンダクタ増幅器400の入力を接地電位GNDに保持するためのスイッチS7〜S10及びS15〜S18が設けられている点、並びに増幅器300の差動出力正極端子Vop及び差動出力負極端子Vonを所定の共通の参照電圧Vrefに保持するためのスイッチS11〜S14が設けられている点で、実施例２の構成と異なる。
【００２７】
図８に図７の回路のライトからリードへのモード遷移時における制御信号及び入出力端子の電位応答を示す。実施例２との違いは、ライト期間中、直流カット容量C0，C1の電荷情報を保持する機構をさらに具備する点にある。本実施例では、図８に示すように、ライト期間中、MRヘッドに繋がるスイッチS1，S2はオフ、S3，S4はオンとなっており、MRヘッドの両端電位は零（0）となる。この時、直流カット容量C0，C1の電荷が放電されないよう、増幅器300の入力端子に繋がるスイッチS5，S6をオンとして第２のバイアス回路500の出力電位を与えることで、直流カット容量C0，C1の電荷を保持する。尚、このときスイッチS7〜S12をオフ、S13〜S18をオンとすることで、コンダクタ増幅器400の入力を接地電位GNDに保持すると共に増幅器300の差動出力端子Vop，Vonを所定の共通の参照電位Vrefに保持し、ライト期間中に直流カット容量C0，C1の電荷を保持したことによる影響が、コンダクタ増幅器400や増幅器300の出力に生じないようにしている。
【００２８】
ライトからリードへのモード遷移が起きると、MRヘッドに繋がるスイッチS1，S2はオン、S3，S4はオフとなり、ただし、MRヘッド100の電位が立ち上がるまでの間に、直流カット容量C0，C1が保持する電荷が抜けないよう、短絡用スイッチS0a及びS0bを共にオンにするタイミングを実施例２の場合よりも時間waitだけ遅らせている。すなわち、モード遷移開始から時間waitだけ遅れた時刻にスイッチS0a及びS0bが共にオフからオンに遷移し、その時刻から所定の期間スイッチS0a，S0bがオン状態を維持するように制御される。第１のバイアス回路200がスイッチS1，S2を介してMRヘッド100に接続されたことで、MRヘッド100の端子Vmp−Vmn間にバイアス電圧VMRが掛かりはじめる。このとき、時間wait経過後に短絡用スイッチS0a，S0bがオンとなると、第１のバイアス回路200から見て、直流カット容量C0，C1も直列ループ内の負荷として見えるようになる。そのため、第１のバイアス回路200はMRヘッド100の抵抗成分への電圧印加と共に直流カット容量C0，C1の充電も同じ所定の期間内に行うことになる。この場合、MRヘッド100の端子応答は、直流カット容量C0，C1の並列合成容量と、MRヘッド100の抵抗成分とスイッチS0a、S0bそれぞれのオン抵抗の並列合成抵抗との直列合成抵抗とで決まるCR時定数の１次立ち上がり応答を示す。最終的にはMRヘッド100へのバイアス電圧印加完了とほぼ同時に直流カット容量C0，C1の充電も完了することになる。
【００２９】
本実施例によれば、実施例２と同様に直流カット容量C0，C1を１次の安定な応答で充電することが可能となる。また、充電に要する応答時間はMRヘッド100の抵抗値、スイッチS0のオン抵抗値、及び直流カット容量C0，C1の容量値に依存するが、数十nsec以下の応答に設計することが可能である点は実施例２と同様である。さらに、コンダクタ増幅器400の増幅率を通常動作時の増幅率以上に増加させることがなく、常に増幅率はgmでほぼ一定であるため、コンダクタ増幅器400を含む負帰還ループの安定性を損なう可能性を小さくすることができる。実施例２の場合と異なる効果としては、以下の点を挙げることができる。すなわち、ライトからリードへのモード遷移の際、MRヘッド100の端子のバイアス電圧は、スイッチS0がオフとなっていることで、高速に立ち上がる。その後、スイッチS0a，S0bをオンとして、直流カット容量の充電を行うが、ほぼ必要相当の電荷が既に充電された状態から充電を始める為、その充電に必要な時間を短縮することが可能となる。さらに、増幅器300に、並列な二重構造をもつ増幅器を用いることで、直流カット容量C0，C1に必要な容量を約1/4に低減する効果が得られる。
【実施例５】
【００３０】
図１１は本発明を適用して有効な媒体記録システムの一例としての磁気ディスク装置（ハードディスク装置）の一実施例をブロック図で示したものである。
【００３１】
本実施例の磁気ディスク装置は、少なくとも読み出しヘッドとしてのMRヘッド100と、実施例１〜４のいずれかに示した再生回路とを具備して構成される。好ましくは、図１１に示すように、磁気ディスク等の記録媒体110、磁気ディスク110を回転させるスピンドルモータ120、読み出しヘッド（MRヘッド100）及び書き込みヘッドを含んで成る磁気ヘッドを先端に有するサスペンションアーム90、サスペンションアーム90を回転軸に保持するキャリッジ80、キャリッジ80を移動させるアクチュエータ用ボイスコイルモーター130、スピンドルモータ120及びボイスコイルモーター130の駆動を行うモータ−ドライバ50、磁気ヘッドを構成するMRヘッド100を介して検出した信号の増幅や、書き込みパルスに応じて磁気ヘッドを構成する書き込みヘッドのコイルを駆動するプリアンプ10、磁気記録特性を考慮した波形整形等の信号処理を行う信号処理回路（チャネルＩＣ）20、チャネルＩＣ20からの読み出しデータやホストからの書き込みデータに対して、誤り訂正のための符号化処理を行うハードディスクコントローラ30、外部装置との間でデータの受け渡し及び制御を行うインターフェースコントローラ70、システム全体を統括的に制御するマイクロコンピュータ60、データを一時的に記憶するバッファ用のキャッシュメモリ40を具備して構成される。
【００３２】
プリアンプ10はキャリッジ90の側面に配置されるのが好適であるが、この配置に限定されない。また、プリアンプ10は、公知のバイポーラトランジスタ、ＣＭＯＳ（相補型ＭＯＳ）トランジスタ等の集積回路技術による単結晶シリコンのような単一の半導体基板を用いた１チップの半導体集積回路として構成され、そのプリアンプ10には実施例１〜４に示した本発明の再生回路（各実施例の回路ブロックを構成する回路素子のうちMRヘッドを除く部分）が記録回路と共に１チップにモノリシック集積化される。信号処理回路（チャネルＩＣ）20は、磁気記録媒体（ハードディスク）上の磁気情報からプリアンプ10の再生回路によって生成・出力されたアナログ信号を入力し、ビット情報からなるデジタル信号に変換してハードディスクコントローラ30に出力する回路であり、プリアンプ10とは別の単一の半導体集積回路として構成されるのが好適である。
【００３３】
プリアンプ10、チャネルＩＣ20、ハードディスクコントローラ30、キャッシュメモリ40、モータードライバ50、マイクロコンピュータ60、インターフェースコントローラ70によってハードディスク制御システムが構成され、該制御システムと、キャリッジ80、サスペンション90、磁気ディスク110、磁気ヘッド100、スピンドルモータ−120及びボイスコイルモータ−130とによって媒体記録再生システムの一例としての磁気ディスク装置（ハードディスク装置）が構成される。
【００３４】
本実施例によれば、上述のように実施例１〜４の再生回路によって充電の応答特性が充電速度を阻害せずに安定化するため、磁気ディスク装置全体のスループットが向上し、単位時間当たりのデータ処理量を増加させることが可能となる。それにより、高密度記録された媒体から情報を読み出すシステムにも対応可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用した再生回路の第一の実施例の構成図である。
【図２】本発明を適用した再生回路の第一の実施例のモード遷移時の入出力タイミング図である。
【図３】図１の再生回路において増幅器にデュアル構成増幅器を適用した、本発明の第二の実施例の構成図である。
【図４】本発明を適用した再生回路の第二の実施例のモード遷移時の入出力タイミング図である。
【図５】図１の再生回路においてDCカット容量の電荷を保持する機構をさらに具備した、本発明の第三の実施例の構成図である。
【図６】本発明を適用した再生回路の第三の実施例のモード遷移時の入出力タイミング図である。
【図７】図５の再生回路において増幅器にデュアル構成増幅器を適用した、本発明の第四の実施例の構成図である。
【図８】本発明を適用した再生回路の第四の実施例のモード遷移時の入出力タイミング図である。
【図９】磁気ディスク装置用差動プリアンプの一般的な再生回路のブロック構成図である。
【図１０】図９に示す再生回路のモード遷移時の入出力タイミング図である。
【図１１】本発明を適用した再生回路を用いて有用な媒体記録再生システムの一例としての磁気ディスク装置（ハードディスク装置）の一実施例を示すブロック図である。
【符号の説明】
【００３６】
10…プリアンプ、
20…信号処理回路（チャネルＩＣ）、
30…ハードディスクコントローラ、
40…キャッシュメモリ、
50…モータ−ドライバ、
60…マイクロコンピュータ、
70…インターフェースコントローラ、
80…キャリッジ、
90…サスペンションアーム、
100…MRヘッド、
110…記録媒体（磁気ディスク等）、
120…スピンドルモータ、
130…アクチュエータ用ボイスコイルモーター、
200…第１のバイアス回路（MRヘッド用バイアス回路）、
300…出力増幅器、
400…コンダクタ増幅器、
500…第２のバイアス回路（直流カット容量電荷保持用バイアス回路）、
Vmp…MRヘッド側正極端子、  Vmn…MRヘッド側負極端子、
Vip…差動入力正極端子、  Vin…差動入力負極端子、
Vop…差動出力正極端子、  Von…差動出力負極端子、
VMR…MRヘッドバイアス電圧、
Vmp2…デュアル構成時の第２差動入力正極端子、
Vmn2…デュアル構成時の第２差動入力負極端子。
【図１】
2007149274.tif 000003
【図２】
2007149274.tif 000004
【図３】
2007149274.tif 000005
【図４】
2007149274.tif 000006
【図５】
2007149274.tif 000007
【図６】
2007149274.tif 000008
【図７】
2007149274.tif 000009
【図８】
2007149274.tif 000010
【図９】
2007149274.tif 000011
【図１０】
2007149274.tif 000012
【図１１】
2007149274.tif 000013