(57)【要約】分数を表す可変ディジタル符号へと分数を補間するための係数可変補間器において、該係数可変補間器は、Ｎ個の縦続接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは、２以上の整数であり、シグマデルタ変調器は、可変ディジタル符号を出力するために分数の分子と分母に応答し、分子と分母の値は選択可能であることを特徴とする係数可変補間器。
2004522361.tif 000002
【特許請求の範囲】
【請求項１】
分数を表す可変ディジタル符号へと分数を補間するための係数可変補間器において、該係数可変補間器は、Ｎ個の縦続接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは、２以上の整数であり、前記シグマデルタ変調器は、可変ディジタル符号を出力するために分数の分子と分母に応答し、分子と分母の値は選択可能であることを特徴とする係数可変補間器。
【請求項２】
前記シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続されることを特徴とする請求項１記載の係数可変補間器。
【請求項３】
前記シグマデルタ変調器の各シグマデルタ段は、フィードバックのループを備えることを特徴とする請求項１記載の係数可変補間器。
【請求項４】
乗算器が各シグマデルタ段のフィードバックのループ内に置かれて、フィードバック信号の負の値とシグマデルタ段への段入力を加算する前に、上記段のフィードバックのループ内のフィードバック信号によって表される値に、分数の分母の選択された値を掛けることを特徴とする請求項３記載の係数可変補間器。
【請求項５】
第１シグマデルタ段への段入力は、分数の分子の選択された値であり、後に続く各シグマデルタ段へのシグマ入力は、シグマデルタ前段からの量子化雑音の負の値であることを特徴とする請求項４記載の係数可変補間器。
【請求項６】
各シグマデルタ段は、段入力と、フィードバックループから段入力にフィードバックされた信号の負の値との和を積算する積算器と、積算器の出力を量子化する量子化器と、フィードバックのループからの信号の負の値とシグマデルタ段への段入力とを加算してその和を積算器へ出力する加算器を備え、前記量子化器の出力をフィードバックのループを通してフィードバックすることを特徴とする請求項３記載の係数可変補間器。
【請求項７】
第１段から第Ｎ−１段までのシグマデルタ段の各々には、前記段の積算器の出力と乗算器の出力の負の値を加算する第２加算器が与えられて、量子化雑音の負の値を次のシグマデルタ段の段入力に与えることを特徴とする請求項６記載の係数可変補間器。
【請求項８】
各シグマデルタ段の量子化器は、１ビット出力の量子化器であることを特徴とする請求項６記載の係数可変補間器。
【請求項９】
各シグマデルタ段の量子化器の１ビット出力は、前記段の積算器の出力の符号値を表すことを特徴とする請求項８記載の係数可変補間器。
【請求項１０】
各段の量子化器の出力は、シグマデルタ段の積算器から受信した信号の最上位ビットを表すことを特徴とする請求項８記載の係数可変補間器。
【請求項１１】
各シグマデルタ段は、２の補数の算術演算で積算するように用意されており、各段の量子化器の出力は、前記段の積算器の出力の符号値を表すことを特徴とする請求項１０記載の係数可変補間器。
【請求項１２】
各シグマデルタ段の乗算器は、切替回路として実現されており、これは、分母とその負の値から選択した値の一つを、前記段の量子化器からの出力ビットの状態に応じて、シグマデルタ段の第１加算器へと選択的に適用して、量子化器の出力によって表される符号値によって分母の乗算を達成することを特徴とする請求項９記載の係数可変補間器。
【請求項１３】
分母の選択した値が、各シグマデルタ段の切替回路の第１入力に与えられ、分母の選択した値が、反転回路を通して切替回路の第２入力に与えられることを特徴とする請求項１２記載の係数可変補間器。
【請求項１４】
分母の選択した値は、切替回路によって、負の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、各シグマデルタ段の第１加算器に与えられ、選択された分母の負の値は、切替回路によって、正の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、第１加算器に与えられることを特徴とする請求項１２記載の係数可変補間器。
【請求項１５】
前記切替回路は、多重化器を備えることを特徴とする請求項１２記載の係数可変補間器。
【請求項１６】
前記各シグマデルタ段の第１加算器は、シグマデルタ段への段入力を受信するための第１入力と、前記段の切替回路からの選択した分母の、正の値或いは負の値の内の一つを受信するための第２入力とを持った２進加算器を備え、この２進加算器は、第１入力と第２入力上の各々の入力を加算し、その和をシグマデルタ段の積算器へ出力することを特徴とする請求項１２記載の係数可変補間器。
【請求項１７】
各シグマデルタ段の２進加算器は、前記段の量子化器の１ビット出力の負の値を受信し、量子化器の１ビット出力の負の値と２進加算器の第１入力と第２入力上の入力を加算するためのキャリーイン入力を備えることを特徴とする請求項１６記載の係数可変補間器。
【請求項１８】
シグマデルタ変調器の各シグマデルタ段の量子化済み出力を加算して可変ディジタル符号を提供するために、第３加算器が与えられることを特徴とする請求項１記載の係数可変補間器。
【請求項１９】
第２段から第Ｎ段までの各段からの量子化済み出力は、ｍ−１個の微分器を通過し、ここで、ｍは、ＭＡＳＨ構成の縦属内のシグマデルタ段の段数であることを特徴とする請求項１記載の係数可変補間器。
【請求項２０】
分数の分子の選択した値を記憶するための第１レジスタが与えられ、分数の分母の選択した値を記憶するための第２レジスタが与えられることを特徴とする請求項１記載の係数可変補間器。
【請求項２１】
分子の選択した値を第１レジスタに入力するために第１入力が与えられ、分母の選択した値を第２レジスタに入力するために第２入力が与えられることを特徴とする請求項２０記載の係数可変補間器。
【請求項２２】
選択可能な出力周波数を基準周波数から合成するための直接可変周波数合成器において、該周波数合成器は、
選択した出力周波数を合成するのに基準周波数を除算するための、分数の除算を行うための除数を変化させる制御信号に応答する、多除数プログラマブル周波数除算器と、
選択可能な値の有理数の分数部分を、分数を表す可変ディジタル符号に補間するための、可変ディジタル符号を出力するために有理数の分数部分の分子と分母との選択可能な値に応答する、係数可変補間器と、
有理数の選択された値に応じて、有理数の整数の選択された値を表すディジタル符号と係数可変補間器からの可変ディジタル符号とを加算するための、また可変制御信号をプログラマブル周波数除算器に提供するための、また可変除数値をプログラマブル周波数除算器に提供するための、また選択された合成済み出力周波数を生成するのに分数除算を行うための第１加算器と
を備えることを特徴とする直接可変周波数合成器。
【請求項２３】
前記係数可変補間器は、Ｎ個の縦属接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは、２以上の整数であることを特徴とする請求項２２記載の直接可変周波数合成器。
【請求項２４】
前記シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続されることを特徴とする請求項２３記載の直接可変周波数合成器。
【請求項２５】
乗算器が各シグマデルタ段のフィードバックループ内に置かれて、フィードバック信号の負の値とシグマデルタ段への段入力とを加算する前に、前記段のフィードバックループ内のフィードバック信号で表される値と、分数の分母の選択された値とを掛けることを特徴とする請求項２３記載の直接可変周波数合成器。
【請求項２６】
第１シグマデルタ段への段入力が、分数の分子の選択された値であり、また次段の各シグマデルタ段への段入力が、前段のシグマデルタ段からの量子化雑音の負の値であることを特徴とする請求項２５記載の直接可変周波数合成器。
【請求項２７】
前記多除数プログラマブル周波数除算器からの出力周波数は、帯域フィルターを通過し、この帯域フィルターは出力周波数に集中することを特徴とする請求項２２記載の直接可変周波数合成器。
【請求項２８】
前記帯域フィルターは位相ロックループとして実現されることを特徴とする請求項２７記載の直接可変周波数合成器。
【請求項２９】
基準周波数から選択可能な周波数を合成し、かつ選択可能な周波数の中の隣接する選択可能な周波数間で周波数間隔を変化させるための間接可変周波数合成器において、該周波数合成器は、
フィードバックループ内でフィードバック周波数を除算するために周波数合成器のフィードバックループ内に置かれ、分数の除算を行うための除数を変化させる制御信号に応答する、多除数プログラマブル周波数除算器と、
選択可能な値の有理数の分数部分を、分数を表す可変ディジタル符号に補間するための、可変ディジタル符号を出力するために有理数の分数部分の分子と分母との選択可能な値に応答する、係数可変補間器と、
有理数の選択された値に応じて、有理数の整数の選択された値を表すディジタル符号と係数可変補間器からの可変ディジタル符号とを加算するための、また制御信号をプログラマブル周波数除算器に提供するための、また可変除数値をプログラマブル周波数除算器に提供するために、また選択された合成済み出力周波数を生成するのにフィードバック周波数の分数除算を行うための第１加算器と
を備え、
前記選択可能な出力周波数の隣接する選択可能な出力周波数間の周波数間隔は、有理数の分数部分の分母の選択された値に応じる
ことを特徴とする間接可変周波数合成器。
【請求項３０】
有理数の分数部分の分母の値が選択された後で、合成済み出力周波数が、有理数の分数部分の分子と、有理数の整数の片方或いは両方の値に応じて選択可能であることを特徴とする請求項２９記載の間接可変周波数合成器。
【請求項３１】
前記係数可変補間器は、Ｎ個の縦属接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは２以上の整数であることを特徴とする請求項２９記載の間接可変周波数合成器。
【請求項３２】
前記シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続されることを特徴とする請求項３１記載の間接可変周波数合成器。
【請求項３３】
前記シグマデルタ変調器の各シグマデルタ段は、フィードバックループを備えていることを特徴とする請求項３１記載の間接可変周波数合成器。
【請求項３４】
前記段のフィードバックループ内のフィードバック信号で表される値と、分数の分母の選択された値とを掛けるために、フィードバック信号の負の値とシグマデルタ段への段入力とを加算する前に、各シグマデルタ段のフィードバックループ内に乗算器が置かれることを特徴とする請求項３３記載の間接可変周波数合成器。
【請求項３５】
第１シグマデルタ段への段入力は、分数の分子の選択された値であり、次のシグマデルタ段への段入力は、前のシグマデルタ段からの量子化雑音の負の値であることを特徴とする請求項３４記載の間接可変周波数合成器。
【請求項３６】
各シグマデルタ段は、段入力とフィードバックループから段入力へフィードバックされる信号の負の値の和を積算する積算器と、積算の出力を量子化するための量子化器と、フィードバックループからの信号の負の値とシグマデルタ段への段入力とを加算して、その和を積算器へ出力するための第１加算器とを備え、前記量子化器の出力はフィードバックループを通してフィードバックされることを特徴とする請求項３３記載の間接可変周波数合成器。
【請求項３７】
前記各シグマデルタ段の量子化器は、１ビット出力の量子化器であることを特徴とする請求項３６記載の間接可変周波数合成器。
【請求項３８】
前記各シグマデルタ段の量子化器の１ビット出力は、前記段の積算器の出力の符号値を表すことを特徴とする請求項３７記載の間接可変周波数合成器。
【請求項３９】
各シグマデルタ段の乗算器は、分母の選択された値とその負の値との内の一つを、量子化器の出力で表される符号値によって分母の乗算を行うための段の量子化器からの出力ビットの状態に応じて、シグマデルタ段の第１加算器へ、選択的に与える切替回路として実現されることを特徴とする請求項３８記載の間接可変周波数合成器。
【請求項４０】
分母の選択された値は、切替回路によって、負の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、各シグマデルタ段の第１加算器へ与えられ、また、選択された分母の負の値は、切替回路によって、正の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、第１加算器へ与えられることを特徴とする請求項３９記載の間接可変周波数合成器。
【請求項４１】
第１レジスタは、有理数の分数部分の分子の選択された値を記憶するために提供され、第２レジスタは、有理数の分数部分の分母の選択された値を記憶するために提供され、第３レジスタは、有理数の整数の選択された値を記憶するために提供されることを特徴とする請求項２９記載の間接可変周波数合成器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、係数可変補間器に関し、特に、分数を表す可変ディジタル符号に分数を挿入するための係数可変補間器に関し、この可変ディジタル符号は、分数を含む有理数の整数のディジタル値と加算され、所望する出力周波数を生成するのに分数の除算をするのに除算器に可変除数を与えるために、周波数合成器の多除数除算器（ｍｕｌｔｉ−ｄｉｖｉｓｏｒ ｄｉｖｉｄｅｒ）を使用するための制御信号を与える。特に、本発明は、分数の分子と分母が選択可能な、係数可変補間器に関する。また、本発明は、係数可変補間器を組み込む、可変周波数合成器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
出力周波数を基準周波数から合成するための可変合成器は、ある範囲の選択できる周波数が要求される場合に、広く使用される。無線通信、特に、遠隔通信は、可変周波数合成器が広く使用される分野である。そのような可変周波数合成器は、直接周波数合成器か間接周波数合成器である。しかし、直接にしろ間接にしろ、そのような周波数合成器は、全て周波数除算器を含んでおり、これは二除数除算器であるか多除数除算器でよい。二除数除算器では、整数による除算は、それによって除算器が周波数を除算し、整数値Ｉと整数値Ｉ＋１の間で変化する。除算器を通過する周波数を、整数と分数を含む有理数で除算するのに、整数による除算は、それによって周波数が除算され、一連の除算に渡って整数値Ｉと整数値Ｉ＋１の間で変化する。一連の除算に渡る除算の平均値は、有理数に等しい。
【０００３】
整数値による多除数除算（ｍｕｌｔｉ−ｄｉｖｉｓｏｒ ｄｉｖｉｄｅｒ）は、一連の除算に渡って除算の平均値が有理数に等しくなるように、有理数の整数部分の近辺で多数の値に変化する。そのような除算器は、個々の除算に対して、除数の整数による除算の値を変化させるディジタル制御信号によって制御される。有理数の分数部は、それにより周波数が除算され、また個々の除算に対して、整数による除算の値を適切に変化させるためのディジタル符号を変化させる補間器によって補間される。加算器は、変調器からの可変ディジタル符号を、有理数の整数値を表すディジタル符号と加算し、可変加算符号を出力する。加算器からのディジタル出力は、除算器の制御入力にあてられ、個々の除算のために除数の整数値を適切に変化させる。
【０００４】
有理数の分数部を補間するための、そのような補間器は、それによって多除数のプログラム可能な除算器を通して周波数が除算されるものが知られている。例として、Ｍｉｌｌｅｒの米国特許第５，０３８，１１７号は、ＭＡＳＨカスケード構成の三次シグマデルタ（ｓｉｇｍａ−ｄｅｌｔａ）変調器を開示している。Ｍｉｌｌｅｒの補間器において、分数の分子のみが選択可能である。実際、全ての既知の補間器は、この様になっている。補間器において分数の分子のみが選択可能であるという点は、多くの欠点につながっている。例えば、位相ロックループとして実現される間接合成器の場合、二除数あるいは多除数の除算器がフィードバックのループ内に置かれ、フィードバック周波数が除算される有理数の整数の値と分子の値を選択するための複雑な数学的な計算は必要とせず、選択可能な近接する周波数間で、一定の周波数感覚を持った選択可能な一連の周波数を提供することはできず、ここで別の一連の周波数は、別の周波数の周波数間隔の大きさを持ち、これは整数に関連したものでは無い。
【０００５】
選択可能な一連の周波数を与えることができ、そこで隣接する周波数間隔の大きさは、一連の周波数から他の一連の周波数へと容易に変えることができるのが望ましいような応用分野が多くある。例えば、移動通信の分野において、２つの共通に使用される通信標準は、選択可能な周波数が、異なる大きさの周波数間隔で刻まれることを必要としている。ＧＭＳ標準では、通信は、９００ＭＨｚ周辺の周波数チャネルで実行されるが、２００ＫＨｚの周波数間隔であり、ＩＳ−１３６標準では、通信は、９００ＭＨｚ周辺の周波数チャネルで実行されるが、３０ＫＨｚの周波数間隔である。このように、周波数合成器は、近接する選択可能な周波数間の周波数間隔が、一連のものから他の一連のものへと可変であるような、一連の選択可能な周波数を選択することができるように与えられるのが望ましい。
【０００６】
間接周波数合成器の伝達関数は、
（ＭＩ＋Ｆ）／Ｍ
であり、ここで、Ｉは、有理数の整数であり、有理数のＦは分子、Ｍは分母であり、これによってフィードバック周波数が除算される。こうして、そのような間接周波数合成器からの出力周波数は、次の式で与えられる。
ｆ０＝｛（ＭＩ＋Ｆ）／Ｍ｝・ｆｒ
ここで、ｆ０は、出力周波数であり、ｆｒは、ｆ０が合成される基準周波数である。こうして、もし、それによって周波数が除算される有理数の分数部分の分母が選択的に可変ならば、一連の選択可能な周波数を合成することができ、そこで、近接する選択可能な周波数間の周波数間隔の大きさは、一連のものから他の一連のものへと即座に容易に変えることができる。
【０００７】
Ｍａｒｔｉｎの米国特許第４，８１６，７７４号は、補間される分数の分子と分母の両方を選択的に変えることのできるような、係数可変補間器を含む可変周波数合成器を開示している。しかし、Ｍａｒｔｉｎの補間器では、２つのアキュムレータが、除数の可変値を除算器に与えるための、可変ディジタル符号を決定するのに必要である。２つのアキュムレータの容量は、分数の分母の選択に適応して可変でなくてはならない。そのようなアキュムレータと関連する回路は、とくに、容量が２の累乗以外の時に、比較的複雑になりがちであり、さらに、集積回路として実現された時には、２の累乗に固定された容量のアキュムレータと比較して、かなり大きいダイ面積を必要とする。加えて、各周波数チャネルに対する偽応答のレベルを最小化するために、試行錯誤によってオフセット値を計算する必要がある。
【０００８】
また、Ｒｉｌｅｙの米国特許第４，９６５，５３１号は、有理数除算器の分数部分を補間するための補間器を含む間接周波数合成器を開示している。この補間器には、シグマデルタ変調器を含み、選択可能な整数の分数部分の分母が正レジスタと負レジスタとに書き込まれる。シグマデルタ変調器の量子化器（ｑｕａｎｔｉｓｅｒ）の出力に依存して、分母の正と負の値が選択され、分数の分子に加えるためにシグマデルタ変調器の負のフィードバックループに戻る。シグマデルタ変調器は、二次のシグマデルタ変調器であり、分子と分母との加算値が通過する、一組の直列接続されたアキュムレータを含む。しかし、シグマデルタ変調器は、一つのフィードバックループの中に２つの積算器（ｉｎｔｅｇｒａｔｏｒ）を含み、その結果、不安定になりがちである。実際、Ｒｉｌｅｙの補間器は、分子が分母の＋１／２と−１／２の間にある場合に分子を補間するときのみ安定する。さらに、もし、Ｒｉｌｅｙの補間器が、二次よりも高次のシグマデルタ変調器で実現されると、補間器が安定であり続ける分子の値の範囲が、より狭まる。これによって、Ｒｉｌｅｙの係数可変補間器の制約が強くなる。
【０００９】
従って、補間器によって補間される分数の分子と分母とが各々選択可能であり、さらに、有理数の分数部分に対応する整数の除数の可変値を与えるための可変ディジタル符号を出力し、これを、制御入力を多除数周波数除算器に加えるか、他の目的に使用する係数可変補間器の必要性があり、分数を、その分数を表す可変ディジタル符号へと補間する必要がある。
【００１０】
本発明は、そのような係数可変補間器を提供するのが目的である。また、本発明は、そのような係数可変補間器を組み入れる可変周波数合成器を提供するのが目的である。
【００１１】
【課題を解決するための手段】
本発明によると、分数を表す可変ディジタル符号へと分数を補間するための係数可変補間器が与えられ、係数可変補間器は、Ｎ個の縦続接続されたシグマデルタ段（ｓｉｇｍａ−ｄｅｌｔａ ｓｔａｇｅ）を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは、２以上の整数であり、前記シグマデルタ変調器は、可変ディジタル符号を出力するために分数の分子と分母に応答し、分子と分母の値は選択可能である。
【００１２】
好ましくは、シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続される。有利なことに、シグマデルタ変調器の各シグマデルタ段は、フィードバックのループを備える。
【００１３】
本発明の一つの実施形態によると、乗算器が各シグマデルタ段のフィードバックのループ内に置かれて、フィードバック信号の負の値とシグマデルタ段への段入力（ｓｔａｇｅ ｉｎｐｕｔ）を加算する前に、上記段のフィードバックのループ内のフィードバック信号によって表される値に、分数の分母の選択された値を掛ける。好ましくは、第１シグマデルタ段への段入力は、分数の分子の選択された値であり、後に続く各シグマデルタ段へのシグマ入力は、シグマデルタ前段からの量子化雑音の負の値である。
【００１４】
本発明の一実施形態において、各シグマデルタ段は、段入力と、フィードバックループから段入力にフィードバックされた信号の負の値との和を積算する積算器と、積算器の出力を量子化する量子化器と、フィードバックのループからの信号の負の値とシグマデルタ段への段入力とを加算してその和を積算器へ出力する加算器を備え、前記量子化器の出力をフィードバックのループを通してフィードバックする。
【００１５】
本発明の他の実施形態において、第１段から第Ｎ−１段までのシグマデルタ段の各々には、前記段の積算器の出力と乗算器の出力の負の値を加算する第２加算器が与えられて、量子化雑音の負の値を次のシグマデルタ段の段入力に与える。
【００１６】
本発明の他の実施形態では、各シグマデルタ段の量子化器は、１ビット出力の量子化器である。好ましくは、各シグマデルタ段の量子化器の１ビット出力は、前記段の積算器の出力の符号値を表す。有利なことに、各段の量子化器の出力は、シグマデルタ段の積算器から受信した信号の最上位ビットを表す。
【００１７】
本発明の一実施形態では、各シグマデルタ段は、２の補数の算術演算で積算するように用意されており、各段の量子化器の出力は、前記段の積算器の出力の符号値を表す。
【００１８】
本発明の他の実施形態では、各シグマデルタ段の乗算器は、切替回路として実現されており、これは、分母とその負の値から選択した値の一つを、前記段の量子化器からの出力ビットの状態に応じて、シグマデルタ段の第１加算器へと選択的に適用して、量子化器の出力によって表される符号値によって分母の乗算を達成する。好ましくは、分母の選択した値が、各シグマデルタ段の切替回路の第１入力に与えられ、分母の選択した値が、反転回路を通して切替回路の第２入力に与えられる。有利なことに、分母の選択した値は、切替回路によって、負の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、各シグマデルタ段の第１加算器に与えられ、選択された分母の負の値は、切替回路によって、正の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、第１加算器に与えられる。
【００１９】
本発明の一実施形態において、切替回路は、多重化器を備える。
【００２０】
本発明の一実施形態において、各シグマデルタ段の第１加算器は、シグマデルタ段への段入力を受信するための第１入力と、前記段の切替回路からの選択した分母の、正の値或いは負の値の内の一つを受信するための第２入力とを持った２進加算器を備え、この２進加算器は、第１入力と第２入力上の各々の入力を加算し、その和をシグマデルタ段の積算器へ出力する。
【００２１】
本発明の他の実施形態において、各シグマデルタ段の２進加算器は、前記段の量子化器の１ビット出力の負の値を受信し、量子化器の１ビット出力の負の値と２進加算器の第１入力と第２入力上の入力を加算するためのキャリーイン入力を備える。
【００２２】
本発明の一実施形態において、シグマデルタ変調器の各シグマデルタ段の量子化済み出力を加算して可変ディジタル符号を提供するために、第３加算器が与えられる。
【００２３】
本発明の他の実施形態において、第２段から第Ｎ段までの各段からの量子化済み出力は、ｍ−１個の微分器を通過するが、ここで、ｍは、ＭＡＳＨ構成の縦属内のシグマデルタ段の段数である。
【００２４】
好ましくは、分数の分子の選択した値を記憶するための第１レジスタが与えられ、分数の分母の選択した値を記憶するための第２レジスタが与えられ、有利なことに、分子の選択した値を第１レジスタに入力するために第１入力が与えられ、分母の選択した値を第２レジスタに入力するために第２入力が与えられる。
【００２５】
本発明は、また、選択可能な出力周波数を基準周波数から合成するための直接可変周波数合成器を提供し、該周波数合成器は、
選択した出力周波数を合成するのに基準周波数を除算するための、分数の除算を行うための除数を変化させる制御信号に応答する、多除数プログラマブル周波数除算器と、
選択可能な値の有理数の分数部分、を分数を表す可変ディジタル符号に補間するための、可変ディジタル符号を出力するために有理数の分数部分の分子と分母との選択可能な値に応答する、係数可変補間器と、
有理数の選択された値に応じて、有理数の整数の選択された値を表すディジタル符号と係数可変補間器からの可変ディジタル符号とを加算するための、また可変制御信号をプログラマブル周波数除算器に提供するための、また可変除数値をプログラマブル周波数除算器に提供するための、また選択された合成済み出力周波数を生成するのに分数除算を行うための第１加算器と
を備えることを特徴とする周波数合成器である。
【００２６】
本発明の一実施形態において、係数可変補間器は、Ｎ個の縦属接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは、２以上の整数である。
【００２７】
本発明の他の実施形態において、シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続される。
【００２８】
本発明のさらに別の実施形態では、乗算器が各シグマデルタ段のフィードバックループ内に置かれて、フィードバック信号の負の値とシグマデルタ段への段入力とを加算する前に、前記段のフィードバックループ内のフィードバック信号で表される値と、分数の分母の選択された値とを掛ける。第１シグマデルタ段への段入力が、分数の分子の選択された値であり、また次段の各シグマデルタ段への段入力が、前段のシグマデルタ段からの量子化雑音の負の値であるのが好ましい。
【００２９】
本発明の一実施形態において、多除数プログラマブル周波数除算器からの出力周波数は、帯域フィルターを通過し、この帯域フィルターは出力周波数に集中し、好ましくは、この帯域フィルターは位相ロックループとして実現されるのがよい。
【００３０】
本発明は、また、基準周波数から選択可能な周波数を合成し、かつ選択可能な周波数の中の隣接する選択可能な周波数間で周波数間隔を変化させるための間接可変周波数合成器を提供し、該周波数合成器は、
フィードバックループ内でフィードバック周波数を除算するために周波数合成器のフィードバックループ内に置かれ、分数の除算を行うための除数を変化させる制御信号に応答する、多除数プログラマブル周波数除算器と、
選択可能な値の有理数の分数部分を、分数を表す可変ディジタル符号に補間するための、可変ディジタル符号を出力するために有理数の分数部分の分子と分母との選択可能な値に応答する、係数可変補間器と、
有理数の選択された値に応じて、有理数の整数の選択された値を表すディジタル符号と係数可変補間器からの可変ディジタル符号とを加算するための、また制御信号をプログラマブル周波数除算器に提供するための、また可変除数値をプログラマブル周波数除算器に提供するために、また選択された合成済み出力周波数を生成するのにフィードバック周波数の分数除算を行うための第１加算器と
を備え、
前記選択可能な出力周波数の隣接する選択可能な出力周波数間の周波数間隔は、有理数の分数部分の分母の選択された値に応じる
ことを特徴とする。
【００３１】
本発明の一実施形態において、有理数の分数部分の分母の値が選択された後で、合成済み出力周波数が、有理数の分数部分の分子と、有理数の整数の片方或いは両方の値に応じて選択可能である。
【００３２】
本発明の他の実施形態において、係数可変補間器は、Ｎ個の縦属接続されたシグマデルタ段を持つＮ次のシグマデルタ変調器を備え、ここで、Ｎは２以上の整数である。シグマデルタ変調器のＮ個のシグマデルタ段は、ＭＡＳＨ構成で縦属接続されるのが好ましい。有利なことに、シグマデルタ変調器の各シグマデルタ段は、フィードバックループを備えている。
【００３３】
本発明の一実施形態において、前記段のフィードバックループ内のフィードバック信号で表される値と、分数の分母の選択された値とを掛けるために、フィードバック信号の負の値とシグマデルタ段への段入力とを加算する前に、各シグマデルタ段のフィードバックループ内に乗算器が置かれる。
【００３４】
本発明の他の実施形態において、第１シグマデルタ段への段入力は、分数の分子の選択された値であり、次のシグマデルタ段への段入力は、前のシグマデルタ段からの量子化雑音の負の値である。
【００３５】
本発明の別の実施形態では、各シグマデルタ段は、段入力とフィードバックループから段入力へフィードバックされる信号の負の値の和を積算する積算器と、積算の出力を量子化するための量子化器と、フィードバックループからの信号の負の値とシグマデルタ段への段入力とを加算して、その和を積算器へ出力するための第１加算器とを備え、前記量子化器の出力はフィードバックループを通してフィードバックされる。
【００３６】
本発明の一実施形態では、各シグマデルタ段の量子化器は、１ビット出力の量子化器である。各シグマデルタ段の量子化器の１ビット出力は、前記段の積算器の出力の符号値を表すのが望ましい。
【００３７】
本発明の他の実施形態では、各シグマデルタ段の乗算器は、分母の選択された値とその負の値との内の一つを、量子化器の出力で表される符号値によって分母の乗算を行うための段の量子化器からの出力ビットの状態に応じて、シグマデルタ段の第１加算器へ、選択的に与える切替回路として実現される。分母の選択された値は、切替回路によって、負の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、各シグマデルタ段の第１加算器へ与えられ、また、選択された分母の負の値は、切替回路によって、正の符号を表すシグマデルタ段の量子化器の１ビット出力に応じて、第１加算器へ与えられるのが望ましい。
【００３８】
理想的には、第１レジスタは、有理数の分数部分の分子の選択された値を記憶するために提供され、第２レジスタは、有理数の分数部分の分母の選択された値を記憶するために提供され、第３レジスタは、有理数の整数の選択された値を記憶するために提供される。
【００３９】
［本発明の利点］
本発明には、利点が数多くある。本発明の特に重要な利点は、係数可変補間器によって、補間しようとする分数の分子と分母とを独立して選択することができることである。加えて、係数可変補間器は、シグマデルタ段を縦属接続した二次あるいは三次のシグマデルタ変調器で実現されることから、多除数除算器の制御入力に適用するための分数を表し、変調器が出力した可変ディジタル符号は、周波数除算器に適用される時、除算器からの周波数出力が雑音整形されるものである。さらに、シグマデルタ変調器は、縦属接続されたシグマデルタ段を持った二次あるいは三次以上のシグマデルタ変調器であるので、補間器は、分子と分母の両方の選択可能な値の全範囲に渡って安定している。これらの利点は、シグマデルタ変調器がＭＡＳＨ縦属接続の構成であるときに、さらに大きくなる。
【００４０】
本発明の特に重要な利点は、係数可変補間器が可変周波数合成器に組み込まれる時に、また特に、係数可変補間器が間接可変周波数合成器に組み込まれる時に達成される。間接可変周波数合成器に組み込まれて、位相ロックループ間接周波数合成器のフィードバックループ内の多除数除算器の除数値を選択する時に、一連の選択可能な周波数は、隣接する選択可能な周波数間で一定周波数間隔の大きさで合成することができ、周波数の間隔の大きさは、またフィードバック周波数を除算する有理数の分数部分の分母を適切に選択することによって選択することができる。これは、特に、可変周波数合成器が、無線通信で使用される時に、また特に、異なる移動電話通信の標準が、隣接する選択可能な周波数間で一定の周波数の間隔であるが通信標準に依存する間隔で選択可能な周波数を必要とするような移動電話通信において、重要である。
【００４１】
本発明の、これらの利点そしてそれ以外の利点は、添付の図面を参照して、一例として挙げただけである以下のいくつかの実施形態の説明から、当業者には、容易に明らかであろう。
【００４２】
【発明の実施の形態】
最初に、図１と図２を参照すると、本発明による係数可変補間器が図示されており、広く参照番号１で示されており、分数Ｆ／Ｍを可変ディジタル符号に補間し、プログラマブル多除数周波数除算器の制御入力に与え、除算器から希望する出力周波数を生成するのに分数除算する。そのようなプログラマブル周波数除算器を、図３と図４を参照しつつ以下に説明をする。分数の分子はＦであり，分母はＭであり，両方が独立的に選択可能であると以下に説明がある。クロック周波数ｆｃは、補間器１にクロックを与え、クロック周波数ｆｃは、通常、除算器によって出力される除算された周波数ｆｄから得られるが、これは図３と図４を参照して以下に説明する可変周波数合成器を参照して以下に説明される。
【００４３】
補間器１は、ＭＡＳＨ構成のＮ次シグマデルタ変調器３を備えており、これは、本発明の該実施形態では、３つの一次シグマデルタ段５，６，７を持つ三次変調器であり、分数Ｆ／Ｍを補間し、可変ディジタル符号を出力ポート８上に出力する。ＭＡＳＨという用語は、多段雑音整形技術を示しており、最初に、Ｙ．Ｍａｔｓｕｙａ， Ｋ．Ｕｃｈｉｍｕｒａ， Ａ．Ｉｗａｔａ， Ｔ．Ｋｏｂａｙａｓｈｉ， Ｍ．Ｉｓｈｉｋａｗａ， Ｔ．Ｙｏｓｈｉｔｏｍｅ著の１９８７年１２月の題目”Ａ １６ ｂｉｔ ｏｖｅｒ−ｓａｍｐｌｉｎｇ Ａ−ｔｏ−Ｄ ｃｏｎｖｅｒｓｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ ｔｒｉｐｌｅ−ｉｎｔｅｇｒａｔｉｏｎ ｎｏｉｓｅ ｓｈａｐｉｎｇ”、ＩＥＥＥ Ｊｏｕｒｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， Ｖｏｌ．２２，第９２１〜９２９頁に記載された。第１ｎビットレジスタ１０は、補間しようとする分数の分子Ｆの選択した値を記憶するのに用意され、第２ｎビットレジスタ１１は、補間しようとする分数の分母Ｍの選択した値を記憶するのに用意される。第１入力ポート１２は、第１レジスタ１０内に記憶すべき分数の分子Ｆの選択した値を入力するのに用意され、第２入力ポート１４は、第２レジスタ１１内に記憶すべき分数の分母Ｍの選択した値を入力するのに用意される。
【００４４】
シグマデルタ変調器の３つの段５，６，７が、ＭＡＳＨ構成で縦属接続され、各々は、前方経路（ｆｏｒｗａｒｄ ｐａｔｈ）１３と負のフィードバックループ１７を備える。ディジタル積算器１５ａ，１５ｂ，１５ｃは、シグマデルタ段５，６，７の前方経路１３内にそれぞれ置かれ、参照番号１５の後の記号“ａ”は、第１シグマデルタ段５用の積算器１５を示し、参照番号１５の後の記号“ｂ”は、第２シグマデルタ段６用の積算器１５を示し、記号“ｂ”は、第３シグマデルタ段７用の積算器１５を示している。各積算器１５は、１クロックサイクルの遅延が与えられ、対応するシグマデルタ段５，６，７の前方経路１３内に、対応する１クロックサイクルの遅延を生み出す。量子化器１６ａ，１６ｂ，１６ｃは、各シグマデルタ段５，６，７内の前方経路１３内に、それぞれ置かれて、対応する積算器１５から出力を量子化する。各シグマデルタ段５，６，７の量子化器１６からの出力は、それぞれ対応するシグマデルタ段５，６，７の対応する第１加算器１８ａ，１８ｂ，１８ｃへと、負のフィードバックループ１７ａ，１７ｂ，１７ｃを通ってフィードバックされる。以下で、より詳細に説明するディジタル乗算器２２ａ，２２ｂ，２２ｃは、それぞれ対応するフィードバックループ１７ａ，１７ｂ，１７ｃの対応する一つの中に用意され、フィードバックループ１７を通ってフィードバックされる対応する量子化器１６の出力と、第２レジスタ１１内に記憶される分母Ｍの値とを掛ける。各シグマデルタ段５，６，７の第１加算器１８は、段入力２０ａまたは２０ｂまたは２０ｃ上の対応するシグマデルタ段５，６，７への入力と、フィードバックループ１７上の分母Ｍの値で乗算したフィードバック信号の負の値とを加算して、加算済みの値が補間器の各クロックで前の積算した累積値と加算される、対応する積算器１５ａ，１５ｂ，１５ｃへと加算済みの値を出力する。
【００４５】
段入力２０ａ上の第１シグマデルタ段５に与えられる入力は、第１レジスタ１０に記憶される分数の分子Ｆの記憶されている値である。第２及び第３シグマデルタ段６，７の段入力２０ｂ，２０ｃへの入力は、前段５，６の量子化雑音の負の値である。第１及び第２シグマデルタ段５，６の各々の量子化雑音は、量子化器１６の出力の関数である乗算器２２からの出力と、対応するシグマデルタ段５，６の積算器１５の出力との差として決定される。第２加算器２３ａ，２３ｂは、第１及び第２段５，６の各々に用意されて、対応するシグマデルタ段５，６の量子化雑音の負の値を引き出す。第２加算器２３は、対応する積算器１５からの出力と、対応する乗算器２２の出力の負の値とを加算して、加算値は、次に続くシグマデルタ段６，７へと出力される。
【００４６】
ディジタル微分器２５ａ，２５ｃは、それぞれ第２及び第３シグマデルタ段６，７の量子化器１６ｂ，１６ｃからの出力を微分し、これは、中間加算器２６内で加算されて、その値は、翻って、主加算器２７内の第１シグマデルタ段５の出力と加算される。主加算器２７からの出力は、雑音整形された可変ディジタル符号を形成し、出力ポート８へと与えられる。一つの微分器２５ｂは、第２シグマデルタ段６からの量子化済み出力を微分するのに用意され、一方、２つの微分器２５ｃは、第３シグマデルタ段７からの量子化済み出力を微分するのに用意される。Ｎ次のシグマデルタ変調器において、各シグマデルタ段の出力に用意される微分器の数は、ｍを前記段の次数とすると、ｍ−１であろう。パイプライン遅延２８が、第１及び第２段５，６の出力に用意され、シグマデルタ変調器１の第２及び第３段６，７内の積算器１５によって引き起こされるクロックサイクル遅延を補償する。Ｎ次のシグマデルタ変調器の各段ｍ内に起こるパイプライン遅延の数は、Ｎ−ｍパイプライン遅延である。
【００４７】
第１レジスタ１０内に記憶される分子Ｆの値は、ｎビットバス３０上を、第１シグマデルタ段５の第１加算器１８ａへ与えられる。第２レジスタ１１内に記憶される分母Ｍの値は、第２レジスタ１１から、ｎビットバス３２上を、それぞれのシグマデルタ段５，６，７の３つの乗算器２２へ与えられる。シグマデルタ段５，６，７のそれぞれは、２の補数演算の処理をするように決められている。シグマデルタ段５，６，７のそれぞれの第１加算器１８は、適切な大きさのビット数であり、各シグマデルタ段からの出力は、適切な大きさのビット数を持つバス３３上の対応する積算器１５に与えられる。各積算器１５は、固定容量の積算器として実現されており、それは、積算器１５から桁あふれが起きないように十分に大きな容量である。各積算器１５の出力は、対応する適切な大きさのビット数を持つバス３４上で、各シグマデルタ段５，６，７の対応する量子化器１６に与えられる。各シグマデルタ段５，６，７の量子化器１６は、１ビット出力の量子化器であり、対応する積算器１５出力をその符号ビットで量子化する。言い換えると、各量子化器１６は、対応する積算器１５からの出力の最上位ビットを出力し、これは、対応する積算器１５の積算された出力の符号である。各量子化器１６からの出力ビットは、１ビットバス３５上を、各シグマデルタ段５，６，７のフィードバックループ１７へフィードバックされる。各ディジタル乗算器２２からの出力は、対応するフィードバックループ１７の適切な大きさのバス３６上で、対応する第１加算器１８に与えられる。対応する積算器１５からの出力は、適切な大きさのビット数を持つバス３７上で、対応する第２加算器２３に与えられ、対応する乗算器２２の出力の負の値は、適切な大きさのビット数を持つバス３９上で第２加算器２３に与えられる。第１及び第２シグマデルタ段５，６内の各第２加算器２３は、適切な大きさである。各第２加算器２３の出力は、適切な大きさのビット数を持つ対応するバス３８上で、次のシグマデルタ段６あるいは７の第１加算器１８に与えられる。
【００４８】
本発明のこの実施形態において、各シグマデルタ段３，６，７は、２の補数演算で動作するように決められているので、各量子化器１６の論理ゼロである１ビット出力は、対応する積算器１５からの正の出力を表し、一方、各量子化器１６の１ビット出力の論理１の値は、対応する積算器１５の負の出力を表す。
【００４９】
次に、さらに、図２において、各シグマデルタ段５，６，７内の乗算器２２が与えられ、また、各シグマデルタ段５，６，７内の第１加算器１８が与えられていることを説明しよう。各第１加算器１８には、第１入力、すなわち対応する第１加算器１８への段入力が与えられるＡ入力４１が備わる。第１シグマデルタ段５の第１加算器１８ａの加算器４０の場合、第１レジスタ１０内に記憶される分子Ｆの記憶値は、バス３０上をＡ入力４１に与えられる。第２及び第３シグマデルタ段６，７の第１加算器１８ｂ，１８ｃの加算器４０の場合、量子化雑音の負の値は、バス３８上を前段の第２加算器２３から、加算器４０のＡ入力４１に与えられる。便宜のため、加算器４０と、実際に用いられている第１シグマデルタ段の乗算器２２を、図２を参照しつつ説明しよう。第２及び第３シグマデルタ段６，７の第１加算器１８と乗算器２２の導入と動作は、上述した例外を条件として、第１段５のそれに近いことを理解されよう。
【００５０】
第２入力、すなわち、Ｂ入力４２は、２進加算器４０に設けられて、フィードバックループ１７のバス３６上で負のフィードバック信号を受信する。キャリーイン入力４４は、フィードバックループ１７からの１ビットバス４５上で、量子化器１６からの１ビット出力の負の値を受信する。インバータ４６は、フィードバックループ１７から、量子化器１６からの出力を反転し、量子化器の出力の負の値を与える。
【００５１】
本実施形態のディジタル乗算器２２は、多重化器４８によって与えられる切替回路として実現される。量子化器１６の１ビット出力は、積算器１５の出力の符号値であるので、分母Ｍの記憶値による量子化器出力の乗算は、量子化器１６の１ビット出力の値によって、多重化器４８を使って選択的に、分母Ｍの正の値或いは負の値を加算器４０のＢ入力４２に多重化することによって実行される。分母の記憶値は、ｎビットバス３２上を、第２レジスタ１１から多重化器４８の第１入力４９へ転送される。分母の記憶値は、ｎビットバス５２内のｎ個のインバータ５１のバンクを通って、多重化器４８の第２入力５０へと渡されて、分母の負の値を与える。
【００５２】
従って、各段５の量子化器１６からの１ビット出力上に、正の符号を表すゼロがあり、分母の負の値は、多重化器４８の第２入力５０から、加算器４０のＢ入力４２へ切り替えられるが、これは、フィードバックループ１７が負のフィードバックループだからである。代わりに、量子化器１６の１ビット出力上には、負の符号を表す論理１があり、多重化器４８の第１入力４９上の分母の正の値は、加算器４０のＢ入力４２へと切り替えられる。第１シグマデルタ段５の加算器４０は、分子Ｆの値と、分母Ｍの正或いは負の値と、Ａ入力とＢ入力とキャリーインのそれぞれ４１，４２，４４に現れる量子化出力の反転値とを加算して、加算値をインバータ１５に出力する。量子化器１６からの１ビット出力の反転値は、加算器４０の出力が、その符号を考慮して、分数の分子及び分母の和の正しい表記であるように、加算器４０のキャリーイン入力４４に与えられる。
【００５３】
第２及び第３シグマデルタ段６，７の加算器４０と多重化器４８とは、第１シグマデルタ段５の加算器４０と多重化器４８に同じである。第２レジスタ１１に記憶される分母の正及び負の値は、多重化器４８によって、対応する量子化器１６の１ビット出力の値に従い、加算器４０のＢ入力４２へと多重化される。対応する量子化器の１ビット出力の反転値は、加算器４０のキャリーイン入力４４に与えられる。第２及び第３シグマデルタ段６，７と、第１シグマデルタ段５との唯一の違いは、第２及び第３段６，７の加算器４０のＡ入力４１に与えられた第１レジスタ１０からの分子Ｆの代わりに、バス３８上を前段の第２加算器２３からの量子化雑音の負の値が、シグマデルタ前段５，６から加算器４０のＡ入力４１へと与えられることである。
【００５４】
第２及び第３シグマデルタ段の微分器２５からの出力は、２ビット、３ビット、４ビットのバスの適当なものに出力され、中間の加算器２６の大きさは適切なものにする。中間の加算器２６の出力が、シグマデルタ段５の量子化器１６の１ビット出力と加算される主加算器２７も、適切な大きさとされる。主加算器５４の出力は、分数Ｆ／Ｍの可変ディジタル符号表現であり、バス５５上を出力ポート８へ出力される。バス５５のビット幅は、シグマデルタ変調器３の段数に依存するが、バス５５は、典型的には、４ビットバスであり、三次シグマデルタ変調器に対しては４ビットバスであろう。
【００５５】
第２及び第３シグマデルタ段６，７を通って、量子化雑音がそれぞれ、第１及び第２シグマデルタ段５，６を通過することで、出力バス５５上の可変ディジタル符号は、雑音整形される。こうして可変ディジタル符号が多除数周波数除算器の制御入力に加えられて、周波数信号の分数除算のための除数の可変値を与えられる時、周波数除算器の出力周波数内にある量子化雑音は、出力周波数内の量子化雑音低域通過フィルターによってフィルターにかけられて、雑音整形される。加えて、シグマデルタ変調器はＭＡＳＨ構成であることから、補間器は、分子Ｆがゼロから分母の値までの全ての値で安定である。
【００５６】
使用に当たっては、分数の分子Ｆと分母Ｍの補間するべく選択された値は、それぞれ第１及び第２入力ポート１２，１４を通って、第１及び第２レジスタ１０，１１の各々に書き込まれる。分子Ｆの値は、第１シグマデルタ段５の加算器４０のＡ入力４１に与えられ、第１シグマデルタ段５の量子化器１６の１ビット出力の値に応じて、多重化器４８を加算器４０のＢ入力４２に切り替えて、分母Ｍの正或いは負の値と加算される。第１シグマデルタ段５の加算器４０のキャリーイン入力４４上の量子化器１６の出力の反転値も、また、加算器４０によって、Ａ入力及びＢ入力の４１及び４２の入力と加算され、その和は、変調器１の各クロックにおいて、第１シグマデルタ段５の積算器１５に与えられ、そこに積算される。積算器の出力１５は、量子化器１６の中で量子化され、第１シグマデルタ段５の積算値出力の符号値は、量子化器１６によって主加算器２７に与えられる。
【００５７】
分子Ｆと分母Ｍの正或いは負の値との和は、シグマデルタ段５内で積算され量子化されているので、第１シグマデルタ段５及び６からの量子化雑音は、それぞれ第２及び第３シグマデルタ段６及び７の第１加算器４０内で、それぞれ第２及び第３のシグマデルタ段６及び７の対応する量子化器からの１ビット出力の値によって、分母Ｍの正或いは負の値と加算される。それぞれ量子化器１６から出力された１ビットの反転値は、対応する加算器４０のキャリーイン入力４４に与えられ、また、加算器４０内のＡ入力４１とＢ入力４２の入力と加算される。第２及び第３シグマデルタ段の積算器１５は、補間器１の各クロックに、対応する加算器４０の出力を積算するが、これは、対応する量子化器１６の中で量子化される。第２及び第３シグマデルタ段６及び７からの量子化出力は、微分器２５内で微分され、次に、中間の加算器２６内で加算され、次に、主加算器２７の中で、第１シグマデルタ段５の量子化器１６からの量子化出力と加算される。第１及び第２及び第３シグマデルタ段５，６，７の出力の加算された値は、出力バス５５に出力され、分数の除算のために除数の可変値を提供するのに、多除数周波数除算器の制御入力に与えるために可変ディジタル符号を用意する。しかし、第１及び第２シグマデルタ段５，６の積算器１５により起きるパイプライン遅延のせいで、第２及び第３段６，７の第１加算器４０に与えられる量子化雑音は、シグマデルタ前段の５あるいは６より１クロックサイクル遅れるであろう。各シグマデルタ段の前方経路におけるクロックサイクルの遅延を起こす利点は、それによって、各段の動作が１クロックサイクルだけパイプラインされることである。これによって、シグマデルタ変調器を通して、スループット率を容易に高くすることができる。
【００５８】
次に、図３を参照して、これも本発明による分数Ｎ可変周波数合成器（ｆｒａｃｔｉｏｎａｌ Ｎ ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ）が図示されていて、たいてい参照番号６０で示されており、水晶発振器６１により作られる基準周波数ｆｒから、選択可能な出力周波数ｆｏを合成し、選択した出力周波数ｆｏを周波数出力端子６２に出力する。本発明のこの実施形態における合成器６０は、隣接する選択可能な周波数間の周波数間隔の大きさが各組で一定であるが、組から組へ選択可能であるような、複数の組からなる選択可能な周波数を出力するのに適している。
【００５９】
合成器６０には、中間出力周波数ｆｉを与えるために基準周波数ｆｒが除算されるような、整数Ｒの値を選択するための制御入力６６を持った、選択可能な整数周波数除算器６５によって提供される直接周波数合成器が備えられる。周波数除算器６５によって出力される中間周波数ｆｉは、分数Ｎ周波数合成器６８の位相検出器６７の第１入力６４へ与えられ、これは、位相ロックループ合成器として実現される。位相検出器６７の出力は、ループフィルター６９を通って、選択済み出力周波数ｆｏを生成する電圧制御発振器７０へと渡される。負のフィードバックループ７１は、電圧制御発振器７０からの出力周波数ｆｏを、出力周波数ｆｏを除算済み周波数ｆｄへと除算する多除数プログラマブル周波数除算器を通ってフィードバックする。除算済み周波数ｆｄは、負のフィードバックループ７１を通って、位相検出器６７の第２入力７２へとフィードバックされる。位相検出器６７は、除算済み周波数ｆｄの位相を、中間周波数ｆｉと比較し、ループフィルター６９の中でフィルターに掛けられる電圧信号を出力し、電圧制御発振器７０へ与えて、電圧制御発振器７０の周波数出力を、選択した出力周波数ｆｏに持っていく。
【００６０】
制御入力７４が、周波数除算器７３に与えられて、整数除数の可変値を与えるために可変ディジタル符号を受信し、これによって、選択された周波数ｆｏを作り出すための分数除算を行うのに周波数ｆｏが除算される。このようにして、フィードバック周波数ｆｏが、整数部分Ｉと分数部分Ｆ／Ｍを持つ有理数によって除算可能となる。
【００６１】
有理数Ｆ／Ｍの分数部分Ｆ／Ｍは、係数可変補間器によって補間され、たいてい参照番号７５で表され、係数可変補間器１に類似しており、また同類の部品は、同じ参照番号で識別される。便宜のため、補間器１の三次シグマデルタ変調器３は、図３でのみは、ブロック表記で図示されている。
【００６２】
有理数の分数部分の分子Ｆと分母Ｍの選択された値は、それぞれ入力ポート１２と１４を通して、第１及び第２レジスタ１０，１１へとそれぞれ書き込まれる。三次レジスタ７６が、有理数の整数Ｉの選択した値のディジタル値を記憶するために提供される。整数Ｉの選択された値が、第３入力ポート７７を通して、第３レジスタ７６へ書かれる。ディジタル主加算器７８は、第３レジスタ７６に記憶される整数Ｉの値と、出力ポート８を通して補間器７５の各クロックで、補間器７５によって出力される可変ディジタル符号を加算される。有理数の整数部分と分数部分とは、バス７９上のプログラマブル周波数除算器７３の制御入力７４に与えられる。補間器７５は、可変符号が各クロックで有理数の整数値と加算される時に、除数の適切な値がプログラマブル周波数除算器７３の制御入力６６に提供されるように、プログラマブル周波数除算器７３の除算済み出力周波数ｆｄによってクロックが与えられる。
【００６３】
第４レジスタ８０は、整数Ｒの選択された値を記憶して、周波数除算器６５の除数を選択する。入力ポート８１が、整数Ｒの選択された値を、第４レジスタ８０に入力するために設けられる。第４レジスタ８０は、整数Ｒの取りうる値を記憶するのに十分な大きさのビット数であり、これは、周波数除算器６５の制御入力６６のビット数によって決定されるだろう。典型的には、周波数除算器６５への入力６６のビット数は、４ビットであろう。４ビットバス８２は、第４レジスタ８０内に記憶される整数Ｒの値を、周波数除算器６５の制御入力６６に転送する。
【００６４】
概して、整数Ｉの値は、雑音利得を最小化するために最小化されるだろうが、概して、第３レジスタ７６は、１０ビットレジスタであろう。同様に大きさの決められたバス８４は、第３レジスタ７６内に記憶される整数Ｉの値を主加算器８７８へ転送する。
【００６５】
分数周波数合成器６０は、選択可能な隣接する周波数間で、異なる大きさの周波数間隔の一連の選択可能な周波数を合成し、移動電話通信に使用するのに、特に適している。分数合成器６０の伝達関数は、
（１／Ｒ）・（Ｉ＋Ｆ／Ｍ）  である。
従って分数合成器６０の選択可能な出力周波数ｆｏは、次の式で与えられる。
ｆｏ＝（１／Ｒ）・（Ｉ＋Ｆ／Ｍ）・ｆｒ
【００６６】
この式は、ｆｏを与えるために次のように書くことができる。
ｆｏ＝｛（ＭＩ＋Ｆ）／ＲＭ｝・ｆｒ
従って、分母Ｍおよび／または整数Ｒの値を変化させることで、それぞれの選択可能な周波数の隣接する選択可能な周波数間の周波数間隔の大きさは、変えることができる。
【００６７】
整数Ｒと分母Ｍの様々な値を変えることができるが、それぞれの組の周波数の中の隣接する周波数間における周波数の間隔の大きさを、いかに選択することができるかについて、また、その間隔の大きさが選択された時に、選択した周波数の組の周波数値をいかに選択することができるかを、以下に例を挙げる。これらの例において、可変周波数合成器６０は、ＧＳＭ標準の下で、またＩＳ−１３６標準の下で、通信に適した周波数を合成するために説明がされる。両方の標準は、９００ＭＨｚ近辺のチャネル周波数で動作する。しかし、ＧＳＭ通信において、隣接する選択可能な周波数間の周波数間隔の大きさは、２００ｋＨｚであり、一方、ＩＳ−１３６標準においては、隣接する選択可能な周波数間の周波数間隔の大きさは、３０ｋＨｚである。本発明のこの実施形態において、水晶発振器６１により生成される基準周波数は１３ＭＨｚである。
【００６８】
ＧＳＭ標準の下で通信するのに必要な周波数を合成するのに、整数Ｒの値は、１に等しいように選択され、分母Ｍの値は、６５に等しいように選択される。そのように選択されたＲとＭの値で、周波数出力の式は、以下のようになる。
ｆｏ＝｛（６５Ｉ＋Ｆ）／６５｝・ｆｒ
【００６９】
１３ＭＨｚの基準周波数ｆｒで、整数Ｒと分母Ｍの値はそのように設定されて、周波数出力信号ｆｏは、分子Ｆの値が６４までで整数Ｉの値を６７に等しくなるように選択し、かつＦの値が６４より大きい範囲で整数Ｉの値が６５に等しくなるように選択し、そして分子Ｆの値をＦ＝０からＦ＝６４の統一された間隔で段階的に進むことによって、２００ｋＨｚの整数倍の周波数間隔で選択することができ、これは、以下のようになる。
【表１】
2004522361.tif 000003
【００７０】
ＩＳ−１３６標準において、同じ周波数１３ＭＨｚのｆｒで通信するための周波数を合成するのに、整数Ｒの値が１に等しいように選択され、分母Ｍの値が１３００に等しいように選択され、こうして、周波数出力に対する式は、以下のようになる。
ｆＯＵＴ＝｛（１３００Ｉ＋Ｆ）／１３００｝・ｆｒ
【００７１】
周波数出力信号ｆｏは、Ｆの値が１３００までは６７に、Ｆの値が１３００より大きい時は６８に等しく整数Ｉの値を選択することで、また、０から１２９７まで３刻みでＦの値を段階的に進めることで、３０ｋＨｚの周波数間隔で選択することができ、それは以下のようである。
【表２】
2004522361.tif 000004
【００７２】
周波数間隔の大きさは、上述したように、別々の基準周波数を与える必要とせずに変化させられるという事実から、同じループフィルター６９を位相ロックループ合成器６８に使用することができるという、特に重要な利点をがもたらされる。
【００７３】
既述したのと同じ或いは異なる周波数間隔を持った、既述の選択可能な周波数の他の組は、周波数間隔の大きさを選択するためにＲとＭの他の値を選択することで、また基本周波数を選択するためにＩの値を、そしてそれぞれの周波数間隔を通していくつかの組の周波数を段階的に進めるためにＦの値を適切に選択することで、同様に合成することができる。
【００７４】
周波数合成器６０の実際的な導入において、可変周波数合成器６０により合成するのに必要と思われる選択可能な幾組かの周波数の周波数間隔の大きさに対応して、適切な値の整数Ｒと分母Ｍを持った参照テーブル（図示せず）が用意される。周波数間隔の大きさの各々の値は、各間隔の大きさを選択するのに、整数Ｒと分母Ｍの対応する値と互いに関連させられる。一連の参照テーブルも、また各々の周波数の組の中で、選択可能な周波数を選択するために、整数Ｉと分母Ｆの適切な値と共に与えられる。適切な選択可能な周波数値は、それぞれの周波数の組用の整数Ｉと分子Ｆの対応する値と互いに関連させられる。各々の選択可能な周波数を選択するために、適切なデータを入力することができる、適当な回路が与えられる。例えば、可変周波数合成器６０が移動電話通信に与えられる場合には、入力は、ＧＳＭ標準とＩＳ−１３６標準の下での通信に必要な幾組かの周波数を選択することができる適切な回路に与えられるだろう。選択すべき周波数値を入力することができるように、別々の入力が与えられるだろう。そして回路は、参照テーブルから適切な幾組かの選択可能な周波数を選択するために、参照テーブルから整数Ｒと分母Ｍの適切な値を選択するだろうし、回路は、選択可能な周波数を選択するために、参照テーブルから整数Ｉと分子Ｆの適切な値を選択するだろう。
【００７５】
次に、図４を参照すると、本発明の他の実施形態による分数Ｎ可変周波数合成器が図示されており、通常参照番号９０で示される。可変周波数合成器９０は、ある程度、可変周波数合成器６０に似ており、近似した要素は、同じ参照番号で識別される。可変周波数合成器９０と可変周波数合成器６０との主な違いは、直接周波数除算器が、多除数プログラマブル周波数除算器９１によって与えられ、係数可変補間器１の制御下で動作可能であることである。除算器９１の中の周波数が除算される有理数の分数部分の分子Ｆと分母Ｍの選択された値は、補間器１の入力ポート１２と１４を通って、それぞれ第１及び第２レジスタ１０，１１へと書き込まれる。有理数の整数部分Ｉは、入力ポート７７を通って、第３レジスタ７６に書き込まれる。加えて、本発明のこの実施形態において、間接周波数合成器が、間接合成器６８のそれと同様に、位相ロックループによって与えられるが、フィードバックループ７１内の周波数除算器は、選択可能な整数除算器９２である。それによって除算器９２を通過する周波数が除算される整数値は、入力ポート８１を通って第４レジスタ８０へと書き込まれる。
【００７６】
従って、周波数合成器９０の転送機能は、次の式で与えられる。
Ｒ／｛１＋（Ｆ／Ｍ）｝
これは、次のように書き換えることもできる。
ＲＭ／（ＭＩ＋Ｆ）
【００７７】
従って、可変周波数合成器９０によって合成することができる、選択可能な出力周波数ｆｏは、以下の式で与えられる。
ｆｏ＝｛ＲＭ／（ＭＩ＋Ｆ）｝・ｆｒ
【００７８】
もし希望するなら、周波数除算器６５によって与えられる直接周波数合成器は、図３を参照して説明された可変周波数合成器６０から除くこともできるのは理解されよう。間接周波数合成器６８は、図４を参照して説明された可変周波数合成器９０から除くことができることも理解されよう。可変周波数合成器６０から間接周波数合成器６５を除くことで、周波数合成器６０の選択可能な出力周波数ｆｏの式は、次のようになる。
ｆｏ＝｛（ＭＩ＋Ｆ）／Ｍ｝・ｆｒ
【００７９】
従って、この場合、選択可能な周波数の各々の組の隣接する選択可能な周波数間の周波数間隔の大きさは、分母Ｍの値を選択することで選択されるだろう。
可変周波数合成器９０から間接周波数合成器６８を除くことにより、選択可能な周波数ｆｏの式は、次のようになる。
ｆｏ＝｛Ｍ／（ＭＩ＋Ｆ）｝ｆｒ
【００８０】
可変周波数合成器９０の間接周波数合成器６８は、フィードバックループ内の除算器９２無しで、簡単な位相ロックループによって与えることができることは予想される。その場合、位相ロックループは、中間周波数をフィルターにかける帯域通過フィルターとして動作し、その周波数は、合成器９０の出力周波数となるだろう。
【００８１】
図１と図２を参照して説明された係数可変補間器において、分母Ｍの値によって、対応するシグマデルタ段の負のフィードバックループ内でフィードバックされる量子化器の出力の多重化が、多重化器によって実現されると説明したが、シグマデルタ変調器の各々のシグマデルタ段の各量子化器の出力が多ビット出力であるような本発明の実施形態において、乗算は、各段の適したディジタル乗算器内で実行されることが予想される。多重化器として乗算器を設けることは、概して、量子化器の出力が１ビット出力であるようなシグマデルタ段で使用する時にのみ適している。各シグマデルタ段のフィードバックループにおいて多重化器によって乗算器を設けることは、本発明において特に利点の多い実現であるが、これは、本発明を比較的簡単に費用がかからず複雑でなく実現することにつながり、集積回路チップ内で必要なダイ面積が最小となる。
【００８２】
また、分母Ｍの負の値を多重化器に与えるために、分母Ｍの値を第２レジスタ１１からインバータのバンクを通す代わりに、分母Ｍの負の値は、そこから分母Ｍの負の値を多重化器４８の入力５０に与えられるような別のレジスタに記憶させることができることは理解されよう。また、２進加算器４０以外の他の適した２進加算器を、分子Ｆの記憶された値と、分母Ｍの正及び負の値の適切な一つとを加算するために与えることができる点と、そのような加算器は、使用される計算の主類に依存する点と、場合によっては、２の補数演算に基づく計算は特殊な要求であるから、量子化器からの出力ビットの反転値を運び入れる必要は無い点は、理解されよう。
【００８３】
また、補間器が、三次シグマデルタ変調器によって実現されると説明してきたが、補間器は、二次補間器であるか、三次より大きい他の高次のものであっても良いことは、理解されよう。加えて、シグマデルタ変調器がＭＡＳＨ縦属接続の構成で実現されると説明してきたが、シグマデルタ変調器は、他の適切な縦属接続の構成で与えることもできることは予想される。
【００８４】
シグマデルタ変調器のレジスタ、バス、加算器、積算器そして他の構成要素は、特定の大きさのビットであるとして説明してきたが、他の大きさのビットの構成要素を用いることもできるし、構成要素とバスのビットの大きさを選択することは、補間器の機能と補間すべき変数によって適切に選択される。シグマデルタ変調器が変調器の各シグマデルタ段の前方経路内で置かれるクロック遅延を備えると説明してきたが、クロック遅延は、代わりにシグマデルタ段のフィードバックのパス内にあってもよい。シグマデルタ変調機内のそのような変形、そして他の変形は、当業者にはよく分かるであろうし、シグマデルタ変調器の特設の説明が、いかなる場合にも、本発明の範囲を限定することは意図していない。
【００８５】
クロックサイクル遅延が、各シグマデルタ段の前方経路内の積算器に起こると説明してきたが、クロックサイクル遅延は、その代わりに、それぞれのシグマデルタ段のフィードバック経路内に起こることもあることは予想される。これは、当業者には、容易に明白なことであろうし、また理解されることであろう。
【００８６】
言うまでもないが、シグマデルタ変調器の次数によって、適切なパイプラインが実施されることは理解されよう。
【図面の簡単な説明】
【図１】本発明による係数可変補間器のブロック図である。
【図２】図１の係数可変補間器の詳細のブロック図である。
【図３】図１の係数可変補間器を組み込む周波数合成器のブロック図である。
【図４】図１の係数可変補間器を組み込む他の可変周波数合成器のブロック図である。のブロック図である。
【符号の説明】
３…Ｎ次シグマデルタ変調器
１０…分子レジスタ
１１…分母レジスタ
１２…第１入力ポート
１４…第２入力ポート
１５ａ，１５ｂ，１５ｃ…ディジタル積算器
１６，１６ａ，１６ｂ，１６ｃ…量子化器
１７…フィードバックループ
１８ａ，１８ｂ，１８ｃ…第１加算器
２２ａ，２２ｂ，２２ｃ…ディジタル乗算器
２３ａ，２３ｂ…第２加算器
２５…微分器
２６…中間加算器
２７…主加算器
２８…パイプライン遅延
４０…加算器
４８…多重化器
６５…周波数除算器
６７…位相検出器
６９…ループフィルター
７０…電圧制御発振器
７３，９１…プログラマブル周波数除算器
７６…第３レジスタ
８０…第４レジスタ
９２…整数除算器
【図１】
2004522361.tif 000005
【図２】
2004522361.tif 000006
【図３】
2004522361.tif 000007
【図４】
2004522361.tif 000008
【国際公開パンフレット】
2004522361.tif 000009
2004522361.tif 000010
2004522361.tif 000011
2004522361.tif 000012
2004522361.tif 000013
2004522361.tif 000014
2004522361.tif 000015
2004522361.tif 000016
2004522361.tif 000017
2004522361.tif 000018
2004522361.tif 000019
2004522361.tif 000020
2004522361.tif 000021
2004522361.tif 000022
2004522361.tif 000023
2004522361.tif 000024
2004522361.tif 000025
2004522361.tif 000026
2004522361.tif 000027
2004522361.tif 000028
2004522361.tif 000029
2004522361.tif 000030
2004522361.tif 000031
2004522361.tif 000032
2004522361.tif 000033
2004522361.tif 000034
2004522361.tif 000035
2004522361.tif 000036
2004522361.tif 000037
2004522361.tif 000038
2004522361.tif 000039
2004522361.tif 000040
2004522361.tif 000041
2004522361.tif 000042
2004522361.tif 000043
2004522361.tif 000044
2004522361.tif 000045
2004522361.tif 000046
2004522361.tif 000047
2004522361.tif 000048
2004522361.tif 000049
2004522361.tif 000050
2004522361.tif 000051
2004522361.tif 000052
2004522361.tif 000053
【国際公開パンフレット（コレクトバージョン）】
2004522361.tif 000054
2004522361.tif 000055
2004522361.tif 000056
2004522361.tif 000057
2004522361.tif 000058
2004522361.tif 000059
2004522361.tif 000060
2004522361.tif 000061
2004522361.tif 000062
2004522361.tif 000063
2004522361.tif 000064
2004522361.tif 000065
2004522361.tif 000066
2004522361.tif 000067
2004522361.tif 000068
2004522361.tif 000069
2004522361.tif 000070
2004522361.tif 000071
2004522361.tif 000072
2004522361.tif 000073
2004522361.tif 000074
2004522361.tif 000075
2004522361.tif 000076
2004522361.tif 000077
2004522361.tif 000078
2004522361.tif 000079
2004522361.tif 000080
2004522361.tif 000081
2004522361.tif 000082
2004522361.tif 000083
2004522361.tif 000084
2004522361.tif 000085
2004522361.tif 000086
2004522361.tif 000087
2004522361.tif 000088
2004522361.tif 000089
2004522361.tif 000090
2004522361.tif 000091
2004522361.tif 000092
2004522361.tif 000093
2004522361.tif 000094
2004522361.tif 000095
2004522361.tif 000096
2004522361.tif 000097
2004522361.tif 000098
【国際調査報告】
2004522361.tif 000099
2004522361.tif 000100