(57)【要約】  【課題】複数の処理を行う装置において、エラー情報収集を行うＣＰＵが動作不能になった場合にもエラー情報を収集する処理装置、およびエラー情報収集方法を提供することを目的とする。  【解決手段】各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、エラー情報収集の際、エラー情報格納用メモリ選択手段は、各エラー情報格納用メモリと任意の処理系のＣＰＵとを組み合わせてエラー情報を読み出すことを特徴とする。【選択図】図１
2007065890.tif 000002
【特許請求の範囲】
【請求項１】
少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、
各処理系に共通のエラー情報格納用メモリ選択手段とを備えた処理装置であって、
各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、
エラー情報格納用メモリ選択手段は、エラー情報読み出しの際は、各エラー情報格納用メモリと任意の処理系のＣＰＵとを組み合わせることが可能であることを特徴とする処理装置。
【請求項２】
少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、
各処理系に共通のエラー情報格納用メモリ選択手段と、
各処理系に共通の動作状態監視手段とを備えた処理装置であって、
各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、
動作状態監視手段は、各処理系の動作状態を監視し、エラー情報読み出しの際に動作異常の系があった場合は、当該系のエラー情報を、正常動作の系を経由して読み出すことを
特徴とする処理装置。
【請求項３】
少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、
各処理系に共通のエラー情報格納用メモリ選択手段とを備えた処理装置におけるエラー情報収集方法であって、
各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、
エラー情報収集の際、エラー情報格納用メモリ選択手段は、各エラー情報格納用メモリと任意の処理系のＣＰＵとを組み合わせてエラー情報を読み出すことを特徴とするエラー情報収集方法。
【請求項４】
少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、
各処理系に共通のエラー情報格納用メモリ選択手段と、
各処理系に共通の動作状態監視手段とを備えた処理装置におけるエラー情報収集方法であって、
各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、
動作状態監視手段は各処理系の動作状態を監視し、エラー情報収集の際に動作異常の系があった場合は、正常動作の系を経由して当該動作異常系のエラー情報を収集することを特徴とするエラー情報収集方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエラー情報収集機能を備えた処理装置、およびエラー情報収集方法に関し、特に、複数の処理を行う複数のＣＰＵを備えた装置の、それぞれのエラー情報収集機能を備えた処理装置、およびエラー情報収集方法に関する。
【背景技術】
【０００２】
二重化システム等においては、各システムにそれぞれＣＰＵを配置して処理を分担させ、発生したエラーについては、それぞれのＣＰＵがそれぞれのエラー情報格納用メモリに格納する。このようなシステムにおいては、一方のシステムが動作不能になると当該システムのエラー情報格納用メモリ格納したエラー情報は読み出せない。このようなケースを救済するため、一方のシステムが動作不能になった場合にもできる限りＲＡＳ情報としてのエラー情報をメモリに格納し、解析の為に収集する工夫がなされている。（特許文献１参照）
【特許文献１】特開２０００−３４７８８５４号公報  特許文献１に記載の方法では、図７に示す従来例１のごとく、待機系コントローラのＣＰＵ部から該待機系コントローラのＲＡＳ情報を読み出し、この情報を制御系コントローラのＣＰＵ部の前記媒体の固定アドレスに転送する。
【０００３】
これにより、待機系のネットワーク部やネットワーク自体の異常時にも待機系のＲＡＳ情報を待機系のＣＰＵで読み出し、二重化コントローラの内部バス経由で制御系コントローラに収集する。
【０００４】
図８に示す従来例２は、２つのＩＯポートを制御するために２つのＣＰＵを配置し、それぞれのＣＰＵが各ポートの制御を行う処理装置１００を示す。例えば、ＣＰＵ０（１１）がＩＯポート０（１４）に接続されている外部装置０、例えば上位装置とのデータ転送処理を実行し、ＣＰＵ１（２１）がＩＯポート１（２４）に接続されている外部装置１、例えば下位装置とのデータ転送処理を実行する。
【０００５】
ここで、ＩＯポート０（１４）におけるデータ転送、あるいはメモリ０（１３）のリードライトにおいてエラーが発生すると、ＣＰＵ０（１１）は、エラー情報格納用メモリ０（１２）に、発生したエラー情報を格納する。同様にして、ＩＯポート１（２４）におけるデータ転送、あるいはメモリ１（２３）のリードライトにおいてエラーが発生すると、ＣＰＵ１（２１）は、エラー情報格納用メモリ１（２２）に、発生したエラー情報を格納する。
【０００６】
通常このような装置では、発生したエラーがリトライ、或いは修復可能なエラー、例えば入出力のデータエラー、メモリのシングルビットエラー等であった場合はエラー情報をエラー情報格納用メモリに格納すると共に、リトライ、あるいはエラー訂正による修復を行う。ここで、リトライに失敗、あるいは修復不能なエラーについては処理を中断し、リトライあるいはエラー訂正が正常に実行できた場合は処理を継続する。
【０００７】
エラー情報格納用メモリ０（１２）、およびエラー情報格納用メモリ１（２２）に格納したエラー情報は、所定のタイミング、例えば定期点検時に、保守担当が各ＣＰＵを経由して各エラー情報格納用メモリからエラー情報を収集し、解析等をおこない、格納された入出力のデータエラー率、或いはメモリのエラー率が通常想定されるエラー率と比較して高い場合には、入出力系を詳細に調査／交換する、あるいはメモリを交換する等の処置を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載のコントローラでは、ＣＰＵが動作不能になった場合、ＲＡＳ情報を読み出すことは出来ない。
【０００９】
また、図８に示す従来例２においても、図９に示すごとく、ＣＰＵ０（１１）自身が動作不能になった場合、それまでにＣＰＵ０（１１）がエラー情報格納用メモリ０（１２）に格納したエラー情報を読み出すことが出来なくなり、適切な解析／処置ができなくなる。
【００１０】
本発明は、複数の処理を行う装置において、エラー情報収集を行うＣＰＵが動作不能になった場合にもエラー情報を収集する処理装置、およびエラー情報収集方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
第一の発明は、少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、各処理系に共通のエラー情報格納用メモリ選択手段とを備えた処理装置であって、各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、エラー情報格納用メモリ選択手段は、エラー情報読み出しの際は、各エラー情報格納用メモリと任意の処理系のＣＰＵとを組み合わせることが可能であることを特徴とする。
【００１２】
第二の発明は、少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、各処理系に共通のエラー情報格納用メモリ選択手段と、各処理系に共通の動作状態監視手段とを備えた処理装置であって、各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、動作状態監視手段は、各処理系の動作状態を監視し、エラー情報読み出しの際に動作異常の系があった場合は、当該系のエラー情報を、正常動作の系を経由して読み出すことを特徴とする。
【００１３】
第三の発明は、少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、各処理系に共通のエラー情報格納用メモリ選択手段とを備えた処理装置におけるエラー情報収集方法であって、各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、エラー情報収集の際、エラー情報格納用メモリ選択手段は、各エラー情報格納用メモリと任意の処理系のＣＰＵとを組み合わせてエラー情報を読み出すことを特徴とする。
【００１４】
第四の発明は、少なくともＣＰＵとエラー情報格納メモリとを備えた複数の処理系と、各処理系に共通のエラー情報格納用メモリ選択手段と、各処理系に共通の動作状態監視手段とを備えた処理装置におけるエラー情報収集方法であって、各処理系のＣＰＵとエラー情報格納用メモリとは、エラー情報格納用メモリ選択手段を介して接続され、動作状態監視手段は各処理系の動作状態を監視し、エラー情報収集の際に動作異常の系があった場合は、正常動作の系を経由して当該動作異常系のエラー情報を収集することを特徴とする。
【発明の効果】
【００１５】
本発明により、それぞれのエラー情報収集を行ういくつかのＣＰＵ自身が動作不能になった場合にもエラー情報を収集する処理装置、およびエラー情報収集方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
図１に本発明の基本構成を示す。図１において、ＣＰＵ０（１１）がＩＯポート０（１４）に接続されている外部装置０とのデータ転送処理を実行し、ＣＰＵ１（２１）がＩＯポート１（２４）に接続されている外部装置１とのデータ転送処理を実行する。
【００１７】
ここで、ＩＯポート０（１４）におけるデータ転送、あるいはメモリ０（１３）のリードライトにおいてエラーが発生すると、ＣＰＵ０（１１）は、エラー情報格納用メモリ選択手段１０を経由して、エラー情報格納用メモリ０（１２）に発生したエラー情報を格納する。
【００１８】
同様にして、ＩＯポート１（２４）におけるデータ転送、あるいはメモリ１（２３）のリードライトにおいてエラーが発生すると、ＣＰＵ１（２１）は、エラー情報格納用メモリ選択手段１０を経由して、エラー情報格納用メモリ１（２２）に、発生したエラー情報を格納する。
【００１９】
発生したエラーがリトライ、或いは修復可能なエラーであった場合は、エラー情報をエラー情報格納用メモリに格納すると共に、リトライ、あるいはエラー訂正による修復を行う。ここで、リトライに失敗、あるいは修復不能なエラーについては処理を中断し、リトライあるいはエラー訂正が正常に実行できた場合は処理を継続する。
【００２０】
このように構成することで、例えば定期点検時にＣＰＵ０（１１）、メモリ０（１３）、ＩＯポート０（１４）のいずれかに重大な障害あって、ＣＰＵ０（１１）経由でエラー情報格納用メモリ０（１２）に格納されたエラー情報を収集できない場合であっても、ＣＰＵ１（２１）、エラー情報格納用メモリ選択手段１０を経由してエラー情報格納用メモリ０（１２）に格納されたエラー情報を収集可能となる。これによりエラー情報格納用メモリ０（１２）に格納されたエラー情報の解析が可能となり、格納された入出力のデータエラー率、或いはメモリのエラー率が通常想定されるエラー率と比較して高い場合には、入出力系を詳細に調査／交換する、あるいはメモリを交換する等の処置を行うことが可能となる。
【００２１】
図２は、本発明をマザーボードに装着するプリント板モジュールに適用した実施例１を示す。マザーボード３に装着されるプリント板モジュール２には、０系ＩＯ制御モジュール（００）、１系ＩＯ制御モジュール（０１）、およびエラー情報格納用メモリ選択手段１０が実装される。
【００２２】
マザーボード３には、少なくとも各系の動作状態を監視する（図示しない）ＣＰＵが搭載され、各ＩＯ制御モジュールとは、ＩＯ制御モジュールからの「ポートレディ信号」、およびこれに対応して返送される「ディグレード信号」を含む信号線等で接続する。
【００２３】
以下、異常発生時の動作について説明する。エラー情報の格納の処理は、図８に示す従来例２と同様である。
【００２４】
図３は、マザーボード３に搭載されたＣＰＵが、ＩＯ制御モジュールからの「動作中信号」が「オフ」となり、異常を検出した場合の処理フロー例を示す。ここで、異常が０系であっても１系であっても処理は同様であるので、０系で異常発生した場合の処理について説明する。
【００２５】
マザーボード上のＣＰＵはステップＳ３１で、タイムアウト等により０系の動作異常を検出すると、ステップＳ３２に進み、０系ＩＯ制御モジュール（００）からの「０系ポートレディ信号」を監視し、ＢＣ０（１５）と通信可能であるか確認する。０系ＩＯ制御モジュール（００）からの「０系ポートレディ信号」が「オン」の場合、ステップＳ３３に進み、ＢＣ０（１５）にディグレード、すなわちＣＰＵ０（１１）の停止指示を送り、「０系ポートレディ信号」が「オフ」の場合、そのまま終了する。
【００２６】
図４は、エラー情報収集時の処理フロー例を示す。マザーボード上のＣＰＵは外部から０系のエラー情報収集指示を受けると、ステップＳ４１でＢＣ０（１５）にＣＰＵ０（１１）リブート、すなわちＣＰＵ０（１１）の再立ち上げ指示を送る。
【００２７】
つぎに、ステップＳ４２で０系ＩＯ制御モジュール（００）からの「０系ポートレディ信号」を監視し、ＢＣ０（１５）と通信可能であるか確認する。０系ＩＯ制御モジュール（００）からの「０系ポートレディ信号」が「オン」の場合、ステップＳ４３に進み、ＢＣ０（１５）に、０系のエラー情報収集、すなわち、ＣＰＵ０（１１）を経由してエラー情報格納用メモリ０（１２）からの０系のエラー情報読み出しを指示する。この場合のエラー情報収集動作を図５に示す。
【００２８】
「０系ポートレディ信号」が「オフ」の場合、ステップＳ４４に進み、ＢＣ１（２５）に、０系のエラー情報収集、すなわち、ＣＰＵ１（２１）からエラー情報格納用メモリ選択手段（１０）を経由してエラー情報格納用メモリ０（１２）からの０系のエラー情報読み出しを指示する。この場合のエラー情報収集動作を図６に示す。
【００２９】
これにより、０系が動作不能の場合であっても０系のエラー情報格納用メモリに格納したエラー情報を読み出し、エラーを解析し、適切な処置を行うことが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の基本構成
【図２】実施例１
【図３】異常検出時の処理フロー例
【図４】エラー情報収集時の処理フロー例
【図５】通常のエラー情報収集動作
【図６】ＣＰＵ０が動作不能の場合のエラー情報収集動作
【図７】従来例１
【図８】従来例２
【図９】従来例２（ＣＰＵ０エラー発生時）
【符号の説明】
【００３１】
００    ０系ＩＯ制御モジュール
０１    １系ＩＯ制御モジュール
１    処理装置
２    プリント板モジュール
３    マザーボード
１０    エラー情報格納用メモリ選択手段
１１    ＣＰＵ０
１２    エラー情報格納用メモリ０
１３    メモリ０
１４    ＩＯポート０
１５    ＢＣ０
２１    ＣＰＵ１
２２    エラー情報格納用メモリ１
２３    メモリ１
２４    ＩＯポート１
２５    ＢＣ１
【図１】
2007065890.tif 000003
【図２】
2007065890.tif 000004
【図３】
2007065890.tif 000005
【図４】
2007065890.tif 000006
【図５】
2007065890.tif 000007
【図６】
2007065890.tif 000008
【図７】
2007065890.tif 000009
【図８】
2007065890.tif 000010
【図９】
2007065890.tif 000011