(57)【要約】【課題】  １：Ｎ接続において小型で高速伝送が可能な光分岐モジュール及び信号処理装置を提供する。【解決手段】  基板１０上には、発光素子であるＶＣＳＥＬアレイ１３、複数のフォトダイオード（ＰＤ）を備えたＰＤアレイ１４Ａ〜１４Ｄが所定間隔に配置され、ＶＣＳＥＬアレイ１３からＰＤアレイ１４Ａ〜１４Ｄにかけて、複数の長さの導光路を有する導光体１５Ａ〜１５Ｄが配設されている。ＶＣＳＥＬアレイ１３からの光は、導光体１５Ａ〜１５Ｄの導光路を介してＰＤアレイ１４Ａ〜１４Ｄの各ＰＤに入光し、光電変換される。【選択図】    図１
2007057686.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を光信号に変換する１つ又は複数の発光素子と、
前記光信号を電気信号に変換する複数又は１つの受光素子と、
前記１つ又は複数の発光素子と前記複数又は１つの受光素子とを光結合するように配置され、前記１つ又は複数の発光素子からの前記光信号を分岐あるいは合波して前記複数又は１つの受光素子に出射する分岐回路とを備えたことを特徴とする光分岐モジュール。
【請求項２】
前記分岐回路は、透光性を有し、前記１つ又は複数の発光素子から前記複数又は１つの受光素子に及ぶ長さの導光体を備え、
前記導光体は、異なる長さの複数の導光路を有し、前記複数の導光路の両端に傾斜面が形成されていることを特徴とする請求項１に記載の光分岐モジュール。
【請求項３】
電気信号を光信号に変換する複数の発光素子を有する１つ又は複数の発光素子アレイと、
前記光信号を電気信号に変換する複数の受光素子を有する複数又は１つの受光素子アレイと、
前記１つ又は複数の発光素子アレイと前記複数又は１つの受光素子アレイとを光結合するように配置され、前記１つ又は複数の発光素子アレイからの前記光信号を分岐あるいは合波して前記複数又は１つの受光素子アレイに出射する分岐回路とを備えたことを特徴とする光分岐モジュール。
【請求項４】
前記分岐回路は、透光性を有し、前記１つ又は複数の発光素子アレイから前記複数又は１つの受光素子アレイに及ぶ長さの導光体を備え、前記導光体は、異なる長さの複数の導光路を有し、前記複数の導光路の両端に傾斜面が形成され、
前記１つ又は複数の発光素子アレイ、および前記複数又は１つの受光素子アレイは、前記複数の導光体に直交させて所定間隔に配設されていることを特徴とする請求項３に記載の光分岐モジュール。
【請求項５】
前記分岐回路は、１段又は複数段のＹ字状に形成されたＹ分岐導光路により、前記１つ又は複数の発光素子と前記複数又は１つの受光素子とを光結合したことを特徴とする請求項１から請求項４のいずれか１項に記載の光分岐モジュール。
【請求項６】
前記分岐回路は、入射面と出射面を有する導光板と、前記導光体の前記入射面と前記１つ又は複数の発光素子とを光結合する１つ又は複数の入射側光ファイバと、前記導光板の前記出射面と前記複数又は１つの受光素子とを光結合する複数又は１つの出射側光ファイバとを備えたことを特徴とする請求項１から請求項４のいずれか１項に記載の光分岐モジュール。
【請求項７】
請求項１から請求項６のいずれか１項に記載の光分岐モジュールは、回路基板等に接続可能な電気インターフェース部を有することを特徴とする光分岐モジュール。
【請求項８】
前記発光素子、前記受光素子及び前記分岐回路は、基板上に搭載され、
前記基板は、ＤＩＰ（Dual In-line Package）型、ＰＧＡ（Pin Grid Array）型、またはＢＧＡ（Ball Grid Array）型のパッケージによって保持されたことを特徴とする請求項１から請求項７のいずれか１項に記載の光分岐モジュール。
【請求項９】
請求項１から請求項８のいずれか１項に記載の光分岐モジュールが搭載され、前記光分岐モジュールに対して前記電気信号を送受信するボードを備えたことを特徴とする信号処理装置。
【請求項１０】
請求項１から請求項８のいずれか１項に記載の光分岐モジュール、およびＣＰＵが搭載されたマザーボードと、
前記マザーボードに接続され、半導体メモリを有する複数のメモリボードとを備えたことを特徴とする信号処理装置。
【請求項１１】
請求項１から請求項８のいずれか１項に記載の光分岐モジュールが搭載されたマザーボードと、
前記マザーボードに接続され、半導体メモリを有する複数のメモリボードと、
前記マザーボードに接続され、ＣＰＵが搭載されたＣＰＵボードとを備えたことを特徴とする信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を光信号に変換して分岐（分波）あるいは合波を行う光分岐モジュール及び信号処理装置に関する。
【背景技術】
【０００２】
近年、超大規模集積回路（ＶＬＳＩ）の開発により、データ処理システム等で使用する回路基板の機能が、大幅に増大してきている。回路機能の増大につれて、各回路基板（ドーターボード）に対する信号接続数が増大するため、各回路基板間をバス構造で接続するデータバスボード（マザーボード）には、多数の接続コネクタと接続線を必要とする並列アーキテクチャが採用されている。
【０００３】
これに対し、従来のバス接続は、電気伝送線の特性インピーダンスがバス接続に起因して変化するため、多重反射が発生し、これが高速伝送を妨げていた。しかし、ポイント−ツウ−ポイント（point-to-point）で接続する方式によって高速伝送が可能になった。例えば、Serial ATA Working Groupでは、１．５〜６Ｇｂｐｓの規格化がなされようとしている。
【０００４】
しかし、ポイント−ツウ−ポイント接続方式は、一対のＬＳＩ同士を接続するには効果的であるが、ＣＰＵとメモリ間のような１：Ｎの接続が要求される場合には、ＣＰＵのＩ／Ｏピン数の増大が避けられない。
【０００５】
一方、信号伝送の動作速度の向上を図るため、光インターコネクションと呼ばれるシステム内光接続技術を用いることが検討されている。例えば、光電気混載基板上に、面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）等の発光素子、発光素子を駆動するドライバＩＣ、フォトダイオード等の受光素子、受光素子を駆動するレシーバＩＣ等の部品、及び光信号を伝送する光導波路で構成された光インターコネクション装置が知られている（例えば、特許文献１参照。）。
【０００６】
また、発光素子、受光素子及び送受信回路をパッケージ内に収容し、光ファイバにより外部と伝送を行う光伝送モジュールが知られている（例えば、特許文献２，３，４参照。）。
【０００７】
ところで、光と電気のインターコネクションの境界については、非特許文献１に示すように、比較的短い伝送距離（〜１ｍ程度）であれば、数Ｇｂｐｓの伝送は電気伝送で可能であり、光インターコネクションが必要になるのは、数Ｇｂｐｓ以上の領域である。
【０００８】
光インターコネクションでは、一般的に電気伝送に比べてコストアップになるため、電気伝送で対応可能な領域は、電気伝送で構成し、電気伝送で対応不可能な領域を光伝送で構成し、システムを構築するのが妥当である。
【０００９】
また、１：Ｎ接続が要求される複数のドータボードと接続するバックプレーン（backplane：回路基板を接続するためのソケットやスロットを持つ受け側の回路基板またはデバイス。）を５０ｃｍ程度の伝送距離で構成した場合、上述したように、電気インターコネクションだけでは、高速伝送に課題がある。
【００１０】
そこで、１：Ｎの光インターコネクションを構成することが提案されている（例えば、特許文献５参照。）。
【特許文献１】特開２００４−３１４５６号公報
【特許文献２】特開平６−７５１３７号公報
【特許文献３】特開平１１−１１９０６１号公報
【特許文献４】特開平８−８８１８号公報
【特許文献５】特開平９−１８４９４１号公報
【非特許文献１】エレクトロニクス実装学会誌Ｖｏｌ．７  Ｎｏ．１（２００４）  Ｐ．２７
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１の光インターコネクション装置によると、光電気混載基板上に各種の光素子を個々に組み込まなければならず、構成が複雑化し、小型化が図れない。特許文献２〜４の光伝送モジュールによると、ＣＰＵやメモリとの接続を光ファイバで接続する必要があり、コスト高を招くおそれがある。特許文献５の構成では、カプラを用いて回路基板相互間のデータ伝送を行おうとすると、受発光素子と接続する光ファイバの本数が多くなり、構成が複雑になり、装置が大型化するという問題がある。
【００１２】
従って、本発明の目的は、１：Ｎ接続において小型で高速伝送が可能な光分岐モジュール及び信号処理装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の態様は、上記目的を達成するため、電気信号を光信号に変換する１つ又は複数の発光素子と、前記光信号を電気信号に変換する複数又は１つの受光素子と、前記１つ又は複数の発光素子と前記複数又は１つの受光素子とを光結合するように配置され、前記１つ又は複数の発光素子からの前記光信号を分岐あるいは合波して前記複数又は１つの受光素子に出射する分岐回路とを備えたことを特徴とする光分岐モジュールを提供する。
【００１４】
上記第１の態様の光分岐モジュールによれば、分岐回路をモジュール化したので、１：Ｎ接続において光分岐モジュールと他のデバイスや回路との間を光ファイバで接続する必要がなくなり、光分岐モジュールを用いた装置の小型化が図れる。分岐回路は光信号を分岐あるいは合波するので、高速伝送が可能となる。
【００１５】
１つの発光素子と複数の受光素子を用いた場合は、光分岐を行う分岐回路と組み合わせることができ、複数の発光素子と１つの受光素子を用いた場合は、光合波を行う分岐回路と組み合わせることができる。なお、複数の発光素子と複数の受光素子を用いて、光分岐および／または光合波を行う分岐回路と組み合わせてもよい。
【００１６】
発光素子には、発光ダイオード、レーザダイオード等を用いることができる。レーザダイオードとしては、面発光型半導体レーザや端面発光型半導体レーザを用いることができる。
【００１７】
前記分岐回路は、透光性を有し、前記１つ又は複数の発光素子から前記複数又は１つの受光素子に及ぶ長さの導光体を備え、前記導光体は、異なる長さの複数の導光路を有し、前記複数の導光路の両端に傾斜面が形成されている構成とすることができる。この構成において、導光路の両端に形成された傾斜面のうち一方の傾斜面が発光素子からの光信号の入射面となり、他方の傾斜面が受光素子への光信号の出射面となる。
【００１８】
導光体は、ポリメチルメタクリレート、ポリカーボネート、アモルファスポリオレフィン等のプラスチック材料や、無機ガラス等を用いることができる。プラスチック材料からなる導光体は、射出成型等の製法により形成することができる。導光体の材料として無機ガラスを用いる場合は、傾斜面は研削加工により形成することができる。また、導光体は、所定の型を用い、紫外線硬化型のエポキシ樹脂等で作製することも可能である。
【００１９】
本発明の第２の態様は、上記目的を達成するため、電気信号を光信号に変換する複数の発光素子を有する１つ又は複数の発光素子アレイと、前記光信号を電気信号に変換する複数の受光素子を有する複数又は１つの受光素子アレイと、前記１つ又は複数の発光素子アレイと前記複数又は１つの受光素子アレイとを光結合するように配置され、前記１つ又は複数の発光素子アレイからの前記光信号を分岐あるいは合波して前記複数又は１つの受光素子アレイに出射する分岐回路とを備えたことを特徴とする光分岐モジュールを提供する。
【００２０】
上記第２の態様の光分岐モジュールによれば、分岐回路をモジュール化したので、１：Ｎ接続において光分岐モジュールと他のデバイスや回路との間を光ファイバで接続する必要がなくなり、小型化が図れる。分岐回路は光信号を分岐あるいは合波するので、高速伝送が可能となる。発光素子あるいは受光素子のアレイを用いることにより、発光素子および受光素子を個々に配置するのと比較して組み立てが容易となり、小型化を図ることができる。
【００２１】
前記分岐回路は、透光性を有し、前記１つ又は複数の発光素子アレイから前記複数又は１つの受光素子アレイに及ぶ長さの導光体を備え、前記導光体は、異なる長さの複数の導光路を有し、前記複数の導光路の両端に傾斜面が形成され、前記１つ又は複数の発光素子アレイ、および前記複数又は１つの受光素子アレイは、前記複数の導光体に直交させて所定間隔に配設されている構成とすることができる。
【００２２】
前記分岐回路は、１段又は複数段のＹ字状に形成されたＹ分岐導光路により、前記１つ又は複数の発光素子と前記複数又は１つの受光素子とを光結合した構成とすることができる。この構成によれば、信号光の光路長差を少なくすることができる。分岐回路は、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂で導光路のコア部を形成し、コアの周囲にコアよりも屈折率の小さいフッ素系ポリマー等からなるクラッドを形成して構成される。このような分岐回路は、半導体プロセスを用いて作製することができる。
【００２３】
前記分岐回路は、入射面と出射面を有する導光板と、前記導光体の前記入射面と前記１つ又は複数の発光素子とを光結合する１つ又は複数の入射側光ファイバと、前記導光板の前記出射面と前記複数又は１つの受光素子とを光結合する複数又は１つの出射側光ファイバとを備えた構成とすることができる。この構成において、導光路の両端に形成された傾斜面のうち一方の傾斜面が発光素子からの光信号の入射面となり、他方の傾斜面が受光素子への光信号の出射面となる。
【００２４】
上記光分岐モジュールは、回路基板等に接続可能な電気インターフェース部を有する構成としてもよい。
【００２５】
前記発光素子、前記受光素子及び前記分岐回路は、基板上に搭載され、前記基板は、ＤＩＰ（Dual In-line Package）型、ＰＧＡ（Pin Grid Array）型、またはＢＧＡ（Ball Grid Array）型のパッケージによって保持された構成とすることができる。
【００２６】
本発明の第３の態様は、上記目的を達成するため、上記光分岐モジュールが搭載され、前記光分岐モジュールに対して前記電気信号を送受信するボードを備えたことを特徴とする信号処理装置を提供する。
【００２７】
上記第３の態様の信号処理装置によれば、光伝送は光分岐モジュールにおいて行われ、ボードでは電気信号の伝送を行うのみの構成にすることができる。
【００２８】
本発明の第４の態様は、上記目的を達成するため、上記光分岐モジュールおよびＣＰＵが搭載されたマザーボードと、前記マザーボードに接続され、半導体メモリを有する複数のメモリボードとを備えたことを特徴とする信号処理装置を提供する。
【００２９】
上記第４の態様の信号処理装置によれば、光伝送は光分岐モジュールにおいて行われ、マザーボードでは電気信号の伝送を行うのみの構成にすることができる。また、１：Ｎ接続を構成するマザーボードと複数のメモリボード間の信号伝送を高速に行うことができる。
【００３０】
本発明の第５の態様は、上記目的を達成するため、上記光分岐モジュールが搭載されたマザーボードと、前記マザーボードに接続され、半導体メモリを有する複数のメモリボードと、前記マザーボードに接続され、ＣＰＵが搭載されたＣＰＵボードとを備えたことを特徴とする信号処理装置を提供する。
【００３１】
上記第５の態様の信号処理装置によれば、光伝送は光分岐モジュールにおいて行われ、マザーボードでは電気信号の伝送を行うのみの構成にすることができる。また、１：Ｎ接続を構成するＣＰＵボードと複数のメモリボード間の信号伝送を高速に行うことができる。
【発明の効果】
【００３２】
本発明によれば、分岐回路をモジュール化したので、１：Ｎ接続において小型で高速伝送が可能となる。
【発明を実施するための最良の形態】
【００３３】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る光分岐モジュールを示す。この光分岐モジュール１は、基板１０をパッケージ１１により保持し、パッケージ１１の両側から複数のグリッドピン１２を導出して構成されている。
【００３４】
基板１０は、樹脂からなる基材の表面に導電パターンが形成されており、基板１０上には、電気信号を光信号に変換する発光素子アレイとしての面発光レーザ（ＶＣＳＥＬ）アレイ１３と、光信号を電気信号に変換する受光素子アレイとしての第１乃至第４のフォトダイオード（ＰＤ）アレイ１４Ａ〜１４Ｄと、ＶＣＳＥＬアレイ１３とＰＤアレイ１４Ａ〜１４とを光結合するように配置され、ＶＣＳＥＬアレイ１３からの光信号を分岐する分岐回路としての複数の導光体１５Ａ〜１５Ｄと、ＰＤアレイ１４Ａ〜１４Ｄからの電流を電圧に変換して増幅する複数のＴＩＡ（トランス・インピーダンス・アンプ）１６Ａ〜１６Ｄと、ＶＣＳＥＬアレイ１３を駆動するレーザドライバ１７と、ＴＩＡ１６Ａ〜１６Ｄおよびレーザドライバ１７を制御する制御用ＩＣ１８Ａ，１８Ｂとを配置している。
【００３５】
グリッドピン１２は、基板１０上の搭載部品や配線パターンに接続されており、機器、装置等の回路基板やマザーボードに実装したときに、回路基板やマザーボード上の配線パターンに接続される。なお、グリッドピン１２は、両側面に各４個を設けているが、任意の数にすることができる。
【００３６】
ＶＣＳＥＬアレイ１３は、４つのＶＣＳＥＬを有している。ＶＣＳＥＬの波長は、８５０ｎｍ、放射角が１７°（最大強度に対して、１／ｅ２の強度から規定）であり、素子ピッチを、例えば、２５０μｍにしている。
【００３７】
第１乃至第４のＰＤアレイ１４Ａ〜１４Ｄは、同一構成であり、それぞれ受光径が８０μｍの４個のＰＤを有し、導光体１５Ａ〜１５Ｄの後述する傾斜面（ミラー面）の１つに一致するように導光体１５Ａ〜１５Ｄの下側に配置されている。また、ＰＤアレイ１４Ａ〜１４Ｄの各素子ピッチを、例えば、２５０μｍにしている。
【００３８】
図２は、図１の導光体の構成を示す。同図中、（ａ）は平面図、（ｂ）は正面図である。ここで、導光体１５Ａ〜１５Ｄは、同一形状であるので、導光体１５Ａについて説明する。
【００３９】
導光体１５Ａは、例えば、厚み０．０５ｍｍ、最大長さ１４．０５ｍｍ、最大幅０．２ｍｍ、最小幅０．０５ｍｍを有する。また、導光体１５Ａは、図２（ａ）に示すように、ＰＤアレイ１４Ａ〜１４Ｄに重なる位置で幅が狭められ、全体で４つの段差を有している。例えば、第１の段差は、最大幅の始端から３．５５ｍｍの位置、第２の段差は第１の段差から３．５ｍｍの位置、第３の段差は第２の段差から３．５ｍｍの位置、第４の段差は第３の段差から３．５ｍｍの位置に設けられている。各段差で規定される長さにより、導光路１５０Ａ〜１５０Ｄが形成されている。
【００４０】
導光体１５Ａの光入射端（図２の左側端）及び導光路１５０Ａ〜１５０Ｄの端部は、４５°の角度でカットされた傾斜面を有し、これにより４５°のミラー面２０，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄが形成されている。このうち、ミラー面２０が光入射面になり、ミラー面２１Ａ〜２１Ｄが光出射面となる。
【００４１】
導光体１５Ａは、ポリメチルメタクリレート、ポリカーボネート、アモルファスポリオレフィンのようなプラスチック材料や、無機ガラス等を用いることができる。プラスチック材料からなる導光体１５Ａは、射出成型等の製法により形成することができる。導光体１５Ａの材料として無機ガラスを用いる場合は、ミラー面２０，２１Ａ〜２１Ｄは、研削加工により形成することができる。また、導光体１５Ａは、所定の型を用い、紫外線硬化型のエポキシ樹脂等で作製することも可能である。
【００４２】
（光分岐モジュールの動作）
図３は、第１の実施の形態の光分岐モジュールの光経路を示す。この図３及び図１を参照して、以下に光分岐モジュール１の動作を説明する。ここでは、導光体１５Ａについて説明する。
【００４３】
図３の（ｂ）に示すように、導光体１５Ａのミラー面２０の下面には、ＶＣＳＥＬアレイ１３のＶＣＳＥＬ１３ａが配置され、ミラー面２１Ａ〜２１Ｄの下面には、ＰＤアレイ１４Ａ〜１４ＤのＰＤ１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄが配置されている。
【００４４】
光分岐モジュール１は、信号処理装置の回路基板等に実装され、回路基板等を通して電源供給、データ及び各種の信号の授受が行われる。ＶＣＳＥＬアレイ１３は、外部からの信号に応じて動作する制御用ＩＣ１８Ａ，１８Ｂ及びレーザドライバ１７によって駆動され、ＶＣＳＥＬ１３ａを含むＶＣＳＥＬアレイ１３内のＶＣＳＥＬが発光する。
【００４５】
ＶＣＳＥＬ１３ａからの信号光は、図３の（ａ）に示すように、入射光２２としてミラー面２０に入射し、ミラー面２０で９０°の方向に反射し、導光体１５Ａ内をミラー面２１Ａ〜２１Ｄに向けて全反射をしつつ進行する。ミラー面２１Ａ〜２１Ｄに到達した信号光は、各ミラー面２１Ａ〜２１Ｄで下方向へ直角に反射し、ＰＤアレイ１４Ａ〜１４ＤのＰＤ１４０Ａ〜１４０Ｄに入射する。したがって、入射光２２は、ミラー面２１Ａ〜２１Ｄを介してＰＤ１４０Ａ〜１４０Ｄに分岐されたことになる。
【００４６】
ＰＤ１４０Ａ〜１４０Ｄは、入射光のレベルに応じた電気信号を生成し、これをＴＩＡ１６Ａ〜１６Ｄに入力する。ＴＩＡ１６Ａ〜１６Ｄで処理された信号は、グリッドピン１２のいずれかを介して回路基板等へ出力される。
【００４７】
（第１の実施の形態の効果）
この第１の実施の形態によれば、以下の効果が得られる。
（イ）光分岐を行う導光体１５Ａ〜１５Ｄをモジュール化したので、１：Ｎ接続において光分岐モジュール１と他のデバイスや回路との間を光ファイバで接続する必要がなくなり、光分岐モジュール１を用いた信号処理装置の小型化を図ることができる。
（ロ）導光体１５Ａ〜１５Ｄは、光信号を分岐するので、高速伝送が可能となる。
（ハ）光分岐を行う導光体１５Ａ〜１５Ｄをモジュール化したので、光分岐モジュールを搭載するボードや部品のレイアウト設計が容易となる。
（ニ）ＶＣＳＥＬアレイ１３およびＰＤアレイ１４Ａ〜１４Ｄを用いているので、発光素子および受光素子を個々に配置するのと比較して組み立てが容易となり、小型化を図ることができる。
【００４８】
［第２の実施の形態］
図４は、本発明の第２の実施の形態に係る光分岐モジュールを示す。本実施の形態は、第１の実施の形態において、ＶＣＳＥＬアレイ１３を個々のＶＣＳＥＬ３０Ａ〜３０Ｄに代え、ＰＤアレイ１４Ａ〜１４Ｄを個々のＰＤ３１Ａ〜３１Ｐに代え、導光体１５Ａ〜１５Ｄを単一の分岐回路３３に代えたものであり、その他の構成は第１の実施の形態と同様である。
【００４９】
分岐回路３３は、Ｙ分岐を２段有するＹ分岐導光路３２Ａ〜３２Ｄを１枚の基板上に形成することにより構成されており、基板１０上に搭載されている。Ｙ分岐導光路３２Ａ〜３２Ｄは、同一構成であり、１つのＶＣＳＥＬから４つのＰＤに光信号を分岐できるように構成されている。
【００５０】
Ｙ分岐導光路３２Ａについて説明すると、Ｙ分岐導光路３２Ａは、ＶＣＳＥＬ３０Ａに一端が結合された導光部３２１と、導光部３２１の他端に接続されたＹ字形の導光部３２２と、導光部３２２の他端にそれぞれ接続されたＹ字形の導光部３２３，３２４とを備える。導光部３２３，３２４の各端部には、ＰＤ３１Ａ〜３１Ｐが結合されている。導光部３２１〜３２４の端部は、長手方向に直交する面でも傾斜した面でもよい。
【００５１】
分岐回路３３は、例えば、スラブ型、埋め込み型、リッジ型等による構成を用いることができる。分岐回路３３は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂で導光路のコア部を形成し、コアの周囲にコアよりも屈折率の小さいフッ素系ポリマー等からなるクラッドを形成して構成される。このような分岐回路は、半導体プロセスを用いて作製することができる。
【００５２】
図４において、第１の実施の形態のＶＣＳＥＬと同様にＶＣＳＥＬ３０Ａが駆動されると、ＶＣＳＥＬ３０Ａが発光する。ＶＣＳＥＬ３０Ａによる光信号は、導光部３２１に入射して導光部３２２に到達して２つに分岐される。２つ分岐された光信号は、導光部３２３，３２４に入射して４つ分岐され、ＰＤ３１Ａ〜３１Ｄに入射する。これにより、１：４の接続が達成される。
【００５３】
（第２の実施の形態の効果）
この第２の実施の形態によれば、光分岐を行うＹ分岐導光路３２Ａ〜３２Ｄをモジュール化したので、第１の実施の形態と同様に、光分岐モジュール１を用いた信号処理装置の小型化を図ることができ、光分岐モジュールを搭載するボードや部品のレイアウト設計が容易となる。
【００５４】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係る光分岐モジュールを示す。本実施の形態は、第２の実施の形態において、分岐回路３３を光ファイバと導光板により構成した分岐回路３３Ａ〜３３Ｄに代えたものであり、その他の構成は第２の実施の形態と同様である。
【００５５】
分岐回路３３Ａ〜３３Ｄは同一構成であるので、分岐回路３３Ａについて説明する。分岐回路３３Ａは、１：Ｎ（ここでは、Ｎ＝４）の分岐が可能な導光板３３１と、導光板３３１とＶＣＳＥＬ３０Ａを接続する光ファイバ３３２と、導光板３３１と４つのＰＤ３１Ａ〜ＰＤ３１Ｄとを個別に接続する光ファイバ３３３Ａ〜３３３Ｄとを備える。
【００５６】
導光板３３１は、ポリメチルメタクリレート、ポリカーボネート、アモルファスポリオレフィンのようなプラスチック材料や、無機ガラス等を用いることができる。
【００５７】
光ファイバ３３２，３３３Ａ〜３３３ＤのＶＣＳＥＬ３０Ａ及びＰＤ３１Ａ〜ＰＤ３１Ｄに対する結合は、接着により、または光カプラ等を介して行われる。
【００５８】
図５において、例えば、ＶＣＳＥＬ３０Ａが発光すると、ＶＣＳＥＬ３０Ａによる光信号は、光ファイバ３３２に入射し、更に導光板３３１に入射する。導光板３３１は、光ファイバ３３２からの入射光を分散し、光ファイバ３３３Ａ〜３３３Ｄへ入射させる。光ファイバ３３３Ａ〜３３３Ｄからの光は、ＰＤ３１Ａ〜ＰＤ３１Ｄに入射し、このＰＤ３１Ａ〜ＰＤ３１Ｄによって電気信号に変換される。
【００５９】
（第３の実施の形態の効果）
この第３の実施の形態によれば、光分岐を行う分岐回路３３Ａ〜３３Ｄをモジュール化したので、第１の実施の形態と同様に、光分岐モジュール１を用いた信号処理装置の小型化を図ることができ、光分岐モジュールを搭載するボードや部品のレイアウト設計が容易となる。また、分岐回路３３を、従来より用いられてきた光ファイバを用いた構成にすることができる。この場合、光ファイバは、光分岐モジュール内での光伝送に用いるのみで、外部との接続には用いていないので、従来技術のような不都合は発生しない。
【００６０】
［第４及び第５の実施の形態］
図６（ａ）は、第４の実施の形態に係る光分岐モジュールを示し、図６（ｂ）は、第５の実施の形態に係る光分岐モジュールを示す。
【００６１】
前記第１〜第３の実施の形態は、光分岐モジュール１がＤＩＰ（Dual In-Line Package）型であったが、第４の実施の形態による光分岐モジュール１は、パッケージ１１とピン２４によるＰＧＡ（Pin Grid Array）型であり、第５の実施の形態による光分岐モジュール１は、パッケージ１１の底面に半田ボール２５を設けたＢＧＡ（Ball Grid Array）型としたものである。
【００６２】
第４及び第５の実施の形態によれば、光分岐モジュール１を搭載する回路基板やマザーボードに搭載する部品の実装形態に応じて最適なパッケージ形状を選択することができる。
【００６３】
［第６の実施の形態］
図７は、本発明の第６の実施の形態に係る信号処理装置を示す。この信号処理装置１００は、ＲＡＩＤ（Redundant Arrays of Independent/Inexpensive Disk）、ストレージサーバ、交換器、半導体ディスク等の装置やシステムに用いることができるものであり、マザーボード４１と、マザーボード４１に接続された複数のメモリボード４３Ａ〜４３Ｄとを備える。
【００６４】
マザーボード４１上には、第１の実施の形態に係る光分岐モジュール１と、ＣＰＵ４４と、所定間隔に設置された複数のコネクタ４２Ａ〜４２Ｄとが搭載されている。また、マザーボード４１は、他の回路基板や電源装置に接続され、他の回路基板との信号の授受や、マザーボード４１上の各部への電源供給を行うものである。
【００６５】
ＣＰＵ４４は、信号処理装置１００の全体を制御するものであり、図７では、図示を省略しているが、実際には、ＣＰＵ４４に関するクロック発生回路、水晶振動子、インターフェース回路、その他の電子部品等がマザーボード４１上に搭載されている。
【００６６】
メモリボード４３Ａ〜４３Ｄは、コネクタ４２Ａ〜４２Ｄによってマザーボード４１上に着脱自在に取り付けられるものであり、複数のＤＲＡＭ（Dynamic Random Access Memory）４５が搭載され、ＤＲＡＭ４５に関する周辺用ＩＣ等も必要に応じて搭載される。なお、搭載するメモリは、ＤＲＡＭとしたが、これ以外のタイプ、例えばＳＲＡＭ、フラッシュメモリなどであってもよい。
【００６７】
（第６の実施の形態の効果）
この第６の実施の形態によれば、コンパクトに構成された光分岐モジュール１を搭載しているため、光信号伝送系を内蔵する信号処理装置１００のコンパクト化を図ることができるとともに、容易に信号分岐を行うことができる。また、マザーボード４１上に光ファイバを接続しないので、装置構成を簡略にすることができる。また、１：Ｎ接続を構成するマザーボード４１と複数のメモリボード４３Ａ〜４３Ｄ間の信号伝送を高速に行うことができる。
【００６８】
［第７の実施の形態］
図８は、本発明の第７の実施の形態に係る信号処理装置を示す。本実施の形態は、第６の実施の形態において、マザーボード４１上にコネクタ５１と、このコネクタ５１に挿入されるＣＰＵボード５２を追加するとともに、マザーボード４１からＣＰＵ４４を除去したものであり、その他の構成は第６の実施の形態と同様である。
【００６９】
ＣＰＵボード５２は、ＣＰＵ５２０を搭載しており、このＣＰＵ５２０がマザーボード４１、および各メモリボード４３Ａ〜４３Ｄを制御する。なお、ＣＰＵボード５２には、ＣＰＵ５２０に関するクロック発生回路、水晶振動子、インターフェース回路、その他の電子部品等が搭載されている。
【００７０】
（第７の実施の形態の効果）
この第７の実施の形態によれば、１：Ｎ接続を構成するＣＰＵボード５２と複数のメモリボード４３Ａ〜４３Ｄ間の信号伝送を高速に行うことができる。また、ＣＰＵボード５２を交換することで、ＣＰＵの機能を容易に変更することができ、信号処理装置１００の仕様変更や、性能向上を図ることができる。
【００７１】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の趣旨を逸脱しない範囲内で種々な変形が可能である。上記各実施の形態においては、分岐回路で光分岐を行うものとしたが、光合波を行うようにしてもよい。また、本発明の趣旨を逸脱しない範囲内で上記各実施の形態の構成要素を任意に組み合わせることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施の形態に係る光分岐モジュールを示す斜視図である。
【図２】図１の導光路の構成を示し、（ａ）は平面図、（ｂ）は正面図である。
【図３】第１の実施の形態の光分岐モジュールの光経路を示す説明図であり、（ａ）は斜視図、（ｂ）は平面図である。
【図４】本発明の第２の実施の形態に係る光分岐モジュールを示す斜視図である。
【図５】本発明の第３の実施の形態に係る光分岐モジュールを示す斜視図である。
【図６】（ａ）は本発明の第４の実施の形態係る光分岐モジュールの正面図、（ｂ）は本発明の第５の実施の形態係る光分岐モジュールの正面図である。
【図７】本発明の第６の実施の形態に係る信号処理装置を示す斜視図である。
【図８】本発明の第７の実施の形態に係る信号処理装置を示す斜視図である。
【符号の説明】
【００７３】
１  光分岐モジュール
１１  パッケージ
１１ａ  基板
１２  グリッドピン
１３  ＶＣＳＥＬアレイ
１３ａ  ＶＣＳＥＬ
１４Ａ〜１４Ｄ  ＰＤアレイ
１５Ａ〜１５Ｄ  導光体
１６Ａ〜１６Ｄ  ＴＩＡ
１７  レーザドライバ
１８Ａ，１８Ｂ  制御用ＩＣ
２１，２０Ａ〜２０Ｄ  ミラー面
２２  入射光
２３Ａ〜２３Ｄ  反射光
２４  ピン
２５  半田ボール
３１Ａ〜３１Ｐ  ＰＤ
３２Ａ〜３２Ｄ  導光体
３３，３３Ａ〜３３Ｄ  分岐回路
４１  マザーボード
４２Ａ〜４２Ｄ  コネクタ
４３Ａ〜４３Ｄ  メモリボード
４４  ＣＰＵ
４５  ＤＲＡＭ
５１  コネクタ
５２  ＣＰＵボード
１００  信号処理装置
１５０Ａ〜１５０Ｄ  導光路
３２１〜３２４  導光部
３３１  導光板
３３２  光ファイバ
３３３Ａ〜３３３Ｄ  光ファイバ
５２０  ＣＰＵ
【図１】
2007057686.tif 000003
【図２】
2007057686.tif 000004
【図３】
2007057686.tif 000005
【図４】
2007057686.tif 000006
【図５】
2007057686.tif 000007
【図６】
2007057686.tif 000008
【図７】
2007057686.tif 000009
【図８】
2007057686.tif 000010