(57)【要約】改良した低インダクタンス端子方式をグリッドアレイコンデンサについて開示する。改良した端子方式は、より短い端子の長さに備え、コンデンサ要素の側面をあらゆる構造と無関係にする。通常はんだレーンが占める領域は、低減され、回路板上で、チップの間隔をはるかにより狭くすることを容易にする。構成には、一般に、相互嵌合構成のインタリーブされた誘電体と電極層（１０）が含まれる。バイア（ｖｉａｓ）は、選択されたもの、または電極層（１０）から延びるタブ（１４）を通って穿設され、次いで、適切な導電材料で充填される。はんだボール（２４）を直接この導電材料に加え、ＩＣに取り付けて、リフローすることが容易なＩＣボールグリッドアレイ（ＢＧＡ）パッケージ型チップを提供することが可能である。そのようなはんだボール（２４）の構成は、特有の焼成条件を満たすように、容易に変更される。そのようなコンデンサチップは、ランドグリッドアレイ（ＬＧＡ）パッケージング技法とも互換である。本主題の相互嵌合電極の設計を使用して、単一の多層コンデンサまたは複数の離散コンデンサ（３０）を形成することが可能である。そのようなコンデンサアレイは、外部構成を保持し、電極（１０）を内部で分割することによって形成することができる。結果的に得られる低コストで、低インダクタンスのコンデンサは、減結合コンデンサを必要とする多くの高周波数の応用例に理想的である。
2004522308.tif 000002
【特許請求の範囲】
【請求項１】
誘電体材料の本体と、
前記本体に配置された複数の電極層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記誘電体本体の選択した所定の容積を通り、かつ選択した前記タブを通って形成された複数のバイアと、
前記バイアの選択されたもの内に挿入され、選択した前記バイアをほぼ充填し、前記電極タブの選択されたものへの電気接続を提供する導電材料と
を具えたことを特徴とする多層コンデンサ。
【請求項２】
前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直方向に位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項１記載の多層コンデンサ。
【請求項３】
前記複数のバイアのそれぞれは、前記バイアのそれぞれが２つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたもの内に形成されることを特徴とする請求項１記載の多層コンデンサ。
【請求項４】
誘電体材料の前記本体は、上面と底面を特徴とし、
前記電極層は、該各電極層が、前記誘電体本体の前記上面と前記底面に平行に向くように、前記誘電体本体に配置されることを特徴とする請求項１記載の多層コンデンサ。
【請求項５】
前記導電材料は、前記誘電体本体の前記上面および底面の選択されたもの上で露出されることを特徴とする請求項４記載の多層コンデンサ。
【請求項６】
前記誘電体本体の前記上面および底面の選択されたもの上で前記露出された導電材料に付着されたはんだボールをさらに含み、ボールグリッドアレイコンデンサを形成することを特徴とする請求項５記載の多層コンデンサ。
【請求項７】
前記上面および底面の選択されたもの上に分布したはんだボールの所定の構成を形成するように、前記誘電体本体の前記上面および底面の選択されたものに付着されたはんだボールをさらに含むことを特徴とする請求項６記載の多層コンデンサ。
【請求項８】
前記はんだボールが、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項５記載の多層コンデンサ。
【請求項９】
前記電極層の選択されたものは、複数の離散コンデンサ要素のコンデンサアレイを提供するように再分割されることを特徴とする請求項１記載の多層コンデンサ。
【請求項１０】
前記コンデンサアレイは、前記コンデンサアレイを基板またはプリント回路板に取り付けるためのランドグリッドアレイ取付け手順と互換であることを特徴とする請求項１記載の多層コンデンサ。
【請求項１１】
ボールグリッドアレイ（ＢＧＡ）構成またはランドグリッドアレイ（ＬＧＡ）構成において使用するための多層コンデンサであって、
それぞれが、第１側面と第２側面を特徴とする複数の電極層と、
誘電体層の選択されたものが、前記電極層の第１側面と第２側面の両方の上に構成され、最上層と最低層を特徴とする、交互の誘電体層と電極層の多層構成を形成する複数の誘電体層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記電極タブの選択されたものを通って画定され、前記多層構成内に中空列を形成する複数のバイアと、
前記バイアの選択されたもの内に挿入され、前記多層構成の前記最上層および最低層のの選択されたもの上で露出され、前記電極タブの選択されたものに電気接続を提供する導電材料と
を具えたことを特徴とする多層コンデンサ。
【請求項１２】
前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直に位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項１１記載の多層コンデンサ。
【請求項１３】
前記複数のバイアのそれぞれは、前記バイアのそれぞれが２つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたものに形成されることを特徴とする請求項１１記載の多層コンデンサ。
【請求項１４】
前記多層構成の前記最上層および最低層の選択されたもの上に露出された前記導電材料に付着されたはんだプリフォームをさらに含むことを特徴とする請求項１１記載の多層コンデンサ。
【請求項１５】
前記はんだプリフォームは、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項１４記載の多層コンデンサ。
【請求項１６】
前記電極層の選択されたものは、複数の離散コンデンサ要素のコンデンサアレイを提供するように再分割されることを特徴とする請求項１１記載の多層コンデンサ。
【請求項１７】
知られている多層コンデンサ構成と比較して、前記最上層と前記最低層の厚さを著しく低減することを特徴とする請求項１１記載の多層コンデンサ。
【請求項１８】
低インダクタンス端子を有する多層コンデンサアレイであって、
複数の誘電体層と、
画定した上面と画定した底面を有する多層構成を形成するように、前記誘電体層の選択されたものでインタリーブされた複数の電極層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記層状コンデンサ構成の選択した所定の位置を通って穿設され、それぞれが、前記電極タブの少なくとも選択した１つを通って穿設された複数のバイアと、
前記バイアの選択されたもの内に挿入され、選択した前記バイアをほぼ充填し、前記対応する電極タブの選択されたものへの電気接続に備え、導電列の選択した端部が、前記多層構成の前記上面と前記底面の選択されたもの上で露出される導電列を形成する導電材料と、
前記層状コンデンサ構成の前記上面または前記底面の一方の上の前記導電列の前記露出端部の選択されたものに付着された複数のはんだボールと
を具えたことを特徴とする多層コンデンサ。
【請求項１９】
前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項１８記載の多層コンデンサ。
【請求項２０】
前記複数のバイアのそれぞれは、前記バイアのそれぞれが２つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたものに形成されることを特徴とする請求項１８記載の多層コンデンサ。
【請求項２１】
前記複数のはんだボールは、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項１８記載の多層コンデンサ。
【請求項２２】
前記電極層の選択されたものが、複数の離散コンデンサ要素を提供するように再分割されることを特徴とする請求項１８記載の多層コンデンサ。
【請求項２３】
前記上面および底面の選択されたもの上に、はんだボールの所定の分布構成を形成するように、前記誘電体本体の前記上面および底面の選択されたものに付着されたはんだボールをさらに含むことを特徴とする請求項２１記載の多層コンデンサ。
【発明の詳細な説明】
【０００１】
（発明の背景）
本発明は、一般に、減結合コンデンサの等価直列インダクタンス（ＥＳＬ）の制御に関し、より具体的には、グリッドアレイコンデンサのための低インダクタンス端子に関する。本発明は、ボールグリッドアレイ構成またはランドグリッドアレイ構成において使用することができ、かつより低いＥＳＬを、したがってはるかにより効率的なコンデンサデバイスを提供するコンデンサアレイに関する。
【０００２】
集積回路（ＩＣ）が従来実施されているが、これらのＩＣの多くの特有のフィーチャは、電子構成要素の設計基準と、そのような構成要素を取り付けるための対応する手順とに影響を与える。集積回路構成要素の機能が増加するにつれて、電子構成要素の設計をますます効率的にしなければならない。電子構成要素の小型化は、電子産業界で続いている傾向であり、十分に小さく、しかし同時に高い動作品質を特徴とする部品を設計することが特に重要である。サイズが小さく、信頼性のある性能特性を有するが、比較的低コストで製造することができる構成要素が望ましい。
【０００３】
構成要素の小型化は、回路板または他の基盤上の高密度実装を可能にする。したがって、構成要素間の間隔も、現在の集積回路の設計において制限要素である。間隔は、そのように重大な設計特性であるために、ＩＣ構成要素のための端子手段または要素のサイズと位置もまた、重要な設計特性である。
【０００４】
ＩＣの応用例に使用されてきた１つの特有の電子構成要素は、減結合コンデンサである。減結合コンデンサは、回路の応用例内で生じる雑音の問題を管理するためにしばしば使用される。減結合コンデンサは、現在のデジタル回路で使用される論理ゲートを切り替え、リフレッシュするために必要とされる安定で局所的な充電源を提供する。集積回路の速度とパッケージング密度が劇的に増大したことにより、減結合コンデンサの技術の進歩が望まれる。高キャパシタンス減結合コンデンサが、多数の現行応用例の高周波数を受けるとき、性能特性がますます重要になる。性能の向上を達成する１つの方法は、デバイスのインダクタンスを低下させることによる。したがって、そのようなコンデンサ構造は、回路の効率を維持するために、低い等価直列インダクタンス（ＥＳＬ）を提供することが理想的である。
【０００５】
減結合コンデンサの自己インダクタンスと相互インダクタンスを減少させるいくつかの設計態様が実施されてきた。電流経路を短くすることにより、自己インダクタンスが減少する。電流は、しばしば、コンデンサの全長を流れなければならないので、構造のより長い端部上の終端により、電流経路が減少する。隣接するコンデンサ電極の電流が反対方向に流れる場合、コンデンサの相互インダクタンスは減少する。相互嵌合コンデンサの技術で使用される複数の端子は、インダクタンスの値を減少させる。
【０００６】
減結合コンデンサのＥＳＬを低減する他の手法は、端子構成と取付けシステムに由来する相互接続誘導を最小限に抑えることである。通常の端子方式は、コンデンサの電極パッドに至る長いトレースを組み込んでいる。そのような接続は、高いインダクタンスを特徴とし、しばしば、構成要素間の間隔を非常に近づけることができない。したがって、ＥＳＬが低く、かつ集積回路用に構成要素の高密度化を容易にするより効率的な端子が望ましい。また、構成要素の容積効率を低下させずに、そのような効率的な端子方式を提供することが理想的である。
【０００７】
減結合コンデンサのＥＳＬを減少させることに貢献するもう１つは、集積回路のグランドプレーンまたはパワープレーンから多層コンデンサ構成の電極プレートまでの電流経路を減少させることである。通常の多層コンデンサ設計は、そのような多層構成の上部と底部に比較的厚いカバーを必要とする。これらの保護層は、コンデンサ本体に焼成しなければならない典型的なガラス／金属フリットの応力に耐えるのに十分な大きさを理想的に提供する。この通常の保護外層の必要性により、ループインダクタンスの可能な低減が阻害される。
【０００８】
減結合コンデンサの状況では、しばしば、特有の応用例に基づいて、他の設計特性を組み込むことが理想的である。コンデンサ製造業者の顧客は、コンデンサのパッケージング構成と端子構成を含む、そのような選択をしばしば指定する。具体的には、ランドグリッドアレイ設計またはボールグリッドアレイ設計を含むことができるコンデンサを有することが好都合である。費用効果が高く、便利な方法で、そのような選択肢をコンデンサの設計に組み込むことが理想的である。
【０００９】
様々な態様と代替実施形態の例が、多層減結合コンデンサの分野で知られているが、上述した好ましいコンデンサ特性の全てを一般的に組み込んでいる設計は知られていない。
【００１０】
米国特許第６，０６４，１０８号は、「相互嵌合」コンデンサプレートの構成を組み込んでいる多層コンデンサの例を示している。そのような’１０８号の特許は、高信頼高キャパシタンス多層デバイスを可能にする例示的な電極構成を示している。
【００１１】
米国特許第５，６６１，４５０号は、低インダクタンス端子方式を有する抵抗アレイを開示している。そのようなアレイには、付着されたはんだボールを有する基板を通る導電バイア（ｖｉａｓ）が含まれる。この構成は、集積回路環境のために、低インダクタンス接続を達成する設計の例である。
【００１２】
米国特許第５，６６６，２７２号と第５，８９２，２４５号は、回路板上で構成要素の密度を増大することを容易にするボールグリッドアレイ（ＢＧＡ）パッケージの例を開示している。
【００１３】
米国特許第６，０９７，６０９号は、ボールグリッドアレイ（ＢＧＡ）とランドグリッドアレイ（ＬＧＡ）の設計構成の両方と互換である例示的なパッケージングアセンブリを示している。
【００１４】
米国特許第５，８８０，９２５号は、リード構造の相互嵌合構成を有する例示的な多層コンデンサを開示している。
【００１５】
日本特許第７，０３７，７５６号と第７，０３７，７５７号は、高密度の構成要素のパッケージングが可能であるコンデンサアレイを記載している。
【００１６】
他の特許は、コンデンサ設計の様々な例を提供し、以下の通りである。
【００１７】
【表１】
2004522308.tif 000003
【００１８】
以上の米国特許の全ての開示は、参照によって、本出願に完全に組み込まれている。
【００１９】
（発明の概要）
従来の技術で遭遇し、本発明によって対処される前述の欠点と他の欠点を考慮して、改良された低インダクタンスコンデンサ技術が開発された。したがって、一般的に言えば、本発明の一般的な目的は、多層コンデンサアレイのための改良した端子方式である。
【００２０】
本発明の他の一般的な目的は、集積回路の環境において、構成要素の間隔をより狭くすることを容易にする低インダクタンスコンデンサアレイを提供することである。
【００２１】
本発明の主な目的は、ボールグリッドアレイパッケージング構成とランドグリッドアレイパッケージング構成の両方と互換なコンデンサアレイ技術を提供することである。
【００２２】
本発明の他の主な目的は、低減された等価直列インダクタンス（ＥＳＬ）を有する多層コンデンサアレイを提供することである。
【００２３】
本発明の他の目的は、単一のコンデンサまたはコンデンサアレイを画定することが可能である相互嵌合電極構成を有するコンデンサを提供することである。
【００２４】
本発明の他の目的は、コンデンサアレイの容積効率を著しく低減せずに、多層コンデンサアレイのための改良した端子方式を提供することである。
【００２５】
本発明の追加的な目的と利点は、本明細書の詳細な説明に記述されており、または、当業者には、本明細書の詳細な記述から明らかになるであろう。また、具体的に例示、言及、および議論したフィーチャに対する修正と変形は、本発明の精神と範囲から逸脱せずに、本発明の様々な実施形態と使用法において実施することが可能であることを、本発明への本言及によって、さらに理解されたい。そのような変更は、例示、言及、または議論したものと等価な手段およびフィーチャの代用、および様々な部品、フィーチャなどの機能、動作、または位置の逆転を含むことが可能であるが、これに限定されない。
【００２６】
さらに、本発明の様々な実施形態、ならびに様々な現在好ましい実施形態は、現在開示したフィーチャまたは要素、あるいはその均等物（図示しない、または詳細な説明に記述していないフィーチャまたは部品の組合せ、あるいはその構成を含む）の様々な組合せまたは構成を含むことが可能であることを理解されたい。本主題の１つの例示的なそのような実施形態は、多層コンデンサに関する。そのようなコンデンサ要素は、誘電体材料の本体、複数の電極層と電極タブ、複数のバイア、および端子形成のための導電材料を備えることが可能である。
【００２７】
そのような例示的な誘電体層と電極層は、多層構成を形成するように、インタリーブされることがより好ましい。電極タブは、バイアが、選択した電極タブの組合せを通って形成されるように、事前に定義した方法で、ある電極層から延びることが可能である。次いで、導電材料で導電バイアを充填して、複数のコンデンサ端子を形成することが可能であることが好ましい。
【００２８】
本主題の他の現在例示的な実施形態は、コンデンサアレイとして使用するための上述したような多層コンデンサに関する。そのようなコンデンサアレイは、ボールグリッドアレイ（ＢＧＡ）パッケージング技法またはランドグリッドアレイ（ＬＧＡ）パッケージング技法と共に使用するように構成されることが可能であることが好ましい。そのようなアレイ構成は、誘電体層と電極層の多層構成、選択した電極層から延びる電極タブ、および事前に画定した電極タブを通って画定された導電バイアを備えることが可能であることがより好ましい。次いで、バイア（ｖｉａｓ）を導電材料で充填して、はんだボールを付着することが可能である円柱状の端子を形成することが可能であることが好ましい。
【００２９】
本主題の他の例示的な実施形態には、以上のフィーチャから選択した様々な組合せが含まれ、選択した例示的な電極層は、複数の離散コンデンサ要素を提供するように、再分割される。開示した実施形態のこの随意選択のフィーチャにより、単一の多層コンデンサまたは多層コンデンサアレイを創出する、多目的設計の選択が容易になる。
【００３０】
この概要のセクションでは必ずしも示されていないが、本発明の追加の実施形態は、上記で概述の目的で言及したフィーチャまたは部品、および／またはそうでなければ本出願で議論した他のフィーチャ、部品、または要素の態様の様々な組合せを含み、かつ組み込むことが可能である。
【００３１】
当業者なら、本明細書の残りをレビューする際に、そのような実施形態のフィーチャと態様、およびその他をよりよく理解するであろう。
【００３２】
当業者を対象とした、最適モードを含む、本主題の完全で授権的な開示は、添付の図を参照する本明細書に記述されている。
【００３３】
本明細書と添付の図面を通した参照符号の反復使用は、本発明の同じまたは類似のフィーチャまたは要素を表すことを意図している。
【００３４】
（図面と発明の詳細な説明）
上記の本発明の概要で言及したように、本主題は、具体的には、改良した端子方式を有する多層コンデンサに関する。通常のコンデンサ技術で部分的に使用されるいくつかの例示的な構成の態様を、図１、４Ａ、４Ｂ、および５Ａに示す。全てのそのような図は、本主題の文脈で、本明細書において議論される。図２、３Ａ、３Ｂ、および５Ｂは、すべて、従来のコンデンサ構成に対する改良を示し、本主題の例示的な実施形態をもたらす。
【００３５】
例示的な実施形態のそれぞれは、本発明の制限を暗示するものではないことに留意されたい。一実施形態の一部として例示または記述したフィーチャは、他の実施形態と組み合わせて使用して、さらに他の実施形態をもたらすことが可能である。さらに、あるフィーチャは、同じまたは同様の機能を実施する、明らかには記述されていない同様のデバイスまたはフィーチャと交換することが可能である。
【００３６】
ここで、本主題の現在好ましい実施形態を詳細に記述する。図面を参照すると、図１は、多層のコンデンサまたはコンデンサアレイにおいて使用するための複数の電極層１０および１２と、複数の電極タブ１４との例示的な構成を示す。電極層１０および１２は、交互電極層から延びる電極タブが、それぞれの列において位置合わせされるように、層から延びるタブと平行に構成される。そのような例示的な構成は、本主題の実施形態において使用するために潜在的に適用可能である電極層の相互嵌合構成をもたらす。
【００３７】
図１の例示は、対応するタブ１４を有する４つのそのような電極層１０および１２の全体を示すが、本主題と関連して使用される通常の構成は、変更することが可能であり、しばしば、より多くの電極層とそれぞれのタブを含むことが可能である。そのようなフィーチャは、（電極の数を選択することによって）広範なキャパシタンスの値を有するコンデンサ要素を創出する設計選択肢を提供する。
【００３８】
図１に示した構成は、一般に低い等価直列インダクタンス（ＥＳＬ）を有する電極構成を提供する。要素の自己インダクタンスと相互インダクタンスの両方とも、例示的な相互嵌合電極構成のために、一般に低減される。そのような例示的なコンデンサプレートの電流の流れを、上向き矢印（図番無し）と下向き矢印（図番無し）によって表す。上向き矢印は、交互電極層１０の電流の流れの方向を表し、下向き矢印は、画定した交互層１０の間で変位した電極層１２の電流の流れの方向を表す。電流は、回路を完成するために、両方の電極の全長を流れる必要はないので、デバイスの自己インダクタンスは、減少する。
【００３９】
図１の例示的な構成の隣接する層は、概略的に正のプレートと負のプレートと見なすことが可能である。電極構成は、正のプレート１０から流れ出る電流が、隣接する負のプレート１２に沿って、反対の方向で戻るようなものである。そのような反対方向の電流の流れを提供することにより、同じ方向の隣接する電流の流れによって創出されたあらゆる自己インダクタンスが排除される。
【００４０】
図２は、例示的な電極層１０および１２と、選択した電極層から延びるタブ１４を通って形成された導電材料１６との例示的な相互接続を示す。誘電体の本体に配置されたこれらの要素は、本主題の１つの例示的な実施形態を備える。平行タブ１４を通るバイアを形成し（例えば、穿設（ｄｒｉｌｌｉｎｇ）または他の適切な手段によって）、それを導電材料１６で充填することによって、低インダクタンス接続（または端子）が創出される。そのようなバイアの構成と可能な取付け手段により、全体的に非常に低いＥＳＬを有するコンデンサ要素が容易になる。
【００４１】
電極層の選択部分（すなわち電極タブ１４）のみを通して、そのようなバイアと結果的な電気接続を形成することが理想的である。特に電極層の主要部分では、過剰にバイアを形成すると、劣悪な容積コンデンサ効率を有する要素となる。バイアを電極層の非活動的な縁に配置することによって、そのようなコンデンサアレイの容積効率を低減しないことが好ましい。
【００４２】
本主題の最適モード（または好ましい実施形態）では、電極層１０と１２は、通常、プラチナ、ニッケル、パラジウム−銀の合金、または他の適切な元素、あるいは元素の組合せからなることが可能である。コンデンサプレートへの電気接続を形成するために使用された導電材料１６は、通常、銀、ニッケル、または他の適切な導電材料からなることが可能である。
【００４３】
図３Ａと図３Ｂは、本主題の例示的な実施形態を示し、インタリーブされた誘電体層と電極層を特徴とするコンデンサチップ２０を示す。通常使用される誘電体材料は、チタン酸バリウムまたは他の適切な誘電体とすることが可能である。適切な誘電体は、しばしば、最大キャパシタンスが、室温より高い温度（しばしば約６０℃）で送達されるようなものである。
【００４４】
電極タブ１４は、本主題によれば、チップ本体のより長い側面２６に向かって延びることが好ましい。知られている相互嵌合電極タブは、しばしば、それらが、コンデンサ要素のより長い側面２６の上で露出されるように、チップ本体２０を通って完全に延びる。電極タブの可能な露出部分は、破線２２によって表されており、代替端子方式を実施するために使用することが可能である。本主題の現在好ましい実施形態は、電極タブ１４のそのような露出部分２２を必要としない。この変形形態は、本明細書で開示した改良端子方式に影響を与えないが、その理由は、端子は、究極的には、導電材料１６とはんだ要素２４によって提供されるからである。
【００４５】
図２に示したような本端子方式は、チップ２０の側面をあらゆる構造と無関係にすることが有利である構成を見込む。本主題による結果として得られるチップのＥＳＬを低減する他に、そのような構成により、回路板上の構成要素間の間隔をはるかにより狭くすることが可能になることが有利である。端子は、直接提供されるので、そうでない場合、はんだランドによって通常占められる領域も低減される。はんだランドの除去も、より低い端子インダクタンスをもたらす。
【００４６】
また、バイア１８と、コンデンサチップ２０に沿って形成されたその後の端子方式とが、コンデンサチップのより長い側面２６に沿うことが好ましい。チップ２０のより短い側面２８に沿った端子とは対照的に、本主題の構成は、電流経路により短い距離を提供し、より低いＥＳＬを創出する。チップ２０のそのようなより短い側面２８とより長い側面２６の通常の寸法は、それぞれ、約６０×１２０ｍｉｌｓ（１０００分の１インチ）（約０．１５２４×０．３０４８ｃｍ）または約５０×５０ｍｉｌｓ（約０．１２７×０．２０３２ｃｍ）とすることが可能である。本主題のいくつかの実施形態では、当業者なら容易に理解するように、異なる寸法を実施することが可能である。
【００４７】
バイア１８が、例示的なコンデンサ本体を通って形成され（例えば穿設などによって）、導電端子物質１６で充填された後、はんだボール２４を付着して、ボールグリッドアレイパッケージを形成することが可能である。はんだボール２４は、通常、約１０−１５ｍｉｌｓ（約０．０２５４−０．０３８１ｃｍ）の直径を有することが可能である（当技術分野で理解されているように、他のサイズを実践することも可能である）。そのようなボールグリッドアレイパッケージング技法の追加の実施は、はんだプリフォームをコンデンサチップ２０の全表面上に分布させることを組み込むことが可能である。はんだボール２４は、本端子技術と取付け技術によれば、コンデンサ要素の上面、底面、または両面上に分布させることが可能である。
【００４８】
図３Ｂのコンデンサ要素が形成された後は（およびはんだボール２４を有して組み立てられた後は）、チップ２０は、追加のはんだを使用せずに、取り付けることが可能である。微細なはんだトレースは、しばしば、形成するのが困難なので、そのようなデバイスで、チップ２０を板上に簡単に配置し、次いではんだリフローを実施して組立てを完成することができるのは、非常に有利である。様々な顧客の要求と好みに応えるために、様々なはんだボール構成を提供することが好ましい。そのような設計の柔軟性は、低ファイアまたは高ファイアのはんだリフロー操作を見込む。
【００４９】
図３Ａのチップの設計は、図３Ｂに示したＢＧＡ（ボールグリッドアレイ）パッケージングと互換であるだけでなく、ＬＧＡ（ランドグリッドアレイ）パッケージングとも互換である。ＬＧＡの構成は、しばしば、小さい構成要素と高い構成要素密度とで実施するのがより困難である可能性があるが、製品の柔軟性は、依然として望ましい。
【００５０】
本主題の様々な実施形態を実施する際の他の設計選択肢は、単一または複数のコンデンサ３０が望ましいかということである。図４Ａと図４Ｂは、それぞれ、そのような２つの選択肢の例示的な概略図である。
【００５１】
上記の例示的な実施形態において言及したように、電極層１０と１２は、本図４Ａに示した例示的な実施形態など、複数の端子を有する単一相互嵌合コンデンサ（ＩＤＣ）３０に備えることが可能である。しかし、そのような構成は、本図４Ｂにモデル化した要素など、例示的な実施形態を獲得するように、本主題のより広範な態様によれば、修正することが可能である。本開示によれば、以前に言及した外部チップ構成は維持され、一方、電極１０と１２は、内部で再分割される。図４Ｂは、そのような修正が、複数の離散コンデンサ３０、または単一のコンデンサアレイをもたらすことを示す。したがって、本主題の端子方式は、ＩＤＣまたは集積受動構成要素（ＩＰＣ）と共に使用することが可能である。
【００５２】
図５Ａは、通常の多層コンデンサ端子方式の全体的な側面図を示す。交互電極層１０と１２は、チップ本体２０に配置され、チップ２０のより短い側面２８上で露出することが可能であることが好ましい。図５Ａに示したような通常のコンデンサ構成では、製造プロセスで生じるある応力に耐えるために、最小限の厚さのカバー層が必要である。したがって、最小限の上層の厚さ３４と最小限の底層の厚さ３６は、チップ２０上に焼成しなければならない通常のガラス／金属フリットの応力に耐えるように提供される。ガラスマトリックスをセラミックのチップ本体内に拡散させるそのような通常の例示的なプロセスは、多層チップコンデンサ生産の業者によって理解されることが想定されている。チップ２０を回路板にはんだ付けするために、より多くの領域を通常提供する例示的な端子２８は、チップ２０の上部と底部に追加の幅も提供する。
【００５３】
図５Ａの端子方式と組み合わされたそのような上層３４と底層３６の存在は、具体的にはループ経路のインダクタンスを増大させることによって、そのようなコンデンサデバイスにより大きな等価直列インダクタンスを与える。図５Ｂに示したような、本主題による実施形態は、そのような上層３４と底層３６を著しく低減することを見込む。
【００５４】
ここで、図５Ｂを参照すると、現在開示した技術による端子方式は、例示的な導電材料１６とはんだ要素２４とを有する多層コンデンサ構成を提供する。通常のラップアラウンド端子３２を排除することによって、大きな上部誘電体層３４と底部誘電体層３６の除去が提供される。チップ２０の上部電極層と上面の間の新しい例示的な上部距離３８と、チップ２０の底部電極層と底面の間の例示的な底部距離４０とは、図５Ａの例示的な上部距離３４および底部距離３６より潜在的にはるかに短い。再び、この潜在的な差は、はるかにより小さいＥＳＬを有するコンデンサ構成をもたらす。
【００５５】
上記の明細書に記述した本主題の様々な実施形態には、多くの柔軟な設計選択肢が含まれる。これらには、グリッドアレイパッケージングの選択、離散コンデンサ３０の数の指定、およびはんだボール２４構成に対する好みの選択を含むことが可能である。そのような選択肢のあらゆる組合せを特徴とする実施形態は、依然として、本主題の低インダクタンス端子方式と組み合わせることが可能である。そのような組合せのいずれも、減結合コンデンサを必要とするあらゆる高周波数の応用例で使用する比較的低コストの低インダクタンスコンデンサをもたらす。
【００５６】
特定の実施形態に関して、本主題を詳細に説明してきたが、当業者なら、以上の理解を獲得した際には、そのような実施形態に対する変更、変形、および均等物を容易に思い付くことが可能であることが理解されるであろう。したがって、本開示の範囲は、限定としてではなく例示としてであり、本開示は、当業者には容易に明らかであるように、本主題に対するそのような修正、変形、および／または追加を排除せず、本主題の範囲は、添付の請求項に記述されている。
【図面の簡単な説明】
【図１】
本主題による多層相互嵌合コンデンサで使用するための例示的な電極層構成（一部拡大）を示す全体的には上面図で、部分的には透視図である。
【図２】
本主題による導電バイアを有する電極タブと対応する電極プレートの例示的な配列を示す全体的には側面図で、一部上面の透視図である。
【図３Ａ】
本開示による例示的なコンデンサの実施形態の、そのようなコンデンサ本体の所定の位置を通って形成された（例えば穿設された）バイアを有する、全体的には前面図で、一部上面の透視図である。
【図３Ｂ】
本開示による例示的なコンデンサの実施形態の、はんだプリフォームが、そのようなコンデンサ本体に形成された導電バイアに付着されている、全体的には前面図で、一部上面の透視図である。
【図４Ａ】
本主題による複数の端子を有する例示的なコンデンサの概略的な回路図である。
【図４Ｂ】
本主題による単一構成要素の複数の離散コンデンサからなる、例示的なコンデンサアレイの概略的な回路図である。
【図５Ａ】
多層コンデンサ設計で使用する例示的な知られている構成と端子方式の全体的な側面図である。
【図５Ｂ】
本主題による多層コンデンサの実施形態の例示的な構成と端子方式の全体的な側面図である。
【図１】
2004522308.tif 000004
【図２】
2004522308.tif 000005
【図３Ａ】
2004522308.tif 000006
【図３Ｂ】
2004522308.tif 000007
【図４Ａ】
2004522308.tif 000008
【図４Ｂ】
2004522308.tif 000009
【図５Ａ】
2004522308.tif 000010
【図５Ｂ】
2004522308.tif 000011
【国際公開パンフレット】
2004522308.tif 000012
2004522308.tif 000013
2004522308.tif 000014
2004522308.tif 000015
2004522308.tif 000016
2004522308.tif 000017
2004522308.tif 000018
2004522308.tif 000019
2004522308.tif 000020
2004522308.tif 000021
2004522308.tif 000022
2004522308.tif 000023
2004522308.tif 000024
2004522308.tif 000025
2004522308.tif 000026
2004522308.tif 000027
2004522308.tif 000028
2004522308.tif 000029
2004522308.tif 000030
2004522308.tif 000031
2004522308.tif 000032
2004522308.tif 000033
2004522308.tif 000034
2004522308.tif 000035
2004522308.tif 000036
2004522308.tif 000037
2004522308.tif 000038
2004522308.tif 000039
2004522308.tif 000040
【国際調査報告】
2004522308.tif 000041