(57)【要約】【課題】  ＳＴＮ液晶表示におけるクロストーク、特に、コモン電極の変化に対応して、ＳＥＧ電極が変化する際、同一のタイミングにて変化するセグメント電極の数が増加するに従い、コモン電極の電圧が変化し、変化しないＳＥＧ電極に対応する画素のクロストークを抑制する液晶表示制御装置を提供する。【解決手段】  本発明の液晶表示制御回路は、複数の行電極と複数の列電極との交差部を画素とするＳＴＮ液晶パネルの表示制御を行う液晶表示制御回路であり、行電極を順次駆動する行電極駆動部と、行電極の駆動タイミングに対応させ、駆動パルスの幅の期間において、画素の階調度に対応する幅のデータパルスを各列電極に出力する列電極駆動部とを有し、列電極駆動部が各列電極のデータパルスの出力タイミングを異ならせて出力する。【選択図】    図１
2007206191.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極と複数の列電極との交差部を画素とするＳＴＮ液晶パネルの表示制御を行う液晶表示制御回路であり、
前記行電極を順次駆動する行電極駆動部と、
行電極の駆動タイミングに対応させ、駆動パルスの幅の期間において、画素の階調度に対応する幅のデータパルスを各列電極に出力する列電極駆動部と
を有し、
前記列電極駆動部が各列電極のデータパルスの出力タイミングを異ならせて出力することを特徴とする液晶表示制御回路。
【請求項２】
前記列電極駆動部が列電極を複数のグループに分け、各グループ間における出力タイミングを異ならせることを特徴とする請求項１記載の液晶表示制御回路。
【請求項３】
前記列電極駆動部が各列電極毎にラッチを有しており、該ラッチに異なるタイミングにてラッチ信号を与えることにより、各列電極へのデータパルスの出力タイミングを異ならせることを特徴とする請求項１または請求項２に記載の液晶表示制御回路。
【請求項４】
前記行電極駆動部が列電極駆動部の各列電極におけるデータパルスの出力タイミング分布の中央のタイミングに、行電極に対する駆動パルスを出力する駆動タイミングを調整することを特徴とする請求項１から請求項３のいずれかに記載の液晶表示制御回路。
【請求項５】
前記列電極駆動部が前記複数のグループ毎のタイミング制御を、画素の階調度表示が完結する階調完結周期毎に変更するローテート処理を行うことを特徴とする請求項２から請求項４のいずれかに記載の液晶表示制御回路。
【請求項６】
次のフレームで表示されるキャラクタに対応して、制御コマンドを記憶し、入力されるキャラクタに対応した制御コマンドを出力する制御コマンド部を有し、
前記行電極駆動部及び列電極駆動部が、入力される前記制御コマンドにより、列電極に対するデータパルスの出力タイミングの調整、行電極に対する駆動パルスを出力する駆動タイミングの調整及び前記ローテート処理のいずれかまたは組合せを行うかの制御を行うことを特徴とする請求項１から請求項５のいずれかに記載の液晶表示制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＴＮ液晶パネルからなる表示装置の階調制御を行うものであり、クロストークの低減を行う表示装置の制御回路及びその方法に関する。
【背景技術】
【０００２】
近年、マトリクス型の表示装置は、パーソナルコンピュータ，ゲーム機器や携帯電話の表示装置として使用されており、階調表示を行うことができるものが多く用いられている。
従来の表示装置においては、階調表示方式としてフレーム変調やパルス幅変調が多く用いられている。
パルス幅変調方式の場合、所定の階調数を表示するためのデータパルスを１水平走査期間内に印加するため、表示するデータパルスが複数回印加されることとなり、階調を表示しないときに比較すると信号線の変化する回数が多くなる。したがって、データパルスの周波数が高いことにより、電極抵抗と液晶容量とに起因するパルスのなまり及びデータパルスに誘導されるため、走査電圧の波形歪みが多くなり、制御される実効電圧値とは異なる電圧値が液晶に印加され、クロストークなどによる表示品質の低下が起こる。
【０００３】
上述した複数の行電極と、複数の列電極とを有するマトリクス型液晶の表示装置におけるクロストークの低減を目的として、複数フレームに１フレームの割合でパルス幅変調を行うパルス幅変調方式がある。
これにより、複数の列電極の１つに対して印加するデータパルスの周波数を低くして、印加するデータ電圧の波形なまりを抑制し、さらに列電極に印加するデータパルスの電圧によって誘導されて起こる走査電圧の波形歪みの発生回数を削減する。
【０００４】
また、表示データ変換回路が、隣接する複数の画素において、１画素の割合でパルス幅変調を行う構成もある。この場合、異なる列電極間において、データパルス及び走査パルスが同一の水平走査期間であっても、データ電圧の波形変化のタイミングを異ならせることができる（例えば、特許文献１参照）。
これにより、列電極に電圧が印加されることに起因した、走査電圧の波形（走査パルス）における振幅の歪みを抑制することができる。
【特許文献１】特開２０００−２１４８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示す階調制御装置にあっては、白黒での格子パターンのように、走査期間において、同時に同じ電圧方向に対して変化する列電極の数が多く、また、コモン電極（行電極）とＳＥＧ電極（列電極）との変化タイミングが同一であるパターンで、クロストークを抑制することができない欠点がある。
すなわち、図７及び図８に示すように、コモン電極の走査がＣＯＭ（Ｙ−３）からＣＯＭ（Ｙ＋３）の方向に、駆動パルスが順次印加され、ＣＯＭ（Ｙ−１）のコモン電極が印加された時点まで、ＳＥＧ電極の全てが「Ｌ」レベル、すなわち、パネルの画素の全てが「白」の表示であることを前提とする。図７はクロストークの発生するメカニズムを説明する画像表示例を示す概念図である。図８は上記表示を行うための各信号線の時間変化を示す波形図である。
【０００６】
そして、時刻ｔ１において、ＣＯＭ（Ｙ−１）のコモン電極が「Ｌ」から「Ｈ」レベルに遷移する際、ＳＥＧ電極が「Ｌ」レベルから「Ｈ」レベルへ変化するのがＳＥＧ（Ｘ−１）のみであり、他のＳＥＧ電極は「Ｌ」レベルの、まま変化はしない。すなわち、「白」の表示から「黒」の表示に変化するのは、画素｛ＳＥＧ（Ｘ−１），ＣＯＭ（Ｙ−１）｝の１画素のみであり、他の画素は「白」表示のままである。このとき、コモン電極の電圧Ｖmはデータ線で変化するのがＳＥＧ（Ｘ−１）のみであるため、コモン電極の電圧Ｖｍの歪みの程度は少ない。
【０００７】
次に、時刻ｔ２において、ＣＯＭ（Ｙ−１）のコモン電極が「Ｈ」レベルから「Ｌ」レベルに遷移し、ＣＯＭ（Ｙ）のコモン電極が「Ｌ」レベルから「Ｈ」レベルへ遷移する。このとき、コモン電極のＹ行目であるＣＯＭ（Ｙ）に対応する画素が全て「黒」表示となり、すなわち、全ＳＥＧ電極が「Ｈ」の状態となるため、ＳＥＧ（Ｘ−１）のＳＥＧ電極は「Ｈ」レベルのまま変化はしないが、その他のデータ線は「Ｌ」レベルから「Ｈ」レベルに変化する。
これにより、ＳＥＧ（Ｘ−１）以外、ほとんどのＳＥＧ電極が「Ｌ」レベルから「Ｈ」レベルに遷移するため、ＳＥＧ電極とコモン電極とのカップリング容量により、ＣＯＭ（Ｙ）におけるコモン電極の電圧Ｖｍの歪みが、データ線の変化が１本とか２本とかの少ないときに比較して大きくなる。
【０００８】
次に、時刻ｔ３において、ＣＯＭ（Ｙ）のコモン電極が「Ｈ」レベルから「Ｌ」レベルに遷移し、ＣＯＭ（Ｙ＋１）のコモン電極が「Ｌ」レベルから「Ｈ」レベルへ遷移する。このとき、（Ｙ＋１）行目のコモン電極ＣＯＭ（Ｙ＋１）に対応する画素が、ＳＥＧ電極のＳＥＧ（Ｘ＋１）を除いて全て「白」表示となり、すなわち、ＳＥＧ（Ｘ＋１）を除いた全データ線が「Ｌ」の状態となるため、ＳＥＧ（Ｘ＋１）のデータ線は「Ｈ」レベルのまま変化はしないが、その他のＳＥＧ電極は「Ｈ」レベルから「Ｌ」レベルに変化する。
これにより、ＳＥＧ（Ｘ＋１）以外、ほとんどのＳＥＧ電極が「Ｈ」レベルから「Ｌ」レベルに遷移するため、ＳＥＧ電極とコモン電極とのカップリング容量により、ＣＯＭ（Ｙ＋１）におけるコモン電極の電圧Ｖｍの歪みが、時刻ｔ２のときと同様に、ＳＥＧ電極の変化が１本とか２本とかの少ないときに比較して大きく発生する。
【０００９】
上述した走査処理において、時刻ｔ２におけるコモン電極の電圧Ｖｍの歪みについては、画素が全て「黒」となる、すなわち「Ｈ」レベルとなっているため、歪みの影響としては全体的に電圧差を減少させる方向に働くため、全体の受ける影響は同様であり、クロストークの発生はない。
一方、時刻ｔ３においては、コモン電極の電圧Ｖｍが歪んだ際の影響として、ＳＥＧ（Ｘ＋１）以外のデータ線は「Ｌ」レベルであるため、実効値｛ＳＥＧの電位−電圧Ｖｍ｝が電位差を減少させる方向に変化し、ＳＥＧ（Ｘ＋１）のみが「Ｈ」レベルであるため、｛ＳＥＧ（Ｘ＋１）−Ｖｍ｝の電位差のみが増加する方に変化する。この電位差の増減の差が、１フレーム内において、以降のＳＥＧ（Ｘ＋１）のデータ線における実効電圧に差を生じさせることとなる。
【００１０】
すなわち、ＣＯＭ（Ｙ＋１）行目の白データを有する画素については、Ｖｍの歪みよって余計に発生した電圧差を減少させる方向に働いている。一方、ＣＯＭ（Ｙ＋１）行目の黒データを有する画素については、余計に発生した電圧差をさらに広げる（増加させる）方向に働くこととなる。
ＳＥＧ（Ｘ＋１）のＳＥＧ電極が他のＳＥＧ電極に比較して、白データであるにもかかわらず、黒に近く表示されることとなる。
したがって、前面黒から白に変化する際、黒から白に変化するＳＥＧ電極の数に比例してコモン電極の電圧Ｖｍの歪みが変化、すなわち変化するＳＥＧ電極の数が増加するに従い、電圧Ｖｍの歪みも大きく発生することになる。
【００１１】
特許文献１に記載されている方法は、フレームを複数のサブフレームに分割し、複数のサブフレームの割合にてパルス幅変調を行うため、パルス幅変調を行われないサブフレームに関し、次のフレームで全画素が変化する状態が存在するため（例えば、ノーマリホワイトであり、階調が６０階調とすれば、全部が０階調から、６０階調に変化する状態、次のフレームにおいて、１画素が６０階調のままで、残り全てが０階調の場合）、上述した白黒パターンの波形と同様な状態となることが考えられる。すなわち、Ｎフレームに１フレームの割合とすると、（Ｎ−１）フレームはパルス幅変調を行わないフレームであり、白黒表示されるデータに限らず、上述した問題を有することとなる。
【００１２】
本発明は、このような事情に鑑みてなされたもので、パッシブ型（ＳＴＮ）液晶表示におけるクロストーク、特に、コモン電極の変化に対応して、ＳＥＧ電極が変化する際、同一のタイミングにて変化するセグメント電極の数が増加するに従い、コモン電極の電圧が変化し、変化しないＳＥＧ電極に対応する画素のクロストークを抑制する液晶表示制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の液晶表示制御回路は、複数の行電極（例えば、実施形態におけるコモン電極）と複数の列電極（例えば、実施形態におけるＳＥＧ電極）との交差部を画素とするＳＴＮ液晶パネルの表示制御を行う液晶表示制御回路であり、前記行電極を順次駆動する行電極駆動部と、行電極の駆動タイミングに対応させ、駆動パルスの幅の期間において、画素の階調度に対応する幅のデータパルスを各列電極に出力する列電極駆動部とを有し、前記列電極駆動部が各列電極のデータパルスの出力タイミングを異ならせて出力することを特徴とする。
本発明の液晶表示制御回路は、前記列電極駆動部が列電極を複数のグループに分け、各グループ間における出力タイミングを異ならせることを特徴とする。
【００１４】
上述した構成により、本発明の液晶表示制御回路によれば、同時に変化する列電極の本数を削減することができ、カップリング容量によって、上記電極と容量結合した行電極の電圧の歪みを抑制することができ、実効値の増減が逆に働いた場合でも、クロストークを起こすほどの電圧差、すなわち液晶のオン／オフ変化を起こす電圧差となるのを抑制し、クロストークの発生を防止することが可能となる。
【００１５】
本発明の液晶表示制御回路は、前記列電極駆動部が各列電極毎にラッチを有しており、該ラッチに異なるタイミングにてラッチ信号を与えることにより、各列電極へのデータパルスの出力タイミングを異ならせることを特徴とする。
上述した構成により、本発明の液晶表示制御回路は、各列電極各々に対して、データパルスの出力タイミングを任意に変更することができ、かつ、キャラクタの違いに対応して列電極のグループ構成を変更することができる。
【００１６】
本発明の液晶表示制御回路は、データパルスの出力タイミングをずらす際、前記行電極駆動部が列電極駆動部の各列電極におけるデータパルスの出力タイミング分布の中央のタイミングに、行電極に対する駆動パルスを出力する駆動タイミングを調整することを特徴とする。
上述した構成により、本発明の液晶表示制御回路は、列電極の出力タイミングを、行電極の駆動タイミングの前後にずらして配置することができ、行電極と列電極とのパルスの出力タイミングのずれ、すなわち列電極に出力されるデータパルスと、行電極に出力される駆動パルスとで選択される画素のずれに起因する画像の２重映りを抑制することができる。
【００１７】
本発明の液晶表示制御回路は、前記列電極駆動部が前記複数のグループ毎のタイミング制御を、画素の階調度表示が完結する階調完結周期毎に変更するローテート処理を行うことを特徴とする。
また、本発明の液晶表示制御回路は、次のフレームで表示されるキャラクタに対応して、制御コマンドを記憶し、入力されるキャラクタに対応した制御コマンドを出力する制御コマンド部を有し、前記行電極駆動部及び列電極駆動部が、入力される前記制御コマンドにより、列電極に対するデータパルスの出力タイミングの調整、行電極に対する駆動パルスを出力する駆動タイミングの調整及び前記ローテート処理のいずれかまたは組合せを行うかの制御を行うことを特徴とする。
【００１８】
ここで、本発明の液晶表示制御回路において、使用するキャラクタ毎に予めクロストーク発生の試験を行い、発生するキャラクタのパターンを抽出しておき、抽出されたキャラクタのパターンを、内部の記憶回路に記憶させておき、前記制御コマンド部が、フレーム毎に、データパルスの出力タイミングをずらす処理が必要か否かの判定を、記憶部に記憶されているキャラクタのパターンと一致するか否かの検出を行うことで行い、必要である場合に制御コマンドを、行電極駆動部及び列電極駆動部へ出力する。
上述した構成により、本発明の液晶表示制御回路は、キャラクタに対応させ、列電極に対してデータパルスを出力する出力タイミング，行電極に対して駆動パルスを出力する駆動タイミングまたはローテート処理を行うか否かの制御を行うことにより、各キャラクタに最適な表示処理を行い、表示される画質を向上させることが可能となる。
【００１９】
本発明の液晶表示制御回路は、次の行電極の駆動タイミングにて列電極に出力される表示データと、現在出力している表示データとを比較するデータ検知回路をさらに有し、電圧レベルの変化する列電極の数が、予め設定された設定数を超えたことを検知すると、前記列電極駆動部に対し、列電極へのデータパルスの出力タイミングを変化させる制御を指示することを特徴とする。
上述した構成により、本発明の液晶表示制御回路は、現在の行電極の駆動タイミングにおける最大階調である列電極の数と、次の行電極の駆動タイミングにおける列電極の最低階調となる列電極の数とを比較し、列電極の差が設定数を超え、かつ電圧レベルが変化しない列電極が存在する場合、列電極へのデータパルスへの出力タイミングをずらすようにすることにより、容易にストロークを抑制する処理を行うことができ、画質を向上させることが可能となる。
【発明の効果】
【００２０】
以上説明したように、本発明の液晶表示制御回路によれば、各ＳＥＧ電極（列電極）の波形変化のタイミングを各々、例えばＳＥＧ電極を所定数毎にグループに分割し、各グループ毎に、出力する表示データの出力タイミングを異ならせることにより、ＳＥＧ電極に印加される電圧変化により、カップリング容量により誘導されるコモン電極（行電極）の電圧変化の振幅を低減させ、コモン電極の電圧変化の振幅と、この電圧変化に対し、コモン電極と全てのＳＥＧ電極各々との間の電位差を、液晶のオン／オフの閾値電圧以下に抑制することができ、クロストークを防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施形態による液晶表示制御回路を図面を参照して説明する。図１は同実施形態による液晶表示制御回路の構成例を示すブロック図である。
この図において、液晶表示パネル１は、ＳＴＮ液晶が充填された液晶パネルと、この液晶パネルの上部に配設された列電極である複数のＳＥＧ電極ＳＥＧ（Ｘ）と、液晶パネルの下部に配設された行電極である複数のコモン電極ＣＯＭ（Ｙ）とで構成されている。ここで、１≦Ｘ≦Ｎ、１≦Ｙ≦Ｍであり、Ｎ及びＭは整数である。すでに述べたように、上記ＳＥＧ電極とコモン電極との交差部に形成される容量、すなわち画素部の容量により、ＳＥＧ電極とコモン電極とは容量結合している。
上記液晶パネルを駆動する液晶表示制御回路は、表示データ変換部２，タイミング制御部３，パルス幅制御部４，列電極駆動部５，行電極駆動部６から構成されている。
【００２２】
表示データ変換回路２は、入力されるフレーム単位の画像データが、予め設定されているキャラクタであるか否かの検出を行い、予め設定されていたキャラクタであることを検出するとＳＥＧ電極をずらす制御コマンドを列電極駆動部５に対して出力する。
また、表示データ変換回路２は、フレーム単位の画像データを、液晶パネルにおける行を形成する画素の各階調度データ（階調度を示すデータ）からなる画素列データとして、パルス幅制御部４へ出力する。
【００２３】
パルス幅制御部４は、入力される階調度データに基づいて、駆動パルスが出力される行電極（コモン電極）における各画素に対応するデータパルスを生成し、コモン電極に対応する画素の列電極に対応させ、駆動クロックに同期させて、列電極駆動部５に対して、全ＳＥＧ電極に対して上記データパルスを同時に並列に出力する。
ここで、パルス幅制御部４は、例えば、入力される階調クロックにより、すなわち階調クロックの周期と、階調度データとを乗算した数値であるパルス幅のデータパルスを生成する。この階調クロックは、コモン電極に出力される駆動パルス幅を最大階調度（例えば、０〜１５の段階の１６階調であれば、最大階調度１５）で除算した周期となっている。
【００２４】
列電極駆動部５は、図２に示すように、列電極ＳＥＧ（Ｘ）毎に接続されたラッチ（Ｘ）と、タイミング調整部５１とからなり、各画素の階調度に対応したデータパルスを、各々対応する列電極ＳＥＧ（Ｘ）に接続されたラッチ（Ｘ）に、タイミング調整部５１の出力する階調クロックに対応して保持される。例えば、ラッチ（１）と列電極（１）と、…、ラッチ（Ｘ）と列電極（Ｘ）と、…、ラッチ（Ｎ）とＳＥＧ電極（Ｎ）とが各々対応して接続されている（１≦Ｘ≦Ｎ、Ｎは１以上の整数）。
ラッチ（Ｘ）各々は、図３に示すように、列電極（Ｘ）毎にパルス幅制御部４から入力される、各階調度に対応したパルス幅のデータパルスを、タイミング調整部５１から入力される階調クロック（階調クロックＣＬa，ＣＬb，ＣＬc）により、各々ラッチして出力する。
【００２５】
タイミング制御部３は、外部から入力される基準クロックに基づき、上記駆動パルスを出力するタイミングとなる駆動クロック、及びこの駆動クロックに対応して、上記階調クロックを生成して、列電極駆動部５及び行電極駆動部６に対して出力する。
【００２６】
上記タイミング調整部５１は、各列電極のデータパルスの出力タイミングを異ならせるため、各カウンタに対して供給する階調クロックの入力開始のタイミングをずらす。例えば、全ＳＥＧ電極を３つのグループに分割し、各グループに属するＳＥＧ電極が同時にデータパルスを出力し、各グループに異なった開始タイミングで階調クロックが入力される構成となっている。すなわち、タイミング調整部５１は、図４に示すように、各コモン電極ＣＯＭ（Ｙ）に順次出力される駆動パルスを生成する駆動クロックに同期した階調クロックＣＬa、階調クロックＣＬaに対して階調クロックの半周期分位相のずれた階調クロックＣＬb、階調クロックＣＬaに対して階調クロックの１周期分位相のずれた階調クロックＣＬcを、各対応するグループに出力する。
【００２７】
ここで、タイミング調整部５１は、制御コマンドに対応して、階調クロックＣＬaのみを駆動クロックに同期させ、階調クロックＣＬb及びＣＬc各々を、駆動クロックに対し階調クロックの半周期分ずつずらすか、階調クロックＣＬa，ＣＬb及びＣＬc全てを、駆動クロックに対して同期させるかを、制御コマンドにより選択して駆動する。
行電極駆動部６は、各行電極であるコモン電極（Ｙ）毎に駆動バッファを有しており、駆動クロックに同期して、コモン電極（０）〜コモン電極（Ｍ）の順に、いずれか１つに対し、駆動パルスを出力し、所定のコモン電極（Ｙ）に対応した画素を表示対象として
駆動する。
【００２８】
次に、図５を参照して、本実施形態における液晶表示制御回路の動作の説明を行う。図５は、この液晶表示制御回路の動作例を示す波形図である。以下の説明としてのキャラクタパターンとしては、図７と同様のパターンを用いて説明する。ここで、タイミング調整部５１は、データパターンを出力する出力タイミングをずらす制御コマンドが入力された場合、ＳＥＧ電極に対して、階調クロックＣＬaを「Ｈ」レベルのままとし、階調クロックＣＬbを駆動クロックに対して、階調クロックの半周期位相をずらし、階調クロックＣＬcを駆動クロックに対して、階調クロックの１周期位相をずらして出力する。
【００２９】
上述したように、ＳＥＧ電極のグループ毎に、階調クロックをずらすことにより、階調クロックＣＬaに対応するラッチ（Ｘ）に、駆動クロックに同期して入力されるデータパターンがスルー状態で、このグループのＳＥＧ（Ｘ）へ出力されるようにし、階調クロックＣＬbに対応するラッチ（Ｘ）に、駆動クロックに同期して入力されるデータパターンを、階調クロックの半周期分、駆動クロックからずらしてこのグループのＳＥＧ（Ｘ）へ出力されるようにし、階調クロックＣＬcに対応するラッチ（Ｘ）に、駆動クロックに同期して入力されるデータパターンを、階調クロックの１周期分、駆動クロックからずらしてこのグループのＳＥＧ（Ｘ）へ出力されるようにする。
【００３０】
また、データパターンを出力する出力タイミングをずらす制御コマンドが入力されない場合、  階調クロックＣＬa，ＣＬb及びＣＬc全てを「Ｈ」レベルのままとし、ラッチ（Ｘ）全てをスルー状態とする。
図７に示すフレームを表示パネル１へ表示させる画像データが入力され、表示データ変換回路２は、予め設定されていたキャラクタと一致することを検出すると、列電極駆動部５に対して、ＳＥＧ電極（Ｘ）のグループ各々のデータパターンの出力タイミングをずらす制御コマンドを出力する。
【００３１】
時刻ｔ１において、表示データ変換部２は、順次、対応するＣＯＭ（Ｙ−１）の各画素からなる画素列データを、上記画像データから抽出して、パルス幅制御部４に対して出力する。表示データ変換部２が、ＣＯＭ（Ｙ−１）の行の画素の画素列データを出力し、パルス幅制御部４が各画素のデータパルスを、駆動クロックに対応して出力を開始する。このとき、画素｛ＳＥＧ（Ｘ−１），ＣＯＭ（Ｙ−１）｝の１画素のみが「黒」の表示（最大階調度）であり、コモン電極ＣＯＭ（Ｙ−１）の他の画素が「白」の表示（最低階調度；０）であり、前行のコモン電極ＣＯＭ（Ｙ−２）の画素すべてが「白」の表示であるとする。
【００３２】
上述したデータ構成により、行電極駆動部６がＣＯＭ（Ｙ−１）のコモン電極を「Ｈ（電圧Ｖｍ）」から「Ｌ」レベルに遷移させ、すなわち、駆動パルスをＣＯＭ（Ｙ−１）に対して出力する。
このとき、電極駆動部５は、ＳＥＧ電極（Ｘ−１）に対してのみ、データパルスを出力、すなわち「Ｌ」レベルから「Ｈ」レベルへ変化させ、他のＳＥＧ電極に対し、データパルスの出力を行わず、「Ｌ」レベルの、まま変化はしない。
【００３３】
すなわち、画素部分におけるＳＴＮ液晶の開口がオン／オフする閾値の電圧差となるよう、ＣＯＭ（Ｙ−１）とＳＥＧ（Ｘ−１）の電圧差が大きくなるよう制御し、「白」の表示から「黒」の表示に変化するのは、画素｛ＳＥＧ（Ｘ−１），ＣＯＭ（Ｙ−１）｝の１画素のみであり、他の画素は「白」表示のままである。このとき、コモン電極の電圧Ｖmはデータ線で変化するのがＳＥＧ（Ｘ−１）のみであるため、すでに述べたように、コモン電極の電圧Ｖｍの歪みの程度は少ない。ここで、ＳＥＧ（Ｘ−１）に対しては、最大階調度のパルスデータが出力されている。
【００３４】
次に、時刻ｔ２において、表示データ変換部２は、順次、対応するＣＯＭ（Ｙ）の各画素からなる画素列データを、上記画像データから抽出して、パルス幅制御部４に対して出力する。表示データ変換部２が、ＣＯＭ（Ｙ）の行の画素の画素列データを出力し、パルス幅制御部４が各画素のデータパルスを、駆動クロックに対応して出力を開始する。このコモン電極ＣＯＭ（Ｙ）において、画素｛ＳＥＧ（０），ＣＯＭ（Ｙ）｝から画素｛ＳＥＧ（Ｎ），ＣＯＭ（Ｙ）｝の、コモン電極ＣＯＭ（Ｙ）の全ての画素が「黒」の表示（最大階調度）である。
【００３５】
行電極駆動部６は、駆動クロックに同期して、ＣＯＭ（Ｙ−１）のコモン電極を「Ｌ」レベルから「Ｈ」レベルに遷移させ、ＣＯＭ（Ｙ）のコモン電極を「Ｈ」レベルから「Ｌ」レベルへ遷移させる。
このとき、列電極駆動部５は、コモン電極のＹ行目であるＣＯＭ（Ｙ）に対応する画素が全て「黒」表示であるため、全ＳＥＧ電極が「Ｈ」の状態となるため、ＳＥＧ（Ｘ−１）のＳＥＧ電極を「Ｈ」レベルのまま変化させず、その他のＳＥＧ電極を「Ｌ」レベルから「Ｈ」レベルに変化させる。
【００３６】
ここで、列電極駆動部５は、階調クロックＣＬaに対応するグループのＳＥＧ電極に対し、駆動クロックに同期してデータパルスを出力し、階調クロックＣＬbに対応するグループのＳＥＧ電極に対し、駆動クロックから階調クロックの半周期位相が遅れたタイミング（時刻ｔ2b）にてデータパルスを出力し、また、階調クロックＣＬcに対応するグループのＳＥＧ電極に対し、駆動クロックから階調クロックの１周期位相が遅れたタイミング（時刻ｔ2c）にてデータパルスを出力する。
【００３７】
これにより、ＳＥＧ（Ｘ−１）以外、ほとんどのデータ線が「Ｌ」レベルから「Ｈ」レベルに遷移するが、全ＳＥＧ電極が３つのグループに分割され、位相のずれたタイミングにて、データパルスが出力されるため、ＳＥＧ電極とコモン電極とのカップリング容量により、ＣＯＭ（Ｙ）におけるコモン電極の電圧Ｖｍの歪みが、一斉にＳＥＧ電極の電位が変化する場合に比較して、大幅に抑制されることとなる。また、この時点では、コモン電極ＣＯＭ（Ｙ）の画素が全て「黒」の表示となるため、コモン電極ＣＯＭ（Ｙ）と、ＳＥＧ電極ＳＥＧ（０）〜ＳＥＧ（Ｎ）との全ての電圧差が広がるように制御するため、クロストークの発生に影響はない。
【００３８】
次に、時刻ｔ３において、表示データ変換部２は、順次、対応するＣＯＭ（Ｙ＋１）の各画素からなる画素列データを、上記画像データから抽出して、パルス幅制御部４に対して出力する。表示データ変換部２が、ＣＯＭ（Ｙ＋１）の行の画素の画素列データを出力し、パルス幅制御部４が各画素のデータパルスを、駆動クロックに対応して出力を開始する。このコモン電極ＣＯＭ（Ｙ＋１）において、画素｛ＳＥＧ（Ｘ＋１），ＣＯＭ（Ｙ＋１）｝の画素のみが「黒」の表示（最大階調度）であり、コモン電極ＣＯＭ（Ｙ）における他の画素全てが「白」の表示（最低階調度）である。
【００３９】
行電極駆動部６は、駆動クロックに同期して、ＣＯＭ（Ｙ）のコモン電極を「Ｌ」レベルから「Ｈ」レベルに遷移させ、ＣＯＭ（Ｙ＋１）のコモン電極を「Ｈ」レベルから「Ｌ」レベルへ遷移させる。
このとき、列電極駆動部５は、走査線のＹ行目であるＣＯＭ（Ｙ＋１）に対応する画素が、画素｛ＳＥＧ（Ｘ＋１），ＣＯＭ（Ｙ＋１）｝の画素が「黒」の表示であり、これ以外が全て「白」表示であるため、ＳＥＧ（Ｘ−１）のＳＥＧ電極を「Ｈ」レベルのまま変化させず、他の全ＳＥＧ電極が「Ｌ」の状態とするため、ＳＥＧ（Ｘ−１）以外のＳＥＧ電極を「Ｈ」レベルから「Ｌ」レベルに変化させる。
【００４０】
ここで、列電極駆動部５は、階調クロックＣＬaに対応するグループのＳＥＧ電極に対し、駆動クロックに同期してデータパルスを出力し、階調クロックＣＬbに対応するグループのＳＥＧ電極に対し、駆動クロックに対し、階調クロックの半周期分の位相が遅れたタイミング（時刻ｔ3b）にてデータパルスを出力し、また、階調クロックＣＬcに対応するグループのＳＥＧ電極に対し、駆動クロックに対し、階調クロックの１周期分の位相が遅れたタイミング（時刻ｔ3c）にてデータパルスを出力する。
【００４１】
これにより、ＳＥＧ（Ｘ＋１）以外、ほとんどのＳＥＧ電極が「Ｈ」レベルから「Ｌ」レベルに遷移するが、全ＳＥＧ電極が３つのグループに分割され、位相のずれたタイミングにて、データパルスが出力されるため、ＳＥＧ電極とコモン電極とのカップリング容量により、ＣＯＭ（Ｙ）におけるコモン電極の電圧Ｖｍの歪みが、一斉にＳＥＧ電極の電位が変化する場合に比較して、大幅に抑制されることとなる。
したがって、ＳＥＧ電極とコモン電極とのカップリング容量により、ＣＯＭ（Ｙ）におけるコモン電極の電圧Ｖｍの歪みが発生するが、ＳＴＮ結晶のオン／オフが変化する閾値を超えないレベルに、コモン電極の電圧（Ｖｍ−歪み電圧）と、この歪み電圧に対し逆方向電圧が保持されたＳＥＧ電極（上述の説明において、「Ｈ」レベルのＳＥＧ（Ｘ＋１）のＳＥＧ電極）との電圧差を抑制することができ、クロストークの発生を防止させることができる。
【００４２】
すなわち、時刻ｔ３においては、コモン電極の電圧Ｖｍが歪んだ（この場合、Ｖｍが低下して、「Ｈ」レベルから「Ｌ」レベル方向に引き下げられる）際の影響として、ＳＥＧ（Ｘ＋１）以外のＳＥＧ電極は「Ｌ」レベルであるため、実効値｛ＳＥＧの電位−電圧Ｖｍ｝が電位差を減少させる方向に変化し、ＳＥＧ（Ｘ＋１）のみが「Ｈ」レベルであるため、｛ＳＥＧ（Ｘ＋１）−Ｖｍ｝の電位差のみが増加する方に変化する。この電位差の増減の差が、１フレーム内において、以降のＳＥＧ（Ｘ＋１）のデータ線における実効電圧に差を生じさせることとなる。
【００４３】
ここで、ＣＯＭ（Ｙ＋１）行目の「白」の表示を有する画素については、Ｖｍの歪みによって余計に発生した電圧差を減少させる方向に働いている。一方、ＣＯＭ（Ｙ＋１）行目の黒データを有する画素については、余計に発生した電圧差をさらに広げる（増加させる）方向に働くこととなる。
しかしながら、本実施形態においては、電圧Ｖｍの歪みを抑制することができるため、ＳＥＧ（Ｘ＋１）の列のＳＥＧ電極が他のＳＥＧ電極に比較して、白データであるにもかかわらず、黒に近く表示されることが防止できる。
このため、前面黒から白に変化する際、黒から白に変化するＳＥＧ電極の数に比例してコモン電極の電圧Ｖｍの歪みが変化、すなわち変化するＳＥＧ電極の数が増加しても、同時に変化するＳＥＧ電極を、グループ分けにより減少させて、電圧Ｖｍの歪みを大幅に抑制し、クロストークの発生を抑制することになる。
【００４４】
また、他の実施形態として、上述した構成に対して、列電極駆動部４がデータパルスの出力タイミングをずらす際、行電極駆動部６が、図４及び図６に示すように、列電極駆動部４の各ＳＥＧ電極におけるデータパルスの出力タイミング分布の中央のタイミングの時刻位置に調整する。すなわち、本実施形態においては、タイミング調整部５１がＳＥＧ電極を３つのグループに分割し、それぞれのグループを駆動クロックに対して、データパルスの出力タイミングを「同期させる（階調クロックＣＬa）」，「半周期分後ろに位相をずらす（階調クロックＣＬb）」，「１周期分後ろに位相をずらす（階調クロックＣＬc）」ことを行う処理を行っている。
【００４５】
このため、行電極駆動部６が、上記各グループの出力タイミングの分布の中央となる階調クロックＣＬbのタイミングに同期させて、行電極に対する駆動パルスをラッチにより、駆動クロックに対して、階調クロックの半周期分位相をずらして（遅らせて）出力するよう駆動タイミングを調整する構成としてもよい。他の構成及び動作については、すでに説明した実施形態と同様である。ここで、図６は、この液晶表示制御回路の動作例を示す波形図である。
【００４６】
この図６においては、駆動パルスが駆動クロックに対して半周期ずれるため、時刻ｔ2が図５における時刻ｔ2bと同様であり、時刻ｔ3が時刻ｔ3bと同様である。パルス幅制御部４は、一実施形態に及びこの他の実施形態においても、データパルスを駆動クロックに同期して出力する。
これにより、例えば、コモン電極ＣＯＭ（Ｙ）に対応する画素に表示するデータパルスが、次行のコモン電極（Ｙ＋１）の画素に対して反映される二重映りを、駆動パルスの前後に、データパルスの出力タイミングをずらすことにより抑制することができる。
【００４７】
また、列電極駆動部４が、複数、すなわち３つのグループ毎のタイミング制御を、画素の階調度表示が完結する階調完結周期毎に変更するローテート処理を行うようにしてもよい。ここで、列電極行動部４は、駆動クロックに対応して、各グループに対して出力するクロックＣＬa，ＣＬb及ＣＬcの対応関係を順次変更する。この変更は、例えば、順次シフトさせて、ローテーションさせるようにしてもよい。３つのグループをグループα，β及びγとした場合、ローテーションパターン１をＣＬa−α、ＣＬb−β，ＣＬc−γとし、ローテーションパターン２をＣＬb−α、ＣＬc−β，ＣＬa−γとし、ローテーションパターン３をＣＬc−α、ＣＬa−β，ＣＬb−γとし、タイミング調整部５１は、このローテーションパターン１〜３を、駆動クロックのタイミングで順次切り替えるようにする。
【００４８】
また、表示データ変換部２は、フレームで表示されるキャラクタに対応して、制御コマンドを記憶し、入力されるキャラクタに対応した制御コマンドを出力する制御コマンド部を有するように構成してもよい。すなわち、上記制御コマンド部は、行電極駆動部６及び列電極駆動部５が、ＳＥＧ電極に対するデータパルスの出力タイミングの調整、コモン電極に対する駆動パルスを出力する駆動タイミングの調整及びローテーション処理のいずれかまたは組合せを行うかの制御を指示する制御コマンドを、キャラクタに対応して出力する。
【００４９】
ここで、本発明の液晶表示制御回路において、使用するキャラクタ毎に予めクロストーク発生の試験を行い、発生するキャラクタのパターンを抽出しておき、抽出されたキャラクタのパターンを、制御コマンド部内部の記憶回路に記憶させておき、制御コマンド部が、フレーム毎に、データパルスの出力タイミングをずらす処理が必要か否かの判定を、記憶部に記憶されているキャラクタのパターンと一致するか否かの検出を行うことで行い、必要である場合に制御コマンドを、行電極駆動部６及び列電極駆動部５へ出力する。
【００５０】
また、さらに他の実施形態として、すでに述べた実施形態に対し、次の行電極の駆動タイミングにて列電極に出力される表示データと、現在出力している表示データとを比較するデータ検知回路を設けて（表示データ変換部２内に設けられている）、電圧レベルの変化する列電極の数が、予め設定された設定数を超えたことを検知すると、コマンド制御部を介して、列電極駆動部５及び行電極駆動部６に対し、それぞれ出力タイミング及び駆動タイミング、出力タイミングのローテーション処理を指示する制御コマンドを出力させるようにしても良い。
【００５１】
上述した構成により、本発明の液晶表示制御回路は、現在出力しているコモン電極の駆動タイミングにおける最大階調（または最低階調）であるＳＥＧ電極の数と、次のコモン電極の駆動タイミングにおける最低階調（または最大階調）となるＳＥＧ電極の数とを比較し、現在と次段とにおいて、最大階調から最低階調へ、または最低階調から最大階調へ変化するＳＥＧ電極の数が設定数を超え、かつ電圧レベルが変化しない列電極が存在する場合、列電極へのデータパルスへの出力タイミングをずらす処理を行うことにより、容易にストロークを抑制する処理を行うことができ、画質を向上させることが可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態による液晶表示制御回路の構成例を示すブロック図である。
【図２】図１における列電極駆動部５の構成例と示すブロック図である。
【図３】図１におけるタイミング制御部３の出力する、階調制御に用いられる駆動クロック，駆動パルス，階調クロックの関係を示す波形図である。
【図４】図２におけるタイミング調整部５１がラッチに与えることにより、データパルスの出力タイミングを調整する、各ＳＥＧ電極グループに供給する階調クロックを示す波形図である。
【図５】図１に示す本実施形態による液晶表示制御回路の動作例を説明する波形図である。
【図６】本発明の他の実施形態による液晶表示制御回路の動作例を説明する波形図である。
【図７】ストロークの発生及び抑制を説明する液晶表示パネルに表示されるキャラクタのパターンを示す概念図である。
【図８】従来の液晶表示制御回路の動作例（クロストークの発生要因）を説明する波形図である。
【符号の説明】
【００５３】
１…液晶パネル
２…表示データ変換部
３…タイミング制御部
４…パルス幅制御部
５…列電極駆動部
６…行電極駆動部
５１…タイミング調整部
【図１】
2007206191.tif 000003
【図２】
2007206191.tif 000004
【図３】
2007206191.tif 000005
【図４】
2007206191.tif 000006
【図５】
2007206191.tif 000007
【図６】
2007206191.tif 000008
【図７】
2007206191.tif 000009
【図８】
2007206191.tif 000010