(57)【要約】      （修正有）【課題】バンドギャップを小さくすると共に電子散乱が抑制され、炭化珪素を用いたチャネル領域でのキャリア移動度を向上させた半導体素子、並びにレーザを発振する発光素子を提供する。【解決手段】ＳｉＣ基板１１上に、ＡｌドープされたＳｉ０．９Ｍ０．１Ｃ混晶（Ｍは、Ｇｅ，Ｓｎ，Ｐｂの少なくとも一種）よりなる薄膜または細線のＡｌドープＳｉＭＣ層１４が設けられている。また、ＳｉＣ基板１１の内部に、ＡｌドープされたＳｉ０．９Ｍ０．１Ｃ混晶（Ｍは、Ｇｅ，Ｓｎ，Ｐｂの少なくとも一種）よりなる薄膜または細線のＡｌドープＳｉＭＣ層１４が設け発光させる。【選択図】図１
2007149848.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板の上部または内部に、Ｓｉ１−ｘＭｘＣ（Ｍは、Ｇｅ、Ｓｎ、およびＰｂの少なくとも一種を表す。）を用いてなる薄膜層または細線を有する炭化珪素系半導体素子。
【請求項２】
前記細線は、少なくとも一辺もしくは径が０．５ｎｍ以上５０μｍ以下である請求項１に記載の炭化珪素系半導体素子。
【請求項３】
ＳｉＣ基板の内部に、Ｓｉ１−ｘＭｘＣ（Ｍは、Ｇｅ、Ｓｎ、およびＰｂの少なくとも一種を表す。）を用いてなり、レーザー発振を行なう細線を有する発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素系半導体素子および発光素子に関し、詳しくは、Ｓｉ１−ｘＭｘＣ混晶（Ｍ：金属）を用いた炭化珪素系半導体素子および発光素子に関する。
【背景技術】
【０００２】
半導体の微細化は年々進展しており、微細の程度が伝導電子の量子力学的波長と同程度になると、量子効果が大きく現れるため、従来にない優れた物性や機能を持つデバイスへの適用が期待されている。
【０００３】
特に、細線と呼ばれる極めて細い線状の構造の中に電子や正孔を閉じ込めることで、量子効果によって電気特性や発光特性を大きく変化させ、半導体特性を向上させることができるとされている。
【０００４】
具体的な例として、Ｓｉ基板表面のステップにＳｉ基板よりバンドギャップエネルギーの小さいＳｉもしくはＳｉ含有のＩＶ族半導体混晶をステップエッジ上に細線状に形成し、さらにＳｉ層で埋め込んで細線構造を自己形成する技術に関する開示がある（例えば、特許文献１参照）。
【特許文献１】特開平９−２３７７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の技術は、Ｓｉ系半導体に関するものであり、電子の散乱が大きく移動度を上げにくい炭化珪素（ＳｉＣ）系半導体、例えばＳｉＣ系ＭＯＳデバイスを、移動度を向上させて高速で動作させるように構成することはできない。
【０００６】
ＳｉＣは、高出力用半導体として期待されているが、一般にキャリアの移動度が小さい、すなわち電子が流れにくく、素子としたときのオン抵抗が高いため、損失が大きくなる。そのため、チャネル領域がＳｉＣで構成される場合、素子特性をより向上させるには、電子等のキャリアの移動度の向上が不可欠である。
【０００７】
上記のように従来から、ＳｉＣ結晶中を移動するキャリアの移動度を向上させる技術が種々検討されてきているものの、移動度の向上効果の点では未だ不充分である。
【０００８】
また、レーザーを発振するＳｉＣ系光素子も存在しないのが実状である。
【０００９】
本発明は、上記に鑑みなされたものであり、電子散乱が抑制され、炭化珪素を用いたチャネル領域でのキャリア移動度が高く、低オン抵抗で素子特性に優れた炭化珪素系半導体素子並びに、発光機能が強くレーザーを発振するＳｉＣ系の発光素子を提供することを目的とし、該目的を達成することを課題とする。
【課題を解決するための手段】
【００１０】
本発明は、ＳｉＣ結晶の構成原子の一部をＧｅ、Ｓｎ、Ｐｂ（＝Ｍ）で置き換えたＳｉＭＣ混晶を用いて薄膜層または細線を構成することが、半導体材料の移動度および発光機能の向上に有効であるとの知見を得、かかる知見に基づいて達成されたものである。
【００１１】
前記目的を達成するために、第１の発明である炭化珪素系半導体素子は、ＳｉＣ基板の上部または内部に、Ｓｉ１−ｘＭｘＣ（Ｍは、Ｇｅ、Ｓｎ、およびＰｂの少なくとも一種を表す。）を用いてなる薄膜層または細線を設けて構成したものである。すなわち、Ｓｉ１−ｘＧｅｘＣ、Ｓｉ１−ｘＳｎｘＣ、およびＳｉ１−ｘＰｂｘＣの少なくとも一種を用いて薄膜層または細線を形成する。
【００１２】
第１の発明においては、ＳｉＣ結晶の構成原子の一部をＧｅ、ＳｎまたはＰｂで置き換えることで、バンドギャップをＳｉＣに比べてより小さくすることができるので、薄膜層または細線にキャリアを流すことが可能となると共に、高い移動度を得ることができる。また、薄膜層を形成する場合は、歪みによって薄膜層の結晶の格子定数が大きくなり、その結果、電子散乱が抑制され、キャリアの移動度を向上させることができる。
【００１３】
第１の発明においては、細線は、少なくとも一辺もしくは径が０．５ｎｍ以上５０μｍ以下の形状に構成されることが有効である。また、断面形状が矩形等の角形であってもよい。
【００１４】
細線の寸法を前記の特定された範囲とする中で、サイズが０．５ｎｍ以上２００ｎｍ未満の範囲では、細線となってサブバンドによる伝導準位が量子化されるので、伝導ノイズを効果的に減少させることができ、移動度を飛躍的に向上させることができる。また、サイズが２００ｎｍ以上５０μｍ以下の範囲では、ＳｉＭＣ混晶（例えばＳｉＧｅＣ）とＳｉＣとの間の屈折率差によって光が細線内に閉じこめられるので、発光効率を飛躍的に向上させることができる。
【００１５】
第２の発明である発光素子は、ＳｉＣ基板の内部に、Ｓｉ１−ｘＭｘＣ（Ｍは、Ｇｅ、Ｓｎ、およびＰｂの少なくとも一種を表す。）を用いてなる細線を設けて、レーザー発振するように構成したものである。
【００１６】
第２の発明においても、ＳｉＣ結晶の構成原子の一部をＧｅ、ＳｎまたはＰｂで置き換えることで、バンドギャップをＳｉＣに比べてより小さくすることができるので、細線にキャリアを流すことが可能になると共に、高い移動度が得られ、光、電子の閉じ込めによりレーザー発振させることができる。
【発明の効果】
【００１７】
本発明によれば、電子散乱が抑制され、炭化珪素を用いたチャネル領域でのキャリア移動度が高く、低オン抵抗で素子特性に優れた炭化珪素系半導体素子、並びに、発光機能が強くレーザーを発振するＳｉＣ系の発光素子を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明の炭化珪素半導体装置および発光素子の実施形態について詳細に説明する。
【００１９】
（第１実施形態）
本発明の炭化珪素系半導体装置の第１実施形態を図１を参照して説明する。本実施形態の炭化珪素系半導体装置は、ゲート電極を非導電性層（ＳｉＯ２）を介してＭＯＳ構造に設けると共に、チャネル領域をなすチャネル層として、６方晶系のＳｉＣ結晶にゲルマニウム（Ｇｅ）をＳｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）の組成となるようにドーピングしてなるＳｉＧｅＣ混晶からなる歪層を設け、ソース側からゲート電極を挟んで設けられたドレインに向かって素子内を横断する横方向に電子が流れる横型のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）に構成したものである。
【００２０】
本実施形態のＭＯＳＦＥＴは、図１−（ａ）に示すように、半絶縁性の４Ｈ−ＳｉＣ基板（Ｐ−；４Ｈ−ＳｉＣ（0001）８°off toward［11-20］、ノンドープ、キャリア濃度１×１０１５cm-３以下）１１の上に、厚み１μｍのドーピングされていないノンドープＳｉＣ層１２が積層され、ノンドープＳｉＣ層１２上には、凸状に厚くなった領域の厚み（図１−（ａ）の突部の厚み）が１０μｍであるＡｌドープＳｉＣ層（Ｐ−；Ａｌドープ、キャリア濃度１×１０１６cm-３）１３が積層されている。
【００２１】
ノンドープＳｉＣ層１２は、ＳｉＣ基板を１４００〜２０００℃（より好ましくは１５００〜１７００℃）に加熱して、ＣＶＤ法〔キャリアガス：水素（Ｈ２）、原料ガス：モノシラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）〕を用いた常法により、また、ＡｌドープＳｉＣ層１３は、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ４及びＣ３Ｈ８、Ｐ型伝導用原料：トリメチルアルミニウム（ＴＭＡ）〕を用いた常法により、エピタキシャル成長させて形成できる。
【００２２】
ＡｌドープＳｉＣ層１３の上には、その凸状に突出した領域の全表面（図１−（ａ）に示す凸部表面）において、厚み１０ｎｍのＡｌドープＳｉＧｅＣ層（Ｐ−；Ａｌドープ、キャリア濃度５×１０１６cm-３）１４が積層されると共に、図１−（ａ）および（ｂ）に示すように、ＡｌドープＳｉＣ層１３の凹部において、窒素（Ｎ）ドープＳｉＣ層（Ｎ＋；窒素ドープ、キャリア濃度キャリア濃度１×１０１９cm-３）１５が、その表面がＡｌドープＳｉＧｅＣ層１４の表面と同一平面となるようにして設けられている。
【００２３】
ＡｌドープＳｉＧｅＣ層１４は、ＡｌドープＳｉＣ層１３の積層後に連続して同温度域で加熱しつつ、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ４及びＣ３Ｈ８、Ｇｅ導入用原料：テトラエチルゲルマニウム〔(Ｃ２Ｈ５)４Ｇｅ〕、Ｐ型伝導用原料：トリメチルアルミニウム（ＴＭＡ）〕を用いた常法により、Ｓｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶が得られるように調整してエピタキシャル成長させて積層できる。ＮドープＳｉＣ層１５は、イオン注入法によりＮを所望の部位に注入してアニールすることで得られる。
【００２４】
なお、Ｇｅについては、有機金属ガス（テトラエチルゲルマニウム）を発生させる容器（バブラ）に、所定流量のＨ２やＡｒを導入することで原料ガス流量を調節する。この際、容器は所望の分圧が得られるように、恒温槽中に一定の温度で保持されており、組成比はＳｉ及びＧｅの各原料ガスの供給比に対応して所望の組成比に調整することができる。
【００２５】
ＡｌドープＳｉＧｅＣ層１４は、６方晶系のＳｉＣに気相成長法によりＧｅをドーピングしたＳｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶（ＳｉＧｅＣ混晶）にＡｌを不純物としてドーピングした層であり、チャネル領域として機能し、この層自体がキャリア用の電子の供給を行なえるようになっている。
【００２６】
このように、チャネル領域となるＡｌドープＳｉＧｅＣ層１４は、Ｓｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶を用いて歪み結晶格子の拡がった低オン抵抗の結晶層に構成されており、ＳｉＣに対してバンドギャップが小さくキャリアの移動度は高い。このキャリア移動度の高いＳｉＧｅＣ混晶からなるチャネル層中で電子供給を行なえると共に、格子定数が大きく電子散乱が抑制されるので、電子の散乱確率に伴なう素子の損失低減の効果が大きく、高い素子特性が得られるようになっている。
【００２７】
本実施形態では、ＳｉＧｅＣ混晶の組成をＧｅ／（Ｇｅ＋Ｓｉ）比（ｘ）が０．１である場合を示したが、Ｇｅの比率は０＜ｘ＜１の範囲で任意に選択することができ、この範囲内では上記同様に、チャネル領域における電子の散乱確率に伴なう素子損失が低く抑えられ、キャリア移動度の高いチャネル領域を形成できる。これにより、高い素子特性が得られる。中でも、結晶品質と移動度特性を考慮すると、Ｇｅの比率は、０＜ｘ≦０．５の範囲が好ましく、０＜ｘ≦０．２の範囲がより好ましく、０＜ｘ≦０．１５の範囲が更に好ましい。
【００２８】
ＡｌドープＳｉＧｅＣ層１４は、６方晶系のＳｉＣ結晶に気相成長法を用いた常法によりＧｅをドーピングして形成したものである。気相成長法は、結晶中のＳｉＣをＳｉＧｅＣに置き換えることができるため、成分組成が徐々に変化する混晶ではなく、ＳｉＣ及びＳｉＧｅＣ間に急峻な界面を有する混晶を得ることができ、層構造を自由に制御可能である点で好ましい。急峻な構造が得られるので、チャネル層の界面に揺らぎが生じることに伴なう電子などの散乱を回避でき、移動度が向上する。
【００２９】
気相成長法で形成する場合、例えば、導入用のキャリアガスを水素ガスとし、ＳｉＨ４とプロパン（Ｃ３Ｈ８）ガスを流す等してできた気相ＳｉＣに有機金属（例えばテトラエチルゲルマニウム）ガス又はガス原料（ＧｅＨ４）を導入して部分的にＳｉＧｅＣを堆積成長させることにより行なうことでき、この場合の圧力、温度、各成分の流速や供給量、供給比率を選択することで所望の混晶に制御可能である。
【００３０】
ＡｌドープＳｉＧｅＣ層１４の形成は、気相成長法以外に、液相成長法やエピタキシャル成長法、原料分子をイオン化し、加速して結晶中に注入するイオン注入法、など公知の方法を利用して行なうことができる。成分組成が徐々に変化しない急峻な界面構造が得られ、移動度が向上する点で、本発明においては、気相成長法が特に好ましい。
【００３１】
また、ＳｉＧｅＣ混晶の形成に用いる炭化珪素は、結晶形、面方位、オフ角、面（Ｓｉ、Ｃ）に制限はなく種々の炭化珪素を選択することができるが、６方晶系のＳｉＣ結晶が好ましく、前記６Ｈ−ＳｉＣ結晶以外に２Ｈ−ＳｉＣ結晶、４Ｈ−ＳｉＣ結晶が好適である。４Ｈ−ＳｉＣ結晶は、キャリア移動度が高く、同方向に成長した６Ｈ−ＳｉＣ結晶に比べて積層欠陥密度が小さい点で好ましい。４Ｈ−ＳｉＣ結晶、２Ｈ−ＳｉＣ結晶を用いた場合も、上記と同様にしてＳｉＧｅＣ層を形成できる。
【００３２】
ＡｌドープＳｉＧｅＣ層１４の厚みとしては、特に制限されるものではないが、ソース及びドレイン間の耐圧と格子不整による欠陥発生の抑制の点で、０．３ｎｍ〜５０ｎｍが好ましく、０．５ｎｍ〜２０ｎｍがより好ましい。
【００３３】
本実施形態では、本発明に係るＳｉ１−ｘＭｘＣについて、ＭがＧｅである場合を中心に説明したが、ＭがＳｎまたはＰｂである場合も同様であり、混晶中の濃度についてもＧｅの場合と同様である。
【００３４】
このＡｌドープＳｉＧｅＣ層１４上には更に、ＭＯＳ構造を形成するためのＳｉＯ２膜１６が形成され、ＳｉＯ２膜によってＡｌドープＳｉＧｅＣ層１４と非接触なように、ＳｉＯ２膜１６上にＴｉ層／Ａｌ層（ここで、Ｔｉ層／Ａｌ層は、厚み０．０３〜０．０５μｍのＴｉ層と厚み１〜４μｍのＡｌ層とを積層したものである。以下同様。）からなるゲート電極１７が設けられている。
【００３５】
また、ゲート電極１７が設けられたＮドープＳｉＣ層１５上には、図１−（ａ）〜（ｂ）に示すように、それぞれＮｉからなるソース電極１８、Ｎｉからなるドレイン電極１９が設けられている。ソース電極は、ＴｉとＡｌとを積層してなるＴｉ層／Ａｌ層からなるものでもよい。
【００３６】
（第２実施形態）
本発明の炭化珪素半導体装置の第２実施形態を図２を参照して説明する。本実施形態は、第１実施形態においてチャネル領域をなすＡｌドープＳｉＧｅＣ層に代えてノンドープＳｉＧｅＣ層をＳｉＣ層中に埋め込んだ構造に構成したものである。本実施形態の炭化珪素半導体装置も、横方向に電子が流れるＨＥＭＴ構造を有する横型のＭＯＳ型電界効果トランジスタ（ＦＥＴ）である。
【００３７】
なお、第１実施形態と同様の構成要素には同一の参照符号を付してその詳細な説明を省略する。
【００３８】
本実施形態のＦＥＴは、図２に示すように、ノンドープＳｉＣ層１２上に形成されたノンドープＳｉＣ層２３の、ＮドープＳｉＣ層１５が形成される凹部を除く表面（図２の凸部表面）において、厚み１０ｎｍのノンドープＳｉＧｅＣ層（キャリア濃度１×１０１５cm-３以下）２４が積層されると共に、ノンドープＳｉＧｅＣ層２４上に更にＮドープＳｉＣ層（Ｎ＋；Ｎドープ、キャリア濃度３×１０１８cm-３）２５が積層された構造となっている。
【００３９】
第１実施形態のノンドープＳｉＣ層１２の形成と同様にして、ＣＶＤ法を用いた常法によりエピタキシャル成長させてノンドープＳｉＣ層２３を形成し、このノンドープＳｉＣ層２３上に更に、ＣＶＤ法を用いた常法により第１実施形態と同様にして（但し、Ａｌは導入しない）、Ｓｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶をエピタキシャル成長させてノンドープＳｉＧｅＣ層２４を積層した後、再びＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ４及びＣ３Ｈ８、Ｎ型伝導用原料：窒素（Ｎ２）〕を用いた常法により、エピタキシャル成長させることによって、ＮドープＳｉＣ層の下部にノンドープＳｉＧｅＣ層を併設した構造とすることができる。
【００４０】
上記のように、ＮドープＳｉＣ層にノンドープＳｉＧｅＣ層が埋め込まれた構造とすることで、ＮドープＳｉＣ層２５からキャリアとなる電子を不純物のないノンドープＳｉＧｅＣ層に供給し得るチャネルとなるため、電子の散乱が効果的に抑制され、より高い移動度を得ることができる。
【００４１】
本実施形態でも、本発明に係るＳｉ１−ｘＭｘＣについて、ＭがＧｅである場合を中心に説明したが、ＭがＳｎまたはＰｂである場合も同様である。
【００４２】
（第３実施形態）
本発明の炭化珪素半導体装置の第３実施形態を図３を参照して説明する。本実施形態は、第１実施形態においてチャネル領域をなすＡｌドープＳｉＧｅＣ層を図３−（ｂ）に示すように、細線構造（細線）に構成したものである。本実施形態の炭化珪素半導体装置も、横方向に電子が流れる横型のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）である。
【００４３】
なお、図３−（ａ）に示すように、炭化珪素半導体装置を側面からみた断面図は第１実施形態と同様であり、第１実施形態と同様の構成要素には同一の参照符号を付してその詳細な説明を省略する。
【００４４】
本実施形態のＭＯＳＦＥＴは、図３−（ａ）に示すように、４Ｈ−ＳｉＣ基板（Ｎ＋；４Ｈ−ＳｉＣ（0001）８°off toward［11-20］、ノンドープ、キャリア濃度キャリア濃度１×１０１５cm-３以下）１１の上に形成されたノンドープＳｉＣ層１２の上に積層されたＡｌドープＳｉＣ層１３の凹部（ＮドープＳｉＣ層１５が形成される領域）を除く凸部表面のうち、図３−（ｂ）に示すように、ＮドープＳｉＣ層１５間に、幅２０ｎｍ、長さ０．５μｍ、厚み１０ｎｍよりなる細線３４が形成されている。
【００４５】
細線３４は、〔０００１〕軸が〔１１−２０〕方向に８°以上傾いたＳｉＣ基板１１上にノンドープＳｉＣ層１２およびＡｌドープＳｉＣ層１３を形成した後に、まず炭素含有雰囲気下で加熱を行なって、ＡｌドープＳｉＣ層１３の表面にエピタキシャル成長させる前に、ＡｌドープＳｉＣ層１３の凸部表面を炭素が多く存在する表面（以下、炭素面ともいう。）、好ましくは炭素過剰な表面（過剰炭素面）とする。このとき、炭素含有雰囲気は、ＣＶＤ装置のチャンバー内に供給されるキャリアガスである水素ガスやアルゴンガス等に、全ガス量の０．７％となる微量のアセチレン（Ｃ２Ｈ２）ガスを添加して形成できる。
【００４６】
炭素含有雰囲気は、Ｃ２Ｈ２ガスの添加による以外に、例えば、ＣＨ４、Ｃ２Ｈ２、Ｃ３Ｈ８、Ｃ２Ｈ４、ＣＣｌ４などの他の炭素系ガスや、チャンバー内の炭素製品（グラファイト製のサセプタなど）からの脱離炭素を添加して形成することができる。
【００４７】
炭素系ガスを添加する場合、炭素含有雰囲気中における炭素系ガス濃度は、１０％以下であるのが好ましく、より好ましくは５％以下であり、更に好ましくは１％以下である。下限値は０．００１％である。
【００４８】
加熱は、１００〜１９００℃の範囲内で行なうのが好ましく、８００〜１８００℃の範囲内で行なうのがより好ましい。加熱時間は、表面に存在させる炭素の程度や条件等に応じて適宜選択することができ、０．０１〜５時間が好適である。
【００４９】
炭素含有雰囲気下で加熱し、ＡｌドープＳｉＣ層１３に炭素が多く存在する表面（炭素面）、好ましくは過剰炭素面を形成した後は、この炭素面（または過剰炭素面）の上に第１実施形態と同様にＣＶＤ法により、ＳｉＧｅＣ結晶をエピタキシャル成長させる。このとき、ＳｉＧｅＣ層３４は、周期性を有するようにしてステップ構造とテラス構造とが形成される。
【００５０】
ＳｉＧｅＣ混晶の組成およびＳｉＧｅＣ混晶の組成中のＧｅ濃度については、第１実施形態と同様である。
【００５１】
炭素面（または過剰炭素面）は、図４に示すように、Ｘ線光電子分光分析装置（ＸＰＳ）によるＣ１ＳのＸＰＳスペクトルにおいて、ＳｉＣに由来する信号（結合エネルギー２８２．８ｅＶ付近のピーク）における面積強度Ｉ282.8と、それより高エネルギー側にあるグラファイトもしくはＳｉＣｘ（ｘ＞１）に由来するピーク（結合エネルギー２８４．５ｅＶ付近のピーク）における面積強度Ｉ284.8（＝Ｉ）との比（Ｉ284.8／Ｉ282.8；＝Ｒ）がＲ＞０．２を満たす表面である。前記Ｘ線光電子分光分析装置には、例えば、Ｘ線光電子分光分析装置ＥＳＣＡ ＬＡＢ ＭＫII（ＶＧ（株）製）などを用いることができる。
【００５２】
前記Ｒ値が０．２を超えていると、炭素が多く存在する表面の形成が可能であり、炭素過剰な表面（過剰炭素表面）を形成する観点からは、Ｒ値は１以上が好ましく、２以上がより好ましい。また、Ｒ値が０．２以下であると、ＳｉＣ結晶をエピタキシャル成長させたときに周期性のあるステップ構造、テラス構造を形成することはできない。
【００５３】
Ｒ値は、キャリアガスである水素ガスに添加される炭素系ガスまたは炭素製品からの脱離炭素の程度や、熱処理温度、時間などを所望により選択することによってコントロールすることができる。
【００５４】
なお、炭素はＡｌドープＳｉＣ層１３の表面付近により多く分布しており、ＸＰＳ測定では、ＡｌドープＳｉＣ層表面の法線方向と検出器とのなす角度が大きいほど得られる情報が表面から浅い領域の値で構成され、角度が大きいほどＲ値は大きくなることから、この不確かさを解消するために、ＳｉＣ基板表面の法線方向と検出器とのなす角度を（例えば７５°に）規定して測定を行なうことが望ましい。
【００５５】
このようにして、図３および図５に示すように、ＡｌドープＳｉＣ層１３の炭素面（または過剰炭素面）にステップ−テラス構造（ＡｌドープＳｉＧｅＣ）の細線３４を形成できる。
【００５６】
細線のサイズについては、高さおよび幅のいずれについても０．５ｎｍ〜２００ｎｍの範囲内であるのが好ましい。
【００５７】
また、ＳｉＧｅＣ混晶の形成に用いる炭化珪素は、結晶系、面方位、オフ角、面（Ｓｉ、Ｃ）に制限はなく種々の炭化珪素を選択することができるが、６方晶系のＳｉＣ結晶が好ましく、前記６Ｈ−ＳｉＣ結晶以外に２Ｈ−ＳｉＣ結晶、４Ｈ−ＳｉＣ結晶が好適である。４Ｈ−ＳｉＣ結晶、２Ｈ−ＳｉＣ結晶を用いた場合も、上記と同様にしてＡｌドープＳｉＧｅＣ層を形成できる。
【００５８】
上記のように、ＡｌドープＳｉＧｅＣからなる細線を形成することによって、ＳｉＣよりバンドギャップが小さくなるために細線にキャリアが流れると共に、チャネル領域をなすＳｉＧｅＣからなる細線のサブバンドによる伝導準位が量子化され、伝導ノイズが減少するため、移動度が向上する。
【００５９】
本実施形態では、本発明に係るＳｉ１−ｘＭｘＣについて、ＭがＧｅである場合を中心に説明したが、ＭがＳｎまたはＰｂである場合も同様である。
【００６０】
（第４実施形態）
本発明の炭化珪素半導体装置の第４実施形態を図６を参照して説明する。本実施形態は、第３実施形態においてチャネル領域をなすＡｌドープＳｉＧｅＣに代えてノンドープＳｉＧｅＣからなる細線をＳｉＣ層中に埋め込んだ構造に構成したものである。本実施形態の炭化珪素半導体装置は、横方向に電子が流れる横型のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）である。
【００６１】
なお、第１および第３実施形態と同様の構成要素には同一の参照符号を付してその詳細な説明を省略する。
【００６２】
本実施形態のＭＯＳＦＥＴは、図６に示すように、ノンドープＳｉＣ層１２上に形成されたノンドープＳｉＣ層２３の、ＮドープＳｉＣ層１５が形成される凹部を除く表面（図６の凸部表面）において、厚み１０ｎｍのノンドープＳｉＧｅＣからなる細線（キャリア濃度１×１０１４cm-３以下）４４が積層されると共に、細線４４上に更にＮドープＳｉＣ層（Ｎ＋；Ｎドープ、キャリア濃度３×１０１８cm-３）４５が積層され、ＮドープＳｉＣ層の内部に細線が埋め込まれた構造となっている。
【００６３】
第１実施形態と同様にして、ＣＶＤ法を用いた常法によりエピタキシャル成長させてノンドープＳｉＣ層２３を形成し、このノンドープＳｉＣ層２３上に更に、第３実施形態と同様にして（但し、Ａｌは導入しない）炭素面（好ましくは過剰炭素面）を形成すると共に、該炭素面上にＳｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶をエピタキシャル成長させて細線４４を形成した後、再びＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ４及びＣ３Ｈ８、Ｎ型伝導用原料：窒素（Ｎ２）〕を用いた常法によりエピタキシャル成長させることによって、ＮドープＳｉＣ層に細線が隣接した構造とすることができる。
【００６４】
上記のように、ＮドープＳｉＣ層が隣接した細線構造とすることで、ＮドープＳｉＣ層４５から不純物のないノンドープＳｉ０．９Ｇｅ０．１Ｃ層の細線４４にキャリアが導入されるため、電子の散乱が効果的に抑制され、より高い移動度を得ることができる。
【００６５】
本実施形態でも、本発明に係るＳｉ１−ｘＭｘＣについて、ＭがＧｅである場合を中心に説明したが、ＭがＳｎまたはＰｂである場合も同様である。
【００６６】
上記した各実施形態では、チャネル領域をなすＳｉＧｅＣ混晶からなる層または細線は、Ａｌを不純物としてドーピングした場合を中心に説明したが、不純物をドープしないノンドープチャネルに構成するようにしてもよい。ノンドープチャネルに構成すると、不純物がないため、不純物散乱がより抑制され、移動度を更に向上させることができる。
【実施例】
【００６７】
以下、実施例によって本発明をより具体的に説明する。但し、本発明はこれらの実施例に限定されるものではない。
【００６８】
（実施例１）
ＳｉＣ基板（半絶縁性；４Ｈ−ＳｉＣ（0001）８°off toward［11-20］、ノンドープ、キャリア濃度１×１０１５cm-３以下）５１を用意し、ＳｉＣ基板５１を１３００〜１７７０℃に加熱して、ＣＶＤ法〔キャリアガス：水素（Ｈ２）、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２（あるいはＳｉＨ４及びＣ３Ｈ８）〕を用いた常法により、図７−（ａ）に示すように、ＳｉＣ基板５１上に厚み１μｍのＳｉＣバッファ層（不純物非ドープ）５２をエピタキシャル成長させて形成した。
【００６９】
続いて、ＳｉＣ層バッファ層５２の積層後に更に連続して、１３００〜１７７０℃に加熱しつつ、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２（あるいはＳｉＨ４及びＣ３Ｈ８）、Ｇｅ導入用原料：テトラエチルゲルマニウム［(Ｃ２Ｈ５)４Ｇｅ］〕を用いた常法により、Ｓｉ０．９Ｇｅ０．１Ｃ（ｘ＝０．１）混晶が得られるように調整して、ＳｉＣ層５２上に厚み１０ｎｍのＳｉＧｅＣ層５３をエピタキシャル成長させて積層し、ＳｉＣウエハを得た。
【００７０】
ＳｉＧｅＣ層５３の形成後に連続して、１３００〜１７７０℃に加熱しつつ、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２（あるいはＳｉＨ４及びＣ３Ｈ８）、Ｎ型伝導用原料：Ｎ２〕を用いた常法により、ＳｉＧｅＣ層５３上に、厚み２０ｎｍのエピタキシャルＳｉＣ層（Ｎ＋；窒素ドープ、キャリア濃度３×１０１８cm-３）５４をエピタキシャル成長させて積層した。
【００７１】
次に、上記より得られたＳｉＣウエハのエピタキシャルＳｉＣ層５４の表面全体に、プラズマＣＶＤ法を用いた常法により更に、マスク用のＳｉＯ２膜５５を図７−（ｂ）に示すように積層した。なお、プラズマＣＶＤ法以外に、ＬＰＣＶＤ法やスパッタ法等を用いて形成することもできる。
【００７２】
そして、積層されたＳｉＯ２膜５５上に更に、半導体製造工程で一般に用いられるフォトリソ法により、図７−（ｂ）に示すように、ライン＆スペースパターン状にパターニングされたフォトレジスト膜５６を形成した。
【００７３】
そして、フォトレジスト膜５６をマスクとして、ＣＨＦ３ガスを用いたドライエッチング法により、ＳｉＯ２膜５５を図７−（ｃ）に示すように、エピタキシャルＳｉＣ層５４が露出するまでエッチングして除去し、ライン＆スペースパターン状のＳｉＯ２膜５７を得た。その後、残存するフォトレジスト膜５６をアセトン（有機溶剤）又はレジスト剥離液を用いて除去した。
【００７４】
次いで、ライン＆スペースパターン状に形成されているＳｉＯ２膜５７をマスクとして、ＳＦ６ガスを用いたドライエッチング法により、図７−（ｄ）に示すようにエピタキシャルＳｉＣ層５４とＳｉＧｅＣ層５３を、ＳｉＣバッファ層５２が露出するまでエッチングし、細線構造を形成した。
【００７５】
その後、バッファードフッ酸（ＨＦ）を用いてＳｉＯ２膜５７を溶解除去し、図８−（ｅ）に示すように、ＳｉＧｅＣ細線５８を形成した。なお、ＳｉＯ２膜の除去は、ＣＨＦ３ガスを用いたドライエッチング法を用いて行なってもよい。
【００７６】
次に、１３００〜１７７０℃に加熱して、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２〕を用いた常法により、前記エピタキシャルＳｉＣ層を形成する場合と同様にしてＳｉＣ結晶をエピタキシャル成長させ、図８−（ｆａ）に示すように、ＳｉＧｅＣ細線５８及びエピタキシャルＳｉＣ層５４が埋め込まれるように、ＳｉＣ層５９を形成した。ここで、図８−（ｆｂ）は、図８−（ｆａ）に示す断面を側面側からみた図である。ＳｉＣ層５９に代えて、プラズマＣＶＤ法を用いてＳｉＯ２膜またはＳｉＮ膜を形成するようにしてもよい。
【００７７】
続いて、図８−（ｇａ）に示すように、ドライエッチング技術により、エピタキシャルＳｉＣ層５４の表面が露出するまでＳＦ６ガスを用いてＳｉＣ層５９のエッチングを行なった。ＳｉＯ２またはＳｉＮを用いたときには、ＣＨＦ３等を用いることができる。
【００７８】
次に、上記において細線構造を形成した場合と同様の操作を行なって、図９−（ｈ）に示すように、ソース電極、ドレイン電極を形成するための領域（ソース形成領域、ドレイン形成領域）が開口したパターンを形成した。具体的には、エピタキシャルＳｉＣ層５４及びＳｉＣ層５９の表面全体に、プラズマＣＶＤ法を用いた常法によりマスク用のＳｉＯ２膜を形成し、形成されたＳｉＯ２膜上に半導体製造工程で一般に用いられるフォトリソ法により、酸化膜を除去しようとする領域、すなわちソース形成領域およびドレイン形成領域が開口するようにパターニングされたフォトレジスト膜（不図示）を形成した。そして、フォトレジスト膜をマスクとして、ＣＨＦ３ガスを用いたドライエッチング法により、図９−（ｈ）に示すように、ソース電極形成領域およびドレイン電極形成領域を開口すると共に、残存するフォトレジスト膜をアセトン（有機溶剤）を用いて除去することによりＳｉＯ２層６０を形成した。
【００７９】
そして、このＳｉＯ２層６０をマスクとして、図９−（ｈ）に示すように、窒素イオンがドープされたＳｉＣ領域６１を形成した。その後、バッファードフッ酸（ＨＦ）を用いてＳｉＯ２膜６０を溶解除去した。
【００８０】
続いて、これを熱酸化炉内に入れて、酸素雰囲気中で１０００〜１３００℃に加熱し、エピタキシャルＳｉＣ層５４及びＳｉＣ領域６１の表面を酸化し、図９−（ｉ）に示すように、ＳｉＯ２（酸化膜）６２を形成した。
【００８１】
続いて、真空蒸着装置を用いて、図９−（ｊ）に示すように、ＳｉＣウエハの表面側のエピタキシャルＳｉＣ層５４、ＳｉＣ領域６１（ソース形成領域およびドレイン形成領域）の露出部に、Ｔｉとこれに続いてＡｌをＴｉ厚０．１μｍ、Ａｌ厚２μｍとなるように蒸着した。続いて、フォトリソ技術により、ソース電極６３、ドレイン電極６４、ゲート電極６５が残るようにフォトレジストを形成した。このフォトレジストをマスクとしてＣｌ２等を用いたドライエッチングを行ない、上記の各電極形状に加工し、レジスト剥離液やアッシング技術により残存するフォトレジストを除去した。
【００８２】
以上のようにして、トランジスタ構造を形成し、本発明のＳｉＣ半導体素子を作製した。
【００８３】
（比較例１）
実施例１において、ＳｉＧｅＣ細線を構成するＳｉＧｅＣ層に代えて、ノンドープＳｉＣ層を形成するようにしたこと以外、実施例１と同様にして、比較のＳｉＣ半導体素子を作製した。
【００８４】
−評価−
実施例１および比較例１で作製した各ＳｉＣ半導体素子を用い、ドレイン電流のゲートバイアス依存性を半導体パラメータアナライザで測定することにより、電子移動度を測定した。その結果、比較例１では１００ｃｍ２／Ｖｓであったのに対して、実施例１では１５０ｃｍ２／Ｖｓの高い移動度が得られた。
【００８５】
（実施例２）
市販の４Ｈ−ＳｉＣ基板（Ｎ＋；４Ｈ−ＳｉＣ（0001）８°off toward［11-20］Ｓｉ面）を用意し、このＳｉＣ基板を有機溶媒により洗浄し、バッファードフッ酸（ＨＦ）で酸化膜を除去した。そして、洗浄後のＳｉＣ基板をＣＶＤ装置に設けられたチャンバー内部に設置した。
【００８６】
このチャンバーには、図示しないが、キャリアガスとして水素（Ｈ２）ガスを供給するための水素ガス供給系、炭素（Ｃ）源ガスとしてアセチレン（Ｃ２Ｈ２）ガス（またはＣ３Ｈ８ガス）を供給するためのＣ源ガス供給系、およびＳｉ源ガスとしてＳｉＨ２Ｃｌ２ガス（またはＳｉＨ４ガス）を供給するためのＳｉ源ガス供給系が接続されると共に、チャンバー内を加熱するための加熱装置が設けられており、ＳｉＣ基板への炭素面（または過剰炭素面）の形成、およびステップ−テラス構造の形成が可能なようになっている。
【００８７】
チャンバー内部に洗浄後のＳｉＣ基板を設置した後、ＳｉＣ基板を１３００〜１７７０℃に加熱し、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２（あるいはＳｉＨ４及びＣ３Ｈ８）、Ｎ型伝導用原料：Ｎ２〕を用いた常法により、図１０−（ａ）に示すように、ＳｉＣ基板７１上に、２μｍの窒素（Ｎ）がドープされたＮドープＳｉＣ層（Ｎ＋；窒素ドープ、キャリア濃度３×１０１８cm-３）７２をエピタキシャル成長させた。
【００８８】
続いて、キャリアガスであるＨ２ガスを水素ガス供給系からチャンバー内に供給すると共に、Ｃ源ガス供給系からＣ２Ｈ２ガス（またはＣ３Ｈ８ガス）を供給し、チャンバー内をＣ２Ｈ２ガス（またはＣ３Ｈ８ガス）が０．７％添加されたＣ２Ｈ２（またはＣ３Ｈ８）添加Ｈ２ガス雰囲気（炭素含有雰囲気）を形成した。そして、Ｃ２Ｈ２（またはＣ３Ｈ８）添加Ｈ２ガス雰囲気下、１６５０℃にＮドープＳｉＣ層７２が設けられたＳｉＣ基板７１を加熱した。このようにして、ＳｉＣ基板上に炭素が多く存在する炭素面の形成を試みた。
【００８９】
ここで、チャンバー内からＳｉＣ基板７１を取り出し、ＮドープＳｉＣ層７２の表面組成をＸＰＳ測定により評価した。すなわち、Ｘ線光電子分光分析装置ＥＳＣＡ ＬＡＢ ＭＫII（ＶＧ（株）製）を用い、ＸＰＳ測定を行なったところ、図４に示すように、ＳｉＣに由来する信号（結合エネルギー２８２．８ｅＶ付近のピーク）における面積強度Ｉ282.8と、それより０．５−３ｅＶ高エネルギー側にあるグラファイトもしくはＳｉＣｘ（ｘ＞１）に由来するピーク（結合エネルギー２８４．５ｅＶ付近のピーク）における面積強度Ｉ284.8（＝Ｉ）との２つからなるＣ１Ｓスペクトルを得た。このとき、ＳｉＣ基板表面の法線方向と検出器とのなす角度を７５°とした。この２つのピークの面積強度比Ｒ（＝Ｉ284.8／Ｉ282.8）は１７であり、Ｒ＞０．２を満たす炭素過剰表面が形成されていた。
【００９０】
続いて、１３００〜１７７０℃の温度下、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２、Ｇｅ導入用原料：テトラエチルゲルマニウム［(Ｃ２Ｈ５)４Ｇｅ］〕を用いた常法により、図１０−（ｂ）に示すように、炭素過剰表面であるＮドープＳｉＣ層７２の表面にＳｉＧｅＣ結晶をエピタキシャル成長させた。このようにして、ＮドープＳｉＣ層７２の炭素過剰表面にステップ−テラス構造に構成されたＳｉＧｅＣ細線７３を形成した。
【００９１】
ステップ−テラス構造の形成に続けて、１３００〜１７７０℃に加熱しつつ、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２（またはＳｉＨ４）及びＣ２Ｈ２（またはＣ３Ｈ８）、Ｐ型伝導用原料：トリメチルアルミニウム（ＴＭＡ）〕を用いた常法により、図１０−（ｃ）に示すように、ステップ−テラス構造のＳｉＧｅＣ細線７３の上に、厚み２．０μｍのＡｌドープＳｉＣ層（Ａｌ−；Ａｌドープ、キャリア濃度１×１０１８cm-３）７４をエピタキシャル成長させて積層した。
【００９２】
ＡｌドープＳｉＣ層７４上に更に、１３００〜１７７０℃の加熱下、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２、Ｐ型伝導用原料：トリメチルアルミニウム（ＴＭＡ）〕を用いた常法により、図１０−（ｄ）に示すように、厚み０．１μｍのＡｌ高濃度ドープＳｉＣ層（Ｐ＋；Ａｌドープ、キャリア濃度３×１０１８cm-３）７５をエピタキシャル成長させて積層した。
【００９３】
次いで、図１０−（ｅ）に示すように、Ａｌ高濃度ドープＳｉＣ層７５の表面の一部、およびＳｉＣ基板７１のＮドープＳｉＣ層７２等が形成されていない側の表面全体に、スパッタリング法によりＴｉ／Ａｌ電極（表面）７６、Ｎｉ電極（裏面）７７を形成し、本発明の細線レーザー素子を作製した。
【００９４】
（比較例２）
実施例２において、ＳｉＧｅＣ結晶に代えてノンドープＳｉＣ層をエピタキシャル成長させてステップ−テラス構造を形成するようにしたこと以外、実施例２と同様にして、比較の細線レーザー素子を作製した。
【００９５】
−評価−
実施例２および比較例２で作製した細線素子を用い、各々の電極に電界を印加することで励起して発光させた。その発光を測定したところ、実施例２では、４１０ｎｍの発光がレーザー発振することが確認された。これに対し、比較例２では、発光はしたものの、発振には至らなかった。
【００９６】
（実施例３）
ＳｉＣ基板（半絶縁性；４Ｈ−ＳｉＣ（0001）８°off toward［11-20］、ノンドープ、キャリア濃度１×１０１４cm-３以下）を用意し、このＳｉＣ基板を有機溶媒により洗浄し、バッファードフッ酸（ＨＦ）で酸化膜を除去した。そして、洗浄後のＳｉＣ基板をＣＶＤ装置に設けられたチャンバー内部に設置した。チャンバーは、実施例２と同様に構成され、炭素面（または過剰炭素面）の形成、およびステップ−テラス構造の形成が可能なようになっている。
【００９７】
ＳｉＣ基板を１３００〜１７７０℃に加熱して、ＣＶＤ法〔キャリアガス：水素（Ｈ２）、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２（あるいはＳｉＨ４及びＣ３Ｈ８）〕を用いた常法により、図１１−（ａ）に示すように、ＳｉＣ基板８１上に、厚み１μｍのＳｉＣバッファ層（不純物非ドープ）８２をエピタキシャル成長させると共に、これに続けて１３００〜１７７０℃の加熱下、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２、Ｎ型伝導用原料：Ｎ２〕を用いた常法により、ＳｉＣバッファ層８２上に更に厚み１０ｎｍのエピタキシャルＳｉＣ層（Ｎ＋；窒素ドープ、キャリア濃度３×１０１８cm-３）８３をエピタキシャル成長させて、ＳｉＣウエハを得た。
【００９８】
続いて、キャリアガスであるＨ２ガスを水素ガス供給系からチャンバー内に供給すると共に、Ｃ源ガス供給系からＣ２Ｈ２ガスを供給し、チャンバー内をＣ２Ｈ２ガスが０．７％添加されたＣ２Ｈ２添加Ｈ２ガス雰囲気（炭素含有雰囲気）を形成した。そして、Ｃ２Ｈ２添加Ｈ２ガス雰囲気下、１６５０℃にＳｉＣウエハを加熱した。このようにして、ＳｉＣウエハ上に炭素が多く存在する炭素面の形成を試みた。
【００９９】
ここで、チャンバー内からＳｉＣウエハを取り出し、エピタキシャルＳｉＣ層８３の表面組成をＸＰＳ測定により評価した。すなわち、上記同様にＸ線光電子分光分析装置ＥＳＣＡ ＬＡＢ ＭＫII（ＶＧ（株）製）を用い、ＸＰＳ測定を行なったところ、図４に示すように、ＳｉＣに由来する信号（結合エネルギー２８２．８ｅＶ付近のピーク）における面積強度Ｉ282.8と、それより０．５−３ｅＶ高エネルギー側にあるグラファイトもしくはＳｉＣｘ（ｘ＞１）に由来するピーク（結合エネルギー２８４．５ｅＶ付近のピーク）における面積強度Ｉ284.8（＝Ｉ）との２つからなるＣ１Ｓスペクトルを得た。このとき、ＳｉＣ基板表面の法線方向と検出器とのなす角度を７５°とした。この２つのピークの面積強度比Ｒ（＝Ｉ284.8／Ｉ282.8）は１７であり、Ｒ＞０．２を満たす炭素過剰表面が形成されていた。
【０１００】
続いて、１３００〜１７７０℃の温度下、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２、Ｇｅ導入用原料：テトラエチルゲルマニウム［(Ｃ２Ｈ５)４Ｇｅ］〕を用いた常法により、図１１−（ｂ）に示すように、炭素過剰表面であるエピタキシャルＳｉＣ層８３の表面にＳｉＧｅＣ結晶をエピタキシャル成長させた。このようにして、エピタキシャルＳｉＣ層８３の炭素過剰表面にステップ−テラス構造に構成されたＳｉＧｅＣ細線８４を形成した。
【０１０１】
次に、１３００〜１７７０℃に加熱して、ＣＶＤ法〔キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２及びＣ２Ｈ２、Ｎ型伝導用原料：Ｎ２〕を用いた常法により、前記エピタキシャルＳｉＣ層８３を形成する場合と同様にしてＳｉＣ結晶をエピタキシャル成長させ、図１１−（ｃ）に示すように、ＳｉＧｅＣ細線８４が埋め込まれるように、エピタキシャルＳｉＣ層８３と一体化したＳｉＣ層８５とした。ここで、図１１−（ｃ）に示す断面を側面側からみた場合、図８−（ｆｂ）と同様に示される構造となっている。
【０１０２】
なお、図１２は、図１１−（ｃ）でソース及びドレイン電極を作成した後のＳｉＣ層８５の上方からみた図であり、Ａ−Ａ’線で分割したときの断面図が図１１−（ｃ）である。
【０１０３】
次いで、実施例２においてＳｉＣ層５９を形成した後の操作と同様の操作を行なって、図９−（ｊ）と同様のトランジスタ構造を形成し、本発明のＳｉＣ半導体素子を作製した。
【０１０４】
−評価−
実施例３で作製した各ＳｉＣ半導体素子を用い、上記と同様の方法で電子移動度を測定した結果、８００ｃｍ２／Ｖｓの高い電子移動度が得られた。
【０１０５】
また、実施例２において、エピタキシャルＳｉＣ層７２上にＳｉＧｅＣ層７３をエピタキシャル成長させる際に、図１３−（ａ）に示すように、連続した段差構造を形成した後、１３００〜１７７０℃での加熱下、Ｈ２雰囲気下または、Ｈ２とＣ２Ｈ２との混合雰囲気もしくはＨ２とＨＣｌとの混合雰囲気下で加熱することで、孤立した細線構造を得ることも可能である。
【０１０６】
また、実施例１において、エピタキシャルＳｉＣ層７２上にＳｉＧｅＣ層７３をエピタキシャル成長させる際に、図１３−（ａ）に示すような連続した段差構造を形成した後、ドライエッチング装置に設置し、ＳＦ６などのフッ素系ガスやアルゴンガスを用いて、ＳｉＣウエハの厚み方向に異方性エッチングを行なうことにより、連続した段差構造を、図１３−（ｂ）に示すような孤立化された細線構造にて構成することも可能である。
【図面の簡単な説明】
【０１０７】
【図１】（ａ）は本発明の第１実施形態に係る横型のＭＯＳＦＥＴを示す概略断面図であり、（ｂ）は（ａ）のＭＯＳＦＥＴの平面図である。
【図２】本発明の第２実施形態に係る横型のＦＥＴを示す概略断面図である。
【図３】（ａ）は本発明の第３実施形態に係る横型のＭＯＳＦＥＴを示す概略断面図であり、（ｂ）は（ａ）のＭＯＳＦＥＴの平面図である。
【図４】Ｓｉ−Ｃ結合エネルギー２８２．８ｅＶに有するピークにおける面積強度Ｉ282.8とグラファイトもしくはＳｉＣｘの結合エネルギー２８４．５ｅＶに有するピークにおける面積強度Ｉ284.8を示すＸＰＳスペクトルである。
【図５】本発明の第３実施形態で形成されたステップ−テラス構造を示す概略図である。
【図６】本発明の第４実施形態に係る横型のＭＯＳＦＥＴを示す概略断面図である。
【図７】本発明の実施例１に係る横型のＭＯＳＦＥＴを作製しているところを説明するための工程図である。
【図８】本発明の実施例１に係る横型のＭＯＳＦＥＴを作製しているところを説明するための工程図である。
【図９】本発明の実施例１に係る横型のＭＯＳＦＥＴを作製しているところを説明するための工程図である。
【図１０】本発明の実施例２に係る発光素子を作製しているところを説明するための工程図である。
【図１１】実施例３に係る細線埋め込みＭＯＳ−ＨＥＭＴを作製しているところを説明するための工程図である。
【図１２】図１１のＭＯＳ−ＨＥＭＴの平面図である。
【図１３】（ａ）は実施例２に係るステップ−テラス構造の細線を示す概略図であり、（ｂ）は（ａ）をエッチングして孤立した細線構造を示す概略図である。
【符号の説明】
【０１０８】
１１…４Ｈ−ＳｉＣ基板
１４…ＡｌドープＳｉＧｅＣ層
２４…ノンドープＳｉＧｅＣ層
３４，４４…ステップ−テラス構造の細線（ＡｌドープＳｉＧｅＣ）
５８，７３，８４…ＳｉＧｅＣ細線
【図１】
2007149848.tif 000003
【図２】
2007149848.tif 000004
【図３】
2007149848.tif 000005
【図４】
2007149848.tif 000006
【図５】
2007149848.tif 000007
【図６】
2007149848.tif 000008
【図７】
2007149848.tif 000009
【図８】
2007149848.tif 000010
【図９】
2007149848.tif 000011
【図１０】
2007149848.tif 000012
【図１１】
2007149848.tif 000013
【図１２】
2007149848.tif 000014
【図１３】
2007149848.tif 000015