(57)【要約】【課題】  充電回路途中に別個の抵抗器を必要とせず、フィードバック制御の際でもソフトスタート時と通常時とで比較動作を変更せずに、ソフトスタートを実施することができる電源回路を提供すること。【解決手段】  電源回路は、第１電源線１２と第２電源線１４との間に、第１のスイッチングトランジスタ１６，２２、キャパシタＣ１，Ｃ２及び第２のスイッチングトランジスタ１８，２４をその順で直列接続した充電回路１０，２０を有する。ソフトスタート電圧供給回路６０，７０，８０は、ソフトスタート信号ＳＳＳに基づいて、第１及び第２のスイッチングトランジスタの一方のゲートにクロック信号ＣＬ１，ＣＬ２に基づく通常時のオン電位を供給する時よりも、第１及び第２のスイッチングトランジスタの一方のオン抵抗値を高くするためのソフトスタート電圧ＳＳＤを、第１及び第２のスイッチングトランジスタの一方のゲートに供給する。【選択図】図３
2007181288.tif 000002
【特許請求の範囲】
【請求項１】
第１電源線と、前記第１電源線の電源電位よりも低電位の第２電源線との間に、第１のスイッチングトランジスタ、キャパシタ及び第２のスイッチングトランジスタをその順で直列接続した充電回路を有し、
前記第１及び第２のスイッチトランジスタの各々は、クロック信号に基づいて同時にオン・オフされ、
電源投入時から所定時間に亘るソフトスタート期間にアクティブとなるソフトスタート信号に基づいて、前記第１及び第２のスイッチングトランジスタの一方のゲートに前記クロック信号に基づく通常時のオン電位を供給する時よりも、前記第１及び第２のスイッチングトランジスタの一方のオン抵抗値を高くするためのソフトスタート電圧を、前記第１及び第２のスイッチングトランジスタの一方のゲートに供給するソフトスタート電圧供給回路を設けたことを特徴とする電源回路。
【請求項２】
請求項１において、
前記ソフトスタート電圧供給回路は、前記第１及び第２のスイッチングトランジスタの一方に供給される前記クロック信号の基準電位の電源投入時における電位上昇速度よりも、電位上昇速度が低い前記ソフトスタート電圧を供給することを特徴とする電源回路。
【請求項３】
請求項２において、
前記第１及び第２のスイッチングトランジスタの一方のゲートに接続され、前記クロック信号により駆動されるインバータをさらに有し、前記インバータは、前記第１電源線及び前記第２電源線間に直列接続されたＰ型トランジスタ及びＮ型トランジスタを含み、
前記ソフトスタート電圧供給回路は、前記ソフトスタート期間内では前記Ｐ型トランジスタをオフさせ、かつ、前記第１電源線からの前記電源電位に代えて、前記クロック信号の論理に従って前記ソフトスタート電圧を供給して前記Ｐ型トランジスタをオン・オフさせ、前記ソフトスタート期間外では前記クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフさせることを特徴とする電源回路。
【請求項４】
請求項３において、
前記ソフトスタート電圧供給回路は、
前記ソフトスタート電圧の電圧源と、
前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記クロック信号の論理に従って前記電圧源を出力イネーブル状態とする第１の論理ゲートと、
前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記インバータの前記Ｐ型トランジスタをオフさせ、前記ソフトスタート期間外では前記クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフする第２の論理ゲートと、
を含むことを特徴とする電源回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１及び第２のスイッチングトランジスタの一方の駆動電位は前記電源電位と同じであり、前記第１及び第２のスイッチングトランジスタの他方の駆動電位は前記電源電位よりも高く設定され、前記ソフトスタート電圧供給回路を、前記第１及び第２のスイッチングトランジスタの一方のゲートに接続したことを特徴とする電源回路。
【請求項６】
第１電源線と、前記第１電源線の電源電位よりも低電位の第２電源線との間に、第１のＰ型スイッチングトランジスタ、第１キャパシタ及びＮ型スイッチングトランジスタをその順で直列接続した第１の充電回路と、
前記第１電源線と前記第２電源線との間に、第２のＰ型スイッチングトランジスタ、前記第１キャパシタ、第３のＰ型スイッチングトランジスタ及び第２キャパシタをその順で直列接続した第２充電回路と、
を有し、前記第２キャパシタに充電される電圧が出力電圧とされ、
前記Ｎ型及び第２のＰ型スイッチトランジスタの各々は、同相の第１クロック信号に基づいて相補的にオン・オフされ、前記第１及び第３のＰ型スイッチングトランジスタの各々は、異相の第２クロック信号に基づいて相補的にオン・オフされ、かつ、前記第１及び第２のＰ型スイッチングトランジスタは相補的にオン・オフされ、
電源投入時から所定時間に亘るソフトスタート期間にアクティブとなるソフトスタート信号に基づいて、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのゲートに前記クロック信号に基づく電位を供給する時よりも、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのオン抵抗値を高くするためのソフトスタート電圧を、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのゲートに供給する少なくとも一つのソフトスタート電圧供給回路を設けたことを特徴とする電源回路。
【請求項７】
請求項６において、
前記少なくとも一つのソフトスタート電圧供給回路は、前記第１クロック信号の基準電位の電源投入時における電位上昇速度よりも、電位上昇速度の低い前記ソフトスタート電圧を供給することを特徴とする電源回路。
【請求項８】
請求項６たまは７において、
前記Ｎ型及び第２のＰ型３スイッチングトランジスタの少なくとも一つのゲートに接続され、前記第１クロック信号により駆動されるインバータをさらに有し、前記インバータはＰ型トランジスタ及びＮ型トランジスタを含み、
前記少なくとも一つのソフトスタート電圧供給回路は、前記ソフトスタート期間内では前記Ｐ型トランジスタをオフさせ、かつ、前記第１電源線からの前記電源電位に代えて、前記第１クロック信号の論理に従って前記ソフトスタート電圧を供給して前記Ｐ型トランジスタをオン・オフさせ、前記ソフトスタート期間外では前記第１クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフさせることを特徴とする電源回路。
【請求項９】
請求項８において、
前記少なくとも一つのソフトスタート電圧供給回路は、
前記ソフトスタート電圧の電圧源と、
前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記第１クロック信号の論理に従って前記電圧源を出力イネーブル状態とする第１の論理ゲートと、
前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記インバータの前記Ｐ型トランジスタをオフさせ、前記ソフトスタート期間外では前記第１クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフする第２の論理ゲートと、
を含むことを特徴とする電源回路。
【請求項１０】
請求項６乃至９のいずれかにおいて、
前記Ｎ型及び第２のＰ型スイッチングトランジスタの駆動電位は前記電源電位と同じであり、前記第１及び第３のＰ型スイッチングトランジスタの駆動電位は前記電源電位よりも高く設定され、
前記少なくとも一つのソフトスター電圧供給回路は、前記ソフトスタート電圧を前記Ｎ型スイッチングトランジスタのゲートにのみ供給することを特徴とする電源回路。
【請求項１１】
請求項６乃至９のいずれかにおいて、
２つのソフトスタート電圧供給回路の一方は、前記ソフトスタート電圧を前記Ｎ型スイッチングトランジスタのゲートに供給し、前記２つのソフトスタート電圧供給回路の他方は、前記ソフトスタート電圧を前記第２のＰ型スイッチングトランジスタのゲートに供給することを特徴とする電源回路。
【請求項１２】
請求項１乃至１１のいずれかにおいて、
前記ソフトスタート信号は、パワーオンリセット信号であることを特徴とする電源回路。
【請求項１３】
請求項６乃至１１のいずれかにおいて、
前記出力電圧を基準電圧と比較する出力監視回路がさらに設けられ、前記出力監視回路から前記ソフトスタート信号が出力され、
前記ソフトスタート信号は、前記出力監視回路にて前記出力電圧が前記基準電圧よりも低い時にアクティブとされることを特徴とする電源回路。
【請求項１４】
請求項１乃至１３のいずれかに記載の電源回路を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源投入時に低突入電流が実現できる電源回路及びそれを用いた電子機器に関する。
【背景技術】
【０００２】
例えば液晶表示装置等では、複数種の駆動電圧を生成するために、電源電圧を昇圧または降圧するＤＣ・ＤＣコンバータが用いられている。このＤＣ・ＤＣコンバータは、ＶＤＤ線とＶＳＳ線との間に第１スイッチングトランジスタ、キャパシタ、第２スイッチングトランジスタをその順で直列接続した充電回路を有している。
【０００３】
しかし、電源投入直後では、キャパシタに初期電荷が充電されるまでの間、オン抵抗が低い第１，第２スイッチングトランジスタに突入電流が流れる。例えば、定常時には１００ｍＡの消費電流を想定していても、突入電流として例えば１Ａ程度流れてしまうと、ＩＣがラッチアップしたり、電源負荷が大きくなって電圧がドロップし、システムの電源電圧が不安定となる弊害が生ずる。
【０００４】
そこで従来、上述の充電回路途中にオン抵抗値の高い（能力の小さい）別のトランジスタを付加して、突入電流を防止していた。
【０００５】
また、出力電圧をフィードバックして制御するタイプのＤＣ・ＤＣコンバータでは、誤差増幅器等の比較器にて出力電圧と比較される基準電圧を徐々に大きくしたり、あるいは起動時には出力電圧が比較器に入力されないようにして、出力電圧が徐々に大きくなるソフトスタートを実施していた（特許文献１）。
【特許文献１】特開２００３−２９９３４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、充電回路途中に大きな抵抗値を有する抵抗器を必要とせず、しかも、出力電圧と基準電圧との比較をフィードバックするにしても、ソフトスタート時と通常時とで比較動作を変更せずに、ソフトスタートを実施することができる電源回路及びそれを用いた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る電源回路は、第１電源線と、前記第１電源線の電源電位よりも低電位の第２電源線との間に、第１のスイッチングトランジスタ、キャパシタ及び第２のスイッチングトランジスタをその順で直列接続した充電回路を有する。前記第１及び第２のスイッチトランジスタの各々は、クロック信号に基づいて同時にオン・オフされる。この電源回路に、電源投入時から所定時間に亘るソフトスタート期間にアクティブとなるソフトスタート信号に基づいて、前記第１及び第２のスイッチングトランジスタの一方のゲートに前記クロック信号に基づく通常時のオン電位を供給する時よりも、前記第１及び第２のスイッチングトランジスタの一方のオン抵抗値を高くするためのソフトスタート電圧を、前記第１及び第２のスイッチングトランジスタの一方のゲートに供給するソフトスタート電圧供給回路を設けた。
【０００８】
電源投入直後は、第１及び第２のスイッチングトランジスタの一方のゲートにソフトスタート電圧を印加することで、そのスイッチングトランジスタのオン抵抗値を高くしている。このため、キャパシタに初期電荷がチャージされていない場合でも、高いオン抵抗値によって突入電流が阻止される。しかも、電源電圧が安定した定常時（通常時）には高い抵抗値は存在しないので、定常時の充電動作にも支障はない。また、本発明では、必ずしも出力電圧をフィードバックしなくても、突入電流を低減できる。
【０００９】
本発明の一態様では、前記ソフトスタート電圧供給回路は、前記第１及び第２のスイッチングトランジスタの一方に供給される前記クロック信号の基準電位の電源投入時における電位上昇速度よりも、電位上昇速度が低い前記ソフトスタート電圧を供給することができる。このようなソフトスタート電圧により、ソフトスタート期間にて第１及び第２のスイッチングトランジスタの一方のオン抵抗値を高くすることができる。
【００１０】
本発明の一態様では、前記第１及び第２のスイッチングトランジスタの一方のゲートに接続され、前記クロック信号により駆動されるインバータをさらに有することができる。このインバータは、前記第１電源線及び前記第２電源線間に直列接続されたＰ型トランジスタ及びＮ型トランジスタを含むことができる。ソフトスタート電圧供給回路は、前記ソフトスタート期間内では前記Ｐ型トランジスタをオフさせ、かつ、前記第１電源線からの前記電源電位に代えて、前記クロック信号の論理に従って前記ソフトスタート電圧を供給して前記Ｐ型トランジスタをオン・オフさせる。また、ソフトスタート電圧供給回路は、前記ソフトスタート期間外では前記クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフさせる。これにより、ソフトスタート期間ではソフトスタート電圧により突入電流を低減させて、第１及び第２のスイッチングトランジスタの一方をオン・オフさせることができ、ソフトスタート外では電源電位に基づいて第１及び第２のスイッチングトランジスタの一方をオン・オフさせることができる。
【００１１】
本発明の一態様では、前記ソフトスタート電圧供給回路は、前記ソフトスタート電圧の電圧源と、前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記クロック信号の論理に従って前記電圧源を出力イネーブル状態とする第１の論理ゲートと、前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記インバータの前記Ｐ型トランジスタをオフさせ、前記ソフトスタート期間外では前記クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフする第２の論理ゲートとを含むことができる。
【００１２】
こうすると、ソフトスタート期間では、第１の論理ゲートによって第１クロック信号の論理にしたがい第１及び第２のスイッチングトランジスタの一方にソフトスタート電圧を供給でき、その時に第２の論理ゲートによってＰ型トランジスタを経由する電源電位の供給を阻止できる。ソフトスタート期間外では、第１，第２の論理ゲートにより、通常通り電源電位に基づいてインバータを駆動できる。
【００１３】
本発明の一態様では、前記第１及び第２のスイッチングトランジスタの一方の駆動電位は前記電源電位と同じであり、前記第１及び第２のスイッチングトランジスタの他方の駆動電位は前記電源電位よりも高く設定されると良い。第１及び第２のスイッチングトランジスタの他方には昇圧された電圧が印加されるからである。また、この場合、第１及び第２のスイッチングトランジスタの一方にソフトスタート電圧供給回路を接続すれば、サイズを小型化できる。
【００１４】
本発明の他の態様に係る電源回路は、第１電源線と、前記第１電源線の電源電位よりも低電位の第２電源線との間に、第１のＰ型スイッチングトランジスタ、第１キャパシタ及びＮ型スイッチングトランジスタをその順で直列接続した第１の充電回路と、前記第１電源線と前記第２電源線との間に、第２のＰ型スイッチングトランジスタ、前記第１キャパシタ、第３のＰ型スイッチングトランジスタ及び第２キャパシタをその順で直列接続した第２充電回路と有し、前記第２キャパシタに充電される電圧が出力電圧とされ、前記Ｎ型及び第２のＰ型スイッチトランジスタの各々は、同相の第１クロック信号に基づいて相補的にオン・オフされ、前記第１及び第３のＰ型スイッチングトランジスタの各々は、異相の第２クロック信号に基づいて相補的にオン・オフされ、かつ、前記第１及び第２のＰ型スイッチングトランジスタは相補的にオン・オフされ、電源投入時から所定時間に亘るソフトスタート期間にアクティブとなるソフトスタート信号に基づいて、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのゲートに前記クロック信号に基づく電位を供給する時よりも、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのオン抵抗値を高くするためのソフトスタート電圧を、前記Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一つのゲートに供給する少なくとも一つのソフトスタート電圧供給回路を設けたことを特徴とする。
【００１５】
電源投入直後は、Ｎ型及び第２のＰ型スイッチングトランジスタの少なくとも一方のゲートにソフトスタート電圧を印加することで、そのスイッチングトランジスタのオン抵抗値を高くしている。このため、キャパシタに初期電荷がチャージされていない場合でも、高いオン抵抗値によって突入電流が阻止される。しかも、電源電圧が安定した定常時には高い抵抗値は存在しないので、定常時の充電動作にも支障はない。また、本発明では、必ずしも出力電圧をフィードバックしなくても、突入電流を低減できる。
【００１６】
ここで、本発明の他の態様では、本発明の一態様とは異なり、第１及び第３のＰ型スイッチングトランジスタにソフトスタート電圧供給回路を設けることは定義していない。この理由は、第１及び第３のＰ型スイッチングトランジスタでは出力電圧が定まらないとゲートを正確に制御できないからである。これに対して、Ｎ型及び第２のＰ型スイッチングトランジスタは、ソース側電圧は第１，第２電源線の電位となって一定であるので、ゲートを制御し易く、確実に低突入電流を実現できる。
【００１７】
なお、本発明の一態様では、本発明の他の態様における第１及び第３のＰ型スイッチングトランジスタが、充電回路における第１及び第２のスイッチングトランジスタの一方または他方として定義されており、ソフトスタート電圧の設定次第で、第１及び第３のＰ型スイッチングトランジスタをゲート制御することは可能である。
【００１８】
本発明の他の態様でも、前記少なくとも一つのソフトスタート電圧供給回路は、前記第１クロック信号の基準電位の電源投入時における電位上昇速度よりも、電位上昇速度が低い前記ソフトスタート電圧を供給することができる。
【００１９】
本発明の他の態様では、前記Ｎ型及び第２のＰ型３スイッチングトランジスタの少なくとも一つのゲートに接続され、前記第１クロック信号により駆動されるインバータをさらに有し、前記インバータはＰ型トランジスタ及びＮ型トランジスタを含むことができる。前記少なくとも一つのソフトスタート電圧供給回路は、前記ソフトスタート期間内では前記Ｐ型トランジスタをオフさせ、かつ、前記第１電源線からの前記電源電位に代えて、前記第１クロック信号の論理に従って前記ソフトスタート電圧を供給して前記Ｐ型トランジスタをオン・オフさせ、前記ソフトスタート期間外では前記第１クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフさせる。
【００２０】
本発明の他の態様においても、前記少なくとも一つのソフトスタート電圧供給回路は、前記ソフトスタート電圧の電圧源と、前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記第１クロック信号の論理に従って前記電圧源を出力イネーブル状態とする第１の論理ゲートと、前記クロック信号と前記ソフトスタート信号との論理に基づいて、前記ソフトスタート期間に亘って、前記インバータの前記Ｐ型トランジスタをオフさせ、前記ソフトスタート期間外では前記第１クロック信号の論理に従って前記Ｐ型トランジスタをオン・オフする第２の論理ゲートとを含むことができる。
【００２１】
本発明の他の態様でも、前記Ｎ型及び第２のＰ型スイッチングトランジスタの駆動電位は前記電源電位と同じであり、前記第１及び第３のＰ型スイッチングトランジスタの駆動電位を前記電源電位よりも高く設定できる。この場合、前記少なくとも一つのソフトスター電圧供給回路は、前記ソフトスタート電圧を前記Ｎ型スイッチングトランジスタのゲートにのみ供給する。こうすると、ソフトスタート電圧供給回路を小サイズ化することができる。
【００２２】
これに代えて、２つのソフトスタート電圧供給回路を用意し、その一方は、前記ソフトスタート電圧を前記Ｎ型スイッチングトランジスタのゲートに供給し、その他方は、前記ソフトスタート電圧を前記第２のＰ型スイッチングトランジスタのゲートに供給するようにしてもよい。
【００２３】
本発明の一態様及び他の態様において、前記ソフトスタート信号として、パワーオンリセット信号を利用することができる。
【００２４】
これに代えて、前記出力電圧を基準電圧と比較する出力監視回路を設けても良い。この場合、前記出力監視回路から前記ソフトスタート信号が出力され、前記ソフトスタート信号は、前記出力監視回路にて前記出力電圧が前記基準電圧よりも低い時にアクティブとされる。
【００２５】
本発明のさらに他の態様では、本発明の一態様または他の態様に係る電源回路を有する電子機器、例えば液晶表示装置などのフラットディスプレイ、あるいはそれを搭載した携帯機器等を定義している。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
図１は、ソフトスタート電圧供給回路を有しない電源回路の基本回路図であり、図２はその動作タイミングチャートである。図３は、図１の回路に追加されるソフトスタート電圧供給回路の回路図であり、図６はその動作タイミングチャートである。
【００２８】
１．電源回路の基本構成及び基本動作
図１において、この電源回路は、例えば携帯電話機等の電子機器の表示部例えば液晶表示部を駆動するＩＣ等の半導体装置内に設けられ、電源電位ＶＤＤが充電される第１充電回路１０と、電源電位ＶＤＤの２倍の電位が充電される第２充電回路２０とを有する。この電源回路は、チャージポンプ方式で、電源電位ＶＤＤを２倍に昇圧させるＤＣ・ＤＣコンバータである。
【００２９】
第１充電回路（広義には充電回路）１０は、ＶＤＤ電源線（広義には第１電源線）１２とＶＳＳ電源線（広義には第２電源線）１４との間に、第１のＰ型スイッチングトランジスタ（広義には第１及び第２のスイッチングトランジスタの一方）１６、第１キャパシタ（キャパシタともいう）Ｃ１及びＮ型スイッチングトランジスタ（広義には第１及び第２のスイッチングトランジスタの他方）１８を、その順で直列接続して構成している。
【００３０】
第２充電回路（広義には充電回路）２０は、ＶＤＤ電源線１２とＶＳＳ電源線１４との間に、第２のＰ型スイッチングトトランジスタ（広義には第１及び第２のスイッチングトランジスタの一方）２２、第１のキャパシタＣ１、第３のＰ型スイッチングトランジスタ（広義には第１及び第２のスイッチングトランジスタの他方）２４及び第２のキャパシタＣ２（広義にはキャパシタ）を、その順で直列接続して構成している。
【００３１】
ここで、第１のＰ型及びＮ型スイッチングトランジスタ１６，１８を共にオンさせ、かつ、第２，第３のＰ型スイッチングトランジスタ２２，２４を共にオフさせると、図２に示すように第１キャパシタＣ１に電源電位ＶＤＤが充電される。次に、第１のＰ型及びＮ型スイッチングトランジスタ１６，１８を共にオフさせ、かつ、第２，第３のＰ型スイッチングトランジスタ２２，２４を共にオンさせると、第１キャパシタＣ１の一端電圧が電源電位ＶＤＤになるため他端電位が２×ＶＤＤにシフトし、結果として、図２に示すように２×ＶＤＤ電位が第２キャパシタＣ２に充電される。本実施形態では、この２×ＶＤＤ電位が出力電圧となるが、後段の回路を追加して、その出力電圧をさらに昇圧または降圧させても良い。
【００３２】
なお、Ｎ型及び第２のＰ型スイッチングトランジスタ１８，２２は、電源電位ＶＤＤで駆動されるＬＶ（Low Voltage）系トランジスタで形成されている。一方、第１，第３のＰ型スイッチングトランジスタ１６，２４は電源電位ＶＤＤよりも高電位ＶＰＰで駆動されるＨＶ（High Voltage）系トランジスタで形成されている。
【００３３】
このため、Ｎ型及び第２のＰ型スイッチングトランジスタ１８，２２に供給されるＬＶ系の第１クロックＣＬ１とは別に、第１，第３のＰ型スイッチングトランジスタ１６，２４に供給されるＨＶ系の第２クロック信号ＣＬ２が用意されている。第１クロック発生回路３０は、ＶＤＤ（第１クロック信号の基準電位），ＶＳＳ電位に基づいて第１クロック信号ＣＬ１を発生させる。一方、第２クロック発生回路３２は、ＶＰＰ（ＶＰＰ＞ＶＤＤ），ＶＳＳ電位に基づいて第２クロック信号ＣＬ２を発生させる。
【００３４】
図２に、電源投入直後（起動時）でない定常状態での昇圧動作を示している。第１，第２クロック信号ＣＬ１，ＣＬ２は同位相であるが、ＨＩＧＨとなる電位がＶＤＤ，ＶＰＰと異なっている。
【００３５】
昇圧動作を行なうために、第１クロック信号ＣＬ１がインバータ４０を介することで、反転第１クロック信号／ＣＬ１がＮ型スイッチングトランジス１８のゲートに供給される。同様に、第１クロック信号ＣＬ１はインバータ４２を介することで、反転第１クロック信号／ＣＬ１が第２のＰ型スイッチングトランジスタ２２のゲートに供給される。つまり、図２に示すように、互いに同相の反転第１クロック信号／ＣＬ１によって、Ｎ型及び第２のＰ型スイッチングトランジスタ１８，２２は相補的にオン・オフされる。
【００３６】
第２クロック信号ＣＬ２がインバータ５０を介することで、反転第２クロック信号／ＣＬ２が第３のＰ型スイッチングトランジス２４のゲートに供給される。また、第２クロック信号ＣＬ２はバッファ５２を介することで、正転第２クロック信号ＣＬ２が第１のＰ型スイッチングトランジスタ１６のゲートに供給される。つまり、図２に示すように、互いに逆相の第２クロック信号ＣＬ２，／ＣＬ２によって、第１，第３のＰ型スイッチングトランジスタ１６，２４は相補的にオン・オフされる。
【００３７】
２．ソフトスタート電圧供給回路
以下に説明するソフトスタート電圧供給回路は、図１に示す４つのスイッチングトランジスタ１６，１８，２２，２４の何れに接続してもよいが、以下の例ではＮ型スイッチングトランジスタ１８にのみ接続している。
【００３８】
図３は、Ｎ型スイッチングトランジスタ１８のゲートに接続されるソフトスタート電圧供給回路６０の回路図である。図３には、Ｎ型スイッチングトランジスタ１８及びソフトスタート電圧供給回路６０の他に、図１に示されたインバータ４０が示されている。このインバータ４０は、ＶＤＤ電源線１２とＶＳＳ電源線１４との間に直列接続されたＰ型トランジスタ４０ＡとＮ型トランジスタ４０Ｂとを有し、２つのトランジスタ４０Ａ，４０ＢのドレインがＮ型スイッチングトランジスタ１８のゲートに接続されている。
【００３９】
ソフトスタート電圧供給回路６０は、Ｎ型スイッチングトランジスタ１８のゲートに、第１クロック信号ＣＬ１の論理に従って、第１ソフトスタート電圧ＳＳＶを供給する電圧源、例えば定電流充電回路６２を有する。
【００４０】
ソフトスタート電圧供給回路６０は、第１クロック信号ＣＬ１とソフトスタート信号ＳＳＳの論理に基づいて、ソフトスタート期間に亘って、第１クロック信号の論理に従って定電流充電回路６２を出力イネーブル状態にさせる第１の論理ゲート６４をさらに有する。
【００４１】
ソフトスタート電圧供給回路６０は、第１クロック信号ＣＬ１とソフトスタート信号ＳＳＳの論理に基づいて、ソフトスタート期間に亘って、インバータ４０のＰ型トランジスタ４０Ａをオフさせ、ソフトスタート期間外では第１クロック信号ＣＬ１の論理に従ってＰ型トランジスタ４０Ｂをオン・オフする第２の論理ゲート６６を有する。
【００４２】
なお、本実施形態では、ソフトスタート信号ＳＳＳとして、電源投入時から所定期間例えば数十ｍｓｅｃの間にアクティブ（例えばＨＩＧＨ）となるパワーオンリセット信号を用いている。
【００４３】
３．ソフトスタート電圧供給回路の動作
３．１．ソフトスタート期間内での動作
図４は、アンドゲートにて形成できる第１の論理ゲート６４の真理値表であり、ソフトスタート信号ＳＳＳがアクティブ（例えばＨＩＧＨ）であるソフトスタート期間（起動時）では、第１クロック信号ＣＬ１がＨＩＧＨ（反転第１クロック信号／ＣＬ１がＬＯＷ）の時に、第１の論理ゲート６４の出力はアクティブ（ＨＩＧＨ）となる。第１の論理ゲート６４のアクティブ出力は、定電流充電回路６２の出力状態をイネーブル（ＨＩＧＨイネーブル）にするものである。よって、第１クロック信号ＣＬ１がＨＩＧＨの時に定電流充電回路６２の出力がＮ型スイッチングトランジスタ１８に供給されて、Ｎ型スイッチングトランジスタ１８をオンさせる。第１クロック信号ＣＬ１がＬＯＷの時には、第１の論理回路６２の出力はノンアクティブ（ＬＯＷ）となり、定電流充電回路６２は出力ディスイネーブル状態となる。
【００４４】
図５は、第２の論理ゲート６６の真理値表であり、ソフトスタート信号ＳＳＳがアクティブ（ＨＩＧＨ）であるソフトスタート期間では、第１クロック信号ＣＬ１の論理に拘わらず、第１論理ゲート６６の出力はＨＩＧＨとなる。この結果、ソフトスタート期間では、Ｐ型トランジスタ４２Ａは常にオフされ、Ｐ型トランジスタ４０ＡからＰ型スイッチングトランジスタ１８のゲートへの電圧供給は常に阻止される。
【００４５】
ここで、図３に示すように、インバータ４０のＮ型トランジスタ４０Ｂのゲートには、第１クロック信号ＣＬ１の反転信号／ＣＬ１が供給されている。よって、ソフトスタート期間にあっても、第１クロック信号ＣＬ１がＬＯＷの時には、Ｎ型スイッチングトランジスタ１８はオフされる。つまり、第１クロック信号ＣＬ１がＬＯＷの時には、図４に示すように定電流充電回路６２は出力ディスイネーブル状態であり、図５に示すように、インバータ４０のＰ型トランジスタ４０Ａはオフされているが、インバータ４０のＮ型トランジスタ４０Ｂがオンすることで、Ｎ型スイッチングトランジスタ１８のゲート電位はグランド電位となる。
【００４６】
以上のことから、ソフトスタート期間では、第１クロック信号ＣＬ１がＨＩＧＨであれば、Ｎ型スイッチングトランジスタ１８は定電流充電回路６２からのソフトスタート電圧ＳＳＶによりオンされ、第１のクロック信号の反転信号／ＣＬ１が供給されるＮ型トランジスタ４０Ｂは、第１クロック信号ＣＬ１がＬＯＷであればオンされる。こうして、ソフトスタート期間でも、例えば数ＭＨｚの周波数で駆動される第１クロック信号ＣＬ１の論理に従って、インバータ４０を制御して、Ｎ型スイッチングトランジスタ１８をオン・オフすることができる。
【００４７】
このとき、Ｎ型スイッチングトランジスタ１８のゲートには、インバータ４０のＰ型トランジスタ４０Ａを経由する電源電圧ＶＤＤに代えて、定電流充電回路６２からのソフトスタート電圧ＳＳＶが供給されている。
【００４８】
図６は、電源投入後のソフトスタート電圧ＳＳＤと電源電圧ＶＤＤを模式的に示している。ソフトスタート電圧ＳＳＤは充電完了時は例えば３Ｖであり、例えば５Ｖの電源電圧ＶＤＤの電源投入後の電圧上昇速度よりも、電位上昇速度が低い。電位上昇速度が遅ければ、ソフトスタート電圧ＳＳＤの電位は電源電位と同一であるなど、電位レベルは問わない。
【００４９】
ソフトスタート期間にソフトスタート電圧ＳＳＶが印加されるＮ型スイッチングトランジスタ１８のオン抵抗値は、電源電圧ＶＤＤが印加された時よりも低くなる。このため、電源投入直後では、第１キャパシタＣＬ１に初期電荷が充電されまでの間であっても、オン抵抗値が高いＮ型スイッチングトランジスタに流れる突入電流を低減することができる。これにより、第１の充電回路１０での突入電流を低減できる。
【００５０】
こうして、低突入電流を実現しながら、上述した基本動作と同様にして、第１の充電回路１０及び第２の充電回路２０にて交互に充電動作が繰り返されて、図６に示すように、出力電圧ＶＯＵＴが上昇してゆく。
【００５１】
３．２．ソフトスタート期間外での動作
図６に示すように、ソフトスタート信号ＳＳＳがＬＯＷになると、ソフトスタート期間は終了する。
図４に示す第１の論理ゲート６４の真理値表において、ソフトスタート信号ＳＳＳがノンアクティブ（ＬＯＷ）であるの「定常時」では、第１クロック信号ＣＬ１の論理に拘らず、第１の論理ゲート６４の出力はノンアクティブ（ＬＯＷ）となる。よって、ソフトスタート期間外では、定電流充電回路６２は出力ディスイネーブル状態となる。よって、図６の破線で示すように、定電流充電回路６２は、ソフトスタート信号ＳＳＳがノンアクティブ（ＬＯＷ）となった後に、放電させてもよい。
【００５２】
図５に示す第２の論理ゲート６６の真理値表において、ソフトスタート信号ＳＳＳがノンアクティブ（ＬＯＷ）である「定常時」では、第２の論理ゲート６６の出力として第１クロック信号ＣＬ１の論理が反転して出力される。従って、第１クロック信号ＣＬ１がＨＩＧＨであれば、インバータ４０のＰ型トランジスタ４０Ａはオンされ、電源電圧ＶＤＤがゲートに印加されるＮ型スイッチングトランジスタ１８がオンされる。第１クロック信号ＣＬ１は、インバータ４０のＮ型トランジスタ４０Ｂのゲートにも供給されているので、第１クロック信号ＣＬ１がＬＯＷであれば、インバータ４０のＮ型トランジスタ４０Ｂはオンされ、接地電圧ＶＳＳがゲートに印加されるＮ型スイッチングトランジスタ１８がオフされる。
【００５３】
こうして、ソフトスタート期間外では、上述した基本動作と全く同様にして、第１の充電回路１０及び第２の充電回路２０にて交互に充電動作が繰り返されて、図６に示すように、出力電圧ＶＯＵＴが２×ＶＤＤで安定する。このとき、第１，第２キャパシタＣ１，Ｃには充分な初期電荷がチャージされているので、突入電流が流れることはない。
４．ソフトスタート信号ＳＳＳの変形例
図７は、パワーオンリセット信号を用いずにソフトスタート信号ＳＳＳを生成する変形例を示している。図７に示すソフトスタート電圧生成回路７０は、上述した定電流充電回路６２及び第１，第２の論理ゲート６４，６６に加えて、出力電圧監視回路７２を有している。
【００５４】
この出力電圧監視回路７２は、図１に示す出力電圧ＶＯＵＴと、基準電圧とを比較する比較器７４を有している。この比較器７４は、図６に示すように、電源投入直後から上昇する出力電圧ＶＯＵＴが所定電圧（図６に示すソフトスタート期間終了時の出力電圧）以下である時、アクティブ（例えばＨＩＧＨ）となるソフトスタート信号ＳＳＳを出力する。このようにしても、上述した実施形態と同様に動作させることができる。しかも、実際の出力電圧ＶＯＵＴをモニタしてソフトスタート期間を設定できるので、低突入電流を実現するためのより確実な動作を保証できる。
【００５５】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５６】
上述した実施形態では、第１充電回路１０にて突入電流を低減させたが、これと併せて、あるいは単独で、第２充電回路２０に本発明を適用しても良い。図８は、第２のＰ型スイッチングトランジスタ２２のゲートに接続されるソフトスタート電圧供給回路８０を示している。ソフトスタート電圧供給回路８０は、図３に示すものと全くおなじ構成である。ただし、その動作として、図４に示すソフトスタート期間（ＳＳＳ＝ＨＩＧＨ）での第１クロック信号ＣＬ１がＬＯＷのときに定電流充電回路６２が出力イネーブル状態になり第２のＰ型スイッチングトランジスタ２２はオンされる。このソフトスタート期間では、第１クロック信号ＣＬ１がＨＩＧＨの時に、第２のＰ型スイッチングトランジスタ２２はオフする。また、図５に示すソフトスタート期間外（ＳＳＳ＝ＬＯＷ）での第１クロック信号ＣＬ１がＬＯＷのときに、第２のＰ型スイッチングトランジスタ２２はオンされる。ソフトスタート期間外では、第１クロック信号ＣＬ１がＨＩＧＨのときに、第２のＰ型スイッチングトランジスタ２２はオフされる。
【図面の簡単な説明】
【００５７】
【図１】本発明が適用される電源回路の一例を示す基本回路図である。
【図２】図１に示す電源回路の基本動作を示すタイミングチャートである。
【図３】図１の基本回路に追加されるソフトスタート電圧供給回路のブロック図である。
【図４】図３に示す第１の論理ゲートの動作を示す概略説明図である。
【図５】図３に示す第２の論理ゲートの動作を示す概略説明図である。
【図６】図３に示すソフトスタート電圧供給回路の動作説明である。
【図７】図３に示すソフトスタート信号を出力監視回路にて生成する変形例を示す回路図である。
【図８】第２のＰ型スイッチングトランジスタのゲートに接続されるソフトスタート電圧供給回路を示す概略説明図である。
【符号の説明】
【００５８】
１０  第１充電回路（充電回路）、１２  第１電源線（ＶＤＤ）、１４  第２電源線（ＶＳＳ）、１６  第１のＰ型スイッチングトランジスタ（第１のスイッチングトランジスタ）、１８  Ｎ型スイッチングトランジスタ（第２のスイッチングトランジスタ）、２０  第２充電回路（充電回路）、２２  第２のＰ型スイッチングトランジスタ（第１のスイッチングトランジスタ）、２４  第３のＰ型スイッチングトランジスタ（第２のスイッチングトランジスタ）、３０  第１クロック発生回路、３２  第２クロック発生回路、４０，４２  インバータ、４０Ａ，４２Ａ  Ｐ型トランジスタ、４０Ｂ，４２Ｂ  Ｎ型トランジスタ、５０  インバータ、５２  バッファ、６０，７０，８０  ソフトスタート電圧供給回路、６２  定電流充電回路（電圧源）、６４  第１の論理ゲート、６６  第２の論理ゲート、７２  出力電圧監視回路、Ｃ１  第１キャパシタ（キャパシタ）、Ｃ２  第２キャパシタ（キャパシタ）、ＣＬ１  第１クロック信号、ＣＬ２  第２クロック信号、ＳＳＤ  ソフトスタート電圧、ＳＳＳ  ソフトスタート信号
【図１】
2007181288.tif 000003
【図２】
2007181288.tif 000004
【図３】
2007181288.tif 000005
【図４】
2007181288.tif 000006
【図５】
2007181288.tif 000007
【図６】
2007181288.tif 000008
【図７】
2007181288.tif 000009
【図８】
2007181288.tif 000010