(57)【要約】【課題】  消費電力を低減するとともに駆動回路を構成する素子数を削減し、歪の少ない駆動波形を生成するＰＤＰ駆動回路およびプラズマディスプレイ装置を実現する。【解決手段】  走査電極駆動回路５０１の主放電経路７に所望の駆動波形となる電位を与えるために定電圧電源Ｖ１と、定電圧電源Ｖ１より高電位の定電圧電源Ｖ２と、接地電位の定電圧電源Ｖ０と、負電位の定電圧電源Ｖ３とを備え、主放電経路７の電位が定電圧電源Ｖ１よりも高いときに主放電経路７から定電圧電源Ｖ１へ電流を流すために電力回収部のスイッチング素子Ｓ１と定電圧電源Ｖ１とをダイオードＤ１１０を介して接続し、主放電経路７の電位が接地電位よりも低いときに定電圧電源Ｖ０から主放電経路７へ電流を流すために電力回収部のダイオードＤ２と定電圧電源Ｖ０とをダイオードＤ１２０およびスイッチング素子Ｓ１２０を介して接続した構成である。【選択図】  図１
2007057737.tif 000002
【特許請求の範囲】
【請求項１】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの前記走査電極および前記維持電極に、それぞれ所望の駆動波形となる電位を与えて前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極の容量性負荷に蓄積された電荷をＬＣ共振によって回収コンデンサに回収し、その回収した電荷をＬＣ共振によって前記走査電極へ移動させて前記走査電極の駆動に再利用する電力回収部と、前記電力回収部と前記走査電極とを接続するように形成され前記電荷の通路となる電流経路とを備えるとともに、前記電流経路に接続され前記電流経路を介して前記走査電極に所望の駆動波形となる電位を与えるための高電位付与回路及び低電位付与回路のうちの少なくとも一方を備え、
前記高電位付与回路は、第１のスイッチを介して前記電流経路に接続され第１電位を与える第１の高電位側電源と、前記電流経路と前記第１の高電位側電源との間に前記第１のスイッチと直列接続されるように挿入され前記第１のスイッチを介して前記電流経路から前記第１の高電位側電源の方向へ流れる電流を遮断する第１のダイオードと、前記電流経路に前記第１電位よりも高い第２電位を与えるための第２の高電位側電源と、前記電流経路の電位が前記第１電位よりも高くなっているときに第１の所定のタイミングで前記電流経路から前記第１の高電位側電源へ電流を流すことが可能なように構成された第１のバイパス経路とを有するように構成され、
前記低電位付与回路は、第２のスイッチを介して前記電流経路に接続され前記第１電位よりも低い第３電位を与える第１の低電位側電源と、前記電流経路と前記第１の低電位側電源との間に前記第２のスイッチと直列接続されるように挿入され前記第２のスイッチを介して前記第１の低電位側電源から前記電流経路の方向へ流れる電流を遮断する第２のダイオードと、前記電流経路に前記第３電位よりも低い第４電位を与えるための第２の低電位側電源と、前記電流経路の電位が前記第３電位よりも低くなっているときに第２の所定のタイミングで前記第１の低電位側電源から前記電流経路へ電流を流すことが可能なように構成された第２のバイパス経路とを有するように構成されているプラズマディスプレイパネル駆動回路。
【請求項２】
前記第１の所定のタイミングは、前記電流経路を介して前記走査電極に、前記第１電位よりも高い電位が与えられた後で、前記第１電位が与えられるときであり、
前記第２の所定のタイミングは、前記電流経路を介して前記走査電極に、前記第３電位よりも低い電位が与えられた後で、前記第３電位が与えられるときである請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなり、
前記第２のバイパス経路は、前記電流経路と前記第１の低電位側電源との間に、前記第１の低電位側電源から前記電流経路の方向へのみ電流を流す第４のダイオードと前記第２の所定のタイミングで導通する第４のスイッチとの直列回路が接続されてなる請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記高電位付与回路と前記低電位付与回路のうちの前記高電位付与回路のみを備えるとともに、前記電流経路に前記第１電位よりも低い電位を与えるための低電位側電源を備え、
前記高電位付与回路の前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなる請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷回収スイッチに接続され、前記電荷回収スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードと前記電荷供給スイッチとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードとを直列に接続した回路とが並列に接続されてなり、
前記第１のバイパス経路の前記第３のダイオードが、前記電荷供給スイッチと前記供給電荷逆流防止ダイオードのアノードとの間の任意点と前記第１の高電位側電源との間に接続されるとともに、前記電荷供給スイッチが前記第１のバイパス経路の前記第３のスイッチに兼用され、前記第１のバイパス経路が、前記電流経路から少なくとも前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷供給スイッチと前記第３のダイオードとを介して前記第１の高電位側電源に到達する経路である請求項４に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記電荷供給コイルを前記第１のダイオードのアノードと前記第３のダイオードのアノードとの間に接続し、前記供給電荷逆流防止ダイオードを有しない構成である請求項５に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷供給スイッチに接続され、前記電荷供給スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷回収スイッチとを直列に接続した回路とが並列に接続されてなり、
前記第１のバイパス経路の前記第３のダイオードと第３のスイッチとの直列回路が、前記供給電荷逆流防止ダイオードのカソードと前記電流経路との間の任意点と前記第１の高電位側電源との間に接続され、前記第１のバイパス経路が、前記電流経路から少なくとも前記第３のダイオードと前記第３のスイッチとを介して前記第１の高電位側電源に到達する経路である請求項４に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記高電位付与回路と前記低電位付与回路との両方を備え、
前記高電位付与回路の前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなり、
前記低電位付与回路の前記第２のバイパス経路は、前記電流経路と前記第１の低電位側電源との間に、前記第１の低電位側電源から前記電流経路の方向へのみ電流を流す第４のダイオードと前記第２の所定のタイミングで導通する第４のスイッチとの直列回路が接続されてなる請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷回収スイッチに接続され、前記電荷回収スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードと前記電荷供給スイッチとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードとを直列に接続した回路とが並列に接続されてなり、
前記第１のバイパス経路の前記第３のダイオードが、前記電荷供給スイッチと前記供給電荷逆流防止ダイオードのアノードとの間の任意点と前記第１の高電位側電源との間に接続されるとともに、前記電荷供給スイッチが前記第１のバイパス経路の前記第３のスイッチに兼用され、前記第１のバイパス経路が、前記電流経路から少なくとも前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷供給スイッチと前記第３のダイオードとを介して前記第１の高電位側電源に到達する経路であり、
前記第２のバイパス経路の前記第４のダイオードと第４のスイッチとの直列回路が、前記回収電荷逆流防止ダイオードのアノードと前記電流経路との間の任意点と前記第１の低電位側電源との間に接続され、前記第２のバイパス経路が、前記第１の低電位側電源から少なくとも前記第４のダイオードと前記第４のスイッチとを介して前記電流経路に到達する経路である請求項８に記載のプラズマディスプレイパネル駆動回路。
【請求項１０】
前記電荷供給コイルを前記第１のダイオードのアノードと前記第３のダイオードのアノードとの間に接続し、前記供給電荷逆流防止ダイオードを有しない構成である請求項９に記載のプラズマディスプレイパネル駆動回路。
【請求項１１】
前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷供給スイッチに接続され、前記電荷供給スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷回収スイッチとを直列に接続した回路とが並列に接続されてなり、
前記第１のバイパス経路の前記第３のダイオードと第３のスイッチとの直列回路が、前記供給電荷逆流防止ダイオードのカソードと前記電流経路との間の任意点と前記第１の高電位側電源との間に接続され、前記第１のバイパス経路が、前記電流経路から少なくとも前記第３のダイオードと前記第３のスイッチとを介して前記第１の高電位側電源に到達する経路であり、
前記第２のバイパス経路の前記第４のダイオードが、前記電荷回収スイッチと前記回収電荷逆流防止ダイオードとの間の任意点と前記第１の低電位側電源との間に接続されるとともに、前記電荷回収スイッチが前記第２のバイパス経路の前記第４のスイッチに兼用され、前記第２のバイパス経路が、前記第１の低電位側電源から少なくとも前記第４のダイオードと前記電荷回収スイッチと前記供給電荷逆流防止ダイオードと前記電荷供給コイルとを介して前記電流経路に到達する経路である請求項８に記載のプラズマディスプレイパネル駆動回路。
【請求項１２】
前記電荷回収コイルを前記第２のダイオードのカソードと前記第４のダイオードのカソードとの間に接続し、前記回収電荷逆流防止ダイオードを有しない構成である請求項１１に記載のプラズマディスプレイパネル駆動回路。
【請求項１３】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルと、
請求項１〜１２のいずれかに記載のプラズマディスプレイパネル駆動回路とを備えたプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
図１４は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
【０００４】
第２の基板であるガラス製の背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。
【０００５】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順に配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
【０００６】
図１５は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１４の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１４の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１４のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。
【０００７】
このようにＰＤＰ１０は、並行に配置された複数のデータ電極Ｄ１〜Ｄｍと、対をなして交互に配置された複数の走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＵ１〜ＳＵｎとが、間隙（放電空間）を有して交差するように配設されている。
【０００８】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００９】
図１６は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図１６に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。
【００１０】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きをこの動作は持つ。
【００１１】
具体的には、初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍの電位に対して放電開始電圧以下の電位Ｖｉ１から、放電開始電圧を超える電位Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００１２】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電位Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎの電位に対して放電開始電圧以下となる電位Ｖｉ３から放電開始電圧を超える電位Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。
【００１３】
次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ１〜ＳＣｎを走査している間に、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧を印加する。このようにして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。
【００１４】
具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電位Ｖｓａに保持する。次に、ｐ行目の放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、ｐ行目の走査電極ＳＣｐに走査パルス電位Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電位Ｖｄを印加する。このようにして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣＰとの交差部に対応する放電セルＣｐ、ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。このような書込み動作を１行目の放電セルＣ１，ｑからｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。
【００１５】
続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００１６】
具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電位Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電位Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣＰと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。このようにして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電位Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。
【００１７】
図１７は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図１７に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、ＰＤＰ１０を備えている。
【００１８】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。
【００１９】
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。
【００２０】
ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１４の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１４の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１４のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。
【００２１】
データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。
【００２２】
走査電極駆動回路５は、維持期間に走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路５１を内部に備え、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。
【００２３】
維持電極駆動回路６は、維持期間に維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生するための維持パルス発生回路６１を内部に備え、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
【００２４】
このようなプラズマディスプレイ装置では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。
【００２５】
消費電力を削減する技術の一つとして、ＰＤＰ１０が容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰ１０の容量性負荷とをＬＣ共振させ、ＰＤＰ１０の容量性負荷に蓄えられた電荷を電荷回収用のコンデンサに回収し、回収した電荷をＰＤＰ１０の駆動に再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。
【００２６】
この技術では、例えば、維持期間における走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎへの維持パルス電圧の印加にＰＤＰ１０から回収した電荷を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。
【００２７】
すなわち、維持パルス発生回路５１に、インダクタを備えた共振回路、すなわち電力回収回路を備え、ＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）に蓄えられた電荷を回収し、その回収された電荷を走査電極ＳＣ１〜ＳＣｎの駆動電力として再利用する構成にして、消費電力を削減する。また、維持パルス発生回路６１に電力回収回路を備え、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）に蓄えられた電荷を回収し、その回収された電荷を維持電極ＳＵ１〜ＳＵｎの駆動電力として再利用する構成にして、消費電力を削減する。この構成を、図面を用いて説明する。
【００２８】
図１８は、従来例における走査電極駆動回路５および維持電極駆動回路６内の維持パルス発生回路６１の回路図である。
【００２９】
走査電極駆動回路５は、維持パルス発生回路５１、初期化波形発生回路５２および走査パルス発生回路５３を備えている。
【００３０】
維持パルス発生回路５１は、コイルＬ１と回収コンデンサＣ１とスイッチング素子Ｓ１、Ｓ２と逆流防止用ダイオードＤ１、Ｄ２とを有する電力回収部と、スイッチング素子Ｓ５、Ｓ６と電位Ｖｓｕｓの定電圧電源Ｖ１と接地電位の定電圧電源Ｖ０（以下、「ＧＮＤ」と略記する）とを有する電圧クランプ部とからなる。電力回収部では、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）とコイルＬ１とをＬＣ共振させて、電荷の回収および供給を行う。電荷の回収時には、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電荷を、電流の逆流防止用ダイオードＤ２およびスイッチング素子Ｓ２を介して回収コンデンサＣ１に移動させる。電荷の供給時には、回収コンデンサＣ１に蓄えられた電荷を、スイッチング素子Ｓ１および逆流防止用ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ１〜ＳＣｎ）に移動する。このようにして維持期間における走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって電力回収部では、維持期間において、電源から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動を行うため、理論的には消費電力は０となる。
【００３１】
一方、電圧クランプ部は、電位Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電位Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎをスイッチング素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって、電圧クランプ部による走査電極ＳＣ１〜ＳＣｎの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。
【００３２】
このように維持パルス発生回路５１は、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収部と電圧クランプ部とを切替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。このとき、ＬＣ共振を利用した維持パルス発生回路５１では、維持パルスの電圧が極大値になるまで電力回収部によって電力供給を行い、その後電圧クランプ部に切替えることで、理論的な消費電力が０である電力回収部を最大限に利用した駆動を行うことができ、走査電極駆動回路５の消費電力を低減することができる。
【００３３】
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチング動作を行う部分に対して並列に、かつスイッチング動作を行う部分に対してアノード、カソードが逆向きに形成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチング素子は、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。
【００３４】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と電位Ｖｓｅｔの定電圧電源Ｖ２と負の電位Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生する。また、スイッチング素子Ｓ２１は、スイッチング素子Ｓ２１が遮断（以下、スイッチング素子を遮断させることを「オフ」と記す）されているときにそのボディダイオードを通って定電圧電源Ｖ２から主放電経路（維持パルス発生回路５１、初期化波形発生回路５２、走査パルス発生回路５３が共通して接続され、走査電極ＳＣ１〜ＳＣｎへ供給する電荷および走査電極ＳＣ１〜ＳＣｎからの回収電荷が流れる経路）に電流が流れ込まないような向きで配置され、スイッチング素子Ｓ２２は、スイッチング素子Ｓ２２がオフのときにそのボディダイオードを通って主放電経路から定電圧電源Ｖ３に電流が流れ込まないような向きで配置されている。
【００３５】
このように構成された初期化波形発生回路５２は上述したような初期化波形を発生させ、初期化期間前半部では、データ電極Ｄ１〜Ｄｍの電位に対して放電開始電圧以下の電位Ｖｉ１から、放電開始電圧を超える電位Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎの電位に対して放電開始電圧以下となる電位Ｖｉ３から放電開始電圧を超える電位Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生させる。
【００３６】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電位Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、２つの入力端子を有しスイッチングにより２つの入力端子に入力される電力のいずれか一方を各走査電極に出力して走査パルス波形を生成する回路（ＩＣ）であるスキャンＩＣ  ＩＣ３１とを有している。なお、スキャンＩＣ  ＩＣ３１の出力端子は、走査電極ＳＣ１〜ＳＣｎのそれぞれに対応して複数設けられており、スキャンＩＣ  ＩＣ３１の出力端子の本数は走査電極ＳＣ１〜ＳＣｎの本数と同数である（図では簡略化されて１本で示されている）。
【００３７】
書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、スイッチング素子Ｓ３２をオフにするとともに、スイッチング素子Ｓ３１を導通（以下、スイッチング素子を導通させることを「オン」と記す）させ、電位Ｖｓｃｎの定電圧電源Ｖ４から逆流防止用ダイオードＤ３１およびスイッチング素子Ｓ３１を介して供給される電力をスキャンＩＣ  ＩＣ３１の一方の入力端子に入力する。また、初期化波形発生回路５２のスイッチング素子Ｓ２２をオンにして、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して供給される負の電位Ｖａｄの電力をスキャンＩＣ  ＩＣ３１の他方の入力端子に入力する。そして、定電圧電源Ｖ４から供給される電力と定電圧電源Ｖ３から供給される電力とのいずれか一方の電力がスキャンＩＣ  ＩＣ３１で選択され、各走査電極ＳＣ１〜ＳＣｎに供給される構成としている。すなわち、スキャンＩＣ  ＩＣ３１は、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３からの電力を、それ以外のときには定電圧電源Ｖ４からの電力を各走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作する。
【００３８】
なお、スイッチング素子Ｓ３２は、書込み期間ではオフにし、初期化期間および維持期間ではオンにする。これは、スイッチング素子Ｓ３２をオンさせることによりスキャンＩＣ  ＩＣ３１の２つの入力端子に同じ電力が入力されるようにして、スキャンＩＣ  ＩＣ３１のスイッチング状態にかかわらず同じ電力が走査電極ＳＣ１〜ＳＣｎに供給されるようにするためである。
【００３９】
また、維持パルス発生回路５１を初期化波形発生回路５２との間の主放電経路上には、スイッチング素子Ｓ９およびＳ１０が直列に挿入されている。
【００４０】
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ９、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびスキャンＩＣ  ＩＣ３１は、サブフィールド処理回路３において作成された走査電極駆動回路用のサブフィールド制御信号にもとづき制御される。これらのスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ９、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図１９に示す。この図１９の例では、初期化期間のはじめの走査電極ＳＣ１〜ＳＣｎの電位Ｖｉ１への上昇を、スイッチング素子Ｓ１，Ｓ９，Ｓ１０をオンにして回収コンデンサＣ１からの電力供給によって行う場合を示している。なお、図１９では、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されており、図１６に示されたものと同様であるが、立上り及び立下り時の傾斜を詳細に示している。
【００４１】
前述の維持パルス発生回路５１と初期化波形発生回路５２との間の主放電経路上に、直列接続されているスイッチング素子Ｓ９およびＳ１０は、それぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このようなダイオード同士を互いに逆方向にしての接続を「バックトゥバック接続」と記す）。このような構成とすることにより、スイッチング素子Ｓ９およびＳ１０を同時にオフにすれば、維持パルス発生回路５１から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離することが可能となる。また、スイッチング素子Ｓ９およびＳ１０を同時にオフにしなくても、スイッチング素子Ｓ９およびＳ１０の直列回路の両端の電位Ｖａ，Ｖｂが、Ｖａ＜Ｖｂのときにスイッチング素子Ｓ１０をオフにし、Ｖａ＞Ｖｂのときにスイッチング素子Ｓ９をオフにすることで、両端の電位Ｖａ，Ｖｂはお互いに影響を受けない。
【００４２】
これは、初期化波形発生回路５２の定電圧電源Ｖ２からの電力供給時に、それよりも電位の低い維持パルス発生回路５１の定電圧電源Ｖ１の影響を受けないようにするためであり、また、初期化波形発生回路５２における負の電位の定電圧電源Ｖ３からの電力供給時に、それよりも高い電位、すなわち維持パルス発生回路５１のクランプ部のＧＮＤの接地電位の影響を受けないようにするためである。
【００４３】
定電圧電源Ｖ２による電力供給時には、電位Ｖｓｅｔの定電圧電源Ｖ２からそれよりも電位の低い定電圧電源Ｖ１へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が定電圧電源Ｖ２の電位Ｖｓｅｔよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電位Ｖａｄの定電圧電源Ｖ３による電力供給時には、定電圧電源Ｖ３よりも電位の高いＧＮＤから定電圧電源Ｖ３へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が定電圧電源Ｖ３の負の電位Ｖａｄよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。
【００４４】
しかし、初期化波形発生回路５２によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間前半部において、スイッチング素子Ｓ１０をオフにすることで、定電圧電源Ｖ２からそれよりも電位の低い定電圧電源Ｖ１への電流の流れ込みを遮断することができる。また、スイッチング素子Ｓ２２をオンさせる初期化期間後半部から書込み期間において、スイッチング素子Ｓ９をオフにすることで、ＧＮＤからそれよりも電位の低い定電圧電源Ｖ３への電流の流れ込みを遮断することができる。スイッチング素子Ｓ９およびＳ１０は、維持パルス発生回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる維持期間にはともにオンにする。
【００４５】
なお、維持パルス発生回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる維持期間は、スイッチング素子Ｓ２１、Ｓ２２をオフにすることにより定電圧電源Ｖ２および定電圧電源Ｖ３を主放電経路から電気的に分離することができる。これは、定電圧電源Ｖ２が定電圧電源Ｖ１よりも電位が高く、かつボディダイオードが定電圧電源Ｖ２から主放電経路へ流れる電流を遮断するようにスイッチング素子Ｓ２１が配置されているからであり、また、定電圧電源Ｖ３がＧＮＤよりも電位が低く、かつボディダイオードが主放電経路から定電圧電源Ｖ３へ流れる電流を遮断するようにスイッチング素子Ｓ２２が配置されているからである。
【００４６】
なお、維持電極駆動回路６における維持パルス発生回路６１は、コイルＬ２と回収コンデンサＣ２とスイッチング素子Ｓ３、Ｓ４と逆流防止用ダイオードＤ３、Ｄ４とを有する電力回収部と、スイッチング素子Ｓ７、Ｓ８と電位Ｖｓｕｓの定電圧電源Ｖ５とを有する電圧クランプ部とからなり、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とコイルＬ２のインダクタンスとを共振させて、回収コンデンサＣ２に電荷の回収を行う構成であるが、その動作は、維持パルス電位Ｖｓｕｓの印加タイミングは異なるが、維持期間における維持パルス発生回路５１と同様であるので説明を省略する。また、維持電極駆動回路６には、初期化期間後半部から書込み期間中に、維持電極ＳＵ１〜ＳＵｎに正電位Ｖｅを与えるための回路（図示せず）が設けられている。
【００４７】
一方、ＰＤＰ１０を駆動する際には瞬間的に数百アンペアといった大電流が流れることがあるため、ＰＤＰ１０の駆動回路においては、そのような大電流に耐えられるように、多数のＭＯＳＦＥＴを並列に設けてスイッチング素子を形成している。維持パルス発生回路５１を主放電経路から電気的に分離するために維持パルス発生回路５１と初期化波形発生回路５２との間に直列に挿入されたスイッチング素子Ｓ９、Ｓ１０においても、同様に、多数のＭＯＳＦＥＴを並列に設けてスイッチング素子を形成している。
【００４８】
このスイッチング素子Ｓ９、Ｓ１０によって主放電経路上に生じたインピーダンスは、維持パルス発生回路５１が走査電極ＳＣ１〜ＳＣｎを駆動する際に流れる電流から発光に寄与することのない無効な電力を消費し、またその電力消費に伴なう不要なジュール熱も発生する。とくに、電力回収部では、ＰＤＰ１０の容量性負荷に蓄えられた電荷を回収してそれを再利用することで消費電力の低減を図っているので、そのようなインピーダンスによって電力が無効に消費されると、電力の回収率が悪化してしまい消費電力の低減効果が低下してしまう。
【００４９】
このような課題を解決するため、スイッチング素子Ｓ９、Ｓ１０に代えて、維持パルス発生回路５１の電圧クランプ部にスイッチング素子を設けた技術が提案されている（例えば、特許文献２参照）。
【００５０】
図２０は、維持パルス発生回路の電圧クランプ部にスイッチング素子Ｓ１０１、Ｓ１０２を設けた走査電極駆動回路５１１および維持電極駆動回路６内の維持パルス発生回路６１の回路図である。
【００５１】
図２０に示すように、走査電極駆動回路５１１は維持パルス発生回路５１１１、初期化波形発生回路５２、走査パルス発生回路５３を備えており、図１８のスイッチング素子Ｓ９、Ｓ１０に代えて、スイッチング素子Ｓ１０１とスイッチング素子Ｓ１０２とを維持パルス発生回路５１１１の電圧クランプ部に備えた構成としている。そして、スイッチング素子Ｓ１０１をスイッチング素子Ｓ５とバックトゥバック接続となるように配置し、スイッチング素子Ｓ１０２をスイッチング素子Ｓ６とバックトゥバック接続となるように配置している。なお、それらスイッチング素子以外の構成は図１８に示した構成と同様でありその動作も同様であるので説明を省略する。
【００５２】
この構成では、スイッチング素子Ｓ１０１とスイッチング素子Ｓ５とがバックトゥバック接続されているので、スイッチング素子Ｓ５とスイッチング素子Ｓ１０１とを同時にオフにすれば定電圧電源Ｖ１を主放電経路から電気的に分離することができる。また、スイッチング素子Ｓ１０１およびＳ５を同時にオフにしなくても、初期化波形発生回路５２によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間前半部において、スイッチング素子Ｓ１０１をオフにすることで、定電圧電源Ｖ２からそれよりも電位の低い定電圧電源Ｖ１への電流の流れ込みを遮断することができる。同様に、スイッチング素子Ｓ１０２とスイッチング素子Ｓ６とがバックトゥバック接続されているので、スイッチング素子Ｓ６とスイッチング素子Ｓ１０２とを同時にオフにすればＧＮＤを主放電経路から電気的に分離することができる。また、スイッチング素子Ｓ１０２およびＳ６を同時にオフにしなくても、スイッチング素子Ｓ２２をオンさせる初期化期間後半部から書込み期間において、スイッチング素子Ｓ１０２をオフにすることで、ＧＮＤからそれよりも電位の低い定電圧電源Ｖ３への電流の流れ込みを遮断することができる。
【００５３】
すなわち、この構成では、スイッチング素子Ｓ１０１、Ｓ１０２をオフにすることでクランプ部の定電圧電源Ｖ１および定電圧電源Ｖ０を主放電経路から電気的に分離して、不要な電流の流れを遮断する。
【００５４】
また、この構成では、初期化期間において、回収電荷が蓄積される回収コンデンサＣ１を主放電経路から電気的に分離する場合には、スイッチング素子Ｓ１と逆流防止用ダイオードＤ１とがバックトゥバック接続され、スイッチング素子Ｓ２と逆流防止用ダイオードＤ２とがバックトゥバック接続されているので、スイッチング素子Ｓ１、Ｓ２を同時にオフすることにより、回収コンデンサＣ１を主放電経路から電気的に分離することができる。
【００５５】
このように、維持パルス発生回路５１と初期化波形発生回路５２との間に配置されていたスイッチング素子Ｓ９、Ｓ１０に代えて、維持パルス発生回路５１１１のクランプ部にスイッチング素子Ｓ１０１、Ｓ１０２を設ける構成とすることにより、図１８に示したＰＤＰ駆動回路と同様の動作のまま主放電経路におけるインピーダンスを低減することができ、ＰＤＰ１０の容量性負荷に蓄えられた電荷の回収率を改善して消費電力の削減を実現することができる。
【００５６】
しかしながら、上述の構成において、ＰＤＰ１０を駆動する際に瞬間的に流れる数百アンペアの大電流に耐えられるように多数のＭＯＳＦＥＴを用いてスイッチング素子Ｓ１０１、Ｓ１０２を構成する点に変わりはなく、そのため、ＰＤＰ駆動回路を構成する素子数が増えて回路の設置面積が大きくなるといった課題は解決されないままであった。
【００５７】
一般に、ダイオードにはＭＯＳＦＥＴ等のスイッチング素子と比較して最大定格値の大きいものがあり、そのような定格値の大きいダイオードを用いることで、ＭＯＳＦＥＴを用いる場合と比較して少ない素子数で大電流に耐えられる回路を構成することができる。そこで、ＰＤＰ駆動回路の設置面積を低減するために、スイッチング素子Ｓ１０１、Ｓ１０２をそのような定格値の大きいダイオードに置換した構成を考えることができる（例えば、特許文献３参照）。
【００５８】
図２１は、図２０のスイッチング素子Ｓ１０１、Ｓ１０２を逆流防止用ダイオードＤ１０１、Ｄ１０２に置換した回路図である。
【００５９】
図２１に示す走査電極駆動回路５１２は、維持パルス発生回路５１１２、初期化波形発生回路５２および走査パルス発生回路５３を備えている。図２１に示すように、維持パルス発生回路５１１２は、図２０の維持パルス発生回路５１１１のスイッチング素子Ｓ１０１、Ｓ１０２をダイオードＤ１０１、Ｄ１０２に置換して配置し、かつダイオードＤ１０１をスイッチング素子Ｓ５とバックトゥバック接続するとともにダイオードＤ１０２をスイッチング素子Ｓ６とバックトゥバック接続した構成となっている。
【００６０】
この構成では、ダイオードＤ１０１とスイッチング素子Ｓ５とがバックトゥバック接続されているので、スイッチング素子Ｓ５をオフにすれば定電圧電源Ｖ１を主放電経路から電気的に分離することができ、また、ダイオードＤ１０２とスイッチング素子Ｓ６とがバックトゥバック接続されているので、スイッチング素子Ｓ６をオフにすればＧＮＤを主放電経路から電気的に分離することができる。
【００６１】
そして、このような構成とすることで、図２０の場合と比較して駆動回路の設置面積を少なくすることができ、設置面積に関する課題を解決することができる。
【００６２】
一方、この構成では、例えば、主放電経路の電位が定電圧電源Ｖ２からの電力供給によってＶｓｅｔになると、ダイオードＤ１０１のアノード側の電位が定電圧電源Ｖ１によるＶｓｕｓであるのに対し、カソード側の電位がＶｓｕｓよりも高いＶｓｅｔとなってしまい、ダイオードＤ１０１のアノード側からカソード側へ電流が流れなくなってしまう。そうなると、定電圧電源Ｖ１から主放電経路へ電力を供給することができなくなり、正常な駆動波形を発生させることができなくなる。定電圧電源Ｖ１から主放電経路へ電力供給を行えるようにするためには主放電経路の電位をＶｓｅｔからＶｓｕｓ以下に引き下げて、ダイオードＤ１０１のアノード側からカソード側へ電流が流れるようにしなければならない。しかし、スイッチング素子Ｓ６およびスイッチング素子Ｓ２２がオフであれば主放電経路に蓄積された電荷を移動させるための経路が遮断され、主放電経路の電位はＶｓｅｔに保たれたままとなる。
【００６３】
Ｖｓｅｔとなった主放電経路の電位をＶｓｕｓにするための方法としては、例えば、スイッチング素子Ｓ６を瞬間的にオンにし、主放電経路に溜まった電荷をスイッチング素子Ｓ６およびダイオードＤ１０２を介してＧＮＤに放出して主放電経路の電位を下げ、主放電経路の電位がＶｓｕｓになった瞬間にスイッチング素子Ｓ６を再びオフにするといった方法がある。しかし、この方法は、スイッチング素子Ｓ６のスイッチング制御が非常に困難であり、実現は難しい。
【００６４】
あるいは、スイッチング素子Ｓ６をオンにして主放電経路上の電荷をスイッチング素子Ｓ６およびダイオードＤ１０２を介しての定電圧電源Ｖ０に放出する動作を、主放電経路の電位がＧＮＤと同電位になるまで継続し、その後スイッチング素子Ｓ６をオフにするとともにスイッチング素子Ｓ５をオンにして、スイッチング素子Ｓ５およびダイオードＤ１０１を介して定電圧電源Ｖ１から電位Ｖｓｕｓの電力を主放電経路に供給するといった方法がある。しかし、この方法では、主放電経路が一旦ＧＮＤと同電位になってしまうため、走査電極ＳＣ１〜ＳＣｎに印加する駆動波形に不要な歪を生じさせる恐れがある。
【００６５】
また、主放電経路の電位が定電圧電源Ｖ３からの電力供給によって負の電位Ｖａｄになると、ダイオードＤ１０２のカソード側の電位がＧＮＤ（定電圧電源Ｖ０）の接地電位であるのに対し、アノード側の電位が接地電位よりも低いＶａｄとなってしまい、ダイオードＤ１０２のアノード側からカソード側へ電流が流れなくなってしまう。そうなると、負の電荷が主放電経路に溜まったままとなり、正常な駆動波形を発生させることができなくなる。主放電経路に溜まった電荷をＧＮＤに放出できるようにするためには主放電経路の電位をＶａｄから接地電位以上に引き上げて、ダイオードＤ１０２のアノード側からカソード側へ電流が流れるようにしなければならない。しかし、スイッチＳ５およびスイッチＳ２１がオフであれば主放電経路に正の電荷を移動させるための経路が遮断され、主放電経路の電位はＶａｄに保たれたままとなる。
【００６６】
Ｖａｄとなった主放電経路の電位をＧＮＤと同電位にするための方法としては、例えば、スイッチング素子Ｓ５を瞬間的にオンにし、定電圧電源Ｖ１から電位Ｖｓｕｓの電荷をスイッチング素子Ｓ５およびダイオードＤ１０１を介して主放電経路へ供給して主放電経路の電位を上げ、主放電経路の電位がＧＮＤと同電位になった瞬間にスイッチング素子Ｓ５を再びオフにするといった方法がある。しかし、この方法は、スイッチング素子Ｓ５のスイッチング制御が非常に困難であり、実現は難しい。
【００６７】
あるいは、スイッチング素子Ｓ５をオンにして定電圧電源Ｖ１からの電荷をスイッチング素子Ｓ５およびダイオードＤ１０１を介して主放電経路へ供給する動作を主放電経路の電位が定電圧電源Ｖ１と同電位になるまで継続し、その後スイッチング素子Ｓ５をオフにするとともにスイッチング素子Ｓ６をオンにして、主放電経路に蓄えられた電位Ｖｓｕｓの電荷をスイッチング素子Ｓ６およびダイオードＤ１０２を介してＧＮＤに放出して主放電経路の電位をＧＮＤと同電位にするといった方法がある。しかし、この方法では、主放電経路が一旦定電圧電源Ｖ１と同電位になってしまうため、走査電極ＳＣ１〜ＳＣｎに印加する駆動波形に不要な歪を生じさせる恐れがある。
【特許文献１】特公平７−１０９５４２号公報
【特許文献２】特開２００５−７０７８７号公報
【特許文献３】特開平５−２６５３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００６８】
以上の従来技術においては、図２０のように、維持パルス発生回路のクランプ部にスイッチング素子を設けた構成とすることで、維持パルス発生回路の電力回収部と走査電極との間を接続する電流経路（主放電経路）のインピーダンスを低減し、電荷の回収率を上げて消費電力を低減することは可能であるが、ＰＤＰ１０を駆動する際に瞬間的に流れる数百アンペアの大電流に対応するために多数のＭＯＳＦＥＴ等を用いてスイッチング素子を構成しなければならず、ＰＤＰ駆動回路を構成する素子数が増え、その設置面積が大きくなってしまうといった課題があった。また、図２１のように、ＰＤＰ駆動回路の設置面積を縮小するために、ＭＯＳＦＥＴ等からなるスイッチング素子を最大定格値の大きいダイオードに置換することで、ＰＤＰ駆動回路を構成する素子数を削減したとしても、駆動波形を正常に発生させるためのスイッチング制御が非常に困難であったり、あるいは駆動波形に歪を生じさせてしまう恐れがあるといった課題があった。
【００６９】
本発明は、これらの課題に鑑みなされたものであり、電力回収部を有し、電力回収部と走査電極との間を接続する電流経路（主放電経路）のインピーダンスを低減して消費電力を低減できるとともに、駆動回路を構成する素子数を削減してその設置面積を縮小するとともに歪の少ない駆動波形を生成することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００７０】
このような目的を達成するために、本発明のＰＤＰ駆動回路は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの前記走査電極および前記維持電極に、それぞれ所望の駆動波形となる電位を与えて前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、前記走査電極の容量性負荷に蓄積された電荷をＬＣ共振によって回収コンデンサに回収し、その回収した電荷をＬＣ共振によって前記走査電極へ移動させて前記走査電極の駆動に再利用する電力回収部と、前記電力回収部と前記走査電極とを接続するように形成され前記電荷の通路となる電流経路とを備えるとともに、前記電流経路に接続され前記電流経路を介して前記走査電極に所望の駆動波形となる電位を与えるための高電位付与回路及び低電位付与回路のうちの少なくとも一方を備え、前記高電位付与回路は、第１のスイッチを介して前記電流経路に接続され第１電位を与える第１の高電位側電源と、前記電流経路と前記第１の高電位側電源との間に前記第１のスイッチと直列接続されるように挿入され前記第１のスイッチを介して前記電流経路から前記第１の高電位側電源の方向へ流れる電流を遮断する第１のダイオードと、前記電流経路に前記第１電位よりも高い第２電位を与えるための第２の高電位側電源と、前記電流経路の電位が前記第１電位よりも高くなっているときに第１の所定のタイミングで前記電流経路から前記第１の高電位側電源へ電流を流すことが可能なように構成された第１のバイパス経路とを有するように構成され、前記低電位付与回路は、第２のスイッチを介して前記電流経路に接続され前記第１電位よりも低い第３電位を与える第１の低電位側電源と、前記電流経路と前記第１の低電位側電源との間に前記第２のスイッチと直列接続されるように挿入され前記第２のスイッチを介して前記第１の低電位側電源から前記電流経路の方向へ流れる電流を遮断する第２のダイオードと、前記電流経路に前記第３電位よりも低い第４電位を与えるための第２の低電位側電源と、前記電流経路の電位が前記第３電位よりも低くなっているときに第２の所定のタイミングで前記第１の低電位側電源から前記電流経路へ電流を流すことが可能なように構成された第２のバイパス経路とを有するように構成されている。
【００７１】
この構成によれば、高電位付与回路を備えている場合、第２の高電位側電源から電位が与えられることにより、走査電極に与えられる電流経路の電位が第１電位よりも高くなっているときには、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっているが、第１の所定のタイミングで第１のバイパス経路を導通させて第１のバイパス経路を介して電流経路から第１の高電位側電源へ電流を流すことにより、速やかに電流経路の電位を第１電位に下げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。また、電流経路上にスイッチング素子などが設けられていないため、電流経路のインピーダンスを低減して消費電力を低減できる。また、第１のバイパス経路は、電流経路に比べて小さい電流値の電流を流せる経路であればよく、第１のバイパス経路を構成するために用いる素子数は少なくてすみ、駆動回路を構成する素子数を削減してその設置面積を縮小することができる。
【００７２】
また、低電位付与回路を備えている場合、第２の低電位側電源から電位が与えられることにより、走査電極に与えられる電流経路の電位が第３電位よりも低くなっているときには、第２のダイオードのアノード側の電位がカソード側の電位よりも低くなって第２のダイオードが電流を流せない状態となっているが、第２の所定のタイミングで第２のバイパス経路を導通させて第２のバイパス経路を介して第１の低電位側電源から電流経路へ電流を流すことにより、速やかに電流経路の電位を第３電位に上げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。また、電流経路上にスイッチング素子などが設けられていないため、電流経路のインピーダンスを低減して消費電力を低減できる。また、第２のバイパス経路は、電流経路に比べて小さい電流値の電流を流せる経路であればよく、第２のバイパス経路を構成するために用いる素子数は少なくてすみ、駆動回路を構成する素子数を削減してその設置面積を縮小することができる。
【００７３】
また、前記第１の所定のタイミングは、前記電流経路を介して前記走査電極に、前記第１電位よりも高い電位が与えられた後で、前記第１電位が与えられるときである。例えば、第２の高電位側電源による電位付与により、電流経路を介して走査電極に第１電位よりも高い電位が与えられた場合には電流経路も走査電極と同じ第１電位よりも高い電位が維持されており、次に電流経路を介して走査電極に第１電位を与えるときには、第２の高電位側電源による電位付与を終了させるとともに第１のバイパス経路を介して電流経路から第１の高電位側電源へ電流を流すことにより、速やかに電流経路の電位を第１電位に下げて走査電極に第１電位を与えることが可能となる。
【００７４】
また、前記第２の所定のタイミングは、前記電流経路を介して前記走査電極に、前記第３電位よりも低い電位が与えられた後で、前記第３電位が与えられるときである。例えば、第２の低電位側電源による電位付与により、電流経路を介して走査電極に第３電位よりも低い電位が与えられた場合には電流経路も走査電極と同じ第３電位よりも低い電位が維持されており、次に電流経路を介して走査電極に第３電位を与えるときには、第２の低電位側電源による電位付与を終了させるとともに第２のバイパス経路を介して第１の低電位側電源から電流経路へ電流を流すことにより、速やかに電流経路の電位を第３電位に上げて走査電極に第３電位を与えることが可能となる。
【００７５】
また、前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなるように構成してもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、第１の所定のタイミングで第３のスイッチを導通させることにより第１のバイパス経路を介して電流経路から第１の高電位側電源へ電流を流し、速やかに電流経路の電位を第１電位に下げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。
【００７６】
また、前記第２のバイパス経路は、前記電流経路と前記第１の低電位側電源との間に、前記第１の低電位側電源から前記電流経路の方向へのみ電流を流す第４のダイオードと前記第２の所定のタイミングで導通する第４のスイッチとの直列回路が接続されてなるように構成してもよい。この構成によれば、第２のダイオードのアノード側の電位がカソード側の電位よりも低くなって第２のダイオードが電流を流せない状態となっても、第２の所定のタイミングで第４のスイッチを導通させて第２のバイパス経路を介して第１の低電位側電源から電流経路へ電流を流すことにより、速やかに電流経路の電位を第３電位に上げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。
【００７７】
また、前記高電位付与回路と前記低電位付与回路のうちの前記高電位付与回路のみを備えるとともに、前記電流経路に前記第１電位よりも低い電位を与えるための低電位側電源を備え、前記高電位付与回路の前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなるように構成してもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、第１の所定のタイミングで第３のスイッチを導通させることにより第１のバイパス経路を介して電流経路から第１の高電位側電源へ電流を流し、速やかに電流経路の電位を第１電位に下げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。
【００７８】
また、前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷回収スイッチに接続され、前記電荷回収スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードと前記電荷供給スイッチとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードとを直列に接続した回路とが並列に接続されてなり、前記第１のバイパス経路の前記第３のダイオードが、前記電荷供給スイッチと前記供給電荷逆流防止ダイオードのアノードとの間の任意点と前記第１の高電位側電源との間に接続されるとともに、前記電荷供給スイッチが前記第１のバイパス経路の前記第３のスイッチに兼用され、前記第１のバイパス経路が、前記電流経路から少なくとも前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷供給スイッチと前記第３のダイオードとを介して前記第１の高電位側電源に到達する経路であるように構成されてもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、電荷供給スイッチを導通させることによって電流経路から第１の高電位側電源に電流を流すことができるので、例えば第２の高電位側電源から与えられ走査電極に蓄積された電荷を電流経路及び第１のバイパス経路を介して第１の高電位側電源に放電して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。
【００７９】
この場合、前記電荷供給コイルを前記第１のダイオードのアノードと前記第３のダイオードのアノードとの間に接続し、前記供給電荷逆流防止ダイオードを有しない構成としてもよい。この構成によれば、回収コンデンサからの供給電荷の逆流の防止を第１のダイオードによって行うことができるようになり、供給電荷逆流防止ダイオードを削減することができる。
【００８０】
また、前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷供給スイッチに接続され、前記電荷供給スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷回収スイッチとを直列に接続した回路とが並列に接続されてなり、前記第１のバイパス経路の前記第３のダイオードと第３のスイッチとの直列回路が、前記供給電荷逆流防止ダイオードのカソードと前記電流経路との間の任意点と前記第１の高電位側電源との間に接続され、前記第１のバイパス経路が、前記電流経路から少なくとも前記第３のダイオードと前記第３のスイッチとを介して前記第１の高電位側電源に到達する経路であるように構成されてもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、第３のスイッチを導通させることによって電流経路から第１の高電位側電源に電流を流すことができるので、例えば第２の高電位側電源から与えられ走査電極に蓄積された電荷を電流経路及び第１のバイパス経路を介して第１の高電位側電源に放電して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。
【００８１】
また、前記高電位付与回路と前記低電位付与回路との両方を備え、前記高電位付与回路の前記第１のバイパス経路は、前記電流経路と前記第１の高電位側電源との間に、前記電流経路から前記第１の高電位側電源の方向へのみ電流を流す第３のダイオードと前記第１の所定のタイミングで導通する第３のスイッチとの直列回路が接続されてなり、前記低電位付与回路の前記第２のバイパス経路は、前記電流経路と前記第１の低電位側電源との間に、前記第１の低電位側電源から前記電流経路の方向へのみ電流を流す第４のダイオードと前記第２の所定のタイミングで導通する第４のスイッチとの直列回路が接続されてなるように構成してもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、第１の所定のタイミングで第３のスイッチを導通させることにより第１のバイパス経路を介して電流経路から第１の高電位側電源へ電流を流し、速やかに電流経路の電位を第１電位に下げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。また、第２のダイオードのアノード側の電位がカソード側の電位よりも低くなって第２のダイオードが電流を流せない状態となっても、第２の所定のタイミングで第４のスイッチを導通させて第２のバイパス経路を介して第１の低電位側電源から電流経路へ電流を流すことにより、速やかに電流経路の電位を第３電位に上げることが可能となり、安定にして歪の少ない駆動波形を生成して走査電極に与えることができる。
【００８２】
また、前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷回収スイッチに接続され、前記電荷回収スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードと前記電荷供給スイッチとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードとを直列に接続した回路とが並列に接続されてなり、前記第１のバイパス経路の前記第３のダイオードが、前記電荷供給スイッチと前記供給電荷逆流防止ダイオードのアノードとの間の任意点と前記第１の高電位側電源との間に接続されるとともに、前記電荷供給スイッチが前記第１のバイパス経路の前記第３のスイッチに兼用され、前記第１のバイパス経路が、前記電流経路から少なくとも前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷供給スイッチと前記第３のダイオードとを介して前記第１の高電位側電源に到達する経路であり、前記第２のバイパス経路の前記第４のダイオードと第４のスイッチとの直列回路が、前記回収電荷逆流防止ダイオードのアノードと前記電流経路との間の任意点と前記第１の低電位側電源との間に接続され、前記第２のバイパス経路が、前記第１の低電位側電源から少なくとも前記第４のダイオードと前記第４のスイッチとを介して前記電流経路に到達する経路であるように構成されてもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、電荷供給スイッチを導通させることによって電流経路から第１の高電位側電源に電流を流すことができるので、例えば第２の高電位側電源から与えられ走査電極に蓄積された電荷を電流経路及び第１のバイパス経路を介して第１の高電位側電源に放電して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。また、第２のダイオードのアノード側の電位がカソード側の電位よりも低くなって第２のダイオードが電流を流せない状態となっても、第４のスイッチを導通させることによって第１の低電位側電源から電流経路に電流を流すことができるので、例えば負の電位を与える第２の低電位側電源から与えられて走査電極に蓄積された負の電荷を打ち消す電荷を、例えば接地電位を与える第１の低電位側電源から第２のバイパス経路及び電流経路を介して走査電極に供給して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。
【００８３】
この場合、前記電荷供給コイルを前記第１のダイオードのアノードと前記第３のダイオードのアノードとの間に接続し、前記供給電荷逆流防止ダイオードを有しない構成としてもよい。この構成によれば、回収コンデンサからの供給電荷の逆流の防止を第１のダイオードによって行うことができるようになり、供給電荷逆流防止ダイオードを削減することができる。
【００８４】
また、前記電力回収部は、前記回収コンデンサと、前記走査電極の容量性負荷とＬＣ共振させて前記走査電極の容量性負荷に蓄積された電荷を回収電荷として前記回収コンデンサに回収する電荷回収コイルと、前記回収電荷の逆流を防止する回収電荷逆流防止ダイオードと、前記回収電荷を前記回収コンデンサに回収するためのスイッチング動作を行う電荷回収スイッチと、前記走査電極の容量性負荷とＬＣ共振させて前記回収電荷を供給電荷として前記走査電極の容量性負荷に供給する電荷供給コイルと、前記供給電荷の逆流を防止する供給電荷逆流防止ダイオードと、前記供給電荷を前記走査電極の容量性負荷に供給するためのスイッチング動作を行う電荷供給スイッチとを備え、前記回収コンデンサの一方の電極が接地されるとともに他方の電極が前記電荷供給スイッチに接続され、前記電荷供給スイッチと前記電流経路との間に、前記電荷供給コイルと前記供給電荷逆流防止ダイオードとを直列に接続した回路と、前記電荷回収コイルと前記回収電荷逆流防止ダイオードと前記電荷回収スイッチとを直列に接続した回路とが並列に接続されてなり、前記第１のバイパス経路の前記第３のダイオードと第３のスイッチとの直列回路が、前記供給電荷逆流防止ダイオードのカソードと前記電流経路との間の任意点と前記第１の高電位側電源との間に接続され、前記第１のバイパス経路が、前記電流経路から少なくとも前記第３のダイオードと前記第３のスイッチとを介して前記第１の高電位側電源に到達する経路であり、前記第２のバイパス経路の前記第４のダイオードが、前記電荷回収スイッチと前記回収電荷逆流防止ダイオードとの間の任意点と前記第１の低電位側電源との間に接続されるとともに、前記電荷回収スイッチが前記第２のバイパス経路の前記第４のスイッチに兼用され、前記第２のバイパス経路が、前記第１の低電位側電源から少なくとも前記第４のダイオードと前記電荷回収スイッチと前記供給電荷逆流防止ダイオードと前記電荷供給コイルとを介して前記電流経路に到達する経路であるように構成されてもよい。この構成によれば、第１のダイオードのカソード側の電位がアノード側の電位よりも高くなって第１のダイオードが電流を流せない状態となっても、第３のスイッチを導通させることによって電流経路から第１の高電位側電源に電流を流すことができるので、例えば第２の高電位側電源から与えられ走査電極に蓄積された電荷を電流経路及び第１のバイパス経路を介して第１の高電位側電源に放電して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。また、第２のダイオードのアノード側の電位がカソード側の電位よりも低くなって第２のダイオードが電流を流せない状態となっても、電荷回収スイッチを導通させることによって第１の低電位側電源から電流経路に電流を流すことができるので、例えば負の電位を与える第２の低電位側電源から与えられて走査電極に蓄積された負の電荷を打ち消す電荷を、例えば接地電位を与える第１の低電位側電源から第２のバイパス経路及び電流経路を介して走査電極に供給して走査電極の電位を安定にすることができ、歪の少ない駆動波形を生成することができる。
【００８５】
この場合、前記電荷回収コイルを前記第２のダイオードのカソードと前記第４のダイオードのカソードとの間に接続し、前記回収電荷逆流防止ダイオードを無くしたとしてもよい。この構成によれば、回収コンデンサへ回収される回収電荷の逆流の防止を第２のダイオードによって行うことができるようになり、回収電荷逆流防止ダイオードを削減することができる。
【００８６】
また、本発明のプラズマディスプレイ装置は、表示電極対を構成する複数の走査電極および維持電極を有するＰＤＰと、上述のＰＤＰ駆動回路とを備えている。
【００８７】
この構成によれば、電流経路におけるインピーダンスを低減して無効な消費電力を低減するとともに、駆動回路を構成する素子数を削減してその設置面積を縮小し、かつ歪の少ない駆動波形を生成することができるＰＤＰ駆動回路を用いたプラズマディスプレイ装置を構成することができる。
【発明の効果】
【００８８】
本発明によれば、共振回路を利用した電力回収部を有し、電力回収部と走査電極との間を接続する電流経路（主放電経路）のインピーダンスを低減して消費電力を低減できるとともに、駆動回路を構成する素子数を削減してその設置面積を縮小するとともに歪の少ない駆動波形を生成することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００８９】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００９０】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分の一構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。なお、本実施の形態におけるＰＤＰ駆動回路が駆動の対象とするＰＤＰの構造および電極配列は図１４および図１５に示したＰＤＰ１０と同様であり、また、本実施の形態の図１の構成例におけるＰＤＰ駆動回路がＰＤＰ１０の各電極に印加する各駆動電圧波形の一例は図１６に示した駆動電圧波形と同様であり、また、本実施の形態におけるＰＤＰ駆動回路およびＰＤＰ１０が組み込まれたプラズマディスプレイ装置の電気的構成は図１７に示した電気的構成のブロック図と同様であるので、それぞれの構成および動作に関する詳しい説明は省略する。
【００９１】
本発明の実施の形態１におけるＰＤＰ駆動回路は、図１７に示されるように、サブフィールド処理回路３からの各制御信号により制御されるデータ電極駆動回路４、走査電極駆動回路５及び維持電極駆動回路６を備えている。データ電極駆動回路４は従来例のものと同様であり、説明を省略する。走査電極駆動回路５は、図１の構成例では走査電極駆動回路５０１に相当し、この走査電極駆動回路５０１は、維持パルス発生回路５１０１と初期化波形発生回路５２と走査パルス発生回路５３とを有している。
【００９２】
維持パルス発生回路５１０１は、電圧クランプ部と電力回収部と第１および第２のバイパス経路とを備えている。電圧クランプ部は、第１のスイッチであるスイッチング素子Ｓ５と、第２のスイッチであるスイッチング素子Ｓ６と、第１の高電位側電源である電位Ｖｓｕｓの定電圧電源（電位Ｖｓｕｓが与えられる電源線）Ｖ１と、スイッチング素子Ｓ５に直列に接続され定電圧電源Ｖ１へ流れ込む電流を遮断する第１のダイオードであるダイオードＤ１１と、第１の低電位側電源である接地電位の定電圧電源（接地電位が与えられる電源線）Ｖ０（以下、ＧＮＤと略記する）と、スイッチング素子Ｓ６に直列に接続されＧＮＤからスイッチング素子Ｓ６を介して主放電経路（電流経路）７へ流れ込む電流を遮断する第２のダイオードであるダイオードＤ１２とを備えている。
【００９３】
電力回収部は、電荷供給コイルであるコイルＬ１Ａと、電荷回収コイルであるコイルＬ１Ｂと、回収コンデンサＣ１と、第３のスイッチを兼ねた電荷供給スイッチであるスイッチング素子Ｓ１と、電荷回収スイッチであるスイッチング素子Ｓ２と、供給電荷逆流防止ダイオードであるダイオードＤ１と、回収電荷逆流防止ダイオードであるダイオードＤ２とを備えている。電力回収部において、ダイオードＤ２は、コイルＬ１Ｂに直列に接続するとともにＰＤＰ１０の容量性負荷（図１５の走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）から回収コンデンサＣ１へ流れる回収電荷の電流に対して順方向となるように配置する。また、ダイオードＤ１は、コイルＬ１Ａおよびスイッチング素子Ｓ１に直列に接続するとともに回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ流れる供給電荷の電流に対して順方向となるように配置する。そして、直列に接続されたコイルＬ１Ａ、ダイオードＤ１およびスイッチング素子Ｓ１と、直列に接続されたコイルＬ１ＢおよびダイオードＤ２とを並列に接続するとともにその並列に接続された回路とスイッチング素子Ｓ２と回収コンデンサＣ１とを直列に接続する。したがって、ＰＤＰ１０の容量性負荷から回収コンデンサＣ１へ回収される電荷はコイルＬ１Ｂを通過し、回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ供給される電荷はコイルＬ１Ａを通過し、かついずれの電荷もスイッチング素子Ｓ２（ここではスイッチング素子Ｓ２に逆並列に設けられたダイオードも含む）を通過する構成となっている。また、電荷の回収時と電荷の供給時とで異なるコイルを用いる構成としているので、維持パルス発生回路５１０１の電力回収部においては、電荷の回収時と供給時とで共振周波数を変えることが可能である。
【００９４】
第１のバイパス経路は、主放電経路７の電位が定電圧電源Ｖ１の電位Ｖｓｕｓよりも高くなりダイオードＤ１１が電流を流せない状態となっているときに、所定のタイミングで主放電経路７から定電圧電源Ｖ１へ小電流を流すための回路であり、図１では、スイッチング素子Ｓ１とダイオードＤ１との間の配線と定電圧電源Ｖ１とを、第３のダイオードであるダイオードＤ１１０を介して接続することで実現されている。この場合、第１のバイパス経路は、主放電経路７からコイルＬ１Ｂ、ダイオードＤ２、スイッチング素子Ｓ１およびダイオードＤ１１０を介して定電圧電源Ｖ１へ到達する経路となる。ダイオードＤ１１０は、カソードを定電圧電源Ｖ１に接続し、直列に接続されたスイッチング素子Ｓ１とダイオードＤ１との間にアノードを接続して配置しており、スイッチング素子Ｓ１をオンすることによってダイオードＤ１１０を介して主放電経路７から定電圧電源Ｖ１へ電流を流すことが可能である。
【００９５】
第２のバイパス経路は、主放電経路７の電位がＧＮＤの接地電位よりも低い負の電位となりダイオードＤ１２が電流を流せない状態となっているときに、所定のタイミングでＧＮＤから主放電経路７へ小電流を流すための回路であり、図１では、ダイオードＤ２とコイルＬ１Ｂの間の配線とＧＮＤとを、第４のダイオードであるダイオードＤ１２０と、第４のスイッチであるスイッチング素子Ｓ１２０とを介して接続することで実現されている。この場合、第２のバイパス経路は、ＧＮＤからダイオードＤ１２０、スイッチング素子Ｓ１２０およびコイルＬ１Ｂを介して主放電経路７へ到達する経路となる。ダイオードＤ１２０は、アノードを接地し、カソードをスイッチング素子Ｓ１２０に接続してダイオードＤ１２０とスイッチング素子Ｓ１２０とを直列に接続して配置する。また、スイッチング素子Ｓ１２０は、直列に接続されたコイルＬ１ＢとダイオードＤ２との間の配線に接続して配置する。したがって、スイッチング素子Ｓ１２０をオンにすることによってＧＮＤ（定電圧電源Ｖ０）からダイオードＤ１２０およびスイッチング素子Ｓ１２０を介して主放電経路７へ電流を流すことが可能である。
【００９６】
また、スイッチング素子Ｓ１２０は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなり、スイッチング動作を行う部分に対してボディダイオードが逆並列に形成されるため、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。したがって、スイッチング素子Ｓ１２０がオフのときにＧＮＤからダイオードＤ１２０およびスイッチング素子Ｓ１２０のボディダイオードを介して主放電経路７へ電流が流れることがないように、スイッチング素子Ｓ１２０のボディダイオードがダイオードＤ１２０とバックトゥバック接続となるようにスイッチング素子Ｓ１２０を配置する。
【００９７】
また、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）からなる。これは、ＰＤＰ１０の駆動の際に数百アンペアといった大電流が流れることを考慮してのことである。また、ＩＧＢＴには寄生ダイオードが形成されないので、ＭＯＳＦＥＴに寄生して形成されるボディダイオード相当のダイオードをスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６に逆並列に設ける。このとき、スイッチング素子Ｓ１は、スイッチング素子Ｓ１に逆並列に設けられたダイオードがダイオードＤ１とバックトゥバック接続となるように配置する。また、スイッチング素子Ｓ２は、スイッチング素子Ｓ２に逆並列に設けられたダイオードがダイオードＤ２およびスイッチング素子Ｓ１に逆並列に設けられたダイオードとバックトゥバック接続となるように配置する。また、スイッチング素子Ｓ５は、スイッチング素子Ｓ５に逆並列に設けられたダイオードが定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断する向きに配置する。また、スイッチング素子Ｓ６は、スイッチング素子Ｓ６に逆並列に設けられたダイオードが主放電経路７からＧＮＤへ流れる電流を遮断する向きに配置する。
【００９８】
なお、本実施の形態においてはこれらスイッチング素子の種類を何ら限定するものではなく、スイッチング素子Ｓ１２０をＩＧＢＴで構成し、またスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６をＭＯＳＦＥＴで構成してもよく、あるいは、それ以外の一般に知られたスイッチング動作を行う素子を用いる構成としてもかまわない。
【００９９】
そして、維持パルス発生回路５１０１では、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収部と電圧クランプ部とを切替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。電力回収部では、インダクタンス素子であるコイルＬ１Ａ、Ｌ１Ｂを用いることによりＰＤＰ１０の容量性負荷とコイルＬ１ＡまたはコイルＬ１ＢのインダクタンスとをＬＣ共振させる。電荷の回収時にはコイルＬ１ＢとＰＤＰ１０の容量性負荷とをＬＣ共振させ、電荷の供給時にはコイルＬ１ＡのインダクタンスとＰＤＰ１０の容量性負荷とをＬＣ共振させて、電荷の回収および供給を行う。電圧クランプ部では、電位Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５およびダイオードＤ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電位Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎをダイオードＤ１２およびスイッチング素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。
【０１００】
ＰＤＰ１０を駆動する際には瞬間的に数百アンペアといった大電流が流れることがある。また、ダイオードにはＭＯＳＦＥＴ等のスイッチング素子と比較して最大定格値が大きいものがあり、定格値の大きいダイオードを用いることで、ＭＯＳＦＥＴ等を用いてスイッチング素子を構成する場合と比較して少ない素子数で大電流に耐えられる回路を構成することができる。そこで、本実施の形態においては、主放電経路７から定電圧電源Ｖ１へ流れ出す電流を遮断するために定格値の大きいダイオードＤ１１を用い、ＧＮＤから主放電経路７へ流れ込む電流を遮断するために定格値の大きいダイオードＤ１２を用いることで、ＭＯＳＦＥＴ等のスイッチング素子を用いて駆動回路を形成する場合と比較して少ない素子数で駆動回路を形成することが可能となる。
【０１０１】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と、定電圧電源Ｖ１よりも電位の高い第２の高電位側電源である電位Ｖｓｅｔの定電圧電源（電位Ｖｓｅｔが与えられる電源線）Ｖ２と、第２の低電位側電源である負の電位Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生させる。また、スイッチング素子Ｓ２１は、そのボディダイオードが定電圧電源Ｖ２から主放電経路７に流れる電流を遮断する向きとなるように配置され、スイッチング素子Ｓ２２は、そのボディダイオードが主放電経路７から定電圧電源Ｖ３に流れる電流を遮断する向きとなるように配置されている。
【０１０２】
そして、初期化波形発生回路５２は、例えば図１６に示すように、初期化期間前半部では、データ電極Ｄ１〜Ｄｍの電位に対して放電開始電圧以下の電位Ｖｉ１から放電開始電圧を超える電位Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生し、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎの電位に対して放電開始電圧以下となる電位Ｖｉ３から放電開始電圧を超える電位Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生して、走査電極ＳＣ１〜ＳＣｎに印加する。
【０１０３】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電位Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、スイッチング動作を行うスキャンＩＣ  ＩＣ３１とを有し、書込み期間において負の走査パルスを発生し、走査電極ＳＣ１〜ＳＣｎに順次印加する。
【０１０４】
これらスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ１２０およびスキャンＩＣ  ＩＣ３１は、サブフィールド処理回路３において作成された走査電極駆動回路用のサブフィールド制御信号にもとづき制御される。
【０１０５】
なお、初期化波形発生回路５２および走査パルス発生回路５３は、例えば図１８の従来例と同様の構成である。
【０１０６】
また、維持電極駆動回路６の維持パルス発生回路６２は、例えば図１８の従来例に用いられている維持パルス発生回路６１のコイルＬ２に代えてコイルＬ２Ａ、Ｌ２Ｂを用い、電荷の回収時にはＰＤＰ１０の容量性負荷（図１５の維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とコイルＬ２Ｂのインダクタンスとを共振させてＰＤＰ１０の容量性負荷から回収コンデンサＣ２に電荷の回収を行い、電荷の供給時にはＰＤＰ１０の容量性負荷とコイルＬ２Ａのインダクタンスとを共振させて回収コンデンサＣ２からＰＤＰ１０の容量性負荷へ電荷の供給を行う構成であるが、それ以外の構成および動作は従来例の維持パルス発生回路６１と同様であるので説明を省略する。また、維持電極駆動回路６には、初期化期間後半部から書込み期間中に、維持電極ＳＵ１〜ＳＵｎに正電位Ｖｅ（図１６参照）を与えるための回路（図示せず）が設けられている。
【０１０７】
さらに、図１の構成例における走査電極駆動回路５０１の維持パルス発生回路５１０１について説明する。
【０１０８】
維持パルス発生回路５１０１のクランプ部においては、ダイオードＤ１１を主放電経路７から定電圧電源Ｖ１へ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ５に逆並列に設けられたダイオードが定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断する向きとなるようにスイッチング素子Ｓ５を配置している。
【０１０９】
また、維持パルス発生回路５１０１においては、ダイオードＤ１１０を定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断する向きにして配置し、かつダイオードＤ１１０のアノードをダイオードＤ１のアノード側、すなわちスイッチング素子Ｓ１とダイオードＤ１との間の配線に接続している。
【０１１０】
したがって、スイッチング素子Ｓ５およびスイッチング素子Ｓ１をともにオフにすることにより、定電圧電源Ｖ１から主放電経路７へ流れる電流および主放電経路７から定電圧電源Ｖ１へ流れる電流のいずれの電流も遮断でき、定電圧電源Ｖ１を主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ５およびスイッチング素子Ｓ１をともにオフにしなくても、主放電経路７の電位が定電圧電源Ｖ１の電位よりも高いときにはスイッチング素子Ｓ１をオフにすることにより、主放電経路７から定電圧電源Ｖ１へ流れる電流を遮断することができ、主放電経路７の電位が定電圧電源Ｖ１の電位よりも低いときにはスイッチング素子Ｓ５をオフにすることにより、定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断することができる。
【０１１１】
また、維持パルス発生回路５１０１のクランプ部においては、ダイオードＤ１２をＧＮＤから主放電経路７へ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ６に逆並列に設けたダイオードがダイオードＤ１２とバックトゥバック接続となるようにスイッチング素子Ｓ６を配置している。
【０１１２】
さらに、維持パルス発生回路５１０１においては、ダイオードＤ１２０を主放電経路７からＧＮＤへ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ１２０に逆並列に設けたダイオードがダイオードＤ１２０とバックトゥバック接続となるようにスイッチング素子Ｓ１２０を配置している。
【０１１３】
したがって、スイッチング素子Ｓ６およびスイッチング素子Ｓ１２０をともにオフにすることにより、主放電経路７からＧＮＤへ流れる電流およびＧＮＤから主放電経路７へ流れる電流のいずれの電流も遮断でき、維持パルス発生回路５１０１のＧＮＤを主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ６およびスイッチング素子Ｓ１２０をともにオフにしなくても、主放電経路７の電位がＧＮＤの電位よりも低いときにはスイッチング素子Ｓ１２０をオフにすることにより、ＧＮＤから主放電経路７へ流れる電流を遮断することができ、主放電経路７の電位がＧＮＤの電位よりも高いときにはスイッチング素子Ｓ６をオフにすることにより、主放電経路７からＧＮＤへ流れる電流を遮断することができる。
【０１１４】
また、維持パルス発生回路５１０１の電力回収部においては、ダイオードＤ１およびスイッチング素子Ｓ２に逆並列に設けたダイオードを主放電経路７から回収コンデンサＣ１へ流れ込む電流を遮断する向きにして配置し、かつダイオードＤ２およびスイッチング素子Ｓ１に逆並列に設けたダイオードを回収コンデンサＣ１から主放電経路７へ流れ出す電流を遮断する向きにして配置している。
【０１１５】
したがって、スイッチング素子Ｓ１およびスイッチング素子Ｓ２をともにオフにすることにより、回収コンデンサＣ１から主放電経路７へ流れ出す電流および主放電経路７から回収コンデンサＣ１へ流れ込む電流のいずれの電流も遮断でき、回収コンデンサＣ１を主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ１およびスイッチング素子Ｓ２をともにオフにしなくても、主放電経路７の電位が回収コンデンサＣ１の電位よりも低いときにはスイッチング素子Ｓ１をオフにすることにより、回収コンデンサＣ１から主放電経路７へ流れ出す電流を遮断することができ、主放電経路７の電位が回収コンデンサＣ１の電位よりも高いときにはスイッチング素子Ｓ２をオフにすることにより、主放電経路７から回収コンデンサＣ１へ流れ込む電流を遮断することができる。
【０１１６】
これにより、定電圧電源Ｖ１よりも高い電位の定電圧電源Ｖ２で走査電極ＳＣ１〜ＳＣｎを駆動する際に、定電圧電源Ｖ２から主放電経路７を介して維持パルス発生回路５１０１の定電圧電源Ｖ１または回収コンデンサＣ１またはＧＮＤへ流れ込む電流を遮断でき、主放電経路７の電圧降下やそれに伴い発生する駆動波形の歪を防止することができる。
【０１１７】
また、負の電位である定電圧電源Ｖ３で走査電極ＳＣ１〜ＳＣｎを駆動する際に、維持パルス発生回路５１０１の定電圧電源Ｖ１または回収コンデンサＣ１またはＧＮＤから定電圧電源Ｖ３へ流れ込む電流を遮断でき、主放電経路７の電圧上昇やそれに伴い発生する駆動波形の歪を防止することができる。
【０１１８】
次に、図１の構成例における走査電極駆動回路５０１の動作の詳細について説明する。図１の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ１２０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図２に示す。なお、図２では、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されており、図１６に示されたものと同様であるが、立上り及び立下り時の傾斜を詳細に示している。
【０１１９】
まず、初期化期間、すなわち主に初期化波形発生回路５２によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１２０】
図２の例では、初期化期間前半部では、走査電極ＳＣ１〜ＳＣｎの電位Ｖｉ１への上昇を、スイッチング素子Ｓ１をオンにして回収コンデンサＣ１からの電力供給によって行っている。次に、スイッチング素子Ｓ１をオフにして主放電経路７から定電圧電源Ｖ１へ向かう電流経路を遮断し、スイッチング素子Ｓ２１をオンにして初期化波形発生回路５２の定電圧電源Ｖ２から電力供給を行う。このとき、スイッチング素子Ｓ２１のゲート電圧値を漸増させることにより、電位Ｖｉ１から電位Ｖｉ２、すなわち電位Ｖｓｅｔに向かって緩やかに上昇する傾斜波形を安定に発生できるようにする。
【０１２１】
そして、主放電経路７の電位が定電圧電源Ｖ２からの電力供給によって電位Ｖｓｅｔ（Ｖｉ２）になると、ダイオードＤ１１のアノード側の電位が定電圧電源Ｖ１による電位Ｖｓｕｓであるのに対し、カソード側の電位が電位Ｖｓｕｓよりも高い電位Ｖｓｅｔとなってしまい、ダイオードＤ１１のアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。本実施の形態における初期化波形では、初期化期間前半部の終了とともに速やかに電位Ｖｉ２から電位Ｖｉ３に降下させなければならない。例えば電位Ｖｉ３が電位Ｖｓｕｓと等しければ定電圧電源Ｖ１と主放電経路７とを電気的に導通させることで主放電経路７を速やかに定電圧電源Ｖ１と同電位にし、初期化波形を電位Ｖｉ２から電位Ｖｉ３に降下させることができる。しかし、ダイオードＤ１１が電気的に遮断された状態となってしまうと、速やかに主放電経路７を定電圧電源Ｖ１と同電位にするといったことができなくなり、正常な駆動波形を発生させることが困難となる。
【０１２２】
そこで、本実施の形態では、初期化期間前半部の終了（スイッチング素子Ｓ２１のオフ）とともにスイッチング素子Ｓ１をオンにする。こうすることで、定電圧電源Ｖ１と主放電経路７とを電気的に導通させ、主放電経路７に蓄積された電荷をコイルＬ１Ｂ、ダイオードＤ２、スイッチング素子Ｓ１およびダイオードＤ１１０を介して定電圧電源Ｖ１に移動させて、主放電経路７の電位を速やかに定電圧電源Ｖ１と同電位にすることができる。なお、このときダイオードＤ１１０を流れる電流は、主放電経路７に蓄積された電荷による分が主である比較的小さい電流値となる。したがって、ダイオードＤ１１０はこの電流を流せるだけの大きさであればよく、定格値の比較的小さい素子を用いて構成することができる。
【０１２３】
このように、初期化期間後半部では、まずスイッチング素子Ｓ１をオンにして、初期化波形の電位を速やかに電位Ｖｉ３まで引き下げる。このとき、スイッチング素子Ｓ５はオンされている。なお、スイッチング素子Ｓ５は初期化期間前半部の途中からオンされているが、前述のようにダイオードＤ１１が電気的に遮断された状態である。次に、スイッチング素子Ｓ１、Ｓ５をオフにして定電圧電源Ｖ１を主放電経路７から電気的に分離するとともに、スイッチング素子Ｓ１２０をオフにして（スイッチング素子Ｓ６もオフである）、接地電位のＧＮＤ（定電圧電源Ｖ０）を主放電経路７から電気的に分離し、スイッチング素子Ｓ２２をオンにして初期化波形発生回路５２の定電圧電源Ｖ３を主放電経路７に接続する。このとき、スイッチング素子Ｓ２２のゲート電圧値を漸増させることにより、電位Ｖｉ３から電位Ｖｉ４、すなわち負の電位Ｖａｄに向かって緩やかに下降する傾斜波形を安定に発生できるようにする。
【０１２４】
次に、書込み期間、すなわち主に走査パルス発生回路５３によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１２５】
上述したように、本実施の形態における走査電極ＳＣ１〜ＳＣｎの駆動波形では、初期化期間後半部の終了とともに速やかに電位Ｖｉ４から電位Ｖｓａに上昇させなければならない。そこで、走査パルス発生回路５３のスイッチング素子３２をオフにするとともにスイッチング素子Ｓ３１をオンにして、電位Ｖｓｃｎの定電圧電源Ｖ４から逆流防止用ダイオードＤ３１およびスイッチング素子Ｓ３１を介して供給される電力をスイッチング動作を行うスキャンＩＣ  ＩＣ３１の一方の入力端子に入力し、スキャンＩＣ  ＩＣ３１はその電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作する。これら一連の動作により、走査電極ＳＣ１〜ＳＣｎに印加される駆動波形は、初期化期間後半部の終了とともに速やかに電位Ｖｉ４から電位Ｖｓａに上昇する。この電位ＶｓａはＶｓｃｎ＋Ｖａｄの値である。
【０１２６】
一方、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次、負の走査パルスを印加することによって走査を行う。そのため、書込み期間では初期化波形発生回路５２のスイッチング素子Ｓ２２はオンされたままとなっており、定電圧電源Ｖ３と主放電経路７とは電気的に導通した状態となっている。また走査パルス発生回路５３のスイッチング素子Ｓ３２をオフにし、かつ維持パルス発生回路５１０１のスイッチング素子Ｓ１、Ｓ２、Ｓ５およびＳ１２０をオフにして維持パルス発生回路５１０１の定電圧電源Ｖ１、回収コンデンサＣ１およびＧＮＤを主放電経路７から電気的に分離した状態にし、かつ初期化波形発生回路５２のスイッチング素子Ｓ２１をオフにして定電圧電源Ｖ２を主放電経路７から電気的に分離した状態にすることで、主放電経路７の電位を負の電位Ｖａｄに保っている。スキャンＩＣ  ＩＣ３１の他方の入力端子にはスイッチング素子Ｓ２２を介して供給される定電圧電源Ｖ３からの負の電位Ｖａｄの電力が入力される。そして、スキャンＩＣ  ＩＣ３１は、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３からの電力を順次走査電極ＳＣ１〜ＳＣｎに供給するように、それ以外のときには定電圧電源Ｖ４からの電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作する。なお、書込み期間において、スイッチング素子Ｓ６をオンさせているが、主放電経路７の電位は負の電位Ｖａｄであり、ＧＮＤから主放電経路７への電流はダイオードＤ１２により遮断されて流れない。
【０１２７】
次に、維持期間、すなわち主に維持パルス発生回路５１０１によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１２８】
上述したように、本実施の形態における走査電極ＳＣ１〜ＳＣｎの駆動波形では、書込み期間の終了とともに駆動電圧を一旦０（Ｖ）にする。
【０１２９】
しかし、主放電経路７の電位が定電圧電源Ｖ３からの電力供給によって負の電位Ｖａｄになると、ダイオードＤ１２のカソード側の電位がＧＮＤによる０（Ｖ）であるのに対し、アノード側の電位がそれよりも低い負の電位Ｖａｄとなってしまい、ダイオードＤ１２はアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。主放電経路７を０（Ｖ）にするためにはＧＮＤと主放電経路７とを電気的に導通させればよいが、ダイオードＤ１２が電気的に遮断された状態となってしまうと、主放電経路７を速やかに０（Ｖ）にすることができなくなり、正常な駆動波形を発生させることが困難となる。
【０１３０】
そこで、本実施の形態では、書込み期間の終了（スイッチング素子Ｓ２２のオフ）とともにスイッチング素子Ｓ１２０をオンにする。こうすることで、ＧＮＤと主放電経路７とが電気的に導通され、主放電経路７に蓄積された負の電荷を打ち消すようにＧＮＤからの電荷がダイオードＤ１２０、スイッチング素子Ｓ１２０およびコイルＬ１Ｂを介して主放電経路７に供給され、主放電経路７の電位は速やかに０（Ｖ）になる。なお、このときスイッチング素子Ｓ１２０を流れる電流は、主放電経路７に蓄積された負の電荷を打ち消す程度の比較的小さい電流値となる。したがって、スイッチング素子Ｓ１２０はこの電流を流せるだけの大きさであればよく、定格値の比較的小さいＭＯＳＦＥＴ等をその素子数を少なくして構成することができる。同様に、ダイオードＤ１２０も定格値の比較的小さい素子を用いて構成することができる。
【０１３１】
一旦主放電経路７の電位が０（Ｖ）になった後は、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６を順次制御することで、維持パルス波形を発生させる。すなわち、電荷の回収時には、スイッチング素子Ｓ２をオンにして、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電荷をコイルＬ１Ｂ、ダイオードＤ２およびスイッチング素子Ｓ２を介して回収コンデンサＣ１に移動させ、電荷の供給時には、スイッチング素子Ｓ１をオンにして、回収コンデンサＣ１に蓄えられた電荷をスイッチング素子Ｓ２に逆並列に設けられたダイオード、スイッチング素子Ｓ１、ダイオードＤ１およびコイルＬ１Ａを介して走査電極ＳＣ１〜ＳＣｎに移動させる。また、クランプ時には、スイッチング素子Ｓ５をオンにすることで電位Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５およびダイオードＤ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、スイッチング素子Ｓ６をオンにすることで走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電荷をダイオードＤ１２およびスイッチング素子Ｓ６を介してＧＮＤに放出させる。
【０１３２】
なお、維持期間での維持パルス発生回路５１０１による維持パルスの立ち上がりが維持パルス発生回路６２による維持パルスの立ち下がりの後に行われるように構成されている場合には、維持パルス発生回路６２による維持パルスの立ち下がりの期間、スイッチング素子Ｓ１２０をオンにする。これにより、ＧＮＤからスイッチング素子Ｓ１２０を介してＰＤＰ１０に接地電位の電荷が供給されるので、維持パルス発生回路６２による維持パルスを歪のない立ち下がり波形にすることができる。
【０１３３】
また、維持パルス発生回路６２による維持パルスの立ち下がりと維持パルス発生回路５１０１による維持パルスの立ち上がりとが同時に行われるように構成されている場合には、維持パルス発生回路６２による維持パルスの立ち下がりの期間スイッチング素子Ｓ１２０をオンにする必要はない。これは、その期間スイッチング素子Ｓ１がオンになり回収コンデンサＣ１からスイッチング素子Ｓ１を介してＰＤＰ１０に電荷が供給されるからであり、それにより維持パルス発生回路６２による維持パルスは歪のない立ち下がり波形となる。
【０１３４】
以上、本発明の実施の形態１によれば、維持パルス発生回路５１０１のクランプ部にダイオードＤ１１、Ｄ１２を設ける構成とすることにより、維持パルス発生回路５１０１と初期化波形発生回路５２との間にスイッチング素子を配置することなくクランプ部の定電圧電源Ｖ１およびＧＮＤを主放電経路７から電気的に分離することができる。したがって、電力回収部のコイルＬ１Ａ、Ｌ１Ｂから走査電極ＳＣ１〜ＳＣｎまでの主放電経路７におけるインピーダンスを低減することができ、ＰＤＰ１０の容量性負荷に蓄えられた電荷の回収率を改善して消費電力の削減を実現することができる。
【０１３５】
さらに、ダイオードＤ１１、Ｄ１２に定格値の大きいダイオードを用いて駆動回路を構成することができるので、図１８のスイッチング素子Ｓ９、Ｓ１０や図２０のスイッチング素子Ｓ１０１、Ｓ１０２のようにＭＯＳＦＥＴ等のスイッチング素子を用いた場合と比較して、駆動回路を構成する素子数を削減することができ、回路の設置面積を縮小することができる。なお、スイッチング素子Ｓ１２０およびダイオードＤ１１０、Ｄ１２０は、図１８のスイッチング素子Ｓ９、Ｓ１０や図２０のスイッチング素子Ｓ１０１、Ｓ１０２に比べて、前述したように、それらを構成する素子数が少なく、設置面積も小さくてすむ。
【０１３６】
また、本発明の実施の形態１における維持パルス発生回路５１０１の電力回収部においては、直列に接続されたコイルＬ１Ａ、ダイオードＤ１およびスイッチング素子Ｓ１と、直列に接続されたコイルＬ１ＢおよびダイオードＤ２とを並列に接続するとともにその並列に接続された回路とスイッチング素子Ｓ２と回収コンデンサＣ１とを直列に接続した構成としている。さらに、ダイオードＤ１１０を、直列に接続されたスイッチング素子Ｓ１とダイオードＤ１との間にアノードを接続し、カソードを定電圧電源Ｖ１に接続して設けた構成としている。この構成により、たとえダイオードＤ１１が電気的に遮断された状態となっても、スイッチング素子Ｓ２をオフにして主放電経路７から回収コンデンサＣ１に流れる電流を遮断した状態でスイッチング素子Ｓ１をオンにすることによって、主放電経路７からコイルＬ１Ｂ、ダイオードＤ２、スイッチング素子Ｓ１およびダイオードＤ１１０を介して定電圧電源Ｖ１へと電流を流すことができ、例えば主放電経路７に蓄積された電位Ｖｓｅｔの電荷を定電圧電源Ｖ１に速やかに移動して主放電経路７の電位を定電圧電源Ｖ１と同電位にすることができる。これにより、走査電極ＳＣ１〜ＳＣｎを駆動する電圧波形を歪なく安定に発生させることができるようになる。
【０１３７】
また、アノードを接地したダイオードＤ１２０と、直列に接続されたコイルＬ１ＢとダイオードＤ２との間の配線に接続されたスイッチング素子Ｓ１２０とを直列に接続した構成としているので、たとえダイオードＤ１２が電気的に遮断された状態となっても、スイッチング素子Ｓ１２０をオンにすることによってＧＮＤからダイオードＤ１２０、スイッチング素子Ｓ１２０およびコイルＬ１Ｂを介して主放電経路７へと電流を流すことができ、例えば主放電経路７に蓄積された負の電位Ｖａｄの電荷を打ち消すような電荷をＧＮＤから主放電経路７に速やかに供給して主放電経路７の電位をＧＮＤと同電位にすることができる。これにより、走査電極ＳＣ１〜ＳＣｎを駆動する電圧波形を歪なく安定に発生させることができるようになる。
【０１３８】
なお、初期化波形発生回路５２に負の電圧値の定電圧電源Ｖ３を用いない場合は、主放電経路７に負の電圧値の電荷が蓄積されることがないので、負の電圧値の電荷を打ち消すためにＧＮＤから主放電経路７に電流を流す必要もなくなる。したがって、ダイオードＤ１２と、ダイオードＤ１２０およびスイッチング素子Ｓ１２０とを用いずに維持パルス発生回路を構成することができる。この場合の構成例を図３に示す。
【０１３９】
図３は、本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分の他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図３に示す走査電極駆動回路５０２は、維持パルス発生回路５１０２と初期化波形発生回路５２１と走査パルス発生回路５３とを有している。
【０１４０】
この図３に示すように、初期化波形を発生させる際に負の電圧にする必要がなく初期化波形発生回路５２１に負の電圧値の定電圧電源を用いない場合は、維持パルス発生回路５１０２を、図１のダイオードＤ１２、Ｄ１２０およびスイッチング素子Ｓ１２０を用いずに構成することも可能である。図３の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図４に示す。なお、図４では、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されており、走査電極ＳＣ１〜ＳＣｎの各駆動波形は、書込み期間において、走査パルスが印加されるタイミングが異なる以外は同様である。図４の場合の走査電極ＳＣ１の駆動波形は、図２の場合の初期化期間終了時の電位Ｖｉ４が０（Ｖ）に持ち上げられるとともに、書込み期間において、図２の場合より（−Ｖａｄ）の分だけ高電位に持ち上げられた波形になっている。これに応じて、維持電極駆動回路６では、初期化期間後半部から書込み期間に維持電極ＳＣ１〜ＳＣｎに与える電位Ｖｅ（図１６参照）の値を図１の構成例の場合より大きくするように構成され、データ電極駆動回路４では、書込み期間にデータ電極Ｄ１〜Ｄｍに与えるパルスの電位Ｖｄ（図１６参照）の値を図１の構成例の場合より大きくするように構成される。
【０１４１】
図４に示すように、走査電極ＳＣ１〜ＳＣｎの駆動波形は、負の電位となることはなく、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２のオンオフ動作は図２と同様である。
【０１４２】
図３の構成例の場合、ダイオードＤ１１及びＤ１１０を設けている構成について図１の構成例と同様の効果を得ることができる。
【０１４３】
図５は、本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分のさらに他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図５に示す走査電極駆動回路５０３は、維持パルス発生回路５１０３と初期化波形発生回路５２と走査パルス発生回路５３とを有している。
【０１４４】
この図５に示すように、図１のダイオードＤ１２およびスイッチング素子Ｓ１２０に代えて、維持パルス発生回路５１０３のクランプ部と初期化波形発生回路５２との間の主放電経路７上に、図１８の従来例と同様のＭＯＳＦＥＴ等によるスイッチング素子Ｓ９を用いた構成とすることも可能である。図５の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ９、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図６に示す。なお、図６では、図２と同様、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されている。スイッチング素子Ｓ９以外のスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２のオンオフ動作は図２と同様であり、スイッチング素子Ｓ９のオンオフ動作は図２のスイッチング素子Ｓ１２０の動作と同様である。
【０１４５】
この構成では、スイッチング素子Ｓ２２をオンさせて定電圧電源Ｖ３を主放電経路７に接続している間、スイッチング素子Ｓ９をオフさせることにより、ＧＮＤ（定電圧電源Ｖ０）から主放電経路７へ流れる電流を遮断することができる。また、書込み期間の終了（スイッチング素子Ｓ２２のオフ）とともにスイッチング素子Ｓ９をオンにすることにより、ＧＮＤと主放電経路７とが、スイッチング素子６に逆並列に接続されたダイオードを介して導通され、主放電経路７に蓄積された負の電荷を打ち消すようにＧＮＤからの電荷がスイッチング素子６に逆並列に接続されたダイオード、スイッチング素子Ｓ９を介して主放電経路７に供給され、主放電経路７の電位は速やかに０（Ｖ）になる。
【０１４６】
図５の構成例の場合、ダイオードＤ１１及びＤ１１０を設けている構成について図１の構成例と同様の効果を得ることができる。
【０１４７】
また、図１において、ダイオードＤ１１、Ｄ１１０に代えて、維持パルス発生回路５１０１のクランプ部と初期化波形発生回路５２との間の主放電経路７上に、図１８の従来例と同様のＭＯＳＦＥＴ等によるスイッチング素子Ｓ１０を用いた構成とすることも可能である。
【０１４８】
図７は、本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分のさらに他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図７に示す走査電極駆動回路５０４は、維持パルス発生回路５１０４と初期化波形発生回路５２と走査パルス発生回路５３とを有している。
【０１４９】
この図７に示すように、コイルＬ１Ａをクランプ部のダイオードＤ１１とスイッチング素子Ｓ５との間の配線に接続する構成とすることも可能である。この構成では、クランプ部のダイオードＤ１１は、本来の働きに加え図１に示した維持パルス発生回路５１０１のダイオードＤ１の働きを兼ねた動作ができるので、ダイオードＤ１が不要となり、回路を構成する素子数をさらに削減することが可能となる。図７の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ１２０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例は、図２と同様である。
【０１５０】
また、図７に示した構成においても、初期化波形発生回路５２に負の電圧値の定電圧電源Ｖ３を用いない場合は、主放電経路７に負の電圧値の電荷が蓄積されることがないので、負の電圧値の電荷を打ち消すためにＧＮＤから主放電経路７に電流を流す必要がない。したがって、ダイオードＤ１２、Ｄ１２０およびスイッチング素子Ｓ１２０を用いずに維持パルス発生回路を構成することができる。この場合の構成を図８に示す。
【０１５１】
図８は、本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分のさらに他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図８に示す走査電極駆動回路５０５は、維持パルス発生回路５１０５と初期化波形発生回路５２１と走査パルス発生回路５３とを有している。
【０１５２】
この図８に示すように、初期化波形発生回路５２１に負の電圧値の定電圧電源を用いない場合は、維持パルス発生回路５１０５を、図７のダイオードＤ１２、Ｄ１２０およびスイッチング素子Ｓ１２０を用いずに構成することも可能である。この場合のスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例は、図４と同様である。
【０１５３】
この図８の構成例の場合、図３の構成例と同様の効果が得られ、さらに、ダイオードＤ１が不要となり、回路を構成する素子数をさらに削減することが可能となる。
【０１５４】
以上の実施の形態１の図１、図３、図５の構成例において、ダイオードＤ１１０のアノードは、スイッチング素子Ｓ１とダイオードＤ１のアノードとの間の任意の点に接続されてあればよい。この構成を満足していれば、スイッチング素子Ｓ１とダイオードＤ１とコイルＬ１Ａとが直列接続された回路において、コイルＬ１Ａの配置が変更されてもよい。
【０１５５】
また、図７、図８の構成例において、ダイオードＤ１１０のアノードは、スイッチング素子Ｓ５とダイオードＤ１１のアノードとの間の任意の点に接続されてあってもよい。さらに、この場合、スイッチング素子Ｓ５に逆並列に接続されているダイオードと、ダイオードＤ１１０とを兼用した構成としてもよい。
【０１５６】
また、図１、図７の構成例において、一端がＧＮＤに接続されたダイオードＤ１２０とスイッチング素子Ｓ１２０の直列回路の他端は、ダイオードＤ２のアノードと主放電経路７との間の任意の点に接続されてあればよく、あるいは主放電経路７に直接接続されるようにしてもよい。この構成を満足していれば、ダイオードＤ２とコイルＬ１Ｂの配置は入れ替わってもよい。
【０１５７】
また、図３、図５、図８の構成例において、ダイオードＤ２とコイルＬ１Ｂの配置は入れ替わってもよい。
【０１５８】
（実施の形態２）
図９は、本発明の実施の形態２におけるＰＤＰ駆動回路の主要部分の一構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。なお、本実施の形態におけるＰＤＰ駆動回路が駆動の対象とするＰＤＰの構造および電極配列、本実施の形態におけるＰＤＰ駆動回路がＰＤＰ１０の各電極に印加する各駆動電圧波形、本実施の形態におけるＰＤＰ駆動回路およびＰＤＰ１０が組み込まれたプラズマディスプレイ装置の電気的構成はそれぞれ実施の形態１の図１の構成例および従来例と同様であるので、それぞれの構成および動作に関する説明は省略する。
【０１５９】
本発明の実施の形態２におけるＰＤＰ駆動回路は、図１７に示されるように、サブフィールド処理回路３からの各制御信号により制御されるデータ電極駆動回路４、走査電極駆動回路５及び維持電極駆動回路６を備えている。データ電極駆動回路４は従来例のものと同様であり、説明を省略する。走査電極駆動回路５は、図９の構成例では走査電極駆動回路５０６に相当し、この走査電極駆動回路５０６は、維持パルス発生回路５１０６と初期化波形発生回路５２と走査パルス発生回路５３とを有している。なお、初期化波形発生回路５２および走査パルス発生回路５３は図１に示した走査電極駆動回路５０１の初期化波形発生回路５２および走査パルス発生回路５３と同様であるのでそれぞれの構成および動作に関する説明は省略する。すなわち、本発明の実施の形態２におけるＰＤＰ駆動回路と実施の形態１における図１の構成例を有するＰＤＰ駆動回路との相違点は、走査電極駆動回路内の維持パルス発生回路の構成が異なるだけである。
【０１６０】
図９に示す維持パルス発生回路５１０６は、電圧クランプ部と電力回収部と第１および第２のバイパス経路とを備えている。電圧クランプ部は、第１のスイッチであるスイッチング素子Ｓ５と、第２のスイッチであるスイッチング素子Ｓ６と、第１の高電位側電源である電位Ｖｓｕｓの定電圧電源Ｖ１と、スイッチング素子Ｓ５に直列に接続され定電圧電源Ｖ１へ流れ込む電流を遮断する第１のダイオードであるダイオードＤ１１と、第１の低電位側電源である接地電位のＧＮＤ（定電圧電源Ｖ０）と、スイッチング素子Ｓ６に直列に接続されＧＮＤからスイッチング素子Ｓ６を介して主放電経路７へ流れ込む電流を遮断する第２のダイオードであるダイオードＤ１２とを備えている。
【０１６１】
電力回収部は、電荷供給コイルであるコイルＬ１Ａと、電荷回収コイルであるコイルＬ１Ｂと、回収コンデンサＣ１と、電荷供給スイッチであるスイッチング素子Ｓ１と、第４のスイッチを兼ねた電荷回収スイッチであるスイッチング素子Ｓ２と、供給電荷逆流防止ダイオードであるダイオードＤ１と、回収電荷逆流防止ダイオードであるダイオードＤ２とを備えている。
【０１６２】
図９に示す維持パルス発生回路５１０６が図１に示した維持パルス発生回路５１０１と異なる点は、図面に示すとおり、スイッチング素子Ｓ１およびスイッチング素子Ｓ２の配置位置を変更し、ダイオードＤ１２０に直列に接続されていたスイッチング素子Ｓ１２０（図１）を削除するとともに、ダイオードＤ１１０に直列に接続されたスイッチング素子Ｓ１１０を設けた点である。
【０１６３】
すなわち、電力回収部において、ダイオードＤ１は、コイルＬ１Ａに直列に接続するとともに回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ流れる供給電荷の電流に対して順方向となるように配置する。また、ダイオードＤ２は、コイルＬ１Ｂおよびスイッチング素子Ｓ２に直列に接続するとともにＰＤＰ１０の容量性負荷から回収コンデンサＣ１へ流れる回収電荷の電流に対して順方向となるように配置する。そして、直列に接続されたコイルＬ１ＡおよびダイオードＤ１と、直列に接続されたコイルＬ１Ｂ、ダイオードＤ２およびスイッチング素子Ｓ２とを並列に接続するとともにその並列に接続された回路とスイッチング素子Ｓ１と回収コンデンサＣ１とを直列に接続する。したがって、ＰＤＰ１０の容量性負荷から回収コンデンサＣ１へ回収される電荷はコイルＬ１Ｂを通過し、回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ供給される電荷はコイルＬ１Ａを通過し、かついずれの電荷もスイッチング素子Ｓ１（ここではスイッチング素子Ｓ１に逆並列に設けられたダイオードも含む）を通過する構成となっている。また、電荷の回収時と電荷の供給時とで異なるコイルを用いる構成としているので、維持パルス発生回路５１０６の電力回収部においては、電荷の回収時と供給時とで共振周波数を変えることが可能である。
【０１６４】
第１のバイパス経路は、主放電経路７の電位が定電圧電源Ｖ１の電位Ｖｓｕｓよりも高くなりダイオードＤ１１が電流を流せない状態となっているときに、所定のタイミングで主放電経路７から定電圧電源Ｖ１へ小電流を流すための回路であり、図９では、ダイオードＤ１とコイルＬ１Ａの間の配線と定電圧電源Ｖ１とを、第３のダイオードであるダイオードＤ１１０と第３のスイッチであるスイッチング素子Ｓ１１０とを介して接続することで実現されている。この場合、第１のバイパス経路は、主放電経路７からコイルＬ１Ａ、スイッチング素子Ｓ１１０およびダイオードＤ１１０を介して定電圧電源Ｖ１へ到達する経路となる。ダイオードＤ１１０は、カソードを定電圧電源Ｖ１に接続し、アノードをスイッチング素子Ｓ１１０に接続してダイオードＤ１１０とスイッチング素子Ｓ１１０とを直列に接続して配置する。また、スイッチング素子Ｓ１１０は、直列に接続されたコイルＬ１ＡとダイオードＤ１との間の配線に接続して配置する。したがって、スイッチング素子Ｓ１１０をオンにすることによって主放電経路７からスイッチング素子Ｓ１１０およびダイオードＤ１１０を介して定電圧電源Ｖ１へ電流を流すことが可能である。
【０１６５】
第２のバイパス経路は、主放電経路７の電位がＧＮＤの接地電位よりも低い負の電位となりダイオードＤ１２が電流を流せない状態となっているときに、所定のタイミングでＧＮＤから主放電経路７へ小電流を流すための回路であり、図９では、スイッチング素子Ｓ２とダイオードＤ２の間の配線とＧＮＤとを、第４のダイオードであるダイオードＤ１２０を介して接続することで実現されている。この場合、第２のバイパス経路は、ＧＮＤからダイオードＤ１２０、スイッチング素子Ｓ２、ダイオードＤ１およびコイルＬ１Ａを介して主放電経路７へ到達する経路となる。ダイオードＤ１２０は、アノードを接地し、直列に接続されたスイッチング素子Ｓ２とダイオードＤ２との間にカソードを接続して配置している。したがって、スイッチング素子Ｓ２をオンすることによってＧＮＤからダイオードＤ１２０を介して主放電経路７へ電流を流すことが可能である。
【０１６６】
また、第１のバイパス経路のスイッチング素子Ｓ１１０は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなり、スイッチング動作を行う部分に対してボディダイオードが逆並列に形成されるため、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。したがって、スイッチング素子Ｓ１１０がオフのときに主放電経路７からスイッチング素子Ｓ１１０のボディダイオードおよびダイオードＤ１１０を介して定電圧電源Ｖ１へ電流が流れることがないように、スイッチング素子Ｓ１１０のボディダイオードがダイオードＤ１１０とバックトゥバック接続となるようにスイッチング素子Ｓ１１０を配置する。
【０１６７】
また、電力回収部のスイッチング素子Ｓ２は、スイッチング素子Ｓ２に逆並列に設けられたダイオードがダイオードＤ２とバックトゥバック接続となるように配置する。また、スイッチング素子Ｓ１は、スイッチング素子Ｓ１に逆並列に設けられたダイオードがダイオードＤ１およびスイッチング素子Ｓ２に逆並列に設けられたダイオードとバックトゥバック接続となるように配置する。
【０１６８】
なお、本実施の形態においては、用いられているスイッチング素子の種類を何ら限定するものではなく、スイッチング素子Ｓ１１０をＩＧＢＴで構成し、またスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６をＭＯＳＦＥＴで構成してもよく、あるいは、それ以外の一般に知られたスイッチング動作を行う素子を用いる構成としてもかまわない。
【０１６９】
また、図９に示す維持パルス発生回路５１０６は、図１に示した維持パルス発生回路５１０１と実質的に同様の動作を行う。すなわち、維持パルス発生回路５１０６では、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収部と電圧クランプ部とを切替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。電力回収部では、インダクタンス素子であるコイルＬ１Ａ、Ｌ１Ｂを用いることによりＰＤＰ１０の容量性負荷とコイルＬ１ＡまたはコイルＬ１ＢのインダクタンスとをＬＣ共振させる。電荷の回収時にはコイルＬ１ＢとＰＤＰ１０の容量性負荷とをＬＣ共振させ、電荷の供給時にはコイルＬ１ＡのインダクタンスとＰＤＰ１０の容量性負荷とをＬＣ共振させて電荷の回収および供給を行う。また、電圧クランプ部では、電位Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５およびダイオードＤ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電位Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎをダイオードＤ１２およびスイッチング素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。
【０１７０】
また、維持パルス発生回路５１０６のクランプ部においては、ダイオードＤ１１を主放電経路７から定電圧電源Ｖ１へ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ５に逆並列に設けられたダイオードが定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断する向きとなるようにスイッチング素子Ｓ５を配置している。
【０１７１】
また、維持パルス発生回路５１０６においては、ダイオードＤ１１０を定電圧電源Ｖ１から主放電経路７へ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ１１０に逆並列に設けたダイオードがダイオードＤ１１０とバックトゥバック接続となるようにしてスイッチング素子Ｓ１１０を配置している。
【０１７２】
したがって、スイッチング素子Ｓ５およびスイッチング素子Ｓ１１０をともにオフにすることにより、定電圧電源Ｖ１から主放電経路７へ流れる電流および主放電経路７から定電圧電源Ｖ１へ流れる電流のいずれの電流も遮断でき、定電圧電源Ｖ１を主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ５およびスイッチング素子Ｓ１１０をともにオフにしなくても、主放電経路７の電位が定電圧電源Ｖ１の電位よりも高いときにはスイッチング素子Ｓ１１０をオフにすることにより、主放電経路７から定電圧電源Ｖ１へ流れる電流を遮断することができ、主放電経路７の電位が定電圧電源Ｖ１の電位よりも低いときにはスイッチング素子Ｓ５をオフにすることにより、定電圧電源Ｖ１から主放電経路７へ流れる電流を遮断することができる。
【０１７３】
また、維持パルス発生回路５１０６のクランプ部においては、ダイオードＤ１２をＧＮＤから主放電経路７へ流れ込む電流を遮断する向きにして配置し、かつスイッチング素子Ｓ６に逆並列に設けたダイオードがダイオードＤ１２とバックトゥバック接続となるようにスイッチング素子Ｓ６を配置している。
【０１７４】
さらに、維持パルス発生回路５１０６においては、ダイオードＤ１２０を主放電経路７からＧＮＤへ流れ込む電流を遮断する向きにして配置し、かつダイオードＤ１２０のカソードをダイオードＤ２のカソード側、すなわちスイッチング素子Ｓ２とダイオードＤ２との間の配線に接続している。
【０１７５】
したがって、スイッチング素子Ｓ６およびスイッチング素子Ｓ２をともにオフにすることにより、主放電経路７からＧＮＤへ流れる電流およびＧＮＤから主放電経路７へ流れる電流のいずれの電流も遮断でき、維持パルス発生回路５１０６のＧＮＤを主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ６およびスイッチング素子Ｓ２をともにオフにしなくても、主放電経路７の電位がＧＮＤの電位よりも低いときにはスイッチング素子Ｓ２をオフにすることにより、ＧＮＤから主放電経路７へ流れる電流を遮断することができ、主放電経路７の電位がＧＮＤの電位よりも高いときにはスイッチング素子Ｓ６をオフにすることにより、主放電経路７からＧＮＤへ流れる電流を遮断することができる。
【０１７６】
また、維持パルス発生回路５１０６の電力回収部においては、ダイオードＤ１およびスイッチング素子Ｓ２に逆並列に設けたダイオードを主放電経路７から回収コンデンサＣ１へ流れ込む電流を遮断する向きにして配置し、かつダイオードＤ２およびスイッチング素子Ｓ１に逆並列に設けたダイオードを回収コンデンサＣ１から主放電経路７へ流れ出す電流を遮断する向きにして配置している。
【０１７７】
したがって、スイッチング素子Ｓ１およびスイッチング素子Ｓ２をともにオフにすることにより、回収コンデンサＣ１から主放電経路７へ流れ出す電流および主放電経路７から回収コンデンサＣ１へ流れ込む電流のいずれの電流も遮断でき、回収コンデンサＣ１を主放電経路７から電気的に分離することができる。また、スイッチング素子Ｓ１およびスイッチング素子Ｓ２をともにオフにしなくても、主放電経路７の電位が回収コンデンサＣ１の電位よりも低いときにはスイッチング素子Ｓ１をオフにすることにより、回収コンデンサＣ１から主放電経路７へ流れ出す電流を遮断することができ、主放電経路７の電位が回収コンデンサＣ１の電位よりも高いときにはスイッチング素子Ｓ２をオフにすることにより、主放電経路７から回収コンデンサＣ１へ流れ込む電流を遮断することができる。
【０１７８】
これにより、定電圧電源Ｖ１よりも高い電位の定電圧電源Ｖ２で走査電極ＳＣ１〜ＳＣｎを駆動する際に、定電圧電源Ｖ２から主放電経路７を介して維持パルス発生回路５１０６の定電圧電源Ｖ１または回収コンデンサＣ１またはＧＮＤへ流れ込む電流を遮断でき、主放電経路７の電圧降下やそれに伴い発生する駆動波形の歪を防止することができる。
【０１７９】
また、負の電位である定電圧電源Ｖ３で走査電極ＳＣ１〜ＳＣｎを駆動する際に、維持パルス発生回路５１０６の定電圧電源Ｖ１または回収コンデンサＣ１またはＧＮＤから主放電経路７を介して定電圧電源Ｖ３へ流れ込む電流を遮断でき、主放電経路７の電圧上昇やそれに伴い発生する駆動波形の歪を防止することができる。
【０１８０】
次に、図９の構成例における走査電極駆動回路５０６の動作の詳細について説明する。図９の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ１１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図１０に示す。なお、図１０では、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されており、図１６に示されたものと同様であるが、立上り及び立下り時の傾斜を詳細に示している。
【０１８１】
まず、初期化期間、すなわち主に初期化波形発生回路５２によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１８２】
図１０の例では、初期化期間前半部では、走査電極ＳＣ１〜ＳＣｎの電位Ｖｉ１への上昇を、スイッチング素子Ｓ１をオンにして回収コンデンサＣ１からの電力供給によって行っている。次に、スイッチング素子Ｓ１１０をオフにして主放電経路７から定電圧電源Ｖ１へ向かう電流経路を遮断し、スイッチング素子Ｓ２１をオンにして初期化波形発生回路５２の定電圧電源Ｖ２から電力供給を行う。このとき、スイッチング素子Ｓ２１のゲート電圧値を漸増させることにより、電位Ｖｉ１から電位Ｖｉ２、すなわち電位Ｖｓｅｔに向かって緩やかに上昇する傾斜波形を安定に発生できるようにする。
【０１８３】
そして、主放電経路７の電位が定電圧電源Ｖ２からの電力供給によって電位Ｖｓｅｔ（Ｖｉ２）になると、ダイオードＤ１１のアノード側の電位が定電圧電源Ｖ１による電位Ｖｓｕｓであるのに対し、カソード側の電位が電位Ｖｓｕｓよりも高い電位Ｖｓｅｔとなってしまい、ダイオードＤ１１のアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。本実施の形態における初期化波形では、初期化期間前半部の終了とともに速やかに電位Ｖｉ２から電位Ｖｉ３に降下させなければならない。例えば電位Ｖｉ３が電位Ｖｓｕｓと等しければ定電圧電源Ｖ１と主放電経路７とを電気的に導通させることで主放電経路７を速やかに定電圧電源Ｖ１と同電位にし、初期化波形を電位Ｖｉ２から電位Ｖｉ３に降下させることができる。しかし、ダイオードＤ１１が電気的に遮断された状態となってしまうと、速やかに主放電経路７を定電圧電源Ｖ１と同電位にするといったことができなくなり、正常な駆動波形を発生させることが困難となる。
【０１８４】
そこで、本実施の形態では、初期化期間前半部の終了（スイッチング素子Ｓ２１のオフ）とともにスイッチング素子Ｓ１１０をオンにする。こうすることで、定電圧電源Ｖ１と主放電経路７とを電気的に導通させ、主放電経路７に蓄積された電荷をコイルＬ１Ａ、スイッチング素子Ｓ１１０およびダイオードＤ１１０を介して定電圧電源Ｖ１に移動させて、主放電経路７の電位を速やかに定電圧電源Ｖ１と同電位にすることができる。なお、このときスイッチング素子Ｓ１１０を流れる電流は、主放電経路７に蓄積された電荷による分が主であって比較的小さい電流値となる。したがって、スイッチング素子Ｓ１１０はこの電流を流せるだけの大きさであればよく、定格値の比較的小さいＭＯＳＦＥＴ等をその素子数を少なくして構成することができる。また、ダイオードＤ１１０も、定格値の比較的小さい素子を用いて構成することができる。
【０１８５】
このように、初期化期間後半部では、まずスイッチング素子Ｓ１１０をオンにして、初期化波形の電位を速やかに電位Ｖｉ３まで引き下げる。このとき、スイッチング素子Ｓ５はオンされている。なお、スイッチング素子Ｓ５は初期化期間前半部の途中からオンされているが、前述のようにダイオードＤ１１が電気的に遮断された状態である。次に、スイッチング素子Ｓ１をオフ（スイッチング素子Ｓ２もオフ）にして回収コンデンサＣ１を主放電経路７から電気的に分離するとともに、スイッチング素子Ｓ５をオフにして定電圧電源Ｖ１から主放電経路７へ向かう電流経路を遮断し、スイッチング素子Ｓ２２をオンにして初期化波形発生回路５２の定電圧電源Ｖ３を主放電経路７に接続する。このとき、スイッチング素子Ｓ２２のゲート電圧値を漸増させることにより、電位Ｖｉ３から電位Ｖｉ４、すなわち負の電位Ｖａｄに向かって緩やかに下降する傾斜波形を安定に発生できるようにする。
【０１８６】
次に、書込み期間、すなわち主に走査パルス発生回路５３によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１８７】
上述したように、本実施の形態における走査電極ＳＣ１〜ＳＣｎの駆動波形では、初期化期間後半部の終了とともに走査パルス発生回路５３のスイッチング素子Ｓ３２をオフにするとともにスイッチング素子Ｓ３１をオンにして定電圧電源Ｖ４からの電力をスイッチング動作を行うスキャンＩＣ  ＩＣ３１を介して走査電極ＳＣ１〜ＳＣｎに供給する。これにより、走査電極ＳＣ１〜ＳＣｎに印加される駆動波形は、初期化期間後半部の終了とともに速やかに電位Ｖｉ４から電位Ｖｓａに上昇する。この電位ＶｓａはＶｓｃｎ＋Ｖａｄの値である。
【０１８８】
一方、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次、負の走査パルスを印加するために、初期化波形発生回路５２のスイッチング素子Ｓ２２はオンされたままとなっており、定電圧電源Ｖ３と主放電経路７とは電気的に導通した状態となっている。また走査パルス発生回路５３のスイッチング素子Ｓ３２をオフにし、かつ維持パルス発生回路５１０６のスイッチング素子Ｓ１、Ｓ２およびＳ５をオフにして維持パルス発生回路５１０６の定電圧電源Ｖ１、回収コンデンサＣ１およびＧＮＤを主放電経路７から電気的に分離した状態にし、かつ初期化波形発生回路５２のスイッチング素子Ｓ２１をオフにして定電圧電源Ｖ２を主放電経路７から電気的に分離した状態にすることで、主放電経路７の電位を負の電位Ｖａｄに保っている。そして、スキャンＩＣ  ＩＣ３１では、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３からの電力を、それ以外のときには定電圧電源Ｖ４からの電力を走査電極ＳＣ１〜ＳＣｎに供給する。
【０１８９】
次に、維持期間、すなわち主に維持パルス発生回路５１０６によって走査電極ＳＣ１〜ＳＣｎが駆動されている期間の動作について説明する。
【０１９０】
上述したように、本実施の形態における走査電極ＳＣ１〜ＳＣｎの駆動波形では、書込み期間の終了とともに駆動電圧を一旦０（Ｖ）にする。
【０１９１】
しかし、主放電経路７の電位が定電圧電源Ｖ３からの電力供給によって負の電位Ｖａｄになると、ダイオードＤ１２のカソード側の電位がＧＮＤによる０（Ｖ）であるのに対し、アノード側の電位がそれよりも低い負の電位Ｖａｄとなってしまい、ダイオードＤ１２はアノード側からカソード側へ電流を流すことができない電気的に遮断された状態となってしまう。主放電経路７を０（Ｖ）にするためにはＧＮＤと主放電経路７とを電気的に導通させればよいが、ダイオードＤ１２が電気的に遮断された状態となってしまうと、主放電経路７を速やかに０（Ｖ）にすることができなくなり、正常な駆動波形を発生させることが困難となる。
【０１９２】
そこで、本実施の形態では、書込み期間の終了（スイッチング素子Ｓ２２のオフ）とともにスイッチング素子Ｓ２をオンにする。こうすることで、ＧＮＤと主放電経路７とが電気的に導通され、主放電経路７に蓄積された負の電荷を打ち消すようにＧＮＤからの電荷がダイオードＤ１２０、スイッチング素子Ｓ２、ダイオードＤ１およびコイルＬ１Ａを介して主放電経路７に供給され、主放電経路７の電位は速やかに０（Ｖ）になる。なお、このときダイオードＤ１２０を流れる電流は、主放電経路７に蓄積された負の電荷を打ち消す程度の比較的小さい電流値となる。したがって、ダイオードＤ１２０はこの電流を流せるだけの大きさであればよく、定格値の比較的小さい素子を用いて構成することができる。
【０１９３】
一旦主放電経路７の電位が０（Ｖ）になった後は、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６を順次制御することで、維持パルス波形を発生させる。すなわち、電荷の回収時には、スイッチング素子Ｓ２をオンにして、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電荷をコイルＬ１Ｂ、ダイオードＤ２、スイッチング素子Ｓ２、およびスイッチング素子Ｓ１に逆並列に設けられたダイオードを介して回収コンデンサＣ１に移動させ、電荷の供給時には、スイッチング素子Ｓ１をオンにして、回収コンデンサＣ１に蓄えられた電荷をスイッチング素子Ｓ１、ダイオードＤ１およびコイルＬ１Ａを介して走査電極ＳＣ１〜ＳＣｎに移動させる。また、クランプ時には、スイッチング素子Ｓ５をオンにすることで電位Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５およびダイオードＤ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、スイッチング素子Ｓ６をオンにすることで走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電荷をダイオードＤ１２およびスイッチング素子Ｓ６を介してＧＮＤに放出させる。
【０１９４】
なお、維持期間での維持パルス発生回路５１０６による維持パルスの立ち上がりが維持パルス発生回路６２による維持パルスの立ち下がりの後に行われるように構成されている場合には、維持パルス発生回路６２による維持パルスの立ち下がりの期間、スイッチング素子Ｓ２をオンにする。これにより、ＧＮＤからスイッチング素子Ｓ２を介してＰＤＰ１０に接地電位の電荷が供給されるので、維持パルス発生回路６２による維持パルスを歪のない立ち下がり波形にすることができる。
【０１９５】
また、維持パルス発生回路６２による維持パルスの立ち下がりと維持パルス発生回路５１０６による維持パルスの立ち上がりとが同時に行われるように構成されている場合には、維持パルス発生回路６２による維持パルスの立ち下がりの期間スイッチング素子Ｓ２をオンにする必要はない。これは、その期間スイッチング素子Ｓ１がオンになり回収コンデンサＣ１からスイッチング素子Ｓ１を介してＰＤＰ１０に電荷が供給されるからであり、それにより維持パルス発生回路６２による維持パルスは歪のない立ち下がり波形となる。
【０１９６】
以上、本発明の実施の形態２によれば、維持パルス発生回路５１０６のクランプ部にダイオードＤ１１、Ｄ１２を設ける構成とすることにより、維持パルス発生回路５１０６と初期化波形発生回路５２との間にスイッチング素子を配置することなくクランプ部の定電圧電源Ｖ１およびＧＮＤを主放電経路７から電気的に分離することができる。したがって、電力回収部のコイルＬ１Ａ、Ｌ１Ｂから走査電極ＳＣ１〜ＳＣｎまでの主放電経路７におけるインピーダンスを低減することができ、ＰＤＰ１０の容量性負荷に蓄えられた電荷の回収率を改善して消費電力の削減を実現することができる。
【０１９７】
さらに、ダイオードＤ１１、Ｄ１２に定格値の大きいダイオードを用いて駆動回路を構成することができるので、図１８のスイッチング素子Ｓ９、Ｓ１０や図２０のスイッチング素子Ｓ１０１、Ｓ１０２のようにＭＯＳＦＥＴ等のスイッチング素子を用いた場合と比較して、駆動回路を構成する素子数を削減することができ、回路の設置面積を縮小することができる。なお、スイッチング素子Ｓ１１０およびダイオードＤ１１０、Ｄ１２０は、図１８のスイッチング素子Ｓ９、Ｓ１０や図２０のスイッチング素子Ｓ１０１、Ｓ１０２に比べて、前述したように、それらを構成する素子数が少なく、設置面積も小さくてすむ。
【０１９８】
また、本発明の実施の形態２における維持パルス発生回路５１０６の電力回収部においては、直列に接続されたコイルＬ１ＡおよびダイオードＤ１と、直列に接続されたコイルＬ１Ｂ、ダイオードＤ２およびスイッチング素子Ｓ２とを並列に接続するとともにその並列に接続された回路とスイッチング素子Ｓ１と回収コンデンサＣ１とを直列に接続した構成としている。さらに、カソードを定電圧電源Ｖ１に接続したダイオードＤ１１０と、直列に接続されたコイルＬ１ＡとダイオードＤ１との間の配線に接続されたスイッチング素子Ｓ１１０とを直列に接続した構成としている。この構成により、たとえダイオードＤ１１が電気的に遮断された状態となっても、スイッチング素子Ｓ１１０をオンにすることによって主放電経路７からコイルＬ１Ａ、スイッチング素子Ｓ１１０およびダイオードＤ１１０を介して定電圧電源Ｖ１へと電流を流すことができるので、例えば主放電経路７に蓄積された電位Ｖｓｅｔの電荷を定電圧電源Ｖ１に速やかに移動して主放電経路７の電位を定電圧電源Ｖ１と同電位にすることができる。これにより、走査電極ＳＣ１〜ＳＣｎを駆動する電圧波形を歪なく安定に発生させることができるようになる。
【０１９９】
また、ダイオードＤ１２０のアノードを接地し、直列に接続されたダイオードＤ２とスイッチング素子Ｓ２との間にカソードを接続した構成としているので、たとえダイオードＤ１２が電気的に遮断された状態となっても、スイッチング素子Ｓ１をオフにして回収コンデンサＣ１から主放電経路７に流れる電流を遮断した状態でスイッチング素子Ｓ２をオンにすることによって、ＧＮＤからダイオードＤ１２０、スイッチング素子Ｓ２、ダイオードＤ１およびコイルＬ１Ａを介して主放電経路７へと電流を流すことができ、例えば主放電経路７に蓄積された負の電位Ｖａｄの電荷を打ち消すような電荷をＧＮＤから主放電経路７に速やかに供給して主放電経路７の電位をＧＮＤと同電位にすることができる。これにより、走査電極ＳＣ１〜ＳＣｎを駆動する電圧波形を歪なく安定に発生させることができるようになる。
【０２００】
なお、初期化波形発生回路５２に負の電圧値の定電圧電源Ｖ３を用いない場合、すなわち、スイッチング素子Ｓ２２が図３のように接地されている場合には、ダイオードＤ１２が不要となり図３のようにスイッチング素子Ｓ６を主放電経路７に直接接続するとともに、ダイオードＤ２とスイッチング素子Ｓ２との間を、ダイオードＤ１２０を介して接地する回路が不要となる。
【０２０１】
図１１は、本発明の実施の形態２におけるＰＤＰ駆動回路の主要部分のさらに他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図１１に示す走査電極駆動回路５０７は、維持パルス発生回路５１０７と初期化波形発生回路５２と走査パルス発生回路５３とを有している。
【０２０２】
この図１１に示すように、図９のダイオードＤ１１とスイッチング素子Ｓ１１０およびダイオードＤ１１０とに代えて、維持パルス発生回路５１０７のクランプ部と初期化波形発生回路５２との間の主放電経路７上に、図１８の従来例と同様のＭＯＳＦＥＴ等によるスイッチング素子Ｓ１０を用いた構成とすることも可能である。図１１の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例を図１２に示す。なお、図１２では、図１０と同様、走査電極ＳＣ１の駆動波形が走査電極ＳＣ１〜ＳＣｎの駆動波形を代表して示されている。スイッチング素子Ｓ１０以外のスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２のオンオフ動作は図１０と同様であり、スイッチング素子Ｓ１０のオンオフ動作は図１０のスイッチング素子Ｓ１１０の動作と同様である。
【０２０３】
この構成では、スイッチング素子Ｓ２１をオンさせて定電圧電源Ｖ２を主放電経路７に接続している間、スイッチング素子Ｓ１０をオフさせることにより、主放電経路７から定電圧電源Ｖ１へ流れる電流を遮断することができる。また、初期化期間前半部の終了（スイッチング素子Ｓ２１のオフ）とともにスイッチング素子Ｓ１０をオンにすることにより、定電圧電源Ｖ１と主放電経路７とがスイッチング素子Ｓ５を介して導通し、主放電経路７に蓄積された電荷をスイッチング素子Ｓ１０、Ｓ５を介して定電圧電源Ｖ１に移動させて、主放電経路７の電位を速やかに定電圧電源Ｖ１と同電位にすることができる。
【０２０４】
図１１の構成例の場合、ダイオードＤ１２及びＤ１２０を設けている構成について図９の構成例と同様の効果を得ることができる。
【０２０５】
なお、図９において、ダイオードＤ１２、Ｄ１２０に代えて、維持パルス発生回路５１０６のクランプ部と初期化波形発生回路５２との間の主放電経路７上に、図１８の従来例と同様のＭＯＳＦＥＴ等によるスイッチング素子Ｓ９を用いた構成とすることも可能である。
【０２０６】
図１３は、本発明の実施の形態２におけるＰＤＰ駆動回路の主要部分のさらに他の構成例である走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。図１３に示す走査電極駆動回路５０８は、維持パルス発生回路５１０８と初期化波形発生回路５２と走査パルス発生回路５３とを有している。
【０２０７】
この図１３に示すように、コイルＬ１Ｂをクランプ部のダイオードＤ１２とスイッチング素子Ｓ６との間の配線に接続する構成とすることも可能である。この構成では、クランプ部のダイオードＤ１２は、本来の働きに加え図９に示した維持パルス発生回路５１０６のダイオードＤ２の働きを兼ねた動作ができるので、ダイオードＤ２が不要となり、回路を構成する素子数をさらに削減することが可能となる。図１３の構成例におけるスイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ１１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２の制御タイミング図の一例は、図１０と同様である。
【０２０８】
以上の実施の形態２の図９、図１３の構成例において、一端が定電圧電源Ｖ１に接続されたダイオードＤ１１０とスイッチング素子Ｓ１１０の直列回路の他端は、ダイオードＤ１のカソードと主放電経路７との間の任意の点に接続されてあればよく、あるいは主放電経路７に直接接続されるようにしてもよい。この構成を満足していれば、ダイオードＤ１とコイルＬ１Ａの配置は入れ替わってもよい。
【０２０９】
また、図１１の構成例において、ダイオードＤ１とコイルＬ１Ａの配置は入れ替わってもよい。
【０２１０】
また、図９、図１１の構成例において、ダイオードＤ１２０のカソードは、スイッチング素子Ｓ２とダイオードＤ２のカソードとの間の任意の点に接続されてあればよい。この構成を満足していれば、スイッチング素子Ｓ２とダイオードＤ２とコイルＬ１Ｂとが直列接続された回路において、コイルＬ１Ｂの配置が変更されてもよい。
【０２１１】
また、図１３の構成例において、ダイオードＤ１２０のカソードは、スイッチング素子Ｓ６とダイオードＤ１２のカソードとの間の任意の点に接続されてあってもよい。さらに、この場合、スイッチング素子Ｓ６に逆並列に接続されているダイオードと、ダイオードＤ１２０とを兼用した構成としてもよい。
【０２１２】
なお、以上に述べた本発明の実施の形態１、２においては、初期化期間のはじめの走査電極ＳＣ１〜ＳＣｎの電位Ｖｉ１への上昇を、回収コンデンサＣ１からの電力供給によって行うようにしたが、初期化波形発生回路５２、５２１の定電圧電源Ｖ２からの電力供給によって行うようにしてもよい。
【０２１３】
また、以上に述べた本発明の実施の形態１、２においては、電力回収部におけるＬＣ共振用コイルを電荷供給コイルＬ１Ａと電荷回収コイルＬ１Ｂとに分けた構成を説明したが、例えば、ＬＣ共振用コイルを１つにして電荷供給コイルと電荷回収コイルとを共用する構成としてもよい。但し、この構成は、図１、図３、図５、図９、図１１の構成例には適用できるが、図７、図８、図１３の構成例には適用できない。
【産業上の利用可能性】
【０２１４】
本発明に係るＰＤＰ駆動回路およびプラズマディスプレイ装置によれば、電力回収回路を有し、主放電経路におけるインピーダンスを低減して無効な消費電力を低減するとともに、駆動回路を構成する素子数を削減してその設置面積を縮小するとともに歪の少ない駆動波形を生成することができるＰＤＰ駆動回路およびプラズマディスプレイ装置等として有用である。
【図面の簡単な説明】
【０２１５】
【図１】本発明の実施の形態１におけるＰＤＰ駆動回路の主要部分の一構成例を示す回路図である。
【図２】図１の構成例における各スイッチング素子の制御タイミング図である。
【図３】同ＰＤＰ駆動回路の主要部分の他の構成例を示す回路図である。
【図４】図３の構成例における各スイッチング素子の制御タイミング図である。
【図５】同ＰＤＰ駆動回路の主要部分のさらに他の構成例を示す回路図である。
【図６】図５の構成例における各スイッチング素子の制御タイミング図である。
【図７】同ＰＤＰ駆動回路の主要部分のさらに他の構成例を示す回路図である。
【図８】同ＰＤＰ駆動回路の主要部分のさらに他の構成例を示す回路図である。
【図９】本発明の実施の形態２におけるＰＤＰ駆動回路の主要部分の一構成例を示す回路図である。
【図１０】図９の構成例における各スイッチング素子の制御タイミング図である。
【図１１】同ＰＤＰ駆動回路の主要部分の他の構成例を示す回路図である。
【図１２】図１１の構成例における各スイッチング素子の制御タイミング図である。
【図１３】同ＰＤＰ駆動回路の主要部分のさらに他の構成例を示す回路図である。
【図１４】ＰＤＰの構造を示す斜視図である。
【図１５】同ＰＤＰの電極配列図である。
【図１６】同ＰＤＰの各電極に印加する各駆動電圧波形の一例を示す図である。
【図１７】同ＰＤＰを組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。
【図１８】従来例における走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。
【図１９】従来例における各スイッチング素子の制御タイミング図である。
【図２０】図１８の維持パルス発生回路の電圧クランプ部にスイッチング素子を設けた走査電極駆動回路および維持電極駆動回路内の維持パルス発生回路の回路図である。
【図２１】図２０の維持パルス発生回路の電圧クランプ部に設けられたスイッチング素子を逆流防止用ダイオードに置換した回路図である。
【符号の説明】
【０２１６】
１    ＡＤコンバータ
２    映像信号処理回路
３    サブフィールド処理回路
４    データ電極駆動回路
５、５０１、５０２、５０３、５０４、５０５、５０６、５０７、５０８、５１１、５１２    走査電極駆動回路
６    維持電極駆動回路
７  主放電経路
１０    プラズマディスプレイパネル（ＰＤＰ）
２０    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４、３３    誘電体層
２５    保護層
３０    （ガラス製の）背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
５１、６１、６２、５１０１、５１０２、５１０３、５１０４、５１０５、５１０６、５１０７、５１０８、５１１１、５１１２    維持パルス発生回路
５２、５２１    初期化波形発生回路
５３    走査パルス発生回路
Ｃ１、Ｃ２    回収コンデンサ
Ｃ３１    コンデンサ
Ｌ１、Ｌ２、Ｌ１Ａ、Ｌ１Ｂ    コイル
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ１１、Ｄ１２、Ｄ３１、Ｄ１０１、Ｄ１０２、Ｄ１１０、Ｄ１２０    ダイオード
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ１０１、Ｓ１０２、Ｓ１１０、Ｓ１２０    スイッチング素子
Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５    定電圧電源
ＩＣ３１    スキャンＩＣ
【図１】
2007057737.tif 000003
【図２】
2007057737.tif 000004
【図３】
2007057737.tif 000005
【図４】
2007057737.tif 000006
【図５】
2007057737.tif 000007
【図６】
2007057737.tif 000008
【図７】
2007057737.tif 000009
【図８】
2007057737.tif 000010
【図９】
2007057737.tif 000011
【図１０】
2007057737.tif 000012
【図１１】
2007057737.tif 000013
【図１２】
2007057737.tif 000014
【図１３】
2007057737.tif 000015
【図１４】
2007057737.tif 000016
【図１５】
2007057737.tif 000017
【図１６】
2007057737.tif 000018
【図１７】
2007057737.tif 000019
【図１８】
2007057737.tif 000020
【図１９】
2007057737.tif 000021
【図２０】
2007057737.tif 000022
【図２１】
2007057737.tif 000023