(57)【要約】【課題】  低コストでフォトリソグラフィによるパターニングの限界以下の寸法の画素間隙を形成することができる液晶表示装置を提供する。【解決手段】  所定の画素間隙２０をもってマトリクス状に複数個配列された反射型の画素電極１０が絶縁層を介してその表面上に形成された半導体基板２４と、画素電極と所定の間隙を有して対向する透明電極２６がその表面上に形成された透明基板２６と、間隙に充填された液晶２８とを有する液晶表示装置において、画素間隔の寸法よりも広い寸法の間隙を互いに隔てて各画素電極上に形成されたパターニング膜９０と、各パターニング膜の周囲を囲むようにして各パターニング膜の周辺部に、画素間隙に対応した位置に、該画素間隙と略同じ寸法の間隙を隔てて形成されたサイドウォール９４とを備える。【選択図】  図２
2007272212.tif 000002
【特許請求の範囲】
【請求項１】
所定の画素間隙をもってマトリクス状に複数個配列された画素電極が絶縁層を介してその表面上に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置において、
前記画素間隔の寸法よりも広い寸法の間隙を互いに隔てて前記各画素電極上に形成されたパターニング膜と、
前記各パターニング膜の周囲を囲むようにして前記各パターニング膜の周辺部に、前記画素間隙に対応した位置に、該画素間隙と略同じ寸法の間隙を隔てて形成されたサイドウォールと、
を備えたことを特徴とする液晶表示装置。
【請求項２】
所定の画素間隙をもってマトリクス状に複数個配列された画素電極を有すると共に前記画素電極に電源を供給するスイッチング素子がその表面に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置の製造方法において、
前記画素電極を形成するための導電膜を前記基板の一面側に形成する導電膜形成工程と、
前記導電膜上に前記画素間隙の寸法よりも広い寸法の間隙を互いに隔てて第１のパターニング膜を形成するパターニング膜形成工程と、
前記パターニング膜を含む前記導電膜上にエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、
前記エッチングストッパ膜上に第２のパターニング膜を形成する工程と、
前記第２のパターニング膜をエッチバックすることにより前記第１のパターニング膜の周辺部に、前記画素間隙と略同じ寸法の間隙を有して互いに隔てられたサイドウォールを形成するサイドウォール形成工程と、
前記サイドウォールをマスクとして表面に露出している前記エッチングストッパ膜を除去して前記導電膜を露出させる工程と、
前記第１のパターニング膜と前記サイドウォールとをマスクとして表面に露出している前記導電膜をパターンエッチングすることにより前記画素電極を形成する画素電極形成工程と、
を有することを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に画素間隙をフォトリソグラフィによるパターニングの限界以下の寸法をセルフアラインで形成することにより、画素電極の有効領域を拡大させることができる液晶表示装置とその製造方法に関する。
【背景技術】
【０００２】
最近、ハイビジョン等の高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型表示装置の要望が高まっている。その投射型表示装置には大別すると透過方式と反射方式のものがあるが、双方の方式とも、液晶表示装置としてのＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）パネルを用いた空間光変調部が適用され、ＬＣＤパネルに読出光を入射させ、その入射光を映像信号に対応させて画素単位で変調することにより投射光を得るようになっている。
【０００３】
ここでＬＣＤパネルは、半導体基板に薄膜トランジスタ等のスイッチング素子とそのスイッチング素子によって電位が制御される画素電極を配列形成したアクティブマトリクス基板と、透明基板（ガラス基板等）に被膜形成された共通な透明電極と、前記のアクティブマトリクス基板と共通な透明電極の間に封止された液晶からなり、共通な透明電極と各画素電極の間の電位差を映像信号に対応させて画素電極毎に変化させ、液晶の配向を制御することで読出光を変調するものである（特許文献１、２）。
【０００４】
次に液晶表示装置の構成について、反射型の液晶表示装置を例にとって説明する。図６に反射型の液晶表示装置のブロック構成図を示す。図６に示すように、この液晶表示装置では、縦方向及び横方向に画素Ｐｘがマトリクス状に配列されており、各画素Ｐｘには、水平シフトレジスタ回路２側より列毎に延びる信号配線Ｘと、垂直シフトレジスタ回路４側より行毎に延びるゲート配線Ｙに接続されている。そして、上記各信号配線Ｘは、ビデオスイッチ６（図中では代表して１個のみ示す）を介して映像信号を供給するビデオ線８に接続されており、上記水平シフトレジスタ回路２からの指示によりスイッチングされる。
【０００５】
各画素Ｐｘは、反射型の画素電極１０と、液晶を挟んで各画素Ｐｘに共通になされた透明電極１２と、上記画素電極１０を駆動するスイッチング素子１４と、上記画素電極１０の電位を保持する保持容量１６とを有している。ここで上記各画素電極１０は、画素Ｐｘに対応して、隣り合う画素電極１０との間で僅かな隙間である画素間隙を隔ててマトリクス状に配列されている。
上記スイッチング素子１４のゲートＧ（図７参照）は上記ゲート配線Ｙに接続され、ドレインＤは上記信号配線Ｘに接続され、ソースＳは上記画素電極１０に接続される。図６中では、一部の画素では回路構成が示され、他の一部の画素では回路部品の配列位置が示されている。
【０００６】
この構成において、ビデオ線８からの映像信号は、ビデオスイッチ６によりタイミングをずらして順に供給され、これと同時にゲート配線Ｙにタイミングをずらして順に選択信号を供給することにより、特定の一画素が選択されることになる。そして、入力された映像信号が電荷の形で保持容量１６に書き込まれる。そして、画素電極１０と透明電極１２との間には、映像信号に応じて電位差が発生し、この間に封入されている液晶の光学特性を変調する。この結果、入射光Ｌは画素Ｐｘ毎に変調されて画素電極１０で反射され読出光として出力するので、従来の透過型プロジェクター素子と異なり、入射光を１００％近く利用でき、高精細と高輝度とを両立することができる。
【０００７】
ここで上記画素Ｐｘの構成をより詳しく説明する。図７は上記従来の液晶表示装置の一画素を中心にして表す断面図である。図示するように、この液晶表示装置は、複数の反射型の画素電極１０が所定の画素間隙２０を隔ててマトリクス状に表面に形成された半導体基板２４と、表面に透明電極１２が全画素に亘って共通に形成された透明基板２６と、上記画素電極１０と透明電極１２との間に封入された液晶２８とにより主に構成されている。ここで１つの画素電極１０に相当する部分が１画素Ｐｘに対応する。
【０００８】
半導体基板２４は、アクティブマトリクス基板として次のように構成される。すなわち、この半導体基板２４は、例えばシリコン基板３０を有しており、このシリコン基板３０上に、ソースＳ、ゲートＧ、ドレインＤからなるＭＯＳＦＥＴのスイッチング素子１４と保持容量１６とが並んで設けられる。上記スイッチング素子１４は、ウエル３２上に設けられている。そして、上記各スイッチング素子１４や保持容量１６は、フィールド酸化膜３４で互いに分離されている。また上記スイッチング素子１４のソースＳと上記保持容量１６とが接続される。
【０００９】
そして、このスイッチング素子１４や保持容量１６の表面を覆って例えばＳｉＯ２ 膜よりなる初期層間絶縁膜３６を介してパターン化された第１の配線層３８が形成されている。この第１の配線層３８と上記画素電極１０との間に、第１の層間絶縁膜４０と第２の層間絶縁膜４４との間に挟み込むように介在させた所定の厚さの例えばＡｌ製の第１の金属遮光膜４２がパターン化されて形成されている。この第１の金属遮光膜４２は、少なくとも、上記画素間隙２０の下方に対応する領域に設けられており、上記画素間隙２０からの侵入光を途中で遮断するようになっている。すなわち、上記スイッチング素子１４の拡散電極であるドレインＤやソースＳに侵入光が入射すると、光キャリアが発生してリーク電流が生じ、フリッカーや焼き付きの原点となる画素電極の電位変動を引き起こすので、上記第１の金属遮光膜４２を設けることによって光のパス（光路長）を大きくとって途中で光を吸収するようにしている。
【００１０】
上記画素電極１０は、上記第１の金属遮光膜４２から絶縁されており、そして、この画素電極１０は、上記第１及び第２の層間絶縁膜４０、４４に形成された埋め込み配線４６、４８を介して上記ソースＳに電気的に接続されている。ここで第１及び第２の層間絶縁膜４０、４４により絶縁層が構成される。また上記第１の配線層３８と第１の金属遮光膜４２の上面側には、例えばＴｉＮよりなる反射防止膜５０、５２がそれぞれ形成されており、画素間隙２０を介して侵入してくる光を減衰させるようになっている。またこの侵入光は、画素電極１０の下面と上記第１の金属遮光膜４２との間で反射を繰り返して次第に減衰し、スイッチング素子１４に光が侵入しないような構造となっている。また上記画素電極１０の表面全体には、保護絶縁膜５４が形成されている。そして、この保護絶縁膜５４の表面及び透明電極１２の表面には液晶２８の配向を行う配向膜がそれぞれ形成されている。
【００１１】
そして、このように構成された液晶表示装置は図８に示すように利用される。図８は液晶表示装置の周辺部も含めた状態を示す図であり、図８（Ａ）は液晶表示装置の本体の斜視図を示し、図８（Ｂ）は上記本体にフレキシブルプリント配線板を接続した状態の平面図を示す。図８に示すように、シリコン基板よりなる半導体基板２４上に図示しない液晶を挟んで透明基板２６が周辺のシール領域７０にて接続される。ここで多数の画素Ｐｘが配列されている部分が画素領域７２となっている。また、画素領域７２の周辺部は、水平シフトレジスタ回路２や垂直シフトレジスタ４等を含むシフトレジスタ回路７４が、作成されている。このシフトレジスタ回路７４の外側には、上記シール領域７０が設けられており、ここにシール材とスペーサボールが塗布される。画素領域７２にはスペーサを用いず、シール領域７０において液晶ギャップを作成するスペーサレス構造となっている。
【００１２】
透明基板２６に形成された透明電極には、半導体基板２４上に形成されたカウンタコンタクト７６上に導電性ペーストが盛られ、透明基板２６と半導体基板２４をシール材によって接着固定する際に接続される。カウンタコンタクト７６は外部接続端子７８に配線されており、この外部接続端子７８から所定の電圧を印加できるようになっている。
そして、図８（Ｂ）に示すように、外部からの信号を供給するためのフレキシブルプリント配線板８０が外部接続端子７８に接続されており、外部信号は、このフレキシブルプリント配線板８０に設けられた外部入力端子８２から入力されるようになっている。以上のようにして、液晶表示装置及びその周辺部が構成されることになる。
【００１３】
【特許文献１】特開平１０−３２５９４９号公報
【特許文献２】特開２００１−３１８３７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、図７に示すように、入射光Ｌの内、上記画素電極１０間の画素間隙２０を介して侵入した侵入光Ｌ１が上述したようにソースＳやドレインＤ等の拡散電極に到達すると、このソースＳやドレインＤはウエル３２との間でＰＮ接合になっており、フォトダイオードを形成していることから、光キャリアの発生を防止するために侵入光Ｌ１を途中で遮断して低減させる必要がある。
また、この侵入光Ｌ１が存在すると、光リークによる画素電極１０の電位の変動を少なくするために保持容量１６が必要であり、光リークが大きいと、それに伴い保持容量１６も大きくしなければならず、画素微細化の妨げになる。
【００１５】
ところで、上記スイッチング素子１４等を構成するトランジスタや配線のパターニングは、通常フォトリソグラフィを使用して作成しているが、画素電極１０の作成方法も例外ではなく、フォトリソグラフィを使用して画素電極１０をアレイ状（マトリクス状）にパターニングしている。
更には、画素電極１０は、限られた画素ピッチに対して反射する面積を大きくしたほうが、当然、反射率が大きくなり、明るさやコントラストが大きくなる。このことは、画素間隙２０が小さければ小さいほど良いことを意味する。また、画素間隙２０が小さければ、プロジェクターシステムとして投影上の画像は、画素Ｐｘの格子を認識し難くなるため、滑らかでシームレスな画像を表示することが出来るようになる。以上の各理由により、画素間隙２０の寸法（幅）をできるだけ小さくすることが求められている。
これは、透過型の液晶表示装置でも同様のことが考えられる。すなわち、透過型の液晶表示装置においても、画素電極の画素間隙が小さければ開口率が向上し、明るさやコントラストが大きくなる。
【００１６】
しかしながら、前述した光による縮小露光を行なうフォトリソグラフィは、パターニングの寸法に限界があり、例えば２４８ｎｍの波長の光を使用する高価なＫｒｆステッパにおいても、通常の最小パターニングにおいては２００ｎｍ程度が限界である。
しかもＫｒｆステッパを反射型の画素電極を形成するためのフォトリソグラフィに使用した場合、この画素間隙２０の寸法Ｈ１（図７参照）の最小値は３５０ｎｍ程度が限界となる。この理由は、画素電極は反射膜であるために反射率が高く、パターン形成に光を使用するフォトグラフィでは光によるハレーションや光の干渉などが発生してしまうために、微細フォトグラフィを実現することが難しいためである。
特に大面積チップである反射型の液晶表示装置においては、フォーカスの問題や、マスクの寸法ばらつき、大面積エリアによる露光量のショットばらつきなどの問題も発生し、上述のように３５０ｎｍ程度の画素間隙が限界であった。
【００１７】
上記問題点を解決するために、特許文献１に開示されているように、絶縁膜を使用して遮光層用溝を形成した後、画素（反射）電極兼遮光層となる導電膜（アルミニウム）を成膜し、セルフアラインにて画素電極を作成する方法が提案されている。この方法によれば、画素間隙の下方に金属アルミニウムが形成されるために、この遮光層によって光の入射が抑えられ、光リークが低減でき、しかも、画素間隙を小さくすることが可能であるが、この場合には、実際の画素間隙はスパッタによる膜厚を制御することによって作成することになる。このため、スパッタによるアルミニウムの成膜はグレインが成長するので、画素間隙を小さくしようとすると、グレインが成長した部分において、画素電極間においてショートが発生する可能性がある。従って、画素間隙はアルミニウムによって成長するグレイン以下の寸法に画素間隙を作成することができないということになる。しかも、このグレインのサイズは一定ではないため、微細な画素間隙を制御するのは難しい。
【００１８】
また、この特許文献１においては、遮光層用溝にもスパッタされたアルミニウムが遮光層として形成される。つまり、画素間隙を小さくしようとして画素電極の膜厚を厚くしようとすると、同時に遮光層用溝に形成される遮光膜の膜厚も厚くなるため、画素電極間を絶縁するためには、遮光層用溝も深くしなければならない。従って、遮光層用溝を深くするために、絶縁膜である窒化シリコンの膜厚を厚くして等方性エッチングを行なうと、遮光層用溝も大きくなると同時に、遮光層用溝の上部に配置された同じ絶縁膜である二酸化シリコンの間隙も大きくなってしまう、という問題がある。
そこで本発明は、上記のような問題点を解消するためになされたもので、低コストでフォトリソグラフィによるパターニングの限界以下の寸法の画素間隙を形成することができる液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
請求項１に係る発明は、所定の画素間隙をもってマトリクス状に複数個配列された画素電極が絶縁層を介してその表面上に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置において、
前記画素間隔の寸法よりも広い寸法の間隙を互いに隔てて前記各画素電極上に形成されたパターニング膜と、前記各パターニング膜の周囲を囲むようにして前記各パターニング膜の周辺部に、前記画素間隙に対応した位置に、該画素間隙と略同じ寸法の間隙を隔てて形成されたサイドウォールと、を備えたことを特徴とする液晶表示装置である。
【００２０】
請求項２に係る発明は、所定の画素間隙をもってマトリクス状に複数個配列された画素電極を有すると共に前記画素電極に電源を供給するスイッチング素子がその表面に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置の製造方法において、
前記画素電極を形成するための導電膜を前記基板の一面側に形成する導電膜形成工程と、前記導電膜上に前記画素間隙の寸法よりも広い寸法の間隙を互いに隔てて第１のパターニング膜を形成するパターニング膜形成工程と、前記パターニング膜を含む前記導電膜上にエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、前記エッチングストッパ膜上に第２のパターニング膜を形成する工程と、前記第２のパターニング膜をエッチバックすることにより前記第１のパターニング膜の周辺部に、前記画素間隙と略同じ寸法の間隙を有して互いに隔てられたサイドウォールを形成するサイドウォール形成工程と、前記サイドウォールをマスクとして表面に露出している前記エッチングストッパ膜を除去して前記導電膜を露出させる工程と、前記第１のパターニング膜と前記サイドウォールとをマスクとして表面に露出している前記導電膜をパターンエッチングすることにより前記画素電極を形成する画素電極形成工程と、を有することを特徴とする液晶表示装置の製造方法である。
【発明の効果】
【００２１】
本発明に係る液晶表示装置及びその製造方法によれば、次のように優れた作用効果を発揮することができる。
低コストでフォトリソグラフィによるパターニングの限界以下の寸法の画素間隙を形成することができる。従って、画素電極の有効画素対応領域が拡大するため、プロジェクターとしての明るさやコントラストが向上する。
さらには、反射型液晶表示装置の場合、画素間隙から侵入する光を低減することにより、光リークを低減してフリッカーや焼きつきを低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明に係る液晶表示装置及びその製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る液晶表示装置の一例の一画素を中心にして示す断面図、図２は図１中のＡ部である画素間隙の部分を拡大して示す部分拡大図、図３及び図４は本発明装置の製造過程を示す工程図である。尚、図６〜図８に示す構成部分と同一の構成部分については同一符号を付してある。
【００２３】
まず、本発明に係る液晶表示装置の平面構造は、図６に示した構造と同じである。また断面構造は、以下に説明するようにパターニング膜、エッチングストッパ膜及びサイドウォールを形成して画素間隙をより小さくした点を除いて、図７に示した構造と略同じである。
すなわち、図１に示すように、この液晶表示装置は、複数の反射型の画素電極１０が所定の画素間隙２０を隔ててマトリクス状に表面に形成された半導体基板２４と、表面に透明電極１２が全画素に亘って共通に形成された透明基板２６と、上記画素電極１０と透明電極１２との間に封入された液晶２８とにより主に構成されている。ここで１つの画素電極１０に相当する部分が１画素Ｐｘに対応する。
【００２４】
半導体基板２４は、アクティブマトリクス基板として次のように構成される。すなわち、この半導体基板２４は、例えばシリコン基板３０を有しており、このシリコン基板３０上に、ソースＳ、ゲートＧ、ドレインＤからなるＭＯＳＦＥＴのスイッチング素子１４と保持容量１６とが並んで設けられる。上記スイッチング素子１４は、ウエル３２上に設けられている。そして、上記各スイッチング素子１４や保持容量１６は、フィールド酸化膜３４で互いに分離されている。また上記スイッチング素子１４のソースＳと上記保持容量１６とが接続される。
【００２５】
そして、このスイッチング素子１４や保持容量１６の表面を覆って例えばＳｉＯ２ 膜よりなる初期層間絶縁膜３６を介してパターン化された第１の配線層３８が形成されている。この第１の配線層３８と上記画素電極１０との間に、第１の層間絶縁膜４０と第２の層間絶縁膜４４との間に挟み込むように介在させた所定の厚さの例えばＡｌ製の第１の金属遮光膜４２がパターン化されて形成されている。この第１の金属遮光膜４２は、少なくとも、上記画素間隙２０の下方に対応する領域に設けられており、上記画素間隙２０からの侵入光を途中で遮断するようになっている。すなわち、上記スイッチング素子１４の拡散電極であるドレインＤやソースＳに侵入光が入射すると、光キャリアが発生してリーク電流が生じ、フリッカーや焼き付きの原点となる画素電極の電位変動を引き起こすので、上記第１の金属遮光膜４２を設けることによって光のパス（光路長）を大きくとって途中で光を吸収するようにしている。
【００２６】
上記画素電極１０は、上記第１の金属遮光膜４２から絶縁されており、そして、この画素電極１０は、上記第１及び第２の層間絶縁膜４０、４４に形成された埋め込み配線４６、４８を介して上記ソースＳに電気的に接続されている。ここで第１及び第２の層間絶縁膜４０、４４により絶縁層が構成される。また上記第１の配線層３８と第１の金属遮光膜４２の上面側には、例えばＴｉＮよりなる反射防止膜５０、５２がそれぞれ形成されており、画素間隙２０を介して侵入してくる光を減衰させるようになっている。またこの侵入光は、画素電極１０の下面と上記第１の金属遮光膜４２との間で反射を繰り返して次第に減衰し、スイッチング素子１４に光が侵入しないような構造となっている。また上記画素電極１０の表面全体には、保護絶縁膜５４が形成されている。そして、この保護絶縁膜５４の表面及び透明電極１２の表面には液晶２８の配向を行う配向膜がそれぞれ形成されている。
【００２７】
ここで本発明装置における画素間隙２０の寸法（幅）Ｈ２は、後述する製造工程を用いることにより、図７に示す従来装置の画素間隙２０の寸法Ｈ１よりもかなり小さく形成されており、この微細な寸法Ｈ２を実現するために、図２に示す拡大図のように、パターニング膜９０とエッチングストッパ膜９２とサイドウォール９４とを有している。具体的には、上記各画素電極１０上には、画素間隙２０の寸法Ｈ２よりも広い寸法Ｈ３の間隙を互いに隔てて上記パターニング膜９０が形成されている。このパターニング膜９０は透明な絶縁膜として例えばＳｉＯ２ 膜が用いられる。そして、各パターニング膜９０の周囲を囲むようにして各パターニング膜９０の周辺部に、すなわちエッチングストッパ膜９２を介してセルフアライメント用のサイドウォール９４が形成されている。
【００２８】
上記エッチングストッパ膜９２としては絶縁膜である例えば透明なシリコン窒化膜を用いることができる。また上記サイドウォール９４としては絶縁膜である例えば透明なＳｉＯ２ 膜を用いることができる。上記サイドウォール９４間の間隙の寸法Ｈ４は画素電極１０の画素間隙２０の寸法Ｈ２と同じである。換言すれば、後述するようにこのサイドウォール９４をマスクとしてパターンエッチングすることによりセルフアライメントで上記画素電極１０が形成されるので上記両寸法Ｈ２及びＨ４が同じ値となる。ここで上記両寸法Ｈ２及びＨ４は１００ｎｍ程度に設定でき、従来装置の寸法Ｈ１の３５０ｎｍ程度よりも大幅に小さくすることができる。
【００２９】
この反射型の液晶表示装置の動作は、先に説明した従来の反射型の液晶表示装置の動作と同様であるので、その説明を省略する。
上記した本発明の反射型の液晶表示装置は、従来装置に比べて、画素電極１０の面積を大きくできるため、反射率が向上してプロジェクターとしての明るさやコントラストを向上でき、更には、画素間隙２０から侵入する光（侵入光）を低減することができ、この結果、光リークを低減してフリッカーや焼き付きを低減することができる。
【００３０】
この場合、画素サイズが小さくなっても従来構造よりも光リークを著しく抑制することができるので、小画素化による高解像度パネルや、低コスト化を実現することが出来るようになる。
また、本発明装置のコントラストの向上は、例えば黒の再現性が向上し、暗部の階調が良くなるため投射型プロジェクターの欠点である黒浮きを著しく改善でき、例えば映画などの暗いシーンにおいても視認性を向上させることができる。
【００３１】
次に、上記した本発明装置の製造方法を具体的に説明する。
まず、図１及び図２に示す画素電極１０の直下の第２の層間絶縁膜４４までを従来方法と同じ通常の方法、すなわち成膜やエッチングを繰り返し行って作成する。
そして、図３（Ａ）に示すように、上記第２の層間絶縁膜４４上に、従来方法と同じく、後で画素電極１０となる反射導電膜１００を全面に形成する（反射導電膜形成工程）。この反射導電膜１００としては例えば反射率の高いアルミニウム膜を用いることができる。
【００３２】
次に図３（Ｂ）に示すように、上記反射導電膜１００上に絶縁膜を３００ｎｍ程度の厚さでＣＶＤにより全面的に形成し、この絶縁膜をフォトリソグラフィによって、画素電極形状にパターニングし、さらにエッチングによって、この絶縁膜を画素電極形状に加工して第１のパターニング膜としてパターニング膜９０を形成する（パターニング膜形成工程）。このとき作成したパターニング膜９０の間隙１０２の寸法Ｈ３は、フォトリソグラフィを用いて、後工程で形成されることになる画素間隙２０の予め設定された寸法Ｈ１、例えば１００ｎｍよりも広く設定し、例えば６００ｎｍ程度に形成する。
【００３３】
このとき、このパターニング膜９０で作成する間隙１０２の寸法Ｈ３は、６００ｎｍ程度の間隙でよいので、高価なＫｒｆステッパや、高価な高感度レジストを使用しなくて良く、２，３世代前の安価なｉ線ステッパで十分に作成が可能である。このパターニング膜９０としては、例えば透明なＳｉＯ２ 膜を用いることができる。
次に図３（Ｃ）に示すように、上記パターニング膜９０を含む全面に絶縁膜よりなるエッチングストッパ膜９２をＣＶＤにて５０ｎｍ成膜する（エッチングストッパ膜形成工程）。
このエッチングストッパ膜９２としては透明な窒化膜、例えばシリコン窒化膜（ＳｉＮ）を用いることができる。これにより、パターニング膜９０の表面及び間隙１０２の内面に亘って全面的にエッチングストッパ膜９２が形成される。
【００３４】
次に図３（Ｄ）に示すように、上記エッチングストッパ膜９２上に、第２のパターニング膜であるサイドウォール用の絶縁膜１０４を所定の厚さで全面に亘ってＣＶＤにより成膜する。この絶縁膜１０４としては例えば透明なＳｉＯ２ 膜を用いることができる。この絶縁膜１０４の厚さは例えば２００ｎｍ程度であり、上記間隙１０２が完全に平坦に埋め込まれないように、少なくとも僅かな間隙１０６が残るように制御された厚さで成膜する。
【００３５】
次に、酸化膜エッチング装置を用いて、図３（Ｅ）に示すように、上記絶縁膜１０４をエッチバックすることにより、上記パターニング膜９０の周辺部に、これを囲むようにサイドウォール９４を形成する。このとき、真空雰囲気にてＣＨＦ３ とＣＦ４ のガスを導入し、ＲＦプラズマを生成して異方性エッチングを行う。上記パターニング膜９０の側壁には上記エッチングストッパ膜９２を挟んで、上記絶縁膜１０４によるサイドウォール９４が形成される（サイドウォール形成工程）。また、エッチバックによるエンドポイントは、上記エッチングストッパ膜９２が露出した点で終点検出を行う。従って、サイドウォール９４の間隙の寸法Ｈ４は絶縁膜１０４の膜厚によって、正確に制御することが出来る。換言すれば、所望する寸法Ｈ４を得るように絶縁膜１０４の膜厚を設定する。この寸法Ｈ４は、間隙１０２の寸法Ｈ３よりも遥かに小さく、この寸法Ｈ４が画素間隙の寸法Ｈ２になって行くことになる。
【００３６】
次に、上記酸化膜エッチング装置とは別のチャンバで、ガス比を変更することによって、図４（Ａ）に示すように上記サイドウォール９４をマスクとして表面に露出しているエッチングストッパ膜９２をエッチングにより除去し、下層のパターニング膜９０を露出させると共に、サイドウォール９４の間隙１０６の反射導電膜１００を露出させる。この際、上記エッチングストッパ膜９２は、サイドウォール９４の底面とパターニング膜９０側の側面とに僅かに残留するだけとなる。しかしながら、エッチングストッパ膜９２は、サイドウォール９４やパターニング膜９０と同じ絶縁膜であるので、残留しても何ら問題は発生しない。
次に、図４（Ｂ）に示すように、上記パターニング膜９０及びサイドウォール９４をハードマスクとして、アルミエッチング装置で上記反射導電膜１００をエッチングすることによって上記サイドウォール９４間に露出している反射導電膜１００を除去して、寸法Ｈ２の間隙２０を有する画素電極１０を形成する（画素電極形成工程）。本実施例の場合、出来上がる画素電極１０の間隙２０の寸法は１００ｎｍに設定した。
【００３７】
この後は、パターニング膜９０、残留するエッチングストッパ膜９２及びサイドウォール９４は、全て透明膜であるので、反射型の液晶表示装置の上部から入射された光を反射するという作用を妨げる効果はないため、そのまま残してもかまわず、この上面に図４（Ｃ）に示すように保護絶縁膜５４を形成してもよい。
【００３８】
或いは、このパターニング膜９０、残留するエッチングストッパ膜９２及びサイドウォール９４は、小さい画素間隙２０を作成するという役目を終了しているので、それぞれ除去した後に、図４（Ｄ）に示すように保護絶縁膜５４を形成してもよい。
尚、最終的にパターニング膜９０、エッチングストッパ膜９２及びサイドウォール９４を全て除去する場合には、これらを透明部材でなく不透明部材で形成するようにしてもよい。
【００３９】
上述のように形成された保護絶縁膜５４の表面はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって平坦化され、この上に図示しない配向膜を形成して実質的に半導体基板２４側が完成されることになる。その後は、図１に示すように、この半導体基板２４と、透明電極１２を有する透明基板２６とを対向させて、両基板間に液晶２８を封入することにより液晶表示装置が完成されることになる。
上記の作成方法に示すように、画素電極１０の間隙２０の寸法Ｈ２は、フォトリソグラフィの解像度に関係なく制御できる。従って、高価な微細露光の出来るステッパや、高解像が可能なレジスト、その他ＥＢ（電子ビーム）露光装置や、ナノインプリント装置などを使用しなくても、２、３世代前の安価なステッパを用いて、画素間隙２０が微細になされた画素電極１０を形成することが出来る。
【００４０】
しかも前述の通り、反射型の液晶表示装置の画素電極１０の場合には、画素電極１０は反射膜であるために反射率が高く、パターン形成に光を使用するフォトグラフィでは光によるハレーションや光の干渉などが発生してしまうために、微細フォトグラフィを実現することが難しいといった問題があり、特に大面積チップである反射型の液晶表示装置においては、フォーカスの問題や、マスクの寸法ばらつき、大面積エリアによる露光量のショットばらつきなどの問題も発生するため、ステッパを用いたフォトリソグラフィでは、装置起因の精度が問題になったが、本発明方法を使用すれば、安価な設備で、難しいプロセス制御も必要とせずに、高反射率の反射膜においても、微細な画素間隙２０を有する画素電極１０を形成することが出来る。
【００４１】
また、パターニング膜９０の側壁に形成するサイドウォール９４は、ＣＶＤで成膜するために周知のようにウエハの面内の膜厚の均一性に優れている。従って、パターニング膜９０の側壁に形成するサイドウォール９４の間隙２０の寸法Ｈ４（Ｈ２）は、比較的均一に制御することが可能である。従って、画素間隙２０の寸法Ｈ２はばらつきが少なく、均一に作成することができる。
また、本発明方法によって画素間隙２０を小さく作成することが出来ることから、この画素間隙２０から入射する光を大幅に低減することが出来る。
【００４２】
従って、画素を駆動するスイッチング素子の拡散電極に照射される光がほとんどなくなり、光キャリアによるリーク電流が大幅に低減することが出来る。
このことから、光リークによる画素電極１０の電位の変動を少なくするために必要だった保持容量が小さくでき、大幅な画素微細化が可能になる。
さらには、上記のように画素間隙２０の寸法は、フォトリソグラフィによる制約を受けないことから、画素間隙２０の寸法Ｈ２を変更したい場合には、高価なフォトリソグラフィ用のマスクを作成することなく、簡単に画素間隙２０の寸法Ｈ２を変更することが出来る。
【００４３】
具体的には、サイドウォール９４に用いる絶縁膜１０４の膜厚を変更するだけでよく、酸化膜ＣＶＤ装置の成膜時間変更のみで、簡単に画素間隙２０の寸法Ｈ２が変更できる。
これは、例えばＲＧＢの３原色に対応した反射型の液晶表示装置について、各々の画素電極の間隙を簡単に最適化できるメリットがある。
例えばＢ光用の反射型の液晶表示装置に入射される光は４００ｎｍ〜５００ｎｍの色光、Ｇ光用の反射型液晶表示装置に入射される光は５００ｎｍ〜６００ｎｍの色光、Ｒ光用の反射型の液晶表示装置に入射される光は６００ｎｍ〜７８０ｎｍの色光に、それぞれ限定されている。
【００４４】
ここで、Ｒ光用の反射型液晶表示装置について見てみると、画素を形成している画素電極の間隙を６００ｎｍ以下に設定しておけば、画素間隙において間隙と水平方向以外の光は、画素電極に反射、もしくは吸収されてしまい、スイッチング素子の方向に入射されなくなる。この時の上部から見た画素電極の平面図を図５（Ａ）に示す。
【００４５】
このため、画素電極から画素トランジスタに入射される大部分の光をカットすることができ、光によるリーク電流を防止することが出来る。
また、Ｇ光用の反射型液晶表示装置についても同じで、画素を形成している画素電極の間隙を５００ｎｍ以下に設定しておけば、画素間隙において間隙と水平方向以外の光は、画素電極に反射、もしくは吸収されてしまい、スイッチング素子の方向に入射されなくなる。この後の上部から見た画素電極の平面図を図５（Ｂ）に示す。
【００４６】
このため、画素電極から画素トランジスタに入射される大部分の光をカットすることができ、光によるリーク電流を防止することが出来る。
また、Ｂ光用の反射型の液晶表示装置についても同じで、画素を形成している画素電極の間隙を４００ｎｍ以下に設定しておけば、画素間隙において間隙と水平方向以外の光は、画素電極に反射、もしくは吸収されてしまい、スイッチング素子の方向に入射されなくなる。この時の上部から見た画素電極の平面図を図５（Ｃ）に示す。
このため、画素電極からスイッチング素子に入射される大部分の光をカットすることができ、光によるリーク電流を防止することが出来る。
【００４７】
ここで本発明によれば、ＲＧＢの各反射型の液晶表示装置に対応させた画素間隙を有する画素電極を簡単に作成することが出来る。
つまり、パターニング膜９０とエッチングストッパ膜９４の形成までは、各色光用反射型の液晶表示装置ともに同じプロセスで製造することができる。
その後、最終工程であるサイドウォール９４の形成時において、Ｒ，Ｇ，Ｂの各色光に対応した反射型の液晶表示装置用に画素電極の間隙Ｈ２の距離に対応させて、サイドウォール９４用の絶縁膜１０４の膜厚を変化させて形成すればよいので、特許文献２と比較して素子にある程度の汎用性を持たせることが出来る。
【００４８】
すなわち、上記絶縁膜１０４の形成以前のプロセスまでＲ，Ｇ，Ｂの各色光に対応した反射型液晶表示装置は全く同じ工程で作成し、必要に応じてＲ，Ｇ，Ｂの各色光に対応した絶縁膜１０４の膜厚を設定した反射型の液晶表示装置を作成し分けることができる。
さらに、本発明によれば、最終的に形成する画素間隙は、アルミエッチングによって作成されるので、特許文献１のようにアルミのグレインによる制約を受けない。
この画素間隙はエッチングによって確実に形成されるため、正確な画素間隙を作成することが可能である。
また、特許文献１のように画素間隙の下方に導電性のアルミニウムによる遮光膜を成膜する必要がないため、遮光膜を介した画素電極間のショートという不具合も発生することがない。
【００４９】
以下に、本発明に係る液晶表示装置の他の実施例を添付図面に基づいて詳述する。本発明は、透過型の液晶表示装置にも適用できるものである。図９、図１０に示すように、下地保護膜１３１の形成されたガラスなどの透明部材からなる絶縁基板１３０上にゲート配線１５０、ビデオ線１２０が形成され、ソース電極１８０を介してＩＴＯ膜からなる画素電極１１０が電気的に接続され、薄膜トランジスタ（ＴＦＴ）を用いて駆動されている。
【００５０】
図１０は、図９のＢ部分である、隣接する画素電極１１０の断面を部分的に拡大した図である。同図に示すように、絶縁基板１３０上に、下地保護膜１３１、ビデオ線１２０、パターニング膜１９０、画素電極１１０、保護絶縁膜１５４、液晶１２８、透明電極１１２、透明基板１２６が積層されている。
【００５１】
ここで画素間隙１２１の寸法は、上述の製造工程を用いることにより、従来装置の画素間隙の寸法よりもかなり小さく形成されており、この微細な寸法を実現するために、図１０に示す拡大図のように、パターニング膜１９０とエッチングストッパ膜１９２とサイドウォール１９４とを有している。具体的には、上記各画素電極１１０上には、画素間隙の寸法よりも広い寸法の間隙を互いに隔てて上記パターニング膜１９０が形成されている。このパターニング膜１９０は透明な絶縁膜として例えばＳｉＯ２ 膜が用いられる。そして、各パターニング膜１９０の周囲を囲むようにして各パターニング膜１９０の周辺部に、すなわちエッチングストッパ膜１９２を介してセルフアライメント用のサイドウォール１９４が形成されている。
【００５２】
上記エッチングストッパ膜１９２としては絶縁膜である例えば透明なシリコン窒化膜を用いることができる。また上記サイドウォール１９４としては絶縁膜である例えば透明なＳｉＯ２ 膜を用いることができる。上記サイドウォール１９４間の間隙の寸法は画素電極１１０の画素間隙１２１の寸法と同じである。換言すれば、このサイドウォール１９４をマスクとしてパターンエッチングすることによりセルフアライメントで上記画素電極１１０が形成されるので上記両寸法が同じ値となる。ここで上記両寸法は１００ｎｍ程度に設定でき、従来装置の寸法よりも大幅に小さくすることができる。
【００５３】
透過型の液晶表示装置の場合、図９に示すように、ＴＦＴ駆動のための配線、電極が液晶表示装置を透過する光を遮るが、画素電極の有効画素対応領域が拡大するため、反射型の液晶表示装置の場合と同様に、プロジェクターとしての明るさやコントラストが向上する。
また、ＴＦＴ駆動のための配線、電極は金属材料が用いられているが、これら部材に透明部材が適用される場合、さらにプロジェクターとしての明るさやコントラストが向上する効果が期待できる。
【図面の簡単な説明】
【００５４】
【図１】本発明に係る液晶表示装置の一例の一画素を中心にして示す断面図である。
【図２】図１中のＡ部である画素間隙の部分を拡大して示す部分拡大図である。
【図３】本発明装置の製造過程を示す工程図である。
【図４】本発明装置の製造過程を示す工程図である。
【図５】画素間隙の寸法が各種になされた画素電極を上部から見た状態を示す平面図である。
【図６】反射型の液晶表示装置を示すブロック構成図である。
【図７】従来の液晶表示装置の一画素を中心にして表した断面図である。
【図８】液晶表示装置の周辺部も含めた状態を示す図である。
【図９】本発明に係る液晶表示装置の他の実施例である透過型の液晶表示装置を示す部分図である。
【図１０】図９中のＢ部である画素間隙の部分を拡大して示す部分拡大断面図である。
【符号の説明】
【００５５】
１０，１１０…画素電極
１２，１１２…透明電極
１４…スイッチング素子
２０，１２１…画素間隙
２４…半導体基板
２６，１２６…透明基板
２８，１２８…液晶
５４，１５４…保護絶縁膜
９０，１９０…パターニング膜
９２，１９２…エッチングストッパ膜
９４，１９４…サイドウォール
１００…反射導電膜
１０２…パターニング膜間の間隙
１２０…ビデオ線
１３０…絶縁基板
１５０…ゲート配線
１８０…ソース電極
Ｈ２…画素間隙の寸法
Ｈ３…パターニング膜間の間隙の寸法
【図１】
2007272212.tif 000003
【図２】
2007272212.tif 000004
【図３】
2007272212.tif 000005
【図４】
2007272212.tif 000006
【図５】
2007272212.tif 000007
【図６】
2007272212.tif 000008
【図７】
2007272212.tif 000009
【図８】
2007272212.tif 000010
【図９】
2007272212.tif 000011
【図１０】
2007272212.tif 000012