(57)【要約】【課題】  大型のタイル表示システムの表示品位を向上させる。【解決手段】  配列された複数の表示装置６と表示制御手段４を備える映像表示システム１において、表示装置６は、表示クロック信号９Ｃに基づいて表示データ１６の表示を行う表示部を備え、表示制御手段４は、表示クロック信号９Ｃの周波数より低い周波数の基準クロック信号５Ｃを生成する。表示装置６は、基準クロック信号５Ｃを受信し、当該表示装置において用いる表示クロック信号９Ｃを基準クロック信号５Ｃに同期させて生成する。【選択図】        図２
2007065097.tif 000002
【特許請求の範囲】
【請求項１】
表示クロック信号に基づいて表示データの表示を行う表示部を備える、配列されて一画面を構成する複数の表示装置と、
該表示クロック信号の周波数より低い周波数の基準クロック信号を生成して送出する表示制御手段と
を備えており、
該複数の表示装置の少なくともいくつかは、前記基準クロック信号を受信し、当該表示装置において用いる表示クロック信号を該基準クロック信号に同期させて生成する、映像表示システム。
【請求項２】
前記表示装置は、前記表示クロック信号を分周した比較用クロック信号と前記基準クロック信号との位相を比較した結果に基づいて、前記表示クロック信号の発振周波数を制御するフェーズロックループ回路によって、前記表示クロック信号を生成する請求項１に記載の映像表示システム。
【請求項３】
表示クロック信号に基づいて表示データの表示を行う表示部を備える、配列されて一画面を構成する複数の表示装置と、
該表示クロック信号の周波数より低い周波数の水平同期信号を生成して送出する表示制御手段と
を備えており、
該複数の表示装置の少なくともいくつかは、前記水平同期信号を受信し、当該表示装置において用いる表示クロック信号を該水平同期信号に同期させてフェーズロックループ回路によって生成する、映像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の表示装置を使用して一つの表示を実現するタイル表示を行う映像表示システムに関し、特に、各表示装置における表示の劣化を防止するような映像表示システムに関する。
【背景技術】
【０００２】
従来、複数の表示装置をタイル状に配置して一つの表示を実現するタイル表示システムが知られている。このタイル表示システムは、タイリング・ディスプレイ・システム、または、マルチスクリーン・システムとも呼ばれることがある。図８は、従来のタイル表示システム１０１の構成を示すブロック図である。従来のタイル表示システム１０１には、複数の表示装置１０６1〜１０６Nが備えられており、表示装置１０６1〜１０６Nそれぞれは、表示データライン１０２や制御信号ライン１０３、クロックライン１１８によって、表示データ、制御信号、クロック信号を表示制御装置１０４から受信して動作する。このようなタイル表示システム１０１の表示部の外観を図９に示し、その断面構造を図１０に示す。従来のタイル表示システム１０１の各表示装置１０６1〜１０６Nの各表示部１０６Ｐは、一つの画像または映像を観察者に提供するために配列されて用いられる。また、各表示装置１０６1〜１０６Nの表示部１０６Ｐの背面には、表示を制御するための表示制御部１０７が備えられている。例えば、特許文献１には、これに類似するタイル表示システムが開示されている。
【０００３】
この従来のタイル表示システム１０１の各表示装置１０６の構成を示すブロック図を図１１に示す。表示装置１０６は、各表示装置１０６1〜１０６Nを代表して示すものである。各表示装置１０６には表示用メモリ１１５やメモリ制御部１１４が備えられており、メモリ制御部１１４の動作の基準となる表示クロックは、クロックライン１１８を通じて表示制御装置１０４から配信される。従来のタイル表示システム１０１に用いる各表示装置１０６1〜１０６Nの構成は、図１２のブロック図のようにされる。図１２に示すように、表示用メモリ１１５やメモリ制御部１１４は表示制御部１０７に備えられている。そして、表示部１０６Ｐには表示用メモリ１１５から表示データ１１６が転送されて表示される。複数の表示装置１０６1〜１０６Nに接続されたクロックライン１１８から供給される表示クロックは、例えば、表示部１０６Ｐの各走査線に含まれる１００〜１０００個程度の画素が表示データを適切にサンプリングできるように、水平走査周波数の１００〜１０００倍、またはそれ以上の高い周波数のクロックである。このため、図１３に示すように、クロック信号の波形が歪まないように各表示装置１０６1〜１０６Nの入力直前に波形整形回路１１９を配置したり、図１４に示すように、クロックライン１１８を表示制御装置１０４からポイント・ツー・ポイントとして接続してクロックライン１１８の負荷を減らして波形の劣化を防止することが行われている。
【特許文献１】特開２００４−４６１８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、波形成形回路を設けようとしても、表示制御装置１０４から各表示装置１０６1〜１０６Nまでのクロックライン１１８の距離に応じて波形の劣化の程度が異なるため、波形整形回路１１９は表示クロックが供給される表示装置１０６に応じて調整する必要がある。また、ポイント・ツー・ポイントでの接続の際においても、接続するタイル間での距離が長くなると、やはり、クロック波形が乱れてデータ伝送が正しく行えない。
【０００５】
大型のタイル表示システムにおいては、装置が大型化して画面が大きくなると必然的に制御用の信号ラインが長くなる。このため、各種制御信号の中で周波数が最も高くなるクロック信号が影響を受ける。具体的には、クロックラインが長く（例えばｌｍ以上に）なると、クロックラインに用いるケーブルや配線パターンに寄生する容量やインダクタンスがクロック波形を歪ませてしまい、データ伝送が正しく行われなくなったり、ノイズの影響を受けやすくなる。その結果、表示部１０６Ｐの画面が乱れたり、表示できなくなる。
【０００６】
また、この問題を解決するために表示制御装置１０４からの表示クロックを使わずに、各々の表示装置１０６において、個別のクロック発振器を設けることは容易ではない。なぜなら、タイル表示システムの回路においては、各表示装置が全く同じクロックに基づいて動作する必要があるためである。加えて、個々の表示装置１０６で独立したクロックを使用した場合には、表示装置ごとのクロック周波数のずれによって、画像の表示タイミングが異なってくる。その結果、表示画面の切り替えタイミングが表示装置ごとにずれてしまったり、表示位置が数画素ずれる障害が発生することもある。図１５に表示画面の切り替えの障害の例を示す。従来のタイル表示システム１０１においては、本来は、表示Ｄ1から表示Ｄ2に一斉に切り替わる必要があるが、各表示装置１０６1〜１０６Nのクロック周波数がずれたまま表示をすると、中央の２つの表示装置の表示切替が早くなり、その他のタイルの表示がずれている表示Ｄ12となった後に、表示Ｄ2に切り替わることとなる。
本発明は、上記少なくともいずれかの問題を解決することを課題とする。
【課題を解決するための手段】
【０００７】
本発明においては、表示クロック信号に基づいて表示データの表示を行う表示部を備える、配列されて一画面を構成する複数の表示装置と、該表示クロック信号の周波数より低い周波数の基準クロック信号を生成して送出する表示制御手段とを備えており、該複数の表示装置の少なくともいくつかは、前記基準クロック信号を受信し、当該表示装置において用いる表示クロック信号を該基準クロック信号に同期させて生成する、映像表示システムが提供される。
【０００８】
表示クロック信号は、表示部が表示を行うために用いるクロック信号である。この表示クロック信号は、例えば、表示部の走査線の一ラインに含まれる各画素を駆動するためのデータを、表示用メモリから転送したり表示データからサンプリングするためのクロック信号として用いられる。この表示クロック信号は、各表示装置が、基準クロック信号に同期させて生成する。これにより、各表示装置が生成する表示クロック信号が基準クロック信号に同期したものとなり、各表示装置が誤動作したり、表示タイミングが不均一になることを防止することができる。また、基準クロック信号は、表示クロック信号より低周波の信号であるため、安定した配信を行うことができる。このため、表示装置と表示制御装置の間を延長することができ、大型の映像表示システムを実現することができる。
【０００９】
本発明においては、前記表示装置は、前記表示クロック信号を分周した比較用クロック信号と前記基準クロック信号との位相を比較した結果に基づいて、前記表示クロック信号の発振周波数を制御するフェーズロックループ回路によって、前記表示クロック信号を生成すると好適である。基準クロック信号に基づいてＰＬＬ（フェーズロックループ）によって表示クロック信号を生成すれば、映像表示システムでこの基準クロック信号を利用して表示を行う表示装置の表示が互いに同期して良好な表示が実現する。
【００１０】
また、本発明においては、表示クロック信号に基づいて表示データの表示を行う表示部を備える、配列されて一画面を構成する複数の表示装置と、該表示クロック信号の周波数より低い周波数の水平同期信号を生成して送出する表示制御手段とを備えており、該複数の表示装置の少なくともいくつかは、前記水平同期信号を受信し、当該表示装置において用いる表示クロック信号を該水平同期信号に同期させてフェーズロックループ回路によって生成する、映像表示システムが提供される。各表示装置が、水平同期信号に同期してフェーズロックループ回路によって表示クロック信号を生成することにより、基準クロックを用いる場合と同様に、表示装置と表示制御装置の間を延長することができ、大型の映像表示システムを実現することができる。
【発明の効果】
【００１１】
本発明によれば、表示を制御する表示クロック信号の劣化を防止することができ、表示装置と表示制御装置の間を延長することができ、大型の映像表示システムを実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を説明する。
［実施の形態１］
図１は、本発明の第１の実施の形態のタイル表示システム１の構成を示す説明図である。タイル表示システム１には、表示データライン２、制御信号ライン３、表示制御装置４、ＰＬＬ制御信号ライン５、表示装置６1〜６Nが含まれている。表示データライン２、制御信号ライン３、ＰＬＬ制御信号ライン５は、それぞれ、一方が表示制御装置４に接続されており、各ラインから分岐して表示装置６1〜６Nに接続されている。
【００１３】
本実施形態における各表示装置６1〜６N内のブロック図を図２に示す。表示装置６は、各表示装置６1〜６Nを代表して示すものである。表示装置６は、表示部６Ｐと、ＰＬＬ（フェーズロックループ）回路部８と、メモリ制御部１４と、表示用メモリ１５とを備えている。ＰＬＬ回路部８は、ＰＬＬ制御信号ライン５からの基準クロック信号５Ｃを逓倍した周波数の高い表示クロック信号９Ｃを生成する。この表示クロック信号９Ｃは、表示クロックライン９によってメモリ制御部１４に入力され、メモリ制御部１４および表示部６Ｐの動作において参照されるクロックである。メモリ制御部１４は、制御信号ライン３からの制御信号にしたがって、表示クロック信号９Ｃに基づく適切なタイミングによって表示用メモリ１５から表示部６Ｐへ表示データ１６を送出させる。表示部６Ｐは、各走査線の表示に用いるデータを、表示クロック信号９Ｃに基づくタイミングによってサンプリングして表示を行う。
【００１４】
ＰＬＬ回路部８は、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）部１０と、分周器１１と、位相比較器１２と、ローパスフィルター１３とを備えている。ＶＣＯ部１０は、ローパスフィルター１３からの信号電圧に応じて発振周波数を変更して表示クロックライン９に表示クロック信号９Ｃを出力する回路である。分周器１１は、表示クロック信号９Ｃを分周して、表示クロック信号９Ｃの周波数に比例し、より低い周波数の比較用クロック信号１１Ｃを出力する。そして、位相比較器１２は、比較用クロック信号１１ＣとＰＬＬ制御信号ライン５からの基準クロック信号５Ｃとを比較して、両クロック信号の間の差に応じた差信号を出力する。この差信号は、ローパスフィルター１３によって周波数が高い成分がカットされてＶＣＯ部１０を制御するために適切な信号が生成される。
【００１５】
この構成によって、表示クロックライン９の表示クロック信号９Ｃは、ＰＬＬ制御信号ライン５からの基準クロック信号５Ｃと同期が取られている。また、この基準クロック信号５Ｃは表示制御装置４から供給されており、制御信号ライン３の制御信号及び表示データライン２の表示データとも同期がとられている。このため、表示装置６の内部で発生させた表示クロック信号９Ｃは、表示データライン２の表示データと制御信号ライン３の制御信号とも同期することになる。この際の基準クロック信号５Ｃと表示クロック信号９Ｃのタイミングチャートを図３に示す。ＰＬＬ制御信号ライン５の基準クロック信号５Ｃは表示クロック信号９Ｃと比較して低い周波数である。この表示クロック信号９Ｃの周波数は表示部６Ｐの表示方式やサンプリング方式、あるいはメモリ制御部１４の制御方式に応じて適宜定められるが、例えば、基準クロック信号５Ｃの周波数の１０倍以上の周波数となる。
【００１６】
なお、表示部６Ｐは、表示クロック信号９Ｃに基づいて表示データを表示する任意の表示方式のディスプレイとすることができる。この表示部６Ｐは、液晶ディスプレイやプラズマディスプレイ、ＬＥＤディスプレイ、有機ＥＬディスプレイ等とすることができるが、特にこれらに限定されるものではない。
【００１７】
［実施の形態２］
図４は、本発明の第２の実施の形態のタイル表示システム１´の構成を示す説明図であり、図５は、本実施の形態のタイル表示システム１´において用いられる表示装置６´1〜６´Nの構成を示す説明図である。タイル表示システム１´の各表示装置６´1〜６´N（以下、代表して「表示装置６´」という）は、第１実施形態のタイル表示システム１に含まれるＰＬＬ制御信号ライン５の代わりに水平同期信号ライン１７を有している。また、表示装置６´には、第１実施形態の表示装置６における構成要素のうち、ＰＬＬ回路部８の代わりにＰＬＬ回路部８´が含まれている。ＰＬＬ回路部８´は、水平同期信号ライン１７から水平同期信号１７Ｃを受信して、水平同期信号１７Ｃから表示クロック信号９Ｃを生成する。
【００１８】
タイル表示システム１´の表示装置６´における表示部６Ｐの駆動信号には、表示の走査線ごとのデータの区切りを示す水平同期信号が使われることが多い。この水平同期信号は、水平同期信号ライン１７のような専用のラインではなく、制御信号ライン３の制御信号に含まれていることもできる。この場合には、ＰＬＬ回路部８´の位相比較器１２´は、制御信号ライン３からの水平同期信号を用いることが出来る。
【００１９】
水平同期信号１７Ｃを用いる場合のタイミングチャートを図６に示す。水平同期信号１７Ｃは、表示データ１８のうち走査線１ライン分のデータが送られるのに合わせてアサートされる。表示クロック信号９Ｃは、走査線に含まれる各画素のデータのタイミングを同期するために用いられる。図６中にはこの拡大図もあわせて示す。
【００２０】
［実施の形態３］
図７は、本発明の第３の実施形態におけるタイル表示システムに用いられる表示装置６´´1〜６´´N（以下、代表して「表示装置６´´」という）のブロック図である。図２によって説明した第１実施形態の表示装置６との違いは、表示用メモリ１５を介さずに、表示部６Ｐが表示データライン２に接続されていることであり、ＰＬＬ回路部８は第１実施形態の表示装置６のものと同様である。この場合であっても、表示制御部２０は、表示クロック信号９Ｃと、その表示クロック信号９Ｃに同期している制御信号ライン３から制御信号とに基づくパネル制御信号２０Ｓを表示部６Ｐに送信することができる。表示部６Ｐは、たとえば、そのパネル制御信号２０Ｓに基づいて駆動されるシフトレジスタ列（図示しない）を有しており、表示データライン２から表示データ１６を高い精度でサンプリングして表示することができる。
【００２１】
以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合わせが可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施の形態のタイル表示システム１の構成を示す説明図である。
【図２】本発明の実施形態における各表示装置６1〜６N内のブロック図である。
【図３】本発明の実施形態におけるＰＬＬ制御信号と表示クロック信号のタイミングチャートである。
【図４】本発明の実施の形態のタイル表示システムの構成を示す説明図である。
【図５】本発明の実施の形態のタイル表示システムにおいて用いられる表示装置の構成を示す説明図である。
【図６】本発明において水平同期信号を用いる実施の形態のタイミングチャートである。
【図７】本発明の実施形態におけるタイル表示システムに用いられる表示装置のブロック図である。
【図８】従来のタイル表示システムの構成を示すブロック図である。
【図９】従来のタイル表示システムに用いられる表示装置の表示部の外観を示す外観図である。
【図１０】従来のタイル表示システムに用いられる表示装置の断面構造をしめす断面図である。
【図１１】従来のタイル表示システムの各表示装置の構成を示すブロック図である。
【図１２】従来のタイル表示システムに用いる表示装置の構成を示すブロック図である。
【図１３】従来のタイル表示システムにおいて行われるクロック信号の波形が歪まないようにする構成を示す構成図である。
【図１４】従来のタイル表示システムにおいてクロックラインを表示制御装置からポイント・ツー・ポイントとして接続する場合の構成図である。
【図１５】従来のタイル表示システムにおいて、画面の切り替え障害が生じた場合の表示を示す説明図である。
【符号の説明】
【００２３】
１     タイル表示システム
２     表示データライン
３     制御信号ライン
４     表示制御装置
５     制御信号ライン
５Ｃ   基準クロック信号
６1-６N       表示装置
６Ｐ   表示部
８     ＰＬＬ回路部
９     表示クロックライン
９Ｃ   表示クロック信号
１０   ＶＣＯ部
１１   分周器
１１Ｃ 比較用クロック信号
１２   位相比較器
１３   ローパスフィルター
１４   メモリ制御部
１５   表示用メモリ
１６   表示データ
１７   水平同期信号ライン
１７Ｃ 水平同期信号
１８   表示データ
２０   表示制御部
２０Ｓ パネル制御信号
１０１ タイル表示システム
１０２ 表示データライン
１０３ 制御信号ライン
１０４ 表示制御装置
１０６1-１０６N      表示装置
１０６Ｐ      表示部
１０７ 表示制御部
１１４ メモリ制御部
１１５ 表示用メモリ
１１６ 表示データ
１１８ クロックライン
１１９ 波形整形回路
【図１】
2007065097.tif 000003
【図２】
2007065097.tif 000004
【図３】
2007065097.tif 000005
【図４】
2007065097.tif 000006
【図５】
2007065097.tif 000007
【図６】
2007065097.tif 000008
【図７】
2007065097.tif 000009
【図８】
2007065097.tif 000010
【図９】
2007065097.tif 000011
【図１０】
2007065097.tif 000012
【図１１】
2007065097.tif 000013
【図１２】
2007065097.tif 000014
【図１３】
2007065097.tif 000015
【図１４】
2007065097.tif 000016
【図１５】
2007065097.tif 000017