(57)【要約】【解決課題】  コネクタの不完全な接続状態を検出することができるようにする。【解決手段】  雄コネクタ３６は、複数のピンを備えており、雄コネクタ３６が雌コネクタ３４に結合された状態において、雄コネクタ３６の複数のピンのうち、離間した位置に配置された２つのピン、例えば、両端に配置された２つのピンＰ１、ＰＮの各々が、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡの各々に接続されており、雄コネクタ３６が雌コネクタに対して不完全な接続状態であると、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡの少なくとも一方から信号が送信されない。【選択図】  図３
2007021908.tif 000002
【特許請求の範囲】
【請求項１】
複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えたオプションユニットの第１のコネクタに結合する第２のコネクタと、
前記第２のコネクタと複数の制御信号線によって接続され、かつ、前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記複数の制御信号線及び該複数の制御信号線に接続された前記第１のコネクタの複数のピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの第１のコネクタが正常に第２のコネクタに結合されているか否かを検出する検出手段と、
を含む情報処理装置。
【請求項２】
前記第２のコネクタは、複数であって、
前記検出手段は、前記複数の第２のコネクタと共通の複数の制御信号線によって接続されていることを特徴とする請求項１記載の情報処理装置。
【請求項３】
複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えた複数のオプションユニットを更に含む請求項１又は２記載の情報処理装置。
【請求項４】
前記複数の制御信号線は、前記第１のコネクタの複数のピンのうち、離間した位置に配置された少なくとも２つのピンに接続されている請求項１〜請求項３の何れか１項記載の情報処理装置。
【請求項５】
複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えた複数のオプションユニットと、
前記複数のオプションユニットの各々の第１のコネクタに結合する複数の第２のコネクタと、
前記第２のコネクタに接続され、かつ、該第２のコネクタと結合している前記第１のコネクタの複数のピンの何れか一つのピンを介して、前記不揮発性メモリに電源を供給し、前記複数のピンの他のピンを介して、前記不揮発性メモリを接地することにより、前記不揮発性メモリを通電させる通電手段と、
前記複数の第２のコネクタと共通の制御信号線によって接続され、かつ、前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記制御信号線及び該制御信号線に接続された前記第１のコネクタのピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの第１のコネクタが正常に第２のコネクタに結合されているか否かを検出する検出手段と、
を含む情報処理装置。
【請求項６】
前記通電手段が前記不揮発性メモリに電源を供給するときに介するピン及び記不揮発性メモリを接地するために介するピンは、離間した位置に配置されている請求項５記載の情報処理装置。
【請求項７】
前記制御信号線は、Ｉ２Ｃバスである請求項１〜請求項６の何れか１項記載の情報処理装置。
【請求項８】
複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えたオプションユニットの第１のコネクタに結合し、かつ、複数の制御信号線に接続されている第２のコネクタを含む情報処理装置の情報処理方法であって、
前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記複数の制御信号線及び該複数の制御信号線に接続された前記第１のコネクタの複数のピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの第１のコネクタが正常に第２のコネクタに結合されているか否かを検出することを特徴とする情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び情報処理方法に係り、特に、オプションユニットが接続された情報処理装置及び該情報処理装置の情報処理方法に関する。
【背景技術】
【０００２】
従来、情報処理装置では、コネクタやケーブルを介して、ＣＰＵのＩ／Ｏポートにオプションユニットを接続することにより、情報処理装置の機能を追加することができる。
【０００３】
情報処理装置にオプションユニットが接続されたか否かは、ＣＰＵのＩ／Ｏポートのレベル変化によって検出することができる。ここで、オプションユニットを複数接続する場合には、ＣＰＵの各Ｉ／Ｏポートのレベル変化によって、各オプションユニットの接続有無を検出するため、ＣＰＵのＩ／Ｏポートの数を増やす必要がある。
【０００４】
ＣＰＵのＩ／Ｏポートを増やさずに、複数のオプションユニットを接続する方法として、ＣＰＵと複数のオプションユニットの不揮発性メモリとを共通のクロック信号線及びデータ信号線によって接続して通信を行うことにより、ＣＰＵのＩ／Ｏポートの数を増やすことなく、複数のオプションユニットを検出することができる画像形成装置が知られている（特許文献１）。
【特許文献１】特開２００２―３４１７０５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の画像形成装置では、コネクタが半挿しや片ラッチなどにより不完全な接続状態である場合、オプションユニットの接続有無が検出できても、クロック信号線及びデータ信号線の何れか一方が未接続であれば、オプションユニットの動作後、エラーが発生してしまう、という問題がある。
【０００６】
本発明は、上記の問題点を解決するためになされたもので、コネクタの不完全な接続状態を検出することができる情報処理装置及び情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために第１の発明に係る情報処理装置は、複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えたオプションユニットの第１のコネクタに結合する第２のコネクタと、前記第２のコネクタと複数の制御信号線によって接続され、かつ、前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記複数の制御信号線及び該複数の制御信号線に接続された前記第１のコネクタの複数のピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの前記第１のコネクタと前記第２のコネクタとが正常に結合されているか否かを検出する検出手段とを含んで構成されている。
【０００８】
また、第２の発明に係る情報処理方法は、複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えたオプションユニットの第１のコネクタに結合し、かつ、複数の制御信号線に接続されている第２のコネクタを含む情報処理装置の情報処理方法であって、前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記複数の制御信号線及び該複数の制御信号線に接続された前記第１のコネクタの複数のピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの第１のコネクタが正常に第２のコネクタに結合されているか否かを検出することを特徴としている。
【０００９】
第１の発明に係る情報処理装置及び第２の発明に係る情報処理方法によれば、第１のコネクタが第２のコネクタと結合しているオプションユニットの不揮発性メモリを通信相手として特定する信号を含む制御信号が、複数の制御信号線及び複数の制御信号線に接続された第１のコネクタの複数のピンを介して送信される。そして、第１のコネクタと第２のコネクタとが正常に結合されている場合には、複数の制御信号線及び複数の制御信号線に接続された第１のコネクタの複数のピンを介して、不揮発性メモリにアドレス信号を含む制御信号が送信され、不揮発性メモリによって、応答信号が出力され、検出手段によって、応答信号が受信され、オプションユニットの第１のコネクタと第２のコネクタとが正常に結合されていることが検出される。
【００１０】
一方、第１のコネクタと第２のコネクタとが正常に結合されていない場合には、複数の制御信号線に接続された第１のコネクタの複数のピンを介して、不揮発性メモリを通信相手として特定する信号を含む制御信号が送信されず、不揮発性メモリによって、応答信号が出力されないため、応答信号が受信されず、オプションユニットの第１のコネクタと第２のコネクタとが正常に結合されていないことが検出される。
【００１１】
従って、不揮発性メモリを通信相手として特定する信号を含む制御信号を、複数の制御信号線に接続された第１のコネクタの複数のピンを介して送信して、応答信号を受信したか否かにより、第１のコネクタと第２のコネクタとが正常に結合されているか否かを検出することにより、コネクタの不完全な接続状態を検出することができる。
【００１２】
また、第１の発明に係る第２のコネクタは、複数であって、検出手段は、複数の第２のコネクタと共通の複数の制御信号線によって接続されることができる。
【００１３】
これにより、オプションユニットの第１のコネクタに結合する複数の第２のコネクタに共通の制御信号線を接続しているため、Ｉ／Ｏポートの数を増やさずに複数のオプションユニットを接続すると共に、オプションユニットの接続有無を検出することができる。
【００１４】
また、第１の発明に係る情報処理装置は、複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えた複数のオプションユニットを更に含むことができる。
【００１５】
また、第１の発明に係る複数の制御信号線は、第１のコネクタの複数のピンのうち、離間した位置に配置された少なくとも２つのピンに接続されるようにすることができる。これにより、コネクタの不完全な接続状態を精度高く検出することができる。
【００１６】
また、第３の発明に係る情報処理装置は、複数のピンが設けられた第１のコネクタ、及び自己を通信相手として特定する信号を含む制御信号が入力されると応答信号を出力する不揮発性メモリを備えた複数のオプションユニットと、前記複数のオプションユニットの各々の第１のコネクタに結合する複数の第２のコネクタと、前記第２のコネクタに接続され、かつ、該第２のコネクタと結合している前記第１のコネクタの複数のピンの何れか一つのピンを介して、前記不揮発性メモリに電源を供給し、前記複数のピンの他のピンを介して、前記不揮発性メモリを接地することにより、前記不揮発性メモリを通電させる通電手段と、前記複数の第２のコネクタと共通の制御信号線によって接続され、かつ、前記第１のコネクタが前記第２のコネクタと結合している前記オプションユニットの前記不揮発性メモリを通信相手として特定する信号を含む前記制御信号を、前記制御信号線及び該制御信号線に接続された前記第１のコネクタのピンを介して送信し、該不揮発性メモリによって出力される応答信号を受信したか否かにより、該オプションユニットの第１のコネクタが正常に第２のコネクタに結合されているか否かを検出する検出手段とを含んで構成されている。
【００１７】
第３の発明に係る情報処理装置によれば、第１のコネクタが第２のコネクタと結合しているオプションユニットの不揮発性メモリを通信相手として特定する信号を含む制御信号が、検出手段によって、制御信号線及び制御信号線に接続された第１のコネクタのピンを介して送信される。そして、第１のコネクタと第２のコネクタとが正常に結合されている場合には、複数の制御信号線及び複数の制御信号線に接続された第１のコネクタの複数のピンを介して、不揮発性メモリにアドレス信号を含む制御信号が送信され、また、通電手段によって、第１のコネクタの複数のピンの何れか一つのピンを介して、電源が供給され、他のピンを介して接地されて、不揮発性メモリは通電されているため、不揮発性メモリによって、応答信号が出力される。そして、検出手段によって、応答信号が受信され、オプションユニットの第１のコネクタと第２のコネクタとが正常に結合されていることが検出される。
【００１８】
一方、第１のコネクタと第２のコネクタとが正常に結合されていない場合には、通電手段によって、第１のコネクタの複数のピンの何れか一つのピンを介して電源が供給されないか、又は、他のピンを介して接地されないため、不揮発性メモリは通電されてない。このため、制御信号線に接続された第１のコネクタのピンを介して、不揮発性メモリを通信相手として特定する信号を含む制御信号が送信されても、不揮発性メモリによって、応答信号が出力されないため、検出手段によって、応答信号が受信されず、オプションユニットの第１のコネクタと第２のコネクタとが正常に結合されていないことが検出される。
【００１９】
従って、複数のオプションユニットの各々の第１のコネクタに結合する複数の第２のコネクタに共通の制御信号線を接続しているため、Ｉ／Ｏポートの数を増やさずに複数のオプションユニットを接続すると共に、オプションユニットの接続有無を検出することができる。また、第１のコネクタの２つのピンを介して不揮発性メモリを通電すると共に、不揮発性メモリを通信相手として特定する信号を含む制御信号を、制御信号線に接続された第１のコネクタのピンを介して送信して、応答信号を受信したか否かにより、第１のコネクタと第２のコネクタとが正常に結合されているか否かを検出することにより、コネクタの不完全な接続状態を検出することができる。
【００２０】
また、第３の発明に係る通電手段が不揮発性メモリに電源を供給するときに介するピン及び不揮発性メモリを接地するために介するピンは、離間した位置に配置されるようにすることができる。これにより、コネクタの不完全な接続状態を精度高く検出することができる。
【００２１】
また、上記の発明に係る制御信号線は、Ｉ２Ｃバスとすることができる。
【発明の効果】
【００２２】
以上説明したように、本発明の情報処理装置及び情報処理方法によれば、不揮発性メモリを通信相手として特定する信号を含む制御信号を、複数の制御信号線に接続された第１のコネクタの複数のピンを介して送信し、又は、２つのピンを介して不揮発性メモリを通電し、不揮発性メモリから応答信号を受信したか否かにより、第１のコネクタと第２のコネクタとが正常に結合されているか否かを検出することにより、コネクタの不完全な接続状態を検出することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の第１の実施の形態について図面を参照して説明する。本実施の形態では、画像データに基づいて画像を記録用紙に形成する画像処理装置に本発明を適用した場合について説明する。
【００２４】
図１に示すように、画像処理装置１０には、画像処理装置１０の各部を制御するためのメインコントローラ基板１２、画像データを記憶するためのＨＤＤ１４、及びこれらを相互に接続するためのバス１６が設けられている。
【００２５】
メインコントローラ基板１２は、後述する不完全接続検出処理ルーチンなどのプログラムを含む各種プログラムやパラメータ等が記憶されたＲＯＭ１８、各種プログラムを実行するＣＰＵ２０、及びＣＰＵ２０による各種プログラムの実行時におけるワークエリア等として用いられるＲＡＭ２２から構成されている。
【００２６】
また、画像処理装置１０には、さらに、文書を読み取って画像データを生成する画像読取部２８と、画像データに基づいて感光体に静電潜像を記録し、静電潜像をモノクロトナーまたはカラートナーを用いて現像し、現像した画像を記録用紙に転写して形成する画像形成部３０と、画像処理装置１０の各種処理を指示するための操作ボタンや操作パネルからなる操作パネル部３２とが設けられている。画像読取部２８、画像形成部３０、及び操作パネル部３２はバス１６に接続されている。
【００２７】
また、メインコントローラ基板１２には、本発明に係る第２のコネクタとしての雌コネクタ３４Ａ、３４Ｂ、３４Ｃが設けられており、また、画像処理装置１０には、画像処理装置１０の機能を追加するために後付けされたオプションユニット４０Ａ、４０Ｂ、４０Ｃ、４０Ｄが設けられており、オプションユニット４０Ａ〜４０Ｄの各々には、本発明に係る第１のコネクタとしての雄コネクタ３６Ａ、３６Ｂ、３６Ｃ、３６Ｄの各々が設けられている。雄コネクタ３６Ａ、３６Ｂ、３６Ｃは雌コネクタ３４Ａ、３４Ｂ、３４Ｃと結合しており、オプションユニット４０Ａ、４０Ｂ、４０Ｃは、雄コネクタ３６Ａ、３６Ｂ、３６Ｃ、及び雌コネクタ３４Ａ、３４Ｂ、３４Ｃによって、メインコントローラ基板１２に接続されている。また、オプションユニット４０Ｃは、雌コネクタ３４Ｄを備えており、オプションユニット４０Ｄは、雄コネクタ３６Ｄ及び雌コネクタ３４Ｄによって、オプションユニット４０Ｃに接続されている。
【００２８】
なお、オプションユニット４０は、例えば、画像処理アクセラレータやＩ／Ｏエクスパンダなどである。
【００２９】
メインコントローラ基板１２のＣＰＵ２０には、図２に示すように、２つのＩ／ＯポートＡ、Ｉ／ＯポートＢが設けられており、Ｉ／ＯポートＡ、Ｉ／ＯポートＢにＩ２Ｃバスが接続されている。Ｉ２Ｃバスは、クロック信号線ＣＬＫとデータ信号線ＤＡＴＡとから構成されており、Ｉ／ＯポートＡはクロック信号線ＣＬＫに接続され、Ｉ／ＯポートＢはデータ信号線ＤＡＴＡに接続されている。また、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡは、ＣＰＵ２０と雌コネクタ３４Ａ、３４Ｂ、３４Ｃとを接続する共通の信号線となっている。
【００３０】
また、オプションユニット４０Ａ〜４０Ｄの各々には、ＳＥＥＰＲＯＭ（Ｓｅｒｉａｌ  Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等で構成される不揮発性メモリ４２Ａ〜４２Ｄの各々が設けられており、不揮発性メモリ４２Ａ〜４２Ｄの各々は、電源４４Ａ〜４４Ｄの各々が接続されると共に、接地部分４６Ａ〜４６Ｄの各々において接地されている。また、不揮発性メモリ４２Ａ、４２Ｂ、４２Ｃは、雌コネクタ３４Ａ、３４Ｂ、３４Ｃ及び雄コネクタ３６Ａ、３６Ｂ、３６Ｃを介して、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡに接続されており、不揮発性メモリ４２Ｄは、雌コネクタ３４Ｃ、雄コネクタ３６Ｃ、雌コネクタ３４Ｄ、及び雄コネクタ３６Ｄを介して、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡに接続されている。
【００３１】
雄コネクタ３６Ａ〜３６Ｄの各々は、図３に示すように、複数のピンを備えており、雄コネクタ３６Ａ〜３６Ｄの各々が雌コネクタ３４Ａ〜３６Ｄの各々に結合された状態において、雄コネクタ３６Ａ〜３６Ｄの各々の複数のピンのうち、離間した位置に配置された２つのピン、例えば、両端に配置された２つのピンＰ１、ＰＮの各々が、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡの各々に接続されている。また、雄コネクタ３６Ａ〜３６Ｄの各々ピンＰ１、ＰＮは、不揮発性メモリ４２Ａ〜４２Ｄの各々に接続されている。
【００３２】
また、不揮発性メモリ４２Ａ〜４２Ｄは、自己を通信相手として特定する信号としての自己のアドレスを示すアドレス信号を含む制御信号が、クロック信号線ＣＬＫ、データ信号線ＤＡＴＡを介して受信すると、応答信号を送信するようになっている。
【００３３】
オプションユニット４０Ａ〜４０Ｄの不揮発性メモリ４２Ａ〜４２Ｄの各々には、画像処理装置１０内でのアドレスが予め割り振られており、ＣＰＵ２０から出力されるクロック信号とアドレスを示すアドレス信号とからなる制御信号により、不揮発性メモリ４２Ａ〜４２Ｄは、自己のアドレス宛ての制御信号であるか否かを認識できるようになっている。
【００３４】
なお、画像処理装置１０は、従来公知のプリンタやスキャナなどの画像処理装置の一般的な構成や機能を備えていればよく、画像処理装置としての一般的な機能や構造について、詳細な説明を省略する。
【００３５】
次に、第１の実施の形態に係る画像処理装置１０の作用について説明する。例えば、オプションユニット４０Ａの雄コネクタ３６Ａが雌コネクタ３４Ａに結合され、データ信号線ＤＡＴＡのレベルが変化すると、ＣＰＵ２０において、このレベル変化を検出し、図４に示す不完全接続検出処理ルーチンを実行する。
【００３６】
まず、ステップ１００において、接続確認のために、クロック信号をクロック信号線ＣＬＫに送出し、アドレス信号をデータ信号線ＤＡＴＡに送出する。このクロック信号は、予め定められているクロックからなる信号であり、アドレス信号は、例えば、オプションユニット４０Ａの不揮発性メモリ４２Ａのアドレスを示すアドレス信号となっている。
【００３７】
そして、ステップ１０２で、オプションユニット４０Ａの不揮発性メモリ４２Ａから応答信号を受信したか否かを判定する。クロック信号線ＣＬＫ、データ信号線ＤＡＴＡ、雌コネクタ３４Ａ、及び雄コネクタ３６ＡのピンＰ１、ＰＮを介して、クロック信号及び不揮発性メモリ４２Ａのアドレスを示すアドレス信号が、不揮発性メモリ４２Ａによって受信され、不揮発性メモリ４２Ａによって応答信号が送信されると、ステップ１０２の判定が肯定され、不完全接続検出処理ルーチンを終了する。
【００３８】
一方、雄コネクタ３６Ａが雌コネクタ３４Ａに対して半挿しになっており、不完全な接続状態となっていると、雄コネクタ３６ＡのピンＰ１及びピンＰＮの少なくとも一方がクロック信号線ＣＬＫ又はデータ信号線ＤＡＴＡに接続されていないため、不揮発性メモリ４２Ａのアドレスを示すアドレス信号及びクロック信号の少なくとも一方が不揮発性メモリ４２Ａによって受信されず、不揮発性メモリ４２Ａから応答信号が送信されない。従って、ステップ１０２の判定が否定され、ステップ１０４において、コネクタが不完全接続状態であることを示す不完全接続メッセージを操作パネル部３２によって表示させ、不完全接続検出処理ルーチンを終了する。このとき、アドレス信号が示すアドレスによって、不揮発性メモリ４２Ａを備えるオプションユニット４０Ａの雄コネクタ３６Ａが半挿し状態であることを認識できるため、不完全接続メッセージにおいて、オプションユニット４０Ａのコネクタが不完全接続状態であることを表示するようにしてもよい。
【００３９】
また、同様にして、クロック信号と不揮発性メモリ４２Ｂのアドレスを示すアドレス信号とを送出して、オプションユニット４０Ｂの接続確認を行い、クロック信号と不揮発性メモリ４２Ｃのアドレスを示すアドレス信号とを送出して、オプションユニット４０Ｃの接続確認を行い、また、クロック信号と不揮発性メモリ４２Ｄのアドレスを示すアドレス信号とを送出して、オプションユニット４０Ｄの接続確認を行う。
【００４０】
以上説明したように、第１の実施の形態に係る画像処理装置によれば、複数のオプションユニットの各々の雌コネクタに結合する複数の雌コネクタに共通のＩ２Ｃバスを接続しているため、Ｉ／Ｏポートを増やさずに複数のオプションユニットを接続できると共に、オプションユニットの接続有無を検出することができる。また、不揮発性メモリのアドレスを示すアドレス信号とクロック信号とを、Ｉ２Ｃバスのデータ信号線及びクロック信号線に接続された雄コネクタの２つのピンを介して送信して、応答信号を受信したか否かにより、雄コネクタと雌コネクタとが正常に結合されているか否かを検出することにより、コネクタの半挿し及び片ラッチなどの不完全な接続状態を検出することができる。
【００４１】
また、雄コネクタの複数のピンのうち、両端に配置された２つのピンに、Ｉ２Ｃバスのデータ信号線及びクロック信号線が接続されるようにすることにより、コネクタの不完全な接続状態を精度高く検出することができる。
【００４２】
また、どのオプションユニットのコネクタが不完全に接続されているかを認識できるため、不完全に接続されているコネクタをユーザに対して表示することができ、ユーザの利便性を向上させることができる。
【００４３】
なお、上記の実施の形態では、ＣＰＵとオプションユニットとを接続するためのものとしてＩ２Ｃバスを用いた場合を例に説明したが、これに限定されるものではなく、データバス、アドレスバス、制御バス、チップセレクトのための信号線などによってＣＰＵと複数のオプションユニットとを共通接続するようにしてもよい。
【００４４】
また、上記の実施の形態では、オプションユニットに設けられた本発明に係る第１のコネクタを雄コネクタで実現し、第２のコネクタを雌コネクタで実現した場合を例に説明したが、オプションユニットに雌コネクタを設け、もう一方のコネクタを雄コネクタとしてもよい。
【００４５】
次に第２の実施の形態について説明する。なお、第１の実施の形態と同一の部分については、同一符号を付して詳細な説明を省略する。
【００４６】
第２の実施の形態に係る画像処理装置２１０では、図５に示すように、オプションユニット２４０Ａ、２４０Ｂ、２４０Ｃ、２４０Ｄの不揮発性メモリ２４２Ａ、２４２Ｂ、２４２Ｃ、２４２Ｄに接続される電源２５０Ａ、２５０Ｂ、２５０Ｃ、及び接地部分２５２Ａ、２５２Ｂ、２５２Ｃがメインコントローラ基板２１２に設けられている点が第１の実施の形態と異なる。従って、電源２５０Ａ〜２５０Ｃの各々及び接地部分２５２Ａ〜２５２Ｃの各々は、雌コネクタ２３４Ａ〜２３４Ｃの各々に接続されている。
【００４７】
図６に示すように、雄コネクタ２３６Ａ〜２３６Ｄに設けられている複数のピンのうち、離間した位置に配置された２つのピン、例えば、両端に位置する２つのピンＰ１、ＰＮは、雄コネクタ２３６Ａ〜２３６Ｄの各々が雌コネクタ２３４Ａ〜Ｄの各々に結合されていると、電源２５０Ａ〜２５０Ｃ及び接地部分２５２Ａ〜２５２Ｃに接続されるようになり、ピンＰ１を介して電源が供給され、ピンＰＮを介して接地されて、不揮発性メモリ２４２Ａ〜２４２Ｄが通電され、動作可能な状態となる。
【００４８】
また、雄コネクタ２３６Ａ〜２３６Ｄが雌コネクタ２３４Ａ〜２３４Ｄに結合されていると、両端に位置するピン以外の２つのピンＰｍ、Ｐｎは、クロック信号線ＣＬＫ及びデータ信号線ＤＡＴＡに接続されている。
【００４９】
なお、画像処理装置２１０に関するその他の構成は、第１の実施の形態と同様であるため、説明を省略する。
【００５０】
次に、第２の実施の形態に係る作用について説明する。例えば、オプションユニット２４０Ａの雄コネクタ２３６Ａが雌コネクタ２３４Ａに結合され、データ信号線ＤＡＴＡのレベルが変化すると、ＣＰＵ２０において、このレベル変化を検出し、上述した不完全接続検出処理ルーチンを実行する。
【００５１】
このときに、雄コネクタ２３６Ａが雌コネクタ２３４Ａに対して半挿し状態で不完全な接続状態になっていると、雄コネクタ２３６ＡのピンＰ１及びピンＰＮの何れか一方が、電源２５０Ａ又は接地部分２５２Ａに接続されず、電源が供給されないか、又は、接地されないため、不揮発性メモリ２４２Ａが通電されず、図４の不完全接続検出処理ルーチンのステップ１０２において、不揮発性メモリ２４２Ａからの応答信号が受信されず、ステップ１０４において、不完全接続メッセージが操作パネル部３２によって表示される。
【００５２】
一方、雄コネクタ２３６Ａが雌コネクタ２３４Ａに正常に結合していると、雄コネクタ２３６ＡのピンＰ１及びピンＰＮの各々が、電源２５０Ａ及び接地部分２５２Ａの各々に接続されているため、不揮発性メモリ２４２Ａが通電され、図４の不完全接続検出処理ルーチンのステップ１０２において、不揮発性メモリ２４２Ａからの応答信号が受信され、不完全接続検出処理ルーチンが終了する。
【００５３】
以上説明したように、第２の実施の形態に係る画像処理装置によれば、複数のオプションユニットの各々の雌コネクタに結合する複数の雌コネクタに共通のＩ２Ｃバスを接続しているため、Ｉ／Ｏポートを増やさずに複数のオプションユニットを接続できると共に、オプションユニットの接続有無を検出することができる。また、雄コネクタの２つのピンを介して不揮発性メモリを通電すると共に、不揮発性メモリのアドレスを示すアドレス信号とクロック信号とを送信して、応答信号を受信したか否かにより、雄コネクタと雌コネクタとが正常に結合されているか否かを検出することにより、コネクタの半挿しなどの不完全な接続状態を検出することができる。
【００５４】
また、電源を供給するときに介するピン及び不揮発性メモリを接地するために介するピンを、コネクタの両端に配置することにより、コネクタの不完全な接続状態を精度高く検出することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施の形態に係る画像処理装置の構成を示す概略図である。
【図２】本発明の第１の実施の形態に係るメインコントローラ基板及びオプション基板の構成を示す概略図である。
【図３】本発明の第１の実施の形態に係る雄コネクタ及び雌コネクタの構成を示す概略図である。
【図４】本発明の第１の実施の形態に係る画像処理装置の不完全接続検出処理ルーチンの内容を示すフローチャートである。
【図５】本発明の第２の実施の形態に係るメインコントローラ基板及びオプション基板の構成を示す概略図である。
【図６】本発明の第２の実施の形態に係る雄コネクタ及び雌コネクタの構成を示す概略図である。
【符号の説明】
【００５６】
１０、２１０  画像処理装置
１２、２１２  メインコントローラ基板
２８  画像読取部
３０  画像形成部
３２  操作パネル部
３４Ａ、３４Ｂ、３４Ｃ、３４Ｄ、２３４Ａ、２３４Ｂ、２３４Ｃ、２３４Ｄ  雌コネクタ
３６Ａ、３６Ｂ、３６Ｃ、３６Ｄ、２３６Ａ、２３６Ｂ、２３６Ｃ、２３６Ｄ  雄コネクタ
４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、２４０Ａ、２４０Ｂ、２４０Ｃ、２４０Ｄ  オプションユニット
４２Ａ、４２Ｂ、４２Ｃ、４２Ｄ、２４２Ａ、２４２Ｂ、２４２Ｃ、２４２Ｄ  不揮発性メモリ
４４Ａ、４４Ｂ、４４Ｃ、４４Ｄ、２５０Ａ、２５０Ｂ、２５０Ｃ  電源
４６Ａ、４６Ｂ、４６Ｃ、４６Ｄ、２５２Ａ、２５２Ｂ、２５２Ｃ  接地部分
ＣＬＫ  クロック信号線
ＤＡＴＡ  データ信号線
Ｐ１、ＰＮ、Ｐｍ、Ｐｎ  ピン
【図１】
2007021908.tif 000003
【図２】
2007021908.tif 000004
【図３】
2007021908.tif 000005
【図４】
2007021908.tif 000006
【図５】
2007021908.tif 000007
【図６】
2007021908.tif 000008