(57)【要約】【課題】機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法を提供すること。【解決手段】本発明に係る機械的なスイッチを利用したメモリアレイは、複数のワードラインと、該複数のワードラインと互いに交差する複数のビットラインと、複数の機械的なスイッチと、を備える。機械的なスイッチは、該複数のワードラインと前記複数のビットラインとの交差部位に配置され、前記ワードラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、キャパシタに接続したドレイン電極と、ソース電極とを備える。ソース電極は、ゲート電極から離隔して形成されビットラインそれぞれに接続した付着部、該付着部から延びて形成されゲート電極から離隔して形成された移動部、及び、該移動部から延びており該移動部のディンプルにより形成された突起部を有するソース電極と、を備える。【選択図】図３
2007149318.tif 000002
【特許請求の範囲】
【請求項１】
複数のワードラインと、
該複数のワードラインと互いに交差する複数のビットラインと、
該複数のワードラインと前記複数のビットラインとの交差部位に配置され、前記ワードラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、キャパシタに接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記ビットラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える複数の機械的なスイッチと、
を備えることを特徴とする機械的なスイッチを利用したメモリアレイ。
【請求項２】
前記機械的なスイッチそれぞれが、前記ゲート電極に印加される電圧と前記ソース電極に印加される電圧との差により、前記ソース電極のディンプルが前記ドレイン電極に電気的に接触されて、前記ソース電極に印加される電圧が前記ドレイン電極に伝達されることを特徴とする請求項１に記載の機械的なスイッチを利用したメモリアレイ。
【請求項３】
前記キャパシタが、
第１電極と、
第２電極と、
前記第１電極及び第２電極の間に形成された誘電体層と
を備えることを特徴とする請求項１に記載の機械的なスイッチを利用したメモリアレイ。
【請求項４】
前記複数のワードライン及び前記複数のビットラインが、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることを特徴とする請求項１に記載の機械的なスイッチを利用したメモリアレイ。
【請求項５】
複数のワードラインと、
該複数のワードラインと互いに交差する複数のビットラインと、
該複数のワードラインと前記複数のビットラインとの交差部位に配置され、前記ワードラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、キャパシタに接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記ビットラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える複数の機械的なスイッチと、
を備える機械的なスイッチを利用したメモリアレイの制御方法において、
前記複数のワードラインの中から選択するワードラインに、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎと前記プルイン電圧との差より小さな電圧を印加するステップと、
前記複数のワードラインの中から選択されないワードラインに、前記ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎと前記プルイン電圧との和より小さく、前記ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧を印加するステップと
を含むことを特徴とする機械的なスイッチを利用したメモリアレイの制御方法。
【請求項６】
前記プルイン電圧が、前記ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとの差より大きいことを特徴とする請求項５に記載の機械的スイッチを利用したメモリアレイの制御方法。
【請求項７】
複数のスキャンラインと、
該複数のスキャンラインと互いに交差する複数のデータラインと、
前記複数のスキャンラインと前記複数のデータラインとの交差部位に配置され、前記スキャンラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、画素に接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記データラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える複数の機械的なスイッチと、
を備えることを特徴とする機械的なスイッチを利用した表示装置。
【請求項８】
前記機械的なスイッチそれぞれが、前記ゲート電極に印加される電圧と前記ソース電極に印加される電圧との差により、前記ソース電極のディンプルが前記ドレイン電極に電気的に接触されて、前記ソース電極に印加される電圧が前記ドレイン電極に伝達されることを特徴とする請求項７に記載の機械的なスイッチを利用した表示装置。
【請求項９】
複数のスキャンラインと、
該複数のスキャンラインと互いに交差する複数のデータラインと、
前記複数のスキャンラインと前記複数のデータラインとの交差部位に配置され、前記スキャンラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、画素に接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記データラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える複数の機械的なスイッチと、
を備える機械的なスイッチを利用した表示装置の制御方法において、
前記複数のスキャンラインの中から選択するスキャンラインに、データラインの最大電圧ＶＤ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧又はデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎと前記プルイン電圧との差より小さな電圧を印加するステップと、
前記複数のスキャンラインの中から選択されないスキャンラインに、前記データラインの最小電圧ＶＤ／Ｌ，ｍｉｎと前記プルイン電圧との和より小さく、前記データラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧を印加するステップと
を含むことを特徴とする機械的なスイッチを利用した表示装置の制御方法。
【請求項１０】
前記プルイン電圧が、前記データラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとの差より大きいことを特徴とする請求項９に記載の機械的スイッチを利用した表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法に関し、さらに詳細には、機械的なスイッチを利用して構成したメモリアレイ、該メモリアレイの制御方法、機械的なスイッチを利用して構成した表示装置及び前記表示装置の制御方法に関する。
【背景技術】
【０００２】
今まで半導体トランジスタの集積度は、ムーアの法則（Ｍｏｏｒｅ’ｓ  ｌａｗ）に従い急速に増加して、半導体産業分野の発展に貢献してきた。一般に、半導体トランジスタは、オン又はオフ特性を利用するスイッチング素子と、電流及び電圧増幅特性を利用する増幅素子として用いられてきた。特に、デジタル集積回路分野において、半導体トランジスタは、主にスイッチング素子として用いられてきた。しかしながら、このような半導体トランジスタは、必ず半導体基板上に製作されなければならず、これによる基板のボディー効果（ｂｏｄｙ  ｅｆｆｅｃｔ）を考慮しなければならないという問題と、半導体トランジスタの内部漏れ電流により電荷が流出されるという問題を有している。また、半導体トランジスタは、放射線のような外部の有害環境に敏感であるため、ＳＥＲ（ｓｏｆｔ  ｅｒｒｏｒ  ｒａｔｅ）という問題を有しており、半導体トランジスタのゲート酸化膜の劣化による電気的信頼性の低下と、集積度の増加によるサブスレッシュホールドスイング（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ）減少及び熱電子注入（ｈｏｔ ｅｌｅｃｔｒｏｎ  ｉｎｊｅｃｔｉｏｎ）などのような短チャネル効果（ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ）が問題となっている。
【０００３】
このような従来の半導体トランジスタのスイッチング素子としての種々の問題を解決するために、最近、ＭＥＭＳ（ｍｉｃｒｏ−ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）又はＮＥＭＳ技術を利用した機械的なスイッチが研究、開発されている。
【０００４】
図１は、従来の機械的なスイッチの概念図である。図１を参照すれば、従来の機械的なスイッチは（特許文献１及び非特許文献１）、ゲート電極１０、ドレイン電極３０、及び付着部２１と移動部２２からなるソース電極２０で構成されたスイッチ構造となっている。このような機械的なスイッチの動作は、ゲート電極１０とソース電極２０との間の電圧差により発生する静電気力により、ソース電極２０の移動部２２がドレイン電極３０に電気的に接触して、ソース電極２０とドレイン電極３０とが電気的に導通されるか、あるいは、静電気力が発生しないため、ソース電極２０とドレイン電極３０とが電気的に遮断されることを特徴とする。
【０００５】
特に、機械的なスイッチの静電気力による駆動は、ソース電極２０とゲート電極１０との間の印加された電圧差に比例して、ソース電極２０の移動部２２がドレイン電極３０の方向に線形的な変位が発生して、ドレイン電極３０に電気的に接触することではなく、両電極間の所定の電圧差以上（以下、「プルイン電圧（ｐｕｌｌ−ｉｎ  ｖｏｌｔａｇｅ、Ｖｐｉ）」と記す）において、ソース電極２０の移動部２２とゲート電極１０との間の静電気力がソース電極２０の移動部２２の弾性復原力より大きい状態、すなわち両者の平衡が崩れた不安定な状態（以下、「プルイン状態」と記す）が発生して、瞬間的にソース電極２０の移動部２２がドレイン電極３０に電気的に接触することを意味する。
【０００６】
すなわち、プルイン電圧は、機械的なスイッチのソース電極２０とドレイン電極３０とが電気的に導通するために必要なソース電極２０とゲート電極１０との間の電圧差と定義することができる。このようなプルイン状態は、ソース電極２０の移動部２２が、ソース電極２０の移動部２２とゲート電極１０との間の距離（ゲート−ソース間電位差がゼロの場合の距離）の１／３分だけ動いた場合に発生し、プルイン電圧は、ＭＯＳトランジスタのしきい電圧の機能と似ている（非特許文献２）。
【０００７】
最近、機械的なスイッチを利用してメモリアレイを構成する場合（特許文献２）には、駆動電圧が低く駆動速度が速いから、これに応じる電力消費が低く、書き込み、消去動作時間が速いだけでなく、機械的に駆動するため、電気的信頼性の劣化がなく、放射線に影響を受け難いメモリアレイとして既存のメモリアレイを代える次世代メモリアレイとして研究、開発されている。しかしながら、前記メモリアレイは、機械的なスイッチのみで構成して制御することができないため、相補形ＭＯＳトランジスタ（ＣＭＯＳ  ｔｒａｎｓｉｓｔｏｒ）と組み合わせてメモリアレイを構成しなければならないという問題がある。したがって、メモリアレイの構造と工程が極めて複雑となって、大きさの縮小に制限（ｓｃａｌｉｎｇ  ｌｉｍｉｔ）があって、集積度が低下するという短所がある。
【０００８】
また、機械的なスイッチを液晶表示装置（ＬＣＤ）のような表示装置（特許文献３）の選択トランジスタとして用いれば、既存のＭＯＳトランジスタ又は薄膜トランジスタ（ＴＦＴ）より大面積の集積に有利であり、製造が簡単であるため、機械的なスイッチを表示装置の選択トランジスタに用いて製品歩留まりと製造費用を低くする研究が進められている。しかしながら、前記特許文献３の機械的なスイッチを利用した表示装置は、グレイレベルを具現するための画素電圧を多様に変化させることができないという短所がある。
【０００９】
図２は、従来のＭＯＳトランジスタを利用したメモリアレイの回路図である。同図に示すように、選択されたメモリセル９０のＭＯＳトランジスタに接続したビットラインＢ／Ｌ０には、接地電圧又は電源電圧の入力電圧を印加し、選択されたＭＯＳトランジスタに接続したワードラインＷ／Ｌ０には、ＭＯＳトランジスタのしきい電圧以上の電圧を印加して、電気的に導通されたソース電極６０及びドレイン電極７０を介して印加されたビットラインＢ／Ｌ０の電圧を格納部８０に伝達することにより、格納部８０に印加されたビットラインＢ／Ｌ０の電圧を格納する。選択されたＭＯＳトランジスタに接続されていないワードラインＷ／Ｌ１、Ｗ／Ｌ２には、しきい電圧未満の電圧を印加して、ソース電極とドレイン電極とを互いに電気的に遮断させることにより、印加されたビットラインの電圧が格納部に伝達されないようにする特徴を有している。このようなＭＯＳトランジスタを利用したメモリアレイの制御方法は、機械的なスイッチを利用したメモリアレイの制御方法とは異なるため、機械的なスイッチを利用したメモリアレイを効果的に制御するためには、従来のＭＯＳトランジスタを利用したメモリアレイの制御方法とは異なる制御方法が必要である。
【００１０】
【特許文献１】米国特許第６，５３４，８３９号明細書
【特許文献２】米国特許第６，５０９，６０５号明細書
【特許文献３】米国特許第４，６８１，４０３号明細書
【非特許文献１】Ｗ．Ｈ．Ｔｅｈ，ｅｔ．ａｌ．，「Ｓｗｉｔｃｈｉｎｇ  ｃｈａｒａｔｅｒｉｓｔｉｃｓ  ｏｆ  ｅｌｅｃｔｒｏｓｔａｔｉｃａｌｌｙ  ａｃｔｕａｔｅｄ  ｍｉｎｉａｔｕｒｉｚｅｄ  ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ  ｍｅｔａｌｌｉｃ  ｃａｔｉｌｅｖｅｒｓ」，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ．２１，ｐｐ．２３６０−２３６７，２００３
【非特許文献２】Ｈ．Ｃ．Ｎａｔｈａｎｓｏｎ，ｅｔ．ａｌ．，「Ｔｈｅ  ｒｅｓｏｎａｎｔ  ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ」，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ．ＥＤ−１４，Ｎｏ．３，ｐｐ．１１７−１３３，１９６７
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的は、機械的なスイッチを利用したメモリアレイにおいて、簡易な構成及び小型化を図ることにある。
【００１２】
また、本発明の他の目的は、上述した機械的なスイッチを利用したメモリアレイの制御方法を提供することにある。
【００１３】
また、本発明のさらに他の目的は、機械的なスイッチを利用した表示装置において、簡易な構成及び小型化を図ることにある。
【００１４】
また、本発明のさらに他の目的は、上述した機械的なスイッチを利用した表示装置の制御方法を提供することにある。
【００１５】
本発明が解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらに他の技術的課題は、以下の記載から本発明が属する技術分野における通常の知識を有するものにとって明確に理解されるはずである。
【課題を解決するための手段】
【００１６】
上記の目的を達成すべく、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、複数のワードラインと、該複数のワードラインと互いに交差する複数のビットラインと、複数の機械的なスイッチとを備える。機械的なスイッチは、該複数のワードラインと前記複数のビットラインとの交差部位に配置され、前記ワードラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、キャパシタに接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記ビットラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える。
【００１７】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記機械的なスイッチそれぞれが、前記ゲート電極に印加される電圧と前記ソース電極に印加される電圧との差により、前記ソース電極の前記突起部が前記ドレイン電極に電気的に接触されて、前記ソース電極に印加される電圧が前記ドレイン電極に伝達されることが好ましい。
【００１８】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記キャパシタが、第１電極と、第２電極と、前記第１電極及び第２電極の間に形成された誘電体層とを備えることが好ましい。
【００１９】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記第１電極が、導電性半導体基板又は非導電性半導体基板上に形成された導電性電極であることが好ましい。
【００２０】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記誘電体層が、シリコン酸化膜又はシリコン窒化膜で形成されることが好ましい。
【００２１】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記第２電極が、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることが好ましい。
【００２２】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記機械的なスイッチそれぞれのゲート電極、ソース電極及びドレイン電極が、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることが好ましい。
【００２３】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、前記複数のワードライン及び前記複数のビットラインが、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることが好ましい。
【００２４】
上記の他の目的を達成すべく、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイの制御方法は、複数のワードラインと、該複数のワードラインと互いに交差する複数のビットラインと、機械的なスイッチを利用したメモリアレイの制御方法に関する。
ここで、機械的なスイッチは、該複数のワードラインと前記複数のビットラインとの交差部位に配置され、前記ワードラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、キャパシタに接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記ビットラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える。
このメモリアレイの制御方法は、前記複数のワードラインの中から選択するワードラインに、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎと前記プルイン電圧との差より小さな電圧を印加するステップと、前記複数のワードラインの中から選択されないワードラインに、前記ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎと前記プルイン電圧との和より小さく、前記ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧を印加するステップとを含む。
【００２５】
本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイの制御方法は、前記プルイン電圧が、前記ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとの差より大きいことが好ましい。
【００２６】
上記のさらに他の目的を達成すべく、本発明の一実施形態に係る機械的なスイッチを利用した表示装置は、複数のスキャンラインと、該複数のスキャンラインと互いに交差する複数のデータラインと、複数の機械的なスイッチとを備える。機械的なスイッチは、前記複数のスキャンラインと前記複数のデータラインとの交差部位に配置され、前記スキャンラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、画素に接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記データラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部にディンプルが形成されることで設けられた突起部を有するソース電極と、を備える。
【００２７】
本発明の一実施形態に係る機械的なスイッチを利用した表示装置は、前記機械的なスイッチそれぞれが、前記ゲート電極に印加される電圧と前記ソース電極に印加される電圧との差により、前記ソース電極の前記突起部が前記ドレイン電極に電気的に接触されて、前記ソース電極に印加される電圧が前記ドレイン電極に伝達されることが好ましい。
【００２８】
また、本発明の一実施形態に係る機械的なスイッチを利用した表示装置は、前記機械的なスイッチそれぞれのゲート電極、ソース電極及びドレイン電極が、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることが好ましい。
【００２９】
また、本発明の一実施形態に係る機械的なスイッチを利用した表示装置は、前記複数のスキャンライン及び前記複数のデータラインが、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることが好ましい。
【００３０】
上記のさらに他の目的を達成すべく、本発明の一実施形態に係る機械的なスイッチを利用した表示装置の制御方法は、複数のスキャンラインと、該複数のスキャンラインと互いに交差する複数のデータラインと、複数の機械的なスイッチとを備える、機械的なスイッチを利用した表示装置の制御方法に関する。
ここで、機械的なスイッチは、前記複数のスキャンラインと前記複数のデータラインとの交差部位に配置され、前記スキャンラインそれぞれに接続したゲート電極と、該ゲート電極から離隔して形成され、画素に接続したドレイン電極と、前記ゲート電極から離隔して形成され、前記データラインそれぞれに接続した付着部、該付着部から延びて形成され、前記ゲート電極から離隔して形成された移動部、及び、該移動部から延びており、該移動部のディンプルにより形成された突起部を有するソース電極と、を備える。
この表示装置の制御方法は、前記複数のスキャンラインの中から選択するスキャンラインに、データラインの最大電圧ＶＤ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧又はデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎと前記プルイン電圧との差より小さな電圧を印加するステップと、前記複数のスキャンラインの中から選択されないスキャンラインに、前記データラインの最小電圧ＶＤ／Ｌ，ｍｉｎと前記プルイン電圧との和より小さく、前記データラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧を印加するステップとを含む。
【００３１】
本発明の一実施形態に係る機械的なスイッチを利用した表示装置の制御方法は、前記プルイン電圧が、前記データラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとの差より大きいことが好ましい。
【００３２】
その他、実施形態の具体的な事項は、詳細な説明及び図面に含まれている。本発明の利点及び特徴、そしてそれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると、明確になるはずである。明細書全体にわたって同一の構成要素には同一の参照符号を付してある。
【発明の効果】
【００３３】
本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、ディンプルの形成された機械的なスイッチを利用することによって、半導体トランジスタを利用しなくとも容易にメモリアレイを構成することができる。
【００３４】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、既存のフラッシュメモリより低い動作電圧で作動させ得るため、電力消費を減らすことができ、動作速度が速く、ゲート絶縁膜の破壊のような電気的信頼性の低下がなく、放射線のような外部有害環境に影響を受け難い、軍事用又は人工衛星用の不揮発性機械的なメモリアレイを構成することができる。
【００３５】
また、半導体基板の代わりに、任意の基板上の導電体電極を使用すると、基板の種類に無関係に集積できるのみならず、マルチビット格納が可能なメモリアレイを構成することができる。
【００３６】
また、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイの制御方法は、選択するワードラインの印加電圧と、選択していないワードラインの印加電圧とを調節することによって、効果的にメモリアレイのメモリセルを選択することができる。
【００３７】
また、本発明の一実施形態に係る機械的なスイッチを利用した表示素子は、ディンプルの形成された機械的なスイッチを利用することによって、半導体トランジスタを利用しなくても容易に表示素子を構成することができる。
【００３８】
また、本発明の一実施形態に係る機械的なスイッチを利用した表示素子の制御方法は、選択するスキャンラインの印加電圧と選択していないスキャンラインの印加電圧を調節することによって、効果的に画素セルにデータ電圧を効果的に表示することができる。
【発明を実施するための最良の形態】
【００３９】
以下、添付する図面を参照して本発明の好ましい実施形態に係る機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法を詳細に説明する。
【００４０】
図３は、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイの回路図である。
【００４１】
同図に示すように、本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイは、複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２、複数のビットラインＢ／Ｌ０、Ｂ／Ｌ１、Ｂ／Ｌ２、及び複数の機械的なスイッチ（１２０，１４０，１５０）を備える。
【００４２】
複数のビットラインＢ／Ｌ０、Ｂ／Ｌ１、Ｂ／Ｌ２は、複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２と互いに交差し、複数の機械的なスイッチは、複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２と複数のビットラインＢ／Ｌ０、Ｂ／Ｌ１、Ｂ／Ｌ２との交差部位に配置される。このような複数の機械的なスイッチそれぞれは、複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２それぞれに接続したゲート電極１２０と、ゲート電極１２０から離隔して形成され、キャパシタ１６０に接続したドレイン電極１４０と、ゲート電極１２０から離隔して形成され、複数のビットラインＢ／Ｌ０、Ｂ／Ｌ１、Ｂ／Ｌ２それぞれに接続した付着部１５１と、付着部１５１から延びて形成され、ゲート電極１２０から離隔して形成された移動部１５２と、移動部１５２から延びており、突出した形状に形成されたディンプル部１５３で構成されたソース電極１５０とを備える。ディンプル部１５３は、平板状の移動部１５２の一方の面の少なくとも一部にディンプルが形成されることにより、反対側の面に突出して形成された突起部である。
【００４３】
複数の機械的なスイッチそれぞれは、ゲート電極１２０に印加される電圧とソース電極１５０に印加される電圧との電位差により、ソース電極１５０のディンプル部１５３がドレイン電極１４０に接触されて、ソース電極１５０に印加される電圧がドレイン電極１４０に伝達される。すなわち、ゲート電極１２０に印加される電圧とソース電極１５０に印加される電圧との電位差が、プルイン電圧Ｖｐｉ以上である場合に、静電気力が発生して、ソース電極１５０のディンプル部１５３がドレイン電極１４０に電気的に接触されて、ソース電極１５０に印加される電圧がドレイン電極１４０に伝達される。
【００４４】
ここで、ソース電極１５０のディンプル部１５３は、静電気力が発生すると、ドレイン電極１４０に接触されて、ソース電極１５０に印加される電圧がドレイン電極１４０を介してキャパシタ１６０に伝達されることができ、静電気力が発生しないと、弾性力により再び原位置に復元されて、ソース電極１５０のディンプル部１５３は、ドレイン電極１４０と接触されない。このような構造には、カンチレバー（ｃａｎｔｉｌｅｖｅｒ；片持ち梁）が代表的である。また、ソース電極１５０のディンプル部１５３は、機械的なスイッチを製造する工程の際にスティクション（ｓｔｉｃｔｉｏｎ）を防止するのみならず、プルイン電圧Ｖｐｉを下げる効果を有する。
【００４５】
複数の機械的なスイッチそれぞれのゲート電極１２０、ソース電極１５０及びドレイン電極１４０は、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることができ、複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２と複数のビットラインＢ／Ｌ０、Ｂ／Ｌ１、Ｂ／Ｌ２も、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることができる。
【００４６】
キャパシタ１６０は、第１電極１６１と、第２電極１６３と、第１電極１６１及び第２電極１６３の間に形成された誘電体層１６２とを備える。第１電極１６１は、導電性の半導体基板で製作されるか、あるいは、非導電性基板上に導電性電極を形成して製作されることができる。導電性の半導体基板で製作される場合には、シリコン基板を利用することができる。誘電体層１６２は、シリコン酸化膜又はシリコン窒化膜で形成されることができる。第２電極１６３は、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることができる。
【００４７】
本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイのメモリセルを効果的に制御するためには、（１）〜（３）の条件のもとで複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２に電圧を印加する。
【００４８】
（１）選択されるワードラインの電圧印加の条件：｜ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ−ＶＢ／Ｌ｜＞Ｖｐｉ
（ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＢ／Ｌ，ｍａｘ＋Ｖｐｉ  又は ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ−Ｖｐｉ)
（２）選択されないワードラインの電圧印加の条件：｜ＶＷ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ−ＶＢ／Ｌ｜＜Ｖｐｉ
（ＶＢ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＷ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ＋Ｖｐｉ)
（３）プルイン電圧：Ｖｐｉ＞｜ＶＢ／Ｌ，ｍａｘ-ＶＢ／Ｌ，ｍｉｎ｜
【００４９】
複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２の中から選択するワードラインＷ／Ｌ０には、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＢ／Ｌ，ｍａｘ＋Ｖｐｉ又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとプルイン電圧との差より小さな電圧ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ−Ｖｐｉを印加する。
複数のワードラインＷ／Ｌ０、Ｗ／Ｌ１、Ｗ／Ｌ２の中から選択されないワードラインＷ／Ｌ１、Ｗ／Ｌ２には、ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとプルイン電圧との和より小さく、かつビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧ＶＢ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＷ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ＋Ｖｐｉを印加する。
プルイン電圧Ｖｐｉは、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとの差より大きい。すなわち、Ｖｐｉ＞｜ＶＢ／Ｌ，ｍａｘ−ＶＢ／Ｌ，ｍｉｎ｜が成り立つ。
ここで、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘは、キャパシタ１６０に格納されるデータのハイ状態を表示する電圧であり、ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎは、キャパシタ１６０に格納されるデータのロー状態を表示する電圧である。
【００５０】
例えば、メモリセル１７０を選択する場合に、ワードラインＷ／Ｌ０には、ビットラインの最大電圧ＶＢ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＢ／Ｌ，ｍａｘ＋Ｖｐｉ又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとプルイン電圧Ｖｐｉとの差より小さな電圧ＶＷ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ−Ｖｐｉを印加し、ワードラインＷ／Ｌ１、Ｗ／Ｌ２には、ビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎとプルイン電圧Ｖｐｉとの和より小さく、かつビットラインの最大電圧ＶＢ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧ＶＢ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＷ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＢ／Ｌ，ｍｉｎ＋Ｖｐｉを印加し、ビットラインにビットラインの最大電圧ＶＢ／Ｌ，ｍａｘ（ハイ）又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎ（ロー）を印加する。
【００５１】
前記条件のもとでは、ワードラインＷ／Ｌ０に接続したゲート電極１２０の印加電圧と、ビットラインＢ／Ｌ０に接続したソース電極１５０の印加電圧との差が、プルイン電圧Ｖｐｉ以上になるため、静電気力が発生して、ソース電極１５０のディンプル部１５３がドレイン電極１４０に接触される。これにより、ビットラインＢ／Ｌ０に印加されるビットラインの最大電圧ＶＢ／Ｌ，ｍａｘ又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎがドレイン電極１４０を介してキャパシタ１６０に伝達されて、キャパシタ１６０にビットラインの最大電圧ＶＢ／Ｌ，ｍａｘ（ハイ）又はビットラインの最小電圧ＶＢ／Ｌ，ｍｉｎ（ロー）が格納されることができる。
【００５２】
図４は、本発明の一実施形態に係る機械的なスイッチを利用した表示装置の回路図である。
【００５３】
同図に示すように、本発明の一実施形態に係る機械的なスイッチを利用した表示装置は、複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２、複数のデータラインＤ／Ｌ０、Ｄ／Ｌ１、Ｄ／Ｌ２及び複数の機械的なスイッチを備える。
【００５４】
複数のデータラインＤ／Ｌ０、Ｄ／Ｌ１、Ｄ／Ｌ２は、複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２と互いに交差し、複数の機械的なスイッチ（２２０，２４０，２５０）は、複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２と複数のデータラインＤ／Ｌ０、Ｄ／Ｌ１、Ｄ／Ｌ２との交差部位に配置される。このような複数の機械的なスイッチそれぞれは、複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２それぞれに接続したゲート電極２２０と、ゲート電極２２０から離隔して形成され、画素２６０に接続したドレイン電極２４０と、ゲート電極２２０から離隔して形成され、複数のデータラインＤ／Ｌ０、Ｄ／Ｌ１、Ｄ／Ｌ２それぞれに接続した付着部２５１と、付着部２５１から延びて形成され、ゲート電極２２０から離隔して形成された移動部２５２と、移動部２５２から延びており、突出した形状に形成されたディンプル部２５３で構成されたソース電極２５０とを備える。ディンプル部２５３は、平板状の移動部２５２の一方の面の少なくとも一部にディンプルが形成されることにより、反対側の面に突出して形成された突起部である。
【００５５】
複数の機械的なスイッチそれぞれは、ゲート電極２２０に印加される電圧とソース電極２５０に印加される電圧との電位差により、ソース電極２５０のディンプル部２５３がドレイン電極２４０に電気的に接触されてソース電極２５０に印加される電圧が、ドレイン電極２４０に伝達される。すなわち、ゲート電極２２０に印加される電圧とソース電極２５０に印加される電圧との電位差がプルイン電圧Ｖｐｉ以上である場合に静電気力が発生して、ソース電極２５０のディンプル部２５３がドレイン電極２４０に電気的に接触されて、ソース電極２５０に印加される電圧がドレイン電極２４０に伝達される。
【００５６】
ここで、ソース電極２５０のディンプル部２５３は、静電気力が発生すると、ドレイン電極２４０に接触されて、ソース電極２５０に印加される電圧がドレイン電極２４０を介して画素２６０に伝達されることができ、静電気力が発生しないと、弾性力によって再び原位置に復元されて、ソース電極２５０のディンプル部２５３は、ドレイン電極２４０と接触されない。このような構造には、カンチレバー（片持ち梁）が代表的である。また、ソース電極２５０のディンプル部２５３は、機械的なスイッチを製造する工程の際にスティクションを防止するのみならず、プルイン電圧Ｖｐｉを下げるという効果を有する。
【００５７】
複数の機械的なスイッチそれぞれのゲート電極２２０、ソース電極２５０及びドレイン電極２４０は、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることができ、複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２と複数のデータラインＤ／Ｌ０、Ｄ／Ｌ１、Ｄ／Ｌ２も、銅、炭素ナノチューブ、ポリシリコンのうちのいずれかを含む導電性物質で形成されることができる。
【００５８】
本発明の一実施形態に係る機械的なスイッチを利用した表示装置の画素セルを効果的に制御するためには、（１）〜（３）の条件のもとで複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２に電圧を印加する。
【００５９】
（１）選択されるスキャンラインの電圧印加の条件：｜ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ−ＶＤ／Ｌ｜＞Ｖｐｉ
（ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＤ／Ｌ，ｍａｘ＋Ｖｐｉ  又は ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ−Ｖｐｉ)
（２）選択されないスキャンラインの電圧印加の条件：｜ＶＳ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ−ＶＤ／Ｌ｜＜Ｖｐｉ
（ＶＤ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＳ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ＋Ｖｐｉ)
（３）プルイン電圧：Ｖｐｉ＞｜ＶＤ／Ｌ，ｍａｘ-ＶＤ／Ｌ，ｍｉｎ｜
【００６０】
複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２の中から選択するスキャンラインＳ／Ｌ０には、データラインの最大電圧ＶＤ／Ｌ，ｍａｘとプルイン電圧との和より大きな電圧ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＤ／Ｌ，ｍａｘ＋Ｖｐｉ又はデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎとプルイン電圧との差より小さな電圧ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ−Ｖｐｉを印加する。
複数のスキャンラインＳ／Ｌ０、Ｓ／Ｌ１、Ｓ／Ｌ２の中から選択されないスキャンラインＳ／Ｌ１、Ｓ／Ｌ２には、データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとプルイン電圧との和より小さく、かつデータラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧ＶＤ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＳ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ＋Ｖｐｉを印加する。
プルイン電圧Ｖｐｉは、データラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとの差より大きい。すなわち、Ｖｐｉ＞｜ＶＤ／Ｌ，ｍａｘ−ＶＤ／Ｌ，ｍｉｎ｜が成り立つ。
ここで、データラインの最大電圧ＶＤ／Ｌ，ｍａｘは、画素２６０に伝達される最大データ電圧であり、データラインの最小電圧ＶＤ／Ｌ，ｍｉｎは、画素２６０に伝達される最小データ電圧である。
【００６１】
例えば、画素セル２７０を選択する場合に、スキャンラインＳ／Ｌ０には、データラインの最大電圧ＶＤ／Ｌ，ｍａｘとプルイン電圧Ｖｐｉとの和より大きな電圧ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＞ＶＤ／Ｌ，ｍａｘ＋Ｖｐｉ又はデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎとプルイン電圧Ｖｐｉとの差より小さな電圧ＶＳ／Ｌ，ｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ−Ｖｐｉを印加し、スキャンラインＳ／Ｌ１、Ｓ／Ｌ２には、データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとプルイン電圧Ｖｐｉとの和より小さく、かつデータラインの最大電圧ＶＤ／Ｌ，ｍａｘと前記プルイン電圧との差より大きな電圧ＶＤ／Ｌ，ｍａｘ−Ｖｐｉ＜ＶＳ／Ｌ，ｕｎｓｅｌｅｃｔｅｄ＜ＶＤ／Ｌ，ｍｉｎ＋Ｖｐｉを印加し、データラインにデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎとデータラインの最大電圧ＶＤ／Ｌ，ｍａｘとの間の電圧を印加する。
【００６２】
前記条件のもとでは、スキャンラインＳ／Ｌ０に接続したゲート電極２２０の印加電圧と、データラインＤ／Ｌ０に接続したソース電極２５０の印加電圧との差が、プルイン電圧Ｖｐｉ以上になるため、静電気力が発生して、ソース電極２５０のディンプル部２５３がドレイン電極２４０に電気的に接触される。これにより、データラインＤ／Ｌ０に印加されるデータラインの最小電圧ＶＤ／Ｌ，ｍｉｎとデータラインの最大電圧ＶＤ／Ｌ，ｍａｘとの間の電圧が、ドレイン電極１４０を介してキャパシタ２６０に伝達されて、データラインの最小電圧ＶＤ／Ｌ，ｍｉｎとデータラインの最大電圧ＶＤ／Ｌ，ｍａｘとの間の電圧に該当する画素データが表示され得る。
【００６３】
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００６４】
【図１】従来の機械的なスイッチの概念図である。
【図２】従来のＭＯＳトランジスタを利用したメモリアレイの回路図である。
【図３】本発明の一実施形態に係る機械的なスイッチを利用したメモリアレイの回路図である。
【図４】本発明の一実施形態に係る機械的なスイッチを利用した表示装置の回路図である。
【符号の説明】
【００６５】
１２０、２２０      ゲート電極
１４０、２４０      ドレイン電極
１５０、２５０      ソース電極
１６０      キャパシタ
２６０      画素
【図１】
2007149318.tif 000003
【図２】
2007149318.tif 000004
【図３】
2007149318.tif 000005
【図４】
2007149318.tif 000006