(57)【要約】【課題】  信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラ及びメモリカード間の通信速度を高速化することができるメモリカード用レベルシフタを提供する。【解決手段】  ホストコントローラから入力されたクロック信号を電圧変換し、メモリカードへ出力する電圧変換部２５と、メモリカードから入力されたデータ信号を電圧変換し、ホストコントローラへ出力する電圧変換部２４と、電圧変換部２５による電圧変換後のクロック信号を電圧変換し、リターンクロック信号としてホストコントローラへ帰還させるリターンクロック生成手段とを備え、リターンクロック生成手段が、リターンクロック信号を帰還させる際に当該リターンクロック信号を遅延させるとともに、遅延量が調整可能であるように構成される。【選択図】  図３
2007072922.tif 000002
【特許請求の範囲】
【請求項１】
メモリカード型インターフェースを有する入出力装置とホストコントローラとの間で伝送される信号の電圧変換を行うメモリカード用レベルシフタにおいて、
ホストコントローラから入力されたクロック信号を電圧変換し、入出力装置へ出力する第１の電圧変換手段と、
上記入出力装置から入力されたデータ信号を電圧変換し、上記ホストコントローラへ出力する第２の電圧変換手段と、
上記第１の電圧変換手段による電圧変換後のクロック信号を電圧変換し、リターンクロック信号として上記ホストコントローラへ帰還させるリターンクロック生成手段とを備え、
上記リターンクロック生成手段は、リターンクロック信号を帰還させる際に当該リターンクロック信号を遅延させるとともに、遅延量が調整可能であることを特徴とするメモリカード用レベルシフタ。
【請求項２】
上記リターンクロック生成手段が、リターンクロック信号を所定の遅延量だけ遅延させる遅延回路を含む第１の帰還経路と、上記第１の帰還経路とは遅延量が異なる第２の帰還経路と、上記第１の帰還経路の出力端子及び上記第２の帰還経路の出力端子のいずれかをリターンクロック信号の出力端子に電気的に接続するジャンパー線とからなることを特徴とする請求項１に記載のメモリカード用レベルシフタ。
【請求項３】
上記リターンクロック生成手段が、リターンクロック信号を遅延させる遅延回路と、上記ホストコントローラからの指示に基づいて上記遅延回路の遅延量を切り替える遅延量切り替え手段とからなることを特徴とする請求項１に記載のメモリカード用レベルシフタ。
【請求項４】
上記第１の電圧変換手段、上記第２の電圧変換手段及び上記リターンクロック生成手段が、同一の半導体チップ内に形成されることを特徴とする請求項３に記載のメモリカード用レベルシフタ。
【請求項５】
上記遅延回路が、１又は２以上のゲート回路からなり、
上記遅延量切り替え手段が、直列に接続される上記ゲート回路の数を異ならせて遅延量を切り替えることを特徴とする請求項３に記載のメモリカード用レベルシフタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカード用レベルシフタに係り、さらに詳しくは、メモリカード型インターフェースを有する入出力装置とホストコントローラとの間で伝送される信号の電圧変換を行うメモリカード用レベルシフタの改良に関する。
【背景技術】
【０００２】
近年、ＬＣＤコントローラを制御したり、メモリカードに対して読み書きを行うホストコントローラは、処理速度の高速化や消費電力低減の要求から動作電圧の低電圧化が図られている。一方、ＳＤ（Secure Digital：登録商標）カードなどのメモリカードや、その周辺機器用の入出力カードは、様々な機器との互換性を確保するという観点から、ホストコントローラの動作電圧よりも高い信号電圧で動作するように規格化されている場合が少なくない。このため、ホストコントローラ及びカード間の通信には、伝送される信号の電圧変換を行うレベルシフタが従来から用いられている。通常、メモリカード及び入出力カードは、ホストコントローラから供給されるクロック信号に基づいて動作するので、レベルシフタでは、ホストコントローラから入力されたクロック信号を電圧変換してメモリカード又は入出力カードへ出力する動作が行われる。
【０００３】
ホストコントローラがメモリカードにデータを書き込む際は、クロック信号と共に、ホストコントローラから入力された制御信号及びデータ信号が電圧変換されてメモリカードへ出力される。また、ホストコントローラがメモリカード内に格納されているデータを読み出す際は、メモリカードから入力された制御信号及びデータ信号が電圧変換されてホストコントローラへ出力される。ホストコントローラは、メモリカードからデータを読み出す際、メモリカードからのデータをレベルシフタから正しく取り込むために、レベルシフタから供給されるリターンクロック信号を用いてデータの取り込みを行う。このリターンクロック信号は、ホストコントローラが供給するクロック信号に対し、信号がレベルシフタ内をホストコントローラ側の入力端子からメモリカード側の出力端子まで伝達し、さらにホストコントローラ側の出力端子まで伝達する間の遅延時間を反映させたクロック信号である。ホストコントローラは、この様なリターンクロック信号を用いてレベルシフタから出力されるデータをラッチすることにより、レベルシフタ内における信号の伝達遅延に影響されることなく、正しくデータを取り込むことができる。レベルシフタ内の伝達遅延に影響されることなくデータを取り込むことができるので、クロックの高速化によりホストコントローラ及びメモリカード間の高速通信を実現することができる。
【０００４】
なお、特許文献１には、データ転送クロックに遅延を持たせることにより、当該クロックと転送データとの遅延量の差を減少させてデータ転送速度を高速化する技術が開示されている。また、特許文献２には、外部クロックに基づいてデータ出力に用いる内部クロックを生成する際、外部クロックに対する位相差の変動を小さくするために、内部クロックの遅延量を調整する技術が開示されている。
【特許文献１】特開平５−２６５９２１号公報
【特許文献２】特開２００１−３５１３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、クロック信号の周波数を上げてホストコントローラ及びメモリカード間の通信をさらに高速化しようとすると、レベルシフタ内を伝達される信号間における伝達時間のバラツキが無視できなくなる。このため、上述した様な従来のレベルシフタでは、リターンクロック信号及びデータ信号間における伝達時間のバラツキによっては、ホストコントローラがメモリカードからのデータを取り込む際のセットアップタイムを十分に確保することができず、データを正しく取り込むことができなくなってしまうという問題があった。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラ及びメモリカード間の通信速度を高速化することができるメモリカード用レベルシフタを提供することを目的としている。特に、クロック信号の周波数を上げてホストコントローラ及びメモリカード間の通信速度を高速化しても、ホストコントローラがメモリカードからのデータを正しく取り込むことができるメモリカード用レベルシフタを提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明によるメモリカード用レベルシフタは、メモリカード型インターフェースを有する入出力装置とホストコントローラとの間で伝送される信号の電圧変換を行うメモリカード用レベルシフタであって、ホストコントローラから入力されたクロック信号を電圧変換し、入出力装置へ出力する第１の電圧変換手段と、上記入出力装置から入力されたデータ信号を電圧変換し、上記ホストコントローラへ出力する第２の電圧変換手段と、上記第１の電圧変換手段による電圧変換後のクロック信号を電圧変換し、リターンクロック信号として上記ホストコントローラへ帰還させるリターンクロック生成手段とを備え、上記リターンクロック生成手段が、リターンクロック信号を帰還させる際に当該リターンクロック信号を遅延させるとともに、遅延量が調整可能であるように構成される。
【０００８】
この様な構成により、電圧変換後のクロック信号を再度電圧変換してリターンクロック信号としてホストコントローラへ帰還させる際にリターンクロック信号の遅延量が可変調整されるので、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラに入出力装置からのデータを正しく取り込ませることができる。
【０００９】
本発明によるメモリカード用レベルシフタは、上記構成に加え、上記リターンクロック生成手段が、リターンクロック信号を所定の遅延量だけ遅延させる遅延回路を含む第１の帰還経路と、上記第１の帰還経路とは遅延量が異なる第２の帰還経路と、上記第１の帰還経路の出力端子及び上記第２の帰還経路の出力端子のいずれかをリターンクロック信号の出力端子に電気的に接続するジャンパー線とからなるように構成される。
【００１０】
また、本発明によるメモリカード用レベルシフタは、上記構成に加え、上記リターンクロック生成手段が、リターンクロック信号を遅延させる遅延回路と、上記ホストコントローラからの指示に基づいて上記遅延回路の遅延量を切り替える遅延量切り替え手段とからなるように構成される。
【００１１】
また、本発明によるメモリカード用レベルシフタは、上記構成に加え、上記第１の電圧変換手段、上記第２の電圧変換手段及び上記リターンクロック生成手段が、同一の半導体チップ内に形成されるように構成される。
【００１２】
また、本発明によるメモリカード用レベルシフタは、上記構成に加え、上記遅延回路が、１又は２以上のゲート回路からなり、上記遅延量切り替え手段が、直列に接続される上記ゲート回路の数を異ならせて遅延量を切り替えるように構成される。
【発明の効果】
【００１３】
本発明によるメモリカード用レベルシフタによれば、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラに入出力装置からのデータを正しく取り込ませることができるので、クロック信号の周波数を上げてホストコントローラ及び入出力装置間の通信速度をより高速化することができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は、本発明の実施の形態１によるメモリカード用レベルシフタを搭載する携帯情報端末の概略構成の一例を示したブロック図である。本実施の形態による携帯情報端末１は、携帯電話機などの携帯可能な小型の情報処理装置であり、ＬＣＤコントローラ６内のメモリカード用レベルシフタを介してメモリカード９にデータを書き込んだり、メモリカード９からデータを読み出す動作を行っている。
【００１５】
この携帯情報端末１は、音声通信可能な無線通信端末となっており、アンテナ２、ＲＦ回路３、ＡＢＢ回路４、ＤＢＢ回路５、ＬＣＤコントローラ６、ＬＣＤ７、カードスロット８及びメモリカード９からなる。ＲＦ回路３は、アンテナ２を介してＲＦ信号を送受信する送受信手段である。
【００１６】
ＤＢＢ（デジタルベースバンド）回路５は、ＲＦ回路３、ＡＢＢ回路４を介して受信したＲＦ信号の復号化処理を行ったり、ＡＢＢ回路４から入力された音声信号を符号化してＲＦ信号を生成するとともに、端末内の各部の制御を行うホストコントローラである。すなわち、ＡＢＢ（アナログベースバンド）回路４を介して受信されたＲＦ信号は、ＤＢＢ回路５により復号化され、取り出された音声信号は、ＡＢＢ回路４においてデジタル−アナログ変換されてスピーカ４ａから再生音として出力される。また、マイクロフォン４ｂから入力された音声信号は、ＡＢＢ回路４においてアナログ−デジタル変換され、ＤＢＢ回路５により符号化された後、ＡＢＢ回路４を介してＲＦ回路３によりＲＦ信号として送信される。
【００１７】
ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）コントローラ６は、ＤＢＢ回路５からの制御信号に基づいてＬＣＤ７を駆動する動作を行っている。
【００１８】
カードスロット８は、メモリカード９の装着部（コネクタ）であり、メモリカード９が着脱可能に装着される。メモリカード９の装着時には、このカードスロット８と、ＬＣＤコントローラ６内のレベルシフタを介してＤＢＢ回路５及びメモリカード９間で通信が行われる。メモリカード９は、ＳＤ（Secure Digital：登録商標）カードなどの小型の不揮発性記憶装置であり、ホストコントローラから供給されるクロック信号及びコマンド信号に基づいて動作する。ここでは、メモリカード９に対してデータの読み出し及び書き込みが行われる場合の例について説明するが、メモリカード型インターフェースを有する入出力装置であれば、特にメモリカードである必要はない。ここでいうメモリカード型インターフェースとは、メモリカードと同じ構造又は同じプロトコルで動作するインターフェースであり、そのようなインターフェースを有する入出力装置としては、メモリカードの他に、例えば、周辺機器用の入出力カード（ＳＤＩ／Ｏカードなど）あるいはＨＤＤ(Hard Disk Drive)のような大容量メモリデバイスがある。この様な入出力装置に対してデータの読み出し及び書き込みを行う場合についても同様であるものとする。
【００１９】
ホストコントローラとしてのＤＢＢ回路５は、例えば、１．８Ｖの動作電圧で動作する。一方、メモリカード９は、例えば、３．０Ｖの信号電圧で動作するように規格化されている。そこで、ホストコントローラ及びメモリカード９間に信号の電圧変換を行うレベルシフタを設けることにより、ホストコントローラ及びメモリカード９間の通信が可能となる。ＡＢＢ回路４、ＤＢＢ回路５及びＬＣＤコントローラ６は、それぞれ半導体チップ内に形成され、独立したパッケージとして製品化される。この様なＬＣＤコントローラ６のパッケージ内にメモリカード用レベルシフタを設けることにより、レベルシフタ用の回路基板などが必要でなくなるので、部品点数を効果的に削減することができる。
【００２０】
図２は、図１の携帯情報端末の要部における構成例を示したブロック図であり、レベルシフタ１３が設けられたＬＣＤコントローラ６が示されている。このＬＣＤコントローラ６は、ＶＲＡＭ１１、レジスタ１２、レベルシフタ１３、ホストコントローラインターフェース（Ｉ／Ｆ）１４及びＬＣＤインターフェース（Ｉ／Ｆ）１５からなる。
【００２１】
ＶＲＡＭ（Video Random Access Memory：ビデオＲＡＭ）１１は、ホストコントローラＩ／Ｆ１４を介してＤＢＢ回路から入力される画像データを書き換え可能に記憶する半導体記憶装置である。このＶＲＡＭ１１に書き込まれた画像データは、ＬＣＤＩ／Ｆ１５を介してＬＣＤへ出力される。レジスタ１２は、ホストコントローラＩ／Ｆ１４を介してＤＢＢ回路から入力されるＬＣＤコントローラ６内各部の制御情報を書き換え可能に記憶する記憶手段である。ホストコントローラＩ／Ｆ１４は、パラレルバス或いはＩ２Ｃ等のシリアルインターフェースを介してＤＢＢ回路に接続されるインターフェースであり、ＬＣＤＩ／Ｆ１５は、パラレルバス或いはＬＶＤＳ（Low Voltage Differential Signaling）等のシリアルインターフェースを介してＬＣＤ或いはＬＣＤドライバ回路に接続されるインターフェースである。
【００２２】
レベルシフタ１３は、ホストコントローラから入力されたクロック信号、コマンド信号及びデータ信号を電圧変換してメモリカードへ出力するとともに、メモリカードから入力されたコマンド信号及びデータ信号を電圧変換してホストコントローラへ出力する電気回路である。このレベルシフタ１３は、レジスタ１２に書き込まれた制御情報に基づいて動作することも可能である。
【００２３】
図３は、図２のＬＣＤコントローラの要部における構成例を示した回路図であり、レベルシフタ１３が示されている。このレベルシフタ１３は、ホストコントローラからのクロック信号Ｈ−ＣＬＫ、コマンド信号Ｈ−ＣＭＤ及びデータ信号Ｈ−ＤＡＴを電圧変換してメモリカードへ出力するとともに、メモリカードからのコマンド信号Ｃ−ＣＭＤ及びデータ信号Ｃ−ＤＡＴを電圧変換してホストコントローラへ出力する。その際、電圧変換後のクロック信号の一部が再度電圧変換され、リターンクロック信号Ｒｅｔｕｒｎ−ＣＬＫとしてホストコントローラへ帰還される。
【００２４】
このレベルシフタ１３は、電圧変換部２１〜２５、信号伝送方向切り替え回路２６，２７、帰還経路切り替え部２８、遅延回路２９、各入出力端子１００〜１０６及び２０１〜２０３からなる。レベルシフタ１３では、電圧変換部２１〜２５を除く内部回路をコア回路２０とする。
【００２５】
電圧変換部２２及び２５は、メモリカードへ出力する信号及びメモリカードから入力される信号を電圧変換する信号レベルの変換手段である。例えば、コア回路２０の電源電圧が１．５Ｖである場合、電圧変換部２２及び２５は、信号電圧を１．５Ｖから３．０Ｖまで昇圧してメモリカードへ出力する信号電圧の昇圧回路と、メモリカードから入力された信号について信号電圧を３．０Ｖから１．５Ｖまで降圧してコア回路２０に渡す信号電圧の降圧回路とからなる。電圧変換部２４は、ホストコントローラへ出力する信号及びホストコントローラから入力される信号を電圧変換する信号レベルの変換手段である。例えば、ホストコントローラのＩ／Ｆ電圧が１．８Ｖ、コア回路２０の電源電圧が１．５Ｖである場合、電圧変換部２４は、信号電圧を１．５Ｖから１．８Ｖまで昇圧してホストコントローラへ出力する信号電圧の昇圧回路と、ホストコントローラから入力された信号について信号電圧を１．８Ｖから１．５Ｖまで降圧してコア回路２０に渡す信号電圧の降圧回路とからなる。なお、コア回路２０の電源電圧がホストコントローラのＩ／Ｆ電圧と一致している場合は、電圧変換部２４にて電圧変換を行う必要はない。電圧変換部２４及び２５は、コマンド信号及びデータ信号について、それぞれ設けられている。電圧変換部２１は、ホストコントローラから入力されるクロック信号の電圧をコア回路２０の電源電圧に合わせて変換する信号レベルの変換手段である。また、電圧変換部２３は、ホストコントローラへ帰還するリターンクロック信号の電圧をホストコントローラのＩ／Ｆ電圧に合わせて変換する信号レベルの変換手段である。
【００２６】
具体的には、入力端子１０２に入力されたクロック信号Ｈ−ＣＬＫは、電圧変換部２１を介して電圧変換部２２により昇圧され、出力端子２０１からクロック信号Ｃ−ＣＬＫとして出力される。メモリカードは、このクロック信号Ｃ−ＣＬＫに同期して、データ信号Ｃ−ＤＡＴ、コマンド信号Ｃ−ＣＭＤの送受信を行う。
【００２７】
入出力端子１０３に入力されたコマンド信号Ｈ−ＣＭＤは、電圧変換部２４を介して電圧変換部２５により昇圧され、入出力端子２０２からコマンド信号Ｃ−ＣＭＤとして出力される。一方、入出力端子２０２に入力されたコマンド信号Ｃ−ＣＭＤは、電圧変換部２５により降圧され、電圧変換部２４を介して入出力端子１０３からコマンド信号Ｈ−ＣＭＤとして出力される。ホストコントローラからメモリカードには、動作モードの切り換え、データの書き込み及び読み出し等を指示する制御信号がコマンド信号として送信され、メモリカードからホストコントローラには、ホストコントローラからの指示に対するレスポンス信号及びメモリカードの仕様情報がコマンド信号として送信される。
【００２８】
信号伝送方向切り替え回路２６は、入力端子１０４に入力されるコマンドディレクション信号ＣＭＤＤＩＲに基づく制御信号を電圧変換部２４及び２５へ出力して、コマンド信号の伝送方向の切り替えを行う。このコマンドディレクション信号ＣＭＤＤＩＲは、コマンド信号の伝送方向を指示するための制御信号である。
【００２９】
入出力端子１０５に入力されたデータ信号Ｈ−ＤＡＴは、電圧変換部２４を介して電圧変換部２５により昇圧され、入出力端子２０３からデータ信号Ｃ−ＤＡＴとして出力される。一方、入出力端子２０３に入力されたデータ信号Ｃ−ＤＡＴは、電圧変換部２５により降圧され、電圧変換部２４を介して入出力端子１０５からデータ信号Ｈ−ＤＡＴとして出力される。このデータ信号は、ホストコントローラがメモリカードに書き込み、或いは、メモリカードから読み出したデータを伝送する信号である。
【００３０】
信号伝送方向切り替え回路２７は、入力端子１０６に入力されるデータディレクション信号ＤＡＴＤＩＲに基づく制御信号を電圧変換部２４及び２５へ出力して、データ信号の伝送方向の切り替えを行う。このデータディレクション信号ＤＡＴＤＩＲは、データ信号の伝送方向を指示するための制御信号である。
【００３１】
リターンクロック信号Ｒｅｔｕｒｎ−ＣＬＫは、電圧変換部２２による昇圧後のクロック信号の一部を当該電圧変換部２２により降圧してホストコントローラ側へ帰還させることにより生成される。このリターンクロック信号は、ホストコントローラが供給するクロック信号Ｈ−ＣＬＫに対し、信号がレベルシフタ１３内をホストコントローラ側の入力端子１０２からメモリカード側の出力端子２０１まで伝達し、さらにホストコントローラ側の出力端子１０１まで伝達する間の遅延時間を反映させたクロック信号である。
【００３２】
信号電圧の降圧後の帰還経路は、リターンクロック信号を所定の遅延量だけ遅延させる遅延回路２９を含む帰還経路（以下、第１の帰還経路と呼ぶことにする）３０ｂと、遅延回路を含まず、第１の帰還経路３０ｂとは遅延量が異なる帰還経路（以下、第２の帰還経路と呼ぶことにする）３０ａからなる。第１の帰還経路３０ｂ及び第２の帰還経路３０ａは、帰還経路切り替え部２８によりいずれかに切り替え可能となっている。ここでは、遅延回路２９が、１又は２以上のゲート回路からなるものとする。このゲート回路は、信号波形や振幅を変えることなく、信号伝達を遅延させる電子回路である。具体的には、トランジスタや増幅率が１のアンプをゲート回路として用いることができる。ゲート回路を用いて遅延させることにより、コンデンサーや直流抵抗を用いて遅延させるのに比べて、クロックエッジのなまりを抑制することができる。また、第１の帰還経路３０ｂは、第２の帰還経路３０ａよりも伝達時間の遅延量が大きいものとする。
【００３３】
帰還経路切り替え部２８は、第１及び第２の帰還経路３０ｂ，３０ａを基板上の配線の変更により選択的に切り替える遅延量の調整手段である。具体的には、例えば、入力端子１００に入力されるクロックセレクト信号ＣＬＫ−ＳＥＬの電圧レベルに従って、リターンクロック信号の出力端子１０１と、第１の帰還経路３０ｂの出力端子及び第２の帰還経路３０ａの出力端子のいずれかとを電気的に接続する配線をつなぎかえることにより、帰還経路の切り替えが行われる。
【００３４】
これにより、リターンクロック信号の遅延量を切り替えることができるので、リターンクロック信号と、メモリカードからのデータ信号及びコマンド信号との間で、伝達時間のバラツキが大きい場合であっても、ホストコントローラにメモリカードからのデータ及びコマンドを正しく取り込ませることができる。
【００３５】
図４は、図３のレベルシフタにおける動作の一例を示したタイミングチャートであり、データ読み出し時の動作が示されている。ホストコントローラから入力されるクロック信号Ｈ−ＣＬＫ（周期をＴ１とし、その１／２を半クロックＴ２とする）に対し、メモリカードへ出力されるクロック信号Ｃ−ＣＬＫは、レベルシフタ内における伝達遅延により、遅延時間Δｔ１だけ遅延する。
【００３６】
メモリカードは、レベルシフタからのクロック信号Ｃ−ＣＬＫに基づいてデータ信号を生成する。従って、メモリカードから入力されるデータ信号Ｃ−ＤＡＴは、例えば、クロック信号Ｃ−ＣＬＫの立ち下がりから時間Δｔ２だけ遅れる。さらに、このデータ信号Ｃ−ＤＡＴに対し、ホストコントローラへ出力されるデータ信号Ｈ−ＤＡＴは、レベルシフタ内における伝達遅延により、遅延時間Δｔ３だけ遅延する。一方、クロック信号Ｃ−ＣＬＫに対し、ホストコントローラへ出力されるリターンクロック信号は、レベルシフタ内における伝達遅延により、遅延時間Δｔ４だけ遅延する。
【００３７】
一般に、レベルシフタ内における配線長の差などによって信号の伝達時間にバラツキが生じるので、遅延時間Δｔ３及びΔｔ４は、大きく異なる場合がある。この様な場合や遅延時間Δｔ２が大きい場合には、ホストコントローラがリターンクロック信号の立ち上がりに基づいてメモリカードからのデータ信号Ｈ−ＤＡＴを取り込む際のセットアップタイムＴ３を十分に確保することが困難になる。具体的には、ＬＣＤコントローラ内に設けられたレベルシフタの場合、信号伝達の際に最大１０〜１５ｎＳ遅延する。また、メモリカードのデータ出力の遅延時間Δｔ２は、最大で１４ｎｓである。ここでは、クロック信号Ｈ−ＣＬＫの周波数が２０ＭＨz(Ｔ２＝２５ｎＳ)であり、ホストコントローラがセットアップタイムＴ３＝Ｔ２＋Δｔ４−Δｔ２−Δｔ３として５ｎＳ以上を要求する場合を考える。
【００３８】
このとき、レベルシフタ内の遅延時間の差Δｔ３−Δｔ４が６ｎＳよりも大きくなると、ホストコントローラはメモリカードからのデータを取り込むことができない。クロック信号の周波数を上げて通信速度を高速化すると、Ｔ２は小さくなるので、Δｔ３とΔｔ４の差の許容範囲がより狭くなり、ホストコントローラがデータを取り込めない場合が生じ得る。この様な場合には、遅延量の小さな第２の帰還経路から遅延量の大きな第１の帰還経路にクロック信号の帰還経路を切り替えることにより、リターンクロック信号の遅延時間Δｔ４を増大させることができるので、十分なセットアップタイムＴ３を確保することができる。つまり、遅延時間Δｔ３及びΔｔ４間のバラツキ具合に応じて帰還経路を切り替えることにより、適切なセットアップタイムＴ３を得ることができる。
【００３９】
本実施の形態によれば、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラにメモリカードからのデータを正しく取り込ませることができるので、クロック信号の周波数を上げてホストコントローラ及びメモリカード間の通信速度をより高速化することができる。
【００４０】
なお、本実施の形態では、電圧変換部２２と電圧変換部２３の間に遅延回路２９が設けられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、電圧変換部２３とリターンクロック信号の出力端子１０１の間に遅延回路２９を設け、この遅延回路２９を含む帰還経路と、遅延回路２９を含まない帰還経路とが選択的に切り替えられるものであっても良い。
【００４１】
また、本実施の形態では、レベルシフタがＬＣＤコントローラ内に設けられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、ホストコントローラとしてのパッケージ内に設け、或いは、独立した半導体チップ内に設けるものであっても良い。
【００４２】
実施の形態２
実施形態１では、帰還経路を切り替える際につなぎかえられる出力端子間の配線が半導体チップ内に形成される場合の例について説明した。これに対し、本実施の形態では、半導体チップ外の、プリント基板上において帰還経路の切り替えを行う場合について説明する。
【００４３】
図５は、本発明の実施の形態２によるレベルシフタの構成例を示した図である。本実施の形態によるレベルシフタ１３ａは、図３のレベルシフタ１３と比較すると、帰還経路切り替え部２８が廃止され、さらに帰還経路の異なる２つのリターンクロック信号が、出力端子１０１からリターンクロック信号Ｒｅｔｕｒｎ−ＣＬＫとし、出力端子１０７からリターンクロックディレイ信号Ｒｅｔｕｒｎ−ＣＬＫ−Ｄｅｌａｙとして、それぞれ半導体チップの外部に出力されている点が異なる。
【００４４】
出力端子１０７から出力されるリターンクロックディレイ信号Ｒｅｔｕｒｎ−ＣＬＫ−Ｄｅｌａｙは、遅延回路２９によって遅延時間が付加されたリターンクロック信号である。また、出力端子１０１から出力されるリターンクロック信号Ｒｅｔｕｒｎ−ＣＬＫは、第２の帰還経路によるリターンクロック信号である。
【００４５】
ホストコントローラへは、半導体チップ外のプリント基板上に設けられたジャンパー抵抗３００、３０１のいずれか一方を実装することで、リターンクロックディレイ信号Ｒｅｔｕｒｎ−ＣＬＫ−Ｄｅｌａｙ或いはリターンクロック信号Ｒｅｔｕｒｎ−ＣＬＫのいずれか一方を選択して入力することが可能である。
【００４６】
本実施の形態によれば、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラにメモリカードからのデータを正しく取り込ませることができるので、クロック信号の周波数を上げてホストコントローラ及びメモリカード間の通信速度をより高速化することができる。
【００４７】
なお、本実施の形態では、電圧変換部２２と電圧変換部２３の間に遅延回路２９が設けられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、電圧変換部２３とリターンクロックディレイ信号Ｒｅｔｕｒｎ−ＣＬＫ−Ｄｅｌａｙの出力端子１０７の間に遅延回路２９を設け、この遅延回路２９を含む帰還経路と、遅延回路２９を含まない帰還経路とが選択的に切り替えられるものであっても良い。
【００４８】
実施の形態３．
実施の形態１及び２では、リターンクロック信号の遅延量が半導体チップ内或いは半導体チップ外における配線の変更によって切り替えられる場合の例について説明した。これに対し、本実施の形態では、ホストコントローラからの指示に基づいてリターンクロック信号の遅延量を切り替える場合について説明する。
【００４９】
図６は、本発明の実施の形態３によるレベルシフタの構成例を示した図である。本実施の形態によるレベルシフタ１３ｂは、図３のレベルシフタ１３と比較すれば、帰還経路３０ａ，３０ｂ及び帰還経路切り替え部２８に代えて、遅延量切り替え部３１及び遅延回路３２を備えている点で異なる。遅延回路３２は、電圧変換部２２による降圧後のクロック信号を遅延させる。
【００５０】
遅延量切り替え部３１は、図２のホストコントローラＩ／Ｆ１４を介してホストコントローラから入力される制御情報に基づいて、遅延回路３２の遅延量を切り替える遅延量の調整手段である。具体的には、遅延回路３２の遅延量を規定するレジスタが遅延量切り替え部３１として用いられる。
【００５１】
図７は、図６のレベルシフタの要部における構成例を示した回路図であり、遅延回路３２が示されている。この遅延回路３２は、リターンクロック信号の帰還経路を選択的に切り替える切り替えスイッチ３２ａと、複数のゲート回路３２ｂからなる。ホストコントローラから入力される制御情報に基づいて遅延量切り替え部３１が直列に接続されるゲート回路３２ｂの数を異ならせることにより、リターンクロック信号の遅延量が切り替えられる。
【００５２】
ゲート回路３２ｂは、信号波形や振幅を変えることなく、信号伝達を遅延させる電子回路である。具体的には、トランジスタや増幅率が１のアンプをゲート回路３２ｂとして用いることができる。この様なゲート回路３２ｂを用いて遅延させることにより、コンデンサーや直流抵抗を用いて遅延させるのに比べて、クロックエッジのなまりを抑制することができる。ここでは、各切り替えスイッチ３２ａの切り替えにより、ゲート回路３２ｂを含まない帰還経路と、ゲート回路３２ｂを１又は２以上の任意の数だけ含む帰還経路とが切り替え可能であるものとする。
【００５３】
本実施の形態によれば、信号間における伝達時間のバラツキが大きい場合であっても、ホストコントローラにメモリカードからのデータを正しく取り込ませることができるので、クロック信号の周波数を上げてホストコントローラ及びメモリカード間の通信速度をより高速化することができる。
【００５４】
なお、本実施の形態では、電圧変換部２２と電圧変換部２３の間に遅延回路３２が設けられる場合の例について説明したが、本発明はこれに限られるものではない。例えば、電圧変換部２３とリターンクロック信号の出力端子１０１の間に遅延回路３２を設けても良い。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１によるメモリカード用レベルシフタを搭載する携帯情報端末の概略構成の一例を示したブロック図である。
【図２】図１の携帯情報端末の要部における構成例を示したブロック図であり、レベルシフタ１３が設けられたＬＣＤコントローラ６が示されている。
【図３】図２のＬＣＤコントローラの要部における構成例を示した回路図であり、レベルシフタ１３が示されている。
【図４】図３のレベルシフタにおける動作の一例を示したタイミングチャートであり、データ読み出し時の動作が示されている。
【図５】本発明の実施の形態２によるレベルシフタの構成例を示した図である。
【図６】本発明の実施の形態３によるレベルシフタの構成例を示した図である。
【図７】図６のレベルシフタの要部における構成例を示した回路図であり、遅延回路３２が示されている。
【符号の説明】
【００５６】
１  携帯情報端末
２  アンテナ
３  ＲＦ回路
４  ＡＢＢ回路
５  ＤＢＢ回路
６  ＬＣＤコントローラ
７  ＬＣＤ
８  カードスロット
９  メモリカード
１１  ＶＲＡＭ
１２  レジスタ
１３，１３ａ，１３ｂ  レベルシフタ
１４  ホストコントローラインターフェース
１５  ＬＣＤインターフェース
２０，２０ａ，２０ｂ  コア回路
２１〜２５  電圧変換部
２６，２７  信号伝送方向切り替え回路
２８  帰還経路切り替え部
２９  遅延回路
３０ａ  第２の帰還経路
３０ｂ  第１の帰還経路
３１  遅延量切り替え部
３２  遅延回路
３２ａ  切り替えスイッチ
３２ｂ  ゲート回路
１００〜１０７，２０１〜２０３  入出力端子
３００，３０１  ジャンパー抵抗
【図１】
2007072922.tif 000003
【図２】
2007072922.tif 000004
【図３】
2007072922.tif 000005
【図４】
2007072922.tif 000006
【図５】
2007072922.tif 000007
【図６】
2007072922.tif 000008
【図７】
2007072922.tif 000009