(57)【要約】【課題】バルクシリコン基板の所定の場所にＳＯＩ構造を形成し、そのＳＯＩ構造上にトランジスタを形成した場合に、ゲート電極下のシリコン層の角部に寄生ＭＯＳが形成されるのを防止し、かつゲート絶縁膜の信頼性を向上させることのできる半導体基板の製造方法及び半導体装置の製造方法、半導体装置を提供する。【解決手段】支持体穴５を形成するためのフォトレジスト膜４を利用し、フォトレジスト膜４をトリミングしシリコン層３の表面を露出させ、トリミングしたフォトレジスト膜４をマスクとしてシリコン層３を、ＴＭＡＨ溶液を用いてエッチングしシリコン層３の角部６の角取りを行う。その後、支持体を形成し、シリコンゲルマニウム層２の選択的エッチングを行い、空洞部を形成する。そして空洞部に埋め込み絶縁膜を形成して、シリコン層３の上方を平坦化処理してＳＯＩ構造の半導体基板を得る。【選択図】図３
2007149804.tif 000002
【特許請求の範囲】
【請求項１】
半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングの選択比が小さい第２半導体層を前記第１半導体層
の上に形成する工程と、
素子領域周辺の前記第２半導体層および前記第１半導体層の一部を除去して前記半導体
基材を露出させる支持体穴を形成する工程と、
前記支持体穴を埋め、かつ前記第２半導体層が覆われるようにして前記半導体基材上に
支持体形成層を形成する工程と、
前記支持体穴と前記素子領域とを含む領域を残して、その他の部分をエッチングするこ
とにより、支持体およびこの支持体の下方に位置する前記第１、第２半導体層の端部の一
部を露出させる開口面を形成する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記素子領域の前
記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記空洞部内に埋め込み絶縁層を形成する工程と、
前記第２半導体層の上方を平坦化処理し、前記第２半導体層上に位置する前記支持体の
一部を取り除く工程と、を含み、
前記支持体穴を形成する工程において、前記支持体穴の周縁に位置する第２半導体層の
表面の角部をエッチングし、前記角部を角取りする工程を備えることを特徴とする半導体
基板の製造方法。
【請求項２】
請求項１に記載の半導体基板の製造方法において、
パターニングしたフォトレジスト膜をマスクとして前記支持体穴を形成し、その後、前
記フォトレジスト膜をトリミングして前記第２半導体層の表面の一部を露出させ、トリミ
ングした前記フォトレジスト膜をマスクとして前記第２半導体層の表面の前記角部をエッ
チングすることを特徴とする半導体基板の製造方法。
【請求項３】
請求項１または２に記載の半導体基板の製造方法において、
前記第１半導体層がシリコンゲルマニウム層で、前記第２半導体層がシリコン層である
ことを特徴とする半導体基板の製造方法。
【請求項４】
請求項３に記載の半導体基板の製造方法において、
前記シリコン層の角部のエッチングにＴＭＡＨ溶液を用いることを特徴とする半導体基
板の製造方法。
【請求項５】
請求項１に記載の半導体基板の製造方法を行った後で、前記第２半導体層にトランジス
タを形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項６】
シリコン基板に埋め込み絶縁層が形成され、前記埋め込み絶縁層上にシリコン層が形成
されたＳＯＩ構造を有する半導体装置であって、
前記シリコン層の表面の角部が角取りされ、この角取りされた面はシリコン結晶の（１
１１）面であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法及び半導体装置の製造方法、半導体装置に関し、特に
、半導体基板にＳＯＩ（Silicon  On  Insulator）構造を形成する技術に関する。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスタは、バルクシリコン基板上に形成さ
れる場合と比較して接合容量（ソース・ドレイン領域と基板間の容量）が小さいことから
、半導体装置の低消費電力化、高速動作化が可能であることなどの大きな利点を有してい
る。
一般に、バルクシリコン基板の全面にＳＯＩ構造を形成したＳＯＩ基板を用意して、こ
のＳＯＩ構造の上に順次トランジスタを形成することが行われ、ＳＯＩ構造が不必要な部
分においては、このＳＯＩ構造を除去することが行われている。
また、非特許文献１には、バルクシリコン基板上にＳＯＩ層を部分的に形成することで
、ＳＯＩトランジスタを低コストで形成できるＳＢＳＩ（Separation  by  Bonding  Si
Islands）法が開示されている。このバルクシリコン基板上にＳＯＩ構造を形成する方
法では、まずシリコン基板上にシリコンゲルマニウム（ＳｉＧｅ）層、シリコン（Ｓｉ）
層をエピタキシャル成長させ、そこに支持体を形成するための穴（支持体穴）を形成する
。その上から酸化膜などを成膜した後、素子領域形状を得るように周辺の酸化膜、シリコ
ン層、シリコンゲルマニウム層をドライエッチングする。そして、シリコンゲルマニウム
層をフッ硝酸で選択的にエッチングするとシリコン層が支持体に支持されシリコン層の下
に空洞部が形成される。そして、この空洞部にＳｉＯ2などの絶縁層を埋め込むことでシ
リコン基板とシリコン層との間にＢＯＸ（Buried  Oxide）層を形成する。その後、基板
表面を平坦化処理してシリコン層を表面に露出させることでバルクシリコン基板上にＳＯ
Ｉ構造を得ている。
【０００３】
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このＳＯＩ構造を有する半導体基板を用いて、露出したシリコン層上にゲート電極を形
成する場合において、シリコン層の角部に寄生ＭＯＳが形成され、また角部においてゲー
ト絶縁膜の絶縁信頼性が劣化することから、この角部を丸める必要がある。一般に、ＳＴ
Ｉ（Shallow  Trench  Isolation）ではトレンチを形成（ＳＢＳＩ法では支持体穴の形成
）した後に高温で熱処理をしてシリコン層の角部を丸めているが、ＳＢＳＩ法による半導
体基板の製造では、高温の熱処理を行うとシリコンゲルマニウム層のゲルマニウム（Ｇｅ
）が隣接する層に拡散する不具合を生ずる。
また、シリコンゲルマニウム層をエッチングした後に熱処理をしてシリコン層の角部を
丸めることができるが、支持体穴を形成した部分の一部は支持体が覆っているためにシリ
コン層の角部を丸めることができない。
【０００５】
例えば、このことについて図１３を用いて説明する。図１３はＳＯＩ構造を有する半導
体基板の製造工程における途中の工程を示し、図１３（ａ）は模式平面図、図１３（ｂ）
は同図（ａ）のＣ−Ｃ´線に沿う模式断面図である。
シリコン基板１０１上に、シリコンゲルマニウム層１０２、シリコン層１０３をエピタ
キシャル成長させ、そこに支持体を形成するための穴（支持体穴）１０５を形成する。こ
のとき支持体穴１０５の周縁にはシリコン層１０３の角部１１０が存在している。その後
、支持体穴１０５を埋めてシリコン層１０３を覆う支持体１０４を形成する。この支持体
１０４に覆われ支持体穴１０５の間に位置する領域が素子領域となる部分であり、シリコ
ン層１０３の角部１１０は支持体１０４に覆われていることから、シリコンゲルマニウム
層１０２をエッチングした後に熱処理をして、シリコン層１０３の角部１１０を丸めるこ
とができない。
この場合、特に後段の工程で形成される、図１３（ａ）の二点鎖線で示すようなゲート
電極１０６を、二つの支持体穴１０５を縦断する方向に配置した場合に、シリコン層１０
３の角部１１０に寄生ＭＯＳが形成されやすく、またゲート絶縁膜の信頼性を劣化させる
問題があった。
【０００６】
本発明は上記課題を解決するためになされたものであり、その目的は、バルクシリコン
基板の所定の場所にＳＯＩ構造を形成し、そのＳＯＩ構造上にトランジスタを形成した場
合に、ゲート電極下のシリコン層の角部に寄生ＭＯＳが形成されるのを防止し、かつゲー
ト絶縁膜の信頼性を向上させることのできる半導体基板の製造方法及び半導体装置の製造
方法、半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体基板の製造方法は、半導体基材上に第１半
導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さい第２半導
体層を前記第１半導体層の上に形成する工程と、素子領域周辺の前記第２半導体層および
前記第１半導体層の一部を除去して前記半導体基材を露出させる支持体穴を形成する工程
と、前記支持体穴を埋め、かつ前記第２半導体層が覆われるようにして前記半導体基材上
に支持体形成層を形成する工程と、前記支持体穴と前記素子領域とを含む領域を残して、
その他の部分をエッチングすることにより、支持体およびこの支持体の下方に位置する前
記第１、第２半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を
介して前記第１半導体層をエッチングすることにより、前記素子領域の前記第２半導体層
と前記半導体基材との間に空洞部を形成する工程と、前記空洞部内に埋め込み絶縁層を形
成する工程と、前記第２半導体層の上方を平坦化処理し、前記第２半導体層上に位置する
前記支持体の一部を取り除く工程と、を含み、前記支持体穴を形成する工程において、前
記支持体穴の周縁に位置する第２半導体層の表面の角部をエッチングし、前記角部を角取
りする工程を備えることを特徴とする。
【０００８】
この半導体基板の製造方法によれば、支持体により覆われる第２半導体層の表面の角部
をエッチングすることで、この第２半導体層の角部を角取りすることができる。この半導
体基板を用い、第２半導体層を縦断する方向にゲート電極を形成した場合に、第２半導体
層の角部が角取りされていることから寄生ＭＯＳが形成されるのを防止でき、かつゲート
絶縁膜の信頼性を向上させることが可能となる。
【０００９】
また、本発明の半導体基板の製造方法は、パターニングしたフォトレジスト膜をマスク
として前記支持体穴を形成し、その後、前記フォトレジスト膜をトリミングして前記第２
半導体層の表面の一部を露出させ、トリミングした前記フォトレジスト膜をマスクとして
前記第２半導体層の表面の前記角部をエッチングすることが望ましい。
【００１０】
この半導体基板の製造方法によれば、第２半導体層の角部の角取りを、支持体穴を形成
するためのフォトレジスト膜を利用して行うことが可能である。すなわち、支持体穴を形
成するためのフォトレジスト膜をトリミングして第２半導体層を露出させて、トリミング
したフォトレジスト膜をマスクにしてエッチングを行えば良い。このようにすれば、支持
体穴周縁における第２半導体層の表面の角部を、容易にエッチングして角取りをすること
ができる。
【００１１】
本発明の半導体基板の製造方法は、前記第１半導体層がシリコンゲルマニウム層で、前
記第２半導体層がシリコン層であることが望ましい。
【００１２】
この半導体基板の製造方法によれば、シリコンはシリコンゲルマニウムよりエッチング
の選択比が小さく、シリコン層を残してシリコンゲルマニウム層を選択的にエッチングし
て除去することが可能であり、シリコン層の下に空洞部を容易に形成することができる。
【００１３】
本発明の半導体基板の製造方法は、前記シリコン層の角部のエッチングにＴＭＡＨ溶液
を用いることが望ましい。
【００１４】
この半導体基板の製造方法によれば、シリコン層の角部のエッチングにＴＭＡＨ（テト
ラメチルアンモニウムハイドロオキサイド）溶液を用いることができる。このＴＭＡＨ溶
液はフォトレジスト膜の現像液として一般に用いられる溶液であり、半導体プロセスの中
で容易に用いることができる。
【００１５】
本発明の半導体装置の製造方法は、上記半導体基板の製造方法を行った後で、前記第２
半導体層にトランジスタを形成する工程を含むことを特徴とする。
【００１６】
この半導体装置の製造方法によれば、支持体により覆われる第２半導体層の表面の角部
をエッチングすることで、この第２半導体層の角部を角取りすることができる。この半導
体基板を用い、第２半導体層を縦断するようにゲート電極を形成した場合に、第２半導体
層の角部が角取りされていることから寄生ＭＯＳが形成されるのを防止でき、かつゲート
絶縁膜の信頼性を向上させる半導体装置の製造方法を提供できる。
【００１７】
本発明の半導体装置は、シリコン基板に埋め込み絶縁層が形成され、前記埋め込み絶縁
層上にシリコン層が形成されたＳＯＩ構造を有する半導体装置であって、前記シリコン層
の表面の角部が角取りされ、この角取りされた面はシリコン結晶の（１１１）面であるこ
とを特徴とする。
【００１８】
この構成によれば、シリコン基板に埋め込み絶縁層が形成され、その上にシリコン層が
形成されたＳＯＩ構造を有する半導体装置において、シリコン層の角部がエッチング液に
より角取りがされている。このシリコン層の角部がエッチング液によりエッチングされる
ことから、シリコン結晶のエッチング異方性からエッチングされた面には、シリコン結晶
の（１１１）面が現れている。このように、シリコン層の角部が角取りされることから、
その上にゲート電極を形成したときに寄生ＭＯＳが形成されるのを防止でき、かつゲート
絶縁膜の信頼性を向上させる半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
【００２０】
図１から図１０は本発明の第１実施形態に係る半導体基板の製造方法を示す模式図であ
る。詳しくは、図１から図１０の各図（ａ）は模式平面図であり、各図（ｂ）は同図の（
ａ）におけるＡ−Ａ´断線に沿う模式断面図である。
図１において、バルクシリコンウエハであるシリコン基板１に第１半導体層としてのシ
リコンゲルマニウム（ＳｉＧｅ）層２を形成し、その上に第２半導体層としてのシリコン
（Ｓｉ）層３を形成する。このシリコンゲルマニウム層２およびシリコン層３はそれぞれ
エピタキシャル成長によって形成する。次に、支持体穴形成領域を開口し、それ以外を覆
うフォトレジスト膜４をパターニングする。そして、パターニングしたフォトレジスト膜
４をマスクにして、シリコン層３とシリコンゲルマニウム層２とを順次エッチングしてシ
リコン基板１の表面を露出させる。このようにして支持体穴５を形成し、この支持体穴５
の間の領域が素子領域となる。
【００２１】
次に、図２に示すように、フォトレジスト膜４を酸素プラズマなどを用いてトリミング
する。すると、支持体穴５の周縁におけるシリコン層３の表面の角部６が露出した状態と
なる。
そして、図３に示すように、トリミングしたフォトレジスト膜４をマスクにしてＴＭＡ
Ｈ（テトラメチルアンモニウムハイドロオキサイド）溶液などを用い、シリコン層３の角
部６をエッチングし、この角部６の角取りする。このとき、エッチングされたシリコン層
３の角部６は、シリコンのエッチング異方性からシリコン結晶の（１１１）面が現れてい
る。
【００２２】
次にフォトレジスト膜４を除去し、図４に示すように、ＣＶＤなどの方法によりシリコ
ン基板１の上方全体に支持体穴５を埋め込み、かつシリコン層３を覆うように、ＳｉＯ2
などの支持体形成膜７を形成する。
続いて、図５に示すように、支持体形成膜７の上にフォトレジスト膜８を支持体の平面
形状にパターニングする。
【００２３】
そして、図６に示すように、パターニングしたフォトレジスト膜８をマスクにして支持
体形成膜７、シリコン層３、シリコンゲルマニウム層２を順次ドライエッチングする。こ
のエッチングにより支持体９が形成され、シリコン層３とシリコンゲルマニウム層２は素
子領域のシリコン基板１上にだけ残される。また、支持体９下方の側面１５は、シリコン
層３とシリコンゲルマニウム層２が露出した開口面となっている。
【００２４】
次に、フォトレジスト膜８を除去し、図７に示すように、支持体９下方の側面１５の開
口面からフッ硝酸などのエッチング液をシリコン層３とシリコンゲルマニウム層２に接触
させることにより、シリコンゲルマニウム層２を選択的にエッチングして除去する。これ
により、シリコン基板１とシリコン層３との間に空洞部１０を形成する。シリコンはシリ
コンゲルマニウムよりエッチングの選択比が小さく、シリコン層を残してシリコンゲルマ
ニウム層を選択的にエッチングして除去することが可能である。このように支持体９によ
り、シリコン層３を支持する構造となる。
なお、シリコンゲルマニウム層２をエッチングした後、再度ＴＭＡＨ溶液を用い、支持
体９下方の側面１５の開口面からシリコン層２の角部をエッチングし、この側面１５のシ
リコン層２の角取りを行っても良い。
【００２５】
続いて、図８に示すようにシリコン基板１を熱酸化し、空洞部１０内にＳｉＯ2からな
る埋め込み絶縁層（ＢＯＸ層）１１を形成する。また、シリコン基板１の熱酸化に限らず
、ＣＶＤを用いて埋め込み絶縁層１１を形成することも可能である。
次に、図９に示すように、ＣＶＤなどの方法によりシリコン基板１の上方全面に素子間
分離用のＳｉＯ2などの絶縁膜１２を形成する。
そして、図１０に示すように、ＣＭＰ（化学的機械的研磨）などによりシリコン基板１
の上方全面を平坦化処理し、絶縁膜１２、支持体９の一部を取り除く。これによりシリコ
ン層３の上面が露出し、かつシリコン層３が絶縁膜１２および埋め込み絶縁層１１で素子
分離された構造（ＳＯＩ構造）をシリコン基板１に形成して半導体基板３０が完成する。
【００２６】
以上のように、この半導体基板３０の製造方法によれば、シリコン層３の角部６の角取
りを、支持体穴５を形成するためのフォトレジスト膜４を利用して行うことが可能である
。すなわち、支持体穴５を形成するためのフォトレジスト膜４をトリミングしてシリコン
層３を露出させて、トリミングしたフォトレジスト膜４をマスクにしてエッチングを行え
ば良い。このようにすれば、容易にシリコン層３の表面の角部６をエッチングして角取り
をすることができる。また、シリコン層３の角部６のエッチングにＴＭＡＨ（テトラメチ
ルアンモニウムハイドロオキサイド）溶液を用いることができる。このＴＭＡＨ溶液はフ
ォトレジスト膜の現像液として一般に用いられる溶液であり、半導体プロセスの中で容易
に用いることができる。
このような半導体基板３０を用い、シリコン層を縦断する方向にゲート電極を形成した
場合に、支持体９に覆われるシリコン層３の角部６が角取りされていることから寄生ＭＯ
Ｓが形成されるのを防止でき、かつゲート絶縁膜の信頼性を向上させること可能となる。
（第２の実施形態）
【００２７】
次に本発明の第２の実施形態として半導体装置の製造方法について説明する。
半導体装置の製造方法は、上記図１から図１０で説明した半導体基板の製造方法に続い
て、図１１、図１２に示すようなトランジスタを形成する。
図１１は本発明の第２実施形態に係る半導体装置の製造方法を示す模式図である。図１
１（ａ）は模式平面図であり、図１１（ｂ）は同図の（ａ）におけるＡ11−Ａ´11断線に
沿う模式断面図である。また、図１２は図１１（ａ）におけるＢ11−Ｂ´11断線に沿う模
式断面図である。
【００２８】
まず、シリコン層３の表面の熱酸化を行いシリコン層３の表面にゲート絶縁膜２０を形
成する。そして、ＣＶＤなどの方法によりゲート絶縁膜２０が形成されたシリコン層３上
に多結晶シリコン層を形成する。その後、フォトリソグラフィー技術を用いて多結晶シリ
コン層をパターニングすることにより、ゲート絶縁膜２０の上にゲート電極２１を形成す
る。
次に、ゲート電極２１をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をシリコン層３内に
イオン注入することにより、ゲート電極２１の両側にそれぞれ配置された低濃度不純物導
入層からなるＬＤＤ層２３ａ，２３ｂをシリコン層３に形成する。そして、ＣＶＤなどの
方法により、ＬＤＤ層２３ａ，２３ｂが形成されたシリコン層３上に絶縁層を形成し、Ｒ
ＩＥなどのドライエッチングを用いて絶縁層をエッチバックすることによりゲート電極２
１の側壁にサイドウォール２４ａ，２４ｂをそれぞれ形成する。そしてゲート電極２１お
よびサイドウォール２４ａ，２４ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をシリコ
ン層３内にイオン注入することにより、サイドウォール２４ａ，２４ｂの側方にそれぞれ
配置された高濃度不純物導入層からなるソース／ドレイン層２５ａ，２５ｂをシリコン層
３に形成したトランジスタが形成される。このようにしてＳＯＩ構造の半導体装置４０が
完成する。
【００２９】
以上のように、この半導体装置４０の製造方法によれば、支持体９により覆われるシリ
コン層３の表面の角部６をエッチングすることで、このシリコン層３の角部６を角取りす
ることができる。そして、シリコン層３を縦断する方向にゲート電極２１を形成した場合
に、シリコン層３の角部６が角取りされていることから寄生ＭＯＳが形成されるのを防止
でき、かつゲート絶縁膜２０の信頼性を向上させる半導体装置４０の製造方法を提供でき
る。
（第３の実施形態）
【００３０】
次に本発明の第３の実施形態として半導体装置について説明する。
図１１、図１２に示すように、シリコン基板１に埋め込み絶縁層１１が形成され、その
上にシリコン層３が形成されたＳＯＩ構造を有する半導体装置４０において、シリコン層
３の角部６がエッチング液により角取りがされている。このシリコン層３の角部６がエッ
チング液によりエッチングされることから、シリコン結晶のエッチング異方性からエッチ
ングされた面には、シリコン結晶の（１１１）面が現れている。そして、シリコン層３に
ゲート絶縁膜２０およびゲート電極２１を有するトランジスタが形成されている。
【００３１】
このように、シリコン層３の角部６が角取りされることから、その上にゲート電極２１
を形成したときに寄生ＭＯＳが形成されるのを防止でき、かつゲート絶縁膜２０の信頼性
を向上させる半導体装置４０を提供できる。
【００３２】
なお、本発明の実施形態では、半導体基材の材質としてシリコンを用いて説明したが、
他の材質としてＧｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ
、ＧａＮ、ＺｎＳｅなどを用いることができる。
また、本発明の実施形態では、第１半導体層の材質としてシリコンゲルマニウム、第２
半導体層の材質としてシリコンを例にとり説明したが、第１半導体層よりもエッチングの
選択比の小さい第２半導体層を組み合わせれば良く、例えば、第１半導体層と第２半導体
層の材質として、Ｇｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ
、ＺｎＳｅなどの中から選択した組合せを用いることができる。
【図面の簡単な説明】
【００３３】
【図１】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図２】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図３】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図４】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図５】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図６】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図７】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図８】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図９】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図１０】第１の実施形態に係る半導体基板の製造方法を説明する模式工程図。
【図１１】第２の実施形態に係る半導体装置の製造方法を説明する模式工程図。
【図１２】第２の実施形態に係る半導体装置の製造方法を説明する模式工程図。
【図１３】発明が解決しようとする課題を説明する説明図。
【符号の説明】
【００３４】
１…半導体基材としてのシリコン基板、２…第１半導体層としてのシリコンゲルマニウ
ム層、３…第２半導体層としてのシリコン層、４…フォトレジスト膜、５…支持体穴、６
…シリコン層の角部、７…支持体形成膜、９…支持体、１０…空洞部、１１…埋め込み絶
縁層、２０…ゲート絶縁膜、２１…ゲート電極、３０…半導体基板、４０…半導体装置。
【図１】
2007149804.tif 000003
【図２】
2007149804.tif 000004
【図３】
2007149804.tif 000005
【図４】
2007149804.tif 000006
【図５】
2007149804.tif 000007
【図６】
2007149804.tif 000008
【図７】
2007149804.tif 000009
【図８】
2007149804.tif 000010
【図９】
2007149804.tif 000011
【図１０】
2007149804.tif 000012
【図１１】
2007149804.tif 000013
【図１２】
2007149804.tif 000014
【図１３】
2007149804.tif 000015