(57)【要約】【課題】  プリント基板上のバスに接続された複数のデバイスに対して、バス動作速度の向上と信号品質の維持を両立する。【解決手段】  駆動強度を複数の強度から選択可能な出力ドライバを外部バス信号を駆動する出力ドライバセルに使用し、外部バスデバイスのアドレス領域に応じて外部バス信号駆動強度が選択可能となるように構成する。【選択図】  図１
2007156627.tif 000002
【特許請求の範囲】
【請求項１】
複数の駆動強度から選択された駆動強度で信号を出力可能な出力ドライバと
出力ドライバの駆動強度を選択する信号を出力する駆動強度選択手段と
アクセス可能な複数のアドレス領域に対して個別に駆動強度を設定可能なアドレスデコーダとを備えることを特徴とする駆動強度選択機構。
【請求項２】
前記駆動強度選択手段はアドレス信号、制御信号からなるコマンド信号とデータ信号に対して異なる駆動強度が選択可能であることを特徴とする請求項１に記載の駆動強度選択機構。
【請求項３】
前記駆動強度選択手段はデータバス信号のバス幅に対して異なる駆動強度が選択可能であることを特徴とする請求項１または、請求項２に記載の駆動強度選択機構。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩのＩＯピンの出力駆動強度選択機構に関するものである。
【背景技術】
【０００２】
近年、電子機器は半導体素子の集積度の向上に伴い、高速化、高機能化を続け、その性能向上は著しい。一方性能向上に合わせてアプリケーションも高度化を続け、アプリケーションが取り扱うデータも大容量化を続けているため、電子機器に求められる性能は数年前に比べて飛躍的に高くなっている。こうした要求に応えるべく、電子機器に搭載されるＬＳＩを含めたシステムの動作周波数が高くなってきており、基板上で複数の電子デバイスを接続するバスの動作周波数も高くなっている。また、多種多様な機能への対応が市場から求めれらており、バスに接続する機能デバイスによって対応する例も増えてきている。すなわち、バスの動作速度の向上とバスへ接続するデバイス数の増加が求められている。
【０００３】
又、別の従来例としては、非特許文献１をあげることが出来る。
【非特許文献１】「DOUBLE DATA RATE (DDR) SDRAM MT46V32M4-8 MEGx4x4BANKS/MT46V16M8-4MEGx 8x4BANKS/MT46V8M16-2MEGx16x4BANKS data sheet」、Micron Technology, Inc. 、p.15  更に、別の従来例としては、特許文献1をあげることが出来る。
【特許文献１】特開平10-083234号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２はＬＳＩとその外部バスに複数のデバイスを接続した機器のプリント基板レイアウトを示した図である。
【０００５】
２０１がプリント基板全体を表し、プリント基板上に各デバイスが図のようにレイアウトされている。２０２がＬＳＩである。メモリ１ ２０３、メモリ２ ２０４が共通のメモリバスで接続されている。デバイス１ ２０５、デバイス２ ２０６、デバイス３ ２０７がＬＳＩの外部バスに接続されるデバイスであり、図２ではプリント基板上の外部バスパターン２０８によって相互に接続されている。アドレスバス信号、データバス信号など各デバイスで共通に使用される信号線は図に示すように分岐している。２０９は外部機器接続用のコネクタであり、デバイス３に接続されている。２１０はプリント基板に電源を供給するための電源ケーブルを接続する電源コネクタである。このように配置されたプリント基板において、近年は動作速度の向上に伴って、実際にプリント基板を試作する前のレイアウトと配線設計段階で、搭載するＬＳＩやデバイスＩＣのモデルと基板配線のモデルを使って信号波形シミュレーションを実行し、シミュレーション波形の結果をパターン設計に反映することで波形品質とタイミングマージンを確保することが行われている。図２の例では、デバイス３ ２０７からコネクタ２０９への配線を伝送する信号は非常に高速なのでできるだけ配線長を短くしたいような場合、デバイス３はコネクタの近くへ配置せざるを得ない。他にも基板組み込み上の高さ制限や、実装制限など機械的な制約条件によってもデバイスの配置が制限される場合がある。このような制約条件のもとで図２の配置が決まっている時、デバイス１ ２０５、デバイス３ ２０７のそれぞれの信号ピンでＬＳＩ２０２がバスを駆動した時の受信信号波形をシミュレーションしたところ、図３、図４の波形が得られたと仮定する。デバイス１ ２０５での信号（図３の信号）は波形振幅の真中あたりでリンギングによる打ち返し波形があり、スレッショルドレベル付近を横切っているため問題がある。一方、デバイス３ ２０７での信号（図４の信号）は良好な波形となっている。
【０００６】
ＬＳＩ２０２の外部バスを駆動するピンのドライバセルが、複数の駆動強度から１つの駆動強度を選択して信号を出力できる場合、デバイス１ ２０５（図３）の波形を整形するために、駆動強度を弱める設定に変更し、再度シミュレーションを実行したところ、デバイス１ ２０５での波形が図４に示すような良好な波形となるが、デバイス３ ２０７では図５に示すような鈍った波形となることがある。図５の波形は信号の立ち上がり、立ち下がりが傾き過ぎているためデバイス３ ２０７が要求する信号のスルーレート（立ち上がり時間、立ち下り時間）が満足できない。このような場合、外部バスパターン２０８に接続された各デバイス端での信号波形を全て満足するＬＳＩ２０２のピン駆動強度設定は存在せず、パターンレイアウトや信号配線へ挿入するダンピング抵抗、バスの終端回路の追加といった手法を使って妥協点を見つけ出すことが必要になる。
【０００７】
このように、バスの動作速度の向上に対応するために信号の立ち上がり時間など電気信号品質に対する制限が強くなる一方で、バスに接続される電子デバイス数の増加によって電気信号の品質を保つことが難しくなってきている。
【０００８】
市販品のＳＤＲＡＭデバイスでは、モードレジスタによって信号の駆動強度を変更する機能を備えたものもある（例えば、非特許文献１参照）が、設定した１つの駆動強度で信号を出力するよう動作するだけであり、この問題の解とはならない。
【０００９】
本発明は上記従来例に鑑みてなされたものであり、バスを駆動するＬＳＩの出力ドライバを複数の駆動強度から選択した駆動強度で駆動可能とし、バス上に接続された各デバイスに対してアクセスする際に個別に選択した駆動強度でアクセスするよう構成する。
【課題を解決するための手段】
【００１０】
このような課題を解決するために、本発明における請求項１記載の駆動強度選択機構は、複数の駆動強度から選択された駆動強度で信号を出力可能な出力ドライバと、出力ドライバの駆動強度を選択する信号を出力する駆動強度選択手段と、アクセス可能な複数のアドレス領域に対して個別に駆動強度を設定可能なアドレスデコーダとを備えることを特徴とする。
【００１１】
このような課題を解決するために、本発明における請求項２記載の駆動強度選択機構の前記駆動強度選択手段はアドレス信号、制御信号からなるコマンド信号とデータ信号に対して異なる駆動強度が選択可能であることを特徴とする。
【００１２】
このような課題を解決するために、本発明における請求項３記載の駆動強度選択機構の前記駆動強度選択手段はデータバス信号のバス幅に対して異なる駆動強度が選択可能であることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、基板のバス上に接続されたデバイスに対してアクセスする際にＬＳＩの出力ドライバセルの駆動強度を選択することによって信号品質の劣化を抑え、バス動作周波数の向上と信号品質の維持を両立することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の詳細を実施例の記述に従って説明する。
【００１５】
以下図面を参照して本発明の第一実施例を説明する。図１は本発明の機能を実装したＬＳＩ内部の構造を説明するブロック図である。
【００１６】
１０１がＬＳＩを表しており、ＣＰＵ １０２と外部バスコントローラ１０３が内部バス１０６で接続されている。ＬＳＩ１０１はこの他にメモリコントローラ、ＲＯＭコントローラ、割り込みコントローラなどの機能ブロックから構成される場合が多いがここでは本題に関係しないので図示せずに省略している。
【００１７】
外部バスコントローラ１０３は、バスインタフェース１０４、アドレスデコーダ１０５から構成されており、バスインタフェース１０４にはマルチ出力ドライバ１０８と入力セル１０９が接続されている。アドレスデコーダ１０５にはドライブセレクタ１０７が接続されている。マルチ出力ドライバ１０８は、複数の駆動強度を持ち、ドライブセレクタ１０７からの出力信号の組み合わせによって外部バス１１１上へ出力する信号の駆動強度が選択される。マルチ出力ドライバ１０８と入力セル１０９は共にＬＳＩのピン１１０に接続されており、ピン１１０はプリント基板上で外部バス１１１を形成する信号パターンと接続され、デバイス１ １１２、デバイス２ １１３、デバイス３ １１４の各デバイスと接続されている。
【００１８】
アドレスデコーダ１０５には外部バス１１１に対してアクセスするアドレス領域に対して、ドライブセレクタ１０７で選択するマルチ出力ドライバ１０８の強度を割り当てることが可能であり、図示しない内部レジスタに設定を保持する。例えば、ＬＳＩ１０１を使ったシステムのアドレスマップが図６に示すようにメモリが０ｘ００００番地から開始され、デバイス１が０ｘａｄｄｒ＿ｄｅｖ１番地、デバイス２が０ｘａｄｄｒ＿ｄｅｖ２番地、デバイス３が０ｘａｄｄｒ＿ｄｅｖ３番地へ配置されているような場合、図６に示すようにデバイス１のアドレス領域には強度１、デバイス２のアドレス領域には強度２、デバイス３のアドレス領域には強度３を割り当て可能である。
【００１９】
例えば、ＬＳＩ１０１から外部バス１１１のアドレス０ｘａｄｄｒ＿ｄｅｖ２領域に対してアクセスする場合は、アドレスデコーダ１０５からの出力信号によってドライブセレクタ１０７が駆動され、強度２が選択されてマルチ出力ドライバ１０８に指示されて、外部バス１１１から駆動強度２で信号が出力される。
【００２０】
従来例の図２のような基板レイアウトで信号波形シミュレーションを行い、図４のような良好な波形が得られる駆動強度を各デバイスについて求め、デバイス１ ２０５に対する駆動強度の設定を「強度１」、デバイス２ ２０６に対する駆動強度の設定を「強度２」、デバイス１ ２０７に対する駆動強度の設定を「強度３」とする。ここで得られた各デバイスに対する駆動強度設定を図６に示すように各デバイスのアドレスに対してアドレスデコーダ１０５内のレジスタに設定しておけば、外部バス上のデバイスに対するＬＳＩ１０１からの出力信号駆動強度はアクセスする外部バスデバイスのアドレス領域毎に設定されたバス駆動強度が選択されるので、どのデバイスに対するアクセスであっても図４に示す良好な信号波形を出力することができる。
【００２１】
また、外部バス信号のうち、アドレス信号、リードアクセスかライトアクセスかなどを示す制御信号とデータを転送するデータバス信号は接続されるデバイス数が異なる場合があるため、ドライブセレクタ１０７によって駆動強度を信号種類別に設定できるように構成しておけば有効である。さらに、データバス信号は接続されるデバイスのサポートするバス幅が異なる場合、例えば、８ビットバスデバイス、１６ビットバスデバイス、３２ビットバスデバイスが同一のバス上で混在する場合、プリント基板上の配線パターンに接続されるデバイス数がデータバスの下位８ビット、下位１６ビットと上位１６ビットで異なってくる場合もあるのでドライブセレクタ１０７によって駆動強度をデータバスのバス幅別に設定できるように構成しておけば有効である。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例におけるＬＳＩの内部構成を示すブロック図である。
【図２】従来例および本発明の実施例におけるプリント配線基板のレイアウト例を説明する図である。
【図３】基板上の信号波形シミュレーション結果の一例である。
【図４】基板上の信号波形シミュレーション結果の一例である。
【図５】基板上の信号波形シミュレーション結果の一例である。
【図６】本発明の実施例におけるシステムのアドレスマップの一例を示す図である。
【符号の説明】
【００２３】
１０１  ＬＳＩ
１０２  ＣＰＵ
１０３  外部バスコントローラ
１０４  バスインタフェース
１０５  アドレスデコーダ
１０６  内部バス
１０７  ドライブセレクタ
１０８  マルチ出力ドライバ
１０９  入力セル
１１０  ピン
１１１  外部バス
１１２  デバイス１
１１３  デバイス２
１１４  デバイス３
【図１】
2007156627.tif 000003
【図２】
2007156627.tif 000004
【図３】
2007156627.tif 000005
【図４】
2007156627.tif 000006
【図５】
2007156627.tif 000007
【図６】
2007156627.tif 000008