(57)【要約】【課題】  液晶表示素子の構造が簡単で、低コストな液晶表示装置を提供することを目的とする。【解決手段】  マトリクス状に配置された画素電極と、画素電極に対向するコモン電極と、画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層と、画素電極への電圧の印加と遮断を制御するスイッチング手段とを有し、コモン電極に、画像の消去期間、画像の書き込み期間、画像の表示期間に応じて、それぞれ異なる電圧を印加し、画像の消去、画像の書き込み、画像の表示の順に液晶の状態を更新することを特徴とする液晶表示装置。【選択図】        図４
2007065455.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、
前記画素電極に対向するコモン電極と、
前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層と、
前記画素電極への電圧の印加と遮断を制御するスイッチング手段と、
前記コモン電極に、画像の消去期間、画像の書き込み期間、および画像の表示期間に応じて、それぞれ異なる電圧を印加する第１の電圧印加手段とを有することを特徴とする液晶表示装置。
【請求項２】
前記画素電極と、前記コモン電極との間に補助容量が接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画像の消去期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がホメオトロピック状態に変化する閾値電圧であるホメオトロピック電圧以上であることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記画像の書き込み期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示装置。
【請求項５】
前記画像の表示期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がプレーナ状態に変化するプレーナ電圧以下であることを特徴とする請求項１乃至４の何れか１項に記載の液晶表示装置。
【請求項６】
液晶の状態を更新する際に、前記画素電極と前記コモン電極に印加される電圧の極性が前回更新時と逆極性であることを特徴とする請求項１乃至５の何れか１項に記載の液晶表示装置。
【請求項７】
画像の消去期間及び画像の書き込み期間に、前回の電圧印加時とは逆極性の電圧が印加されることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
マトリクス状に配置された画素電極と、
前記画素電極に対向するコモン電極と、
前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層と、
前記画素電極への電圧の印加と遮断を制御するスイッチング手段と
前記画素電極に一端の電極が接続された補助容量と、
前記補助容量の前記電極に対向する補助電極に、画像の消去期間、画像の書き込み期間、画像の表示期間に応じて、それぞれ異なる電圧を印加する第２の電圧印加手段とを有することを特徴とする液晶表示装置。
【請求項９】
前記画像の消去期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がホメオトロピック状態に変化する閾値電圧であるホメオトロピック電圧以上であることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画像の書き込み期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする請求項８または９に記載の液晶表示装置。
【請求項１１】
前記画像の表示期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がプレーナ状態に変化する閾値電圧であるプレーナ電圧以下であることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示装置。
【請求項１２】
液晶の状態を更新する際に、前記補助電極に印加される電圧と、前記画素電極に印加される電圧の極性が前回更新時と逆極性であることを特徴とする請求項８乃至１１の何れか１項に記載の液晶表示装置。
【請求項１３】
液晶の状態を更新する際に、画像の消去期間と画像の書き込み期間に、前回更新時と逆極性の電圧が、前記補助電極と前記画素電極に印加されることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記スイッチング手段は薄膜トランジスタであり、
前記薄膜トランジスタの入出力間に印加される電圧の絶対値は、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする請求項１乃至１３の何れか１項に記載の液晶表示装置。
【請求項１５】
前記画素電極に印加される電圧の最大振幅は、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧と、前記液晶層がプレーナ状態に変化する閾値電圧であるプレーナ電圧の電圧差の絶対値以下であることを特徴とする請求項１乃至１４の何れか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置、特にメモリー性液晶を用いたアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、低消費電力、薄型、軽量等の特長を有し、携帯電話・携帯型パーソナルコンピュータ等、携帯型の装置に好適に応用されている。これらの装置は、内蔵バッテリーで動作するため、それに用いる液晶表示装置に対してはできるだけ省電力であることが要求されている。液晶表示装置の中でも反射型液晶表示装置はバックライトが不要であるため省電力であること、および明るい環境下でも視認性の良いことなどの特徴があり、携帯型の装置の表示装置として期待されている。
【０００３】
現在、反射型液晶表示装置としては、ＴＮ、ＳＴＮ等に代表されるネマチック液晶を用いたものが、駆動が容易でかつ応答性が良いのため一般的に用いられている。しかし、これらの液晶表示装置にはメモリー性がないため、表示期間中は常に液晶に電圧を印加しておく必要があり、そのための電力消費が避けられない。
【０００４】
最近、メモリー性を有する液晶（以降、「メモリー性液晶」と呼ぶ）を用いた液晶表示装置が提案されている。この液晶表示装置は、一旦書き込んだ画像を、電界の印加が無くなった後も半永久的に表示し続けるといった特徴（メモリー性）がある。すなわち、電力を消費するのは画像を書き換える時だけであり、その画像の表示を続けるためには電力を消費することがない。したがって、静止画像や文字などを表示する目的の表示装置としては、非常に低消費電力の表示装置として期待されている。
【０００５】
メモリー性液晶としては、コレステリック液晶や強誘電液晶等が知られている。コレステリック液晶は画質や消費電力の点で非常に優れているが、駆動が複雑であり、書き込みや消去ための駆動に高電圧が必要なことが問題であった。
コレステリック液晶の駆動方法には、各画素を構成する液晶を挟持する両側の電極をそれぞれ縦方向、横方向の導線の配線で駆動する単純マトリクス駆動および単純マトリクス駆動の構造に加えて画素の一つ一つにアクティブ素子を付けたアクティブマトリクス駆動の駆動方法が知られている。例えば非特許文献１には単純マトリクス駆動の方法が開示されている。
【０００６】
しかしながら、単純マトリクス駆動では、縦方向、横方向の導線間の電圧が液晶マトリクスの各画素の液晶にそのまま印加されるので、コレステリック液晶では各画素の書き込みに必要な時間、導線間に電圧を印加し続ける必要がある。このように、各画素毎に所定時間順次電圧を印加するので書き込み速度が遅くなってしまう。
【０００７】
一方、アクティブマトリクス駆動では、薄膜トランジスタであるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を液晶基板状に形成し、ＴＦＴを介して各画素に電圧を印加するように構成されている。そのため、ＴＦＴがオンになり電圧を印加した後、ＴＦＴがオフになると画素はフローティング状態になり、液晶層の浮遊容量あるいは別途設けた補助容量に充電された電圧が液晶層に印加され続ける。そのため、ＴＦＴを介して画素に電圧を印加する時間は、液晶層の浮遊容量または液晶層の浮遊容量と補助容量を充電するだけの時間で十分であるから、順次各画素に電圧を印加することにより高速の走査が可能になる。例えば特許文献１にはアクティブマトリクス駆動によりコレステリック液晶を駆動する技術が開示されている。
【特許文献１】特開平１０−１０５０８５号公報
【非特許文献１】ＳＩＤ  ‘９８  橋本：ミノルタ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒ  ｖｏｌｕｍｅ２９  ８９７ページ  １９９８年）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
アクティブマトリクス駆動においては、基板上に形成した薄膜トランジスタ（以下、ＴＦＴと記す。）を介して画素に電圧を印加している。一般的な液晶に用いられているネマチック液晶などは、画素を数Ｖで駆動できる。しかし、コレステリック液晶を駆動するには、非常に高い電圧が必要になる。従来は、コレステリック液晶を駆動するために、耐圧が高く、高電圧を出力できるソース駆動回路が使用されていた。このような耐圧が高いソース駆動回路は、ノイズが多い・コストが高いなどの欠点がある。また、このようなドライバＩＣを用いて高電圧を出力して駆動する場合、各画素に配置されたＴＦＴにも高い耐圧が求められ、コスト高になる。さらにＴＦＴのリーク電流（ＯＦＦ電流）は、ソース駆動回路の出力が大きいほど、大きくなるため、このようなソース駆動回路を用いた場合、リーク電流による表示画像が乱れる問題などが発生していた。
【０００９】
特許文献１では、最も高電圧が必要な画像の消去時は、画素に接続された補助容量の他端の電位を高くすることにより、各画素に画像の消去電圧を印加している。
【００１０】
しかしながら、特許文献１では、その他の期間についての考慮が無く、相対的に見た場合に、耐圧が低く最大出力電流が少ないＴＦＴを使用することができないという問題がある。すなわち、特許文献１に関しては、画像の消去時の次に高電圧が必要な画像の書き込み時において、ＴＦＴを介して画素に必要な電圧を印加しているため、画像の書き込み電圧に相当する高い出力電圧のソース駆動回路および高耐圧のＴＦＴが必要になってしまう。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、画像の消去、画像の書き込み、画像の表示の各期間に応じて、それぞれ異なる電圧を、液晶層を挟持する両側の電極の一方に印加することにより、従来よりも低い出力電圧のソース駆動回路および耐圧が低いＴＦＴでも駆動可能とし、液晶表示素子の構造が簡単で、低コストな液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１）
マトリクス状に配置された画素電極と、
前記画素電極に対向するコモン電極と、
前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層と、
前記画素電極への電圧の印加と遮断を制御するスイッチング手段と、
前記コモン電極に、画像の消去期間、画像の書き込み期間、および画像の表示期間に応じて、それぞれ異なる電圧を印加する第１の電圧印加手段とを有することを特徴とする液晶表示装置。
【００１３】
（２）
前記画素電極と、前記コモン電極との間に補助容量が接続されていることを特徴とする（１）に記載の液晶表示装置。
【００１４】
（３）
前記画像の消去期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がホメオトロピック状態に変化する閾値電圧であるホメオトロピック電圧以上であることを特徴とする（１）または（２）に記載の液晶表示装置。
【００１５】
（４）
前記画像の書き込み期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする（１）乃至（３）の何れか１項に記載の液晶表示装置。
【００１６】
（５）
前記画像の表示期間において、
前記画素電極と前記コモン電極に印加される電圧の差の絶対値が、前記液晶層がプレーナ状態に変化するプレーナ電圧以下であることを特徴とする（１）乃至（４）の何れか１項に記載の液晶表示装置。
【００１７】
（６）
液晶の状態を更新する際に、前記画素電極と前記コモン電極に印加される電圧の極性が前回更新時と逆極性であることを特徴とする（１）乃至（５）の何れか１項に記載の液晶表示装置。
【００１８】
（７）
画像の消去期間及び画像の書き込み期間に、前回の電圧印加時とは逆極性の電圧が印加されることを特徴とする（６）に記載の液晶表示装置。
【００１９】
（８）
マトリクス状に配置された画素電極と、
前記画素電極に対向するコモン電極と、
前記画素電極と前記コモン電極との間に挟持されたメモリー性液晶材料を含む液晶層と、
前記画素電極への電圧の印加と遮断を制御するスイッチング手段と
前記画素電極に一端の電極が接続された補助容量と、
前記補助容量の前記電極に対向する補助電極に、画像の消去期間、画像の書き込み期間、画像の表示期間に応じて、それぞれ異なる電圧を印加する第２の電圧印加手段とを有することを特徴とする液晶表示装置。
【００２０】
（９）
前記画像の消去期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がホメオトロピック状態に変化する閾値電圧であるホメオトロピック電圧以上であることを特徴とする（８）に記載の液晶表示装置。
【００２１】
（１０）
前記画像の書き込み期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする（８）または（９）に記載の液晶表示装置。
【００２２】
（１１）
前記画像の表示期間において、
前記補助電極に印加される電圧と、前記画素電極に印加される電圧の差の絶対値が、前記液晶層がプレーナ状態に変化する閾値電圧であるプレーナ電圧以下であることを特徴とする（８）乃至（１０）の何れか１項に記載の液晶表示装置。
【００２３】
（１２）
液晶の状態を更新する際に、前記補助電極に印加される電圧と、前記画素電極に印加される電圧の極性が前回更新時と逆極性であることを特徴とする（８）乃至（１１）の何れか１項に記載の液晶表示装置。
【００２４】
（１３）
液晶の状態を更新する際に、画像の消去期間と画像の書き込み期間に、前回更新時と逆極性の電圧が、前記補助電極と前記画素電極に印加されることを特徴とする（１２）に記載の液晶表示装置。
【００２５】
（１４）
前記スイッチング手段は薄膜トランジスタであり、
前記薄膜トランジスタの入出力間に印加される電圧の絶対値は、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧以下であることを特徴とする（１）乃至（１３）の何れか１項に記載の液晶表示装置。
【００２６】
（１５）
前記画素電極に印加される電圧の最大振幅は、前記液晶層がフォーカルコニック状態に変化する閾値電圧であるフォーカルコニック電圧と、前記液晶層がプレーナ状態に変化する閾値電圧であるプレーナ電圧の電圧差の絶対値以下であることを特徴とする（１）乃至（１４）の何れか１項に記載の液晶表示装置。
【発明の効果】
【００２７】
本発明によれば、画像の消去、画像の書き込み、画像の表示の各期間に、それぞれ異なる電圧を、液晶層を挟持する両側の電極の一方に印加することにより、あるいは一方の電極に接続された補助容量の一方の電極に印加することにより、各期間で必要とされる印加電圧の基準値をそれぞれの期間に適した値に設定することができるので、結果的に耐圧が低く最大出力電流が少ないＴＦＴでも駆動が可能になり、液晶表示素子の構造が簡単でコストの低い液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
図を用いて、本発明の実施形態の説明をする。
【００２９】
図１に基本的な液晶セル１０の構成図、図２に、その液晶セル１０に電圧を印加したときの反射率の変化を示す。
【００３０】
図１において、符号１および符号２はガラス基板、符号３はコレステリック液晶の液晶層、符号４および符号５はＩＴＯなどによる透明電極、６は黒色の塗装などによる光吸収層である。透明電極４および５は、それぞれ導線７および８によって電源９に接続されている。
【００３１】
図２は、液晶セル１０に電圧を印加したときの、液晶セルの観察面（光吸収層６とは反対側の面）から測定したときの液晶セル１０の反射率を示している。図２において、横軸は液晶セル１０への印加電圧で、縦軸はその電圧を取り去った後の液晶の反射率を示す。実線１１はプレーナ状態の液晶セル１０に電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２はフォーカルコニック状態の液晶セルに電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２は電圧がＶ３とＶ２の間およびＶ１以上で、実線１１と重なっている。
【００３２】
コレステリック液晶の駆動の説明をする。コレステリック液晶は、ホメオトロピック（ネマチック）状態、プレーナ状態およびフォーカルコニック状態の３つの液晶相を示す。ホメオトロピック状態は液晶に電圧を印加しているときにのみ示す液晶相で、液晶分子の長軸（以降「液晶軸」と呼ぶ）が電界の方向にそろっており、液晶層は透明になる。プレーナ状態は電圧を印加されてホメオトロピック状態を示している状態から、印加している電界を急に取り去った時に示す相で、液晶分子は螺旋状に配向して、螺旋の中心軸（以降、「螺旋軸」と呼ぶ）が基板に垂直の状態にある。このとき、螺旋軸に対して平行な方向から光が入射した場合、λ＝ｎ・ｐで示される波長の光を選択反射し、それより短い波長の光は透過する。ここで、λは波長、ｎは液晶分子の平均屈折率、ｐは液晶分子が３６０°ねじれている距離（螺旋ピッチ）である。このプレーナ状態の時、液晶層に適当な電圧を印加すると、液晶層は螺旋軸を基板に平行な方向へ向けて配向した状態、すなわちフォーカルコニック状態を示す。このとき、螺旋軸に垂直、つまり基板に垂直な方向から入射した光は、波長が螺旋ピッチｐに近い光は反射または散乱することなく透過するが、それより短い光は散乱する。
【００３３】
したがって、選択反射波長を可視光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では選択反射色の表示、フォーカルコニック状態では黒色の表示が可能になる。また、選択反射波長を赤外光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では赤外光域の波長の光を反射するが可視光域の波長の光は透過するので黒色の表示、フォーカルコニック状態では可視光の散乱による白の表示が可能になる。
【００３４】
コレステリック液晶はヒステリシス特性を有しており、上述のように同じ電圧を印加しても、電圧印加前の状態に依存して異なる状態になる。したがって、コレステリック液晶のようにヒステリシス特性を有する液晶に書き込みを行う場合、初期化を行って一旦ある状態にする必要がある。
【００３５】
まず、実線１１について説明する。実線１１では、電圧印加前の液晶はプレーナ状態であり、反射率はＲPを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ４以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。この電圧をプレーナ電圧と呼ぶ。
【００３６】
電圧がＶ４からＶ３の間は電圧が増加するほど反射率が低下する、この範囲では液晶層３はプレーナ状態とフォーカルコニック状態が混在した状態になっており、電圧Ｖ３で液晶層３のほとんどがフォーカルコニック状態になる。電圧Ｖ３をフォーカルコニック電圧と呼ぶ。
【００３７】
電圧がＶ３からＶ２の範囲では、反射率はほとんど変化しない。電圧がＶ２からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。
【００３８】
電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっており、電圧Ｖ１をホメオトロピック電圧と呼ぶ。この特性を利用し、液晶層３にＶ１以上の電圧を印加して、液晶層３を一旦プレーナ層に初期化した後、Ｖ４からＶ２の電圧またはＶ２からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。
【００３９】
つぎに、破線１２について説明する。破線１２では、電圧印加前の液晶はフォーカルコニック状態であり、反射率はＲFを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ５以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。液晶層３はフォーカルコニック状態のままである。電圧がＶ５からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっている。この特性を利用し、液晶層３にＶ３からＶ２の電圧を印加して、液晶層を一旦フォーカルコニック状態に初期化した後、Ｖ５からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。
【００４０】
以下、本発明の実施形態においては、コレステリック液晶の特性はＶ１＝４０Ｖ、Ｖ２＝３０Ｖ、Ｖ３＝２０Ｖ、Ｖ４＝１０Ｖ、Ｖ５＝３５Ｖとして説明する。
【００４１】
（第１の実施形態）
図３は本発明の第１の実施形態に係る液晶表示装置の構成を示す図である。図では説明の簡単のため３行×３列の画素を有する液晶表示装置の構成を示したが、本発明はこの画素数に限定されるものではない。図３において、符号２１は画素電極２２への電圧の印加と遮断を制御するＴＦＴ（スイッチング手段）、画素電極２２はコモン電極２３との間に液晶層２４を挟持している。符号２５は補助容量で、ＴＦＴ２１に近い方の電極は画素電極２２の一部で構成され、他方の電極である補助電極３１はコモン電極２３へ接続され、ＴＦＴ２１が遮断状態になったときに、画素電極２２に印加されていた電圧を保持するように動作する。ＴＦＴ２１、画素電極２２、コモン電極２３、液晶層２４および補助容量２５で１つの画素を構成している。符号２６はゲート線で、行方向に並んだ画素それぞれのＴＦＴ２１のゲートを互いに接続し、ゲート駆動回路２８に接続されている。符号２７はソース線で列方向に並んだ画素それぞれのＴＦＴ２１のソースを互いに接続し、ソース駆動回路２９に接続されている。ゲート駆動回路２８にはゲート線Ｇ１，Ｇ２，Ｇ３が接続されており、これらのゲート線に電圧を出力することにより、ＴＦＴ２１のオン／オフの制御を行い、電圧を印加する行を選択する。ソース駆動回路２９にはソース線Ｓ１，Ｓ２，Ｓ３が接続されており、選択された行の画素電極２２に印加すべき電圧をこれらのソース線に出力する。符号３０はコモン電極電源であり、コモン電極２３とコモン電極２３に接続されている補助容量２５の一方の電極である補助電極３１に必要な電圧を印加する。コモン電極電源３０は本実施形態の第１の電圧印加手段である。
【００４２】
本発明の実施形態においては、ＴＦＴ２１の特性はＴＦＴ２１がオン状態になるゲート電圧を７０Ｖ、ＴＦＴ２１がオフ状態になるゲート電圧を−２０Ｖとして説明する。
【００４３】
図４は、本実施形態の液晶表示装置の消去期間、書き込み期間および表示操作のときの各部の電圧の変化を示すグラフである。図４を用いて、液晶表示装置の動作を説明する。
【００４４】
図４においてＧ１，Ｇ２，Ｇ３は、それぞれゲート線Ｇ１，Ｇ２，Ｇ３の電圧、Ｓ１，Ｓ２，Ｓ３は、それぞれソース線Ｓ１，Ｓ２，Ｓ３の電圧、コモン電極はコモン電極２３とコモン電極２３に接続されている補助電極２５の電圧を示す。補助電極２５はコモン電極２３と同じ電圧なので、以下の説明でコモン電極２３の電圧についてのみ説明する。
【００４５】
タイミングＴ１，Ｔ３およびＴ４はゲート線Ｇ１の電圧の立ち上がりのタイミングであり、タイミングＴ１は消去期間の開始時刻、タイミングＴ３は書き込み期間の開始時刻、タイミングＴ４は表示動作の開始時刻である。タイミングＴ２は消去期間の終了タイミングである。
【００４６】
（消去期間）図４において、まずタイミングＴ１で、ゲート駆動回路２８からゲート線Ｇ１，Ｇ２，Ｇ３に例えば７０Ｖの電圧が出力されてＴＦＴ２１がオンし、ソース線Ｓ１，Ｓ２，Ｓ３の電圧が画素電極２２に印加される。その後ゲート駆動回路２８から−２０Ｖの電圧が出力されてＴＦＴ２１がオフする。ゲート線に７０Ｖの電圧が出力されるのと同時にコモン電極電源３０は電圧Ｖｃｌを出力し、コモン電極２３の電圧はＶｃｌになる。一方、ソース駆動回路２９は電圧Ｖｓｈを出力し、ソース線Ｓ１，Ｓ２，Ｓ３に接続されている画素電極２２の電圧はＶｓｈになる。本実施の形態では、コモン電極２３の電圧Ｖｃｌと画素電極２２の電圧Ｖｓｈの差の絶対値が、ホメオトロピック電圧Ｖ１より大きい電圧になるようにＶｃｌは−４０Ｖ、Ｖｓｈは５Ｖに設定されている。すなわちＶｓｈ−Ｖｃｌ＝４５Ｖであるから、本実施形態のコレステリック液晶のＶ１電圧４０Ｖ以上であり、液晶層２４はホメオトロピック状態になる。
【００４７】
ゲート線Ｇ１，Ｇ２，Ｇ３に７０Ｖを出力してＴＦＴ２１をオンしている期間は、ＴＦＴ２１を通して液晶層２４および補助容量２５が充電されるのに十分な時間であれば良く、例えば数十ｍｓあれば十分である。これにより、液晶層２４には４５Ｖの電圧が印加され、液晶層２４はホメオトロピック状態になる。図４では数１０ｍｓの間、この電圧を保持し液晶層を十分にホメオトロピック状態に保つ。
【００４８】
その後、タイミングＴ２でコモン電極電源３０とソース駆動回路２９は出力電圧を０Ｖにする。このとき、ゲート線Ｇ１，Ｇ２，Ｇ３は７０Ｖであり、ＴＦＴ２１はオンのままである。
【００４９】
これにより、液晶層２４は４５Ｖの電圧が印加された状態から、急激に印加電圧が０の状態にされ、したがって液晶層２４はホメオトロピック状態からプレーナ状態へと変化して初期化される。このとき、液晶層２４は瞬時にプレーナ状態になるのではなく、一旦トランジェントプレーナと呼ばれる、本来の２倍の螺旋ピッチを有するプレーナ状態を取った後プレーナ状態に変化していくのである。このホメオトロピック状態からプレーナ状態への変化に１ｍｓ程度の時間を要する。したがって、液晶層の印加電圧が０Ｖになってから１ｍｓ後に書き込み動作を開始しても良いが、本実施例では１００ｍｓ後に書き込み動作を開始している。
【００５０】
（書き込み期間）タイミングＴ３でゲート線Ｇ１の電圧を７０Ｖにして書き込みを開始する。このとき、コモン電極電源３０の出力電圧は０ＶからＶｃｈになる。本実施例ではＶｃｈ＝１５Ｖとする。
【００５１】
Ｓ１の電圧はＴ３以降ゲート線Ｇ１、Ｇ２、Ｇ３が順次７０Ｖになり、該当する行のＴＦＴ２１がオンになる間、同じタイミングでＶｓ（１，１）、Ｖｓ（２，１）、Ｖｓ（３，１）と変化する。Ｖｓ（ｘ，ｙ）はｘ行、ｙ列の画素電極２２に印加される電圧を意味し、例えばＶｓ（１，１）は１行、１列目の画素電極２２に印加される電圧である。
【００５２】
一方、このときｘ行、ｙ列目の液晶層２４に印加される電圧Ｖｌｃｄ（ｘ，ｙ）は、コモン電極２３の電圧Ｖｃｈと画素電極２２のＶｓ（ｘ，ｙ）の電位差になる。すなわち、式１のようになる。
【００５３】
Ｖｌｃｄ（ｘ，ｙ）＝Ｖｃｈ−Ｖｓ（ｘ，ｙ）・・・・式１
Ｖｌｃｄ（ｘ，ｙ）の絶対値は、各画素画素への書き込み濃度に応じて、図２で説明した略Ｖ４からＶ３の電圧の範囲で出力される。本実施例ではＶ４＝１０Ｖ、Ｖ３＝２０Ｖなので約１０Ｖの範囲である。
【００５４】
さて、図４の例では、１行、１列目の画素の場合、Ｖｓ（１，１）＝５Ｖとすると、Ｖｃｈ＝１５Ｖであるから、式１に代入すると、
Ｖｌｃｄ（１，１）＝Ｖｃｈ−Ｖｓ（１，１）＝１５−５＝１０Ｖ
すなわち１０Ｖが該当する画素の液晶層２４に加わる。同様に、１行、３列目の画素の場合、Ｖｃｈ＝１５Ｖであり、Ｖｓ（１，３）＝−５Ｖとすると、Ｖｌｃｄ（１，３）＝２０Ｖが該当する画素の液晶層２４に加わる。
【００５５】
ゲート線Ｇ１に７０Ｖを印加しＴＦＴ２１をオンにしている期間は、ＴＦＴ２１を通して液晶層２４および補助容量２５が充電されるのに十分な時間であれば良く、本実施形態の場合例えば３０μｓとしている。その後、ゲート線Ｇ１には−２０Ｖが出力され、ＴＦＴ２１はオフ状態になる。
【００５６】
このようにして液晶層２４に印加された電圧は次にゲート線Ｇ１が７０ＶになるＴ４のタイミングまで保持され、液晶層２４は液晶分子の一部がフォーカルコニック状態に変化し、印加された電圧に応じた濃度が書き込まれる。タイミングＴ３からＴ４までの期間は、印加された電圧が液晶層２４の両端に保持されている時間であり、液晶を所望の状態に変化させるためには数百ｍｓは必要である。
【００５７】
書き込み期間におけるゲート線Ｇ１，Ｇ２，Ｇ３の電圧は７０Ｖのパルス電圧がＧ１，Ｇ２，Ｇ３の順に出力されてゲート線Ｇ１，Ｇ２，Ｇ３が走査され、７０Ｖのパルスが印加された行の画素への書き込みが行われる。
【００５８】
（表示動作）タイミングＴ３から数百ｍｓ後のタイミングＴ４からゲート線Ｇ１，Ｇ２，Ｇ３に順次７０Ｖのパルス電圧が印加され、ゲート線Ｇ１，Ｇ２，Ｇ３に接続されているＴＦＴ２１は順次オンする。このときソース線Ｓ１，Ｓ２，Ｓ３およびコモン電極は０Ｖの電圧が印加されており、液晶層２４の印加電圧は順次０Ｖになる。７０Ｖのパルス電圧の期間はＴＦＴ２１を通じて液晶層２４および補助容量２５の電圧が放電するだけの時間があれば十分で、本実施形態では例えば３０μｓとしている。このようにして液晶２４に印加されている電圧は０Ｖにされ、液晶表示装置は表示動作に入る。
【００５９】
以上で、消去、書き込み、表示の１回の動作の説明は終了であるが、次に次回表示を更新する場合の動作を説明する。液晶層２４は同一極性の電圧を長時間与えると劣化するため、表示を更新するとき液晶層２４に逆極性の電圧を与えて劣化を防止している。
【００６０】
図５は、次回表示を更新する場合における、本実施形態の液晶表示装置の消去期間、書き込み期間および表示期間の各部の電圧の変化を示すグラフである。図５ではコモン電極電源３０とソース駆動回路２９の出力電圧が図４の電圧と逆極性になっているだけで、基本的に図４で説明した動作と同様であるので、同じ動作については説明を省略する。
【００６１】
（消去期間）図５において、タイミングＴ１で、ゲート線に７０Ｖの電圧が出力されるのと同時にコモン電極電源３０は図４とは逆極性のＶｃｌ＝＋４０Ｖを出力し、コモン電極２３の電圧は＋４０Ｖになる。一方、ソース駆動回路２９は逆極性の電圧Ｖｓｈ＝−５Ｖを出力し、ソース線Ｓ１，Ｓ２，Ｓ３に接続されている画素電極２２の電圧はＶｓｈになる。
【００６２】
本実施の形態では、コモン電極２３の電圧Ｖｃｌと画素電極２２の電圧Ｖｓｈの差の絶対値が、ホメオトロピック電圧Ｖ１より大きい電圧になるようにＶｃｌ＝＋４０Ｖ、Ｖｓｈは−５Ｖに設定されている。すなわち図４とは逆極性のＶｓｈ−Ｖｃｌ＝−４５Ｖが液晶層２４に印加される。
【００６３】
その後、タイミングＴ２でコモン電極電源３０とソース駆動回路２９は出力電圧を０Ｖにする。このとき、ゲート線Ｇ１，Ｇ２，Ｇ３は７０Ｖであり、ＴＦＴ２１はオンのままである。
【００６４】
（書き込み期間）タイミングＴ３でゲート線Ｇ１の電圧を７０Ｖにして書き込みを開始する。このとき、コモン電極電源３０の出力電圧は０ＶからＶｃｈになる。Ｖｃｈの電圧は図４の場合と逆極性のＶｃｈ＝−１５Ｖである。
【００６５】
また、ｘ行、ｙ列の画素電極２２に印加される電圧Ｖｓ（ｘ，ｙ）も図４の場合と逆極性の電圧が与えられる。例えば図４と同じ画像を表示するとして、Ｖｓ（１，１）は逆極性の−５Ｖである。
したがって、
Ｖｌｃｄ（１，１）＝Ｖｃｈ−Ｖｓ（１，１）＝−１５−（−５）＝−１０Ｖ
すなわち−１０Ｖが該当する画素の液晶層２４に加わる。同様に、１行、３列目の画素の場合、Ｖｃｈ＝−１５Ｖであり、Ｖｓ（１，３）＝５Ｖとすると、Ｖｌｃｄ（１，３）＝−２０Ｖが該当する画素の液晶層２４に加わる。
【００６６】
その後、ゲート線Ｇ１には−２０Ｖが出力され、ＴＦＴ２１はオフ状態になる。
【００６７】
（表示動作）表示動作については図４と同じであり、説明を省略する。
【００６８】
なお、図５の例は表示を更新するときに限られるものでは無く、初回表示のときに図５の例のように動作させても良い。このように、コモン電極電源３０とソース駆動回路２９の出力電圧を表示を更新する毎に極性を反転させることにより、液晶層２４に印加される電圧の極性を反転させ、液晶層２４の寿命を長くすることができる。
【００６９】
以上、このように、書き込み期間において、コモン電極電源３０から所定の電圧が供給されているので、書き込み期間にソース駆動回路２９から出力する電圧の絶対値を低くすることができる。本実施形態では、ソース駆動回路２９から出力する電圧振幅の絶対値は１０Ｖであり、フォーカルコニック電圧Ｖ３の２０Ｖよりはるかに低い電圧にすることができる。そのため、ＴＦＴ２に耐圧が低く最大出力電流が少ない、低コストのＴＦＴを使用することができる。
【００７０】
なお、本実施形態では、補助容量２５が画素電極２２とコモン電極２３の間に接続されている液晶表示装置の例を説明したが、補助容量２５の有無は液晶層２４に印加される電圧とは関係ないので、補助容量２５の無い液晶表示装置でも同様の動作を行って液晶表示装置を動作させることができる。
【００７１】
（第２の実施形態）
図６は本発明の第２の実施形態に係る液晶表示装置の構成を示す図である。図３と同様に、説明の簡単のため３行×３列の画素を有する液晶表示装置の構成を示したが、本発明はこの画素数に限定されるものではない。図３で説明した液晶表示装置と基本的に同じ構成であり、同一機能を有する構成要素には同符号を付し、説明を省略する。
【００７２】
図６において、補助容量２５の他方の電極である補助電極３１は、ライン毎に補助電極電源３２に接続され、補助電極電源３２からコモン電極２３とは異なった電圧を印加できるように構成されている点のみ、図３と異なる。補助電極電源３２は本実施形態の第２の電圧印加手段である。
【００７３】
ゲート線Ｇ１、Ｇ２、Ｇ３に接続されている画素の補助容量２５は、補助電極線Ｈ１、Ｈ２、Ｈ３により共通に配線されている。補助電極電源３２からは、補助電極線Ｈ１、Ｈ２、Ｈ３にそれぞれ所定の電圧が供給されるように共通に配線されている。
【００７４】
図７は、本発明の第２の実施形態に係る液晶表示装置の各部の電圧の変化を示すグラフである。
【００７５】
図７では、図４と同じ部分に加えて、Ｈ１、Ｈ２、Ｈ３は、それぞれ補助電極線Ｈ１、Ｈ２、Ｈ３の電圧の変化を示している。図７を用いて、第２の実施形態に係る液晶表示装置の動作を説明する。
【００７６】
本実施形態では、第１の実施形態と消去期間と書き換え動作が異なる。第１の実施形態では、消去期間はコモン電極電源３０の出力電圧をコモン電極２３に印加し、一方、ソース駆動回路２９の出力電圧を画素電極２２に印加することにより、液晶層２４に所定の電圧を印加していたが、本実施例ではコモン電極電源３０の出力電圧は０Ｖのままである。したがって、コモン電極を接地しＯＶに固定すれば、コモン電極電源３０を特に設けなくても良い。
【００７７】
図７のグラフの見方は図４と同様である。消去期間では、タイミングＴ１およびＴ２ではＨ１、Ｈ２、Ｈ３の電圧はＶｈｈである。コモン電極の電圧は０Ｖのままである。このように補助電極２３に電圧Ｖｈｈを印加すると、すべての画素電極２２に式２で与えられる電圧Ｖｌｃｄ１が印加される。
【００７８】
補助容量２５の静電容量をＣｓ、液晶層２４の静電容量をＣｌｃとする。
【００７９】
Ｖｌｃｄ１＝Ｃｓ×Ｖｈｈ／（Ｃｌｃ＋Ｃｓ）・・・・式２
ここで、Ｖｈｈ＝１００Ｖ、Ｃｌｃ＝ＣｓとするとＶｌｃｄは５０Ｖになり、本実施形態のコレステリック液晶のＶ１電圧４０Ｖ以上であり、液晶層２４はホメオトロピック状態になる。
【００８０】
次に、Ｔ３から始まる書き込み期間について説明する。
【００８１】
タイミングＴ３でゲート線Ｇ１の電圧を７０Ｖにして書き込み動作を開始する。このとき、コモン電極の電圧及びＨ１は０Ｖである。一方、ソース駆動回路２９の出力するソース線Ｓ１の電圧、すなわちソース線Ｓ１に接続されている１行目、１列目画素電極２２には電圧Ｖｓ（１，１）が印加される。同様にソース線Ｓ２に接続されている１行目、２列目画素電極２２には電圧Ｖｓ（１，２）が、ソース線Ｓ３に接続されている１行目、３列目画素電極２２には電圧Ｖｓ（１，３）が印加される。電圧Ｖｓ（ｘ，ｙ）のｘ、ｙはｘ行目、ｙ列目の画素電極２２に与えられる電圧を意味している。
【００８２】
ＴＦＴ２１はＣｓとＣｌｃが十分充電される期間オンしているので、ＣｓとＣｌｃには電圧Ｖｓｃに相当する電荷が充電されている。ゲート線Ｇ１の電圧が−２０ＶになりＴＦＴ２１が完全にオフになった後のＴ３ａのタイミングで、補助電極電源３２から電圧Ｖｈｍが出力されＨ１はＶｈｍになる。
【００８３】
このときｘ行、ｙ列目の画素電極２２の電圧Ｖｌｃｄ（ｘ，ｙ）は式３で与えられる。
【００８４】
Ｖｌｃｄ（ｘ，ｙ）＝Ｖｓ（ｘ，ｙ）＋Ｃｓ×Ｖｈｍ／（Ｃｌｃ＋Ｃｓ）・・・式３
ここで、例えばＶｓ（１，１）＝５Ｖ、Ｖｈｍ＝３０Ｖ、Ｃｌｃ＝ＣｓとするとＶｌｃｄ（１，１）は２０Ｖになる。Ｖｓ（１，２）＝０Ｖ、Ｖｈｍ＝３０Ｖ、Ｃｌｃ＝ＣｓとするとＶｌｃｄ（１，２）は１５Ｖになる。
【００８５】
第１の実施形態と同様に、Ｖｓ（ｘ，ｙ）は、式２で算出されるＶｌｃｄ（ｘ，ｙ）の絶対値が、画素への書き込み濃度に対応した略Ｖ４からＶ３の電圧範囲になるように設定されている。
【００８６】
２行目、３行目についても、同様に順次書き込み動作が行われる。
【００８７】
タイミングＴ３からＴ４までの期間は、印加された電圧が液晶層２４の両端に保持されている時間であり、液晶を所望の状態に変化させるためには数百ｍｓは必要である。Ｔ４以降の動作は第１の実施形態と同じであり説明を省略する。
【００８８】
また、次に次回表示を更新する場合の動作についても、第１の実施形態と同様に表示を更新する毎に、液晶層２４に逆極性の電圧を与える。すなわち、Ｖｓ（ｘ，ｙ）とＶｈｈ、Ｖｈｍを逆極性にすれば良い。
【００８９】
第１の実施形態と同様に、例えばＶｓ（１，１）＝−５Ｖ、Ｖｈｍ＝−３０Ｖ、Ｃｌｃ＝Ｃｓとすると式２からＶｌｃｄ（１，１）は−２０Ｖになり逆極性の電圧が与えられる。
【００９０】
このように、液晶層２４に印加される電圧の極性を反転させることで、液晶層２４の劣化を防止することができる。
【００９１】
以上、このように本実施の形態によれば、画像の消去、画像の書き込み、画像の表示の各期間に応じて、それぞれ異なる電圧を液晶層を挟持する両側の電極の一方に印加することにより、従来よりも低い出力電圧のソース駆動回路および耐圧が低いＴＦＴでも駆動できるので、液晶表示素子の構造が簡単になりコストの低い液晶表示装置を提供することができる。
【図面の簡単な説明】
【００９２】
【図１】コレステリック液晶の動作を説明するための、液晶セルの構成を示す図である。
【図２】コレステリック液晶の動作を説明するための、液晶セルに電圧を印加したときの反射率の変化を示す図である。
【図３】本発明の第１の実施形態に係る液晶表示装置の、構成を示す図である。
【図４】本発明の第１の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。
【図５】本発明の第１の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。
【図６】本発明の第２の実施形態に係る液晶表示装置の、構成を示す図である。
【図７】本発明の第２の実施形態に係る液晶表示装置の、各部の電圧の変化を示すグラフである。
【符号の説明】
【００９３】
１、２  ガラス基板
３  コレステリック液晶層
４、５  透明電極
６  光吸収層
７、８  導線
９  電源
２１  ＴＦＴ
２２  画素電極
２３  コモン電極
２４  液晶層
２５  補助容量
２６  ゲート線
２７  ソース線
２８  ゲート駆動回路
２９  ソース駆動回路
３０  コモン電極電源
３１  補助電極
３２  補助電極電源
【図１】
2007065455.tif 000003
【図２】
2007065455.tif 000004
【図３】
2007065455.tif 000005
【図４】
2007065455.tif 000006
【図５】
2007065455.tif 000007
【図６】
2007065455.tif 000008
【図７】
2007065455.tif 000009