(57)【要約】【課題】最適な判定タイミングを決定できるようにする。【解決手段】本発明の判定タイミング同期回路は、入力された受信変調信号の２値化信号と所定の周期信号との論理演算出力を、周期信号の１反転周期内において、所定のタイミングでサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、各デジタルフィルタを通過した各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、各デジタルフィルタを通過した各出力信号値の極性が反転するタイミングを検出する反転タイミング検出手段と、検出された最大差と反転タイミングとに基づいて判定タイミングとして決定する判定タイミング決定手段とを備える。【選択図】図１
2007181016.tif 000002
【特許請求の範囲】
【請求項１】
入力された受信変調信号の２値化信号と所定周期で規則的に繰り返される周期信号とに基づいて論理演算を行う論理演算手段と、
上記論理演算手段からの演算出力を取り込み、上記周期信号の１反転周期内において、所定のサンプリングタイミングで上記演算出力をサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、
上記シリアルパラレル変換手段から出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、
上記相関フィルタ手段の上記各デジタルフィルタを通過した各出力信号値に基づいて、基本的には上記周期信号の１反転周期内で、上記各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、
上記相関フィルタ手段の上記各デジタルフィルタを通過した上記各出力信号値の極性を判断して、極性が反転するタイミングを検出する反転タイミング検出手段と、
上記最大差検出手段により上記最大差が検出されたときの、上記反転タイミング検出手段により検出されたタイミングを判定タイミングとして決定する判定タイミング決定手段と
を備えることを特徴とする判定タイミング同期回路。
【請求項２】
上記最大差検出手段が、上記各デジタルフィルタからの上記各出力信号値を保持し、上記最大差を検出するための基本周期を拡張する周期拡張部を有することを特徴とする請求項１に記載の判定タイミング同期回路。
【請求項３】
上記反転タイミング検出手段が、上記各デジタルフィルタからの上記各出力信号値に基づいて、それら各出力信号間に中間的な値を補間する補間部を有し、補間された値を含む値の極性に基づいて極性反転のタイミングを検出することを特徴とする請求項１又は２に記載の判定タイミング同期回路。
【請求項４】
上記シリアルパラレル変換手段から出力される１反転周期内の上記各パラレル信号値に基づいて、パラレル信号間隔を等間隔に保持しつつ、上記パラレル信号値数を調整し、調整した数の上記パラレル信号値を上記相関フィルタ手段に与える同期精度調整手段を備えることを特徴とする請求項１〜３のいずれかに記載の判定タイミング同期回路。
【請求項５】
上記同期精度調整手段が、上記パラレル信号間隔を広くなるように上記パラレル信号値を等間隔で間引くことを特徴とする請求項４に記載の判定タイミング同期回路。
【請求項６】
上記同期精度調整手段が、信号間隔を広く調整されている上記パラレル信号間隔に対して、１反転周期内の特定な部分的期間に、受け入れた上記各パラレル信号値を追加して上記パラレル信号間隔を狭くすることを特徴とする請求項５に記載の判定タイミング同期回路。
【請求項７】
上記判定タイミング決定手段により決定された判定タイミングを用いて、復調された上記受信変調信号の２値化信号の復調信号を取り入れ、予め用意されたワードパターンとの比較によりワードを検出し、そのワード検出に基づいて半値地タイミングを決定させるワード検出手段を備えることを特徴とする請求項１〜６のいずれかに記載の判定タイミング同期回路。
【請求項８】
上記反転タイミング検出手段が、上記各デジタルフィルタから出力される上記各出力信号値の最大値と最小値との中間値を示す位置を反転するタイミングとみなすことを特徴とする請求項１〜７のいずれかに記載の判定タイミング同期回路。
【請求項９】
上記反転タイミング検出手段が、上記各デジタルフィルタから出力される上記各出力信号値の極性が反転したタイミングの前後に近似するタイミングを反転するタイミングとみなすことを特徴とする請求項１〜７のいずれかに記載の判定タイミング同期回路。
【請求項１０】
上記反転タイミング検出手段が、上記デジタルフィルタから出力される上記各出力信号値の大きさの比較により反転するタイミングを検出することを特徴とする請求項１〜９のいずれかに記載の判定タイミング同期回路。
【請求項１１】
受信した受信変調信号を２値化する２値化手段と、
上記２値化手段により２値化された上記受信変調信号の２値化信号に基づいて、判定タイミングを求める判定タイミング同期回路と、
上記判定タイミング同期回路により求められた上記判定タイミングを用いて、上記２値化手段からの上記受信変調信号の２値化信号を復調する復調手段と
を備え、
上記判定タイミング同期回路が請求項１〜１０のいずれかに記載の判定タイミング同期回路に対応することを特徴とする受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、判定タイミング同期回路及び受信回路に関し、例えば、受信した受信信号の変調速度より速い周波数でオーバーサンプリングされた信号から復調信号を生成する際の最適な判定タイミングを抽出する判定タイミング同期回路及び受信回路に適用し得る。
【背景技術】
【０００２】
例えば、２．４ＧＨｚ帯の無線信号を使用した無線通信システムであるブルートゥース（登録商標）システムのブルートゥース受信機は、上述の２．４ＧＨｚ帯の無線信号から、１ＭＨｚのシンボル送信速度のベースバンド信号を取り出すためのＲＦＩＣ（Radio  Frequency  Integrated  Circuit）トランシーバや、取り出したベースバンド信号（デジタルシリアル信号）からパケット組み立てを行うベースバンド受信回路などを有する。
【０００３】
ベースバンド信号の送信は、６２５μｓ毎のタイムスロット境界から開始され、最初に、４ビット長のプリアンブルが、次に、６４ビット長の同期ワードが、最後に可変長のペイロードが送信される。
【０００４】
各ブルートゥース受信機のベースバンド受信回路では、入力された受信信号の変調速度より速い周波数でオーバーサンプリングしていき、受信信号の変調速度に相当するサンプリング数間隔で受信信号を抽出し、予め備えたプリアンブルパターンと比較し、その比較結果（相関値）が所望の期待値以上であることを判断した後に、閾値を超えた値にて最大の相関値となった場所を復調に最適な判定タイミングとして認識するものである。
【０００５】
従来のベースバンド受信回路は、単純に受信したベースバンド信号の立ち上がりエッジ及び又は立ち下がりエッジのみを検出してクロック信号を再生し、そのクロック信号でベースバンド信号をサンプリングして、シンボルを復元していた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のベースバンド受信回路による判定タイミングを認識する方式には、次のような問題がある。
【０００７】
従来の判定タイミング同期回路は、例えば、プリアンブルのシンボル数を「ｂ」とし、１シンボル当りのオーバーサンプリング数を「ｎ」とした場合、シフトレジスタの段数は（ｂ−１）×（ｎ＋１）個以上必要となる。そのため、判定タイミングを求めるための回路規模が非常に大きくなるという問題がある。
【０００８】
また、上述したように、従来は、変調速度より速い周波数でオーバーサンプリングして得た信号とプリアンブルパターンとの間の最大の相関値に基づいて、判定タイミングを認識するが、雑音がそれほど大きくない環境で受信信号を受信した場合、最大の相関値が連続的に複数出現し、どの場所が最適なタイミングであるか判らず、単に相関値だけで最適な判定タイミングを認識することが困難な場合がある。
【０００９】
さらに、受信回路における復調の仕組みにもよるが、信号検波器の出力にオフセットが生じ得る。例えば、ＦＳＫ（Frequency  Shift  Keying）を採用した場合には周波数オフセットが生じ得、ＢＰＳＫ（Binary  Phase  Shift  Keying）を採用した場合にはＤＣオフセットが生じ得る。従来は、正しい判定タイミングを得るために判定タイミング同期を行う前に、例えば、ＡＦＣ（Automatic  Frequency  Control）等によりオフセットをキャンセルする補正が必要であった。
【００１０】
そのため、上記の課題を解決するために、雑音が大きくない環境でも最適な判定タイミングを認識することができ、回路規模を小さくしながらオフセットに対する耐性も向上させることができる判定タイミング同期回路及び受信回路が求められている。
【課題を解決するための手段】
【００１１】
かかる課題を解決するために、第１の本発明の判定タイミング同期回路は、（１）入力された受信変調信号の２値化信号と所定周期で規則的に繰り返される周期信号とに基づいて論理演算を行う論理演算手段と、（２）論理演算手段からの演算出力を取り込み、周期信号の１反転周期内において、所定のサンプリングタイミングで演算出力をサンプリングし、そのサンプリング値をパラレル信号値として出力するシリアルパラレル変換手段と、（３）シリアルパラレル変換手段から出力される各パラレル信号値を別々に通過させる複数のデジタルフィルタを有する相関フィルタ手段と、（４）相関フィルタ手段の各デジタルフィルタを通過した各出力信号値に基づいて、基本的には周期信号の１反転周期内で、各出力信号値の最大値と最小値との差が閾値以上となる期間における最大差を検出する最大差検出手段と、（５）相関フィルタ手段の各デジタルフィルタを通過した各出力信号値の極性を判断して、極性が反転するタイミングを検出する反転タイミング検出手段と、（６）最大差検出手段により最大差が検出されたときの、反転タイミング検出手段により検出されたタイミングを判定タイミングとして決定する判定タイミング決定手段とを備えることを特徴とする。
【００１２】
第２の本発明の受信回路は、（１）受信した受信変調信号を２値化する２値化手段と、（２）２値化手段により２値化された受信変調信号の２値化信号に基づいて、判定タイミングを求める判定タイミング同期回路と、（３）判定タイミング同期回路により求められた判定タイミングを用いて、２値化手段からの受信変調信号の２値化信号を復調する復調手段とを備え、判定タイミング同期回路が第１の本発明の判定タイミング同期回路に対応することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、雑音が大きくない環境でも最適な判定タイミングを認識することができ、回路規模を小さくしながらオフセットに対する耐性も向上させることができる。
【発明を実施するための最良の形態】
【００１４】
（Ａ）第１の実施形態
以下、本発明の判定タイミング同期回路及び受信回路の第１の実施形態を図面を参照しながら詳細に説明する。
【００１５】
本実施形態は、本発明の判定タイミング同期回路により得られた判定タイミングを利用して、受信した検波信号から復調信号を生成する受信回路を説明する。
【００１６】
（Ａ−１）第１の実施形態の構成
図１は、本実施形態の受信回路の主要な内部構成を示すブロック図である。図１において、本実施形態の受信回路４Ａは、信号検波器２、判定タイミング同期部１Ａ、判定部３などを有して構成される。
【００１７】
信号検波器２は、受信した受信信号を検波し、その検波結果に基づいて２値化した信号を判定タイミング同期部１Ａ及び判定部３に与えるものである。
【００１８】
判定タイミング同期部１Ａは、信号検波器２により検波された検波信号を受け取り、その検波信号からプリアンブル信号成分を取り出して、判定タイミングを検出するものである。また、判定タイミング同期部１Ａは、検出した判定タイミングを判定部３に与えるものである。
【００１９】
判定部３は、判定タイミング同期部１Ａにより検出された判定タイミングに従って、信号検波器２から出力される検波信号を判定し、復調信号に変換するものである。すなわち、判定部３は、判定タイミング同期部１Ａからの判定タイミングを再生クロック信号として、検波信号に含まれる同期ワードやデータ等を判定して出力するものである。
【００２０】
また、図１において、判定タイミング同期部１Ａは、プリアンブル信号発生器１０１、論理演算器１０２、Ｓ／Ｐ（シリアル／パラレル）変換部１０３、相関フィルタ部１０４、ポジション拡張器１０５、“０”交差点検出器１０６、最小値抽出部１０７、最大値抽出部１０８、差算器１０９、閾値判定器１１０、最大差検出器１１１、“０”交差点ポジション抽出器１１２などを少なくとも有する。
【００２１】
プリアンブル信号発生器１０１は、所定の周波数周期で繰り返される周期信号（以下では、これをプリアンブル信号ともいう）を生成し、その生成した周期信号を論理演算器１０２に与えるものである。このプリアンブル信号発生器１０１が出力する周期信号は、当該受信装置内の自走タイミングを基準として発生させたものである。そのため、受信信号に含まれるプリアンブルパターンの位相とは必ずしも合っていない。
【００２２】
論理演算器１０２は、信号検波器２が出力した出力信号（シリアル信号）を受け取ると共に、プリアンブル信号発生器１０１が出力した周期信号を受け取り、これら信号検波器２の出力信号と周期信号とに基づいて排他的論理和（エクスクルーシブオア（ＥＸＯＲ））相当の演算を行うものである。また、論理演算器１０２は、排他的論理和の演算結果となる出力をＳ／Ｐ変換部１０３に与えるものである。なお、論理演算器１０２は、検波信号と周期信号とを掛け算するものであってもよい。
【００２３】
Ｓ／Ｐ変換部１０３は、論理演算器１０２の出力信号（シリアル信号）を受け取り、シリアルである出力信号をパラレル信号に変換して、変換したパラレル信号を相関フィルタ部１０４に与えるものである。
【００２４】
ここで、Ｓ／Ｐ変換部１０３が変換するパラレル信号の数は、プリアンブル信号反転周期内の、判定タイミングを決定するために必要なサンプリングタイミングの数に相当する。すなわち、Ｓ／Ｐ変換部１０３は、プリアンブル反転周期内で受信信号のシンボル変調速度のｎ（ｎは２以上の整数）倍の周波数でサンプリングし、そのサンプリング値をパラレル信号の値として出力する。
【００２５】
図２は、信号検波器２の出力信号とプリアンブル信号発生器１０１の出力信号との関係を示す図である。図２に示すように、Ｓ／Ｐ変換部１０３には、信号検波器２の出力信号（図２の（Ａ））と、プリアンブル信号発生器１０１の出力信号（図２の（Ｂ））との排他的論理和による出力が入力する（図２の（Ｃ））。
【００２６】
Ｓ／Ｐ変換部１０３では、プリアンブル信号反転周期内で所定のサンプリング数（図２の（Ｄ）に示すように、ここではｎ回）の周期でサンプリングし、その結果をパラレル信号として出力する。すなわち、受信した受信信号のシンボル変調速度のｎ倍の周波数でサンプリングした出力とする。そのため、Ｓ／Ｐ変換部１０３が出力するパラレル信号のパラレル数は、プリアンブル信号反転周期内でのサンプリングタイミングの数となる。
【００２７】
ここで、プリアンブル信号反転周期は、例えばＦＳＫやＢＰＳＫ等、１シンボル当たりの情報量が１ビットとなるプリアンブル信号列において、例えば｛・・０、１、０、１、０、１、・・｝のような０と１の繰り返しである場合は１シンボルがプリアンブル信号反転周期であり、また例えば｛・・０、０、１、１、０、０、１、１、０、０、・・｝のような２回ずつ０と１が繰り返し出現する場合は２シンボルがプリアンブル信号反転周期である。なお、１シンボルあたりの情報量が２ビット以上となるプリアンブルにおいても信号検波器出力の信号反転周期が１シンボル若しくは複数シンボルを基準に繰り返すものであった場合は、同様に扱うことができる。
【００２８】
相関フィルタ部１０４は、Ｓ／Ｐ変換部１０３が出力した各パラレル信号の値のそれぞれに基づいて、相関検出用信号を生成する相関フィルタである。
【００２９】
相関フィルタ部１０４は、図１に示すように、パラレル信号の数に応じた数のデジタルＬＰＦ（ローパスフィルタ）１０４１〜１０４ｎを有している。各デジタルＬＰＦ１０４１〜１０４ｎは、Ｓ／Ｐ変換部１０３と接続し、Ｓ／Ｐ変換部１０３が出力した各パラレル信号値をそれぞれ別々に取り入れてフィルタ処理を行う。
【００３０】
図３は、各デジタルＬＰＦ１０４１〜１０４ｎが出力する出力信号列の値に基づいて形成した出力状態、すなわち相関フィルタ部１０４から出力されるパラレルな信号値を並べて形成した出力値変化を図示している。
【００３１】
図３（Ａ）は雑音がないと場合の相関フィルタ部１０４の出力を示し、図３の（Ｂ）は雑音がある場合の相関フィルタ部１０４の出力を示す。
【００３２】
“０”交差点検出器１０６は、相関フィルタ部１０４からの出力値に基づいて、値の極性がプラスとマイナスに反転するタイミングを示す“０”を通過するサンプリングタイミングを検出するものである。
【００３３】
ポジション拡張器１０５は、相関フィルタ部１０４からの各出力信号値を受け取ると、その出力信号値（すなわち、サンプリングタイミングＰ１〜Ｐｎでサンプリングしたサンプリング値）を保持するものである。
【００３４】
また、ポジション拡張器１０５は、あるプリアンブル反転周期の出力信号値に対して、そのプリアンブル反転周期と相前後に連続するタイミングで保持している出力信号値を追加して、当該プリアンブル反転周期が示す区間を拡張するものである。なお、ポジション拡張器１０５は、あるプリアンブル反転周期の前方を拡張しても良いし、後方側を拡張しても良いし、又は双方を拡張しても良い。
【００３５】
これにより、１シンボル長（プリアンブル信号反転周期の１周期分）の直前及び又は直後のサンプリング値（出力信号値）を含むプリアンブル信号成分を取り出すことができる。
【００３６】
最小値抽出部１０７は、ポジション拡張器１０５から出力される出力信号列の値を取り込み、その出力信号列の値のうち相関の最小となる相関値（最小値）を抽出するものである。
【００３７】
最大値抽出部１０８は、ポジション拡張器１０５から出力される出力信号列の値を取り込み、その出力信号列の値のうち相関が最大となる相関値（最大値）を抽出するものである。
【００３８】
なお、最小値抽出部１０７及び最大値抽出部１０８は、共有可能な演算を有するので１構成としても良い。
【００３９】
ここで、ポジション拡張器１０５が、相関フィルタ部１０４からの出力区間を拡張した場合の信号列の値を、相関フィルタ部１０４からの出力を用いて示すと次式のように示すことができる。
【００４０】
Ｐｏｕｔ＝｛−Ｐｉｎ（ｎ−ｌｐ），−Ｐｉｎ（ｎ−ｌｐ＋１），・・，−Ｐｉｎ（ｎ），Ｐ（１），Ｐ（２），・・，Ｐ（ｎ−１），Ｐ（ｎ），−Ｐ（ｎ），−Ｐ（１），−Ｐ（２），・・-Ｐ（ｅｐ−１），-Ｐ（ｅｐ）｝      （１）
Ｐｏｕｔ；ポジション拡張器１０５から出力される出力信号列の値
Ｐｉｎ（ｋ）；判定タイミングＰｋに対応する相関フィルタ内のデジタルＬＰＦ出力信号の値
ｌｐ；相関フィルタ出力の信号列の前側に拡張される列数
ｅｐ；相関フィルタ出力の信号列の後側に拡張される列数
このように、相関フィルタ部１０４から出力される出力区間の信号列の値｛ｐ（１），ｐ（２），…，ｐ（ｎ）｝は、ポジション拡張器１０５により前後のサンプリング値（出力信号値）が拡張される。
【００４１】
差算器１０９は、最小値抽出部１０７により抽出された出力信号列の最小値と、最大値抽出部１０８により抽出された出力信号列の最大値とを受け取り、それら最小値と最大値との差を求めるものである。また、差算器１０９は、求めた最小値と最大値との差を閾値判定器１１０及び最大差検出器１１１に与えるものである。
【００４２】
閾値判定器１１０は、差算器１０９により求められた最大値と最小値との差を受け取り、最大値と最小値との差と予め用意された閾値とを比較し、最大値と最小値との差が閾値以上である場合、所望の値以上となったこと示す出力を最大差検出器１１１に与えるものである。ここで、最大値と最小値との差が閾値以上である場合、本実施形態ではプリアンブル受信であるものとする。
【００４３】
なお、予め設定する閾値は雑音を考慮し、ある程度低くしておくことが望ましい。これにより、雑音が少ない良好な受信信号が得られた場合、閾値を超えることを示す出力が複数シンボルにまたがり連続して送出させることができる。
【００４４】
最大差検出器１１１は、閾値判定器１１０から閾値以上となったことを示す出力を連続的に受けている間に、差算器１０９から最大値と最小値との差を示す信号とを受け取り、前回のサンプリングタイミングでの差と今回のサンプリングタイミングでの差とを順次比較していき、最大差となるサンプリングタイミングを検出するものである。
【００４５】
これにより、連続して生じるプリアンブル受信期間で、差算器１０９の出力が最も大きい時点のシンボルを特定することができ、この最も出力が大きい時点とは、プリアンブルパターンとの相関が最も大きいときと言い換えることができる。
【００４６】
“０”交差点ポジション抽出部１１２は、“０”交差点検出器１０６が検出した“０”を通過するサンプリングタイミングを受け取ると共に、最大差検出器１１１が検出した最大差を示すサンプリングタイミングを受け取り、信号値の極性の反転を示す“０”を通過するサンプリングタイミングを保持するものである。
【００４７】
最大差検出器１１１からの出力は、プリアンブル受信を示し始めたときから差算器１０９の信号出力が増加する毎に“０”交差点ポジション抽出部出力のサンプリングタイミングを更新させる信号と言える。
【００４８】
判定部３は、“０”交差点ポジショシ抽出部１１２からの出力信号を受け取り、“０”を通過するサンプリングタイミングを示す値に復調するための最適なサンプリングタイミング分のタイミング差を加え、その加えた値によるサンプリングタイミングに従って、信号検波器２からの検波信号を判定して復調信号にし、出力するものである。
【００４９】
（Ａ−２）第１の実施形態の動作
次に、本実施形態の判定タイミング回路の動作を図面を参照して説明する。
【００５０】
信号検波器２により検波された２値化された信号は、判定タイミング回路部１Ａ及び判定部３に与えられる。
【００５１】
図１において、信号検波器２からの検波信号が判定タイミング回路部１Ａに与えられると、検波信号は論理演算部１０２に与えられる。そして、論理演算部１０２において、検波信号はプリアンブル信号発生器１０１からの周期信号と排他的論理和がなされ、その出力がＳ／Ｐ変換部１０３に与えられる。
【００５２】
Ｓ／Ｐ変換部１０３では、プリアンブル信号反転周期内で判定タイミングを検出するためのサンプリング数と同等の数のパラレル信号に変換され、各パラレル信号の値は相関フィルタ部１０４に出力される。
【００５３】
相関フィルタ部１０４では、パラレル信号の数に応じた数のデジタルＬＰＦ１０４１〜１０４ｎを有しており、各パラレル信号の値が各デジタルＬＰＦ１０４１〜１０４ｎにそれぞれ与えられ、相関検出用信号としてポジション拡張器１０５及び“０”交差点検出器１０６に出力される。
【００５４】
なお、信号検波器２の出力にオフセットが生じていても、本実施形態の相関フィルタ部１０４を通すことで、オフセットがキャンセルされ、オフセットによる影響を抑えることができる。これについて図４及び図５を参照して説明する。
【００５５】
図４において、プリアンブル信号成分を含む受信信号にオフセットが含まれている場合、雑音の影響が非常に小さかったとしても、信号検波器出力は、「０」と「１」の出力間隔が同一ではなく、どちらか一方の占有時間が増えることとなる（図４（Ａ）参照）。なお、雑音がなくオフセットもない理想的な受信信号の場合、「０」と「１」との出力間隔が同一デューティー５０になる。
【００５６】
この場合、Ｓ／Ｐ変換器１０３への入力は、プリアンブル信号発生器１０１からの出力信号が「０」の場合と「１」の場合とで、「１」及び「０」の間隔が異なるものとなる（図４（Ｂ）及び（Ｃ）参照）。
【００５７】
また、「１」及び「０」の入力間隔が異なるため、Ｓ／Ｐ変換器１０３の出力間隔は、図５に示すように異なる。
【００５８】
図５（Ａ）は、図４（Ｂ）のプリアンブル発生器１０１からの出力信号が「０」の場合にＳ／Ｐ変換器１０３から出力される信号を示す。この場合、オフセットがない場合の０交差点の位置（図５（Ｃ）参照）が、オフセットの分だけシフトし、「１」及び「０」の出力間隔割合が一定量だけ変化する。
【００５９】
一方、図５（Ｂ）は、図４（Ｂ）のプリアンブル発生器１０１からの出力信号が「１」の場合に、Ｓ／Ｐ変換器１０３から出力される信号を示す。この場合、オフセットがない場合の０交差点の位置（図５（Ｃ）参照）が、オフセットの分だけ図５（Ａ）の方向とは逆方向にシフトし、「１」及び「０」の出力間隔割合が一定量だけ変化する。
【００６０】
実際には雑音の影響を受けるが、相関フィルタ部１０４により入力が平均化され、相関フィルタ部１０４出力ではオフセットによる一定量の変化は打ち消しあい、結果オフセットの影響を抑えることができる。
【００６１】
プリアンブルシンボル数を「ｂ」、１シンボルあたりのオーバーサンプリング数を「ｎ」とした場合、従来ではシフトレジスタの段数が（ｂ−１）×（ｎ＋１）以上必要となり回路規模が非常に大きくなってしまったが、本実施形態では、ＩＩＲフィルタで構成する場合、レジスタの数がｎ個あればよく、回路を小さくすることができる。これらによって、従来より回路規模を小さくしながらオフセットに対する耐性も向上させることができる。
【００６２】
図１に戻り、相関フィルタ部１０４からの出力が“０”交差点検出器１０６に与えられると、“０”交差点検出器１０６により、プラスとマイナスの極性が反転する位置である“０”交差点が検出される。
【００６３】
ここで、“０”交差点検出器１０６による“０”交差点の検出方法は、図６に示すように、まず、“０”交差点検出器１０６の入力となる相関フィルタ出力の極性を判定し、サンプリングタイミングＰ１〜Ｐｎ毎に極性結果を得る（図６（Ａ）及び（Ｂ））。次に、連続するサンプリングタイミングＰｍとＰｍ＋１の極性を比較していき、極性が異なったときに、サンプリングタイミングＰｍにフラグを立てる。これにより、サンプリングタイミングＰｍの位置を０交差点として検出することができる。なお、サンプリングタイミングＰｎに関しては、サンプリングタイミングＰｎと極性を反転させたサンプリングタイミングＰ１にて同様の比較を行う。
【００６４】
また、相関フィルタ部１０４からの出力がポジション拡張器１０５に与えられると、ポジション拡張器１０５は、相関フィルタ部１０４から出力されるパラレル信号の数を、プリアンブル信号反転周期の１回分に相当する以上の数に拡張し、相関値の最大値及び最小値を検出する範囲をプリアンブル信号の１シンボル長以上に拡張する。
【００６５】
そして、ポジション拡張器１０５により拡張された信号列の値は、最小値抽出部１０７及び最大値抽出部１０８に出力され、最小値抽出部１０７及び最大値抽出部１０８により、最小値及び最大値が求められる。
【００６６】
図７は、ポジション拡張器１０５により拡張された信号列とその最小値及び最大値との関係を示す図である。
【００６７】
図７（Ａ）では、相関フィルタ部１０４から出力される信号列（１シンボル長）は、おおよそその信号列の中心付近に０交差点（相関値の極性がマイナスからプラスに反転する場所）を有している。従って、この場合、相関フィルタ部１０４からの出力信号列から適した最小の相関値と最大の相関値を得ることができる。
【００６８】
一方、図７（Ｂ）では、０交差点が相関フィルタ部１０４からの出力信号列の先頭付近に出現している。そのため、この場合には、０交差点での相関値、すなわち「０」が最小の相関値となり、適した最小値を得ることができない。
【００６９】
そこで、本実施形態は、図７（Ｃ）に示すように、ポジション拡張器１０５が出力信号列を拡張することで、プリアンブル信号反転周期（１シンボル長）＋αの時間幅の出力信号列で、適した最小値及び最大値を検出させることができる。
【００７０】
最小値抽出部１０７及び最大値抽出部１０８により最小値及び最大値が抽出されると、差算器１０９により、最小値と最大値との差が求められ、その差が閾値判定器１１０に与えられる。
【００７１】
閾値判定器１１０では、最大値と最小値との差が閾値以上である場合にのみ、閾値以上となったこと示す出力（プリアンブル信号の受信であることを示す出力）が最大差検出器１１１に与えられる。
【００７２】
閾値判定器１１０に閾値以上となったことを示す出力が最大差検出器１１１に与えられると、差算器１０９から最大値と最小値との差を入力し、閾値以上となったことを示す出力が連続的与えられている間に、最大値と最小値との差が最大となる位置を検出する。
【００７３】
最大差検出器１１１により最大差が検出されると、そのサンプリングタイミングが“０”交差点ポジション抽出部１１２に与えられる。また、“０”交差点ポジション抽出部１１２には、“０”交差点検出部１０６により検出された“０”交差点のサンプリングタイミングが与えられ“０”を通過するサンプリングタイミングを保持する。
【００７４】
そして、判定部３は、“０”交差点ポジショシ抽出部１１２からの出力信号を受け取り、“０”を通過するサンプリングタイミングを示す値に復調するための最適なサンプリングタイミング分のタイミング差を加え、その加えた値によるサンプリングタイミングに従って、信号検波器２からの検波信号を判定して復調信号にし、出力する。
【００７５】
（Ａ−３）第１の実施形態の効果
以上のように、本実施形態によれば、相関フィルタ部１０４がＳ／Ｐ変換器１０３にそれぞれ接続デジタルＬＰＦ１０４１〜１０４ｎを有するものとしたので、従来に比べて回路規模を小さくすることができる。
【００７６】
また、本実施形態によれば、相関フィルタ出力の最大値と最小値との差が最大となるタイミングを判定タイミングとすることしたので、例えば雑音が少ない環境での受信信号に対しても最適な判定タイミングを求めることができる。
【００７７】
さらに、本実施形態によれば、相関フィルタ部１０４がサンプリングタイミング全域に対して入力を平均化することにより、オフセットによる一定量の変化を相殺することができ、オフセットによる影響を抑えることができる。
【００７８】
（Ｂ）第２の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第２の実施形態を図面を参照しながら説明する。
【００７９】
図８は、第２の実施形態の受信回路４Ｂの主要な内部構成を示すブロック図である。
【００８０】
第２の実施形態の構成が第１の実施形態の構成と異なる点は、第２の実施形態の判定タイミング同期部１Ｂが相関フィルタ部１０４から出力されるサンプリングタイミング間の値を補間する補間器１１３を備える点である。
【００８１】
それ以外の構成要件は第１の実施形態に対応するため、図８では図１に対応する符号を付して示している。また、以下では、第２の実施形態の特徴である補間器１１３について詳細に説明するが、それ以外の構成要件については第１の実施形態で既に説明しているので詳細な説明は省略する。
【００８２】
補間器１１３は、相関フィルタ部１０４が有する各デジタルＬＰＦ１０４１〜１０４ｎから出力信号列の値を受け取り、各出力信号の間に補間値を補間し、補間した信号列の値を“０”交差点検出器１０６に与えるものである。
【００８３】
ここで、第１の実施形態で説明したように、相関フィルタ部１０４の各デジタルＬＰＦ１０４１〜１０４ｎから出力される信号列の数は、Ｓ／Ｐ変換器１０３から出力されるパラレル信号の数であり、更にこのパラレル信号の数は、プリアンブル信号反転周期内で判定タイミングを検出するためのサンプリングタイミングの数である。
【００８４】
そこで、本実施形態の補間器１１３は、各デジタルＬＰＦ１０４１〜１０４ｎからの出力信号間、すなわち、サンプリングタイミング間に値を補間する。
【００８５】
これにより、判定タイミング同期に必要な判定タイミングの分解能を、Ｓ／Ｐ変換器１０３から出力されるパラレル信号数により決定される分解能より細かくすることができる。
【００８６】
なお、一般に、判定タイミングの分解能をＳ／Ｐ変換器１０３からのパラレル数より細かくしようとする場合、相関フィルタ部１０４が有するデジタルＬＰＦの数を増やすことが考えられる。
【００８７】
しかし、本実施形態のように、相関フィルタ部１０４と“０”交差点検出器１０６との間に補間器１１３を備え、補間器１１３が値を補間することにより、デジタルＬＰＦの数を増やすことなく、より細かい分解能で判定タイミングを見つけることができる。
【００８８】
図９は、補間器１１３による補間処理を示すイメージ図である。図９（Ａ）は相関フィルタ部１０４からの出力信号列の値（白抜き丸）であり、図９（Ｂ）は補間器１１３により補間した値（黒丸）を含む補間後の信号の値である。
【００８９】
また、補間器１１３による値の補間方法は、特に限定されず種々の方法を適用することができるが、例えば、補間器１１３は、相関フィルタ部１０４からの出力信号間の中間（すなわち、サンプリングタイミングの間隔の中間）に、相関フィルタ部１０４からの連続する２個の出力信号の値に基づく中間値を補間する方法が考えられる。
【００９０】
また、補間器１１３は、中間値を求める際に、いずれかの出力信号の値に対して重み付けをした中間値（重み付け平均値）を補間するようにしても良い。また、図９では、２個の出力信号間の値に１個の値を補間する場合を示すが、２個以上の値を補間するようにしても良い。
【００９１】
以上のように、第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００９２】
また、第２の実施形態によれば、相関フィルタ部１０４と“０”交差点検出器１０６との間に補間器１１３を備えることにより、相関フィルタ部１０４のデジタルＬＰＦ１０４１〜１０４ｎの数を増やすことなく、判定タイミング同期に必要な分解能をより細かくすることができる。その結果、より最適な判定タイミングを見つけることができる。
【００９３】
（Ｃ）第３の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第３の実施形態を図面を参照しながら説明する。
【００９４】
図１０は、第３の実施形態の受信回路４Ｃの主要な内部構成を示すブロック図である。
【００９５】
第３の実施形態が第１の実施形態と異なる点は、第３の実施形態の判定タイミング同期部１Ｃが、Ｓ／Ｐ変換部１０３と相関フィルタ部１０４との間に、モード切替器１１４、間引器１１５、窓変換器１１６を備える点である。
【００９６】
それ以外の構成要件は第１の実施形態に対応するため、図１０では図１に対応する符号を付して示している。また、以下では、第３の実施形態の特徴である構成について詳細に説明するが、それ以外の構成要件については第１の実施形態で既に説明しているので詳細な説明は省略する。
【００９７】
モード切替器１１４は、図示しない制御部から制御信号を受け取り、その制御信号に従って判定タイミングを決定するために必要なサンプリングタイミングの間隔を切り替えるものである。
【００９８】
本実施形態では、モード切替器１１４が、サンプリングタイミングが異なる複数の動作モードを予め用意しておき、図示しない制御部からの制御信号に従って動作モードを切り替えるようにする。
【００９９】
この動作モードには、プリアンブル信号反転周期内で判定タイミングを決定するためのサンプリングタイミング数より少ないサンプリングタイミング数で相関処理を行わせる動作モード（これを荒い量子化と呼ぶ）や、プリアンブル信号反転周期内の特定の部分的な期間で、プリアンブル信号反転周期内で判定タイミングを決定するためのサンプリングタイミング数より以上のサンプリングタイミング数で相関処理を行わせる動作モード（これを細かい量子化と呼ぶ）とする。
【０１００】
モード切替器１４は、荒い量子化の動作モードを行う場合、間引器１１５に対して動作指示を行い、細かい量子化の動作モードを行う場合、窓変換器１１６に対して動作指示を行う。
【０１０１】
間引器１１５は、荒い量子化の動作モードの場合にモード切替器１１４からの指示を受けて、プリアンブル信号反転周期内におけるＳ／Ｐ変換器１０３からのパラレル信号数のうち、等間隔のパラレル信号となるように、パラレル信号を間引くものである。また、間引器１１５は、間引いた結果残ったパラレル信号の値を相関フィルタ部１０４に与えるものである。
【０１０２】
図１１は、間引器１１５及び窓変換器１１６の処理を示すイメージ図であり、図１１（Ｂ）が間引器１１５によるパラレル信号の間引き処理を示す。
【０１０３】
図１１（Ｂ）では、間引器１１５は、Ｓ／Ｐ変換器１０３から出力されるプリアンブル信号反転周期内のパラレル信号のうち、３個おきのパラレル信号を抽出し、それ以外のパラレル信号を差し引き、残りのパラレル信号の値を出力する。例えば、図１１（Ａ）のようなサンプリングタイミングについては、サンプリングタイミングＰ３、Ｐ６、Ｐ９、…を抽出するようにする。このようにして、プリアンブル信号反転周期内で等間隔の所定サンプリングタイミング数に相当する数のパラレル信号を抽出し、その信号値を出力する。
【０１０４】
窓変換器１１６は、細かい量子化の動作モードの場合にモード切替器１１４からの指示を受けて、プリアンブル信号反転周期内の特定のサンプリングタイミング位置を中心とする部分的な期間で、判定タイミングを決定するサンプリングタイミング以上のサンプリングタイミングさせるものである。
【０１０５】
図１１（Ｃ）は、窓変換器１１６による処理を示すイメージ図であり、モード切替器１１４からの指示による特定のサンプリングタイミング（図１１（Ｃ）では、サンプリングタイミングＰ１８とする）を中心とする所定の期間で、判定タイミングを決定するサンプリングタイミングに戻すようにする。
【０１０６】
なお、中心とするサンプリングタイミングは、例えば、前回の判定タイミング同期（疎調同期）により得たポジション（タイミング）を反映させることができる。また、部分的な期間の設定は、予め設定することができ、例えば、中心サンプリングタイミングを中心とした、前３個のサンプリングタイミングと後４個のサンプリングタイミングを部分的な期間として設定できる。
【０１０７】
以上のように、第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１０８】
また、第３の実施形態によれば、プリアンブル信号反転周期全域に対して、予め荒い量子化精度でおおよその判定タイミングを抽出し、その後細かい量子化性で部分的に判定タイミングを抽出するようにすることで、相関フィルタ部１０４が持たねばならないデジタルＬＰＦの数を増やすことなく、より細かい分解能で判定タイミングを見つけることができる。また、判定タイミング同期部１Ｃの処理負荷を軽減させることができる。
【０１０９】
（Ｄ）第４の実施形態
以下、本発明の判定タイミング同期回路及び受信回路の第４の実施形態を図面を参照しながら説明する。
【０１１０】
上述した第１〜第３の実施形態では、プリアンブルパターンとの相関値が最大となるサンプリングタイミングを判定タイミングとして決定する場合を示した。
【０１１１】
これに対して、第４の実施形態では、プリアンブルパターンとの相関値に加え、プリアンブルパターンを正しく受けたタイミングでユニークワード（ＵＷ）を検出し、その検出により得たサンプリングタイミングを判定タイミングとして決定するものである。
【０１１２】
図１２は、第４の実施形態の受信回路４Ｄの主要な内部構成を示すブロック図である。図１２に示すように、第４の実施形態の受信回路４Ｄは、信号検波器２、判定タイミング同期部１Ａ、判定部３Ｄ、ＵＷ検出部５を有して構成される。
【０１１３】
なお、図１２では、判定タイミング同期部として第１の実施形態のものを示しているが、これに限定されず、第２及び第３の実施形態の判定タイミング同期部１Ｂ及び１Ｃを適用してもよい。
【０１１４】
また、図１２では、第１の実施形態で既に説明した構成要件と対応する構成要件については、図１に対応する符号を付して示している。また、以下では、第４の実施形態の特徴であるＵＷ検出部５と判定部３Ｄについて詳細に説明するが、それ以外の構成要件については第１の実施形態で既に説明しているので詳細な説明は省略する。
【０１１５】
ＵＷ検出部５は、閾値判定部１１０からプリアンブル信号との相関値の最大値と最小値との差が閾値以上となった旨を示す出力を受け入れ、これを起動条件とする。
【０１１６】
また、ＵＷ検出部５は、判定部３Ｄにより復調された復調信号を受け取り、その復調信号と予め用意されたユニークワード相当の信号列とを比較し、一致した場合に、受信フレーム（若しくは受信パケット）の到来及びその受信フレームの先頭を検出するものである。また、ＵＷ検出部５は、予め有するユニークワード相当の信号列との一致を検出すると、検出したタイミングを判定部３Ｄに与えるものである。
【０１１７】
判定部３Ｄは、第１の実施形態と同様に、判定タイミング同期部１Ａからの出力に基づいて検波信号を復調するものである。また、判定部３Ｄは、復調した復調信号をＵＷ検出部５に与える。
【０１１８】
また、判定部３Ｄは、“０”交差点ポジション検出部１１２から出力された、ユニークワードのシンボル数に相当する出力信号を保持しておく。そして、ＵＷ検出部５からユニークワードの検出に伴うタイミングを受け取ると、判定部３Ｄは、保持している出力信号のうち、そのタイミングに相当する出力信号の位置からユニークワードのシンボル数分だけ前に遡った出力信号の位置を判定タイミングとして決定し、復調処理を行う。
【０１１９】
図１３は、送信側から送出されるフレーム若しくはパケットの構造を示す。図１３に示すように、フレームは、最初はプリアンブルパターンを有し、その後ユニークワードを有し、最後にデータを有して構成される。
【０１２０】
一般に、判定タイミングの同期方法では、プリアンブルパターンとの相関により判定タイミングを求めるが、本実施形態では、ユニークワードとの一致も考慮した上で判定タイミングを求める。
【０１２１】
なお、例えば、プリアンブルパターンとユニークワードとの間に、他の情報若しくは無送信が含まれる場合も考えられる。この場合、ＵＷ検出部５及び判定部３Ｄは、他の情報の期間若しくは無送信期間を考慮し、この期間でのユニークワードの一致確認を行わず、上記期間が経過後にユニークワードの一致確認を行うようにする。これにより、図１３に示す構造でないフレームに対しても同様に対応することができる。
【０１２２】
以上のように、第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１２３】
また、第４の実施形態によれば、ユニークワードの検出タイミングを用いることで、単にプリアンブルパターンとの相関値の高低だけでなく、実際にプリアンブルパターンが存在しているタイミングを正確に見つけた上で判定タイミングを決定することができ、より信頼性の高い判定タイミングを得ることができる。
【０１２４】
（Ｅ）第５の実施形態
次に、本発明の判定タイミング同期回路及び受信回路の第５の実施形態を図面を参照しながら説明する。
【０１２５】
第５の実施形態は、“０”交差点検出器１０６における“０”交差点の検出方法に関する。
【０１２６】
従って、上述した第１〜第４の実施形態で説明したすべての“０”交差点検出器１０６に、第５の実施形態で説明する方法を適用することができる。
【０１２７】
図１４は、第５の実施形態の“０”交差点検出器１０６による“０”交差点の検出処理を示すイメージ図である。
【０１２８】
まず、“０”交差点検出器１０６は、相関フィルタ部１０４からの出力信号列を受けると（図１４（Ａ））、各出力信号の極性を判定し、サンプリングタイミングＰ１〜Ｐｎに対応した極性結果を得る（図１４（Ｂ））。
【０１２９】
その後、“０”交差点検出器１０６は、相関フィルタ部１０４からの出力の絶対値を求める（図１４（Ｃ））。
【０１３０】
そして、“０”交差点検出器１０６は、サンプリングタイミングＰｍとＰｍ＋１の極性を比較し、極性が異なった場合は、サンプリングタイミングＰｍとＰｍ＋１に相当する絶対値を比較し、絶対値の小さいサンプルタイミングにフラグを立てる（図１４（Ｄ））。
【０１３１】
Ｐｎに関しては、Ｐｎと、極性を反転させたＰ１にて同様の比較を行う。
【０１３２】
なお、本実施形態では、“０”交差点検出器１０６が出力の極性を絶対値するものとして説明したが、連続するサンプリングタイミングでの極性の変化点を認識することができれば、例えば極性を２乗して、“０”交差点を検出しても良い。
【０１３３】
（Ｆ）他の実施形態
上述した第１〜第５の実施形態における“０”交差点検出器１０６は、各デジタルＬＰＦ１０４１〜１０４ｎから出力される出力信号値の最大値及び最小値の中間点を“０”交差点として処理しても良い。
【０１３４】
また、上述した第１〜第５の実施形態の“０”交差点検出器１０６は、サンプリングタイミングに相当する別々のデジタルＬＰＦ１０４１〜１０４ｎから得られた各出力信号の値において、それらの値の極性を判定し、隣り合うサンプリングタイミンクで極性が異なるものを見つけ、先の時間位置となるサンプリングタイミング若しくは後の時間位置となるサンプリングタイミングのどちらか一方を選択するようにしてもよい。
【０１３５】
さらに、上述した第１〜第５の実施形態の“０”交差点検出器１０６は、受信側の独自のタイミングにて発生したプリアンブル信号の値が変化する周期に該当するサンプリングタイミングのうち、時間位置が端となるものに関して、デジタルフィルタの取り得る最大値及び最小値の中間値となる値を０点とし、逆の端の極性を反転させ、それら２つの値の極性を判定し、極性が異なる場合は先の時間位置となるサンプリングタイミング若しくは後の時間位置となるサンプリングタイミングのどちらか一方を選択するようにしても良い。
【０１３６】
また、上述した第１〜第５の実施形態の“０”交差点検出器１０６は、デジタルＬＰＦ１０４１〜１０４ｎの取り得る最大値及び最小値の中間値となる値を０点とし、サンプリングタイミングに相当する別々のデジタルフィルタから得られた各信号の値において、それらの値の極性及び絶対値を求め、隣り合うサンプリングタイミングで極性が異なるものを見つけ、それら２つのサンプリングタイミングに該当するデジタルフィルタ出力の絶対値を比較し、小さいほうのサンプリングタイミングを選択するようにしてもよい。
【０１３７】
さらに、上述した第１〜第５の実施形態の“０”交差点検出器１０６は、受信側の独自のタイミングにて発生したプリアンブル信号の値が変化する周期に該当するサンプリングタイミングのうち、時間位置が端となるものに関して、デジタルフィルタの取り得る最大値及び最小値の中間値となる値を０点とし、逆の端の極性を反転させ、それら２つの値の極性及び絶対値を求め、隣り合うサンプリングタイミングで極性が異なるものを見つけ、それら２つのサンプリングタイミングに該当するデジタルフィルタ出力の絶対値を比較し、小さいほうのサンプリングタイミングを選択するようにしてもよい。
【図面の簡単な説明】
【０１３８】
【図１】第１の実施形態の受信回路の内部構成を示すブロック図である。
【図２】第１の実施形態の信号検波器の出力信号とプリアンブル信号発生器の出力信号との関係を示す図である。
【図３】第１の実施形態の判定タイミングを検出するためのサンプリングタイミングに相当する信号列のイメージ図である。
【図４】第１の実施形態の信号検波器の出力信号とプリアンブル信号発生器の出力信号との関係を示す図である。
【図５】第１の実施形態のＳ／Ｐ変換器からの出力を説明する説明図である。
【図６】第１の実施形態の“０”交差点の検出処理を説明する説明図である。
【図７】第１の実施形態のポジション拡張の様子を説明する説明図である。
【図８】第２の実施形態の受信回路の内部構成を示すブロック図である。
【図９】第２の実施形態の補間処理を説明する説明図である。
【図１０】第３の実施形態の受信回路の内部構成を示すブロック図である。
【図１１】第３の実施形態の荒い量子化及び細かい量子化の処理を説明する説明図である。
【図１２】第４の実施形態の受信回路の内部構成を示すブロック図である。
【図１３】第４の実施形態のフレーム構造を説明する説明図である。
【図１４】第５の実施形態の“０”交差点の検出処理を説明する説明図である。
【符号の説明】
【０１３９】
１Ａ〜１Ｄ…判定タイミング同期部、２…信号検波器、３及び３Ｄ…判定部、４Ａ〜４Ｄ…受信回路、５…ＵＷ検出器、１０１…プリアンブル信号発生器、１０２…論理演算器、１０３…Ｓ／Ｐ（シリアル／パラレル）変換部、１０４…相関フィルタ部、１０５…ポジション拡張器、１０６…“０”交差点検出器、１０７…最小値抽出部、１０８…最大値抽出部、１０９…差算器、１１０…閾値判定器、１１１…最大差検出器、１１２…“０”交差点ポジション抽出器、１１３…補間器、１１４…モード切替器、１１５…間引器、１１６…窓変換器。
【図１】
2007181016.tif 000003
【図２】
2007181016.tif 000004
【図３】
2007181016.tif 000005
【図４】
2007181016.tif 000006
【図５】
2007181016.tif 000007
【図６】
2007181016.tif 000008
【図７】
2007181016.tif 000009
【図８】
2007181016.tif 000010
【図９】
2007181016.tif 000011
【図１０】
2007181016.tif 000012
【図１１】
2007181016.tif 000013
【図１２】
2007181016.tif 000014
【図１３】
2007181016.tif 000015
【図１４】
2007181016.tif 000016