(57)【要約】【課題】コンタクトホールを微細に形成する場合でも、絶縁膜の段差部分に目標通りの形状のテーパーを安定的に形成することが可能な半導体装置を提供することを目的とする。【解決手段】絶縁膜４８がストライプ状の各ゲート電極４１を覆う主部分とゲート電極４１のストライプ幅方向にのびる補強部分とを有するように、絶縁膜４８にコンタクトホール４３を形成する。【選択図】図２
2007149867.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体領域と、
前記第１の半導体領域と異なる導電型からなり、前記第１の半導体領域の表面上に形成される第２の半導体領域と、
前記第１の半導体領域と同じ導電型からなり、前記第１の半導体領域が形成されていない方の前記第２の半導体領域の表面に選択的に形成される第３の半導体領域と、
前記第３の半導体領域の表面から前記第１の半導体領域までのびるストライプ状のトレンチと、
前記各トレンチ内にゲート絶縁膜を介してそれぞれ形成されるストライプ状のゲート電極と、
前記各ゲート電極の端部のみにそれぞれ接続されるゲート引出し用電極と、
少なくとも前記ゲート電極の表面上に形成され、レジスト膜を利用したエッチングにより、前記第２の半導体領域及び前記第３の半導体領域とソース電極またはエミッタ電極とを接触させるためのコンタクトホールが形成される絶縁膜と、
を備え、
前記絶縁膜は、前記ゲート電極の表面上に形成される主部分と、前記ゲート電極のストライプ幅方向にのびる補強部分とを有する、
ことを特徴とする半導体装置。
【請求項２】
第１の半導体領域と、
前記第１の半導体領域と異なる導電型からなり、前記第１の半導体領域の表面上に形成される第２の半導体領域と、
前記第１の半導体領域と同じ導電型からなり、前記第１の半導体領域が形成されていない方の前記第２の半導体領域の表面に選択的に形成される第３の半導体領域と、
前記第３の半導体領域の表面から前記第１の半導体領域までのびるストライプ状のトレンチと、
前記各トレンチ内にゲート絶縁膜を介してそれぞれ形成されるストライプ状のゲート電極と、
少なくとも前記ゲート電極の表面上に形成され、レジスト膜を利用した等方性エッチング及び異方性エッチングにより、前記第２の半導体領域及び前記第３の半導体領域とソース電極またはエミッタ電極とを接触させるためのコンタクトホールが形成される絶縁膜と、
を備え、
前記絶縁膜は、前記ゲート電極の表面上に形成される主部分と、前記ゲート電極のストライプ幅方向にのびる補強部分とを有する、
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記補強部分は、前記主部分に沿って周期的に形成されている、
ことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記コンタクトホールは、前記ゲート電極のストライプ幅方向と直交する方向において分割されている、
ことを特徴とする半導体装置。
【請求項５】
請求項３に記載の半導体装置であって、
前記コンタクトホールは、前記ゲート電極のストライプ幅方向と直交する方向において連続して形成されている、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ゲート電極などを覆う絶縁膜に形成されるコンタクトホールのパターンに関する。
【背景技術】
【０００２】
図４は、既存の半導体装置を示す図である。
図４に示す半導体装置４０は、例えば、Ｎチャンネルの縦型トレンチゲートＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、半導体基板の表面にストライプ状に形成される各トレンチ内にそれぞれ絶縁膜を介してゲート電極４１が形成されている。また、各ゲート電極４１の端部は、それぞれ、ゲート電極４１と直交する方向に形成され、外部電極と電気的に接続されるゲート引出し用電極４２に接続されている。また、半導体基板の表面上には、ゲート電極４１などを覆う絶縁膜が形成され、その絶縁膜には、半導体基板の表面付近に形成されるＮ＋型の半導体領域及びＰ型の半導体領域とソース電極とを接触させるためのコンタクトホール４３がゲート電極４１のストライプ幅方向と直交する方向に沿って設けられている。なお、ソース電極及びドレイン電極は、図４に示していない。
【０００３】
図５（ａ）は、図４に示す破線枠Ａを示す図である。また、図５（ｂ）は、図５（ａ）に示す半導体装置４０のＢ−Ｂ断面図である。
図５（ａ）及び図５（ｂ）に示すように、Ｎ型の半導体領域４４の上面には、Ｐ型の半導体領域４５が形成され、その半導体領域４５の表面付近には、Ｎ＋型の半導体領域４６が形成されている。また、トレンチ４７は、半導体領域４６の表面から半導体領域４４までのびるように形成され、トレンチ４７の内部には、ゲート絶縁膜４９を介してゲート電極４１が形成されている。また、ゲート電極４１の上面には絶縁膜４８が形成されている。
【０００４】
ところで、近年、半導体装置の高集積化に伴い、コンタクトホールの微細化が進んでいる。このため、コンタクトホールにおける金属配線膜のステップカバレージ（段差被覆性）が悪化し、断線等が生じるおそれがある。そこで、コンタクトホールの段差部分にテーパー形状を施すことによって断線等を防止する製造方法が導入されている。
【０００５】
しかし、微細なコンタクトホールに対して良好なテーパー形状を得るために等方性エッチング量を増加させると、図６に示すように、絶縁膜とレジスト膜との接触面積が小さくなってしまう。このため、図６の左側に示すレジスト膜のように、絶縁膜から剥れてしまうおそれがある。そして、もし、エッチング工程の途中でレジスト膜が剥れてしまうと、最終的に残る絶縁膜の形状が目標形状と異なってしまう。すなわち、コンタクトホールの形状が崩れてしまう。
【０００６】
特許文献１には、コンタクトホールにテーパー形状を設ける一般的な方法が記載されている。すなわち、特許文献１に記載の方法においては、まず、図７に示すように、半導体基板（Ｓｉ）の上面に絶縁膜を形成し、さらにその絶縁膜の上面にレジスト膜を選択的に形成する。続いて、そのレジスト膜を利用して絶縁膜に対して等方性エッチングを行う。このとき、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておく。そして、コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去する。これにより、良好なテーパー形状が得られる。
【特許文献１】特開平１１−４０５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１には、レジスト膜が浮いてしまうことを回避するために、ウェット処理およびドライ処理を組み合わせた等方性エッチングを行う旨の記載があるが、ウェット処理／ドライ処理の配分の制御は容易ではなく、良好なテーパー形状を安定的に得ることは困難である。また、ウェット処理およびドライ処理を組み合わせたとしても、絶縁膜とレジスト膜との接触面積が小さくなることにはかわりがないので、レジスト膜が絶縁膜から剥れてしまうおそれは残る。
【０００８】
このように、特許文献１に記載の方法では、コンタクトホールを微細に形成する場合、良好なテーパー形状を安定的に得ることが困難である。
そこで、本発明では、コンタクトホールを微細に形成する場合でも、絶縁膜の段差部分に目標通りの形状のテーパーを安定的に形成することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の半導体装置は、第１の半導体領域と、前記第１の半導体領域と異なる導電型からなり、前記第１の半導体領域の表面上に形成される第２の半導体領域と、前記第１の半導体領域と同じ導電型からなり、前記第１の半導体領域が形成されていない方の前記第２の半導体領域の表面に選択的に形成される第３の半導体領域と、前記第３の半導体領域の表面から前記第１の半導体領域までのびるストライプ状のトレンチと、前記各トレンチ内にゲート絶縁膜を介してそれぞれ形成されるストライプ状のゲート電極と、前記各ゲート電極の端部のみにそれぞれ接続されるゲート引出し用電極と、少なくとも前記ゲート電極の表面上に形成され、レジスト膜を利用したエッチングにより、前記第２の半導体領域及び前記第３の半導体領域とソース電極またはエミッタ電極とを接触させるためのコンタクトホールが形成される絶縁膜とを備え、前記絶縁膜は、前記ゲート電極の表面上に形成される主部分と、前記ゲート電極のストライプ幅方向にのびる補強部分とを有することを特徴とする。
【００１０】
また、本発明の半導体装置は、第１の半導体領域と、前記第１の半導体領域と異なる導電型からなり、前記第１の半導体領域の表面上に形成される第２の半導体領域と、前記第１の半導体領域と同じ導電型からなり、前記第１の半導体領域が形成されていない方の前記第２の半導体領域の表面に選択的に形成される第３の半導体領域と、前記第３の半導体領域の表面から前記第１の半導体領域までのびるストライプ状のトレンチと、前記各トレンチ内にゲート絶縁膜を介してそれぞれ形成されるストライプ状のゲート電極と、少なくとも前記ゲート電極の表面上に形成され、レジスト膜を利用した等方性エッチング及び異方性エッチングにより、前記第２の半導体領域及び前記第３の半導体領域とソース電極またはエミッタ電極とを接触させるためのコンタクトホールが形成される絶縁膜とを備え、前記絶縁膜は、前記ゲート電極の表面上に形成される主部分と、前記ゲート電極のストライプ幅方向にのびる補強部分とを有することを特徴とする。
【００１１】
この補強部分により、絶縁膜とレジスト膜との接触面積を増やすことができるので、絶縁膜のエッチング途中において、絶縁膜からレジスト膜を剥がれ難くすることができる。また、補強部分は、本来コンタクトホールが形成されるところに形成してもよく、このように、補強部分を本来コンタクトホールが形成されるところに形成する場合では、等方性エッチング量を増やしても絶縁膜とレジスト膜との接触面積をかえないようにすることができるので、絶縁膜からレジスト膜が剥がれ易くなることを防止しつつ、コンタクトホールを微細に形成することができる。
【００１２】
また、上記補強部分は、前記主部分に沿って周期的に形成されていてもよい。
上記「周期的に」とは、例えば、「略一定間隔で」という意味のことであり、主部分に沿って形成される各補強部分は、それぞれ、大きさや形状が同じであっても異なっていてもよい。
【００１３】
また、上記コンタクトホールは、前記ゲート電極のストライプ幅方向と直交する方向において分割されていてもよい。
また、上記コンタクトホールは、前記ゲート電極のストライプ幅方向と直交する方向において連続して形成されていてもよい。
【発明の効果】
【００１４】
本発明によれば、コンタクトホールを微細に形成する際でも、絶縁膜からレジスト膜が剥がれ易くなることを防止することができる。よって、コンタクトホールにおいてステップカバレージを改善するためのテーパー形状を安定的に目標通りに形成できる。従って、コンタクトホールを微細に形成することにより集積度を高くした半導体装置において、金属配線の断線等を回避できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態の半導体装置を示す図である。なお、図４に示す構成と同じ構成には同じ符号を付している。また、図４と同様、ソース電極及びドレイン電極は、図１に示していない。
【００１６】
図１に示す半導体装置１では、ゲート電極４１などを覆う絶縁膜に形成されるコンタクトホール４３が、ゲート電極４１のストライプ幅ｄ方向と直交する方向において複数のブロックに分割されている。
【００１７】
図２（ａ）は、図１に示す破線枠Ｃを示す図である。また、図２（ｂ）は、図２（ａ）に示す半導体装置１のＤ−Ｄ断面図である。また、図２（ｃ）は、図２（ａ）に示す絶縁膜４８を形成させるためのレジスト膜のパターンを示す図である。なお、図２（ａ）に示す半導体装置１のＥ−Ｅ断面図は、図５（ｂ）に示す半導体装置４０のＢ−Ｂ断面図と同じになる。
【００１８】
図１、図２（ａ）、及び図２（ｂ）に示す半導体装置１は、例えば、Ｎチャンネルの縦型トレンチゲートＭＯＳＦＥＴであって、Ｎ型の半導体領域４４（第１の半導体領域）の上面にＰ型の半導体領域４５（第２の半導体領域）が形成され、半導体領域４５の上面付近にＮ＋型の半導体領域４６（第３の半導体領域）が形成されている。
【００１９】
また、図２（ａ）及び図２（ｂ）に示す絶縁膜４８は、コンタクトホール４３が複数のブロックに分割されていることにより、格子状に形成されている。なお、図２（ｂ）において、絶縁膜４８が厚く描かれているが、実際には、十分に薄く形成される。例えば、絶縁膜４８は、減圧ＣＶＤ法などにより形成され、その厚さは、数１００ｎｍ〜数μｍ程度である。
【００２０】
また、絶縁膜４８にコンタクトホール４３を形成する際の工程は、例えば、図７で説明したコンタクトホールの形成方法と同じでもよく、以下のような方法が考えられる。
（１）ゲート電極４１や半導体領域４６を含む半導体領域４５の表面全体に形成された絶縁膜４８の上面に、例えば、ホトリソグラフィ法により、図２（ｃ）に示すようなレジスト膜２が形成される。レジスト膜２は、絶縁膜４８にコンタクトホール４３を形成するためのマスクであり、開口部３を有している。
【００２１】
（２）レジスト膜２を利用した等方性エッチング処理により、絶縁膜４８をその膜厚の途中まで除去する。すなわち、レジスト膜２の開口部３の直下の絶縁膜４８を所定の厚さだけ残すように等方性エッチング処理が施される。このとき、等方性エッチング処理は、絶縁膜４８とレジスト膜２との接触面積が一定値以下にならない範囲で行われる。具体的には、等方性エッチング処理の終了時にレジスト膜２が絶縁膜４８から剥離しない程度に十分な接触面積が残る範囲内でエッチング処理が施されることが望ましい。そして、この等方性エッチング処理により、コンタクトホール４３の段差部分にテーパー形状が形成される。なお、等方性エッチング処理の具体的な手法は、特に限定されるものではなく、等方性ドライエッチングであってもよいし、等方性ウェットエッチングであってもよいし、それらの組合せであってもよい。
【００２２】
（３）上述の等方性エッチングの後、レジスト膜２を利用した異方性エッチング処理により、半導体領域４５の表面や半導体領域４６の表面に達するまで絶縁膜４８を除去する。すなわち、レジスト膜２の開口部３から半導体領域４５や半導体領域４６への垂線方向に絶縁膜４８を貫通するコンタクトホール４３を形成する。なお、この異方性エッチング処理は、特に限定されるものではないが、例えば、プラズマエッチングが考えられる。
【００２３】
（４）上述の等方性エッチング／異方性エッチングが終了すると、レジスト膜２を除去する。なお、レジスト膜２の除去方法は、特に限定されるものではないが、例えば、Ｏ２プラズマ中で灰化させて除去する方法や、強い酸化溶液中で酸化させて除去する方法などが考えられる。
【００２４】
（５）半導体領域４５、半導体領域４６、及び絶縁膜４８の各表面にアルミニウム等でソース電極を形成する。この方法で製造された半導体装置１は、コンタクトホール４３の段差部分がテーパー形状なので、ステップカバレージが良好であり、断線等が生じ難くなっている。
【００２５】
本実施形態の半導体装置１の特徴とする点は、絶縁膜４８が、ストライプ状の各ゲート電極４１の表面上に形成される主部分と、ゲート電極４１のストライプ幅ｄ方向にのびる補強部分（例えば、図２（ａ）及び図２（ｂ）に示す破線丸枠で示す部分であって、上記主部分の長手方向に対して直交方向にのびる部分）とを有する点である。
【００２６】
このような絶縁膜４８を形成する際のコンタクトホール４３のパターン（またはレジスト膜２の開口パターン）は、半導体装置１におけるソース−ドレイン間のコンタクト抵抗の増分がなく、半導体装置１のオン抵抗に影響が及ぼされなければ、特に限定されない。例えば、図２（ａ）に示すように、絶縁膜４８が格子状に形成される場合に、Ｌ１（トレンチ４７のピッチ）を３［μｍ］、Ｌ２（補強部分のピッチ）を５［μｍ］とし、コンタクトホール４３のストライプ幅ｄ方向をＬ３、ストライプ幅ｄ方向と直交する方向をＬ４とした時、Ｌ１×Ｌ２の面積を１００％としたときにＬ３×Ｌ４に対応するコンタクトホール４３の面積が５０％以上であれば、コンタクトホール４３のパターンがどのようなものであっても半導体装置１のオン抵抗に影響が及ぼされないことが実験的にわかっている。
【００２７】
本実施形態の半導体装置１では、補強部分により、絶縁膜４８とレジスト膜２との接触面積を増やすことができるので、絶縁膜４８のエッチング途中において、絶縁膜４８からレジスト膜２を剥がれ難くすることができる。また、補強部分は、本来コンタクトホール４３が形成されるところに形成してもよく、そのように構成した場合では、等方性エッチング量を増やしても絶縁膜４８とレジスト膜２との接触面積をかえないようにすることができるので、絶縁膜４８からレジスト膜２が剥がれ易くなることを防止しつつ、コンタクトホール４３を微細に形成することができる。よって、コンタクトホール４３においてステップカバレージを改善するためのテーパー形状を安定的に目標通りに形成できる。従って、コンタクトホール４３を微細に形成することにより集積度を高くした半導体装置１においても、金属配線の断線等を回避できる。
【００２８】
また、本実施形態の半導体装置１は、絶縁膜４８のコンタクトホール４３を形成するためのレジスト膜２のパターンを変更するだけで、コンタクトホール４３のテーパー形状を安定的に目標通りに形成することができるので、半導体装置１の製造工数を増加させないようにすることができる。
【００２９】
なお、上記実施形態では、コンタクトホール４３がゲート電極４１のストライプ幅ｄ方向と直交する方向において複数のブロックに分割されている構成であるが、上述したように、半導体装置１のオン抵抗に影響が及ぼされなければ、コンタクトホール４３をゲート電極４１のストライプ幅ｄ方向と直交する方向において分割させなくてもよい。
【００３０】
図３（ａ）〜（ｃ）は、それぞれ、コンタクトホール４３をゲート電極４１のストライプ幅ｄ方向と直交する方向において分割させない場合の絶縁膜４８の一例を示す図である。なお、図２（ａ）に示す構成と同じ構成には同じ符号を付している。
【００３１】
図３（ａ）では、主部分の両側において、略同じ大きさの補強部分が主部分に沿って略一定間隔で形成されている。
図３（ｂ）では、主部分の片側のみにおいて、略同じ大きさの補強部分が主部分に沿って略一定間隔で形成されている。
【００３２】
図３（ｃ）では、主部分の両側において、それぞれ異なる同じ大きさの補強部分が主部分に沿って略一定間隔で交互に形成されている。
このように、補強部分は、主部分に沿って周期的に形成されていてもよい。なお、上記「周期的に」とは、例えば、「略一定間隔で」という意味のことであり、図２（ａ）や図３（ａ）〜（ｃ）で示す補強部分のように、主部分に形成される各補強部分は、それぞれ、主部分に沿って略一定間隔で設けられていれば、大きさや形状が同じであっても異なっていてもよい。すなわち、補強部分におけるゲート電極４１のストライプ幅ｄ方向の長さやゲート電極４１のストライプ幅ｄ方向と直交する方向の長さは、特に限定されない。
【００３３】
また、上記実施形態では、半導体装置１をＭＯＳＦＥＴとして構成しているが、半導体領域４４の下面（半導体領域４５が形成されていない方の半導体領域４４の表面）に、さらにＰ型の半導体領域を形成することにより半導体装置１をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）として構成してもよい。この場合、そのＰ型の半導体領域にコレクタ電極が接続され、半導体領域４５及び半導体領域４６にエミッタ電極が接続される。なお、このように、半導体装置１をＩＧＢＴとする構成は、半導体領域４６とエミッタ電極との接触面積を、半導体装置１をＭＯＳＦＥＴとして構成する場合に比べて、小さくすることができるのでその分補強部分の面積を多くすることができ有用である。
【００３４】
また、上記半導体装置１は、Ｐチャンネルの縦型トレンチゲートＭＯＳＦＥＴまたはＰチャンネルの縦型トレンチＩＧＢＴとして構成してもよい。この場合、半導体領域４４はＰ型の導電型となり、半導体領域４５はＮ型の導電型となり、半導体領域４６はＰ型の導電型となり、半導体領域４４の下面に形成される半導体領域はＮ型の導電型となる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態の半導体装置を示す図である。
【図２】（ａ）は、図１に示す破線枠Ｃを示す図である。（ｂ）は、（ａ）に示す半導体装置のＤ−Ｄ断面図である。（ｃ）は、レジスト膜を示す図である。
【図３】（ａ）〜（ｃ）は、絶縁膜の他の例を示す図である。
【図４】既存の半導体装置を示す図である。
【図５】（ａ）は、図４に示す破線枠Ａを示す図である。（ｂ）は、（ａ）に示す半導体装置のＢ−Ｂ断面図である。
【図６】従来技術の問題点を説明する図である。
【図７】従来技術に係る製造方法の工程の一部を示す図である。
【符号の説明】
【００３６】
１      半導体装置
２      レジスト膜
３      開口部
４０      半導体装置
４１      ゲート電極
４２      ゲート引出し用電極
４３      コンタクトホール
４４      Ｎ型の半導体領域
４５      Ｐ型の半導体領域
４６      Ｎ＋型の半導体領域
４７      トレンチ
４８      絶縁膜
４９      ゲート絶縁膜
【図１】
2007149867.tif 000003
【図２】
2007149867.tif 000004
【図３】
2007149867.tif 000005
【図４】
2007149867.tif 000006
【図５】
2007149867.tif 000007
【図６】
2007149867.tif 000008
【図７】
2007149867.tif 000009