(57)【要約】【課題】歩留まりが高く、製品寿命が長いアクティブマトリクス基板を提供する。【解決手段】アクティブマトリクス基板１０は、複数のソースバスライン１２と、絶縁層１３を介して複数のソースバスライン１２と交差する複数のゲートバスライン１４と、ゲートバイパス１４ａと、複数のＴＦＴ素子１５と、画素電極２０とを備えている。ゲートバイパス１４ａは、各ゲートバスライン１４の複数のソースバスライン１２との各交差部の両側を接続しており、絶縁層１３を介して複数のソースバスライン１２と交差している。【選択図】図１
2007156015.tif 000002
【特許請求の範囲】
【請求項１】
相互に並行に延びる複数のソースバスラインと、
上記複数のソースバスラインに交差して相互に平行に延びる複数のゲートバスラインと、
上記複数のソースバスラインと上記複数のゲートバスラインとの間に設けられた絶縁層と、
上記各ゲートバスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差するゲートバイパスと、
上記ソースバスラインと上記ゲートバスラインとの双方に接続された複数のスイッチング素子と、
上記各スイッチング素子に接続された画素電極と、
を備えた配線基板。
【請求項２】
請求項１に記載された配線基板において、
上記各画素電極に対応して設けられ、該対応した画素電極に一端が結線された複数の補助容量素子と、
各々、上記ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されており、上記絶縁層を介して上記複数のソースバスラインと交差するように上記ゲートバスラインの延びる方向に相互に並行に延びる複数の補助容量バスラインと、
上記各補助容量バスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差する補助容量バイパスと、
をさらに備えた配線基板。
【請求項３】
相互に並行に延びる複数のソースバスラインと、該複数のソースバスラインに交差して相互に平行に延びる複数のゲートバスラインと、該複数のソースバスラインと該複数のゲートバスラインとの間に設けられた絶縁層と、該各ゲートバスラインの該複数のソースバスラインとの各交差部の両側を接続し、該絶縁層を介して該複数のソースバスラインと交差するゲートバイパスと、該ソースバスラインと上記ゲートバスラインとの双方に接続された複数のスイッチング素子と、該各スイッチング素子に接続された画素電極とを有する配線基板と、
上記画素電極に対向配置された対向電極と、
上記画素電極と上記対向電極との間に設けられた表示媒体層と、
を備えた表示装置。
【請求項４】
請求項３に記載された表示装置において、
上記配線基板は、上記各画素電極に対応して設けられ、該対応した画素電極に一端が結線された複数の補助容量素子と、各々、上記ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されており、上記絶縁層を介して上記複数のソースバスラインと交差するように上記ゲートバスラインの延びる方向に相互に並行に延びる複数の補助容量バスラインと、該各補助容量バスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差する補助容量バイパスとをさらに有する表示装置。
【請求項５】
請求項３に記載された表示装置において、
上記表示媒体層は液晶層である表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板及びそれを備えた表示装置に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス基板を備えた表示装置が種々提案されている（例えば、特許文献１等）。一般的に、アクティブマトリクス基板は、相互に並行に延びる複数のソースバスラインと、絶縁層を介して、ソースバスラインに交差して相互に並行に延びる複数のゲートバスラインと、ソースバスラインとゲートバスラインとの双方に接続されたスイッチング素子と、スイッチング素子に電気的に接続された画素電極とを備えている。
【特許文献１】特開２００３−２７９９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ソースバスラインとゲートバスラインとの間に介在する絶縁層（層間絶縁層）の層厚がダスト等に起因して薄くなったり、絶縁層にピンホール等が生じたりすると、ソースバスラインとゲートバスラインとがその交差部において短絡してしまうという問題がある。ソースバスラインとゲートバスラインとがその交差部において短絡してしまうと、線欠陥が発生し、そのアクティブマトリクス基板が組み込まれた表示装置の画像表示品位が低下してしまう。
【０００４】
しかしながら、従来のアクティブマトリクス基板では、その線欠陥不良を補修することは実質上不可能に近く、例えば、製造工程においてソースバスラインとゲートバスラインとの短絡が発生してしまった場合等には、そのアクティブマトリクス基板を破棄しなければならないという問題がある。また、表示装置の使用時にソースバスラインとゲートバスラインとの短絡が発生した場合は、使用されているアクティブマトリクス基板を新しいアクティブマトリクス基板に取り替えなければならないという問題がある。
【０００５】
すなわち、従来のアクティブマトリクス基板は、歩留まりが低く、製品寿命が短いという問題を有する。
【０００６】
本発明は係る点に鑑みてなされたものであり、その目的とするところは、歩留まりが高く、製品寿命が長いアクティブマトリクス基板（配線基板）を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る配線基板は、複数のソースバスラインと、複数のゲートバスラインと、絶縁層と、複数のゲートバイパスと、複数のスイッチング素子と、複数の画素電極とを備えている。
【０００８】
複数のソースバスラインは相互に並行に延びている。複数のゲートバスラインは、複数のソースバスラインに交差して相互に平行に延びている。絶縁層は複数のソースバスラインと複数のゲートバスラインとの間に設けられている。すなわち、複数のソースバスラインと複数のゲートバスラインとは、絶縁層を介して相互に交差するように形成されている。ゲートバイパスは、各ゲートバスラインの複数のソースバスラインとの各交差部の両側を接続しており、絶縁層を介して複数のソースバスラインと交差している。スイッチング素子はソースバスラインとゲートバスラインとの双方に接続されており、さらに、スイッチング素子は画素電極に接続されている。
【０００９】
本発明に係る配線基板では、ソースバスラインとゲートバスラインとの交差部で短絡が発生した場合、交差部の両側でゲートバスラインを切断することによって容易に短絡に起因を補修することができる。このため、高い歩留まり及び長い製品寿命を実現することができる。
【００１０】
本発明に係る配線基板は、複数の補助容量素子と、複数の補助容量バスラインと、複数の補助容量バイパスとをさらに備えていてもよい。補助容量素子は、各画素電極に対して設けられており、その一端が対応した画素電極に結線されている。複数の補助容量バスラインのそれぞれには、ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されている。複数の補助容量バスラインは、絶縁層を介して複数のソースバスラインと交差するようにゲートバスラインの延びる方向に相互に並行に延びるように形成されている。補助容量バイパスは、各補助容量バスラインの複数のソースバスラインとの各交差部の両側を接続している。複数の補助容量バイパスは、絶縁層を介して複数のソースバスラインと交差するように形成されている。
【００１１】
この構成によれば、ソースバスラインと補助容量バスラインとの交差部で短絡が発生した場合においても、交差部の両側で補助容量バスラインを切断することによって容易に短絡を補修することができる。
【００１２】
本発明に係る表示装置は、配線基板と、対向電極と、表示媒体層とを備えている。配線基板は、複数のソースバスラインと、複数のゲートバスラインと、絶縁層と、複数のゲートバイパスと、複数のスイッチング素子と、複数の画素電極とを備えている。
【００１３】
複数のソースバスラインは相互に並行に延びている。複数のゲートバスラインは、複数のソースバスラインに交差して相互に平行に延びている。絶縁層は複数のソースバスラインと複数のゲートバスラインとの間に設けられている。すなわち、複数のソースバスラインと複数のゲートバスラインとは、絶縁層を介して相互に交差するように形成されている。ゲートバイパスは、各ゲートバスラインの複数のソースバスラインとの各交差部の両側を接続しており、絶縁層を介して複数のソースバスラインと交差している。スイッチング素子はソースバスラインとゲートバスラインとの双方に接続されており、さらに、スイッチング素子は画素電極に接続されている。対向電極は画素電極に対向配置されている。表示媒体層は画素電極と対向電極との間に設けられている。
【００１４】
本発明に係る表示装置では、ソースバスラインとゲートバスラインとがその交差部で短絡し、線欠陥が発生した場合、交差部の両側でゲートバスラインを切断することによって容易に線欠陥に起因を補修することができる。このため、高い歩留まり及び長い製品寿命を実現することができる。尚、本発明に係る表示装置は、携帯電話用の小型のものであってもよく、また、大型テレビ用や大型モニタ用の大型のものであってもよい。
【００１５】
本発明に係る表示装置では、配線基板は、補助容量素子と、補助容量バスラインと、補助容量バイパスとをさらに備えていてもよい。補助容量素子は、各画素電極に対して設けられており、その一端が対応した画素電極に結線されている。複数の補助容量バスラインのそれぞれには、ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されている。複数の補助容量バスラインは、絶縁層を介して複数のソースバスラインと交差するようにゲートバスラインの延びる方向に相互に並行に延びるように形成されている。補助容量バイパスは、各補助容量バスラインの複数のソースバスラインとの各交差部の両側を接続している。複数の補助容量バイパスは、絶縁層を介して複数のソースバスラインと交差するように形成されている。
【００１６】
尚、本明細書において、「表示媒体層」とは、互いに対向する電極間の電位差により光透過率又は光反射率が変調される層、若しくは互いに対向する電極間を流れる電流により自発光する層をいう。表示媒体層の具体例としては、例えば、液晶層、無機または有機エレクトロルミネッセンス層、発光ガス層、電気泳動層、エレクトロクロミック層等が挙げられる。
【発明の効果】
【００１７】
本発明に係るアクティブマトリクス基板は、ソースバスラインとゲートバスラインとの短絡を容易に修復できるため、高い歩留まり、及び長い製品寿命を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は本実施形態に係る液晶表示装置１の一部分の回路構成を表す図である。
【００２０】
図２はアクティブマトリクス基板１０の構成を表す部分平面図である。
【００２１】
図３は図２中の切り出し線Ａ−Ｂ−Ｃで切り出された部分の部分断面図である。
【００２２】
本実施形態に係る液晶表示装置１は、配線基板としてのアクティブマトリクス基板１０と、アクティブマトリクス基板１０（詳細には、アクティブマトリクス基板１０の画素電極２０）に対向配置された対向電極２６を有する対向基板と、アクティブマトリクス基板１０と対向電極２６との間に設けられた液晶層（ＬＣ）とを備えている。
【００２３】
アクティブマトリクス基板１０は、基板本体１１と、相互に並行に延びる複数のソースバスライン１２と、絶縁層１３と、絶縁層１３を介してソースライン１２と交差する方向に相互に並行に延びる複数のゲートバスライン１４と、スイッチング素子としての複数の薄膜トランジスタ（ＴＦＴ）素子１５と、複数の画素電極２０とを備えている。
【００２４】
基板本体１１は、透明基板１１ａと、透明基板１１ａの一方の表面を被覆するベースコート層１１ｂとを備えている。透明基板１１ａは、例えば、ガラス基板（石英ガラス基板）やプラスチック基板、セラミックス基板等により構成することができる。一方、ベースコート層１１ｂは、例えば、ＳｉＯ2層やＳｉＮx層といった絶縁層により構成することができる。
【００２５】
ＴＦＴ素子１５は、半導体層１６と、絶縁層（ゲート絶縁層）１３と、２つのゲート電極１４ｂと、ソース電極１２ａと、ドレイン電極１７とにより構成されている（ダブルゲート構造）。半導体層１６は、ベースコート層１１ｂの上に形成されている。絶縁層１３は半導体層１６の上に形成されている。絶縁層１３は、例えば、ＳｉＯ2層等であってもよい。各ゲート電極１４ｂは絶縁層１３の上に相互に離間するように形成されている。
【００２６】
ゲート電極１４ｂの上には絶縁層１８が形成されており、ソース電極１２ａ及びドレイン電極１７は、それぞれ、その絶縁層１８の上に形成されている。絶縁層１８、１３にはそれぞれスルーホール１８ｂ、１３ｂが形成されており、そのスルーホール１８ｂ、１３ｂを経由して半導体層１６（詳細には、半導体層１６のソース領域）に接続されている。また、絶縁層１８、１３には、半導体層１６のドレイン領域に連通するように、それぞれスルーホール１８ａ、１３ａが形成されており、ドレイン電極１７は、そのスルーホール１８ａ、１３ａを経由して半導体層１６（詳細には、半導体層１６のドレイン領域）に接続されている。
【００２７】
尚、半導体層１６は、例えば、ポリシリコン（ｐｏｌｙ−Ｓｉ）膜により形成することができる。ポリシリコン膜は、まず、例えば、ＰＣＶＤ（Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により、層厚５０ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）膜を形成し、エキシマレーザ等を用いた光照射によりエキシマレーザアニールしてアモルファスシリコン（ａ−Ｓｉ）膜を結晶化することにより形成することができる。または、レーザアニールに替えて熱アニール（例えば、６００度程度）をアモルファスシリコン（ａ−Ｓｉ）膜に対して施すことにより形成してもよい。このようにして形成したポリシリコン膜の上にレジスト層を形成してパターニングを行うことにより所望の形状の半導体層１６を完成させることができる。
【００２８】
また、半導体層１６のソース領域及びドレイン領域は、ゲートバスライン１４を形成した後、そのゲートバスライン１４をマスクとして用いて、半導体層１６に不純物をドープすることにより形成することができる。
【００２９】
尚、本実施形態では、トップゲート型のＴＦＴ素子を有する例について説明するが、本発明は、トップゲート型のＴＦＴ素子を用いるものに限定されるものではなく、例えば、ボトムゲート型のＴＦＴ素子を用いるものであってもよい。また、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）ダイオード素子等によってスイッチング素子を構成してもよい。
【００３０】
また、本実施形態では、ＴＦＴ素子１５はダブルゲート型のＴＦＴ素子を用いたアクティブマトリクス基板１０を例に挙げて説明したが、本発明はこの構成に限定されず、シングルゲート型のＴＦＴ素子を用いたものであってもよい。
【００３１】
各ゲート電極１４ｂは、絶縁層１８により被覆された、相互に並行に延びる複数のゲートバスライン１４のいずれかに接続されている。一方、各ソース電極１２ａは、絶縁層１８の上を相互に並行に延びる複数のソースバスライン１２のいずれかに接続されている。すなわち、ソースバスライン１２とゲートバスライン１４とは絶縁層１８を介して交差するように形成されている。尚、ソースバスライン１２、ゲートバスライン１４及び、後に詳述する補助容量バスライン２２のそれぞれは、アルミニウム（Ａｌ）、銀（Ａｇ），タンタル（Ｔａ）、タングステン（Ｗ）等により、例えばスパッタ法や蒸着法等を用いて形成することができる。
【００３２】
ソース電極１２ａ及びドレイン電極１７の上にはさらなる絶縁層１９が形成されている。絶縁層１９の上には、アクティブマトリクス基板１０の表面にマトリクス状に配列された複数の画素電極２０が形成されている。絶縁層１９には、各ドレイン電極１７に対応するように複数のスルーホール１９ａが形成されており、各画素電極２０は、そのスルーホール１９ａを経由してドレイン電極１７に接続されている。画素電極２０は、対向基板の表面に設けられた対向電極２６と、液晶層（ＬＣ）を介して対向している。尚、画素電極２０は、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等により形成することができる。
【００３３】
本実施形態では、ゲートバスライン１４のソースバスライン１２との各交差部の両側を接続し、絶縁層１８を介してソースバスライン１２に交差するゲートバイパス１４ａが設けられている。このため、例えば、絶縁層１８にピンホール等が生じてソースバスライン１２とゲートバスライン１４とが短絡してしまった場合には、短絡した交差部の両側でゲートバスライン１４を切断し、その間をゲートバイパス１４ａのみによって連結させることによって容易に短絡不良を補修することができる。すなわち、表示装置１の線欠陥不良を容易に補修することができる。
【００３４】
具体的に、例えば、図１中にＸで示す交差部においてソースバスライン１２とゲートバスライン１４とが短絡した場合について説明する。
【００３５】
図４は、交差部Ｘにおいて発生したソースバスライン１２とゲートバスライン１４との短絡が補修された表示装置１の回路構成を表す図である。
【００３６】
交差部Ｘにおいてソースバスライン１２とゲートバスライン１４とが短絡した場合、交差部ＸとノードＡとの間でゲートバスライン１４を切断すると共に、交差部ＸとノードＢとの間でゲートバスライン１４を切断する。そうすることによって、ゲートバスライン１４とソースバスライン１２との短絡を補修することができる。
【００３７】
例えば、ゲートバイパス１４ａが設けられていない場合、上記のようにゲートバスライン１４を切断してしまうと、ゲートバスライン１４のうち切断された箇所（交差部Ｘ）より先端寄りの部分に接続されたＴＦＴ素子１５にはゲートバスライン１４から走査信号が入力されなくなる。このため、ゲートバスライン１４を切断した場合でも依然として表示装置１の線欠陥不良を補修することはできない。本実施形態のように、ゲートバイパス１４ａを設けることによりゲートバスライン１４を切断することにより容易に線欠陥不良を補修することが可能となる。
【００３８】
従って、例えば製造工程でソースバスライン１２とゲートバスライン１４との短絡不良が発見された場合にも、上述のような補修を行うことによって短絡不良の抑制されたアクティブマトリクス基板１０とすることができ、さらには、線欠陥不良の抑制された高品位な表示装置１を実現することができる。すなわち、高い歩留まりを実現することができる。
【００３９】
また、使用時にソースバスライン１２とゲートバスライン１４と短絡不良が発生した場合にも、上記補修をすることによって短絡不良の抑制されたアクティブマトリクス基板１０、線欠陥不良の抑制された表示装置１に再生することができる。すなわち、長い製品寿命を実現することができる。
【００４０】
本実施形態に係る表示装置１は、各画素電極２０に対応して設けられた複数の補助容量素子（蓄積容量素子）２１をさらに備えている。補助容量素子２１は、液晶容量に充電された電荷量を所定の期間に亘って保持する機能を有する素子である。
【００４１】
補助容量素子２１は、基板本体１１の上に形成された半導体層１６（詳細には、半導体層１６のうち、絶縁層１３を介して補助容量電極２３と対向する部分）と、半導体層１６の上に形成された絶縁層（誘電層としての機能を有する）１３と、絶縁層１３の上に形成された補助容量電極２３とにより構成されている。すなわち、補助容量素子２１は、誘電層としての絶縁層１３と、その絶縁層１３を狭持する一対の電極（半導体層１６及び補助容量電極２３）により構成されている。補助容量素子２１を構成する半導体層１６の部分は、ドレイン電極１７を介して画素電極２０に接続されている。
【００４２】
補助容量電極２３は、絶縁層１８を介してソースバスライン１２と交差するようにゲートバスライン１４の延びる方向に相互に並行に延びる複数の補助容量バスライン２２に接続されている。尚、補助容量電極２３は、ゲートバスライン１４と同一膜から形成してもよく、補助容量電極２３とゲートバスライン１４とを同一工程により形成してもよい。
【００４３】
本実施形態に係る表示装置１では、補助容量バスライン２２のソースバスライン１２との各交差部の両側を接続し、絶縁層１８を介してソースバスライン１２に交差する補助容量バイパス２２ａが設けられている。このため、例えば、絶縁層１８にピンホール等が生じてソースバスライン１２と補助容量バスライン２２とが短絡してしまった場合には、短絡した交差部の両側で補助容量バスライン２２を切断し、その間を補助容量バイパス２２ａのみによって連結させることによって容易に短絡不良を補修することができる。すなわち、表示装置１の線欠陥不良（短絡したゲートバスライン１４に電気的に接続された画素電極２０により構成される画素の表示品位の低下）を容易に補修することができる。
【００４４】
具体的に、例えば、図１中にＹで示す交差部においてソースバスライン１２と補助容量バスライン２２とが短絡した場合について説明する。
【００４５】
交差部Ｙにおいてソースバスライン１２と補助容量バスライン２２とが短絡した場合、図４に示すように、交差部ＹとノードＣとの間で補助容量バスライン２２を切断すると共に、交差部ＹとノードＤとの間で補助容量バスライン２２を切断する。そうすることによって、補助容量バスライン２２とソースバスライン１２との短絡を補修することができる。
【００４６】
例えば、補助容量バイパス２２ａが設けられていない場合、上記のように補助容量バスライン２２を切断してしまうと、補助容量バスライン２２のうち切断された箇所より先端寄りの部分に接続された補助容量素子２１が機能しなくなる。このため、補助容量バスライン２２を切断した場合でも依然として表示装置１の表示不良を補修することはできない。本実施形態のように、補助容量バイパス２２ａを設けることにより補助容量バスライン２２を切断することにより容易に線欠陥不良を補修することが可能となる。
【００４７】
従って、例えば製造工程でソースバスライン１２と補助容量バスライン２２との短絡不良が発見された場合にも、上記補修を行うことによって短絡不良の抑制されたアクティブマトリクス基板１０とすることができ、さらには、高い表示品位を有する表示装置１を実現することができる。すなわち、高い歩留まりを実現することができる。
【００４８】
また、使用時にソースバスライン１２と補助容量バスライン２２との短絡不良が発生した場合にも、上記補修をすることによって短絡不良の抑制されたアクティブマトリクス基板１０、高い表示品位を有する表示装置１に再生することができる。すなわち、長い製品寿命を実現することができる。
【００４９】
以上、液晶層を有する液晶表示装置１を例に挙げて好ましい実施形態の一例について説明してきたが、本発明は液晶表示装置に限定されるものではなく、アクティブマトリクス基板を備えた表示装置一般に広く適用されるものである。具体的には、例えば、有機・無機エレクトロルミネッセンス表示装置、プラズマ表示装置、フィールドエミッション表示装置等にも効果的に適用されるものである。
【産業上の利用可能性】
【００５０】
以上説明したように、本発明に係るアクティブマトリクス基板は、高い歩留まり、及び長い製品寿命を有するため、携帯電話、ＰＤＡ、テレビ、電子ブック、モニタ、電子ポスター、時計、電子棚札、非常案内等に有用である。
【図面の簡単な説明】
【００５１】
【図１】液晶表示装置１の一部分の回路構成を表す図である。
【図２】アクティブマトリクス基板１０の構成を表す部分平面図である。
【図３】図２中の切り出し線Ａ−Ｂ−Ｃで切り出された部分の部分断面図である。
【図４】交差部Ｘにおいて発生したソースバスライン１２とゲートバスライン１４との短絡が補修された表示装置１の回路構成を表す図である。
【符号の説明】
【００５２】
１      表示装置
１０      アクティブマトリクス基板
１１      基板本体
１２      ソースバスライン
１２      ソース電極
１３、１８、１９      絶縁層
１４      ゲートバスライン
１４ａ    ゲートバイパス
１４ｂ    ゲート電極
１５      ＴＦＴ素子
１６      半導体層
１７      ドレイン電極
２０      画素電極
２１      補助容量素子
２２      補助容量バスライン
２２ａ    補助容量バイパス
２３      補助容量電極
２６      対向電極
【図１】
2007156015.tif 000003
【図２】
2007156015.tif 000004
【図３】
2007156015.tif 000005
【図４】
2007156015.tif 000006