(57)【要約】【課題】  発振回路を容易に設計または評価可能な発振回路の設計／評価装置を提供する。【解決手段】  記憶手段３は、発振回路が安定して発振するための安定条件式を発振回路の種類に応じて記憶する。回路図作成手段２は、受付手段１がユーザから受付けた設計／評価指示に応じて発振回路の回路図を作成して設計／評価手段５へ出力する。設計／評価手段５は、受付け手段１からの設計／評価指示に応じて、回路図作成手段２から受けた回路図の種類に応じた安定条件式を記憶手段３から読み出し、その読み出した安定条件式を用いて発振回路を評価または設計する。【選択図】        図１
2007072652.tif 000002
【特許請求の範囲】
【請求項１】
能動回路部および受動回路部を含む発振回路を設計または評価する発振回路の設計／評価装置であって、
前記発振回路の設計または評価を指示する設計／評価指示を受付ける受付手段と、
前記受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を記憶する記憶手段と、
前記受付手段からの前記設計／評価指示に応じて、前記記憶手段に記憶された前記安定条件式を読み出し、その読み出した安定条件式を用いて前記発振回路を設計または評価する設計／評価手段とを備え、
前記安定条件式は、（前記能動回路部の非線形特性）×（前記受動回路部の周波数特性）＞０からなる、発振回路の設計／評価装置。
【請求項２】
前記能動回路部および前記受動回路部の回路図を作成する回路図作成手段をさらに備え、
前記受動回路部は、ｎ（ｎは２以上の整数）個のポートを有し、
前記設計／評価手段は、
前記受付手段からの前記設計／評価指示に応じて、前記記憶手段に記憶された前記安定条件式を読み出し、その読み出した安定条件式を用いて、前記作成された回路図の前記能動回路部の種類に応じた安定条件式である回路別条件式を演算する条件式演算手段と、
前記演算された回路別条件式を用いて、前記作成された回路図からなる発振回路を設計または評価する回路別設計／評価手段とを含む、請求項１に記載の発振回路の設計／評価装置。
【請求項３】
前記回路別条件式は、安定評価ファクタ＜０または前記安定評価ファクタ＞０からなり、
前記回路別設計／評価手段は、前記受動回路部の回路全体のパラメータを前記演算された回路別条件式に代入して前記安定評価ファクタを演算し、その演算した安定評価ファクタが前記回路別条件式を満たすとき、前記発振回路が安定に発振すると評価する、請求項２に記載の発振回路の設計／評価装置。
【請求項４】
前記回路別設計／評価手段は、前記演算された回路別条件式が満たされるように前記受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項２に記載の発振回路の設計／評価装置。
【請求項５】
前記能動回路部は、電流制御電流源および電圧制御電流源のいずれかを含む、請求項１から請求項４のいずれか１項に記載の発振回路の設計／評価装置。
【請求項６】
能動回路部および受動回路部を含む発振回路の設計または評価をコンピュータに実行させるためのプログラムであって、
前記発振回路の設計または評価を指示する設計／評価指示を受付ける第１のステップと、
前記設計／評価指示に応じて、前記受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を記憶手段から読み出す第２のステップと、
前記読み出された安定条件式を用いて前記発振回路を設計または評価する第３のステップとをコンピュータに実行させ、
前記安定条件式は、（前記能動回路部の非線形特性）×（前記受動回路部の周波数特性）＞０からなる、コンピュータに実行させるためのプログラム。
【請求項７】
前記発振回路の前記受動回路部は、ｎ（ｎは２以上の整数）個のポートを有し、
前記プログラムは、前記能動回路部および前記線形受動回路部の回路図を作成する第４のステップをさらにコンピュータに実行させ、
前記第３のステップは、
前記受付手段からの前記設計／評価指示に応じて、前記安定条件式を前記記憶手段から読み出し、その読み出した安定条件式を用いて、前記作成された回路図の前記能動回路部の種類に応じた安定条件式である回路別条件式を演算する第１のサブステップと、
前記演算された回路別条件式を用いて、前記作成された回路図からなる発振回路を設計または評価する第２のサブステップとを含む、請求項６に記載のコンピュータに実行させるためのプログラム。
【請求項８】
前記回路別条件式は、安定評価ファクタ＜０または前記安定評価ファクタ＞０からなり、
前記プログラムの前記第２のサブステップは、前記受動回路部の回路全体のパラメータを前記演算された回路別条件式に代入して前記安定評価ファクタを演算し、その演算した安定評価ファクタが前記回路別条件式を満たすとき、前記発振回路が安定に発振すると評価する、請求項７に記載のコンピュータに実行させるためのプログラム。
【請求項９】
前記第２のサブステップは、前記演算された回路別条件式が満たされるように前記受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項７に記載のコンピュータに実行させるためのプログラム。
【請求項１０】
能動回路部および受動回路部を含み、かつ、安定に発振する発振回路を作製する発振回路の作製方法であって、
前記受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路が安定に発振するための条件を示す安定条件式を満たすように前記発振回路を設計する第１のステップと、
前記設計結果に基づいて前記発振回路を作製する第２のステップとを備え、
前記第１のステップは、
前記能動回路部および前記受動回路部の回路図を作成する第１のサブステップと、
前記安定条件式を満たすように、前記作成された回路図における前記受動回路部のパラメータを決定する第２のサブステップと、
前記決定されたパラメータを用いて、前記作成された回路図からなる発振回路を設計する第３のサブステップとを含み、
前記安定条件式は、（前記能動回路部の非線形特性）×（前記受動回路部の周波数特性）＞０からなる、発振回路の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法に関し、特に、回路パラメータによって定義され、かつ、安定に発振するための条件を用いて発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法に関するものである。
【背景技術】
【０００２】
従来、負性抵抗ダイオードを用いた発振回路が安定に発振するための安定発振条件式が知られている（非特許文献１）。この発振回路は、負性抵抗ダイオードとしてガンダイオードまたはＩＭＰＡＴＴ（ＩＭＰａｃｔ  ｉｏｎｉｚａｔｉｏｎ  Ａｖａｌａｎｃｈｅ  ａｎｄ  Ｔｒａｎｓｉｔ  Ｔｉｍｅ）ダイオードを用いている。
【非特許文献１】K. Kurokawa, “Some basic characteristics of broadband negative resistance oscillator circuits”, BSTJ, pp.1937-1955.
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、負性抵抗ダイオードを用いた発振回路は、１ポートの発振回路であるため、非特許文献１に開示された安定発振条件式を２以上のポートを有する発振回路に適用することができない。
【０００４】
その結果、２以上のポートを有する発振回路が安定に発振するか否かを判定することが困難であるという問題がある。また、２以上のポートを有し、安定に発振する発振回路を設計することが困難であるという問題がある。更に、正帰還発振回路についても、同様な問題がある。
【０００５】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、発振回路を容易に設計または評価可能な発振回路の設計／評価装置を提供することである。
【０００６】
また、この発明の別の目的は、発振回路の設計または評価をコンピュータに実行させるためのプログラムを提供することである。
【０００７】
更に、この発明の別の目的は、安定に発振する発振回路を容易に作製可能な発振回路の作製方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明によれば、発振回路の設計／評価装置は、能動回路部および受動回路部を含む発振回路を設計または評価する発振回路の設計／評価装置であって、受付手段と、記憶手段と、設計／評価手段とを備える。受付手段は、発振回路の設計または評価を指示する設計／評価指示を受付ける。記憶手段は、受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を記憶する。設計／評価手段は、受付手段からの設計／評価指示に応じて、記憶手段に記憶された安定条件式を読み出し、その読み出した安定条件式を用いて発振回路を設計または評価する。そして、安定条件式は、（能動回路部の非線形特性）×（受動回路部の周波数特性）＞０からなる。
【０００９】
好ましくは、発振回路の設計／評価装置は、回路図作成手段をさらに備える。回路図作成手段は、能動回路部および受動回路部の回路図を作成する。そして、受動回路部は、ｎ（ｎは２以上の整数）個のポートを有する。設計／評価手段は、条件式演算手段と、回路別設計／評価手段とを含む。条件式演算手段は、受付手段からの設計／評価指示に応じて、記憶手段に記憶された安定条件式を読み出し、その読み出した安定条件式を用いて、作成された回路図の能動回路部の種類に応じた安定条件式である回路別条件式を演算する。回路別設計／評価手段は、演算された回路別条件式を用いて、作成された回路図からなる発振回路を設計または評価する。
【００１０】
好ましくは、回路別条件式は、安定評価ファクタ＜０または安定評価ファクタ＞０からなる。回路別設計／評価手段は、受動回路部の回路全体のパラメータを演算された回路別条件式に代入して安定評価ファクタを演算し、その演算した安定評価ファクタが回路別条件式を満たすとき、発振回路が安定に発振すると評価する。
【００１１】
好ましくは、回路別設計／評価手段は、演算された回路別条件式が満たされるように受動回路部の回路全体のパラメータを決定し、発振回路を設計する。
【００１２】
好ましくは、能動回路部は、電流制御電流源および電圧制御電流源のいずれかを含む。
【００１３】
また、この発明によれば、回路部および受動回路部を含む発振回路の設計または評価をコンピュータに実行させるためのプログラムは、発振回路の設計または評価を指示する設計／評価指示を受付ける第１のステップと、設計／評価指示に応じて、受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を記憶手段から読み出す第２のステップと、読み出された安定条件式を用いて発振回路を設計または評価する第３のステップとをコンピュータに実行させる。そして、安定条件式は、（能動回路部の非線形特性）×（受動回路部の周波数特性）＞０からなる。
【００１４】
好ましくは、発振回路の受動回路部は、ｎ（ｎは２以上の整数）個のポートを有する。プログラムは、能動回路部および線形受動回路部の回路図を作成する第４のステップをさらにコンピュータに実行させる。そして、第３のステップは、受付手段からの設計／評価指示に応じて、安定条件式を記憶手段から読み出し、その読み出した安定条件式を用いて、作成された回路図の能動回路部の種類に応じた安定条件式である回路別条件式を演算する第１のサブステップと、演算された回路別条件式を用いて、作成された回路図からなる発振回路を設計または評価する第２のサブステップとを含む。
【００１５】
好ましくは、回路別条件式は、安定評価ファクタ＜０または安定評価ファクタ＞０からなる。プログラムの第２のサブステップは、受動回路部の回路全体のパラメータを演算された回路別条件式に代入して安定評価ファクタを演算し、その演算した安定評価ファクタが回路別条件式を満たすとき、発振回路が安定に発振すると評価する。
【００１６】
好ましくは、第２のサブステップは、演算された回路別条件式が満たされるように受動回路部の回路全体のパラメータを決定し、発振回路を設計する。
【００１７】
更に、この発明によれば、発振回路の作製方法は、能動回路部および受動回路部を含み、かつ、安定に発振する発振回路を作製する発振回路の作製方法であって、受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路が安定に発振するための条件を示す安定条件式を満たすように発振回路を設計する第１のステップと、設計結果に基づいて発振回路を作製する第２のステップとを備え、第１のステップは、能動回路部および受動回路部の回路図を作成する第１のサブステップと、安定条件式を満たすように、作成された回路図における受動回路部のパラメータを決定する第２のサブステップと、決定されたパラメータを用いて、作成された回路図からなる発振回路を設計する第３のサブステップとを含む。そして、安定条件式は、（能動回路部の非線形特性）×（受動回路部の周波数特性）＞０からなる。
【発明の効果】
【００１８】
この発明によれば、能動回路部と受動回路部とを含む発振回路において、能動回路部の非線形特性と受動回路部の周波数特性との積が正であるか否かを判定することによって発振回路を評価する。また、能動回路部の非線形特性と受動回路部の周波数特性との積が正になるように発振回路を設計する。
【００１９】
従って、この発明によれば、発振回路を容易に評価または設計できる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２１】
図１は、この発明の実施の形態による発振回路の設計／評価装置の構成を示す機能ブロック図である。発振回路の設計／評価装置１０は、受付手段１と、回路図作成手段２と、記憶手段３と、表示手段４と、設計／評価手段５と、バスＢＳとを備える。
【００２２】
受付手段１、回路図作成手段２、記憶手段３、表示手段４および設計／評価手段５は、バスＢＳを介して相互に接続されている。受付手段１は、各種の指示および回路パラメータの数値等を受付ける。
【００２３】
回路図作成手段２は、受付手段１が受付けた指示をバスＢＳを介して受け、その受けた指示に従って、記憶手段３に記憶された容量素子、誘導素子および抵抗素子等の回路素子と、電流源と、雑音源とを用いて発振回路の回路図を作成する。そして、回路図作成手段２は、その作成した発振回路の回路図をバスＢＳを介して表示手段４および設計／評価手段５へ出力する。
【００２４】
また、回路図作成手段２は、設計／評価手段５からの指示に応じて、発振回路の受動回路部の回路図を作成し、その作成した回路図をバスＢＳを介して設計／評価手段５へ出力する。
【００２５】
記憶手段３は、インピーダンス素子、容量素子、誘導素子、抵抗素子、電流源素子および雑音源素子等の発振回路の回路図を作成するために必要な回路素子を記憶する。また、記憶手段３は、発振回路が安定して発振するための条件を示す安定条件式を記憶する。安定条件式については、後に詳述する。
【００２６】
表示手段４は、回路図作成手段２によって作成された発振回路の回路図および設計／評価手段５による発振回路の設計結果または評価結果をバスＢＳを介して受け、それらを視覚情報としてユーザに与える。
【００２７】
設計／評価手段５は、バスＢＳを介して回路図作成手段２から発振回路の回路図を受け、発振回路の設計または評価を指示する設計／評価指示をバスＢＳを介して受付手段１から受けると、バスＢＳを介して記憶手段３から安定条件式を読み出し、その読み出した安定条件式を用いて後述する方法によって発振回路を評価する。
【００２８】
また、設計／評価手段５は、抵抗素子および容量素子等の回路パラメータの値を所定の範囲で変化させて安定条件式を満たす回路パラメータを演算し、安定に発振する発振回路を設計する。そして、設計／評価手段５は、設計結果または評価結果をバスＢＳを介して表示手段４へ出力する。
【００２９】
図２は、図１に示す設計／評価手段５の一部の構成を示す機能ブロック図である。設計／評価手段５は、条件式演算手段５Ａと、回路別設計／評価手段５Ｂとを含む。条件式演算手段５Ａは、回路図作成手段２から発振回路の回路図を受け、受付手段１から設計／評価指示を受けると、記憶手段３から安定条件式を読み出し、その読み出した安定条件式を用いて、回路図作成手段２から受けた発振回路の種類に応じた安定条件式（「回路別条件式」という。以下、同じ）を後述する方法によって演算する。そして、条件式演算手段５Ａは、その演算した回路別条件式を回路別設計／評価手段５Ｂへ出力する。
【００３０】
回路別設計／評価手段５Ｂは、条件式演算手段５Ａから受けた回路別条件式を用いて、後述する方法によって、発振回路が安定に発振するか否かを評価する。また、回路別設計／評価手段５Ｂは、抵抗素子および容量素子等の回路パラメータの値を所定の範囲で変化させて回路別条件式を満たす回路パラメータを演算し、安定に発振する発振回路を設計する。そして、回路別設計／評価手段５Ｂは、設計結果または評価結果をバスＢＳを介して表示手段４へ出力する。
【００３１】
図３は、図１に示す記憶手段３が記憶する回路素子の概略図である。抵抗素子１１は、抵抗Ｒと、端子１１Ａ，１１Ｂとからなる。端子１１Ａ，１１Ｂは、抵抗Ｒの両端に設けられる（図３の（ａ）参照）。
【００３２】
容量素子１２は、コンデンサＣと、端子１２Ａ，１２Ｂとからなる。端子１２Ａ，１２Ｂは、コンデンサＣの両端に設けられる（図３の（ｂ）参照）。誘導素子１３は、コイルＬと、端子１３Ａ，１３Ｂとからなる。端子１３Ａ，１３Ｂは、コイルＬの両端に設けられる（図３の（ｃ）参照）。
【００３３】
制御電流源素子１４は、制御電流源βｉ１と、端子１４Ａ，１４Ｂとからなる。端子１４Ａ，１４Ｂは、制御電流源βｉ１の両端に設けられる（図３の（ｄ）参照）。なお、βは、電流増幅率である。
【００３４】
制御電流源素子１６は、制御電流源−ｇｍｖ１と、端子１６Ａ，１６Ｂとからなる。端子１６Ａ，１６Ｂは、制御電流源−ｇｍｖ１の両端に設けられる（図３の（ｅ）参照）。なお、ｇｍは、伝達コンダクタンスである。インピーダンス素子１７は、インピーダンスＺと、端子１７Ａ，１７Ｂとからなる。端子１７Ａ，１７Ｂは、インピーダンスＺの両端に設けられる（図３の（ｆ）参照）。
【００３５】
この発明においては、発振回路は、能動回路部と、受動回路部とからなるものとして発振回路の回路図を表す。以下、能動回路部の種類に応じて、発振回路が安定に発振するための安定条件式を受動回路部の回路全体のパラメータによって定義する方法について説明する。
【００３６】
（１）正帰還発振器
図４は、正帰還発振器の構成を示す回路図である。発振回路３０は、能動回路部３１と、受動回路部３２とからなる。能動回路部３１は、周波数に対して独立の非線形ゲインを有する増幅器からなる。受動回路部３２は、線形の受動素子を含み、周波数のみに依存する。
【００３７】
発振回路３０が安定に発振するための安定条件式について説明する。発振回路３０においては、閉ループゲインが“１”に達すると発振が生じる。そして、発振回路３０は、次式によって表される発振を示す。
【００３８】
【数１】
2007072652.tif 000003
【００３９】
式（１）において、ω０は、開ループ位相整合条件を満足する発振周波数であり、ａは、振幅であり、ψは、位相差である。なお、以下においては、振幅を対数振幅（ログマグ）によって表す。従って、ａ＝ｌｎαによってａをαに変換する。
【００４０】
発振回路３０においては、ｙ（ｔ）＝Ａ（α）ｘ（ｔ）およびｘ（ｔ）＝β（ω）ｙ（ｔ）が成り立ち、式（１）の方程式に対する非自明解は、次式の条件が存在することである。
【００４１】
【数２】
2007072652.tif 000004
【００４２】
なお、式（２）において、Ａ（α）は、能動回路部３１における増幅度であり、β（ω）は、受動回路部３２における帰還率である。
【００４３】
振幅αおよび周波数ωにおける微小変化α０＋δα，ω０＋δωに対して、式（２）の各々のファクタを１次のテイラー級数に展開すると、式（２）は、次式になる。
【００４４】
【数３】
2007072652.tif 000005
【００４５】
式（３）を微小項と、非微小項とに分離すると、次の２つの式が得られる。
【００４６】
【数４】
2007072652.tif 000006
【００４７】
【数５】
2007072652.tif 000007
【００４８】
修正交流回路理論（非特許文献１）によって、時間微分因子ｄ／ｄｔを式（１）に適用し、ｘ（ｔ）における指数を参照して、次の微分因子を導入する。
【００４９】
【数６】
2007072652.tif 000008
【００５０】
そうすると、式（５）は、式（６）によって次の式になる。
【００５１】
【数７】
2007072652.tif 000009
【００５２】
なお、α０およびω０は、簡単化のために省略されている。そして、式（７）の共役複素数は、次式になる。
【００５３】
【数８】
2007072652.tif 000010
【００５４】
なお、“＊”は、複素共役を表す。式（７）および式（８）は、２つの既知でない微分因子ｄψ／ｄｔ，ｄα／ｄｔを共通に含むので、式（７）および式（８）を用いてｄψ／ｄｔ，ｄα／ｄｔの一方を削除する。その結果、次式が得られる。
【００５５】
【数９】
2007072652.tif 000011
【００５６】
式（９）に示す方程式は、発振における振幅の振舞を記述する方程式である。そして、発振が安定であるためには、振幅αを時間で微分した項ｄα／ｄｔが収束すること、即ち、次式が成立することである。
【００５７】
【数１０】
2007072652.tif 000012
【００５８】
式（１０）を式（９）に適用すると、次式が得られる。
【００５９】
【数１１】
2007072652.tif 000013
【００６０】
式（１１）に示す結果の物理的な意味を理解するために、式（１２）に示す極座標および式（１３）に示す対数微分を用いる。
【００６１】
【数１２】
2007072652.tif 000014
【００６２】
【数１３】
2007072652.tif 000015
【００６３】
そうすると、式（１１）は、次式になる。
【００６４】
【数１４】
2007072652.tif 000016
【００６５】
式（１１）は、式（１４）と等価であり、発振回路３０が安定に発振するための安定条件式である。式（１１）の左辺における（１／Ａ＊）（ｄＡ＊／ｄα）は、能動回路部３１の非線形特性を表し、式（１１）の左辺における（１／β）（ｄβ／ｄω）は、受動回路部３２の周波数特性を表す。従って、発振回路３０が安定に発振するための安定条件式は、（能動回路部３１の非線形特性）×（受動回路部３２の周波数特性）＞０からなる。即ち、発振回路３０が安定に発振するための安定条件式は、能動回路部３１の非線形特性と受動回路部３２の周波数特性との積が正であることからなる。
【００６６】
増幅器が負の振幅／振幅変換係数とゼロの振幅／位相変換係数を示す場合、式（１４）は、次式になる。
【００６７】
【数１５】
2007072652.tif 000017
【００６８】
なお、増幅器が負の振幅／振幅変換係数を示すことは、振幅が大きくなると利得が小さくなることを意味し、増幅器がゼロの振幅／位相変換係数を示すことは、振幅が大きくなっても位相がゼロであることを意味する。
【００６９】
（２）多端子発振器
図５は、多端子発振器の構成を示す回路図である。発振回路４０は、能動回路部４１と、受動回路図４２とからなる。能動回路部４１および受動回路部４２は、ｎ（ｎは２以上の整数）個のポートを有する。なお、図５に示すポート＃０は、共通のリターンパスのためのポートであるが、接地されている必要はない。
【００７０】
能動回路部４１は、電流ｉ１〜ｉｎをそれぞれ受動回路部４２のポート＃１〜＃ｎへ流し、受動回路部４２からの電流ｉ１＋ｉ２＋・・・＋ｉｎをポート＃０に受ける。式（１）を多端子電流に拡張するために、ｎ個の要素からなる電流ベクトル＜ｉ（ｔ）＞＝［ｉ１（ｔ），  ｉ２（ｔ），・・・，ｉｎ（ｔ）］Ｔを導入する。なお、この明細書においては、表記＜Ｐ＞は、ベクトルＰまたは行列Ｐを表す。また、Ｔは、転置を表す。
【００７１】
次式で表される正弦波形を有する単一発振モードを仮定する。
【００７２】
【数１６】
2007072652.tif 000018
【００７３】
能動回路部４１は、要素が振幅αによって変動するアドミタンス行列＜Ｙ（α）＞によって特徴付けられた非線形特性を有する。また、受動回路部４２は、受動素子および出力負荷を含むインピーダンス行列＜Ｚ（ω）＞によって特徴付けられる。その結果、発振回路４０における回路方程式は、次式になる。
【００７４】
【数１７】
2007072652.tif 000019
【００７５】
なお、式（１７）における行列＜Ａ＞は、次式によって定義される。
【００７６】
【数１８】
2007072652.tif 000020
【００７７】
式（１８）において、行列＜Ｉ＞は、ｎ×ｎの単位行列であり、行列＜０＞は、ｎ個の要素が“０”である行列である。
【００７８】
式（１７）の非自明解は、次式によって表される条件が成立するときに存在する。
【００７９】
【数１９】
2007072652.tif 000021
【００８０】
振幅αおよび周波数ωにおける微小変化α０＋δα，ω０＋δωに対して、式（１９）は、２次元のテイラー級数に展開される。
【００８１】
【数２０】
2007072652.tif 000022
【００８２】
式（２０）を微小項と、非微小項とに分離すると、次の２つの式が得られる。
【００８３】
【数２１】
2007072652.tif 000023
【００８４】
【数２２】
2007072652.tif 000024
【００８５】
上述した式（６）を式（２２）に適用すると、式（２２）は、次式になる。
【００８６】
【数２３】
2007072652.tif 000025
【００８７】
なお、α０およびω０は、簡単化のために省略されている。そして、式（２３）の共役複素数は、次式になる。
【００８８】
【数２４】
2007072652.tif 000026
【００８９】
式（２３）および式（２４）は、２つの既知でない微分因子ｄψ／ｄｔ，ｄα／ｄｔを共通に含むので、式（２３）および式（２４）を用いてｄψ／ｄｔ，ｄα／ｄｔの一方を削除する。その結果、次式が得られる。
【００９０】
【数２５】
2007072652.tif 000027
【００９１】
式（２５）に示す方程式は、発振における振幅の振舞を記述する方程式である。そして、発振が安定であるためには、振幅αを時間で微分した項ｄα／ｄｔが収束すること、即ち、式（１０）が成立することである。従って、式（１０）を式（２５）に適用すると、次式が得られる。
【００９２】
【数２６】
2007072652.tif 000028
【００９３】
式（２６）は、ｎ個のポートを有する発振回路４０が安定に発振するための安定条件式である。式（２６）の左辺における（∂ｄｅｔ＜Ａ＊＞／∂α）は、能動回路部４１の非線形特性を表し、式（２６）の左辺における（∂ｄｅｔ＜Ａ＞／∂ω）は、受動回路部４２の周波数特性を表す。従って、発振回路４０が安定に発振するための安定条件式は、（能動回路部４１の非線形特性）×（受動回路部４２の周波数特性）＞０からなる。即ち、発振回路４０が安定に発振するための安定条件式は、能動回路部４１の非線形特性と受動回路部４２の周波数特性との積が正であることからなる。
【００９４】
次に、ｎポートを有する発振回路４０の具体例である２ポートを有する発振回路について、安定条件式を示す。
【００９５】
（２−１）電圧制御電流源による発振器
電界効果トランジスタは、ゲートＲＦ電圧に比例してドレインＲＦ電流が流れる。図６は、電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【００９６】
発振回路５０は、能動回路部５１と、受動回路部５２とを含む。能動回路部５１は、制御電流源素子５１１からなり、電圧制御電流源ＶＣＣＳ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ）として機能する。制御電流源素子５１１は、図３の（ｅ）に示す制御電流源素子１６からなる。制御電流源素子５１１は、電界効果トランジスタからなる能動デバイスの本質機能部分である。
【００９７】
受動回路部５２は、共振回路および負荷等の受動回路網からなり、２つのポート＃１，＃２を有する。そして、受動回路部５２のインピーダンス行列＜Ｚ＞は、２×２の行列として表される。この場合、インピーダンス行列＜Ｚ＞は、能動デバイスの寄生容量を含む。
【００９８】
制御電流源素子５１１は、受動回路部５２のポート＃０，＃２間に並列に接続される。そして、受動回路部５２のポート＃０，＃１間には、電圧ｖ１が印加され、ポート＃２には、電流ｉ２が流れる。
【００９９】
図７は、図６に示す能動回路部５１を構成する能動デバイスを示す図である。電界効果トランジスタＦＥＴ１は、ゲートＧ、ドレインＤおよびソースＳからなり、端子５１３〜５１６を有する。端子５１３は、ゲートＧに接続され、端子５１４，５１６は、ソースＳに接続され、端子５１５は、ドレインＤに接続される。
【０１００】
電界効果トランジスタＦＥＴ１が受動回路部５２に接続される場合、端子５１３，５１４は、それぞれ、ポート＃１，＃０に接続され、端子５１５，５１６は、それぞれ、ポート＃２，＃０に接続される。
【０１０１】
なお、発振回路５０においては、電界効果トランジスタＦＥＴ１の端子５１４，５１６を接地してもよい。この場合、電界効果トランジスタＦＥＴ１は、ソース接地のトランジスタとなる。
【０１０２】
２ポートを有する発振回路５０が安定に発振するための安定条件式は、式（２６）において、ｎ＝２と設定することによって導き出される。そして、この安定条件式の導出においては、発振回路５０の能動回路部５１を構成する電界効果トランジスタＦＥＴ１は、寄生容量がない純粋な電圧制御電流源であると仮定する。この仮定によって、能動回路部５１のアドミタンス行列＜Ｙ＞は、次式のようになる。
【０１０３】
【数２７】
2007072652.tif 000029
【０１０４】
なお、式（２７）において、ｇｍは、電界効果トランジスタＦＥＴ１の伝達コンダクタンスである。そして、式（２７）によって表されるアドミタンス行列＜Ｙ＞を用いることによって、能動回路部５１が寄生容量を含む場合に、その寄生容量を受動回路部５２へ移動しても、一般性が保持される。
【０１０５】
式（２７）を式（１８）に適用すると、次式が得られる。
【０１０６】
【数２８】
2007072652.tif 000030
【０１０７】
そして、式（２８）を式（２１）および式（２６）に代入すると、発振回路５０の発振条件は、式（２９）によって表され、安定条件式は、式（３０）によって表される。
【０１０８】
【数２９】
2007072652.tif 000031
【０１０９】
【数３０】
2007072652.tif 000032
【０１１０】
式（１３）を用いると、式（３０）は、次式へ展開される。
【０１１１】
【数３１】
2007072652.tif 000033
【０１１２】
式（３１）の左辺の第１項および第２項は、それぞれ、伝達コンダクタンスｇｍの非線形特性における振幅／振幅変換係数および振幅／位相変換係数を表す。電界効果トランジスタは、振幅に対して減少する伝達コンダクタンスｇｍを有するので、式（３１）は、次式のように簡単化される。
【０１１３】
【数３２】
2007072652.tif 000034
【０１１４】
式（３２）が電界効果トランジスタからなる能動回路部５１を有する発振回路５０が安定に発振するための安定条件式である。
【０１１５】
図８は、図６に示す受動回路部５２の回路図である。受動回路部５２は、インピーダンス素子５２１，５２２と、抵抗素子５２３，５２５と、容量素子５２４と、誘導素子５２６とからなる。
【０１１６】
インピーダンス素子５２１，５２２は、図３の（ｆ）に示すインピーダンス素子１７からなり、抵抗素子５２３，５２５は、図３の（ａ）に示す抵抗素子１１からなり、容量素子５２４は、図３の（ｂ）に示す容量素子１２からなり、誘導素子５２６は、図３の（ｃ）に示す誘導素子１３からなる。
【０１１７】
インピーダンス素子５２１は、ポート＃１とノード５２７との間に接続され、インピーダンス素子５２２は、ノード５２７とポート＃２との間に接続される。その結果、インピーダンス素子５２１，５２２は、ポート＃１，＃２間に直列に接続される。
【０１１８】
抵抗素子５２３は、ノード５２７，５２８間に接続され、容量素子５２４は、ノード５２８，５２９間に接続され、抵抗素子５２５は、ノード５２８，５３０間に接続され、誘導素子５２６は、ノード５２８，５３１間に接続される。ノード５２９，５３０，５３１は、ポート＃０に接続される。従って、容量素子５２４、抵抗素子５２５および誘導素子５２６は、ノード５２８とポート＃０との間に並列に接続される。
【０１１９】
このように、受動回路部５２は、インピーダンスＺ、抵抗Ｒ、容量ＣおよびインダクタンスＬを回路パラメータとする回路構成からなる。
【０１２０】
受動回路部５２は、図９に示す受動回路部５２Ａから構成されていてもよい。図９は、図６に示す受動回路部５２の他の回路図である。受動回路部５２Ａは、抵抗素子５３２，５３５と、容量素子５３３，５３６と、誘導素子５３４，５３７とを含む。
【０１２１】
抵抗素子５３２，５３５は、図３の（ａ）に示す抵抗素子１１からなり、容量素子５３３，５３６は、図３の（ｂ）に示す容量素子１２からなり、誘導素子５３４，５３７は、図３の（ｃ）に示す誘導素子１３からなる。
【０１２２】
抵抗素子５３２は、ノード５３８，５３９間に接続され、抵抗素子５３５は、ノード５３９，５４０間に接続される。容量素子５３３は、ノード５４１，５４２間に接続され、容量素子５３６は、ノード５４２，５４３間に接続される。誘導素子５３４は、ノード５４４，５４５間に接続され、誘導素子５３７は、ノード５４５，５４６間に接続される。また、ノード５３９，５４５は、ノード５４２に接続され、ノード５４０，５４６は、ノード５４３に接続される。
【０１２３】
その結果、抵抗素子５３２，５３５は、ノード５３８，５４０間に直列に接続され、容量素子５３３，５３６は、ノード５４１，５４３間に直列に接続され、誘導素子５３４，５３７は、ノード５４４，５４６間に直列に接続される。また、抵抗素子５３２、容量素子５３３および誘導素子５３４は、ノード５４１，５４２間に並列に接続され、抵抗素子５３５、容量素子５３６および誘導素子５３７は、ノード５４２，５４３間に並列に接続される。
【０１２４】
このように、受動回路部５２Ａは、抵抗素子Ｒ、容量素子Ｃおよび誘導素子Ｌを回路パラメータとする回路構成からなる。
【０１２５】
図６に示す受動回路部５２が図８に示す回路図からなる場合について、式（３２）に示す安定条件式を用いて発振回路５０が安定に発振するか否かを評価する方法を説明する。なお、図８に示す回路図において、インピーダンス素子５２１，５２２は、それぞれ、インピーダンスＺ１，Ｚ２を有し、抵抗素子５２３，５２５は、それぞれ、抵抗Ｒ１，Ｒ２を有し、容量素子５２４は、容量Ｃを有し、誘導素子５２６は、インダクタンスＬを有するものとする。
【０１２６】
この場合、受動回路部５２のインピーダンス行列＜Ｚ＞の４個の構成要素は、次式に示す関係を有する。
【０１２７】
【数３３】
2007072652.tif 000035
【０１２８】
そして、式（３３）に示すインピーダンスＺ１１，Ｚ１２，Ｚ２１，Ｚ２２のうち、式（３２）に示す安定条件式に含まれるインピーダンスＺ１２は、受動回路部５２の回路全体のパラメータＲ１，Ｒ２，Ｃ，Ｌを用いて次式によって表される。
【０１２９】
【数３４】
2007072652.tif 000036
【０１３０】
図１０は、式（３４）によって示されるインピーダンスＺ１２の複素平面上における軌跡を示す模式図である。図１０において、横軸は、インピーダンスＺ１２の実部を表し、縦軸は、インピーダンスＺ１２の虚部を表す。また、θは、ｔａｎθ＝Ｉｍ｛Ｚ１２｝／Ｒｅ｛Ｚ１２｝によって定義される角度である。
【０１３１】
周波数ω＝０（直流）である場合、インピーダンスＺ１２（ω）は、抵抗Ｒ１に等しくなり、周波数ωが高くなるに従って右回りに円ＣＲＣを描く。そして、インピーダンスＺ１２（ω）は、上接点Ａ、切片Ｂおよび下接点Ｃの順に通過し、ω＝∞で抵抗Ｒ１に戻って来る。
【０１３２】
図１１は、図１０に示す角度θと周波数ωとの関係を示す図である。図１１において、横軸は、周波数ωを表し、縦軸は、角度θを表す。式（３２）に示す安定条件式における∠Ｚ１２は、図１１に示す角度θに等しいので、発振回路５０が安定に発振するのは、ｄθ／ｄω＜０になる区間［Ａ，Ｃ］であり、それ以外の区間では、発振回路５０は、安定に発振しない。
【０１３３】
このように、受動回路部５２が図８に示す回路図からなる場合、式（３２）に示す安定条件式を用いて発振回路５０が安定に発振するか否かを評価できる。また、式（３２）に示す安定条件式を用いて、ｄθ／ｄω＜０になるように受動回路部５２の回路パラメータを決定し、安定して発振する発振回路５０を設計することもできる。
【０１３４】
次に、図６に示す受動回路部５２が図９に示す回路図からなる場合について、式（３２）に示す安定条件式を用いて発振回路５０が安定に発振するか否かを評価する方法を説明する。なお、図９に示す回路図において、抵抗素子５３２，５３５は、それぞれ、抵抗Ｒ１，Ｒ２を有し、容量素子５３３，５３６は、それぞれ、容量Ｃ１，Ｃ２を有し、誘導素子５３４，５３７は、それぞれ、インダクタンスＬ１，Ｌ２を有するものとする。
【０１３５】
この場合、受動回路部５２のインピーダンス行列＜Ｚ＞の４個の構成要素は、次式に示す関係を有する。
【０１３６】
【数３５】
2007072652.tif 000037
【０１３７】
その結果、インピーダンスＺ１１，Ｚ１２，Ｚ２１，Ｚ２２のうち、式（３２）に示す安定条件式に含まれるインピーダンスＺ１２は、式（３５）によって表される。数値例として、ω０２＝ω０１、Ｑ１＝１、Ｑ２＝４およびＲ２＝１．２Ｒ１を式（３５）へ代入してインピーダンスＺ１２の軌跡を描き、発振回路５０が安定に発振するか否かを評価する。
【０１３８】
図１２は、式（３５）によって表されるインピーダンスＺ１２の軌跡を示す図である。図１２の（ａ）において、横軸は、インピーダンスＺ１２の実部を表し、縦軸は、インピーダンスＺ１２の虚部を表す。なお、図１２の（ａ）に示す目盛りは、抵抗Ｒ１によって規格化されている。図１２の（ｂ）において、横軸は、周波数ω０１によって規格化された周波数ωを表し、縦軸は、∠Ｚ１２を表す。
【０１３９】
周波数ωを０から２ω０１まで変化させると、インピーダンスＺ１２の軌跡には、小さいキンクが生じる（図１２の（ａ）参照）。そして、周波数ω＝１．３ω０１〜１．７ω０１の区間［Ａ１，Ｂ１］において、ｄ∠Ｚ１２／ｄω＞０となり、区間［Ａ１，Ｂ１］以外の区間において、ｄ∠Ｚ１２／ｄω＜０となる（図１２の（ｂ）参照）。
【０１４０】
従って、受動回路部５２が図９に示す回路図からなる場合、発振回路５０は、区間［Ａ１，Ｂ１］以外の区間において、安定に発振し、区間［Ａ１，Ｂ１］において発振が不安定になる。
【０１４１】
上述したように、発振回路５０の受動回路部５２が図８に示す回路図および図９に示す回路図のいずれの回路図からなる場合でも、式（３２）に示す安定条件式を用いて発振回路５０が安定に発振するか否かを評価できる。また、式（３２）に示す安定条件式を用いて、ｄ∠Ｚ１２／ｄω＜０になるように受動回路部５２の回路パラメータを決定し、安定して発振する発振回路５０を設計することもできる。
【０１４２】
（２−２）電流制御電流源による発振器
バイポーラトランジスタは、ベースＲＦ電流に比例してコレクタＲＦ電流が流れる。図１３は、バイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【０１４３】
発振回路６０は、能動回路部６１と、受動回路部６２とを含む。能動回路部６１は、制御電流源素子６１１からなり、電流制御電流源ＣＣＣＳ（Ｃｕｒｒｅｎｔ  Ｃｏｎｔｒｏｌ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ）として機能する。制御電流源素子６１１は、図３の（ｄ）に示す制御電流源素子１４からなる。制御電流源素子６１１は、バイポーラトランジスタからなる能動デバイスの本質機能部分である。
【０１４４】
受動回路部６２は、共振回路および負荷等の受動回路網からなり、２つのポート＃１，＃２を有する。そして、受動回路部６２のインピーダンス行列＜Ｚ＞は、２×２の行列として表される。この場合、インピーダンス行列＜Ｚ＞は、能動デバイスの寄生容量を含む。
【０１４５】
制御電流源素子６１１は、受動回路部６２のポート＃２，＃０間に並列に接続される。そして、受動回路部６２のポート＃１，＃０間には、電流ｉ１が流れ、ポート＃２，＃０間には、電流ｉ２が流れる。
【０１４６】
図１４は、図１３に示す能動回路部６１を構成する能動デバイスを示す図である。バイポーラトランジスタＢＰＴ１は、ベースＢｅ、コレクタＣｏおよびエミッタＥｍｉからなり、端子６１３〜６１６を有する。端子６１３は、ベースＢｅに接続され、端子６１４，６１６は、エミッタＥｍｉに接続され、端子６１５は、コレクタＣｏに接続される。
【０１４７】
バイポーラトランジスタＢＰＴ１が受動回路部６２に接続される場合、端子６１３，６１４は、それぞれ、ポート＃１，＃０に接続され、端子６１５，６１６は、それぞれ、ポート＃２，＃０に接続される。
【０１４８】
なお、発振回路６０においては、端子６１４，６１６を接地してもよい。この場合、バイポーラトランジスタＢＰＴ１は、エミッタ接地のトランジスタとなる。
【０１４９】
２ポートを有する発振回路６０が安定に発振するための安定条件式は、式（２６）において、ｎ＝２と設定することによって導き出される。そして、この安定条件式の導出においては、発振回路６０の能動回路部６１を構成するバイポーラトランジスタＢＰＴ１は、寄生容量がない純粋な電流制御電流源であると仮定する。この場合、電流制御電流源の入力アドミタンスが常に無限大に到達するという問題があり、この問題を避けるために、バイポーラトランジスタＢＰＴ１のベースに直列に仮の抵抗ｒｂを挿入する。その結果、能動回路部６１のアドミタンス行列＜Ｙ＞は、式（３６）によって表され、行列＜Ａ＞は、式（３７）によって表される。
【０１５０】
【数３６】
2007072652.tif 000038
【０１５１】
【数３７】
2007072652.tif 000039
【０１５２】
なお、式（３６），（３７）におけるｈｆｅは、バイポーラトランジスタＢＰＴ１の電流増幅率である。振幅／振幅変換係数が負である場合、次式が得られる。
【０１５３】
【数３８】
2007072652.tif 000040
【０１５４】
そして、式（３７）および式（３８）を式（２１）および式（２６）に代入し、仮の抵抗ｒｂを削除すると、式（３９）に示す発振条件、および式（４０）に示す安定条件式が得られる。
【０１５５】
【数３９】
2007072652.tif 000041
【０１５６】
【数４０】
2007072652.tif 000042
【０１５７】
式（１３）を用いて式（４０）を極座標に変換すると、次式が得られる。
【０１５８】
【数４１】
2007072652.tif 000043
【０１５９】
式（４１）は、発振回路６０が安定に発振するための安定条件式を示し、この安定条件式は、インピーダンスＺ１１がインピーダンスＺ１２よりも速く左回りに回転するか、インピーダンスＺ１１がインピーダンスＺ１２よりも遅く右回りに回転する必要があることを意味する。
【０１６０】
図１５は、図１３に示す受動回路部６２の回路図である。受動回路部６２は、誘導素子６２１，６２６と、抵抗素子６２２，６２４と、容量素子６２３，６２５とからなる。誘導素子６２１，６２６は、図３の（ｃ）に示す誘導素子１３からなり、抵抗素子６２２，６２４は、図３の（ａ）に示す抵抗素子１１からなり、容量素子６２３，６２５は、図３の（ｂ）に示す容量素子１２からなる。
【０１６１】
誘導素子６２１は、ノード６２７，６２８間に接続され、抵抗素子６２２は、ノード６２９，６３０間に接続され、容量素子６２３は、ノード６３１，６３２間に接続される。そして、ノード６２９，６３１は、ノード６２７に接続され、ノード６３０，６３２は、ノード６２８に接続される。その結果、誘導素子６２１、抵抗素子６２２および容量素子６２３は、ノード６２７，６２８間に並列に接続される。
【０１６２】
抵抗素子６２４は、ノード６３３，６３４間に接続され、容量素子６２５は、ノード６３５，６３６間に接続され、誘導素子６２６は、ノード６３７，６３８間に接続される。そして、ノード６３３，６３７は、ノード６３５に接続され、ノード６３４，６３８は、ノード６３６に接続される。その結果、抵抗素子６２４、容量素子６２５および誘導素子６２６は、ノード６３５，６３６間に並列に接続される。
【０１６３】
このように、発振回路６０の受動回路部６２は、抵抗素子Ｒ、容量素子Ｃおよび誘導素子Ｌからなる回路構成を有する。
【０１６４】
図１３に示す受動回路部６２が図１５に示す回路図からなる場合について、式（４１）に示す安定条件式を用いて発振回路６０が安定に発振するか否かを評価する方法を説明する。なお、図１５に示す回路図において、誘導素子６２１，６２６は、それぞれ、インダクタンスＬ１，Ｌ２を有し、抵抗素子６２２，６２４は、それぞれ、抵抗Ｒ１，Ｒ２を有し、容量素子６２３，６２５は、それぞれ、容量Ｃ１，Ｃ２を有するものとする。
【０１６５】
この場合、受動回路部６２のインピーダンス行列＜Ｚ＞の４個の構成要素は、次式に示す関係を有する。
【０１６６】
【数４２】
2007072652.tif 000044
【０１６７】
その結果、インピーダンスＺ１１，Ｚ１２，Ｚ２１，Ｚ２２のうち、式（４１）に示す安定条件式に含まれるインピーダンスＺ１１，Ｚ１２は、式（４２）によって表される。数値例として、ω０２＝ω０１、Ｑ１＝１、Ｑ２＝４およびＲ２＝Ｒ１を式（４２）へ代入してＺ１１／Ｚ１２の軌跡を描き、発振回路６０が安定に発振するか否かを評価する。
【０１６８】
図１６は、式（４２）によって表されるインピーダンスＺ１１，Ｚ１２を用いて演算されたＺ１２／Ｚ１１の軌跡を示す図である。図１６の（ａ）において、横軸は、Ｚ１２／Ｚ１１の実部を表し、縦軸は、Ｚ１２／Ｚ１１の虚部を表す。なお、図１６の（ａ）に示す目盛りは、抵抗Ｒ１によって規格化されている。図１６の（ｂ）において、横軸は、周波数ω０１によって規格化された周波数ωを表し、縦軸は、∠Ｚ１２／Ｚ１１を表す。
【０１６９】
周波数ωを０から２ω０１まで変化させると、Ｚ１２／Ｚ１１の軌跡は、一部が欠けた略円形になる（図１６の（ａ）参照）。そして、周波数ω＝０．９ω０１〜１．１ω０１の区間［Ａ２，Ｂ２］において、ｄ∠Ｚ１２／ｄω＞ｄ∠Ｚ１１／ｄωとなり、区間［Ａ２，Ｂ２］以外の区間において、ｄ∠Ｚ１２／ｄω＜ｄ∠Ｚ１１／ｄωとなる（図１６の（ｂ）参照）。
【０１７０】
従って、受動回路部６２が図１５に示す回路図からなる場合、発振回路６０は、区間［Ａ２，Ｂ２］以外の区間において、安定に発振し、区間［Ａ２，Ｂ２］において発振が不安定になる。
【０１７１】
上述したように、発振回路６０の受動回路部６２が図１５に示す回路図からなる場合、式（４１）に示す安定条件式を用いて発振回路６０が安定に発振するか否かを評価できる。また、式（４１）に示す安定条件式を用いて、ｄ∠Ｚ１２／ｄω＜ｄ∠Ｚ１１／ｄωになるように受動回路部６２の回路パラメータを決定し、安定して発振する発振回路６０を設計することもできる。
【０１７２】
（２−３）２個の電圧制御電流源による発振器
図１７は、２個の電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。発振回路７０は、能動回路部７１と、受動回路部７２とを含む。能動回路部７１は、２個の電界効果トランジスタＦＥＴ２，ＦＥＴ３からなる。そして、２個の電界効果トランジスタＦＥＴ２，ＦＥＴ３の各々は、図６に示す制御電流源素子５１１からなり、電圧制御電流源ＶＣＣＳとして機能する。
【０１７３】
受動回路部７２は、共振回路および負荷等の受動回路網からなり、２つのポート＃１，＃２を有する。そして、受動回路部７２のインピーダンス行列＜Ｚ＞は、２×２の行列として表される。この場合、インピーダンス行列＜Ｚ＞は、能動デバイスの寄生容量を含む。
【０１７４】
受動回路部７２が能動回路部７１に接続される場合、電界効果トランジスタＦＥＴ２は、ソースが受動回路部７２のポート＃０に接続され、ゲートが受動回路部７２のポート＃２および電界効果トランジスタＦＥＴ３のドレインに接続され、ドレインが受動回路部７２のポート＃１および電界効果トランジスタＦＥＴ３のゲートに接続される。
【０１７５】
また、電界効果トランジスタＦＥＴ３は、ソースが受動回路部７２のポート＃０に接続され、ゲートが受動回路部７２のポート＃１および電界効果トランジスタＦＥＴ２のドレインに接続され、ドレインが受動回路部７２のポート＃２および電界効果トランジスタＦＥＴ２のゲートに接続される。
【０１７６】
このように、電界効果トランジスタ７１１，７１２は、ソース接地のトランジスタであり、クロスカップリングによって受動回路部７２に接続される。
【０１７７】
なお、発振回路７０においては、ポート＃０を接地するようにしてもよい。
【０１７８】
２ポートを有する発振回路７０が安定に発振するための安定条件式は、式（２６）において、ｎ＝２と設定することによって導き出される。そして、この安定条件式の導出においては、２個の電界効果トランジスタＦＥＴ２，ＦＥＴ３は、等しい伝達コンダクタンスを有するものと仮定する。この仮定によって、能動回路部７１のアドミタンス行列＜Ｙ＞は、次式のようになる。
【０１７９】
【数４３】
2007072652.tif 000045
【０１８０】
そして、受動回路部７２のインピーダンス行列＜Ｚ＞は、対称行列からなると仮定し、式（４３）を式（１８）に適用すると、次式が得られる。
【０１８１】
【数４４】
2007072652.tif 000046
【０１８２】
そして、行列＜Ａ＞の行列式を演算すると、次式になる。
【０１８３】
【数４５】
2007072652.tif 000047
【０１８４】
受動回路部７２は、パワーを生成することがないので、式（４５）の右辺の第１項は、常に正である。即ち、Ｒｅ｛Ｚ１１｝≧Ｒｅ｛Ｚ１２｝である。その結果、式（２１）から次式に示す発振条件が得られる。
【０１８５】
【数４６】
2007072652.tif 000048
【０１８６】
そして、式（４４）および式（４６）を式（２６）へ代入すると、次式が得られる。
【０１８７】
【数４７】
2007072652.tif 000049
【０１８８】
式（１３）を用いて式（４７）を極座標に変換すると、次式が得られる。
【０１８９】
【数４８】
2007072652.tif 000050
【０１９０】
式（４８）は、発振回路７０が安定に発振するための安定条件式を示し、この安定条件式は、２つのインピーダンスＺ１１，Ｚ１２を連結した線が右回りに回転するときに発振回路７０が安定に発振することを意味する。
【０１９１】
図１８は、図１７に示す受動回路部７２の回路図である。受動回路部７２は、抵抗素子７２１，７２４，７２７と、誘導素子７２２，７２５，７２８と、容量素子７２３，７２６，７２９とからなる。
【０１９２】
抵抗素子７２１，７２４，７２７は、図３の（ａ）に示す抵抗素子１１からなり、誘導素子７２２，７２５，７２８は、図３の（ｃ）に示す誘導素子１３からなり、容量素子７２３，７２６，７２９は、図３の（ｂ）に示す容量素子１２からなる。
【０１９３】
抵抗素子７２１は、ノード７３０，７３１間に接続され、誘導素子７２２は、ノード７３１，７３２間に接続され、容量素子７２３は、ノード７３２，７３３間に接続される。その結果、抵抗素子７２１、誘導素子７２２および容量素子７２３は、ノード７３０，７３３間に直列に接続される。
【０１９４】
抵抗素子７２４は、ノード７３０，７３４間に接続され、誘導素子７２５は、ノード７３４，７３５間に接続され、容量素子７２６は、ノード７３５，７３６間に接続される。その結果、抵抗素子７２４、誘導素子７２５および容量素子７２６は、ノード７３０，７３６間に直列に接続される。
【０１９５】
抵抗素子７２７は、ノード７３６，７３７間に接続され、誘導素子７２８は、ノード７３７，７３８間に接続され、容量素子７２９は、ノード７３８，７３９間に接続される。その結果、抵抗素子７２７、誘導素子７２８および容量素子７２９は、ノード７３６，７３９間に直列に接続される。
【０１９６】
このように、受動回路部７２は、抵抗Ｒ、容量ＣおよびインダクタンスＬを回路パラメータとする回路構成からなる。
【０１９７】
図１７に示す受動回路部７２が図１８に示す回路図からなる場合について、式（４８）に示す安定条件式を用いて発振回路７０が安定に発振するか否かを評価する方法を説明する。なお、図１８に示す回路図において、抵抗素子７２１，７２４，７２７は、それぞれ、抵抗Ｒ１，Ｒ２，Ｒ１を有し、誘導素子７２２，７２５，７２８は、それぞれ、インダクタンスＬ１，Ｌ２，Ｌ１を有し、容量素子７２３，７２６，７２９は、それぞれ、容量Ｃ１，Ｃ２，Ｃ１を有するものとする。
【０１９８】
この場合、受動回路部７２のインピーダンス行列＜Ｚ＞の４個の構成要素のうち、式（４８）に示す安定条件式に含まれるＺ１１−Ｚ１２は、次式によって表される。
【０１９９】
【数４９】
2007072652.tif 000051
【０２００】
従って、式（４８）に示す安定条件式に含まれるＺ１１−Ｚ１２は、受動回路部７２の回路全体のパラメータＲ１，Ｒ２，Ｃ１，Ｃ２，Ｌ１，Ｌ２を用いて表されることになる。
【０２０１】
図１９は、式（４９）によって示されるＺ１１−Ｚ１２の複素平面上における軌跡を示す模式図である。図１９の（ａ）において、横軸は、Ｚ１１−Ｚ１２の実部を表し、縦軸は、Ｚ１１−Ｚ１２の虚部を表す。また、図１９の（ｂ）において、横軸は、周波数ω０１によって規格化された周波数ωを表し、縦軸は、∠Ｚ１１−Ｚ１２を表す。
【０２０２】
周波数ωを０から２ω０１まで変化させると、Ｚ１１−Ｚ１２の軌跡は、左回りに１回転するような軌跡になる（図１９の（ａ）参照）。そして、周波数ω＝１．３ω０１〜１．７ω０１の区間［Ａ３，Ｂ３］において、ｄ∠（Ｚ１１−Ｚ１２）／ｄω＜０となり、区間［Ａ３，Ｂ３］以外の区間において、ｄ∠（Ｚ１１−Ｚ１２）／ｄω＞０となる。
【０２０３】
従って、受動回路部７２が図１８に示す回路図からなる場合、発振回路７０は、区間［Ａ３，Ｂ３］において、安定に発振し、区間［Ａ３，Ｂ３］以外の区間において発振が不安定になる。
【０２０４】
上述したように、発振回路７０の受動回路部７２が図１８に示す回路図からなる場合、式（４８）に示す安定条件式を用いて発振回路７０が安定に発振するか否かを評価できる。また、式（４８）に示す安定条件式を用いて、ｄ∠（Ｚ１１−Ｚ１２）／ｄω＜０になるように受動回路部７２の回路パラメータを決定し、安定して発振する発振回路７０を設計することもできる。
【０２０５】
正帰還発振器の場合、発振回路３０が安定に発振するための安定条件式は、式（１１）（＝式（１４））によって表され、ｎ（ｎ≧２）ポートを有する発振器の場合、発振回路４０が安定に発振するための安定条件式は、式（２６）によって表される。そして、式（１１）および式（２６）によって表される安定条件式は、上述したように、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることからなる。
【０２０６】
従って、この発明においては、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることからなる安定条件式を用いて、発振回路が安定に発振するか否かを評価するとともに、安定に発振する発振回路を設計する。
【０２０７】
また、ｎ（ｎ≧２）ポートを有する発振回路において、能動回路部が電圧制御電流源（ＶＣＣＳ）である場合、発振回路が安定して発振するための安定条件式は、式（３２）によって表され、能動回路部が電流制御電流源（ＣＣＣＳ）である場合、発振回路が安定して発振するための安定条件式は、式（４１）によって表され、能動回路部が２個の電圧制御電流源（ＶＣＣＳ）からなる場合、発振回路が安定して発振するための安定条件は、式（４８）によって表される。
【０２０８】
そして、式（３２）、式（４１）および式（４８）は、式（２６）から導出されるので、式（３２）、式（４１）および式（４８）によって表される安定条件式は、能動回路部の非線形特性と受動回路部の周波数特性との積が正であることを満たす。
【０２０９】
また、式（３２）、式（４１）および式（４８）によって表される安定条件式は、能動回路部の種類に応じて式（２６）から導出されるので、この発明においては、ｎポートを有する発振回路が安定に発振するための安定条件式は、能動回路部の種類に応じて決定されることを特徴とする。
【０２１０】
そして、式（３２）によって表される安定条件式、式（４１）によって表される安定条件式、および式（４８）によって表される安定条件式の各々は、能動回路部の種類に応じた安定条件式である「回路別条件式」を構成する。
【０２１１】
記憶手段３は、正帰還発振回路およびｎポートを有する発振回路に応じて、それぞれ、式（１１）によって表される安定条件式および式（２６）によって表される安定条件式を記憶する。そして、記憶手段３は、設計／評価手段５からの要求に応じて、式（１１）によって表される安定条件式および式（２６）によって表される安定条件式のいずれかを設計／評価手段５へ出力する。
【０２１２】
以下、発振回路の評価方法および設計方法について説明する。なお、発振回路の評価方法および設計方法を説明するにつき、図６〜図８に示す発振回路５０を用いる。
【０２１３】
図２０は、図６〜図８に示す発振回路５０の回路図を作成する方法を説明するための図である。設計／評価装置１０のユーザは、発振回路５０の回路図を作成するための指示を受付手段１から設計／評価装置１０に入力する。より具体的には、ユーザは、次に示す６個の指示Ｃｏｍ１〜Ｃｏｍ６を受付手段１から設計／評価装置１０に順次入力する。
【０２１４】
（i）指示Ｃｏｍ１：図３の（ｆ）に示すインピーダンス素子１７を図２０に示すポー
ト＃１とノード５２７との間およびノード５２７とポート＃２との間に接続するた
めの指示
（ii）指示Ｃｏｍ２：図３の（ａ）に示す抵抗素子１１を図２０に示すノード５２７，
５２８間およびノード５２８，５３０間に接続するための指示
（iii）指示Ｃｏｍ３：図３の（ｂ）に示す容量素子１２を図２０に示すノード５２８
，５２９間に接続するための指示
（iv）指示Ｃｏｍ４：図３の（ｃ）に示す誘導素子１３を図２０に示すノード５２８，
５３１間に接続するための指示
（v）指示Ｃｏｍ５：図３の（ｅ）に示す制御電流源素子１６を図２０に示すノード５
３２，５３３間に接続するための指示
【０２１５】
回路図作成手段２は、指示Ｃｏｍ１〜Ｃｏｍ５をバスＢＳを介して受付手段１から順次受ける。そして、回路図作成手段２は、指示Ｃｏｍ１に応じて、インピーダンス素子１７を記憶手段３から読み出し、その読み出したインピーダンス素子１７をポート＃１とノード５２７との間およびノード５２７とポート＃２との間に接続する。これにより、発振回路５０の回路図のインピーダンス素子５２１，５２２が形成される。
【０２１６】
その後、回路図作成手段２は、指示Ｃｏｍ２に応じて、抵抗素子１１を記憶手段３から読出し、その読出した抵抗素子１１をノード５２７，５２８間およびノード５２８，５３０間に接続に接続する。これにより、発振回路５０の回路図の抵抗素子５２３，５２５が形成される。
【０２１７】
引き続いて、回路図作成手段２は、指示Ｃｏｍ３に応じて容量素子１２を記憶手段３から読出し、その読出した容量素子１２をノード５２８，５２９間に接続する。これにより、発振回路５０の回路図の容量素子５２４が形成される。
【０２１８】
そして、指示Ｃｏｍ４に応じて誘導素子１３を記憶手段３から読出し、その読出した誘導素子１３をノード５２８，５３１間に接続する。これにより、発振回路５０の回路図の誘導素子５２６が形成される。
【０２１９】
その後、回路図作成手段２は、指示Ｃｏｍ５に応じて制御電流源素子１６を記憶手段３から読出し、その読出した制御電流源素子１６をノード５３２，５３３間に接続する。これにより、発振回路５０の回路図の制御電流源素子５１１が形成され、発振回路５０の回路図が完成する。
【０２２０】
回路図作成手段２は、発振回路５０の回路図が完成すると、その完成した発振回路５０の回路図をバスＢＳを介して表示手段４および設計／評価手段５へ出力する。表示手段４は、回路図作成手段２から受けた発振回路５０の回路図を表示する。
【０２２１】
一方、ユーザは、表示手段４に表示された発振回路５０の回路図を見て、発振回路５０の設計または評価を行なうための設計／評価指示を受付手段１から設計／評価装置１０へ入力する。
【０２２２】
設計／評価手段５の条件式演算手段５Ａは、受付手段１から設計／評価指示を受け、回路図作成手段２から発振回路５０の回路図を受けると、発振回路５０の回路図を参照して、発振回路５０が２ポートを有する発振回路であることを検知する。
【０２２３】
そうすると、条件式演算手段５Ａは、２ポートを有する発振回路が安定に発振するための安定条件式（＝式（２６））をバスＢＳを介して記憶手段３から読み出す。そして、条件式演算手段５Ａは、発振回路５０の能動回路部５１が電圧制御電流源ＶＣＣＳからなることを検知し、記憶手段３から読み出した安定条件式（＝式（２６））を用いて、上述した方法（式（２７）〜式（３１）を経由する方法）によって、能動回路部５１が電圧制御電圧源ＶＣＣＳからなる場合の回路別条件式（＝式（３２））を導出する。
【０２２４】
まず、発振回路５０を評価する場合について説明する。
【０２２５】
［発振回路の評価］
この場合、ユーザは、発振回路５０の受動回路部５２を構成するインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値と、これらの値を用いて発振回路５０が安定に発振するか否かを評価するための指示Ｃｏｍ７とを受付手段１から設計／評価装置１０へ入力する。
【０２２６】
設計／評価手段５の回路別設計／評価手段５Ｂは、条件式演算手段５Ａから回路別条件式（＝式（３２））を受けるとともに、インピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値と、指示Ｃｏｍ７とをバスＢＳを介して受付手段１から受け、発振回路５０の回路図を回路図作成手段２からバスＢＳを介して受ける。
【０２２７】
そして、回路別設計／評価手段５Ｂは、発振回路５０の回路図に基づいて、インピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの値をそれぞれインピーダンス素子５２１，５２２、抵抗素子５２３，５２５、容量素子３２４および誘導素子５２６の値として用いて受動回路部５２のインピーダンスｚ１２を演算し、その演算したインピーダンスｚ１２の角∠ｚ１２を更に演算する。
【０２２８】
その後、回路別設計／評価手段５Ｂは、演算した角∠ｚ１２の周波数ωに対する軌跡（図１１）を描き、角∠ｚ１２の軌跡をバスＢＳを介して表示手段４へ出力する。
【０２２９】
表示手段４は、設計／評価手段５（回路別設計／評価手段５Ｂ）から受けた角∠ｚ１２の軌跡を表示する。これにより、ユーザは、発振回路５０における角∠ｚ１２の軌跡を知ることができ、発振回路５０が安定に発振するか否かを評価できる。即ち、ユーザは、角∠ｚ１２の軌跡の傾きが全ての周波数ωにおいて負であれば、発振回路５０は安定に発振すると評価し、角∠ｚ１２の軌跡の傾きが全ての周波数ωにおいて正であれば、発振回路５０の発振は不安定であると評価し、角∠ｚ１２の軌跡の傾きが一部の周波数ω区間において負であれば、発振回路５０は、その一部の周波数ω区間において安定に発振すると評価する。
【０２３０】
なお、回路別設計／評価手段５Ｂは、角∠ｚ１２を周波数ωで微分してｄ∠ｚ１２／ｄωを更に演算し、ｄ∠ｚ１２／ｄωが、“負”であるか、“正”であるか、更に一部の周波数ω区間において“負”であるかを判定し、その判定結果を表示手段４に表示するようにしてもよい。
【０２３１】
［発振回路の設計］
次に、発振回路５０を設計する方法について説明する。この場合、ユーザは、発振回路５０を設計するための指示Ｃｏｍ８と、インピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬのそれぞれの数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］とを受付手段１から設計／評価装置１０へ入力する。
【０２３２】
そして、設計／評価手段５の回路別設計／評価手段５Ｂは、バスＢＳを介して指示Ｃｏｍ８と、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］とを受付手段１から受け、発振回路５０の回路図を回路図作成手段２から受ける。その後、回路別設計／評価手段５Ｂは、指示Ｃｏｍ８に応じて、発振回路５０の回路図におけるインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬをそれぞれ数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］において変化させ、回路別条件式（＝式（３２））を用いて発振回路５０が安定して発振するようにインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値を決定する。
【０２３３】
そして、設計／評価手段５（回路別設計／評価手段５Ｂ）は、決定したインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値をバスＢＳを介して表示手段４へ出力し、表示手段４は、設計／評価手段５から受けたインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値を表示する。
【０２３４】
これにより、ユーザは、発振回路５０が安定して発振するためのインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値を知ることができる。
【０２３５】
発振回路５０が安定して発振するためのインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値を知ることができれば、ユーザは、安定して発振する発振回路５０を作製できるので、設計／評価手段５（回路別設計／評価手段５Ｂ）が、発振回路５０が安定して発振するようにインピーダンスＺ１，Ｚ２、抵抗Ｒ１，Ｒ２、容量ＣおよびインダクタンスＬの各値を決定することは、発振回路５０を設計することに相当する。
【０２３６】
［発振回路の他の設計］
設計／評価手段５（回路別設計／評価手段５Ｂ）は、回路別条件式（＝式（３２））のみを評価項目として発振回路５０を設計するのではなく、回路別条件式（＝式（３２））に他の評価項目を加えて発振回路５０を設計するようにしてもよい。この場合の評価項目としては、例えば、次に示す評価項目が想定される。
【０２３７】
（ＥＶ１）回路別条件式（＝式（３２））を満たし、かつ、発振回路５０の部品数が所
定数
（ＥＶ２）回路別条件式（＝式（３２））を満たし、かつ、発振回路５０のコストが所
定のコスト
（ＥＶ３）回路別条件式（＝式（３２））を満たし、かつ、発振回路５０の面積が所定
の面積
（ＥＶ４）回路別条件式（＝式（３２））を満たし、かつ、発振回路５０の部品数が所
定数、コストが所定のコストおよび面積が所定の面積のうち少なくとも２つを
満足
【０２３８】
評価項目（ＥＶ１）が使用される場合、ユーザは、部品数の所定数Ｎｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および評価項目（ＥＶ１）を満たすように発振回路５０を設計するための指示Ｃｏｍ９を受付手段１から設計／評価装置１０へ入力する。
【０２３９】
設計／評価手段５（回路別設計／評価手段５Ｂ）は、バスＢＳを介して、所定数Ｎｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および指示Ｃｏｍ９を受ける。そして、設計／評価手段５（回路別設計／評価手段５Ｂ）は、指示Ｃｏｍ９に応じて、部品数が所定数Ｎｓｔｄになるように、インピーダンス素子Ｚ、抵抗素子Ｒ、容量素子Ｃおよび誘導素子Ｌの数を決定する。
【０２４０】
例えば、所定数Ｎｓｔｄが”３個”であれば、設計／評価手段５（回路別設計／評価手段５Ｂ）は、インピーダンス素子Ｚ、抵抗素子Ｒ、容量素子Ｃおよび誘導素子Ｌの中から３個の素子を選択し、その選択した３個の素子によって受動回路部５２の回路図を作成するように回路図作成手段２へ指示する。より具体的には、設計／評価手段５（回路別設計／評価手段５Ｂ）は、３個の素子として、１個の抵抗素子、１個の容量素子および１個の誘導素子を選択したのであれば、図２０に示す受動回路部５２の回路図からインピーダンス素子５２１，５２２を削除した回路図を作成するように回路図作成手段２へ指示する。
【０２４１】
そして、回路図作成手段２は、設計／評価手段５（回路別設計／評価手段５Ｂ）からの指示に応じて、図２０に示す発振回路５０の作成と同じ動作によって、インピーダンス素子５２１，５２２を削除した受動回路部５２の回路図を作成して設計／評価手段５（回路別設計／評価手段５Ｂ）へ出力する。
【０２４２】
設計／評価手段５（回路別設計／評価手段５Ｂ）は、回路図作成手段２からの回路図を用に基づいて、抵抗素子５２３，５２５、容量素子５２４および誘導素子５２６の値をそれぞれ数値範囲［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］において変化させ、発振回路５０が安定して発振するように抵抗素子５２３，５２５、容量素子５２４および誘導素子５２６の値を決定する。
【０２４３】
設計／評価手段５（回路別設計／評価手段５Ｂ）は、上述した動作を繰返し実行し、評価項目（ＥＶ１）を満足するように発振回路５０を設計する。
【０２４４】
評価項目（ＥＶ２）が使用される場合、ユーザは、所定のコストＣｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および評価項目（ＥＶ２）を満たすように発振回路５０を設計するための指示Ｃｏｍ１０を受付手段１から設計／評価装置１０へ入力する。
【０２４５】
設計／評価手段５（回路別設計／評価手段５Ｂ）は、バスＢＳを介して、所定のコストＣｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および指示Ｃｏｍ１０を受ける。そして、設計／評価手段５（回路別設計／評価手段５Ｂ）は、指示Ｃｏｍ１０に応じて、所定のコストＣｓｔｄになるように、抵抗素子１１、容量素子１２、誘導素子１３およびインピーダンス素子１７の中から素子を選択する。
【０２４６】
この場合、設計／評価手段５（回路別設計／評価手段５Ｂ）は、図３の（ａ）〜（ｃ），（ｆ）に示す抵抗素子１１、容量素子１２、誘導素子１３およびインピーダンス素子１７の各コストを保持しており、指定された所定のコストＣｓｔｄになるように素子を選択し、その選択した素子によって受動回路部５２の回路図を作成するように回路図作成手段２へ指示する。
【０２４７】
回路図作成手段２は、設計／評価手段５（回路別設計／評価手段５Ｂ）からの指示に従って受動回路部５２の回路図を作成して設計／評価手段５（回路別設計／評価手段５Ｂ）へ出力する。設計／評価手段５（回路別設計／評価手段５Ｂ）は、回路図作成手段２から受動回路部５２の回路図を受けると、上述した方法によって、発振回路５０が安定して発振するように各素子の値を決定する。
【０２４８】
評価項目（ＥＶ３）が使用される場合、ユーザは、所定の面積Ｓｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および評価項目（ＥＶ３）を満たすように発振回路５０を設計するための指示Ｃｏｍ１１を受付手段１から設計／評価装置１０へ入力する。
【０２４９】
設計／評価手段５（回路別設計／評価手段５Ｂ）は、バスＢＳを介して、所定の面積Ｓｓｔｄ、数値範囲［Ｚ１ｍｉｎ〜Ｚ１ｍａｘ］，［Ｚ２ｍｉｎ〜Ｚ２ｍａｘ］，［Ｒ１ｍｉｎ〜Ｒ１ｍａｘ］，［Ｒ２ｍｉｎ〜Ｒ２ｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］および指示Ｃｏｍ１１を受ける。そして、設計／評価手段５（回路別設計／評価手段５Ｂ）は、指示Ｃｏｍ１１に応じて、所定の面積Ｓｓｔｄになるように、抵抗素子１１、容量素子１２、誘導素子１３およびインピーダンス素子１７の中から素子を選択する。
【０２５０】
この場合、設計／評価手段６は、図３の（ａ）〜（ｃ），（ｆ）に示す抵抗素子１１、容量素子１２、誘導素子１３およびインピーダンス素子１７の各面積を保持しており、指定された所定の面積Ｓｓｔｄになるように素子を選択し、その選択した素子によって受動回路部５２の回路図を作成するように回路図作成手段２へ指示する。
【０２５１】
回路図作成手段２は、設計／評価手段５（回路別設計／評価手段５Ｂ）からの指示に従って受動回路部５２の回路図を作成して設計／評価手段５（回路別設計／評価手段５Ｂ）へ出力する。設計／評価手段５（回路別設計／評価手段５Ｂ）は、回路図作成手段２から受動回路部５２の回路図を受けると、上述した方法によって、発振回路５０が安定して発振するように各素子の値を決定する。
【０２５２】
評価項目（ＥＶ４）が使用される場合も、上述した方法と同じ方法によって、発振回路５０が安定して発振するように各素子の値が決定される。
【０２５３】
なお、設計／評価装置１０は、発振回路５０を設計または評価する方法と同じ方法によって発振回路３０，６０，７０を設計または評価する。
【０２５４】
上記においては、２ポートを有する発振回路を評価または設計する場合について説明したが、正帰還発振回路および３個以上のポートを有する発振回路についても、受動回路部の回路図を決定することにより、式（１１）または式（２６）を用いて上述した方法によって、正帰還発振回路および３個以上のポートを有する発振回路を評価でき、または安定に発振する正帰還発振回路および３個以上のポートを有する発振回路を設計できる。そして、３個以上のポートを有する発振回路については、式（２６）においてｎを３以上の整数に設定して能動回路部４１（図５参照）の種類（電圧制御電流源ＶＣＣＳおよび電流制御電流源ＣＣＣＳ等）に応じた回路別条件式を上述した方法によって導出し、受動回路部４２の回路全体のパラメータをその導出した回路別条件式に代入して発振回路が安定に発振するか否かを評価するとともに、その導出した回路別条件式が成立するように受動回路部４２の回路全体のパラメータを決定して安定に発振する発振回路を設計する。
【０２５５】
図２１は、発振回路を評価または設計する動作を説明するためのフローチャートである。一連の動作が開始されると、受付手段１は、ユーザからの設計／評価指示を受付け（ステップＳ１）、その受付けた設計／評価指示をバスＢＳを介して回路図作成手段２および設計／評価手段５へ出力する。
【０２５６】
回路図作成手段２は、受付手段１から受けた設計／評価指示に応じて、発振回路３０，４０，５０，６０，７０の回路図を作成する。即ち、回路図作成手段２は、発振回路３０，４０，５０，６０，７０の能動回路部３１，４１，５１，６１，７１および受動回路部３２，４２，５２，６２，７２の回路図を作成する（ステップＳ２）。そして、回路図作成手段２は、作成した回路図をバスＢＳを介して設計／評価手段５へ出力する。
【０２５７】
そうすると、設計／評価手段５は、受付手段１からの設計／評価指示および回路図作成手段２からの回路図を受ける。そして、設計／評価手段５は、回路図作成手段２から受けた回路図が正帰還発振回路の回路図またはｎポートを有する発振回路の回路図のいずれを示すかを判別し、その判別結果に応じた安定条件式をバスＢＳを介して記憶手段３から読み出す。より具体的には、設計／評価手段５は、回路図作成手段２から受けた回路図が正帰還発振回路の回路図である場合、式（１１）に示す安定条件式を記憶手段３から読み出し、回路図作成手段２から受けた回路図がｎポートを有する発振回路の回路図である場合、式（２６）に示す安定条件式を読み出す（ステップＳ３）。
【０２５８】
そして、設計／評価手段５は、回路図作成手段２によって作成された回路図からなる発振回路を記憶手段３から読み出した安定条件式を用いて設計または評価する（ステップＳ４）。そして、一連の動作は終了する。
【０２５９】
図２２は、図２１に示すステップＳ４の詳細な動作を説明するためのフローチャートである。なお、図２２に示すフローチャートは、回路図作成手段２によって作成された回路図がｎポートを有する発振回路の回路図である場合に実行される。
【０２６０】
図２１に示すステップＳ３の後、設計／評価手段５の条件式演算手段５Ａは、回路図作成手段２から受けた回路図の能動回路部の種類を検出し、その検出した能動回路部の種類に応じた回路別条件式を記憶手段３から読み出した安定条件式（＝式（２６））に基づいて演算する（ステップＳ４１）。
【０２６１】
そして、条件式演算手段５Ａは、その演算した回路別条件式を回路別設計／評価手段５Ｂへ出力する。回路別設計／評価手段５Ｂは、条件式演算手段５Ａから回路別条件式を受け、回路図作成手段２から回路図を受ける。そして、回路別設計／評価手段５Ｂは、回路図作成手段２から受けた回路図からなる発振回路を条件式演算手段５Ａから受けた回路別条件式を用いて設計または評価する（ステップＳ４２）。その後、一連の動作は、終了する。
【０２６２】
図２３は、図２２に示すステップＳ４２の詳細な動作を説明するためのフローチャートである。なお、図２３に示すフローチャートは、発振回路を評価する動作を説明するためのフローチャートである。
【０２６３】
図２２に示すステップＳ４１の後、回路別設計／評価手段５Ｂは、受付手段１から入力された受動回路部の回路全体のパラメータ（抵抗素子１１、容量素子１２および誘導素子１３等）を回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）に代入して安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）を演算する（ステップＳ４２１）。
【０２６４】
そして、回路別設計／評価手段５Ｂは、演算した安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）が回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）を満たすか否かを判定する（ステップＳ４２２）。
【０２６５】
回路別設計／評価手段５Ｂは、安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）が回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）を満たすとき、発振回路は安定して発振すると評価し（ステップＳ４２３）、安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）が回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）を満たさないとき、発振回路の発振は不安定であると評価する（ステップＳ４２４）。
【０２６６】
なお、ステップＳ４２２〜Ｓ４２４においては、回路別設計／評価手段５Ｂは、周波数ωを変化させながら安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）を演算し、その演算した安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）が回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）を満たすか否かを判定して発振回路を評価する。
【０２６７】
また、回路別設計／評価手段５Ｂは、演算した安定評価ファクタ（ｄ∠Ｚ１２／ｄω；ｄ∠Ｚ１１／ｄωおよびｄ∠Ｚ１２／ｄω；ｄ∠（Ｚ１１−Ｚ１２）／ｄωのいずれか）が回路別条件式（式（３２）、式（４１）および式（４８）のいずれか）を満たす周波数ωの領域を検出し、その検出した領域において発振回路が安定であると判定するようにしてもよい。
【０２６８】
そして、ステップＳ４２３またはステップＳ４２４の後、一連の動作は終了する。
【０２６９】
図２４は、図２２に示すステップＳ４２の詳細な動作を説明するための他のフローチャートである。なお、図２４に示すフローチャートは、発振回路を設計する動作を説明するためのフローチャートである。
【０２７０】
図２２に示すステップＳ４１の後、回路別設計／評価手段５Ｂは、回路図作成手段２によって作成された回路図の受動回路部における回路全体のパラメータの数値を決定する（ステップＳ４３１）。この場合、回路別設計／評価手段５Ｂは、受付手段１から入力された回路パラメータの数値範囲（抵抗素子１１等の数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］等）において決定する。
【０２７１】
そして、回路別設計／評価手段５Ｂは、決定したパラメータを回路別条件式に代入して安定評価ファクタを演算し（ステップＳ４３２）、その演算した安定評価ファクタが回路別条件式を満たすか否かを判定する（ステップＳ４３３）。
【０２７２】
安定評価ファクタが回路別条件式を満たさない場合、回路別設計／評価手段５Ｂは、受付手段１から入力された回路パラメータの数値範囲（抵抗素子１１等の数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］等）において、パラメータの新たな数値を決定する（ステップＳ４３４）。
【０２７３】
その後、一連の動作は、ステップＳ４３２へ移行し、ステップＳ４３３において、安定評価ファクタが回路別条件式を満たすまで、上述したステップＳ４３２〜ステップＳ４３４が繰り返し実行される。
【０２７４】
そして、ステップＳ４３３において、安定評価ファクタが回路別条件式を満たすと判定されると、回路別設計／評価手段５Ｂは、決定したパラメータを用いて発振回路を設計する（ステップＳ４３５）。より具体的には、回路別設計／評価手段５Ｂは、決定したパラメータを回路図作成手段２へ出力し、その出力したパラメータを用いた回路図を作成するように回路図作成手段２を指示する。回路図作成手段２は、回路別設計／評価手段５Ｂによって決定されたパラメータを用いた回路図を作成して表示手段４へ出力し、表示手段４は、回路図作成手段２によって作成された回路図を表示する。
【０２７５】
これによって、一連の動作は終了する。
【０２７６】
また、上述した評価項目（ＥＶ１）〜（ＥＶ４）のいずれかを用いて、図２４に示すフローチャートに従って発振回路を設計するようにしてもよい。この場合、ステップＳ４３３において、「部品数が所定数Ｎｓｔｄであるか否か」等の判定が追加される。
【０２７７】
図２５は、この発明による発振回路の作製方法を説明するためのフローチャートである。一連の動作が開始されると、設計／評価装置１０は、安定条件式を満たすように発振回路を設計する（ステップＳ１１）。そして、設計／評価装置１０によって設計された設計結果に基づいて、発振回路が作製される（ステップＳ１２）。
【０２７８】
発振回路が作製されると、その作製された発振回路が安定して発振するか否かが評価される（ステップＳ１３）。これにより、発振回路を作製する動作が終了する。
【０２７９】
なお、この発明においては、回路図作成手段２は、コンピュータグラフィックにより発振回路３０，４０，５０，６０，７０の回路図を作成するようにしてもよい。
【０２８０】
上述した設計／評価装置１０は、コンピュータによって容易に実現可能である。この場合、受付手段１は、キーボードからなり、記憶手段３は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）およびＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）からなり、表示手段４は、ディスプレイからなり、回路図作成手段２および設計／評価手段５は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）からなる。
【０２８１】
そして、ＲＯＭは、図２１に示すステップＳ１〜ステップＳ４を備えるプログラム、図２２に示すステップＳ４１，Ｓ４２を備えるプログラムおよび図２３に示すステップＳ４２１〜ステップＳ４２４を備えるプログラム（または図２４に示すステップＳ４３１〜ステップＳ４３５を備えるプログラム）を格納しており、ＣＰＵは、ＲＯＭに格納されたプログラムを読出して実行し、キーボードから入力されたユーザの指示に応じて、発振回路の回路図を作成してディスプレイに表示するとともに、その作成した回路図からなる発振回路を安定条件式（または回路別条件式）を用いて設計または評価する。この場合、ＣＰＵは、ＲＡＭをワークメモリとして使用する。
【０２８２】
この発明によれば、発振回路が安定して発振するための安定条件式（回路別条件式）を用いて発振回路を評価または設計するので、発振回路が安定して発振するか否かを容易に評価できるとともに、安定して発振する発振回路を容易に設計できる。そして、安定条件式（回路別条件式）は、従来、存在しない新規な条件式であるため、この安定条件式を用いれば、発振回路を容易に評価または設計できる。
【０２８３】
なお、図２１に示すステップＳ１〜ステップＳ４を備えるプログラム、図２２に示すステップＳ４１，Ｓ４２を備えるプログラムおよび図２３に示すステップＳ４２１〜ステップＳ４２４を備えるプログラム（または図２４に示すステップＳ４３１〜ステップＳ４３５を備えるプログラム）は、この発明による「発振回路の設計／評価をコンピュータに実行させるためのプログラム」を構成する。
【０２８４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０２８５】
この発明は、発振回路を容易に設計または評価可能な発振回路の設計／評価装置に適用される。また、この発明は、発振回路の設計または評価をコンピュータに実行させるためのプログラムに適用される。更に、この発明は、安定に発振する発振回路を容易に作製可能な発振回路の作製方法に適用される。
【図面の簡単な説明】
【０２８６】
【図１】この発明の実施の形態による発振回路の設計／評価装置の構成を示す機能ブロック図である。
【図２】図１に示す設計／評価手段の一部の構成を示す機能ブロック図である。
【図３】図１に示す記憶手段が記憶する回路素子の概略図である。
【図４】正帰還発振器の構成を示す回路図である。
【図５】多端子発振器の構成を示す回路図である。
【図６】電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図７】図６に示す能動回路部を構成する能動デバイスを示す図である。
【図８】図６に示す受動回路部の回路図である。
【図９】図６に示す受動回路部の他の回路図である。
【図１０】式（３４）によって示されるインピーダンスＺ１２の複素平面上における軌跡を示す模式図である。
【図１１】図１０に示す角度θと周波数ωとの関係を示す図である。
【図１２】式（３５）によって表されるインピーダンスＺ１２の軌跡を示す図である。
【図１３】バイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図１４】図１３に示す能動回路部を構成する能動デバイスを示す図である。
【図１５】図１３に示す受動回路部の回路図である。
【図１６】式（４２）によって表されるインピーダンスＺ１１，Ｚ１２を用いて演算されたＺ１２／Ｚ１１の軌跡を示す図である。
【図１７】２個の電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図１８】図１７に示す受動回路部の回路図である。
【図１９】式（４９）によって示されるＺ１１−Ｚ１２の複素平面上における軌跡を示す模式図である。
【図２０】図６〜図８に示す発振回路の回路図を作成する方法を説明するための図である。
【図２１】発振回路を評価または設計する動作を説明するためのフローチャートである。
【図２２】図２１に示すステップＳ４の詳細な動作を説明するためのフローチャートである。
【図２３】図２２に示すステップＳ４２の詳細な動作を説明するためのフローチャートである。
【図２４】図２２に示すステップＳ４２の詳細な動作を説明するための他のフローチャートである。
【図２５】この発明による発振回路の作製方法を説明するためのフローチャートである。
【符号の説明】
【０２８７】
１  受付手段、２  回路図作成手段、３  記憶手段、４  表示手段、５  設計／評価手段、５Ａ  条件式演算手段、５Ｂ  回路別設計／評価手段、１１，５２３，５２５，５３２，５３５，６２２，６２４、７２１，７２４，７２７  抵抗素子、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１５Ａ，１５Ｂ，１６Ａ，１６Ｂ，１７Ａ，１７Ｂ  端子、１２，５２４，５３３，５３６，６２３，６２５，７２３，７２６，７２９  容量素子、１３，５２６，５３４，５３７，６２１，６２６，７２２，７２５，７２８  誘導素子、１４，１６，５１１  制御電流源素子、１７，５２１，５２２  インピーダンス素子、３０，４０，５０，６０，７０  発振回路、３１，４１，５１，６１，７１  能動回路部、３２，４２，５２，５２Ａ，６２，７２  受動回路部、５２７〜５３３，５３８〜５４６，６２７〜６３８、７３０〜７３９  ノード。
【図１】
2007072652.tif 000052
【図２】
2007072652.tif 000053
【図３】
2007072652.tif 000054
【図４】
2007072652.tif 000055
【図５】
2007072652.tif 000056
【図６】
2007072652.tif 000057
【図７】
2007072652.tif 000058
【図８】
2007072652.tif 000059
【図９】
2007072652.tif 000060
【図１０】
2007072652.tif 000061
【図１１】
2007072652.tif 000062
【図１２】
2007072652.tif 000063
【図１３】
2007072652.tif 000064
【図１４】
2007072652.tif 000065
【図１５】
2007072652.tif 000066
【図１６】
2007072652.tif 000067
【図１７】
2007072652.tif 000068
【図１８】
2007072652.tif 000069
【図１９】
2007072652.tif 000070
【図２０】
2007072652.tif 000071
【図２１】
2007072652.tif 000072
【図２２】
2007072652.tif 000073
【図２３】
2007072652.tif 000074
【図２４】
2007072652.tif 000075
【図２５】
2007072652.tif 000076