(57)【要約】低電流および低電力消費量を得る、ビット線（１２２）に対して非直行に伸びるワード線（１１２）を有するＭＲＡＭ装置およびその製造方法。
2004522318.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの第１導電線と、
上記第１導電線の上に配置され、星形曲線に基づいた物質特性を有する、少なくとも１つの第１記憶蓄積セルと、
上記第１記憶蓄積セルの上に配置され、第１導電線に対して非直交に配置される、少なくとも１つの第２導電線とを含む半導体記憶装置。
【請求項２】
上記第１導電線と第２導電線との間の角度が、１０度から８０度の間である、請求項１に記載の記憶装置。
【請求項３】
上記記憶装置が、磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）であり、上記第１記憶蓄積セルがトンネル接合部を含んだ磁気積層体からなる、請求項２に記載の記憶装置。
【請求項４】
上記トンネル接合部のアスペクト比が、約１：１から約１：３の間である、請求項３に記載の記憶装置。
【請求項５】
上記第１導電線がワード線を構成し、上記第２導電線がビット線を構成する、請求項３に記載の記憶装置。
【請求項６】
上記トンネル接合部に記憶された論理状態が、上記ワード線を通る電流を変化させ、上記ビット線を通る電流を変化させることによって切り替えられる、請求項５に記載の記憶装置。
【請求項７】
上記トンネル接合部が長方形の形状をしている、請求項３に記載の記憶装置。
【請求項８】
上記トンネル接合部が台形の形状をしている、請求項３に記載の記憶装置。
【請求項９】
さらに、
上記第２導電線の上に配置された、少なくとも１つの第２記憶蓄積セルと、
上記第２記憶蓄積セルの上に配置された、少なくとも１つの第３導電線とを含み、
上記第３導電線が、上記第２導電線に対して非直交に配置されている、請求項３に記載の記憶装置。
【請求項１０】
上記第１記憶蓄積セルがトンネル接合部を含んだ磁気積層体からなる、請求項９に記載の記憶装置。
【請求項１１】
複数の第１導電線と、
上記第１導電線の上に、第１導電線に対して９０度ではない角度で配置されている複数の第２導電線と、
上記第１導電線と第２導電線との間に、上記第１導電線と第２導電線に隣接して配置されている、複数の第１記憶蓄積セルとを含んだ、磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）装置。
【請求項１２】
上記第１記憶蓄積セルの物質特性が、星型曲線に基づいている、請求項１１に記載のＭＲＡＭ装置。
【請求項１３】
上記第１記憶蓄積セルが、トンネル接合部を含んだ第１磁気積層体からなる、請求項１２に記載のＭＲＡＭ装置。
【請求項１４】
上記トンネル接合部のアスペクト比が、約１：１から約１：３の間である、請求項１３に記載のＭＲＡＭ装置。
【請求項１５】
上記トンネル接合部が長方形の形状をしている、請求項１３に記載のＭＲＡＭ装置。
【請求項１６】
上記トンネル接合部が台形の形状をしている、請求項１３に記載のＭＲＡＭ装置。
【請求項１７】
さらに、
第２導電線の上に配置された、複数の第２記憶蓄積セルと、
上記第２記憶蓄積セルの上に配置され、第２導電線に対して非直交に配置された、複数の第３導電線とを含む、請求項１３に記載のＭＲＡＭ装置。
【請求項１８】
上記第２記憶蓄積セルがトンネル接合部を含んだ第２磁気積層体からなる、請求項１７に記載のＭＲＡＭ装置。
【請求項１９】
上記第１導電線がワード線を構成し、第２導電線がビット線を構成する、請求項１３に記載のＭＲＡＭ装置。
【請求項２０】
上記トンネル接合部に記憶された論理状態を、ワード線を通る電流を変化させ、ビット線を通る電流を変化させることによって切り替える、請求項１３に記載のＭＲＡＭ装置。
【請求項２１】
少なくとも１つの第１導電線を形成する工程と、
上記第１導電線の上に配置され、星型曲線に基づく物質特性を有する、少なくとも１つの記憶蓄積セルを形成する工程と、
上記記憶蓄積セルの上に、第１導電線に対して非直交に位置している、少なくとも１つの第２導電線を形成する工程とを含んだ、半導体記憶装置の製造方法。
【請求項２２】
上記記憶装置が磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）を構成し、
上記蓄積セルを形成する工程は、トンネル接合部を有する磁気積層体を形成する工程を含む、請求項２１に記載の方法。
【請求項２３】
上記トンネル接合部のアスペクト比が、約１：１から約１：３の間である、請求項２１に記載の方法。
【請求項２４】
上記トンネル接合部が長方形である、請求項２１に記載の方法。
【請求項２５】
上記トンネル接合部が台形である、請求項２１に記載の方法。
【請求項２６】
上記第１導電線がワード線を構成し、上記第２導電線がビット線を構成する、請求項２１に記載の方法。
【請求項２７】
複数の第１導電線と、第１導電線の上に配置された複数の第２導電線と、第１導電線と第２導電線との接合部に配置された複数の記憶蓄積セルとを含む、磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）装置のプログラミング方法であって、
上記第１導電線に、第１導電線の周りに第１電磁界を発生させる第１電流を流し、
上記第２導電線に、第２導電線の周りに上記第１電磁界とは異なる第２電磁界を発生させる第２電流を流すことからなる方法。
【請求項２８】
上記記憶蓄積セルの物質特性が、星型曲線に基づいている、請求項２７に記載の方法。
【請求項２９】
上記第２導電線が、第１導電線に対して非直交に位置している、請求項２８に記載の方法。
【発明の詳細な説明】
本特許は、本明細書に参照されて組み込まれるアメリカ仮特許出願番号６０／２６３，９６６（出願日：２００１年１月２４日）の特典を主張するものである。
【０００１】
（技術分野）
本発明は、概して半導体装置の構成に関するものであり、特に、磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）装置の製造に関するものである。
【０００２】
（発明の背景）
半導体は、ラジオ、テレビ、携帯電話、および、パーソナルコンピュータ機器などの、電子応用機器（ｅｌｅｃｔｒｏｎｉｃ ａｐｐｌｉｃａｔｉｏｎ）用の集積回路に用いられている。半導体装置の１形態として、情報を記憶するために電荷を用いたダイナミックランダムアクセスメモリー（ＤＲＡＭ）およびフラッシュメモリーのような、半導体記憶装置が挙げられる。
【０００３】
記憶装置の最近の開発は、半導体技術と磁気学とを組み合わせたスピン電子工学を含んでいる。電子のスピンは、電荷よりもむしろ、「１」または「０」の存在を示すために用いられる。このようなスピン電子装置の１つに、異なる金属層において、互いに直交する導電線を含み、その導電線が磁気積層体（ｍａｇｎｅｔｉｃ ｓｔａｃｋ）を間に挟んでいる、磁気抵抗ランダムアクセスメモリー（ＭＲＡＭ）がある。導電線が重なる地点は、交差点（ｃｒｏｓｓ ｐｏｉｎｔ）と呼ばれている。導電線の１つを通って流れる電流は、導電線の周りに磁界を引き起こし、磁気極性を、ワイヤ、すなわち導電線に沿った特定の方向に方向づける。また、他方の導電線を通って流れる電流は、磁界を引き起こし、磁気極性の向きを部分的に変えることができる。「０」または「１」で示されたデジタル情報を、磁気モーメントの配列で記憶できる。磁気成分の抵抗は、モーメントの配列に応じて変化する。記憶された状態は、成分の抵抗状態を検出することによって素子から読み出される。記憶セルは、行および列を有するマトリクス構造で導電線および交差点を配置することによって構成してもよい。
【０００４】
ＤＲＡＭのような従来の半導体記憶装置と比較して、ＭＲＡＭの利点は、ＭＲＡＭが不揮発性であるという点にある。例えば、ＭＲＡＭを利用したパーソナルコンピュータ（ＰＣ）の「起動」時間は、ＤＲＡＭを利用した従来のＰＣのように長くはない。また、ＭＲＡＭは、エネルギー消費量を上げる必要なく、記憶されたデータを「思い出す」機能を有している。
【０００５】
近年のＭＲＡＭ設計の不都合な点は、大量の電流が、セルを切り替えるために必要であるという点にあり、例えば、ビット線およびワード線を通過する電流の量が大きいという点にある。それゆえに、大量の電力が用いられる。
【０００６】
技術的に必要とされることは、記憶セルの抵抗状態または論理（ｌｏｇｉｃ）状態を切り替えるための電流および電力がより少ないＭＲＡＭの設計である。
【０００７】
（発明の概要）
本発明は、記憶セルの論理状態を変えるための電流および電力が従来のＭＲＡＭよりも少ないという技術的利点を達成する非直交ＭＲＡＭ装置である。ビット線およびワード線は、互いに非直交（つまり、９０度ではない角度）に、好ましくは０度よりわずかに大きく９０度未満の角度に形成される。
【０００８】
少なくとも１つの第１導電線、第１導電線の上に配置された少なくとも１つの記憶蓄積セル（ｍｅｍｏｒｙ ｓｔｏｒａｇｅ ｃｅｌｌ）、および、第１導電線の上に配置された第２導電線を含んだ半導体記憶装置が、開示されている。
第２導電線は、第１導電線に対して非直交に配置されており、記憶蓄積セルの物質特性は、星型曲線（ａｓｔｅｒｏｉｄ−ｓｈａｐｅｄ ｃｕｒｖｅ）に基づいている。
【０００９】
同様に、複数の第１導電線、第１導電線の上に、第１導電線に対して９０度以外の角度で配置された第２導電線、および、第１導電線と第２導電線との間に、第１導電線と第２導電線とに隣接して配置された複数の記憶蓄積セルを含んだＭＲＡＭ装置が開示されている。
【００１０】
さらに、少なくとも１つの第１導電線の形成工程と、第１導電線の上に配置される少なくとも１つの記憶蓄積セルの形成工程と、記憶蓄積セル上に第１導電線に対して非直交な少なくとも１つの第２導電線を形成する工程とを含む半導体記憶装置の製造方法が、開示されている。記憶蓄積セルは、星型曲線に基づく物質特性を有している。
【００１１】
第１導電線を介して第１導電線の周囲に第１電磁界を形成する第１電流を流し、第２導電線を介して第２導電線の周りに第１電磁界とは異なる第２電磁界を形成する第２電流を流すＭＲＡＭ装置のプログラミング方法が、開示されている。
【００１２】
本発明の利点は、記憶セルに記憶された電荷を切り替えるために必要なワード線および／またはビット線への電流量を減らすことにある。電流を減らすことによって、記憶装置を省力化できる。エレクトロマイグレーション（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）による記憶装置の損傷および耐用年数の減少も、ワード線およびビット線に低電流を用いることによって軽減される。
【００１３】
（図面の簡単な説明）
本発明の上記特徴は、添付図面との関連において、以下の説明の検討することにより明瞭に理解されるだろう。図１は、ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す透視図である。図２は、ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す平面図である。図３は、ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す平面図である。図４は、従来技術のＭＲＡＭ装置を用いられる磁性物質のヒステリシス特性を表す星型曲線を示す図である。図５ａは、本発明の好ましい実施形態の構成を示す平面図である。図５ｂは、本発明の好ましい実施形態の構成を示す平面図である。図６ａは、異なるアスペクト比および非直交角度のワード線およびビット線を有する、本発明の好ましい実施形態を示す平面図である。図６ｂは、異なるアスペクト比および非直交角度のワード線およびビット線を有する、本発明の好ましい実施形態を示す平面図である。図７は、本発明に基づいた星型曲線を示す図である。図８は、本発明のＭＲＡＭ装置の一実施形態を示す透視図である。図９は、本発明のＭＲＡＭ装置を示す断面図である。図１０は、本発明の一実施形態に従って、非直交導電線間に配置された２つまたはそれ以上の磁気積層体を有するＭＲＡＭ装置を示す図である。
【００１４】
異なる図において一致する数字および記号は、別に示す場合を除いて、一致する箇所を指している。これらの図は、好ましい実施形態に関連する様相を明確に示すために描かれており、必ずしも縮尺どおりに示したものではない。
【００１５】
（好ましい実施形態の詳細な説明）
従来の直交ＭＲＡＭ設計を説明し、続いて本発明の好ましい実施形態および利点について議論する。
【００１６】
図１は、ワード線１２がビット線２２に対して直交して配置されている、従来技術のＭＲＡＭ装置１０を示す透視図である。例えば、ワード線１２とビット線２２との間の角度２４は、垂直、つまり９０度に等しい。磁気積層体１４は、ワード線１２とビット線２２との間に、ワード線１２とビット線２２とに対して隣接して配置されている。磁気積層体１４は、例えば、軟層１６、トンネル層（ｔｕｎｎｅｌ ｌａｙｅｒ）すなわちトンネル接合部（ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）１８、および、硬層（ｈａｒｄ ｌａｙｅｒ）２０を含んでいる。また、上述したように、ワード線１２およびビット線２２を介して電流を流すことによって、論理状態を、磁気積層体の磁気モーメントの配列で記憶できる。
【００１７】
図２は、ワード線１２が９０度の角度２４でビット線２２に対して直交している、従来技術のＭＲＡＭ１０を示す平面図である。示したトンネル接合部（ＴＪ）１８のアスペクト比は、１：１である。
図３は、ワード線１２がビット線２２に対して直交しており、トンネル接合部１８のアスペクト比が２：１である、他の従来技術のＭＲＡＭ装置を示す図である。
【００１８】
図４は、磁気積層体１４の記憶セル物質のヒステリシス特性を表す星型曲線３０のグラフと、従来技術のＭＲＡＭ記憶装置の特定位置にデータを入れる方法とを示している。Ｈｘ軸は、ビット線２２の中に電流を流すことによって形成される、ビット線２２によって生成される電磁界を表している。電磁界は、電磁気学の「右手の法則」に従って生じる。同様に、Ｈｙ軸は、電流がワード線１２通って流れるときに、ワード線１２によって生じる電磁界を表している。Ｈｙ軸に沿ったベクトル３２は、ワード線１２を通って流れるプラス電流から生じた電磁界を表している。Ｈｘ軸に沿ったベクトル３４・３８は、プラス・マイナス電流から生じる電磁界をそれぞれ表している。これらのプラス・マイナス電流は、それぞれ、記憶セル（磁気積層体１４）に論理値（ｌｏｇｉｃ）「０」または「１」を書き込むために、ビット線２２を通って流れる。従来技術の星型３０に示したように、ベクトル３２によって表されたワード線電流はプラスのままであり、作動電流（ｅｎａｂｌｉｎｇ ｃｕｒｒｅｎｔ）と呼ばれる場合もよくある。
【００１９】
記憶セル１４の、抵抗状態または論理状態を変えるためには、ワード線電流およびビット線電流によって生成された２つの電界の重ね合せを表わす、ベクトル３４および３２を加えることにより生成された合成ベクトル３６が、４分区間（ｑｕａｄｒａｎｔ）Ｉにおいて星型曲線３０上の点に達する必要がある。例えば、磁気積層体１４に論理値「０」を書き込むために、ベクトル３４によって表された電磁界を発生させる電流は、ビット線２２を通って流れ、ベクトル３２によって表された電磁界を発生させる電流は、ワード線１２を通って流れる。合成ベクトル３６は星型曲線３０にちょうど達するように示されており、このベクトル３６は、セル１４を切り替えるために、ワード線１２およびビット線２２に供給される必要のある最小電磁界（およびその電流）を表している。
同様に、記憶セル１４に論理値「１」を書き込むために、Ｈｘ軸に沿ったベクトル３８によって表された電磁界を発生させる電流は、ビット線２２を通って流れ、ベクトル３２によって表される電磁界を発生させる電流は、Ｈｙ軸に沿ったワード線１２を通って流れる。これらの電流は、四分区間ＩＩにおいて
星型曲線３０に達する合成ベクトル４０を発生させる。従来技術において、ベクトル３２・３４によって表された電磁界の振幅は、同じである。
【００２０】
星型曲線３０が示すように、ベクトル３４・３２は、互いに直交して配置されている。これらのベクトルによって表された電磁界は、直交している。なぜなら、従来技術のＭＲＡＭ装置１０のワード線１２とビット線２２とが、互いに直交しているからである。
【００２１】
ワード線１２がビット線２２に直交していることによる問題は、多くの場合、記憶セル１４を切り替えるために供給される必要のある電流値が高いことである（例えば５〜１０ミリアンペア）。これによって、ＭＲＡＭ装置１０には多くの電力が必要となる。さらに、ワード線１２およびビット線２２は多くの場合、幅が非常に細い（例えば幅が０．１μｍ）ので、エレクトロマイグレーションが問題となる。ワード線１２およびビット線２２の金属被覆物質（ｍｅｔａｌｌｉｚａｔｉｏｎ ｍａｔｅｒｉａｌ）は、ワード線およびビット線を通って流れる高電流のために移動されることがある。このことは、特定の場所での金属の堆積、および、ワード線１２およびビット線２２の短絡（ｓｈｏｒｔｓ）あるいは断線（ｂｒｅａｋｓ）を生じさせることがある。
【００２２】
本発明は、記憶セル１４の論理状態を切り替えるために必要な電流および所要電力が高いという、従来技術におけるこれらの問題を解決する。本発明の構成の例を、図５ａに示す。この平面図に示したように、ワード線１１２は、ビット線１２２に対して非直交に配置されている。角度１２４は、示したように、９０度以外の角度、例えば、約ゼロより大きく約９０度未満（例えば約６０度）であることが好ましい。角度１２４は、ワード線１１２の中心線１２６とビット線１２２の中心線１２８との間の角度を示している。角度１２４は、例えば、１０度より大きく８０度未満で変動してもよい。
【００２３】
図５ａに示した実施例では、磁気積層体１１４のトンネル接合部１１８のアスペクト比は、１：１〜１：３であることが好ましい。示したように、磁気積層体１１４は、長方形の形状をしていることが好ましい。さらに、示した実施例では、ワード線からワード線にインターリーブ（ｉｎｔｅｒｌｅａｖｅ）しないワード線１１２を有している。例えば、真ん中のワード線１１２に位置するトンネル接合部１１８の右端１６２は、下のワード線１１２に位置する隣接するトンネル接合部１１８の左端１６６を覆わないし、インターリーブしない。
【００２４】
図５ｂは、９０度未満の角度２２４によって表されるように、ビット線２２２と非直交に配置されたワード線２１２を有するＭＲＡＭ装置２００の他の実施例を示す図である。この実施例では、トンネル接合部２１８の形状は台形である。しかし、図５ａに示したトンネル接合部１１８を形作る長方形は、本発明の実施例と同様、トンネル接合部の好ましい形状である。
【００２５】
図６ａ・図６ｂは、異なるアスペクト比および非直交の角度３２４・４２４を有する、本発明の他の実施例を示す図である。トンネル接合部３１８／４１８の寸法およびアスペクト比は、角度３２４・４２４に影響を与える。図６ａは、トンネル接合部３１８のアスペクト比が１：２である実施例を示す図である。これによって、非直交の角度３２４が減少し、トンネル接合部３１８のインターリービング（ｉｎｔｅｒｌｅａｖｉｎｇ）が生じる。トンネル接合部の「インターリービング」という用語は、ここでは、トンネル接合部３１８が、最も近いワード線のトンネル接合部３１８に位置がずれる（ｂｅｉｎｇ ｓｈｉｆｔｅｄ）ということを言及するために用いられる。このトンネル接合部３１８のインターリービングが、真ん中のワード線１１２のトンネル接合部３１８の右端３６４を観測し、この右端３６４と、下部ワード線の真ん中のトンネル接合部３１８の左端３６６とを比較することによって、例証されている。真ん中のトンネル接合部の右端３６４は、真ん中のトンネル接合部３１８の左端３６６と重なり合っている。
【００２６】
図６ｂは、トンネル接合部４１８のアスペクト比が１：３である、本発明のＭＲＡＭ装置４００を示す図である。これによって、非直交の角度４２４がさらに減らされ（例えば図６の角度３２４よりも小さく）、トンネル接合部４１８の行をさらにインターリービングする結果になる。トンネル接合部４１８のインターリービングまたは重ね合わせは、例えば、下端ワード線４１２の真ん中のトンネル接合部４１８の左端４６６と比較して、真ん中のワード線４１２のトンネル接合部４１８の右端４６２を吟味することによって、観察できる。
【００２７】
図７は、星型曲線１３０および非直交のワード線１１２／２１２／３１２／４１２とビット線１２２／２２２／３２２／４２２とを通って流れる電流によって生じるベクトルを示し、本発明に従って記憶装置の特定位置にデータを入れる好ましい方法を示している。本発明に従って、非直交のＭＲＡＭ装置に論理値「１」を書き込むために、プラス電流を、ベクトル１３２によって表されるワード線１１２の中に流す。また、マイナス電流を、ベクトル１４２によって表されるビット線１２２の中に流す。四分区分ＩＩで星型曲線１３０に達する合成ベクトル１４４が示されている。図４に示した従来技術の星型曲線３０を再び参照すると、非直交ＭＲＡＭセル１００を論理値「１」に切り替えるためには、少量の電流が必要であるということが分かる（例えば、図４の１１ミリアンペアに対して、図７の９ミリアンペア）。このことは、従来技術のベクトル３８に対して、ビット線ベクトル１４２の大きさが小さいという点を注意することによって観測できる。
【００２８】
同様に、再び図７を参照すると、非直交ＭＲＡＭ１００の記憶セルを論理値「０」に切り替えるためには、少量の電流が必要である。ベクトル１４８によって表されるマイナス電流は、ワード線１１２を通って流され、ベクトル１４６によって表されるプラス電流は、ビット線１２２を通って流される。示されているように、四分区分ＩＶにおける合成ベクトル１５０は、星型曲線１３０に達する。再び、図７のベクトル１４６と図４のベクトル３４とを比較すると、非直交ＭＲＡＭ１００を論理値「０」に切り替えるために、ビット線１２２で少量の電流が必要であるということは、明白である。少量の電流が用いられる場合、記憶セル１１８の論理状態を変えるときに記憶装置１００によって消費される電力量は少ない。
【００２９】
さらに、記憶装置にプログラムするために、異なる電磁界を発生するビット線およびワード線の電流を使用できるということが、図７の星型曲線に示されている。例えば、ベクトル１４２によって表される電磁界は、ベクトル１３２によって表される電磁界とは異なっている。例えば、ベクトル１４２は、ベクトル１３２よりも小さい。
【００３０】
図７には、記憶セルの論理状態を論理値「０」に切り替えるために、マイナスのワード線電流１４８が必要であるということが、記されている。このことは問題にはならない。なぜなら、従来技術のＭＲＡＭ装置１０では、導電線を通って電流が常に流れることによる導電線内の銅その他の導電金属の電位堆積（ｐｏｔｅｎｔｉａｌ ａｃｃｕｍｕｌａｔｉｎ）に起因するエレクトロマイグレーションの効果を軽減するために、定期的に、ワード線電流が反転されるからである。例えば、従来技術において、ワード線電流を、１回おきの切り替えの度に、または、１回おきの書き込みの度に反転してもよい。
【００３１】
図８は、本発明に従う非直交ＭＲＡＭ装置１００を示す透視図である。また、図９は、本発明のＭＲＡＭ装置１００を示す断面図である。
【００３２】
次に、本発明に従う非直交ＭＲＡＭ装置１００／２００／３００／４００の製造工程を、図９を参照しながら記載する。
【００３３】
単結晶シリコンの上にシリコン酸化膜を典型的に含んでいる加工中の製品（ｗｏｒｋｐｉｅｃｅ）１１１が製造される（図示せず）。この製品は、他の導電層または他の半導体素子（例えば、トランジスタ、ダイオード、ビア（ｖｉａｓ）等）を含んでいてもよい。例えば、ＧａＡｓ、ＩｎＰ、Ｓｉ／Ｇｅ、および、ＳｉＣのような化合物半導体がシリコンの代わりに用いられてもよい。
【００３４】
誘電層１１１が、加工中の製品上に堆積される。この誘電層１１１は、シリコン酸化膜を含んでいてもよく、例えば、低誘電率物質または他の誘電物質を含んでいてもよい。誘電層の他の適切な例は、例えば、Ｓｉｌｋ（商標）、フッ素化シリコンガラス、および、ＦＯＸ（商標）を含んでいる。誘電層１１３は、例えば、誘電物質からなるいくつかの層を含んでいてもよい（図示せず）。
【００３５】
また、第１導電線１１２は、誘電層１１３内の加工中の製品１１１上に形成される。第１導電線１１２は、銅、アルミニウム、それらの化合物、または、他の金属を含んでいることが好ましい。第１導電線１１２を、第２金属被覆層（Ｍ２）の中に形成してもよいが、例えば、第１導電線１１２を、他の金属被覆層の中に形成してもよい。
【００３６】
また、磁気積層体１１４は、導電線１１２上に形成される。この磁気積層体１１４には、下部金属積層体１２０、トンネル接合部１１８、および、上部金属積層体１１６が含まれている。硬層と呼ばれる下部金属積層体１２０を、第１ワード線１１２上に堆積する。下部金属積層体１２０には、ＰｔＭｎ、ＣｏＦｅ、Ｒｕ、および、ＮｉＦｅを含んだ複数の金属層が含まれていることが好ましいが、例えば、他の型の適切な磁性物質および金属層を用いてもよい。通常、４〜８の層が、下部金属積層体１２０に用いられる。下部金属積層体１４０の磁気層を堆積させるために、様々な方法（例えば、物理的気相成長法（ＰＶＤ）、イオンビームスパッタリング、濃縮法、および、化学気相反応法（ＣＶＤ））を用いてもよい。各層は、非常に薄い（例えば、それらのほとんどが１００オングストローム未満である）ので、各層をＰＶＤによって堆積させることが好ましい。下部金属層１４０は、２００〜４００オングストロームの薄さであることが好ましい。
【００３７】
また、磁気積層体１１４は、薄い誘電層１１８を含んでいる。この層とは、トンネル層またはトンネル接合部としてよく用いられ、下部金属積層体１２０上に堆積された層である。トンネル接合部１１８は、例えば、アルミニウム酸化物（Ａｌ２Ｏ３）を含んでいることが好ましく、１０〜１５オングストロームの厚さであることが好ましい。
【００３８】
また、磁気積層体１１４は、上部金属層１１６を含んでいる。この上部金属層とは、軟層としてよく用いられ、絶縁層１１８の上に堆積された層である。上部金属層１１６は、例えば、複数の磁気層を含んでおり、下部金属層１２０を形成するために用いられたのと同様の工程を用いて堆積された同様の物質を含んでいてよい。磁気積層体１１６の全体の厚さは、例えば５００オングストロームであってもよい。
【００３９】
第２導電線１２２を、磁気積層体１１４および第１導電線１１２の上に、第１導電線１１２に対して非直交および非直角の角度で形成する。第１導電線１１２および第２導電線１２２は、ＭＲＡＭ記憶配列（ｍｅｍｏｒｙ ａｒｒａｙ）のビット線またはワード線として機能する。第２導電線１２２を、第３金属被覆層（Ｍ３）の中に形成してもよいが、例えば、第２導電線１２２を、他の金属被覆層に形成してもよい。こうして、製造工程が完了する。
【００４０】
本発明は、非直交ＭＲＡＭ装置１００／２００／３００／４００に関して、記憶セル１１４／２１４／３１４／４１４の論理状態を切り替えるために、ワード線１１２／２１２／３１２／４１２および／またはビット線１２２／２２２／３２２／４２２を通るわずかな電流を必要とするという技術的利点を達成する。結果として、ＭＲＡＭ装置に書き込むために必要な電力はわずかであり、ワード線およびビット線のエレクトロマイグレーションは減少する。したがって、提供されたＭＲＡＭ装置は、より頑丈になり、その耐用年数は、従来のＭＲＡＭよりも長い。
【００４１】
本明細書では、本発明は、主にＭＲＡＭ装置における用法で記載されている。しかし、非直交第１および第２導電線は、ヒステリシスループ（つまり、星型曲線）に基づいた物質特性を有するあらゆる記憶蓄積セルに使用する際にも、有効である。トンネル接合部ＴＪ２（５１８）を含んだ複数の磁気積層体５１４を、付加的な金属被覆層（Ｍ３）間のビット線２２２上に堆積してもよい。また、この金属被覆層は、本発明に従って、図１０に示したように、非直交ワード線５１２および／またはビット線を含んでいてもよい。
【００４２】
本発明を、例証となる実施例を参照しながら記載してきたが、この明細書は、限定的な意味で解釈されることを意図していない。本発明の他の実施例と同様に、例証となる実施例と組み合わせた様々な変型例が、この明細書を参照することによって、当業者には明らかであろう。さらに、製造工程の順序を、当業者が再構成してもよいし、本発明の範囲内であってもよい。したがって、特許請求の範囲は、そのようなすべての変型例または実施例を含んでいる。さらには、本出願の範囲は、明細書に記載した工程、装置、製造、合成物、手段、方法、および、処理の特別な実施例に限定したものではない。したがって、特許請求の範囲は、そのような工程、装置、製造、合成物、手段、方法、または処理の範囲に含むことを意図している。
【図面の簡単な説明】
【図１】
ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す透視図である。
【図２】
ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す平面図である。
【図３】
ビット線に対して直交するワード線を有する従来技術のＭＲＡＭ装置を示す平面図である。
【図４】
従来技術のＭＲＡＭ装置を用いられる磁性物質のヒステリシス特性を表す星型曲線を示す図である。
【図５ａ】
本発明の好ましい実施形態の構成を示す平面図である。
【図５ｂ】
本発明の好ましい実施形態の構成を示す平面図である。
【図６ａ】
異なるアスペクト比および非直交角度のワード線およびビット線を有する、本発明の好ましい実施形態を示す平面図である。
【図６ｂ】
異なるアスペクト比および非直交角度のワード線およびビット線を有する、本発明の好ましい実施形態を示す平面図である。
【図７】
本発明に基づいた星型曲線を示す図である。
【図８】
本発明のＭＲＡＭ装置の一実施形態を示す透視図である。
【図９】
本発明のＭＲＡＭ装置を示す断面図である。
【図１０】
本発明の一実施形態に従って、非直交導電線間に配置された２つまたはそれ以上の磁気積層体を有するＭＲＡＭ装置を示す図である。
【図２】
2004522318.tif 000003
【図３】
2004522318.tif 000004
【図４】
2004522318.tif 000005
【図５ａ】
2004522318.tif 000006
【図６ａ】
2004522318.tif 000007
【図６ｂ】
2004522318.tif 000008
【図７】
2004522318.tif 000009
【国際公開パンフレット】
2004522318.tif 000010
2004522318.tif 000011
2004522318.tif 000012
2004522318.tif 000013
2004522318.tif 000014
2004522318.tif 000015
2004522318.tif 000016
2004522318.tif 000017
2004522318.tif 000018
2004522318.tif 000019
2004522318.tif 000020
2004522318.tif 000021
2004522318.tif 000022
2004522318.tif 000023
2004522318.tif 000024
2004522318.tif 000025
2004522318.tif 000026
2004522318.tif 000027
2004522318.tif 000028
2004522318.tif 000029
2004522318.tif 000030
2004522318.tif 000031
2004522318.tif 000032
2004522318.tif 000033
【手続補正書】
【提出日】平成15年3月15日(2003.3.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１導電線と、
それぞれが磁性物質特性を有する磁気積層体からなる複数の記憶蓄積セルと、
上記記憶蓄積セルの上に配置された、複数の第２導電線とを含む非直交磁気抵抗ランダムアクセスメモリーデバイスであって、
上記非直交の磁気抵抗ランダムアクセスメモリー装置の第１および第２導電線が、０度より大きく９０度より小さい範囲の角度で、互いに非直交に形成され、
上記記憶蓄積セルが、第１と第２導電線とが属する平面内に、長方形の断面を有しており、
上記長方形の磁気積層体を覆う第２導電線の部分が、第１導電線に対して直交して伸びており、磁気積層体を覆う部分の間に伸びる第２導電線の部分が、第１導電線に対して非直交に伸びていることを特徴とする、非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項２】
上記第１導電線と、上記第２導電線が上記磁気積層体を覆う部分の間に伸びる上記第２導電線の部分との間の角度が、１０度から８０度の間である、請求項１に記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項３】
上記磁気積層体が、それぞれトンネル接合部を含んでいる、請求項１または２に記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項４】
上記トンネル接合部の第１導電線方向の側面の寸法が、第２導電線方向と比較して１：１から１：３の間である、請求項１〜３のいずれかに記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項５】
上記第１導電線がワード線を構成し、上記第２導電線がビット線を構成する、請求項１〜４のいずれかに記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項６】
上記トンネル接合部のそれぞれに記憶された論理状態が、ワード線を通る電流を変化させ、ビット線を通る電流を変化させることによって切り替えられる、請求項３〜５のいずれかに記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【請求項７】
上記磁気積層体の磁性物質特性が、磁気積層体のトンネル接合部に記憶された論理状態を切り替えるために、第１および第２導電線の電流によって供給されるべき最小電磁界を表す星型曲線によって規定されている、請求項３〜６のいずれかに記載の非直交磁気抵抗ランダムアクセスメモリー装置。
【国際調査報告】
2004522318.tif 000034
2004522318.tif 000035