(57)【要約】【課題】スイッチング損失を極めて低く抑え、かつ、負荷が変動しても安定した共振を保つことができる共振型ＤＣ−ＤＣコンバータを提供する。【解決手段】フォワード型の共振型ＤＣ−ＤＣコンバータにおけるトランス１２の一次コイル１２１の一端にＦＥＴスイッチング回路１４を接続し、トランス１２の一次コイル１２１に並列にコンデンサ１５を接続して共振部を構成する。この共振部の共振電圧をドライバ電源回路１３の電源電圧として、ＦＥＴドライバ回路１７を駆動する。トランス１２の二次コイル１２２には整流回路１８が接続されており、整流回路１８の出力に応じて発振回路２１でオン時間制御信号を発生して整流回路１８の出力を安定化させる。ＦＥＴスイッチング回路１４は発振回路２１の時定数によりオフである期間を所定時間維持した後、コンデンサ１５の電圧Ｖｃが０に近い値の近傍にある期間の任意の時刻にオンに切換わる。【選択図】        図１
2007181361.tif 000002
【特許請求の範囲】
【請求項１】
フォワード型の共振型ＤＣ−ＤＣコンバータであって、一次コイルの一端に直流入力、他端にＦＥＴスイッチング回路のドレインが接続されたトランスと、前記トランスまたはＦＥＴスイッチング回路に並列に接続されたコンデンサと、前記トランスの二次コイルに接続された整流回路と、前記ＦＥＴスイッチング回路のゲートに接続されたＦＥＴドライバ回路と、前記トランスの一次コイルのインダクタンス成分と前記コンデンサのキャパシタンス成分による共振電圧により前記ＦＥＴドライバ回路のドライバ電圧を発生させるドライバ電源回路と、前記整流回路の出力により前記ＦＥＴドライバ回路を制御して前記整流回路の出力を安定させる出力安定化回路とを有し、前記出力安定化回路は、前記ＦＥＴスイッチング回路がオフである期間を所定時間維持し、前記コンデンサの電圧が０に近い値に低下後再び上昇するまでの期間において、前記０に近い値になる直前の時刻から再び上昇する直前の時刻までの任意の時刻に、前記ＦＥＴスイッチング回路をオンに切換えることを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項２】
前記出力安定化回路は、前記整流回路の出力電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有することを特徴とする請求項１に記載の共振型ＤＣ−ＤＣコンバータ。
【請求項３】
前記ＦＥＴスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御することを特徴とする請求項２に記載の共振型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、効率のよいスイッチング電源として使用されるフォワード型の共振型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは直流電圧、直流電流を一旦交流に変換し、その後、変成器、整流回路および平滑回路などにより任意の直流電圧、直流電流を得るものである。この場合、途中の交流電流、交流電圧の波形として矩形波形を用いるものと、回路要素の中のインダクタンスとキャパシタンスとの共振作用を利用した共振波形を用いるものとがあり、共振波形を用いるものが共振型ＤＣ−ＤＣコンバータである。共振型ＤＣ−ＤＣコンバータは、共振波形を用いることでスイッチング損失およびスイッチングノイズが低減され、スイッチング周波数の高周波化による電源の小型化、軽量化に適した回路方式の一つである。
共振型ＤＣ−ＤＣコンバータにおいては、スイッチング素子の両端の電圧がゼロでスイッチングが開始されるゼロ電圧スイッチングを利用することにより、スイッチング損失を極めて低く抑えられることが知られている。ゼロ電圧スイッチングは負荷の変動により影響を受けるが、広範囲の負荷変動に対してゼロ電圧スイッチングを可能とした共振型ＤＣ−ＤＣコンバータが提案されている（たとえば特許文献１参照）。
【特許文献１】特開平６−２８４７１７号公報（（０００７）〜（００１６）および図１、図２など）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１の共振型ＤＣ−ＤＣコンバータにおいては、広範囲の負荷変動に対してゼロ電圧スイッチングを可能とするために、直流入力端子に接続された直列接続のインダクタンス手段とキャパシタンス手段と、キャパシタンス手段に並列接続されて高周波でオンオフする第１のスイッチング素子と、インダクタンス手段に可飽和リアクトルまたは第２のスイッチング素子を介して整流手段とを接続して、コンバータの無効電力を減少させ、負荷変動に耐えられるようにしている。
しかし、ゼロ電圧スイッチングを厳密に維持するために、インダクタンス手段に可飽和リアクトルまたは第２のスイッチング素子を介して整流手段を接続するので、回路構成が複雑になる。
【０００４】
そこで本発明はかかる問題点を解消し、ゼロ電圧スイッチングでなくてもスイッチング損失を極めて低く抑えられることを可能とし、かつ、負荷が変動しても安定した共振を保つことができる共振型ＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の本発明の共振型ＤＣ−ＤＣコンバータは、フォワード型の共振型ＤＣ−ＤＣコンバータであって、一次コイルの一端に直流入力、他端にＦＥＴスイッチング回路のドレインが接続されたトランスと、前記トランスまたはＦＥＴスイッチング回路に並列に接続されたコンデンサと、前記トランスの二次コイルに接続された整流回路と、前記ＦＥＴスイッチング回路のゲートに接続されたＦＥＴドライバ回路と、前記トランスの一次コイルのインダクタンス成分と前記コンデンサのキャパシタンス成分による共振電圧により前記ＦＥＴドライバ回路のドライバ電圧を発生させるドライバ電源回路と、前記整流回路の出力により前記ＦＥＴドライバ回路を制御して前記整流回路の出力を安定させる出力安定化回路とを有し、前記出力安定化回路は、前記ＦＥＴスイッチング回路がオフである期間を所定時間維持し、前記コンデンサの電圧が０に近い値に低下後再び上昇するまでの期間において、前記０に近い値になる直前の時刻から再び上昇する直前の時刻までの任意の時刻に、前記ＦＥＴスイッチング回路をオンに切換えることを特徴とする。
請求項２記載の本発明は、請求項１に記載の共振型ＤＣ−ＤＣコンバータにおいて、前記出力安定化回路は、前記整流回路の出力電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有することを特徴とする請求項１に記載の共振型ＤＣ−ＤＣコンバータ。
請求項３記載の本発明は、請求項２に記載の共振型ＤＣ−ＤＣコンバータにおいて、前記ＦＥＴスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、ゼロ電圧スイッチングでなくてもスイッチング損失を極めて低く抑えられることが可能で、かつ、負荷が変動しても安定した共振を保つことができる共振型ＤＣ−ＤＣコンバータを提供することができる。
また、電圧共振周波数を高くしてもスイッチング損失がほとんど増大することがないので、電圧共振周波数を高くすることが可能となる。したがって、回路部品の小型化が可能となる。
また、ＦＥＴスイッチング回路を駆動する電圧として入力直流電圧よりも高い電圧である電圧共振により発生する電圧を利用しているので、入力直流電圧が低い場合でもＦＥＴスイッチング回路を適切に駆動することができる。したがって、スイッチング損失を抑え、効率の高いスイッチングを行うことができる。
【発明を実施するための最良の形態】
【０００７】
本発明の第１の実施の形態による共振型ＤＣ−ＤＣコンバータは、フォワード型の共振型ＤＣ−ＤＣコンバータであって、一次コイルの一端に直流入力、他端にＦＥＴスイッチング回路のドレインが接続されたトランスと、トランスまたはＦＥＴスイッチング回路に並列に接続されたコンデンサと、トランスの二次コイルに接続された整流回路と、ＦＥＴスイッチング回路のゲートに接続されたＦＥＴドライバ回路と、トランスの一次コイルのインダクタンス成分とコンデンサのキャパシタンス成分による共振電圧によりＦＥＴドライバ回路のドライバ電圧を発生させるドライバ電源回路と、整流回路の出力によりＦＥＴドライバ回路を制御して整流回路の出力を安定させる出力安定化回路とを有し、出力安定化回路は、ＦＥＴスイッチング回路がオフである期間を所定時間維持し、コンデンサの電圧が０に近い値に低下後再び上昇するまでの期間において、０に近い値になる直前の時刻から再び上昇する直前の時刻までの任意の時刻に、ＦＥＴスイッチング回路をオンに切換えるものである。本実施の形態によれば、ゼロ電圧スイッチングでなくてもスイッチング損失を極めて低く抑えられることが可能で、かつ、負荷が変動しても安定した共振を保つことができる。また、電圧共振周波数を高くしてもスイッチング損失の増大を極力小さくすることができるので、電圧共振周波数を高くすることが可能であり、回路部品の小型化が可能となる。また、ＦＥＴスイッチング回路を駆動する電圧として入力直流電圧よりも高い電圧である電圧共振により発生する電圧を利用しているので、入力直流電圧が低い場合でもＦＥＴスイッチング回路を適切に駆動することができる。
本発明の第２の実施の形態は、第１の実施の形態による共振型ＤＣ−ＤＣコンバータにおいて、出力安定化回路を整流回路の出力電圧値を検出する電圧検出回路と、電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有するものである。本実施の形態によれば、簡単な回路構成でＦＥＴスイッチング回路がオフである期間を所定時間維持し、コンデンサの電圧が０の近傍にある期間の任意の時刻に、ＦＥＴスイッチング回路をオンに切換えるように制御することができる。
本発明の第３の実施の形態は、第２の実施の形態による共振型ＤＣ−ＤＣコンバータにおいて、ＦＥＴスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御するものである。本実施の形態によれば、整流回路の出力電圧値に応じてＦＥＴスイッチング回路のオン時間を制御しているので、簡単な回路構成で整流回路の出力電圧を安定化させることができる。
【実施例１】
【０００８】
以下に、本発明の共振型ＤＣ−ＤＣコンバータの一実施例を図面に基づいて説明する。
図１は本発明の実施例１による共振型ＤＣ−ＤＣコンバータの基本構成を示す概念的回路図である。直流電圧が入力される入力端子１１はトランス１２の一次コイル１２１の一端およびドライバ電源回路１３に接続される。トランス１２の一次コイル１２１の他端は、電界効果トランジスタ（以下ＦＥＴと記す）スイッチング回路１４のドレイン１４１およびドライバ電源回路１３に接続されている。ＦＥＴスイッチング回路１４のドレイン１４１には、さらに、トランス１２の一次コイル１２１と並列にコンデンサ１５が接続され、トランス１２の一次コイル１２１とコンデンサ１５とにより共振回路１６を構成する。ＦＥＴスイッチング回路１４のゲート１４２はドライバ電源回路１３で駆動されるＦＥＴドライバ回路１７に接続されており、ＦＥＴドライバ回路１７からの信号により交互にオン、オフを繰返す。ＦＥＴスイッチング回路１４のソース１４３は接地されている。ドライバ電源回路１３による駆動電圧は、トランス１２の一次コイル１２１のインダクタンス成分とコンデンサ１５のキャパシタンス成分による共振電圧を利用しており、この電圧がＦＥＴドライバ回路１７のドライバ電圧となる。この共振電圧は入力直流電圧よりも高い電圧とすることができるので、入力直流電圧が低い場合でもＦＥＴスイッチング回路１４を適切に駆動することができ、スイッチング損失を抑えることができる。
トランス１２の二次コイル１２２は整流回路１８に接続されている。整流回路１８の出力は出力端子１９に接続されるとともに、整流回路１８の出力電圧の一部は電圧安定化回路２０を介して抵抗およびコンデンサを基本要素とする発振回路２１に供給される。発振回路２１の出力はＦＥＴドライバ回路１７に接続されている。電圧安定化回路２０と発振回路２１の結合部はたとえばフォトカプラ２２で構成されている。発振回路２１と電圧安定化回路２０との結合部におけるフォトカプラ２２はトランジスタ成分を有しており、このトランジスタ成分の等価抵抗は発振回路２１の抵抗とともに発振に寄与する。ところで、フォトカプラ２２のトランジスタ成分による等価抵抗は整流回路１８の出力電圧により可変であるので、発振回路２１の発振に寄与する抵抗成分は可変抵抗として作用する。したがって、電圧安定化回路２０からの電圧によって発振回路２１の抵抗を変化させることにより、コンデンサとの時定数を変化させてＦＥＴスイッチング回路１４のオン時間を調整するオン時間制御信号を発生することができる。発振回路２１としては、汎用のロジックＩＣを使用することができる。
【０００９】
以上のような回路構成による動作を図２とともに説明する。ＦＥＴスイッチング回路１４の電圧はドレイン１４１の電圧を正として表わす。この電圧は同時にコンデンサ１５の電圧Ｖｃでもある。またコンデンサ１５の電流ＩｃはＦＥＴスイッチング回路１４のドレイン１４１側より流れる電流の方向を正として表わす。
図２（ａ）に示すように、時刻ｔ1においてＦＥＴスイッチング回路１４がオフ状態になると、入力端子１１からの直流電圧は、トランス１２の一次コイル１２１とコンデンサ１５による共振回路１６に印加される。このとき、入力端子１１からトランス１２の一次コイル１２１に印加される電圧は、方形波状でオン、オフするが、トランス１２の一次コイル１２１のインダクタンスとコンデンサ１５のキャパシタンスにより、共振回路１６に共振が起こり、コンデンサ１５の電圧Ｖｃは、図２（ｂ）に示すように、一次コイル１２１のインダクタンスとコンデンサ１５の定数で定まる共振波形の弧を描いて０から正の電圧で急激に上昇し、その後、共振の弧に沿って減少し、時刻ｔ2において０に近い最小値に達する。この間、コンデンサ１５の電流Ｉｃは、図２（ｃ）に示すように変化する。時刻ｔ2においてコンデンサ１５の電圧Ｖｃが0に近い最小値に達した後、さらにＦＥＴスイッチング回路１４をオフ状態に維持すると、コンデンサ１５の電圧Ｖｃは、図２（ｂ）に示すように、略一定の微小電圧を所定時間継続し、時刻ｔ4の後に再び共振波形の弧を描いて急激に上昇する。なお、ＦＥＴスイッチング回路１４をオフ状態に維持する時間、すなわち、ＦＥＴスイッチング回路１４のオフ時間は発振回路２１の基本要素である抵抗およびコンデンサの時定数により定まる。
【００１０】
ゼロ電圧スイッチングにおいては、コンデンサ１５の電圧Ｖｃが図２（ｂ）において０になったときにオン状態に切り換わるが、本実施例においては、電圧ゼロを検出せずにＦＥＴスイッチング回路１４がオフである時間を、発振回路２１の抵抗およびコンデンサにより定まる所定時間維持し、コンデンサ１５の電圧Ｖｃが０に近づいたときからコンデンサ１５の電圧Ｖｃが再び上昇を開始して最小値より大幅にプラスに転ずる前までの任意の時刻に、ＦＥＴスイッチング回路１４のオフ時間が終了してオンに切換わるように発振回路２１の抵抗およびコンデンサの時定数を定める。すなわち、コンデンサ１５の電圧Ｖｃが正の値から０に近い最小値に達する直前の時刻ｔ3から、コンデンサ１５の電圧Ｖｃが再び上昇を開始して最小値より大幅にプラスに転じる直前の時刻ｔ4までの任意の時刻ｔにおいて、ＦＥＴスイッチング回路１４がオン状態になるように制御する。もちろん、時刻ｔ2にオン状態に切換わるようにしてもよい。すなわち、コンデンサ１５の電圧Ｖｃが０に近い値の近傍にある期間の任意の時刻に、ＦＥＴスイッチング回路１４のオフ時間が終了してオンに切換わるようにする。
本実施例においては、ゼロクロス方式でないため、図２（ｂ）のようにコンデンサ１５の電圧Ｖｃが０を通過せずに０に近づくだけで動作する。このため、共振部の定数設定を厳密に行わなくても動作可能である。また、ゼロ電圧検出は行っていないが、コンデンサ１５の電圧Ｖｃが０に近づいたときにスイッチング回路をオン状態にしているため、ゼロクロス方式と同等の効果が得られる。
【００１１】
このように、ＦＥＴスイッチング回路１４がオフの期間は、時刻ｔ1を開始点とし、時刻ｔ3から時刻ｔ4期間までの任意の時間を終了点とすることができる。したがって、ＦＥＴスイッチング回路１４のオフ期間の時間に幅があるため、発振回路２１の精度を必要としないので設計が容易となり、動作の安定度も増す。なお、時刻ｔ1から時刻ｔ2までの時間は共振回路１６で一義的に定まる値である。
このようにゼロ電圧スイッチングでなくともスイッチング損失を極めて低く抑えることが可能である。
共振回路１６の共振周波数は、更に高くなっても、ゼロ電圧スイッチングと同様、スイッチング損失及びスイッチングノイズを最小に抑えることができる。また共振周波数を高くすることが可能であるため、トランス１２およびコンデンサ１５の小型化が可能である。
【００１２】
入力電力は一次コイル１２１を介してトランス１２で昇圧または降圧されて二次コイル１２２に伝達され、整流回路１８で整流、平滑され、出力端子１９に昇圧または降圧された直流電圧を供給する。
整流回路１８の出力電圧の大きさはＦＥＴドライバ回路１７がオンの時間により定まる。そこで、整流回路１８の出力電圧の一部を電圧検出回路２０に供給し、発振回路２１を介してＦＥＴドライバ回路１７にフィードバックすることにより、整流回路１８の出力電圧の大きさを安定化させる。発振回路２１では、電圧検出回路２０から供給された電圧に基づいて発振回路２１と電圧安定化回路２０との結合部におけるフォトカプラ２２のトランジスタ成分の等価抵抗を変化させて、発振回路２１の発振に寄与する抵抗成分である可変抵抗の抵抗値を変化させ、発振出力および発振幅を調整したオン時間制御信号を発生する。すなわち、整流回路１８の出力電圧を電圧検出回路２０で検出し、出力電圧が小さいときは、発振回路２１の可変抵抗の抵抗値を大きく変化させて発振出力を大きくするように発振幅を広げ、ＦＥＴスイッチング回路１４のオン期間を広げるようにオン時間制御信号を発生させる。一方、出力電圧が大きいときは、発振回路２１の可変抵抗の抵抗値を小さく変化させて発振出力を小さくするように制御する。この結果、整流回路１８の出力電圧が小さいときはＦＥＴスイッチング回路１４のオン時間を長くし、整流回路１８の出力電圧が大きいときはＦＥＴスイッチング回路１４のオン時間を短くするようなオン時間制御信号を発生する。
【００１３】
一方、コンデンサ１５の電圧Ｖｃをドライバ電源回路１３に供給し、ＦＥＴドライバ回路１７はオン時間制御信号により定まる出力およびパルス幅の制御信号をＦＥＴスイッチング回路１４のゲート１４２に印加してＦＥＴスイッチング回路１４をオンにする。すなわち、ＦＥＴスイッチング回路１４のオン時間は、整流回路１８の出力電圧、発振回路２１の可変抵抗値およびコンデンサの定数に応じたパルス幅のオン時間制御信号により定まる時間で決定される。ＦＥＴスイッチング回路１４のオフ時間の終了時刻がＦＥＴスイッチング回路１４のオン時刻、すなわち、前述した時刻ｔになるように発振回路２１の抵抗値およびコンデンサの定数を定める。
このように、電圧安定化回路２０および発振回路２１によりパルス幅制御による電圧安定化回路系を構成しており、それにより定められるＦＥＴスイッチング回路１４のオン期間を変えることにより整流回路１８の出力電圧が調整できる。
【実施例２】
【００１４】
図３は、本発明の実施例２による共振型ＤＣ−ＤＣコンバータの具体的な回路系を示す実施例である。本回路系において、図１の各部に対応する部分を破線で囲んで同一符号を付している。電圧安定化回路２０および発振回路２１はフォトカプラ２２により結合されている。動作は図１と本質的に同一であるので説明は省略する。
【産業上の利用可能性】
【００１５】
本発明の共振型ＤＣ−ＤＣコンバータは、無停電電源装置等の電気機器、パーソナルコンピュータ等の情報機器、メカトロニクス機器などの直流電源装置に適用して好適である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１による共振型ＤＣ−ＤＣコンバータの基本構成を示す概念的回路図
【図２】図１における共振型ＤＣ−ＤＣコンバータの動作を説明する波形図で、（ａ）は入力電圧波形、（ｂ）はコンデンサの電圧波形、（ｃ）はコンデンサの電流波形
【図３】本発明の実施例２による共振型ＤＣ−ＤＣコンバータの具体的な回路系を示す回路図
【符号の説明】
【００１７】
１１  入力端子
１２  トランス
１３  ドライバ電源回路
１４  ＦＥＴスイッチング回路
１５  コンデンサ
１６  共振回路
１７  ＦＥＴドライバ回路
１８  整流回路
１９  出力端子
２０  電圧検出回路
２１  発振回路
２２  フォトカプラ
１２１  一次コイル
１２２  二次コイル
１４１  ドレイン
１４２  ゲート
１４３  ソース
【図１】
2007181361.tif 000003
【図２】
2007181361.tif 000004
【図３】
2007181361.tif 000005