(57)【要約】      （修正有）【課題】プロセスの大幅な変更等を必要とせずにレジストのラフネスを低減することが可能な、半導体装置の製造方法を得る。【解決手段】本発明に係る半導体装置の製造法は、（ａ）エッチング対象となる層間絶縁膜を形成する工程と、（ｂ）層間絶縁膜上に、レジストを全面的に形成する工程と、（ｃ）レジスト内に水素を導入する工程と、（ｄ）レジストをパターニングすることによりレジストパターン３ａを形成する工程と、（ｅ）レジストパターン３ａをエッチングマスクとして用いて、層間絶縁膜をエッチングし、層間絶縁膜パターン１ａを形成する工程とを備える。【選択図】図５
2007149833.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）エッチング対象となる第１の膜を形成する工程と、
（ｂ）前記第１の膜上に、レジストを全面的に形成する工程と、
（ｃ）前記レジスト内に水素を導入する工程と、
（ｄ）前記工程（ｃ）よりも後に実行され、前記レジストをパターニングすることにより、レジストパターンを形成する工程と、
（ｅ）前記レジストパターンをエッチングマスクとして用いて、前記第１の膜をエッチングする工程と
を備える、半導体装置の製造方法。
【請求項２】
（ａ）エッチング対象となる第１の膜を形成する工程と、
（ｂ）前記第１の膜上に、レジストを全面的に形成する工程と、
（ｃ）前記レジストをパターニングすることにより、レジストパターンを形成する工程と、
（ｄ）前記工程（ｃ）よりも後に実行され、前記レジストパターン内に水素を導入する工程と、
（ｅ）前記工程（ｄ）よりも後に実行され、前記レジストパターンをエッチングマスクとして用いて、前記第１の膜をエッチングする工程と
を備える、半導体装置の製造方法。
【請求項３】
（ａ）エッチング対象となる第１の膜を形成する工程と、
（ｂ）前記第１の膜上に、非感光性のレジストを全面的に形成する工程と、
（ｃ）前記レジスト内に水素を導入する工程と、
（ｄ）前記工程（ｃ）よりも後に実行され、前記レジスト上に第２の膜を部分的に形成する工程と、
（ｅ）前記第２の膜をエッチングマスクとして用いて、前記レジストをエッチングする工程と、
（ｆ）前記工程（ｅ）よりも後に実行され、前記レジストをエッチングマスクとして用いて、前記第１の膜をエッチングする工程と
を備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、レジストを用いたエッチング方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、絶縁膜又は導電膜等の被エッチング膜をエッチングする工程において、レジストのラフネスの影響が無視できなくなってきている。つまり、レジストをエッチングマスクとして用いてエッチングを行う際に、レジストが変形し、その結果、被エッチング膜を所望のパターンにエッチングすることができず、半導体装置の特性に影響を及ぼす。そのため、レジストのラフネスを低減することが、重要な課題となっている。
【０００３】
レジストの変形を抑制する従来の技術が、下記の非特許文献１，２に開示されている。
【０００４】
非特許文献１では、エッチングガスを最適化することにより、レジストの変形が抑制されている。一般的に、エッチング中にレジスト等に付着する反応生成物（以下「デポジション」と称す）は、プラズマの輻射熱によってウェハの温度が上昇すると、熱変形を起こす。但し、Ｆ／Ｃ（Fluorine／Carbon）比の高いデポジションは熱変形を生じにくいため、デポジションの膜質を改善すれば、レジストのラフネスを低減することが可能である。そこで、非特許文献１では、エッチングの際に用いる希釈ガスを、従来のＡｒから、ＡｒとＸｅとの混合ガスに変更し、電子温度を下げることによって、デポジションの膜質を改善している。
【０００５】
非特許文献２では、レジストの表面をデポジションで覆うことでレジストをプロテクトし、これによってレジストの変形が抑制されている。具体的には、ＣＨ3Ｆガスを用いてレジストの表面上にデポジションを形成し、その後に通常のエッチングを行っている。
【０００６】
【非特許文献１】"Improvement of Dielectric Etching Process for ArF Resist" N.Negishi, *H.Takesue, **M.Sumiya, *T.Yoshida, and M.Izawa, Central Research Laboratory, Hitachi, Ltd., 1-280 Higashi-Koigakubo, Kokubunji, Tokyo 185-8601. *Hitachi High-Technologies Corporation, **Kasado R&D Center, Hitachi, Ltd. 794 Higashi-Toyoi, Kudamatsu, Yamaguchi 744-8601. -(2003 Dry Process Symp. /The institute of electrical engineer of Japan)
【非特許文献２】"Control of Surface Morphology and Etch Selectivity Using Fluorocarbon Film during Dry Etching" Y.S.Chae, H.W.Choi, J.W.Sun, J.Hong, C.H.Shin, G.J.Min, C.J.Kang, H.K.Cho, J.T.Moon, Semiconductor R&D Center, Samsung Electronics Co.Ltd., Korea, San #24 Nongseo-Ri, Giheung-Eup, Yongin-City, Gyeongki-Do 449-711, Korea. -(2004 Dry Process International Symposium)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、非特許文献１に開示された技術によると、希釈ガスとしてＡｒとＸｅとの混合ガスを使用するため、プロセスの大幅な変更が必要となる。また、Ｘｅガスは高価であるため、製造コストが上昇する。さらに、Ｘｅは質量が大きいため、Ｘｅの添加量によってはレジスト荒れの原因にもなり得る。
【０００８】
また、非特許文献２に開示された技術によると、レジストの表面上に予めデポジションを形成する際に、レジストによって覆われていない部分の被エッチング膜の表面上にも、デポジションが付着する。その結果、被エッチング膜の開口性が低下する。エッチングすべき領域の面積が大きいほどこの傾向が顕著であるため、この技術を適用できるのは、エッチングすべき領域の面積が小さい場合に限定される。
【０００９】
本発明はかかる事情に鑑みて成されたものであり、プロセスの大幅な変更を必要とせず、コストの上昇を招かず、適用対象が限定されることもなく、レジストのラフネスを低減することが可能な、半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明に係る半導体装置の製造方法は、（ａ）エッチング対象となる第１の膜を形成する工程と、（ｂ）前記第１の膜上に、レジストを全面的に形成する工程と、（ｃ）前記レジスト内に水素を導入する工程と、（ｄ）前記工程（ｃ）よりも後に実行され、前記レジストをパターニングすることにより、レジストパターンを形成する工程と、（ｅ）前記レジストパターンをエッチングマスクとして用いて、前記第１の膜をエッチングする工程とを備える。
【００１１】
第２の発明に係る半導体装置の製造方法は、（ａ）エッチング対象となる第１の膜を形成する工程と、（ｂ）前記第１の膜上に、レジストを全面的に形成する工程と、（ｃ）前記レジストをパターニングすることにより、レジストパターンを形成する工程と、（ｄ）前記工程（ｃ）よりも後に実行され、前記レジストパターン内に水素を導入する工程と、（ｅ）前記工程（ｄ）よりも後に実行され、前記レジストパターンをエッチングマスクとして用いて、前記第１の膜をエッチングする工程とを備える。
【００１２】
第３の発明に係る半導体装置の製造方法は、（ａ）エッチング対象となる第１の膜を形成する工程と、（ｂ）前記第１の膜上に、非感光性のレジストを全面的に形成する工程と、（ｃ）前記レジスト内に水素を導入する工程と、（ｄ）前記工程（ｃ）よりも後に実行され、前記レジスト上に第２の膜を部分的に形成する工程と、（ｅ）前記第２の膜をエッチングマスクとして用いて、前記レジストをエッチングする工程と、（ｆ）前記工程（ｅ）よりも後に実行され、前記レジストをエッチングマスクとして用いて、前記第１の膜をエッチングする工程とを備える。
【発明の効果】
【００１３】
第１〜第３の各発明に係る半導体装置の製造方法によれば、レジストのラフネスを低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【００１５】
実施の形態１．
図１〜６は、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。ここでは一例として、層間絶縁膜内にコンタクトホールを形成するための、絶縁膜のエッチング工程について説明する。但し、本発明に係るエッチング方法は、絶縁膜のエッチング工程に限らず、半導体膜や金属膜等のエッチング工程にも適用可能である。後述の実施の形態２についても同様である。
【００１６】
まず、図１を参照して、エッチングの対象となる層間絶縁膜１を形成する。層間絶縁膜１の材質は任意であり、例えばシリコン酸化膜である。
【００１７】
次に、図２を参照して、２３０ｎｍ程度の膜厚を有するレジスト２を、層間絶縁膜１の上面上に全面的に塗布する。レジスト２は、感光性を有するフォトレジストであり、その材質は任意である。
【００１８】
次に、図３を参照して、高周波バイアス条件下でＨ2プラズマ処理を行うことにより、レジスト２内に水素を導入してレジスト３を形成する。具体的には、イオン注入法によって水素イオンをレジスト２内に注入する。あるいは、図２に示した構造のウェハが収容されたドライエッチングチャンバ又はＣＶＤチャンバ内に水素ガスを流すことによって、レジスト２内に水素を導入する。水素の濃度はおよそ５０％以上であることが望ましく、また、レジスト２の表面だけでなく内部にも水素を導入することが望ましい。なお、水素を導入したことに起因してレジスト２はシュリンクされるため、レジスト３の膜厚は、レジスト２の膜厚よりも若干薄くなっている。
【００１９】
次に、図４を参照して、写真製版法によってレジスト３を露光及び現像することにより、開口部３ｂを有するレジストパターン３ａを形成する。開口部３ｂの底面は、層間絶縁膜１の上面によって規定される。
【００２０】
次に、図５を参照して、レジストパターン３ａをエッチングマスクとして用いて、ドライエッチング法によって層間絶縁膜１をエッチングする。これにより、レジストパターン３ａによって覆われていない部分の層間絶縁膜１が除去され、コンタクトホール１ｂが形成される。つまり、コンタクトホール１ｂが形成された層間絶縁膜１ａが得られる。
【００２１】
次に、図６を参照して、層間絶縁膜１ａの上面上に残っているレジストパターン３ａを、アッシング処理によって除去する。
【００２２】
以上の説明では、レジスト２にＨ2プラズマ処理を行ってレジスト３を形成した後に、レジスト３のパターニングを行ったが、これとは逆に、レジストのパターニングを行った後にＨ2プラズマ処理を行ってもよい。図７〜１０は、本発明の実施の形態１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【００２３】
まず、図７を参照して、図２に示した構造を得た後、写真製版法によってレジスト２を露光及び現像することにより、開口部２ｂを有するレジストパターン２ａを形成する。開口部２ｂの底面は、層間絶縁膜１の上面によって規定される。
【００２４】
次に、図８を参照して、上記と同様の方法によってレジストパターン２ａ内に水素を導入することにより、レジストパターン３ｃを形成する。水素を導入したことに起因してレジストパターン２ａはシュリンクされるため、レジストパターン３ｃはレジストパターン２ａよりも若干小さくなっている。また、レジストパターン３ｃの開口部３ｄは、図４に示したレジストパターン３ａの開口部３ｂよりも若干大きくなっている。
【００２５】
次に、図９を参照して、レジストパターン３ｃをエッチングマスクとして用いて、ドライエッチング法によって層間絶縁膜１をエッチングする。これにより、レジストパターン３ｃによって覆われていない部分の層間絶縁膜１が除去され、コンタクトホール１ｄが形成される。つまり、コンタクトホール１ｄが形成された層間絶縁膜１ｃが得られる。
【００２６】
次に、図１０を参照して、層間絶縁膜１ｃの上面上に残っているレジストパターン３ｃを、アッシング処理によって除去する。
【００２７】
図１１，１２は、本発明の効果を説明するための図である。図１１を参照して、高周波バイアス条件下でＨ2プラズマ処理を行うことにより、水素の還元作用によって、レジスト中の酸素濃度が低下（つまりＯ／Ｃ比が減少）している。その結果、レジストが硬化されることによってレジスト耐性が向上する。そして、レジスト耐性が向上したレジストパターン３ａ，３ｃを用いて層間絶縁膜１がエッチングされるため、レジストのラフネスが低減される。
【００２８】
図１２の（ｃ）には、図１０のコンタクトホール１ｄが示されている。シュリンクに起因してコンタクトホールの径は大きくなっているが、ほぼ円形のコンタクトホールが得られており、ラフネスが低減されていることが分かる。
【００２９】
実施の形態２．
図１３〜２０は、本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。まず、図１３を参照して、図１に示した構造を得た後、２００ｎｍ程度の膜厚を有するレジスト４を、層間絶縁膜１の上面上に全面的に塗布する。レジスト４は、感光性を有しない有機膜、つまり非感光性のレジストである。
【００３０】
次に、図１４を参照して、上記と同様の方法によってレジスト４内に水素を導入することにより、レジスト５を形成する。水素を導入したことに起因してレジスト４はシュリンクされるため、レジスト５の膜厚は、レジスト４の膜厚よりも若干薄くなっている。
【００３１】
次に、図１５を参照して、７０ｎｍ程度の膜厚を有する中間層６を、レジスト５の上面上に全面的に形成する。中間層６の材質としては、レジスト５（及び後述するレジスト７）との選択性が高く、かつ、層間絶縁膜１をエッチングする際に併せて除去される材質とする。例えば、層間絶縁膜１の材質がシリコン酸化膜である場合には、中間層６の材質もシリコン酸化膜とすればよい。
【００３２】
次に、図１６を参照して、２３０ｎｍ程度の膜厚を有するレジスト７を、中間層６の上面上に全面的に塗布する。レジスト７は、感光性を有するフォトレジストである。
【００３３】
次に、図１７を参照して、写真製版法によってレジスト７を露光及び現像することにより、開口部７ｂを有するレジストパターン７ａを形成する。開口部７ｂの底面は、中間層６の上面によって規定される。
【００３４】
次に、図１８を参照して、レジストパターン７ａをエッチングマスクとして用いて、ドライエッチング法によって中間層６をエッチングする。これにより、レジストパターン７ａによって覆われていない部分の中間層６が除去され、中間層６の開口部６ｂが形成される。つまり、開口部６ｂが形成された中間層６ａが得られる。開口部６ｂの底面は、レジスト５の上面によって規定される。
【００３５】
次に、図１９を参照して、中間層６ａをエッチングマスクとして用いて、ドライエッチング法によってレジスト５をエッチングする。これにより、中間層６ａによって覆われていない部分のレジスト５が除去され、レジスト５の開口部５ｂが形成される。つまり、開口部５ｂを有するレジストパターン５ａが得られる。開口部５ｂの底面は、層間絶縁膜１の上面によって規定される。なお、レジスト５をエッチングする工程において、中間層６ａの上面上に残っていたレジストパターン７ａは併せて除去される。
【００３６】
次に、図２０を参照して、レジストパターン５ａをエッチングマスクとして用いて、ドライエッチング法によって層間絶縁膜１をエッチングする。これにより、レジストパターン５ａによって覆われていない部分の層間絶縁膜１が除去され、コンタクトホール１ｂが形成される。つまり、コンタクトホール１ｂが形成された層間絶縁膜１ａが得られる。
【００３７】
次に、層間絶縁膜１ａの上面上に残っているレジストパターン５ａをアッシング処理によって除去することにより、図６に示した構造と同様の構造が得られる。
【００３８】
以上の説明では、レジスト５とレジスト７との間に中間層６を形成したが、中間層６の形成を省略することもできる。図２１〜２４は、本発明の実施の形態２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【００３９】
まず、図２１を参照して、図１４に示した構造を得た後、２３０ｎｍ程度の膜厚を有するレジスト８を、レジスト５の上面上に全面的に塗布する。レジスト８は、レジスト５との選択性が高く、かつ感光性を有するフォトレジストである。
【００４０】
次に、図２２を参照して、写真製版法によってレジスト８を露光及び現像することにより、開口部８ｂを有するレジストパターン８ａを形成する。開口部８ｂの底面は、レジスト５の上面によって規定される。
【００４１】
次に、図２３を参照して、レジストパターン８ａをエッチングマスクとして用いて、ドライエッチング法によってレジスト５をエッチングする。これにより、レジストパターン８ａによって覆われていない部分のレジスト５が除去され、レジスト５の開口部５ｂが形成される。つまり、開口部５ｂを有するレジストパターン５ａが得られる。開口部５ｂの底面は、層間絶縁膜１の上面によって規定される。
【００４２】
次に、図２４を参照して、レジストパターン５ａをエッチングマスクとして用いて、ドライエッチング法によって層間絶縁膜１をエッチングする。これにより、レジストパターン５ａによって覆われていない部分の層間絶縁膜１が除去され、コンタクトホール１ｂが形成される。つまり、コンタクトホール１ｂが形成された層間絶縁膜１ａが得られる。なお、層間絶縁膜１をエッチングする工程において、レジストパターン５ａの上面上に残っていたレジストパターン８ａは併せて除去される。
【００４３】
次に、層間絶縁膜１ａの上面上に残っているレジストパターン５ａをアッシング処理によって除去することにより、図６に示した構造と同様の構造が得られる。
【００４４】
上記実施の形態１に係る半導体装置の製造方法によると、図４に示した工程で、Ｈ2プラズマ処理後のレジスト３に対して露光処理が行われる。従って、レジスト３内に導入されている水素に起因して、露光の解像度が低下する可能性がある。これに対して、本実施の形態２及びその変形例に係る半導体装置の製造方法によれば、Ｈ2プラズマ処理が行われたレジスト５に対して露光処理は行われない。従って、露光の解像度が低下することはない。
【００４５】
また、上記実施の形態１の変形例に係る半導体装置の製造方法によると、図８に示した工程でＨ2プラズマ処理を行うことにより、レジストパターン２ａがシュリンクされたレジストパターン３ｃが得られる。その結果、図７に示したレジストパターン２ａの開口部２ｂと、図９，１０に示したコンタクトホール１ｄとの間で、寸法の変動が生じている。これに対して、本実施の形態２及びその変形例に係る半導体装置の製造方法によれば、レジストパターン７ａ（図１７参照）やレジストパターン８ａ（図２２参照）に対してＨ2プラズマ処理を行うのではなく、ベタ膜状のレジスト４に対してＨ2プラズマ処理が行われる。従って、レジストパターン７ａ，８ａの開口部７ｂ，８ｂと、図２０，２４に示したコンタクトホール１ｂとの間で、寸法の変動は生じない。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】本発明の効果を説明するための図である。
【図１２】本発明の効果を説明するための図である。
【図１３】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１６】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１７】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図１９】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２０】本発明の実施の形態２に係る半導体装置の製造方法を工程順に示す断面図である。
【図２１】本発明の実施の形態２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図２２】本発明の実施の形態２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図２３】本発明の実施の形態２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図２４】本発明の実施の形態２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【符号の説明】
【００４７】
１，１ａ，１ｃ  層間絶縁膜、１ｂ，１ｄ  コンタクトホール、２〜５，７，８  レジスト、２ａ，３ａ，３ｃ，５ａ，７ａ，８ａ  レジストパターン、６，６ａ  中間層。
【図１】
2007149833.tif 000003
【図２】
2007149833.tif 000004
【図３】
2007149833.tif 000005
【図４】
2007149833.tif 000006
【図５】
2007149833.tif 000007
【図６】
2007149833.tif 000008
【図７】
2007149833.tif 000009
【図８】
2007149833.tif 000010
【図９】
2007149833.tif 000011
【図１０】
2007149833.tif 000012
【図１１】
2007149833.tif 000013
【図１２】
2007149833.tif 000014
【図１３】
2007149833.tif 000015
【図１４】
2007149833.tif 000016
【図１５】
2007149833.tif 000017
【図１６】
2007149833.tif 000018
【図１７】
2007149833.tif 000019
【図１８】
2007149833.tif 000020
【図１９】
2007149833.tif 000021
【図２０】
2007149833.tif 000022
【図２１】
2007149833.tif 000023
【図２２】
2007149833.tif 000024
【図２３】
2007149833.tif 000025
【図２４】
2007149833.tif 000026