(57)【要約】【課題】隣接する配線間の容量値を低減できるようにする。【解決手段】ストッパー絶縁膜６がシリコン窒化膜により配線層３の側壁上部３ｂに沿って形成されているため、シリコン窒化膜が配線層３の側壁全面に形成されている構成に比較して隣接する配線層３間の容量値を低減することができる。しかも隣接した配線層３との間の接触不良を抑制できる。【選択図】図１
2007149754.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線用溝が上部に形成された第１の層間絶縁膜と、
前記複数の配線用溝に埋込み形成されると共に上面部が前記第１の層間絶縁膜の上面部より上方まで突出して形成されることにより側壁上部が前記第１の層間絶縁膜の上面部から上方に突出して形成された配線層と、
前記配線層の上に側面を備えて形成されたＶｉａプラグと、
前記Ｖｉａプラグの側面を覆うように形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜とは異なる材料により前記配線層の側壁上部のみに沿って形成されたストッパー絶縁膜とを備えたことを特徴とする半導体装置。
【請求項２】
前記配線層の幅および前記Ｖｉａプラグの径は、同一寸法であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線層の幅および前記Ｖｉａプラグの径は、何れか一方が大きい寸法であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記配線層は、金属層と当該金属層の上に形成されたバリアメタル層とにより構成され、
前記ストッパー絶縁膜は、前記配線層のうち前記バリアメタル層の側壁のみに形成されていることを特徴とする請求項１ないし３の何れかに記載の半導体装置。
【請求項５】
第１の層間絶縁膜内に配線層を埋め込み形成する第１工程と、
前記配線層の下面より上方位置でかつ前記配線層の上面より下方位置まで前記第１の層間絶縁膜を除去する第２工程と、
前記第１の層間絶縁膜および前記配線層上に前記第１の層間絶縁膜とは異なる材料によるストッパー絶縁膜を形成する第３工程と、
前記第１の層間絶縁膜から突出した前記配線層の側壁部の前記ストッパー絶縁膜は残しつつ、前記配線層上面上の前記ストッパー絶縁膜をエッチング除去する第４工程と、
前記第１の層間絶縁膜およびストッパー絶縁膜並びに配線層の上に第２の層間絶縁膜を形成する第５工程と、
前記ストッパー絶縁膜に対して高選択性を有する条件により前記ストッパー絶縁膜をストッパーとして前記第２の層間絶縁膜をエッチングしＶｉａホールを形成する第６工程と、
前記Ｖｉａホール内にＶｉａプラグを埋込み形成する第７工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１工程では、金属層を形成すると共に当該金属層の上にバリアメタル層を形成することにより前記第１の層間絶縁膜内に前記配線層を形成し、
前記第２工程では、前記バリアメタル層と前記金属層との界面まで前記第１の層間絶縁膜を除去することを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線を電気的に導通接続するためのＶｉａプラグを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、設計ルールの縮小化および素子の微細化に伴い、高集積化の進む半導体装置においては、配線を３次元的に形成するための多層配線技術が必要不可欠となってきている。従来より、リソグラフィ工程におけるパターンニング時の合わせズレ量を予め考慮した回路設計が行われていたが、回路面積を抑制するため、合わせズレマージンのないボーダーレスコンタクトを形成するようにしている。このため、多層配線技術においてはリソグラフィ工程におけるマスクの合わせズレに伴い配線層との接合不良が発生する可能性がある。
【０００３】
このような課題を解決するため、配線部の側壁部に対し層間膜よりエッチレートの遅い絶縁物でサイドウォールを形成する技術が開示されている（例えば、特許文献１参照）。この特許文献１に開示されている技術によれば、下地配線の側壁部に層間膜よりエッチレートの遅い絶縁物によりサイドウォールを形成し、次いで該層間膜を成膜し、その後コンタクトホールを形成するようにしているため、下地配線の側面の露出を避けることにより、合わせズレ部での過剰なエッチングを防止することができ、高歩留まりで形成することができる。
【特許文献１】特開平１１−６７８９８号公報（段落００３０、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に開示されている技術では、下地配線の側壁に対して全面に絶縁物が形成されているため、下地配線に対して隣接して配線層が存在する場合、例えば誘電率の高い絶縁材料により絶縁膜を配線層の側壁に形成したときには、隣接配線との容量値が増してしまう。
本発明は、上記事情に鑑みてなされたもので、その目的は、隣接する配線間の容量値を低減することができる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、複数の配線用溝が上部に形成された第１の層間絶縁膜と、複数の配線用溝に埋込み形成されると共に上面部が第１の層間絶縁膜の上面部より上方まで突出して形成されることにより側壁上部が第１の層間絶縁膜の上面部から上方に突出して形成された配線層と、配線層の上に側面を備えて形成されたＶｉａプラグと、Ｖｉａプラグの側面を覆うように形成された第２の層間絶縁膜と、第２の層間絶縁膜とは異なる材料により配線層の側壁上部のみに沿って形成されたストッパー絶縁膜とを備えたことを特徴としている。
【０００６】
本発明の半導体装置の製造方法は、第１の層間絶縁膜内に配線層を埋め込み形成する第１工程と、配線層の下面より上方位置でかつ配線層の上面より下方位置まで第１の層間絶縁膜を除去する第２工程と、第１の層間絶縁膜および配線層上に第１の層間絶縁膜とは異なる材料によるストッパー絶縁膜を形成する第３工程と、第１の層間絶縁膜から突出した配線層の側壁部のストッパー絶縁膜は残しつつ、配線層上面上のストッパー絶縁膜をエッチング除去する第４工程と、第１の層間絶縁膜およびストッパー絶縁膜並びに配線層の上に第２の層間絶縁膜を形成する第５工程と、ストッパー絶縁膜に対して高選択性を有する条件によりストッパー絶縁膜をストッパーとして第２の層間絶縁膜をエッチングしＶｉａホールを形成する第６工程と、Ｖｉａホール内にＶｉａプラグを埋込み形成する第７工程とを備えたことを特徴としている。
【発明の効果】
【０００７】
本発明によれば、配線間の容量値を抑制できる。
【発明を実施するための最良の形態】
【０００８】
（第１の実施形態）
本発明の第１の実施形態について、図１ないし図７を参照しながら説明する。
図１は、多層配線層構造の一部を模式的に示している。この図１において、この半導体装置１は、第１の層間絶縁膜２を備えている。この第１の層間絶縁膜２は、例えばシリコン酸化膜（ＳｉＯ2）により構成されており、その上部に配線用溝２ａが所定間隔で複数設けられている。この配線用溝２ａには上層側の配線部３が埋込み形成されている。
【０００９】
この配線部３は、例えばＡｌ等の金属やＡｌ−Ｃｕ合金等の金属材料からなるもので、その上面部３ａが第１の層間絶縁膜２の上面部２ｂの平面に対して上方まで突出して形成されている。すなわち、配線部３はその側壁上部３ｂが第１の層間絶縁膜２の上面部２ｂの平面に対して突出して形成されると共に、その側壁上部３ｂの側面は例えば上面部２ｂに対して垂直面となるように形成されている。
【００１０】
このとき、配線層３の幅は例えば２００［ｎｍ］に形成されている。また第１の層間絶縁膜２の上面部２ｂから配線層３の上面部３ａが突出した高さは例えば２００〜４００［Å］の範囲内の所定高さである。また、配線層３の総高さは、２０００〜３０００［Å］の範囲内の所定高さである。
【００１１】
また、第１の層間絶縁膜２の下部には、下層側の配線部４が形成されている。下層側の配線部４は、配線部３と同様にＡｌ金属やＡｌ−Ｃｕ合金等の金属材料からなるもので、配線部３および４は上下互い違いに配設されている。
【００１２】
配線層３上の一部には第２の層間絶縁膜５が形成されている。この第２の層間絶縁膜５は、例えば第１の層間絶縁膜２と同一材料（例えばシリコン酸化膜：例えばＳｉＯ2膜）により形成されている。
【００１３】
上層側の配線部３の側壁上部３ｂの側部にはストッパー絶縁膜６が形成されている。このストッパー絶縁膜６は、第１の層間絶縁膜２や第２の層間絶縁膜５とは異なる材料（エッチング処理時に第２の層間絶縁膜５との間で高選択性を得られる材料：例えばシリコン窒化膜）により形成されている。このストッパー絶縁膜６は、配線部３の上面端部３ａａから当該配線部３の側壁上部３ｂの側面に沿って側壁上部３ｂを覆うよう形成されており、第１の層間絶縁膜２の上面部２ｂまでその外面が上に凸となるように湾曲して形成されている。
【００１４】
上層側の配線層３とストッパー絶縁膜６の上には、Ｖｉａプラグ７が形成されている。このＶｉａプラグ７は、例えばＴｉ／ＴｉＮ積層膜からなるバリアメタル膜７ａおよび例えばＷ等の金属膜７ｂにより構成されている。
【００１５】
Ｖｉａプラグ７と第２の層間絶縁膜５との上面は面一に形成され、Ｖｉａプラグ７の側面全体は第２の層間絶縁膜５により覆われている。Ｖｉａプラグ７の上には配線層８が接触して形成されている。
【００１６】
これまでの技術では、例えば特許文献１に示すように、配線層３の側壁全面にストッパー絶縁膜６を形成していたため、平面的に隣接して配線層３を形成した場合、例えば誘電率の比較的高い絶縁材料（例えばシリコン窒化膜）によりストッパー絶縁膜６を形成すると、隣接した配線層３との間の容量値が増してしまい、隣接した配線層３間で所望の特性を得にくい。
【００１７】
本実施形態によれば、ストッパー絶縁膜６がシリコン窒化膜により配線層３の側壁上部３ｂに沿って形成されているため、シリコン窒化膜が配線層３の側壁全面に形成されている構成に比較して隣接する配線層３間の容量値を低減することができる。しかも隣接した配線層３との間の接触不良を抑制できる。
【００１８】
＜製造方法について＞
以下、このような半導体装置１の製造方法について、図２ないし図７を参照しながら説明する。
図２に示すように、シリコン酸化膜からなる第１の層間絶縁膜２の上部に配線用溝２ａを形成し、この配線用溝２ａに配線層３を埋込み、第１の層間絶縁膜２および配線層３の上部をＣＭＰ(Chemical Vapor Deposition)法により平坦化する。尚、配線層３の下面から上面までの高さは２０００〜３０００［Å］に形成されるものとする。
【００１９】
次に図３に示すように、第１の層間絶縁膜２および配線層３間で、配線層３に対して高選択比の得られる条件を用いて第１の層間絶縁膜２をドライエッチング処理することにより配線層３の上面部３ａよりも第１の層間絶縁膜２の上面部２ａを２００〜４００［Å］の範囲内で所定高さだけ低くする。尚、このドライエッチング処理に代えて、ＣＭＰ法により処理しても同様の構成を得ることができる。
【００２０】
次に図４に示すように、例えば第１の層間絶縁膜２および配線層３を覆うようにストッパー絶縁膜６を形成する。ストッパー絶縁膜６は、第１の層間絶縁膜２とは異なる材料、例えばシリコン窒化膜（例えばＳｉ3Ｎ4）により形成されている。
【００２１】
次に図５に示すように、第１の層間絶縁膜２および配線層３とストッパー絶縁膜６との間で高選択性を有する条件によりストッパー絶縁膜６をドライエッチング処理しエッチバックする。これにより、ストッパー絶縁膜６が配線部３の上面端部３ａａから配線部３の側壁上部３ｂの側面に沿って側壁上部３ｂを覆うよう残存する。
【００２２】
次に図６に示すように、第１の層間絶縁膜２およびストッパー絶縁膜６並びに配線層３の上に例えばシリコン酸化膜（ＳｉＯ2膜）からなる第２の層間絶縁膜５を形成すると共に、その上にレジストＲを塗布し当該レジストＲをパターンニングし、配線層３の上面部３ａまで第２の層間絶縁膜５をエッチング処理しＶｉａホールＨを形成する。尚、エッチング処理時には、配線層３およびストッパー絶縁膜６に対して高選択性を有する条件により第２の層間絶縁膜５をエッチング処理する。
【００２３】
図７に示すように、レジストＲのパターン形成時にマスクの合わせずれδが生じ、第２の層間絶縁膜５に対してＶｉａホールＨが配線層３の平面的な形成領域Ｗからずれたとしても、第２の層間絶縁膜５をエッチング処理したときにストッパー絶縁膜６がエッチング処理のストッパーとして機能するため、ＶｉａホールＨが下層側の配線部４まで突き抜ける虞をなくすことができる。
【００２４】
ＶｉａホールＨを形成した後、図８に示すように、ＶｉａホールＨ内に例えばＴｉ／ＴｉＮ積層膜からなるバリアメタル膜７ａを埋込み、第２の層間絶縁膜５およびバリアメタル膜７ａの上部をＣＭＰ法により平坦化し、Ｗ等による金属膜７ｂを成膜すると共にその上にレジストを塗布して所望のパターンニングを行い、第２の層間絶縁膜５までエッチング処理し配線層８を形成する。
【００２５】
仮にＶｉａホールＨを形成した時点で当該ＶｉａホールＨが下層側の配線部４まで突き抜けてしまうと、バリアメタル膜７ａおよび金属膜７ｂをＶｉａホールＨ内に埋込み形成したときに、上層側および下層側の配線層３および４が短絡してしまう。本実施形態では、ストッパー絶縁膜６が配線層３の側壁上部３ｂのみに形成されているため、短絡する虞がなくなり、デバイス不良をなくすことができる。
【００２６】
このような第１の実施形態に係る製造方法によれば、第１の層間絶縁膜２の上部に配線層３を形成し、この配線層３の下面部より上でかつ上面部３ａよりも下方位置まで第１の層間絶縁膜２を除去し、第１の層間絶縁膜２および配線層３の上にストッパー絶縁膜６を形成し、このストッパー絶縁膜６をドライエッチングし、第１の層間絶縁膜２およびストッパー絶縁膜６並びに配線層３の上に第２の層間絶縁膜５を形成し、配線層３およびストッパー絶縁膜６に対して高選択性を有する条件により第２の層間絶縁膜５をドライエッチングしＶｉａホールＨを形成し、このＶｉａホールＨ内にＶｉａプラグ７を埋込み形成するため、たとえＶｉａホールＨを形成するときにマスクの合わせずれδが生じたとしても、ストッパー絶縁膜６によりエッチング処理がストップし、下層側の配線層４までＶｉａホールＨが突き抜ける虞がなくなる。
【００２７】
すなわち、ストッパー絶縁膜６が配線層３の側壁上部３ｂのみに沿って形成されているため、たとえＶｉａプラグ７を形成する前工程においてＶｉａホールＨを形成したとしても、このストッパー絶縁膜６がストッパーとなるため、下層側の配線層４まで突き抜ける虞をなくすことができる。したがってデバイス動作の不良を生じることもなくなる。
さらに、配線層３の側壁全体ではなく、側壁上部３ｂのみにストッパー絶縁膜６を形成しているので、隣接配線間の容量値を抑えることができる。
【００２８】
（第２の実施形態）
図８ないし図１６は、本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、配線層３に代わる配線層１１が金属層１２およびバリアメタル層１３の２層構造で形成されており、バリアメタル層１３の側壁全面にのみストッパー絶縁膜６が形成されているところにある。第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分を中心に説明する。
【００２９】
図８は、配線構造の断面図を模式的に示している。この図８に示すように、配線層１１は、例えばＡｌ−Ｃｕ合金やＡｌ−Ｓｉ−Ｃｕ合金等による下層側の金属層１２と、この金属層１２の上層側に形成されたバリアメタル層１３とにより形成されている。バリアメタル層１３は、例えばＴｉＮ／Ｔｉの積層膜により構成されている。このバリアメタル層１３は、エレクトロマイグレーションの抑制のために形成される層であり反射防止膜として機能する。ストッパー絶縁膜６は、バリアメタル層１３の側壁全面にのみ形成され、金属層１２の側壁面には形成されていない。
【００３０】
この場合、Ｖｉａプラグ７を形成するときにマスク合わせずれが生じたとしても、ストッパー絶縁膜６の上にＶｉａプラグ７が形成されるため、Ｖｉａプラグ７と特に隣接する配線層１１の金属層１２との間の距離が短くならず、隣接する配線層１１および１１並びに隣接する配線層１１および４間の容量値を抑制することができる。
【００３１】
以下、製造工程について図９ないし図１６をも参照しながら説明する。
図９に示すように、第１の層間絶縁膜２を構成する下側の層間絶縁膜１５の上に金属層１２、バリアメタル層１３を形成すると共に、シリコン窒化膜１４を例えばプラズマＣＶＤ法により形成する。次に、シリコン窒化膜１４の上にレジストＲを塗布し、所定の領域に対してパターン形成する。このパターン形成領域は平面的には配線層１１の形成領域である。尚、下側の層間絶縁膜１５は、例えばシリコン酸化膜（ＳｉＯ2膜）により構成される。
【００３２】
次に、図１０に示すように、パターン形成されたレジストＲをマスクとしてシリコン窒化膜１４、バリアメタル層１３および金属層１２をＲＩＥ(Reactive Ion Etching)法によりエッチングする。この場合、層間絶縁膜１５に対して高選択性を有する条件下でシリコン窒化膜１４、バリアメタル層１３および金属層１２をエッチングする。すると、パターン形成されたレジストＲの形成領域以外の領域について層間絶縁膜１５の上面が露出する。
【００３３】
次に、図１１に示すように、レジストＲをアッシャー処理により除去することで配線層１１の外形を整えるように構成する。
次に、図１２に示すように、シリコン窒化膜１４、バリアメタル層１３、金属層１２および層間絶縁膜１５を覆うように上側の層間絶縁膜１６を積層する。この上側の層間絶縁膜１６は、例えばシリコン酸化膜により形成される膜である。層間絶縁膜１５および１６が、第１の層間絶縁膜２を構成している。
【００３４】
次に、図１３に示すように、シリコン窒化膜１４をストッパーとして層間絶縁膜１６をＣＭＰ法により平坦化処理する。次に、図１４に示すように、シリコン窒化膜１４に対して選択比が得られる条件下でＲＩＥ法により層間絶縁膜１６を全面エッチバック処理する。このとき、金属層１２とバリアメタル層１３との間の界面（すなわち、バリアメタル層１３のボトム部）まで層間絶縁膜１６をエッチバック処理すると良い。その後、このエッチバック処理により生成されるフロロカーボン膜をアッシャー処理により除去する。
【００３５】
次に、図１５に示すように、層間絶縁膜１６およびシリコン窒化膜１４の上にストッパー絶縁膜６を等方的に形成する。このストッパー絶縁膜６は、例えばシリコン窒化膜(例えばＳｉ3Ｎ4)により形成される膜である。次に、図１６に示すように、層間絶縁膜１６とバリアメタル層１３に対して選択性を有する条件下でストッパー絶縁膜６を全面エッチバック処理する。
【００３６】
すると、バリアメタル層１３の上に形成されたストッパー絶縁膜６およびシリコン窒化膜１４が除去されると共に、ストッパー絶縁膜６がバリアメタル層１３の側壁に残留するようになる。また、ストッパー絶縁膜６は、バリアメタル層１３の側壁から平面方向に離間した領域においては全て除去されるようになり、この領域においては層間絶縁膜１６の上面が露出するようになる。この後の工程については、前述した実施形態と同様であるため、その説明を省略する。このような製造工程によっても前述実施形態と略同様の作用効果を奏する。
【００３７】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
配線層３もしくは１１の幅とＶｉａプラグ７の径とを同一寸法もしくは何れか一方が大きい寸法にすると良い。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態の模式的な構造を示す切断面図
【図２】一製造工程を示す切断面図（その１）
【図３】一製造工程を示す切断面図（その２）
【図４】一製造工程を示す切断面図（その３）
【図５】一製造工程を示す切断面図（その４）
【図６】一製造工程を示す切断面図（その５）
【図７】一製造工程を示す切断面図（その６）
【図８】本発明の第２の実施形態を示す図１相当図
【図９】一製造工程を示す切断面図（その１）
【図１０】一製造工程を示す切断面図（その２）
【図１１】一製造工程を示す切断面図（その３）
【図１２】一製造工程を示す切断面図（その４）
【図１３】一製造工程を示す切断面図（その５）
【図１４】一製造工程を示す切断面図（その６）
【図１５】一製造工程を示す切断面図（その７）
【図１６】一製造工程を示す切断面図（その８）
【符号の説明】
【００３９】
図面中、１は半導体装置、２は第１の層間絶縁膜、３は配線層、５は第２の層間絶縁膜、６はストッパー絶縁膜、７はＶｉａプラグを示す。
【図１】
2007149754.tif 000003
【図２】
2007149754.tif 000004
【図３】
2007149754.tif 000005
【図４】
2007149754.tif 000006
【図５】
2007149754.tif 000007
【図６】
2007149754.tif 000008
【図７】
2007149754.tif 000009
【図８】
2007149754.tif 000010
【図９】
2007149754.tif 000011
【図１０】
2007149754.tif 000012
【図１１】
2007149754.tif 000013
【図１２】
2007149754.tif 000014
【図１３】
2007149754.tif 000015
【図１４】
2007149754.tif 000016
【図１５】
2007149754.tif 000017
【図１６】
2007149754.tif 000018