(57)【要約】【課題】アクティブマトリクス回路を静電破壊から保護すると共に、１つのアレイ基板から製造可能な表示装置の数を増加させる。【解決手段】絶縁基板ＳＵＢと、その一主面上で配列した画素回路ＰＸＣ及びそれらが形成する列に沿って配列した信号線ＤＬとを含んだアクティブマトリクス回路と、上記主面上にアクティブマトリクス回路から離間して配置された短絡配線ＳＴxと、信号線ＤＬと短絡配線ＳＴxとの間に接続されると共にそれらとの接続点間の部分が短絡配線ＳＴxと交差した導電路ＣＰxとを備えたアレイ基板ＡＳを、短絡配線ＳＴxを挟んでアクティブマトリクス回路と隣り合うと共に各導電路ＣＰxを横切る割断ラインＳＣＢに沿って割断する。【選択図】      図４
2007065298.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
その一主面上で配列した複数の画素と、それらが形成する列又は行に沿って配列した複数の第１信号線とを含んだアクティブマトリクス回路と、
前記主面上に前記アクティブマトリクス回路から離間して配置された第１短絡配線と、
一端が前記第１信号線に接続され且つ他端が前記主面の縁に位置すると共に前記第１短絡配線と交差した導電路と、一端が前記第１短絡配線に接続され且つ他端が前記縁に位置した導電路とを各々が含んだ複数の第１導体パターンとを具備したことを特徴とする表示装置。
【請求項２】
前記アクティブマトリクス回路は、前記複数の画素が形成する行又は列に沿って配列すると共に前記複数の第１信号線と交差した複数の第２信号線をさらに含み、
前記表示装置は、
前記主面上に前記アクティブマトリクス回路から離間して配置された第２短絡配線と、
一端が前記第２信号線に接続され且つ他端が前記主面の縁に位置すると共に前記第２短絡配線と交差した導電路と、一端が前記第２短絡配線に接続され且つ他端が前記縁に位置した導電路とを各々が含んだ複数の第２導体パターンとをさらに具備したことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素のそれぞれは有機ＥＬ素子を含んだことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の画素のそれぞれは液晶素子を含んだことを特徴とする請求項１に記載の表示装置。
【請求項５】
絶縁基板と、
その一主面上で配列した複数の画素回路と、それらが形成する列又は行に沿って配列した複数の信号線とを含んだアクティブマトリクス回路と、
前記主面上に前記アクティブマトリクス回路から離間して配置された短絡配線と、
それぞれ前記信号線と前記短絡配線との間に接続されると共にそれらとの接続点間の部分が前記短絡配線と交差した複数の導電路とを具備したことを特徴とするアレイ基板。
【請求項６】
請求項５に記載のアレイ基板を、前記短絡配線を挟んで前記アクティブマトリクス回路と隣り合うと共に前記複数の導電路のそれぞれを横切る割断ラインに沿って割断する工程を含んだことを特徴とするアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及びアレイ基板の製造方法に関する。
【背景技術】
【０００２】
特許文献１及び２に記載されるように、アクティブマトリクス型表示装置の製造では、アレイ基板にショートリング（又はガードリング）を形成することがある。ショートリングは、映像信号線や走査信号線などの信号線の終端同士を短絡させる配線パターンであって、アクティブマトリクス回路を静電破壊（electrostatic damage）から保護する役割を担っている。
【０００３】
ところで、アクティブマトリクス型表示装置の製造では、通常、まず、複数のアクティブマトリクス回路を１つのアレイ基板に形成する。そして、アレイ基板をアクティブマトリクス回路毎に割断する。
【０００４】
アレイ基板にショートリングを形成する場合、通常、ショートリングは、アレイ基板のうち、表示装置に使用する有効領域内には配置せず、それらの間の分離領域内に配置する。そして、一般には、割断ラインの位置を有効領域と分離領域との境界に設定し、これにより、アレイ基板を割断すると共に、ショートリングと信号線との接続を断っている。
【０００５】
この製造方法では、有効領域と分離領域との互いからの切り離しを容易にするためには、分離領域の幅は十分に広いこと，例えば約２ｍｍ以上であること，が必要である。しかしながら、分離領域の幅を広くすると、有効領域の面積が減少する。そのため、１つのアレイ基板から製造可能な表示装置の数が減少する。
【特許文献１】特開平１０−２４６８９７号公報
【特許文献２】特開平１１−６８１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、アクティブマトリクス回路を静電破壊から保護すると共に、１つのアレイ基板から製造可能な表示装置の数を増加させることにある。
【課題を解決するための手段】
【０００７】
本発明の第１側面によると、絶縁基板と、その一主面上で配列した複数の画素と、それらが形成する列又は行に沿って配列した複数の第１信号線とを含んだアクティブマトリクス回路と、前記主面上に前記アクティブマトリクス回路から離間して配置された第１短絡配線と、一端が前記第１信号線に接続され且つ他端が前記主面の縁に位置すると共に前記第１短絡配線と交差した導電路と、一端が前記第１短絡配線に接続され且つ他端が前記縁に位置した導電路とを各々が含んだ複数の第１導体パターンとを具備したことを特徴とする表示装置が提供される。
【０００８】
本発明の第２側面によると、絶縁基板と、その一主面上で配列した複数の画素回路と、それらが形成する列又は行に沿って配列した複数の信号線とを含んだアクティブマトリクス回路と、前記主面上に前記アクティブマトリクス回路から離間して配置された短絡配線と、それぞれ前記信号線と前記短絡配線との間に接続されると共にそれらとの接続点間の部分が前記短絡配線と交差した複数の導電路とを具備したことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第３側面によると、第２側面に係るアレイ基板を、前記短絡配線を挟んで前記アクティブマトリクス回路と隣り合うと共に前記複数の導電路のそれぞれを横切る割断ラインに沿って割断する工程を含んだことを特徴とするアレイ基板の製造方法が提供される。
【発明の効果】
【００１０】
本発明によると、アクティブマトリクス回路を静電破壊から保護すると共に、１つのアレイ基板から製造可能な表示装置の数を増加させることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１３】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、図示しない映像信号線ドライバ及び走査信号線ドライバとを含んでいる。
【００１４】
表示パネルＤＰは、図１及び図２に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１５】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮx層とＳｉＯx層とをこの順に積層してなる。
【００１６】
アンダーコート層ＵＣ上には、例えば不純物を含有したポリシリコンからなる半導体パターンが形成されている。この半導体パターンの一部は、図２の半導体層ＳＣとして利用している。半導体層ＳＣには、ソース及びドレインとして利用する不純物拡散領域と、ソース−ドレイン間に配置されるチャネルとが形成されている。また、この半導体パターンの他の一部は、キャパシタＣの下部電極として利用している。下部電極は、後述する画素ＰＸに対応して配列している。
【００１７】
半導体パターンは、図２に示すゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００１８】
ゲート絶縁膜ＧＩ上には、図１に示す走査信号線ＳＬ１及びＳＬ２が形成されている。走査信号線ＳＬ１及びＳＬ２は、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。走査信号線ＳＬ１及びＳＬ２は、例えばＭｏＷなどからなる。
【００１９】
ゲート絶縁膜ＧＩ上には、キャパシタＣの上部電極がさらに配置されている。上部電極は、画素ＰＸに対応して配列しており、下部電極と向き合っている。上部電極は、例えばＭｏＷなどからなり、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００２０】
走査信号線ＳＬ１及びＳＬ２は、半導体層ＳＣと交差し、交差部分がチャネルに対応している。走査信号線ＳＬ１と半導体層ＳＣとの交差部は図１及び図２に示すスイッチングトランジスタＳＷａを構成しており、走査信号線ＳＬ２と半導体層ＳＣとの交差部は図１に示すスイッチングトランジスタＳＷｂ及びＳＷｃを構成している。また、下部電極と上部電極とそれらの間に介在した絶縁膜ＧＩとは図１に示すキャパシタＣを構成しており、上部電極の延在部と半導体層ＳＣとの交差部は図１に示す駆動トランジスタＤＲを構成している。
【００２１】
なお、この例では、駆動トランジスタＤＲ及びスイッチングトランジスタＳＷａ乃至ＳＷｃは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２に参照符号Ｇで示す部分は、スイッチングトランジスタＳＷａのゲートである。
【００２２】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１及びＳＬ２、並びに上部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。
【００２３】
層間絶縁膜ＩＩ上には、図１に示す映像信号線ＤＬと電源線ＰＳＬとが形成されている。映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬは、例えば、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２４】
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸ内の素子同士を接続している。
【００２５】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００２６】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２７】
パッシベーション膜ＰＳ上では、図２に示す画素電極ＰＥが、画素ＰＸに対応して配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介してドレイン電極ＤＥに接続されており、このドレイン電極はスイッチングトランジスタＳＷａのドレインに接続されている。
【００２８】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００２９】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３０】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３１】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３２】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００３３】
各画素ＰＸは、図１に示すように、駆動トランジスタＤＲと、スイッチングトランジスタＳＷａ乃至ＳＷｃと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチングトランジスタＳＷａ乃至ＳＷｃはｐチャネル薄膜トランジスタである。
【００３４】
駆動トランジスタＤＲとスイッチングトランジスタＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
【００３５】
スイッチングトランジスタＳＷａのゲートは、走査信号線ＳＬ１に接続されている。スイッチングトランジスタＳＷｂは映像信号線ＤＬと駆動トランジスタＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。スイッチングトランジスタＳＷｃは駆動トランジスタＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３６】
キャパシタＣは、駆動トランジスタＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。この例では、定電位端子ＮＤ１’は、電源端子ＮＤ１に接続されている。
【００３７】
この表示パネルＤＰは、パッドＰＤxとパッドＰＤy１及びＰＤy２とをさらに含んでいる。パッドＰＤxは、映像信号線ＤＬに接続されている。パッドＰＤy１及びＰＤy２は、それぞれ、走査信号線ＳＬ１及びＳＬ２に接続されている。また、この表示パネルＤＰは、電源線ＰＳＬに接続されたパッド（図示せず）をさらに含んでいる。
【００３８】
この表示パネルＤＰにおいて、画素ＰＸと、映像信号線ＤＬと、走査信号線ＳＬ１及びＳＬ２と、電源線ＰＳＬと、それらに接続されたパッドＰＤx、ＰＤy１及びＰＤy２などとは、アクティブマトリクス回路を構成している。この表示パネルＤＰは、このアクティブマトリクス回路に加え、短絡配線ＳＴx及びＳＴx’と、導電路ＣＰx１乃至ＣＰx３と、導電路ＣＰx１’乃至ＣＰx３’とをさらに含んでいる。
【００３９】
短絡配線ＳＴx及びＳＴx’は、各々がＸ方向に延びている。短絡配線ＳＴxは映像信号線ＤＬの一端側に配置されており、短絡配線ＳＴx’は映像信号線ＤＬの他端側に配置されている。これら短絡配線ＳＴx及びＳＴx’は、アクティブマトリクス回路を挟んでいる。
【００４０】
短絡配線ＳＴx及びＳＴx’は、例えば、ゲート絶縁膜ＧＩと層間絶縁膜ＩＩとの間に配置する。この場合、短絡配線ＳＴx及びＳＴx’は、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００４１】
導電路ＣＰx１乃至ＣＰx３は、導体パターンを構成している。導電路ＣＰx１は、短絡配線ＳＴxと交差すると共に、一端が映像信号線ＤＬの短絡配線ＳＴx側の端に接続されており、他端が基板ＳＵＢの短絡配線ＳＴx側の縁に位置している。導電路ＣＰx２は、短絡配線ＳＴx’の近傍に配置されており、両端が基板ＳＵＢの短絡配線ＳＴx’側の縁に位置している。導電路ＣＰx３は、一端が短絡配線ＳＴxに接続されており、他端が基板ＳＵＢの短絡配線ＳＴx側の縁に位置している。導電路ＣＰx２の一端は、基板ＳＵＢの縁に位置した導電路ＣＰx１の端と、Ｘ方向の位置が等しい。また、導電路ＣＰx２の他端は、基板ＳＵＢの縁に位置した導電路ＣＰx３の端と、Ｘ方向の位置が等しい。
【００４２】
導電路ＣＰx１’乃至ＣＰx３’は、導体パターンを構成している。導電路ＣＰx１’は、短絡配線ＳＴx’と交差すると共に、一端が映像信号線ＤＬの短絡配線ＳＴx’側の端に接続されており、他端が基板ＳＵＢの短絡配線ＳＴx’側の縁に位置している。導電路ＣＰx２’は、短絡配線ＳＴxの近傍に配置されており、両端が基板ＳＵＢの短絡配線ＳＴx側の縁に位置している。導電路ＣＰx３’は、一端が短絡配線ＳＴx’に接続されており、他端が基板ＳＵＢの短絡配線ＳＴx’側の縁に位置している。導電路ＣＰx２’の一端は、基板ＳＵＢの縁に位置した導電路ＣＰx１’の端と、Ｘ方向の位置が等しい。また、導電路ＣＰx２’の他端は、基板ＳＵＢの縁に位置した導電路ＣＰx３’の端と、Ｘ方向の位置が等しい。
【００４３】
導電路ＣＰx１乃至ＣＰx３及び導電路ＣＰx１’乃至ＣＰx３’の材料としては、例えば、不純物を含有したポリシリコンを使用することができる。この場合、導電路ＣＰx１乃至ＣＰx３及び導電路ＣＰx１’乃至ＣＰx３’は、例えば、アンダーコート層ＵＣとゲート絶縁膜ＧＩとの間に配置してもよい。
【００４４】
図示しない映像信号線ドライバは、パッドＰＤxに接続されており、これらパッドＰＤxには映像信号線ＤＬが接続されている。この例では、映像信号線ドライバには、電源線ＰＳＬがさらに接続されている。映像信号線ドライバは、映像信号線ＤＬに映像信号として電流信号を出力するとともに、電源線ＰＳＬに電源電圧を供給する。
【００４５】
図示しない走査信号線ドライバは、パッドＰＤy１及びＰＤy２に接続されており、これらパッドＰＤy１及びＰＤy２には走査信号線ＳＬ１及びＳＬ２がそれぞれ接続されている。走査信号線ドライバは、走査信号線ＳＬ１及びＳＬ２にそれぞれ第１及び第２走査信号として電圧信号を出力する。
【００４６】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。すなわち、画素ＰＸを行毎に走査（選択）する。各画素ＰＸの選択期間では書込動作を行い、非選択期間では表示動作を行う。
【００４７】
或る画素ＰＸを選択する選択期間では、まず、走査信号線ドライバから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチングトランジスタＳＷａを開く（非導通状態とする）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチングトランジスタＳＷｂ及びＳＷｃを閉じる（導通状態とする）走査信号を電圧信号として出力する。この状態で、映像信号線ドライバから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号（書込電流）として出力し、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsを、先の映像信号Ｉsigに対応した大きさに設定する。その後、走査信号線ドライバから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチングトランジスタＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチングトランジスタＳＷａを閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。
【００４８】
非選択期間では、スイッチングトランジスタＳＷａは閉じたままとし、スイッチングトランジスタＳＷｂ及びＳＷｃは開いたままとする。非選択期間では、有機ＥＬ素子ＯＬＥＤには、駆動トランジスタＤＲのゲート−ソース間電圧Ｖgsに対応した大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【００４９】
この有機ＥＬ表示装置は、例えば、以下の方法により製造することができる。
【００５０】
図３は、図１及び図２の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図である。図４は、図３のアレイ基板の一部を拡大して示す平面図である。なお、図３及び図４には、割断前のアレイ基板を描いている。
【００５１】
図３において、参照符号Ｒ１は有効領域を示し、参照符号Ｒ２は分離領域を示している。また、図４において、参照符号ＰＸＣは画素回路を示し、参照符号ＳＴy及びＳＴy’は短絡配線を示し、参照符号ＣＰx及びＣＰx’は導電路を示し、参照符号ＳＣＢは割断ラインを示している。
【００５２】
画素回路ＰＸＣは、駆動トランジスタＤＲと、スイッチングトランジスタＳＷａ乃至ＳＷｃと、キャパシタＣと、画素電極ＰＥとを含んでいる。画素回路ＰＸＣは、画素ＰＸから有機物層ＯＲＧと対向電極ＣＥとを除いたものに相当している。
【００５３】
短絡配線ＳＴy及びＳＴy’は、各々がＹ方向に延びている。短絡配線ＳＴyは走査信号線ＳＬ１の一端側に配置されており、短絡配線ＳＴy’は走査信号線ＳＬ１の他端側に配置されている。これら短絡配線ＳＴy及びＳＴy’は、アクティブマトリクス回路を挟んでいる。
【００５４】
短絡配線ＳＴyには走査信号線ＳＬ１及びＳＬ２の各々の一端が接続されており、短絡配線ＳＴy’には走査信号線ＳＬ１及びＳＬ２の各々の他端が接続されている。短絡配線ＳＴy及びＳＴy’は、短絡配線ＳＴx及びＳＴx’から絶縁されていてもよく、或いは、それらに接続されていてもよい。
【００５５】
短絡配線ＳＴy及びＳＴy’は、例えば、ゲート絶縁膜ＧＩと層間絶縁膜ＩＩとの間に配置する。この場合、短絡配線ＳＴy及びＳＴy’は、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００５６】
導電路ＣＰxは、映像信号線ＤＬと短絡配線ＳＴxとの間に接続されている。導電路ＣＰx’は、映像信号線ＤＬと短絡配線ＳＴx’との間に接続されている。導電路ＣＰx及びＣＰx’は、それぞれ、短絡配線ＳＴx及びＳＴx’と交差している。
【００５７】
Ｙ方向に延びた割断ラインＳＣＢは、アクティブマトリクス回路と短絡配線ＳＴyとの間、及び、アクティブマトリクス回路と短絡配線ＳＴy’との間に位置している。これらＹ方向に延びた割断ラインＳＣＢは、有効領域Ｒ１と分離領域Ｒ２との境界に相当している。これら割断ラインＳＣＢによって区画されたアレイ基板ＡＳの領域のうち、アクティブマトリクス回路が配置されている領域は有効領域Ｒ１であり、短絡配線ＳＴy及びＳＴy’が配置されている領域は分離領域Ｒ２である。
【００５８】
Ｘ方向に延びた割断ラインＳＣＢは、有効領域Ｒ１をアクティブマトリクス回路毎に区画している。これら割断ラインＳＣＢの位置は、各々が導電路ＣＰx及びＣＰx’を横切るように定められている。
【００５９】
図３及び図４のアレイ基板ＡＳを用いた場合、例えば、以下の方法により図１及び図２の有機ＥＬ表示装置を製造することができる。
【００６０】
まず、図３及び図４のアレイ基板ＡＳを準備し、画素電極ＰＥ上に有機物層ＯＲＧ及び対向電極ＣＥを順次形成する。これにより、図１及び図２の有機ＥＬ素子ＯＬＥＤを得る。
【００６１】
次に、これら有機ＥＬ素子ＯＬＥＤを封止する。例えば、有機ＥＬ素子ＯＬＥＤを保護膜で被覆する。或いは、不活性雰囲気中で、図３及び図４のアレイ基板ＡＳと封止基板（図示せず）とを、シール層（図示せず）を介して貼り合わせる。
【００６２】
次いで、アレイ基板ＡＳを割断ラインＳＣＢに沿って割断する。例えば、まず、アレイ基板ＡＳの一方の主面に、Ｘ方向及びＹ方向に平行な割断ラインＳＣＢに沿ってスクライブラインを引く。続いて、他方の主面から、Ｙ方向に平行なスクライブラインに沿って局所的な圧力を加える。これにより、アレイ基板ＡＳにおける有効領域Ｒ１を分離領域Ｒ２から切り離すと共に、短絡配線ＳＴy及びＳＴy’と走査信号線ＳＬ１及びＳＬ２との接続を断つ。さらに、他方の主面から、Ｘ方向に平行なスクライブラインに沿って局所的な圧力を加える。これにより、有効領域Ｒ１をアクティブマトリクス回路毎に分離すると共に、短絡配線ＳＴx及びＳＴx’と映像信号線ＤＬとの接続を断つ。アレイ基板ＡＳをＸ方向に平行な割断ラインＳＣＢに沿って割断すると、導電路ＣＰxは導体路ＣＰx１乃至ＣＰx３へと分割され、導電路ＣＰx’は導体路ＣＰx１’乃至ＣＰx３’へと分割される。
【００６３】
その後、このようにして得られた表示パネルＤＰに、映像信号線ドライバ及び走査信号線ドライバを実装する。これらドライバの実装には、例えば、ＣＯＧ（chip on glass）実装やＴＣＰ（tape carrier package）実装を利用することができる。以上のようにして、図１及び図２の表示装置を得る。
【００６４】
なお、上記態様では、有機ＥＬ素子を封止後に割断する場合について説明したが、本発明は、これに限定されるものではない。例えば、画素電極まで形成したアレイ基板を分断し、その後、表示装置毎に有機物層及び対向電極の形成と封止とを行ってもよい。
【００６５】
さて、図３及び図４のアレイ基板を用いた場合、アクティブマトリクス回路を静電破壊から保護すると共に、１つのアレイ基板ＡＳから製造可能な表示装置の数を増加させることができる。これについて、図３及び図４と図５及び図６とを対比しながら説明する。
【００６６】
図５は、比較例に係るアレイ基板を概略的に示す平面図である。図６は、図５に示すアレイ基板の一部を拡大して示す平面図である。なお、図５及び図６には、割断前のアレイ基板を描いている。
【００６７】
図５及び図６のアレイ基板ＡＳは、以下の点を除き、図３及び図４のアレイ基板ＡＳと同様の構造を有している。すなわち、このアレイ基板ＡＳでは、導電路ＣＰx及びＣＰx’を省略している。そして、導電路ＣＰxに各々の映像信号線ＤＬの一端を接続すると共に、導電路ＣＰx’に各々の映像信号線ＤＬの他端を接続している。
【００６８】
このアレイ基板ＡＳを用いた場合、アレイ基板ＡＳの割断と共に短絡配線ＳＴx及びＳＴx’と映像信号線ＤＬとの接続を断つためには、図６に示すように、Ｘ方向に平行な割断ラインＳＣＢの位置を、それらが映像信号線ＤＬを横切るように定めなければならない。そのため、このアレイ基板ＡＳを用いた場合、割断ラインＳＣＢによって区画されたアレイ基板ＡＳの領域のうち、短絡配線ＳＴy及びＳＴy’が配置されている領域だけでなく、短絡配線ＳＴx及びＳＴx’が配置されている領域までも、分離領域Ｒ２として切り捨てなければならない。
【００６９】
これに対し、図３及び図４のアレイ基板を用いた場合には、短絡配線ＳＴx及びＳＴx’が配置されている領域を、分離領域Ｒ２として切り捨てる必要がない。したがって、割断前のアレイ基板ＡＳの寸法が同一であり且つ製造すべき各表示パネルＤＰの寸法が同一である条件のもとでは、図３及び図４の構造を採用すると、図５及び図６の構造を採用した場合と比較して、有効領域Ｒ１の面積を増加させることができる。すなわち、図３及び図４の構造を採用すると、図５及び図６の構造を採用した場合と比較して、１つのアレイ基板ＡＳからより多くの表示装置を製造することができる。また、割段数を削減することが可能となり、製造タクトを向上させることができる。
【００７０】
次に、本発明の第２態様について説明する。  
図７は、本発明の第２態様に係る表示装置を概略的に示す平面図である。この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この表示装置は、以下の点を除き、図１及び図２の表示装置と同様の構造を有している。
【００７１】
すなわち、図７の表示装置では、表示パネルＤＰは、短絡配線ＳＴy及びＳＴy’と、導電路ＣＰy１乃至ＣＰy３と、導電路ＣＰy１’乃至ＣＰy３’とをさらに含んでいる。
【００７２】
短絡配線ＳＴy及びＳＴy’は、各々がＹ方向に延びている。短絡配線ＳＴyは走査信号線ＳＬ１の一端側に配置されており、短絡配線ＳＴy’は走査信号線ＳＬ１の他端側に配置されている。これら短絡配線ＳＴy及びＳＴy’は、アクティブマトリクス回路を挟んでいる。
【００７３】
導電路ＣＰy１乃至ＣＰy３は、導体パターンを構成している。導電路ＣＰy１は、短絡配線ＳＴyと交差すると共に、一端が走査信号線ＳＬ１又はＳＬ２の短絡配線ＳＴy側の端に接続されており、他端が基板ＳＵＢの短絡配線ＳＴy側の縁に位置している。導電路ＣＰy２は、短絡配線ＳＴy’の近傍に配置されており、両端が基板ＳＵＢの短絡配線ＳＴy’側の縁に位置している。導電路ＣＰy３は、一端が短絡配線ＳＴyに接続されており、他端が他端が基板ＳＵＢの短絡配線ＳＴy側の縁に位置している。導電路ＣＰy２の一端は、基板ＳＵＢの縁に位置した導電路ＣＰy１の端と、Ｙ方向の位置が等しい。また、導電路ＣＰy２の他端は、基板ＳＵＢの縁に位置した導電路ＣＰy３の端と、Ｙ方向の位置が等しい。
【００７４】
導電路ＣＰy１’乃至ＣＰy３’は、導体パターンを構成している。導電路ＣＰy１’は、短絡配線ＳＴy’と交差すると共に、一端が走査信号線ＳＬ１又はＳＬ２の短絡配線ＳＴy’側の端に接続されており、他端が基板ＳＵＢの短絡配線ＳＴy’側の縁に位置している。導電路ＣＰy２’は、短絡配線ＳＴyの近傍に配置されており、両端が基板ＳＵＢの短絡配線ＳＴy側の縁に位置している。導電路ＣＰy３’は、一端が短絡配線ＳＴy’に接続されており、他端が他端が基板ＳＵＢの短絡配線ＳＴy’側の縁に位置している。導電路ＣＰy２’の一端は、基板ＳＵＢの縁に位置した導電路ＣＰy１’の端と、Ｙ方向の位置が等しい。また、導電路ＣＰy２’の他端は、基板ＳＵＢの縁に位置した導電路ＣＰy３’の端と、Ｙ方向の位置が等しい。
【００７５】
導電路ＣＰy１乃至ＣＰy３及び導電路ＣＰy１’乃至ＣＰy３’の材料としては、例えば、不純物を含有したポリシリコンを使用することができる。この場合、導電路ＣＰy１乃至ＣＰy３及び導電路ＣＰy１’乃至ＣＰy３’は、例えば、アンダーコート層ＵＣとゲート絶縁膜ＧＩとの間に配置してもよい。
【００７６】
図８は、図７の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図である。図９は、図８に示すアレイ基板の一部を拡大して示す平面図である。なお、図８及び図９には、割断前のアレイ基板を描いている。また、図９において、参照符号ＣＰy及びＣＰy’は導電路を示している。
【００７７】
図８及び図９のアレイ基板ＡＳは、以下の点を除き、図３及び図４のアレイ基板ＡＳと同様の構造を有している。すなわち、このアレイ基板ＡＳでは、走査信号線ＳＬ１及びＳＬ２は、導電路ＣＰyを介して短絡配線ＳＴyに接続されている。また、このアレイ基板ＡＳでは、走査信号線ＳＬ１及びＳＬ２は、導電路ＣＰy’を介して短絡配線ＳＴy’に接続されている。導電路ＣＰy及びＣＰy’は、それぞれ、短絡配線ＳＴy及びＳＴy’と交差している。
【００７８】
Ｘ方向に延びた割断ラインＳＣＢの位置は、各々が導電路ＣＰx及びＣＰx’を横切るように定められている。Ｙ方向に延びた割断ラインＳＣＢの位置は、各々が導電路ＣＰy及びＣＰy’を横切るように定められている。これら割断ラインＳＣＢは、アレイ基板ＡＳをアクティブマトリクス回路毎に区画している。
【００７９】
図７の表示装置は、図８及び図９のアレイ基板ＡＳを用いること以外は、図１乃至図４を参照しながら説明したのとほぼ同様の方法により製造することができる。また、図８及び図９のアレイ基板ＡＳを用いた場合には、短絡配線ＳＴy及びＳＴy’が配置されている領域を、分離領域Ｒ２として切り捨てる必要がない。したがって、図８及び図９の構造を採用すると、図３及び図４の構造を採用した場合と比較して、有効領域Ｒ１の面積を増加させることができる。すなわち、図８及び図９の構造を採用すると、図３及び図４の構造を採用した場合と比較して、１つのアレイ基板ＡＳからより多くの表示装置を製造することができる。
【００８０】
次に、本発明の第３態様について説明する。  
図１０は、本発明の第３態様に係る表示装置を概略的に示す平面図である。この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この表示装置は、短絡配線ＳＴx’及びＳＴy’、導電路ＣＰx１’乃至ＣＰx３’、並びに導電路ＣＰy１’乃至ＣＰy３’を省略していること以外は、図７の表示装置と同様の構造を有している。
【００８１】
図１１は、図１０の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す部分平面図である。図１１のアレイ基板ＡＳは、短絡配線ＳＴx’及びＳＴy’並びに導電路ＣＰx’及びＣＰy’を省略していること以外は、図８及び図９のアレイ基板ＡＳと同様の構造を有している。
【００８２】
図１０の表示装置は、図１１のアレイ基板ＡＳを用いること以外は、図１乃至図４を参照しながら説明したのとほぼ同様の方法により製造することができる。また、図１１のアレイ基板ＡＳを用いた場合には、図８及び図９の構造を採用した場合と同様に、短絡配線ＳＴy及びＳＴy’が配置されている領域を、分離領域として切り捨てる必要がない。したがって、図１１の構造を採用すると、図３及び図４の構造を採用した場合と比較して、有効領域の面積を増加させることができる。すなわち、図１１の構造を採用すると、図３及び図４の構造を採用した場合と比較して、１つのアレイ基板ＡＳからより多くの表示装置を製造することができる。
【００８３】
また、図１１のアレイ基板ＡＳでは、上記の通り、短絡配線ＳＴx’及びＳＴy’並びに導電路ＣＰx’及びＣＰy’を省略している。したがって、図１１の構造は、図８及び図９の構造と比較して、配線ピッチが小さな表示装置の製造に有利である。
【００８４】
第１乃至第３態様に係る有機ＥＬ表示装置には、様々な変形が可能である。例えば、第１乃至第３態様では、有機ＥＬ表示装置に、画素ＰＸに映像信号として電流信号を書き込む構成を採用したが、有機ＥＬ表示装置には、画素ＰＸに映像信号として電圧信号を書き込む構成を採用してもよい。
【００８５】
次に、本発明の第４態様について説明する。  
図１２は、本発明の第４態様に係る表示装置を概略的に示す断面図である。図１３は、図１２の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。
【００８６】
この表示装置は、アクティブマトリクス型駆動方式を採用した液晶表示装置である。この液晶表示装置は、表示パネルＤＰと、それらの両面に貼り付けられた偏光板（図示せず）と、表示パネルＤＰの背面を照射するバックライト（図示せず）と、表示パネルＤＰに接続された映像信号線ドライバ及び走査信号線ドライバ（図示せず）とを含んでいる。
【００８７】
表示パネルＤＰは、互いに向き合ったアレイ基板ＡＳ’と対向基板ＣＳとを含んでいる。アレイ基板ＡＳ’と対向基板ＣＳとの間には、対向基板ＣＳの四辺に沿った枠形状のシール層（図示せず）が介在しており、このシール層が形成する枠の内側には、柱状スペーサ又は粒状スペーサ（図示せず）が配置されている。また、アレイ基板ＡＳ’と対向基板ＣＳとシール層とに囲まれた空間は、図１３に示す液晶材料ＬＣで満たされている。
【００８８】
アレイ基板ＡＳ’は、例えば、ガラス基板などの絶縁基板ＳＵＢ１を含んでいる。
【００８９】
基板ＳＵＢ１上では、図１３に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣ上では、ソース、チャネル、ドレインが形成されたポリシリコン層などの半導体層ＳＣが配列している。半導体層ＳＣ及びアンダーコート層ＵＣは、ゲート絶縁膜ＧＩで被覆されている。
【００９０】
ゲート絶縁膜ＧＩ上には、図１２に示す走査信号線ＳＬ及び参照配線ＲＬと、図１３に示すゲート電極Ｇとが形成されている。走査信号線ＳＬ及び参照配線ＲＬは、各々がＸ方向に延びており、Ｙ方向に交互に配列している。ゲート電極Ｇは、走査信号線ＳＬの一部として設けられている。また、ゲート電極Ｇは、図１３に示すように、ゲート絶縁膜ＧＩを挟んで、半導体層ＳＣ内に形成されたチャネルと向き合っている。ゲート電極Ｇとゲート絶縁膜ＧＩと半導体層ＳＣとは、図１２及び図１３に示すスイッチングトランジスタＳＷを構成している。なお、この例では、スイッチングトランジスタＳＷは、トップゲート型のｎチャネル薄膜トランジスタである。
【００９１】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ、ゲート電極Ｇ及び参照配線ＲＬは、図１３に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩ上には、図１２に示す映像信号線ＤＬと、図１３に示すソース電極ＳＥ及びドレイン電極ＤＥとが形成されている。映像信号線ＤＬは、各々がＹ方向に延びており、Ｘ方向に配列している。ドレイン電極ＤＥは、一端が映像信号線ＤＬに接続されると共に、他端が層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けた貫通孔を介してスイッチングトランジスタＳＷのドレインに接続されている。ソース電極ＳＥは、一端が層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けた貫通孔を介してスイッチングトランジスタＳＷのソースに接続されると共に、他端が参照配線ＲＬと向き合っている。すなわち、この例では、ソース電極ＳＥと参照配線ＲＬと層間絶縁膜ＩＩとは、図１２のキャパシタＣを構成している。
【００９２】
層間絶縁膜ＩＩ、映像信号線ＤＬ、ソース電極ＳＥ、及びドレイン電極ＤＥは、パッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳ上には、カラーフィルタＣＦが形成されている。カラーフィルタＣＦは、例えば、青、緑、赤色の着色層をストライプ状に配列してなる。ここでは、カラーフィルタＣＦをアレイ基板ＡＳ’に形成しているが、カラーフィルタＣＦは対向基板ＣＳに形成してもよい。
【００９３】
カラーフィルタＣＦ上では、スイッチングトランジスタＳＷに対応して、例えばＩＴＯなどの透明導電体からなる画素電極ＰＥが配列している。画素電極ＰＥは、カラーフィルタＣＦ及びパッシベーション膜ＰＳに設けた貫通孔を介して、ソース電極ＳＥに接続されている。
【００９４】
画素電極ＰＥ及びカラーフィルタＣＦは、配向膜ＡＬ１で被覆されている。配向膜ＡＬ１の材料には、例えば、ポリイミドなどの樹脂を使用することができる。
【００９５】
対向基板ＣＳは、例えばガラス基板などの絶縁基板ＳＵＢ２を含んでいる。基板ＳＵＢ２は、アレイ基板ＡＳ’の配向膜ＡＬ１が形成された面と向き合うように配置されている。
【００９６】
基板ＳＵＢ２のアレイ基板ＡＳ’との対向面には、対向電極ＣＥが形成されている。対向電極ＣＥには、例えば、ＩＴＯなどの透明導電体を使用することができる。
【００９７】
対向電極ＣＥは、配向膜ＡＬ２で被覆されている。配向膜ＡＬ２は、図示しないスペーサによって、配向膜ＡＬ１のうち画素電極ＰＥ上に位置した部分から離間している。配向膜ＡＬ２の材料には、例えば、ポリイミドなどの樹脂を使用することができる。
【００９８】
図示しないシール層は、枠形状を有しており、アレイ基板ＡＳ’と対向基板ＣＳとの間に介在している。シール層の材料には、接着剤を用いることができる。
【００９９】
アレイ基板ＡＳ’と対向基板ＣＳとの間であって、シール層が形成している枠の内側には、図示しない粒状スペーサが介在している。或いは、アレイ基板ＡＳ’及び対向基板ＣＳの少なくとも一方の対向面には、柱状スペーサが形成されている。これらスペーサは、アレイ基板ＡＳ’と対向基板ＣＳとシール層とで囲まれた空間の厚さを一定に保つ役割を果たしている。
【０１００】
液晶材料ＬＣは、アレイ基板ＡＳ’と対向基板ＣＳとシール層とに囲まれた空間を満たしている。図１２の液晶素子ＬＣＥは、画素電極ＰＥと対向電極ＣＥと液晶材料ＬＣとで構成されている。また、画素ＰＸは、スイッチングトランジスタＳＷと、液晶素子ＬＣＥと、キャパシタＣとを含んでいる。
【０１０１】
図示しない映像信号線ドライバは、パッドＰＤxに接続されており、これらパッドＰＤxには映像信号線ＤＬが接続されている。映像信号線ドライバは、映像信号線ＤＬに映像信号として電圧信号を出力する。
【０１０２】
図示しない走査信号線ドライバは、パッドＰＤyに接続されており、パッドＰＤyには走査信号線ＳＬが接続されている。走査信号線ドライバは、走査信号線ＳＬに走査信号として電圧信号を出力する。
【０１０３】
この液晶表示装置で画像を表示する場合、例えば、走査信号線ＳＬを線順次駆動する。すなわち、画素ＰＸを行毎に走査（選択）する。各画素ＰＸの選択期間では書込動作を行い、非選択期間では保持動作を行う。
【０１０４】
或る画素ＰＸを選択する選択期間では、まず、走査信号線ドライバから、先の画素ＰＸが接続された走査信号線ＳＬにスイッチングトランジスタＳＷを閉じる走査信号を電圧信号として出力する。この状態で、映像信号線ドライバから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電圧信号として出力する。その後、走査信号線ドライバから、先の画素ＰＸが接続された走査信号線ＳＬにスイッチングトランジスタＳＷを開く走査信号を電圧信号として出力する。これにより、選択期間を終了する。
【０１０５】
非選択期間では、スイッチングトランジスタＳＷは開いたままとする。非選択期間では、液晶素子ＬＣＥの電極間電圧は、選択期間において設定した大きさに維持される。すなわち、非選択期間において、液晶素子ＬＣＥは、映像信号の大きさに対応した光学特性を保持する。
【０１０６】
なお、通常は、焼き付きを防止するために、フィールド反転駆動を行う。すなわち、各フレーム期間を２つのフィールド期間に分割する。そして、各フレーム期間において、一方のフィールド期間で或る映像信号線ＤＬに供給する映像信号と、その映像信号線ＤＬに他方のフィールド期間で供給する映像信号とを、逆極性とすると共に絶対値をほぼ等しくする。
【０１０７】
この液晶表示装置は、例えば、以下の方法により製造することができる。
【０１０８】
図１４は、図１２及び図１３の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す部分平面図である。なお、図１４には、割断前のアレイ基板を描いている。後述するように、このアレイ基板ＡＳを割断し、さらに、配向膜ＡＬ１を形成することにより、図１２及び図１３のアレイ基板ＡＳ’が得られる。
【０１０９】
図１４のアレイ基板ＡＳを用いた場合、例えば、以下の方法により図１２及び図１３の液晶表示装置を製造することができる。
【０１１０】
まず、図１４のアレイ基板ＡＳを準備する。また、このアレイ基板ＡＳと寸法がほぼ等しい対向基板（図示せず）を準備する。ここで準備する対向基板は、絶縁基板を含んでいる。この絶縁基板の一方の主面には、１つのアレイ基板ＡＳから形成するアレイ基板ＡＳ’に等しい数の対向電極ＣＥが形成されている。
【０１１１】
次に、アレイ基板ＡＳの画素電極ＰＥ上に配向膜ＡＬ１を形成し、対向電極ＣＥ上に配向膜ＡＬ２を形成する。これら配向膜ＡＬ１及びＡＬ２には、必要に応じて、ラビング処理などの配向処理を施す。
【０１１２】
次いで、アレイ基板ＡＳの配向膜ＡＬ１側の主面に接着剤を塗布して、各々が１箇所で開口した枠形状を有する複数の接着剤パターンを形成する。これら接着剤パターンは、アクティブマトリクス回路をそれぞれ取り囲むように形成し、後でシール層として利用する。
【０１１３】
続いて、アレイ基板ＡＳの配向膜ＡＬ１側の主面に導電ペーストを塗布する。導電ペーストを塗布する位置は、枠状パターンの外側であって、その開口を設けた辺とは異なる辺の近傍とする。これら導電ペーストは、後で、対向基板ＣＳをアレイ基板ＡＳ’に接続するトランスファ電極（図示せず）として利用する。
【０１１４】
次に、アレイ基板ＡＳと対向基板とを、アクティブマトリクス回路と対向電極ＣＥとが向き合うように貼り合わせる。なお、スペーサとして粒状スペーサを用いる場合には、貼り合わせに先立ち、例えば、対向電極ＣＥ上に粒状スペーサを散布する。
【０１１５】
その後、アレイ基板ＡＳ及び対向基板を割断する。具体的には、アレイ基板ＡＳは、図１４に示す割断ラインＳＣＢに沿って割断する。また、対向基板は、シール層が形成する枠の外側の位置で、その枠の四辺に沿って割断する。これにより、アレイ基板ＡＳ’と対向基板ＣＳとシール層とを各々が含んだ複数の空セルを得る。
【０１１６】
次に、シール層が形成する枠に設けた開口を注入口として利用して、各空セルに液晶材料ＬＣを注入する。続いて、注入口を、例えば紫外線硬化樹脂を用いて塞ぐ。以上のようにして、図１２及び図１３に示す表示パネルＤＰを得る。
【０１１７】
その後、表示パネルＤＰの両面に偏光板を貼り付ける。次に、表示パネルＤＰに、映像信号線ドライバ及び走査信号線ドライバを実装する。さらに、表示パネルＤＰの背面側にバックライトを配置することにより、液晶表示装置を完成する。
【０１１８】
図１４のアレイ基板ＡＳは、アクティブマトリクス回路の周囲に配置する回路の構造が、図９のアレイ基板ＡＳとほぼ等しい。したがって、本態様でも、第２態様で説明したのとほぼ同様の効果が得られる。これから明らかなように、第１及び第３態様で説明した効果は、表示装置の種類に拘らず、得ることができる。
【図面の簡単な説明】
【０１１９】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図。
【図３】図１及び図２の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図。
【図４】図３のアレイ基板の一部を拡大して示す平面図。
【図５】比較例に係るアレイ基板を概略的に示す平面図。
【図６】図５に示すアレイ基板の一部を拡大して示す平面図。
【図７】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図８】図７の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図。
【図９】図８に示すアレイ基板の一部を拡大して示す平面図。
【図１０】本発明の第３態様に係る表示装置を概略的に示す平面図。
【図１１】図１０の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す部分平面図。
【図１２】本発明の第４態様に係る表示装置を概略的に示す断面図。
【図１３】図１２の表示装置に採用可能な構造の一例を概略的に示す部分断面図。
【図１４】図１２及び図１３の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す部分平面図。
【符号の説明】
【０１２０】
ＡＬ１…配向膜、ＡＬ２…配向膜、ＡＳ’…アレイ基板、Ｃ…キャパシタ、ＣＥ…対向電極、ＣＦ…カラーフィルタ、ＣＰx…導電路、ＣＰx’…導電路、ＣＰx１…導電路、ＣＰx１’…導電路、ＣＰx２…導電路、ＣＰx２’…導電路、ＣＰx３…導電路、ＣＰx３’…導電路、ＣＰy…導電路、ＣＰy’…導電路、ＣＰy１…導電路、ＣＰy１’…導電路、ＣＰy２…導電路、ＣＰy２’…導電路、ＣＰy３…導電路、ＣＰy３’…導電路、ＣＳ…対向基板、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＬＣ…液晶材料、ＬＣＥ…液晶素子、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＤx…パッド、パッドＰＤy…パッド、パッドＰＤy１…パッド、ＰＤy２…パッド、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＰＸＣ…画素回路、Ｒ１…有効領域、Ｒ２…分離領域、ＲＬ…参照配線、ＳＣ…半導体層、ＳＣＢ…割断ライン、ＳＥ…ソース電極、ＳＬ…走査信号線、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＴx…短絡配線、ＳＴx’…短絡配線、ＳＴy…短絡配線、ＳＴy’…短絡配線、ＳＵＢ…絶縁基板、ＳＵＢ１…絶縁基板、ＳＵＢ２…絶縁基板、ＳＷ…スイッチングトランジスタ、ＳＷａ…スイッチングトランジスタ、ＳＷｂ…スイッチングトランジスタ、ＳＷｃ…スイッチングトランジスタ、ＵＣ…アンダーコート層。
【図１】
2007065298.tif 000003
【図２】
2007065298.tif 000004
【図３】
2007065298.tif 000005
【図４】
2007065298.tif 000006
【図５】
2007065298.tif 000007
【図６】
2007065298.tif 000008
【図７】
2007065298.tif 000009
【図８】
2007065298.tif 000010
【図９】
2007065298.tif 000011
【図１０】
2007065298.tif 000012
【図１１】
2007065298.tif 000013
【図１２】
2007065298.tif 000014
【図１３】
2007065298.tif 000015
【図１４】
2007065298.tif 000016