(57)【要約】      （修正有）【課題】部品点数を減らして、部品管理も含めて簡素化できる発振器用ＩＣ及びこれを用いた電圧制御発振器を提供する。【解決手段】水晶振動子２とともに発振回路を形成する回路素子を集積化した発振用ＩＣチップ１ａが導電板５上に固着され、前記発振用ＩＣチップ１ａと電気的に接続したリード端子７を外表面に露出して樹脂モールド９された発振器用ＩＣ１において、前記導電板５上には前記発振回路を電圧制御型とするバリキャップダイオードの半導体チップが固着され、前記ＩＣチップとともに樹脂モールド９された構成とする。【選択図】図１
2007181037.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子とともに発振回路を形成する回路素子を集積化した発振用ＩＣチップが導電板上に固着され、前記発振用ＩＣチップと電気的に接続したリード端子を外表面に露出して樹脂モールドされた発振器用ＩＣにおいて、前記導電板上には前記発振回路を電圧制御型とするバリキャップダイオードの半導体チップが固着され、前記ＩＣチップとともに樹脂モールドされたことを特徴とする発振器用ＩＣ。
【請求項２】
水晶振動子とともに発振回路を形成する回路素子を集積化した発振用ＩＣチップが導電板上に固着されて前記発振用ＩＣチップと電気的に接続したリード端子を外表面に露出して樹脂モールドされた発振用ＩＣと、前記発振回路を電圧制御型とするバリキャップダイオードと、前記水晶振動子の直列共振周波数を下げて周波数可変範囲を広げる伸張コイルとを備えた電圧制御水晶発振器において、前記バリキャップダイオードの半導体チップは前記導電板上に固着されて前記ＩＣチップとともに樹脂モールドされたことを特徴とする電圧制御水晶発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器用ＩＣチップ及びこれを用いた電圧制御水晶発振器（以下、電圧制御発振器とする）を技術分野とし、特に部品点数を少なくして簡素化した電圧制御発振器に関する。
【背景技術】
【０００２】
（発明の背景）
水晶発振器は周波数安定度が高いことから、これによる電圧制御発振器は例えばＰＬＬ制御回路の基準信号源として採用される。近年では、電圧制御発振器を構成する回路素子の多くが集積化され、部品点数も少なく小型化が促進されて、電子機器のコンパクト化に寄与している。
【０００３】
（従来技術の一例）
第４図及び第５図は一従来例を説明する図で、第４図は電圧制御発振器の回路図、第５図（ａ）は発振器用ＩＣの製造工程中における平面図、同図（ｂ）は同断面図はである。
【０００４】
電圧制御発振器は、概ね、発振器用ＩＣ１と、水晶振動子２と、バリキャップダイオード３と、伸張コイル４とを備える。発振器用ＩＣ１は例えばベアチップとした発振用ＩＣチップ１ａを導電板５上に固着し、回路機能面（一主面）の図示しない各ＩＣ端子とフレーム６に接続したリード端子７とをワイヤーボンディングによる金線８によって接続して、樹脂モールド９によって一体化される。そして、フレーム６から個々に分割される。
【０００５】
発振用ＩＣチップ１ａは水晶振動子２とともに少なくとも発振回路を形成する分割コンデンサ１０（ａｂ）及びインバータからなる発振用増幅器１１を集積化してなる。回路機能面（一主面）の各ＩＣ端子は、電源端子（Ｖcc）、出力端子（Ｖout）、バリキャップダイオード３のカソ−ド接続端子（ＶＤｃ）、アース端子（Ｅ）、水晶端子（Ｘ1）、ダミー端子（ＮＣ）からなる。なお、アース用のリード端子７（Ｅ）とダミー端子（ＮＣ）は導電板５が延出し、それらを除く各リード端子７は導電板５とは独立する。そして、これらの各リード端子７はＩＣチップの両側に配置される。
【０００６】
水晶振動子２は第６図（実線）に示したようにリアクタンス特性（共振特性）を有し、直列共振点ｆsから並列共振点ｆp間の誘導性領域が利用される。これにより、インダクタ成分として機能する。そして、発振用ＩＣチップ１ａ内の分割コンデンサ１０（ａｂ）と共振回路１２を形成する。発振用ＩＣチップ内の発振用増幅器１１は例えばＣ−ＭＯＳ型のインバータからなり、共振回路１２に接続して帰還増幅する。要するに、共振回路１２と発振用増幅器１１とで発振閉ループを形成する。
【０００７】
発振周波数は共振回路１２の共振周波数に概ね依存し、正確には水晶振動子２の両端からみた回路側の直列等価容量いわゆる負荷容量によって決定される。すなわち、水晶振動子２のインダクタ成分と直列等価容量との共振周波数が発振周波数になる。
【０００８】
バリキャップダイオード３は一方の分割コンデンサ１０ａと並列接続し、接続点に制御電圧Ｖcが印加される。なお、符号１３は直流阻止コンデンサ、同１４は高調波阻止抵抗である。伸張コイル４は、共振回路１２内で水晶振動子２に直列に接続する。要するに、いずれも発振閉ループ内ここでは共振回路１２内に挿入される。
【０００９】
なお、バリキャップダイオード３はＩＣチップと同様にベアチップとした半導体チップ（以下、ＶＤチップとする）３ａを樹脂モールド９によって一体化してなる（第７図）。この場合は、ＶＤチップ３ａの下面となるアノ−ドを一方のリード端子７′（ＶＤａ）に固着し、上面となるカソ−ドを他方のリード端子７′（ＶＤｃ)にワイヤーボンディングの金線８によって接続して、樹脂モールドする。ＶＤチップ３ａのカソ−ドは発振器用ＩＣ１のＶＤ端子７（ＶＤｃ）に、アノ−ドはアース端子７（Ｅ）に接続する。
【００１０】
そして、制御電圧Ｖcが高調波阻止抵抗１４を経て、バリキャップダイオード３のカソードに逆電圧として印加される。これにより、負荷容量が変化して発振周波数を可変する。なお、バリキャップダイオード３は例えば一方の分割コンデンサ１０ａに置換（兼用）できる。また、両方ともにバリキャップダイオード３とすることもできる。また、高調波素子抵抗１４はバリキャップダイオード３がディスクリートとして外付けであるため、同様に外付けとなる。
【００１１】
また、伸張コイル４は水晶振動子２に直列に接続するので、第６図の曲線（点線）に示したようにインダクタ成分を増加させるので直列共振点ｆsを低域側に移動させてｆs′とする。これにより、水晶振動子２の誘導性領域が広がり、発振周波数の可変範囲を広げられる。なお、伸張コイル４は個々の水晶振動子２の特性に応じてリアクタンス値を変える必要があるので、ディスクリート型となる。
【特許文献１】特開２００１−４４７５７
【特許文献２】特開２００１−２１７６５１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
（従来技術の問題点）
しかしながら、上記構成の電圧制御発振器では、発振用ＩＣチップ１ａとＶＤチップ３ａとは同じ半導体チップでありながら、ＶＤチップ３ａは超階段構造として、発振回路を集積化する発振用ＩＣチップ１ａとは製造工程が異なる。したがって、バリキャップダイオード３はＩＣチップには集積化できず、これとは独立したＶＤチップ３ａとなる。
【００１３】
これにより、電圧制御発振器の部品点数を多くして部品管理を煩雑にし、発振基板への搭載工程も多くなって生産性を低下させる。また、発振基板に対する実装面積を大きくして小型化を阻害する問題があった。
【００１４】
（発明の目的）
本発明は部品点数を減らして、部品管理も含めて簡素化できる発振器用ＩＣ１及びこれを用いた電圧制御発振器を提供する。
【課題を解決するための手段】
【００１５】
本発明は、特許請求の範囲（請求項１）に示したように、水晶振動子とともに発振回路を形成する回路素子を集積化した発振用ＩＣチップが導電板上に固着され、前記発振用ＩＣチップと電気的に接続したリード端子を外表面に露出して樹脂モールドされた発振器用ＩＣにおいて、前記導電板上には前記発振回路を電圧制御型とするバリキャップダイオードの半導体チップが固着され、前記ＩＣチップとともに樹脂モールドされた構成とする。
【００１６】
また、同請求項２では、水晶振動子とともに発振回路を形成する回路素子を集積化した発振用ＩＣチップが導電板上に固着されて前記発振用ＩＣチップと電気的に接続したリード端子を外表面に露出して樹脂モールドされた発振用ＩＣと、前記発振回路を電圧制御型とするバリキャップダイオードと、前記水晶振動子の直列共振周波数を下げて周波数可変範囲を広げる伸張コイルとを備えた電圧制御水晶発振器において、前記バリキャップダイオードの半導体チップは前記導電板上に固着されて前記ＩＣチップとともに樹脂モールドされた構成とする。
【００１７】
本発明の請求項１及び２の構成であれば、発振用ＩＣチップの固着される導電板にＶＤチップを固着して樹脂モールドするので、発振回路を集積化した発振用ＩＣ及び電圧制御型とするＶＤチップがいわばモジュール化される。これにより、電圧制御発振器を構成する部品を減少し、部品管理、生産性及び小型化を促進して、全体的に簡素化できる。
【発明を実施するための最良の形態】
【００１８】
第１図は本発明の一実施形態を説明する電圧制御型とする発振器用ＩＣの製造工程中における平面図である。なお、前従来例と同一部分の説明は簡略又は省略する。
【００１９】
電圧制御型とする発振器用ＩＣ１は、少なくとも発振回路を集積化した発振用ＩＣチップ１ａと、ＶＤチップ３ａ（バリキャップダイオード３用の半導体チップ）とを一体的にして樹脂モールド９してなる。すなわち、前述した発振器用ＩＣ１の導電板５に発振用ＩＣチップ１ａとＶＤチップ３ａとを固着する。ここでは、アース電位となる導電板５に突出部５ａを設けて、突出部上にＶＤチップ３ａの下面となるアノ−ドを固着する。突出部５ａはカソ−ド接続端子７（ＶＤｃ）とこれに隣接したリード端子７（Ｖout）との間に突出する。
【００２０】
ＶＤチップ３ａの上面となるカソ−ドは、発振器用ＩＣ１のＶＤ端子が接続するリード端子７（ＶＤｃ）にワイヤーボンディングの金線８によって接続する。そして、発振用ＩＣチップ１ａ、導電板５、ワイヤーボンディングの金線８及びこれと接続する各リード端子７の一端部を樹脂モールド９によって一体化し、リード端子７の他端部を外表面に露出する。なお、樹脂モールド後に、フレーム６から切断されて個々の発振器用ＩＣチップ１に個々に分割される。
【００２１】
第２図はこのような発振器用ＩＣ１を用いた電圧制御発振器の回路図であり、点線枠部が電圧制御型とするモジュール化された発振器用ＩＣ１である。これによれば、バリキャップダイオード３が発振器用ＩＣ１内に一体化される。したがって、第３図（平面図）に従来例と比較してセット基板に対する配置図を示したように、実装面積を小さくできる。但し、第３（ａ）は本発明による、同図（ｂ）は従来例による配置例であり、符号１６は回路パターンである。
【００２２】
この場合、従来のＶＤチップ３ａを覆う樹脂モールドや一対のリード端子７′が不要となって、発振用ＩＣ１の樹脂モールド９及びリード端子７（ＶＤｃ）が兼用する。したがって、実装面積を小さくした電圧制御型のモジュールとしての発振用ＩＣ１を得ることができる。また、バリキャップダイオード３を製造する際のフレーム６も発振用ＩＣ１のフレーム６兼用されるので、製造工程を簡素化できる。
【００２３】
（他の事項）
上記実施形態では高周波阻止抵抗は発振用ＩＣの外に配置したが、発振器用ＩＣ１内に取り込んで一体化することもできる。そして、発振回路の発振用増幅器はインバータ増幅素子を用いたが、例えばトランジスタであっても同様に適用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態を説明する発振器用ＩＣの製造工程中における平面図である。
【図２】本発明の一実施形態による発振用ＩＣチップを用いた電圧制御発振器の回路図である。
【図３】本発明の一実施形態の作用効果を説明する従来例との比較図で、同図（ａ）は本発明による、同図（ｂ）は従来例の配置図である。
【図４】従来例を説明する電圧制御発振器の回路図である。
【図５】従来例を説明する図で、同図（ａ）は発振器用ＩＣの製造工程中における平面図、同図（ａ）は断面図である。
【図６】従来例を説明する水晶振動子のリアクタンス特性図である。
【図７】従来例を説明するバリキャップダイオードの製造工程中における平面図である。
【符号の説明】
【００２５】
１  発振器用ＩＣ、２  水晶振動子、３  バリキャップダイオード、４  伸張コイル、５  導電板、６  フレーム、７、７′  リード端子、８金線、９  樹脂モールド、１０  分割コンデンサ、１１  発振用増幅器、１２  共振回路、１３  直流阻止コンデンサ、１４  高調波阻止抵抗。
【図１】
2007181037.tif 000003
【図２】
2007181037.tif 000004
【図３】
2007181037.tif 000005
【図４】
2007181037.tif 000006
【図５】
2007181037.tif 000007
【図６】
2007181037.tif 000008
【図７】
2007181037.tif 000009