(57)【要約】      （修正有）【課題】画質の向上した反射−透過型液晶表示装置を提供する。【解決手段】第１ゲート配線ＧＬｔに連結された第１スイッチング素子ＴＦＴｔ及び当該第１スイッチング素子ＴＦＴｔに連結された第１液晶キャパシタＣＬＣｔを有する透過部Ｐｔと、第２ゲート配線ＧＬｒに連結された第２スイッチング素子ＴＦＴｒ及び当該第２スイッチング素子ＴＦＴｒに連結された第２液晶キャパシタＣＬＣｒを有する反射部Ｐｒとを各々具備する複数の画素部Ｐを含む液晶表示パネル１００と、第１スイッチング素子ＴＦＴｔがターンオンされるときに第１液晶キャパシタＣＬＣｔに第１共通電圧を印加し、前記第２スイッチング素子ＴＦＴｒがターンオンされるときに第２液晶キャパシタＣＬＣｒに第２共通電圧を印加する駆動部と、を含む。【選択図】図３
2007065647.tif 000002
【特許請求の範囲】
【請求項１】
第１ゲート配線に連結された第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とを各々具備する複数の画素部を含む液晶表示パネルと、
前記第１スイッチング素子がターンオンされるときに前記第１液晶キャパシタに第１共通電圧を印加し、前記第２スイッチング素子がターンオンされるときに前記第２液晶キャパシタに第２共通電圧を印加する駆動部と、を含むことを特徴とする液晶表示装置。
【請求項２】
前記第１及び第２液晶キャパシタは液晶層を含み、
前記第１共通電圧と前記第２共通電圧との電圧差は、前記液晶層の電圧対透過率曲線のピーク電圧と電圧対反射率曲線のピーク電圧との電圧差と実質的に同じであることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記液晶層は、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードであることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記第１スイッチング素子は、前記第１ゲート配線に連結された第１ゲート電極と、ソース配線に連結された第１ソース電極と、前記第１液晶キャパシタの第１電極である透明電極に連結された第１ドレイン電極と、を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記第２スイッチング素子は、前記第１ゲート配線に隣接した前記第２ゲート配線に連結された第２ゲート電極と、前記ソース配線に連結された第２ソース電極と、前記第２液晶キャパシタの第１電極である反射電極に連結された第２ドレイン電極と、を含むことを特徴とする請求項４記載の液晶表示装置。
【請求項６】
前記第１液晶キャパシタの第１共通電極と前記第２液晶キャパシタの第２共通電極とは、電気的に連結されていることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記駆動部は、
前記ソース配線にデータ電圧を出力するソース駆動部と、
前記第１及び第２ゲート配線を活性状態にする第１及び第２ゲート信号を出力するゲート駆動部と、
前記第１ゲート配線が活性状態にされるときに前記第１共通電圧を前記第１液晶キャパシタに印加し、前記第１ゲート配線が非活性状態にされるときに前記第２共通電圧を前記第２液晶キャパシタに印加する電圧発生部と、を含むことを特徴とする請求項５記載の液晶表示装置。
【請求項８】
前記第１ゲート配線は１水平期間の前半に活性状態にされ、前記第２ゲート配線は１水平期間の後半に活性状態にされることを特徴とする請求項７記載の液晶表示装置。
【請求項９】
前記第１ゲート配線は１水平期間の前半に活性状態にされ、前記第２ゲート配線は１水平期間活性状態にされることを特徴とする請求項７記載の液晶表示装置。
【請求項１０】
前記液晶表示装置は液晶層を更に含み、
前記第２共通電圧は透過モードでの前記液晶層の誘電率と反射モードでの前記液晶層の誘電率とを比較して決定されることを特徴とする請求項１記載の液晶表示装置。
【請求項１１】
前記第１共通電圧の絶対値は、前記第２共通電圧の絶対値よりも大きいことを特徴とする請求項１記載の液晶表示装置。
【請求項１２】
第１ゲート配線に連結される第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とを各々具備する複数の画素部を含む液晶表示装置の駆動装置であって、
前記第１及び第２ゲート配線を活性状態にする第１及び第２ゲート信号を出力するゲート駆動部と、
前記第１ゲート配線が活性状態にされるとき、前記第１共通電圧を前記第１液晶キャパシタに印加し、前記第１ゲート配線が非活性状態にされるとき、前記第２共通電圧を前記第２液晶キャパシタに印加する電圧発生部と、を含むことを特徴とする液晶表示装置の駆動装置。
【請求項１３】
前記第１及び第２液晶キャパシタは液晶層を含み、
前記第１共通電圧と前記第２共通電圧との電圧差は、前記液晶層の電圧対透過率曲線のピーク電圧と電圧対反射率曲線のピーク電圧との電圧差と実質的に同じであることを特徴とする請求項１２記載の液晶表示装置の駆動装置。
【請求項１４】
第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とから構成された画素部を含む液晶表示装置の駆動方法であって、
前記第１スイッチング素子をターンオンさせて、前記第１スイッチング素子から伝達されるデータ電圧及び第１共通電圧に対応する第１画素電圧を前記第１液晶キャパシタに充電する段階と、
前記第１スイッチング素子をターンオフさせる一方で前記第２スイッチング素子をターンオンさせて、前記第２スイッチング素子から伝達されるデータ電圧及び第２共通電圧に対応する第２画素電圧を前記第２液晶キャパシタに充電する段階と、を含むことを特徴とする液晶表示装置の駆動方法。
【請求項１５】
前記第１及び第２液晶キャパシタは液晶層を含み、
前記第１共通電圧と前記第２共通電圧との電圧差は、前記液晶層の電圧対透過率曲線のピーク電圧と電圧対反射率曲線のピーク電圧との電圧差と実質的に同じであることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項１６】
前記第１画素電圧を充電する段階は、
前記第１スイッチング素子に連結された第１ゲート配線を活性状態にして、前記第１スイッチング素子に印加された前記データ電圧に対応する電圧を前記第１液晶キャパシタの透明電極に印加する段階と、
前記第１共通電圧を前記第１液晶キャパシタの第１共通電極に印加する段階と、を含むことを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項１７】
前記第２画素電圧を充電する段階は、
前記第１ゲート配線を非活性状態にする段階と、
前記第２スイッチング素子に連結された第２ゲート配線を活性状態にして、前記第２スイッチング素子に印加された前記データ電圧に対応する電圧を前記第２液晶キャパシタの反射電極に印加する段階と、
前記第２共通電圧を前記第２液晶キャパシタの第２共通電極に印加する段階と、を含むことを特徴とする請求項１６記載の液晶表示装置の駆動方法。
【請求項１８】
前記第１スイッチング素子に連結された第１ゲート配線は、１水平期間の前半に活性状態にされることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項１９】
前記第２スイッチング素子に連結された第２ゲート配線は、１水平期間の後半に活性状態にされることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項２０】
前記第２スイッチング素子に連結された第２ゲート配線は、１水平期間活性状態にされることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項２１】
前記第１スイッチング素子は、前記第２スイッチング素子がターンオンされるときにターンオフされることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項２２】
前記第１及び第２スイッチング素子は同時にターンオンされ、前記第１スイッチング素子は前記第２スイッチング素子がターンオフされる前にターンオフされることを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項２３】
前記第１及び第２液晶キャパシタは液晶層を含み、
前記液晶表示装置の駆動方法は、透過モードでの前記液晶層の誘電率を反射モードでの前記液晶層の誘電率と比較して前記第２共通電圧を決定する段階を更に含むことを特徴とする請求項１４記載の液晶表示装置の駆動方法。
【請求項２４】
第１ゲート配線に連結された第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子、当該第２スイッチング素子に連結された第２液晶キャパシタ、及び前記第２スイッチング素子と前記第２液晶キャパシタとの間に連結された分割キャパシタを有する反射部とを各々具備する複数の画素部を含む液晶表示パネルと、
前記第１スイッチング素子がターンオンされるときに前記第１液晶キャパシタに第１共通電圧を印加し、前記第２スイッチング素子がターンオンされるときに前記第２液晶キャパシタに第２共通電圧を印加する駆動部と、を含むことを特徴とする液晶表示装置。
【請求項２５】
前記透過部は第１ストレージキャパシタを含み、前記反射部は第２ストレージキャパシタを含み、
前記駆動部は、前記第１スイッチング素子がターンオンされるときに前記第１ストレージキャパシタに前記第１共通電圧を印加し、前記第２スイッチング素子がターンオンされるときに前記第２ストレージキャパシタに前記第２共通電圧を印加することを特徴とする請求項２４記載の液晶表示装置。
【請求項２６】
前記駆動部は、前記第１スイッチング素子がターンオフされている間に前記第２共通電圧を前記第２ストレージキャパシタに印加することを特徴とする請求項２５記載の液晶表示装置。
【請求項２７】
前記第１スイッチング素子は、前記第１ゲート配線に連結された第１ゲート電極と、ソース配線に連結された第１ソース電極と、前記第１液晶キャパシタの第１電極である透明電極に連結された第１ドレイン電極と、を含むことを特徴とする請求項２４記載の液晶表示装置。
【請求項２８】
前記第２スイッチング素子は、前記第１ゲート配線に隣接した前記第２ゲート配線に連結された第２ゲート電極と、前記ソース配線に連結された第２ソース電極と、前記分割キャパシタの第１電極に連結された第２ドレイン電極と、を含み、
前記分割キャパシタの第２電極は、前記第２液晶キャパシタの第１電極である反射電極に連結されていることを特徴とする請求項２７記載の液晶表示装置。
【請求項２９】
前記第１液晶キャパシタの第１共通電極と前記第２液晶キャパシタの第２共通電極とは、電気的に連結されていることを特徴とする請求項２８記載の液晶表示装置。
【請求項３０】
前記駆動部は、
前記ソース配線にデータ電圧を出力するソース駆動部と、
前記第１及び第２ゲート配線を活性状態にする第１及び第２ゲート信号を出力するゲート駆動部と、
前記第１ゲート配線が活性状態にされるときに前記第１共通電圧を前記第１液晶キャパシタに印加し、前記第１ゲート配線が非活性状態にされる一方で前記第２ゲート配線が活性状態にされるときに前記第２共通電圧を前記第２液晶キャパシタに印加する電圧発生部と、を含むことを特徴とする請求項２８記載の液晶表示装置。
【請求項３１】
前記第１ゲート配線は１水平期間の前半に活性状態にされ、前記第２ゲート配線は１水平期間の後半に活性状態にされることを特徴とする請求項３０記載の液晶表示装置。
【請求項３２】
前記第１ゲート配線は１水平期間の前半に活性状態にされ、前記第２ゲート配線は１水平期間活性状態にされることを特徴とする請求項３０記載の液晶表示装置。
【請求項３３】
第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２スイッチング素子、当該第２スイッチング素子に連結された分割キャパシタ、及び当該分割キャパシタに連結された第２液晶キャパシタを有する反射部とから構成された画素部を含む液晶表示装置の駆動方法であって、
前記第１スイッチング素子をターンオンさせて、前記第１スイッチング素子から伝達されたデータ電圧及び第１共通電圧に対応する第１画素電圧を前記第１液晶キャパシタに充電する段階と、
前記第１スイッチング素子をターンオフさせる一方で前記第２スイッチング素子をターンオンさせて、前記第２スイッチング素子から伝達されたデータ電圧及び第２共通電圧に対応する第２画素電圧を前記第２液晶キャパシタに充電する段階と、を含むことを特徴とする液晶表示装置の駆動方法。
【請求項３４】
前記第１画素電圧を充電する段階は、
前記第１共通電圧を前記第１液晶キャパシタの第１共通電極に印加する段階と、
前記第１スイッチング素子に連結された第１ゲート配線を活性状態にして、前記第１スイッチング素子に印加された前記データ電圧を前記第１液晶キャパシタの透明電極に印加する段階と、を含むことを特徴とする請求項３３記載の液晶表示装置の駆動方法。
【請求項３５】
前記第２画素電圧を充電する段階は、
前記第１ゲート配線を非活性状態にする段階と、
前記分割キャパシタの第２電極及び前記第２液晶キャパシタの第２共通電極に第２共通電圧を印加する段階と、
前記第２スイッチング素子に連結された第２ゲート配線を活性状態にして、前記第２スイッチング素子に印加された前記データ電圧の一部電圧を前記分割キャパシタの第１電極に印加する段階と、
前記データ電圧のうち前記一部電圧を除いた残りの電圧を前記第２液晶キャパシタの反射電極に印加する段階と、を含むことを特徴とする請求項３４記載の液晶表示装置の駆動方法。
【請求項３６】
前記第１スイッチング素子に連結された第１ゲート配線は、１水平期間の前半に活性状態にされることを特徴とする請求項３３記載の液晶表示装置の駆動方法。
【請求項３７】
前記第２スイッチング素子に連結された第２ゲート配線は、１水平期間の後半に活性状態にされることを特徴とする請求項３３記載の液晶表示装置の駆動方法。
【請求項３８】
前記第２スイッチング素子に連結された第２ゲート配線は、１水平期間活性状態にされることを特徴とする請求項３３記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置ならびにその駆動装置及び駆動方法に関し、より詳細には画質を向上させるための液晶表示装置ならびにその駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
液晶表示パネルでは、互いに向かい合う下部基板と上部基板との間に液晶層が形成される。液晶表示パネルは、液晶に電界を印加して液晶の分子配列を変更させて画像を表示する。
【０００３】
液晶表示パネルは、光源の形態によって、外部から入射される外部光を反射させて画像を表示する反射型液晶表示パネル、背面から入射される内部光を透過させて画像を表示する透過型液晶表示パネル、及び外部光を反射する一方で内部光を透過して画像を表示する反射−透過型液晶表示パネルに分類される。
【０００４】
反射−透過型液晶表示パネルは、透過モードでの電圧対透過率（Ｖ−Ｔ）曲線と反射モードでの電圧対反射率（Ｖ−Ｒ）曲線とが互いに異なる。
【０００５】
図１はＶＡモードで電圧対透過率を示すグラフであり、図２はＶＡモードで電圧対反射率を示すグラフである。
【０００６】
図１及び図２を参照すると、透過モードのブラック電圧ＶＴｂと反射モードのブラック電圧ＶＲｂは、ほぼ０Ｖ乃至１．５Ｖと互いに類似である。反面、透過モードのホワイト電圧ＶＴｗと反射モードのホワイト電圧ＶＲｗは互いに異なる。具体的に、透過モードのホワイト電圧ＶＴｗは約４．５Ｖで、反射モードのホワイト電圧ＶＲｗは約２．５Ｖであって、約２Ｖ程度の偏差を有する。
【０００７】
このように、Ｖ−Ｔ曲線の透過率とＶ−Ｒ曲線の反射率とが一致しない特性によって、反射−透過型液晶表示装置は画質が低下するという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は画質を向上させるための液晶表示装置を提供することにある。
【０００９】
本発明の他の目的は、上記液晶表示装置の駆動装置を提供することにある。
【００１０】
本発明の更に他の目的は、上記液晶表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した本発明の目的を実現するための一実施の形態による液晶表示装置は、液晶表示パネル及び駆動部を含む。前記液晶表示パネルは複数の画素部を含み、各画素部は第１ゲート配線に連結された第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とを含む。前記駆動部は、前記第１スイッチング素子がターンオンされるときに前記第１液晶キャパシタに第１共通電圧を印加し、前記第２スイッチング素子がターンオンされるときに前記第２液晶キャパシタに第２共通電圧を印加する。
【００１２】
上述した本発明の目的を実現するための他の実施の形態による液晶表示装置は、液晶表示パネル及び駆動部を含む。前記液晶表示パネルは複数の画素部を含み、各画素部は第１ゲート配線に連結される第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子、当該第２スイッチング素子に連結された第２液晶キャパシタ、及び前記第２スイッチング素子と前記第２液晶キャパシタとの間に連結された分割キャパシタを有する反射部とを含む。前記駆動部は、前記第１スイッチング素子がターンオンされるときに前記第１液晶キャパシタに第１共通電圧を印加し、前記第１スイッチング素子がターンオフされる一方で前記第２スイッチング素子がターンオンされるときに前記第２液晶キャパシタに第２共通電圧を印加する。
【００１３】
上述した本発明の他の目的を実現するための実施の形態による液晶表示装置の駆動装置は、第１ゲート配線に連結された第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２ゲート配線に連結された第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とを各々具備する複数の画素部を含む液晶表示装置の駆動装置であって、ゲート駆動部及び電圧発生部を含む。前記ゲート駆動部は、前記第１及び第２ゲート配線を活性状態にする第１及び第２ゲート信号を出力する。前記電圧発生部は、前記第１ゲート配線が活性化状態にされるときに前記第１共通電圧を前記第１液晶キャパシタに印加し、前記第１ゲート配線が非活性状態にされるときに前記第２共通電圧を前記第２液晶キャパシタに印加する。
【００１４】
上述した本発明の更に他の目的を実現するための一実施の形態による液晶表示装置の駆動方法は、第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２スイッチング素子及び当該第２スイッチング素子に連結された第２液晶キャパシタを有する反射部とから構成された画素部を含む液晶表示装置の駆動方法であって、前記第１スイッチング素子をターンオンさせて、前記第１スイッチング素子から伝達されたデータ電圧及び第１共通電圧に対応する第１画素電圧を前記第１液晶キャパシタに充電する段階と、前記第１スイッチング素子をターンオフさせる一方で前記第２スイッチング素子をターンオンさせて、前記第２スイッチング素子から伝達されたデータ電圧及び第２共通電圧に対応する第２画素電圧を前記第２液晶キャパシタに充電する段階と、を含む。
【００１５】
上述した本発明の更に他の目的を実現するための他の実施の形態による液晶表示装置の駆動方法は、第１スイッチング素子及び当該第１スイッチング素子に連結された第１液晶キャパシタを有する透過部と、第２スイッチング素子、当該第２スイッチング素子に連結された分割キャパシタ、及び当該分割キャパシタに連結された第２液晶キャパシタを有する反射部とから構成された画素部を含む液晶表示装置の駆動方法であって、前記第１スイッチング素子をターンオンさせて、前記第１スイッチング素子から伝達されたデータ電圧及び第１共通電圧に対応する第１画素電圧を前記第１液晶キャパシタに充電する段階と、前記第１スイッチング素子をターンオフさせる一方で前記第２スイッチング素子をターンオンさせて、前記第２スイッチング素子から伝達されたデータ電圧及び第２共通電圧に対応する第２画素電圧を前記第２液晶キャパシタに充電する段階と、を含む。
【発明の効果】
【００１６】
このような液晶表示装置ならびにその駆動装置及び駆動方法によると、透過部の第１液晶キャパシタには第１共通電圧を印加し、反射部の第２液晶キャパシタには第２共通電圧を印加することにより、画素部に表示される画像の画質を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明をより詳細に説明する。
【００１８】
図３は、本発明の一実施の形態による液晶表示装置の概略的な平面図である。
【００１９】
図３を参照すると、液晶表示装置は、液晶表示パネル１００、駆動装置（駆動部）２００、及びフレキシブル印刷回路基板３００を含む。フレキシブル印刷回路基板（以下、ＦＰＣ）３００は、外部装置（図示せず）と駆動装置２００とを電気的に連結する。
【００２０】
液晶表示パネル１００は、下部基板１１０、上部基板１２０、及び下部基板１１０と上部基板１２０との間に介在された液晶層（図示せず）を含み、表示領域ＤＡ及び表示領域ＤＡを取り囲む周辺領域ＰＡから構成される。
【００２１】
表示領域ＤＡには、ｍ個のソース配線（ＤＬ１，…，ＤＬｍ）及びソース配線（ＤＬ１，…，ＤＬｍ）と交差する２ｎ個のゲート配線（ＧＬ１，…，ＧＬ２ｎ）が形成される。表示領域ＤＡでは、ソース配線（ＤＬ１，…，ＤＬｍ）とゲート配線（ＧＬ１，…，ＧＬ２ｎ）とによってｍ×ｎ個の画素部Ｐが画定される。ここで、ｎ、ｍは自然数である。
【００２２】
各画素部Ｐは、１つのソース配線ＤＬと２つの第１及び第２ゲート配線（ＧＬｔ，ＧＬｒ）とによって画定される第１光を透過する透過部Ｐｔと第２光を反射する反射部Ｐｒとを有する。透過部Ｐｔは、ソース配線ＤＬ及び第１ゲート配線ＧＬｔに連結された第１スイッチング素子ＴＦＴｔと、第１スイッチング素子ＴＦＴｔに連結された第１液晶キャパシタＣＬＣｔ及び第１ストレージキャパシタＣＳＴｔとを含む。第１スイッチング素子ＴＦＴｔは、ソース配線ＤＬに連結されたソース電極、第１ゲート配線ＧＬｔに連結されたゲート電極、及び第１液晶キャパシタＣＬＣｔに連結されたドレイン電極を含む。
【００２３】
反射部Ｐｒは、ソース配線ＤＬ及び第２ゲート配線ＧＬｔに連結された第２スイッチング素子ＴＦＴｒと、第２スイッチング素子ＴＦＴｒに連結された第２液晶キャパシタＣＬＣｒ及び第２ストレージキャパシタＣＳＴｒとを含む。第２スイッチング素子ＴＦＴｒは、ソース配線ＤＬに連結されたソース電極、第２ゲート配線ＧＬｒに連結されたゲート電極、及び第２液晶キャパシタＣＬＣｒに連結されたドレイン電極を含む。
【００２４】
駆動装置２００は、メイン駆動部２１０及びゲート回路部２３０を含む。
【００２５】
メイン駆動部２１０は、周辺領域ＰＡに実装される単一チップで、フレキシブル印刷回路基板３００から伝達された制御信号及びデータ信号を利用して、画素部Ｐを駆動させる駆動信号を出力する。メイン駆動部２１０は、下部基板１１０上に配置されることができる。
【００２６】
ゲート回路部２３０は周辺領域ＰＡに集積されるか、別のチップ形態に実装される。ゲート回路部２３０は、メイン駆動部２１０から提供される駆動信号に基づいて、ゲート配線（ＧＬ１，…，ＧＬ２ｎ）にゲート信号（Ｇ１ｔ，Ｇ１ｒ，…，Ｇｎｔ，Ｇｎｒ）を出力する。各画素部Ｐに印加される第１及び第２ゲート信号Ｇ１ｔ，Ｇ１ｒは１Ｈ期間（１水平期間）に出力される。
【００２７】
図４は、図３に図示された液晶表示パネルの平面図である。図５は、図４のＩ−Ｉ’に沿った断面図である。
【００２８】
図３乃至図５を参照すると、液晶表示パネルは、下部基板１１０、上部基板１２０、及び液晶層１３０を含む。
【００２９】
下部基板１１０は、ガラス又はプラスティックのような絶縁物質を含む第１ベース基板１０１を含み、第１ベース基板１０１には、ｍ個のソース配線（ＤＬ１，…，ＤＬｍ）と２ｎ個のゲート配線（ＧＬ１，…，ＧＬ２ｎ）とによってｍ×ｎ個の画素部Ｐが画定される。
【００３０】
各画素部Ｐは、第１ベース基板１０１の下方から入射される第１光Ｌ１を透過する透過部Ｐｔと第１ベース基板１０１の上方から入射される第２光Ｌ２を反射する反射部Ｐｒとから構成される。画素部Ｐには、ストレージ共通配線ＳＣＬが形成される。
【００３１】
透過部Ｐｔは、第１スイッチング素子ＴＦＴｔと透明電極ＴＥとを含む。第１スイッチング素子ＴＦＴｔは、第１ゲート配線ＧＬｔに連結された第１ゲート電極１３１とソース配線ＤＬに連結された第１ソース電極１３３及び透明電極ＴＥに連結された第１ドレイン電極１３４とを含む。
【００３２】
第１ゲート配線ＧＬｔ及び第１ゲート電極１３１上にはゲート絶縁層１０２が形成され、第１ゲート電極１３１と第１ソース／ドレイン電極１３３，１３４との間には、第１活性層１３２が形成される。好ましくは、第１活性層１３２は非晶質シリコンを含む。
【００３３】
ソース配線ＤＬ及び第１ソース／ドレイン電極１３３，１３４上には、第１コンタクトホール１３７が形成された保護絶縁層１０３及び有機絶縁膜１０４が形成される。勿論、有機絶縁膜１０４は形成されなくても良い。第１コンタクトホール１３７を通じて第１ドレイン電極１３４と透明電極ＴＥとが電気的に連結される。透明電極ＴＥは、有機絶縁膜１０４上に配置される。この際、有機絶縁膜１０４が省略され、透明電極ＴＥが保護絶縁層１０３上に配置されることもできる。
【００３４】
反射部Ｐｒは、第２スイッチング素子ＴＦＴｒと反射電極ＲＥとを含む。第２スイッチング素子ＴＦＴｒは、第２ゲート配線ＧＬｒに連結された第２ゲート電極１４１とソース配線ＤＬに連結されたソース電極１４３及び反射電極ＲＥに連結されたドレイン電極１４４とを含む。
【００３５】
第２ゲート配線ＧＬｒ及び第２ゲート電極１４１上にはゲート絶縁層１０２が形成され、第２ゲート電極１４１と第２ソース／ドレイン電極１４３，１４４との間には、第２活性層１４２が形成される。好ましくは、第２活性層１４２は非晶質シリコンを含む。
【００３６】
ソース配線ＤＬ及び第２ソース／ドレイン電極１４３，１４４上には、第２コンタクトホール１４７が形成された保護絶縁層１０３及び有機絶縁膜１０４が形成される。勿論、有機絶縁膜１０４は形成されなくても良い。反射電極ＲＥは、有機絶縁膜１０４上に形成される。この際、有機絶縁膜１０４が省略され、反射電極ＲＥが保護絶縁層１０３上に形成されることもできる。第２コンタクトホール１４７を通じて第２ドレイン電極１４４と反射電極ＲＥとが電気的に連結される。
【００３７】
ストレージ共通配線ＳＣＬは、第１及び第２ゲート配線ＧＬｔ，ＧＬｒと同一金属層で形成される。
【００３８】
なお、上記の実施の形態では、第１及び第２スイッチング素子ＴＦＴｔ，ＴＦＴｒを非晶質シリコンで形成された活性層を含む薄膜トランジスタを例として説明したが、当業者なら多結晶シリコンで形成された活性層を含む薄膜トランジスタで形成することができるのは自明である。
【００３９】
上部基板１２０は第２ベース基板１２１を含み、第２ベース基板１２１上には遮光層１２２、カラーフィルター層１２３、オーバーコーティング層１２４、及び共通電極層１２５が形成される。
【００４０】
遮光層１２２は、第１及び第２光Ｌ１，Ｌ２を遮断させる。具体的に、遮光層１２２は、ソース配線ＤＬ、第１及び第２ゲート配線ＧＬｔ，ＧＬｒ、ならびに第１及び第２スイッチング素子ＴＦＴｔ，ＴＦＴｒに対応する領域に形成される。又、遮光層１２２は、透過部Ｐｔと反射部Ｐｒとの境界に対応する領域に形成される。
【００４１】
カラーフィルター層１２３は画素部Ｐに対応して形成され、レッド、グリーン、及びブルーフィルターパターンを含む。図示していないが、カラーフィルター層１２３は、反射部Ｐｒの一定領域に対応してライトホール（Ｌｉｇｈｔ  Ｈｏｌｅ）が形成される。ライトホールは、第１光をそのまま透過させることにより、透過光と反射光の輝度差を補償する。
【００４２】
オーバーコーティング層１２４はカラーフィルター層１２３上に形成され、カラーフィルター層１２３を保護して、第２ベース基板１２１を平坦化させる。
【００４３】
共通電極層１２５は、下部基板１１０に形成された透明電極ＴＥ及び反射電極ＲＥに対向する共通電極であって、画素部Ｐの第１及び第２液晶キャパシタＣＬＣｔ，ＣＬＣｒを画定する。共通電極層１２５は、上部基板１２０の全面又は実質的に全面に形成されることができる。
【００４４】
液晶層１３０はＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードであって、透明電極ＴＥ及び反射電極ＲＥと共通電極層１２５との間に等電位が印加される場合、垂直配向されてブラック階調を表示する。
【００４５】
図６は、図３のメイン駆動部２１０を示す詳細なブロック図である。
【００４６】
図３及び図６を参照すると、メイン駆動部２１０は、制御部２１１、メモリ２１３、電圧発生部２１５、及びソース駆動部２７０を含む。
【００４７】
制御部２１１は、外部からデータ信号２１０ａと制御信号２１０ｂの入力を受ける。制御信号２１０ｂは、水平同期信号、垂直同期信号、メインクロック信号、及びデータイネイブル信号を含む。
【００４８】
制御部２１１は、制御信号２１０ｂに基づいて、メモリ２１３に対してデータ信号２１０ａを読み書きする。制御部２１１は、ゲート回路部２３０にゲート制御信号２１１ａを出力する。ゲート制御信号２１１ａは、垂直開始信号ＳＴＶ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、及びゲート電圧ＶＳＳを含む。
【００４９】
制御部２１１は、ソース駆動部２７０にソース制御信号２１１ｂを出力し、メモリ２１３から読み出されたデータ信号２１１ｄをソース駆動部２７０に出力する。ソース制御信号２１１ｂは、水平開始信号、ロード信号、及び反転信号を含む。
【００５０】
制御部２１１は、電圧発生部２１５にメインクロック信号及び反転信号等の制御信号２１１ｃを出力する。
【００５１】
電圧発生部２１５は、外部から印加された外部電源２１０ｃを利用して、駆動電圧を生成する。駆動電圧は、制御部２１１に提供されるゲート電圧（ＶＳＳ，ＶＤＤ）２１５ａ、ソース駆動部２７０に提供される基準ガンマ電圧（ＶＲＥＦ）２１５ｂ、及び上部基板１２０の共通電極に印加される共通電圧（ＶＣＯＭ）２１５ｃを含む。
【００５２】
電圧発生部２１５は、制御部２１１の制御によって、１Ｈ（１水平期間）のうち、第１ゲート配線ＧＬｔが活性化される（活性状態にされる）第１期間では、第１共通電圧ＶＣＯＭｔを第１液晶キャパシタＣＬＣｔの第１共通電極に出力し、第２ゲート配線ＧＬｒが活性化される第２期間では、第２共通電圧ＶＣＯＭｒを第２液晶キャパシタＣＬＣｒの第２共通電極に出力する。第１共通電極は、第２共通電極に電気的に連結されることができ、第１及び第２共通電極は共通電極１２５の一部でも良い。
【００５３】
第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとの電圧差は、Ｖ−Ｔ曲線のピーク電圧ＴｗとＶ−Ｒ曲線のピーク電圧Ｒｗとの電圧差と実質的に同じである。例えば、図１及び図２を参照すると、第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとの電圧差は、Ｖ−Ｔ曲線のピーク電圧Ｔｗ４．５ＶとＶ−Ｒ曲線のピーク電圧Ｒｗ２．５Ｖとの電圧差である２Ｖの電圧差を有する。なお、第２共通電圧ＶＣＯＭｒは、たとえば、透過モード時のデータ電圧による液晶層の誘電率と反射モード時のデータ電圧による液晶層の誘電率とを比較して決定されることもできる。
【００５４】
ソース駆動部２７０は、ガンマ基準電圧（ＶＲＥＦ）２１５ｂに基づいてメモリ２１３から読み出されたデータ信号２１１ｄをアナログのデータ電圧（Ｄ１，…，Ｄｍ）に変換し、下部基板１１０に形成されたソース配線（ＤＬ１，…，ＤＬｍ）に出力する。
【００５５】
図７は、図３のゲート回路部を示す詳細なブロック図である。
【００５６】
図３及び図７を参照すると、ゲート回路部２３０は、互いに従属的に連結された２ｎ＋１個のステージ（ＳＲＣ１〜ＳＲＣ２ｎ＋１）で構成された一つの第１シフトレジスタを含む。ステージ（ＳＲＣ１〜ＳＲＣ２ｎ＋１）は、２ｎ個の駆動ステージ（ＳＲＣ１〜ＳＲＣ２ｎ）と１個のダミーステージ（ＳＲＣ２ｎ＋１）とから構成される。
【００５７】
各ステージＳＲＣ（ＳＲＣ１〜ＳＲＣ２ｎ＋１）は、入力端子ＩＮ、クロック端子ＣＫ、電圧端子ＶＳＳ、制御端子ＣＴ、第１出力端子ＧＯＵＴ、及び第２出力端子ＳＯＵＴを含む。
【００５８】
クロック端子ＣＫには第１及び第２クロック信号ＣＫ，ＣＫＢが印加される。第１クロック信号ＣＫは、奇数番目ステージ（ＳＲＣ１，ＳＲＣ３，…，ＳＲＣ２ｎ＋１）に印加され、第２クロック信号ＣＫＢは、偶数番目ステージ（ＳＲＣ２，ＳＲＣ４，…，ＳＲＣ２ｎ）に印加される。
【００５９】
奇数番目ステージ（ＳＲＣ１，ＳＲＣ３，…，ＳＲＣ２ｎ＋１）の第１出力端子ＧＯＵＴは、第１クロック信号ＣＫに同期されたゲート信号（Ｇ１ｔ，Ｇ２ｔ，…，Ｇｎｔ）を第１スイッチング素子ＴＦＴｔに連結された奇数番目ゲートライン（ＧＬ１，ＧＬ３，…，ＧＬ２ｎ−１）に出力し、偶数番目ステージ（ＳＲＣ２，ＳＲＣ４，…，ＳＲＣ２ｎ）の第１出力端子ＧＯＵＴは、第２クロック信号ＣＫＢに同期されたゲート信号（Ｇ１ｒ，Ｇ２ｒ，…，Ｇｎｒ）を第２スイッチング素子ＴＦＴｒに連結された偶数番目ゲートライン（ＧＬ２，ＧＬ４，…，ＧＬ２ｎ）に出力する。
【００６０】
一番目ステージＳＲＣ１の第１出力端子ＧＯＵＴは、透過部Ｐｔの第１ゲート配線ＧＬｔに連結されて第１スイッチング素子ＴＦＴｔの駆動を制御し、二番目ステージＳＲＣ２の第１出力端子ＧＯＵＴは、反射部Ｐｒの第２ゲート配線ＧＬｒに連結されて第２スイッチング素子ＴＦＴｒの駆動を制御する。
【００６１】
好ましくは、一番目ステージＳＲＣ１の出力信号である第１ゲート信号Ｇ１ｔは、１Ｈ期間の初期Ｈ／２期間（１水平期間の前半）に出力され、二番目ステージＳＲＣ２の出力信号である第２ゲート信号Ｇ１ｒは、後期Ｈ／２期間（１水平期間の後半）に又は１Ｈ期間（１水平期間）出力される。このような方式で２ｎ個のステージ（ＳＲＣ１〜ＳＲＣ２ｎ）は順次にゲート信号（Ｇ１ｔ，Ｇ１ｒ，…，Ｇｎｔ，Ｇｎｒ）を出力する。
【００６２】
一方、ダミーステージ（ＳＲＣ２ｎ＋１）の第１出力端子ＧＯＵＴは、対応するゲート配線が存在しないので、フローティング状態に維持される。
【００６３】
それぞれの奇数番目ステージ（ＳＲＣ１，ＳＲＣ３，…，ＳＲＣ２ｎ＋１）の第２出力端子ＳＯＵＴは、第１クロック信号ＣＫをステージ駆動信号として出力し、それぞれの偶数番目ステージ（ＳＲＣ２，ＳＲＣ４，…，ＳＲＣ２ｎ）の第２出力端子ＳＯＵＴは第２クロック信号ＣＫＢをステージ駆動信号として出力する。
【００６４】
各ステージ（ＳＲＣ１〜ＳＲＣ２ｎ＋１）の入力端子ＩＮには、前のステージの第２出力端子ＳＯＵＴから出力されたステージ駆動信号が印加され、制御端子ＣＴには次のステージの第２出力端子ＳＯＵＴから出力されたステージ駆動信号が印加される。
【００６５】
ここで、一番目ステージＳＲＣ１の前のステージは存在しないので、一番目ステージＳＲＣ１の入力端子ＩＮには、垂直開始信号ＳＴＶが印加される。又、ダミーステージ（ＳＲＣ２ｎ＋１）の次のステージは存在しないので、ダミーステージ（ＳＲＣ２ｎ＋１）の制御端子ＣＴには、垂直開始信号ＳＴＶが印加される。
【００６６】
一方、各ステージ（ＳＲＣ１〜ＳＲＣ２ｎ＋１）は、ゲートオフ電圧ＶＳＳが印加される電圧端子を更に含む。
【００６７】
図８は、図６に図示されたソース駆動部を示すブロック図である。
【００６８】
図６及び図８を参照すると、ソース駆動部２７０は、サンプリングラッチ部２７１、レベルシフタ部２７２、ホールディングラッチ部２７３、ＤＡＣ部２７４、及び出力バッファ部２７５を含む。
【００６９】
サンプリングラッチ部２７１は、複数のサンプリングラッチ（Ｓａｍｐｌｉｎｇ  Ｌａｔｃｈ：ＳＬ）を含み、制御部２１１から提供された１Ｈ期間に対応するデータ信号（Ｒ１，Ｇ１，Ｂ１，…，Ｒｋ，Ｇｋ，Ｂｋ）を順次にラッチさせる。
【００７０】
レベルシフタ部２７２は、複数のレベルシフタ（Ｌｅｖｅｌ  Ｓｈｉｆｔｅｒ：ＬＳ）を含み、サンプリングラッチ部２７１から出力されたデータ信号（Ｒ１，Ｇ１，Ｇ１，Ｇ２，Ｇ２，Ｂ２，…，Ｒｋ，Ｇｋ，Ｂｋ）のレベルを所定レベルにシフティングさせる。
【００７１】
ホールディングラッチ部２７３は、複数のホールディングラッチ（Ｈｏｌｄｉｎｇ  Ｌａｔｃｈ：ＨＬ）を含み、レベルシフタ部２７２から出力されたデータ信号を順次にラッチし、制御部２１１から提供される制御信号２１１ｂに基づいてローディングさせる。
【００７２】
ＤＡＣ部２７４は、複数のデジタル−アナログ変換器（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）を含み、基準ガンマ電圧ＶＲＥＦを利用して、ホールディングラッチ部２７２からローディングされたデータ信号をアナログ形態のデータ電圧に変換して出力する。
【００７３】
出力バッファ部２７５は、複数の増幅器（Ａｍｐｌｉｆｉｅｒ：Ａ）を含み、ＤＡＣ部２７４から出力されたデータ電圧を所定レベルに増幅して、ソース配線（ＤＬ１，ＤＬ２，ＤＬ３，…，ＤＬｍ−２，ＤＬｍ−１，ＤＬｍ）に出力する。
【００７４】
図９は、図８に図示されたソース駆動部による液晶表示装置の駆動方法を説明するためのタイミング図である。
【００７５】
図１乃至図９を参照すると、ソース駆動部２７０は、１Ｈ期間では、制御部２１１から提供された水平ラインのデータ信号をアナログ形態のデータ電圧に変換してソース配線（ＤＬ１，…，ＤＬｍ）に出力する（ＤＡＴＡ＿０）。好ましくは、ソース駆動部２７０は、ライン反転方式で１Ｈを周期にデータ信号を反転してソース配線（ＤＬ１，…，ＤＬｍ）に出力する。
【００７６】
具体的に、ソース駆動部２７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を出力し、ゲート回路部２３０は、１Ｈ期間のうち、初期Ｈ／２の間、一番目水平ラインに対応する第１ゲート信号Ｇ１ｔを出力し、電圧発生部２１５は第１共通電圧ＶＣＯＭｔを上部基板の共通電極に出力する。
【００７７】
これによって、透過部Ｐｔの第１スイッチング素子ＴＦＴｔは、第１ゲート信号Ｇ１ｔによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧に対応する電圧を第１液晶キャパシタＣＬＣｔの第１電極である透明電極ＴＥに印加する。第１液晶キャパシタＣＬＣｔの第２電極である共通電極には第１共通電圧ＶＣＯＭｔが印加される。
【００７８】
これによって第１液晶キャパシタＣＬＣｔには、透明電極ＴＥと共通電極との電位差に対応する第１画素電圧ＶＰｔが充電される。
【００７９】
次に、ソース駆動部２７０は、１Ｈ期間の後期Ｈ／２期間では、一番目水平ラインのデータ電圧（１Ｌ＿０）を継続出力し、ゲート回路部２３０は、一番目水平ラインに対応する第２ゲート信号Ｇ１ｒを出力し、電圧発生部２１５は第２共通電圧ＶＣＯＭｒを上部基板の共通電極に出力する。
【００８０】
即ち、後期Ｈ／２期間では、透過部Ｐｔの第１スイッチング素子ＴＦＴｔはターンオフされ、反射部Ｐｒの第２スイッチング素子ＴＦＴｒがターンオンされる。
【００８１】
これによって、反射部Ｐｒの第２スイッチング素子ＴＦＴｒは、第２ゲート信号Ｇ１ｒによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧に対応する電圧を第２液晶キャパシタＣＬＣｒの第１電極である反射電極ＲＥに印加する。第２液晶キャパシタＣＬＣｒの第２電極である共通電極には第２共通電圧ＶＣＯＭｒが印加される。
【００８２】
これによって、第２液晶キャパシタＣＬＣｒは、反射電極ＲＥと共通電極との電位差に対応する第２画素電圧ＶＰｒが充電される。
【００８３】
図示されたように、第１液晶キャパシタＣＬＣｔに充電された第１画素電圧ＶＰｔと、第２液晶キャパシタＣＬＣｒに充電された第２画素電極ＶＰｒとは互いに異なる。第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとは、図１及び図２を参照する場合、Ｖ−Ｔ曲線のピーク電圧ＴｗとＶ−Ｒ曲線のピーク電圧Ｒｗとの電圧差と実質的に同じ電圧差を有する。
【００８４】
例えば、Ｖ−Ｔ曲線のピーク電圧Ｔｗが４．５Ｖで、Ｖ−Ｒ曲線のピーク電圧Ｒｗが２．５Ｖである場合、第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとの電圧差（ΔＶ）は２Ｖである。具体的に、液晶層がＶＡモードである場合、透過部Ｐｔの第１液晶キャパシタＣＬＣｔに印加される第１共通電圧ＶＣＯＭｔの絶対値は、反射部Ｐｒの第２液晶キャパシタＣＬＣｒに印加される第２共通電圧ＶＣＯＭｒの絶対値よりも前記電圧差（ΔＶ）だけ大きい。
【００８５】
なお、上記の実施の形態では、初期Ｈ／２期間では第１ゲートラインＧＬ１ｔに連結された第１スイッチング素子ＴＦＴｔをターンオンさせて透過部Ｐｔを駆動させ、後期Ｈ／２期間では第１スイッチング素子ＴＦＴｔをターンオフさせる一方で第２ゲートラインＧＬ１ｒに連結された第２スイッチング素子ＴＦＴｒをターンオンさせて、反射部Ｐｒを駆動させることを例として挙げた。
【００８６】
しかし、点線で図示された第２ゲート信号（Ｇ１ｒ，Ｇ２ｒ）のように、初期Ｈ／２期間に第１及び第２スイッチング素子（ＴＦＴｔ，ＴＦＴｒ）を同時にターンオンさせて、透過部Ｐｔ及び反射部Ｐｒを駆動させた後、後期Ｈ／２期間に第１スイッチング素子ＴＦＴｒをターンオフさせて反射部Ｐｒのみを駆動させることもできる。すなわち、第１スイッチング素子ＴＦＴｔは初期Ｈ／２期間に活性化され、第２スイッチング素子ＴＦＴｒは１Ｈ期間を通して活性化されることができる。
【００８７】
図１０は、図６に図示されたソース駆動部の変形例を示すブロック図である。
【００８８】
図６及び図１０を参照すると、ソース駆動部３７０は、サンプリングラッチ部３７１、レベルシフタ部３７２、ホールディングラッチ部３７３、ＭＵＸ部３７４、ＤＡＣ部３７５、及びＤＥＭＵＸ部３７６を含む。サンプリングラッチ部３７１、レベルシフタ部３７２、及びホールディングラッチ部３７３は、図８で説明したことと同じなので、詳細な説明は省略する。
【００８９】
ＭＵＸ部３７４は、ホールディングラッチ部３７３から出力されるデータ信号を複数のグループにグループ化して、それぞれのグループに含まれたデータ信号の出力を制御する。
【００９０】
具体的に、図示されたように、ホールディングラッチ部３７３から出力されるデータ信号（Ｒ１，Ｇ１，Ｂ１，…，Ｒｋ，Ｇｋ，Ｂｋ）をレッドデータグループ、グリーンデータグループ、及びブルーデータグループにグループ化して、各グループ内のレッド、グリーン、及びブルーデータ信号の出力を制御する。
【００９１】
まず、レッドデータ信号（Ｒ１，…，Ｒｋ）をＤＡＣ部３７５に出力し、その後、グリーンデータ信号（Ｇ１，…，Ｇｋ）をＤＡＣ部３７５に出力し、その後、ブルーデータ信号（Ｂ１，…，Ｂｋ）をＤＡＣ部３７５に出力する。ＤＡＣ部３７５の数は、図８に対して１／３に減少することになる。
【００９２】
ＤＡＣ部３７５は、レッドデータ信号（Ｒ１，…，Ｒｋ）を先にアナログ形態のデータ電圧に変換して、ＤＥＭＵＸ部３７６に出力する。ＤＥＭＵＸ部３７６は、入力されたレッドデータ電圧を第１出力端と連結されたソース配線（ＤＬ１，ＤＬ４，…，ＤＬｍ−２）に出力する。
【００９３】
その後、ＤＡＣ部３７５は、グリーンデータ信号（Ｇ１，…，Ｇｋ）をアナログ形態のデータ電圧に変換して、ＤＥＭＵＸ部３７６に出力する。ＤＥＭＵＸ部３７６は、入力されたグリーンデータ電圧を第２出力端と連結されたソース配線（ＤＬ２，ＤＬ５，…，ＤＬｍ−１）に出力する。
【００９４】
同様な方式で、ブルーデータ信号（Ｂ１，…，Ｂｋ）は、ＤＡＣ部３７５を経てＤＥＭＵＸ部３７６の第３出力端と連結されたソース配線（ＤＬ３，ＤＬ７，…，ＤＬｍ）に出力される。
【００９５】
結果的に、ソース配線（ＤＬ１，ＤＬ２，…，ＤＬｍ）に出力されるデータ電圧は、ソース駆動部３７０の出力方式に対応して、まず、レッドデータ電圧が該当するソース配線（ＤＬ１，…，ＤＬｍ−２）に出力され、次に、グリーンデータ電圧が該当するソース配線（ＤＬ２，…，ＤＬｍ−１）に出力され、その後、ブルーデータ電圧がソース配線（ＤＬ３，…，ＤＬｍ）に出力される。
【００９６】
図１１は、図１０のソース駆動部による液晶表示装置の駆動方法を説明するためのタイミング図である。
【００９７】
図１、図６、図７、図１０、及び図１１を参照すると、ソース駆動部３７０は、１Ｈ期間では、制御部２１１から提供された水平ラインのデータ信号をアナログ形態のデータ電圧に変換して、ソース配線（ＤＬ１，…，ＤＬｍ）に出力する（ＤＡＴＡ＿０）。好ましくは、ソース駆動部３７０は、ライン反転方式で１Ｈを周期にデータ信号を反転して、ソース配線（ＤＬ１，…，ＤＬｍ）に出力する。
【００９８】
具体的に、ソース駆動部３７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を出力し、ゲート回路部２３０は、一番目水平ラインに対応する第１ゲート信号Ｇ１ｔを出力し、電圧発生部２１５は、第１共通電圧ＶＣＯＭｔを上部基板の共通電極に出力する。この際、ソース駆動部３７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を３×１ＭＵＸ方式によってレッドデータ電圧、グリーンデータ電圧、及びブルーデータ電圧の順にグループ化して出力する。
【００９９】
透過部Ｐｔの第１スイッチング素子ＴＦＴｔは、第１ゲート信号Ｇ１ｔによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧に対応する電圧を第１液晶キャパシタＣＬＣｔの第１電極である透明電極ＴＥに伝達する。第１液晶キャパシタＣＬＣｔの第２電極である共通電極には、第１共通電圧ＶＣＯＭｔが伝達される。
【０１００】
これによって、第１液晶キャパシタＣＬＣｔには、透明電極ＴＥと共通電極との電位差に対応する第１画素電圧ＶＰｔが充電される。
【０１０１】
その後、ソース駆動部３７０は、１Ｈ期間の後期Ｈ／２期間の間継続して一番目水平ラインのデータ電圧（１Ｌ＿０）を出力し、ゲート回路部２３０は、一番目水平ラインに対応する第２ゲート信号Ｇ１ｒを出力し、電圧発生部２１５は第２共通電圧ＶＣＯＭｒを上部基板の共通電極に出力する。
【０１０２】
即ち、後期Ｈ／２期間では透過部Ｐｔの第１スイッチング素子ＴＦＴｔはターンオフされ、反射部Ｐｒの第２スイッチング素子ＴＦＴｒがターンオンされる。
【０１０３】
これによって、反射部Ｐｒの第２スイッチング素子ＴＦＴｒは、第２ゲート信号Ｇ１ｒによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧に対応する電圧を第２液晶キャパシタＣＬＣｒの第１電極である反射電極ＲＥに伝達する。第２液晶キャパシタＣＬＣｒの第２電極である共通電極には、第２共通電圧ＶＣＯＭｒが伝達される。
【０１０４】
これによって第２液晶キャパシタＣＬＣｒには、反射電極ＲＥと共通電極との電位差に対応する第２画素電圧ＶＰｒが充電される。
【０１０５】
図示されたように、第１液晶キャパシタＣＬＣｔに充電された第１画素電圧ＶＰｔと、第２液晶キャパシタＣＬＣｒに充電された第２画素電圧ＶＰｒとは互いに異なる。第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとは、図１及び図２に図示されたＶ−Ｔ曲線のピーク電圧ＴｗとＶ−Ｒ曲線のピーク電圧Ｒｗとの電圧差と実質的に同じ電圧差を有する。
【０１０６】
例えば、Ｖ−Ｔ曲線のピーク電圧Ｔｗが４．５Ｖで、Ｖ−Ｒ曲線のピーク電圧Ｒｗが２．５Ｖである場合、第１共通電圧ＶＣＯＭｔと第２共通電圧ＶＣＯＭｒとの電圧差（ΔＶ）は２Ｖである。液晶層がＶＡモードである場合、透過部Ｐｔの第１液晶キャパシタＣＬＣｔに印加される第１共通電圧ＶＣＯＭｔの絶対値は反射部Ｐｒの第２液晶キャパシタＣＬＣｒに印加される第２共通電圧ＶＣＯＭｒの絶対値よりも大きい。
【０１０７】
なお、上記の実施の形態では、初期Ｈ／２期間では第１ゲートラインＧＬ１ｔに連結された第１スイッチング素子ＴＦＴｔをターンオンさせて透過部Ｐｔを駆動させ、後期Ｈ／２期間では第１スイッチング素子ＴＦＴｔをターンオフさせる一方で第２ゲートラインＧＬ１ｒに連結された第２スイッチング素子ＴＦＴｒをターンオンさせ、反射部Ｐｒを駆動させることを例として挙げた。
【０１０８】
しかし、点線で図示された第２及び第４ゲート信号（Ｇ１ｒ，Ｇ２ｒ）のように、初期Ｈ／２期間では、第１及び第２スイッチング素子（ＴＦＴｔ，ＴＦＴｒ）を同時にターンオンさせて透過部Ｐｔ及び反射部Ｐｒを駆動させた後、後期Ｈ／２期間では、第１スイッチング素子ＴＦＴｒをターンオフさせ、第２スイッチング素子ＴＦＴｒのみをターンオンさせて、反射部Ｐｒのみを駆動させることもできる。
【０１０９】
図１２は、ＶＡモードのＶ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。図１３は、本発明の実施の形態によるＶＡモードのＶ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。
【０１１０】
図１２は、ＶＡモードで同じ共通電圧が印加された場合のＶ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。
【０１１１】
図１２を参照すると、既存ＶＡモードのＶ−Ｔ曲線は、ほぼ１．５Ｖ以上では漸次に透過率が増加して、ほぼ４．５Ｖ以上では透過率が最高値を維持する。反面、既存Ｖ−Ｒ曲線は、ほぼ１．５Ｖ乃至２．５Ｖ範囲内では漸次に反射率が増加して、ほぼ２．５Ｖよりも大きい電圧では漸次に反射率が低下するという特性を有する。
【０１１２】
これによって、既存のＶ−Ｔ曲線とＶ−Ｒ曲線とを合わせたガンマ曲線は、Ｖ−Ｒ曲線によって２．５Ｖ以前では漸次に強度が増加し、ほぼ２．５Ｖからは強度が低下するという特性を有する。従って、所望するホワイト階調の画像を得ることができない。
【０１１３】
図１３は、本発明の一実施の形態によるＶＡモードで、Ｖ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。
【０１１４】
図１３を参照すると、本発明の一実施の形態によるＶ−Ｔ曲線はほぼ１．５Ｖから漸次に透過率が増加して、ほぼ４．５Ｖ以上では透過率が最高値を維持する。一方、実施の形態によって改善されたＶ−Ｒ曲線はほぼ２Ｖから漸次に反射率が増加して、ほぼ３．５Ｖ以上では反射率が最高値を維持する。
【０１１５】
これによって、実施の形態によるＶ−Ｔ曲線とＶ−Ｒ曲線とを合わせたガンマ曲線は、ほぼ２Ｖ以上から漸次に強度が増加して、ほぼ４Ｖ以上では最高値の強度を維持する。従って、所望するホワイト階調の画像を得ることができる。
【０１１６】
図１４は、本発明の他の実施の形態による液晶表示装置の概略的な平面図である。
【０１１７】
図１４を参照すると、液晶表示装置は、液晶表示パネル５００、駆動装置６００、及びフレキシブル印刷回路基板７００を含む。
【０１１８】
液晶表示パネル５００は、下部基板５１０、上部基板５２０、及び下部基板５１０と上部基板５２０との間に介在された液晶層（図示せず）を含み、液晶層は、下部基板５１０と上部基板５２０との間に等電位が形成される場合、垂直配向されるＶＡモードが好ましい。
【０１１９】
液晶表示パネル５００は、表示領域ＤＡ及び表示領域ＤＡを取り囲む周辺領域ＰＡから構成される。表示領域ＤＡには、ｍ個のソース配線（ＤＬ１，…，ＤＬｍ）及びソース配線（ＤＬ１，…，ＤＬｍ）と交差する２ｎ個のゲート配線（ＧＬ１，…，ＧＬ２ｎ）が形成される。表示領域ＤＡには、ソース配線（ＤＬ１，…，ＤＬｍ）とゲート配線（ＧＬ１，…，ＧＬ２ｎ）とによってｍ×ｎ個の画素部Ｐが画定される。ここで、ｎ、ｍは自然数である。
【０１２０】
各画素部Ｐは、１つのソース配線ＤＬと２つの第１及び第２ゲート配線（ＧＬｔ，ＧＬｒ）とによって画定される第１光を透過する透過部Ｐｔと第２光を反射する反射部Ｐｒとを有する。透過部Ｐｔと反射部Ｐｒの液晶層のセルギャップは、互いに同じ単一セルギャップを有する。
【０１２１】
透過部Ｐｔは、ソース配線ＤＬ及び第１ゲート配線ＧＬｔに連結された第１スイッチング素子ＴＦＴｔと、第１スイッチング素子ＴＦＴｔに連結された第１液晶キャパシタＣＬＣｔ及び第１ストレージキャパシタＣＳＴｔとを含む。第１スイッチング素子ＴＦＴｔは、ソース配線ＤＬに連結されたソース電極、第１ゲート配線ＧＬｔに連結されたゲート電極、及び第１液晶キャパシタＣＬＣｔに連結されたドレイン電極を含む。
【０１２２】
反射部Ｐｒは、ソース配線ＤＬ及び第２ゲート配線ＧＬｔに連結された第２スイッチング素子ＴＦＴｒと、第２スイッチング素子ＴＦＴｒに連結された分割キャパシタＣｃと、分割キャパシタＣｃと直列に連結された第２液晶キャパシタＣＬＣｒ及びスイッチング素子ＴＦＴｒに連結された第２ストレージキャパシタＣＳＴｒとを含む。第１及び第２液晶キャパシタ（ＣＬＣｔ，ＣＬＣｒ）のそれぞれの共通電極は一体に形成され、第１及び第２ストレージキャパシタ（ＣＳＴｔ，ＣＳＴｒ）のそれぞれの共通電極は共通に連結される。第２スイッチング素子ＴＦＴｒは、ソース配線ＤＬに連結されたソース電極、第２ゲート配線ＧＬｒに連結されたゲート電極、及び分割キャパシタＣｃを介して第２液晶キャパシタＣＬＣｒに連結されたドレイン電極を含む。
【０１２３】
画素部Ｐの駆動方式を見ると、第１ゲート配線ＧＬｔが活性化されることにより、第１スイッチング素子ＴＦＴｔがターンオンされ、ソース配線ＤＬから伝達されたデータ電圧ＶＤが第１液晶キャパシタＣＬＣｔの第１電極（例えば、透明電極）に印加される。一方、第１液晶キャパシタＣＬＣｔの第２電極である共通電極には共通電圧ＶＣＯＭが印加される。これによって、透過部Ｐｔの第１液晶キャパシタＣＬＣｔには、データ電圧ＶＤと共通電圧ＶＣＯＭに対応する第１画素電圧ＶＰｔが充電される。
【０１２４】
その後、第１ゲート配線ＧＬｔが非活性化され（非活性状態にされ）、第１スイッチング素子ＴＦＴｔをターンオフさせた状態で、第２ゲート配線ＧＬｒが活性化され、第２スイッチング素子ＴＦＴ２をターンオンさせる。第２スイッチング素子ＴＦＴｒがターンオンされることにより、ソース配線ＤＬから伝達されたデータ電圧ＶＤは、分割キャパシタＣｃを介して第２液晶キャパシタＣＬＣｒの第１電極（例えば、反射電極）に印加される。第２液晶キャパシタＣＬＣｒの第２電極である共通電極には、共通電圧ＶＣＯＭが印加される。
【０１２５】
一方、第２液晶キャパシタＣＬＣｒと直列に連結された分割キャパシタＣｃには、データ電圧ＶＤの一部電圧ＶＤ１が充電され、これによって、実質的に第２液晶キャパシタＣＬＣｒには、一部電圧ＶＤ１を除いた残りのデータ電圧ＶＤ２が印加されて、第１画素電圧ＶＰｔよりも小さい第２画素電圧ＶＰｒが充電される。
【０１２６】
即ち、分割キャパシタＣｃのキャパシタンスを調節して、Ｖ−Ｔ曲線のホワイト階調電圧ＶＴｗとブラック階調電圧ＶＴｂとの間の差（ＶＴｗ−ＶＴｂ）とＶ−Ｒ曲線のホワイト階調電圧ＶＲｗとブラック階調電圧ＶＲｂとの間の差（ＶＲｗ−ＶＲｂ）とを実質的に同じにする。
【０１２７】
このように調節されたＶ−Ｔ曲線とＶ−Ｒ曲線との間のオフセット値は、第１及び第２液晶キャパシタ（ＣＬＣｔ，ＣＬＣｒ）の共通電極に印加される共通電圧ＶＣＯＭを変動させて補償する。
【０１２８】
第１及び第２ストレージキャパシタ（ＣＳＴｔ，ＣＳＴｒ）の第１及び第２共通電極にも、第１及び第２共通電圧（ＶＣＯＭｔ，ＶＣＯＭｒ）と同じ方式で第１及び第２共通電圧（ＶＳＴＧｔ，ＶＳＴＧｒ）がそれぞれ印加される。液晶キャパシタの共通電圧ＶＣＯＭとストレージキャパシタの共通電圧ＶＳＴＧとは実質的に同じである。
【０１２９】
即ち、透過部Ｐｔの第１スイッチング素子ＴＦＴｔが駆動されるときには、第１ストレージキャパシタＣＳＴｔに第１共通電圧（ＶＳＴＧｔ＝ＶＣＯＭｔ）が印加され、反射部Ｐｒの第２スイッチング素子ＴＦＴｒが駆動されるときには、第２ストレージキャパシタＣＳＴｒに第２共通電圧（ＶＳＴＧｒ＝ＶＣＯＭｒ）が印加される。
【０１３０】
駆動装置６００は、メイン駆動部６１０及びゲート回路部６３０を含む。
【０１３１】
メイン駆動部６１０は、周辺領域ＰＡに実装される単一チップであって、フレキシブル印刷回路基板７００から伝達された制御信号及びデータ信号を利用して、画素部Ｐを駆動させる駆動信号を出力する。メイン駆動部６１０は、下部基板５１０上に配置されることができる。
【０１３２】
ゲート回路部６３０は周辺領域ＰＡに集積されるか、別のチップ形態に実装される。ゲート回路部６３０は、メイン駆動部２１０から提供される駆動信号に基づいて、ゲート配線（ＧＬ１，…，ＧＬ２ｎ）にゲート信号（Ｇ１ｔ，Ｇ１ｒ，…，Ｇｎｔ，Ｇｎｒ）を出力する。各画素部Ｐに印加される第１及び第２ゲート信号（Ｇ１ｔ，Ｇ１ｒ）は、１Ｈ期間（１水平期間）の間に出力される。前記１Ｈは１つのフレームであるか、１つのフレームの一部として有効に画像が表示される期間でも良い。
【０１３３】
図１５は、図１４に図示されたメイン駆動部を示す詳細なブロック図である。
【０１３４】
図１４及び図１５を参照すると、メイン駆動部６１０は、制御部６１１、メモリ６１３、電圧発生部６１５、及びソース駆動部６７０を含む。
【０１３５】
制御部６１１は、外部からデータ信号６１０ａ及び制御信号６１０ｂの入力を受ける。制御信号６１０ｂは、水平同期信号、垂直同期信号、メインクロック信号、及びデータイネイブル信号を含む。
【０１３６】
制御部６１１は、制御信号６１０ｂに基づいて、メモリ６１５に対してデータ信号６１０ａを読み書きする。制御部６１１は、ゲート回路部６３０にゲート制御信号６１１ａを出力する。ゲート制御信号６１１ａは、垂直開始信号ＳＴＶ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、及びゲート電圧ＶＳＳを含む。
【０１３７】
制御部６１１は、ソース駆動部６７０にソース制御信号６１１ｂを出力し、メモリ６１３から読み出されたデータ信号６１１ｄをソース駆動部６７０に出力する。ソース制御信号６１１ｂは、水平開始信号、ロード信号、及び反転信号を含む。
【０１３８】
制御部６１１は、電圧発生部６１５にメインクロック信号及び反転信号等の制御信号６１１ｃを出力する。
【０１３９】
電圧発生部６１５は、外部から印加された外部電源６１０ｃを利用して駆動電圧を生成する。駆動電圧は、制御部６１１に提供されるゲート電圧（ＶＳＳ，ＶＤＤ）６１５ａと、ソース駆動部６７０に提供される基準ガンマ電圧ＶＲＥＦ６１５ｂと、上部基板６２０の共通電極に印加される共通電圧（ＶＣＯＭｔ，ＶＣＯＭｒ）及び下部基板６１０のストレージ共通電極に印加される共通電圧（ＶＳＴＧｔ，ＶＳＴＧｒ）６１５ｃとを含む。
【０１４０】
電圧発生部６１５は、制御部６１１の制御によって、１Ｈ期間のうち、第１ゲート配線ＧＬｔが活性化される第１期間では、第１共通電圧ＶＣＯＭｔを第１液晶キャパシタＣＬＣｔの第１共通電極に出力し、第２ゲート配線ＧＬｒが活性化される第２期間では、第２共通電圧ＶＣＯＭｒを第２液晶キャパシタＣＬＣｒの第２共通電極に出力する。
【０１４１】
電圧発生部６１５は、第１及び第２ストレージキャパシタ（ＣＳＴｔ，ＣＳＴｒ）の第１及び第２共通電極にも第１及び第２共通電圧（ＶＣＯＭｔ，ＶＣＯＭｒ）と同じ方式で第１及び第２共通電圧（ＶＳＴＧｔ，ＶＳＴＧｒ）をそれぞれ印加する。
【０１４２】
第２共通電圧ＶＣＯＭｒは、透過モードのデータ電圧と反射モードのデータ電圧との間のオフセット値を補償するための電圧であって、実験によって既に設定された値である。即ち、第２共通電圧ＶＣＯＭｒは、透過モード時のデータ電圧による液晶層の誘電率と反射モード時のデータ電圧による液晶層の誘電率とを比較して得られた値である。
【０１４３】
ソース駆動部６７０は、ガンマ基準電圧ＶＲＥＦ６１５ｂに基づいてメモリ６１３から読み出されたデータ信号６１１ｄをアナログのデータ電圧（Ｄ１，…，Ｄｍ）に変換して、ソース配線（ＤＬ１，…，ＤＬｍ）に出力する。
【０１４４】
図１６は、図１４に図示された液晶表示装置の駆動方法を説明するためのタイミング図である。
【０１４５】
図１４乃至図１６を参照すると、ソース駆動部６７０は、１Ｈ期間では、制御部６１１から提供された水平ラインのデータ信号をアナログ形態のデータ電圧に変換してソース配線（ＤＬ１，…，ＤＬｍ）に出力する（ＤＡＴＡ＿０）。好ましくは、ソース駆動部６７０は、ライン反転方式で１Ｈ周期にデータ信号を反転してソース配線（ＤＬ１，…，ＤＬｍ）に出力する。
【０１４６】
具体的に、ソース駆動部６７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を出力する。１Ｈ期間のうち初期Ｈ／２期間では、ゲート回路部６３０は、一番目水平ラインに対応する第１ゲート信号Ｇ１ｔを出力し、電圧発生部６１５は、第１共通電圧ＶＣＯＭｔを上部基板の共通電極に出力する。電圧発生部６１５は、第１共通電圧ＶＣＯＭｔと同じ電位の第３共通電圧ＶＳＴＧｔを下部基板のストレージ共通電極に出力する。この際、ソース駆動部６７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を３×１ＭＵＸ方式によってレッドデータ電圧、グリーンデータ電圧、及びブルーデータ電圧の順にグループ化して出力する。
【０１４７】
透過部Ｐｔの第１スイッチング素子ＴＦＴｔは、第１ゲート信号Ｇ１ｔによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧を第１液晶キャパシタＣＬＣｔの第１電極である透明電極ＴＥに伝達する。第１液晶キャパシタＣＬＣｔの第２電極である共通電極には、第１共通電圧ＶＣＯＭｔが伝達される。
【０１４８】
これによって、透過部Ｐｔの第１液晶キャパシタＣＬＣｔに充電される画素電圧ＶＤＰ、即ち、データ電圧ＶＤと第１共通電圧ＶＣＯＭｔとの電位差に対応する第１画素電圧ＶＰｔが充電される。
【０１４９】
その後、１Ｈ期間の後期Ｈ／２期間では、ソース駆動部６７０は、一番目水平ラインのデータ電圧（１Ｌ＿０）を継続して出力し、ゲート回路部６３０は一番目水平ラインに対応する第２ゲート信号Ｇ１ｒを出力し、電圧発生部６１５は第２共通電圧ＶＣＯＭｒを上部基板の共通電極に出力する。電圧発生部６１５は、第２共通電圧ＶＣＯＭｒと同じ電位の第４共通電圧ＶＳＴＧｒを下部基板のストレージ共通電極に出力する。
【０１５０】
即ち、後期Ｈ／２期間では透過部Ｐｔの第１スイッチング素子ＴＦＴｔはターンオフされ、反射部Ｐｒの第２スイッチング素子ＴＦＴｒがターンオンされる。
【０１５１】
これによって、反射部Ｐｒの第２スイッチング素子ＴＦＴｒは、第２ゲート信号Ｇ１ｒによってターンオンされ、ソース配線ＤＬに伝達されるデータ電圧は、第２液晶キャパシタＣＬＣｒに直列に連結された分割キャパシタＣｃに伝達される。分割キャパシタＣｃには、データ電圧の一部データ電圧ＶＤ１が充電され、残りのデータ電圧ＶＤ２が第２液晶キャパシタＣＬＣｒに充電される。一方、第２液晶キャパシタＣＬＣｒの第２電極である共通電極には、第２共通電圧ＶＣＯＭｒが印加される。
【０１５２】
これによって、反射部Ｐｒの第２液晶キャパシタＣＬＣｒに充電される画素電圧ＶＤＰは、残りのデータ電圧ＶＤ２と第２共通電圧ＶＣＯＭｒとの電位差に対応する第２画素電圧ＶＰｒが充電される。第２画素電圧ＶＰｒは、分割キャパシタＣｃによって第１画素電圧ＶＰｔが分割されたものであり、第１画素電圧ＶＰｔよりも低い電圧が充電される。
【０１５３】
又、透過部Ｐｔが駆動される間に第１液晶キャパシタＣＬＣｔに印加される第１共通電圧ＶＣＯＭｔと、反射部Ｐｒが駆動される間に第２液晶キャパシタＣＬＣｒに印加される第２共通電圧ＶＣＯＭｒとの間の電圧差（ΔＶ）によって、分割キャパシタＣＣによって調節されたＶ−Ｔ曲線とＶ−Ｒ曲線との間のオフセット値が補償される。
【０１５４】
結果的に、分割キャパシタＣｃ及び共通電圧ＶＣＯＭが調節されることによって、Ｖ−Ｔ曲線とＶ−Ｒ曲線とは実質的に一致される。
【０１５５】
図１７は、本発明の他の実施の形態による液晶表示装置のＶ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。
【０１５６】
図１４及び図１７を参照すると、反射部Ｐｒの第２液晶キャパシタＣＬＣｒと直列に連結された分割キャパシタＣｃのキャパシタンスを調節して、Ｖ−Ｒ曲線のホワイト電圧ＶＲｗとブラック電圧ＶＲｂとの差（ＶＲｗ−ＶＲｂ）を、Ｖ−Ｔ曲線のホワイト電圧ＶＴｗとブラック電圧ＶＴｂとの差（ＶＴｗ−ＶＴｂ）と実質的に同じに調整する。
【０１５７】
又、ホワイト電圧とブラック電圧との差が、実質的に同様に調整されたＶ−Ｒ曲線とＶ−Ｔ曲線との間のオフセット値は、透過部Ｐｔの第１液晶キャパシタＣＬＣｔに印加される第１共通電圧ＶＣＯＭｔ及び反射部Ｐｒの第２液晶キャパシタＣＬＣｒに印加される第２共通電圧ＶＣＯＭｒを調節して補償する。
【０１５８】
好ましくは、第２共通電圧ＶＣＯＭｒは、透過モード時のデータ電圧による液晶層の誘電率と反射モード時にデータ電圧による液晶層の誘電率とを比較して得られた値である。
【０１５９】
以上のとおり、本発明によると、透過部の第１液晶キャパシタに印加される第１共通電圧と反射部の第２液晶キャパシタに印加される第２共通電圧との電圧差をＶ−Ｔ曲線のピーク電圧とＶ−Ｒ曲線のピーク電圧との間の電圧差だけ変更させることにより、画質を改善することができる。
【０１６０】
本発明によると、反射部の第２液晶キャパシタと直列に連結された分割キャパシタを形成して、分割キャパシタのキャパシタンスを調節することにより、透過モードのホワイト電圧とブラック電圧との差と反射モードのホワイト電圧とブラック電圧との差を実質的に同様にすることができる。又、分割キャパシタによって調節されたＶ−Ｔ曲線とＶ−Ｒ曲線のオフセット値は、液晶キャパシタの共通電圧のレベルを調節して補償することができる。これによって、Ｖ−Ｔ曲線とＶ−Ｒ曲線とを実質的に一致させることにより、反射−透過型液晶表示装置の画質をさらに向上させることができる。
【０１６１】
以上、本発明の実施の形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１６２】
【図１】ＶＡモードで電圧対透過率を示すグラフである。
【図２】ＶＡモードで電圧対反射率を示すグラフである。
【図３】本発明の一実施の形態による液晶表示装置の概略的な平面図である。
【図４】図３に図示された液晶表示パネルの平面図である。
【図５】図４のＩ−Ｉ’に沿った断面図である。
【図６】図３のメイン駆動部を示す詳細なブロック図である。
【図７】図３のゲート回路部を示す詳細なブロック図である。
【図８】図６に図示されたソース駆動部を示すブロック図である。
【図９】図８に図示されたソース駆動部による液晶表示装置の駆動方法を説明するためのタイミング図である。
【図１０】図６に図示されたソース駆動部の変形例を示すブロック図である。
【図１１】図１０のソース駆動部による液晶表示装置の駆動方法を説明するためのタイミング図である。
【図１２】ＶＡモードを有する液晶表示装置のＶ−Ｔ曲線とＶ−Ｒ曲線を示すグラフである。
【図１３】本発明の一実施の形態によるＶＡモードを有する液晶表示装置のＶ−Ｔ曲線及びＶ−Ｒ曲線を示すグラフである。
【図１４】本発明の他の実施の形態による液晶表示装置の概略的な平面図である。
【図１５】図１４に図示されたメイン駆動部を示す詳細なブロック図である。
【図１６】図１４に図示された液晶表示装置の駆動方法を説明するためのタイミング図である。
【図１７】本発明の他の実施の形態による液晶表示装置のＶ−Ｔ曲線とＶ−Ｒ曲線を示すグラフである。
【符号の説明】
【０１６３】
１００，５００    液晶表示パネル、
２００，６００    駆動装置、
２１０，６１０    メイン駆動部、
２１１，６１１    制御部、
２１５，６１５    電圧発生部、
２３０，６３０    ゲート回路部、
２７０，６７０    ソース駆動部、
３００，７００    フレキシブル印刷回路基板。
【図１】
2007065647.tif 000003
【図２】
2007065647.tif 000004
【図３】
2007065647.tif 000005
【図４】
2007065647.tif 000006
【図５】
2007065647.tif 000007
【図６】
2007065647.tif 000008
【図７】
2007065647.tif 000009
【図８】
2007065647.tif 000010
【図９】
2007065647.tif 000011
【図１０】
2007065647.tif 000012
【図１１】
2007065647.tif 000013
【図１２】
2007065647.tif 000014
【図１３】
2007065647.tif 000015
【図１４】
2007065647.tif 000016
【図１５】
2007065647.tif 000017
【図１６】
2007065647.tif 000018
【図１７】
2007065647.tif 000019