(57)【要約】【課題】本発明は、液晶表示装置とその駆動方法に係り、より詳しくは、広視野角を具現するＶＡ（Vertical Alignment）方式の液晶表示装置とその駆動方法に関する。【解決手段】本発明は、相互に交差するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線に連結されて、共通電圧と第１ストレージ電圧が印加される第１画素と、前記ゲート配線及びデータ配線に連結されて、前記共通電圧と第２ストレージ電圧が印加される第２画素とを含み、前記第１画素、第２画素は、前記ゲート配線を基準に相互の反対側に位置して、前記データ配線を基準に相互の反対側に位置する液晶表示装置を提供する。【選択図】図３
2007065625.tif 000002
【特許請求の範囲】
【請求項１】
相互に交差するゲート配線及びデータ配線と、
前記ゲート配線及びデータ配線に連結されて、共通電圧と第１ストレージ電圧が印加される第１画素と、
前記ゲート配線及びデータ配線に連結されて、前記共通電圧と第２ストレージ電圧が印加される第２画素とを含み、前記第１画素、第２画素は、前記ゲート配線を基準に相互の反対側に位置して、前記データ配線を基準に相互の反対側に位置することを特徴とする液晶表示装置。
【請求項２】
前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記共通電圧と第１ストレージ電圧、第２ストレージ電圧は、直流電圧であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記液晶表示装置は、ＶＡ方式の液晶表示装置であることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
多数のゲート配線にゲート電圧を順に印加する段階と、
多数のデータ配線にデータ電圧を印加する段階と、
第１画素、第２画素各々に直流電圧である第１ストレージ電圧、第２ストレージ電圧を印加して、前記第１画素、第２画素に共通電圧を印加する段階とを含み、前記第１画素、第２画素は、前記多数のゲート配線のいずれかの１つと前記多数のデータ配線のいずれかの１つに連結されることを特徴とする液晶表示装置の駆動方法。
【請求項７】
前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含むことを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項８】
前記共通電圧は、直流電圧であることを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項９】
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置することを特徴とする請求項８に記載の液晶表示装置の駆動方法。
【請求項１０】
前記共通電圧と前記第１ストレージ電圧、第２ストレージ電圧は、陽極性を有することを特徴とする請求項８に記載の液晶表示装置の駆動方法。
【請求項１１】
前記ゲート電圧のオン状態時間は、前記多数のゲート配線の順次によって増加することを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項１２】
前記液晶表示装置は、ＶＡ方式の液晶表示装置であることを特徴とする請求項６に記載の液晶表示装置の駆動方法。
【請求項１３】
相互に交差するゲート配線及びデータ配線と、
前記ゲート配線及びデータ配線に連結されて、共通電圧と第１ストレージ電圧が印加される第１画素と、
前記ゲート配線及びデータ配線に連結されて、前記共通電圧と第２ストレージ電圧が印加される第２画素を含み、前記共通電圧と前記第１ストレージ電圧、第２ストレージ電圧は、直流電圧であることを特徴とする液晶表示装置。
【請求項１４】
前記第１画素、第２画素は、前記ゲート配線を基準に相互の反対側に位置して、前記データ配線を基準に相互の反対側に位置することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含むことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１７】
前記液晶表示装置は、ＶＡ方式の液晶表示装置であることを特徴とする請求項１３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置とその駆動方法に係り、より詳しくは、広視野角を具現するＶＡ（Vertical Alignment）方式の液晶表示装置とその駆動方法に関する。
【背景技術】
【０００２】
最近は、液晶表示装置の視野角改善のための方法の１つとして液晶が垂直配列されたＶＡ方式の液晶表示装置が提案され使われている。
【０００３】
図１は、従来のＶＡ方式の液晶表示装置を示した回路図であって、図２は、図１の液晶表示装置の画素に印加される共通電圧とストレージ電圧を示した波形図である。  図１に示したように、従来の液晶表示装置は、第１方向に延長された多数のゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））、第２方向に延長された多数のデータ配線（Ｄ（ｍ-１）、Ｄ（ｍ）、Ｄ（ｍ＋１））を含む。
【０００４】
多数の画素は、マトリックス状に配置されている。各画素は、対応するゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））と対応するデータ配線（Ｄ（ｍ-１）、Ｄ（ｍ）、Ｄ（ｍ＋１））に連結される。各画素は、薄膜トランジスタＴＦＴと、液晶キャパシタＣｌｃと、ストレージキャパシタＣｓｔを含む。
【０００５】
液晶キャパシタＣｌｃの一電極は、薄膜トランジスタＴＦＴに連結されており、他電極は、共通電圧Ｖｃｏｍの印加を受ける。
ストレージキャパシタＣｓｔの一電極は、薄膜トランジスタＴＦＴに連結されており、他電極は、ストレージ電圧Ｖｓｔの印加を受ける。ストレージ電圧Ｖｓｔは、画素に貯蔵される電圧の量を決定する。
【０００６】
従来の液晶表示装置は、データ配線（Ｄ（ｍ-１）、Ｄ（ｍ）、Ｄ（ｍ＋１））の延長方向に沿って配置され、同一なゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））に連結された２つの画素（図１で、点線に示された２つの画素）が同一なデータ電圧の印加を受ける方式によって駆動される。同一な電圧の印加を受ける２つの画素は、画素ユニットＰＸＬを定義する。
【０００７】
図２に示したように、直流共通電圧Ｖｃｏｍと交流ストレージ電圧Ｖｓｔが画素に印加される。ストレージ電圧Ｖｓｔは、特定波数の共通電圧Ｖｃｏｍを基準にスイング（swing）する。画素ユニットＰＸＬの１つの画素に印加されるストレージ電圧Ｖｓｔの波形は、画素ユニットＰＸＬの他の画素に印加されるストレージ電圧Ｖｓｔの波形とは反対である。
【０００８】
画素ユニットＰＸＬの２つの画素に印加される共通電圧Ｖｓｔは、相互に異なる波形を有するために、２つの画素は、相互に異なる電圧を貯蔵するようになる。これによって、同一なデータ電圧の印加を受ける２つの画素に対して、液晶分子の回転角の差が発生する。このような差によって、液晶表示装置の視野角は向上する。
【０００９】
ところが、従来の液晶表示装置は、下記の問題を有する。ストレージ電圧を伝送してデータ配線またはゲート配線と同一な工程で形成されるストレージ配線は、抵抗性負荷（resistance load）及び容量性負荷（capacitance load）を有する。このようなストレージ配線の負荷は、ストレージ電圧がストレージ配線の経路に沿って減少される現象を誘発する。特に、ストレージ電圧は、交流電圧であるために、ストレージ電圧は、著しく減少される、これによって、画素がストレージ電圧の一端に近いほど、望むストレージ電圧が印加されなくなる。従って、視野角は狭くなり、画質は低下される。   
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述したような問題を解決するために、本発明は、視野角と画質を向上させた液晶表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前述したような目的を達成するために、本発明は、相互に交差するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線に連結されて、共通電圧と第１ストレージ電圧が印加される第１画素と、前記ゲート配線及びデータ配線に連結されて、前記共通電圧と第２ストレージ電圧が印加される第２画素とを含み、前記第１画素、第２画素は、前記ゲート配線を基準に相互の反対側に位置して、前記データ配線を基準に相互の反対側に位置する液晶表示装置を提供する。
【００１２】
ここで、前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含む。
前記共通電圧と第１ストレージ電圧、第２ストレージ電圧は、直流電圧である。
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置させる。
前記液晶表示装置は、ＶＡ方式の液晶表示装置である場合がある。
【００１３】
また、本発明は、多数のゲート配線にゲート電圧を順に印加する段階と、多数のデータ配線にデータ電圧を印加する段階と、第１画素、第２画素各々に直流電圧である第１ストレージ電圧、第２ストレージ電圧を印加して、前記第１画素、第２画素に共通電圧を印加する段階とを含み、前記第１画素、第２画素は、前記多数のゲート配線のいずれかの１つと前記多数のデータ配線のいずれかの１つに連結される液晶表示装置の駆動方法を提供する。
【００１４】
前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含む。
前記共通電圧は、直流電圧である。
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置させる。
前記共通電圧と前記第１ストレージ電圧、第２ストレージ電圧は、陽極性を有する。
前記ゲート電圧のオン状態時間は、前記多数のゲート配線の順次によって増加される。
前記液晶表示装置は、ＶＡ方式の液晶表示装置である場合がある。
【００１５】
さらに、本発明は、相互に交差するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線に連結されて、共通電圧と第１ストレージ電圧が印加される第１画素と、前記ゲート配線及びデータ配線に連結されて、前記共通電圧と第２ストレージ電圧が印加される第２画素とを含み、前記共通電圧と前記第１ストレージ電圧、第２ストレージ電圧は、直流電圧である液晶表示装置を提供する。
【００１６】
前記第１画素、第２画素は、前記ゲート配線を基準に相互の反対側に位置して、前記データ配線を基準に相互の反対側に位置する。
前記第１画素、第２画素各々は、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、前記薄膜トランジスタに連結されて共通電圧の印加を受ける液晶キャパシタと、前記薄膜トランジスタに連結されて第１ストレージ電圧または第２ストレージ電圧の印加を受けるストレージキャパシタとを含む。
前記共通電圧のレベルは、前記第１ストレージ電圧、第２ストレージ電圧間に位置させる。
前記液晶表示装置は、ＶＡ方式の液晶表示装置である場合がある。
【００１７】
以下、添付された図を参照して、本発明の実施例を説明する。
【発明の効果】
【００１８】
本発明の液晶表示装置では、同一なデータ電圧と同一なゲート電圧が印加される２つの画素は、相互に異なる直流電圧レベルのストレージ電圧の印加を受ける。これによって、全ての画素は、正常に駆動されて、広視野角と高画質を具現する。
【実施例】
【００１９】
図３は、本発明の実施例によるＶＡ方式の液晶表示装置を示した回路図であって、図４は、図３の液晶表示装置に印加される共通電圧とストレージ電圧を示した波形図である。
【００２０】
図３に示したように、第１方向に延長された多数のゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））、第２方向に延長された多数のデータ配線（Ｄ（ｍ）、Ｄ（ｍ＋１））を含む。多数のゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））と多数のデータ配線（Ｄ（ｍ）、Ｄ（ｍ＋１））は、多数の画素領域を定義する。図面には示してないが、液晶表示装置は、第１基板、第２基板、両基板間に位置する液晶層を含み、多数のゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））と多数のデータ配線（Ｄ（ｍ）、Ｄ（ｍ＋１））は、第１基板上に位置する。
【００２１】
多数の画素は、マトリックス状に配置されている。各画素は、対応するゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））と、対応するデータ配線（Ｄ（ｍ-１）、Ｄ（ｍ）、Ｄ（ｍ＋１））に連結されている。いずれかの１つのデータ配線の両側に位置する画素、すなわち、いずれかの１つのデータ配線を基準に隣接する２列に位置する画素は、いずれかの１つのデータ配線に連結されている。また、データ配線を共有する同一の行に位置する２つの画素うち、隣接する２つの列の１つに位置する画素は、いずれかの１つのゲート配線に連結されて、隣接する２つの列の残りに位置する画素は、いずれかの１つのゲート配線の次のゲート配線に連結される。すなわち、同一なデータ配線と同一なゲート配線を共有する２つの画素は、対角線方向に位置する。これによって、対角線方向に位置する２つの画素は、画素ユニットを定義し、同一なデータ電圧の印加を受ける。
【００２２】
また、データ配線の右側及びゲート配線の上側に位置する画素は、第１画素ｓ-ＰＸＬ１と称し、データ配線の左側及びゲート配線の下側に位置する画素は、第２画素ｓ-ＰＸＬ２と称して、第１画素、第２画素は、画素ユニットを定義する。
【００２３】
前述したように、データ配線の両側に位置する画素は、データ配線を共有する。これによって、データ配線の数は、従来に比べて、半分ほどに減少される。従って、開口率と製造費用は、節減される。
【００２４】
各画素は、薄膜トランジスタＴＦＴと、液晶キャパシタＣｌｃと、ストレージキャパシタＣｓｔを含む。液晶キャパシタＣｌｃの一電極（画素電極）は、薄膜トランジスタＴＦＴに連結されており、他電極（共通電極）は、共通電圧Ｖｃｏｍの印加を受ける。図面に示してないが、画素電極は、第１基板上の各画素に形成されて、共通電極は、第２基板の全面に形成される。画素電極と、共通電極と、両電極間の液晶層は、液晶キャパシタＣｌｃを定義する。
【００２５】
ストレージキャパシタＣｓｔの一電極は、薄膜トランジスタＴＦＴ  に連結される。ストレージキャパシタＣｓｔの他電極は、第１ストレージ配線または第２ストレージ配線（図示せず）と連結される。第１ストレージ配線、第２ストレージ配線各々は、第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２を供給する。例えば、奇数番目の行に位置する画素は、第１ストレージ電圧Ｖｓｔ１の供給を受けて、偶数番号の行に位置する画素は、第２ストレージ電圧Ｖｓｔ２の供給を受ける。
【００２６】
さらに、第１画素ｓ-ＰＸＬ１のストレージキャパシタＣｓｔ１は、第１ストレージ電圧Ｖｓｔ１の供給を受けて、第２画素ｓ-ＰＸＬ２のストレージキャパシタＣｓｔ２は、第２ストレージ電圧Ｖｓｔ２の供給を受ける。図面には示してないが、第１ストレージ配線、第２ストレージ配線は、第１基板上に形成される。
【００２７】
第１ストレージ電圧Ｖｓｔ１または第２ストレージ電圧Ｖｓｔ２は、対応する画素に貯蔵されるデータ電圧の量を決定する。共通電圧Ｖｃｏｍと第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、直流電圧である。
【００２８】
直流第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２を使用することによって、従来で交流ストレージ電圧を使用することによるストレージ配線の負荷は減少される。従って、画素の位置に関係なく、第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２を全ての画素に均一に供給される。
【００２９】
第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、共通電圧Ｖｃｏｍを基準に反対される位相を有する。同一なデータ電圧の印加を受ける第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２は、各々第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２の印加を受けるために、第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２間の液晶分子の回転角の差が発生する。これによって、視野角が改善する。
【００３０】
図４に示したように、共通電圧Ｖｃｏｍは、全ての画素に均一に供給される。第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、相互に反対される位相を有する。第１ストレージ電圧Ｖｓｔ１は、共通電圧Ｖｃｏｍより高いレベルを有して、第２ストレージ電圧Ｖｓｔ２は、共通電圧Ｖｃｏｍより低いレベルを有する。共通電圧Ｖｃｏｍと第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、陽極性を有する場合がある。例えば、共通電圧Ｖｃｏｍは、大体５Ｖないし６Ｖの電圧を有して、第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、共通電圧Ｖｃｏｍに比べて、数百ｍＶないし数Ｖ程度の電圧レベルの差を有する。第１ストレージ電圧Ｖｓｔ１と第２ストレージ電圧Ｖｓｔ２の電圧レベルは、必要に応じて、相互に変わることもできる。
【００３１】
本発明の実施例によるＶＡ方式の液晶表示装置の駆動方法を、図３と図４を参照して説明する。
【００３２】
共通電圧Ｖｃｏｍは、全ての画素に供給される。第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、対応する画素に供給されるが、例えば、第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２に各々供給される。第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２は、相互に異なる電圧レベルを有する。共通電圧Ｖｃｏｍは、第１ストレージ電圧Ｖｓｔ１、第２ストレージ電圧Ｖｓｔ２より先に供給されることができる。
【００３３】
ゲート電圧は、順にゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））に供給される。ゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））にオン状態のゲート電圧が印加されると、ゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））に連結された薄膜トランジスタＴＦＴは、ターンオン（turn-on）される。例えば、ｎ番目のゲート配線Ｇ（ｎ）にオン状態のゲート電圧が印加されると、画素単位Ｄ-ＰＸＬの第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２の薄膜トランジスタＴＦＴがターンオンされる。薄膜トランジスタＴＦＴがターンオンされると、データ配線（Ｄ（ｍ）、Ｄ（ｍ＋１））を通じてデータ電圧がターンオンされた画素に印加される。第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２は、同一なゲート配線及び同一なデータ配線に連結されているために、第１画素ｓ-ＰＸＬ１、第２画素ｓ-ＰＸＬ２は、同一なデータ電圧の印加を受ける。
【００３４】
図５は、本発明の実施例によるＶＡ方式の液晶表示装置のゲート配線に印加されるゲート電圧を示した波形図である。
図５に示したように、ゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））が順に走査される時、ゲート配線（Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１））に印加されるゲート電圧のオン状態時間（Ｔ１、Ｔ２、Ｔ３）は増加する（Ｔ１＜Ｔ２＜Ｔ３）。データ配線は、抵抗性負荷及び容量性負荷を有するために、データ配線の位置がデータ駆動ＩＣから遠くなるほどデータ電圧は減少される。すなわち、ゲート電圧のオン状態時間（Ｔ１、Ｔ２、Ｔ３）を画素の位置によって増加させることによって、データ電圧を充電する十分な時間が画素に与えられ、全ての画素は、正常なデータ電圧を有する。
【００３５】
従って、データ配線の負荷によるデータ電圧の送信損失及び画素に貯蔵されるデータ電圧の消失が最小化される。
【００３６】
前述したように、同一なデータ電圧と同一なゲート電圧が印加される第１画素、第２画素は、相互に異なる電圧レベルの第１ストレージ電圧、第２ストレージ電圧の印加を受ける。第１ストレージ電圧、第２ストレージ電圧は、直流電圧である。これによって、全ての画素は、正常に駆動されて、広視野角と高画質を具現する。
【図面の簡単な説明】
【００３７】
【図１】従来のＶＡ方式の液晶表示装置を示した回路図である。
【図２】図１の液晶表示装置の画素に印加される共通電圧とストレージ電圧を示した波形図である。
【図３】本発明の実施例によるＶＡ方式の液晶表示装置を示した回路図である。
【図４】図３の液晶表示装置に印加される共通電圧とストレージ電圧を示した波形図である。
【図５】本発明の実施例によるＶＡ方式の液晶表示装置のゲート配線に印加されるゲート電圧を示した波形図である。
【符号の説明】
【００３８】
Ｄ（ｍ）、Ｄ（ｍ＋１）：データ配線
Ｇ（ｎ-１）、Ｇ（ｎ）、Ｇ（ｎ＋１）：ゲート配線
Ｄ-ＰＸＬ：画素ユニット
ＴＦＴ：薄膜トランジスタ
Ｃｌｃ：液晶キャパシタ
Ｃｓｔ：ストレージキャパシタ
Ｖｃｏｍ：共通電圧
Ｖｓｔ：ストレージ電圧
【図１】
2007065625.tif 000003
【図２】
2007065625.tif 000004
【図３】
2007065625.tif 000005
【図４】
2007065625.tif 000006
【図５】
2007065625.tif 000007