(57)【要約】【課題】フリップチップ実装において、突起電極の設置間隔が狭くなっても、半導体チップの位置決め精度を向上させることにより突起電極間で短絡を生じさせないようにする。【解決手段】設置間隔が相対的に短い突起電極１４ａと設置間隔が相対的に長い突起電極１４ｂが形成された半導体チップ１０を各突起電極１４に対応する電極パッド２２および電極パッド２２上のはんだ２４を有する配線基板２０に載置する工程と、設置間隔が長い方の電極パッド２２ｂ上のはんだ２４ｂのみが溶融する温度に半導体チップ１０および配線基板２０を加熱する工程と、溶融したはんだにより半導体チップをセルフアライメントする工程と、突起電極１４および設置間隔が長い方の電極パッド２２ａ上のはんだ２４ａが溶融する温度に半導体チップ１０および配線基板２０をさらに加熱する工程とを備える。【選択図】図５
2007149851.tif 000002
【特許請求の範囲】
【請求項１】
設置間隔が異なる複数の突起電極が形成された電子部品を実装するための配線基板であって、
前記突起電極に対応して設けられた電極パッドと、
前記電極パッドの上に設けられたはんだと、
を備え、
設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点より低いことを特徴とする配線基板。
【請求項２】
設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用されることを特徴とする請求項１に記載の配線基板。
【請求項３】
フリップチップ実装型の半導体チップの実装に用いられることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
配線基板に電子部品が実装された構造であって、
前記電子部品に設けられた設置間隔が異なる複数の突起電極と、各突起電極に対応して前記配線基板に設けられた電極パッド上のはんだとが接合し、
設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点および前記突起電極の融点より低いことを特徴とする電子部品実装装構造。
【請求項５】
設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用されていることを特徴とする請求項４に記載の電子部品実装構造。
【請求項６】
前記電子部品が半導体チップであり、前記半導体チップが前記配線基板にフリップチップ実装されていることを特徴とする請求項４または５に記載の電子部品実装構造。
【請求項７】
設置間隔が異なる複数の突起電極が形成された電子部品を各突起電極に対応する電極パッドおよび前記電極パッド上のはんだを有する配線基板に載置する工程と、
設置間隔が長い方の電極パッド上のはんだのみが溶融する温度に前記電子部品および前記配線基板を加熱する工程と、
溶融したはんだにより電子部品をセルフアライメントする工程と、
前記突起電極および設置間隔が長い方の電極パッド上のはんだが溶融する温度に前記電子部品および前記配線基板をさらに加熱する工程と、
を備えることを特徴とする電子部品実装方法。
【請求項８】
設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用される配線基板が用いられることを特徴とする請求項７に記載の電子部品実装方法。
【請求項９】
前記電子部品としてフリップチップ実装型の半導体チップが用いられることを特徴とする請求項７または８に記載の電子部品実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を実装するための配線基板、電子部品実装構造および電子部品実装方法に関する。より具体的には、本発明は、電子部品実装構造および電子部品実装方法における電子部品の位置決め精度の向上に関する。
【背景技術】
【０００２】
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高密度にともなって、半導体チップに突起電極を形成し、突起電極が設けられた面をフェイスダウンにした状態で配線基板に表面実装するフリップチップ実装方法が用いられるようになってきている（特許文献１参照）。
【特許文献１】特開平０９−２４６３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のフリップチップ実装構造またはフリップチップ実装方法では、バンプの設置間隔が短くなるにつれて、半導体チップを配線基板に載置したときのわずかな位置ずれにより、隣接するバンプ間ではんだが接触したり、ブリッジが発生する可能性があった。このため、半導体装置の小型化が困難になったり、半導体装置製造の歩留まりが低下するなどの問題が生じていた。
【０００４】
本発明はこうした課題に鑑みてなされたものであり、その目的は、バンプの設置間隔が狭くなっても、半導体チップの位置決め精度を向上させることによりバンプ間で短絡を生じさせないようにする配線基板、電子部品実装構造または電子部品実装方法の提供にある。
【課題を解決するための手段】
【０００５】
本発明のある態様は、配線基板である。この配線基板は、設置間隔が異なる複数の突起電極が形成された電子部品を実装するための配線基板であって、突起電極に対応して設けられた電極パッドと、電極パッドの上に設けられたはんだと、を備え、設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点より低いことを特徴とする。
【０００６】
この態様によれば、多ピンの電子部品を実装する際に、設置間隔が長い方の電極パッド上のはんだのみを溶融させることにより、突起電極間にブリッジ等を生じさせることなく、配線基板に載置される電子部品のアライメント精度を向上させることができる。
【０００７】
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用されてもよい。電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用される電極パッドとは、いわゆるダミーのパッドである。この態様によれば、電子部品と配線基板との電気的な接続の位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、配線基板および電子部品の設計自由度を向上させることができる。
【０００８】
本発明の他の態様は、電子部品実装構造である。この電子部品実装構造は、配線基板に電子部品が実装された構造であって、電子部品に設けられた設置間隔が異なる複数の突起電極と、各突起電極に対応して配線基板に設けられた電極パッド上のはんだとが接合し、設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点および突起電極の融点より低いことを特徴とする。
【０００９】
この態様によれば、突起電極間にブリッジ等を生じさせることなく、電子部品が配線基板に精度良く搭載された電子部品実装構造が得られる。電子部品のセルフアライメントによって、狭ピッチ化された突起電極間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
【００１０】
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用されていてもよい。この態様によれば、電子部品と配線基板とを電気的に接続するために定められる位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、電子部品実装構造の設計自由度を向上させることができる。
【００１１】
本発明のさらに他の態様は、電子部品実装方法である。この電子部品実装方法は、設置間隔が異なる複数の突起電極が形成された電子部品を各突起電極に対応する電極パッドおよび電極パッド上のはんだを有する配線基板に載置する工程と、設置間隔が長い方の電極パッド上のはんだのみが溶融する温度に電子部品および配線基板を加熱する工程と、溶融したはんだにより電子部品をセルフアライメントする工程と、突起電極および設置間隔が長い方の電極パッド上のはんだが溶融する温度に電子部品および配線基板をさらに加熱する工程とを備えることを特徴とする。
【００１２】
この態様によれば、突起電極間にブリッジ等を生じさせることなく、電子部品が配線基板に精度良く搭載された電子部品実装構造を有する半導体装置を製造することができる。設置間隔が長い方の電極パッド上のはんだのみを溶融させることで生じる電子部品のセルフアライメントによって、狭ピッチ化された突起電極間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
【００１３】
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用される配線基板が用いられてもよい。この態様によれば、電子部品と配線基板との電気的な接続の位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、電子部品実装構造の設計自由度を向上させることができる。
【００１４】
上述した各態様において、電子部品として、電極形成面を配線基板側に向けてフリップチップ実装する型の集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップを適用することにより、突起電極間にブリッジ等を生じさせることなく、半導体チップ実装時のアライメント精度を向上させることができる。
【００１５】
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
【発明の効果】
【００１６】
本発明によれば、電子部品を実装する際の位置決め精度を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。
【００１８】
図１は、実施形態に係る半導体チップ１０の電極端子形成面を示す平面図である。図２は、図１に示した半導体チップ１０のＡ−Ａ’線上の断面図である。半導体チップ１０には、電気信号を入出力するための電極端子１２が形成されている。各電極端子１２の上には、バンプと呼ばれる球状の突起電極１４が形成されている。本実施形態の半導体チップ１０の電極端子１２は、設置間隔が異なる電極端子１２ａおよび電極端子１２ｂを含む。これに対応して、突起電極１４は、設置間隔が異なる突起電極１４ａおよび突起電極１４ｂを含む。電極端子１２ａ、突起電極１４ａは、それぞれ、電極端子１２ｂ、突起電極１４ｂに比べて設置間隔またはピッチが短い。本実施形態では、突起電極１４ａの設置間隔は１５０μｍであり、突起電極１４ｂの設置間隔は、３００μｍである。突起電極１４の材料は、特に限定されないが、本実施形態ではＳｎ０．７５Ｃｕが例示される。
【００１９】
図３は、半導体チップ１０の実装に使用される配線基板２０の実装面を示す平面図である。図４は、図３に示した配線基板２０のＢ−Ｂ’線上の断面図である。配線基板２０は、半導体チップ１０に設けられた突起電極１４に対応して、電極パッド２２および電極パッド２２上に配設されたはんだ２４を有する。すなわち、電極パッド２２は、設置間隔またはピッチが相対的に短い電極パッド２２ａと、設置間隔またはピッチが相対的に長い電極パッド２２ｂを含む。これに対応して、はんだ２４は、設置間隔またはピッチが相対的に短いはんだ２４ａと、設置間隔またはピッチが相対的に長いはんだ２４ｂを含む。はんだ２４ａとはんだ２４ｂとでは、構成する材料の融点が異なっている。設置間隔が相対的に長い突起電極１４ｂに対応するはんだ２４ｂには、設置間隔が相対的に短い突起電極１４ａに対応するはんだ２４ａの融点および突起電極１４の融点より低い材料が用いられている。たとえば、上述のように、融点が２２９℃程度のＳｎ０．７５Ｃｕが突起電極１４に用いられている場合には、はんだ２４ａに突起電極１４と同様にＳｎ０．７５Ｃｕを用い、はんだ２４ｂに融点が２２３℃のＳｎ３．５Ａｇを用いることが好適である。なお、電極パッド２２上にはんだ２４を設ける手段として、たとえば、はんだ２４ａおよびはんだ２４ｂを２回に分けて配線基板２０上にプリント印刷することが挙げられる。
【００２０】
図５は、半導体チップ１０を配線基板２０にフリップチップ実装する方法を示す工程図である。
【００２１】
まず、図５（ａ）に示すように、配線基板２０の上に半導体チップ１０を載置する。本来、配線基板２０を載置する場合には、突起電極１４の位置が、突起電極１４に対応するはんだ２４の位置に一致していることが好ましいが、本工程図では、突起電極１４の位置が対応するはんだ２４の位置とずれた状態が示されている。このような突起電極１４の位置ずれは、半導体チップ１０を配線基板２０の上に載置したときの位置精度が不十分である場合に生じる他、半導体チップ１０を配線基板２０の上に適切に載置した後に、搬送等によって生じるわずかな振動などによっても容易に生じうる。
【００２２】
次に、図５（ｂ）に示すように、リフロー炉などの加熱装置により半導体チップ１０および配線基板２０を１〜２℃／秒の速度で昇温する。より好ましくは、はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲では、昇温速度をたとえば０．５℃／秒に落とす。これにより、はんだ２４ｂのみが溶融した状態を確実に維持することができる。さらには、はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲で、温度を一時的に一定に保ってもよい。
【００２３】
はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲では、はんだ２４ｂのみが溶融し、はんだ２４ａおよび突起電極１４は固化したままである。このため、図５（ｃ）に示すように、溶融したはんだ２４ｂが電極パッド２２ｂおよび突起電極１４ｂに濡れた状態で、溶融したはんだ２４ｂの表面張力が働くことにより、半導体チップ１０が安定な位置に移動する。すなわち、はんだ２４ｂの中心と、はんだ２４ｂに対向して設けられた突起電極１４ｂの中心とがほぼ一致した状態になる。これにより、半導体チップ１０を配線基板２０の上に載置したときにずれが生じている場合であっても、半導体チップ１０の位置が自動的に補正される。このように、配線基板２０上の半導体チップ１０の位置が自動的に補正されることをセルフアライメントという。突起電極１４ｂとはんだ２４ｂとは、設置間隔が比較的長いため、セルフアライメント時に隣接する突起電極１４ｂ間、あるいは隣接するはんだ２４ｂではんだが接触あるいはブリッジが発生することが抑制される。
【００２４】
次に、半導体チップ１０および配線基板２０をはんだ２４ａおよび突起電極１４の融点以上の温度に加熱する。これにより、図５（ｄ）に示すように、はんだ２４ａ、はんだ２４ｂ、突起電極１４ａ、および突起電極１４ｂが溶融し、はんだ２４ａと突起電極１４ａ、およびはんだ２４ｂと突起電極１４ｂとが接合する。このとき、設置間隔が比較的短い突起電極１４ａと突起電極１４ａに対向して設けられたはんだ２４ａとは、セルフアライメントにより位置ずれが既に補正されている。このため、隣接する突起電極１４ａ間、あるいは隣接するはんだ２４ａではんだが接触あるいはブリッジが発生することが抑制される。
【００２５】
以上の工程により、突起電極１４間にブリッジ等を生じさせることなく、半導体チップ１０が配線基板２０に精度良く搭載されたフリップチップ実装構造が得られる。半導体チップ１０のセルフアライメントによって、狭ピッチ化された突起電極１４ａ間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
【００２６】
なお、図５（ｃ）に示したセルフアライメントの効果を確実に得るためには、図５（ａ）における半導体チップ１０と配線基板２０とのずれ量が所定の条件を満たしていることが必要である。具体的には、突起電極１４ｂが、対応するはんだ２４ｂと少なくとも接触している程度に、ずれ量が収まっている必要がある。
【００２７】
また、はんだ２４ａの表面は平滑であることが望ましい。これにより、球状の突起電極１４ａとはんだ２４ａとの摩擦が小さくなるので、セルフアライメント時に半導体チップ１０がスムースに移動することができ、セルフアライメントによる位置ずれ補正をより確実に行うことができる。これに関連し、突起電極１４ａが球状であることは、突起電極１４ａとはんだ２４ａとの接触面積が小さくなるという点で、セルフアライメント時における半導体チップ１０のスムースな移動に寄与している。
【００２８】
なお、上述の実施の形態では、突起電極１４は半導体チップ１０と配線基板２０と間の電気的な接続のために使用されているが、これに限られない。たとえば、設置間隔が相対的に長い突起電極１４ｂの一部または全部をダミーのバンプとし、これに対応する電極パッド２２ｂをダミーの電極パッドとしてもよい。ダミーの突起電極１４ｂおよび電極パッド２２ｂは、半導体チップ１０と配線基板２０と間の電気的な接続のためには使用されず、半導体チップ１０の固定のために使用される。これによれば、半導体チップ１０と配線基板２０とを電気的に接続するために定められる位置または配置に制約されることなく、配線基板１０上の所望の位置にダミーの突起電極１４ｂおよび電極パッド２２ｂを形成することができるので、配線基板および電子部品の設計自由度を向上させることができる。
【００２９】
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００３０】
たとえば、上述の実施形態では、突起電極１４が半導体チップ１０の四辺に沿って一列に配置されているが、突起電極１４の配置はこれに限られない。図６のように、半導体チップ１０の周辺部に突起電極１４ａをアレイ状に配置するとともに、半導体チップ１０の中央部に突起電極１４ａより設置間隔が長い突起電極１４ｂをアレイ状に配置してもよい。この場合には、アレイ状の突起電極１４ａおよび突起電極１４ｂに対応する電極パッドおよびはんだを配線基板（図示せず）に設け、突起電極１４ｂに対応するはんだの融点を突起電極１４ａに対応するはんだの融点より低くする。これによれば、隣接する突起電極１４ａの数が増えて、通常であれば、ブリッジの可能性が高まる接続構造であっても、セルフアライメントによるアライメント精度向上により、より確実に半導体チップ１０を配線基板に実装することができる。
【図面の簡単な説明】
【００３１】
【図１】実施形態に係る半導体チップの電極端子形成面を示す平面図である。
【図２】図１に示した半導体チップのＡ−Ａ’線上の断面図である。
【図３】半導体チップの実装に使用される配線基板の実装面を示す平面図である。
【図４】図３に示した配線基板のＢ−Ｂ’線上の断面図である。
【図５】半導体チップを配線基板にフリップチップ実装する方法を示す工程図である。
【図６】変形例に係る半導体チップの電極端子形成面を示す平面図である。
【符号の説明】
【００３２】
１０  半導体チップ、１２  電極端子、  １４  突起電極、２０  配線基板、２２  電極パッド、２４  はんだ。
【図１】
2007149851.tif 000003
【図２】
2007149851.tif 000004
【図３】
2007149851.tif 000005
【図４】
2007149851.tif 000006
【図５】
2007149851.tif 000007
【図６】
2007149851.tif 000008