(57)【要約】【課題】電動パワーステアリング制御装置において、Ａ／Ｄ開始割込を低減させながら、デューティ指令値の更新までの時間を短縮する。【解決手段】三角波の複数周期毎にＡ／Ｄ変換を開始し、Ａ／Ｄ変換されたアナログ信号に基づきデューティ比を算出し、三角波の毎周期にデューティ指令値をモータ駆動電流に反映させる。Ａ／Ｄ開始割込を低減させながら、デューティ指令値の更新までの時間差を最小限に抑えることができ、安定したモータ制御を行うことが可能となる。【選択図】図５
2007152994.tif 000002
【特許請求の範囲】
【請求項１】
モータにモータ駆動電流を印加することによりステアリング機構に操舵補助トルクを付与するための電動パワーステアリング制御装置において、
前記操舵トルクを表すトルク信号、前記モータ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを検出し、Ａ／Ｄ変換するＡ／Ｄコンバータと、
Ａ／Ｄ変換された前記トルク信号に基づき算出された目標電流値、およびＡ／Ｄ変換された前記モータ駆動電流値に基づきデューティ指令値を算出する電流制御手段と、
前記モータの各相毎に相補接続された一対のスイッチング素子を備えるとともに、所定のＰＷＭ基本波および前記デューティ指令値に基づいてパルス幅変調されたＰＷＭ信号を用いて前記スイッチング素子を駆動し、前記モータの端子に印加される電圧を制御することにより、前記モータ駆動電流を供給するモータ駆動手段とを備え、
前記Ａ／Ｄコンバータは前記ＰＷＭ基本波の複数周期毎にＡ／Ｄ変換を実行し、前記電流制御手段は、デューティ指令値を前記ＰＷＭ基本波の１周期毎に前記デューティ指令値を更新することを特徴とする電動パワーステアリング制御装置。
【請求項２】
前記電流制御手段は、前記ＰＷＭ基本波の山および／または谷のタイミングにおいて、前記デューティ指令値を更新し、出力することを特徴とする請求項１に記載の電動パワーステアリング制御装置。
【請求項３】
前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の山および谷以外のタイミングにおいてＡ／Ｄ変換を開始させることを特徴とする請求項１乃至２のいずれかに記載の電動パワーステアリング制御装置。
【請求項４】
前記電流制御手段は、前記Ａ／Ｄコンバータによる処理が開始してから所定時間経過後に制御処理を開始することを特徴とする請求項１乃至３のいずれかに記載の電動パワーステアリング制御装置。
【請求項５】
前記デューティ指令値を記憶するレジスタをさらに備え、前記電流制御手段は当該レジスタを書き換えることにより、デューティ指令値を更新し、前記モータ駆動手段は当該レジスタから読み出したデューティ指令値に基づきモータ駆動電流を出力することを特徴とする請求項１乃至４のいずれかに記載の電動パワーステアリング制御装置。
【請求項６】
前記請求項１乃至５のいずれかに記載の電動パワーステアリング制御装置を備えた電動パワーステアリング装置。
【請求項７】
前記電流制御手段によって演算されたディーティ指令値に基づくＰＷＭ信号が出力されるタイミングは、前記Ａ／Ｄコンバータによる次のＡ／Ｄ変換のタイミングよりも前であることを特徴とする請求項１乃至６のいずれかに記載の電動パワーステアリング制御装置。
【請求項８】
前記電流制御手段によって演算されたデューティ指令値に基づくＰＷＭ信号が出力されるタイミングは、前記デューティ指令値の演算が完了してから直後の前記ＰＷＭ基本波の山または谷のタイミングであることを特徴とする請求項１乃至７のいずれかに記載の電動パワーステアリング制御装置。
【請求項９】
モータにモータ駆動電流を印加することによりステアリング機構に操舵補助トルクを付与するための電動パワーステアリング制御方法において、
前記操舵トルクを表すトルク信号、前記モータ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを検出し、Ａ／Ｄ変換するステップと、
Ａ／Ｄ変換された前記トルク信号に基づき算出された目標電流値、およびＡ／Ｄ変換された前記モータ駆動電流値に基づきデューティ指令値を算出するステップと、
前記モータの各相毎に相補接続された一対のスイッチング素子を備えるとともに、所定のＰＷＭ基本波および前記デューティ指令値に基づいてパルス幅変調されたＰＷＭ信号を用いて前記スイッチング素子を駆動し、前記モータの端子に印加される電圧を制御することにより、前記モータ駆動電流を供給するステップとを備え、
前記Ａ／Ｄ変換は前記ＰＷＭ基本波の複数周期毎に実行され、前記デューティ指令値の更新は前記ＰＷＭ基本波の１周期毎に実行されることを特徴とする電動パワーステアリング制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は詳しくは、ステアリングに印加されたトルク信号、モータ駆動電流をＡ／Ｄ変換し、操舵補助用モータを駆動および制御する電動パワーステアリング制御装置、および方法に関する。
【背景技術】
【０００２】
自動車用の補助操舵装置として、電動モータのトルクを用いた電動パワーステアリング装置が利用されている。このパワーステアリング装置は、ドライバによるハンドルの操作検出するトルクセンサと、トルクセンサからの検出信号に基づき補助操舵力を演算する電動パワーステアリング制御ユニット（ＥＣＵ）と、ＥＣＵからの出力信号に基づき回転トルクを発生する電動モータと、回転トルクをステアリング機構に伝える減速ギア等を備えて構成されている。
【０００３】
さらに、ＥＣＵはトルク信号、モータ駆動電流等を検出するためのＡ／Ｄコンバータと、ディジタル信号で表されたトルク信号等に基づき電流指令値の算出、モータ駆動電流値を電流指令値に近づけるための制御処理、当該制御処理に基づき相補接続されたスイッチング素子を駆動するためのパルス幅変調（以下、ＰＷＭという）されたＰＷＭ信号を生成するＰＷＭコントローラと、前記ＰＷＭ信号のデューティ値を操作し、モータ端子に印加する電圧を制御することによってモータ駆動電流を生成するモータ駆動回路とを有している。
【０００４】
このように構成されたパワーステアリング装置において、ドライバがステアリングを操舵すると、トルクセンサにトルクが印加され、トルクの強さに応じたトルク信号がＥＣＵ内のＡ／Ｄコンバータに出力される。ＣＰＵはＡ／Ｄ変換されたトルク信号に基づき電流指令値を算出し、さらにこの電流指令値と実際にモータに流れる電流値の信号とからモータ端子に印加する電圧値に応じたデューティ指令値をＰＷＭコントローラのデューティバッファレジスタに書き込む。ＰＷＭコントローラはこのデューティバッファレジスタからデューティ指令値を読み出し、コンペアレジスタを更新する。さらに、ＰＷＭコントローラは所定のＰＷＭ基本波となるタイマとコンペアレジスタの値とから当該デューティ指令値を有する正相、逆相のパルス信号をモータ駆動回路に出力する。そして、モータ駆動電流回路を構成するスイッチングトランジスタがオン、オフ動作を繰り返すことによって、モータの端子電圧に印加する電圧を制御することにより、三相のモータ駆動電流が生成され、このモータ駆動電流をモータに供給することにより、操舵補助トルクがステアリングに印加される。
【０００５】
上述のように、ＥＣＵはＰＷＭ処理、トルク信号、モータ駆動電流等のＡ／Ｄ変換、電流指令値演算、フェールセーフ機能等、様々な処理を適切なタイミングで実行しなければならず、これらの処理はＰＷＭ基本波における予め定められた位相で実行されていた。三相ブラシレスモータの電流駆動回路は、各相毎の相補接続された一対のスイッチング素子を備え、これらのスイッチング素子を駆動し、モータの各相の印加電圧を変化させることによって、モータへ供給される駆動電流が制御される。そして、スイッチング素子をデューティ制御するために三角波を用いた場合、三角波の毎周期の山または谷のタイミングにおいてＡ／Ｄ変換、制御処理を実行することによりデューティ指令値を算出し、レジスタ上のデューティ指令値を更新していた。
【０００６】
ところが、演算処理を軽減するためにＡ／Ｄ変換処理をＰＷＭ基本波の複数周期毎に実行させようとすると、レジスタ内のデューティ比の更新周期も同様にＰＷＭ基本波の複数周期毎になってしまう。このように、レジスタ上のデューティ比の更新周期が長くなると、制御演算結果をモータ駆動電流に反映させるまでの時間が長くなってしまい、モータの制御が不安定になり易くなってしまう。逆に、モータの制御を安定にするためにデューティ比の更新周期を三角波の毎周期に実行すると、Ａ／Ｄ変換の割込処理が増え、演算処理が増大してしまう。すなわち、演算処理の軽減とモータの安定な制御とは相反する課題であった。
【０００７】
従来のパワーステアリング制御装置として、例えば特開平８−２０７８０４号公報に記載の発明が案出されている。この装置は、モータをＰＷＭ駆動する際に可聴周波数範囲外のＰＷＭ信号を用いることにより、可聴周波数範囲内の雑音を軽減することを目的としている。しかしながら、かかる装置は、単に可聴周波数範囲外のＰＷＭ信号を用いてモータを駆動するにすぎず、Ａ／Ｄ変換を安定したタイミングで実行するための構成を開示するものではない。
【０００８】
また、特開２００２−２７２１７９号公報に記載の装置によれば、パルス幅の中央位置において駆動電流検出信号を読み込むことにより、パルス幅の変化によらずに駆動電流の検出精度を高めることができるというものである。すなわち、当該装置は、パルス幅の一定のタイミングにおいて駆動電流を検出することにより、検出精度の劣化を回避することを目的としている。しかしながら、この装置は、ＰＷＭ基本波とは異なるＡ／Ｄ開始タイマを用いてＡ／Ｄ変換を開始するものではないため、ＰＷＭ基本波の毎周期にＡ／Ｄ変換処理および制御処理を実行しなければならず、装置の処理負担が過大になるという欠点を有している。
【０００９】
特開２００２―２６７２３７号公報には、指令値に対する検出値のＰＩ制御の演算周期を、２相−３相変換によりデューティ指令値を演算する周期のｎ倍にする構成が開示されている。しかしながら、この公報には、ＰＷＭ周期とＡ／Ｄ変換タイミングおよび制御演算タイミングとの関係は開示されていない。
【００１０】
さらに、特開２００３−２３１４７６号公報には、ＰＷＭ駆動周波数とレゾルバの励磁周波数のうちいずれか一方を他方の整数倍にする装置が開示されている。しかしながら、この公報には、ＰＷＭ周期とＡ／Ｄ変換タイミングおよび制御開始タイミングとの関係は何等言及されていない。
【特許文献１】特開平８−２０７８０４号公報
【特許文献２】特開２００2−２７２１７９号公報
【特許文献２】特開２００２−２６７２３７号公報
【特許文献４】特開２００３−２３１４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は上述の問題に鑑みてなされたものであり、本発明の解決しようとする課題は、ＰＷＭ基本波とは独立したタイミングでＡ／Ｄ変換を開始することにより、割込処理を軽減するとともに安定したモータ制御を実現することをその目的としている。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために本発明は、モータにモータ駆動電流を印加することによりステアリング機構に操舵補助トルクを付与するための電動パワーステアリング制御装置において、前記操舵トルクを表すトルク信号、前記モータ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを検出し、Ａ／Ｄ変換するＡ／Ｄコンバータと、Ａ／Ｄ変換された前記トルク信号に基づき算出された目標電流値、およびＡ／Ｄ変換された前記モータ駆動電流値に基づきデューティ指令値を算出する電流制御手段と、前記モータの各相毎に相補接続された一対のスイッチング素子を備えるとともに、所定のＰＷＭ基本波および前記デューティ指令値に基づいてパルス幅変調されたＰＷＭ信号を用いて前記スイッチング素子を駆動し、前記モータの端子に印加される電圧を制御することにより、前記モータ駆動電流を供給するモータ駆動手段とを備え、前記Ａ／Ｄコンバータは前記ＰＷＭ基本波の複数周期毎にＡ／Ｄ変換を実行し、前記電流制御手段は、デューティ指令値を前記ＰＷＭ基本波の１周期毎に前記デューティ指令値を更新する。
【００１３】
前記電流制御手段は、前記ＰＷＭ基本波の山および／または谷のタイミングにおいて、前記デューティ指令値を更新し、出力する。
前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の山および谷以外のタイミングにおいてＡ／Ｄ変換を開始させる。
前記電流制御手段は、前記Ａ／Ｄコンバータによる処理が開始してから所定時間経過後に制御処理を開始する。
【００１４】
また、本発明は、前記デューティ指令値を記憶するレジスタをさらに備え、前記電流制御手段は当該レジスタを書き換えることにより、デューティ指令値を更新し、前記モータ駆動手段は当該レジスタから読み出したデューティ指令値に基づきモータ駆動電流を出力する。
【００１５】
電流制御手段によって演算されたディーティ指令値に基づくＰＷＭ信号が出力されるタイミングは、前記Ａ／Ｄコンバータによる次のＡ／Ｄ変換のタイミングよりも前である。
電流制御手段によって演算されたデューティ指令値に基づくＰＷＭ信号が出力されるタイミングは、前記デューティ指令値の演算が完了してから直後の前記ＰＷＭ基本波の山または谷のタイミングである。
【発明の効果】
【００１６】
本発明によれば、Ａ／Ｄコンバータは、操舵トルクを表すトルク信号、モータ駆動電流を表す信号、モータの端子電圧を表す信号の少なくとも一つを検出し、Ａ／Ｄ変換する。電流制御手段は、Ａ／Ｄ変換されたトルク信号に基づき算出された目標電流値、およびＡ／Ｄ変換されたモータ駆動電流値に基づきデューティ指令値を算出する。モータ駆動手段は、モータの各相毎に相補接続された一対のスイッチング素子を備えるとともに、所定のＰＷＭ基本波および前記デューティ指令値に基づいてパルス幅変調されたＰＷＭ信号を用いてスイッチング素子を駆動し、モータ駆動電流を供給する。また、Ａ／ＤコンバータはＰＷＭ基本波の複数周期毎にＡ／Ｄ変換を実行し、電流制御手段は、デューティ指令値をＰＷＭ基本波の１周期毎に前記デューティ指令値を更新する。
【００１７】
従って、本発明によれば、ＰＷＭ基本波の複数周期毎にＡ／Ｄ変換を行いながらも、デューティ指令値の更新をＰＷＭ基本波の毎周期に行うことができる。すなわち、Ａ／Ｄ変換の回数を減らすことによる演算負荷の軽減と、モータ制御の安定性とを両立することが可能となる。
【００１８】
前記電流制御手段は、前記ＰＷＭ基本波の山および／または谷のタイミングにおいて、前記デューティ指令値を更新し、出力する。このため、安定したモータ制御を実現することができる。
【００１９】
また、本発明によれば、Ａ／Ｄコンバータは、前記ＰＷＭ基本波の山および谷以外のタイミングにおいてＡ／Ｄ変換を開始させる。このため、デューティ指令値の更新のタイミングとは独立してＡ／Ｄ変換を開始させることにより、ノイズ等の影響を回避したＡ／Ｄ変換を行うことができる。
【００２０】
前記電流制御手段は、前記Ａ／Ｄコンバータによる処理が開始してから所定時間経過後に制御処理を開始する。これにより、Ａ／Ｄ変換が正常に終了しなかったとしても電流制御処理を実行することができる。
【００２１】
また、本発明は、前記デューティ指令値を記憶するレジスタをさらに備え、前記電流制御手段は当該レジスタを書き換えることにより、デューティ指令値を更新し、前記モータ駆動手段は当該レジスタから読み出したデューティ指令値に基づきモータ駆動電流を出力する。すなわち、レジスタにおけるデューティ指令値の更新はＰＷＭ基本波の毎周期に行われるため、演算されたデューティ指令値をモータ駆動電流に反映させるまでの時間を短くすることができる。この結果、安定した制御が実現可能となる。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を参照しながら本発明の最良の実施の形態を説明する。
【００２３】
（第１実施形態）
図１は、本実施形態に係る電動パワーステアリング装置の概略図である。この図において、ステアリング６１はステアリングシャフト６２、ユニバーサルジョイント６３、６４、シャフト６５を介してラック＆ピニオン６６に連結されている。さらに、ラック＆ピニオン６６には車輪のタイロッド６ｃが設けられており、ハンドル６１の回転運動はタイロッド６７の軸方向の運動に変換される構造となっている。
【００２４】
シャフト６５にはトルクセンサ４が設けられており、トルクセンサ４はステアリング６１に印加された操舵トルクを検出し、トルク信号を出力可能である。さらに、シャフト６５には減速ギア３１、モータ３が取り付けられており、モータ３の回転トルクが減速ギア８を介してシャフト９ａに伝達される構成となっている。
【００２５】
ＥＣＵ１は上述のようにトルクセンサ４からのトルク信号、車速センサ２からの車速信号に基づき補助操舵トルクを算出し、この算出結果に基づく駆動電流をモータ３に送出するものである。ＥＣＵ１には電源５が接続されており、イグニッションキー５ａをオンにすることによりＥＣＵ１内部のリレーがオンとなり電源が供給される構成となっている。
【００２６】
図２はＥＣＵ１のハードウェア構成を表すブロック図である。ＥＣＵ１は、マイクロプロセッサ、メモリを含むＭＣＵ（Micro Controller Unit）10と、スイッチング素子より構成されたモータ駆動回路１１８，プリドライバ回路１１７ａ，モータ電流検出回路１２０，１２１等を備えて構成されている。
【００２７】
さらに、ＭＣＵ１０は、バス１００、Ａ／Ｄコンバータ１１０，カウンタ１１１，クロック発生回路１１２，ＣＰＵ１１３，ＲＯＭ１１４，ＲＡＭ１１５、タイマ１１６ＰＷＭコントローラ１１７を備えて構成されている。
【００２８】
バス１００はＡ／Ｄコンバータ１１０、カウンタ１１１、クロック発生回路１１２、ＣＰＵ１１３、ＲＯＭ１１４、ＲＡＭ１１５、タイマ１１６等の間でデータの送受信を行うためのものである。Ａ／Ｄコンバータ１１０は、Ｉ／Ｆ１３０ｂを介してトルクセンサ４から出力されたメイントルク信号およびサブトルク信号、モータ電流検出回路１２０、１２１からの検出電流、レゾルバ３１からのモータ回転角信号、モータ３の端子電圧を入力し、ディジタル信号に変換するためのものである。
【００２９】
上述のトルクセンサ４は、メイントルク信号、サブトルク信号の２つの出力信号を備え、これらの信号の合計電圧は一定電圧（例えば５Ｖ）であるクロス特性となるように設定されている。すなわち、ステアリングにトルクが印加されない場合には、メイントルク信号およびサブトルク信号はそれぞれトルク中立電圧２．５Ｖとなり、ステアリングに何らかのトルクが印加された場合には、メイントルク信号およびサブトルク信号は中立電圧２．５Ｖを基準として互いに逆方向に変動する。
【００３０】
カウンタ１１１は車速センサ２からの車速パルスをカウントしディジタル信号に変換するものである。ＲＯＭ１１４はモータ３の制御プログラム、ＰＷＭの演算プログラム、フェールセーフプログラム等を記憶するためのメモリとして使用され、ＲＡＭ１１５は当該プログラムを動作させるためのワークメモリとして使用される。
【００３１】
ＰＷＭコントローラ１１７はモータ３の三相への印加電圧を制御するためのデューティ値に基づき、相補接続された一対のスイッチング素子を駆動するためにパルス幅変調されたパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂに変換するためのものである。ここで、パルス信号Ｗ，Ｖ，Ｕは正相の三相信号を表し、パルス信号Ｗｂ，Ｖｂ，Ｕｂは逆相の三相信号を表している。タイマ１１６はパルス信号を生成するための回路であり、プリドライバ回路１１７ａはこのパルス信号を増幅し、スイッチング素子を駆動するためのバッファ回路である。
【００３２】
モータ駆動回路１１８は、WVUの三相電流を発生させるための各相毎に相補接続された一対のスイッチング素子より構成され、各々の一対のスイッチング素子は電源電圧側（上段）のスイッチングトランジスタと接地電位側（下段）のスイッチングトランジスタを有している。上段のスイッチングトランジスタのゲートには、正相のパルス信号Ｗ，Ｖ，Ｕが入力され、下段のスイッチングトランジスタには逆相のパルス信号Ｗｂ，Ｖｂ，Ｕｂが入力されている。すなわち、上段、下段のスイッチングトランジスタは相補接続されており、交互にオン、オフ動作を繰り返すことにより、所望の駆動電流Ｉu、Ｉv、Ｉwを生成する。なお、上段のスイッチングトランジスタと下段のスイッチングトランジスタとが同時にオンにならないように、両者がオフになる時間（デッドタイム）が正相のパルス信号Ｗ，Ｖ，Ｕと逆相のパルス信号Ｗｂ，Ｖｂ，Ｕｂのオンの時間の前後に設けられている。このように、デッドタイムを設けることにより、上段、下段のスイッチングトランジスタの短絡を回避することができる。
【００３３】
モータ電流検出回路１２０、１２１は抵抗等の電流−電圧変換素子から構成され、モータ３への駆動電流Ｉu、Ｉwを検出し、電流に応じた電圧をＡ／Ｄコンバータ１１０に出力可能である。タイマ１１６は、励磁信号をレゾルバ３１に与え、レゾルバ３１からの出力信号は回転角信号としてＩ／Ｆ１３０ｅを介してＡ／Ｄコンバータ１１０に入力される。
【００３４】
図３にＡ／Ｄコンバータ１１０のブロック図を示す。この図において、入力回路１１０ａはマルチプレクサによって構成されており、コントローラ１１０ｆからの指示に従い、合計８チャネルのアナログ信号のいずれかを選択可能である。サンプル＆ホールド回路１１０ｂは入力回路１１０ａによって選択されたアナログ信号をサンプリングし、サンプリングされた信号をコンパレータ＆Ｄ／Ａコンバータ１１０ｃに出力する機能を有している。
【００３５】
コンパレータ＆Ｄ／Ａコンバータ１１０ｃは逐次変換レジスタ（ＳＡＲ）１１０ｄで示された電圧を発生させ、この電圧と入力されたアナログ信号とを比較するコンパレータとを備えて構成されている。従って、両者の電圧が一致した場合における逐次変換レジスタ（ＳＡＲ）１１０ｄのデータを読み出すことにより、入力されたアナログ信号の電圧を検出することが可能となる。
【００３６】
逐次変換レジスタ１１０ｄから順に読み出されたデータは８個のＡ／Ｄ変換結果レジスタ１１０ｅに順に格納される。すなわち、８チャネルのアナログ信号をＡ／Ｄ変換したデータがＡ／Ｄ変換結果レジスタ１１０ｅに書き込まれる。Ａ／Ｄ変換結果レジスタ１１０ｅに格納されたデータは内部バス１００を介してＣＰＵ１１３に与えられる。
【００３７】
コントローラ１１０ｆはＡ／Ｄコンバータ全体の動作を制御するための回路であって、制御レジスタ１１０ｇ、１１０ｈに設定された動作モードに従い、アナログ入力の選択、サンプル＆ホールド回路１１０ｂの動作タイミング、変換動作時間等の各種制御を行う。Ａ／Ｄ電圧検出モードレジスタ１１０ｉ、１１０ｊは電圧検出値に応じた割込の発生等を設定するためのレジスタである。
【００３８】
コントローラ１１０ｆは、指定された全てのアナログ信号のＡ／Ｄ変換が終了すると、コントローラはＡ／Ｄ変換終了割込（ＩＮＴＡＤｎ）を発生させることも可能である。その後、ＣＰＵ１１３は電流指令値の演算等の制御処理を実行する。
【００３９】
図４に、ＥＣＵ１の機能ブロック図を示す。この図において、電流指令値演算部１２、加算器１３，電流制御部１４、故障診断部１５はＥＣＵ１内のＣＰＵ１１３によって機能するものである。
【００４０】
電流指令値演算部１２は、トルク信号Ｔ、車速信号、モータの検出電流ｉ、操舵角信号、および検出電圧ｅに基づき電流指令値Ｉを演算する機能を有している。この電流指令値Ｉはモータ３に供給する駆動電流値を表しており、電流指令値Ｉに等しい駆動電流がモータ３に供給されるような制御が行われる。また、電流指令値演算部１２には車速センサ２からの車速パルスが入力されており、車速に応じた操舵補助力を決定することが可能である。
【００４１】
また、電流指令値演算部１２は、ハンドル戻り補償、モータ最大電流制御を有している。例えば、ハンドル戻り補償は、ステアリング９を中立位置に復元させるための制御を行うものである。一般に、電動パワーステアリング装置においては、減速ギア８等の影響によりセルフアライニングトルクが弱くなり易く、このためにハンドルが中立位置に戻り難くなってしまう。そこで、セルフアライニングトルクの作用によってモータ３が回転させられる際のモータの端子電圧ｅおよびモータ電流ｉを検出することによりモータ角速度を検出し、ハンドルを中立位置に復元させるための補償電流値を算出している。
【００４２】
モータ電流検出回路１２０、１２１はモータ３に供給された電流を検出し、検出電流ｉの信号を出力する。この検出電流ｉは加算器１３にフィードバックされるとともに、電流指令値演算部１２に入力される。加算器１３は検出電流ｉと電流指令値Ｉとの偏差Δｉを算出し、電流制御部１４に出力する。
【００４３】
電流制御部１４は、微分演算器、比例演算器、積分演算器から構成され、偏差Δｉがゼロとなるような制御を行う機能を有している。微分補償器は制御の応答速度を改善するために設けられており、比例演算器は偏差Δｉと所定の比例係数との乗算を行うためのものである。さらに、積分演算器は偏差Δｉの時間軸で積分値を算出し、偏差Δｉの定常値がゼロとなるような制御を行うためのものである。
【００４４】
故障診断部１５は、モータ３、トルクセンサ４等の異常を検出し、所定のフェールセーフ処理を実行するためのものである。例えば、故障診断部１０がトルクセンサ４の異常を検出した場合には、補助トルクの漸減処理を行うように電流指令値演算部１２および電流制御部１４に指示を与えることができる。
【００４５】
図５は、ＰＷＭコントローラ１１７の機能ブロック図である。ＰＷＭコントローラ１１７は、ＰＷＭ基本タイマ１６１、三角波発生部１６２、比較部１６３、デッドタイムレジスタ１６４、コンペアレジスタ１６５、デューティバッファレジスタ１６９を備えて構成されている。ＰＷＭ基本タイマ１６１は、クロック周波数をカウントすることによりＰＷＭ基本波（キャリア）の周期を算出するためのものである。車載用ECUでは、ソフトウェアにより実現される機能は一般に１msecまたは２msecの整数倍の周期にて実行され、モータに流れる電流を制御するための割込処理よりも低い優先順位で処理される。ＰＷＭ基本波の周期の整数倍が１msecまたは２msecであれば、例えばタイマー割込が不要となり、割込負担を軽減することが可能となる。
【００４６】
三角波発生部１６２はＰＷＭ基本タイマ１６１でカウントされた値に基づきＰＷＭ基本波である三角波を発生させるためのものである。コンペアレジスタ１６５ａはＰＷＭデューティ比のデータを格納するためのレジスタであり、Ｗ，Ｖ，Ｕ相の各々毎の３つのレジスタより構成されている。ＰＷＭデューティ指令値はモータの制御目標電流値に基づき決定されるものであって、５０μsecを有する三角波の山または谷のタイミングにおいて電流制御部１４によって更新されるものである。デッドタイムレジスタ１６４はデッドタイムを表すデータを格納するためのレジスタである。すなわち、デッドタイムレジスタ１６４の値を変更することにより、所望のデッドタイムを設定することができる。
【００４７】
デューティバッファレジスタ１６９には、電流制御部１６０によって算出されたデューティ指令値が書き込まれる。デューティバッファレジスタ１６９に書き込まれたデューティ指令値はＰＷＭ基本波の山または谷のタイミングでコンペアレジスタ１６５に出力される構成となっている。
【００４８】
比較部１６３は、三角波発生部１６２によって生成された三角波とコンペアレジスタ１６５に格納されたデューティ指令値とを比較し、所定幅のパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂを生成するためのものである。例えば、三角波とデューティ指令値との大小に基づき、正相、逆相のパルスが生成され、ＰＷＭ基本波である三角波の周期は５０μsecに設定されている。上述のように、コンペアレジスタ１６５の値は、ＰＷＭ基本波決まったタイミング（三角波の山または谷）に電流制御部１４によって書き換えられる。比較部１６３は、コンペアレジスタ１６５に格納されたデューティ指令値と三角波とを比較し、デューティ指令値に応じたパルス幅（例えば５μsec）のパルス信号を出力する。
【００４９】
さらに、比較部１６３は、デッドタイムレジスタ１６４の値に応じたデッドタイムをパルス信号に付加する。すなわち、比較部１６３は、正相の立ち上がり時間および逆相の立ち上がり時間を所定時間だけずらすことにより、デッドタイムＴｄを設ける。これにより、正相、逆相のパルス信号が同時にオンになることを防止することが可能となる。なお、デッドタイムＴｄを付加することにより、パルス信号の中間の位相と三角波の山の位相とがＴｄ／２だけずれることが確認できる。
【００５０】
制御開始タイマ１６６は、モータ駆動電流の演算処理の開始を決定するためのタイマである。制御開始タイマ１６６は、制御開始レジスタ（未図示）に与えられたタイマ値に制御開始タイマ１６６の値が達すると、制御開始割込を発生させるものである。制御開始タイマレジスタのタイマ値は、例えばタイマレジスタＰＷＭ基本タイマ１６１の周期５０μsecの５倍（２５０μsec）に設定される。
【００５１】
なお、制御開始タイマ１６６がＡ／Ｄ変換終了時に割込を発生させるように、タイマ値を設定することが望ましい。また、Ａ／Ｄ変換が終了した時点において、Ａ／Ｄコンバータ１１０から制御開始割込を発生しても良い。
【００５２】
Ａ／Ｄ開始タイマ１６７はＡ／Ｄ変換の開始時を決定するためのタイマであってMCUに内蔵されるタイマ機能を用いて構成される。例えば、コンペアマッチタイマを用いた場合、タイマの周期を所望のPWM基本波の周期の整数倍とし、第１のコンペアマッチレジスタ（Ａ／Ｄ開始レジスタ）の値をＡ／Ｄ変換開始タイミング、第２のコンペアマッチレジスタ（制御開始レジスタ）の値を制御演算開始タイミングとする。図９は、デッドタイムＴｄを設定した場合に、三角波の山のタイミングとパルス信号のオンの期間の中間のタイミングとがＴｄ／２だけずれてしまうＰＷＭコントローラのタイミングチャートである。Ａ／Ｄ開始タイマ１６７はＡ／Ｄ開始レジスタ（未図示）に設定されたタイマ値と基本タイマの値とを比較し、両者が一致した場合にＡ／Ｄ変換を開始させる。本実施形態においては、三角波の山または谷のタイミングからデッドタイムＴｄの１／２だけ遅延したタイミングにおいて、Ａ／Ｄ変換開始割込が発生するように、Ａ／Ｄ開始レジスタの値が設定されている。これにより、パルス信号にデッドタイムが付加された場合であっても、パルス信号の中間のタイミングにおいてＡ／Ｄ変換が開始する。このように、コンペアマッチレジスタであるＡ／Ｄ開始レジスタを用いてＡ／Ｄ変換を開始することにより、精度の高いタイミング調整が可能となる。
【００５３】
例えば、ＭＣＵの動作クロックをＦcpuMHzとすると、タイマの分解能は１／Fcpuμsecとなり、当該分解能でのタイミング調整が可能である。例えば、Fcpuを４０MHzとすると、２５μsecの分解能でのタイミング調整が可能となる。通常、デッドタイムTdは３μsec程度であり、ハードウェアの追加・変更等を必要とせずに、高精度のタイミング調整が可能となる。
【００５４】
また、Ａ／Ｄ開始レジスタによって設定されるＡ／Ｄ変換起動のタイミングと制御開始レジスタによって設定される制御演算開始タイミングとの間隔を少なくともＡ／Ｄ変換に要する時間以上にすることで、制御演算に必要な信号のＡ／Ｄ変換が完了した後に制御演算を起動することができる。
【００５５】
以上のように、本実施形態によると、従来、採用されてたように、ＰＷＭ基本波の山または谷のタイミングで制御演算に必要な信号のＡ／Ｄ変換を起動し、Ａ／Ｄ変換終了割込によって制御演算を開始する方法と比較して以下のような効果が得られる。
【００５６】
相補接続された一対のスイッチング素子をＰＷＭ信号によって駆動する際にデッドタイムが付加されることによりＰＷＭ基本波の山または谷のタイミングとパルス信号のオン期間の中間のタイミングとがずれるＰＷＭコントローラであっても、ＰＷＭ信号のオン期間の中間のタイミングで制御演算に必要な信号のＡ／Ｄ変換を実行可能である。また、このようなＰＷＭコントローラにおいて、スイッチング素子によるスイッチングノイズの影響を回避することができるため、制御の安定性を向上することができる。
【００５７】
さらに、Ａ／Ｄ変換開始のタイミングから少なくともＡ／Ｄ変換に要する時間以上が経過した後に制御演算処理が起動されるように、制御開始レジスタが設定される。例えば、４つの信号のＡ／Ｄ変換を連続して実行する場合は、１つの信号をＡ／Ｄ変換するのに要する時間が６μsecであれば少なくとも２４μsec以上の時間が経過後に制御演算を起動する。かかる構成により、動作中のＡ／Ｄコンバータが故障した場合であっても、Ａ／Ｄ変換終了割込が発生しないまま制御演算が所定周期で開始されなくなってしまうことを回避することが可能となる。
【００５８】
また、制御演算処理において、Ａ／Ｄ変換が完了したか否かを確認することによって一定周期で実行される制御演算処理においてＡ／Ｄコンバータの故障を判断することも出来る。制御演算において三相モータの端子電圧を制御するためのＰＷＭ信号のデューティ指令値が書き込まれる、ＰＷＭコントローラのデューティバッファレジスタを更新するタイミングと、デューティバッファレジスタからパルス信号のオン、オフを司るコンペアマッチレジスタへデータを取り込むタイミングとを独立して設定することが可能となる。
【００５９】
さらに、不要な割込処理を使用することなく、制御演算によるデューティ指令値が書き込まれるコンペアマッチレジスタの更新されるまでの時間を短くすることができる。すなわち、デューティ指令値演算が完了してから演算結果に基づくＰＷＭ波形が出力されるまでの遅延時間を短くすることができ、制御安定性を向上することが可能となる。また、ＭＣＵの処理負担を大きくすることがないため、高価かつ高性能なＭＣＵを使用する必要がなくなる。
【００６０】
本実施形態においては、PWM信号に短絡防止のためのデッドタイムTｄを付加した場合に、PWM基本波の山のタイミングとPWM支出力波形のオンの期間の中間のタイミングとがずれてしまうPWMコントローラを例に挙げて説明した。しかしながら、両者のタイミングにおいてずれが生じないPWMコントローラであっても、コンペアマッチレジスタの値を変更するだけで容易にタイミング調整できるようになる。このため、PWMコントローラの種類によらず、ソフトウェアの基本仕様を共通化することが可能となる。この結果、ＥＣＵの設計に際して、コスト、性能その他の要因によりＭＣＵを変更したとしても、ソフトウェアの開発、移植に要するコストを低減することが可能となる。
【００６１】
割込コントローラ１６８は割込処理を制御するためのものであり、ＰＷＭ基本タイマ１６１、制御開始タイマ１６６等によるタイマ割り込みの他、ハードウェア割り込み等の各割り込み処理の優先順位、許可、非許可を行う。
【００６２】
図６、図７は、異なる２つのＰＷＭコントローラの入出力特性を表すグラフである。これらの図において、横軸は制御演算結果に基づくデューティ指令値を表し、右縦軸は正相パルス信号Ｗ，Ｖ，Ｕのデューティ指令値、左縦軸は逆相パルス信号Ｗｂ，Ｖｂ，Ｕｂのデューティ指令値を表している。また、これらの図において、”Ｔｄ”はデッドタイムに相当するデューティ指令値の範囲を表している。
【００６３】
図７に示されたＰＷＭコントローラにおいては、パルス信号Ｗ，Ｖ，Ｕまたはパルス信号Ｗｂ，Ｖｂ，Ｕｂの一方のデューティ指令値が１００％に近くなると、他方はオンまたはオフになる。この範囲においては、スイッチングトランジスタによるスイッチングノイズは比較的に少なく、Ａ／Ｄ変換時におけるスイッチングノイズの影響も少なくなる。
【００６４】
また、同図に示されたＰＷＭコントローラにおいては、パルス信号Ｗ，Ｖ，Ｕまたはパルス信号Ｗｂ，Ｖｂ，Ｕｂのデューティ指令値１００％において不連続点を有しているが、この不連続点以外のデッドタイムＴｄの範囲においてはパルス信号はオンまたはオフなっている。
【００６５】
図８は、本実施形態に係るＥＣＵのタイミングチャートであり、コンペアマッチタイマ、ＰＷＭ基本波である三角波、スイッチング素子を駆動するパルス信号、Ａ／Ｄ変換処理、電流制御割込処理、ＰＷＭコントローラに含まれるデューティバッファレジスタ、コンペアレジスタ、およびＰＷＭ信号出力の基となる電流制御処理によるデューティ指令値の各々の時間変化を表している。第１のコンペアマッチレジスタであるＡ／Ｄ開始レジスタの値をＡ／Ｄ変換開始のタイミングに用い、第２のコンペアマッチレジスタである制御開始レジスタを制御開始のタイミングに用いる。
【００６６】
コンペアマッチタイマはクロック信号をカウントし、所定の制御演算周期毎にリセットされるものである。同図では、コンペアマッチタイマは三角波の４周期毎にリセットされているが、上述したように５周期毎（２５０μsec）にリセットしても良い。
【００６７】
Ａ／Ｄ開始レジスタおよび制御開始レジスタには所定のタイマ値が予め書き込まれており、コンペアマッチタイマの値がＡ／Ｄ開始レジスタの値に達すると、Ａ／Ｄ開始割込が発生し、Ａ／Ｄ変換がスタートする。また、コンペアマッチタイマが制御開始レジスタに書き込まれた値に達すると、割込が発生し、電流制御処理が開始する。
【００６８】
電流制御処理により算出されたデューティ指令値は、電流制御処理が終了した後のタイミングでデューティバッファレジスタに書き込まれる。例えば、電流制御処理が終了した後、デューティバッファレジスタはデューティ指令値Ａからデューティ指令値Ｂに更新される。デューティバッファレジスタの更新タイミングを、同図の電流制御割込処理の欄からデューティバッファレジスタの欄に向かう矢印で示す。デューティバッファレジスタに書き込まれたデューティ指令値は三角波の山および谷のタイミングでコンペアレジスタに転送される。コンペアレジスタの更新のタイミングを、同図のデューティバッファレジスタの欄からコンペアレジスタへの欄に向かう矢印で示す。さらに、同図の最下段は、ＰＷＭ信号出力の基となるデューティ指令値を表しており、「Ａ」で示された期間はデューティ指令値Ａに基づくＰＷＭ信号出力期間を表し、「Ｂ」で示された期間はデューティ指令値Ｂに基づくＰＷＭ信号出力期間を表している。また、「Ｃ」で示された期間はディーティ指令値Ｃに基づくＰＷＭ信号出力期間を表している。
【００６９】
このように、コンペアマッチタイマの周期、Ａ／Ｄ開始レジスタ、制御開始レジスタの設定値を変更することにより、Ａ／Ｄ開始、制御開始を所望のタイミングおよび周期で実行することができる。
【００７０】
ＰＷＭコントローラ１１７内で生成されるＰＷＭ基本波である三角波は５０μsecの周期を有している。制御演算処理によって演算された三相のデューティ指令値はPWMコントローラ内のデューティバッファレジスタに書き込まれる。デューティバッファレジスタからコンペアレジスタ１６５へ書き込まれるタイミングは例えばPWM基本波である三角波の山、谷のそれぞれ毎と設定することによって、すべての山、谷のタイミングでデューティバッファレジスタの値がコンペアレジスタに転送される。
【００７１】
上述のように、Ａ／Ｄ変換の起動のタイミングと、制御演算を起動するための割込とは、PWM基本波の山、谷のタイミングに依存していない。また、PWM基本波とは異なるコンペアマッチタイマを用いることによってPWM基本波とは独立にＡ／Ｄ変換の開始タイミングと、制御演算の割込タイミングと設定できる。このため、ＰＷＭコントローラの仕様によらず、無用な割込を発生させることなく、ＰＷＭ基本波の山、谷のすべてにおいてデューティバッファレジスタの値をコンペアレジスタに転送することができ、安定した制御を実現できる。
【００７２】
同図において、３相のパルス信号のうち、１つのパルス信号が図示されている。この図は、図７に示される特性を持つPWMコントローラのタイミングチャートを表している。この図からも明らかなように、パルス信号にはデッドタイムＴｄが付加されている。すなわち、正相のパルス信号の前方部分がデッドタイムＴｄだけ短くなっており、逆相のパルス信号の後方部分はデッドタイムＴｄだけ長くなっている。このため、パルス信号の中間の位相と三角波の山の位相とはＴｄ／２だけずれている。
【００７３】
処理内容の欄には、Ａ／Ｄ変換処理、制御処理が示されている。上述のように、Ａ／Ｄ変換処理は、コンペアマッチタイマがＡ／Ｄ開始レジスタの値に達することによって、起動されるものである。１回のＡ／Ｄ変換割込で複数チャネルのアナログ信号をＡ／Ｄ変換することができ、例えば、モータ電流Ｉａ、モータ端子電圧Ｖａ、Ｖｂ、インバータ電源電圧Ｖｄの４チャネルのアナログ信号をＡ／Ｄ変換することができる。
【００７４】
制御処理は、コンペアマッチタイマが制御開始レジスタの値に達することによって起動される。そして、制御処理によって算出されたデューティ指令値はPWMコントローラ１１７のデューティバッファレジスタに書き込まれる。さらに、三角波の山または谷の位相においてデューティバッファレジスタからコンペアレジスタ１６５にデューティ指令値が転送され、当該デューティ指令値にデッドタイムが付加されたPWM信号がスイッチング素子に与えられる。すなわち、本実施形態によれば、制御処理終了直後の三角波の山または谷の位相において、コンペアレジスタが更新される。制御処理によって得られたデューティ指令値に基づくモータ駆動電流を即座に出力することができるため、安定した制御を行うことが可能となる。
【００７５】
上述の図８では、デューティバッファレジスタに格納されるデータをコンペアレジスタに転送するタイミングとしてPWM基本波のすべての山、谷のタイミングで実施される例を示した。この実施例では、演算結果であるディーティ指令値をPWM信号に出力するまでの遅延時間を最大PWM基本波の半周期に抑えることができ、制御応答性を向上できるものである。また、電流制御処理によるデューティ指令値演算後、次回のＡ／Ｄ変換処理までに当該デューティ指令値に基づくＰＷＭ信号が出力されるため、制御安定性をさらに高めることができる。
【００７６】
なお、上述の構成に代えて、デューティ指令値をＰＷＭ信号出力として一定のタイミングで出力するようにしても良い。例えば、すべての山のタイミング毎、２周期の山のタイミング毎等、ＰＷＭ基本波の複数周期毎に出力しても良く、また、ＰＷＭ基本波の半周期の整数倍の周期で出力しても良い。この場合には、電流制御演算によるデューティ指令値の演算完了から最初の山もしくは谷毎のタイミング、すなわち、電流制御演算完了直後の山もしくは谷のタイミングにおいて、デューティバッファレジスタからコンペアレジスタへデューティ指令値が転送される。このため、ＰＷＭ基本波の一定のタイミングにおいて電流制御演算結果であるデューティ指令値に基づいたＰＷＭ信号を出力することが可能となり、制御安定性のために必要なタイミング設定の自由度を高めることも可能となる。
続いて、図９乃至図１１を参照しながら本実施形態に係る電動パワーステアリング制御装置の動作を説明する。
【００７７】
図９は、本実施形態に係る電動パワーステアリング制御装置の動作を表すメインフローチャートである。このフローチャートにおいて、ＣＰＵ１１３は、先ず各種タイマおよびレジスタの値を初期値に設定する（ステップＳ１０１）。すなわち、ＥＣＵ１は、ＰＷＭ基本タイマ１６１、制御開始タイマ１６６、Ａ／Ｄ開始タイマ１６７をリセットするとともに、デッドタイムレジスタ１６４、Ａ／Ｄ開始タイミングを表し第１のコンペアマッチレジスタ、制御開始タイミングを表す第２のコンペアマッチレジスタに所望の値を書き込む。
【００７８】
この後、コンペアマッチタイマがスタートし（ステップＳ１０２）、三角波発生部１６２は三角波を生成する（ステップＳ１０３）。比較部１６３はコンペアレジスタ１６５に格納されたデューティ比およびデッドタイムレジスタ１６４に格納されたデッドタイムの値に基づきパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂを出力する（ステップＳ１０４）。モータ駆動回路１１８はパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂに基づく駆動電流をモータ３に供給することにより、モータ３によって補助トルクが発生させられる。
【００７９】
さらに、ＣＰＵ１１３はパワーステアリング装置の故障診断処理を行い、故障が検出された場合には所定のフェールセーフ処理を実行する（ステップＳ１０５）。例えば、後述するように、Ａ／Ｄ変換が予め定められた時間内に終了しない場合には、故障診断部１５はＡ／Ｄコンバータ１１０の異常を検出することができる。
【００８０】
ＥＣＵ１は、イグニッションキー５ａがオフになるまで上述のステップＳ１０１〜Ｓ１０５の処理を繰り返し実行することにより、パワーステアリング装置の制御を行う。
図１０は、Ａ／Ｄ変換の処理を表すフローチャートである。この処理は上述のメインフローチャートにおいてＡ／Ｄ開始タイマ１６０によるタイミングで実行されるものであり、Ａ／Ｄコンバータ１１０等のハードウェアによって実行される。すなわち、図９のタイミングチャートに示されたように、Ａ／Ｄ変換処理は、コンペアマッチタイマがＡ／Ｄ開始レジスタの値に達することによって、Ａ／Ｄコンバータ１１０によるＡ／Ｄ変換が開始される。
【００８１】
Ａ／Ｄ開始の指示をＡ／Ｄコンバータ１１０に与えてからＡ／Ｄコンバータ１１０がＡ／Ｄ変換処理を実際に実行するまでには、オーバーヘッド等の要因により所定の遅延時間Δｔを要することから、電流制御部１４がＡ／Ｄ開始の指示を与えてから遅延時間Δｔ経過後にＡ／Ｄ変換処理が開始される。Ａ／Ｄ変換処理の開始とともに、Ａ／Ｄコンバータ１１０はマルチプレクサ１１０ａを切り替え、所望のアナログ信号を選択する（ステップＳ１００１）。Ａ／Ｄコンバータ１１０はサンプル＆ホールド回路１１０ｂによってアナログ信号をサンプリングする（ステップＳ１００２）。
【００８２】
コンパレータ＆Ｄ／Ａコンバータ１１０ｃは逐次変換レジスタ（ＳＡＲ）１１０ｄで示された電圧を発生させ、この電圧と入力されたアナログ信号とを比較する。両者の電圧が一致しすると、コンパレータ＆Ｄ／Ａコンバータ１１０ｃは逐次変換レジスタ（ＳＡＲ）１１０ｄのデータを読み出し、当該データをＡ／Ｄ変換結果としてＡ／Ｄ変換結果レジスタ１１０ｅに格納する。Ａ／Ｄ変換結果レジスタに格納されたデータは内部バス１００を介してＣＰＵ１１３に出力される（ステップＳ１００３）。
【００８３】
この後、Ａ／Ｄコンバータ１１０はすべてのアナログ信号のＡ／Ｄ変換が終了するまで（ステップＳ１００４でＹＥＳ）、ステップＳ１００１〜Ｓ１００４の処理を続けて実行する。予め定められたチャネル数のＡ／Ｄ変換が終了すると（ステップＳ１００４でＹＥＳ）、Ａ／Ｄ変換終了フラグがセットされ（ステップＳ１００５）、制御は図９のフローチャートに戻る。
【００８４】
図１１（Ａ）は電流制御割込処理を表すフローチャートである。
コンペアマッチタイマが第２のコンペアレジスタである制御開始レジスタの値に達し、制御処理が開始した場合に、電流制御部１４はステップＳ１１０１以降の処理を実行する。
【００８５】
まず、ステップＳ１１０１において、電流制御部１４はＡ／Ｄ変換終了フラグに基づきＡ／Ｄ変換が終了したか否かを判断する。Ａ／Ｄ変換が終了していれば（ステップＳ１１０１でＹＥＳ），電流制御部１４はＡ／Ｄ変換された信号に基づき、デューティ指令値を算出する（ステップＳ１１０２）。一方、デューティ指令値Ａ／Ｄ変換が終了していなければ（ステップＳ１２０１でＮＯ）、故障診断部１６は異常が発生したと判断し、所定のフェールセーフ制御を電流指令値演算部１２、電流制御部１４に実行させる（ステップＳ１１０３）。フェールセーフ制御としては、例えば操舵補助トルクの漸減等を行っても良い。すなわち、予め定められた時間までにＡ／Ｄ変換が終了しなければ、電流制御部１４は強制的にＡ／Ｄ変換を終了し、続いて電流制御処理を実行する。従って、何らかの原因によりＡ／Ｄ変換が終了しない場合に、Ａ／Ｄ変換を実行し続けることにより他の処理が実行できなくなる等の不都合を回避できる。  さらに、ステップＳ１１０２，Ｓ１１０３の処理に続いて、ＣＰＵ１１３は時間経過カウンタをカウントする。このカウンタに基づき、例えば電流制御割込処理が２５０μsecである場合、時間経過カウンタは２５０μsec毎にカウントアップされる。従って、この時間経過カウンタに基づき、１msec毎に実行されるべき処理をタイマ割込を用いることなく実行することができる。例えば、同図の（Ｂ）に示されるように、時間経過カウンタが１msecとなる毎に（ステップＳ１７０１でＹＥＳ）、所定の処理を１msec周期で実行することが可能となる。
【００８６】
図１２は電流制御処理を表すフローチャートである。ＣＰＵ１１３はＡ／Ｄ変換結果レジスタ１１０ｅに書き込まれたデータを内部バス１００を介して読み出す（ステップＳ１２０１）。
【００８７】
電流制御部１４はＡ／Ｄ変換されたモータ電流値等の信号に基づき電流指令値を演算し（ステップＳ１２０２）、さらに電流指令値に基づきパルス信号のデューティ指令値を算出する（ステップＳ１２０３）。算出されたディーティ指令値はデューティバッファレジスタ１６５に書き込まれ、ＰＷＭコントローラ１１７によって当該デューティ値にデッドタイムが付加されたＰＷＭ信号がスイッチング素子に印加される（ステップＳ１２０４）。このようにして、電流制御処理が終了すると、制御は図１０のフローチャートに戻る。そして、デューティバッファレジスタに書き込まれたデューティ指令値は、三角波の山または谷のタイミングにおいて、ＰＷＭコントローラ１１７に与えられ、当該デューティ指令値に基づく駆動電流がモータ３に供給される。すなわち、図８に示されたように、制御処理により算出されたデューティ指令値は制御処理直後における三角波の山または谷のタイミングでスイッチング素子に与えられ、その結果、駆動電流に反映される。
【００８８】
以上述べたように、本実施形態によれば、Ａ／Ｄ変換開始のためのタイマを独立に設けることにより、三角波の山、谷以外の位相においてもＡ／Ｄ変換を開始することが可能となる。ハードウェアのばらつき、デッドタイム、PWMコントローラの特性等により、パルス信号と三角波との位相がずれた場合であっても、パルス信号の常に最適な位相においてＡ／Ｄ変換を実行することが可能となる。
【００８９】
また、本実施形態では、Ａ／Ｄ変換開始のためのタイマを独立に設けたことにより、Ａ／Ｄ変換処理のタイミングに影響されることなく、制御処理結果に基づくデューティ値の更新処理を実行することができる。すなわち、制御処理によってデューティ値が算出されると、制御処理直後の三角波の山または谷のタイミングで当該デューティ値のモータ駆動電流を出力できるため、ディーティ値の更新の遅れを最小限に抑えることができ、より安定した制御が可能となる。
【００９０】
さらに、ＰＷＭタイマの複数周期毎に、Ａ／Ｄ変換、制御処理を実行することにより、割込処理の数を最小限に抑えることができ、制御装置の処理負担を軽減することが可能となる。
【００９１】
（第２実施形態）
図１３は本発明の第２実施形態に係る電動パワーステアリング制御装置のタイミングチャートである。本実施形態においては、コンペアマッチタイマ、Ａ／Ｄ開始レジスタ（第１のコンペアマッチレジスタ）、制御開始レジスタ（第２のコンペアマッチレジスタが第１実施形態とは異なった値に設定されている。図中の他の符号等の説明は図９で示したものと同様であるが、念のため説明を加えておく。同図において、電流制御処理により算出されたデューティ指令値は、電流制御処理が終了した後のタイミングでデューティバッファレジスタに書き込まれる。例えば、電流制御処理が終了した後、デューティバッファレジスタはデューティ指令値Ａからデューティ指令値Ｂに更新される。デューティバッファレジスタの更新タイミングを、同図の電流制御割込処理の欄からデューティバッファレジスタの欄に向かう矢印で示す。デューティバッファレジスタに書き込まれたデューティ指令値は三角波の山および谷のタイミングでコンペアレジスタに転送される。コンペアレジスタの更新のタイミングを、同図のデューティバッファレジスタの欄からコンペアレジスタへの欄に向かう矢印で示す。さらに、同図の最下段は、ＰＷＭ信号出力の基となるデューティ指令値を表しており、「Ａ」で示された期間はデューティ指令値Ａに基づくＰＷＭ信号出力期間を表し、「Ｂ」で示された期間はデューティ指令値Ｂに基づくＰＷＭ信号出力期間を表している。また、「Ｃ」で示された期間はディーティ指令値Ｃに基づくＰＷＭ信号出力期間を表している。
【００９２】
第１実施形態に係る構成と略同様の部分については、その説明を省略し、以下、第１実施形態とは異なる構成を中心に説明する。
電動パワーステアリング制御装置を構成するＤＳＰ（Digital Signal Processor）の種類によっては、三角波とフリーランニングタイマとを同時にスタートすることができないものがある。本実施形態によればこのような場合であっても所望のタイミングでのＡ／Ｄ変換、制御処理を実行可能である。例えば、同図に示されたように、三角波はフリーランニングタイマの位相よりもΔｔだけずれてスタートする場合には、Ａ／Ｄ開始レジスタ、制御開始レジスタの値をΔｔに相当する値だけ増やすことにより、位相差Δｔの影響を打ち消している。
【００９３】
また、本実施形態では、Ａ／Ｄ変換は、パルス信号がオンになる前に開始され、その後、モータ電流ＩａのＡ／Ｄ変換がパルス信号の中間のタイミングで開始されている。このように、雑音の影響を受けやすいモータ駆動電流Ｉａをパルス信号の中間のタイミングでＡ／Ｄ変換し、他のアナログ信号についてはより早いタイミングでＡ／Ｄ変換を行うことにより、１回のＡ／Ｄ変換処理によりより多くのアナログ信号をＡ／Ｄ変換することができる。また、モータ駆動電流のＡ／Ｄ変換の後、すぐに制御処理を実行することができ、Ａ／Ｄ変換されたモータ駆動電流に基づくデューティ値を更新するまでの時間を最短にすることが可能となる。すなわち、当該モータ駆動電流に基づく制御処理結果をより早く出力し、安定した制御を実現することが可能となる。
【００９４】
図１４は、本実施形態に係るＡ／Ｄ変換とパルス信号のタイミングチャートである。上述したように、パルス信号にはデッドタイムＴｄが付加され、正相のパルス信号の前方はデッドタイムＴｄだけ短くなっており、逆相のパルス信号の後方はデッドタイムＴｄだけ長くなっている。
【００９５】
一方、Ａ／Ｄ変換処理に要する時間には、アナログ信号をサンプル＆ホールドする時間と、当該アナログ信号をディジタル信号に変換する時間とが含まれる。例えば、同図に示されたように、時間ｔ１において第１チャネルのアナログ信号がサンプル＆ホールドされ、時間ｔ２において当該アナログ信号がディジタル信号に変換される。続いて、時間ｔ３において第２チャネルのアナログ信号がサンプル＆ホールドされ、時間ｔ４においてディジタル信号に変換される。
【００９６】
アナログ信号をサンプル＆ホールドする時間ｔ１，ｔ３においてのみ、アナログ信号が安定さえしていれば、その後にアナログ信号がノイズにより変動したとしても、安定したＡ／Ｄ変換を行うことが可能となる。図８に示したＰＷＭコントローラにおいて、一対のスイッチング素子を駆動するＰＷＭ信号の最小オン期間はデッドタイムＴｄと等しくなる。従って、サンプル＆ホールドの合計時間がデッドタイム以下、すなわち、（ｔ１＋ｔ２＋ｔ３）≦Ｔｄとすることにより、ＰＷＭ信号によるスイッチングノイズの影響を受けやすい複数のアナログ信号を検出することができる。
【００９７】
従って、本実施形態においても、三角波とは別のタイマによってＡ／Ｄ変換を開始することにより、ノイズの影響を回避しながら、制御処理開始前により多くのチャネル数のアナログ信号をＡ／Ｄ変換することが可能となる。
【００９８】
以上述べたように、本実施形態によれば、Ａ／Ｄ変換開始のためのタイマを独立に設けることにより、三角波の山、谷以外の位相においてもＡ／Ｄ変換を開始することが可能となる。ハードウェアのばらつき、デッドタイム、ＰＷＭコントローラの特性等により、パルス信号と三角波との位相がずれた場合であっても、パルス信号の常に最適な位相においてＡ／Ｄ変換を実行することが可能となる。
【００９９】
また、Ａ／Ｄ変換開始のためのタイマを独立に設けたことにより、Ａ／Ｄ変換処理のタイミングに影響されることなく、制御処理結果に基づくデューティ指令値の更新処理を実行することができる。すなわち、制御処理によってデューティ指令値が算出された後、直後の三角波の山または谷のタイミングで当該デューティ指令値に基づくモータ駆動電流を出力できるため、デューティ指令値の更新の遅れにより制御が不安定になることを回避することが可能となる。
【０１００】
さらに、本実施形態においても、Ａ／Ｄ変換が予め定められた時間内に終了しない場合には、制御処理を開始することにより、制御処理が実行されなく成ってしまう不都合を回避することができる。また、制御処理を実行する割込処理においてＡ／Ｄコンバータの故障を判断することが可能となる。
【０１０１】
（第３実施形態）
図１３は本発明の第３実施形態に係る電動パワーステアリング制御装置のタイミングチャートである。この図ではレゾルバ信号をＡ／Ｄ変換するタイミングを表している。レゾルバ励磁信号は、レゾルバタイマとコンペアマッチレジスタに書き込まれた２つの励磁信号しきい値L、Hとを比較することにより、レゾルバ励磁信号が生成される。すなわち、コンペアマッチタイマの値がしきい値Lと一致すると、出力波形をオンに変化させ、コンペアマッチタイマの値がしきい値Hと一致すると、出力波形をオンからオフに変化させることにより、レゾルバ励磁信号が生成される。レゾルバタイマの周期は三角波の周期と同様にTrefに設定されている。矩形波をなすレゾルバ信号の周期も同様にＴrefである。生成されたレゾルバ励磁信号に含まれる高調波成分をローバスフィルタによって除去することにより、図示されているような正弦波のレゾルバ励磁信号が生成される。レゾルバを有するモータ３は例えば、一次側コイル（ロータ）と互いに９０°離れて設けられた二つの二次側コイル（ステータ）を有して構成されている。モータ３のロータに設けられた１次側コイルに与えられ、ロータに対向する互いに９０度離れた２つの２次側コイルにレゾルバｃｏｓ信号、レゾルバｓｉｎ信号がそれぞれ発生する。これらの信号の位相によって、モータ回転角を検出することが可能となる。
【０１０２】
同図に示されたように、レゾルバからの出力されたレゾルバｓｉｎ信号、レゾルバｃｏｓ信号は、レゾルバ励磁信号のピークにおいてＡ／Ｄ変換されている。すなわち、モータ電流ＩａまたはＩｂのＡ／Ｄ変換はパルス信号のオンの区間の中間において開始され、その後、２チャンネル目のＡ／Ｄ変換はレゾルバ励磁信号のピークにおいて開始される。すなわち、モータ駆動電流の雑音の影響を受けやすいモータ電流をＰＷＭパルス信号のオンの中間タイミングにおいてＡ／Ｄ変換することができ、かつ、レゾルバｓｉｎ信号およびｃｏｓ信号をレゾルバ励磁信号のピークのタイミングにおいてＡ／Ｄ変換することができる。なお、同図のタイミングチャートの下段においてＩａ，Ｉｂはモータ電流検出値を表し、ｃｏｓ、ｓｉｎはレゾルバｃｏｓ信号、ｓｉｎ信号を表している。また、Ｖａ，Ｖｂはモータ端子電圧を表し、Ｖｄはインバータ電源電圧を表している。
【０１０３】
本実施形態によれば、Ａ／Ｄ変換開始のタイマを独立に設けることにより、モータ電流、レゾルバ出力信号等、複数のアナログ信号の各々について最適なタイミングにおいてＡ／Ｄ変換を開始することができ、より安定した制御を実現することが可能となる。
【０１０４】
また、上述の実施形態と同様に、制御処理割込までにＡ／Ｄ変換が完了しなかった場合には、異常が発生したと判断される。さらに、デューティ指令値の更新処理とＡ／Ｄ変換開始処理とは別のタイマによって実行されるため、制御処理が終了した直後における三角波の山または谷のタイミングにおいて、デューティ指令値を更新することができる。これにより、デューティ指令値更新のタイムラグを最短にすることができ、安定した制御を実現することが可能となる。
【０１０５】
（他の実施形態）
本実施形態に係る電動パワーステアリング制御装置は、上述の構成に限定されることなく、本発明の趣旨を逸脱しない範囲で変更実施可能である。例えば、第４の実施形態として、ＰＷＭ基本波の所定周期毎の山のタイミング、すなわち、ＰＷＭ基本波の山のタイミングからの遅延時間がゼロとなるタイミングにおいてＡ／Ｄ変換を起動し、複数の信号を連続してＡ／Ｄ変換しても良い。また、Ａ／Ｄ変換終了割込を起動することによって電流制御演算処理の実行を開始することも可能である。
【０１０６】
ＰＷＭコントローラの特性によって、デッドタイムＴｄをＰＷＭ信号に付加した場合に、ＰＷＭ基本波の山もしくは谷のタイミングとＰＷＭ信号のオン期間の中間のタイミングと位相差を生じる場合においても図８，図１３に示されたようにＡ／Ｄ変換の順序を交換する方法、また、デッドタイムを調整する方法を用いることができる。これらの方法によって、ＰＷＭ基本波の山のタイミングから所望の時間経過後にモータ駆動電流などの信号をＡ／Ｄ変換することができる。このため、ＰＷＭオン波形の中間のタイミングでＡ／Ｄ変換を実施でき、スイッチングノイズの影響を回避することが可能となり、制御安定性を向上させることが可能となる。
【０１０７】
また、第５の実施形態として、ＰＷＭ基本波の山のタイミングでＡ／Ｄ変換を開始するとともに、割込処理を起動し、当該割込処理においてＰＷＭ基本波の山のタイミングから所定時間経過後に電流制御処理を実行しても良い。これにより、所定時間内にＡ／Ｄ変換が終了しないことを、割込処理において判断することができ、Ａ／Ｄコンバータの異常を検出することも可能となる。
【０１０８】
さらに、第６の実施形態として、上述の実施形態において２周期毎のＰＷＭ基本波の山のタイミングでＡ／Ｄ変換を行ってもよい。図８，図１３においては、ＰＷＭ基本波の４周期毎にＡ／Ｄ変換および電流制御処理を開始しているが、例えば第５実施形態において２周期毎にＰＷＭ基本波の山のタイミングでＡ／Ｄ変換を開始するとともに電流制御処理のための割込処理を起動し、割込処理において山のタイミングから所定時間経過後に電流制御処理を開始してもよい。
【０１０９】
図１６に第６実施形態に係る電動パワーステアリング制御装置のタイムチャートを示す。この図に示されたように、Ａ／Ｄ変換はＰＷＭ基本波の２周期毎に、ＰＷＭ基本波の山のタイミングで起動されている。また、電流制御割込処理はＡ／Ｄ変換終了割込にて起動され、演算結果であるデューティ指令値は制御処理の終了後に、ディーティバッファレジスタに書き込まれる。例えば、図中の左の電流制御処理が終了した後、デューティバッファレジスタはデューティ指令値Ｂに更新される。デューティバッファレジスタの更新のタイミングを、制御処理の欄からデューティバッファレジスタの欄へ向かう矢印で示す。また、電流制御演算は割込処理の２回毎に実行されている。同様に、コンペアレジスタの更新のタイミングを、デューティバッファレジスタの欄からコンペアレジスタの欄へ向かう矢印で示す。コンペレジスタに書き込まれたデューティ指令値に基づき、ＰＷＭ信号がモータ駆動回路１１８に出力され、モータ駆動電流がモータに供給される。同図の２段目は、ＰＷＭ信号の基となるデューティ指令値を表しており、例えば、デューティ指令値Ａ，Ｂ・・・のようにコンペアレジスタに書き込まれたデューティ指令値に基づくＰＷＭ信号が出力される。
【０１１０】
本実施形態によれば、Ａ／Ｄコンバータの故障判断をＰＷＭ基本波の２周期毎に実行することができ、故障発生から検出までの時間を短縮することが可能となる。また、電流制御演算処理を、２回のＡ／Ｄ変換終了割込発生につき１回の頻度で実施することで、ＰＷＭ基本波の４周期毎に電流制御演算を実行できる。
【０１１１】
さらに、ＰＷＭコントローラがＰＷＭ基本波の山のタイミングでＡ／Ｄ変換を開始し、デューティバッファレジスタからコンペアレジスタへのデータの書き換えも実施する場合、ＰＷＭ基本波の４周期毎に電流制御演算が実行されることになる。ところが、デューティバッファレジスタからコンペアレジスタへのデータの書き換えはＰＷＭ基本波の２周期毎に実施されることになる。このため、電流制御演算処理によるデューティ指令値演算がなされてからＰＷＭ基本波の２周期以内に、デューティ指令値をＰＷＭ信号に反映することが可能となる。すなわち、デューティ指令値の演算結果をＰＷＭ信号に反映させるまでの遅れ時間をＰＷＭ基本波の２周期以内に短縮することができ、制御安定性を向上させることが可能となる。
【０１１２】
また、２回のＡ／Ｄ変換につき１回の電流制御演算が実行されることから、過去２回分のＡ／Ｄ変換されたモータ駆動電流の平均値を算出し、この平均値に基づき電流制御演算を行ってもよい。これにより、モータ駆動電流のノイズの影響を低減することができ、制御安定性をさらに向上させることができる。
【０１１３】
さらに、ＭＣＵの処理能力に余裕があれば、Ａ／Ｄ変換処理、電流制御演算処理をＰＷＭ基本波の毎周期に実行しても良い。これにより、デューティ指令値の演算結果をＰＷＭ信号に反映させるまでの遅れ時間をさらに短縮でき、また、多数のＡ／Ｄ変換されたモータ駆動電流の平均値を得ることができ、この結果、安定した制御を実現することが可能となる。
【０１１４】
本実施形態に係る電動パワーステアリング制御装置はコラムタイプ、ラックタイプを問わず適用可能である。また、ＰＷＭ基本波は三角波に限定されることなく、鋸波、その他の波形であっても良い。さらに、プログラムの形態は上述のフローチャートに限定されず、同様の機能を実現できるものであれば適宜変更可能である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１実施形態に係る電動パワーステアリング装置の概略図である。
【図２】本発明の第１実施形態に係る電動パワーステアリング制御装置のブロック図である。
【図３】本発明の第１実施形態に係るＡ／Ｄコンバータのブロック図である。
【図４】本発明の第１実施形態に係る制御演算処理を表すブロック図である。
【図５】本発明の第１実施形態に係るＰＷＭコントローラのブロック図である。
【図６】本発明の第１実施形態に係るコンペアレジスタのデューティ比、パルス信号、デッドタイムの関係を表すグラフである。
【図７】本発明の第１実施形態に係るコンペアレジスタのデューティ比、パルス信号、デッドタイムの関係を表すグラフである。
【図８】本発明の第１実施形態に係る電動パワーステアリング制御装置のタイミングチャートである。
【図９】本発明の第１実施形態に係る電動パワーステアリング制御装置の動作を表すメインフローチャートである。
【図１０】本発明の第１実施形態に係るＡ／Ｄ変換処理を表すフローチャートである。
【図１１】本発明の第１実施形態に係る電流制御割込処理、および同期処理を表すフローチャートである。
【図１２】本発明の第１実施形態に係る制御割込処理を表すフローチャートである。
【図１３】本発明の第２実施形態に係る電動パワーステアリング制御装置のタイミングチャートである。
【図１４】本発明の第２実施形態に係るＡ／Ｄ変換処理のタイミングチャートである。
【図１５】本発明の第３実施形態に電動パワーステアリング制御装置のタイミングチャートである。
【図１６】本発明の第６実施形態に係る電動パワーステアリング制御装置のタイミングチャートである。
【符号の説明】
【０１１６】
１  ＥＣＵ
３  モータ
４  トルクセンサ
１４  電流制御部
１１０  Ａ／Ｄコンバータ
１１３  ＣＰＵ
１１７  ＰＷＭコントローラ
１１８  モータ駆動回路
１６０  制御処理部
１６１  ＰＷＭ基本タイマ
１６３  比較部
１６４  デッドタイムレジスタ
１６５  コンペアレジスタ
１６６  制御開始タイマ
１６７  Ａ／Ｄ開始タイマ
１６８  割込コントローラ
１６９  デューティバッファレジスタ
【図１】
2007152994.tif 000003
【図２】
2007152994.tif 000004
【図３】
2007152994.tif 000005
【図４】
2007152994.tif 000006
【図５】
2007152994.tif 000007
【図６】
2007152994.tif 000008
【図７】
2007152994.tif 000009
【図８】
2007152994.tif 000010
【図９】
2007152994.tif 000011
【図１０】
2007152994.tif 000012
【図１１】
2007152994.tif 000013
【図１２】
2007152994.tif 000014
【図１３】
2007152994.tif 000015
【図１４】
2007152994.tif 000016
【図１５】
2007152994.tif 000017
【図１６】
2007152994.tif 000018