(57)【要約】非線形トランジスタまたは整流作用を示すナノメートル寸法の電子デバイスは、電子流に対してバリスチック輸送特性を提供するように製作された領域（４０）を含み、領域（４０）には量子点接触（４０ｑ）を有する導電経路（４２、４４、４６）が形成され、それぞれの経路は、電気化学電位と、経路に注入された電子のエネルギーに依存する線形応答導電率とを有する関連する電子の貯蔵部または接点（５０）を有する。交流電圧Ｖｌ、Ｖｒが、導電経路（４４、４６）にわたって印加され、整流電圧Ｖｃが導電経路（４２）に発生する。代替手法として、一定電圧を端子（４４）に印加して、トランジスタ方式で、導電経路（４２、４６）を通過する電子流の特性を調整してもよい。このデバイスは、論理ＡＮＤまたは論理ＯＲ関数を実行するか、または周波数倍増装置として使用することができる。
2004508718.tif 000002
【特許請求の範囲】
【請求項１】
バリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流を提供する少なくとも第１および第２の導電経路とを備え、各経路が、その中の電子エネルギーの関数として変化する導電率を有し、さらに一方または両方の導電経路に外部電位を印加する手段と、前記領域に発生した電位を検知する手段とを備える、電子デバイス。
【請求項２】
バリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流を提供する少なくとも第１、第２および第３の導電経路とを備え、各導伝経路が、その中の電子エネルギーの関数として変化する導電率を有し、さらに１つまたは複数の導電経路に外部電位を印加する手段と、１つまたは複数の導電経路における電位、または電位に関係するパラメータを検知する手段とを備える、電子デバイス。
【請求項３】
外部電位が、電圧または電気化学電位である、請求項１または２に記載のデバイス。
【請求項４】
検知される電位が、電圧もしくは電気化学電位であるか、または検知されるパラメータが電流である、前記請求項のいずれかに記載のデバイス。
【請求項５】
１つまたは複数の導電経路が、バリスチック電子流を提供する区域に形成された導電経路を含む、前記請求項のいずれかに記載のデバイス。
【請求項６】
前記区域が前記領域に含まれる、請求項５に記載のデバイス。
【請求項７】
１つまたは複数の導電経路が、量子点接触、ナローワイヤ、共鳴トンネル効果デバイス、または量子ドットを含む、請求項１から４のいずれかに記載のデバイス。
【請求項８】
各導電経路が、前記領域から離れて局所電気化学電位の範囲を定める、関連する電子の局所貯蔵部を有する、前記請求項のいずれかに記載のデバイス。
【請求項９】
前記貯蔵部が、デバイスの電気接点と関係づけられている、請求項８に記載のデバイス。
【請求項１０】
各導電経路（ｉ，ｊ＝ｌ，ｒ，ｃ）が、それぞれの電気化学電位μを有する関連する局所貯蔵部を有すると共に、第３の導電経路ｃにおける電流Ｉが次式で与えられ、
【数１】
2004508718.tif 000022
ここで、Ｎｃは導電経路内の量子チャネル（占有サブバンド）数、μｌおよびμｒは左右の貯蔵部内の電気化学電位、Ｔは貯蔵部における温度、ｆ（Ｅ−μｃ，Ｔ）はフェルミ・ディラック関数である、請求項２、またはそれに従属するいずれかの請求項に記載のデバイス。
【請求項１１】
前記デバイスが、中央経路（ｃ）を形成する第３の導電経路の両側に対称な左右の経路（ｌ，ｒ）を形成する、第１および第２の導電経路に関して対称である、請求項８に記載のデバイス。
【請求項１２】
第１、第２および第３の導電経路が、それぞれの導電率Ｇ（Ｅ）およびそれぞれの電気化学電位μを有し、ここで
【数２】
2004508718.tif 000023
であり、ｆはフェルミ・ディラック関数である、請求項２またはそれに従属するいずれかの請求項に記載の電子デバイス。
【請求項１３】
左および／または右の経路に印加された振幅Ｖの電圧に対して、第３の中央経路での電圧Ｖｃが、
【数３】
2004508718.tif 000024
ここで
【数４】
2004508718.tif 000025
である、請求項１０に記載のデバイス。
【請求項１４】
前記経路のそれぞれの導電率が、
【数５】
2004508718.tif 000026
で与えられ、ここで
【数６】
2004508718.tif 000027
である、前記請求項のいずれかに記載のデバイス。
【請求項１５】
非線形関係が、振幅の小さい印加電圧Ｖにおいて、放物線状であるか、または概して放物線状である、前記請求項のいずれかに記載のデバイス。
【請求項１６】
さらなる流路における電子の伝導に影響を与え、それによって増幅を達成するためのプローブを提供するために、前記領域が、さらなる電子流路内のさらなる導電経路の近傍に配置された、ステムまたはスプールを提供する、請求項１に記載の電子デバイス。
【請求項１７】
経路の少なくとも１つが、前記領域内にエッチングによって形成されている、請求項６に記載の電子デバイス。
【請求項１８】
バリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流のための少なくとも第１および第２の導電経路であって、各経路に対して、少なくとも過渡的な局所平衡において、局所電気化学電位の範囲を定める電子の貯蔵部が設けられた第１および第２の導電経路と、前記第１および第２の経路に第１および第２の電圧を印加する手段とからなり、前記第１および第２の経路が、第１および第２の経路を通過する電子流の導電率の値が印加電圧に依存し、それによって前記経路を通過する電子流に対して非線形整流作用またはトランジスタ作用を生成するように構成された、電子デバイス。
【請求項１９】
バリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流のための少なくとも第１、第２および第３の導電経路であって、各経路に対して、少なくとも過渡的な局所平衡において、局所電気化学電位の範囲を定める電子の貯蔵部または接点が設けられた第１、第２および第３の導電経路と、前記第１および第２の経路に第１および第２の電圧を印加する手段とからなり、前記第１および第２の導電経路が、第１および第２の経路を通過する電子流の導電率の値が印加電圧に依存し、それによって前記経路を通過する電子流に対して非線形整流作用またはトランジスタ作用を生成するように構成された、電子デバイス。
【請求項２０】
経路の少なくとも１つが、電子を伝導し、かつ外部電位を印加するための、それぞれのオーム接点を有し、この接点に電子の局所貯蔵部が形成されている、前記請求項のいずれかに記載の電子デバイス。
【請求項２１】
電位を印加、または検知する手段が、１つまたは複数の導電経路に隣接しているが、それからは電気的に絶縁されて配置されている１つまたは複数のゲートを含む、前記請求項のいずれかに記載の電子デバイス。
【請求項２２】
第１および第２の経路にわたって、交流電圧を印加する手段と、第３の経路において整流された電圧を監視する手段とを含む、請求項２に記載の電子デバイス。
【請求項２３】
第２の経路に電圧を印加する手段と、第１の経路に印加された電圧と、そこを通過する電子流に応答して第３のポートに発生する電圧との関係を監視する手段とを含む、請求項２に記載の電子デバイス。
【請求項２４】
電子流のバリスチック輸送特性を有する領域を提供するステップと、前記領域への、または前記領域からの電子流を提供する前記領域内に第１、第２および第３の導電経路を提供するステップであって、各経路が経路内の電子エネルギーの関数である導電率を有するステップと、他の２つの経路を通過する電子流の特性を、非線形方式で調整するために、経路の１つまたは複数に電圧を印加するステップとを含む、電子デバイス内でトランジスタ作用を達成する方法。
【請求項２５】
電子流のバリスチック輸送特性を有する領域を提供すると共に、前記領域への、または前記領域からの電子流のための第１、第２および第３の導電経路を提供するステップであって、各経路が経路を通過する電子のエネルギーに依存する伝導率を有するステップと、２つの経路にわたって交流電圧を印加すると共に、第３の経路から整流された電圧を抽出するステップとを含む、交流電圧を整流する方法。
【請求項２６】
第１、第２および第３の経路が、論理ＡＮＤまたはＯＲ関数を提供するように接続されている、請求項２から２２のいずれかに記載の電子デバイス。
【請求項２７】
第１、第２および第３の経路が、ある周波数の交流電圧を、ポートの１つまたは複数を横断して受け取ると共に、デバイスの１つまたは複数のさらなる経路における周波数の合計および／または調波を生成するように接続されている、請求項１から２３のいずれかに記載の電子デバイス。
【請求項２８】
第１、第２および第３の端子を備える電子デバイスであって、それぞれの端子が、バリスチック電子流の中央領域への電子流を提供するそれぞれの導電経路によって接続された電気接点を含み、第１および第２の端子に印加された交流電圧によって、整流された電圧が第３の端子で提供されるように構成された、電子デバイス。
【請求項２９】
第１、第２および第３の端子を備える電子デバイスであって、それぞれの端子がバリスチック電子流の中央領域への電子流を提供するそれぞれの導電経路によって接続された電気接点を含む電子デバイスであって、１つの端子に電圧を印加することで、他の２つの端子を通過する電子流の特性を、非線形方式で調整するように構成された、電子デバイス。
【請求項３０】
第１、第２および第３の端子を備える電子論理デバイスであって、それぞれの端子が、バリスチック電子流の中央領域への電子流を供給するそれぞれの導電経路によって接続された電気接点を含み、第１および第２端子に印加される入力信号電位が、所定の論理関数に従って、第３の端子に出力信号電位を提供するように構成された、電子論理デバイス。
【請求項３１】
第１、第２および第３の端子を備える電子論理デバイスであって、それぞれの端子が、バリスチック電子流の中央領域への電子流を供給するそれぞれの導電経路によって接続された電気接点を含み、第１および第２の端子に印加された入力信号電位が、ＡＮＤまたはＯＲ関数に従って、第３の端子に出力信号電位を提供するように構成された、電子論理デバイス。
【請求項３２】
デバイスを作動させる電力が、第１および第２の端子に印加される外部電位を含む入力信号内の電力から供給される、請求項３０または３１に記載のデバイス。
【請求項３３】
デバイスを対称とし、それによって前記入力信号を、第１、第２および第３の端子の任意の２つに印加し、残りの端子から前記出力信号を取り出すことができるようにした、請求項３０または３１に記載のデバイス。
【請求項３４】
信号レベル変換を提供するために、請求項３０または３１のデバイスと類似の、第２のデバイスに出力信号が供給される、請求項３０または３１に記載のデバイスを含む論理回路。
【請求項３５】
第２のデバイスが、出力信号を受け取るための第１の端子対と、接地基準信号に結合された第２の端子と、出力信号を供給するための第３の端子とを有する、請求項３４に記載の回路。
【請求項３６】
請求項３０または３１に記載のデバイスを含む論理回路であって、ＮＡＮＤ関数を提供するために、出力信号が第２のデバイスに供給され、第２のデバイスが、第１、第２および第３の端子を含み、各端子が、バリスチック電子流の中央領域に電子流を供給するそれぞれの導電経路によって接続された電気接点と、導電経路の１つの特性に影響を与えるためのゲートとを含み、第２のデバイスの端末において出力信号の逆変換版を提供するために、前記出力信号がゲートに付加される、論理回路。
【請求項３７】
第２のデバイスのその他の端子が、電圧供給レールと基準電位との間に接続されている、請求項３６に記載の回路。
【請求項３８】
導電経路の少なくとも１つが、導電経路の導電特性を調節するために、外部電位を印加することのできるゲートに結合されている、請求項３０または３１に記載のデバイス。
【発明の詳細な説明】
【０００１】
本発明は、ナノメートル程度の微細寸法での電子の特性を利用する、ナノ電子デバイスに関する。
【０００２】
背景として、原子または分子寸法またはナノメートル（ｎｍ）において、適当な材料中では、電子の輸送特性が顕著に変化することはよく知られている。高い電子の移動度を達成し、散乱することなく、電子に大きな平均自由行程を与える（すなわち、電子がその流路においてバリスチックであるとみなすことができる）ためには、通常、２次元電子ガス（２ＤＥＧ）と呼ばれるものを形成する。これを達成するための１つの方法を図１Ａに示した。この方法においては、ＡｌＧａＡｓの非常に薄い層１０（≦１００ｎｍ）が、不純物１４を有するＧａＡｓの数ミクロン厚さの層１２上に形成される。層１２は、高純度の基板１６上に形成される。図１Ｂに示すように、電子のエネルギー準位は、層１０、１２の境界の位置１８で「井戸（ｗｅｌｌ）」を有する。イオン化された不純物１４からの電子は、井戸１８中に移動する。この領域において、成長の方向に沿って電子は量子化されたエネルギー状態を有し、かつ層を含む面内で数ミクロンの長さの非常に長い平均自由行程を有する。この図は、温度が絶対零度近くで適用可能であり、温度が上昇するにつれて、フォノンの散乱量も増大し、これによって平均自由行程が減少する。
【０００３】
２ＤＥＧを達成するための別の構造を図２Ａに示してある。この構造では、ＩｎＰの層２０、２２の間に、ＧａＩｎＡｓの非常に薄い層２４が約２０ｎｍの厚さで形成されている。これによって、図２Ｂに示すエネルギー準位を有する量子井戸デバイスが形成される。この量子井戸領域２４において、電子は長い面内平均自由行程を有する。
【０００４】
いわゆる量子点接触が重要である。点接触は、単に２つの金属部分を互いに押し付けることによって形成され、形成された点接触を介して電流を流すことができる。量子点接触は、材料中の狭い狭窄として形成され、この狭窄を通過して電子が流れ、狭窄の幅は材料中の電子のフェルミ波長に近く、電子の平均自由行程よりもはるかに小さい。このような接触において、量子力学効果が発揮される。例えば、図３Ａに示す量子点接触は、２つの滑らかな凸型障壁３４の間に１０〜１００ｎｍの程度の狭い狭窄、またはサドルポイント３２を含む。障壁３４は、領域３６を画定しており、この領域では電子のフェルミ波長は約５０〜１００ｎｍである。電子の平均自由行程は、低温においては数ミクロンである。このようなデバイスの理論に関する発表の１つが、フィジカルレビュー誌の「サドルポイント狭窄の量子化伝達」（Ｍ．Ｂｕｔｔｉｋｅｒ、「Ｑｕａｎｔｉｓｅｄ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｏｆ　ａ　ｓａｄｄｌｅ−ｐｏｉｎｔ　ｃｏｎｓｔｒｉｃｔｉｏｎ」、Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｂ　１５　Ａｐｒｉｌ　１９９０、４１、ｐａｇｅｓ　７９０６−７９０９）に示されている。この狭窄は、障壁を横断する方向に電子状態を閉じ込める。狭窄の両側の広い領域が、局所平衡にある電子の貯蔵部となる。貯蔵部間の電気化学的な電位の差異が、狭窄を通過する電流を誘起し、線形応答レジームにおける狭窄の導電率は、「階段」状の形態を有し、図３Ｂで示すように貯蔵部の化学電位μの差と共に増加することを示すことができる。
【０００５】
電子Ｙ分岐スイッチ（ＹＢＳ）は、Ｙのステム（ｓｔｅｍ）から注入される電子が、電界の影響下で、選択的にＹ形の２つの分岐中に流れる。ＹＢＳおよび類似のデバイスの特性が研究されている。例えば「電子波Ｙ分岐スイッチの解析」がある（Ｐａｌｍ　ａｎｄ　Ｔｈｙｌｅｎ、「Ａｎａｌｙｓｉｓ　ｏｆ　ａｎ　ｅｌｅｃｔｒｏｎ−ｗａｖｅ　Ｙ−ｂｒａｎｃｈ　ｓｗｉｔｃｈ」、Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　６０（２）１３　Ｊａｎｕａｒｙ　１９９２、ｐａｇｅｓ　２３７−２３９）。十分に小さく製作された場合には、ＹＢＳは３端子デバイスと考えることができる。この場合に、Ｙの分岐はデバイスに電流を供給したり、あるいは引き出すために使用され、Ｙのステムの部分では電気化学電位が測定される。（参照：Ｍ．Ｂｕｔｔｉｋｅｒ、「Ｓｙｍｍｅｔｒｙ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　Ｃｏｎｄｕｃｔｉｏｎ」、ＩＢＭ　Ｊ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．Ｖｏｌ．３２　Ｎｏ　３、Ｍａｙ　１９８８、ｐ．３１７−３３１）線形応答レジームにおいて、対称デバイスに対して、ステムの電気化学電位は、左右の分岐に印加される電気化学電位の単純平均であり、したがってステムで測定される電圧は、印加電圧が左右の分岐で等しく、かつ逆符号のときにはゼロとなる。
【０００６】
ドイツ特許ＤＥ−Ａ−１９７５７５２５号は、同一直線上の電流経路間の結合部において３角形エッチングを備えて、これによって電流経路に直角の経路における整流電圧を誘起する整流装置を開示している。
【０００７】
スウィックスらの文献「断熱量子電子ポンプ」（Ｓｗｉｔｋｅｓ　ｅｔ　ａｌ、「Ａｎ　ａｄｉａｂａｔｉｃ　ｑｕａｎｔｕｍ　ｅｌｅｃｔｒｏｎ　ｐｕｍｐ」、ＳＣＩＥＮＣＥ、Ｖｏｌｕｍｅ　２８３、１９　Ｍａｒｃｈ　１９９９）は、開放量子ドットにおける閉じ込め電圧の周期変形に応答してＤＣ電流または電圧を生成する量子ポンピング機構を報告している。
【０００８】
米国特許ＵＳ−Ａ−５３６９２８８号は、出力に実質的に散乱効果のない量子半導体デバイスの構築を開示している。米国特許ＵＳ−Ａ−５２７０５５７号は、接点の狭窄区域の上方に制御電極を設けた量子点接触を開示している。
【０００９】
欧州特許ＥＰ−Ａ−０６２６７３０号は、ナノ化製作された論理デバイスを開示しており、このデバイスは、多重論理レベルを提供する非対称に結合された量子点接触を備える。欧州特許ＥＰ−Ａ−０４６１８６７号は、スイッチ操作を提供するための、２つの量子点構造の間に配置される反射構造を開示している。
【００１０】
（発明の概要）
本発明の目的は、ナノメートル規模の新規な電子デバイスを提供することである。
【００１１】
第１の態様において、本発明はバリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流を提供する少なくとも第１および第２の導電経路とを備え、各経路が、その中の電子エネルギーの関数として変化する導電率を有し、さらに一方または両方の導電経路に外部電位を印加する手段と、前記領域に生じた電位を検知する手段とを備える電子デバイスを提供する。
【００１２】
本発明によれば、電位が前記領域内で発生し、この電位は第１および第２の導電経路の状態によって決定される。本発明によれば、印加される電位と検知される電位の間には、通常は非線形の関係がある。すなわちこの装置は、非線形レジームで動作し、電位は数ボルトの程度で印加することができ、また検知される電位も数ボルトの程度である。これは、線形レジームで動作する従来技術のデバイスと対照的であり、これらのデバイスでは、電位は最大でも数ミリボルトの程度である。
【００１３】
検知される電位は、隣接するデバイスの動作に影響を与えるために利用することができ、また以下で述べるように、この目的で中心領域はプローブを提供するステムの形態としてもよい。しかし実際には、いくつかの状況ではこの領域内で発生する電位を検知するのが困難であることがある。
【００１４】
本発明のより具体的な形態によれば、バリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流を提供する少なくとも第１、第２および第３の導電経路とを備え、各経路が、その中の電子エネルギーの関数として変化する導電率を有し、さらに１つまたは複数の導電経路に外部電位を印加する手段と、１つまたは複数の導電経路における電位、または電位に関係するパラメータを検知する手段とを備える電子デバイスが提供される。
【００１５】
通常の動作条件において、印加される電位と、検知される電位またはそれに関係するパラメータとの間には非線形の関係がある。導電率は、線形応答導電率であり、その導電率の値はＧ＝Ｉ／Ｖとなる。
【００１６】
前記外部電位は通常、電圧または電気化学電位であるが、その他のエネルギー電位の供給源も考えられる。同様に、検知される電位は通常、前記領域から離れた導電経路内に存在する、電圧または電気化学電位である。
【００１７】
電気化学電位は精密に測定できるために、これを用いて本発明のデバイスを記述し、かつ測定を行うのが便利である。電気化学電位は、−ｅＶ項を加算することによって化学電位に関係づけられる電位であり、ここで−ｅは電子の電荷、Ｖは印加電圧である。化学電位μは、明確に定義された熱力学量であり、次式で与えられる。
【００１８】
【数７】
2004508718.tif 000003
【００１９】
式中の各項は、熱力学における通常の意味を有する。
通常、電位は局所電子貯蔵部内で印加、かつ検知されるが、この電子貯蔵部は、バリスチック電子流を提供する前記領域から離れた導電経路の外端部上の電気接点にあり、この場所でこのような動作を実行するのが、実際上簡便である。このような貯蔵部には、局所電気化学電位が存在する。
【００２０】
代替手法として、または追加として、導電経路の導電度を制御するために、導電経路に近接するが導電経路からは電気的に絶縁して配置されるゲート上に、外部電圧を印加してもよい。このようなゲートは、導電経路内の空乏領域を調整することによって動作する。外部電圧の印加は、導電経路内に注入される電子のエネルギーを変化させ、電流を誘起して経路を通過させる。すなわち各導電経路は、電流に対する端子またはポートを形成する。電圧および電流は、このような端子またはポートにおいて印加、かつ監視することができる。応用によっては、電流の流れは必ずしも導電経路を通過しないが、経路で発生した電圧は、監視するか、またはプローブ電圧として利用してもよい。
【００２１】
本質的に公知の方法で、本発明のデバイスの導電経路に外部電気接点を設けることによって、電流を流し、外部電圧を印加することが可能となる。接点は、電子の局所貯蔵部として作用し、これがデバイスの特性に影響を与える目的に対して動作貯蔵部となる。
【００２２】
さらなる態様においては、本発明はバリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流のための少なくとも第１および第２の導電経路であって、各経路に対して、少なくとも過渡的な局所平衡において、局所電気化学電位の範囲を定める電子の貯蔵部が設けられた第１および第２の導電経路とを提供する領域と、それぞれの貯蔵部に第１および第２の電圧を印加する手段とからなり、前記第１および第２の経路が、第１および第２の経路を通過する電子流の導電率の値が印加電圧に依存し、それによって前記経路を通過する電子流に対して非線形整流作用またはトランジスタ作用を生成するように構成される電子デバイスを提供する。
【００２３】
さらに別の態様においては、本発明はバリスチック電子流を提供する領域と、前記領域への電子流または前記領域からの電子流のための少なくとも第１、第２および第３の導電経路であって、各経路に対して、少なくとも過渡的な局所平衡において、局所電気化学電位の範囲を定める電子の貯蔵部が設けられた第１、第２および第３の導電経路と、前記第１および第２の経路に関連する貯蔵部に、第１および第２の電圧を印加する手段とからなり、前記第１、第２および第３の導電経路が、各経路を通過する電子流の導電率の値が印加電圧に依存し、それによって前記経路を通過する電子流に対して非線形整流作用またはトランジスタ作用を生成するように構成される電子デバイスを提供する。
【００２４】
導電経路は、導電率と導電経路を通過する電子のエネルギーとの間に、一定の関係（オーミック）でない限り、任意の所望の関係を持たせることができる。電子エネルギーは、一般に温度および印加電圧、ならびに付加されるその他のすべての外力に依存する。導電経路が、量子点接触である場合には、前述のように、線形応答導電率は、低温においては貯蔵部の化学電位と共に増大する、「階段」状の形態である。しかしながら、その他の種類の導電経路も考えられる。例えば量子細線（ｑｕａｎｔｕｍ　ｗｉｒｅｓ）、電流と電圧の間に非線形関係を有するシリコンナノワイヤ・デバイス、共鳴トンネル効果デバイスまたは量子ドットが考えられる。共鳴トンネル効果ダイオードおよび量子ドットに対しては、導電率は貯蔵部内の電圧または化学電位を増大させるための一連のピークとして表わされる。
【００２５】
前記領域は、導電経路間の中央接合部を形成する微細区域で構成してもよい。代替手法として、この領域で本発明のデバイス全体を覆い、中央領域への電子流および中央領域からの電子流を定義する導電経路を、領域内にエッチングするか、またはその他の方法で形成してもよい。このような構成においては、デバイス全体を、いわゆるバリスチック接合とみなすことができる。
【００２６】
導電経路を量子点接触として形成するのが好ましい場合には、導電経路を、電子の流れに対する経路内の狭窄またはサドルポイントによって画定する。この狭窄は、エッチングによって障壁の平滑なコンターを提供することによって形成する。しかし、その他の狭窄を画定するための手段も考えられる。例えば、電子空乏を供給する導電経路の両側に設ける、重畳させた分割ゲートが考えられる。
【００２７】
幾何学的には、デバイスは多くの形状にすることができ、導電経路を通過する電子の流路は、中央領域から任意の所望の角度で延びて、例えばＴ、Ｙ、εまたは矢じりの形状を有するデバイスを形成する。本願に記載する簡便な形状の１つは、ベース（またはステム）および分枝（または腕）を備えるＹ形であるが、本発明はこのような特定の形状に限定されるわけではない。
【００２８】
本発明によるデバイスは通常、３つの導電経路で形成されるが、用途によっては３つを超える経路が望ましいこともある。
１つの動作モードにおいて、交流電圧を２つの導電経路を横断して印加した場合には、第３の導電経路に単極電圧が誘起されることがわかっている。言い換えると、このデバイスは整流器として作用する。本質的には、導電経路の伝達率（ｔｒａｎｓｍｉｓｓｉｖｉｔｙ）は、電子が注入されるエネルギーに依存する。したがって、経路の一方に正の電圧が印加されると、注入される電子のエネルギーは減少することになり、このために分岐の伝達率は減少する。また他方の経路に負の電圧が印加されると、電子のエネルギーは増大し、経路の伝達率は増大することになる。第３の流路への負の電流の流れは、高い伝達率を有する経路からの電流の流れによって決定されるが、外に出る流れは低い伝達率を有する経路によって決定されることになる。したがって、対称形の２つの経路に電圧がプッシュプル形態で印加される場合には、第３の経路に、電子の正味の蓄積が起こり、したがって負の電圧出力が発生する。
【００２９】
本発明の別の動作モードにおいては、一方の導電経路から他方に電子が流れるように、２つの導電経路にわたって電圧を印加した場合に、電子の流れは、第３の導電経路の接点に印加される電圧の影響を受けることがわかっている。第３の導電経路の接点における電圧は、外部供給源から印加してもよく、代替手法としては、他の２つの経路間の電圧および電子流から誘起してもよい。また、第３の経路に誘起された電圧は、他の２つの導電経路にわたる電圧に対して非線形の関係にあることがわかっている。したがって、１つの導電経路の接点における所与の電圧に対して、電子の流れを引き起こす別の経路の接点にある電圧が印加されると、第３の導電経路に電圧が誘起されて、第２の経路の接点に印加される電圧と、第３の経路に誘起される電圧の間に非線形の関係があることがわかっている。この非線形関係は、本質的に２段階になっており、最初の初期線形関係と、その後の飽和領域とがある。このような特性は、トランジスタ特性と類似している。この動作の「トランジスタ」モードにおいては、１つの導電経路、例えば第１の導電経路の接点が一定電圧に保持され、これはある電気化学電位またはフェルミ準位を意味する。したがって、別の経路、例えば第２の経路の接点にある電圧が印加されると、第３の導電経路に電圧が誘起され、この誘起された電圧は、第１の導電経路の接点での電圧の影響を受けることになる。最初は、第１の導電経路は、第２の導電経路の低い電圧に対しては第３の導電経路に誘起される電圧にほとんど影響を与えない。この結果として、第２の導電経路の接点における電圧が上昇するにつれて、第３の導電経路における電圧はほぼ線形の上昇を示す。しかし、第２の導電経路の接点における電圧が、関連するフェルミ準位が第１の導電経路の接点におけるフェルミ準位に接近し、それよりもはるかに低くなるようなレベルに達するときには、第１の導電経路は電流の流れに対して電子の正味の供給源となり、第３の導電経路における電圧は、第２の導電経路の接点における電圧が上昇するのに対して、一定に留まる傾向を示す。
【００３０】
本発明の別の好ましい形態においては、２ＤＥＧ領域が、第１および第２の導電経路の間の電流の流路を提供する。導電領域が、２つの導電経路の間の流路から延びて、ステムまたはスプールを画定し、その中に電位が誘起される。このステムまたはスプールを、制御プローブまたは電極として使用して別のデバイスを制御してもよく、例えば、電子導波路内での電流の流れを制御するために、ステムまたはスプールを電子流の経路の方向に突出させて、それによって増幅を達成してもよい。
【００３１】
本発明のデバイスは、ある印加周波数から第２次またはより高次の調和振動を生成したり、周波数の２倍化またはより高次の倍増を生成するのに利用することができる。
【００３２】
本発明のデバイスは、論理ＡＮＤまたはＯＲ機能を実現するのに利用することができる。
バイポーラ型またはＦＥＴ型のトランジスタは、それ以上に小さくするのが困難な微細化のレベルに到達したと考えられている。したがって新しい種類のデバイスが要求されている。米国特許第Ａ−５３６７２７４号および同Ａ−６０９１２６７号はこの例である。しかし、さらなる改善が望まれる。
【００３３】
さらに別の態様において、本発明は、第１、第２および第３の端子を備える電子論理デバイスであって、それぞれの端子が、バリスチック電子流の中央領域への電子流を供給するそれぞれの導電経路によって接続された電気接点を含み、第１および第２端子に印加される入力信号電位が、所定の論理関数に従って、第３の端子に出力信号電位を提供するように構成された、電子論理デバイスを提供する。
【００３４】
さらに別の態様においては、本発明は、第１、第２および第３の端子を備える電子論理デバイスであって、それぞれの端子が、バリスチック電子流の中央領域への電子流を供給するそれぞれの導電経路によって接続された電気接点を含み、第１および第２の端子に印加された入力信号電位が、ＡＮＤまたはＯＲ関数に従って、第３の端子に出力信号電位を提供するように構成された、電子論理デバイスを提供する。
【００３５】
次に本発明の好適な実施形態を、添付の図面を参照して説明する。
（好ましい実施形態の説明）
本発明の好適な実施形態においては、電子デバイスは非線形応答レジームで動作する。このデバイスは、高移動度ＧａＡｓ／ＡｌＧａＡｓヘテロ構造で製作される。互いに接続された３つの導電経路が、高移動度の領域に形成されて、２ＤＥＧを提供する。このデバイスは、左右の分岐とステムを有するＹ形幾何形状を画定する。中央ステム導電経路をフロートさせたままで、有限の電圧ＶｌおよびＶｒが左右の分岐にプッシュプル方式で印加されたとき（Ｖｌ＝−Ｖｒ）、ステムの導電経路の測定される電圧Ｖｃは常に負となる。この結果は、古典的な導体で作った公知の対称ＹＢＳでは予期されないことであり、公知の対称ＹＢＳに対してはオームの法則からはステムからのゼロ出力Ｖｃ＝０となる。
【００３６】
各導電経路には、局所平衡にある電子の貯蔵部が接続されていることを理解するであろう。各貯蔵部は、それぞれの局所フェルミ準位とそれぞれの電気化学電位を有する。導電経路にオーム接点が設けられる場合には、電気化学電位は、オーム接点に存在する電気化学電位として定義されることになる。
【００３７】
図４は、変調ドープされたＧａＡｓ／ＡｌＧａＡｓヘテロ構造から電子ビームリソグラフィおよび湿式化学エッチングによって製作された電子デバイスの領域４０の概略斜視図である。このデバイスは、表面から８０ｎｍ下方に位置する２次元電子ガスを有する。未加工のウエハー上で、４．２Ｋで測定したキャリア濃度および移動度は、それぞれ約３．７×１０１１ｃｍ−２、２×１０６ｃｍ２／Ｖｓである。領域４０は、電子の流れに対してバリスチック輸送特性を有し、平均自由行程は領域の幅よりもはるかに大きい。電子ビームリソグラフィおよび湿式化学エッチングを実施して、幅１８０ｎｍ、深さ１００ｎｍのトレンチ５２を製作した。このように導電経路４２、４４、４６は、領域４０内に形成される。各経路は、リソグラフィによって画定される幅１８０ｎｍ、深さ１００ｎｍの量子点接触４０ｑを提供するために、輪郭形成されている。側方ゲート４８は、経路４４、４６に隣接して延びており、これらの側方ゲートに対してゲート電圧が印加される。トレンチ５２は、経路４２、４４、４６内の電子から側方ゲート４８内の２ＤＥＧを隔離する。
【００３８】
左右の経路４４、４６は、プッシュプル方式で、電圧Ｖｌ、Ｖｒによってバイアスされており、同時に側方ゲート４８を使用して、電圧Ｖｇの印加によって経路４４、４６内の空乏が制御される。オーム接点５０は、電圧Ｖｌ、Ｖｒ、Ｖｃ、Ｖｇをそれぞれの経路およびゲートに接続する。
【００３９】
図５は、標準的なロックイン技術を用いて測定した、ステムと導電経路４２、４４に関連する左貯蔵部（Ｔｌｃ）との間、およびステムと導電経路４２、４６に関連する右貯蔵部（Ｔｒｃ）との間におけるデバイスの伝達率の、側方ゲート４８に印加された電圧Ｖｇに対する記録を示す。側方ゲートへの接点５０はオーム性である。したがって側方ゲートにおける電圧は、側方ゲートに接続された電圧供給源内の電圧計によって検知される。このデバイスは、側方ゲートに印加された電圧が正の閾値Ｖｔｈ＝０．２８Ｖよりも高くなるまでは、ステム貯蔵部と２つの分岐貯蔵部の間で伝導を示さないことがわかる。これは、エッチング工程によって、側壁に表面状態が導入されて、構造の回りに強い空乏が生ずることによるものである。導電率の量子化が、測定された伝達率ＴｒｃおよびＴｌｃにおいて明らかに観察される。また図５から、２つの伝達率記録ＴｌｃおよびＴｒｃがほとんど区別できないこともわかり、これはステムに対してデバイスがほとんど完全に対称であることを示している。伝達率ＴｌｃおよびＴｒｃにおける最初のプラトーが、１／２の値で表れていることは、スピン縮退のリフティングによるものではない。このプラトーは、ステムから２つの分岐への電子輸送における完全な断熱、バリスチック過程の結果である。断熱境界を有する対称、バリスチック型デバイスに対して、ステム貯蔵部と２つの分岐貯蔵部との間の伝達は、ステムの導電率Ｇｃだけから、Ｔｒｃ＝Ｔｌｃ＝（ｈ／４ｅ２）Ｇｃの関係から求められ、２つの分岐はステム貯蔵部から注入される電子を受容するのに十分な幅を有する。
【００４０】
図４に示すように、浮動ステム貯蔵部からの電圧出力が、オーム接点を介して測定される間に、左右の分岐貯蔵部に電圧接続が行われて電気化学電位の差が生成される。この結果を図６に示してあり、ここでは、中央ステム貯蔵部の測定電圧Ｖｓが、デバイスの左貯蔵部に印加した電圧Ｖｌに対してプロットされている。右電子貯蔵部の電圧はＶｒ＝−Ｖｌ、すなわち電圧は左右の分岐にプッシュプル方式で印加される。測定された曲線は、Ｖｌ＝０に対して対称である。ゲート電圧は０．１Ｖである。測定は室温において行う。大きい縮尺の曲線から、｜Ｖｌ｜の小さな値に対しては、Ｖｌに対して２次式の依存を示しており、正のＶｌおよび負のＶｌの両方において、負の値となることがわかる。電圧の大きな値に対して、ボルト単位で測定した、小さな縮尺の曲線から、ＶｌとＶｓの間に明らかに整流関係のあることがわかる。これらの測定からあきらかに、対称形バリスチック型デバイスに有限の電圧がプッシュプル方式で印加されるとき、出力ステム電圧Ｖｓは、常に負となることがわかる。この影響は、低電圧領域だけでなく、高電圧が印加される領域においても観察できる。この新規な特性は、電子輸送の線形応答レジームにおいては表れず、デバイスが古典的な拡散電導体から構築される場合には観察することはできず、このようなデバイスでは、オームの法則からステムからのゼロ出力、すなわちＶｓ＝０が予期される。
【００４１】
この新規な効果の物理的な起源を調査するために、我々は３端子バリスチック接合（ＴＢＪ）に対する非線形応答の概念に基づいて、図４に示すデバイスについてのモデル計算を実行した。計算において、３つの導電経路は、それぞれをＶ（ｘ，ｙ）＝Ｖ０−１／２ｍ＊ω２ｘ２＋１／２ｍ＊ω２ｙ２の形態のサドルポイント電位によって記述し、ここでＶｏはサドルにおける静電気電位であり、ｍ＊は電子有効質量、ｘおよびｙは輸送方向にそれぞれ平行、および直角の座標を定義する。計測したデバイスは、エッチングによって製作したために、導電経路での強い閉じ込めが生じ、側方ゲートへの電圧の印加によっても、閉じ込め電位の形状は変化しなかったが、サドルにおける電位Ｖ０を変化させた。パラメータ
【００４２】
【数８】
2004508718.tif 000004
【００４３】
および
【００４４】
【数９】
2004508718.tif 000005
【００４５】
を、３つの導電経路に使用し、側方ゲート電圧とは独立であった。しかし、異なる電圧が側方ゲートに印加される状況をシミュレートするために、いくつかＶ０の値を使用した。フェルミエネルギーは、２ＤＥＧ領域における電子密度３．９×１０１１ｃｍ−２に応じて、μＦ＝１４ｍｅＶとした。電圧ＶｌおよびＶｒが左および右分岐貯蔵部に印加されると、２つの貯蔵部内の電気化学電位はそれぞれ次式のように変化する。
【００４６】
【数１０】
2004508718.tif 000006
【００４７】
浮動中央ステム貯蔵部内の電気化学電位μｃは、ステム貯蔵部の電流Ｉｃ＝０となる条件によって決まり、ステム貯蔵部からの出力電圧は、Ｖｃ＝−（μｃ−μＦ）／ｅで与えられる。対称形バリスチック型デバイスに対して、電子伝達ＴｌｃおよびＴｒｃは、ステムの導電率のみに依存する。したがって、Ｖｃ対Ｖｌの関数特性は、主としてステムの導電率の挙動によって決まり、これに対してＹＢＳ構造の詳細設計は重要ではない。
【００４８】
図７は、本デバイスをプッシュプル方式、Ｖｌ＝−Ｖｒで動作させた場合の計算の結果を示す。サドルにおける電位Ｖ０の３つの値について、計算したＶｃを、Ｖｌに対してプロットしてある。Ｖ０＝０ｍｅＶに対して、エネルギーμＦ＝１４ｍｅＶにおける、伝達率ＴｌｃおよびＴｒｃはプラトー上にある。これは、側方ゲートに印加されている電圧１．０Ｖに対応する状況である。したがって、左分岐およびステム貯蔵部との間の電流の流れは、２つの貯蔵部の電気化学電位の差に、ほぼ線形に依存する。同じことが、右分岐とステム貯蔵部との間の電流の流れについても成り立つ。したがってこのシステムは、オームの法則が適用できる、線形導体で製作された３端子デバイスに類似する挙動を示す。その結果として、プッシュプル方式で動作するデバイスに対して、出力電圧Ｖｃは、図７の上部カーブで示されるように、｜Ｖｌ｜の小さな値において、ほぼゼロに留まる筈である。Ｖ０＝４ｍｅＶの場合には、Ｖｇ＝０．６Ｖの実験的な状況に対応して、エネルギーレベルμＦ＝１４ｍｅＶにおいて、伝達率ＴｌｃおよびＴｒｃは、プラトーが示す値の間にある。２つの分岐貯蔵部のいずれかにおいて、ステム貯蔵部の電位に対して電気化学電位の増加ｅ｜Ｖｌ｜がある場合に発生する、ステム貯蔵部内への負の電流の流れは、他方の分岐貯蔵部での電気化学電位において同じ少量の電気化学電位の減少がある場合に対して、ステム貯蔵部から流出する負の電流よりも常に大きくなる。浮動ステムにおける電流の平衡を確立する（Ｉｃ＝０）ためには、電気化学電位μｃをμＦとμＦ＋ｅ｜Ｖｌ｜の間の値まで増加させなくてはならない。したがって、測定されたステム貯蔵部からの出力電圧は、図７の中間のカーブで示されたように、常に負であることがわかる。さらに、計算値Ｖｃは小さな｜Ｖｌ｜に対して、明らかなＶｌへの２次式依存性を示す。Ｖ０＝１２ｍｅＶの場合には、エネルギーレベルμＦ＝１４ｍｅＶにおける伝達率ＴｌｃおよびＴｒｃは、Ｖｇ＝０．３Ｖの実験と同様に（図５参照）、ピンチオフに近い。出力ステム電圧Ｖｃは、すべての有限のＶｌの値に対して、負に留まり、これはＶ０＝４ｍｅＶに対する計算と同様である。しかし、計算と比較して、所与の有限のＶｌにおいて、比較的大きな負の出力電圧Ｖｃが、実験と一致して見られる。これらの特徴はすべて、Ｖ０＝４ｍｅＶの場合の計算についても同様に理解することができる。
【００４９】
実験観察は、３つのバリスチックに結合された量子点接触に基づくモデルによって明確に説明される。理論と実験がよく一致することは、実験的に観察された新規な作用が、非線形応答レジームにおける３端子バリスチック接合（ＴＢＪｓ）の本質的な特性であることを示している。また計算結果は、デバイスの寸法が電子の平均自由行程よりも小さい場合には、３端子接合を構成する３つの導体の電導率が、電気化学電位と共に増加する限り、この新規の作用が観察可能であることを示している。室温における高移動度材料の平均自由行程に近い、１００ｎｍの程度またはそれ未満の寸法を有する、このようなデバイスを作製することは可能であるので、この新規の作用は、室温において観察される。
【００５０】
本発明は、ＧａＡｓ／ＡｌＧａＡｓバリスチックＹ分岐デバイスにおける新規な特性を提供する。２つの電圧が左右の分岐貯蔵部に印加されると、浮動ステム貯蔵部の電気化学電位は、２つの分岐貯蔵部の電気化学電位の高い方の値をとる傾向がある。したがって、２つの分岐貯蔵部にプッシュプル方式で電圧が印加されている対称デバイスにおいては、ステム貯蔵部からの出力電圧は、常に負である。この新規の作用は、電子輸送の非線形応答理論に基づく計算によっても確認される。デバイス内のバリスチック輸送の存在が、観察される作用の前提条件であることがわかった。観察された新規の現象は、ナノメートル規模のデバイスに普遍的なものであると予測される。低機能化（ｆｅａｔｕｒｅ−ｄｏｗｎｓｃａｌｅｄ）Ｓｉ技術の影響により、この種の挙動に基づく超小型デバイスと回路の基礎になることを示唆している。
【００５１】
図８を参照すると、挿入図に図４のそれと類似のデバイスを示してあり、このデバイスは、量子点接触４０ｑを提供する導電経路４２、４４、４６を備える。デバイスの概略図が、図８の主要部分に示されている。このデバイスは、左分岐に電圧Ｖを印加し、中央ステム分岐で電圧Ｖｓを測定し、右分岐を接地して、整流器として作用するように接続されている。測定は、室温で実施し、電圧はボルト単位で測定される。出力電圧Ｖｓが０Ｖに留まり、入力電圧Ｖが閾値よりも低く、出力電圧が急激に減少する０Ｖ直下になるまで、ダイオード特性が観察できる。
【００５２】
図９、１０のグラフで示すように、第１の実施形態を、トランジスタのようなモードで動作させることが可能である。図９は、絶対温度４．２Ｋ（ケルビン）、領域４０が１０ｍｅＶのフェルミ準位を有する場合のグラフである。図１０は、動作温度が４．２Ｋ、フェリミ準位が５ｍｅＶについての同様のグラフである。この動作モードにおいては、右導電経路４６における電圧は、所与の値で一定に保ち、導電経路４２、４４を接続する接点間の電圧関係を示してある。Ｖｒの任意の所与の値に対して、ＶｌとＶｃとの関係は非線形であり、ＶｌおよびＶｃの負の値に対してはほぼ線形の関係を有すると共に、Ｖｃが一定に留まるＶｌの正の値に対する飽和領域を有する。電圧Ｖｒが変化すると、ＶｌとＶｃの関係は本質的に同じままであるが、詳細な値は変化し、飽和電圧Ｖｃは、Ｖｒの正の値においてはＶｒの負の値に対してよりも、はるかに高くなる。この過程によって、本質的にトランジスタ状のカーブ群が生成されることがわかると共に、このデバイスが、導電経路４６に変調電圧Ｖｒを印加されたトランジスタとして動作できることを示している。
【００５３】
次に図１１を参照すると、トランジスタとして構成された本発明の第２の実施形態を示してある。このデバイスは、エッチングされた隔離領域（ｉｓｏｌａｔｉｎｇ　ｒｅｇｉｏｎｓ）７０、７２、７４によって分離された、導電領域６０、６２、６４および６６を含む。これらのエッチングされた隔離領域は、絶縁材料で充填してもよい。導電領域６６は、この例においては、左アーム７６および右アーム８０とを供えるおおむねＴ形である。アーム７６と８０との間には、領域８４の幅よりもはるかに大きな平均自由行程を有する、電子のバリスチック輸送を提供する領域８４がある。領域８４内のアーム７６および８０は、量子点接触８４ｑを提供するための外形（ｃｏｎｔｏｕｒ）を有する。スプールまたは分岐８６が、領域８４から延びて、電圧プローブを形成している。導電領域６４は、その中央区域で幅が減少し、導電経路９０を画定し、かつ量子点接触９０ｑを画定している。導電領域６０、６２は、制御電圧を印加するためのゲートを提供する。
【００５４】
作動に際しては、導電経路７６、８０およびゾーン８４を通過する電子流が、スプール８６に電圧を誘起する。この電圧が、空乏によって、導電経路９０を通過する、導電領域６４の電子の流れを調整する。このようにして、トランジスタ状の作用が提供され、狭窄７６、８０における電子流を増幅して、狭窄９０を通過する電子流にする機能が得られる。
【００５５】
図１１のデバイスは、左右の導電経路に印加される入力周波数の周波数倍増に使用してもよく、周波数の合計が、その調波（ｈａｒｍｏｎｉｃｓ）と共に、経路９０で得られる。これが図１４に示されており、鋸歯ランプ電圧が、２４０秒の長い掃引時間にわたって左右の分岐に印加される。整流された電圧波は、中央分岐に現れ、二倍周波数における波形が得られる。より高次の調波も生成される。
【００５６】
本発明は新規の概念として認識されなくてはならないが、この概念を数学的解析を参照してより明確に理解することができる。３端子バリスチック接合（ＴＢＪ）、すなわち図１２に示すシステムを考える。基本物理原理は解明するが、長々しい詳細な計算を避けるために、３つの（左、右および中央）量子点接触（ＱＰＣｓ）を接続することにより、十分に滑らかな（すなわち断熱の）境界を有する領域を介して、その外部貯蔵部内に外部電気化学電位μｌ、μｒ、μｃを有する導電経路として、本発明をモデル化する。対称形を考える場合には、左右の分岐が同じように作製されるが、次の疑問がある。左右の貯蔵部の間にバイアス２｜Ｖ｜がかけられ、｜μｌ−μｒ｜＝２ｅ｜Ｖ｜となるとき、浮動中央貯蔵部μｃにおける出力電圧Ｖｃはどうなるのか？この疑問に答えるためには、デバイスの３つのプローブ貯蔵部（ｉ，ｊ＝ｌ，ｒまたはｃ）の間の様々な伝達確率、Ｔｉｊおよび反射確率Ｒｉｊを知り、かつ次式から中央接点における電流を計算する必要がある。
【００５７】
【数１１】
2004508718.tif 000007
【００５８】
式内で、Ｎｃは、中央貯蔵部から中央ＱＰＣまでのリード線中の量子トンネルの数（占有サブバンド）、μｌ＝μＦ＋ｅＶおよびμｒ＝μＦ−ｅＶは左右の貯蔵部（μＦはゼロバイアスにおけるＴＢＪ内の電気化学電位）内の電気化学電位、Ｔは貯蔵部の温度、ｆ（Ｅ−μｃ，Ｔ）はフェルミ・ディラック関数である。
【００５９】
中央分岐Ｖからの出力電圧Ｖは、ｅＶｃ＝−（μｃ−μＦ）から計算可能であり、ここで電気化学電位μｃは式（１）からＩｃ＝０として求める必要がある。
伝達確率の様々な対称特性を得ることができる。磁場がない場合における、時間反転不変性（ｔｉｍｅ−ｒｅｖｅｒｓａｌ　ｉｎｖａｒｉａｎｃｅ）から、Ｔｃｌ＝Ｔｌｃ、Ｔｃｒ＝Ｔｒｃ、Ｔｌｒ＝Ｔｒｌであり、電流の保存から次のことがわかる。
【００６０】
【数１２】
2004508718.tif 000008
【００６１】
ＱＰＣを通過して伝達した電子が反射されて戻る確率は、電子を受容する他の２つのＱＰＣ内に十分な数の開放チャネルがある場合には、非常に小さい。このような断熱状況においては、上記の式の左辺側は、単に対応するＱＰＣの線形応答導電率に比例し、例えばＧｃ（Ｅ）＝（２ｅ２／ｈ）［Ｎｃ（Ｅ）−Ｒｃｃ（Ｅ）］となる。したがって、式（２）を変形して伝達確率を３つのＱＰＣの線形伝導率によって以下のように表わすことができる。
【００６２】
【数１３】
2004508718.tif 000009
【００６３】
これらの単純な関係は、断熱幾何境界を備えるデバイスに対して、３つの点接触の導伝率が、式（３）における３つの式の右辺がゼロ以上となるような組合せになる条件においてのみ正当である。
【００６４】
式（３）は、一般的な断熱デバイス用に導出されているが、デバイスが対称である、すなわちデバイスの左右の分岐が同じ作りである場合には、この式は大幅に簡略化が可能である。この場合には、Ｇｌ＝Ｇｒとなる。これを式（３）に代入すると、Ｔｃｌ（Ｅ）＝Ｔｃｒ（Ｅ）＝（ｈ／４ｅ２）Ｇｃ（Ｅ）およびＴｌｒ（Ｅ）＝Ｔｒｌ（Ｅ）＝（ｈ／４ｅ２）［２Ｇｌ（Ｅ）−Ｇｃ（Ｅ）］となり、ここでＧｌ（Ｅ）≧（１／２）Ｇｃ（Ｅ）である。
【００６５】
このように、対称断熱型ＴＢＪに対して、中央貯蔵部μｃにおける電気化学電位を決定する条件は次式となる。
【００６６】
【数１４】
2004508718.tif 000010
【００６７】
重要なことは、対称ＴＢＪの左右の分岐にバイアスがかけられているときに、浮動中央プローブ内の電気化学電位、したがって出力電圧は中央ＱＰＣの導電率Ｇｃ（Ｅ）によってのみ決まり、Ｇｌ（Ｅ）＋Ｇｒ（Ｅ）≧Ｇｃ（Ｅ）を満足する限り、左右の分岐の構造、おおびこの２つの分岐の角度にも影響されないことである。また式（４）は、ＴＢＪが、Ｇｃが注入電子のエネルギーＥとは独立である線形導体で製作されている場合には、中央プローブの出力電圧は、電圧Ｖおよび−Ｖを左右の分岐に印加するときには、常にゼロとなることを示している点を強調しておく必要がある。
【００６８】
もう１つの重要な結果が、以下の関係を用いて、式（４）の両辺をＶについてテーラー展開することによって得られる。
【００６９】
【数１５】
2004508718.tif 000011
【００７０】
対称断熱デバイスに対して、｜Ｖ｜の値が小さいときに、出力電圧Ｖｃは次式となる。
【００７１】
【数１６】
2004508718.tif 000012
【００７２】
ここで、αは次式で与えられる。
【００７３】
【数１７】
2004508718.tif 000013
【００７４】
すなわち、｜Ｖ｜の値が小さい場合は、ＶｃはＶに対して２次式で変化する。さらに、∂Ｇｃ（μ）／∂μ＞０に対して、ａ＞０となる。したがって、Ｖおよび−Ｖが対称デバイスの左右の分岐に印加されるときには、Ｖｃ＜０が常に成り立つ。このことは、中央プローブの電気化学電位μｃは、常に上昇し、μｌとμｒの高い方の値をとる傾向を示す。詳細な計算を実施することによって、このようなμｃに特有の応答は、｜Ｖ｜の小さな値の制限内だけではなく、｜Ｖ｜の大きな値に対しても正当である。
【００７５】
ここで温度ゼロにおける計算を考えるのが興味深い。この場合には、中央プローブにおける電気化学電位μｃを決定する簡単な式を次のように導くことができる。
【００７６】
【数１８】
2004508718.tif 000014
【００７７】
これは、フェルミ・ディラック関数がなくなり、３つの積分は単に、Ｅに対して（マイナス無限大）から対応する電気化学電位までとすることができるからである。式（４）の左辺を２つに分割し、変形すると式（７）を得る。
【００７８】
この式が、電流保存の要件を満たすことは明らかである。断熱境界を有する対称ＴＢＪに対して、Ｔｃｌ（Ｅ）＝Ｔｃｒ（Ｅ）＝（ｈ／４ｅ２）Ｇｃ（Ｅ）となる（式（３）を参照）。μｌとμｒの間の電気化学電位のウインド内で、∂Ｇｃ（μ）／∂μ＞０である中央ＱＰＣに対して、式（７）は、中央プローブにおける電気化学電位μｃは、常にμｌとμｒの平均よりも大きな値にあることを意味している。これはまた、ＴＢＪの左右の分岐にＶおよび−Ｖが印加されるとき、浮動中央プローブからの出力電圧Ｖｃは常に負の値となることを意味する。｜Ｖ｜の小さな値の制限内で、ＶｃのＶに対する２次式依存は、温度ゼロの場合についても導出することができる。その結果は、次式となる。
【００７９】
【数１９】
2004508718.tif 000015
【００８０】
これから、Ｔ＝０において、曲率の振幅は中央ＱＰＣの導電率の特性のみに依存することがわかる。この導電率は、フェルミエネルギーに対して、導電率の１階微分Ｇ’ｃ（μＦ）に比例するが、導電率Ｇｃ（μＦ）自体の逆数にも比例する。
【００８１】
３つのＱＰＣは、３つのサドルポイント接点によってモデル化する。各ＱＰＣの静電電位は次の式となる。
【００８２】
【数２０】
2004508718.tif 000016
【００８３】
ここで、Ｖ０はサドルにおける静電電位であり、ｍ＊は電子有効質量、ｘは輸送方向に沿った座標を定義するのに対して、ｙは横断方向に沿った座標を定義する［１９］。電位の曲率は、周波数ＷｘおよびＷｙによって表わし、これらは一般に有効質量ｍ＊に依存する。サドルポイント接点のハミルトンは、式（９）でカイネティック演算子−ｈ２▽２／２ｍ＊を補って得られるが、これはエネルギー
【００８４】
【数２１】
2004508718.tif 000017
【００８５】
、ｎ＝１，２，．．に関連する横波動関数と、有効電位
【００８６】
【数２２】
2004508718.tif 000018
【００８７】
におけるｘに沿った波動関数とに分離することができる。このサドルポイントの電位に対する伝達確率は次の簡単な式で与えられる。
【００８８】
【数２３】
2004508718.tif 000019
【００８９】
ここで、ｍおよびｎは、横方向モードの指標であり、変数
【００９０】
【数２４】
2004508718.tif 000020
【００９１】
であり、Ｅは電子エネルギーである。サドルポイントの導電率は次式で与えられる。
【００９２】
【数２５】
2004508718.tif 000021
【００９３】
上記の解析は、デバイスが対称である場合について行ったものである。しかし、本発明は対称デバイスに制限されるものではなく、デバイスの対称性が破綻した場合においても、左右の分岐における等しく、反対符号の印加電圧の振幅｜Ｖ｜が、ある閾値より大きい場合には、本発明の新規の特性は出現する。
【００９４】
図１３Ａおよび１３Ｂを参照すると、本発明によるデバイスの使用を示してあり、ここではＡＮＤおよびＯＲ関数を生成するために、図の表に従って、電圧が導電経路に印加されている。対称ＴＢＪの左右の分岐に電圧が印加されるとき、出力中央分岐電圧は、印加された電圧の両方が正のときにのみ正（２値表現の１）である。したがって、デバイスは論理ＡＮＤゲートとして作用する。電圧の負の値を「１」と定義することによって、デバイスはＯＲゲートとして作用する。
【００９５】
図１５を参照すると、図１３および４に示したものと類似のデバイス１５０を示してあり、３つの端子Ａ、Ｂ、Ｘはそれぞれ左、右および中央の経路（ｌ，ｒ，ｃ）および電気接点１５２を含む。設けられた側方ゲート１５４は、左右の経路における空乏に等しく影響を与える。さらなる導電経路１５６が設けられて、デバイスの中央経路ｃを接地基準電位に相互接続している。経路１５６はオーム性導電率値を有するが、ゲート１５８が設けられ、これが経路１５６における空乏領域に影響を与えて経路１５６の抵抗値を変える。
【００９６】
作動に際しては、端子ＡおよびＢに選択的に印加される電圧は、設置基準値（０）または供給レール（ｓｕｐｐｌｙ　ｒａｉｌ）Ｖｃｃの電圧である。供給レールの電圧は正符号であり、表に従ってＡＮＤ関数が提供される。２つのゲート１５４、１５８は、入力電圧レベルおよび出力電圧レベルの調節を可能にする。図１５の第２の表からわかるように、出力電圧は本質的に入力に印加されるために、ＡＮＤゲートの内部電圧損失は非常に少ない。
【００９７】
この論理デバイスにおいて、デバイスは本質的に３端子デバイスであること、デバイスを動作させるのにさらなるゲートは必要ではないことに気付くであろう。示されているゲートは、最適動作条件を調節するためだけのものである。またこのデバイスは、入力端子を介しての外部電力以外に、電力の付加を必要としない。
【００９８】
デバイス１５０が類似の寸法の左、右および中央アームで構築される場合には、デバイスは、入力信号を３つの端子のうちの任意の２つに供給し、第３の端子からの出力信号を取り出すことによってＡＮＤ関数が提供される点において完全に対称である。
【００９９】
図１６を参照すると、論理回路を示してあり、ここで図１５に示したものと類似の部品は、同じ参照番号で示してある。この回路は、ＡＮＤゲート機能を実行する。第２の３端子デバイス１６０（図１３に示したもの）は、第１のデバイスに結合されて、デバイス１５０のアームｃは、デバイス１６０の左の導電アームｌと一体化されている。デバイス１６０の中央アームｃは、設地基準に接続されて、ゲート１６２は、アームｃ内の空乏領域に影響を与える。出力端子Ｘ’はアームｒを含む。第２のデバイス１６０は、デバイス１５０が提供する論理関数を変化させない。第２のデバイス１６０の機能は、出力信号のパラメータを調節することである。
【０１００】
次に図１７を参照すると、ＮＡＮＤ関数を実装する論理回路を示してある。図４および１３に示したそれぞれの種類の２つの論理デバイス１７０、１７２が提供され、これらは左、右および中央のアーム（ｌ、ｒおよびｃ）、と電気接点１７４を有する。デバイス１７０の中央アームｃは、ゲート１７６に結合されており、このゲートはデバイス１７２のアームｌ内の空乏に影響を与える。デバイス１７０は、入力端子ＡおよびＢを有し、これらは入力信号を受け取るために接続されている。デバイス１７２のアームｌ、ｒは、設地基準電位および電圧レールＶｃｃにそれぞれ接続されている。出力信号は、端子Ｘにおいてデバイス１７２の中央アームｃから取り出される。端子Ｘにおける出力信号の厳密な値は、中央アームｃと設置基準電位との間の導電経路１７９に接続されたゲート１７８によって制御される。
【０１０１】
図示した回路は、表に示されているＮＡＮＤ関数を実行する。本質的に、第２のデバイス１７２は、第１のデバイス１７０の出力信号に対して逆転処理を行う。
【０１０２】
図１８を参照すると、インバータ機能を提供する論理回路を示してあり、ここで図４および１３に示す種類のデバイス１８０は、左、右および中央のアームｌ、ｒ、ｃ、および電気接点１８２を有する。左のアームｌは、設地基準に接続されており、右のアームｒは、電圧Ｖｃｃに接続され、中央アームｃは出力端子Ｘを形成している。左アームｌは、アームｌ内の空乏領域を制御するためのゲート１８４を有する。ゲート１８４は端子Ａにおいて入力信号を受け取るために結合されている。中央アームｃと設置基準との間の導電経路１８６は、端子Ｘにおける出力信号の振幅を調整するために、その経路内の空乏を制御するためのゲート１８８を備えている。表に示すように、この配設は逆変換機能を提供する。
【図面の簡単な説明】
【図１】
図１Ａは、２ＤＥＧを提供する公知のヘテロ構造の構成とエネルギー特性の概略図である。
図１Ｂは、２ＤＥＧを提供する公知のヘテロ構造の構成とエネルギー特性の概略図である。
【図２】
図２Ａは、２ＤＥＧを提供するための、公知の量子井戸構造の断面構成図とエネルギー図である。
図２Ｂは、２ＤＥＧを提供するための、公知の量子井戸構造の断面構成図とエネルギー図である。
【図３】
図３Ａは、本発明を説明するために、滑らかな狭窄によって構成した公知の量子点接触の概略図である。
図３Ｂは、低温における、サドルポイント閉じ込めを備える点接触の線形応答導電率を、化学電位μに対して示すグラフである。
【図４】
本発明の第１の実施形態を示す概略図である。
【図５】
図４の実施形態の導電経路を通過する電子に関連する伝達記録を、側方ゲートに印加した電圧に対してプロットした図である。
【図６】
右側導電経路における電圧をプッシュプル方式で変化させて、図４の第３の導電経路における測定電圧を、左の導電経路に印加した電圧の関数として示すグラフである。
【図７】
実験と理論との対応を示すために、左の導電経路に印加した電圧に対して、第３の導電経路からの電圧出力を、これらの値を計算値として示すグラフである。
【図８】
ダイオードとして動作するように構成された図４のデバイスの特性を示すグラフである。
【図９】
図４の第１の実施形態について、第２の導電経路に様々な電圧を印加した状態で、第１と第３の導電経路の計算された電圧関係を示すグラフである。
【図１０】
図４の第１の実施形態について、第２の導電経路に様々な電圧を印加した状態で、第１と第３の導電経路の計算された電圧関係を示すグラフである。
【図１１】
デバイスの中央断面の走査型電子顕微鏡写真を含む、本発明の第２の実施形態を示す平面図である。
【図１２】
本発明によるデバイスの概念図である。
【図１３】
図１３Ａは、本発明によるデバイスの、論理ゲートとしての使用を示す、概念図である。
図１３Ｂは、本発明によるデバイスの、論理ゲートとしての使用を示す、概念図である。
【図１４】
デバイスの周波数倍化装置としての使用を示すための、入力掃引電圧に対する出力電圧を示すグラフである。
【図１５】
ＡＮＤ関数を提供するための回路に組み込まれた本発明によるデバイスの回路図である。
【図１６】
ＡＮＤ関数を提供するために相互接続された、本発明による２つのデバイスを含む論理回路の概略図である。
【図１７】
ＮＡＮＤ関数を提供するために相互接続された、本発明による２つのデバイスを含む論理回路の概略図である。
【図１８】
インバータ機能を提供する本発明によるデバイスの概略回路図である。
【図１】
2004508718.tif 000028
【図２】
2004508718.tif 000029
【図１３】
2004508718.tif 000030
【図１４】
2004508718.tif 000031
【図１５】
2004508718.tif 000032
【図１６】
2004508718.tif 000033
【図１７】
2004508718.tif 000034
【図１８】
2004508718.tif 000035
【国際公開パンフレット】
2004508718.tif 000036
2004508718.tif 000037
2004508718.tif 000038
2004508718.tif 000039
2004508718.tif 000040
2004508718.tif 000041
2004508718.tif 000042
2004508718.tif 000043
2004508718.tif 000044
2004508718.tif 000045
2004508718.tif 000046
2004508718.tif 000047
2004508718.tif 000048
2004508718.tif 000049
2004508718.tif 000050
2004508718.tif 000051
2004508718.tif 000052
2004508718.tif 000053
2004508718.tif 000054
2004508718.tif 000055
2004508718.tif 000056
2004508718.tif 000057
2004508718.tif 000058
2004508718.tif 000059
2004508718.tif 000060
2004508718.tif 000061
2004508718.tif 000062
2004508718.tif 000063
2004508718.tif 000064
2004508718.tif 000065
2004508718.tif 000066
2004508718.tif 000067
2004508718.tif 000068
2004508718.tif 000069
2004508718.tif 000070
2004508718.tif 000071
2004508718.tif 000072
2004508718.tif 000073
2004508718.tif 000074
2004508718.tif 000075
2004508718.tif 000076
2004508718.tif 000077
2004508718.tif 000078
2004508718.tif 000079
2004508718.tif 000080
2004508718.tif 000081
【国際調査報告】
2004508718.tif 000082
2004508718.tif 000083
2004508718.tif 000084