(57)【要約】データが読み書きされる２つ以上の非常に小型のカプセル入り電子回路カードは、配線で該ソケットに接続されているホスト・システムの２つ以上のソケットに取り外し可能に挿入される。該開示の一つの局面に従って、コマンドおよび応答信号は、普通は、該ホストと該ソケットの全てとの間に共通に接続されている単一の回路により該ホストと該カードとの間で伝えられるけれども、該システムの初期化時には、該コマンドおよび状態回路を一度に一つずつ順次各ソケットに接続することによって特有の相対カード・アドレスが該ソケットに挿入されている各カードに書込まれていると確認される。これは、その様なシステムの初期化時にカード・アドレスをセットする速くて割合に簡単な方法である。該開示の第２の局面に従って、該ホストは、それと該システムの種々のカードとの間で該ホストと１つ以上のソケットの全てとの間に共通に接続されている少なくとも２つの異なる数のデータ・ラインを介してデータを転送するように適応し、各カードは、該カードが使用することのできる並列データ・ラインの数についてのホスト読出し可能な指示を永久的に蓄積する。これは、その必要性がカード回路の複雑さを増すことの正当な理由となるときには、データ転送速度を高めることを可能にする。該開示の第３の局面に従って、データのシリアル・ストリームは、該ストリームのビットを特定の数のそれぞれのラインに交互に接続することによって数個のデータ・ラインを介して１から多数へ送られる。
2004514962.tif 000002
【特許請求の範囲】
【請求項１】
ホストとその中に電子回路カードを機械的に挿入可能で且つ電気的に接続可能な複数のソケットとを含むシステムにおいて、該システムを動作させる方法であって、
該ホストと複数のソケットの全てに接続されているデータ回路を通して該複数のソケットの全てに接続されたときのコマンド回路を介してアドレス指定されるカードとの間でデータを転送し、そして
個々のカードの特有のアドレスが該複数のソケットのうちの１つに選択的に接続される該コマンド回路を介して一度に１つずつ該ホストと該カードとの間での通信により定められるときを除いて普通は該電子回路カードの動作を制御するコマンドを該複数のソケットの全てに接続されたときの該コマンド回路を介して該ホストから個々のカードへ転送することを含む方法。
【請求項２】
電子回路カードを通してデータが並列に転送可能なデータ接点の数の特徴を該電子回路カードの少なくとも幾つかに蓄積し、
該ホストに、該複数のソケットに挿入されたカードの各々から蓄積された該特徴を読出させることをさらに含んでおり、そして
該ホストとアドレス指定されたカードとの間でデータを転送することは、前記アドレス指定されたカードに蓄積されている該特徴に従って該ホストを該複数のソケットの各々と接続する複数のデータ・ラインのうちの１つ以上を介してデータを転送することを含む請求項１記載の方法。
【請求項３】
ホストを介してデータが該ソケットに挿入された個々のカードと同時に転送されるところのラインの数に関わらず共通のクロック周波数でホストに挿入された電子回路カードを動作させるために該ホストはクロック信号を該複数のソケットの各々に供給する請求項２記載の方法。
【請求項４】
該電子回路カードは、転送されるデータが蓄積される書き直し可能な不揮発性メモリを含む請求項１〜３のいずれか記載の方法。
【請求項５】
ホストと一度に複数の電子回路カードのうちの少なくとも１つを取り外し可能に挿入して該カードの接点と電気的に接続することのできる少なくとも１つのソケットとを含むシステムにおいて、該システムを動作させる方法であって、
電子回路カードを通してデータが並列に転送可能なデータ接点の数の特徴を個々の該電子回路カードに蓄積し、
該ホストに、前記少なくとも１つのソケットに挿入された前記少なくとも１つのカードから、蓄積されている該特徴を読出させ、そして
該ホストと前記の少なくとも１つの挿入されたカードとの間で、該個々の１つの挿入されたカードに蓄積されている該特徴に従って、該ホストを前記少なくとも１つのソケットに接続する複数のラインのうちの１つ以上を介してデータを転送することを含む方法。
【請求項６】
ラインを介してデータがラインと同時に転送されるところのラインの数に関わらず共通のクロック周波数で１つの挿入されたカードを動作させるために該ホストはクロック信号を前記少なくとも１つの複数のソケットに供給する請求項５記載の方法。
【請求項７】
該電子回路カードは、転送されるデータが蓄積される書き直し可能な不揮発性メモリを含む請求項５または６のうちのいずれか１つに記載の方法。
【請求項８】
該ホストは、前記１つの挿入されたカードがＭＭＣタイプであるか否か判定し、もしそうならば、データを該複数のデータ・ラインのうちの１つだけを介して前記少なくとも１つのソケットへ転送する請求項７記載の方法。
【請求項９】
該ホストと前記少なくとも１つの挿入されたカードとの間でデータを転送することは、前記少なくとも１つの挿入されたカードに蓄積されている該特徴に対応する数の前記データ・ラインを通してシリアル・データ・ストリームの個々のビットを順次向けることを含む請求項７記載の方法。
【請求項１０】
メモリ・システムであって、該システムは、
（Ａ）複数のカプセル入りメモリ・カードを含んでおり、該カードはそれぞれ、
プログラマ可能な不揮発性メモリと該メモリのコントローラとを含み、
該カードの外面に存する複数の電気接点を含み、該接点のうちの少なくとも１つはデータを該メモリへおよび該メモリから伝え、該接点のうちの１つだけが該コントローラおよびメモリの動作を制御するコマンドを受け取り且つ応答を送り、そして該コントローラおよびメモリを動作させるクロック信号を受け取る接点を含み、そして
該コマンド／応答ピンを通して受け取られるコマンド信号によりプログラマ可能であると共に該コマンド／状態ピンを通して送られる応答信号により読出し可能であり、プログラマ可能なアドレス・レジスタを含む、複数のレジスタを含み、
（Ｂ）該複数のカードのうちの１つをそれぞれ受け入れる複数のソケットを含んでおり、前記ソケットはそれぞれ、
ソケットに挿入されたカードの前記少なくとも１つのデータ接点と接続するように配置された少なくとも第１のピンを含み、それぞれの複数のソケットの該第１のピンは互いに接続されて共通の少なくとも１つのデータ・ラインとされ、
ソケットに挿入されたカードの前記唯一のコマンド／応答接点と接続するように配置された第２のピンを含み、それぞれのソケットの該第２のピンはそれぞれのコマンド／応答ラインに接続され、
ソケットに挿入されたカードの前記クロック信号接点と接続するように配置された第３のピンを含み、該複数のソケットの該第３のピンは互いに接続されて共通のクロック信号ラインとされ、そして
（Ｃ）前記少なくとも１つの共通データ・ラインでデータを送り且つ受け取り、該共通クロック信号ラインでクロック信号を送り、そして、該複数のカードの該アドレス・レジスタ内の独特のアドレスが一度にそれぞれのコマンド／応答ラインのうちの１つを通して確認されるときを除いて、前記それぞれのカードのアドレスを包含することにより同時にそれぞれのコマンド／応答ラインの全てを介して該カードのそれぞれの１つへ普通は同時にオペレーティング・コマンドを送り且つそれから応答信号を受け取るように接続されたホスト装置を含むメモリ・システム。
【請求項１１】
前記少なくとも１つの共通データ・ラインは２つ以上のデータ・ラインを含み、該メモリ・カードはデータを該カード・メモリへ且つそれから伝える接点の数についての応答をそれぞれ供給し、該複数のソケットに挿入されたカードのこの応答は該コマンド／応答ラインを介して該ホストにより読出し可能であり、前記ホストは、それぞれのカードから該ホストにより読出された該応答数により決定される該２つ以上のデータ・ラインのうちの１つ以上を介して該複数のソケットの各々に挿入された個々のメモリ・カードとデータを転送するように接続される請求項１０記載のメモリ・システム。
【請求項１２】
該共通クロック信号ライン上の該クロック信号は、ラインを介してデータがそれぞれのメモリ・カードと転送されるところの該２つ以上のデータ・ラインの数に関わらずに同じままである周波数を有する請求項１１記載のメモリ・システム。
【請求項１３】
メモリ・システムであって、該メモリ・システムは、
接点を通してデータが該カード内の書き直し可能な不揮発性メモリへ且つそれから転送されるところの少なくとも１つの接点と、接点を通して該メモリを動作させるためにコマンドが受け取られ且つ応答信号が該メモリから送られるところの唯一の接点と、該メモリを動作させるクロック信号を受け取る接点とを含む複数の外部接点をそれぞれ有する複数のカードを含み、
前記カードがそれぞれ挿入されることのできる複数のソケットを含み、ソケットの接点は少なくとも１つのデータ・ピンと、コマンドおよび応答信号のための唯一のピンと、クロック信号ピンとを含む複数の対応するピンと電気的に接触し、
個々のカード・ソケットのいずれか１つまたは全ての該コマンドおよび応答信号ピンに該ホストにより選択的に接続可能であるコマンドおよび応答信号を伝える単一のラインを有するホスト・システムを含み、前記ホスト・システムは、該複数のソケットの各々の前記少なくとも１つのデータ・ピンと接続されてソケットに挿入されたカードへ且つソケットからデータを伝える少なくとも１つのラインをさらに有し、前記ホスト・システムは該複数のソケットの各々の前記クロック信号ピンと接続されるクロック信号ラインも含んでおり、
前記複数のカードは、一度に単一のカードに接続されている該コマンドおよび応答ラインを通して該単一のカードが挿入されている該カード・ソケットの該コマンドおよび応答ピンを通して該カードのアドレスがその中に該ホストにより特有であると確認されるアドレス・レジスタをそれぞれ包含しており、そして
前記ホストは、前記カードのそれぞれの１つの該アドレス・レジスタに蓄積されているアドレスを該コマンドおよび応答ラインで送ることにより該複数のソケットの全ての該コマンドおよび応答ピンに接続されたときの前記コマンドおよび応答ラインを通して該カードのそれぞれの１つへ付加的なコマンドを送り且つそれから付加的な応答信号を受け取るメモリ・システム。
【請求項１４】
メモリ・システムであって、該メモリ・システムは、
接点を通してデータが該カード内の書き直し可能な不揮発性メモリへ且つそれから転送されるところの１つ以上の接点と、接点を通して該メモリを動作させるためにコマンドが受け取られ且つ応答信号が該メモリから送られるところの接点と、該メモリを動作させるクロック信号を受け取る接点とを含む複数の外部接点をそれぞれ有する複数のカードを含み、
前記カードがそれぞれ挿入可能な複数のソケットを含み、ソケットの接点は２つ以上のデータ・ピンと、コマンドおよび応答信号のためのピンと、該クロック信号のためのピンとを含む複数の対応するピンと電気的に接触し、
それと該複数のソケットの該コマンドおよび応答ピンとの間でカード・コマンドおよび応答信号を伝えるラインと、該複数のソケットの各々の前記クロック信号ピンと接続されているラインを介して一定周波数のクロック信号を伝えるラインと、該複数のソケットの各々の該２つ以上のデータ・ピンと接続される２つ以上のデータ伝達ラインとを有するホストシステムを含み、
前記複数のカードは、接点を通してデータが同時に転送可能であるところの接点の数についての指示をそれぞれ蓄積しており、前記の蓄積されている指示は該ホストにより該コマンドおよび応答ラインを介して読出し可能であり、そして
前記ホストは、該それぞれのカードに蓄積されている該指示に従って該複数のソケットに挿入されている個々のカードとデータを伝送するメモリ・システム。
【請求項１５】
該ホスト・システムは、該ホストによって該それぞれのカード・ソケットのいずれか１つまたは全ての該コマンドおよび応答信号ピンに選択的に接続可能であるコマンドおよび応答信号を伝える単一のラインを含み、前記複数のカードはアドレス・レジスタをそれぞれ含み、それに該カードのアドレスが、該ホストにより該単一のカードが挿入されているカード・ソケットの該コマンドおよび応答ピンに接続されているときの単一のカードへの該コマンドおよび応答ラインを通して特有であると確認され、前記ホストは、前記カードのそれぞれの１つの該アドレス・レジスタに蓄積されているアドレスを該コマンドおよび応答ラインで送ることにより該複数のソケットの全ての該コマンドおよび応答ピンに接続されたときの前記コマンドおよび応答ラインを通して該カードのそれぞれの１つへ付加的なコマンドを送り且つそれから付加的な応答信号を受け取る請求項１４記載のメモリ・システム。
【請求項１６】
書き直し可能な不揮発性メモリを含むカプセル入りカードであって、該メモリは、接点を通してデータが該メモリと外部ホストとの間で同時に転送可能であるところの１つ以上の接点の第１のグループと、該メモリを動作させるために外部ホストからコマンドを受け取り且つ該メモリの動作の状態についての信号を外部ホストへ送る１つ以上の接点の第２のグループと、接点から該メモリが動作するところのクロック信号を受け取る１つ以上の接点の第３のグループとを含む複数の接点と、該第１のグループ内の接点の数についての指示を永久的に蓄積するレジスタ・フィールドと、その蓄積されている指示に従って該第１のグループのその数の接点を通して該メモリからデータを読出し且つそれへデータを書込むように接続されているインタフェース回路とを有するカード。
【請求項１７】
該カプセル入りカードは、長さが３２ミリメートル、幅が２４ミリメートル、そして厚さが１．４または２．１ミリメートルのいずれかである請求項１６記載のカード。
【請求項１８】
該第１のグループ内の接点の数と、対応する蓄積されている指示とは、少なくとも２つの異なる数を含む請求項１６に各々記載の複数のカード。
【請求項１９】
前記少なくとも２つの異なる数は１および４を含む請求項１８記載の複数のカード。
【請求項２０】
書き直し可能な不揮発性メモリを含むカプセル入りカードであって、該メモリは、接点を通してデータが該メモリと外部ホストとの間で同時に転送可能であるところの１つ以上の接点の第１のグループと、該メモリを動作させるために外部ホストからコマンドを受け取り且つ該メモリの動作の状態についての信号を外部ホストへ送る１つ以上の接点の第２のグループと、接点から該メモリが動作するところのクロック信号を受け取る１つ以上の接点の第３のグループとを含む複数の接点と、該第１のグループの接点を通して該ホストにより読出されることのできる該カードのアドレスを蓄積するレジスタ・フィールドと、該カード・アドレスを前記レジスタ・フィールドに書込む乱数発生器とを有するカード。
【請求項２１】
第１および第２の装置の間でデータ・ビットのシリアル・ストリームを伝送する方法であって、該方法は、
該第１および第２の装置の間の、１から複数までのラインで前記装置がデータ・ビットを並列に伝えることのできるところの第１の数のデータ・ラインを決定し、
該第１および第２の装置のうちの１つにおいて、第２の数の１つ以上のビットの前記第１および第２の装置のうちの他方への進行の各発生後に、該データ・ストリームを前記第１の数のラインの間で切り換え、そして
該第１および第２の装置のうちの前記他方において、該第２の数の１つ以上のビットの受信の各発生後に、前記第１の数のデータ・ラインの間で切り換えることにより、該シリアル・データ・ストリームを組み立て直すことを含む方法。
【請求項２２】
前記第１の数は該第１および第２の装置のうちの１つに蓄積され、さらに、その蓄積された第１の数は前記第１および第２の装置のうちの他方によって読出される請求項２１記載の方法。
【請求項２３】
該第２の数は１データ・ビットである請求項２１または２２のいずれか記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路カードと、ホスト装置に配線される１つ以上のカード・ソケットを有するシステムにおけるそれらの使用とに関し、特に、フラッシュＥＥＰＲＯＭ（電気的に消去可能でプログラマ可能なリード・オンリー・メモリ）等のかなりの量の書き直し可能な不揮発性メモリを包含する小型カプセル入りカードおよびそれらが並列カード・ソケットに取り外し可能に挿入されたときに動作するシステムに関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、ノートブック型コンピュータ、パーソナルエレクトロニックアシスタント、セルラー電話機、カメラおよびその他の取り外しできるデータ記憶装置を必要とする電子装置からの数メガバイトのデータを蓄積するために不揮発性半導体フラッシュＥＥＰＲＯＭシステムを包含する小型カードが普及している。その様なメモリ・カードのアプリケーションは急速に増えつつあり、現在はインターネットからダウンロードされた音楽を蓄積するために使用されている。音楽データは、普通は、良く知られているＭＰ−３アルゴリズムによるなどして圧縮された形でインターネットを介して伝送され、後にアナログ演奏装置で解凍され再生されるようにカード上にその圧縮された形で蓄積される。メモリ・カード・スロット（ソケット）を有する非常に小型の電池給電式携帯用プレーヤーが普及し始めている。インターネットの帯域幅およびそれへの接続が増大し、メモリ・カードの記憶容量が増大し、そしてデータ圧縮アルゴリズムの効率が向上するので将来はビデオおよびその他の大容量データを蓄積したり転送したりするのにその様なカードを用いるようになるであろう。
【０００３】
これらのおよびその他のアプリケーションに特に適するカードは、長さが３２ミリメートル、幅が２４ミリメートル、そして厚さが１．４ミリメートルに過ぎないマルチメディアカード（“ＭＭＣ”）である。ＭＭＣのための物理的および電気的仕様は、カリフォルニア州クパチーノのマルチメディアカード協会（ＭｕｌｔｉＭｅｄｉａＣａｒｄ　Ａｓｓｏｃｉａｔｉｏｎ（“ＭＭＣＡ”））により随時更新され刊行される“マルチメディアカード・システム仕様”において与えられている。この仕様の、それぞれ１９９９年６月付けおよび２０００年１月付けのバージョン２．１１版および２．２版は、この言及によりここに明確に取り入れられている。単一のカードで６４メガバイトにおよぶいろいろな記憶容量を有するＭＭＣ製品が、本願の譲受人であるカリフォルニア州サニーベールのサンディスク　コーポレーションから現在入手できる。それらの製品は、サンディスク　コーポレーションにより刊行された２０００年４月付けの“マルチメディアカード製品マニュアル”改訂２版に記載されており、このマニュアルはこの言及によりここに明確に取り入れられる。該ＭＭＣ製品の電気的動作の一定の局面も、共に１９９８年１１月４日に出願され、サンディスク　コーポレーションに譲渡された、トーマス　Ｎ．トゥームおよびミッキー・ホルツマンの同時係属特許出願第０９／１８５，６４９号および第０９／１８６，０６４号に記載されている。物理的なカード構造およびその製造方法が、サンディスク　コーポレーションに譲渡された米国特許第６，０４０，６２２号に記載されている。これらの両方の特許出願および特許もこの言及によりここに明確に取り入れられる。
【０００４】
ＭＭＣ製品は、１つはデータの転送のため、１つはコマンドを受け取って応答（状態指示）を送るため、１つはクロック信号を受け取るため、そして３つは電力を受け取るため、合計６つの電気接点だけを使用するシリアル・インタフェースを有する。将来の使用のために１つの予備の接点が含まれている。少数の接点は、ホスト・システム、特に携帯用のもの、との該カードの使用を簡単にすると共に、該カードのサイズを小さくすることを可能にする。もちろん、種々のフォーマットを有する他のもっと大きなメモリ・カードで行われているように複数の接点を通して並列にデータを転送するのとは対照的に、該カードへそして該カードからデータを転送できる速度は単一のデータ接点の使用によって与えられたクロック周波数については限られている。ホスト・システムは、しばしば、２つ以上のＭＭＣ製品を同時に使用するために２つ以上のソケットを提供する。複数の挿入されたメモリ・カードの全てのデータ接点は１つのラインによってホスト・プロセッサに接続され、全てのコマンド／応答接点は同様にホスト・プロセッサに１つのラインによって接続され、そしてカードの全てのクロック接点は一緒に共通のクロック源に接続される。
【０００５】
ホストは、システム初期化ルーチンの一部として、複数のシステム・ソケットに挿入されたどのカードにも特有のアドレスを割り当てることを要求される。特有のカード識別（“ＣＩＤ”）番号がその製造業者によって、それがホストにより読出され得るように、各カードのレジスタに蓄積されるが、その番号は非常に大きなバイナリー・サイズを有する。カードのアドレスは各コマンドに先行するか、或いは、例えば、単一のコマンド／応答ラインを介して全てのカードに送られる他のアーギュメントに含まれるので、非常に大きなアドレスの使用は複数のカード・システムの動作を顕著に遅くすることがある。典型的なシステムで使用されるほんの数個のカードをアドレス指定するために長い製造業者識別子の伝送は不要である。例えば、２つのカードをアドレス指定するには１ビットが、４つまでのカードには２ビットが、必要であるに過ぎない。従って、初期化時に、小さな相対カード・アドレスが、相対カード・アドレス・レジスタ（“ＲＣＡ”）と称される、この目的のために設けられている内部カード・レジスタに書込まれる。
【０００６】
ホストが最初に各カードをアドレス指定してその様なアドレスを割り当てることができるように、ホストは、全てのカードからのビットの組み合わせが１つのカードを除いて他の全てのカードが不活性となるという結果を与えるまで、システムの全てのカードにそれらの製造業者識別コードを１ビットずつ同時に送るように命じる。その後、相対アドレスがホストにより、その残っている１つのカードのＲＣＡに書込まれ、その後、このプロセスは、どのカードにも特有の小さなアドレスが与えられるまで、残っているカードのために反復される。これらのアドレスは、後にホストがシステム内の該カードに個別にアクセスするためにホストにより使用される。この初期化手法はシーメンス・アクチエンゲゼルシャフトの特許協力条約（“ＰＣＴ”）国際公開第ＷＯ９７／３８３７０号にさらに開示されており、この公開公報はこの言及によりここに明確に取り入れられる。
【０００７】
１２８メガバイトの単一カード・データ記憶容量を有するＭＭＣ製品が近い将来に市販されると期待されている。この大容量およびそれ以上が、ＭＭＣ製品より大きな他のフラッシュＥＥＰＲＯＭカードで現在市販されている。現在のＭＰ３圧縮アルゴリズムを使用して、１時間以上の音楽を１つの１２８メガバイト・カードに蓄積することができる。そして、その様なカードの記憶容量がさらに増大するにつれて、且つ／または圧縮アルゴリズムがデータ・ファイルのサイズをさらに小さくするにつれて、もっと長い時間の音楽やその他のタイプのディジタル・データを個々のカードに蓄積することができるようになる。小型の不揮発性メモリ・カードを使用する種々の方法が考慮されているので、それらの構造およびインターネットでの使用、並びに単一のカード・ソケットを有するホスト・システムおよび２つ以上のソケットを持っていて２つ以上のメモリ・カードを同時に利用するホストでのそれらの使用の柔軟性および効率性を最大にすることが望ましい。
【０００８】
（発明の開示）
新しい不揮発性メモリ・カードが開発されており、それは、他の改良事項の中でも、カードとのデータ転送速度を増大させる電気接点を追加すると共にシステムの複数のカードの各々に相対アドレスを割り当てる方法を変更する。この新しい製品はセキュア・ディジタル（“ＳＤ”）メモリ・カードと称され、本発明のいろいろな局面を具現化するカードの具体的な例である。ＳＤカードのサイズおよび形状は平面図ではＭＭＣと同じにされるのが好ましいけれども、ＳＤカードの厚さは、ＭＭＣと同じ１．４ミリメートルであっても良いし、或いはＭＭＣのそれより大きくされても良く、一例は２．１ミリメートルでＳＤカードの外部接点は僅かにへこまされる。ＳＤカードは追加の外部電気接点を包含するけれども、ＳＤカードを受け入れるように設計されているソケットがＭＭＣカードも受け入れるようにするために他の接点の位置はＭＭＣカードのそれと同じである。ＳＤカードとの電気的インタフェースは、両方のタイプのカードを収容するためにホストの動作に変更を殆ど加えなくて済むようにするために、さらに、上記で参考として引用されたその仕様のバージョン２．１１に記載されているＭＭＣ製品と、大体、後戻り両立するようにされる。
【０００９】
本発明の一つの局面に従って、ホスト・システムとカードとは、複数のＳＤカード、または同様のホスト・インタフェースを有する他の電子回路カードの各々に、今ＭＭＣ製品のために必要な時間より短い時間で相対アドレスを割り当てさせるように、修正される。具体的には、別のコマンド／応答ラインがホストとシステムのカード・ソケットの各々との間に接続される。ホストは、システム初期化時に、カードの個々のコマンド／応答ラインを介してホストと各カードとの間の通信によりカードへの特有の相対アドレスの割り当てを制御する。しかし、この初期化後に、ソケットのコマンド／応答ラインの全ては互いに接続されて、ホストはＭＭＣと同じように単一のコマンド／応答ラインを通して全てのカードと通信する。従って、ＭＭＣは、初期化後のその動作のこの局面においては依然としてＳＤカードと両立する。ＭＭＣ製品のコマンド／応答接点に接続されているオープンドレイン回路を無くすことによってＳＤカードは簡単化される。この新手法の一時性は、全てのカード・ソケットが単一の共通コマンド／応答ラインに配線で接続されているシステムを、該共通コマンド／応答ラインを介して個々のカードとの通信のためにホストによって後に使用される相対アドレスで各カードを初期化する限られた目的のために固定通信システムに改造する。チップ選択ラインを各ソケットに付け加えることなどによってカードを個別にアドレス指定する他の手法は、ＳＤカードと、それらとのホスト・インタフェースとに対する更なる修正を必要とするので、ＭＭＣ製品は修正されたシステムでは使用され得ない。
【００１０】
本発明のもう一つの局面に従って、ＳＤカードは、ＭＭＣ製品で使用される単一のデータ接点の代わりに、２つ以上のデータ接点を有する。そのとき、ホストとアドレス指定されたカードとの間で同時に２ビット以上のデータを転送するためにホスト・プロセッサと各カード・ソケットとの間に２つ以上のデータ・ラインが包含される。ホストにより読出し可能な情報が、そのカードのデータ接点の数を示すために、各カードに永久的に蓄積される。このとき、ホストは、それとそのカードとの間で該カードが支援する全ての利用可能なデータ・ラインを通してデータを転送するように適応する。ホストはいろいろな数の共通する複数のデータ・ラインを介して自分自身といろいろなカードとの間でデータを転送できるので、複数のカード・システムのカードが全て同じ数のデータ接点を持つ必要はない。修正されたシステムは、複数のデータ・ラインのうちの１つだけを介してデータを転送することにより、現存するＭＭＣ製品で動作することができる。異なる数のデータ接点を有するカードを入れ替えることができ、また、ホストは、その特性を読出して、そのカードが接続された該システムのデータ・ラインの全てを介するデータ転送を構成することによりその新しいカードに順応するので、本発明のこの局面は単一カード・ソケットを有するシステムにも応用されることができる。
【００１１】
本発明の別の局面に従って、一度に１ビット等の一定数の連続するデータ・ビットを複数のデータ・ラインの各々を通して順次交互に向け、その後にその複数のラインからのデータ・ストリームを該複数のラインからのデータ・ビットの逆結合を実行することによって復元することによって、１ビット幅ストリームなどのシリアル・データ・ストリームが２つ以上のデータ経路（ライン）を通して並列に伝送される。変動する数のデータ・ラインに適応することが必要であるとき、特にカード上のデータ・ピンの数（１本から何らかの倍数、例えば４本まで、変動することのある数）に等しい数のデータ・ラインを介してホストと特定のメモリ・カードとの間でデータが伝送されるとき、この手法は有益である。１つの特定の実施形態では、ホストは、アドレス指定されたカード内のレジスタからホストとそのカードとの間でデータの伝送が始まる前にその数を読出すことによって、データ・ラインの数に適応する。
【００１２】
上述した局面の各々を単独で利用することもでき、或いは改良された電子カード・システムにおいてそれらを組み合わせることもできる。本発明は、ホストと複数のメモリ・カードとの間のシリアル通信とそれらの間での固定通信とを、それらの間のシリアル通信だけを使用する既存システムとの両立性を維持しながら、システムの性能および柔軟性を改良する形態で組み合わせることを含む。
【００１３】
本発明の付加的な特徴および利点は、その特定の実施形態についての以下の説明に包含されており、この説明は添付図面と関連させて考慮されるべきである。
【００１４】
【発明の実施の形態】
ＭＭＣ製品およびシステムについての説明
図１を参照すると、上述の従来の技術の欄で説明されたタイプの現存するＭＭＣカード１０はソケット２０のスロット１９に挿入可能である。カード１０は、該カードの表面においてその短いエッジのうちの１つに沿って延在する７つの電気接点１１〜１７の列を包含している。ソケット２０は、それぞれのライン２１〜２７に接続されている７つの填め合い接点ピン１〜７を包含している。カード接点１２は、ホストからコマンド信号を順次受け取って応答（状態信号）をホストに順次送る。従って、填め合いソケット・ピン２はコマンド／応答（“ＣＭＤ”）ライン２２と接続されている。シリアル・データはその不揮発性メモリに蓄積されるべくカード接点１７を通して受信され、そして、シリアル・データは該メモリから読出されるときに接点１７を通して送られる。カード接点１７と填め合うソケット・ピン７に接続されているライン２７は、該ソケットのシリアル・データ（“ＤＡＴ”）ラインである。これらの２つのライン２２および２７は、ソケット・ピン５を通してカード接点１５と接続されているクロック信号入力ライン２５と共に、ホスト・コンピュータとの、またはカード１０内のメモリ・システムを動作させるための他の装置とのインタフェースを提供する。３つのカード接点１３，１４および１６は、ホスト・システムまたは装置から動作電圧を受け取り、それぞれのソケット・ピン３，４および６を通して外部ライン２３（“Ｖｓｓ”）、２４（“Ｖｄｄ”）および２６（“Ｖｓｓ２ ”）に接続されている。カード接点１１、従って、ソケット・ピン１およびライン２１は、使用されないけれども、考えられる将来の使用のために包含された。
【００１５】
各ＭＭＣカード１０内のメモリおよびコントローラ・システムの関連する部分が図２に示されている。フラッシュＥＥＰＲＯＭセルのアレイ３１は、デジタル・データの不揮発性蓄積を提供する。コントローラ３３は、アレイ３１の動作を管理すると共にカード接点１２〜１７を通してホスト・システムとインタフェースする。接点１７を通して順次受け取られたデータは、レジスタ３５に書込まれ、データ蓄積バッファ・メモリ３６へ、バッファ３６からコントローラ３３へ、次にメモリ・セル・アレイ３１へ並列に転送されてそこに蓄積される。逆に、メモリ・セル・アレイ３１から読出されたデータは、コントローラ３３によりバッファ３６へ並列に、そしてバッファ３６から並列にレジスタ３５へ転送される。読出されたデータは次にカード接点１７を通してレジスタ３５の外へ順次転送される。
【００１６】
同様に、ホストからのコマンドは、接点１２を通して順次送られてレジスタ３７に蓄積され、次にコントローラ３３によって並列に読出される。状態情報は、コントローラ３３によってレジスタ３９に並列にロードされ、その後にカード接点１２を通して順次読出される。従って、この様にして転送されるコマンドおよび応答のタイプは多数ある。例えば、もしホストがデータをアレイ３１に書込みたいならば、それはＣＭＤライン２２を通して書込みコマンドを送り、次に、書込まれるべきデータがＤＡＴライン２７を通して送られる。命令された書込み動作が完了した後、コントローラ３３はその状態指示をレジスタ３９に書込み、その後、ホストはその状態を読出してその命令された動作が完了していることを確認することができる。
【００１７】
他の数個のレジスタがＭＭＣカード１０に設けられ、そのうちの３個が図２に示されている。メモリ・カード識別ＣＩＤレジスタ４１は、ユーザにより書き直されることはできなくて、各カードに特有の識別子をホストに提供するために読出し専用である。相対カード・アドレス・レジスタＲＣＡ４２は、マルチカード・システムにおいて初期化時にホストにより、そして該カードがシステムに追加されまたは交換されるときに、後に共通ＣＭＤライン２２上のコマンドがそのカードへのものであるか否か判定するために各カードにより使用されるアドレスを書込まれる。相対アドレスは、特有のアドレスを持つ必要のあるシステム内のカードの数により、数ビットの長さであればよい。これは、ＣＩＤレジスタ４１に蓄積される製造業者の特有の識別子より遙かに短いので、その使用はカードをアドレス指定する動作を高速化する。ホストからの各コマンドは該システム内の１つのカードのＲＣＡレジスタ４２に前もって書込まれてあった相対アドレスを伴い或いは包含しており、そのカードは応答して該コマンドを実行するが、他の相対アドレスがそのＲＣＡレジスタ４２に書込まれている該システムの他のカードは応答しない。
【００１８】
カード特有データ・レジスタ４３（“ＣＳＤ”）は、データ・フォーマット、データ・アクセス特性についての情報と、特定のメモリ・アレイ３１およびコントローラ３３の類似情報とを包含する。このデータの殆どは、製造業者によって書込まれ、ユーザによって書き直されることはできない。ＣＳＤレジスタ・データは、システムのカードと通信するときにそのパラメータをセットするためにホストにより使用され、転送されるデータのフォーマット、そのデータがどの様にアクセスされるか、等の事柄を含んでいる。
【００１９】
その様なメモリ・システムが図３に示されており、そこでは、パーソナルコンピュータ、手持ち式オーガナイザ、デジタルカメラ、オーディオ再生システム、或いは類似タイプの装置であることのできるホスト装置５１は、ライン２２〜２７を介して、それぞれのＭＭＣカード５９，６１および６３を受け入れる複数のカード・ソケット５３，５５および５７と接続されている。その様なマルチカード・システムはその様なソケットを少なくとも２つ、そしてしばしばそれよりもっと多くを、包含する。上述されたように、コマンドおよび応答は、システム内の各々のソケットのピン２と接続されている単一のＣＭＤライン２２を介して伝えられる。ソケットに挿入されたカード５９，６１または６３のうちの１つのＲＣＡレジスタ４２（図２）に蓄積されている特有の相対アドレスは、それらのカードのうちの、該コマンドを受け取ってそれに対して作用するべき１つだけをアドレス指定するために、該コマンドと共にまたはその一部分として、ホスト５１により送られる。同様に、データは、各々のソケットのピン７と接続されている単一のＤＡＴライン２１を介してホストとカードとの間で転送される。定周波数クロック信号も単一のライン２５を介してホストから各ソケットのピン５へ接続されている（図３には示されていない）。ＭＭＣ仕様は、クロックが２０メガヘルツまでであることを要求している。
【００２０】
各カードのＲＣＡレジスタ４２に特有の相対アドレスを書込むためにホストにより現在使用されている手法は、何らかの相対アドレスが存在する前にホストがそれらを一度に一つアドレス指定することを可能にするために各カード内の回路構成を使用する。ホストは、各カードのＣＩＤレジスタ４１に永久的に書込まれているその製造業者の識別番号を一度に１ビットずつ読出すように各カードに命令する。各カードは、その識別コードの１ビットに従ってオープンドレイン回路を通して共通コマンドおよび応答ライン２２の電圧に影響を及ぼす傾向がある。もしそのライン電圧が、読出されたビット値により生じさせられるであろうものとは違っているならば、カードは不活性状態に転換する。該カードのうちの１つだけが依然として接続されているとホストが判定したとき、それはコマンドおよび応答ライン２２を通して特有の相対アドレスをそのカードのＲＣＡレジスタ４２に書込む。すると、このカードは自分自身をコマンドおよび応答ライン２２から切り離し、そして該プロセスは、システム内のどのカードのＣＩＤレジスタにも特有の相対アドレスが書込まれるまで、残っているカードのために続く。
【００２１】
ＳＤカードおよびシステムについての説明
複数のコマンド／応答ラインの使用
カードの内部回路構成を顕著に変更することを必要とせずに個々のアドレスを複数のカードに割り当てることを容易にする修正されたシステムが図４に示されており、ここで図１〜３のそれと共通のエレメントには同じ参照番号が与えられている。ホスト５１’は、ホスト５１（図３）と似ているけれども、メモリ・カードのコマンド／応答ラインと異なるようにインタフェースするコントローラ５２を含む。各々のソケットのピン２に共通のコマンドおよび応答ラインが接続される代わりに、別々のライン７１，７３および７５がそれぞれのソケット５３，５５および５７のピン２に接続されている。別々のコマンド／応答ライン７１，７３および７５の各々は、回路６９内のホストからの制御信号に応答してコントローラ５２の単一のコマンド／応答ライン６７を個々のライン７１，７３および７５の間で切り換えるスイッチング論理６５の一出力である。スイッチング論理６５の許容される接続が図５Ａ〜Ｄに示されている。スイッチング論理６５は、図５Ａ〜Ｃに示されているように、個々のソケットのコマンド／応答ライン７１，７３または７５のうちのいずれか１つをそれ自身によりライン６７にそれぞれ接続させるべく選択することができる。これらの場合のいずれにおいても、信号は論理６５を通してライン６７とライン７１，７３，７５等のうちの選択された１つとの間で両方向に進む。図５Ｄに示されているもう一つの接続では、ライン７１，７３，７５等の全ては、ホストが全てのカード・ソケットにコマンドを同時に放送できるように、一緒にライン６７に接続される。しかし、ホストがカードから応答を受け取るときには論理６５は一度に唯一のカード・ソケットのコマンド／応答ラインだけがライン６７に接続されることを好ましくは許す。もちろん、個々の３つのソケットのコマンド／応答ラインが示されているけれども、システムがカード・ソケットを２つだけ包含するならば２つのその様なラインが使用される。もしシステムが４つ以上のカード・ソケットを包含するならば、４つ以上のコマンド／応答ラインが、各ソケットに１つずつ、使用される。
【００２２】
図４のシステムのソケットに挿入された各カードのＲＣＡレジスタに特有の相対アドレスを書込むためにシステムによって実行されるステップが図６に示されている。このルーチンは、システムがパワーアップされるときまたはその他の方法で初期化されるときに実行される。それは、新しいカードがソケットに挿入されたときにも、そのカードに関してだけ、初期化後に実行される。カードが挿入されまたは取り外されるときにホストに警告するために独立のカード検出回路（図示せず）がホスト５１’とカード・ソケット５３，５５および５７（図４）の各々との間に接続される。
【００２３】
初期化プロセスの第１のステップ７７は、スイッチング論理６５にコマンド／応答ライン７１，７３または７５のうちの１つをライン６７に接続させる。次のステップ７９では、ホスト５１’は、選択されたコマンド／応答ラインが接続されているソケットに挿入されたカードのＣＩＤレジスタ４１を読出す。このプロセスにおける目的はそのソケット内にカードが存在するか否か判定することであり、それはステップ８１で行われるけれども、ＣＩＤは、ホストに読出されて、それが一般にはホストがそれと通信するために利用することのできる該カードに関する情報を包含しているので、蓄積される。もしそのソケットにおいてカードが検出されなければ、ステップ８３により示されているように、論理６５はコマンド／応答ライン７１，７３または７５のうちの違う１つを選択するように切り換えられ、そしてステップ７９および８１は新たに選択されたコマンド／応答ラインが接続されているソケットの中にカードが存在するか否か判定するために反復される。
【００２４】
アドレス指定されたソケット内にカードが検出されたとき、ホストは、ステップ８４により示されているように、該カードから相対アドレスを要求する。これより前に、特定の実施形態では、アドレス指定されたカードは自分自身のアドレスを作ってそれをそのＲＣＡレジスタに書込んでいる。そのとき、ホストは、アドレス指定されたソケットの中のカードからそのアドレスを読出し、そして、ステップ８５により示されているように、その提案されたアドレスが前もって他のカードに割り当てられているか否かを調べるために、それが維持しているカード・アドレスのテーブルをチェックする。もしその提案されたアドレスが特有であると判定されたならば、それはそのカードのＲＣＡレジスタにとどまり、そして、ホストは、ステップ８６により示されているように、それを、それが維持しているカード・アドレスのテーブルにソケット番号に従って追加する。特定の例では、カードは、該カードに含まれている乱数発生器から３２ビット・アドレスを作る。この多数のビットでは、特にほんの数枚のカードだけを有する普通のシステムでは、１つのカードが他のと同じアドレスを提案することはありそうもない。しかし、もしステップ８５において前のアドレスとの衝突が存在すると判定されたならば、ホストは該カードにもう一つのアドレスを作らせてそのＲＣＡレジスタに蓄積させ、そして自分自身でその新しいアドレスに関してステップ８４および８５を反復する。
【００２５】
各カードがそれ自身のアドレスを作る代わりに、好ましくはないけれども、ホストは、一度に１つのカードをアドレス指定して多数の考えられるアドレスのうちの特有の１つをそのアドレス指定されたカードのＲＣＡレジスタに書込むことによって各カードに特有の相対アドレスを割り当てることができる。
【００２６】
アドレス割り当てプロセスが１つのカードについて完了した後、ステップ８７により示されている次のステップ、論理６５は次の個々のソケットと接続するようにインクリメントされるか（ステップ８３）または、もし該プロセスが全てのソケットについて達成されているならば、論理６５は、ステップ８９により示されているように、図５Ｄに示されている状態に切り換えられる。ソケット５３，５５および５７内の各カードのＲＣＡレジスタに特有の相対アドレスが書込まれていることが確かめられた後、システムは全てのコマンド／応答ライン７１，７３および７５を一緒に接続することによって図３に示されている状態に戻される。その後、ホストは、ＭＭＣシステムの場合と同じく全てのＣＭＤ１、ＣＭＤ２、およびＣＭＤｎラインを介してシステム内の全てのカードに同時にコマンドを送るけれども、スイッチング論理６５の性質の故に一度に唯一のカードから応答信号を受け取るように接続される。
【００２７】
このシステムの利点は、初期化時に各カードを順番にアドレス指定させるためにＭＭＣで使用される回路構成を無くすることによってＳＤカードを簡単にできることである。同時に、図４および５のシステムで現存するＭＭＣカードを使用することもできる。それが望ましいときには、ホストは、各カードから読出されるＣＩＤなどから、ＳＤカードまたはＭＭＣカードがそのシステムのソケットの各々に存するか否か知る。その後、ホストは、そのソケット内のカードに適する通信プロトコルおよびルーチンを各ソケットに対して使用する。アドレス割り当てルーチンとカード・リセット動作とは、例えば、他のシーケンスと同じく、異なっている。ＳＤカードのクロック・レートは、２５メガヘルツまで、高くされることができるので、ホストは、もし１つがシステムで使われているならば、ＭＭＣカードのもっと低いクロック・レートを選ぶ。ホストが両方のタイプのカードで動作する能力を備えているときには、ユーザはシステムのソケットのうちの１つに挿入されるメモリ・カードが新しいＳＤカードであるのか現存するＭＭＣカードであるのか区別する必要はない。
【００２８】
図４および５のシステムの個々のソケットのコマンド／応答ラインは、今ＭＭＣシステムで行われているように相対アドレスをコマンドと共にまたはその一部分として含ませる代わりに全てのコマンドを個々のソケットに向けるために使用されることもできるけれども、その場合にはその新しいシステムはＭＭＣカードとは両立しなくて、ホストが各々のタイプのカードと極めて異なるように通信することを必要とする。
【００２９】
新しいＳＤカードのシステムのもう一つの利点は、与えられたアドレスのカードが挿入されているソケットをホストが知ることである。その理由は、そのソケットへのＣＭＤラインがアクティブである間に該アドレスがカードのＲＣＡレジスタにロードされることである。このことは、１つのカードが交換され或いは新しいカードが追加されたという事態を処理することを容易にする。ＳＤカードでは、新しいカードだけがその初期化の一部分としてアドレスを割り当ててもらう必要がある。ＭＭＣシステムでは、唯一のＣＭＤラインが存在するので、ホストは特定のカードが挿入されたソケットを知ることができない。ＭＭＣシステムへのカードの置換または追加は、システム内の全てのカードを初期化することを必要にし、従って、システムが動作を継続できる前に遅延を生じさせる。
【００３０】
選択できるデータ・バス幅
本発明の第２の局面が図７〜１２に示されており、そこに新しいＳＤカードのデータ転送の特徴が記述されている。ホストと個々のカードとの間でデータが転送される速度は、それを介してデータが同時に転送される各カード・ソケットに接続されるデータ・ラインの数を増やすことによって高められる。この例では、４つのデータ・ラインが示されており、それはデータ転送の速度を４まで高めるのに役立つ。データはホストとＭＭＣカードとの間で複数のデータ・ラインのうちの１つだけを介して転送される。ＳＤカードの特定の実施形態では一度に使用されるデータ・ラインの数は１または４である。
【００３１】
ＳＤカード９０と填め合いソケット１００とが図７に示されている。図４〜６に関連して上述した本発明の第１の局面は図１のＭＭＣカード１０と同じ数の接点を有するカードで実施されても良いけれども、本発明のこの局面は、増大された数の電気接点をＳＤカードに持たせる。ＳＤカード９０は図１のＭＭＣカード１０と同じ接点１１〜１７を同じ相対位置に有するけれども、データの伝送のために追加された２つの新しい接点９１および９２も有する。ＭＭＣカードの予備接点１１も今はＳＤカードによってデータ転送のために使用される。従って、４つの接点１１，１７，９１および９２がＳＤカードによってカード９０内のメモリへデータを転送し、又、該メモリから外へデータを転送するために使用される。填め合いソケット１００（図７）は同様に、図１のソケット２０と同じピン１〜７に加えて２つの追加のピン８および９を有する。その結果として、各カード・ソケットに４つのデータ・ライン２７（ピン７）、１０１（ピン８）、１０２（ピン９）、および２１（ピン１）が接続される。
【００３２】
修正されたシステムが図８に示されており、そこではホスト５１”は、２つ以上のデータ・ラインを介して、ソケット１００（図７）の構造をそれぞれ有する複数のソケット１０４，１０６および１０８の各々に同時にデータを転送することを可能にするように修正されている。４つのデータ・ライン２１，２７，１０１および１０２は該ソケットの各々およびマルチプレクサ１０５にスイッチング論理回路１１０，１１１，１１２および１１３を通して共通に接続されている。ソケット１０６〜１０８のうちの１つに挿入されたカードに蓄積されるべきライン１０７のデータの単一のストリームは、該マルチプレクサにより、ライン１０９のホスト・コントローラ５２’からの制御信号に応答して、４つのスイッチング論理回路１１０〜１１３の間で時間順時に交互に切り換えられる。同様に、データがカードから読出されるときには、マルチプレクサ１０５が回路１１０〜１１３の間で切り替わることにより、その様な単一のデータ・ストリームがライン１０７で組み立てられる。
【００３３】
スイッチング論理回路１１０〜１１３のうちの１つがカード・ソケットに接続されている複数のデータ・ラインの各々のために設けられている。即ち、回路１１０がデータ・ラインＤＡＴ０のために、回路１１１がデータ・ラインＤＡＴ１のために、回路１１２がデータ・ラインＤＡＴ２のために、そして回路１１３がデータ・ラインＤＡＴ３のために設けられている。それらはホスト・コントローラ５２’へのライン１１４上の信号によって制御される。複数のソケット１０４，１０６および１０８のうちのいずれか１つに存するカードへの書込み動作の間、スイッチング論理回路１１０〜１１３の各々の４つの出力は全てその入力に接続されている。従って、書込まれるべきデータは全てのソケットへ放送される。しかし、カードのうちの１つからデータが読出されるときには、回路１１０〜１１３の各々は、読まれるメモリ・カードが挿入されているソケットに接続されている出力ラインだけを入力ラインに接続するように切り換えられる。
【００３４】
複数のデータ・ラインを収容するために、図２のデータ・レジスタ３５およびその動作は、特定の例において、図９および１０Ａ〜Ｅに示されているように、ＳＤカードにおいて修正される。書込み中、ホスト・コントローラ５２’（図８）はライン１０７に単一のデータ・ストリームを生じさせる。その様なストリームが図１０Ａに示されており、そこでは文字Ａ、Ｂ、Ｃ等は各々１つのデータ・ビットを表す。マルチプレクサ１０５は、論理回路１１０〜１１３を一度に一つずつライン１０７に１ビットだけの転送のために順次接続する。これは、メモリ・カードが４つのデータ接点を持っていて、従って、４つのデータ・ラインＤＡＴ０、ＤＡＴ１、ＤＡＴ２、およびＤＡＴ３の全てが使用される場合について図１０Ｂに示されている。マルチプレクサ１０５は、データ・ラインＤＡＴ０を介して第１ビットＡを、データ・ラインＤＡＴ１を介して第２ビットＢを、データ・ラインＤＡＴ２を介して第３ビットＣを、ＤＡＴ３を介して第４ビットＤを送り、次に再び開始してビットＥをデータ・ラインＤＡＴ０に送る、等々。これら４つのデータ・ストリームは、データ・レジスタ３５’によって受け取られて、図１０Ａのデータ・シーケンスに組み立て直され、それは次に回路３８’を通して並列に図２のバッファ３６のようなデータ・バッファへ転送される。各々のシリアル・データ・ストリームは、そのビットをそのブロックのデータから計算された巡回冗長検査（“ＣＲＣ”）ビットも各々含むブロックに蓄積することにより好ましくはそのそれぞれのデータ・ラインを介して送られる。各ブロックは、特定の例では、スタート・ビットと、その次のデータと、その次のＣＲＣおよび次のストップ・ビットとを含む。
【００３５】
どのデータ・ラインのデータ転送速度も限られているけれども、複数のデータ・ラインを介するデータの同時転送は、おおよそデータ・ラインの数に等しい倍数だけその速度を高める。例えば、２つのデータ・ラインが使用されるならば、図１０Ａのそれの２分の１の速度を有する図１０Ｃに示されているデータ・ストリームがライン１０７で供給される。そのとき、マルチプレクサ１０５はこのストリームをデータ・ラインＤＡＴ０およびＤＡＴ１の間で切り換え、その結果は図１０Ｄに示されているデータ・ストリームとなる。アドレス指定されたカード内のデータ・レジスタ３５’は、その２つのストリームＤＡＴ０およびＤＡＴ１を図１０Ｃのそれに組み立て直し、そのデータをライン３８’を介して並列に転送する。データ・ラインが１つだけ使用されるならば、マルチプレクサ１０５は依然としてＤＡＴ０等の単一のデータ・ラインと接続され、それを介して、減少したデータ転送速度を有するライン１０７のデータ・ストリームが図１０Ｅに示されているように向けられる。
【００３６】
逆に、データがメモリから読出されるときには、データは、レジスタ３５’に並列にロードされ、使用されるデータ・ラインの数に応じて、図１０Ｂ、１０Ｄまたは１０Ｅに示されているフォーマットのうちの１つでデータ・ラインを介して送られる。該データ・ラインのうちの２つ以上を介してデータが送られるならば、使用されるデータ・ラインの数に応じて、結果として図１０Ａ、１０Ｃまたは１０Ｅのうちの１つのそれに対応するライン１０７のデータ・ストリームを生じさせるために、マルチプレクサ１０５は使用されるデータ・ラインをあちらこちらに切り換える。
【００３７】
図８のシステムは、１つ、２つまたは該システムに設けられているデータ・ラインの数（この例では４つのその様なライン）までの他の任意の数である変化する数のデータ・ライン接点を有するカードを受け入れることができると共に、該システムにおいてその様なカードを自由に混ぜ合わせたり交換したりできることが望ましい。或るアプリケーションについては、システムのデータ・ラインの数（この場合には４）により与えられる高いデータ転送速度は不要である。それらのアプリケーションについては、ＳＤカードの１つのバージョンは、もっと少ない数のデータ・ピンを有するように作られる。それに伴ってカード内のインタフェース回路構成の量も減少し、従って、カードのコストが減少する。１つだけを有するのと同じく、２つのアクティブなデータ・ピンを有するカードが有益である。
【００３８】
同じシステムでいろいろな数のデータ・ラインを有するカードを使えるように、ホストがどれだけの数のデータ・ラインを介してそのカードと通信できるかを判定するためにホストにより読出される読出し専用フィールドを個々のカードに設けるのが好ましい。特定の実施形態では、これは、ＭＭＣカードについて図２に示されているレジスタに付加されるＳＤカード構成レジスタ（“ＳＣＲ”）に含まれる。ホスト５１”は、パワーアップ時に、他の何らかのときの初期化のときに或いは新しいカードがソケットに挿入される毎に、このフィールドを読出し、その後にアドレス指定されたデータを該カードが収容できる数のデータ・ラインを介して各カードへ転送する。追加される各データ・ラインのために必要な追加の回路構成を設けるためには何らかのコストが必要なので、或るカードは少数のデータ・ラインで働くように設計される。逆に、ホストは、可能な数より少ない数のデータ・ラインで動作するように設計されることができる。特定のアプリケーションについてデータ転送の追加される速度が不要であるならば、カードにおいてもホスト・システムにおいても高いデータ転送速度を与えるために追加される複雑さおよびコストを避けることができる。
【００３９】
ホストと１つ以上のメモリ・カードとの間のデータ・バスの幅を動的に選択できるということの結果として、それとシステムに挿入されたメモリ・カードとの間のデータ転送速度を最大にすることができる。データ・ストリームを複数のデータ・ラインに分配する他の手法も確かに可能であるけれども、上述すると共に図１０Ａ〜１０Ｅに示されている手法は、ホストをいろいろなデータ・バス幅を有するカードに適合させるために、カードが交換されまたは追加されるときに動的にその様にするために、そして個々のカードの最大数のデータ・ラインを用いることによって種々のバス幅を有するカードの混合物のうちの各々と通信するためにも、好ましい。もう一つの手法は、複数の連続したデータ・ビットを各データ・ラインに沿って交互に送ることである。しかし、これはパケット等の跡をたどるために何らかのオーバヘッドを必要とする。特にいろいろな数のデータ・ラインを有するカードにシステムが順応する必要があるときに、上述したように、複数の並列データ経路を通して１つのデータ・ストリームの連続したビットを一度に１ビットずつ交互にするのがもっと簡単である。実際、このデータ転送手法は、ここで説明されるメモリ・システム以外の他のアプリケーションも有する。
【００４０】
図１１のフローチャートは、図７〜１０Ｅのメモリ・システムを動作させる方法の１つの局面を示しており、ここでホスト５１”は２つ以上のソケット１０４，１０６および１０８に挿入された各カードがそれで動作するように設計されているところのデータ・ラインの数を確かめる。第１のステップ１２１において、ホストは、既にそのＲＣＡレジスタ４２（図２）に書込まれている該カードの相対アドレスによりコマンド／応答ライン２２を介して該カードのうちの１つをアドレス指定する。次に、ステップ１２５において、該カードのためのデータ・ラインの数がホストによってそのＳＣＲレジスタから読出される。この数は、ステップ１２５により示されているように、好ましくはテーブルの形でホストにより蓄積される。システムのソケット内の全てのカードが読まれたならば、プロセスは終了するけれども、もしそうでなければ、ステップ１２９はシステムの該カードのうちの他のをアドレス指定し、この他のカードについてステップ１２３および１２５が反復される。
【００４１】
図１２は、ホスト５１”がシステム内のカードのためのデータ・ラインの数についての蓄積されているデータをどの様に使うかを示している。ステップ１３１により示されているように、特定のカード・ソケットがホストによりアドレス指定される毎に、ホストは、図１１のプロセスにより作成された内部テーブルからそのカードのためのデータ・ラインの数を読出す。これはステップ１３３により示されている。次に、ホストは、ステップ１３５により示されているように、そのテーブルから読出された４つのデータ・ラインＤＡＴ０、ＤＡＴ１、ＤＡＴ２およびＤＡＴ３の数に関するデータをマルチプレクサ１０５により転送させる。次のステップ１３７において、データは、その数のデータ・ラインを介して該カードへまたは該カードから、転送される。特定の例において、データ・ラインを１つだけ有するカードの場合には、ホストは好ましくはライン２７（ＤＡＴ０）を介して該カードとデータを転送するが、その理由としては、それがＭＭＣ製品と同じカード接点１７を利用することによってシステムをＭＭＣカードと両立させることにあるからである。ＭＭＣカードは図８〜１０ＥのシステムにおいてＳＤカードと同じように使用されることができる。ホストは、該カードがＭＭＣカードであるのかＳＤカードであるのかを判定し、そしてもしＳＤカードであるならば、それが使用するデータ・ラインの数と、システムが効率よく動作することを可能にする該カードに関する他の情報とを判定するために、初期化中は好ましくはＤＡＴ０ラインだけを介して各カードと通信する。
【００４２】
図８のシステムは、ＭＭＣ設計による単一のコマンド／応答ライン２２（図示せず）または図４〜６に関連して上述した複数のコマンド／応答ライン・システムのいずれかを使用することができる。この選択はカードの構造や回路構成に影響を及ぼさない。
【００４３】
本発明の種々の局面がその特定の実施形態に関連して説明してきたけれども、本発明が添付されている請求項の最大の範囲内で保護を受ける権利があることが理解されるであろう。特に、本発明は特定の数のデータ・ラインやメモリ・カードを有するシステムには限定されず、上記の記述で使用された数は例証の目的のために選択されたに過ぎない。
【図面の簡単な説明】
【図１】
現存するＭＭＣカードと、該カードが挿入されるソケットとを示す。
【図２】
図１の現存するＭＭＣカードの略ブロック図である。
【図３】
図１および２に示されている複数のＭＭＣカードおよびソケットを利用する現存するメモリ・システムを示す。
【図４】
本発明の第１の局面に従って、複数のコマンド／応答ラインが接続されている複数のメモリ・カード・ソケットを利用するメモリ・システムを示す。
【図５Ａ】
図４のシステムのスイッチング・エレメントの操作可能な状態を示す。
【図５Ｂ】
図４のシステムのスイッチング・エレメントの操作可能な状態を示す。
【図５Ｃ】
図４のシステムのスイッチング・エレメントの操作可能な状態を示す。
【図５Ｄ】
図４のシステムのスイッチング・エレメントの操作可能な状態を示す。
【図６】
図４および５Ａ〜Ｄのメモリ・システムの動作を示す流れ図である。
【図７】
本発明の第２の局面に従って、メモリ・カードと該カードが挿入されるソケットとを示す。
【図８】
図７に示されているタイプの複数のメモリ・カード・ソケットを利用すると共にそれらに接続されている複数のデータ・ラインを有するメモリ・システムを示す。
【図９】
図７に示されているメモリ・カードで使用される図２のＭＭＣカードの略図の１エレメントに対する修正を示す。
【図１０Ａ】
図８のメモリ・システムを通るデータの流れを示す。
【図１０Ｂ】
図８のメモリ・システムを通るデータの流れを示す。
【図１０Ｃ】
図８のメモリ・システムを通るデータの流れを示す。
【図１０Ｄ】
図８のメモリ・システムを通るデータの流れを示す。
【図１０Ｅ】
図８のメモリ・システムを通るデータの流れを示す。
【図１１】
図７〜９のメモリ・システムの動作の一つの局面を示す流れ図である。
【図１２】
図７〜９のメモリ・システムの動作のもう一つの局面を示す流れ図である。
【図１】
2004514962.tif 000003
【図２】
2004514962.tif 000004
【図３】
2004514962.tif 000005
【図４】
2004514962.tif 000006
【図５Ａ】
2004514962.tif 000007
【図５Ｂ】
2004514962.tif 000008
【図５Ｃ】
2004514962.tif 000009
【図５Ｄ】
2004514962.tif 000010
【図６】
2004514962.tif 000011
【図８】
2004514962.tif 000012
【図９】
2004514962.tif 000013
【図１１】
2004514962.tif 000014
【図１２】
2004514962.tif 000015
【国際公開パンフレット】
2004514962.tif 000016
2004514962.tif 000017
2004514962.tif 000018
2004514962.tif 000019
2004514962.tif 000020
2004514962.tif 000021
2004514962.tif 000022
2004514962.tif 000023
2004514962.tif 000024
2004514962.tif 000025
2004514962.tif 000026
2004514962.tif 000027
2004514962.tif 000028
2004514962.tif 000029
2004514962.tif 000030
2004514962.tif 000031
2004514962.tif 000032
2004514962.tif 000033
2004514962.tif 000034
2004514962.tif 000035
2004514962.tif 000036
2004514962.tif 000037
2004514962.tif 000038
2004514962.tif 000039
2004514962.tif 000040
2004514962.tif 000041
2004514962.tif 000042
2004514962.tif 000043
2004514962.tif 000044
2004514962.tif 000045
2004514962.tif 000046
2004514962.tif 000047
【国際公開パンフレット（コレクトバージョン）】
2004514962.tif 000048
【国際調査報告】
2004514962.tif 000049
2004514962.tif 000050