(57)【要約】移動通信装置における送信機用のＲＦ増幅器制御回路、その組み合わせ及びその方法。制御回路には、一般的に、増幅器（１１０）の制御入力部に接続された出力部を有する比例制御回路及び積分制御回路が含まれる。初期制御信号が、増幅器に加えられた後、その入力部に接続されたベクトル変調器出力（１２０）が最大出力電力になる。ベクトル変調器出力は、初期制御信号を加えた後、最大出力にランピングされる。その後、ランピング時に増幅器に加えられた初期制御信号は、積分制御回路が増幅器の制御入力部に接続された状態で、第２基準信号を基準にして増幅器の出力を積分することによって補正され、第２基準信号は、ランピングベクトル変調器出力に比例する。
2004533764.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ増幅器制御回路であって、
増幅器と、
増幅器の入力部に接続された出力部を有するベクトル変調器と、
増幅器の制御入力部に初期制御信号を加えるための手段であって、前記初期制御信号は、ベクトル変調器出力部が最大出力である時、特定の出力を提供するために増幅器の制御入力部で必要な信号レベルの推定値である前記手段と、
増幅器の制御入力部に接続された制御信号出力部を有する積分制御回路であって、基準入力部が第２基準信号源に接続された前記積分制御回路と、
積分制御回路の入力部に接続された増幅器の出力部と、
が含まれる回路。
【請求項２】
請求項１に記載の回路であって、信号遅延手段が、第２基準信号源と積分制御回路の基準入力部との間に配置された回路。
【請求項３】
請求項１に記載の回路であって、非線形手段が、増幅器の出力部を積分制御回路の入力部に相互接続する回路。
【請求項４】
請求項１に記載の回路であって、
増幅器の制御入力部に初期制御信号を加えた後、第１遅延間隔の終了時、増幅器の入力部に接続されたベクトル変調器の出力をランピングするための手段であって、
前記積分制御回路は、第２基準信号を基準にして増幅器の出力を積分することによって、ランピング時、増幅器に加えられた初期制御信号を補正し、
前記第２基準信号は、ランピングベクトル変調器出力に比例する、回路。
【請求項５】
請求項１に記載の回路であって、第２基準信号と、ランピング時、積分制御回路に加えられた増幅器出力とを位相整合するための手段である回路。
【請求項６】
請求項４に記載の回路であって、ランピング時、過渡状態帯域外電力スペクトルを制御するための手段である回路。
【請求項７】
請求項４に記載の回路であって、ランピング後、積分制御回路に第３基準信号を加えるための手段であって、前記第３基準信号は、増幅器の平均出力に比例する回路。
【請求項８】
請求項７に記載の回路であって、積分制御回路に第３基準信号を加えつつ、前記積分制御回路が、変調包絡線外の追跡を防止するための手段である回路。
【請求項９】
無線通信装置であって、
出力部が増幅器の入力部に接続されたベクトル変調器を有する送信機と、
ベクトル変調器が最大出力になる前に増幅器の制御入力部に初期制御信号を加えるための手段であって、初期制御信号は、ベクトル変調器出力部が最大出力である時、特定の出力を提供するために増幅器の制御入力部で必要な推定信号レベルである前記手段と、
増幅器に初期制御信号を加えた後、ベクトル変調器の出力をランピングするための手段と、
ランピング時、増幅器の制御入力部に加えられた初期制御信号を補正するための手段と、
ランピング時、過渡状態帯域外電力スペクトルを制御するための手段と、
が含まれる無線通信装置。
【請求項１０】
請求項１０に記載の無線通信装置であって、
前記初期制御信号を加えるための手段には、増幅器の制御入力部に接続されたレジスタ出力部を有するアキュムレータが含まれる無線通信装置。
【請求項１１】
請求項１０に記載の無線通信装置であって、
前記補正するための手段には、増幅器の制御入力部に接続された制御信号出力部を有する積分制御回路であって、第２基準信号源に接続された基準入力部を有する前記積分制御回路と、が含まれる無線通信装置。
【請求項１２】
請求項１１に記載の無線通信装置であって、
前記第２基準信号源は、ランピングベクトル変調出力に比例する第２基準信号を積分制御回路の基準入力部に加えるためのものであり、第２基準信号と積分制御回路に加えられる増幅器からの出力とを位相整合するための手段である無線通信装置。
【請求項１３】
請求項１２に記載の無線通信装置であって、
増幅器に加えられた補正された制御信号を維持するための手段である無線通信装置。
【請求項１４】
請求項１３に記載の無線通信装置であって、前記維持するための手段には、
ランピング後、積分制御回路に第３基準信号を加えるための手段であって、前記第３基準信号は、増幅器の平均出力に比例する前記手段と、
ランピング後、第２帯域幅を有するように積分制御回路を構成するための手段であって、前記第２帯域幅が第１帯域幅よりも狭い前記手段と、
が含まれる無線通信装置。
【請求項１５】
送信機において増幅器を制御するための方法であって、
増幅器の入力部に接続されたベクトル変調器信号が最大出力になる前に、増幅器に初期制御信号を加える段階と、
初期制御信号を加えた後、増幅器の入力部に接続されたベクトル変調器出力をランピングする段階と、
増幅器の制御入力部に接続された積分制御回路で、第２基準信号を基準にして増幅器の出力を積分することによって、ランピング時、増幅器に加えられた初期制御信号を補正する段階と、
が含まれる方法であって、前記第２基準信号は、ランピングベクトル変調器出力に比例する方法。
【請求項１６】
請求項１５に記載の方法であって、
増幅器の制御入力部に接続された出力部を有するアキュムレータに第１基準信号を加えることによって増幅器に初期制御信号を加え、
アキュムレータに第１基準信号を加えた後、第１遅延期間が終了すると増幅器の入力部に接続されたベクトル変調器出力をランピングする方法。
【請求項１７】
請求項１５に記載の方法であって、ランピング時、積分制御回路の第１帯域幅で、過渡状態帯域外電力スペクトルを制御する方法。
【請求項１８】
請求項１５に記載の方法であって、ランピング後、積分制御回路に第３基準信号を加えることによって、増幅器に加えられた補正された制御信号を維持し、前記第３基準信号は、増幅器の平均出力に比例する方法。
【請求項１９】
請求項１８に記載の方法であって、ランピング後、第２帯域幅で積分制御回路を構成し、前記第２帯域幅は、第１帯域幅よりも狭い方法。
【請求項２０】
請求項１５に記載の方法であって、積分制御回路の入力部に増幅器の出力部を非線形手段で接続する方法。
【請求項２１】
請求項１５に記載の方法であって、第２基準信号と、積分制御回路に加えられる増幅器出力とを位相整合する方法。
【請求項２２】
請求項２１に記載の方法であって、積分制御回路に加えられた第２基準信号を遅延することによって、第２基準信号と増幅器出力とを位相整合する方法。
【請求項２３】
請求項１５に記載の方法であって、ランピング後、積分制御回路の出力をサンプリングし記憶することによって、新しい第１基準信号を生成する方法。
【請求項２４】
請求項１６に記載の方法であって、増幅器の特定の電力出力に対して、ルックアップテーブルから第１基準信号を取得する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に制御システムに関し、特に、移動通信装置における送信機用の制御回路、その組み合わせ、及びその方法に関する。
【背景技術】
【０００２】
電力制御システムは、一般的に知られている。アナログ制御回路において、増幅器出力電力は、ピーク検出回路によって検出され、ピーク検出回路は、積分器に接続する。積分器の出力は、ピーク検出回路の出力が、積分器への基準信号と整合するように、増幅器を制御する。
【０００３】
本出願と共に譲渡された米国特許第４，４５８，２０９号、表題“適応電力制御回路”では、ＲＣ時定数の第１及び第２抵抗器を切り替えることによって応答時間の変更が可能な積分器を有する二重帯域アナログ制御ループが開示されている。速い時定数が、過渡状態動作に適用され、遅い時定数が、定常状態動作に適用される。また、米国特許第５，６９７，０７４号、表題“送信機用デュアルレート電力制御ループ”も参照されたい。
【０００４】
デジタル制御回路において、ピーク検出回路出力は、プロセッサに入力される前、フィルタ処理されデジタル形式に変換され、プロセッサは、デジタル化された入力信号と基準信号との比較に基づき、出力制御信号を供給する。上述したアナログ制御回路と同様に、デジタル制御回路は、デジタル化されたピーク検出回路信号が基準信号と整合するように増幅器を制御する。
【０００５】
しかしながら、デジタル処理は、一般的に、ピーク検出回路信号の変調速度よりも実行速度が遅いため、その包絡線の変化の追跡が不十分であったり、追跡が全く行なわれなかったりする。既知のデジタル制御回路における他の制約は、プロセッサの出力部のＤ／Ａ変換器には、最初、推定値が書き込まれ、この推定値には、送信シーケンスの開始時、然るべき動作のために、利得情報が必要である。更に、推定値は、温度、電圧、負荷及び他の条件の変動による影響を受け易い。米国特許第５，２８７，５５５号、表題“ＡＴＤＭＡ無線周波数送信機用電力制御回路”の内容を本明細書に引用し参照する。
【発明を実施するための最良の形態】
【０００６】
本発明は、移動通信装置の送信機、例えば、携帯電話送受器、ポケットベル、無線通信可能な携帯情報端末、及び他の無線通信装置での具現化に適する制御システム及び回路並びにその方法に関する。
【０００７】
図１は、代表的なＲＦ増幅器・制御回路１００であり、ＲＦ増幅器・制御回路１００は、一般的に増幅器１１０と、ＲＦ変調器１３０によって増幅器の入力部に接続される出力部を有するベクトル変調器１２０とを含み、ＲＦ変調器１３０は、変調器からのベクトル変調を増幅器のＲＦ動作周波数に変換する。一般的に、増幅器１１０には、制御入力部が含まれ、また、当分野では公知の系列または幾つかの段を含み得る。
【０００８】
また、一般的に、制御回路には、比例制御回路及び積分制御回路が含まれる。一つの実施形態において、比例制御回路には、第１基準信号源に接続される入力部、及び増幅器の制御入力部に接続される出力部が含まれる。積分制御回路は、基準信号を基準にして増幅器の出力を積分し、また増幅器の制御入力部に接続される積分器制御信号を含む。
【０００９】
図１の実施形態例において、出力部が増幅器１１０の制御入力部に接続された演算増幅器１４０は、単位利得バッファ回路として、また積分器回路として構成され、単位利得バッファ回路及び積分器回路は、それぞれ比例制御回路及び積分制御回路を構成する。
【００１０】
図１において、増幅器の出力部は、一般的に、例えば、非線形手段によって、演算増幅器１４０の入力部に接続される。図１において、ピーク検出回路１５０は、増幅器出力部を演算増幅器入力部に相互接続する。
【００１１】
本明細書において“推定モード”と呼ぶ初期動作モードにおいて、比例制御回路は、比例利得制御回路に第１基準信号を加えることによって増幅器の制御入力部に初期制御信号を加える。
【００１２】
推定モード時、比例制御回路に加えられる基準信号は、ベクトル変調器がその最大出力レベルである時、増幅器出力がその所望の出力電力に達するために、積分制御回路出力部（または、増幅器の制御入力部）で必要とされる値の推定値である。推定時の実際の電力出力は、後述するように、ベクトル変調器出力が小さいため、比較的小さくなる。
【００１３】
推定モード時、ベクトル変調器１２０は、最大出力でなく、また、アクティブ状態の場合もあれば、そうでない場合もある。ベクトル変調器出力は、変調形式に依存して、ゼロの場合もあれば、ゼロと低レベル出力との間で変動する場合もある。この後者の条件は、変調器出力が最大電力までランピングされる前の時間において、ルート・レイズド・コサイン応答ベクトル変調器に共通するものである。
【００１４】
一つの実施形態において、対応する増幅器電力出力の推定モード基準信号値が、プログラム化され、またメモリに、例えば、図２に示すように、ルックアップテーブルまたは無線論理演算装置に記憶される。幾つかの用途において、推定モード基準信号レベルは、後述する後続のランピング動作モードの後、積分制御回路の出力をサンプリングすることによって特定の出力電力レベルに対しても得られる。
【００１５】
図１の実施形態例において、演算増幅器は、演算増幅器出力が、その正の入力部に加えられる基準信号に追従するように、スイッチＳＷ１を閉じることによって単位利得バッファとして構成される。推定モード時、図１の実施形態例では、スイッチＳＷ２、ＳＷ３、及びＳＷ４も閉じられる。図１において、ベースバンドプロセッサの絶対値ブロック１６０は、演算増幅器利得回路に入力されるＶｅｓｔに等しい推定モード基準信号Ｖｒｅｆを生成する。図１の実施形態例において、スイッチＳＷ１、ＳＷ２、ＳＷ３、及びＳＷ４、並びにベースバンドプロセッサは、プロセッサ１７０によって制御される。
【００１６】
一つの実施形態において、基準信号源と比例制御回路の入力部との間にあるフィルタが、推定時、比例利得制御回路の基準入力部での信号変更の帯域幅を制御し、また、過渡状態の帯域外電力を低減する。
【００１７】
図１の実施形態例において、フィルタは、演算増幅器１４０の正の入力部にあり、また、抵抗器Ｒｐ１及び容量Ｃｐを含む。推定モード時の代表的なＲＣ時定数は、Ｔｓを“シンボル時間”とすると、Ｒｐ１*Ｃｐ＝０．２Ｔｓであり、“シンボル時間”は、ベクト
ル変調システムにおける後続の変調シンボル間の時間である。この代表的な推定モードＲＣ時定数値は、単なる例であって、本発明を限定するものではない。
【００１８】
一般的に、推定モードは、比例制御回路が定常状態に達するために必要な充分な時間間隔の間、続く。一つの実施形態において、推定モード期間は、大体の値であるが、約５ＲＣ推定モード時定数の間、続く。
【００１９】
推定モードの後、ベクトル変調器１２０の出力は、ランピングモードにおいて、その最大出力電力にランピングされる。一般的に、ランピング時、推定モード時に増幅器に加えられた初期制御信号は、第２基準信号を基準にして増幅器の出力を積分することによって補正される。一般的に、第２基準信号は、ベクトル変調器のランピング出力に比例し、また、所望の出力電力に対して調整し得る。
【００２０】
図１において、ランピングモードは、スイッチＳＷ１及びＳＷ２を開くことによって、また、ベクトル変調器のランピング出力に比例する基準信号Ｖｒｅｆを生成するように絶対値ブロック１６０を構成することによって、始まる。この構成において、演算増幅器１４０は、積分器として構成される。
【００２１】
一般的に、ランピングモード時のＲＣ時定数は、推定モード時のＲＣ時定数よりも大きい。一般的に、ランピングモードは、推定モードよりも長く続く。一つの実施形態において、フィードバック容量Ｃｍは、Ｃｐに等しく、また、Ｒｍ１は、（Ｒｐ１＋Ｒｐ２）に等しい。代表的なランピングモードＲＣ時定数は、約０．７Ｔｓであり、これは、推定モードの代表的なＲＣ時定数０．２Ｔｓよりも遅い。一つの実施形態において、ランピングモードは、約３乃至３．５Ｔｓの間続く。
【００２２】
一つの実施形態において、ランピングモード時、基準信号及び増幅器出力は、遅延手段１６２により、積分制御回路に加えられる基準信号を遅延することによって位相整合される。遅延手段１６２は、遅延回路や、信号のソフトウェア制御された遅延であってよい。
【００２３】
ランピングモード時、基準信号Ｖｒｅｆは、検出された増幅器出力信号の時間平均によって表されるどのような所望の出力電力によっても調整されるベクトル変調器のランピング出力に比例して増加する。一般的に、ランピングモードは、ランピングモードの終了までに過渡状態が落ち着くのに充分な程長い間続く。
【００２４】
推定モード時、基準信号Ｖｅｓｔが厳密に正しく、また、ピーク検出信号が、増幅器出力電力を完璧に表わしている場合、基準信号及びピーク検出出力は、完璧に互いを追跡する。これらの状況下で、積分器演算増幅器１４０における入力は、ランピングモードの間ずっと同じであり（Ｖｒｅｆ及びピーク検出電圧は、完璧に追跡しており、また、時定数は同じであり）、また、積分器出力電圧は、増幅器制御入力部に加えられた推定出力と同じままである。制御回路は、推定された出力が、不正確ではあるが、過渡状態を誘発することのない程度に増幅器出力を補正する。
【００２５】
ランピングモード時、過渡状態帯域外電力スペクトルは、積分制御回路の帯域幅によって制御される。一つの実施形態において、ランピングモード時の積分制御回路の帯域幅は、推定モード時の比例制御回路の帯域幅に対して低減される。しかしながら、ランピングモード帯域幅が小さ過ぎる場合、積分制御回路の応答は、充分ではない。従って、過渡状態帯域外電力スペクトル制御と積分制御回路応答性との間にはトレードオフが存在する。
【００２６】
ランピングモードの後、制御回路は、“変調モード”で動作する。変調モード時、増幅器に加えられる補正された制御信号は、推定値の精度に依存してランピングモード時に補正されたり、あるいは補正されなかったりしているが、第３基準信号を積分制御回路に加えることによって維持される。一般的に、第３基準信号は、増幅器の平均出力に比例する。
【００２７】
一つの実施形態において、変調モード時、積分制御回路は、ランピングモード時のその帯域幅よりも狭い帯域幅を有するように構成される。変調モードにおいて、積分制御回路は、電源線垂下及び熱利得変動等の低速現象を補正するが、変調変動の追跡は、不十分であるか、あるいは全く行なわれない。
【００２８】
図１の実施形態例において、変調モード時、スイッチＳＷ３及びＳＷ４が開かれる。絶対値ブロック１６０によって生成され、また、演算増幅器１４０の入力部に加えられる基準信号Ｖｒｅｆは、所望の増幅器電力出力に対する平均ピーク検出器出力に基づくか、あるいは比例する。絶対値ブロックは、Ｖｅｓｔからの入力及びベクトル変調器１２０の出力部からの入力を無視する。変調モードに対する代表的な積分利得回路ＲＣ時定数は、ほぼ４０Ｔｓと４００Ｔｓとの間にある。スイッチＳＷ３及びＳＷ４は、プロセッサ１７０によって制御される。
【００２９】
幾つかの動作モードでは、例えば、ＴＤＭＡ動作モードのように、変調が周期的に終了する。一つの実施形態において、ベクトル変調器は、変調終了時、自然にランプダウンするようになっている。変調モードにおける積分制御回路の比較的低速な帯域幅は、電力の比較的急速な減少には反応しない。制御回路は、スペクトルを考慮すること無く、ベクトル変調器のランプダウン時、ディスエーブル状態にし得る。
【００３０】
また、本発明の増幅器制御回路は、デジタル回路要素で実現し得る。図３の実施形態例は、送信機３００を備えた移動ＴＤＭＡ通信装置の一部であり、デジタル制御システムが、一般的にインターフェイス３１０を含み、インターフェイス３１０は、アナログ再構成フィルタ３１３によって増幅器回路３１４に接続するデジタルＩ／Ｑ処理回路３１２にベースバンドプロセッサからデジタルベクトル変調信号Ｉ／Ｑを送信する。
【００３１】
シフトレジスタ３２０を含むデジタル比例制御回路は、安定性を提供する。デジタル積分制御回路には、シフトレジスタ３３０及びアキュムレータ３３２が含まれる。デジタルの実施例において、推定モード時、初期制御信号は、アキュムレータのレジスタ出力部に直接ロードされる。ピーク検出回路３４０の出力は、アナログ処理回路３５０で処理され、そして、Ａ／Ｄ変換器３６０によってデジタル化される。
【００３２】
インターフェイス３１０は、レジスタ３１６を介して、ベースバンドプロセッサから比例制御回路及び積分制御回路にデジタル基準信号を提供する。レジスタ３１６は、比例制御回路及び積分制御回路への少なくとも幾つかの基準信号を遅延する。ピーク検出回路３４０のデジタル化された出力は、ベースバンドプロセッサによって提供されたデジタル基準信号と加算され、積分制御回路に誤差信号を供給する。
【００３３】
レジスタ３３４は、ＴＤＭＡ形式には必要でなく、許容可能な遅延を提供する。比例制御回路及び積分制御回路の出力は、処理・Ｄ／Ａ回路３７０によって処理され変換される。その結果生じるアナログ制御信号は、増幅器回路３１４の制御入力部に接続する前にアナログ処理回路３８０によって処理される。
【００３４】
図４は、上述した動作モードを有する代表的なＩＳ−１３６ＴＤＭＡ用途のタイミング図を示す。ＴＤＭＡ推定モード動作は、ＤＭＣＳ信号の立ち上がりエッジで始まる。ＰＡＣ＿ＤＬＹによって設定された遅延間隔の後、検出されたＲＦ出力電圧は、残留オフセットによって低下する。この時点で、増幅器の出力は無い。ＲＡＭＰ＿ＤＬＹ信号は、変調されたＲＦ波形にランプ波形が合うように設定される。
【００３５】
次に、遅延ＩＮＩＴ＿ＤＬＹは、アキュムレータが、また、従って図３のＡＯＣ＿Ｄ／Ａが、ＡＣＣ＿ＩＮＩＴの推定値に設定される時点を設定する。図３において、増幅器への制御出力は、ＡＯＣ＿Ｄ/Ａ入力部３７０におけるデジタルフィルタ、及びＡＯＣ＿Ｄ/Ａ出力部におけるアナログフィルタ３８０によって平滑化され、また、従って、アキュムレータ出力に対して示された不連続部を含まない。増幅器出力は、検出された電圧に比例する。
【００３６】
時間間隔ＥＳＴ＿ＤＬＹの後、ＴＤＭＡランピングモードが始まり、アキュムレータへの入力は、検出された信号とランピング波形との間の誤差に合わせて切り替えられる。この間、積分制御回路ループは、閉じられ、ＥＲＲＧａｉｎ１の第１帯域幅設定値で構成される。図３において、Ｄ／Ａ入力部におけるデジタルフィルタは、もはや帯域幅制御には必要でなく、また、ループ安定性を損なう場合があるため、この時、バイパスされる。
【００３７】
図３において、出力レジスタ３３４の値は、ランピングモードの終了時または終了直前に、ＣＤＥＴ＿ＤＬＹが切れる時、後続のＴＤＭＡバーストのために記憶される。
ＴＤＭＡ変調モードは、時間間隔ＢＷ＿ＤＬＹが終了すると始まる。積分制御回路は、ＥＲＲＧａｉｎ２の帯域幅の設定値で構成される。
【００３８】
最後に、Ｉ／Ｑ変調の形状がゼロになるにつれて増幅器出力が低下した後、ＤＭＣＳ信号は、小さくなり、Ｉ／Ｑデータの終了を示す。遅延ＤＮ＿ＤＬＹの後、図３のＡＯＣ区間３７０は、パワーダウンする。この例は、遅延がゼロであると仮定しているため、ＤＮ＿ＤＬＹは、ゼロとして示す。実際には、ＤＭＣＳは、ＤＮ＿ＤＬＹが終了する前に低下する。
【００３９】
図５の実施形態例は、送信機５００を備えた移動ＥＤＧＥ通信装置の一部であり、デジタル制御システムが、一般的に、アナログ再構成フィルタ５１３を介して、ベースバンドプロセッサからデジタルＩ／Ｑ処理回路５１２へのデジタルベクトル変調信号を増幅器回路５１４に送信する位相マップ出力部５１０を含む。
【００４０】
シフトレジスタ５２０を含むデジタル比例制御回路は、安定性を提供する。デジタル積分制御回路は、シフトレジスタ５３０及びアキュムレータ５３２を含む。デジタルの実施例において、推定モード時、初期制御信号は、アキュムレータのレジスタ出力部に直接ロードされる。ピーク検出回路５４０の出力は、アナログ処理回路５５０で処理され、そして、Ａ／Ｄ変換器５６０でデジタル化される。
【００４１】
図５において、基準信号は、ベースバンドプロセッサの制御の下、比例制御回路及び積分制御回路に供給される。ランピング値は、テーブル５１６に記憶され、また、所望の電力出力に対する係数ＰＷＲによって調整される。このことは、ＥＤＧＥ形式において、ランピング値がデータに依存しないため可能である。従って、各送信には、同じランプアップパターンを用い得る。これによって、図３のＴＤＭＡシステムに必要であったデジタルインターフェイスを跨ってランピング電圧を送る必要が無くなる。ピーク検出回路５４０のデジタル化された出力は、ベースバンドプロセッサによって供給されたデジタル基準信号と加算され、積分制御回路に誤差信号を供給する。
【００４２】
比例制御回路及び積分制御回路のデジタル出力は、Ｄ／Ａ回路５７０によってアナログ形式に変換される。また、その結果生じたアナログ制御信号は、増幅器回路５１４の制御入力部に接続する前にアナログ処理回路５８０によって処理される。
【００４３】
図６は、上述した動作モードの代表的なＥＤＧＥ用途に対するタイミング図を示す。ＥＤＧＥ推定モード動作は、ＤＭＣＳ信号の立ち上がりエッジで始まる。ＰＡＣ＿ＤＬＹによって設定された遅延間隔の後、検出されたＲＦ出力電圧は、残留オフセットによって低下する。この時点で、増幅器出力は無い。ＲＡＭＰ＿ＤＬＹ信号は、ランプ波形が、変調されたＲＦ波形に合うように設定される。
【００４４】
次に、遅延ＩＮＩＴ＿ＤＬＹは、アキュムレータが、また、従って、図５のＡＯＣ＿Ｄ／Ａが、ＡＣＣ＿ＩＮＩＴの推定値で設定される時点を設定する。図５において、増幅器への制御出力は、ＡＯＣ＿Ｄ／Ａ出力部においてアナログフィルタ５８０によって平滑化され、また、従って、アキュムレータ出力に対して示された不連続部を含まない。増幅器出力は、検出された電圧に比例する。
【００４５】
時間間隔ＥＳＴ＿ＤＬＹの後、ＥＤＧＥランピングモードが始まり、アキュムレータへの入力は、検出された信号とランピング波形との間の誤差信号に切り替えられる。遅延ＲＡＭＰ＿ＤＬＹの後、先行する低解像度信号の抑制を行なうために、ランプ信号が始まる。この間、積分制御回路ループは、ＥＲＲＧａｉｎ１の第１帯域幅の設定値で構成される。
【００４６】
ＥＤＧＥ変調モードは、時間間隔ＢＷ＿ＤＬＹ及びＤＩＶ＿ＤＬＹが終了した時点で、始まる。積分制御回路は、ＥＲＲＧａｉｎ２の帯域幅の設定値で構成され、一般的に、ＥＲＲＧａｉｎ２の帯域幅は、ＴＤＭＡ変調モード帯域幅よりもかなり狭い。図５において、出力レジスタ５３４の値は、ＣＤＥＴ＿ＤＬＹが切れた時、後続のバーストのために記憶される。
【００４７】
他の選択可能な実施形態において、出力レジスタ５３４は、ＤＩＶ＿ＤＬＹの終了時、保持される。これによって、ＡＯＣ制御回路によるＥＤＧＥ変調忠実度への悪影響が防止される。このことは、ＥＲＲＧａｉｎ２の低帯域幅を設定することに等しい。最後に、Ｉ／Ｑ変調の形状がゼロになるにつれて増幅器出力が低下した後、ＤＭＣＳ信号は、小さくなり、Ｉ／Ｑデータの終了を示す。ＤＮ＿ＤＬＹによって設定された遅延の後、図５のＡＯＣ区間５７０は、パワーダウンする。この例は、遅延がゼロであると仮定している。
【００４８】
図７の実施形態例は、送信機７００を備えた移動ＧＳＭ通信装置の一部であり、デジタル制御システムが、一般的に、デジタルＩ／Ｑ処理回路７１２に接続された差動エンコーダ７１０を含み、差動エンコーダ７１０は、アナログＩ／Ｑ再構成フィルタ７１３を介して、増幅器回路７１４に接続される。
【００４９】
図７において、シフトレジスタ７２０を含むデジタル比例制御回路は、安定性を提供する。デジタル積分制御回路は、シフトレジスタ７３０及びアキュムレータ７３２を含む。デジタルの実施例において、推定モード時、初期制御信号は、アキュムレータのレジスタ出力部に直接ロードされる。ピーク検出回路７４０の出力は、アナログ処理回路７５０で処理され、そして、Ａ／Ｄ変換器７６０でデジタル化される。
【００５０】
図７において、基準信号は、ベースバンドプロセッサの制御の下、比例制御回路７２０及び積分制御回路７３０に供給される。ランピング値は、テーブル７１６に記憶され、また、所望の電力出力に対して、係数ＰＷＲによって調整される。このことは、ＧＳＭ形式において、共通ランピングパターンが、各送信のための変調に課せられるため、可能である。これによって、図３のＴＤＭＡ実施例に必要であったデジタルインターフェイスを跨ってランピング電圧を送る必要が無くなる。
【００５１】
処理されデジタル化されたピーク検出回路７４０の出力は、ベースバンドプロセッサによって提供されるデジタル基準信号と加算され、積分制御回路に誤差信号を供給する。レジスタ７３４は、ＧＳＭ形式には必要でなく、許容可能な遅延を提供する。比例制御回路及び積分制御回路の出力は、プロセッサ・Ｄ／Ａ回路７７０によって、処理され、また変換される。また、アナログ制御信号は、増幅器回路７１４の制御入力部に接続する前にアナログ処理回路７８０によって処理される。
【００５２】
ＧＳＭ形式の位相情報を含み回路７１０によってロードされるデータと、振幅情報を含むＩ／Ｑランプアップ信号は、互いに、またＡＯＣランプアップ開始信号と同期化され、積分制御回路に加えられた誤差信号を形成する加算信号が、位相整合される。
【００５３】
図８は、上述した動作モードの代表的なＧＳＭ用途に対するタイミング図を示す。ＧＳＭ推定モード動作は、ＤＭＣＳ信号の立ち上がりエッジで始まる。ＰＡＣ＿ＤＬＹによって設定された遅延間隔の後、検出されたＲＦ出力電圧は、残留オフセットによって低下する。この時点で、増幅器出力は無い。次に、遅延ＩＮＩＴ＿ＤＬＹは、アキュムレータが、また、従って図８のＡＯＣ＿Ｄ／Ａが、ＡＣＣ＿ＩＮＩＴの推定値に設定される時点を設定する。
【００５４】
図７において、増幅器への制御出力は、ＡＯＣ＿Ｄ／Ａ出力部においてアナログフィルタ７８０によって平滑化され、従って、アキュムレータ出力に対して示される不連続部を含まない。増幅器出力は、検出された電圧に比例する。
【００５５】
時間間隔ＥＳＴ＿ＤＬＹの後、ＧＳＭランピングモードが始まり、また、アキュムレータへの入力が、検出された信号とランピング波形との間の誤差に切り替えられる。遅延ＲＡＭＰ＿ＤＬＹの後、ランプ信号が始まる。Ｇ＿ＩＱ＿ＤＬＹは、ほぼ同時に終了し、双方のルックアップテーブルが同じ関数によって定義されているため、ＲＦ入力は、ランピング波形と共に立ち上がる。この間、積分制御回路ループは、閉じられ、ＥＲＲＧａｉｎ１の第１帯域幅の設定値で構成される。
【００５６】
ＧＳＭ変調モードは、時間間隔ＢＷ＿ＤＬＹの終了時に始まる。積分制御回路は、ＥＲＲＧａｉｎ２の帯域幅の設定値で構成される。出力レジスタの値は、ＣＤＥＴ＿ＤＬＹが終了する時、記憶される。
【００５７】
遅延ＤＩＶ＿ＤＬＹが終了すると、積分制御回路は、変調終了の直前に保持モードに入る。最後に、増幅器出力が、Ｉ／Ｑ乗算器によって課せられたランプパターンと共に低下した後、ＤＭＣＳ信号は、小さくなり、Ｉ／Ｑデータの終了を示す。ＤＮ＿ＤＬＹによって設定された遅延の後、図７のＡＯＣ区間７７０は、パワーダウンする。遅延がゼロであると仮定されているため、ＲＡＭＰ＿ＤＮ＿ＤＬＹは、ゼロとして示される。実際、これは、システム遅延のために、ＤＭＣＳの立下りエッジ後のどこかで生じる。
【００５８】
本発明及びその最良モードであると現在見なされるものについて、本発明者がその所有権を確立できるような方法で、また、当業者が本発明を実現し、また用いることができるような方法で説明したが、本明細書に開示した実施形態例に対して多くの同等物が存在すること、並びに、無数の変形及び修正が、本発明の範囲及び精神から逸脱することなくそれに対して成し得るが、この本発明の範囲及び精神は、実施形態例によってではなく、添付した請求項によって限定されるものである。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態例に基づく制御回路のアナログ実施例を示す図。
【図２】異なる出力電力レベルに対する推定モード動作基準信号を記憶するためのルックアップテーブル。
【図３】デジタル制御回路を有するＴＤＭＡ送信機の例を示す図。
【図４】本発明の実施形態例に基づくＴＤＭＡバースト動作を示すタイミング信号図。
【図５】デジタル制御回路を有するＥＤＧＥ送信機の例を示す図。
【図６】本発明の実施形態例に基づくＥＤＧＥバースト動作を示すタイミング信号図。
【図７】デジタル制御回路を有するＧＳＭ送信機の例を示す図。
【図８】本発明の実施形態例に基づくＧＳＭバースト動作を示すタイミング信号図。
【図１】
2004533764.tif 000003
【図３】
2004533764.tif 000004
【図４】
2004533764.tif 000005
【図５】
2004533764.tif 000006
【図６】
2004533764.tif 000007
【図７】
2004533764.tif 000008
【図８】
2004533764.tif 000009
【国際公開パンフレット】
2004533764.tif 000010
2004533764.tif 000011
2004533764.tif 000012
2004533764.tif 000013
2004533764.tif 000014
2004533764.tif 000015
2004533764.tif 000016
2004533764.tif 000017
2004533764.tif 000018
2004533764.tif 000019
2004533764.tif 000020
2004533764.tif 000021
2004533764.tif 000022
2004533764.tif 000023
2004533764.tif 000024
2004533764.tif 000025
2004533764.tif 000026
2004533764.tif 000027
2004533764.tif 000028
2004533764.tif 000029
2004533764.tif 000030
2004533764.tif 000031
2004533764.tif 000032
2004533764.tif 000033
2004533764.tif 000034
2004533764.tif 000035
2004533764.tif 000036
2004533764.tif 000037
2004533764.tif 000038
2004533764.tif 000039
【国際調査報告】
2004533764.tif 000040