(57)【要約】シリコン・ウェハすなわちシリコン基板の一方の面に、ピロ電気薄膜すなわちピロ電気層を形成することによって、複数のピロ電気センサを製造する方法である。このピロ電気薄膜の電気分極が、これらのセンサを形成しているピクセルを形成している下部電極と上部電極の間に提供されている。ピクセルの２つの電極間に短絡が生じた場合にウェハを保護するために、電気分極を実行するためのサブセットによってこれらの電極を相互に接続することにより、抵抗が下部電極または上部電極と直列に配列されている。この電気分極が実行されると、上部電極または下部電極を接続している電気接続が除去され、センサが動作すると、ピクセルの各々による基本電気信号の供給が可能になる。短絡の危険を最小化するために、また、電極の漂遊容量を小さくするために、ピクセルの上部電極および下部電極が構造化されている。接続経路をウェハの共通平面上に突出して交差させる場合、これらの交差は、電極とそれぞれの抵抗器の間に好ましく提供される。図１
2004506332.tif 000002
【特許請求の範囲】
【請求項１】
共通平面（４２）を形成している、特にシリコン製の同一ウェハ（１８）の一方の面に、ピロ電気薄膜（８）を形成することによって複数のピロ電気センサを製造する方法において、各センサが、前記ピロ電気薄膜の一方の面に配置されたそれ自体の第１の電極（６）、および前記ピロ電気薄膜のもう一方の面に配置された第２の電極（１０）によってそれぞれ形成された複数のピクセル（４；５４）で形成される方法であって、少なくとも連続する
Ａ）前記複数のセンサの少なくとも１つのサブセットの第１の電極間で、これらの第１の電極を少なくとも１つの電気コンタクト・パッド（３２）に接続する第１の電気接続（２８；３０；７２）を形成するステップ、および電気抵抗器（３８；７０）を形成し、前記少なくとも１つのサブセットの各第１の電極が、これらの抵抗器の１つと直列に接続されるようにするステップと、
Ｂ）前記少なくとも１つの電気コンタクト・パッドと、前記少なくとも１つのサブセットの第１の電極に対応するピクセルの前記第２の電極の両端間に電圧を印加することによって、前記ピロ電気薄膜を第１の電極と第２の電極の間で電気分極させるステップと、
Ｃ）少なくとも１つのセンサの前記第１および第２のいずれかまたは双方の電極を互いに電気絶縁させるステップとを含むことを特徴とする方法。
【請求項２】
ピクセルの前記第２の電極が同様に、それぞれ前記第１の電極と向かい合って配置され、かつ、第２の電気接続（３４；６８）によって少なくとも部分的に相互に接続されたそれ自体の電極によって形成されることを特徴とする請求項１に記載の方法。
【請求項３】
前記第１および第２の電気接続が、前記ウェハの共通平面上に突出して交差し、前記第２の接続が、これらの交差が前記第１の電極と前記それぞれの抵抗器の間で生じるように配列されることを特徴とする請求項２に記載の方法。
【請求項４】
同一センサの前記第１の接続（２８）が、センサが切断された場合に、前記第１の接続（２８）が切断され、かつ、それにより第１の電極が互いに電気絶縁されるように配列されることを特徴とする請求項１ないし３のいずれかに記載の方法。
【請求項５】
前記抵抗器（３８）および前記第１の電気接続が、前記ウェハの上面（１６）側の、本質的に水平な１つまたは複数の薄膜内に配列されることを特徴とする前記請求項のいずれかに記載の方法。
【請求項６】
前記第１の電気接続が、少なくとも部分的に、前記ウェハの下面（６６）に配置された経路（７２）とウェハを貫通したビア（７０）とで形成されることを特徴とする請求項１ないし４のいずれかに記載の方法。
【請求項７】
前記抵抗器がすべて、前記ビアの少なくとも一部に配列されることを特徴とする請求項６に記載の方法。
【請求項８】
前記センサが、二次元ピクセル・マトリックスでそれぞれ形成されることを特徴とする請求項６または７に記載の方法。
【請求項９】
前記第１の電極を接続するための電気コンタクト・パッド（３８；７８）が、前記第１の電極とそれぞれの抵抗器の間に形成され、および、前記ステップＣの間に、前記第１の電極が互いに絶縁されることを特徴とする前記請求項のいずれかに記載の方法。
【請求項１０】
ピクセルのインピーダンス実質的に等しいくするために前記抵抗器の値を実質的に等しくし、電気化学的方法によってこれらのピクセル上に吸収層（２０）を一様に堆積させることができることを特徴とする前記請求項のいずれかに記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、特にシリコン製の同一ウェハすなわち基板の一方の面にピロ電気薄膜すなわちピロ電気層を形成することによって、複数のピロ電気センサを製造する方法に関する。各センサは、それぞれそのセンサ自体の、ピロ電気薄膜の一方の面に配置された第１の電極と、ピロ電気薄膜のもう一方の面に配置された第２の電極とによってそれぞれ形成された複数のピクセルで形成されている。
【０００２】
このようなピロ電気センサにはいくつかの用途、具体的にはガス分光計および熱画像化のための用途がある。ピロ電気センサは比較的安価であるが、ピロ電気薄膜を正しく動作させるためには、通常、ピロ電気薄膜を電気分極させなければならない。つまり、ピロ電気薄膜の双極子をピクセルの少なくとも第１の電極と第２の電極の間に配向させる効果を有する、２つの電極間での電界の印加である。例として、ピロ電気薄膜の温度を１１０℃と１７０℃の間の温度に維持した状態で、約１０分間、約３０Ｖの電界をピクセルの第１の電極と第２の電極の両端間に印加する。複数のセンサが、集積回路の製造に使用されている技法と同様の技法を使用して、バッチ製造されている。直径１０ｃｍのシリコン・ウェハは、ピクセルの線形回路網あるいはピクセル・マトリックスの形態の二次元回路網のいずれかで形成された数百個のセンサを含むことができる。
【０００３】
このようなセンサを製造する方法は、少なくともピクセル・サブセットを同時に分極させる必要があり、明白な理由によりピクセル毎の分極を除外する必要がある。センサの製造コストを削減し、かつ　製造時間を短縮するためには、同一ウェハのすべてのピクセルが同時に分極されることが好ましい。少なくとも１つのピクセル・サブセットを分極させるために、一方ではその上部電極が、また他では下部電極が互いに電気接続されている。通常、センサが動作している間、共通の電位を設定するために、上部電極または下部電極のいずれか一方が、互いに永久的に電気接続される。もう一方の電極は基本電気信号を提供するために、互いに電気絶縁しなければならない。
【０００４】
一般的には、当分野の技術者は、すべてのピクセルに共通の電極となる金属膜によって下部電極を形成している。これにより製造ステップを少なくすることができる。したがってシリコン・ウェハは、連続した１枚の金属膜を有しており、その上にピロ電気薄膜が堆積されている。ピクセルを幾何学的に区画する上部電極はこの薄膜上に形成されている。
【０００５】
前述の例では、上で言及したように、センサの上部電極は、センサの使用に先立って互いに絶縁させなければならない。しかし、少なくとも１つのピクセル・サブセットを同時に分極させるために、上部電極間に一時的な電気接続を形成させる。つまり、分極化を実行させるために、基本電気ピクセル信号を供給するために設けられる電極も電気接続される。したがってこれらのすべての電極は、分極化を実行する際に、少なくとも１つの電気コンタクト・パッドが接続されたサブセットによって少なくとも接続されることが好ましい。
【０００６】
しかしながらこのような方法には大きな欠点があり、ピクセルの電極間が１つでも偶発的に短絡すると、接続されているサブセットのすべてのピクセルの電圧が降下し、それにより電気分極が不可能になり、ウェハ全体を無駄にしている。同一ウェハ上で製造するセンサの数が多くなると、このような事象により、大きな損失がもたらされ、延いては工業生産におけるこのようなセンサの大きな価格高騰の原因になっている。
【０００７】
本発明の目的は、前述の欠点を解決し、かつ、製造中の１つのセンサ・ウェハの少なくとも複数のピクセル・サブセットの同時電気分極を可能にすることである。
【０００８】
この目的は、それぞれ１つのピクセルに属する電極を形成している第１の電極の少なくとも１つのサブセットの間に電気接続が形成され、かつ、電気抵抗器が形成され、前記サブセットの電極の各々が前記抵抗器の１つに直列に接続されるように配列されるステップが提供される、特許請求の範囲の請求項１に定義されている複数のピロ電気センサを製造する方法に関する本発明の主題によって達成される。
【０００９】
前述の電気抵抗器を配列することにより、１つのピクセルに短絡が生じた場合においても、前述のステップに続いて実行される分極ステップで印加される分極電圧が大きく降下することはない。したがって、特定のピクセルに１つまたは複数の短絡が存在している場合であっても、ウェハの複数のセンサを適切に分極させることができる。製造されたセンサの動作時に、短絡したピクセルが正しく動作しないことは当然であるが、この問題は、偶発的に短絡したピクセルにのみ限定される問題である。
【００１０】
また、本発明の範囲内において、短絡の危険およびセンサの劣化をさらに小さくするために、好ましい実施態様によれば、電極が互いに基準電位に接続されることを意図した構造が提供される。したがってピクセルは、そのピクセルに属する下部電極および上部電極によって形成され、それにより、電極によって形成される漂遊容量が小さくなっている。これらの第２の電極は、第２の電気接続によって、少なくとも部分的に相互に接続されている。つまり、これらの第２の電極は、少なくとも、好ましくは上で言及したサブセットに対応するサブセットによって電気接続されている。
【００１１】
センサ製造の変形態様によれば、上部電極および下部電極をそれぞれ接続している第１の電気接続および第２の電気接続は、ウェハの共通平面上に突出して交差している。分極電圧の降下によって、センサの一部またはすべてが劣化する原因となる、交点におけるこれらの第１の電気接続と第２の電気接続の間のあらゆる短絡を防止するために、第１の接続および第２の接続は、その交点が抵抗器と抵抗器が接続される電極の間に位置付けされるように配列されている。
【００１２】
線形ピクセル回路網または２行のピクセルを備えたマトリックスに適した、とりわけ有利な実施態様によれば、センサが切断されると、保護抵抗器と結合した電極間の接続が自動的に破壊される。
【００１３】
以下、制限されることのない実施形態として示す添付の図面に照らして行う以下の説明を使用して、本発明による方法を実施するための他の実施形態および変形態様について、本発明の特定の利点と共に説明する。
【００１４】
以下、図１および２を参照して、本発明による製造方法の第１の実施形態モードについて説明する。図１は、線形ピクセル回路網４として形成されたセンサ２を部分的に示したものである。各ピクセルは、各ピクセルに属する上部電極６の幾何形状によって区画されている。これらのピクセルの各々は、ピロ電気薄膜８で形成されており、ピロ電気薄膜８の上面に電極６が形成され、また、ピロ電気薄膜８の下面には、薄膜１２上に形成された下部電極１０が設けられている。具体的にはＳｉＯ２および／またはＳｉ３Ｎ４で形成された薄膜１２の下部は、ピクセルの各々を熱絶縁するための空洞１４が設けられている。
【００１５】
センサはシリコン・ウェハ１８の上面１６に形成されている。このウェハ上に数千個のピロ電気センサを製造することができる。このようなセンサを製造している間に、１つのセンサのすべてのピクセルに共通の、さらにはすべてのセンサに共通の下部電極を設け、ウェハ上に連続した金属膜を形成することができる。同様に、ピロ電気薄膜８を１つのセンサのピクセル群に共通にすることができ、あるいは同一ウェハのすべてのセンサに共通にすることもできる。しかし、ピクセルを互いに熱絶縁するために、一般的にはピロ電気薄膜８は、少なくとも部分的に構築されている。図１に示す実施形態の場合、具体的には電極６の間に位置する領域中のピロ電気薄膜８が除去されることになる。最後に、例えば黒白金の吸収膜２０（図１には図示せず）が、上部電極に堆積される。
【００１６】
ピロ電気薄膜８を各ピクセルの電極６と電極１０の間で電気的に分極させるために、下部電極１０は、少なくとも１つの電気コンタクト・パッド２６で終わっている電気接続２４によって相互に接続されている。同様に、上部電極も、主経路２８で形成される一時的電気接続および電極６の各々を主経路に接続している二次経路３０によって相互に電気接続されている。このように、これらの電気接続が本発明の方法に従って形成され、それにより少なくとも１つのピクセル・サブセットを同時に分極させることができる。そのために、主経路２８は、少なくとも１つの電気コンタクト・パッド３２に接続されている。通常、一枚のウェハに対して、製造するセンサの下部電極および／または上部電極のサブセットをそれぞれ接続している複数のコンタクト・パッド２６および／または３２が設けられていることに注目すべきである。
【００１７】
本発明によれば、抵抗器３６がピクセル４の各々に対して形成され、前記ピクセルの上部電極または下部電極に直列に接続されている。ここで説明する実施形態では、抵抗器３６は、電極６に直列に接続され、かつ、二次経路３０の間に配置されている。電極６のパッド３２への電気接続は、先ず第１に、ピロ電気薄膜８の電気分極ステップを、コンタクト・パッド２６および３２を介して、下部電極と上部電極の間に電圧を印加することによって実行できるようにするために設けられている。第２に、電極６のパッド３２への電気接続は、電気化学処理によって吸収膜２０を堆積させるために設けられている。例として、抵抗器３６は、１０ｋΩ程度の値を有している。
【００１８】
この説明の導入部分で既に言及したように、抵抗器３６は、先ず第１に、電気分極ステップの間、製造するセンサ・ウェハを保護するために使用されている。実際に、電極６と１０の間にあるピクセルに短絡が生じると、抵抗器３６によって漂遊電流が大きく制限され、それにより、ウェハの少なくとも一部、すなわち数千個のセンサの損失をもたらすことになる分極電圧の降下が回避される。当分野の技術者であれば、抵抗器３６の適切な値の範囲を選択することができるであろう。第２に、これらの抵抗器３６は、上部電極６の各々に対する実質的に等しいインピーダンスを決めるために使用されており、上部電極の全面に一様に吸収膜２０を堆積させるために有利である。
【００１９】
個別のコンタクト・パッド３８が、ピクセルの各々に設けられており、上部電極と抵抗器の間に配列されている。
【００２０】
ピロ電気薄膜８に関して、下部金属部分と上部金属部分の間の短絡の危険を小さくするために、本発明の実施形態では、下部電極１０も同様に構造化されている。これらの電極は接続経路２４によって接続されている。下部電気接続と上部電気接続の間に短絡が生じた場合に、複数のセンサを保護するために、ウェハの共通平面４２上への突出部におけるこれらの接続は、電極６とそれぞれの抵抗器３６の間で交差することが好ましい。したがって、偶発的な短絡が接続２４と接続３０の間に生じた場合においても、この局部的な劣化に関わりのない残りのピクセル、具体的にはセンサが抵抗器３６によって保護される。
【００２１】
主経路２８は城郭風になっており、センサがウェハから切り離される場合、ウェハは点線４４に沿って切断される。したがってこの切断の間に、上部電極間の電気接続が自動的に切断され、上部電極が互いに電気絶縁される。パッド３８は、基本ピクセル信号を受け取るために使用されており、抵抗器３６は、センサが動作すると非活動状態になるように、パッド３８に対して、電極６のもう一方の側に配置されていることに注目されるべきである。
【００２２】
抵抗器３６は、ここでは本質的に水平な１つまたは複数の薄膜状に作られており、ウェハ１８の上面１６側に配置されていることに言及しておく。これらの抵抗器は、知られている技法によって、１つまたは複数の層に配列することができる。
【００２３】
２行のピクセルで形成されたマトリックス構造のセンサの場合、様々なエレメントを図１と同様の方法で配列し、図１では、抵抗器がピクセルの両側に交互に配列されているのに対して、ピクセルの行の各々に対して、その抵抗器をもう一方の行の反対側に配列することができる。３行以上のピクセル・マトリックスの場合、とりわけ非周辺ピクセルに到達させるためにピクセル間に部分的に配列される、一時的な電気接続を設けることができる。スペースを節約し、単位表面積当たりの高ピクセル密度を維持するために、大規模ピクセル・マトリックスの場合、異なる金属化レベルが、知られている半導体分野からの金属化技法によって互いに絶縁されている多層構造の中に、これらの電気接続を配列することができる。このような実施形態により、ウェハ１８の上面１６側のみの超微小機械加工が保証されるが、製造ステップが増加し、また、ピクセル間の電気接続および絶縁層が除去されない場合、ピクセルの熱絶縁が悪くなる。比較的広範囲の二次元センサの分極に必要な電気接続のための有利な解決法を以下に示す。
【００２４】
以下、図３および４を参照して、本発明による方法の第２の実施形態モードについて説明する。図３は、マトリックス形態のピクセル配列の一部を示したものである。４つのピクセル５４しか示されていないが、複数のピクセルを行および列に配置したマトリックスにセンサを形成することができる。ここで説明する方法は、極めて多数のピクセルで形成されるセンサに適用することができる。これまでの説明の中で既に参照済みのものについては、ここでは省略されている。
【００２５】
ピクセル５４は、構造化されたピロ電気薄膜８の両側に配置された下部電極６および上部電極１０で形成されている。ドライ・エッチングによって電極１０およびその接続アーム５８を超微小機械加工している間に膜１２を保護するために、膜１２の上に緩衝層すなわち障壁層６０が設けられている。障壁層６０は比較的厚く、膜１２を保護する以外に、ピロ電気薄膜と薄膜１２の間の相互拡散を防止する障壁を形成している。また、障壁層６０は、下部電極のための粘着層として作用している。障壁層６０は、具体的には酸化に対する抵抗力があり、かつ、ピロ電気薄膜に反応するＺｒＯ２、ＴｉＯ２または他の類似酸化物で形成されている。
【００２６】
上部電極間の電気接続は、ピロ電気薄膜８上に配列されている接続アーム５６をウェハ１８の下面６６に配列されている経路６８に接続している導電ビアによって実現されている。したがって上部電極間の接続は、その真下のウェハすなわち当該センサで達成されている。同様に、下部電極１０は、アーム５８をウェハ１８の背面６６に配置されている導電経路７２に垂直に接続しているビア７０によって、互いに電気接続されている。経路６８および７２は直線に進み、ウェハ１８を貫通して、上部電極および下部電極の行を接続している。経路６８および７２は、少なくとも一方の端部に電気コンタクト・パッドを有している。上で説明した配列により、ウェハ１８上に配列されているすべてのピクセルの同時分極を実行することができる。
【００２７】
本発明によれば、ビア６４または７０は、ピクセルを電気分極させている間に製造するウェハを保護するための抵抗器を形成している。ここで示す実施形態では、ビア７０が電気保護抵抗器を形成している。分極ステップが終了すると、ウェット・エッチングまたはドライ・エッチング・ステップによって、あるいは化学機械研磨（ＣＭＰ）によって、もしくはレーザ切断によって経路７２を除去し、それにより下部電極間の電気接続が除去されることが好ましいが、センサの上部電極を同じ電位に設定するためには、経路６８を維持しておくことが有利である。基本電気ピクセル信号を収集するために、電極１０と抵抗器７０の間に配置されたコンタクト・パッド７８が設けられているが、これらのパッド７８をウェハの背面６６に設けることも可能であり、例えば前記背面上へ開口しているビア７０の端部に設けることができる。したがってビアを使用することにより、必要な電気接続とリンクした空間要求事項の問題を解決することができ、かつ、保護抵抗器をビアに有利に配列することができる。
【００２８】
当分野の技術者であれば、本発明の範囲を逸脱することなく、他の変形態様を工夫することができよう。具体的には、下部電極のための電気接続をウェハの背面に設け、かつ、上部電極のための電気接続を、本発明の第１の実施形態で説明したように、前面１６側つまり層６０、具体的にはピロ電気薄膜上に設けることができる。このような混成実施形態の場合、上部電極のビアまたは金属化レベルのいずれかに、抵抗器を配列することができる。
【００２９】
また、ウェハの背面６６に電気抵抗器を配列することができることに言及しておく。
【図面の簡単な説明】
【図１】
本発明による方法の第１の実施形態モードに従って製造されるピロ電気センサ・ウェハの上面の部分略図である。
【図２】
図１の線ＩＩ−ＩＩに沿った横断面図である。
【図３】
本発明による方法の第２の実施形態モードに従って製造されるピロ電気センサ・ウェハの部分略上面図である。
【図４】
それぞれ図３の線ＩＶ−ＩＶに沿った横断面図である。
【図５】
それぞれ図３の線Ｖ−Ｖに沿った横断面図である。
【国際公開パンフレット】
2004506332.tif 000003
2004506332.tif 000004
2004506332.tif 000005
2004506332.tif 000006
2004506332.tif 000007
2004506332.tif 000008
2004506332.tif 000009
2004506332.tif 000010
2004506332.tif 000011
2004506332.tif 000012
2004506332.tif 000013
2004506332.tif 000014
2004506332.tif 000015
【国際調査報告】
2004506332.tif 000016
2004506332.tif 000017
2004506332.tif 000018
2004506332.tif 000019