(57)【要約】不揮発性メモリデバイス（１）のための２段階のスペーサ製造プロセスにおいて、薄い酸化物層（１２）がウェハ基板（３）上に堆積され、不揮発性メモリデバイス（１）のコア部（２４）にギャップを残す。このギャップを通じて、注入および／または酸化物−窒化物−酸化物除去を達成できる。注入後、第２のスペーサ（１３）が堆積される。第２のスペーサ堆積後、周辺部のスペーサのエッチングが行なわれる。上記の方法によりスペーサが形成される。
2004507072.tif 000002
【特許請求の範囲】
【請求項１】
スペーサを形成するための方法であって、
コア区域および周辺区域のポリシリコンライン上にわたって酸化物層を堆積するステップと、
前記コア区域および周辺区域で第１のスペーサを実行するステップと、
前記コア区域においてポリシリコンライン間に位置する区域に注入を行なうステップと、
前記コア区域および周辺区域の上にわたり第２の酸化物層を与えるステップと、
前記周辺区域上にわたり第２のスペーサのエッチングを実行するステップとを含み、前記コア区域と周辺区域との異なる外観が生じる、方法。
【請求項２】
第１の酸化物堆積物は、前記ポリシリコンラインの周辺部間の距離の２分の１未満の厚みを有する、請求項１に記載の方法。
【請求項３】
請求項１の方法により製造される不揮発性メモリデバイス。
【請求項４】
請求項２の方法により製造される不揮発性メモリデバイス。
【発明の詳細な説明】
【０００１】
【背景分野】
この発明は不揮発性メモリデバイスのためのスペーサ形成プロセスに関する。特定的には、この発明は２段階のスペーサ堆積およびエッチングを行ない、その結果として不揮発性メモリデバイスのコア部と周辺部との外観を異ならせる方法に向けられたものである。さらに、この発明は上記の方法により製造される不揮発性メモリデバイスに関する。
【０００２】
半導体は少なくともコアおよび周辺区域を含む。一般的に、メモリ情報の蓄積は半導体のコア部で行なわれる。さらに、電荷の蓄積もまた通例コア部で行なわれる。コア部は複数のコアセルを含む。コアセルはコアセルアレイとして知られる規則的なアレイで配置される。各コアセルは後の検索のために１ビット以上のデータを蓄積する。
【０００３】
通例、コア部に周辺部が隣接する。周辺部の１つの機能は、或るメモリロケーションに対する正しい回路選択を助けることである。
【０００４】
電荷は通例、自身の上と下とで絶縁されている別個のポリシリコン層に蓄積される。電荷はさらに、追加の蓄積の態様で、酸化物−窒化物−酸化物（ＯＮＯ）構造として一般に知られるコア部の一部に蓄積される。通例、酸化物は絶縁体として機能し、一方で窒化物は一般的に電荷を蓄積する。ＯＮＯ構造の配置は、窒化物層が２つの絶縁酸化物層の間に挟まれることによって、窒化物層での電荷の絶縁を容易にする。
【０００５】
過去の一方法では、マイクロチップ形成プロセスはシリコンウェハ基板とともに始まった。シリコンウェハ上で、最下部の酸化物層が形成または堆積される。この最下部の酸化物層はコア区域のＯＮＯ構造の最下層を形成する。
【０００６】
ＯＮＯ構造の下部および上部の酸化物層は一般的に同じ態様で形成される。一態様では、少なくとも二酸化窒素を含むシランなどの異なるガスを炉を通じて流す。シリコンウェハと二酸化窒素からの酸素とが反応して酸化物層を形成する。酸化物層はウェハおよび／または窒化物層上で結晶化する。
【０００７】
２つの絶縁酸化物層の間に挟まれた窒化物層は酸化物層と類似の態様で形成される。窒化物層形成の１つのやり方は、炉を通じて流れる少なくともシリコン、水素およびアンモニアを含むシランなどの異なるガスを用いることを含む。シリコンとアンモニアからの窒素とが反応してシリコン窒化物を形成し、これがウェハ上で結晶化する。
【０００８】
コア区域は典型的にＯＮＯ構造を有する一方、周辺区域からは通例ＯＮＯ構造がエッチングで取除かれてベアシリコンのみが残る。通例、次に炉の中で周辺区域のベアシリコン上にゲート酸化物を成長させる。
【０００９】
一旦ゲート酸化物がベア周辺区域上に成長すると、ドーピングされたポリシリコンゲート層がゲート酸化物上に堆積され得る。ポリシリコン層の堆積の結果、ゲート酸化物層とＯＮＯ構造の最上部の酸化物層との上にポリシリコンの「種」が形成される。
【００１０】
スペーサ形成の先行技術の方法は、ウェハのコア部および周辺部にわたって酸化物を無差別的にブランケット堆積させることを含んでいた。このブランケット堆積のため、特にポリシリコンラインの上にわたって、ポリシリコンライン間の空間およびこれらの上の区域は、ポリシリコンラインのエッジと比較してより薄い酸化物堆積物を有する。ポリシリコンラインのエッジの酸化物堆積物ははるかに厚い。たとえば、酸化物のブランケット堆積物がポリシリコンラインの上にわたって堆積されると、およそ１０００オングストロームの酸化物がポリシリコンライン間の空間を充填する一方、およそ２０００オングストローム以上の酸化物がポリシリコンラインのエッジのまわりを充填する。スペーサのエッチングがおよそ１０００オングストロームで行なわれた場合、エッチングは２本のポリシリコンライン間の空間から約１０００オングストロームを取除くことになる。ポリシリコンラインのエッジに生じたスペーサはすべて取除かれることはなく、形状的効果のためポリシリコンラインのエッジに残ることになる。ポリシリコンラインのエッジでのスペーサの高さは、ポリシリコンラインの高さ（第１の程度）に依る。その一方で、スペーサの幅、つまりこれがポリシリコンラインから２本のポリシリコンライン間の空間へと延びる量は、最初のスペーサ堆積物の長さの約２／３となる。１０００オングストロームの酸化物が堆積される上記の例では、外方向へと、および２本のポリシリコンライン間に位置する空間へと延びる、およそ６００から６５０オングストロームの幅の酸化物堆積物のスペーサが形成されることになる。
【００１１】
いくつかの先行技術の方法では、垂直方向のエッチングを行なってポリシリコンライン間のスペーサを形成していた。このエッチングはポリシリコンライン間およびポリシリコンライン上にある酸化物を一様に取除いた。しかし形状的効果のため、垂直方向のスペーサのエッチングはポリシリコンラインのエッジにはより厚い酸化物層を残した。たとえば、およそ２０００オングストロームの酸化物がポリシリコンラインのエッジに堆積されると、スペーサの垂直方向のエッチングはおよそ１０００オングストロームの酸化物を取除くのみであり、一方でおよそ１０００オングストロームの酸化物をエッジに残した。堆積時およびエッチング前に、ポリシリコンラインのエッジでスペーサを形成することになる区域における酸化物の堆積物は、ポリシリコンライン間に生じる堆積物よりも実質的に厚い。スペーサのエッチングが行なわれた後、ポリシリコンラインのエッジにある酸化物堆積物の他には、ポリシリコンライン間の酸化物堆積物はほとんど残らないであろう。
【００１２】
酸化物スペーサは、注入ステップに先立ってポリシリコンラインのためのマスクとなる。不揮発性メモリデバイスの製造においては、ポリシリコンライン間の区域をドーピングするのが望ましい。ポリシリコンライン間のシリコンのドーピングはソース区域およびドレイン区域を形成する。したがって、一般的にウェハの或るいくつかの区域をマスクすなわち「カバー」してこれらの区域での注入を防ぐことが望ましい。酸化物スペーサは、注入物がポリシリコンラインにあまりに近づくのをブロックする。これは注入物とトランジスタ区域との間に「間隔をおく（ｓｐａｃｉｎｇ）」ことにより行なわれる。エッチングによりマスクを取除き、注入を行なうことができる。
【００１３】
先行技術の方法を用いると、不揮発性メモリデバイスのコア部はほぼ完全に酸化物スペーサで充填され得る。先行技術の方法において酸化物が堆積される態様は、ポリシリコンラインが一緒に成長したかのような外観を呈するという結果をもたらす。次にスペーサのエッチングを行うと、結果としてはポリシリコンライン間の区域には露出したシリコンがほとんどない。２本のポリシリコンライン間の区域をカバーする酸化物があるため、注入がより困難となる。したがって、いくつかの先行技術では、ポリシリコンライン間の区域の注入はコア部のスペーサ形成よりも前に行なわれる必要があった。
【００１４】
【発明の開示】
この発明は、半導体デバイスにおける改良と、このような半導体デバイスを製造する方法とに関する。以下の記載は、当業者に対して例示の実施例の実現および使用を可能にするために示され、特許明細書とその要件との文脈において与えられるものである。好ましい実施例に対するさまざまな変形が当業者には容易に明らかとなるであろうし、ここにおける一般的な原理は他の実施例にも適用され得る。したがってこの発明は、ここに示す実施例に限定されることを意図せず、この発明には、ここに記載の原理および特徴と矛盾しない最も広い範囲が与えられる。
【００１５】
この発明の一局面では、第１の酸化物層がポリシリコンラインの上にわたり堆積される。第１の酸化物堆積物は、ポリシリコンライン上の区域と、ポリシリコンライン間の区域とをカバーする。この第１の酸化物堆積物は、ポリシリコンライン間の空間を一杯まで充填することはない。第１の酸化物堆積の後、コア区域および周辺区域にエッチングを行なって堆積物の一部を取除くことができる。スペーサがポリシリコンラインのエッジに隣接して形成される。この後、ポリシリコンライン間の区域に対して注入またはドーピングを行なうことができる。第１のスペーサで規定されたポリシリコンライン間のギャップにおいて、コア部に対し特定された注入、ドーピングまたはＯＮＯ／ゲート酸化物除去を行なうことで、コア部と周辺部との構造を異ならせる。次に、第２の酸化物スペーサが周辺部およびコア部にわたり堆積され得る。周辺部とコア部との片方または両方がレジストでマスクされていなければ、第２のスペーサが周辺部とコア部との両方で形成される。第２のスペーサの幅は、周辺部の回路の必要により規定される。第２のスペーサ堆積の後、第２のスペーサのエッチングがコア部と周辺部との両方にわたって、ただし周辺部の特定の必要を目標として行なわれる。
【００１６】
【発明の実施の形態】
図１は、ポリシリコンエッチング後の先行技術の不揮発性メモリデバイス１を示す。２本のポリシリコンライン４が基板３の上に堆積される。図２は、第１の酸化物層１２が２本のポリシリコンライン４の上およびそれらの間の区域８に堆積された後の、先行技術の不揮発性メモリデバイス１を示す。図３では、第１のスペーサのエッチングを行なった後の先行技術の不揮発性メモリデバイス１が示され、これはスペーサ１２′（ここで、図のダッシュは酸化物層の堆積物から形成されたスペーサを表わす）を示す。注入が注入区域８′で行なわれる。図４に示すように、この発明の一局面では、第１の酸化物層１２がポリシリコンライン４の上にわたり堆積される。酸化物堆積物はポリシリコンライン４上の区域とポリシリコンライン４間の区域ｘとをカバーする。第１の酸化物堆積物１２は、ポリシリコンライン４間の区域ｘを完全に充填、つまり平らにすることはない。第１の酸化物堆積１２の後、コア部２４と周辺部２８との両方においてポリシリコンライン４間の区域ｘにエッチングが行なわれる。これによりスペーサ１２′が形成される。スペーサ形成の後、ゲート酸化物の一部が取除かれ得る。この後、ポリシリコンライン４間の注入区域２０に注入またはドーピングが行なわれ得る。次に、図４および図５に示すように、第２の酸化物スペーサ１３が周辺部２８およびコア部２４に堆積され得る。第２のスペーサ１３の堆積後、第２のスペーサのエッチングが周辺区域２８およびコア部２４で行なわれる。周辺部のドーピングは周辺部２８の外観に影響を及ぼす。図６に示すように、この第２のエッチングによって、不揮発性メモリデバイス１の周辺部２８において、ポリシリコンライン４間の区域の注入物がほぼなくなる。
【００１７】
これは、第２のスペーサのエッチング後にもスペーサ１２′間およびスペーサ１３′下に位置するシリコンにドーパントが注入されている不揮発性メモリデバイス１のコア部２４と対照的である。
【００１８】
第１の酸化物層堆積物１２の厚みはおよそｘの２分の１（１／２ｘ）未満であり、ここでｘは各々のポリシリコンライン４のエッジ１６間の距離を表わす。たとえば、２本のポリシリコンライン４のエッジ１６間の距離がおよそ１０００オングストロームの場合、５００オングストローム未満のスペーサ堆積物がポリシリコンライン４の２つのエッジ区域１６間のギャップを充填するのに用いられることになる。
【００１９】
通例適用されるよりも一般的に減らされた厚みでの酸化物堆積１２の後、或る時点でスペーサのエッチングは、堆積した酸化物層１２をいくらか取除くことでポリシリコンライン４間の空間を形成する。
【００２０】
この結果生じる空間２０において、ＯＮＯまたはゲート酸化物の注入または除去が行なわれ得る。注入が行なわれた後、第２のスペーサ堆積１３が行なわれる。第２のスペーサ堆積物１３の量は、全体のスペーサ１２′の要件に依存する。たとえば、スペーサ１２′の全体の堆積物の要件がおよそ１０００オングストロームであり、かつ第１のスペーサ堆積１２では５００オングストローム未満が堆積された場合、第２のスペーサ堆積１３は２本のポリシリコンライン４間の区域全体で１０００オングストロームの堆積物を生じさせるのに十分なものとなる。
【００２１】
図４は、スペーサ酸化物の第２の堆積１３後の不揮発性メモリデバイス１を示す。図５は、第２のスペーサのエッチング後の不揮発性メモリデバイス１のコア部２４の一実施例を示す。２本のポリシリコンライン２０間に位置する第１のスペーサのエッチング後に形成された区域で、注入またはドーピングが行なわれる。図６は、第２のスペーサのエッチング後の不揮発性メモリデバイス１の周辺部２８の一実施例を表わす。明らかであるように、第２のスペーサのエッチング後のコア区域２４は酸化物を全くまたはほとんど有さず、一般的に図６の外観を有する。コア区域２４がシリコンウェハつまり基板の注入区域２０においてマスクされた場合、酸化物堆積物が第１のスペーサ１２′間でなおも見つかることがあり、コア部は一般的に図５の外観を有する。一方で対照的に、一般的に図６に示すように、周辺部２８において第１のスペーサ１２′間に位置する区域には酸化物が残らない。この発明の方法により製造された不揮発性メモリデバイス１の一実施例は、区別可能なコア区域２４と周辺区域２８とを有する。
【００２２】
これに代わる実施例では、集積回路のコア部２４と周辺部２８とはともに図６で示した回路の外観を有する。この実施例では、コア部２４と周辺部２８とにおいて、注入区域２０に置かれた注入物は異なる。コア部２４と周辺部２８との間の注入物のこの相違は、注入中にコア部２４および／または周辺部２８をマスクすることにより達成され得る。
【００２３】
さらに別の実施例では、コア部２４の注入は第１のスペーサのエッチングを行なった後に行なわれる。一方で周辺部２８における注入は、第１および第２の酸化物堆積と第２のスペーサのエッチングとが行なわれた後にのみ行なわれる。第２のスペーサのエッチング中にコア部２４でエッチングを行なわないように、コア部２４は第２のスペーサのエッチング中にレジストでカバーされる。この態様で、コア部２４は、第２の堆積を受けず、かつ第２のスペーサのエッチングが行なわれることもない。この結果生じるコア部２４は図５に示した外観を有する。周辺部は結果として図６の外観を有する。
【００２４】
さらに別の実施例では、周辺部２８の注入は第１のスペーサのエッチングを行なった後に行なわれる。一方でコア２４での注入は、第１および第２の酸化物堆積と第２のスペーサのエッチングとが行なわれた後にのみ行なわれる。第２のスペーサのエッチング中に周辺部２８にエッチングを行なわないように、周辺部２８は第２のスペーサのエッチング中レジストでカバーされる。この態様で、周辺部２８は第２の堆積を受けず、かつ第２のスペーサのエッチングが行なわれることもない。この結果生じるコア部２４は図６に示した外観を有する。周辺部２８は結果として図５の外観を有する。
【００２５】
上の議論は記述的、例証的および例示的なものであり、前掲の特許請求の範囲に規定された範囲を限定するものとして取られるべきではない。当然のことながら、上述の実施例に対して広範囲の変化および変形が可能であることが理解されるべきである。たとえば、スペーサ層の厚みを変化させることが可能である。したがって、上述の詳細な説明は制限的でなく例示的と見なされることを意図し、前掲の特許請求の範囲がすべての均等物を含んでこの発明の範囲を規定することを意図する。
【図面の簡単な説明】
【図１】ポリシリコンエッチング後の先行技術の不揮発性メモリデバイスの側面図であって、２本のポリシリコンラインを示す図である。
【図２】第１のスペーサ堆積後の先行技術の不揮発性メモリデバイスの側面図である。
【図３】第１のスペーサのエッチング後の先行技術の不揮発性メモリデバイスを示す図である。
【図４】この発明の或る実施例の、２本のポリシリコンライン間の酸化物または窒化物スペーサの側面図である。
【図５】不揮発性メモリデバイスの一実施例の、第２のスペーサのエッチング後のコア区域の側面図である。
【図６】不揮発性メモリデバイスの或る実施例の、第２のスペーサのエッチング後のコア区域の側面図である。
【国際公開パンフレット】
2004507072.tif 000003
2004507072.tif 000004
2004507072.tif 000005
2004507072.tif 000006
2004507072.tif 000007
2004507072.tif 000008
2004507072.tif 000009
2004507072.tif 000010
【国際調査報告】
2004507072.tif 000011
2004507072.tif 000012