(57)【要約】磁性材料層（６２、６６）の間に材料のトンネル層（６４）を含み、材料のトンネル層が、磁性材料の層よりも第３の材料を強く引き付けるＭＴＪセル（５０）。第３の材料は、セルが加熱されたときに磁性材料層からトンネル層に第３の材料が再分配されるように一方または両方の磁性材料層に導入される。再分配されると、トンネル層はトンネル障壁材料となる。また、第１の拡散障壁層（６７）が、第１の金属電極（６８）と磁性材料層の１つ（６６）との間に配置され、かつ／または第２の拡散障壁層が、第２の金属電極と他の磁性材料層との間に配置され、磁性材料層内への電極内の金属の拡散を防止する。
2004521478.tif 000002
【特許請求の範囲】
【請求項１】
第１の金属電極、該第１の金属電極と電気的に接続する第１の磁性材料の層、材料のトンネル層、第２の磁性材料の層、および該第２の磁性材料の層に対して電気的に接続される第２の金属電極とからなる材料の積層を形成する工程であって、
材料の積層を形成する工程が、
前記第１の磁性材料の層の上に、前記第１の磁性材料の層よりも第３の材料をより強く引き付け、かつ、前記第３の材料と共にトンネル障壁材料を形成する、材料のトンネル層を配置する工程と、
第２の磁性材料の層よりも第３の材料を強く引き付ける該材料のトンネル層の上に第２の磁性材料の層を配置する工程と、
前記第１の層の上に材料のトンネル層を配置する工程の際に、第１の磁性材料の層と第２の磁性材料の層との一方に第３の材料を導入し、前記第２の磁性材料の層を前記材料のトンネル層の上に配置する工程と、
積層を形成する工程において、第１の金属電極と第１の磁性材料の層、および第２の金属電極と第２の磁性材料の層との間の一方に第１の拡散障壁層を配置する工程と、
第１の磁性材料の層と第２の磁性材料の層との一方から材料のトンネル層に第３の材料を再分配すべく積層を加熱する工程と、からなるＭＴＪセルを製造する方法。
【請求項２】
第１の金属電極を形成する工程と、
該第１の金属電極上に第１の拡散障壁層を配置する工程と、
該第１の拡散障壁層が該第１の金属電極と前記第１の磁性材料の層との間に配置され、該第１の金属電極に対して電気的に接続されるべく該第１の磁性材料の層を配置する工程と、
該第１の磁性材料の層の上に材料のトンネル層を配置する工程と、
材料のトンネル層の上に第２の磁性材料の層を配置する工程と、
第２の拡散障壁層が第２の金属電極と第２の磁性材料の層との間に配置され、第２の磁性材料の層の上に、第２の金属電極に対して電気的に接続されている第２の拡散障壁層を配置する工程と、からなるＭＴＪセルを製造する方法。
【請求項３】
第１の磁性材料の層を形成する工程と、
該第１の層の上に、第１の磁性材料の層よりも第３の材料を引き付ける傾向が強く、かつ、第３の材料と共にトンネル障壁材料を形成する材料のトンネル層を配置する工程と、
第２の磁性材料の層よりも該第３の材料を引き付ける傾向が強い該材料のトンネル層の上に該第２の磁性材料の層を配置する工程と、
前記第１の層を形成する際に、該第１の層の上に材料のトンネル層を配置し、該材料のトンネル層の上に磁性材料の第２の層を配置し、第１の磁性材料の層と第２の磁性材料の層の一方に第３の材料を導入する工程と、
前記第１の磁性材料の層、前記材料のトンネル層、および前記第２の磁性材料の層を加熱して、第１の磁性材料の層および第２の磁性材料の層の一方から材料のトンネル層に第３の材料を再分配する工程と、からなるＭＴＪセルを製造する方法。
【請求項４】
第１の金属電極、同第１の金属電極に対して電気的に接続される第１の磁性材料の層、材料のトンネル層、第２の磁性材料の層、および同第２の磁性材料の層に対して電気的に接続される第２の金属電極を含む材料の層を積層する工程と、
積層の際に、該第１の金属電極と該第１の磁性材料の層の間、および該第２の金属電極と該第２の磁性材料の層の間の一方に拡散障壁層を配置する工程と、からなるＭＴＪセルを製造する方法。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、改善された熱耐性と、改善された温度安定性とを有するＭＴＪセルを製造する方法に関する。
【０００２】
（発明の背景）
磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスは、半導体回路と、磁気トンネル接合（ＭＴＪ）タイプの磁性材料との集積に基づいている。ＭＴＪセルの製造および動作に関する更なる情報は、１９９８年３月３１日に付与された「多層磁気トンネル接合メモリセル」（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌｉｎｇ  Ｊｕｎｃｔｉｏｎ  Ｍｅｍｏｒｙ  Ｃｅｌｌｓ）という名称の米国特許第５，７０２，８３１号に見出されるので、本願明細書に援用する。通常の半導体処理は４００℃以上の処理温度を必要とする場合がある。ＭＴＪセルで現在使用される材料は、３００℃以上では不安定なのが一般的で、動作特性の損傷や劣化を伴わずにこのような高温に耐え得ない。したがって、この種の高処理温度に耐えるＭＴＪ材料が望まれる。さもなければ、低温の特別な処理をするモジュールを開発しなければならない。いくつかの特別な環境では、これが実現可能である場合がある。しかし、特別な低温処理モジュールが必要な場合、ＭＲＡＭチップまたはデバイスを製造するコストが明らかに増大する。
【０００３】
また、通常のＣＭＯＳ工程内にＭＴＪ層を挿入し得る時期に応じて、メモリセルのサイズが異なる。ＣＭＯＳ工程内へのＭＴＪ層の挿入が早期に可能であればそれだけ、メモリセルのサイズが小さくなる。これは、ＣＭＯＳプロセス中の層の数が増加するにつれて最小寸法が大きくなるからである。したがって、メモリセルのサイズをより小さくするために、ＣＭＯＳ工程中のより早期に挿入し得る熱耐性ＭＴＪ材料を有することが望ましい。セルのサイズがより小さくなるにつれて、メモリが高密度になり、メモリコストが低下する。
【０００４】
ＣＭＯＳ等の通常の半導体製造プロセスにおいて、ＭＴＪセルと半導体回路との集積に伴うさらなる問題は、プロセスの高温加熱工程中に、アルミニウムやアルミニウム合金金属など一般的な金属電極が磁性層内に拡散することである。磁性層にアルミニウムが拡散すると、ＭＴＪセルの動作特性が大幅に低下する可能性があり、またはセルが完全に動作不能になる可能性がある。メモリセル、ディスク読取りヘッドなどのフィールドセンサ、および他の磁気電子ハイブリッドシステムを含めたＭＴＪセルの多くの適用分野において、改善されたＭＴＪ熱耐性は有益である。。
【０００５】
したがって、より良い熱耐性および改善された温度安定性を有するＭＴＪセルを製造する方法を提供すること、および、それによる装置を提供することが強く望まれている。
【０００６】
（好ましい実施形態の説明）
次に図、具体的には図１に、磁気トンネル接合（ＭＴＪ）セルの動作を簡単に説明するためにＭＴＪセル１０の簡略断面図が例示してある。ＭＴＪセル１０は、一対の磁性材料の層１１，１２を含む。層１１，１２の間にトンネル障壁材料の層１４が挟まれている。当技術分野で周知のように、層１１，１２はそれぞれ、一般に、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）等の複数の磁性材料の層から形成されている。層１４は、酸化アルミニウムや窒化アルミニウム等の非導電材料から形成されている。
【０００７】
磁性材料の層の一方、本説明では層１１がより大きなスイッチング磁界を有し、それにより、矢印１６によって示されるそれの磁気ベクトル（以後、ベクトル１６と呼ぶ）は、印加された磁界がそれのスイッチング磁界よりも小さいときには常に同一の方向に指向している。矢印１７によって示される層１２の磁気ベクトル（以後、ベクトル１７と呼ぶ）はより小さなスイッチング磁界を有し、印加された磁界がそれのスイッチング磁界よりも大きいときには、層１２の物理的サイズによる制約以外では、自由に２つの方向のいずれかに指向する。セル１０は、一方の層１１，１２から他方にセル１０を介して垂直方向に電気が流れるべく回路内に接続されることによって使用される。セル１０は、電気的には抵抗器として表し得て、その抵抗の大きさは、磁気ベクトル１６，１７の向きによって決まる。当業者に理解されるように、セル１０は、磁気ベクトル１６，１７の方向が対向している（逆方向を向いている）ときに比較的高い抵抗を有し、磁気ベクトル１６，１７の方向が一致しているときに比較的低い抵抗を有する。
【０００８】
関連する電子回路で変化を簡単に検出し得るように、低抵抗（方向が一致しているベクトル１６，１７）よりも高抵抗（方向が対向しているベクトル１６，１７）を有することが当然望ましい。高抵抗と低抵抗との差は通常、磁気抵抗（ＭＲ）と呼ばれ、この差は通常、パーセント（％）で表され、本明細書では以後ＭＲ％で示す。
【０００９】
ＭＴＪセルまたはセルのアレイを製造する現在の方法においては、以下のような処置が一般的である。底面のコンタクト金属が支持基板の上に成膜される。磁性材料の下層とアルミニウムの薄層とからなる多層が、底面のコンタクト金属の上に成膜される。次いでアルミニウム金属が酸化されて、トンネル障壁を形成する。次いで、磁性材料の上層と上面のコンタクト金属とが、酸化されたアルミニウムの上に成膜される。問題は、ＭＴＪセルアレイに関連する半導体回路を処理するために、１回以上の高温加熱工程（すなわち４００℃以上）が必要になる場合があることである。これらの高温加熱工程は、セルの特性および性能の大幅な劣化をもたらす。
【００１０】
高温加熱下でのセルの劣化は、磁性層／トンネル障壁の界面に他の１つまたは複数の金属が拡散することによって生じ、トンネル障壁に次いで磁性層の酸化が結果として生じることによると考えられる。酸化された磁性材料または不純物を有する磁性材料は、磁気分極が非常に弱く、これはＭＲ％に大きな影響を及ぼす。いくつかの例において、上述のプロセスに従って製造されたＭＴＪセルが３５０℃〜４００℃の工程を経た後には、ＭＲ％をほとんどまたは全く有さず、実質的に役に立たなくなることが判明している。
【００１１】
熱耐性をもつＭＴＪセル、すなわち後続の高温熱処理に耐え得るセルを製造するために、以下の手順が開発されている。図２に支持基板２０が提供されており、これは例えば半導体基板などであってよい。下側即ち底面金属電極２２が、周知の方法で基板２０の表面上に成膜される。多くの適用例では、金属電極２２は、関連する半導体回路の処理中のメタライゼーション工程の一部であり得る。以下でより詳細に説明するように、金属電極２２は、成膜プロセスを最適化するために使用される材料の多様な層（すなわちサブ層）からなってもよい。しかし、本説明を簡略化するために、ここでは１つの層のみを例示して説明する。
【００１２】
図３において、磁性材料の層２４が金属電極２２の上面に成膜されている。当然、磁性材料の層２４も、最終的なセルの磁気特性および品質を改善すべく、特に設計された磁性材料の多数の層を含んでもよい。しかし、これらの特徴は本発明の一部ではなく、本発明は、磁性材料の１つ以上の層（すなわちサブ層）を有して動作するので、簡略化するために１つの層を例示する。この実施形態において、層２４の上側部分２５（破線で示される）が、プラズマ酸化、ＵＶ光励起酸化、反応性スパッタリング、酸素原子を用いた酸化、自然酸化等の好都合な方法によって酸化される。ここで、必要なトンネル障壁を生成するために、ベース材料と共に酸素以外の材料を使用してもよい。全てのそのような材料が本発明に含まれ、単に例示目的で酸素を用いている。例えば、酸素を使用して酸化物を生成するのではなく、窒素を使用して窒化物を生成してもよい。
【００１３】
図４には、アルミニウム金属の層２６が層２４の表面上に成膜されている。アルミニウム金属は集積回路などで非常に多く使用されているので、この例でもアルミニウム金属を使用している。トンネル障壁材料を形成するために、酸素や窒素などの材料と組み合わせ得る他のベース材料を使用してもよい、本発明はそのようなベース材料を全て含む。又、層２４および他の層内に導入される酸素の量に応じて、アルミニウムの層２６をこの時点で部分的に酸化してもよい。しかし、層２６にいくらかの酸素を導入したとしても、層２６のアルミニウム金属が酸素欠乏状態であることを理解されたい。すなわち、層２６のアルミニウム金属が全て酸化されるわけではない。
【００１４】
図５には、参照符号２７にて表され、破線にて示された磁性材料の薄層が層２６の上に成膜され、適宜に任意な方法（上述参照）により酸化される。酸化後、磁性材料の残りの部分が成膜されて、磁性材料の上側層２８を形成する。上部金属電極２９が層２８の上に成膜されて、ＭＴＪ構造３０が完成する。ここでも、上述したように、多くの適用例で、金属電極２９は関連する半導体回路の処理中のメタライゼーション工程の一部であってもよい。ここで、説明した工程は簡略化したバージョンのものであり、接続線やビット線の形成など多くの追加工程を含み得ることを理解されたい。さらに、ＭＴＪセルは比較的大きなアレイ内に製造されるのが一般的で、説明した工程は、追加のマスキングおよびエッチング工程によってアレイ全体を製造し、全面が成膜されたアレーを個々のセルに分割する工程を含むが、これは説明の簡便化のために省略する。
【００１５】
酸化された磁性層２４，２８はほぼゼロの磁気分極を有し、そのＭＲ％はほぼゼロなので、上述した非熱処理ＭＴＪ構造３０はほぼゼロのＭＲ％を有する。ＭＴＪ構造３０が後続の処理工程で加熱されるとき、酸素欠乏アルミニウム（すなわちＡｌＯｘ）は、層２４の上側部分２５および層２８の下側部分２７内に存在する酸素を引き付ける傾向がより強く（より負の形成エンタルピーまたはより高い親和性）、それにより磁性層２４，２８から酸素を取り、層２６を完全に酸化し、トンネル障壁材料を形成する。磁性層２４，２８内の酸素の量、含まれる場合には層２６内の酸素の量、および４００℃以上での処理時間は、４００℃以上での処理が完了した後に、磁性層２４，２８内の実質的に全ての酸素がアルミニウム層２６内に吸収されるべく制御される。
【００１６】
ここで、磁性層２４，２８の一方または両方の全ての部分または任意の部分をはじめに酸化して、アルミニウム層２６を酸化するのに必要な酸素の量を提供し得るので、このプロセスは非常に正確に制御し得ることに留意されたい。さらに、例えば以下の工程が高温での時間を非常に短時間だけ含む場合、層２６を部分的に酸化し得る。層２６に対する酸素の量および酸素の位置を正確に制御して、最終的には、ほとんどまたは全く酸素がない磁性層と、完全に、またはほぼ完全に酸化された障壁層とを備えるＭＴＵ構造３０を提供し得る。したがって、ＭＴＪ構造３０は、後続の高温処理工程に耐え、処理の最後に最適なＭＲ％を有する。
【００１７】
ＭＲＡＭを目的とするＭＴＪ磁気記憶部品は通常、導電ベース金属層（例えば、半導体製造プロセス中のメタライゼーション工程）、次いでシードおよびテンプレート層を含む底面電極、次いで１つ以上の磁性層、次いでトンネル障壁、次いで少なくとも１つの磁性層を含む上部電極、次いで導電上部金属層（例えば半導体製造プロセス中の別のメタライゼーション工程）を成膜することによって形成される。例えば半導体製造工程中のアニーリングまたは活性化工程としての加熱後、ＭＴＪ構造の１つの障害メカニズムは、上部および底面電極内への、導電ベースおよび上部金属層内で使用される材料の拡散である。コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）など電極で使用される重要な材料は、例えばアルミニウムのいくつかの金属電極と合金形成する傾向があり、銅（Ｃｕ）内にも拡散することが知られている。半導体製造のメタライゼーション工程でアルミニウムおよび銅が非常に多く使用されるので、この合金化は重大な問題になる。
【００１８】
具体的には図６を参照して、本発明によるＭＴＪ磁性部品５０の簡略断面図が例示されている。部品５０は、支持基板５２の上に形成され、この基板は例えば半導体基板などであってよく、関連トランジスタおよび他の制御電子機器（図示せず）を含み得る。本明細書でより詳細に説明するように、ベース電極５４は、基板５２の表面上に形成され、いくつかの層を含み得る。ＩｒＭｎなどの反強磁性ピン止め層５６が電極５４の上に形成され、層５６によって固定された配向でピン止めされた磁気ベクトルを有する磁性層５８が、層５６の上に成膜される。層６０が層５８の上に形成され、磁性層６２が層６０の上に形成される。層６０は通常、層の厚さに応じて反強磁性（ＡＦ）と強磁性（ＦＭ）の間で振動する磁性層５８と６２の間のカップリングを生成する性質を有することが知られているルテニウムまたはいくつかの他の非磁性金属の１つから形成される。層５８はピン止め層と呼ばれ、層６０はスペーサ層と呼ばれ、層６２は固定層と呼ばれる。典型的には、層５８，６２を逆方向に強く結合させる１次ＡＦピークに対応して、スペーサ層の厚さは５Å〜１０Åの範囲内で選択される。この構成は、磁性部品の磁気応答を最適化するという利点を有する。例えば２００２年９月１８日にチェン（Ｃｈｅｎ）に付与された米国特許第６２９２３８９号を参照されたい。５Å〜１０Åの範囲内の非常に薄いスペーサ層６０を有することにより、熱耐性が弱くなる。これは、層の構造が劣化し、カップリングが、３００℃よりも高い温度に加熱されたときにＦＭ成分を有し始めるためである。改善された熱安定性および耐性を提供するために、上で簡単に説明した合金化の問題に加えて、この問題も是正しなければならない。トンネル障壁６４が磁性層６２の表面上に形成され、磁性層６６が障壁６４の上に形成される。この好ましい実施形態では、磁性層５８、６２、６６が磁性材料としてＣｏＦｅを含むが、他の材料を使用し得る。また、酸化アルミニウムが、トンネル障壁６４を形成する好ましい材料である。部品５０を構成する積層構造は、磁性層６６の上に上部電極６８を成膜することによって、または任意選択で、層６６と，６８の間に拡散障壁層６７を含むことによって完成される。拡散障壁層６７は、本明細書でより詳細に説明するようにＡｌＯｘまたはＴａＮｘなどの材料から形成し得る。
【００１９】
上で簡単に説明したように、後続の高温処理工程が行われたときに、ベース電極および／または上部電極内の１つ以上の金属が磁性層のいくつかと合金化するという問題が生じる。さらに、図７を参照すると、この問題を克服するために、拡散障壁層７４が、メタライゼーション層７２の上面に形成される。この好ましい実施形態では、拡散障壁層７４が、酸化タンタル、窒化タンタル、酸化アルミニウム、窒化アルミニウムなど安定な化合物を含む。酸化タンタル、酸化アルミニウム、および窒化アルミニウムは一般に非導電材料であるが、層７４が非常に薄く形成され、それによりその抵抗がトンネル障壁抵抗（層６４）に比べて小さくなる場合、磁性部品５０の動作に大きな影響を及ぼすことなく拡散障壁が形成される。一般に、層７４は、トンネル障壁と同じ材料が使用された場合、トンネル障壁６４よりも薄く形成されるときに効率良く動作することが判明している。さらに、障壁６４は、上部に磁性材料を成膜し得るように非常に滑らかでなければならず、粗さを小さくするために、アモルファスまたは非常に小さい結晶材料が好まれる。特定の例では、トンネル障壁６４は、厚さが約７Å〜２０Åの酸化アルミニウムから形成され、層７４は、厚さが約５〜１００Åの窒化タンタルから形成される。薄く滑らかな窒化タンタル拡散障壁を作成する好ましい方法は、メタライゼーション層７２の上面に厚さ１０Å〜４０Åの金属Ｔａ層を成膜し、次いでＴａ層を窒素イオンまたはラジカルにさらす方法である。この方法は、反応性スパッタリングによって作成されるはるかに厚い従来型障壁よりも効果的な薄い拡散障壁を生成する。
【００２０】
図７に例示される実施形態では、シード層７６が拡散障壁層７４の上面に形成され、テンプレート７８がシード層７６の上面に形成される。当然、層７６，７８は任意選択のものであり、本説明では、含まれる場合にはベース電極５４の一部として含まれることを理解されたい。一般に、拡散障壁層７４は、この実施形態の層５６では、金属電極７２と次の磁性材料の層との間に配置される。この様式では、拡散障壁層７４が、後続の高温処理工程中に層７２内の金属が層５６，５８内の磁性材料との合金化や拡散を防止する。
【００２１】
上部電極６８は、上部および／または下部に拡散障壁層を有するベース電極５４とある程度は同様に形成することが可能で、ただし、シードおよびテンプレート層が通常は含まれていない点が異なる。いくつかの製造工程では、工程の準備が比較的容易であり、そのため、高温工程は全て、上部電極６８の成膜前に行われる。そのような例では、上部電極６８と磁性層６６の間の上側拡散障壁層６７は任意選択であってよい。何らかの制限された合金化が、何らかの比較的通常の温度のもとで生じる可能性があり、この制限された合金化さえも防止するために拡散障壁層を組み込むことが望ましい場合がある。また、いくつかの実施形態で、かついくつかの製造工程で、磁性部品５０の後に関連する電子機器または追加の電子機器を製造し得る。そのような例では、ベース電極５４内の拡散障壁層に加えて、またはその代わりに、上部電極６８内に１つまたは複数の拡散障壁層を形成することが望ましい場合がある。ここでも、この実施形態の層６６で、１つまたは複数の上側拡散障壁層６７が、上部電極６８内の金属層と、次の磁性材料の層との間に配置される。
【００２２】
層６０，６２が含まれる場合、層６０の厚さは、前述した第１のピークではなく第２のＡＦピークに対応するように選択される。このとき、層６０の厚さは、典型的な１次構造の場合の５Å〜１０Åではなく、１２Å〜２２Åの範囲内にある。上述した、より厚い層６０を有する構造は、３５０℃よりも高い温度まで加熱した後にも機能し続けるが、一方、より薄い層６０を有する１次構造は、層５８，６２の間での完全なＡＦカップリングを提供することを停止する。層５８，６２の間の２次ＡＦカップリングが十分に強い場合、３つの層５８、６０、６２の成長がシードされて、ＦＣＣ材料の場合には強い（１１１）配向を有し、あるいはＨＣＰ材料の場合には（００１）を有し、磁気層が好ましくはＣｏおよびＦｅを含む。適切な膜成長のシードとなり、所望の配向を達成するために、シード層７６およびテンプレート層７８が任意に選択される。ＦｅＭｎやＴａＮｘなど層５６に対するＡＦピン止め材料をいくつか選択することにより、拡散障壁層７４は、シード層７６およびテンプレート層７８を必要とすることなく適切な配向のシードとなる。
【００２３】
したがって、積層を形成する工程において、１つ以上の拡散障壁層が、ベース金属電極とそれに隣接する磁性金属の層との間、および上部金属電極とそれに隣接する磁性材料の層との間の一方または両方に配置される製造方法および装置が開示される。１つ以上の拡散障壁層が、後続の高温中の金属の拡散、または金属とそれに隣接する磁性材料の層との合金化を防止し、ＭＴＪセル等の磁性部品に改善された熱安定性を提供する。ピン止め層および固定層に関して適切な配向のＣｏＦｅ合金を使用することにより、２次ＡＦカップリング・ピークで動作する厚いスペーサ層が、強いＡＦカップリングと、改善された熱安定性とを提供する。さらに、改善された熱安定性によって、より標準的な半導体プロセスをＭＲＡＭプロセスに関連して使用することを可能にし、これは、プロセス全体を簡略化し、コストを削減し、より小さなＭＲＡＭデバイスの製造を可能にする。
【００２４】
上述した熱耐性ＭＴＪと熱安定性ＭＴＪの組合せが、製造プロセスを大幅に改善し、ＭＲＡＭ構造と関連半導体回路とのより簡単な集積を可能にする。より簡単な集積は、実質的により低い処理コストをもたらす。さらに、熱耐性ＭＴＪおよび熱安定性ＭＴＪにより、半導体（ＣＭＯＳ）プロセスへのＭＴＪ構造のより簡単な挿入が、より高密度のＭＴＪ構造（すなわち、より小さなメモリセルサイズ）と、より低いビット当たりのコストとをもたらす。
【００２５】
本発明の特定の実施形態を図示し、説明してきたが、当業者にはさらなる変形および改良が想定されよう。したがって、本発明が、図示した特定の形態に限定されないことを理解されたい。頭記の特許請求の範囲では、本発明の精神および範囲を逸脱することない全ての変形形態を網羅することを意図した。
【図面の簡単な説明】
【図１】ＭＴＪセルの簡略断面図。
【図２】本発明によるＭＴＪセルの製造工程図。
【図３】本発明によるＭＴＪセルの製造工程図。
【図４】本発明によるＭＴＪセルの製造工程図。
【図５】本発明によるＭＴＪセルの製造工程図。
【図６】本発明による製造工程のさらなる工程を含むＭＴＪセルの簡略断面図。
【図７】本発明による製造工程のさらなる工程を含むＭＴＪセルの簡略断面図。
【国際公開パンフレット】
2004521478.tif 000003
2004521478.tif 000004
2004521478.tif 000005
2004521478.tif 000006
2004521478.tif 000007
2004521478.tif 000008
2004521478.tif 000009
2004521478.tif 000010
2004521478.tif 000011
2004521478.tif 000012
2004521478.tif 000013
2004521478.tif 000014
2004521478.tif 000015
2004521478.tif 000016
2004521478.tif 000017
2004521478.tif 000018
2004521478.tif 000019
2004521478.tif 000020
2004521478.tif 000021
2004521478.tif 000022
2004521478.tif 000023
2004521478.tif 000024
2004521478.tif 000025
2004521478.tif 000026
2004521478.tif 000027
2004521478.tif 000028
2004521478.tif 000029
【国際公開パンフレット（コレクトバージョン）】
2004521478.tif 000030
2004521478.tif 000031
【国際調査報告】
2004521478.tif 000032
2004521478.tif 000033
2004521478.tif 000034