(57)【要約】【解決手段】多層基板（２００）及び該多層基板が取り付けられるインピーダンス制御コネクタ内のインピーダンス及び干渉を同時に最適化する多層基板を提供する。多層基板は、少なくとも１層の信号回路層（２０２）に取り付けられた複数の信号ピン（１０４）と、少なくとも１層の接地回路層（２０２）に取り付けられた複数の接地ピン（１０２）とを有する。信号ピンはパターン状又はマトリックス状の差動対（１０６）として配列され、差動対はパターンの列Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆに千鳥配列される。本発明の一実施形態によれば、多層基板の各差動対は、他の信号コンタクトよりも接地コンタクトにより強く結合される。また、多層基板は、複数対に配列された複数の信号トレース片（１１０）を有する。対の両信号トレース片は、長さが等しく、直線的経路チャンネル（１０）を経由して信号コンタクトに接続される。
2004525524.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１層の信号回路層（２０２）に取り付けられた複数の信号ピン（１０４）と、少なくとも１層の接地回路層（２０２）に取り付けられた複数の接地ピン（１０２）とを具備する多層回路基板において、
前記複数の信号ピンは、複数の行を含むパターン内の複数の差動対として配列され、
該複数の差動対は、前記複数の行内で千鳥配列されていることを特徴とする多層回路基板。
【請求項２】
前記複数の差動対の各々内の前記複数の信号ピンは、第１方向（１０７）に整列され、
前記複数の差動対は、前記第１方向に直交する第２方向に互いに対して千鳥配列されていることを特徴とする請求項１記載の多層回路基板。
【請求項３】
第１行の前記パターンの前記複数の差動対は、第２行の前記パターンの前記複数の差動対に対して千鳥配列されていることを特徴とする請求項１記載の多層回路基板。
【請求項４】
前記各差動対の１本の前記信号ピンは、他の前記信号ピンよりも前記接地ピンにより強く結合されることを特徴とする請求項１記載の多層回路基板。
【請求項５】
前記各差動対の第１の前記信号ピンは、前記差動対の第２の前記信号ピンよりも前記接地ピンにより強く結合されることを特徴とする請求項１記載の多層回路基板。
【請求項６】
前記多層回路基板は、複数対に配列された複数の信号トレース片（１１０）をさらに具備し、
前記各トレース片の対の各々の信号トレース片は、鏡像関係で配列されていることを特徴とする請求項１記載の多層回路基板。
【請求項７】
前記トレース片の対の第１信号トレース片は、前記差動対の第１信号ピンに電気接続され、
前記トレース片の対の第２信号トレース片は、前記差動対の第２信号ピンに電気接続されていることを特徴とする請求項６記載の多層回路基板。
【請求項８】
前記多層回路基板は、経路チャンネル（１０８）をさらに具備し、
前記複数の差動対（１０６）は、第１方向（１０７）に整列し、
前記経路チャンネルは、前記第１方向に直交する第２方向に直線的に整列することを特徴とする請求項１記載の多層回路基板。
【請求項９】
前記信号ピン及び前記接地ピンはバイアであることを特徴とする請求項１記載の多層回路基板。
【請求項１０】
前記信号回路層の数は、前記パターンの前記Ｓン号コンタクトの行の数より少ないことを特徴とする請求項１記載の多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路層を有する多層回路基板に関し、より詳細には特異な差動コネクタパターンすなわち差動コネクタフットプリントを含む回路層を有する多層基板に関する。
【背景技術】
【０００２】
過去において、基板対基板コネクタとして使用されるインピーダンス制御されたコネクタが提案されてきた。ある種の基板対基板コネクタは、多層回路層を介して印刷回路基板に取り付けられる。回路層は、信号回路層でもよいし、接地回路層でもよい。代表的な回路層は、信号回路層及び接地回路層が交互となるように配置される。すなわち、２層の信号回路層は１層の接地回路層により分離される。回路基板内のクロストーク、ＳＮ比及びインピーダンスを制御するために、接地層の間に信号層を挟むことができる。信号路全体で一様なインピーダンスを維持することは、適正な信号伝送には好ましい。
【特許文献１】
特開平３−１６５４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
以前は、コネクタが示すインピーダンス変動は、適用量により性能が低下しなかった。というのは、信号及びデータの伝送速度は比較的低い（例えば１ＧHz又は１Ｇbps）というのが一つの理由である。しかし、速度が２ＧHz又は２Ｇbpsに近い及び超える速度でデータ信号を伝送することができる、より新しいシステムが提案されてきた。データ伝送システムの速度は増大するので、各コネクタ及びシステム内での信号損失等の小さなインピーダンス変動でさえも深刻な問題を引き起こすおそれがある。
【０００４】
従来、高速データシステムは、不連続信号を補償する信号レゾルーションに依存してきた。信号レゾルーションは、システム内の電圧過渡現象に関連する。例えば、０Ｖから１Ｖまでの電圧切換えは、エッジレートと称される有限時間で生ずる。エッジレートは、電圧が変化する距離（又はそれに要する時間）の関数である。すなわち、電圧が導電路にわたって０Ｖから１Ｖに切り換わる場合、電圧切換えは導電路にわたって瞬時には生じない。その代わり、状態を切換えるために導電路にわたって所定量のレゾルーション時間を要する。例えば、電圧がＡ点からＢ点までの導電距離にわたって変化する場合、Ａ点からＢ点までの距離に沿って電圧が変化する。すなわち、電圧が１Ｖに最初に変化する際、Ａ点における電圧は１Ｖになり得るが、Ｂ点における電圧は０Ｖのままである。電圧がＡ点からＢ点まで変化するので、電圧はＡ点からＢ点までの距離にわたって変化する。しかし、電圧変化がＢ点に到達する際にＢ点における電圧は１Ｖに変化する。Ａ点からＢ点までの距離にわたって０Ｖから１Ｖへの変化の進行は、エッジと称される。Ａ点からＢ点までの距離にわたる電圧が０Ｖから１Ｖに変化する時間は、エッジレートである。
【０００５】
典型的には、２ＧHzの信号に対し、信号エッジレートの範囲は100から200ピコ秒である。過渡時間は、コネクタにより示されるジッタ量及びＳＮ比に直接影響を与える。コネクタにおけるインピーダンスの代表的な不整合は、システムを通してジッタ及びノイズを引き起こす。コネクタ及び多層回路基板は、回路基板及びバイアと係合するコンタクトピンを介して回路基板上のトレース片等の、インピーダンスに影響を与えるおそれがあるいくつかの部品を有する。多層印刷回路基板のバイアは容量的である。代表的なバイアの容量性は、バイアのインピーダンスを所望の信号インピーダンスすなわち50Ω又は100Ωより小さくさせる。すなわち、代表的なコネクタは、理想的な50Ω又は100Ω（差動コネクタの場合）よりも小さいインピーダンスを維持する。コネクタコンタクトは、コネクタインピーダンスを最適化するために配置されてきたが、コネクタフットプリントインピーダンスを最適化するために配置されてはいない。
【０００６】
多くの基板対基板システムは、多層回路基板及びコネクタを具備し、それらの間の複数信号差動対を適用するものが提案されてきた。複数差動対は、１差動対の一方の信号が０Ｖから１Ｖに切り換わる場合、その差動対の他方の信号は１Ｖから０Ｖに切り換わるように、相補的な信号を含む。差動対コネクタは、１差動対の信号ピン間の計算された距離を使用することにより、インピーダンスを制御するものが提案されてきた。キャパシタンスが減少すると、インピーダンスが増加する。信号ピン及び接地又は他の信号ピン間の距離が小さくなると、キャパシタンスは増大する。逆に、信号ピン間の距離が大きくなると、インピーダンスは増加する。よって、従来のシステムの信号ピンは、適当なインピーダンスを生成するために、他の信号ピンからの適当な距離で配置される。１差動対か別のものの２本のピン間の距離が大きくなると、それらピンは互いにより「強く結合」されないものと考えられる。同様に、１差動対か別のものの２本のピン間の距離が小さくなると、それらピンは互いにより「強く結合」されたものと考えられる。１差動対の信号ピンの結合が弱くなるとピンでのインピーダンスが増大するが、信号ピン間の結合が強く結合するとインピーダンスが減少する。
【０００７】
また、１差動対の信号ピン間の距離が大きくなると、多層回路基板、コネクタ及びピンにおける他の信号ピンからの干渉、ノイズ及びジッタが増大する。すなわち、１差動対の１信号ピンが相補的な信号ピンからさらに変位すると、各信号ピンは異なる差動対の信号ピンと結合するようになるおそれがある。分離し異なる差動対の信号ピンが互いに結合するようになると、信号ピンは互いにクロストークを示し始める。すなわち、互いに相補的な信号ピン間の結合が弱くなると、相補的でない信号ピン間の結合が強くなるおそれがある。相補的でない信号ピン間の結合が強くなると、ピン間のクロストークが増大する。この結果、多層回路基板、コネクタ及びシステム内の干渉、ノイズ及びジッタが増大する。このため、信号ピン間の距離を大きくして多層回路基板の特定差動対内のインピーダンスが増大すると、多層基板内で干渉、ノイズ及びジッタがより引き起こされる。逆に、１差動対の信号ピン間の距離を小さくして多層回路基板内のインピーダンス、ノイズ及びジッタの量が減少すると、多層基板内一様でない、又は適当でないインピーダンスを生成するおそれがある。
【０００８】
代表的な信号ピン及び接地ピンは、目標の信号ピンを接続するためにトレース片が信号ピンの周囲で捩じれ、向きを変えるように、回路基板上に配列される。信号ピンは互いに離間し、非直線経路チャンネル（non-linear routing channels）に沿って横たわるトレース片間に経路チャンネルを形成する。従来、非直線経路チャンネルが信号性能を低下させることは認識されていなかった。その代わり、経路チャンネルは、バイア及びピン配置より重要性ではない。目標の信号ピンまでの直線路を阻止する接地バイア及びピン或いは信号バイア及びピンが存在するため、経路チャンネルは非直線的である。
【０００９】
代表的な回路層上のトレース片の対は、信号ピンの差動対に接続される。すなわち、１トレース片は差動対の１信号ピンに接続されるが、別のトレース片は相補的信号ピンに接続される。しかし、非直線的トレース経路により、トレース片は典型的には等しい長さではない。この結果、異なる長さのトレース片を通る差動信号は、１出力ピン又はバイアに到達すると、互い位相がずれるおそれがある。位相がずれた差動信号すなわちスキュー信号は、コネクタ及びシステム内で高いレベルの干渉を生ずるおそれがある。
【００１０】
従って、解決すべき課題は、インピーダンス、干渉、ノイズ及びジッタの観点から改良された信号特性を示す多層回路基板を提供することである。
【課題を解決するための手段】
【００１１】
上記課題は、請求項１に従った発明により解決される。
【００１２】
本発明は、少なくとも１層の信号回路層に取り付けられた複数の信号ピンと、少なくとも１層の接地回路層に取り付けられた複数の接地ピンとを具備する多層回路基板である。信号ピンは複数列を含む１パターン内の差動対として配列される。ここで、複数の差動対は複数行内で千鳥配列される。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して本発明の実施形態を説明する。
【００１４】
図１は、本発明の一実施形態に従った多層回路基板２００の一部の断面を示す図である。多層回路基板２００は複数の回路層２０２を有する。回路層２０２は、信号回路層及び接地回路層間で交互になるのが好ましい。例えば、回路上層２０３は信号回路層であるが、回路上層２０３の直下の回路層２０５は接地回路層である。すなわち、多層回路基板２００は、互いに挟まれる一連の導電層及び絶縁層を有する。また、多層回路基板２００は、複数のバイアスルーホールすなわちバイア（via）を有する。バイアは、多層回路基板２００内に形成されたバイア路２０４を有する。多層回路基板２００は、バイア路２０４により保持される金属ピンすなわちテール２１０を受容する。金属ピン２１０は、バイア路２０４から外側に延びる接触部２１１と、バイア路２０４内に嵌まる被保持部２１２とを有する。コネクタ（図示せず）は金属ピン２１０を含んでもよい。すなわち、コネクタからの金属ピン２１０はバイア内に挿入されてもよい。
【００１５】
実施の際、多層回路基板２００は、インピーダンスが制御されたコネクタのコネクタハウジングに取り付けられる。別の多層回路基板２００は、同一のインピーダンスが制御されたコネクタの別体のハウジングに取り付けられる。例示のみであるが、単一端バイア及びピンが使用される場合、50Ωのインピーダンスがインピーダンス制御されたコネクタの全体で維持でき、或いは差動対１０６がインピーダンス制御されたコネクタ内で使用される場合、100Ωインピーダンスが維持できる。分離不能インタフェース（図示せず）は、各多層回路基板２００及びインピーダンス制御されたコネクタ間に配置される。コネクタの２ハウジングが嵌合すると、インピーダンス制御されたコネクタ内の分離可能なインタフェースは、一多層回路基板２００を他の多層回路基板２００に電気接続する。すなわち、インピーダンス制御されたコネクタの２部品は分離可能であるが、各多層回路基板２００は、インピーダンス制御されたコネクタの１コネクタハウジングに永久取り付けされる。
【００１６】
金属ピン２１０は各多層回路基板２００のバイア路２０４により保持される。各金属ピン２１０の被保持部２１２は、バイア路２０４の内壁と摩擦係合するように形成される。インピーダンス制御されたコネクタを通して各多層回路基板２００が他の多層回路基板２００に連絡されるので、金属ピン２１０はバイア路２０４と電気接続する。バイア路２０４及び金属ピン２１０の接触部２１１の双方は導電材料で形成されるので、接触部２１１がバイア路２０４に圧入されるかバイア路２０４と当接すると、導電路が形成される。このため、電気信号が、各金属ピン２１０の接触部２１１からバイア路２０４内を通ることができる。
【００１７】
信号は、多層回路基板２００の導電回路層２０２及びバイア路２０４のトレース片（以下で説明する）を通ることができる。次に、信号はバイア路２０４に沿って進む。その次に信号は、バイア路２０４から金属ピン２１０の接触部２１１まで進む。次いで、信号は、１多層回路基板２００上に配置された金属ピン２１０から分離不能インタフェースを介して、インピーダンス制御されたコネクタ内へ進む。次に、信号は、インピーダンス制御されたコネクタ内の導電路上で他方の多層回路基板２００上に配置された金属ピン２１０上を進む。また、信号は、１導電回路層２０２から、同一の多層回路基板２００内に配置された別の導電回路層２０２まで進む。信号は総じて、２ＧHz以上のレート等の非常に高速データレートで基板対基板を介して伝送される。
【００１８】
本発明の一実施形態において、インピーダンス制御されたコネクタのコンタクトは、金属ピン２１０の代わりに、多層回路基板２００上の表面導電パッドと接触することができる。インピーダンス制御されたコネクタのコンタクトは導電パッドに半田付けしてもよい。任意であるが、インピーダンス制御されたコネクタのコンタクトは多層回路基板２００の導電パッド内に圧縮され、インピーダンス制御されたコネクタのコンタクトと多層回路基板２００の接触パッドとの間に電気路を形成する。本発明の別の実施形態において、多層回路基板２００はコンタクトを有してもよいが、インピーダンス制御されたコネクタが表面導電パッドを有してもよい。
【００１９】
図４は、多層回路基板２００に実装されたインピーダンス制御されたコネクタ５００を示す。インピーダンス制御されたコネクタ５００は、第１ハウジング５０４及び第２ハウジング５０２を有する。第１及び第２ハウジング５０４，５０２は、第１ハウジング５０４が第２ハウジング５０２から分離可能であるように、インピーダンス制御されたコネクタ５００内に配置された分離可能なインタフェース（図示せず）を介して互いに接続される。第１ハウジング５０４及び第２ハウジング５０２は、分離不能インタフェース（図示せず）を介して多層回路基板２００に電気接続される。例えば、多層回路基板２００は、第１ハウジング５０４又は第２ハウジング５０２のコンタクトに半田付け、又は永久的に圧入することができる。
【００２０】
図２は、本発明の一実施形態に従った多層回路基板２００内に形成された回路層パターンすなわちマトリックス１００を示す。回路層パターン１００は、複数の接地ピン１０２、複数の信号ピン１０４、経路チャンネル１０８、及び信号ピン１０４に電気接続されるトレース片１１０を有する。信号ピン１０４は複数の差動対１０６に配列される。信号ピン１０４及び接地ピン１０２はバイア路２０４に接続される。
【００２１】
各回路層２０２のパターンすなわちフットプリント１００は、各回路層２０２を収容するインピーダンス制御されたコネクタのハウジング５０４内に配置されるコンタクトピンの配列に対応する。すなわち、分離不能インタフェースでの信号ピン１０４及び接地ピン１０２の配列は、内部回路層２０２へアクセスするのに要するバイアの配列を決定づける。パターン１００は、２列の信号ピン１０４が１列の接地ピン１０２により分離されるように形成される。例えば、Ｆ行（Ｆ横列）の信号ピン１０４及びＥ行の信号ピン１０４は１列の接地ピン１０２により分離される。さらに、接地ピン１０２及び信号ピン１０４は、直線回路チャンネルすなわちトレース経路１０８が接地ピン１０２及び信号ピン１０４間に形成されるように、縦列に整列する。例えば、第２列及び第３列の間の経路チャンネル１０８は、直線的であり、接地ピン１０２又は信号ピン１０４により阻止されない。従って、経路チャンネル１０８内に配置されたトレース片１１０は、回路層２０２上に縦列状で直線的に且つ互いに平行に延びることができる。トレース片１１０の直線的経路により、回路層パターン１００を横断する信号路の短い経路が得られる。トレース片１１０の対の長さは短くなっているので、伝播遅延及び信号損失が減少することにより差動信号が強化される。
【００２２】
経路チャンネル１０８の直線経路は差動信号伝送を強化する。差動信号伝送は、信号ピン１０４の少なくとも１差動対１０６を要する。差動対１０６の各信号ピン１０４は、その差動対１０６の別の信号ピン１０４を補完する。すなわち、１信号ピン１０４が０Ｖから１Ｖに切り換わる場合、差動対１０６の他の信号ピン１０４は同時に１Ｖから０Ｖに切り換わる。各差動対１０６の信号ピン１０４は、対応するトレース片１１０に接続される。図２の例において、複数の差動対１０６のトレース片１１０は縦列状に経路が形成されるが、バイア及びピンの差動対１０６は横列状に整列する。すなわち、トレース片１１０は縦列状トレース経路１０８に沿って進む。図２の実施形態において、複数の差動対１０６は、全て互いに平行に整列し、矢印１０７で示される整列方向すなわち結合対方向に延びる。
【００２３】
複数の差動対１０６と電気接続されるトレース片１１０は、図２の実施形態において差動対１０６の整列方向１０７すなわち方向性に対して直交する経路チャンネル１０８を通って進む。各トレース１１０の表面領域が小さいので、トレース片１１０の複数の対は実質的に互いに結合しない。その代わり、トレース片１１０は、トレース片１１０の上下に配置された接地回路層を通って接地に結合される。すなわち、対のトレース片１１０は、互いに弱く結合され、接地回路層に強く結合される。各トレース１１０の電場及び磁場は殆ど各トレース１１０の下に生ずる。各トレース１１０の電磁場は、トレース１１０が配置された信号平面の下に配置された各トレース１１０及び接地回路層２０２間で主に結合される。
【００２４】
トレース１１０は、回路層２０２のエッジのコンタクトに信号ピン１０４を接続する。各トレース片１１０は、差動対１０６の１信号ピン１０４と、回路層２０２の縁に配置された電気コンタクト（図示せず）とに接続される。２トレース片１１０は対として共に進む。各差動対１０６の信号ピン１０４は相補的であるので、差動対１０６の信号ピン１１０に接続されるトレース片１１０も相補的である。スキューを制御するために、各回路層２０２上の各トレース片１１０は、同一の回路層２０２上の対応する相補的トレース片１１０の鏡像である。差動対１０６の１トレース片１１０は、相補的トレース片１１０と長さが同じである。図２に示されるように、差動対１０６の１トレース片１１０は、相補的トレース片１１０の鏡像である。すなわち、１トレース片１１０が信号ピン１０４の左下部で差動対１０６の１信号ピン１０４に接続される場合、相補的トレース片１１０は信号ピン１０４の右下部で差動対１０６の他の信号ピン１０４に接続される。次に、トレース片１１０は、トレース片１１０が回路層２０２の平面と平行に延び且つ回路層２０２の縁に直交する方向を向くように、回路層２０２の縁まで直線的に経路が形成される。各回路層２０２上の各トレース片１１０は同一の回路層２０２上の対応する相補的なトレース片１１０と長さが同じにできるので、各トレース片１１０は相補的なトレース片１１０と同じ位相である。
【００２５】
接地ピン１０２は信号ピン１０４及びバイア２０４間のクロストークを制御する。接地ピン１０２が信号ピン１０４に隣接して配置されることにより、交互に線状の信号ピン１０４及び接地ピン１０２の縦列を形成する。すなわち、各信号ピン１０４は２本の接地ピン１０２間に配置される。例えば、図２の第３列列は、接地ピン１０２及び信号ピン１０４の列状の交互配置を示す。従って、１列に配置された２本の信号ピン１０４間で接地ピン１０２がシールドとして作用するので、列状信号ピン１０４間のクロストークは減少する。しかし、差動ピン１０６内の信号ピン１０４間に結合が望まれるので、接地ピン１０２は横列状に整列した信号ピン１０４を分離しない。すなわち、ピン縦列は接地ピン１０２及び信号ピン１０４間を交互に形成されるが、ピン横列は全て信号ピン１０４又は接地ピン１０２
【００２６】
一実施形態において、各信号バイア路２０４及び対応する信号ピン１０４は、別の信号ピン１０４よりも接地ピン１０２により近く配置される。差動対１００６の各信号ピン１０４は、その差動対１０６の相補的信号ピン１０４よりも接地ピン１０２により近く配置される。このため、差動対１０６の各信号ピン１０４は、相補的信号ピン１０４に弱く結合すると共に隣接する接地ピン１０２に強く結合する。各信号ピン１０４と接地ピン１０２との強い結合により、回路層２０２全体にわたり結合の連続性が許容される。信号ピン１０４は接地ピン１０２に強く結合され、信号ピン１０４間のクロストークが減少する。
【００２７】
信号バイア２０４及び対応する信号ピン１０４の弱い結合は、多層回路基板２０００内のインピーダンスを制御する。信号ピン１０４の強いすなわち密な結合はインピーダンスを低く維持する。例えば、多層回路基板２００及びインピーダンス制御されたコネクタ５００のインピーダンスは、単一端の信号ピン１０４が用いられる場合は50Ωに、複数の差動対１０６が用いられる場合は100Ωに維持することができる。信号ピン１０４を互いにさらに離して配置すると、多層回路基板２００内のインピーダンスが増大する。各差動対１０６の信号ピン１０４を互いにさらに離すように移動することにより、信号ピン１０４間の容量結合が減少する。キャバシタンスの減少に対応して、システムのインダクタンスが増大する。
【００２８】
本発明の少なくとも一実施形態によれば、多層回路基板２００の性能を最適化できる。最適化は、所望値の周囲の容認可能な小さな許容差内で差動対１０６の信号ピン１０４において示されるインピーダンスを保持しながら、クロストーク、ジッタ又はノイズ等の干渉を多層回路基板２００内での所望のスレッシュホールドレベルより低く維持することにより、達成される。各差動対１０６の信号ピン１０４は、多層回路基板２００内のインピーダンスが約100Ωであるように、互いに離隔する。信号ピン１０４がさらに離隔して配置される場合であっても、信号ピン１０４間のクロストーク又はノイズは、接地ピン１０２と信号ピン１０４との結合の強い結合のため、最大スレッシュホールド以下で保持される。従って、各差動対１０６の信号ピン１０４の弱い結合は、多層回路基板２００内で適当なインピーダンスを維持し、他方、同時に起こる接地ピン１０２と各信号ピン１０４との強い結合は、多層回路基板２００内でのクロストーク及びノイズを制御する。
【００２９】
さらに、差動対１０６は、他の横列のパターン１００に配置された最も近い差動対１０６から各差動対が千鳥配列し又はオフセットするように、配列される。例えば、図２のＦ行の差動対１０６は、Ｅ行の差動対１０６に対して千鳥配列される。Ｆ行２列に配置された信号ピン１０４は、Ｆ行３列の信号ピンに弱く結合する。他方、Ｅ行２列の信号ピン１０４は、Ｅ行１列の信号ピン１０４に弱く結合する。図２は、各列の３差動対１０６を示す。差動対１０６の千鳥配置により、（破線円１１２で示されたような）単一列の隣接する行（横列）の信号ピン１０４が単一回路層２０２上の取れ１０に接続できるので、多層回路基板２００内の回路層２０２の総数が減少する。差動対１０６が千鳥配列することにより、経路として形成可能な多層回路基板２００が、差動対１０６が千鳥配列でなくオフセットも無い場合よりも、回路層２０２の半分を数にすることができる。例えば、８行の差動対１０６が設けられると、４層を超える回路層２０２を必要としない。
【００３０】
上述したように、複数の直線的トレース片１１０は複数の経路チャンネル１０８を介して信号ピン１０４に接続される。しかし、１対のトレース片１１０のみを１経路チャンネル１０８内に配置できる。１経路チャンネル１０８内に２対以上のトレース片１１０が存在すると、トレース片１１０に互いの上に経路を形成させるので、トレース片１１０が短絡する。従って、信号ピン１０４が千鳥配列していない場合、信号ピン１０４の行数は信号ピン１０４の層２０２の数を決定する。例えば、６行の信号ピン１０４は、６層の回路層２０２を必要とし、トレース片１１０の信号ピン１０４への十分な経路を設けるであろう。差動対１０６の千鳥配列又はオフセットは、要求される回路層２０２の量を減少させる。すなわち、３行のみの差動対１０６が各経路チャンネル１０８の各平面内に存在するので、信号ピン１０４へのトレース片の経路を設けるのに３層の回路層２０２のみを使用する。
【００３１】
図３は、本発明の一実施形態に従った多層回路基板２０００内に形成された回路層パターン３００を示す。このパターンは、信号ピン３０４の差動対３０６、接地ピン３０２、列状経路チャンネル３０８及びトレース片３１０を具備する。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に従った多層回路基板の一部の断面を示す図である。
【図２】本発明の一実施形態に従った多層回路基板内に形成された回路層パターンを示す図である。
【図３】本発明の一実施形態に従った多層回路基板内に形成された回路層パターンを示す図である。
【図４】本発明の一実施形態に従った多層回路基板に実装されたインピーダンス制御されたコネクタを示す図である。
【符号の説明】
【００３３】
１０２  接地ピン
１０４  信号ピン
１０６  差動対
１０７  第１方向
１０８  経路チャンネル
１１０  トレース片
２００  多層回路基板
２０２  回路層
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ  行
【図１】
2004525524.tif 000003
【図２】
2004525524.tif 000004
【図３】
2004525524.tif 000005
【図４】
2004525524.tif 000006
【国際公開パンフレット】
2004525524.tif 000007
2004525524.tif 000008
2004525524.tif 000009
2004525524.tif 000010
2004525524.tif 000011
2004525524.tif 000012
2004525524.tif 000013
2004525524.tif 000014
2004525524.tif 000015
2004525524.tif 000016
2004525524.tif 000017
2004525524.tif 000018
2004525524.tif 000019
2004525524.tif 000020
2004525524.tif 000021
2004525524.tif 000022
2004525524.tif 000023
2004525524.tif 000024
【国際調査報告】
2004525524.tif 000025
2004525524.tif 000026
2004525524.tif 000027