(57)【要約】【課題】【解決手段】本発明は、インクジェット・プリントヘッド用の半導体シリコン基板チップにインク供給通路を製造する方法と、この方法によって製造されるシリコンチップを備えるインクジェット・プリントヘッドを提供する。この方法は、約３００〜８００ミクロンの範囲の厚さを有するシリコンチップの第１面にエッチング停止層を塗布する段階と、第１面の反対側の面からエッチング停止層まで、シリコンチップの厚さを貫通する個々のインク通路をドライエッチングする段階と、機械的手法を用いてエッチング停止層にインク通路に個々に連通させる貫通孔を形成する段階とを含む。この方法によって、実質的に垂直な壁を有する通路がシリコンチップの厚さを貫通してエッチングされる。従来のインク通路形成技術とは異なり、この方法は、シリコンチップの処理量をかなり改善し、チップの破損と割れによる損失を低減する。得られるチップは、プリントヘッドの長期使用に対して更に高い信頼性を有する。
2004517755.tif 000002
【特許請求の範囲】
【請求項１】
インクジェット・プリントヘッド用の半導体シリコン基板チップにインク供給通路を製造する方法であって、
約３００〜約８００ミクロンの範囲の厚さを有するシリコンチップの第１面にエッチング停止層を塗布する段階と、
前記第１面の反対側の面から前記エッチング停止層まで、前記シリコンチップの厚さを貫通する１つ以上のインク通路をドライエッチングする段階と、
機械的手法によって前記エッチング停止層に１つ以上の貫通孔を形成する段階であって、前記１つ以上の貫通孔を対応する前記１つ以上のインク通路に個々に連通させるために前記貫通孔の各々が前記１つ以上の通路の１つに対応するようにした段階と、を含み、
これによって、実質的に垂直な壁を有する通路が前記シリコンチップの厚さを貫通してエッチングされる方法。
【請求項２】
前記インク通路が約５〜約８００ミクロンの範囲の直径幅又は長さを有する、請求項１に記載の方法。
【請求項３】
前記シリコンチップの厚さを基礎として約１：１０〜約１：８００の範囲における前記シリコンチップに対する前記エッチング停止層の厚さの比で、前記エッチング停止層が塗布される、請求項１に記載の方法。
【請求項４】
エッチング・プラズマとパッシベーション・プラズマとの間の循環中に前記ドライエッチングが行なわれる、請求項１に記載の方法。
【請求項５】
前記エッチング・プラズマが、六フッ化硫黄（ＳＦ６）、テトラフルオロメタン（ＣＦ４）及びトリフルオロアミン（ＮＦ３）から成る群から選択されるガスから誘導されるプラズマを含む、請求項４に記載の方法。
【請求項６】
前記エッチング・プラズマがＳＦ６から誘導されるプラズマを含む、請求項５に記載の方法。
【請求項７】
前記パッシベーション・プラズマが、トリフルオロメタン（ＣＨＦ３）、テトラフルオロエタン（Ｃ２Ｆ４）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ジフルオロエタン（Ｃ２Ｈ２Ｆ２）、オクトフルオロブタン（Ｃ４Ｆ８）及びこれらの混合物から成る群から選択されるガスから誘導されるプラズマを含む、請求項４に記載の方法。
【請求項８】
前記パッシベーション・プラズマがＣ４Ｆ８から誘導されるプラズマを含む、請求項７に記載の方法。
【請求項９】
前記ドライエッチングが、反応性深絞りイオンエッチング（ＤＲＩＥ）技術及び誘導結合プラズマ（ＩＣＰ）エッチング技術から選択される、請求項１に記載の方法。
【請求項１０】
前記インク通路の少なくとも一部を互いに連通させるために、前記シリコンチップに前記インク通路をドライエッチングする前に、前記シリコンチップの第１面の反対側の面に約５０〜約３００ミクロンの範囲の深さに溝を化学的にエッチングする段階を更に含む、請求項１に記載の方法。
【請求項１１】
前記インク通路の少なくとも一部を互いに連通させるために、前記シリコンチップに前記インク通路をドライエッチングした後に、前記シリコンチップの第１面の反対側の面に約５０〜約３００ミクロンの範囲の深さに溝を化学的にエッチングする段階を更に含む、請求項１に記載の方法。
【請求項１２】
前記化学エッチングが、水酸化カリウム、ヒドラジン、エチレンジアミン−ピロカテコール−Ｈ２Ｏ及びテトラメチルアンモニウムハイドロオキサイドから成る群から選択されるウエット化学エッチング剤を用いて前記シリコンチップを異方的にエッチングすることを含む、請求項１０に記載の方法。
【請求項１３】
請求項１の方法によって作られたシリコンチップに取付けられたノズルプレートを含む、インクジェット・プリントヘッド。
【請求項１４】
請求項１２の方法によって作られたシリコンチップに取付けられたノズルプレートを含む、インクジェット・プリントヘッド。
【請求項１５】
インクジェット・プリントヘッド用のシリコンチップであって、
デバイス層及び基板層を含み、
前記デバイス層が約１〜約４ミクロンの範囲の厚さを有し、
前記基板層が約３００〜約８００ミクロンの範囲の厚さを有し、
前記デバイス層が複数のヒータ抵抗体を備える露出面を有し、該デバイス層は前記露出面に堆積された導電層、抵抗層、絶縁層及び保護層によって画成され、
当該シリコンチップが、前記１つ以上のヒータ抵抗体に対応する少なくとも１つのインク供給通路を備え、
前記少なくとも１つのインク供給通路が、前記基板層を貫通するドライエッチングによって形成され、かつ、機械的手段によって前記デバイス層に開口され各通路に対応する少なくとも１つの貫通孔を有し、該少なくとも１つの貫通孔が対応する前記少なくとも１つの前記インク供給通路に個々に連通する、シリコンチップ。
【請求項１６】
前記デバイス層の反対側の前記基板層に設けられた保護層を更に含む、請求項１５に記載のシリコンチップ。
【請求項１７】
前記保護層が約１〜約３０ミクロンの範囲の厚さを有する、請求項１６に記載のシリコンチップ。
【請求項１８】
前記保護層の厚さを貫通して化学的にエッチングされ、かつ、前記基板層の厚さの一部が化学的にエッチングされたインク供給通路溝であって、前記１つ以上のインク供給通路の少なくとも一部の間でのインクの連通を提供するインク供給通路溝を更に含む、請求項１６に記載のシリコンチップ。
【請求項１９】
前記溝が約５０〜約３００ミクロンの範囲の深さを有する、請求項１８に記載のシリコンチップ。
【請求項２０】
前記基板層の厚さの一部が化学的にエッチングされたインク供給通路溝であって、前記インク供給通路の少なくとも一部の間でのインクの連通を提供するインク供給通路溝を更に含む、請求項１５に記載のシリコンチップ。
【請求項２１】
前記溝が約５０〜約３００ミクロンの範囲の深さを有する、請求項２０に記載のシリコンチップ。
【請求項２２】
２個、３個又は４個のヒータ抵抗体に対応する少なくとも１つの通路を前記チップが含む、請求項１５に記載のシリコンチップ。
【請求項２３】
チップの全ヒータ抵抗体にインクを供給する長いインク通路を前記チップが備える、請求項１５に記載のシリコンチップ。
【請求項２４】
請求項２１のシリコンチップに取付けられたノズルプレートを含むインクジェット・プリントヘッド
【請求項２５】
インクジェット・プリントヘッド用の半導体シリコン基板チップにインク供給通路を製造する方法であって、
約３００〜約８００ミクロンの範囲の厚さを有するシリコンチップの第１面にフォトレジスト層を塗布し、
前記シリコンチップを貫通した１つ以上のインク供給通路の位置を画成するために、フォトマスクで前記フォトレジスト層をパターン化し、
前記１つ以上のインク供給通路の位置において、前記シリコンチップの厚さを貫通する１つ以上のインク通路をドライエッチングし、
これによって、実質的に垂直な壁を有する通路が前記シリコンチップの厚さを貫通してエッチングされる方法。
【請求項２６】
多数のインク通路が前記シリコンチップを貫通してエッチングされ、かつ、前記インク通路が約１０〜約２００ミクロンの範囲の直径を有する、請求項２５に記載の方法。
【請求項２７】
エッチング・プラズマとパッシベーション・プラズマとの間の循環中に前記ドライエッチングが行なわれる、請求項２５に記載の方法。
【請求項２８】
前記エッチング・プラズマがＳＦ６から誘導されるプラズマを含む、請求項２７に記載の方法。
【請求項２９】
前記パッシベーション・プラズマが、Ｃ４Ｆ８から誘導されるプラズマを含む、請求項２７に記載の方法。
【請求項３０】
前記ドライエッチングが、反応性深絞りイオンエッチング（ＤＲＩＥ）技術及び誘導結合プラズマ（ＩＣＰ）エッチング技術から選択される、請求項２５に記載の方法。
【請求項３１】
前記１つ以上のインク通路の少なくとも一部を互いに連通させるために、前記シリコンチップに前記１つ以上のインク通路をドライエッチングする前に、前記シリコンチップの第１面の反対側の面に約５０〜約３００ミクロンの範囲の深さに溝を化学的にエッチングすることを更に含む、請求項２５に記載の方法。
【請求項３２】
前記化学エッチングが、水酸化カリウム、ヒドラジン、エチレンジアミン−ピロカテコール−Ｈ２Ｏ及びテトラメチルアンモニウムハイドロオキサイドから成る群から選択される化学エッチング剤を用いて前記シリコンチップを異方的にエッチングすることを含む、請求項３１に記載の方法。
【請求項３３】
前記チップが長いインク通路を備える、請求項２５に記載の方法。
【請求項３４】
請求項２５の方法によって作られるシリコンチップに取付けられたノズルプレートを含むインクジェット・プリントヘッド。
【発明の詳細な説明】
【０００１】
発明の分野
本発明はインクジェット・プリンタ用のプリントヘッドに関し、より特定的には、改良プリントヘッド構造体とその製造方法に関する。
【０００２】
背景
プリントヘッドの製造技術が進歩し続けると、インクジェット・プリンタは改良され続ける。レーザプリンタの速度と品質に近づく低コストで高信頼性のプリンタを提供すべく、新たな技術が絶えず開発されている。インクジェット・プリンタに加えられた利点は、良好な品質又はレーザプリンタよりも良好な品質をもって、レーザプリンタのコストの一部でカラー画像が形成されることである。インクジェット・プリンタによって示される上述の利点の全ては、競争者よりもコスト効率が良い方法で同等のプリンタを提供すべく、供給者の競争を増加させてきた。
【０００３】
プリンタ改良の一つの分野は、印刷エンジン又はプリントヘッドそれ自体である。この外観上において簡単な装置は、効果的で更に多用途のプリンタ構成部品を提供するために、電気回路と、インク通路と、正確に組立てられる様々な小さな部品とを備える驚くべき微視的なものである。したがって、プリントヘッドの構成部品をインク及びプリンタによって要求される使用サイクルに適合させることが重要である。生産品質における僅かな変化が、製品の歩留まり及び得られる印刷性能に対して強大な影響を有する。
【０００４】
インクジェット・プリントヘッドは、半導体チップと、このチップに取付けられたノズルプレートとを備える。半導体チップは、典型的にはシリコンから作られ、そのデバイス面に堆積された様々なパッシベーション層、導電性金属層、抵抗層、絶縁層及び保護層を含む。個々のヒータ抵抗体は抵抗層中に画成され、各ヒータ抵抗体はインクを加熱し印刷媒体に向けてインクを噴射するノズルプレート中の１つのノズル孔に対応する。プリントヘッドの１つの形態では、ノズルプレートは、半導体チップ１０の各ヒータ抵抗体にインクを向かわせるインクチャンバとインク供給チャネルとを備える。中心供給の設計では、化学エッチング又はグリットブラスト仕上げによって半導体チップの厚さを貫通して従来のように形成される１つのスロット又は単一のインク通路から、インクチャネル及びインクチャンバにインクが供給される。
【０００５】
インク通路を形成するために半導体チップをグリットブラスト仕上げすることは、この技術によってチップが作られる速度のために好ましい技術である。しかしながら、グリットブラスト仕上げでは製品が脆くなり、シリコン基板中に微視的な割れ又は亀裂をしばしば発生させ、これらは最終的にチップの破損及び／又は故障を招く。さらに、グリットブラスト仕上げは、シリコン基板中に実質的により小さな孔又は高解像度のプリントヘッドに求められる寸法パラメータを有する孔を形成する、経済的に実行可能な製造基準に適合しない。グリットブラスト仕上げの他の不利な点は、ブラスト仕上げプロセス中に汚染源の可能性となる砂及び破片が生成されること、ならびに、粒子がチップ上の電気的構成要素に衝突して電気的故障を引起すことである。
【０００６】
ウエット化学エッチング技術はグリットブラスト技術よりも、比較的薄い半導体チップのエッチングにおいて良好な寸法制御を提供する。しかしながら、ウエハの厚さが２００ミクロンに近づくと、許容度の困難性がかなり増加する。ウエット化学エッチングでは、フォトリソグラフィのマスキング・プロセスによって通路の寸法が制御される。マスクの位置合わせによって、所望の寸法許容度が与えられる。得られるインク通路は、割れ又は亀裂のない滑らかな縁部を有する。したがって、得られるチップは、グリットブラスト・プロセスによって製造されるチップよりも脆くない。しかしながら、ウエット化学エッチングはシリコンチップの厚さと、エッチング速度及びエッチング許容度に対して変化するエッチング剤濃度とに大きく依存する。ウエット化学エッチングで得られるエッチング・パターンは、少なくともウエハの厚さと同様に幅についてのものである。ウエット化学エッチングはまたシリコン結晶の配向に依存し、結晶格子の向きに対して正しく配列していないと寸法許容度に大きな影響を与える。マスクの位置合わせにおける誤差、ならびに、結晶格子の位置合わせにおける誤差は、受容される製品許容度における全体誤差を招く結果となる。ＫＯＨと（１００）シリコンを用いる場合、入口幅は出口幅に基板厚さの２倍の平方根を加えたものに等しいので、ウエット化学エッチングは、比較的厚いシリコン基板に対しては実用的でない。さらに、格子の配向に関しては幾らかの位置合わせ誤差が常に存在し、この誤差が比較的大きな出口孔許容度を招くので、ウエット化学エッチングに対して求められる許容度は、小さな孔又は近接して離間する孔に対してしばしば大き過ぎるものとなる。
【０００７】
印刷の品質及び速度が進歩する際には、シリコンチップ上において更に近接して離間するようにヒータ抵抗体の数を増加させる必要性が挙げられる。ヒータ抵抗体間の距離を狭くするには、個々のヒータ抵抗体に対する更に信頼性の高いインク供給技術が求められる。プリントヘッドの複雑性が増え続けると、更に要求される製造許容度を満たしつつ高歩留まりで生産可能な長寿命のプリントヘッドが必要となる。このように、改良プリントヘッドの構成要素を提供する改良製造プロセスと製造技術に対する必要性は存在し続ける。
【０００８】
発明の概要
上記及び他の目的に関し、本発明は、インクジェット・プリントヘッド用の半導体シリコンチップにインク供給通路を製造する方法を提供するものである。この方法は、約３００〜約８００ミクロンの範囲の厚さを有するシリコンチップの第１面にエッチング停止層を塗布する段階と、第１面の反対側の面からエッチング停止層まで、シリコンチップの厚さを貫通する１つ以上のインク通路をドライエッチングし、機械的手法によってエッチング停止層に１つ以上の貫通孔を形成する段階であって、１つ以上の貫通孔を対応するインク通路に連通させるために貫通孔の各々が１つ以上の通路の１つに対応するようにした段階とを含む。この方法を用いて、実質的に垂直な壁を有する通路が、シリコンチップの厚さを貫通してエッチングされる。
【０００９】
他の特徴において、本発明は、インクジェット・プリントヘッド用のシリコンチップを提供するものである。このシリコンチップは、デバイス層及び基板層を含み、デバイス層は約１〜約４ミクロンの範囲の厚さを有し、基板層は約３００〜約８００ミクロンの範囲の厚さを有する。デバイス層は複数のヒータ抵抗体を備える露出面を有し、その露出面に堆積された導電層、抵抗層、絶縁層及び保護層によって画成される。シリコンチップはまた、１つ以上のヒータ抵抗体に対応する少なくとも１つのインク供給通路を備え、インク供給通路は基板層を貫通するドライエッチングによって形成され、かつ、機械的手段によって開口され各通路に対応する少なくとも１つの貫通孔をデバイス中に有し、少なくとも１つの貫通孔が対応するインク供給通路に個々に連通する。
【００１０】
本発明の利点は、要求許容度を満たし、かつ、１つ以上のヒータ抵抗体に改良されたインク流を提供する１つ以上のインク通路孔が半導体シリコンチップに形成されることである。グリットブラスト技術とは異なり、半導体チップ中に不必要な応力又は微視的な割れを発生させることなくインク通路が形成される。グリットブラスト仕上げに対する許容度が非常に大き過ぎるので、グリットブラスト仕上げは比較的狭いインク通路を形成するのに容易に適合するものではなく、又は、各通路が一度に開けられなければならないので、グリットブラスト仕上げは半導体チップ内に多数の個々の通路を形成するのに容易に適合するものではない。ここでは“ドライエッチング”と言う反応性深絞りイオンエッチング（ＤＲＩＥ）及び誘導結合プラズマ（ＩＣＰ）エッチングも、エッチング速度がシリコンの厚さ又は結晶の配向に依存しないので、ウエット化学エッチング技術として利点を有する。ドライエッチング技術は、従来のウエット化学エッチング・プロセス及びグリットブラスト・プロセスで製造されるインク通路に比べて対応するヒータ抵抗体に対してより狭い間隔で配置される多数のインク通路の製造に適合する。
【００１１】
本発明の更なる利点は、実物大ではない図面であって幾つかの図面を通して同様の参照数字は同様の要素を示す図面との結合を考慮して、詳細な説明を参照することによって明らかになるであろう。
【００１２】
発明の詳細な説明
図１を参照するに、本発明は、複数のヒータ抵抗体１２と、１つ以上のヒータ抵抗体１２に対応する複数のインク供給通路１４とを備えるデバイス側を有する半導体シリコンチップ１０を提供するものである。半導体チップ１０は大きさが比較的小さく、典型的には、約２〜約１０ミリメータの幅で約１０〜約３６ミリメータの長さの範囲の全体的な大きさを有する。グリットブラスト仕上げされたスロットタイプのインク通路をチップ１０中に備える従来の半導体チップにおいては、インク通路スロットは約９．７ミリメータの長さで０．３９ミリメータの幅の大きさを有する。したがって、チップ１０は、製造許容度を考慮しつつ比較的幅の広いインク通路を収容するのに十分な幅と、ヒータ抵抗体とコネクタのための十分な表面積とを有する必要がある。本発明に従って製造されるチップでは、インク通路の孔１４は、約５ミクロン〜約２００ミクロンの範囲の直径又は長さ及び幅を有し、これによって、インク通路、ヒータ抵抗体及び接続回路に必要なチップ表面積を実質的に低減する。チップ１０の大きさを低減することによって、単一のシリコンウエハから得られるチップ１０の数を実質的に増加させることができる。したがって、本発明は、従来技術によって製造されるスロットタイプのインク通路を備えるチップにおいて、コスト削減の実質的な増加を提供するものである。
【００１３】
インク供給通路１４は、半導体基板１０の厚さ全体にわたってエッチングされ、インク供給容器、インクカートリッジ又遠隔インク供給体から供給されるインクと連通する。図１の平面図に見られるように、シリコンチップ１０のデバイス側の反対側に位置するインク供給容器から、チップ１０を通ってチップのデバイス側に、インク通路１４によってインクが向けられる。チップ１０のデバイス側はまた、好ましくは、１つ以上のヒータ抵抗体を動作させるためにプリンタ・コントローラからの電気的インパルスを与えるフレキシブル回路又はＴＡＢ回路にチップを接続するのに用いる接触パッドへと、ヒータ抵抗体から延びる電気的トレーシングを備える。
【００１４】
図１において、単一のインク通路１４が１つのヒータ抵抗体１２と対応関係にある。したがって、チップ１０上にはヒータ抵抗体１２と同数のインク通路１４が存在する。インク通路１４とヒータ抵抗体１２との別の配置が、図１Ａに示される。この例では、インク通路１６は図１のインク通路１４よりも実質的に大きい。図１Ａにおけるチップ１８の各インク通路１６は、２つ以上のヒータ抵抗体１２と対応関係にある。例えば、インク通路２０はヒータ抵抗体２２及び２４と対応関係にある。更に他の実施態様では、隣接する４つ以上のヒータ抵抗体に対して１つのインク通路１４でインクを供給する。
【００１５】
図１又は１Ａの半導体シリコンチップを備えるプリントヘッド２６の部分断面図が、実物の大きさではないが図２に示される。図に見られるように、プリントヘッドは、基板層３２とデバイス層３４とを有するシリコンチップ１０を取付けるための凹部又はチップポケット３０を内部に有するチップキャリア又はカートリッジ本体２８を含む（図１）。デバイス層３４は、好ましくは、下記においてより詳細に説明される二酸化シリコン（ＳｉＯ２）からなるエッチング停止層である。二酸化シリコンに代わる、又はこれに加えて用いられるエッチング停止材料は、レジスト、金属、金属酸化物及び他の公知の停止材料を含む。良く知られた半導体製造技術によって、ヒータ抵抗体１２がデバイス層３４上に形成される。
【００１６】
インク通路１４を形成し、デバイス層３４上に抵抗層、導電層、絶縁層及び保護層を堆積させた後に、接着剤３８のようなＵＶ−硬化性又は熱硬化性のエポキシ材料である１つ以上の接着剤によって、チップ１０のデバイス層３４側にノズルプレート３６が取付けられる。接着剤３８は、好ましくは、Ｂ−段階熱硬化性樹脂のような熱硬化性接着剤であり、フェノール樹脂、エポキシ樹脂、レゾルシン樹脂、エチレン−尿素樹脂、フラン樹脂、ポリウレタン樹脂、シリコーン樹脂を含むがこれらに限定されるものではない。接着剤３８は、好ましくは、チップ１０をチップキャリア又はカートリッジ本体２８に取付ける前に硬化され、接着剤３８は、好ましくは、約１〜約２５ミクロンの厚さを有する。特に好ましい接着剤３８は、熱と圧力によって硬化されるフェノールブチラール接着剤である。
【００１７】
ノズルプレート３６は複数のノズル孔４０を備え、各ノズル孔はインクチャンバ４２とインク供給チャネル４４とに連通し、インクチャンバ４２とインク供給チャネル４４は、レーザアブレーションのような手段によってノズルプレート内に形成される。好ましいノズルプレート材料は、表面４６にインクをはじくコーティングを備えたポリイミドである。これに代わって、インク供給チャネルを、ノズルプレートとは独立して、当業者に公知の方法によって塗布及びパターン化されたフォトレジスト中に形成してもよい。
【００１８】
ノズルプレート３６及び半導体チップ１０は、好ましくは、ノズルプレート３６のノズル孔４０が半導体チップ１０上のヒータ抵抗体１２に位置合わせされるように、光学的に位置合わせされる。ノズル孔４０とヒータ抵抗体１２とが正しく位置合わせされていないと、プリントヘッド２６からのインク滴の方向が正しくなく、インク滴の容量が正確でなく、或いは、十分なインク滴速度が得られないというような問題が生じる。したがって、ノズルプレート／チップのアセンブリ３６／１０の位置合わせは、インクジェット・プリントヘッドの特有の機能に対して重要である。図２に見られるように、インク通路１４も、好ましくはインクチャネル４４に位置合わせされ、インクが、インク通路１４、インクチャネル４４及びインクチャンバ４２と連通する。
【００１９】
ノズルプレート３６をチップ１０に取付けた後に、フレキシブル回路又はＴＡＢ回路４８のトレースを半導体チップ１０の接続パッドに接続するために、ノズルプレート／チップのアセンブリ３６／１０の半導体チップ１０は、ＴＡＢボンダー又はワイヤを用いてフレキシブル回路又はＴＡＢ回路４８に電気的に接続される。接着剤３８の硬化後に、ノズルプレート／チップのアセンブリ３６／１０は、ダイボンド接着剤５０を用いてチップキャリア又はカートリッジ本体２８に取付けられる。ノズルプレート／チップのアセンブリ３６／１０は、好ましくは、チップポケット３０においてチップキャリア又はカートリッジ本体２８に取付けられる。チップ１０の縁部５２とチップポケット３０との間にインクが流れるのを防止するための実質的な液密シールを提供すべく、半導体チップ１０の縁部５２の周囲が接着剤５０でシールされる。
【００２０】
ノズルプレート／チップのアセンブリ３６／１０をチップキャリア又はカートリッジ本体２８に取付けるのに用いられるダイボンド接着剤５０は、好ましくは、ニュージャージー（Ｎｅｗｊｅｒｓｅｙ）のエマーソン（Ｅｍｅｒｓｏｎ）  アンド（＆）  キューミング（Ｃｕｍｉｎｇ）  オブ（ｏｆ）  モンローエ（Ｍｏｎｒｏｅ）  タウンシップ（Ｔｏｗｎｓｈｉｐ）から、商品名ＥＣＣＯＢＯＮＤ ３１９３−１７の下に入手可能なダイボンド接着剤のようなエポシキ接着剤である。熱伝導性のチップキャリア又はカートリッジ本体２８の場合には、ダイボンド接着剤５０は、好ましくは、銀又は窒化ホウ素のような熱伝導率を高めるもので充填された樹脂である。好ましい熱伝導性ダイボンド接着剤は、ローデアイランド（Ｒｈｏｄｅ Ｉｓｌａｎｄ）のアルファ（Ａｌｐｈａ）  メタルズ（Ｍｅｔａｌｓ）  オブ（ｏｆ）  クランストン（Ｃｒａｎｓｔｏｎ）から入手可能なＰＯＬＹ−ＳＯＬＤＥＲ ＬＴである。窒化ホウ素のフィラーを含有する好適なダイボンド接着剤５０は、サンジョゼ（Ｓａｎ Ｊｏｓｅ）、カルフォルニア（Ｃａｌｉｆｏｎｉａ）のブライト（Ｂｒｙｔｅ）  テクノロジーズ（Ｔｅｃｈｎｏｌｏｇｉｅｓ）から商品名Ｇ００６３の下に入手可能である。接着剤５０の厚さは、好ましくは約２５ミクロンから約１２５ミクロンの範囲である。典型的には接着剤５０を硬化し、かつ、チップキャリア又はカートリッジ本体２８にノズルプレート／チップのアセンブリ３６／１０を固定して取付けるのに、熱が必要である。
【００２１】
一度、ノズルプレート／チップのアセンブリ３６／１０がチップキャリア又はカートリッジ本体２８に取付けられると、フレキシブル回路又はＴＡＢ回路４８が、感熱性又は感圧性の接着剤５４を用いてチップキャリア又はカートリッジ本体２８に取付けられる。好ましい感圧性接着剤５４は、フェノールブチラール接着剤、アッシュランド（Ａｓｈｌａｎｄ）、ケンタッキー（Ｋｅｎｔｕｃｋｙ）のアッシュランド（Ａｓｈｌａｎｄ）  ケミカルズ（Ｃｈｅｍｉｃａｌｓ）から入手可能なＡＥＲＯＳＥＴ １８４８のようなアクリルベースの感圧性接着剤、ならびに、セントポール（Ｓｔ．Ｐａｕｌ）、ミネソタ（Ｍｉｎｎｅｓｏｔａ）の３Ｍコーポレーション（Ｃｏｒｐｏｒａｔｉｏｎ）から入手可能なＳＣＯＴＣＨ ＷＥＬＤ ５８３のようなフェノールブレンド接着剤を含むが、これらに限定されるものではない。接着剤５４は、好ましくは約２５〜約２００ミクロンの範囲の厚さを有する。
【００２２】
ノズル孔４０からのインクの噴射を制御するために、各半導体チップ１０は、プリントヘッド１０が取付けられるプリンタ内の印刷コントローラに電気的に接続される。印刷コントローラとプリントヘッド１０のヒータ抵抗体１２との間の接続は、チップ１０のデバイス層３４の接触パッドを終端とする電気的トレースによって提供される。電気的なＴＡＢボンド又はワイヤーボンドの接続が、フレキシブル回路又はＴＡＢ回路４８と半導体基板１０上の接触パッドとの間に施される。
【００２３】
印刷操作の間、１つ以上のヒータ抵抗体１２を動作させるためにプリンタ・コントローラから電気的インパルスが提供され、これによって、インクチャンバ４２内のインクを加熱してインクの成分を蒸発させ、これによって、印刷媒体に向けてノズル４０を通してインクを出す。インクチャンバ内のバブルの崩壊と毛管作用とによって、インクチャネル４４とインクチャンバ４２はインクで再充填される。インク供給容器からチップキャリア又はカートリッジ本体２８内のインク供給スロット５６を通ってチップ１０内のインク供給通路に、インクが流れる。グリットブラスト技術によって製造される通路１４とは異なり本発明の方法によって製造されるインク通路１４は、構造的な完全性がより高く、かつ、配置精度がより高いチップ１０を提供することが認識されるであろう。構造的な完全性がより高いチップ１０を提供するためには、半導体チップ１０への損傷を最小とする通路１４を形成することが重要である。
【００２４】
シリコン半導体チップ１０内にインク通路１４を形成するのに好ましい方法は、反応性深絞りイオンエッチング（ＤＲＩＥ）及び誘導結合プラズマ（ＩＣＰ）エッチングから選択されるドライエッチング技術である。両技術は、フッ素化合物から誘導される六フッ化硫黄（ＳＦ６）、テトラフルオロメタン（ＣＦ４）及びトリフルオロアミン（ＮＦ３）のようなエッチングガスを含むエッチング・プラズマを用いる。特に好ましいエッチングガスは、ＳＦ６である。パッシベーティングガスもまた、エッチング・プロセスの間に用いられる。パッシベーティングガスは、トリフルオロメタン（ＣＨＦ３）、テトラフルオロエタン（Ｃ２Ｆ４）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ジフルオロエタン（Ｃ２Ｈ２Ｆ２）、オクトフルオロブタン（Ｃ４Ｆ８）及びこれらの混合物から選択されるガスから誘導される。特に好ましいパッシベーティングガスは、Ｃ４Ｆ８である。
【００２５】
シリコン半導体チップ１０内に通路１４のドライエッチングを施すために、チップは、好ましくは、デバイス層３４の表面において、ＳｉＯ２、フォトレジスト材料、金属及び金属酸化物、すなわち、タンタル、酸化タンタル等から選択されるエッチング停止材料でコーティングされる。同様に、基板層３２は、好ましくは、デバイス層の反対側で、保護層５８又はＳｉＯ２、フォトレジスト材料、タンタル、酸化タンタル等から選択されるエッチング停止材料でコーティングされる。ＳｉＯ２エッチング停止層３４及び／又は保護層５８は、熱成長法、スパッタリング又はスピニングによってシリコンチップ１０に塗布にされてもよい。フォトレジスト材料は、チップ１０上にフォトレジスト材料をスピニングすることによって、保護層５８又はエッチング停止層３４としてシリコンチップ１０に塗布されてもよい。
【００２６】
デバイス層３４は基板層３２に比べて比較的薄く、一般に、デバイス層３４に対する基板層３２の厚さの比として約１２５：１〜約８００：１を有する。同様に、保護層は基板層３２に比べて比較的薄く、一般に、保護層に対する基板層の厚さの比として約３０：１〜約８００：１を有する。したがって、約３００〜約８００ミクロンの範囲の厚さを有するシリコン基板層３２に対して、デバイス層３４の厚さは約１〜約４ミクロンの範囲であり、保護層５８の厚さは約１〜約３０ミクロン、好ましくは約１６〜約２０ミクロンの範囲である。
【００２７】
チップ１０内の通路１４は、チップ１０のいずれかの側からデバイス層３４又は保護層５８のようなエッチング停止層が施された反対側まで、チップ１０内でパターン化されてもよい。例えば、フォトレジスト層又はＳｉＯ２層は、保護層５８として塗布されてもよい。例えば紫外線光とフォトマスクを用いて通路１４の位置を画成するために、フォトレジスト層はパターン化される。
【００２８】
図３に示すチップ１０内の通路１４の位置もまた、２段階プロセスを用いてパラーン化される。第１段階では、ドライエッチング技術を用いて（又はウエハの加工中に）チップ１０のデバイス層側で通路１４が開口される。通路１４は、好ましくは約５０ミクロン未満で深さ方向にエッチングされる。次いで、デバイス層３４はフォトレジスト層又はＳｉＯ２層でコーティングされ、チップを貫通するように通路１４を完成するために、チップ１０はデバイス層３４の反対側からドライエッチングされる。２段階プロセスの結果として、通路の位置及び大きさが更により正確になる。
【００２９】
次いで、パターン化されたチップ、或いは、エッチング停止層又はデバイス層３４及び保護層５８を備えたチップ１０は、プラズマガス源、ならびに、ヘリウムと水のような後側冷却を有するエッチング・チャンバ内に配置される。エッチング・プロセスの間、約４００℃以下、最も好ましくは約５０℃〜約８０℃の範囲にシリコンチップ１０を維持することが好ましい。このプロセスでは、ＳＦ６から誘導されるエッチング・プラズマ及びＣ４Ｆ８から誘導されるパッシベーティング・プラズマを用いて、シリコンの反応性深絞りイオンエッチング（ＤＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングが行なわれ、保護層５８側からデバイス層３４側に向けてチップ１０がエッチングされる。
【００３０】
エッチング・プロセスの間において、通路１４がデバイス層３４に達するまで、パッシベーティング・プラズマ段階とエッチング・プラズマ段階の間でプラズマが循環される。各段階の循環時間は、各段階に対して、好ましくは約５〜約２０秒である。エッチング・チャンバ内のガス圧は、約−２０℃〜約３５℃の範囲の温度において、好ましくは約１５〜約５０ミリトールの範囲である。ＤＲＩＥ又はＩＣＰのプラテン電力は、好ましくは約１０〜約２５ワットであり、コイル電力は、約１０〜約１５ＭＨｚの範囲の周波数において、好ましくは約８００ワット〜約３．５キロワットである。エッチング速度は、約２〜約１０ミクロン／分以上であり、約８８度〜約９２度の範囲で傾斜する側壁面を有する孔を形成する。エッチング装置は、ゲント（Ｇｗｅｎｔ）、ウエイルズ（Ｗａｌｅｓ）のサーフィス（Ｓｕｒｆａｃｅ）  テクノロジー（Ｔｅｃｈｎｏｒｏｇｙ）  システムズ（Ｓｙｓｔｅｍｓ）  リミテッド（Ｌｔｄ．）から入手可能である。シリコンをエッチングする手順及び装置は、バードワ（Ｂｈａｒｄｗａｊ）らのヨーロッパ出願第８３８，８３９Ａ２、バードワ（Ｂｈａｒｄｗａｊ）らの米国特許第６，０５１，５０３号、バードワ（Ｂｈａｒｄｗａｊ）らのＰＣＴ出願でＷＯ００／２６９５６に記載されている。
【００３１】
エッチング停止層ＳｉＯ２に達すると、通路１４のエッチングが終了する。ウエハ・ウォッシャーの高圧水洗を用いてインク通路１４の位置にあるデバイス層３４を通すブラスティングによって、デバイス層３４に孔を形成し、この孔をチップ１０のインク通路１４に連通するように接続してもよい。完成したチップ１０は、好ましくは、通路１４がデバイス層３４上の対応するヒータ１２から約４０〜約６０ミクロン離間するように、チップ１０内に位置する通路１４を備える。インク通路１４は、チップ１０上の各ヒータ抵抗体１２と１対１の対応関係を成すようにしてもよく、又は、ヒータ抵抗体１２よりも多いか又は少なくてもよい。このような場合、各インク通路１４はヒータ抵抗体１２のグループにインクを供給する。特に好ましい実施態様では、インク通路１４は個々の孔又は開口であり、各孔又は開口は対応するヒータ抵抗体１２に隣接している。各インク通路１４は、約５〜約２００ミクロンの範囲の直径を有する。
【００３２】
他の実施態様では、図４に示すように、チップ１０内に通路１４を形成する前に又はその後にシリコン基板を化学エッチングすることによって、チップ１０の後側又は基板層３２側に幅広の溝６０が形成される。溝６０の化学エッチングは、ＫＯＨ、ヒドラジン、エチレンジアミン−ピロカテコール−Ｈ２Ｏ（ＥＤＰ）又はテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）及び従来の化学エッチング技術を用いて行なわれる。上述のように、溝６０を形成する前に又はその後に、デバイス層３４側から又は保護層５８側からシリコンチップ１０内で通路１４はエッチングされる。上述のように、溝６０はまた、チップ１０のＤＲＩＥ又はＩＣＰエッチングによって形成されてもよい。溝６０が化学エッチング技術によって形成される場合、好ましくは、窒化珪素（ＳｉＮ）の保護層５８がチップ１０における溝位置をパターン化するのに用いられる。溝の形成が完成すると、ドライエッチング・プロセスの間にシリコン材料を保護すべく、ドライエッチングのシリコンのためにＳｉＯ２の保護層５８又は他の保護材料が基板層３２に塗布される。
【００３３】
溝６０は、好ましくは、約５０〜約３００ミクロン又はそれ以上の深さでチップ１０内に形成される。溝６０は、チップ１０内の全通路１４を互いに連通接続するのに十分な幅が必要であり、或いは、通路１４の平行な列を互いに接続するように、通路列６２のための溝と通路列６４のための溝のような別個の平行な溝６０を用いてもよい。通路１４の形成が完成すると、チップ１０から保護層５８を除去するのが好ましい。
【００３４】
本発明の更なる特徴が図５〜７に示される。これらの図において、通路６６及び６８は、矩形又は長円形の形状を成し、多数のヒータ抵抗体１２に隣接する長いスロットである。ＤＲＩＥ技術を用いた上述のように、スロット６６と６８が半導体基板１０内に形成される。インク通路６６及び６８は実質的に垂直な壁７０及び７２を有し、図４について上述したように、チップ１０の後側又は基板層３２側に幅広の溝７４を備えていてもよい。
【００３５】
従来のグリットブラスト技術によって形成される通路は、典型的には約２．５ｍｍ〜３０ｍｍの長さで、かつ、１２０ミクロン〜１ｍｍの幅である。グリットブラスト仕上げされた通路の許容度は、±６０ミクロンである。これと比較すると、本発明によって形成された通路は、１０ミクロンの長さで、かつ、１０ミクロンの幅の小ささをもって製造される。ＤＲＩＥ技術によって形成される通路長さには実質的に上限がない。ＤＲＩＥ通路に対する許容度は、約±１０〜約±１５ミクロンである。本発明によるＤＲＩＥ技術を用いて、円形、正方形、矩形及び長円形の形状を成す通路を含むいかなる形状の通路も製造される。グリットブラスト技術又はウエット化学エッチング技術を用いて比較的厚いシリコンチップに、１０ミクロン程度の小さい孔を形成するのは、例え不可能でないにしても困難である。さらに、通路は、本発明によるＤＲＩＥ技術を用いてチップのいずれかの側からエッチングされる。グリットブラスト技術を用いれば、多数の孔又は通路１４が連続的にではなく一時に製造され、かつ、ウエット化学エッチング技術によるよりも非常に高速で製造される。
【００３６】
前述のドライエッチング技術によって形成される通路１４を有するチップ１０は、ブラスト技術によって製造される通路１４を備えるチップよりも実質的に高強度であり、チップを備えるプリントヘッドの早発な故障を引起す割れ又は亀裂を示さない。前述のプロセスによって通路位置の精度が大幅に改良され、エッチングの均一度は約４％を越える。
【００３７】
ウエット化学エッチングと比べると、本発明によるドライエッチング技術は、シリコンチップ１０の結晶の配向に依存しないで行なわれるので、チップ１０内においてより高精度に配置される。ウエット化学エッチングは約２００ミクロン未満のチップ厚さに適しているが、約２００ミクロンを超えるチップ厚さに対してはエッチング精度が大幅に低減する。ウエット化学エッチング技術には高腐食性の化学薬品が用いられるが、本発明によるＤＲＩＥ技術に用いられるガスは、実質的に不活性である。ウエット化学エッチングによって製造される通路形状は結晶格子の配向に依存するが、ＤＲＩＥによって製造される通路の形状は本質的に制限されるものではない。例えば（１００）シリコンチップにおいて、ＫＯＨは典型的には、先進の補償技術を用いることなく正方形と矩形をエッチングするだけである。本発明によるＤＲＩＥ技術では、結晶格子が配列する必要はない。
【００３８】
本発明によって製造されるドライエッチングされたシリコンチップとグリットブラスト仕上げされたシリコンチップとの強度の比較は、下記表に示される。下記表において、シリコンチップ中に通路を形成するために、グリットブラスト技術及びＤＲＩＥ技術を用いて多数の試料が調製された。試料の各セットにおける通路は、デバイス側及びブランク側においてほぼ同じ幅と長さとされる。表に示される“チップ縁部から通路までの平均距離”の測定値は、チップの縁部から通路の長手軸に沿って取られた通路の縁部までの測定値である。“平均通路幅”の測定値は、通路の幅方向の軸に平行な方向に沿って各通路を横切るほぼ同じ点における測定値である。
【００３９】
捩り試験では、ローラーベアリングによって支持される回転モーメントアームを供える一端部を有する捩り試験機を組立てた。チップを保持するための穴開きロッドを、モーメントアームの一端部に接続した。固定部に取付けられた固定穴開きロッドによって、反対側の端部にチップを保持した。テフロン（登録商標）圧子を試験フレーム内のロードセルに接続し、モーメントアームに接するようにして用いた。アームが回転する際にモーメントアームの下方にある圧子の動きによって付加される摩擦を低減するために、テフロン（登録商標）圧子が用いられる。用いられるクロスヘッド速度は０．２インチ／分（５．０８ｍｍ／分）であり、モーメントアームの中心から圧子までは２インチ（５０．８ｍｍ）であった。
【００４０】
３点曲げ試験では、３点の修正曲げ固定部を設けた。固定部表面の欠陥によってチップ試料の応力点が発生するのを防止するために、レールとナイフ縁は３ミクロンのダイヤモンドペーストで平坦になるように磨いた。試験機のレールは３．５ｍｍのスパンを有し、用いたレールの半径とナイフ縁は約１ｍｍであった。試料は固定部に配置され、レールを収容する下方支持の中心で、かつナイフ縁の直下においてインク通路に視覚によって位置合わせされた。クロスヘッド速度は０．５インチ／分（１．２７ｍｍ／分）であり、全試料は破壊まで負荷された。
【００４１】
【表１】
2004517755.tif 000003
2004517755.tif 000004
【００４２】
【表２】
2004517755.tif 000005
2004517755.tif 000006
【００４３】
表１に見られるように、本発明によるＤＲＩＥ法を用いて製造される、インク通路を備えたシリコンチップは、グリットブラスト技術によって製造される同様の大きさの通路に比べて高い捩り強度を示した。グリットブラスト仕上げされた通路を備えるチップとＤＲＩＥ通路を備えるチップとの強度における更に劇的な比較が、表２に見られる。この表は、このようなチップの３点曲げ強度を比較するものである。チップの各タイプにおける平均強度を比較することによって分かるように、ＤＲＩＥ技術によって製造される通路を備えるチップは、グリットブラスト仕上げされた通路を備えるチップの４倍を超える強度を示した。ＤＲＩＥ技術によって製造される通路の増大した強度は相当な大きさであって、全く予想されるものではなかった。
【００４４】
反応性イオンエッチングの方法は、ほぼ全部記載したかのように参考としてここに挙げたハインズ（Ｈａｙｎｅｓ）らの米国特許第６，０５１，５０３号に記載されている。エッチングの有用な手順と装置もまた、バードワ（Ｂｈａｒｄｗａｊ）らのヨーロッパ出願第８３８，８３９号、バードワ（Ｂｈａｒｄｗａｊ）らのＷＯ００／２６９５６号、グイバラ（Ｇｕｉｂａｒｒａ）らのＷＯ９９／０１１８８７号に記載されている。エッチング装置は、ゲント（Ｇｗｅｎｔ）、ウエイルズ（Ｗａｌｅｓ）のサーフィス（Ｓｕｒｆａｃｅ）  テクノロジー（Ｔｅｃｈｎｏｒｏｇｙ）  システムズ（Ｓｙｓｔｅｍｓ）  リミテッド（Ｌｉｍｉｔｅｄ）から入手可能である。
【００４５】
本発明の様々な特徴と実施態様、ならびに、その幾つかの利点を説明したが、特許請求の範囲及びその意図の範囲内で、本発明における様々な修飾、置換及び修正が可能であることが、当業者によって認識されるであろう。
【図面の簡単な説明】
【図１】
図１は、本発明の１つの特徴によるインク通路とヒータ抵抗体の配置を示す半導体チップの一部の平面図である。
【図１Ａ】
図１Ａは、本発明によるインク通路とヒータ抵抗体の他の配置を示す半導体チップの一部の平面図である。
【図２】
図２は、インクジェット・プリンタ用の実物大でないプリントヘッドの一部の断面図である。
【図３】
図３は、本発明の第１の特徴による半導体チップの一部の切取り斜視図である。
【図４】
図４は、本発明の第２の特徴による半導体チップの一部の切取り斜視図である。
【図５】
図５は、本発明の第３の特徴による半導体チップの一部の平面図である。
【図６】
図６は、本発明の第３の特徴による半導体チップの一部の切取り斜視図である。
【図７】
図７は、本発明の第４の特徴による半導体チップの一部の切取り斜視図である。
【図１Ａ】
2004517755.tif 000007
【図２】
2004517755.tif 000008
【図５】
2004517755.tif 000009
【図６】
2004517755.tif 000010
【図７】
2004517755.tif 000011
【国際公開パンフレット】
2004517755.tif 000012
2004517755.tif 000013
2004517755.tif 000014
2004517755.tif 000015
2004517755.tif 000016
2004517755.tif 000017
2004517755.tif 000018
2004517755.tif 000019
2004517755.tif 000020
2004517755.tif 000021
2004517755.tif 000022
2004517755.tif 000023
2004517755.tif 000024
2004517755.tif 000025
2004517755.tif 000026
2004517755.tif 000027
2004517755.tif 000028
2004517755.tif 000029
2004517755.tif 000030
2004517755.tif 000031
2004517755.tif 000032
2004517755.tif 000033
2004517755.tif 000034
2004517755.tif 000035
2004517755.tif 000036
2004517755.tif 000037
2004517755.tif 000038
【国際公開パンフレット（コレクトバージョン）】
2004517755.tif 000039
2004517755.tif 000040
【国際調査報告】
2004517755.tif 000041
2004517755.tif 000042