(57)【要約】ホトレジストの接着性改善のためのアモルファス炭素層（１４）を有する改良形半導体デバイス（１０）及び製造方法に関する。デバイスは、表面（１３）を有する基板（１２）と、基板の表面上に形成された炭素層（１４）と、炭素層の表面上に形成されたレジスト層（１６）とを有する。デバイスは、表面を有する基板を供給し、プラズマ化学蒸着法（ＰＥＣＶＤ）又はスパッタリングにより基板の表面上に炭素層を堆積し、炭素層の表面上にレジスト層を形成することにより形成される。
2004513515.tif 000002
【特許請求の範囲】
【請求項１】
表面を有する基板と、
同基板表面上に形成された炭素層と、
同炭素層の表面上に形成されたレジストスタックとからなる半導体デバイス。
【請求項２】
前記基板はＩＩＩ−Ｖ族材料から形成される請求項１に記載の半導体デバイス。
【請求項３】
前記基板はＩｎＧａＡｓから形成される請求項２に記載の半導体デバイス。
【請求項４】
前記基板はＩｎＡｌＡｓから形成される請求項２に記載の半導体デバイス。
【請求項５】
前記基板はＧａＡｓから形成される請求項２に記載の半導体デバイス。
【請求項６】
前記基板は金属から形成される請求項１に記載の半導体デバイス。
【請求項７】
前記基板はシリコンを含有する材料から形成される請求項１に記載の半導体デバイス。
【請求項８】
前記炭素層はポリマー状の炭素から形成される請求項１に記載の半導体デバイス。
【請求項９】
前記炭素層はアモルファスである請求項１に記載の半導体デバイス。
【請求項１０】
前記炭素層はダイヤモンド状炭素から形成される請求項１に記載の半導体デバイス。
【請求項１１】
表面を有するＩＩＩ−Ｖ族材料の基板と、
同基板表面上に形成されたプラズマ化学蒸着（ＰＥＣＶＤ）炭素層と、
同炭素層の表面上に形成されたレジストスタックとからなる半導体デバイス。
【請求項１２】
表面を有する基板を提供する工程と、
同基板表面上に炭素層を堆積する工程と、
同炭素層の表面上にレジストスタックを形成する工程とからなる、強化ホトレジスト接着性を有した半導体デバイスを形成するための方法。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、半導体処理技術に関する。より詳細には、改良された接着性を有するホトレジスト層を有した半導体デバイス、及び基板材料上でのホトレジスト接着の強化がなされたデバイスの製造方法に関する。
【０００２】
（発明の背景）
現在の方法で基板、特にＩｎＧａＡｓ及びＩｎＡｌＡｓ基板へホトレジストを接着することは非常に困難である。そのため、フォトリソグラフィ処理の品質が劣化する。ＩｎＧａＡｓやＩｎＡｌＡｓなどの種々の基板材料の表面へのホトレジスト材料の接着を改善するためにいくつかの試みが行われてきた。表面前処理の選択が多数使用されてきたが、これらの従来の手順では、すべての必要な処理工程を完全に行うために必要な接着の耐久性を達成することはできなかった。より詳細に説明すると、現像工程の場合、又は水酸化アンモニウム（ＮＨ４ＯＨ）溶液（１０％溶液）などのクリーニング溶液に浸漬した場合に、ウェハ表面からホトレジスト層が剥離してしまった。この水酸化アンモニウム溶液は、通常、後に続く堆積又はメタライゼーションなどの処理工程の前にウェハの表面をクリーニングするために使用される。
【０００３】
最近、レジストの接着を改善する目的で、ウェハ表面を改良するために種々の表面前処理選択肢に関していくつかの試みが行われてきた。これらの表面前処理の選択肢は、脱水ベーキング（ｄｅｈｙｄｒａｔｉｏｎ　ｂａｋｅ）、薄膜の中間膜として使用されるｉ線コーティング及びＤＵＶ反射防止コーティングの両方の塗布、標準ＨＭＤＳ蒸気下塗り（ｖａｐｏｒ　ｐｒｉｍｉｎｇ）、及びいくつかのシランをベースとする有機結合剤の塗布を含む。しかし、これらのプロセスのいずれも良好に接着性を改善することはできなかった。
【０００４】
現在の工業規格は、ヘキサメチルジシラザン（ＨＭＤＳ）でウェハの表面を蒸気下塗りするように規定している。ＨＭＤＳは、レジストコーティングのためにシリコンウェハを前処理するための手段として使用される。しかし、ＨＭＤＳは、化学的にシリコンとの適合性を有するのみであり、他の材料とは同じ方式で反応しない。シリコン表面においてはＨＭＤＳは気相で塗布され、水、又は現像液若しくはＮＨ４ＯＨなど他の水溶液をはじく有機単層が塗布される。基板／レジスト界面にある膜の撥水性により現像又はクリーニングなどの後続の溶液系処理中におけるレジスト膜剥離が防止される。表面への水の接触角が、その表面の撥水性の優れた目安になることは周知である。ＨＭＤＳを適当に下塗りしたシリコン表面上での小さな水滴の接触角は、通常、６５〜７２°である。さらに、従来の蒸気下塗りは、僅か３日しか持たないので、３日過ぎたらウェハを再度下塗りしなければならないことも判明した。さらに、蒸気下塗りプロセス中、通常、ウェハは３０分以上１５０℃に加熱される。ある温度に敏感な塗布処理にとってこのような加熱は望ましいものではない。
【０００５】
上記のように、ウェハへのホトレジストの接着性を改善する方法は他にもある。蒸気下塗りに不活性な表面を改良するためによく使用されるこのような方法の１つは、表面に窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ）などの第２の材料の薄い（＜５００Å）層を塗布するために化学蒸着（ＣＶＤ）プロセスを使用する方法である。この材料の堆積は、従来のＨＭＤＳ蒸気下塗りと併用した場合、ウェハ表面へのレジスト層の接着が優れている。しかし、そのようなコーティングは後で除去しなければならないが、これは他の問題を起こす恐れがある。例えば、一般的に、ドライエッチング技術によりＳｉＮ材料を除去することは非常に強引な方法であり、脆弱なウェハのエピ層を損傷する恐れがある。
【０００６】
それ故、本発明の１つの目的は、ウェハ表面へのホトレジストの強化接着を促進する表面前処理を含む半導体デバイスを提供することにある。
本発明のもう１つの目的は、ウェハ表面へのホトレジストの接着を促進する界面材料を有する半導体デバイスを提供することにある。
【０００７】
本発明のさらにもう１つの目的は、レジスト及び界面層の後工程での除去により下の材料の表面が損傷を受けない、強化されたホトレジスト接着を有する半導体デバイスを提供することにある。
【０００８】
本発明のさらにもう１つの目的は、ウェハ表面へのホトレジストの強化接着を促進する表面前処理を行う工程を有する半導体デバイスの製造方法を提供することにある。
【０００９】
本発明のさらにもう１つの目的は、ウェハ表面へのホトレジスト材料の強化接着を促進する界面材料を供給する工程を含む半導体デバイスの製造方法を提供することにある。
【００１０】
（発明の概要）
上記及び他のニーズは、半導体デバイス並びに、基板、ホトレジストスタック、及び基板とホトレジストスタックとの間に堆積された炭素層を有する半導体デバイスの製造方法を提供することによりほぼ達成される。半導体デバイスの上記製造方法は、表面を有する基板を提供する工程と、基板表面に炭素層を堆積する工程と、炭素層の表面にレジストスタックを形成する工程とを有する。炭素層は、標準プラズマ化学蒸着法（ＰＥＣＶＤ）技術又はスパッタリングにより形成される。
【００１１】
当業者であれば、添付の図面を参照しながら好適な実施形態の下記の詳細な説明を読むことにより、本発明の上記及び他のより詳細な目的及び利点を容易に理解することができるだろう。
【００１２】
（好適な実施形態の詳細な説明）
発明の詳細な説明において、類似の番号は本発明を示すいくつかの図面の類似の要素を識別するためのものである。図１は、本発明による半導体デバイスの製造方法の第１の工程の概略を示す断面図である。図１には、基板１２を提供する第１の工程を含む半導体デバイス全体を参照番号１０で示している。この特定の実施形態の場合には基板１２は、任意のＩＩＩ−Ｖ族材料からなる。より詳細には、基板１２はＩｎＧａＡｓ材料からなる。本明細書を読めば推測できるように、基板１２は、ＩｎＡｌＡｓ材料、ＧａＡｓ材料、又はシリコン、複数の材料及びいくつかの金属を含むシリコンが含まれるがこれらに限定されない、ホトレジストを接着することが困難な任意の他の材料からなる。
【００１３】
基板１２の上面１３には炭素層１４が設けられている。炭素層１４は、通常の半導体堆積技術によって基板１２の表面１３に設けられた炭素材料から形成されている。より詳細には、炭素層１４は、プラズマ化学蒸着法（ＰＥＣＶＤ）又はスパッタリングにより基板１２の表面１３に堆積される。プラズマ化学蒸着法（ＰＥＣＶＤ）技術により堆積された場合、炭素層１４は、窒素でドーピングされることがある。炭素層１４は、基板１２と（上記の）ホトレジストとの間の接着を強化する。
【００１４】
炭素層１４は、アモルファス炭素の薄い層から形成される。この好適な実施形態の炭素層１４は、当業界では周知の標準ＰＥＣＶＤ技術又はスパッタリングにより、１００Å以下の厚さ、好適には、３０〜７０Åの厚さに堆積される。炭素層１４をこのように堆積することにより、基板１２への、より詳細に説明すると、ＩｎＧａＡｓでエピコーティングされたウェハへの以降に堆積されるホトレジストの接着の耐久性が改善される。
【００１５】
図２，３を参照する。全体を参照番号１５で示すウェハスタックは、次に有機ホトレジストスタック１６によりコーティングされる。ホトレジストスタック１６は、光及び／又は電子ビームにより感光するこれらの材料を含む光により画像形成することができる有機ホトレジスト層の１つ又はそれ以上の層から形成し得る。図２に示すように、有機ホトレジストスタック１６は、ホトレジスト層１８を含む標準単層レジストとして形成される。図３に示すように、他の実施形態の場合には、有機ホトレジストスタック１６は、ホトレジスト層１８及び２０を含む標準二層レジストのような多層レジストとして形成される。単一レジストスタックとして形成されたにせよ、又は、多層レジストスタックとして形成されたにせよ、レジストスタック１６は、必要なパターンにより、ポジ型レジスト又はネガ型レジストを含むように形成することができる。
【００１６】
図４に示すように、ウェハスタック１５、より詳細に説明すると、次にレジストスタック１６が、電子ビーム、光学的方法等のような標準リソグラフィ法により現像されパターン形成される。この図に示すように、スタック１６のある領域２０が現像中に除去されることによってパターンが形成される。
【００１７】
次に、完全に現像されたウェハスタック１５は、炭素１４のパターン形成工程中に露出された部分を除去すべく酸素プラズマ中で約１分間エッチングされ、以降の金属化工程に提供する。次に、スタック１５は、通常１〜５分間１０％ＮＨ４ＯＨ溶液に浸漬される。スタック１５をＮＨ４ＯＨ溶液に浸漬することにより金属化を行う前に露出した表面がクリーニングされる。接着強度及び耐久性の測定基準は、室温で１０％水酸化アンモニウム（ＮＨ４ＯＨ）の水溶液に１０分間浸すことである。この浸漬時間中、最小限の剥離又はアンダーカットは、典型的にはサブミクロンの構造物であっても発生してはならない。
【００１８】
通常、炭素層１４は約１５秒で堆積され、低／ゼロ・バイアス酸素プラズマにより容易に除去される。より詳細には、パターン形成の直後であって、以降の処理の前にパターン形成されたスタック１５からディスカムされる。次の必要なプロセスの後で、レジスト層１６及び炭素層１４が除去される。この除去工程は、湿式化学溶解又は酸素プラズマアッシングを含む技術により行うことができる。上記炭素層及び単層レジストスタック又は二層レジストスタックにより、パターン形成したウェハのサンプルを１分間現像し、１０分間１０％水酸化アンモニウム溶液に浸漬した。パターン形成したレジストを走査型電子顕微鏡（ＳＥＭ）で検査した結果、レジスト剥離がなく、その外形には剥離又はアンダーカットの兆候も認められなかった。その結果、炭素層１４を導入することにより、基板１２の表面１３の状態がホトレジスト１６の接着に適しているとの結論に達した。
【００１９】
これにより、炭素層１４がアモルファス炭素で形成され、基板１２の表面１３に１００Å以下の厚さで堆積していることが予想される。好適な実施形態において上記したように、炭素層１４は、３０〜７０Åの厚さに形成される。２つのタイプのアモルファス炭素が炭素層１４の製造に適していることが分かる。より詳細に説明すると、ポリマー状の炭素材料、及びダイヤモンド状炭素（ＤＬＣ）材料が炭素層１４用に適している。好適な実施形態の場合には、ポリマー状の炭素材料は、約０．９ｇ／ｃｃの低密度、約２．０ＧＰａの硬度、及びｎ：約１．７及びｋ：約０．０２の光学定数データの約６０％ポリマーである。ダイヤモンド状炭素材料は、約１．４ｇ／ｃｃの高密度、約８．０ＧＰａの硬度、及びｎ：約１．９及びｋ：約０．２０の光学定数データの３５％ポリマーである。同時に水又は水性混合物をはじく一方で、ホトレジストスタック１６との適合性がより改善されるように基板１２の表面エネルギーを変化させることにより、炭素層１４は、基板１２の表面１３へのホトレジストスタック１６の接着性を向上する。
【００２０】
それ故、本発明は、ホトレジストの接着性を改善するための炭素層及び製造方法を提供する。炭素層を導入することにより、ウェハ表面へのレジスト層の接着性が向上する。接着性がこのように向上すると、レジスト層の除去が容易になり、半導体デバイスの製造が改善される。
【図面の簡単な説明】
【図１】ホトレジストの接着を改善するための本発明によるアモルファス炭素層からなる半導体デバイスの製造工程を示す断面図。
【図２】ホトレジストの接着を改善するための本発明によるアモルファス炭素層からなる半導体デバイスの製造工程を示す断面図。
【図３】ホトレジストの接着を改善するための本発明によるアモルファス炭素層からなる半導体デバイスの製造工程を示す断面図。
【図４】ホトレジストの接着を改善するための本発明によるアモルファス炭素層からなる半導体デバイスの製造工程を示す断面図。
【国際公開パンフレット】
2004513515.tif 000003
2004513515.tif 000004
2004513515.tif 000005
2004513515.tif 000006
2004513515.tif 000007
2004513515.tif 000008
2004513515.tif 000009
2004513515.tif 000010
2004513515.tif 000011
2004513515.tif 000012
2004513515.tif 000013
2004513515.tif 000014
2004513515.tif 000015
2004513515.tif 000016
2004513515.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2004513515.tif 000018
【手続補正書】
【提出日】平成15年1月23日(2003.1.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
最上面を有する基板と、
同基板最上面上に形成された単一の炭素層と、
同単一の炭素層の最上面上に形成されたレジストスタックとからなる半導体デバイス。
【請求項２】
前記基板はＩＩＩ−Ｖ族材料から形成される請求項１に記載の半導体デバイス。
【請求項３】
前記基板はＩｎＧａＡｓから形成される請求項２に記載の半導体デバイス。
【請求項４】
前記基板はＩｎＡｌＡｓから形成される請求項２に記載の半導体デバイス。
【請求項５】
前記基板はＧａＡｓから形成される請求項２に記載の半導体デバイス。
【請求項６】
前記基板は金属から形成される請求項１に記載の半導体デバイス。
【請求項７】
前記基板はシリコンを含有する材料から形成される請求項１に記載の半導体デバイス。
【請求項８】
前記単一の炭素層はポリマー状の炭素から形成される請求項１に記載の半導体デバイス。
【請求項９】
前記単一の炭素層はアモルファスである請求項１に記載の半導体デバイス。
【請求項１０】
前記単一の炭素層はダイヤモンド状炭素から形成される請求項１に記載の半導体デバイス。
【請求項１１】
最上面を有するＩＩＩ−Ｖ族材料の基板と、
同基板最上面上に形成された単一のプラズマ化学蒸着（ＰＥＣＶＤ）炭素層と、
同単一炭素層の最上面上に形成されたレジストスタックとからなる半導体デバイス。
【請求項１２】
表面を有する基板を提供する工程と、
同基板表面上に炭素層を堆積する工程と、
同炭素層の表面上にレジストスタックを形成する工程とからなる、強化ホトレジスト接着性を有した半導体デバイスを形成するための方法。
【国際調査報告】
2004513515.tif 000019
2004513515.tif 000020
2004513515.tif 000021