(57)【要約】絶縁材料内に形成された孔に導電材料を形成する。この処理には、まず、孔の少なくとも一部分上と、孔の外側に存在する絶縁材料の少なくとも一部分上とに導電材料を形成することが含まれる。次に、孔の内側と、孔の外側の絶縁材料上とに存在する導電材料の少なくとも一部分上に、金属を含有する充填材料を形成する。金属を含有する充填材料は少なくとも部分的に孔を充填する。次に、孔の外側に存在する、金属を含有する充填材料及び導電材料の双方の一部分を除去する。その後、孔の内側に存在する、金属を含有する充填材料の少なくとも一部分を除去する。
2004508708.tif 000002
【特許請求の範囲】
【請求項１】
孔に導電材料を形成する形成方法であって、この形成方法が、
前記孔の内部と、この孔の外側の絶縁材料の少なくとも一部分上とに前記導電材料を形成する工程と、
前記導電材料の少なくとも一部分上に、金属を含有する充填材料の少なくとも一部分が前記孔の内部に配置されるように、前記金属を含有する充填材料を形成する工程と、
前記孔の外側の前記絶縁材料上に存在する前記導電材料の少なくとも一部分を除去する工程と、
前記金属を含有する充填材料の少なくとも一部分を前記孔から除去する工程とを有する形成方法。
【請求項２】
請求項１に記載の形成方法であって、前記金属を含有する充填材料を前記導電材料よりも硬質とする形成方法。
【請求項３】
請求項２に記載の形成方法であって、前記金属を含有する充填材料を、タングステンを含有する充填材料とする形成方法。
【請求項４】
請求項３に記載の形成方法であって、前記タングステンを含有する充填材料を、タングステン又は窒化タングステンとする形成方法。
【請求項５】
請求項２に記載の形成方法であって、前記金属を含有する充填材料を、チタンを含有する充填材料とする形成方法。
【請求項６】
請求項５に記載の形成方法であって、前記チタンを含有する充填材料を窒化チタンとする形成方法。
【請求項７】
請求項１に記載の形成方法であって、前記除去する工程を平坦化により行う形成方法。
【請求項８】
請求項７に記載の形成方法であって、前記除去する工程を化学機械平坦化により行う形成方法。
【請求項９】
請求項１に記載の形成方法であって、前記導電材料を形成する工程を前記孔の表面の大部分にわたって行う形成方法。
【請求項１０】
請求項１に記載の形成方法であって、前記導電材料を形成する工程を前記孔の表面の殆どすべてにわたって行う形成方法。
【請求項１１】
請求項１に記載の形成方法であって、前記金属を含有する充填材料を形成する工程を前記導電材料の殆どすべてにわたって行う形成方法。
【請求項１２】
請求項１１に記載の形成方法であって、前記導電材料が、前記絶縁材料上に一度形成された上端部を有し、前記金属を含有する充填材料を形成する工程を、前記上端部をほぼ被覆するように行う形成方法。
【請求項１３】
請求項１に記載の形成方法であって、前記金属を含有する充填材料と、前記絶縁材料上に存在する前記導電材料とを除去した後すぐ、前記導電材料が前記絶縁材料の上面部分とほぼ同一平面上にあるようにする形成方法。
【請求項１４】
請求項１３に記載の形成方法であって、前記金属を含有する充填材料が前記絶縁材料の上面部分とほぼ同一平面上にあるようにする形成方法。
【請求項１５】
請求項１に記載の形成方法であって、前記金属を含有する充填材料の殆どすべてを前記孔から除去する形成方法。
【請求項１６】
請求項１５に記載の形成方法であって、前記金属を含有する充填材料を前記孔からエッチングにより除去する形成方法。
【請求項１７】
請求項１に記載の形成方法であって、前記絶縁材料を、二酸化シリコン及びボロン−リン−シリケートガラスから成る群から選択された少なくとも１つの要素をもって構成する形成方法。
【請求項１８】
請求項１に記載の形成方法であって、化学蒸着又は低圧化学蒸着処理を用いて前記導電材料を前記孔にわたって形成する形成方法。
【請求項１９】
請求項１に記載の形成方法であって、物理蒸着処理を用いて前記導電材料を前記孔にわたって形成する形成方法。
【請求項２０】
請求項１に記載の形成方法であって、無電解めっきを用いて前記導電材料を前記孔にわたって形成する形成方法。
【請求項２１】
請求項１に記載の形成方法であって、電気めっきを用いて前記導電材料を前記孔にわたって形成する形成方法。
【請求項２２】
請求項１９に記載の形成方法であって、前記導電材料を、前記孔にわたってほぼ共形的な層を成して形成する形成方法。
【請求項２３】
キャパシタの下部電極を形成する形成方法であって、この形成方法が、
第２導電材料を、第１導電材料と接触する孔の内側と、前記孔の外側の絶縁材料の少なくとも一部分上とに配置する工程と、
金属を含有する充填材料を、前記孔の内側と、前記孔の外側の前記絶縁材料上とに存在する前記導電材料の少なくとも一部分上に形成する工程と、
前記金属を含有する充填材料の少なくとも一部分を前記孔の内側から除去して前記第２導電材料が前記下部電極を形成するようにする工程と
を有する形成方法。
【請求項２４】
請求項２３に記載の形成方法であって、前記孔の前記少なくとも一部分が、前記孔の下に存在する第１導電材料と接触する形成方法。
【請求項２５】
請求項２４に記載の形成方法であって、前記第１導電材料を前記孔の下の導電プラグとする形成方法。
【請求項２６】
請求項２５に記載の形成方法であって、前記第１導電材料をデバイスの基板と接触する形成方法。
【請求項２７】
請求項２３に記載の形成方法であって、前記第２導電材料をコンテナキャパシタの下部電極とする形成方法。
【請求項２８】
請求項２３に記載の形成方法であって、前記第２導電材料を前記孔の表面の殆どすべてにわたって形成する形成方法。
【請求項２９】
請求項２８に記載の形成方法であって、前記第２導電材料を、前記孔の外側に存在する前記絶縁材料の表面の殆どすべてにわたって形成する形成方法。
【請求項３０】
請求項２９に記載の形成方法であって、前記第２導電材料が前記第１導電材料上に共形層を形成する形成方法。
【請求項３１】
請求項２３に記載の形成方法であって、前記第２導電材料を化学蒸着又は低圧化学蒸着処理により形成する形成方法。
【請求項３２】
請求項２３に記載の形成方法であって、前記第２導電材料を物理蒸着により形成する形成方法。
【請求項３３】
請求項２３に記載の形成方法であって、前記第２導電材料を電気めっきにより形成する形成方法。
【請求項３４】
請求項２３に記載の形成方法であって、前記第２導電材料を無電解めっきにより形成する形成方法。
【請求項３５】
請求項３１に記載の形成方法であって、前記第２導電材料を数百オングストローム〜数千オングストロームの範囲内の深さに形成する形成方法。
【請求項３６】
請求項１９に記載の形成方法であって、前記金属を含有する充填材料をタングステン又は窒化タングステンとし、第２導電材料とほぼ同一な広がりを有するように形成する形成方法。
【請求項３７】
請求項２３に記載の形成方法であって、前記絶縁材料上に存在する前記金属を含有する充填材料及び前記導電材料の殆どすべてを除去する形成方法。
【請求項３８】
請求項２３に記載の形成方法であって、前記金属を含有する充填材料の殆どすべてを前記孔から除去する形成方法。
【請求項３９】
請求項２３に記載の形成方法であって、前記金属を含有する充填材料を窒化チタンとする形成方法。
【請求項４０】
基板上の絶縁材料内に形成され、前記基板の表面部分と接触している孔に導電材料を形成する形成方法であって、この形成方法が、
前記孔の内側の少なくとも一部分上と、前記孔の外側に存在する前記絶縁材料の表面の少なくとも一部分上とに導電材料を堆積する工程と、
前記基板の前記表面部分上と、前記孔の外側の前記絶縁材料上とに存在する前記導電材料の少なくとも一部分上に、タングステンを含有する充填材料を堆積し、前記タングステンを含有する充填材料が少なくとも部分的に前記孔を充填し、前記導電材料を支持する工程と、
前記孔の外側の前記絶縁材料上に存在する前記タングステンを含有する充填材料及び前記導電材料の少なくとも一部分を平坦化により除去する工程と、
前記タングステンを含有する充填材料の少なくとも一部分を前記孔から除去する工程と
を有する形成方法。
【請求項４１】
請求項４０に記載の形成方法であって、前記導電材料を、前記基板内部に形成されたアクティブ領域に接触するように形成する形成方法。
【請求項４２】
請求項４１に記載の形成方法であって、前記導電材料を更に、前記孔の側面上に形成する形成方法。
【請求項４３】
請求項３２に記載の形成方法であって、前記導電材料が、遷移元素金属、グループＩＩＩａ金属及びグループＩＶａ金属より成る群から選択された少なくとも１つの要素であるようにする形成方法。
【請求項４４】
請求項４３に記載の形成方法であって、前記導電材料が、グループＶＩＩＩ金属、銅、銀、金及びアルミニウムより成る群から選択された少なくとも１つの要素であるようにする形成方法。
【請求項４５】
請求項４４に記載の形成方法であって、前記導電材料を、グループＶＩＩＩ金属、白金、オスミウム、イリジウム及びロジウムより成る群から選択する形成方法。
【請求項４６】
請求項４５に記載の形成方法であって、前記導電材料を白金又は白金合金とする形成方法。
【請求項４７】
請求項４０に記載の形成方法であって、前記タングステンを含有する充填材料を、前記導電材料とほぼ同一の広がりを有するように形成する形成方法。
【請求項４８】
請求項４０に記載の形成方法であって、前記タングステンを含有する充填材料を、前記孔をほぼ充填するように形成する形成方法。
【請求項４９】
請求項４８に記載の形成方法であって、前記タングステンを含有する充填材料の前記平坦化中、前記導電材料を実質的に変形させない形成方法。
【請求項５０】
請求項４９に記載の形成方法であって、前記導電材料の先端が前記絶縁材料の上面とほぼ同一な平面上にあるように前記平坦化を行う形成方法。
【請求項５１】
請求項５０に記載の形成方法であって、前記導電材料が、前記タングステンを含有する充填材料とほぼ同一な平面であるように前記平坦化を行う形成方法。
【請求項５２】
請求項４０に記載の形成方法であって、前記平坦化を化学機械平坦化とする形成方法。
【請求項５３】
請求項４０に記載の形成方法であって、前記タングステンを含有する充填材料の殆どすべてを前記孔から除去する形成方法。
【請求項５４】
孔に導電材料を形成するのに用いられる構造体であって、この構造体が、
基板と、
この基板上に配置された絶縁材料と、
前記孔の表面の少なくとも一部分上と、前記孔の外側に存在する前記絶縁材料の表面の少なくとも一部分上とに形成された導電材料と、
前記孔の内側と、前記孔の外側の前記絶縁材料上とに存在する前記導電材料の少なくとも一部分上に形成されたタングステンを含有する充填材料であって、前記孔を少なくとも部分的に充填するタングステンを含有する充填材料と
を有する構造体。
【請求項５５】
請求項５４に記載の構造体であって、前記孔が更に、一対の対向する側壁と底面とを有する構造体。
【請求項５６】
請求項５５に記載の構造体であって、前記導電材料が前記孔の表面の殆どすべてにわたって形成されている構造体。
【請求項５７】
請求項５４に記載の構造体であって、前記導電材料が、前記孔の外側に存在する前記絶縁材料の表面とほぼ同一な広がりを有する構造体。
【請求項５８】
請求項５７に記載の構造体であって、前記絶縁材料が、二酸化シリコン及びＢＰＳＧより成る群から選択された少なくとも１つの要素である構造体。
【請求項５９】
請求項５８に記載の構造体であって、前記絶縁材料がＢＰＳＧである構造体。
【請求項６０】
請求項５４に記載の構造体であって、前記タングステンを含有する充填材料が前記導電材料よりもかなり硬質であり、前記絶縁材料上に存在する前記導電材料とほぼ同一な広がりを有する構造体。
【請求項６１】
請求項６０に記載の構造体であって、前記タングステンを含有する充填材料がタングステン又は窒化タングステンである構造体。
【請求項６２】
請求項５４に記載の構造体であって、前記タングステンを含有する充填材料が、前記絶縁材料上の前記導電材料と同一な広がりを有する構造体。
【請求項６３】
請求項６２に記載の構造体であって、前記導電材料が、遷移元素金属、グループＩＩＩａ金属及びグループＩＶａ金属より成る群から選択された少なくとも１つの要素である構造体。
【請求項６４】
請求項６３に記載の構造体であって、前記導電材料が、白金、ロジウム、イリジウム、オスミウム、銅、銀、金及びアルミニウムより成る群から選択された少なくとも１つの要素である構造体。
【請求項６５】
請求項６４に記載の構造体であって、前記タングステンを含有する充填材料が前記孔をほぼ充填するようになっている構造体。
【請求項６６】
孔に導電材料を形成するのに用いられる構造体であって、この構造体が、
基板と、
この基板上に配置された絶縁材料と、
前記孔の内側表面の殆どすべてにわたって形成された導電材料と、
前記導電材料上に形成されたタングステンを含有する充填材料とを有し、前記タングステンを含有する充填材料が前記孔をほぼ充填するようになっており、更に、前記導電材料と、前記タングステンを含有する充填材料とが前記孔の先端でほぼ同一の平面にある構造体。
【請求項６７】
請求項６６に記載の構造体であって、前記孔の前記内側表面が、一対の対向する側壁と底面とを有する構造体。
【請求項６８】
請求項６７に記載の構造体であって、前記孔の前記底面が導電プラグ上にある構造体。
【請求項６９】
請求項６６に記載の構造体であって、前記絶縁材料が上面を有して、前記導電材料と、前記タングステンを含有する充填材料とが前記上面とほぼ同一の平面にある構造体。
【請求項７０】
請求項６６に記載の構造体であって、前記導電材料が白金又は白金合金である構造体。
【請求項７１】
請求項７０に記載の構造体であって、前記導電材料が、前記タングステンを含有する充填材料と一緒に平坦化される構造体。
【請求項７２】
請求項７１に記載の構造体であって、前記導電材料が実質的に変形されない構造体。
【請求項７３】
半導体デバイス内にキャパシタの下部電極と、ビット線導電プラグとを形成する形成方法であって、
前記半導体デバイス内の基板上に形成された絶縁材料の表面を通って第１孔を形成し、前記第１孔の少なくとも一部分が第１導電材料と接触するようにする工程と、
前記第１導電材料と接触する前記第１孔の表面の少なくとも一部分上と、前記孔の外側の前記絶縁材料の表面の少なくとも一部分上とに第２導電材料を形成する工程と、
前記第２導電材料上に保護層を形成する工程と、
前記保護層と、前記絶縁材料上に存在する前記第２導電材料と、前記絶縁材料とを通って第２孔を形成し、前記第２孔の少なくとも一部分が第３導電材料と接触するようにする工程と、
前記保護層を除去する工程と、
前記第１孔の内側と、前記第１孔の外側の前記絶縁材料上とに存在する前記第２導電材料上に、金属を含有する充填材料を形成し、更に、前記金属を含有する充填材料を前記第２孔上に、前記金属を含有する充填材料が前記孔を少なくとも部分的に充填するように形成して、前記第２孔にビット線導電プラグを形成する工程と、
前記孔の外側の前記絶縁材料上に存在する前記金属を含有する充填材料及び前記導電材料の少なくとも一部分を除去する工程と、
前記金属を含有する充填材料の少なくとも一部分を前記第１孔から除去して、前記キャパシタの前記下部電極を形成する工程と
を有する形成方法。
【請求項７４】
請求項７３に記載の形成方法であって、前記第２導電材料を、第１導電材料と接触する前記第１孔の表面のほぼすべてにわたって形成する形成方法。
【請求項７５】
請求項７４に記載の形成方法であって、前記第２導電材料が、グループＶＩＩＩ金属の白金、ロジウム、オスミウム及びイリジウムと、遷移元素金属の金、銀及び銅と、アルミニウムとより成る群から選択された少なくとも１つの要素であるようにし、化学蒸着処理を用いて前記第２導電材料を形成する形成方法。
【請求項７６】
請求項７５に記載の形成方法であって、前記保護層をホトレジスト層とする形成方法。
【請求項７７】
請求項７６に記載の形成方法であって、前記ホトレジスト層を前記第２導電材料の殆どすべてにわたって形成して、前記ホトレジスト層が前記第２導電材料とほぼ同一な広がりを有するようにする形成方法。
【請求項７８】
請求項７７に記載の形成方法であって、前記第２孔をエッチングにより形成する形成方法。
【請求項７９】
請求項７８に記載の形成方法であって、前記エッチングをドライエッチングとする形成方法。
【請求項８０】
請求項７９に記載の形成方法であって、前記第３導電材料の表面上でエッチング停止を生じるように前記ドライエッチングを行う形成方法。
【請求項８１】
請求項８０に記載の形成方法であって、前記第３導電材料をポリシリコンプラグとする形成方法。
【請求項８２】
請求項８１に記載の形成方法であって、前記金属を含有する充填材料を、前記第１孔の外側の前記第２導電材料と同一の広がりを有するように形成する形成方法。
【請求項８３】
請求項８２に記載の形成方法であって、前記金属を含有する充填材料を前記第２孔に、この孔をほぼ充填するように形成する形成方法。
【請求項８４】
請求項８３に記載の形成方法であって、前記金属を含有する充填材料と、前記導電材料とを前記絶縁材料上から除去する工程を平坦化により行う形成方法。
【請求項８５】
請求項８４に記載の形成方法であって、前記平坦化を化学機械平坦化とする形成方法。
【請求項８６】
請求項８５に記載の形成方法であって、前記金属を含有する充填材料の殆どすべてを前記第１孔から除去して、前記キャパシタの前記下部電極を形成する形成方法。
【請求項８７】
請求項８６に記載の形成方法であって、前記金属を含有する充填材料の殆どすべてを前記第１孔から除去する以前に、前記ビット線導電プラグを含有する前記第２孔にわたって酸化層を堆積する形成方法。
【請求項８８】
請求項８７に記載の形成方法であって、この形成方法が更に、前記下部電極上に誘電体材料を形成することを含む形成方法。
【請求項８９】
請求項８８に記載の形成方法であって、この形成方法が更に、前記誘電体材料上に第４導電材料を形成することを含む形成方法。
【請求項９０】
孔にわたって形成された導電材料を、この導電材料を実質的に変形させずに平坦化する平坦化方法であって、この平坦化方法が、
金属を含有する充填材料が前記導電材料上にあり、前記孔を少なくとも部分的に充填するように、前記導電材料を、前記金属を含有する充填材料と接触させる工程と、
前記導電材料と、前記金属を含有する充填材料とを平坦化して、前記導電材料と前記充填材料との上部が前記孔の上部とほぼ同一の平面となるようにする工程と
を有する平坦化方法。
【請求項９１】
請求項９０に記載の平坦化方法であって、化学機械平坦化を用いて前記平坦化を行う平坦化方法。
【請求項９２】
請求項９０に記載の平坦化方法であって、前記接触を、前記平坦化中に前記導電材料を支持するように行う平坦化方法。
【請求項９３】
請求項９０に記載の平坦化方法であって、前記導電材料を更に、前記接触を行う以前に、前記孔の外側に形成する平坦化方法。
【請求項９４】
請求項９３に記載の平坦化方法であって、前記充填材料を更に、前記平坦化を行う以前に、前記孔の外側に形成する平坦化方法。
【請求項９５】
請求項９４に記載の平坦化方法であって、前記孔を前記充填材料でほぼ充填するように前記接触を行う平坦化方法。
【請求項９６】
請求項９５に記載の平坦化方法であって、この平坦化方法が更に、前記平坦化後、前記充填材料の殆どすべてを前記孔から除去する工程を有する平坦化方法。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は概して半導体デバイスの製造に関するものであって、特に、半導体デバイス内の孔に導電材料を形成する方法に関するものである。本発明は、明細書中で述べた方法の種々の実施例により形成された構造体にも関するものである。
【０００２】
発明の背景
集積回路の製造では、種々の層例えば導電層及び絶縁層が形成されている。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような半導体デバイスの形成中、ドープされた多結晶シリコン、アルミニウム、金属シリサイド等のような導電層を電気的に分離するのに絶縁層が用いられる。しばしば、絶縁層内で導電層はホール又は孔を通って相互接続される必要がある。このような孔は、例えば、孔が絶縁層を通ってアクティブ領域まで延在する場合、コンタクトホールと一般に称され、例えば、孔が絶縁層を通って２つの導電層間に延在する場合、ビアと一般に称される。コンタクトホール又はビアを形成し、次に、１つ以上の導電材料で充填する場合、特定の特性を得るために孔の輪郭は特に重要である。
【０００３】
半導体デバイス例えばＤＲＡＭに用いられるある記憶セルキャパシタを形成する場合、導電材料も孔に形成される。記憶容量及び寸法は記憶セルの重要な特性である。一般に、記憶セルは、誘電体材料を２つの導電性電極間に介在するように形成されている。種々の導電材料の１つ以上の層を電極材料として用いることができる。
【０００４】
コンテナ型セルキャパシタ構造は一般に、基板上に形成されている既存のトポグラフィー上に絶縁層を形成することを含み、その後、この絶縁層内にエッチングにより孔を形成する。これら孔により、例えばセルキャパシタの場合、導電領域例えば導電プラグやアクティブ基板領域等を含めることができる下側のトポグラフィーへのアクセスを可能にする。その後、セルキャパシタの下部電極を形成するのに用いられる導電層を孔の内側に形成し、更に、絶縁層の上面上にも形成することができる。次に、導電材料上の孔を充填するのに酸化物材料の層を用いることができる。その後、この酸化物材料を除去して、導電材料の層を露出する。次に、孔の外側に存在する、例えば絶縁層の上面上に存在する導電材料の露出された層を除去して、隣接した導電性孔を分離し、これにより、露出された絶縁層を中間に有する別々のコンテナを形成する。次に、依然として導電性孔に充填された酸化物材料を除去し、コンテナ型セルキャパシタを形成するのに用いるため、下部電極で裏張りされた孔を残す。
【０００５】
記憶セルにおいて記憶容量及び寸法は重要な特性である。デバイスの記憶容量を保持し、その寸法を減少させる１つの方法は、記憶セルキャパシタの誘電体層の誘電率を増大させることである。従って、高誘電率材料を、２つの電極間に介在する用途に用いるのが好ましい。このような高誘電率キャパシタに対して、白金、ロジウム、イリジウム、オスミウム及びその他のグループＶＩＩＩ金属と、その他の遷移元素金属例えば銅、銀及び金と、グループＩＩＩａ及びＩＶａ金属例えばアルミニウムと、これらの合金のような多くの導電性金属を電極材料とするのが望ましい。
【０００６】
しかし、前述の金属の多くは、例えば、白金のようなグループＶＩＩＩ金属又は、白金ロジウムのような白金合金は容易に平坦化されない。例示の平坦化の問題を図１Ａに示す。図１Ａは半導体デバイス１０の部分的断面図を示す。絶縁層１２を基板１１上に形成する。絶縁層１２内に、基板１１の表面上で停止する孔１５を形成する。キャパシタ構造の下部電極を形成するため、絶縁層上に金属層２０を形成し、孔１５でのライニングとする。その後、金属層２０上にホトレジスト層２５を形成して孔１５を完全に充填する。平坦化の際、孔１５の外側に存在する金属部分２０と一緒にホトレジスト層２５の上部を除去し、この結果、破線でない部分３０となるようにする。しかし、図１Ａに示すように、孔１５の上部の領域又はエッジ部において、金属部分がしばしば変形又は汚染される。平坦化処理中、金属材料が、突出部分３５により表わすようにコンテナ孔１５の中心へ押し込まれる。コンテナ孔１５での金属のこのような変形は不所望な輪郭を生じさせ、更に、孔１５の内側からレジスト材料２５を除去することに対して問題を生じさせる。
【０００７】
図１Ｂに示すように、金属の使用に関連する更なる問題を示す。この場合、金属層２０を平坦化せず、その代わりにエッチングする。しかし、金属層２０を絶縁層１２までウエットエッチングバックする際、ホトレジスト層２５は金属層から引き離され、その結果、図１Ｂに、不所望にエッチングされた領域４０により示すように金属層の一部分を不所望に除去することになる。
従って、当該技術分野では、半導体デバイス内の孔に導電材料を形成する新たな方法が必要とされる。その上、孔に形成された導電材料が含まれる良好な構造体にも必要とされる。
【０００８】
発明の概要
本発明により、孔に導電材料を形成する方法を述べる。この処理は、まず、孔の内側と、この孔の外側に存在する絶縁材料の少なくとも一部分上とに導電材料を形成することを含む。次に、孔の内側に、金属を含有する充填材料の少なくとも一部分を配置するように、金属を含有する充填材料を導電材料の少なくとも一部分上に形成する。次に、孔の外側に存在する導電材料の少なくとも一部分を除去する。その後、孔の内側に存在する金属を含有する充填材料の少なくとも一部分を除去する。
【０００９】
本発明は更に、キャパシタの下部電極の形成方法を提供する。第１導電材料と接触する孔の内側に第２導電材料を形成する。第２導電材料を、孔の外側に存在する絶縁材料の少なくとも一部分上にも形成する。次に、孔の内側と絶縁層上とに存在する導電材料の少なくとも一部分上に、金属を含有する充填材料を形成する。次に、孔の内側に存在する金属を含有する充填材料の少なくとも一部分を除去し、これにより、第２導電材料はキャパシタの下部電極を形成する。
【００１０】
本発明は、基板上の絶縁材料内に形成された孔に導電材料を形成する方法をも含む。この場合、孔は基板の表面部分に接触する。まず、導電材料を孔の内側の少なくとも一部分上と、孔の外側に存在する絶縁材料の表面の少なくとも一部分上とに堆積する。次に、基板の表面部分上と、孔の内側の絶縁材料上とに存在する導電材料の少なくとも一部分上に、タングステンを含有する充填材料を堆積する。この時、タングステンを含有する充填材料は孔を少なくとも部分的に充填する。次に、孔の外側の絶縁材料上に存在するタングステンを含有する充填材料及び導電材料の少なくとも一部分を除去する。この除去を平坦化技術により行う。次に、タングステンを含有する充填材料の少なくとも一部分を孔から除去する。
【００１１】
本発明の他の観点による構造体は基板を有し、この基板上に絶縁材料を有する。孔の表面の少なくとも一部分上と、この孔の外側に存在する絶縁材料の少なくとも一部分上とに形成された導電材料をも有する。タングステンを含有する充填材料が孔を少なくとも部分的に充填するように、孔の内側と、孔の外側の絶縁材料上とに存在する導電材料の少なくとも一部分上に、タングステンを含有する充填材料を形成する。
【００１２】
本発明の他の構造体も基板と、この基板上に配置された絶縁材料とを有する。導電材料を孔の内側表面のほぼすべてに形成する。この導電材料上に、タングステンを含有する充填材料を形成し、孔をほぼ充填する。導電材料と、タングステンを含有する充填材料とは孔の上部でほぼ同一平面となる。
【００１３】
本発明の他の方法は、半導体デバイス内でキャパシタの下部電極とビット線導電プラグとを形成するのに有用である。まず、第１孔の少なくとも一部分が第１導電材料と接触するように、半導体デバイスの基板上に形成された絶縁材料の表面を通って第１孔を形成する。次に、第１導電材料と接触する第１孔の表面の少なくとも一部分上と、第１孔の外側に存在する絶縁材料の表面の少なくとも一部分上とに第２導電材料を形成する。次に、第２導電材料上に保護層を形成する。次に、保護層を通り、絶縁材料上に存在する第２導電材料と、絶縁材料とを通って第２孔を形成する。第２孔の少なくとも一部分は第３導電材料に接触する。次に、保護を除去する。次に、第１孔の内側と、第１孔の外側の絶縁材料上とに存在する第２導電材料上に、金属を含有する充填材料を形成する。
【００１４】
更に、金属を含有する充填材料が第１及び第２孔の双方を少なくとも部分的に充填するように、金属を含有する充填材料を第２孔上に形成する。これにより、第２孔にビット線導電プラグを形成する。次に、双方の孔の外側の絶縁材料上に存在する金属を含有する充填材料及び導電材料の少なくとも一部分を除去する。その後、金属を含有する充填材料の少なくとも一部分を第１孔から除去して、キャパシタの下部電極を形成する。
【００１５】
本発明は、孔に形成された導電材料を実質的に変形させることなく、導電材料を平坦化させる方法をも提供する。金属を含有する充填材料が導電材料上にあり、少なくとも部分的に孔を充填するように、導電材料を、金属を含有する充填材料と接触させる。次に、導電材料の上部と充填材料とが孔の上部とほぼ同一平面となるように、導電材料と、金属を含有する充填材料とを平坦化する。
【００１６】
本発明の追加の利点及び特徴は、以下の詳細な説明と、本発明の様々な代表的な実施例を示す図面とから更に容易に明らかとなるであろう。
【００１７】
好適な実施例の詳細な説明
本発明は、最も広い範囲の実施例では、半導体デバイス内の孔に導電材料を形成する方法と、これにより形成された構造体とに関するものである。
【００１８】
本明細書で“基板”及び“ウェーハ”なる用語に言及するとき、これらは、シリコンと、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ；シリコンオンインシュレータ）又はＳＯＳ（ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈｉｒｅ；シリコンオンサファイア）構造体と、ドープされた半導体及びドープされていない半導体と、基礎の半導体基部により支持されたシリコンのエピタキシャル層と、他の半導体構造体とを含むものと理解すべきである。更に、以下の説明で“基板”又は“ウェーハ”に言及するとき、基礎の半導体構造又は基部の内部又はその上に、アレイ又は領域又は接合部を形成するのに前の処理工程を利用することができる。更に、半導体材料は、シリコンに基づくものである必要はないが、シリコンゲルマニウム、ゲルマニウム、燐化インジウム又は砒化ガリウムに基づくことができる。本明細書で用いる“基板”なる用語は、いかなる種類の一般的な基部又は基礎構造体をも意味することができる。
【００１９】
ここで再び図面を参照するに、図２Ａは、製造の中間段階にある半導体デバイス２００を示している。この図は、基板２１２と、この基板２１２上に形成された好ましくは、例えば二酸化シリコン又はボロン−リン−シリケートガラス（ＢＰＳＧ）のような絶縁材料の層２１４とを示す。層２１４は上面２１５を有する。層２１４内には孔２１６が、当該技術分野で既知の方法例えばウエットエッチング及びドライエッチングの双方又はいずれか一方を用いて形成されている。孔２１６は、コンタクト孔又はビア、更には溝又は凹所に相当することができ、（破線２１７により表わすように）基板表面まで延在することもしないこともできる。孔２１６は底面２１８及び側壁２２０を含む。好ましくは、底面２１８がほぼ水平面であり、この面から側壁２２０が延在する。側壁２２０を、図２Ａに示すように、底面２１８に対してほぼ直角にすることができ、或いは、孔に用いる特定の環境に応じて、その他の所望な角度又は形状にすることができる。更に、底面２１８及び側壁２２０により規定された孔２１６を、ほぼ円筒な形状を含む当業者のニーズに適したいかなる形状にもすることができる。
【００２０】
ここで図２Ｂを参照するに、孔２１６に導電材料を形成する方法の一例を示している。導電材料２２２を、孔２１６を規定する表面２１８及び２２０上に形成する。導電材料を表面２１８及び２２０の少なくとも一部分上に形成し、より望ましくは、内側の表面２１８及び２２０の大部分又はほぼすべてにわたって形成する。図２Ｂに、ほぼ等角で単一の材料層として導電材料２２２を示すが、当業者には、導電材料２２２を等角とすることもしないこともでき、２つ又はそれ以上の層より構成させることもできるということが分かるであろう。好ましくは、導電材料２２２が１つ以上のグループＶＩＩＩ金属、これらの合金及び合成物より成り、従って、白金、パラジウム、ルテニウム、イリジウム、オスミウム、ロジウム及び、白金ロジウムのような合金を含むことができる。本発明の方法で用いるのに好ましい導電材料２２２は白金である。その他の適切な導電材料には遷移元素金属例えば金、銅及び銀と、グループＩＩＩａ及びＩＶａ金属例えばアルミニウムと、これらの合金及び合成物とが含まれる。
【００２１】
スパッタリング、化学蒸着（ＣＤＶ）又は低圧化学蒸着（ＬＰＣＶＤ）、物理蒸着（ＰＶＤ）、電気めっき及び無電解めっきのようないかなる適切な方法をも用いて導電材料２１２を孔２１６に形成することができる。好ましくは、導電材料２２２を、当業者のニーズに応じて変化しうる数オングストローム〜数百オングストロームの範囲内にある厚みに形成する。
【００２２】
図２Ｂに更に示すように、導電材料２２２はコンタクト孔２１６の外側と、層２１４の上面２１５上とに延在するのが好ましい。導電材料２２２を、図２Ｂに示すように、層２１４のほぼ全面にわたって形成するのが好ましく、或いは、層２１４のいかなる部分にも形成し、エッチバックすることができる。図２Ｂに、導電材料２２２の上端２２３ａ及び２２３ｂをも示す。上端２２３ａ及び２２３ｂは、層２１４の上面２１５により形成された平面上に延在し、孔２１６の側壁２２０から上方に向かって延在する垂直線より成る面のそれぞれと接する。
【００２３】
ここで図２Ｃ及び２Ｄを参照する。導電材料２２２を形成した後、次に、導電材料２２２上に充填材料２２４を堆積する。充填材料２２４を、後で述べる平坦化工程中に導電材料２２２を実質的に変形させない或いは汚染さないようにするいかなる適切な材料にもすることができる。しかも、充填材料２２４を、除去及び平坦化の双方又はいずれか一方を最終的に行い得るものとすべきである。充填材料２２４を導電材料２２２よりもかなり硬質にする必要もあり、より好ましくは半導体業界で用いられる代表的なホトレジスト材料よりもかなり硬質にする必要がある。充填材料２２４を硬質金属から実質的に形成するのが好ましく、より望ましくは、タングステンを含有する金属、従って、タングステン、タングステン合金、タングステン合成物、タングステン化合物を含むことができる金属から実質的に形成する。例えば、窒化タングステン（ＷＮｘ ）は、充填材料２２４に極めて適したタングステン化合物のうちの１つである。反応物として例えばＷＦ６ 及びシラン（ＳｉＨ４ ）を用いたＣＶＤ又はＬＰＣＶＤのような適切な蒸着技術を用いて充填材料２２４を堆積することができる。他の適切な充填材料に、チタン、チタン合金、チタン合成物、及び例えば窒化チタン（ＴｉＮ）のようなチタン化合物を含むことができる、チタンを含有する金属を含めることができる。
【００２４】
充填材料２２４は、図２Ｄに示すように、孔２１６の少なくとも一部分に延在するか、或いは、図２Ｃに示すように、孔２１６をほぼ満たすのが好ましい。より好ましくは、充填材料２２４が、導電材料２２２の上端２２３ａ及び２２３ｂをほぼ被覆するか、或いはこれら上端とほぼ同じ広がりを有する。この特定の実施例を図２Ｃ及び２Ｄの双方に示す。より望ましくは、充填材料２２４が、絶縁層２１４の上面２１５上の導電材料２２２とほぼ同じ広がりを有する。充填材料２２４は、代表的に数百オングストローム〜数千オングストロームの範囲内にある厚みをもって分布される。
【００２５】
ここで図２Ｅを参照する。次に、孔２１６の外側にあり、層２１４の上面２１５上に存在する導電材料２２２及び充填材料２２４の一部分を半導体デバイス２００から除去する。表面材料の機械的な除去と一般に称され、半導体ウェーハ製造中に用いられる平坦化及び研磨処理を代表的に含む平坦化技術を用いて除去を行うのが好ましい。例えば、このような平坦化技術は、化学機械平坦化（ＣＭＰ）と、化学機械研磨と、パッド及び研磨スラリーを用いる平坦化と、単独の固定砥粒パッド或いは、スラリー又は他の液体組成物と組み合わせた固定砥粒パッドを用いる平坦化とを含むことができる。表面材料を除去するため、ウェーハ製造処理中、ウェーハの表面を平坦にする平坦化技術が用いられる。好適な除去方法はＣＭＰである。除去又は平坦化処理は、任意の回数の実際の処理工程例えば、ある期間に洗浄工程等と交互に繰り返す平坦化処理をも含むことができる。
【００２６】
図２Ｅに示すように、除去／平坦化工程中、充填材料２２４はその下側の導電材料２２２を支持及び保護するように機能して、導電材料２２２が汚染され、損傷し、形状を崩して押し出される例えば、図１Ａに示すように孔２１６へ不所望に突き出される原因になることを実質的に防止する。従って、好適な実施例では、導電材料２２２は、殆ど変形されない状態を維持する。平坦化が終了した後、層２１４の上面２１５上に存在する導電材料２２２及びその上側の充填材料２２４のセグメントを殆どすべて除去する。従って、好適な実施例では、それぞれの側壁２２０の上部における導電材料２２２は層２１４の上面２１５とほぼ同一平面上にある。他の好適な実施例では、孔２１６に残った充填材料も層２１４の上面２１５とほぼ同一平面上にある。
【００２７】
その後、図２Ｆに示すように、孔２１６の内側に存在する充填材料２２４の残りの部分のほぼすべてを半導体デバイスから除去する。本発明では、充填材料を除去するいかなる方法をも用いることができる。充填材料を除去するのに好ましくは、ウエットエッチング又はドライエッチング処理、或いはこれらエッチング処理の組み合わせを用いることができる。充填材料２２４を、タングステン又は、タングステンを含有する材料例えば窒化タングステンより形成するのが好ましく、次に、このタングステン材料を孔２１６の内側から除去するのにピラニア溶液での剥離を用いることができる。図２Ｆでの除去工程の結果として、導電材料２２２は、実質的に汚染されず又は孔２１６へ突き出されることなく孔２１６の内側にそのまま残る。好ましくは、図２Ｆに示すように、孔２１６の側壁２２０及び底面２１８上に導電材料２２２の共形層を残す。依然として側壁の上面は層２１４の上面２１５とほぼ同一平面上にあるのが望ましい。ここで、半導体デバイス２００は、当業者により望ましい更なる処理を行うことができるようになる。
【００２８】
ここで図３Ａを参照するに、他の環境での本発明の更なる実施例を示してある。半導体デバイス構造の一部分３００が、基板３０７の表面部分３０５の露出したコンタクト領域３０４を金属化する以前のコンタクト孔３０２の形成まで従来の処理技術により製造されている。ＢＰＳＧ又は他の適切な材料のような絶縁材料の層であるのが好ましい層３０８を通ってコンタクト孔３０２を、例えばフッ化水素（ＨＦ）を用いたウエットエッチングのような適切なエッチング技術を使用して形成することができる。層３０８は上面部分３０９を有する。図はゲートスタックトランジスタ３２１及び３２２をも示し、これらの各々はワード線又は電界効果トランジスタとして交互に機能することができる。コンタクト孔３０２を基板３０７に整合するのにゲートスタックトランジスタ３２１及び３２２の側面を用いることができ、従って、コンタクト孔を自己整合コンタクト（ＳＡＣ）孔とみなすことができる。デバイス３００には更に、基板内に形成されたフィールド酸化膜領域３２５が含まれている。適切にドープされたソース／ドレイン領域３３０及び３３５はゲートスタックトランジスタ間の基板３０７内に、当業者に利用できる処理により形成されている。図３Ａでは更に、コンタクト孔３０２が側壁３４０を有することを示す。
【００２９】
ここで、図３Ｂを参照するに、導電材料３５０は、これまで述べたように孔３０２の内側に配置されている。前述したように、導電材料を、遷移元素金属例えばグループＶＩＩＩ材料とするのが好ましく、より好ましくは、白金、白金化合物又は白金合金とするが、先に述べたようなその他の導電材料金属をも用いることができる。導電材料を層３０８の側壁３４０上と、ゲートスタックトランジスタ３２１及び３２２の側面上と、基板３０７の上面３０５の露出部分３０４上とに形成する。好ましくは、導電材料は絶縁層３０８の上面部分３０９をほぼ被覆する。図３Ｂでは更に、導電材料３５０上に、この場合も先に述べたように次に堆積する充填材料３６０を示す。充填材料３６０をタングステン又は、窒化タングステンのようなタングステン化合物又は、下側の導電材料３５０よりも硬質な、従って、チタン及び、窒化チタンのようなチタン化合物を含むことができるその他いかなる適切な材料とするのが望ましい。図３Ｂで示すように、充填材料は導電材料３５０の上端部分３７５をほぼ被覆するのが好ましい。より好ましくは、充填材料３６０が層３０８の上面３０９上の導電材料３５０とほぼ同一の広がりを有する。
【００３０】
図３Ｃに示すように、次に、コンタクト孔３０２の外側に存在する導電材料３５０及びその上側の充填材料３６０の一部分を、好ましくは前述したような１つ又はそれ以上の平坦化技術により除去する。その結果として、望ましくは、導電材料３５０の上面部分が層３０８の上面３０９とほぼ同一平面となる。
【００３１】
図３Ｄに示すように、ここで充填材料３６０をコンタクト孔３０２の内側から除去する。これまで述べたエッチング等のような技術を用いて充填材料３６０のほぼすべてを半導体デバイス３００から除去するのが望ましい。ここで、図３Ｄに示す半導体デバイスは、当業者のニーズにより、更なる金属化又は、導電材料３５０上のコンタクト孔３０２の内側に他の導電材料を追加的に堆積することを含む更なる製造を行えるようになる。図３Ｄに示すように、依然として、導電材料３５０の上面部分は層３０８の上面３０９とほぼ同一平面上にあり、実質的に変形又は屈曲しない、或いは孔３０２に突出しないのが好ましい。
【００３２】
ここで図４Ａを参照するに、本発明の更なる実施例を示してある。コンタクト孔４０２の形成のために従来の処理技術を用いて製造された半導体デバイス４００を示す。このような処理は、本発明による記述された方法のうちの１つを用いてコンタクト孔４０２を規定する表面上に下部電極構造を堆積する以前に行われる。半導体デバイス４００には、基板４０７内に形成されたフィールド酸化膜領域４２５と、適切にドープすることができるソース及びドレイン領域４３０及び４３５とが含まれる。図はゲートスタックトランジスタ４２１及び４２２をも示し、これらの各々はワード線又は電界効果トランジスタとして交互に機能することができる。絶縁材料例えばＢＰＳＧの第１層４４０は半導体デバイス４００の基板４０７上に形成されている。基板４０７のアクティブソース／ドレイン領域４３０の上面４４８と、後にこの上面上に形成される記憶セルキャパシタとの間で電気的なやり取りを行うために導電材料例えばポリシリコンのプラグ４４５は、層４４０内に設けられた孔４４７に形成されている。１つ以上の障壁層を、図４Ａに示すように層４４９ａ及び４４９ｂを含むポリシリコンのプラグ４４５上に形成することができる。例えば、１つ以上の障壁層を、窒化チタン、窒化タングステン、珪化チタンのような化合物又は、その他いかなる窒化金属又は、障壁層として機能しうる金属珪化物層をもって構成することができる。第２絶縁層４４３は第１絶縁層４４０上に形成されている。エッチングのような有効な方法を用いてコンタクト孔４０２は第２層４４３内で規定されている。
【００３３】
ここで図４Ｂを参照する。これまで述べたように導電材料４５０をコンタクト孔４０２の内側に堆積する。先に述べたように、導電材料を遷移元素金属又はグループＩＩＩａ又はＩＶａ金属とするのが好ましく、より望ましくは、白金、白金化合物及び白金合金を含むグループＶＩＩＩ材料とする。導電材料を層４４３の側壁４５７上とコンタクト孔４０２の底部４５８上とに形成する。より好ましくは、導電材料４５０が絶縁層４４３の上面４５９上に延在する。
【００３４】
図４Ｂでは更に、導電材料４５０上に、この場合も先に述べたように次に堆積する充填材料４６５を示す。充填材料４６５を望ましくはタングステン又は、窒化タングステンのようなタングステン化合物又は、下側の導電材料４５０よりも硬質なその他のいかなる適切な材料ともする。望ましくは、充填材料４６５が導電材料の上側隅部のセグメント４７５をほぼ被覆する例えばこれらセグメントと同一の広がりを有する。より望ましくは、充填材料が、層４４３の上面４５９上に形成された導電材料とほぼ同一の広がりを有する。
【００３５】
図４Ｃに示すように、ここで、コンタクト孔４０２の外側に存在する導電材料４５０及びその上側の充填材料４６５の一部分を、好ましくは、前述したような１つ以上の平坦化技術により除去する。その結果、望ましくは、導電材料４５０の上面が層４４３の上面４５９とほぼ同一平面となる。
【００３６】
図４Ｄでは、充填材料４６５をコンタクト孔４０２の内側から除去する。これまで述べたように、エッチング等のような技術を用いて充填材料４６５のほぼすべてを半導体デバイス４００から除去するのが望ましい。これにより、導電材料４５０は、図４Ｄで示すようにキャパシタの下部電極として機能する。従来技術で既知である処理を用いて下部（第１）電極４５０上に誘電体材料層４７０を形成する。例えば、誘電体材料層を、例えばＢａｘ Ｓｒ（１−ｘ ）ＴｉＯ３ ［ＢＳＴ］ 、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 、ＰｂＴｉＯ３ 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ ［ＰＺＴ］、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ ［ＰＬＺＴ］、（Ｐｂ，Ｌａ）ＴｉＯ３ ［ＰＬＴ］、ＫＮＯ３ 、Ａｌ２ Ｏ３ 、Ｓｉ３ Ｎ４ 、ＳｉＯ２ 、Ｔａ２ Ｏ５ 、ＴｉＯ２ 、ＺｒＯ２ 、ＨｆＯ２ 及びＬｉＮｂＯ３ のような適切な誘電率を有するいかなる材料とすることができる。その後、誘電体材料４７０上に第２又は上部電極４７５を形成する。本発明の一実施例では、第２電極４７５もグループＶＩＩＩ金属好ましくは白金又は白金合金や、これまで述べたようなその他の導電材料金属をもって構成することができる。しかし、電極の一方又は双方のいずれかを、キャパシタの電極構造に一般に用いられるいかなる導電材料をもって構成することができることは当業者により分かるであろう。各電極を、電極積層体を形成する幾つかの層の１つとすることも本発明の範囲内である。従って、図４Ｄでの構造は代表的な記憶キャパシタとして機能できる。
【００３７】
ここで図５Ａを参照するに、本発明の他の実施例を示してある。この実施例によれば、ビット線導電プラグを製造することができる。基板５０７上に孔５０２及び５０４を形成するため、従来の処理技術を用いて製造された半導体デバイス５００を示す。半導体デバイス５００にはフィールド酸化膜領域５０８が含まれる。図はゲートスタックトランジスタ５０９をも示し、これらの各々はワード線又は電界効果トランジスタとして交互に機能することができる。半導体デバイス５００には更に、当業者に利用できる処理により基板５０７内に形成され、適切にドープされたソース／ドレイン領域５１０が含まれる。絶縁材料例えばＢＰＳＧの第１層５１２は基板５０７上に形成されている。基板５０７内のソース／ドレイン領域５１０と、これら領域上に後で形成されるビット線導電プラグとの間で電気的やり取りを行うため、第１導電プラグ５１４は、層５１２内に設けられた孔に形成されている。
【００３８】
第１導電プラグ５１４を、例えばポリシリコンのような適切な導電材料をもって構成することができる。ソース／ドレイン領域５１０と、これら領域上に形成することができる記憶セルキャパシタとの間で電気的やり取りを行うため、第２及び第３導電プラグ５１６及び５１８も、層５１２内に設けられた孔に形成されている。第２及び第３導電プラグも適切な導電材料をもって構成することができるが、好ましくはポリシリコンとし、これら導電プラグの導電材料は、同じ又は異なることができる。１つ以上の障壁層５２０及び５２２は第２及び第３導電プラグ５１６及び５１８上に形成されている。先に述べたように、障壁層を窒化チタン、窒化タングステン、珪化チタンのような化合物或いは、その他のいかなる窒化金属又は珪化金属層から形成することができる。その後、孔５０２及び５０４を有する第２絶縁層５２５が形成され、これら孔は、従来技術で既知である方法により第２絶縁層内に規定されている。孔５０２及び５０４を、有効なエッチング技術例えばウエット又はドライエッチングを用いて形成されたコンタクト孔とするのが好ましい。
【００３９】
ここで図５Ｂを参照する。導電材料５３０を孔５０２及び５０４の内側に、ここまで述べたように堆積する。先に述べたように、導電材料をグループＶＩＩＩ材料とするのが好ましく、白金又は白金合金とするのがより望ましいが、その他の遷移元素材料（例えば銅、銀及び金）や、グループＩＩＩａ及びＩＶａ金属例えばアルミニウムをも用いることができる。導電材料を、絶縁層５２５内の孔５０２及び５０４の内側の側壁５３２上と、孔の底部５３４上とに形成する。層５２５の上面５３６上にも導電材料を形成するのが好ましい。
【００４０】
図５Ｃに更に、導電材料５３０を含む半導体デバイス５００上に有効な技術を用いて次に堆積された保護層５４０を示す。好ましくは、保護層５４０をホトレジスト層とする。絶縁層５２５内の孔をパターン化するのに保護層５４０を用いる。この孔は、その後に形成されるビット線導電プラグのためのポリシリコンプラグ５１４と接触するコンタクト孔５４２として作用する。次に、適切なエッチング技術例えばＣＦ４ 、ＣＨＦ３ 及びアルゴンガスを用いたドライエッチングを使用してコンタクト孔５４２をエッチングする。図５Ｂでは、エッチング停止をポリシリコンプラグ５１４の上面とする。
【００４１】
その後、図５Ｄに示すように、保護層５４０例えばホトレジスト層を除去する。次に、充填材料５４５を半導体デバイス５００上に、これまで述べたように堆積する。好ましくは、充填材料を、硬質金属、金属合金又は金属化合物例えば、タングステン又は、窒化タングステンのようなタングステン化合物又は、下側の導電材料５３０よりも硬質なその他のいかなる適切な材料とする。所望に応じ、充填材料の堆積工程よりも前に、コンタクト孔５４２内のチタン又は窒化チタンの堆積工程を行うことができる。絶縁層５２５の内側で金属の接着を改善するのにチタン材料がコンタクト孔５４２の内側を被覆する。チタン材料を、例えばＣＶＤ処理を用いて堆積することができる。
【００４２】
図５Ｅに示すように、次に、コンタクト孔５０２、５０４及び５４２の外側に存在する導電材料５３０及びその上側の充填材料５４５の一部分を、好ましくは、先に述べたような１つ又はそれ以上の平坦化技術例えばＣＭＰにより除去する。金属を含有する充填材料５４５は、導電材料をコンタクト孔５０２及び５０４内へ広げない又は突出させないように機能する。平坦化の結果として、導電材料５３０の上部を絶縁層５２５の上面５３６とほぼ同一平面とするのが好ましい。更に、コンタクト孔５０２、５０４及び５４２の内側の充填材料５４５の上部をも層５２５の上面５３６とほぼ同一平面とするのが好ましい。
【００４３】
ここで図５Ｆ及び５Ｇを参照する。ここで、コンタクト孔５４２の内側の充填材料が、導電ポリシリコンプラグ５１４と接触するビット線導電プラグ５４５ａを形成する。次に、ビット線導電プラグ５４５ａ上に保護キャップ５５５を堆積する。保護キャップを酸化物のような実質的な非導電材料から形成するのが好ましい。その後、図５Ｇに示すように、充填材料５４５をコンタクト孔５０２及び５０４の内側から除去する。これまで述べたエッチング等のような技術を用いて充填材料５４５のほぼすべてをコンタクト孔５０２及び５０４から除去するのが望ましい。従って、図４Ａ〜４Ｄに示すように導電材料５３０はキャパシタの下部電極として機能することができる。
【００４４】
少なくとも一部については、改善された電気特性によって、この明細書で述べた構造が半導体業界で広く用いられる。本発明により形成された１つ又はそれ以上の構造を用いた集積回路を含む代表的なプロセッサシステムを図６の６００に線図的に示す。例えば、コンピュータシステムのようなプロセッサシステムは一般に、１つ以上の入力／出力（Ｉ／Ｏ）装置６４０と通信する中央処理装置（ＣＰＵ）６１０例えばマイクロプロセッサと、１つ以上のバス及びバスブリッジの双方又はいずれか一方を含むバスシステム６７０上のハードドライブ６５０とを有する。コンピュータシステム６００には、ハードディスクドライブ６２０、フロッピー（登録商標）ディスクドライブ６３０、ランダムアクセスメモリ（ＲＡＭ）６６０及びリードオンリーメモリ（ＲＯＭ）６８０も含まれ、コンピュータシステムの場合、バス６７０上のＣＰＵ６１０とも通信するコンパクトディスク（ＣＤ）ＲＯＭドライブ６３０のようなその他の周辺装置を含めることができる。本発明は、１つ以上のプロセッサ、ＲＡＭ及びＲＯＭ内、又は、プロセッサを含むチップ内と、ボードメモリ上とで用いることができる。図６は１つの代表的なコンピュータシステムアーキテクチャを示すが、多数のコンピュータシステムアーキテクチャも可能である。
【００４５】
前述の説明は、本発明の目的、特徴及び利点を得る代表的な実施例を示すものである。本発明の精神又は範囲を逸脱することなく、前述した実施例に多くの変形、変更及び置換えを行うことが可能であること明らかである。本発明は、前述した説明又は実施例により制限されず、請求の範囲にのみ限定されるものとする。
【図面の簡単な説明】
【図１Ａ】導電性金属デバイスの平坦化に関する問題を示す。
【図１Ｂ】導電性金属デバイスの平坦化に関する問題を示す。
【図２Ａ】製造の中間段階にある半導体デバイスの断面図である。
【図２Ｂ】製造の更なる段階にある、図２Ａに示す半導体デバイスの断面図である。
【図２Ｃ】製造の更なる段階にある、図２Ｂに示す半導体デバイスの断面図である。
【図２Ｄ】製造の更なる段階にある、図２Ｂに示す半導体デバイスの断面図である。
【図２Ｅ】製造の更なる段階にある、図２Ｃに示す半導体デバイスの断面図である。
【図２Ｆ】製造の更なる段階にある、図２Ｅに示す半導体デバイスの断面図である。
【図３Ａ】製造の中間段階にある半導体デバイスの他の実施例の断面図である。
【図３Ｂ】製造の更なる段階にある、図３Ａに示す半導体デバイスの断面図である。
【図３Ｃ】製造の更なる段階にある、図３Ｂに示す半導体デバイスの断面図である。
【図３Ｄ】製造の更なる段階にある、図３Ｃに示す半導体デバイスの断面図である。
【図４Ａ】製造の中間段階にある半導体デバイスの更なる他の実施例の断面図である。
【図４Ｂ】製造の更なる段階にある、図４Ａに示す半導体デバイスの断面図である。
【図４Ｃ】製造の更なる段階にある、図４Ｂに示す半導体デバイスの断面図である。
【図４Ｄ】製造の更なる段階にある、図４Ｃに示す半導体デバイスの断面図である。
【図５Ａ】製造の中間段階にある半導体デバイスの更なる他の実施例の断面図である。
【図５Ｂ】製造の更なる段階にある、図５Ａに示す半導体デバイスの断面図である。
【図５Ｃ】製造の更なる段階にある、図５Ｂに示す半導体デバイスの断面図である。
【図５Ｄ】製造の更なる段階にある、図５Ｃに示す半導体デバイスの断面図である。
【図５Ｅ】製造の更なる段階にある、図５Ｄに示す半導体デバイスの断面図である。
【図５Ｆ】製造の更なる段階にある、図５Ｅに示す半導体デバイスの断面図である。
【図５Ｇ】製造の更なる段階にある、図５Ｇに示す半導体デバイスの断面図である。
【図６】本発明により構成された構造を有する集積回路が含まれたプロセッサに基づいたシステムのブロック図である。
【国際公開パンフレット】
2004508708.tif 000003
2004508708.tif 000004
2004508708.tif 000005
2004508708.tif 000006
2004508708.tif 000007
2004508708.tif 000008
2004508708.tif 000009
2004508708.tif 000010
2004508708.tif 000011
2004508708.tif 000012
2004508708.tif 000013
2004508708.tif 000014
2004508708.tif 000015
2004508708.tif 000016
2004508708.tif 000017
2004508708.tif 000018
2004508708.tif 000019
2004508708.tif 000020
2004508708.tif 000021
2004508708.tif 000022
2004508708.tif 000023
2004508708.tif 000024
2004508708.tif 000025
2004508708.tif 000026
2004508708.tif 000027
2004508708.tif 000028
2004508708.tif 000029
2004508708.tif 000030
2004508708.tif 000031
2004508708.tif 000032
2004508708.tif 000033
2004508708.tif 000034
2004508708.tif 000035
2004508708.tif 000036
2004508708.tif 000037
2004508708.tif 000038
2004508708.tif 000039
2004508708.tif 000040
2004508708.tif 000041
2004508708.tif 000042
2004508708.tif 000043
2004508708.tif 000044
2004508708.tif 000045
2004508708.tif 000046
2004508708.tif 000047
2004508708.tif 000048
2004508708.tif 000049
【国際公開パンフレット（コレクトバージョン）】
2004508708.tif 000050
【国際調査報告】
2004508708.tif 000051
2004508708.tif 000052
2004508708.tif 000053