(57)【要約】ＤＣループ（３４７）および利得ループ（３４５）を含むゼロ中間周波数アーキテクチャ（２００）において構成された無線デバイスの動作を制御する方法である。本方法は、対応する受信信号Ｒを生成するように無線メディアにおいてエネルギーを処理すること、所定の測定ウインドウを介して受信信号（ＲＤ）をモニタリングすること、チャンネル内で変更された条件を検出すること、一定の利得レベルで利得フィードバック制御ループを保持すること、そして利得ループが一定に保たれつつ、受信信号ＲＤのための安定なＤＣ値を検索する試みにおいてＤＣループ（３４７）を動作させることを含む。第１の場合は、ＤＣ飽和（９０１）であり、利得は、ＤＣが制御されるまで一定に保たれる。第２の場合は、明瞭なチャンネル評価であり、前に格納された利得設定が、パケット（１１０１）の終了を検出した後で利得ループに適用される。【選択図】図９
2004536478.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣフィードバック制御ループおよび利得フィードバック制御ループを含むゼロ中間周波数（ＺＩＦ）アーキテクチャにおいて構成された無線通信デバイスの動作を制御する方法であって、
対応する受信信号を生成するために、無線メディアにおけるエネルギーを処理するステップと、
所定の測定ウインドウを介して該受信信号をモニタリングするステップと、
該無線メディアにおける変更された条件を検出するステップと、
該変更された条件を検出した後に、該利得フィードバック制御ループを一定の利得レベルに保持するステップと、
該利得フィードバック制御ループが一定に保持される間、該受信信号のための安定したＤＣ値を検索する試みにおいて該ＤＣフィードバック制御ループを動作させるステップと
を含む、方法。
【請求項２】
パケットが送信されない間に前記無線メディアにおけるノイズエネルギーを処理するステップを含む、前記処理するステップと、
前記測定ウインドウのＤＣ飽和を検出するステップを含む、前記変更された条件を検出するステップと、
該測定ウインドウがもはやＤＣ飽和されないまで前記受信信号のＤＣレベルを低減するように、反対極性のＤＣを該受信信号に加算するステップを含む、前記ＤＣフィードバック制御ループを動作させるステップと、
該測定ウインドウがもはやＤＣ飽和されない場合、該受信信号のＤＣレベルを制御するように該ＤＣフィードバック制御ループを動作し、該受信信号のパワーレベルを所定のターゲットパワーレベルに制御するように前記利得フィードバック制御ループを解放するステップと
をさらに含む、請求項１に記載の方法。
【請求項３】
前記測定ウインドウが所定のクリッピング比を超える所定の最小値および最大値の両方においてクリッピングされ、ならびに該所定の最小値および最大値の間でバランスされる利得飽和を検出するステップと、
前記受信信号の利得を低減するようにクリップ−ステップ手順を実行する前記利得フィードバック制御ループを動作させるステップと
をさらに含む、請求項２に記載の方法。
【請求項４】
前記クリップーステップ手順は、利得が前記受信信号のクリッピングの量に基づいて調整された段階的なクリップ利得調整を用いるステップを含む、請求項３に記載の方法。
【請求項５】
パケットが送信されない一方で、前記無線メディアにおけるノイズエネルギーを処理するステップを含む前記処理するステップと、
ノイズフロア利得値が決定されるまで、前記利得フィードバック制御ループを動作させるステップと、
該ノイズフロア利得値を格納するステップと
をさらに含む、請求項１に記載の方法。
【請求項６】
前記無線メディアにおけるパケットの送信の終了を検出するステップを含む、前記該無線メディアの変更された条件を検出するステップと、
前記フィードバック制御ループにおける前記格納されたノイズフロア利得値を検索し、付与するステップと、
所定の静的期間の間に検索されたノイズフロア利得値において該利得を保持するステップを含む、前記利得フィードバック制御ループを一定の利得レベルに保持するステップと、
該静的期間の終了後に、該利得フィードバック制御ループを解放するステップと
をさらに含む、請求項５に記載の方法。
【請求項７】
前記パケットの送信前に、前記ＤＣフィードバック制御ループのＤＣノイズ値を決定するステップと、
該ＤＣノイズ値を格納するステップと、
前記無線メディアにおける該パケットの送信の終了を検出した後で、該ＤＣノイズ値を検索し、該ＤＣノイズ値を該ＤＣフィードバック制御ループに付与するステップと
をさらに含む、請求項６に記載の方法。
【請求項８】
前記無線メディアに送信されるパケットの送信の終了を検出するステップを含む、該無線メディアの変更された条件を検出する前記ステップと、
所定の期間の間の前記利得フィードバック制御ループにおける格納されたノイズフロア利得値を検索し、付与するステップを含む、前記利得フィードバック制御ループを一定の利得レベルに保持するステップと、
前記ＤＣフィードバック制御ループが該所定の期間内に安定したＤＣレベルに収束するかどうかを決定するステップと
をさらに含む、請求項５に記載の方法。
【請求項９】
前記ＤＣフィードバック制御ループが、前記所定の期間内に安定したＤＣレベルに収束しない場合、前記無線メディアがビジーであることを決定するステップと、
をさらに含む、請求項８に記載の方法。
【請求項１０】
無線メディアに送信されたパケットの最初の捕捉を実行するための無線通信デバイスを動作させるための方法であって、該無線通信デバイスは、ＤＣフィードバック制御ループおよび利得フィードバック制御ループを含むゼロ中間周波数（ＺＩＦ）アーキテクチャにおいて構成され、
対応する受信信号を生成するために、該無線メディアにおける無線周波数（ＲＦ）エネルギーを処理するステップと、
該受信信号のＤＣ閾値条件を超えるかどうか決定するステップと、
該ＤＣ閾値条件を超える場合、該利得フィードバック制御ループを一定の利得レベルに保持し、該受信信号のＤＣ閾値条件が満たされるまで該受信信号のＤＣを低減するように該ＤＣフィードバック制御ループを動作させるステップと、
該受信信号のＤＣ閾値条件が満たされる場合、該受信信号のＤＣレベルを制御するように該ＤＣフィードバック制御ループを動作させ、該受信信号のパワーレベルを所定のターゲットパワーレベルに制御するように該利得フィードバック制御ループを動作させるステップと
を含む、方法。
【請求項１１】
前記受信信号のＤＣレベルを制御するように前記ＤＣフィードバック制御ループを動作させるステップは、該ＤＣレベルを所定の最大ＤＣレベル内に制御するステップを含む、請求項１０に記載の方法。
【請求項１２】
前記受信信号はアナログ信号を含み、前記方法は、
該受信信号の全体の電位信号範囲を含むことなく信号の完全性を維持するのに十分な範囲を有するアナログデジタルコンバータ（ＡＤＣ）を用いて、対応するデジタルサンプルを生成するように該受信信号をサンプリングするステップをさらに含む、請求項１０に記載の方法。
【請求項１３】
前記デジタルサンプルは、最小値と最大値との間にあり、該最小値におけるデジタルサンプルの百分率または該最大値におけるデジタルサンプルの百分率がデジタルサンプルの全体の数の所定の閾値百分率を超える場合に、前記ＤＣ閾値条件を超える、請求項１２に記載の方法。
【請求項１４】
前記所定の閾値百分率は９０パーセントである、請求項１３に記載の方法。
【請求項１５】
ＤＣを低減するように前記ＤＣフィードバック制御ループを動作させるステップは、前記ＤＣ閾値条件を満たす試みにおいて前記受信信号にＤＣを加算するステップを含む、請求項１３に記載の方法。
【請求項１６】
前記ＤＣを加算するステップは、前記ＤＣ閾値条件が満たされるまで所定のＤＣ量を繰り返して加算することによってステップ検索手順を実行するステップを含む、請求項１５に記載の方法。
【請求項１７】
前記ＤＣを加算するステップは、前記ＤＣ閾値条件が満たされるまで連続的な近似ＤＣ検索手順を実行するステップを含む、請求項１５に記載の方法。
【請求項１８】
前記デジタルサンプルは、最小値と最大値との間にあり、
クリッピングされたデジタルサンプルが所定のクリッピング比の閾値よりも大きい比で最小レベルおよび最大レベルの両方において発生し、該最小レベルにおけるデジタルサンプルの数は、該最大レベルのデジタルサンプルの数と比較的バランスが取られる利得飽和状態を検出するステップと、
前記利得飽和状態におけるクリッピングモードで前記フィードバック制御ループを動作させるステップと
をさらに含む、請求項１２に記載の方法。
【請求項１９】
段階的なクリップ利得調整を用いて、クリッピングの量に基づいて前記利得フィードバック制御ループの利得レベルを調整するステップをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記段階的なクリッピング利得調整は、複数の所定のクリッピング比の範囲のそれぞれに対して所定の複数の利得レベル調整の内の対応する１つを含む、請求項１９に記載の方法。
【請求項２１】
前記段階的なチップ利得調整が高いクリッピング比に対する高利得調整と低いクリッピング比に対する低利得調整との間で段階化される、請求項２０に記載の方法。
【請求項２２】
予測された確認応答パケットのための準備において無線トランシーバデバイスを動作させる方法であって、該無線トランシーバデバイスは、ＤＣフィードバック制御ループおよび利得フィードバック制御ループを含むゼロ中間周波数（ＺＩＦ）アーキテクチャにおいて構成され、
パケットの送信の後、所定の静的期間の間に前記利得フィードバック制御ループの利得レベルを一定に保持するステップと、
該利得フィードバック制御ループが保持される一方で、ＤＣレベルを分解する試みにおいて該所定の静的期間の間に該ＤＣフィードバック制御ループを動作させるステップと、
該静的期間の後に、通常のパケット捕捉モードで動作させるように該利得フィードバック制御ループを解放するステップと
を含む、方法。
【請求項２３】
前記パケットを送信する前に、前記利得フィードバック制御ループの利得レベル値を格納するステップと、
該パケットの送信の後に、該格納された利得レベル値を検索し、前記所定の静的期間の間に該利得フィードバック制御ループを該検索された利得レベル値に保持するステップと
をさらに含む、請求項２２に記載の方法。
【請求項２４】
前記パケットを送信する前に、前記ＤＣフィードバック制御ループのＤＣ値を格納するステップと、
該パケットを送信した後で該格納されたＤＣ値を付与するステップと
をさらに含む、請求項２２に記載の方法。
【請求項２５】
無線メディアの明瞭なチャンネル評価を決定するために無線通信デバイスを動作させるための方法であって、該無線通信デバイスは、ゼロ中間周波数（ＺＩＦ）アーキテクチャにおいて構成され、ＤＣフィードバック制御ループおよび利得フィードバック制御ループを含み、
該利得フィードバック制御ループの利得レベル値を格納するステップと、
送信されているパケットを検出するステップと、
該パケットの送信が終了した後、該格納された利得レベル値を検索し、該利得フィードバック制御ループを該検索された利得レベル値に保持するステップと、
安定したＤＣレベルを検索するために該ＤＣフィードバック制御ループを動作させるステップと、
該ＤＣループが安定したＤＣレベルに収束するかどうかを決定するステップと
を含む、方法。
【請求項２６】
前記無線メディアを介してパケットが送信されない一方で、利得レベル値を格納する前記ステップが実行される、請求項２５に記載の方法。
【請求項２７】
前記送信されているパケットを検出する前に、前記ＤＣフィードバック制御ループのＤＣ値を格納するステップと、
パケット送信の後に、該格納されたＤＣ利得設定を適用するステップと
をさらに含む、請求項２５に記載の方法。
【請求項２８】
所定の静的期間の間に前記利得フィードバック制御ループを一定に保持するステップと、
通常モードで動作するように該所定の静的期間の後に、該利得フィードバック制御ループを解放するステップと
をさらに含む、請求項２５に記載の方法。
【請求項２９】
前記ＤＣフィードバック制御ループが所定の期間内で安定したＤＣレベルに収束するかどうかを決定するステップと、
該ＤＣフィードバック制御ループが該所定の期間内に収束する場合、該ＤＣフィードバック制御ループおよび該利得フィードバック制御ループを通常モードで動作させるステップと
をさらに含む、請求項２５に記載の方法。
【請求項３０】
前記ＤＣフィードバック制御ループが所定の期間内に安定したＤＣレベルに収束しない場合、前記無線メディアがビジーであることを決定するステップをさらに含む、請求項２５に記載の方法。
【発明の詳細な説明】
【０００１】
（関連出願への相互参照）
本発明は、「Ｐａｃｋｅｔ  Ａｃｑｕｉｓｉｔｉｏｎ  ａｎｄ  Ｃｈａｎｎｅｌ  Ｔｒａｃｋｉｎｇ  Ｆｏｒ  Ａ  Ｗｉｒｅｌｅｓｓ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｄｅｖｉｃｅ  Ｃｏｎｆｉｇｕｒｅｄ  Ｉｎ  Ａ  Ｚｅｒｏ  Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ  Ａｒｃｈｉｔｅｃｔｕｒｅ」と題された、２００１年１月４日に出願された米国仮特許出願シリアルナンバー６０／２５９，７３１号に基づき、この出願全体を本明細書中で参考として援用する。本出願はまた、「Ａ  Ｃａｌｉｂｒａｔｅｄ  ＤＣ  Ｃｏｍｐｅｎｓａｔｉｏｎ  Ｓｙｓｔｅｍ  Ｆｏｒ  Ａ  Ｗｉｒｅｌｅｓｓ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｄｅｖｉｃｅ  Ｃｏｎｆｉｇｕｒｅｄ  Ｉｎ  Ａ  Ｚｅｒｏ  Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ  Ａｒｃｈｉｔｅｃｔｕｒｅ」と題された２０００年１０月２日に出願された米国特許出願の部分継続出願（ＣＩＰ）であり、この出願全体を本明細書中で参考として援用する。
【０００２】
（発明の分野）
本発明は無線通信に関し、より詳細には、無線周波数信号のベースバンド周波数への直接変換を可能にするＤＣ制御ループおよびＤＣ電圧レベルをより正確に決定および制御する較正手順を利用するゼロ中間周波数（ｚｅｒｏ  ｉｎｔｅｒｍｅｄｉａｔｅ  ｆｒｅｑｕｅｎｃｙ）（ＺＩＦ）アーキテクチャにおいて構成された無線通信デバイスのためのパケット捕捉およびチャンネルトラッキングに関する。
【０００３】
（従来技術の説明）
ネットワーク通信は、ビジネスおよび家庭用用途の両方に対して成長している技術分野である。ネットワークシステムは通信を向上させ、家庭および職場両方での生産性および能力を向上させるための適切な環境を提供する。例えば、インターネットはグローバルかつ、ほとんど有線である通信ネットワークであり、インターネットは、これに接続された任意のデバイス間の広範囲の世界通信を可能にする世界広範囲的基礎の上にデバイス同士を接続する。インターネットは、ファイル共有、ファックス、チャット、電子メール、および、ウエブサイトを介して、ファイル、ライブラリ、データベース、コンピュータプログラム等への情報アクセス等の複数のサービスへのアクセスを可能にする。
【０００４】
多くのビジネスおよび商業エンティティは、向上された生産性および通信のための比較的確立された高性能なネットワーク環境を含む。例えば、エクストラネットまたはイントラネットは、さらに高度であるが保護されているか、通信または安全な通信をインターネット上において選択されたグループの人々に提供する。多くの小さなビジネスおよび家庭は、いくつかの変形のローカルエリアネットワーク（ＬＡＮ）等を介してインターネットに接続される。小さなビジネスおよび家庭環境が、インターネットに接続させるか、または他のサービス（ファイル共有、印刷、ファックス等）にアクセスし、チャットおよび電子メールサービス等の通信をさらに可能にし、そして共通のデータベースおよびライブラリへのアクセスを提供するためのＬＡＮ能力を含むことがより有利かつ一般的になりつつある。多くのこのような小型ネットワークは、有線のセットを介して接続される。例えば、ネットワークは、標準的な電話回線を介して小さなオフィスまたは家庭内で確立され得る。電話回線は、ビジネスの各オフィスおよび典型的な家庭のいくつかの部屋において既に利用可能である。家の各部屋において典型的に利用可能な電力線を介してネットワーク通信を確立する技術もまた存在する。多くの小規模なオフィスおよび家庭は、種々のイーサネット（Ｒ）実現において利用された対応するＲＪ−４５コネクタを用いるツイストペア電話回線等のネットワークワイヤを用いて代替的に配線され得る。
【０００５】
有線ネットワークは所定のレベルの利便性を提供するが、多くの制限を有する。ネットワークに接続された各デバイスは、ネットワークが確立される対応のワイヤに取り付けられなければならない。従って各デバイスの位置は、ネットワークワイヤへのアクセスを可能にするように制限される。ケーブル管理はまた、重要な問題である。なぜなら、デバイスはワイヤの適切なルーティングを可能にするように配置されなければならないためである。ワイヤは、美観の理由ために見えない場所に都合良く配置されることが望ましい。ワイヤは、つまずき（ｔｒｉｐｐｉｎｇ）等の偶発的な妨害または断線または危険の任意の機会を低減または除去するような態様で配置されるべきである。一旦、有線デバイスが適切に配置された場合、デバイスの移動は非常に制限されるか、または他の場合では、ワイヤの実質的な再構成または再ルーティングがない場合は実用的ではない。有線ネットワークデバイスの保守は不便であり得、しばしばワイヤはサービスの間に除去され、次いで適切に再接続されることを必要する。
【０００６】
赤外線技術等の所定の無線技術が公知である。赤外線技術は、遠隔制御システム等の所定の用途のために十分に役立つ。ネットワーク用途では、赤外線技術は、比較的安価な選択であるが、制限された帯域幅、範囲制限、および見通し範囲（ｌｉｎｅ−ｏｆ−ｓｉｇｈｔ）問題を含む所定の制限を有する。赤外線技術は、ネットワークを通路等まで拡張するアクセスポイント（ＡＰ）およびポイントツーポイントリレーノード等の所定の用途において利用されてきた。例えば、赤外線デバイスは、病院、ホテル、および他の比較的大規模な構造物における使用に関して公知である。しかし、ＡＰまたはノードは、通常、物理的な物体との潜在的な干渉を避けるように天井等の態様で固定され、配置される。見通し範囲のために、赤外線技術は、人間の相互作用が必要であるネットワークの端点においてネットワーク通信することに対して特に都合が良いわけではない。
【０００７】
無線周波数（ＲＦ）技術は、実行可能な無線ローカルエリアネットワーク（ＷＬＡＮ）を確立するための技術の選択であるように考えられている。しかし、ＬＡＮシステムのためのＲＦ技術は、小さなオフィスまたは家庭での使用のために特に最適化されてない。無線技術は、産業および商業的な使用、ならびに国際宅配便、車両レンタル、倉庫運営、および目録等の用途のために確立される。商業および産業用途のための無線実現は高価すぎるか、または他の場合では特殊化し、それにより小さいオフィスまたは家庭環境における直接的な使用に適しない。
【０００８】
Ｂｌｕｅｔｏｏｔｈ技術は、家庭またはオフィスにおけるアプリケーションに対して開発される。Ｂｌｕｅｔｏｏｔｈ技術は、携帯電話、ならびに、ノートブック、ラップトップ、およびデスクトップコンピュータを含み、携帯情報端末（ＰＤＡ）等の他のハンドヘルドデバイスをさらに含むコンピュータシステム等の所定の通信デバイス間の接続性およびネットワーク通信を可能にするように非常に低コストで比較的制限された帯域幅を提供する。しかし、Ｂｌｕｅｔｏｏｔｈ技術は、制限された帯域幅を有し、それにより比較的低いデータスループット能力を有する。消費者市場は、ＤＶＤおよび他のマルチメディア用途に対して必要であるようなより高いデータスループットおよび信頼性を要求している。
【０００９】
ＷＬＡＮの典型的な環境は、非常にノイズが多く、無線通信のために最適化されない。例えば、ほとんどの家庭は、多くの電子デバイスを含み、これにより電子的にノイズの多い環境を生じる。この環境は、マイクロ波オーブン、車庫扉開閉器、ラジオ、テレビセット、コンピュータシステム等のＷＬＡＮ通信を妨害し得る。さらに、無線デバイス間の通信メディアは絶えず変化する。例えば、ほとんどの環境または室内は、複数の反射面を含み、無線環境においてマルチパスノイズを生成する。さらに、手、体、宝石、マウスポインタ等のアイテムまたはデバイスの運動、あるいは冷却ファン等の電子デバイスの起動は、全体の無線通信パスに影響を与え、潜在的に無線通信性能を低下させる。
【００１０】
家庭においてまたは小規模のビジネスのためのＷＬＡＮシステム等を可能にするための低コストかつ低電力無線通信デバイスが望ましい。任意のタイプの用途のための無線システムの任意のタイプのための低コストかつ低電力無線通信デバイスを提供することがさらに望ましい。システムは、重要な性能に対しては比較的ロバストであり、著しいデータスループットを可能にしなければならない。
【００１１】
（発明の要旨）
本発明の実施形態によるＤＣフィードバック制御ループおよび利得フィードバック制御ループを含むゼロ中間周波数（ＺＩＦ）アーキテクチャにおいて構成された無線通信デバイスの動作を制御する方法は、対応する受信信号を生成するように、無線メディアにおけるエネルギーを処理すること、所定の測定ウインドウを介して受信信号をモニタリングすること、無線メディアにおいて変更された条件を検出すること、変更された条件を検出した後、一定の利得レベルに利得フィードバック制御ループを保持すること、そして利得ループが一定に保持される間、受信信号に対する定常状態のＤＣ値の検索を試みる際に、ＤＣフィードバック制御ループを動作させることを含む。ＤＣ飽和を引き起こす新しいパケットの開始、明瞭なチャンネル評価（ｃｌｅａｒ  ｃｈａｎｎｅｌ  ａｓｓｅｓｓｍｅｎｔ）（ＣＣＡ）の準備のためのパケットの送信の終了、ならびにパケットの送信の終了および予測された確認応答（ＡＣＫ）パケットのための準備を含む、本明細書中で企図されたいくつかの変更された条件が存在する。
【００１２】
エネルギーの処理は、パケットが送信されていない間に、無線メディア中のノイズエネルギーを処理することを含み得る。このように、無線通信デバイスは、変更された条件の前のチャンネルのノイズフロア（ｎｏｉｓｅ  ｆｌｏｏｒ）をトラッキングする。この変更された条件は、測定ウインドウのＤＣ飽和を検出することを含み得、この条件は、典型的には新しいパケットの開始の間の動作を示し、または他の場合では、この動作によって引き起こされる。一実施形態では、ＤＣ飽和は、サンプリングされた受信信号がデジタル測定ウインドウの１つの側に「区切る（ｒａｉｌ）」時に検出される。通常の動作では、ＤＣフィードバック制御ループは、所定の最大ＤＣ閾値レベル内に受信信号のＤＣレベルを制御することを試みるように動作され、これにより利得ループは信号をロックし得る。しかし、ＤＣ飽和は、受信信号のＤＣレベルを迅速に変更するように異なる手順を呼び、その結果入来信号は不明瞭にならず、制限された測定ウインドウで観測可能になる。ＤＣ飽和によって、利得フィードバック制御ループが保持され、ＤＣフィードバック制御ループが、ＤＣ飽和条件を除去するように反対の極性のＤＣと受信信号とを加算するように動作される。ＤＣ飽和条件が除去される場合、利得フィードバック制御ループが受信信号のパワーレベルを所定のターゲットパワーレベルに制御するように解放される。
【００１３】
本方法は、測定ウインドウが所定のクリッピング（ｃｌｉｐ）比以上においての最小値および最大値の値の両方においてクリッピングされ、クリッピングが所定の最小値および最大値の間で比較的バランスが取られる利得飽和を検出することをさらに含み得る。利得飽和の場合、本方法は、クリッピングステップ手順を実行して受信信号の利得を低減するように利得フィードバック制御ループを動作させることをさらに含み得る。一実施形態では、クリッピングステップ手順は、利得が受信信号のクリッピングの量に基づいて調整される段階的なクリッピング利得調整を用いることを含む。
【００１４】
本方法は、パケットが送信されていない間に、無線メディアにおけるノイズエネルギーを処理すること、ノイズフロア利得値が決定されるまで利得フィードバック制御ループを動作させること、ノイズフロア利得値を格納することをさらに含み得る。予測されたＡＣＫパケット捕捉のために、本方法は、無線媒体におけるパケットの送信の終了を検出すること（ローカルＭＡＣの指示によって等）、格納されたノイズフロア利得値を取り出しそして利得フィードバック制御ループに付与すること、所定の静的（ｑｕｉｅｔ）期間の間に、取り出されたノイズフロア利得値で利得を保持すること、および静的期間の終了後に、通常モードで動作するように、利得フィードバック制御ループを解放することをさらに含み得る。この場合、無線メディアが１つのみのパケットの送信の後に著しく変化せず、その結果利得は、デバイスができる限り早く利得ループの再確立制御を容易にするためにパケットを送信した後にできる限り早く取り出されることが期待される。本方法は、パケットの送信前（無線メディアのノイズフロアをトラッキングする間）に、ＤＣフィードバック制御ループのＤＣノイズ値を決定すること、ＤＣノイズ値を格納すること、パケットの送信の終了を検出した後に、ＤＣノイズ値を取り出し、ＤＣノイズ値をＤＣフィードバック制御ループに付与することをさらに含み得る。この場合、ＤＣループの利得もまた、パケット送信の後、できる限り早くＤＣループの再確立制御を容易にするためにパケット送信より前と同じレベルに復元される。
【００１５】
ＣＣＡを実行するために、本方法は、無線メディア内に送信されるパケットの送信の終了を検出すること、所定の期間の間に利得フィードバック制御ループに格納されたノイズフロア利得値を取り出し、これを付与すること、およびＤＣフィードバック制御ループが所定の期間内で安定したＤＣレベルに収束するかどうかを判定することをさらに含み得る。この場合、ＤＣフィードバック制御ループが所定の期間内で安定したＤＣレベルに収束しない場合、無線メディアがビジー（ｂｕｓｙ）であることが決定され得る。別のデバイスがチャンネル内で検出された元のパケットに応答するＡＣＫパケット等のパケットを送信している場合、またはいくつかの他のチャンネル現象がＤＣループの収束を阻止している場合にこれが発生し得る。いずれかの場合、無線デバイスが停止し（ｂａｃｋ  ｏｆｆ）、ＣＣＡが決定された後までにパケット送信を試みない。
【００１６】
無線メディアに送信されるパケットの最初の捕捉を実行するための無線通信デバイス（利得およびＤＣループを含む）を動作させる方法は、対応する受信信号を生成するように、無線メディアにおける無線周波数（ＲＦ）エネルギーを処理すること、受信信号のＤＣ閾値条件を超えるかどうかを決定し、そして受信信号のＤＣ閾値条件を超える場合、一定の利得レベルで利得フィードバック制御ループを保持し、受信信号のＤＣ閾値条件が満たされるまで、受信信号のＤＣを低減するようにＤＣフィードバック制御ループを動作させ、受信信号のＤＣ閾値が満たされる場合、受信信号のＤＣレベルを制御するようにＤＣフィードバック制御ループを動作させ、所定のターゲットパワーレベルに受信信号のパワーレベルを制御するように利得フィードバック制御ループを動作することを含む。
【００１７】
この後者の方法は、無線メディアにおいて新しいパケットの開始に対して特有である。一実施形態では、受信信号はアナログ信号であり、本方法は、対応するデジタルサンプルを生成するために、アナログデジタルコンバータ（ＡＤＣ）を用いて受信信号をサンプリングすることを含み得、ここで、ＡＤＣは、受信信号の全体の電圧（ｐｏｔｅｎｔｉａｌ）信号範囲を覆うことなく信号の完全性を維持するのに十分な範囲を有する。この場合、ＤＣ飽和は、ＤＣ閾値条件を超える場合に決定される。デジタルサンプルは、最小値と最大値との間の範囲に存在し、最小値におけるデジタルサンプルの百分率または最大値におけるデジタルサンプルの百分率が、全体の数のデジタルサンプルの所定の閾値の百分率を超える場合にＤＣ閾値条件を超える。例えば、１つの区切り（ｒａｉｌ）においてクリッピングされた信号の数が所定のクリッピング比を超える場合に発生し得る。所定のクリッピング比は、特定の構成に応じて任意に決定されるが、典型的には比較的高い百分率（９０％等）である。
【００１８】
ＤＣ閾値条件を超える場合、本方法は、ＤＣと受信信号とを加算することによってＤＣフィードバック制御ループを動作させることを含む。ＤＣ閾値条件を満たすまで所定のＤＣ量を繰り返し加算することによって段階的検索手順を実行することを含むいくつかの方法が企図される。この所定のＤＣ量は任意の値であり得るが、利得ウインドウをオーバーシュートすることを避けるように選択されるべきであり、従って、測定ウインドウの相対的なサイズに関連される方がよい。代替的な実施形態では、本方法は、ＤＣ閾値条件が満たされるまで連続的な近似ＤＣ検索手順を実行することを含む。この場合、バイナリ検索等が利用可能なＤＣレベルに収束するように実行される。この段階的検索手順は、多くの場合の連続的近似技術よりも時間がかかり得るが、十分簡単であり、インプリメントすることが容易である。
【００１９】
本方法は、クリッピングされたデジタルサンプルが所定のクリッピング比の閾値よりも大きい比で最小レベルおよび最大レベルの両方において発生し、そして最小レベルのデジタルサンプルの数が最大レベルのデジタルサンプルの数と相対的にバランスが取られる利得飽和状態を検出することをさらに含み得る。このバランスは、所望され他のと同様に粗くてもよいし、正確であってもよい（例えば３：１、２：１、または所望されたのと同様に１：１に近い）。利得飽和状態が検出される場合、本方法は、利得飽和状態の間、クリッピングモードで利得フィードバック制御ループを動作させることを含む。このクリッピングモードは、段階的なクリッピング利得調整を用いて、クリッピングの量に基づく利得フィードバック制御ループの利得レベルを調整することを含み得る。この段階的なクリッピング利得調整は、複数の所定のクリッピング比の範囲のそれぞれに対して所定の複数の利得レベル調整の内の対応する１つを含み得る。段階的なクリッピング利得調整は、高いクリッピング比のための高い利得調整と低いクリッピング比のための低い利得調整との間で段階的にされ得る。
【００２０】
予測されたＡＣＫパケットのための準備の際に無線トランシーバデバイスを動作させるための方法は、パケットが送信された後および所定の静的期間の間に利得フィードバック制御ループ定数の利得レベルを保持すること、利得フィードバック制御ループが保持されている間、ＤＣレベルを解決する試みの際に所定の静的期間の間にＤＣフィードバックを動作させること、および静的期間の後の通常のパケット捕捉モードにおいて動作するように利得フィードバック制御ループを解放することを含む。この場合、本方法は、パケットが送信され、格納された利得レベル値を取り出す前に利得フィードバック制御ループの利得レベル値を格納すること、およびパケットの送信の後の所定の静的期間の間に取り出された利得レベル値における利得フィードバック制御ループを保持することを含み得る。あるいは、本方法は、パケットの送信の前にＤＣフィードバック制御ループのＤＣ値を格納すること、およびパケット送信の後に格納されたＤＣ値を付与することを含み得る。本方法では、無線トランシーバデバイスは、パケットを送信し、ＡＣＫパケットを受信することを期待するデバイスであってもよいし、無線トランシーバデバイスがＡＣＫ優先モードで動作する異なるデバイス（プロトコルを解析する「検査器（ｓｎｉｆｆｅｒ）」モード等で動作するネットワークモニタまたは解析器等）であってもよい。
【００２１】
無線メディアのＣＣＡを決定する無線通信デバイスを動作させる方法は、利得フィードバック制御ループの利得レベル値を格納すること、送信されるパケットを検出すること、格納された利得レベル値を取り出し、そしてパケットの送信が完了した後に取り出された利得レベル値において利得フィードバック制御ループを保持すること、安定状態のＤＣレベルを検索するようにＤＣフィードバック制御ループを動作させること、およびＤＣループが安定状態のＤＣレベルに収束するかどうかを決定することを含む。再度、パケットが送信されることなく無線メディアをトラッキングしている間に、利得レベル値が決定され、格納され得る。あるいは、本方法は、送信されているパケットを検出する前にＤＣフィードバック制御ループのＤＣ値を格納すること、パケット送信の後に設定される格納されたＤＣ利得を付与することを含み得る。さらに本方法は、所定の静的期間の間、利得フィードバック制御ループの利得レベルを一定に保持すること、そして通常モードで動作するように所定の静的期間の後に利得フィードバック制御ループを解放すること含み得る。この場合、本方法は、ＤＣフィードバック制御ループが、所定の期間内に安定したＤＣレベルに収束するかどうかを決定すること、ならびに所定の期間内に安定したＤＣレベルに収束する場合、ＤＣフィードバック制御ループおよび利得フィードバック制御ループを通常モードで動作させることを含み得る。無線メディアは、ＤＣフィードバック制御ループが所定の期間内に安定したＤＣレベルに収束しない場合、ビジーであることが決定される。
【００２２】
本発明の良好な理解は、本発明の１つ以上の実施形態の以下の詳細な説明が以下の図面と共に考慮される場合に捕捉され得る。
【００２３】
（発明の実施形態の詳細な説明）
図１は、本発明の実施形態に従ってインプリメントされた無線デバイスの動作を一般的に示す１つ以上のＷＬＡＮのブロック図である。本発明が例示的実施形態においてＷＬＡＮと共に使用するために示されるが、本発明は任意の電波または無線通信に対して適用し、ＷＬＡＮ用途に限定されないことが理解される。第１のエリア１０１および第２のエリア１０３は、オフィスビル内のオフィスまたは家の部屋等の場所の別個の区画または分割を表す。エリア１０１および１０３のそれぞれは、各エリア１０１および１０３内部の通信を制御するための無線アクセスポイント（ＡＰ）１２１および１２３を含み得る。示されたように、ＡＰ１２１、１２３は、ＬＡＮ１２５等の有線ネットワークに接続され、ＬＡＮ１２５は、共通のサーバコンピュータ１２７にさらに接続される。
【００２４】
エリア１０１内では、無線デバイス１１１および１１３は、ＡＰ１２１を介して互いに通信可能であり、エリア１０３内では、無線デバイス１１５および１１７は、ＡＰ１２３を介して互いに通信可能である。ＡＰ１２１は、デバイス１１１および１１３がＬＡＮ１２５を介してサーバ１２７に通信することを可能にし、ＡＰ１２３はまた、デバイス１１５および１１７がＬＡＮ１２５を介してサーバ１２７に通信することを可能にする。ＬＡＮ１２５は、デバイス１１１、１１３、１１５、および１１７を互いにおよびこのデバイスに接続された任意の他のデバイスと通信することを可能にすることにさらに留意されたい。
【００２５】
ＡＰが使用された場合、通常ＬＡＮ１２５等の有線ＬＡＮに接続されるが、ＡＰが使用される必要がない。通常、ＡＰの数および場所は、サービスされるユーザの数、受信範囲（ｒａｎｇｅ  ｏｆ  ｃｏｖｅｒａｇｅ）、および／または隣接チャンネル干渉等の特定の構成および必要性に依存する。単一のＡＰは、ユーザの密度および干渉の影響を受ける部屋の全体のフロアをサービスし得ることに留意のこと。複数のＡＰは、移動体通信のセルのように使用される。隣接するＡＰは、干渉を防ぐために隣接するチャンネル上で動作し得る。ローミング（Ｒｏａｍｉｎｇ）能力が可能にされ、デバイスが１つのエリアから別のエリアまで（１０１〜１０３および１０３〜１０１等）移動し得る。一般的には、各ＡＰは、さらなるソフトウエアを有し、家または建物の主電源へのアクセスを有する。
【００２６】
代替的な実施形態がデバイス１３１、１３３、および１３５を含むエリア１０５によって示される。デバイス１３１、１３３、および１３５は、任意のＡＰを介するよりはむしろ互いに直接通信する。ＡＰのないネットワークは、本来特別であり、典型的にはわずかなクライアントしか含まない。デバイス１１１、１１３、１１５、および１１７とデバイス１３１、１３３、および１３５との間の主な差は、動作のモードである。無線デバイス１１１、１１３、１１５、１１７、および１３１、１３３、１３５のそれぞれは、無線通信を可能にするために本発明の実施形態に従ってインプリメントされ得る無線トランシーバを含む。
【００２７】
デバイス１１１、１１３、１１５、１１７、１３１、１３３、および１３５は、無線通信能力を含む任意のタイプのデバイスであり得る。例えば、オフィスまたは家庭環境では、デバイスは、任意の１つ以上のパーソナルコンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、プリンタ技術の任意のタイプを含むプリンティングデバイス、携帯情報端末（ＰＤＡ）等、スキャナ、ファックス装置等をそれぞれ含み得る。無線技術の使用は、任意のデバイスが所与のエリア内のいずれかで配置されることを可能にし、同じ通信エリア内の他のデバイスと通信し、同じ通信エリア内の他のデバイス間のデータおよび情報を送信する。例えば、デバイス１１１は、プリンタであり得るデバイス１１３と無線通信するコンピュータであり得る。例えば、デバイス１１１は、デバイス１１３（プリンタであってもよい）と広範囲に通信するコンピュータであり得る。
さらに、コンピュータとしてのデバイス１１１は、サーバ１２７にファイルを送信かつ受信し得る。デバイス１１１は、エリア１０１からエリア１０３に移動され、ＡＰ１２１を介してＬＡＮ１２５およびサーバ１２７との通信を依然として維持し得る。ＬＡＮ１２５は、電話線、電力線、ツイストペア、同軸ケーブル等の有線技術の任意のタイプを含み得、任意のタイプのイーサネット（Ｒ）構成等の任意のタイプの適切なアーキテクチャに従ってインプリメントされ得る。無線ＬＡＮ１２５が企図され、ＡＰ１２１、１２３は対応する無線トランシーバを含み、モバイルまたは携帯型デバイスであることにさらに留意のこと。エリア１０５内では、デバイス１３１〜１３５自体は、同様の方式で互いに通信するための無線ＬＡＮ（ＷＬＡＮ）を確立する。
【００２８】
図２は、任意のデバイス１１１、１１３、１１５、１１７、１３１〜１３５内およびＡＰ１２１、１２３のいずれかまたは両方に組み込まれ得る、本発明の実施形態に従ってインプリメントされた無線トランシーバ２００の簡略化された概略ブロック図である。しかし、無線トランシーバ２００がＷＬＡＮ構成に限定されず、この構成は例示的のみであるが、その代わり他のタイプの用途のための電波または無線通信の他のタイプで利用され得ることが理解される。無線トランシーバ２００は、ＺＩＦトランシーバ２０１およびベースバンドプロセッサ２０３を含むゼロ中間周波数（ＺＩＦ）アーキテクチャとして実現される。以下で十分に説明されたように、ＺＩＦアーキテクチャは、中間周波数（ＩＦ）ロジックおよび関連する回路を全体的に除去することによって簡略化された構成を可能にする。このように、２つのみの主な（ｐｒｉｍａｒｙ）モジュール、チップ、またはＩＣ（トランシーバおよびプロセッサ）がＺＩＦアーキテクチャにおいて利用され、無線通信を可能にする。次いで、これはコンポーネントの数を著しく低減し、コストを低減し、そしてＩＦ回路およびロジックを含む同様のトランシーバと比較した場合、無線トランシーバ２００の電力消費をさらに低減する。
【００２９】
従来のＺＩＦアーキテクチャにおいて問題である特性は、入来信号を捕捉し、通信を可能にするために、補償されなければならないかまたはさもなければ除去されなければならない、受信器への実質的なＤＣオフセット電圧の導入である。無線トランシーバ２００は、受信器において望ましくないＤＣを測定および低減するか、あるいは他の場合では除去するようにＤＣループ３４７と結合された自動利得制御（ＡＧＣ）ループ３４５（図３）を用いて構成される。以下にさらに説明されるように、ＡＧＣループ３４５は、増幅された入力信号を受信し、入力信号パワーを推定し、そしてターゲットパワーレベルに入力信号パワーを維持するように試みる際に利得調整信号をアサートする利得制御ロジックを含む。ＤＣループ３４７は、増幅された入力信号におけるＤＣの量を推定し、増幅された入力信号におけるＤＣを低減するように試みる際にＤＣオフセットを供給するＤＣ制御ロジックを含む。あるいは、利得制御ロジックとＤＣ制御ロジックとの間の利得レベルを変換する利得インターフェースが提供される。
【００３０】
無線トランシーバ２００は、任意のいくつかの対応するデータスループットを達成するように任意の所望のキャリア周波数および変調技術を利用し得る。例えば、無線トランシーバ２００は、電気電子技術者協会（ＩＥＥＥ）８０２．１１ｂに従って、約２．４ギガヘルツ（ＧＨｚ）のキャリア周波数および１秒当たり１、２、５．５、または１１メガビット（Ｍｂｐｓ）のデータスループットを用いて動作するように構成され得る。あるいは、無線トランシーバ２００は、ＩＥＥＥ８０２．１１ａに従って、６、１２、１８、２４、３６、または５４Ｍｂｐｓのデータスループットのために、約５ＧＨｚのキャリア周波数を用いて構成され得る。示された一実施形態では、無線トランシーバ２００は、ＩＥＥＥ８０２．１１ｂに従って、１、２、５．５、または１１Ｍｂｐｓのデータスループットレートのために、約２．４ＧＨｚのキャリア周波数において動作する。ダイレクトシーケンス拡散スペクトル（ＤＳＳＳ）変調技術が、示された実施形態で使用されるが、本発明は任意の特定の通信または変調技術または標準に限定されないことが理解される。
【００３１】
任意のデバイス１１１〜１１７または１３１〜１３３、あるいはＡＰ１２１、１２３は、無線トランシーバ２００に従って構成され得る。特定の構成は、デバイスおよび通信インターフェースのタイプに依存する。無線トランシーバ２００は、適切なスロットまたはコンピュータシステムのインターフェースに接続するプラグイン周辺機器または拡張カードとして構成され得る。例えば、携帯型およびラップトップコンピュータ等のために、無線トランシーバ２００は、パーソナルコンピュータメモリカードスロット国際協会（ＰＣＭＣＩＡ）カードまたはコンピュータのＰＣカードスロットに接続するＰＣカードとしてインプリメントされ得る。アンテナはＰＣカード自体に組み込まれ、あるいはコンピュータ外部またはコンピュータ上に提供され、任意の適切な態様でＰＣカードとインターフェースを取り得る。デスクトップコンピュータ等に対して無線トランシーバ２００は、周辺コンポーネント相互接続（ＰＣＩ）、業界標準アーキテクチャ（ＩＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）規格等、任意のタイプの外部または周辺規格に従ってインプリメントされ得る。例えば、無線トランシーバ２００は、ＰＣＩスロットに接続するＰＣＩカード上でインプリメントされ得る。再度アンテナは、統合されてもよいし、外部に接続されてもよい。ディスプレイに埋め込まれたアンテナを有する小型ＰＣＩカードもまた企図される。適切な１つ以上のインターフェースを有する内蔵型パッケージングまたはスタンドアローンパッケージングもまた企図され、ＡＰに対して特に有利である。例えば、無線トランシーバ２００は、ユニバーサルシリアルバス（ＵＳＢ）接続またはイーサネット（Ｒ）インターフェース（ツイストペア、同時クケーブル等）、あるいは任意の他の適切なデバイスへのインターフェース等のシリアルまたはパラレル接続を有する別個のユニットとしてインプリメントされ得る。
【００３２】
無線トランシーバ２００から送信されるかまたは無線トランシーバ２００によって受信されたデジタルデータはメディアアクセス制御（ＭＡＣ）デバイス２０５を介して処理される。送信するために、ＭＡＣデバイス２０５は、パケットエンコーダ２０７にデジタルデータ信号をアサートする。パケットエンコーダ２０７は、送信のためにデータをパケットにフォーマット化される。パケットエンコーダ２０７において、パケットは、３つのシリアルビットストリームの連鎖によって形成される。第１のシリアルビットストリーム（プリアンブルと呼ばれる）は、同期（ｓｙｎｃ）パターンによって続けられる、１または０の１Ｍｂｐｓのストリームであり、第２のシリアルビットストリーム（ヘッダーと呼ばれる）は、パケット情報（パケット長およびパケットのデータ部分のデータレート等の）の１または２Ｍｂｐｓのストリームであり、第３のシリアルビットストリーム（データ部分またはペイロードと呼ばれる）は、１、２、５．５または１１Ｍｂｐｓのデータのストリームの内の任意の選択された１つである。
【００３３】
パケットエンコーダ２０７は、拡散エンコーダ（ＳＰＲＥＡＤ）２０９にベースバンド符号化パケットを供給する。示された実施形態では、１および２ＭｂｐｓビットレートがＢａｒｋｅｒワード符号化拡散に従って符号化されるが、５．５および１１Ｍｂｐｓビットレートが相補的コードキーイング（ＣＣＫ）符号化に従って符号化される。拡張エンコーダ２０９は直交生成技術を使用し、各ＩチャンネルおよびＱチャンネル上で同相（Ｉ）信号および直交（Ｑ）信号を提供する。１Ｍｂｐｓに対して、Ｂａｒｋｅｒワードの１１チップの各ビットは、同様にＩチャンネルおよびＱチャンネル上に出力される。入力ビットが０である場合、１１チップの意味が反転され、入力ビットが１である場合、１１チップの意味が反転されない。従って、データはＢａｒｋｅｒコードによって拡散される。２Ｍｂｐｓに対して、それぞれ２つのビット入力に対して、１１チップがＩチャンネルおおびＱチャンネルのそれぞれ上に出力される。１つのビットがＩチャンネルを反転または反転しないように使用され、他のビットがＱチャンネルのために使用される。５．５Ｍｂｐｓに対して、４ビットが８複素（ｃｏｍｐｌｅｘ）（ＩチャンネルおよびＱチャンネル）チップにマッピングされる。８つのチップ複素コードワードが選択され、次いで規格で規定された特定の規則に従って回転される。８ビットが８つの複素チップにマッピングされることを除いて、１１Ｍｂｐｓは５．５Ｍｂｐｓと同様である。
【００３４】
Ｉチャンネル信号がＩデジタルアナログ変換器（Ｉ  ＤＡＣ）２１１に供給され、Ｑチャンネル信号がＱ  ＤＡＣ２１３に供給される。Ｉ  ＤＡＣ２１１およびＱ  ＤＡＣ２１３はまた、クロック源２５７からクロック信号ＣＲＥＦを受信する。一実施形態では、ＣＲＥＦ信号は、ＩＥＥＥ８０２．１ｂに対して２２ＭＨｚ基本周波数に基づいた４４ＭＨｚである。Ｉ  ＤＡＣ２１１およびＱ  ＤＡＣ２１３は、それぞれＩおよびＱチャンネル信号をアップサンプリングかつデジタルフィルタリングする。１１Ｍｂｐｓに対して、Ｉ  ＤＡＣおよびＱ  ＤＡＣは、各チップを４つのサンプルに変換する。Ｉ  ＤＡＣ２１１は、Ｉチャンネルアナログ出力信号をアンチエイリアシングローパスフィルタ（ＡＡ  ＬＰＦ）２１５にアサートする。アンチエイリアシングローパスフィルタ（ＡＡ  ＬＰＦ）２１５は、Ｉチャンネル送信信号ＴＸＩをＺＩＰトランシーバ２０１内部のＬＰＦ２１９に供給する。Ｑ  ＤＡＣ２１３は、Ｑチャンネルアナログ出力信号をＡＡ  ＬＰＦ２１７にアサートする。ＡＡ  ＬＰＦ２１７は、Ｑチャンネル送信信号ＴＸＱをＺＩＰトランシーバ２０１内部のＬＰＦ２２１の別の入力に供給する。
【００３５】
外部電圧制御発振器（ＶＣＯ）２２９は、約４．８ＧＨｚの出力ローカル発振器（ＬＯ）信号を位相ロックループ（ＰＬＬ）２３１およびＩ／Ｑ  ＬＯ発生器２２７の入力に供給する。一実施形態では、基準水晶は、４．８ＧＨｚのＬＯ信号を生成するように、電圧制御によってＶＣＯ２２９を調整するように使用される。ＰＬＬ２３１は、ＣＲＥＦクロック信号を受信し、ＣＲＥＦクロック信号を適切な低周波数信号に分周する。ＰＬＬ２３１はまた、ＶＣＯ  ４．８ＧＨｚ信号を同じ適切な低周波数信号に分周する。ＰＬＬ２３１内部の位相検出回路（図示せず）は、これら２つの低周波数信号（一方はＣＲＥＦ信号および他方はＶＣＯ２２９からの信号）を比較し、フィルタリングの後にＶＣＯ２２９に入力される訂正（Ｃ）信号を生成する。この位相ロックループシステムは、ＶＣＯ出力のＬＯ信号上のジッターを低減する。Ｉ／Ｑ  ＬＯ２２７は、４．８ＧＨｚキャリア信号をＰＬＬ２３１から２つに分割し、同相（Ｉ）キャリア信号および直交（Ｑ）キャリア信号を含む２つの別個の２．４ＧＨｚキャリア信号を生成する。Ｉキャリア信号およびＱキャリア信号は、互いに対して９０°位相がずれている。Ｉキャリア信号は、Ｉチャンネルミキサ２２３の１つの入力に供給され、Ｑキャリア信号は、Ｑチャンネルミキサ２２５の１つの入力に供給される。Ｉチャンネルミキサ２２３の他の入力は、ＬＰＦ２１９の出力を受信し、Ｑチャンネルミキサ２２５の他の入力は、ＬＰＦ２２１の出力を受信する。Ｉチャンネルミキサ２２３は、Ｉキャリア信号とＩチャンネル送信信号とを結合して、ベースバンドから２．４ＧＨｚの無線周波数（ＲＦ）にＩチャンネルをアップコンバートする。Ｑチャンネルミキサ２２５は、Ｑキャリア信号とＱチャンネル送信信号とを結合して、ベースバンドから２．４ＧＨｚのＲＦにＱチャンネルをアップコンバートする。Ｉ／Ｑチャンネルミキサ２２３、２２５の出力は、可変利得増幅器（ＶＧＡ）２３３の入力において結合される。ＶＧＡ２３３は、増幅された送信信号を固定利得増幅器２３５にアサートし、固定利得増幅器２３５は、その出力を無線周波数パワー増幅器（ＲＦＰＡ）２３７に供給する。ＲＦＰＡ２３７は、増幅されたＲＦ信号をＲＦ  ＬＰＦ２３９にアサートする。ＲＦ  ＬＰＦ２３９は、フィルタリングされたＲＦ出力信号を送信／受信（Ｔ／Ｒ）スイッチ２４１の入力の１つにフィルタリングされたＲＦ出力信号を供給する。送信に対して、Ｔ／Ｒスイッチ２４１は、ＬＰＦ２３９のＲＦ出力を二方向バンドパスフィルタ（ＢＰＦ）２４３に供給し、ＢＰＦ２４３は、フィルタリングされたＲＦ出力をダイバーシチスイッチ２４５に供給する。ダイバーシチスイッチ２４５は、２つのアンテナ２４７、２４９の内の選択された１つからのＲＦ送信信号をアサートする。
【００３６】
ＲＦＰＡ２３７は、ベースバンドプロセッサ２０３内部の送信アナログデジタルコンバータ（ＡＤＣ）２５１に戻る送信検出（ＴＸ  ＤＥＴ）信号をアサートし、送信アナログデジタルコンバータ（ＡＤＣ）２５１は、対応するデジタルフィードバック信号をＭＡＣ２０５に供給する。ＭＡＣ２０５は、ＡＤＣ２５１を介して送信された出力信号を検出し、送信（ＴＸ）ＤＡＣ２５３の入力にフィードフォワード信号を供給するパワー制御アルゴリズムを含む。ＴＸ  ＤＡＣ２５３は、ＶＧＡ２３３の利得を制御するように自動利得制御（ＴＸ  ＡＧＣ）信号をアサートする。さらに、ＺＩＦトランシーバ２０１は、ＺＩＦトランシーバ２０１のためおよびベースバンドプロセッサ２０３のための電圧基準（ＶＲＥＦ）信号を供給するように電圧基準源２５５を含む。このＶＲＥＦ信号は、１．２ボルト等の任意の簡便な電圧であり得る。クロック源２５７は、ＺＩＦトランシーバ２０１内のＰＬＬ２３１にＣＲＥＦ信号を供給する。
【００３７】
Ｔ／Ｒスイッチ２４１は、アンテナ２４７、２４９のいずれかからの信号を受信するように選択され、フィルタリングされた信号（ＢＰＦ２４３を介して）を平衡／非平衡（ＢＡＬＵＮ）インピーダンス整合回路網２５９の入力に供給する。ＢＡＬＵＮ２５９は、受信されたＲＦ入力信号ＲＲＦを可変ＬＮＡ２６１の入力に供給する。ＬＮＡ２６１は、その出力を固定利得ＬＮＡ２６３の入力にアサートする。ＬＮＡ２６３は、増幅されたＲＦ受信信号をＩチャンネルミキサ２６５およびＱチャンネルミキサ２６７の各入力にアサートする。Ｉ／Ｑ  ＬＯ２２７は、Ｉキャリア信号をＩチャンネルミキサ２６５の別の入力にアサートし、Ｑキャリア信号をＱチャンネルミキサ２６７の別の入力にアサートする。Ｉチャンネルミキサ２６５は、ＲＦ受信信号のＩチャンネル出力信号からＩキャリア周波数を分割し、Ｉチャンネル出力信号をＬＰＦ２６９に供給する。同じように、Ｑチャンネルミキサ２６７は、ＲＦ受信信号のＱチャンネル出力信号からＱキャリア周波数を分割し、Ｑチャンネル出力信号をＬＰＦ２７１に供給する。
【００３８】
ＬＰＦ２６９の出力が可変ベースバンド自動利得制御（ＢＢ  ＡＧＣ）増幅器２７３の入力に供給される。同じように、ＬＰＦ２７１は、その出力を別のＢＢ  ＡＧＣ増幅器２７５の入力にアサートする。ＢＢ  ＡＧＣ増幅器２７３は、増幅されたＩチャンネルアナログ受信信号（ＲＸＩ）をＩチャンネル受信器ＡＡ  ＬＰＦ２７７の入力にアサートし、ＡＡ  ＬＰＦ２７７は、その出力をベースバンドプロセッサ２０３内のＩチャンネルＡＤＣ（Ｉ  ＡＤＣ）２８１の入力にアサートする。ＢＢ  ＡＧＣ増幅器２７５は、増幅されたＱチャンネルアナログ受信信号（ＲＸＱ）をＱチャンネル受信器ＡＡ  ＬＰＦ２７９の入力にアサートし、ＡＡ  ＬＰＦ２７９は、その出力をベースバンドプロセッサ２０３内のＱチャンネルＡＤＣ（Ｑ  ＡＤＣ）２８３の入力に供給する。Ｉ  ＡＤＣ２８１およびＱ  ＡＤＣ２８３は、Ｉチャンネルデジタル受信信号ＲＤＩおよびＱチャンネルデジタル受信信号ＲＤＱを拡張デコーダ（ＤＥ−ＳＰＲＥＡＤ）２８５にアサートし、拡張デコーダ２８５は、拡張エンコーダ２０９が受信されたベースバンドエンコードパケットを取り出す場合とは反対のプロセスを実行する。拡張デコーダ２８５は、受信されたベースバンドパケットをパケットデコーダ２８７に供給し、他の機能の中でも、パケットペイロードを取り出し、受信されたデータ信号のストリームを生成する。ＲＤＩおよびＲＤＱ信号はまた、以下にさらに説明されるように補償ロジック２８４に供給される。パケットデコーダ２８７からのデータ信号は、ＭＡＣデバイス２０５の受信入力に供給される。ＭＡＣデバイス２０５は、インプリメントされたインターフェースを介して対応するデバイスに受信された信号を供給する。ＭＡＣインターフェースは、ＰＣカード等のデバイス内部に組み込まれてもよいし、適切な外部コネクタ（例えばＵＳＢ等に従って）を有する外部にあってもよい。
【００３９】
ＺＩＦトランシーバ２０１内部の過負荷検出器（ＯＤ）２８９は、受信された入力信号の過負荷を検出するために、ＬＰＦ２６９およびＬＰＦ２７１の各出力に接続された第１の入力および第２の入力を有する。過負荷検出器２８９は、ベースバンド過負荷（ＢＢ  ＯＶＬＤ）信号をベースバンドプロセッサ２０３内部のＯＶＬＤ  ＡＤＣ２９１にアサートし、ＯＶＬＤ  ＡＤＣ２９１は、対応するデジタル過負荷信号ＯＶＬＤを補償ロジック２８４に供給する。このように、補償ロジック２８４は、受信された信号の過負荷を検出し、ＺＩＦトランシーバ２０１の可変ＬＮＡ２６１を制御するようにＨＩ／ＬＯ信号をアサートする。示された実施形態では、可変ＬＮＡ２６１は、高利得（ＨＩ）と低利得（ＬＯ）との間に約３３デシベル（ｄＢ）の差分段階を有する。この利得は、弱い信号を検出するように最初に高利得に設定され、受信された信号が過負荷検出器２８９によって検出される過負荷条件を引き起こす場合、所定の条件に応じて低利得へとスイッチングされる。
【００４０】
以下により詳細に説明されるように、補償ロジック２８４は、利得調整信号ＧＡＤＪをＡＧＣ  ＤＡＣ２９７と呼ばれた利得ＤＡＣにアサートすることによって、受信された信号の利得をターゲットパワーレベルに制御する。ＡＧＣ  ＤＡＣ２９７は、ＢＢ  ＡＧＣ増幅器２７３、２７５の両方の利得を制御するように対応するアナログフィードバック利得制御信号（ＧＡＩＮ  ＡＤＪＵＳＴ）をアサートする。単一の利得制御信号がＢＢ  ＡＧＣ増幅器２７３、２７５の両方に供給され、それにより、受信信号のＩチャンネルおよびＱチャンネルの利得がほぼ互いにトラッキングされる。補償ロジック２８４は、各デジタルＩチャンネルＤＣオフセット信号ＩＤＣＯＦＦ、およびＱチャンネルＤＣオフセット信号ＱＤＣＯＦＦをＩチャンネルオフセット（Ｉ  ＯＦＦ）ＤＡＣ２９３およびＱチャンネルオフセット（Ｑ  ＯＦＦ）ＤＡＣ２９５にそれぞれさらにアサートする。Ｉ  ＯＦＦ  ＤＡＣ２９３は、ＩチャンネルＤＣオフセットアナログ信号（Ｉ  ＯＦＦＳＥＴ）をＬＰＦ２６９にアサートし、Ｑ  ＯＦＦ  ＤＡＣ２９５は、ＱチャンネルＤＣオフセットアナログ信号（Ｑ  ＯＦＦＳＥＴ）をＬＰＦ２７１にアサートする。このように、補償ロジック２８４は、ＺＩＦトランシーバ２０１内の受信信号のＩチャンネルおよびＱチャンネルの両方のＤＣオフセットを測定かつ低減するか、または他の場合ではこのＤＣオフセットを除去することを試みる。
【００４１】
ＺＩＦアーキテクチャは、より低いコストかつ電力消費で、十分な性能、ならびにより高いデータスループットを捕捉するために利用される。これは、比較的良好な性能を必要とするマルチメディアおよびＤＶＤ用途を要求する消費者市場に対して特に有利である。この消費者市場はまた、より低いコストを要求する。このＺＩＦアーキテクチャはＩＦコンポーネントおよび外部フィルタを除去することによって十分な性能を有するより低いコストを達成するための一方法である。ターゲットキャリア周波数は、ＧＨｚ範囲（例えば２〜５ＧＨｚおよびそれより高い）にあるが、本発明は任意の特定の周波数範囲に限定されない。２〜５ＧＨｚの帯域は、著しい量の干渉によって比較的ノイズが多くなる。ＺＩＦアーキテクチャは、ノイズが多い環境である性能のレベルを維持するように利用される。
【００４２】
ＺＩＦアーキテクチャに関する特定の問題は、信号対ノイズ（ＳＮＲ）比を低下させるベースバンドにおけるＤＣオフセットの発生である。この問題はシステムの性能に直接関係付けられる。著しいレベルのＤＣオフセットを対処するために利用され得るＩＦステージは、ＺＩＦアーキテクチャにおいて提供されない。ＤＣオフセットの源の数は、集積回路の自己加熱等の温度変化のためである。受信ミキサ２６５、２６７は、Ｉ／Ｑ  ＬＯ２２７によって生成されたキャリア周波数からＤＣオフセットを内部に入れる。このＬＯ  ＤＣオフセットは、ＲＦ周波数またはチャンネル選択、ならびに可変ＬＮＡ２６１の選択されたレベルによって変化する。この変化は、チャンネルまたは利得の変化に伴い非常に迅速に発生する。温度の遅いＤＣドリフトもまた発生する。外部では、Ｉ／Ｑ  ＬＯ２２７からのＬＯキャリア周波数がアンテナ入力ポートにリークし、ＤＣオフセットを生じさせる。この外部ＤＣオフセットは、手、体、宝石、マウスポインタ等の運動、冷却ファン等の電子デバイスの起動、およびアンテナ周囲の近くにある反射物からの再放射等の外部環境の変化に伴って変化する。無線デバイスの運動またはアンテナ方向の変化はまた、チャンネルまたはエリアの伝搬特性の著しい変化を引き起こす。このような環境変化は、ＬＯリークの振幅および位相を動的に変化させるインピーダンス変化を誘導する。
【００４３】
受信ミキサ２６５および２６７はまた、その出力においてＤＣオフセットを示す。このＤＣオフセットは、主に、バイポーラおよび金属酸化物半導体（ＭＯＳ）デバイス整合、ならびに抵抗器整合等の回路整合の関数である。このＤＣオフセットはまた、温度変化および自己加熱のためにドリフトする。ＩチャンネルＬＰＦ２６９およびＱチャンネルＬＰＦ２７１もまたその出力においてオフセットを示す。このＤＣオフセットもまた主に回路整合の関数である。ＩチャンネルベースバンドＡＧＣ増幅器２７３およびＱチャンネルベースバンドＡＧＣ増幅器２７５もまたその入力においてＤＣオフセットを示す。このＤＣオフセットもまた主に回路整合の関数である。この関数に関連付けられたアナログ制御回路のために、整合変化の影響は、受信ミキサ２６５および２６７ならびにＬＰＦ２６９、２７１によって受けたＤＣオフセットよりも激しい。このＤＣオフセットもまた、利得設定によって非線形に変化し、温度変化および自己加熱のためにドリフトする。利得特性に対する制御電圧もまた時間と共に遅く変化し得る。ドリフトの主な理由は、より低いパッケージング温度変化によるものである。デジタルで生成された信号の高調波からの無線妨害（ｒａｄｉｏ  ｊａｍｍｉｎｇ）による所定のレベルのＤＣオフセットもまた発生する。無線妨害がアンテナおよび／またはＲＦフロントエンド（ｆｒｏｎｔ  ｅｎｄ）に与えられると、このＤＣオフセットは、チャンネルおよびＬＮＡ利得の関数、ならびに擬似信号を生成する特定のデジタル回路の強い関数である。例えば１キロヘルツ（ｋＨｚ）等の所定の周波数（ｆ）未満では、１／ｆノイズがＤＣオフセットへの影響と同様の欠陥として現れる。
【００４４】
ＤＣオフセットを除去する１つの解決策が、結合キャパシタ等を用いること等ことによって、ＡＣ結合を介して行われることに留意のこと。しかし、ＡＣ結合は、低周波数成分をフィルタリング除去する傾向があるフィルタリングを生じる。この除去されたデータの量は、１ｋＨｚよりも高い場合に著しくなり、それによりＡＣ結合は、１ｋＨｚ未満のみでフィルタリングしなければならない。しかし、この範囲内では、整定時間が長すぎ（例えば約１００マイクロ秒（μｓ）のオーダー）、これは、パケットベースの通信等のバースト（ｂｕｒｓｔｙ）環境において実用的ではない。整定時間は通信のバースト性質によって制限される。ＩＥＥＥ８０２．１１ａおよびＩＥＥＥ８０２．１１ｂ規格の短いプリアンブルのタイムラインは正確なＤＣ推定に対する余地がほとんどない。
【００４５】
ＤＣオフセットの全ての源は、ＢＢ  ＡＧＣ増幅器２７３、２７５の入力を基準とする。ＢＢ  ＡＧＣ増幅器２７３、２７５の利得範囲は、種々の環境において受け入れ可能な性能を確実にするのに十分でなければならない。示された実施形態では、ＢＢ  ＡＧＣ増幅器２７３、２７５のそれぞれの利得範囲は、約−６ｄＢ〜６０ｄＢまたは０．５Ｖ／Ｖ〜１０００Ｖ／Ｖであり、約０．７Ｖ／Ｖ〜８００Ｖ／Ｖの所望の動作範囲を捕捉する。ＤＣオフセット範囲が±５０〜１００ミリボルト（ｍＶ）のオーダーであり得ることが決定されている。ＤＣ訂正がその重要な利得範囲のためにベースバンド増幅器２７３、２７５の前に発生することが望ましい。
【００４６】
図３は、受信された信号の利得を制御し、ＺＩＦアーキテクチャにおけるＤＣオフセットを低減または除去するように利用された補償システム３００のブロック図である。補償システム３００は、利得およびＤＣ補償の目的にための無線トランシーバ２００の受信部分の動作を示す。補償システム３００は、ＺＩＦトランシーバ２０１からの回路およびベースバンドプロセッサ２０３を含む、無線トランシーバ２００内部の要素を、補償ロジック２８４の動作に焦点を合わせて表す種々のブロックを含む。補償システム３００のブロック図は、個々のＩチャンネル信号およびＱチャンネル信号が単一の通信パスによって示される点において簡略化される。この図はＩチャンネルおよびＱチャンネルの両方の動作を表す。従って、同じ技術がＩチャンネルおよびＱチャンネルに対して適用され、それにより無線トランシーバ２００における使用のために適用可能である。
【００４７】
ＢＡＬＵＮ２５９を介してアンテナ２４７、２４９から受信されたＲＦ入力信号ＲＲＦは、ＬＮＡ／ミキサ３０１と呼ばれるＲＦミキサ回路に供給され、ＬＮＡ／ミキサ３０１回路は、ＬＮＡ２６１、２６３および受信ミキサ２６５、２６７を表す。ＬＮＡ／ミキサ３０１は、ベースバンド受信入力信号ＲＢＢをコンバイナ３０３の入力の内の１つに供給する。コンバイナ３０３は、ＤＣ調整受信入力信号ＲＡＤＪをＬＰＦ２６９、２７１を表すベースバンドＢＢ  ＬＰＦ３０５の入力に供給する。コンバイナ３０３の他の入力は、ＤＣ  ＯＦＦＳＥＴ信号を受信する。コンバイナ３０３は、ＤＣ  ＯＦＦＳＥＴ信号とＲＢＢ受信信号とを結合してＤＣ調整ＲＡＤＪ信号を供給する。一実施形態では、コンバイナ３０３は、ＤＣ  ＯＦＦＳＥＴ信号をＲＢＢ受信信号から減算してＤＣ調整ＲＡＤＪ信号を供給する加算接合部である。コンバイナ３０３は、反転されたＤＣ  ＯＦＦＳＥＴ信号を加算する加算接合部として代替的に動作し得ることに留意のこと。本発明は、任意の特定のインプリメンテーションまたは設計構成に限定されない。
【００４８】
ＢＢ  ＬＰＦ３０５の出力は、ＢＢ  ＡＧＣ増幅器２７３、２７５の動作を表すベースバンド利得増幅器（ＢＢ  ＡＧＣ増幅器３０７）の入力に供給される。ＢＢ  ＬＰＦ３０５の出力はまた、過負荷検出器２８９に供給される。過負荷検出器２８９はベースバンド過負荷信号ＢＢ  ＯＶＬＤをベースバンドプロセッサ２０３内のＯＶＬＤ  ＡＤＣ２９１にアサートする。ＯＶＬＤ  ＡＤＣ２９１は、ＯＶＬＤ信号を補償ロジック２８４の過負荷（ＯＶ）検出ブロック３０９に供給する。ＯＶ検出ブロック３０９は、高利得と低利得との間で可変ＬＮＡ２６１をスイッチングするようにＨＩ／ＬＯ信号をＬＮＡ／ミキサ３０１にアサートする。ＢＢ  ＡＧＣ増幅器３０７は、増幅された入力信号Ｒを、ＡＡ  ＬＰＦ２７７、２７９を表すＡＡ  ＬＰＦ３１１の入力にアサートする。ＡＡ  ＬＰＦ３１１の出力は、ＡＤＣ２８１、２８３を表すＡＤＣ３１３に供給される。ＡＤＣ３１３は、増幅された受信入力のデジタルバージョンＲＤをその出力において供給し、ここでＲＤ信号は、Ｉデジタル受信信号ＲＤＩおよびＱデジタル受信信号ＲＤＱを表す。ＡＤＣ３１３からのＲＤ信号は、拡散デコーダ２８５に供給される。
【００４９】
ＲＤ信号は、補償ロジック２８４の信号パワー推定ブロック３１５およびＤＣ推定ブロック３１９に供給される。信号パワー推定ブロック３１５は、入力信号パワー推定信号ＲＥＳＴをコンバイナ３２１の１つの入力に供給する。コンバイナ３２１は、ターゲットパワーブロック３２３からターゲットパワー（ＴＰ）信号を受信し、受信エラー信号ＲＥを供給するようにＴＰ信号とＲＥＳＴ信号とを組み合わせる。受信エラー信号ＲＥは、別のコンバイナ３２５の入力に供給される。一実施形態では、コンバイナ３２１は、ＲＥＳＴ信号からＴＰ信号を減算する加算接合部として動作し、受信エラー信号ＲＥをコンバイナ３２５の入力に供給する。コンバイナ３２５は、ＲＥ信号とアキュムレータ３２９からの利得蓄積信号ＧＡＣＣとを結合して、コンバイナ３２５の出力において利得調整信号ＧＡＤＪを供給する。一実施形態では、コンバイナ３２５はまた、アキュムレータ３２９からの利得蓄積信号ＧＡＣＣからＲＥ信号を減算する、加算接合部として動作するアキュムレータ３２９の出力において利得調整信号ＧＡＤＪを供給する。ＧＡＤＪ信号は、ＡＧＣ  ＤＡＣ２９７、アキュムレータ３２９、および利得コンバータ３３１の各入力に供給される。ＡＧＣ  ＤＡＣ２９７は、デジタルＧＡＤＪ信号をアナログ利得調整信号に変換し、アナログ利得調整信号は、ＢＢ  ＡＧＣ増幅器３０７の利得を制御する。アキュムレータ３２９は、ＧＡＤＪ信号の変化をトラッキングするためにＧＡＣＣ信号を連続的または周期的に調整する。
【００５０】
ＤＣ推定ブロック３１９は、出力ＤＣ推定デジタル信号ＯＤＣＥＳＴをＤＣ増幅器３３３の入力に供給し、出力ＤＣ推定デジタル信号ＯＤＣＥＳＴは、コンバータ３３１の出力からの利得変換信号ＧＣＯＮによって調整される。ＤＣ増幅器３３３は、ＯＤＣＥＳＴ信号をコンバータ３３１の出力からのＧＣＯＮ信号によって決定された量だけ増幅または減衰（１／Ｇ）し、入力ＤＣ推定信号ＩＤＣＥＳＴをコンバイナ３３５の入力の１つに供給し、コンバイナ３３５は、コンバイナ３３５の他の出力においてアキュムレータ３３９からのＤＣオフセット蓄積信号ＤＡＣＣを受信する。コンバイナ３３５は、ＩＤＣＥＳＴ信号とＤＡＣＣ信号とを結合してＤＣオフセット信号ＤＣＡＤＪを供給する。ＤＣオフセット信号ＤＣＡＤＪは、ＤＣ  ＤＡＣ３３７の入力およびＤＣアキュムレータ３３９の入力に供給される。一実施形態では、コンバイナ３３５は、ＩＤＣＥＳＴ信号とＤＡＣＣ信号とを加算する、加算接合部として動作するＤＣオフセット信号ＤＣＡＤＪを供給する。アキュムレータ３３９は、蓄積されたＤＣ値を維持するようにＤＡＣＣ信号をＤＣＡＤＪ信号のレベルに連続的に調整する。ＤＣ  ＤＡＣ３３７は、デジタルＤＣＡＤＪ信号をコンバイナ３０３に供給されるアナログＤＣ  ＯＦＦＳＥＴ信号に変換する。ＤＣＡＤＪ信号は、ＩＤＣＯＦＦ信号およびＱＤＣＯＦＦ信号の動作を表し、ＤＣ  ＯＦＦＳＥＴ信号はＩオフセット信号およびＱ  ＯＦＦＳＥＴ信号の動作を表す。
【００５１】
多くの代替および改変が企図されることに留意のこと。例えば、コンバイナ３０３は、簡単な加算接合部としてインプリメントされ得る。ＤＣ増幅器３３３またはＤＣ  ＤＡＣ３３７は、負にするかまたは反転を実行して、負のＤＣ  ＯＦＦＳＥＴ信号を生成し、次いでこの信号はコンバイナ３０３によってＲＢＢ信号に加算される。
【００５２】
制御ロジック３４３は、動作を制御、パラメータ等を設定するためのＯＶ検出ブロック３０９、ターゲットパワーブロック３２３、およびＤＣ推定ブロック３１９に接続される。例えば、制御ブロック３４３は、製造業者またはユーザが、ＴＰ信号を制御するためにターゲットパワーブロック３２３によって使用されるターゲットパワーレベルを設定することを可能にするように使用され得る。
【００５３】
動作において、アンテナ２４７、２４９からのＲＲＦ信号は、ＬＮＡ／ミキサ３０１によって、ベースバンド周波数においてＲＢＢ信号に変換される。ＯＶ検出ブロック３０９は、最初に、アンテナ２４７、２４９のいずれかによって受信された有効であるが弱いＲＦ信号の検出を確実にするために、ＨＩ／ＬＯ信号をＨＩにアサートすることによって、ＬＮＡ／ミキサ３０１のＬＮＡ部分の利得を高利得に設定する。ＲＢＢ信号はコンバイナ３０３によってＤＣ調整される。コンバイナ３０３はＤＣ  ＯＦＦＳＥＴ信号を結合するか、または他の場合はＤＣ  ＯＦＦＳＥＴ信号を減算し、ＲＡＤＪ信号をＢＢ  ＬＰＦ３０５に供給する。ＢＢ  ＬＰＦ３０５は、フィルタリングされたバージョンのＲＡＤＪ信号をＢＢ  ＡＧＣ増幅器３０７に供給する。ＤＣ  ＯＦＦＳＥＴ信号は、ＢＢ  ＡＧＣ増幅器３０７の入力における所望でないＤＣの量の推定に基づく。過負荷検出器２８９は、ＢＢ  ＬＰＦ３０５の出力において受信された入力信号の過負荷条件が存在するかどうかを検出する。ＢＢ  ＬＰＦ３０５の出力において受信された入力信号の過負荷条件が存在する場合、ＢＢ  ＯＶＬＤ信号をアサートする。過負荷条件が検出される場合、ターゲットパワーレベルに近い受信された入力信号ＲＢＢをもたらすためにＬＮＡ／ミキサ３０１の入力利得を低減するようにＨＩ／ＬＯ信号をＬＯにアサートする。
【００５４】
ＢＢ  ＡＧＣ増幅器３０７は、Ｒ信号をＡＡ  ＬＰＦ３１１に供給し、ベースバンドプロセッサ２０３のＡＤＣ３１３に供給する。ＡＤＣ３１３は、アナログＲ信号をデジタル受信信号ＲＤに変換し、デジタル受信信号ＲＤは、拡散デコーダ２８５（ＲＤＩ信号およびＲＤＱ信号として）に供給される。信号パワー推定ブロック３１５、コンバイナ３２１および３２５、ターゲットパワーブロック３２３、アキュムレータ３２９、およびＡＧＣ  ＤＡＣ２９７は、ＢＢ  ＡＧＣ増幅器３０７、ＡＡ  ＬＰＦ３１１、およびＡＤＣ３１３を含む信号パスデバイスと組み合わせて、ＢＢ  ＡＧＣ増幅器３０７の周辺に集中された利得フィードバック回路であるＡＧＣループ３４５を形成する。ＡＧＣループ３４５は、増幅された入力信号を受信し、入力信号パワーを推定し、そしてターゲットパワーレベルに入力信号パワーを維持するように試みる際に利得調整信号をアサートする利得制御ロジックを含む。特に、信号パワー推定ブロック３１５は、ＲＤ信号内のベースバンド入力信号のパワーを推定し、それを表すＲＥＳＴ信号をアサートする。一実施形態では、このパワー推定は、ＲＤ信号の任意のＤＣレベルを除外する。コンバイナ３２１は、ＲＥ信号を発生させるためにＲＥＳＴ信号とＴＰ信号とを比較し、コンバイナ３２１は、ＴＰ信号によって表されたターゲットパワーレベルに対してＲＤ信号のパワーエラーの量を識別する。コンバイナ３２５は、存在する任意のパワーエラーを補償する試みによってＧＡＤＪ信号の現在の値を調整する。ＡＧＣ  ＤＡＣ２９７は、ＧＡＤＪ信号をアナログＧＡＩＮ  ＡＤＪＵＳＴ信号に変換する。アナログＧＡＩＮ  ＡＤＪＵＳＴ信号は、ＢＢ  ＡＧＣ増幅器３０７の利得制御入力に供給され、ＲＤ信号内のベースバンド入力信号のパワーレベルを制御する。従って、ＡＧＣループ３４５は、ＲＤ信号内の入力ベースバンド信号のパワーレベルを維持するか、または他の場合では、このパワーレベルをターゲットパワーレベルに調整する。
【００５５】
示された実施形態では、ＢＢ  ＡＧＣ増幅器３０７は、ＢＢ  ＡＧＣ増幅器２７３、２７５のいずれかを表し、例えば−６〜６０ｄＢの範囲にあるｄＢで測定された対数利得スケールを使用する。ＲＤ信号はデジタル形式であり、信号パワー推定ブロック３１５、ターゲットパワーブロック３２３、アキュムレータ３２９、およびコンバイナ３２１、３２５はデジタルデバイスであり、ＲＥＳＴ、ＴＰ、ＲＥ、ＧＡＣＣ、ＧＡＤＪ信号はデジタル信号である。ＡＧＣ  ＤＡＣ２９７は、１２８ステップを有する７ビットＤＡＣであり、ＢＢ  ＡＧＣ増幅器３０７に対して所望の利得範囲を達成するように約±１ｍＡの制御電流範囲を用いてアナログ電流信号を出力する。ＡＧＣ  ＤＡＣ２９７の電流出力は、ＧＡＩＮ  ＡＤＪＵＳＴ信号を捕捉するために、抵抗性回路網等（図示せず）によって電圧信号に変換される。
【００５６】
ＤＣ推定ブロック３１９、利得変換器３３１、ＤＣ増幅器３３３、コンバイナ３３５、アキュムレータ３３９、ＤＣ  ＤＡＣ３３７、およびコンバイナ３０３は、コンバイナ３０３とＡＤＣ３１３との間の受信信号パスを組み合わせて、入力信号パスにおいてＲＤ信号からのＤＣを低減するか、または他の場合では、このＤＣを除去することを試みるように動作する。ＤＣループ３４７は、増幅された入力信号におけるＤＣの量を推定し、増幅された入力信号におけるＤＣを低減することを試みるＤＣオフセットを供給するＤＣ制御ロジックを含む。特に、ＤＣ推定ブロック３１９は、ＲＤ信号のＤＣオフセットを推定し、ＢＢ  ＡＧＣ増幅器３０７の出力においてＤＣの量を示すＯＤＣＥＳＴ信号を供給する。ＤＣ  ＯＦＦＳＥＴ信号は、ＢＢ  ＡＧＣ増幅器３０７の入力になるコンバイナ３０３の入力に印加され、ＲＡＤＪ信号の任意の残りのＤＣが、ＢＢ  ＡＧＣ増幅器３０７によって効率的に増幅されるため、ＤＣ増幅器３３３は、ＢＢ  ＡＧＣ増幅器３０７の利得を補償するように動作する。ＤＣ増幅器３３３の利得を制御するようにＧＡＤＪ信号を受信し、ＧＣＯＮ信号を生成する利得コンバータ３３１は、利得制御ロジックとＤＣ制御ロジックとの間の利得レベルを変換する利得インターフェースとして動作する。一実施形態では、利得コンバータ３３１は利得（１／Ｇ）を逆数にする。利得コンバータ３３１は、ＢＢ  ＡＧＣ増幅器３０７とＤＣ増幅器３３３との間の異なる利得範囲および／または異なる利得スケールをさらに補償し得る。このように、ＤＣ増幅器３３３によってアサートされたＩＤＣＥＳＴ信号は、ＤＣ  ＯＦＦＳＥＴ信号のエラーを表す。コンバイナ３３５は、ＤＡＣＣ信号としてアキュムレータ３３９によって維持されたＤＣＡＤＪ信号を、ＤＣ  ＯＦＦＳＥＴ信号におけるエラーを補償するようにＩＤＣＥＳＴ信号によって調整する。
【００５７】
示された実施形態では、ＲＤ信号はデジタル形式であり、そのためＤＣ推定ブロック３１９、ＤＣ増幅器３３３、アキュムレータ３３９、コンバイナ３３５は、デジタルデバイスであり、ＯＤＣＥＳＴ、ＩＤＣＥＳＴ、ＤＡＣＣ、およびＤＣＡＤＪ信号はデジタルである。あるいは、Ｉ  ＯＦＦ  ＤＡＣ２９３、Ｑ  ＯＦＦ  ＤＡＣ２９５のいずれかを表すＤＣ  ＤＡＣ３３７は、１２ビットであり、約±５ミリアンペア（ｍＡ）の範囲を有するアナログ電流を出力する２の補数（２’ｓ−ｃｏｍｐｌｅｍｅｎｔ）形式で動作する。ＤＡＣ出力電流は、約±６４ｍＶの予測されたＤＣオフセット範囲を補償するように約±７５ｍＶの範囲を有するＤＣ  ＯＦＦＳＥＴ電圧信号に変換される。利得コンバータ３３１は、デジタルデバイスとして完全に動作し、デジタルＧＡＤＪ信号をデジタルＧＣＯＮ信号に変換し得る。あるいは、ＧＣＯＮ信号がＤＣ増幅器３３３の構成に依存するアナログ信号であり得ることが企図される。示された実施形態では、ＤＣ増幅器３３３は線形利得増幅器である。一般的には、ＢＢ  ＡＧＣ増幅器３０７は任意のＤＣを含む入力信号を増幅し、それによりＤＣ増幅器３３３はＤＣループ３４７の制御を維持するようにＯＤＣＥＳＴ信号を増幅する増幅器として動作する。ＤＣ増幅器３３３による増幅の量は、ＧＣＯＮ信号を介して利得コンバータ３３１によって制御される。利得コンバータ３３１はＧＡＤＪ信号を受信し、それに従ってＧＣＯＮ信号を調整する。
【００５８】
以前に説明したように、利得コンバータ３３１は、利得制御ロジックとＤＣ制御ロジックとの間の利得レベルを変換する利得インターフェースとして動作する。一実施形態では、利得コンバータ３３１は、ＢＢ  ＡＧＣ増幅器３０７とＤＣ増幅器３３３との間の利得を逆数にする。利得コンバータ３３１は、ＧＡＤＪ信号およびＧＣＯＮ信号の任意のビット重みを有する対応する範囲またはユニット間でさらに変換し、それによりＯＤＣＥＳＴ信号の増幅は、ＲＡＤＪ信号の利得に対応し得る。代替的にまたはさらに、利得コンバータ３３１は利得スケール間（対数と直線スケールとの間等）でさらに変換する。特に示された実施形態に対して、ＢＢ  ＡＧＣ増幅器３０７は、デシベル（ｄＢ）で測定された対数利得増幅器であり、ＤＣ増幅器３３３は直線利得増幅器であるため、利得コンバータ３３１は、ｄＢのＧＡＤＪ信号を線形利得ＧＣＯＮ信号に変換する。ＢＢ  ＡＧＣ増幅器３０７およびＤＣ増幅器３３３は、両方とも線形増幅器である実施形態において、利得コンバータ３３１は、対数変換の必要性なしでＧＡＤＪ信号およびＧＣＯＮ信号の任意のビット重みを有する対応する範囲またはユニット間で変換する。
【００５９】
図４は、より正確にＤＣを決定および制御するための較正を利用することを除いて補償３００に類似する較正されたＤＣ補償システム４００のブロック図である。特に、較正ブロック４０１は、ＲＤ信号を受信し、１つ以上の較正プログラミング信号（まとめてＰＧＭ信号と呼ぶ）を利得コンバータ３３１に供給する較正ロジックを含む。利得コンバータ３３１は、以下にさらに説明されるように調整値を格納するための随意の調整メモリ４０５を含む。ＰＧＭ信号は、調整メモリ４０５をプログラムするように多重バス信号等の任意の適切な態様でインプリメントされ得る。制御ブロック３４３はまた、較正手順または構成機能を制御するか、または較正手順が較正ブロック４０１によって実行されるかどうかおよびいつ較正手順が較正ブロック４０１によって実行されるかを制御するように使用され得る。例えば、制御ロジック３４３は、以下にさらに説明されるように、較正手順を実行するための時間間隔を決定するタイミングロジック４０３等を任意に含む。継続的な較正動作間の時間間隔は、特定の較正またはインプリメンテーションに依存する。示された実施形態では、較正時間間隔は、約３０秒または１分等の秒または分のオーダである。
【００６０】
上述したように、多くのＤＣ源および経時的なＤＣレベルの変化が存在する。ＢＢ  ＡＧＣ増幅器３０７自体は、１つの利得ステップから別の利得ステップに著しく変化させ得るＤＣオフセットを導入する。示された実施形態では、較正ブロック４０１は、較正器として動作するデジタルデバイスである。この較正器は、デジタルＲＤ信号をモニタリングし、適切な測定および計算を行い、そしてそれに従って調整メモリ４０５をプログラムする。コンバータ３３１は、ＧＡＤＪ信号を受信し、ＧＣＯＮ信号のための対応する初期値を決定し、その値が提供された場合、調整メモリ４０５の調整値を利用して、任意の必要な調整を行う。この調整値はいくつかの態様の任意の１つにおいて組み込まれ得る。１つの構成では、調整値は、利得コンバータ３３１によって決定された初期変換値によって乗算された乗算値であり、その結果は、ＤＣ増幅器３３３を制御するようにＧＣＯＮ信号として使用される。あるいは、調整値は、利得コンバータ３３１によって決定された初期変換値に加算され、またはこの値から減算されるオフセットまたは加算値であり、ＤＣ増幅器３３３を制御するようにＧＣＯＮ信号として使用される。代替の実施形態では、較正ブロック４０１は、単にＧＣＯＮ信号を調整するために使用される較正信号をアサートし得るに過ぎない。較正信号は較正ブロック４０１によって制御されたように電流調整レベルで維持され、単一の調整値として同様の態様で利得コンバータ３３１によって利用される。しかし、多くの環境においてＺＩＦアーキテクチャ具現化物における予測不可能な、しばしばみられるＤＣ電圧の非線形特性のために、単一値の較正信号はＤＣを補償するのに十分であり得ない。
【００６１】
任意の適切な数の調整値は任意のレベルの精度を達成するように企図される。ある構成では、低利得調整値および高利得調整値が使用される。低調整値と高調整値との間でスイッチングするように閾値として使用される特定のＧＡＤＪ値が任意にまたは実験的決定され得る。半分点が企図されるが、任意の適切な閾値点が特定の較正および設計に依存して企図される。あるいは、任意の数の調整値がＧＡＤＪ信号の利得ステップまたはレベルの対応する数のそれぞれに対して使用さされ得る。例えば、ＡＧＣ  ＤＡＣ２９７が１２８の対応する離散利得ステップを有する７ビットＤＡＣである場合、調整メモリ４０５にプログラムされた利得調整値の数は、２〜１２８の異なる調整値の範囲を有し得る。ＧＡＤＪ信号の各離散利得ステップに対する異なる調整値の実施形態は比較的高い精度を提供する。
【００６２】
タイミングロジック４０３のタイムアウトによって、制御ロジック３４３は、無線トランシーバ２００が任意の通信機能（任意の情報のパケットを送信または受信する等）を実行するかどうかを決定する。ビジーでなければ、または無線トランシーバ２００がその機能を実行した後、アイドル状態になる場合、制御ロジック３４３は、較正手順を実行するように較正ブロック４０１に示す。較正ブロック４０１は、点線３５１に示されたように、較正を実行するために無線トランシーバ２００の所定の機能を制御するように接続される。較正の間、較正ブロック４０１は、ＬＮＡ／ミキサ３０１および／またはコンバイナ３０３を制御して、補償システム３００からの入力信号ＲＢＢを一時的に除去し得る。例えば、ＲＢＢ信号を受信するコンバイナ３０３の入力はＬＮＡ／ミキサ３０１から一時的に切断され、グランド接続されるか、または他の場合では、フローティングのままである。しかし、ＬＮＡ／ミキサ３０１および／またはコンバイナ３０３の制御はＺＩＦトランシーバ２０１とベースバンド増幅器２０３との間により複雑なインターフェースを必要とし得ることに留意のこと。あるいは、較正手順および機能は、ベースバンドプロセッサ２０３内に全体的に含まれ得る。いずれかの場合では、較正ブロック４０１は、ＡＧＣループ３４５およびＤＣループ３４７を一時的にディセーブルして較正手順を実行するように、ＤＣ  ＤＡＣ３３７およびＡＧＣ  ＤＡＣ２９７を制御する。
【００６３】
較正手順の間、較正ブロック４０１は、ＤＣ  ＤＡＣ３３７を制御して、所定のまたは任意のＤＣレベル（ゼロボルトのＤＣ値あるいは任意の他の所定のまたは適切な電圧）を与え、補償システム３００に設定する。較正ブロック４０１は、ＡＧＣ  ＤＡＣ２９７を所定の利得ステップまたはレベルに制御するか、または他の場合では、１つ以上の利得ステップを介して継続的に進む。次いで、較正ブロック４０１は、各利得ステップの間に１つ以上の回数、ＲＤ信号をサンプリングする。このデータから、較正ブロックは、１つ以上の利得値を決定し、または他の場合では、ＲＤ信号のＤＣレベルに対応する１つ以上のＤＣオフセット値を決定する。いくつかの実施形態では、較正ブロック４０１は測定されたパラメータ（ＲＤ信号のＤＣレベルおよび／またはＢＢ  ＡＧＣ増幅器３０７の利得等）に基づいて任意の必要な計算を行い、それに従って、１つ以上の調整値を用いて調整メモリ４０５をプログラムする。
【００６４】
一実施形態では、較正ブロック４０１は、ＤＣ  ＤＡＣ３３７を制御して、任意かつ既知のＤＣ電圧をコンバイナ３０３にアサートし、ＡＧＣ  ＤＡＣ２９７を特定の利得レベルに制御する。次いで較正ブロック４０１は、ＲＤ信号をサンプリングする。較正ブロック４０１は、ＢＢ  ＡＧＣ増幅器３０７の想定されまたは理論的な利得を使用し、利得レベルに基づいてＲＤ信号の理論的値を計算し、測定されたＲＤ信号の実際の値と比較し得る。理論的利得値と測定された値との差は、そのレベルで必要なＤＣオフセットを決定するように利用されるＤＣ差分の値である。あるいは、較正ブロック４０１は任意の適切な態様でＢＢ  ＡＧＣ増幅器３０７の測定された利得を表す１つ以上の利得値を決定し、計算による理論的な利得ではなくこの決定された利得値を使用する。例えば、較正ブロック４０１は、ＤＣ  ＤＡＣ３３７にプログラムされた第１および第２のＤＣオフセット値を決定し、対応する第１および第２の範囲の値（それぞれ７５％上部範囲値および７５％下部範囲値）に到達するＲＤ信号を生じ得る。以下にさらに説明されたように、第１および第２のＤＣオフセット値が、ＡＧＣ  ＤＡＣ２９７の特定の利得ステップにおいてＢＢ  ＡＧＣ増幅器３０７の利得値を計算するように使用される。
【００６５】
較正ブロック４０１は、ＡＧＣ  ＤＡＣ２９７の１つ以上の利得ステップのためのプロセスを繰り返し、この結果複数の利得値およびＤＣ差分値を生じさせる。これらの値は、調整メモリ４０５にプログラムされる調整値を決定するために使用される。較正ブロック４０１は、ＢＢ  ＡＧＣ増幅器３０７とＤＣ増幅器３３３との間の利得範囲または利得スケールの任意の差を組み込み、各ＤＣ差分値を適切な調整値に変換し得る。例えば、対数スケールから直線スケールへの変換が企図される。あるいは、調整メモリ４０５は、ＤＣ差分値を用いてプログラムされる。ここで利得コンバータ３３１は、動作中任意の必要な変換を実行する。較正ブロック４０１および調整メモリ４０５は、回路およびロジックをさらに複雑にするさらなるコンポーネントであるが、ＤＣループ３４７は、ＤＣオフセットをより迅速に収束および除去する。較正手順が周期基準で繰り返される。なぜなら動作環境が動的であり、予測不可能であるためである。
【００６６】
図５は、利得コンバータ３３１がＡＧＣループ３４５とＤＣループ３４７との間の利得インターフェースとしてルックアップテーブル（ＬＵＴ）５０１によって置換されること除いて補償システム４００に類似する較正されたＤＣ補償システム５００のブロック図である。ＬＵＴ５０１は、ＤＣ増幅器３３３の利得を制御するために、ＬＵＴ５０１にプログラムされた利得変換値がＧＣＯＮ信号として直接アサートされることを除いて、利得コンバータ３３１および調整メモリ４０３として同様の態様で動作するメモリデバイスである。特に、ＧＡＤＪ信号がＬＵＴ５０１内部の利得変換値にアクセスするアドレスとして使用される。次いで、ＧＣＯＮ信号としてＤＣ増幅器３３３に直接アサートされる。較正ブロック４０１は、ＲＤ信号を介して１つ以上の利得値またはＤＣオフセット値を決定するように、以前に説明されたような同様の態様で較正手順を実行する。
【００６７】
較正ブロック４０１は、ＡＧＣループ３４５とＤＣループ３４７との間で変換してＬＵＴ５０１内部の利得変換値をプログラムするように、測定された利得値および／またはＤＣオフセット値に関する任意の必要な計算を実行する。特に、較正ブロック４０１は、上述したようにＧＡＤＪ信号およびＧＣＯＮ信号の任意のビット重みと共に対応する範囲またはユニット間で変換する。代替的またはさらに、較正ブロック４０１は、異なるスケール間（もしあれば、ＢＢ  ＡＧＣ増幅器３０７とＤＣ増幅器３３３との間で、例えば上述したように対数スケールおよび直線スケール間で）でさらに変換する。較正ブロック４０１は、少なくとも１つの利得レベルまたはＡＧＣ  ＤＡＣ２９７のステップに対応するＬＵＴ５０１内の別個の利得変換値をプログラムする。各利得ステップのための別個の利得変換値が企図され、ＬＵＴ５０１は各ＧＡＤＪ値に対する適切なＧＣＯＮを供給するような変換が必要とされない点で利点を動作中に提供する。
【００６８】
図６は、較正された補償システム６００のブロック図である。この図は補償システム５００と同様であるが、動作中のＧＡＤＪ信号変化を制限するように、利得調整リミッタとして動作するリミットブロック６０１をさらに含む。コンバイナ３２１からのＲＥ信号がリミットブロック６０１に供給され、このリミットブロックは、さらにアキュムレータ３２９からのＧＡＣＣ信号を受信する。リミットブロック６０１は、ＲＥ信号ではなく、制限された受信エラー信号（ＲＬＥ信号と呼ばれる）をアキュムレータ３２５にアサートする。このように、ＲＬＥ信号は、ＲＥ信号およびＧＡＣＣ信号を用いてリミットブロック６０１によって決定されたようなＲＥ信号の制限されたバージョンである。ＧＡＣＣ信号は、ＡＧＣ  ＤＡＣ２９７の電流利得レベルであり（ＧＡＤＪ信号を介して）、ＲＥ信号は、新しいレベルのＧＡＤＪ信号を決定するように所望のエラーの差または変化である。アキュムレータ３２９は、変更された後、新しい値のＧＡＤＪを有して新しい値のＧＡＣＣ信号を更新する。
【００６９】
ＲＥ信号を直接印加する代わりに、リミットブロック６０１は、以下にさらに説明されるように、ループ制御の損失を妨げるためにＧＡＤＪ信号の変化の量を制限する方法を提供する。多くの異なる実施形態が企図される。一実施形態では、リミットブロック６０１は、常に付与する所定の利得変化制限（ＲＥ信号に与えられた９０％ファクタ等）または無線トランシーバ２００の動作の間に超えることのない一定の最大利得変化を用いてプログラムされる。あるいは、リミットブロック６０１は、ＬＵＴ５０１について上述した態様で１つ以上のＧＬＩＭ信号等を介して較正ブロック４０１によってプログラムされる。
【００７０】
ＡＤＣ３１３が、ＢＢ  ＡＧＣ増幅器３０７によってアサートされた受信信号Ｒのほとんど、実質的に全て、または全ての可能な信号を捕捉するのに必要な数と同数のビットを含む。特定の実施形態では、ＢＢ  ＡＧＣ増幅器３０７は、６６ｄＢ（−６ｄＢ〜６０ｄＢ）の利得範囲を有し、予測された環境での適切な動作を可能にする十分なダイナミック利得レンジを提供する。ＡＧＣ  ＤＡＣ２９７は、ＢＢ  ＡＧＣ増幅器３０７の全体の利得範囲にわたって所望された精度を達成する十分な数のビットを含む。例えば、一実施形態では、ＡＧＣ  ＤＡＣ２９７は７ビットである。このような構成は、ＡＤＣ３１３は、ＢＢ  ＡＧＣ増幅器３０７の利得レベルにもかかわらず、受信信号Ｒをトラッキングする十分多数のビットを有することを要求する。ＡＤＧ３１３は、ＤＣループ３４７によってまだ完全に補償されていない受信信号内に組み込まれたＤＣオフセットの全範囲をさらに組み込むようにさらなるビットをさらに含み得る。再度、これは、大きいＡＤＣ３１３を必要とする実質的に多数のビットのことである。さらに、ベースバンドプロセッサ２０３は、ＡＤＣ３１３の著しく多数のビットを適切に処理するように設計され得る。
【００７１】
より実用的な実施形態では、ＡＤＣ３１３は、十分なヘッド間隔（ｈｅａｄ  ｒｏｏｍ）およびフット間隔（ｆｏｏｔ  ｒｏｏｍ）（まとめてヘッド間隔）を用いて信号完全性を維持するのに必要な多数のビットのみを含む。一実施形態では、例えば、ＡＤＣ３１３は、３６ｄＢの範囲を有する６ビットのコンバータであり、１ビット当たり約６ｄＢを生じる。このように、ＡＤＣ３１３は、ＢＢ  ＡＧＣ増幅器３０７の全動作範囲を処理するように試みないが、その代わりに、十分なヘッド間隔を有する信号の完全性を維持するのに十分である。ターゲットパワーブロック３２３は、ＤＣオフセットが低減されるかまたは削除された受信信号ＲをＡＤＣ３１３の動作範囲内に維持するように試みる場合に適切なターゲットパワーにおいてＴＰ信号をアサートする。ターゲットパワーがＡＤＣ３１３のフルスケールよりも小さく、一実施形態では、ＡＤＣ３１３を用いて観測可能なフルスケールパワーの約±７５パーセントに設定されることに留意のこと。
【００７２】
従って、ＺＩＦトランシーバ２０１は、ベースバンドプロセッサ２０３のＡＤＣ３１３の範囲を超える受信されたＲ信号を供給し得る。これは、とくに初期パケット捕捉の間、特に正確である。例えば、過剰のＤＣレベルは、ＡＤＣ３１３に最大制限または最小制限のいずれかに区切らせ（ｒａｉｌ）得る。過剰のパワーの入力受信信号は、対応するＤＣレベルに依存する区切りのいずれかまたは両方におけるクリッピングを引き起こし得る。ＡＧＣループ２９７およびＤＣループ３４７は、信号パワー、ならびにＲＤ信号のレベルを所望のターゲットパワーおよびベースバンドプロセッサ２０３の動作範囲内部に制御するようにＤＣレベルを補償する。さらに、ＲＤ信号が所望の動作範囲に収束した後であっても、環境条件が突然変化し、信号パワーおよび／またはＤＣレベルの変化を引き起こし得る。ＢＢ  ＡＧＣ増幅器３０７は、その入力において、利得レベルの変化に伴って著しく変化し得る予測不可能なＤＣを有するため、他の場合では、信号パワー推定ブロック３１５によって要求された著しい利得変化は、ＡＤＣ３１３の区切り条件および／またはＤＣループ３４７制御の損失を引き起こすＲＤ信号のＤＣレベルの実質的な変化を引き起こし得る。これは、高い利得レベルにおいて特に問題である。なぜなら、任意の新しいＤＣレベルは、ループ制御の速やかな損失を潜在的に生じるＢＢ  ＡＧＣ増幅器３０７によって高い利得で実質的に増幅される。
【００７３】
リミットブロック６０１は、信号パワー推定ブロック３１５によって過剰訂正を低減または除去する補償システム６００において提供される。ＢＢ  ＡＧＣ増幅器３０７のより高い利得レベルに対応するＡＧＣ  ＤＡＣ２９７のより高いレベルの利得ステップにおいて、ＲＥＳＴ信号の所定のレベルは、著しい量の異なるＧＡＤＪ信号およびＡＧＣ  ＤＡＣ２９７に対応し得る。ＲＥＳＴ信号の所定のレベルは、ＤＣループ３４７によって制御するには大き過ぎるＤＣオフセットを導入し得る。あるいは、ＧＡＤＪ信号の著しい変化は、他の場合ではＢＢ  ＡＧＣ増幅器３０７によって供給されたＤＣオフセットを実質的に低減し得、それにより蓄積されたＤＣオフセット信号自体が過剰に補償し、それにより制御可能ではあり得ない過剰のＤＣ電圧を導入する。従って、リミットブロック６０１は、より高い利得ステップにおいてＲＥ信号の訂正の量を低減する。リミットブロック６０１は、適切な制御ループ動作を維持するためにＧＡＤＪ信号の制御可能な改変を維持するようにＲＥ信号とＧＡＣＣ信号とを比較し、ＲＬＥ信号のレベルを決定する。
【００７４】
リミットブロック６０１の多くの異なる実施形態および改変が企図される。一実施形態では、リミットブロック６０１が、全ての動作利得レベルに対して利用可能である単一の最大利得差分値を用いて予めプログラミングされる。あるいは、リミットブロック６０１は、１つ以上の利得制限値を用いて較正の間のＧＬＩＭ信号を介して較正ブロックによってプログラムされる。単一の最大利得リミットＧＭは、較正ブロック４０１によって決定されそしてプログラムされたように企図される。１つ以上の利得変化制限はまた、特定の利得ステップに依存して決定されプログラムされる。リミット６０１は、ＬＵＴ５０１と同様の態様で動作可能なＧＡＤＪ信号の各ステップに対して異なる利得変化制限を用いてプログラムされ得る。あるいは、リミットブロック６０１は、より高い利得レベル（例えば、３０ｄＢの利得レベルよりも高い）で利得変化制限値のみを用いてプログラムされ得る。あるいは、リミットブロック６０１は、全体の利得範囲にわたって最大利得変化制限およびより高い利得レベル等の特定の利得レベルにおける特定の利得変化制限を含む利得制限の任意の組み合わせを用いてインプリメントされ得る。
【００７５】
上述およびさらに以下に説明されるように、一実施形態では、較正ブロック４０１は、各較正手順の間にＧＡＤＪ信号（ＡＧＣ  ＤＡＣ２９７の利得ステップ）の各利得ステップのためのＢＢ  ＡＧＣ増幅器３０７の利得を表す対応する利得値を測定または他の場合で決定する。次いで、較正ブロック４０１はまた、ＢＢ  ＡＧＣ増幅器３０７の想定されたＤＣオフセットモデルまたは特性をさらに利用する上部束縛方法を使用し得る。想定されたモデルでは、ＤＣオフセット（ｄＶ）の変化は、線形利得変化（ｄＧ）と線形的であり、その結果、ＤＣオフセットの変化の割合が電圧利得（すなわちｄＶ／ｄＧ＝ｋ）に対して一定であり、ここで、接頭語「ｄ」は導関数またはデルタ値を表す。このモデルを用いると、電圧利得についてのＤＣオフセットの割合が一定の値「ｋ」であることが想定される。これはＢＢ  ＡＧＣ増幅器３０７の特定の構成に対して正確ではないが、このモデルは、上方境界（ｕｐｐｅｒ  ｂｏｕｎｄｉｎｇ）の観点から十分正確である。線形ＤＣオフセットモデルがデシベル変化（ｄＶ／ｄＧｄＢ）に変換された場合、もはや線形ではなく、利得ｄＢが増加すると共により速やかに変更する。しかし、利得の小さい範囲にわたって、線形近似は、任意の所与の利得点におけるＤＣオフセットの変化の比較的に正確な推定である。変化の割合は、より低い利得点において比較的小さいが、約３０ｄＢの中間範囲点において速やかに増加し始める。従って、訂正は、全体の利得範囲またはより高い利得レベルにわたって付与され得る。
【００７６】
ｄＶ／ｄＧｄＢに対して比較的正確なスロープを達成するためには、２つの比較的近い点におけるＤＣと利得との差を見出すことが望ましい。便宜のため、２つの点は、電流動作利得Ｇ１ｄＢおよび１（１）ｄＢだけ大きい利得（すなわちＧ２ｄＢ＝Ｇ１ｄＢ＋１）である。このようにｄＧｄｂ＝１ｄＢは、このように目的を実現するためにより簡単で、十分正確である。ｄＶ（またはデルタＤＣ）を見出すために、一定の「ｋ」を有する直線は、線形モデルおよびｄＢスケールとの間で変換することによって２つの利得点で利用され得る。第１に線形利得Ｇ１＝ｉｎｖｌｏｇ  Ｇ１ｄＢ＝１０∧（Ｇ１ｄＢ／２０）である。ここで「∧」記号はべき乗（ｐｏｗｅｒ  ｆａｃｔｏｒ）または「整数べき乗（ｒａｉｓｅｄ  ｔｏ  ｔｈｅ  ｐｏｗｅｒ  ｏｆ）」を表す。第１のＤＣオフセットＤＣ１＝ｋ＊Ｇ１であり、ここでアスタリスク「＊」は、乗算を表す。Ｇ２ｄＢ＝Ｇ１ｄＢ＋１である場合、第２のＤＣオフセットＤＣ２＝ｋ（Ｇ２）＝ｋ１０∧［（Ｇ１ｄＢ＋１）／２０］である。従って、ｄＶ＝ＤＣ２−ＤＣ１−＝ｄＶ／ｄＧｄＢである。
【００７７】
このゲイン変化制限（ＭａｘＧａｉｎＳｔｅｐと呼ばれる）は、ＡＤＣ３１３において最大観測可能なである特別なＤＣを生じさせる、初期の動作点からの利得におけるステップである。ＤＣが最初にかなり十分に補償されている場合、従って最大許容可能な特別なＤＣがＡＤＣ３１３の範囲の半分である（これはＭａｘＤＣＳｔｅｐと呼ばれる）。このように、電流利得ステップに対するＭａｘＧａｉｎＳｔｅｐは、ＭａｘＧａｉｎＳｔｅｐ＝ＭａｘＤＣＳｔｅｐ／（ｄＶ／ｄＧｄＢ）である。ＡＤＣ３１３は、約±５００ｍＶの範囲を有し、その結果ＭａｘＤＣＳｔｅｐ＝５００ｍＶは、示された実施形態に対して受容可能な制限値である。一実施形態では、インデックス「ｉ」を用いて表された個々のｄＶｉは、ＢＢ  ＡＧＣ増幅器３０７の各利得レベルまたは利得ステップ（ｉ）、あるいはＧＡＤＪ信号に対して測定される。次いで、対応するＭａｘＧａｉｎＳｔｅｐｉ値は、各利得ステップ（ｉ）に対して決定される。一実施形態では、ＭａｘＧａｉｎＳｔｅｐｉ値の全ては、較正ブロック４０１によってリミットブロック６０１内部に格納される。７ビットのＡＤＣ  ＤＡＣ２９７に対して、１２８の異なるＭａｘＧａｉｎＳｔｅｐｉ値が計算され格納される。また、ＭａｘＧａｉｎＳｔｅｐｉのサブセットは、ＢＢ  ＡＧＣ増幅器３０７の上部３０ｄＢ利得範囲に対応する利得ステップ等のように計算し格納される。操作中では、ＧＡＣＣ信号によって決定されたような電流利得は、対応するＭａｘＧａｉｎＳｔｅｐｉ値をアクセスするように使用され、もしあれば、これらは、ルックアップテーブルの実施形態のように同様な態様でリミットブロック６０１内に格納される。ＲＬＥ信号は、電流ＲＥ信号および対応するＭａｘＧａｉｎＳｔｅｐｉ値のより小さいほうとしてリミットブロック６０１によってアサートされる。別の代替的な実施形態では、ｄＶｉが計算されるが、最大値（ｄＶＭ）のみが格納される。次いで、最大利得変化制限（すなわちＧＭ）がｄＶＭを用いて計算され、リミットブロック６０１に格納され、そして全体の利得範囲にわたって使用される。
【００７８】
別の実施形態では、線形モデルは、実際のＤＣオフセット測定のために使用されない。示された実施形態では、ＡＧＣ  ＤＡＣ２９７は電流ベース、すなわち１ステップ当たりＧＤ＿ｌｓｂ＝約２／１２８ｍＡまたは２ｍＡのフルスケール範囲のためのクリックを有する７−ビットＤＡＣである。ここでＧＤ＿ｌｓｂは、ＡＧＣ  ＤＡＣ２９７に対する最下位ビット（ｌｓｂ）変換値を表す。「ｉ」がＡＧＣ  ＤＡＣ２９７に対応するＧＡＤＪ信号の利得ステップを表すインデックスである場合、Ｖｏ（ｉ）が動作点（ｉ）における特定の利得レベルにおける測定されたＤＣオフセットを表す場合、そしてｄＧｍＡがミリアンペア利得変化である場合、各利得ステップ（ｉ）に対するｄＶ／ｄＧｍＡ（ｉ）が以下の式（１）に従って決定される。
【００７９】
【数１】
2004536478.tif 000003
ここで、量Ｖｏ（ｉ＋１）−Ｖｏ（ｉ−１）は、ＡＤＣ３１３への入力のＢＢ  ＡＧＣ増幅器３０７の後に観測されるように、２つの利得ステップにわたるローカルＤＣオフセット変化である。ｍＡからｄＢの変換はほぼ線形である。ここで、各利得ステップに対するｄＶ／ｄＧｄＢ（ｉ）は、以下の式（２）に従ってｄＶ／ｄＧｍＡ（ｉ）の変換によって決定される。
【００８０】
【数２】
2004536478.tif 000004
ここでｍａｘｄＧｄｂ（ｉ）およびｍｉｎｄＧｄｂ（ｉ）は、それぞれデシベルでの最大測定利得値および最小利得値である。従って、ｄＶ／ｄＧｄＢ（ｉ）は、以下の（３）に従って決定される。
【００８１】
【数３】
2004536478.tif 000005
図７は、さらなるルックアップテーブル（ＬＵＴ）７０１を含む補償システム５００に類似する較正されたＤＣ補償システム７００のブロック図である。ＬＵＴ７０１は、コンバイナ３３５の別の入力にＤＣＡＤＪ信号に対して測定されたＤＣ調整値を格納しアサートする別のメモリデバイスである。ＧＡＤＪ信号は、ＬＵＴ７０１の入力に供給され、ＬＵＴ７０１は、ＰＧＭ信号を介してＤＣ調整値を用いて較正ブロック４０１によってプログラムされる。ＤＣ調整値は、ＧＡＤＪ信号の対応する利得ステップ（ｉ）に対する対応する利得ステップ（ｉ）に対する測定されたＤＣオフセットを表す。較正された補償システム５００および６００では、ＤＣ増幅器３３３によってアサートされたＩＤＣＥＳＴ信号は、測定されたＤＣレベルを考慮していない利得補償ＤＣ信号である。ＬＵＴ７０１は、測定されたＤＣレベルに基づくさらなる訂正を提供する。例えば、ＧＡＤＪ信号による利得変化は、ＬＵＴ５０１によって処理され、利得ステップにおいて測定されたＤＣオフセットは、ＬＵＴ７０１によって処理される。さらなるコンバイナが追加され得るが、ＬＵＴ７０１は、ＤＣ  ＤＡＣ３３７を介してＤＣＡＤＪ信号およびＤＣ  ＯＦＦＳＥＴ信号をより直接的に制御するために直接的なＤＣオフセット訂正をコンバイナ３３５に都合よく提供する。リミットブロック６０１もまた追加され得るが、不必要であるとみなされる。なぜなら、測定されたＤＣオフセットは補償システム７００におけるＬＵＴ７０１を介して補償されるためである。
【００８２】
図８Ａ〜図８Ｃは、本発明の実施形態による較正手順を示すフローチャートである。特定の較正手順は、ＡＤＣ  ＤＡＣ２９７の利得ステップ（ｉ）のそれぞれにおけるＢＢ  ＡＧＣ増幅器３０７の利得の両方を測定し、そしてさらにＲＤ信号の対応するＤＣオフセットを測定する。さらに、ＤＣオフセットおよび／またはＤＣオフセット微分（ｄｅｒｉｖａｔｉｖｅ）が、所望ならば、リミットブロック６０１による使用のために決定される。
【００８３】
特定の動作を説明する前に、全体の動作の簡単な説明が提供される。上述したように、較正ブロック４０１は、無線トランシーバ２００がアイドルで通信していない間に測定を実行するようにＡＧＣ  ＤＡＣ２９７およびＤＣ  ＤＡＣ３３７を制御する。連続的な近似アルゴリズムは、ＢＢ  ＡＧＣ増幅器３０７入力における、ＲＤ信号の所望の電圧差に対応する電圧差を確立するように利用される。較正手順の間、ＡＧＣ  ＤＡＣ２９７は、最低から最高までの開始する各利得ステップ（ｉ）にステップ的に進められる。次いで、各利得ステップに対して、ＤＣ  ＤＡＣ３３７は、ＡＤＣ３１３によってＲＤ信号出力のターゲットレベルを捕捉するために調整される。説明された特定の実施形態では、ＲＤ信号の高い値および低い値が連続的近似によって決定され、ＡＧＣ  ＤＡＣ２９７の各利得ステップに対して格納される。ＲＤ信号の２つの個々のターゲットレベルの使用は、ＤＣオフセットが通常モードになり、キャンセルされる差を用いて利得の計算を可能にする。あるいは、以前計算された利得との加算を用いて、実際のＤＣオフセット電圧が計算され得る。
【００８４】
連続的な近似に対して、ＤＣ  ＤＡＣ３３７の値が最初にロウ（ｌｏｗ）で開始され、ＲＤ信号が所定のハイ（ｈｉｇｈ）の値でサンプリングされるまで連続的に増加される。次いで、ＤＣ  ＤＡＣ３３７の値が最初にハイで開始され、ＲＤ信号のロウの値が所定のロウの値でサンプリングされるまで連続的に増加される。連続的近似またはバイナリ検索方法は、所定の値に非常に速やかに収束するように使用される。特に、最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）で開始する各ビットは、ＲＤ信号がハイの値以下またはロウの値以上になるまで独立してフリップされ検査される。
【００８５】
図８Ａを参照すると、較正手順で使用されたいくつかの変数が第１のブロック８０１で初期化される。各ＧａｉｎＳｔｅｐに対して、バイナリ変数ＡＤＣ＿ＨｉＬｏがハイターゲット値とロウターゲット値とを区別するために使用される。変数は最初に１に設定される。Ｎｅｘｔ＿Ｂｉｔ変数が初期化され、連続的近似アルゴリズムにおいてＤＣ  ＤＡＣ３３７の各ビットを介して進めるように使用される。Ｎｅｘｔ＿Ｂｉｔ変数がＤＣ  ＤＡＣ３３７の最上位ビットを指すようにＭＳＢ＿ＢＩＴに等しく設定される。補償システム３００〜７００のために示された実施形態では、ＤＣ  ＤＡＣ３３７は１２ビットであり、その結果ＭＳＢ＿ＢＩＴは、１２に設定される。ＧａｉｎＳｔｅｐ変数は、ＢＢ  ＡＧＣ増幅器３０７を制御するためにＡＧＣ  ＤＡＣ２９７の各利得ステップをトラッキングするために利用される。ＧａｉｎＳｔｅｐ変数は、最初にＧＳ＿ＭＩＮまたはＡＧＣ  ＤＡＣ２９７の最下位の設定に等しく設定される。示された実施形態では、ＧＳ＿ＭＩＮは、−６４であり、最上位のＧａｉｎＳｔｅｐまたはＧＳ＿ＭＡＸにインクリメントされ、ＧＳ＿ＭＡＸは、示された実施形態では６３である。変数のインデックス「ｉ」は、各計算手順の後に実行された計算に対する変数を格納するためにインデックスとして使用され、ＧａｉｎＳｔｅｐ変数をトラッキングする。ＤＣ＿ＤＡＣ変数が利用されて、連続的反復のためにＤＣ  ＤＡＣ３３７にプログラムされた値をトラッキングするために利用される。示された実施形態では、ＤＣ＿ＤＡＣは、１０００００００００００ｂから０１１１１１１１１１１１ｂの範囲にある符号付きの２の補数の形態で表された１２ビット変数である。ここで、「ｂ」はバイナリ値を表す。このバイナリ値は−２０４８〜＋２０４７の１０進数の範囲を表す。
【００８６】
ブロック８０１では、ＤＣ＿ＤＡＣは、ＤＣ＿ＤＡＣの全ての１２ビットがバイナリゼロに等しいように設定されることを意味するＡＬＬ＿ＺＥＲＯに等しいように最初に設定される。符号付きの２の補数形態では、これはまた、バイナリおよび１０進数の値（０）を表す。較正手順の第１の反復では、ＤＣ  ＤＡＣ３３７は、−２０４８の最低値から増加し、ＲＤ信号がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数に等しくなるまで連続的に増加され、示された実施形態では、これは、＋２４である。ＤＣ  ＤＡＣ３３７が連続的な近似において−２０４８から＋２０４７の最大値まで増加することの場合、ＤＣ  ＤＡＣ３３７がゼロの中間範囲値にほぼ等しいように最初に設定される。次のブロック８０３では、ＧａｉｎＳｔｅｐ変数はＡＧＣ  ＤＡＣ２９７に書き込まれ、その最小レベルでＢＢ  ＡＧＣ増幅器３０７の利得を設定する。次のブロック８０５では、ＤＣ＿ＤＡＣ変数がＤＣ  ＤＡＣ３３７に書き込まれる。このように、最初の反復では、ＡＧＣ  ＤＡＣ２９７が最小の利得ステップで存在し、ＤＣ  ＤＡＣ３３７は、０またはその中間範囲レベルにおいて設定される。
【００８７】
ブロック８０７では、ＲＤ信号は較正ブロック４０１によって１回数以上サンプリングされる。次のブロック８０９において、ブロック８０７において取られた有効なサンプルの算術平均値は、変数ＡＤＣ＿Ｍｅａｎに格納される。示された実施形態では、４８個のサンプルがブロック８０７において取られ、最初の１６個のサンプルが棄てられ、それにより最後の３２個のサンプルが有効であると考えられる。従って、最後の３２個のサンプルの平均値が決定され、ＡＤＣ＿Ｍｅａｎが決定された平均値に等しいように設定される。
【００８８】
次のブロック８１１では、ＡＤＣ＿ＨｉＬｏが１に等しいかどうかがクエリされる。ＡＤＣ＿ＨｉＬｏがブロック８０１において第１の反復の間に１に設定されたため、動作は次のブロック８１３に進行する。ＡＤＣ＿Ｍｅａｎ変数がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数よりも大きいかどうかクエリされる。前記で説明されたように、ＤＣ＿ＤＡＣ変数を用いるＤＣ  ＤＡＣ３３７の各ビットは、第１の反復において、ＲＤ信号がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数に到達するまで、ＧＳ＿ＭＩＮの最小ステップである各利得ステップに対して連続的にテストされる。ＡＤＣ＿Ｍｅａｎ値がブロック８１３において決定されたようにＡＤＣ＿ＨＩ＿ＲＡＮＧＥを超えて増加された場合、動作は次のブロック８１７に進み、ＤＣ＿ＡＤＣ変数のＮｅｘｔ＿Ｂｉｔが棄てられる。ビットを棄てるために、その値は、変更または「フリップ」され、その値が０である場合、１に変更され、そしてその値が１である場合、０に変更される。要するに、平均値がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数のターゲット値を超えた場合、そのビットが棄てられる。例えば、示された実施形態ではＮｅｘｔ＿Ｂｉｔが１２に等しく、最初に０に設定される第１の反復では、平均値ＡＤＣ＿ＭｅａｎがＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数（＋２４）よりも大きい場合、ＤＣ＿ＤＡＣ変数の１２番目のビットまたは最上位ビットはそのビットを棄てるために１にフリップ「バック」される。これが起こる場合、ＤＣ＿ＤＡＣは、１０００００００００００ｂまたは最小値−２０４８に等しくなる。他の場合では、ＡＤＣ＿Ｍｅａｎ値がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数よりも大きくない場合、ブロック８１７はスキップし、それによりＮｅｘｔ＿Ｂｉｔまたはビット１２が０に保たれる。
【００８９】
図８Ｂを参照すると、ＡＤＣ＿Ｍｅａｎはブロック８１３において決定されたようにＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数よりも大きくない場合、またはＮｅｘｔ＿Ｂｉｔがブロック８１７において棄てられた後で、動作をブロック８１９に進み、Ｎｅｘｔ＿Ｂｉｔが０に等しいかどうかがクエリされる。Ｎｅｘｔ＿Ｂｉｔが０に等しくない場合、動作は、次のビットが減少される次のブロック８２１に進む。第１の反復では、Ｎｅｘｔ＿Ｂｉｔが、連続的な近似においてＤＣ＿ＤＡＣの次のビットをテストするように１１にデクレメントされる。このように、ＤＣ  ＤＡＣ３３７の各ビットは、ブロック８１９で決定されたようにＮｅｘｔ＿Ｂｉｔが０に等しくなるまでテストされる。次のブロック８２３では、ＤＣ＿ＤＡＣのＮｅｘｔ＿Ｂｉｔが評価のためにフリッピングされる。第１の反復では、Ｎｅｘｔ＿ＢｉｔまたはＤＣ＿ＤＡＣのビット１１は、１に等しいように設定され、それにより、ＤＣ＿ＤＡＣ変数は、連続的な近似アルゴリズムに従って値が増加される。特に、１２番目のビットがブロック８１７で棄てられ、それにより、ＤＣ＿ＤＡＣが１０００００００００００ｂすなわち−２０４８に等しくなり、次いでブロック８２３においてＤＣ＿ＤＡＣは１１００００００００００ｂすなわち−１０２４に等しいように設定される。他の場合は、１２番目のビットがブロック８１３において決定されたように棄てられず、それによりＤＣ＿ＤＡＣは０において保たれ、次いでブロック８２３においてＤＣ＿ＤＡＣは０１００００００００００ｂすなわち＋１０２４に等しいように設定される。
【００９０】
ＤＣ＿ＤＡＣのＮｅｘｔ＿Ｂｉｔがブロック８２３においてフリッピングされた後、動作はブロック８０５に戻り、ＤＣ＿ＤＡＣの新しい値をＤＣ  ＤＡＣ３３７に書き込む。このように動作ループは、Ｎｅｘｔ＿Ｂｉｔがブロック８１９で決定されたように０に減少されるまで、動作は、ＤＣ＿ＡＤＣ変数の各ビットに対してブロック８１３を介してブロック８０５〜８２３間でこのようにループする。これが発生すると、ＡＧＣ  ＤＡＣ２９７の最小利得ステップにおいてＤＣ  ＤＡＣ３３７にプログラムされる場合、ＤＣ＿ＤＡＣ変数は、所定のＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数にできるだけ近く、そしてＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数未満またはこれに等しいＲＤ信号を供給する。次いで、動作は、ＡＤＣ＿ＨｉＬｏ変数がクエリされるブロック８２５に進む。ＡＤＣ＿ＨｉＬｏが第１の反復で依然として１であるため、インデックス付けされた変数ＤＣ＿ＤＡＣ＿ＨＩｉが格納および／または計算するためにＤＣ＿ＡＤＣ変数に等しいように設定される。さらに、ブロック８２７において、平均値変数ＡＤＣ＿ＨＩｉがＡＤＣ＿Ｍｅａｎの電流値に等しいように設定される。ＡＤＣ＿ＭｅａｎがＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数に等しくなるべきであるが、ＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数は幾分変更し得、計算での使用のために任意の変更が格納されることに留意のこと。
【００９１】
電流利得ステップ（ｉ）のための連続的近似の第１の反復の後半についての変数をリセットするためにブロック８２７からブロック８２９に動作が進む。特に、Ｎｅｘｔ＿Ｂｉｔは、ＭＳＢ＿ＢＩＴに等しいように戻って設定され、ＡＤＣ＿ＨｉＬｏは、０に等しくなるように設定され、ＤＣ＿ＤＡＣ変数は、ＤＣ＿ＤＡＣの全てのビットが１に等しいことを意味するバイナリ値ＡＬＬ＿ＯＮＥに等しいように設定される。これは、電流利得ステップのための計算の後半に対して変数を初期化する。このステップでは、ＤＣ  ＤＡＣ３３７は、最大値すなわち＋２０４７で開始され、所定のＤＣ＿ＬＯ＿ＲＡＮＧＥ定数がブロック８１５で決定されるように達成されるまで、連続的な近似アルゴリズムに従って連続的に減少される。ＤＣ＿ＤＡＣが−１に等しいように効率的に設定される、なぜなら、符号付きの２の補数における１１１１１１１１１１１１ｂは、最大ＤＡＣ値＋２０４７と最小ＤＡＣ値−２０４８との間のほぼ中間に−１を形成することに留意のこと。
【００９２】
ブロック８２９から、動作は新しいＤＣ＿ＤＡＣ値がＤＣ  ＤＡＣ３３７に書き込まれるブロック８０５に戻る。再度、ＲＤ信号の１つ以上のサンプルがブロック８０７で取られ、有効なサンプルの平均値が決定され、ブロック８０９においてＡＤＣ＿Ｍｅａｎに格納される。次のブロック８１１では、ＡＤＣ＿ＨｉＬｏが０に等しくなるため、動作は、ＡＤＣ＿ＭｅａｎがＡＤＣ＿ＬＯ＿ＲＡＮＧＥ定数未満であるかどうかが決定されるブロック８１５に進む。ＡＤＣ＿ＭｅａｎがＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数未満でない場合、動作は直接８１９に進み、ＡＤＣ＿ＭｅａｎがＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数未満である場合、動作は、Ｎｅｘｔ＿Ｂｉｔが以前に説明されたのと同様の態様で棄てられる次のブロック８１７に進む。Ｎｅｘｔ＿Ｂｉｔが第１の反復の間に棄てられない場合、次いで動作は、ＤＣ＿ＤＡＣ値−１すなわち１１１１１１１１１１１１ｂに進む。Ｎｅｘｔ＿Ｂｉｔがブロック８１７で棄てられる場合、ＤＣ＿ＤＡＣ値が、最大ＤＡＣ値である＋２０４７すなわち０１１１１１１１１１１１ｂに等しくなるように設定される。
【００９３】
次のブロック８１９では、Ｎｅｘｔ＿Ｂｉｔが０に等しいかどうかがクエリされ、Ｎｅｘｔ＿Ｂｉｔが０に等しくない場合、動作はブロック８２１および８２３に進み、ここで、以前のようにＮｅｘｔ＿Ｂｉｔが減少され、ＤＣ＿ＤＡＣ変数の対応するビットが評価のためにフリッピングされる。以前のような同様の態様では、ＤＣ＿ＤＡＣは−１または１１１１１１１１１１１１ｂに等しく、次いで、ブロック８２３では、次にＤＣ＿ＤＡＣは、−１０２５すなわち１０１１１１１１１１１１１ｂに等しくなるように設定される。あるいは、ＤＣ＿ＤＡＣが＋２０４７すなわち０１１１１１１１１１１１ｂであった場合、ブロック８２３においてＤＣ＿ＤＡＣは、＋１０２３すなわち００１１１１１１１１１１ｂに等しくなるように設定される。
【００９４】
動作は、Ｎｅｘｔ＿Ｂｉｔがブロック８１９で決定されたように０に減少されるまで、ブロック８１５を介してブロック８０５〜８２３間のロウからハイの連続的近似のために同様な態様でループする。この点においては、ＡＤＣ＿Ｍｅａｎが、ブロック８１５において決定されたようにＡＤＣ＿ＬＯ＿ＲＡＮＧＥ定数に近く、そしてＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数以上のＲＤ信号であるべきである。全てのビットが検査された後、動作はＡＤＣ＿ＨｉＬｏの値がクエリされる次のブロック８２５に進む。これは電流利得ステップ（ＡＤＣ＿ＨｉＬｏが０である）における第１の反復の後半であるため、動作は次のブロック８３１に進む。ここで、ＤＣ＿ＤＡＣ変数は、電流利得ステップに対してインデックス付きの変数ＤＣ＿ＤＡＣ＿ＬＯｉに格納される。あるいは、ＡＤＣ＿Ｍｅａｎの電流値が、ブロック８３１におけるインデックス値ＡＤＣ＿ＬＯｉに格納される。次のブロック８３３では、ＧａｉｎＳｔｅｐ変数によってトラッキングされたように、変数は、次の反復の前半の連続的な近似手順のために開始される。特に、Ｎｅｘｔ＿Ｂｉｔが１２に等しいように設定され、ＡＤＣ＿ＨｉＬｏが１に等しいように戻され、ＤＣ＿ＤＡＣがＡＬＬ＿ＺＥＲＯに戻される。さらに、ＧａｉｎＳｔｅｐおよびインデックス「ｉ」は両方インクリメントされる。以前に説明したようにＧａｉｎＳｔｅｐは、示された実施形態においてＧＳ＿ＭＩＮまたは−６４に最初に設定される。従って、ブロック８３３の第１の発生において、ＧａｉｎＳｔｅｐは−６３に設定され、「ｉ」は、２にインクリメントされる。次のブロック８３５では、計算が全ての利得ステップに対して完了したかどうかを決定するために、ＧａｉｎＳｔｅｐが、ＧＳ＿ＭＡＸよりも大きくなるかどうかがクエリされる。ブロック８３５の第１の反復では、動作は、新しいＧａｉｎＳｔｅｐ値がＡＤＣ  ＤＡＣ２９７に書き込まれるブロック８０３に戻るように動作が進む。ＤＣ＿ＤＡＣ変数を利用する連続的近似の前半および後半の全体が次のＧａｉｎＳｔｅｐのために繰り返される。このように、各ＧａｉｎＳｔｅｐに対して、インデックス付けされたＤＣ＿ＤＡＣ＿ＨＩｉ、ＡＤＣ＿ＨＩｉ、ＤＣ＿ＤＡＣ＿ＬＯｉ、およびＡＤＣ＿ＬＯｉは、決定され、必要ならばローカルに格納される。
【００９５】
ブロック８３５において決定されるＧＳ＿ＭＡＸより大きいようにＧａｉｎＳｔｅｐがブロック８３３においてインクリメントされた各利得ステップのための全ての計算が、ブロック８３５において決定された後、次いで動作が図８Ｃに示されるブロック８３７に進む。この計算は、格納されたインデックス付けされた変数を用いて開始される。ブロック８３７において、Ｇ（ｉ）と呼ばれる利得データは、各利得ステップ（ｉ）に対して決定される。示された実施形態では、「ｉ」は、−６４〜＋６３それぞれのＧａｉｎＳｔｅｐ値を表す、１〜１２８まで変動するインデックス値である。以下の式（４）は、利得データＧ（ｉ）を計算するようにブロック８３７において使用される。
【００９６】
【数４】
2004536478.tif 000006
ここで、ＡＤＣ＿ｌｓｂは、ＡＤＣ３１３のステップ値変換である。ＤＣ＿ＤＡＣ＿ｌｓｂは、ＤＣ  ＤＡＣ３３７のステップ値変換であり、ＡＤＣ＿ＨＩｉ、ＡＤＣ＿ＬＯｉ、ＤＣ＿ＤＡＣ＿ＨＩｉ、およびＤＣ＿ＤＡＣ＿ＬＯｉは、ブロック８２７およびブロック８３１において以前に決定されたインデックス付けされた変数である。示された実施形態では、ＡＤＣ＿ｌｓｂは、ステップ当たり１Ｖｐｐ／６４または１５．６２５×１０−０３ボルトにほぼ等しく、ＤＣ＿ＤＡＣ＿ｌｓｂは、ステップ当たり１５０ｍＶ／４０９６または３６．６２×１０−０３ｍＶにほぼ等しい。１２８個の利得データ値Ｇ（ｉ）は、示された実施形態において決定される。次のブロック８３９では、フィルタが利得データＧ（ｉ）をスムージングするために与えられる。一実施形態では、５つのワイド移動平均フィルタ（ｆｉｖｅ−ｗｉｄｅ  ｍｏｖｉｎｇ  ａｖｅｒａｇｅ  ｆｉｌｔｅｒ）が、曲線をスムージング除去するために利得データＧ（ｉ）にわたって適用される。３つのワイドフィルタ（ｗｉｄｅ  ｆｉｌｔｅｒ）は、終点において２番目の値および２番目から最後の値のために使用され、終点値は変更されない。特に、第１の３つの値が平均化され、第２の値がその平均に等しいように設定される。次いで、第１の５つの値が平均化され、第３の値はその平均に等しいように設定される。次いで、第２の値から第５の値が平均化され、第４の値はその平均に等しいように設定される。５つのワイド移動平均は、最後の５つの値が平均化され、最後の値までの第３の値は、その平均に等しいように設定される。次いで、最後の３つの値が平均化され第２の値から最後の値がその平均に等しいように設定され、フィルタ動作が完了する。あるフィルタが利用されるのは、測定されたゲイン値は、実質的な変動および不正確さが、他の場合では生じる非常にノイズの多い環境で計算され得るためである。
【００９７】
動作は、ブロック８３９かつブロック８４１に進み、ここで、計算されたＤＣオフセット値Ｖｏｆｆｓｅｔ（ｉ）が各利得ステップ（ｉ）に対して決定され、Ｖｏｆｆｓｅｔは、ＢＢ  ＡＧＣ増幅器３０７への入力において計算されたＤＣオフセットを指す。ＤＣオフセット値の簡略化されたバージョン（Ｖｏｆｆｓｅｔ（ｉ）と表される）は、以下の式（５）に従って決定される。
【００９８】
【数５】
2004536478.tif 000007
この簡略化されたバージョンでは、ＡＤＣ＿ＨＩｉ、ＡＤＣ＿ＬＯｉ変数がＡＤＣ＿ＨＩ＿ＲＡＮＧＥ定数およびＡＤＣ＿ＬＯ＿ＲＡＮＧＥ定数にそれぞれ設定されることを想定する。しかし、動作では、ＡＤＣ＿ＨＩｉ、ＡＤＣ＿ＬＯｉ変数は、１ステップまたは２ステップによって変更され得、その結果調整値ＡＤＪｉは、以下の式（６）に従って各利得ステップに対して計算される。
【００９９】
【数６】
2004536478.tif 000008
この調整値は、以下の式（７）に従って、より正確なＤＣオフセット値Ｖｏ（ｉ）を計算するために使用される。
【０１００】
【数７】
2004536478.tif 000009
ＡＤＣ＿ＨＩｉがＡＤＣ＿ＨＩ＿ＲＡＮＧＥに等しく、ＡＤＣ＿ＬＯｉがＡＤＣ＿ＬＯ＿ＲＡＮＧＥに等しいそれぞれに場合に対して、調整値ＡＤＪｉが打ち消され、０となることに留意のこと。他の場合では、調整値が精度を改善するために使用される。動作がブロック８４３に進み、ブロック８３９に対して上述のような同様な態様（両方の末端に３つのワイドフィルタを有する５つのワイド移動平均フィルタ）でＤＣオフセットデータＶｏｆｆｓｅｔ（ｉ）をスムージング除去するように進む。
【０１０１】
次のブロック８４５では、ＤＣオフセット微分データｄＶ／ｄＧｄＢ（ｉ）が、各ステップ（ｉ）に対して、式Ｖｏ（ｉ）＝Ｖｏｆｆｓｅｔ（ｉ）＊Ｇ（ｉ）に従ってＢＢ  ＡＧＣ増幅器３０７の出力においてＤＣオフセット値をまず計算することによって決定され、次いで、各Ｖｏ（ｉ）値を以前に説明された式（３）に代入することによって決定される。次のブロック８４７において、ＤＣオフセット微分データｄＶ／ｄＧｄＢ（ｉ）が、以前に説明されたような同様の態様（いずれかの末端で使用された３つのワイドフィルタを有する５つのワイド移動平均フィルタ）でスムージングされる。次のブロック８４９では、測定されたデータおよび／または計算されたデータが特定の構成に依存して変換され、および／または他の場合は格納される。例えば、補償システム５００〜７００に対して、利得データＧ（ｉ）は、ＬＵＴ５０１に格納され、補償システム７００に対して、ＤＣオフセットデータＶｏ（ｉ）は、ＬＵＴ７０１に格納され、そして補償システム６００に対して、微分データＶ／ｄＧｄＢ（ｉ）は、１つ以上の利得ステップに対して、最大利得変化制限ＧＭまたは１つ以上の利得変化制限を決定するために使用される。この決定された利得変化制限値がリミットブロック６０１に格納される。
【０１０２】
適切なＤＣ補償およびＤＣ較正を有する高性能無線トランシーバのＩＦ部分の除去が比較的高い性能、低減された電力要求条件を有する低コストの無線ＺＩＦトランシーバを生じさせることが理解される。利得ループにインターフェースされた較正されたＤＣ補償ループの使用は、これらの目的を達成する。ベースバンド利得増幅器の出力におけるＤＣの推定および利得ループとリンクされた利得変換に基づくＤＣ推定の増幅は、ベースバンドプロセッサデコーダデバイスに供給されたＤＣを効率的に制御するように入力におけるＤＣオフセットを提供する。較正手順は、実際の利得およびＤＣオフセットを周期的に測定し、１つ以上の利得調整値またはＤＣオフセット調整値を格納することによってさらなる精度を提供する。この調整値が動作の間に利用されて、ゲイン変換信号を修正するか、またはループ制御を維持するように利得変化を制限する。このような能力は、ＷＬＡＮシステムが、比較的ロバスト性であり、比較的高いデータスループット動作を有する著しい高い性能を有する家庭におけるまたは小さいビジネスでの使用のために設計されることを可能にする。本発明の実施形態によるＺＩＦ設計は、高感度を提供し、利得およびＤＣオフセットループの高速整定を可能にする。高速整定は、通信のバーストおよびパケット性質のため望ましい。設計はまた、平均すると大量の固有のノイズとなるノイズを対処し、または他の場合では、ＤＣオフセットを補償するために除去される。
【０１０３】
上述のように、まず較正手順は、パケット捕捉のための無線トランシーバ２００を準備するためにパラメータを測定および格納するようにパワーアップすることに応じてまず実行される。無線メディアにおける変化は、利得変化のための必要性を生じ得る。ＤＣが無線メディアにわたって送信されないが、受信無線フロントエンドの変化は、利得およびＤＣ変化の両方のための必要性を生じ得る。無線メディアは動的でかつ、予測不可能であるため、および変化が受信無線フロントエンドで生じ得るため。較正手順は周期的に繰り返される。
【０１０４】
較正手順が使用された場合、較正手順は安定性を容易にしても、無線メディアの状態は、一定に変化し、無線トランシーバ２００がこの変化を検出し、無線メディアの状態の変化をトラッキングするように、ＡＧＣループ３４５（利得フィードバックループ）、およびＤＣループ３４７（ＤＣフィードバック制御ループ）を動作させなければならない。無線トランシーバ２００は、いくつかの企図された状態変化を検出し、制御ロジック３４３、信号パワー推定ブロック３１５、ＤＣ推定ブロック３１９、および他の制御ロジック等によって、変化された状態を識別し、適切な応答を行うような手順を実行する。企図され変化された状態は、ＡＤＣ測定ウインドウのＤＣ飽和を引き起こす無線メディアにおける新しいパケットの開始、無線デバイス２００は明確なチャンネル割り当て（ＣＣＡ）を実行しなければならないパケットの送信の終了、および無線トランシーバ２００が、受信デバイスによって送信される場合、確認応答（ＡＣＫ）パケットを捕捉するように準備しなければならない場合において、無線デバイス２００自体によるパケットの送信の終了を含む。以下にさらに説明されるように、無線トランシーバ２００は、各状態変化を検出し、適切な応答が必要であるかどうかを決定し、適切な応答を行うために制限された時間を有する。
【０１０５】
本明細書中で説明された各変化された状態状況に対して、無線トランシーバ２００は、一定の利得レベルでフィードバック制御ループを保持し、受信信号のための安定したＤＣ値を検索する試みにおいてＤＣフィードバックを動作する。ＺＩＦトランシーバ２０１は、受信信号を生成し、これをベースバンドプロセッサ２０３に供給するように無線メディアにおけるエネルギーを連続的に処理する。このような処理は、無線媒体上で送信されるパケットがない場合であっても実行され、それにより利得およびＤＣフィードバック制御ループが無線メディアのノイズフロアを効率的にトラッキングする。新しいパケットの開始は、通常利得ループに入れてパケット捕捉のためのターゲットパワーレベルを達成する試みにおいて利得調整を行い、これにより利得飽和を達成する。いくつかの利得反復が必要とされ得る。なぜなら、ＡＤＣ３１３の範囲は、全体の可能な信号範囲と比較して制限されるためである。利得のこのような変化は、サンプリングされた信号がＡＤＣ測定ウインドウの最大レベルまたは最小レベルに区切るＤＣ飽和を引き起こし得る。従って、情報の非常に制限された量は、最初に制御ロジック３４３、信号パワーはブロック３１５、およびＤＣ推定ブロック３１９に利用可能である。
【０１０６】
新しいパケットを捕捉するための利得およびＤＣループの両方を動作するように連続する試みは、不安定性を生じ得る。なざなら、利得変化もまたＤＣレベル変化を生じさせるためである。その代わり、ＤＣ飽和に応じて、ＡＧＣループ３４５は、一定に保たれ、ＤＣレベルが初期パケット開始の間に検索される。パケットの送信の後に、ノイズフロアレベルが観測可能に変化することが期待されないために、ノイズフロア利得セッティングおよび任意のＤＣノイズセッティングがパケットの開始前に格納される。パケット送信が終了すると同時に、ノイズ利得セッティングが検索され、利得ループに印加され、ＤＣが検索されつつ利得ループは再度保持される。随意に、格納されている場合、ＤＣノイズセッティングが検索され、ＤＣループに開始点として適用され得る。
【０１０７】
図９は、短いプリアンブルパケットの通常のパケット開始のための利得およびＤＣループタイミングを示すタイムライン（ｔｉｍｅｌｉｎｅ）図である。時刻Ｔ１は、パケットの送信のための新しいスロットを示す。時刻Ｔ１は、パケットの送信のための新しいスロットの開始を示し、この時間は約２０マイクロ秒（μｓ）間継続するオンエア（ｏｎ  ａｉｒ）コンテンション期間を開始し、１つ以上のデバイスがスロットを得るために競争している時刻Ｔ３で終了する。コンテンション期間の第１の部分は、スロット内の新しいパケット９０１の送信に応じて時刻Ｔ２で終了する開始不確定性時間である。新しいパケット９０１は、既知のプリアンブル９０３で開始し、このプリアンブルは、時刻Ｔ２で開始するパケット捕捉時間期間を開始させる。この場合、プリアンブル９０３はスタートフレームデリミッタ（ＳＦＤ）９０５へと続く、約５６μｓの持続時間を有する。開始フレームデリミッタ（ＳＦＤ）９０５は、時刻Ｔ５で開始して時刻Ｔ６で終了する約１６μｓの持続時間を有する。パケット捕捉時間は、時刻Ｔ２とＴ６との間にあり、その時間では、パケットが無線トランシーバ２００に対して意図されるかどうかを決定するために、無線トランシーバ２００が入来信号に対してＤＣおよび利得フィードバック制御ループ３４５、３４７を安定させかつロックし、周波数、チャンネル、およびタイミング推定を実行し、デスクランブラー同期化を実行し、ＳＦＤ９０５を検索および識別しなければならない。この場合、ＡＧＣ／ＤＣ捕捉時間は、パケット９０１の開始時に時刻Ｔ２で開始し、約２０μｓ後の時刻Ｔ４で終了しなければならない。パケットは複数のデバイスの任意の１つによって送信され得、それにより捕捉状態は、無線メディアが比較的安定であっても異なり得る。例えば、あるデバイスは弱い信号を送信し得るが、次のデバイスは、非常に強い信号を送信し得、そしてあるデバイスは非常に強い信号を送信し得るが、次のデバイスは、弱い信号を送信し得る。
【０１０８】
可変ＬＮＡ２６１の利得は、弱い信号を検出するように最初はハイに設定され、受信信号は、例えば、過負荷検出器２８９によって決定されたような過負荷条件を引き起こす場合、所定の状態に応じて低利得にスイッチングされる。過負荷状態が検出され、ＬＮＡ２６１が「トリップされ（ｔｒｉｐｐｅｄ）」そして低利得にスイッチングされる場合、この低利得状態は、パケットが送信されているかどうかが決定されるまで最初に保持される。パケットが検出されない場合、ノイズスパイク等が過負荷条件を引き起こし得、ノイズ状態が消滅する場合およびその時、ＬＮＡ２６１は、高利得モードにスイッチバックすることが可能にされる。パケットが検出される場合、ＬＮＡ２６１の状態は、パケットのプリアンブルの間に変更され得ることが可能にされ得る。ＬＮＡ２６１は、パケットの検出に応じて最初にトリッピングし得ないが、強いパケット信号の場合にプリアンブルの間トリッピングすることを可能にする。パケットのプリアンブル部が終了した後、ＬＮＡ２６１の状態が保持され、入来パケットのペイロード部の間に変更されることを可能にしない。
【０１０９】
上述されたように、一実施形態では、ＡＤＣ３１３は、十分なヘッド間隔を有する信号の完全性を維持することが必要である同数のビットのみを含む。例えば、ＡＤＣ３１３は、１ビット当たり約６ｄＢを生じる３６ｄＢの範囲を有する６ビット変換器である。一方で、ＢＢ  ＡＧＣ増幅器３０７は、十分なダイナミック利得範囲を提供し、予測された環境における適切な動作を可能にするように、著しくより大きい利得範囲（例えば−６ｄＢ〜６０ｄＢ）を有する。このように、受信デバイスにおける実際の信号強度にもかかわらず、ＤＣの存在は、信号が制限された３６ｄＢのＡＤＣ測定ウインドウ範囲の外側に現れるようにさせ得る。ＡＧＣループ３４５およびＤＣループ３４７を制御して、ＡＤＣ３１３のターゲットパワーレンジ（例えば、フルスケールパワーの７５％）内部にできる限り速やかに入来信号を分解することが望ましい。信号パワー推定ブロック３１５およびＤＣ推定ブロック３１９は、状態が変更されたか、および／またはパケットが受信されたかどうかを決定するために、ＡＤＣ３１３からＲＤ出力信号をモニタリングする。
【０１１０】
最初のＤＣ状態が正確であり、ＤＣ条件が実質的に変更されないことを想定すると、信号パワー推定ブロック３１５はＬＮＡ２６１およびＡＧＣループ３４５を制御し、その信号をターゲットパワーレベル内にする。ＤＣ推定ブロック３１９は、任意のＤＣレベル変化を制御するように動作中であるままである。信号強度にもかかわらず、いかなる理由に対してもＤＣレベルの実質的な変化は、ＡＤＣ３１３を飽和させ得る。ＤＣ飽和それ自体は、ＬＮＡ２６１を低利得にトリッピングする過負荷状態を引き起こす必要がない。なぜなら、信号自体のＡＣパワーが弱くなり得るためである。ＤＣ飽和はＡＤＣ３１３の区切り状態を引き起こす。ＤＣ飽和は、入来信号を完全に不明瞭にする。ＤＣ飽和または区切り条件は、デジタルサンプルの全てまたは実質的に全ては、１つの「区切り」または別の区切りにおいて存在することを意味し、両方の区切り（以下に説明された利得飽和状態を含み得る）において存在することを意味しない。２つの区切りは、ＡＤＣ測定ウインドウのいずれかの端部における最大デジタル値および最小デジタル値を含むように定義される。ＤＣを低減するかまたは他の場合ではＤＣを除去し、利得を設定し、それにより信号がターゲットパワーレベルおいて存在することが望ましい。ターゲットパワーレベルでは、デジタルサンプルの全てまたは実質的に全ては、信号変動のための訂正を可能にするのに十分なヘッド間隔を有して区切り内部で発生する。１つの区切りで発生するデジタルサンプルの百分率が所定の閾値百分率またはこれ未満で発生するＤＣ閾値状態が定義される。一実施形態では、閾値百分率が９０％であり、それによりＤＣ閾値条件は、９０％を超えるサンプルが１つの区切りで発生する場合に超え、そして９０％以下のサンプルが１つの区切りで発生する場合に満たされる。信号強度は最初は未知であり、利得変化がＤＣに影響を与えるために、ＤＣループ３４７は区切り状態の間のＤＣを補償する間、ＡＧＣループ３４５は、既存の利得設定において最初一定である。ＤＣ飽和または区切り条件は、反対の極性のＤＣオフセットの十分なレベルを加えることによって訂正される。例えば、ＡＤＣ３１３が正（または負）に区切る場合、十分なレベルの負（または正）のＤＣオフセットが、ＲＤ信号をＡＤＣ３１３の範囲内に実質的に中央化するようにコンバイナ３０３において与えられる。
【０１１１】
ＤＣ飽和状態を除去するために利用され得るいくつかの方法が存在する。第１の方法は、所定のＤＣステップ量が、ＤＣ閾値状態が満たされるまで、またはクリッピングされたサンプルの百分率が閾値百分率（例えば９０％または任意の他の任意に決定された閾値百分率）未満に降下する場合、反復的に加算されるステップ検索手順である。所定のＤＣステップ量もまた任意に決定されるが、ＡＤＣ測定ウインドウを超えるかまたはバイパスする可能性を避けるような態様で選択されるべきであり、それにより逆のレール状態を生じる。一実施形態では、所定のＤＣステップ量は、ＡＤＣ測定ウインドウのサイズに関連付けられ、それにより加算されたＤＣは、ＡＤＣ測定ウインドウの相対的サイズよりも大きい分だけの信号を移動させない。例えば、ＤＣステップ量は、ＡＤＣ測定ウインドウのサイズにほぼ等しい量だけ信号を移動するように選択される場合、次いで、信号がＡＤＣ測定ウインドウの上方の区切りの真上にある場合、加算されたＤＣステップは、信号をＡＤＣ測定ウインドウのより低い区切りの真上に移動させる。代替的実施形態では、ＤＣステップ量は、ＡＤＣ測定ウインドウのサイズの任意の他の部分（例えば半分の大きさまたは１／４の大きさ）に対応する。
【０１１２】
ステップ検索手順は、インプリメントすることが比較的簡単である点において有利であり、比較的良好に挙動され、妥当な十分な量の時間で入来信号に収束する。別の技術は、連続的近似またはバイナリ検索法である。バイナリ検索法では、現存するＡＤＣ測定ウインドウと最大レベル範囲との間のＤＣ範囲がバイナリ方式で検索される。例えば、区切り状態は正または負の検出を示し、連続的な近似アプローチは、その方向における最大推定（ｐｏｓｓｉｂｌｅ）信号範囲を決定し、そして全範囲、半分の範囲、１／４の範囲等で試みる。各連続的バイナリステップの方向は、信号がＡＤＣ測定ウインドウ内部で検出されるまで区切り条件によって示される。連続的近似アプローチは、所定の最大量以下の時間がパケット開始に応じてエラーの存在に関わらず消費されるという点で限界がある。
【０１１３】
ステップ検索方法は、小さい利得変化を生じる穏やかなＤＣ変化を有する小さい信号開始の場合のため等、所定の例では連続的近似よりもより高速であり得る。しかし、ステップ検索方法は、より大きいＤＣオフセットを生成し得る大きい利得変化を有する大きい信号開始のために著しく時間がかかり得る。一方では、連続的近似アプローチのバイナリ検索アルゴリズムは限定され、既知の不確実性内の特定の制限に収束する。他の方法を超える１つの方法の使用は、入力条件の予測された性質およびその入力条件が期待された程ではない場合の結果に依存する。最初のパケット開始に対して、ステップ検索を使用することが好ましい。なぜなら、重要な小さいパケットがより速やかに捕捉され、後のＡＧＣ／ＤＣ処理のためのより多くの時間が残せるからである。収束を確実にする適切な時間が存在するため、大きいパケット開始のための収束は受容可能である。パケットシナリオの終了のために、時間がほとんど利用可能ではなく、制限された収束時間が最も重要である。より小さいパケットの高速捕捉を得るためのより長い捕捉時間の取引は望まれ得ない。
【０１１４】
結局、ＲＤ信号の区切り状態は、ＤＣ補償によって除去され、信号は範囲内にあるか、または以前に説明されたようなＤＣ閾値状態を満たすクリッピング状態（一端または両端でクリッピングするが、閾値百分率（例えば９０％）以下である）に変化するかのいずれかである。１つの区切りにおけるクリッピングが特定のＤＣ閾値状態以下で依然として存在するアンバランスなクリップ状態が依然として保たれる場合、利得フィードバック制御ループが解放され、ＤＣおよび利得ループがアンバランスなクリッピング信号を用いて通常モードで動作され、最終的には入来信号にロックする。ＤＣループ３４７を制御するＤＣ推定ブロック３１９は、以前のようにＤＣを制御するように動作中のままである。この場合、クリッピングされた信号は、実際の信号の正確な表示であり得ないが、推定利得およびＤＣは十分近く、それにより実際の信号は通常のループ動作によって十分速く、捕捉されることになる。入来信号のパワーレベルがハイまたは他の場合では、ピーク間レベルがＡＤＣ３１３の範囲を超える場合、クリッピング状態が低減され得るが、ＤＣループ３４７の動作によってのみによって簡単に分解され得ない。クリッピングされたデジタル信号（利得範囲の両端において）の百分率が所定のクリッピング比閾値以下である限り、利得フィードバック制御ループが解放され、両方のループが入来信号を捕捉するために通常モードで動作する。再度、クリッピングされた信号が実際の信号の正確な表示であり得なくても、推定された利得およびＤＣは、実際の信号が通常のループ動作を有する程高速に十分に捕捉されるべきであるように十分近い。このクリッッピング比の閾値は５０％等の任意の適切な任意の値である。種々の実施形態では、ＡＧＣループ３４５は、クリッピング状態が実質的にバランスが取られる場合、ＤＣ条件が訂正される場合、またはＡＤＣ３１３の正の区切りと負の区切りトランジスタの間のクリッピングの比が所定のクリッピング比の閾値未満またはその範囲内にある場合、ロックされない。
【０１１５】
一方で、クリッピングされたデジタル信号（ＡＤＣ測定ウインドウ範囲の両端における）が所定のクリッピング比の閾値よりも大きい場合、および両方の区切りにおけるクリッピングされたサンプルが比較的バランスが取られる場合（例えば、最大レベルにおけるデジタルサンプルの数が最小レベルのデジタルサンプルの数とほぼ等価である場合）、利得飽和状態または条件が検出され、信号パワー推定ブロック３１５は、受信信号のパワーレベルを低減し、クリッピングを除去するようにクリップステップ手順を利用するクリッピングモードに入る。利得飽和状態は、両方の区切りにおいて発生する著しく高い量のクリッピングを示す。このバランス状態は、最小クリッピングサンプルと最大クリッピングサンプルとの間の任意に適切かつ任意の比（例えば３：１または２：１）である。例えば、バランス状態が３：１クリッピング比として定義される場合、７５％のクリッピングサンプルが１つの区切りにおいて発生する一方で、逆の区切りにおいて残りの２５％が発生する。これにより、３：１の比が比較的粗いバランス基準であっても、「バランスが取られた」としてさらに認定される。クリッピングモードでは、信号パワー推定ブロック３１５は、ＲＤ信号をサンプリングし、存在するクリッピングの量を決定する。一実施形態では、信号パワー推定ブロック３１５は、所与の全体の数のサンプルに対する最大範囲よりも小さいサンプル数と比較した最大範囲（正の区切りまたは負の区切り）で値またはサンプルの数を決定し、クリッピング情報に基づいたパワーレベルを推定する。次いで、信号パワー推定ブロック３１５は、パワーレベルを低減するように利得を調整する。このように、信号パワー推定ブロック３１５は、パワーレベルを推定するために全体の数のサンプルに対する区切り（またはクリップ）の数を決定する。
【０１１６】
閾値の段階的なセットは利得飽和状態の間に利用され得る。クリッピングサンプルの相対的な数は高い場合、より高い利得調整が使用されるが、クリッピングサンプルの相対的な数が低い場合、より低い利得調整が使用され、受信信号のパワーレベルを分解する。例えば、段階的なクリップ利得調整が、例えば、７／８（高クリッピング、高利得調整）、３／４、５／８、１／２、３／８、１／８（低クリッピング、低利得調整）等のクリッピングサンプリング比に基づいて利用され得る。任意の数の閾値またはブレーキポイント（ｂｒｅａｋ  ｐｏｉｎｔ）が定義されてもよいし、利用されてもよい。クリッピング利得調整値の量は特定の構成に依存し得る。例えば、他の較正された補償実施形態と比較して、より大きい利得調整が較正された補償システム７００のために使用され得る。なぜなら、補償システム７００は利得変化に応答してＤＣを正確に補償するからである。クリッピングモードの間、ＤＣ推定ブロック３１９およびＤＣループ３４７は、ＤＣレベルを制御するために動作中のままである。クリッピング状態が除去される場合、ＡＧＣループ３４５およびＤＣループ３４７の両方は、ターゲットパワーレベルにおいてＲＤ信号を捕捉し維持するように通常動作となる。
【０１１７】
一旦、無線トランシーバ２００がクリッピングモードに入ると、利得飽和状態を除去するために、通常のモードよりもクリッピングモードから出て信号の利得およびＤＣロックを終了するのはいつかについてのいくつかのオプションがあることに留意のこと。一実施形態では、クリッピング比がクリッピング比の閾値よりも低くなると同時に（例えば、全体のクリッピング比が５０％未満降下する場合）、利得飽和状態はもはや満たされず、クリッピングモードから通常モードになる。代替的実施形態では、無線トランシーバ２００は、１つ以上の利得飽和状態がもはや真ではなくなった後であっても、クリッピング状態が実質的に除去されるまで、クリッピングモードに保たれ得る。
【０１１８】
動作の次のモードは、明瞭なチャンネル評価（ＣＣＡ）および予測された確認応答（ＡＣＫ）パケットの受け取りのための受信（ＲＸ）優先度を含む２つのサブモードを含むパケット再捕捉（無線メディアの）の終了である。ＡＣＫパケットは、しばしば、「送信デバイス」からのパケットを受信した「受信デバイス」によって送信される。ＡＣＫパケットは、無線システムにおけるほとんどのタイプの情報送信に対して大いに推奨されるが、常に必要であるとは限らないし、所望もされない。ＡＣＫパケットが送信されることが予測される場合、受信デバイスは連続的にパケットを受信した後、ＡＣＫパケットを送信する。ＡＣＫパケットが元の送信デバイスによって予測される場合、ＡＣＫパケットが送信された場合、そのデバイスはＡＣＫパケットを捕捉するように試みる。この送信デバイスは、ＡＣＫパケットが受信デバイスから期待されていたが、これを受信していない場合、パケットを再送信してもよい。従って、ＡＣＫパケットを予測する送信デバイスは、ＡＣＫパケットが送信された場合、ＡＣＫパケットを検出し、捕捉しなければならい。ネットワーク中の他のデバイスは、もしあれば、無線メディア中のＡＣＫパケットの存在を検出するのみであるが、それを捕捉する必要はない。
【０１１９】
図１０は、パケット送信の終了時のＡＣＫパケット優先度捕捉のタイミングを示すタイムライン図である。無線デバイス２００によって送信されたパケット１００１は、ＭＡＣ２０５において、時刻Ｔ１で終了するように示されている。同じパケットが１００３において示され、ＺＩＦトランシーバ２０１の送信器部分による遅延の後無線メディアで送信される。このように、送信されたパケット１００３は、無線メディアにおいて通信する全ての無線デバイスに対するマスターオンエアタイミング基準（Ｍａｓｔｅｒ  Ｏｎ  Ａｉｒ  Ｔｉｍｉｎｇ  Ｒｅｆｅｒｅｎｃｅ）を定義する時刻Ｔ２で終了する（送信の間の小さいＲＦ遅延を無視する）。ＺＩＦトランシーバ２０１による送信遅延（Ｔ２−Ｔ１）は、示された実施形態では、約２μｓである。このように、ＭＡＣ２０５は、送信器を停止し、予測されたＡＣＫパケットを受信デバイスから受信するように無線トランシーバ２００の受信器部分を始動させる。ＭＡＣ２０５は、ベースバンドプロセッサ２０３の受信の開始を時刻Ｔ３で示し、時刻Ｔ３は、示された実施形態では、パケットが初めからベースバンドプロセッサ２０３を離れる時刻Ｔ１から約５μｓである。時刻Ｔ３は、そのパケットが送信される場合、無線トランシーバ２００が応答し、ＡＣＫパケットを捕捉する試みにおいてＡＣＫ受信優先度モードに入らなければならない変更条件を表す。
【０１２０】
ＡＣＫパケットは、パケットが送信された直後ＡＣＫ送信のための予め保存された期間である点で所与の優先的な処理である。特に、パケットが連続的に受信された後、受信デバイスは、ＡＣＫパケットを送信するために所定量の時間を提供する。ＡＣＫパケットを送信するデバイスはＣＣＡを実行する必要はないが、単にＡＣＫパケットをできる限り早く、およびＡＣＫ送信のために保存された期間内で送信するに過ぎない。ＡＣＫパケットを予測するデバイス（無線トランシーバ２００等）は、パケットを送信した後できる限り早くＡＣＫ受信優先度モードに入る。図１０に示されたように、このことは、パケット１００１がベースバンドプロセッサを離れる時刻Ｔ１の後から約５μｓである時刻Ｔ３で発生する。受信デバイスは、送信パケット１００３に応答して無線メディアでＡＣＫパケット１００５を送信する。受信デバイスは、「オンエア遅延（ｏｎ  ａｉｒ  ｄｅｌａｙ）」を受け、時刻Ｔ４で開始する無線メディア内のＡＣＫパケット１００５を送信することが想定される。示された実施形態では、オンエア遅延は、マスターオンエアタイミング基準時間Ｔ２から少なくとも約９μであると想定される。ＲＦ遅延は、ＺＩＦトランシーバ２０１の受信部分によって発生し、それによりＡＣＫパケット１００５は、時刻Ｔ５においてＡＣＫパケット１００７として示されたベースバンドプロセッサ２０３において到達する。示された実施形態では、ＺＩＦトランシーバ２０１の受信部分によるＲＦ遅延は、約１μｓである。このように、無線トランシーバ２００のベースバンドプロセッサ２０３は、ＡＣＫパケットの開始を準備するためのＴ３〜Ｔ５の時間を有し、示された実施形態では約７μｓである。
【０１２１】
ＡＣＫ受信優先度モードの間、予測デバイスは、時刻Ｔ５で発生する元のパケット１００３の終了を示す時刻と、時刻Ｔ５で発生するベースバンドプロセッサにおけるＡＣＫパケット１００７の検出された開始時刻との間の静的期間の間のそのデバイスのノイズフロア利得設定を保持する。無線イーサネット（Ｒ）構成に対して、この期間は最小値において約７〜９μｓである。一実施形態では、元のパケットの送信の前の利得およびＤＣ設定が送信デバイスによって格納される。上述されたように、一実施形態では、パケット１００１の送信前に、無線トランシーバ２００は、無線メディアのノイズフロアをトラッキングする一方で、この間、パケットが送信されず、ノイズフロア利得設定（および随意にＤＣノイズ設定）を決定して格納する。
【０１２２】
パケットを送信した後、ＡＣＫ受信優先度モードに入るため、送信デバイスは、格納された利得およびＤＣ設定（ノイズフロア利得およびＤＣノイズ設定）を直ぐに取り出しリセットする。利得設定が固定化され、一定に保持されるが、ＡＣＫ予測デバイスは、静的期間が終わるまでＤＣレベルを検索する。ＤＣ不確定性の多くは、静的期間の間に決定され得る。言い換えると、格納された利得が検索され、ＡＧＣループ３４５に与えられ、格納された利得は、ＤＣが検索される一方で中間期間の間に検索された利得値で一定である。次いで、静的期間が終了する場合、ＡＧＣループ３４５が解放され、両方のループは、以前に説明したように、ＡＣＫパケットを捕捉するために、通常のパケット捕捉モードで動作される。ＤＣループ３４７は、静的期間の間に収束してもよいし、収束しなくともよいことに留意のこと。ＤＣループ３４７が収束するか否にかかわらず、両方のループは、通常モードで静的期間の後に互いに動作され、それによりＡＣＫ予測デバイスは、パケットが送信された場合、予測されたＡＣＫパケットを受信かつ格納し得る。イーサネット（Ｒ）の実施形態では、ＡＣＫパケットは２０μｓ期間内で初期化されるべきである。ＡＣＫパケットが受信されない場合、デバイスは、より高いレベルの動作に依存して元のパケットを再送信してもよいし、再送信しなくてもよい。パケットを送信したデバイス以外のデバイスの受信器（プロトコルを解析するために使用された「検査器」モード等で動作するネットワークモニタ等）もまたＡＣＫ優先度モードで動作することが望ましいことに留意のこと。
【０１２３】
パケットが送信デバイスから受信デバイスに送信された後、同じ無線メディア内の任意の残りのデバイス（サードパーティデバイス（ｔｈｉｒｄ  ｐａｒｔｙ  ｄｅｖｉｃｅ））は、そのデバイスが送信するパケットを有する場合、いつそのチャンネルが送信するために明らかになるかを決定するようにＣＣＡモードに入る。ＡＣＫパケットを含む任意のパケットがＣＣＡの間に無線メディアで送信される場合、残りのデバイスは、再度ＣＣＡを実行するようにパケットの末端まで戻さなければならない。図１１は、無線トランシーバ２００のためのパケットタイミングのＣＣＡ優先度捕捉末端を示すタイムラインの図である。別のデバイスによって送信されたパケット１１０１は、無線メディアにおいて示され、時刻Ｔ１においてマスターオンエアタイミング基準で終了する。受信器遅延は、ＭＡＣ２０５が識別することが可能になるまで、ＺＩＦトランシーバ２０１およびベースバンドプロセッサ２０３によって課され、時刻Ｔ２においてパケットの終了を示す。時刻Ｔ２は、無線トランシーバ２００のためのマスター受信タイミング基準を定義する。示された実施形態では、受信器遅延は約６μｓである。時刻Ｔ２においてマスター受信タイミング基準で開始すると、無線トランシーバ２００は、ＣＣＡを実行し、チャンネルが明瞭であるかどうかを決定するように割り当てられた所定の時間を有し、チャンネルが明瞭である場合、チャンネルが明瞭であることを宣言し、時刻Ｔ５で終了する。約２０μｓの静的期間はこの目的のために割り当てられる。無線トランシーバ２００はまた、パケットの送信の準備を開始するようにＣＣＡに宣言するわずかな遅延を受ける。この遅延は、時刻Ｔ５以前の時刻Ｔ４で開始する。示された実施形態では、このＣＣＡ宣言時刻は約１μｓであり、それによりＴ２〜Ｔ４までの時間は約１９μｓである。
【０１２４】
無線トランシーバ２００の利得およびＤＣループは、ＣＣＡ決定を時刻Ｔ４で終了する十分な時間を有するために時刻Ｔ３で無線メディアのエネルギーにロックしなければならない。示された実施形態では、時刻Ｔ３は、ＣＣＡ評価を終了するために時刻Ｔ４の前に約１０μｓで置かれ、それにより無線トランシーバ２００は、時刻Ｔ２とＴ３との間でロックするために約９μｓを有する。上述したように、無線トランシーバ２００は、パケット１１０１の送信の前にノイズフロア利得設定を決定し格納する。ＣＣＡモードでは、ノイズフロア利得設定が検索され、できる限り早く利得フィードバック制御ループに与えられ、その後パケット１１０１の次の送信を行う（例えば受信器遅延の後の時刻Ｔ２等）。メディアのノイズパワーレベルは、幾分変更され得るが、１つのみのパケットの後で観測可能なほどに変化することが予測されない。次いで取り出されたノイズフロア利得設定が保持され、ＤＣレベルがＤＣフィードバック制御ループによって検索される、結局、ＡＧＣ制御ループ３４５が妨害され、固定されるが、ステップ手順、バイナリ検索、または連続的な近似等は、ＣＣＡモードの間にＤＣループ３４７によって実行される。
【０１２５】
チャンネル中にパケット信号がない場合、チャンネルは明瞭になり、ＤＣループは、時刻Ｔ３で安定な値に収束すべきである。しかし、ＤＣループは時刻Ｔ３までに収束しない場合、パケットおよびチャンネルが明瞭でないか、または他の場合は無線トランシーバ２００がＣＣＡ評価および宣言を間に合わせることができない。信号が存在しない場合、ＤＣループ３４７は、典型的には比較的速やかに収束する。一実施形態では、ＡＧＣループ３４５は、約９μｓ後にロック解除され、パケット捕捉が通常行われる。ＡＣＫパケットが、もしあれば、サードパーティデバイスによって捕捉され得ない場合、このことは重要ではない。なぜなら、サードパーティデバイスがＡＣＫパケットを捕捉する必要がないためである。ＤＣループ３４７は、時刻Ｔ３で収束しない場合、ＡＧＣループ３４５が解放された後でもチャンネルはビジーであるように見える。
【０１２６】
これは、上述のモードと比較した場合により遅く、より高いレベル、およびより長い期間のモードであるトラッキングモードもまた企図される。このトラッキングモードは、定常状態動作であり、経時的にチャンネルをトラッキングするために利用される。データの著しい量は実質的な時間量にわたって観測され、より細かい、より精密な調整が動作においてなされる。一般的に、定常状態条件がモニタリングされ、より長い期間の傾向がトラッキングされ、調整がチャンネル条件に従うようになされる。定常状態動作条件への更新がより長い時間間隔（１０μｓ等）でよりゆっくりとなされる。短期間傾向がトラッキングされ得るが、調整が過剰補償を避けるためによりゆっくりとなされる。
【０１２７】
データはいくつかの連続的な短サイクルにわたって格納され、評価されることに留意のこと。現在の設定（利得およびＤＣ設定等の）の間のエラーが比較的小さい場合、任意のこのようなエラーが格納されるが、調整は次の更新間隔で必ずしもなされる必要はない。このように、所定の「ゼロゾーン」または閾値エラーレベルが利用され、それにより更新および変化が、測定されたエラーが所定のゼロモード値を超えない場合およびこれを超えるまでなされない。言い換えれば、更新は、エラーの著しい量が動作中に過剰補償およびチャタリングを避けるように存在する場合のみなされる。ゼロゾーン動作はより高い利得設定においてより重要になる。なぜなら、高利得レベルにおける小さい利得変化でさえも動作に対して著しい影響を有し得る。一実施形態では、利得が所定の閾値レベルを超える場合、利得調整は全くなされない。
【０１２８】
本発明によるシステムおよび方法が１つ以上の実施形態と共に説明されてきたが、本明細書中で説明された特定の形態に限定されることが意図されない。しかし対照的に、本発明の精神および範囲内に論理的に含まれ得るとして、このような代替、改変、および均等物を含むことが意図される。
【図面の簡単な説明】
【図１】
図１は、本発明の１つ以上の実施形態に従ってインプリメントされた無線デバイスの動作を一般的に示す１つ以上の無線ＬＡＮのブロック図である。
【図２】
図２は、任意のデバイスまたは図１のアクセスポイントの内部で組み込まれ得る、ゼロ中間周波数（ＺＩＦ）アーキテクチャにおいておよび本発明の実施形態に従ってインプリメントされた無線トランシーバの簡略化された概略ブロック図である。
【図３】
図３は、受信信号の利得を制御し、図２の無線トランシーバのＤＣオフセット低減または除去するように利用された補償システムのブロック図である。
【図４】
図４は、より正確にＤＣを決定および制御するために、利得ループとＤＣループとの間の利得インターフェースにおいて提供された較正手順を周期的に実行する較正器およびプログラム可能な調整メモリをさらに含む、図３の補償システムと同様の較正されたＤＣ補償システムのブロック図である。
【図５】
図５は、利得ループとＤＣループとの間の利得インターフェースとしてルックアップテーブルを使用する図４の補償システムと同様の較正された補償システムのブロック図である。
【図６】
図６は、利得変化を制限するように利得ループのリミットブロックを含む、図５の補償システムと同様の較正された補償システムのブロック図である。
【図７】
図７は、ＤＣループをさらに調整するための１つ以上のＤＣ調整値を格納しそして提供するさらなるルックアップテーブルを含む図５の補償システムと同様の較正された補償システムのブロック図である。
【図８Ａ】
図８Ａは、利得、ＤＣオフセット、および派生データを決定する較正手順を示すフローチャートである。
【図８Ｂ】
図８Ｂは、利得、ＤＣオフセット、および派生データを決定する較正手順を示すフローチャートである。
【図８Ｃ】
図８Ｃは、利得、ＤＣオフセット、および派生データを決定する較正手順を示すフローチャートである。
【図９】
図９は、全てのパケットに対して必要なタイミングを示す、短いプリアンブルパケットの通常のパケットの開始のための利得およびＤＣループのタイミングを示すタイムラインの図である。
【図１０】
図１０は、パケット送信の終了時のＡＣＫパケット優先捕捉のタイミングを示すタイムラインの図である。
【図１１】
図１１は、図２の無線トランシーバのためのパケットタイミングの終了時のＣＣＡ優先捕捉を示すタイムラインの図である。
【図１】
2004536478.tif 000010
【図２】
2004536478.tif 000011
【図３】
2004536478.tif 000012
【図４】
2004536478.tif 000013
【図５】
2004536478.tif 000014
【図６】
2004536478.tif 000015
【図７】
2004536478.tif 000016
【図８Ａ】
2004536478.tif 000017
【図８Ｂ】
2004536478.tif 000018
【図８Ｃ】
2004536478.tif 000019
【図９】
2004536478.tif 000020
【図１０】
2004536478.tif 000021
【図１１】
2004536478.tif 000022
【国際公開パンフレット】
2004536478.tif 000023
2004536478.tif 000024
2004536478.tif 000025
2004536478.tif 000026
2004536478.tif 000027
2004536478.tif 000028
2004536478.tif 000029
2004536478.tif 000030
2004536478.tif 000031
2004536478.tif 000032
2004536478.tif 000033
2004536478.tif 000034
2004536478.tif 000035
2004536478.tif 000036
2004536478.tif 000037
2004536478.tif 000038
2004536478.tif 000039
2004536478.tif 000040
2004536478.tif 000041
2004536478.tif 000042
2004536478.tif 000043
2004536478.tif 000044
2004536478.tif 000045
2004536478.tif 000046
2004536478.tif 000047
2004536478.tif 000048
2004536478.tif 000049
2004536478.tif 000050
2004536478.tif 000051
2004536478.tif 000052
2004536478.tif 000053
2004536478.tif 000054
2004536478.tif 000055
2004536478.tif 000056
2004536478.tif 000057
2004536478.tif 000058
2004536478.tif 000059
2004536478.tif 000060
2004536478.tif 000061
2004536478.tif 000062
2004536478.tif 000063
2004536478.tif 000064
2004536478.tif 000065
2004536478.tif 000066
2004536478.tif 000067
2004536478.tif 000068
2004536478.tif 000069
2004536478.tif 000070
2004536478.tif 000071
2004536478.tif 000072
2004536478.tif 000073
2004536478.tif 000074
2004536478.tif 000075
2004536478.tif 000076
2004536478.tif 000077
2004536478.tif 000078
2004536478.tif 000079
2004536478.tif 000080
2004536478.tif 000081
2004536478.tif 000082
2004536478.tif 000083
2004536478.tif 000084
2004536478.tif 000085
2004536478.tif 000086
2004536478.tif 000087
2004536478.tif 000088
2004536478.tif 000089
2004536478.tif 000090
2004536478.tif 000091
2004536478.tif 000092
2004536478.tif 000093
2004536478.tif 000094
2004536478.tif 000095
2004536478.tif 000096
2004536478.tif 000097
2004536478.tif 000098
2004536478.tif 000099
2004536478.tif 000100
2004536478.tif 000101
2004536478.tif 000102
2004536478.tif 000103
2004536478.tif 000104
2004536478.tif 000105
2004536478.tif 000106
2004536478.tif 000107
2004536478.tif 000108
2004536478.tif 000109
2004536478.tif 000110
2004536478.tif 000111
2004536478.tif 000112
2004536478.tif 000113
2004536478.tif 000114
2004536478.tif 000115
2004536478.tif 000116
2004536478.tif 000117
2004536478.tif 000118
2004536478.tif 000119
2004536478.tif 000120
2004536478.tif 000121
【国際公開パンフレット（コレクトバージョン）】
2004536478.tif 000122
【国際調査報告】
2004536478.tif 000123
2004536478.tif 000124
2004536478.tif 000125