(57)【要約】スイッチングコンバータを制御する方法であって、連続的なスイッチパラメータのディジタル化した波形を受信するステップと、このディジタル化した波形を分析して、パラメータの局所的最小値を検出するステップと、パラメータの局所的最小値においてスイッチを開放するステップとを具えている。この方法を実現する装置は、マイクロコントローラ及び少なくとも１つの波形ディジタイザを用いて、瞬時的な電力消費を測定することが好ましい。このマイクロコントローラは、スイッチング波形の最適な局所的最小値を選択して、最適な消費電力を達成する。
2004514395.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード共振電源システムを制御する方法であって、
（ａ） 連続的なスイッチパラメータの波形をサンプリングするステップと；
（ｂ） 前記サンプリングした波形を分析して、パラメータの局所的最小値を検出するステップと；
（ｃ） 前記パラメータの局所的最小値においてスイッチを閉じるステップと
を具えていることを特徴とする制御方法。
【請求項２】
受信してディジタル化した前記波形から検出した、一連の、パラメータの局所的最小値のうちの１つを選択するステップをさらに具えていることを特徴とする請求項１に記載の方法。
【請求項３】
パラメータの局所的最小値を、前記スイッチの電力消費にもとづいて選択することを特徴とする請求項２に記載の方法。
【請求項４】
前記電力消費を、前記サンプリングした波形、及び前記スイッチモード共振電源システムのパラメータから推測することを特徴とする請求項３に記載の方法。
【請求項５】
ディジタル制御装置が、複数の、パラメータの局所的最小値をテストして、最小電力消費モードを特定することを特徴とする請求項２に記載の方法。
【請求項６】
前記選択のステップが、最初の局所的最小値を特定するステップと、ある基準について、後続の局所的最小値をテストするステップと、前記基準に最良に適合する局所的最小値を選択するステップとを具えていることを特徴とする請求項２に記載の方法。
【請求項７】
前記波形が、スイッチ電圧及びスイッチ電流から成る群から選択したものであるか、あるいはこの群を含むより多くのものであることを特徴とする請求項１に記載の方法。
【請求項８】
請求項１に記載の方法を実行する装置であって、
プログラム可能なマイクロコントローラと；
少なくとも１つの波形ディジタイザと；
可制御のスイッチと；
前記マイクロコントローラの制御下で、前記スイッチを動作させる手段と；
前記分析に関するデータを記憶するメモリと
を具えていることを特徴とする装置。
【請求項９】
前記マイクロコントローラが、複数の、パラメータの局所的最小値を分析した結果を記憶することを特徴とする請求項８に記載の装置。
【請求項１０】
（ａ） プログラムメモリ及びランダムアクセスメモリを有するマイクロコントローラと；
（ｂ） 連続的なスイッチパラメータをディジタル化するディジタイザと；
（ｃ） 半導体スイッチを制御する出力と
を具えたスイッチング半導体制御装置において、
前記プログラムメモリが、連続的なスイッチパラメータを分析して、その結果に応じて前記半導体スイッチを制御するプログラムを具えていることを特徴とするスイッチング半導体制御装置。
【請求項１１】
前記連続的なスイッチパラメータが共振波形から成ることを特徴とする請求項１０に記載の制御装置。
【請求項１２】
前記連続的なスイッチパラメータが、スイッチ電圧及びスイッチ電流から成る群から選択したものであるか、あるいはこの群を含むより多くのものであることを特徴とする請求項１０に記載の制御装置。
【請求項１３】
前記連続的なスイッチパラメータが、各々がそれぞれの局所的変曲点を有する複数の領域を具えて、前記プログラムが、前記マイクロプロセッサを制御して前記複数の変曲点を分析して、最適な変曲点を特定するものであることを特徴とする請求項１０に記載の制御装置。
【請求項１４】
前記マイクロコントローラが、電力効率を最大にすべく前記半導体スイッチを制御して、前記連続的なスイッチパラメータが、電力効率を表わす変数であることを特徴とする請求項１０に記載の制御装置。
【請求項１５】
前記プログラムが、複数の動作モードの分析に関する情報を前記ランダムアクセスメモリに記憶すべく、前記マイクロコントローラを制御するものであることを特徴とする請求項１０に記載の制御装置。
【請求項１６】
共振スイッチング電源システムを制御する方法であって、この方法が、
選択した複数の異なる局所的最小値について、
（ａ） 半導体スイッチを開放して、過渡状態を生成するステップと、
（ｂ） 電圧または電流波形を分析して、選択した局所的最小値を検出するステップと、
（ｃ） 前記選択した局所的最小値に一致する時点で前記半導体スイッチを閉じて、この閉じる動作に関連する電力消費を検出するステップと
を連続的に実行するステップと、
選択した局所的最小値のそれぞれに関連する電力消費を比較して、最適な局所的最小値を特定するステップと
を具えていることを特徴とする制御方法。
【請求項１７】
前記電力消費を、分析した電圧または電流波形、及び共振スイッチング電源システムのパラメータにもとづいて推測することを特徴とする請求項１６に記載の方法。
【請求項１８】
さらに、電圧または電流波形を摂動について分析するステップと、摂動を検出した際に最適な局所的最小値を新たに特定するステップとを具えていることを特徴とする請求項１６に記載の方法。
【請求項１９】
選択した局所的最小値のそれぞれについて、関連する電力消費を前記ランダムアクセスメモリに記憶することを特徴とする請求項１６に記載の方法。
【発明の詳細な説明】
【０００１】
（発明の背景）
（発明の分野）
本発明は共振スイッチングの電力伝達装置に関するものであり、特に、広範囲にわたる電力出力の効率的な動作のために、スイッチング電源を解析し動作させるための、改善したアルゴリズム、方法、及びシステムに関するものである。
【０００２】
（従来技術）
準共振制御ＤＣ−ＤＣコンバータのような慣例の共振スイッチングコンバータでは、通常は半導体スイッチの形態のスイッチングデバイスが反復的にオン状態及びオフ状態になって、電源からの電力を高い電流レベルでパルス化する。簡単な原型の回路を図１に示す。
【０００３】
図２に示すように、スイッチＳ（パワーＭＯＳＦＥＴ）をオン状態にすると、このスイッチをオフ状態にするまで、電流Ｉｄが一般に直線的に立ち上がる。このスイッチの転移はコントローラによって制御し、これは図１には示していない。このスイッチをオフ状態にした後に、ダイオードＤｏが導通して、タンク回路を放電させて、変圧器の２次側及び負荷にエネルギーを転送する。出力ダイオードが導通を停止すると、このスイッチの両端の電圧が振動を開始して、最初は低下する。通常の準共振制御装置は、この振動の第１（最初）の底または谷において、このスイッチをトリガして導通を開始させて、このサイクルを再び開始する。
【０００４】
アクティブ（能動）スイッチＳは、前記サイクルの任意の部分で閉じるように制御することができる。しかし、スイッチングによって消費される電力は、スイッチに印加する方形波電圧×スイッチの容量に比例し、そしてスイッチング周波数にも比例し、このため、動的な過渡状態のゼロ電圧段階または最小電圧段階でスイッチをオン状態にしようと試みる設計が発展してきた。このプロセスのことをゼロ電圧スイッチング（ＺＶＳ）と称する。通常動作中のＤＣ電源では、アクティブスイッチの両端の最小電圧を非ゼロにすることができる。
【０００５】
これに関連する回路トポロジはゼロ電流スイッチングを行い、ここでは電流がゼロになるとアクティブスイッチの導通状態が変化し、これをゼロ電流スイッチング（ＺＣＳ）と称する。
【０００６】
アクティブスイッチを閉じるタイミングを取るために、例えば最小電圧のアナログ検出、しきい値検出、等のような多数の技法が以前から採用されている。多くの設計では、過渡振動のリンギング（減衰振動ひずみ）が、例えば正の電源電圧のような、最小電圧より上の値まで減衰し、そして複雑な検出アルゴリズムは以前から実現が困難なので、スイッチング論理回路を、時間遅延、電圧しきい値、あるいはゼロ交差トリガの１次導関数にもとづいて制御している。
【０００７】
広範な負荷用に設計した電源では、スイッチング電力損失によって低負荷における効率が損なわれる。本質的に、高電流用の適切な低インピーダンスの半導体スイッチは、固有のゲート容量を有する。従って、タンクに再充電するためにオフ切り換えした過渡状態の第１の谷においてスイッチを動作させて、負荷に応じて充電時間を調整する通常の方策（即ちパルス幅変調）は、スイッチングの非効率性による過剰な損失が生じる。
【０００８】
ゼロ電圧スイッチング（ＺＶＳ）法を電圧共振コンバータに適用することによって、ＤＣ−ＤＣコンバータにおけるオン切り換えの損失が大幅に低減されることは、従来技術において既知である。
【０００９】
慣例の準共振コンバータ（ＱＲＣと称する）は、ゼロ電圧スイッチング、あるいは少なくとも最小電圧スイッチングを達成するように設計されている。即ち、パワーＭＯＳＦＥＴを、そのドレイン電圧の第１の谷（最小値）でオン状態にする。その合理性は、１次側の共振キャパシタ（Ｃ＝Ｃｐ＋寄生容量）に蓄積されるポテンシャルエネルギーが１／２ＣＶ２に等しくなるということである。このエネルギーは、パワーＭＯＳＦＥＴがオン切り換えされる際に毎回、このパワーＭＯＳＦＥＴによって消費される。従ってＶを最小化することによって、電力損失が最小化される。
【００１０】
しかし、実際のスイッチングの電力損失は１／２ＣＶ２ｆであり、ここでｆは電源のスイッチング周波数である。ＱＲＣのスイッチング周波数は、入力電圧に比例し、出力負荷に反比例して変化する。従って、最大入力電圧と最小負荷という最悪の場合の組み合わせの下では、スイッチングの電力損失が許容できないくらい高くなる。このことは、慣例のＱＲＣの動作範囲を厳しく制限する。
【００１１】
例えばサンケン電気社のＦ６６５６コントローラを使用する通常の準共振電源の設計では、このコントローラはドレイン電圧の最小値（「谷」）を直接検出しない。その代わりに、このコントローラは固定しきい値の交差の検出に頼っている。従って、例えば１１０ＶのＡＣ入力及び８０Ｗの負荷という最良の動作条件下でも、ゼロ電圧スイッチングは達成されない。
【００１２】
動作の周波数は、電源ライン及び負荷の条件により大幅に変化する。この周波数は、最大ライン入力と最小負荷との組み合わせの下で最高になる。より高い周波数では、より高いＥＭＩが生じ、そしてより大きいスイッチング損失も生じる。結果的に、周波数範囲の制限によって、このＱＲＣの動作範囲が厳しく制限される。この制限はアナログコントローラの欠点ではないが、準共振動作の自己発振モードにおける固有の問題である。
【００１３】
高周波共振、準共振、及び多共振コンバータは多くの文献に記載され、ゼロ電流スイッチングの準共振コンバータのいくつかの例として、Ｖｉｒｇｉｎｉａ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＣｅｎｔｅｒのＦｒｅｄ Ｃ． Ｌｅｅ氏による種々の出版物及び特許：即ち米国特許４，７２０，６６７（Ｌｅｅ他）、４，７２０，６６８（Ｌｅｅ他）、４，８５７，８２２（Ｔａｂｉｓｚ他）を参照されたい。これらのコンバータは、ゼロ電圧スイッチング（ＺＶＳ）及びゼロ電流スイッチング（ＺＣＳ）を含むソフトスイッチング技術を採用して、通常はパワーＭＯＳＦＥＴである主スイッチング素子によってもたらされるスイッチング損失を低減して、電力コンバータ全体の効率を改善している。
【００１４】
ゼロ電流スイッチングの準共振コンバータ（ＺＣＳ−ＱＲＣ）は、オフ切り換えの前に、スイッチングトランジスタの電流をゼロに調整することによって、オフ切り換えの損失を低減している。このことは、ＺＣＳ−ＱＲＳが約２ＭＨｚまでの周波数で動作することを可能にする。ＺＣＳ−ＱＲＣのスイッチング周波数をさらに増加させることは、容量性のオン切り換え損失のために達成困難である。また、非ゼロ電圧におけるトランジスタのオン切り換え、及びトランジスタの出力容量によって生じる結果的な寄生発振にミラー効果が関係しているという点で、ミラー効果が作用してくる。
【００１５】
ゼロ電圧スイッチングの準共振コンバータは、オン切り換えの前にスイッチングトランジスタの電圧をゼロに調整することによって、オフ切り換え損失の問題を軽減する。結果として、ＺＶＳ−ＱＲＣが１０ＭＨｚまでのより高い周波数で動作可能になる。しかし、ＺＶＳ−ＱＲＣには２つの大きな制約がある。１つの問題は、負荷範囲に比例した、スイッチングトランジスタに対する過剰な電圧ストレスである。このことは、広範囲の負荷変化でのＺＶＳ−ＱＲＣの実現を困難にする。他の問題は、準共振コンバータに使用する整流ダイオードの接合容量によって生じる。ダイオードがオフ状態になる際に、この接合容量が共振インダクタンスと共に発振する。これらの振動を減衰させれば、これらの振動が高周波数で大きな電力消費を生じさせ、減衰させなければ、これらの振動が準共振コンバータの電圧ゲイン（利得）に悪影響し、これにより閉ループ系の安定性に悪影響する。
【００１６】
準共振モードとは、定義により、系が可変周波数及び不連続電流で動作することを意味する。前記発振周波数は、準共振コンバータ用の直接的な制御は行わない。その代わりに、パワースイッチングデバイスのオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆを制御する。周波数の変化は、Ｔｏｎ及びＴｏｆｆを変化させた結果である。
【００１７】
パワーデバイスのオン時間はＤＣ電源電圧、１次側のインダクタンス、最大ドレイン電流、並びに帰還（調整）電圧によって決まる。本発明の好適例の場合は、準共振コンバータの具体例にＩｄ＝６Ａのピーク値を設けて、この値はＶｔｈ（０．７３Ｖ）÷Ｒｓ（０．１２Ω）によって与えられる。１１０ＶのＡＣ入力では、およそｄＩ／ｄｔ＝Ｖ／Ｌ＝１５０Ｖ／１４２μＨ＝１．０６Ａ／μＳになる。従って最大のＴｏｎは（帰還電圧がなければ）５．６μＳになる。帰還電圧が存在すれば、（出力誤差信号に比例した）ＤＣバイアスが電流波形に加わる。出力電圧が調整値に近づくにつれて、より高いＤＣバイアスが加わる。このことは本質的にＩｄのピーク値を低下させて、これはＴｏｎをより短くすることと等価であり、従って各サイクルに転送されるエネルギーがより少なくなる。
【００１８】
パワーデバイスのオフ時間は従来から、出力ダイオードが導通を終了するのに要する時間（負荷に依存する）に、ドレイン電圧が最小値まで降下する期間を加えた値によって決めている。パワーデバイスを最初にオフ状態にすると、Ｖｄ（ドレイン電圧）がピーク値まで上昇して、出力ダイオードがまだ導通している限り、このピーク値は、Ｖｄｃに２次側からの反射電圧（出力電圧×変圧器の巻き数比）を加えた値に等しい。出力ダイオードが一旦導通を停止すると、Ｖｄが、Ｖｄｃから反射電圧を引いた最小値に向かって、１次側のＬ−Ｃ回路の共振周波数によって決まる速さで降下を開始する。今回は、持続時間はＴ＝π√（Ｌｐ・Ｃｐ）によって与えられ、ここでＬｐ及びＣｐは１次側のインダクタンス及びキャパシタンスである。
【００１９】
効率及びＥＭＩを考慮すれば、Ｖｄｓがゼロに降下するか（ゼロスイッチング）、あるいは少なくとも最小になった際に、ＭＯＳＦＥＴをオン状態にするこのが望ましい。好適な準共振制御装置の場合には、Ｌｐ＝１４２μＨ、Ｃｐ＝４７０ｐＦであり、従ってＴ＝０．８１μＳとなる。前記反射電圧は約１５０Ｖになる。
【００２０】
既知のＱＲＣコントローラの集積回路、ここではサンケン電気社のＦ６６５６を実験室で測定すると、低いライン電圧（１１０ＶＡＣ）及び公称負荷（８０Ｗ）の下では、Ｖｄが約７５Ｖに降下するとＭＯＳＦＥＴがオン状態になることが示された。従って、この回路が実際にはゼロ電圧スイッチングを達成していないことは明らかである。より高いライン電圧（２２０ＶＡＣ）及び軽負荷の下では、この状況はより悪くなる。
【００２１】
なお、この回路トポロジにおいて生じる問題は、準共振電源を含むがこれに限らず非常に多様な回路におういて生じる。しかし、一般的な問題は、単調でない動的な波形の複雑な特性にもとづいて、最適効率を達成するための制御方策を実現するいずれの場合にも生じる。
【００２２】
（発明の概要）
本発明は、非単調な動的波形にもとづくシステムの制御を実現して、広範囲の出力負荷及び入力ライン条件の下で最適な性能を達成するシステムを提供するものである。
【００２３】
好適例によれば、性能を最適化するために、システムの効率をモデル化して、スイッチを複数の時間微分モードで選択的に動作させる。
【００２４】
第２の好適例によれば、異なる事象で電源のスイッチを選択的に動作させることによって、システムの動作範囲を拡張して、より大きい電力出力比を含むようにする。
【００２５】
なお、性能のパラメータは通常、効率であり、即ち負荷に送達される電力の、電源から引き出される電力に対する比率である。しかし、例えば負荷調整、電磁波妨害、スイッチ素子の発熱、等の他のパラメータを最適化することもできる。本発明による制御装置は通常、少なくとも、例えばスイッチングＭＯＳＥＦＴのドレイン電圧Ｖｄのようなディジタル化した波形を受信するプログラム可能なディジタル制御装置を具えている。同様に、ドレイン−ソース電流Ｉｄｓが追加的なパラメータになる。動的スイッチングの過渡状態が特に関連する事項なので、ＭＯＳＦＥＴのＶｄを十分な精度でサンプリングして、正しい過渡状態を推定できるようにしなければならない。一般に、この過渡状態は、原理的な最高周波数成分のナイキストレート（周波数）よりも高いレートでサンプリングしなければならないが、信号をサブサンプルして、多数のスイッチング過渡状態から波形の再構成を試みることが可能である。しかしこのことは、精密なトラック−ホールド回路を必要とするが、より低速のアナログ−ディジタルコンバータ回路の採用を可能にする。
【００２６】
例えば、準共振電源では、スイッチをタンク回路の振動に同期させて動作させることができ、ここでは、この同期は、現流の設計のように波形の第１の谷に限定されることなく、任意に選択した振動を表わすことができる。選択する動作モードは、測定または推定した性能、及び／または推定して選択したモードの性能に対する効果を測定又は推定した値にもとづいて選択することができる。
【００２７】
このため、通常、サイクルを非常に短くし、従って高い周波数の動作にする高入力電圧／低負荷条件の下では、通常のＱＲＣは、低い効率の問題があり、即ち電源内で消費される電力の、負荷に転送される電力に対する比率が高い。実際には、ＱＲＣは、負荷調整を維持するためにこうした高周波数で動作する必要がなく、むしろ、従来の制御アルゴリズムがこうした条件を強いる。従って、本発明によれば、スイッチの動作を許可する前に遅延を挿入することによって制御アルゴリズムを改善する。従って、この遅延が実際のスイッチ動作を制御するか、あるいは単に通常の最小電圧スイッチングアルゴリズム用のゲートとして作用する。
【００２８】
本発明によれば、この遅延は多数の方法で発生することができる。まず、入力電圧及び負荷を、例えばＭＯＳＦＥＴスイッチのＶｄｓ及びＩｄｓを同時に測定することによって、直接または間接的に測定することができ、これらの値を乗算すると消費電力を測定できる。試験中を通して負荷が比較的一定であると仮定しているので、電源から引き出す電力を低減する条件を有効に最大化することができる。
【００２９】
なお、タンク共振が時間と共に減衰して、時間と共に増加する局所的波形の最小電圧に至るので、各後続の間隔をおいて、スイッチの切り換えそのものによる電力消費が相対的に増加する。これに加えて、スイッチ間隔どうしの時間周期が増加するので、オン期間中に引き出される電流が増加する。従って、最も有効な問題解決法は、オン切り換えにおける特別な遅延ではない。従って、最適なスイッチング間隔の局所的探索は通常、自明かつ実現不可能な無限の遅延にはならない。
【００３０】
従って、本発明は、低負荷／高周波数により低下した効率と、非最小の電圧レベルにおけるスイッチングにより低下した効率とを平衡させて、これらは次式：Ｐ＝１／２ＣＶ２ｆ（スイッチング損失）及びＰ＝Ｉ２Ｒ（消費損失）によって相互に関係し、ここにＩはＲＭＳ電流であり、これらは既知の方法で容易に計算することができる。
【００３１】
最大効率のために最も普通に選択されるスイッチング間隔は第１、第２、及び第３共振ピークであることが、実験によって特定されている。従って、通常の設計では、前記局所的探索を、帰還最適化システムにおけるこれらの間隔に限定するか、あるいはマップを、好適例にもとづくルックアップテーブル（早見表）におけるこれらの選択に限定することができる。
【００３２】
往々にして、瞬時電力消費の計算を用いてシステムの状態を測定するが、このことは必ずしも必要でない。例えば、マイクロコントローラにもとづくシステムでは、動作パラメータにもとづいて負荷を計算することがある。あるいはまた、比較的単純な温度センサを採用して、負荷の電力消費を検出することができる。最後に、負荷範囲に対応して、比較的単純かつ時間が重要でない信号が利用可能である。
【００３３】
入力電圧は往々にして容易に測定することができ、電源は通常、インピーダンスが低く、かつ動的変化が比較的小さい。この電圧は、他の要素にもとづいて推定することもできる。
【００３４】
そしてなお、電源パルスを分析して、電源を制御することもできる。この場合には、動作パラメータを検出するためには、電圧及び電流の検出よりもむしろ精密なタイミングが頼りである。従って、システムが行う動作は、動作周波数にもとづいて規定される。例えば、上述したように、ＱＲＣ電源の効率を特に制限するものは、高電圧／低負荷の条件であり、この条件はもともと、周波数にもとづいて検出することができる。ＭＯＳＦＥＴスイッチのオン時間Ｔｏｎは、電源コントローラによって、出力からの誤差信号にもとづいて制御し、このオン時間は、軽負荷条件かつ高い入力電圧の下では短い。単に、Ｔｏｎの持続時間及び動作周波数を検出する（あるいは、これらは被制御のパラメータなので、知る）ことによって、回路の動作モードを検出することができる。この動作モードに対して敏感な制御を採用して、これにより、スイッチング用の遅延窓を選択することによって、効率を向上させる可能性を伴って、回路のさらなる制御を達成することができる。
【００３５】
アナログコントローラの場合には、制御アルゴリズムは、従来の電源制御回路で用いたような、比較的原始的なものである。同じ制御アルゴリズムですべての動作条件をカバーしなければならないので、最適化した動作は通常、狭い領域でのみ可能であり、（最高ライン電圧で最低負荷、あるいは最低ライン電圧で最高負荷のような）最悪の場合の組み合わせをカバーするために、多くの回路構成要素を余裕をもたせて設計しなければならない。
【００３６】
電力変換回路用のディジタルコントローラの使用は、これに対応するアナログの従来品に対して多くの利点をもたらす。ディジタルコントローラに受け継がれる主な利点の１つは、制御アルゴリズムを実現する柔軟性（フレキシビリティ）であり、これは実際には、制御アルゴリズムを適応的に容易に変化させる能力である。第２の利点は、径路依存性を容易に提供する能力であり、即ち前の状態の記憶（メモリ）である。ディジタルコントローラの場合には、制御アルゴリズムをソフトウエアで実現するので、回路構成を物理的に変更することなく、種々の制御方法を分析することができる。より巧妙な制御アルゴリズムをディジタルコントローラ用に開発して、広範囲の動作条件にわたって電源の効率を最適化することができる。
【００３７】
各スイッチングサイクル中に１次インダクタンスに蓄積されるエネルギーの量は、ＭＯＳＦＥＴのオン時間（Ｔｏｎ）によって決まる。この持続時間は、ＤＣ入力電圧Ｖｄｃ及び１次インダクタンスＬｐに依存する。より高いＶｄｃ及びより小さいＬｐは、より急峻な傾斜を意味し、従ってより短いＴｏｎを意味する。ディジタルコントローラの場合には、Ｖｄｃの値を測定することができる。Ｌｐが既知かつ固定であるので、Ｔｏｎの最大値を直接計算して、ＰＷＭにプログラムすることができる。従ってこの場合には、サイクル毎のピーク電流検出は不要である。電圧調整を達成するために、出力電圧をサンプリングして、Ｔｏｎの値からｄＴを減算し、ここにｄＴは出力電圧の誤差信号に比例する。即ち、出力電圧が高過ぎる場合にはＴｏｎをより短くして、出力が低過ぎる場合にはＴｏｎを（最大限度内で）より長くする。このことは、出力を正確かつ適応的に制御し、過渡状態を予測して制御することを可能にするという追加的かつ独自の利点をもたらす。
【００３８】
従って、本発明の目的は、効率係数を推測して、この変数にもとづいて、例えばＭＯＳＦＥＴをスイッチングして電源を制御する、電源用のディジタル制御を提供することにある。
【００３９】
本発明の目的は、例えば準共振制御におけるスイッチングの過渡状態に続く減衰振動の選択次数の局所的最小値のように、所望の振動サイクルまたはサイクルの一部分を選択して、スイッチの切り換えを生じさせることが可能な共振モード電源用の制御を提供することにもある。
【００４０】
本発明のさらなる目的は、推測した電源の効率係数を最大化する適応的な帰還依存の制御アルゴリズムを実現する電源用のプログラム可能なディジタル制御を提供することにある。
【００４１】
本発明のさらに他の目的は、初期の許容可能なスイッチングウインドウ上で、あるいはこのウインドウの後に、スイッチングプロセスを動作させるためのウインドウを選択する時間ゲートを提供することにある。
【００４２】
これら及び他の目的は、以下の、好適な実施例の図面を参照した詳細な説明より明らかになる。
【００４３】
（発明の好適な実施例の詳細な説明）
例１
図３に示す回路は、図１と同様の準共振制御電源回路であり、この回路をＳａｂｅｒでシミュレーションした。シミュレーションに使用したパワーデバイスＱ１１５はＭＴＰ４Ｎ５０Ｅであり、これは定格４Ａ、５００ＶでＲｏｎ＝１．４ΩのＭＯＳＦＥＴである。１次側インダクタンスＬ１１０の磁化インダクタンスは１４２μＨとして与えられ、その漏洩インダクタンスは２μＨと仮定する。Ｔｏｎは２次側からの誤差信号に従って調整し、従って出力電圧は常に２４０Ｖに調整されている。出力電力は所定の負荷抵抗値について８０Ｗである。発振器に対して異なる時間周期を設定することによって、一連のＴｏｎ及びＴｏｆｆが得られる。実際の電力損失はＳａｂｅｒで、ＶｄとＩｄの瞬時値を乗算して、１０個の完全なスイッチングサイクルにわたって平均を取ることによって計算することができる。この予測した電力損失は、電力損失の実測値と相関があり、従って、たとえＩｄの実測値がなくても、電力損失の推測において回路のモデルを使用する根拠を与える。
【００４４】
本発明によれば、ソフトウエア制御方式を採用して、推測した電力損失の最小値に達するまで、Ｔｏｆｆの持続時間を適応的に調整する。この最適化プロセスは、例えば電源投入時、及びライン電圧または負荷条件に変化が存在する際にいつも実行することができる。このソフトウエア制御方式の速度は重要ではなく、反復計算毎に数ミリ秒を要し得る。
【００４５】
図３に、制御を実現するのに好適なマイクロコントローラ回路を図式的に示し、図４に、第１の谷の検出及びスイッチのトリガ用の制御方法についてのフローチャートを示す。図３では、例えば８０Ｃ５１マイクロコントローラの派生品のようなマイクロコントローラ１０１が、（抵抗Ｒ１２０及びＲ１２１を含む単純な抵抗分圧記器を用いて適度の振幅にスケールダウン（縮小）した）ドレイン電圧１１３をサンプリングするアナログ−ディジタル変換器１０５からのディジタル化した信号を受信する。高速のアナログ−ディジタル変換器（ＡＤＣ）１０５（８ビット、５Ｍサンプル／秒またはそれ以上）を使用することが好ましい。マイクロコントローラ１０１は、ＭＯＳＦＥＴ　Ｑ１１５用のゲートドライバ１０４を制御する。このマイクロコントローラの制御プログラムはＲＯＭ１０３に記憶し、動的かつ適応的なパラメータはＲＡＭ１０２に記憶することができる。マイクロコントローラ１０１は、ドレイン電圧Ｖｄ、及び容量、抵抗、及び動作周波数のような、回路の既知の静的及び動的パラメータから、スイッチングによって消費される電力を計算する。
【００４６】
ダイオードが導通を中止した後の、回路の振動に対するスイッチ切り換えのタイミングは、動作のサイクルが連続すると共に増加的に変化して、スイッチング中に消費される電力が相対的なタイミングにマッピングされる。このマッピングを終了した後に、マイクロコントローラ１０１がＭＯＳＦＥＴ　Ｑ１１５のスイッチを、最適な時刻に閉じるように連続的に制御して、推測した最低の電力損失を達成する。代替または追加的な制御アルゴリズムを採用して、例えば発生する電磁波妨害を最小化するか、あるいは、スイッチが閉じるタイミングが完全な反復列にならないことを保証することによって、この妨害を広帯域に拡散させることができる。
【００４７】
前記電圧を測定するディジタイザは、装置の連続的な動作を監視するためにも使用する。電圧波形が前のサイクルから大幅に変化した場合には、制御はスイッチングのタイミングを再び最適化する。なお、例えばドレイン電流（Ｒｓ１１１の両端の電圧から計算できる）のような、回路からの電流波形を測定するように、システムを構成することもできる。
【００４８】
この制御方式の主な利点は、電源電圧及び負荷条件の変化に適応して、常に最小損失のために最適なスイッチング時間に到達することができるということにある。この方式は、固定しきい値の方式よりもはるかに優れており、ここでは、ある程度の安全マージン（余裕）を確保するために、Ｖｄが最小値に達する前に、前記ＭＯＳＦＥＴが常にオン状態に切り換わらなければならない。
【００４９】
エリアシング技法を採用して、ナイキストレート（周波数）以下で採取した反復的な連続波形の瞬時値をより精密な波形に再構成することができる。
【００５０】
例２
本発明の第２実施例によれば、ディジタル制御技法を採用して、第１の谷、第２の谷、またはより高次のあらゆる谷を含むドレイン電圧の局所的最小値のいずれにおいても、ＱＲＣが選択的にオン切り換えを行うことを可能にする。
【００５１】
どの谷を選択すべきかの決定は、例えば実際のスイッチング電力損失についての計算結果にもとづく。高い入力電圧かつ低い負荷条件の下では、第２の谷あるいはより高次の谷におけるスイッチングが、実際にスイッチング電力損失を低減可能であることが実験的に示されている。
【００５２】
上記の方法のある程度の利点は、より高次の谷においてスイッチングすることによって、高入力／低負荷の条件下で、ＱＲＣの動作周波数を大幅に低減することができるということにある。このことは、多谷型ＱＲＣが、ずっと広範囲の入力及び負荷条件で効率的に動作可能であるということを意味する。
【００５３】
パワーＭＯＳＦＥＴのドレイン電圧は、高速のアナログ−ディジタル変換器を用いてサンプリングする。これらのサンプリングしたデータ点は、分析のためにマイクロコントローラ（例えば８０Ｃ５１）に供給する。そして前記制御プログラムは、局所的最小値の位置を計算し、従って共振振動の周期を計算することができる。
【００５４】
以下に、図４及び図５に示す手続きの概要を記す。
１．起動中には、図７Ａに示すように、オン時間についての最小値及びオフ時間についての最大値（従って非常に低周波数かつ低いデューティサイクル）でパワーＭＯＳＦＥＴを動作させる（ステップ２０１）。
２．（出力調整を達成するために）オン時間を次第に増加させて、ドレイン電圧を走査して、前の局所的最小値を見出す（ステップ２０２）。図７Ｂに示すように、オフ時間を調整して、前の谷のどこかに新たな周期区画を作成する（ステップ２０３）。提起された各動作点をテストして、これが第１の谷であるか否かを特定する（ステップ２０４）。
３．図７Ｃに示すように、２、３回の反復計算の間に、探索アルゴリズムによって、オフ時間を第１の谷に接近させる（ステップ２２１）。
４．図７Ｄに示すように、第１の谷に到達すると、ドレイン波形から大量の情報を収集可能になる（ステップ２０５）。
【００５５】
まず最初に、ドレイン波形の平坦な部分において電圧を見出すことができる。この電圧はＶｄｃ＋Ｖｒで与えられ、ここにＶｒは２次側からの反射電圧である。
【００５６】
次に、ドレイン波形の第１の谷において、電圧を測定することができる。この電圧はＶｄｃ−Ｖｒで与えられる。
【００５７】
上記２つの値にもとづいて入力電圧Ｖｄｃ、並びに反射した出力電圧Ｖｒを計算することができる。
【００５８】
そしてスイッチング電力損失をＰ＝１／２ＣＶ２ｆとして計算することができ、ここにＶ＝Ｖｄｃ−Ｖｒが最小電圧であり、ｆは周波数であり、即ち１／（Ｔｏｎ＋Ｔｏｆｆ）である。
【００５９】
さらに、ドレイン電圧が平坦部分から最低点まで降下するのに必要な時間を特定することができる。この時間は共振回路の時定数であり、次式によって定まる。
Ｔ＝π√（Ｌｐ・Ｌｐ）
なお、本例の場合には、この時定数は実際の波形から定まり、従ってこの値は構成要素の許容誤差および寄生値に影響される。
５．これまでに収集した情報にもとづいて、第２の谷の位置の「学習推定」を行うことができる（ステップ２２２）。図７Ｅに示すように、第２の谷に入るようにオフ時間を更新し、そして探索範囲をＴの半分の範囲に限定して、探索アルゴリズムがこの谷から出ないようにする（ステップ２２３）。
【００６０】
第２の谷についての新たな電力損失を計算する（ステップ２２４）。この損失が第１の谷についての損失よりも小さければ（ステップ２２５）、正しい方向に向っていることがわかる。さもなければ、前の谷に戻るべきである（ステップ２２７）。
６．同時に、図７Ｆに示すように、第３またはより高次の谷に飛んで（ステップ２２６）、新たに電力損失を計算して、最小電力損失を与える谷を特定する。
【００６１】
図６のフローチャートに示す実験の結果からわかるように、高入力電圧かつ低負荷条件の下では、より高次の谷のスイッチングが、より小さいスイッチング損失を生じさせることができる。
【００６２】
図６に、ＱＲＣテスト回路のＳａｂｌｅシミュレーションの結果を示す。上の図には、１１０Ｖにおける平均電力損失（ワット）対Ｔｏｆｆ（マイクロ秒）を示し、下の図には２２０Ｖの入力電圧における同じ図を示す。平均電力損失は１ｍＳのスイッチングサイクル１０回について平均したものである。Ｔｏｎ＝Ｔ＊Ｄ、Ｔｏｆｆ＝Ｔ＊（１−Ｄ）、そして出力電力＝８０Ｗである。
【００６３】
これらのフローチャートが有効であるさらなる詳細値として、テスト結果を以下の表に示す。
【００６４】
2004514395.tif 000003
【００６５】
2004514395.tif 000004
【００６６】
ディジタルコントローラの使用は、固定しきい値の検出あるいは他の単純な制御方式に頼る必要性をなくすことによって、電源の設計を進歩させる。ドレイン電圧をサンプリングして、最小点（「谷」）の位置を特定することができる。従って、最良の動作条件下でゼロ電圧スイッチングを達成し、他のすべての条件について最小電圧スイッチングを達成することができる。しきい値検出を必要としない直接計算によって、スイッチング損失を最小化することさえも可能である。
【００６７】
さらに、ディジタル制御装置の実現は、例えば例１で概要を述べたシステム及び方法におけるような、第１の谷におけるスイッチングの実際上の制限から解放する。所定の動作条件下では、図８に示すように、実際には、第２または後続の谷においてスイッチングすることがより望ましい。
【００６８】
第２の谷またはその後の谷においてスイッチングすることによって、動作周波数を大幅に低下させることができる。１サイクル当りのスイッチングエネルギー損失は、第１の谷におけるスイッチングに比べて少し大きいが、これは、より低いスイッチング周波数によって部分的に、あるいは完全に補償され、従って所定の条件下では、総合的な効率を実際に改善することができる。
【００６９】
他のある程度の利点は、第２の谷でのスイッチングを用いることによってスイッチング周波数が低下するので、特に非常に軽い負荷条件については、動作条件を大幅に拡張することができるということにある。実験結果は、第２の谷またはより高次の谷のスイッチングモードで動作させることによって、ＱＲＣの動作を９ワットまで低下させて維持することができることを示している。従って、同じＱＲＣが、通常モード（８０Ｗ）からスタンバイ（待機）モード（１５Ｗ）に至るまでの全体で一貫して動作することができる。
【００７０】
例３
シミュレーション結果にもとづいて、図１に示す回路と同様のアーキテクチャの、原型のＱＲＣ装置を構成した。２次側の出力の１つのみを負荷抵抗に接続した。入力の電力消費及び力率を、Ｖｏｌｔｅｃｈ社のＰＭ１００電力計を用いて測定した。
【００７１】
その結果を図９及び図１０に示し、これは、最良の動作条件（通常負荷、約１４５Ｖ ＲＭＳのライン電圧）下では、第１の谷におけるスイッチングモード及び第２の谷におけるスイッチングモードが共に、全く同じ効率を与えることを示している。より低いライン電圧では（導電損失が支配的になる）、第１の谷におけるスイッチングがより高効率である。より高いライン電圧では（スイッチング損失が周波数と共に増加する）第２の谷におけるスイッチングがより高効率である。非常に軽い負荷では、第２または第３の谷におけるスイッチングが常により高効率である。
【００７２】
従って、総合的な効率は、適応制御アルゴリズムを用いて、制御マップまたは実際の効率測定にもとづいて適切な谷を選択することによって最大化することができる。低いライン電圧かつ重負荷（従ってより低い動作周波数）では、従来の第１の谷におけるスイッチングを採用する。高いライン電圧かつ軽負荷の条件（従ってより高い動作周波数）では、第２の（またはより高次の）谷におけるスイッチングが、より高い効率を生じさせることができ、従ってこれを採用する。こうすることによって、追加的な電力消費の犠牲なしに、ＱＲＣの動作範囲を大幅に拡張することができる。
【００７３】
図９及び図１０は次の表にもとづくものであり、ここでは、
ＱＲＣが非常に軽負荷で動作し、
下記の条件で電力効率を測定した。
負荷＝２．８４ｋΩ（１６０Ｖの出力で９．０Ｗ）
Ｖｏｌｔｅｃｈ社のＰＭ１００を用いて入力電力を測定
注：電力消費には、Ｖｄの両端の抵抗ドライバ（１４１．５ｋ）を含む。
注：ゲートドライバは別個に給電する。
【００７４】
2004514395.tif 000005
ＱＲＣが通常負荷で動作
第１の谷におけるスイッチング対第２の谷におけるスイッチング
１６０Ｖの出力で負荷＝３３３Ω（Ｐｏｕｔ＝７６．９Ｗ）
【００７５】
2004514395.tif 000006
【００７６】
2004514395.tif 000007
【００７７】
2004514395.tif 000008
【００７８】
その他の観測結果：
力率は第１の谷におけるスイッチングか第２の谷におけるスイッチングかには無関係である。
より高いライン電圧（より高い周波数）では、第２の谷におけるスイッチングがより高効率になる。
【００７９】
以上の記述では、本発明の特徴及び利点について説明してきたが、これらの開示は例示に過ぎず、請求項の範囲内で部品の配置の変更を行い得ることは明らかである。
【図面の簡単な説明】
【図１】従来技術の、ハーフブリッジ、ゼロ電圧スイッチング、準共振コンバータの図式的な回路図である。
【図２Ａ】スイッチを通る電流波形を示す図である。
【図２Ｂ】スイッチの電圧波形を示す図である。
【図３】電流及び電圧を同時に検出するデュアルアナログ−ディジタルコンバータを有するマイクロコントローラを示す図である。
【図４】波形中の第１の谷を検出するディジタル制御のフロー図である。
【図５】波形中のＮ回目の第１の谷を検出するディジタル制御のフロー図である。
【図６】電力損失体ＴＯＦＦの表及びグラフである。
【図７Ａ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図７Ｂ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図７Ｃ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図７Ｄ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図７Ｅ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図７Ｆ】最適なスイッチング窓の探索中の、種々の時点についての電流及び電圧波形を示す図である。
【図８】第２の谷のスイッチングの電圧波形を示す図である。
【図９】軽負荷についての、第１及び第２の谷についての、周波数対ライン電圧、及び入力電力対ライン電圧の表及びグラフを示す図である。
【図１０】重負荷についての、第１及び第２の谷についての、周波数対ライン電圧、及び入力電力対ライン電圧の表及びグラフを示す図である。
【図１】
2004514395.tif 000009
【図２Ａ】
2004514395.tif 000010
【図２Ｂ】
2004514395.tif 000011
【図４】
2004514395.tif 000012
【図５】
2004514395.tif 000013
【図６】
2004514395.tif 000014
【図７Ａ】
2004514395.tif 000015
【図７Ｂ】
2004514395.tif 000016
【図７Ｃ】
2004514395.tif 000017
【図７Ｄ】
2004514395.tif 000018
【図７Ｅ】
2004514395.tif 000019
【図７Ｆ】
2004514395.tif 000020
【図８】
2004514395.tif 000021
【図９】
2004514395.tif 000022
【図１０】
2004514395.tif 000023
【国際公開パンフレット】
2004514395.tif 000024
2004514395.tif 000025
2004514395.tif 000026
2004514395.tif 000027
2004514395.tif 000028
2004514395.tif 000029
2004514395.tif 000030
2004514395.tif 000031
2004514395.tif 000032
2004514395.tif 000033
2004514395.tif 000034
2004514395.tif 000035
2004514395.tif 000036
2004514395.tif 000037
2004514395.tif 000038
2004514395.tif 000039
2004514395.tif 000040
2004514395.tif 000041
2004514395.tif 000042
2004514395.tif 000043
2004514395.tif 000044
2004514395.tif 000045
2004514395.tif 000046
2004514395.tif 000047
2004514395.tif 000048
2004514395.tif 000049
2004514395.tif 000050
2004514395.tif 000051
2004514395.tif 000052
2004514395.tif 000053
2004514395.tif 000054
2004514395.tif 000055
2004514395.tif 000056
2004514395.tif 000057
【国際公開パンフレット（コレクトバージョン）】
2004514395.tif 000058
【国際公開パンフレット（コレクトバージョン）】
2004514395.tif 000059
【国際調査報告】
2004514395.tif 000060
2004514395.tif 000061
2004514395.tif 000062
2004514395.tif 000063
2004514395.tif 000064
2004514395.tif 000065