(57)【要約】ハイブリッド半導体装置が、一つまたはそれ以上のダイオード領域がトランジスタ領域に集積することによって提供される。好ましい実施形態において、トランジスタ領域が連続した（自己終止）ＳＯＩ  ＬＤＭＯＳ装置であり、一つまたはそれ以上のダイオード部分と一体化される。ダイオード部分内で、ただ一つのＰＮジャンクションしかないので、バイポーラ・ターンオンに起因する破壊故障のメカニズムが存在しない。ダイオード領域は、これがトランジスタ領域より低い破壊電圧を有するように形成され、したがって、破壊によって誘起されたどのような過渡電圧（または電流）もダイオード領域内で必ず抑制される必要がある。好ましい実施形態において、ダイオード部分の破壊電圧は、装置のトランジスタ部分に対してそのフィールド板の長さを限定することによって低下させる。これによって、装置は破壊されることなくこのような破壊に耐えられ、その結果、より強固でかつより信頼性ある装置となる。
2004521516.tif 000002
【特許請求の範囲】
【請求項１】
破壊に対して比較的抵抗性のある第１部分と、破壊に対して抵抗性の弱い第２部分を含む、ハイブリッド半導体装置。
【請求項２】
請求項１記載のハイブリッド半導体装置において、
前記第１部分がＭＯＳＦＥＴトランジスタ装置を含む装置。
【請求項３】
請求項１記載のハイブリッド半導体装置において、
前記第２部分がダイオードである装置。
【請求項４】
請求項１記載のハイブリッド半導体装置において、
前記第１部分がＭＯＳトランジスタを含み、また前記第２部分がダイオードを含む装置。
【請求項５】
請求項４記載のハイブリッド半導体装置において、
前記ダイオードが、ソース領域を除いてＭＯＳトランジスタと同じ構造をなす装置。
【請求項６】
請求項１ないし５のいずれかに記載のハイブリッド半導体装置において、
破壊が前記第１部分では高電圧で、また前記第２部分では低電圧で発生する装置。
【請求項７】
請求項６記載のハイブリッド半導体装置において、
前記破壊電圧差がフィールド板の長さに起因する装置。
【請求項８】
請求項７記載のハイブリッド半導体装置において、
前記トランジスタがＳＯＩ−ＬＤＭＯＳ装置である装置。
【請求項９】
請求項７記載のハイブリッド半導体装置において、
前記トランジスタがＮＭＯＳまたはＰＭＯＳ装置のいずれでもよい装置。
【請求項１０】
将来性能が過電圧破壊によって損傷を受けない１または２以上の非トランジスタ領域を装置内に集積する工程と、
前記装置を、過電圧破壊が常時前記非トランジスタ領域内で発生するように構成する工程と、
を含む、強固なトランジスタ装置を形成する方法。
【請求項１１】
請求項１０記載の方法において、
前記非トランジスタ領域が各々ダイオード領域を含む方法。
【請求項１２】
請求項１１記載のハイブリッド半導体装置において、
前記非トランジスタ領域が、前記トランジスタ領域にほぼ類似した構造を有する方法。
【請求項１３】
請求項１０ないし１２のいずれかに記載の方法において、
前記非トランジスタ領域が、前記トランジスタの破壊電圧よりも低い破壊電圧を有している方法。
【請求項１４】
請求項１０ないし１３のいずれかに記載のハイブリッド半導体装置において、
前記非トランジスタ領域が、前記トランジスタのフィールド板の長さよりも短いフィールド板を有している方法。
【請求項１５】
ハイブリッド横方向薄膜シリコン載置抵抗体装置であって、
半導体基板と、前記基板上の埋め込み絶縁層と、前記埋め込み層上にあって第１導電形式と逆の第２導電形式の本体領域に形成された前記第１導電形式のソース領域を有するＳＯＩ層内の横方向ＭＯＳ装置と、前記本体領域に近接する前記第１導電形式の横方向ドリフト領域と、前記第１導電形式であって前記横方向ドリフト領域によって前記本体領域から横方向に隔置されているドレイン領域と、前記本体領域の一部上方に、かつ、前記本体領域近傍で前記横方向ドリフト領域の第１部分上方にあるゲート電極とを含み、前記横方向ドリフト領域上方に横方向に延長し前記ゲート電極と電気的に接続されている導電体材料を含むフィールド板を伴って、前記ゲート電極が前記本体領域とドリフト領域から第１絶縁領域によって絶縁されている第１領域と、
前記第１領域と一体化され、前記ソース領域を含まないことを除いて前記第１領域と同様であり、前記第１領域のフィールド板の長さよりも短いフィールド板を有している１または２以上の第２領域と、
を含む、ハイブリッド横方向薄膜シリコン載置絶縁体装置。
【請求項１６】
請求項１５記載のハイブリッド半導体装置において、
前記第２領域の各々の幅が、少なくとも前記横方向ドリフト領域の長さである装置。
【請求項１７】
ＭＯＳ装置内に１つまたは２以上のダイオード領域を集積する工程と、
前記ダイオード装置の破壊電圧を前記ＭＯＳトランジスタ領域のものより低く設定する工程と、
を含む、ＭＯＳトランジスタ装置内のバイポーラ２次破壊を未然に防ぐ方法。
【請求項１８】
請求項１７記載の方法において、
前記ダイオード領域の低い破壊電圧が、前記トランジスタ領域に関して前記フィールド板を短くすることによって設定される方法。
【発明の詳細な説明】
【０００１】
本発明は、半導体装置の分野、より詳しくは高電圧用途に適したシリコンオンインシュレータ・ラテラルドリフト金属酸化物半導体（ＳＯＩ−ＬＤＭＯＳ）装置に関する。
【０００２】
本発明は、概して、本願出願人による２００１年２月２７日出願の米国特許願第０９／７９４，５６２号（「５６２出願」）に開示された発明に関するものであり、これと共通の特徴を有しており、先に提出した出願を完全に引用することにより、ここに組み込まれる「５６２出願」は、概して、ここで説明する装置のＳＯＩ  ＬＤＭＯＳ装置の典型例を示す。
【０００３】
公知のＭＯＳＦＥＴ装置において、導電路が同じ導電形式の二つの領域、すなわち、ソースとドレインとの間に逆導電形式の本体領域を介して確立される。電流が、この種の本体領域と「横方向ドリフト」領域とを介するこの種のチャネル領域、すなわち、ＬＤＭＯＳ装置中を、本体領域内の逆方向チャネルを形成する印加ゲート電圧に応答して流れ、またドレイン／ソース間電圧がこれを流れる電流を調整する。通常のＭＯＳＦＥＴ動作において、ドレイン領域およびソース領域の両方が本体領域に相対して逆方向バイアスされる。この逆方向バイアスのために、電流はチャネル領域を除いてドレインとソース間には流れない。そして、電流はドレインからソースのみに流れ、これによって電子はゲートへの電圧とドレイン／ソース電圧とによって制御されて、ソースからドレインに流れる。
【０００４】
装置の動作中、ソースと本体領域との間の逆バイアスが順方向バイアスに変わると、相当な電流が発生し、ソース領域が電子を本体領域に射出し、ドレイン領域に戻る。この電流が、ゲート電圧、あるいはいかなる他の機構によっても直接制御されないので、これは実際に暴走電流であり、装置を破壊することになる。このような破壊は、一般的に「バイポーラ２次破壊」と呼ばれる。
【０００５】
例えば、照明用途において、典型的なドレイン／ソース電圧は４００Ｖであり、このようなドレイン／ソース電圧でサージが５００Ｖまたはこれ以上に達すると、半導体装置がこの種のバイポーラ・ターンオンのために破壊され、相当な電流がソース領域とドレイン領域との間に発生したときに、最終的に装置が破壊される。
【０００６】
したがって、本発明の一つの目的は、装置の破壊を未然に防止するように電気破壊を制御し、かつ抑制することが可能な改良された半導体装置を提供することである。
【０００７】
本発明のさらなる目的は、バイポーラ２次破壊に対して高い抵抗性のある改良された半導体装置を提供することである。
【０００８】
これらの目的および他の目的は、次に示す本発明の説明からより明白となるであろう。
【０００９】
本発明は、１または２以上のダイオード領域がトランジスタ領域に集積されるハイブリッド半導体装置を提供することによって、前述の目的が達成される。好ましい実施形態において、トランジスタ領域が連続した（自己終止）装置であり、一つまたはそれ以上のダイオード部分と集積される。ダイオード部分内には、ただ１つのＰＮジャンクションしかないので、バイポーラ・ターンオンに起因する破壊故障のメカニズムが存在しない。ダイオード領域は、これがトランジスタ領域より低い破壊電圧を有するように形成され、したがって、破壊によって誘起されたどのような過渡電圧（または電流）もダイオード領域内で必ず抑制される必要がある。好ましい実施形態において、ダイオード部分の破壊電圧は装置のトランジスタ部分に対してそのフィールド板の長さを限定することによって低下される。これによって、装置は、損傷されることなくこのような破壊に耐えることができ、その結果、より強固でより信頼性のあるＳＯＩ  ＬＤＭＯＳ装置となる。
【００１０】
本発明の実施例を、添付図面を参照して次に説明する。
本発明の動機は、簡単な着想にある。電力トランジスタが、バイポーラ２次破壊によって深刻な損傷を受けることを考え合わせると、このような破壊は防止する必要があり、またどのような過電圧破壊も抑制され、制御されなければならない。ダイオード中の電子雪崩破壊はバイポーラ２次破壊に至ることはないので、ダイオード構造がトランジスタ装置内に集積され、またトランジスタよりも低い破壊電圧になるように設計される。したがって、どのような破壊もダイオード装置によってのみ抑制され、全てのトランジスタをより丈夫に、かつ強固にする。ダイオード領域は、過渡電流ないし電圧スパイクおよびこれに起因する電子雪崩破壊に対する衝撃吸収部材ないし避雷針のような作用をする。これらは、過電圧を吸収してこれに耐えさせ、トランジスタを損傷させないようにする。トランジスタ構造は、このトランジスタ構造のソース領域を取り除くことによってダイオード構造を形成するように容易に修正することができる。したがって、トランジスタ構造の製造を単に修正することが集積装置を生成するのに必要とされるだけである。
【００１１】
本発明の目的によれば、図１は、高電圧シリコン・オン・インシュレータ（ＳＯＩ）ハイブリッド半導体装置１０の平面図である。この装置は、自己終止、すなわち、幅が「指部」１２０によって連続した結合パスになっていて、指部の底部分が狭いエリア内でより大きい装置幅を達成する形状になっている。大きい装置幅が所望されれば、指部を図示した構造に加えて頂部および側部にも付加することができ、図示した構造は多数の可能な実施形態の内の単なる一例に過ぎないことに注意しなければならない。図１と図２との比較から明白なように、後者の形態は図１の矢印Ａ−Ａ’から見た断面図であり、ソース１０６は装置の外面を含み、ドレイン１０７は内面を含み、またゲート１０５はソースとドレインとの間に配置されるとともに、ドレイン方向に、すなわち、装置の内面に向って延びるフィールド板に、連続する導電路と垂直をなす方向である装置の長さの殆どに渡り、図示導電路に沿ったどの点においても、電気的に接続されている。装置の内面上のドレイン領域１０７と外面上のソース領域との間で図１に示された空隙が、フィールド板のドレイン方向エッジとドレイン領域１０７との間のエリアになる。ゲート１０５が、ソース領域１０６とドレイン領域１０７との中央に配備される。集積装置のダイオード部分１１０（図２の断面で示された図１の左側ダイオード領域）が、ここでは二つの領域として示されているが、ユーザの所望によってそれ以上またはそれ以下の形態にも設計することができる。ダイオード領域は、図１の上方線１５０および下方線１６０によって、トランジスタの残りの部分から区切られている。
【００１２】
図２および３は極めて類似した構造を示し、また図２の構造が除去されて図３の構造から導出されたものであるから、図３を次に説明する。
【００１３】
図３の単純化された断面図において、横方向薄膜ＳＯＩ  ＬＤＭＯＳトランジスタは、半導体基板３２２、埋め込み絶縁層３２４および装置が製造される半導体表面層３２６を含んでいる。ＭＯＳトランジスタは、一つの導電性層タイプ（ここでは、例えばｎ−タイプとして示している）のソース領域３２８、第２の逆導電形式（ここでは、例えばｐ−タイプ）の本体領域３３０、第１導電形式の横方向ドリフト領域３３２およびこれも第１導電形式であるドレイン領域３３４を含んでいる。ドリフト領域に近接する本体領域のエッジが、参照番号３３０Ａで示されている。基本的な装置構造は、酸化物絶縁領域３３８により半導体表面層３２６から絶縁されたゲート電極３３６によって完成されている。本発明の範囲内で、本発明に使用されるＭＯＳトランジスタ構造は、種々の性能を増進する構造を有しているのが好ましく、例えば階段状の酸化物領域３３８Ａおよび３３８Ｂ、フィールド領域３３６Ａを形成する拡張ゲート電極構造、ゲート電極３３６および拡張ゲート電極３３６Ａを覆っている絶縁酸化物層３４２、金属または等価な導電性金属を含む頂部フィールド板３４４、装置のドレイン側に向って横方向に突出する頂部フィールド板３４４Ａの拡張部分、ならびにこの他に本発明の概念と範囲から逸脱することなく、所望の多数かつ種々の他の性能増進構造がある。その上、説明したＭＯＳトランジスタは表面接触領域３４０を有し、本体領域３３０に配備されていて、この本体領域と同じ導電形式を有しより高度にドープされたソース領域３２８と接触している。高電圧仕様に使用するために、ドレイン／ソース電圧は数百ボルト台であり、導電性頂部フィールド板はこの電圧を保持する必要性があることに注意しなければならない。保持できる電圧は、フィールド板の長さに比例する。
【００１４】
図３は、さらに拡張ポリシリコン・ゲート電極構造３３６Ａに接続された金属頂部フィールド板３４４、頂部フィールド板３４４Ａの拡張部、頂部フィールド板３４４上方の絶縁層３５１および拡張頂部フィールド板３４４Ａ、およびそれぞれ部材３５２，３５３および３５４となる装置のゲート３３６、ソース３２８、ドレイン３３４への３つの金属接点を示す。
【００１５】
さらに、図の左から右へ横方向ドリフト領域３３２の明から暗、すなわち、ドリフト領域のソース側からドレイン側への陰影の増大が、当該技術において公知のようにドレイン方向近傍に増大するドーピング状態を示している。このような増大ドーピングは直線的になり、あるいはある他の形態が当該技術において公知であるか、または公知となり得るような所与の状況および使用において有効となる。
【００１６】
図２は、導出されたダイオード装置を示し、図３の左側にはあるソース領域のないことを除いて図３の構造と類似している。図２を参照すると、残りの部分は替わって表面接触領域２４０である。別の例外は、次に説明するように、フィールド板２４４の長さであり、図２のダイオード構造においてドレイン方向まで、すなわち、図３のトランジスタ構造のように、右側までは伸びていない。
【００１７】
図示の単純化された代表的な装置は、ここでは特定の装置構造を示しているが、装置の寸法と形態の両者において幅広い変形が本発明の範囲内で使用できることが理解できる。
【００１８】
上述したように、ダイオード領域はどのような過電圧破壊に対しても避雷針または衝撃吸収部材として作用する。全体の半導体装置内に、１または２以上のダイオード部分を生成することにより、過電圧破壊が発生した場合は、それはダイオード領域に発生することになる。電流の流れは、破壊が装置の故障とまでならないようなレベルに維持される。しかし、電圧は、ダイオードさえ故障するのに十分に高い場合であることに注意しなければならない。これは、温度が相当に上昇し装置の金属が溶融するのに十分高いレベルに電流が達して、電子雪崩破壊の結果として発生するものである。しかし、これは一般的に稀なことである。いずれにしても、ダイオードの電子雪崩現象は、上述したように決してバイポーラ二次破壊に至ることはない。
【００１９】
一方、トランジスタ領域において、バイポーラ二次破壊が生じた場合、これは装置を十分破壊することになる。その理由を、次に説明する。図３を参照すると、仮に電流が十分大きいと、例えばドレインに対する電圧スパイクによって、本体領域３３０内の多数のホールがソース領域３２８の下方を表面接触領域３４０に向って進行すると、本体領域３３０とソース３２８との間のＰＮジャンクションを順方向にバイアスする。これが、ドリフト領域（Ｎ）３３２、本体領域（Ｐ）３３０およびソース領域（Ｎ）３２８を含むＮＰＮトランジスタを作動させる。これによって、ソース３２８が電子を本体領域３３０に注入させ、ドレイン３３４に放出し、このようなＮＰＮトランジスタの動作利得となる。したがって、この電流は制御されず（本体領域からソースへの「ベース」電流が制御されないように）、またこれによって「エミッタからコレクタ」への電子の流れ、すなわち、ソース３２８からドレイン３３４への電子の流れが雪崩となり、装置を破壊する。ソースを除去することで、ただ一つのＰＮジャンクションが残り、またＮＰＮ利得、したがって、バイポーラ二次破壊の発生を未然に防ぎ、破壊がダイオード領域内でのみ発生するように制御されることを条件に、結果的にダイオード領域が電子雪崩を通過させる処理をすることができる。
【００２０】
破壊がダイオード領域内で発生することを保証するために、図２に関してダイオード・フィールド板２４４がより短い長さになっている。短いフィールド板が、図４のグラフに示したように、低い破壊電圧を意味している。図示したように、約４５μｍのフィールド板の長さＬで、破壊が約６７５ボルトで発生し、一方約２４μｍのフィールド板長さＬで、破壊が４７０ボルトで発生する。換言すれば、保護の予想可能な度合いが分かれば、本発明の助けにより製品設計者は破壊電圧のレベルを予め決定することができる。
【００２１】
本発明は、特定の実施形態に関して説明したが、種々の修正例およびその変形例が本発明の範囲と精神から逸脱することなく可能であることが理解され、ここに添付する請求の範囲を参照することによって、より明白に理解できよう。
【図面の簡単な説明】
【図１】
本発明による高電圧ＳＯＩ  ＭＯＳＦＥＴハイブリッド装置の概略的平面図。
【図２】
図１のＡ−Ａ’線に沿って切断したときの、ハイブリッド装置のダイオード部分の断面図。
【図３】
トランジスタ部分に使用される代表的ＳＯＩ  ＬＤＭＯＳ構造の断面図。
【図４】
フィールド板長さの関数として破壊電圧をプロットした図。
【図２】
2004521516.tif 000003
【図３】
2004521516.tif 000004
【図４】
2004521516.tif 000005
【国際公開パンフレット】
2004521516.tif 000006
2004521516.tif 000007
2004521516.tif 000008
2004521516.tif 000009
2004521516.tif 000010
2004521516.tif 000011
2004521516.tif 000012
2004521516.tif 000013
2004521516.tif 000014
2004521516.tif 000015
2004521516.tif 000016
2004521516.tif 000017
2004521516.tif 000018
2004521516.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2004521516.tif 000020
【国際調査報告】
2004521516.tif 000021
2004521516.tif 000022
2004521516.tif 000023
2004521516.tif 000024