(57)【要約】同期式ＤＣ−ＤＣコンバータは、入力ＤＣ電圧を出力ＤＣ電圧に変換する。制御ＦＥＴ（６）及び同期ＦＥＴ（８）が、入力ＤＣ電圧端子（２、４）間に直列に接続される。制御回路（１８）から入力される交流制御信号が、交互にスイッチングされるべき制御ＦＥＴ（６）及び同期ＦＥＴ（８）を制御する。ＦＥＴ（６、８）を駆動するために、少なくとも１つのドライバ（３０、３２）が提供される。交流制御信号が予め定められた極性に変化したことに応答して、ドライバ（３２）が同期ＦＥＴ（８）をオフにスイッチングし、その後、ドライバ（３０）は、制御ＦＥＴ（６）をオンにスイッチングする前にトリガ信号を待つ。
2004520794.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた極性を有する入力ＤＣ電圧を出力ＤＣ電圧に変換する同期式ＤＣ−ＤＣコンバータ回路であって、
入力ＤＣ電圧を供給するためのＤＣ入力及びグラウンド入力と、
ＤＣ入力と、インダクタを介して出力に接続するためのスイッチノードとの間に接続されたソース及びドレインを有する制御ＦＥＴと、
スイッチノードとグラウンド入力との間に接続されたソース及びドレインを有する同期ＦＥＴと、
交流制御信号を入力するためのスイッチング入力と、
スイッチノードにおける電圧がＤＣ入力電圧とは逆の極性に変化するのを検出し、それに応答してトリガ信号を送出するための比較器と、
スイッチング入力における交流制御信号に応答して、制御ＦＥＴ及び同期ＦＥＴを交互に駆動するための少なくとも１つのドライバと、
を備え、
交流制御信号が予め定められた極性に変化したことに応答して、ドライバが、同期ＦＥＴをオフにスイッチングし、その後、制御ＦＥＴをオンにスイッチングする前にトリガ信号を待つことを特徴とする同期式ＤＣ−ＤＣコンバータ回路。
【請求項２】
交流制御信号が予め定められた極性とは逆の極性に変化したことに応答して、少なくとも１つのドライバが、制御ＦＥＴをオフにスイッチングし、トリガ信号を待ち、その後、同期ＦＥＴをオンにスイッチングすることを特徴とする請求項１に記載の同期式ＤＣ−ＤＣコンバータ。
【請求項３】
スイッチノード電圧が、ＤＣ入力電圧とは逆の符号を有する予め定められた基準値を通過すると、比較器がトリガ信号を送出することを特徴とする請求項１又は２に記載の同期式ＤＣ−ＤＣコンバータ回路。
【請求項４】
交流制御信号を少なくとも１つのドライバに供給するためにスイッチング入力に接続された制御回路をさらに備えていることを特徴とする請求項１乃至３のいずれかに記載の同期式ＤＣ−ＤＣコンバータ。
【請求項５】
スイッチノードと出力との間に接続されたインダクタと、出力とグラウンドとの間に接続されたキャパシタとをさらに備えていることを特徴とする請求項１乃至４のいずれかに記載の同期式ＤＣ−ＤＣコンバータ。
【請求項６】
測定された出力電圧に基づいて交流制御信号を生成するために、出力から制御回路に至るフィードバック経路をさらに備えていることを特徴とする請求項５に記載の同期式ＤＣ−ＤＣコンバータ。
【請求項７】
予め定められた極性を有する入力ＤＣ電圧を出力ＤＣ電圧に変換する同期式ＤＣ−ＤＣコンバータ回路のための高電位側コンポーネントであって、
入力ＤＣ電圧を供給するためのＤＣ入力と、
ＤＣ入力と、インダクタを介して出力に接続するためのスイッチノードとの間に接続されたソース及びドレインを有する制御ＦＥＴと、
交流制御信号を入力するためのスイッチング入力と、
スイッチノードにおける電圧がＤＣ入力電圧とは逆の極性に変化するのを検出し、それに応答して、トリガ信号を送出するための比較器と、
スイッチング入力における交流信号に応答して、制御ＦＥＴを駆動するための少なくとも１つのドライバと、
を備え、
交流信号が第１の予め定められた符号を有する極性に変化したことに応答して、ドライバが、制御ＦＥＴをオフにスイッチングし、かつ、交流信号が第２の予め定められた符号を有する極性に変化したことに応答して、ドライバが、トリガ信号を待ち、その後、制御ＦＥＴをオンにスイッチングすることを特徴とする高電位側コンポーネント。
【請求項８】
スイッチノード電圧が、ＤＣ入力電圧とは逆の符号を有する予め定められた基準値を通過すると、比較器が、トリガ信号を送出することを特徴とする請求項６に記載の高電位側コンポーネント回路。
【請求項９】
入力ＤＣ端子とスイッチノードとの間に接続された制御ＦＥＴと、スイッチノードとグラウンド端子との間に接続された同期ＦＥＴとを有する同期式ＤＣ−ＤＣコンバータ回路を動作させる方法であって、
予め定められた極性を有する入力ＤＣ電圧を入力ＤＣ端子とグラウンド端子との間に供給し、
パルス幅変調された交流信号をスイッチング入力に供給し、
交流信号の極性が第１の極性から第２の極性に変化したことに応答して、制御ＦＥＴをオフにスイッチングし、スイッチノードにおける電圧がＤＣ入力電圧とは逆の極性に変化するのを検出し、その後、同期ＦＥＴをオンにスイッチングする段階を実行することによって、また、交流制御信号の極性が第２の極性から第１の極性に変化したことに応答して、同期ＦＥＴをオフにスイッチングし、スイッチノードにおける電圧がＤＣ入力電圧とは逆の極性に変化するのを検出し、その後、制御ＦＥＴをオンにスイッチングする段階を実行することによって、スイッチング入力における交流信号に応答して制御ＦＥＴ及び同期ＦＥＴを交互に駆動することを含むことを特徴とする方法。
【請求項１０】
スイッチノードにおけるエッジを検出する段階が、スイッチノード電圧がＤＣ入力電圧とは逆の符号を有する予め定められた基準値を通過するときに検出することを含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期式ＤＣ−ＤＣコンバータ回路、同期式ＤＣ−ＤＣコンバータを動作させる方法、及び、そのようなコンバータに使用されるコンポーネントに関する。
【背景技術】
【０００２】
直流（ＤＣ）から直流へのコンバータが、この技術分野において知られており、一般的には、一方のＤＣ電圧レベルから他方のＤＣ電圧レベルに変換するのに使用され、例えば、１２Ｖの電圧源から１．５Ｖの電圧レールを提供するのに使用される。
【０００３】
コンバータの一形態である同期式ＤＣ−ＤＣコンバータが、図１に概略的に示されている。入力電圧Ｖｉｎは、入力端子２及び４間に印加される。ここでは、電界効果トランジスタ６及び８である一対のトランジスタが、入力端子２及び４間に接続される。入力端子２に隣接するトランジスタ６は、制御ＦＥＴ又は高電位側トランジスタとして知られており、グラウンドに隣接するトランジスタ８は、同期（ｓｙｎｃ）ＦＥＴ又は低電位側トランジスタとして知られている。高電位側又は低電位側のいずれも、グラウンドに対して何らかの特定の関係を有していなくてもよいが、高電位側は、低電位側よりも相対的に電位が高い。
【０００４】
トランジスタ６及び８間のノードは、スイッチノード１０として知られている。このスイッチノードは、インダクタ１２を介して、かつ、キャパシタ１４の両端において、出力１６に電力を供給する。
【０００５】
制御ＦＥＴ及び同期ＦＥＴは、それぞれ、ドライバ３０及び３２によって駆動される。
【０００６】
制御回路１８は、入力制御端子２０への一方の入力と、出力１６からフィードバック経路２２を経由して供給される他方の入力とを有する。制御回路１８は、制御信号を供給して、ＦＥＴ６及び８を制御し、トランジスタ６及び８を交互にオン及びオフにスイッチングすることによって、出力において一定電圧を維持する。制御信号は、制御ＦＥＴ及び同期ＦＥＴを交互に導通させる交流信号である。マークスペース比は、変化する。即ち、制御ＦＥＴが導通する時間と同期ＦＥＴが導通する時間との比が調整され、出力１６における所望の電圧が達成される。
【０００７】
そのようなＤＣ−ＤＣコンバータの例としては、インテル・コーポレーション（Intel Corporation ）のＰＣＴ出願第ＷＯ９８／４９６０７号及びリー（Lee ）の米国特許第５，４７９，０８９号に記載されたものがある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
同期式ＤＣ−ＤＣコンバータの１つの特徴は、高電位側及び低電位側のトランジスタ６及び８の両方を同時にオンにスイッチングすることが一般的には好ましくないことである。両方のトランジスタがオンであれば、入力電圧は、制御ＦＥＴ及び同期ＦＥＴを介して２つの入力端子２及び４間に直接に流れる電流によって短絡される。この現象は、「シュートスルー」として知られている。従って、制御回路１８は、一般的には、２つのトランジスタ６及び８が双方とも同時にオンにならないことを保証するように構成される。
【０００９】
これは、一般的には、２つの電圧を監視することによって実行される。高電位側トランジスタ６がオフにスイッチングされるまでは、低電位側トランジスタ８がオンにスイッチングされないように、スイッチノード１０における電圧が監視される。低電位側トランジスタ８がオフにスイッチングされるまでは、高電位側トランジスタがオンにスイッチングされないように、低電位側トランジスタ８のゲート１１０における電圧が監視される。ＰＣＴ出願第ＷＯ９８／４９６０７号は、リー（Lee ）の米国特許第５，４７９，０８９号と同様に、この種の回路を記載している。
【００１０】
いずれのＦＥＴも導通していないデッドタイムは、トランジスタ閾値電圧及び同期ＦＥＴのキャパシタンスによって決まり、それらは、個々に選択されたＦＥＴによってだけでなく、選択されたＦＥＴのパラメータの製造時ばらつきによっても大きく変化する。これは、制御ＩＣがこれらのパラメータの控えめな見積もりを使用して、シュートスルーを回避するデッドタイムを提供しなければならないことを意味する。これは、一般的には、使用される特定のＦＥＴのために制御回路を最適化した場合に可能なデッドタイムよりも長いデッドタイムである。
【００１１】
現在の趨勢は、スイッチング速度及びクロック速度を増加させることであり、それは、高電位側及び低電位側のトランジスタ６及び８のどちらもがオンではないデッドタイムの重大さを増加させるものである。このデッドタイムを減少させることは、有益なことである。
【００１２】
単一の高電位側トランジスタ及び低電位側トランジスタの代わりに並列に接続された複数のＦＥＴが使用される場合、さらなる不都合が発生する。並列のＦＥＴは、これもやはり製造時のばらつき又はＦＥＴが提供された回路における変動によって発生する異なるゲート抵抗値及びその他のパラメータのために、正確に同時には決してスイッチングすることはない。従って、高電位側又は低電位側のすべてのＦＥＴがいつオフにスイッチングされるか、それによって、他方の側のＦＥＴがいつオンにスイッチングされてもよいかを正確に決定することが難しくなる。一般的に使用される解決方法は、回路内に抵抗を含めることであるが、これは、ＭＯＳＦＥＴのスイッチング速度を低下させ、かつ、特に高い周波数においてスイッチング損失を増加させる。従って、より簡単に並列ＦＥＴを使用することのできる回路構成を提供することは、有益なことである。
【課題を解決するための手段】
【００１３】
本発明によれば、予め定められた極性を有する入力ＤＣ電圧を出力ＤＣ電圧に変換するための同期式ＤＣ−ＤＣコンバータ回路が提供され、その同期式ＤＣ−ＤＣコンバータ回路は、入力ＤＣ電圧を供給するためのＤＣ入力及びグラウンド入力と、ＤＣ入力とインダクタを介して出力に接続するためのスイッチノードとの間に接続されたソース及びドレインを有する制御ＦＥＴと、スイッチノードとグラウンド入力との間に接続されたソース及びドレインを有する同期ＦＥＴと、交流制御信号を入力するためのスイッチング入力と、スイッチノードにおける電圧がＤＣ入力電圧とは逆の極性に変化するのを検出し、それに応答して、トリガ信号を送出するための比較器と、スイッチング入力における交流制御信号に応答して、制御ＦＥＴ及び同期ＦＥＴを交互に駆動するための少なくとも１つのドライバとを備え、交流制御信号が予め定められた極性に変化したことに応答して、ドライバが、同期ＦＥＴをオフにスイッチングし、かつ、制御ＦＥＴをオンにスイッチングする前にトリガ信号を待つ。
【００１４】
この構成は、デッドタイムを減少させるのに有効である。さらに、この構成は、様々なＦＥＴによって動作し、また、ＦＥＴが並列に使用されるかどうかにかかわらず動作する。
【００１５】
好ましくは、スイッチノードにおける電圧は、シュートスルーを回避するように制御ＦＥＴ及び同期ＦＥＴを制御するのに使用される。
【００１６】
特に、比較器は、スイッチノード電圧が予め定められた値以下に降下したとき、次のＦＥＴをオンにスイッチングするための信号をトリガするように提供されてもよい。比較器は、例えば、キャパシタを介してスイッチノードにＡＣ結合されることによって、エッジ検出器の役割をなしてもよい。
【００１７】
予め定められた値は、ＤＣ入力電圧とは逆の符号を有してもよい。
【００１８】
同一の予め定められた値が、制御ＦＥＴ及び同期ＦＥＴの両方に使用されてもよい。
【００１９】
制御ＦＥＴはドライバとともに実装されてもよく、また、同期ＦＥＴは、同様にそのドライバとともに別個のパッケージ内に提供されてもよい。両方のドライバが、スイッチノードの電圧に応答し、いつＦＥＴをオンにスイッチングしてよいかを決定してもよい。これによって、入力されるスイッチング信号を除けば、２つのパッケージ間のあらゆる接続が不要となる。なぜなら、スイッチノード電圧は、いずれのパッケージにおいても得られるからである。
【００２０】
従来は、別々の制御ＦＥＴドライバパッケージ及び同期ＦＥＴドライバパッケージが提供される場合、同期ＦＥＴゲート電圧に関する情報を制御ＦＥＴドライバに転送してシュートスルーを防止するために、パッケージを相互に接続しなければならなかった。両方のＦＥＴを制御するためにスイッチノード電圧を使用することによって、それが必要とされなくなる。
【００２１】
また、本発明は、予め定められた極性を有する入力ＤＣ電圧を出力ＤＣ電圧に変換するための同期式ＤＣ−ＤＣコンバータ回路のための高電位側コンポーネントに関し、その高電位側コンポーネントは、入力ＤＣ電圧を供給するためのＤＣ入力と、ＤＣ入力とインダクタを介して出力に接続するためのスイッチノードとの間に接続されたソース及びドレインを有する制御ＦＥＴと、交流制御信号を入力するためのスイッチング入力と、ＤＣ入力電圧とは逆の極性を有するスイッチノードにおけるエッジを検出し、それに応答して、トリガ信号を送出するためのエッジ検出器と、スイッチング入力における交流制御信号に応答して、制御ＦＥＴを駆動するための少なくとも１つのドライバと、を備え、交流制御信号が第１の予め定められた符号を有する極性に変化したことに応答して、ドライバが、制御ＦＥＴをオフにスイッチングし、かつ、交流制御信号が第２の予め定められた符号を有する極性に変化したことに応答して、ドライバが、トリガ信号を待ち、その後に、制御ＦＥＴをオンにスイッチングする。
【００２２】
さらに、本発明は、入力ＤＣ端子とスイッチノードとの間に接続された制御ＦＥＴと、スイッチノードとグラウンド端子との間に接続された同期ＦＥＴとを有する同期式ＤＣ−ＤＣコンバータ回路を動作させる方法に関し、その方法は、予め定められた極性を有する入力ＤＣ電圧を入力ＤＣ端子とグラウンド端子との間に供給し、パルス幅変調された交流信号をスイッチング入力に供給し、交流信号の極性が第１の極性から第２の極性に変化したことに応答して、１つの制御ＦＥＴをオフにスイッチングし、ＤＣ入力電圧とは逆の極性を有するスイッチノードにおけるエッジを検出し、その後に、同期ＦＥＴをオンにスイッチングする段階を実行することによって、また、交流制御信号の極性が第２の極性から第１の極性に変化したことに応答して、同期ＦＥＴをオフにスイッチングし、ＤＣ入力電圧とは逆の極性を有するスイッチノードにおけるエッジを検出し、その後に、制御ＦＥＴをオンにスイッチングする段階を実行することによって、スイッチング入力における交流信号に応答して制御ＦＥＴ及び同期ＦＥＴを交互に駆動することを含む。
【発明を実施するための最良の形態】
【００２３】
ここで、本発明をより良く理解するために、添付の図面を参照して、単なる一例としての特定の実施形態について説明する。
【００２４】
類似又は対応する構成要素は、図面を通して同じ符号で示される。
【００２５】
図２を参照すると、本発明に係る同期式ＤＣ−ＤＣコンバータ回路の第１の実施形態においては、電源電圧が、電源入力４及びグラウンド２に入力される。高電位側制御ＦＥＴ６及び低電位側同期ＦＥＴ８は、電源入力４とグラウンド２との間に直列に接続される。制御ＦＥＴ６のドレイン１００は、電源入力４に接続され、制御ＦＥＴ６のソース１０２は、スイッチノード１０に接続される。同期ＦＥＴ８のドレイン１０６は、スイッチノード１０に接続され、同期ＦＥＴ８のソース１０８は、グラウンドに接続される。
【００２６】
スイッチノード１０は、インダクタ１２及びキャパシタ１４を介して、グラウンドに接続される。回路の出力１６は、インダクタ１２とキャパシタ１４との間から取り出される。
【００２７】
高電位側制御ＦＥＴ６のゲート１０４は、高電位側ドライバ３０によって駆動される。低電位側ドライバ３２は、低電位側同期ＦＥＴ８のゲート１１０を駆動する。
【００２８】
制御回路１８は、制御ノード３４を介して交流パルス幅変調（ＰＷＭ）スイッチング信号を提供する。制御回路は、高電位側ドライバ３０をＨレベルで駆動し、低電位側ドライバをインバータ３３を介して駆動する。フィードバック経路２２は、出力１６から制御回路１８へフィードバックを提供する。
【００２９】
交流ＰＷＭスイッチング信号のマークスペース比、即ち、スイッチング信号がＨレベルである時間とスイッチング信号がＬレベルである時間との比は、符号１６における出力電圧を制御するために、制御回路１８によって変えられる。制御回路１８については、適切な様々な回路が知られているので、より詳細には説明しない。また、適切なＰＷＭ出力信号を提供する多種多様な制御回路とともに本発明を使用できることが、本発明の特徴でもある。
【００３０】
独立した電圧入力３６が、ドライバ３０及び３２のための電力を提供する。
【００３１】
比較器４０は、スイッチノード１０における電圧を予め定められた電圧４２と比較する。予め定められた電圧は、負の値である。即ち、電源入力４に供給される電源入力電圧とは逆の符号を有する値である。スイッチノード１０における電圧が、予め定められた電圧以下に降下すると、比較器がトリガされる。これによって、スイッチング信号を、セットリセットラッチ４３及び４５及びＡＮＤゲート４４及び４６のそれぞれを介して、ドライバ３０及び３２に入力することができる。
【００３２】
図３を参照して、トランジスタ６及び８のスイッチングをより詳細に説明する。
【００３３】
制御回路１８は、制御信号スイッチングパルスのシーケンス６２を制御ノード３４に出力する。シーケンス６２のマークスペース比は、フィードバック経路２２からのフィードバックを用いて制御され、出力１６における電圧を要求値に維持する。スイッチングパルスのシーケンス６２は、図３の上段に示される。
【００３４】
スイッチノードにおける電圧６４は、図３の下段に示される。制御信号が降下すると、制御ＦＥＴ６は、符号６６においてオフにスイッチングされる。電流はインダクタ１２に引き込まれ続けるので、これは、スイッチノード１０における電圧を降下させ始め、その電流は、制御ＦＥＴ６に流れるのではなく、同期ＦＥＴ８のボディーダイオード９に流れる。このプロセスは、スイッチノード１０における電圧が、同期ＦＥＴのボディーダイオード９の両端における電圧降下即ち約−０．８Ｖによって決定されることによって終了する（時間６８）。
【００３５】
スイッチノードにおける電圧が、予め定められた基準値、例えば、−０．５Ｖ以下に降下すると、比較器４０がトリガされ、ラッチ４５に信号を供給する。これは、低電位側ドライバ３２をオンにスイッチングする。なぜなら、ＡＮＤゲートへのもう一方の入力、即ち、反転した制御信号は、すでに正であるからである。そして、低電位側ドライバ３２は、同期ＦＥＴをオンにスイッチングする。スイッチノード１０における電圧は、制御ＦＥＴがオフにスイッチングされるまでは負にならないので、シュートスルーの発生する危険性が回避される。
【００３６】
同期ＦＥＴがオンにスイッチングされ、飽和領域に入ることによって、スイッチノードにおける電圧は、符号７０において約−０．１Ｖに上昇する。
【００３７】
制御信号が符号７２において上昇すると、まず最初に、同期ＦＥＴがオフにスイッチングされる。この場合にも、電流が同期ＦＥＴのボディーダイオードに流れ、それによって、スイッチノード１０における電圧は、符号７４においてより大きな負の値となる。電圧が予め定められた電圧以下に降下すると、比較器４０がトリガされ、それによって、符号７６において、制御ＦＥＴ６をオンにスイッチングすることができる。なぜなら、制御信号はすでに上昇しているからである。
【００３８】
そして、上述したサイクルが反復される。
【００３９】
従って、制御ＦＥＴは、それが、スイッチノードを経由して、同期ＦＥＴのボディーダイオードが導通していることを検出したときにしかターンオンしない。これは、同期ＦＥＴのゲート電圧を用いた従来の方法に比較すれば、同期ＦＥＴをオフにスイッチングすることを決定するより正確な方法であると考えられる。この高い精度によって、高速スイッチングデバイスにおいては大きな問題となることのあるいずれのＦＥＴも導通していないデッドタイムをより短いものにすることができる。
【００４０】
さらに、両方のＦＥＴは、同じ基準点即ちスイッチノードにおける電圧を使用する。従って、１つの比較器しか必要としない。あるいは、別々のトリガ回路を使用してもよく、それによって、制御ＦＥＴドライバ回路３０及び同期ＦＥＴドライバ回路３２を分離することができる。
【００４１】
図４は、トランジスタをトリガ及び駆動するのに使用されるドライバ回路をより詳細に示す。比較器４０は、ラッチ及びデバウンス回路１６６に信号を送出し、そして、そのラッチ及びデバウンス回路１６６は、ＮＡＮＤゲートを介してレベルシフト回路１３６に信号を送出する。レベルシフト回路は、同期ＦＥＴ８を駆動する回路の場合について示される。類似する回路は、制御ＦＥＴ６を駆動するのに使用されてもよい。レベルシフト回路１３６は、同期ＦＥＴのゲート１１０に適切な電圧制御信号を提供し、その電圧制御信号は、端子３６におけるドライバ回路電圧を基準にするのではなく、同期ＦＥＴのソース１０８及びドレイン１０６における電圧を基準にする。
【００４２】
図２から図４に示される回路のＳＰＩＣＥシミュレーションが実施され、図５及び図６に示される結果が得られた。図５は、高電位側の結果を示す。上段のグラフ１７０は、制御電圧を示し、中段のグラフ１７２は、シミュレーションのために比較器４０に印加された電圧を示し、下段のグラフ１７４は、制御ＦＥＴ６を駆動するのに使用された駆動電圧を示す。実際に使用されたデバイスにおいては、スイッチノード１０が比較器に入力される電圧（中段のグラフ）を提供し、それは、より大きな電圧振幅を提供した。
【００４３】
図６は、対応する低電位側の結果を示す。上段及び中段のグラフは、当然に、図５に示されるグラフと同じである。なぜなら、それらの電圧は、同じものであるからである。しかしながら、図６に示される低電位側ドライバ電圧１７６は、図５に示される高電位側ドライバ電圧の１／２サイクルとは逆の１／２サイクルにおいてＨレベルである。
【００４４】
図５と図６とを比較することによって、制御ＦＥＴ及び同期ＦＥＴにおける電圧は、同時には決してＨレベルにならないこと、即ち、制御ＦＥＴ及び同期ＦＥＴは、所望の通りに、同時には決してターンオンしないことがわかる。
【００４５】
従来の同期式ＤＣ−ＤＣコンバータ回路の場合と同様に、出力１６において所望の電圧を得るために、制御信号のマークスペース比は、フィードバックループ２２を用いて制御回路１８によって調整される。
【００４６】
本発明の１つの利点は、図７を参照してここで説明するように、それが、高電位側ドライバ回路及び低電位側ドライバ回路を分離して製作するのを可能にすることである。
【００４７】
その回路は、図２に示される回路に類似している。１つの大きな相違点は、制御ＦＥＴ６が、対応する高電位側ドライバ回路５０とともに、パッケージ５２内に実装されることである。同期ＦＥＴ８は、対応する低電位ドライバ回路５４とともに、もう１つのパッケージ５６内に実装される。両方のパッケージ５２及び５６内にあるドライバ回路５０及び５４は、スイッチノード１０の電圧が予め定められた値以下に降下したときに、対応するＦＥＴをオンにスイッチングするだけのための論理回路１５０を含む。これは、両方のパッケージ５２及び５６が入力３４における同じ制御パルスによって共通に駆動されることを除けば、パッケージ５２と５６との間に信号の伝達がなくてもよいことを意味する。
【００４８】
このように、別々のパッケージ５２及び５６が提供され、それらは、シュートスルーを共働して防止する。同じパッケージ内においてドライバを対応するＦＥＴと統合し、かつ、シュートスルーを防止するために、その他の回路素子からの余計な信号を必要としないことは、図７に示される構成が高速スイッチングすることができることを意味する。
【００４９】
ドライバ５０及び５４を駆動するためのドライバ電圧は、両方のパッケージ５２及び５６における入力８０に印加される。さらに、それぞれのパッケージは、グラウンド入力８２、信号入力９０、ドレイン入力８４及びソース入力８６を有する。従って、高電位側ドレイン電圧をＦＥＴに印加するためのドレイン入力８４は、ドライバ５０及び５４を駆動する入力から分離している。
【００５０】
ブーストキャパシタ１６２は、高電位側ドライバ３０の両端に接続される。ブーストキャパシタ１６２は、ドライバ３０の電圧を維持し、かつ、高電位側コンポーネント５２における電圧入力８０とブーストキャパシタ端子９４との間にあるブーストダイオード１６０を介して、最大限に充電される。
【００５１】
低電位側パッケージ５６においては、ドライバ３２は、レベルシフト回路１３６によって制御回路１５０から分離される。低電位側ドライバのフィードバック（帰還）は、直接接続１３８によって同期ＦＥＴ８のソース１０８に至る。これは、同期ＦＥＴ８のゲート１１０を駆動するのに使用される電流のために、低いインダクタンスの帰還経路を提供する。これは、グラウンドバウンス及び寄生インダクタンスの影響を大幅に減少させ、それによって、スイッチング時間を改善することができる。同様に、高電位側ドライバ３０は、レベルシフト回路１３２によって分離される。
【００５２】
パッケージ５２及び５６と組み合わせて、都合の良いどのようなＰＷＭ制御回路１８が使用されてもよく、それによって、同期式ＤＣ−ＤＣコンバータが実現され、それは、特に高速スイッチングが可能なものである。
【００５３】
制御ＦＥＴドライバ３０と同期ＦＥＴドライバ３２とは接続されていないので、制御ＦＥＴ３０及び同期ＦＥＴ３２をオンにスイッチングするトリガは、スイッチノード１０における同じ電圧で発生しなくてもよい。例えば、信号入力の極性の変化に続いて、立ち下がりエッジがスイッチノード１０において検出されると、制御ＦＥＴ６又は同期ＦＥＴ８のいずれかがトリガされてもよい。それとは対照的に、信号入力の極性の変化に続いて、予め定められた電圧、例えば−０．７Ｖが、スイッチノード１０において検出されると、同期ＦＥＴ８がトリガされる。別々の制御ＦＥＴ検知回路及び同期ＦＥＴ検知回路１５３によって、同期ＦＥＴ８をトリガするのに使用される予め定められたトリガ電圧は、オンにスイッチングされた制御ＦＥＴ６によるスイッチノード１０における電圧よりもわずかに低い負の値でなくてもよい。
【００５４】
図８は、図４に示される回路の一部を変更したものを示し、これは、予め定められた負の電圧ではなく、スイッチノード１０における立ち下がりエッジを検出するのに使用することができる。基本的には、比較器４０がキャパシタ１６６を介してスイッチノード１０に結合され、抵抗１６４がＤＣ電圧レベルを提供する。
【００５５】
図９に示されるように、パッケージ５２及び５６を並列に容易に構成することができる。それぞれのドライバは、個々に、反対側のＦＥＴがオフにスイッチングされない限り、対応するＦＥＴはオンにスイッチングされないことを保証し、それによって、シュートスルーを回避する。
【００５６】
本発明に係るＤＣ−ＤＣコンバータは、例えば、マザーボードＶＲＭのような、ＤＣ−ＤＣコンバータが必要とされるどのような場合にも使用されてよい。
【００５７】
本発明は、ここで説明した実施形態に限定さるものではなく、この分野に精通する者は、別の実施形態を容易に考えだすことができる。
【００５８】
トリガは、様々な形で実行されてもよい。回路は、例えば、−０．１５Ｖから−０．５Ｖの範囲にある予め定められた負の電圧のような所定の電圧を検出するか、又は、立ち下がりエッジを検知してもよい。これは、ＡＣ結合検知によってなされてもよい。
【００５９】
同期ＦＥＴ８及び制御ＦＥＴ６は、様々な回路を使用してもよく、それらの回路は、必ずしも同じものでなくてもよい。例えば、同期ＦＥＴ８をトリガするための予め定められた負の電圧は、制御ＦＥＴ６をトリガするのに使用される電圧と異なるものであってもよい。又は、制御ＦＥＴ６及び同期ＦＥＴ８の一方が立ち下がりエッジを検出し、そして、それらの他方が、予め定められた負の電圧を検出してもよい。
【００６０】
説明された実施形態は、フィードバックを使用するが、そのようなフィードバックを使用せずに、本発明に係る回路を動作させることも可能である。この方法においては、信号入力ノード３４に印加される交流信号は、出力１６において所望の出力電圧を生成するために、単に、予め定められたマークスペース比を有するだけでよい。
【００６１】
コンポーネントをパッケージ間にどのように割り振るかは、必要に応じて、様々に変更されてもよい。さらに、説明された構成においては、ＦＥＴ６及び８の両方がｎ−チャンネルであるが、いずれか一方又は両方がｐ−チャンネルであってもよい。ｐ−チャンネル制御ＦＥＴ６を使用することによって、ブーストキャパシタ１６２及びブーストダイオード１６０は取り除かれてもよい。
【図面の簡単な説明】
【００６２】
【図１】従来の同期式ＤＣ−ＤＣコンバータを概略的に示す図である。
【図２】本発明の第１の実施形態を概略的に示す図である。
【図３】図２に示される回路の制御ノード電圧及びスイッチノード電圧を概略的に示す図である。
【図４】図２に示される回路の一部分をより詳細に示す図である。
【図５】ＳＰＩＣＥシミュレーションによって測定される高電位側電圧を示す図である。
【図６】ＳＰＩＣＥシミュレーションによって測定される低電位側電圧を示す図である。
【図７】本発明に係る同期式コンバータの第２の実施形態を概略的に示す図である。
【図８】本発明に係るトリガ回路の変形を示す図である。
【図９】第２の実施形態のデバイスがどのようにして並列に配置されるかを示す図である。
【図５】
2004520794.tif 000003
【図６】
2004520794.tif 000004
【国際公開パンフレット】
2004520794.tif 000005
2004520794.tif 000006
2004520794.tif 000007
2004520794.tif 000008
2004520794.tif 000009
2004520794.tif 000010
2004520794.tif 000011
2004520794.tif 000012
2004520794.tif 000013
2004520794.tif 000014
2004520794.tif 000015
2004520794.tif 000016
2004520794.tif 000017
2004520794.tif 000018
2004520794.tif 000019
2004520794.tif 000020
2004520794.tif 000021
2004520794.tif 000022
2004520794.tif 000023
2004520794.tif 000024
2004520794.tif 000025
【国際公開パンフレット（コレクトバージョン）】
2004520794.tif 000026
【国際調査報告】
2004520794.tif 000027
2004520794.tif 000028
2004520794.tif 000029