(57)【要約】【課題】基板の高アスペクト比の構造にメタルを電気化学的に堆積する方法及び装置を提供する。【解決手段】本発明の１つの態様は、基板を処理する方法が提供され、方法は、第１の導電材料が上に堆積されている基板を、電気化学浴を収容している処理チャンバに位置付けるステップと、基板が電気化学浴に浸漬されている間に基板にメッキバイアスを与えることにより、第１の導電材料が電気化学浴に接触する際に第１の導電材料上に第２の導電材料を堆積するステップと、電気化学堆積技術により、表面形状を充填する為に第２の導電材料上に第３の導電材料をインシチュウで堆積するステップとを有する。バイアスは約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度を有する。電気化学堆積技術はパルス変調技術を有する場合がある。【選択図】図２
2004513221.tif 000002
【特許請求の範囲】
【請求項１】
基板を処理する方法であって、
ａ）第１の導電材料が上に堆積されている基板を、電気化学浴を収容する処理チャンバ内に配置する、配置のステップと、
ｂ）基板を電気化学浴に浸漬しつつ、基板にメッキバイアスを与えることにより、第１の導電材料が電気化学浴に接触し、第１の導電材料上に第２の導電材料を堆積する、バイアスのステップと、
ｃ）電気化学堆積技術により、表面形状を充填する為に第２の導電材料上に第３の導電材料をインシチュウで堆積する、堆積のステップと
を有する方法。
【請求項２】
基板にバイアスを与えるステップが、約０．８ボルト〜約２０ボルトの電圧を印加するステップを有する請求項１に記載の方法。
【請求項３】
バイアスが約０．１秒間〜約４秒間与えられる請求項１に記載の方法。
【請求項４】
基板にバイアスを与えるステップが、約５ボルト〜約２０ボルトの電圧を約０．５秒間〜約２秒間印加するステップを有する請求項１に記載の方法。
【請求項５】
電気化学堆積技術がパルスメッキ技術を含む請求項１に記載の方法。
【請求項６】
基板にバイアスを与えるステップが、基板を約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度にさらすステップを有する請求項１に記載の方法。
【請求項７】
第１の導電材料、第２の導電材料、第３の導電材料が、銅と、ドープされた銅と、銅合金と、これらの組み合わせとから成る群より選択される請求項１に記載の方法。
【請求項８】
基板の高アスペクト比の構造に導電材料を電気化学堆積する方法であって、
ａ）基板の高アスペクト比の構造にシード層を堆積する、シード層堆積のステップと、
ｂ）基板が電気化学浴に浸漬されている間に基板を約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度にさらすことで基板にメッキバイアスを与え、高アスペクト比の構造にパッチング層を堆積する、バイアスのステップと、
ｃ）パッチング層に導電材料をインシチュウで堆積し、高アスペクト比の構造を充填する、堆積のステップと
を有する方法。
【請求項９】
電荷密度が約０．８ボルト〜約２０ボルトの電圧を約０．１秒間〜約４秒間印加するステップを有する請求項８に記載の方法。
【請求項１０】
シード層と、パッチング層と、導電材料とが、銅と、ドープされた銅と、銅合金と、これらの組み合わせとから成る群より選択される請求項８に記載の方法。
【請求項１１】
基板の高アスペクト比の構造を電気化学浴で充填する方法であって、
ａ）不連続な導電層が上に形成されている基板を供給するステップと、
ｂ）基板が電気化学浴に浸漬されている間に、不連続な導電層の形成を減少させ、次に堆積される導電材料の凝集を最小限に抑えるステップと、
ｃ）高アスペクト比の構造を導電材料で充填するステップと、
を有する方法。
【請求項１２】
不連続な導電層の形成の減少及び次に堆積される導電材料の凝集を最小限に抑えるステップが、基板を電気化学浴に浸漬しつつ、基板にメッキバイアスを与えるステップを有する請求項１１に記載の方法。
【請求項１３】
基板にバイアスを与えるステップが、約０．８ボルト〜約２０ボルトの電圧を印加するステップを有する請求項１２に記載の方法。
【請求項１４】
バイアスが約０．１秒間〜約４秒間与えられる請求項１２に記載の方法。
【請求項１５】
基板にバイアスを与えるステップが、約５ボルト〜約２０ボルトの電圧を約０．５秒間〜約２秒間印加するステップを有する請求項１２に記載の方法。
【請求項１６】
高アスペクト比の構造を導電材料で充填するステップがパルスメッキ技術を有する請求項１２に記載の方法。
【請求項１７】
電気化学堆積技術がパルスメッキ技術を有する請求項１６に記載の方法。
【請求項１８】
基板にバイアスを与えるステップが、基板を約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度にさらすステップを有する請求項１２に記載の方法。
【請求項１９】
堆積される材料の量に基づいて電荷密度が選択される請求項１８に記載の方法。
【請求項２０】
堆積される第２の導電材料の量に基づいて電荷密度が選択される請求項１に記載の方法。
【請求項２１】
堆積されるパッチング層材料の量に基づいて電荷密度が選択される請求項８に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板へのメタルの電気化学堆積、つまり電気メッキに関する。特に、本発明は、基板の高アスペクト比の構造へのメタルの電気化学堆積の方法に関する。
【０００２】
【従来の技術】
４分の１ミクロン以下の多段メタライゼーションは、次世代超大規模集積回路（ＵＬＳＩ）の重要な技術の１つである。この技術の中心にある多段相互接続（マルチレベルインターコネクト）では、高アスペクト比のアパーチャに形成された相互接続表面形状（インターコネクトフィーチャー）の平坦化を必要とするが、このアパーチャには、コンタクト、バイア、ライン、デュアルダマシンその他の表面形状が含まれる。相互接続表面形状の信頼性の高い形成は、ＵＬＳＩの成功にとって、また個々の基板とダイの回路密度と質を高める継続的な努力にとって非常に重要である。
【０００３】
回路密度が高まるに伴い、バイア、コンタクト、デュアルダマシン、他の表面形状の幅が、これらの間にある誘電材料と共に、２５０ナノメータ未満にまで狭くなり、誘電体層の厚さはほぼ一定のままに留め置くため、表面形状（フィーチャー）のアスペクト比即ち表面形状の高さを幅で割った値は大きくなる。物理気相堆積（ＰＶＤ）や化学気相堆積（ＣＶＤ）など、多くの従来からの堆積処理は、アスペクト比が４：１を超えとりわけ１０：１を超えるデュアルダマシン等の構造を充填しなければならない問題を有している。このため、ナノメータサイズで表面形状高さと表面形状幅の比が４：１以上にもなるような高アスペクト比の表面形状を、ボイド発生なしに形成するため、継続的に多大な努力がなされている。また、表面形状幅が狭くなった場合に、装置電流は一定のまま又は増加するため、その結果、表面形状の電流密度が増加する。
【０００４】
現在では、銅と銅合金は、４分の１ミクロン以下の相互接続技術において選択されるべきメタルになってきており、なぜなら、銅の固有抵抗がアルミニウムより低く（アルミニウムの３．１Ω‐ｃｍに比べ１．７Ω‐ｃｍ）、許容電流が高く、エレクトロマイグレーション抵抗が非常に高いからである。上述の特徴は、高レベルの集積と高い装置速度で発見される高い回路密度を支えるためには重要である。更に、銅には良好な熱伝導率があり、高度に純粋な状態で利用可能である。
【０００５】
半導体デバイスの製造には銅の使用が望ましいが、幅を０．３５μ以下にすることによる４：１のアスペクト比などの高アスペクト比の表面形状に銅を堆積する製造方法の選択は制限されている。処理の制限により、半導体デバイスのバイアとコンタクトの充填に利用されているのは今のところ、以前から回路基板へのラインの製造に限定されている電気メッキである。
【０００６】
電気メッキ処理は、外部電流の印加による化学溶液中のメタルイオンの化学的な還元により材料を導電性の表面に堆積する。しかし、電気メッキ処理には、電気メッキに先立ち基板表面に堆積された導電性のバリア層などの導電性の表面が必要である。導電性のバリア層は物理気相成長技術や化学気相成長技術により堆積される場合がある。加えて、チタン、タンタル、又これらの窒化物であるバリア層材料は、堆積に十分なだけ導電性のある表面を備えていないことが多いので、電気メッキ層に適切な核形成をもたらすよう「シード」層が堆積される。
【０００７】
【発明が解決しようとする課題】
電気メッキ処理には一般に、導電性のある核形成の層、即ちシード層が必要であり、シード層は、電気メッキ処理を適切に引き起こす表面が基板に備わるよう薄くされ共形に基板に堆積される。シード層は一般に、銅などの導電性メタルを有し、従来より物理気相成長（ＰＶＤ）技術や化学気相成長（ＣＶＤ）技術を用いて基板に堆積される。シード層の共形の堆積により基板の電気メッキが良好になることが分かっている。しかし、表面形状のサイズが小さくなるに伴い、シード層を共形に堆積する能力が弱まる。
【０００８】
例えば、薄いシード層は基板に均一に堆積されない場合がある。シード層の不均一な堆積は層の凝集の原因になったり基板の一部や基板に形成された表面形状の中に不連続な層を作ったりするおそれがある。シード層の均一でない堆積と凝集は、シード層の表面に均一に分布しない電流の原因になるおそれがあり、電気化学的に基板に堆積された次の層の均一でない堆積の原因にもなりうる。次の層の均一でない堆積は、回路の均一性と導電性と信頼性にとって好ましくないことが認められている。更に、シード層の不均一性と凝集は、基板に対する銅などの導電材料の効果的な粘着力を低下させたり、導電材料と適切に接着する次の層の能力を低下させたりする。
【０００９】
図１は、基板１００上の高アスペクト比の表面形状１０６へのシード層の不均一な堆積による不連続な欠陥と凝集の欠陥を示す。表面形状の側壁や底面への銅などの導電材料の過剰な堆積により、凝集１０２が表面形状１０６に生じるおそれがある。凝集は、電気メッキ等の次の堆積処理中に表面形状１０６の区域を「架橋」するほど広範囲にわたり表面形状１０６の内部にボイド（図示せず）を生じさせるおそれがある。加えて、不均一な電流密度により表面形状１０６の側壁や底面にボイド１０４などの不連続が生じるおそれもある。不連続は次の処理に不利な影響、例えば、次の電気メッキ処理中の表面形状表面に沿う均一な電流密度の印加を妨害することにより影響を及ぼす。のようにシード層の電流密度が均一でない為に、電気メッキ処理で堆積された材料の表面形状の側壁や底面にボイド（図示せず）が生成されることがある。
【００１０】
不均一な層や凝集された層による基板構造におけるボイドの生成及び他の充填欠陥は、２００ｍｍの基板の製造から３００ｍｍの基板の製造への産業の移行の為に更に複雑になり、堆積された材料の均一性の変化は大きくなるおそれがある。銅膜の３００ｍｍの基板への電気メッキでは、電気メッキ処理に利用されるシード層などの薄いメタル層の均一性がかなり変わりやすく、薄いメタル層の連続は、基板の端の表面形状において、また該表面形状に形成されるものが高アスペクト比の場合においては不確実であり、従って充填基板にボイドの生成や他の欠陥の増加を招くことが認められる。
【００１１】
加えて、堆積されたシード層はメッキ処理中に破損されることがあり、従って表面形状への材料の付加的なメッキに不利な影響を及ぼし得る欠陥を生じさせる。例えば、従来のメッキ処理では、基板が電気メッキ浴に浸漬された後に、基板に材料を堆積する為に電力が基板に印加される。しかし、シード層の一部、即ちシード層のエッチング部分を堆積材料が基板表面から取り除くことがあり、のシード層材料の欠損は不連続などの欠陥を形成する原因になることがある。更に、共形な（コンフォーマルな）堆積をなすべく基板表面で材料を堆積し溶解するために交流電圧ないし電流を用いるパルスメッキ技術では、初期パルス印加中に基板表面の薄いシード層が「メッキ剥がれ」ることがある。
【００１２】
従って、基板の高アスペクト比の構造へのメタルの電気化学堆積の方法が必要であり、方法は、高アスペクト比の構造を、ボイドがない、即ち継ぎ目がない状態で充填を行う。理想的には、メタルの電気化学堆積の方法は、様々なサイズの基板に有効で、基板のエッジでの高アスペクト比に対してのメタルの堆積にも有効なことが望まれる。
【００１３】
【課題を解決するための手段】
本発明の態様は一般に、基板の高アスペクト比の構造に導電材料を電気化学的に堆積する方法を提供し、方法はシード層の欠陥、例えば層の不均一や不連続の影響を小さくする又は最小限に抑え、表面形状を充填する間の材料の凝集を最小限に抑えあるいは減少させる。本発明の１つの態様では、基板を処理する方法が提供され、この方法は、第１の導電材料が上に堆積されている基板を、電気化学浴を収容する処理チャンバ内に配置するステップと、基板が電気化学浴に浸漬されている間に基板にメッキバイアスを与えることにより、第１の導電材料が電気化学浴に接触し第１の導電材料上に第２の導電材料を堆積するステップと、電気化学堆積技術により第２の導電材料上に第３の導電材料をインシチュウで堆積して、表面形状を充填するステップとを有している。
【００１４】
本発明の他の態様は、基板の高アスペクト比の構造に導電材料を電気化学堆積する方法を提供し、方法は、基板の高アスペクト比の構造にシード層を堆積するステップと、基板を電気化学浴に浸漬しつつ、基板を約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度にさらすことで基板にメッキバイアスを与え、高アスペクト比の構造にパッチング層を堆積するステップと、パッチング層に導電材料をインシチュウで堆積して、高アスペクト比の構造を充填するステップとを有している。
【００１５】
本発明の他の態様は、基板の高アスペクト比の構造を電気化学浴で充填する方法を提供し、方法は、不連続な導電層が上に形成されている基板を供給するステップと、基板を電気化学浴に浸漬する間に不連続な導電層の形成を減少させ次に堆積される導電材料の凝集を最小限に抑えるステップと、高アスペクト比の構造を導電材料で充填するステップとを有している。
【００１６】
【発明の実施の形態】
以上に列挙した本発明の特徴や利点や目的が達成される方法が詳細に理解されるように、本発明は以上に簡単に要約されたが、本発明のより詳細な説明が、添付の図面に示される本発明の実施の形態を参照してなされる。
【００１７】
しかし、注意すべきは、添付の図面は本発明の一般的な実施の形態を示すのみで、従って本発明の範囲を限定するものとみなしてはならない点であり、これは本発明が他の同等で効果的な実施の形態を許容し得るからである。
【００１８】
電気化学堆積セルで行われる電気化学堆積処理に関して、本発明は以下に説明され、電気化学堆積セルとは、米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なエレクトラ　Ｃｕ　ＥＣＰシステム等である。電気化学堆積システムの詳細な説明は、１９９９年４月８日に提出され、譲渡された係属中の米国特許出願０９／２８９，０７４、標題“Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ”（電気化学堆積システム）で与えられ、出願は、本発明の明細書及び特許請求の範囲と一致する範囲は参考形式で本願に組み込まれる。
【００１９】
図２は、導電材料を堆積するために使用される電気メッキ処理セル２００の一実施の形態の断面図である。処理セル２００には一般に、ヘッドアセンブリ２１０と、処理キット２２０と、電解質コレクタ２４０とが含まれる。一実施の形態では、電解質コレクタ２４０は、処理キット２２０の配置の場所を定める開口２４３を覆って本体２４２に固定される。電解質コレクタ２４０には、内壁２４６と、外壁２４８と、壁に結合している底面２４７とが含まれる。電解質口２４９は電解質コレクタ２４０の底面２４７を介して配置され、チューブ、ホース、パイプ、又は他の流体転送コネクタを介して、電解質補充システム（図示せず）に結合される。
【００２０】
ヘッドアセンブリ２１０はヘッドアセンブリフレーム２５２に取り付けられている。ヘッドアセンブリフレーム２５２には、取り付けポスト２５４とカンチレバーアーム２５６とが含まれる。取り付けポスト２５４は本体２４２に取り付けられ、カンチレバーアーム２５６は取り付けポスト２５４の上部から水平方向に伸びている。望ましくは、ヘッドアセンブリ２１０を回転可能にする為に、取り付けポスト２５４は取り付けポストに沿う垂直軸を軸に回転運動を行う。
【００２１】
ヘッドアセンブリ２１０はカンチレバーアーム２５６の一端に取り付けられている。カンチレバーアーム２５６の下端は、取り付けポスト２５４に取り付けられた空気圧シリンダ等のカンチレバーアームアクチュエータ２５７に接続されている。カンチレバーアームアクチュエータ２５７は、カンチレバーアーム２５６と取り付けポスト２５４との間の接合部でのカンチレバーアーム２５６の回転軸運動をもたらす。カンチレバーアームアクチュエータ２５７が収縮されると、電気メッキ処理セル２００からの処理キット２２０の取り外し又は取り替えの少なくとも一方に必要な間隔を空ける為に、カンチレバーアーム２５６はヘッドアセンブリ２１０を処理キット２２０から離すよう移動させる。カンチレバーアームアクチュエータ２５７が伸展すると、基板を処理位置のヘッドアセンブリ２１０に位置付ける為にカンチレバーアーム２５６はヘッドアセンブリ２１０を処理キット２２０へと移動させる。
【００２２】
ヘッドアセンブリ２１０には一般に、基板ホルダアセンブリ２５０と、基板アセンブリアクチュエータ２５８とが含まれる。基板アセンブリアクチュエータ２５８は取り付けプレート２６０に取り付けられており、取り付けプレート２６０を介して下方へ伸びるヘッドアセンブリシャフト２６２を有する。ヘッドアセンブリシャフト２６２の下端は、基板ホルダアセンブリ２５０を処理位置と基板ローディング位置とに位置付ける為に基板ホルダアセンブリ２５０に接続されている。基板ホルダアセンブリ２５０には一般に、基板ホルダ２６４と、カソード接触リング２６６とが含まれる。
【００２３】
１つの実施の形態では、カソード接触リング２６６には、例えばステンレス鋼、銅、銀、金、白金、チタン、タンタル、他の導電材料などの導電性のメタルや合金が含まれたり、白金で覆われたステンレス鋼などの導電材料の組み合わせが含まれたりする。カソード接触リング２６６には、カソード接触リングを基板ホルダアセンブリに取り付ける為に用いられる上部取り付け部（図示せず）と、基板を受け取る為に用いられる下部基板受け取り部（図示せず）とが含まれる。下部基板受け取り部には、複数の接触パッドやバンプを有する環状の基板台座面（図示せず）が含まれ、接触パッドやバンプは基板台座面に配置され、望ましくは台座面の円周の周りに一定の間隔を空けて配置されている。基板が基板台座面に位置付けられると、基板台座面の電気メッキシード層に電気的に接触するよう接触パッドは基板の周辺領域に物理的に接触する。望ましくは、接触パッドは白金や金などの酸化しにくい貴メタルで覆われている。
【００２４】
他の接触リングの設計も本発明に従う電気メッキ処理セルで有用であり、例えば、１９９８年１１月３０日に提出され、一般に譲渡された同時係属中の米国特許出願０９／２０１，４８６、標題“Ｃａｔｈｏｄｅ Ｃｏｎｔａｃｔ Ｒｉｎｇ Ｆｏｒ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ”（電気化学堆積用カソードコンタクトリング）に説明されているコンタクトリングの設計などが有用であり、出願は、本発明の明細書及び特許請求の範囲と一致する範囲は参考形式で本願に組み込まれる。
【００２５】
基板ホルダ２６４は、望ましくはカソード接触リング２６６の上に位置付けられ、基板の裏面に圧力をかけるブラッダアセンブリ（図示せず）を有し、基板メッキ面とカソード接触リング２６６とを確実に電気的に接触させる。
【００２６】
再び図２の電気メッキ処理セル２００の断面図を参照すると、基板ホルダアセンブリ２５０は処理キット２２０の上に位置付けられている。処理キット２２０には一般に、ボウル２３０と、コンテナ本体２７２と、アノードアセンブリ２７４と、フィルタ２７６とが含まれる。コンテナ本体２７２は望ましくは円柱状の物体であり、物体は電気的に絶縁性の材料からなり、例えばセラミックス、プラスチック、プレキシグラス（アクリル樹脂）、Ｌｅｘａｎｅ、ＰＶＣ、ＣＰＶＣ、ＰＶＤＦであり、或いは、メタルからなり、例えばステンレス鋼、ニッケル、チタンであり、ここでメタルは、電解質に溶解せず電気的に電極（即ち、電気メッキシステムのアノードとカソード）と絶縁可能な、テフロン、ＰＶＤＦ、プラスチック、ゴム、材料の他の組み合わせなどの絶縁層で覆われる。コンテナ本体２７２は望ましくは、システムにより処理される基板メッキ面と基板の形状とに一致するようサイズ調整や適合がなされており、一般に円形又は長方形である。
【００２７】
コンテナ本体２７２の上部は、環状せき２７８を形成する為に放射状に外側へと伸びている。環状せき２７８は電解質コレクタ２４０の内壁２４６を覆って伸びており、電解質を電解質コレクタ２４０に流入させる。せき２７８の上面は望ましくはカソード接触リング２６６の下面に一致する。基板が処理位置に位置付けられると、基板メッキ面がせき２７８の上部のやや下に位置付けられる。カソード接触リング２６６の下面とせき２７８の上面との間に電解質の流れのギャップが形成される。
【００２８】
コンテナ本体２７２の下部は、コンテナ本体２７２をボウル２３０に固定する下部環状フランジ２８６を形成する為に放射状に外側へと伸びている。望ましくは、フィルタ２７６はコンテナ本体２７２の下部の開口に取り付けられ同開口を完全に覆い、アノードアセンブリ２７４はフィルタ２７６の下に配置される。望ましくは、フィルタ２７６及びアノードアセンブリ２７４は、ねじ又はボルトの少なくとも一方などの脱着可能なファスナを用いコンテナ本体２７２の下面に固定される。あるいは、フィルタ２７６及びアノードアセンブリ２７４は、脱着可能にボウル２３０に固定される。フィルタ２７６には望ましくは、基板メッキ面へ向かう電解質流れのパターンを制御するよう構成されたセラミックのディフューザが含まれる。
【００２９】
アノードアセンブリ２７４には望ましくは、電解質のメタル源の役を果たす消耗アノードが含まれる。あるいは、アノードアセンブリ２７４には非消耗アノードが含まれ、電気メッキされるメタルは電気化学浴から電解質で供給される。アノードアセンブリ２７４は、多孔質のアノード容器２９４を有する自己密閉モジュールであり、アノード容器２９４は望ましくは電気メッキされるメタルと同一のメタル、例えば銅などからなる。あるいは、アノード容器２９４は、電解質に溶けない多孔質の物質、例えばセラミックスや高分子の膜からなる。銅の電気化学的堆積用である高純度の銅などの可溶性メタル２９６は、アノード容器２９４内部に配置される。可溶性メタル２９６は、望ましくはメタル粒子やワイヤや穿孔されたシートからなる。多孔質のアノード容器２９４は更に、アノード容器２９４内部の溶解メタルにより生成された微粒子を保持するフィルタの役も果たす。
【００３０】
電源から可溶性メタル２９６への電気的な接続がもたらされるよう、アノード電極コンタクト２９８がアノード容器２９４を通じ挿入される。望ましくは、アノード電極コンタクト２９８は、電解質に溶けない導電材料、例えばチタン、白金、白金で被覆されたステンレス鋼などからなる。アノード電極コンタクト２９８は、ボウル２３０を通じて伸び、電源に接続される。
【００３１】
電源（図示せず）は更に、基板に電気的に接触しているカソード接触リング２６６に接続される。電源には望ましくは、定電流操作と定電圧操作を切り替える制御回路が含まれる。電源の制御回路は出力の極性を制御する。一実施の形態では、電源には種々の出力波形を生成するようプログラム可能なスイッチング回路が含まれ、出力波形は例えば、第１の期間の定電流出力と第２の期間の定電圧出力の繰り返しのある出力波形などである。本発明は、出力波形を生成可能な種々の電源設計の利用も予期し、任意の特定の電源設計に制限されていない。
【００３２】
ボウル２３０には一般に、円柱部５０２と底部５０４が含まれている。円柱部５０２の上部から上部環状フランジ５０６が放射状に外側へと伸びている。ボウル２３０の上部環状フランジ５０６はコンテナ本体２７２の下部環状フランジ２８６に固定された状態で接続されている。円柱部５０２はアノードアセンブリ２７４とフィルタ２７６とを収容できる。望ましくは、フィルタ２７６を通して流す前にまずアノードアセンブリ２７４を通して電解質の実質的な部分を流す為に、フィルタ２７６とアノードアセンブリ２７４の外径は円柱部５０２の内径よりやや小さい。ボウル２３０の底部５０４には、電解質補充システムから電解質供給ラインへと接続する電解質口５１０がある。電解質口５１０及び電解質供給ラインは、処理キット２２０の取り出しと取り替えを容易にする解放可能なコネクタ（図示せず）により接続されている。
【００３３】
操作では、ロボット（図示せず）が基板を下向きにして基板ホルダアセンブリ２５０に位置付ける。基板は基板ホルダ２６４の下にかつカソード接触リング２６６の上に位置付けられる。そしてロボットは、基板をカソード接触リング２６６へと位置付ける為に基板を解放する。基板ホルダアセンブリ２５０上のブラッダアセンブリ（図示せず）が、基板メッキ面とカソード接触リング２６６との電気的な接触を確実にする為に基板裏面に圧力をかける。
【００３４】
ヘッドアセンブリ２５２は処理キット２２０の上の処理位置へと降ろされる。位置では、基板はせき２７８の上面の下にあり、処理キット２２０に入っている電解質に接触する。電気メッキ処理を可能にする為にカソードとアノードに電力（即ち、電圧と電力）を供給する為に電源が作動される。電解質は一般に、電気メッキ処理の間じゅう連続的に処理キットに注入される。カソードとアノードに供給された電力及び電解質の流れは、所望の電気メッキの成果を達成する為に制御システム（図示せず）により制御される。一実施の形態では、ヘッドアセンブリが下降される際、また電気メッキ処理中もずっと、ヘッドアセンブリは回転する。
【００３５】
電気メッキ処理の完了後、ヘッドアセンブリ２１０は基板ホルダアセンブリ２５０を引き上げ電解質から基板を取り出す。一実施の形態では、基板ホルダアセンブリからの残留電解質の除去を強化する間じゅうヘッドアセンブリは回転する。処理された基板をロボットがカソード接触リング２６６から持ち上げられるよう基板ホルダが引き上げられる。カソード接触リングの処理された基板の裏面上方の位置へとロボットが移動されて基板を持ち上げる。ロボットは処理セルから基板を引っ込め、基板を下向きの配置から上向きの配置に移動する。ここで基板は更なる処理の為に移動される場合もある。上述の電気化学堆積セルは実例の為に提供されたものであり、本発明を限定する意味に取られたり解釈したりされるべきではない。
【００３６】
堆積処理
図３は、本発明に従う電気メッキシーケンスの一実施の形態を示すフローチャートである。以下の処理は３００ｍｍの基板について説明するが、本発明は他のサイズの基板、例えば２００ｍｍの基板にも同等に応用でき適応性がある。
【００３７】
パターン成形された基板の形成は、基板への誘電体層の堆積と、誘電体層へのフォトレジスト材料の堆積及びパターン成形と、更に、フォトレジスト材料に形成されたパターンに従う誘電体層へのアパーチャのエッチングとによりなされる。アパーチャは高いアスペクト比を持ち、半導体製造に使用される任意の構造を有することがあり、構造には当該技術で既知の構造の中でも特に、バイア、ライン、デュアルダマシンが含まれる。
【００３８】
誘電体層のエッチングの後、ステップ３００において、バリア層又はライナ層の少なくとも一方がパターン成形基板と基板に形成されたアパーチャに合わせて堆積される場合がある。バリア層又はライナ層の少なくとも一方は、従来から当該技術で既知の手段により堆積される場合があり、手段は化学気相成長（ＣＶＤ）技術や物理気相成長（ＰＶＤ）技術を有し、例えばイオン化メタルプラズマ物理気相成長（ＩＭＰ−ＰＶＤ）、自己イオン化物理気相成長（ＳＩ−ＰＶＤ）、平行化やロングスロースパッタリング（ｌｏｎｇ　ｔｈｒｏｗ　ｓｐｕｔｔｅｒｉｎｇ）である。
【００３９】
銅、アルミニウム、タングステン、これらの合金、これらのドープされた派生物を使用されるライナ層又はバリア層の少なくとも一方の材料には、高融点メタル及び高融点メタルの窒化物（タングステン（Ｗ）、窒化タングステン（ＷＮＸ）、ニオブ（Ｎｂ）、ケイ酸アルミニウムなど）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、Ｔｉ／Ｎ２を詰めたＰＶＤ、ドープされたシリコン、アルミニウム、酸化アルミニウム、三元素化合物（ＴｉＳｉＮ、チタン‐シリコン窒化物、ＷＳｉＮ、タングステン‐シリコン窒化物など）、の層の組み合わせが含まれるがこれらに限定されない。例えば、ライナ層とバリア層の少なくとも一方にはタンタル（Ｔａ）と窒化タンタル（ＴａＮ）とが含まれる場合もあり、銅メタライゼーション方式の為に個々に又は順次に堆積されたり、ＩＭＰ−ＰＶＤ堆積技術により堆積されたりする。
【００４０】
ステップ３１０において、第１の導電材料のシード層は、化学気相成長（ＣＶＤ）技術や物理気相成長（ＰＶＤ）技術、例えばイオン化メタルプラズマＰＶＤ（ＩＭＰ−ＰＶＤ）により、バリア層又はライナ層の少なくとも一方に堆積される。「シード層」はここでは広く定義され、基板表面に次に堆積される層の成長を促進し堆積層の中間層の粘着性を向上させる為に使用される連続的又は不連続的に堆積された材料とする。
【００４１】
第１の導電材料、シード層には、銅と、ニッケルと、タングステンと、これらの組み合わせとからなるグループから選択される材料が含まれるが、シード層はこれらに限定されない。第１の導電材料には、銅、ニッケル、タングステン、これらの組み合わせの合金やドープされた派生物も含まれる。銅などの導電材料の堆積を改善する他の導電材料、中でもチタンやタンタル等がシード層として使用される場合もある。シード層には更に、リンと、ホウ素と、インジウムと、ベリリウムと、これらの組み合わせとからなるグループから選択されるドーピング物質が含まれる。ドーピング物質の重量百分率は約０．０１重量％〜約１５重量％であり、望ましくは約０．０１重量％〜約０．５重量％である。
【００４２】
電気化学浴への基板浸漬中に基板にメッキバイアスを与えることにより、シード層が電気化学浴に接触する際に、シード層には更に第２の導電材料のパッチング層が堆積される（３２０）。この「パッチング層」はここでは広く定義され、不連続な層の形成を減らす為に、また次に堆積される層における凝集層の影響を最小限に抑える為に使用される堆積された材料とする。
【００４３】
パッチング層には、銅と、ニッケルと、スズと、これらの組み合わせとからなるグループから選択される第２の導電材料が含まれるがこれらに限定されない。第１の導電材料には、銅、ニッケル、タングステン、これらの組み合わせの合金も含まれる。パッチング層には、リン、ホウ素、インジウム、ベリリウム、これらの組み合わせ等のドーパントが含まれ、ドーパントは、ドープされていない層に較べて層における凝集がより少なく中断も少ない状態でより均一な層を堆積すると共に、エレクトロマイグレーション特性を改善すると考えられているものである。好適なドーパント濃度は層の約０．０１％〜約１５％（重量％）であるが、望ましいのは「パッチング」層の約０．０１重量％〜約３重量％であり、最も望ましいのは約０．０１重量％〜約０．０５重量％である。一実施の形態では、シード層とパッチング層は同一の導電材料を有し、シード層材料とパッチング層材料としては銅が最も望ましい。
【００４４】
バイアスは、電気化学浴に基板を入れるに先立ち基板が「傾斜（ティルト）」の位置にある時に与えられたり、基板が電気化学浴に浸漬している間じゅう連続的に与えられたりする。あるいは、バイアスは、電気化学浴に接触する瞬間、浸漬の瞬間に与えられたり、基板が電気化学浴に浸漬されるのに続き与えられたりする。本発明の一実施の形態に従って、約０．８ボルト〜約２０ボルトの電圧を基板に印加することでバイアスは基板に与えられる。バイアスは約０．１秒間〜約４．０秒間与えられる場合もある。
【００４５】
バイアスの印加は一般に、材料の充填層の電気メッキを開始するのに先立ち基板アパーチャの面を有する基板メッキ面への堆積を行う為に十分なだけの電圧と継続時間でなされる。例えば、約８ボルト〜約２０ボルトの電圧を約０．５秒間〜約２．０秒間印加することにより、シード層に形成されるあらゆる不連続を除去するために十分な材料が堆積され、また、シード層に対して堆積速度を均一に与えることで次になされる堆積中にシード層の凝集の影響を最小限に抑えるに十分な材料が堆積されることが、観察される。パッチング層は約５０Å〜約２５０Åの厚さでシード層に堆積されてもよい。
【００４６】
以上の処理パラメータは、銅の電解質や添加物を有する多成分を有する銅電気メッキ浴による第２の導電材料のパッチング層への導電材料の堆積に使用され、添加物とはサプレッサや光沢剤又は促進剤の少なくとも一方などである。電気メッキ化学の詳細な説明、特に電解質と添加物の組成は、１９９９年２月５日に提出され一般に譲渡された同時係属中の米国特許出願０９／２４５，７８０、標題”Ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ Ｃｈｅｍｉｓｔｒｙ ｆｏｒ Ｉｍｐｒｏｖｅｄ Ｆｉｌｌｉｎｇ ｏｆ Ａｐｅｒｔｕｒｅｓ”（アパーチャーの充填性を高める電気堆積の化学系）で与えられ、出願は、本明細書で請求し説明する本発明と一致する範囲は参考形式で本願に組み込まれる。
【００４７】
パッチング層の堆積された材料の量、即ちパッチング層の厚さは、電荷密度と互いに関係づけられる。電荷密度はここでは広く定義され、基板の面積ごとにある期間にわたって基板に与えられるバイアスとする。電荷密度単位の単位はｍＡ＊秒／ｃｍ２であり、ここでｍＡはミリアンペアである。電荷密度はまた、ある期間にわたって基板に印加された電荷の合計と解釈されてもよい。パッチング層の堆積中に基板に印加された電荷密度は、既知の抵抗を有する任意の浴及び３００ｍｍの基板について算出された。電荷密度は次の式を用いて計算された。
【００４８】
電荷密度Ｉｄ（ｍＡ＊秒／ｃｍ２）＝
［（時間（ｔ）（秒））（電流（Ｉ）（アンペア））］／基板の面積（ｃｍ２）
ここで、電流Ｉは、
Ｉ＝印加電圧（Ｖ）（ボルト）／抵抗（Ｒ）（オーム（Ω））
と計算され、面積は、
Ａ＝π（基板の半径（ｃｍ））２
である。
【００４９】
３００ｍｍの基板における銅材料でのパッチング層厚さ対電荷密度の計算結果の例が図４に示される。
【００５０】
図４は、ある期間にわたり測定された銅の厚さ対計算された電荷密度のグラフである。本発明の一実施の形態に従って、材料で充填された層への電気メッキの開始に先立ち基板アパーチャの面を有する基板メッキ面への堆積を行う為に、約２０ｍＡ＊秒／ｃｍ２〜約１６０ｍＡ＊秒／ｃｍ２の電荷密度に基板をさらすことで、基板にバイアスが与えられる。加えて、本発明は、上述の電荷密度より低い電荷密度又は高い電荷密度、例えば約５ｍＡ＊秒／ｃｍ２の電荷密度を代替の処理や装置の構成に用いることも予期する。
【００５１】
電荷密度の応用例には、電気パルス変調技術を適用する方法並びに従来の方法が含まれる場合がある。電気パルス変調技術はここでは広く定義され、基板表面に対し材料を堆積する或いは除去するパルス化された電圧や電流の波形とする。電気パルス変調技術には、基板表面に材料をメッキする第１の期間にわたって定電流密度即ち定電圧を基板に印加するステップと、次に溶解の第２の期間にわたって一定の逆電流密度即ち逆電圧を基板に印加する、即ち基板表面に材料をエッチングするステップと、構造を充填する為に第１のステップと第２のステップを繰り返すステップとが含まれる。技術は、ボイド及び凝集が最小の状態で材料を共形に堆積するよう観察されている。
【００５２】
電気パルス変調処理は、２０００年５月１１日に提出され一般に譲渡された同時係属中の米国特許出願０９／５６９，８３３、標題”Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ Ｆｏｒ Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｓｔｒｕｃｔｕｒｅｓ Ｕｓｉｎｇ Ｅｌｅｃｔｒｉｃａｌ Ｐｕｌｓｅ Ｍｏｄｕｌａｔｉｏｎ”（電気パルス変調を用いた高アスペクト比構造の電気化学堆積）でより完全に説明されており、出願は、本明細書で請求し説明する本発明と一致する範囲は参考形式で本願に組み込まれる。
【００５３】
更に、観察されるのは、銅などの導電材料の堆積厚さが基板に印加される電荷密度の利用とほぼ線形である点である。加えて、本願で説明された処理により堆積された銅の層の厚さは、浸漬処理中に基板にバイアスが与えられた場合に電圧が上がるにつれ連続的に増すことが観察された。更に観察されるのは、浸漬処理中に基板にバイアスが与えられた場合は定電圧での曝露時間が長くなるにつれ堆積厚さが増すことである。
【００５４】
予期されるのは、電荷密度の観察された線形性により、浸漬バイアスを与えることにより、２００ｍｍの基板など種々のサイズの基板上のシード層で欠陥が形成されるのを最小に抑えられること、及び表面形状の寸法である異なるシード特徴が減少しアスペクト比が増加することである。更に予期されるのは、堆積厚さと電荷密度のの線形関係が、異なるサイズのアスペクト比に対する堆積処理の同調に備える点と、ボイド形成を最小に抑える為に、電気化学堆積処理での導電材料の堆積に使用される方法の修正にも備える点とである。
【００５５】
銅と、ニッケルと、タングステンと、ドープされたの派生物と、これらの組み合わせとからなるグループから選択される第３の導電材料の層がその後に、アパーチャを充填する為に電気メッキ技術により堆積される（３３０）。第３の導電材料はインシチュウでパッチング層と共に同一の電気化学浴や同一のＥＣＰセルで堆積されてもよい。
【００５６】
第３の導電材料の堆積処理には、電気パルス変調技術の適用による導電材料の基板表面形状への電気化学堆積が含まれるだけでなく、従来の方法も含まれうる。
【００５７】
例えば、第３の導電材料は、約２０ｍＡ＊秒／ｃｍ２〜約４０ｍＡ＊秒／ｃｍ２の定電流密度を約０．１秒間〜約２０秒間印加することにより堆積してもよく、その後、高アスペクトの表面形状を充填する為に表面形状にボイドの形成が最小限又はない状態で、逆電流密度が約０．０２秒間〜約３秒間基板に印加される。あるいは、約１５Ｖ〜約２５Ｖの電圧が約０．１秒間〜約２０秒間印加され、その後、高アスペクトの表面形状を充填する為に表面形状にボイドの形成が最小限又はない状態で、約−１５Ｖ〜約−２５Ｖの逆電圧が約０．０２秒間〜約３秒間り印加されてもよい。浸漬バイアスが電気パルス変調堆積技術の部分をなしてもよい。
【００５８】
パルス変調処理を用いて構造が充填された後で、メタル層を基板に堆積する為に基板に定電流密度が印加されてもよい。
【００５９】
第３の導電材料の堆積の後で、アパーチャが更に処理される場合があり、例えば、表面形状を形成する化学的機械的研磨処理による基板のアニーリング又は平坦化の少なくとも一方により処理される（４４０）。
【００６０】
観察されたのは、本願で説明された処理を用いて３００ｍｍの基板上で充填された表面形状には、本処理を用いずに表面形状が充填された場合に較べ、欠陥とボイド形成が少ない点である。バイアスの印加は、メッキヘッドと基板の最初の浸漬中におけるメタル膜の限定されたメッキに備えると考えられている。浸漬中又は基板と浴との接触直後の少なくとも一方での基板のメッキにより、シード層の損失がシード層と電気化学浴との不利な反応に制限され、反応とは、例えば浴によるシード層の酸化やウェットエッチング等である。
【００６１】
更に考えられているのは、浸漬中又は電気化学浴での基板の接触直後の少なくとも一方での限定されたメッキを基板に行うバイアスの印加が、堆積された材料に実質的なボイドや堆積欠陥なく基板アパーチャの充填が改善されるよう、シード層の欠陥や不連続を充填する材料を堆積し、相対的に均一な堆積率を備えることでシード層の材料の凝集の影響を最小限に抑え、電気メッキ等の次の処理を可能にすることである。加えて、考えられているのは、浸漬中又は電気化学浴での基板の接触直後の少なくとも一方での電気パルス変調技術の適用が、サイクルのメッキ期間における欠陥の充填と、サイクルの溶解期間、即ちサイクルのエッチング期間における凝集材料の除去とに備えることである。
【００６２】
前述の記載は本発明の好適な実施の形態に向けられているが、本発明の基本的な範囲から外れることなく本発明の他の実施の形態及び更なる実施の形態が考案される場合があり、本発明の範囲は以下に続く特許請求の範囲により決定される。
【図面の簡単な説明】
【図１】
基板表面に形成された高アスペクト比の表面形状の形で発生する欠陥を示す。
【図２】
電気化学堆積セルの略断面図である。
【図３】
本発明に従う電気メッキシーケンスの一実施の形態を示す。
【図４】
本願で説明された処理の一態様により堆積された膜についての計算された電荷密度対層の厚さのグラフである。
【符号の説明】
２００…処理セル、２１０…ヘッドアセンブリ、２２０…処理キット、２４０…電解質コレクタ、２４２…本体、２４３…開口、２４６…内壁、２４７…底面、２４８…外壁。
【図１】
2004513221.tif 000003
【図３】
2004513221.tif 000004
【図４】
2004513221.tif 000005
【国際公開パンフレット】
2004513221.tif 000006
2004513221.tif 000007
2004513221.tif 000008
2004513221.tif 000009
2004513221.tif 000010
2004513221.tif 000011
2004513221.tif 000012
2004513221.tif 000013
2004513221.tif 000014
2004513221.tif 000015
2004513221.tif 000016
2004513221.tif 000017
2004513221.tif 000018
2004513221.tif 000019
2004513221.tif 000020
2004513221.tif 000021
2004513221.tif 000022
2004513221.tif 000023
2004513221.tif 000024
2004513221.tif 000025
2004513221.tif 000026
2004513221.tif 000027
2004513221.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004513221.tif 000029
【国際調査報告】
2004513221.tif 000030
2004513221.tif 000031