(57)【要約】本発明は、少なくとも１つの第１の機器又は装置（６）を、少なくとも１つの第２の機器又は装置（７）と同期させる方法であって、これら第１及び第２の機器又は装置がモジュロｎの第１カウンタ（８）及び第２カウンタ（１０）を各々有すると共に、直流電気的接続を介してデータを交換するように設計されているような方法に関するものである。本発明による該方法は、第２カウンタ（１０）に対してカウント動作の基礎として作用するようなクロック信号を第２の機器又は装置（７）により発生するステップと；このクロック信号を第１の機器又は装置（６）に送信するステップと；第２の機器又は装置（７）のデータを第１の機器又は装置（６）へ上記クロック信号の少なくとも２つのサイクルにより分離された時点において送信すると共に、第２カウンタ（１０）が再初期化される都度、上記クロック信号の２つの連続したタイムスロットを有するような同期信号を第１の機器又は装置（６）へ送信するステップとを有している。
2004517565.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの第１の機器又は装置を、少なくとも１つの第２の機器又は装置と同期させる方法であって、これら第１及び第２の機器又は装置が、モジュロｎの第１カウンタ及び第２カウンタを各々有すると共に、直流電気的接続を介してデータを交換するように設計されているような方法において、該方法が、
−  前記第２の機器又は装置により、前記第２カウンタに対してカウント動作の基礎として作用するクロック信号を発生するステップと、
−  このクロック信号を前記第１の機器又は装置に送信するステップと、
−  前記第２の機器又は装置から前記第１の機器又は装置へ前記データを前記クロック信号の少なくとも２つのサイクルにより分離された時点において送信すると共に、前記第２カウンタが再初期化される都度、前記クロック信号の２つの連続したタイムスロットを有するような同期信号を前記第１の機器又は装置へ送信するステップと、
を有することを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記直流電気的接続は３つの高電圧コンデンサＣ１、Ｃ２及びＣ３により設けられ、前記コンデンサＣ１及びＣ２は前記第２の機器又は装置から前記第１の機器又は装置へ前記クロック信号のｎ−２個の連続したサイクルを送信するように設計され、前記コンデンサＣ３は前記クロック信号の後続する連続した２つのサイクルｎ−１及びｎを特に送信するように設計されていることを特徴とする方法。
【請求項３】
請求項１に記載の方法において、前記第１の機器又は装置は１つ又は複数の機器又は装置を電話回線に接続するように設計された回線インターフェースであり、前記第２の機器又は装置がマイクロコントローラであることを特徴とする方法。
【請求項４】
請求項３に記載の方法において、前記マイクロコントローラは前記回線インターフェースに対して連続的に且つループ態様で、第１アドレスを持つ第１データパケットを送信すると共に、次いで前記回線インターフェースから第２アドレスを持つ第２データパケットを受信し、且つ、前記第１アドレスと前記第２アドレスとが相違した場合に前記回線上での伝送誤りを検出することを特徴とする方法。
【請求項５】
請求項４に記載の方法において、前記第１データパケット及び第２データパケットは、制御レジスタ及び状態レジスタの内容を各々有すると共に、前記各レジスタに関連するメモリアドレスを有し、前記第１データパケットが更に同期キーを有することを特徴とする方法。
【請求項６】
請求項５に記載の方法において、前記回線インターフェースは前記同期キーを検出し、前記各レジスタのメモリアドレスを復号し、同一のアドレスを持つ前記状態レジスタの内容を前記マイクロコントローラのメモリに戻すことを特徴とする方法。
【請求項７】
請求項６に記載の方法において、前記各制御レジスタ及び各状態レジスタの内容が、エラー検出器コードにより確証されることを特徴とする方法。
【請求項８】
請求項７に記載の方法において、前記回線インターフェースと前記マイクロコントローラとの間で接続が確立される前に、前記マイクロコントローラが前記回線インターフェースに固有の二進フレームを送信し、該二進フレームは前記データの交換を初期化するのを可能にし、前記回線上に誤りがある場合、前記回線インターフェースは前記マイクロコントローラに対して少なくとも１つのエラー指示ビットを有するような状態データを返送することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送の分野に適用されるもので、特には、各々が第１及び第２のモジュロｎカウンタを有すると共に直流電気的（ｇａｌｖａｎｉｃ）接続を介してデータを交換するように設計された少なくとも１つの第１の機器又は装置と少なくとも１つの第２の機器又は装置とを同期させる方法に関する。
【０００２】
【従来の技術】
益々多くの機器又は装置が電話回線を介してデータを交換するようになっている。或る装置は第１の電源電圧を電話回線から受ける一方、他の機器又は装置は、この第１の電圧に加えて、第２の電源により供給されねばならないような第２の電圧を必要とする。
【０００３】
電話回線上に発生する強い妨害が、上記第２電源により給電される機器又は装置の機能に影響を与えるのを防止するために、これら機器又は装置は直流電気的バリアにより電話回線から絶縁される。しかしながら、この直流電気的バリアは、該バリアが絶縁する機器又は装置がデータを交換するのを妨害してはならない。
【０００４】
既知の解決策は、電話回線に接続されたインターフェースと上記第２の電源により給電される機器又は装置との間に配置された高電圧コンデンサにより直流電気的バリアを発生することからなっている。
【０００５】
これらのコンデンサは、異なる機器又は装置の間のデータの伝送、第２電源からの第２電源電圧の、電話回線により給電される機器又は装置への伝送、及び同期信号の伝送を可能にしなければならない。
【０００６】
伝送されるべきデータは、殆どの場合、二進送信ＴＸ及び受信ＲＸフレーム、回線インターフェースのための制御データ、並びに回線の動作状態を示す状態データからなっている。
【０００７】
【発明が解決しようとする課題】
本発明の一つの目的は、第２の電源及び回線により給電される機器又は装置間の同期の欠如を検出し、これらの回路を即座に再同期させることができるような方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明によれば、この目的は下記のステップを有する方法により達成される：
−  前記第２の機器又は装置により、前記第２カウンタに対しカウント動作の基礎として作用するクロック信号を発生するステップ、
−  このクロック信号を前記第１の機器又は装置に送信するステップ、及び
−  前記第２の機器又は装置から前記第１の機器又は装置へ前記データを前記クロック信号の少なくとも２つのサイクルにより分離された時点において送信すると共に、前記第２カウンタが再初期化される都度、前記クロック信号の２つの連続したタイムスロットを有するような同期信号を前記第１の機器又は装置へ送信するステップ。
【０００９】
本発明の一実施例によれば、前記直流電気的接続は３つの高電圧コンデンサＣ１、Ｃ２及びＣ３により設けられ、前記コンデンサＣ１及びＣ２は前記第２の機器又は装置から前記第１の機器又は装置へ前記クロック信号のｎ−２個の連続したサイクルを送信するように設計され、前記コンデンサＣ３は前記クロック信号の後続する連続した２つのサイクルｎ−１及びｎを特に送信するように設計されている。
【００１０】
本発明の特別な実施例によれば、前記第１の機器又は装置は１つ又は複数のデジタル機器又は装置を電話回線に接続するように設計された回線インターフェースであり、前記第２の機器又は装置はマイクロコントローラである。
【００１１】
本発明の該特別な実施例の変形例によれば、前記マイクロコントローラは前記回線インターフェースに対して連続的に且つループ態様で、前記クロック信号のｎ−２サイクルの間に第１アドレスを持つ第１データパケット（ＴＸ）を送信すると共に、次いで前記回線インターフェースから第２アドレスを持つ第２データパケット（ＲＸ）を受信し、且つ、前記第１アドレスと前記第２アドレスとが相違した場合に前記回線上での伝送誤りを検出する。
【００１２】
本発明の有利な実施例によれば、前記第１データパケット（ＴＸ）及び第２データパケット（ＲＸ）は、制御レジスタ及び状態レジスタの内容を各々有すると共に、前記各レジスタに関連するメモリアドレスを有し、前記第１データパケットは更に同期キーを有し、前記回線インターフェースは、前記同期キーを検出し、前記各レジスタのメモリアドレスを復号し、同一のアドレスを持つ前記状態レジスタの内容を前記マイクロコントローラのメモリに送信することができる。
【００１３】
本発明の特別な実施例によれば、前記各制御レジスタ及び各状態レジスタの内容は、エラー検出器コードにより確証される。
【００１４】
本発明の好ましい実施例によれば、前記回線インターフェースと前記マイクロコントローラとの間に接続が確立される前に、前記マイクロコントローラが前記回線インターフェースに固有の二進フレームを送信し、該二進フレームは前記データの交換を初期化するのを可能にし、前記回線上に誤りがある場合、前記回線インターフェースは前記マイクロコントローラに対して少なくとも１つのエラー指示ビットを有するような状態データを返送する。
【００１５】
本発明の、これら及び他の態様は以下に記載する実施例から明らかになると共に、斯かる実施例を参照して非限定的な例示として解説されるであろう。
【００１６】
【発明の実施の形態】
図１において、電話回線４に接続される２つの機器又は装置は、３つの高電圧コンデンサＣ１、Ｃ２及びＣ３を有する直流電気的（ｇａｌｖａｎｉｃ）接続により互いに絶縁されている。
【００１７】
第１の機器又は装置６は、電話回線４に接続される例えば回線インターフェースであり、第２の機器又は装置７は該回線インターフェース６のマイクロコントローラである。
【００１８】
回線インターフェース６は、モジュロｎカウンタ８を有し、マイクロコントローラ７はモジュロｎカウンタ１０を有している。以下の記載において、ｎは例えば１６に等しいものとする。
【００１９】
図２は回線インターフェース６の詳細な図を示す。該回線インターフェースは、高電圧コンデンサＣ１、Ｃ２及びＣ３との接続を保証する入力段１２と、デジタル部品が設けられ、電話回線を制御するために使用されるデジタルブロック１４とを有している。このデジタルブロック１４はアナログブロック１５と繋がり、該アナログブロックはデジタル／アナログ変換器１６及びアナログ／デジタル変換器１８を有している。
【００２０】
入力段１２は整流器ブリッジ２０を有し、該ブリッジはコンデンサＣ１及びＣ２から各々発する信号を整流して回線インターフェース６の直流電源電圧Ｖｃｃを発生するように設計されている。比較器２２がコンデンサＣ１及びＣ２の間に配置されて、差分電圧をデジタルブロック１４に供給するようになっている。比較器２２の出力端はクロック検出モジュール２４に接続され、該モジュールはコンデンサＣ１及びＣ２から発する信号が無いことを検出した場合に回線インターフェース６を再初期化するように設計されている。スイッチ２６がブリッジ２０とブロック１４との間に配置され、比較器２２の出力端における差分電圧が所定の閾値よりも低い場合にブロック１４を不活性化するようになっている。
【００２１】
コンデンサＣ３が第１監視増幅器２８に接続され、該増幅器は抵抗３０の端子における電圧を一時的に記憶するように設計されている。この抵抗３０は、コンデンサＣ３を介して当該回線インターフェース６に供給される情報が論理レベル“１”でない場合に、該回線インターフェース６を接地点に接続するのを可能にする。
【００２２】
デジタルブロック１４は、計算ユニット４０と、５個の８ビット状態レジスタを含む第１ＲＡＭメモリ４２と、５個の８ビット制御レジスタを含む第２ＲＡＭメモリ４４と、デジタル回線制御モジュール４６とを有している。計算ユニット４０は、第１バス４７により第１ＲＡＭメモリ４２に接続されると共に、第２バス４８により第２ＲＡＭメモリ４４に接続されている。第１ＲＡＭメモリ４２は、電話回線の状態を表す論理情報を入力するためにアナログブロック１５に接続される一方、第２ＲＡＭメモリ４４はアナログブロック１５に接続され、該ブロックに制御論理情報を供給する。
【００２３】
図３を参照すると、マイクロコントローラ７は、中央ユニット５０と、伝送プロトコル制御段５２と、該段５２をコンデンサＣ１、Ｃ２及びＣ３に接続する出力段５４とを有している。
【００２４】
中央ユニット５０は、伝送プロトコルの制御専用のモジュールと、制御及び状態情報の処理専用のモジュールとを有するコンピュータプログラムを有している。
【００２５】
プロトコル制御段５２は、計算ユニット６０と、５個の８ビット状態レジスタを有する第３ＲＡＭメモリ６２と、５個の８ビット制御レジスタを有する第４ＲＡＭメモリ６４とを有している。
【００２６】
該プロトコル制御段５２は、第３バス７０を介して中央ユニット５０に繋がると共に、第４バス７２を介して出力段５４に繋がっている。
【００２７】
出力段５４は、コンデンサＣ１及びＣ２に供給される電圧を制御するように設計された差動増幅器８０と、コンデンサＣ１及びＣ２の間の差分電圧を測定するように設計された電流検出器８４と、コンデンサＣ３の電圧を制御するように設計された第２監視増幅器８２とを有している。
【００２８】
動作時において、マイクロコントローラ７はデジタルデータ及び制御データＴＸを回線インターフェース６に送信すると共に、該回線インターフェース６からデジタルデータ及び状態データＲＸを受信する。
【００２９】
図４及び図５は、各々、マイクロコントローラ７により回線インターフェース６と交換される信号を示すタイムチャート、及び回線インターフェース６により送出又は入力される信号を示すタイムチャートである。
【００３０】
図４のライン４ａはマイクロコントローラ７により発生されるクロック信号ｈ１を示し、該信号は直流電気的接続を介して回線インターフェース６により再生される。ライン４ｂはカウンタ１０の順次の状態を示す。該カウンタはクロック信号ｈ１の１６番目のサイクルにおいて自動的に再初期化される。
【００３１】
ライン４ｃは、コンデンサＣ１及びＣ２の端子における差分信号ｈ２を表している。この信号は、ｈ１の１４の連続したサイクルの間は該クロック信号ｈ１と同一の値を呈する。ｈ２の１５番目及び１６番目のサイクルは、回線インターフェース６により送信された信号ＲＸを受信するために使用される。これらの信号は“０”又は“１”であり得る。
【００３２】
ライン４ｄを参照して、信号ｃｌｋ１２（状態（１）ないし（１４））の最初の１４サイクルの間、コンデンサＣ１及びＣ２はコントロール回路７により差動増幅器８０を介して制御される。クロック信号ｃｌｋ１２の１５番目及び１６番目のサイクル（状態（１５）及び（１６））の間、差動増幅器８０は高インピーダンス状態にあり、回線インターフェース６は整流器ブリッジ２０を制御する。
【００３３】
ライン４ｅ及び４ｆはマイクロコントローラ７が回線インターフェース６からデータＲＸを受信する時点を表している。
【００３４】
ライン４ｇは、コンデンサＣ３の端子における信号を表している。クロック信号ｈ１の最初の１４サイクルの間において、データＴＸが少なくとも１クロックサイクルにより分離された時点で送信されるが、図示の例では、これら時点は４番目及び７番目のクロックサイクルに対応している。１５番目及び１６番目の２つの連続したタイムスロットは計算ユニット４０内で同期信号を構成するものとして識別され、該同期信号はカウンタ８をカウンタ１０と同時に再初期化するように設計されている。
【００３５】
図５は、回線インターフェース６のレベルでのデータ及びクロック信号を示している。
【００３６】
ライン５ｂはカウンタ８の順次の状態を表している。該カウンタは、上述したように第３コンデンサＣ３が２つの連続したタイムスロット（ライン４ｄ）を有する場合に自動的に再初期化される。
【００３７】
ライン５ｃは、回線インターフェース６により再生されたクロック信号ｈ１を示している。ライン５ｄは、コンデンサＣ１及びＣ２の端子から取り出される差分信号ｈ２を示している。この信号は、１４個の連続したクロックの間はクロック信号ｈ１と同一の値を呈する。ｈ２の１５番目及び１６番目のサイクルは、信号ＲＸをマイクロコントローラ７に送信するために使用される。
【００３８】
ライン５ｅは、コンデンサＣ３の端子における信号を表している。クロック信号ｈ１の最初の１４サイクルの間において、データＴＸは少なくとも１つのクロックサイクルにより分離された時点で送信されるが、図示の例においては、これら時点は４番目及び７番目のクロックサイクルに対応している。同期信号は、１５番目及び１６番目のクロックサイクルの連続したタイムスロットに対応する。
【００３９】
ライン５ｆ及び５ｇは、各々、当該回線インターフェース６によりデータ及び状態信号ＴＸが受信される時点を示している。
【図面の簡単な説明】
【図１】
図１は、本発明の方法により情報を交換するように設計された２つの機器又は装置を概念的に示す。
【図２】
図２は、図１における第１の機器又は装置の詳細な図を示す。
【図３】
図３は、図１における第２の機器又は装置の詳細な図を示す。
【図４】
図４は、図１における第２の機器又は装置から第１の機器又は装置へ送信される信号を示すタイムチャートである。
【図５】
図５は、上記第１の機器又は装置により受信される信号を示すタイムチャートである。
【図４】
2004517565.tif 000003
【図５】
2004517565.tif 000004
【国際公開パンフレット】
2004517565.tif 000005
2004517565.tif 000006
2004517565.tif 000007
2004517565.tif 000008
2004517565.tif 000009
2004517565.tif 000010
2004517565.tif 000011
2004517565.tif 000012
2004517565.tif 000013
2004517565.tif 000014
2004517565.tif 000015
2004517565.tif 000016
2004517565.tif 000017
2004517565.tif 000018
【国際調査報告】
2004517565.tif 000019
2004517565.tif 000020
2004517565.tif 000021