(57)【要約】【解決手段】送信器の信号利得に基づいて送信器内の能動回路のバイアス電流を調節するための技術。バイアス電流は、線形性、雑音指数、周波数応答、およびその他を含む種々の性能に影響を及ぼす。必要なレベルの性能を供給するバイアス電流の量は電力レベルに依存する。この電力レベルは、送信信号径路内の可変利得素子を制御するために使用される利得制御信号から推測可能である。始めに、送信信号径路内の少なくとも１つの可変利得素子のための少なくとも１つの利得制御信号が受信される。各利得制御信号は、能動回路により動作される信号の振幅を示す。つぎに、能動回路のバイアス電流が受信した利得制御信号に従って調節される。正しい回路性能を保証するために、バイアス電流は、上限値ＩｍａｘとＩｍａｘのあるパーセンテージに設定可能な下限値Ｉｍｉｎにより定義される範囲内に制限される。ＩｍａｘとＩｍｉｎはプログラマブル電流源により発生可能であり、また温度および電源変動に対して補償することができる。【選択図】図１
2004530313.tif 000002
【特許請求の範囲】
【請求項１】
下記を具備する、送信器内の能動回路のバイアス電流を制御するための方法：
送信信号径路内の少なくとも１つの可変利得素子のための少なくとも１つの利得制御信号を受信する、各利得制御信号は、前記能動回路により動作される信号の振幅を示す；および
前記受信した少なくとも１つの利得制御信号に従って前記能動回路の前記バイアス電流を調節する。
【請求項２】
前記能動回路は前記送信信号径路内に配置される、請求項１の方法。
【請求項３】
前記調節は前記受信した少なくとも１つの利得制御信号の値における増分により定義される増分で実行される、請求項１の方法。
【請求項４】
前記受信した少なくとも１つの利得制御信号の１つはＩＳ−９５−Ａ規格により定義される増分で調節される、請求項３の方法。
【請求項５】
前記バイアス電流を上限バイアス電流および下限バイアス電流により定義される範囲内に制限することをさらに具備する、請求項１の方法。
【請求項６】
前記下限バイアス電流は前記上限バイアス電流の０乃至５０パーセントの間で設定される、請求項５の方法。
【請求項７】
前記バイアス電流は、前記受信した少なくとも１つの利得制御信号に対する信号振幅の変動をほぼ追跡する、請求項１の方法。
【請求項８】
前記受信した少なくとも１つの利得制御信号に対するバイアス電流は、双曲正接伝達関数にほぼ一致する、請求項１の方法。
【請求項９】
前記バイアス電流はＩＳ−９５−Ａ規格により定義される隣接チャネル電力リジェクションＡＣＰＲ仕様に一致する線形性のレベルを得るように調節される、請求項１の方法。
【請求項１０】
前記バイアス電流は温度および電源変動に対して補償される、請求項１の方法。
【請求項１１】
前記バイアス電流は、能動回路より前に、前記送信信号径路内のすべての可変利得素子のための利得制御信号に基づいて調節される、請求項１の方法。
【請求項１２】
さらに下記を具備する、請求項１の方法：
前記送信信号径路内の少なくとも１つの可変利得素子の利得に対して前記能動回路の入力電力レベルを特徴づける；および
制御値の表を発生する、前記制御値は特定の入力電力レベルに対して前記少なくとも１つの可変利得素子の前記利得を定義し、前記少なくとも１つの利得制御信号は前記表からの制御値に従って発生される。
【請求項１３】
下記を具備する、セルラ送信器の送信信号径路内の能動回路のバイアス電流を制御するための方法：
前記送信信号径路内の少なくとも１つの可変利得素子のための少なくとも１つの利得制御信号を受信する、各利得制御信号は前記能動回路により動作される信号の振幅を示す；
前記受信した少なくとも１つの利得制御信号に従って前記能動回路のバイアス電流を調節する、前記バイアス電流はＩＳ−９５−Ａ規格により定義される隣接チャネル電力リジェクションＡＣＰＲに一致する線形性のレベルを得るように調節される；および
前記バイアス電流を上限バイアス電流と下限バイアス電流により定義される範囲内に制限し、前記下限バイアス電流は前記上限バイアス電流のあるパーセンテージに設定される。
【請求項１４】
下記を具備する送信器：
少なくとも１つの可変利得素子；
前記少なくとも１つの可変利得素子に接続される少なくとも１つの能動回路；
前記少なくとも１つの可変利得素子に接続され、各可変利得素子のための利得制御信号を供給するように構成された利得制御回路；および
前記利得制御回路および前記少なくとも１つの能動回路の選択された能動回路に接続された少なくとも１つのバイアス制御回路、前記バイアス制御回路は各選択された能動回路のためのバイアス信号を供給するように構成され、特定の能動回路のためのバイアス信号は、特定の能動回路より前に配置された１つ以上の可変利得素子のための１つ以上の利得制御信号に従って発生される。
【請求項１５】
各可変利得素子は、可変利得増幅器（ＶＧＡ）、減衰器、または乗算器を用いて実現される、請求項１４の送信器。
【請求項１６】
前記少なくとも１つの能動回路はミクサを含む、請求項１４の送信器。
【請求項１７】
前記少なくとも１つの能動回路は電力増幅器を含む、請求項１４の送信器。
【請求項１８】
各バイアス制御回路は一対の電流源で構成され、一方の電流源は第１のバイアス電流を供給するように構成され、他方の電流源は第２のバイアス電流を供給するように構成され、前記バイアス制御回路により供給されるバイアス信号は、前記第１のバイアス電流と前記第２のバイアス電流との間の値に制限される、請求項１４の送信器。
【請求項１９】
各バイアス制御回路はさらに、一対の差動対を具備し、一方の差動対は各電流源に接続される、請求項１８の送信器。
【請求項２０】
前記電流源はプログラマブルである、請求項１８の送信器。
【請求項２１】
前記少なくとも１つのバイアス制御回路に接続されたバンドギャップリファレンスソースをさらに具備する、請求項１４の送信器。
【請求項２２】
前記少なくとも１つの可変利得素子および前記少なくとも１つの能動回路はモノリシック集積回路内に実現される、請求項１４の送信器。
【請求項２３】
前記少なくとも１つの可変利得素子および前記少なくとも１つの能動回路はディスクリート素子を用いて実現される、請求項１４の送信器。
【請求項２４】
下記を具備する携帯電話における送信器：
少なくとも１つの可変利得素子；
前記少なくとも１つの可変利得素子に接続された少なくとも１つの能動回路；
前記少なくとも１つの可変利得素子に接続された利得制御回路、前記利得制御回路は各可変利得素子のための利得制御信号を供給するように構成される；および
前記利得制御回路および前記少なくとも１つの能動回路の選択された能動回路と接続された少なくとも１つのバイアス制御回路、前記バイアス制御回路は各選択された能動回路のためのバイアス信号を供給するように構成され、特定の能動回路のための前記バイアス信号は、前記特定の能動回路より前に配置された１つ以上の可変利得素子のための１つ以上の利得制御信号に従って発生され、各バイアス制御回路は下記を含む：
一対の電流源、一方の電流源は第１のバイアス電流を供給するように構成され、他方の電流源は第２のバイアス電流を供給するように構成され、前記バイアス制御回路により供給される前記バイアス信号は前記第１のバイアス電流と前記第２のバイアス電流との間の値に制限される；および
一対の差動対、一方の差動対は各電流源に接続される。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は通信回路に関する。特に、この発明は送信器の信号利得に基づいて送信器内の回路のバイアス電流を調節するための新規で改良された技術に関する。
【０００２】
【関連出願の記載】
高性能送信器の設計は種々の設計の検討により難題が多い。第１に多くのアプリケーションに対して高性能が要求される。高性能は能動素子（例えば増幅器、ミクサ等）の線形性およびそれらの雑音性能により定義可能である。第２に、移動体通信システムのようなあるアプリケーションの場合、携帯電話または遠隔局のポータブルな性質のために、低電力消費は重要な設計目標である。一般に、高性能と低電力消費は矛盾する設計上の制約を課す。
【０００３】
上記した設計目標に加えて、いくつかの送信器は、その送信出力電力に広範囲の調節を供給する必要がある。この幅の広い電力調節を必要とする１つのアプリケーションは符号分割多元接続（ＣＤＭＡ）通信システムである。ＣＤＭＡシステムにおいて、各ユーザからの信号は全体（例えば１．２２８８ＭＨｚ）のシステム帯域幅に対してスペクトル的に広げられる。従って、各送信しているユーザからの送信された信号はシステム内の他のユーザの送信された信号に対して干渉として作用する。システム能力を増大するために、各送信している遠隔局の出力電力は、他のユーザへの干渉を最小にしながら要求されるレベルの性能（例えば特定のビットエラーレート）が維持されるように調節される。
【０００４】
遠隔局からの送信された信号は経路損失およびフェーディング（ｆａｄｉｎｇ）を含む種々の送信現象により影響される。これらの現象は、送信電力を制御する必要性と組み合わせて、要求される送信電力制御範囲に異なる使用を課することができる。事実、ＣＤＭＡシステムの場合、各遠隔局送信器は約８５ｄＢの範囲にわたってその出力電力を調節できることが要求される。
【０００５】
遠隔局送信器の線形性はまたＣＤＭＡシステムに対して指定される（すなわち、隣接するチャネル電力リジェクションＡＣＰＲ仕様により間接的に）大部分の能動回路の場合、線形性は一部分、回路をバイアスするために使用される電流量により決定される。一般に、より大きなバイアス電流量を使用することにより、より大きな線形性を得ることができる。また、より大きな信号レベルに対しては、より大きな範囲の線形性が必要であり、これもまた、より大きなバイアス電流量を使用して得ることが出来る。
【０００６】
（高出力を含む）すべての出力電力レベルにおいて必要なレベルの線形性を得るために、送信信号経路内の能動回路は大容量の電流を用いてバイアスされることができる。例えば、能動回路は、最大の指定された出力電力レベルにおいて、要求されたレベルの線形性を供給するバイアス電流量を用いてバイアスされることができる。これは、要求されるレベルの線形性が、すべての送信電力レベルにおいて提供されることを保証するであろう。しかしながら、この方式はいつでも大容量のバイアス電流を消費し、低出力電力レベルにおける送信期間においてもそうであり、従って、むだな電力消費を生じる結果となる。
【０００７】
従って、電力を節約しながら、要求される線形性を供給するために送信信号経路における回路のバイアス電流を調節する技術が大いに望まれる。
【０００８】
【課題を解決するための手段】
この発明は、送信信号経路内の先行する回路素子の信号利得（利得群）に基づいて送信器内の能動回路のバイアス電流を調節するための技術を供給する。一般に、特定の能動回路のためのバイアス電流は、線形性、雑音指数、周波数応答およびその他を含む種々の性能に影響を与える。要求されるレベルの性能を供給するバイアス電流の量は、能動回路に供給される入力信号または電力レベルまたは能動回路に接続される回路素子の入力信号レベルに依存する。入力信号レベルは、送信信号経路内の能動回路の前段に配置された可変利得素子（素子群）を制御するために使用される利得制御信号（信号群）から、推定することができる。
【０００９】
この発明の一実施の形態は送信器内の能動回路のバイアス電流を制御するための方法を提供する。この方法に従って、送信信号経路内の少なくとも１つの可変利得素子に対して少なくとも１つの利得制御信号が受信される。各利得制御信号は、能動回路により動作される信号の振幅を示す。能動回路は、送信信号経路内または信号経路の周辺に配置することができる。能動回路のバイアス電流は受信した利得制御信号（信号群）に従って調節される。適切な回路性能（すなわち所望の周波数応答特性）を保証するために、バイアス電流は、上限値Ｉｍａｘおよび下限値Ｉｍｉｎにより定義される範囲内に制限することができる。但し、ＩｍｉｎはＩｍａｘのあるパーセンテージ（すなわち、１０乃至５０パーセント）に設定することができる。ＩｍａｘおよびＩｍｉｎはプログラマブル電流ソースにより発生することができ、また、温度および電源変動に対して補償することができる。
【００１０】
この発明の他の実施の形態は少なくとも１つの可変利得素子、少なくとも１つの能動回路、利得制御回路、および少なくとも１つのバイアス制御回路を含む送信器を提供する。能動回路（回路群）は可変利得素子（素子群）に接続する。利得制御回路は可変利得素子（素子群）に接続し、各可変利得素子に対して利得制御信号を供給する。バイアス制御回路（回路群）は利得制御回路および能動回路（回路群）の選択された回路群に接続し、各選択された能動回路に対してバイアス信号を供給する。バイアス信号は、利得制御回路からの利得制御信号に従って発生される。各可変利得素子は、可変利得増幅器（ＶＧＡ）、減衰器、乗算器、または他の回路として実現可能である。バイアス制御回路は１対の「電流ステアリング（ｓｔｅｅｒｉｎｇ）」差動対および１対の（プログラマブル）電流ソースを用いて実現することができる。各電流ステアリング差動対に対して１つの電流ソースである。バンドギャップ（ｂａｎｄｇａｐ）基準回路を用いて、温度および電源変動に対して安定な基準電流を供給することができる。
【００１１】
【発明の実施の形態】
この発明の特徴、性質、および利点は、全体に渡って同一部に同符号を付した図面とともに以下に述べる詳細な記載からより明らかになるであろう。
【００１２】
図１は送信器１００の実施の形態の簡単化されたブロック図を示す。デジタルプロセッサ１１０はデータを発生し、データを符号化しおよび変調し、およびデジタル的に処理されたデータをアナログ信号に変換する。アナログ信号は、信号をバッファリングし、バッファリングした信号をミクサ１２３に供給するベースバンド（ＢＢ）バッファ１２２に供給される。ミクサ１２４はまた中間周波数（ＩＦ  ＬＯ）で搬送波信号（例えば正弦曲線）を受信し、バッファリングされたベースバンド信号をＩＦ  ＬＯを用いてアップコンバートまたは変調し、ＩＦ信号を発生する。ＩＦ信号は、利得制御回路１３０からの利得制御信号１２８により決定される利得を用いて信号を増幅するＩＦ可変利得増幅器（ＩＦ  ＶＧＡ）１２６に供給される。増幅されたＩＦ信号は帯域外雑音および望ましくない信号を除去するためにＩＦ信号を濾波するフィルタ１３２に供給される。フィルタ１３２は一般に帯域通過フィルタである。
【００１３】
濾波されたＩＦ信号は、信号をバッファリングし、バッファリングされたＩＦ信号をミクサ１４４に供給するＩＦバッファ１４２に供給される。ミクサ１４４はまた無線周波数（ＲＦ  ＬＯ）において他の搬送波信号（たとえば正弦曲線）を受信し、ＲＦ  ＬＯを用いてバッファリングしたＩＦ信号をアップコンバートし、ＲＦ信号を発生する。ミクサ１２３および１４４は各々単側波帯ミクサおよび両側波帯ミクサで有り得る。単側波帯ミクサの場合、１つ以上の位相シフタを用いて適切な位相を有する搬送波信号を発生するようにしてもよい。ＲＦ信号は、利得制御回路１３０からの利得制御信号１４８により決定される利得を用いて信号を増幅するＲＦ  ＶＧＡ１４６に供給される。増幅されたＲＦ信号は、外部フィルタ（すなわち画像および偽の信号をフィルタするための）および電力増幅器（両方の素子は図１に示されていない）のような次段の回路とインタフェースする電力増幅（ＰＡ）ドライバ１５０に供給される。ＰＡは要求された信号ドライブを供給し、その出力はアイソレータおよびデュプレクサ（図１に示していない）を介してアンテナと接続する。
【００１４】
図１に示す送信器の実施の形態に対して種々の変更を行なうことができる。例えばより少ないまたはより多いフィルタ、バッファ、および増幅段を送信信号経路に設けることができる。さらに信号径路内の素子は異なる構成に配置することができる。さらに、送信信号径路内の可変利得は、（図１に示す）ＶＧＡｓ、可変減衰器、乗算器、他の可変利得素子または上述したものの組み合わせにより供給することができる。特定の実現において、ＢＢバッファ１２２からＰＡドライバ１５０までの送信信号径路（恐らくフィルタ１３２を除く）は、ディスクリート素子も使用することができるが、１つ以上の集積回路内で実現される。
【００１５】
１つの特定の送信器の実施の形態において、デジタルプロセッサからの同相（Ｉ）ベースバンド信号および直交（Ｑ）ベースバンド信号に対して直交変調が実行される。この設計において、１対のＢＢバッファはＩベースバンド信号およびＱベースバンド信号をバッファリングし、１対のミクサは、バッファリングしたＩベースバンド信号およびＱベースバンド信号を、それぞれ同相ＩＦ  ＬＯおよび直交ＩＦ  ＬＯを用いて変調する。Ｉ変調された信号およびＱ変調された信号は次に結合されてＩＦ信号を発生する。他の特定の送信器の実施の形態において、デジタルプロセッサ内で直交変調がデジタル的に実行され、次に変調された信号が、１つ以上の周波数アップコンバージョン段を用いてＩＦまたはＲＦにアップコンバートされる。
【００１６】
送信器１００は、移動体通信システムのような多くの通信アプリケーションにおいて使用することができる。移動体通信システムの例は符号分割多元接続（ＣＤＭＡ）通信システム、時分割多元接続（ＴＤＭＡ）通信システムおよびアナログＦＭ通信システムを含む。ＣＤＭＡシステムは、一般に、以下ＩＳ−９５−Ａ規格と呼ぶ「デュアルモード広域スペクトル拡散セルラシステムのためのＴＩＡ／ＥＩＡ／ＩＳ−９５−Ａ移動局−基地局互換性規格」に準拠するように設計される。ＣＤＭＡシステムはさらに、以下ＩＳ−９８規格と呼ぶ「デュアルモード広域スペクトル拡散セルラ移動局のためのＴＩＡ／ＥＩＡ／ＩＳ−９８勧告最小規格」に準拠するように設計される。
【００１７】
ＩＳ−９５−Ａ規格は、遠隔局からの出力電力が、指定された（例えば０．５ｄＢ）増分において８５ｄＢの範囲で調節可能なように要求する。一般的な遠隔局は約５０ｄＢｍ乃至＋２３ｄＢｍの間で送信するように設計される。一般的に、送信信号径路内の回路は信号を増幅または減衰するので、適切な信号レベルが、アンテナとインターフェースするＰＡに供給される。いくつかの送信器の実施の形態において、出力ＰＡは利得を固定にし、駆動能力を可変にして設計される。可変駆動は、必要ないとき選択的にオフにすることができる複数の（すなわち並列の）ドライバを有するＰＡ設計により提供することができる。
【００１８】
いくつかの送信器の実施の形態の場合、特に固定利得ＰＡを有する送信器の実施の形態の場合、要求される電力制御調節は送信器信号径路内のＶＧＡにより提供される。１つのＶＧＡは一般的に利得調節の全体（例えば８５ｄＢ）を供給することはできない、そして複数の縦列接続されたＶＧＡｓがしばしば使用される。合計の必要な利得制御レンジは１）ＩＦ  ＶＧＡとＲＦ  ＶＧＡとの間で分割することができる、２）ＩＦ  ＶＧＡにより全体的に供給することができる、または３）ＲＦ  ＶＧＡにより全体的に供給することができる。
【００１９】
いくつかの送信器の実施の形態において、１つのＶＧＡは細かい利得調節（例えば０．５ｄＢの増分で）で設計され、残りのＶＧＡ（ｓ）は粗い利得調節（数ｄＢｓまたはそれ以上の増分で）で設計される。粗い利得調節ＶＧＡは２以上の利得設定（例えば低利得、中間利得、および高利得）を持つことができる。各利得設定は特定のレンジの送信器出力電力レベルに対応する。いくつかの他の送信器の実施の形態において、ＶＧＡは可変（すなわち連続した）利得調節を持つように設計することができる。ＶＧＡの利得は一般に高性能（すなわち、改良された線形性および低減された雑音）を供給する態様で制御される。複数のＶＧＡを共通の利得制御信号を用いて制御することは可能であるけれども、各ＶＧＡは独自の利得制御信号により制御される。
【００２０】
ＶＧＡは要求される利得調節を供給するように設計される。ＶＧＡおよび送信信号径路内の他の能動回路もまた要求されるレベルの線形性を供給するように設計される。最も能動的な回路の線形性は、一部分、その回路をバイアスするために使用される電流量により決定される。一般により大きなバイアス電流量を用いることにより、より大きな線形性を得ることができる。また、より大きな信号レベルに対してより大きなレンジの線形性が必要である。この場合も、より大きなバイアス電流量を用いて達成することができる。
【００２１】
送信信号径路は一般に、最悪の（すなわち最大の）出力電力レベルにおいて、要求されるレベルの性能（すなわち線形性）を供給するように設計される。要求されるレベルの性能は、高バイアス電流を用いて、送信信号径路内の回路をバイアスすることにより達成することができる。しかしながら、ＣＤＭＡ遠隔局内の送信器のようないくつかの送信器の場合、最大送信条件は期間中のあるときだけに生じる。従って、この発明に従って送信信号径路内の回路のバイアス電流は、要求されないとき（すなわち最大出力電力レベル未満で送信するとき）低減される。
【００２２】
図１に示すように、バイアス制御回路１６０ａは利得制御信号１２８を受信し、受信した利得制御信号に基づいてＩＦバッファ１４２、ミクサ１４４、およびＲＦ  ＶＧＡ１４６のバイアス電流を調節することができる。同様に、バイアス制御回路１６０ｂは利得制御信号１２８を受信し、受信した利得制御信号に基づいてＰＡドライバ１５０のバイアス電流を調節することができる。利得制御信号に基づくバイアス電流の調節は以下に記載される。
【００２３】
図２はＣＤＭＡスペクトラム拡散信号および送信信号径路内の非線形性により発生される歪み成分の図を示す。ＣＤＭＡ信号は特定の帯域（例えば１．２２８８ＭＨｚ）および動作モード（例えばセルラまたはＰＣＳ）に依存する中心周波数を有する。歪み成分は、送信信号径路内の回路内の３次以上の非線形性によりＣＤＭＡ信号自身から発生される。スペクトル再生とも呼ばれる歪み成分は、ＣＤＭＡ信号の周波数帯域および隣接する周波数帯域をカバーする。歪み成分はＣＤＭＡ信号に関して、および隣接する帯域内の信号に関して干渉として作用する。
【００２４】
３次の非線形性の場合、ｗａおよびｗｂの周波数における信号成分は（２ｗａーｗｂ）および（２ｗｂ−ｗａ）の周波数において混変調積を形成する。従って、帯域内信号成分は、帯域内または帯域付近に収まることができる混変調積を形成することができる。これらの積はＣＤＭＡ信号自体および隣接する帯域内の信号に減衰を生じさせることができる。この問題に折り合いをつけるために、３次混変調積の振幅は、ｇａ・ｇｂ２およびｇａ２・ｇｂにより倍率がかけられる。但し、ｇａおよびｇｂはそれぞれｗａおよびｗｂの信号成分の利得である。従って、ＣＤＭＡ信号の振幅を２倍にするごとに、３次積の振幅に８倍の増分を形成する。
【００２５】
ＣＤＭＡシステムの場合、遠隔局送信器の線形性がＩＳ−９５−Ａ規格およびＩＳ−９８規格内の隣接チャネル電力リジェクション（ＡＣＰＲ）仕様により指定される。ＡＣＰＲ仕様は一般に、ＰＡを含む全体の送信信号径路に適用される。ＡＣＰＲ仕様は一般に送信信号径路の異なるセクションに「割当てられる」。次に各セクションは割当てられた仕様に適合するように設計される。例えば、図１に示す送信信号径路のセクション（ＰＡドライバ１５０を含むセクションまで）は、ＣＤＭＡ中心周波数から８８５ＫＨｚのオフセットにおいて３０ＫＨｚあたりー３６ｄＢｃの歪み成分および１．９８ＭＨｚにおいて３０ＫＨｚ帯域あたりー４８ｄＢｃの歪み成分を維持する必要があるかもしれない。
【００２６】
図３は特定のバイアス電流設定のための送信信号径路内の回路の信号の振幅のプロットを示す。図に示すように、要求されるバイアス電流は信号の振幅に依存し、ピークツーピークの信号振幅の少なくとも半分に設定されなければならない。回路の線形性は一般に、信号がバイアス点からさらに偏向すると、低下する。非線形性の実際量は特定の回路設計に依存する。従って、出力信号の線形性（例えばスペクトル再生の量）はバイアス電流と信号振幅の両方に依存する。
【００２７】
一般に、特定の能動回路に対して要求されるバイアス電流の量は、回路への入力信号の電力（または信号）レベルに依存する。特定の入力電力レベルＰｉｎに対して、シミュレーションを行い、または経験による測定を行い、ＡＣＰＲ仕様および他の性能基準（例えば雑音指数および帯域幅）を満足する送信信号径路内の回路のための最小バイアス電流を決定することができる。例えば、図１に示す送信器の実施の形態の場合、送信器が最大出力電力レベルで送信している場合、ＩＳ−９５−Ａ  ＡＣＰＲ仕様に準拠する最小バイアス電流は、バッファ、ミクサ、ＶＧＡｓ、ＰＡドライバ、およびＰＡに対して個々に決定することができる。次に、他の電力レベルでこれらの回路に対してシミュレーションまたは測定を反復することができる。
【００２８】
図４は、回路への入力電力レベル（Ｐｉｎ）に対する送信信号径路内の特定の能動回路（例えば図１のＰＡドライバ１５０）に対するバイアス電流（Ｉｂｉａｓ）および信号電流（Ｉｓｉｇｎａｌ）のプロットを示す。これらのプロットをシミュレーションまたは経験的測定を介して上で得たデータから発生することができる。一般に、信号電流Ｉｓｉｇｎａｌは入力電力レベルＰｉｎが増加するにつれ増加し、入力電力レベルが減少するにつれ減少する（ゼロの入力電力レベルにおいてほぼゼロの信号電流となる）。信号電流と入力電力レベルとの間の関係は線形ではないかもしれず、一般には特定の回路設計、使用される技術、電源、温度およびその他の因子に依存する。
【００２９】
図４に示すように、能動回路のためのバイアス電流Ｉｂｉａｓは一般に信号電流Ｉｓｉｇｎａｌより高く設定され、この差はより高い入力電力レベルにおいて減少し、より低い入力電力レベルにおいて増加する。より高い入力電力レベルにおいて、大量のバイアス電流が回路のためにすでに使用され、「オーバーバイアス」の量が、供給電流を保存するために低減される。より低い入力電力レベルにおいて、少量のバイアス電流のみが回路により必要であり、オーバーバイアスの量は、過度の量の供給電流を消費することなく、適正なＲＦ性能（例えば、帯域幅、雑音性能）を保証するために増加される。
【００３０】
図４は、送信信号径路内の１つの能動回路のためのプロットを示す。送信信号径路内の各能動回路に対して同様のプロットのセットを発生させることができる。これらのプロットからのデータを用いて、以下に記載するように、能動回路のバイアス電流が調節される。
【００３１】
上述したように、送信信号径路内の各能動回路のバイアス電流は入力電力レベルＰｉｎ、特に、回路の入力における電力レベルに基づいて調節することができる。入力電力レベルは種々の方法を用いて決定することができる。そのいくつかについて以下に記載する。
【００３２】
特定の送信器の設計において、電力検出器は送信信号径路に、望ましくは、可変利得素子の後に接続される。例えば、電力検出器は図１において、ＩＦ  ＶＧＡ１２６の後またはフィルタ１３２の後に配置することができる。電力検出器は回路素子から出力電力レベルを検出し、この情報をバイアス制御回路に供給する。次に、バイアス制御回路は、検出された電力レベルに基づいて送信信号径路内の次の回路のバイアス電流を調節する。
【００３３】
この発明の観点に従って、入力電力レベルは、送信信号径路内の可変利得素子（例えばＩＦ  ＶＧＡ１２６およびＲＦ  ＶＧＡ１４６）を制御するために使用される利得制御信号（信号群）から推定される。多くの送信器の設計の場合、ＶＧＡの利得は、改良された線形性と雑音性能を供給するような方法で制御される。各送信出力電力レベルは、一般にこれらのパフォーマンス目標を獲得するＶＧＡのための特定のセットの利得設定に対応する。
【００３４】
図５はＩＦ  ＶＧＡ利得およびＲＦ  ＶＧＡ利得のプロットおよび特定の送信器の実施の形態のためのＩＦ利得制御およびＲＦ利得制御に対する全体の送信器の利得のプロットを示す。送信器は２つのＶＧＡを含む。すなわち、ほぼ３８ｄＢの利得範囲を有するＩＦ周波数におけるＶＧＡ（例えば図１のＩＦ  ＶＧＡ１２６）と、ほぼ５２ｄＢの利得範囲を有するＲＦ周波数におけるＶＧＡ（例えば図１のＲＦ  ＶＧＡ１４６）である。各プロットは、最大利得が０ｄＢに設定されるように正規化される。送信信号径路の全体の利得は、２つのＶＧＡの利得に依存し、全体の利得範囲は、２つのＶＧＡの利得範囲の組合せである。およそ９０ｄＢの利得範囲により、送信器は、ＩＳ−９５−Ａ規格により要求されるように、出力電力において８５ｄＢの調節を供給することができる。
【００３５】
簡単にするために、そして図５に示すプロットから推定すると、２つのＶＧＡは、共通の利得制御信号またはほぼ一緒に追従する２つの利得制御信号により制御される。特定の利得制御値（例えば１０Ｖ）において、全体の利得はその制御値におけるＩＦ  ＶＧＡの利得とＲＦ  ＶＧＡの利得に組合せとして決定される（例えば−１０ｄＢ＋−１７ｄＢ＝−２７ｄＢ）。しかしながら、この簡易化は必要条件ではなく、ＶＧＡは各々、別個の利得制御信号により独立して制御可能である。例えば、一方のＶＧＡの利得は、他方のＶＧＡの利得が調節される前に最大利得に調節可能である。
【００３６】
ＩＳ−９５−Ａ規格により義務付けられた厳しい電力制御設定のために、送信器の出力電力は時々工場において、校正される。この校正は周知（すなわちデジタル）の制御値で利得制御信号をプログラムし、送信器からの出力電力を測定することにより得ることができる。次に、各出力電力レベルを（デジタル）制御値にマップするテーブルが発生される。その後、特定の電力レベルにおいて送信電力を設定するために、テーブルがアクセスされ、特定の電力レベルに対応する制御値のセットが検索され、検索された制御値は利得制御回路に供給され、制御値に基づいて利得制御信号が発生され、利得制御信号を用いてＶＧＡｓの利得が調節される。この送信器の実現の場合、送信信号径路に沿った種々の位置における送信器の出力電力レベルと入力電力レベルは利得制御信号から正確に推測することができる。しかしながら、工場での校正なしでも、入力電力レベルは、利得制御信号から、十分な程度の精度まで、通常推定することができる。
【００３７】
図６は、特定の送信器の設計のための利得制御に対する送信信号径路内の特定の能動回路（例えば図１のＰＡドライバ１５０）の入力電力レベルのプロットを示す。このグラフの場合、入力電力レンジは、その回路の前に配置されたＶＧＡｓの利得レンジに依存する。図１を参照すると、ＩＦバッファ１４２およびミクサ１４４の各々からの入力電力レベルはＩＦ  ＶＧＡ１２６の利得レンジに関連する量、すなわち図５で表される実施の形態の場合、ほぼ３８ｄＢだけ変化する。ＰＡドライバ１５０の入力電力レベルはＩＦ  ＶＧＡ１２６およびＲＦ  ＶＧＡ１４６の利得レンジに関連する量、すなわちほぼ９０ｄＢだけ変化する。従って、利得制御に対する入力電力レベルのプロットは送信信号径路内の各能動回路に対して固有となることができる。
【００３８】
図６に示すように、能動回路の入力電力レベルは送信信号径路内の能動回路の前段に配置された可変利得素子（素子群）の信号利得（利得群）に関連する。ＶＧＡｓ１２６および１４６が共通の利得制御信号または関連する利得制御信号を用いて調節される、上で言及した簡易化を用いて、ＰＡドライバ１５０の入力電力レベルは、利得制御値の１つのセットに対してプロットすることができる。高利得制御値において、ＶＧＡ利得は高く、ＰＡドライバの入力電力も高い。逆に、低い利得制御値において、ＶＧＡ利得は低く、入力電力レベルも低い。
【００３９】
図７は利得制御に対する、送信信号径路内の特定の能動回路（例えばＩＦバッファ１４２、ミクサ１４４）のための最小バイアス電流Ｉｂｉａｓ，ｍｉｎのプロットを示す。このプロットは、入力電力レベルＰｉｎに対するバイアス電流Ｉｂｉａｓのプロット（図４参照）および利得制御に対する入力電力レベルＰｉｎのプロット（図６参照）から発生することができる。図７において、最大バイアス電流が、フルスケール値ともよばれる、１．０に設定されるように最小バイアス電流Ｉｂｉａｓ，ｍｉｎが正規化される。低入力電力レベルにおいて、必要なバイアス電流はゼロに近づく。
【００４０】
多くの送信器の設計の場合、回路を最小バイアス電流Ｉｂｉａｓ，ｍｉｎで動作させるのは非現実的である。これは動作条件（例えば、時間、温度、および電源電圧）に対する回路性能（例えば帯域幅および利得）の変動のような多数の因子によるかもしれない。さらに回路性能は一般に部品の許容誤差により装置ごとに変化する。従って、これらの因子を考慮して、その回路のための実際のまたは公称バイアス電流は最小バイアス電流よりも高く設定される。
【００４１】
図７は、利得制御に対するその回路の公称バイアス電流Ｉｂｉａｓ，ｎｏｍのプロットも示す。図７に示すように、公称バイアス電流は最小バイアス電流よりも高く設定される。さらなるバイアス電流は、オーバーバイアス電流とも呼ばれ、回路への実際の入力電力レベルの推定における誤差等のような種々の因子の原因となる。さらなるバイアス電流は、回路が正しい動作に対して十分にバイアスされ、動作条件および部品のばらつきに対して必要なレベルの線形性を供給することを保証する。さらなるバイアス電流の量は、潜在的電流節約を過度に犠牲にすることなしに性能が維持されるように選択することができる。一実施の形態において、さらなるバイアス電流の量は入力電力レベルに依存する。オーバーバイアスの量は、より大きな電流レベルにおいてより小さくなる（すなわち、パーセンテージで表すと）。
【００４２】
図７に示す実施の形態において、公称バイアス電流Ｉｂｉａｓ，ｎｏｍはポイント７０２より上の漸近的上限値Ｉｍａｘに到達し、ポイント７０４より下の漸近的下限値Ｉｍｉｎに到達する。特定の実施の形態において、Ｉｍａｘは、フルスケール値またはほぼ１．０５の正規化された値より約５パーセント高く設定される。高いバイアス電流はすでに回路に供給されているので、オーバーバイアスの量は、高い入力電力レベルにおいて小さくなるように選択される。特定の実施の形態において、ＩｍｉｎはフルスケールまたはＩｍａｘ値の特定のパーセンテージ（例えば１０乃至５０パーセント）に設定される。バイアス電流は一般的に回路の周波数応答、帯域幅ならびに線形性に影響を及ぼす。従って、バイアス電流をＩｍｉｎ以上に制限することは、回路はいつでも必要な性能（例えば必要な信号帯域幅）を持つことを保証する。
【００４３】
図７の公称バイアス電流のプロットは、最大値Ｉｍａｘと最小値Ｉｍｉｎとの間の双曲線関数に似ている。一実施の形態において、ＩｍａｘおよびＩｍｉｎはプログラマブル電流値である。
【００４４】
図１を参照すると、フィルタ１３２は一般にディスクリーとフィルタを用いて実現される。フィルタの挿入損失は装置によって、また送信器の設計によって変化する。従って、フィルタからの信号の実際の振幅に関して多少の不確実さが存在する。上述したように、ある種の送信器の実現において、送信信号径路は工場で行なわれる経験的測定により特徴づけられ、フィルタの挿入損失が考慮される。しかしながら、例え校正が行なわれなくても、フィルタ挿入損失の変化は一般的に小さく無視できる。さらなる安全マージンを供給するために、フィルタに続く送信信号径路内の回路のバイアス電流は、挿入損失の不確実さを考慮してわずかに高く設定することができる。
【００４５】
図８は、図７に示す双曲線関数と似ている伝達関数を持つバイアス電流Ｉｂｉａｓを発生するために使用されるバイアス制御回路の実施の形態の回路図である。バイアス制御回路８００により発生されるバイアス電流は、図１のＩＦ  ＶＧＡ１２６、ＩＦバッファ１４２、ＲＦ  ＶＧＡ  １４６またはＰＡドライバ１５０のような送信信号径路内の１つの回路のために使用することができる。
【００４６】
バイアス回路８００内において、トランジスタ８１２ａおよび８１２ｂからなる第１の差動対は、それぞれ差動利得制御信号Ｖｃ＋およびＶｃ−を受信する。差動制御信号Ｖｃ−およびＶｃ＋は図１の利得制御信号１２８または１４８に対応することができる。第１差動対のエミッタは、最大バイアス電流Ｉｍａｘを設定する電流源８１４に接続する。トランジスタ８２２ａおよび８２２ｂからなる第２の差動対は、それぞれ差動利得制御信号Ｖｃ−およびＶｃ＋を受信する。第２差動対のエミッタは、最小バイアス電流Ｉｍｉｎを設定する電流源８２４に接続する。トランジスタ８１２ａおよび８２２ａのコレクタを一緒に接続し、バイアス電流Ｉｂｉａｓのための信号径路を形成する。同様に、トランジスタ８１２ｂおよび８２２ｂのコレクタを一緒に接続し、相補的バイアス電流のための信号径路を形成する。
【００４７】
図８に示すように、電流源８１４および８２４は各々ＩｍａｘおよびＩｍｉｎの調節が可能となるように調節可能またはプログラマブルであるように設計することができる。特定の実施の形態において、各プログラマブルな電流源は、デジタル制御値のセットに基づいて選択的にイネーブルにされるトランジスタのバンク（ｂａｎｋ）で実現される。電流源により供給される電流の量はバンク内のより多くのトランジスタがイネーブルになるにつれ増大する。電流源の電流はカレントミラーを用いて正確に設定可能である。カレントミラー内のリファレンス電流は、バンドギャップ（ｂａｎｄｇａｐ）リファレンス回路および正確な（ディスクリートな外部の）抵抗により設定される。このようにしてバンドギャップリファレンス回路とカレントミラーを用いることは、技術的に知られており、ここでは詳細に記載しない。
【００４８】
特定の実施の形態において、各プログラマブルな電流源はデジタル−アナログ回路（ＤＡＣ）により制御可能である。ＤＡＣはデジタル制御値のセットに基づいて制御信号を供給する。従って、この制御信号は、電流源により供給される電流の量を決定する。
【００４９】
２以上の利得制御信号に依存してもよいバイアス電流を持つ送信信号径路内の特定の能動回路（例えば図１のＰＡドライバ１５０）の場合、図８に示すバイアス制御回路は、各制御信号に対して複製することができる。すべてのバイアス制御回路のためのＩｂｉａｓ信号径路は一緒に接続され、すべてのバイアス制御回路のための相補的Ｉｂｉａｓ信号径路も一緒に接続される。各利得制御信号に対応するＩｍａｘ電流とＩｍｉｎ電流は、たとえば、利得制御信号のために上で決定された利得制御伝達関数対入力電力に基づいて設定可能である。
【００５０】
図８はバイアス電流が利得制御信号に従って連続的に調節可能であることを示す。１つ以上のＶＧＡが粗い増分で調節されるある送信器の実施の形態において、（ＰＡドライバを含む）送信信号径路内の回路のバイアス電流は粗い利得設定に基づいて調節可能である。一般に高ＶＧＡ利得に対応する高入力電力レベルにおいて、より大きな信号のスイング（ｓｗｉｎｇ）に対してより多くのバイアス電流が必要である。送信器はＶＧＡ利得が高利得設定に設定されると、より多くのバイアス電流の必要性を認識し、この情報を用いて回路のバイアス電流を増加させる。この設計は、入力電力レベルが低いとき、回路内のバイアス電流を低減することにより（バッテリ）電力を節約する。
【００５１】
図１に戻ると、ＩＦ  ＶＧＡ１２６の利得が、ＩＦバッファ１４２、ミクサ１４４、ＲＦ  ＶＧＡ  １４６およびＰＡドライバ１５０を含む送信信号径路内の（ＶＧＡ１２６の後の）その後の回路の入力における電力レベルに影響を及ぼす。従って、これらの回路のバイアス電流はＩＦ  ＶＧＡ１２６の利得を設定する利得制御信号１２８に従って調節可能である。同様にＶＧＡ１２６および１４６の利得は、ＶＧＡ１４６およびＰＡドライバ１５０を含む、送信信号径路内の（ＶＧＡ１４６の後の）その後の回路における入力における電力レベルに影響を及ぼす。従ってこれらの回路のバイアス電流は利得制御信号１２８おおよび１４８に従って調節することができる。一般に、送信信号径路内のなんらかの特定の能動回路のバイアス電流は、その回路に先行する可変利得素子の利得制御信号（信号群）に基づいて調節可能である。これは、バイアス制御変動および利得制御変動は決められたコースを進む傾向があるので、獲得することができる。バイアス電流を設定する際に１つ以上の可変利得素子を無視することができる。例えば、ＰＡドライバ１５０のバイアス電流はＶＧＡ１４６の利得だけに基づいて、またはＶＧＡ１２６の利得だけに基づいて、またはＶＧＡ１２６とＶＧＡ１４６の両方の組み合わされた利得に基づいて調節することができる。
【００５２】
この発明のバイアス制御機構は、局部発振器のバッファ（例えば図１のＩＦ  ＬＯおよびＲＦ  ＬＯに供給するために使用されるバッファ）のような送信器内の周辺回路のバイアス電流を調節するためにも使用することができる。特定の周辺回路のバイアス電流は（たとえ間接的でも）回路が動作するように設計される信号の振幅に基づいて調節可能である。電力レベルは信号径路の「上段」に配置された可変利得素子（素子群）に供給される利得制御信号から推定することができる。例えば、ＲＦ  ＬＯのためのバッファのバイアス電流は利得制御信号１２８に依存して作ることができる。
【００５３】
表１は特定の送信器実施の形態のための送信信号径路内の回路の合計バイアス電流を表にする。他の実施の形態も可能であり、この発明の範囲内にある。この特定の実施の形態の場合、スリープモードにおいて、送信信号径路内の殆どの回路へのバイアス電流を遮断することにより送信器はオフにされる。アイドルモードにおいて、回路は動作の準備のためにバイアスされるが、送信は生じない。セルラモードおよびＰＣＳモードは、２つの周波数バンド上で動作し、異なるＬＯ周波数および異なるＰＡの使用により特徴づけられるようにしてもよい。
【００５４】
【表１】
2004530313.tif 000003
図１において、ＶＧＡｓに供給される（アナログ）利得制御信号は、バイアス制御回路にも供給される。いくつかの送信器の実施の形態において、各利得制御信号は、入力デジタル制御値に基づいてＤＡＣにより発生される。バイアス制御回路が、利得制御回路から、（アナログ）利得制御信号の代わりにデジタル制御地を受信するようにも送信器を設計することができる。
【００５５】
図１に示すように、利得制御回路１３０とバイアス制御回路１６０ａおよび１６０ｂは個別の回路として実現される。しかしながら、これらの回路はまた単一回路内に実現することもできるし、あるいはデジタルプロセッサ１１０のような他の回路内に集積することもできる。制御回路もまた、送信信号径路内の回路を実現する集積回路内に集積することができる。
【００５６】
好適実施の形態の上述した記載は、当業者がこの発明を製作または使用可能にするために提供される。これらの実施の形態に対する種々の変形は当業者には容易に明白であり、ここに定義される包括的原理は発明力の使用なしに他の実施の形態に適用してもよい。従って、この発明は、ここに示した実施の形態に限定されることを意図したものではなく、ここに開示される原理および新規な特徴に一致する最も広い範囲が許容されるべきである。
【図面の簡単な説明】
【図１】
図１は送信器の一実施の形態の簡単化されたブロック図を示す。
【図２】
図２は送信信号経路内の非線形性により発生されたＣＤＭＡスペクトラム拡散および歪み成分の図を示す。
【図３】
図３は特定のバイアス電流設定に対して送信信号経路内の回路の信号スイング（ｓｗｉｎｇ）のプロットを示す。
【図４】
図４は送信信号経路内の特定の能動回路に対するバイアス電流Ｉｂｉａｓおよび信号電流Ｉｓｉｇｎａｌ対回路への入力電力レベルＰｉｎのプロットを示す。
【図５】
図５は、ＩＦ  ＶＧＡ利得およびＲＦ  ＶＧＡ利得および全体の送信器利得対特定の送信器実施の形態のためのＩＦ利得制御およびＲＦ利得制御のプロットを示す。
【図６】
図６は、送信信号経路内の特定の能動回路の入力電力レベル対利得制御のプロットを示す。
【図７】
図７は送信信号経路内の特定の能動回路のための最小バイアス電流Ｉｂｉａｓ，ｍｉｎおよび公称バイアス電流Ｉｂｉａｓ，ｎｏｍ対利得制御値のプロットを示す。
【図８】
図８は、図７に示す双曲線関数と似ている伝達関数を有するバイアス電流Ｉｂｉａｓを発生するために使用されるバイアス制御回路の一実施の形態の説明図を示す。
【図１】
2004530313.tif 000004
【図２】
2004530313.tif 000005
【図３】
2004530313.tif 000006
【図４】
2004530313.tif 000007
【図５】
2004530313.tif 000008
【図６】
2004530313.tif 000009
【図７】
2004530313.tif 000010
【図８】
2004530313.tif 000011
【国際公開パンフレット】
2004530313.tif 000012
2004530313.tif 000013
2004530313.tif 000014
2004530313.tif 000015
2004530313.tif 000016
2004530313.tif 000017
2004530313.tif 000018
2004530313.tif 000019
2004530313.tif 000020
2004530313.tif 000021
2004530313.tif 000022
2004530313.tif 000023
2004530313.tif 000024
2004530313.tif 000025
2004530313.tif 000026
2004530313.tif 000027
2004530313.tif 000028
2004530313.tif 000029
2004530313.tif 000030
2004530313.tif 000031
2004530313.tif 000032
2004530313.tif 000033
2004530313.tif 000034
2004530313.tif 000035
2004530313.tif 000036
2004530313.tif 000037
2004530313.tif 000038
【国際調査報告】
2004530313.tif 000039
2004530313.tif 000040
2004530313.tif 000041