(57)【要約】変性長波長高速フォトダイオードを製造する方法および装置であって、基板の格子定数に整合するバッファー層が通常の成長温度で形成され、所望の格子定数を超えて勾配を付ける薄い勾配領域が低温で構成される。所望の格子定数に整合するために逆勾配付けが行われる。その後、所望の格子定数に基づく厚い層がその上に形成される。次いでアニーリングを行い、勾配層および逆勾配層中の転位材料を絶縁することができる。その上に歪んだ超格子層を作り、その上に高速のフォトダイオードを形成することができる。ドーパント中の注入層または拡散層がＢｅ、Ｍｇ、Ｃ、Ｙｅ、Ｓｉ、Ｓｅ、Ｚｎまたはその他の材料に基づいて形成することができる。Ｎ−活性領域上に直接位置するＰ＋領域の上のキャップの上に金属層を形成することができる。また、活性領域はｐ−ドーピングした領域を含む。高速フォトダイオードはこのようにして、ＧａＡｓ、またはゲルマニウムおよびシリコンなど他の基板材料を用いて形成することができる。
2004521489.tif 000002
【特許請求の範囲】
【請求項１】
その上に勾配層を有する基板上に半導体装置を製造する方法であって、方法が、
中間層を形成し、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有するステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成される前記半導体装置からさらに転位を絶縁するステップとを含む方法。
【請求項２】
前記基板上に前記勾配層を形成し、前記勾配層が、前記半導体装置に使用される前記格子定数を超えて基板の格子定数に勾配を付けるステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記半導体装置がフォトダイオードを含む請求項２に記載の方法。
【請求項４】
公称の（１００）配向基板を用いて前記勾配層を形成するステップをさらに含む請求項２に記載の方法。
【請求項５】
ＭＯＣＶＤを用いて前記勾配層を形成するステップをさらに含む請求項４に記載の方法。
【請求項６】
前記基板がＧａＡｓ基板を含む請求項２に記載の方法。
【請求項７】
前記基板がゲルマニウム基板を含む請求項２に記載の方法。
【請求項８】
前記基板がシリコン基板を含む請求項２に記載の方法。
【請求項９】
前記基板上に逆勾配に基づく少なくとも１つの勾配層を形成し、
前記少なくとも１つの勾配層が大量のｎ−型ドーピングを用いて形成され、
大きく転位した領域を通る勾配材料の導電性が、勾配材料としてＩｎＧａＡｓを用いて維持されるステップをさらに含む請求項２に記載の方法。
【請求項１０】
所望の格子定数と整合するバッファー層を形成するステップをさらに含む請求項２に記載の方法。
【請求項１１】
カーボンを用いて活性領域のｐ−型ドーピング部を成長させるステップをさらに含む請求項３に記載の方法。
【請求項１２】
デバイ長ドーピングを用いて前記基板上に少なくとも１つの層を形成するステップをさらに含む請求項２に記載の方法。
【請求項１３】
前記歪んだ超格子層が、
小さな歪みと、
中間の歪みと、
大きな歪みとを、前記歪んだ超格子層の個々の層が転位を起こすほど厚くないように含む請求項２に記載の方法。
【請求項１４】
ＭＯＣＶＤを用いて前記歪んだ超格子層を作るステップをさらに含む請求項１３に記載の方法。
【請求項１５】
活性領域のｎ−型部を成長させるステップをさらに含む請求項３に記載の方法。
【請求項１６】
前記基板上に少なくとも１つの勾配材料を形成する結果作られた転位材料を絶縁する、少なくとも１つのアニーリングした勾配層と、
半導体装置を成長するために前記少なくとも１つの勾配層の上に構成した、歪んだ超格子層と、
を含む基板上に形成した半導体装置。
【請求項１７】
前記少なくとも１つの勾配層が、（１００）配向基板上に逆勾配を用いて形成される請求項１６に記載の半導体装置。
【請求項１８】
前記少なくとも１つの勾配層を、ＭＯＣＶＤを用いて成長させる請求項１７に記載の半導体装置。
【請求項１９】
前記基板がＧａＡｓ基板を含む請求項１７に記載の半導体装置。
【請求項２０】
前記基板がゲルマニウム基板を含む請求項１７に記載の半導体装置。
【請求項２１】
前記基板がシリコン基板を含む請求項１７に記載の半導体装置。
【請求項２２】
前記半導体装置がフォトダイオードを含む請求項１８に記載の半導体装置。
【請求項２３】
前記少なくとも１つの勾配層が、大量のｎ−型ドーピングを用いて形成され、
勾配材料の導電性が、前記勾配材料としてＩｎＧａＡｓを用いて、大きく転位した領域を通して維持される請求項１８に記載の半導体装置。
【請求項２４】
所望の格子定数に整合するように前記基板から形成したバッファー層をさらに含む請求項１７に記載の半導体装置。
【請求項２５】
前記歪んだ超格子層から形成した下部境界領域と、
前記下部境界領域上の前記歪んだ超格子層から形成した活性領域と、
前記活性領域から形成した上部境界領域と、
前記上部境界領域上に形成したキャップと、
前記キャップおよび上部境界領域中に形成した拡散領域と、
前記基板からその上に構成され、その上に高速のフォトダイオードを形成することのできる金属層とをさらに含む請求項１９に記載の半導体装置。
【請求項２６】
前記拡散領域がＰ＋拡散領域を含む請求項２５に記載の半導体装置。
【請求項２７】
前記活性領域が、
部分的にｎ−活性領域と、
部分的にｐ−ドーピングした活性領域とを含む請求項２５に記載の半導体装置。
【請求項２８】
前記下部境界領域がＮ下部境界領域を含む請求項２５に記載の半導体装置。
【請求項２９】
前記歪んだ超格子層が、
小さく歪んだ領域と、
中間に歪んだ領域と、
大きく歪んだ領域とを、前記歪んだ超格子層の個々の層が転位を起こすほど厚くないように含む請求項１６に記載の半導体装置。
【請求項３０】
前記勾配層をＭＯＣＶＤを用いて成長させる請求項１８に記載の半導体装置。
【請求項３１】
前記勾配層が公称（１００）の配向基板上に形成される請求項１６に記載の半導体装置。
【請求項３２】
前記キャップが前記半導体装置の上から除去される請求項２５に記載の半導体装置。
【請求項３３】
基板上に半導体装置を製造する方法であって、前記方法が、
勾配層を公称（１００）の配向基板上に形成し、前記勾配層が、前記半導体装置のために用いられる格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成するステップであって、前記中間層が、前記半導体装置のために用いられる前記格子定数よりも大きい格子定数を有する、ステップと、
前記中間層の前記格子定数から前記半導体装置のために用いられる前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記基板から前記勾配層を形成する結果作られた転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成された前記半導体装置からさらに転位を絶縁するステップとを含む方法。
【請求項３４】
基板上に半導体装置を製造する方法であって、前記方法が、
ＭＯＣＶＤを用いて前記基板上に勾配層を形成し、前記勾配層が、前記半導体装置のために用いられる前記格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成し、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有するステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記基板から前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成される前記半導体装置からさらに転位を絶縁するステップとを含む方法。
【請求項３５】
ＧａＡｓ基板上に半導体装置を製造する方法であって、前記方法が、
前記ＧａＡｓ基板上に勾配層を形成し、前記勾配層が、前記半導体装置のために用いられる前記格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成するステップであって、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有する、ステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記ＧａＡｓ基板から前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成される前記半導体装置からさらに転位を絶縁するステップとを含む方法。
【請求項３６】
基板上に半導体装置を製造する方法であって、前記方法が、前記半導体装置を製造するためにデバイ長ドーピングを用いて前記基板上に少なくとも１つの層を形成するステップを含む方法。
【請求項３７】
ＧａＡｓ基板上に半導体装置を製造する方法であって、前記方法が、
ＭＯＣＶＤを用いて前記ＧａＡｓ基板上に勾配層を形成し、前記勾配層が、前記半導体装置のために用いられる前記格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成するステップであって、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有する、ステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記ＧａＡｓ基板から前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成される前記半導体装置からさらに転位を絶縁するステップとを含む方法。
【請求項３８】
ＧａＡｓ基板上に半導体装置を製造する方法であって、前記方法が、
ＭＯＣＶＤを用いて前記ＧａＡｓ基板上に勾配層を形成し、前記勾配層が、前記半導体装置のために用いられる前記格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成するステップであって、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有する、ステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記ＧａＡｓ基板から前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作り、その上に形成される前記半導体装置からさらに転位を絶縁するステップとを含み、
前記ＧａＡｓ基板が、公称（１００）配向の基板を含む、方法。
【請求項３９】
ＧａＡｓ基板上に半導体装置を製造する方法であって、前記方法が、
ＭＯＣＶＤを用いて前記ＧａＡｓ基板上に勾配層を形成し、前記勾配層が、前記半導体装置のために用いられる前記格子定数を超えて基板の格子定数に勾配を付けるステップと、
中間層を形成し、前記中間層が前記半導体装置に使用される格子定数よりも大きな格子定数を有するステップと、
前記中間層の前記格子定数から前記半導体に使用される前記格子定数へ勾配を付ける逆勾配層を形成するステップと、
前記勾配層をアニーリングして、前記ＧａＡｓ基板から前記勾配層を形成する結果作られる転位材料を絶縁するステップと、
歪んだ超格子層を作ってその上に形成される前記半導体装置からさらに転位を絶縁し、前記ＧａＡｓ基板が、公称（１００）配向の基板を含むステップとを含み、
前記層の各々が前記ＧａＡｓ基板上にデバイ長ドーピングを用いて形成される方法。
【請求項４０】
基板上に成長する半導体装置であって、前記半導体装置が長波長変性フォトダイオードを含む装置。
【請求項４１】
前記長波長変性フォトダイオードをＭＯＣＶＤによって前記基板上に成長させる請求項４０に記載の半導体装置。
【請求項４２】
前記基板が、公称（１００）配向の基板を含む請求項４０に記載の半導体装置。
【請求項４３】
前記基板が、ＧａＡｓ基板を含む請求項４０に記載の半導体装置。
【請求項４４】
前記長波長変性フォトダイオードを、前記基板の少なくとも１つの層にデバイ長ドーピングを用いて前記基板上に成長させる請求項４０に記載の半導体装置。
【請求項４５】
前記基板がＧａＡｓ基板を含む請求項４１に記載の半導体装置。
【請求項４６】
前記基板が、公称（１００）配向の基板である請求項４５に記載の半導体装置。
【請求項４７】
前記長波長変性フォトダイオードを、前記基板の少なくとも１つの層にデバイ長ドーピングを用いて前記基板上に成長させる請求項４６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および同品を製造する方法に関する。また、本発明はフォトダイオード装置および同品を製造する方法に関する。加えて本発明は高速の、長波長フォトダイオード、および同品を製造する改善された方法に関する。さらに、本発明は基板上に半導体フォトダイオードを成長する技術に関する。
【０００２】
急速な光波通信の開発に伴い、低コストで高性能の光フォトダイオードが多くのシステム用途のために必要とされている。フォトダイオードは光を照射すると大きな光電流を発生するｐ−ｎ接合半導体装置である。フォトダイオードは、電磁照射を吸収することによってｐ−ｎ接合半導体の導電性が高くなる光導電性の原理に基づいている。光導電性はある材料の可視スペクトルの照射作用によってもたらすことができる。
【背景技術】
【０００３】
現在使用されているフォトダイオードには２つの主要なクラスがある。これらは空乏層ダイオードおよびアバランシェダイオードである。空乏層フォトダイオードは特定の降伏電圧未満で動作する逆バイアスされたｐ−ｎ接合形態に基づく。所望の波長の電磁照射に露出すると、吸収の結果、過剰の電荷キャリアを発生させることができる。その電荷は電子−正孔対として形成することができる。これらの電子−正孔対は接合の空乏層中または近傍に接合をまたいで生成し、光電流を発生する。アバランシェダイオードは特定の降伏電圧以上で動作する逆方向にバイアスされたｐ−ｎ接合形態に基づく。入射された照射によって発生した電子−正孔対の電流増倍は、フォトダイオード技術で良く知られた“アバランシェプロセス”によって起きる。
【０００４】
半導体フォトダイオードは任意の半導体から作ることができ、一般に集積回路の製造に用いられるものと同じ単結晶シリコンウェーハから作られる。長波長（例えば、１３１０ｎｍおよび１５５０ｎｍ）フォトダイオードは、一般にリン化インジウム（ＩｎＰ）と同じ公称格子定数を有するＩｎＧａＡｓから作られる。
【０００５】
現在、長波長（約１２００ｎｍ〜１６５０ｎｍ）の高速フォトダイオードは全て、リン化インジウム（ＩｎＰ）基板上に成長させる。長波長域で動作するフォトダイオード受光素子の集積化にはヒ化インジウムガリウム（ＩｎＧａＡｓ）のｐ−ｉ−ｎ光検出素子を必要とし、したがって層の歪みを避けるためにＩｎＰ基板に基づく技術を必要とし、これは格子の不整合によって合致しない転位を招く。しかし、シリコン（Ｓｉ）およびヒ化ガリウム（ＧａＡｓ）とは異なり、ＩｎＰは十分確立されていないし非常に脆い。加えて、ＩｎＰ基板は高価であり、ＧａＡｓまたはＳｉと同じ大きさのサイズでは入手できない。最後に、ＩｎＰ上の気相エピタキシャル成長はホスフィンを使用することが必要であるが、これは多くの場合特別なエピタキシャルシステムには入手できず、いくつかの技術的な問題を招く。
【０００６】
図１は従来技術のモノリシック集積受光素子の断面を示し、従来技術の受光素子の製造技術を示している。図１に示すように、受光素子１００はｐ−ｉ−ｐフォトダイオードに波長λsで衝突する光ビーム５０を検出して増幅することができ、波長は、他の理由の中でもＩｎＰ半導体がこれらの波長に透明であることから、１．０μｍよりも大きく選択することができる。その集積受光素子は材料の適合性があり、各装置が他と物理的に分離されていると同時に電気的に絶縁されているので、光子と電子の機能を分離して最適な制御を行うことができる。しかし、材料の適合性、分離された最適化制御にもかかわらず、その装置は比較的高価であり、脆弱で加工が困難であり、複雑な素子への集積化を必要とすることに注目することが重要である。ＨＢＴの下地となる半導体層は、構造的にフォトダイオードを形成するようになっているが、電気的にまたは光的に活性ではないことに注目すべきである。
【０００７】
図１に示す従来技術の受光素子構造では、フォトダイオードおよびヘテロ構造のバイポーラトランジスタはＩｎＰ／ＩｎＧａＡｓ材料システムから選択された半導体層を有し、パターニングしない、ＦｅをドープしたＩｎＰ基板上に成長させる。
【０００８】
有機金属気相エピタキシャル成長（ＭＯＶＰＥ）、湿式選択化学エッチング、反応性イオンエッチング、および接触金属化を含んで、標準の製造技術が図１に示す従来技術の製造に用いることができる。これらの製造技術は当技術の通常の技術者に良く知られていることであり、したがって、ここでは詳細は論じない。
【０００９】
図１に示す従来技術の装置は、平坦なＦｅをドープした＜００１＞配向のＩｎＰ基板１０上にエピタキシャル成長することができる。ｐ−ｉ−ｎエピ層は４０００Å厚さのＩｎＰ層２０、１．０μｍ厚さのＩｎＧａＡｓ層２１、および４０００Å厚さのＩｎＰ層２２を含み、これはＭＯＶＰＥによって半絶縁基板１０上に成長することができる。半導体層２０、２１、２２はしたがってｐ−ｉ−ｎフォトダイオード２３を形成することができる。
【００１０】
ヘテロ構造のバイポーラトランジスタ（ＨＢＴ）２４のエピタキシャル層は、各エピ層の被着の間に間入するプロセスがないように、構造全体の上に成長することができる。即ち、成長を連続的に中断しないで運転することができる。ＨＢＴ２４はサブコレクタ層２５、コレクタ層２６、ベース層２７、エミッタ層２８、およびエミッタキャップ層２９を含むことができる。ＨＢＴ２４は単一のヘテロ構造の装置として構成され、一方、光検出素子２３は光吸収層２１を有することができることに注目すべきである。
【００１１】
フォトダイオードおよびヘテロ構造のバイポーラトランジスタエピタキシャル層を成長した後、湿式化学エッチングを行ってそのメサ構造を実現することができる。湿式化学エッチングに関しては、メサ構造の幾何学的形状を保つように、フォトレジストのパターニングを［００１］および［００１］結晶方向の平面に対して４５度に配向することができる。言い換えれば、装置、即ちフォトダイオード２３およびＨＢＴ２４の線の構造が［００１］および［００１］方向の平面に対して４５度になるように配線することができる。
【００１２】
ＡｕＧｅ／ＡｕおよびＡｕＺｎ／Ａｕなど、従来のオーミックコンタクトをメサの横方向の端部に被着させ、層２０、サブコレクタ２５、ベース層２７、およびエミッタキャップ層２９に、それぞれオーミックコンタクト３１、３２、３３および３４を提供することができる。オーミックコンタクトの製造には標準の金属被着技術を用いることができることに注目すべきである。加えて、光検出素子２３では、輪状の合金オーミックコンタクト３０が層２２へのコンタクトを提供することができる。輪状のオーミックコンタクト３０は、当技術で良く知られた蒸発およびリフトオフ技術を含んで標準のフォトリソグラフィ技術で形成することができる。
【００１３】
吸収されなかった光ビーム５０を光吸収領域２１に反射し、したがって量子効果を高めるには、非合金のＣｒ／Ａｕ金属コンタクト３６をコンタクト３０の輪状開口中に被着させることができる。スピンコートしたポリイミドなど、平坦化およびパッシベーションの後、オーミックコンタクトにリード（示していない）を取り付け易くするために、ポリイミドを酸素プラズマ中の反応性イオンエッチングを用いてその中に窓を開けることができる。製造の後、バックサイド照明が可能となるように基板１０を薄く研磨することができる。
【００１４】
前述に基づいて、当業者であれば、ＩｎＰ基板上にフォトダイオードを成長するような、従来技術の半導体装置を製造する方法は高価で脆弱であり、加工が困難であり、さらに素子に組み上げるのが難しいことを認識することができよう。その加工の複雑さはまた非効率性と製造費用の増加を招く。したがって、加工の複雑さの観点から、受光素子などの高速フォトダイオードに基づく高速のフォトダイオードおよび装置を形成する代替の技術を開発することが望まれている。本発明者は本明細書に開示したその技術および装置を開発し、従来技術の半導体装置の製造に内在する非効率性を克服した。
【００１５】
本発明の以下の概要は、本発明に独特の発明的な特徴のいくつかを理解するのが容易なように提供するものであって、全てを記述しようとするものではない。本発明の様々な態様の完全な認識は、全明細書、請求項、図面および要約を一体として把握することによって得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の一態様は基板上に成長した高速フォトダイオードを提供することである。
本発明の他の態様は高速フォトダイオードを基板上に成長する方法を提供することである。
【００１７】
本発明のさらに他の態様は、ＧａＡｓ基板上に成長した長波長のフォトダイオードを提供することである。
本発明のさらに他の態様は、超格子含有基板および変性エピタキシャル成長技術を用いて形成した、変性長波長高速フォトダイオードを提供することである。
【課題を解決するための手段】
【００１８】
上述の、および他の態様はこれからの説明のように達成される。即ち、変性長波長高速フォトダイオードを製造する方法および装置が開示され、基板の格子定数に整合するバッファー層が通常の成長温度で形成することができ、所望の格子定数を越える薄い勾配をつけた領域が低い温度で構成される。この勾配をつけた領域の上に、その格子定数が勾配の最終格子定数であり所望の格子定数を超える、薄い層を低い温度で再び構成することができる。
【００１９】
次いで、所望の格子定数と整合させるために、逆方向の勾配を実施することができる。その後、その上に所望の格子定数に基づく厚い層が形成される。次いで、勾配層中、逆勾配層中、およびその間の層中の転位した材料を絶縁するためにアニールを行うことができる。次いで、歪んだ超格子層をその上に形成することができ、その上に高速フォトダイオードを形成することができる。歪んだ超格子層はさらに変性転移によって生じた合致しない転位からフォトダイオードを絶縁する。用語「勾配をつけた層」と「勾配をもつ層」は一般に同意語であり本明細書では互換性をもって使用される。
【００２０】
歪んだ超格子層の上にフォトダイオードの構造を作ることができる。注入層または拡散層をＢｅ、Ｍｇ、Ｃ、Ｓｉ、Ｓｅ、Ｔｅ、ＳまたはＺｎなどの材料をベースにして形成することができる。Ｎ−活性領域の上に直接位置するＰ＋領域上のキャップエッチの上に金属層を形成することができる。高速フォトダイオードはこのようにしてＧａＡｓ上に形成することができ、はるかに安価で脆弱ではなく、素子に構成するのが容易である。フォトダイオードの形成はエピタキシャル成長技術としてＭＯＣＶＤを用いて達成することができるが、当業者であれば、ＭＢＥなどの他の成長技術も本明細書に記載された方法および装置に従って用いることができることを認識することができよう。好ましい基板の配向は公称配向で（１００）である。当業者であれば、本明細書に使用されている用語（１００）が（１００）、＜１００＞、または［１００］として表すことができ、あるいは音声的に“１−０−０”と発音され、図１に関して使用されている参照番号１００と混同されないことを認識するであろう。
【００２１】
さらに付随する図面は、同じ参照番号が異なる図面を通して同一のまたは機能的に同一の要素を表し、明細書に組み込まれて明細書の部分を形成しており、本発明を図解し、発明の詳細な説明とともに、本発明の原理の説明に役立てるものである。
【発明を実施するための最良の形態】
【００２２】
これらの非制限的な例で論じられる特定の値および形態は変更を加えることができ、主として本発明の実施形態を説明するために引用しているものであって、発明の範囲を制限しようとするものではない。
【００２３】
図２は本発明の好ましい実施形態によって半導体装置を製造する作業ステップを示すフロー図である。フォトダイオードは本明細書に開示されているステップおよびプロセスによって製造することのできる半導体装置の１つの種類である。したがって、フォトダイオード装置は図２に示す作業に従って作ることができる。勾配付け、中間層、逆勾配付け、公称（１００）配向のＧａＡｓ基板、インシトゥーのアニーリング、および歪んだ超格子層を用いることによって、人工基板を作ることができ、その上に長波長フォトダイオードなどの半導体装置が製造される。
【００２４】
歪んだ超格子層は個々の層のいずれも転位を生成するほどには厚くなく、しかしこの厚さが高い歪み領域に近づくように、低い歪み、中間の歪み、および高い歪みから構成することができる。本明細書に記載した方法によるフォトダイオードの成長は、それらが広い範囲の波長で動作するように設計することができるので、“長波長”フォトダイオードと呼ぶことができる。好ましい実施形態では波長の範囲は、通常通信に使用されている、公称１５５０ナノメートルおよび１３１０ナノメートルの波長である。
【００２５】
勾配をもつ領域に多量のｎ−ドープを用い、勾配を付ける材料としてＩｎＧａＡｓを用いることによって、大きく転位した勾配領域に導電性を保つことができる。当業者であれば、“ドーピング”が、所望のｎ−導電性またはｐ−導電性（すなわち、ｐ−型ドーピングの場合）を得るために、特定の種類の不純物を添加することを含むことを認識するであろう。ドナー不純物はｎ−型半導体を形成するために加えられる。アクセプター不純物は一般にｐ−型半導体を形成する。
【００２６】
比較的薄い勾配の、および（１００）配向の基板を使用することによって、表面の形態は十分な装置の加工性を備えるであろう。加工はエピタキシャル成長技術としてＭＯＣＶＤを用いて達成できる。当業者ならば、本発明に従って、当技術分野で良く知られているＭＢＥを含んで、他の成長技術を用いることもできることを認識できよう。
【００２７】
すなわち、図２に示すようにブロック６２でプロセスが開始する。本明細書に記載された方法によるフォトダイオード装置を構成するために、ブロック６４に示されている（１００）に配向しているＧａＡｓ基板を使用することができる。基板として、それが他の基板材料よりも脆弱でなく高価でないことから、ＧａＡｓを用いることが好ましい。加えて、ＧａＡｓの使用はリンの供給源を必要としない。しかし、当業者であれば、本発明に従って、ゲルマニウムまたはシリコンなどの基板を含んで他の基板を使用できることが認識できよう。
【００２８】
ブロック６５に示すように、最初に、格子定数に整合するバッファー層を常温で成長させることができる。その後、ブロック６６で説明したように、所望の格子定数を越える勾配をもつ薄い勾配領域を、低温およびＶ族の低い圧力で成長させることができる。次に、ブロック６７に示すように、勾配をつけた層の最終端組成物の格子定数をもつ薄い中間層を成長させることができる。中間層は、中間層が所望の格子定数よりもわずかに大きな格子定数を有するように形成される。
【００２９】
次に、ブロック６８に示すように、所望の格子定数への逆勾配付けを行うことができる。このような勾配付けは三次元成長を防止し、これらの層への転位を絶縁するのに有用である。勾配の代わりに段差を用いると、三次元に島の成長が起こり、材料の品質を劣化させる。
【００３０】
その後、ブロック７０に示すように、低温で開始し温度を上昇させることによって、所望の格子定数をもつ厚い（約０．５ミクロン）層が形成される。
ブロック７２に示すように、次いでアニーリングステップを実施し、勾配を付けた層、逆勾配を付けた層、およびその間の一定組成物層中の大きく転位した材料を絶縁することができる。次いで、ブロック７４に示すように、歪んだ超格子層を、個々の厚さが臨界の厚さに近く、しかしそれを超えない厚さに成長させることができる。これは転位ループを排除し、後続の成長材料の品質を向上させる。
【００３１】
最後に、ブロック７６に示すように、装置の構造をこれらの層の上に成長させることができる。光検出素子（すなわちフォトダイオード）用の装置構造は、下部境界層へＡｌ組成物の傾斜（ｒａｍｐ）が続く、バッファー層とすることができる。下部の境界層は遅いテール応答を防止する。下部境界層にＡｌの傾斜層（ｒａｍｐ  ｄｏｗｎ  ｌａｙｅｒ）を備える他の層を成長させ、活性領域の組成物へ勾配を付けることができる。勾配は装置の良好な導電性を確実にするために用いることができる。これらの傾斜はガリウム対アルミニウム比の勾配であり、意図的に格子定数を変更せずにエネルギーバンドギャップを変化させる。
【００３２】
活性領域は下部が公称３ミクロン厚さの、５×１０15未満ドーピングしたｎ−型とすることができ、上部に公称１ミクロンのｐ−型部を有することができる。活性領域が速度のために少なくとも部分的にｎ−型活性領域であるように構成され、加えて、活性領域のｎ部がキャパシタンスのために５×１０15未満のｎ−ドーピング値を有することが重要である。この材料では、背景のｎ−ドーピングは公称ｎ−型とすることができ、または下部層からのｎ−拡散テールが存在することができるので、実効ドーピングを５×１０15未満に減少させるために、そのドーピング効率の低さからカーボンを使用して、逆ドーピングを行うことができる。
【００３３】
図３は本発明の好ましい実施形態による、フォトダイオード装置用の構造を示すブロック図１０１を示す。図３に示すブロック図では、変性層１１０を成長させ、その上に半導体フォトダイオード装置を構成することのできる基板構造を作ることができる。下部の境界層１０８は変性層１１０の上に重ねることができる。活性層１０５は下部の境界層１０８の上に成長させることができる。導電層１０６はキャップ１０４および金属層１０２の下に位置することができる。領域１０９はプロトン注入域を表す。キャップ１０４および導電層１０６の一部は光が活性領域へ伝達されるようにエッチングされる。
【００３４】
反射防止（ＡＲ）コーティング１１２は、図３中に導電層１０６の上の破線で囲まれて示されている。ＡＲコーティング１１２は窒化シリコンまたは当業者には明らかな他の材料から構成することができる。光１１１は矢で示され、反射防止（ＡＲ）コーティング１１２に入射されている。光１１１の吸収は、導電層１０６と活性層１０５を通して起きる。溝１１３は溝エッチングに基づくことができ、プロトン注入域に沿って絶縁を提供し、キャパシタンスを低下させる。溝１１３は下部境界層１０８中に展延しなければならない。当業者であれば、本明細書に記載された方法に従ってフォトダイオードを加工するのに使用できる、多くの変更が存在することを認識するであろう。
【００３５】
図４は本発明の好ましい実施形態による、フォトダイオード装置用の別法のエピタキシャル成長構造を示すブロック図１３０である。図４に示すように、金属層１３２はオーミックコンタクトのためにキャップ１３４の上に位置することができる。キャップ１３４は任意選択的なキャップエッチングの一部として、少なくとも活性層の上を部分的に除去できることに注目すべきである。Ｐ＋拡散領域１４２はＮ−キャップ１３４、上部のＮ−境界層１３８を通って活性領域１４４の上部に展延することができる。
【００３６】
ｎ−上部境界層１３８はバンドギャップを増加させるのに十分なＡｌを含むことができ、それによって吸収が少ないので、特有の波長の窓として働くことができる。また、この上部境界層は、それがｐ−拡散領域中にＲ−Ｃ定数を低くする多量のｐ−ドーピングを有するので、導電性を提供するためにも使用することができる。フォトダイオードの応答時間が、電荷収集時間、および直列のプラスの付加抵抗および接合および歪みキャパシタンスから生じるＲＣ時定数の和の平均二乗根であるので、このことは重要である。キャップ１３４はオーミックコンタクトに使用される、多量にドーピングした材料に基づく狭バンドギャップとして構成することができる。
【００３７】
また、横方向のｐ−ｎ接合の上の、光がこの領域に入って応答を遅くすることを防止する金属層１４０が図４に示されている。金属層１４０はＡＲコーティング１４３によって半導体から絶縁することができる。Ｐ＋拡散層１４２は、Ｂｅ、Ｍｇ、またはＺｎの注入または拡散から形成することができる。ある場合には、Ｂｅ注入および拡散技術が好ましい。しかし、当業者であれば、本発明の好ましい実施形態に従って他の注入および拡散技術が使用できることが認識できよう。Ｎ−活性領域１４４はＰ＋拡散層１４２の下に位置している。Ｎ下部境界層１３６はＮ−活性領域１４４の下に位置している。
【００３８】
図５は、本発明の好ましい実施形態による、高速フォトダイオードを形成するエピタキシャル成長プロセスを示す作業のフロー図２００を示している。フロー図２００は図６に示すフロー図３００に続くことに注意されたい。図６のフロー図３００は図５のフロー図２００の後続である。プロセスはブロック２０２で示すところで開始する。図５に関して本明細書で述べるｘおよびｙの値は一般に次の式に基づいている。
【００３９】
（Ｇａ1-xＡｌx）1-yＩｎyＡｓ
最初に、ブロック２０４に示すように、基板の格子定数に整合する０．１ミクロンのバッファー層を通常の成長温度で成長させることができる。その後のブロック２０６で示すように、ｙ＝０．０３４５からｙ＝０．５２の傾斜組成物（１３００ｎｍの検出素子用）を１０ｎｍの厚さに作ることができる。次にブロック２０８で示すように、ｙ＝０．５２で１０ｎｍの層を成長させることができる。
【００４０】
ブロック２１０に示すように、ｙ＝０．５２から０．４２の１０ｎｍの傾斜層を成長させることができる。後で示すように、ブロック２１２では、２００ｎｍの層を形成することができ、温度上昇６４０℃でｙ＝０．４２である。次にブロック２１４で示すように、ｙ＝０．４２、高Ｖ／ＩＩＩ、温度６４０℃で５００ｎｍ層が形成される。次いでブロック２１６で述べるように、アニーリング、温度上昇７５０℃、７５０℃で５分間の保持、６４０℃への温度降下に基づいて、厚さが０に等しい層を形成することができる。ブロック２１８で示すように、形成される次の層は、６４０℃、０．２ミクロン、ｙ＝０．４２に基づいている。
【００４１】
その後、ブロック２１９に示すように、ｙ＝０．４４の歪んだ層が形成される。この層は約６ｎｍの厚さである。ブロック２２０に示すように、厚さ約６ｎｍのｙ＝０．４０の歪んだ層が形成される。ブロック２１９から２２０に関して示す、歪んだ層の形成は、約１００周期にわたって起きることに注目されたい。ｙ＝０．４５、厚さ６ｎｍの歪んだ層がブロック２２１に示すように形成される。ブロック２２２に示すように、厚さ６ｎｍ以上のｙ＝０．３９の歪んだ層が形成される。ブロック２２１から２２２に関して示す、歪んだ層の形成は、約１００周期にわたって起きることに注目されたい。その後、ブロック２２３に示すように、ｙ＝０．４７および厚さ６ｎｍの歪んだ層が形成される。次いで、ブロック２２４に示すように、ｙ＝０．３７および厚さ６ｎｍの歪んだ層が形成される。ブロック２２３から２２４に関して示す、歪んだ層の形成は、約１００周期にわたって起きることに注目されたい。その後、ブロック２２５に示すように、ｙ＝０．４２、厚さ１００ｎｍの層が形成される。ブロック２２６に示すように、５０ｎｍの層を、ｘ＝０からｘ＝０．２５のｘ傾斜値、およびｙ値０．４２で形成することができる。
【００４２】
プロセスの次のステップは、ブロック２３０に示すように、ｘ＝０．２５およびｙ＝０．４２の組成物を有する５０ｎｍの層を形成することを含む。この層はその後に形成される層よりも導電性を高めるために多くドーピング（５×１０17）されている。この層の形成に続いて、ブロック２３２に示すように、ｘ＝０．２５、ｙ＝０．４２の層を形成することができる。この層は３×１０17で約４ｎｍの厚さのｎ−型であることに注目されたい。次にブロック２３３に示すように、ｘ＝０．２５、ｙ＝０．４２の層を、ドーピングしない１０ｎｍの厚さで形成することができる。デバイ（Ｄｅｂｙｅ）長ドーピングがブロック２３２および２３３に示されたステップを通じて８０周期にわたって起きることに注目されたい。デバイ長ドーピングは、実際に意図的にドーピングするには低すぎる、低ドーピングを制御する方法である。デバイ長ドーピングでは、ドーピングはほんの短時間に低レベルで周期的に起動される。これらのドーピングした領域間の距離がデバイ長またはドープ剤の拡散長よりも短い場合には、それは平均したドーピングで全領域にわたって効率的にドーピングされている。そのステップは活性領域に隣接するシリコンの拡散を最小に保つために必要であろう。このようにして、デバイ長ドーピングを用いて基板上に特別の領域を成長させることができる。
【００４３】
その後のブロック２３６に示すように、ｘ＝０．２５からｘ＝０．２２５の傾斜層が形成される。また、このステップでｙ＝０．４２である。ブロック２３６に述べたステップの結果として形成される層は約３ｎｍの厚さの層を有し、３×１０17ｎのｎ−型ドーピングに基づく。その後のブロック２３８に示すように、ｘ＝０．２２５から０．２、ｙ＝０．４２、ドーピングしない１０ｎｍの厚さの傾斜が起きる。ブロック２４０に示すように、ｙ＝０．４２でｘ＝０．２からｘ＝０．１７５の傾斜が起きる。形成された、得られる層は３ｎｍの厚さを有し、３×１０17ｎのｎ−ドーピングに基づく。その後ブロック２４２に示すように、次の層の形成ではｙ＝０．４２でｘ＝０．１７５からｘ＝０．１５の傾斜が起きる。ブロック２４２に述べた作業の結果形成された層は、ドーピングしない１０ｎｍの厚さを有する。次いで、ブロック２４４に示すように、ｘ＝０．１５からｘ＝０．１２５、およびｙ＝０．４２の傾斜が起き、３ｎｍの厚さを有し、および３×１０17ｎのｎ−型ドーピングに基づく層が形成される。プロセスはコネクタブロック２４６に示すように、継続する。
【００４４】
図６は本発明の好ましい実施形態による、高速フォトダイオードを形成するエピタキシャル成長を示す作業の継続フロー図３００である。ブロック２４８に示すように、ｙ＝０．４２で、ｘ＝０．１２５からｘ＝０．１の傾斜に基づき、層が形成される。ブロック２４８に示す作業の結果形成された層は１０ｎｍの厚さのドーピングしない層を含む。次にブロック２５０に示すように、ｙ＝０．４２でｘ＝０．１からｘ＝０．０７５の傾斜が起こり、３×１０17ｎのｎ−型ドーピングに基づく、得られる厚さが３ｎｍの層が形成される。次に、ブロック２５２に示すように、ｙ＝０．４２で０．０７５からｘ＝０．０５の傾斜が起こり、１０ｎｍの厚さのドーピングしない層が形成される。その後のブロック２５４に示すようにｙ＝０．４２でｘ＝０．０５から＝０．０２５の傾斜に基づいて層が形成される。ブロック２５４に示す作業の結果形成される層は約３ｎｍの厚さをもち、３×１０17のドーピングに基づく。ブロック２３６〜２５４は組成物が傾斜したデバイ長ドーピング領域を表している。
【００４５】
次いでブロック２５６に示すように、５×１０15ｎ−型未満の活性領域がｎ−型ドーピングおよびｐ−型逆ドーピングで形成される。先に示すように、活性領域の下部は速度のためにｎ−型であることが重要である。しかし前に述べたように、ｐ−型ドーピングも存在することができる。ブロック２５６に示すステップの間に形成される他の特性は、２０００ｎｍの厚さ、ｐ−型逆ドーピングでの５×１０15ｎのｎ−型、ｘ＝０、ｙ＝０．４２を含む。その後のブロック２５８に示すように、次の活性領域層は５×１０15未満のｎ−型から２×１０16ｐ−型に線形ドーピングされ、得られる厚さは５００ｎｍ、また再度ｘ＝０、ｙ＝０．４２である。次いでブロック２６０に示すように、ｘ＝０、ｙ＝０．４２で、２×１０16ｐから７×１０16ｐに線形のｐ−ドーピング勾配が起こり、５００ｎｍの厚さが得られる。次にブロック２６２に示すように、１．４×１０17ｐから３．４×１０18ｐに傾斜ドーピングした、ｘ＝０．０５からｘ＝０．８のｐドーピング傾斜組成物、およびｙ＝０．４２で１００ｎｍの層が形成される。
【００４６】
その後のブロック２６４に示すように、窓および導電層にｘ＝０．８の層が形成される。また、このステップでは、ｐ＝３．４×１０18、ｙ＝０．４２、および層の厚さが２０００ｎｍである。その後、ブロック２６６に示すように、ｘ＝０．８から０．０５、ｙ＝０．４２であり、厚さ１００ｎｍのＡｌ組成物の傾斜層が形成され、ｐ−ドーピングは３．４×１０18から１×１０18に傾斜する。最後に、ブロック２６８から２７２に示すようにキャップ層が形成される。ブロック２６８に示すように、ｘ＝０．０５、ｙ＝０．４２および１×１０18のｐ−ドーピングに基づいて２０ｎｍの層が形成される。ブロック２７０に示すように、ｘ＝０、ｙ＝０．４２および１．３×１０18のｐ−ドーピングに基づいて５０ｎｍの層が形成される。次にプロセスはブロック２７２に示すように終了する。
【００４７】
図７は本発明の好ましい実施形態による高速フォトダイオードを形成するためのエピタキシャル成長プロセスを示す例示的構造図３２０である。本明細書に述べる方法によって、高速ダイオードなどの半導体装置を形成するための構造は、基板３２２から始まる。前に述べたように、ＧａＡｓは、それが他の基板材料よりも脆弱ではなく、安価であり、加えてＧａＡｓを使用するのにリンの供給源を必要としないことから、基板材料として好適に用いることができる。ゲルマニウムまたはシリコンなど他の基板も本発明に従って用いることができる。
【００４８】
図７の層３２４で示すように、０．１ミクロンのバッファーは１×１０18ｎを用いて成長することができ、一方、層３２６では、層は一般にｙ＝０．０３４５からｙ＝０．５２の組成物傾斜、厚さ１０ｎｍ、２．５×１０18ｎのドーピングに基づいて形成される。層３２８の厚さは約１０ｎｍとすることができ、ｙ＝０．５２ｎｍ、および２．５×１０18ｎのドーピングである。層３２８の上に位置している層３３０もまた、厚さ１０ｎｍとすることができ、ｙ＝０．５２から０．４２の傾斜に基づいている。さらに、層３３０は２．５×１０18のドーピングに基づくことができる。本明細書で言及しているドーピングの単位は一般にｃｍ3当たりであることに注目されたい。層３３２は層３３０の上に形成され、ｙ＝０．４２および温度上昇６４０℃、ドーピング値２．５×１０18に基づいて、厚さが約２００ｎｍである。層３３２の上に位置する層３３４は、厚さが約５００ｎｍであり、ｙ＝０．４２、高いＶ／ＩＩＩ比をもち、形成温度は６４０℃である。
【００４９】
層３３６は０に等しい層の厚さを有し、７５０℃へのアニーリング昇温、および７５０℃で５分間の保持、および６４０℃への温度降下によって形成される。次に形成される層３３８は、６４０℃、０．２ミクロン、ｙ＝０．４２の層に基づく。層３４０は、ｙ＝０．４４の歪んだ層を含む。層３４０もまた厚さ６ｎｍである。層３４２もまた厚さ６ｎｍのｙ＝０．４０に基づく、歪んだ層として形成することができる。歪んだ層３４０から３４２は約１００周期にわたって形成することができ、転位を排除するように設計されていることに注目されたい。層３４４はｙ＝０．４５の厚さ６ｎｍの歪んだ層として形成される。同様に、層３４６はｙ＝０．３９の厚さ６ｎｍの歪んだ層として形成することができる。歪んだ層３４４から３４６は約１００周期にわたって形成することができることに注目されたい。さらに、層３４８がｙ＝０．４７の厚さ６ｎｍの歪んだ層として作られる。最後に、層３５０がｙ＝０．３７の厚さ６ｎｍの歪んだ層として形成される。歪んだ層３４０から３４２は約１００周期にわたって形成することができる。
【００５０】
その後、層３５２はｙ＝０．４２、および厚さ１００ｎｍに基づいて形成することができる。追加の層３５２は一般に５×１０17ｎ−型ドーピングに基づく。層３５４は層３５２の上に、ｘ傾斜値ｘ＝０からｘ＝０．２５、およびｙ値０．４２に基づく５０ｎｍの厚さの層として形成される。さらに層３５４が５×１０17ｎ−型ドーピングに基づいて形成される。層３５４の上に形成される層３５６は、ｘ＝０．２５の傾斜およびｙ＝０．４２に基づく５０ｎｍの厚さの層を含む。層３５６はｘ＝０．２５、およびｙ＝０．４２および５×１０17のｎ−型ドーピングに基づく厚さ５０ｎｍの層を含む。層３５８は層３５６の上に形成され、約４ｎｍの厚さで３×１０17ｎ−型ドーピングに基づく。加えて、層３５８がｘ＝０．２５および＝０．４２に基づいて形成される。
【００５１】
層３６０はｘ＝０．２５、およびｙ＝０．４２に基づくドーピングしない厚さ１０ｎｍの層を含む。デバイ長ドーピングは層３５８および３６０では８０周期にわたって起きることに注目されたい。先に説明したように、デバイ長ドーピングは、実際に意図的にドーピングするには低すぎる、低ドーピングを制御する技術的方法である。デバイドーピングでは、ドーピングはほんの短時間に低レベルで周期的に起動される。これらのドーピングした領域間の距離がデバイ長またはドープ剤の拡散長よりも短い場合には、それは平均したドーピングで全領域にわたって効率的にドーピングされている。
【００５２】
層３６２がｘ＝０．２５からｘ＝０．２２５の傾斜に基づいて形成することができる。層３５２も層厚さ３ｎｍ、３×１０17ｎのドーピングで形成することができる。層３６４はｘ＝０．２２５からｘ＝０．２の傾斜およびｙ＝０．４２に基づいて形成され、ドーピングしない厚さ１０ｎｍである。層３６６はｘ＝０．２からｘ＝０．１７５の傾斜およびｙ＝０．４２に基づいて形成される。形成された、得られる層は、３×１０17ｎのｎ−型ドーピングに基づく３ｎｍの厚さである。層３６８では、ｘ＝０．１７５からｘ＝０．１５およびｙ＝０．４２の傾斜が起こり、ドーピングしない１０ｎｍ厚さの層を形成する。層３７０ではｘ＝０．１５からｘ＝０．１２５およびｙ＝０．４２の傾斜が起こり、厚さ３ｎｍで３×１０17ｎのｎ型ドーピングに基づく層を形成する。同様に、層３７２ではｘ＝０．１２５からｘ＝０．１およびｙ＝０．４２の傾斜が起こり、厚さ１０ｎｍのドーピングしない層を形成する。層３７４はｘ＝０．１からｘ＝０．０７５およびｙ＝０．４２の傾斜に基づいて形成される。形成される層３７４も３×１０17のｎ−型ドーピングに基づく３ｎｍの厚さをもつ。層３７６はｘ＝０．０７５からｘ＝０．０５およびｙ＝０．４２の傾斜に基づいて形成される。層３７６はドーピングしない１０ｎｍ厚さの層である。層３７８はｘ＝０．０５からｘ＝０．０２５およびｙ＝０．４２の傾斜に基づいて形成することができる。形成された、得られる層（すなわち層３７８）は３×１０17のドーピングに基づく約３ｎｍの厚さである。
【００５３】
次いで活性領域が、最終的に５×１０15ｎ−型未満になる、ｎ−型ドーピングおよびｐ−型逆ドーピングで形成することができる。層３８０はこの活性領域部分を含む。前に示したように、活性領域の下部は速度のためにｎ−型であることが重要である。しかし前に説明したように、ｐ−型ドーピングも存在することができる。層３８０の他の特性はｘ＝０およびｙ＝０．４２に基づく厚さ２０００ｎｍを含む。層３８２は５×１０15未満のＮ−型から２×１０16ｐへ線形の傾斜ドーピングを行い、ｘ＝０およびｙ＝０．４２で５００ｎｍの厚さが得られる。層３８２は活性領域の追加の部分を形成する。層３８４は、ｘ＝０およびｙ＝０．４２で２×１０16ｐから７×１０16ｐの線形ｐ−ドーピング勾配に基づく活性領域の部分を含む。層３８４は５００ｎｍの厚さが得られる。活性領域の上に形成される層３８６は、ｙ＝０．４２でｘ＝０．０５からｘ＝０．８、およびｐ−ドーピングの勾配が１．４×１０17ｐから３．４×１０18ｐに基づき、厚さ１００ｎｍである。
【００５４】
層３８８は、ｘ＝０．８およびｙ＝０．４２に基づき窓および導電層として形成することができる。層３８８もまた、３．４×１０18のｐ−型ドーピング、ｙ＝０．４２に基づいて形成することができる。形成された、得られる層（すなわち層３８８）は、厚さ約２０００ｎｍである。その後、層３９０がｘ＝０．８からｘ＝０．０５およびｙ＝０．４２の傾斜に基づいて形成される。層３９０は約１００ｎｍの厚さ、および３．４×１０18から１×１０18の傾斜のｐ−ドーピングを有する。最後に、図７中に層３９２および３９４で表されるキャップ層が形成される。層３９２はｘ＝０．０５、ｙ＝０．０４２、および１×１０18のｐ−ドーピングに基づく２０ｎｍの層を含む。層３９２の上に形成される層３９４は、約５０ｎｍの厚さを有し、ｘ＝０、ｙ＝０．４２および１．３×１０18のｐ−ドーピングに基づいて形成される。図７の勾配層３２６および３３０は、段差またはＭＢＥを用いて通常行われるデジタル合金によって隣接することができる。
【００５５】
本明細書に記載した実施形態および実施例は、それによって当業者が本発明を製造し使用することができるように、本発明とその実際の応用を最良に説明するために提示するものである。しかし、当業者であれば、前の説明および実施例が説明と例のためにのみ提示されたことを理解するであろう。本発明の他の変更および修正は当業者には明らかであろうし、その変更と修正を包含することは付随する請求項の意図するところである。提示した説明は本発明の範囲を網羅し、制限することを意図するものではない。上述の教示に基づき、多くの修正および変更が以下の請求項の精神と範囲から逸脱することなく可能である。本発明の使用には異なる特性を有する要素を含むことができることを意図している。本発明の範囲は本明細書に付随する請求項によって明確にされ、すべての点で等値のものを認識範囲とするものである。
【図面の簡単な説明】
【００５６】
【図１】従来技術のフォトダイオード製造技術を説明するために、従来技術のモノリシック集積受光素子の断面を示す図である。
【図２】本発明の好ましい実施形態によって半導体装置を製造する作業ステップを示すフロー図である。
【図３】本発明の好ましい実施形態による、フォトダイオード装置のためのエピタキシャル構造を示すブロック図である。
【図４】本発明の好ましい実施形態による、フォトダイオード装置のための別法のエピタキシャル構造を示すブロック図である。
【図５】本発明の好ましい実施形態による、高速フォトダイオードを形成するエピタキシャルプロセスを示す作業フロー図である。
【図６】本発明の好ましい実施形態による、高速フォトダイオードを形成するエピタキシャルプロセスを示す作業の継続フロー図である。
【図７】本発明の好ましい実施形態による、高速フォトダイオードを形成するエピタキシャルプロセスを示す構造図である。
【図１】
2004521489.tif 000003
【図２】
2004521489.tif 000004
【図３】
2004521489.tif 000005
【図４】
2004521489.tif 000006
【図５】
2004521489.tif 000007
【図６】
2004521489.tif 000008
【図７】
2004521489.tif 000009
【国際公開パンフレット】
2004521489.tif 000010
2004521489.tif 000011
2004521489.tif 000012
2004521489.tif 000013
2004521489.tif 000014
2004521489.tif 000015
2004521489.tif 000016
2004521489.tif 000017
2004521489.tif 000018
2004521489.tif 000019
2004521489.tif 000020
2004521489.tif 000021
2004521489.tif 000022
2004521489.tif 000023
2004521489.tif 000024
2004521489.tif 000025
2004521489.tif 000026
2004521489.tif 000027
2004521489.tif 000028
2004521489.tif 000029
2004521489.tif 000030
2004521489.tif 000031
2004521489.tif 000032
2004521489.tif 000033
2004521489.tif 000034
2004521489.tif 000035
2004521489.tif 000036
2004521489.tif 000037
2004521489.tif 000038
2004521489.tif 000039
2004521489.tif 000040
2004521489.tif 000041
2004521489.tif 000042
2004521489.tif 000043
2004521489.tif 000044
2004521489.tif 000045
2004521489.tif 000046
2004521489.tif 000047
【国際公開パンフレット（コレクトバージョン）】
2004521489.tif 000048
2004521489.tif 000049
【国際調査報告】
2004521489.tif 000050
2004521489.tif 000051
2004521489.tif 000052
2004521489.tif 000053
2004521489.tif 000054
2004521489.tif 000055