(57)【要約】開示される２次元超音波トランスデューサアレイスタックは、交互する音響的な吸収材料のプレート及びフレックス回路を有し、それらは共に接着結合される。プレートの厚さは、フレックス回路間のエレベーション寸法を画成し、２次元アレイのエレベーション方向のピッチに対応する。バッキングブロックは、バッキング材料のプレートに直接的に伝導性のトレースをフォットエッチングすることにより形成されてよく、当該バッキングブロックは、共に接着されバッキングブロックアセンブリを形成する。
2004514340.tif 000002
【特許請求の範囲】
【請求項１】
望ましくない超音波エネルギを発する底面を有する超音波トランスデューサ素子の２次元アレイと、
上記２次元アレイの底面に対向して取り付けられた、音響的なバッキング材料の離隔プレート及び伝導性のトレースの回路のセットを交互に結合してなる伝導性のバッキングブロックアセンブリとを含む、２次元超音波トランスデューサプローブ。
【請求項２】
上記伝導性のトレースの回路のセットは、伝導性のトレースを備えたプリント回路基板であり、上記離隔プレート及び上記プリント回路基板は、上記プレートの結合面と上記プリント回路基板との間に位置する接着剤により共に結合される、請求項１記載の２次元超音波トランスデューサプローブ。
【請求項３】
上記プリント回路基板は、フレックス回路を構成する、請求項２記載の２次元超音波トランスデューサプローブ。
【請求項４】
上記フレックス回路は、上記伝導性のバッキングブロックアセンブリの、上記２次元アレイに対向しない一端で上記プレートの端部を越えて延在する、請求項３記載の２次元超音波トランスデューサプローブ。
【請求項５】
上記伝導性のトレースの回路のセットは、共に接着結合される上記離隔プレート上に形成される、請求項１記載の２次元超音波トランスデューサプローブ。
【請求項６】
上記プレートは、上記伝導性のトレースへのアクセスを提供するよう異なる長さを有する、請求項５記載の２次元超音波トランスデューサプローブ。
【請求項７】
上記回路の伝導性のトレースは、上記２次元アレイに対向する上記伝導性のバッキングブロックアセンブリの表面で終端する、請求項１乃至６のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項８】
上記伝導性のトレースが終端する上記伝導性のバッキングブロックアセンブリの上記表面は伝導性のメッキを施され、上記伝導性のメッキは、上記伝導性のトレースに電気的に接続する、請求項７記載の２次元超音波トランスデューサプローブ。
【請求項９】
上記伝導性のメッキを施された表面は、上記トランスデューサアレイが切断されるときにアレイトランスデューサの素子の着座領域に対応する別々の領域に電気的に分割される、請求項８記載の２次元超音波トランスデューサプローブ。
【請求項１０】
上記伝導性のトレースは、上記伝導性のバッキングブロックの表面上の電極端子のグリッドアレイで終端し、そのグリッドアレイで上記アセンブリへの接続がなされる、請求項９記載の２次元超音波トランスデューサプローブ。
【請求項１１】
上記２次元アレイは、望ましくない超音波エネルギを発する底面を有する微細加工された超音波トランスデューサ素子の２次元アレイである、請求項１乃至６のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項１２】
上記微細加工された超音波トランスデューサ素子は、容量性の微細加工された超音波トランスデューサ素子を含む、請求項１１記載の２次元超音波トランスデューサプローブ。
【請求項１３】
上記微細加工された超音波トランスデューサ素子は、圧電性の微細加工された超音波トランスデューサ素子を含む、請求項１１記載の２次元超音波トランスデューサプローブ。
【請求項１４】
上記２次元アレイは、ｋ３１モードで動作する上面、底面及び電極のある横方向の表面を有する超音波トランスデューサ素子の２次元アレイである、請求項１乃至６のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項１５】
上記伝導性のトレースは、上記トランスデューサの上記電極のある横方向の表面に電気的に結合される、請求項１４記載の２次元超音波トランスデューサプローブ。
【請求項１６】
上記音響的なバッキング材料からなるプレートは、上記伝導性のトレースの回路間のエレベーション方向の所定間隔を確立するように選択された厚さを有する、請求項１乃至１５のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項１７】
上記音響的なバッキング材料のプレートは、音響的な吸収材料及び音響的な散乱体を含有する、請求項１乃至１６のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項１８】
上記接着剤は、エポキシ接着剤である、請求項１乃至１７のうちのいずれか記載の２次元超音波トランスデューサプローブ。
【請求項１９】
２次元超音波トランスデューサアレイのための伝導性バッキングブロックアセンブリであって、
音響的なバッキング材料のプレートと、
伝導性のトレースの回路とを含み、上記プレート及び伝導性のトレースの回路は、請求項１乃至１８のうちのいずれか記載の伝導性のバッキングブロックアセンブリと同様に配列される、伝導性バッキングブロックアセンブリ。
【発明の詳細な説明】
【０００１】
本発明は、超音波診断撮像システムのためのトランスデューサプローブに係り、より詳細には、２若しくはそれ以上の次元に延在する素子を有するプローブに関する。
【０００２】
超音波撮像に使用される音響素子アレイ内の素子は、素子の反対側の面に接続する電極により素子両端に電位を印加することによって励起する。印加される電位により、圧電素子が振動して超音波が発せられる。受信中、素子は、電気的信号に変換される音波により振動し、電気的信号は、素子を励起させるために使用された同一の電極により画像システムに送出される。圧電素子は２次元超音波撮像に使用されるようなトランスデューサアレイにおける単一の素子の列のひとつであり、電極を素子の反対側の面に接続させる選択肢は多数存在する。特に、アレイの裏側の望ましくない音響エネルギを減衰させる音響的なバッキングブロックから隔たって、アレイの側部からの接続をなすことは通常的である。
【０００３】
しかしながら、トランスデューサアレイが２次元アレイを構成するとき、アレイの側部から素子へのすべての接続をなすことは困難になる。これは、３若しくはそれ以上の列の素子のアレイの場合、１若しくはそれ以上の列が、アレイの内部に位置し、アクセスがアレイの外側の列により阻止されるからである。かかる場合、一般的には、トランスデューサスタックの音響的なバッキングを通した接続をなすことが必要となる。
【０００４】
２次元アレイへの接続をなす１つの先行技術のアプローチは、米国特許第４８２５１１５号に開示される。この特許では、フレキシブルプリント回路（フレックス回路）が、圧電素子プレートの裏側に取り付けられ、取付け位置からプレートに垂直に延在するよう上方に曲げられる。音響的なバッキングは、フレックス回路周辺に鋳造され、その組立体は裏返しされ、圧電プレートは個々の素子へとダイシングされる。米国特許第５７５７７２７号は、同様のアプローチを開示するが、フレックス回路を完全なアレイ領域に取り付けし、一体的なアセンブリにバッキングを鋳造し、バッキング及びフレックス回路の個々のサブアセンブリは、予備成形され、次いで共に組み立てられ、列並びのアセンブリが完成する。このアプローチは、一定の性能及び導線間隔を保証する為、列から列への厳密に調整された均一性を必要とする。更に、これら双方の技術は、導線をトランスデューサ素子への取付け位置で９０度曲げることを必要とし、これは、導線に応力を発生させ、インピーダンスの変動や接続の不具合を招いてしまう。
【０００５】
米国特許第６０４３５９０号及び第６０４４５３３号は、導線を曲げる必要を回避するアプローチを開示する。その代わりに、導線は、鉛直に素子の裏側に当接し曲げられない。更に、導線及びバッキング材料は、一体的なアセンブリとして予備成形され、圧電阻止材料への取り付け前に、必要な素子間のアラインメントのために検査できる。後者の場合、剥き出しの導線の窓部を備えた誘電体基板が積層され、導線間の空間は減衰材料で充填される。材料が硬化したとき、固定された積層は材料を通過する切断がなされて、切断面で終了する導線を備えたバッキングブロックが作製される。しかしながら、このプロセスは、剥き出しの導線のアラインメントを維持することや、空隙を残すことなくそれら周辺の空間を完全に充填することが困難となりがちである。それ故に、簡易で高精度且つ高い反復性の方法で上述のような伝導性のバッキングアセンブリを作製できることが望ましいだろう。
【０００６】
本発明の原理によれば、超音波トランスデューサプローブは、音響的な素子の２次元アレイを含み、この音響的な素子に、導線が伝導性のバッキングブロックアセンブリにより取り付けられる。アセンブリは、交互する複数のフレックス回路及びバッキング材料のプレートを含み、それらが接着結合されて一体のアセンブリを形成する。或いは、伝導性のトレースは、共に結合される各プレートに直接形成することもできる。アセンブリは、導線を曲げることがなく、従来的なトランスデューサ組立て処理を用いて、容易且つ高精度に製造可能である。
【０００７】
図１ａ−１ｃを参照するに、２次元（２Ｄ）超音波アレイトランスデューサスタックのための伝導性バッキングブロックをアセンブルするためのステップが斜視方向から示される。バッキングブロックアセンブリは、２つの主要な構成要素、即ちフレックス回路１２とバッキングブロックプレート１４とを有する。フレックス回路は、カプトン（Ｋａｐｔｏｎ）のシートのような分離された基板を含み、その上に、一般的にはフォットエッチングにより、複数の導電性のトレース（配線パターン）が形成される。典型的にはカプトンシートは、１−３ミルス（２５μｍ−７５μｍ）の厚さを有する。図１ａには、トレース１６はカプトン基板の上部で終了するよう示されているが、構成された実施例では、以下で議論するマイクロ写真に示すように、基板の上側のエッジをわずかに越えて延在するトレースを有することが望ましいことがある。トレースの延長部は、トレースとトランスデューサ素子の接点から基板をオフセットし、当該接合部でのカプトンの熱膨張による不具合を減らす。トランスデューサ素子の最も背後の音響インピーダンスが良好に制御され、カプトン粒子は、研削及びダイシングから低減若しくは完全に除去される。トレース１６の下側の終端は、通常的に伝導性の電極端子（図示せず）で終了し、トレースが他のプリント回路や構成要素に接続するようにする。
【０００８】
バッキングブロックプレート１４は、所定厚さを有するバッキング材料のシートから形成される。バッキングブロックは、通常的に、マイクロバルーン及び小さな粒子のような超音波吸収体及び散乱体が混合されたエポキシから鋳造される。これらの材料の混合物は、知られているように、バッキングブロックに所定の音響インピーダンス及び減衰を付与するように調整される。バッキングブロックプレート１４は、制御された研削処理により得られる所定厚さを有する。
【０００９】
本発明の原理によると、伝導性のバッキングブロックアセンブリは、図１ｂの分解図に示すように、フレックス回路１２ａ−１２ｃとバッキング材料のプレート１４ａ−１４ｄの交互の層から構成され、これらは、エポキシのような接着剤により共に積層される。プレート１４ａ−１４ｄは、好ましくは、すべてのプレートが同一の成分を有しそれ故に同一の音響特性を示すようにバッキング材料の同一シートから切断され、同一の調整された厚さまで研削される。構成された実施例では、アセンブリは熱プレスでの圧力下で硬化する。圧搾は、過剰なエポキシを搾り出して、交互のフレックス回路がエレベーション次元に均等に離間するようにし、また、層間から気泡を追い出すようにする。アセンブリが硬化したとき、トランスデューサ素子２０への接続がなされる上面は、滑らかな仕上げに研削され、好ましくはトランスデューサ素子の下側への取り付けのために金メッキされ、トランスデューサ素子も好ましくは金メッキされる。伝導性のバッキングブロックアセンブリのトランスデューサ素子への接続のための好ましい方法は、エポキシのような低粘度の接着剤を用いた接着取り付けによる。低粘度は、伝導性のバッキングブロックアセンブリの金メッキとトランスデューサ素子との間の直接的オーム接触を生むと同時に、２つの表面間の確実な接着結合を形成する。アセンブルされたトランスデューサスタック１０は、図１ｃに示され、図中右の矢印は、アジマス（Ａｚ）及びエレベーション（Ｅｌ）次元を示す。各フレックス回路１２のトレースの列は、一般的には、アレイのアジマス次元を構成し、フレックス回路間の間隔は、エレベーション次元を構成するが、その逆でもよい。通例的な使用は、一般的には、単一のアジマス面で配向及び合焦されるがエレベーション面では合焦のみされる１．５Ｄアレイに対するケースである。配向及び合焦はアレイの前部の容積で実現される、３次元撮像のための２Ｄアレイは、定義可能なアジマス及びエレベーション次元を有していないことから、一般的には、極座標で表わされる。しかしながら、この用語は、本出願においては明瞭性のために使用され、図面に対する参照の整合性を維持するために使用される。
【００１０】
本発明のアセンブリが、代替的にフレキシブルプリント回路の代わってリジット（例えば、ＦＲ４）プリント回路を使用して構成されうることは認識されるだろう。フレックス回路は、その薄い形状及び基板を越えて延在するトレースを形成する製造の容易性から好ましい。
【００１１】
図２ａ−２ｃは、本発明の第２実施例を示す。本実施例では、フレックス回路が存在しない。代わりに、伝導性のトレース１６は、バッキングブロックプレート１４に直接に形成されており、これは、フォットエッチング処理によりなされてよい。従って、トランスデューサ素子のエレベーション方向の間隔（ピッチ）は、本実施例のフレックス回路基板の厚さを含まないだろう。上述の如く、トレース１６は、底部にて相互接続する電極端子で終了してよいが、プレート４の上部エッジを越えて延在する必要はないだろう。伝導性のバッキングブロックアセンブリは、図２ｂの分解図に示されるように形成される。この特定の実施例では、バッキングブロックプレート１４ａ−１４ｈは、積極的に異なる長さを有して、トレース（本実施例では、プレートの底部を越えて延在しない）のすべての終端が接続されやすくしてよい。或いは、バッキングブロックプレートは、同一の長さを有して、トレースがバッキングブロックアセンブリの下面で、上面で終了するのと同様に終了するようにする。かかる場合、トレースは、コネクタによる接続のために下面上の電極端子グリッドアレイで終了してよく、コネクタは、アセンブリの下面及びそのトレースと接続する。図示した例の２つの中央のプレート１４ａ，１４ｂは、それらを囲むプレートに比して半分の厚さとし、これらプレート上の対向する側と逆側にあるトレースが、同一の数の列のトランスデューサ素子の２つの中央の列を基準に中心化されるようにする。エンドキャッププレート１４ｇ，１４ｈには、素子が形成されておらず、それらは、最も外側の素子の列を支持しつつ、アセンブリの残り部分を取り囲むためにだけ用いられる。伝導性のバッキングアセンブリの最終処理及びトランスデューサの取付は、上述の如く実行される。完成したトランスデューサスタック３０は、図２ｃにおいて、伝導性のバッキングアセンブリの上面内を横断するトレースアラインメントを明らかにするために部分的に分離した視点で部分的なアセンブリとして示される。
【００１２】
図３ａ−３ｃは、伝導性のバッキングブロックアセンブリを備えた本発明のトランスデューサスタックの構成を詳細に示す。これらの図面では、伝導性のバッキングブロックアセンブリ５０は、交互にあるフレックス回路１２及びバッキングプレート１４の層を含むが、当該アセンブリは、上述の如く、伝導性のトレースを備えたバッキングプレートから形成されうる。図３ａにおいて、伝導性のバッキングブロックアセンブリは、上部に金メッキされ、上部及び底部に金メッキされた圧電素子プレート２２に接着により取り付けられている。圧電素子プレート下方のこのアセンブリ５０には、例えばアジマス次元に延在する、３つのフレックス回路１２ａ，１２ｂ，１２ｃが存在する。図３ｂにおいて、圧電素子プレート２２は、２つの切断部２４ａ，２４ｂによりアジマス次元でダイシングされ、これにより、各々のフレックス回路１２ａ，１２ｂ，１２ｃの上部にそれぞれ位置する、３つの列の圧電素子２２ａ，２２ｂ，２２ｃが形成される。切断部は、アセンブリ５０と圧電素子２２との間の金メッキの接続部を貫通して延在し、これにより、圧電素子の各列の下側のフレックス回路の電気的接続を電気的に分離する。
【００１３】
２つのマッチング層２６ａ，２６ｂは、図３ｃに示すように、圧電素子の上に位置する。マッチング層は、トランスデューサの音響インピーダンスを、音響信号を送受する身体に適合させる。マッチング層を積層する前に、伝導性のシート（図示せず）が、上述の如く金メッキされている圧電素子の上面に配設されてよい。好ましくは、圧電素子に接続するマッチング層２６ａの表面は、トランスデューサ素子の上面への接続のために金属被覆される。図３ｄでは、圧電素子列は、符合３０で示すように、アセンブリ５０と圧電素子２２との間の金メッキの接続部を完全に通過してエレベーション次元でダイシングされて、個々のトランスデューサ素子を形成するとともに、各トランスデューサ素子の下側の金メッキされたコンタクト部を電気的に分離する。符合２８で示すように、これらの切断部は、下側のマッチング層２６ａを完全に貫通することなく延在し、これにより、エレベーション次元で素子の各ラインを横切る伝導性のシートの連続的なストリップが残される。従って、アレイの内部の素子を含むすべての素子の上側の電極への電気的接続は、アレイのエレベーション側から実行できる。
【００１４】
この特定の例では、サブダイシングされた素子が形成されており、これによりサブダイシングされた素子のアジマス方向で隣接する各対は、より良好な高周波数性能のために一体的な素子として動作する。一のかかる対は、サブ素子２０ａ，２０ｂからなり、アセンブリ５０の側面のフレックス回路１２ａのＹ字型の導線３６の投影図により指示されるように、下方にあるフレックス回路１２ａの単一のトレースに接続する。各サブ素子に導線を分配する導線の上部でのＹ字型により、フレックス回路の導線のビットによるダイシング鋸の巻き込みが生ずることなく、切断部３０をアセンブリ５０内に作成することができる。アジマス方向にサブダイシングされることに加えて、サブダイシングは、音響性能を改善するために素子のエレベーション方向で実行されてもよい。
【００１５】
図４ａ−４ｅは、例えば米国特許［１９９９年１１月３日に出願された出願シリアル番号０９／４５７，１９６］に開示されるようなｋ３１モードで動作することになる本発明のトランスデューサスタックの構成を示す。素子の上部（患者に対向する側）と底部との間の縦方向の従来的な励振ではなく、ｋ３１モードでは、トランスデューサ素子は、横方向に偏極及び励振される。これにより、素子の電極が上部及び底部ではなく素子の側部に位置することが可能となる。図４ａの例では、圧電素子プレート２２は、埋設されたフレックス回路１２ａ，１２ｂ，１２ｃを含む伝導性のバッキングブロックアセンブリ５０に接着結合されるが、上述の如くエッチングされた導線を備えたバッキングプレートを含みうる。図３の例とは異なり、本実施例では、圧電素子プレートとアセンブリ５０との間に金メッキされた電極が存在せず、圧電素子は、単にアセンブリ５０の仕上げ面に取り付けられる。図４ｂでは、圧電素子プレート２２は、エレベーション次元でダイシングされて、バッキングブロック及びフレックス回路１２ａ，１２ｂ，１２ｃの列を横断する圧電素子材料の行を形成する。これらのダイシング切断部３０は、下方にあるフレックス回路上の伝導性のトレースに合わせて作製されて、トレースの端部が切断部３０の底部に位置するようにする。図４ｃでは、切断部３０内の横方向の対向する壁体３２には、電極材料がメッキされ、これは、ウエットメッキ、蒸着やスパッタリング処理により被覆されてよい。この電極は、ダイシング切断部３０の横方向の圧電素子の壁体３２の双方にだけでなく、伝導性のトレースが終了する切断部の底部にも付着される。従って、この電極は、各切断部の両側で、切断部の底部の伝導性のトレースを圧電素子の横方向の側部に電気的に接続する。
【００１６】
図４ｄでは、マッチング層２６ａ，２６ｂが被覆されている。本実施例では、すべての接続はフレックス回路の導線を介して底部からなされるので、圧電素子の上部に、メッキされた電極若しくはシートを必要としない。２Ｄアレイは、図４ｅに示すように、先の切断部３０に合わせてエレベーション次元でマッチング層をダイシングすると共に、アジマス次元に延在する個々のトランスデューサ素子の異なる列を形成するために４２ａ，４２ｂに示すようにアジマス次元で圧電素子の行をダイシングすることにより完成される。ダイシング切断部４２ａ，４２ｂは、伝導性のバッキングブロック５０の上面内部まで作製され、切断部３０の交差する底部の伝導性の材料を貫通して、素子の各々の列を電気的に分離するようにする。サブ素子のサブダイシングされた対は、フレックス回路からの接続によりｋ３１モードで作動され、列で連続する切断部の導線が、下方にあるフレックス回路のトレースを介して信号（ホット）及びリターン（グランド）経路を交互に提供する。例えば、サブ素子２０ａ，２０ｂにより形成されるトランスデューサ素子は、図４ｅ中の投影図で示すような、当該素子の列の下方にあるフレックス回路１２ａ上の導線３８に、接続する横方向の対向する電極表面を有する。サブ素子の反対側の側面は、フレックス回路１２ａ上の導線３４に接続し、また、サブ素子の他の電極側面にて共通の電位若しくはグランド電位を供給する、ダイシング切断部３０’（図示せず）の底部で終了する導線に接続する。従って、トランスデューサ素子へのすべての電気的接続は、伝導性のバッキングブロック５０の伝導性のトレースを介して実現できる。
【００１７】
トランスデューサ素子が底部で伝導性のバッキングブロックのメッキ面と接続する場合には、完全な導線のアラインメントが必要とされないで、伝導性のトレース及び表面上のメッキの組み合わせにより、製造プロセスからのトランスデューサスタックの高い生産性が可能となる。例えば、図５ａは、伝導性のバッキングブロックを貫通する伝導性のトレース１６ａ，１６ｂ，１６ｃの端部により交差される、バッキングブロックの金メッキ表面６０の平面図である。４つの水平に配列されたフレックス回路若しくはバッキングプレート表面から延在する、伝導性のトレースの４つの水平方向の列が示されている。これから、上部、第２及び底部の列が本例では鉛直なアラインメントにあるが、伝導性のトレース１６ｂを含む第３の列は、その他の列と鉛直なアラインメントにないことがわかる。圧電素子プレートがメッキ表面６０に取り付けられ、整列された伝導性のトレースを基準に中心合わせされて別個のトランスデューサ素子にダイシングされるとき、メッキ面は、図５ｂに示すように、素子の底部の着座領域（フットプリント）に適合するメッキ領域に分割される。メッキ領域は、ダイシング切断部３０，４０により分割される。列１２ａ，１２ｃの伝導性のトレースは、意図したとおり、各々の素子の着座領域のメッキ領域の中心に良好にアラインされていることがわかる。不整列の伝導性のトレースの列１６ｂは、メッキ領域の中心でアラインされていないが、それぞれは意図したメッキ領域に依然として交差しているので、依然として所望の機能を実現するだろう。劇的に中心ずれする１６ｄのようなトレースでさえ、メッキ領域との満足できる電気的接続を依然として供給するだろう。特定の実施例では、メッキ領域は、約０．５μｍの厚さを有してよく、外形寸法は、２００μｍ×２００μｍのオーダであり、伝導性のトレース１６の幅は、５０μｍのオーダであってよく、各直交方向で４：１の配置許容公差をトレースに付与する。エレベーション方向の精度は、バッキングブロックプレートの厚さを、所望厚さまで研削される際に調整することにより維持される。サブダイシングされた素子は、１２５μｍ×２５０μｍの寸法の２つのサブ素子を有してよく、比較的広い許容誤差を依然として可能とする。トランスデューサ素子及びメッキ領域の着座領域が小さくなり、５０μｍ×５０μｍに近づくにつれて、伝導性のトレースは、対応してより小さくなることが予測される。
【００１８】
図６は、本発明の伝導性のバッキングブロックの上面のメッキされる前のマイクロ写真である。このマイクロ写真は、フレックス回路１２及びバッキングブロックプレート１４の交互に水平の列を明瞭に示している。フレックス回路から延在する伝導性のトレース１６の端部が明らかにマイクロ写真で確認される。各列におけるこれらの伝導性のトレース１６の間の黒の領域は、アセンブリを共に結合するエポキシ接着剤が充填されていた空孔である。この図では、伝導性のトレースの端部は、伝導性のバッキンブアセンブリの表面でのその終端部までカプトン基板の上で延在する。
【００１９】
また、このマイクロ写真は、フレックス回路の列が、列から列へと千鳥配列で交互に整列されていることを示す。これは、この特定の伝導性のバッキングアセンブリが、トランスデューサ素子が六角形の集合を形成するような相互に三角形関係を繰り返す、六角形の２Ｄアレイトランスデューサのために設計されているからである。かかる２Ｄ六角形アレイは、例えば米国特許［２０００年１月２１日に出願された出願シリアル番号０９／４８８，５８３］に開示される。従って、本発明は、かかる六角形アレイのような構成及び他の形状と共に直線２Ｄアレイに適用可能である。
【００２０】
例示された実施例は、圧電素子トランスデューサを使用して示されているが、本発明は、伝導性のバッキングブロックアセンブリを介して電気的に接続されてよい、容量性及び圧電性の微細加工された変換器（ｍｉｃｒｏｍａｃｈｉｎｅｄ ｔｒａｎｓｄｕｃｅｒ）（Ｃｍｕｔｓ及びＰｍｕｔｓ）のような他のトランスデューサ技術にも同等に適用可能である。Ｃｍｕｔ型トランスデューサは、例えば米国特許第５６１９４７６号に開示されている。
【図面の簡単な説明】
【図１】
図１ａ−１ｃは、本発明の原理により構成された伝導性のバッキングブロックを備えた超音波トランスデューサスタックの第１実施例を示す。
【図２】
図２ａ−２ｃは、本発明の原理により構成された伝導性のバッキングブロックを備えた超音波トランスデューサスタックの第２実施例を示す。
【図３】
図３ａ−３ｄは、本発明の原理により構成された細切断されたトランスデューサ素子を備えた超音波トランスデューサスタックを示す。
【図４】
図４ａ−４ｅは、本発明の原理により構成されｋ３１モードで動作するトランスデューサ素子を備えた超音波トランスデューサスタックを示す。
【図５】
図５ａ及び５ｂは、トランスデューサ素子の着座領域を基準とした本発明のバッキングブロック内の導線のアラインメントを示す。
【図６】
２次元六角形アレイに対する本発明の伝導性のバッキングブロックのマイクロ写真である。
【国際公開パンフレット】
2004514340.tif 000003
2004514340.tif 000004
2004514340.tif 000005
2004514340.tif 000006
2004514340.tif 000007
2004514340.tif 000008
2004514340.tif 000009
2004514340.tif 000010
2004514340.tif 000011
2004514340.tif 000012
2004514340.tif 000013
2004514340.tif 000014
2004514340.tif 000015
2004514340.tif 000016
2004514340.tif 000017
2004514340.tif 000018
2004514340.tif 000019
2004514340.tif 000020
【国際公開パンフレット（コレクトバージョン）】
2004514340.tif 000021
2004514340.tif 000022
【国際公開パンフレット（コレクトバージョン）】
2004514340.tif 000023
2004514340.tif 000024
【国際調査報告】
2004514340.tif 000025
2004514340.tif 000026
2004514340.tif 000027
2004514340.tif 000028
2004514340.tif 000029
2004514340.tif 000030