(57)【要約】【課題】センスアンプコンパレータの性能に影響を与えることなく、メモリそのもののなかでアクティブセンスアンプコンパレータの特性を決定できる方法を提供すること。【解決手段】アレイ中の各コンパレータに対する正相および逆相の入力（ｉｎ＋ ＆ ｉｎ−）のそれぞれに対する非侵入型分離テスト方法が供給される。分離は、コンパレータの読み出し能力に影響を与えず、したがって、コンパレータの特性決定が、１回プログラム可能な（ＯＴＰ）アレイの通常の読み出し回路を用いて成就される。その分離法は、テスト信号を用いて制御信号をゲーティングすることに依拠している。その結果、コンパレータへの入力は、電気的に影響を受けることがない。各入力信号は、４つの可能な制御信号を持っており、したがって、４つのゲート用テスト信号ドライバを必要とし、それゆえ、合計１６個の入力組み合わせが、各コンパレータに利用可能である。【選択図】図２
2004521440.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
比較回路と、第１の入力ポートと、第２の入力ポートと、出力ポートと、を含有するコンパレータと、
前記集積回路に統合されて、複数の入力信号のいずれかをスイッチで切り替え可能に選択するために前記第１の入力ポートに電気的に連絡しているスイッチであって、１つの入力信号が前記回路の動作条件通りのものであり、他の１つの入力信号が前記コンパレータのテストに用いるためだけのものであるスイッチと、を有する集積回路。
【請求項２】
前記集積回路に統合されて、複数の入力信号のいずれかをスイッチで切り替え可能に選択するために前記第２の入力ポートに電気的に連絡しているスイッチであって、１つの入力信号が前記回路の動作条件通りのものであり、他の１つの入力信号が前記コンパレータのテストに用いるためだけのものであるスイッチと、をさらに有することを特徴とする請求項１に記載の集積回路。
【請求項３】
前記コンパレータの各入力ポートに電気的に連絡している複数のスイッチを有することを特徴とする請求項２に記載の集積回路。
【請求項４】
前記コンパレータの入力ポートに電気的に連絡し、かつ、前記入力ポートに連絡している前記複数のスイッチに電気的に連絡しているポリヒューズ素子を有することを特徴とする請求項３に記載の集積回路。
【請求項５】
前記複数のスイッチからの各スイッチが、前記スイッチが連結している入力ポートに、少なくとも、接地、電流源、エクスターナルピンのいずれか１つをスイッチで切り替え可能に連結するためのものであることを特徴とする請求項４に記載の集積回路。
【請求項６】
サリサイド構造のポリヒューズＲＯＭを有することを特徴とする請求項５に記載の集積回路。
【請求項７】
前記コンパレータが、前記ポリヒューズＲＯＭからの値を読み出すためのものであり、
前記１つの入力信号が、少なくとも１つの単一のＲＯＭポリヒューズ素子に電気的に連結可能であることを特徴とする請求項６に記載の集積回路。
【請求項８】
制御ブロックを有し、特性を決定されたデータが前記制御ブロックをプログラムするために用いられることを特徴とする請求項７に記載の集積回路。
【請求項９】
前記回路への入力パスをスイッチで切り替え可能に制御するためのゲーティング回路を有することを特徴とする請求項８に記載の集積回路。
【請求項１０】
前記スイッチが、前記コンパレータの前記入力ポートに、エクスターナルピン、既知の値の電圧、前記集積回路デバイスの通常動作のための導線のいずれか１つをスイッチで切り替え可能につなぐための複数のスイッチを有し、前記デバイスが、２つの動作モード、即ち、前記スイッチがスイッチで切り替え可能に動作できる第１のモードと、前記スイッチが前記集積回路デバイスの通常動作のための前記導線に連結するように固定される第２の他のモードとを保持することことを特徴とする請求項１に記載の集積回路。
【請求項１１】
集積回路内のコンパレータの非侵入型特性決定方法であって、
前記コンパレータに電力を供給する過程と、
前記コンパレータへの複数のテスト入力信号のいずれかをスイッチで切り替え可能に選択するために、前記集積回路内にスイッチを設ける過程と、
前記コンパレータの第１の入力ポートに第１の制御信号をスイッチして、出力ポートに生じる出力信号をモニタする過程と、
前記コンパレータの第２の入力に第２の制御信号をスイッチして、前記出力ポートに生じる出力信号をモニタする過程と、を有する集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１２】
前記第１の制御信号が、外部から前記集積回路に供給されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１３】
前記入力信号の供給が、他の可能な入力信号と分離して実行されることを特徴とする請求項１２に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１４】
前記集積回路が、ＲＯＭであり、前記集積回路内のセルから引き出された信号が、前記制御信号から分離されていることを特徴とする請求項１３に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１５】
各コンパレータの正相入力および逆相入力のそれぞれをテストするために、非侵入型方法が利用されることを特徴とする請求項１４に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１６】
前記分離テスト法が、実質的に、前記コンパレータへの入力電圧レベルに影響を与えないことを特徴とする請求項１５に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１７】
前記分離法が、テスト信号による前記制御信号のゲーティングに依拠し、
前記コンパレータへの入力電圧が、実質的に、電気的に影響を受けないことを特徴とする請求項１６に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１８】
前記第１の入力ポートおよび前記第２の入力ポートへの前記入力電圧の検証が、前記第１の入力ポートおよび前記第２の入力ポートへの入力信号源を制御可能にスイッチングし、そして、
前記第１の入力ポートおよび前記第２の入力ポートにおける電圧を測定することによって、実行されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項１９】
前記読み出し電流の検証が、前記第１の入力ポートおよび前記第２の入力ポートへのエクスターナルピンを制御可能にスイッチングし、そして、それらのピンに流れ込む電流を測定することによって、実行されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項２０】
前記リファレンスヒューズ選択の検証が、前記第２の入力ポートへのエクスターナルピンを制御可能にスイッチングし、そして、そのピンの電圧を測定することによって、実行されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項２１】
前記コンパレータ出力の評価が、前記第２の入力ポートへのエクスターナルピンを制御可能にスイッチングし、そして、前記コンパレータの出力の測定中に前記ピンにリファレンス電圧を印加することによって実行されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【請求項２２】
前記コンパレータの入力コモンモードレンジにおける検証が、前記コンパレータの前記第１の入力ポートおよび前記第２の入力ポートへのエクスターナルピンを制御可能にスイッチングし、そして、前記コンパレータ出力の電圧測定中に前記エクスターナルピンのそれぞれに特定の電圧を印加することによって実行されることを特徴とする請求項１１に記載の集積回路内のコンパレータの非侵入型特性決定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の技術分野は、コンパレータの特性を決定する方法および装置に関し、より正確に言えば、１回プログラム可能な（ＯＴＰ）サリサイド構造ポリヒューズアレイ中のアクティブトラック＆ラッチセンスアンプ（コンパレータ）の特性を決定する方法および装置に関するものである。
【０００２】
【従来の技術】
ＯＴＰ（１回プログラム可能な）ＲＯＭは、書き込み電流を印加することによってフューズをとばしてヒューズリンクを開放するヒューズあるいはアンチヒュ−ズの可溶性リンクを持つメモリセルアレイである。一旦ヒューズリンクがとばされると、そのリンクのインピーダンスは、ヒューズがとばされていないリンクのインピーダンスよりもずっと高くなる。トラック＆ラッチセンスアンプ（コンパレータ）が、ＯＴＰヒューズの出力に連結されている。それらのコンパレータは、ポリヒューズアレイ内の２つの電圧を比較するために用いられる。それらのコンパレータをテストすることは、コンパレータの特性のその決定において重要なことであり、センスアンプの特性を決定する従来の方法は、そのセンスアンプをテストする目的のためにもっぱらに、あるいは、部分的に設計された専用のテストチップを必要とし、それは、回路に複雑さを加えるという不利益を伴う。
【０００３】
それらのコンパレータは、２つの電圧を比較するように設計されている。それらの電圧は、接地レベルより数ミリボルト高い程度であり、その結果、読み出し行為の間のノイズによって影響されることがある。したがって、センスアンプをテストするために用いられるテストチップは、しばしば、ノイズに起因するエラーのために不適切な結果を生み出す。
【０００４】
回路内でトラック＆ラッチコンパレータをテストする１つの方法は、その性能を決定するためのテスト回路を備えたスタンドアローンのコンパレータを作ることであるが、このことは、そのコンパレータの利用環境を破棄するという不利益を伴い、不適切に特性を決定されたデバイス、および、誤っているかもしれない結果に終わる。
【０００５】
コンパレータは、誤りなく動作するために、ステートマシンによって生成された一連のパルスを必要とする。コンパレータへの全てのリファレンス入力（ｉｎ−）は、単一のノードにつながれ、一方、全ての正相入力（ｉｎ＋）は、互いに独立である。このことは、トラック＆ラッチコンパレータへの入力のそれぞれが電気的にアンバランスである場合、トラック＆ラッチコンパレータの特性を決定することを困難にする。その結果、デバイスを適切に理解するために、回路内でコンパレータをアンバランスにテストすることが必要になる。
【０００６】
したがって、センスアンプコンパレータの性能に影響を与えることなく、メモリそのもののなかでアクティブセンスアンプコンパレータの特性を決定できることは、利点である。
【０００７】
【課題を解決するための手段】
本発明によれば、集積回路であって、
比較回路と、第１の入力ポートと、第２の入力ポートと、出力ポートと、を含有するコンパレータと、
前記集積回路に統合されて、複数の入力信号のいずれかをスイッチで切り替え可能に選択するために前記第１の入力ポートに電気的に連絡しているスイッチであって、１つの入力信号が前記回路の動作条件通りのものであり、他の１つの入力信号が前記コンパレータのテストに用いるためだけのものであるスイッチと、を有する集積回路、が提供される。
【０００８】
本発明の他の１つの観点によれば、集積回路内のコンパレータの非侵入型特性決定方法であって、
前記コンパレータに電力を供給する過程と、
前記コンパレータへの種々のテスト入力信号を制御するために、前記集積回路内にスイッチを設ける過程と、
前記コンパレータの第１の入力ポートに第１の制御信号をスイッチして、出力ポートに生じる出力信号をモニタする過程と、
前記コンパレータの第２の入力に第２の制御信号をスイッチして、前記出力ポートに生じる出力信号をモニタする過程と、を有する集積回路内のコンパレータの非侵入型特性決定方法、が提供される。
【０００９】
【発明の実施の形態】
以下に、本発明について添付の図面を参照して説明する。
【００１０】
図１は、アレイ配置された複数のＮ−ＭＯＳトランジスタをつけたヒューズ素子１６を持つ１回プログラム可能な（ＯＴＰ）サリサイド構造ポリヒューズＲＯＭ １５を説明している。トラック＆ラッチコンパレータ１０が、行出力ポートに設けられており、各トラック＆ラッチコンパレータ１０は、１つの逆相入力ポート１１と１つの正相入力ポート１２とを持っている。各コンパレータ１０からの逆相入力ポート１１ （ｉｎ−）が、同一のリファレンスノード１１に接続され、一方、正相入力ポート１２ （ｉｎ＋）は、互いに異なるノード、即ち、行１２に接続されている。
【００１１】
コンパレータ１０への入力信号源は、３つの異なる信号によって制御され、読み出し行為中に、行放電信号１３は、行が使われていないときにその行を放電させ、列ドライバ１４は、列アドレスを選択して、その列内の全てのセルを選択し、読み出し信号１７は、ヒューズ素子１６およびリファレンスヒューズ１８に小電流（１００μＡ）を流す。
【００１２】
この実装では、回路内で、どのアクティブコンパレータをも観測ないし制御することはできないという不利益を伴う。
【００１３】
図２は、コンパレータ２０を制御・観測する、単一のコンパレータ２０の非侵入的な方法の説明図を示している。コンパレータは、１つの逆相入力ポート２４と１つの正相入力ポート２３とを持っている。選択されているコンパレータ２０は、行［Ｏ］コンパレータであり、コンパレータ２０に供給される入力信号は、正相入力ポート２３への正相入力（ｉｎ＋）としてはテスト列の行［Ｏ］ ２１に、コンパレータ２０の逆相入力ポート２４への逆相入力（ｉｎ−）としてはダミー行２２のリファレンスヒューズに対応している。ヒューズ素子３３が、コンパレータの正相入力ポートに連結され、リファレンスヒューズ素子３４が、コンパレータの逆相入力ポートに連結されている。図２に示す回路は、２つの動作モード；テストモードである第１の動作モードおよび通常モードである第２の動作モード、を持つ。
【００１４】
コンパレータの入力ノードへの外部アクセスが、２つの小さなＮ−ＭＯＳスイッチ３９， ４０を介して供給される。それらのＮ−ＭＯＳスイッチの第１のもの４０は、第１のエクスターナル（外部接続用）アナログピン３６とコンパレータ２０の正相入力ポートとを、制御可能につなぐ。それらのＮ−ＭＯＳスイッチの第２のもの３９は、第２のエクスターナルアナログピン３８とコンパレータ２０の逆相入力ポートとを、制御可能に結ぶ。それらのＮ−ＭＯＳスイッチは、小さなデバイスであり、コンパレータの入力ポートに負荷をかけたり、影響を与えることはない。
【００１５】
ヒューズ電流スイッチ（ＦＣＳ） ２５ 信号、ヒューズプルダウン（ＦＰＤ） ２６ 信号、ヒューズセル読み出し（ＦＣＲ） ２７ 信号、ヒューズ外部制御（ＦＥＣ） ２８ 信号、リファレンス電流スイッチ（ＲＣＳ） ２９ 信号、リファレンスプルダウン（ＲＰＤ） ３０ 信号、リファレンスセル読み出し（ＲＣＲ） ３１ 信号、リファレンス外部制御（ＲＥＣ） ３２ 信号、を有する８つの入力信号が、付加的な回路を通して、コンパレータ２０に供給される。信号２５ ？ ３２は、２値信号であり、“１”は、その信号が“ＯＮ”状態すなわちイネーブル状態であることを指示し、“０”は、その信号が“ＯＦＦ”状態すなわちディスエーブル状態であることを指示する。
【００１６】
ヒューズ電流スイッチ（ＦＣＳ） ２５ 信号は、ヒューズ３３に対する読み出し信号を制御するために用いられる。ＦＣＳ ２５をイネーブルにすると、１００ μＡの電流が、電流源３５からヒューズ３３に流れる。ＦＣＳ ２５がディスエーブルになるテストモードの動作では、電流源３５からの１００ μＡが、ヒューズ３３に流れることができない。通常モードでは、ＦＣＳ ２５は、イネーブル状態、即ち、ＦＣＳ ＝ １に設定される。
【００１７】
ヒューズプルダウン（ＦＰＤ） ２６ 信号は、行放電を制御するために用いられる。ＦＰＤ ２６ 信号がディスエーブルであると、ヒューズノードは、帯電されている。通常モードの動作では、ＦＣＳ ２５ 信号は、イネーブル、即ち、ＦＣＳ ＝ １に設定される。
【００１８】
ヒューズセル読み出し（ＦＣＲ） ２７ 信号は、ヒューズ３３に対して列アドレス信号をゲート制御する。ＦＣＲがディスエーブルであると、読み出し電流（１００ μＡ）が、電流源３５からヒューズ３３に全く流れない。通常モードの動作では、ＦＣＲ信号は、イネーブル、即ち、ＦＣＲ ＝ １である。
【００１９】
ヒューズ外部制御（ＦＥＣ） ２８ 信号は、コンパレータ２０の正相入力ポート２３，（ｉｎ＋）と、エクスターナルノードｆｕｓｅ＿ｅｘｔ ３６とを接続するスイッチを制御する。通常モードの動作では、ＦＥＣ ２８ 信号は、ディスエーブル、即ち、ＦＥＣ ＝ ０である。
【００２０】
リファレンス電流スイッチ（ＲＣＳ） ２９ 信号は、読み出し信号をゲート制御し、それによって、電流源３７からリファレンスヒューズ３４に１００ μＡの電流を流す。テストモードの動作では、ＲＣＳ ２９ 信号は、ディスエーブルであり、したがって、１００ μＡの読み出し電流は、リファレンスヒューズ３４に流れることができない。通常モードの動作では、ＲＣＳ ２９ 信号は、イネーブル、即ち、ＲＣＳ ＝ １である。
【００２１】
リファレンスプルダウン（ＲＰＤ） ３０ 信号は、リファレンスヒューズ３４に対して行放電をゲート制御する。ＲＰＤ ３０がディスエーブルであると、ダミー行２２のリファレンスヒューズノードは、充電している。通常モードの動作では、ＲＰＤ ３０は、イネーブル、即ち、ＲＰＤ ＝ １である。
【００２２】
リファレンスセル読み出し（ＲＣＲ） ３１ 信号は、リファレンスヒューズ３４に対して読み出し信号をゲート制御する。ＲＣＲ ３１がディスエーブルであると、１００ μＡの読み出し電流は、リファレンスヒューズ３４に全く流れることができない。通常モードの動作では、ＲＣＲ ３１ 信号は、イネーブル、即ち、ＲＣＲ ＝ １である。
【００２３】
リファレンス外部制御（ＲＥＣ） ３２ 信号は、コンパレータ２０の逆相入力ポート２４，（ｉｎ−）と、エクスターナルノードｒｅｆ＿ｅｘｔ ３８とを接続するスイッチを制御する。通常モードの動作では、ＲＥＣの設定は、ディスエーブル、即ち、ＲＥＣ ＝ ０である。
【００２４】
通常モードの動作では、コンパレータの正相入力ポートへの次の入力ＦＣＳ， ＦＰＤ， ＦＣＲがイネーブルであり、ＦＥＣがディスエーブルである。コンパレータの逆相入力ポートへの次の入力ＲＣＳ， ＲＰＤ， ＲＣＲがイネーブルであり、ＲＥＣがディスエーブルである。
【００２５】
各コンパレータ２０は、２つの入力ポート２３， ２４を持っている。入力ポート当り、利用可能な４つの２値制御信号が存在する。４つの２値制御入力信号の２セットを持つことで、コンパレータを制御する２５６の相異なる態様が可能になる。以下の例は、本発明に関連する制御例を概説している。回路設計の当業者にとっては、この回路をテストする多くの異なる可能性が確実であるということは明白であり、したがって、本例の範囲に限定されるべきではない。
【００２６】
図３は、ヒューズ３３とリファレンスヒューズ３４との状態、および、コンパレータ２０の感度の検証を実行し、読み出し電流値を検証し、そして、リファレンスヒューズ３４の選出を検証するための方法を説明しており、以下の例を理解する助けとなるであろう。
【００２７】
例１
第１の例では、コンパレータ２０の正相入力ポート２３および逆相入力ポート２４における入力電圧が、検証される。この検証は、ヒューズ３３とリファレンスヒューズ３４との状態、および、コンパレータ２０の感度に関する情報を与える。コンパレータ入力信号を検証する方法を始めるに先立って、以下の制御入力信号が、回路に供給される。
2004521440.tif 000003
【００２８】
次に、通常の読み出し行為が、テスタによって回路上に始められ、読み出し行為の第１サイクルの後で停止される。精密測定ユニット（ＰＭＵ）を用いて、コンパレータ２０への両入力信号２３， ２４が、ｆｕｓｅ＿ｅｘｔピン３６およびｒｅｆ＿ｅｘｔピン３８を用いて測定される。
【００２９】
例２
第２の例では、読み出し電流値が、検証される。ヒューズあるいはリファレンスヒューズ内を流れる読み出し電流が、ｆｕｓｅ＿ｅｘｔピン３６およびｒｅｆ＿ｅｘｔピン３８を用いて外部から観測できる。この動作のために、ヒューズおよび／またはリファレンスヒューズが、読み出しの間、選択されず、ｆｕｓｅ＿ｅｘｔ ３６および／またはｒｅｆ＿ｅｘｔ ３８が、読み出し電流値の測定のためにイネーブルにされる。読み出し電流値を検証する方法を始めるに先立って、以下の制御入力信号が、回路に供給される。
2004521440.tif 000004
【００３０】
次に、通常の読み出し行為が、テスタによって回路上で始められ、読み出し行為の第１サイクル後に停止される。テスタは、ｆｕｓｅ＿ｅｘｔピン３６およびｒｅｆ＿ｅｘｔピン３８から電流を注ぎ込むために用いられる。テスタのＰＭＵが、ｆｕｓｅ＿ｅｘｔピン３６およびｒｅｆ＿ｅｘｔピン３８から流れ込む電流を測定する。このようにして、ヒューズ３３とリファレンスヒューズ３４との間の読み出し電流差はもちろんのこと、１００μＡの理想読み出し電流と実際の読み出し電流との差、および、相異なる回路チップ間の読み出し電流変化が、認識される。
【００３１】
例３
第３の実施例では、リファレンスヒューズ３４選択が検証される。リファレンスヒューズ３４は、４つの相異なる設定：４ｘ， ６ｘ， ８ｘ， １０ｘを持つ。ここで、１ｘは、ヒューズ３４の抵抗である。リファレンスヒューズ３４の電圧が、それらの４つのリファレンス設定のそれぞれに対してチェックされる。このテストは、リファレンスヒューズ３４にできる電圧の線形性を観察するのに有効である。リファレンスヒューズ選択を検証する方法を始めるに先立って、以下の制御入力信号が、回路に供給される。
2004521440.tif 000005
【００３２】
次に、通常の読み出し行為が、テスタによって回路上で始められ、読み出し行為の第１サイクル後に停止される。テスタのＰＭＵが、ｒｅｆ＿ｅｘｔピン３８の電圧を測定するために用いられる。次いで、異なるリファレンスが選択され、そして、全てのリファレンスヒューズに対して、その行為が繰り返される。
【００３３】
図４は、コンパレータ２０の出力信号を評価し、そして、入力コモンモードレンジ（ＣＭＲ）においてコンパレータ性能を検証するための方法を説明しており、以下の実施例を理解する助けとなる。
【００３４】
例４
第４の例では、外部リファレンス電圧が、ｒｅｆ＿ｅｘｔピン３８を介して、回路に印加される。このピンへの外部リファレンス電圧を設定することによって、コンパレータ２０の出力信号を評価することが可能になる。設計段階中に、コンパレータアレイの性能をチェックするときに、リファレンスヒューズによって供給されるリファレンス電圧以外のリファレンス電圧が、必要とされる。コンパレータ出力信号を検証する方法を始めるに先立って、以下の制御入力信号が、回路に供給される。
2004521440.tif 000006
【００３５】
ｒｅｆ＿ｅｘｔピン３８にリファレンス電圧をかけるために、テスタが利用される。次に、通常の読み出し行為が、テスタで実行され、コンパレータ２０あるいは全コンパレータの出力信号が、検証される。その行為が、回路内の種々のコンパレータをアドレスしながら、種々のリファレンス電圧および種々のアドレスで、繰り返される。
【００３６】
例５
第５の例では、コンパレータ性能が、入力コモンモードレンジ（ＣＭＲ）において検証される。これは、アクティブコンパレータの特性を決定することを可能にする新規の設計観点である。この検証行為は、アクティブコンパレータが、どのくらい、種々の入力電圧、広いＣＭＲ、および、パワー供給とバイアススキームの変化の下で機能するかを測定する。コンパレータ性能を検証する方法を始めるに先立って、以下の制御入力信号が、回路に供給される。
2004521440.tif 000007
【００３７】
ｒｅｆ＿ｅｘｔピン３８およびｆｕｓｅ＿ｅｘｔピン３６に特定の電圧をかけるために、テスタが利用され、通常の読み出し行為が、始められる。アクティブコンパレータ２０の出力信号が、テスタによって、この通常の読み出し行為の間に測定される。その行為が、種々のＣＭＲおよびパワー供給において、種々の入力電圧を用いて繰り返される。
【００３８】
トラック＆ラッチコンパレータの特性を決定する本方法は、アレイ中の単一のアクティブコンパレータ２０への正相および逆相の入力信号（ｉｎ＋， ｉｎ−）のそれぞれに対して、非侵入型の分離テスト法を用いることにもっぱら依拠しているという長所を有している。分離は、コンパレータの読み出し能力に影響を与えないから、コンパレータの特性の決定は、１回プログラム可能な（ＯＴＰ）アレイの通常の読み出し回路を用いて成就される。その分離法は、テスト信号を用いて制御信号をゲーティングすることに依拠している。その結果、コンパレータへの入力は、電気的に影響を受けることがない。各入力信号は、３つの可能な制御信号を持っており、したがって、３つのゲート用テスト信号を必要とする。
【００３９】
多くの他の実施例が、本発明の精神あるいは範囲を逸脱することなく想起できる。
【図面の簡単な説明】
【図１】ポリヒューズアレイの一部としての従来のコンパレータ回路である。
【図２】コンパレータの非侵入型制御・観測方法を備えているコンパレータ回路である。
【図３】エクスターナルコンタクトパッドを介してポリヒューズアレイ内のコンパレータの特性を決定する方法を概説する。
【図４】コンパレータ出力を介してポリヒューズアレイ内のコンパレータの特性を決定する方法を概説する。
【符号の説明】
２０  コンパレータ
２１  行
２２  ダミー行
２３  正相入力ポート
２５  ヒューズ電流スイッチ
２６  ヒューズプルダウン
２７  ヒューズセル読み出し
２８  ヒューズ外部制御
３２  リファレンス外部制御
３３  ヒューズ
３４  リファレンスヒューズ
３９， ４０  スイッチ
【図１】
2004521440.tif 000008
【図２】
2004521440.tif 000009
【図３】
2004521440.tif 000010
【図４】
2004521440.tif 000011
【国際公開パンフレット】
2004521440.tif 000012
2004521440.tif 000013
2004521440.tif 000014
2004521440.tif 000015
2004521440.tif 000016
2004521440.tif 000017
2004521440.tif 000018
2004521440.tif 000019
2004521440.tif 000020
2004521440.tif 000021
2004521440.tif 000022
2004521440.tif 000023
2004521440.tif 000024
2004521440.tif 000025
2004521440.tif 000026
2004521440.tif 000027
2004521440.tif 000028
【国際調査報告】
2004521440.tif 000029
2004521440.tif 000030