(57)【要約】モールドされたボディまたはパッケージを含まない半導体デバイス。この半導体デバイスは、基板（１２）と、基板に結合されたダイ（１１）を含む。ＭＯＳＦＥＴタイプのデバイスとした場合、ダイのソース領域とゲート領域が基板に結合されるように、ダイが基板に結合される。半導体デバイスがプリント回路板へ結合されるときに、露出面がドレイン接続として作用すると共に、ハンダボールがソース接続およびゲート接続として作用するように、ダイに隣接してハンダ・ボール（１３）が供給される。
2004521493.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に結合されたダイと、
前記ダイに隣接して前記基板に結合される多数のハンダ・ボールを含む半導体デバイスであって、前記半導体デバイスがプリント基板へ結合されるときに、前記ハンダ・ボールが前記ダイの表面と実質上同一平面にある前記半導体デバイス。
【請求項２】
前記基板が、ベース層、金属層、および前記ベース層と前記金属層の間の絶縁層を含む請求項１記載の半導体デバイス。
【請求項３】
前記ベース層が金属化パターンを含み、前記金属層が第２の金属化パターンを含む請求項２記載の半導体デバイス。
【請求項４】
前記ベース層が金属化セラミックを含む請求項１記載の半導体デバイス。
【請求項５】
前記金属化セラミックが少なくとも１つの金属化層を含む請求項４記載の半導体デバイス。
【請求項６】
半導体デバイスをパッケージングする方法であって、
基板を供給することと、
ダイを供給することと、
前記基板および前記ダイのうちの少なくとも１つの上にハンダを配置することと、
前記ダイを前記基板上に反転させることと、
前記基板上で前記ダイに隣接してハンダ・ボールを配置することとを含む前記方法。
【請求項７】
前記ダイ、基板およびハンダ・ボールの組み合わせをテストすることと、
前記基板を整形することと、
前記ダイ、基板、ハンダ・ボールの組み合わせを再テストすることとを更に含む請求項６記載の方法。
【請求項８】
第２のダイを供給することと、前記基板と前記第２のダイの１つにハンダを配置することと、前記第２のダイを前記基板に結合することとを更に含む請求項６記載の方法。
【請求項９】
前記第１のダイが結合される面と反対の面で前記基板に結合される第２のダイを更に含む請求項１記載の半導体デバイス。
【請求項１０】
半導体デバイスをパッケージングする方法であって、
基板を供給することと、
ダイを供給することと、
同時的に、前記ダイを前記基板へハンダで結合して、前記ダイに隣接して前記基板上にハンダ・ボールを配置することと、
前記ハンダおよびハンダ・ボールを逆流させることを含む前記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイス用パッケージに関し、特に、モールされたボディを必要としない半導体装置のためのパッケージに関する。
【背景技術】
【０００２】
半導体デバイス、特にＭＯＳＦＥＴデバイスは、一般に良好な熱効率を有する非常に低いパッケージ抵抗（ＲＤＳｏｎ）を要求する。半導体デバイスをパッケージする単純、敏速で効率的な方法を有することは、一般に望ましいことでもある。こうして、多数のパッケージング・コンセプトと方法が、先行技術で開発されてきた。
【０００３】
そうしたパッケージング・コンセプトの一例には、ボール・グリッド（ｇｒｉｄ：格子）・アレイ（ＢＧＡ）が含まれる。そうしたコンセプトには、プリント回路板（ＰＣＢ）へ直接に結合されたソース、ゲートおよびドレインのハンダ・ボールのアレイが含まれる。これはバンプされた（Ｄｕｍｐｅｄ）ダイを必要とし、ドレイン接触を容易にするために、リードフレームが使用される。もう1つのパッケージング・コンセプトは、一般にフリップ・チップ・イン・リーディッド・モデルド・パッケージ（Ｆｌｉｐ  Ｃｈｉｐ  ｉｎ  Ｌｅａｄｅｄ  Ｍｏｌｄｅｄ  Ｐａｃｋａｇｅ：ＦＬＭＰ）と呼ばれて、フレームのゲート端子とソース端子に、バンプされたダイが接続されている、モールされたリード付き表面装着パッケージを含む。ダイの裏側にあるドレインは、モール化合物すなわちボディへ露出されて、標準的なボード装着処理中に、ハンダ・リフロー（ｒｅｆｌｏｗ）を介してＰＣＢへ接続される。他のパッケージング・コンセプトは銅ストラップおよび／またはワイヤ・ボンド技術を使用する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらの先行技術は種々な構成要素を含んでいて、その多くは複雑な製造（パッケージング）処理を結果する。
【課題を解決するための手段】
【０００５】
本発明は、基板と基板に結合されたダイを含む半導体デバイスを供給する。多数のハンダ・ボールも、ダイに隣接して基板に結合されている。半導体デバイスがプリント回路板へ結合されるときに、ハンダ・ボールはダイの表面と実質上同一平面になる。こうして、半導体デバイスがＰＣＢに結合されるときに、基板に結合されないダイの表面は、直接ドレイン接続の役割りをする一方で、基板とハンダ・ボールは、半導体デバイスがＭＯＳＦＥＴデバイスである場合に、ソース接続とゲート接続の役割りをする。
【０００６】
本発明の一つの面によれば、基板はベース層、金属層およびベース層と金属層の間にある絶縁層を含む。
【０００７】
本発明のもう一つの面によれば、ベース層は金属化パターンを含み、金属層はもう１つの金属化パターンすなわち熱伝導材として作用するものを含む。
【０００８】
本発明の更にもう一つの面によれば、基板は金属化されたセラミックである。
【０００９】
本発明のなおもう一つの面によれば、基板は金属化されたセラミックの２つの層を含み、これらの層は対向する面に２つのダイ（シリコン）を付けることを容易にする。
【００１０】
本発明はまた、基板とダイを供給することを含む半導体デバイスをパッケージする方法を供給する。ＭＯＳＦＥＴ装置の場合に、ハンダまたはいずれかの適当な導電性相互接続が基板とダイの少なくとも１つに配置されて、基板の上にダイが反転（ｆｌｉｐｐｅｄ）される。それからハンダ・ボールが基板上でダイに隣接して配置される。
【００１１】
本発明の他の特徴と利点は、以下に見出される好ましい実施例の詳細な説明を、添付図面と共に読んで理解することにより、理解されるであろう。図面において同じ数字は同じ要素を表現する。
【実施例１】
【００１２】
図１は、ダイ１１、基板１２、ハンダ・ボール１３を含むＭＯＳＦＥＴ半導体を図示する。基板はゲート領域１４を含む。
【００１３】
図２に示されるように、基板は好ましくはベース層２０および上部の金属層２１を含む。ベース層と上部の金属層は絶縁層２２により分離されていて、絶縁層２２は好ましくは２つの層を結合するエポキシである。ベース物質は好ましくは金属化パターンを含み、一方上部の金属層は好ましくはもう一つの金属化パターンを含む。この金属層はまた、熱伝導材として作用する。
【００１４】
好ましくは、ダイは基板に高温ハンダ・ペーストで結合されるが、当技術分野で知られたいずれか他の適当な導電性相互接続でも結合できる。ハンダ・ボールはダイの反対側でダイに隣接して配置され、基板のゲート領域に少なくとも１つのハンダ・ボールが配置されている。
【００１５】
こうして、使用においては、半導体デバイスがプリント回路板上に配置されて、ハンダ・ペーストまたは適当な導電性相互接続により、ダイの表面がＰＣＢへ直接に結合され、こうして、ドレイン接続として作用する。基板へ結合されるダイの表面は、ダイのゲート領域とソース領域を含む。こうして、基板のゲート領域内のハンダ・ボールが、ダイのゲート領域をＰＣＢへ結合する役をすると共に、残りのハンダ・ボールが、ダイのソース領域を、基板を通じてＰＣＢへ結合する。従って、基板のゲート領域は基板の残りの部分から電気的に絶縁されている。
【００１６】
そうした半導体デバイスを製造またはパッケージングする方法は、基板またはダイの１つの上にハンダ・ペーストを配置すること、およびダイを基板へチップ反転してつけることを含む。それからハンダ・ボールが基板上にダイと隣接して配置される。好ましくは、それからこの組み合わせがテストされる。それから半導体デバイスが整形（ｔｒｉｍ）されて、半導体デバイスが再びテストされる。
【００１７】
ハンダボールが配置される高さは、半導体基板がＰＣＢへ結合されると、ハンダ・ボールがダイのドレイン表面と実質上共通平面になるようにされ、こうして半導体デバイスがＰＣＢ上でじかに接触（ｆｌｕｓｈ）させることができるようにされる。
【００１８】
代わりの実施例においては、ハンダボールが半導体デバイス上に配置されず、ＰＣＢ上に配置されて、それから、そこへ半導体デバイスが結合される。
【実施例２】
【００１９】
図３を参照すると、本発明による半導体デバイスの代わりの実施例が図示されている。この実施例において、基板は金属化されたセラミックを含む。基板のための物質の例には、絶縁された金属基板が含まれる。
【００２０】
そうした実施例において、ダイの露出表面はＰＣＢへのドレイン接続として作用し、一方ハンダ・ボールはＰＣＢへのゲートおよびソース接続として作用する。
【００２１】
図３と図４に図示された実施例は、図１と図２に図示した半導体デバイスに関して上に説明したのと類似の方法で製造される。
【００２２】
こうして本発明はデバイスの熱消散の改良を供給する半導体デバイスを提供するが、それは、好ましくは高温のハンダ・ペーストを介して、ダイの裏側がＰＣＢへ直接にハンダ付けされ、ＭＯＳＦＥＴのソースとゲートが基板へハンダ付けされているためである。こうして、ダイはバンプされたダイである必要はなく、むしろ、たとえば金の外層付きの無電解ニッケル（または電解ニッケル）のようなハンダ付け可能な金属表面を必要とする。更に、組立て作業にはワイヤボンド、モールド、デフラッシュ（ｄｅｆｌａｓｈ）、トリムと形成、およびめっきのような成型要素専用の作業を含まないので、組立て作業はかなり単純化される。また、設計処理中にハンダ・ボールを移動できるので、半導体配置のために今や占有面積を変更できる。
【実施例３】
【００２３】
図５に見えるように、本発明はまた、高密度パッケージング方式において（１つまたはそれ以上のダイを基板１２の各側にして）、２つまたはそれ以上のダイ１１ａとダイ１１ｂを容易に結合できるようにする。そうすることで、表面装着パッケージ製造の従来の方法を使用することなく、高密度集積の容易な方法が達成でき、それはバリ取り（ｄｅｆｌａｓｈ）、整形、フォーム・ツーリングなどのステップに関係のない形成要素である。この基板は、絶縁層により分離されるか、または他の方法で電気的に絶縁された金属化セラミックの２つの層を含む。こうして、ハンダ・ボールの配置は、各ダイのソースとゲートの接続を決定する。ダイ１１ｂのドレインをＰＣＢへ接続することを希望するならば、ワイヤ・ボンディングなど既知の技法を使用できる。
【００２４】
本発明を特定の実施例を参照して説明してきたが、添付の特許請求の範囲に入るすべての修正と均等物を含むことを意図しているのを理解すべきである。
【図面の簡単な説明】
【００２５】
【図１】本発明による半導体デバイスの平面図である。
【図２】線Ａ−Ａに沿って見た図１に図示の半導体デバイスの側面断面図である。
【図３】本発明によるもう一つの半導体装置の平面図である。
【図４】線Ｂ−Ｂに沿って見た図３に図示の半導体デバイスの側面断面図である。
【図５】本発明による代わりの半導体装置の側面断面図である。
【図１】
2004521493.tif 000003
【図２】
2004521493.tif 000004
【図３】
2004521493.tif 000005
【図４】
2004521493.tif 000006
【図５】
2004521493.tif 000007
【国際公開パンフレット】
2004521493.tif 000008
2004521493.tif 000009
2004521493.tif 000010
2004521493.tif 000011
2004521493.tif 000012
2004521493.tif 000013
2004521493.tif 000014
2004521493.tif 000015
2004521493.tif 000016
2004521493.tif 000017
2004521493.tif 000018
【国際調査報告】
2004521493.tif 000019