(57)【要約】周波数変換装置は、入力信号を周波数に変換するため、位相アキュミレーターに接続されたＣＯＲＤＩＣ位相ロテーターを用いる。ＣＯＲＤＩＣ位相ロテーターは、シフトおよび加算動作のみを用いて、入力ベクトルが必要とする位相角度の回転を実行する。したがって、周波数変換装置は、ハードウエアにより直ちに実行可能である。ＣＯＲＤＩＣ位相ロテーターの動作においては、含まれている入力ベクトルよりも高い精度の演算が用いられる。ＣＯＲＤＩＣ位相ロテーターの出力における切り捨て誤差を回避するため、確率的な丸め動作が用いられる。Ｄ／Ａ変換器が非線形動作を行うので、前記誤差を回避するため、周波数変換信号のＤ／Ａ変換が必要とされる箇所にデイザー信号が加えられる。
2004506365.tif 000002
【特許請求の範囲】
【請求項１】
位相アキュミュレーター、および
各ステージが、同相（Ｉ）入力、直交（Ｑ）入力、および位相角度（θ）入力を有するとともに、さらに、各ステージが、量Ｉ±２−ｋＱを演算する第一乗算器、量Ｑ±２−ｋＩを演算する第二乗算器、θ±φｋを演算する第三乗算器、を備えるＮ個のステージ、を有する前記位相アキュミュレータに接続されたＣＯＲＤＩＣ位相ロテーター、を備えた周波数変換装置であって、
各ステージは、用いられた各乗算器によって生成された合計を、次のステージに対する入力値として出力し、Ｎ番目のステージは、所望の位相角度で回転した入力ベクトルに対応する同相成分（ｉｎｐｈａｓｅ ｃｏｍｐｏｎｅｎｔ）および直交成分（ｑｕａｄｒａｔｕｒｅ ｃｏｍｐｏｎｅｎｔ）を、その第一および第二乗算器から、それぞれ出力すること、
を特徴とする周波数変換装置。
【請求項２】
請求項１にかかる周波数変換装置において、さらに、前記周波数変換装置の、後の部分（ｓｕｂｓｅｑｕｅｎｔ ｐｏｒｔｉｏｎｓ）よりも高い精度の演算（ｈｉｇｈｅｒ ｐｒｅｃｉｓｉｏｎ ａｒｉｔｈｍｅｔｉｃ）を用いる前記ＣＯＲＤＩＣ位相ロテーターにより出力された値を、確率的に丸める（ｓｔｏｃｈａｓｔｉｃ ｒｏｕｎｄｉｎｇ）手段、を備えたことを特徴とするもの。
【請求項３】
請求項２にかかる周波数変換装置において、さらに、デジタル／アナログ変換器の非線形性を補償するため、丸められた出力をデジタル／アナログ変換器へ入力する前に、デイザー信号（ｄｉｔｈｅｒ ｓｉｇｎａｌ）を、前記確率的丸め手段の前記丸められた出力に加算する手段、を備えたことを特徴とするもの。
【請求項４】
請求項３にかかる周波数変換装置において、さらに、前記デジタル／アナログ変換器の出力から前記デイザー信号を除去する手段、を備えたことを特徴とするもの。
【請求項５】
モデムであって、
デジタル／アナログ変換器、ならびに、前記信号を送信に適した周波数に変換する周波数変換装置であって、ＣＯＲＤＩＣ位相ロテーター、当該周波数変換装置のその後の部分よりも高い精度の演算を用いる前記ＣＯＲＤＩＣ位相ロテーターにより出力された値を確率的に丸める手段、および、丸められた出力をデジタル／アナログ変換器へ入力する前に前記確率的丸め手段の前記丸められた出力にデイザー信号を加算する手段を有する周波数変換装置、を備えた信号を送信するための送信側、
アナログ／デジタル変換器、ならびに、前記信号を送信周波数から処理に適した周波数に変換する周波数変換装置であって、ＣＯＲＤＩＣ位相ロテーター、および、当該周波数変換装置のその後の部分よりも高い精度の演算を用いる前記ＣＯＲＤＩＣ位相ロテーターにより出力された値を確率的に丸める手段を有する周波数変換装置、を備えた信号を受信するための受信側、を備えたこと、
を特徴とするもの。
【請求項６】
請求項４にかかるモデムにおいて、前記モデムの前記送信側および前記受信側の前記周波数変換装置と共用されるＣＯＲＤＩＣ位相ロテーターが一つ存在することを特徴とするもの。
【請求項７】
請求項４にかかるモデムにおいて、前記送信側は、さらに、前記デジタル／アナログ変換器の前記出力から前記デイザー信号を除去する手段を備えたことを特徴とするもの。
【請求項８】
請求項５にかかるモデムにおいて、前記処理に適した周波数は、ベースバンドであることを特徴とするもの。
【請求項９】
信号を周波数に変換する方法であって、
初期位相角度で位相アキュミレーターを初期化するステップ、
前記位相アキュミレーターの出力をＮ個のステージを有するＣＯＲＤＩＣ位相ロテーターに供給するステップ、
前記Ｎ個のステージを有するＣＯＲＤＩＣ位相ロテーターの各ステージにおいて量Ｉ±２−ｋＱを演算するステップ、
前記Ｎ個のステージを有するＣＯＲＤＩＣ位相ロテーターの各ステージにおいて量Ｑ±２−ｋＩを演算するステップ、
前記Ｎ個のステージを有するＣＯＲＤＩＣ位相ロテーターの各ステージにおいて量θ±φｋを演算するステップ、
第一ステージ後、Ｎ個のステージを有するＣＯＲＤＩＣ位相プロセッサの連続する各ステージに、それぞれが前のステージによって出力される同相（Ｉ）成分、直交（Ｑ）成分および位相角度θを、入力するステップ、
Ｎ個のステージを有するＣＯＲＤＩＣ位相プロセッサの第一ステージに、周波数に変換される前記信号の複合値化サンプル（ｃｏｍｐｌｅｘ−ｖａｌｕｅｄ ｓａｍｐｌｅ）の同相成分および直交成分、ならびに、前記信号の複合値化サンプルを回転させる位相角度、を入力するステップ、
Ｎ個のステージを有するＣＯＲＤＩＣ位相プロセッサの最後のステージから、前記位相アキュミレーターに記憶されたものに近い角度で回転される周波数に変換される前記信号の複合値化サンプルの同相成分および直交成分、を出力するステップ、および
周波数に変換される前記信号の周波数変換を実施するため、増加する位相により前記位相アキュミレーターを調整するステップ、を備えたこと、
を特徴とするもの。
【請求項１０】
請求項９にかかる方法において、さらに、前記周波数変換装置の後の部分よりも高い精度の演算（ｈｉｇｈｅｒ ｐｒｅｃｉｓｉｏｎ ａｒｉｔｈｍｅｔｉｃ）を用いる前記ＣＯＲＤＩＣ位相ロテーターにより出力された値を、確率的に丸める（ｓｔｏｃｈａｓｔｉｃ ｒｏｕｎｄｉｎｇ）ステップを備えたことを特徴とするもの。
【請求項１１】
請求項９にかかる方法において、さらに、デジタル／アナログ変換器の非線形性を補償するため、丸められた出力を前記デジタル／アナログ変換器へ入力する前に、デイザー信号（ｄｉｔｈｅｒ ｓｉｇｎａｌ）を、前記確率的丸め手段の前記丸められた出力、に加算するステップを備えたことを特徴とするもの。
【請求項１２】
請求項９にかかる方法において、さらに、前記デジタル／アナログ変換器の出力から前記デイザー信号を除去するステップを備えたことを特徴とするもの。
【請求項１３】
信号を送信する方法であって、
送信する前記信号のデジタル表現（ｄｉｇｉｔａｌ ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）を生成するステップ、
連続する前記信号の複合値化サンプルを、ＣＯＲＤＩＣ位相ロテーターに供給するステップ、
所望の周波数変換を行うため、各複合値化サンプルを位相角度で回転させるステップ、
前記回転複合値化サンプルを確率的に丸めるステップ、
送信信号を生成するため、デイザー信号を前記確率的に丸められたサンプルにを加算するステップ、
前記送信信号をアナログ送信信号に変換するステップ、および
かかるアナログ信号を送信するステップ、
を備えたことを特徴とするもの。
【請求項１４】
請求項１３にかかる方法において、前記確率的丸めステップは、前記ＣＯＲＤＩＣ位相ロテーターが、次の処理動作よりも高い精度の動作を用いる場合にのみ実行されることを特徴とするもの。
【請求項１５】
請求項１３にかかる方法において、さらに、前記送信信号をアナログに変換した後に、前記デイザー信号を除去するステップを備えたことを特徴とするもの。
【請求項１６】
信号を受信する方法であって、
前記信号を受信するステップ、
前記信号をデジタル表現に変換するステップ、
前記デジタル表現の連続する複合値化サンプルをＣＯＲＤＩＣ位相ロテーターに供給するステップ、
所望の周波数変換を行うため、各複合値化サンプルを位相角度で回転させるステップ、および
前記回転複合値化サンプルを確率的に丸めるステップ、
を備えたことを特徴とするもの。
【請求項１７】
請求項１６にかかる方法において、前記確率的丸めステップは、ＣＯＲＤＩＣ位相ロテーターが、次の処理動作よりも高い精度の動作を用いる場合にのみ実行されることを特徴とするもの。
【請求項１８】
請求項１６にかかる方法において、前記所望の周波数変換は、ベースバンドへの周波数変換であることを特徴とするもの。
【発明の詳細な説明】
【０００１】
【関連出願】
本明細書は、２０００年８月９日出願の米国仮出願番号６０／２２３、９７２の出願日の利益を主張する。
【０００２】
【発明の属する分野】
本発明は、一般に、周波数変換に関し、具体的には、デジタルハードウエアにより簡単に実現可能な通信システムにおける周波数変換に関するものである。さらに、本発明は、モデムを介した通信のため、ベースバンド信号をＲＦ周波数にアップコンバートすること、ローカル発信器のオフセットならびにＦＳＫ変調を訂正すること、を含む様々なアプリケーションに周波数変換装置を用いることに関する。
【０００３】
【発明の背景】
多くのアプリケーションで、周波数変換が必要とされている。例えば、モデムを介してベースバンド信号を送信するには、ベースバンド信号を、送信に適した周波数にアップコンバートすることが必要となる。他の例として、無線モデムアプリケーションにおいて、送信に適した周波数は、ＲＦの範囲内である。しかし、通常、これらは、別々のステップにより分離される周波数で動作するよう調整される。位相ノイズ（すなわち、歪み）によって性能を大幅に低下させることなく、小さいステップ値を用いたＲＦシンセサイザーの設計が困難であることから、ＲＦ送信機は、ＲＦ周波数間で大きなステップ値を用いる。このことから、ＲＦシンセサイザーを用いて任意のＲＦ周波数を得ることは、困難であろう。
【０００４】
周波数合成による他の問題は、ローカル発信器を用いることによって生じる。ローカルの発信器は、正確でない場合が散見される。ずれの量は、カリブレーションを通じて検出することができるが、発信器を調整することによりかかるずれを補償するのは、困難なことである。発信器が正確に調整されていない場合、発信器が用いられているアプリケーションが正確に機能しない場合すらある。
【０００５】
デジタルプロセッサーが、よりパワフルになるにつれ、アナログ無線周波数（ＲＦ）回路により実行されていた機能は、デジタルハードウエアおよびソフトウエアに移行しつつある。かかる機能の一つに周波数変換がある。図１は、従来の周波数変換装置の略図である。位相アキュミレーター１０２は、位相角度θを出力する。また、位相アキュミレーター１０２は、インタラクテイブ方式によって、Δθづつ位相を増加させる。したがって、位相アキュミレーター１０２は、各インターアクションごとに、Δθづつ位相を増加させる。位相の増分Δθのサイズが、対応する周波数を決定する。位相角度θは、サイン／コサイン・ルックアップテーブル（ｓｉｎ／ｃｏｓ ｌｏｏｋｕｐ ｔａｂｌｅ）１０４において指数として用いられる。サイン／コサイン・ルックアップテーブルの出力は、複合値ｅｊθである。サイン／コサイン・ルックアップテーブル１０４の出力は、複合乗算器に一の入力を供給する。複合乗算器の他の入力は、信号、すなわち、周波数に変換された入力Ｘである。かかる複合乗算器１０４の各インターアクションｋでの前記出力は、Ｙｋ ＝ｅｊｋΔθ・Ｘｋである。したがって、出力Ｙは、位相増加Δθと比例する量で周波数に変換された入力Ｘに対応する。位相アキュミレーター１０２およびサイン／コサイン・テーブル１０４は、一般に、数値制御発信器（ＮＣＯ）１０７と呼ばれるものを備えている。
【０００６】
【発明の概要】
本発明は、ＣＯＲＤＩＣ位相ロテーターを有する従来の周波数変換装置の数値制御発信器に関する。ＣＯＲＤＩＣ位相ロテーターに接続された位相アキュミレーターは、回転の所望位相角度で初期化される。かかるＣＯＲＤＩＣ位相ロテーターは、シフトおよび加算機能だけを用いて、回転の位相角度（または、それに近い値）で入力ベクトルを回転させる。これにより、本発明を、アプリケーションが特定されたＩＣ（ＡＳＩＣ）等を用いることで、直ちにハードウエアによって実行することができる。また、ＣＯＲＤＩＣ位相ロテーターは、各ステージで回転の位相角度の一部を加算又は減算する、ステージのパイプラインとして動作することが可能である。
【０００７】
さらに、本発明は、切り捨てノイズ（ｔｒｕｎｃａｔｉｏｎ ｎｏｉｓｅ）を最小にするため、ＣＯＲＤＩＣプロセッサの出力に対し、確率的（蓋然論的）な丸め（ｒｏｕｎｄｉｎｇ）動作を適用する。確率的な丸め動作は、４ビット疑似乱数生成器（４−ｂｉｔ ｐｓｅｕｄｏ ｒａｎｄｏｍ ｎｕｍｂｅｒ ｇｅｎｅｒａｔｏｒ）によって生成された４ビットの疑似乱数を、ＣＯＲＤＩＣ位相ロテーターの出力の最下位４ビットに加えることにより実行される。かかる加算の桁上げは、ＣＯＲＤＩＣ位相ロテーターの出力の最上位１０ビットに加えられる。
【０００８】
また、信号が、非線形を示すＤ／Ａ変換器等のコンポーネントに供給された場合、非線形を補償するため、本発明は、丸められた信号（ｒｏｕｎｄｅｄ ｓｉｇｎａｌ）に対してディザリング技術を用いる。１ビットの乱数発生器により、デイザー信号が生成される。こうして生成された信号は、デイザー信号のエネルギーを、ほぼゼロの周波数に集中するため、トランスバーサル・ローパスフィルター（ＬＰＦ）によりフィルタリングされる。こうしてフィルタリングされたデイザー信号は、アナログに変換される信号に加算される。
【０００９】
デイザー信号は、以下の二つの方法により、生じたアナログ信号から除去される。最初の方法は、Ｄ／Ｓ変換器の動作に特有なアライアシング特性（ａｌｉａｓｉｎｇ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）がデイザー信号を除去する。次の方法としては、バンドパスフィルタリングが、残存するデイザー信号のほとんどの部分を除去する。
【００１０】
本発明は、発明の詳細な説明、添付された図面、ならびに、添付のクレームにより詳細に説明される。
【００１１】
【発明の説明】
本発明は、シフトおよび加算動作のみを用いる周波数変換を実行することにより、ハードウエアの周波数変換を最適化する。また、本発明は、ワイドなステップを有する（ｔｈａｔ ｈａｖｅ ｗｉｄｅ ｓｔｅｐｓ）ＲＦシンセサイザーがかかえる問題を克服する。ＲＦシンセサイザーは、所望する周波数に近い周波数を得るために用いることができ、本発明は、所望の周波数を生成するために必要となる、更に微妙な調整を付加することができる。例えば、本発明は、ＲＦシンセサイザーによっては実行が困難であった１Ｈｚのステップでの調整を行うことが可能である。同様に、本発明は、ローカル発信器のずれを補償するために用いることも出来る。これは、ずれを決定するためにローカル発信器を較正し、その後、かかるずれを補償するため、本発明を用いて発信器が生成した周波数を変換することにより行なわれる。
【００１２】
本発明は、周波数変換器としても用いることができる、例えば、ＦＳＫ変調を実施するため、本発明に供給されるキャリア周波数が、供給されたビットストリームの値に応じて、周波数へとシフトされる。同様に、本発明は、周波数移動（ｆｒｅｑｕｅｎｃｙ ｈｏｐｐｉｎｇ）を実行するため用いることが出来る。
【００１３】
図２は、本発明の第一の実施形態にかかる周波数変換装置２０１の略図である。図２において、位相アキュミレーター１０２は、ＣＯＲＤＩＣ位相ロテーター２０２に位相角度を出力する。ＣＯＲＤＩＣ位相ロテーター２０２は、位相角θで入力Ｘを回転させる。かかる出力Ｙは、従来の周波数変換装置の出力と等しい、Ｙｋ ＝ｅｊｋΔθ・Ｘｋで表わすことができる。しかし、本発明の周波数変換装置２０１においては、サイン／コサイン・テーブル１０４および複合乗算器１０６が、ＣＯＲＤＩＣ位相ロテーター２０２に置き換えられている。
【００１４】
コーデイネートロテーションデジタルコンピュータ（Ｃｏｏｒｄｉｎａｔｅ Ｒｏｔａｔｉｏｎ Ｄｉｇｉｔａｌ Ｃｏｍｐｕｔｅｒ）は、１９５０年代に発見された、よく知られているアルゴリズムであり、１９９８年の２月２２から２４日までカルフォルニア州モントレーで開催されたＦＧＰＡに関する第６回国際シンポジウムである１９９８ＡＣＭ／ＳＩＧＭＡの会報中の１９１ページから２００ページに掲載の、アンドラカ、レイによる”ＦＰＧＡベースコンピュータのためのＣＯＲＤＩＣアルゴリズムに関する概観”に説明されている。ＣＯＲＤＩＣ位相ロテーター２０２の利点は、ＮＣＯの動作に要求される乗算器およびルックアップテーブルを用いることではなく、分離ロジックを用いていることである。したがって、演算として集中的に行われる乗算が、計算として効率なシフトおよび加算動作に置き換えられる。これにより、ＣＯＲＤＩＣ位相ロテーター２０２は、最大の速度を得るためのパイプライン化したハードウエアとしての機能を果たすことができる。
【００１５】
基本的に、かかるＣＯＲＤＩＣ位相ロテーターは、それぞれがシフトおよび加算動作によって行われるよう選択された一連の特定増加回転角を用いることにより、回転を実行する。なお、ＣＯＲＤＩＣ位相ロテーター２０２の詳細な動作は、以下で説明する。
【００１６】
複合ベクトルを位相角度θにより回転させることは、複合ベクトルと以下の回転マトリクスを乗算することにより行われる。
【００１７】
【数１】
2004506365.tif 000003
一般的な三角法による置き換えによると、Ａ（θ）は、以下のように表すことができる。
【００１８】
【数２】
2004506365.tif 000004
位相角度θの値を、２のアークタンジェントの何乗（すなわち、θｋ　＝ｔａｎ−１（２−ｋ）、ここで、ｋは整数である）に制限することにより、Ａ（θ）は、以下に書き直すことができる：
【数３】
2004506365.tif 000005
以下で説明するように、プラス又はマイナス方向のいずれに回転させることが可能である。ここで以下の値は、ＣＯＲＤＩＣアルゴリズムの倍率である。
【００１９】
【数４】
2004506365.tif 000006
ほとんどのアプリケーションにおいては、倍率を無視することができる。その効果は、ＣＯＲＤＩＣアルゴリズムに少しのゲインをもたらすのみである。見て取れるように、回転角度が上記に制限されている場合、ＣＯＲＤＩＣアルゴリズムを用いることにより、シフトおよび加算のみを用いてベクトルの回転が可能となる。したがって、各ｋに対し、入力ベクトルＸは、ｔａｎ−１（２−ｋ）と同じ角度で回転する。
【００２０】
回転行列（ｒｏｔａｔｉｏｎ ｍａｔｒｉｃｅｓ）をカスケーデイング（ｃａｓｃａｄｉｎｇ）することにより、任意角度の回転（又は、それに近い回転）を得ることが可能となる。次に、合計、ならびに、それによって各ステージがその入力を回転することができる角度の差とを適切に組み合わせることにより、所望角度の回転を得ることができる。例えば、入力ベクトルを４５度回転させるには、入力ベクトルを１５度回転させるマトリクスを、入力ベクトルを３０度回転させるマトリクスの次につなげる（ｃａｓｃａｄｅ）。したがって、以下の関係に基づき、所望の角度での回転（又は、それに近い回転）を実行することができる。
【００２１】
【数５】
2004506365.tif 000007
かかる関係において、カスケードの連続するステージは、そのステージに入力するベクトルを、かかるステージのθの値に応じてプラス又はマイナス方向に回転させる。
【００２２】
図３は、１４個のステージを有するＣＯＲＤＩＣ位相ロテーターを用いる本発明の第二実施形態にかかる周波数変換装置である。入力ベクトルＸは、位相角度θで回転する。入力ベクトルＸの同相（Ｉ）および直交（Ｑ）成分は、ＣＯＲＤＩＣ位相ロテーター３０２に入力する。好ましい実施形態において、ＣＯＲＤＩＣ位相ロテーター３０２は、ステージ１からステージ１４までの１４個のステージを有している。ステージ２から１４には、前のステージにより回転したベクトルの同相および直交成分が入力され、θｋ＝ｔａｎ−１（２−ｋ）の関係に基づき回転したベクトルが出力される、ここで、ｋはステージ番号、θｋ はそのステージにより与えられた回転の量である。θｋ がマイナスの場合、そのステージについて、前記角度はマイナス方向に回転される。また、これらのステージは、おのおの、調整済みの位相角度を出力する。位相角度は、そのステージによって与えられた回転を明らかにするため調整される。これは、ステージに入力する位相の符号によっては、プラス又はマイナスのいずれにもなりうる。例えば、所望角度が３８度であり、ステージ１が入力ベクトルを２５度回転させた場合、ステージ１は、ステージ２に１３度の位相角度を出力する。ステージ２が、角度を１５度回転させた場合、ステージ２は、ステージ３に対し、−２度の位相角度を出力する。この例において、次に、ステージ３は、その入力ベクトルをマイナス方向に回転させ、位相角度に回転量を加える。
【００２３】
任意の回転位相角度に求められる精度にもよるが、ＣＯＲＤＩＣ位相ロテーター３０２においては、これよりも多く又は少ない数のステージを用いることもできる。ステージ１には、入力ベクトルＸ、ならびに、ユーザーが入力した、あるいは、所定の位相角度θが入力される。ステージ１４では、前のステージのベクトルが入力され、それを＋／−θ１４と等しい量だけ回転させる。ステージ１４は、ほぼ位相角度θ回転した入力ベクトルＸを出力する 。各ステージが、ＩおよびＱについての入力動作については、１４ビットの演算（１４−ｂｉｔ ａｒｉｔｈｍｅｔｉｃ）を用い、位相角度θに関する動作については、１２ビットの演算を用いることが好ましい。
【００２４】
回転角度（位相角度θ）は、位相アキュミレーター３０４によって与えられる。回転角度は、所定角度であっても、ユーザーが入力したものであっても、よい。各ステージにおいて、１４番目のステージの出力におけるトータルの回転が、所望の回転角度と等しく、あるいは、ほぼ等しくなるよう、入力ベクトルをプラス又はマイナス方向に回転させる。また、各ステージにより出力された位相角度は、そのステージによって与えられた回転を明らかにするために調整された、そのステージに入力する位相角度である。上述のように、ＣＯＲＤＩＣアルゴリズムを用いた回転のプロセスは、一連のシフトおよび加算へと集約される。
【００２５】
図４は、必要とされるシフトおよび加算を明確に表すための、ＣＯＲＤＩＣ位相ロテーター３０２のステージの例を示す略図である。各ステージは、３つの加算器４０２、４０４および４０６を備えている。加算器４０２は、量Ｉ±２−ｋＱを生成する。これは、次のステージに対して与えられるＩの項目である。加算器４０２は、量Ｑ±２−ｋＩを生成する。これは、次のステージに対して与えられるＱの項目である。ステージ１４により出力された量Ｉ＋／−ｊＱは、位相角度θ（又は、ほぼその角度）で回転した入力Ｉ＋／−ｊＱを表す。
【００２６】
当業者にとって、２−ｋ と乗算されたＩおよびＱ項目が、Ｉ又はＱ項目のそれぞれの右シフトとｋ箇所で（ｅｑｕｉｖａｋｅｎｔ ｔｏ ａ ｒｉｇｈｔ ｓｈｉｆｔ ｏｆ ｔｈｅ ｒｅｓｐｅｃｔｉｖｅ Ｉ ｏｒ Ｑ ｔｅｒｍ ｂｙ ｋ ｐｌａｃｅｓ）等しいことは、明かであろう。上述のように、ｋは、ステージ番号と同じである。かかるシフトは、図４においてシフト機器４０８、４１０として表されている。シフト動作は、デジタルハードウエアにおいて効率的に実行される。
【００２７】
加算器４０６は、次のステージに入力する位相角度を出力する。かかる位相角度は、入力位相とそのステージで与えられた角度の合計（すなわち、上述の調整された位相角度）である。加算器４０６の出力は、最小化される。したがって、ステージの位相角度を加えるか減じるかは、そのステージに入力した位相角度の最上位のビット（ＭＳＢ）によって制御される。当業者には、よく知られているが、ＭＳＢは、値がプラス（ＭＳＢの０に相当する）かマイナス（ＭＳＢの１に相当する）かを示す。したがって、あるステージに入力する位相角度がプラスである場合、そのステージで与えられる回転角度は、そのステージに入力する位相角度から減じられる。逆に、あるステージに入力する位相角度がマイナスである場合、そのステージで与えられる回転角度は、そのステージに入力する位相角度に加えられる。加算器４０６の出力、θ±φｋ（ここで、θは、あるステージに入力する位相角度であり、φｋはｋ番目のステージに相当する角度である）が、次のステージの入力位相角度として次のステージに送られる。
【００２８】
特定のステージに入力する位相角度のＭＳＢは、加算器４０２および４０４がそれらの入力を加算するのか減じるのか制御するため用いられる。このことは、上記の式（１）により表された関係から導かれる。インバーター４１２は、式（１）の関係を維持するために用いられる。
【００２９】
ＣＯＲＤＩＣを用いることについての一つの懸念は、疑似出力（ｓｐｕｒｉｏｕｓ ｏｕｔｐｕｔｓ）である。入力信号の同相および直交部分を表すために１０ビットが用いられている場合、上述のシフトおよび加算を行うために、１０ビットの演算による動作を用いるのは、好ましくない。単に値を右にシフトする一つの理由は、かかる値の最も右側のビットを実質的に切り捨てるためである。切り捨てを行うことにより、避けることが可能なエラーを増加させてしまう。よく知られているように、かかるエラーは、それ自身が、切り捨てを用いるプロセスの出力スペクトル中の疑似ノイズ（ｓｐｕｒｉｏｕｓ ｎｏｉｓｅ）であること、を明らかにする。例えば、図５Ａは、１０ビットに対する切り捨て（ｔｒｕｎｃａｔｉｎｇ ｔｏ １０−ｂｉｔｓ）によって生成された５００Ｈｚのサイン波のスペクトル示す。スパイク５０２は、サイン波における５００Ｈｚでの出力に対応する。しかし、２５００Ｈｚにおいて顕著なスパイク５０４が存在する。かかるスパイク５０４は、疑似ノイズを表す。
【００３０】
本発明は、ＣＯＲＤＩＣ位相ロテーターに必要とされる演算を実行するため、入力信号の精度より高い精度を用いることにより、疑似ノイズのコントリビューションを除去する。例えば、本発明において、入力信号は、１０ビットの精度を有しているが、ＣＯＲＤＩＣ位相ロテーターに必要とされる演算においては、１４ビットの精度が用いられる。この技術は、高い精度を保ち続けた場合、すなわち、１４ビットの精度が続いた場合、１０ビットの精度についての切り捨てエラーを低減させる。
【００３１】
しかし、全てのアプリケーションがかかる高い精度を保持するわけではない。例えば、１０ビットのＤ／Ａ変換器がＣＯＲＤＩＣ位相ロテーターに追随する場合、この１４ビットは１０ビットに切り捨てられる。この結果、切り捨てエラーは、上述のようになる。
【００３２】
図６は、確率的丸めを用いるエラーのランダム化を介した切り捨てによる、エラーを低減させる装置の略図である。図６に示された装置は、当業者に知られているであろう方法として実施することもできる。この場合、１４ビットから１０ビットまでの切り捨てが必要となるが、説明した技術は必要に応じ、特定の実施形態に拡大することができる。４ビットの乱数生成器（ＲＮＧ）６０２は、４ビットの乱数を生成する。４ビットの乱数は、加算器６０４内のＣＯＲＤＩＣ位相ロテーターの出力の４の最下位ビット（ＬＳＢｓ）に加えられる。繰り上げビット（ｃａｒｒｙ ｂｉｔ）は、加算器６０６内のＣＯＲＤＩＣ位相ロテーターにより出力された１４ビット数の１０の最上位ビットに加えられる。加算器６０６によって行われた加算の結果は、ＣＩＲＤＩＣ位相ロテーターの１０ビットの出力値として取り出される。
図６に示す丸め装置は、確率的な（蓋然論的）丸め機能、を実行する。したがって、前記機能の出力の期待値は、入力と同じである。すなわち、前記機能の出力における平均エラーは、ゼロである。したがって、疑似ノイズが完全に除去されてはいないが、それが集中することはなく、大幅に減少し、拡散する。
【００３３】
図５Ｂは、図６で説明する装置を用いた、疑似ノイズの減少を示す。この場合、約２５００Ｈｚにおける疑似ピーク（ｓｐｕｒｉｏｕｓ ｐｅａｋ）５０８は、切り捨て動作しか用いられていなかった、対応する疑似ピーク５０４と比較して大幅に減少している。
【００３４】
ＣＯＲＤＩＣ位相ロテーターの出力において生成されてきた信号は、周波数に変換される。ここで、例えば、モデムによる送信に適した信号を生成するため、これをＤ／Ａ変換器に入力させてもよい。しかし、Ｄ／Ａ変換器は、理想的なものではない。Ｄ／Ａ変換器が理想的でない理由の一つとしては、入力に対する応答が非線形であることが挙げられる。したがって、Ｄ／Ａ変換器にサイン波が入力する場合、これに、サイン波周波数の好ましくない高調波が含まれることになる。図７Ａは、自身にサイン波が入力された場合の、Ｄ／Ａ変換器の出力のスペクトルの一例である。最大のピーク７０２で示したように、かかるサイン波は、約１３００Ｈｚの周波数を有している。しかし、好ましくない高調波７０４ａ、７０４ｂ、および７０４ｃがはっきりと現れている。
【００３５】
図８は、ほとんどのＤ／Ａ変換器に通常備わっているＤ／Ａの非線形性により引き起こされた、高調波を著しく減少させる装置の略図を示している。図８の装置は、当業者に知られているであろう方法として実施することもできる。乱数は、加算機８０２を用いることにより、上述の確率的丸めプロセスによって生成された丸め信号に加えられる。１ビットの乱数発生器（ＲＮＧ）８０６により乱数が生成される。かかる信号は、周波数スペクトルの一部が用いられないよう、フィルター８０４によって帯域制限される。これにより、加算された乱数を、後にフィルタリングによって除去可能となる。図８に示した技術は、デイザリングとして知られている。上述の丸め技術と同様に、非線形であるため、デイザリングによってもエラーを完全に除去することはできないが、ランダム化を行う。
【００３６】
ＬＰＦ８０４は、トランスバーサルフィルターであることが好ましい。よく知られているように、トランスバーサル・フィルターの出力は、以下の関係によって与えられる。
【００３７】
【数６】
2004506365.tif 000008
ここで、ｈｋ は、ｋ番目のフィルタータップの係数であり、Ｘｉ−ｋ は、ＲＮＧ８０６によって生成された。１ビットの疑似的乱数列（ｐｓｅｕｄｏ ｒａｎｄｏｍ−ｓｅｑｕｅｎｃｅ）を表す。よく知られた技術を用いることにより、用いられていない周波数スペクトルの一部に対するＲＮＧ８０６の出力を帯域制限するため、フィルタータップの係数が選択される。上で説明したように、これにより、ランダム（デイザー）信号を後にフィルタリング除去することが可能である。
【００３８】
フィルター８０６は、どのようなフィルターであってもよい。しかし、フィルター８０６をローパスフィルター（ＬＰＦ）とするのが最適である。これにより、ランダム信号をほとんどゼロ（すなわちＤＣ）にすることが可能となる。ランダム信号を実質的に無意味にする（ｅｆｆｅｃｔｉｖｅｌｙ ｎｕｌｌ ｏｕｔ）ために、Ｄ／Ａ変換器８０８等のＤ／Ａ変換器のアライアシング効果（ａｌｉａｓｉｎｇ ｅｆｆｅｃｔ）を有効にするので、ローパスフィルターにするのが最適である。所望の信号は、サンプルレートの１／４にするのが好ましい。
【００３９】
図７Ｂは、図８に示す装置の動作によって生じた周波数スペクトルを示す。高調波に存する疑似ノイズは、実質的に広帯域にわたって拡散する。所望の信号エネルギーは、ピーク７０２である。デイザー信号のエネルギーは、こぶ（ｈｕｍｐ）７０６を横切って分布している。ノイズの小さいこぶ７０８ａから７０８ｎは、ＬＰＦ８０４の測波帯から生じる。ＬＰＦ８０４の係数を適切に選ぶことで、こぶ７０６を狭く、および／又は、測波帯７０８ａから７０８ｎにおける出力を小さくすることができる。以下に説明する理由から、ＬＰＦ８０４の動作は、ほぼゼロの周波数でデイザー信号のエネルギーを集中させる。
【００４０】
図９は、Ｄ／Ａ変換器のナリング効果（ｎｕｌｌｉｎｇ ｅｆｆｅｃｔ）を示している。所望の信号９０２ａは、サンプルレートの１／４に配置されている。図９は、通常のＤ／Ａ変換器のサインｘ／ｘ応答（ｓｉｎｘ／ｘ ｒｅｓｐｏｎｓｅ）を示す。Ｄ／Ａ変換器の動作に固有のアライアシングは、生成される所望信号のイメージを生じさせる。これらは、イメージ９０２ｂ、９０２ｃ、９０２ｄ、９０２ｅ、９０２ｆ、９０２ｇならびに９０２ｈである。見て取れるように、所望の信号９０２をサンプルレートの約１／４に配置することは、次の各イメージにおけるＤ／Ａ変換器のサインｘ／ｘ機能中のピーク近くに当該信号を配置することになる。したがって、前記イメージは、あまり減衰することがない。
【００４１】
デイザー信号９０４は、ＬＰＦ８０６の動作により、ゼロの近くに配置される。Ｄ／Ａ変換器によるアライアシングは、生成されるデイザー信号のイメージも生じさせる。かかるイメージは、ピーク９０４ｂ、９０４ｃ、９０４ｄならびに９０４ｅである。しかし、デイザー信号のイメージが、Ｄ／Ａ変換器の周波数応答のゼロ、又は、その近くに現れることは明かである。したがって、Ｄ／Ａ変換器の性質により、デイザー信号がほとんど無くなる。図７Ｂ中のこぶ７０６で示すように、デイザー信号のエネルギーは、フィルター８０４の遮断周波数に応じた広さを有する広帯域である。したがって、Ｄ／Ａ変換器のサインｘ／ｘ応答を通じて大幅に減衰していたとしても、そのエネルギーの一部は、存在しうる。
【００４２】
モデムに適用した場合、通常、Ｄ／Ａ変換器のイメージの一つが、送信のために選択される。例えば、サンプルレートが１８．４３２ＭＨｚである場合、所望の信号は、ほぼ４．６０８ＭＨｚ（すなわち、サンプルレートの１／４）におかれる。Ｄ／Ａ変換器の動作により、送信に適したイメージがＤ／Ａ変換器の動作によって３２．２５６ＭＨｚに現れる。対応するデイザー信号のイメージは、１８．４３２ＭＨｚのサンプルレートに対するＤ／Ａ変換器の周波数反応がゼロである約３６．８６４ＭＨｚに存在する。したがって、かかるデイザー信号は、次回の送信でほとんど無くなる。Ｄ／Ａ変換器によるナリングの後に、所望の信号を通過させるため、適切なアナログ帯域通過フィルターを設計することが可能である。例えば、イメージ９０２ｄを用いることができ、Ｄ／Ａ変換器の動作により、デイザー信号９０４ｃに対応するイメージが大幅に抑制される。
【００４３】
本発明の好ましい実施形態の前述の開示は、例示と説明の目的のためになされたものであり、発明を網羅し又は開示された形式に限定すること意図したものではない。当業者にとっては、上述の開示を考慮すれば、開示された実施形態の様々な変更および改良をなすことは明かである。本発明の範囲は、添付した特許請求の範囲、および、その均等物のみによって定められる。
【００４４】
さらに、本発明の代表的な実施形態を説明するにあたり、本明細書は、ステップの特定ステップとして本発明の方法、および／又は、プロセスを表現している。しかし、方法又はプロセスは、目的に一致する範囲で、ここで述べられているステップの特定の順序に依存するものではなく、前記方法又はプロセスは、述べられたステップの順序に限定されるべきではない。当業者であれば理解するように、ステップは、他の順序でも良い。したがって、明細書中で述べたステップの特定の順序を、特許請求の範囲に関する限定事項として解釈してはならない。さらに、方法又はプロセスに方向付けられた特許請求の範囲は、記述された順序におけるそのステップの動作（ｐｅｒｆｏｒｍａｎｃｅ）に限定されるべきでなく、当業者であれば、順番を変更しても、本発明の精神ならびに範囲は、そのままであることを直ちに理解することができる。
【図面の簡単な説明】
【図１】図１は、従来の周波数変換装置の略図である。
【図２】図２は、本発明の第一の実施形態にかかる周波数変換装置の略図である。
【図３】図３は、本発明の第二の実施形態にかかる周波数変換装置の略図である。
【図４】図４は、ＣＯＲＤＩＣ位相ロテーターのステージの例を示す略図である。
【図５Ａ】図５Ａは、切り捨てノイズ（ｔｒｕｎｃａｔｉｏｎ ｎｏｉｓｅ）の減少を示す周波数ドメインのプロットである。
【図５Ｂ】図５Ｂは、確率的丸め、を用いた切り捨てノイズ（ｔｒｕｎｃａｔｉｏｎ ｎｏｉｓｅ）の減少を示す周波数ドメインのプロットである。
【図６】図６は、確率的丸め、を実行する装置の略図である。
【図７Ａ】図７Ａは、Ｄ／Ａ変換器の非線形性により生成された高調波を示す周波数ドメインのプロットである。
【図７Ｂ】図７Ｂは、Ｄ／Ａ変換器の非線形性により生成された高調波をデイザー信号を用いて、減少させたことを示す周波数ドメインのプロットである。
【図８】図８は、Ｄ／Ａ変換器の非線形性を補償するため、デイザー信号を信号に加算する装置の略図である。
【図９】図９は、Ｄ／Ａ変換に存するナリング効果を示す周波数ドメインのプロットである。
【図１】
2004506365.tif 000009
【図２】
2004506365.tif 000010
【図３】
2004506365.tif 000011
【図４】
2004506365.tif 000012
【図５Ａ】
2004506365.tif 000013
【図５Ｂ】
2004506365.tif 000014
【図６】
2004506365.tif 000015
【図７Ａ】
2004506365.tif 000016
【図７Ｂ】
2004506365.tif 000017
【図８】
2004506365.tif 000018
【図９】
2004506365.tif 000019
【国際公開パンフレット】
2004506365.tif 000020
2004506365.tif 000021
2004506365.tif 000022
2004506365.tif 000023
2004506365.tif 000024
2004506365.tif 000025
2004506365.tif 000026
2004506365.tif 000027
2004506365.tif 000028
2004506365.tif 000029
2004506365.tif 000030
2004506365.tif 000031
2004506365.tif 000032
2004506365.tif 000033
2004506365.tif 000034
2004506365.tif 000035
2004506365.tif 000036
2004506365.tif 000037
2004506365.tif 000038
2004506365.tif 000039
2004506365.tif 000040
2004506365.tif 000041
2004506365.tif 000042
2004506365.tif 000043
2004506365.tif 000044
【国際公開パンフレット（コレクトバージョン）】
2004506365.tif 000045
【国際調査報告】
2004506365.tif 000046