(57)【要約】本発明は、複数の出力部を有する共振型コンバータを制御するのに容易に使用できる制御ループを具える回路形態に関する。本発明の目的は、できるだけ少ない回路素子及び演算処理で製造できるとともに信頼性を以って過充電から保護される保護回路を具える、複数出力のコンバータ用制御ループを備える回路形態を提供することである。このために、制御ループは、制御ループ（２０）の入力部に接続された二つの測定信号（Ｖａ，Ｖｂ）に依存するパルス幅変調制御信号を発生するのに用いられる。前記制御ループは、制御信号（２０）のパルスデューティ係数（δ）並びに予め設定することができるパルスデューティ係数の最大値（δｍａｘ）及び最小値（δｍｉｎ）を比較する比較回路（２１２）を更に具える。パルスデューティ係数（δ）が、パルスデューティ係数の最大値（δｍａｘ）と最小値（δｍｉｎ）との間の範囲外にある場合、回路形態は、制限誤差に対応する制御情報を発する。
2004533198.tif 000002
【特許請求の範囲】
【請求項１】
入力部に存在する二つの測定信号に応じてパルス幅変調調整信号を発生するのに用いられる調整回路と、前記調整信号のデューティサイクル並びに予め規定可能な最大デューティサイクル値及び最小デューティサイクル値を比較する比較回路とを具え、前記デューティサイクルが、前記最大デューティサイクル値と前記最小デューティサイクル値との間の範囲外にある場合、前記範囲の超過に対応する制御情報を発生することを特徴とする回路。
【請求項２】
前記制御情報を前記調整信号のスイッチオフによって発生させることを特徴とする請求項１記載の回路。
【請求項３】
前記二つの測定信号のうちの一方と第１最大値とを比較する第１比較装置を設け、前記第１最大値を超過すると、前記制御情報の発生によって生じたデューティサイクルの適合を行うことを特徴とする請求項１記載の回路。
【請求項４】
前記二つの測定信号のうちの他方と第２最大値とを比較する第２比較装置を設け、前記第２最大値を超過すると、前記制御情報の発生によって生じたデューティサイクルの適合を行うことを特徴とする請求項３記載の回路。
【請求項５】
前記二つの測定信号のうちの一方と第１基準値との間の第１差を形成する第１加算／減算装置と、前記二つの測定信号のうちの他方と第２基準値との間の第２差を形成する第２加算／減算装置とを設け、前記二つの測定信号のうちの一方が、予め規定可能な第１最大値を超えると、前記第２差が、予め規定可能な第１適合値により前記第２加算／減算装置によって適合され、前記二つの測定信号のうちの他方が、予め規定可能な第２最大値を超えると、前記第１差が、予め規定可能な第２適合値により前記第１加算／減算装置によって適合され、前記調整信号が、前記加算／減算装置の出力信号に応じて適合され、その出力信号が、前記第１差及び第２差並びに第１適合値及び第２適合値によって決定されることを特徴とする請求項４記載の回路。
【請求項６】
前記回路が、２個のオプトカプラによって手動で結合される２個のサブ回路を具えることを特徴とする請求項１記載の回路。
【請求項７】
パルス幅変調調整信号を発生する信号発生器と、前記調整信号のデューティサイクル並びに予め設定可能な最大デューティサイクル値及び最小デューティサイクル値を比較する比較回路とを具え、前記デューティサイクルが、前記最大デューティサイクル値と前記最小デューティサイクル値との間の範囲外にある場合、前記範囲の超過に対応する制御情報を発生することを特徴とする集積回路
【請求項８】
ハーフブリッジ駆動回路を更に具えることを特徴とする請求項７記載の集積回路。
【請求項９】
第１測定信号と第１基準値との間の第１差を形成する第１加算／減算装置と、第２測定信号と第２基準値との間の第２差を形成する第２加算／減算装置とを設け、前記第１測定信号が、予め規定可能な第１最大値を超えると、前記第２差が、予め規定可能な第１適合値により前記第２加算／減算装置によって適合され、前記第２測定信号が、予め規定可能な第２最大値を超えると、前記第１差が、予め規定可能な第２適合値により前記第１加算／減算装置によって適合され、前記調整信号が、前記加算／減算装置の出力信号に応じて適合され、その出力信号が、前記第１差及び第２差並びに第１適合値及び第２適合値によって決定されることを特徴とする集積回路。
【請求項１０】
請求項１記載の回路及び／又は請求項８記載の集積回路及び／又は請求項１０記載の集積回路を具える共振型コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に複数の出力部を有する共振型コンバータを調整するのに用いられる調整回路を有する回路に関する。
【背景技術】
【０００２】
共振型コンバータにおいて、先ず、入力側に搬送される直流電圧がチョップされ、このようにチョップされた直流電圧の形態の交流電圧が、共振回路素子を有する回路部によって処理される。
【０００３】
変成器、特に、コンバータの入力側と出力側とを電気的に分離するものが、この目的で用いられている。このタイプのコンバータによって、廉価、小型かつ軽量の給電ユニット／切替モード電源を製造することができ、それを、セットトップボックス、衛星受信機、テレビジョンセット、コンピュータモニタ、ビデオレコーダ、コンパクトオーディオ装置等の市販の電子アプリケーションで好適に使用されている。これらアプリケーションにおいて、一つの入力直流電圧から複数のコンバータ出力部に複数の出力電圧を発生するコンバータがしばしば必要とされる。
【０００４】
（２００１年５月９日に出願された）ドイツ国特許出願番号１０１２２５３４．２において、複数の出力部を有する共振型コンバータが記載されており、かかる共振型コンバータは、１個の１次巻線及び互いに相違する巻線方向の少なくとも２個の２次巻線を有する変成器を具える。コンバータは、コンバータ出力電圧を調整する調整回路も有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
コンバータ保護回路に対する既知の概念は、過負荷の際に作動する２次側のヒューズの使用を含む。コンバータを再び作動する前に、ブローしたヒューズを新たなヒューズに取り替える必要がある。
【０００６】
本発明の目的は、複数の出力部を有するコンバータ用調整回路と、過負荷に対する信頼性のある保護を行うようあり得る最小の回路、費用及び計算量で製造することができる保護回路とを具える回路を提供することである。
【課題を解決するための手段】
【０００７】
この目的は、入力部に存在する二つの測定信号に応じてパルス幅変調調整信号を発生するのに用いられる調整回路と、前記調整信号のデューティサイクル並びに予め規定可能な最大デューティサイクル値及び最小デューティサイクル値を比較する比較回路とを具え、前記デューティサイクルが、前記最大デューティサイクル値と前記最小デューティサイクル値との間の範囲外にある場合、前記範囲の超過に対応する制御情報を発生することを特徴とする回路によって達成される。
【発明の効果】
【０００８】
過負荷の場合、この回路は、信頼性を以ってコンバータをスイッチオフにする。保護回路を、低コストの素子で構成することができる。
【０００９】
制御情報は、簡単に調整信号をスイッチオフにする、すなわち、調整信号を零の値に設定することによって発生させる（請求項２）。他の変更では、調整信号内でデジタル信号の伝送を行い、又は回路の個別の出力部を通じて制御信号を送出する。請求項３〜５は、過電圧に対する正確かつ信頼性のある保護を行うとともに過負荷保護回路と共同するか電圧保護を特徴とする。請求項６によって、帰還ループが可能となり、これによって、オプトカプラに不都合が生じても、接続されたコンバータをスイッチオフにする帰還信号を送信するのに利用できる帰還経路が存在したままである。
【００１０】
本発明は、本発明による回路の一部を有する集積回路にも関する（請求項７〜９）。
【００１１】
さらに、本発明は、本発明による回路及び／又は本発明による集積回路を有する共振型コンバータに関する（請求項１０）。
【発明を実施するための最良の形態】
【００１２】
図１に示す回路は、インバータ２を有する共振型コンバータ１を示し、インバータ２は、ここではチョッパーとして設計され、直流電圧（図示せず）を交流電圧、この場合にはチョップされた直流電圧Ｕｓに変換する。インバータ２は、キャパシタを通じて変成器４に結合され、変成器４は、１個の１次巻線５及び２個の２次巻線６ａ，６ｂを有する。２次巻線６ａ，６ｂは、互いに相違する巻線方向を有し、その結果、正電圧Ｕｐが１次巻線５に付与されると、２次巻線６ａに発生する電圧Ｕｓａも正であり、それに対して、正電圧Ｕｐが付与されると、２次巻線６ｂに発生する降下電圧Ｕｓｂは負となる。変成器４は、１次巻線５及び２次巻線６ａ，６ｂに対する共通の変成器コアを有する。キャパシタ３を通じて１次巻線５に流れる電流をＩｃで示す。
【００１３】
２次巻線６ａは、ダイオードＤａ及び出力フィルタＦａを通じて出力部７ａに結合され、出力部７ａで電圧Ｕａが降下する。２次巻線６ｂは、ダイオードＤｂ及びフィルタＦｂによって出力部７ｂに接続され、出力部７ｂで出力電圧Ｕｂが降下する。コンバータ１は、調整回路８を有する帰還ループを有し、それは、入力側で出力部７ａ，７ｂに結合され、出力側でインバータ２に結合される。調整回路８は、出力部７ａ，７ｂに存在する電圧Ｕａ，Ｕｂの関数としてインバータ２に供給される電圧Ｕｓの周波数及びデューティサイクルを設定して、出力電圧Ｕａ，Ｕｂを、予め規定された所望の電圧値に調整する。
【００１４】
共振型コンバータ１において、キャパシタ３と、変成器４の主インダクタンス及び漏れインダクタンスは、共振回路素子を構成し、それは、交流電圧Ｕｓによる発振を行い、共振回路素子を含む回路部に流れる電流Ｉｃ及び１次巻線で降下する電圧Ｕｐの対応する動作を行う。電圧Ｕｐが正電圧値である場合、電流Ｉａが発生し、それは、ダイオードＤａを通じてフィルタＦａを流れ、その間、動作状態において、電圧Ｕｓａは、フィルタＦａの入力部に存在する電圧からダイオードＤａのダイオード順方向電圧を引いたものを超える。１次巻線５の電圧Ｕｐが正電圧値を有する場合、２次巻線によって電流が発生しない。その理由は、この場合にはダイオードＤｂが遮断を行うからである。
【００１５】
電圧Ｕｐが負の電圧値である場合、２次巻線６ｂに正電圧値Ｕｓｂが存在するとともに、２次巻線６ａに負電圧Ｕｓａが存在する。この場合、電流Ｉｂが発生し、それは、ダイオードＤｂを通じて２次巻線６ｂから出力フィルタＦｂに流れ、その間、動作状態において、電圧Ｕｓｂは、フィルタＦｂの入力部に存在する電圧からダイオードＤｂのダイオード順方向電圧を引いたものを超える。
【００１６】
図２は、図１のインバータすなわちチョッパー２の設計変更を示す。調整回路８から発生したここではパルス列で表される起動信号２０が、ハーフブリッジ駆動回路２１に供給され、それは、起動信号２０から、ハーフブリッジ回路を構成する切替素子２４，２５に対する制御信号２２，２３を発生する。切替素子２４，２５をＭＯＳＦＥＴとして設計する。制御信号２２，２３は、トランジスタ２４，２５のゲート接続部（制御接続部）に供給される。インバータ２は、切替素子２４，２５を交互にオン及びオフに切り替えることによって直流電圧ＵＤＣを交流電圧        Usに変換する。例えば給電ユニット／パワーパック／チャージャにおいて、整流器によって交流電圧幹線の交流電圧から直流電圧ＵＤＣを発生する。
【００１７】
図３Ａ〜３Ｃは、共振型コンバータ１の出力フィルタＦａ，Ｆｂの設計変更を示す。これらは、ダイオードＤａ，Ｄｂに接続した接続部Ａを有する。接続部Ｂ，Ｃは、インバータ１の出力部７ａ，７ｂに接続される。図３のフィルタは、キャパシタ３０を有する。図３Ｂの出力フィルタは、２個のキャパシタ３１，３２と、１個のインダクタンス３３とを有する。図３Ｃの出力フィルタは、キャパシタ３４と、インダクタンス３５と、ダイオード３６とを有する。
【００１８】
図４は、図１の共振型コンバータ１の等価回路図を示し、この場合、変成器４は、変成器等価回路によって置換されている。ここで、変成器４の電気的な機能を、１次側漏れインダクタンスＬｒｐ、主インダクタンスＬｈ、２次巻線６ａに対する２次側漏れインダクタンスＬｒｓａ及び２次巻線６ｂに対する２次側漏れインダクタンスＬｒｓｂによってほぼ表すことができる。フィルタＦａ，Ｆｂを、調整回路８と同様にここでは理想的なものと仮定して図示しない。負荷Ｒａ，Ｒｂを、コンバータ１の出力部７ａ，７ｂに接続する。
【００１９】
図５〜７は、交流電圧Ｕｓの周波数ｆ０及び／又はサイクル周期ｔ０＝１／ｆ０並びにデューティサイクルを調整することによって出力電圧Ｕａ，Ｕｂを調整できる方法を示す。この場合、デューティサイクルは、時間ｔｓＨ及びｔｓLの期間によって決定され、時間ｔｓＨの期間中に上側切替素子２４がスイッチオンされるとともに下側切替素子２５がスイッチオフされ、時間ｔｓLの期間中に上側切替素子２４がスイッチオフされるとともに下側切替素子２５がスイッチオンされる。デューティサイクルはｔｓＨ／ｔ０として得られる。交流電圧Ｕｓの特性、キャパシタ３を流れる電流Ｉｃの特性、主インダクタンスＬａを流れる電流Ｉａの特性、２次巻線６ａによって供給される電流Ｉａの特性及び２次巻線６ｂによって供給される電流Ｉｂの特性は、時間ｔ０の二つの周期の各々に対して表される。図４の等価回路による以下の例の全ての巻線比が１であると仮定され、ＬｒｓａはＬｒｓｂに等しい。
【００２０】
図５は、周波数ｆ０＝１／ｔ０がｆｒの１．４７倍に設定された動作状態を示し、ｆｒを、コンバータ１の共振周波数とし、
【００２１】
【数１】
2004533198.tif 000003
として近似的に決定される。
【００２２】
Ｃ（３）を、キャパシタ３のキャパシタンスとする。図５による動作例において、デューティサイクルは５０％に選択される。この動作状態において、Ｉａ，Ｉｂの電流特性は、時間周期ｔｓＨ，ｔｓＬの各々の間にほぼ同一の半波で発生する。図６の動作状態において、周波数ｆ０＝１／ｔ０がｆｒの１．５３倍まで増大する。デューティサイクルは４０％まで減少する。電流Ｉａの特性は、図５の動作状態とほぼ同一のままである。電流Ｉｂの特性は、振幅が減少した半波を有し、その結果、２次巻線６ｂによって出力７ｂに搬送される電力が減少する。図７は、周波数ｆ０＝１／ｔ０がｆｒの１．５５倍であるとともにデューティサイクルが６５％である動作例を示す。この動作例において、電流Ｉａがほぼ零まで減少するとともに、Ｉｂの半波が図６に比べて減少し、その結果、この動作例において、２次巻線６ａが出力７ａに電力を搬送しないが、２次巻線６ｂは、図６に比べて増大した電力を出力部７ｂに搬送する。
【００２３】
図５〜７による動作状態の例は、様々なコンバータ出力の互いに相違する負荷に対する様々な調整が本発明によるコンバータ回路によって可能となることを示す。本発明のコンバータによって、特に、低出力電圧及び高出力電流の場合でも出力電圧の許容誤差を小さくすることができる。図８及び９は、１’及び１”を付した、図１のコンバータ１の変形例を示す。両変形例において、２個の２次巻線６ａ，６ｂが互いに電気的に結合され、この場合、これらが共通接地電位に接続されている。図１のコンバータ１の実施の形態において、２次巻線６ａ，６ｂは互いに電気的に切り離されている。図８において、更なる変形例として、他の外部インダクタンスＬ１が設けられ、それは、キャパシタ３と１次巻線５との間で変成器４の１次側に配置され、変成器４のインダクタンスに追加した他の誘導性共振回路素子として機能する。特定の変成器インダクタンスを有する所定のタイプの変成器４において、この追加のインダクタンスによって、コンバータの共振周波数を調整することができる。図９は、変成器４の２次側の他の外部インダクタンスＬ２ａ，Ｌ２ｂを示す。インダクタンスＬ２ａが２次巻線６ａとダイオードＴａとの間に配置され、インダクタンスＬ２ｂが２次巻線６ｂとダイオードＤｂとの間に接続される。これら二つのインダクタンスは、他の回路素子として機能し、例えば、公称動作中の出力間で所望の−対称−電力分布を調整するのに使用される。コンバータの変形も可能であり、この場合、他の外部インダクタンスを、変成器４の１次側及び２次側に設ける。
【００２４】
図１０は、複数のコンバータ出力部を有するコンバータの変形例１’’’を示す。この例において、コンバータは４個のコンバータ出力部を有する。変成器４は、１次巻線５に加えて、（文字ａ，ｂで表した）互いに相違する巻線方向を有する２群の２次巻線を有し、それは、一方の側で２次巻線６ａ１，６ａ２を具え、他方の側で２次巻線６ｂ１，６ｂ２を具える。２次巻線は、出力フィルタＦａ１，Ｆａ２，Ｆｂ１，Ｆｂ２を有するダイオードＤａ１，Ｄａ２，Ｄｂ１，Ｄｂ２を通じて、出力電圧Ｕａ１，Ｕａ２，Ｕｂ１，Ｕｂ２を保持するコンバータ出力部に接続される。出力電圧Ｕａ１，Ｕｂ１は、測定される変数として調整回路８に供給される。したがって、この場合、調整回路８は、二つの出力電圧を評価し、出力電圧Ｕａ１は、第１の巻線方向を有する２次巻線のグループから２次巻線６ａ１によって発生する。調整回路８に供給される他の出力電圧Ｕｂ１は、逆の巻線方向を有する２次巻線のグループから２次巻線６ｂ１に割り当てられる。したがって、ここでは、測定された変数すなわち出力電圧は、互いに相違する巻線方向の２次巻線を有する２群の各々に対して評価され、調整のために使用される。これは、コンバータの出力電圧を調整する特に簡単かつ有効な方法を表す。
【００２５】
図１１は、コンバータ出力部の実電圧又はコンバータの接続された負荷の電圧を測定された変数として評価する調整回路を示し、後者の電圧は、コンバータと負荷との間のリード線の電圧降下のために、対応する出力電圧に比べて減少する。両変形例の例を図１１に示す。コンバータ出力部は、ここでは二つの出力電圧Ｕａ，Ｕｂを保持し、その各々に対して負荷Ｒａ，Ｒｂが接続される。出力電圧Ｕａを発生するコンバータ出力部と負荷Ｒａとの間の接続リード線を、ここではブロック３１によって表される。出力電圧Ｕｂを発生するコンバータ出力部と負荷Ｒｂとの間の接続リード線を、ブロック３２によって表される。
【００２６】
図１２は、調整回路８の実施の形態を示す。出力電圧Ｕａ，Ｕｂ，Ｕａ１，Ｕｂ１にそれぞれ対応する第１測定信号Ｖａ及び第２測定信号Ｖｂは、調整回路の二つの入力部に供給される。測定信号Ｖａ，Ｖｂは、基準信号Ｖａｒｅｆ，Ｖｂｒｅｆと比較される。ここでは、減算器１００，１０１が用いられる。減算器１００は、差Ｖａｒｅｆ−Ｖａを回路ブロック１０２に供給する。減算器１０１は、差Ｖｂｒｅｆ−Ｖｂを回路ブロック１０３に供給する。回路ブロック１０２，１０３は、増幅器及びスケーリング回路を有し、その結果、減算器１００から供給される差信号に係数ＫＡが乗算され、減算器１０１から供給される差信号に係数ＫＢが乗算される。本例では、以下の関係が適用される。
【００２７】
【数２】
2004533198.tif 000004
【００２８】
回路ブロック１０２，１０３からの出力信号は、加算器１０４及び減算器１０５によって更に処理される。加算器１０４は、回路ブロック１０２，１０３からの出力信号を互いに加算し、その出力信号を、例えばＰＩＤコントローラとして設計された周波数コントローラ１０６に供給する。減算器１０５から供給された差信号は、例えばＰＩＤコントローラとして設計されたデューティサイクルコントローラ１０７に供給される。信号発生回路１０８は、調整回路８によってインバータ２に供給される調整信号２０を発生し、調整信号を、ここではパルス幅変調信号とする。共振型コンバータの交流電圧Ｕｓの周波数を決定する信号２０の周波数は、周波数コントローラ１０６の出力信号によって設定され、それは、交流電圧Ｕｓのデューティサイクルを決定し、デューティサイクルコントローラ１０７によって調整される。
【００２９】
測定信号Ｖａの値が、図１２の調整回路で減少し、例えばＶａ＜Ｖａｒｅｆとなった場合、これによって、コントローラ１０６によって設定された周波数が減少し、共鳴型コンバータの動作に従って、共振型コンバータによって発生した出力電圧の一部が増加する傾向にある。しかしながら、この場合に生じた誤差によって、信号２０のデューティサイクル及びコントローラ１０７によって決定された交流電圧Ｕｓを減少する。このことは、図６による動作状態で発生し、この場合、２次巻線６ａによって出力部７ａに搬送された電力は、２次巻線６ｂによって出力部７ｂに搬送される電力に比べて増大する。
【００３０】
他の場合、例えば、測定信号Ｖｂすなわち対応する出力電圧Ｕｂが減少する場合、これによって、信号２０の周波数又は交流電圧Ｕｓの周波数が減少する。しかしながら、この場合、コントローラ１０７によって信号２０及び交流電圧Ｕｓのデューティサイクルが増大し、その結果、この動作の場合、電力分布が変化して、出力部７ｂに搬送される電力が、出力部７ａに搬送される電力に比べて増大する。制御特性は、２個より多いコンバータ出力部を有する設計変更にも同様に適用される。
【００３１】
図１３は、既に説明した調整回路８の素子を具える回路を示し、過負荷保護回路及び過電圧保護回路によって完全にされる。さらに、ハーフブリッジ駆動回路２１はこの回路の一部を形成する。
【００３２】
図１３に示す回路の入力側には、測定信号Ｖａ，Ｖｂが供給される。加算／減算装置２０１には測定信号Ｖａ及び基準信号Ｖａｒｅｆが供給される。加算／減算装置２０２には測定信号Ｖｂ及び基準信号Ｖｂｒｅｆが供給される。さらに、比較装置２０３，２０４がコンパレータとして配置される。コンパレータ２０３は、測定信号Ｖａを最大値Ｖａｍａｘと比較する。コンパレータ２０４は、測定信号Ｖｂを最大値Ｖｂｍａｘと比較する。測定信号Ｖａが最大値Ｖａｍａｘを超え又は測定信号Ｖｂｍａｘが最大値Ｖｂｍａｘを超える場合、過電圧となる。測定信号Ｖａが最大値Ｖａｍａｘを超える場合、コンパレータ２０３の出力電圧は、最小値Ｖｋｍｉｎから最大値Ｖｋｍａｘまでジャンプする。ＶｋｍａｘにＷａの重み付けを行うことによって、適合値２０５が発生し、それが加算／減算装置２０２に供給される。測定信号Ｖｂが最大値Ｖｂｍａｘを超える場合、コンパレータ２０４の出力で夏は、最小値Ｖｋｍｉｎから最大値Ｖｋｍａｘにジャンプする。ＶｋｍａｘにＷｂの重み付けを行うことによって、適合値２０６が発生し、それが加算／減算装置２０１に供給される。
【００３３】
加算／減算装置２０１は、基準信号Ｖａｒｅｆと測定信号Ｖａとの差を形成し、この差を適合値２０６に加算する。加算／減算装置２０２は、基準信号Ｖｂｒｅｆと測定信号Ｖｂとの差を形成し、この差を適合値２０５に加算する。加算／減算装置２０１，２０２の出力部を回路ブロック２０７に結合し、それは、図１２に示す調整回路８の素子１０２，１０３，１０４，１０５，１０６，１０７を具え、すなわち、加算／減算装置２０１，２０２の出力部を回路ブロック１０２，１０３の入力部に接続する。回路ブロック２０８，２０９の出力信号、すなわち、コントローラ１０６，１０７の出力信号は、２個のオプトカプラ２１０，２１１を通じて信号発生回路１０８に供給され、これによって、信号発生回路１０８に対する電位の切り離しが生じ、信号発生回路１０８は、調整信号２０を発生し、その周波数及びデューティサイクルを信号２０８，２０９に応じて設定する。調整信号２０は、既に説明したように、ハーフブリッジ駆動回路によって制御信号２２，２３に変換される。
【００３４】
図１３の回路は、調整信号２０のそれぞれ設定されたデューティサイクルδを評価する比較回路２１２を更に有する。デューティサイクルは、各コンバータの種々のコンバータ出力部に亘る電力分布を表す。コンパレータ２１２は、予め規定可能な最小デューティサイクルδｍｉｎと予め規定可能な最大デューティサイクルδｍａｘとの間の範囲にデューティサイクルδが存在するか否かを決定する。デューティサイクルδがδｍｉｎとδｍａｘとの間の範囲の外側にある−この場合には過負荷（特に、コンバータ出力部における短絡）が存在する−場合、比較回路２１２によって、制御情報が、信号発生回路１０８によって各共振型コンバータのハーフブリッジ駆動回路に供給され、制御信号２２，２３を発生する制御情報がオフに切り替えられ、したがって、各共振型コンバータがオフに切り替えられる。この場合において、制御情報が転送される。その理由は、調整信号２０及び制御信号２２，２３がオフに切り替えられ、それは、制御信号の伝送に対する最も簡単な解決だからである。制御情報が送出された後、接続されたコンバータがオフに切り替えられる。
【００３５】
過電圧の場合、すなわち、コンバータ出力電圧が、予め規定された許容し得る最大値を超えて、ＶａがＶａｒｅｆより高くなり、又はＶａｒｅｆ若しくはＶｂがＶｂｒｅｆより高くなると、加算／減算装置２０１，２０２の適合値２０５，２０６の互いの加算によって、デューティサイクルδが範囲δｍｉｎ＜δ＜δｍａｘの外側に強いられる。既に説明したように、これによって、接続されたコンバータをオフに切り替える制御情報が送出される。
【００３６】
ブロック２１３，２１４は、図１３に示す回路の回路部を１個以上の集積回路によって好適に組み合わせることができることを示し、ブロック２１３及び／又は２１４は、集積回路によって配置される。ブロック２１３は、２１，１０８，２１２，２１３，δｍｉｎ，δｍａｘを付した回路部を具え、ブロック２１３の入力側には、オプトカプラ２１０，２１１からの出力信号が供給され、その出力側には信号２２，２３が発生する。ブロック２１４は、Ｖａｒｅｆ，Ｖｂｒｅｆ，２０１，２０２，２０３，２０４，２０５，Ｗａ，Ｗｂを付した回路部を具える。ブロック２１４の入力側には測定信号Ｖａ，Ｖｂが供給され、ブロック２１４の出力側は、信号２０８，２０９をオプトカプラ２１０，２１１に供給する。
【図面の簡単な説明】
【００３７】
【図１】２個の出力部を有する共振型コンバータを示す。
【図２】共振型コンバータのハーフブリッジ回路を示す。
【図３】共振型コンバータの種々の出力フィルタを示す。
【図４】共振型コンバータの等価回路図を示す。
【図５】共振型コンバータの電圧曲線及び電流曲線を示す。
【図６】共振型コンバータの電圧曲線及び電流曲線を示す。
【図７】共振型コンバータの電圧曲線及び電流曲線を示す。
【図８】本発明による共振型コンバータの実施の形態のオプションを示す。
【図９】本発明による共振型コンバータの実施の形態のオプションを示す。
【図１０】本発明による共振型コンバータの実施の形態のオプションを示す。
【図１１】共振型コンバータの調整回路に対するコンバータ出力部の結合の一例を示す。
【図１２】共振型コンバータの調整回路の設計変更のブロック図を示す。
【図１３】過電圧保護回路及び過負荷保護回路を有する調整回路のブロック図を示す。
【国際公開パンフレット】
2004533198.tif 000005
2004533198.tif 000006
2004533198.tif 000007
2004533198.tif 000008
2004533198.tif 000009
2004533198.tif 000010
2004533198.tif 000011
2004533198.tif 000012
2004533198.tif 000013
2004533198.tif 000014
2004533198.tif 000015
2004533198.tif 000016
2004533198.tif 000017
2004533198.tif 000018
2004533198.tif 000019
2004533198.tif 000020
2004533198.tif 000021
2004533198.tif 000022
2004533198.tif 000023
2004533198.tif 000024
2004533198.tif 000025
2004533198.tif 000026
2004533198.tif 000027
2004533198.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004533198.tif 000029
2004533198.tif 000030
【国際調査報告】
2004533198.tif 000031
2004533198.tif 000032
2004533198.tif 000033
2004533198.tif 000034
2004533198.tif 000035
2004533198.tif 000036