(57)【要約】本発明は、ハーフブリッジのための制御に関し、特に電源と相タップの間に配置された第１の電子スイッチと上記の相タップとグラウンドの間に配置された第２の電子スイッチとを含む電気モータを作動させるためのハーフブリッジの制御に関する。この制御は上記のハーフブリッジの両方の電子スイッチをスイッチング信号で制御する制御回路と、少なくとも1つの信号出力で上記の制御回路を制御するプロセッサとを含む。本発明は上記の制御をより簡単な構成を有するように改善することを追求するものである。本発明により、上記のハーフブリッジの両方の電子スイッチは上記のプロセッサの個々の信号出力によって上記の制御回路を介して制御することができ、したがって、上記の２つの電子スイッチに対して３つのスイッチング信号対のみ、即ち、第１のスイッチがオンで第２のスイッチがオフ、あるいは第１のスイッチがオフで第２のスイッチがオン、あるいは第２のスイッチがオンあるいは第１と第２のスイッチがオフの信号対のみが上記の制御回路で生成され、この制御回路は上記のスイッチを３つのスイッチング信号対の１つのみで連続的に制御する。
2004521595.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧（ＵＶ）と相タップ（１８）との間に配置される第１の電子スイッチ（１６）と、前記相タップ（１８）とグラウンドとの間に配置される第２の電子スイッチ（２０）とを含む、特に電気モータ（Ｍ，ＤＭ）を運転するためのハーフブリッジ（１０）の制御装置（４０）であって、該制御装置はスイッチング信号で前記ハーフブリッジ（１０）の前記の２つの電子スイッチ（１６，２０）を制御する制御回路（３２）と、少なくとも１つの信号出力（３６）で前記制御回路（３２）を制御するプロセッサ（３４）とを有する制御装置において、
前記ハーフブリッジ（１０）の前記の両方の電子スイッチ（１６，２０）を前記プロセッサ（３４）の単一の前記信号出力（３６）によって前記制御回路（３２）で制御することができることと、前記２つの電子スイッチ（１６；２０）に対する３つのスイッチング信号の対の組み合わせのみを、即ち、第１のスイッチ（１６）のオンおよび第２のスイッチ（２０）のオフ、あるいは第１のスイッチ（１６）のオフおよび第２のスイッチ（２０）のオン、あるいは第１と第２のスイッチ（１６，２０）のオフの組み合わせのみを前記制御回路（３２）で生成することができることと、そして前記制御回路（３２）が常に前記３つのスイッチング信号の対の組み合わせの１つのみで前記スイッチ（１６，２０）を制御することと、を特徴とするハーフブリッジの制御。
【請求項２】
前記プロセッサ（３４）は、前記制御回路（３２）に接続された前記信号出力（３６）で「ハイ」信号状態かあるいは「ロー」信号状態か、あるいは「トライステート」信号状態であって、該「トライステート」信号状態の電位をそれ自体で自由に設定できる「トライステート」信号状態かのいずれかであるように形成されることを特徴とする請求項１に記載の制御。
【請求項３】
前記制御回路（３２）に接続された前記プロセッサ（３４）の前記信号出力（３６）は前記制御回路の供給電圧（ＵＳ）かあるいはグラウンドのいずれかであるか、あるいは自由電位設定を許容することを特徴とする請求項２に記載の制御。
【請求項４】
前記３つのスイッチング信号の対の組み合わせのみを規定するために、前記制御回路（３２）は自由にプログラムできない段（４６，５０）を含むことを特徴とする請求項１から３までのいずれか一項に記載の制御。
【請求項５】
前記段（４６，５０）はハードワイヤ部品を有することを特徴とする請求項４に記載の制御。
【請求項６】
前記制御回路（３２）は前記スイッチング信号の対の組み合わせと前記信号出力（３６）でのスイッチング状態との間の固定された関連を確立する自由にプログラムできない段（４６，５０）を含むことを特徴とする請求項４又は５に記載の制御。
【請求項７】
前記段（４６，５０）はハードワイヤ部品を有することを特徴とする請求項６に記載の制御。
【請求項８】
前記制御回路（３２）は前記信号出力（３６）によって制御され得る２つのコンプリメンタリー段（４６，５０）を含むことを特徴とする請求項１から７までのいずれか一項に記載の制御。
【請求項９】
前記コンプリメンタリー段（４６，５０）の入力は等しい大きさの抵抗器（５９，６４；Ｒ１０８，Ｒ１０９）を介して前記信号出力（３６）に接続されることを特徴とする請求項８に記載の制御。
【請求項１０】
前記制御回路（３２）は前記電子スイッチ（１６，２０）の各々に対する駆動回路（６８，７２）を有することを特徴とする請求項１から９までのいずれか一項に記載の制御。
【請求項１１】
前記プロセッサ（３４）での供給電圧（ＵＳ）のブレークダウンの際に、前記制御回路（３２）は前記第１のスイッチ（１６）がスイッチオフされ、そして前記第２のスイッチ（２０）がスイッチオンされるスイッチング信号の対の組み合わせを生成することを特徴とする請求項１から請求項１０までのいずれか一項に記載の制御。
【請求項１２】
前記制御回路（３２）は、前記プロセッサ（３４）の前記信号出力（３６）での「トライステート」信号状態の場合は、「ハイ」と「ロー」との信号状態の電位の間にある電位を自動的に設定されることを特徴とする請求項１から請求項１１までのいずれか一項に記載の制御。
【請求項１３】
前記制御回路（３２）は、前記プロセッサ（３４）の前記信号出力（３６）で前記「トライステート」信号状態の場合、「ハイ」と「ロー」との電位の間にある電位がそれ自身で自動的に設定するように形成されることを特徴とする請求項１２に記載の制御。
【請求項１４】
前記第２の電子スイッチ（２０）の前記駆動回路（７２）は、負荷のインダクタンスと前記第１の電子スイッチ（１６）のスイッチオフのために必要とされる場合は、前記第２の電子スイッチ（２０）をフリーホイール状態に自動的に切り換えることを特徴とする請求項１から請求項１３までのいずれか一項に記載の制御。
【請求項１５】
少なくとも２つのハーフブリッジ（１０Ａ，１０Ｂ，１０Ｃ）の相タップ（１８Ａ，１８Ｂ，１８Ｃ）を介して供給される負荷の制御装置において、前記ハーフブリッジ（１０Ａ，１０Ｂ，１０Ｃ）の各々を請求項１から１４までのいずれか一項に記載のそれぞれの制御（４０Ａ，４０Ｂ，４０Ｃ）で制御することができることと、前記制御回路（３２Ａ，３２Ｂ，３２Ｃ）の全てを該制御回路に属する共通のプロセッサ（３４）の信号出力（３６Ａ，３６Ｂ，３６Ｃ）によってそれぞれ制御することができることとを特徴とする負荷の制御装置。
【請求項１６】
前記ハーフブリッジ（１０Ａ，１０Ｂ，１０Ｃ）は、該ハーフブリッジ（１０Ａ，１０Ｂ，１０Ｃ）のそれぞれオンされるべき電子スイッチ（１６Ａ，１６Ｂ，１６Ｃ、２０Ａ，２０Ｂ，２０Ｃ）の少なくとも１つでのパルス幅変調運転によって前記ハーフブリッジの電力の制御が可能であることを特徴とする請求項１５に記載の制御装置。
【請求項１７】
パルス幅変調運転において、前記ハーフブリッジ（１０Ａ，１０Ｂ，１０Ｃ）の1つの前記第１の電子スイッチ（１６Ａ，１６Ｂ，１６Ｃ）をパルス幅変調された形態において運転することができ、かつ、もう１つのハーフブリッジ（１０Ｂ，１０Ｃ，１０Ａ）の対応する第２の電子スイッチ（２０Ａ，２０Ｂ，２０Ｃ）を前記パルス幅変調運転中は常にオンさせることを特徴とする請求項１６に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はハーフブリッジの制御に関し、特に、電源電圧と相タップの間に置かれている第１の電子スイッチと、上記の相タップとグラウンドの間に置かれている第２の電子スイッチを含む電気モータを運転するためのハーフブリッジの制御に関し、その制御装置は、スイッチング信号で上記のハーフブリッジの２つの電子スイッチを制御する制御回路および少なくとも1つの信号出力で上記の制御回路を制御するプロセッサを有する。
【背景技術】
【０００２】
このタイプの制御は先行技術から知られている。それらの場合は、プロセッサは通常上記のスイッチを制御する電子スイッチの各々に対して1つの信号出力を有する。
このような方法の問題は各ハーフブリッジに対してプロセッサの２つの信号出力を必要とすることである。
【０００３】
【特許文献１】ヨーロッパ特許出願第0 855 799号。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって本発明の目的は、このような一般的なタイプの制御をより簡単な構成のものになるように改善することである。
【課題を解決するための手段】
【０００５】
この目的は、本発明による最初に述べたようなタイプの制御の場合において、ハーフブリッジの両方の電子スイッチをその制御回路でプロセッサの単一の信号出力によって制御することができること、上記の２つの電子スイッチに対する３つのスイッチング信号の対の組み合わせ、即ち第１のスイッチのオンと第２のスイッチのオフ、あるいは第１のスイッチのオフと第２のスイッチのオン、あるいは第１および第２のスイッチのオフの３つの組み合わせのみが制御回路で生成され得ること、そしてこの制御回路は常に上記の３つのスイッチング信号の対の組み合わせのうちの１つのみで上記のスイッチを制御すること、を備えることによって達成される。
【０００６】
本発明による解決の有利な点は、制御回路はプロセッサの単一信号出力による制御しか必要とせず、更に、機能的な信頼性を確実に高めること、即ち、３つのスイッチング信号の対の組み合わせのみを許容する上記の回路によって、両方の電子スイッチがスイッチオンして、その結果電源電圧とグラウンドの間で短絡が生ずるというクリチカルなスイッチング信号の対の組み合わせが如何なる時点でも生じ得ないことを完全に保証することにおいて見られる。
【０００７】
上記の結果、本発明による制御装置はプロセッサの単一信号出力しか必要としないという有利な点のみならず、それは本来的にクリチカルな短絡状態を排除するスイッチング信号の対の組み合せのみを許容し、その結果運転信頼性の向上を保証するという利点をも同時に有する。
【０００８】
本発明による制御は、方向の変更を伴うＤＣモータを制御するために使用される２つのハーフブリッジに対して有利であるのみならず、特に、例えば、少なくとも３つのハーフブリッジを必要とする３相モータのような形態の電子整流子モータを運転するためにも有利である。
【０００９】
特に、プロセッサの２つの信号出力が使用されていた先行技術の場合そうであったように、先行技術から公知の方法の場合は、電子スイッチが両方共スイッチオンするようにする信号状態によって上記の２つの信号出力が占められてしまう場合を引き起こす可能性が、たとえこれが短時間の間だけ生ずる場合であっても、外部あるいは内部エラーに対して常にあったが、本発明による制御は、もはや、プロセッサの如何なるタイプのプログラミングエラーや機能的なエラーに対しても影響されにくい。
【００１０】
１つの信号出力を用いて明確に管理された形態で３つのスイッチング信号の対の組み合わせを全て制御することができる可能性については、種々の可能性が考えられる。特に有利な解決方法は、制御回路に接続された信号出力で「ハイ(High)」信号状態かあるいは「ロー(Low)」信号状態、あるいはその電位をそれ自体自由に設定できる「トライステート(Tristate)」信号状態となるようにすることを備えることである。
【００１１】
本発明による制御の制御回路は、これらの３つの信号状態を用いて、ハーフブリッジの電子スイッチを動作させるための３つの必要なスイッチング信号の対の組み合わせを生成することが可能である。
【００１２】
特に、簡単な解決方法は、この場合、制御回路に接続されたプロセッサの信号出力が制御回路の供給電圧かあるいはグラウンドにあるか、あるいは自由な電位設定を許容するようにすることを備えることであり、ここで自由な電位設定は「トライステート」信号状態に相当し、一方「ハイ」信号状態は供給電圧に、そして「ロー」信号状態はグラウンドに相当する。
【００１３】
上記の３つの許容されるスイッチング信号の対の組み合わせのみを規定するために可能な最も高い信頼性を達成するためには、この３つのスイッチング信号の対の組み合わせを規定するための制御回路が自由にプログラムできない段を含むことが提供されるのが好ましい。この自由にプログラムできない段によって全てのプログラムエラーや制御エラーに無関係にスイッチング信号の対の組み合わせの唯一の明確な規定を行うことが可能となる。
【００１４】
これは、実配線部品（ハードワイヤ部品）を有し、その結果上記の３つのスイッチング信号の対の組み合わせの１つを常に「強制する」段によって、特に簡単な方法で実現できる。
更に、制御回路が、信号出力での上記の信号の対の組み合わせとそのスイッチング状態との間の固定された関連を確立する、即ちスイッチング信号の対の組み合わせ自身が唯一に明確に規定されるのみならず、信号状態に対する上記の関連もプログラムエラーや他の機能不全によって乱されることがあり得ないようにすることを確立する自由にプログラムできない段を含む場合は信頼性のある運転のために特に有利である。
この場合も、上記の段がハードワイヤ部品を有するならば特に有利である。
このような制御回路の構成方法に関しては、種々の可能性が考えられる。
例えば、好適な解決方法は、制御回路が、プロセッサの信号出力によって制御できて、しかもその信号出力での信号状態を予め備えられたスイッチング信号の対の組み合わせと唯一に明確に相互に関連付けることを簡単な方法で可能にする２つのコンプリメンタリー段を有するようにすることを備えることである。
コンプリメンタリー段の特に簡単な制御は、これが同じ大きさの抵抗器を介して信号出力に接続されるものによって達成できる。
原理的には、信号出力に既に結合されている上記の段によって電子スイッチを制御することが考えられるであろう。
【００１５】
可能な最適な機能という点からは、制御回路が電子スイッチの各々に対する駆動回路を有するのが有利である。
この駆動回路は、上記のスイッチング信号の対の組み合わせを強制する段の制御出力での状態を単に変換するのみで、その結果必ずしも上記の３つのスイッチング信号の対の組み合わせを許容するのみであるように設計される必要がないことが好ましい。
【００１６】
電子スイッチは通常の、保護のために並列に接続されたフリーホイールダイオードを有するＦＥＴトランジスタである。しかしながら、トランジスタに既に取付けられているようなフリーホイールダイオードは比較的に高いブレークダウン電圧を有し、ブレークダウンの際にかなりの熱の発生をもたらすことになる。
このために、プロセッサでの供給電圧のブレークダウンの際に、制御回路は第１のスイッチがスイッチオフされ第２のスイッチがスイッチオンされるスイッチング信号の対の組み合わせを生成し、したがって相タップのグラウンドへの接続が常に行われ、その結果、例えばこのハーフブリッジで運転されるモータのブレ―キングが常に行われるようになることが提供されることが好ましい。
これは本発明による制御の信頼性を保障する更なる機能を表す。
【００１７】
更に、本発明による制御の特に有利な構成は、プロセッサの信号出力での「トライステート」信号状態の場合に、制御回路は第１と第２のスイッチがスイッチオフされるスイッチング信号の対の組み合わせを生成することを備えることである。
この解決方法は、例えば、プロセッサに対する「リセット」信号で、「トライステート」スイッチング状態が生じ、そしてその結果として相タップを介した負荷の制御をスイッチオフするという大きな利点を有する。
【００１８】
ハーフブリッジのスイッチング信頼性に関して最適化された特に有利な解決方法は、制御回路が、プロセッサの信号出力での「トライステート」信号状態の場合、それが自動的に「ハイ」と「ロー」の信号状態の電位の間にある電位を設定するように形成されることを提供することである。
【００１９】
この解決方法は、プロセッサの信号出力を「ハイ」信号状態から「ロー」信号状態へ、あるいはその逆に「ロー」信号状態から「ハイ」信号状態へ切替えるときでさえも、制御回路が「トライステート」信号状態として認識する電位を常に通過し、従って、「ロー」信号状態に相当するスイッチング信号の対の組み合わせから「ハイ」信号状態に相当するスイッチング信号の対の組み合わせへの移行の場合に、制御回路は常に、まず最初に、第１のスイッチと第２のスイッチの両方をスイッチオフにする「トライステート」スイッチング状態に相当するスイッチング信号の対の組み合わせに移り、従って、スイッチの1つのスイッチオンの前にはそれに先だって２つのスイッチが常に「トライステート」信号状態によってスイッチオフされるので、一方のスイッチが、他方のスイッチがスイッチオンする前に適時にスイッチオフされないことによって、ハーフブリッジを通しての短絡が生ずるということは如何なるときも生じ得ないという特に大きな利点を有する。
【００２０】
更に、負荷のインダクタンスと第１のスイッチのスイッチオフのために必要な場合は第２の電子スイッチの駆動回路が第２の電子スイッチをフリーホイール状態に自動的に切り換えることは特に有利である。この解決方法は、第２の電子スイッチに一体化されたフリーホイールダイオードを必ずしも使用する必要がなく、その代わりにハーフブリッジの第２の電子スイッチを能動的にオンしてフリーホイール状態にすることができるという大きな利点を有する。
【００２１】
更に、本発明による目的はまた、少なくとも２つのハーフブリッジの相タップを介して供給される負荷のための制御装置によっても達成され、本発明は、ハーフブリッジの各々がこれまでについての特許請求の範囲に記載のいずれか一つの制御で制御され得ること、および制御回路の各々がそれらに属する共通のプロセッサの信号出力によってそれぞれ制御され得ることを提供する。
【００２２】
この解決方法の利点は、各プロセッサが各制御に対して専用の信号出力を有し、それによって対応する制御回路を制御し、したがって、ＤＣモータの場合は１つのプロセッサと２つの制御回路のみが必要となり、そして例えば３相モータ方式の電子整流子モータの場合は１つのプロセッサと３つ以上の制御回路が必要とされるのみであるということである。
【００２３】
この制御装置はまた、ハーフブリッジのそれぞれスイッチオンされるべき電子スイッチの少なくとも１つのパルス幅変調運転によってハーフブリッジがそれらの電力の制御が可能であるときに特に有利に動作させることができる。
【００２４】
即ち、対応する電子スイッチがオンする通常の時間の間に供給される電力の、パルス幅変調されたスイッチング信号の使用による低減が、例えば０％から１００％の範囲のパルス幅変調率で可能である。
【００２５】
原理的には、パルス幅変調の場合においては、対応するハーフブリッジの第１の電子スイッチと対応する他のハーフブリッジの第２の電子スイッチの両方を同時に、かつパルス幅変調運転における対応するスイッチング信号とクロック同期して動作させることが考えられるであろう。
【００２６】
しかしながら、パルス幅変調運転において、ハーフブリッジの１つの第１の電子スイッチをパルス幅変調された形態で運転することができ、そしてもう１つのハーフブリッジの対応する第２の電子スイッチを上記のパルス幅変調運転中常にオンさせる、従って、各場合において対応する第１の電子スイッチのみがパルス幅変調運転で運転され、一方他方の、第２の電子スイッチは上記のパルス幅変調運転中はそれぞれ常にスイッチオンされたままでいるようにする場合が特に有利であることが証明された。
【発明を実施するための最良の形態】
【００２７】
本発明によるこの解決方法の更なる特徴および利点は以下の記載および幾つかの実施例の図による説明の主題である。
【００２８】
図１に示されている回転の方向を変えてＤＣモータＭを運転するための制御装置の回路図は、それぞれその一方上に給電端子１２Ａと１２Ｂを有してこの給電端子によって電源電圧ＵＶに接続され、またそれぞれその他方上にグラウンド端子１４Ａと１４Ｂを有して、このグラウンド端子を介してグラウンドに接続された２つのハーフブリッジ１０Ａと１０Ｂを含む。
【００２９】
ハーフブリッジ１０Ａと１０Ｂの各々は、そこに、それぞれ、例えばＦＥＴトランジスタで、そのドレイン端子Ｄによってそれぞれの電源端子１２Ａあるいは１２Ｂに直接接続され、またそのソースＳによってそれぞれのハーフブリッジ１０Ａあるいは１０Ｂのセンタタップ１８Ａあるいは１８Ｂに接続される第１の電子スイッチ１６Ａと１６Ｂを有する。
【００３０】
センタタップ１８Ａと１８Ｂの間には、それぞれ、例えば同じくＦＥＴトランジスタで、上記と同様にそのドレイン端子Ｄによってセンタタップ１８Ａと１８Ｂにそれぞれ接続され、またそのソース端子Ｓによってそれぞれグラウンド端子１４Ａと１４Ｂに接続される第２の電子スイッチ２０Ａと２０Ｂが配置されている。
センタタップ１８Ａと１８ＢはＤＣモータＭのための相端子を表し、ＤＣモータＭの１つの接続リード２２はセンタタップ１８Ａにつながれ、ＤＣモータの他の接続リード２４はセンタタップ１８Ｂにつながれている。
ハーフブリッジ１０Ａと１０Ｂの各々の電子スイッチ、それぞれ１６Ａと２０Ａと、１６Ｂと２０Ｂは、それぞれのゲートＧに接続された制御端子、それぞれ２６Ａと３０Ａと、２６Ｂと３０Ｂとを有し、ハーフブリッジ１０Ａと１０Ｂの各々の制御端子、それぞれ２６Ａと３０Ａと、２６Ｂと３０Ｂとはそれぞれ専用の制御回路３２Ａと３２Ｂに接続されている。
この場合における制御回路３２Ａはハーフブリッジ１０Ａの電子スイッチ１６Ａと２０Ａに対するスイッチング信号Ｓ１ＡとＳ２Ａを発生し、一方制御回路３２Ｂはハーフブリッジ１０Ｂの電子スイッチ１６Ｂと２０Ｂに対するスイッチング信号Ｓ１ＢとＳ２Ｂを発生する。
【００３１】
図１による制御装置で、ＤＣモータＭをそれによって２つの回転方向に、即ち、一方ではハーフブリッジ１０Ａの第１の電子スイッチ１６Ａとハーフブリッジ１０Ｂの第２の電子スイッチ２０Ｂをオンにすることによって一方の回転方向に、そしてハーフブリッジ１０Ｂの第１の電子スイッチ１６Ｂとハーフブリッジ１０Ａの第２の電子スイッチ２０Ａをオンにすることによって反対の回転方向に制御することができ、この各場合において他方の電子スイッチはオンにされない。
また、電子スイッチ１６Ａと２０Ａも１６Ｂと２０Ｂも全てオンされない場合はＤＣモータＭをシャットダウンすることができる。
【００３２】
本発明の場合においては、制御回路３２Ａと３２Ｂの各々を結局同じプロセッサ３４によってではあるが、しかし同じプロセッサ３４の異なった信号出力３６Ａと３６Ｂによって制御することができる。
制御回路３２Ａと３２Ｂの各々は結局プロセッサ３４と共にそれぞれのハーフブリッジ１０Ａと１０Ｂに対する制御４０Ａと４０Ｂを形成する。
【００３３】
しかしなら、上記のハーフブリッジは、図１の回路図に表されているようなＤＣモータＭを制御するために使用されるのみならず、図２に表されているような、電子整流子モータＤＭを制御するための制御装置においても使用することができ、この場合においては２つのハーフブリッジではなくその代わりに３つの同様なハーフブリッジ１０Ａ、１０Ｂ、および１０Ｃを備え、このハーフブリッジ１０Ａから１０Ｃは図１による回路図の場合におけるハーフブリッジ１０Ａと１０Ｂと同じように構成される。
それぞれのハーフブリッジ１０Ａと１０Ｂと１０Ｃのセンタタップ１８Ａあるいは１８Ｂあるいは１８Ｃはそれぞれ電子整流子モータＤＭに対する相の１つを提供する。
ハーフブリッジ１０Ａから１０Ｃの各々は結局、そこでそれぞれ制御回路３２Ａと３２Ｂと３２Ｃに接続され、これらの制御回路の各々はプロセッサ３４、この場合それぞれ３つの信号出力３６Ａと３６Ｂと３６Ｃを有するプロセッサ３４と相互に情報を交換する。
それぞれの制御回路３２Ａ、３２Ｂ、３２Ｃを介してのマイクロプロセッサによってのハーフブリッジ１０Ａ、１０Ｂおよび１０Ｃの制御に依存して、電子整流子モータＤＭの回転速度および回転方向を周知の方法で制御することができる。
【００３４】
本発明による制御４０の第１の実施例は図３に表されている。
これはプロセッサ３４とは別に、ハーフブリッジ１０の電子スイッチ１６と２０を制御するための制御回路３２を含む。
この目的のために、制御回路３２の制御のためだけの役目をし、その結果としてハーフブリッジ１０の制御の役目だけするプロセッサ３４の信号出力３６は２つのコンプリメンタリー制御段４６と５０の共通の制御入力４２に接続される。
この場合の制御段４６はＰＮＰトランジスタ５６を含み、そのエミッタＥは、電圧ＵＳが存在するプロセッサ３４の供給電圧端子５２に接続され、一方トランジスタ５６のコレクタＣは抵抗器５８を介してグラウンドになる。
更に、トランジスタ５６のベースは抵抗器５９を介して制御入力４２に接続される。
更に、第２の制御段５０はＮＰＮトランジスタ６０を含み、そのエミッタＥはグラウンドに接続され、一方コレクタＣは抵抗器６２を介して供給電圧端子５２に接続され、そしてベースＢは抵抗器６４を介して制御入力４２に接続される。
第１の制御段４６はその結果トランジスタ５６のコレクタＣに接続された制御出力６６を有し、第１の電子スイッチ１６を制御するためのスイッチング信号Ｓ１をそこで再び発生する駆動回路６８を制御する。
更に、第２の制御段５０は、トランジスタ６０のコレクタに接続されてそれによって駆動回路７２の制御を行う制御出力７０を有し、そこで第２の電子スイッチ２０に対するスイッチング信号Ｓ２を発生する。
【００３５】
ハーフブリッジ１０に対する本発明による制御４０の第１の実施例の場合においては、プロッセッサ３４は、３つのスイッチング状態、即ち、信号出力３６が「ハイ(High)」である第１の信号状態、信号出力が「ロー(Low)」である第２の信号状態、そして信号出力が確定した電位を有しない第３の信号状態であるが、しかし、プロセッサ３４において内部的に「トライステート(Tristate)」状態に切り換えられる、即ち、プロセッサ３４の入力として切り換えられ、その結果として信号出力３６の外部配線によって生成される電位にそれ自体が設定される第３の信号状態の３つのスイッチング状態のトータルを信号出力３６で生成することができるように形成される。
これらの３つの信号状態は制御回路３２において以下のような作用を有する。信号出力３６が「ハイ」である第１の信号状態の場合においては、第１の制御段４６のトランジスタ５６はオフになり、それにより制御出力３６は抵抗器５８の影響のためにグラウンドになる。
他方、第２制御段５０のトランジスタ６０はオンになり、従って第２制御段５０の制御出力７０は同じく「ロー」、即ちグラウンドになる。
【００３６】
駆動段６８はそのとき、「ロー」状態が制御出力６６にあるときはいつでもスイッチング信号Ｓ１＝０を発生し、その結果第１の電子スイッチ１６がオフになるような方法で形成される。
「ロー」状態が同様に制御出力７０に存在する場合は、駆動回路７２はスイッチング信号Ｓ２＝「ハイ」を発生し、その結果第２の電子スイッチ２０をオンにし、従ってハーフフブリッジ１０のセンタタップ１８は能動的にグラウンドに切り換えられる。
他方、「ロー」状態が信号出力３６に存在する場合は、これは、第１制御段４６のトランジスタ５６および第２制御段５０のトランジスタ６０をそれぞれオンおよびオフさせるようにし、従って、トランジスタ５６が供給電圧端子５２との直接接続を確立するので「ハイ」状態が制御出力６６に存在し、また他方では、第２の制御段５０のトランジスタ６０がオフし、その結果制御出力７０は同様に、抵抗器６２を介して供給電圧端子５２の電圧になるので、制御出力７０に「ハイ」状態が同じく存在することになる。
【００３７】
駆動回路６６が上記に対応するように形成される結果として、制御出力６６での「ハイ」状態は、この駆動回路がスイッチング信号Ｓ１＝「ハイ」を発生するようにし、その結果第１の電子スイッチ１６をオンにするようにし、一方制御出力７０で「ハイ」状態を有する駆動回路７２はスイッチング信号Ｓ２＝「ロー」を発生し、その結果第２の電子スイッチ２０をオンさせないようにする。その結果、センタタップ１８は能動的に電源電圧ＵＶに切り換えられる。
他方、信号出力３６が「トライステート」状態に切り換えられる場合は、これが電位を予め決めるのではなく、その電位は信号出力３６の外部配線に相当するようにそれ自体で設定されることができる。
抵抗器５９と６４は同じ大きさのものであり、その上トランジスタ５６と６０のベース−エミッタ電圧は同様に大きさがほぼ等しいということのために、丁度電圧ＵＳの半分に相当する電位が制御入力４２でそれ自体で設定される。
これにより第１の制御段４６のトランジスタ５６がオンし、その結果として制御出力６６で「ハイ」状態が存在し、それにより今度は駆動回路６８がスイッチング信号Ｓ１＝０を発生することになる。
更に、「トライステート」状態においては、第２制御段５０のトランジスタ６０が同様にオンし、従って、制御出力７０は「ロー」状態を有し、その結果駆動回路７２はスイッチング信号Ｓ２＝０を発生する。
即ち、信号出力３６での「トライステート」信号状態は制御スイッチ１６と２０の両方をオフさせる。
【００３８】
ハーフブリッジ１０に対する本発明による制御回路３２の第１の実施例の利点は、信号出力３６での３つの信号状態「ハイ」、「ロー」および「トライステート」が強制的に関連させられたスイッチング信号の対の組み合わせ、即ち、Ｓ１＝０とＳ２＝１と、あるいはＳ２＝０とＳ１＝１と、あるいはＳ１＝０とＳ２＝０を有し、従って、どの時点でもハーフブリッジ１０は、第１の電子スイッチ１６と第２の電子スイッチ２０の両方がオンするほど誤制御されることはあり得なく、多くても電子スイッチ１６と２０のうちの１つがオンするだけであるということに見られる。
【００３９】
更に、第１の実施例によって提供されるような本発明による制御回路３２は、信号出力での「ハイ」スイッチング状態から「ロー」スイッチング状態への移行、あるいは「ロー」スイッチング状態から「ハイ」スイッチング状態への移行の場合、信号出力３６で常に電圧ＵＳ／２を通過し、その結果信号入力４２が、「トライステート」スイッチング状態に一致するＵＳ／２に切り換えられ、従って、電子スイッチ１６と２０の両方が強制的に先立ってスイッチオフされる、即ち、電子スイッチ１６あるいは２０のうちの一方がスイッチオンされ、そして他方がスイッチオフされる状態から、電子スイッチ１６、２０の他方がスイッチオンされそれと違う方がスイッチオフされる状態への移行で、両方の電子スイッチ１６と２０が少なくとも短時間の間スイッチオフされる状態を常に通過し、従って結果的にハーフブリッジ１０の完全なスイッチングオフが短時間の間常に行われ、そしてその結果第１の電子スイッチ１６と第２の電子スイッチ２０の両方が、たとえこのような短時間の間でもスイッチオンされるような状態が生じる時間があり得ないという利点を有する。
【００４０】
更に、本発明による回路の第１の実施例はまた、供給電圧ＵＳの供給電圧端子５２でのブレークダウン（Znsammenbruch）の場合、制御出力６６と制御出力７０の両方が「ロー」状態になり、それにより第２の電子スイッチ２０がオンし、その結果センタタップ１８が常にグラウンドになるという結果になり、それは電気モータの場合はそのブレーキングになるという利点を更に有する。
最後に、本発明による制御回路はまた、プロセッサ３４のリセットスイッチ７４を作動させるとき信号出力３６は常に「トライステート」状態に移り、それにより両電子スイッチ１６と２０も常にプロセッサ３４のリセットの状態においてはスイッチオフされるという利点を更に有する。
【００４１】
図による説明のために、図４によるテーブルに、信号出力３６でスイッチング状態がスイッチング信号Ｓ１とＳ２の個々のスイッチング信号の対の組み合わせとどのように関連付けられるかが要約されている。
図５に表されている、本発明による制御回路３２’の第２の実施例の場合においては、駆動回路を有するディスクリート構成の完全な形の制御回路３２’が表されているが、プロセッサ３４は表されていなく、その代わりにその信号出力３６のみが表されている。
信号出力３６は、第１の実施例の場合と同じように制御入力４２’に接続され、それを介して第１の制御段４６’を制御することが可能であり、そのトランジスタＴ１０４はそのベースＢで抵抗器Ｒ１０８を介して制御入力４２’に接続され、またそのエミッタＥでグラウンドに接続されている。
トランジスタＴ１０４はまた、トランジスタＴ１０５とＴ１０６を含む第１の駆動回路６８’を制御し、それらのところで、制御端子２６を介して第１の電子スイッチ１６のゲートＧを制御するためにスイッチング信号Ｓ１を発生する。
スイッチオンのために利用できる十分に高い電圧を有するために、ヨーロッパ特許出願0 855 799に関連して述べられているように、第１の駆動回路はダイオード１００とコンデンサＣ１０３を含み、それらは電源端子１２とセンタタップ１８との間に直列に接続され、センタタップ８０を有し、そこで、電子スイッチ１６をスイッチオフした後再びそれをスイッチオンするとき高い電圧が電子スイッチをオンさせるために利用できる。
特許出願0 855 799に述べられていると同様に、この場合には抵抗器Ｒ１１４を有するトランジスタＴ１０６はスイッチオン段を形成し、一方トランジスタ１０５はスイッチオフ段を形成する。
【００４２】
第２の制御段５０’は、本発明による制御回路の第２の実施例の場合においては、トランジスタＴ１００によって形成され、そのベースは抵抗器Ｒ１０９を介して同じく制御入力４２’に接続され、一方エミッタＥは供給電圧端子５２’に直接接続され、コレクタＣは直列接続された抵抗器Ｒ１０５とＲ１０６を介してグラウンドになる。
抵抗器Ｒ１０５とＲ１０６の間のセンタタップ８２は、第２の駆動回路７０’の一部であるトランジスタＴ１０７を制御するために使用される。トランジスタＴ１０７はそのコレクタＣで抵抗器Ｒ１１０を介して電源端子１２に接続され、また直接グラウンドになっているエミッタを有し、一方そのベースＢは抵抗器Ｒ１０５と１０６の間のセンタタップ８２に直接接続されている。
更に、トランジスタＴ１０７のベースＢはダイオードＤ１０１を介してセンタタップ１８に接続される。
この場合におけるスイッチング信号Ｓ２はトランジスタＴ１０７と抵抗器Ｒ１１０の間のセンタタップ８４に生じ、このセンタタップ８４は制御端子３０を介して第２の電子スイッチ２０のゲートに接続される。
【００４３】
制御回路３２’の機能を図示するために、信号出力３６での個々のスイッチング状態が図６に、本発明による制御回路の第２の実施例において生ずる状態とのそれらの組み合わせにおいて表されている。
信号出力３６での「ハイ」の信号状態は従って第１の制御段４６’の制御出力６６’で「ロー」の状態にし、またその結果Ｓ１＝「ロー」の状態にする。
更に、上記の「ハイ」の信号状態は、第２の制御段５０’の制御出力７０’で「ロー」の状態にし、その結果第１の実施例の場合と同じようにＳ２＝「ハイ」の状態にし、従ってセンタタップつまり相端子１８はグラウンドになる。
同じようにして、信号出３６での「ロー」信号状態は第１の制御段４６’の制御出力６６’で「ハイ」状態を生じさせ、その結果再度Ｓ１＝「ハイ」の状態にし、一方上記の「ロー」信号状態はまた第２の制御段５０’の制御出力７０’で「ハイ」状態を生じさせ、それにより再度スイッチング信号Ｓ２＝「ロー」となる結果になり、その結果ハーフブリッジ１０はセンタタップ１８を電源電圧ＵＶに切り換える。
最後に、「トライステート」状態は再度制御出力６６で「ロー」の状態を生じさせ、従ってＳ１は同じく「ロー」となり、一方「ハイ」状態は第２の制御段５０’の制御出力７０で与えられ、それによりスイッチング信号Ｓ２が同じく「ロー」に等しくなり、その結果ハーフブリッジ１０はスイッチオフされる。
【００４４】
更に、本発明による制御回路の第２の実施例はまた、ダイオード１０１を介して、即ち、センタタップ１８での電圧が負になるときはいつも、第２の電子スイッチ２０が駆動回路７２を介して明確なフリーホイール状態に制御されるという利点を有する。その結果、フリーホイール電流は、第２の電子スイッチ２０に必然的に付属する、かなりの内部抵抗を有するフリーホイールダイオードＦを介して流れる必要がなく、その代わりに電子スイッチ２０の強制的なフリーホイールスイッチングが行われ、従って内部抵抗はより低くなり、その結果、熱の発生がより少なくなる。
更に、第１の制御回路の場合と同じように、第２の制御回路の場合でも、供給電圧ＵＳのブレークダウンによりハーフブリッジ１０がＳ１＝「ロー」でＳ２＝「ハイ」の状態に移り、即ち、センタタップ１８がグラウンドに接続され、その結果モータが運転している場合はモータのブレ―キングが生ずるようになる。
【００４５】
これまでの、特に図１および図２による制御装置の個々の実施例の説明に関連しては、モータＭあるいは電子整流子モータＤＭは常にフルスピードで運転されていると仮定してきた。
しかしながら、本発明による解決方法では、例えば図１による制御装置で、ＤＣモータＭをパルス幅変調運転において電力を低減して運転することも可能である。
例えば、ＤＣモータＭが時間期間ｔ1とｔ2のあいだ時計回りの回転で運転される場合は、第１のハーフブリッジ１０Ａの第１の電子スイッチ１６Ａは、図７に示されているように、ｔ1からｔ2の時間においてパルス幅変調されたスイッチング信号Ｓ１Ａで運転される。
他方、第２のハーフブリッジ１０Ｂの第２の電子スイッチ２０Ｂはｔ1からｔ2までの時間においてパルス幅変調されたスイッチング信号で同様に制御されるのではなく、その代わりに、スイッチング信号Ｓ１Ａがオン状態かオフ状態かに係らずこの時間中は信号Ｓ２Ｂのように連続的にスイッチオンされる、即ち連続的にスイッチは作動状態にされる。
【００４６】
この解決方法は、プロセッサ３４が、信号出力３６Ａでのパルス幅変調された信号と同期したパルス幅変調された信号状態を信号出力３６Ｂで同様に送る必要がなく、その代わりに、それと同じ時間期間中は第２のハーフブリッジ１０Ｂの第２の電子スイッチ２０Ｂに対しては連続した「ハイ」信号を生じさせる信号状態を送り、それにより第２の電子スイッチ２０Ｂを時間期間ｔ1から時間期間ｔ2までの間スイッチオンされたままにしておくという利点を有する。
【図面の簡単な説明】
【００４７】
【図１】本発明による方法で制御された２つのハーフブリッジを有するＤＣモータのための制御装置を示す図である。
【図２】本発明による方法で制御された３つのハーフブリッジを有する電子整流子モータのための制御装置を示す図である。
【図３】本発明のハーフブリッジによる制御の第１の実施例を示す図である。
【図４】ハーフブリッジに対するスイッチング信号の対の組み合わせを有するプロセッサの信号出力での信号状態の組み合わせの図表を示す図である。
【図５】本発明のハーフブリッジによる制御の第２の実施例を示す図である。
【図６】ハーフブリッジに対するスイッチング信号の対の組み合わせを有するプロセッサの信号出力での信号状態の組み合わせの図表を示す図である。
【図７】ハーフブリッジのパルス幅変調された制御を有する図１による制御装置を動作させる方法の図表を示す図である。
【図１】
2004521595.tif 000003
【図２】
2004521595.tif 000004
【図４】
2004521595.tif 000005
【図６】
2004521595.tif 000006
【国際公開パンフレット】
2004521595.tif 000007
2004521595.tif 000008
2004521595.tif 000009
2004521595.tif 000010
2004521595.tif 000011
2004521595.tif 000012
2004521595.tif 000013
2004521595.tif 000014
2004521595.tif 000015
2004521595.tif 000016
2004521595.tif 000017
2004521595.tif 000018
2004521595.tif 000019
2004521595.tif 000020
2004521595.tif 000021
2004521595.tif 000022
2004521595.tif 000023
2004521595.tif 000024
2004521595.tif 000025
2004521595.tif 000026
2004521595.tif 000027
2004521595.tif 000028
2004521595.tif 000029
2004521595.tif 000030
2004521595.tif 000031
2004521595.tif 000032
2004521595.tif 000033
2004521595.tif 000034
2004521595.tif 000035
2004521595.tif 000036
2004521595.tif 000037
2004521595.tif 000038
2004521595.tif 000039
2004521595.tif 000040
2004521595.tif 000041
【国際調査報告】
2004521595.tif 000042
2004521595.tif 000043
2004521595.tif 000044
2004521595.tif 000045