(57)【要約】【課題】サブミクロン・サイズ（Ｙｃ）のセル型電力ＭＯＳＦＥＴ等のトレンチ−ゲート構造半導体装置の製造方法を提供する。【解決手段】横壁スペーサ（５２）を用いた自己整合技術によりソース領域（１３）とコンタクト・ウインドウ（１８ａ）がトレンチ−ゲート構造（１１）を含む狭いトレンチ（２０）と自己整合するようにソース電極（３３）を形成する。トレンチ−ゲート構造（１１）形成後にトレンチ（２０）近傍にドーピング濃度（Ｎａ；ｐ）が高精度に制御されてチャネル形成領域（１５）が設けられる。この高精度濃度制御には、マスク（５１）からスペーサ（５２）を除去した後にドーパントを注入してトレンチ−ゲート構造（１１）近傍に、ソース・ドーパントを注入用ドーピング・ウインドウ（５１ｂ）を設ける。高エネルギドーパント注入（６１）又は他のドーピング・プロセスにより、トレンチ（２０）近傍並びにマスク（５１、５１ｎ）下部横方向に拡散するようチャネル・ドーパントを注入する。ドーピング・ウインドウ（５１ｂ）とマスク（５１、５１ｎ）下部のドーピング・プロファイルが均一になる。高イオンエネルギ、高ドーズにより、ドーピング・ウインドウ（５１ｂ）からのドーパント・イオン（６１）がマスク（５１）下部横方向に拡散し、さらにマスク（５１）を貫通して基体（１００）下部に注入される。
2004520718.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のソース領域から第２導電型のチャネル形成領域を介して前記第１導電型のドレイン領域へ延在するトレンチ内にトレンチ−ゲート構造を有するトレンチ−ゲート構造半導体装置の製造方法であって、
（ａ）半導体基体表面上の第１マスク内の幅広いウインドウの横壁に横壁延長部を設けて狭いウインドウを確定し、
（ｂ）前記狭いウインドウから前記基体にトレンチをエッチングしてゲートを前記トレンチ内に設け、
（ｃ）前記ソース領域を前記トレンチの横壁に隣接するように設け、そして
（ｄ）少なくとも前記基体表面の前記第１マスクの一部分を残すように前記横壁延長部を除去して前記第１マスクと前記トレンチ−ゲート構造の間にドーピング・ウインドウを形成し、そして、少なくとも前記ドーピング・ウインドウを介して前記第２導電型のド−パントを注入して前記トレンチの横壁に隣接し前記第１マスク下部に横方向に延びる前記チャネル形成領域を形成することを特徴とする製造方法。
【請求項２】
前記工程（ｄ）は、前記第２導電型のド−パントイオンを前記ドーピング・ウインドウから注入し、前記ドーパントイオンが前記第１マスク部分の下部横方向に拡散するように十分高エネルギで且つ高ドーズで行うことを特徴とする請求項１記載の製造方法。
【請求項３】
前記エネルギは、前記ドーパントイオンが前記第１マスク部分を貫通して前記基体下部に注入され横方向に拡散するような十分高いエネルギであることを特徴とする請求項２記載の製造方法。
【請求項４】
前記ドーパントイオンはボロンであり、２００ｋｅＶを超える注入エネルギで注入されることを特徴とする請求項１又は２記載の製造方法。
【請求項５】
前記工程（ａ）において、前記第１マスクは下層部分上に上層部分を設けた複合体であり、前記下層部分から前記上層部分をエッチングできるように前記上層部分は前記下層部分とは異なる材料で構成し、前記工程（ｄ）において、前記下層部分から前記ドーパントイオンを注入する前に前記下層部分から前記上層部分をエッチング除去することを特徴とする請求項３記載の製造方法。
【請求項６】
前記上層部分は二酸化シリコンであり、前記下層部分は窒化シリコンであることを特徴とする請求項５記載の製造方法。
【請求項７】
前記注入ドーパントイオンの前記エネルギ及び前記ドーズは、前記ドーピング・ウインドウから注入される前記ドーパントイオンが前記第１マスク部分から少なくとも０．４μｍ以下で横方向に拡散するような高いエネルギ及びドーズであることを特徴とする請求項２乃至６何れかに記載の製造方法。
【請求項８】
前記第１マスクとこれに係わるウインドウは、前記第１マスクに対して所定の幅を有する装置セルが確定するような配置状態にあり、前記工程（ｄ）において、前記セルの前記ドーピング・ウインドウから注入される前記ドーパントが前記第１マスク下部で実質的に均一なドーピング・プロフィルを示すことを特徴とする請求項１乃至７何れかに記載の製造方法。
【請求項９】
前記第１マスクとこれに係わるウインドウは、前記セルのピッチが約１μｍ以下になるような配置状態にあることを特徴とする請求項１乃至８何れかに記載の製造方法。
【請求項１０】
前記横壁延長部を除去して前記ドーピング・ウインドウを確定する前に前記ゲートを前記トレンチ内に設けることを特徴とする請求項１乃至９何れかに記載の製造方法。
【請求項１１】
前記トレンチをエッチングした後に、前記横壁延長部を除去して前記ドーピング・ウインドウを含む前記幅広いウインドウを再度露出させ、前記幅広いウインドウとこの内部の前記トレンチにゲート材料を満たし、そしてエッチバックにより前記トレンチ内に前記ゲートを残すことを特徴とする請求項１乃至９何れかに記載の製造方法。
【請求項１２】
前記横壁延長部を除去する前に、前記トレンチを満たし、前記トレンチ上部の前記横壁延長部と前記第１マスク上部まで達する厚みに絶縁材料を堆積し、エッチングにより前記横壁延長部を除去し、前記絶縁材料が前記トレンチの下部のみに残るようにエッチバックを行い、その後、前記トレンチ下部内の前記絶縁材料上の前記トレンチの一部分に前記ゲートを設けることを特徴とする請求項１１記載の製造方法。
【請求項１３】
前記工程（ｄ）で前記チャネル形成領域を形成する後に、前記第１マスク部分の前記幅広いウインドウ内の前記トレンチ−ゲート構造上に絶縁上部層を形成し、前記第１マスク部分を除去して前記絶縁上部層内にコンタクト・ウインドウを形成し、そして前記コンタクト・ウインドウにおいて前記ソース領域とコンタクトをとり、前記トレンチ−ゲート構造上の前記絶縁上部層まで延在するようにソース電極を堆積することを特徴とする請求項１３記載の製造方法。
【請求項１４】
前記幅広いウインドウを満たし、この幅広いウインドウを超えて前記第１マスク部分上部まで達する厚みに絶縁材料を堆積し、エッチバックにより前記絶縁材料が前記トレンチ−ゲート構造上と前記ドーピング・ウインドウ内に残るように前記絶縁上部層を設けることを特徴とする請求項１３記載の製造方法。
【請求項１５】
前記ゲートを前記基体表面レベル下の前記トレンチ部分に形成し、そしてその後堆積されエッチバックされた前記絶縁材料を前記トレンチの上部に残し且つ前記トレンチから横方向に前記ドーピング・ウインドウへと延在させることを特徴とする請求項１４記載の製造方法。
【請求項１６】
前記ゲートを前記基体表面レベル下の前記トレンチ部分に形成し、絶縁材料を前記トレンチの上部に堆積して絶縁上部層を前記ゲート上に形成し、前記工程（ｄ）の後に、第１マスク部分を除去して前記ドーピング・ウインドウを含むコンタクト・ウインドウを設け、前記コンタクト・ウインドウにおいて前記ソース領域とコンタクトをとり、前記トレンチ−ゲート構造上の前記絶縁上部層まで延在するようにソース電極を堆積することを特徴とする請求項１乃至１５いずれかに記載の製造方法。
【請求項１７】
前記コンタクト・ウインドウを設けた後、前記第２導電型のドーパントを前記コンタクト・ウインドウを介して前記基体内に注入して前記チャネル形成領域のためのより高濃度にドープされたコンタクト領域を形成し、前記ソース領域と前記コンタクト・ウインドウの前記コンタクト領域の両者とコンタクトをとるように前記ソース電極を形成することを特徴とすることを請求項１３乃至１６いずれかに記載の製造方法。
【請求項１８】
前記工程（ｂ）において、前記表面から下部領域へ延在し前記第１導電型のシリコン基体部分にエッチングにより前記ゲートを設けて前記ドレイン領域の一部分とすることを特徴とする請求項１乃至１７いずれかに記載の製造方法。
【請求項１９】
前記トレンチの壁部分で前記シリコン基体部分を熱酸化処理してゲート誘電体を形成することを特徴とする請求項１８記載の製造方法。
【請求項２０】
前記工程（ｂ）で前記トレンチ内に前記ゲートが形成された後に前記第１導電型の前記ソース領域が設けられるように、前記工程（ｂ）及び前記工程（ｃ）が行われることを特徴とする請求項１乃至１９いずれかに記載の製造方法。
【請求項２１】
前記横壁延長部を用いて前記トレンチ−ゲート構造と自己整合するように、前記工程（ｂ）で前記ソース領域を設けることを特徴とする請求項１乃至２０いずれかに記載の製造方法。
【請求項２２】
前記第１マスク部分と前記トレンチ−ゲート構造との間の前記ドーピング・ウインドウを介して前記基体に前記ソース領域の前記第１導電型ドーパントを注入することを特徴とする請求項２１記載の製造方法。
【請求項２３】
前記チャネル形成領域を形成する工程（ｄ）は、前記ゲート上に絶縁上部層を設ける前に行い、前記ゲートは、前記工程（ｄ）において注入される第２導電型の濃度より高い濃度の前記第１導電型の半導体材料を含むことを特徴とする請求項１乃至２２記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えば電力ＭＯＳＦＥＴ（ゲート絶縁電界効果型トランジスタ）等のトレンチ−ゲート構造半導体装置及び小面積で半導体装置を製造できる自己整合技術を用いてそのようなトレンチ−ゲート構造半導体装置を製造する製造方法に関する。
【０００２】
【従来の技術】
トレンチ−ゲート構造半導体装置は第１導電型ソース領域から第２導電型チャネル形成領域を介して第１導電型ドレイン領域へ延びるトレンチ内にトレンチ−ゲート構造を有する半導体装置として知られている。米国特許６、０８７、２２４にはそのようなトレンチ−ゲート構造半導体装置の製造方法が記載されている。この製造方法では（ａ）半導体装置表面上の第１マスク内の幅広いウインドウの横壁に横壁延長部を設けて狭いウインドウを確定し、（ｂ）狭いウインドウから基体にトレンチをエッチングしてゲートをトレンチ内に設け、そして（ｃ）横壁延長部を用いてトレンチ−ゲート構造と自己整合するようにソース領域を設ける。
【０００３】
この方法は自己整合技術を用いて再現性の良い柔軟性のある導体装置製造方法を実現している。特に、異なる工程で横壁延長部を用いることにより狭いトレンチ−ゲート構造が形成でき、この狭いトレンチに対して自己整合的にソース電極用のソース領域とコンタクト・ウインドウが確定される。この米国特許６、０８７、２２４の全開示内容がここに引用されるものである。
【０００４】
米国特許６、０８７、２２４には各種方法が記載されている。例えば、ソース領域及び／又はチャネル形成領域をトレンチ−ゲート構造形成前又は後に設けても良く、（自己整合的に）チャネル形成領域内に深い又は浅い高濃度領域を設けても良い。さらには、不純物ドープ半導体、金属又はシリサイド材料をゲートとして用いても良く、またトレンチ−ゲート構造上に（自己整合的に）酸化又は堆積絶縁上部層を設けても良い。
【０００５】
この発明の目的は、そのような方法を改良したものであって、トレンチ近傍のチャネル形成領域ドーピング濃度を精度良く制御できる一連の新規な製造工程とその方法に基づいて製造される半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
この発明は、ゲート絶縁電界効果型トランジスタ等のトレンチ−ゲート構造半導体装置を製造する製造方法であって（ａ）半導体装置表面上の第１マスク内の幅広いウインドウの横壁に横壁延長部を設けて狭いウインドウを確定し、（ｂ）狭いウインドウ上の基体にトレンチをエッチングしてゲートをトレンチ内に設け、（ｃ）（好ましくは横壁延長部を用いてトレンチ−ゲート構造と自己整合するように）トレンチ横壁に隣接するソース領域を設け、そしてさらに、（ｄ）基体表面上の第１マスクの少なくとも一部分を残して横壁延長部を除去して第１マスク部分とトレンチ−ゲート構造の間にドーピング・ウインドウを形成し、少なくともドーピング・ウインドウを介して基体に第２導電型のドーパントを注入してトレンチ横壁に隣接し第１マスク部分の下に横方向に延びるチャネル形成領域を形成することを特徴とする。
【０００７】
第１マスク部分とトレンチ−ゲート構造の間にドーピング・ウインドウを形成することにより、トレンチに隣接するチャネル形成領域のドーピング濃度を精度良く制御することができ、またトレンチ−ゲート構造形成後にチャネル形成領域を設けることができる。
【０００８】
この発明の発明者らは米国特許６、０８７、２２４に記載されている各種方法よりこの発明の方法が優れていることを発見した。即ち、トレンチをエッチングする前にドーピングを行うと、これは次のトレンチ−ゲート構造形成の影響を受けることになる。また、トレンチ−ゲート構造上に絶縁上部層を形成した後にドーピング行うとトレンチに最も近く注入されたドーパントが絶縁上部層の影響を受けることになる。
【０００９】
この発明の方法では、工程（ｄ）後に例えば第１マスク部分と自己整合的に絶縁上部層を設けることができる。好ましくは、簡単な堆積及びエッチバック（平坦化）工程を採用すると（熱酸化）温度が高くする必要がない。これが高いと形成済みのチャネル形成領域濃度に影響を与えることになる。絶縁上部層はトレンチ−ゲート構造の少し沈んだ部分上に形成してゲート・トレンチの上部内部を広げるようにしても良い。代わりに又は加えて、トレンチから第１マスク部分とトレンチ−ゲート構造の間のドーピング・ウインドウの少なくとも一部分まで水平にゲート・トレンチの上部内部を広げるようにしても良い。このようにしてソース電極用コンタクト・ウインドウが精度良く確定でき、トレンチ−ゲート構造とゲート・トレンチの上部コーナ部の絶縁性が高まり短絡を防ぐことができる。
【００１０】
この発明の方法は特に電力ＭＯＳＦＥＴのようなコンパクトなセル素子に有用である。第１マスクとこれに係わるウインドウの配置により、工程（ｄ）での横方向でのドーピングとの関係で、第１マスクに対する装置セル幅を十分小さくでき、これによりセルのドーピング・ウインドウを介して注入されたドーパンドが第１マスク下まで達することになる。
【００１１】
ある実施形態ではドライブーイン（ｄｒｉｖｅ−ｉｎ）熱拡散によりチャネル形成領域のドーパンドが第１マスク部分下横方向に十分広がるようにしても良い。しかし、この領域がサブミクロン（１マイクロメータ以下）の半導体装置では単純な活性化アニールを伴う高エネルギ注入が有効である。
【００１２】
なお、ドーピング・ウインドウに注入されるドーパンドイオンが第１マスク部分下横方向に所望の状態で広がるように十分高エネルギで且つ高ドーズで注入を行うのが良い。さらにドーパンドイオンが第１マスク部分を貫いて基体下層部分に注入されるようにイオンエネルギが高いほうが良い。
【００１３】
この結果、ドーピング・ウインドウ下部と第１マスク部分下部でのドーピング・プロファィルが一定となる。さらにチャネル形成領域のドーピング・プロファィルは再現性高いものとなる。
【００１４】
注入用第１マスク部分の厚みを精度良くするには前工程で合成第１マスクを用いると良い。即ち、工程（ａ）で第１マスクを（例えば酸化物）の上層部分と（例えば窒化物）の下層部分とする。工程（ｄ）で下層部分を介してドーパンドイオンを注入する前に下層部分から上層部分をエッチングして除去しても良い。
【００１５】
トレンチ−ゲート構造形成後にチャネル形成領域を設けるので、トレンチ−ゲート構造形成用の（例えば高品質ゲート誘電体を形成するための熱酸化等の）高温度工程によりその後のチャネル形成領域のドーピング・プロファイルに影響を与えることがない。なお、トレンチ−ゲート構造形成後にソース・ドーピングを行うと影響がない。工程（ｄ）でドーピング・ウインドウを介して基体内部に第１導電型のドーピングが行われるようにソース領域が形成される。
【００１６】
この発明の有用な方法では、工程（ｂ）で第１導電型のシリコン基体を貫いて表面から下部領域まで延びてドレイン領域の一部分となるトレンチをエッチングする。ゲート絶縁型の場合では、トレンチ壁部に絶縁層を堆積してゲート誘電体層を設けても良い。なお、このゲート誘電体層は熱酸化によりトレンチ壁部のシリコン基体部分に設けても良い。これらのトレンチ−ゲート構造形成のための前工程によって後工程で設けられるソース領域とチャネル形成領域のドーピング・プロファイルに影響を与えることがない。なお、高品質ゲート誘電体層を形成するためのトレンチのエッチングとその壁部の熱酸化は均質な基体部分で行え、（後で設けられる）ソースとチャネル領域ドーピング濃度には影響を受けない。
【００１７】
【発明の実施の形態】
図１乃至図１１並びに図１４乃至図２４は理解しやくするための概略図であり、各図において各構成要素は必要に応じて拡大又は縮小されて図示されている。さらに各実施形態、変形例を通じて同様な構成要素には同じ参照番号が付与されている。
【００１８】
図１に絶縁トレンチ−ゲート構造１１を有するセル型電力ＭＯＳＦＥＴの一実施形態を示す。この装置のトランジスタ・セル領域において、第２導電型（ここではｐ型）のチャネル形成領域１５により各々第１導電型（ここではｎ型）のソース領域１３とドレイン領域１４が分離されている。ドレイン領域１４はすべてのセルに共通である。トレンチ２０が領域１３、１５からドレイン領域１４下部まで延びており、このトレンチ２０内部にゲートが設けられている。トレンチ２０壁部の中間誘電体層１７によりゲート１１はチャネル形成領域１５に容量的に結合されている。この装置がオン状態の時に公知の方法で電圧をゲート１１に印加することにより領域１５内に導電チャネル１２が形成され、そしてソース、ドレイン領域１３、１４間のこの導電チャネル１２内に流れる電流を制御する。
【００１９】
ソース領域１３は装置基体１０の主表面１０ａに隣接する位置に設けられており、ここでソース電極３３により領域１３、１５のコンタクトがとられている。絶縁トレンチ−ゲート構造１１は中間絶縁上部層１８により上部電極３３から絶縁されている。図１は縦型電力素子構造を示している。領域１４はドレイン−ドリフト領域であり、同導電型のさらに高濃度にドープされた基板１４ａ上に高抵抗のエピタキシャル層を設けて領域１４としても良い。基板１４ａはドレイン電極３４により装置基体１０の底部主表面１０ｂとコンタクトがとられている。
【００２０】
通常、装置基体１０は単結晶シリコンであり、ゲート１１は導電性を持つようにドープされた多結晶シリコンであある。さらに中間誘電体層１７は、通常、熱成長二酸化シリコン又は堆積二酸化シリコンである。
【００２１】
図１に示す半導体装置は以下の各工程を含む自己整合を特徴としたこの発明の方法により製造される。
（ａ）（装置基体１０となる）半導体ウエハ基体１００の上部１０ａの第１マスク５１（図３）内の幅広ウインドウ５１ａの横壁に（スペーサ５２と称する）横壁延長部５２を設けて幅狭ウインドウ５２ａを確定する（図４）。
（ｂ）幅狭ウインドウ５２ａから基体１００内部へトレンチ２０をエッチングして、トレンチ２０に絶縁ゲート１１を設ける（図５）。
（ｃ）スペーサ５２を用いてトレンチ−ゲート構造１１から自己整合的に形成されるようにソース領域１３を設ける（図８）。
（ｄ）そして次の各工程によりチャネル形成領域１５を形成する。まず、少なくとも基体１００の表面１０ａの第１マスク５１の部分５１ｎを残すようにスペーサ５２（図６）を除去して第１マスク部分５１、５１ｎとトレンチ−ゲート構造１１の間にドーピング・ウインドウ５１ｂを形成する。次に、少なくともドーピング・ウインドウ５１ｂを介して第２導電型のド−パント６１を注入して（図７）、トレンチ−ゲート構造１１に隣接し第１マスク部分５１、５１ｎ下部に横方向に延びるチャネル形成領域１５を形成する。
【００２２】
第１マスク部分５１、５１ｎとトレンチ−ゲート構造１１の間にドーピング・ウインドウ５１ｂを設けることにより、この方法では、トレンチ２０に隣接するチャネル形成領域１５のドーピング濃度を正確に制御でき、さらにトレンチ−ゲート構造１１形成後にチャネル形成領域１５を設けることが可能になる。さらにこの方法では、米国特許番号６、０８７、２２４の記載に基づくスペーサ５２を用いて幅が狭いトレンチ−ゲート構造１１を形成でき、この狭いトレンチ−ゲート構造１１に対して自己整合的にソース電極３３用のソース領域１３とコンタクト・ウインドウ１８ａが確定できる。実際、（図２おいてフォトリソグラフィで確定される）単一のマスクパターン４５，５１により図１乃至図１１のセル領域に後工程で必要となる（エッチング用、平坦化用、ドーピング用、コンタクト用）のウインドウが自己整合的に形成される。この自己整合的形成により製造が簡単になり、また例えばセルピッチＹｃが１マイクロメータ以下の狭い間隔のトランジスタ・セルが再現できる。
【００２３】
この発明の主な特徴は絶縁トレンチ−ゲート構造１１近傍のチャネル形成領域１５のドーピング・プロファイルを精度良く制御できる点である。このドーピング・プロファイルはチャネル１２のゲートによる制御特性を決める重量なファクタである。この発明では図７の矢印６１で示す高エネルギドーパントイオン注入によりドーピング・プロファイルが高精度に制御される。なお、このドーピング工程はセルピッチＹｃが１マイクロメータ以下の狭い間隔のセルに有用である。
【００２４】
この半導体装置のセルピッチと配置寸法は図２及び図３に示すフォトグラィック及びエッチング工程により確定される。なお、図１乃至図１１に示される方法は各種の異なる公知のセル配置にも適用できるのでセル配置に関する平面図は示していない。例えば、セルは四角形でも良いし間隔が非常に狭い六角形でも良く、さらには長いストライプ状でも良い。いずれの形状でもトレンチ２０（及びそのゲート１１）が各セル周辺まで延在することになる。図１では数セルしか示していないが、通常、電極３３，３４の間に数千の並列セルが形成される。半導体装置の活性セル領域は図示しない公知の各種周辺処理工程により装置基体１０周辺に固定される。これらの周辺処理工程では、通常、トランジスタ・セル形成前に基体表面１０ａの周辺装置領域に厚いフィールド酸化層を設ける。さらに、活性セル領域と周辺処理部との間の基体１０領域内に（ゲート制御回路等の）公知の回路を集積しても良い。これらの回路素子はトランジスタ・セルに用いたのと同様なマスク、ドーピング工程によりこの回路領域内にそれ自身の配置で設けることができる。
【００２５】
この発明の一実施形態であるトランジスタ・セルの形成方法の一連の工程を図２乃至図１１を参照して詳細に説明する。
【００２６】
図２にこの発明の製造方法の先工程における図１の半導体装置の一部分を示す。この実施形態では厚いシリコン窒化膜５１’をシリコン基体表面１０ａの薄いシリコン二酸化膜５０上に堆積する。通常、酸化物層５０の厚みは３０ｎｍ乃至５０ｎｍである。なお、図４のスペーサ５２を形成するためのウインドウ５１ａの深さと幅、図７での高エネルギ注入工程であって図８の低エネルギイオン６３をマスクするドーパントイオン６１の注入深さ、そして図９の平坦化工程で形成される絶縁上部層１８の厚みに応じて、図１乃至図１１に示す実施形態のシリコン窒化膜５１’の厚みが決定される。
【００２７】
なお、シリコン窒化膜５１’の厚みは０．４μｍ乃至０．５μｍ、ウインドウ５１ａの幅は約０．５μｍであっても良い。
【００２８】
ウインドウ５１ａは公知のフォトグラィック技術により確定される。図２に示すように窒化膜５１’上にフォトレジストマスク４５と対応するウインドウ５１ａ’を設ける。これが図３に示すようにウインドウ５１ａを窒化膜５１’内部にエッチングしてマスク５１を形成するためのエッチャント・マスクとなる。マスク５１とこれに係わるウインドウ（図３の５１ａと図４の狭められたウインドウ５２ａ）の配置により装置セル配置とセルピッチＹｃが確定される。
【００２９】
ウインドウ５１ａ、５２ａによりセル・ゲート周辺が確定される。これは例えば非常に間隔の狭い六角形セル構造の場合六角形ネットワークとなる。どのような配置が取られても（図１乃至図１１の実施形態では）電極３３用コンタクト・ウインドウ１８ａのコンタクト面積に応じて隣接ウインドウ５１ａ間のマスク５１の幅ｙ１が決められる。この幅ｙ１により図７に示す工程（ｄ）のドーピング・プロファイルの均一性が決まる。従って、貫通可能なマスク５１の幅ｙ１は、セルのドーピング・ウインドウ５１ｂを介してマスク５１下部に均一なドーピング・プロファイルを与えるような狭い幅が良い。幾つかの例を図１２Ａ、１２Ｂ、１３Ａ、１３Ｂを参照して説明する。
【００３０】
この実施形態では窒化マスク５１の横壁最上部とウインドウ５１ａの底部の縁部に酸化膜５２’を堆積する。公知の方法で異方性エッチングにより酸化膜５２’をエッチバックして窒化マスク５１の最上部及びウインドウ５１ａの底部から除去し、窒化マスク５１の横壁部にスペーサ５２を残す。このエッチバックによりさらにウインドウ５２ａから露出した酸化膜５２’を除去する。縁部に堆積させる酸化膜５２’の厚みは、通常、約０．２μｍであり、残るスペーサ５２の幅ｙ２は０．１μｍ乃至０．２μｍである。図４に幅ｙ２のスペーサ５２により確定された幅ｙ３の狭いウインドウ５２ａを有する半導体装置構造を示す。
【００３１】
トレンチ２０をウインドウ５２ａから基体１００内にエッチングする。図２乃至図５に示すようにトレンチ２０がエッチングされるシリコン基体部分１４’は、表面１０ａからドレイン領域１４部分即ちドレイン・ドリフト領域となる領域と同じ導電型の濃度ｎでも良い。この濃度ｎは実質的に均一で、例えば、約２×１０１６又は３×１０１６ｃｍ−３の燐又は砒素原子でも良い。また、米国特許５、６１２、５６７に記載されているように、表面１０ａにおいて５×１０１６ｃｍ−３以下（例えば、１×１０１６ｃｍ−３の燐又は砒素原子でもよく、また基板１４ａの界面での濃度より１０倍以上大きくても良い（例えば、３×１０１７ｃｍ−３の燐又は砒素原子）。
【００３２】
なお、トレンチ２０のエッチング深さは１．５μｍ程度でも良い。これは、図では簡略のためそうはなっていないがマスク５１の厚みの３倍である。
【００３３】
トレンチ２０の壁部のシリコン基体部分１４’を熱酸化してゲート誘電体層１７を形成する。図１乃至図１１に示す実施形態ではトレンチ２０の横壁部と底部にゲート誘電体層１７が形成される。その後、公知の方法により、トレンチ２０を埋め尽くし、ウインドウ５２ａ上部からマスク５１，５２上部にかけて延びるような厚みにゲート材料１１’を堆積してゲート１１を形成し、ゲート材料１１’をエッチバックしてトレンチ−ゲート構造１１を形成する。通常、ゲート１１はドープされた多結晶シリコン又は他の半導体材料で形成される。その濃度は材料１１’が堆積している間に又はその後に決まり、例えば、図５で示すエッチバック工程で決まる。この実施形態では第１導電型（ここではｎ型）のゲート・ドーピング濃度は、図７のチャネル形成領域形成工程（ｄ）での第２導電型のドーピング濃度より高い。
【００３４】
酸化物スペーサ５２をエッング除去してウインドウ５１ａを再度空けてマスク５１とトレンチ−ゲート構造の間にドーピング・ウインドウ５１ｂを設け、さらにこのエッングにより酸化物スペーサ５２下部の薄い酸化物５０を除去する。ウインドウ５１ｂを注入工程で用いることにより、シリコン基体表面１０ａのウインドウ５１上の露出領域上に薄い酸化物５０’が再度成長しさらに露出したシリコンゲート１１上に成長する。その結果、図６に示すような構造となる。
【００３５】
次に、図７に示すように高エネルギドーパントイオン注入を行う。ドーピング・ウインドウ５１ｂから注入されたドーパントイオン６１がマスク５１の下部横方向に拡散するように十分高エネルギで且つ高ドーズで行う。マスク５１に衝突したドーパントイオンがマスク５１を貫通して基体１００下部に注入されるに十分高いイオンエネルギで行う。通常、ドーパントイオンはボロンで注入エネルギは２００ｋｅＶを超える。トレンチ−ゲート構造１１はこの注入に対してマスクされていないがボロン・ドーピング濃度は多結晶シリコンゲート材料をオーバドープするには不十分な程度に設定される。
【００３６】
図１２Ａ、１２Ｂ、１３Ａ、１３Ｂに一例としてイオンエネルギ２６０ｋｅＶにおけるドーズ量２×１０１３ｃｍ−２のボロンイオンの場合を示す。この例では窒化膜５１の厚みは０．４μｍである。図１２Ａにアニーリング前のドープされた注入特性を示す。このアニーリング前注入特性ではウインドウ５１ｂの表面１０ａ下部の深さｄが約０．６μｍでのピークドーピング濃度１５ｂと窒化膜５１下部の深さｄが約０．１μｍでのピークドーピング濃度１５ａを示している。しかしこのエネルギとドーズ量ではウインドウ５１ｂから注入されたドーパントイオンは少なくとも第１マスク部分下部０．４μｍで横方向に拡散する。この拡散により領域１５におけるドーピング濃度が均一になる。
【００３７】
例えば、１１００度で４０分加熱処理して注入によるダメージから回復させドーパントを活性化させる。図１２Ｂ、１３Ａ、１３Ｂに短時間の加熱処理後の状態を示す。これらの図から明らかなように注入ドーパントの熱拡散も起きている。この拡散によっても領域１５におけるドーピング濃度が均一になる。
【００３８】
上記製造工程によってウインドウ５１ｂ下部並びに窒化膜５１下部におけるドーピング・プロファイルが如何に均一になるかを図１３Ａ、１３Ｂに示す。ボロンのドーピング濃度Ｎａはトレンチ２０（図１３Ａ）に非常に近い部分から横方向のトレンチ２０からの距離ｙ＝０．４μｍ即ち０．４μｍ厚の窒化膜５１下部の中央セル領域に渡ってほぼ均一になっている。図１２Ａ、１２Ｂ、１３Ａ、１３Ｂにおいて横方向距離ｙは、セルピッチＹｃ１．０μｍとなる場合の寸法（ｙ１  ＋  ｙ２）に相当する。このようにして上記製造工程によって小セルピッチの半導体装置が実現できる。
【００３９】
ソース領域１３の濃度ｎ＋ドーパントはドーピング・ウインドウ５１ｂを介して基体１００にも注入される。この場合、窒化膜５１がマスクとなる。図８に示すように、砒素イオン６３注入によりソース・ドーピングが好適に行われる。通常、非常に大きなドーズ量により濃度１０２０乃至１０２２ｃｍ−３の砒素原子が注入される。イオンエネルギは通常約３０ｋｅＶである。このドーズ量とイオンエネルギにより砒素イオンがマスク５１縁下部に拡散する。図９，１０での工程で例えば９００度、１時間の１回ないし数回のアニールにより、マスク５１のウインドウ縁線を越えてソース領域が、通常、横方向に約０．１μｍ乃至０．２μｍ広がる。
【００４０】
図９に示すように、第１マスク５１の幅広ウインドウ５１ａ内のトレンチ−ゲート構造１１上に絶縁上部層１８を設ける。これは好適には平坦化工程により、ウインドウ５１ａを埋め尽くし、さらにウインドウ５１ａ上部のマスク５１上部に達するまで絶縁材料１８’（例えば二酸化シリコン）を堆積させる。絶縁材料１８’をエッチバックしてトレンチ−ゲート構造１１上部とドーピング・ウインドウ５１ｂ内部に絶縁材料１８’を残す。この結果、絶縁上部層１８の厚みはほぼこの工程におけるマスク５１の厚みに相当する。例えば、絶縁上部層１８の厚みは０．３μｍ乃至０．４μｍである。絶縁上部層１８とシリコン基体表面１０ａがオーバラップする横方向の寸法ｙ４はスペーサの幅ｙ２により決まる。
【００４１】
図１０に示すように、窒化マスク５１を除去して絶縁上部層１８内にウインドウ１８ａを設ける。コンタクト・ウインドウ１８ａを介して基体１００に第２導電型（即ちｐ型）のドーパントを注入してチャネル形成領域１５のための高濃度ドープコンタクト領域３５を形成する。これは、図１０に示すように、ボロンイオン６５を注入して行うと良い。この注入ボロン濃度はウインドウ１８ａの露出したソース領域をオーバドープするには不十分な濃度である。ボロン濃度は、通常、ボロン原子が例えば約１０１９ｃｍ−３である。
【００４２】
マスク５１下部の横方向への拡散によりソース領域１３が横方向に延びてウインドウ１８ａ内部に達する。この横方向拡散によりソース電極３３との低抵抗コンタクトが実現される。図１０では、薄い酸化膜５０が注入ウインドウ１８に設けられ、短時間のディップ・エッチングによりこの酸化膜５０を除去してウインドウ１８ａを開けてコンタクト・ウインドウとする。非常に短時間のエッチングでも、酸化膜５０除去の間に酸化膜１８に対して垂直、水平方向に等方性エッチバックが起きる。しかし、さらに幅広いコンタクト領域が必要な場合は、エッチング時間を長くして図１０の上部層１８を等方性エッチバックする距離を延ばして上部層１８によりカバーされていないソース領域１３部分を多くすれば良い。このさらなるエッチバックは図１０で点線１８ｃとｙ４をｙ４’への削減により示されている。
【００４３】
コンタクト・ウインドウ１８ａを開ける及び／又は広げることにより、図１１に示すように、ソース電極３３が堆積される。このソース電極はコンタクト・ウインドウ１８ａにおいてソース領域１３とコンタクト領域３５の両者とコンタクトがとられ、そしてトレンチ−ゲート構造１１上の絶縁上部層１８上部まで達する。ソース電極は通常シリコンコンタクト層上にアルミニウムの厚い層を設けて形成される。（公知のフォトグラフィック及びエッチング技術により）ソース電極３３とトレンチ−ゲート構造１１に接続されるゲ−ト・ボンディングパッドが分離した金属化領域に形成される。ゲ−ト・ボンディングパッドの金属化・接続工程は図１１に示す面の外で行われる。裏面１０ｂに金属化処理を施してドレイン電極３４とする。その後、ウエハ基体１００を個々の半導体装置１０に分離する。
【００４４】
この発明では多くの実施形態と変形例が可能であることは明らかである。さらに、（スペーサ５２、幅狭トレンチ２０、トレンチ−ゲート構造１１、ソース領域１３及びチャネル形成領域１５）形成方法における工程（ａ）乃至（ｄ）並びに半導体装置の他の部分については、各工程では様々な技術を用いることができ、またこれら工程間に様々な工程を入れても良い。従って、（従来技術の多くの効果に加えて）さらなる効果がこの発明により得られる。
【００４５】
例えば、図５ではゲート材料１１’のエッチバックが基体表面１０ａの少し下で止まっているが、この場合、図１の絶縁上部層１８がトレンチ２０の少し上部並びに表面１０ａの近傍領域上まで達する。この絶縁上部層１８構造は特に、図１４に拡大して示すように、ゲート・トレンチ２０の最上部コーナでの望ましくない短絡を防ぐという効果がある。
【００４６】
ゲート誘電体１７が形成された後、各工程において露出している間に、ゲート・トレンチ２０の最上部コーナでゲート誘電体１７が腐食して、ゲート１１とソース領域１３と／又はソース電極３３との間で望ましくない短絡が起こりうる。しかし、図１４に示すように、堆積されエッチバックされて残った酸化物材料１８がトレンチ２０上部内に絶縁プラグとなり、さらにトレンチ２０から横方向に延びてソース領域１３のトレンチ端部で絶縁キャップとなる。この上部層１８の絶縁プラグ・キャップ構造によりゲート・トレンチ２０の最上部コーナが絶縁されて短絡が生じないという効果がある。
【００４７】
しかし、ゲート材料１１’のエッチバックは基体表面１０ａレベルで止まったり、基体表面１０ａより少し高い位置で止まることがあり得る。後者の場合、トレンチ・ゲート構造１１もまた基体表面１０ａより少し高くなり、上部層１８が上へ延び（スペーサ５２による空間に）そしてトレンチ２０内に沈むのではなく突き出たトレンチ・ゲート構造１１上部に達する。
【００４８】
図１５乃至１８に示す変形例ではドーピング・ウインドウ５１ｂを含んでコンタクト・ウインドウ１８ａが形成される。この変形例では上部層１８はトレンチ２０上部において単に絶縁プラグとなる。この場合、トレンチ２０は図５に示す工程よりも少し深くエッチングされる。従って、基体表面１０ａレベルより下のトレンチ２０部分、即ち、トレンチの上部２０より下に絶縁ゲート１１が形成される。これは、図５に示すよりも余計にゲート材料１１’をエッチバックすることにより達成される。その後、スペーサ５２を除去してドーピング・ウインドウ５１ｂを開け図７，８に示すように、しかし、少し深く領域１５、１３にイオン注入する。
【００４９】
マスク５１を除去して図１６に示す構造としても良い。絶縁材料１８’を堆積して（図１７）、図１８に示すようにトレンチ２０の上部２０ａ内に絶縁プラグ１８を形成するように絶縁材料１８’を残す以外は図９と同様に絶縁材料１８’をエッチバックする。マスク５１が材料１８’（例えば酸化物）と異なる材料（例えば窒化物）の場合は、絶縁材料１８’を堆積並びにエッチバックした後マスク５１を除去することにより図１８に示す構造が得られる。
【００５０】
図１８に示すように、ウインドウ５１ｂを含む広いウインドウ１８ａでイオン注入を行う以外は、図１０と同様にボロンイオン６５を注入してコンタクト領域３５を形成しても良い。図１５にソース電極３３堆積後の装置構造を示す。
【００５１】
図１乃至図１１の実施形態に対し、図１４乃至図１８の実施形態では窒化物のマスク５１と酸化物のスペーサ５２を用いている。それ以外の材料については以下に示すような材料でよく、例えば、酸化物のマスク５１とポリシリコンのスペーサ５２を用いていても良い。
【００５２】
図１乃至図１８の各実施形態ではマスク５１とスペーサ５２は各々単一の材料（窒化シリコン、酸化シリコン）で形成されているが異なる材料の複合層構造でも良い。例えば、製造プロセスの早い工程で厚い複合マスク５１を用い、その後、上部を除去してマスク５１を薄くしても良い。継続中のＰＣＴ特許出願ＥＰ０１／０９３３０（対応米国特許出願０９／９３２０７３、英国特許出願００２０１２６．９及び０１０１６９０．６）に複合横壁スペーサが開示されている。特に、ここでは、薄い窒化シリコン上にポリシリコンを形成した複合横壁スペーサ（５２）によりウインドウが狭められた酸化物のトレンチ・エッチング用マスク（５１）が開示されている。
【００５３】
この発明の変形例では、マスク５１は窒化シリコンでスペーサ５２は薄い窒化シリコン層（５０’）上にポリシリコンを形成した複合体でも良い。さらには窒化物の代わりに酸化物でも良い。
【００５４】
図１４乃至図１８に示す実施形態の変形例としては、マスク５１は二酸化シリコンでスペーサは薄い酸化シリコン物層５０’上にポリシリコン材料５２’を緑部堆積した複合体でも良い。この場合、図１９に示すように、基体領域１４’内部にトレンチ２０をエッチングし、さらにスペーサ５２のポリシリコン部分（５２ｍ、図示せず）をエッチングして除去する。その結果、図１９に示すような構造となる。薄い酸化物層５０’（即ち、低スペーサ部分５２ｎ）により幅狭トレンチ・エッチング用ウインドウ５２ａが残る。ゲート誘電体１７、ゲート１１そして領域１３，１５が既に実施形態で述べたように形成される。その後、酸化物５１、５０’をエッチング除去して図１６に示す構造が得られ、これは既に述べたように処理される。
【００５５】
当初のマスク５１が窒化シリコン単体である実施形態において、一連の製造工程においてマスク５１が酸化環境に晒されると酸窒化物がマスク表面に形成されることになる。そこで、例えば、図６及び／又は図９での工程で、酸化物スペーサ５２及び／又は酸化物材料１８’をエッチングすると除去される酸窒化物の表層部分を窒化マスク５１に含んでも良く、この場合、これらの工程でマスク５１を薄くする。これは、図７での注入工程並びに図９の酸化物平坦化工程で残るマスク部分５１の厚みが不確定となりうる。
【００５６】
この不確定要素は工程（ａ）で第１マスク５１を下層部５１ｎの上の上層部５１ｍを形成した複合体とすることにより回避できる。ここで、下層部５１ｎ（例えば窒化物）に対して上層部５１ｍを異なる材料（例えば酸化物）とすることにより下層部５１ｎからエッチング可能になる。そのような複合体マスク５１ｍ、５１ｎが図４の変形例として図２０に示されている。図２１に示すように、工程（ｄ）で下層部５１ｎを介してドーパントイオン６１を注入する前に下層部５１ｎから上層部５１ｍをエッチング除去する。ボロンイオン６１のイオンエネルギを小さくできるようにマスク５１全体に対して下層部５１ｎを薄くしても良い。（厚い窒化膜５１に対して）薄い窒化層５１ｎを設けることにより、シリコンウエハ基体１００に加わるストレスが小さくなり、さらに製造中にシリコンウエハ基体１００が曲がることが少ないという効果がある。
【００５７】
図１乃至図２１の実施形態において、チャネル形成領域１５用に注入されるドーパントイオン６１のエネルギは膜５１（又は残る部分５１ｎ）を貫通するように高くする。これらの実施形態において、チャネル形成領域１５のドーピング・プロファイルは、長時間のドライブ−イン（ｄｒｉｖｅ−ｉｎ）拡散無しに、精度が高く再現性がある。
【００５８】
なお、セルピッチＹｃが長く及び／又は特にドーパント６１に対してマスク５１又は残部５１ｎがマスクとなる半導体装置ではドライブ−イン拡散を行っても良い。そのような半導体装置では、第２導電型（ここではｐ型）のドーパント６１を第１マスク部分５１、５１ｎ下部に横方向に拡散させてチャネル形成領域１５を形成しても良い。ドーパント６１は工程（ｄ）でスペーサ５２を除去して形成されるドーピング・ウインドウ５１ｂから注入又は拡散させても良い。
【００５９】
さらに、半導体装置内に一つ以上に広いセルを設けても良い。この場合は、工程（ｄ）でドーピング・ウインドウ５１ｂを介してのｐ型ドーパントの横方向の拡散はセル中央でドーパントが融合するには不十分なものとなる。そのような融合していない領域１５を備えた半導体装置ではセル中央にブレークダウンｐｎダイオードを設けても良い。このブレークダウン・ダイオードはｐ＋領域３５とドリフト領域１４の下部ｎ＋領域との間のｐｎ接合により形成できる。そのような半導体装置は米国特許５、５２７、７２０並びに６、１２１、０８９に開示されている。これら米国特許５、５２７、７２０及び６、１２１、０８９の前開示内容もここに引用するものである。
【００６０】
図１乃至図１７に示す実施形態では、スペーサ５２を除去して形成されるドーピング・ウインドウ５１ｂにドーパントイオン６３を注入してソース領域１３が形成される。しかし、スペーサ５２はソース領域とトレンチ−ゲート構造の自己整合に用いても良い。
【００６１】
それには、スペーサ５２自身の砒素又は燐ドーパントを基体１００内部に拡散させてソース領域１３を形成しても良い。
【００６２】
さらには、表面１０ａのｎ型層１３’からソース領域１３を形成しても良い。これは、マスク５１の前にドープ層１３’を設け、表面１０ａ上の上部層１８（図１０）の横方向延在部ｙ４をエッチャント・マスクとして、層１３’から下部領域１５へエッチングすることにより実現できる。上部層１８の横方向延在部はスペーサ５２によって確定される。ソース領域１３形成エッチングは、図１０に点線１８ｃで示すように上部層１８をエッチバックする前に行う。
【００６３】
さらには、図３で、ウインドウ５１ａからソース・ドーパント６３を注入して、スペーサ５２を形成する前に、ウインドウ５１ａ全体に仮ソース領域１３’を形成しても良い。その後、層５２’を堆積して図４に示すようにスペーサ５２を形成し、そして図５に示すように幅狭ウインドウ５２ａからトレンチ２０をエッチングする。この場合、トレンチ２０は仮ソース領域１３’から基体部分１４’へとエッチングする。スペーサ５２下部に残る領域１３’部分とトレンチ２０との自己整合によりソース領域１３が形成される。このソース領域１３を形成する一連の工程は図８に工程に比べて少し劣る。というのは、高濃度に注入された領域１３’は通常基体部分１４’より少し早くエッチングされるのでトレンチ２０の上部が広がってしまうからである。
【００６４】
エピタキシャル層により高ドープ基板１４ａ上にドレイン・ドリフト領域１４を形成する代わりに、ある半導体装置では高抵抗基板の裏面１０ｂにドーパントを拡散させて高ドープ領域１４ａを形成し、これによりドリフト領域１４を設けても良い。以上説明した半導体装置はＭＯＳＦＥＴであり、高ドープ基板１４ａ又は領域１４ａはドレイン・ドリフト領域１４と同じ導電型（ここではｎ型）である。しかし、高ドープ基板１４ａ又は領域１４ａを逆導電型（ここではｐ型）としてＩＧＢＴとしても良い。ＩＧＢＴの場合、電極３４はアノード電極となる。
【００６５】
図１乃至図１７では、基板又は基体１０の裏面１０ｂの他の領域１４ａとコンタクトがとられる第２の主電極３４を備えた縦型ディスクリート装置が示されているが、この発明では集積装置も可能である。この場合は、装置基板とエピタキシャル低ドープ・ドレイン領域１４の間の埋め込みドープ層が領域１４ａとなる。表面１０ａから埋め込み層深さに達するドープ周辺コンタクト領域を介して、埋め込み層領域１４ａが電極３４により前部主表面１０ａとコンタクトがとられる。
【００６６】
上記説明したように、導電ゲート１１はドープ多結晶シリコンでも良いが、ある半導体装置では他の構造でも良い。他の材料、例えば、金属シリサイドをゲートに用いても良い。さらには、ゲート１１全体を、多結晶シリコンの代わりに、耐火性金属で形成しても良い。
【００６７】
図１乃至図１７に示す実施形態では、ゲート誘電体層１７の底部がトレンチ２０の横壁の底部と一致しているが、例えば、トレンチ２０を少し深くして底部に厚い絶縁材１７ｂを設けても良い。このトレンチ２０底部の厚い絶縁材１７ｂにより半導体装置のゲート・ドレイン容量が減少する。そのような実施形態を図１８乃至図２０に示す。
【００６８】
この場合、酸化物スペーサ５２により確定される幅狭ウインドウ５２ａにおいて若干深いトレンチ２０をエッチングする。その後、トレンチ２０を埋め尽くし、トレンチ２０上のスペーサ５２とマスク５１上部まで達する厚みに絶縁材料１７ｂ’を堆積する。絶縁材料１７ｂ’は例えば二酸化シリコンでも良い。この工程を図１８に示す。
【００６９】
そして、トレンチ２０底部のみに絶縁材料１７ｂ’が残るようにこの材料をエッチバックして厚い絶縁物１７ｂを形成する。このエッチバックにより酸化物スペーサ５２をも除去して幅広ウインドウ５１ａを再度露出させる。その後、トレンチ２０の露出した横壁と、スペーサ５２と共に酸化物層５０が除去された表面１０ａに薄いゲート誘電体層１７を設ける。これにより得られた装置構造を図１９に示す。
【００７０】
幅広ウインドウ５１ａとそこのトレンチ２０を埋め尽くし、さらにマスク５１上部まで達するようにゲート材料１１’を堆積する。そして図２０に示すように、トレンチ２０内にゲート１１として残るようにゲート材料１１’をエッチバックする。この場合、図１９，２０に示すように、トレンチ２０内にゲート１１を設ける前にスペーサ５２を除去してウインドウ５２ｂを確定する。図２０の工程の後、図７，８に示すようにドーパント注入６１，６３により領域１５、１３を形成し、その後、例えば、図９乃至図１１に示すような工程を経る。
【００７１】
なお、高品質ゲート誘電体層には熱酸化が有用であるが、層１７は堆積しても良い。
【００７２】
上記説明した各例はｎチャネル半導体装置で、領域１３、１４がｎ型で領域１５、３５はｐ型であり、ゲート１１により電子反転チャネル１２が領域１５内に形成されるものである。これに対し、逆導電型のドーパントにより、この発明の方法によりｐチャネル半導体装置をも製造できる。この場合、領域１３、１４がｐ型で領域１５、３５はｎ型であり、ゲート１１によりホール反転チャネル１２が領域１５内に形成される。
【００７３】
この発明の半導体装置ではシリコン以外の半導体材料、例えば、シリコンカーバイドを用いることができる。
【００７４】
上記記載した各種実施形態並びに変形例から当業者であればさらなる変形例を導き出せるのは明らかであり、そのようなさらなる変形例は当技術分野で既に知られている均等物やその他の特徴を含むものでありそれは上記詳細に説明した各特徴の代わりに又は追加できるものである。
【００７５】
特許請求の範囲ではこの発明のある特定の特徴の組み合わせを特許請求しているが、この発明の詳細な説明には明瞭に記載された又は記載から自明な如何なる新規な特徴を特許請求の範囲に関連するか否かに係わらず、またこの発明と同様な如何なる技術的課題を解決すべきものとして含んでいる。
【００７６】
本出願人は本出願又は本出願から派生する如何なる新しい出願の継続中にそのような如何なる特徴及び／又は特徴の組み合わせを特許請求できるものである。
【００７７】
従って、如何にチャネル形成領域１５が設けられていても（図２２乃至２４に示すように）（ａ）半導体基体表面上の第１マスク内の幅広いウインドウの横壁に横壁延長部を設けて狭いウインドウを確定し、（ｂ）狭いウインドウ上の基体にトレンチをエッチングし、（ｃ）後工程でトレンチ内にゲートが形成されるようにトレンチを絶縁材料で満たし、（ｄ）横壁延長部を用いてトレンチ−ゲート構造と自己整合するようにソース領域を設け、そして、工程（ｃ）において、トレンチを埋め尽くし、トレンチ上部で、横壁延長部並びに第１マスク上部に達する厚みに第１絶縁材料を堆積し、エッチバックにより第１絶縁材料をトレンチ底部に残るように除去し、さらにこのエッチバックにより横壁延長部を除去して  第１マスク部分の幅広いウインドウを再度露出させ、トレンチの横壁に薄いゲート誘電体層を設け、幅広いウインドウとそこの絶縁材料が埋め込まれたトレンチを埋め尽くすようにゲート材料を堆積し、そしてゲート材料をエッチバックして第１絶縁材料上とゲート誘電体層近傍にゲートを残す工程を含む、ゲート下部に、トレンチ横壁のゲート誘電体用材料により暑い第１絶縁材料を設ける工程を有する絶縁トレンチ−ゲート構造の半導体装置の新規な製造方法が提供される。
【図面の簡単な説明】
【図１】
この発明のトレンチ−ゲート構造の半導体装置の一例の中央活性領域を示す断面図である。
【図２】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図３】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図４】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図５】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図６】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図７】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図８】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図９】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図１０】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図１１】
この発明の製造方法の一例における一連の製造工程の内の一工程を示す断面図である。
【図１２Ａ】
図７の工程に好適な高エネルギ注入の一例により達成される幅ｄ、横方向距離ｙがμｍ（マイクロメータ）で表されるドーパンド濃度状態を示すコンピュータ・シュミレーションであり、注入ドーパントをアニールする前の状態を示す図である。
【図１２Ｂ】
図７の工程に好適な高エネルギ注入の一例により達成される幅ｄ、横方向距離ｙがμｍで表されるドーパンド濃度状態を示すコンピュータ・シュミレーションであり、注入ドーパントをアニールした後の状態を示す図である。
【図１３Ａ】
図１２Ｂの場合におけるチャネル形成領域からドレイン・ドリフト領域への垂直ドーピングでの正味のドーピング濃度Ｎ．ｃｍ−３を表すドーピング・プロファイルを示すコンピュータ・シュミレーションであり、トレンチに非常に近い部分（即ち、ｙ＝０．０）から横方向のトレンチからの距離ｙ＝０．４μｍの場合を示す図である。
【図１３Ｂ】
図１２Ｂの場合におけるチャネル形成領域からドレイン・ドリフト領域への垂直ドーピングでの正味のドーピング濃度Ｎ．ｃｍ−３を表すドーピング・プロファイルを示すコンピュータ・シュミレーションであり、トレンチに非常に近い部分（即ち、ｙ＝０．０）から横方向のトレンチからの距離ｙ＝０．４μｍの場合を示す図である。
【図１４】
この発明のトレンチ−ゲート構造の半導体装置の絶縁ゲート・トレンチ構造の一例を示す拡大断面図である。
【図１５】
この発明のトレンチ−ゲート構造の半導体装置の他の例の中央活性領域を示す断面図である。
【図１６】
図１５の一部分であり、この発明の製造方法の他の例における一連の製造工程の内の一工程を示す断面図である。
【図１７】
図１５の一部分であり、この発明の製造方法の他の例における一連の製造工程の内の一工程を示す断面図である。
【図１８】
図１５の一部分であり、この発明の製造方法の他の例における一連の製造工程の内の一工程を示す断面図である。
【図１９】
この発明の製造方法の変形例におけるトレンチ・エッチング工程でのトレンチ−ゲート構造の半導体装置の中央活性領域に相当する部分を示す断面図である。
【図２０】
この発明の製造方法の変形例における図４及び図７の工程におけるトレンチ−ゲート構造の半導体装置の中央活性領域に相当する部分を示す断面図である。
【図２１】
この発明の製造方法の変形例における図４及び図７の工程におけるトレンチ−ゲート構造の半導体装置の中央活性領域に相当する部分を示す断面図である。
【図２２】
この発明の製造方法のさらなる例における一連の製造工程の内の一工程におけるトレンチ−ゲート構造の半導体装置のさらなる例の中央活性領域を示す断面図である。
【図２３】
この発明の製造方法のさらなる例における一連の製造工程の内の一工程におけるトレンチ−ゲート構造の半導体装置のさらなる例の中央活性領域を示す断面図である。
【図２４】
この発明の製造方法のさらなる例における一連の製造工程の内の一工程におけるトレンチ−ゲート構造の半導体装置のさらなる例の中央活性領域を示す断面図である。
【国際公開パンフレット】
2004520718.tif 000003
2004520718.tif 000004
2004520718.tif 000005
2004520718.tif 000006
2004520718.tif 000007
2004520718.tif 000008
2004520718.tif 000009
2004520718.tif 000010
2004520718.tif 000011
2004520718.tif 000012
2004520718.tif 000013
2004520718.tif 000014
2004520718.tif 000015
2004520718.tif 000016
2004520718.tif 000017
2004520718.tif 000018
2004520718.tif 000019
2004520718.tif 000020
2004520718.tif 000021
2004520718.tif 000022
2004520718.tif 000023
2004520718.tif 000024
2004520718.tif 000025
2004520718.tif 000026
2004520718.tif 000027
2004520718.tif 000028
2004520718.tif 000029
2004520718.tif 000030
2004520718.tif 000031
2004520718.tif 000032
2004520718.tif 000033
2004520718.tif 000034
2004520718.tif 000035
2004520718.tif 000036
2004520718.tif 000037
2004520718.tif 000038
2004520718.tif 000039
2004520718.tif 000040
2004520718.tif 000041
【国際公開パンフレット（コレクトバージョン）】
2004520718.tif 000042
【国際調査報告】
2004520718.tif 000043
2004520718.tif 000044