(57)【要約】少なくとも１つのマイクロプロセッサ（３）とレジスタを具備する専用ユニット（２）とを有する回路（１）を検定するための装置は、この回路を受けるためのベース（１１）、この回路が協働する外部メモリをシミュレートするメモリ（４、５）、及び前記検定を制御するコンピュータ（２０）を含む。メモリ（４、５）は、前記回路により入力されるデータを処理するためのソフトウェアと、この回路のレジスタに含まれるデータを理論値と比較し、これらの比較の結果を表すサインを供給するために、通常の動作時に回路により入力されるフローを表すデータフローを形成することができる検定シーケンスを実行するための命令とを含む。
2004533060.tif 000002
【特許請求の範囲】
【請求項１】
データフロー処理回路を検定する装置であって、前記回路は、入力／出力部を持ち、第１に前記回路の外側にあるメモリと協働するための少なくとも１つのマイクロプロセッサを含み、第２に前記データの部分的な処理を実行するための少なくとも１つの専用ユニットを含み、前記マイクロプロセッサ又は前記専用ユニットがレジスタを有するような装置において、前記装置は、前記マイクロプロセッサ及び前記専用ユニットが機能するのに必要なオペレーティングシステムの他に、
−通常の動作時に前記回路により入力されるデータフローを表す既知のデータフローを供給するのに適するデータの組、
−前記マイクロプロセッサ又は前記専用ユニットの前記レジスタの少なくとも１つにおいて、処理の間における少なくとも１つの任意の瞬間に現れるべき理論値の組、
−フローにおける前記データを編制し、続いてレジスタに存在する値を前記理論値よ比較することにより処理されるべき前記データをロードする命令を含む、検定を行わせる命令、及び
−前記比較の結果を表すサインを供給する命令、
を有することを特徴とするデータフロー処理回路を検定する装置。
【請求項２】
検定すべき前記回路を受けるベースに結合される検定コンピュータを含む請求項１に記載の装置。
【請求項３】
前記検定コンピュータにより制御されるスイッチング手段も含む請求項２に記載の装置において、前記スイッチング手段は、検定すべき前記回路が前記検定コンピュータに接続される入力／出力部を持つ第１の構成と、同じ前記入力／出力部が前記外部メモリに接続されている第２の構成との間の選択を可能にする装置。
【請求項４】
検定すべき回路を設置及び除去するためのマニピュレータも含む請求項２に記載の装置において、前記マニピュレータは前記検定コンピュータにより制御される装置。
【請求項５】
少なくとも１つの専用ユニットと、レジスタを具備する少なくとも１つのマイクロプロセッサとを実装する回路を検定する方法において、当該方法に従って、前記マイクロプロセッサは、前記データ処理命令の他に、その目的が前記回路の機能に関する情報を供給することであり、到来するフローにおけるデータを編制することによりデータを取り込む命令、通常の動作時に前記回路により入力されるデータフローを表す命令、理論値を検定すべき前記回路のレジスタに含まれる実値とを比較する命令、及び前記比較の結果を示すサインを供給する命令からなる命令を実行する方法。
【請求項６】
請求項５に記載の方法において、検定すべき前記回路の接続が試験されている間は先行する段階を有することを特徴とする方法。
【請求項７】
少なくとも１つのマイクロプロセッサを有する回路と、前記回路に関連するメモリ手段を実装する装置であって、前記メモリ手段は、通常の動作時に前記装置により通常は入力されるデータを表すデータをロードする命令と、前記メモリ手段に含まれるデータを前記回路に含まれる少なくとも１つのレジスタに含まれるデータと比較する命令とを含む装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロプロセッサと、ことによっては論理データ処理機能を実行する１つ以上の専用ユニットとを特に有する回路が正常に機能することができるかを決める装置及び方法の分野に関する。本発明は、上記回路及び関連するメモリを実装する、例えばデジタルテレビジョン復号器のような装置にも関する。
【背景技術】
【０００２】
国際特許出願公開番号WO99/48001は、直列式チェック技法として知られるマイクロプロセッサの検定方法の改良を示している。先行技術の説明に用いられる引用文献の段落において、正常に機能しているかをチェックすることは、エラー検知モニターとして知られ、検定すべきマイクロプロセッサにより実行され、及びエラー検知コンピュータに含まれるエラー検知システムを接続するために検定すべきマイクロプロセッサにロードされる特定のソフトウェアを用いて実施される。検定すべきマイクロプロセッサにより実行されるエラー検知モニターは、検定すべきマイクロプロセッサのメモリ及びレジスタに対するアクセス機能を供給するエラー検知システムを支援するソフトウェアである。検定すべきマイクロコンピュータのリソースは、例えばメモリリソースがエラー検知モニター及びエラー検知システムに必要なソフトウェア及びデータを含むようなエラー検知モニター及びエラー検知コンピュータによって使用される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
国際特許出願公開番号WO99/48001に示される上記システムの欠点は、このシステムが検定すべき装置内のリソース及びメモリを使用することであり、その結果、上記装置を使用する費用が増大することである。
【０００４】
本発明は、およそ数千の回路の１時間当たりの処理量（スループット）でもって、１回路ずつで全製品を検定することを可能にする論理回路の迅速な検定を提供する装置に関連し、正常に機能する確率は、ポジティブな検定の場合にはほぼ１に等しい。
【課題を解決するための手段】
【０００５】
本発明はデータフロー処理回路を検定する装置に関する。この回路は、入力／出力部を持ち、第１に前記回路の外側のメモリと協働するための少なくとも１つのマイクロプロセッサを含み、第２に前記データの部分的な処理を実行する少なくとも１つの専用ユニットを含み、前記マイクロプロセッサ又は前記ユニットがレジスタ（Ｒi−Ｒn）を有し、前記装置は、マイクロプロセッサ及び専用ユニットが機能するのに必要なオペレーティングシステムに加え、
−通常の動作時に回路により入力されるデータフローを表す既知のデータフローを供給するデータの組、
−前記マイクロプロセッサ又は前記専用ユニットのレジスタの少なくとも１つにおいて処理する間における少なくとも１つの任意の瞬間に現れるべき理論値の組、
−フローにおける前記データを編制し、続いてレジスタに存在する値を前記理論値とを比較することにより処理されるべきデータをロードする命令を含む、検定を行わせる命令、及び
−前記比較の結果を表すサインを供給する命令
を有する読み取りメモリを含むことを特徴とする。
【０００６】
好ましくは、データ処理ソフトウェアに含まれる検定に用いられる当該ソフトウェアの命令の数を減少させるために、検定コンピュータは、検定すべき回路を受けるベースに結合される。このコンピュータは、検定すべき回路のクロックを供給し、論理検定シーケンスを開始及び終了させ、検査すべき回路の出力を用いて、この検査すべき回路に含まれるマイクロプロセッサにより行われる比較の結果を表すサインを表す値を入力する。
【０００７】
前記比較は、検定すべき回路が機能している状態又は機能していない状態であるかを推定するために、レジスタの１つを処理する間における既定の瞬間に現れるマイクロプロセッサ又は専用ユニットの実際のレジスタ値と、読み取りメモリに記憶される理論値との間で行われる。
【０００８】
これにより、本発明による検定装置において、検定すべき前記回路は、この回路が機能するのに絶対に必要な命令の他に、回路の自動検定を実行する命令も有するオペレーションソフトウェアを具備する。しかしながら、この追加の命令を含むことは、既知のフローにおける命令を編制し、あるレジスタの内容を記憶された値と比較し、この比較の結果をサインの形式で供給することにより既知のデータをロードする命令だけを有する。前記データの処理を検定すべき回路の通常の機能は、これにより一部は変化しない。これら追加の命令は、最小のメモリ空間だけしか必要とせず、この回路の動的な機能とは干渉しない。好ましくは、データフローの構造に必要なデータ及び前記比較に必要なデータは、検定装置にだけ現れ、検定すべき回路に関連するメモリには現れない。
【０００９】
本発明は、少なくとも１つのマイクロプロセッサを有する回路及びこの回路に関連するメモリ手段を実装する装置、特に検知器にも関する。このメモリ手段は、試験段階中に、動作時に装置によって普通に入力されるデータを表すデータをロードし、前記メモリ手段に含まれるデータと、回路に含まれる少なくとも１つのレジスタに収容されるデータとを比較する命令を含んでいる。本発明によれば、検定装置に十分上手く終了する検定検査中に、前記回路が搭載される装置において、それの動作条件及びそれの接続性に従って動作を行う回路である。
【００１０】
本発明は、少なくとも１つの専用ユニット及びレジスタを具備する少なくとも１つのマイクロプロセッサを含む回路を検定する方法にも関する。この方法に従って、前記マイクロプロセッサは、データ処理命令の他に、その目的が回路の機能に関する情報を供給することであり、到来するフローにおけるデータを編制することによりデータを取り込む命令からなり、通常の動作時に回路により入力されるデータフローを表し、理論値を検定すべき回路のレジスタに含まれる実値とを比較し、これらの比較の結果を示すサインを供給する命令を実行する。
【発明を実施するための最良の形態】
【００１１】
図１は検定すべき回路１の実施例を表している。この回路１は、メモリ又は他の回路と通信するための１つ以上の入力／出力インタフェース６、及び例えば論理関数のような関数を実行するのに用いられる専用の回路ツリー(circuit tree)２を有する。この検定すべき回路は、ことによっては圧縮又はスクランブルがかけられたビデオ信号を表すデータのフローをデジタル形式で入力し、デジタル又はアナログ形式で送られるクリアな非圧縮のビデオ信号を再生するためにこれらデータの処理を行うデジタルテレビジョン復号器の機能がある。この場合、専用の回路２は、限定しない実施例として、スクランブルがかけられたデジタルビデオ送信のスクランブルを解除する回路、例えばセクションのフィルタ、又は基礎フロー搬送パケットに実装される基礎フローのヘッダのフィルタを内蔵するＭＰＥＧフロー処理回路である。
【００１２】
前記ツリーの回路２は、レジスタＲ１、Ｒ２、Ｒ３…Ｒnを有するマイクロプロセッサ３の制御下で機能する。
【００１３】
図２は、回路１を検定するための装置１０を表している。
【００１４】
本発明によれば、検査すべき回路１の実際の動作環境を再現する検定ツール１０が作られる。前記回路が復号器の一部を形成する実施例としてここで考えられる場合、例えば入力すべき信号の検知を設けたチューナを再現する必要は無い。この一部は、チューナにより検知されるデータを表すデータを含む、例えばＲＯＭ型のメモリ５と置き換えられる。記憶される一定量のデータは、受信期間及び前記検定を実行するのに十分な検知された情報の表示の多様性をシミュレートすることを可能にする。前記メモリは、データ若しくは既に一部が処理されたデータに専用の機能を実行するために、マイクロプロセッサ３の又は専用の回路２のオペレーティングソフトウェアを含んでいる。メモリ５は、回路１が正常に動作する、又は前記メモリから到来する特定データのフローを受信する場合、マイクロプロセッサ３のレジスタ又は専用の回路２に現れなければならない理論値に対応する値も含んでいる。
【００１５】
検定すべき回路１における検定チェックを管理するために、コンピュータ２０も加えられる。このコンピュータ２０は前記チェックを開始し、前記検定の結果に関する情報を与えることでこのチェックを終了し、この結果は検定すべき回路１のマイクロプロセッサ３により出力される。次いで、この結果は、前記チェックの結果を例えば表示装置（図示せず）に表示することにより用いられる。
【００１６】
本発明による検定装置１０は、検定すべき回路１を受けるためのベース１１を有する。メモリ４及び５は前記装置１０の一部を形成し、検定すべき回路１の実際に搭載している回路と同じように接続されている。これらメモリ４，５は、データリンク７及びアドレスリンク８により前記回路１に接続されている。ことによっては図３から図５に示されるような幾つかの部品５１から５４におけるＲＯＭメモリ５は、マイクロプロセッサ３のオペレーティングソフトウェア（オペレーティングシステム）を含んでいる。上述されるように、ＲＯＭメモリは通常の動作時に回路１により入力される値を表す値も含んでいる。デジタルテレビジョン復号器に関連する本実施例において、ＭＰＥＧフローの形式で出力されることができるようにデータが配置される。メモリ５は、前記回路が正確に機能している、又はこのメモリから到来する特定のデータフローを入力するとき、マイクロプロセッサ又は専用の回路のレジスタに発生しなければならない理論値に対応する値も含む。
【００１７】
好ましくは、装置１０はマニピュレータ３０も有する。これは検定すべき論理回路を処理する機械的手段である。このマニピュレータ３０は吸盤(sucker)を用いて回路１を掴まえ、これら回路１をベース１１に装着し、検定の最後に再び回路１を掴まえ、良品と宣言される回路１のために確保された経路か、又は却下バスケット(reject basket)にこれら回路を置く。
【００１８】
本発明の好ましい実施例において、検定は２つの段階で実行されることが好ましい。この目的のために、図３に表されるように、２つのポジションのスイッチ２２が検定コンピュータ２０とベース１１との間に置かれている。
【００１９】
これら２つのポジションにおいて、コンピュータ２０と回路１との間のリンク１２、１３、１４は、回路１の入力／出力部を位置決めする機能、初期化機能及び夫々使用する機能に関し、これらはスイッチ２２を通過しない。
【００２０】
図４に表されるスイッチ２２の第１のポジションにおいて、コンピュータ２０と回路１とは、夫々ライン制御、アドレス及びデータに対するリンク１５、１６、１７により結合されている。これらリンクはスイッチ２２により確立される。
【００２１】
図５に表されるスイッチ２２の第２のポジションにおいて、回路１の通常の機能が監視される。スイッチ２２を通過するデータリンク７は、回路１を変換器１９を介してメモリ５のデータ部と結合又はメモリ４と結合させる。変換器１９の機能は、メモリ５から到来するデータの論理レベルを回路１に適したレベルに適合させることである。スイッチ２２を通るアドレスライン８及び制御ライン９は、回路１をメモリ４と結合させ、バッファ１８を介しメモリ５と結合させる。
【００２２】
メモリ５を共に形成するメモリ５１から５４、メモリ４、バッファ１８及び変換器１９は、メモリ手段５０の実施例を共に形成する。これにより、回路１は、前記ベース１１を用いて前記メモリ手段５０に結合される。メモリ手段５０は検定すべき回路１と共に働くメモリ手段と同等であることに注意すべきである。しかしながら、このメモリ手段５０の内容は、これら手段が前記フローを形成するためのデータ及びレジスタの内容を比較する値を有する点で非常に重要である。
【００２３】
第１のポジションにおいて、回路１の１つ以上の専用の回路２を用いて、接続及び幾つかの機能の動的な動きを本質的に検定するために、構造的検定が実行される。前記機能の動的な動きは、検定コンピュータ２０から生じる構成を用いて実行される。
【００２４】
第２のポジションにおいて、回路１のオペレーションソフトウェアを使用する間、前記検定はメモリ４及び５に含まれるデータから実行される。この第２の構成において、回路１のマイクロプロセッサ３の自動実行可能なソフトウェアは、回路１をメモリ４内にロードされるオペレーションシステムに接続する。この初期化の後、通常のデータ処理をする命令がメモリ５に含まれるデータに実施され、検定すべき回路１に挿入される。回路１のオペレーションソフトウェアは、このために検定の実施をするための特別な命令を有する。これら命令は、メモリ５に含まれるデータ、及び様々な条件下においてＭＰＥＧフローと、限定ではない、スクランブルが掛けられた又は明文である静止画又は迅速な動画とを表示するフローを構成する。回路１の動作回路は、メモリに含まれる理論値と指定されるレジスタに含まれる実値との間の比較を行うための命令も有する。
【００２５】
装置１０のこの第２の構成による回路１全体の動的機能に関するチェックは、以下のように行われる。
【００２６】
前記チェックを管理するコンピュータ２０は、検定すべき回路１を初期化し、それを第２のポジションに置くために前記スイッチ２２を制御する。
【００２７】
検定すべき回路のマイクロプロセッサ３は、命令のローディング(loading)を開始して、ＲＯＭメモリ５に存在するオペレーションソフトウェアをロードする。次いで、検定すべき回路のマイクロプロセッサ３は、これらデータが進む通常の速度で送信されるデータフローにおいてこれら命令を構成することにより前記ＲＯＭメモリに含まれるデータを取り込む。検定すべきマイクロプロセッサのオペレーションソフトウェアが、これらのデータを処理する通常の命令の他に、
−ＲＯＭメモリ５に記憶される理論値を既定の処理瞬間でマイクロプロセッサ３のレジスタ又は専用の回路２に含まれる実値と比較する命令、及び
−理論値と実値との間の比較の状態を示すサインを前記管理コンピュータ１０に送信する命令
を有する。
【００２８】
実値が理論値と等しい場合、これは管理コンピュータ１０の既知の値を持つサインとなり、このとき、マイクロプロセッサは検査管理コンピュータによって良品と宣言され、良品でない場合、マイクロプロセッサは不良品と宣言される。
【００２９】
検定コンピュータ２０は検定の終わり及びそれの結果を宣言する。次いでこのコンピュータ２０はマニピュレータ３０を稼動させる。これは、たった今試験された回路を取り除き、この回路をこの検定の結果に従い良品又は欠陥のある回路であると指示し、検定すべき新しい回路１を決まった場所に置く。示されるとおり、本発明による装置１０は、１時間当たり数千の回路を検定することが可能である。
【図面の簡単な説明】
【００３０】
【図１】検定すべき回路の例を概略的に示す。
【図２】本発明による回路検定装置の例を概略的に示す。
【図３】本発明による回路検定装置の特別な実施例を概略的に示す。
【図４】前記回路を構造的に試験する第１の構成における図３に表された検定装置の特定の実施例を概略的に示す。
【図５】前記回路を構造的に試験する第２の構成における図３に表された検定装置の特定の実施例を概略的に示す。
【国際公開パンフレット】
2004533060.tif 000003
2004533060.tif 000004
2004533060.tif 000005
2004533060.tif 000006
2004533060.tif 000007
2004533060.tif 000008
2004533060.tif 000009
2004533060.tif 000010
2004533060.tif 000011
2004533060.tif 000012
2004533060.tif 000013
2004533060.tif 000014
2004533060.tif 000015
2004533060.tif 000016
2004533060.tif 000017
2004533060.tif 000018
【国際調査報告】
2004533060.tif 000019
2004533060.tif 000020
2004533060.tif 000021
2004533060.tif 000022
2004533060.tif 000023
2004533060.tif 000024