(57)【要約】低電圧集積回路の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止する入力バッファー。入力バッファーの１つの局面として、ゲート、ドレイン及びソースを有する入力段を含む。入力段のゲートは禁止信号を受け、ドレインは入力信号を受ける。入力段は、禁止信号が所定のレベルにある時入力信号が入力段のソースに与えられるのを禁止する。入力バッファーはさらに、第１及び第２の接続部を有するインバーターを備えた出力段を含む。第１の接続部は入力段のソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える。
2004507961.tif 000002
【特許請求の範囲】
【請求項１】
低電圧フラッシュメモリーの緩衝増強システムであって、
多数の薄膜ゲート酸化物トランジスターと、
可能化信号、入力信号及び禁止信号を受ける入力バッファーとより成り、
入力バッファーは、禁止信号が低電圧レベルにある時多数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止するコンポーネントを有する低電圧フラッシュメモリーの緩衝増強システム。
【請求項２】
コンポーネントは第１、第２及び第３の接続部を有し、第１の接続部は禁止信号に結合され、第２の接続部は入力信号に結合され、第３の接続部は禁止信号が第１の所定のレベルにある時入力信号を与える請求項１のシステム。
【請求項３】
コンポーネントの第３の接続部は、禁止信号が第２の所定レベルにある時入力信号を与えず、そのため入力信号が所望でない高電圧レベルにある時多数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止する請求項２のシステム。
【請求項４】
入力信号及びポンピング信号を受ける電圧センサーをさらに備え、電圧センサーは、入力信号が所望の高電圧レベルにある時第３の所定レベルの感知信号を発生し、そうでなければ、第４の所定レベルの感知信号を発生する請求項１のシステム。
【請求項５】
ポンピング信号と感知信号とを受ける禁止回路をさらに備え、禁止回路は禁止信号を発生する請求項４のシステム。
【請求項６】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
第１、第２及び第３の接続部を有し、第１の接続部は禁止信号を受け、第２の接続部は入力信号を受け、禁止信号が所定のレベルにある時入力信号が第３の接続部に与えられるのを阻止する入力段と、
第１及び第２の接続部を有し、第１の接続部は入力段の第３の接続部に結合され、第２の接続部は低電圧フラッシュメモリーデバイスへ入力信号を与える出力段とより成る低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項７】
入力段の第２の接続部に結合された抵抗をさらに備え、この抵抗は、入力信号が静電気の放電により発生される信号である時電流を制限する請求項６の入力バッファー。
【請求項８】
入力信号を供給電圧にクランプするために抵抗に結合された第１のクランプ回路をさらに備え、この第１のクランプ回路は、低電圧メモリーデバイスの静電気放電テストを増強する請求項７の入力バッファー。
【請求項９】
入力信号をアースにクランプするために抵抗に結合された第２のクランプ回路をさらに備え、第２のクランプ回路は、低電圧メモリーデバイスの静電気放電テストを増強する請求項７の入力バッファー。
【請求項１０】
入力段の第３の接続部に与えられる入力信号を供給電圧にクランプするために入力段の第３の接続部に結合された第３のクランプ回路をさらに備え、第３のクランプ回路は、低電圧メモリーデバイスの電荷デバイスモデルテストを増強する請求項７の入力バッファー。
【請求項１１】
入力段の第３の接続部に与えられる入力信号をアースにクランプするために第３の接続部に結合された第４のクランプ回路をさらに備え、第４のクランプ回路は、低電圧メモリーデバイスの電荷デバイスモデルテストを増強する請求項７の入力バッファー。
【請求項１２】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
第１及び第２の接続部を有し、第１の接続部は入力段のソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える出力段とより成る低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項１３】
ゲート、ドレイン、ソース及びバイアスを有する第１のｐチャンネルトランジスターをさらに備え、ゲートは禁止信号を受け、ソースは入力段のソースに結合され、バイアスは第１のｐチャンネルトランジスターのソースに結合されている請求項１２の入力バッファー。
【請求項１４】
ゲート、ドレイン、ソース及びバイアスを有する第２のｐチャンネルトランジスターをさらに備え、ゲートは禁止信号を受け、ソースは第１のｐチャンネルトランジスター入力段のドレインに結合され、バイアスは第２のｐチャンネルトランジスターのドレインに結合されている請求項１３の入力バッファー。
【請求項１５】
第１及び第２の接続部を有する抵抗をさらに備え、第１の接続部は第２のｐチャンネルトランジスターのドレインに結合され、第２の接続部は供給電圧に結合されている請求項１４の入力バッファー。
【請求項１６】
第１のｐチャンネルトランジスターのソースと入力段のドレインとの間の結合部がノードを画定し、第１のｐチャンネルトランジスター及び第２のｐチャンネルトランジスターは、禁止信号が所定のレベルにある時そのノードが浮動するのを阻止するように働く請求項１５の入力バッファー。
【請求項１７】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
第１及び第２の接続部を有するインバーターを備え、第１の接続部は入力段のソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える出力段とより成る低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項１８】
インバーターはゲート、ドレイン及びソースを有するｎチャンネルトランジスターを備え、ゲートは入力段のソースに結合され、ソースはアースに結合され、ドレインは反転済み入力信号を与える請求項１７のバッファー。
【請求項１９】
インバーターはさらに、ゲート、ドレイン及びソースを有するｐチャンネルトランジスターを備えており、ゲートは入力段のソースに結合され、ソースはｎチャンネルトランジスターのドレインに接続されている請求項１８の入力バッファー。
【請求項２０】
ゲート、ドレイン及びソースを有する可能化トランジスターをさらに備え、ゲートは可能化信号を受け、ドレインは供給電圧に結合され、ソースはｐチャンネルトランジスターのドレインに結合されている請求項１９の入力バッファー。
【請求項２１】
可能化トランジスターはｐチャンネルトランジスターを含む請求項２０の入力バッファー。
【請求項２２】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有するトランジスターを備え、ゲートは禁止信号を受け、ドレインは入力信号を受け、トランジスターは禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
第１及び第２の接続部を有するインバーターを備え、第１の接続部はトランジスターのソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える出力段と、
入力信号が第２の所定レベルにある時トリガーする電圧センサーとより成り、電圧センサーはポンピング信号と入力信号を受ける低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項２３】
電圧センサーは入力信号を受けるトリガー段を含み、トリガー段を１組のｐチャンネルトランジスターを有する第１の部分を有し、この第１の部分は、
ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第１の抵抗に結合され、バイアスが入力信号に結合され、第１の抵抗が供給電圧に結合された第１のｐチャンネルトランジスターと、
ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第２の抵抗に結合され、ドレインが第２の抵抗と第１のｐチャンネルトランジスターのソースとに結合され、バイアスが入力信号に結合された第２のｐチャンネルトランジスターと、
ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第３の抵抗に結合され、ソースが入力信号に結合され、ドレインが第３の抵抗と第２のｐチャンネルトランジスターのソースとに結合され、バイアスが入力信号に結合された第３のｐチャンネルトランジスターとを含み、
トリガー段は１組のｎチャンネルトランジスターを有する第２の部分を含み、この第２の部分は、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ソースがアースに結合された第１のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ソースが第１のｎチャンネルトランジスターのドレインに結合された第２のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ソースが第２のｎチャンネルトランジスターのドレインに結合された第３のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ソースが第３のｎチャンネルトランジスターのドレインに結合された第４のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ソースが第４のｎチャンネルトランジスターのドレインに結合された第５のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートがポンピング信号に結合され、ドレインが第１のｐチャンネルトランジスターのソースに結合され、ソースが第５のｎチャンネルトランジスターのソースに結合された第６のｎチャンネルトランジスターとを含む請求項２２の入力バッファー。
【請求項２４】
１組の金属オプションをさらに備え、この金属オプションは、
第１及び第２の接続部を有し、第１の接続部が入力信号を受け、第２の接続部が第３のｐチャンネルトランジスターのソースに結合された第１の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第３のｐチャンネルトランジスターのソースに結合され、第２の接続部が第３のｐチャンネルトランジスターのドレインに結合された第２の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第２のｐチャンネルトランジスターのソースに結合され、第２の接続部が第２のｐチャンネルトランジスターのドレインに結合された第３の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第５のｎチャンネルトランジスターのドレインに結合され、第２の接続部が第５のｎチャンネルトランジスターのソースに結合された第４の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第４のｎチャンネルトランジスターのドレインに結合され、第２の接続部が第４のｎチャンネルトランジスターのソースに結合された第５の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第３のｎチャンネルトランジスターのドレインに結合され、第２の接続部が第３のｎチャンネルトランジスターのソースに結合された第６の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第２のｎチャンネルトランジスターのドレインに結合され、第２の接続部が第２のｎチャンネルトランジスターのソースに結合された第７の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が第１のｎチャンネルトランジスターのドレインに結合され、第２の接続部が第１のｎチャンネルトランジスターのソースに結合された第８の金属オプションとを含む請求項２３の入力バッファー。
【請求項２５】
第１のインバーター段と、第２のインバーター段とを有する反転段をさらに備え、
第１のインバーター段は、第１のインバーターと、第２のインバーターとを有し、
第２のインバーター段は、第３のインバーター及び第４のインバーターとを有し、
第１のインバーターは、
ゲート、ドレイン及びソースを有し、ゲートが第６のｎチャンネルトランジスターのドレインに結合され、ソースがアースに結合された第７のｎチャンネルトランジスターと、
ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第７のｎチャンネルトランジスターのゲートに結合され、ソースが供給電圧に結合され、ドレインが第７のｎチャンネルトランジスターのドレインに結合され、バイアスが供給電圧に結合された第４のｐチャンネルトランジスターとを含み、
第２のインバーターは、
ゲート、ドレイン及びソースを有し、ゲートが第７のｎチャンネルトランジスターのドレインに結合され、ソースがアースに結合された第８のｎチャンネルトランジスターと、
ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第８のｎチャンネルトランジスターのゲートに結合され、ソースが供給電圧に結合され、ドレインが第８のｎチャンネルトランジスターのドレインに結合され、バイアスが供給電圧に結合された第５のｐチャンネルトランジスターとを含み、
第２のインバーター段は、
第１及び第２の接続部を有し、第１の接続部が第８のｎチャンネルトランジスターのドレインに結合された第３のインバーターと、
第１及び第２の接続部を有し、第１の接続部が第３のインバーターの第２の接続部に結合された第４のインバーターとを含む請求項２３の入力バッファー。
【請求項２６】
第１の遅延回路、第２の遅延回路、第３の遅延回路及び第４の遅延回路を有する望ましくないノイズをリジェクトする遅延段をさらに備え、
第１の遅延回路は、
第１及び第２の接続部を有し、第１の接続部が第８のｎチャンネルトランジスターのドレインに結合された第１の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が供給電圧に結合され、第２の接続部が第１の金属オプションの第２の接続部に結合された第２の金属オプションと、
ゲート、ドレイン及びソースを有し、ゲートが第１の金属オプションの第２の接続部に結合され、ドレインがソースに結合され、ソースが供給電圧に結合された第６のｐチャンネルトランジスターとを含み、
第２の遅延回路は、
第１及び第２の接続部を有し、第１の接続部が第８のｎチャンネルトランジスターのドレインに結合された第３の金属オプションと、
第１及び第２の接続部を有し、第１の接続部がアースに結合され、第２の接続部が第３の金属オプションの第１の接続部に結合された第４の金属オプションと、
ゲート、ドレイン及びソースを有し、ゲートが第３の金属オプションの第２の接続部に結合され、ドレインがソースに結合され、ソースがアースに結合された第９のｎチャンネルトランジスターとを含み、
第３の遅延回路は、
第１及び第２の接続部を有し、第１の接続部が第８のｎチャンネルトランジスターのドレインに結合された第５の金属オプションと、
第１及び第２の接続部を有し、第１の接続部が供給電圧に結合され、第２の接続部が第５の金属オプションの第２の接続部に結合された第６の金属オプションと、
ゲート、ドレイン及びソースを有し、ゲートが第５の金属オプションの第２の接続部に結合され、ドレインがソースに結合され、ソースが供給電圧に結合された第７のｐチャンネルトランジスターとを含み、
第４の遅延回路は、
第１及び第２の接続部を有し、第１の接続部が第８のｎチャンネルトランジスターのドレインに結合された第７の金属オプションと、
第１及び第２の接続部を有し、第１の接続部がアースに結合され、第２の接続部が第７の金属オプションの第２の接続部に結合された第８の金属オプションと、
ゲート、ドレイン及びソースを有し、ゲートが第７の金属オプションの第２の接続部に結合され、ドレインがソースに結合され、ソースがアースに結合された第１０のｎチャンネルトランジスターとを含む請求項２５の入力バッファー。
【請求項２７】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有するトランジスターを備え、ゲートは禁止信号を受け、ドレインは入力信号を受け、トランジスターは禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
第１及び第２の接続部を有するインバーターを備え、第１の接続部はトランジスターのソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える出力段と、
禁止信号を選択的に発生する禁止回路とより成り、禁止回路はポンピング信号と感知信号を受ける低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項２８】
禁止回路は、ゲート、ドレイン及びソースを有し、ゲートが感知信号を受け、ドレインが禁止信号を受け、ソースがアースに結合された第１のｎチャンネルトランジスターとを含む請求項２７の入力バッファー。
【請求項２９】
禁止回路は、ゲート、ドレイン及びソースを有し、ゲートが反転された感知信号を受け、ソースがアースに結合された第２のｎチャンネルトランジスターとを含む請求項２８の入力バッファー。
【請求項３０】
禁止回路は、ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第２のｎチャンネルトランジスターのドレインに結合され、ソースがポンピング信号を受け、ドレインが第１のｎチャンネルトランジスターのドレインに結合され、バイアスがポンピング信号を受ける第１のｐチャンネルトランジスターを含む請求項２９の入力バッファー。
【請求項３１】
禁止回路は、ゲート、ドレイン、ソース及びバイアスを有し、ゲートが第１のｎチャンネルトランジスターのドレインに結合され、ソースがポンピング信号を受け、ドレインが第２のｎチャンネルトランジスターのドレインに結合され、バイアスがポンピング信号を受ける第２のｐチャンネルトランジスターを含む請求項３０の入力バッファー。
【請求項３２】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有するトランジスターを備え、ゲートは禁止信号を受け、ドレインは入力信号を受け、トランジスターは禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
入力信号を低電圧フラッシュメモリーデバイスへ与える出力段とより成り、
出力段は、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ソースがアースに結合され、ドレインが反転された入力信号を与える第２のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ソースが供給電圧に結合され、ドレインが第２のｎチャンネルトランジスターのドレインに結合された第１のｐチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが可能化信号をうけ、ソースが供給電圧に結合され、ドレインが第１のｐチャンネルトランジスターのソースに結合された第２のｐチャンネルトランジスターとを含む低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項３３】
低電圧フラッシュメモリーデバイスの入力バッファーであって、
ゲート、ドレイン及びソースを有する第１のｎチャンネルトランジスターを備え、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段と、
入力信号を低電圧フラッシュメモリーデバイスへ与える出力段とより成り、
出力段は、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのゲートに結合され、ソースがアースに結合され、ドレインが反転された入力信号を与える第２のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ドレインが第２のｎチャンネルトランジスターのドレインに結合された第１のｐチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが可能化信号をうけ、ソースが供給電圧に結合され、ドレインが第１のｐチャンネルトランジスターのソースに結合された第２のｐチャンネルトランジスターとを含む低電圧フラッシュメモリーデバイスの入力バッファー。
【請求項３４】
低電圧フラッシュメモリーデバイスの緩衝方法であって、
ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段により転送を行い、
第１及び第２の接続部を有し、第１の接続部が入力段のソースに結合され、第２の接続部が低電圧フラッシュメモリーデバイスへ入力信号を与えるインバーターにより反転して出力段により出力するステップより成る低電圧フラッシュメモリーデバイス緩衝方法。
【請求項３５】
反転ステップは、ゲート、ドレイン及びソースを有し、ゲートが入力段のソースに結合され、ソースがアースに結合され、ドレインが反転済み入力信号を与えるｎチャンネルトランジスターを含むインバーターにより行われる請求項３４の方法。
【請求項３６】
反転ステップは、ゲート、ドレイン及びソースを有し、ゲートが入力段のソースに結合され、ソースが入力信号に結合され、ドレインがｎチャンネルトランジスターのドレインに結合されたｐチャンネルトランジスターをさらに含むインバーターにより行われる請求項３５の方法。
【請求項３７】
ゲート、ドレイン及びソースを有し、ゲートが可能化信号を受け、ソースが供給電圧に結合され、ドレインがｐチャンネルトランジスターのドレインに結合された可能化トランジスターによりインバーターを可能化するステップをさらに含む請求項３６の方法。
【請求項３８】
可能化ステップは、ｐチャンネルトランジスターを含む可能化トランジスターにより行われる請求項３７の方法。
【請求項３９】
低電圧フラッシュメモリーデバイスの緩衝方法であって、
ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段により転送を行い、
入力信号を低電圧フラッシュメモリーデバイスへ与えるために出力段により出力するステップより成り、
出力ステップは、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ソースがアースに結合され、ドレインが、ゲートが高レベルの入力信号を受ける時低レベルの入力信号を与える第２のｎチャンネルトランジスターにより入力信号を受信し、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ドレインが、ゲートが低レベルの入力信号を受ける時高レベルの入力信号を与える第１のｐチャンネルトランジスターにより入力信号を受信し、
ゲート、ドレイン及びソースを有し、ゲートが低レベルの可能化信号を受け、ソースが供給電圧に結合され、ドレインが第１のｐチャンネルトランジスターのソースに結合された第２のｐチャンネルトランジスターにより第１のｐチャンネルトランジスターを可能化するステップを含む低電圧フラッシュメモリーデバイスの緩衝方法。
【請求項４０】
禁止ステップは、低電圧フラッシュメモリーデバイスが非作動状態にある時起こる請求項３９の方法。
【請求項４１】
低電圧フラッシュメモリーデバイスの緩衝方法であって、
ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が低レベルにある時入力信号がソースに与えられるのを禁止する入力段により転送を行い、
入力信号を低電圧フラッシュメモリーデバイスへ与えるために出力段により出力するステップより成り、
出力段は、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ソースがアースに結合され、ドレインが反転された入力信号を与える第２のｎチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが第１のｎチャンネルトランジスターのソースに結合され、ドレインが第２のｎチャンネルトランジスターのドレインに結合された第１のｐチャンネルトランジスターと、
ゲート、ドレイン及びソースを有し、ゲートが可能化信号を受け、ソースが供給電圧に結合され、ドレインが第１のｐチャンネルトランジスターのソースに結合された第２のｐチャンネルトランジスターとを含み、
さらに、電圧センサーによりポンピング信号及び入力信号を受けて、入力信号が第１の高レベルにある時感知信号を発生してトリガーを行い、
禁止回路によりポンピング信号及び感知信号を受けて禁止信号を発生させるステップを含む低電圧フラッシュメモリーデバイスの緩衝方法。
【請求項４２】
プロセッサーと、
ディスプレイと、
低電圧フラッシュメモリーデバイスとより成り、
低電圧フラッシュメモリーデバイスは、
多数の薄膜ゲート酸化物トランジスターと、
可能化信号、入力信号及び禁止信号をうけ、禁止信号が所定のレベルにある時多数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止する入力バッファーとより成る無線装置。
【請求項４３】
入力信号を転送する手段と、
入力信号を出力する手段とより成るフラッシュメモリーデバイス。
【請求項４４】
入力信号を転送する手段はさらに、ゲート、ドレイン及びソースを有し、ゲートは禁止信号を受け、ドレインは入力信号を受け、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する入力段より成り、
入力信号を出力する手段はさらに、第１及び第２の接続部を有し、第１の接続部は入力段のソースに結合され、第２の接続部は入力信号をフラッシュメモリーデバイスへ与えるインバーターより成る請求項４３のフラッシュメモリーデバイス。
【請求項４５】
プロセッサーと、
ディスプレイと、
低電圧フラッシュメモリーデバイスとより成り、
低電圧フラッシュメモリーデバイスは、
複数の薄膜ゲート酸化物トランジスターと、
禁止信号が所定のレベルにある時複数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止する手段とより成る無線装置。
【請求項４６】
半導体絶縁破壊を阻止する手段は、可能化信号、入力信号及び禁止信号をうけ、禁止信号が所定のレベルにある時多数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止するコンポーネントを有する入力バッファーより成る請求項４５の無線装置。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は一般的に集積回路に関し、さらに詳細には、低電圧フラッシュメモリーデバイス入力バッファーを保護する装置及び方法に関する。
【０００２】
【背景】
トランジスターは、電子の流れを制御するデバイスである。この流れを制御できるということは、トランジスターにより電気の形の情報を処理し記憶できるという意味で重要である。多量の情報を処理し記憶するために、トランジスターを多数集積して集積回路を形成することができる。情報を処理する集積回路の一例として中央処理ユニット（ＣＰＵ）があるが、これは人間の頭脳の計算を司る部分に擬すことができる。人間の頭脳の記憶を司る部分に擬すことのできる集積回路の別の例は、情報を記憶するメモリーデバイスである。コンピューターは、コアとなるこれら２つの集積回路、即ち、ＣＰＵとメモリーとにより構成される。
【０００３】
メモリーデバイスは、メモリーを連続してリフレッシュしなければならないためかなりの電力を消費する初期設計のものから、消費電力が少ないためより望ましい現在のデバイスへ進歩している。現在、メモリーデバイスは低電圧トランジスターより成る。これらの低電圧トランジスターは約１．８ボルトの供給電圧を使用する。これらの低電圧トランジスターへ偶発的に、または設計により、大きすぎる電圧が供給されると、トランジスターの寿命に悪影響が出る。
【０００４】
それでも、低電圧トランジスターを含むメモリーデバイスには１．８ボルトよりも大きい供給電圧が存在する。メモリーデバイスは、読み取り、プログラミングまたは消去のようなメモリー動作を実行するために設計上、これらの供給電圧を必要とする。低電圧トランジスターが偶発的に静電気の放電を受けると、数千ボルトのオーダーの電圧がかかってトランジスターが破壊されるため、望ましくない。低電圧トランジスターの高電圧に対する耐性は十分でないため、かかる低電圧トランジスターを備えたメモリーデバイスを用いる製品が最終的に市場に受け入れられない可能性がある。
【０００５】
従って、低電圧トランジスターの寿命に影響を与える半導体絶縁破壊を阻止する装置及び方法が求められている。
【０００６】
【発明の概要】
低電圧トランジスターの上記問題及び他の問題は本発明により解消されるが、これは以下の説明を読むと理解されるであろう。これらの利点を有する装置及び方法について説明する。
【０００７】
一実施例によると、低電圧フラッシュメモリーの緩衝増強システムが提供される。このシステムは、多数の薄膜ゲート酸化物トランジスターと、入力バッファーとより成り、入力バッファーは、可能化信号、入力信号及び禁止信号を受け、禁止信号が低電圧レベルにある時多数の薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止するコンポーネントを有する。
【０００８】
別の実施例によると、低電圧フラッシュメモリーデバイスの入力バッファーが提供される。この入力バッファーは、入力段及び出力段を有する。入力段は、ゲート、ドレイン及びソースを有するトランジスターを含む。ゲートは禁止信号を受け、ドレインは入力信号を受け、トランジスターは禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する。出力段は、第１及び第２の接続部を有するインバーターを含む。第１の接続部はトランジスターのソースに結合され、第２の接続部は入力信号を低電圧フラッシュメモリーデバイスに与える。電圧センサーは、入力信号が第２の所定レベルにある時トリガーする。電圧センサーは、ポンピング信号と入力信号を受ける。禁止回路は禁止信号を選択的に発生し、またポンピング信号と感知信号を受ける。
【０００９】
別の実施例によると、低電圧フラッシュメモリーデバイスの緩衝方法が提供される。この方法は、転送ステップと出力ステップとを含む。転送ステップは、ゲート、ドレイン及びソースを有する入力段により実行される。入力段のゲートは禁止信号を受け、ドレインは入力信号を受ける。入力段は、禁止信号が所定のレベルにある時入力信号がソースに与えられるのを禁止する。出力ステップは、インバーターによる反転により出力段により実行される。インバーターは、第１及び第２の接続部を有し、第１の接続部は入力段のソースに結合され、第２の接続部は低電圧フラッシュメモリーデバイスへ入力信号を与える。
【００１０】
本発明の上記及び他の実施例、特徴、利点及び特性は、一部は下記の説明から、また本発明の下記の説明及び添付図面を参照するか本発明を実施することにより当業者にとって明らかになるであろう。本発明の種々の局面、利点及び特徴は、頭書の特許請求の範囲に特に詳細に記載された装置、手順及びそれらの組み合わせにより実現される。
【００１１】
【好ましい実施例の詳細な説明】
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。図面において、同一の参照番号は幾つかの図を通して実質的に同じコンポーネントを指すものである。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、他の実施例も可能であって、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変形又は設計変更を行うことができることを理解されたい。
【００１２】
本願明細書に記載するトランジスターは、バイポーラ−ジャンクション技術（ＢＪＴ）、電界効果技術（ＦＥＴ）または相補金属酸化物半導体（ＣＭＯＳ）技術によるトランジスターを含む。金属酸化物半導体（ＭＯＳ）トランジスターは、ゲート、第１のノード（ドレイン）及び第２のノード（ソース）を有する。ＭＯＳは通常、対称的なデバイスであるため、ソース及びドレインの真の命名は端子に電圧を印加して初めて可能となる。従って、ソース及びドレインの名称は最も広い意味に解釈すべきである。
【００１３】
本明細書中の用語「高」及び「低」は、供給電圧であるＶｃｃ及びアースのそれぞれを言及するものである。用語「外部電源」は供給電圧Ｖｃｃのことである。一実施例において、供給電圧は特に断らない限り、１．６５乃至２．２２ボルトの電圧を供給する。
【００１４】
本願明細書中の用語「エネルギー貯蔵デバイス」は、電荷を貯蔵可能な任意のデバイスを含む。用語「エネルギー貯蔵デバイス」はキャパシターを含む。本願明細書に述べるキャパシターは、任意の製造方法により集積回路上に形成される任意のキャパシターである。しかしながら、本願明細書に述べるエネルギー貯蔵デバイスは、ｎチャンネルトランジスターまたはｐチャンネルトランジスターの何れかで形成可能であるが、トランジスターのソース及びドレインは一緒に結合されて一方の導電性プレートを形成し、ゲートはもう一方の導電性プレートを形成し、酸化物層は誘電体を形成する。
【００１５】
本願明細書中の用語「予充電デバイス」は、エネルギー貯蔵デバイスを含むシステムがオフ状態にある間エネルギー貯蔵デバイスが所定レベルの電荷を維持するように電荷を供給できる任意のデバイスを含む。かくして、予充電を行う理由は、ある回路を高電圧信号を与えるように可能化するためにはエネルギー貯蔵デバイスが多量の電荷を貯蔵しなければならないからである。予充電しなければ、エネルギー貯蔵デバイスを充電するためにはシステムが一旦オンになった後で長い時間が必要となり望ましくない。本願明細書に述べる予充電デバイスは２乗デバイスでありうる。本願明細書に述べる予充電デバイスは、任意の製造方法により集積回路上に形成される任意のトランジスターでよい。しかしながら、この予充電デバイスは、ドレインとゲートが一緒に接続され、ドレインが外部電源に接続されたｎチャンネルトランジスターとして製造可能である。
【００１６】
本願明細書中の用語「充電デバイス」は、エネルギー貯蔵デバイスを外部電源のレベルまで充電可能な任意のデバイスを含む。充電デバイスの目的は、予充電プロセスにより生じる任意のレベル劣化を補償するためにエネルギー貯蔵デバイスを充電することである。本願明細書に述べる充電デバイスは、任意の製造方法により集積回路上に形成される任意のトランジスターでよい。しかしながら、この充電デバイスはｎチャンネルトランジスターとして製造することができる。このトランジスターは、ドレインを外部電源に接続したものとして構成可能である。
【００１７】
本明細書中の用語「金属オプション」は、回路を閉じるために挿入するかまたは回路を開放するために除去することができる導体を包含する。かかる導体は、プロトタイプ製造後のような任意適当な時点に、回路が所望の動作をするように挿入または除去することができる。
【００１８】
本発明の実施例は、薄膜ゲート酸化物を有する低電圧トランジスターの半導体絶縁破壊を阻止する問題に焦点を当てている。用語「半導体絶縁破壊」は、酸化物の絶縁破壊を含む。フラッシュメモリーのようなデジタル回路は金属酸化物半導体電界効果トランジスター（ＭＯＳＦＥＴ）により構成するのが好ましいが、その理由はこれらのトランジスターがデジタル特性を有するからである。ＭＯＳＦＥＴは、ゲートに加えられる電圧に応じてオンかオフであり、デジタル０または１を表す。かかる電圧は、ＭＯＳＦＥＴのデジタル状態を制御する電界の発生を助ける。
【００１９】
電界の発生にとって重要なＭＯＳＦＥＴのコンポーネントの１つはゲート酸化物である。ゲート酸化物は誘電体のように作用して互いに反対の極性を有する電荷の間に障壁を形成し、電界を維持する。大部分の誘電体と同様に、ゲート酸化物は或る特定の絶縁耐力を有する。ゲートの電圧により生じる電界強度が絶縁耐力より大きい場合、ゲート酸化物は絶縁破壊を起こし、トランジスターの寿命が危うくなる。
【００２０】
市場ではフラッシュメモリーのような低電圧集積回路を用いるハンドヘルド製品が好まれるが、その理由は消費電力が少ないため、使用時間が長くなるためである。ハンドヘルド製品は情報を蓄える必要があるが、低電圧フラッシュメモリーが情報記憶媒体として選ばれる。低電圧フラッシュメモリーは約１．８ボルトの供給電圧を使用する。約３．３ボルトの供給電圧を用いるトランジスターの前の世代と同じ速度を得るために、低電圧フラッシュメモリーは厚さが約４０オングストロームのゲート酸化物を有するトランジスターを備えている。この薄さは、トランジスターの前の世代のゲート酸化物の幅よりもさらに薄いため、高電圧の影響を受け易い。
【００２１】
薄膜ゲート酸化物を有する低電圧フラッシュメモリーは、種々の供給電圧条件、即ち、中電圧、高電圧及び超高電圧を有する他のトランジスターも使用する。フラッシュメモリーは、読み取り、プログラミング及び消去のようなメモリーセルの動作を行うためにこれら種々の供給電圧を必要とする。本発明の１つの局面において、フラッシュメモリーにはテストモードに移行するためにある特定の高電圧が印加される。上述したように、ゲート酸化物が薄くなると、フラッシュメモリーを所望のテストモードへ移行させる際問題が発生する。
【００２２】
別の問題として、静電気の放電がある。静電気の放電は、直接接触または静電界の誘導により異なる静電電位にある物体の間で静電荷が転送される現象である。静電気の放電が生じると、薄膜ゲート酸化物を有する低電圧トランジスターへ数千ボルトのオーダーの電圧がかかることがある。かかる電圧が薄膜ゲート酸化物へかかると、ゲート酸化物を有するトランジスターが破壊される。
【００２３】
本発明の実施例は上記及び他の問題を解決するものである。本発明の実施例について以下に説明する。
【００２４】
図１は、本発明の一実施例によるシステムのブロック図である。システム１００は入力バッファーＣ１０２を有する。一実施例において、システム１００は低電圧フラッシュメモリーの緩衝を増強する。入力バッファーＣ１０２は、薄膜ゲート酸化物を有するトランジスターの半導体絶縁破壊を阻止する働きをする。かかる絶縁破壊の阻止は、ある特定の電圧が入力バッファーをＣ１０２へ与えられると起こる。一実施例において、これらある特定の電圧には所望でない高電圧レベルを有する電圧が含まれる。入力バッファーＣ１０２は、可能化信号Ｓ１０２、入力信号Ｓ１０４及び禁止信号Ｓ１１０を受ける。
【００２５】
可能化信号Ｓ１０２は、抵抗Ｒ１０２を介してアースに接続される。一実施例において、Ｒ１０２は２．４×１０３オームである。入力信号Ｓ１０４は、システム１００を構成する集積回路の入力ピンに与えられる信号である。後述する他の回路が、禁止信号Ｓ１１０を発生する。この禁止信号Ｓ１１０は、入力バッファーＣ１０２を助けて、システム１００に流入する望ましくない電圧が薄膜ゲート酸化物を有するトランジスターを破壊しないようにする。一実施例において、このように禁止信号による破壊の阻止は、禁止信号Ｓ１１０が低電圧レベルにある時起こる。
【００２６】
入力バッファーＣ１０２は、入力信号Ｓ１０４を信号Ｓ１１２として与える。信号Ｓ１１２はインバーターＩ１０２へ流入し、このインバーターＩ１０２は信号Ｓ１１４と呼ぶ反転された信号Ｓ１１２をシステム１００に続く他の回路に与える。一実施例において、かかる他の回路にはフラッシュメモリーデバイスの回路が含まれる。
【００２７】
システム１００は電圧センサーＣ１０４を含む。電圧センサーＣ１０４は、入力信号Ｓ１０４及びポンピング信号Ｓ１０６を受ける。電荷ポンピング回路（図示せず）はポンピング信号Ｓ１０６を発生する。一実施例において、ポンピング信号Ｓ１０６は約５ボルトの電圧を含む。
【００２８】
電圧センサーＣ１０４は入力信号Ｓ１０４をモニターする。入力信号Ｓ１０４が所望の高電圧レベルに到達すると、電圧センサーＣ１０４はトリガーする。電圧センサーＣ１０４のトリガーによりある特定の電圧レベルの感知信号Ｓ１０８が発生するが、そうでなければ感知信号Ｓ１０８は別の電圧レベルである。感知信号Ｓ１０８は、電圧センサーＣ１０４のトリガー状態を反映する。感知信号Ｓ１０８は禁止回路Ｃ１０６へ送られる。
【００２９】
禁止回路Ｃ１０６は禁止信号Ｓ１１０を選択的に発生する。禁止回路Ｃ１０６は、感知信号Ｓ１０８及びポンピング信号Ｓ１０６を受ける。感知信号Ｓ１０８が電圧センサーＣ１０６がトリガーされた状態を表す場合、禁止回路Ｃ１０６は、入力バッファーＣ１０２に入力信号Ｓ１０４の転送を禁止させるレベルの禁止信号Ｓ１１０を発生する。かかる禁止により、入力信号はシステム１００に流入できなくなる。
【００３０】
図２は、本発明の一実施例の回路図である。入力バッファー２００は、図１を参照して説明した入力バッファーＣ１０２の実際の回路である。入力バッファー２００は入力信号Ｓ２０４を受けるが、この入力信号Ｓ２０４は上述した入力信号Ｓ１０４と同じである。入力信号Ｓ２０４はノードＡに与えられる。第１のクランプ回路Ｃ２０２はノードＡに結合している。
【００３１】
第１のクランプ回路Ｃ２０２は、入力信号Ｓ２０４を約１．８ボルトの供給電圧にクランプする。第２のクランプ回路Ｃ２０４もノードＡに結合している。第２のクランプ回路Ｃ２０４は、入力信号Ｓ２０４をアースにクランプする。これら２つのクランプ回路Ｃ２０２、Ｃ２０４は、入力バッファー２００を含む低電圧メモリーデバイスのような集積回路の静電気放電テストを克服する助けとなる。一実施例において、この静電気放電テストは、ＥＩＡ／ＪＥＤＥＣ規格に合致するテストである。これらの規格には、ＥＩＡ／ＪＥＤＥＣ、テスト方法Ａ１１４−Ａ：静電気放電（ＥＳＤ）感度をテスト人体モデル（ＨＢＭ）（１９９７年１０月）及びテスト方法Ａ１１５−Ａ：静電気放電（ＥＳＤ）感度をテストマシンモデル（ＭＭ）（１９９７年１０月）が含まれる。
【００３２】
抵抗Ｒ２０２はノードＡに結合されている。抵抗Ｒ２０２は、静電気の放電による場合のような高電圧を有する入力信号Ｓ２０４を伴う電流を制限するように作用する。一実施例において、抵抗Ｒ２０２は約１．１０６×１０３オームである。抵抗Ｒ２０２はノードＢにも結合している。ノードＡから抵抗Ｒ２０２を通過した入力信号Ｓ２０４は、ノードＢへ送られる。
【００３３】
入力バッファー２００は、第１、第２及び第３の接続部を有する入力段Ｔ２０２を備えている。一実施例において、第１の接続部はゲート、第２の接続部はソース、第３の接続部はドレインと考えることができる。従って、入力段Ｔ２０２は、ゲート、ソース及びドレインを有するトランジスターと考えることができる。一実施例において、入力段Ｔ２０２はｎチャンネルトランジスターである。
【００３４】
入力段Ｔ２０２のソースはノードＢに結合しているため、ノードＢに与えられる入力信号Ｓ２０４を受ける。入力段Ｔ２０２のドレインは、信号Ｓ２０４を、ノードＥに与えられる禁止信号Ｓ２０６の電圧レベルに応じてノードＣへ送る。従って、入力バッファー２００は禁止信号Ｓ２０６を受けるが、この禁止信号Ｓ２０６は上述した禁止信号Ｓ１０６と同じである。入力段Ｔ２０２のゲートはノードＥに結合している。
【００３５】
入力段Ｔ２０２がｎチャンネルトランジスターである実施例では、入力段Ｔ２０２は入力信号Ｓ２０４をノードＢのソースからノードＣのドレインへ転送する。これは、禁止信号Ｓ２０６がノードＥへ高電圧を与える時に起こる。同じ実施例において、入力段Ｔ２０２は、入力信号Ｓ２０４がノードＢのソースからのノードＣのドレインへ転送されるのを禁止する。これは、ノードＥの禁止信号Ｓ２０６が低電圧である時に起こる。
【００３６】
入力段Ｔ２０２のこの挙動により、入力段がフラッシュメモリーデバイスのような集積回路にかかる望ましくない電圧により薄膜ゲート酸化物を有する低電圧トランジスターが破壊されるのを阻止することが可能となる。このような破壊の阻止は、少なくとも２つの状況下で起こる。第１に、集積回路が非作動状態にある時、禁止信号Ｓ２０６はゲートに低電圧レベルを与えるため、入力段Ｔ２０２はソースにある入力電圧２０４のドレインへの転送を禁止する。フラッシュメモリーデバイスを取り扱う時に静電気の放電が偶発的に発生すると仮定する。フラッシュメモリーデバイスは非作動状態にあるため、入力段Ｔ２０２は静電気の放電がフラッシュメモリーデバイスに流入するのを阻止する。
【００３７】
第２に、集積回路が作動状態にある時、禁止信号Ｓ２０６によりゲートが低電圧レベルになるため、入力段Ｔ２０２はソースにある入力信号Ｓ２０４がドレインに転送されるのを阻止する。フラッシュメモリーデバイスの動作時、設計により入力信号Ｓ２０４が大きな電圧を発生して集積回路がテストモードへ移行すると仮定する。後述する他の回路は、禁止信号Ｓ２０６を低電圧レベルにするため、信号Ｓ２０４がフラッシュメモリーデバイスのような集積回路へ流入するのが阻止される。
【００３８】
以上、入力段Ｔ２０２が集積回路が作動状態または非作動状態にかかわらず電圧が集積回路に流入するのを選択的に阻止するよう働くことを説明した。上述したように、かかる挙動は、薄膜ゲート酸化物を有する低電圧トランジスターを破壊させる可能性のある或る特定の電圧に対する耐性を得るのに有用である。
【００３９】
入力バッファー２００は、ゲート、ドレイン、ソース及びバイアスを有するトランジスターＴ２０６を含む。一実施例において、このトランジスターＴ２０６はｐチャンネルトランジスターである。用語「バイアス」は、所望でない本体効果を禁止するために基板にかけるバイアスを含む。トランジスターＴ２０６のゲートは、ノードＥに結合されているため、禁止信号Ｆ２０６を受ける。トランジスターＴ２０６のドレイン及びバイアスはノードＣに結合されている。
【００４０】
入力バッファー２００は、ゲート、ドレイン、ソース及びバイアスを有するトランジスターＴ２０４を含む。一実施例において、トランジスターＴ２０４はｐチャンネルトランジスターである。トランジスターＴ２０４のゲートは、ノードＥに結合されているため禁止信号Ｓ２０６を受ける。トランジスターＴ２０４のドレインは抵抗Ｒ２０４に結合されている。一実施例において、抵抗Ｒ２０４は約０．２０３×１０３オームである。トランジスターＴ２０４のドレインは、トランジスターＴ２０６のドレインに結合している。トランジスターＴ２０４のバイアスは、トランジスターＴ２０４のソースに結合している。抵抗Ｒ２０４は供給電圧に結合している。
【００４１】
トランジスターＴ２０４及びＴ２０６の目的は、ノードＣが浮動するのを阻止することにある。これら２つのトランジスターは、禁止信号Ｆ２０６が低電圧レベルになるとオンになる。ノードＣは、これら２つのトランジスターがオンになると高電圧レベルとなるため、ノードＣの浮動状態への移行が阻止される。
【００４２】
第３のクランプ回路Ｃ２０６は、ノードＣと結合している。第３のクランプ回路Ｃ２０６は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ２０８を備えている。ｎチャンネルトランジスターＴ２０８のゲートは、抵抗Ｒ２０６と結合している。一実施例において、抵抗Ｒ２０６は約０．２４９×１０３オームである。抵抗Ｒ２０６はアースと結合している。ｎチャンネルトランジスターＴ２０８のドレインは、金属オプションＭ２０２と結合している。金属オプションＭ２０２は供給電圧と結合している。一実施例において、金属オプションＭ２０２は、第３のクランプ回路Ｃ２０６を非作動状態にするように除去することができる。ｎチャンネルトランジスターＴ２０８はノードＣと結合している。
【００４３】
第４のクランプ回路Ｃ２０８もノードＣと結合している。第４のクランプ回路Ｃ２０８は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ２１６を備えている。ｎチャンネルトランジスターＴ２１６のゲートはソースと結合し、ドレインはノードＣと結合し、ソースはアースと結合している。
【００４４】
これら２つのクランプ回路Ｃ２０６、Ｃ２０８は、入力バッファーを有する低電圧メモリーデバイスのような集積回路の電荷デバイスモデルテストを増進する助けとなる。一実施例において、電荷デバイスモデルテストは、ＥＩＡ／ＪＥＤＥＣ規格に合致するテストである。これらの規格の１つには、ＥＩＡ／ＪＥＤＥＣ、テスト方法Ｃ１０１：マイクロエレクトロニクスコンポーネントの耐静電放電しきい値の電界誘導電荷デバイスモデルテスト（（１９９５年５月）が含まれる。
【００４５】
入力バッファー２００は、第１及び第２の接続部を有する出力段Ｉ２０２を備えている。第１の接続部はノードＣに、第２の接続部はノードＤに結合している。第１の接続部はノードＣに与えられる入力信号Ｓ２０４を受け、第２の接続部は信号Ｓ２１２として反転された信号Ｓ２０４を与える。信号Ｓ２１２は、低電圧フラッシュメモリーデバイスのような集積回路の他の回路（図示せず）へ送られる。
【００４６】
一実施例において、出力段Ｉ２０２は、上述したような第１及び第２の接続部を有するインバーターＩ２０２である。インバーターＩ２０２は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ２０４を含む。ｎチャンネルトランジスターＴ２０４のゲートはノードＣに、ドレインはノードＤに、ソースはアースに結合している。
【００４７】
インバーターＩ２０２はさらに、ゲート、ドレイン及びソースを有するｐチャンネルトランジスター２１２を含む。ｐチャンネルトランジスターＴ２１２のゲートはノードＣに結合している。ｐチャンネルトランジスターＴ１２１２のドレインはノードＢに結合している。従って、ｎチャンネルトランジスターＴ２１４のゲートとｐチャンネルトランジスター２１２のゲートとは第１の接続部を形成する。ｎチャンネルトランジスターＴ２１４のドレインとｐチャンネルトランジスターＴ２１２のドレインとは第２の接続部を形成する。
【００４８】
入力バッファーは、可能化トランジスターＴ２１０を含む。可能化トランジスターＴ２１０は、ゲート、ドレイン及びソースを有するｐチャンネルトランジスターである。可能化トランジスターＴ２１０のゲートは、可能化信号Ｓ２０２に結合している。一実施例において、可能化信号Ｓ２０２は低レベルである。従って、可能化トランジスターＴ２１０はオンになる。可能化トランジスターＴ２１０のソースは供給電圧に結合している。可能化トランジスターＴ２１０のドレインは、インバーターＩ２０２のｐチャンネルトランジスターＴ２１２のドレインに結合している。
【００４９】
可能化トランジスターは、オンであると、インバーターＩ２０２を作動状態に保持するが、その理由は供給電圧源から電流が可能化トランジスターＴ２１０のドレイン及びインバーターＩ２０２に流れることができるからである。インバーターＩ２０２は、ノードＣの入力信号Ｓ２０４が高レベルにある時ノードＤに低レベルの信号Ｓ２１２を発生する。これは、入力信号Ｓ２０４が高レベルであるとｎチャンネルトランジスターＴ２１４はオンになるが、ｐチャンネルトランジスターＴ２１２はオフになるためである。ｐチャンネルトランジスターＴ２１２は、オフになると、供給電圧源からノードＤを切り離す。代わりに、ノードＤが、オンになったｎチャンネルトランジスターＴ２１４を介してアースに接続される。アースは論理低レベルを与えるため、信号Ｓ２１２は低レベルである。
【００５０】
入力信号Ｓ２０４が低レベルになると、反対のことが起こる。ｎチャンネルトランジスターＴ２１４がオフになり、ｐチャンネルトランジスターＴ２１２がオンになる。ｐチャンネルトランジスターＴ２１２は、オンになると、ノードＤを供給電圧に接続する。供給電圧は論理高レベルを与えるため、信号Ｓ２１２は高レベルである。
【００５１】
図３は、本発明の一実施例の回路図である。電圧センサー３００は多数の段、即ちトリガー段３０２、第１の反転段３０４、遅延段３０６及び第２の反転段３０８を有する。電圧センサー３００は、入力信号Ｓ３０４の電圧レベルに応じてトリガーする。入力信号Ｓ３０４は、上述した入力信号Ｓ１０４と同じである。電圧センサー３００が発生する感知信号Ｓ３０８は、電圧センサー３００のトリガー状態を反映する。
【００５２】
トリガー段３０２は第１の部分３０２１を含む。第１の部分３０２１は入力信号Ｓ３０４を受ける。入力信号Ｓ３０４は金属オプションＭ３０２を通過する。金属オプションＭ３０２は、電圧センサー３００を非作動状態にするために除去できる。入力信号Ｓ３０４は、金属オプションＭ３０２を通過すると、ノードＡに与えられる。
【００５３】
第１の部分３０２１は、ゲート、ドレイン、ソース及びバイアスを有するｐチャンネルトランジスターＴ３０２を備えている。ｐチャンネルトランジスターＴ３０２のゲートは抵抗Ｒ３０２と結合している。一実施例において、抵抗Ｒ３０２は約１．０２４×１０３オームである。ｐチャンネルトランジスターＴ３０２のソースはノードＡに結合しており、入力信号Ｓ３０４を受ける。ｐチャンネルトランジスターＴ３０２のドレインは抵抗Ｒ３０２とノードＢに結合している。ｐチャンネルトランジスターＴ３０２のバイアスはノードＡに結合している。金属オプションＭ３０４はｐチャンネルトランジスターＴ３０２のドレインとソースに結合している。金属オプションＭ３０４を挿入すると、電流がトランジスターＴ３０２ではなくて金属オプションＭ３０４を介して流れる。これは、電流が抵抗が最も少ない経路を求めるため起こる。
【００５４】
第１の部分を３０２１は、ゲート、ドレイン、ソース及びバイアスを有するｐチャンネルトランジスターＴ３０４を備えて含む。ｐチャンネルトランジスターＴ３０４のゲートは抵抗Ｒ３０４に結合している。一実施例において、抵抗Ｒ３０４は約１．０２４×１０３オームである。ｐチャンネルトランジスターＴ３０４のソースはノードＢに結合している。ｐチャンネルトランジスターＴ３０４のドレインは、抵抗Ｒ３０４及びノードＣに結合している。バイアスはノードＡに結合している。金属オプションＭ３０６は、ｐチャンネルトランジスターＴ３０４のドレインとソースに結合している。金属オプションＭ３０４を挿入すると、電流がトランジスターＴ３０４でなくて金属Ｍ３０６を流れる。
【００５５】
第１の部分３０２１は、ゲート、ドレイン、ソース及びバイアスを有するｐチャンネルトランジスターＴ３０６を含む。ｐチャンネルトランジスターＴ３０６のゲートは抵抗Ｒ３０６に結合している。一実施例において、抵抗Ｒ３０６は約１．０２４×１０３オームである。抵抗Ｒ３０６は供給電圧に結合している。ｐチャンネルトランジスターＴ３０６のソースはノードＣに、ドレインはノードＤに、バイアスはノードＡに結合している。
【００５６】
ｐチャンネルトランジスターＴ３０６は一般的にオフであるが、その理由はゲートが論理高レベルである供給電圧を介して結合されるからである。ｐチャンネルトランジスターＴ３０６をオンにするには、ノードＣの電圧がｐチャンネルトランジスターＴ３０６のしきい電圧（ＶＴＲ）とｐチャンネルトランジスターＴ３０６のゲートに与えられる電圧（Ｖｃｃ）の和より大きくなければならない。従って、ｐチャンネルトランジスターＴ３０６をオンにするノードＣの電圧をトリガー電圧として定義する。このトリガー電圧は、電圧センサー３００をトリガーする電圧と考えることができる。
【００５７】
ノードＣの電圧はノードＡの電圧から取り出される。ノードＡの電圧は入力信号Ｓ３０４から取り出される。従って、入力信号Ｓ３０４は、入力信号Ｓ３０４がＶＴＲとＶｃｃの和のように十分に高い場合にトリガー電圧を与えることができる。トリガー電圧は、金属オプションＭ３０６を除去するとさらにＶＴＲだけ増加させることができる。金属オプションＭ３０６を除去すると、電流はｐチャンネルトランジスターＴ３０４を流れなければならない。ソース及びドレインの電圧降下は、ｐチャンネルトランジスターＴ３０４を流れる電流により発生する。この電圧は約１ＶＴＲである。トリガー電圧はさらに、金属オプションＭ３０６を除去することによりさらにＶＴＲ増加させることができる。従って、金属オプションＭ３０４及びＭ３０６は共にトリガー電圧をＶＴＲとＶｃｃの和に増加させることができる。
【００５８】
トリガー段３０２は第２の部分３０２２を有する。第２の部分３０２２はポンピング信号Ｓ３０６を受ける。ポンピング信号Ｓ３０６は、上述のポンピング信号Ｓ１０６と同じである。ポンピング信号Ｓ３０６はゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ３０８へ与えられる。ｎチャンネルトランジスターＴ３０８のゲートはポンピング信号Ｓ３０６を受け、ドレインはノードＣに結合しており、ソースはノードＥに結合している。
【００５９】
第２の部分３０２２は、多数のｎチャンネルトランジスターＴ３１０、Ｔ３１２、Ｔ３１４、Ｔ３１６、Ｔ３１８を有する。これらのｎチャンネルトランジスターは、ゲート、ドレイン及びソースを有する。ｎチャンネルトランジスターＴ３１０のゲートは信号Ｓ３０６を受け、ドレインはノードＥに結合しており、ソースはノードＡに結合している。金属オプションＭ３０８は、ｎチャンネルトランジスターＴ３１０のドレイン及びソースに結合している。ｎチャンネルトランジスターＴ３１２のゲートは信号Ｓ３０６を受け、ドレインはノードＦに、ソースはノードＧに結合している。金属Ｍ３１０は、ｎチャンネルトランジスターＴ３１２のドレインとソースとに結合している。ｎチャンネルトランジスターＴ３１４のゲートは信号Ｓ３０６を受け、ドレインはノードＧに、ソースはノードＨに結合している。金属Ｍ３１２は、ｎチャンネルトランジスターＴ３１４のドレインとソースに結合している。ｎチャンネルトランジスターＴ３１６のゲートは信号Ｓ３０６を受け、ドレインはノードＨに、ソースはノードＩに結合している。金属オプションＭ３１６は、ｎチャンネルトランジスターＴ３１８のドレインとソースに結合している。ｎチャンネルトランジスターＴ３１８のゲートは信号Ｓ３０６を受け、ドレインはノードＩに、ソースはノードＪに結合している。金属オプションＭ３１６は、ｎチャンネルトランジスターＴ３１８のドレインとソースに結合している。
【００６０】
各金属オプションＭ３０８乃至Ｍ３１６を除去するとトリップ電圧を５０ミリボルトだけ減少できるが、挿入するとトリップ電圧を同じ５０ミリボルトだけ増加できる。入力信号Ｓ３０４のレベルがトリガー段３０２をトリガーするに十分に高ければ、論理高信号がノードＤに与えられ、後続段３０４乃至３０８を進む。そうでなければ、論理低信号がノードＤに与えられる。
【００６１】
電圧センサー３００は第１の反転段３０４を含む。第１の反転段３０４は、第１のインバーターＩ３０２及び第２のインバーターＩ３０４を含む。第１のインバーターＩ３０２は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ３２２と、ゲート、ドレイン、ソース及びバイアスを有するｎチャンネルトランジスターＴ３２０とを含む。ｎチャンネルトランジスターＴ３２２のゲートはノードＤに、ドレインはノードＫに、ソースはアースに結合している。ｐチャンネルトランジスターＴ３２０のゲートはノードＤに、ソースは供給電圧に、ドレインはノードＫに、バイアスは供給電圧に結合している。第２のインバーターＩ３０４は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ３２６と、ゲート、ドレイン、ソース及びバイアスを有するｐチャンネルトランジスターＴ３２４とを含む。ｎチャンネルトランジスターＴ３２６のゲートはノードＫに、ドレインはノードＬに、ソースはアースに結合している。ｐチャンネルトランジスターＴ３２４のゲートはノードＫに、ソースは供給電圧に、ドレインはノードＬに、バイアスは供給電圧に結合している。
【００６２】
第１の反転段３０４のインバーターＩ３０２は、ノードＤに与えられる論理信号を反転させる。この論理信号は、第１の反転段３０４のインバーターＩ３０４により再び反転される。従って、ノードＤに与えられる論理信号は、ノードＬにおいて同じ論理レベルで与えられる。
【００６３】
電圧センサー３００は、多数のエネルギー貯蔵デバイス、即ち、Ｄ３０２、Ｄ３０４、Ｄ３０６、Ｄ３０８を有する遅延段３０６を備えている。各エネルギー貯蔵デバイスＤ３０２乃至Ｄ３０８は、ゲート、ドレイン及びソースを有するトランジスターとして製造される。エネルギー貯蔵デバイスＤ３０２は、ゲートがノードＭに、ドレイン及びソースが供給電圧に結合されているｐチャンネルトランジスターＴ３２８を含む。金属オプションＭ３１８は、供給電圧だけでなくノードＭに結合している。別の金属オプションＭ３２０は、ノードＭとノードＬに結合している。エネルギー貯蔵デバイスＤ３０４は、ゲートがノードＮに、ドレイン及びソースが供給電圧に結合しているｐチャンネルトランジスターＴ３３０を含む。金属オプションＭ３２６は、供給電圧だけでなくノードＬに結合している。別の金属オプションＭ３２８はノードＮとノードＬに結合している。エネルギー貯蔵デバイスＤ３０６は、ゲートがノードＯに、ドレイン及びソースがアースに結合しているｎチャンネルトランジスターＴ３２２を含む。金属オプションＭ３２４は、アースだけでなくノードＯに結合している。別の金属オプションＭ３２２は、ノードＯとノードＬに結合している。エネルギー貯蔵デバイスＤ３０８は、ゲートがノードＰに、ドレイン及びソースがアースに結合しているｎチャンネルトランジスターＴ３３４を含む。金属オプションＭ３２２は、アースだけでなくノードＰに結合している。別の金属オプションＭ３２２は、ノードＰ及びノードＬに結合している。
【００６４】
ノードＬに与えられる論理信号は、遅延段３０６により遅延される。遅延段３０６は、論理信号中の望ましくないノイズをリジェクトする働きがある。遅延時間は、作動状態にあるエネルギー貯蔵デバイスＤ３０２乃至Ｄ３０８の数に左右される。金属オプションＭ３２０、Ｍ３２８、Ｍ３２２、Ｍ３３０はそれぞれ、エネルギー貯蔵デバイスＤ３０２、Ｄ３０４、Ｄ３０６、Ｄ３０８を非作動状態にするために除去するか、作動状態にするために挿入することができる。金属オプションＭ３１８、Ｍ３２０、Ｍ３２４、Ｍ３３０はそれぞれ、ノードＭ、Ｎ、Ｏ、Ｐを浮動状態にするために除去することができる。金属オプションＭ３１８、Ｍ３２６、Ｍ３２４、Ｍ３３０を挿入すると、ノードＭ、Ｎ、Ｏ、Ｐを高レベルにして雑音をリジェクトすべく遅延を短くすることができる。
【００６５】
電圧センサー３００は第２の反転段３０８を有する。第２の反転段３０８は、インバーターＩ３０６及びＩ３０８を有する。インバーターＩ３０８は感知信号Ｓ３１８を与える。遅延段３０６により遅延された後、論理信号はインバーターＩ３０６により反転され、インバーターＩ３０８より再び反転される。従って、ノードＬに与えられる論理信号は、インバーターＩ３０８を通過した後は同一論理レベルとなる。インバーターＩ３０８を通過した論理信号は、感知信号Ｓ３０８としても知られる。感知信号Ｓ３０８は、上述した感知信号Ｓ１０８と同じである。感知信号は、電圧センサー３００がトリガー状態にある時論理高レベルである。そうでなければ、論理低レベルである。
【００６６】
図４は、本発明の一実施例による回路図である。禁止回路４００は禁止信号Ｓ４１０を選択的に発生させる。禁止信号Ｓ４１０は、上述した禁止信号Ｓ１１０と同じである。禁止回路４００は感知信号Ｓ４０８を受ける。感知信号Ｓ４０８はノードＤに与えられる。
【００６７】
インバーターＩ４０２は、感知信号Ｓ４０８を受けるためにノードＤに結合されている。インバーターＩ４０２は、感知信号Ｓ４０８を反転し、反転された感知信号Ｓ４０８をｎチャンネルトランジスターＴ４０６へ与える。ｎチャンネルトランジスターＴ４０６はゲート、ドレイン及びソースを有する。ｎチャンネルトランジスターＴ４０６のゲートは反転された感知信号Ｓ４０８を受け、ドレインはノードＢに、ソースはアースに結合している。
【００６８】
ｎチャンネルトランジスターＴ４０６は、反転された感知信号が論理高レベルになるとオンになる。従って、感知信号Ｓ４０８は反転前では論理低レベルにある。論理低レベルにある感知信号Ｓ４０８は、禁止回路４００の前にある電圧センサー回路（図示せず）がトリガーしていなかったことを反映している。
【００６９】
ｐチャンネルトランジスターＴ４０４もまた、ｎチャンネルトランジスターＰ４０６がオンになるとオンになる。ｐチャンネルトランジスターＴ４０４はゲート、ドレイン、ソース及びバイアスを有する。ｐチャンネルトランジスターＴ４０４のゲートはノードＢに、ソースはノードＡに、ドレインはノードＣに、バイアスはノードＡに結合している。ノードＡはポンピング信号Ｓ４０６を与える。ポンピング信号Ｓ４０６は、上述したポンピングされたＳ１０６と同じである。ｐチャンネルトランジスターＴ４０６がオンになる理由は、ｎチャンネルトランジスターはオンになるとｐチャンネルトランジスターＴ４０６のゲートを論理低レベルであるアースに引き下げるからである。ノードＣは、ｐチャンネルトランジスターＴ４０４のソース及びドレインを介してポンピング信号Ｓ４０６のレベルへ引き上げられる。ノードＣは禁止信号を与えるため、ノードＣが論理高レベルにある時、禁止信号は論理高レベルにある。
【００７０】
ノードＤに戻って、禁止回路は、ゲート、ドレイン及びソースを有するｎチャンネルトランジスターＴ４０８を含む。ｎチャンネルトランジスターＴ４０８のゲートはノードＤに、ドレインはノードＣに、ソースはアースに結合している。ノードＤが論理低レベルの感知信号Ｓ４０８を与えると、上述したようにｎチャンネルトランジスターＴ４０６がオンになるが、ｎチャンネルトランジスターＴ４０８はオフになる。
【００７１】
ノードＤが論理高レベルの感知信号Ｓ４０８を与えると、ｎチャンネルトランジスターＴ４０８はオンになるがｎチャンネルトランジスターＴ４０６はオフになる。ノードＣは、ｎチャンネルトランジスターＴ４０８により低レベルに引き下げられる。ｐチャンネルトランジスターＴ４０４はオフになるが、その理由はノードＣが論理低レベルの信号をｐチャンネルトランジスターＴ４０２へ与え、これによりｐチャンネルトランジスターＴ４０２がオンになるからである。ｐチャンネルトランジスターＴ４０２は、ゲート、ドレイン、ソース及びバイアスを有する。ｐチャンネルトランジスターＴ４０２のゲートはノードＣに、ソースはノードＡに、ドレインはノードＢに、バイアスはノードＡに結合している。ｐチャンネルトランジスターＴ４０２のソース及びドレインは、ｐチャンネルトランジスターＴ４０２がオンになるとノードＢをポンピング信号Ｓ４０６のレベルに引き上げる。ノードＢが論理高レベルになると、トランジスターＴ４０４はオフになる。
【００７２】
上述したように、禁止信号Ｓ４１０は感知信号Ｓ４０８に左右される。禁止信号Ｓ４１０は、感知信号Ｓ４０８が論理低レベルにある時、約５ボルトのポンピング信号Ｓ４０６の電圧レベルにある。禁止信号Ｓ４１０は、感知信号Ｓ４０８が論理高レベルにある時、論理低レベルである。感知信号Ｓ４０８は、電圧センサー（図示せず）がトリガー状態にある時、論理高レベルである。
【００７３】
論理低レベルの禁止信号Ｓ４１０の１つの利用法には、特別な製造モードのサポートが含まれる。論理低レベルにある禁止信号Ｓ４１０を用いることにより、入力バッファーを超えた所にある薄膜ゲート酸化物トランジスターに高電圧が影響を与えるのを禁止することができる。しかしながら、同時にかかる高電圧を入力バッファーを含む集積回路内に入力することにより、特別な製造モードがサポートすることが可能である。
【００７４】
図５は、本発明の一実施例のブロック図である。無線装置５００は、ディスプレイ５０２、プロセッサー５０４及び低電圧フラッシュメモリーデバイス５０６を有する。ディスプレイ５０２は、無線装置５００を制御するためにユーザーがナビゲーション可能なユーザーインターフェイスを提供する。プロセッサー５０４は、ユーザー及び遠隔のサーバー（図示せず）により提供されるデータ及び制御信号を処理する。低電圧フラッシュメモリーデバイス５０６は、データ及び制御信号を記憶する記憶手段を提供する。一実施例において、低電圧フラッシュメモリーデバイス５０６は、多数の薄膜ゲート酸化物トランジスターと、上述したような入力バッファーとを有する。無線装置５００は、セルラー電話、バーソナル家電装置及びインターネット装置から選択される。
【００７５】
結　論
薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止するためのシステム装置及び方法について述べた。これらの薄膜ゲート酸化物トランジスターは、フラッシュメモリーのような３２メガビット集積回路に使用できる。集積回路の前の世代は、２．７乃至５ボルトの範囲の供給電圧を使用している。本発明の実施例は、１．６５ボルト乃至２．２２ボルトの範囲の供給電圧を用いる集積回路に焦点を当てている。集積回路の前の世代と同じタイミング挙動を保証するために、低電圧集積回路はＣＭＯＳのような薄膜ゲート酸化物トランジスターを使用する。２．２２ボルトより大きい電圧がこれらの薄膜ゲート酸化物トランジスターに導入される可能性が存在する。かかる電圧が存在すると、これらのトランジスターの寿命が損なわれる可能性がある。
【００７６】
本発明の実施例は、２．２２ボルトより大きい電圧が存在しても、その寿命が備われないように、薄膜ゲート酸化物トランジスターの半導体絶縁破壊を阻止するものである。
【００７７】
特定の実施例を図示説明したが、当業者は、それらを同一目的を達成するように設計された構成により置換できることが分かるであろう。本願は、本発明の全ての変形例または設計変更を包含するものと意図されている。上記説明は例示的なものであって、限定的なものでないことを理解されたい。上記実施例及び他の実施例の組み合わせは、上記説明を読めば当業者にとって明らかであろう。本発明の範囲は、上記の構成または製造方法を使用する他の任意の例を包含するものである。従って、本発明の範囲は、頭書の特許請求の範囲を参照してかかる請求の範囲の均等物の全範囲と共に決定すべきものである。
【図面の簡単な説明】
【図１】図１は、本発明の実施例のシステムのよるブロック図である。
【図２】図２は、本発明の実施例の回路図である。
【図３】図３は、本発明の実施例の回路図である。
【図４】図４は、本発明の実施例の回路図である。
【図５】図５は、本発明の実施例のシステムのよるブロック図である。
【国際公開パンフレット】
2004507961.tif 000003
2004507961.tif 000004
2004507961.tif 000005
2004507961.tif 000006
2004507961.tif 000007
2004507961.tif 000008
2004507961.tif 000009
2004507961.tif 000010
2004507961.tif 000011
2004507961.tif 000012
2004507961.tif 000013
2004507961.tif 000014
2004507961.tif 000015
2004507961.tif 000016
2004507961.tif 000017
2004507961.tif 000018
2004507961.tif 000019
2004507961.tif 000020
2004507961.tif 000021
2004507961.tif 000022
2004507961.tif 000023
2004507961.tif 000024
2004507961.tif 000025
2004507961.tif 000026
2004507961.tif 000027
2004507961.tif 000028
2004507961.tif 000029
2004507961.tif 000030
2004507961.tif 000031
2004507961.tif 000032
2004507961.tif 000033
2004507961.tif 000034
2004507961.tif 000035
2004507961.tif 000036
2004507961.tif 000037
2004507961.tif 000038
2004507961.tif 000039
2004507961.tif 000040
2004507961.tif 000041
2004507961.tif 000042
2004507961.tif 000043
【国際調査報告】
2004507961.tif 000044
2004507961.tif 000045
2004507961.tif 000046