(57)【要約】誘電層薄膜（例えばＳｉＯ２）を備えたシリコンウェハのＳＩＬＣ特性とＧＯＩ欠陥の密度を、ウェハ上のいかなるテスト構造をも必要としない非接触的方法を用いて決定する。外方法は、コロナ放電により誘電層に応力を加える工程と、応力を加えた後に照明下でコロナ放電の中和をモニタリングすることにより誘電電流−誘電電圧（Ｉ−Ｖ）を測定する工程とから成る。コロナフルエンスの関数として行われたＩ−Ｖの測定により、ウェハのＳＩＬＣ特性を提供する。ＳＩＬＣ特性を次に定常誘電電界において比較し、ＧＯＩ欠陥密度の測定値を提供する。測定可能なＳＩＬＣを生じない低フルエンスに対応するＩ−Ｖ特性を用いて、誘電層の厚みを決定する。【特許請求の範囲】
【請求項１】
半導体ウェハ上に配置された誘電層の特性を評価する方法であって、
テスト装置に対して半導体ウェハを位置決めする工程と、
誘電層と半導体ウェハから間隔を置いてテスト装置を配置した状態で、半導体ウェハ上の誘電層を流れる応力誘電リーク電流の特性を測定する工程と
から成る方法。
【請求項２】
応力誘導リーク電流特性は、誘電層を横切って流れる電流密度と、誘電層上の応力の特定フルエンスによる誘電電界との関係から成る、請求項１に記載の方法。
【請求項３】
応力誘導リーク電流測定は、誘電層を横切る電流を発生させることで誘電層に応力を加えるのに十分なレベルで、半導体ウェハの誘電層に電荷を印加するための、測定テスト装置を用いることと、誘電層に応力を加えた後で電流−電圧特性を測定することを含む、請求項１に記載の方法。
【請求項４】
応力誘電リーク電流に対する表面障壁の寄与を軽減するために応力誘電リーク電流を測定している間、半導体ウェハの誘電層を照明する工程をさらに含む、請求項１に記載の方法。
【請求項５】
応力誘電リーク電流に対する表面障壁の寄与を軽減するために誘電層に電荷を印加体している間、半導体ウェハの誘電体表面を照明する工程をさらに含む、請求項３に記載の方法。
【請求項６】
応力誘電リーク電流に対する表面障壁の寄与を軽減するために半導体の電流−電圧特性（Ｉ−Ｖ）を測定している間、半導体ウェハの誘電体表面を照明する工程をさらに含む、請求項５に記載の方法。
【請求項７】
電荷を印加することは、コロナ応力エレメントで半導体ウェハの誘電層に電荷を印加することから成る、請求項３に記載の方法。
【請求項８】
電流−電圧特性の測定は、プローブと半導体ウェハ上の誘電層の電位差を測定すること、誘電層を横切る電流密度を計算することから成る、請求項３に記載の方法。
【請求項９】
半導体ウェハはシリコンからなる、請求項１に記載の方法。
【請求項１０】
誘電層はＳｉＯ２からなる、請求項９に記載の方法。
【請求項１１】
応力誘電リーク電流を測定することは、誘電層に応力を加えるための電荷と同一極性の電荷で、誘電層をプリチャージすることを含む、請求項３に記載の方法。
【請求項１２】
半導体ウェハ上に配置された誘電層の、ゲート酸化膜の完全性を測定する方法であって、
半導体ウェハの空間電荷領域を横切る電圧降下を取除くために、誘電層を照明する工程と、
トンネル電流を誘導するために、半導体ウェハに応力を加えるのに十分なレベルで、誘電層に電荷を印加する工程と、
誘電層に電荷を印加した後で、半導体ウェハの電流−電圧特性を測定する工程とから成る方法。
【請求項１３】
照明する工程と誘電層に電荷を印加する工程は同時に起こる、請求項１２に記載の方法。
【請求項１４】
照明する工程と半導体ウェハの電流−電圧特性を測定する工程を同時に行うことをさらに含む、請求項１３に記載の方法。
【請求項１５】
照明する工程と半導体ウェハの電流−電圧特性を測定する工程は同時に起こる、請求項１２に記載の方法。
【請求項１６】
電荷を印加する工程は、コロナ応力エレメントで半導体ウェハの誘電層に電荷を印加することから成る、請求項１２に記載の方法。
【請求項１７】
電流−電圧特性を測定する工程は、誘電層を横切る電流密度と、プローブと半導体ウェハ間の電位差を測定することを含む、請求項１２に記載の方法。
【請求項１８】
半導体ウェハはシリコンからなる、請求項１２に記載の方法。
【請求項１９】
誘電層はＳｉＯ２である、請求項１８に記載の方法。
【請求項２０】
電流−電圧特性を測定する工程は、半導体ウェハの誘電層を、プリチャージすることを含む、請求項１２に記載の方法。
【請求項２１】
測定された電流−電圧特性を仕事関数効果に関して修正する工程をさらに含む、請求項１２に記載の方法。
【請求項２２】
半導体ウェハ上に配置された誘電層の、ゲート酸化膜の完全性を測定する方法であって、
チャージ源の下方の位置にウェハを移動させる工程と、
第１の照明源でチャージ源の下方にあるウェハのある領域を照明する工程と、
チャージ源のチャージ条件を設定する工程と、
ウェハ領域に応力を加えるためチャージ源をオンにする工程と、
チャージ源と第１の照明をオフにする工程と、
チャージ源で応力を加えられたウェハの前記領域の上にプローブを移動させる工程と、
第２の照明でプローブの下に位置するウェハの領域を照明する工程と、
チャージ源をオフにした後、時間関数として接触電位を測定する工程と、
酸化膜電界の関数として、酸化電流密度を計算する工程と
から成る方法。
【請求項２３】
定常酸化膜電界における応力誘電リーク電流の大きさを決定する工程をさらに含む、請求項２２に記載の方法。
【請求項２４】
半導体上に配置された誘電層の、ゲート酸化膜の完全性を測定する方法であって、
ウェハ上の誘電層を流れる応力誘電リーク電流を測定する工程と、
一定の酸化膜電界強度における応力誘電リーク電流の大きさを決定する工程と、応力誘電リーク電流の大きさを、前記酸化膜電界強度における応力電流の標準の大きさと比較する工程と
から成る方法。
【請求項２５】
酸化層の厚みを決定することをさらに含む、請求項２４に記載の方法。
【請求項２６】
半導体ウェハ上に配置された誘電層の厚みを測定する方法であって、
半導体ウェハと誘電層間に誘電層の厚みに関係あるトンネル電流を発生させるために、半導体ウェハに応力を加えるのに十分なレベルで、誘電層に電荷を印加する工程と、
誘電層に電荷を印加した後、半導体ウェハの電流−電圧特性を測定する工程と、酸化膜電界の関数として酸化電流密度を計算する工程と、
計算された酸化電流密度と酸化膜電界から誘電体の厚みを決定する工程と
から成る方法。
【発明の詳細な説明】
【０００１】
（発明の背景）
本発明は半導体ウェハのテスト、特に半導体ウェハ上の誘電膜の特性評価に関する。
【０００２】
当該技術分野において周知のように、半導体素子は半導体基板上（例えばシリコン）に成長または堆積させた誘電膜（例えばシリコン酸化膜）を有する場合が多い。多くの素子において、誘電膜は半導体と導電性ゲートの金属電極に挟まれたサンドイッチ構造になって、ＭＩＳキャパシタを形成している。半導体／誘電体界面上の汚染やその他の欠陥は、ゲート誘電膜、例えば酸化膜、の時期尚早の電気的ブレークダウンを起こし、誘電膜を横切るリーク電流を増大させ、メモリチップや他の集積回路の性能を劣化させている。例えば、酸化工程やプラズマ・デポジション、エッチングまたはその他の工程でたびたび発生するそのような欠陥は、金属のような凝結した不純物に起因する。また、この欠陥は、積層欠陥、界面の微小な粗さや結晶欠陥（結晶起因パーティクル、ＣＯＰｓ）によっても形成される。これらの欠陥は一般にゲート酸化の完全性欠陥（ゲート・オキサイド・インテグリティ・ディフェクト）（ＧＯＩ）と称される。
【０００３】
酸化膜の完全性（さらに一般的に言えば誘電体の完全性）と信頼性の試験は、集積回路製造工程において最も費用がかかり厄介なもののひとつである。このような試験のやり方はウェハ上に多数の金属−絶縁体−半導体（ＭＩＳ）または金属−酸化膜半導体（ＭＯＳ）のテスト素子を必要とし、製造費用が高価で長時間のテスト時間を消費する。
【０００４】
ゲート誘電膜／酸化膜の信頼性をテストするひとつの形態は、応力によって誘導されたリーク（漏洩）電流（ＳＩＬＣ）を測定することである。ＳＩＬＣは近年のＭＯＳメモリ素子にとっては重要な関心事である。この測定方法は誘電体を横切って電流を誘電し比較的薄いゲート絶縁膜に応力を加えることから成る。先行技術では、テストではウェハ上にＭＯＳまたはＭＩＳテスト用キャパシタを形成することが必要だった。ＧＯＩ欠陥をモニタするために、電気的ブレークダウンが発生するまで応力が加えられていた。これらのＭＯＳやＭＩＳテスト用キャパシタは、製造するのに高価で、時間を消耗する。加えて電気的ブレークダウンが発生するまでテストをするには長時間を要することがしばしばである。
【０００５】
（発明の概要）
本発明は導電ゲートを形成する前段階における、半導体基板ウェハ上の誘電膜のテストについて記述するものである。誘電膜は、その表面に正のイオン電荷を蓄積したのち（すなわち空中のコロナ放電で）、下層の半導体基板ウェハから誘電体へのトンネル電子として流れる電子電流（エレクトロン電流）の特性を測定することでテストされる。この方法では、コロナ応力は誘電膜に必ずしもブレークダウンを起こさないで大きな誘電リーク電流を発生させる。この応力誘電リーク電流（ＳＩＬＣ）は低い電界まで広がり、その大きさによりＧＯＩ欠陥（すなわちゲート誘電層の完全性欠陥）を測定することができる。
【０００６】
本発明は誘電体、より特定すればその上に形成された酸化層を有する半導体ウェハの特性を非接触的に評価する方法をその特徴とする。例えば、誘電層はゲート酸化膜の完全性（ＧＯＩ）や応力誘電リーク電流（ＳＩＬＣ）特性により特性評価する事が可能である。本明細書に使用されている「誘電体」という用語は、ＳｉＯ２、Ｔａ２ Ｏ５、Ａｌ２ Ｏ３ のような酸化物、Ｓｉ３ Ｎ４ のような窒化物やバリウム・ストロンチウム・タイタネート（ＢＳＴ）を含むが、それらに限定されるわけではない。加えて「ＧＯＩ（ゲート酸化膜の完全性）」という語句は、半導体基板ウェハ上の誘電層や誘電膜の完全性をさす。
【０００７】
本発明の一般的態様として、方法は、上部に誘電層が配置された半導体ウェハを、誘電体表面にコロナ電荷を印加するために、テスト装置に対して位置決めする工程と、誘電層と半導体ウェハから間隔を置いてテスト装置を配置した状態で、電荷を印加した後に誘電層を流れる電流の測定をする工程とから成る。測定テスト装置は例えば振動ケルビンプローブやモンロープローブでよい。測定テスト装置のコロナ応力エレメントは、誘電層から間隔をおいて配置された一個の針状タイプ、一個のワイヤタイプ、又は複数の針状タイプ、そして／またはワイヤタイプのコロナ電極を含む。　半導体基板上の誘電体の表面に印加された正のコロナ電荷は、誘電層に応力を加え、半導体基板と誘電層間にトンネル電流を生じさせる。応力の量は誘電層に蓄積されたコロナ充電の量、すなわちフルエンス（Ｃ／ｃｍ２）、で制御される。シリコン上のシリコン酸化膜において、２×１０−６Ｃ／ｃｍ２以下の超低フルエンスの場合、この方法は初期のトンネル特性に関するデータを与え、そして電気的誘電層厚Ｔｏｘ、誘電容量　Ｃｏｘを測定する手段を与える。ここでＣｏｘ＝εｏεｏｘ／Ｔｏｘ　で、εｏは真空中の誘電率、εｏｘは誘電層の誘電定数である。一般的に、約１０−５Ｃ／ｃｍ２か、それ以上の高いフルエンスの場合、このシーケンスは応力誘電リーク電流についてのデータを提供する。即ちシーケンスはトンネル電流を発生させ、ゲート酸化の完全性を測定する手段を与える。特別に低かったり高かったりした値の場合、ＳｉＯ２とは違った誘電層であったり、シリコンとは違った半導体基板であったりする可能性がある。一般的に、室温近傍においてトンネル電流を誘導させるために、高い応力即ちフルエンスが誘電層に印加される。
【０００８】
誘電層から離れて配置された測定テスト装置により、非接触のウェハ特性評価が好都合にも提供される。測定テスト装置はウェハに接触していないので、この方法は、多くの場合、テストされた半導体ウェハが再度使用できるよう非破壊的である。この方法はまたテスト構成の準備が必要でないのでテストにかかる費用を少なくできる。この方法はまた非常に早く、ウェハ表面全体をマッピングするのに適していて製造工程へテスト結果を迅速にフイードバックできる利点がある。
【０００９】
別の態様において、本発明は、半導体ウェハ上に配置された誘電層の特性評価方法をその特徴とする。この方法は、テスト装置に対して半導体ウェハを位置決めする工程と、誘電層と半導体ウェハから間隔を置いてテスト装置を配置した状態で、テスト装置により半導体ウェハ上の誘電層を横切る応力誘電リーク電流特性を測定する工程とから成る。この応力誘電リーク電流特性は、誘電層への特定の応力フルエンスによる誘電層と誘電電荷を横切る電流密度である。
【００１０】
本発明のこの態様についての具体的事例は下記の１つ以上のものを含む。応力誘電リーク電流を測定する工程は、誘電体を横切るトンネル電流を発生させることで、誘電層に応力を加えるのに十分なレベルで、電荷を半導体ウェハの誘電層へ印加する測定テスト装置を使用することと、誘電層に応力を加えた後で電流−電圧（Ｉ−Ｖ）特性を測定することを含む。電流Ｉは誘電体を横切って流れる電流密度であり、電圧Ｖは誘電電圧、即ち誘電体を横切る電圧降下である。半導体ウェハの誘電体は応力誘電リーク電流を測定している間、例えば電流−電圧（Ｉ−Ｖ）特性を測定している間、応力誘電リーク電流への表面障壁の寄与を軽減するために照明される。後の測定中の応力誘電リーク電流に対する表面障壁の寄与をさらに軽減するために、誘電層に電荷を印加する間、半導体ウェハの誘電体の表面もまた照射される。電荷はコロナ応力エレメントによって半導体ウェハの誘電層に印加される。電流−電圧（Ｉ−Ｖ）特性を測定する工程は、プローブと半導体ウェハ上にある誘電層間の表面電位差、即ち接触電位差と、誘電層を流れる電流密度とを測定することを含む。半導体ウェハは誘電層、例えばＳｉＯ２、を有するシリコンウェハである。
【００１１】
応力誘電リーク電流を測定することは、正の電荷によって誘電体の一部分、例えばテストサイトを含むその全部、半分、 または微小な部分、をプリチャージすることと、その後にテストサイトのみに付加的な電荷を印加して、このテストサイトに応力を加え、その応力によって誘導されたリーク電流を決定するために、このテストサイトの代表的電流−電圧（Ｉ−Ｖ）特性を測定することを含む。
【００１２】
別の態様において、本発明は、半導体ウェハ上に配置された誘電層のゲート酸化の完全性（ＧＯＩ）を測定する方法をその特徴とする。この方法は、半導体ウェハの半導体空間電荷領域の電圧降下を除くために誘電層を（例えば測定サイクル中ずっと）照明する工程と、トンネル電流を誘電するように半導体ウェハに応力を加えるのに十分な電荷を誘電層に印加する工程と、誘電層に電荷が印加された後に半導体ウェハの電流−電圧（Ｉ−Ｖ）特性を測定する工程とから成る。
【００１３】
本発明の態様についての具体的事例は下記の１以上のものを含む。照明する肯定と誘電層に電荷を印加する工程は同時に起こる。本発明は、照明する工程と半導体ウェハの電流−電圧（Ｉ−Ｖ）特性を測定する工程を同時に行うことからなる。照明する工程と半導体ウェハの電流−電圧（Ｉ−Ｖ）特性を測定する工程を同時に行う。電荷を印加することは、コロナ応力エレメントで半導体ウェハの誘電層に電荷を印加することから成る。電流−電圧（Ｉ−Ｖ）特性を測定することは、プローブと半導体ウェハ間の、測定された表面電位差の時間依存性から、誘電層を横切る電流密度を計算することから成る。半導体基板はどんな半導体からでも作ることができる。通常、半導体ウェハは誘電膜、例えばＳｉＯ２を有するシリコンウェハである。電流−電圧（Ｉ−Ｖ）特性を測定することは、半導体ウェハの誘電層をプリチャージすることを含む。さらにこの方法は仕事関数効果、すなわち基準電極と半導体ウェハ間の仕事関数の差、に関して、測定された電流−電圧（Ｉ−Ｖ）特性を訂正することを含む。
【００１４】
また別の態様において、本発明は半導体ウェハ上に配置された誘電層の厚みを測定する方法を特徴とする。この方法は、半導体ウェハと誘電層間に誘電層の厚みに関係あるトンネル電流を発生させるために、半導体ウェハに応力を加えるのに十分なレベル（例えば２×１０−６Ｃ／ｃｍ２）で、誘電層に電荷を印加する工程と、誘電層に電荷を印加した後、半導体ウェハの電流−電圧（Ｉ−Ｖ）特性を測定する工程と、誘電電界の関数として酸化電流密度を計算する工程と、計算された誘電電流密度と誘電電界から誘電体の厚みを決定する工程とから成る。
【００１５】
他の態様において、本発明は、上面に誘電層を有する半導体ウェハの、ゲート酸化膜の完全性を測定する方法をその特徴とする。この方法はチャージ源の下の位置にウェハを移動させる工程と、第１の光源により、チャージ源の下にあるウェハのある領域を照明する工程と、チャージ源の充電条件を設定する工程と、ウェハの前記領域に応力を加えるためにチャージ源をオンにする工程と、チャージ源と第１の光源をオフにする工程と、チャージ源によって応力を加えられたウェハの前記領域の上にプローブを移動する工程と、第２の光源により、プローブの下にあるウェハの前記領域を照明する工程と、チャージ源を切った後、時間関数として接触電位を測定する工程と、誘電電界の関数として誘電電流密度を計算する工程から成る。
【００１６】
さらにこの方法は、定常誘電電界における応力誘電リーク電流の大きさを決定する工程を含む。この方法はさらに、定常誘電電界と一定の応力インフルエンス値における応力誘電リーク電流、ＳＩＬＣ、の大きさを決めることと、ＧＯＩ欠陥密度に相当する値を決めるために、一枚ないしは多くの半導体基板ウェハ上の、異なったテストサイトのＳＩＬＣの値を比較することを含む。
【００１７】
他の態様において、本発明は、上面に誘電層を有する半導体基板のゲート酸化膜の完全性を測定することを特徴とする。この方法は、既知の応力インフルエンスで誘導されたウェハ上の誘電層を横切って流れる、応力誘電リーク電流を測定することと、定常電界強度における応力誘電リーク電流の大きさを決定することと、応力誘電リーク電流の大きさを、おなじ厚みで既知のＧＯＩ欠陥密度をもつ、標準の誘電体の応力誘電リーク電流の大きさと比較することからなる。
【００１８】
この方法はさらに誘電層の厚みを決めることを含み得る。
（発明の詳細な説明）
図１について説明する。テストサイト１５ａについて、半導体ウェハ５上に形成された、上面誘電層１３ａのゲート酸化膜の完全性（ＧＯＩ）と応力誘電リーク電流（ＳＩＬＣ）の特性を測定するのに、コンピュータ制御テストシステム１０が使用される。半導体ウェハ５は上面と下面に形成された誘電層（例えば　ＳｉＯ２、Ｔａ３ Ｏ５ 、Ａｌ２ Ｏ３ 、Ｓｉ３ Ｎ４ とバリウム・ストロンチウム・タイタネート（ＢＳＴ））１３ａ、１３ｂ　を有する半導体基板ウェハ１１から成る。半導体基板ウェハ１１は、接地しているウェハチャック１８と、電気的に接触している背面接触素子１７を通じて、接地電位に接続されている。テストシステム１０は、上面の誘電層１３ａの表面１５に電荷を蓄積させ、次にこの誘電層を通して半導体基板ウェハ１１の中へ流れ込む電流、または半導体基板ウェハ１１から流れ出る電流によって、電荷が中和されるのをモニタすることでＧＯＩとＳＩＬＣを測定するものである。
【００１９】
テストシステム１０は、テストサイト１５ａに電荷を印加して、電荷の中和を測定するために、システムの各コンポーネントを制御するコンピュータ１２を含む。コンピュータ１２はまた、テストサイト１５ａのＧＯＩとＳＩＬＣを代表するパラメータを計算する。テストシステム１０は、充電ステーション１４と、電荷を測定するステーション１９を有するテスト装置を含み、いずれもソレノイド２０の働きで、ウェハチャック１８に対して平行移動できる。
【００２０】
ウェハ１５は、チャック１８に、例えば真空吸引によって固定される。チャックは、例えばアルミニウムのような電気的に導電性の材料で作られ、接地電位に接続される。背面接触素子１７は誘電層１３ｂを貫通し、半導体基板ウェハ１１と電気的に導通し、接地電位に接続している。誘電層１３ｂを貫通できる背面接触素子の例としては、ロゴウスキ（Ｌｏｇｏｗｓｋｉ）等による、米国特許出願出願番号第０９／２９５、９１９号にみる事ができる。同文献は、参照により本願に組み込まれる。
【００２１】
チャック１８は充電ステーション１４（Ｘ１位置）と電荷を測定するステーション１９（Ｘ２位置）の下側に、ウェハ１１を位置決めできる、可動ステージ（図１には示されていない）に取り付けられている。充電ステーション１４と電荷測定ステーション１９は、その中心間隔が、固定距離（例えば約２ｃｍ）をおいて、マウント２１に関して互いに離間して配置されている。Ｘ１位置、即ち前段階では充電ステーションが占めていた位置、において、測定ステーション１９が正確にウェハの上にくるように、充電ステーション１４と電荷測定ステーション１９を、Ｘ０ の距離だけ平行移動させるのに、ソレノイド２０は使用される。充電ステーション１４はコロナ放電源１６、光源２３からなる。コロナ放電源１６はコロナ放電線１４ａとコロナ閉じ込めリング１４ｂからなる。コロナ放電線１４ａは、必要に応じて正コロナまたは負コロナの高い電位を受ける。コロナ閉じ込めリング（例えば金属リング）１４ｂは、誘電層１３ａの表面１５（できれば半径約６ｍｍから１０ｍｍの範囲）にコロナ電荷が蓄積するように接地電位に保たれる。充電ステーション１４は、電荷を蓄積させるに適した約１０−７から約１０−４ Ａ／ｃｍ２の範囲の制御されたイオン放電電流を一定期間（通常２００秒より短い）作り出すことができ、これが誘電層１３ａを横切って流れる測定可能なトンネル電流発生する。
【００２２】
半導体基板ウェハ１１から誘電層１３ａに注入される電子の、トンネル電流測定には、テストシステム１０は負コロナ電荷よりは正コロナ電荷を使用する。負コロナの応力は、応力を加えている間に、追加の酸化膜の成長を引き起こし、また酸化膜中に、不均一な電界を発生させる正の電荷トラップを発生させる。不均一な酸化膜電界はトンネル酸化膜厚みを決めるのに大きな誤差を発生させる。
【００２３】
電荷測定ステーション１９は光源２５とケルビン（Ｋｅｌｖｉｎ）プローブまたはモンロー（Ｍｏｎｒｏｅ）プローブのような、接触電位センサ２２からなる。そしてこのセンサ２２は基準電極３０に関して誘電層１３ａの接触電位、即ち接触電位差Ｖｃｐ、をそれぞれに測定するのに使用される。これらのタイプのセンサについてはリーデイック（Ｇ．Ｗ．Ｒｅｅｄｙｋ）とパルマー（Ｍ．Ｍ．Ｐｅｒｌｍａｎ）：ジャーナル　オブ　エレクトロケミカル　ソサイエテイ（Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　Ｓｏｃｉｅｔｙ）、Ｖｏｌ．１１５、Ｐ．４９（１９６８）とボステーン（Ｒ．Ｅ．Ｖｏｓｔｅｅｎ）：コンファレンスレコード（Ｃｏｎｆｅｒｅｎｃｅ　ｒｅｃｏｒｄｓ）、１９７４　ＩＥＥＥ−ＩＡＳ　９ｔｈ　Ａｎｎｕａｌ　Ｍｅｅｔｉｎｇ、　ｐ．７９９、にそれぞれ述べられている。両文献の内容全体は、参照により本願に組み込まれる。
【００２４】
商用的に入手可能な装置の例としてはモンローエレクトロニクス（Ｍｏｎｒｏｅ　Ｅｌｅｃｔｒｏｎｉｃｓ）社、リンドヴィレ　ニューヨーク　１４０９８（Ｌｙｎｄｏｎｖｉｌｌｅ、　ＮＹ１４０９８）　のアイソプローブ　モデル１６２がある。通常、電極３０は誘電膜の上面から約数分の１ミリメートルのエアギャップで分離された位置に置かれている。ウェハ表面のコロナ電荷のドーズによって引き起こされる、接触電位差の変化ΔＶｃｐは誘電層の電圧降下の変化（ΔＶｏｘ）と表面障壁の変化（ΔＶｓｂ）の和に等しい。
【００２５】
ΔＶｃｐ＝ΔＶｏｘ ＋ΔＶｓｂ
誘電体を流れる電流Ｊ（ｔ）によって電荷が中和されるために充電後、誘電電圧Ｖｏｘは時間ｔとともに減衰する。即ちＶｏｘ＝Ｖｏｘ（ｔ）　となる。
【００２６】
テストシステム１０は次の式から電流密度Ｊを計算する。
Ｊ＝Ｃｏｘ（ｄＶｏｘ／ｄｔ）
式中、Ｃｏｘは誘電キャパシタンス、即ち　Ｃｏｘ＝（ε０ εｏｘ／Ｔｏｘ）、ε０ は自由空間での誘電率、εｏｘ誘電膜の誘電率、そしてＴｏｘは酸化膜の厚みである。次にＩを電流密度Ｊと等しく、そしてＶを誘電電圧Ｖｏｘの対応値と等しくすることにより、電流−電圧（Ｉ−Ｖ）特性が得られる。与えられたＶｏｘに対応する誘電体の電界ＥｏｘはＥｏｘ＝Ｖｏｘ／Ｔｏｘとなる。この方法で充電終了後の同一時間ｔにおいて決定される３つの対応値（Ｊ，Ｖｏｘ，Ｅｏｘ）が得られる。もし誘電膜の厚みがわかっていない場合は、あとで検討される非常に低いコロナ応力での電流−電圧（Ｉ−Ｖ）特性を測定することにより決定される。照明を使用することにより、時間関数としてＶｃｐの測定値は、表面障壁Ｖｓｂからの寄与をゼロに減じることで時間関数としてのＶｏｘと等しくなる。即ちΔＶｃｐ＝ΔＶｏｘ。照明下でのΔＶｃｐはＶｃｐｉｌｌとも表される。
【００２７】
テストシステム１０はＶｓｂをほぼゼロに減少させるための、充電中（光源２３）と測定中（光源２５）にテストサイト１５ａを照明するための光源２３、２５を含む。この光源は青色発光ダイオードが望ましい。誘電体表面の照明は、集積回路の製造において最も良く使用される基板（即ちｐ型シリコン基板）上の酸化膜（例えばＳｉＯ２）を正電荷で充電する場合には特に必要である。ｐ型シリコン基板上のシリコン酸化膜ＳｉＯ２の事例をこの方法の例として解説している。ｐ型シリコン基板の場合、正コロナ充電は、１０Ｖから２００Ｖの範囲の非常に大きな空乏層の表面障壁、Ｖｓｂ、を発生させる。そしてこの表面障壁Ｖｓｂはコロナ充電が終わると次第に減衰していく。テストサイト１５ａを効率的に照明することで、過剰な少数キャリア（ｐ型シリコンでは電子）をＳｉ／ＳｉＯ２界面下のシリコン空乏層に発生させ、表面障壁の寄与をほぼＶｃｐまで減らすことができる。照明によりＶｃｐｉｌｌはほぼＶｏｘと等しくなり、Ｖｃｐｉｌｌは電流密度や酸化層（すなわち誘電体）を計算するのに用いられる。照明がなければ、電位降下は接触電位測定の際、酸化電流特性の信頼度の高い測定を妨げる。ｐ型シリコンの場合、１０００ｎｍ以下の波長の光はＶｓｂを抑制する電子−正孔対を生じる。通常、緑と青のダイオードは約４００ｎｍから３５０ｎｍの光を発する。短い波長は、誘電層の光伝導を発生させ電流−電圧（Ｉ−Ｖ）特性を変えるため好ましくない。一般的には、緑と青のダイオードはＶｃｐｉｌｌ＝ＶｏｘとなるようにＶｓｂを実質的に減らすための十分なエネルギーと強度をもつ光を発光する。
【００２８】
図２Ａについて説明する。グラフ５００はテストサイト表面の照明効果を表す。グラフ５００は、約２×１０−６Ｃの正コロナ充電パルスが終了した後に収集した、接触電位減衰のデータを含む。減衰曲線５２０は暗闇中（即ち光源２３、２５がオフ）での測定に相当し、減衰曲線５３０は照明下（即ち光源２３、２５がオン）での測定に相当する。照明がなければ、大きなＶｃｐは電流密度Ｊ対酸化膜電界強度Ｅｏｘを計算する際に大きなバラツキをもたらす。
【００２９】
図２Ｂについて説明する。電流密度−酸化膜電界強度グラフ６００は、曲線５２０のデータを用いて計算した曲線５４０と、曲線５３０のデータを用いて計算した曲線５５０を含む。曲線５５０は、シリコンからＳｉＯ２の導電帯の中への電子トンネルの理論的なトンネル電流特性、例えばファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）（Ｆ−Ｎ）トンネル電流、と非常に良く一致している。曲線５２０のデータにおけるＶｓｂが大きいために、曲線５４０の一部は高電流値の時、理論的トンネル電流からバラついでいる。これはシリコンウェハのＳＩＬＣおよびＧＯＩ特性を説明する際には役に立たない。
【００３０】
動作時には、コンピュータ１２はチャック１８を充電ステーション１４の下の位置に動かす信号を送る。コンピュータ１２はイオン電流、充電期間（即ちフルエンスの値は充電電流と充電時間の積で決定される）のような充電条件をプリセットし、充電ステーションの光源２３とコロナ放電源１６を起動する信号を送る。誘電体表面１５のテストサイト１５ａに電荷を蓄積したあとで、コンピュータ１２は放電源をオフにし、充電測定ステーションの光源をオンにし、放電ステーションの光源をオフにし、ウェハ上の充電された表面、即ちテストサイト１５ａ、の上に接触電位センサがくるようにソレノイドを経由して電荷測定ステーションを移動する信号を送る。これらの一連の動作は、測定開始前の中和電子量を少なくするように十分に迅速に、通常約５０ミリ秒、に行われる。
【００３１】
いったん測定ステーション１９が充電されたテストサイト１５ａ上にくると、照明下での接触電位の測定データＶｃｐｉｌｌ−時間ｔを得て、Ｖｃｐｉｌｌから導かれる時間と酸化膜電界Ｅｏｘの関数として酸化電流密度Ｊ＝Ｃｏｘ（ｄＶｃｐｉｌｌ／ｄｔ）を計算する。ここでＥｏｘはＶｃｐｉｌｌ／Ｔｏｘに等しく、Ｔｏｘは、オペレータによってコンピュータに入力された誘電層の公称厚みか、コンピュータで使用される初期設定の厚み、即ち１００Å、である。接触電位を必要な時間、即ち酸化膜電界の広いスペクトル範囲における接触電位を測定するのに十分な時間、測定後、コンピュータは電荷測定ステーションへＶｃｐｉｌｌのモニタリングを終了するよう信号を送る。
【００３２】
図３について説明する。もし酸化膜厚がわかっていない場合には（Ｓ１０）、測定できる応力誘電リーク電流（Ｓ２０）を有さないトンネル電流を生じさせるために、超低コロナ応力フルエンス、即ち　≦２×１０−６ Ｃ／ｃｍ２が使われる。コンピュータ１２はこの接触電位データを理論上のトンネリング記述、例えばファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）　または他の解析的記述に適用し、酸化膜厚を最適パラメータとして計算する。そしてコンピュータはこの計算された酸化膜厚ＴｏｘＦＮを次の電流密度や電子酸化膜電界（Ｓ３０−Ｓ５０）の計算に使用する。代わりに、当該技術分野で知られた別の方法でも酸化膜厚Ｔｏｘは決めることができ、ユーザによってコンピュータに入力される。コンピュータは電流密度や電子酸化膜電界を計算する際に、入力されたＴｏｘ値を使う。
【００３３】
コンピュータは、ソレノイドと平行移動可能なチャックとに同時に信号を送って、ソレノイドで充電ステーションをＸ１位置の位置に戻させることにより、充電、測定の手順を再び繰り返す。そして応力測定手順は応力誘導リーク電流の出現を引き起こすのに適した第二番目に大きなコロナ応力フルエンス、即ち通常　＞１０−５Ｃ／ｃｍ２ を使って繰り返される。収集した接触電位−時間データから、超低フルエンスの測定値ないしはユーザの入力により決定された酸化膜厚ＴｏｘＦＮを使って電流−酸化膜電界が計算できる。
【００３４】
下記に詳細に記述するように、酸化膜に応力を加え接触電位を測定するサイクルは、高い応力フルエンスについて繰り返される。得られた結果はテストサイトのＳＩＬＣ特性　Ｓ３０とＧＯＩ　Ｓ４０を決定するために使われる。ひとつのテストサイトの測定が終了しあと、ウェハチャックによりウェハを平行移動させ、充電／測定サイクルを新しいテストサイトＳ５０について行う。この手順はウェハ上の全ての選択されたテストサイトの測定が終了するまで続く。
【００３５】
基本的な測定の手順はコロナ充電フルエンスに依存する２つの重要な実行項目を有する。通常、≦２×１０−６ Ｃ／ｃｍ２の超低コロナフルエンスの場合には（即ちコロナ応力が無視でき従ってＳＩＬＣも無視できる）、該手順により、初期のトンネリング特性に関するデータが得られ、電気的酸化膜厚　ＴｏｘＦＮ と酸化キャパシタンスＣｏｘの測定手段が与えられる。ここでＣｏｘ＝ε０ εｏｘ／ Ｔｏｘ、ε０ は真空中の誘電率、εｏｘは酸化膜の誘電率である。
【００３６】
高いフルエンスの場合には、通常約　≧１０−４ Ｃ／ｃｍ２、コロナ応力誘電リーク電流のデータが得られ、ＳＩＬＣの大きさを測定し、またゲート酸化の完全性（ＧＯＩ）を決定する手段が与得られる。一般的に室温近傍において、トンネル電流を誘電するよう、高い応力即ちフルエンスが誘電層に印加される。
【００３７】
（トンネル電流とコロナ応力）
システム１０は応力誘電リーク電流を発生させるために、誘電体表面の正の充電を使う。応力誘電リーク電流の大きさのモニタリングにより、それ自身非常に重要なパラメータであるＳＩＬＣの測定値が提供される。定常応力と定常誘電電界におけるＳＩＬＣの大きさは、次にＧＯＩ欠陥の特性を評価するのに使用される。
【００３８】
イオン電荷ΔＱｃの酸化膜上の蓄積は酸化膜電界ΔＥｏｘの変化を生じる。そしてそれはガウスの法則によれば
ΔＥｏｘ＝（ε０ εｏｘ）・ΔＱｃ
である。低いΔＱｃ値の場合、即ち低い電荷の場合には、酸化膜を横切りシリコンと地面へ入る電荷の消失は実質上発生しない。正コロナの充電を増やしていくに従い、酸化膜中の電界は、酸化膜を横切る顕著な電子トンネル電流の流れを引き起こすほど十分小さいＳｉ／ＳｉＯ２界面から距離を開けて（約５０Å以下）酸化導電帯が、シリコンの導電帯と一致するまで増加する。Ｓｉ／ＳｉＯ２材料中の電子トンネル電流の場合、半導体から酸化膜の中へ酸化膜を横切って流れる電子トンネル電流は、酸化膜電界が約６　ＭＶ／ｃｍを超えた時、一般的に約１０−９Ａ／ｃｍ２を超える。酸化膜が約４０Åか、それ以上の場合、この電流はファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）（Ｆ−Ｎ）の式で次のように表される。
【００３９】
ＪＦ−Ｎ＝Ａ・Ｅ２Ｘ・ＥＸＰ（−Ｂ／Ｅｏｘ）
ここでＡとＢはＳｉＯ２について良く知られた値のパラメータである。シリコン上のＳｉＯ２膜の場合、Ａは１．７４６×１０−６、Ｂは２．２９×１０８である。ＪＦ−Ｎの単位は　Ａ／ｃｍ２でＥｏｘはＶ／ｃｍである。酸化膜表面のイオン電荷の生成はトンネル電流が表面に到達するコロナイオン束と等しくなった時に止まる。言い換えれば、ＪＦ−Ｎ＝Ｊｃの時、電流堆積密度とトンネル電流密度の間は定常状態になる。この定常状態の条件は次の相関パラメータのどれかひとつによって記述できる。酸化電荷ΔＱｃｓｔ、酸化膜電界Ｅｏｘｓｔ、酸化電圧Ｖｏｘｓｔ。
【００４０】
コロナ充電を止めた後、酸化膜の表面の電荷は減衰する。
電荷の減衰とそれに対応する電子電流は接触電位の減衰を測定することでモニタできる。電流密度は時間とともに減少し次のように計算できる。
Ｊ（ｔ）＝Ｃｏｘ・（ｄＶｏｘ／ｄｔ）≒Ｃｏｘ・（ｄＶｃｐｉｌｌ／ｄｔ）
【００４１】
一方Ｓｉ／ＳｉＯ２界面近傍の半導体基板を照明すると次の式が得られる。
ΔＶｃｐｉｌｌ＝ΔＶｏｘ
（ｄＶｏｘ／ｄｔ）＝（ｄＶｃｐｉｌｌ／ｄｔ）
（前のセクションで検討したように一般的にΔＶｃｐ＝ΔＶｏｘ ＋ΔＶＳＢ、ΔＶＳＢは半導体表面障壁である）。
コロナ応力が印加されている間、定常状態の条件は応力印加時間　ｔｓｔｒｅｓｓの間、維持される。応力を記述するパラメータはコロナフルエンスＦｓｔｒｅｓｓ、即ちコロナ電流とｔｓｔｒｅｓｓの積である。
Ｆｓｔｒｅｓｓ［Ｃ／ｃｍ２］＝Ｊｃ・ｔｓｔｒｅｓｓ
【００４２】
（酸化膜厚の決定）
Ｆｓｔｒｅｓｓ＜ １０−６Ｃ／ｃｍ２の低コロナフルエンスで電荷を蓄積した後、（ｄＶｃｐｉｌｌ／ｄｔ）＿ Ｖｃｐｉｌｌに関する経験的データはコンピュータで得られる。このデータはＪ−Ｅｏｘに換算される。一方Ｔｏｘの概略値またはデフォルト値１００Åは次の計算に使われる。
【００４３】
Ｊ＝（ｄＶｃｐｉｌｌ／ｄｔ）（ε０εｏｘ／Ｔｏｘ）Ｅｏｘ＝Ｖｃｐｉｌｌ／Ｔｏｘ
低いフルエンスの充電は、測定可能な応力誘電リーク電流を発生させないので、酸化膜厚みパラメータＴｏｘ＝ＴｏｘＦＮの真の値を決定する、ファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）式に収集したデータを代入（即ち変分代入法）し、酸化膜厚を計算するために、Ｊ−Ｅｏｘに対応するデータが使われる。ＴｏｘＦＮは次にＪとＥｏｘの新しい値を再計算するのに使われる。
【００４４】
図４に示すように、半導体基板上に蓄積された低コロナフルエンスの結果は、ｌｏｇＪ−Ｅｏｘスケールでプロットされる。Ｔｏｘの最適値（この場合は８２．３Å）は、計算された電子酸化膜厚である。酸化膜厚を計算するこの方法の精度はÅ以下の領域であり、最適なＴｏｘ値と±１Åだけ違ったＴｏｘ値を使い、Ｆ−Ｎ式から再計算された二組のセットのデータを比較して示す。
【００４５】
図５Ａについて説明する。グラフ７００はテストサイトを照明して測定されたＶｃｐｉｌｌの減衰曲線７１０を含む。減衰曲線７１０は正コロナの終了後に取られたものである。曲線７１０ａは約２×１０−６Ｃ／ｃｍ２の超低フルエンスの場合、曲線７１０ｂは約１×１０−４ Ｃ／ｃｍ２の中間的フルエンスの場合、曲線７１０ｃは約３×１０−２Ｃ／ｃｍ２の高いフルエンスの場合である。測定は１０１Åの厚みの酸化層を有するｐ型シリコンウェハについて実施された。
【００４６】
図５Ｂは図４Ａの減衰曲線７１０から計算された酸化膜電界Ｅｏｘに対してプロットされた電流密度Ｊのグラフである。上記のファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）電子トンネル式を使用して計算された最適線７５０がまた実線で示されている。非常に精度の高いトンネル酸化膜厚最適値は、ＴｏｘＦ−Ｎ＝１００．５３Åとなる。
【００４７】
（ＳＩＬＣとＧＯＩ欠陥）
ＳＩＬＣは前述の半導体ウェハ上の同じテストサイトについて、異なったレベルのコロナフルエンス測定手順を繰り返すことによって決定できる。それぞれのコロナフルエンスのレベルにおいて、電流密度Ｊは酸化膜電界Ｅｏｘの関数として計算される。低コロナフルエンスのデータが電気的酸化膜厚を決めるのに使われ、またそれは、それぞれのコロナ応力レベルに対するＳＩＬＣ−Ｊを計算するための測定された、接触電圧の減衰とともに使われる。それぞれの異なったコロナフルエンスに対する曲線の組は、コロナ充電の位置と接触電位の位置における、半導体ウェハの「ＳＩＬＣ特性」を表す。応力印下後のＳＩＬＣ値Ｊが低いほど、酸化膜の完全性は良くなる。例えば、図６Ａ、６Ｂは二つの異なった半導体ウェハの、５種の異なったコロナフルエンス量のＪ−Ｅｏｘのグラフである。図６Ｂのテストに使用された半導体ウェハは、非常に多くのＧＯＩ欠陥を含んでいるが、図６Ａのテストに使用された半導体ウェハはＧＯＩ欠陥が少ない。これらのＧＯＩ欠陥はシリコンＩＣ製造工程の中では極めて一般に行われる、酸化前のウェハ表面の化学的処理によって生じた、表面の微小な荒さの違いにより発生した。図６Ａと図６Ｂを比較して見ると、ＧＯＩ欠陥の比較的少ない半導体ウェハは、より少ないＧＯＩ欠陥を有するウェハと異なる“ＳＩＬＣ特性”をもっていることがわかる。例えば同一の応力値において、多数のＧＯＩ欠陥は、より大きな応力誘導電流密度を生じさせる。さらには低い酸化膜電界中の多数のＧＯＩ欠陥はより大きなトンネル電流を発生させる結果となっている。
【００４８】
本発明によれば、既知のウェハ、または異なったウェハ上の、異なったサイトのゲート酸化膜完全性の密度は、同じコロナフルエンスと酸化膜電界におけるＳＩＬＣ値を比較することで得られる。通常コロナフルエンス、即ち酸化膜表面に蓄積された電荷量、はＧＯＩ密度に対するどんな感度も喪失しないように、低いＧＯＩ密度が検出できるに十分高くて、電流密度を飽和させない程十分低い。
【００４９】
ＣＯＰ欠陥、即ち結晶欠陥、と関連のあるＧＯＩの重要な事例を用いて、ＧＯＩ欠陥密度を決定する手順が図７Ａと図７Ｂに示されている。図７Ａにおいて、コロナフルエンスが１×１０−３Ｃ／ｃｍ２の時に各々記録された、ＳＩＬＣ曲線１、２、３、４は、それぞれ増加していくＧＯＩ密度を持つウェハにそれぞれ対応する。図７Ｂにおいて各ウェハのＥｏｘ＝５ＭＶ／ｃｍ時におけるＳＩＬＣ値がＧＯＩ欠陥密度の測定として使用されている。図７Ｂからわかるように、高いＧＯＩ欠陥密度を持つウェハは高いＳＩＬＣ値をもつ。
【００５０】
ＧＯＩを決定する手順は、ウェハ上に存在するか、ＩＣの製造を含むウェハのプロセス中に生成されるＧＯＩの欠陥密度の絶対値を決定するために使われる。　例えば、上記に説明された方法を用いて記録された、未知のＧＯＩ欠陥密度を持つウェハのＳＩＬＣ特性は、既知のレベルのＧＯＩ欠陥密度と既知の酸化膜厚を有するウェハから得られる、ＳＩＬＣ特性の標準ライブラリと比較される。例えば標準ライブラリは標準化された種類と量のＧＯＩ欠陥を有するウェハからＳＩＬＣ特性を計算する、上記の方法を用いて作成することが可能である。代わりに、上記方法を用いて、同じウェハの異なる領域か異なるウェハかのいずれかの同じ酸化膜厚におけるＧＯＩ欠陥の層大量を比較することもできる。
【００５１】
上記のように、半導体の表面障壁の変化によって起こる、大きな誤差を減少させるために光源がウェハの表面を照明する。さらに系統誤差は酸化膜電界Ｅｏｘを測定している時に、ケルビン（Ｋｅｌｖｉｎ）またはモンロー（Ｍｏｎｒｏｅ）プローブの金属基準電極と半導体基板間の仕事関数のオフセット効果φｍｓによって発生する。通常仕事関数効果は、測定される酸化膜電界強度Ｅｏｘでの系統シフトΔＥｏｘ＝φｍｓ／Ｔｏｘを生じる数分の１Ｖ程度のものである。例えば、プラチナ基準電極で５Ωｃｍ　ｐ型のシリコン基板用によく使われる０．３Ｖのφｍｓの場合、２００Å厚の酸化層に対するΔＥｏｘは０．１５ＭＶ／ｃｍで、５０Å厚の酸化層に対しては０．６ＭＶ／ｃｍとなる。Ｆ−Ｎのトンネリング範囲において、酸化電解強度中のシフトは約２．５％から約１０％の間の相対電界誤差を生じる。
【００５２】
上記の酸化膜厚、ＳＩＬＣ、ＧＯＩを決める方法は、仕事関数オフセットφｍｓによって引き起こされた酸化膜電界オフセットΔＥｏｘを訂正する手順を組み込むことで修正することもできる。酸化膜電界オフセットに関するデータを訂正することはこの方法の精密度を向上させる。φｍｓにおいて、個々の接触電位プローブ間の差やプローブを取り替えた時に発生する差によって、又は接触電位プローブ表面の寿命により変化が生じるために、φｍｓを訂正する手順がまた実行可能である。
【００５３】
φｍｓは酸化層の厚みを測定することに関する、上記の方法を使って決定される。しかしこの場合、既知の厚みの酸化膜が使用されなければならない。膜厚は５０Åより大きくなくてはならない。ウェハの表面は低コロナフルエンスＦｓｔｒｅｓｓ＜１０−５ Ｃ／ｃｍ２で再充電され、コンピュータによって（ｄＶｃｐ／ｄｔ）−Ｖｃｐに関する経験的データが収集される。このデータはＪ−Ｅｏｘに変換される。ここで
【００５４】
Ｊ＝ε０εｏｘ／Ｔｏｘ・（ｄＶｃｐ／ｄｔ）　、Ｅｏｘ＝Ｖｃｐ／Ｔｏｘ
である。酸化膜厚Ｔｏｘはすでに既知であるので、Ｊ−ＥｏｘのデータがΔＥｏｘを算出するのに用いられる。同じ厚みの酸化膜について、理想的なＦ−Ｎ電流特性はＪＦ− Ｎ−酸化膜電界、Ｅｏｘ、から計算される。Ｊの経験値がＪＦ− Ｎの計算値と比較される。Ｅｏｘ軸に沿った曲線間のシフトは酸化膜電界オフセットに等しい。即ちΔＥｏｘ＝φｍｓ／Ｔｏｘとなり、これからφｍｓが決定される。
【００５５】
いったんφｍｓが特定のプローブについて決定されるか、定期的に、例えば一月に一度または一日一度、決定されるならば、どんな厚みの酸化層に関しても、テストする際に酸化膜電界オフセットをコンピュータによって訂正するためにφｍｓの値が使用される。
【００５６】
図８について説明する。２Ωｃｍ　ｐ型シリコン基板上の１２０Åの酸化膜厚についてのＪ−Ｅｏｘデータが、図８に示されている。φｍｓはＪＦ− Ｎ−Ｅｏｘの理想的なＦ−Ｎ曲線８５０に比べて、低い酸化膜電界ヘ実験データポイント８００のシフト（即ちΔＥｏｘ＝０．１０　ＭＶ／ｃｍ）を引き起こしている。理想的なＪＦ− Ｎ曲線８５０はＦ−Ｎ方程式と既知のＴｏｘの値から求めることができる（即ち他の方法で決定できる）。ＥｏｘとＴｏｘの値を使って仕事関数効果、即ちφｍｓ＝ΔＥｏｘ×Ｔｏｘ、が０．１２０Ｖになることが計算できる。個々の接触電位プローブに関するφｍｓの値はφ修正手順を実行したりコンピュータのメモリへφｍｓを記憶させたりして定期的に決定することができる。コンピュータは指定のプローブについて記憶させた値を用いて、正確にＥｏｘ＝（Ｖｃｐｉｌｌ−φｍｓ）／Ｔｏｘを計算する。正確さの劣る値Ｅｏｘ＝Ｖｃｐｉｌｌ／Ｔｏｘのかわりに、この値は次にＳＩＬＣの解析に使用することができる。
【００５７】
さらにシリコン基板内における、異なったドープ量によってフェルミエネルギーのシフトが発生する、異なったシリコン基板についてφｍｓ値の修正が決定される。ＭＯＳキャパシタについての測定に関連して使われたシリコンドーピングについて、類似のφｍｓ訂正が行われるように、これらの値は当該技術分野において周知の手順を用いて計算に組み込まれる。
【００５８】
図９について説明する。オペレーションの際、コンピュータはＳＩＬＣやＧＯＩデータを収集するためにアルゴリズムＳ０１を採用する。アルゴリズムＳ０１は酸化膜厚Ｔｏｘが既知かどうかを調べるためにコンピュータのメモリをチェックすることから始まる（Ｓ１１）。もしＴｏｘが未知である場合には、即ちユーザが厚みを知らない場合、コンピュータは充電と測定の手順（Ｓ２１）を開始し、低いフルエンスで酸化膜を充電し、５０Åよりも厚い酸化膜についてファウラー−ノハイム（Ｆｏｗｌｅｒ−Ｎｏｒｈｅｉｍ）の式を適用するか、Ｔｏｘをパラメータとして含んでいて、ダイレクトトンネリングが発生するよう、薄い誘電体厚の時に適した他の解析的トンネル電流式のいずれかの方法で酸化膜厚を決定する。いったんＴｏｘが決定されるかユーザによって入力されると、コンピュータはφｍｓが既知かどうかを知るためにメモリをチェックする。もし既知でなかった場合には、コンピュータは充電と測定の手順（Ｓ３１）を開始し、低いフルエンスで酸化膜を充電し仕事関数のオフセットを決定する。いったん仕事関数オフセットと酸化膜厚が知られると、コンピュータは充電と測定の手順（Ｓ４１）を開始し、異なった量のフルエンスで酸化膜を充電し（少なくともそのひとつはＳＩＬＣを発生させる）、酸化電流−酸化膜電界特性（Ｉ−Ｖ）を決定する。同一ウェハのたくさんのテストサイトについてか、または同じ量のフルエンスを使用している一連のウェハについて、コンピュータはＳ１１−Ｓ４１を繰り返す。特定の酸化膜電界で特定フルエンスの時のＳＩＬＣ値は、同一ウェハ上か数枚のウェハ上の異なったサイトでのＧＯＩ密度を決めるために比較される（Ｓ６１）。
【００５９】
他の実施態様において、ＳＩＬＣとＧＯＩの測定に先立ち、ウェハをプリチャージする装置（即ち写真複写機に使用されるコロナワイヤ電極又はコロナワイヤ装置）、はウェハ表面の少なくともある部分（例えばテストサイトを含む全体、半分、又は小さな部分）、を表面に沿って流れる電荷のリークを減少させるために、プリチャージすることができる。表面リークを少なくすることで、高いＳＩＬＣとＧＯＩの結果の誤差を最小限に抑えることができる。プリチャージは誘電応力を含むコロナ充電の時に使用されたものと同じ極性の電荷を用いなければならない。
【００６０】
ｐ型シリコン上のＳｉＯ２の場合、テストサイトへのコロナのウェハプリチャージとコロナの応力充電は、正電荷が使用される。ウェハ充電装置は上記のテストシステムに集積化することも分離することもできる。いずれの場合においても、ウェハチャックはウェハプリチャージ装置の下ウェハを移動させ、ウェハ表面の一部に予備電荷を蓄積させる。プリチャージの後、ウェハチャックはＳＩＬＣとＧＯＩ特性解析のため充電・測定システムの下にウェハを移動させる。ウェハをプリチャージするコロナ装置の例が、米国特許番号第５，７７３，９８９号と米国出願出願番号第０８／８９３，４０４号、ロゴウスキ等、発明の名称「酸化半導体層の表面捕獲電荷の測定」に見られる。その両文献全体は、参照により本願に組み込まれる。
【００６１】
図１０Ａと図１０Ｂについて説明する。ウェハをプリチャージする装置（ここでは記載されていない）は誘電層９２０の表面９２２上にコロナ予備電荷ΔＱｃ０を蓄積し、ＧＯＩとＳＩＬＣテストの前に、ウェハをプリチャージするために使われる。ＳＩＬＣとＧＯＩのテスト中、充電ステーション（図１参照）は誘電層の小さな領域、即ちテストサイト９５０、に表面への前もって決められた電荷総量が達成できるように追加の電荷ΔＱｃ’を蓄積する。ΔＱｃはプリチャージΔＱｃ０と追加の電荷ΔＱｃ’との和に等しい。コンピュータはＳＩＬＣと比較するフルエンス条件を計算する際に、テストサイト９５０上に蓄積された総電荷ΔＱｃを用いる。
【００６２】
図１０Ｃについて説明する。充電ステーション（図１参照）は前もって決められた電荷総量ΔＱｃをテストサイト９５０上に蓄積する。充電されたテストサイト９５０と残りの充電されていない表面９６０間の大きな電荷密度勾配によって、テストサイト９５０の中にある電荷は消失するか、又は周りの充電されていない表面９６０へリーク（矢印）し、テストサイト９５０の中にあるΔＱｃの減少を引き起こす。測定ステーションは表面リークと電荷のトンネルによるΔＱｃの変化を識別しないので、表面リークは誤って大きなＳＩＬＣとＧＯＩを引き起し得る。
【図面の簡単な説明】
【図１】ウェハ測定システムの概略図である。
【図２Ａ】接触電位減衰のグラフである。
【図２Ｂ】図２Ａの接触電位減衰から計算される、電流密度Ｊのグラフである。
【図３】ＳＩＬＣとＧＯＩを決定する方法のフローダイアグラムである。
【図４】低いコロナ時の電流密度−酸化膜電界のグラフである。
【図５Ａ】テストサイトを照明した時に測定したＶｃｐｉｌｌ減衰曲線である。
【図５Ｂ】電流密度Ｊ−酸化膜電界Ｅｏｘのグラフである。Ｅｏｘは図５Ａの対応する接触電位減衰曲線から計算される。
【図６Ａ】界面の微小な粗さに関連する低いレベルのＧＯＩ欠陥を有する半導体ウェハのＳＩＬＣ特性グラフである。
【図６Ｂ】界面の微小な粗さに関連する高いレベルのＧＯＩ欠陥を有する半導体ウェハのＳＩＬＣ特性グラフである。
【図７Ａ】ＣＯＰ即ち結晶欠陥と関連する、異なるレベルのＧＯＩ欠陥を各々有する、５枚の半導体ウェハのＳＩＬＣグラフである。
【図７Ｂ】酸化膜電界が５ＭＶ／ｃｍ２であるときの、図７Ａの各半導体ウェハのＳＩＬＣグラフである。
【図８】酸化電解中の系統シフトのグラフである。
【図９】ＳＩＬＣとＧＯＩを決定する別方法のフロー図である。
【図１０Ａ】ウェハをプリチャージする手順の時に、初期の低いドーズ電荷がウェハの一部分に拡散した、半導体ウェハの一部の側断面図である。
【図１０Ｂ】ウェハ表面の微小な領域に追加された電荷をもつ、図１０Ａの半導体ウェハの一部の側断面図である。
【図１０Ｃ】ウェハ表面の微小な領域に電荷をもつ、半導体ウェハの一部の側断面図である。
【図１】
2004500707.tif 000002
【図２Ａ】
2004500707.tif 000003
【図２Ｂ】
2004500707.tif 000004
【図３】
2004500707.tif 000005
【図４】
2004500707.tif 000006
【図５Ａ】
2004500707.tif 000007
【図５Ｂ】
2004500707.tif 000008
【図６Ａ】
2004500707.tif 000009
【図６Ｂ】
2004500707.tif 000010
【図７Ａ】
2004500707.tif 000011
【図７Ｂ】
2004500707.tif 000012
【図８】
2004500707.tif 000013
【図９】
2004500707.tif 000014
【図１０Ａ】
2004500707.tif 000015
【図１０Ｂ】
2004500707.tif 000016
【図１０Ｃ】
2004500707.tif 000017
【国際公開パンフレット】
2004500707.tif 000018
2004500707.tif 000019
2004500707.tif 000020
2004500707.tif 000021
2004500707.tif 000022
2004500707.tif 000023
2004500707.tif 000024
2004500707.tif 000025
2004500707.tif 000026
2004500707.tif 000027
2004500707.tif 000028
2004500707.tif 000029
2004500707.tif 000030
2004500707.tif 000031
2004500707.tif 000032
2004500707.tif 000033
2004500707.tif 000034
2004500707.tif 000035
2004500707.tif 000036
2004500707.tif 000037
2004500707.tif 000038
2004500707.tif 000039
2004500707.tif 000040
2004500707.tif 000041
2004500707.tif 000042
2004500707.tif 000043
2004500707.tif 000044
2004500707.tif 000045
2004500707.tif 000046
2004500707.tif 000047
2004500707.tif 000048
2004500707.tif 000049
2004500707.tif 000050
2004500707.tif 000051
2004500707.tif 000052
2004500707.tif 000053
2004500707.tif 000054
2004500707.tif 000055
2004500707.tif 000056
2004500707.tif 000057
2004500707.tif 000058
2004500707.tif 000059
【国際公開パンフレット（コレクトバージョン）】
2004500707.tif 000060
【国際調査報告】
2004500707.tif 000061
2004500707.tif 000062
2004500707.tif 000063
2004500707.tif 000064