(57)【要約】高速で低キャパシタンスであるＨＢＴと、その製造方法が開示されている。この装置は、従来の製造方法におけるベースポストのパターン化処理工程と提供工程を製造初期段階に移動させることで小型化されたベースポストとベース金属コンタクトの製造を可能にし、ベースコレクターキャパシタンスを低減させる製造方法で製造される。
2004514274.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロジャンクションバイポーラートランジスター（ＨＢＴ）の製造方法であって、該ＨＢＴはエミッター、コレクター及びベースを含んで構成され、該コレクター及び該ベースはベースコレクターメサ部分を形成し、該ＨＢＴはサブコレクターメサ部分、エミッター金属コンタクト、自己整合ベース金属コンタクト、ベースポスト、コレクター金属コンタクト及びコレクターポストあるいはバイアをさらに含んでおり、前記ベースは前記エミッターと前記コレクターとの間に提供されており、前記ベースコレクターメサ部分は該エミッターと前記サブコレクターメサ部分とに挟まれており、本製造方法は、
ａ．前記エミッター金属コンタクトをパターン化処理するステップと、
ｂ．前記エミッターに該エミッター金属コンタクトを提供して該エミッターを不完全に被覆するステップと、
ｃ．該エミッター金属コンタクトで被覆されていない該エミッター部分をエッチング加工して前記ベースを露出させるステップと、
ｄ．前記自己整合ベース金属をパターン化処理するステップと、
ｅ．該ベース及び前記エミッター金属コンタクト上に該自己整合ベース金属を提供して該ベースを不完全に被覆するステップと、
ｆ．前記ベースポストをパターン化処理するステップと、
ｇ．前記自己整合ベース金属上に該ベースポストを提供するステップと、
ｈ．該自己整合ベース金属で被覆されていない前記ベース上の前記ベースコレクターメサ部分をパターン化処理するステップと、
ｉ．該自己整合ベース金属で被覆されていない該ベースをエッチング加工して前記ベースコレクターメサ部分を提供し、前記サブコレクターメサ部分を提供して不完全に露出させるステップと、
ｊ．前記コレクター金属コンタクトをパターン化処理するステップと、
ｋ．前記ベースコレクターメサ部分の提供で露出された前記サブコレクターメサ部分上に該コレクター金属コンタクトを提供するステップと、
ｌ．前記コレクターポストまたはバイアをパターン化処理するステップと、
ｍ．前記コレクター金属上に該コレクターポストを提供するステップ、あるいは該コレクター金属にその後の絶縁フィルムを通してコレクターバイアをエッチング加工するステップと、
を含んで構成されていることを特徴とする製造方法。
【請求項２】
ベースポストは上面部分を有しており、該上面部分は（６００ｎｍ）２以下であることを特徴とする請求項１記載の製造方法。
【請求項３】
ベースポストは上面部分を有しており、該上面部分は（５００ｎｍ）２以下であることを特徴とする請求項１記載の製造方法。
【請求項４】
エミッター、コレクター及びベースの成長にＩＩＩ−Ｖ基板が利用されることを特徴とする請求項１記載の製造方法。
【請求項５】
エミッター、コレクター及びベースの製造にＩｎＰ基板が利用されていることを特徴とする請求項１記載の製造方法。
【請求項６】
ＨＢＴは集積回路に利用されていることを特徴とする請求項１記載の製造方法。
【請求項７】
ＨＢＴであって、エミッター、ベース及びコレクターを含んで構成され、該ベース及び該コレクターは共にベースコレクターメサ部分を形成し、サブコレクターメサ部分、エミッター金属コンタクト、自己整合ベース金属コンタクト、ベースポスト、コレクター金属コンタクト及びコレクターポストあるいはバイアをさらに含んでおり、前記ベースは前記エミッターと前記コレクターとの間に提供されており、前記ベースコレクターメサ部分は該エミッターと前記サブコレクターメサ部分とに挟まれており、前記ベースポストは上面部分を有しており、該上面部分は（６００ｎｍ）２以下であることを特徴とするＨＢＴ。
【請求項８】
ベースポストの上面部分は（５００ｎｍ）２以下であることを特徴とする請求項７記載のＨＢＴ。
【請求項９】
エミッター、コレクター及びベースの成長にＩＩＩ−Ｖ基板が使用されていることを特徴とする請求項７記載のＨＢＴ。
【請求項１０】
エミッター、コレクター及びベースの成長にＩｎＰ基板が使用されていることを特徴とする請求項７記載のＨＢＴ。
【請求項１１】
集積回路に利用されることを特徴とする請求項７記載のＨＢＴ。
【請求項１２】
ＨＢＴであって、エミッター、ベース及びコレクターを含んで構成され、該ベース及び該コレクターは共にベースコレクターメサ部分を形成し、サブコレクターメサ部分、エミッター金属コンタクト、自己整合ベース金属コンタクト、ベースポスト、コレクター金属コンタクト及びコレクターポストあるいはバイアをさらに含んでおり、前記ベースは前記エミッターと前記コレクターとの間に提供されており、前記ベースコレクターメサ部分は該エミッターと前記サブコレクターメサ部分とに挟まれており、本ＨＢＴは以下のステップを含んで構成される製造方法で製造されることを特徴とするＨＢＴ：
ａ．前記エミッター金属コンタクトをパターン化処理するステップと、
ｂ．前記エミッターに該エミッター金属コンタクトを提供して該エミッターを不完全に被覆するステップと、
ｃ．該エミッター金属コンタクトで被覆されていない該エミッター部分をエッチング加工して前記ベースを露出させるステップと、
ｄ．前記自己整合ベース金属をパターン化処理するステップと、
ｅ．該ベース及び前記エミッター金属コンタクト上に該自己整合ベース金属を提供して該ベースを不完全に被覆するステップと、
ｆ．前記ベースポストをパターン化処理するステップと、
ｇ．前記自己整合ベース金属上に該ベースポストを提供するステップと、
ｈ．該自己整合ベース金属で被覆されていない前記ベース上の前記ベースコレクターメサ部分をパターン化処理するステップと、
ｉ．該自己整合ベース金属で被覆されていない該ベースをエッチング加工して前記ベースコレクターメサ部分を提供し、前記サブコレクターメサ部分を提供して不完全に露出させるステップと、
ｊ．前記コレクター金属コンタクトをパターン化処理するステップと、
ｋ．前記ベースコレクターメサ部分の提供で露出された前記サブコレクターメサ部分上に該コレクター金属コンタクトを提供するステップと、
ｌ．前記コレクターポストまたはバイアをパターン化処理するステップと、
ｍ．前記コレクター金属コンタクト上に該コレクターポストを提供するステップ、あるいは該コレクター金属にその後の絶縁フィルムを通してコレクターバイアをエッチング加工するステップ。
【請求項１３】
ベースポストは上面部分を有しており、該上面部分は（６００ｎｍ）２以下であることを特徴とする請求項１２記載のＨＢＴ。
【請求項１４】
ベースポストは上面部分を有しており、該上面部分は（５００ｎｍ）２以下であることを特徴とする請求項１２記載のＨＢＴ。
【請求項１５】
エミッター、コレクター及びベースの成長にＩＩＩ−Ｖ基板が利用されることを特徴とする請求項１２記載のＨＢＴ。
【請求項１６】
エミッター、コレクター及びベースの製造にＩｎＰ基板が利用されていることを特徴とする請求項１２記載のＨＢＴ。
【発明の詳細な説明】
【０００１】
【発明の分野】
本発明はヘテロジャンクションバイポーラートランジスター（ＨＢＴ）、ＨＢＴ利用集積回路（ＨＢＴ−ＩＣ）及びそれらの製造方法に関する。
【０００２】
【発明の背景】
高速で複雑な回路は種々な通信装置に必須である。それらには光ファイバー通信、周波数シンセサイザー及びアナログ−デジタル変換装置が含まれる。ヘテロジャンクションバイポーラートランジスターは必要とされる複雑性と速度との両方の必要レベルを達成させる好適な技術である。
【０００３】
現在、高速ＩｎＰ ＨＢＴはＩ−ライン光リソグラフィを利用して可能な限り小型であるベースコレクター面積をＨＢＴに提供するように製造されている。［Ｍ．ソコリッヒ他、ＧａＡｓ ＩＣシンポジウム技術ダイジェスト、１１７〜１２０ページ、１９９８年］この技術を活用して５２．９ＧＨｚのスタティックデバイダーが開発された。この技術では、ベースポストとコレクターポストとはメサ部分が完全にエッチング加工された後にパターン化処理される。メサ部分の高さによって、メサ部分を被膜するには所定量のフォトレジストの厚みが必要となる。この厚みの必要性は光リソグラフィ装置により可能な最低寸法を限定する。その結果、ベースポストは加工の初期段階に提供される場合よりも大きくなり、結果としてＨＢＴのベースコレクター面積及び対応するキャパシタンスに対して最低量の限定が加えられる。
【０００４】
現在のＨＢＴの速度をさらに改善する研究が報告されている。１つはパターン処理された基板と電子ビームリソグラフィの使用である。この方法は特性の小型化が可能であるという利点を備えるが、製造工程には適用できない。
【０００５】
別の方法は、小型ベースコレクター面積を提供するためにベース金属の厳格なアンダーカット加工を要する。［グチエレス−アイトキン Ａ他、ＩＥＤＭテクノロジーダイジェスト、１９９９年］この方法を利用して６９ＧＨｚのデバイダーが製造された。しかし、この方法も製造と信頼性に問題を孕んでいる。
【０００６】
【発明の概要】
本発明は、従来のものよりも高速である高速ＨＢＴの提供並びに製造に利用できる製造方法を提供し、従来のものよりも高速である回路速度を提供する。本発明の製造方法はマスクレベル数を維持しながらベースポストとコレクターポストとを分離させる。従来の製造法とは異なり、本発明の製造方法はベースのエッチング加工に先立って製造工程の初期段階でベースポストをパターン化処理する。これは重要なことである。なぜなら、薄いフォトレジストがベースポストのパターン化処理に使用できるからである。その結果、ベースポストはさらに平坦な表面でパターン化処理され、最低利用（ｒｅｓｏｌｖａｂｌｅ）可能サイズを（６００ｎｍ）２以下とさせる。小型ベースポストはベース金属コンタクト面積とベースコレクターキャパシタンスとを低減させ、製造される装置の速度に直接的に影響を及ぼす。
【０００７】
【発明の実施の形態】
図１に示す改良ＨＢＴ装置の本発明による製造方法は装置設計の初期開発に現行の方法を利用する。この製造方法は主としてＩｎ−Ｐ（インジウムリン化物）ベースのＨＢＴとＨＢＴ−ＩＣに適用されてきたが、本発明は一般的にこれら装置と、これら装置を含んだ回路に適用できることは当業技術者であれば理解しよう。従来のＩｎ−Ｐ製造方法は図２に図示されており、本発明の改良方法は図３に図示されている。従来の製造方法と本発明の改良方法による製造工程の最初でエミッター金属コンタクト１００が図２００と図３００で示すようにエミッター１０２にパターン化処理されて提供される。次に、エミッター１０２が図２０２と図３０２に示すようにエッチング加工され、自己整合されたベース金属コンタクト１０４が図２０４と図３０４に示すように提供される。
【０００８】
従来の製造法ではベースコレクターメサ部分１０６がパターン化処理されてエッチング加工され、サブコレクターメサ部分１０８が図２０６に示すようにパターン化処理されてエッチング加工される。続いて、コレクター金属１１０が図２０８に示すようにサブコレクターメサ部分に提供される。しかし、本発明はこのステップ順序を変えている。本発明の１好適実施例ではベースポスト１１２が図３０６に示すようにまずパターン化処理されて提供され、次に図３０８に示すようにベースコレクターメサ部分１０６のパターン化処理とエッチング加工が施され、図３１０に示すようにコレクター金属コンタクト１１０が提供される。
【０００９】
製造工程でベースポスト１１２の提供工程を初期段階に移動させるとベースポスト１１２をパターン化処理するために従来よりも薄いフォトレジストで済む。フォトレジストの厚みの減少により、ベースポスト１１２のパターン化処理のための表面はさらに平坦化され、最低量の利用可能サイズも減少できる。得られるベースポスト１１２は小さくなるので、ベースコレクターメサ部分１０６の面積は減少し、ベースコレクターキャパシタンスも減少する。ベースコレクターキャパシタンスはこの装置の最大オシレーション周波数（Ｆｍａｘ）の主要な決定要素であり、高速オペレーションの評価に使用されるデバイダー回路の速度に直接的に影響する。
【００１０】
従来の製造方法ではコレクター金属コンタクト１１０は自己整合ベース金属コンタクト１０４の高さにマッチするように提供され、ベースポスト１１２とコレクターポスト１１４とは平坦化後には同一のレベルとなる。本発明のこの実施例ではコレクター金属コンタクトの高さはベース層にマッチするようにセットされる。図３に示すように、コレクターポスト１１４はベースポスト１１２とは独立してコレクター金属コンタクト１１０上に提供される。これで従来の製造方法と比較してフレキシビリティが増加する。本発明の別実施例では、絶縁フィルムを通してコレクター金属コンタクト１１０へエッチング加工されたコレクターバイアが、コレクターポスト１１４の代用としてコレクター金属コンタクト１１０へのコンタクトとして利用される。
【００１１】
本発明のＨＢＴ装置の改善された利用性は図４に示されている。この図は従来法及び本発明法で製造されたＩｎ−Ｐ ＨＢＴのレイアウトを比較する。ＨＢＴは当初は（５００ｎｍ）２エミッターで製造された。従来方法では２μｍ厚のフォトレジストがＨＢＴの製造に必要であった。この厚みレベルでは（６００ｎｍ）２のベースポスト１１２は利用できない。しかし、本発明の改良方法では１μｍのフォトレジストが必要とされるだけであり、（５００ｎｍ）２のベースポスト１１２が利用できる。このベースポストを製造プロセスの初期段階に移動させることでＨＢＴの自己整合ベース金属面積を３．０μｍ２から２．２μｍ２に減少させることができた。図５は１μｍのフォトレジストを使用してＩ−ビームリトグラフィにより得られる（５００ｎｍ）２用のプロセスウィンドー（陰影部分）を示す。
【００１２】
よって、本発明の装置は減少したベースコレクターキャパシタンスを有し、従来のＨＢＴよりも高速である。本発明の好適実施例では本発明の改良方法で製造されたＩｎ−Ｐ ＨＢＴが含まれる。他の好適実施例では、ＩｎＰ／ＩｎＧａＡｓまたはＡｌＩｎＡｓ／ＩｎＧａＡｓ／ＩｎＰのごときＩｎＰ基板上で成長させたもの、及びＧａＡｓ／ＡｌＧａＡｓまたはＧａＡｓ／ＩｎＧａＰのごときＧａＡｓ基板上で成長させたもののごときＩＩＩ−ＶタイプのＨＢＴが含まれる。当業技術者であれば本発明のＨＢＴが広範な形態の集積回路で利用が可能であり、特に通信装置の集積回路で利用が可能であることを理解しよう。
【図面の簡単な説明】
【図１】本発明の典型的なＨＢＴの側面図である。
【図２】ＩｎＰ ＨＢＴの従来式製造方法のフロー図である。
【図３】本発明の改良ＨＢＴ製造方法のフロー図である。
【図４】本発明に従って製造されたＨＢＴと従来方法で製造されたＨＢＴとの平面図比較である。
【図５】本発明の製造方法を利用した５００ｎｍ×５００ｎｍのプロセスウィンドーである。
【図５】
2004514274.tif 000003
【国際公開パンフレット】
2004514274.tif 000004
2004514274.tif 000005
2004514274.tif 000006
2004514274.tif 000007
2004514274.tif 000008
2004514274.tif 000009
2004514274.tif 000010
2004514274.tif 000011
2004514274.tif 000012
2004514274.tif 000013
2004514274.tif 000014
2004514274.tif 000015
2004514274.tif 000016
2004514274.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2004514274.tif 000018
2004514274.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2004514274.tif 000020
2004514274.tif 000021
【国際調査報告】
2004514274.tif 000022
2004514274.tif 000023
2004514274.tif 000024