(57)【要約】本発明は、隆起の上面上のプレーナチャネル領域が、隆起の側面上のさらなる垂直チャネル領域だけ幅が広げられたプレーナチャネル領域電界効果トランジスタに関する。このさらなる垂直チャネル領域は、プレーナチャネル領域と直接的に結合される（垂直に拡大されたチャネル領域）。この電界効果トランジスタは、達成可能な集積密度を低減させる必要なく、電流の流れＩＯＮのための実効チャネル幅の著しい拡大が、これまで利用された従来のトランジスタ構造と比較して、より保証され得るという有利な点を有する。さらに、この電界効果トランジスタは、低い逆電流ＩＯＦＦを有する。上述の利点は、ゲート絶縁体から電荷移送トンネリングの領域までの厚みを低減するか、または安定性を低減する必要なく達成される。【選択図】図２
2004533728.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタ、特に、ＭＩＳ電界効果トランジスタであって、
ａ）半導体基板（１）上に配置され、かつ、上面（２ａ）および側面（２ｂ）を有する、少なくとも１つのウェブタイプの隆起（２）と、
ｂ）該ウェブタイプの隆起（２）の該上面（２ａ）上に配置される、第１のゲート酸化物層（４）と、
ｃ）該第１のゲート酸化物層（４）上に配置される第１のゲート電極であって、上面および側面を有する、第１のゲート電極（５）と、
ｄ）該ウェブタイプの隆起（２）の該側面（２ｂ）および該第１のゲート電極（４）の少なくとも一部分に配置される、第２のゲート酸化物層（６）と、
ｅ）該第２のゲート酸化物層（６）および該第１のゲート電極（５）の該上面上に配置される、第２のゲート電極（７）と、
ｆ）該ウェブタイプの隆起（２）上に配置されるソース領域およびドレイン領域と
を備える、電界効果トランジスタ。
【請求項２】
前記第２のゲート酸化物層（６）は、前記ウェブタイプの隆起（２）の前記側面（２ｂ）上よりも、前記第１のゲート電極（５）の側面上で、より厚く製造される、請求項１に記載の電界効果トランジスタ。
【請求項３】
絶縁スペーサ（１４）は、前記第１のゲート電極（５）のレベルで前記第２のゲート酸化物層（６）上に配置される、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
電界効果トランジスタ、特に、ＭＩＳ電界効果トランジスタであって、
ａ）半導体基板（１）上に配置され、かつ、上面（２ａ）および側面（２ｂ）を有する、少なくとも１つのウェブタイプの隆起（２）と、
ｂ）該ウェブタイプの隆起（２）の該側面（２ｂ）の少なくとも一部分に配置される、第１のゲート酸化物層（４）と、
ｃ）該第１のゲート酸化物層（４）に配置される第１のゲート電極（５）であって、該第１のゲート電極層（５）は、上面および側面を有する、第１のゲート電極（５）と、
ｄ）該ウェブタイプの隆起（２）の該上面（２ａ）、および該第１のゲート電極（５）の該上面上に配置される、第２のゲート酸化物層（６）と、
ｅ）該第２のゲート酸化物層（６）、および該第１のゲート電極（５）の該側面に配置される、第２のゲート電極（７）と、
ｆ）該ウェブタイプの隆起（２）上に配置される、ソースおよびドレイン領域と
を有する、電界効果トランジスタ。
【請求項５】
前記ウェブタイプの隆起（２）の前記エッジ（８）は、前記上面（２ａ）と前記側面（２ｂ）との間で丸み付けされる、請求項１〜４のいずれか１つに記載の電界効果トランジスタ。
【請求項６】
前記エッジ（８）の湾曲の半径は、前記第１のゲート酸化物層（４）または前記第２のゲート酸化物（６）の層の厚さの大きさの次数である、請求項５に記載の電界効果トランジスタ。
【請求項７】
前記ソース領域と前記ゲート電極との間、さらに、前記ドレイン領域と該ゲート電極との間にスペーサが配置される、請求項１〜７のいずれか１つに記載の電界効果トランジスタ。
【請求項８】
前記第１のゲート電極（５）は、ポリシリコン層を有する、請求項１〜８のいずれか１つに記載の電界効果トランジスタ。
【請求項９】
前記第２のゲート電極（７）は、ポリシリコン金属の２重層またはポリサイド層を有する、請求項１〜８のいずれか１つに記載の電界効果トランジスタ。
【請求項１０】
ゲート酸化物層（４、６）によって覆われた前記ウェブタイプの隆起（２）の前記側面（２ｂ）の一部分は、トレンチアイソレーション（３）によって境界付けされる、請求項１〜９のいずれか１つに記載の電界効果トランジスタ。
【請求項１１】
前記ソースおよびドレイン領域のドーピングプロファイル深さは、ゲート酸化物層（４、６）によって覆われた前記ウェブタイプの隆起（２）の前記側面（２ｂ）の一部分の広がりよりも大きい、請求項１〜１０のいずれか１つに記載の電界効果トランジスタ。
【請求項１２】
電界効果トランジスタ、特に、ＭＩＳ電界効果トランジスタを製造する方法は、
ａ）第１のゲート酸化物層（４）が上に付与され、かつ第１のゲート電極層（５）が該ゲート酸化物層（４）に付与された半導体基板（１）が提供される工程と、
ｂ）上面（２ａ）および側面（２ｂ）を有する、少なくとも１つのウェブタイプの隆起（２）が生成され、該第１のゲート酸化物層（４）および該第１のゲート電極層（５）が該上面（２ａ）上に配置される工程と、
ｃ）第２のゲート酸化物層（６）が、該ウェブタイプの隆起（２）の該側面（２ｂ）および該第１のゲート電極層（５）の少なくとも一部分に生成される工程と、
ｄ）第２のゲート電極層が付与され、これにより、該第２のゲート電極層（７）は、該第２のゲート酸化物層（６）、および該第１のゲート電極層（５）の該上面上に配置される工程と、
ｅ）該第１のゲート電極層（５）および該第２のゲート電極層（７）は、第１および第２のゲート電極を形成するようにパターニングされ、ソースおよびドレイン領域が生成される工程と
を包含する、電界効果トランジスタを製造する方法。
【請求項１３】
前記ウェブタイプの隆起（２）は、トレンチアイソレーション（３）用のトレンチのパターニングにより生成される、請求項１２に記載の方法。
【請求項１４】
前記トレンチアイソレーション用の前記トレンチは、酸化物（３）で充填され、かつ、エッチングバックが実行され、これにより、前記ウェブタイプの隆起（２）の前記側面（２ｂ）の一部分が露出される、請求項１３に記載の方法。
【請求項１５】
エッチングバックの前に、ＣＭＰ工程が実行される、請求項１４に記載の方法。
【請求項１６】
前記上面（２ａ）と前記側面（２ｂ）との間の前記ウェブタイプの隆起（２）の前記エッジ（８）を丸み付けするために、少なくとも１回の熱処理が実行される、請求項１２〜１５のいずれか１つに記載の方法。
【請求項１７】
前記ゲート酸化物層（４、６）は、それぞれ、熱酸化によって生成される、請求項１２〜１６のいずれか１つに記載の方法。
【請求項１８】
前記第２のゲート酸化物層（６）は、選択的酸化によって生成され、これにより、前記第２のゲート酸化物層（６）は、前記ウェブタイプの隆起（２）の前記側面（２ｂ）上よりも、前記第１のゲート電極（５）の前記側面上で、より厚く製造される、請求項１２〜１７のいずれか１つに記載の方法。
【請求項１９】
絶縁スペーサは、前記第１のゲート電極層（５）が生成された後に生成され、これにより、該第１のゲート電極（５）のレベルで、絶縁層（１４）が前記第２のゲート酸化物層（６）上に配置される、請求項１２〜１８のいずれか１つに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ、および、これを製造する方法に関する。
【背景技術】
【０００２】
従来の電界効果トランジスタ、特に、プレーナＭＩＳ電界効果トランジスタ（ＭＩＳＦＥＴ）の特性パラメータは、構造が小型化するにつれ（スケーリング）、および集積回路の充填密度が高くなるにつれて益々低下する。従って、例えば、トランジスタのチャネル長が短縮されるにつれ、トランジスタの閾値電圧ＶＴは小さくなる。同時に、チャネル長が短縮されるにつれ、チャネル領域における電界強度、および逆電流ＩＯＦＦは大きくなる（ＳＣＥ：短チャネル効果；ロールオフ）。さらに、チャネル幅が縮小されるにつれ、順方向電流ＩＯＮが非線形的に変動する。さらに、電界効果トランジスタのジオメトリおよびドーピングは、チャネルと絶縁部との間の接合部において改変される。通常、スケーリングの場合、チャネル境界部は、中心のチャネル領域に対して比較的重要である（ＮＣＥ：狭チャネル効果、ＩＮＣＥ：逆狭チャネル効果）。
【０００３】
上述の問題にもかかわらず、構造の小型化の進行（スケーリング）という意味合いで、電界効果トランジスタの性能の向上／維持を保証することができるように、一連の措置が提示または実行される。従って、例えば、内部の動作電圧レベルに適合されたスケーリングは、ＭＩＳＦＥＴスケーリングと同時に行われる。さらに、ウェルおよびチャネル領域の、さらに、ソースおよびドレイン領域のドーピングプロファイルが、通常、最適化される。同時に、厚さおよび材料に関してゲート絶縁体のスケーリングが、通常、行われる。
【０００４】
サリサイド化されたソースおよびドレイン領域（Ｓ／Ｄ）、ならびにサリサイド化されたゲート電極を使用することによって、さらなる向上がもたらされる。例えば、銅線および中間絶縁体を用いることによって、または、例えば、いわゆる「ローｋ」材料を用いることによって、接続メタライゼーションの寄生抵抗または容量の最小化によりさらなる向上がもたらされ得る。ＤＲＡＭメモリセルの場合、読み出しロジックを、それぞれのアレイトランジスタの「ＯＮ」電流（「縮小（ｓｈｒｉｎｋ）」する毎に小さくなる）に適合させることも可能である（例えば、ゲートトラックの抵抗の低減）。
【０００５】
電界効果トランジスタの性能を維持または向上するためのさらなる可能性は、例えば、上昇したソース／ドレイン領域（「上昇したＳ／Ｄ」）を有するか、または、いわゆる「ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ」技術（ＳＯＩ）に基づくか、または、チャネル領域において、ＳｉＧｅ等の、より高いキャリア移動度の材料を有する改変されたトランジスタ構成を使用することである。動作温度が低下した場合に結果として生じるさらなる可能性は、本明細書中には示されない。
【０００６】
従来のＬＯＣＯＳフィールド絶縁に代わるトレンチフィールドアイソレーション（ＳＴＩ：シャロートレンチアイソレーション）の導入は、同様に、状況を改善するために寄与する。トレンチフィールドアイソレーション（ＳＴＩ：シャロートレンチアイソレーション）が、従来のＬＯＣＯＳフィールドアイソレーションの変わりに用いられる場合、いわゆる「逆狭チャネル効果」（ＩＮＣＥ）を最小化するためのさらなる措置をとることが、通常、必要とされる。従って、いわゆる「ラップアラウンドゲート」を回避するために、例えば、半導体表面上のＳＴＩ上部エッジの正のステップ高さが設定される。さらに、フィールドアイソレーションを有する接合部におけるトランジスタチャネルの局所的ドーピング、いわゆる「コーナ領域」は、通常のチャネルドーピングに加えて提供され得る。
【０００７】
ＳＴＩ処理の間のＳＴＩ側壁の酸化は、いわゆる「バーズビークジオメトリ」の生成をもたらし、かつトレンチアイソレーションを有する接合部における活性領域のエッジが丸み付けされ得る。プロセスシーケンスにおいて、本明細書中で用いられる用語は、「コーナの丸み付け」、「ミニＬＯＣＯＳ」または「ポストＣＭＰ酸化」である。これらは、さらに、「逆狭チャネル効果（ＩＮＣＥ）」に対処するために利用され得る。この効果は、パッド酸化物を事前に長手方向にエッチングバックすることによって強化され得る。活性領域のエッジの丸み付けは、熱による表面の変質によっても生成される。さらに、窒化物スペーサ保護リングが生成され得る。コーナ領域へのゲートの重なりを回避するために、フィールドアイソレーション境界部分の前に、ゲートエッジの自己整合的終端を提供することが可能である。これは、例えば、ＳＴＩパターニングの間に、ポリゲートおよび活性領域が共にパターニングされることによって行われ得る。
【０００８】
しかしながら、これらのすべての措置にも関わらず、ＭＩＳＦＥＴのトンネリング、またはゲート酸化物の安定性が悪化する危険なしに、約１００ｎｍの構造サイズ上に適切な順方向電流ＩＯＮを保証することが益々困難になる。従って、一連の代替的トランジスタ構成が提示される。
【０００９】
特許文献米国第４，９７９，０１４号は、半導体基板上にウェブタイプの隆起を有するＭＯＳトランジスタを開示する。このトランジスタのチャネルは、ウェブタイプの隆起に沿って構成され、かつ、ウェブタイプの隆起の上面のチャネル領域の他に、ウェブタイプの隆起の側壁に２つのさらなるチャネル領域を有する。特許文献米国第４，９７９，０１４号によるトランジスタは、大きい空乏ゾーンを生成するために用いられる、明確な「コーナ効果」を示す。
【００１０】
Ｈｕａｎｇらによる特許文献「Ｓｕｂ  ５０ｎｍ  ＦｉｎＦＥＴ；ＰＭＯＳ」ＩＥＤＭ  （１９９９年）は、「ＦｉｎＦＥＴ」と呼ばれるトランジスタを開示し、これは、ウェブタイプの隆起（「Ｆｉｎ」）の側壁にデュアルゲート構造を有する。ＦｉｎＦＥＴは、表面を覆う狭いＦｉｎ上のより厚い絶縁層によってＩＮＣＥを回避する。
【００１１】
残念ながら、上述のすべての措置のいずれも、制限された効果のみを有するか、またはプロセス技術上のコストおよび労力を多く必要とする。従って、本発明の目的は、電界効果トランジスタ、および上述の問題を低減または回避する電界効果トランジスタを製造する方法を提供することである。本発明の目的は、特に、適切な順方向電流ＩＯＮを利用可能にし、かつ、わずかな出費で、これまでの従来のプレーナＭＯＳＦＥＴの集積プロセスとの互換性を有するように製造され得る電界効果トランジスタを提供することである。
【００１２】
この目的は、独立請求項１に記載の電界効果トランジスタ、または独立請求項４に記載の電界効果トランジスタ、および独立請求項１２に記載の電界効果トランジスタを製造する方法により達成される。本発明のさらなる有利な実施形態、改良点および局面は、従属請求項、明細書および添付の図面から明らかである。
【発明の開示】
【課題を解決するための手段】
【００１３】
本発明の第１の局面は、以下の特徴
ａ）半導体基板上に配置され、かつ、上面および側面を有する少なくとも１つのウェブタイプの隆起と、
ｂ）ウェブタイプの隆起の上面上に配置される第１のゲート酸化物層と、
ｃ）第１のゲート酸化物層上に配置される第１のゲート電極であって、上面および側面を有する第１のゲート電極と、
ｄ）ウェブタイプの隆起の側面および第１のゲート電極の該側面の少なくとも一部分に配置される第２のゲート酸化物層と、
ｅ）第２のゲート酸化物層および第１のゲート電極の上面上に配置される第２のゲート電極と、
ｆ）隆起上に配置されるソースおよびドレイン領域と
を有する電界効果トランジスタを提供する。
本発明のさらなる局面は、以下の特徴
ａ）半導体基板上に配置され、かつ、上面および側面を有する、少なくとも１つのウェブタイプの隆起と、
ｂ）ウェブタイプの隆起の側面の少なくとも一部分に配置される第１のゲート酸化物層と、
ｃ）第１のゲート酸化物層に配置される第１のゲート電極であって、第１のゲート電極層は、上面および側面を有する、第１のゲート電極と、
ｄ）ウェブタイプの隆起の上面、および第１のゲート電極の上面上に配置される第２のゲート酸化物層と、
ｅ）第２のゲート酸化物層、および第１のゲート電極の側面に配置される第２のゲート電極と、
ｆ）隆起上に配置されるソースおよびドレイン領域と
を有する電界効果トランジスタを提供する。
【００１４】
さらに、本発明は、以下の工程
ａ）第１のゲート酸化物層が上に付与され、かつ第１のゲート電極層がゲート酸化物層に付与された半導体基板が提供される工程と、
ｂ）上面および側面を有する少なくとも１つのウェブタイプの隆起が生成され、第１のゲート酸化物層および第１のゲート電極層が上面上に配置される工程と、
ｃ）第２のゲート酸化物層が、ウェブタイプの隆起の側面および第１のゲート電極層の少なくとも一部分に生成される工程と、
ｄ）第２のゲート電極層が付与され、これにより、第２のゲート電極層は第２のゲート酸化物層、および第１のゲート電極層の上面上に配置される工程と、
ｅ）第１および第２のゲート電極層は、第１および第２のゲート電極を形成するようにパターニングされ、ソースおよびドレイン領域が生成される工程と
を包含する電界効果トランジスタを製造する方法を提供する。
【００１５】
本発明による電界効果トランジスタは、達成され得る集積密度を低減させる必要なく、すでに公知の従来のトランジスタ構造と比較して、順方向電流ＩＯＮのために効果的なチャネル幅の著しい拡大が保証され得るという有利な点を有する。本発明による電界効果トランジスタの場合、隆起の上面のプレーナチャネル領域が、隆起の側方面積におけるさらなる垂直チャネル領域だけ幅が広くなる。これらのさらなる垂直チャネル領域は、プレーナチャネル領域（垂直に伸ばされたチャネル領域）に直接的に隣接する。さらに、本発明による電界効果トランジスタは、小量の逆電流ＩＯＦＦを有する。これらの有利な点は、ゲート絶縁体の厚さを電荷キャリアのトンネリングの領域にまで低減することも、安定性を低減することなく達成される。
【００１６】
この場合、さらなる垂直チャネル領域が、本発明により、好適には、ＳＴＩパターニング（「シャロートレンチアイソレーション」）の間に従来のプレーナトランジスタ構成と同様に生成され得、垂直ＳＴＩ側壁を形成し得る垂直半導体面を利用することによって、達成される。従って、本発明によるトランジスタを製造するプロセスは、従来のプレーナトランジスタが集積され得、かつ本発明によるトランジスタを有する同じチップ上に非常に簡単に組み込まれ得る従来のＳＴＩ絶縁されたプレーナトランジスタのプロセスシーケンスと密接に関連する。
【００１７】
プレーナチャネル領域と垂直チャネル領域との間に凸状に曲げられたエッジの形態の遷位部が、ウェブタイプの隆起上にソース／ドレイン方向に配置され、活性チャネルの構成部分として存在する。前に提示されたトランジスタ構成の場合、このエッジは、常に、明確な「コーナ効果」をもたらす。これは、トランジスタの閾値電圧に不利な影響を及ぼす。本発明による電界効果トランジスタの場合、この問題は、第１および第２のゲート酸化物層、さらに、第１および第２のゲート電極を有する特定の包囲構成によって大幅に回避される。
【００１８】
本発明による電界効果トランジスタの好適な１実施形態によると、第２のゲート酸化物層は、ウェブタイプの隆起の側面上よりも、第１のゲート電極の側面上で、より厚く製造される。さらに、第１のゲート電極のレベルで、絶縁スペーサが第２のゲート酸化物層上に配置された場合、好適である。これは、エッジにおける電界の大きさをさらに低減することを可能にする。
【００１９】
本発明による電界効果トランジスタのさらなる好適な実施形態によると、ウェブタイプの隆起のエッジは、上面と側面との間で丸み付けされる。この丸み付けは、好適には、短い高温プロセスを用いて生成され得る。従って、本発明によるトランジスタは、著しく低減された温度収支で生成され得る。これは、特に、ドーピングプロファイルおよび性能に関して、有利な点をもたらす。さらに、その結果、プレーナと垂直チャネル領域との間の遷移領域が小さく保持され、垂直には、トランジスタのジオメトリが非常に著しくスケーリングされた場合、幾何学的チャネル領域の幅および深さ全体が活性チャネルとして利用され得る。
【００２０】
この場合、エッジの湾曲の半径が第１または第２のゲート酸化物層の層厚さの大きさの次数である場合、特に好適である。従って、いわゆる「寄生コーナーデバイス」の閾値電圧は、プレーナチャネル領域の閾値電圧値よりも大きい値にされ得る。従って、結果として生じた、エッジの湾曲の表面に沿う電界の大きさは、チャネルのプレーナ部分における電界の大きさを超過しない。
【００２１】
本発明による電界効果トランジスタのさらなる好適な実施形態によると、スペーサは、ソース領域とゲート電極との間、さらに、ドレイン領域とゲート電極との間に配置される。さらに、第１のゲート電極がポリシリコン層を有する場合、好適である。さらに、第２のゲート電極がポリシリコン金属の２重層またはポリサイド層を有する場合、特に好適である。
【００２２】
本発明による電界効果トランジスタのさらなる好適な実施形態によると、ゲート酸化物層によって覆われたウェブタイプの隆起の側面の一部分は、トレンチアイソレーションによって境界付けられる。さらに、ソースおよびドレイン領域のドーピングプロファイルの深さが、ゲート酸化物層によって覆われたウェブタイプの隆起の側面の一部分の広がりよりも大きい場合、特に、好適である。
【００２３】
本発明による製造法の好適な１実施形態によると、ウェブタイプの隆起がトレンチアイソレーションのためのトレンチのパターニングにより生成される。この場合、トレンチアイソレーションのためのトレンチが酸化物で充填され、かつ、エッチングバックが、好適には、ＣＭＰ工程の後に実行され、これにより、ウェブタイプの隆起の側面の一部分が露出される場合、特に好ましい。
【００２４】
本発明による製造方法のさらなる好適な実施形態によると、上面と側面との間のウェブタイプの隆起のエッジを丸み付けするために、少なくとも１回の熱処理が実行される。さらに、ゲート酸化物層が、各場合について、熱酸化によって生成された場合、特に好適である。
【００２５】
本発明による製造方法のさらなる好適な実施形態によると、第２のゲート酸化物層が選択的酸化によって生成され、これにより、第２のゲート酸化物層は、ウェブタイプの隆起の側面上よりも、第１のゲート電極の側面上で、より厚く製造される。さらに、絶縁スペーサが、第１のゲート電極層が生成された後に生成され、これにより、第１のゲート電極のレベルで、絶縁スペーサが第２のゲート酸化物層上に配置された場合に好適である。
【００２６】
本発明は、次に、図面を参照してより詳細に説明される。
【発明を実施するための最良の形態】
【００２７】
図１および図２は、本発明による電界効果トランジスタの第１の実施形態を示す。この場合、図１は、本発明による電界効果トランジスタのこの実施形態の一般的構造を示し、図２は、本発明による電界効果トランジスタのこの実施形態の詳細を断面図で示す。図１から見出され得るように、本発明による電界効果トランジスタは、半導体基板１上に配置され、かつ上面２ａ、および２つの側面２ｂを有するウェブタイプの隆起２を有する。ウェブタイプの隆起２は、この場合、活性半導体領域を構成する。
【００２８】
半導体基板１と垂直に接続する活性半導体領域２は、ＳＴＩフィールドアイソレーション領域３によって隣接し合う活性領域（図示せず）から長手方向に絶縁される。活性領域の面２ａ、２ｂは、ソースおよびドレイン領域に、ならびにプレーナチャネル領域になるようにパターニングされる。ウェブタイプの隆起２は、ＳＴＩ面上に突き出し、その結果、活性領域の側方領域２ｂが、アイソレーション３によって部分的に覆われない。対応するプレーナ領域と直接的に隣接するこれらの露出した側方領域は、ソース、ドレインおよびチャネル領域になるように同様にパターニングされる。この場合、活性半導体領域とＳＴＩ表面との間の高さの差が垂直チャネル領域の幅に対応する。ソースおよびドレイン領域のドーピングプロファイルの深さは、好適には、上述の高さの差よりも大きい。
【００２９】
図２から見出され得るように、本発明による電界効果トランジスタは、ウェブタイプの隆起２の上面２ａ上に配置される第１のゲート酸化物層４を有する。さらに、第１のゲート酸化物層４上に配置された第１のゲート電極５が提供され、第１のゲート電極は、上面および２つの側面を有する。第２のゲート酸化物層６は、ウェブタイプの隆起２の側面２ｂおよび第１のゲート電極４に配置される。さらに、第２のゲート電極７は、第２のゲート酸化物層６上、および第１のゲート電極５の上面上に配置される。
【００３０】
従って、活性および埋没ＳＴＩ面を備える起伏構造は、チャネル領域において２重ゲート電極によって覆われる。この場合、第１のゲート電極５は、好適には、高濃度ドーピングポリシリコンからなる一方で、第２のゲート電極７は、好適には、ポリシリコン金属層のスタックを有する。この場合、２つのゲート電極５、７は、第１のゲート電極５が活性領域のプレーナ部分のみを覆い、かつ、その側壁でほぼ終端する一方で、第２のゲート電極７は、活性領域の垂直方向の側壁を覆い、かつ第１のゲート電極５を包囲するように配置される。この場合、第２のゲート電極７は、プレーナ表面上の第１のゲート電極５と接触する一方で、第２のゲート酸化物層６によってその長手方向の側壁から絶縁される。
【００３１】
本発明による電界効果トランジスタの本実施形態の場合、活性領域のエッジ８が丸み付けされる。この丸み付けの湾曲の半径は、ゲート酸化物の厚さの大きさの次数である。さらに、チャネル領域は、デュアルゲート電極５、７をＳ／Ｄコンタクト領域から長手方向に絶縁するスペーサ（図示せず）によってソースおよびドレイン側で支えられる（ｆｌａｎｋｅｄ）。
【００３２】
図３ａ〜図３ｈは、電界効果トランジスタを製造するための本発明による方法の第１の実施形態を示す。いくつかの予備製造工程の後、第１のゲート酸化物層４、さらに、第１のゲート電極層５およびパッド窒化物層１０が半導体基板１、特に、シリコン基板上に生成される。この場合、ゲート酸化が、例えば、熱酸化を用いて実行され得る。ゲート電極層およびパッド窒化物堆積が、例えば、ＣＶＤ法を用いて実行される。結果として生じた状態が図３ａに示される。
【００３３】
その後、レジストマスク１１を用いて、この層スタックは、ＳＴＩパターニングと共にパターニングされる。この共通のパターニングは、例えば、化学的物理的ドライエッチングにより、行われる。その結果、上面２ａおよび２つの側面２ｂを有するウェブタイプの隆起２が生成され、第１のゲート酸化物層４および第１のゲート電極層５が、上面２ａ上に配置される。上面２ａと２つの側面２ｂとの間のエッジ８は、この処理工程において、垂直に９０度に鋭く切断される。この結果生じた状態が図３ｂに示される。
【００３４】
その後、垂直の側方領域、および、さらに、第１のゲート電極層５の側壁のシーリングの質を向上させるために、レジストマスク１１の除去、さらに、洗浄および短時間の熱酸化が行われる。その後、生成された表面起伏が酸化物３で充填され（図３ｃ）、熱により高密度化され、かつＣＭＰ法（化学的機械的研磨）により窒化物の残留物の厚さに平坦化される（図３ｄ）。この処理セクションの熱処理は、結果として、エッジ８における第１のゲート酸化物層４の幅をわずかに広くし、かつ、ウェブタイプの隆起２の上面２ａと２つの側面２ｂとの間のエッジ８を丸み付けする。
【００３５】
ＳＴＩ酸化物３は、次に、意図的に垂直チャネルを拡大することなく、トランジスタのすべての領域を覆うブロックマスク１２を用いた異方性エッチングによりプレーナの態様で所定の深さにエッチングされる。このエッチングは、パッド窒化物層１０に関して特定の選択性を有し、これにより、ウェブタイプの隆起２の上面２ａが、依然としてシリコン窒化物１０で確実に覆われた状態になる。残ったＳＴＩ充填深さは、後で確実なフィールドアイソレーションが保証される大きさにされる。その結果生じた状態が図３ｅに示される。
【００３６】
ブロックマスクの除去、洗浄／オーバーエッチングの後に、第２のゲート酸化が行われる（図３ｆ）。この場合、第２のゲート酸化物層６は、ウェブタイプの隆起２の露出された側壁、および第１のゲート電極層５の露出された側壁上で成長する。この酸化工程は、さらに、エッジ８における第１のゲート酸化物層４の幅を広くし、かつ、基板およびポリエッジの湾曲をさらに低減する。その後、第１のゲート電極層の表面に残ったパッド窒化物の残留層１０が除去され（図３ｇ）、かつ、さらなる洗浄工程の後、第２のゲート電極層７が堆積する（図３ｈ）。
【００３７】
その後、マスクを用いて（図示せず）、第１および第２のゲート電極層がエッチング、好適には、プラズマエッチングにより共にパターニングされ、エッチングは、第１のゲート酸化物層で停止する。この後に、従来のプロセスシーケンスにより、ソース／ドレイン領域を完全な回路になるように製造する工程を含むさらなる処理が続く。
【００３８】
図４は、本発明による電界効果トランジスタのさらなる実施形態を示す。図４から見出され得るように、本発明による電界効果トランジスタのさらなる実施形態は、さらに、半導体基板１上に配置され、かつ、上面２ａおよび２つの側面２ｂを有するウェブタイプの隆起２を有する。ウェブタイプの隆起２は、この場合、活性半導体領域を構成する。
【００３９】
半導体基板と垂直に接続される活性半導体領域もまた、ＳＴＩフィールドアイソレーション領域３によって隣接し合う活性領域から長手方向に絶縁される。活性領域の表面は、ソースおよびドレイン領域ならびにプレーナチャネル領域へとパターニングされる。これはＳＴＩ表面の上に突き出し、その結果、活性領域の側壁は、部分的に露出される。これらの露出された側壁は、対応するプレーナ領域に直接的に隣接し、ソース、ドレインおよびチャネル領域へと同様にパターニングされる。活性面とＳＴＩ表面との間の高さの差は、垂直チャネル領域の幅に対応する。ソースおよびドレイン領域のドーピングプロファイルの深さは、好適には、その高さの差よりも大きい。
【００４０】
従って、活性面および埋没ＳＴＩ表面を含む起伏構造は、チャネル領域において、デュアルゲート電極５、７によって覆われる。この場合、第１のゲート電極５は、好適には、高濃度ドーピングポリシリコンからなる一方で、第２のゲート酸化物７は、好適には、ポリシリコン金属層のスタックを有する。２つのゲート電極５、７は、第１のゲート電極５が、活性領域２の垂直部分２ｂのみを覆い、かつ、その上面でほぼ終端する一方で、第２のゲート電極７は、活性領域２の上面を覆い、かつ第１のゲート電極５を包囲するように配置される。この場合、第２のゲート電極は、その側面上の第１のゲート電極と接触する一方で、第２のゲート酸化物層６によってその上部側壁から絶縁される。チャネル領域は、そのプレーナ部分で第２のゲート酸化物層６によって、およびその垂直領域において第１のゲート酸化物層４によって覆われる。
【００４１】
図５は、本発明による電界効果トランジスタのさらなる実施形態を示す。図５に示されるように、本発明による電界効果トランジスタの実施形態は、第２のゲート酸化物層６が、ウェブタイプの隆起２の側面２ｂ上よりも、第１のゲート電極５の側面上で、より厚く製造されることを除いて、実質的に、図２に示される本発明による電界効果トランジスタの実施形態に対応する。第１のゲート電極５の側面上の第２のゲート酸化物層６を厚くすることは、選択的ゲート酸化によって達成され、ここで、プロセスパラメータが、適切に選択された場合、単結晶シリコン上よりもポリシリコン上において高い酸化率が取得されるという事実が利用される。
【００４２】
図６は、本発明による電界効果トランジスタのさらなる実施形態を示す。図６に示される、本発明による電界効果トランジスタの実施形態は、第１のゲート電極５のレベルで、スペーサ１４、特に、酸化物スペーサが第２のゲート酸化物層６上に配置されることを除いて、実質的に、図２に示される本発明による電界効果トランジスタの実施形態に対応する。この場合、スペーサ１４は、そのパターニングの直後、さらにウェブタイプの隆起２の形成の前に第１のゲート電極層５の側壁に形成され得る。第２のゲート酸化物層６を生成するための酸化は、第１のゲート電極層５の側面のすぐ上のさらなる酸化物層によって、このスペーサ１４を強化する。
【００４３】
本発明による電界効果トランジスタは、順方向電流ＩＯＮ用の実効チャネル幅の著しい増加は、達成され得る集積密度を低減させる必要なく、すでに公知の従来のトランジスタ構造と比較して、保証され得るという有利な点を有する。本発明による電界効果トランジスタの場合、隆起の上面におけるプレーナチャネル領域は、隆起の側方領域におけるさらなる垂直チャネル領域だけ幅が拡大される（垂直に拡大されたチャネル領域）。さらに、本発明による電界効果トランジスタは、小量の逆電流ＩＯＦＦを有する。これらの有利な点は、ゲート絶縁体から電荷キャリアのトンネリング領域までの厚みの低減、または安定性の低減の必要なく達成される。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明による電界効果トランジスタの第１の実施形態を示す。
【図２】図２は、本発明による電界効果トランジスタの第１の実施形態を示す。
【図３ａ】図３ａは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｂ】図３ｂは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｃ】図３ｃは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｄ】図３ｄは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｅ】図３ｅは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｆ】図３ｆは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｇ】図３ｇは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図３ｈ】図３ｈは、電界効果トランジスタを製造する、本発明による方法の第１の実施形態を示す。
【図４】図４は、本発明による電界効果トランジスタのさらなる実施形態を示す。
【図５】図５は、本発明による電界効果トランジスタのさらなる実施形態を示す。
【図６】図６は、本発明による電界効果トランジスタのさらなる実施形態を示す。
【国際公開パンフレット】
2004533728.tif 000003
2004533728.tif 000004
2004533728.tif 000005
2004533728.tif 000006
2004533728.tif 000007
2004533728.tif 000008
2004533728.tif 000009
2004533728.tif 000010
2004533728.tif 000011
2004533728.tif 000012
2004533728.tif 000013
2004533728.tif 000014
2004533728.tif 000015
2004533728.tif 000016
2004533728.tif 000017
2004533728.tif 000018
2004533728.tif 000019
2004533728.tif 000020
2004533728.tif 000021
2004533728.tif 000022
2004533728.tif 000023
2004533728.tif 000024
2004533728.tif 000025
2004533728.tif 000026
2004533728.tif 000027
2004533728.tif 000028
2004533728.tif 000029
2004533728.tif 000030
2004533728.tif 000031
2004533728.tif 000032
【国際調査報告】
2004533728.tif 000033
2004533728.tif 000034
2004533728.tif 000035
2004533728.tif 000036
2004533728.tif 000037
2004533728.tif 000038