(57)【要約】本発明は、電圧波形が印加される誘導性−抵抗性接続を介して圧電性負荷（２）に接続される線形駆動回路部分（３）を含む、圧電性負荷（２）を高い効率で駆動するための回路（１）に関連する。その回路は、構造的に独立し、過渡状態および安定状態それぞれにおいて、圧電性負荷（２）によって必要とされる全電流の相当の部分を供給するために、それぞれのインダクタンス（Ｌ１、Ｌ２）を介してその誘導性−抵抗性接続に順に接続されるさらなる回路部分（４、５）を含むことが有利である。
2004508990.tif 000002
【特許請求の範囲】
【請求項１】
電圧波形が印加される、誘導性−抵抗性接続を介して圧電性負荷（２）に接続された線形駆動回路部分（３）を含む、圧電性負荷（２）を高い効率で駆動するための回路（１）であって、前記回路は、過渡状態および安定状態それぞれにおいて、前記負荷（２）によって必要とされる全電流の相当の部分を供給するために、インダクタンス（Ｌ１、Ｌ２）を用いて前記接続に順に接続される少なくとも１つのさらなる回路部分（４、５）を含むことを特徴とする回路。
【請求項２】
前記回路は、前記各インダクタンス（Ｌ１、Ｌ２）を用いて前記接続に構造的に独立して接続されるそれぞれの回路部分（４、５）を含むことを特徴とする請求項１に記載の回路。
【請求項３】
前記回路は、前記回路部分（４、５）を駆動するための１つの制御ブロック（７）を備えることを特徴とする請求項１に記載の回路。
【請求項４】
前記少なくとも１つのさらなる回路部分（４、５）は、第１の供給電圧（ＶＡＬＩＭ）基準と第２のグランド基準（ＧＮＤ）との間で駆動される少なくとも１つのスイッチング素子を含むハーフブリッジ（ＬＦ、ＨＦ）回路を備えることを特徴とする請求項１に記載の回路。
【請求項５】
前記さらなる回路部分（４、５）はそれぞれ、第１の供給電圧（ＶＡＬＩＭ）基準と第２のグランド基準（ＧＮＤ）との間で駆動される少なくとも１つのスイッチング素子を含むハーフブリッジ（ＬＦ、ＨＦ）回路を備えることを特徴とする請求項２に記載の回路。
【請求項６】
前記インダクタンス（Ｌ１、Ｌ２）は、異なる値を有することを特徴とする請求項２に記載の回路。
【請求項７】
前記各ハーフブリッジ（ＬＦ、ＨＦ）回路は、一対のトランジスタ（Ｍ１、Ｍ２；Ｍ３、Ｍ４）を備え、前記インダクタンス（Ｌ１、Ｌ２）のうちの１つを用いて前記負荷（２）と接続されることを特徴とする請求項５に記載の回路。
【請求項８】
前記ハーフブリッジ（ＬＦ、ＨＦ）回路の前記トランジスタの制御端子は、全て前記制御ブロック（７）の出力に接続されることを特徴とする請求項７に記載の回路。
【請求項９】
前記回路は、前記線形部分（３）の下流に、かつ前記制御ブロック（７）に接続される電流センサ（８）を備えることを特徴とする請求項３に記載の回路。
【請求項１０】
誘導性−抵抗性接続を用いて圧電性負荷（２）を駆動するための方法であって、前記負荷（２）の少なくとも線形駆動は、前記接続を介して前記負荷（２）に接続される線形回路部分（３）を備えるドライバ回路（１）を通して与えられる方法において、２つのさらに別の異なる駆動モードである過渡状態モードおよび安定状態モードが与えられ、構造的に独立であり、各インダクタンス（Ｌ１、Ｌ２）を介して前記接続に順に接続されるさらなる各回路部分（４、５）が、前記負荷（２）によって必要とされる全電流（ＩＬＯＡＤ）の相当の部分を供給することを特徴とする方法。
【請求項１１】
前記各さらなる回路部分（４、５）は、前記線形部分（３）によって出力される電流（ＩＡＭＰ）の値にしたがって独立して駆動されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記各さらなる部分（４、５）は、前記インダクタンス（Ｌ１、Ｌ２）のうちの１つを介して前記負荷（２）に接続される、第１の供給電圧（ＶＡＬＩＭ）基準と第２のグランド基準（ＧＮＤ）との間で駆動される１つのハーフブリッジ（ＬＦ、ＨＦ）トランジスタ回路を備えることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記インダクタンス（Ｌ１、Ｌ２）は、異なる値を有することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記回路部分（４、５）は、前記電流（ＩＡＭＰ）の値に依存し、過渡状態、安定状態および放電状態にそれぞれ対応する時間スケジュール（Ｔ１、Ｔ２、Ｔ３）にしたがって駆動されることを特徴とする請求項１１に記載の方法。
【請求項１５】
前記負荷（２）によって必要とされる前記電流（ＩＬＯＡＤ）は、３つの個別の部分、すなわち、
過渡段階の開始時に１つの前記回路部分（５）によって供給される２つの電流ピークと、
前記さらなる回路部分（４）によって供給される前記安定状態の電流の大部分と、
前記線形部分（３）によって供給される矯正電流と、
に分割されることを特徴とする請求項１０に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
技術分野
本発明は、圧電性負荷を高い効率で駆動するための、電圧波形が印加される、誘導性−抵抗性接続を用いて少なくとも１つの負荷端子に接続されるドライバ回路部を含む電子回路に関する。
【０００２】
また本発明は、誘導性−抵抗性接続を有する圧電性負荷を駆動するための方法に関する。
【０００３】
本発明は詳細には、限定はしないが、フラットケーブルと呼ばれ、抵抗および直列インダクタに類似の誘導性および抵抗性ケーブルを用いてドライバ回路に接続される圧電プリンタヘッドによって必要とされる電流プロファイルに追従するように構成されるドライバ回路に関する。以下の説明は、単に説明の便宜上、この分野の応用形態を参照しながら与えられる。
【０００４】
【従来の技術】
背景技術
この特定の技術分野においてよく知られているように、その電気的機構が圧電性負荷に類似の、米国特許第５，８９５，９９８号に記載されるような、広い範囲のトランスデューサが設けられる。そのトランスデューサの中には、いくつかのタイプのプリンタヘッドも含むことができる。
【０００５】
ヘッドの駆動は、所定のスルーレートを有する一連のランプによって概ね形成される電圧波形を印加することにより実行される。そのような適用形態の一例が、Ｎｉｐｐｏｎｄｅｎｓｏ　Ｃｏ．による米国特許第４，７６７，９５９号に開示される。
【０００６】
ドライバ信号の高い周波数とともに、その電圧波形を負荷端子に印加するために必要とされる特別な精度によって、高い電力散逸を伴う、線形モードのドライバ回路を用いることになる。
【０００７】
さらに、負荷に接続され、結果として実際の容量性負荷に直列に接続されるフラットケーブル内の寄生インダクタンスの存在によって、その負荷によって必要とされる電流にフィルタがかかるようになる。この電流のプロファイルは矩形ではなく、添付の図１に示されるように、上方への延長部および下方への延長部を伴う傾斜がついたパターンを有する。
【０００８】
それゆえ、容量性負荷だけの理想的な場合に関して、ランプのベースにおいて電流のスルーレートを、ランプの端部において電流待ち（ｑｕｅｕｅ）を十分に管理する必要がある。これらのフロントの機構は、フラットケーブルによって挿入される寄生パラメータに依存する。
【０００９】
誘導性−抵抗性接続を用いて圧電性負荷に電圧波形を印加するために従来用いられている構造が、線形駆動の例を示す図１に示される。
【００１０】
実際には、図１のドライバ回路は、負荷駆動のために十分な電力出力段を含む演算増幅器を備える。
【００１１】
圧電性負荷は概ね散逸のない容量性負荷であり、全電力は、線形駆動段に組み込まれるトランジスタにおいて散逸される。
【００１２】
【発明が解決しようとする課題】
その線形駆動の解決手法は、著しい電力散逸があるため特に有効ではない。
【００１３】
本発明の根底にある技術的な課題は、特に圧電性負荷の場合に、ドライバ回路にそのような機能的および構造的な機構を提供し、負荷端子において生成される波形の品質を低下させることなく、高い効率で負荷を駆動できるようにすることである。
【００１４】
【課題を解決するための手段】
発明の開示
本発明の根底にある解決手法の概念は、従来技術の線形部分と比較する場合に、ドライバ回路にさらに別のドライバ部分を提供することであり、その各部分は、過渡状態および安定状態の両方の間に、できる限り多くの電流を供給しなければならない。線形駆動段は、基準信号に正確に追従するために必要とされる残留電流部分を供給するために充電される。
【００１５】
このようにして、負荷によって必要とされる最も多くの電流を供給することができ、その一方で、スイッチングモード駆動の場合に必要とされることになる、あまりにも頻繁なスイッチングを回避することができる。
【００１６】
この解決手法の概念に基づいて、その技術的な課題は、先に記載され、請求項１を特徴付ける部分において規定されるドライバ回路によって解決される。
【００１７】
また本発明は、誘導性−抵抗性接続を用いて圧電性負荷を駆動するための方法にも関連し、その負荷の少なくとも線形駆動は、その接続を用いて負荷に接続される線形回路部分を備えるドライバ回路を用いて提供され、その方法は、過渡状態および安定状態において、２つのさらに別の異なる駆動モードを提供し、さらに別の各回路部分は、構造的に独立しており、さらにそれぞれのインダクタを用いてその接続に順に接続され、負荷によって必要とされる全電流のかなりの部分を供給することを特徴とする。
【００１８】
本発明による回路および方法の特徴および利点は、添付の図面を参照して、限定するものではない例を用いて与えられる、その実施の形態の以下に記載される説明から明らかになるであろう。
【００１９】
【発明の実施の形態】
発明を実施するための形態
図面を、特に図２の例を参照すると、圧電性負荷２を駆動するための本発明によるドライバ回路が、全体として、かつ概略的に１で指示される。
【００２０】
本発明による回路１は、その反転入力（−）にフィードバックされ、ノードＸにおいてさらに負荷２の１つの端子に接続され、電流ＩＡＭＰを供給する出力を有する演算増幅器３を備える。増幅器３の他の非反転（＋）入力は、回路１の入力端子ＩＮから基準信号を受信する。この増幅器３は、回路１の線形部分の核とみなすことができる。
【００２１】
本発明による回路１は、インダクタンスを介してノードＸに接続される、少なくとも１つのスイッチング素子を含む、少なくとも１つのハーフブリッジ回路部分を備えることが有利である。より詳細には、回路１は各ハーフブリッジ回路部分４、５を備え、各部分は、対応するインダクタＬ１、Ｌ２を介してノードＸに接続される。部分４、５は構造的に互いから独立している。インダクタＬ１、Ｌ２は異なる値を有することが好ましいが、同じ値を有するインダクタを用いることもできる。ハーフブリッジ部分４は、ＬＦで指示されており、より高い値を有するインダクタＬ１に関連付けられる。
【００２２】
それに対して、ハーフブリッジ部分５は、ＨＦで指示されており、より低い値を有するインダクタＬ２に関連付けられる。
【００２３】
制御ブロック７は、ハーフブリッジ回路部分４、５を駆動するために設けられる。
【００２４】
簡単に述べると、本発明は、２つのハーフブリッジ４および５を用いて、負荷２によって必要とされる最も多くの電流の量を供給し、その一方で、あまりにも頻繁にスイッチングすることを回避することを目的とする回路図を提供する。
【００２５】
それゆえ、線形部分３は、たとえば一連の所定のスルーレートのランプによって形成され、電圧基準信号に正確に追従するために必要とされる電流差ＩＡＭＰを供給しなければならない。それゆえ、ハーフブリッジ回路部分４および５が設けられ、過渡状態および安定状態においてそれぞれ高い効率で、負荷２によって必要とされる全電流のかなりの部分を供給し、一方、線形回路部分３は、電流差ＩＡＭＰのみを供給することにより電圧波形の精度を確保し、著しく電力を節約する。
【００２６】
直前に述べたように、負荷２の電流要求を満たすために、ハーフブリッジ部分ＬＦは、少なくとも１つのスイッチング素子を備える。より詳細には、一対のトランジスタＭ１、Ｍ２がノードＸ１において互いに接続される。ハーフブリッジＬＦは、第１の供給電圧基準ＶＡＬＩＭと第２のグランド基準ＧＮＤとの間で駆動される。インダクタＬ１は、ノードＸ１とＸとの間に挿入される。
【００２７】
限定することのない例を用いて本明細書に記載される好ましい実施の形態では、ハーフブリッジＬＦはＭＯＳパワートランジスタを備えているが、バイポーラトランジスタブリッジあるいはハーフブリッジを用いることもできる。
【００２８】
ハーフブリッジＬＦのトランジスタＭ１およびＭ２の制御端子は全て、制御ブロック７に接続される。制御ブロック７は、必要とされるプロファイルにできる限り近い電流プロファイルを得るために、トランジスタＭ１およびＭ２に作用する。この理由により、制御ブロック７は、持続時間、ランプスルーレートおよび負荷ＣＬＯＡＤ値についての情報を必要とする。
【００２９】
同様に、対称をなして、ハーフブリッジＨＦは、ノードＸ２において互いに接続される一対のトランジスタＭ３、Ｍ４を備える。
【００３０】
ハーフブリッジＨＦも同様に、第１の供給電圧基準ＶＡＬＩＭと第２のグランド基準ＧＮＤとの間で駆動される。インダクタＬ２は、ノードＸ２とＸとの間に挿入される。
【００３１】
ハーフブリッジＨＦのトランジスタＭ３およびＭ４の制御端子は全て、制御ブロック７の各出力に接続される。
【００３２】
２つのハーフブリッジ４および５を用いることにより、そこに組み込まれるトランジスタスイッチを閉じるための適当な方式によって、負荷に印加される電圧の信号のプロファイルを良好に近似できるようになる。
【００３３】
より低い値のインダクタＬ２は、初期の過渡状態および電流の最終待ちに追従することができるような適当な大きさにされる。より高い値のインダクタＬ１を有するハーフブリッジ４は、安定状態電流値を供給する波形に追従する機能を果たし、この段階中に、代わりに他のハーフブリッジ５を使用することにより必要とされることになる、あまりにも頻繁なスイッチングが必要ないようにする。
【００３４】
その制御方式は、電力散逸、およびハーフブリッジスイッチのスイッチング周波数に関して得られる効率を決定するため、非常に重要である。
【００３５】
本発明による制御方法は、演算増幅器３によって出力される電流ＩＡＭＰの測定に基づいており、圧電性負荷充電時間を３段階に分割することにより実施される。ここで、これらの３つの方法の段階が、概略的な図３、図４および図５を参照しながら記載されるであろう。
【００３６】
これらの図３、図４および図５に示される回路１の図は、変数として線形部分３によって出力される電流ＩＡＭＰを用いるように変更されている。
【００３７】
センサ８が部分３の下流、かつノードＸの上流に配置され、制御ブロック７に接続されており、電流ＩＡＭＰ値を検出する。
【００３８】
制御ブロック７は基本的に、電流センサ８と接続されるロジックインターフェースと、ハーフブリッジ４および５のトランジスタの制御端子に接続されるアナログ出力段を有するデジタル技術のロジック回路網とを備える。
【００３９】
電流ＩＡＭＰの値に応じて、ハーフブリッジ素子は、以下に記載される適当な制御方式にしたがってスイッチングされる。
【００４０】
安定状態への過渡段階、Ｔ１：この段階では、ハーフブリッジＬＦのスイッチＭ１は、インダクタＬ１上の電流が負荷２によって安定状態において必要とされる値Ｉｏに達するために必要とされる時間だけ閉じられる。この段階では、再び、線形部分３によって供給される電流の量を最小にするために、負荷上のシステムによって注入される電流がその要求を（いくらよくみても）せいぜい近似するように、ハーフブリッジＨＦのスイッチＭ３が都合よく切り替えられる。
【００４１】
その制御フローは破線９によって表される。
【００４２】
安定状態、Ｔ２：一旦、インダクタＬ１上の電流値が安定状態値Ｉｏに到達したなら、ハーフブリッジＨＦの動作が停止され、すなわちスイッチＭ３が開かれ、一方、スイッチＭ１を制御して、ハーフブリッジＬＦは、出力電流を必要とされる電流に近い値に保持する。
【００４３】
その制御フローは破線１１によって表される。
【００４４】
降下段階、Ｔ３：この段階では、負荷２によって電流がそれ以上必要とされないときに、インダクタＬ１が０以外の電流値で充電されないように、ハーフブリッジＬＦを遮断する必要があり、そうしないと、その電流は線形段によって吸収され、散逸されることになる。この段階では、ハーフブリッジＨＦが起動され、その成分をある大きさに調整するために、高速に変化する信号に追従し、トランジスタを、より高速に充電および放電させることがせいぜいできる。
【００４５】
その制御フローは破線１２によって表される。
【００４６】
そのシステムは、生成される電流を、概ね３つの個別の部分に分割する。その部分は、
・フロントＩＬＯＡＤに対応して、ハーフブリッジＨＦによって供給される２つの電流ピークと、
・安定状態において、ハーフブリッジＬＦによって供給される、中央部分の電流の大部分と、
・線形部分３によって供給される矯正電流とからなる。
【００４７】
図６は、演算増幅器によって供給される電流ＩＡＭＰおよび負荷２によって必要とされるＩＬＯＡＤの２つのハーフブリッジによって注入される電流、すなわちブリッジＬＦの場合のＩＬＦおよびブリッジＨＦの場合のＩＨＦのパターンを示す。
【００４８】
本発明による制御方法を実施するために、概ね２つの手順、すなわちフィードバック手順およびフィードフォワード手順が用いられる。
【００４９】
一旦、インダクタＬ１値、電圧供給ＶＡＬＩＭ、負荷値ＣＬＯＡＤ、スルーレートならびに初期および最終ランプ電圧がわかったなら、時間Ｔ１およびＴ３が解析的に導出され、それゆえその評価はフィードフォワードモードにおいて実行することができる。
【００５０】
対照的に、その図において用いられるフィードバック変数は、線形段によって出力される電流ＩＡＭＰによって表される。この電流ＩＡＭＰ値に応じて、以下に記載される判定基準にしたがって、ＬＦ段が段階Ｔ２中にスイッチングされ、ＨＦ段が段階Ｔ１およびＴ３中にスイッチングされる。
【００５１】
フィードバック変数ＩＡＭＰは、いくつかの態様で制御される場合がある。
【００５２】
たとえば、トランジスタＭ１は所定の時点で閉じることができ、電流ＩＡＭＰが所定の閾値より大きくなる際に再び開くことができる。
【００５３】
異なる制御によって、ヒステリシスの利用が提供される。たとえば、線形部分３によって出力される電流が適当な閾値ＩＨＩＧＨより大きくなるとき、電源に接続されるハーフブリッジＬＦあるいはＨＦのスイッチＭ１あるいはＭ３は閉じられ、結果として、非線形部分によって出力される電流が増加するのに対して、線形部分の電流ＩＡＭＰは、その電流がスイッチＭ１あるいはＭ３が開かれる下側閾値ＩＬＯＷに達するまで減少し、それによりそのサイクルが繰り返される。
【００５４】
このようにして、ヒステリシスタイプの制御は以下のようになる。
【００５５】
ＩＨＹＳＴ＝ＩＨＩＧＨ−ＩＬＯＷ
【００５６】
フィードバック変数がハーフブリッジＬＦに作用するＴ２で指示される期間の間のこの制御の結果および対応する波形が図７に示される。Ｔ＊で指示される時間中に、演算増幅器３の電流が値ＩＬＯＷより低いため、スイッチＭ１は閉じられる。このスイッチＭ１は、閾値ＩＨＩＧＨが達成されるまで閉じたままである。
【００５７】
ＩＨＹＳＴ値の選択は妥協による選択である。小さな値は高速のハーフブリッジスイッチング速度を伴うのに対して、高い値は線形部分による、より高い散逸を決定する。
【００５８】
上記のコメントは、時間−個別段階において２つのハーフブリッジＬＦおよびＨＦに作用する１つのフィードバック変数の利用に基づく。図８は、線形部分電流ＩＡＭＰに加えて、第２の量を測定する可能性を示す異なる実施の形態を概略的に示す。
【００５９】
この目的を果たすために、たとえば、インダクタＬ２とノードＸとの間に挿入される第２の電流センサ９が設けられる。
【００６０】
それゆれ、第２のセンサ９を通して、別の量が測定可能である場合には、この量も、全ての瞬間において、両方のハーフブリッジを制御するために用いることができる。たとえば、ハーフブリッジＨＦによって出力される電流がわかれば、ＩＡＭＰを、全時間中にハーフブリッジＨＦのスイッチングを制御し、ＬＦ段を駆動するための電流の和ＩＡＭＰ＋ＩＨＦ（ＩＬＯＡＤ−ＩＬＦに等しい）を制御するための変数として用いることができるであろう。
【００６１】
ここで、解析的に３つの時間Ｔ１、Ｔ２、Ｔ３を決定するための態様を以下に示す。解析的に得られる以下の公式によって、負荷２の制御段階中にその時間のリアルタイムの計算が実行できるようになる。
【００６２】
異なる方法は、インダクタ電流の時間パターンを決定する微分方程式を個別にたてることである。それゆえ、有限差分方程式が得られ、インダクタの端子に存在する電圧に応じて、前の瞬間の値に増分を加えた和によって、その瞬間の電流値が与えられる。
【００６３】
簡単な加算および累積回路ブロックを通して、インダクタ電流を計算し、その電流が安定状態値Ｉｏに達するために必要とされる時間を（クロック刻時数として）評価し、それによりＴ１を求めることができる。同様に、時間の尺度を反転することによりＴ３を計算することができる。そのインダクタが０に等しい電流値から開始し、必要とされる信号に対して時間的に反転される電圧信号を用いることにより、安定状態値Ｉｏに達する場合には、放電過渡状態Ｔ３と同じ持続時間を有する過渡状態を得ることができる。この場合にも、その評価のためには、簡単な加算および累積回路ブロックで十分である。
【００６４】
図１３および図１４は、上記の目的を果たすために用いることができる加算および累積ブロックを含む回路網の個々の実施の形態を示す。
【００６５】
図１３は、時間Ｔ１を計算するための回路を示す。電流Ｉｎ値が電流Ｉｏ値と比較される。Ｔ１は、これらの値が一致する際に到達される。
【００６６】
図１４は、時間Ｔ３を計算するための回路を示す。電流Ｉｎ値が電流Ｉｏ値と比較される。Ｔ３は、これらの値が一致する際に到達される。
【００６７】
制御の観点から、図９、図１０、図１１および図１２に示される４つの異なる状況が生じる可能性がある。
【００６８】
図１０および図１１に示される状況は特別な制御を必要とする。図１０の場合には、ハーフブリッジＬＦを遮断するために、その時間を利用する瞬間より遅れて時間Ｔ３がわかる。これは、そのアルゴリズムがそれらの適用の瞬間に所望の結果を生成しないために生じる。図１１の場合には、電流が非常に大きいので、時間Ｔ１およびＴ３の和がランプ持続時間より長くなり、それゆえ、その評価は制御の目的を果たすためには役に立たない。
【００６９】
いずれの場合にも、インダクタＬ１の充電電流と放電電流との間の交差の瞬間として定義される時間Ｔｘを知ることは有用である。この時間Ｔｘによって、インダクタＬ１の充電は中断され、ランプの端部においてその中に残留電流が存在しないようになる。そうしないと、その電流は線形段によって回収され、結果として有害な電力散逸が生じる。
【００７０】
インダクタＬ１のための安定状態立ち上がり時間、すなわちＬ１が電流理論値（ＳＲＣ）に達するために必要とされる時間は、
上昇ランプ：
【００７１】
【数１】
2004508990.tif 000003
【００７２】
降下ランプ：
【００７３】
【数２】
2004508990.tif 000004
【００７４】
である。
【００７５】
インダクタＬ１がランプ端部において残留電流を持たないようにするために必要とされる放電時間は、
【００７６】
上昇ランプ：
【００７７】
【数３】
2004508990.tif 000005
【００７８】
降下ランプ：
【００７９】
【数４】
2004508990.tif 000006
【００８０】
である。ただし、ＶＤはフィードバックされるダイオード上の直流電圧であり、ＶＦは最終電圧であり、ＶＯは初期電圧であり、ＬはインダクタＬ１であり、Ｃは全負荷容量であり、ＳＲは電圧ランプスルーレートであり、ＶＡＬＩＭは供給電圧である。
【００８１】
時間Ｔ１計算：インダクタＬ１の端子において（ＬはインダクタＬ１の値を指示する）、以下の微分方程式が当てはまる。
【００８２】
【数５】
2004508990.tif 000007
【００８３】
離散した形でそれを解くことにより、以下のようになる。
【００８４】
【数６】
2004508990.tif 000008
【００８５】
同様に離散した形でそれを解くことにより、容量性負荷の端子における電圧は以下のようになる。
【００８６】
【数７】
2004508990.tif 000009
【００８７】
である。
【００８８】
時間Ｔ３計算：放電時間を計算するために、インダクタが、電流Ｉｏから、電圧ランプの実際の端部において０に等しい電流まで通す際に、その最後の瞬間にあり、電流Ｉｏがインダクタ内を流れるときに、瞬間Ｔ３まで時間を戻るものと仮定すると、（変数の入れ替えｔ＝−τを適用することにより）以下の式において、そのシステムは、時間的に進んでいるが、負の電圧ランプを有する別のシステムに類似であることが明らかである。
【００８９】
【数８】
2004508990.tif 000010
【００９０】
である。
【００９１】
負のｔ値を有する上記の式は正のｔ値を有する以下の式に等価である。
【００９２】
【数９】
2004508990.tif 000011
【００９３】
離散した形で後者を解くことにより、以下の式になる。
【００９４】
【数１０】
2004508990.tif 000012
【００９５】
容量性負荷端子において、離散した形で電圧値を解くことにより以下の式が得られる。
【００９６】
【数１１】
2004508990.tif 000013
【００９７】
である。
【００９８】
Ｔｘ時間計算：簡単な計算により、以下の式が生成される。
【００９９】
【数１２】
2004508990.tif 000014
【０１００】
上記の内容から、本発明の特定の実施の形態が例示の目的で本明細書に記載されてきたが、本発明の精神および範囲から逸脱することなく、種々の変更がなされる場合があることは理解されよう。したがって、本発明は、併記の特許請求の範囲によって定められる場合を除いて限定されない。
【図面の簡単な説明】
【図１】従来技術による圧電性負荷ドライバ回路の概略図である。
【図２】本発明の一実施の形態による圧電性負荷ドライバ回路の概略図である。
【図３】異なる動作段階にある図２の回路の概略図である。
【図４】異なる動作段階にある図２の回路の概略図である。
【図５】異なる動作段階にある図２の回路の概略図である。
【図６】負荷によって吸収される電流の波形と負荷端子において印加される電圧とを比較する図である。
【図７】図２の回路において存在する電流信号のための電流対時間の線図である。
【図８】図２の回路の異なる実施の形態の概略図である。
【図９】本発明の駆動方法による、本発明の回路のある動作の時間を示す、電流対時間の線図である。
【図１０】本発明の駆動方法による、本発明の回路のある動作の時間を示す、電流対時間の線図である。
【図１１】本発明の駆動方法による、本発明の回路のある動作の時間を示す、電流対時間の線図である。
【図１２】本発明の駆動方法による、本発明の回路のある動作の時間を示す、電流対時間の線図である。
【図１３】本発明による回路を伴う回路部分の概略図である。
【図１４】本発明による回路を伴う回路部分の概略図である。
【図１】
2004508990.tif 000015
【図２】
2004508990.tif 000016
【図３】
2004508990.tif 000017
【図４】
2004508990.tif 000018
【図５】
2004508990.tif 000019
【図６】
2004508990.tif 000020
【図７】
2004508990.tif 000021
【図８】
2004508990.tif 000022
【図９】
2004508990.tif 000023
【図１０】
2004508990.tif 000024
【図１１】
2004508990.tif 000025
【図１２】
2004508990.tif 000026
【図１３】
2004508990.tif 000027
【図１４】
2004508990.tif 000028
【国際公開パンフレット】
2004508990.tif 000029
2004508990.tif 000030
2004508990.tif 000031
2004508990.tif 000032
2004508990.tif 000033
2004508990.tif 000034
2004508990.tif 000035
2004508990.tif 000036
2004508990.tif 000037
2004508990.tif 000038
2004508990.tif 000039
2004508990.tif 000040
2004508990.tif 000041
2004508990.tif 000042
2004508990.tif 000043
2004508990.tif 000044
2004508990.tif 000045
2004508990.tif 000046
2004508990.tif 000047
2004508990.tif 000048
2004508990.tif 000049
2004508990.tif 000050
2004508990.tif 000051
2004508990.tif 000052
【国際公開パンフレット（コレクトバージョン）】
2004508990.tif 000053
【国際調査報告】
2004508990.tif 000054
2004508990.tif 000055