(57)【要約】低温度係数アナログ・トリム値を生成する電圧基準回路（４０）が提供される。１対のＥＥＰＲＯＭ（５０及び６０）は、トリム値が２つのＥＥＰＲＯＭトランジスタ・スレッショルド電圧間の差であるように構成されている。スレッショルド電圧の実質的温度依存成分は、実質的に温度に対して独立したトリム値のみを残すよう相殺される。従って、電圧基準回路（４０）の温度係数は無視し得るほど小さい。
2004521573.tif 000002
【特許請求の範囲】
【請求項１】
低温度係数電圧を与えるＥＥＰＲＯＭ回路（４５）において、
第１及び第２のトランジスタ・スレッショルド電圧及び第１及び第２の制御電極をそれぞれ有する第１（５０）及び第２（６０）のＥＥＰＲＯＭセルを備え、
前記第１及び第２の制御電極は共に結合されており、
第１のトランジスタ・スレッショルド電圧が、第２のトランジスタ・スレッショルド電圧とは独立にプログラム可能であり、それにより低温度係数電圧が、第１のトランジスタ・スレッショルド電圧と第２のトランジスタ・スレッショルド電圧との間の差電圧として与えられる、ＥＥＰＲＯＭ回路（４５）。
【請求項２】
第１のトランジスタ・スレッショルド電圧は、第２のトランジスタ・スレッショルド電圧とは独立に、且つ第１のＥＥＰＲＯＭセル（５０）の第１の制御電極と第２のＥＥＰＲＯＭセル（６０）の第２の制御電極との間に結合されたスイッチ装置（５５）を介してプログラムされる請求項１記載のＥＥＰＲＯＭ回路（４５）。
【請求項３】
請求項１又は２記載のＥＥＰＲＯＭ回路（４５）と、
バンドギャップ基準回路（９０）と、
前記ＥＥＰＲＯＭ回路（４５）と前記バンドギャップ基準回路（９０）との間に結合され、スケーリングされた電圧値を前記バンドギャップ基準回路（９０）に転送する電流ミラー（８０）と、を備え、
前記スケーリングされた電圧値が、低温度係数電圧のスケーリングされた比率である、電圧基準回路（４０）。
【請求項４】
低温度係数電圧を与える方法において、
第１のＥＥＰＲＯＭセル（５０）の制御電極のスレッショルド電圧を第１の電圧レベルにプログラムするステップと、
第２のＥＥＰＲＯＭセル（６０）の制御電極のスレッショルド電圧を第２の電圧レベルにプログラムするステップと、を備え、
第２のＥＥＰＲＯＭセル（６０）の制御電極が第１のＥＥＰＲＯＭセル（５０）の制御電極に結合されており、
前記低温度係数電圧が、第１のスレッショルド電圧と第２のスレッショルド電圧との間の差電圧として与えられる、方法。
【請求項５】
第２のＥＥＰＲＯＭセル（６０）の制御電極のスレッショルド電圧をプログラムする前記ステップが、第１（５０）及び第２（６０）のＥＥＰＲＯＭセルの制御電極同士の間に結合されたスイッチ装置（５５）を切り換えるステップを含む請求項４記載の方法。
【請求項６】
前記低温度係数電圧が、基準電圧をトリミングするためのアナログ・トリム値である請求項１記載の回路。
【請求項７】
前記低温度係数電圧が、基準電圧をトリミングするためのアナログ・トリム値である請求項４記載の方法。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、電圧基準回路、特に、排他的ではないが、集積回路におけるアナログ・トリム値に関する。
【０００２】
［発明の背景］
本発明の分野では、集積回路において、該集積回路により生成される基準電圧をトリミングするため用いられるアナログ・トリム値を生成することが既知である。このトリム値が、特に大きな温度範囲が指定される自動車用途において実質的に温度変化に対して独立であることが非常に望ましい。
【０００３】
ヒューズ、ツェナー・ザップ（ｚｅｎｅｒ  ｚａｐｓ）及びＥＥＰＲＯＭを用いてアナログ・トリム値を生成して、電圧をトリミングするためのディジタル・トリム情報を与えることが既知である。また、ＥＥＰＲＯＭ及び抵抗を一緒に用いて、アナログ・トリム情報を格納することが既知である。しかしながら、これらの構成に係わる問題は、ある電圧が所与の温度で正確にトリミングされ得るとはいえ、アナログ信号の性質は、この正確さがある範囲の温度にわたり十分に維持されないことを意味する。自動車用途に用いられる集積回路に対して、動作可能な範囲は、典型的には−４０°から１２５°であり得る。
【０００４】
必要とされることは、そのような温度範囲にわたり実質的に温度とは独立であるアナログ・トリム値を与える構成である。換言すると、トリム値は、無視し得る温度係数を持たねばならない。
【０００５】
本発明の目的は、前述の不利点を軽減する、低温度係数電圧基準を生成するためのＥＥＰＲＯＭ回路、電圧基準回路及び方法を提供することにある。
［発明の概要］
本発明の第１の局面に従って、低温度係数電圧を与えるＥＥＰＲＯＭ回路において、第１及び第２のトランジスタ・スレッショルド電圧及び第１及び第２の制御電極をそれぞれ有する第１及び第２のＥＥＰＲＯＭセルを備え、前記第１及び第２の制御電極は共に結合されており、第１のトランジスタ・スレッショルド電圧が、第２のトランジスタ・スレッショルド電圧とは独立にプログラム可能であり、それにより低温度係数電圧が、第１のトランジスタ・スレッショルド電圧と第２のトランジスタ・スレッショルド電圧との間の差電圧として与えられる、ＥＥＰＲＯＭ回路が提供される。
【０００６】
本発明の第２の局面に従って、本発明の第１の局面に従ったＥＥＰＲＯＭ回路と、バンドギャップ基準回路（９０）と、前記ＥＥＰＲＯＭ回路（４５）と前記バンドギャップ基準回路（９０）との間に結合され、スケーリングされた電圧値を前記バンドギャップ基準回路に転送する電流ミラー（８０）とを備え、前記スケーリングされた電圧値が、低温度係数電圧のスケーリングされた比率である、電圧基準回路が提供される。
【０００７】
本発明の第３の局面に従って、低温度係数電圧を与える方法において、第１のＥＥＰＲＯＭセルの制御電極のスレッショルド電圧を第１の電圧レベルにプログラムするステップと、第２のＥＥＰＲＯＭセルの制御電極のスレッショルド電圧を第２の電圧レベルにプログラムするステップとを備え、第２のＥＥＰＲＯＭセルの制御電極が第１のＥＥＰＲＯＭセルの制御電極に結合されており、前記低温度係数電圧が、第１のスレッショルド電圧と第２のスレッショルド電圧との間の差電圧として与えられる、方法が提供される。
【０００８】
第１のスレッショルド電圧は、第２のスレッショルド電圧とは独立に、且つ第１のＥＥＰＲＯＭセルの第１の制御電極と第２のＥＥＰＲＯＭセルの第２の制御電極との間に結合されたスイッチ装置を介してプログラムされることが好ましい。
【０００９】
第２のＥＥＰＲＯＭセルの制御電極のスレッショルド電圧をプログラムする前記ステップが、第１及び第２のＥＥＰＲＯＭセルの制御電極同士の間に結合されたスイッチ装置を切り換えるステップを含むことが好ましい。前記低温度係数電圧が、基準電圧をトリミングするためのアナログ・トリム値であることが好ましい。
【００１０】
このようにして、低温度係数アナログ・トリム値が与えられ、それは、集積回路が典型的に−４０°から１２５°の動作温度範囲を有し得る自動車用途において電圧値をトリミングするため用いられるとき特に有益である。
【００１１】
本発明を組み込んで低温度係数アナログ・トリム値を生成するための１つの回路及び方法が、ここで、例示としてのみ添付図面を参照して説明されるであろう。
【００１２】
［好適な実施形態の説明］
図１を参照すると、第１及び第２のＥＥＰＲＯＭセル１０及び２０及び抵抗３０を含む構成５を示す例示的回路図が示されている。第１のＥＥＰＲＯＭセル１０はスレッショルド電圧ＶＴ１０を有し、そして第２のＥＥＰＲＯＭセル２０はスレッショルド電圧ＶＴ２０を有する。
【００１３】
抵抗３０は、２つのＥＥＰＲＯＭセル１０及び２０それぞれのスレッショルド電圧ＶＴ１０とＶＴ２０との間の差であるトリム電圧ＶＲを生成する。
ここで図２も参照すると、構成５の実際的実現形態４０が示され、そこにおいて、２つのＥＥＰＲＯＭセル間のスレッショルド電圧の差を用いて、バンドギャップ基準の電圧をトリミングする。
【００１４】
実現形態４０は、ＥＥＰＲＯＭ構成４５、電流源７０、電流ミラー８０及び基準回路９０を含む。
ＥＥＰＲＯＭ構成４５は、第１及び第２のＥＥＰＲＯＭセル５０及び６０を有し、それら第１及び第２のＥＥＰＲＯＭセル５０及び６０は、構成５のそれと似たように結合されている。ＥＥＰＲＯＭセル５０及び６０のそれぞれは、ソース、ゲート及びドレイン電極を有する。スイッチ５５は、ＥＥＰＲＯＭセル５０及び６０それぞれのゲート電極間に結合され、そして該スイッチ５５はまた、以下で更に説明されることになっているプログラミング電圧Ｖｐに結合されている。第１のＥＥＰＲＯＭセル５０のソース電極が接地に抵抗６５を介して結合され、その抵抗６５は、以下で更に説明されることになっている電圧ＶＥＥを生成するよう構成されている。第２のＥＥＰＲＯＭセル６０のソース電極は、接地に直接結合されている。
【００１５】
電流源７０は、電源電圧ＶＣＣと第２のＥＥＰＲＯＭセル６０のドレイン電極との間に結合されている。電流ミラー８０は第１及び第２のトランジスタ８２及び８７を備え、それらトランジスタの各々はソース、ゲート及びドレイン電極を有する。第１及び第２のトランジスタ８２及び８７のソース電極は、それぞれ電源電圧ＶＣＣに結合されている。第２のトランジスタ８７のドレイン電極は、ＥＥＰＲＯＭ構成４５の第１のＥＥＰＲＯＭセル５０のドレイン電極に結合されていて、そしてまた第１及び第２のトランジスタ８２及び８７の両方のゲート電極に結合されている。第１のトランジスタ８２のドレイン電極は、以下で更に説明されることになっているようにバンドギャップ基準回路９０に結合されている。
【００１６】
バンドギャップ基準回路９０は、差動増幅器９５、バイポーラ・トランジスタ９６、第１及び第２の抵抗９２及び９７及びバンドギャップ電圧源９３を備える。差動増幅器９５は、バンドギャップ電圧源９３に結合されている非反転入力、及び第１の抵抗９２を介して接地に且つ電流ミラー８０の第１のトランジスタ８２のドレイン電極に結合されている反転入力、及び出力を有する。
【００１７】
バイポーラ・トランジスタ９６は、差動増幅器９５の出力に結合されているベース電極、電源電圧ＶＣＣに結合されているコレクタ電極、及び第２の抵抗９７を介して差動増幅器９５の反転入力に結合されており、且つ基準電圧ＶＲＥＦを与えるよう構成された基準電圧ノード９８に結合されているエミッタ電極を有する。
【００１８】
動作において、抵抗６５に跨る電圧ＶＥＥは、第１及び第２のＥＥＰＲＯＭセル５０及び６０のそれぞれのスレッショルドの間の差である。第２のＥＥＰＲＯＭセル６０のスレッショルドは、スイッチ５５が開成であるときプログラミング電圧ＶＰを用いてプログラミングすることにより調整され得る。このようにして、第１のＥＥＰＲＯＭセル５０は、プログラミングされないままである。回路４０の通常の動作の間、スイッチ５５は閉成されている。
【００１９】
図２の回路４０において、出力基準電圧ＶＲＥＦは、次式により与えられる。
【００２０】
【数１】
2004521573.tif 000003
電圧ＶＥＦは、抵抗９７及び６５によりスケーリングされ、そしてバンドギャップ電圧源９３のバンドギャップ電圧ＶＢＧ（それはこの例では１．２Ｖである。）から差し引かれる。バンドギャップ電圧ＶＢＧは低い温度係数（ＴＣ）を有するが、しかし集積回路製造プロセスは、１標準偏差でＶＢＧの約３．５％の変化を引き起こす。
【００２１】
ＶＥＥは、線形に調整可能であり、そして低いＴＣを有する。従って、回路４０は、ＶＥＥがスケールダウン（縮小）され、従って、ＶＥＥの変化もスケールダウンされる利点を有する。更に、ＥＥＰＲＯＭが故障の場合、ＶＲＥＥは、そのトリミングされてない値に戻る。
【００２２】
トランジスタのスレッショルド電圧に影響を及ぼす温度感応パラメータの大部分は、シリコン基板特性に起因し、そしてゲート酸化膜又はポリシリコン・ゲート特性に起因しない。ＥＥＰＲＯＭがプログラムされるとき、電荷はＥＥＰＲＯＭのゲート上に蓄積される。ＥＥＰＲＯＭがプログラムされるか否かに拘わらず、シリコン特性は、（多くのサイクルのプログラム及び消去が実行されないならば）変わらないままである。従って、ＥＥＰＲＯＭスレッショルド温度依存性は、シリコン・パラメータにより制御され、そしてこれらのシリコン・パラメータが差し引かれて除かれて、蓄積された電荷成分のみを残す。
【００２３】
ＥＥＰＲＯＭセル・スレッショルド電圧のＴＣは、実質的に蓄積された電荷から独立している。換言すると、ＥＥＰＲＯＭスレッショルドのＴＣは、ＥＥＰＲＯＭゲート上に蓄積された電荷量に拘わらず殆ど正確に同じＴＣのままである。典型的なＥＥＰＲＯＭの消去された状態とプログラムされた状態との間でのＴＣの平均変化はほんの０．１４ｍＶ／Ｃである。
【００２４】
ＥＥＰＲＯＭセルは、通常、それらの寿命までの間にそれらの蓄積された電荷の幾らかを失い、そのためトリム値が、時間にわたり僅かに変わるよう予期されることができる。ＶＥＥが抵抗Ｒ２及びＲ３によりスケールダウンされ、それによりＶＥＥのいずれの変化もスケールダウンされる。温度が電荷損失を加速する。その寿命までの間、自動車のボンネット下の区域は、典型的に１５０℃で５００時間を費やし、そして残りの時間は１１０℃より下である。電荷損失が極めて温度に依存しているので、１１０℃より下で費やされる時間は無視することができる。
【００２５】
基準回路自体が無視できないＴＣを有するにも拘わらず、アナログ・トリム回路は、ＶＲＥＥに対して殆ど温度依存性を追加しない。上記実施形態においては、アナログ・トリム回路は、温度依存性を０．０５ｍＶ／Ｃだけ変えるのみである。
【００２６】
前述した、低温度係数アナログ・トリムを生成する回路及び方法は次の利点を与えることが理解されるであろう。
ＥＥＰＲＯＭセルがトリム値を格納するため用いられる本発明と従来技術の構成との間の少なくとも１つの基本的相違は、本発明のトリム値が単一のプログラムされたＥＥＰＲＯＭセルの値としてよりむしろ２つのＥＥＰＲＯＭスレッショルド間の差として格納される点である。
【００２７】
従って、電圧基準をトリミングするための本発明の１つの利点は、トリム値のＴＣが無視し得る点である。抵抗を選択的に切り換えるためディジタル・トリムを用いる他の既知の解法は、抵抗のＴＣが高いので高いＴＣを有する。単一のＥＥＰＲＯＭセルを用いるアナログ・トリムの解法は、ＥＥＰＲＯＭスレッショルドが大きなＴＣを有するので非常に高いＴＣを有する。
【００２８】
追加の利点は、回路４０がＥＥＰＲＯＭセルを用いるディジタル・トリム構成のような他の構成より非常に小さい点である。アレイのＥＥＰＲＯＭセルを用いるトリミングは、より大きな半導体区域を要求し、そして高電力消費、高電圧スイッチング回路を伴う。
【００２９】
前述した実施形態以外の実施形態が可能であることが認められるであろう。例えば、バンドギャップ基準回路及び電流ミラーの正確な構成は、前述のものから異なり得る。
【図面の簡単な説明】
【図１】
図１は、本発明に従って、アナログ・トリム電圧値を与えるよう構成された２つのＥＥＰＲＯＭセルを有するＥＥＰＲＯＭ回路の例示的回路図を示す。
【図２】
図２は、図１の構成を用い且つ本発明に従った電圧基準回路の回路図を示す。
【国際公開パンフレット】
2004521573.tif 000004
2004521573.tif 000005
2004521573.tif 000006
2004521573.tif 000007
2004521573.tif 000008
2004521573.tif 000009
2004521573.tif 000010
2004521573.tif 000011
2004521573.tif 000012
2004521573.tif 000013
2004521573.tif 000014
2004521573.tif 000015
2004521573.tif 000016
2004521573.tif 000017
【国際調査報告】
2004521573.tif 000018
2004521573.tif 000019
2004521573.tif 000020