(57)【要約】本発明は、構成素子の動作温度Ｔｊを測定するための装置および方法に関する。前記動作温度はたとえば、降伏動作中の該構成素子の降伏領域における過渡的な温度Ｔｊである。構成素子２の降伏電圧Ｕｄおよび降伏電流Ｉを降伏動作中に所定の時点ｔｉにおいて測定装置によって測定することから、この測定データと予め記録された基準測定データとを比較することにより、構成素子温度Ｔｊが求められる。
2004534238.tif 000002
【特許請求の範囲】
【請求項１】
電気的構成素子（２）の動作温度Ｔｊを測定するための装置（１）であって、
前記動作温度は、たとえば降伏動作中の過渡的な温度Ｔｊである形式のものにおいて、
電気的なエネルギー蓄積装置（３）と、電気的に降伏可能な構成素子（２）と、スイッチング装置（４）と、該構成素子（２）の降伏電圧経過および降伏電流経過を測定するための装置とが設けられており、
該電気的に降伏可能な構成素子（２）は、前記電気的なエネルギー蓄積装置（３）に接続され、
前記スイッチング装置（４）は、該電気的なエネルギー蓄積装置（３）を所定の電荷量まで充電するために使用され、
前記スイッチング装置（４）のスイッチオフ後、該電気的なエネルギー蓄積装置（３）は該構成素子（２）を介して放電し、該構成素子（２）が降伏動作に切り替えられることを特徴とする装置。
【請求項２】
該構成素子（２）は、少なくとも１つのｐｎ接合部を有する電気的に降伏可能な半導体構成素子（２）として構成されている、請求項１記載の装置。
【請求項３】
該構成素子（２）は、絶縁層を２つの導体層間に有するトンネル降伏可能な構成素子（２）として構成されており、
前記絶縁層は、たとえばゲート酸化膜層である、請求項１記載の装置。
【請求項４】
該構成素子（２）はトランジスタまたはダイオードとして構成されており、
前記トランジスタは、たとえばＭＯＳＦＥＴトランジスタまたはバイポーラトランジスタであり、前記ダイオードは、たとえばツェナダイオードである、請求項１または２記載の装置。
【請求項５】
前記電気的なエネルギー蓄積装置（３）は、インダクタンス（３）として形成されている、請求項１から４までのいずれか１項記載の装置。
【請求項６】
前記スイッチング装置（４）はＭＯＳＦＥＴスイッチとして構成されている、請求項１から５までのいずれか１項記載の装置。
【請求項７】
該構成素子（２）はＭＯＳＦＥＴトランジスタとして構成されており、
前記ＭＯＳＦＥＴトランジスタは、同時にスイッチング装置（４）として使用される、請求項１から６までのいずれか１項記載の装置。
【請求項８】
該構成素子（２）は、降伏可能な金属半導体接合部を有し、
前記金属半導体接合部は、たとえばショットキーダイオードである、請求項１から７までのいずれか１項記載の装置。
【請求項９】
前記測定装置はオシロスコープとして構成されている、請求項１から８までのいずれか１項記載の装置。
【請求項１０】
付加的な評価装置が設けられており、
前記評価装置は、測定された電圧経過および電流経過から、構成素子（２）の所属の温度経過を自動的に求める、請求項１から９までのいずれか１項記載の装置。
【請求項１１】
電気的構成素子（２）の動作温度Ｔｊを測定するための方法であって、
前記動作温度はたとえば、降伏動作中の過渡的な温度Ｔｊである形式の方法において、該構成素子（２）の降伏電圧Ｕｄと降伏電流Ｉとの間の関係を表すための基準測定データを、所定の構成素子温度Ｔの際に記録するステップと、
該構成素子（２）の降伏電圧Ｕｄおよび降伏電流Ｉを、降伏動作中に所定の時点ｔｉで、測定装置によって測定するステップと、
時点ｔｉで、測定された降伏電圧Ｕｄおよび降伏電流Ｉを前記基準測定データと比較することによって、空乏層温度Ｔｊを求めるステップとを含むことを特徴とする方法。
【請求項１２】
基準測定データを所定の構成素子温度Ｔの際に静的に記録し、
所定の構成素子温度Ｔを、相応する構成素子（２）に対して適切に選択する、請求項１１記載の方法。
【請求項１３】
基準測定データを記録するため、構成素子（２）を加熱／冷却装置によって、均一に所定の温度に調整する、請求項１１または１２記載の方法。
【請求項１４】
基準測定データを、構成素子（２）の電気的な降伏後直ちに記録する、請求項１１から１３までのいずれか１項記載の方法。
【請求項１５】
空乏層温度Ｔｊを時点ｔｉにおいて、前記基準測定データから内挿によって求める、請求項１１から１４までのいずれか１項記載の方法。
【請求項１６】
構成素子（２）は、少なくとも１つのｐｎ接合部を有する電気的に降伏可能な半導体構成素子（２）として構成される、請求項１１から１５までのいずれか１項記載の方法。
【請求項１７】
構成素子（２）は、絶縁層を２つの導体層間に有するトンネル降伏可能な構成素子（２）として構成され、
前記絶縁層は、たとえばゲート酸化膜層である、請求項１１から１５までのいずれか１項記載の方法。
【請求項１８】
構成素子（２）は、降伏可能な金属半導体接合部を有しており、
前記金属半導体接合部は、たとえばショットキーダイオードである、請求項１１から１５までのいずれか１項記載の方法。
【請求項１９】
構成素子（２）は、トランジスタまたはダイオードとして構成され、
前記トランジスタはたとえば、ＭＯＳＦＥＴトランジスタまたはバイポーラトランジスタであり、
前記ダイオードは、たとえばツェナダイオードである、請求項１１から１５までのいずれか１項記載の方法。
【請求項２０】
前記測定装置は、オシロスコープとして構成される、請求項１１から１９までのいずれか１項記載の方法。
【請求項２１】
付加的に評価ユニットが設けられ、
前記評価ユニットによって、測定された電圧経過および電流経過から、構成素子（２）の所属の温度経過を自動的に求める、請求項１１から２０までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
従来の技術
本発明は、電気的構成素子の動作温度を測定するための装置および方法に関する。前記動作温度はとりわけ、降伏動作時の構成素子の過渡的な温度である。
【０００２】
電気的に降伏可能な構成素子に適用可能であるが、本発明ならびに本発明の問題を、ｐｎ接合部において降伏動作時のＭＯＳＦＥＴトランジスタに関連して説明する。
【０００３】
一般的に半導体技術の分野では、構成素子の性能はとりわけ、許容範囲の動作温度に大きく依存する。非常に頻繁な故障の原因は、動作中の温度が高すぎることである。このことによって、構成素子が損傷されるか、または完全に破壊されることさえある。それゆえ、所定のアプリケーションを設計する適用者にとっても、また製品を決定する半導体製造者にとっても、所定の使用条件のもとで調整される構成素子の温度の知識は非常に重要である。
【０００４】
したがって本発明の問題は、全般的に、構成素子温度とりわけ構成素子内部の温度の過渡的な変化を、動作中に検出することである。
【０００５】
現在は従来の技術において、この問題を解決するために以下のアプローチが存在する。いわゆる空乏層温度Ｔｊないしは接合部温度Ｔｊは、構成素子のｐｎ接合部の順方向電圧を測定することによって検出される。ｐｎ接合部は、半導体のｐドーピング領域とｎドーピング領域との間の接合部であり、たとえば整流ダイオードおよびツェナダイオードの構成部分であるか、電界効果トランジスタないしはＭＯＳＦＥＴトランジスタの真性ボディダイオードの形態で存在する。
【０００６】
このアプローチでは、順方向にｐｎ接合部に対して所定の電流で印加すべき電圧は、ｐｎ接合部の場所における構成素子温度に依存することが利用される。電流の電圧と構成素子温度との関数的な関係を介し、所定の順方向電流に対する順方向電圧を測定することにより、構成素子温度を推定することができる。
【０００７】
公知の前記アプローチにおける欠点として、測定電流は順方向に構成素子を介して流れなければならないという事実、すなわち、構成素子の他の動作状態によってこの順方向電流が阻止されてしまう限り、前記方法を適用できないという事実が存在する。しかし、このような動作状態でも、構成素子の内部温度特性を精確に検出することがしばしば必要とされる。
【０００８】
たとえば、このような方法ではダイオードの阻止方向の降伏は検査されない。ここでは、阻止方向に高い電圧が印加されることによってダイオードが降伏し、阻止方向にいわゆる高いアバランシェ電流ないしはなだれ電流が流れる。電界および電流が高いと、構成素子が大幅に加熱される。ここでは、該構成素子において最も高温の場所はちょうど、降伏状態のｐｎ接合部に存在する。そこに存在する温度を上記のアプローチによって検出するためには、もちろん、阻止電流がほぼ完全に消失され、測定電流が順方向に構成素子を流れることができるようになるまで待機しなければならない。このような時間遅延によって測定が不正確になってしまう。というのも、現在の温度はもはや、降伏中にｐｎ接合部において発生した温度ピークに相応しておらず、その間に熱はすでに構成素子のより大きな領域にわたって、ないしは熱的に結合された構成素子の周辺部にまで分布されてしまっているからである。
【０００９】
しかし、構成素子の損傷に決定的に関係するのは、過渡的な温度ピークである。この温度ピークは、ここに記載されているように、従来の技術による上記の解決アプローチによって十分に精確に測定することはできない。
【００１０】
本発明の利点
公知の解決アプローチに対して、請求項１の特徴を有する本発明の装置および請求項１０による相応の方法の利点は、クリティカルな動作状態の間に発生するピーク温度および該ピーク温度の時間的経過を、構成素子の降伏動作時に精確に検出できるということである。
【００１１】
本発明の基礎となる思想は、構成素子の降伏電圧および降伏電流を、降伏動作時の所定の時点で測定装置によって測定し、この時点で、降伏電圧と降伏電流との間の関係の予め検出された基準測定データと測定値とを比較することにより、構成素子温度を検出することである。
【００１２】
したがって、空乏層温度を降伏動作中に直接測定し、空乏層温度の時間軸上の経過を、アクティブな構成素子動作中に追跡することができる。この動作は、降伏電圧の測定によって妨害されることはない。さらに、過渡的な構成素子内部温度が測定される。この過渡的な構成素子内部温度は、構成素子の組み立てによる外部影響に比較的依存しない。
【００１３】
さらに、構成素子の時間的な温度経過の実時間データを直接使用して、数的なモデル計算が較正される。したがって、時間的に遅延して測定された温度値のその後の外挿は、もはや必要でなくなる。
【００１４】
より精確な温度測定によって、開発者は理論モデル／シミュレーションモデルを証明し、最適化し、所定のパラメータを較正することができる。また半導体製品の仕様も、直接的な過渡的測定データによって裏付けないしは証明することができる。
【００１５】
最後にアプリケーション開発者は、使用される構成素子の負荷を、回路において直接、アクティブな降伏動作中に検査することができる。こうすることによって、構成素子のいわゆる安全な動作領域を、アプリケーションに対してより良好に利用することができる。というのも、温度上の許容動作パラメータの限界を直接識別できるからである。
【００１６】
さらに本方法は、パッケージングされた構成素子およびパッケージングされていない構成素子に適用することができ、反復的なスイッチング過程に対して適用することもできる。というのも、本方法自体はアバランシェ動作自体の場合よりも長い時間を必要とすることがないからである。すなわち、個々の測定の合間に無駄時間が発生しないので、構成素子に対して付加的な測定時間が発生しないからである。前記反復的なスイッチング過程は、たとえば反復的なアバランシェ降伏である。
【００１７】
従属項には、請求項１に記載された装置および請求項１１に記載された相応の方法の有利な発展形態および改善が記載されている。
【００１８】
有利な発展形態によれば、構成素子は、少なくとも１つのｐｎ接合部を有する電気的に降伏可能な半導体構成素子として構成されている。たとえば該構成素子は、トランジスタまたはバイポーラトランジスタとして、またはダイオードとして構成されている。前記トランジスタはとりわけＭＯＳＦＥＴトランジスタであり、前記ダイオードはとりわけツェナダイオードである。
【００１９】
別の有利な発展形態によれば、該構成素子は、絶縁層を２つの導体層の間に有するトンネル降伏可能な構成素子として構成されている。前記絶縁層は、たとえばゲート酸化膜層である。
【００２０】
別の有利な発展形態では、本装置の電気的なエネルギー蓄積装置は、インダクタンスとして構成されている。
【００２１】
別の有利な発展形態によれば、本装置のスイッチング装置は、ＭＯＳＦＥＴスイッチとして構成されている。
【００２２】
別の有利な発展形態では、該構成素子はＭＯＳＦＥＴトランジスタとして構成されており、このＭＯＳＦＥＴトランジスタは同時に、スイッチング装置としても使用される。
【００２３】
別の有利な発展形態によれば、前記測定装置は、該構成素子の降伏電圧および降伏電流を降伏動作中に所定の時点で測定するために、オシロスコープとして構成されている。
【００２４】
別の有利な発展形態では、本装置は付加的に評価ユニットを有している。この評価ユニットは、測定された電圧経過および電流経過から、該構成素子の所属の空乏層温度経過を自動的に求める。
【００２５】
別の有利な発展形態によれば、基準測定データの記録は較正曲線として、所定の構成素子温度の際に静的に実行される。この所定の構成素子温度は、相応する構成素子に対して、その後の降伏動作時に空乏層温度の測定値が所定の精度で検出することができるように、適切に選択される。
【００２６】
別の有利な発展形態では、基準測定データを記録するために、該構成素子は加熱／冷却装置によって、均一に所定の温度に調整される。
【００２７】
別の有利な発展形態では、基準測定データの記録は、該構成部材の電気的な降伏後に直ちに実行される。
【００２８】
図面
本発明の実施例は図面に示されており、以下の明細書においてより詳細に説明されている。
【００２９】
図１  電気的に降伏可能な構成素子の空乏層温度Ｔｊを測定するための、本発明の実施例による装置のブロック回路図である。
【００３０】
図２  基準測定データである種々の構成素子温度Ｔにおける、本発明の実施例による降伏特性曲線Ｕｄ（Ｉ）をグラフ化した図である。
【００３１】
図３  図２の実施例に示された、降伏動作中の過渡的な電流経過および電圧経過をグラフ化した図である。
【００３２】
図４  図２および３の実施例に示された、構成素子の降伏動作中の空乏層温度Ｔｊの過渡的な経過をグラフ化した図である。
【００３３】
実施例の説明
これらの図では、同一の参照記号は同一の要素または同機能の要素を示している。
【００３４】
図１は、構成素子２の動作温度、とりわけ構成素子の降伏動作中の空乏層温度Ｔｊを測定するための装置１のブロック回路図を示している。
【００３５】
装置１は同時に、基準測定データを記録して較正曲線を得るためにも使用される。ここではもちろん、付加的な加熱／冷却装置も使用され、これについては下記でより詳細に説明される。基準測定データは、降伏電圧Ｕｄと阻止電流Ｉと構成素子温度Ｔひいては空乏領域における温度Ｔｊとの関連で形成しなければならない。
【００３６】
基準測定データを測定するため、本発明のこの実施例では、図１に示された以下の装置が使用される。
【００３７】
インダクタンス３はスイッチング装置４を介して、所定の持続時間にわたって所定の電荷量まで充電される。前記スイッチング装置４は、たとえばＭＯＳＦＥＴトランジスタ４である。このことは図１において、ＭＯＳＦＥＴトランジスタのゲートにおける矩形パルス４によって示されている。ＭＯＳＦＥＴトランジスタ４の降伏電圧は、有利には、検査すべき構成素子２のｐｎ接合部より高い。このことによって、構成素子２の降伏のために十分に大きな電荷量が供給される。しかし、降伏電圧の大きさが等しくても十分である。
【００３８】
ＭＯＳＦＥＴトランジスタ４がスイッチオフされると、インダクタンス３に蓄積されたエネルギーが、図１に示された構成素子２のｐｎ接合部を介して放電される。こうすることにより、構成素子２のｐｎ接合部における電圧は、降伏が発生して阻止方向の放電電流Ｉ、いわゆる阻止電流Ｉが、ダイオードないしは該構成素子２を介して流れるまで上昇し続ける。
【００３９】
電流によって発生されたジュール熱によって、構成素子２が加熱される。しかし阻止電流Ｉは、図３に示されているように、時間とともに低減する。それゆえ構成素子２の空乏領域において、この降伏特性曲線にわたって、異なる温度展開が起こる。基準測定データを記録するためには、測定された降伏電圧Ｕｄおよび降伏電流Ｉを、一定の構成素子温度Ｔで測定しなければならない。この構成素子温度Ｔは、空乏領域でも一定でなければならない。
【００４０】
構成素子温度Ｔは有利には、該構成素子全体を加熱／冷却プレートによって加熱ないしは冷却することによって均一にされる。もちろん、たとえば構成素子２を熱電流によって所望の温度に調節すること等、他の方法も考えられる。加熱過程ないしは冷却過程は所定の期間にわたって、構成素子２の温度分布が均一に調整され、とりわけ、該構成素子２の検査すべきｐｎ接合部における空乏領域において所望の空乏層温度Ｔｊが生じるまで実施される。
【００４１】
構成素子２の降伏動作中に阻止電流Ｉが流れる際、均一な温度分布に及ぼされるジュール熱の影響を回避するため、有利には阻止方向の降伏電圧Ｕｄおよび降伏電流Ｉは、ｐｎ接合部の降伏後直ちに、すなわち降伏後遅くても１〜２μｓで測定され、基準測定データが記録される。この測定のためのトリガ信号として有利には、降伏発生時の電圧の急激な上昇が使用され、トリガ信号後に十分に短い所定の時点で測定が実施される。
【００４２】
阻止電流Ｉが流れる際にこの時点で存在する電圧値Ｕｄによって、図２に示された較正曲線Ｕｄ（Ｉ）の基準測定点が得られる。
【００４３】
以上で説明された基準測定データの測定は、ＭＯＳＦＥＴトランジスタ４のゲート電圧の異なるスイッチオン時間に対して繰り返される。スイッチオン時間が長くなれば、インダクタンス３は大きくなる。すなわち、インダクタンス３を充電するためのエネルギーは高くなる。このことによって、降伏開始時に流れる電流Ｉは相応に調整される。
【００４４】
降伏の時点において電流Ｉをこのように変化させることにより、均一に調整された各温度Ｔに対して適切な基準測定データ対（Ｕｄ，Ｉ）が得られ、たとえば図２に示された較正曲線群が得られる。
【００４５】
較正曲線検出のための回路は、較正に必要な電流領域をカバーするために適切であるように設計される。構成素子２に過剰に負荷しないようにするため、インダクタンス３の放電持続時間は有利には、可能な限り短時間に設定される。ここではたとえば、可能な限り小さなインダクタンス３が使用される。
【００４６】
さらに、構成素子または開発研究に応じて、目的に適って適切に、各個別の構成素子２に対して専用の較正曲線群が求められるか、または単一の較正曲線群が代表的に、同世代のすべての構成素子に対して使用される。後者の場合、場合によっては、適切にスケーリングすることにより、サンプルの比較的小さな個々のばらつきのみを該較正曲線群に適合するだけで十分である。たとえば、各構成素子２の降伏電圧Ｕｄが、定義された少なくとも１つの基準点（Ｉ，Ｔ）で測定され、較正曲線群全体がこの基準点に適合される。
【００４７】
図１に関して、本発明の別の実施例によれば、スイッチング装置４が省略され、その代わりに、較正すべき電界効果トランジスタ２自体がインダクタンス３を充電するために使用される。この実施例では、電界効果トランジスタ２の真性ボディダイオードがｐｎ接合部として存在しており、ゲート電圧のスイッチオフ後に降伏する。
【００４８】
基準データ測定が終了すると、図２に示されている較正曲線群が得られる。この較正曲線群は、所定の構成素子温度Ｔないしは空乏層温度Ｔｊに対する阻止方向の降伏電圧Ｕｄと降伏電流Ｉとの関係を表している。所定の温度ＴないしはＴｊの間隔は、測定のために各空乏層温度Ｔｊを十分精確に読み取ることができるように、構成素子または適用に関して固有に設定される。前記測定は、以下で説明される。
【００４９】
図３は、構成素子２の降伏動作中の時間に依存する降伏電圧Ｕｄおよび降伏電流Ｉの測定をグラフ化して示している。この測定は、本発明の実施例による。
【００５０】
構成素子２の降伏動作中に空乏層温度Ｔｊを測定するため、図１による上記の装置１が使用される。この場合、構成素子２を加熱ないしは冷却するための加熱／冷却装置のみが省略される。
【００５１】
降伏電圧Ｕｄおよび降伏電流Ｉを測定するための測定装置として有利には、オシロスコープが使用される（図示されていない）。
【００５２】
構成素子２の降伏動作時には、測定装置によって値のペア（降伏電圧Ｕｄおよび降伏電流Ｉ）が測定され、この値のペアから、図２に示された較正曲線群によって所属の空乏層温度Ｔｊが求められる。
【００５３】
以下で上記の方法を、図２，３および４に示された本発明による実施例を例として、より詳細に説明する。
【００５４】
たとえば、図３に示されているように約０．０９ｍｓの時点ｔｉにおいて、双方とも「ｘ」によって示された値のペアが検出される。時点ｔｉにおける降伏電圧Ｕｄは約９７．２Ｖの値を有し、時点ｔｉにおける降伏電流Ｉは約２７．５Ａの値を有する。
【００５５】
図２に示されているように、「ｘ」によって示された値のペアと図示された較正曲線群とを比較することにより、時点ｔｉにおいて構成素子２の空乏領域に存在する空乏層温度Ｔｊが、使用される較正曲線の温度Ｔを内挿することによって得られる。前記較正曲線群はとりわけ、隣接する２つの降伏特性曲線である。
【００５６】
このようにしてこの実施例では、時点ｔｉにおいて、測定された降伏電圧Ｕｄおよび測定された降伏電流Ｉに対して、構成素子２において空乏領域に存在する約１５５℃の温度Ｔｊが求められる。このことは図２に示されている。有利には、隣接する２つの較正曲線のそれぞれ隣接する２つの基準測定点が内挿のために使用される。
【００５７】
上記の方法は各時点ｔｉにおいて繰り返され、図４に示された空乏層温度Ｔｊの経過が得られる。
【００５８】
本発明は有利な実施例に基づいて以上で説明されたが、これらの実施例にのみ制限されることはなく、多様に変更することが可能である。
【００５９】
とりわけ、自動的に測定データを評価し、各時点ｔｉで構成素子２に存在する空乏層温度Ｔｊを表示するための適したソフトウェアアルゴリズムが使用される。
【００６０】
較正曲線群を記録するための上記装置は、有利には測定装置内に組み込まれている。ここでは、場合によってはアバランシェテスト回路も組み込まれている。このようにして、測定データ検出および較正曲線の評価が自動化される。高速の計算ユニットは、たとえばオンラインで測定値を温度曲線に変換し、この温度曲線はユーザに対して過渡的な空乏層温度Ｔｊを、構成素子動作中にほぼ実時間で表示する。
【００６１】
空乏層温度は、構成素子のｐｎ接合部の降伏中にのみ、すなわち有限のアバランシェ電流Ｉが阻止方向に流れるときだけ評価できるので、アバランシェ電流Ｉが消失した後に空乏層温度の別の経過を記録するためには、従来技術として記載された順方向電圧手法が使用される。このようにしてたとえば温度の低下が、比較的長い時間軸上で追跡され続ける。場合によっては、前記公知の順方向電圧手法と本発明による降伏電圧方法とを組み合わせると有利である。
【００６２】
さらに本発明は、たとえばトランジスタ、ダイオード等の、ｐｎドーピングされた半導体接合部を有するすべての構成素子およびトンネル降伏可能な構成素子に適用することができる。このようなトンネル降伏可能な構成素子はたとえば、絶縁層によって相互に分離された導体層から構成され、両導電層と絶縁層との間の絶縁された接合部において、所定の降伏電圧でトンネル降伏が発生する。前記絶縁層は、たとえばゲート酸化膜である。
【００６３】
降伏可能な金属半導体構成素子（たとえばショットキーダイオード）もまた、本発明によって測定することができる。
【図面の簡単な説明】
【００６４】
【図１】電気的に降伏可能な構成素子の空乏層温度Ｔｊを測定するための、本発明の実施例による装置のブロック回路図である。
【００６５】
【図２】基準測定データである種々の構成素子温度Ｔにおける、本発明の実施例による降伏特性曲線Ｕｄ（Ｉ）をグラフ化した図である。
【００６６】
【図３】図２の実施例に示された、降伏動作中の過渡的な電流経過および電圧経過をグラフ化した図である。
【００６７】
【図４】図２および３の実施例に示された、構成素子の降伏動作中の空乏層温度Ｔｊの過渡的な経過をグラフ化した図である。
【図２】
2004534238.tif 000003
【図３】
2004534238.tif 000004
【図４】
2004534238.tif 000005
【国際公開パンフレット】
2004534238.tif 000006
2004534238.tif 000007
2004534238.tif 000008
2004534238.tif 000009
2004534238.tif 000010
2004534238.tif 000011
2004534238.tif 000012
2004534238.tif 000013
2004534238.tif 000014
2004534238.tif 000015
2004534238.tif 000016
2004534238.tif 000017
2004534238.tif 000018
2004534238.tif 000019
2004534238.tif 000020
2004534238.tif 000021
2004534238.tif 000022
2004534238.tif 000023
2004534238.tif 000024
2004534238.tif 000025
2004534238.tif 000026
2004534238.tif 000027
【国際公開パンフレット（コレクトバージョン）】
2004534238.tif 000028
2004534238.tif 000029
【国際調査報告】
2004534238.tif 000030
2004534238.tif 000031
2004534238.tif 000032
2004534238.tif 000033
2004534238.tif 000034
2004534238.tif 000035