(57)【要約】本発明は、複数の列Ｃ及び複数の行Ｒを備える表示ユニット１及び表示ドライバ２を有する、情報を表示する表示装置について述べる。更に、本発明は、ディスプレイの列Ｃに画像情報を供給する記憶手段３を備える表示ユニット１を制御する表示ドライバ２について述べる。本発明はまた、表示ユニット１及び表示ドライバ２を持つ表示装置を備える移動通信のための端末にも関する。前記ディスプレイのフレキシブルなマルチプレックス・レートを達成するために、制御装置４は、前記行Ｒの状態情報を含む状態信号に依存するディスプレイの規定可能な数の行Ｒをオフに切り換えるよう構成される。これにより、マルチプレックス・レートは自由にプログラム可能であり、故に、部分モード（Ｎ／＝０）においては前記マルチプレックス・レートが低減され、これにより電力消費が低減される。更に、連続的ではない順序において行又は行のグループをイネーブルにすることが可能である。
2004517357.tif 000002
【特許請求の範囲】
【請求項１】
情報を表示する表示装置であって、複数の列及び複数の行を備える前記情報を表示する表示ユニットと、前記表示ユニットを制御する様々な電圧レベルを供給する表示ドライバ回路とを有し、前記表示ドライバ回路は、表示されるべき画像情報を記憶する記憶手段と、前記行の状態情報を含む状態信号に依存する当該表示装置の規定可能な数の行（ブロック）をオフに切り換えるよう構成される制御装置とを含み、しかるに、前記記憶手段は前記列に画像情報を供給するよう構成される表示装置。
【請求項２】
前記状態信号が状態レジスタにより供給されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記制御装置が、カウンタユニット及びシフトレジスタ制御ユニットを用いることにより選択されるアクティブな行の数に依存してマルチプレックス・レートを変えるよう構成されることを特徴とする請求項１に記載の表示装置。
【請求項４】
連続的ではない順序において全ての行が選択可能であることを特徴とする請求項１に記載の表示装置。
【請求項５】
少なくとも行のグループが該グループをアクティブな状態に切り換えるために選択可能であることを特徴とする請求項１に記載の表示装置。
【請求項６】
状態レジスタがどの行のグループがアクティブであるかという前記状態情報を含むマスクレジスタとして実現されることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記表示ユニットのマルチプレックス・レートは、行カウンタを制御することによりマスクレジスタにより制御され、故に、選択される行のみが順序と無関係にマルチプレックスされるであろうことを特徴とする請求項１に記載の表示装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の表示装置及び表示状態信号を決定する入力手段を備える移動通信のための端末。
【請求項９】
画像情報を記憶する記憶手段、及び状態信号に依存して駆動されるべき行の数の少なくとも一部をオフに切り換えるよう構成される制御装置を備える表示ドライバ。
【請求項１０】
前記制御装置が、前記行のマルチプレックス・レートのフレキシブルな決定のために行カウンタ及びマスクレジスタとして実現される状態レジスタを含むことを特徴とする請求項９に記載の表示ドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報を表示する表示装置であって、複数の列及び複数の行を備える表示ユニット並びに表示ドライバを有する表示装置について述べる。更に、本発明は、ディスプレイの前記列に画像情報を供給する記憶手段を備えるディスプレイを制御する表示ドライバについて述べる。本発明はまた、表示ユニット及び表示ドライバを持つ表示装置を備える移動通信のための端末にも関する。
【０００２】
【従来の技術】
液晶ディスプレイ（ＬＣＤ）は、一般にポータブルコンピュータシステム、テレビ及び他の電子装置において用いられる。ＬＣＤはポータブルコンピュータのアプリケーションにおいて特に人気が出ている。なぜなら、ＬＣＤは十分に堅牢であり、動作させるのにほとんどスペースを必要としないからである。とりわけ移動電話及びＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）のような携帯型装置に組み込まれる表示装置におけるアプリケーションにおいては、最小限のエネルギでこれらの装置を駆動することが狙いである。
【０００３】
パッシブマトリックス型の液晶表示装置は、高価なスイッチング素子を必要とせず、アクティブマトリックス液晶表示装置より高価ではないことから、パッシブマトリックス型液晶表示装置はポータブルコンピュータ及び携帯型電子装置のモニタとして普及している。
【０００４】
このタイプのパッシブマトリックスディスプレイは、一般的に知られており、よく用いられている。前記パッシブマトリックスディスプレイは、多数の行の駆動を実現することが出来るよう、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）の効果に基くものが多くなってきている。
【０００５】
ＬＣＤドライバの多くのアプリケーションはバッテリ駆動であり、ほとんどが移動電話である。バッテリ寿命はこのような電話の重要な市場を動かすもの（ｋｅｙ ｍａｒｋｅｔ ｄｒｉｖｅｒ）の１つである。このような装置の電流消費が低減され得る場合には、待機時間は増大され得る。他の例においては、バッテリ容量が低減され、別の重要な要因である重量の低減を与えるかもしれない。待機モードの間ディスプレイをオフにすることは、電力を節約するための最良の方法ではあるが、これは、ユーザは装置が機能しているのかどうか、又は機能していないのかどうかが分からないことを意味し、幾つかの情報は引き続きユーザにとって利用可能にされなければならない。故に、幾つかの有用な情報、例えばネットワークプロバイダ又は時間を示すためにディスプレイの一部を作動させることが出来ることが必要とされる。ディスプレイの一部を使用することは、ディスプレイを完全にオンにすることと、完全にオフにすることとの間の妥協案である。
【０００６】
マルチプレックス・レート（ｍｕｌｔｉｐｌｅｘ ｒａｔｅ）は電流消費に対し強く影響を及ぼす。ＬＣＤドライバ回路は、多数のセグメント、例えば６４００ピクセルにわたる制御を与える６４行×１００列を駆動するマルチプレックス法を用いる。単純に、ディスプレイは、行を選択し、次いでこの行と関連する列データを列出力上に呈示することにより動作する。次いで、表示ドライバ回路は次の行及び次の列データのセットへ進む。これは、ディスプレイ上にフリッカを生成しないように十分な割合で繰り返されなければならない。駆動される行の数がマルチプレックス・レートを規定する。全ての行が一回駆動されている場合、フレームが行われていると言われる。各行はフレームごとに一回しかアクティブではなく、それ故、任意の１つのピクセルの両端の平均電圧ＶＲＭＳはマルチプレックス・レートに比例する。マルチプレックス・レートが高くなるにつれてピクセルにおける平均電圧は低くなる。低い平均電圧を補償するため、ピクセルに印加される供給電圧ＶＯＰが上げられる。供給電圧はＤＣ−ＤＣコンバータから生成される。ＶＯＰからとられるあらゆるマイクロアンペア（ｍｉｃｒｏ−ａｍｐ）は、ＤＣ−ＤＣコンバータにおける段（ｓｔａｇｅ）数と同等の増倍係数（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｆａｃｔｏｒ）を備える供給電圧ＶＤＤまで反映される。ディスプレイの供給電圧を低減させることは、非常に多くの電流の節約になり得る。マルチプレックス・レートが低減される場合、ＶＯＰが低減され、最終的には電流ＩＤＤも低減される。それ故、大雑把に言えば、段数が半減される場合には、表示装置のための供給電流ＩＤＤが半減されるであろう。
【０００７】
欧州特許出願公開公報第ＥＰ０８４４６００Ａ１号は、同じパネル中に第１表示部及び第２表示部を持つ液晶表示装置（ＬＣＤ）であって、これらの表示部の両方が駆動される通常動作モードに加えて、第２表示部のみが駆動される省電力動作モードも供給される液晶表示装置について記載している。省電力動作モードにおいては、省電力動作モードにおける表示部のデューティ比が通常動作モードにおける表示部のデューティ比より低く、時分割駆動波形は、不変の電源電圧を用いて印加され、バイアス電圧を必要としない。電力消費を低減させる液晶装置がこのようにして提供される。
【０００８】
アクティブな表示エリアの低減の可能性を備える現在の表示装置においては、アクティブなエリアがシリコンチップ中にハードコード（ｈａｒｄ ｃｏｄｅ）される。これは、或る行数の使用、即ちディスプレイの頂部又は底部の或る行数の使用しか許容しない。これはエンドユーザにとって厳しい制限である。なぜならディスプレイの中央にネットワークプロバイダを表示し、底部に沿っておそらく何らかのアイコン情報を表示する可能性を持つ方が良いであろうからである。 ‘部分表示（ｐａｒｔｉａｌ ｄｉｓｐｌａｙ）’動作のために如何なる行のグループを選択することもハードウェアにおいて可能であるが、その場合に、これはドライバ回路に対して固定され、汎用ＬＣＤドライバとしては不適当である。
【０００９】
【課題を解決するための手段】
それ故、本発明の目的は、自由にプログラム可能なマルチプレックス・レートと関連して必要な駆動電圧及び電力消費が可能な限り小さい上記のタイプの表示装置及び表示ドライバを提供することにある。
【００１０】
これは、請求項１による表示装置及び請求項１０による表示ドライバにより達成される。
【００１１】
斯くして、マルチプレックス・レート及び表示エリアを自由に変えることが可能である。
【００１２】
本発明の利点は、マルチプレックス・レートがより低い場合にかなり減少される電力消費にある。
【００１３】
以下の好ましい実施例の詳細な説明が以下の図面と共に考慮に入れられる場合に本発明のより良い理解が得られ得る。
【００１４】
【発明の実施の形態】
表示装置は、複数の列Ｃ及び複数の行Ｒを備える表示ユニット１、並びに表示されなければならない画像情報又は画像データを記憶するための、ＲＡＭ３として実現される記憶手段３、制御装置４、及びマスクレジスタ５として実現される状態レジスタを含む表示ドライバ回路２を有する。
【００１５】
チップ面積及び電力消費を低減させるための重要な方法の１つは、各ＬＣＤパッド（行及び列の両方）から制御装置４への信号を持たないことによるものである。
【００１６】
これは次のように達成される。即ち、列データが直接的にＲＡＭ３から来る。従って、列出力部はＲＡＭ３の直下に置かれる。ＲＡＭ３はどの行が現在アクティブであるかに従ってデータを出力する。これは、制御装置４において割り当てられる行カウンタ６の使用により達成される。行カウンタ６の出力はＲＡＭ３に供給される。次いで、ＲＡＭ３が行カウンタ６をデコードし、適当なデータを出力する。駆動されるべき行数を表す行カウンタ６が最大カウントに達する場合に、行カウンタ６は０に戻り（ｒｏｌｌ ｏｖｅｒ）、例えばＭＵＸ６２：１システムの場合は行カウンタは０乃至６１をカウントする。
【００１７】
ディスプレイが動作するためには、各々の列データが列出力Ｃ０乃至Ｃｎに出力されると同時に、正しい行Ｒがアクティブでなければならない。行カウンタ６の出力をデコードし、信号を各行パッドＲ０乃至Ｒ６３に信号を送ることは、非常に大きなルーティングオーバーヘッドを含むであろう。次の行が常にその前の行に続くことは既知であることから、それ故、単純なシフトレジスタ７が用いられる。このシフトレジスタ７は制御装置４において割り当てられる異なる部分に細分される。行カウンタ６が戻るたびに、１がシフトレジスタ７の先頭（ｓｔａｒｔ）Ｒ０に入力される。行カウンタ６がインクリメントされるたびに、シフトレジスタ７はシフトされる。これは、行カウンタ６から行パッドＲ０への１つの信号８しか必要としない。典型的には表示ガラスレイアウト（ｄｉｓｐｌａｙ ｇｌａｓｓ ｌａｙｏｕｔ）の容易のために、行パッドＲ０乃至Ｒ６３がダイ（ｄｉｅ）９のまわりに配置される。
【００１８】
表示されるべきテキストのキャラクタは通常５×７ドットのマトリックスアレイにおいて構成され、しばしば下線のための８番目の行を含む。これを念頭において、行選択を８個のグループに限定することが可能である。これらの行のグループ（ブロック）のいずれか又は全てがイネーブル（ｅｎａｂｌｅ）にされ得る又は選択され得る。選択するため、８行のグループ（ブロック）ごとの状態として１ビットを記憶する適当な大きさのマスクレジスタが必要とされる。上記の単一のシフトレジスタ７は８ビットのセクションに分割される。各ブロック又は行のグループはマスクレジスタにおいてデコードされる。行の各々のグループをデコードする信号はコア・ロジック（ｃｏｒｅ ｌｏｇｉｃ）から供給される。コア・ロジックは即ち移動端末のベースバンド制御器である。コア・ロジックは様々なタイプの表示モードを規定する。フルサイズ表示モード又は通常モードにおいては、マスクレジスタ５の全てのビットが、全ての行のブロックを表示するようプログラムされるであろう。部分モード（ｐａｒｔｉａｌ ｍｏｄｅ）においては、少数の行しか表示される必要がないが故に、マスクレジスタの幾つかのブロックがイネーブルにされ、必要のないブロックがディスエーブルにされる。
【００１９】
行カウンタ６は、マスクレジスタ５により順に制御される。マスクレジスタ５は、行カウンタ６に８ビットをカウントさせ、次いで、次のイネーブルにされた８ビットグループにジャンプする。例えば、１番目の８行及び３番目の８行が選択される場合には、行カウンタは０乃至７及び１６乃至２３をカウントするであろう。８乃至１５のカウントはスキップされている。行カウンタ６が８ビットジャンプしていることから、シフトレジスタ７は同じことをしなければならない。これは、コア・ロジックからの上記の制御信号により達成される。この例においては、１を第１シフトレジスタに押し込むことにより第１シフトレジスタが作動される。８シフト後、第３シフトレジスタが同様に作動される。この考えは、他のグループサイズ、例えば１６、８、４、２、１に適するよう拡張され得る。限定要因（ｌｉｍｉｔｉｎｇ ｆａｃｔｏｒ）は、制御信号をデコードするデコーダの必要条件である。行のグループが大きさ１のものである場合には、制御線はロジックブロックから各行パッドへルーティングされなければならない。これは、面積における大きなオーバーヘッドとなる。
【００２０】
図３は、６４行ドライバのためのシステムを表している例示回路である。デコード・ロジック（ｄｅｃｏｄｅ ｌｏｇｉｃ）は関数で記述されるが、理解しやすいように実際のゲートは図示しない。ロジックは４つのロジック部に細分され得る。
１．マスクレジスタ
２．シフトレジスタ
３．シフトレジスタ制御ロジック
４．行カウンタ
【００２１】
マスクレジスタ５は、どの行がアクティブであり、どの行がアクティブではないのかを規定するためにユーザーによりプログラムされる。そのため、８行ごとに１ビットが必要である。論理１は行のグループがオンであり、イネーブルにされることを意味する。
【００２２】
表１はマスクレジスタのコンテンツを示している。
【表１】
2004517357.tif 000003
【００２３】
シフトレジスタ（ＳＲ）は行出力ドライバを作動させる。通常、ＳＲは、単一の１を除き全て零で満たされる。ＳＲの中の１は、関連出力がアクティブであることを示す。如何なる所与の時間においてもＳＲの中には１つの１しか存在しないであろう。通常モードにおいて、１はＳＲ０に入力され、最後までずっと流れる（ｆｌｏｗ）ことを許容される。部分モードにおいては、この流れがマルチプレクサ１３により中断（ｂｒｅａｋ）される。
【００２４】
１はアクティブなグループのシフトレジスタにしか入力されない。８シフト後、このグループからの出力は無視される。
【００２５】
シフトレジスタ制御ロジック１０は行カウンタ６をデコードし、行ドライバのどのグループが次にアクティブであるかを決定する。ＳＲ制御ロジック１０は、シフトレジスタＳＲ０乃至ＳＲ７の各々の入力のために１を供給する。単一のクロックピリオドに対しては１つの１しか生成されず、さもなければ、如何なる所与の時間においても２つ以上の１がシフトレジスタの中に存在するであろう。この関数は‘＝７’検出器１１により生成される。
【００２６】
通常モードにおいて、１は常にフレームの先頭のＳＲ０に入力される。これはＯＲゲート１２の作用であり、それは効果的にＭＲ［０］のコンテンツを無効にする（ｏｖｅｒｒｉｄｅ）。
【００２７】
部分モード
【数１】
2004517357.tif 000004
においては、行カウンタ６があちこちにジャンプしていることを除き１が同様に生成される。マスクレジスタ５が全て１で満たされる場合には、これは通常モードを入力するのと同じ効果を持つであろう。
【００２８】
通常モード
【数２】
2004517357.tif 000005
の場合には、行カウンタ６が通常のバイナリフォーマットにおいて０から６３までカウントする。部分モード
【数３】
2004517357.tif 000006
の場合には、カウント・シーケンスがマスクレジスタ５の状態により決定される。行カウンタは効果的に２つ、即ち最下位ビット（ｌｓｂ’ｓ）のための３ビットカウンタと最上位ビット（ｍｓｂ’ｓ）のための３ビットカウンタとに分割され得る。最下位ビットカウンタは、連続的に０乃至７をカウントする標準的なバイナリカウンタとして動作するだろう。最上位ビットカウンタは常にカウントアップするが、マスクレジスタにより操作される。マスクレジスタ５は、行カウンタに或る値をスキップさせても良い。この目論見は、行カウンタ６にアクティブである行のみにわたってカウントさせんとするものである。
【００２９】
表２は例を示している。
【表２】
2004517357.tif 000007
【００３０】
行カウンタ６はまた、記憶手段又はＲＡＭ３に出力される。この場合には、アクティブな行と関連するＲＡＭ３コンテンツしか表示されない。
【００３１】
表３は通常モード
【数４】
2004517357.tif 000008
の例を表示している。
【表３】
2004517357.tif 000009
【００３２】
表４は部分モード
【数５】
2004517357.tif 000010
の例を表示している。
【００３３】
【表４】
2004517357.tif 000011
【００３４】
本発明の第２の解決策として、十分にフレキシブルな行選択を以下に記載する。
【００３５】
シフトレジスタ２０は、行ドライバを１つずつイネーブルにするために用いられる。このシフトレジスタ２０が或る行をスキップするようにされ得る場合には、どの行がオンであり、どの行がオフであるかを制御することが可能であろう。これを達成するために、シフトレジスタ２０と同じ長さのマスクレジスタ２１が用いられる。その場合に、行カウンタ６がアクティブな行の数と同等の長さのカウントに限定される場合には、ディスプレイは十分にフレキシブルな行選択を伴って動作することが出来るのに対して、マルチプレックス・レートは選択される行の数にしか依存しない。このシステムでは、行カウンタとシフトレジスタ２０との間のデータフローがなく、それ故、表示されるべきデータがＲＡＭ３の‘フロント’へ移動されることが必要である。部分モードのための専用のＲＡＭ３ａ領域を持つことも可能であろうが、これはシリコン面積におけるかなりの増大を構成するであろう。極限まで進めるならば、同等の大きさの第２ＲＡＭを必要とするであろう。
【００３６】
図４は、６４行ドライバのためのシステムを表している例示回路である。ロジックは３つのロジック部に細分され得る。
１．マスクレジスタ２１
２．シフトレジスタセル２２
３．行カウンタ６
【００３７】
マスクレジスタ２１は、どの行がオンであり、どの行がオフであるかを決定するために用いられる。通常モードの場合には、マスクレジスタ６の出力は無効にされるであろう。マスクレジスタ２１はそれ自体シフトレジスタであり、シリアルにロードされる。通常の環境の下では、マスクレジスタ２１全体が一括して更新されることを必要とするであろう。部分モードの間には、マスクレジスタ２１は更新されないであろう。
【００３８】
シフトレジスタ２０は、マスクレジスタ２１により制御される出力２３を作成するよう適合される。行がディスエーブルにされる場合には、出力２３は前のセル入力からのソースである。行がイネーブルにされる場合には、出力２３はこのセル自体のシフトレジスタから来る。この方法により、行はバイパスされ得る。行がディスエーブルにされる場合には、シフトレジスタ入力２４は常に零でなければならない。行がイネーブルにされる場合には、シフトレジスタ入力２４は前の行出力である。入力２４及び出力２３の操作はマスクレジスタ２１により制御される。
【００３９】
表５は部分モード
【数６】
2004517357.tif 000012
におけるシフトレジスタセルのＩ／Ｏを示している。
【００４０】
【表５】
2004517357.tif 000013
【００４１】
表６は通常モード
【数７】
2004517357.tif 000014
におけるシフトレジスタセルのＩ／Ｏを示している。
【００４２】
【表６】
2004517357.tif 000015
【００４３】
行カウンタ６は、プログラムされた値においてそのカウントを終了するよう変更される。通常、行カウンタ６は、最大カウントに達するまで継続し、次いで戻ることを可能にされるであろう。部分モードにおいては、このカウンタはアクティブな行の数と同等の数までしかカウントしてはならない。例えば、１０行がアクティブである場合にはカウンタは０乃至９をカウントしなければならない。カウンタが戻るたびに、自然に又はエンドカウントに達していることから、１がシフトレジスタ２０に入力される。マスクレジスタ２１からのフィードバックがないことから、ユーザはエンドレジスタ２５をプログラムしなければならない。カウントは常に零において開始することから、エンドレジスタ２５はアクティブな行の数より１少なくプログラムされなければならない。
【００４４】
行カウンタはまたＲＡＭ３に出力される。行カウンタ６は常に零において開始することから、如何なる表示データ又は画像データもまた零において開始しなけばならない。これは、ＲＡＭ３において、部分モードのための表示データが、ＲＡＭ位置（ＲＡＭ ｌｏｃａｔｉｏｎ）零から始まって連続するであろうということを意味する（表９参照）。
【００４５】
表７は部分モード
【数８】
2004517357.tif 000016
における表示例を示している。
【００４６】
【表７】
2004517357.tif 000017
【００４７】
表８は部分モード
【数９】
2004517357.tif 000018
におけるＲＡＭコンテンツを示している。
【００４８】
【表８】
2004517357.tif 000019
【００４９】
Ｘ＝コンテンツは該コンテンツが表示されないことから重要ではない。
【００５０】
表９は通常モード
【数１０】
2004517357.tif 000020
における例を示している。
【００５１】
【表９】
2004517357.tif 000021
【００５２】
表１０は通常モード
【数１１】
2004517357.tif 000022
におけるＲＡＭコンテンツを示している。
【００５３】
【表１０】
2004517357.tif 000023
【図面の簡単な説明】
【図１】表示ユニット及び表示ドライバ回路を備える表示装置のブロック図を示す。
【図２】表示ドライバ３の詳細なブロック図を示す。
【図３】マスクレジスタ５を備える制御装置４の詳細なブロック図を示す。
【図４】十分にフレキシブルな行選択のための詳細なブロック図を示す。
【図２】
2004517357.tif 000024
【図３】
2004517357.tif 000025
【図４】
2004517357.tif 000026
【国際公開パンフレット】
2004517357.tif 000027
2004517357.tif 000028
2004517357.tif 000029
2004517357.tif 000030
2004517357.tif 000031
2004517357.tif 000032
2004517357.tif 000033
2004517357.tif 000034
2004517357.tif 000035
2004517357.tif 000036
2004517357.tif 000037
2004517357.tif 000038
2004517357.tif 000039
2004517357.tif 000040
2004517357.tif 000041
2004517357.tif 000042
2004517357.tif 000043
【国際公開パンフレット（コレクトバージョン）】
2004517357.tif 000044
【国際調査報告】
2004517357.tif 000045
2004517357.tif 000046
2004517357.tif 000047