(57)【要約】誘電体層はランタン、アルミニウム及び酸素を含み、２つの導電体の間または導電体と基板との間に形成される。一の実施形態においては、誘電体層はランタンまたはアルミニウムに関して傾斜している。別の実施形態においては、絶縁層は導電体または基板と誘電体層との間に形成される。誘電体層は原子層化学気相成長法、物理気相成長法、有機金属化学気相成長法、またはパルスレーザ成膜法により形成することができる。
2004533108.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板を覆って設けられ、ランタン、アルミニウム、及び酸素からなる誘電体層と、前記誘電体層を覆う電極層とからなる半導体構造体。
【請求項２】
前記半導体基板と前記誘電体層との間に境界層をさらに備える請求項１に記載の半導体構造体。
【請求項３】
前記境界層はシリコン、窒素、酸素、及びアルミニウムからなる群から選択される元素からなる請求項２に記載の半導体構造体。
【請求項４】
前記誘電体層と前記電極層との間に境界層をさらに備える請求項２に記載の半導体構造体。
【請求項５】
前記境界層はシリコン、窒素、酸素、及びアルミニウムからなる群から選択される元素からなる請求項４に記載の半導体構造体。
【請求項６】
前記誘電体層はアルミン酸ランタンである請求項１に記載の半導体構造体。
【請求項７】
前記誘電体層はアモルファスである請求項１に記載の半導体構造体。
【請求項８】
前記半導体基板は単結晶シリコン、砒化ガリウム、シリコンオンインシュレータ（ＳＯＩ）、シリコンゲルマニウム、及びゲルマニウムからなる群から選択される請求項１に記載の半導体構造体。
【請求項９】
前記電極層はゲート電極である請求項１に記載の半導体構造体。
【請求項１０】
前記誘電体層の一元素はゼロからゼロよりも大きい所定の量まで段階的に変化している請求項１に記載の半導体構造体。
【請求項１１】
前記所定の量は化学量論的である請求項１０に記載の半導体構造体。
【請求項１２】
第１導電層と、前記第１導電層を覆って設けられ、ランタン、アルミニウム、及び酸素からなる誘電体層と、前記誘電体層を覆う第２導電層とからなる半導体構造体。
【請求項１３】
前記第２導電層はフローティングゲートである請求項１２に記載の半導体構造体。
【請求項１４】
前記誘電体層はアルミン酸ランタンである請求項１２に記載の半導体構造体。
【請求項１５】
前記誘電体層はアモルファスである請求項１２に記載の半導体構造体。
【請求項１６】
前記第１導電層及び前記誘電体層の間の第１境界層と、前記誘電体層及び前記第２導電層の間の第２境界層とをさらに備える請求項１２に記載の半導体構造体。
【請求項１７】
前記第１境界層はシリコン、窒素、酸素、及びアルミニウムからなる群から選択される元素からなる請求項１６に記載の半導体構造体。
【請求項１８】
前記第２境界層はシリコン、窒素、酸素、及びアルミニウムからなる群から選択される元素からなる請求項１６に記載の半導体構造体。
【請求項１９】
前記第１境界層及び前記第２境界層は同一の材料である請求項１６に記載の半導体構造体。
【請求項２０】
前記誘電体層は前記第１境界層及び前記第２境界層の双方から段階的に変化しており、前記第２導電層はゼロからゼロよりも大きい所定の量まで段階的に変化している請求項１２に記載の半導体構造体。
【請求項２１】
前記所定の量は化学量論的である請求項２０に記載の半導体構造体。
【請求項２２】
半導体基板の上方に、ランタン、アルミニウム、及び酸素からなる誘電体層を形成する工程と、
前記誘電体層を覆う電極層を形成する工程とからなる半導体構造体の製造方法。
【請求項２３】
前記誘電体層は原子層化学気相成長法、物理気相成長法、有機金属化学気相成長法、またはパルスレーザ成膜法により形成される請求項２２に記載の方法。
【請求項２４】
前記半導体基板と前記誘電体層との間に境界層を形成する工程をさらに備える請求項２２に記載の方法。
【請求項２５】
前記誘電体層と前記誘電体層を覆う前記電極層との間に境界層を形成する工程をさらに備える請求項２２に記載の方法。
【請求項２６】
半導体表面と導電層を有する基板から選択される第１材料と、導電性の層である第２材料と、前記第１及び第２材料との間に配置され、ランタン、アルミニウム、及び酸素からなり、アモルファスである第３材料とからなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の形成に用いられる素子と集積回路の製造方法に関する。より詳細には、集積回路の形成に用いられる高Ｋ誘電体に関する。
【背景技術】
【０００２】
二酸化シリコンは、集積回路の形成に際して用いられる、今日まで最も一般的かつ有効な絶縁体である。この膜は非常に高度の信頼性を有し、特に、非常に低い欠陥密度の膜として形成することができる。この結果、二酸化シリコンは低いリークを達成する際に非常に有効な材料として機能する。ゲート誘電体に関して、誘電体の好適な特徴の一つは、誘電体がその上のゲートをその下のチャネルに結合させてチャネルがゲートに印加される信号に応答するようにすることである。この点において、この誘電体が一般的にＫとして知られる高い誘電率を有することが望ましい。
【０００３】
現在、酸化シリコンよりも高い誘電率を有する高Ｋ誘電体を開発するために数多くの研究がなされている。この類の高Ｋ誘電体は多く存在するが、酸化シリコンの利点の一つは、そのバンドギャップが大きいために、非常に有効な絶縁体となっている点である。このようにして、高誘電率化を目的として開発される材料の多くは、十分に大きなバンドギャップを有しないか、あるいは、誘電体を流れる電流リークを防止するために十分な信頼性を有するように形成することが難しいことから問題を有することが判明していた。
【発明を実施するための最良の形態】
【０００４】
高Ｋ誘電体に望まれる特性の一つは、高Ｋ誘電体がアモルファスであるということである。また高Ｋ誘電体は、製造期間中とそれに続く、完成した集積回路の一部として機能動作する期間中を含むすべての寿命に渡ってアモルファスであり続ける必要がある。高Ｋ誘電体の多くは、成膜時に十分に高いＫと十分な信頼性を有するが、それに続く処理工程とその工程に関連する熱処理の期間を経る結果、これらの膜が結晶化されてしまう。このようにして結晶化されるこれらの膜は、その全長及び全幅に渡って完全に結晶化されるのではなく、形成される結晶構造の間の粒界として知られる領域を有することとなる。これらの粒界はリークを生じさせる領域であり、電気特性に影響する他の問題となる。
【０００５】
アモルファスに代わるものとして単結晶膜がある。理論的には、これら単結晶膜は通常、単結晶に形成することができる。単結晶膜にはいくつかの問題がある。一つには、膜の結晶構造をその下の半導体、通常はシリコン、の結晶構造に整合させてしまうのみならず、膜形成プロセス中に事実上完全な形で形成される膜の結晶構造にも整合させてしまうことである。単結晶層であるエピタキシャル層は当該技術分野においては知られるところである。シリコンはエピタキシャル成長により形成することができる。一般的に、これらのエピタキシャルプロセスは、他の成膜プロセスに比べると比較的に遅い。非常に微細な膜を単結晶の形で成長させることができる技術の一つに、分子線エピタキシャル成長法がある。この方法には、エピタキシャル成長が遅く、処理量、すなわち、所定時間当たりのウェハの処理枚数がＣＶＤのような従来の成膜プロセスに比べると非常に小さい、という問題がある。このように、分子線エピタキシャル成長法（ＭＢＥ）は一般的に量産に適する技術ではないと考えられる。ＭＢＥ技術を用いるとしても、確実に欠陥の無い膜を得ることは未だに難しい。これを達成するには、圧力を非常に低くする必要があり、プロセスが非常に遅い。膜厚が１０〜３０オングストロームという非常に薄い層の場合、その成長にＭＢＥ装置で悠に２時間を要する。
【０００６】
新規の高Ｋ誘電体を開発するに当たって、誘電体が非常に高い誘電率を有してしまうという別の問題も生じる可能性がある。誘電率が非常に高いと、トランジスタの特性に悪影響を及ぼすフリンジ電界効果と呼ばれる効果が生じる。この効果はゲートとソース／ドレインとの間の過剰な結合に関与する。このようにして、開発中の材料は通常、２０〜４０の範囲の誘電率を有することが望ましい。この望ましい誘電率範囲は技術がさらに進歩するに従っていくらか変わるものである。
【０００７】
望ましい高Ｋ誘電体の別の形態は、或る膜厚の酸化シリコンの容量と等価な容量という観点から評価される。酸化シリコンは非常に一般的であり、かつ、有効に使用されるので、酸化シリコンは標準となっており、この産業分野においては、或る特性は酸化シリコンとの関係で記載されることが多い。この場合、通常の望ましい酸化シリコン換算は５〜１５オングストロームの間であるが、膜厚が５〜１５オングストロームの酸化シリコンはリーク、信頼性及び成長速度に問題を有する。従って、膜がそのように薄いと使用する際だけでなく製造する際にも困難を伴う。望ましい結合は、酸化シリコン換算で５〜１５オングストロームの膜厚を有し、実際の膜厚がこの膜厚よりも厚い誘電体を用いる場合に生じる。通常望ましいと考えられる実際の最小膜厚は約２５オングストロームである。このようにして、誘電率が望ましい範囲にあり、高信頼性を有するように形成可能であり、膜厚が望ましい範囲にあり、かつ、製造プロセスにおいて製造可能な誘電体膜が必要となる。
【０００８】
ランタン、アルミニウム及び酸素を含む高Ｋ誘電体膜は非常に優れた高誘電率材料となる。この膜は、望ましい範囲の誘電率を有するという利点と高温でアモルファスのままの状態を維持する能力を有するという利点とを組み合わせたものであり、しかもリークが小さい。
【０００９】
図１に半導体材料からなる基板１２、誘電体膜１４及び導電膜１６を有する集積回路を示す。基板１２は少なくともその表面に半導体領域を有する。図示しない下層部は同様に半導体材料とするか、または、ＳＯＩに通常見られる絶縁材料とすることができる。半導体材料としては、単結晶シリコン、砒化ガリウム、シリコンゲルマニウム、及びゲルマニウムを挙げることができる。基板１２の上を覆って誘電体層１４が位置する。誘電体層１４の上を覆って、ゲート電極として機能する導電膜１６が位置する。誘電体層１４はゲート絶縁膜またはゲート誘電体として動作する。基板１２はここでは誘電体膜１４との境界面の表面近傍の領域が示され、トランジスタのチャネルとなる。
【００１０】
ゲート誘電体１４は、ランタン、アルミニウム及び酸素を含む混合物であるアルミン酸ランタンを有する。この混合物はアルミニウムとランタンの濃度が同じである場合に、ＬａＡｌＯ３と表される。ゲート誘電体１４は好ましくは、原子層化学気相成長法（ＡＬＣＶＤ）を使用して形成する。ここで使用可能な他の方法には、物理気相成長法、有機金属化学気相成長法、及びパルスレーザ成膜法が含まれる。ＡＬＣＶＤ法を使用すると膜厚を含む層形成を高精度に制御でき、ここにおいては、２５オングストロームよりも厚く、好ましくは３０〜９０オングストロームの範囲の膜厚に制御する。現状の集積回路技術におけるゲート導電体１６は通常、ポリシリコンであるが、タングステン、窒化チタン、窒化タンタルのような他の導電体、またはゲート導電体として有用なものであればどのような導電体を用いることもできる。
【００１１】
ＡＬＣＶＤ法により成膜したゲート誘電体１４は、膜を確実にアモルファスの状態で成膜させる場合にも有用である。現在のＡＬＣＶＤ技術を用いる場合、代表的な温度範囲は２００〜４００℃であり、そのときの圧力は約１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲の値であり、ＡＬＣＶＤ法には普通約１３３．３Ｐａ（１．０Ｔｏｒｒ）が選択される。温度及び圧力はゲート誘電体１４が確実にアモルファス状態となるように選択される。ＡＬＣＶＤプロセスにおいては、アルミニウム及びランタン及び酸素のそれぞれのソースが一サイクルの中の異なるタイミングで導入される。各材料はそれが導入され、成膜される固有の時点をサイクルの中に有し、この成膜はすでに存在する層との間の反応の結果であり、その後、導入された材料は排気される、またはパージされる。続いて、他の材料が導入され、すでに存在する層との間で反応を起こし、パージにより取り除かれる。次に、第３の材料が導入され、反応を起こしてパージされる。このように、一つの完結するサイクルが３つの材料すべてに対応して行なわれるが、それぞれの材料のサイクル中におけるタイミング及び時点は異なる。アルミニウムの次に酸素、ランタンの次に酸素、アルミニウムの次に酸素なども考えられる。このようにして、一つの材料おきに酸素ソースが導入される。このようにある意味では、一つの材料の導入毎に一つの層が成膜される。この場合、サイクルを一通りすべて行なう毎に４つの成膜層、すなわち、一層のランタン、一層のアルミニウム、２層の酸素が層毎に成膜されるが、結果として得られる４つの層は２つの金属酸化層、すなわち、アルミニウム／酸素を一つの層として、ランタン／酸素を他方の層として観察することができる。これらの２つの層はこのようにして単層のアルミン酸ランタンを構成する。
【００１２】
このアルミン酸ランタンは誘電係数及び低リークを最適化する分野において非常に多くの利点をもたらす。他の材料の中には明らかな欠陥を有するものがある。例えば、酸化ランタンは正常な範囲の誘電率を有するが水分を吸収する。水分の吸収は集積回路を望ましい形で製造しようとする場合に非常に不利となる。例えば、酸化ランタンが水分を吸収すると構造的な信頼性の問題が生じる。酸化ランタンが軟化して集積回路構造を形成する際に使用できなくなる。酸化アルミニウムは例えば、誘電率が非常に低いという問題を有する。酸化アルミニウムの誘電率は酸化シリコンよりも幾分高いが、継続するスケーリングに使用できるほど十分に高くはない。従って、酸化アルミニウムが使用できるものの寸法が縮小される次世代では使えない特定のプロセス構成が存在する。
【００１３】
アルミン酸ランタンの別の利点は、誘電率がランタンの含有率に依存して変化することである。このように、誘電率は、１０〜２５の間の或る値に最適化させることが可能となる。ランタンの含有率をアルミニウムの含有率よりも大きくすることにより誘電率を幾分大きくすることができるが、こうすると水分の吸収に関連する問題が生じる。
【００１４】
アルミン酸ランタンは１，０２５℃まで、多分それ以上の温度でもアモルファス状態を維持できるという利点を有する。摂氏１，０２５度は通常、現状のプロセスにおいては最も高温である。このようにして、アルミン酸ランタンは、最先端の平面構造形成用の多くの典型的なプロセスにより作製される集積回路を処理する間の最高温度に耐え、アモルファス状態を維持する性質を有することがわかっている。望ましいのは最大処理温度がいくらか低くなることであるが、最大温度はかなり高いレベルのままとなる可能性がある。なぜならば、ソース／ドレインにおいてドーパントが活性化するには高い温度が必要であり、そのような活性化は近い将来においても必要であると考えられるからである。最大温度は１，０２５℃よりも幾分低い温度とすることができるが、少なくともしばらくの間は依然として摂氏９００度を越えるものと考えられる。しかしながら、確実に温度が大きく下がるものではなく、１，０２５℃がしばらくの間妥当な必要条件として続く可能性がある。
【００１５】
このようにして、アモルファス状態のアルミン酸ランタンは考えられる温度範囲で望ましい高誘電率特性と高信頼性を示す。
アモルファス状態のアルミン酸ランタンという有効な高Ｋ誘電体膜を成膜することができることにより得られる別の効果は、アルミン酸ランタンがシリコン上だけでなく、砒化ガリウム上でも非常に有効であるということである。砒化ガリウムを有効に使用し、砒化ガリウムの高い移動度という利点を利用する際の問題の一つに、砒化ガリウムに使用されるゲート誘電体が、高温で酸化シリコンを成長させて得られるシリコンのゲート誘電体の信頼性レベルに達することが非常に困難であることである。このようにして、ほとんどの用途においては、シリコンが砒化ガリウムよりも優れていることが証明されてきた。現在、ＡＬＣＶＤ法を用いて成膜される有効な高Ｋ誘電体の出現により、ゲート誘電体は、シリコン、砒化ガリウム、または他の半導体材料のいずれの上に成膜されるかに係わらず、高信頼性を有するようになった。また、砒化ガリウムがほとんどの集積回路に対して好ましい選択肢であり、現在の半導体市場における単なる特殊用途の材料ではなくなった。
【００１６】
図２に集積回路の一部１８を示すが、この集積回路は基板２０、バリア誘電体２２、高Ｋ誘電体２４、及び導電体２６を有する。この場合、高Ｋ誘電体２４はそれがアルミン酸ランタンであるという点で、図１の膜１４と同様または膜１４に類似する。導電体２６は図１の導電体１６に、基板２０は図１の基板１２に類似する。境界層とも呼ぶことができるバリア誘電体２２は、絶縁体として望ましい特性を有するという理由により選択される。このバリア誘電体２２は例えば、酸化アルミニウム、酸化シリコンまたは酸窒化シリコンとすることができる。酸化アルミニウムはこの場合には特に有効な選択肢となる。なぜなら、酸化アルミニウムは優れた絶縁特性を有し、酸化シリコンよりも幾分高い誘電率を有する。バリア誘電体２２を設けるのは、高Ｋ誘電体２４とバリア誘電体２２とを組み合わせることにより十分な絶縁特性が得られ、望ましくない電流の流れを防止することができるからである。例えば、これら２つの誘電体を組み合わせることにより大きなバンドギャップを得ることができ、また、十分に高い誘電率が得られる。特に、この組み合わせにより、バンドギャップの大きな材料を、電子の注入ソースとなる基板２０に直接接触させることができる。バリア誘電体２２の別の使い方として、基板２０として選択される材料がアルミン酸ランタンとの間で問題を生じる場合に、バリア誘電体２２を拡散バリアとして機能させる。
【００１７】
図３に集積回路の一部２８を示すが、この集積回路は基板３０、誘電体膜３２、及び導電体３４を有する。この場合、基板３０は基板２０及び１２に、導電体３４は導電体２６及び１６に類似する。誘電体膜３２は誘電体１４に置き替わり、誘電体２２及び２４の組み合わせに置き替わる。この場合、誘電体膜３２はランタンをその濃度が傾斜する形で含む。誘電体膜３２において、基板３０との境界近傍では、材料は基本的には純粋な酸化アルミニウムとなっている。導電体３４に向かうに従って、ランタン濃度は、導電体３４との境界近傍及び境界で誘電体膜３２中のアルミニウムとランタンとの比が１対１となるまで連続的に増大する。この手法の利点は、この手法を用いることにより、基板３０の直ぐ側でバンドギャップが望み通りに大きくなり、酸化アルミニウムとアルミン酸ランタンとの間には決して急峻な境界ができないことである。この結果として得られる誘電率も、濃度が増大する割合を制御することにより調整することができる、すなわち、アルミニウムとランタンとの間の１対１の比を導電体３４との境界に達する前に余裕をもって達成することができる。もう一つ別の方法として、ランタン濃度がアルミニウム濃度を超えるように、アルミニウムとランタンとの間の比を傾斜させながら上記１対１の比を通過して連続的に変化させる方法がある。
【００１８】
ＡＬＣＶＤ法を用いる場合、初期局面の成膜にはランタンは含まないものとすることができる。第１層は単純にアルミニウム及び酸素とし、この構成が所望数の層だけ続き、アルミニウムとランタンとの比が１対１となるまで増大する割合でアルミニウムをランタンで置き替えて行くようにすることができる。実際、ランタンをアルミニウムよりも高い濃度とすることが望ましい。ここでリスクとして、高誘電率とするためにランタン濃度を高くすることにより、アルミニウムよりもランタンを多く含ませるという実際は望ましい状態を得ることができる一方で、ランタンが過剰となってしまうと膜質が劣化してしまう、ということがある。この場合、導電体３４への境界の最も近くで、ランタン濃度がアルミニウム濃度よりも高くなる。
【００１９】
図４に集積回路の一部３２を示すが、この集積回路は基板３４、バリア誘電体３６、高Ｋ誘電体３８、バリア誘電体４０、及び導電体４２を有する。この場合、基板３４は基板１２，２０及び３０に類似する。バリア誘電体３６はバリア２２に類似する。高Ｋ誘電体３８は高Ｋ誘電体１４及び２４に類似する。導電体４２は導電体１６，２６及び３４に類似する。バリア層４０は高Ｋ誘電体３８と導電体４２との間のバリアとなる。バリア４０は導電体４２が高Ｋ誘電体３８との間で相性の問題が生じる場合に使用される。バリア４０は、酸化アルミニウム、酸化シリコン及び酸窒化シリコンの中から最も高い頻度で選択される。バリア誘電体４０は、導電体４２と高Ｋ誘電体３８との間の拡散バリアとするために設けられる。勿論、バリア層４０が高誘電率を有することが望ましいが、バリア層を設けるのは、導電体４２と高Ｋ誘電体３８との間に生じる問題を避けるためである。酸化シリコンよりも誘電率が高いという理由により、好ましくは酸化アルミニウムが選択される。
【００２０】
図５に集積回路の一部４４を示すが、この集積回路は導電体４６、高Ｋ誘電体４８、及び導電体５０を有する。この場合、高Ｋ誘電体は２つの導電体の間に設ける。この構成は主として、導電体４６が電荷を保存するフローティングゲートの場合に用いられる。この構成はまた、４６及び５０が、電荷を保存するために使用される容量プレートを形成する場合にも適用される。このような例の一つとして、ダイナミックランダムアクセスメモリのメモリセルがある。このような場合、高Ｋ誘電体４８が低いリーク特性を有することが望ましいのに加えて、高誘電率を有することも望まれる。
【００２１】
図５に示すように、高Ｋ誘電体４８は傾斜濃度分布を示すアルミン酸ランタンである。ランタン濃度は中央で最大となり、ピュアまたはほぼピュアな酸化アルミニウムは導電体４６との境界及び導電体５０との境界に存在する。この構成により、導電体４６との境界及び導電体５０との境界の両方において比較的高い誘電率と大きなバンドギャップが得られ、誘電体が高Ｋ誘電体及び優れた絶縁体の両方を満たすものとなる。高Ｋ誘電体４８の濃度分布を傾斜させることにより、異なるタイプの絶縁体の間に急峻な境界が生じることを避ける。異なるタイプの材料の間での遷移が急峻になると、そこが電荷が捕捉される部位となり易い。濃度を傾斜させることにより、急峻な境界の形成を避けることができる。トランジスタの場合、基板の直ぐそばにのみ大きなバンドギャップを有するようにすることが最も重要である。なぜなら、そこは電荷が注入される可能性のある部位であり、集積回路の一部４４の場合、電荷は導電体５０または導電体４６のいずれかから注入される。このため、導電体５０及び導電体４６の双方との境界で大きなバンドギャップを有することが望ましい。
【００２２】
図６に集積回路の一部５２を示すが、この集積回路は導電体５４、バリア誘電体５６、高Ｋ誘電体５８、バリア誘電体６０及び導電体６２を有する。これは図５の構造に類似する。導電体５４は図５の導電体４６に類似し、導電体６２は図５の導電体５０に類似し、層５６，５８及び６０の組み合わせは図５の高Ｋ誘電体４８に類似する。図６の場合、誘電体層５６及び６０は共に、大きいバンドギャップが形成されるように作用し、導電体６２及び５４と高Ｋ誘電体５８との間の拡散バリアとして機能する。このようにして、バリア層５６及び６０の追加は、高Ｋ誘電体５８への拡散バリアを形成するだけでなく、高Ｋ誘電体５８に十分な絶縁性能を付与するためにも必要である。導電体５４及び６２は異なる特性を有することができる。一方はポリシリコンとすることができる。他方を金属とすると、バリア誘電体のタイプは異なるようにすることが好ましい。高Ｋ誘電体５８はアルミン酸ランタンとすることができ、図１〜５の構造に示される膜に用いられるアルミン酸ランタンについて記載された効果を産み出す。
【００２３】
トランジスタの形成を除くと、２つの導電体の場合にバリアを設けることが益々必要となる。なぜなら、実際、ある状況下においては導電体２と導電体５４との間で注入が生じることが望ましい場合があるからである。このようにして、バリア５６及び６０を設けて、或いは、図５に示すように濃度分布を傾斜させて、注入が生じることが望ましくない場合に注入が生じないようにすることが実際、より頻繁に求められている。このように、バリア５６及び６０を設ける、或いは、図５に示すように濃度分布を傾斜させる必要性は、注入による電荷の保存が生じる場合により大きくなる。また、誘電体が純粋にキャパシタとして機能する場合、バリア５６及び６０を設ける必要性がさらに一層増大する。キャパシタの主要目的は電荷を保存することであり、従って、導電体との境界で大きなバンドギャップを有することはトランジスタにおけるよりも重要となる。
【００２４】
本発明は種々の実施形態の中で記載されてきたが、効果または本発明と関連する効果の内の幾つかを産み出すように組み合わせて用いられる他の実施形態及び他の材料が考えられる。記載した以外の他の材料が使用可能である。また、アルミン酸ランタンに添加することができる材料が存在し、これらの材料を添加することにより、記載してきた組み合わせ及び種々の濃度におけるアルミン酸ランタンにより産み出される効果に加えてさらに効果を産み出すことができる。従ってここに請求項が示され、これら請求項により本発明の技術範囲を定義するものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態による集積回路の部分断面図。
【図２】本発明の第２の実施形態による集積回路の部分断面図。
【図３】本発明の第３の実施形態による集積回路の部分断面図。
【図４】本発明の第４の実施形態による集積回路の部分断面図。
【図５】本発明の第５の実施形態による集積回路の部分断面図。
【図６】本発明の第６の実施形態による集積回路の部分断面図。
【国際公開パンフレット】
2004533108.tif 000003
2004533108.tif 000004
2004533108.tif 000005
2004533108.tif 000006
2004533108.tif 000007
2004533108.tif 000008
2004533108.tif 000009
2004533108.tif 000010
2004533108.tif 000011
2004533108.tif 000012
2004533108.tif 000013
2004533108.tif 000014
2004533108.tif 000015
2004533108.tif 000016
2004533108.tif 000017
2004533108.tif 000018
2004533108.tif 000019
2004533108.tif 000020
2004533108.tif 000021
2004533108.tif 000022
2004533108.tif 000023
2004533108.tif 000024
2004533108.tif 000025
2004533108.tif 000026
【手続補正書】
【提出日】平成14年10月17日(2002.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板を覆って設けられ、ランタン、アルミニウム、及び酸素からなる誘電体層と、
前記誘電体層を覆う電極層と、
前記半導体基板及び前記誘電体層の間にある境界層とからなり、
前記境界層は酸素及びアルミニウムからなる、半導体構造体。
【請求項２】
前記誘電体層はアルミン酸ランタンである請求項１に記載の半導体構造体。
【請求項３】
前記誘電体層はアモルファスである請求項１に記載の半導体構造体。
【請求項４】
前記半導体基板は単結晶シリコン、砒化ガリウム、シリコンオンインシュレータ（ＳＯＩ）、シリコンゲルマニウム、及びゲルマニウムからなる群から選択される請求項１に記載の半導体構造体。
【請求項５】
前記電極層はゲート電極である請求項１に記載の半導体構造体。
【請求項６】
前記誘電体層の一元素はゼロからゼロよりも大きい一定量まで段階的に変化している請求項１に記載の半導体構造体。
【請求項７】
前記一定量は化学量論的である請求項６に記載の半導体構造体。
【請求項８】
第１導電層と、
前記第１導電層を覆って設けられ、ランタン、アルミニウム、及び酸素からなる誘電体層と、
前記誘電体層を覆う第２導電層と、
前記第１導電層及び前記誘電体層の間にある第１境界層と、
前記誘電体層及び前記第２導電層の間にある第２境界層とからなり、
前記第１境界層は酸素及びアルミニウムからなる、半導体構造体。
【請求項９】
前記第２導電層はフローティングゲートである請求項８に記載の半導体構造体。
【請求項１０】
前記誘電体層はアルミン酸ランタンである請求項８に記載の半導体構造体。
【請求項１１】
前記誘電体層はアモルファスである請求項８に記載の半導体構造体。
【請求項１２】
前記第２境界層はシリコン、窒素、酸素、及びアルミニウムからなる群から選択される元素からなる請求項８に記載の半導体構造体。
【請求項１３】
前記第１境界層及び前記第２境界層は同一の材料である請求項８に記載の半導体構造体。
【請求項１４】
前記誘電体層は前記第１境界層及び前記第２境界層の双方から段階的に変化しており、前記第２導電層はゼロからゼロよりも大きい一定量まで段階的に変化している請求項８に記載の半導体構造体。
【請求項１５】
前記一定量は化学量論的である請求項１４に記載の半導体構造体。
【請求項１６】
半導体基板の上方に、ランタン、アルミニウム、及び酸素からなる誘電体層を原子層化学気相成長法によって形成する工程と、
前記誘電体層を覆う電極層を形成する工程と、
前記半導体基板及び前記誘電体層の間に第１境界層を形成する工程とからなり、
前記第１境界層は酸素及びアルミニウムからなる半導体構造体の製造方法。
【請求項１７】
前記半導体基板と前記誘電体層との間に境界層を形成する工程をさらに備える請求項１６に記載の方法。
【請求項１８】
前記誘電体層と前記誘電体層を覆う前記電極層との間に第２境界層を形成する工程をさらに備える請求項１６に記載の方法。
【請求項１９】
半導体表面と導電層を有する基板から選択される第１材料と、
導電性の層である第２材料と、
前記第１及び第２材料との間に配置され、ランタン、アルミニウム、及び酸素からなり、アモルファスである第３材料と、
前記第３材料及び前記第１材料の間に設けられ、酸素及びアルミニウムからなる第４材料とからなる半導体装置。
【国際調査報告】
2004533108.tif 000027
2004533108.tif 000028
2004533108.tif 000029