(57)【要約】【課題】より低い電源電圧でも動作できる改良型サンプルおよびホールド回路を有する電子回路を提供する。【解決手段】入力データ信号（Ｕｉ、Ｉｉ）をサンプリングおよび一時的にホールドするサンプルおよびホールド回路（Ｓ／Ｈ）を具備する電子回路であって、入力データ信号（Ｕｉ、Ｉｉ）に対応するデータ電圧（Ｕｉ）のサンプリングのための手段（Ｓ；ＴＳ）、サンプル電圧（ＵＣ）を一時的にホールドする容量素子（Ｃ１）、およびサンプルするデータ電圧（Ｕ１）の電圧範囲を圧縮する手段（ＣＰＲ）を具備してなる電子回路。この電子回路はさらに、サンプル電圧（ＵＣ１）を入力データ信号（Ｕｉ、Ｉｉ）に直線的に対応するような方法で、サンプル出力データ信号（Ｉ０）に変換する膨張手段（ＥＸＰ）を備えている。例えば、これは圧縮手段（ＣＰＲ）として第一の電界効果トランジスタ（Ｔ１）を使用しまた膨張手段（ＥＸＰ）として第二の電界効果トランジスタ（Ｔ２）を使用することで実現できる。第一の電界効果トランジスタ（Ｔ１）のゲート−ソース電圧は、第一の電界効果トランジスタ（Ｔ１）のドレイン−ソース電流が入力データ信号（Ｕｉ、Ｉｉ）に対して直線的であるので、圧縮されたデータ電圧（Ｕ１）を形成する。第一（Ｔ１）および第二の（Ｔ２）電界効果トランジスタは、事実上サンプルおよびホールドカレントミラーを形成する。このため、サンプルおよびホールドカレントミラーの出力電流が入力電流に対しほぼ直線的であっても、出力電流は入力電流の被サンプルバージョンとなる。【選択図】図２
2004517522.tif 000002
【特許請求の範囲】
【請求項１】
入力データ信号をサンプリングおよびホールドするサンプルおよびホールド回路と、前記入力データ信号に相当するデータ電圧をサンプリングするスイッチング手段と、サンプリングされた電圧を一時的にホールドする容量素子とを備える電子回路であって、
サンプリングされるデータ電圧の電圧範囲を圧縮する圧縮手段を備えることを特徴とする、電子回路。
【請求項２】
前記被サンプリング電圧を前記入力データ信号にほぼ線形に対応する被サンプリング出力データ信号に変換する膨張手段をさらに備えることを特徴とする、請求項１に記載の電子回路。
【請求項３】
前記圧縮手段は、前記入力データ信号に実質的に線形に依存する電流を通すように設計されている主電流パスを有する第一のトランジスタを含み、
前記第一のトランジスタの制御電圧は、動作状態でサンプリングされるデータ電圧を構成し、
前記膨張手段は、被サンプリング電圧が動作状態で第二のトランジスタの制御電圧を構成するように第二のトランジスタを含み、
この一方、前記第二のトランジスタは、被サンプリング出力データ信号を供給する主電流パスを有する、ことを特徴とする請求項２に記載の電子回路。
【請求項４】
サンプルおよびホールド回路から発生する被サンプリングデータ信号を受信する入力を有するアナログ・デジタル・コンバータであって、前記サンプルおよびホールド回路が、請求項１乃至３のいずれかに記載のタイプであることを特徴とする、アナログ・デジタル・コンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力データ信号をサンプリングおよびホールドするサンプルおよびホールド回路と、前記入力データ信号に相当するデータ電圧をサンプリングするスイッチング手段と、サンプリングされた電圧を一時的にホールドする容量素子とを備える電子回路に関する。
【０００２】
【従来の技術】
このような電子回路は先行技術から公知であり、各種のアナログ・デジタル・コンバータにおいて特に使用されている。電子回路の設計は、低電源電圧での動作に向かう傾向がある。
【０００３】
【発明が解決しようとする課題】
公知のサンプルおよびホールド回路における最低所要電源電圧は、入力データ信号の最大電圧に相当するサンプル電圧の最大値と同等またはそれ以上である。
【０００４】
このため、公知のサンプルおよびホールド回路では、入力データ信号の最大電圧より低い電源電圧では機能しないという問題がある。
【０００５】
従って、本発明の目的は、より低い電源電圧でも動作できる改良型サンプルおよびホールド回路を有する電子回路を提供することである。
【０００６】
【課題を解決するための手段】
本発明によれば、最初に記載した電子回路は、この目的のために、サンプリングされるデータ電圧の電圧範囲を圧縮する圧縮手段を備えることを特徴とする。
【０００７】
圧縮手段の存在は容量素子間のサンプル電圧の最大値を低減する。この結果、電子回路はより低い電源電圧で動作するとができる。
【０００８】
本発明にかかる電子回路の実施の一態様は、上記被サンプリング電圧を上記入力データ信号にほぼ線形に対応する被サンプリング出力データ信号に変換する膨張手段をさらに備えることを特徴とする。
【０００９】
上記膨張手段は、入力データ信号にほぼ線形に依存する電流を供給する。この結果、出力データ信号は、実質的にひずみを起こすことなく、同時にそれにもかかわらず電子回路はより低い電源電圧で動作することができる。
【００１０】
本発明にかかる電子回路の実施の一態様は、上記圧縮手段が、上記入力データ信号に実質的に線形に依存する電流を通すように設計されている主電流パスを有する第一のトランジスタを含み、上記第一のトランジスタの制御電圧が、動作状態でサンプリングされるデータ電圧を構成し、上記膨張手段が、被サンプリング電圧が動作状態で第二のトランジスタの制御電圧を構成するように第二のトランジスタを含み、この一方、上記第二のトランジスタが、被サンプリング出力データ信号を供給する主電流パスを有する、ことを特徴とする。
【００１１】
上記第一および第二のトランジスタは相互に整合されており、そのため実際にカレントミラーを形成する。すなわち、カレントミラーの出力電流は、カレントミラーの入力電流の被サンプリングバージョンである。上記第一および第二のトランジスタは、バイポーラトランジスタまたは電界効果トランジスタとして構成されてもよい。
【００１２】
【発明の実施の形態】
添付図面を参照しながら、本発明をさらに詳細に説明する。
【００１３】
添付図面において、同じ構成要素または素子には同じ参照記号を付与している。
【００１４】
図１は、本発明によるサンプルおよびホールド回路の原理を示す線図である。この回路は、圧縮手段ＣＰＲ、クロック信号ＣＬＫの制御を受けるスイッチング手段Ｓ、コンデンサＴ１で構成する容量素子および膨張手段ＥＸＰを具備してなる。圧縮手段ＣＰＲは、入力電圧Ｕ１または入力電流Ｉｊの形をとった入力データ信号を受け取り、この入力データ信号を圧縮データ電圧Ｕ１に変換する。データ電圧Ｕ１は、被サンプリング電圧ＵＣ１が発生しコンデンサＣ１で保持されるように、スイッチング手段Ｓによってサンプリングされる。被サンプリング電圧ＵＣ１は、膨張手段により、出力電流Ｉｏによって形成される出力データ信号に変換される。
【００１５】
図２は、本発明によるサンプルおよびホールド回路Ｓ／Ｈの実施の一形態を示す図である。圧縮手段ＣＰＲは、第一の電界効果トランジスタＴ１と、ＤＣ電流を第一の電界効果トランジスタＴ１経由で送る電流源ＣＳとによって構成される。膨張手段ＣＰＲは、第二の電界効果トランジスタＴ２で構成される。サンプルおよびホールド回路Ｓ／Ｈは、さらに、非反転入力，反転入力および出力をもつ増幅器ＡＭＰ，抵抗器Ｒ，図２のスイッチング手段を形成する電界効果トランジスタＴＳおよびコンデンサＣ１で構成される。抵抗器Ｒは，入力端子１と増幅器ＡＭＰの非反転入力との間に接続されている。第一の電界効果トランジスタＴ１は、ゲートにより、増幅器ＡＭＰの出力に接続されている。トランジスタＴ１のソースは基準電圧に接続されている。トランジスタＴ１のドレインは電流源ＣＳおよび増幅器ＡＭＰの非反転入力に接続されている。この例では電界効果トランジスタＴＳと共に構成されているスイッチングトランジスタは、ソースにより、第一の電界効果トランジスタＴ１のゲートに、またドレインにより第二の電界効果トランジスタＴ２のゲートに接続されている。トランジスタＴＳのゲートは、第一の電界トランジスタＴ１のゲートとソースとの間にあるデータ電圧Ｕ１をサンプリングし、また被サンプリング電圧ＵＣ１をコンデンサＣ１に供給することができるようにクロック信号を受信する。この回路は次のように動作する。増幅器ＡＭＰと電界効果トランジスタＴ１は負のフィードバックシステムを構成するので、増幅器ＡＭＰの非反転入力はいわゆる仮想の接地を形成する。この結果、入力電圧Ｕｉは、抵抗器Ｒを介して、第一のトランジスタＴ１のドレイン−ソースパスを流れる入力電流Ｉｉに変換される。これにより，第一のトランジスタＴ１のゲートとソース間にゲートソース電圧を発生し，データ電圧Ｕ１を構成する。この電界効果トランジスタＴ１の特性のために、データ電圧Ｕ１は入力電圧の被圧縮バージョンとなる。また，さらに直接的にいうと、データ入力電流Ｉｉを第一の電界効果トランジスタＴ１のドレイン−ソースパスを通して流すこともできる。例えば、抵抗器Ｒと増幅器ＡＭＰを省略しまた第一の電界効果トランジスタＴ１のゲートおよびドレインを入力端子１に接続することで，これを実現することができる。データ電圧Ｕ１は，スイッチの機能をする電界効果トランジスタＴＳによりサンプリングされるので、被サンプリング電圧は一時的にコンデンサＣ１に保存される。第二の電界効果トランジスタＴ２は、この被サンプリング電圧ＵＣ１を出力電流Ｉ０に変換する。第一および第二の電界効果トランジスタＴ１およびＴ２は相互に整合しているので、出力電流Ｉ０は入力電流Ｉｉに対し、従って入力電圧Ｕｉに対しても線形となっている。
【００１６】
図３は、図２の原理に準じた二つのサンプルおよびホールド回路で構成されるアナログ・デジタル・コンバータＡＤＣの回路図である。第二のサンプルおよびホールド回路の素子には、同じ参照記号を割り当てられているが、文字Ｂを加えてある。実際のアナログ・デジタル・コンバータは、最上位ビットを発生させるＡＤＣの第一の部分および下位（残り）ビットを発生させるＡＤＣの第二の部分で構成されている。第一および第二の部分は、通常それぞれ、粗部分および微細部分と呼ばれる。ＡＤＣは、ゲートによって第二の電界効果トランジスタＴ２のゲートにまたソースによって第二の電界効果トランジスタＴ２のソースに接続されている電界効果トランジスタＴ３をさらに備える。第二の電界効果トランジスタＴ２のドレイン−ソースパスを流れるのと同じ電流Ｉ０が第三のトランジスタＴ３のドレイン−ソースパスを流れる。第二のトランジスタＴ２によって供給される電流Ｉ０は、粗アナログ・デジタル・コンバータＡＤ１によってＭＳＢと呼ばれる最上位ビットに変換される。これらのビットＭＳＢは、いわゆる粗電流Ｉｃｏａｒｓｅを供給するため、デジタル−アナログコンバータＤＡに供給される。トランジスタＴ３によって供給される電流ＩｃｏａｒｓｅとＩ０との差は、Ｉｒｅｓと呼ばれる。Ｉｒｅｓは、いわゆる残留電流であり、まだ発生していないアナログ・デジタル・コンバータＡＤＣのＬＳＢビットに関する情報を含んでいる。残留電流Ｉｒｅｓは、第二のサンプルおよびホールド回路の入力に供給され、第一のサンプルおよびホールド回路の入力電流Ｉｉと同じ方法で処理される。最後に、トランジスタＴ２Ｂは、ＬＳＢと呼ばれる最下位ビットを与えるために微細アナログ・デジタル・コンバータＡＤ２で変換されるＩ０Ｂと称される電流を供給する。ビットＭＳＢおよびＬＳＢは一体となって完全なデジタルワードを形成する。
【００１７】
上記電子回路は、個別の部品として実装してもよいし、集積回路の一部として使ってもよい。電界効果トランジスタの代わりに，バイポーラトランジスタを使ってもよい。また、Ｎ導電型トランジスタを全てＰ導電型トランジスタに代えてもよい。
【図面の簡単な説明】
【図１】
本発明によるサンプルおよびホールド回路の動作原理を示す線図である。
【図２】
本発明によるサンプルおよびホールド回路の実施の一形態を示す。
【図３】
図２の実施形態によるサンプルおよびホールド回路を二つ備えたアナログ・デジタル・コンバータを示す。
【符号の説明】
Ｕ１、Ｉｉ  入力データ信号
Ｓ／Ｈ    サンプルおよびホールド回路
Ｓ、ＴＳ  スイッチング手段
ＵＣ１  被サンプリング電圧
Ｃ１  コンデンサ
ＣＰＲ  圧縮手段
ＥＸＰ  膨張手段
Ｔ１  第一のトランジスタ
Ｔ２  第二のトランジスタ
Ｕ０、Ｉ０  サンプル出力データ信号
【国際公開パンフレット】
2004517522.tif 000003
2004517522.tif 000004
2004517522.tif 000005
2004517522.tif 000006
2004517522.tif 000007
2004517522.tif 000008
2004517522.tif 000009
2004517522.tif 000010
2004517522.tif 000011
【国際調査報告】
2004517522.tif 000012
2004517522.tif 000013
2004517522.tif 000014