(57)【要約】パッケージ化された集積回路およびその回路の製造方法に関し、基板の平面に置かれ該基板の上に電気回路が形成された集積回路基板と、この集積回路基板を封入し、この基板の平面に全体として平行な第１と第２の平らな表面を規定するパッケージと、各々が前記基板の平面で前記電気回路に接続された複数の電気接点とを備える。前記複数の電気接点の少なくとも数個は前記第１の平らな表面上に延び、かつ前記複数の電気接点の少なくとも数個は前記第２の平らな表面上に延びる。
2004534375.tif 000002
【特許請求の範囲】
【請求項１】
基板の平面に置かれ該基板の上に電気回路が形成された集積回路基板と、
前記集積回路基板を封入し該基板の平面に全体として平行な第１および第２の平らな表面を規定するパッケージと、
各々が前記基板の平面で前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点と、
を備えたことを特徴とするパケージ集積回路。
【請求項２】
前記パッケージがチップ規模のパッケージである、
請求項１に記載のパケージ集積回路。
【請求項３】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１に記載のパケージ集積回路。
【請求項４】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１に記載のパケージ集積回路。
【請求項５】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２に記載のパケージ集積回路。
【請求項６】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２に記載のパケージ集積回路。
【請求項７】
基板の平面に置かれ該基板の上に電気回路が形成された集積回路基板と、前記集積回路基板を封入し該基板の平面に全体として平行な第１および第２の平らな表面を規定するパッケージと、各々が前記電気回路に接続される複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点と、を備えたパケージ集積回路と、
前記第２の平らな表面上に取付けられ、かつ該第２の平らな表面により支持され、かつ該第２の平らな表面に沿って延びる前記複数の電気接点の少なくとも一つに電気的に結合された、少なくとも一つの付加的電気回路要素と、
を備えたことを特徴とするパケージ集積回路アセンブリ。
【請求項８】
前記少なくとも一つの付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを備える、
請求項７に記載のパケージ集積回路アセンブリ。
【請求項９】
前記パッケージがチップ規模のパッケージである、
請求項７に記載のパケージ集積回路アセンブリ。
【請求項１０】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項７に記載のパケージ集積回路。
【請求項１１】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項７に記載のパケージ集積回路。
【請求項１２】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項９に記載のパケージ集積回路。
【請求項１３】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項９に記載のパケージ集積回路。
【請求項１４】
基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、
前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、
各々が前記基板の平面で前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、
前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離する、
各ステップを備えることを特徴とするパケージ集積回路の製造方法。
【請求項１５】
前記複数の個々のチップパッケージがチップ規模のパッケージである、
請求項１４に記載のパケージ集積回路の製造方法。
【請求項１６】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１４に記載の方法。
【請求項１７】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１４に記載の方法。
【請求項１８】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１５に記載の方法。
【請求項１９】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項１５に記載の方法。
【請求項２０】
基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、
前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、
各々が前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、
前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離し、
前記複数の個々のチップパッケージの少なくとも一つの前記第２の平らな表面上に、前記第２の平らな表面により支持されかつ該第２の平らな表面に沿って延びる前記複数の電気的接点の少なくとも一つに電気的に結合される少なくとも一つの付加的電気回路要素を、取付ける、
各ステップを備えることを特徴とするパケージ集積回路アセンブリの製造方法。
【請求項２１】
前記少なくとも一つの付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを備える、
請求項２０に記載のパケージ集積回路アセンブリの製造方法。
【請求項２２】
前記複数の個々のチップパッケージがチップ規模のパッケージである、
請求項２０に記載のパケージ集積回路の製造方法。
【請求項２３】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２０に記載のパケージ集積回路。
【請求項２４】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２０に記載のパケージ集積回路。
【請求項２５】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２２に記載のパケージ集積回路。
【請求項２６】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２２に記載のパケージ集積回路。
【請求項２７】
基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、
前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、
各々が前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、
前記複数の個々のチップパッケージの少なくとも一つの前記第２の平らな表面上に、前記第２の平らな表面により支持されかつ該第２の平らな表面に沿って延びる前記複数の電気的接点の少なくとも一つに電気的に結合される少なくとも一つの付加的電気回路要素を、取付け、
前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離する、
各ステップを備えることを特徴とするパケージ集積回路アセンブリの製造方法。
【請求項２８】
前記少なくとも一つの付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを備える、
請求項２７に記載のパッケージ集積回路アセンブリの形成方法。
【請求項２９】
前記複数の個々のチップパッケージがチップ規模のパッケージである、
請求項２７に記載のパッケージ集積回路の製造方法。
【請求項３０】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２７に記載のパッケージ集積回路。
【請求項３１】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２７に記載のパッケージ集積回路。
【請求項３２】
前記パッケージが可視光線に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２９に記載のパッケージ集積回路。
【請求項３３】
前記パッケージが赤外線放射に対し少なくとも部分的に透明な少なくとも一部分を有する、
請求項２９に記載のパッケージ集積回路。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は集積化されパッケージ化されたパッケージ集積回路およびパッケージ集積回路の製造方法に関する。
【０００２】
同時係属出願への参考資料
出願人は、２００１年１２月２１日に出願された「パッケージ化された集積回路およびその製造方法」と題するイスラエル特許出願、第１４０，４８２号および２００１年１月１１日に出願された「パッケージ化された集積回路およびその製造方法」と題する米国特許出願番号、第０９／７５８，９０６号の優先権を、ここに主張する。
発明の背景
パッケージ化された集積回路の種々の形式が従来技術において知られている。下記の本願発明者の特許および公開特許出願ならびにこれらに対して引用された文献は、従来技術のものである。
【０００３】
ＵＳＰ（米国特許）：第４，５５１，６２９号、第４，７６４，８４６号、第４，７９４，０９２号、第４，８６２，２４９号、第４，９８４，３５８号、第５，１０４，８２０号、第５，１２６，２８６号、第５，２６６，８３３号、第５，５４６，６５４号、第５，５６７，６５７号、第５，６１２，５７０号、第５，６５７，２０６号、第５，６６１，０８７号、第５，６７５，１８０号、第５，７０３，４００号、第５，８３７，５６６号、第５，８４９，６２３号、第５，８５７，８５８号、第５，８５９，４７５号、第５，８６９，３５３号、第５，５８８，８８４号、第５，８９１，７６１号、第５，９００，６７４号、第５，９３８，０４５号、第５，９８５，６９５号、第６，００２，１６３号、第６，０４６，４１０号、第６，０８０，５９６号、第６，０９２，２８０号、第６，０９８，２７８号、第６，１２４，６３７号、第６，１３４，１１８号、欧州特許：ＥＰ４９０７３９Ａ１、日本特許公開公報：ＪＰ６３−１６６７１０国際公開：ＷＯ８５／０２２８３、ＷＯ８９／０４１１３、
ＷＯ９５／１９６４５
下記文献の公表
１９９３年のウェハスケール（規模）のインテグレーション（統合）に関する国際会議、Ｐ．Ｏ．Ｂｏｘ ８， Ｓｃｈｅｎｅｃｔａｄｙ， Ｎ．Ｙ． １２３０１， ＵＳＡ のＧＥ社の共同研究開発の Ｒ．Ｊ．Ｗｏｊｎａｒｏｗｓｋｉ， Ｒ．Ａ．Ｆｉｌｌｉｏｎ， Ｂ．Ｇｏｒｏｗｉｔｚ ａｎｄ Ｒ．Ｓａｉａ による「Ｔｈｒｅｅ Ｄｉｍｅｎｓｉｏｎａｌ Ｈｙｂｒｉｄ Ｗａｆｅｒ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｕｓｉｎｇ ｔｈｅ ＧＥ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ」
１９９７年１２月、半導体国際、Ｄｅｎｓｅ−Ｐａｃ Ｍｉｃｒｏｓｙｓｔｅｍｓ 社の「Ｍ−ＤＥＮＳＵＳ」、ｐ．５０
２７ Ｊａｎｉｓ Ｗａｙ， Ｓｃｏｔｔｓ Ｖａｌｌｅｙ， ＣＡ． ９５０６６， ＵＳＡ のキュービックメモリ社による「Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ Ｃｕｂｉｃ Ｍｅｍｏｒｙ， Ｉｎｃ．」
２０００年１月、インテル社、Ｉｎｔｅｌ（ｒ） Ｓｔａｃｋｅｄ−ＣＳＰ による「Ａ Ｈｉｇｈｌｙ Ｉｎｔｅｇｒａｔｅｄ Ｍｅｍｏｒｙ Ｓｕｂｓｙｓｔｅｍ ｆｏｒ ｔｈｅ Ｓｍａｌｌｅｒ Ｗｉｒｅｌｅｓｓ Ｄｅｖｉｃｅｓ」
１９９９年、台湾のＡＳＥ，Ｒ＆Ｄグループの Ｓｕｎｇ−Ｆｅｉ Ｗａｎｇ による「Ｐｒｏｄｕｃｔ Ｃｏｎｓｔｒｕｃｔｉｏｎ Ａｎａｌｙｓｉｓ （Ｓｔａｃｋ ＣＳＰ）」
１０５０ Ｅａｓｔ Ａｒｑｕｅｓ Ａｖｅｎｕｅ， Ｓｕｎｎｙｖａｌｅ， ＣＡ． ９４０８６， ＵＳＡ の米国三菱電機社の三菱半導体（グループ）による「Ｆｏｕｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｅｒｓ Ａｇｒｅｅ ｔｏ Ｕｎｉｆｉｅｄ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ ｆｏｒ Ｓｔａｃｋｅｄ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅｓ」
１９９９年１２月、半導体国際、工学ニュース、Ｊｏｈｎ Ｂａｌｉｇａ による「Ａｓｓｅｍｂｌｉｅｓ ＆ Ｐａｃｋｉｎｇ」
１９９９年、台湾のＡＳＥ，Ｒ＆Ｄグループの Ｓｕｎｇ−Ｆｅｉ Ｗａｎｇ による「＜ ｍｉｌｓ Ｗａｆｅｒ Ｔｈｉｃｋｎｅｓｓ Ｓｏｌｕｔｉｏｎ （ＤＢＧ Ｔｅｃｈｎｏｌｏｇｙ）」
１９９４年１１月、Ｇａｒｄｅｎ Ｇｒｏｖｅ， Ｃａｌｉｆｏｒｎｉａ， ＵＳＡの ＤｅｎｓｅＰａｃ Ｍｉｃｒｏｓｙｓｔｅｍｓ による「Ｍｅｍｏｒｙ Ｍｏｄｕｌｅｓ Ｉｎｃｒｅａｓｅ Ｄｅｎｓｉｔｙ」、Ｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｐｒｏｄｕｃｔｉｏｎ、ｐ．２４
２０００年１月、半導体国際の「Ｆｉｒｓｔ Ｔｈｒｅｅ−ｃｈｉｐ Ｓｔａｋｅｄ ＣＳＰ Ｄｅｖｅｌｏｐｅｄ」、ｐ．２２
２０００年２月、半導体国際の「Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐａｃｋｉｎｇ： Ｔｈｅ Ｎｅｘｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｈａｌｌｅｎｇｅ」、ｐｐ．９１−１００
１９９８年５月、半導体国際の「３−Ｄ ＩＣ Ｐａｃｋｉｎｇ」、ｐ．２０
１９９９年１月、サンディエゴ、国際システムパッケージングシンポジウムの Ｊ．Ｗｏｌｆ， Ｐ．Ｇｅｒｌａｃｈ， Ｅ．Ｂｅｙｎｅ， Ｍ．Ｔｏｐｐｅｒ， Ｌ．Ｄｉｅｔｒｉｃｈ， Ｋ．Ｈ．Ｂｅｃｋｓ， Ｎ．Ｗｅｒｍｅｓ， Ｏ． Ｅｈｒｍａｎｎ ａｎｄ Ｈ． Ｒｅｉｃｈｌ による「Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｉｘｅｌ Ｄｅｔｅｃｔｏｒ Ｍｏｄｕｌｅ Ｕｓｉｎｇ Ｆｌｉｐ Ｃｈｉｐ ａｎｄ Ｔｈｉｎ Ｆｉｌｍ Ｔｅｃｈｎｏｌｏｇｙ」
１９９９年、電気化学固体状態書簡２（１０）の Ａ．Ｆａｎ， Ａ．Ｒａｈｍａｎ および Ｒ．Ｒｉｅｆ による「Ｃｏｐｐｅｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」、ｐｐ．５３４−５３６
１９９９年１２月、半導体国際のＪ．Ｂａｌｉｇａ による「Ｆｒｏｎｔ−Ｅｎｄ ３−Ｄ Ｐａｃｋｉｎｇ」
上記文献も従来技術のものである。
発明の概要
本発明は、改良されたパッケージ化された集積回路（パッケージ集積回路）およびその製造方法の提供を追求するものである。
【０００４】
したがって、本発明の好適実施例によれば、基板の平面に置かれ該基板の上に電気回路が形成された集積回路基板と、前記集積回路基板を封入し該基板の平面に全体として平行な第１および第２の平らな表面を規定するパッケージと、各々が前記基板の平面で前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点と、を含むことを特徴とするパッケージ集積回路が提供される。
【０００５】
さらに、本発明の好適実施例によれば、そのパッケージは、チップ規模のパッケージである。
【０００６】
加えて、本発明の好適実施例によれば、そのパケージは、可視光線に対し少なくとも部分的に透明な少なくとも一部を含む。あるいは、そのパッケージは、赤外線放射に対し部分的に透明な少なくとも一部を含む。
【０００７】
本発明の他の形態によれば、基板の平面に置かれ該基板の上に電気回路が形成された集積回路基板と、前記集積回路基板を封入し該基板の平面に全体として平行な第１および第２の平らな表面を規定するパッケージと、各々が前記電気回路に接続される複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点と、を備えたパケージ集積回路と、前記第２の平らな表面上に取付けられ、かつ該第２の平らな表面により支持され、かつ該第２の平らな表面に沿って延びる前記複数の電気接点の少なくとも一つに電気的に結合された、少なくとも一つの付加的電気回路要素と、を含むことを特徴とするパッケージ集積回路アセンブリもまた提供される。
【０００８】
本発明の他の好適形態によれば、前記付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを含む。
【０００９】
加えて、本発明の好適実施例によれば、そのパケージは、可視光線に対し少なくとも部分的に透明な少なくとも一部を含む。あるいは、そのパッケージは、赤外線放射に対し少なくとも部分的に透明な少なくとも一部を含む。
【００１０】
さらにまた、本発明の好適実施例によれば、そのパッケージは、チップ規模のパッケージである。
【００１１】
さらに、本発明の好適実施例によれば、パケージ集積回路の製造方法が提供される。この方法は、基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、各々が前記基板の平面で前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離する、各ステップを含むことを特徴とする。
【００１２】
さらにまた、本発明の好適実施例によれば、その複数の個々のチップパッケージは、チップ規模のパッケージである。
【００１３】
加えて、本発明の好適実施例によれば、そのパケージは、可視光線に対し少なくとも部分的に透明な少なくとも一部を含む。あるいは、そのパッケージは、赤外線放射に対し少なくとも部分的に透明な少なくとも一部を含む。
【００１４】
さらに、本発明の他の好適実施例によれば、パケージ集積回路アセンブリの製造方法が提供される。この方法は、基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、各々が前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離し、前記複数の個々のチップパッケージの少なくとも一つの前記第２の平らな表面上に、前記第２の平らな表面により支持されかつ該第２の平らな表面に沿って延びる前記複数の電気的接点の少なくとも一つに電気的に結合される少なくとも一つの付加的電気回路要素を、取付ける、各ステップを含むことを特徴とする。
【００１５】
さらに、本発明の好適実施形態によれば、前記付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを備える。
【００１６】
加えて、本発明の好適実施例によれば、そのパケージは、可視光線に対し少なくとも部分的に透明な少なくとも一部を含む。あるいは、そのパッケージは、赤外線放射に対し少なくとも部分的に透明な少なくとも一部を含む。
【００１７】
さらに、本発明のさらに他の好適実施例によれば、パケージ集積回路アセンブリの製造方法が提供される。この方法は、基板の平面に置かれ該基板の上に電気回路が形成される集積回路基板をウェハスケールで製造し、前記集積回路基板を封入し、該基板の平面に全体として平行な第１および第２の平らな表面を規定するウェハ規模パッケージを提供し、各々が前記電気回路に接続する複数の電気接点であって、該複数の電気接点のうち少なくとも数個が前記第１の平らな表面上に延び、かつ該複数の電気接点のうち少なくとも数個が前記第２の平らな表面上に延びる、複数の電気接点を、前記ウェハ規模パッケージ上に形成し、前記複数の個々のチップパッケージの少なくとも一つの前記第２の平らな表面上に、前記第２の平らな表面により支持されかつ該第２の平らな表面に沿って延びる前記複数の電気的接点の少なくとも一つに電気的に結合される少なくとも一つの付加的電気回路要素を、取付け、前記ウェハ規模パッケージ内の前記集積回路基板を複数の個々のチップパッケージに分離する、各ステップを含むことを特徴とする。
【００１８】
さらに、本発明の好適実施形態によれば、前記付加的電気回路要素は、受動的電気構成要素、光発生要素、熱発生要素、光検出要素、集積回路、ハイブリッド回路、環境センサ、放射センサ、マイクロ機械式センサ、機械式アクチュエータおよび力センサからなるグループから選択された電気的コンポーネントを含む。
【００１９】
加えて、本発明の好適実施例によれば、そのパケージは、可視光線に対し少なくとも部分的に透明な少なくとも一部を含む。あるいは、そのパッケージは、赤外線放射に対し少なくとも部分的に透明な少なくとも一部を含む。
【００２０】
本発明は、添付図面を参照した以下に記す詳細な説明により、より十分に理解かつ評価されるであろう。
好適実施例の詳細説明
図１を参照する。図１は本発明の好適実施例にしたがって構成され動作するチップ規模のパッケージ化された集積回路を簡略的に描いた図である。図１は本発明の好適実施例にしたがって構成され動作する集積回路の好適実施例を示し、比較的薄く密な、環境的に保護され機械的に強化されたパッケージ化された、縁の表面や平らな表面に沿ってメッキされた多数の電気接点を有する集積回路１０を含む。
【００２１】
出願人が公表したＰＣＴ出願ＷＯ９５／１９６４５に記した装置と同様な従来技術の装置と対比して、図１に示すパッケージ化された集積回路は、回路の第１の平らな表面１４に沿って延びる電気接点１２を有し、かつ回路の反対側に面する第２の平らな表面１８に沿って延びる電気接点１６を有することを特徴とする。この構成は、パッケージ化された集積回路を一つの積み重ねられた装置に都合よく取付けることを可能にする。
【００２２】
図１に示されるように、パッケージ化された集積回路１０は、平らな表面１４および１８に対して非垂直に延びる複数の全体として平らな縁の表面を含む。これらの縁の表面は、第１と第２の縁表面２０と２２を含み、各縁表面はシリコン基板２４の平面に交差する。この基板上には、集積回路２６がその上に形成され、その（シリコン基板）平面を僅かに越えた位置から平らな表面１４へ延びる。
【００２３】
第３と第４の縁表面３０、３２もまた設けられ、各縁表面はシリコン基板２４の平面に交差し、その（シリコン基板）平面を僅かに越えた位置から平らな表面１８へ延びる。第５と第６の縁表面４０、４２も設けられ、その何れもシリコン基板２４の平面に交差しない。各縁表面４０、４２は、表面３０と３２のうちのそれぞれ一つに交差し、そこから平らな表面１４へ延びる。加えて、第７と第８の縁表面５０、５２も設けられ、その何れもシリコン基板２４の平面に交差しない。各縁表面５０、５２は、表面２０と２２のうちのそれぞれ一つに交差し、そこから平らな表面１８へ延びる。
【００２４】
接点１２が、個々の縁表面２０と２２に沿って平らな表面１４上に延び、その（シリコン基板２４）平面内でシリコン基板２４から延びるパッド６０の縁と電気的に接触していることが判る。接点１６が、個々の縁表面３０と３２に沿って平らな表面１８上に延び、その（シリコン基板２４）平面内でシリコン基板２４から延びるパッド６２の縁と電気的に接触していることも判る。
【００２５】
さて、図２Ａ、２Ｂおよび２Ｃを参照する。これらは、本発明の好適実施例にしたがって構成され動作するパッケージ化された集積回路アセンブリの三つの例を簡略的に描いた図である。
【００２６】
図２Ａは、その平らな表面７２の上に取付けられパッケージ化された集積回路７０、集積回路７８および７４のような複数の他の電気装置を示す。例えば、集積回路７４は平らな表面７２上に形成された一対の接点７６に電気的に接触しており、一方、集積回路７８は平らな表面７２上に形成された６つの接点７６に電気的に接触していることが判る。
【００２７】
図２Ｂは、その平らな表面８２の上に取付けられパッケージ化された集積回路８０、４つの集積回路８４のような複数の他の電気装置を示す。例えば、各集積回路８４は平らな表面８２上に形成された一対の接点８６に電気的に接触していることが判る。
【００２８】
図２Ｃは、集積回路９２の接点９４が集積回路９０の対応接点９６に電気的に接触している、積み重ねられた装置内に取付けられた一対のパケージ化された集積回路９０と９２を示す。この形式の集積回路を２つを越えてスタック（積み重ね）したものを設けることができ、これらの集積回路が、整列されて（位置合せ精度をもって）互いに積み重ねられる必要がないことは有り難いことであり、それゆえ分岐スタックが設けられる。
【００２９】
次に、図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅおよび３Ｆを参照する。これらは、本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す図と断面図である。
【００３０】
本発明の好適実施例によれば、図３Ａ、３Ｂおよび３Ｃに示すように、従来技術によりその上に形成された複数の仕上がったダイ１２２を有する完成品のシリコンウェハ１２０は、エポキシ樹脂の層１２８を介して活性表面１２４で保護絶縁カバープレート１２６に接着されている。絶縁カバープレート１２６は、典型的に、ガラス、石英、サファイアまたは何等かの他の適切な絶縁基板を有する。図３Ａはカバープレート１２６とウェアハ１２０の初期相互構成を示し、図３Ｂは最終配置を示し、図３Ｃは接着状態の断面を示す。
【００３１】
プレート１２６は、スペクトルフィルタとして作用するように、くすんでいる（不透明）かまたは透明か、あるいは色付きかまたは薄く色付けされたものであってよい。代わりに、二色性のまたは色付けされたスペクトルフィルタは、カバープレート１２６の少なくとも一つの表面上に形成されてもよい。
【００３２】
シリコンウェハ１２０の従来技術による製造の所定の複数段階が、ウェハが本発明にしたがって用いられたとき、除去できることは有り難いことである。これらの複数段階は、パッド上の開口から、ウェハの ｂａｃｋ ｇｒｉｎｄｉｎｇ（背面研磨）、ウェハの ｂａｃｋ ｍｅｔａｌ ｃｏａｔｉｎｇ（背面金属塗布）の準備を含む。
【００３３】
完成品のシリコンウェハ１２０は、その中の適切な場所のどこにでも従来の石版印刷技術により統合カラーフィルタアレーを備えて形成できる。図３Ａ、３Ｂおよび３Ｃに示す接着段階の前に、フィルタ面がカバープレート１２６とエポキシ層１２８の間に横たわるように、フィルタはカバープレート１２６の上に従来技術により形成し構成できる。
【００３４】
上述した接着段階に続いて、シリコンウェハ１２０は、図３Ｄに示すように、削られて好ましくは典型的には１００μｍの厚さに減少する。このウェハの厚さの減少は、絶縁カバープレート１２６との接着により与えられる付加的機械的強度により可能となる。
【００３５】
ウェハの厚さの減少に続いて、付加的ではあるが、ウェハは、個々のダイを分離する予め決定されたｄｉｃｅ（刻み）ラインに沿ってその背面表面に沿って写真石版印刷処理を用いてエッチングされる。エッチングされたチャンネル１３０は、このように製造され、シリコン基板の厚さ、典型的には１００μｍの厚さ、の全部を通って延びる。エッチングされたウェハを図３Ｅに示す。
【００３６】
上述したエッチングは、典型的には、図３Ｅに示すように、シリコンをフィールド酸化層へエッチングするように、従来技術のシリコンエッチング溶液で、例えば２．５％のフッ化水素酸、５０％の硝酸、１０％の酢酸および３７．５％の水の混合液で、行われる。
【００３７】
シリコンエッチングの結果、各々が約１００μｍの厚さのシリコンを有する複数の分離したダイ１４０が得られる。
【００３８】
図３Ｆに示されるように、シリコンエッチングに続いて、第２の絶縁パッキング層１４２が絶縁パッキング層１２６に対向する側でダイ１４０に接着され、エポキシ層１４４は、ダイ１４０と層１４２の間に横たわり、エポキシはダイ１４０間のエッチングチャンネル１３０で境界を定められる割れ目を満たしている。ある応用において、パッキング層１４２およびエポキシ層１４４は、両方とも、視認可能な周波帯または赤外線周波帯のような関連のあるスペクトル周波帯において透明である。
【００３９】
エッチングウェハ１２０と第１および第２絶縁パッキング層１２６および１４２とのサンドウィッチは、次に、複数の予めパッケージ化された集積回路のアウトラインに沿ったノッチ（刻み）を規定する隣接したダイ１４０間の割れ目に沿って横たわるライン１５０に沿って部分的にカットされる。ライン１５０は、図３Ｆに示すように、ノッチに沿ったダイの縁がシリコン１４０の外側から少なくとも距離ｄだけ離れるように、選択されることは特筆すべきことである。
【００４０】
図３Ｆのサンドウィッチをライン１５０に沿って部分的にカットすることが、シリコンウェハ１２０上の多数のパッドの縁を露出し、パッドの縁がこのように露出されるとき、ダイ１４０上の接触表面を規定することは、特筆すべきことである。これらの接触表面は、図１に示され、かつ図１においてそれぞれ参照番号６０または６２により示される接点１２または１６のような接点と電気的に接触している。
【００４１】
ノッチがグリッドパターンにおいて図３Ｆのサンドウィッチ内に形成され、第１方向におけるノッチが、サンドウィッチの第１平らな表面から内側に形成され、そしてシリコン基板１２０の活性表面の平面を介してカットされ、かつ第１方向に垂直な第２方向におけるノッチが、第１平らな表面に平行かつこれに対向する、サンドウィッチの第２平らな表面から内側に形成され、そしてシリコン基板１２０の活性表面の平面を介してカットされる、ことは本発明に特有な特徴である。
【００４２】
図４Ａは図３Ｆのサンドウィッチのノッチング（刻み付け）、典型的には基板１４２から内側に延びるノッチ１８０の製造、シリコン基板１２０の活性表面の平面１６０への結合を示す。図４Ｂは図４Ａのサンドウィッチのノッチング、基板１２６から内側へのノッチ１８１の製造を示す。図４Ｂのノッチ１８１は図４Ａおよび４Ｂのノッチ１８０に垂直に延び、両方のノッチ１８０、１８１は平面１６０を通過することが判る。
【００４３】
次に、本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶ−Ｖおよび図４ＢにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である図５Ａ、５Ｂ、５Ｃ、５Ｄおよび５Ｅを参照する。
【００４４】
図５Ａは図３Ｆのサンドウィッチを図３Ｆより明瞭に示す断面図であり、ダイ１４０と平面１６０（図４Ａおよび４Ｂ）においてその外側に延びるパッド１７２を示す。図３Ｆに示される残りの構成要素は、図５Ａにおいて同一参照番号により示されている。
【００４５】
図５Ｂは図４Ａに示されるノッチ１８０を示す。
【００４６】
図５Ｃは図４Ａに関連して上述したように部分的に切ることにより製造されたノッチ１８０の好適断面構成を示す。垂直ライン１８２は、露出した断面のパッド表面６２（図１）を規定するパッド１７２とのノッチ１８０の交線を示す。垂直ライン１８４は、後の段階においてダイを個々の集積回路に分離する引続きの最終カット位置を示す。
【００４７】
図５Ｄは縁３０および３２に沿った金属接点１６（図１）および表面１８の部分（図１）の構成を示す。これらの接点は、何れかの適切な金属堆積技術によって形成でき、ノッチ１８０の内側に延びることが判る。このように、パッド１７２の表面６２に電気的な接触を確立する。
【００４８】
ダイを個々のチップに最初に分離することなく、金属接点がパッド１７２の表面６２と電気的に接触すべくダイ上に形成されることは特筆すべきことである。
【００４９】
図５Ｅは個々に予めパッケージ化された集積回路装置に刻み込まれたウェハの個々のダイ上に形成された金属接点の形成に引き続いて、ライン１８４に沿った、ウェハ上の個々のダイへ引続き刻み込むことを示す。
【００５０】
図６Ａ、６Ｂ、６Ｃ、６Ｄおよび６Ｅは、本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【００５１】
図６Ａは、図３Ｆのサンドウィッチを図３Ｆより明瞭に示す断面図であり、ダイ１４０と、パッド１７２が沿って延びる方向に垂直な方向における平面１６０（図４Ａおよび４Ｂ）においてその外側に延びるパッド２７２とを示す。図３Ｆに示す残りの構成要素は、図６Ａにおいて同一参照番号により示されている。
【００５２】
図６Ｂは図４に示すノッチ１８１を示す。
【００５３】
図６Ｃは図４Ｂに関連して上述したように部分的に切ることにより製造されたノッチ１８１の好適断面構成を示す。垂直ライン２８２は、露出した断面パッド表面６０（図１）を規定するパッド２７２とのノッチ１８１の交線を示す。垂直ライン２８４は、後の段階においてダイを個々の集積回路に分離する引続きの最終カット位置を示す。
【００５４】
図６Ｄは縁２０および２２に沿った金属接点１２（図１）および表面１４の部分（図１）の構成を示す。これらの接点は、何れかの適切な金属堆積技術によって形成でき、ノッチ１８１の内側に延びることが判る。このように、パッド２７２の表面６０に電気的な接触を確立する。
【００５５】
ダイを個々のチップに最初に分離することなく、金属接点がパッド２７２の表面６０と電気的に接触すべくダイ上に形成されることは特筆すべきことである。
【００５６】
図６Ｅは予めパッケージ化された集積回路装置に、その（ダイ）上への金属接点の形成に引き続いて、ウェハ上の個々のダイへ引続き刻み込むことを示す。
【００５７】
次に、図７Ａおよび図７Ｂを参照する。図７Ａおよび図７Ｂは、共に本発明の好適実施例にしたがった集積回路装置を製造する装置と方法論を示す図である。従来技術によるウェハ製造設備３８０は、完成品のウェハ１２０（図３Ａ）を提供する。個々のウェハ１２０は、活性表面上で、エポキシ樹脂１２８（図３Ｃ）を用いてガラス層１２６（図３Ａ）のような保護層に、エポキシ樹脂の均一な分布が得られるように、好ましくはウェハ１２０、層１２６およびエポキシ樹脂１２８を回転する設備を有する接着装置３８２により接着される。
【００５８】
接着されたウェハ１２１（図３Ｃ）は、英国のＳｐｅｅｄｆａｍ Ｍａｃｈｉｎｅｓ Ｃｏ． Ｌｔｄ から商業ベースで調達可能な１２．５Ａ研磨剤を用いた Ｍｏｄｅｌ ３２ＢＴＧＷ のような研磨装置３８４により非活性表面で薄くされる。
【００５９】
ウェハ１２１は、次に、ブランド名称ＡＺ４５６２の下で Ｈｏｅｃｈｓｔ から商業ベースで調達可能な従来技術のスピン上塗りフォトレジストを用いることにより、好ましくは写真石版印刷により、非活性表面でエッチングされる。
【００６０】
このフォトレジストは、好ましくは、Ｋａｒｌ Ｓｕｓｓ Ｍｏｄｅｌ ＫＳＭＡ６ のような適切なＵＶ露光システム３８５により、エッチングされたチャンネル１３０（図３Ｅ）を規定する石版印刷マスク３８６を介して、マスク露光される。
【００６１】
フォトレジストは、次に、現像バス（図示せず）において現像され、焼かれ、次いで温度制御バス３９０内に注がれたシリコンエッチング溶液３８８内でエッチングされる。この目的のために商業ベースで調達可能な設備は、Ｃｈｅｍｋｌｅｅｎ バスおよび ＷＨＲＶ 循環装置を含む。これらは両方とも米国の Ｗａｆａｂ Ｉｎｃ． により製造されている。好ましい従来技術のシリコンエッチング溶液は、Ｉｓｏｆｏｒｍ シリコンエッチングであり、英国の Ｍｉｃｒｏ−Ｉｍａｇｅ Ｔｅｃｈｎｏｌｏｇｙ Ｌｔｄ．から商業ベースで調達可能である。ウェハはエッチングされた後、従来技術により洗い落とされる。結果として得られたエッチングされたウェハは、図３Ｅに示されるようなものとなる。
【００６２】
代わりに、上述したウェット化学エッチング段階は、ドライプラズマエッチングにより置き換えることができる。
【００６３】
エッチイングされたウェハは、図３Ｆに示されるような二重に接着されたウェハサンドイッチ３９３を製造するため、基本的に装置３８２と同様でよい接着装置３９２により、非活性側で他の保護層１４２に接着される。
【００６４】
ノッチング装置３９４は、最初、図３Ｆの接着されたウェハサンドウィッチ３９３を層１４２から内側に、ノッチ１８０（図４Ａ）を含む図４に示す構成に、部分的にカットする。
【００６５】
ノッチング装置３９４は、その後、図３Ｆの接着されたウェハサンドウィッチ３９３を層１２６から内側に、ノッチ１８０および１８１（図４Ｂ）を含む図４Ｂに示す構成に、部分的にカットし、図３Ｆの接着されたウェハサンドウィッチ３９３を層１４２から内側に、相互に非コリニアにかつ通常相互に互いに垂直に延びるノッチ１８０および１８１（図４Ｂ）を含む図４Ｂに、カットする。
【００６６】
ノッチング（刻み込み）されたウェハ３９３は、次に、開示内容が参考として本願明細書に組み入れられた米国特許第２，５０７，９５６号、第２，８５１，３８５号および第２，７９６，３７０号の何れにも記載されているような着色溶液３９８を含むバス３９６内で腐食対抗処理の対象となる。
【００６７】
導電層堆積装置４００は、米国の Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ により製造された Ｍｏｄｅｌ ９０３Ｍ スパッタリングマシーンのような真空堆積技術により動作するものであり、この装置は、最初に、図１に示されるようなウェハの各ダイの表面３０、３２および１８上で、次に、図１に示されるようなウェハの各ダイの表面２０、２２および１４上で、導電層を製造するために使用される。
【００６８】
図１に示されるような細長い一片１２および１６の接点構成は、好ましくは、ブランド名、Ｐｒｉｍｅｃｏａｔ の下で Ｄｕｐｏｎｔ からまたはブランド名、Ｅａｇｌｅ の下で Ｓｈｉｐｌｅｙ から商業ベースで調達可能な従来技術の電子堆積フォトレジストを用いて達成される。フォトレジストは、Ｄｕｐｏｎｔ からまたは Ｓｈｉｐｌｅｙ から商業ベースで調達可能なフォトレジストバスアセンブリ４０２においてウェハに加えられる。
【００６９】
フォトレジストは、好ましくは、適切なエッチングパターンを規定するためマスク４０５、４０６を用いたシステム３８５と同一のＵＶ露光システム４０４により軽装備で構成される。このフォトレジストは、その後、現像バス４０７内で現像され、次いでエッチングバス４１０内に注がれた金属エッチング溶液４０８内でエッチングされ、それゆえ図１に示されるもののような導体構成が提供される。
【００７０】
ウェハは、次に個々に予めパッケージ化された集積回路装置に刻み込まれる。好ましくは、ダイシングブレード４１４は、厚さ４〜１２ｍｉｌｓのダイアモンド樹脂製のブレードである。結果的にダイは図１に全体として示されるように現れる。
【００７１】
本発明が先に特定して示し記述したものにより限定されないことは当業者に認識されよう。本発明の範囲は、むしろ、上述した種々の特徴のコンビネーション（組合せ）やサブコンビネーション（副組合せ）の両方を含むとともに、当業者が本願明細書を読むことによりなしえる従来技術と異なる変形や修正をも含む。
【図面の簡単な説明】
【図１】
本発明の好適実施例にしたがって構成され動作するチップ規模のパッケージ化された集積回路を簡略的に描いた図である。
【図２Ａ】
本発明の好適実施例にしたがって構成され動作するパッケージ化された集積回路アセンブリの三つの例を簡略的に描いた図である。
【図２Ｂ】
本発明の好適実施例にしたがって構成され動作するパッケージ化された集積回路アセンブリの三つの例を簡略的に描いた図である。
【図２Ｃ】
本発明の好適実施例にしたがって構成され動作するパッケージ化された集積回路アセンブリの三つの例を簡略的に描いた図である。
【図３Ａ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す図である。
【図３Ｂ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す図である。
【図３Ｃ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す断面図である。
【図３Ｄ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す断面図である。
【図３Ｅ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す断面図である。
【図３Ｆ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第一シリーズの製造段階を簡略的に示す断面図である。
【図４Ａ】
図３Ｆに示す段階にしたがい、かつ第一溝彫り段階にしたがった製造中のパッケージ化されたウェハを簡略的に描いた図である。
【図４Ｂ】
図３Ｆと図４Ａに示す段階にしたがい、かつ第二溝彫り段階にしたがった製造中のパッケージ化されたウェハを簡略的に描いた図である。
【図５Ａ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である。
【図５Ｂ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である。
【図５Ｃ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である。
【図５Ｄ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である。
【図５Ｅ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＡにおけるラインＶＩ−ＶＩに沿って取られた簡略断面図である。
【図６Ａ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【図６Ｂ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【図６Ｃ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【図６Ｄ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【図６Ｅ】
本発明の好適実施例にしたがったチップ規模のパッケージ化された集積回路の第二シリーズの製造段階の図４ＢにおけるラインＶ−Ｖに沿って取られた簡略断面図である。
【図７Ａ】
本発明の好適実施例にしたがった集積回路装置を製造する装置と方法を共に示す図である。
【図７Ｂ】
本発明の好適実施例にしたがった集積回路装置を製造する装置と方法論を共に示す図である。
【図７Ａ】
2004534375.tif 000003
【図７Ｂ】
2004534375.tif 000004
【国際公開パンフレット】
2004534375.tif 000005
2004534375.tif 000006
2004534375.tif 000007
2004534375.tif 000008
2004534375.tif 000009
2004534375.tif 000010
2004534375.tif 000011
2004534375.tif 000012
2004534375.tif 000013
2004534375.tif 000014
2004534375.tif 000015
2004534375.tif 000016
2004534375.tif 000017
2004534375.tif 000018
2004534375.tif 000019
2004534375.tif 000020
2004534375.tif 000021
2004534375.tif 000022
2004534375.tif 000023
2004534375.tif 000024
2004534375.tif 000025
2004534375.tif 000026
2004534375.tif 000027
2004534375.tif 000028
2004534375.tif 000029
2004534375.tif 000030
2004534375.tif 000031
2004534375.tif 000032
2004534375.tif 000033
2004534375.tif 000034
2004534375.tif 000035
2004534375.tif 000036
2004534375.tif 000037
2004534375.tif 000038
【国際公開パンフレット（コレクトバージョン）】
2004534375.tif 000039
2004534375.tif 000040
【国際調査報告】
2004534375.tif 000041