(57)【要約】フライバックコンバータ及びコントローラ（２０）を有する電源が開示される。フライバックコンバータは、電気的に交流電源に結合されるときに負荷を駆動する。コントローラ（２０）は、フライバックコンバータの各々のスイッチング期間中のソフトスイッチングを制御する。初期のスイッチング期間と同時に、コントローラ（２０）は、後続のスイッチング期間に関して各々の許容できるスイッチング周波数を決定し、一定の負荷を与えられる間、１つ又は複数のスイッチング期間にわたってフライバックコンバータをソフトスイッチングするために許容できるスイッチング周波数の１つを選択する。
2004517595.tif 000002
【特許請求の範囲】
【請求項１】
オン状態とオフ状態との間で切り換えられるように動作可能なスイッチを含むフライバックコンバータと、
第１のスイッチング期間の後に続く第２のスイッチング期間中に前記スイッチを前記オフ状態から前記オン状態に遷移させるための少なくとも１つのソフトスイッチング周波数を決定するように、該第１のスイッチング期間中に動作可能なコントローラと、
を有する電源システム。
【請求項２】
前記コントローラが、前記少なくとも１つのソフトスイッチング周波数の各ソフトスイッチング周波数に受け入れ基準を適用するように更に動作可能である、請求項１に記載の電源システム。
【請求項３】
前記コントローラが、前記受け入れ基準を考慮して、前記少なくとも１つのソフトスイッチング周波数から第１のソフトスイッチング周波数を選択するように更に動作可能である、請求項２に記載の電源システム。
【請求項４】
前記コントローラが、少なくとも１つの性能パラメータを、前記少なくとも１つのソフトスイッチング周波数の各ソフトスイッチング周波数に適用するように更に動作可能である、請求項１に記載の電源システム。
【請求項５】
前記コントローラが、前記少なくとも１つの性能パラメータを考慮して、前記少なくとも１つのソフトスイッチング周波数から第１のソフトスイッチング周波数を選択するように更に動作可能である、請求項４に記載の電源システム。
【請求項６】
フライバックコンバータのスイッチをソフトスイッチングする方法であって、
前記スイッチのドレイン電圧をサンプリングし、
前記ドレイン電圧の前記サンプリングの関数として、前記フライバックコンバータの入力電圧を決定すること、を含む方法。
【請求項７】
前記ドレイン電圧の前記サンプリングの関数として、前記フライバックコンバータの反射された２次電圧を決定することを更に含む、請求項６に記載の方法。
【請求項８】
第１のスイッチング期間中、前記ドレイン電圧の第１のスイッチングの谷に関して前記フライバックコンバータの入力電流の平均値を決定することを更に含む、請求項７に記載の方法。
【請求項９】
前記ドレイン電圧の谷のそれぞれについて、前記スイッチの前記第１のスイッチング期間の後に続く第２のスイッチング期間のオン期間を予測することを更に含む、請求項８に記載の方法。
【請求項１０】
前記第２のスイッチング期間中、前記ドレイン電圧の谷のそれぞれに関してスイッチング周波数を予測することを更に含む、請求項９に記載の方法。
【請求項１１】
各々の予測されたスイッチング周波数に受け入れ基準を適用することを更に含む、請求項１０に記載の方法。
【請求項１２】
前記受け入れ基準を考慮して受け入れ可能とみなされる各々のスイッチング周波数に、少なくとも１つの性能パラメータを適用することを更に含む、請求項１１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概して、例えば、テレビジョン、デスクトップ型コンピュータ、コンピュータモニタ、ラップトップ型コンピュータ、コンパクトディスクプレーヤ、ディジタルビデオディスクプレーヤ、並びにレシーバ及びチューナのようなオーディオコンポーネンツなどの電子機器の電源に関する。本発明は、特に、フライバックコンバータのスイッチのソフトスイッチングを制御する方法及び装置に関する。
【０００２】
【従来の技術】
典型的なフライバックコンバータは、フライバックコンバータの出力電圧を調節することを考慮して、選択的にターンオン及びターンオフにされる金属酸化膜半導体電界効果トランジスタスイッチ（“ＭＯＳＦＥＴ”スイッチ）を含む。特に、ＭＯＳＦＥＴスイッチは、出力電力がフライバックコンバータによって負荷に伝送されることを考慮して、ＭＯＳＦＥＴスイッチのドレイン電圧の谷（ｖａｌｌｅｙ）の１つにおいてオフ（ＯＦＦ）状態からオン（ＯＮ）状態に遷移される。出力電力がフライバックコンバータの負荷範囲の上限内にある場合、最初の谷のスイッチングが起こる。図１Ａを参照すると、ドレイン電圧ＶＤ１の第１の谷が検出されるとき、ＭＯＳＦＥＴスイッチのゲート電圧ＶＧ１が、オフレベル電圧ＶＯＦＦからオンレベル電圧ＶＯＮに遷移する。出力電力が負荷範囲の上限内にある場合、オフ期間ＴＯＦＦ（ＨＬ）は、フライバックコンバータのための許容可能なスイッチング周波数に対応する。
【０００３】
出力電力がフライバックコンバータの負荷範囲の中間部分又は下限内にある場合、高いオーダーの谷のスイッチングが起こる。図１Ｂを参照すると、ドレイン電圧ＶＤ１の第１の谷及び第２の谷を超えて延在する最小のオフ期間ＴＯＦＦ（ＭＩＮ）が決定され、最小のオフ期間ＴＯＦＦ（ＭＩＮ）の経過後にドレイン電圧ＶＤ１の第３の谷が初めて検出されると、ゲート電圧ＶＧ１は、オフレベル電圧ＶＯＦＦからオンレベル電圧ＶＯＮに遷移する。出力電力が負荷範囲の中間部分又は下限内にある場合、オフ期間ＴＯＦＦ（ＩＬ／ＬＬ）は、フライバックコンバータの許容可能なスイッチング周波数に対応する。
【０００４】
【発明が解決しようとする課題】
図１Ａに示される第１の谷のスイッチングと、図１Ｂに示される高いオーダーの谷のスイッチングとは、ゲート電圧ＶＧ１をオフレベル電圧ＶＯＦＦからオンレベル電圧ＶＯＮに遷移させるためのドレイン電圧ＶＤ１の特定の谷を選択することを前提としている。しかしながら、この前提は、ドレイン電圧ＶＤ１の２つ以上の谷がドレイン電圧ＶＤ１に関する受け入れ可能なスイッチング周波数に対応しうるという認識に欠ける。更に、この前提は、フライバックコンバータの省電力動作などフライバックコンバータの他の性能パラメータを組み込むことができていない。したがって、電子業界は、ＭＯＳＦＥＴスイッチのソフトスイッチングの制御に関する改善を目指して努力している。
【０００５】
本発明の目的は、改善されたフライバックコンバータを提供することである。本発明は独立請求項により規定される。従属請求項は有利な実施例を規定する。
【０００６】
【課題を解決するための手段】
本発明は、フライバックコンバータのスイッチのソフトスイッチングの制御に関する。本明細書においてカバーされる本発明の本質は、本文献に添付される請求項を参照してのみ決定されることができ、本明細書に開示される実施例を特徴とする明白な特性が以下に簡略に説明される。
【０００７】
本発明の第１の形態は、オン状態とオフ状態との間で切り換えられるように動作可能なスイッチを含むフライバックコンバータを有する電源である。更に、この電源は、第２のスイッチング期間中にオフ状態からオン状態にスイッチを遷移させるための少なくとも１つのソフトスイッチング周波数を決定するように、第１のスイッチング期間中に動作可能であるコントローラを有する。第２のスイッチング期間は、第１のスイッチング期間の後に続く。
【０００８】
本発明の第２の形態は、ゲート端子と、ドレイン端子と、ソース端子とを備えるスイッチを含むフライバックコンバータを有する電源である。更に、この電源は、前記ゲート端子及び前記ドレイン端子に電気的に結合されるコントローラを有する。このコントローラは、ドレイン端子におけるドレイン電圧に応じて、ゲート電圧をゲート端子に供給するように動作可能である。
【０００９】
本発明の上述の形態及び他の形態と、特徴と利点とが、添付される図面に関連して解釈される好ましい実施例の詳細な以下の説明から更に明らかとなるであろう。詳細な説明及び図面は、本発明の単なる説明であって本発明を限定するものではなく、本発明の範囲は、添付された請求項及びそれらと同等のものによって規定される。
【００１０】
【発明の実施の形態】
図２を参照すると、例えばコンセントなどの交流電圧源ＶＡＣに結合されるフライバックコンバータ１０が示される。フライバックコンバータ１０は、インダクタＬ１及びキャパシタＣ１を含む。インダクタＬ１は、交流電圧源ＶＡＣ及びノードＮ１に電気的に結合される。キャパシタＣ１は、ノードＮ１及びノードＮ２に電気的に結合される。更に、交流電圧源ＶＡＣがノードＮ２に電気的に結合される。
【００１１】
更に、フライバックコンバータ１０は、ダイオードＤ１と、ダイオードＤ２と、ダイオードＤ３と、ダイオードＤ４とを含む。ダイオードＤ１は、ノードＮ１及びノードＮ３に電気的に結合される。ダイオードＤ２は、ノードＮ１及びノードＮ４に電気的に結合される。ダイオードＤ３は、ノードＮ２及びノードＮ３に電気的に結合される。ダイオードＤ４は、ノードＮ２及びノードＮ４に電気的に結合される。入力電圧ＶＩＮがノードＮ３とノードＮ４との間に印加され、入力電流ＩＩＮがノードＮ３に流れる。
【００１２】
フライバックコンバータ１０は、更に、キャパシタＣ２と、キャパシタＣ３と、抵抗器Ｒ１と、ダイオードＤ５と、インダクタＬ２、インダクタＬ３、インダクタＬ４及びインダクタＬ５を備える変圧器とを含む。キャパシタＣ２は、ノードＮ３及びノードＮ５に電気的に結合される。キャパシタＣ３は、ノードＮ３及びノードＮ４に電気的に結合される。抵抗器Ｒ１は、ノードＮ３及びノードＮ５に電気的に結合される。インダクタＬ２は、ノードＮ３及びノードＮ６に電気的に結合される。ダイオードＤ５は、ノードＮ５及びノードＮ７に電気的に結合される。インダクタＬ３は、ノードＮ６及びノードＮ７に電気的に結合される。インダクタＬ４は、ノードＮ６及びノードＮ７に電気的に結合される。反射された２次電圧ＶＲＳが、ノードＮ６とノードＮ７との間に印加される。
【００１３】
フライバックコンバータ１０は、更に、ダイオードＤ６と、キャパシタＣ４とを含む。インダクタＬ５は、ダイオードＤ６及びノードＮ９に電気的に結合される。更に、ダイオードＤ６はノードＮ８に電気的に結合される。キャパシタＣ４は、ノードＮ８及びノードＮ９に電気的に結合される。出力電圧ＶＯＵＴが、ノードＮ８とノードＮ９との間に印加される。負荷Ｚが、ノードＮ８とノードＮ９との間のフライバックコンバータ１０に設けられてもよい。
【００１４】
フライバックコンバータ１０は、更に、ＭＯＳＦＥＴスイッチＳ１と、ダイオードＤ７と、キャパシタＣ５とを含む。ＭＯＳＦＥＴスイッチＳ１は、ノードＮ７に電気的に結合されるドレイン端子と、ノードＮ４に電気的に結合されるソース端子とをもつ。本発明によるフライバックコンバータの他の実施例においては、当業者であれば分かるだろうが、他のタイプのスイッチがＭＯＳＦＥＴスイッチＳ１と置き換えられることができる。ダイオードＤ７及びキャパシタＣ５は、ノードＮ７及びノードＮ４に電気的に結合される。
【００１５】
更に、図３を参照すると、コントローラ２０が、ＭＯＳＦＥＴスイッチＳ１のソフトスイッチングを制御するために、ＭＯＳＦＥＴスイッチＳ１のゲート端子と、ノードＮ４と、ノードＮ７とに電気的に結合される。好ましくは、コントローラ２０は、コモンユニットとして組み立てられる１つ又は複数のコンポーネントで構成される電子回路である。他の選択肢として、複数コンポーネントの実施例の場合、１つ又は複数のこれらコンポーネントが、フライバックコンバータ１０及びコントローラ２０を有する電源システムにわたって分散されてもよい。コントローラ２０は、ディジタル回路、アナログ回路又は双方の回路で構成されうる。更に、コントローラ２０は、プログラム可能であってもよく、専用のステートマシン又はプログラム可能な専用のハードウェアのハイブリッドコンビネーションであってもよい。
【００１６】
コントローラ２０は、１つ又は複数のソリッドステートのメモリ装置（図示せず）に動作可能に結合される集積化された処理ユニット（図示せず）を含むことが好ましい。更に、このメモリは、谷のスイッチングの受け入れルーチン３０（図５）に対応するプログラミングを含むとともに、本発明の原則に従ってデータを読み出し書き込むように構成されることが好ましい。前記メモリは、揮発性又は不揮発性のどちらでもよく、付加的に又は選択的に、磁気的又は光学的な種々のものであってもよい。
【００１７】
本発明の原則を実施するために、更に、コントローラ２０は、当業者であれば分かるだろうが、任意のコントロールクロック、インタフェース、信号コンディショナ、フィルタ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信ポート、又は他のタイプのオペレータを含むことができる。
【００１８】
更に、図４を参照すると、ゲート電圧ＶＧ２及びドレイン電圧ＶＤ２のスイッチング期間ＴＰＥＲ１及びスイッチング期間ＴＰＥＲ２が示されている。谷のスイッチングの受け入れルーチンの説明を容易にするために、ドレイン電圧ＶＤ２の３つの谷が、スイッチング期間ＴＰＥＲ１中と、スイッチング期間ＴＰＥＲ２中とにおいて示される。
【００１９】
スイッチング期間ＴＰＥＲ１のオン期間ＴＯＮ１中、ゲート電圧ＶＧ２はオンレベル電圧ＶＯＮに等しく、ドレイン電圧ＶＤ２はゼロ電圧レベルに等しい。スイッチング期間ＴＰＥＲ１のオフ期間ＴＯＦＦ１中、ゲート電圧ＶＧ２はオフレベル電圧ＶＯＦＦに等しい。スイッチング期間ＴＰＥＲ１の消磁期間ＴＤＥＭ１中、ドレイン電圧ＶＤ２は、最初に、入力電圧ＶＩＮと、反射された２次電圧ＶＲと、オーバーシュート電圧ＶＯＳとの合計である電圧レベルＶＬ１に等しい。オーバーシュート電圧ＶＯＳは消失し、その後、ドレイン電圧ＶＤ２が、入力電圧ＶＩＮと、反射された２次電圧ＶＲとの合計である電圧レベルＶＬ２に等しくなる。
【００２０】
スイッチング期間ＴＰＥＲ１の減衰期間ＴＤＥＣ１中、ドレイン電圧ＶＤ２は、インダクタＬ３及びキャパシタＣ５の関数として共振する。更に、ドレイン電圧ＶＤ２は、電圧レベルＶＬ２と電圧レベルＶＬ３との間を電圧レベルＶＬ４に向かって減衰する。電圧レベルＶＬ３は、入力電圧ＶＩＮと反射された２次電圧ＶＲとの差であり、電圧レベルＶＬ４は、入力電圧ＶＩＮを近似する。例えば、図示されるドレイン電圧ＶＤ２の第３の谷のようなドレイン電圧ＶＤ２の谷のうち１つの谷において、オフレベル電圧ＶＯＦＦからオンレベル電圧ＶＯＮにゲート電圧ＶＧ２が遷移するとき、減衰期間ＴＤＥＣ１が終了される。
【００２１】
好ましい谷のスイッチングの受け入れルーチンは、以下のように動作する。コントローラ２０が、スイッチング期間ＴＰＥＲ１中、このルーチンの第１の段階、第２の段階及び第３の段階を実施する。コントローラ２０は、オン期間ＴＯＮ２中、このルーチンの第４の段階、第５の段階及び第６の段階を実施する。コントローラ２０は、オフ期間ＴＯＦＦ２からこのルーチンの第７の段階を実施し、１つ又は複数の後続のスイッチング期間にわたって第７の段階の実施を継続することができる。
【００２２】
前記ルーチンの第１の段階の間、コントローラ２０は、スイッチング期間ＴＰＥＲ１にわたってドレイン電圧ＶＤ２をサンプリングする。その結果として、消磁期間ＴＤＥＭ１が測定され、消磁期間ＴＤＥＭ１中のドレイン電圧ＶＤ２が測定される。
【００２３】
ルーチン３０の第２の段階の間、コントローラ２０は、スイッチング期間ＴＰＥＲ１中の入力電圧ＶＩＮ及び反射された２次電圧ＶＲを決定する。ある実施例において、入力電圧ＶＩＮ及び反射された２次電圧ＶＲは、以下の数式（１）及び（２）から計算される。
ＴＤＥＭ１＝ＴＯＮ１（ＶＩＮ／ＶＲ）                        （１）
ＶＤ２＝ＶＩＮ＋ＶＲ  （２）
ここで、コントローラ２０は、消磁期間ＴＤＥＭ１と、ドレイン電圧ＶＤ２と、オン期間ＴＯＮ１とを知るものとする。
【００２４】
前記ルーチンの第３の段階の間、コントローラ２０は、ドレイン電圧ＶＤ２の第３の谷について入力電流ＩＩＮの平均値を決定する。ある実施例において、入力電流ＩＩＮの平均値は、以下の数式（３）から計算される。
ＩＩＮ＝［０．５＊ＴＯＮ１２＊（ＶＩＮ／Ｌ３）］／［ＴＯＮ１＊（１＋（（ＶＩＮ／ＶＲ））＋（（ｎ−０．５）＊ＴＲＥＳ）］  （３）
ここで、第３の谷のスイッチングの場合、ｎ＝３であり、共振周期ＴＲＥＳは、当業者であれば分かるだろうが、インダクタＬ３及びキャパシタＣ５の関数である。
【００２５】
別の実施例において、抵抗器が、ＭＯＳＦＥＴスイッチＳ１のソース端子と、ノードＮ４との間で直列に電気的に結合される。当業者であれば分かるだろうが、入力電流ＩＩＮはスイッチング期間ＴＰＥＲ１にわたり測定される。
【００２６】
前記ルーチンの第４の段階の間、コントローラ２０は、ドレイン電圧ＶＤ２の第１の谷、第２の谷、及び第３の谷についてオン期間ＴＯＮ２を予測する。ある実施例において、オン期間ＴＯＮ２は、以下の数式（４）から計算される。
［０．５＊（ＶＩＮ／Ｌ３）＊ＴＯＮ１２］−［（１＋（ＶＩＮ／ ＶＲ ））＊ＩＩＮ＊ＴＯＮ１］−［（ｎ−０．５）＊ＴＲＥＳ＊ＩＩＮ］＝０（４）
ここで、ＩＩＮの値は第３の段階から得られる。ドレイン電圧ＶＤ２の第１の谷に関して、オン期間ＴＯＮ２（ＦＶ）を得るために、整数ｎは１である。ドレイン電圧ＶＤ２の第２の谷に関して、オン期間ＴＯＮ２（ＳＶ）を得るために、整数ｎは２である。ドレイン電圧ＶＤ２の第３の谷に関して、オン期間ＴＯＮ２（ＴＶ）を得るために、整数ｎは３である。
【００２７】
前記ルーチンの第５の段階の間、コントローラ２０は、スイッチング期間ＴＰＥＲ２中の第１の谷スイッチに関してスイッチング周波数ｆｓ１を計算し、スイッチング期間ＴＰＥＲ２中の第２の谷スイッチに関してスイッチング周波数ｆｓ２を計算し、スイッチング期間ＴＰＥＲ２中の第３の谷スイッチに関してスイッチング周波数ｆｓ３を計算する。ある実施例において、スイッチング周波数ｆｓ１、スイッチング周波数ｆｓ２、及びスイッチング周波数ｆｓ３は、以下の数式（５）により計算される。
ｆＳＮ＝１／［（ＴＯＮ２＊（１＋（（ＶＩＮ＋ ＶＲ ））＋（ｎ−０．５））＊ＴＲＥＳ）］                    （５）
スイッチング周波数ｆｓ１を計算する際、第１の谷のスイッチングに関して整数ｎは１であり、第４の段階中に先だって計算されたようにＴＯＮ２はＴＯＮ２（ＦＶ）に等しい。スイッチング周波数ｆｓ２を計算する際、第２の谷のスイッチングに関して整数ｎは２であり、第４の段階中に先だって計算されたようにＴＯＮ２はＴＯＮ２（ＳＶ）に等しい。スイッチング周波数ｆｓ３を計算する際、第３の谷のスイッチングに関して整数ｎは３であり、第４の段階中に先だって計算されたようにＴＯＮ２はＴＯＮ２（ＴＶ）に等しい。
【００２８】
前記ルーチンの第６の段階の間、受け入れ基準が、スイッチング周波数ｆｓ１と、スイッチング周波数ｆｓ２と、スイッチング周波数ｆｓ３とに適用される。ある実施例において、スイッチング周波数ｆｓ１と、スイッチング周波数ｆｓ２と、スイッチング周波数ｆｓ３とが、フライバックコンバータ１０に関するスイッチング周波数帯域の仕様又は規定と比較される。スイッチング周波数ｆｓ１は、スイッチング周波数ｆｓ１がスイッチング周波数帯域の仕様内に入っていれば許容できる又は受け入れ可能とみなされる。スイッチング周波数ｆｓ２は、スイッチング周波数ｆｓ２がスイッチング周波数帯域の仕様内に入っていれば許容できるとみなされる。スイッチング周波数ｆｓ３は、スイッチング周波数ｆｓ３がスイッチング周波数帯域の仕様内に入っていれば許容できるとみなされる。
【００２９】
前記ルーチンのオプションの第７の段階の間、１つ又は複数の性能パラメータが、第６の段階中に受け入れられた各々のスイッチング周波数に適用される。コントローラ２０は、２つ以上のスイッチング周波数が第６の段階中に許容できるとみなされるときに第７の段階を実施する。ある実施例において、入力電力ＰＩＮが受け入れられたスイッチング周波数のそれぞれについて計算され、最小の入力電力ＰＩＮをもつスイッチング周波数が、負荷Ｚが一定に保たれる限りにおいて後続のスイッチング期間に関するスイッチング周波数として選択される。例えば、スイッチング周波数ｆｓ１、スイッチング周波数ｆｓ２、及びスイッチング周波数ｆｓ３が第６の段階中に全て受け入れられるとき、対応する入力電力ＰＩＮは、以下の数式（６）及び（７）によって計算される。
ＰＩＮ（ｎ）＝ＶＩＮ＊ＩＩＮ（ｎ）                              （６）
ＩＩＮ（ｎ）＝ｆＳ（ｎ）＊０．５＊（ＶＩＮ／Ｌ３）＊ＴＯＮ２                （７）
ここで、ＴＯＮは現在のスイッチング期間中の測定値を示す。最小の計算されたＰＩＮ（ｎ）に応じるスイッチング周波数が、後続のスイッチング期間中にテストされ、このテストが計算されたＰＩＮ（ｎ）が正しいことを確かめると、該スイッチング周波数はソフトスイッチングに利用される。
【００３０】
本明細書に開示される本発明の実施例は、ここで好ましいものとして考慮される一方で、様々な変形及び変更例が、本発明の見地から逸脱することなく生成されることも可能である。本発明の見地は添付される請求項に示され、同等のものの意味及び範囲内に至る全ての変形例が本発明の見地に含まれるものとして意図されている。
【図面の簡単な説明】
【図１Ａ】高負荷時におけるフライバックコンバータのＭＯＳＦＥＴスイッチの従来技術のゲート電圧波形及び従来技術のドレイン電圧波形の第１の例示的な図である。
【図１Ｂ】中負荷時又は軽負荷時におけるフライバックコンバータのＭＯＳＦＥＴスイッチの従来技術のゲート電圧波形及び従来技術のドレイン電圧波形の第２の例示的な図である。
【図２】本発明によるフライバックコンバータのある実施例の概略図である。
【図３】本発明によるコントローラのある実施例のブロック図である。
【図４】図２のフライバックコンバータのＭＯＳＦＥＴスイッチのゲート電圧波形及びドレイン電圧波形の、第１のスイッチング期間及び第２のスイッチング期間の例示的な図である。
【国際公開パンフレット】
2004517595.tif 000003
2004517595.tif 000004
2004517595.tif 000005
2004517595.tif 000006
2004517595.tif 000007
2004517595.tif 000008
2004517595.tif 000009
2004517595.tif 000010
2004517595.tif 000011
2004517595.tif 000012
2004517595.tif 000013
2004517595.tif 000014
2004517595.tif 000015
2004517595.tif 000016
2004517595.tif 000017