(57)【要約】短チャネル薄膜トランジスタは許容範囲外の高リーク電流から影響を受ける。本発明は、前記トランジスタのチャネルの長さ（２０）が１μｍ又はそれよりも短いと共に、前記チャネルにおける前記半導体物質の移動度が０．２ｃｍ２／Ｖｓよりも低い薄膜トランジスタを含む電子デバイスをもたらす。低移動度の半導体物質の選択により、許容され得るオフ電流特性がもたらされ、前記デバイスのスイッチング速度への影響が前記デバイスの短チャネル長（２０）によって補償される。
2004525526.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域との間の、半導体物質の層における導電チャネルを制御するための、前記半導体物質の層に隣接する絶縁ゲートを有する薄膜トランジスタを含む電子デバイスであって、前記トランジスタの前記チャネルの長さが１ミクロン又はそれよりも短いと共に、前記チャネルにおける前記半導体物質の移動度が０．２ｃｍ２／Ｖｓよりも低い電子デバイス。
【請求項２】
前記トランジスタの前記チャネルの長さが約０．７５ミクロン又はそれよりも短い請求項１に記載のデバイス。
【請求項３】
前記トランジスタの前記チャネルの長さが約０．５ミクロン又はそれよりも短い請求項１に記載のデバイス。
【請求項４】
前記チャネルにおける前記半導体物質の前記移動度が約０．１５ｃｍ２／Ｖｓ又はそれよりも低い請求項１乃至３の何れか一項に記載のデバイス。
【請求項５】
前記チャネルにおける前記半導体物質の前記移動度が約０．１ｃｍ２／Ｖｓ又はそれよりも低い請求項１乃至３の何れか一項に記載のデバイス。
【請求項６】
前記トランジスタが縦型トランジスタである請求項１乃至５の何れか一項に記載のデバイス。
【請求項７】
前記半導体物質がアモルファスシリコンを有する請求項１乃至６の何れか一項に記載のデバイス。
【請求項８】
前記半導体物質がナノ結晶シリコンを有する請求項１乃至６の何れか一項に記載のデバイス。
【請求項９】
前記半導体物質が有機物質を有する請求項１乃至６の何れか一項に記載のデバイス。
【請求項１０】
前記半導体物質が高分子物質を有する請求項９に記載のデバイス。
【請求項１１】
前記半導体物質が有機・無機混成物質を有する請求項１乃至６の何れか一項に記載のデバイス。
【請求項１２】
所定のゲート電圧閾値及び所定のソース・ドレイン間電圧閾値における、前記トランジスタを介して流れるリーク電流が所定の閾値を下回る請求項１乃至１１の何れか一項に記載の電子デバイスの使用方法。
【請求項１３】
前記所定のリーク電流閾値が１ｐＡである請求項１２に記載の電子デバイスの使用方法。
【請求項１４】
前記所定のソース・ドレイン間電圧閾値が１０Ｖであると共に前記所定のゲート電圧閾値が−１５Ｖである請求項１２又は請求項１３に記載の電子デバイスの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板、例えばガラス又は絶縁ポリマ基板上に薄膜トランジスタ（ＴＦＴ）を有する電子デバイスに関する。前記デバイスは、例えばアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ））又は他のフラットパネルディスプレイであってもよい。
【背景技術】
【０００２】
長年、広い分野の電子製品用途に対して、ガラス及び／又は他の安価な絶縁基板上のＴＦＴを備える薄膜回路の開発にかなりの関心が払われてきた。アモルファス又は多結晶半導体膜で実現される当該ＴＦＴは、例えば米国特許第Ａ５１３０８２９号に記載のフラットパネルディスプレイのアクティブプレート上のセルマトリックス（ｃｅｌｌ  ｍａｔｒｉｘ）のスイッチング素子を形成してもよい。
【０００３】
ＴＦＴは異なる物質の層の連続的な堆積によって形成される。ＴＦＴのチャネル長は通常フォトリソグラフィプロセスによって規定される。より短いチャネル長が概して好ましい。これにより、前記デバイスの前記スイッチング速度が増大させられるからである。広い用途分野に対するＴＦＴの実現において、処理ステップの解像度は比較的広い基板に渡って維持される必要がある。現在ガラスプレート上のＡＭＬＣＤ製造に適したフォトリソグラフィ装置は、ＴＦＴのチャネル長が５μｍ又はそれよりも長いＴＦＴアレイしか製造し得ない。特に液晶テレビジョンのような用途に対してより経済的にデバイスを作成するために、現在のディスプレイにおけるスイッチング素子としては、当該装置によって形成されるデバイスで十分である一方、印刷（ｐｒｉｎｔｉｎｇ）のような低解像度のパターニング技術を使用することが所望される。しかしながら、当該技術は現在ＴＦＴに好適な性能をもたらしていない。
【０００４】
サブミクロンチャネル（ｓｕｂ−ｍｉｃｒｏｎ  ｃｈａｎｎｅｌ）長を有するＴＦＴに関して行われている研究により、前記デバイスが高いオフ電流（ｏｆｆ−ｃｕｒｒｅｎｔ）の影響を受けることも開示されている。当該問題は、Ｙ．Ｕｃｈｉｄａによる１９８９年１２月発行の電子デバイスに関するＩＥＥＥ会報第３６巻第１２号における題名“短チャネルａ−Ｓｉ薄膜ＭＯＳトランジスタ” （“Ｓｈｏｒｔ  Ｃｈａｎｎｅｌ  ａ−Ｓｉ  Ｔｈｉｎ  Ｆｉｌｍ  ＭＯＳ  Ｔｒａｎｓｉｓｔｏｒｓ”  ｂｙ  Ｙ．Ｕｃｈｉｄａ  ｅｔ  ａｌ  ｉｎ  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．３６，  Ｎｏ．１２，  Ｄｅｃｅｍｂｅｒ  １９８９）の文献に記載されている。当該デバイスがＡＭＬＣＤのスイッチング素子として使用される場合、これにより劣悪な画像保持がもたらされる。
【０００５】
前記チャネルが前記基板に対してほぼ垂直に延在する縦型ＴＦＴ（ｖｅｒｔｉｃａｌ  ＴＦＴ）により、広い領域に渡ってより短いチャネル長をもたらす実際の態様はもたらされ得ることが提案されている。当該デバイスにおける前記チャネルの長さは何れのフォトリソグラフィプロセスによっても制限されず、一つ又はそれよりも多くのデバイス層の厚さによって制限される。しかしながら、短チャネルラテラル型ＴＦＴ（ｌａｔｅｒａｌ  ＴＦＴ）に関して上記と同じ問題がもたらされてきた。このことは、例えば、１９８８年発行のＭａｔ．  Ｒｅｓ．  Ｓｏｃ．  Ｓｙｍｐ．  Ｐｒｏｃ．第１１８巻２１９乃至２２４頁の、Ｈ．Ｏｋａｄａによる“改善されたａ−Ｓｉ縦型ＭＯＳＦＥＴのオフ特性”（“Ｉｍｐｒｏｖｅｄ  Ｏｆｆ−ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  ａ−Ｓｉ  Ｖｅｒｔｉｃａｌｔｙｐｅ  ＭＯＳＦＥＴｓ”  ｂｙ  Ｈ．Ｏｋａｄａ  ｅｔ  ａｌ  ｐｕｂｌｉｓｈｅｄ  ｉｎ  Ｍａｔ．  Ｒｅｓ．  Ｓｏｃ．  Ｓｙｍｐ．  Ｐｒｏｃ．，  Ｖｏｌ．１１８（１９８８），  ｐａｇｅｓ  ２１９  ｔｏ  ２２４）において議論されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、改善された動作特性を示すＴＦＴを含む電子デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明により、ソース領域とドレイン領域との間の、半導体層内の導電チャネルを制御するための、半導体物質の層に隣接する絶縁ゲートを有するＴＦＴを含む電子デバイスがもたらされる。ここでトランジスタのチャネル領域の長さは１μｍ又はそれよりも短く、前記チャネル領域における前記半導体物質の移動度（ｍｏｂｉｌｉｔｙ）は０．２ｃｍ２／Ｖｓよりも小さい。
【０００８】
ここに使用される用語“移動度”は、ＴＦＴ内のいかなるコンタクト抵抗の影響も排除するＴＦＴのチャネル領域における半導体物質の電界効果移動度（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｍｏｂｉｌｉｔｙ）のことを指す。例えば通常５０ミクロン又はそれよりも長いチャネルを備えているが同じ半導体物質を使用して形成されるＴＦＴを試験することによって、当該移動度が測定されてもよい。当該ＴＦＴにおいてコンタクト抵抗の影響は、前記チャネルの抵抗に比べて十分小さい。
【０００９】
上記のように、ＴＦＴのスイッチング速度を改善させることが所望されているので、ＴＦＴにおいて使用される半導体物質の移動度を増大させることが切望されてきた。しかしながら本発明者により、１ミクロンよりも短いチャネル長を有するトランジスタにおいて、０．２ｃｍ２／Ｖｓよりも低い移動度を有する物質の使用によって、当該トランジスタのオフ電流（ｏｆｆ−ｃｕｒｒｅｎｔ）特性はかなり改善されることが示された。それ故に前記チャネル長及び移動度は、所定のゲート及びドレイン電圧限界において、前記トランジスタを介して流れるリーク電流が所定の閾値を超えないような範囲内で選択されてもよい。
【００１０】
ＴＦＴのスイッチング速度は、当該ＴＦＴの移動度に比例していると共に当該ＴＦＴのチャネル長の二乗に反比例している。従って、低い移動度の半導体物質を使用することの、ＴＦＴの速度への影響は、自身の短チャネル長によって短チャネルトランジスタの速度で補償される。例えば、トランジスタの前記チャネル長を５ミクロンから０．２５ミクロンに短縮させることにより、この場合前記スイッチング速度は４００倍増大させられ、それ故に移動度のかなりの低減が補償され得る。
【００１１】
好ましくは前記トランジスタの前記チャネル領域の長さは約０．７５ミクロン若しくはそれよりも短く、又は更に特定すると、約０．５ミクロン若しくはそれよりも短い。
【００１２】
前記チャネル領域における前記半導体物質の移動度は好ましくは０．１５ｃｍ２／Ｖｓ若しくはそれよりも低く、又は更に特定すると、０．１ｃｍ２／Ｖｓ若しくはそれよりも低い。
【００１３】
通常既存のＡＭＬＣＤにおいて、最大許容リーク電流は約１ｐＡである。すなわち、ディスプレイの通常動作の間にＴＦＴオフ電流が当該値を超えることは望ましくない。さもなければ前記電流リークは、前記ディスプレイ出力の重大な劣化をもたらすであろう。当該閾値は、前記ＴＦＴに関する画素（ｐｉｃｔｕｒｅ  ｅｌｅｍｅｎｔ）の特性に依存して多少変動してもよい。
【００１４】
前記ＴＦＴに関する画素が一旦フルに充電されてしまうと、ソースとドレインと間の所定の電圧差（以下、“ソース・ドレイン間電圧（ｓｏｕｒｃｅ−ｄｒａｉｎ  ｖｏｌｔａｇｅ）”と称す）に対する通常の値は約１０Ｖとなる。従って、前記ＴＦＴの性能が許容され得るために、最大オフ電流閾値は当該状況下で超えられるべきではない。同様に、ＴＦＴが通常のＡＭＬＣＤにおいてもたらされてもよい最大負ゲート電極電圧（ｍａｘｉｍｕｍ  ｎｅｇａｔｉｖｅ  ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）は約−１５Ｖとなるので、ＴＦＴは当該許容限界において前記オフ電流閾値を超えるべきではない。
【００１５】
好ましい実施例において、前記トランジスタは縦型トランジスタである。短チャネルトランジスタにおける超過したオフ電流リークの問題に対処する場合、本発明は、実際の用途における縦型ＴＦＴの使用をかなり排除してきた縦型ＴＦＴに関する問題を解消する。
【００１６】
上記のように、縦型ＴＦＴの前記チャネル長は、前記デバイスの一つ又はそれよりも多くの層の厚さによって決定される。現在のプロセス技術を使用すれば、層の厚さは、約０．１ミクロンまで、又は更に０．０５ミクロンまで薄く正確に制御され得る。当該値より薄い場合、特に広い面積の基板上に信頼度の高い層の厚さを保証することは現在では困難である。現在可能なプロセス技術により、広い面積に渡って確実に実現するのが困難な０．１ミクロンより短い長さを備える、ラテラル型ＴＦＴの前記チャネル長に、同様のより低い制限が課される。
【００１７】
前記トランジスタチャネルを形成するために使用される半導体物質は、アモルファスシリコンを有していてもよい。アモルファスシリコンの移動度は、０．０１ｃｍ２／Ｖｓ又はそれよりも低くなるように選択されてもよい。またナノ結晶シリコン（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）が使用されてもよい。更に前記半導体物質は、例えばカドミウムセレナイドナノ結晶（ｃａｄｍｉｕｍ  ｓｅｌｅｎｉｄｅ  ｎａｎｏｃｒｙｓｔａｌ）溶液の堆積によって形成される印字可能な無機物質（ｐｒｉｎｔａｂｌｅ  ｉｎｏｒｇａｎｉｃ  ｍａｔｅｒｉａｌ）を有していてもよい。
【００１８】
他の好ましい実施例において、前記半導体物質は、有機、又は更に特定すると、高分子物質（ｐｏｌｙｍｅｒｉｃ  ｍａｔｅｒｉａｌ）を有していてもよい。好適な有機半導体の例としてはペンタセン（ｐｅｎｔａｃｅｎｅ）がある一方、好適な高分子半導体としてはポリ−２，５−チェニレンビニレン（ｐｏｌｙ−２，５−ｔｈｉｅｎｙｌｅｎｅ  ｖｉｎｙｌｅｎｅ）がある。本発明によって、前記トランジスタ本体が有機半導体物質から形成されるデバイスは短チャネル長及び低移動度で実現される場合、当該デバイスにより、許容可能なオフ電流特性がもたらされ得る。０．００１乃至０．０００１ｃｍ２／Ｖｓの低さの移動度を備える高分子半導体が使用されてもよい。更なる好ましい実施例において、前記半導体物質は有機・無機混成物質（ｏｒｇａｎｉｃ−ｉｎｏｒｇａｎｉｃ  ｈｙｂｒｉｄ  ｍａｔｅｒｉａｌ）を有していてもよい。
【００１９】
前記チャネル長は、特定の層の高精度のパターニングによって規定されるのではなく前記デバイスの一つ又はそれよりも多くの層の厚さによって規定されるので、縦型ＴＦＴは低解像度プロセスを使用する製造による影響を受け易い。当業者によって評価されるであろうが、フォトリソグラフィは高解像度プロセスである一方、低解像度プロセスは、グラビアオフセット印刷（ｇｒａｖｕｒｅ−ｏｆｆｓｅｔ  ｐｒｉｎｔｉｎｇ）、インクジェット印刷（ｉｎｋｊｅｔ  ｐｒｉｎｔｉｎｇ）、又はマイクロディスペンシング（ｍｉｃｒｏ−ｄｉｓｐｅｎｓｉｎｇ）のような印刷プロセスであってもよい。従って、縦型ＴＦＴ自体に関する問題を克服する場合、本発明により、高価な高解像度プロセスの使用を必要としないと共に広い面積のデバイスにおける使用が許容され得る動作特性を備える短チャネルの縦型ＴＦＴの製造も可能となる。
【００２０】
ＴＦＴの構成及び本発明は、この場合添付図面及び添付グラフを参照して例示によって記載されるであろう。
【００２１】
図１及び２は概略的であり、寸法が一致していないことは注意されるべきである。当該図の部分の相対的な比率及びディメンションは、図における便宜及び明確化のため、寸法が強調又は縮小されて示されている。
【発明を実施するための最良の形態】
【００２２】
図１は、通常のラテラルバックチャネルエッチＴＦＴ（ｌａｔｅｒａｌ  ｂａｃｋ  ｃｈａｎｎｅｌ  ｅｔｃｈ  ＴＦＴ）の構成体、特に絶縁基板２上に形成されるバックチャネルエッチＴＦＴを示している。当該ＴＦＴは、ゲート電極４と、上にもたらされているゲート絶縁物層６とを有している。半導体物質のアイランド８がゲート絶縁物層６上に設けられている。ソース及びドレイン電極、１０及び１２の形態でソース及びドレイン領域が前記トランジスタの導電チャネル１４の何れかの側に設けられている。コンタクト層１６及び１８が、各電極と前記半導体物質との間に含まれている。前記導電チャネルの長さ２０は、ソース及びドレイン電極、１０及び１２の間隔によって規定される。当該電極は通常フォトリソグラフィを使用してパターニングされる。当該デバイス自体の構成及び製造は当業者によく知られており、それ故に更に詳細に議論されることはないであろう。
【００２３】
図２は、本出願人によって申請されている同時係属中の英国特許出願第０１１１４２４．８号に係る縦型ＴＦＴの構造を示している。当該出願の内容はここに具体化される。前記ＴＦＴは絶縁基板２４上に形成されるゲート電極２２を有している。ゲート絶縁物層２６及び半導体物質２８の層が今度は前記ゲート電極上に設けられ、ゲート電極２２の端部に隣接する半導体層における段差３０がもたらされる。ソース及びドレイン電極、３２及び３４のうちの一方は、ゲート電極２２及び半導体層２８の上において段差３０の上部の端部まで延在し、他方は前記段差の下部まで延在する。コンタクト層３６及び３８は前記ソース及びドレイン電極の下に設けられている。トランジスタチャネル４０は、ソース電極とドレイン電極との間に延在する。当業者によって評価されるであろうが、当該ＴＦＴ構造において、前記チャネルの長さ４２は、図１のＴＦＴの場合、フォトリソグラフィプロセスによって規定されないが、基板２４上のゲート電極２２の上部表面の高さによって規定される。
【００２４】
図３は、二つのＴＦＴに対するトランジスタ電流対ゲート電圧のプロットを示している。線４４によって示されている第一のプロットは、０．８ｃｍ２／Ｖｓの移動度と、１ミクロンのチャネル長とを有するＴＦＴに対するものである。線４６によって示されている第二のプロットは、０．１４ｃｍ２／Ｖｓの移動度と、０．７５μｍのチャネル長とを有するＴＦＴに対するもの、すなわち本発明を具体化するものである。両方のセットの測定は、１０Ｖのソース・ドレイン間電圧においてなされたものである。−１５Ｖのゲート電圧において、線４４は約３ｎＡのオフ電流を示している一方、線４６は１ｐＡより小さなオフ電流を示していることが理解され得る。すなわち前記第二のデバイスのより低い移動度のため、オフ電流は１０３倍よりも大きく低減されている。
【００２５】
図４は、異なる移動度を備えるＴＦＴに対する、１ｐＡのリーク電流が達成されるドレイン電圧ＶＤ対チャネル長Ｌのグラフを示している。当該グラフは本発明者によって実験的に求められたものである。線５０、５２、５４、及び５６はそれぞれ０．８０、０．３４、０．１４、及び０．０１ｃｍ２／Ｖｓの移動度を有するＴＦＴに対応する。前記移動度が減少すると、前記リーク電流閾値が達成される前記ドレイン電圧は上昇することが理解され得る。
【００２６】
図４に示されている結果を使用する場合、図５は、異なるドレイン電圧において１ｐＡのリーク電流を達成するＴＦＴの移動度μ対チャネル長Ｌのグラフである。１０及び１５Ｖのドレイン電圧はそれぞれ線６０及び６２に対応する。これは、異なる最大ドレイン電圧における許容可能なＴＦＴの特性をもたらす低移動度と短チャネル長との組み合わせを示すのに役立つ。
【００２７】
本開示の理解により、他のバリエーション及び変形例は当業者にとって明らかであろう。当該バリエーション及び変形例は、薄膜回路、半導体デバイス、及びそれらのコンポーネントパーツを有する電子デバイスの設計、製造、及び使用において既に知られている同等の特徴及び他の特徴を含んでいてもよいと共に、ここに既に記載されている特徴の代わりに、又はここに既に記載されている特徴に加えて使用されてもよい同等の特徴及び他の特徴を含んでいてもよい。
【００２８】
請求項は、特定の特徴の組み合わせに対して本明細書において明確に記載されているが、本発明の開示の範囲が何れかの本請求項に記載の発明と同じ発明に関しているか否かにかかわらず、及び本発明の開示の範囲は、本発明が軽減させる技術的課題と同じ技術的課題の何れか若しくは全てを軽減させるか否かにかかわらず、本発明の開示の範囲は、明示的又は暗示的にここに開示されているいかなる新規な特徴若しくはいかなる新規な特徴の組み合わせ、又はそれらのいかなる概念も含んでいることが理解されるべきである。別個の実施例の内容に記載されている特徴は、単一の実施例における組み合わせでもたらされてもよい。逆に単一の実施例の内容に簡潔に記載されている様々な特徴は、別個に、又は何れかの好適なサブコンビネーションでもたらされてもよい。従って、本出願人は、本出願又はそれから引き出される何れかの他の出願の係争中、新たな請求項が当該特徴及び／又は当該特徴の組み合わせに対して明確に記載されてもよいという注意をもたらすものである。
【図面の簡単な説明】
【００２９】
【図１】通常のラテラル型ＴＦＴ構成を示している。
【図２】縦型ＴＦＴ構成を示している。
【図３】異なる移動度を備えるＴＦＴに対する、電流対ゲート電圧のグラフである。
【図４】異なる移動度を備えるＴＦＴに対する、１ｐＡのリーク電流が達成されるソース・ドレイン間電圧ＶＳＤ対チャネル長Ｌのグラフである。
【図５】異なるドレイン電圧において１ｐＡのリーク電流を達成するＴＦＴの移動度μ対チャネル長Ｌのグラフである。
【図３】
2004525526.tif 000003
【国際公開パンフレット】
2004525526.tif 000004
2004525526.tif 000005
2004525526.tif 000006
2004525526.tif 000007
2004525526.tif 000008
2004525526.tif 000009
2004525526.tif 000010
2004525526.tif 000011
2004525526.tif 000012
2004525526.tif 000013
2004525526.tif 000014
2004525526.tif 000015
2004525526.tif 000016
【国際調査報告】
2004525526.tif 000017
2004525526.tif 000018
2004525526.tif 000019