(57)【要約】半導体材料のn-型ドープド層とこれに続く少なくとも一つの半導体材料のさらなる層を含むスタックをエピタキシャル成長させるステップを含み、前記スタックが一つの連続する成長サイクルにて成長されることを特徴とする半導体デバイスを製造する方法が開示される。
2004533715.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料のn-型ドープド層とこれに続く半導体材料の少なくとも一つのさらなる層を含むスタックをエピタキシャル成長させるステップを含み、前記スタックが一つの連続する成長サイクルにて成長されることを特徴とする半導体デバイスを製造する方法。
【請求項２】
前記少なくとも一つの更なる層として、p-型ドープド層或いは偶発的にドープド層であることを特徴とする請求項１記載の方法。
【請求項３】
前記成長過程が減圧下にて遂行されることを特徴とする請求項１記載の方法。
【請求項４】
前記成長過程が約665Paから13300Paの範囲内の減圧下にて遂行されることを特徴とする請求項３記載の方法。
【請求項５】
前記p-型ドープド層の半導体材料として、シリコン、シリコン・ゲルマニウム合金、或いはシリコン・ゲルマニウム・炭素合金のいずれかが用いられることを特徴とする請求項１乃至４のいずれかに記載の方法。
【請求項６】
前記少なくとも一つの更なる層の半導体材料として、シリコン、シリコン・ゲルマニウム合金、或いはシリコン・ゲルマニウム・炭素合金のいずれかが用いられることを特徴とする請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記p-型ドープド層がp-型ドーパントガスを用いて成長され、このドーパントガスとしてリン含有化合物或いはヒ素含有化合物が用いられることを特徴とする請求項１乃至６のいずれかに記載の方法。
【請求項８】
前記リン含有化合物としてホスフィン（PH3）が用いられることを特徴とする請求項７記載の方法。
【請求項９】
前記ヒ素含有化合物としてアルシン（AsH3）が用いられることを特徴とする請求項７記載の方法。
【請求項１０】
前記成長過程が約800°Cより低い温度にて遂行されることを特徴とする請求項１乃至９のいずれかに記載の方法。
【請求項１１】
前記成長過程が約700°Cなる温度にて遂行されることを特徴とする請求項１０記載の方法。
【請求項１２】
前記半導体デバイスがヘテロ接合バイポーラトランジスタから成ることを特徴とする請求項１乃至１１のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法に係る。
【０００２】
この方法は単結晶Si層の上にドープドエピタキシャルSi或いはSi1-xGeｘ(SiGe)層を化学蒸着法（chemical vapour deposition, CVD）により成長させることに係る。このようなエピタキシャル層内のドーパント濃度及びドーパントプロフィルを制御することは挑戦的課題であることが知られている。
【０００３】
当分野においては、Si或いはSiGeのエピタキシャル成長を低温ドーピングと組合わせて遂行する場合、ドーパントの供給を止めた後も、ドーパントの取り込みが継続されることが知られている。この過程は、通常、オートドーピング現象として知られている。このタイプのエピタキシャル成長過程におけるこの現象のために、得られるドーパントプロフィルが所望のプロフィルからずれることがある。典型的には、このオートドーピング現象は、下側層からのドーパントが成長されたエピタキシャル層内に（高温）拡散されること、エピタキシー反応器の壁及び基板ホルダからドーパント種が放出されること、及び基板の前面及び背面からドーパント種の蒸発することに起因して発生する。
【０００４】
オートドーピングは、こうして、エピタキシャル層内のドーパント濃度を予測不能に変化させる。
【０００５】
従来は、ウェーハは、エピタキシャル成長過程を開始する前に、表面から自然酸化膜（native oxide）を除去するために、水素含有環境内で高温（約1000°C或いはそれ以上）にさらされた。この高温処理は、とりわけ減圧（reduced pressure）にて遂行された場合は、反応器チャンバの内側面及びウェーハ表面の所に吸着されるドーパント種の量も低減する。これがオートドーピングを低減するための通常のやり方である。ただし、高温での処理は、マイクロエレクトロニックデバイスの製造においては、デバイスの形状サイズがこのような高温におけるドーパントの拡散距離（diffusion length）と較べて小さなため、有害である。
【０００６】
米国特許第3,669,769号明細書は、単結晶Si上にエピタキシャル層を、エピタキシャル層のオートドーピングを最小限に押さえながら成長させる方法を開示する。ただし、この方法では、エピタキシャル層の初期成長速度は非常に低く抑えられ、層の厚さがある最小限の厚さに達した後に増加される。この過程の際の温度は800°Cから1300°Cの間とされる。
【０００７】
米国特許第6,007,624号明細書は、エピタキシャルSi層を成長する方法であって、オートドーピングが制御される方法を開示する。低温超高真空CVD過程（500°Cから850°C）にて、エピタキシャルシリコンの薄いキャッピング層が成長される。このキャッピング層を形成した後に温度が上げられ、さらなるエピタキシャル層が成長される。ただし、短所として、キャッピング層を成長させる際の処理温度が低いために、キャッピング層が完全にエピタキシャル成長しないことがある。加えて、この米国特許第6,007,624号明細書の方法は、埋め込み層からのオートドーピングの特定の排除のみに係る。
【０００８】
特開平8-203831号公報は、異なる電子特性を有する二つ或いはそれ以上の（サブ）層から成る単結晶層を、CVDエピタキシャル過程にて、成長させる方法を開示する。この特開平8-203831号公報の方法は、高温（1080°Cから1120°C）でのSiのエピタキシャル成長に係る。さらに、この方法は、（少なくとも8マイクロメータの）比較的厚いSiエピタキシャル層に係る。
【０００９】
短所として、従来の技術によるこれら全ての方法は、少なくとも１ミクロンの膜厚を有するエピタキシャル層に係る。さらに、従来の技術によるこれら各方法においては、ある時点において、半導体材が高温ステップにさらされ、このため半導体材料内のドーパントプロフィルがこのような高温での比較的迅速な拡散により劣化する。
【００１０】
更に、良く定義され、かつ、鋭いn-型ドーパントプロフィルを有する浅い（つまり、１マイクロメータよりかなり浅い）層の形成は、従来の技術によるこれら方法を用いては、実現可能のように思われる。
【００１１】
本発明の目的は、請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、エピタキシャル層内のn-型オートドーピングが強く抑圧されることを特徴とする方法を提供することにある。
【００１２】
この目的が請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、スタックが一つの連続する成長サイクルにて成長されることを特徴とする方法によって達成される。
【００１３】
一つの好ましい実施例においては、パージングサイクル（purging cycles）を省略することで、成長が一つの連続する成長サイクルにて行なわれ、この結果としてn-型オートドーピング現象が抑圧される。本発明によるこの成長方法によると、エピタキシャル層内のドーパントプロフィル（dopant profiles）の境界及び形状がより良く定義（区画）される。更に、この方法にて、厚いドープドエピタキシャル層（スパイク）を成長させることもできる。
【００１４】
以下では、本発明を幾つかの図面を参照しながら説明するが、これは、専ら解説の目的とし、添付のクレームに記載される保護の範囲を制限することを意図するものではない。
【発明を実施するための最良の形態】
【００１５】
以下では本発明による成長方法を、n-型ドープドエピタキシャルSi或いはSiGe層の成長に関する幾つかの実験を用いて説明する。これら実験から得られたドーパントプロフィルが二次イオン質量分析法（Secondary Ion Mass Spectroscopy, SIMS）を用いて測定された。これら結果の分析は、本発明による方法を用いてn-型ドープドエピタキシャルSi或いはSiGe層を成長させることで達成される改善を明白に示す。
【００１６】
図１は、従来の技術による、SiH4フローを（H2をキャリアガスとして）用いる成長方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層（Pスパイク）のSIMSプロットを示す。
【００１７】
このSIMSプロットはリン（P)のプロフィルをサンプル内のスパッタリング深度（sputtering depth）の関数として示す。このPスパイクは、Si表面をPH3蒸気に、Si前駆体SiH4の不在下で、露出することで成長される。しばらくした後に、PH3源が止められ、エピタキシャル成長が継続或いは開始される。
【００１８】
オートドーピング現象（autodoping effect）が明らかに観察される。Pのスパイクは約100nmの深さの所に位置する。このP信号内には、約100nmから約25nmの間に長いオートドーピングテールが見られ；P濃度はPピークの表面側ではSIMS検出限界までは落ちない。ただし、Pスパイクは、オートドーピングテールより規模が約一桁大きなために使用することはできる。
【００１９】
図２は、従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。このSIMSプロットはリン（P）のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【００２０】
このようなPスパイクを成長させるためには、上で説明したそれと類似する実験が、Si前駆体としてSiH4の代りに、ジクロロシラン（SiH2Cl2）を用いる過程を介して遂行された。図２には、SiH2Cl2から成長される、キャッピング層を有するPスパイクを成長させる試みの典型例が示される。
【００２１】
SiH4をSiの前駆体として用いて成長される図１のドーパントプロフィルとは対照的に、この場合はスパイクは存在せず、単にオートドーピングテールのみが存在する。これら2つのプロフィル間の差は、最も大きな可能性として、SiH2Cl2内のClの存在によるものと考えられる。
【００２２】
図１に示すそれと類似のドーパントプロフィルを、例えば、ヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor, HBT）のコレクタ内に用いることを試みた場合、Pスパイクが全ての界面（Si/SiGe、SiGe/SiGe[B]、SiGe/Si）の所に現れ、目標プロフィルが破壊される恐れがある。
【００２３】
従来の方法によると、層の組成を変えとき、ガスフローを安定化させるために、成長が中断されるが、このとき、Pは引き続きウェーハの表面に供給され、蓄積を続ける。
【００２４】
図３は、従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【００２５】
このSIMSプロットはリン（S)のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【００２６】
このプロットから、このエピタキシャル層は、図１のやり方と、キャッピング層の成長がこの層の途中で１分間中断され、その後継続されたという事実を除いて、同一のやり方で成長されたことがわかる。
【００２７】
当業者においては周知のように、HBT構造のような複雑なエピタキシャルマルチ層の成長では、幾度か成長が中断される。このような中断は、例えば、SiからSiGeへの切換え、或いは無ドープ層からドープ層或いはこの逆への切換えの際に発生する。
【００２８】
n-型ドーパントの蓄積は、とりわけ、Si/SiGe遷移の所では有害であり、このため、in-situ（インサイチュウ）n-型ドーパントを低温減圧下にて用いることは不可能である。
【００２９】
図１に示すようなPプロフィルは、長いオートドーピングテールを有するが、それでも、例えば、HBT構造のコレクタ部分のin-situドーピングに用いることはできる。これは、二次Pスパイクが回避されるように成長過程を適合化することで達成される。
【００３０】
本発明による半導体エピタキシャル層を成長する方法は、成長過程におけるこれら中断の重要性の認識に基づく。成長を中断しなければ、ドーパント元素Pは層遷移の所に蓄積されず、二次Pスパイクが抑制されることが発見された。
【００３１】
このことは、現実には、成長過程の際の、層の組成の変更に伴うガスフローの遷移（transients）のための、フロー安定化フェーズをスキップすることで達成される。この結果として、遷移（transition）の幅は増加するが、通常は、これによってトランジスタの性能が損なわれることはない。
【００３２】
本発明の方法を用いると、AsH3とSiH4の組合わせにて、Asスパイクを成長させることが可能となり、この結果、図１、２及び３においてPスパイクに対して示されるそれと類似するAsプロフィルが得られる。
【００３３】
n-型ドープドSi及びSiGe層の低温減圧エピタキシーの際に各界面の所にn-型ドープドスパイクが発生する問題は、層の組成を変更するき、成長過程を中断しないようにすることで回避することができる。この結果として、層間の遷移幅は劣化するが、通常は問題とならない。この成長方法は、とりわけ、HBT構造のコレクタ部分をin-situ n-型ドーピングステップにて成長するのに適する。
【００３４】
図４は、本発明による成長方法にて製造された、典型的なエピタキシャルSi[P]/SiGe/SiBe[B]/SiGe/Si[B]マルチ層内のドーパントの分布のSIMSプロットを示す。
【００３５】
このSIMSプロットはリン（P）、ゲルマニウム（Ge）、及びホウ素（B）のプロフィルをサンプル内のスパッタリング深さの関数として示す。各プロフィルはその化学記号にて示される。
【００３６】
このマルチ層は以下のように製造される。最初に、第一の層として用いられる半導体表面の上にリンにてドープされたSi[P]層が成長される。次にこのSi[P]層の上に、第一の真性エピタキシャルSiGe層が成長される。次にこの真性エピタキシャルSiGe層の上に、ホウ素にてドープされたエピタキシャルSiGe[B]層が堆積される。次に、第二の真性SiGe層が成長される。最後にエピタキシャルドープドSi[B]のトップ層が堆積される。
【００３７】
このマルチ層は、低温減圧過程（例えば、700°C、2.66×103Pa）にて、以下に図５との関連で説明するガスフロー及びフロー切換えスキームを用いて成長される。
【００３８】
図４において、重要な点は、リンの分布は概ね50から100nmの間にあることにである。従来の技術による方法を用いて成長されたプロフィルとは異なり、デバイスの機能を妨害するような大きなPのピークは存在しない。PH3フローが止められた後、Pのレベルは落ちる。PH3フローの停止は矢印A1にて示される。
【００３９】
この場合もある程度の偏析（segregation）は発生する。つまり、成長環境内に、矢印A2にて示されるように、B2H6が解放されると、P信号が（約68nmなる深さにおいて）増加する。ただし、Pレベルは、HBT構造に悪影響を与えるほど高くはならない。
【００４０】
また、この新たな成長方法は（SiGe/SiGe[B]/SiGe層）内のGeプロフィルを若干劣化させることもわかる。SiGe/SiGe[B]/SiGe層のリーディング及びトレーリングスロープは、成長の際にガスフローの中断がされる場合ほどは鋭くない。ただし、このスロープの鋭さの低減は、本質的な問題ではなく、単なるエピタキシャル反応器のハードウェアの欠陥に過ぎないことに注意する。
【００４１】
図５は、成長過程を反応物質（プロセスガス）の切替えの観点から簡略的に示す。Y-軸はフローの大きさを示し、X-軸は持続時間を示す。両方の軸において任意単位が用いられている。各処理時間と層の厚さ間の実際の比は示されてないことに注意する。更に、個々のフローの相対的な高さは、各フローの比を示すものではない。各ガスフローは斜線を付けられたエリアとして示され、各ガスの化学式にて識別されている。
【００４２】
成長過程の開始において、Si前駆体（例えば、SiH4)のガスフローが開かれる。同時に、PH3のガスフローが開かれる。ある時間の後、PH3のフローが少し低減される。Si[P]層の成長が完了した後に、PH3ガスフローが停止される。
【００４３】
同時に、GeH4ガスフローが開かれ、SiGe層の成長が開始される。第一の真性SiGe層の成長の後に、B2H6のガスフローが開かれ、SiGe層がホウ素にてドープされ、ドープドSiGe[B]層が形成される。
【００４４】
ドープドSiGe[B]層が完結された後に、B2H6ガスフローが止められる。Si前駆体のガスフローとGeH4ガスフローは開いたままで、第二の真性SiGe層が成長される。
【００４５】
最後に、GeH4ガスフローが止められ、B2H6ガスフローが開かれ、ホウ素にてドープされたSi[B]のトップ層が成長される。
【００４６】
エピタキシャルSi[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層を完結した後に、Si前駆体のガスフローとB2H6ガスフローが止められる。この処理サイクルは、当分野において周知のように、処理チャンバをパージと、マルチ層がその上に堆積された半導体ウェーハを冷却することから成る仕上げサイクルにて終了する。
【００４７】
Si[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層内の個々の層の成長の間にはパージングサイクルは適用されないことに注意する。パージングサイクルを省くこと、従来の技術では行なわれていた成長サイクルを中断しないこと、及びエピタキシャル層全体を一つの連続した成長サイクルにて成長させることで、図４のSIMSプロットに示されるように、ドーパントプロフィルが改善される。
【００４８】
更に、本発明の方法は、ドープドシリコン・ゲルマニウム・カーボン合金（SiGe:C）層の製造においても、これらSiGe:C層内のn-型オートドーピングを抑制するために用いることができる。
【図面の簡単な説明】
【００４９】
【図１】従来の技術による、SiH4フローを用いる方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層（Pスパイク）の二次イオン質量分析（SIMS）のプロットを示す。
【図２】従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図３】従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図４】本発明による成長方法にて製造された、典型的なエピタキシャルSi-SiGe-Siマルチ層内のドーパントの分布のSIMSプロットを示す。
【図５】本発明による成長過程の際の各ガスフローの切り替えを簡略的に示す。
【図１】
2004533715.tif 000003
【図２】
2004533715.tif 000004
【図３】
2004533715.tif 000005
【図４】
2004533715.tif 000006
【図５】
2004533715.tif 000007
【国際公開パンフレット】
2004533715.tif 000008
2004533715.tif 000009
2004533715.tif 000010
2004533715.tif 000011
2004533715.tif 000012
2004533715.tif 000013
2004533715.tif 000014
2004533715.tif 000015
2004533715.tif 000016
2004533715.tif 000017
2004533715.tif 000018
2004533715.tif 000019
2004533715.tif 000020
2004533715.tif 000021
2004533715.tif 000022
【国際調査報告】
2004533715.tif 000023
2004533715.tif 000024
2004533715.tif 000025