(57)【要約】シグナルプロセッサは、非線形伝達関数を提供し、プロセッサ出力と、コモンバイアスに参照される非線形の変曲点を提供する。プロセッサ出力と非線形の変曲点は、時変コモンモードの変動に対する阻止を示す。
2004500757.tif 000002
【特許請求の範囲】
【請求項１】
時変信号とコモンモードバイアスを含む部分的な差動信号を増幅して、前記部分的な差動信号にかかる時変コモンモード信号を阻止するためのプロセッサと、
前記コモンモードバイアスの代表値である閾値レベルを決定するための手段と、
前記時変信号と前記閾値レベルの間に存在する所定の関係に応答して、前記プロセッサの利得を変更するための手段と、
前記時変コモンモード信号が前記所定の関係を変更することを実質的に防ぐための手段と、
を備える非線形プロセッサ。
【請求項２】
前記利得を変更するための２つ以上の前記手段が設けられ、第１の利得の領域から相対的に高い利得の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項３】
前記利得を変更するための２つ以上の前記手段が設けられ、第１の利得の領域から相対的に低い利得の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項４】
前記利得を変更するための３つ以上の前記手段が設けられ、第１の利得の領域から相対的に低い利得の第２の領域への利得の変更、第１の利得の領域から前記第２の領域よりも相対的に高い利得を有する第３の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項５】
前記利得を変更するための３つ以上の前記手段が設けられ、第１の利得の領域から相対的に高い利得の第２の領域への利得の変更、第１の利得の領域から前記第２の領域よりも相対的に低い利得を有する第３の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項６】
前記閾値は、前記コモンモードバイアスの減衰及び直流変換された代表値である、
請求項１乃至５のいずれか記載の非線形プロセッサ。
【請求項７】
１つ以上の前記閾値は、前記コモンモードバイアスの値よりも下に配置される、
請求項６記載の非線形プロセッサ。
【請求項８】
１つ以上の前記閾値は、前記コモンモードバイアスの値よりも上に配置される、
請求項６記載の非線形プロセッサ。
【請求項９】
信号を非線形に処理するための方法であって、
時変信号と部分的な差動信号のためのコモンモードバイアスとを含む部分的な差動信号を処理して、前記部分的な差動信号にかかる時変コモンモード信号を阻止するステップと、
前記コモンモードバイアスの代表値である閾値レベルを決定するステップと、
前記時変信号と前記閾値レベルの間に存在する所定の関係に応答して、前記部分的な差動信号の前記処理を非線形に変更するステップと、
前記時変コモンモード信号に応答して、前記所定の関係の変更を防ぐステップと、
を備える方法。
【請求項１０】
電気信号を非線形に増幅するための装置であって、
第１のトランジスタのベースへの第１の入力と、
第２のトランジスタのベースへの第２の入力と、
前記第１のトランジスタのエミッタと前記第２のトランジスタのエミッタとの間に相互接続される第１の抵抗素子と、
前記第１のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のソースに接続される前記第１のトランジスタのコレクタと、
前記第１のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のソースに第２の抵抗素子を介して接続される前記第２のトランジスタのコレクタと、
前記第２のトランジスタのコレクタと前記第２の抵抗素子の一端からなる接合で、前記第２のトランジスタのコレクタに接続される出力端子と、
前記第１のトランジスタのエミッタと前記第２のトランジスタのエミッタのそれぞれから、直流供給電位の第２のソースに接続される電流源と、
前記第１のトランジスタのエミッタから、第４のトランジスタのコレクタが第４のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続される、第４のトランジスタのエミッタに接続される第１の２次利得設定抵抗素子と、
閾値電位のソースに接続される前記第４のトランジスタのベースと、
を備える装置。
【請求項１１】
前記第２のトランジスタのエミッタにその入力が接続され、その出力が前記閾値電位のソースを提供するバッファをさらに含む、
請求項１０記載の装置。
【請求項１２】
前記第２のトランジスタのエミッタにその入力が接続され、１つ以上の分圧点を備える抵抗性ディバイダをその出力が駆動するバッファと、
前記抵抗性ディバイダの一端は前記バッファの出力に接続され、前記抵抗性ディバイダの他端は直流バイアス電位のソースに接続され、
前記閾値電位のソースを提供する前記抵抗性ディバイダのネットワークの第１の分圧点と、
前記バッファの出力と前記第４のトランジスタのベースの間に接続されるバイパスキャパシタと、
をさらに含む請求項１０記載の装置。
【請求項１３】
前記直流バイアス電位のソースは、前記バッファの出力で直流電位よりも低い、
請求項１２記載の装置。
【請求項１４】
前記直流バイアス電位のソースは、前記バッファの出力で直流電位よりも高い、
請求項１２記載の装置。
【請求項１５】
前記第４のトランジスタのベース電位を超える前記第１のトランジスタのベースへの信号入力に応答して、前記第４のトランジスタが導通されるように、前記第４のトランジスタが保持される、
請求項１３又は１４記載の装置。
【請求項１６】
前記第２のトランジスタのエミッタから前記第５のトランジスタのエミッタに接続される第２の２次利得設定抵抗素子をさらに備え、
前記第５のトランジスタのコレクタは、前記第５のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第５のトランジスタのベースは、前記抵抗性ディバイダの第２の分圧点に接続され、
前記第５のトランジスタのベース電位を超える前記第１のトランジスタのベースへの前記信号入力に応答して、前記第５のトランジスタが導通されるように、前記第５のトランジスタが保持される、
請求項１５記載の装置。
【請求項１７】
前記第２のトランジスタのエミッタから前記第５のトランジスタのエミッタに接続される第２の２次利得設定抵抗素子をさらに備え、
前記第５のトランジスタのコレクタは、前記第５のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第５のトランジスタのベースは、前記抵抗性ディバイダの第２の分圧点に接続され、
前記第５のトランジスタのベース電位を超える前記第１のトランジスタのベースへの前記信号入力に応答して、前記第５のトランジスタが非導通にされるように、前記第５のトランジスタが保持される、
請求項１５記載の装置。
【請求項１８】
前記第５のトランジスタのベース電位を超える前記第１のトランジスタのベースへの前記信号入力に応答して、前記第４のトランジスタが非導通にされるように、前記第４のトランジスタが保持される、
請求項１３又は１４記載の装置。
【請求項１９】
前記第２のトランジスタのエミッタから前記第５のトランジスタのエミッタに接続される第２の２次利得設定抵抗素子をさらに備え、
前記第５のトランジスタのコレクタは、前記第５のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第５のトランジスタのベースは、前記抵抗性ディバイダの第２の分圧点に接続され、
前記第５のトランジスタのベース電位を超える前記第１のトランジスタのベースへの前記信号入力に応答して、前記第５のトランジスタが導通されるように、前記第５のトランジスタが保持される、
請求項１８記載の装置。
【請求項２０】
前記第２のトランジスタのエミッタから前記第５のトランジスタのエミッタに接続される第２の２次利得設定抵抗素子をさらに備え、
前記第５のトランジスタのコレクタは、前記第５のトランジスタのベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第５のトランジスタのベースは、前記抵抗性ディバイダの第２の分圧点に接続され、
前記第５のトランジスタのベース電位を超える前記第１のトランジスタのベースへの前記信号入力に応答して、前記第５のトランジスタが非導通にされるように、前記第５のトランジスタが保持される、
請求項１８記載の装置。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、信号を非線形に処理する信号処理システムに関し、より詳細には、特に、差動構成において信号を非線形に処理するシステムに関する。
本出願は、１９９９年１２月１日に提出された米国仮出願第６０／１６８，２８０号の利点を特許請求するものであり、該出願の全体は、参照により本明細書に組込まれる。
【０００２】
［発明の背景］
信号処理システムでは、非線形の伝達関数を提供して、差分量によりダイナミックレンジで信号の一部を増幅することが必要とされることがある。この非線形の処理は、１つ以上の理由のために必要とされることがある。たとえば、ビデオ信号処理システムでは、（１）表示されたビデオ画像の主観的な訴えを改善する、（２）カメラ及び表示装置の異なる「ガンマ」特性を補償する、又は（３）カラービデオ表示装置の様々な光出力チャネルの異なる非線形な光出力特性を受け入れるために、非線形処理が使用される場合がある。
【０００３】
ビデオ信号処理システムにおける共通の問題は、（１）浮遊静電場及び又は電磁場、（２）システムのステージ間のグランド電位差、及び（３）システムのステージ間の供給電位差のための「ノイズ」信号のピックアップである。非線形処理ステージでは、信号についてのバイアス基準と非線形の変曲点の閾値についてのバイアス基準とが異なるかが不確かであり、これにより、「ノイズ」が信号に加わることになる。
【０００４】
内部ステージコネクションにおける浮遊静電場及び／又は浮遊電磁場のピックアップを最小にするために、及び／又は信号処理システムにおける回路間のグランド電位差によるグランド誘発ノイズを最小にするために、ツイストペア配線と共に、部分的な差動シグナリング技術が採用される。特に、差動シグナリング１つのコネクションは、部分的な差動ペアの第２のコネクションに伝達される時変信号のために、コモンモードバイアスに伝達する。
【０００５】
差動増幅器のような後の信号処理は、部分的な差動相互接続にかかるコモンモードの変動を阻止する能力を有するものとして採用される。信号処理の部分は、（東芝社により製造されているＴＤＡ６１２０Ｑ ＣＲＴドライバＩＣのような）集積回路のビデオ増幅器に含まれる場合がある。ここでは、電圧利得は、抵抗を減衰させる外部利得設定エミッタを有する差動増幅器により提供される。かかるＩＣを含み、上記された問題を示す特定の信号処理システムの適用の１つの例は、テレビジョンシステムにおけるキネスコープドライバ増幅器である。
【０００６】
［発明の概要］
本発明は、上述した問題を認識することに部分的に属し、上記問題を解決する非線形信号処理システムを提供することに部分的に属している。かかるシステムは、時変信号とコモンモードバイアスを含む部分的な差動信号を増幅して、該部分的な差動信号にかかる時変コモンモード信号を阻止するためのプロセッサ、該コモンモードバイアスの代表値である閾値レベルを決定するための手段、該時変信号と該閾値レベルの間に存在する所定の関係に応答して、該プロセッサの利得を変更するための手段、及び該時変コモンモード信号が該所定の関係を変更することを実質的に防ぐための手段を備えている。
【０００７】
［発明の実施の形態］
本発明は、添付図面を参照して、以下に記載される詳細な説明により良好に理解されるであろう。図面では、１つの図面以上における同じ参照符号の使用は、同じ又は類似の機能を示している。
本発明は、テレビジョン信号処理に関する例示的な実施の形態の背景で以下に記載される。しかし、本発明は、他のタイプの信号処理システムに適用される場合がある。
【０００８】
テレビジョン信号処理システムのような信号処理システムは、たとえば、復調された輝度信号又はコンポーネント色信号のいずれかといった電圧信号を増幅するための装置を典型的に含んでいる。増幅器について非線形の利得特性を提供することが望ましい場合がある。図１に示されるように、差動増幅器１０が使用され、ここでは、増幅器１０への１つの入力が所望の時変信号を含んでおり、他の入力１４が増幅器１０のためのコモンモードバイアスを提供する。また、時変コモンモード成分がこれら２つの入力信号のそれぞれに存在することが一般的である。
【０００９】
図１の回路では、コモンモードバイアス１４は、トランジスタ１６のベースに印加され、時変の入力信号１２は、増幅器１０のトランジスタ１８のベースに印加される。増幅器１０の利得は、抵抗素子２２に対する抵抗素子２０の比により決定される。電流源２４及び２６は、増幅器１０に含まれており、増幅器のための動作電流を供給し、そのコモンモード阻止率を改善する。
【００１０】
このように構成された増幅器に対して非線形特性を提供することが望まれるとき、一般に、増幅器のための直流バイアスが及び非線形利得を有する回路の両者を提供するためのアプローチが要求される。図２の回路は、バッファ３０を通して閾値信号２８を導出する。この閾値信号２８は、コモンモードバイアスに対する所定の関係を含んでいる。閾値信号２８は、コモンモードバイアスに関連する直流成分、及び可能であれば、ある時変のコモンモード成分を備えている。
【００１１】
図２に示される回路により生成される閾値信号２８は、トランジスタ３６及び２次利得設定抵抗素子３４を備える非線形ネットワークをバイアスするために使用することができる。非線形ネットワーク３２は、トランジスタ１８のエミッタとトランジスタ３６のベースの間に現れる、増幅器１０の入力に印加される時変コモンモード信号をバッファリングする。
【００１２】
トランジスタ１６に印加されるコモンモードバイアス信号１４は、バッファ３０によりバッファリングされ、トランジスタ１８のエミッタとトランジスタ３６のベースの間に現れる。トランジスタ３６の条件は、そのベース−エミッタ接合の順バイアスにより決定されるので、トランジスタ３６の導通の閾値は、コモンモードバイアス１４に対応する入力１２のレベルで生じるために決定することができる。
【００１３】
閾値信号２８以下の時変信号１２のレベルでは、トランジスタ３６が導通状態にないときに、増幅器１０の利得は、抵抗素子２２に対する抵抗素子２０の比により決定される。閾値信号２８以上の時変信号１２のレベルでは、トランジスタ３６が導通状態にあるとき、増幅器１０の利得は、抵抗素子２２及び３４の並列接続に対する抵抗素子２０の比により決定される。
【００１４】
図３に示される実施の形態では、バッファ３０は、抵抗素子４２及び４４並びにバイパスキャパシタ４６により構成される抵抗性分圧器を備える分圧器ネットワークを駆動するトランジスタ３８を備えるエミッタフォロワステージにより達成される。
【００１５】
図３の実施の形態では、閾値信号は、抵抗素子４２と抵抗素子４４の接続点により構成される分圧器ポイントで駆動される。この回路構成により、閾値は、コモンモードバイアス１４の値以下である入力信号の動的なレンジ内のいずれかのレベルで位置される。バイパスキャパシタ４６の存在により、時変コモンモード信号は、非線形ネットワーク３２の入力２８に減衰されることなく生じさせる。
【 ００１６】
このようにして、図４に示されるような増幅器の伝達関数は、プリセット閾値以上の入力信号について相対的に高い利得を有して得ることができる。なお、図３は、赤、緑及び青のチャネル増幅器のそれぞれについての異なる伝達関数を示す。よく知られているように、増幅器の利得が変化して非線形処理を提供するポイントは、それぞれのチャネルについて異なるプリセットレベルである場合がある。時変コモンモード信号は、トランジスタ３６のベースとトランジスタ１８のエミッタの間に直接印加されるので、トランジスタ３６の導通のための閾値を変更しない。
【００１７】
非線形変曲点の基準の１次の温度補償は、トランジスタ３６及び３８のベース−エミッタ接合の構成により提供される。非線形に関する変曲点が入力コモンモードバイアス１４のレベルに非常に近い場合、すなわち、抵抗素子４２＜＜抵抗素子４４である場合、温度補償は、トランジスタ３６とトランジスタ３８の間の熱整合と同様に良好である。抵抗素子４２の値が抵抗素子４４に関して増加するにつれて、温度補償は完璧ではなくなるが、トランジスタ３６のベース−エミッタ接合に比較してトランジスタ３８のベース−エミッタ接合による好ましい影響をなお有している。
【００１８】
図５は、図３のシステムに類似した信号処理システムの実施の形態を示しているが、２つの非線形に関する変曲点を提供しており、これら変曲点の両者は、入力コモンモードバイアス電圧１４のレベルで、又は該レベル以下である。図５に示される回路では、分圧器ネットワーク５１が採用され、該ネットワーク５１は、抵抗素子４４及び４８により構成される分圧ポイントで生成される追加の閾値信号５２を有している。
【００１９】
本実施の形態では、バイパスキャパシタ５０が追加され、減衰されていない時変コモンモード信号が、トランジスタ５８及び第２の２次利得設定抵抗素子５６からなる非線形ネットワーク５４への入力で現れることを保証する。
【００２０】
図５に関連する３つの利得領域は、以下の場合に生じる。（１）トランジスタ３６及びトランジスタ５８が導通状態になく、増幅器１０の利得が抵抗素子２０及び２２の比により決定されるとき。（２）トランジスタ５８が導通し、増幅器１０の利得が抵抗素子５６に並列にある抵抗素子２２に対する抵抗素子２０の比により決定されるとき。及び（３）トランジスタ３６及び５８が導通し、増幅器１０の利得が、抵抗素子２２，３４及び５６の並列接続に対する抵抗素子２０の比により決定されるとき。
【００２１】
図６における実施の形態は、図３に示される回路の振る舞いに類似した振る舞いを提供するが、入力コモンモードバイアス電圧よりも高い非線形に関する変曲点を有している。図６の回路では、分圧器ネットワーク４０は、正の供給電圧が参照され、エミッタ負荷抵抗素子は、トランジスタ３８及び分圧器ネットワーク４０のバイアス電流を提供するために追加される。２つの利得領域における利得は、図３における回路の記載におけるものと同様に特徴付けられる。
【００２２】
図７の実施の形態は、入力信号レベルの増加について、２つの連続して増加する利得領域を提供し、これら利得領域は、図５の回路の記述において特徴付けられる。
【００２３】
図７の回路における変曲点は、入力コモンモードバイアスレベル以上及び以下の両者であり、該バイアスレベル以下の変曲点は、閾値信号２８により決定され、該バイアスレベル以上の変曲点は、閾値５２により決定され、抵抗素子６４及び６８からなる追加の分圧器ネットワーク６２の分圧器ポイントにより決定される。ここで再び、バイパスキャパシタ７０が追加され、減衰されていない時変コモンモードの変動が非線形ネットワーク５４への入力５２で現れることを保証する。
【００２４】
図８に示されている信号処理システムは、入力コモンモード電圧のレベル以上である１つの変曲点を有する非線形特性を提供する。この場合、ＮＰＮトランジスタ７６を備える非線形ネットワーク７２が使用され、バッファ３０は、ＰＮＰトランジスタ７０を使用して、非線形ネットワーク７２への閾値信号２８を提供する。動作は、トランジスタ７６が入力時変信号電圧の低いレベルで導通にバイアスされる点を除き、前の例と同じであり、これにより、抵抗素子２２及び７４の並列接続に対する抵抗素子２０の比により決定される利得が増幅器１０に提供される。
【００２５】
分圧器ネットワーク４０により設定される閾値２８を超えて入力信号が増加するとき、トランジスタ７６は、バイアスが解除され、増幅器１０の利得は、抵抗素子２２に対する抵抗素子２０の比により決定される。このようにして、入力コモンモードバイアスレベル、又は該レベルよりも高い閾値を超える入力信号について、減少された利得を有する非線形特性が決定される。
【００２６】
上述された実施の形態と同様なやり方で、図９に示される実施の形態は、２つの連続的に減少された利得領域を提供し、その利得領域の両者は、入力コモンモードバイアス電圧のレベルを超えて生じる。時変電圧入力の最低の値について、トランジスタ７６及び８２の両者は導通し、増幅器１０の利得は、抵抗素子２２，７４及び８０の並列接続に対する抵抗素子２０の比により決定される。閾値信号２８を超える時変信号１２のレベルでは、トランジスタ７６は、非導通状態にあり、増幅器１０の利得は、抵抗素子２２及び８０の並列接続に対する抵抗素子２０の比により決定される。閾値５２により決定される時変信号１２のなお高いレベルでは、トランジスタ８２は非導通となり、増幅器１０の利得は、抵抗素子２０及び２２の比により決定されるようになる。
【００２７】
図１０に示される実施の形態は、２つの連続的に減少される利得領域を提供するものであり、一方は、閾値信号２８により決定される入力コモンモードバイアスレベル以下で開始し、他方は、閾値信号５２により決定される入力コモンモードバイアスレベル以上で開始する。
【００２８】
図１１の実施の形態は、入力コモンモードバイアス電圧以下であり、相対的に低い利得の領域から相対的に高い利得の領域への遷移を提供する、閾値信号２８により決定される変曲点と、入力コモンモードバイアス電圧以上であり、相対的に高い利得の領域から相対的に低い利得の領域への遷移を提供する、閾値信号５２により決定される第２の変曲点とを提供する。
【００２９】
図１２に示される実施の形態は、入力コモンモードバイアス電圧以下であり、トランジスタ７６を非導通にすることによる第１の利得の領域から相対的に低い利得の領域への遷移を提供する、閾値信号５２により決定される変曲点と、入力コモンモードバイアス電圧以上であり、トランジスタ３６の導通により決定される相対的に高い利得の領域への遷移を提供する、閾値信号２８により決定される第２の変曲点とを提供する。
【００３０】
第１及び第３の領域における利得は、抵抗素子７４及び３４のそれぞれの値により、独立に設定される場合がある。図示される全ての他の例示的な実施の形態におけるように、最適な温度トラッキングは、バッファ及びその対応する非線形トランジスタのＰＮＰ／ＮＰＮペアの使用により、それぞれの非線形に関する変曲点について維持される。
【００３１】
発明の実施の形態で記載されたように、本発明の概念を実施する信号処理システムは、差動増幅処理により後続される内部ステージの伝達のための部分的な差動シグナリングを提供する。かかる処理は、記載された非線形の特性を生成するための手段を組込んでいる。信号増幅及び非線形の閾値決定のためにコモンモードバイアスの使用により、多くのノイズ源が除去される。半導体のタイプ及び回路構成の選択は、非線形閾値の温度に関連する変動の大幅な減少又は除去に寄与する。
【００３２】
また、非線形の変曲点の基準は、ビデオ信号がバイアスされるコモンモード成分を追跡する。また、かかるシステムは、発生された変曲点の基準について１次の温度補償、時変コモンモード増幅器の入力信号によるこれら変曲点の基準の変動の除去、異なる量の電圧利得を有する信号のダイナミックレンジの１つ以上の領域を提供する。
【００３３】
１つ又は２つの非線形の変曲点を提供する回路の明示的な記載が与えられたが、記載された概念は、入力信号のダイナミックレンジ内のいずれかに位置される変曲点を有するいずれかの数の増加された利得の領域、及び減少された利得の領域を提供するために拡張することができる。
【００３４】
また、テレビジョン信号処理システムの背景において記載されているが、本発明の記載された概念は、非線形処理を含んだ他のタイプの信号処理システムに対して適用可能であることは、当業者には明らかである。
【図面の簡単な説明】
【図１】
差動増幅器の実施の形態の概念的な回路図である。
【図２】
入力コモンモードバイアスポイントでの変曲点と、第１の領域における利得よりも高い第２の利得領域における利得とによる２つの利得領域を有する信号処理システムの概念的な回路図である。
【図３】
入力コモンモードバイアスポイント以下の変曲点と、第１の領域における利得よりも高い第２の利得領域における利得とによる２つの利得領域を有する信号処理システムの概念的な回路図である。
【図４】
図３に示されるようなシステムに典型的な特性応答のグラフを示す図である。
【図５】
共に入力コモンモードバイアスポイント以下の２つの変曲点と、第１の領域における利得よりもそれぞれ連続的に高い第２及び第３の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図６】
入力コモンモードバイアスポイント以上の変曲点と、第１の領域における利得よりも高い第２の利得領域における利得とによる２つの利得領域を有する信号処理システムの概念的な回路図である。
【図７】
入力コモンモードバイアスポイント以上及び以下の変曲点と、第１の領域における利得よりもそれぞれ連続的に高い第２及び第３の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図８】
入力コモンモードバイアスポイント以上の変曲点と、第１の領域における利得よりも低い第２の利得領域における利得とによる２つの利得領域を有する信号処理システムの概念的な回路図である。
【図９】
共に入力コモンモードバイアスポイント以上の２つの変曲点と、第１の領域における利得よりもそれぞれ連続的に低い第２及び第３の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図１０】
入力コモンモードバイアスポイント以上及び以下の変曲点と、第１の領域における利得よりもそれぞれ連続的に低い第２及び第３の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図１１】
入力コモンモードバイアスポイント以上及び以下の変曲点と、第３又は第１の領域のいずれかにおける利得よりも高い第２の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図１２】
入力コモンモードバイアスポイント以上及び以下の変曲点と、第３又は第１の領域のいずれかにおける利得よりも低い第２の利得領域における利得とによる３つの利得領域を有する信号処理システムの概念的な回路図である。
【図１】
2004500757.tif 000003
【図２】
2004500757.tif 000004
【図３】
2004500757.tif 000005
【図４】
2004500757.tif 000006
【図５】
2004500757.tif 000007
【図６】
2004500757.tif 000008
【図７】
2004500757.tif 000009
【図８】
2004500757.tif 000010
【図９】
2004500757.tif 000011
【図１０】
2004500757.tif 000012
【図１１】
2004500757.tif 000013
【図１２】
2004500757.tif 000014
【国際公開パンフレット】
2004500757.tif 000015
2004500757.tif 000016
2004500757.tif 000017
2004500757.tif 000018
2004500757.tif 000019
2004500757.tif 000020
2004500757.tif 000021
2004500757.tif 000022
2004500757.tif 000023
2004500757.tif 000024
2004500757.tif 000025
2004500757.tif 000026
2004500757.tif 000027
2004500757.tif 000028
2004500757.tif 000029
2004500757.tif 000030
2004500757.tif 000031
2004500757.tif 000032
2004500757.tif 000033
2004500757.tif 000034
2004500757.tif 000035
2004500757.tif 000036
2004500757.tif 000037
2004500757.tif 000038
2004500757.tif 000039
2004500757.tif 000040
2004500757.tif 000041
2004500757.tif 000042
2004500757.tif 000043
2004500757.tif 000044
【手続補正書】
【提出日】平成13年12月14日(2001.12.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
時変信号（１２）とコモンモードバイアス（１４）を含む部分的な差動信号を増幅して、前記部分的な差動信号にかかる時変コモンモード信号を阻止するためのプロセッサ（１０）と、
前記コモンモードバイアス（１４）の代表値である閾値レベル（２８）を決定するための手段（３０）と、
前記時変信号（１２）と前記閾値レベル（２８）の間に存在する所定の関係に応答して、前記プロセッサの利得を変更するための手段（３２）と、
前記時変コモンモード信号が前記所定の関係を変更することを実質的に防ぐための手段（３０，３２）と、
を備える非線形プロセッサ。
【請求項２】
前記利得を変更するための１つ以上の前記手段（７２）が設けられ、第１の利得の領域から相対的に高い利得の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項３】
前記利得を変更するための１つ以上の前記手段（３２）が設けられ、第１の利得の領域から相対的に低い利得の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項４】
前記利得を変更するための２つ以上の前記手段（３２，７２）が設けられ、第１の利得の領域から相対的に低い利得の第２の領域への利得の変更、第１の利得の領域から前記第２の領域よりも相対的に高い利得を有する第３の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項５】
前記利得を変更するための２つ以上の前記手段（７２，７８）が設けられ、第１の利得の領域から相対的に高い利得の第２の領域への利得の変更、第１の利得の領域から前記第２の領域よりも相対的に低い利得を有する第３の領域への利得の変更を生成する、
請求項１記載の非線形プロセッサ。
【請求項６】
前記閾値（２８，５２）は、前記コモンモードバイアス（１４）の減衰及び直流変換された代表値である、
請求項１乃至５のいずれか記載の非線形プロセッサ。
【請求項７】
１つ以上の前記閾値（２８，５２）は、前記コモンモードバイアス（１４）の値よりも下に配置される、
請求項６記載の非線形プロセッサ。
【請求項８】
１つ以上の前記閾値（２８，５２）は、前記コモンモードバイアス（１４）の値よりも上に配置される、
請求項６記載の非線形プロセッサ。
【請求項９】
信号を非線形に処理するための方法であって、
時変信号（１２）と部分的な差動信号のためのコモンモードバイアス（１４）とを含む部分的な差動信号を処理して、前記部分的な差動信号にかかる時変コモンモード信号を阻止するステップと、
前記コモンモードバイアス（１４）の代表値である閾値レベル（２８）を決定するステップと、
前記時変信号（１２）と前記閾値レベル（２８）の間に存在する所定の関係に応答して、前記部分的な差動信号の前記処理を非線形に変更するステップと、
前記時変コモンモード信号に応答して、前記所定の関係の変更を防ぐステップと、
を備える方法。
【請求項１０】
電気信号を非線形に増幅するための装置であって、
第１のトランジスタ（１６）のベースへの第１の入力（１４）と、
第２のトランジスタ（１８）のベースへの第２の入力（１２）と、
前記第１のトランジスタ（１６）のエミッタと前記第２のトランジスタ（１８）のエミッタとの間に相互接続される第１の抵抗素子（２２）と、
前記第１のトランジスタ（１６）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のソースに接続される前記第１のトランジスタ（１６）のコレクタと、
前記第２のトランジスタ（１８）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のソースに第２の抵抗素子（２０）を介して接続される前記第２のトランジスタ（１８）のコレクタと、
前記第２のトランジスタ（１８）のコレクタと前記第２の抵抗素子（２０）の一端からなる接合で、前記第２のトランジスタ（１８）のコレクタに接続される出力端子と、
前記第１のトランジスタ（１６）のエミッタと前記第２のトランジスタ（１８）のエミッタのそれぞれから、直流供給電位の第２のソースに接続される電流源（２４，２６）と、
前記第２のトランジスタ（１８）のエミッタから、第３のトランジスタ（３６）のコレクタが第３のトランジスタ（３６）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続される、第３のトランジスタ（３６）のエミッタに接続される第１の２次利得設定抵抗素子（３４）と、
閾値電位（２８）のソースに接続される前記第３のトランジスタ（３６）のベースと、
を備える装置。
【請求項１１】
前記第１のトランジスタ（１６）のエミッタにその入力が接続され、その出力が前記閾値電位（２８）のソースを提供するバッファ（３０）をさらに含む、
請求項１０記載の装置。
【請求項１２】
前記第１のトランジスタ（１６）のエミッタにその入力が接続され、１つ以上の分圧点を備える抵抗性ディバイダ（４０）をその出力が駆動するバッファ（３０）と、
前記抵抗性ディバイダ（４０）の一端は前記バッファ（３０）の出力に接続され、前記抵抗性ディバイダ（４０）の他端は直流バイアス電位のソースに接続され、
前記閾値電位（２８）のソースを提供する前記抵抗性ディバイダのネットワークの第１の分圧点と、
前記バッファ（３０）の出力と前記第３のトランジスタ（３６）のベースの間に接続されるバイパスキャパシタ（４６）と、
をさらに含む請求項１０記載の装置。
【請求項１３】
前記直流バイアス電位のソースは、前記バッファ（３０）の出力で直流電位よりも低い、
請求項１２記載の装置。
【請求項１４】
前記直流バイアス電位のソースは、前記バッファ（３０）の出力で直流電位よりも高い、
請求項１２記載の装置。
【請求項１５】
前記第３のトランジスタ（３６）のベース電位を超える前記第２のトランジスタ（１８）のベースへの信号入力（１２）に応答して、前記第３のトランジスタ（３６）が導通されるように、前記第３のトランジスタ（３６）が保持される、
請求項１３又は１４記載の装置。
【請求項１６】
前記第２のトランジスタ（１８）のエミッタから前記第４のトランジスタ（５８）のエミッタに接続される第２の２次利得設定抵抗素子（５６）をさらに備え、
前記第４のトランジスタ（５８）のコレクタは、前記第４のトランジスタ（５８）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第４のトランジスタ（５８）のベースは、前記抵抗性ディバイダ（５１）の第２の分圧点に接続され、
前記第４のトランジスタ（５８）のベース電位を超える前記第２のトランジスタ（１８）のベースへの前記信号入力（１２）に応答して、前記第４のトランジスタ（５８）が導通されるように、前記第４のトランジスタ（５８）が保持される、
請求項１５記載の装置。
【請求項１７】
前記第２のトランジスタ（１８）のエミッタから前記第４のトランジスタ（５８）のエミッタに接続される第２の２次利得設定抵抗素子（５６）をさらに備え、
前記第４のトランジスタ（５８）のコレクタは、前記第４のトランジスタ（５８）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第４のトランジスタ（５８）のベースは、前記抵抗性ディバイダ（５１）の第２の分圧点に接続され、
前記第４のトランジスタ（５８）のベース電位を超える前記第２のトランジスタのベースへの前記信号入力（１２）に応答して、前記第４のトランジスタ（５８）が非導通にされるように、前記第４のトランジスタ（５８）が保持される、請求項１５記載の装置。
【請求項１８】
前記第３のトランジスタ（３６）のベース電位を超える前記第２のトランジスタ（１８）のベースへの前記信号入力（１２）に応答して、前記第３のトランジスタ（３６）が非導通にされるように、前記第３のトランジスタ（３６）が保持される、
請求項１３又は１４記載の装置。
【請求項１９】
前記第２のトランジスタ（１８）のエミッタから前記第４のトランジスタ（５８）のエミッタに接続される第２の２次利得設定抵抗素子（５６）をさらに備え、
前記第４のトランジスタ（５８）のコレクタは、前記第４のトランジスタ（５８）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第４のトランジスタ（５８）のベースは、前記抵抗性ディバイダ（５１）の第２の分圧点に接続され、
前記第４のトランジスタ（５８）のベース電位を超える前記第２のトランジスタ（１８）のベースへの前記信号入力（１２）に応答して、前記第４のトランジスタ（５８）が導通されるように、前記第４のトランジスタ（５８）が保持される、
請求項１８記載の装置。
【請求項２０】
前記第２のトランジスタ（１８）のエミッタから前記第４のトランジスタ（５８）のエミッタに接続される第２の２次利得設定抵抗素子（５６）をさらに備え、
前記第４のトランジスタ（５８）のコレクタは、前記第４のトランジスタ（５８）のベース−コレクタ接合を逆バイアスするのに十分な直流供給電位のコレクタに接続され、前記第４のトランジスタ（５８）のベースは、前記抵抗性ディバイダ（５１）の第２の分圧点に接続され、
前記第４のトランジスタ（５８）のベース電位を超える前記第２のトランジスタ（１８）のベースへの前記信号入力（１２）に応答して、前記第４のトランジスタ（５８）が非導通にされるように、前記第４のトランジスタ（５８）が保持される、
請求項１８記載の装置。
【国際調査報告】
2004500757.tif 000045
2004500757.tif 000046
2004500757.tif 000047