(57)【要約】本発明は、２個以上の素子（１）が支持プレート（２）に取り付けられた、半導体素子（１）を備える半導体デバイス（１０）の製造方法に関する。素子（１）が、支持プレート（２）あるいはさらなる支持プレート（２２）上に、素子（１）が形成される半導体ボディ（１００）内より大きな相互距離を有して位置付けられることは、しばしば望まれることである。本発明によれば、支持プレート（２）は、素子（１）が取り付けられる剛性サブプレート（２Ａ）アレイとして形成されるとともに、剛性サブプレート（２Ａ）は、１個以上のフレキシブル素子（３）によりプレート（２）内において相互接続される。こうして、素子（１）は、支持プレート（２）に取り付けられた後、半導体ボディ（１００）内において互いに引き離された後、および、フレキシブル素子（３）の延伸後、大きな相互距離を有して正確な方法により位置付けられる。引き続いて、あるいは、さらなるプレート（２２）に移動した後、素子（１）は、封止（２０）が与えられ、個々の半導体デバイス（１０）上にマウントされてもよい。
2004520717.tif 000002
【特許請求の範囲】
【請求項１】
２個以上の半導体素子が支持プレートに取り付けられた、半導体素子を備える半導体デバイスの製造方法であって、
前記支持プレートが、半導体素子が取り付けられる剛性サブプレートアレイとして形成され、前記サブプレートは、１個以上のフレキシブル素子により相互接続される、
ことを特徴とする方法。
【請求項２】
請求項１記載の方法において、前記半導体素子が、剛性サブプレートに取り付けられた後、前記剛性サブプレートは、フレキシブル素子の延伸により大きな相互距離を有して位置付けられることを特徴とする方法。
【請求項３】
請求項１または２記載の方法において、前記フレキシブル素子は、最大限に延伸されることを特徴とする方法。
【請求項４】
請求項１、２または３記載の方法において、前記フレキシブル素子には例えば平坦な巻きばね構造が、選択されることを特徴とする方法。
【請求項５】
請求項１、２または３記載の方法において、前記フレキシブル素子には板ばね構造が、選択されることを特徴とする方法。
【請求項６】
前記請求項のいずれかに記載の方法において、前記支持プレートは、剛性サブプレートの二次元アレイとして形成され、前記剛性サブプレートは、フレキシブル素子により２つの相互垂直方向に相互接続されることを特徴とする方法。
【請求項７】
前記請求項のいずれかに記載の方法において、前記半導体素子は、半導体ボディ内に製造され、フレキシブル素子延伸前の半導体ボディは、前記支持プレートに取り付けられ、前記半導体素子は、半導体ボディがキャリアプレート上に設けられる前あるいは後に、少なくとも互いに大きく引き離されることを特徴とする方法。
【請求項８】
前記請求項のいずれかに記載の方法において、前記半導体素子がサブプレートに取り付けられた後、および、前記フレキシブル素子の延伸後、前記半導体素子は、表面保護封止が与えられ、その後、表面保護封止が与えられた半導体素子は、フレキシブル素子の分割により、互いに引き離されることを特徴とする方法。
【請求項９】
前記請求項のいずれかに記載の方法において、前記剛性サブプレートおよび前記フレキシブル素子から、前記半導体素子のための、いわゆるリードフレームが、形成されることを特徴とする方法。
【請求項１０】
請求項１から７のいずれかに記載の方法において、前記半導体ボディがプレートに設けられた後、該半導体ボディは半導体素子に分割されるとともに、前記フレキシブル素子は延伸され、それに引き続き、前記プレートは、さらなるプレートに載置されるとともに、前記半導体素子は、さらなるプレートに取り付けられ、その後、前記プレートは除去されることを特徴とする方法。
【請求項１１】
請求項１０に記載の方法において、前記さらなるプレートにはリードフレームが選択されるとともに、さらなるプレート上の半導体素子は、表面保護封止が与えられ、その後、前記半導体デバイスが、これに基づき作成されることを特徴とする方法。
【請求項１２】
前記請求項のいずれかに記載の方法により製造された半導体素子を備えることを特徴とする半導体デバイス。
【請求項１３】
請求項１から１１のいずれかに記載の方法に用いられる支持プレートであって、
前記キャリアプレートは、１個以上のフレキシブル素子により相互接続される２個以上の剛性サブプレートアレイを備えることを特徴とする支持プレート。
【発明の詳細な説明】
【０００１】
本発明は、２個以上の半導体素子が支持プレートに取り付けられた、半導体素子を備える半導体デバイスの製造方法に関する。また、本発明は、この方法を用いて得られる半導体デバイスおよびこの方法における使用に適した支持プレートに関する。
【０００２】
こうした方法、半導体デバイスおよび支持プレートは、１９９９年１１月２３日発行の米国特許明細書第５、９８９、９８２号により周知である。これには、どのようにしてダイオード等個々の半導体素子を備える半導体ボディが、支持プレートに固定されるのか、その後この半導体ボディが、例えば各々１個の半導体素子を備える部分に鋸切りされること、そしてキャリアプレートの大部分は、少なくともこのプロセス中に確保されることが、記載されている。次に、各半導体素子の側面および（一部）上面を、適切なデバイス内にて表面保護封止により覆う。各半導体素子を支持プレートから除去した後、（さらなる）最終アセンブリに適した個々の半導体デバイスが、得られる。半導体素子間の間隔を広げるために、支持プレートとして機能する（ゴム製の）ソー膜（ｓａｗ ｆｉｌｍ）が、表面保護封止の鋸切り後およびその取り付け前にストレスされてもよい。その結果、個々の半導体素子間の表面保護封止は、厚みを帯びるとともに、隣接する半導体素子間の鋸切りにより、個々の十分に表面保護のされた半導体デバイスをより容易に得ることができる。
【０００３】
周知の方法における１つの欠点は、支持プレートが全方向均一に延伸されないことにより、素子間の表面保護封止厚が変化するとともに、各半導体素子の絶対位置ももはや正確に定義されることはなくなることである。その結果、個々の半導体デバイスのさらなる最終アセンブリは、より困難となる。
【０００４】
従って、本発明の目的は、冒頭段落に記述のような方法を提供することであり、この方法により記述の欠点が完全に、あるいは、少なくとも部分的には克服されるとともに、この方法は、更には非常に単純で安価なものである。
【０００５】
本目的は、冒頭段落に記述のような方法を用いる発明により達成される。本発明は、支持プレートが剛性サブプレートアレイとして形成され、このサブプレート上に半導体素子が取り付けられ、このサブプレートは１個以上のフレキシブル素子により相互接続されることを特徴とする。こうした設計により、十分な堅さを有する支持プレートが可能となり、この支持プレートを、例えば、通常ゴム膜を備えるリング状で周知の支持プレートにより取り囲む必要がなくなる。更に、この支持プレートは、支持プレート（全体）の正確な延伸をより制御可能な方法で可能にする。というのは、支持プレートは、非常に局所的、つまり、フレキシブル素子の位置における延伸を必要とするだけだからである。このフレキシブル素子は、素子サイズにもよるが、支持プレート表面の小部分を占めるに過ぎないものである。フレキシブル素子は、別プロセスにて形成されるため、延伸能力をより正確に設定することもできる。フレキシブル素子延伸後の結果、剛性サブプレートに取り付けられた半導体素子は、相互間の距離がより正確に決定されると同時に、その位置も正確に決定付けられる。これにより、本方法により得られる個々の半導体デバイス特性の一貫性が増大するとともに、こうしたさらなる処理が簡素化される。
【０００６】
このように、好適実施形態においては、半導体素子が剛性サブプレートに取り付けられた後、この半導体素子は、フレキシブル素子の延伸により互いに大きく離れて位置付けられる。好ましくは、素子を最大限に延伸すること、つまり、素子材および／またはプレート材が、さらなる延伸に抵抗を示すまで素子を延伸することである。こうして、本発明に係る方法における記載の利点は、最大限に発揮される。フレキシブル素子に適する構造は、板ばねあるいはコイルばね構造である。フレキシブル素子の「ばね性」は、フレキシブル素子が剛性サブプレート間を緩接続あるいは剛接続しない程度に重要である。板ばね構造は、投影により見られるように、必要とする表面積は非常に小さいため、半導体素子間の初期距離は、特に小さくてもよいという利点がある。板ばねは、支持プレート表面の上方あるいは下方に突出してもよく、また、その下の支持プレート表面方向に折り曲げることにより全体が事実上平坦になってもよい。後者は、フレキシブル素子が平坦なコイルばねになるよう具体化される時、特に容易に達成される。
【０００７】
特に上述の場合において、フレキシブル素子を形成する上で必要な表面は比較的小さいため、すでに支持プレート上にある半導体素子の位置付けが可能となる。これは、半導体素子が鋸切りにより互いに切り離されているか否かに関わらず、半導体素子が製造される半導体ボディ内において、依然として互いに横並び状態にある場合である。半導体素子の鋸切りによる切り離しを、半導体ボディを支持プレート上にマウントした後に実施してもよい。
【０００８】
フレキシブル素子の延伸後、次に個々の半導体素子は、表面保護封止が与えられる。フレキシブル素子は、少なくとも延伸後は、比較的大開口を支持プレートに形成するため、望むなら、（この側の剛性サブプレートの１個）の半導体素子の下側を、表面保護封止により覆うこともできる。剛性サブプレートが（電気的に）導体材料から構成されているとすれば、当該側が表面保護されていないデバイスは、最終アセンブリ間においても、望むならば当該側を依然として電導化させておくこともできる。特に有利な実施形態においてフレキシブル素子は、（電気的に）導体材料を備え、この導体材料は、剛性サブプレートが製造されるものと同等のものであることが好ましい。この場合、フレキシブル素子は、半導体素子の下側に表面保護封止が与えられているとしても、半導体素子との電気接続として機能することもできる。
【０００９】
各剛性サブプレートおよびそれに取り付けられるフレキシブル素子部分は、連帯して各半導体素子あるいは各半導体デバイスの、いわゆるリードフレームを作成する。個々の半導体デバイスは、フレキシブル素子の延伸および表面保護封止の適用に続き、例えば中間でのフレキシブル素子分離により、得られる。これは、例えば鋸切りあるいはパンチングによっても実施することができる。このように、本発明に係る方法は、既述の利点を有するだけでなく、更に特に単純かつ安価なものである。
【００１０】
本発明に係る方法の特に好適な実施形態において、引き続き半導体ボディは、プレートにマウントされ、半導体ボディは半導体素子に分割され、フレキシブル素子は延伸され、その後、プレートはさらなるプレートに載置され、半導体素子はさらなるプレートに取り付けられて、当該プレートは再度除去される。こうして、半導体素子は、正確かつ直接的な方法で、さらなるプレート上に大きな相互距離を有して位置付けされ得る。さらなるプレートには、従来のリードフレームを選択することができ、このプレート上の半導体素子は、表面保護封止が与えられ、その後、最終半導体デバイスが、これに基づき作成される。
【００１１】
支持プレートは、剛性支持サブプレートの二次元アレイから構成されることが好ましく、この面積は、投影によりみられるように、別の半導体素子の面積と略同一であり、フレキシブル素子は、半導体素子が形成される半導体ボディ内での鋸切り面積と略同一の面積を有する。
【００１２】
本発明は、また、本発明に係る方法による半導体デバイスと、この方法における使用に適した支持プレートを備える。
【００１３】
【発明の実施の形態】
図１は、本発明に係る方法により製造された半導体デバイスの概略的かつ斜視的な、部分幻影図である。デバイス１０は、半導体素子１を備え、この半導体素子１は、本目的によく使用されるエポキシ材等のプラスチックからなる表面保護封止２０により囲まれている。封止２０の周囲には多数のフレキシブル素子３があり、このフレキシブル素子３は、封止２０内においてサブプレート２Ｂに接続し、このサブプレート２Ｂは、デバイス１０の周囲に図示されるように、素子１下に位置する。素子３の切断により、別のデバイス１０が得られる。１個以上の素子３も、すでに封止２０内にインタラプトを備えており、封止２０から突出する該インタラプト部分は、封止内およびインタラプト背後にて配線２１を介し、素子１と接続することもできる。本例では、プレート２０と素子３の両方、および、配線２１は、銅あるいは金等の導体材料から構成されている。本例のように素子１がダイオードであれば、一方のフレキシブル素子３は、ダイオード１の底側を外界に接続するとともに、配線２１によりブリッジされたインタラプトを備えるもう一方の素子３は、ダイオード１の上側を外界に接続する。
【００１４】
図２から図５は、概略的かつ斜視的方法により、連続する製造段階における図１に図示のデバイスを、本発明に係る第一実施形態の方法を用いて図示するものである。図６は、概略的かつ斜視的方法により、図２から図４に相当する製造段階における図１に図示のデバイスの詳細を図示するものである。図２に図示されるように、剛性金属プレート２が採用され、ここで剛性金属プレート２は、銅製かつ１ミリメートルの数十分の１の厚みを有し、リソグラフィおよびエッチングにより形成された開口４を備える。本例では４個の大開口４Ａおよび４個の小開口４Ｂが、形成されるとともに、この４個の小開口４Ｂ間に本例では４個の島２Ａが、形成される。剛性島２Ａは、ここではフレキシブル素子３により剛性プレート２の隣接部に接続される。本例においてこのフレキシブル素子３は、プレート２の曲折部３により形成され、その構造は、ぜんまいばね３に等しく、図６に拡大して図示される。フレキシブル素子３および開口４（４Ａ、４Ｂ）は、本例ではリソグラフィおよびエッチングにより同時に形成される。本例において素子１の面積は、０．３ｍｍ×０．３ｍｍであり、剛性サブプレート２Ａも略同面積を有する。従って、曲折部長も同様に０．３ｍｍである。プレート２およびフレキシブル素子３の厚みは、２０μｍであり、フレキシブル素子３幅は、スパイラル３における２折返し間の開口幅に等しい。本例における折返し数は２回、つまり、最大延伸長は０．６ｍｍとなる。従って、本例におけるスパイラル３の総幅は、（２＋３）×２０μｍあるいは１００μｍとなる。これは、半導体ボディ１００における鋸切り幅に略相当し、この鋸切り作業は、素子１を互いに切り離すために必要なものである。
【００１５】
次に図３を参照すると、各４個の剛性サブプレート２Ａ上に小領域のはんだペーストが、塗布される。次に図５を参照すると、半導体ボディ１００が、設けられ、この半導体ボディ１００は、４個の半導体素子１をケースダイオード１内に備え、この半導体素子１は、はんだ領域６によりプレート２に取り付けられる。次に個々の素子１は、鋸引きあるいはエッチングにより形成されるチャネル４１により互いに切り離される。次に再び図５を参照すると、プレート２端が引き離される結果、フレキシブル素子は、延伸されるとともに、上面に素子１を有する剛性サブプレート２Ａ間の相互距離は、長方形状に増大する。例えば鋸引きによりプレート２端を除去すると、図５相当の状態となる。次に、図５には図示されていないが、各素子１毎に、フレキシブル素子３の１個を関連素子１の近くで切断する。図５ではなく図１に図示さるように、切断されたフレキシブル素子３の最外部は、次に配線接続により素子１上側に接続される。こうして、各素子１の底側および上側の両方が、電導性を有する方法でフレキシブル素子３に接続され、この電気接続は、相互間では電気的に絶縁されている。
【００１６】
次に図１を参照すると、各素子１は、例えばモールディングにより絶縁封止２０で囲まれている。次にフレキシブル素子３は、切断され、デバイスは最終アセンブリへの用意が整った状態となる。
【００１７】
図７から図１０は、連続する製造段階における図１に図示のデバイスを示す概略平面図、あるいは、図１０ではその断面図であり、本発明に係る第二実施形態の方法を用いて図示されている。図７では、前例にあるように銅板２が使用され、本例では９個の正方開口４が、例えばエッチングにより形成される。９個の開口４間には、４個の剛性サブプレート２Ａが形成される。この剛性サブプレート２Ａは、本例において板ばね３になるよう構成されたフレキシブル素子３により囲まれる。プレート２を折り曲げることにより、２本の近接折り曲げ線１７が、互いに向き合って移動するとともに、中間折り曲げ線は、下方へ移動する。結果としてフレキシブル素子が、折り曲げられる。
【００１８】
こうして図９を参照すると、４個のサブプレート２Ａは、互いに略接合することになる。本例ではグルー６６領域が、次にサブプレート２Ａに塗布され、その後、前例にあるように、４個の半導体素子を有する半導体ボディ１００が、プレート２に取り付けられる。半導体ボディが、前例と同様の方法で４個の個々の半導体素子１に分割された後、プレート２は、図８に類似の構成が得られるまで、再度展開あるいは延伸される。こうして、その間互いに切り離されていた半導体素子１間の隙間が、半導体ボディ内よりもかなり大きくなる。
【００１９】
本例では図１０を参照すると、プレート２は、次にさらなるプレート２２に反転および押圧される。このさらなるプレート２２には、はんだ領域６が設けられるとともに、半導体素子１の実際の最終アセンブリが行われる。本例において、さらなるプレート２２は、４個の半導体デバイス１０を形成するのに適した従来のリードフレーム２２を備える。半導体素子１が、さらなるプレート２２上にはんだづけされた後、プレート２が、除去される。こうして最終半導体デバイス１０は、半導体素子１が第一例にて上述された方法で設けられているさらなるプレート２２から獲得される。
【００２０】
第二例における剛性サブプレート２Ａ、フレキシブル素子３および素子１の面積は、第一例と略同一である。このすべてが意味することは、板ばね３の面積が、約０．３ｍｍ×０．３ｍｍということである。折り曲げられた状態での板ばね３幅は、約４０μｍであるため、第一例より半導体ボディ１００の方が小さな鋸切り幅で済む。
【００２１】
本発明は、所定の例に限定されるものではなく、本発明の範囲内において多々の変更および変形は、当業者には可能である。例えば、例に記載のものとは異なる厚みおよび材料を使用することができる。本発明は、特に、ダイオードあるいはトランジスタ等の（半）ディスクリート半導体素子を有する半導体デバイス製造に適しているが、ＩＣ製造においても有利に使用することができる。
【００２２】
なお、第一例の方法に、第二例に記載の方法を適用することもできる。つまり、半導体素子は、はんだづけされる代わりにプレートに接着剤づけされ、一旦プレートが延伸されると、半導体素子は、例えばはんだづけによりさらなるプレートに取り付けられる。その後、プレートは、除去され、半導体デバイスは、さらなるプレート上で引き続き製造される。
【００２３】
なお、両例ではサブプレートの二次元アレイが使用されたが、本発明は、半導体デバイス列が相互に隣接して形成される一次元方法によっても有利に適用され得る。当然のことながら、あらゆる場合において、本例にて選択された数とは異なる多数の半導体デバイスが、形成されてもよい。
【００２４】
最後に、左右対称、この場合は正方形だが、この他にサブプレートの幾何学模様や長方形等の対称的とは言えない幾何学模様を、例えば素子も長方形状を有する場合、有利に使用することができる。
【図面の簡単な説明】
ここで、２例および図面から本発明をより詳細に説明する。
【図１】
図１は、本発明に係る方法により製造された半導体デバイスの概略的かつ斜視的な部分幻影図である。
【図２】
図２から図５は、連続する製造段階における図１のデバイスの概略的かつ斜視的描写であり、本発明に係る第一実施形態の方法を用いて図示されている。
【図３】
図２から図５は、連続する製造段階における図１のデバイスの概略的かつ斜視的描写であり、本発明に係る第一実施形態の方法を用いて図示されている。
【図４】
図２から図５は、連続する製造段階における図１のデバイスの概略的かつ斜視的描写であり、本発明に係る第一実施形態の方法を用いて図示されている。
【図５】
図２から図５は、連続する製造段階における図１のデバイスの概略的かつ斜視的描写であり、本発明に係る第一実施形態の方法を用いて図示されている。
【図６】
図６は、図２から図４に相当する製造段階における図１のデバイス詳細の概略的かつ斜視的描写である。
【図７】
図７から図１０は、連続する製造段階における図１のデバイスの概略上面図あるいはその断面図であり、本発明に係る第二実施形態の方法を用いて図示されている。
【図８】
図７から図１０は、連続する製造段階における図１のデバイスの概略上面図あるいはその断面図であり、本発明に係る第二実施形態の方法を用いて図示されている。
【図９】
図７から図１０は、連続する製造段階における図１のデバイスの概略上面図あるいはその断面図であり、本発明に係る第二実施形態の方法を用いて図示されている。
【図１０】
図７から図１０は、連続する製造段階における図１のデバイスの概略上面図あるいはその断面図であり、本発明に係る第二実施形態の方法を用いて図示されている。
図面は、一定の縮尺で記載されているものではなく、いくつかの面積は、明瞭性のために誇張されている。同一領域あるいは部品は、可能な限り同一参照番号を付すものとする。
【国際公開パンフレット】
2004520717.tif 000003
2004520717.tif 000004
2004520717.tif 000005
2004520717.tif 000006
2004520717.tif 000007
2004520717.tif 000008
2004520717.tif 000009
2004520717.tif 000010
2004520717.tif 000011
2004520717.tif 000012
2004520717.tif 000013
2004520717.tif 000014
2004520717.tif 000015
2004520717.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2004520717.tif 000017
【国際調査報告】
2004520717.tif 000018
2004520717.tif 000019
2004520717.tif 000020