(57)【要約】トップゲート型ＴＦＴを使用する液晶ディスプレイ用のアクティブプレートを形成する方法が説明されている。ブラック有機光遮蔽層（７３）ＴＦＴの下で使用して、下から基板（７１）を通過してくる光からＴＦＴのチャネル（９１）を保護する。アクティブプレートは、行および列の電極（７９）と重なる画素電極（９９）を持つ高アパーチャープレートとすることもできる。有機光遮蔽層は画素電極の間にあるギャップをマスクすることもできる。
2004514949.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイ用アクティブプレートであって、
透明基板と、
ソース、ドレイン、前記ソースおよび前記ドレインに接続しているチャネル領域、および前記チャネル領域の上にあるトップゲートをそれぞれが持つトップゲート型薄膜トランジスタと、
前記トップゲート型薄膜トランジスタに接続されている画素電極と、
下から前記透明基板を通過してくる光から少なくとも前記トップゲート型薄膜トランジスタの前記チャネル領域を保護するようにパターン化されている、前記トップゲート型薄膜トランジスタの下にある有機光遮蔽層と、
を含む液晶ディスプレイ用アクティブプレート。
【請求項２】
請求項１に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記有機光遮蔽層の上、かつ、前記トップゲート型薄膜トランジスタの下にある平坦化層をも含む、
ことを特徴とする液晶ディスプレイ用アクティブプレート。
【請求項３】
請求項１または２に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記トップゲート型薄膜トランジスタに接続されている行および列の電極をも含み、前記画素電極は前記行および前記列の電極に部分的に重なっている、
ことを特徴とする液晶ディスプレイ用アクティブプレート。
【請求項４】
請求項３に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記トップゲート型薄膜トランジスタの上に置かれているトップ平坦化層をも含み、このトップ平坦化層は、前記トップゲート型薄膜トランジスタの上の複数のビアを規定し、前記画素電極は、前記トップ平坦化層に設けられ、前記ビアを通って前記トップゲート型薄膜トランジスタに接続される、
ことを特徴とする液晶ディスプレイ用アクティブプレート。
【請求項５】
請求項１〜４のいずれか１項に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記有機光遮蔽層は、隣接する画素電極の間のギャップの下に存在するべくパターン化され、下から前記透明基板を通過してくる光から前記隣接する画素電極の間のギャップを保護する、
ことを特徴とする液晶ディスプレイ用アクティブプレート。
【請求項６】
アクティブマトリックス液晶ディスプレイであって、
請求項１〜５のいずれか１項に記載の液晶ディスプレイ用アクティブプレートと、
パッシブプレートと、
前記画素電極によって調節するための前記アクティブプレートと前記パッシブプレートとの間に挟まれている液晶層と、
を含むアクティブマトリックス液晶ディスプレイ。
【請求項７】
液晶ディスプレイ用のアクティブプレートを作成する方法であって、
有機光遮蔽層を透明絶縁基板に堆積、およびパターン化するステップと、
前記パターン化された有機光遮蔽層の上にソース、ドレイン、チャネル層を堆積させるステップと、
絶縁層を少なくとも前記ソース、前記ドレイン、および前記チャネル層の上に堆積させ、ゲート絶縁層として機能させるステップと、
前記絶縁層の上にゲート層を堆積、および、パターン化させ、それぞれがソース、ドレイン、チャネル、およびゲートを持つような複数の薄膜トランジスタを形成するステップと、
前記ソースおよび前記ドレインの１つに接続されている画素電極層を形成するステップとを含み、
前記有機光遮蔽層はパターン化され、下から前記透明基板を通過してくる光から少なくとも前記チャネルを保護する、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。
【請求項８】
請求項７に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記有機光遮蔽層に平坦化層を堆積させるステップをも含む、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。
【請求項９】
請求項７または８に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記トップゲート型薄膜トランジスタに接続されている行および列の電極を形成するステップをも含み、前記画素電極は、これら行および列の電極に部分的に重なり合うように形成される、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。
【請求項１０】
請求項９に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記トップゲート型薄膜トランジスタの上にトップ平坦化層を堆積させるステップと、
前記トップゲート型薄膜トランジスタの上に複数のビアを規定するステップと、
前記複数のビアを通って前記トップゲート型薄膜トランジスタに接続される前記トップ有機平坦化層（ｔｈｅ ｔｏｐ ｏｒｇａｎｉｃ ｐｌａｎｒｉｓａｔｉｏｎ ｌａｙｅｒ）に画素電極を堆積させるステップと、
をも含むことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。
【請求項１１】
請求項７〜１０のいずれか１項に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
隣接する画素電極の間の前記ギャップの下に存在するべき前記有機光遮蔽層をパターン化して、下から前記透明基板を通過してくる光から前記画素電極の間の前記ギャップを保護するステップを含む、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。
【請求項１２】
アクティブマトリックス液晶ディスプレイを形成する方法であって、
請求項７〜１１のいずれか１項に記載の方法を使用してアクティブプレートを形成するステップと、
パッシブプレートを形成するステップと、
前記アクティブプレートと前記パッシブプレートとの間に液晶層を挟み込むステップと、
を含むアクティブマトリックス液晶ディスプレイを形成する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス液晶ディスプレイに関するものであり、特に、このようなディスプレイを製造する際に使用され、アクティブプレート（ａｃｔｉｖｅ ｐｌａｔｅ）として知られるトランジスタ基板に関する。
【０００２】
液晶ディスプレイは、典型的にはアクティブプレートとパッシブプレート（ｐａｓｓｉｖｅ ｐｌａｔｅ）とを含み、これらの間には液晶物質が挟み込まれている。アクティブプレートは、トランジスタスイッチングデバイスのアレイを含み、典型的には１つのトランジスタにディスプレイの各画素が接続されている。また、各画素は、個々の画素の輝度を調節するために信号が供給されるようなアクティブプレート上の画素電極に接続される。
【０００３】
アクティブプレートの広い領域は、少なくとも部分的に透明であり、このことは、ディスプレイは典型的にはブラックライト（ｂｌａｃｋ ｌｉｇｈｔ）で照射されるという理由から必要である。主として、不透明な行および列の導体即ち電極で覆われている領域は、アクティブプレートの不透明な部分だけである。画素電極が透明な領域を覆わない場合は、画素電極によって調節されないがブラックライトからの光を受け取るような液晶物質の領域となる。このことは、ディスプレイのコントラストを減少させる。ブラックマスク層は、典型的にアクティブプレートのこれらの領域を遮蔽即ち保護するため、さらには、これらの動作特性が光依存性であるため前記トランジスタを保護するために設けられる。従来は、ブラックマスク層は、アクティブマトリックスセルのパッシブプレート上の置かれる。しかしながら、セル結合の正確性が貧弱であるため、この場合は、ブラックマスク層と画素電極との重なり合う部分を大きく取る必要がある。この重なり合う部分は、ディスプレイの電力効率を減少させるような、表示画素のアパーチャーを減少させる。このことは、ポータブル型製品などのバッテリー駆動型装置には特に好ましくない。
【０００４】
アクティブプレートの層を使用して必要とされるマスキング機能を提供することが提案されている。例えば、ある提案では、行および列の導体即ち電極（ｒｏｗ ａｎｄ ｃｏｌｕｍｎ ｃｏｎｄｕｃｔｏｒ）に重なるように画素電極を規定し、その結果、行および列導体と画素導体との間にギャップ（ｇａｐ）を除去し、これらを別の方法で遮蔽すべきであると提案している。図１は、この方法によるアクティブプレートを製造する本質的なステップを説明する。
【０００５】
図１Ａは、パターン化されたゲート導体層１０を説明するものであり、このゲート導体層１０は、関連する行導体（ｒｏｗ ｃｏｎｄｕｃｔｏｒ）１４に接続されているトランジスタゲート１２を規定する。ゲート絶縁層は前記パターン化されたゲート導体の上に置かれ、半導体層はこの絶縁ゲート構造体の上に堆積される。半導体層はパターン化され、絶縁層１８と同様にトランジスタの半導体１６を規定し、その結果、行および列の導体の間の交差部分における静電結合を減少させる。パターン化された半導体層１６、１８を図１Ｂに示す。
【０００６】
ソースおよびドレイン導体層は、列導体２２およびドレイン領域２４に接続されるトランジスタソース２０を規定する、シリコン層の上に堆積、パターン化される。図１Ｃに示すように、領域１８（絶縁層）は、行導体１４および列導体２２の交差部分を絶縁する。また、ソースおよびドレイン導体層は、キャパシタトップ接点（ｃａｐａｃｉｔｏｒ ｔｏｐ ｃｏｎｔａｃｔ）２６をも規定する。これは、行導体１４、ゲート絶縁層および前記トップ接点２６で規定される画素電化蓄積キャパシタである。
【０００７】
図１Ｄに示すように、保護層が構造体全体の上に堆積され、貫通孔２８、３０を設けて、その結果、保護層を通ってドレイン２４に、および、キャパシタトップ接点２６に接続することが可能になっている。最終的に、それぞれの電極が貫通孔２８、３０を介して関連するスイッチングトランジスタのドレイン２４と画素電荷蓄積キャパシタの接点２６とに接続した状態で、画素電極３２、３４を保護層の上に堆積させる。
【０００８】
図２は、図１に示した画素を構成する電気構成要素を示す。図１を参照しつつ説明したように、行導体１４はＴＦＴ４０のゲートに接続され、列導体２２はソースに接続されている。画素上に設けられた液晶物質は、トランジスタ（ＴＦＴ）４０のドレインと共通接地面４４との間に延在するような液晶セル４２を効率的に規定する。画素電荷キャパシタ４６は、トランジスタ４０のドレインと隣接する画素の行と関連付けられた行導体１４ａとの間で接続している。
【０００９】
図１を参照しつつ説明したプロセスでは、行列導体即ち行列電極を使用して画素をマスキングさせる。特に、行列導体上の画素電極３２、３４の重なりは、遮蔽を必要とするようないかなるギャップをも除去する。このことは、パッシブプレート上にブラックマスク層を設けて各画素を規定してやる必要が無いということを意味する。パッシブプレート上のブラックマスク層はアクティブプレート上の画素に正確に位置決めすることができないため、パッシブプレート上のブラックマスク層は、行列導体に対して大幅に重ね合わせる必要がある。従って、パッシブプレートのマスク層を削除することにより、各画素が大きなアパーチャー即ち開口を持つ液晶ディスプレイを実現できる。
【００１０】
アクティブプレートにマスキング機能を提供する別の方法は、キム（Ｋｉｍ）他による米国特許第５，７８１，２５４号に記載されている。図３を参照されたいが、トランジスタは、ソース２０とドレイン２４との間で接続されているチャネル１６の下に設けられたゲート１２を有する。ドレインは透明画素電極３２に接続される。行電極１４および列電極２２は、アレイ状の複数のトランジスタおよび画素電極に接続する。この実施態様では、有機マスキング層４８は、図４に示すように、行および列の電極とトランジスタ領域との上に設けられる。
【００１１】
イケダ（Ｉｋｅｄａ）他による米国特許第５，１２１，２３７号は、有機マスク層をアクティブ基板の上に設けて、光からチャネル領域を保護するような液晶ディスプレイについて記載する。個々の画素の周りのマスキングはパッシブ基板上に設けられる。有機マスク層を使用して薄膜トランジスタ構造体を保護することを開示するさらなる文書はシン（Ｓｈｉｎ）他による米国特許第５，７０３，６６８号である。マスク層は、チャネルを覆う窒化物或いは酸化物の層の上に堆積する。
【００１２】
上述した構造は、全て、ゲート１２がチャネル１６の下に置かれる「下部ゲート」構造である。この構造の代替の形態としては、ゲートがチャネルの上に配置される上部ゲート構造がある。このような構造の利点の１つとしては、ゲート電極がトランジスタの上面に配置されているため、ゲート電極の材料や厚さはより自由に選択し得るという点である。
【００１３】
図５は、既知のトップゲート構造の断面を説明する。金属光遮蔽層５３は後述する透明基板５１上に堆積する。二酸化シリコン層が堆積し、前記金属層５３から構造体の残部を分離する。その後、薄膜トランジスタ（ＴＦＴ）構造体を堆積させる。はじめに、透明電極層５７を設け、画素電極５９として機能させる。列導体６１はこの層の上に堆積させる。ＴＦＴのソース、ドレイン、およびチャネル熱として機能する非晶質シリコン（ａ−Ｓｉ：Ｈ）層６３を堆積させ、その後、第１のシリコン窒化物層６５および第２のシリコン窒化物層６７を堆積させる。ゲート電極６９は本構造体の上面に堆積させ、行電極（図示しない）に接続させる。
【００１４】
ＴＦＴのチャネルは感光性とすることもでき、従って、光がそこに達するのを防止することが好適である。トップゲート（上面ゲート）は、必要な上からのものへの遮蔽を提供することもできる。しかしながら、多くの液晶ディスプレイはバックライト方式（ｂａｃｋ−ｌｉｔ）、即ち下から照らされる方式であり、従って、前記金属層５３は、ＴＦＴの下に存在するようにパターン化され、その結果、下からの光からＴＦＴを保護する。
【００１５】
残念ながら、マスク層としてのＴＦＴを保護するような金属層を使用して、液晶ディスプレイの画素の間を通過する光を防止することは不可能である。このことは、マスク層は各画素を取り囲んで、その結果ディスプレイ全体を覆う連続的なメッシュ即ち網目にしなければならないという理由からである。このような電気的に連続のメッシュは、所望しないアクティブ基板上のその他の導体間の、およびこれら導体への静電結合を招き、性能の低下をもたらす。従って、従来のＬＣＤトップゲート型ＴＦＴ装置では、マスク層をパッシブプレート上に設けて、従来のボトムゲート構造のように各画素を分離する。
【００１６】
マスク層は除去され得るなら有利となるであろう。ボトムゲートＴＦＴからマスク層を分離するように設計されている上述した構造は、ＴＦＴのチャネルを保護し、かつ、マスク層としても機能するような、ボトムゲート層の上にマスク層を具える。これらの構造は、トップゲート自体が遮蔽する必要がある下からの光のみならず上からの光の遮蔽を提供するようなトップゲート型ＴＦＴには適さない。
【００１７】
従来のトップゲート型構造のさらなる欠点は、金属光遮蔽層が電荷を蓄積し徐々に放出することができる効率的なフローティングゲートであるということである。蓄積された電荷は、ＴＦＴのターンオン電圧およびターンオフ電圧に顕著に作用し得るような可変量によってＴＦＴのチャネルに作用し得る。ターンオン電圧およびターンオフ電圧の一貫性が装置の性能上重要であるため、前記光遮蔽層のフローティングゲート効果は非常に有害である。従って、この効果を最小限にすることができるのであれば有利となるであろう。
【００１８】
本発明によれば、透明基板と、
ソース、ドレイン、このソースおよびドレインと接続されているチャネル領域、およびこのチャネル領域の上のトップゲートをそれぞれが持つ、複数のトップゲート型薄膜トランジスタと、
前記トップゲート型薄膜トランジスタに接続される画素電極と、
下から前記透明基板を通過してくる光から前記トップゲート型薄膜トランジスタのチャネル領域を少なくとも保護するようにパターン化された、前記薄膜トランジスタの下にある有機光遮蔽層と、
を含む液晶ディスプレイ用のアクティブプレートが提供される。
【００１９】
ＴＦＴ構造を確実に堆積させることは容易なことではない。理由は、従来のＴＦＴ製造では、使用する堆積温度は下にある有機層に損傷を与えるからである。しかしながら、適当な低温ポリシリコンプロセスが現在は利用可能である。ヤング（Ｙｏｕｎｇ）他による「Ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＥＰＲＯＭ ａｒｒａｙｓ ｏｎ ｇｌａｓｓ ｕｓｉｎｇ ａ ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ−Ｓｉ ＴＦＴ ｐｒｏｃｅｓｓ」（ＩＥＥＥ Ｔｒａｎｓ Ｅｌｅｃｔｒｏｎ Ｄｅｖ， Ｖｏｌｕｍｅ ４３， Ｎｕｍｂｅｒ １１， ｐ１９３０（１９９６））に記載されているように、これらのプロセスを使用してガラス上にＥＥＰＲＯＭＳを堆積させる。また、ヤング（Ｙｏｕｎｇ）他による「Ｔｈｉｎ−ｆｉｌｍ−ｔｒａｎｓｉｓｔｏｒ− ａｎｄ ｄｉｏｄｅ−ａｄｄｒｅｓｓｅｄ ＡＭＬＣＤｓ ｏｎ ｐｏｌｙｍｅｒ ｓｕｂｓｔｒａｔｅｓ」（Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ， Ｖｏｌｕｍｅ ５／３ ｐ２７５（１９９７））で説明されているように、これらのプロセスはアクティブマトリックス液晶ディスプレイのために使用される。
【００２０】
しかしながら、今まで気が付かなかったことは、これらのプロセスの使用によって、有機遮蔽層を伴うトップゲート型ＴＦＴ構造で使用される従来のシールドメタライズ法（ｓｈｉｅｌｄ ｍｅｔａｌｌｉｓａｔｉｏｎ）を置き換えることが可能になるということである。この低温堆積温度によって、有機層に損傷を与えることなく有機層の上面にポリシリコンＴＦＴ構造を堆積させることが可能になる。
【００２１】
有機光遮蔽層は絶縁物であるため、この遮蔽層は従来技術のトップゲート型装置の場合のようなフローティングゲートとしては機能しない。このことは装置の性能および信頼性を顕著に増大させる。
【００２２】
従来技術のトップゲート型ＴＦＴ構造の薄い金属（ｍｅｔａｌｌｉｓａｔｉｏｎ）光遮蔽層を有機光遮蔽層に単に置き換えることでは問題を引き起こす。これは、金属層は非常に薄くとも不透明となり得るが、有機層はより厚くして匹敵するほどの不透明性を持たせる必要があるからである。従って、有機光遮蔽層を堆積させた後、この不透明な光遮蔽層の上面に平坦化層を堆積させて、実質的に平坦な層の上にＴＦＴ構造体を堆積させることを可能にすることが好適である。
【００２３】
通常は、アクティブプレートは、薄膜トランジスタに接続されている行および列の電極を持つ。実施態様では、画素電極は部分的に行および列電極に重なっている。このようにして、行および列電極は画素電極の間のマスクとして機能して、背面からの光が画素電極間の領域を通過するのを防止する。完成したディスプレイ装置では、画素電極間の領域の液晶は画素電極への電圧によって制御されない。即ち、これらの領域を通過する光は調節されない。画素電極間のギャップをマスキングすることにより、これらの調節されない領域を光が通過することを防ぎ、その結果、ディスプレイのコントラストを増大させる。
【００２４】
上述したように従来の装置では、このマスキング処理は、液晶ディスプレイのパッシブプレート上のマスク層によって達成される。画素電極と行および列電極とを重ね合わせることによって、パッシブプレート上のマスク層を除去することができる。アクティブプレート上の行および列の電極をマスクとして使用することによって、位置合わせ、即ち配列の精度を大いに改善することができ、従ってより少ない重なりが必要とされる。この必要とされるマスク領域の量を減少は本装置のアパーチャーを増大する。
【００２５】
実施態様では、有機光遮蔽層をパターン化し画素電極と重なるようにして、その結果、画素電極間のギャップをシールド即ち保護する。このことは、同様にアクティブプレート上の画素電極間のギャップをマスキングし、従って、同様に液晶装置のパッシブプレートからマスクを除去することを可能にする。
【００２６】
その他の実施態様では、本発明はアクティブマトリックス液晶ディスプレイに関し、このディスプレイは、
前述したものうちのいずれか１つのアクティブプレートと、
パッシブプレートと、
画素電極で調節するための前記アクティブプレートと前記パッシブプレートとの間に挟まれている液晶層と、
を含むものである。
【００２７】
さらなる実施態様では、液晶ディスプレイ用のアクティブプレートを作成する方法が提供され、この方法は、
パターン化された有機光遮蔽層と透明絶縁基板上に堆積しおよびパターン化するステップと、
前記パターン化された有機光遮蔽層の上にソース、ドレイン、およびチャネル層を堆積させるステップと、
絶縁層を少なくとも前記ソース、前記ドレイン、および前記チャネル層の上に堆積させ、ゲート絶縁層として機能させるステップと、
前記絶縁層の上にゲート層を堆積しパターン化し、ソース、ドレイン、チャネル、およびゲートをそれぞれが持つ複数の薄膜トランジスタを形成するステップと、
前記ソースおよび前記ドレインの１つに接続されている画素電極層を形成するステップとを含み、
前記有機光遮蔽層は、パターン化され、少なくとも前記チャネルを下から前記透明基板を通過してくる光から遮蔽即ち保護することを特徴とする。
【００２８】
画素電極層はＴＦＴを形成する前、或いはその後でも設けることができる。
本方法は、さらに、平坦化層を前記有機光遮蔽層上に堆積させるステップをも含むことができる。
また、前記方法は、さらに、前記トップゲート型薄膜トランジスタに接続されている行および列導体を形成するステップをも含むことができ、画素電極はこれら行および列電極を部分的に重なるように形成することができる。
トップ平坦化層は、前記トップゲート型薄膜トランジスタの上に堆積させ、前記トップゲート型薄膜トランジスタの上に複数のビアを規定することができ、そして、前記画素電極を、前記トップ有機平坦化層上に設け、前記ビアを通って前記トップゲート型薄膜トランジスタに接続することができる。
前記有機光遮蔽層は、隣接する画素電極の間にあるギャップ即ち隙間の下の存在するべくパターン化して、その結果、画素電極間のギャップを下から前記透明基板を通過してくる光から保護することができる。
【００２９】
さらなるその他の実施態様では、本発明は、アクティブマトリックス液晶ディスプレイを形成する方法に関し、この方法は、
上述したようなアクティブプレートを形成するステップと、
パッシブプレートを設けるステップと、
前記アクティブプレートと前記パッシブプレートとの間で液晶層を挟むステップと、を含むものである。
【００３０】
本発明をより理解するため、および単に例示を目的として、具体的な実施態様を付属の諸図面を参照しつつ説明する。
図６を参照すると、有機マスク層７３は透明絶縁基板７１上に堆積しており、不透明なマスク遮蔽層を規定するようパターン化されている。この不透明マスク遮蔽層は、サブニス（Ｓａｂｎｉｓ）他による「ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ａｓｉａ Ｄｉｓｐｌａｙ １９８８，ｐａｇｅ １０２５」に記載されている感光性のアクリル系黒色樹脂（ｂｌａｃｋ ｒｅｓｉｎ）などのような適切な不透明な有機物質から作ることができる。その他の適切な有機マスク層は、キム（Ｋｉｍ）他による米国特許第５，７８１，２５４号、イケダ（Ｉｋｅｄａ）他による米国特許第５，１２１，２３７号、或いはシン（Ｓｈｉｎ）他による米国特許第５，７０３，６６８号などで説明されている。パターン化は多数の既知の方法のどれでも使用することができる。例えば、フォトレジストは、有機マスク遮蔽層の上に堆積させ、パターン化させることができる。使用されるパターンの形状を以下に説明する。有機マスクシールド７３の上面に平坦化層７５を設ける。適切な平坦化材料は、例えば、ベンゾシクロブテン（ＢＣＢ）があるが、その他の多くの平坦化材料が知られている。
【００３１】
その後、酸化イイジウムスズからできている透明電極層７７を堆積させパターン化する。それから列電極７９を設け、それに続けてアモルファスシリコン：水素（ａＳｉ：Ｈ）層も設ける。これはパターン化されて薄膜トランジスタ（ＴＦＴ）のソース、ゲート、ドレインを形成する。その後、第１のシリコン窒化物絶縁層８３を堆積させ、この層および非晶質シリコン層はパターン化される。第２のシリコン窒化物絶縁層８５は、第１のシリコン窒化物絶縁層８３の上面に堆積、およびパターン化させ、そして、ゲート電極８７は、この第２のシリコン窒化物絶縁層８５の上に堆積、およびパターン化させる。
【００３２】
このようにして薄膜トランジスタが完成する。これら２つのシリコン窒化物絶縁層８３、８５はゲート絶縁を構成し、チャネル９１は、ゲート電極８７の下の非晶質シリコン層８１の一部により構成され、薄膜トランジスタのソース９５およびドレイン９３は、チャネル領域９１のどちらかの面の上にある非晶質シリコン層８１の領域により構成される。ゲート電極は、既知の方法で行電極１０１（図７）に接続される。
【００３３】
その後、さらなる平坦化層８９が薄膜トランジスタ構造の上面に設けられ、パターン化されて、電極７７に接続するビア７７を形成する。それから、画素電極９９を平坦化層８９上に堆積させ、ビア９７を通って電極７７を接続させる。
【００３４】
明瞭に説明するためこれらの図面の縦の尺度を非常に誇張させてあることを理解すべきである。ビア９７は深い穴に見えるが実際は浅いものである。
【００３５】
図７を参照すると、画素電極９９が列電極７９および行電極１０１（これらは画素電極９９の下にあるので図７では点線で示してある。）に重なっていることが観察できる。このようにして、行および列電極は、それ自体で、画素電極９９の間にあるギャップ１０２の必要なマスキングを提供する。バックライトからの薄膜チャネルの必要な保護は、有機光遮蔽層７３によって提供される。
【００３６】
図８を説明すると、アクティブ基板（プレート）７１とパッシブ基板１０３とは、その後、液晶層１０５を挟むように配置され、その結果完成した液晶ディスプレイを形成する。
【００３７】
上記の実施態様では、行および列電極は、画素電極の間をマスキングする。代替の実施態様では、このマスキング機能は有機光遮蔽層７３によって提供される。図９に言及すると、同様の構成要素は図６で示した符号と同じもので示す。この実施態様では、トップ平坦化層８９および画素電極９９は、省略されており、電極７７は直接的に画素電極として働く。
【００３８】
有機光遮蔽層７３は、図１０に（点線で）示すようにパターン化されて画素電極７７の端部と重なる。その結果、有機光遮蔽層７３は、隣接する画素電極の間のギャップ１０２を保護し、マスク層機能を提供する。
【００３９】
本発明は上述した諸実施態様に限定されず、本発明による有機光遮蔽層は、トップゲート型薄膜トランジスタを使用するアクティブマトリックス液晶ディスプレイのいかなるアクティブプレートにおいても使用することができる。
【図面の簡単な説明】
【図１】ボトムゲート型ＴＦＴ液晶ディスプレイを製造する既知の方法のステップを示す。
【図２】図１のボトムゲート型ＴＦＴ液晶ディスプレイのセル（ｃｅｌｌ）を示す。
【図３】既知の構造の側面図である。
【図４】図３の構造の平面図である。
【図５】既知のトップゲート型ＴＦＴ構造を示す。
【図６】本発明の題１の実施態様による液晶ディスプレイ用のアクティブ基板を製造する方法のステップを示す。
【図７】本発明の第１の実施態様のアクティブ基板の略平面図を示す。
【図８】第１の実施態様のアクティブ基板を使用している液晶ディスプレイを示す。
【図９】本発明の第２の実施態様によるアクティブ基板の断面図を示す。
【図１０】第２の実施態様によるアクティブ基板の平面図を示す。
【国際公開パンフレット】
2004514949.tif 000003
2004514949.tif 000004
2004514949.tif 000005
2004514949.tif 000006
2004514949.tif 000007
2004514949.tif 000008
2004514949.tif 000009
2004514949.tif 000010
2004514949.tif 000011
2004514949.tif 000012
2004514949.tif 000013
2004514949.tif 000014
2004514949.tif 000015
2004514949.tif 000016
2004514949.tif 000017
2004514949.tif 000018
2004514949.tif 000019
2004514949.tif 000020
2004514949.tif 000021
2004514949.tif 000022
2004514949.tif 000023
2004514949.tif 000024
2004514949.tif 000025
【国際公開パンフレット（コレクトバージョン）】
2004514949.tif 000026
【国際公開パンフレット（コレクトバージョン）】
2004514949.tif 000027
【国際調査報告】
2004514949.tif 000028
2004514949.tif 000029
2004514949.tif 000030
2004514949.tif 000031