(57)【要約】半導体構造体（４００）、および単結晶半導体基板（４０１）と、化学量論的単結晶高誘電率材料の１つまたはそれ以上の層（４０４）と、非化学量論的高誘電率材料の１つまたはそれ以上の層（４０５）とを含む高誘電率材料を含む半導体構造体を形成するための方法。高誘電率材料は、（Ｂａ，Ｓｒ）ＴｉＯ３のような単結晶チタン酸アルカリ土類金属を含むことができる。本発明により製造された半導体デバイスは、低い漏洩電流密度を有する。
2004514288.tif 000002
【特許請求の範囲】
【請求項１】
表面を有する単結晶半導体基板と、
前記表面の上に位置する化学量論的単結晶チタン酸アルカリ土類金属の第１の層と、
前記表面の上に位置する非化学量論的単結晶チタン酸アルカリ土類金属の第２の層とを備える高誘電率デバイス構造体。
【請求項２】
単結晶半導体基板と、
前記基板上に位置する、複数の交互になった化学量論的単結晶チタン酸アルカリ土類金属の層と非化学量論的単結晶チタン酸アルカリ土類金属の層とを備える高誘電率デバイス構造体。
【請求項３】
単結晶半導体基板と、
離間されたソース領域およびドレーン領域であって、前記基板内に形成されており、かつ該ソース領域とドレーン領域との間にチャネル領域を形成する、ソース領域およびドレーン領域と、
前記チャネル領域の上に位置する非化学量論的単結晶（Ｂａ，Ｓｒ）ＴｉＯ３の第１の層と、
前記第１の層および前記チャネル領域の上に位置する導電性ゲート電極とを備える半導体デバイス構造体。
【請求項４】
単結晶半導体基板と、
前記基板内に少なくともその一部が形成されている半導体デバイスと、
前記半導体デバイスの上に位置する、約３．２電子ボルトより大きなバンドギャップを有する（Ｂａ，Ｓｒ）ＴｉＯ３の単結晶層とを備える半導体デバイス構造体。
【請求項５】
高誘電率デバイス構造体を製造するための方法であって、
単結晶半導体基板を供給するステップと、
前記基板の上に単結晶チタン酸アルカリ土類金属の第１の層を成長させるステップと、
前記第１の層の上に単結晶チタン酸アルカリ土類金属の第２の層を成長させるステップとを備え、前記第１の層および前記第２の層のうちの一方が非化学量論的チタン酸アルカリ土類金属を含む、方法。
【請求項６】
半導体デバイスを製造するための方法であって、
シリコンを含み、かつ表面を有する単結晶基板を供給するステップと、
前記表面上において、離間されたソース領域とドレーン領域とを形成するために、不純物のドーパント・イオンをイオン注入するステップと、
前記表面上において、（Ｂａ，Ｓｒ）ＴｉＯ３を含む単結晶層を分子線ビームでエピタキシャル成長させるステップであって、前記層は、３．２電子ボルトより大きなバンドギャップを有するサブレイヤを備える、ステップと、
前記層の上に位置し、かつ前記ソース領域と前記ドレーン領域との間に位置する導電性電極を形成するステップとを備える方法。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、概して、半導体構造体およびデバイスおよびその製造方法に関し、特に、漏洩電流密度を低減するための非化学量論的高誘電率酸化物を含む、半導体構造体およびデバイス、並びに半導体構造体、デバイスおよび集積回路の製造および使用に関する。
【０００２】
（発明の背景）
シリコン上での単結晶酸化物の薄膜のエピタキシャル成長は、例えば、強誘電デバイス、不揮発性高密度メモリ素子、および次世代ＭＯＳデバイスのような多数のデバイス用途の分野で非常に興味のあるものである。また、これら薄膜の製造の際には、例えば、ペロブスカイトのような単結晶酸化物を後続して成長させるために、シリコン表面上に規則正しい遷移層（ｏｒｄｅｒｅｄ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）またはバッファ層を確立することは非常に重要なことである。
【０００３】
ＢａＯおよびＢａＴｉＯ３のようなこれら酸化物のうちのあるものは、ＢａＳｉ２（立方）テンプレートを使用して、８５０℃を超える温度で分子線エピタキシーによりシリコン（１００）上にＢａの１／４単原子層を蒸着することにより、シリコン上に形成されてきた。例えば、Ｒ．マッキー（ＭｃＫｅｅ） 他のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ５９ （７）、７８２〜７８４ページ（１９９１年８月１２日）；Ｒ．マッキー他のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６３（２０）、２８１８〜２８２０ページ（１９９３年１１月１５日）；Ｒ．マッキー他のＭａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、第２１巻、１３１〜１３５ページ（１９９１年）；１９９３年７月６日発行の「シリコン基板上にエピタキシャルに酸化物を蒸着するための方法および該方法により製造した構造体（ＰＲＯＣＥＳＳ ＦＯＲ ＤＥＰＯＳＩＴＩＮＧ ＡＮ ＯＸＩＤＥ ＥＰＩＴＡＸＩＡＬＬＹ ＯＮＴＯ Ａ ＳＩＬＩＣＯＮ ＳＵＢＳＴＲＡＴＥ ＡＮＤ ＳＴＲＵＣＴＵＲＥＳ ＰＲＥＰＡＲＥＤ ＷＩＴＨ ＴＨＥ ＰＲＯＣＥＳＳ） 」という名称の米国特許第５，２２５，０３１号；および１９９６年１月９日発行の「基板上にエピタキシャルにアルカリ土類金属酸化物を蒸着するための方法および該方法により製造した構造体（ＰＲＯＣＥＳＳ ＦＯＲ ＤＥＰＯＳＩＴＩＮＧ ＥＰＩＴＡＸＩＡＬ ＡＬＫＡＬＩＮＥ ＥＡＲＴＨ ＯＸＩＤＥ ＯＮＴＯ Ａ ＳＵＢＳＴＲＡＴＥ ＡＮＤ ＳＴＲＵＣＴＵＲＥＳ ＰＲＥＰＡＲＥＤ ＷＩＴＨ ＴＨＥ ＰＲＯＣＥＳＳ」という名称の米国特許第５，４８２，００３号を参照されたい。ｃ（４×２）構造体を有する珪化ストロンチウム（ＳｒＳｉ２）インタフェース・モデルが提案された。例えば、Ｒ．マッキー他のＰｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．８１（１４）、３０１４ページ（１９９８年１０月５日）を参照されたい。しかし、この提案された構造体の原子レベルでのシミュレーションは、この構造体が高温では不安定になる可能性が高いことを示している。
【０００４】
ＳｒＯバッファ層を使用して、シリコン（１００）上でＳｒＴｉＯ３の成長が行われてきた。例えば、Ｔ．タンボ他のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、第３７巻、４４５４〜４４５９ページ（１９９８年）を参照されたい。しかし、ＳｒＯバッファ層は厚い（１００Å）ので、トランジスタ・フィルム用としての用途は制限され、また成長を通して結晶性が維持されなかった。
【０００５】
さらに、従来、ＳｒＴｉＯ３のシリコン上での成長は、ＳｒＯまたはＴｉＯの厚い酸化物の層（６０〜１２０Å）を使用して行われてきた。例えば、Ｂ．Ｋ．ムーン他のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、第３３巻、１４７２〜１４７７ページ（１９９４年）参照。しかし、これらの厚いバッファ層のためにトランジスタへの適用が制限されている。
【０００６】
ＣＭＯＳ用途の場合には、これらのタイプの酸化物層は、分子酸素を使用して製造され、薄く（すなわち、５０Å未満）形成される。それ故、結果として得られるフィルムは、酸素の欠乏または不在による電気的漏洩が多い、漏洩し易いフィルムとなる。さらに、これらのフィルムでは、酸化物層を横切る漏洩電流の密度を低減するために、酸素内で後成長アニールを行わなければならない。
【０００７】
それ故、半導体構造体上に漏洩電流密度が低い高誘電率酸化物を製造するための方法の開発が待望されている。
本発明の目的は、非化学量論的チタン酸アルカリ土類金属を使用して、漏洩電流密度を低減する高誘電率半導体デバイス構造体の製造方法を提供することである。
【０００８】
添付の図面を参照しながら本発明について説明するが、この説明は単に例示としてのものであって、本発明を制限するものではない。図面中、類似の参照番号は類似の要素を示す。
【０００９】
当業者であれば、図面中の素子は、本発明を分かり易く明瞭に図示するためのもので、必ずしも正確な縮尺でないことを理解することができるだろう。例えば、本発明の実施形態を分かり易くするために、図面内のいくつかの要素は、他の要素よりも大きく表示してある。
【００１０】
（図面の詳細な説明）
下記の実施例は、低い漏洩電流密度を有する上記半導体構造体を製造するための本発明の一実施形態による方法を示す。該方法は、例えば、シリコンおよび／またはゲルマニウムを含む単結晶半導体基板を供給することにより開始する。本発明の一実施形態の場合には、半導体基板は、（１００）の配向を有するシリコン・ウェハである。基板は、軸上（オンアクシス）で、または軸からせいぜい約０．５度ずらして（オフアクシス）、配置され得る。半導体基板の少なくとも一部は、ベア表面（剥き出しの表面）を有するが、以下に説明するように、基板の他の部分は他の構造体を含むこともできる。本明細書においては、「ベア（ 「剥き出しの」意、ｂａｒｅ） 」という用語は、すべての酸化物、汚染物または他の異物を除去するために基板の一部の表面が清掃済みであることを意味する。周知のように、ベアシリコン（ベアシリコン）は、非常に反応し易く、天然の酸化物を容易に形成する。「ベア」という用語は、このような天然の酸化物も含む。半導体基板上に薄いシリコン酸化物を故意に成長させることもできるが、このように成長した酸化物は、本発明の方法に必要不可欠なものではない。単結晶基板上に単結晶酸化物の層をエピタキシャル成長させる目的で、下にある基板の単結晶構造を剥き出しにするために天然の酸化物の層が最初に除去される。以降のプロセスは、一般的に、分子線エピタキシー（ＭＢＥ）により行われるが、以下に概説するような他のプロセスも本発明により使用することができる。天然の酸化物は、最初に、ＭＢＥ装置で、ストロンチウム、バリウム、ストロンチウムとバリウムの組み合わせ、または、他のアルカリ土類金属またはアルカリ土類金属の組み合わせの薄い層を熱により蒸着することにより除去することができる。ストロンチウムを使用する場合には、ストロンチウムが天然のシリコン酸化物層と反応するように基板を約７５０℃に加熱する。ストロンチウムは、シリコン酸化物を還元して、シリコン酸化物を含まない表面にする働きをする。規則正しい２×１構造体である、結果として得られる表面は、ストロンチウム、酸素およびシリコンを含む。規則正しい２×１構造体は、単結晶酸化物の上に位置する層の規則正しい成長に対するテンプレートを形成する。テンプレートは、上に位置する層の結晶成長の結晶核形成を行うために必要な化学的および物理的特性を提供する。
【００１１】
本発明の他の実施形態の場合には、酸化ストロンチウム、酸化ストロンチウム・バリウム、または酸化バリウムのような酸化アルカリ土類金属を低温でＭＢＥにより基板の表面に蒸着させ、その後で、構造体を約７５０℃に加熱することにより、天然のシリコン酸化物を変換させて、単結晶酸化物層の成長に対して基板表面を準備することができる。この温度において、酸化ストロンチウムと天然のシリコン酸化物との間で固体状態での反応が起こり、天然のシリコン酸化物が還元され、基板表面上に残っているストロンチウム、酸素およびシリコンを含む規則正しい２×１構造にする。
【００１２】
本発明の一実施形態の場合には、基板表面から酸化シリコンを除去した後で、基板は約２００〜８００℃の範囲の温度に冷却され、分子線エピタキシーによりチタン酸ストロンチウム層をテンプレート層上に成長させる。ＭＢＥプロセスは、ストロンチウム源、チタン源および酸素源に曝露するためにＭＢＥ装置のシャッターを開放することにより開始される。ストロンチウムとチタンの比率は約１：１である。酸素の分圧は、最初、毎分約０．３〜０．５ｎｍの成長速度で、化学量論的チタン酸ストロンチウムを成長させるために、最小の値に設定される。チタン酸ストロンチウムの成長が開始した後で、酸素の分圧は最初の最小の値より高い値に増大される。
【００１３】
上記プロセスは、シリコン基板および分子線エピタキシー・プロセスによりの上に位置する酸化物層を含む半導体構造体を形成するためのプロセスを例証する。このプロセスは、また、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、マイグレーション・エンハンスド・エピタキシー（ＭＥＥ）、原子層エピタキシー（ＡＬＥ）、物理気相成長法（ＰＶＤ）、化学溶液成長法（ＣＳＤ）、パルスレーザ堆積法（ＰＬＤ）等のプロセスにより行うことができる。さらに、類似のプロセスにより、チタン酸アルカリ土類金属、ジルコン酸アルカリ土類金属、ハフニウム酸アルカリ土類金属、タンタル酸アルカリ土類金属、バナジウム酸アルカリ土類金属、ルテニウム酸アルカリ土類金属、およびニオブ酸アルカリ土類金属、アルカリ土類金属スズ・ベース・ペロブスカイト（ａｌｋａｌｉｎｅ ｅａｒｔｈ ｍｅｔａｌ ｔｉｎ−ｂａｓｅｄ ｐｅｒｏｖｓｋｉｔｅｓ）のようなペロスカイト（ｐｒｏｓｋｉｔｅ）酸化物、アルミン酸ランタン、酸化ランタン・スカンジウムおよび酸化ガドリニウムのような他の単結晶も成長させることができる。
【００１４】
図１は、本発明の一実施形態による構造体１００の概略断面図である。構造体１００としては、例えば、ＭＯＳデバイスまたは任意の高誘電率デバイス用のゲート誘電部材のようなデバイスを使用することができる。構造体１００は、単結晶半導体基板１０１を含む。基板１０１は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、インジウム・ガリウムヒ素（ＩｎＧａＡｓ）、インジウム・アルミニウムヒ素（ＩｎＡｌＡｓ）、アルミニウム・ガリウムヒ素（ＡｌＧａＡｓ）、およびインジウム・ガリウム燐（ＩｎＧａＰ）のような任意の適当な単結晶半導体材料からなり得る。好適には、基板１０１は、単結晶シリコン・ウェハからなることが好ましい。
【００１５】
単結晶酸化物層１０３は、基板１０１上に形成される。一実施形態の場合には、単結晶酸化物層１０３は、下に位置する基板および上に位置する化合物半導体材料との結晶融和性（ｃｒｙｓｔａｌｌｉｎｅ ｃｏｍｐａｔｉｂｉｌｉｔｙ） を考慮して選択される単結晶酸化物材料である。この実施形態の場合には、層１０３は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはチタン酸バリウム・ストロンチウム（ＳｒＺＢａ１−ＺＴｉＯ３，０＜ｚ＜１）のような化学量論的チタン酸アルカリ土類金属からなり得る。化学量論的チタン酸アルカリ土類金属は、チタンに対するアルカリ土類金属の割合が１：１である場合に得られる。一実施形態の場合には、層１０３は、約２〜１０単原子層（２−１０ ｍｏｎｏｌａｙｅｒｓ） の厚さ及び、好適には、約５単原子層の厚さを有する化学量論的ＳｒＴｉＯ３の層である。
【００１６】
付加的な単結晶酸化物層１０４が、層１０３上に形成される。一実施形態の場合には、単結晶酸化物層１０４は、層１０３との結晶融和性を考慮して選択された単結晶酸化物材料である。この実施形態の場合には、層１０４は、例えば、チタン酸バリウム、チタン酸ストロンチウム、またはチタン酸バリウム・ストロンチウムのような非化学量論的チタン酸アルカリ土類金属からなり得る。チタンに対するアルカリ土類金属の割合が１：１より大きい非化学量論的チタン酸アルカリ土類金属が得られ、それは、チタン酸アルカリ土類金属層の形成中に、アルカリ土類金属およびチタンに対して異なる流量（ｆｌｕｘ ｒａｔｅ） を確立することにより達成することができる。例えば、アルカリ土類金属に対する流量が、チタンに対する流量より大きい場合には、チタンに対するアルカリ土類金属の割合が１：１を超えた非化学量論的チタン酸アルカリ土類金属が形成される。好適には、チタンに対するアルカリ土類金属の割合は、約１．８：１より小さいか、または等しいことが好ましい。一実施形態の場合には、層１０４は、非化学量論的ＳｒＴｉＯ３の層であり、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有することができる。好適には、層１０３および１０４双方の等価酸化物の厚さは、約１．５ｎｍより薄いか、または等しいことが好ましい。
【００１７】
本発明のこの実施形態の場合には、第３の単結晶酸化物層１０５が層１０４上に形成される。層１０５は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはチタン酸バリウム・ストロンチウム（ＳｒＺＢａ１−ＺＴｉＯ３，０＜ｚ＜１）のような化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層１０５は、化学量論的ＳｒＴｉＯ３の層であり、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有することができる。構造体１００が、高誘電率半導体デバイスに対してゲート誘電体を含んでいる場合には、当業者であれば周知の技術により層１０５上に導電性ゲート電極（図示せず）を形成することができる。
【００１８】
図２は、本発明の他の実施形態による半導体デバイス構造体２００の概略断面図である。デバイス構造体２００としては、例えば、ＭＯＳデバイスまたは任意の高誘電率デバイスのようなデバイスを使用することができる。構造体２００は、好適には、単結晶シリコン・ウェハであることが好ましい単結晶半導体基板２０１を含む。
【００１９】
単結晶酸化物層２０３は、基板２０１上に形成される。単結晶酸化物層２０３は、好適には、下にある基板および上に重なる化合物半導体材料との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。この実施形態の場合には、層２０３は、例えば、チタン酸バリウム（ＢａＸＴｉ１−ＸＯ３）、チタン酸ストロンチウム（ＳｒＸＴｉ１−ＸＯ３）、またはチタン酸バリウム・ストロンチウム（（ＳｒＺＢａ１−Ｚ）ＸＴｉ１−ＸＯ３，０＜ｘ＜１，０＜ｚ＜１）のような非化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層２０３は、非化学量論的ＳｒＴｉＯ３の層であり、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有することができる。付加的な単結晶酸化物層２０４が、層２０３上に形成される。単結晶酸化物層２０４は、好適には、層２０３との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。この実施形態の場合には、層２０４は、例えば、チタン酸バリウム、チタン酸ストロンチウム、またはチタン酸バリウム・ストロンチウムのような化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層２０４は、化学量論的ＳｒＴｉＯ３の層であり、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有することができる。この実施形態の１つの態様の場合には、層２０３および層２０４は、約１．５ｎｍ以下の結合された同等の酸化物の厚さを有する。
【００２０】
この実施形態の場合には、層２０３および層２０４は、双方とも、ＭＯＳデバイスのような高誘電率半導体デバイス用のゲート誘電体を含む。導電性ゲート電極２０５が、当業者であれば周知の技術により、層２０４上に形成されて、デバイス構造体を完成し得る。次に、図２に示すような本発明のデバイス構造体を含む実質的に完全な集積回路を形成するために、標準処理技術により処理を続行することができる。
【００２１】
図３は、本発明の他の実施形態による構造体３００の概略断面図である。構造体３００としては、例えば、ＭＯＳデバイスまたは任意の高誘電率デバイス用のゲート誘電部材のような構造体を使用することができる。構造体３００は、好適には、単結晶シリコン・ウェハであることが好ましい単結晶半導体基板３０１を含む。
【００２２】
単結晶酸化物層３０２は、基板３０１上に形成される。一実施形態の場合には、単結晶酸化物層３０２は、下にある基板および上に重なる化合物半導体材料との結晶融和性を考慮して選択された単結晶酸化物材料である。この実施形態の場合には、層３０２は、例えば、チタン酸バリウム（ＢａＸＴｉ１−ＸＯ３）、チタン酸ストロンチウム（ＳｒＸＴｉ１−ＸＯ３）、またはチタン酸バリウム・ストロンチウム（（ＳｒＺＢａ１−Ｚ）ＸＴｉ１−ＸＯ３，０＜ｘ＜１，０＜ｚ＜１）のような非化学量論的チタン酸アルカリ土類金属からなり得る。付加的な単結晶酸化物層３０３が層３０２上に形成される。単結晶酸化物層３０３は、好適には、層３０２との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。この実施形態の場合には、層３０３は、例えば、チタン酸バリウム、チタン酸ストロンチウム、またはチタン酸バリウム・ストロンチウムのような化学量論的チタン酸アルカリ土類金属からなり得る。
【００２３】
本発明のこの実施形態の場合には、複数の交互になった非化学量論的チタン酸アルカリ土類金属の層と化学量論的チタン酸アルカリ土類金属の層とが層３０３上に形成される。構造として上記層の非化学量論的層および化学量論的層が交互に形成される限りは、層３０２、層３０３および付加的な層の化学量論的／非化学量論的性質は重要なものではない。すなわち、一般的に、化学量論的チタン酸アルカリ土類金属層を他の化学量論的チタン酸アルカリ土類金属層上に形成しないことが好ましく、また、非化学量論的チタン酸アルカリ土類金属層を他の非化学量論的チタン酸アルカリ土類金属層上に形成しないことが好ましい。図３に示すように、第３の単結晶酸化物層３０４が層３０３上に形成される。層３０４は、例えば、非化学量論的チタン酸アルカリ土類金属からなり得る。最後に、第４の単結晶酸化物層３０５が、層３０４上に形成される。層３０５は、例えば、化学量論的チタン酸アルカリ土類金属からなり得る。この好ましい実施形態の場合には、層３０２、層３０３、層３０４および層３０５は、すべてＭＯＳデバイスのような高誘電率半導体デバイス用のゲート誘電体を含む。この実施形態の１つの態様の場合には、複数の交互の各単結晶酸化物層は、約１〜２ｎｍの厚さを有する。
【００２４】
図４は、本発明の他の実施形態により製造した半導体デバイス構造体４００の概略断面図である。この場合、半導体デバイス構造体４００は、ＭＯＳデバイスからなる。構造体４００は、好適には、単結晶シリコン・ウェハであることが好ましい単結晶半導体基板４０１を含む。ドレーン領域４０２およびソース領域４０３は、例えば、イオン注入のような、当業者であれば周知の技術により基板４０１内に形成される。チャネル領域４０８は、ドレーン領域４０２およびソース領域４０３により、領域４０２と領域４０３との間に基板４０１の一部として形成される。
【００２５】
単結晶酸化物層４０４が、チャネル領域４０８に隣接して基板４０１上に形成される。層４０４は、好適には、下の基板および任意の上の化合物半導体材料との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。この実施形態の場合には、層４０４は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはチタン酸バリウム・ストロンチウム（ＳｒＺＢａ１−ＺＴｉＯ３，０＜ｘ＜１，０＜ｚ＜１）のような化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層４０４は、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有する化学量論的ＳｒＴｉＯ３の層である。
【００２６】
この実施形態の場合には、第２の単結晶酸化物層４０５は、層４０４上に形成される。層４０５は、好適には、層４０４との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。図示の実施形態の場合には、層４０５は、例えば、チタン酸バリウム、チタン酸ストロンチウム、またはチタン酸バリウム・ストロンチウムのような非化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層４０５は、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有する非化学量論的ＳｒＸＴｉ１−ＸＯ３の層である。この場合、０＜ｘ＜１である。
【００２７】
本発明のこの実施形態の場合には、第３の単結晶酸化物層４０６が層４０５上に形成される。層４０６は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはチタン酸バリウム・ストロンチウム（ＳｒＺＢａ１−ＺＴｉＯ３，０＜ｘ＜１，０＜ｚ＜１）のような化学量論的チタン酸アルカリ土類金属からなり得る。この実施形態の場合には、層４０６は、約２〜１０単原子層の厚さ、好適には、約５単原子層の厚さを有する化学量論的ＳｒＴｉＯ３の層である。次に、導電性ゲート電極４０７を当業者であれば周知の技術により層４０６上に形成して、ＭＯＳデバイスの構造体を完成し得る。
【００２８】
図５は、本発明の他の実施形態により製造した半導体デバイス構造体５００の概略断面図である。半導体デバイス構造体５００はＭＯＳデバイスを備える。構造体５００は、好適には、単結晶シリコン・ウェハであることが好ましい単結晶半導体基板５０１を含む。ドレーン領域５０２およびソース領域５０３は、例えば、イオン注入のような、当業者であれば周知の技術により基板５０１内に形成される。チャネル領域５１０は、ドレーン領域５０２およびソース領域５０３により、領域５０２と領域５０３との間に基板５０１の一部として形成される。
【００２９】
単結晶酸化物層５０４が、基板５０１上に形成される。一実施形態の場合には、層５０４は、下にある基板および上に重なる化合物半導体材料層５０５との結晶融和性を考慮して選択された単結晶酸化物材料である。この実施形態の場合には、層５０４は、例えば、チタン酸アルカリ土類金属、ハフニウム酸アルカリ土類金属、またはジルコニウム酸アルカリ土類金属を含むことができる。ある例示としての実施形態の場合には、層５０４は、約２〜１０単原子層の厚さの（Ｂａ，Ｓｒ）ＴｉＯ３の層である。化合物半導体層５０５は、例えば、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、インジウム・ガリウムヒ素（ＩｎＧａＡｓ）、インジウム・アルミニウムヒ素（ＩｎＡｌＡｓ）、アルミニウム・ガリウムヒ素（ＡｌＧａＡｓ）、またはインジウム・ガリウム燐（ＩｎＧａＰ）を含むことができる。
【００３０】
次に、単結晶酸化物層５０６が、層５０５およびチャネル領域５１０上に形成される。好適には、層５０６は、層５０５との結晶融和性を考慮して選択された単結晶酸化物材料であることが好ましい。図示の実施形態の場合には、層５０６は、例えば、チタン酸バリウム、チタン酸ストロンチウム、またはチタン酸バリウム・ストロンチウムのような化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層５０６は、約５単原子層の厚さを有する化学量論的ＳｒＴｉＯ３の層である。本発明のこの実施形態の場合には、第２の単結晶酸化物層５０７は層５０６上に形成される。層５０７は、例えば、チタンに対するアルカリ土類金属の割合が１：１より大きい非化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層５０７は、約５単原子層の厚さの非化学量論的ＳｒＸＴｉ１−ＸＯ３の層である。さらに、本発明のこの実施形態の場合には、第３の単結晶酸化物層５０８は、層５０７上に形成される。層５０８は、例えば、化学量論的チタン酸アルカリ土類金属からなり得る。一実施形態の場合には、層５０８は、約５単原子層の厚さを有する化学量論的ＳｒＴｉＯ３の層である。要するに、この実施形態の１つの態様の場合には、層５０６、層５０７および層５０８は、約３．２電子ボルトより大きなバンドギャップを有する。次に、当業者であれば周知の技術により、導電性ゲート電極５０９が層５０８上に形成されて、ＭＯＳデバイスの構造体が完成する。
【００３１】
従って、漏洩電流密度が低い高誘電率半導体デバイスの製造方法を開示した。開示したように、半導体デバイスの種々の層を、分子線エピタキシー（ＭＢＥ）、化学ビーム・エピタキシー（ＣＢＥ）、有機金属分子線エピタキシー（ＭＯＭＢＥ）、超高真空化学気相成長法（ＵＨＶＣＶＤ）、物理気相成長法（ＰＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）等を含むがこれらに限定されない種々の成長堆積方法により形成することができる。
【００３２】
上記説明においては、特定の実施形態を参照しながら本発明を説明してきた。しかし、通常の当業者であれば、特許請求の範囲に記載する本発明の範囲から逸脱することなしに種々の修正および変更を行うことができることを理解することができるだろう。それ故、上記説明および図面は、説明のためのものであって、本発明を制限するものではなく、上記すべての修正は、本発明の範囲内に含まれるものと見なすべきである。
【００３３】
特定の実施形態を参照しながら、利点、その他の有利な点および問題の解決方法について説明してきた。しかし、上記利点、有利な点および問題の解決方法は、すべての利点、有利な点、および問題の解決方法をもたらしたり、より優れたものにすることができるすべての要素は、特許請求の範囲のどれかまたはすべての重要な、必要な、または本質的な機能または要素と見なすべきではない。本明細書においては、「備える（ｃｏｍｐｒｉｓｅ） 」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という用語またはこの用語のすべての他の派生語は、非排他的な包含に及ぶものである。それ故、プロセス、方法、物品または一連の要素からなる装置は、これらの要素だけを含んでいるのではなく、明示していない他の要素、または上記プロセス、方法、物品または装置に固有な他の要素を含むことができる。さらに、「必要不可欠な」または「必要な」と特に記載していない限りは、本明細書に記載するどの要素も本発明の実行に必要不可欠なものではない。
【図面の簡単な説明】
【図１】本発明の一実施形態により製造した半導体構造体の概略断面図。
【図２】本発明の他の実施形態により製造した半導体デバイス構造体の概略断面図。
【図３】本発明の他の実施形態による構造体の概略断面図。
【図４】本発明のさらに他の実施形態により製造した半導体デバイス構造体の概略断面図。
【図５】本発明の他の実施形態により製造した半導体デバイス構造体の概略断面図。
【国際公開パンフレット】
2004514288.tif 000003
2004514288.tif 000004
2004514288.tif 000005
2004514288.tif 000006
2004514288.tif 000007
2004514288.tif 000008
2004514288.tif 000009
2004514288.tif 000010
2004514288.tif 000011
2004514288.tif 000012
2004514288.tif 000013
2004514288.tif 000014
2004514288.tif 000015
2004514288.tif 000016
2004514288.tif 000017
2004514288.tif 000018
2004514288.tif 000019
2004514288.tif 000020
2004514288.tif 000021
【国際調査報告】
2004514288.tif 000022
2004514288.tif 000023