(57)【要約】本発明は、ＡＴＳＣ方式残留側波帯（ＶＳＢ）受信機の捕捉帰還型等化器において、判定装置としてトレリスデコーダを利用することにより誤差を低減する装置である。判定帰還型等化器の帰還シンボルは、各ビット（Ｓ０−Ｓ３）に対して論理回路（１３１０，１３２０，１３３０）を用いてトレリスでコーダのトレースバック・パス・メモリから再生される。更に、同期シンボルが帰還シンボルストリームに挿入される。
2004533753.tif 000002
【特許請求の範囲】
【請求項１】
トレリス符号化されたタイプの信号を復号化する能力を具備した受信機であって、
トレリスデコーダと、該トレリスデコーダの各パスメモリ出力に接続された判定帰還型等化器と、を含み、
該判定帰還型等化器は、チャネル等化の際に推定値として使用するため、該トレリスでコーダの各パスメモリ出力からシンボル値を獲得する能力を具備し、
当該受信機は、該トレリスデコーダに格納されたトレースバックパス情報からシンボル値を再構成する装置を更に含み、
該装置は、再構成されたシンボルを表現するビットＳ３とビットＳ２とビットＳ１とビットＳ０の４ビットに対する値を獲得するデータ信号選択部を含む、受信機。
【請求項２】
該装置は、該再構成されたシンボルの最上位ビットを表現するビットＳ３に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、４入力を有するマルチプレクサを含み、
該４入力の各々は、サブセットビット遅延入力値を供給し、
該マルチプレクサは、トレースバックユニット入力Ｄ１及びＤ０からの選択入力信号に応じて、該４入力の値のうちの一つを信号Ｚ２として選択する能力を具備し、
該データ信号選択回路は、該マルチプレクサの出力に接続されたインバータを更に含み、
該インバータは信号Ｚ２の反転を信号Ｓ３として供給する能力を具備している、請求項１記載の受信機。
【請求項３】
該装置は、該再構成されたシンボルの上から２番目のビットを表現するビットＳ２に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、４入力を有するマルチプレクサを含み、
該４入力の各々は、パスメモリユニット入力値を供給し、
該マルチプレクサは、トレースバックユニット入力Ｄ１及びＤ０からの選択入力信号に応じて、該４入力の値のうちの一つを信号Ｚ１として選択し、信号Ｚ１を信号Ｓ２として供給する能力を具備している、請求項１記載の受信機。
【請求項４】
該装置は、該再構成されたシンボルの下から２番目のビットを表現するビットＳ１に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、トレースバックユニット入力値Ｄ１を供給するトレースバックユニット入力ラインを含み、
該トレースバックユニット入力ラインは、信号Ｄ１を信号Ｓ１として供給する能力を具備している、請求項１記載の受信機。
【請求項５】
該装置は、該再構成されたシンボルの最下位ビットを表現するビットＳ０に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、信号Ｓ０に対し値１の一定の入力値を供給する入力ラインを含む、請求項１記載の受信機。
【請求項６】
トレリス符号化されたタイプの信号を復号化する能力を具備した受信機であって、
トレリスデコーダと、該トレリスデコーダの各パスメモリ出力に接続された判定帰還型等化器と、を含み、
該判定帰還型等化器は、チャネル等化の際に推定値として使用するため、該トレリスでコーダの各パスメモリ出力からシンボル値を獲得する能力を具備し、
当該受信機は、該トレリスデコーダに格納されたトレースバックパス情報からシンボル値を再構成する装置を更に含み、
該装置は、４個のシンボル値入力を有する少なくとも一つのマルチプレクサを含み、
該少なくとも一つのマルチプレクサは、制御ロジック信号に応答して、該４個のシンボル値入力のうちの一つを選択する能力を具備し、
該少なくとも一つのマルチプレクサは、選択されたシンボル値を、該判定帰還型等化器の適応フィルタタップセルに送信する能力を具備している、受信機。
【請求項７】
該少なくとも一つのマルチプレクサへの該４個のシンボル値入力は、
トレリスポイントｔに存在する第１のシンボルと、
トレリスポイントｔ−１２に存在する第２のシンボルと、
プラス５の値を有する第３のシンボルと、
マイナス５の値を有する第４のシンボルと、を含む、請求項６記載の受信機。
【請求項８】
該少なくとも一つのマルチプレクサは、選択されたシンボル値を、該判定帰還型等化器の１２個の適応フィルタタップセルの組における第１の適応フィルタタップへ送信する能力を具備している、請求項７記載の受信機。
【請求項９】
該装置は複数のマルチプレクサを含み、
該複数のマルチプレクサのうちの各マルチプレクサは、４個のシンボル値入力を有し、
該複数のマルチプレクサのうちの各マルチプレクサは、制御ロジック信号に応答して、該４個のシンボル値入力のうちの一つを選択する能力を具備している、請求項６記載の受信機。
【請求項１０】
トレリス符号化されたタイプの信号を復号化する能力を具備した高品位テレビ受信機であって、
トレリスデコーダと、該トレリスデコーダの各パスメモリ出力に接続された判定帰還型等化器と、を含み、
該判定帰還型等化器は、チャネル等化の際に推定値として使用するため、該トレリスでコーダの各パスメモリ出力からシンボル値を獲得する能力を具備し、
当該高品位テレビ受信機は、該トレリスデコーダに格納されたトレースバックパス情報からシンボル値を再構成する装置を更に含み、
該装置は、再構成されたシンボルを表現するビットＳ３とビットＳ２とビットｓ１とビットＳ０の４ビットに対する値を獲得するデータ信号選択部を含む、高品位テレビ受信機。
【請求項１１】
該装置は、該再構成されたシンボルの最上位ビットを表現するビットＳ３に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、４入力を有するマルチプレクサを含み、
該４入力の各々は、サブセットビット遅延入力値を供給し、
該マルチプレクサは、トレースバックユニット入力Ｄ１及びＤ０からの選択入力信号に応じて、該４入力の値のうちの一つを信号Ｚ２として選択する能力を具備し、
該データ信号選択回路は、該マルチプレクサの出力に接続されたインバータを更に含み、
該インバータは信号Ｚ２の反転を信号Ｓ３として供給する能力を具備している、請求項１０記載の高品位テレビ受信機。
【請求項１２】
該装置は、該再構成されたシンボルの上から２番目のビットを表現するビットＳ２に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、４入力を有するマルチプレクサを含み、
該４入力の各々は、パスメモリユニット入力値を供給し、
該マルチプレクサは、トレースバックユニット入力Ｄ１及びＤ０からの選択入力信号に応じて、該４入力の値のうちの一つを信号Ｚ１として選択し、信号Ｚ１を信号Ｓ２として供給する能力を具備している、請求項１０記載の高品位テレビ受信機。
【請求項１３】
該装置は、該再構成されたシンボルの下から２番目のビットを表現するビットＳ１に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、トレースバックユニット入力値Ｄ１を供給するトレースバックユニット入力ラインを含み、
該トレースバックユニット入力ラインは、信号Ｄ１を信号Ｓ１として供給する能力を具備している、請求項１０記載の高品位テレビ受信機。
【請求項１４】
該装置は、該再構成されたシンボルの最下位ビットを表現するビットＳ０に対する値を獲得するデータ信号選択回路を含み、
該データ信号選択回路は、信号Ｓ０に対し値１の一定の入力値を供給する入力ラインを含む、請求項１０記載の高品位テレビ受信機。
【請求項１５】
トレリス符号化されたタイプの信号を復号化する能力を具備した高品位テレビ受信機であって、
トレリスデコーダと、該トレリスデコーダの各パスメモリ出力に接続された判定帰還型等化器と、を含み、
該判定帰還型等化器は、チャネル等化の際に推定値として使用するため、該トレリスでコーダの各パスメモリ出力からシンボル値を獲得する能力を具備し、
当該高品位テレビ受信機は、該トレリスデコーダに格納されたトレースバックパス情報からシンボル値を再構成する装置を更に含み、
該装置は、４個のシンボル値入力を有する少なくとも一つのマルチプレクサを含み、
該少なくとも一つのマルチプレクサは、制御ロジック信号に応答して、該４個のシンボル値入力のうちの一つを選択する能力を具備し、
該少なくとも一つのマルチプレクサは、選択されたシンボル値を、該判定帰還型等化器の適応フィルタタップセルに送信する能力を具備している、高品位テレビ受信機。
【請求項１６】
該少なくとも一つのマルチプレクサへの該４個のシンボル値入力は、
トレリスポイントｔに存在する第１のシンボルと、
トレリスポイントｔ−１２に存在する第２のシンボルと、
プラス５の値を有する第３のシンボルと、
マイナス５の値を有する第４のシンボルと、を含む、請求項１５記載の高品位テレビ受信機。
【請求項１７】
該少なくとも一つのマルチプレクサは、選択されたシンボル値を、該判定帰還型等化器の１２個の適応フィルタタップセルの組における第１の適応フィルタタップへ送信する能力を具備している、請求項１６記載の高品位テレビ受信機。
【発明の詳細な説明】
【０００１】
［関連出願］
本願に開示された発明は、本願と同時に出願され、発明者がM.Ghosh外であり、発明の名称が"System  and  Method  for  Reducing  Error  Propagation  in  a  Decision  Feedback  Equalizer  of  an  ATSC  VSB  Receiver"である米国特許出願（代理人書類番号PHIL06-01375）に開示された発明に関連している。また、本願に開示された発明は、本願と同時に出願され、発明者がD.Birruであり、発明の名称が"A  Two  Stage  Equalizer  for  Trellis  Coded  Systems"である米国特許出願（代理人書類番号PHIL06-01429）に開示された発明にも関連している。これらの関連出願の出願人は本願と同一の出願人である。関連出願の開示内容は、本願明細書に完全に記述されているかのように参考のため本願明細書に引用される。
【技術分野】
【０００２】
本発明は、一般的に、デジタル通信装置に係り、より詳しくは、トレリスデコーダからのシンボルストリーム情報を利用することによってＡＴＳＣ方式残留側波帯（ＶＳＢ）受信機の判定帰還型等化器における誤差を低減するシステム及び方法に関する。
【背景技術】
【０００３】
デジタル高品位テレビ（ＨＤＴＶ）グランド・アライアンス(Grand Alliance)は、テレビ産業におけるテレビ製造者と研究機関のグループである。何年もの協調的努力の後、グランド・アライアンスは、デジタル高品位テレビシステムの標準を開発し提案した。グランド・アライアンス標準は、（僅かな変更を加えた後）米国連邦通信委員会（ＦＣＣ）によってＨＤＴＶの公式放送標準として採用された。この標準は、次世代テレビシステム委員会標準（ＡＴＳＣ標準）として知られている。
【０００４】
地上波放送チャネルによるＨＤＴＶ伝送用のＡＴＳＣ標準は、１０．７６ＭＨｚのレートで８レベルの残留側波帯（ＶＳＢ）シンボルストリームとして変調された１２個の独立した時間多重化トレリス符号化データストリームにより構成された信号を使用する。この信号は、標準ＶＨＦ若しくはＵＨＦ地上波テレビ６ＭＨｚ周波数帯域に変換され、その周波数帯域によって信号が放送される。
【０００５】
ＡＴＳＣ標準は、８レベル（即ち、３ビット）の１次元信号点配置に従ってトレリス符号化されるＨＴＤＶ信号の２ビットのデータシンボルを要求する。各データシンボルのうちの一方のビットは予め符号化され、もう一方のビットは、４状態トレリス符号に従って２個の符号化ビットを生成する１／２符号化レートに従う。インターリーブの目的のため、１２個の同一のエンコーダ及びプレコーダは、１２個の連続したデータシンボル毎に連続的に動作する。シンボル０、１２、２４、３６、．．．は、第１の系列として符号化される。シンボル１、１３、２５、３７、．．．は、第２の系列として符号化される。シンボル３、１４、２６、３８、．．．は、第３の系列として符号化される。以下同様に、全部で１２個の系列ができる。したがって、ＡＴＳＣ標準は、信号の時分割インターリーブデータシンボルの１２個の系列のため、ＨＤＴＶ受信機に１２個のトレリスデコーダを必要とする。ＨＤＴＶ受信機の各トレリスデコーダは、符号化されたデータシンボルのストリーム内の１１個おきのデータシンボルを復号化する。
【０００６】
ＡＴＳＣ標準受信機において、トレリスデコーダは、８−ＶＳＢシンボルに変換される直前にトレリス符号化された元のデジタルデータを獲得するため使用される。トレリス符号化を使用することにより、受信信号の信号対雑音比が改善され、１２個の独立したストリームの時間多重化は、同一周波数に含まれるアナログＮＴＳＣ放送信号からの同一チャネル干渉の可能性を低下させる。尚、ＮＴＳＣは、米国テレビジョン方式委員会(National Television Standards Committee)の略である。
【０００７】
４状態トレリス符号のための各トレリスデコーダは、周知のビタビ復号化アルゴリズムに従って動作する。各デコーダは、ブランチメトリック発生器ユニットと、加算・比較・選択ユニットと、パスメモリユニットと、を含む。例えば、文献：G.Ungerboeck,  "Trellis-coded  Modulation  With  Redundant  Signal  Set,  Part  I,  Introduction;  Part  II,  State  of  the  Art,"  IEEE  Communications  Magazine,  Vol.25,  pp.5-21,  February  1987を参照。
【０００８】
雑音によって改悪されるだけではなく、伝送された信号は、決定論的なチャネル歪みと、マルチパス干渉によって生じる歪みの影響を受ける。その結果として、適応チャネル等化器は、一般的に、これらの影響を補償するため、トレリスデコーダよりも前で使用される。その目的は、送信機側で１２個のトレリスエンコーダによって作成されたシンボルストリームとできる限り類似しているシンボルストリームを作成することである。
【０００９】
慣用されている一つの等化器アーキテクチャは、判定帰還型等化器（ＤＦＥ）として知られている第２の等化器を利用する。このアーキテクチャでは、通常の、即ち、前向き等化器（ＦＥ）は、判定帰還型等化器によって補完される。判定帰還型等化器の入力は、完全な等化器（前向き等化器と判定帰還型等化器）の現在の出力シンボルの元の送信された値の推定値である。この判定帰還型等化器（ＤＦＥ）の出力は、次に、出力シンボルを生成するため、前向き等化器（ＦＥ）の出力に加算される。典型的な実施形態では、この出力シンボルの推定値は、単に等化器出力をスライスすることによって獲得される。用語「スライス」は、実際の出力のシンボル値に最も近い（８−ＶＳＢのＡＴＳＣ標準によって指定された８レベルの）許容シンボル値を選ぶ処理を表す。しかし、このアプローチは、スライス誤差によって生じた誤差伝播からの影響を受ける可能性がある。ＨＤＴＶ信号の等化器より後の典型的なシンボル誤り率は２０％まで増加する可能性があるので、判定帰還型等化器フィルタタップの個数が多い場合には重大な問題になり得る。
【００１０】
等化器の後、ＨＤＴＶ信号は、送信機で実行された１／２レートのトレリス符号化に基づいてシンボルストリームを復号化するため、トレリスデコーダで復号化される。上述の通り、ＡＴＳＣ標準は、１２個のトレリスエンコーダ及びデコーダが時間多重化形式で並列に使用されることを規定する。トレリス復号化の後には、更に信号の伝送誤りを訂正するため、バイトのデインターリーブと、リード・ソロモン復号化とが続けられる。
【００１１】
技術的には、ＡＴＳＣ方式残留側波帯受信機で使用される判定帰還型等化器の誤差伝播を低減するシステム及び方法が求められている。
（発明の開示）
【００１２】
従来技術の上記の欠点を解決するため、本発明のシステム及び方法は、トレリスデコーダからのシンボルストリーム情報を利用することにより、ＡＴＳＣ方式残留側波帯受信機における判定帰還型等化器の誤差伝播を低減する。
【００１３】
適応チャネル量子化器からの出力シンボルはトレリスデコーダへ入力される。トレリスデコーダは、当初に送信された可能性の最も高いシンボル値を判定するため、スライスのような強固な意思決定(hard decision making)ではなく、柔軟な意思決定(soft decision making)を使用する。柔軟な意思決定法は、所与の値をとるシンボルの後に続くシンボルがトレリスエンコーダによって前提とされる限定された値の組を考慮する。柔軟な意思決定法は、現在のシンボルだけを考慮する強固な意思決定法によって獲得されるよりも信頼性の高い実際の値の推定値を得るため、この付加情報を使用する。
【００１４】
本発明のシステム及び方法は、判定帰還型等化器（ＤＦＥ）への入力として役立つ等化器出力の推定値を生成するため、トレリスデコーダからの情報を使用する。本発明のシステム及び方法は、本質的に、判定帰還型等化器（ＤＦＥ）によって要求される実際のシンボル値の推定値を得るため、トレリスデコーダを等化器に組み込む。前に受信されたシンボルにより構成され、指定された長さを有するパス上でトレースバックを実行するビタビアルゴリズムの性質に依存して、推定値は、現在シンボルに対して与えられるだけではなく、このパスを構成するすべての先行シンボルに対しても与えられる。ビタビアルゴリズムは、ガウシアンチャネル雑音の条件下で伝送シンボルの値の最良推定値を与えることが知られているので、このようなアプローチによって、等化器出力の簡単なスライス処理を使用して実現できるよりも高信頼性のデータが判定帰還等化器（ＤＦＥ）へ入力される。これにより、等化器性能が向上し、より信頼性の高いデータがトレリスデコーダへ入力される。
【００１５】
関連した方法は第２の等化器を使用する。第２の等化器の判定帰還型等化器（ＤＦＥ）の入力は、トレリスデコーダの出力であり、等化器適応のためのトレーニングシーケンスでもある。トレリスデコーダは、シンボルデータの最適推定値を与えるので、その出力は、単なる推定値であり、既知トレーニングシーケンスの場合のような伝送データの事前知識ではないとしても、トレーニングシーケンスとして容易に使用することができる。
【００１６】
１２個の時間多重化ビタビデコーダにより構成されたＡＴＳＣ方式トレリスデコーダシステムは、かなり複雑であり、実現するためにはかなりの量のハードウェアを必要とする。また、適応チャネル等化器は、一般的に、実現するために必要なハードウェアの量という観点でデジタルデータ復調器の最も複雑なコンポーネントである。したがって、適応チャネル等化器は最も高価なコンポーネントでもある。
【００１７】
本発明の原理によるトレリスデコーダは、複数のインターリーブされたデータシンボルの系列の各々を復号化するために適応している。各系列は、許容可能なトレリス符号値を含むマルチレベル信号点配置に従って符号化されている。このようなデコーダは、系列毎に、このような系列の連続的なデータシンボルに対して連続的に判定されるような各トレリス状態のブランチメトリックを獲得するブランチメトリック発生器を含む。ブランチメトリック及びトレリス状態情報は、加算・比較・選択（ＡＣＳ）ユニットへ供給され、加算・比較・選択ユニットは、各系列内の連続して受信されたデータシンボルに従って、系列ごとに連続的に更新された最良メトリック・パスを判定する。デコーダは、連続的なパスメモリステージを更に含み、各ステージは、先行ステージから、各系列内で先に受信されたデータシンボルに対するトレリスの中で最良メトリックを有するパスを特定するポインタを受け取り、格納する。第１のステージは、ＡＣＳユニットから、各系列内で現在受信されたデータシンボルに対するトレリスの中で最良メトリックを有するパスを特定するポインタを受け取り、格納する。最後の記憶ステージは、すべてのパスメモリステージに格納されたトレリス状態の系列毎に最先のデータシンボルに対応したトレリス状態に対するポインタを格納する。このトレリス状態から、完全に復号化された最先のデータシンボルの値が示される。
【００１８】
本発明の一つの特徴によれば、デコーダは、ＡＴＳＣ標準の４個の状態符号を含むある種のトレリス符号に関して、トレリス状態は、所定のグループに任意の時点で存在する状態は、同じグループ内の先行のトレリス状態だけから得られるように、複数の別々のグループに分割され得るという事実を利用する。更に、既存の状態は、より少数の考えられる先行状態だけから生じ得る。これらの両方の特性を備えた符号は、「明確な(well-defined)」符号と呼ばれる。特に、多数の明確な符号に対し、起こり得る先行状態の数は、トレリス符号化された入力ビットの数に依存する。ＡＴＳＣ標準の４状態のトレリス符号は、明確な符号の一例であり、第１のグループと第２のグループの各々で２個のトレリス状態だけに対する最良メトリック・パスデータを得るため、２個のＡＣＳサブユニットを設けることが可能である。このような各ＡＣＳサブユニットは、設計及び動作が非常に簡単であり、第１のグループと第２のグループの両方のグループに対して単一のＡＣＳユニットが存在するかのようである。このアプローチは、任意の状態数の明確な符号に対して選ぶことができる。例えば、８状態の符号の場合、２状態のグループが４個存在し、４個のＡＣＳユニットは、それぞれ、このようなグループを一つずつ処理する。
【００１９】
本発明の更なる特徴によれば、パスメモリユニットの簡単化は、要求される入出力を同じ量ずつ減少させるので、パスメモリユニットは、単一のランダムアクセスメモリ（ＲＡＭ）に連続的な記憶セクションとして構築される。
【００２０】
本発明において利用される明確な符号の別の特徴は、トレリス符号の状態毎に要求されるパスメモリの簡単化である。既存の状態へ到達できる先行状態は、僅かに個数ｓ個の起こり得る先行状態に限られるので、起こり得るすべての先行状態へのポインタを格納する必要はない。その代わりに、小規模の組の中の起こり得る先行状態を区別するポインタが格納される。このためには、
ｌｏｇ2ｓ
程度に一致する個数の記憶素子だけが必要である。先行状態へのポインタを明確に判定するため、特定の組を識別する情報を利用する。これは、先行状態へのポインタを判定するために追加ロジックが必要な場合には、僅かなペナルティが課されることを意味する。しかし、明確な符号の第２の条件、即ち、所定のグループに任意の時点で存在する符号状態は、同じグループの先行状態だけから得られるという区別可能な符号状態のグループの条件は、通常のパスメモリユニットを実現するために要求されるよりも実際には追加ロジックが簡単化されることを保証する。このような簡単化は、４状態のＡＴＳＣ符号に対して要求されるメモリを２倍の倍率で縮小することが可能であり、８状態のＡＴＳＣ符号の場合には３倍の倍率で縮小を達成することができる。メモリ容量の節約は、かなりの量である。
【００２１】
４状態のＡＴＳＣ符号に固有である本発明の更なる特徴は、各ステージで起こり得る先行状態の間でポインタを選択するために要求されるパスメモリロジックは、パス全体の各トレースバック部分を計算するために要求される組み合わせロジックにおける遅延伝播が２倍の倍率で短縮されるように簡単化される。これは、トレリスデコーダを動作させることができる速度の点で著しい効果を奏し、ロジック素子を減少させる。
【００２２】
本発明による高品位テレビ（ＨＤＴＶ）受信機は、連続的なデータフレームを有するデジタル高品位テレビ信号を受信するように適応し、各データフレームは連続的なデータセグメントを収容し、各セグメントは連続的なデータシンボルを含み、データシンボルは、許容可能符号値のマルチレベル信号点配置を備えた符号に従って複数のデータストリームを形成するためインターリーブされる。このような受信機は、上述のトレリスデコーダを含む。
【００２３】
本発明の目的は、トレリスデコーダからのシンボルストリーム情報を利用することにより、ＡＴＳＣ方式残留側波帯受信機の判定帰還型等化器における誤差を低減するシステム及び方法を提供することである。
【００２４】
本発明の別の目的は、トレリスデコーダにおいてシンボルの「最良推定」値を復号化するシステム及び方法を提供することである。
【００２５】
更に、本発明の目的は、ＡＴＳＣ方式ＶＳＢ受信機において、トレリスデコーダから判定帰還型等化器へシンボルの最良推定値を送信するシステム及び方法を提供することである。
【００２６】
本発明の別の目的は、ＡＴＳＣ方式ＶＳＢ受信機において、トレリスデコーダからのシンボルの最良推定値を使用する判定帰還型等化器を用いて、チャネル等化を実行するシステム及び方法を提供することである。
【００２７】
更に、本発明の目的は、ＡＴＳＣ方式ＶＳＢ受信機の判定帰還型等化器において、第１の等化器ユニット及び第１のトレリスデコーダの第１の組み合わせと、第２の等化器ユニット及び第２のトレリスデコーダの第２の組み合わせと、を利用して誤差を低減するシステム及び方法を提供することである。
【００２８】
ここまでに、本発明の特徴及び技術的効果を概略的に説明したので、当業者は、以下の本発明の詳細な説明をより良く理解するであろう。後述する本発明の更なる特徴及び効果は本願の請求項に係る発明の対象を構成する。当業者は、本発明と同じ目的を実現する他の構成を変形若しくは設計するための基礎として、開示された概念及び具体的な実施例を容易に使用するであろう。当業者は、このような等価的な構成が本発明の最広義の形式の精神及び範囲に含まれることがわかるであろう。
【００２９】
本発明の詳細な説明を行う前に、本願の書類を通じて使用される一部の語又は句の定義を明らかにする方が有利である。用語「含む」及び「有する」、並びに、これらの派生語は、無制限に包含することを意味する。用語「又は」は包括的であり、「及び／又は」の意味である。「関連した」や「関連させられた」等の句、及び、それらの派生句は、「包含する」、「包含される」、「相互に連結する」、「格納する」、「格納される」、「つながる」若しくは「連結する」、「つなぐ」若しくは「結び付く」、「連絡可能である」、「協働する」、「交互にする」、「並列にする」、「接近する」、「付く」若しくは「付けられる」、「もつ」、「所有する」などを表す。用語「コントローラ」、「プロセッサ」若しくは「機器」は、少なくとも一つの動作を制御する装置、システム、或いは、それらの一部を意味し、このような装置は、ハードウェア、ファームウェア、ソフトウェア、或いは、それらのうちの少なくとも二つの組み合わせによって実現される。尚、特定のコントローラに関連付けられた機能は、局所的でも遠隔的でもよく、集中型若しくは分散型のいずれでもよい。このような語句の定義は、本願の書類の全体で行われている。当業者は、殆どの場合ではなくても、多くの場合に、このような定義がこのような定義された語句の過去並びに未来の用法にも当てはまることを認めるであろう。
【００３０】
本発明と本発明の効果がより十分に理解されるように、以下の記述では、添付図面を参照する。添付図面中、同じ番号は同じ対象を表している。
【発明を実施するための最良の形態】
【００３１】
本明細書において本発明の原理を説明するために使用される後述の図１乃至１５、並びに、種々の実施例は、説明のための例示に過ぎず、如何なる形であっても本発明の範囲を限定するために解釈されるべきではない。以下の典型的な実施例の説明において、本発明は、高品位テレビシステムに統合されるか、又は、高品位テレビシステムと共に使用される。当業者は、本発明の典型的な実施例が、デジタルデータを変調、復調する他の同様のタイプのシステムで使用するために容易に変形されることを認めるであろう。
【００３２】
図１は、典型的な高品位テレビ（ＨＤＴＶ）送信機１００のブロック図である。ＭＰＥＧ互換データパケットは、リード・ソロモン（ＲＳ）エンコーダ１１０によって前方誤り訂正（ＦＥＣ）のため符号化（エンコード）される。各データフィールドの連続的なセグメント内のデータパケットは、データインターリーバー１２０によってインターリーブされ、インターリーブされたデータパケットは、トレリスエンコーダ・ユニット１２０によって更にインターリーブされ、符号化される。トレリスエンコーダ・ユニット１３０は、シンボル毎に３ビットを表現するデータシンボルのストリームを生成する。３ビットのうちの１ビットは、プレコードされ、それ以外の２ビットは、４状態トレリス符号化によって生成される。
【００３３】
後で詳述するように、トレリスエンコーダ・ユニット１３０は、１２個のインターリーブされた符号化データシーケンスを与えるため、１２個の並列式トレリスエンコーダ及びプレコーダ・ユニットを含む。各トレリスエンコーダ及びプレコーダ・ユニットの符号化された３ビットは、マルチプレクサ１４０で、フィールド及びセグメント同期ビットシーケンスと合成される。パイロット信号は、パイロット挿入ユニット１５０によって挿入される。データストリームは、次に、残留側波帯（ＶＳＢ）変調器１６０によって、残留側波帯（ＶＳＢ）の抑制された搬送波の８レベル変調を受ける。データストリームは、次に、最終的に、無線周波数変換器１７０によって無線周波数へアップコンバージョンされる。
【００３４】
図２は、典型的な高品位テレビ（ＨＤＴＶ）受信機２００のブロック図である。受信されたＲＦ信号は、チューナー２１０によって中間周波数（ＩＦ）へダウンコンバートされる。信号は、次に、ＩＦフィルタ及び検出器２２０によってフィルタ処理され、デジタル形式に変換される。検出された信号は、データシンボルの形式であり、各データシンボルは、８レベルの信号点配置内のレベルを指定する。信号は、次に、ＮＴＳＣ阻止フィルタ２３０によってフィルタ処理され、等化器及び位相追跡器ユニット２４０による等化及び位相追跡を受ける。再現された符号化データシンボルは、次に、トレリスデコーダ・ユニット２５０によってトレリス復号化処理される。復号化されたデータシンボルは、データ・デインターリーバー２６０によって更にデインターリーブされる。データシンボルは、次に、リード・ソロモン・デコーダ２７０によるリード・ソロモン復号化を受ける。これにより、送信機１００によって送信されたＭＰＥＧ互換性のあるデータパケットが再生される。
【００３５】
図３は、データインターリーバー１２０からインターリーブされたデータがトレリス符号化処理中に更にインターリーブされる状況の説明図である。トレリスエンコーダ・ユニット１３０のデマルチプレクサ３１０は、１２個の連続したトレリスエンコーダ及びプレコーダ・ユニット３２０Ａ、３２０Ｂ、３２０Ｃ、．．．、３２０Ｋ及び３２０Ｌの間で１２個のデータシンボルの連続的な系列の各々を配分する。１２個の連続したトレリスエンコーダ及びプレコーダの符号化された出力は、マルチプレクサ３３０によって時分割多重化され、単一のデータストリームを形成する。単一のデータストリームは、トレリスエンコーダ・ユニット１３０の８レベルのシンボルマッパー４３０へ送信される。
【００３６】
図４は、典型的なトレリスエンコーダ及びプレコーダ・ユニット３２０Ａと、その８レベルシンボルマッパー４３０への出力を説明するブロック図である。図４には示されていないが、マルチプレクサ３３０は、トレリスエンコーダ及びプレエンコーダ・ユニット３２０Ａを８レベルシンボルマッパー４３０へ連結する。トレリスエンコーダ及びプレコーダ・ユニット３２０Ａは、プレコーダ４１０とトレリスエンコーダ４２０を含む。符号化されるべき各データシンボルは、Ｘ1とＸ2の２ビットにより構成される。ビットＸ2は、１ビットレジスタ４４０を含むプレコーダ４１０によってプレ符号化され、プレ符号化されたビットＹ2が得られる。ビットＹ2は、トレリスエンコーダ４２０によってこれ以上変更されずに、ビットＺ2として出力される。
【００３７】
もう一方の入力ビットＸ1は、プレコーダ４１０を通らない。ビットＸ1（ビットＹ1としても表される）は、トレリスエンコーダ４２０に渡される。トレリスエンコーダ４２０は、１ビットデータレジスタ４５０及び４６０を利用してレート１／２のトレリス符号に従ってビットＸ1を符号化する。その結果は、ビットＺ0及びＺ1として出力される。従って、３ビット（即ち、ビットＺ0、ビットＺ1、及びビットＺ2）がトレリスエンコーダ４２０によって、８レベルのシンボルマッパー４３０へ出力される。８レベルのシンボルマッパー４３０は、３ビットを許容可能な符号値の８レベル信号点配置内の値Ｒに変換する。Ｒに対する許容可能な符号値は、−７、−５、−３、−１、＋１、＋３、＋５及び＋７である。これらの値は、８レベルのシンボルマッパー４３０に示された３ビットの組み合わせに対応する。
【００３８】
上記の処理は、データシンボルの１２個のインターリーブされた系列の各々に対して実行される。８レベルのシンボルマッパー４３０は、所与の３入力ビットの組に対する正確なＲ符号を選択するルックアップテーブルを含む。８レベルの信号点配置は、ビットＺ1とビットＺ0の考えられる４通りのサブセットをもち、各サブセットは、プレ符号化されたビットＺ2が零（０）であるか、１であるかに依存して、両方の起こり得る信号点配置値を含む。これらのサブセット及び対応した信号点配置値は、図４Ａに示されている。エンコーダのより詳細な内容及び動作は、ＡＴＳＣ標準のアペンディックスＤに記載されている。トレリス符号化と復号化に含まれる論理演算についての基本的な説明は、文献：H.Taub外,  "Principles  of  Communication  Systems,"  2nd  Edition,  pp.562-571,  McGraw  Hill,  New  York,  1986を参照。
【００３９】
単一のトレリスデコーダが、ＨＤＴＶ信号から得られたデータシンボルの１２個のインターリーブされた系列を復号化する方法を理解するために、図５Ａの４状態のトレリス線図を参照のこと。図５Ａと、対応した図５Ｂの状態図は、トレリスエンコーダ４２０を補完する図４のプレコーダ４１０を無視している。なぜならば、プレ符号化は、ＡＴＳＣ標準に記載されている非常に簡単なインバースを含むからである。図５Ａのトレリス線図は、連続的なシンボル期間における図４における符号化されていないビットＸ1の連続的な値に関係する。２個のアクティブ状態のレジスタ４５０及び４６０は、任意のシンボル期間中に、４通りの起こり得る符号状態「００」、「０１」、「１０」、「１１」を判定するビット値を有する。次のＸ1ビット値が零であるならば、現在の符号状態は、現在の状態から離れる実線で示された後続の状態へ変化し、Ｘ1ビットが１であるならば、現在の状態は、現在の状態から離れる破線で示された後続の状態へ変化する。デコーダの出力は、各々の場合に、状態遷移ラインの終わりに示されているＺ1、Ｚ0サブセットである。
【００４０】
例えば、現在の符号状態Ｄ1、Ｄ0が「０１」であり、次のＸ1ビットが「０」であるならば、次の符号状態Ｄ1、Ｄ0は、「１０」になり、デコーダのＺ1、Ｚ0出力サブセットは「０１」である。デコーダによって受信されたプレ符号化ビットＺ2は、上述のように、トレリス状態の間の各遷移から生じ得る二つの実現可能性のある出力を識別するために役立つ。符号化されていない入力ビットＸ1から得られる実現可能な符号化出力サブセットＺ1、Ｚ0と、現在（ＰＳ）と次（ＮＳ）の符号状態Ｄ1、Ｄ0の間で起こり得る遷移は、図５Ｃに示されている。所与の符号状態（即ち、レジスタ４５０及び４６０ビットの値Ｄ1、Ｄ0）に対して、入力ビットＸ1が「０」であるか「１」であるかに応じて、入力ビットＸ1によって、２個の起こり得る遷移だけが生成される。図５Ａに示されるように、特定の初期符号状態Ｄ1、Ｄ0（典型的に「００」である）が与えられた場合、入力ビットＸ1の特定のシーケンスは、トレリス線図の中の特定のパスを選択する。出力Ｚ1、Ｚ0の考えられる４通りの値は、図４Ａに示され、図５Ａでは状態遷移ライン上にマークされている上記の４個のサブセットａ、ｂ、ｃ及びｄを構成する。符号状態及び考えられる遷移は、図５Ｂの状態図に示されている。状態図中の各遷移ラインは、
（Ｘ1）／（Ｚ1Ｚ0）              （１）
のマークが付けられ、ここで、Ｘ1は入力ビット値であり、Ｚ1Ｚ0は得られた符号化出力サブセットである。
【００４１】
トレリスデコーダは、データシンボルの送信シーケンスを、雑音による間違いが多い符号化された送信シーケンスを受信したものから再構成する。第１のステップでは、受信シンボルによって示された符号サブセットを識別する。そのサブセットに対応した２個の信号点配置の点の中の最近傍の点の選択は、受信シンボルを、２個の信号点配置の点の厳密に中間のレベルに設定された閾値を有する検出器へ渡すことによって行われる。このようにして、送信された符号化シンボルに関して正確な判定を行うことが可能になる。
【００４２】
符号化シンボルの受信シーケンスを評価するため、トレリス線図を通るパスは、正確に判定されなければならない。本質的に、トレリス線図に存在するすべての考えられるパスの中から、実際の受信シンボルシーケンスに最も近づくパスを選択しなければならない。そのためには、当初は、過度の回数の計算が必要であるように思われるが、ビタビアルゴリズムを使用することにより著しい簡単化が達成される。この簡単化は、文献：Veterbi外,  "Principles  of  Digital  Communication  and  Coding,"  McGraw  Hill,  New  York,  1979に記載されている。ビタビアルゴリズムによると、トレリス復号化処理のあらゆるステージにおける生き残りパスの数は、トレリス符号のトレリス状態の総数と一致する。即ち、実際に受信されたシーケンスに最も良く一致する唯一の生き残りパスは、後続のトレリスの状態へ続けられる。これは、受信シーケンスと、トレリスの特定のブランチとの一致は、メトリックに関して記述することができ、ブランチメトリックは加法的である、という観察に基づいている。パスの累積的なメトリックは、パスメトリックと呼ばれ、当該パスに関するすべてのブランチメトリックの合計である。各ブランチメトリックは、図５Ａのトレリス線図内の特定のブランチに対応した出力と、そのブランチに対応した実際の受信シンボル値との間の差に対応する。
【００４３】
従って、ビタビ復号化は、ブランチメトリック発生器（ＢＭＧ）ユニットを要求する。ブランチメトリック発生器ユニットは、ビット期間毎に、受信ビット値と、そのビット期間中に存在する符号状態に通じるすべてのトレリスパスのビット値との差（ブランチメトリック）を計算する。ブランチメトリックは、符号状態毎に一つずつの累積したパスメトリックを維持する加算・比較・選択（ＡＣＳ）ユニットへ供給される。ＡＣＳユニットは、連続的な新符号状態毎に、その状態までの最小（即ち、最良）パスメトリックを有するパスを判定し、このパスが選択され、その符号状態への新しいパスを定義するポインタの形式でパスメモリユニット（ＰＭＵ）に格納される。この新しいパスは、その符号状態への最尤（生き残り）パスを構成する。最後に、トレースバックユニットは、累積された生き残りパスに沿って遡り（トレースバックし）、最も確からしい送信データシーケンスを構成するビットのシーケンスを判定する。トレースバックステップの数は、復号化の深さと呼ばれ、トレースバックパス上の最も旧いビットは復号化されたビットとして出力される。トレースバックユニットは、上記の最新のトレースバックステップの番号を、ポインタ若しくは「判定ベクトル」の形式で記憶する。
【００４４】
上記の説明によれば、（図５Ａの右側の）行き先状態のすべてに対して、ＡＣＳユニットは、行き先状態で終了し先行状態へ戻る既に累積されたパスメトリックに加算するための適切なブランチメトリックを判定し、生き残りパスとして、最小の合成パスメトリックを有するパスを選択しなければならない。
【００４５】
生き残りパスを生ずる状態遷移の記述は、連続的な各受信シンボルの後にシーケンス内に格納しなければならない。これは、現在の状態までつながる累積パスメトリックと、現在の状態へ到達するためのすべての先行の状態の間の正確な遷移のシーケンスと、により構成される。明らかに、所定の状態へ通じる可能性のあるすべての遷移を蓄積することは不可能である。準最適解は、現在の状態よりも先行する指定された数の状態までのすべての遷移を蓄積することである。現在の遷移に存在するすべての状態の中で最良のメトリックが得られた最先のブランチに対応したパスメモリユニット（ＰＭＵ）に蓄積されたポインタに対応するトレリス状態遷移は、復号化されたシンボルを判定するため使用される。このような復号化されたシンボルは、プレ符号化されたビットを識別し、サブセットａ、ｂ、ｃ、ｄの中で上述のように符号化されたビットに対応したサブセットはどれであるかを識別することにより記述される。このトレリス復号化方策は、周知であり、Viterbi著の上述の参考文献に記載され、また、論文：H.Lou外, "A Programmable ParallelProcessor Architecture For A Viterbi Detector," Globecom, 1990に記載されている。
【００４６】
各生き残りパスメトリックの遷移履歴はパスメモリユニット（ＰＭＵ）に保存される。記憶ベース機能をロジック機能から分離するＰＭＵの簡単化された実装形態は、文献：C.M.Rader,  "Memory  Management  in  a  Viterbi  Decoder,"  IEEE  Trans.  Comms.,  Vol.Com-29,  No.9,  September  1981に記載されている。基本的にこのアイデアは、現在の状態に最もよく対応する過去の状態遷移シーケンスを計算することである。したがって、あらゆる状態に関して記憶されるべき内容は、最もよく対応する先行状態への選択的なポインタである。これらのポインタは、ＰＭＵの最先のステージで選択されたブランチ、即ち、完全なシーケンス内の最初に復号化されたシンボルを識別するため順番に使用される。
【００４７】
図６は、典型的なＡＴＳＣ方式トレリスデコーダ２５０のブロック図である。トレリスデコーダユニット２５０は、ブランチメトリック発生器（ＢＭＧ）ユニット６１０と、加算・比較・選択（ＡＣＳ）ユニット６２０と、パスメモリユニット（ＰＭＵ）６３０と、トレースバックユニット６４０と、サブセットビット遅延ユニット６５０と、を含む。トレリスデコーダユニット２５０は、サブセットビットマルチプレクサ６７０と、出力復号ロジックユニット６８０と、を更に含む。ブランチメトリック発生器（ＢＭＧ）ユニット６１０における表現"ｍｅｔ＿ａ"、"ｍｅｔ＿ｂ"、"ｍｅｔ＿ｃ"及び"ｍｅｔ＿ｄ"は、各サブセット（ａ，ｂ，ｃ，ｄ）に対応したブランチメトリックを表す。ブランチメトリック発生器（ＢＭＧ）ユニット６１０の表現”ｓｕｂ＿ａ”、”ｓｕｂ＿ｂ”、”ｓｕｂ＿ｃ”及び”ｓｕｂ＿ｄ”は、各サブセット（ａ，ｂ，ｃ，ｄ）に対応した現在の入力シンボルに対する各サブセット（符号化されていない）ビットを表す。加算・比較・選択（ＡＣＳ）ユニット６２０の表現”ｓｖｒ０”、”ｓｖｒ１”、”ｓｖｒ２”及び”ｓｖｒ３”は、起こり得る各現在状態に対応する生き残りパスに対する先行トレリスへのポインタを表す。加算・比較・選択（ＡＣＳ）ユニット６２０の表現”ＳＶＲ”は、累積メトリックが最小である生き残りパスを表す。各生き残りパス内の先行状態へのポインタ”ｓｖｒ０”、”ｓｖｒ１”、”ｓｖｒ２”及び”ｓｖｒ３”は、各々に１ビット若しくは２ビットを使用して実現される。
【００４８】
ここで説明しているトレリスデコーダユニット２５０のコンポーネント要素は、単なる例示に過ぎないので、機能的な説明に基づいて、当業者は、トレリスデコーダユニット２５０の各コンポーネント要素を様々なロジック回路で実施することができるであろう。
【００４９】
ＢＭＧユニット６１０への入力は、図２のデジタル受信機に関して説明したように、送信された８レベルのＶＳＢ信号の復調と検出によって得られたデジタル化されたベースバンドデータシンボルストリームである。ストリームの各シンボルは、チャネル歪み若しくは雑音の無い完全な伝送の理想的な場合には、図４のシンボルマッパー４３０によって示されるように、８−ＶＳＢ復調器の信号点配置を構成する８個の離散的なレベルのうちの一つのレベルにある。実際には、伝送チャネルの雑音は、各シンボルの値に影響を与える。雑音が非常に低い場合、検出されたシンボル値（３ビット）は、他の７レベルのうちの何れかのレベルよりも実際に伝送されたシンボルのレベルの方に近くなるので、原理的には、簡単な８レベルのスライス処理によって獲得できる。雑音レベルがある値を超えたとき、検出されたシンボルレベルは、８個の信号点配置の値のうちの不正確な一つの値に近づくかもしれない。このような条件下で、符号化された各シンボルの値は現在のシンボル値及び過去のシンボル値に依存し、トレリス符号化は受信機ビット誤り率を著しく改善する。
【００５０】
図７は、等化器及び位相追跡ユニット２４０で使用するための従来技術による適応チャネル等化器７００のブロック図である。従来技術による適応チャネル等化器ユニット７００は、前向き等化器（ＦＥ）フィルタ７１０と判定帰還型等化器（ＤＦＥ）フィルタ７２０とを含む。前向き等化器（ＦＥ）フィルタ７１０からの出力は、加算器ユニット７３０で判定帰還型等化器（ＤＦＥ）フィルタ７２０の出力に加算され、適応チャネル等化器ユニット７００の出力を形成する。
【００５１】
前向き等化器（ＦＥ）フィルタ７１０は、入力として、補償されていないチャネルシンボルデータを受け取る。これに対して、判定帰還型等化器（ＤＦＥ）フィルタ７２０は、その入力として、シンボルが雑音によって改変される前にチャネルによって伝送されたシンボルの「推定値」を要求する。
【００５２】
周知のように、ＤＦＥフィルタ７２０は、単に等化器出力をスライス処理することによって、出力シンボルの推定値を受けることができる。用語「スライス」処理は、（８−ＶＳＢのＡＴＳＣ標準によって指定された８レベルのなかで）実際の出力のシンボル値に最も近い許容シンボル値を選択する処理を表す。図７に示された実施例において、レベルスライサ７４０は、スライスされたシンボルを、マルチプレクサ７５０を介して、ＤＦＥフィルタ７２０へ供給する。出力シンボルの推定値をＤＦＥフィルタ７２０へ供給するこの方法は、スライス処理誤差によって生じる誤差伝播による影響を受ける可能性がある。
【００５３】
周知のように、ＤＦＥフィルタ７２０は、「トレーニングされた」モードと、「ブラインド」モードの何れかに適応させることができる。「トレーニングされた」モードでは、ＤＦＥフィルタ７２０は、ある既知の時間に、既知シンボルの「トレーニング用シーケンス」を（マルチプレクサ７５０を介して）受け取る。ＤＦＥフィルタ７２０は、既知のトレーニング用シーケンスを「トレーニングされた適応のための等化器誤差」と比較する。トレーニングされた適応に対する等化器誤差は、既知のトレーニング用シーケンスから等化器出力を減算することによって得られる。ＤＦＥフィルタ７２０は、等化器出力をトレーニング用信号の既知シーケンスに一致させるため、その動作を調整する。
【００５４】
或いは、ＤＦＥフィルタ７２０は、「ブラインドモード」で動作する。「ブラインドモード」の場合、ＤＦＥフィルタ７２０は、ブラインド誤差ユニット７６０から「ブラインド適応のための等化器誤差」を受け取る。ブラインド誤差ユニット７６０は、ブラインド適応のための等化器誤差を生成するため、等化器出力をデータの予想統計的分布と比較する。ＤＦＥフィルタ７２０は、等化器出力をデータの予想統計的分布と一致させるため、その動作を調整する。
【００５５】
図８は、前向き等化器（ＦＥ）フィルタ７１０と判定帰還型等化器（ＤＦＥ）フィルタ７２０で使用するための通常の適応有限インパルス応答（ＦＩＲ）フィルタ８００の説明図である。ＦＩＲフィルタ８００の係数は、できるだけ多くのチャネル歪みを補償するように計算される。ＦＩＲフィルタ８００の長さは、ＦＩＲフィルタ８００が訂正するように設計されている最大欠陥遅延に対応する。
【００５６】
ＦＩＲフィルタ８００は、多数のフィルタタップセル８１０（フィルタタップとも呼ばれる）を含む。各フィルタタップ８１０は、データ記憶レジスタ８２０と、係数記憶レジスタ８３０と、マルチプレクサ８４０と、を含む。マルチプレクサ８４０の出力は加算器ユニット８５０へ入力される。加算器ユニット８５０は、フィルタ出力を生成するため、すべての重み付きタップ値を合計する。フィルタタップ８１０は、更新されたフィルタ係数を計算する係数適応ユニット８６０を含む。係数適応ユニット８６０の入力には、（１）現在係数値と、（２）データタップ値と、（３）等化器誤差の測定量（即ち、予想信号値と実際の出力信号値の差）が含まれる。係数適応ユニット８６０は、適応処理が実行されているときに限り動作する。
【００５７】
フィルタ係数を計算する慣用されている方法は、周知の最小２乗（ＬＭＳ）アルゴリズムを使用する。ＬＭＳアルゴリズムは、新しい係数値を計算するため、現在係数及びデータタップ値と、等化器誤差を使用する逐次近似技術である。ＬＭＳアルゴリズムは、各フィルタ係数が希望最適値に収束するまで手続を繰り返す。
【００５８】
典型的なＬＭＳアルゴリズムでは、係数ベクトルは、以下の式：
Ｃn+1＝Ｃn＋μＥｄn              （２）
を用いて判定される。式中、Ｃnは、時点ｎにおける係数ベクトルであり、μは、適応速度定数であり、ｄnは、時点ｎにおけるフィルタ内のデータベクトルである。Ｅは、等化器の出力から計算された誤差である。Ｅは、データストリームに埋め込まれた既知のトレーニング用シーケンスを使用して判定指向形式で計算することができる。或いは、Ｅは、ＣＭＡアルゴリズムを使用してブラインド形式で計算してもよい。ＣＭＡは、定モジュラスアルゴリズム(constant modulus algorithm)の略である。
【００５９】
図９は、前向き等化器（ＦＥ）フィルタ７１０からトレリスデコーダ２５０への接続、及び、トレリスデコーダ２５０から判定帰還型等化器（ＤＦＥ）フィルタ７２０への接続を示す本発明のブロック図である。前向き等化器（ＦＥ）フィルタ７１０からの出力は、加算器ユニット７１０で、判定帰還型等化器（ＤＦＥ）フィルタ７２０からの出力に加算され、トレリスデコーダ２５０への入力を形成する。トレリスデコーダ２５０からのパスメモリ出力は、判定帰還型等化器（ＤＦＥ）フィルタ７２０へ帰還される。より詳細に説明されるように、パスメモリ出力からの情報は、判定帰還型等化器（ＤＦＥ）フィルタ７２０の誤差を低減するため使用される。
【００６０】
ＡＴＳＣ標準は、シンボルが１２種類のトレリスデコーダにインターリーブされるレート１／２符号トレリスデコーダを規定する。ＡＴＳＣ標準は、１２シンボルから１６シンボルまでのパスメモリ出力長さを指定する。このようにして、現時点で利用可能なＡＴＳＣ方式トレリスデコーダの実施例において、１２遅延から１６遅延のパスメモリは、典型的に、シンボル判定を行う前に使用される。インターリーブ処理と組合された場合、遅延は、１４４シンボル（即ち、１２遅延×１２シンボル）から１９２シンボル（即ち、１６遅延×１２シンボル）の待ち時間に達する。これらの遅れ時間が伴う場合、トレリスデコーダの出力は、殆ど判定帰還型等化器（ＤＦＥ）フィルタの役に立たない。
【００６１】
しかし、本発明によれば、トレリスデコーダ２５０の各パスメモリステージの後に、８レベルの等化器出力に関して行われる強固な判定よりも誤差の発生する確率が低い「最良推定値」をシンボル毎に生成することができる。これらの「最良推定値」は、利用できるようになると直ぐにＤＦＥフィルタ７２０へ戻すことができる。
【００６２】
トレリスデコーダ２５０は、１２個のトレリス符号化されたデータストリームの一つに対して全トレースバックパスを同時に利用する。トレリスデコーダ２５０のトレースバックメモリのあらゆるステージにおいて、ブランチメトリック及び生き残りパスを利用して、シンボルを復号化することができる。各シンボルの最良推定値は、ＤＦＥフィルタ７２０へ供給されるべきシンボルの改良された推定値として用いることができる。
【００６３】
したがって、パスメモリ長さが１６であるとき、トレリスデコーダ２５０は、最近の１６個のシンボルに関係した現在情報を提供することができる。１６個のシンボルの組の中の第１の（最先の）シンボルに関する情報は正確である。なぜならば、そのシンボルは完全に復号化されているからである。組の中の残りの１５個のシンボルに関する現在情報は、残りの１５個のシンボルが完全に復号化された後に得られる現在情報のように正確ではない。しかし、組の残りの１５個のシンボルに関する現在情報は、従来技術の方法を使用して利用可能な強固なスライス判定から得られる現在情報よりも正確であろう。
【００６４】
図１０は、トレリスデコーダから判定帰還型等化器（ＤＦＥ）フィルタへの接続を詳細に示す本発明のブロック図である。前向き等化器（ＦＥ）フィルタ７１０は、Ｍ個のタップを有するフィルタである。判定帰還型等化器（ＤＦＥ）フィルタ７２０は、Ｎ個のタップを有する等化フィルタである。トレリスデコーダ２５０のブランチメトリック発生器（ＢＭＧ）ユニット６１０と、加算・比較・選択（ＡＣＳ）ユニット６２０は、図１０では、トレリスデコーダユニット１０１０として表されている。
【００６５】
上述の通り、前向き等化器（ＦＥ）フィルタ７１０からの出力は、加算器ユニット７３０内で、判定帰還型等化器（ＤＦＥ）フィルタ７２０からの出力と加算され、トレリスデコーダユニット１０１０への入力を形成する。最小２乗（ＬＭＳ）計算ユニット１０２は、トレリスデコーダユニット１０１０への入力のコピーを受け取る。パスメモリユニット（ＰＭＵ）６３０、トレースバックユニット６４０、及び、サブセットビット遅延ユニット６５０は、図１０において、連続的なステージとして概略的に表されている。特に、ステージは、第１ステージ１０３０、第２ステージ１０４０、第３ステージ１０５０、．．．、及び第Ｘステージ１０６０を含む。ＡＴＳＣ標準では、この値Ｘは、典型的に、１２乃至１６の値をとる。
【００６６】
図１０に示されているように、Ｘ段の各ステージからのパスメモリ出力は、ＮタップＤＦＥフィルタ７２０のタップ付き遅延ライン（ＴＤＬ）へ接続される。各ステージは、１２個のシンボル入力（ＡＴＳＣ標準の場合、１２個のすべてのシンボルに対して１個のシンボル入力）を準備する。各タップ付き遅延ライン（ＴＤＬ）は、対応した乗算器に接続される。乗算器は、それぞれのデータタップ係数Ｃ［０：１１］、Ｃ［１２：２３］、Ｃ［２４：３５］、．．．、Ｃ［１２（Ｘ−１）：Ｎ］を備えている。各乗算器の出力は、加算器ユニット１０７０で加算される。加算器ユニット１０７０の出力は、加算器ユニット７３０へ戻される。
【００６７】
このようにして、ＮタップＤＦＥフィルタ７２０は、トレリスデコーダのシンボルストリームのシンボル毎に改良された推定値、即ち、最良推定値を受け取る。改良された推定値は、従来技術の方法を用いて利用可能な強固なスライサー判定よりも誤差の発生確率が低い。
【００６８】
トレリスデコーダ２５０は、現在入力シンボルに対応した生き残りパス全体を供給する能力を備えていることが必要である。特に、このパスをこうせいするシンボルのシーケンスは、ＤＦＥフィルタ７２０へ戻される。シンボルのシーケンスは、状態遷移と、対応したパスメモリに保存された符号化されていないビット情報とから再構成される。
【００６９】
図１１は、トレリスデコーダ２５０の例示的なトレースバックロジックユニットのブロック図である。図１２は、トレリスデコーダ２５０のパスメモリユニット６３０をランダムアクセスメモリ（ＲＡＭ）で実現した一例のブロック図である。２０００年１０月３１日に発行され、発明の名称が"Decoder for Trellis Encoded Interleaved Data Stream and HDTVReceiver Including Such a Decoder"である、Wittig外による米国特許第６，１４１，３８４号には、図１１に示されたトレースバックロジックユニットの動作の詳細な説明と、図１２に示されたパスメモリユニットのＲＡＭを用いた実施形態の詳細な説明が記載されている。米国特許第６，１４１，３８４号は本願出願人に譲渡されている。米国特許第６，１４１，３８４号明細書の開示内容は、本願明細書に完全に記載されているかのごとく、参考のため本願明細書に引用される。
【００７０】
トレースバック情報からのシンボルデータの再構成は、図４のＡＴＳＣ方式トレリスエンコーダのブロック図と、図５Ａ、図５Ｂ及び図５Ｃに示されたＡＴＳＣ方式トレリス符号状態線図を参照することによって決定される。
【００７１】
図１３に示されているように、再構成されたシンボルの最上位ビットは、符号ビット（即ち、Ｓ３）である。符号ビットは、符号化されていないデータビット（即ち、Ｙ２又はＺ２）のまさに反転である。マルチプレクサ１３１０は、トレースバックユニット入力Ｄ１及びＤ０から選択入力信号を受ける。マルチプレクサ１３１０は、４個のＹ２入力信号のうちの一つを選択し、選択された信号をＺ２として出力する。インバータ１３２０は、符号ビットＳ３として、信号Ｚ２の反転信号を供給する。
【００７２】
再構成されたシンボルの上から２番目のビット（即ち、Ｓ２）は、符号化データビット（Ｙ１又はＺ１）である。マルチプレクサ１３３０は、トレースバックユニット入力Ｄ１及びＤ０から選択入力信号を受ける。Ｘ１とＹ１とＺ１は同じ信号を表現することに注意する必要がある。マルチプレクサ１３３０は、４個のＹ１入力信号のうちの一つを選択し、選択された信号をＺ１として出力する。信号Ｚ１はビットＳ２として出力される。
【００７３】
再構成されたシンボルの下から２番目のビット（即ち、Ｓ１）は、次の状態変数の最上位ビット（Ｄ１）である。この場合、マルチプレクサは不要である。信号Ｄ１（又はＺ０）は、ビットＳ１として、トレースバックユニット入力ライン１３４０へそのまま出力される。
【００７４】
最後に、再構成されたシンボルの最下位ビット（Ｓ０）は、入力ライン１３５０上で１に一致するようにセットされる（即ち、配線で接続される）。なぜならば、シンボル値は、常に、奇数になるからである。再構成されたシンボルを表現する４ビット（Ｓ０，Ｓ１，Ｓ２，Ｓ３）は、このようにして獲得される。
【００７５】
生き残りパスシンボルデータの判定帰還型等化器（ＤＦＥ）ユニット７２０への実際の帰還は、ＡＴＳＣ標準では、４シンボルの区間を有するセグメント同期パターンが８３２個のシンボルのすべてのデータセグメントの先頭で送信される、という事実によって複雑化される。この期間中、等化器の動作は通常の方法で進行する（即ち、等化器は、これらの４個のシンボルを他のシンボルと同じように取り扱う。）。しかし、この期間中、トレリスデコーダ２５０の動作は抑えられる。即ち、（１）所定の時点で判定帰還型等化器（ＤＦＥ）データパスの所定のポイントへ戻される生き残りパスシンボルは、必ずしも、トレースバックパスの同じステージから戻さなくてもよく、（２）要求されたシンボルは、セグメント同期パターンを構成する４個のシンボルのうちの１個でもよい。
【００７６】
これは、当初には、生き残りパスシンボルシーケンスの判定帰還型等化器（ＤＦＥ）ユニット７２０への帰還をこのアプローチが実施不可能にする程度まで複雑化するように思われる。しかし、ＡＴＳＣ標準の場合、実際のトレリス符号化処理は、セグメント同期期間中に停止されるが、インターリーブ用の多重化処理は停止されない。特に、１２個のすべてのトレリスエンコーダがこの期間中にすべての動作を完全に一時停止したとしても、インターリーブ用のマルチプレクサは、４シンボル分だけ先へ進む。
【００７７】
換言すると、セグメント同期パターンの前に送信された最後のシンボルが第１２のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｌ）からのシンボルであるならば、セグメント同期パターンの後に送信された最初のシンボルは、第５のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｅ）からのシンボルえであり、第１のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ａ）からのシンボルではない。
【００７８】
同様に、セグメント同期パターンの前に送信された最後のシンボルが第８のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｈ）からのシンボルであるならば、セグメント同期パターンの後に送信された最初のシンボルは、第１のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ａ）からのシンボルえであり、第９のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｉ）からのシンボルではない。
【００７９】
更に、同様に、セグメント同期パターンの前に送信された最後のシンボルが第４のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｄ）からのシンボルであるならば、セグメント同期パターンの後に送信された最初のシンボルは、第９のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｉ）からのシンボルえであり、第５のトレリスエンコーダ（即ち、トレリスエンコーダ３２０Ｅ）からのシンボルではない。
【００８０】
これらの観察から、判定帰還型等化器（ＤＦＥ）データパスの所定のポイントに関して、帰還させるべき生き残りパスシンボルは、必ずしもトレースバックパス内の同じステージからのシンボルでなくても構わないが、インターリーブされた同じトレリスエンコーダストリームからのシンボルでなければならない、ということがわかる。図にも示されているように、この特徴によって、著しい簡単化を行えるようになる。
【００８１】
尚、セグメント同期パターンは、８３２個のシンボルに対して１回しか出現しない。その結果として、トレリスデコーダ２５０の出力のパスの待ち時間がこの数よりも短い場合、判定帰還型等化器（ＤＦＥ）パスには高々１個のセグメント同期パターンが存在する。したがって、判定帰還型等化器（ＤＦＥ）パスの所定のポイントへ戻される生き残りパスシンボルであるシンボルは、僅かに２個の考えられるトレースバックステージのうちの一方からのシンボルでなければならない。残りの可能性としては、このポイントで要求される入力シンボルは、２個のシンボル値（即ち、＋５と−５）だけからなるセグメント同期パターン自体に含まれるシンボルである。よって、この方法の場合、判定帰還型等化器（ＤＦＥ）データパスの所与のポイントへ入力されるべきであると考えられるシンボルは４個しかない。
【００８２】
任意の時点で、トレリスデコーダシステムは、１２個のトレリスストリームのうちの１個だけに関して動作している、という事実に基づいて、更なる簡単化が行われる。生き残りパス内の隣接シンボルは、実際には、インターリーブされたトレリスエンコーダストリームの１２個のシンボルによって互いに分離されているので、判定帰還型等化器（ＤＦＥ）データパス内の１２個のポイント毎に１個のポイントだけが帰還を要求する。判定帰還型等化器（ＤＦＥ）データパス内の残りの１１個のポイントは、有限インパルス応答（ＦＩＲ）フィルタで典型的に利用される通常の「シフトレジスタ」モードで動作する。
【００８３】
判定帰還型等化器（ＤＦＥ）ユニット７２０の長さがトレースバックパス長さの１２倍よりも短い場合、判定帰還型等化器（ＤＦＥ）ユニット７２０の要求に応じた個数の再構成されたシンボルだけを帰還させればよい。その長さがその個数よりも大きい場合、遅延が逸れを上回る判定帰還型等化器（ＤＦＥ）データタップは、「シフトレジスタ」モードで動作しなければならない。
【００８４】
図１４は、生き残りパスのため再構成されたシンボルストリームを判定帰還型等化器（ＤＦＥ）ユニット７２０へ供給することができる本発明のロジック回路の有利な実施例のブロック図である。データマルチプレクサ用の制御ロジックは、ＡＴＳＣ標準によって規定されたデータフィールド及びセグメント構造によって定められ、当業者は容易に設計することができる。
【００８５】
図１４に示されるように、マルチプレクサ１４１０は、４個の入力を受ける。第１の入力（ＩＮ０）は、トレリスのポイントｔに存在するシンボル（ビットＳ３からＳ０）を表現する信号である。第２の入力（ＩＮ１）は、トレリスのポイントｔ−１２に存在するシンボル（ビットＳ３からＳ０）を表現する信号である。第３の入力（ＩＮ２）は、プラス５（１０進数の＋５、或いは、２進数の０１０１）を表現する信号である。第４の入力（ＩＮ３）は、マイナス５（１０進数の−５、或いは、２進数の１０１１）を表現する信号である。マルチプレクサ１４１０は、制御ロジックから選択入力信号を受け取る。マルチプレクサ１４１０は、４個の入力信号のうちの一つを選択し、選択された信号を、１２個の適応フィルタタップセルの第１の組（即ち、第１セルから第１２セル）の中の第１の適応フィルタタップセル（即ち、第１セル）へ出力する。
【００８６】
同様に、マルチプレクサ１４２０は、４個の入力を受ける。第１の入力（ＩＮ０）は、トレリスのポイントｔ−１２に存在するシンボル（ビットＳ３からＳ０）を表現する信号である。第２の入力（ＩＮ１）は、トレリスのポイントｔ−２４に存在するシンボル（ビットＳ３からＳ０）を表現する信号である。第３の入力（ＩＮ２）は、プラス５（１０進数の＋５、或いは、２進数の０１０１）を表現する信号である。第４の入力（ＩＮ３）は、マイナス５（１０進数の−５、或いは、２進数の１０１１）を表現する信号である。マルチプレクサ１４２０は、制御ロジックから選択入力信号を受け取る。マルチプレクサ１４２０は、４個の入力信号のうちの一つを選択し、選択された信号を、１２個の適応フィルタタップセルの第２の組（即ち、第１３セルから第２４セル）の中の第１の適応フィルタタップセル（即ち、第１３セル）へ出力する。
【００８７】
図１４に示された本発明のロジック回路は、１２個の適応フィルタタップセルを含む各組に対して同様に動作し続ける。一般的に、マルチプレクサ１４３０は、４個の入力を受ける。第１の入力（ＩＮ０）は、トレリスのポイントｔ−１２ｊに存在するシンボル（ビットＳ３からＳ０）を表現する信号である。ここで、ｊは、０からＸ−１までの整数値をとる。第２の入力（ＩＮ１）は、トレリスのポイントｔ−１２ｋに存在するシンボル（ビットＳ３からＳ０）を表現する信号である。ここで、ｋは、ｊ＋１の合計に一致する整数値をとる。第３の入力（ＩＮ２）は、プラス５（１０進数の＋５、或いは、２進数の０１０１）を表現する信号である。第４の入力（ＩＮ３）は、マイナス５（１０進数の−５、或いは、２進数の１０１１）を表現する信号である。マルチプレクサ１４３０は、制御ロジックから選択入力信号を受け取る。マルチプレクサ１４３０は、４個の入力信号のうちの一つを選択し、選択された信号を、１２個の適応フィルタタップセルの一般的な組（即ち、第（１２ｊ＋１）セルから第（１２ｊ＋１２）セル）の中の第１の適応フィルタタップセル（即ち、第（１２ｊ＋１）セル）へ出力する。
【００８８】
図１５は、本発明の方法の有利な実施例を説明するフローチャートである。この方法のステップは、全体として参照番号１５００で表される。トレリスデコーダ２５０から、トレリスのポイントｔでシンボルストリーム内の再構成シンボルを表現する４ビット（Ｓ０，Ｓ１，Ｓ２，Ｓ３）が獲得され、マルチプレクサ１４１０へ第１の入力として供給される（ステップ１５１０）。トレリスデコーダ２５０から、トレリスのポイントｔ−１２でシンボルストリーム内の再構成シンボルを表現する４ビット（Ｓ０，Ｓ１，Ｓ２，Ｓ３）が獲得され、マルチプレクサ１４１０へ第２の入力として供給される（ステップ１５２０）。プラス５という数を表現する信号がマルチプレクサ１４１０の第３の入力へ供給される（ステップ１５３０）。マイナス５という数を表現する信号がマルチプレクサ１４１０の第４の入力へ供給される（ステップ１５４０）。
【００８９】
制御ロジックからの選択入力信号の受信に応答して、マルチプレクサ１４１０は、４個の入力信号のうちの一つを選択し、選択された信号を、判定帰還型等化器の１２個の適応フィルタタップセルの組の第１のフィルタタップセルへ出力する（ステップ１５５０）。本発明の方法は、隣接したトレリスのポイント（ｔ−１２ｊとｔ−１２ｋ）の連続的なペア毎に処理を続ける（ステップ１５６０）。判定帰還型等化器ユニット７２０は、チャネル等化を実行するため、推定値として復号化されたシンボル値を使用する（ステップ１５７０）。
【００９０】
本発明はある種の実施例に関して詳細に説明されているが、当業者は、本発明の最広義の形で本発明の精神及び範囲から逸脱することなく様々な変更、置換、変形及び代替をなし得ることを認めるであろう。
【図面の簡単な説明】
【００９１】
【図１】例示的な高品位テレビ（ＨＤＴＶ）送信機のブロック図である。
【図２】例示的な高品位テレビ（ＨＤＴＶ）受信機のブロック図である。
【図３】インターリーブされたデータシンボルの１２個のグループに対する１２個の並列したトレリスエンコーダ及びプレコーダを含むトレリスエンコーダのブロック図である。
【図４】一例によるトレリスエンコーダ及びプレコーダ・ユニット（図３に示された１２個のユニットのうちの一つのユニット）と８レベルのシンボルマッパーのブロック図である。
【図４Ａ】信号点配置符号値Ｒの４個のサブセットａ，ｂ，ｃ，ｄの説明図である。
【図５Ａ】図４に示された例示的なＡＴＳＣ方式トレリスエンコーダに適用可能なトレリス線図である。
【図５Ｂ】図４に示された例示的なＡＴＳＣ方式トレリスエンコーダに適用可能な状態図である。
【図５Ｃ】図４に示された例示的なＡＴＳＣ方式トレリスエンコーダに適用可能なトレリス符号値の表形式の説明図である。
【図６】例示的なＡＴＳＣ方式トレリスデコーダのブロック図である。
【図７】前向き等化器（ＦＥ）フィルタと判定帰還型等化器（ＤＦＥ）フィルタとを含む適応チャネル等化器のブロック図である。
【図８】適応チャネル等化器で使用するための適応有限インパルス応答（ＦＩＲ）フィルタのブロック図である。
【図９】前向き等化器（ＦＥ）フィルタからトレリスデコーダへの接続、及び、トレリスデコーダから判定帰還型等化器（ＤＦＥ）フィルタへの接続を示す本発明のブロック図である。
【図１０】トレリスデコーダから判定帰還型等化器（ＤＦＥ）フィルタへの接続を詳細に示す本発明のブロック図である。
【図１１】ＡＴＳＣ方式トレリスデコーダの例示的なトレースバック・ロジック・ユニットのブロック図である。
【図１２】ＡＴＳＣ方式トレリスデコーダのパスメモリユニット（ＰＭＵ）をランダムアクセスメモリ（ＲＡＭ）で実現した一例のブロック図である。
【図１３】ＡＴＳＣ方式トレリスデコーダの生き残りパス用のシンボルストリームを再構成することができる本発明のデータ信号選択回路のブロック図である。
【図１４】生き残りパスのため再構成されたシンボルストリームを判定帰還型等化器（ＤＦＥ）ユニットへ供給することができる本発明のロジック回路のブロック図である。
【図１５】本発明の方法の有利な実施例を説明するフローチャートである。
【図１】
2004533753.tif 000003
【図２】
2004533753.tif 000004
【図３】
2004533753.tif 000005
【図４】
2004533753.tif 000006
【図４Ａ】
2004533753.tif 000007
【図５Ａ】
2004533753.tif 000008
【図５Ｃ】
2004533753.tif 000009
【図６】
2004533753.tif 000010
【図７】
2004533753.tif 000011
【図８】
2004533753.tif 000012
【図９】
2004533753.tif 000013
【図１０】
2004533753.tif 000014
【図１２】
2004533753.tif 000015
【図１３】
2004533753.tif 000016
【図１４】
2004533753.tif 000017
【図１５】
2004533753.tif 000018
【国際公開パンフレット】
2004533753.tif 000019
2004533753.tif 000020
2004533753.tif 000021
2004533753.tif 000022
2004533753.tif 000023
2004533753.tif 000024
2004533753.tif 000025
2004533753.tif 000026
2004533753.tif 000027
2004533753.tif 000028
2004533753.tif 000029
2004533753.tif 000030
2004533753.tif 000031
2004533753.tif 000032
2004533753.tif 000033
2004533753.tif 000034
2004533753.tif 000035
2004533753.tif 000036
2004533753.tif 000037
2004533753.tif 000038
2004533753.tif 000039
2004533753.tif 000040
2004533753.tif 000041
2004533753.tif 000042
2004533753.tif 000043
2004533753.tif 000044
2004533753.tif 000045
2004533753.tif 000046
2004533753.tif 000047
2004533753.tif 000048
2004533753.tif 000049
2004533753.tif 000050
2004533753.tif 000051
2004533753.tif 000052
2004533753.tif 000053
2004533753.tif 000054
2004533753.tif 000055
2004533753.tif 000056
2004533753.tif 000057
2004533753.tif 000058
2004533753.tif 000059
2004533753.tif 000060
2004533753.tif 000061
2004533753.tif 000062
【国際調査報告】
2004533753.tif 000063
2004533753.tif 000064
2004533753.tif 000065