(57)【要約】【課題】負荷変動により影響されないラインドライバを提供すること。【解決手段】ラインドライバは、グランドにLIN−バスワイヤを下げるための電流源出力トランジスタを有する。LIN−バスワイヤは、プルアップ抵抗を介して正電源電圧に接続されている。出力トランジスタは、ランプジェネレータの制御のもとで、ランプ成形された出力電流を提供する。プルアップ抵抗と組み合わせたランプ成形された出力電流は、LIN−バスワイヤのランプ整形された電圧を示す。LIN−バス仕様書によれば、プルアップ抵抗の抵抗器は、500Ωから1kΩの間で変化してもよい。抵抗器が1kΩであるときに、出力電圧は信号グランドに固定される。そして、遅延がデータ信号のエッジと対応するランプ出力電圧の立ち上がりとの間で生じる。この遅延は、出力電圧を監視するとともに、出力電圧が固定され特定の閾値以下に低下するときにランプジェネレータのスルーレートを増加する、コンパレータによって、かなり減少される。【選択図】図４
2004534423.tif 000002
【特許請求の範囲】
【請求項１】
駆動ラインに接続するためのドライバ出力端子と、
基準電圧に接続するための基準端子と、
ランプ信号が制御信号に非常に比例するスルーレートを有しており、前記制御信号と接続するための制御入力を有しているランプジェネレータであって、データ信号に応じて非常に線形的に昇降する前記ランプ信号を供給するためのランプジェネレータと、
前記基準端子に結合された第1の主電極と、前記ドライバ出力端子と前記基準端子との間に前記ランプ信号に比例する電流を供給するための前記ドライバ出力端子に結合された第2の主電極とを有する電流源出力トランジスタと、
前記電流源出力トランジスタにかかる電圧降下を閾値電圧と比較するためのコンパレータであって、前記ランプ波発生器の前記制御入力に結合された出力を有しており、前記電圧降下が前記閾値電圧よりも小さいときに、前記ランプ信号の前記スルーレートを増やすように操作可能である前記コンパレータとを含むラインドライバ。
【請求項２】
前記制御信号は、前記制御入力に結合されたランプ制御電流源によって供給される電流であり、
前記コンパレータは、前記電流源出力トランジスタの制御電極に結合されている制御電極を有し、前記電流源出力トランジスタの前記第2の主電極に結合されている第1の主電極を有し、前記ランプジェネレータの前記制御入力に結合されている第2の主電極を有する更なるトランジスタを含むことを特徴とする請求項1に記載のラインドライバ。
【請求項３】
前記更なるトランジスタの前記第2の主電極は、カレントミラーを介して前記ランプジェネレータの前記制御入力に結合されており、
前記カレントミラーは、前記更なるトランジスタの前記第2の主電極に結合されている入力端子を有しており、
前記カレントミラーは、前記ランプジェネレータの前記制御入力に結合されている出力端子を有しており、
前記カレントミラーは、供給電圧端子に結合されている共通端子を有していることを特徴とする請求項2に記載のラインドライバ。
【請求項４】
さらに、前記電流源出力トランジスタの制御電極と前記基準端子との間に接続されている抵抗器と、
反転入力、非反転入力および出力を有する差動増幅器と、
前記反転入力に結合されているバイアス電圧源と、
前記非反転入力に結合されている電流入力ノードと、
前記基準端子に接続されている第1の主電極と、前記電流入力ノードに接続されている第2の主電極と、制御端子とを有しており、前記電流源出力トランジスタの前記制御電極およびリファレンス・トランジスタの前記制御電極が差動増幅器の出力に接続されている前記リファレンス・トランジスタと、
前記データ信号に応じて前記電流入力ノードに対して非常に線形的に昇降するランプ電流を供給するための電流入力ノードに結合される制御可能な電流源とを含むことを特徴とする請求項2または3に記載のラインドライバ。
【請求項５】
前記制御可能な電流源は、前記制御入力に供給される電流に比例する電流を充電および放電するキャパシタを充電および放電するための回路によって生成される制御信号を受ける請求項4に記載のラインドライバ。
【請求項６】
前記電流源出力トランジスタの前記第2の主電極を前記ドライバ出力端子に結合している第1のダイオードと、
前記電流源出力トランジスタの前記第2の主電極を前記更なるトランジスタの前記第1の主電極に結合している第2のダイオードと、
前記電流源出力トランジスタの前記制御電極を前記更なるトランジスタの前記制御電極に結合している第3のダイオードと、
前記第3ダイオードにバイアス電流を提供するための前記第3のダイオードに結合されたバイアス手段とを含むことを特徴とする請求項2,3,4または5に記載のラインドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラインドライバ、特に、局所相互接続ネットワーク(Local Interconnect Network)バス（以下、「LIN−バス」と称する。）のためのラインドライバに関する。
【背景技術】
【０００２】
LIN−バスは、自動車用途に用いられ、かつ一つのバスワイヤに接続されている、一つのマスターと複数のスレーブとからなる構成概念である。バスワイヤは、外部プルアップ抵抗によってグランドに対して正の電圧源に接続されている。プルアップ抵抗は、バスワイヤを、正電源電圧に近い相対的に高い正電圧に対応する劣性電圧レベルに保つ。マスターおよびスレーブノードは、バスワイヤ電圧を、データ信号に応答してグランドレベルに近い相対的に低い正電圧に対応する支配的な電圧レベルに下げるための内蔵ラインドライバを有する。
【０００３】
自動車環境において用いられるLINバスドライバの電磁的妨害(Electro Magnetic Immunity：EMI)パフォーマンスは、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）外乱により、劣性で支配的な電圧レベルが正確に検知されないという結果が生じ、また、LIN−バス信号の立ち上がりと立ち下がりとの間で、伝搬遅延が非対称となり、これにより、デューティーサイクルが、50%という所望のものとは異なってしまうという結果が生じることもある。これらは、両方とも、通信不良の原因となりうる。
【０００４】
電流源出力ステージを用いることは、EMIにとって良い選択である。この種の電流源出力ステージによって、RF外乱を元のLIN−バス信号に重畳することが可能となる。RF外乱は、各レシーバの入力のローパスフィルタによって除去することができる。しかしながら、電流源出力ステージは、バス信号がグランドレベルから正電源電圧レベルまで移行する間に、発生する望ましくない遅延の原因となる。電流源をLIN−バスラインの電圧制御に用いるときには、電流源からの電流のみならず、バスラインの負荷インピーダンスも、LIN−バス電圧を支配する。LINプロトコル仕様によれば、負荷は500Ω〜1ｋΩの値とすることが出来る。
【０００５】
負荷が1kΩの場合には、グランドレベルから正電源電圧レベルまでの移行において遅延が生じる。これは、電流源出力ステージを駆動するランプジェネレータが、負荷が500Ωという最悪の状況に対して設計されているからである。負荷が1kΩの場合、ランプジェネレータからの駆動信号が特定のレベルとクロスすると、電流源は、LIN−バス電圧をグランドレベル以下に下げようとする。しかし、それは不可能である。出力電流の向きが反転しても、ランプジェネレータが再び逆方向の当該レベルとクロスするまでの特定の待機時間の間、LIN−バス電圧は、グランドレベルのままである。この待機時間は、グランドレベルから正電源電圧レベルへの移行のオンセットと、データ信号の対応するエッジとの間に、遅延を発生させる原因となる。
【０００６】
本発明の目的は、負荷変動により影響されないラインドライバを提供することである。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明の目的は、駆動ラインに接続するためのドライバ出力端子と、
基準電圧に接続するための基準端子と、
ランプ信号が制御信号に非常に比例するスルーレートを有しており、前記制御信号と接続するための制御入力を有しているランプジェネレータであって、データ信号に応じて非常に線形的に昇降する前記ランプ信号を供給するためのランプジェネレータと、
前記基準端子に結合された第1の主電極と、前記ドライバ出力端子と前記基準端子との間に前記ランプ信号に比例する電流を供給するための前記ドライバ出力端子に結合された第2の主電極とを有する電流源出力トランジスタと、
前記電流源出力トランジスタにかかる電圧降下を閾値電圧と比較するためのコンパレータであって、前記ランプ波発生器の前記制御入力に結合された出力を有しており、前記電圧降下が前記閾値電圧よりも小さいときに、前記ランプ信号の前記スルーレートを増やすように操作可能である前記コンパレータとを含むラインドライバによって達成される。
【０００８】
コンパレータは、電流源出力トランジスタにかかる電圧が閾値電圧以下に低下すると即座に、スルーレートをかなり増加させる。その結果、ランプジェネレータの出力信号とラインドライバの出力電流は、急速にその終値に到達する。反対に、電流源出力トランジスタにかかる電圧がまだ閾値電圧よりも低いときには、ラインドライバの出力電流は、電流源出力トランジスタにかかる電圧が閾値電圧を上回るまで、高スルーレートで急速に減少し、これにより、待機時間がかなり減少する。
【０００９】
請求項2に記載の実施例では、前記制御信号は電流源から供給され、かつ、コンパレータは単純なトランジスタからなる。前記トランジスタからの前記電流は、前記ランプ信号の前記スルーレートを増加するために前記電流源からの電流に加えられる。
【００１０】
請求項3に記載の実施例では、前記トランジスタからの前記電流は、前記カレントミラーによる前記電流源からの電流に都合よく加えられる。
【００１１】
請求項4に記載の実施例は、制御可能な電流源から前記電流源出力トランジスタを駆動するためのドライバ・ステージを提供する。
【００１２】
リファレンス・トランジスタおよび電流源出力トランジスタは、互いにスケール化された複製である。したがって、前記電流源出力トランジスタを流れる前記電流は、前記リファレンス・トランジスタを流れる前記電流に比例する。
【００１３】
抵抗器は、第2の主電極と電流源出力トランジスタの制御電極との間の容量を介して電流源出力トランジスタの制御電極に到達している、RF外乱用に対する、グランドへの低インピーダンスパスを提供し、そして、これらの外乱がドライバ・ステージに到達することを防止する。
【実施例】
【００１４】
本発明のラインドライバは、特に、たとえば自動車用途に用いられるLIN−バスに有用である。
【００１５】
図1は、LIN−バスの回路図およびLIN−バスでの信号を示す。LIN−バスは、一つのLIN−バスワイヤLBに接続されている、一つのマスターノードMSTRと、複数のスレーブノードSLVとからなる構成概念である。
【００１６】
LIN−バスワイヤLBは、デカップリングダイオードD1に直列なプルアップ抵抗R1によって正電源端子PSTに接続されている。デカップリングダイオードD1は、電流が、LIN−バスワイヤLBから正電源端子PSTに流れることを阻止する。正電源端子PSTは、信号グランドとして機能する基準端子GNDに対する、正電源電圧VBATを受ける。プルアップ抵抗R1は、バスワイヤを、正電源電圧VBATに近い相対的に高い正電圧に対応する劣性電圧レベルRSVに保つ。マスターノードおよびスレーブノードは、内蔵ラインドライバを有し、これは、データ信号TXDを伝送している間、LIN−バスワイヤ電圧を、データ信号TXDに応答して、グランドレベルに近い相対的に低い電圧に対応する支配的な電圧レベルDMTに下げる。各々のノードは、送信ノードから受けた信号RXDを処理する内蔵レシーバ（図示せず）も有する。
【００１７】
自動車環境において用いられるLINトランシーバの電磁的妨害(Electro Magnetic Immunity：EMI)パフォーマンスは、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）外乱により、劣性で支配的な電圧レベルが性格に検知されないという結果が生じ、また、LIN−バス信号の立ち上がりと立ち下がりとの間で、伝搬遅延が非対称となり、これにより、デューティーサイクルが、50%という所望のものとは異なってしまうという結果が生じることもある。いずれにしても、通信不良の原因となりうる。電流源出力ステージを有するラインドライバを用いることは、EMIにとって良い選択である。この種の電流源出力ステージによって、RF外乱を元のLIN−バス信号に重畳することを可能とする。RF外乱は、各レシーバの入力のローパスフィルタによって除去することができる。
【００１８】
図2は、電流源出力ステージを有するラインドライバを示す。プルアップ抵抗R1およびデカップリングダイオードD1は、LIN−バスワイヤLBを正電源電圧端子PSTに接続する。ダイオードD2と直列の電流源トランジスタT1は、基準端子GNDとLIN−バスワイヤLBとの間に接続されている。電流源トランジスタT1の第1の主電極またはソースは、基準端子GNDに接続されている。そして、第2の主電極またはドレインは、ダイオードD2を介してLIN−バスワイヤLBに接続されている。ダイオードD1およびD2は、LIN−バスワイヤLBから正電源端子PSTまたは基準端子GNDへの電流の流れを阻止する。ダイオードD2は、電流源トランジスタT1に寄生ダイオードが存在するため必要とされる。ラインドライバは、データ信号TXDに応じて線形的に昇降するランプ信号RSを出力するランプジェネレータRGを更に含む。ランプジェネレータRGのスルーレートは、ランプジェネレータRGの制御入力CIに接続されているランプ制御電流源RCSからの電流J1によって制御される。電流J1の電流値は、正電源電圧VBATに比例するので、LIN−バスワイヤLBの電圧が、正電源電圧VBATからグランドレベルそして正電源電圧VBATへ戻るまでの移行のトータルの時間は、電圧源に拘わらず不変である。ランプ信号RSは、トランジスタT1によって出力される出力電流ILINがランプ信号RSに対して比例するように、制御電極または電流源トランジスタT1のゲートを駆動するドライバ・ステージDRVによって、適切な駆動電圧に変換される。出力電流ILINは、電磁的放出（ElectroMagnetic Emission：EME）パフォーマンスを良好にするために、良好に規定されている線形移行で、LIN−バスワイヤLB電圧を下げる。
【００１９】
LIN−バスの電圧VLINを制御するために電流を用いる場合には、バスの負荷インピーダンスR1は、電圧VLINも支配する。LINプロトコル仕様によれば、負荷インピーダンスR1は、500Ω〜1kΩの値とすることができる。負荷インピーダンスR1が1kΩの場合には、グランドレベルから正電源電圧レベルVBATまでの移行において遅延が生じる。これは、ランプジェネレータRGが、負荷が500Ωという最悪の場合に対して設計されているからである。1kΩの負荷のために、出力電流ILINは、図3における破線のように固定されている。正電源電圧VBATからグランドレベルへの移行の間、ランプ信号RSは、移行EOTの終了後、LIN−バス電圧VLINをグランドレベル以下に下げようとする。しかし、これは不可能である。この結果、データ信号TXDの後方エッジとグランドレベルから正電源電圧レベルへのLIN−バスの電圧の移行の開始までの間に、遅延DLが生じる。
【００２０】
図4は、本発明のラインドライバの実施例の回路図を示す。ラインドライバは、移行EOTの終了をモニタし、かつ遅延DLを防止するためにフィードバック出力する検出器を備えている。移行の終了は、電流源出力トランジスタT1にかかるドレイン−ソース電圧VDS1を閾値電圧と比較するコンパレータCMPによって測定される。
【００２１】
ドレイン−ソース電圧が低過ぎる場合、出力電流はクランプされる。VDS＞VGS−VTのときには、電流源出力トランジスタT1は、その飽和またはピンチオフ区域内で作動する電流源として作用する。ここで、VDSはドレイン−ソース電圧であり、VGSはゲート−ソース電圧であり、VTはMOSトランジスタの閾値電圧である。VDS≦VGS−VT、すなわち、トライオードまたはオーム領域の場合、トランジスタT1の電流源としての動作は、徐々に電気抵抗動作に変化していく。トランジスタT1のドレイン−ソース電圧VDSがVGS−VT以下の場合には、コンパレータCMPは、移行の終了を、測定しなければならない。
【００２２】
コンパレータCMPは、電流源CS2、第2トランジスタT2、ダイオードD4およびダイオードD3からなる。電流源CS2は、正電源端子PSTと第2トランジスタT2のゲートとの間に接続されている。ダイオードD4は、トランジスタT2のゲートと電流源出力トランジスタT1のゲートとの間に接続されている。電流源CS2の電流J2は、ダイオードD4を介して、ドライバ・ステージDRVに入力される。コンパレータCMPの出力として役立つトランジスタT2のドレインは、トランジスタT3およびT4からなるカレントミラーCMの入力端子MIに結合されている。カレントミラーCMは、ランプ制御電流源RCSの電流J1に電流を付加するための制御入力CIに結合されている出力端子MOを有する。ダイオードD3は、電流が、LIN−バスワイヤLBから、ダイオードD2、トランジスタT2およびT3のバックゲートダイオードを介して、正電源端子PSTに流れることを阻止する。定電流源J2によってバイアスされる、ダイオードD4の電圧降下VD4は、ほぼ、ダイオードD3の電圧降下VD3を補償する。
【００２３】
トランジスタT2がトランジスタT1と適合すると仮定すると、以下の式が成立する。
【００２４】
【数１】
2004534423.tif 000003
VGS2＞VTのとき、トランジスタT2は、導通する。従って、VDS1＜VGS1−VTのときに、トランジスタT2のドレイン電流ID2は、増加する。トランジスタT2は、電流源出力トランジスタT1にかかる電圧降下VDS1を閾値電圧VGS1−VTと比較するコンパレータとして動作する。トランジスタT2のドレイン電流ID2は、トランジスタT3およびT4によってミラーリングされ、電流J1に加えられる。このようにして、電流源出力トランジスタT1での電圧降下VDS1が閾値以下であるときに、ランプジェネレータRGのスルーレートは実質的に増加し（ID2＞＞J1）、そして、図5に示されるように、ランプ信号RSは、移行EOTの終了後から非常に短い時間で、その終値に到達する。増加したスルーレートの正確な値（ID2の値によって示される）は重要ではないが、遅延を減少させるために十分高いものでなければならない。
【００２５】
図5を参照して図4のラインドライバの動作について説明する。データ信号TXDが「1」である場合、ランプ波発生器RGの出力信号RSがゼロであり、出力電流ILINがゼロであり、かつLIN−バス電圧VLINがVBATに等しい。トランジスタT2のゲート−ソース電圧VGS2は負であるので、ドレイン電流ID2はゼロである。データ信号TXDが「1」から「0」まで変化すると、出力信号RSは、電流J1によって要求されたスルーレートで上昇し始める。負荷インピーダンスR1が1kΩに等しい場合には、ランプ信号RSがその終了レベルに到達する前に、電圧VLINは移行EOTの終了に到達する。出力電流ILINは、［（VBAT−VDS1−VD2）/1000¨と同等のカレントレベルにクランプされている。VDS1＜VGS1−VTである場合、トランジスタT2、T3およびT4を通る電流は増加し、かつランプ信号RSのスルーレートは、破線で示される非常に高い値に変化する。ランプ信号RSは、極めて急速にその終了値に到達する。
【００２６】
データ信号TXDが「0」から「1」に戻っても、コンパレータCMPはまだ動的、すなわち、トランジスタT2はまだ導通している。したがって、ランプ信号RSは極めて速く下降し、かつ、電圧VDS1は急速に増加する。グランドレベルから正電源電圧レベルVBATへ移行するときに存在する遅延DLは、ここでは小さくかつ重要ではない。VDS1＞VGS1−VTとなると、トランジスタT2のドレイン電流ID2はゼロになり、かつ、ランプ信号RSのスルーレートは電流J1によって要求された平常値に戻る。
【００２７】
図6は、図4の回路に基づく更なる実施例を示す。この実施例においては、ドライバ・ステージDRVが、抵抗器R2と、電流源出力トランジスタT1のスケール化された複製であるリファレンス・トランジスタT5と、差動増幅器DAと、バイアス電圧源E2および制御可能な電流源CS3からの昇降するランプ電流を受けるための電流入力ノードXとにより、実行されている。抵抗器R2は、電流源出力トランジスタT1のゲートと基準端子GNDとの間に接続されている。差動増幅器DAは、バイアス電圧源E2に結合されている反転入力DANを有する。電流入力ノードXは、差動増幅器DAの非反転入力DAPに結合されている。リファレンス・トランジスタT5の場合、ソースが基準端子GNDに接続され、かつドレインが電流入力ノードXに結合されている。電流源出力トランジスタT1のゲートおよびリファレンス・トランジスタT5のゲートは、両方とも差動増幅器DAの出力DAOに接続されている。スケーリングにより、電流源出力トランジスタT1のドレイン電流は、リファレンス・トランジスタT5のドレイン電流に比例することになり、これは、結局、制御可能な電流源CS3によって供給されたランプ電流に等しくなる。差動増幅器DAは、電流入力ノードXの電圧をバイアス電流源E2によって要求されたレベルに保持し、かつトランジスタT1によって供給される出力電流が制御可能な電流源CS3からのランプ電流に比例するように、駆動信号をトランジスタT1およびT5のゲートに供給する。抵抗器R2は、ダイオードD2と電流源出力トランジスタT1のドレイン−ゲート容量を貫通する、不要なLIN−バスワイヤLBに対するRF信号に対して、信号グランドへの低インピーダンスパスを提供する。
【００２８】
ランプジェネレータRGを、LIN−バスに伝送されるデータ信号TXDの制御のもとで、ランプジェネレータRGの制御入力CIに供給される電流に比例する電流が充電または放電されるキャパシタCAPにより、実行してもよい。このキャパシタによるランプ成型電圧は、制御可能な電流源CS3を制御するためのランプ信号RSとして用いられる。
【００２９】
本実施例では、ユニポーラまたはMOSトランジスタを、一例として示した。同様に、バイポーラトランジスタを用いることもできる。この場合、制御電極、第1の主電極および第2の主電極は、それぞれ、バイポーラトランジスタのベース、エミッタおよびコレクタに対応する。
【００３０】
本発明は、ラインドライバ、特にLIN−バス用のラインドライバを提供するものである。ラインドライバは、LIN−バスワイヤLBをグランドGNDに下げるための電流源出力トランジスタT1を有する。LIN−バスワイヤLBは、プルアップ抵抗R1を通って、正電源電圧VBATに接続されている。出力トランジスタT1は、ランプジェネレータRGの制御のもとで、ランプ成形された出力電流を提供する。プルアップ抵抗R1は、ランプ成形された出力電流とともに、LIN−バスワイヤLBのランプ成型出力電圧VLINを示す。LIN−バスの仕様書によれば、プルアップ抵抗の抵抗値は、500Ω〜1kΩの値とすることができる。この抵抗値が1kΩのときに、出力電圧VLINは信号グランドGNDに固定され、かつ、遅延はデータ信号TXDのエッジと対応するランプ出力電圧の立ち上がりとの間で生じる。
【００３１】
この遅延は、出力電圧を監視し、かつ出力電圧VLINがクランプされている場合にランプジェネレータRGのスルーレートを増加させ、かつ特定の閾値以下に低下させる、コンパレータCMPによって、かなり減少する。
【図面の簡単な説明】
【００３２】
【図１】LIN−バスの回路図およびLIN−バスにおいて発生している信号を示す図である。
【図２】本発明のラインドライバの動作の説明のための信号結線図を示す図である。
【図３】図2の信号結線図において発生している信号の波形を示す図である。
【図４】本発明のラインドライバの実施例の信号結線図を示す図である。
【図５】図4の信号結線図において発生している信号の波形を示す図である。
【図６】本発明のラインドライバの更なる実施例の信号結線図を示す図である。
【符号の説明】
【００３３】
CAP  キャパシタ
CI  制御入力
CM  カレントミラー
CMP  コンパレータ
CS2  バイアス手段
CS3  制御可能な電流源
DA  差動増幅器
DAN  反転入力
DAO  出力
DAP  非反転入力
D2  第1のダイオード
D3  第2のダイオード
D4  第3のダイオード
E2  バイアス電圧源
GND  基準端子
LB  ドライバ出力端子
PST  供給電圧端子
RCS  ランプ制御電流源
RG  ランプジェネレータ（回路）
RS  ランプ信号（制御信号）
R2  抵抗器
TXD  データ信号
T1  電流源出力トランジスタ
T2  出力
T5  リファレンス・トランジスタ
X  電流入力ノード
【図１】
2004534423.tif 000004
【図２】
2004534423.tif 000005
【図３】
2004534423.tif 000006
【図４】
2004534423.tif 000007
【図５】
2004534423.tif 000008
【図６】
2004534423.tif 000009
【国際公開パンフレット】
2004534423.tif 000010
2004534423.tif 000011
2004534423.tif 000012
2004534423.tif 000013
2004534423.tif 000014
2004534423.tif 000015
2004534423.tif 000016
2004534423.tif 000017
2004534423.tif 000018
2004534423.tif 000019
2004534423.tif 000020
2004534423.tif 000021
2004534423.tif 000022
2004534423.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004534423.tif 000024
【国際調査報告】
2004534423.tif 000025
2004534423.tif 000026