(57)【要約】半導体デバイスおよび半導体デバイスを作製する方法。基板（１０）と直接電気的に連絡するダマシン金属層（１６）が絶縁誘電層（１２）内に形成される。第１のキャパシタ電極層（２０）のような受動素子の層が金属層（１６）の上に配置され、好ましくは、ビア（３６）を通じて金属層（１６）に直接電気的に相互接続することができるように金属層（１６）に対して位置がずらさされる。１つの実施形態では、キャパシタとレジスタはデバイス中の受動素子として形成される。別の実施形態では、受動素子は少なくとも１つのレジスタ（２８）および任意選択で第２のレジスタ（３２）を備える。さらに別の実施形態では、金属層（１６）はダマシン銅層である。
2004507105.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって、
半導体基板を提供するステップ；
前記半導体基板の上に絶縁層を形成するステップ；
前記絶縁層中に、半導体基板と電気的に連絡するための第１のダマシン金属層を形成するステップ；
前記の第１のダマシン金属層上に、第１のキャパシタ電極と第２のキャパシタ電極とを有するキャパシタを形成するステップ；
第１のダマシン金属層上に、第１のキャパシタ電極を形成するのに用いたのと同じ材料の層で形成される少なくとも１つのレジスタを形成するステップ；および
キャパシタと電気的に連絡するための第２の金属層を形成するステップ；からなる方法。
【請求項２】
半導体デバイスを製造する方法であって、
絶縁層の平らな表面に画成された溝の中へ銅層を堆積させるステップ；
前記の銅層の上に、絶縁層の平らな表面と同一平面上にある表面を形成するステップ；および
前記の銅層の上に、該銅層に直接形成され、自身の表面の少なくとも一部の上で、該銅層に隣接するレジスタを形成するステップ；からなる方法。
【請求項３】
半導体デバイスを製造する方法であって、
ダマシン銅層を形成するステップ；
前記ダマシン銅層の上に誘電層を形成するステップ；
ダマシン銅層の一部を露出させるために前記誘電層に開口部をパターン形成するステップ；および
少なくとも一部が誘電層上にあり、かつ少なくとも一部が誘電層中の前記開口部によってダマシン銅層に直接接触する受動素子を形成するステップ；からなる方法。
【請求項４】
半導体デバイスを製造する方法であって、
基板を提供するステップ；
前記基板の上に絶縁層を形成するステップ；
前記絶縁層中に、前記半導体基板と電気的に連絡するためのダマシン金属層を形成するステップ；
前記ダマシン金属層上に第１の材料を堆積させるステップ；
前記第１の材料をパターン形成して第１のキャパシタ電極と第１のレジスタを形成するステップ；
前記第１のキャパシタ電極上と前記第１のレジスタ上に誘電層を堆積させるステップ；
前記誘電層上と前記第１のキャパシタ電極上に第２の材料を堆積させるステップ；
前記第２の材料をパターン形成して前記第１のキャパシタ電極上に第２のキャパシタ電極を形成するステップ；からなる方法。
【発明の詳細な説明】
【０００１】
本発明は半導体デバイスおよび半導体デバイスを作製する方法、特に少なくとも１つの受動素子を備え、無線通信システムでの使用に適した半導体デバイスに関する。
【０００２】
多くの電子デバイスが、半導体デバイス製造技術の技術水準の点から、設計の限界やその結果としての性能の限界に直面している。例えば無線通信システムは、一般に比較的少数の半導体チップしか含まないが数百の受動素子を有する。形状係数を高め電力削減を促進し、１０９Ｈｚまたはそれより高いオーダーの周波数における性能と機能性を向上させる努力が続くにつれて、受動素子を個々のチップまたはモジュール内に、そして（シリコン含有基板のような）活性基板上に統合することが望まれるようになっている。
【０００３】
様々なオンチップキャパシタおよびレジスタの技術が現在存在しており、その例にはダブルポリキャパシタ、ゲート酸化物キャパシタ、接合キャパシタまたは拡散シリコンレジスタもしくはポリシリコンレジスタが含まれる。多くの応用例が上記の技術の結果生じる性能特性の向上の恩恵を受けるであろう。例えば、寄生キャパシタンスの削減、電圧直線性の向上、電極のシリーズ抵抗の削減、１／ｆノイズ削減の分野において向上が求められている。また、結果としてできるデバイスが、活性基板（例えばＳｉチップ）の後面に統合されることも望まれており、このことはこれまで既存の技術を用いては達成されなかったことである。
【０００４】
（図面の詳細な説明）
図１では、金属−絶縁体−金属キャパシタまたは薄膜レジスタのような半導体受動素子の組み合わせの例が示されている。図１に示すような好ましい実施形態では、発明は金属−絶縁体−金属キャパシタと少なくとも１つの薄膜レジスタとの組み合わせを内蔵するデバイスを意図している。図１は２つの薄膜レジスタを内蔵する実施形態も示す。別の実施形態では、金属−絶縁体−金属キャパシタ（または別の受動素子）が除かれてもよく、または本発明の方法に基づいて製造される１つまたは複数のレジスタ素子と電気的に連絡状態にある別個のデバイス内で用いられてもよいことが意図されている。
【０００５】
概して、本発明のデバイスは、誘電体の層（すなわち絶縁層）に形成された溝に堆積される金属層であって、その後過剰な材料を取り除くよう処理して得られるその露出表面が実質的に誘電体層の最初の表面と同一平面上になる金属層を備えることにより特徴付けられる。金属層は銀、金、銅、アルミニウムまたはそれらの混合物であることが好ましく、銅が最も好ましい金属である。従って、より特定的には、デバイスは材料の層に形成される少なくとも１つの銅のダマシン金属層を備えることにより特徴付けられる。好適な実施形態では、キャパシタの電極は、１つまたはそれ以上のキャパシタ、レジスタ、もしくは両方の組み合わせの端子となる１つのダマシン銅層から形成される。しかしながら、当業者は１つの受動素子が複数のダマシン層上に形成されうること、１つの受動素子が１つのダマシン層上に形成されうること、１つまたはそれ以上の受動素子が多数のダマシン層上に形成されうることを認識するであろう。
【０００６】
さらに詳しく説明するため、図１は適当な半導体基板１０を備えたデバイスを示す。基板１０に隣接するのは、内部に画成された溝１５を有する第１の絶縁誘電層１２である。溝１５の底部を定める面では、ビア１４が、溝１５を満たす金属層１６と基板１０を導電的に接続する材料（好ましくはダマシン金属層、さらに好ましくはダマシン銅層）を含む。図１に示すように、金属層１６の一部または全部上では除かれる可能性のある、金属層１６の上に形成される任意選択のバリア誘電層１８がある。例えば、図１は、金属層１６の一部を露出させ、それによって金属層１６と第１のすなわち下方のキャパシタ電極層２０との間を直接接触させる、バリア誘電層１８の窓口開口部を図示する。金属層１６はひと続きに示されているが、多数の部分に分割されてもよい。多数のキャパシタが１つの金属層１６の上に形成されてもよいことに注意すべきである。
【０００７】
キャパシタ電極層２０は、その長さの少なくとも一部が金属層１６とキャパシタ誘電層２２との間に挟まれている。第２のすなわち上方のキャパシタ電極層２４がキャパシタ誘電層２２の少なくとも一部に隣接する。第２のキャパシタ電極層２４は任意選択でその表面の少なくとも一部を覆うエッチング停止層２６を備えてもよい。キャパシタ電極層２０、キャパシタ誘電層２２、キャパシタ電極層２４の組み合わせおよび任意選択のエッチング停止層２６は、本発明のキャパシタ素子の構造を総括的に定義する。
【０００８】
第１のレジスタ２８、好ましくは薄膜レジスタは、（金属−絶縁体−金属キャパシタが使用される実施形態においては）第１のキャパシタ電極層２０と同じ材料を用いることが好ましい、適当な材料で形成される。従って、レジスタ２８と第１のキャパシタ電極層２０は共通の材料で形成される。第１のレジスタ２８は、第１の絶縁誘電層１２と直接接するか、または任意選択のバリア誘電層１８によりその表面の少なくとも一部の上で第１の絶縁誘電層１２からは離れた状態で、第１の絶縁誘電層１２に隣接する。レジスタ２８は、ビア４０および金属層４４により上方から接触されるか、または任意選択で金属層１６およびビア１４によって接触される。金属層１６がひと続きの場合にはビア１４の１つだけでよいことに注意すべきである。任意選択で１つまたはそれ以上の誘電層が第１のレジスタ２８の上に配置される。例えば図１には、キャパシタの金属層２０および２４の上のブランケット層として配置され、使用されていれば任意選択のエッチング停止層２６の上にさらに配置される、第１の中間誘電層３０が示される。
【０００９】
中間誘電層３０の表面に直接接触する任意選択の第２のレジスタ３２を図１に示す。第２のレジスタは、デバイス中のほかの場所で他の層に接して用いられてもよい。例えば、第２のレジスタを、第１のレジスタに直接接触する同じ金属層に直接接触する関係に配置してもよい。任意選択の第２のレジスタ３２を覆うもう１つの中間誘電層３４が、図１に示すように中間誘電層３０の上に配置される。前述のように、１つの誘電層を選択して、中間誘電層３０または３４のいずれかを除いてもよい。レジスタ２８および３２を異なる材料で形成してもよく、従ってこれらのレジスタの比抵抗は異なっていてもよい。
【００１０】
複数のビアが、第２の中間誘電層３４、もしあればその他の任意の層によって隔てられた、複数の金属層の間の連絡経路を提供する。例えば、ビア３６は金属層４４を金属層１６に導電的に接続する材料を含む。１つまたはそれ以上の数のビア３８は、金属層４４をキャパシタ電極層２４に導電的に接続する材料を含む。複数のビア４０は、金属層４４を第１のレジスタ２８に導電的に接続する材料で満たされている。同様に、複数のビア４２は金属層４４を第２のレジスタ３２に導電的に接続する材料を含む。任意選択で、１つまたはそれ以上の、例えば層４６のような追加の層が金属層４４の上に配置されてもよい。図１の実施形態は、金属層４４に最も近い表面で受動素子に接触するビア３８，４０および４２を表す。ビア３６，３８，４０が中間誘電層３０および３４を貫通し、ビア４２が中間誘電層３４のみを貫通することが理解されるであろう。
【００１１】
当業者は、任意の種々の材料が受動素子を製造するために適切に使用されうることを認識するであろうが、キャパシタ誘電層の材料のための好ましい誘電材料は、例えばＴａ２Ｏ５，ＳｒＴｉＯ３，ＺｒＯ２，ＺｒＳｉＯ４，ＨｆＯ２，ＨｆＳｉＯ４，ＴｉＯ２，Ｓｉ３Ｎ４のような酸化物もしくは窒化物またはそれらの混合物およびそれらの各材料の化学量論的組成の変形物から選択される。レジスタおよびキャパシタ電極層のために好ましい材料には、例えばＴａＮ，ＴａＡｌＮ，ＴｉＮ，ＣｒＮｉ，ＷＮ，ＣｒＳｉまたはそれらの混合物のような合金が含まれる。これらの材料の化学量論的組成の変形物を使用してもよい。
【００１２】
半導体デバイス内に形成される少なくとも１つの受動素子について、金属層１６が該素子の端を越えて延在するか、または端に対して側方に位置がずらされる（オフセットされる）ことが望ましいであろう。例えば、金属層１６は第１のキャパシタ電極層２０、第１のキャパシタ誘電層２２、および第２のキャパシタ電極層２４の端を越えて側方に延在する。このような方法で、ビア３６と金属層１６により、金属層４４から直接デバイスの第１のキャパシタ電極層２０への電気的接続が作成され得る。別の方法では、レジスタ２８および３２に関して、層間の接触がビア４０および４２を介してレジスタの第１の表面へ直接的であってもよい。
【００１３】
図１のデバイスを参照することにより、半導体基板１０上の受動デバイスの加工について述べる。半導体基板１０の上に堆積させた第１の絶縁誘電層１２をパターン形成し、エッチングして、受動デバイスの金属層１６を受け入れる溝１５およびビア１４を形成する。比抵抗が低いかまたは導電性の高い材料を溝１５およびビア１４に堆積させる。溝１５内に材料を堆積させた後、余分な材料を除いて、その結果得られる金属層１６の露出表面が第１の絶縁誘電層１２の露出表面に対して連続的であり、好ましくは該表面と実質的に同一平面になるようにする。材料の除去のために、化学機械研磨技術のような任意の適当な技術を用いることができる。
【００１４】
任意選択で、バリア誘電層１８が用いられる場合、バリア誘電層１８を絶縁誘電層１２および金属層１６の上に堆積し、次いで該層１８を貫通する開口部をエッチングし、図１のキャパシタのために金属層１６の少なくとも一部を露出させる。受動素子が、バリア誘電層１８の上に（使用する場合。そうでなければ第１の絶縁誘電層１２および金属層１６の上に）材料を堆積させることにより金属層上に構成され、次にパターン形成されエッチングされる。図１では、パターン形成のステップおよびエッチングのステップすなわち化学機械研磨法により、キャパシタ電極２０およびレジスタ２８が画成される。
【００１５】
１つまたはそれ以上の追加の堆積、パターン形成およびエッチングのステップが、（キャパシタが形成される、図１で示されるような実施形態について）キャパシタ誘電層２２および金属層２４の形成を含む、受動素子の追加の構成要素または層を形成するために、必要に応じて用いられる。当業者は、追加の層を形成するために利用可能な様々な技術の種類を理解するであろう。ブランケット堆積技術と、それに続く１つまたはそれ以上のパターン形成およびエッチングのステップを用いてもよい。１つの実施形態では、エッチングの前に、任意選択の第２のバリアすなわちエッチング停止層２６を金属層２４の上に堆積させてもよい。
【００１６】
結果として生じる図１のキャパシタの構造を製造するためには、わずか１回のマスキングステップを（付随するエッチングとともに）用いればよい。任意選択のバリア層１８が使用される場合、任意選択のマスキングステップが金属層１６を露出させる窓口を形成することに注意すべきである。第１のマスキングステップは、第２の電極材料を用いて第２のキャパシタ電極層２４および任意選択の第２のレジスタを形成する。第２のマスキングステップは、レジスタとキャパシタの組み合わせが用いられる場合、第１のキャパシタ電極層２０および第１のレジスタ２８を形成する。当業者には、上述のエッチング手順を用いて、受動素子上に少なくとも誘電材料の薄膜を残し、受動素子へのエッチング液の攻撃を（特にビアエッチングステップの間）制御するのを助けることが可能であるということが理解されるであろう。もう１つの方法としては、受動素子に直接エッチングすることが望まれる場合には、そのような誘電体の薄膜を備えることを避けてもよい。
【００１７】
１つまたはそれ以上の受動素子の形成後、材料の追加の層を各受動素子の上に望みどおりに形成することができる。例えば、第１および第２の中間誘電層３０および３４を堆積させることができる（例えばブランケット堆積）。第２のレジスタ３２を形成する場合は、該レジスタ３２を第２の中間誘電層３４の堆積の前に堆積させる。次いで第２のレジスタ３２は、適当なマスキングおよびエッチング手順を用いて画成される。
【００１８】
ビアは（好適な材料除去技術であるエッチングとともに）任意の適当な技術の使用と、それに続く導電材料の堆積によって生成される。該相互接続金属層は、金属層１６を形成するプロセスのような技術を含む、任意の適当な方法で形成してもよい。当然のことながら、金属層４４はダマシン法で形成する必要はなく、任意の他の適当な方法で形成可能である。追加の層または構成要素（層４６として図示）を、望みどおりに定められた適切な電気的連絡経路（図示せず）とともに、誘電層３４および金属層４４の上に形成することができる。
【００１９】
上記の方法は、一般に、１つまたはそれ以上の材料を提供し、該材料をパターン形成してその結果生じるデバイスの機能的構成要素の層を形成するという、複数のステップを含む。パターン形成には、材料の堆積すなわち形成のステップと材料の除去のステップを含む、多くの任意の従来のステップが使用されうる。通常、該ステップには、作業層の露出表面へのフォトレジストの塗布と、それに続く、該フォトレジストを現像し、その結果として、作業層の露出表面に所定のパターンを形成する該フォトレジストを選択的に除去する、フォトリソグラフィのステップとが含まれる。次いで該作業層の露出表面を望みどおりにエッチングし、該表面およびその下の材料を除去する。フォトレジストは、保護層、すなわち材料の除去に用いられた物質（例えばエッチング液）が作業片（ワークピース）の下にある材料に接触するのを防ぐための層として、作業片に選択的に付着して残る。
【００２０】
図２も金属−絶縁体−金属キャパシタおよび薄膜レジスタのような半導体受動素子の組み合わせを示す。両図において同じ参照番号が同じ素子を示すべく使用されることに注意すべきである。絶縁誘導層１２が半導体基板１０の上に形成され、該誘電層の一部がその中に溝１５を画成すべくエッチングされる。ビア１４が溝１５の底面から絶縁誘導層１２を貫通して半導体基板１０までエッチングされる。金属層１６が、基板１０と金属層１６との間に電気的接触を提供する導電材料で溝１５およびビア１４を満たす。
【００２１】
金属層１６の少なくとも一部を覆って下方のキャパシタ電極層２０が形成される。レジスタ２８は下方のキャパシタ電極層２０を形成するのと同じ材料で形成される。レジスタ２８は絶縁誘導層１２の上に形成され、金属層１６に接触してもよい。誘電層２２を下方のキャパシタ電極層２０およびレジスタ２８の上に堆積させ、キャパシタの誘電層としても使用する。上方のキャパシタ電極層２４は、キャパシタ誘電層２２の少なくとも一部と隣接する。上方のキャパシタ電極層２４は、任意選択でその表面の少なくとも一部を覆うエッチング停止層２６を含んでもよい。キャパシタ電極層２０、キャパシタ誘電層２２、キャパシタ電極層２４、および使用する場合は任意選択のエッチング停止層２６の組み合わせが、本実施形態に示すキャパシタ素子の構造を定義する。
【００２２】
誘電層３４はキャパシタおよびレジスタ２８，２３を覆う。レジスタ２８，２３の端子には、それぞれビア４０，４２を誘電層３４中に形成し該ビアを金属層４４で満たすことにより、上方から接触することができる。任意選択で、レジスタ２８は金属層１６および金属で満たされたビア１４によって下方から接触されうる。本実施形態では、レジスタ２８，２３は異なる比抵抗値を有する材料で形成されてもよいことに注意すべきである。キャパシタ電極層２４を形成するのに使用される材料を、レジスタ２３を形成するのと同じ処理ステップで堆積させることにさらに注意すべきである。
【００２３】
任意選択で、キャパシタ電極層２０を除き、金属層１６をキャパシタの電極を形成するために用いることが可能である。この実施形態では（図示せず）、金属層１６、キャパシタ誘電層２２、およびキャパシタ電極層２４の組み合わせがキャパシタ素子の構造を定義する。キャパシタ電極層２０を使用しない場合、レジスタ２３を含む複数の抵抗素子を利用可能である。
【００２４】
ここで、本発明に従って製造されたデバイスは、無線周波数システム、アナログ回路を有するシステムまたはミックスシグナルの適用例のような（限定ではない）種々の固定または携帯用システムの任意のものに実用的用途があることが理解されるべきである。例えば、本デバイスを利用した、無線通信機器システム（例えば携帯電話、電話、インターネットアクセス装置、コンピュータシステム、ネットワークシステム、テレビもしくはラジオ放送システム、測位システム、一方向もしくは双方向通信、または他の無線周波数通信システム）のようなシステムが本発明の範囲内にあるものとして意図される。そのようなシステムは、特に１つまたはそれ以上の受動素子を別々のチップもしくはモジュールに、または活性基板上に統合することができるという観点において、本発明のデバイスおよび方法を用いて向上した性能の恩恵を受ける。
【図面の簡単な説明】
【図１】本発明に基づいて製造される１つの好適な半導体デバイスの説明図。
【図２】本発明に基づいて製造されるキャパシタおよびレジスタの説明図。
【国際公開パンフレット】
2004507105.tif 000003
2004507105.tif 000004
2004507105.tif 000005
2004507105.tif 000006
2004507105.tif 000007
2004507105.tif 000008
2004507105.tif 000009
2004507105.tif 000010
2004507105.tif 000011
2004507105.tif 000012
2004507105.tif 000013
2004507105.tif 000014
2004507105.tif 000015
【国際公開パンフレット（コレクトバージョン）】
2004507105.tif 000016
【国際調査報告】
2004507105.tif 000017
2004507105.tif 000018
2004507105.tif 000019