(57)【要約】【課題】範囲能が増大された工業用プロセス制御送信機を提供すること。【解決手段】工業用プロセス制御送信機は、センサ（１４）、センサ検出回路（１６）およびデジタル／アナログ変換器のアナログ部分（４４）を含むアナログ計測回路を収容する第１の集積回路、モデム（７８）およびアナログ／デジタル変換器のデジタル部分（４６）を含むデジタル系回路を収容する第２の集積回路を含む。アナログ回路の電力を最大にし、かつ分解能を改善するため、第１および第２の集積回路は異なる電圧レベルで電力供給される。また、デジタル回路はいくつかのダイに分割され、各々のデジタル回路用の電圧を最小にする。レベルシフト回路（４８）が、アナログおよびデジタル回路間の電圧をシフトする。【選択図】図２
2004506972.tif 000002
【特許請求の範囲】
【請求項１】
２線式ループに結合されるべく適合された工業用プロセス制御送信機において、
センサと、
２線式ループから付勢されて第１の電圧レベルを提供する第１の電力レール、および
前記センサに結合されると共に第１の電圧レベルによって電力供給されるアナログ測定回路であって、センサ検出回路およびアナログ／デジタル変換器のアナログ部分を含み、感知されたパラメータを表す第１の補償されたアナログ信号を導出するアナログ測定回路を収容する第１の集積回路チップと、
アナログ／デジタル変換器のデジタル部分を含み、該アナログ／デジタル変換器のデジタル部分が第２の補償されたアナログ信号に応答するデジタル系回路、および２線式ループから付勢されて前記第１のレベルより低い第２の電圧レベルを提供する第２の電力レールであって、少なくとも前記デジタル系回路の一部分に電力供給する第２の電力レールを収容する、第１の集積回路チップから分離した第２の集積回路チップと、
前記第１の補償されたアナログ信号を前記第２の電圧レベルにシフトして第２の補償されたアナログ信号を導出するレベルシフト回路とを備えた工業用プロセス制御送信機。
【請求項２】
前記第２の集積回路チップ上のデジタル系回路が、デジタル表示を表す信号を送信するためのモデムを含む請求項１７記載の送信機。
【請求項３】
送信機が４−２０ｍＡ級のものであり、
前記アナログ測定回路およびデジタル系回路が一緒になって、前記ループから１８ｍＷ超、かつ３ｍＡ超を引き出さず、前記送信機が、
二つ分のダイオードの電位差を越えない第２の電圧レベルで第２の電力レールを付勢し、かつ前記アナログ測定回路で消費される電力が（１８ｍＷ）マイナス（第１の集積回路で消費される電力）超でなく、前記アナログ測定回路によって引き出される電流が（３ｍＡ）マイナス（前記デジタル系回路によって引き出される電流）超でないように、第１の電圧レベルで第１の電力レールを付勢する直流／直流変換器を含む請求項１７記載の送信機。
【請求項４】
前記第２の集積回路チップ上のデジタル系回路が、デジタル表示を表す信号を送信するためのモデムを含む請求項３記載の送信機。
【請求項５】
前記第１および第２の集積回路チップに接続され、前記２線式ループで付勢されてコモン電圧レベルを提供するコモン電力レールを含み、前記第２の集積回路チップが、
前記デジタル系回路の各部分をそれぞれ形成する第１および第２のダイと、
前記第１および第２のダイを積み重ねる複合チップモジュールと、
前記第１のダイに結合されて該第１のダイ上のデジタル系回路の部分に第１の電圧レベルを提供する前記第１の電力レールと、
前記第２のダイに結合されて該第２のダイ上のデジタル系回路の部分にコモン電圧レベルを提供する前記コモン電力レールと、
前記第１および第２のダイに結合されたインタフェースであって、前記第１および第２のダイ上のデジタル系回路の部分に第２の電圧レベルを提供する前記第２の電力レールを含み、該第２の電圧レベルが第１の電圧レベルとコモン電圧レベルとの間にあるインタフェースとを含み、
それによって、前記第１のダイ上のデジタル回路の部分が前記第１の電圧レベルと第２の電圧レベルとの電圧差によって電力供給され、前記第２のダイ上のデジタル回路の部分が前記第２の電圧レベルとコモン電圧レベルとの電圧差によって電力供給される請求項１記載の送信機。
【請求項６】
前記二つのダイの一方の上にあって前記デジタル表示を表す信号を送信するモデムを含む請求項５記載の送信機。
【請求項７】
前記第１のダイと第２のダイとの間でデータ信号のレベルをシフトさせるための第２のレベルシフト回路を含む請求項６記載の送信機。
【請求項８】
前記第１のダイと第２のダイとの間でデータ信号のレベルをシフトさせるための第２のレベルシフト回路を含む請求項５記載の送信機。
【請求項９】
送信機が４−２０ｍＡ級のものであり、
前記アナログ測定回路およびデジタル系回路が一緒になって、前記ループから１８ｍＷ超、かつ３ｍＡ超を引き出さず、前記送信機が、
前記第１のチップ上にあって、かつアナログ測定回路で消費される電力が（１８ｍＷ）マイナス（前記デジタル系回路で消費される電力）超でなく、前記アナログ測定回路によって引き出される電流が（３ｍＡ）マイナス（前記第１および第２のダイによって引き出される電流）超でないように、前記第１の電圧レベルよりダイオード二つ分の電位降下分だけ下方のレベルを越えない前記第２の電圧レベルで前記第２の電力レールを付勢するために前記第１および第２の電力レールに接続された直流／直流変換器を含む請求項５記載の送信機。
【請求項１０】
前記二つのダイの一方の上にあって前記デジタル表示を表す信号を送信するためのモデムを含む請求項９記載の送信機。
【請求項１１】
前記第１のダイと第２のダイとの間でデータ信号の電圧レベルをシフトさせるための第２のレベルシフト回路を含む請求項１０記載の送信機。
【請求項１２】
前記第１のダイと第２のダイとの間でデータ信号の電圧レベルをシフトさせるための第２のレベルシフト回路を含む請求項９記載の送信機。
【請求項１３】
２線式ループに結合されるべく適合された工業用プロセス制御送信機において、
センサと、
前記センサに接続されたアナログ測定回路を備え、該アナログ測定回路がセンサ検出回路およびアナログ／デジタル変換器のアナログ部分を含み、感知されたパラメータの値を表す第１の補償されたアナログ信号を導出する第１のチップ上の第１の集積回路と、
第２の補償されたアナログ信号に応答するアナログ／デジタル変換器のデジタル部分を少なくとも含む第１のダイ、感知されたパラメータを表す信号を送信するためにアナログ／デジタル変換器のデジタル部分に応答するモデムを少なくとも含む第２のダイ、前記第１および第２のダイを積み重ねる複合チップモジュール、および前記第１および第２のダイ間のインタフェース電力レールからなる第２の集積回路と、
２線式ループによって付勢されて前記第１のダイおよび第１の集積回路に第１の電圧レベルを提供する第１の電力レールと、
２線式ループによって付勢されて前記第２のダイおよび第１の集積回路にコモン電圧レベルを提供する第２の電力レールと、
第１の補償されたアナログ信号をシフトして第２の補償されたアナログ信号を導出する第１のレベルシフト回路と、
前記第１のダイと第２のダイとの間のデータ信号の電圧レベルをシフトさせるための第２のレベルシフト回路とを備えた送信機。
【請求項１４】
前記インタフェース電力レールが、前記第１の電圧レベルとコモン電圧レベルとの間の第２の電圧レベルを提供し、これよって、前記第１のダイは記第１の電圧レベルと第２の電圧レベルとの間の電圧差によって電力供給され、前記第２のダイは前記第２の電圧レベルとコモン電圧レベルとの間の電圧差によって電力供給される請求項１３記載の送信機。
【請求項１５】
前記送信機が４−２０ｍＡ級のものであり、前記アナログ測定回路およびデジタル系回路が一緒になって、前記ループから１８ｍＷ超、かつ３ｍＡ超を引き出さない請求項１４記載の送信機。
【請求項１６】
前記送信機が４−２０ｍＡ級のものであり、前記アナログ測定回路およびデジタル系回路が一緒になって、前記ループから１８ｍＷ超、かつ３ｍＡ超を引き出さない請求項１３記載の送信機。
【請求項１７】
前記レベルシフト回路が前記第１のチップ上にある請求項１記載の送信機。
【発明の詳細な説明】
【０００１】
発明の背景
本発明は、プロセス制御工業に関し、具体的には、電力の増加が要求されることのない、改善された分解能を有する２線式の工業用プロセス制御送信機に関する。
【０００２】
工業用プロセス制御送信機は、プロセス変数に応答して測定された変数の関数である標準化送信信号を提供する変換器である。「プロセス変数」という用語は、物質の物理的あるいは化学的状態、またはエネルギの変換を指す。プロセス変数の例には、圧力、温度、流量、伝導度、ｐＨ、その他の特性が含まれる。圧力は、流量（二つの圧力の差）、レベル（水頭または背圧）、および温度（熱システムにおける流体圧）の測定に使用されることから、基本的なプロセス変数と考えられる。工業用プロセス圧力送信機は、工業プロセス、例えば、スラリー、液体、化学製品の蒸気およびガス、パルプ、石油化学製品、ガス、薬品、食品およびその他流体の処理プラントで使用される。
【０００３】
多くの工業用プロセス圧力送信機は、１つの可撓性感知ダイヤフラムと一方がダイヤフラムの各面上にある少なくとも二つのコンデンサ電極によって形成された少なくとも二つのコンデンサ式センサとを含むコンデンサ式圧力送信機である。導電性膜は、ダイヤフラムの両面にかかる不均等な圧力に応答してたわみ、このたわみの量は、圧力差に基づいている。誘電性充填液がコンデンサ電極とダイヤフラムとの間の空間を満たす。各コンデンサ式センサのキャパシタンス値は、それぞれのコンデンサ電極とダイヤフラムとの間の距離に反比例して変化する。したがって、両コンデンサセンサのキャパシタンスは、印加された圧力に応じたダイヤフラムのたわみにつれて変化する。
【０００４】
充電回路は、コンデンサ電極へ電荷を与える。各コンデンサ上の電荷は、それぞれのコンデンサ電極と導電ダイヤフラムとの間の距離の関数であり、それ故に、測定されるべきプロセス変数の関数である。送信機電子回路は、コンデンサ上の電荷を測定するアナログ測定回路、該測定回路からのアナログ信号を２進信号に変換するアナログ／デジタル変換器、および２進信号を２線式通信ループを介して中央つまり制御ステーションに送信するための標準化信号に変換するデジタル系回路を含む。アナログ測定回路は、送信機の、選択された圧力スパンに亘り、４〜２０ミリアンペア（ｍＡ）の間で変化する電流を有するアナログ信号を発生するように設計される。
【０００５】
コンデンサ式圧力送信機は、特定の圧力範囲内で動作するように製作され、圧力範囲上限（ＵＲＬ）によって区別される。圧力送信機は、例えば、１平方インチあたり０〜１０００ポンド（ｐｓｉ）の動作範囲を有するものであり、この場合、ＵＲＬは１０００ｐｓｉである。スパン選択回路は、４から２０ｍＡの電流が送信機のレンジ内で広がる特定圧力範囲を選択する。例えば、ＵＲＬが１０００ｐｓｉの送信機は、０および１５０ｐｓｉの間の圧力スパンで測定を行う環境において動作する。スパン選択回路は、例えば、最大電流（２０ｍＡ）が、０〜１５０ｐｓｉのスパンにおける１５０ｐｓｉのように、スパンの上限を示すように検出回路を調節する。スパン選択回路は、最小スパンと最大スパンとの間の種々の圧力スパンに亘って送信機が動作できるように調節可能である。最小スパンがスパン選択回路で調節可能な最も小さいスパンであるのに対して、最大スパンは、上限としてのＵＲＬを含む。送信機の「範囲能（ｒａｎｇｅａｂｉｌｉｔｙ）」は、最小スパンに対する最大スパンの比である。したがって、ＵＲＬが１０００ｐｓｉで、最小スパンが０から６７ｐｓｉである送信機は、１０００対６７、つまり１５対１の範囲能を有する。
【０００６】
種々の範囲に亘る圧力を測定するために、種々のＵＲＬを有する工業プロセス制御送信機が製造される。多くの送信機の部品および多くの組み立てが種々の型の送信機で共通であるように、種々のＵＲＬを持つ一定型の送信機を製造することは、コスト的効果がある。しかしながら、各型のいくつかのバージョンは、ＵＲＬの差異のせいで互いに異なる。これらのバージョンは、主としてシール構造、コンデンサ式センサに使用される充填流体、並びに測定および充電回路の差異において、互いに異なる。例えば、ミネソタ州エデンプレーリのローズマウント社（Ｒｏｓｅｍｏｕｔ Ｉｎｃ．）から入手できる１１５１型圧力送信機は、１．０８２から６，０００ｐｓｉの間のＵＲＬを有する８つの異なるバージョンに利用できる。この送信機の８つの異なるバージョンにかかる製造コストは、範囲数を減らすことによって低減できる。
【０００７】
製造される送信機の型の数を低減するためには、送信機の範囲能を増大させて、より小さいスパンの選択を許容させることが必要である。範囲能の増大には、高分解能測定回路が必要である。
【０００８】
分解能に対する一つの限定要因は、送信機回路に使用し得る電力である。多くの送信機は、通信ループから電力を得ており、３ミリアンペア（ｍＡ）超は引き出さず、かつ１８ミリワット（ｍＷ）超は消費しないように設計される。現在の送信機回路は、４．３Ｖで動作し、１．３ｍＡの電流を消費して４〜２０μＡのアナログ測定信号を発生する測定回路を使用している。デジタル系の電子回路は、３．０Ｖで動作し、１．７ｍＡの電流を消費する。したがって、送信機は、最大３ｍＡの電流を引き出し、１０．７ｍＷの電力を消費する。これらのレベルで、送信機の分解能は、おおよそ１８ビットである。センサの範囲数を４０％低減するには、約２４ビットのデジタル分解能を必要とするが、現在の電力分配およびアナログ／デジタル変換技術によるプロセス制御送信機では不可能である。
【０００９】
発明の概要
本発明に従えば、アナログ／デジタル変換器のアナログおよびデジタル部分は、デジタル系回路によるノイズがアナログ測定電子回路に誘導されないように、分離されたダイで支持される。デジタル系回路の動作電力は低減され、そして分解能、したがって送信機の範囲能を増大するために、アナログ測定回路に省電力が適用される。
【００１０】
本発明による２線式工業用プロセス制御送信機は、センサ、少なくとも二つの集積回路、およびレベルシフト回路を含む。センサは、パラメータに応答して該パラメータの値を表すアナログ信号を提供する。第１の集積回路は、センサ検出回路およびデジタル／アナログ変換器のアナログ部分を含むアナログ測定回路を収容する。アナログ測定回路は、センサに結合され、センサからのアナログ信号に応答して感知されたパラメータの値を表す補償されたアナログ信号を引き出す。第１の電力レールは、電力源に結合されて第１の集積回路上の測定回路に第１のレベルの電圧を提供する。第２の集積回路は、モデムおよびアナログ／デジタル変換器のデジタル部分を含むデジタル系回路を収容する。アナログ／デジタル変換器のデジタル部分は、第２の補償されたアナログ信号に応答して第２の補償されたアナログ信号のデジタル表示をモデムに提供する。モデムは、第２の補償されたアナログ信号のデジタル表示に応答して該デジタル表示を示す信号を送信する。第２の電力レールは、電力源に結合されて第２の集積回路上のデジタル系回路の少なくとも一部分へ第２のレベルの電圧を提供する。レベルシフト回路は、第１の補償されたアナログ信号の電圧レベルを第２の電圧レベルにシフトして第２の補償されたアナログ信号を導出する。
【００１１】
本発明の一つの形態では、送信機は、４−２０ｍＡ級であって、２線式通信ループから電力を得、アナログ測定回路およびデジタル系回路は一緒になって、１８ｍＷ超、かつ３ｍＡ超をループから引き出さない。直流／直流変換器は、第２のレールに第２のレベルで、そして第１のレールに第１のレベルで供給電圧を提供する。
【００１２】
本発明のある実施形態では、アナログ測定回路は、高電圧で動作し、デジタル回路は、低電圧で動作する。高電圧は、アナログ測定回路で消費される電力が、（１８ｍＷ）マイナス（デジタル回路によって消費される電力）を越えず、かつアナログ測定回路によって引き出される電流が、（３ｍＡ）マイナス（デジタル回路によって引き出される電流）を越えないように選択される。
【００１３】
ある実施形態では、デジタル系回路は、第１および第２のダイ内に形成され、複合チップモジュールは、第１および第２のダイを積み重ねる。積み重ねに与えられる電圧がめいめいのダイに分配されるように、付加的な一つの電力レールが積み重ね内に形成される。その結果、各ダイ上のデジタル回路の部分は、モジュールレールと外部レールとの間の電圧差によって付勢される。第２のレベルシフト回路は、積み重ねられたダイ間でデータ信号の電圧レベルをシフトする。
【００１４】
ある実施形態では、最大電力がアナログ回路に供給されるように、アナログおよびデジタル回路は、異なる供給電圧で動作する。他の実施例では、アナログ回路とデジタル回路を収容するダイの積み重ねとは、同じ供給電圧で動作する。
【００１５】
図面の簡単な説明
図１は、従来技術の工業用プロセス制御送信機のブロック回路図である。
図２は、本発明に係る工業用プロセス制御送信機の第１実施形態のブロック回路図である。
図３は、図２に示した回路の物理的表示である。
図４は、本発明に係る工業用プロセス制御送信機の第２実施形態のデジタル回路の物理的レイアウト図である。
図５は、本発明に係る工業用プロセス制御送信機の第２実施形態のブロック回路図である。
図６は、本発明に係る工業用プロセス制御送信機の第３実施形態のブロック回路図である。
【００１６】
実施形態の詳細な説明
工業用プロセス制御送信機の「範囲能」つまり最小スパンに対する最大スパンの比は、使用可能な電力によって制限される送信機の分解能によって制限される。送信機にかかる製造コストを低減させるために範囲能を増大させることが望ましい。本発明は、送信機の、あるアナログ回路をあるデジタル回路から分離し、デジタル回路から省いた電力をアナログ回路に再配分することによって分解能の増大を達成する。アナログ回路上のより多くの電力によって分解能は改善され、したがって範囲能が改善され、かつ製造コストが低減される。
【００１７】
図１は、従来技術の２線式工業用プロセス制御送信機１０のブロック図である。送信機１０は、電流Ｉを搬送する２線式プロセス制御ループ１２に結合される。ループ１２は、例えば、それぞれがミネソタ州エデンプレーリのローズマウント社から提供されるプロセス制御送信機に適用できる通信プロトコルである、ハート（ＨＡＲＴ：登録商標）、フィールドバス（ＦｉｅｌｄＢｕｓ）またはエイチエスエイチ（ＨＳＨ）を含む１ないしそれ以上のプロトコルによって動作される４−２０ｍＡプロセス制御ループとすることができる。送信機１０は、プロセスに接続するプロセス変数センサ１４を含む。センサ１４は、例えば、圧力、温度、ｐＨ、流量、その他のプロセス変数を感知するコンデンサ式センサである。センサ１４は、監視されている変数を表すアナログ出力信号を検出回路１６へ提供する。センサ１４は、センサ充電回路１８からの電荷パケットによって充電される。センサ１４のキャパシタンスが検出回路１６によって測定される。検出回路１６は、プロセス変数の値を表すアナログ信号をアナログ／デジタル変換器２０に提供し、アナログ／デジタル変換器２０は、変数を表すデジタル化出力をマイクロプロセッサ２２に提供するように動作する。より具体的には、検出回路１６は、センサ１４上の電荷を表す信号を提供する電荷検出回路であり、シグマ／デルタ型アナログ／デジタル変換器２０の積分器に信号を提供する。マイクロプロセッサ２２は、デジタル化信号を受信し、メモリ２４に格納された指示に従い、クロック２６で決定される速度で動作する。また、クロック２６は、アナログ／デジタル変換器２０および入出力回路２８のデジタル部分を含む、送信機１０の他の回路のデジタル部分のためのクロック信号を提供する。
【００１８】
マイクロプロセッサ２２は、入出力回路２８を通してループ１２により中央つまり制御ステーションと通信する。この方法では、送信機１０は、中央つまり制御ステーションに情報を送り、中央つまり制御ステーションから情報を受け取る。この情報は、デジタル形式あるいはアナログ形式、または両方の形式で通信できる。デジタル形式の例は、２進信号、移相キー変調信号（信号の位相が２進データを表す）、または周波数シフトキー変調信号（信号周波数が２進データの１または０を表す）を含む。アナログ形式の例は、ループを通って流れる電流Ｉを変調することである。
【００１９】
送信機１０の電力は、一般的には、通信ループ１２と入出力回路２８を経由して中央ステーションによって供給されるけれども、ループ１２からの電力に代えて、または、それに加えて局部的電源を使用できる。送信機１０は、ループ１２から１８ｍＷ超を消費せず、かつ３ｍＡ超を引き出さないように設計される。結果的に、送信機１０の電力要求は、これらの束縛によって制限される。入出力回路２８は、ループまたは局部的供給源から電圧ＶｄｄおよびＶｓｓを引き出し、電力バス３０および３２により送信機１０の回路に電力を供給する。電力バス３０上の電圧Ｖｄｄは、一般的に直流４．３ボルトであり、電力バス３２上の電圧Ｖｓｓは、一般的に電気的接地である。
【００２０】
送信機の分解能は、ノイズによって束縛される。図１に示された回路のサンプリング後の実効的なノイズは次式で表される。
Ｅｓｈ２＝４／３・ｋＴ・（Ｋａｍｐｌ／Ｃｌ・ｆｓ）・ＢＷ
ここでＫａｍｐｌは、送信機１０の回路に関する定数、ｋＴは、センサ１４からの信号をサンプリングするアナログ回路の最小達成可能ノイズ最低限度（ｆｌｏｏｒ）に関する定数、ＢＷは、バンド幅、Ｃｌは、センサ１４のキャパシタンス、ｆｓは、サンプル速度である。与えられたバンド幅に対して、ノイズは、センサ１４のキャパシタンスおよびサンプル速度に反比例する。上記式の他の項目は固定であるので、実効的な入力ノイズは、センサ１４のキャパシタンスまたは回路のサンプル速度を増大させることによってのみ低減できる。しかし、これらの方法は、回路の電力の増加を必要とする。使用できる電力は、ループ１２および送信機１０の束縛によって制限されるので、ノイズを減らして分解能を上げるために送信機１０への電力を増加する実効的な方法はないように思われる。
【００２１】
工業用プロセス制御送信機の設計上の束縛は、使用可能な電力を１８ミリワット（ｍＷ）に制限する。送信機のデジタル回路によって発生されるノイズは、アナログ回路上にノイズを誘導する。送信機の１８ビットの分解能を維持するために、従来の工業用プロセス制御送信機のアナログ回路は、電流１．３ｍＡで最低４．３ボルトの電圧を必要とし、５．６ｍＷの電力を消費する。電流１．７ｍＡで最低３ボルトの電圧で動作するデジタル回路は、５．１ｍＷの電力を消費する。結果的に、従来技術における先の工業用プロセス制御送信機は、１０．７ｍＷの電力消費最低限度（ｆｌｏｏｒ）を有する。送信機のために１８ｍＷの電力を使用した場合、従来の送信機は、１８ビットの分解能を達成するために５９％の電力効率で動作する。送信機の電力を増加させることは不可能であるので、より大きなセンサの範囲能を達成できるようにするためには、電力の再配分または電力効率の増大のいずれかを行って分解能を増大させることが必要である。
【００２２】
電力効率は、送信機に電力効率のよい部品を採用することによって増大できるが、そのような部品は、コストがかかり、追加コストを法外なものにする。したがって、本発明の第１の局面は、分解能に影響を与えることなしに、より多くの電流をアナログ回路に使用できるように、電力の再配分方法に指向された。
【００２３】
図２は、本発明の第１実施形態に従った送信機４０の等価回路のブロック図である。送信機４０は、センサ充電回路１８によって動作されるセンサ１４を含む。センサ１４のキャパシタンスは、センサ検出回路１６によって測定される。センサ１４、充電回路１８および検出回路１６は、図１に記載されたものと同一でよい。センサ検出回路１６のアナログ出力は、監視されている変数の値を表し、アナログ／デジタル変換器４２の入力として与えられる。図３に関してより詳細に説明されるように、アナログ／デジタル変換器４２は、アナログ回路４４、デジタル回路４６およびレベルシフト回路４８を含む。デジタル回路４６の出力は、変換器４２に入力されたアナログ信号を表すデジタル化信号であり、マイクロプロセッサ５０へ入力として与えられる。図１においてメモリ２４がマイクロプロセッサ２２に接続されているのと同じ様に、メモリ５２がマイクロプロセッサ５５に接続される。メモリ５２の一部分は、電気的に消去可能でプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）であって、不揮発性メモリとして機能するが、ループ１２を通して動作する中央ステーションからのコマンドでプログラム可能である。同様に、図１においてクロック２６がマイクロプロセッサ２２、変換器４２と入出力回路２８のデジタル回路に接続されているのと同じ様に、クロック５４がマイクロプロセッサ５０、変換器４２のデジタル回路４６および入出力回路５６のデジタル部分に接続される。マイクロプロセッサ５０は、ループ１２に接続される入出力回路５６へ出力を提供する。
【００２４】
図１に示された回路の場合と同様に、入出力回路５６は、センサ充電回路１８、センサ検出回路１６、変換器４２のアナログ回路４４、およびレベルシフト回路４８に電圧Ｖｄｄａで電力を供給するための電力バス３０を提供する。入出力回路５６は、また、電圧レベルＶｄｄｄでバス６０上に電力を供給するように配置された直流／直流変換器５８を含む。バス６０は、レベルシフト回路４８、デジタル回路４６、マイクロプロセッサ５０、メモリ５２およびクロック５４に接続される。バス３２は、電圧バスＶｓｓを提供する直流コモン電力バスであり、一般的には電気的接地である。バス３２は、アナログおよびデジタル回路に接続される。図３に示すように、アナログ回路は、アナログ集積回路チップ７０上にあり、デジタル回路は、デジタル集積回路チップ７２上にある。アナログおよびデジタル回路は、別々のチップ（集積回路ダイ（ｄｉｅ）またはシリコン基板と呼ばれる）上にあるので、デジタル回路で発生されたノイズは、アナログ回路内に誘導されず、アナログ回路内のノイズは、かなり低減される。二つのシリコン基板は、ノイズがシリコンを通過してアナログ回路からデジタル回路へ通過しないように電気的に絶縁される。
【００２５】
Ｖｄｄａが直流１２ボルトである場合、アナログ回路は、アナログ回路の電力消費（５．６ｍＷ）を変えることなく０．５ｍＡ未満で動作することができる。同時に、Ｖｄｄｄが１．８ボルト（半導体のダイオード二つ分の電位降下に等しい）に低下した場合、デジタル回路の電力消費は３．１ｍＷに低下する。したがって、送信機の電力消費は、能力を変えることなく８．７ｍＷに低減される。さらに重要なことに、送信機の電流消費は、引き出される最大電流より０．８ｍＡ少ない２．３ｍＡに低減される。本発明は、０．８ｍＡの電流を取得し、それをアナログ回路に再適用することによって、アナログ回路の分解能を改善する。したがって、本発明は、１２ボルト、０．５ｍＡで動作するのではなく、１２ボルト、１．３ｍＡでアナログ回路が動作し、１５．６ｍＷの電力を消費する。しかし、アナログ回路の１５．６ｍＷの電力消費は、送信機に許容電力消費１８ｍＷを超えることを引起こすので、アナログ回路に実際に適用可能な電流は１．２５ｍＡである。したがって、図２の送信機は、２．９５ｍＡおよび１８．０ｍＷで動作する。アナログ回路上の増大された電圧レベルは、デジタル回路が別のチップ上にあるので、デジタル回路内に誘導されるノイズに影響しない。
【００２６】
レベルシフト回路４８は、アナログ／デジタル変換器４２のアナログ回路４４およびデジタル回路４６間でデータ信号をシフトさせる。より具体的には、レベルシフト回路４８は、アナログ回路４４およびデジタル回路４６間で、アナログ回路４４の１２ボルト動作とデジタル回路４６の１．８ボルト動作との間でデータ信号をシフトさせる。
【００２７】
図３は、二つの集積回路チップ７０および７２のレイアウトを示す。充電回路１８，検出回路１６、アナログ回路４４、レベルシフト回路４８、直流／直流変換器５８を含む入出力回路のアナログ部分５６ａは、集積回路チップ７０上に形成される。デジタル回路４６、メモリ５２およびクロック５４を備えるマイクロプロセッサ５０、モデム７４を含む入出力回路のデジタル部分５６ｄは、集積回路チップ７２上に形成される。積分器７６、積分器７８、シグマ／デルタ型変換器８０、スイッチ８２および基準電圧源８４を含むアナログ／デジタル変換器４２のアナログ回路４４の素子は、バス３０およびバス８６間に接続され、ＶｄｄａとＶｓｓａとの電圧差に基づく電力を受ける。バス８６は、コネクタ８８を通じて電気的接地、つまり直流コモン９０に接続される。同様に、マイクロプロセッサ５０、メモリ５２、クロック５４、モデム７４を含む入出力回路のデジタル部分５６ｄ、デジタルカウンタ９２、デジタルフィルタ９４は、バス６０とバス９６との間に接続され、ＶｄｄｄとＶｓｓｄとの電圧差に基づく電力を受ける。バス９６は、コネクタ９８を通じて接地９０に接続される。バス８６と９６は、図２に示されたバス３２を表し、電圧レベルＶｓｓｄとＶｓｓａは、電気的接地（直流コモン）であり、図２に示されたＶｓｓを表す。直流／直流変換器５８は、バス３０に接続された入力を有し、バス３０は、このシステム中で最も高電圧の電力バスである。４−２０ｍＡプロセス制御送信機において、この電圧は、１２ボルト程度である。変換器５８は、バス３０上の１２ボルト電力を１．８ボルト電力に変換し、コネクタ１０２を介してバス６０に結合する。レベルシフタ４８は、コネクタ１０４と１０６によってそれぞれデジタルカウンタ９２とデジタルフィルタ９４に接続される。
【００２８】
当業者は、図３に示されたアナログ回路４４およびデジタル回路４６からなるアナログ／デジタル変換器回路が一般的にはシグマ／デルタ型アナログ／デジタル変換器であり、その動作は、本発明と同じ承継人に対して１９９９年１２月２１日に認められたガブーリ（Ｇａｂｏｕｒｙ）他の特許第６，００５，５００号に示され、記載されていることを認識できるであろう。より具体的には、シグマ／デルタ回路は、補償されたアナログ信号を導出するアナログ部分４４とデジタル部分４６とを含む。シグマ／デルタ型回路は、デルタ／シグマ、Σ−ΔおよびΔ−Σ回路としても知られており、クロック動作されるコントローラの制御下で積分器に対して交番極性の平衡電流を発生するものであり、これにより他の再平衡アナログ／デジタル変換器とは区別される。前述のガブーリ他の特許で示されているものに対しての図３に示されたアナログ／デジタル変換器回路の基本的相違は、本発明が、回路のアナログとデジタル部分を分離して集積回路チップを分離し、チップ７２上のデジタル回路を１．８ボルトで動作させた点である。レベルシフト回路４８は、補償されたアナログデータ信号の信号レベルをシフトさせ、回路のデジタル部分４６が正しい信号レベル上で動作するように補償されたアナログデータ信号を導出する。１．８ボルトデジタル回路の電力消費は、約３．１ｍＷであり、図１に示された送信機より電力消費２．０ｍＷの低減とデジタル回路で消費される電力の４０％低減を示す。
【００２９】
１．８ボルトデジタル回路で低減された電流は、アナログ回路に適用される。高電圧でアナログチップに結合される追加の電流は、アナログチップの分解能を増大させて２４ビット分解能をサポートする。したがって、送信機は、より小さなスパン範囲で、より大きなスパン数で動作し、これにより範囲能を増大させる。それ故に、図２および３の送信機の範囲能は、図１の範囲能に比べて大いに増大されている。
【００３０】
図４は、図３に示されたチップ７２に代えて使用される多チップモジュールを示す。図４において、モデム７４、アナログ／デジタル変換器のデジタル回路４６は、第１集積回路チップ１２０内に形成され、マイクロプロセッサ５０、メモリ５２，クロック５４および入出力回路の残りのデジタル部分５６ｄは、集積回路チップ１２２内に形成される。インタフェース１２４は、二つのチップ１２０と１２２との間のインタフェースレベルシフトを形成する。チップ１２０、１２２およびインタフェース１２４は、共通基板１２６上に支持される。チップ１２０の電源正側は、バス３０に接続され、チップ１２２の電源負側は、バス３２に接続される。バス３０は、Ｖｄｄａ（例えば＋４．３ボルト）に接続され、バス３２は、Ｖｓｓ（例えば、接地）に接続される。直流／直流変換器５８は、バス３０と３２との間に接続されて、インタフェース１２４へＶｄｄａ／２（例えば、＋２．１５ボルト）の電圧を提供する。インタフェース１２４は、チップ１２０と１２２との間にあり、Ｖｄｄａの半分（Ｖｄｄａ／２）の電圧レベルの電力インタフェースを提供する。したがって、モデム７４とアナログ／デジタル変換器のデジタル回路４６に与えられる電圧は、（Ｖｄｄａ）マイナス（Ｖｄｄａ／２）であり、マイクロプロセッサ５０とその他のデジタル回路に与えられる電圧は、（Ｖｄｄａ／２）マイナス（Ｖｓｓ）に等しい。Ｖｄｄａが＋４．３ボルトで、Ｖｓｓが接地の場合、各デジタルチップのデジタル電子回路は、２．１５ボルトで付勢される。インタフェース１２４のレベルシフト回路は、チップ１２２と１２０との間でデータ信号に対してＶｄｄａ／２（例えば、２．１５ボルト）を加算または減算する機能も有する。
【００３１】
図５は、図４の複合チップモジュールに適用される送信機の回路図であり、図２と同様である。直流／直流変換器５８は、バス６０に対して＋２．１５ボルトの電力レベル（Ｖｄｄａ／２）を提供する。一方、４．３ボルトの電力レベル（Ｖｄｄａ）がバス３０に提供される。したがって、バス６０は、２．１５ボルトの正の電力バスであり、インタフェース１２４を介して入出力回路５６内のモデム７４、レベルシフト回路４８、マイクロプロセッサ５０、メモリ５２、クロック５４およびチップ１２２上の入出力回路５６の他のデジタル回路５６ｄに電力を供給する。チップ１２０上のアナログ／デジタル変換器４２のデジタル回路４６とチップ７０上のアナログ回路４４（図３）は、バス３０上のＶｄｄａから＋４．３ボルトを受ける。インタフェース１２４は、電気的にＶｄｄａ／２であり、低電圧、つまりより負側の電力バスを、チップ１２０上のモデム７４、デジタル回路４６およびレベルシフタ４８用に形成する。バス３２は、チップ１２２用の負側の電力バスである。図４および５に示された回路の結果は、デジタル電子回路上に積み重ねられた集積回路チップによって引き出される電流が、二つのチップのいずれか一方によって引き出される最大電流であることである。したがって、１．７ｍＡの電流を引き出すデジタル回路ではなく、図２に示された回路の場合と同様に、図４および５のデジタル回路は、２．５ｍＷで約７００μＡ（０．７ｍＡ）の電流を引き出す。同時に、アナログ回路は、５．６ｍＷで１．３ｍＡを引き出す。１．０ｍＡの電流をアナログ回路に再配分することによって、アナログ回路の電力消費は、１０ｍＷになり、その結果、送信機のための消費電力は、１２．５ｍＷになる。
【００３２】
図２および３に対する図４および５の送信機の主要な効果は、図２および３においてＶｄｄａのために必要とされる電圧ブーストが図４および５の送信機では必要とされない点である。図４および５の送信機は、１２．５ｍＷの電力を消費し、電力効率（使用可能電力に対して使用された電力）は６９％であり、図１の送信機の電力効率５９％と比較すると意味がある。
【００３３】
必要ならば、図４および５の２部分からなるデジタルチップの特徴を図２および３の送信機の電圧ブーストの特徴に組み合わせて、アナログ回路用のさらに大きな電力も達成できる。こうして、２．５ｍＷを消費するデジタル回路によれば、バス３０上のＶｄｄａ電圧は、アナログ回路内の電力が最大約１５．５ｍＷであるように、６．５ボルト程度にまで増大させられる。
【００３４】
図６は、図４および５の実施形態の変形を示す。ここでは直流／直流変換器５８が削除され、バス上の電圧Ｖｄｄは、約４．３ボルトであって、アナログチップおよび積み重ねられたデジタルチップの双方に与えられる。バス３０は、先の実施形態の場合のように、アナログ回路へＶｄｄで電力を供給し、また、図４および５の実施形態におけるバス６０に接続されたデジタル回路にＶｄｄで電力を供給する。したがって、バス３０は、アナログ回路４４，検出回路１６、充電回路１８および入出力回路のアナログ部分５６ａにだけでなく、入出力回路５６内のモデム７４、レベルシフト回路４８、チップ１２０上のアナログ／デジタル変換器４２のデジタル回路４６に＋４．３ボルトで電力を供給する正の電力バスである。図４および５の実施形態の場合のように、レベルシフトインタフェース１２４は、デジタル回路間のレベルシフトを行うだけでなく、電圧Ｖｄｄ／２（例えば、＋２．１５ボルト）を与える。したがって、インタフェース１２４は、チップ１２０上のモデム７４、デジタル回路４６およびレベルシフタ４８のための低電圧、つまりより負側の電力バスを形成し、かつチップ１２２上のマイクロプロセッサ５０、メモリ５２、クロック５４および入出力回路５６の他のデジタル回路５６ｄに対する正の電力バスを形成する。バス３２は、送信機のアナログ回路のためだけでなく、チップ１２２のための負側の電力バスである。
【００３５】
図６に示した回路の主要な効果は、直流／直流変換器を除去した点である。さらに、デジタル回路のために使用できる４．３ボルト（各チップ１２０および１２２用に２．１５ボルトずつ）によって、電力効率は７２％に上昇される。
【００３６】
こうして本発明は、使用可能な電力に影響を与えず、また、センサのキャパシタンスや送信機のサンプル速度を変化させることなく、分解能を増大させることができ、ノイズを減らすことができる送信機を提供する。回路は、送信機のアナログ部分とデジタル部分を分離して分解能を増大させ、より効率的に電力を使用するように、デジタル回路用の電力段を提供する。２４ビット程度にまで増大された分解能により、送信機のスパン数は４０％まで減少させることができ、これは、範囲能の増大と製造コストの低減とをもたらす。
【００３７】
本発明を、好ましい実施形態を参照して説明したが、当業者は形状および細部において本発明の範囲から逸脱しないで変形できることを認識できるであろう。
【図面の簡単な説明】
【図１】従来技術の工業用プロセス制御送信機のブロック回路図である。
【図２】本発明に係る工業用プロセス制御送信機の第１実施形態のブロック回路図である。
【図３】図２に示した回路の物理的表示である。
【図４】本発明に係る工業用プロセス制御送信機の第２実施形態のデジタル回路の物理的レイアウト図である。
【図５】本発明に係る工業用プロセス制御送信機の第２実施形態のブロック回路図である。
【図６】本発明に係る工業用プロセス制御送信機の第３実施形態のブロック回路図である。
【符号の説明】
１２……線式プロセス制御ループ、１４……センサ、１６……センサ検出回路、１８……センサ充電回路、３０，３２……電力バス、４０……送信機、４２……アナログ／デジタル変換器、４４……アナログ回路、４６……デジタル回路、４８……レベルシフト回路、５０……マイクロプロセッサ、５２……メモリ、５４……クロック、５６……入出力回路、５８……直流／直流変換器、６０……バス、７４……モデム
【図１】
2004506972.tif 000003
【図２】
2004506972.tif 000004
【図３】
2004506972.tif 000005
【図４】
2004506972.tif 000006
【図５】
2004506972.tif 000007
【図６】
2004506972.tif 000008
【国際公開パンフレット】
2004506972.tif 000009
2004506972.tif 000010
2004506972.tif 000011
2004506972.tif 000012
2004506972.tif 000013
2004506972.tif 000014
2004506972.tif 000015
2004506972.tif 000016
2004506972.tif 000017
2004506972.tif 000018
2004506972.tif 000019
2004506972.tif 000020
2004506972.tif 000021
2004506972.tif 000022
2004506972.tif 000023
2004506972.tif 000024
2004506972.tif 000025
2004506972.tif 000026
2004506972.tif 000027
2004506972.tif 000028
2004506972.tif 000029
2004506972.tif 000030
2004506972.tif 000031
2004506972.tif 000032
2004506972.tif 000033
2004506972.tif 000034
2004506972.tif 000035
2004506972.tif 000036
2004506972.tif 000037
2004506972.tif 000038
2004506972.tif 000039
2004506972.tif 000040
2004506972.tif 000041
2004506972.tif 000042
【国際公開パンフレット（コレクトバージョン）】
2004506972.tif 000043
2004506972.tif 000044
【国際公開パンフレット（コレクトバージョン）】
2004506972.tif 000045
2004506972.tif 000046
【国際調査報告】
2004506972.tif 000047
2004506972.tif 000048