(57)【要約】ピン数を削減したシリアル圧縮バス・インタフェース回路は、複数のデータ・ソースからの時分割多重化済みシリアル・データを受け取るように適合された単一のシリアル・データ入力線を有するシリアル−パラレル変換器を備える。イネーブル論理回路は、時分割多重化済みシリアル・データが有効である複数のデータを使用する装置それぞれを識別する少なくとも１つのデータ有効信号を入力するように適合される。
2004514379.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ・ソースからの時分割多重化済みシリアル・データ（ＣＢ＿ＤＡＴＡ）を受け取るように適合された単一のシリアル・データ入力線を有するシリアル−パラレル変換器（１１０）と、
前記時分割多重化済みシリアル・データが有効である複数のデータを使用する装置それぞれを識別する少なくとも１つのデータ有効信号（ＣＢ＿ＤＶ）を入力するように適合されたイネーブル論理回路（１１２）とを備えるシリアル圧縮バス・インタフェース回路。
【請求項２】
前記シリアル−パラレル変換器がさらに、前記時分割多重化済みシリアル・データ（ＣＢ＿ＤＡＴＡ）をパラレル・データ（ＣＤＡＴＡ）に変換するように適合され、且つ前記パラレル・データを前記複数のデータを使用する装置に出力するように適合された、請求項１に記載のシリアル圧縮バス・インタフェース回路。
【請求項３】
前記複数のデータを使用する装置のうちの少なくとも１つについての前記時分割多重化済みシリアル・データ（ＣＢ＿ＤＡＴＡ）を要求する少なくとも１つの要求信号（ＣＢ＿ＲＥＱ）を出力するように適合された要求制御回路（１１４）をさらに備える、請求項１に記載のシリアル圧縮バス・インタフェース回路。
【請求項４】
前記少なくとも１つのデータ有効信号と、前記少なくとも１つの要求信号とのうちの少なくとも一方を符号化して前記複数のデータを使用する装置のうちの複数と対応するように適合された少なくとも１つのエンコーダをさらに備える、請求項３に記載のシリアル圧縮バス・インタフェース回路。
【請求項５】
前記要求制御回路（１１４）がさらに、前記少なくとも１つの要求信号（ＣＢ＿ＲＥＱ）を符号化して前記複数のデータを使用する装置のうちの複数と対応するように適合された、請求項３に記載のシリアル圧縮バス・インタフェース回路。
【請求項６】
複数のデータ・ソースからのシリアル圧縮データを、複数のデータを使用する装置に送る方法であって、
前記複数のデータ・ソースからの前記シリアル圧縮データ（ＣＢ＿ＤＡＴＡ）を時分割多重化して、時分割多重化済みシリアル圧縮データ（ＣＤＡＴＡ）を生成するステップと、
前記時分割多重化済みシリアル圧縮データを前記複数のデータを使用する装置に送るステップとを含んでいる方法。
【請求項７】
前記送るステップが、前記時分割多重化済みシリアル圧縮データを単一のデータ線上で送る、請求項６に記載の方法。
【請求項８】
前記時分割多重化済みシリアル圧縮データが前記複数のデータを使用する装置のうちの１つまたは複数に対して有効であることを示すためのデータ有効信号（ＣＢ＿ＤＶ）を符号化するステップをさらに含んでいる、請求項６に記載の方法。
【請求項９】
前記時分割多重化済みシリアル圧縮データが前記複数のデータを使用する装置のうちの１つまたは複数から要求されることを示すための要求信号（ＣＢ＿ＲＥＱ）を符号化するステップをさらに含んでいる、請求項６に記載の方法。
【請求項１０】
複数のデータ・ソースからのシリアル圧縮データを、複数のデータを使用する装置に送る方法であって、
前記複数のデータ・ソースからのシリアル圧縮パケット・データ（ＣＢ＿ＤＡＴＡ）を交互に配置して時分割多重化済みシリアル圧縮データ（ＣＤＡＴＡ）を生成するステップと、
前記時分割多重化済みシリアル圧縮データを前記複数のデータを使用する装置に送るステップとを含んでいる方法。
【発明の詳細な説明】
【０００１】
（産業上の利用分野）
本発明は、一般に、ディジタル・データ通信に関し、より詳細には、ピン数を削減したシリアル圧縮バス・インタフェース（ｓｅｒｉａｌ　ｃｏｍｐｒｅｓｓｅｄ　ｂｕｓ　ｉｎｔｅｒｆａｃｅ）回路および複数のデータ・ソースからのシリアル圧縮データを、複数のデータを使用する装置に送る方法に関する。
【０００２】
（発明の背景）
従来のシリアル圧縮データ・バスは、単一の圧縮データ・ストリーム専用である。さらに、このようなバスは、少なくとも３〜４本のピンを必要とする。典型的な３ワイヤ（線）インタフェースは、シリアル・データ（ｓｅｒｉａｌ　ｄａｔａ）信号、クロック（ｃｌｏｃｋ）信号、および、同期（ｓｙｎｃ）またはフレーム（ｆｒａｍｉｎｇ）信号からなる。データは固定サイズのパケットで転送され、同期またはフレーム信号をアクティブ（活動状態）に作動することによってパケットの第１ビットが示される。
【０００３】
これに代わる３ワイヤ（線）インタフェースは、同期（ｓｙｎｃ）信号を有効（ｖａｌｉｄ）信号で置き換えたものである。有効信号は、データがいつインタフェース上で有効かを示す。前述のインタフェースと同様、このインタフェースもまた、パケットが固定長である必要がある。パケットの第１ビットは、有効信号をアクティブに作動することによって示される。次いで、有効信号は、パケットの存続期間にわたってアクティブに保持する必要があり、パケットの終わりでロー（ｌｏｗ：低）に作動される。有効信号が非アクティブのときは、データは受信デバイスにより無視される。有効信号のアクティブへのエッジ（ｅｄｇｅ：端）を使用してパケットの第１ビットが示されるので、有効信号は、パケット間で少なくとも１ビット期間にわたって非アクティブに作動されなければならない。
【０００４】
広く受け入れられているシリアル転送インタフェースは、４本のワイヤ（線）を使用してデータ信号、クロック信号、同期信号、および有効信号を転送するものである。３ワイヤ（線）インタフェースのように、同期信号がアクティブに作動されてパケットの第１ビットが示される。同様に、有効信号を使用して、データがいつインタフェース上で有効であるかが識別される。この手法は、パケット期間内にデータ・ギャップ（ｇａｐ：隙間）が存在し得るというフレキシビリティ（適応性）の追加を与える。また、同期信号が新しいパケットの開始を示すので、連続するパケット間のギャップ（ｇａｐ：隙間）は必要ない。
【０００５】
現在の技術では、複数の圧縮データ・ストリームを転送可能なシリアル圧縮データ・バスが必要とされている。さらに、従来のシリアル圧縮データ・バスに必要なピンの総数に対してピンの総数を削減したシリアル圧縮データ・バス・インタフェースも必要とされている。
【０００６】
（発明の概要）
前述の問題、並びに従来技術における他の関連問題を、本発明によるピン数を削減したシリアル圧縮バス・インタフェース回路および複数のデータ・ソースからのシリアル圧縮データを、複数のデータを使用する装置に送る方法によって解決する。
【０００７】
本発明は有利にも、複数の圧縮データ・ストリームを共用データ線上に時分割多重化（ｔｉｍｅ−ｄｉｖｉｓｉｏｎ　ｍｕｌｔｉｐｌｅｘ）することにより、従来のシリアル圧縮バスに関連するピン数を削減する。さらに、本発明は有利にも、従来のシリアル圧縮バス中で行われていたように各圧縮データ・ストリームごとに固有のハンドシェーク（ｈａｎｄｓｈａｋｅ）信号の対を使用するのではなく、データ有効（ｄａｔａ　ｖａｌｉｄ）ハンドシェーク信号およびデータ要求（ｄａｔａ　ｒｅｑｕｅｓｔ）ハンドシェーク信号を符号化（エンコード）する。
【０００８】
本発明のこれらおよび他の態様、特徴、および利点は、添付の図面を参照し、以下の好ましい実施形態の詳細な説明から明らかになるであろう。
【０００９】
（好ましい実施形態の詳細な説明）
本発明は、様々な形式のハードウェア、ソフトウェア、ファームウェア、特定目的のプロセッサ、またはこれらの組合せにおいて実施できることを理解されたい。好ましくは、本発明はハードウェアとソフトウェアの組合せとして実施される。
【００１０】
さらに、添付の図に示す構成要素であるシステム構成部品の幾つかはソフトウェア中に実装することができるので、システム構成部品間の実際の結合は、本発明がプログラムされる方式に応じて異なる場合があることも理解されたい。本明細書の教示があれば、関連分野の当業者なら、本発明のこれらおよび類似の実装形態を創案することができるであろう。
【００１１】
図１は、本発明の例示的な実施形態によるシリアル圧縮バス１００およびシリアル圧縮バス・インタフェース回路１９９のブロック図である。この例示的な実施形態では、シリアル・データがバス１００を通って集積回路（ＩＣ）に入る。バス１００は、複数のデータ・ソース（源）それぞれの間で時間多重化される単一のシリアル・データ線を用いて実現される。種々のデータ・ソースからのパケット・データは、単一のシリアル・データ線上にバイト境界上で交互に配置される。各データ・ソースは、受信アプリケーション・デバイス中の１つまたは複数のデータを使用する装置（ｃｏｎｓｕｍｅｒ：コンシューマ）に転送される。本明細書で「アプリケーション（ａｐｐｌｉｃａｔｉｏｎ）」という用語は、例えばＭＰＥＧ２ビデオ・デコーダやＡＣ−３オーディオ・デコーダなど、圧縮データ・ストリームを受信して使用する装置（ｃｏｎｓｕｍｅｒ）またはプロセッサのことをいう。
【００１２】
複数の同時オーディオ・ストリームおよびビデオ・ストリームを復号して提示することをサポートするために、バス１００は、７つまでの別々のアプリケーション・デコーダに対するサポートを有することになる。即ち、バス１００は、７つのアプリケーション・デコーダに対応する７つの圧縮データ・ストリームを転送することができる。図１の例示的な実施形態では、７つの圧縮データ・ストリームの使用を示しているが、本発明はこのようなものに限定されるものではなく、従って、本発明の趣旨および範囲を維持しながら、本発明により任意の実施可能な数の圧縮データ・ストリームを採用できることを理解されたい。
【００１３】
現在の技術では、７つの圧縮データ・ストリームは、７つの圧縮データ・インタフェースを介して転送される。これらの各インタフェースは、通常、少なくとも３つの信号からなり、７つの圧縮データ・ストリームに対しては合計２１個の信号を必要とする。本発明によれば、バス１００は、ＣＢ＿ＣＬＫ、ＣＢ＿ＤＡＴＡ、ＣＢ＿ＤＶ［２：０］、ＣＢ＿ＲＥＱ［３：０］の９つの外部信号を介して７つの圧縮データ・ストリームを転送する。７つの圧縮データ・ストリームを共用データ線上に時分割多重化することにより、バス１００のピン数が削減される。また、バス１００のピン数は、各圧縮データ・ストリームごとに固有のハンドシェーク信号対を使用するのではなく、ＤＶ（Ｄａｔａ　Ｖａｌｉｄ：データ有効）およびＲＥＱ（ｄａｔａ　ＲＥＱｕｅｓｔ：データ要求）のハンドシェーク信号を符号化することにより削減される。
【００１４】
バス１００は、ＣＢ＿ＣＬＫ、ＣＢ＿ＤＡＴＡ、ＣＢ＿ＤＶ［２：０］の５つの入力を含んでいる。ＣＢ＿ＣＬＫ信号は、圧縮バス・シリアル・クロックであり、最大速度１００ＭＨｚをサポートする。ＣＢ＿ＤＡＴＡ信号は、圧縮バス・シリアル・データであり、ＣＢ＿ＣＬＫの立ち上がりで有効になる。ＣＢ＿ＤＶ［２：０］信号は、サポートされる７つのアプリケーション・デバイスの１つについてＣＢ＿ＤＡＴＡ上のデータが有効であることを示す。
【００１５】
ＢＵＦ＿ＦＵＬＬ［６：０］信号はそれぞれ、圧縮データ・バッファを表す。本明細書で「圧縮データ・バッファ」という語句と「ＦＩＦＯ」（先入れ先出し）という語は、交換可能に使用されていることを理解されたい。ＢＵＦ＿ＦＵＬＬ［６：０］信号の１つが“１”に設定されているとき、これは、対応する圧縮データ・バッファが一杯でありデータをそれ以上受け入れられないことを示す。
【００１６】
バス１００は、ＣＢ＿ＲＥＱ［３：０］の出力を含んでいる。ＣＢ＿ＲＥＱ［３：０］信号は、少なくとも１つのアプリケーション・デバイスからの要求（ｒｅｑｕｅｓｔ）に対応する。
【００１７】
ＢＵＦ＿ＳＥＬ［６：０］信号はそれぞれ、アプリケーション・デバイスを表す。ＢＵＦ＿ＳＥＬ［６：０］信号の１つが“１”に設定されているとき、これは、そのアプリケーション特有のＦＩＦＯからデータが削除されて、共通のトランスポート（転送）デマルチプレクス回路１５０に送られることを示す。
【００１８】
バス・インタフェース回路１９９は、シリアル−パラレル変換器（ｓｅｒｉａｌ−ｔｏ−ｐａｒａｌｌｅｌ　ｃｏｎｖｅｒｔｅｒ）１１０、イネーブル論理（ロジック）回路１１２、および要求制御（ｒｅｑｕｅｓｔ　ｃｏｎｔｒｏｌ）回路１１４を含んでいる。バス・インタフェース回路１９９は、複数の圧縮データ・バッファ１３０〜１３６に結合され、これらの圧縮データ・バッファは、マルチプレクサ１４０およびトランスポート（転送）デマルチプレクサ１５０を介してメイン・メモリに結合される。シリアル−パラレル変換器１１０、イネーブル論理回路１１２、および要求制御回路１１４からの信号を使用して、複数の圧縮データ・バッファ１３０〜１３６にデータが書き込まれる。
【００１９】
シリアル−パラレル変換器１１０は、シリアル・データをパラレル・データに変換する。シリアル・データは、時分割多重化され、ＣＢ＿ＤＡＴＡ信号により入力される。パラレル・データは、８ビット（１バイト）幅であり、ＣＤＡＴＡ信号により出力される。ＣＤＡＴＡ信号は、複数の圧縮データ・バッファ１３０〜１３６に供給される。
【００２０】
イネーブル論理回路１１２は、それに入力されるＣＢ＿ＤＶ［２：０］信号に基づいて、データを書き込む特定の圧縮データ・バッファを選択する。従って、イネーブル論理回路１１２はＢＵＦ＿ＳＥＬ［６：０］信号を出力する。
【００２１】
要求制御回路１１４は、ＢＵＦ＿ＦＵＬＬ［６：０］信号を入力し、ＣＢ＿ＲＥＱ［３：０］信号を出力する。従って、要求制御回路１１４は、１つまたは複数の圧縮データ・バッファ１３０〜１３６が一杯でありそのため追加のデータを書き込めないことを示す。
【００２２】
前述のように、ＣＢ＿ＤＶ［２：０］信号を使用して、７つのアプリケーションＦＩＦＯ１３０〜１３６の１つに対して有効データがＣＢ＿ＤＡＴＡ上に存在することが示される。図２は、本発明の例示的な実施形態による、ＣＢ＿ＤＶ［２：０］信号の符号化を示す図である。この符号化は、データをビデオ・デコーダ中にストローブするための３つの別々のストローブ（ｓｔｒｏｂｅ）信号をサポートする外部ＩＣが、バス１００と協働しながら２つの圧縮ビデオ・ストリームおよび１つの圧縮オーディオ・ストリームをサポートすることができるように選択されている。ＣＢ＿ＤＶ［２：０］信号は、ＣＢ＿ＣＬＫ信号の立ち上がりエッジ（ｅｄｇｅ：端）で変更される。ＣＢ＿ＤＶ［２：０］信号は、最小限の８つのＣＢ＿ＣＬＫサイクル、および８つのＣＢ＿ＣＬＫサイクルの倍数についての状態を保持することになる。ＣＢ＿ＤＡＴＡ信号上にあるデータは、一度に１つのアプリケーションＦＩＦＯに対してのみ有効になり得る。
【００２３】
前述のように、各アプリケーションごとのシリアル・データは、バイト幅のパラレル形式（フォーマット）に変換され、適切な圧縮データ・バッファに転送される。各アプリケーション・デバイスにつき、１つのＦＩＦＯ（ＦＩＦＯ１３０〜１３６のうちの１つ）が実現される。すべてのアプリケーション・デバイスについて受け取られる総データ・レートが、すべての入力チャネルの最大データ・レートの合計を超えることができないことを理解されたい。
【００２４】
ＣＢ＿ＲＥＱ［３：０］信号を使用して、各アプリケーション・デバイス１３０〜１３６ごとの圧縮データが要求される。アプリケーションのＦＩＦＯ中に利用可能な空間があるときは、対応するＣＢ＿ＲＥＱ線がハイ（ｈｉｇｈ：高）に駆動される。アプリケーションのＦＩＦＯ中に利用可能な空間がないときは、対応するＣＢ＿ＲＥＱ線がロー（ｌｏｗ：低）に駆動される。ＣＢ＿ＲＥＱ［３：０］線の何本かが同時にハイ（高）になる場合もある。
【００２５】
本発明の例示的な実施形態では、ＣＢ＿ＲＥＱ［３：０］は、４個もの固有アプリケーション・デバイスからのデータ要求を一意的に識別することができる。この実施形態では、４つのアプリケーション・デバイスが、単一のＣＢ＿ＲＥＱ線を共用するようにグループ化されることを理解されたい。但し、本発明は、どんな特定のアプリケーション・デバイスのグループ化も、アプリケーション・デバイス間でのＣＢ＿ＲＥＱ線の共用も、必須とはしない点を理解されたい。本明細書に開示する本発明の教示があれば、関連分野の当業者なら、利用可能なＣＢ＿ＲＥＱ線を共用するための異なるアプリケーション・デバイス・グループ化を、または各アプリケーション・デバイスからの要求を一意的に識別することのできる本発明の実装形態を、容易に創案するであろう。図３は、本発明の例示的な実施形態による、ＣＢ＿ＲＥＱ［３：０］信号の符号化を示す図である。
【００２６】
ＣＢ＿ＲＥＱ［１］信号は、ＰＩＰ／記録チャネル・ビデオにマッピング（ｍａｐｐｉｎｇ）する。システム内で、単一のブロードキャスト（放送）中継器（ｔｒａｎｓｐｏｎｄｅｒ）上に複数のビデオが在ることが有り得る。単一の中継器上に在る４つまでのビデオを同時に復号できるようにするために、ＣＢ＿ＲＥＱ［１］信号は、実際には４つの別々の圧縮データ・バッファにマッピングされる（ｍａｐｐｅｄ）。ＣＢ＿ＲＥＱ［１］信号にマッピングされたすべての圧縮データ・バッファは、データを受け入れる用意ができて、次いでＣＢ＿ＲＥＱ［１］信号はハイ（高）に駆動される。ＣＢ＿ＲＥＱ［１］信号にマッピングされたバッファの何れかでデータを受け取る用意ができていない場合は、ＣＢ＿ＲＥＱ［１］信号はロー（低）に保持される。中継器によって搬送されるデータが、存在するすべてのビデオの同時ビデオ復号を可能にするような方法で多重化されていない場合は、ＣＢ＿ＲＥＱ［１］によってサービスされる１つまたは複数のビット・バッファをアンダーフロー（ｕｎｄｅｒｆｌｏｗ）する可能性がある。本明細書中では、この状況から回復するための規定は定めていない。しかし、本明細書に開示する本発明の教示があれば、関連分野の当業者なら、本発明の趣旨および範囲を維持してアンダーフロー状況から回復できるようにするバス１００の様々な変更構成を容易に創案するであろう。図４は、本発明の例示的な実施形態による、バス１００の幾つかの信号のタイミング関係を示すタイミング図である。図５は、本発明の例示的な実施形態による、バス１００の幾つかの信号のタイミング・パラメータを幾つか示す図である。
【００２７】
例示的な実施形態について添付の図面を参照しながら本明細書に述べたが、本システムおよび方法はこれらの厳密な実施形態に限定されるものではなく、当業者なら本発明の範囲および趣旨を逸脱することなくこれらに様々な他の変更および変形を加えることができることを理解されたい。このような変更および変形はすべて、本願の特許請求の範囲で定義する本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【図１】
本発明の例示的な実施形態による、シリアル圧縮バスおよびシリアル圧縮バス・インタフェース回路のブロック図である。
【図２】
本発明の例示的な実施形態による、ＣＢ＿ＤＶ［２：０］信号の符号化を示す図である。
【図３】
本発明の例示的な実施形態による、ＣＢ＿ＲＥＱ［３：０］信号の符号化を示す図である。
【図４】
本発明の例示的な実施形態による、バスの幾つかの信号のタイミング関係を示すタイミング図である。
【図５】
本発明の例示的な実施形態による、バスの幾つかの信号のタイミング・パラメータを幾つか示す図である。
【図１】
2004514379.tif 000003
【図２】
2004514379.tif 000004
【図３】
2004514379.tif 000005
【図４】
2004514379.tif 000006
【図５】
2004514379.tif 000007
【国際公開パンフレット】
2004514379.tif 000008
2004514379.tif 000009
2004514379.tif 000010
2004514379.tif 000011
2004514379.tif 000012
2004514379.tif 000013
2004514379.tif 000014
2004514379.tif 000015
2004514379.tif 000016
2004514379.tif 000017
2004514379.tif 000018
2004514379.tif 000019
2004514379.tif 000020
2004514379.tif 000021
2004514379.tif 000022
2004514379.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004514379.tif 000024
2004514379.tif 000025
【国際調査報告】
2004514379.tif 000026
2004514379.tif 000027