(57)【要約】本発明は、行と列の交点に配置されたセルで構成されるプラズマ・パネル用の駆動回路に関し、その駆動回路は、パネルの各列毎に、電圧ウィンドウを印加することによって列を選択するための列駆動ユニット（１４’）を備え、前記列は、近くの列が選択されるか否かに応じて別々のキャパシタンス（Ｃ２）を有し、各駆動ユニット（１４’）は、前記電圧ウィンドウの低から高の遷移の間に第１の所定所要時間で前記キャパシタンスを変更するための第１の手段（Ｔ１、Ｃ、ＣＳ１）と、前記電圧ウィンドウの高から低の遷移の間に第２の所定所要時間で前記キャパシタンスを放電するための第２の手段（Ｔ２、２８）とを備え、前記第２の手段は、前記列の近くの列が選択されたか否かを示すデータ（Ｑｉ−１、Ｑｉ＋１）から得られた前記キャパシタンスの推定値に基づいて制御される。
2004514177.tif 000002
【特許請求の範囲】
【請求項１】
行（４）と列（６）の交点に配列されたセル（２）で形成されるプラズマ・スクリーンを制御するための回路であって、
印加中は前記列が第１の所定電圧（ＶＰＰ）に実質的に等しい第１の電圧にされてから第２の所定電圧（ＧＮＤ）に実質的に等しい第２の電圧にされるような方形電圧パルスを前記列に印加することによって自らに関連する前記列の選択を可能にする列制御ブロック（１４’、１４”）、を各スクリーン列ごとに含み、
前記列は、隣接する列が選択されるか否かに応じて異なるキャパシタンス（Ｃ２）を有し、
各列制御ブロック（１４’、１４”）が、前記列が前記第１の電圧にされるときに第１の所定所要時間で前記列のキャパシタを充電するように適合された第１の手段と、前記列が前記第２の電圧にされるときに第２の所定所要時間で前記列のキャパシタを充電するための第２の手段とを含み、
前記第２の手段が、制御手段（２８）によって、前記列に隣接する列の選択または非選択を示すデータ（Ｑｉ−１、Ｑｉ＋１）から得られた前記列のキャパシタンスの推定値に応じて制御されることを特徴とする、回路。
【請求項２】
前記第２の手段が、前記列の前記キャパシタを第２の電圧にむけて放電させるための電流が流れることを可能にする第１のトランジスタ（Ｔ２）を含み、前記第１のトランジスタ（Ｔ２）を通って流れる前記電流は、前記列の前記キャパシタの放電時間が前記第２の所定所要時間に対応するように、前記列のキャパシタンスの推定値に応じて制御される、請求項１に記載の制御回路。
【請求項３】
前記制御手段（２８）が、前記第１のトランジスタ（Ｔ２）の制御端子に、前記列のキャパシタンスの推定値に応じた制御電圧を供給する、請求項２に記載の制御回路。
【請求項４】
前記制御電圧が、前記列の前記キャパシタの放電時間を調節するためにさらに調節可能である、請求項３に記載の制御回路。
【請求項５】
前記第１の手段が、前記列の近くの列の選択または非選択を示すデータ（Ｑｉ−１、Ｑｉ＋１）から得られた前記列のキャパシタンスの推定値に応じて制御される、請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記第１の手段が、
電流が前記列を流れることを可能にする、第２のトランジスタ（Ｔ１１）と、
前記第２のトランジスタ（Ｔ１１）とともに電流ミラーを形成するように接続された第３のトランジスタ（Ｔ１４）とを含み、前記第３のトランジスタを通って流れる電流が、前記第２のトランジスタを通って流れる電流を決定し、
前記第１の手段が、第１の電流源（ＣＳ３）を含み、前記第１の電流源により提供される電流が、前記第２のトランジスタ（Ｔ１１）を通って流れる電流が前記第１の所定所要時間で前記列の前記キャパシタを充電するように、前記第３のトランジスタ（Ｔ１４）を通って流れ、前記列キャパシタンスに応じた値をとる、請求項５に記載の制御回路。
【請求項７】
前記第１の電流源（ＣＳ３）が、前記列の前記キャパシタの充電時間を調節するためにさらに調節可能である、請求項６に記載の制御回路。
【請求項８】
前記第１の手段が、前記列のキャパシタを充電するための電流が流れることを可能にする電圧フォロワとして接続された第４のトランジスタ（Ｔ１）を含み、前記第４のトランジスタは、前記第１の所定所要時間中に前記第２の電圧から前記第１の電圧に切り換わる電圧を、自身の制御端子上で受ける、請求項１から４のいずれかに記載の制御回路。
【請求項９】
前記第１の手段が、前記第４のトランジスタの前記制御端子と前記第２の電圧の間に接続されたキャパシタ（Ｃ）、ならびに、前記第１の電圧と前記第４のトランジスタの前記制御端子の間に接続され、前記第１の所定所要時間中に前記キャパシタに一定の電流を供給してそれを充電するように適合された第２の電流源（ＣＳ１）、を含む請求項８に記載の制御回路。
【請求項１０】
前記第２の電流源（ＣＳ１）が、前記キャパシタ（Ｃ）の充電時間を調節するために調節可能であり、また、前記第２の電流源（ＣＳ１）は、前記キャパシタ（Ｃ）の前記充電電流を供給するように接続された第５のトランジスタ（Ｔ９）と、前記第５のトランジスタとともに電流ミラーを形成するように接続された第６のトランジスタ（Ｔ１０）とを含み、
前記第６のトランジスタ（Ｔ１０）を通って流れる電流が前記第５のトランジスタ（Ｔ９）を通って流れる電流を決定し、
前記第２の電流源（ＣＳ１）は、前記第６のトランジスタ（Ｔ１０）を通って流れる前記電流を設定するために接続された第３の電流源（ＣＳ２）を含み、
前記第６のトランジスタ（Ｔ１０）および前記第３の電流源（ＣＳ２）は、場合によっては、前記プラズマ・スクリーンの全ての列制御ブロック（１４’）に共通であり、
また、前記第３の電流源と直列にそれを非活動化するためのスイッチが接続可能である、請求項９に記載の制御回路。
【発明の詳細な説明】
【０００１】
本発明は、プラズマ・スクリーンに関し、より詳細には、プラズマ・スクリーンのセルの制御に関する。
【０００２】
プラズマ・スクリーンは、行と列の交点に配列されるセルで形成される、アレイ型のスクリーンである。セルは、希ガスを充填されたキャビティおよび、少なくとも２つの制御電極を含む。所定のセルを使用することによってスクリーン上に光点を作り出すために、セルは、その制御電極間に電位差を印加することによって選択され、その後、セルのガスが、通常第３の制御電極によってイオン化される。このイオン化は、紫外線放出を伴う。光点の作成は、紫外線によって、赤、緑または青の発光材料を励起することにより行われる。
【０００３】
図１は、セル２で形成される従来のプラズマ・スクリーンの構造を示す。各セル２は、行４と列６にそれぞれ接続される２つの制御電極（図示せず）を有する。各セル２は、それと等価なキャパシタによって表わされる。行制御回路８が、各行４ごとに、熟慮された行に接続される出力を有する、行活動化／非活動化ブロック１０を含む。列制御回路１２は、各列６ごとに、熟慮された列６に接続される出力端子Ｏを有する、列制御ブロック１４を含む。各ブロック１４は、入力端子Ｅを含む。回路１２は、図示しない手段から列制御信号（ＣＯＬ）を受け取るように接続される記憶レジスタ１６も含む。レジスタ１６は、ブロック１４と同数のＱ出力を含む。各Ｑ出力は、論理スイッチ１８を経由してブロック１４の入力端子Ｅに結合される。全ての論理スイッチ１８（ここではＡＮＤゲート）は、図示しない手段によって供給される同一のイネーブル信号ＶＡＬで制御される。回路８および１２は、従来、制御回路の同一の半導体チップ上に集積される。
【０００４】
従来、プラズマ・スクリーンのセルは、行ごとに活動化される。活動化されない行は、零入力時の電圧（例えば、１５０Ｖ）をかけられる。列が非活動化電圧ＧＮＤ（０Ｖ）だとして、活動化される行は、活動化電圧（例えば、０Ｖ）にされる。そうしておいて、活動化された行で選択セルを活動化するためには、対応する列を、非活動化電圧ＧＮＤから、所定の持続時間だけ活動化電圧ＶＰＰ（８０Ｖ）にする。したがって、選択セルに対応する列は、各々、同じ振幅および同じ持続時間の方形電圧パルスをかけられる。活動化された行の非選択セルに対応する列は、電圧ＧＮＤに保たれる。したがって、活動化すべきセルは、その方形電圧パルスの間、ＶＰＰとＧＮＤの間の電圧（８０Ｖ）に等しい、列と行の間の電圧をかけられ、活動化してはならないセルは、ＧＮＤとＧＮＤの間の電圧（０Ｖ）に等しい、列と行の間の電圧をかけられる。全ての非活動化行は、零入力時の電圧（１５０Ｖ）になっている。列電圧が０Ｖか８０Ｖのどちらであっても、非活動化行のセルには、逆バイ接地がかかるので、ガスのイオン化を開始させうるような電圧はかからない。
【０００５】
図２は、従来の列制御ブロック１４を示す。Ｎ型ＭＯＳトランジスタＴ１は、電圧ＶＰＰに接続されたドレインと、出力端子Ｏに接続されたソースとを有する。Ｎ型ＭＯＳトランジスタＴ２は、出力端子Ｏに接続されたドレインと、電圧ＧＮＤに接続されたソースとを有する。ツェナーダイオード２０が、そのカソードを、トランジスタＴ１のゲートに接続され、またそのアノードを、トランジスタＴ１のソースに接続される。Ｐ型ＭＯＳトランジスタＴ３は、電圧ＶＰＰに接続されたソースと、トランジスタＴ１のゲートに接続されたドレインとを有する。Ｎ型ＭＯＳトランジスタＴ４は、トランジスタＴ１のゲートに接続されたドレインと、接地（ＧＮＤ）されたソースとを有する。Ｐ型ＭＯＳトランジスタＴ５およびＴ６は、電圧ＶＰＰに接続されたソースを有する。トランジスタＴ５のゲートは、トランジスタＴ６のドレインに接続され、トランジスタＴ６のゲートは、トランジスタＴ５のドレインに接続される。Ｎ型ＭＯＳトランジスタＴ７は、接地されたソースと、トランジスタＴ５のドレインに接続されたドレインとを有する。Ｎ型ＭＯＳトランジスタＴ８は、接地されたソースと、トランジスタＴ６のドレインに接続されたドレインとを有する。トランジスタＴ３のゲートは、トランジスタＴ６のドレインに接続される。トランジスタＴ２、Ｔ４およびＴ７のゲートは、インバータ２２を経由して入力端子Ｅに接続される。トランジスタＴ８のゲートは、インバータ２４を経由して、インバータ２２の出力に接続される。出力端子Ｏは、列６に接続される。図２では、キャパシタＣ２が列６を接地する。キャパシタＣ２は、列６と等価なキャパシタである。それは、選択列とスクリーン行の間のキャパシタンスに対応する第１のコンポーネントと、選択列とその隣接行の間のキャパシタンスに対応する第２のコンポーネントとから、主に形成される。キャパシタンスＣ２は、以下で理解されるように、値は一定ではない。
【０００６】
ブロック１４は、その入力Ｅが論理「１」（例えば、５Ｖに等しい電圧ＶＤＤ）を受けてから論理「０」（０Ｖ）を受けるとき、列６に方形電圧パルスをかけるように設けられる。入力Ｅが論理「１」をうけるとき、ブロック１４は、キャパシタＣ２を充電し、実質的にＶＰＰと等しい電圧（簡単のため、ＶＰＰと呼ぶ）にする。入力Ｅが論理「０」を受けるとき、ブロック１４は、キャパシタＣ２を放電し、列６の電圧は、ＶＰＰからＧＮＤに切り換わる。列６のキャパシタＣ２の値は、この列６の両側に隣接して配置された列にかかる電圧に依存する。したがって、列６に方形電圧パルスがかけられるとき、その２つの隣接列がいずれも方形電圧パルスをかけられなければ、この列のキャパシタＣ２は最大値になる。その２つの隣接列が方形電圧パルスをかけられるとき、キャパシタＣ２は最小値になる。また、その隣接列のうち１つだけが方形電圧パルスをかけられるとき、キャパシタＣ２は、以下中間値と呼ぶ、最大値と最小値の合計の半分に実質的に等しい値になる。
【０００７】
プラズマ・スクリーンの適切な動作のためには、各選択列に供給される方形電圧パルスの上昇時間および下降時間を、所定の最長所要時間より短くすることが重要である。方形電圧パルスの上昇にかかる最長時間は、方形電圧パルスの下降にかかる最長時間とは異なることが有り得る。簡単のため、それらを等しいと仮定しよう。方形電圧パルスの上昇／下降にかかる許容最長所要時間と、キャパシタンスＣ２の種々の値とは、プラズマ・スクリーンの各タイプごとの特徴である。所定のタイプのスクリーンについて、ブロック１４は、各々、熟慮されたタイプのスクリーンの最大キャパシタンスを備えたキャパシタＣ２を、このタイプのスクリーンについての方形電圧パルスの上昇／下降にかかる許容最長所要時間よりも短い時間で充電（および放電）することを可能にするように、所定の電流を供給（および受け取り）するように設けられる。特に、トランジスタＴ１およびＴ２は、オンのときこの所定電流を通す動作をするようなサイズになっている。
【０００８】
しかし、キャパシタンスＣ２がその中間値または最小値をとるとき、方形電圧パルスの上昇／下降所要時間は、キャパシタンスＣ２の最大値について観察される上昇／下降所要時間よりも短くなる。したがって、ブロック１４は、隣接列の選択に応じて変わりうる所要時間の間、前述の所定電流を供給または吸収する。その結果、各ブロック１４は、キャパシタンスＣ２がその最小値をとるとき、非常に短い継続時間につき、電流消費において激しい変動を発生する。これは制御回路の電源や接地に電磁障害を生じるおそれがあり、望ましくない。
【０００９】
また、特定タイプのスクリーンを制御するようなサイズのブロック１４を有する制御回路は、他のタイプのスクリーンを制御するのには使用できないおそれがある。
【００１０】
本発明の一目的は、電磁障害を生じにくい動作を有する、プラズマ・スクリーンのセルを制御するための回路を提供することである。
【００１１】
本発明の他の一目的は、種々のタイプのプラズマ・スクリーンに容易に適合させることが可能な制御回路を提供することである。
【００１２】
これらの目的を達成するため、本発明は、行と列の交点に配列されるセルで形成されるプラズマ・スクリーンを制御するための回路であって、各スクリーン列ごとに、前記列に方形電圧パルスを印加し、その間に前記列は第１の所定電圧に実質的に等しい第１の電圧にされてから第２の所定電圧に実質的に等しい第２の電圧にされ、よって、自らが使用する列の選択を可能にする列制御ブロック、を含み、前記列は、隣接する列が選択されるか否かに従い異なるキャパシタンスを有し、各列制御ブロックは、前記列が前記第１の電圧にされるときに第１の所定所要時間で前記列のキャパシタを充電するように適合された第１の手段と、前記列が前記第２の電圧にされるときに第２の所定所要時間で前記列のキャパシタを充電するための第２の手段とを含み、前記第２の手段は、制御手段によって、前記列に隣接する列の選択または非選択を示すデータから得られる前記列のキャパシタンスの推定値に応じて制御される、回路を提供する。
【００１３】
本発明の上述および他の目的、特徴および利点は、添付の図面に則して、以下の特定の実施形態の非制限的な説明において詳細に論じられる。
【００１４】
本発明は、前記列のキャパシタがいかなる値をとろうと、各列に供給される方形電圧パルスの上昇および／または下降の時間を変わらぬ所定の値とするための手段を各列制御ブロックが含む、制御回路を提供する。
【００１５】
別々の図面において、同じ参照符号は、同じ要素を表わす。添付図では、本発明の理解に必要な要素のみを示した。
【００１６】
図３は、本発明の第１の実施形態による列制御ブロック１４’を示す。ブロック１４’は、列６に接続された出力端子Ｏを有する。列６は、キャパシタＣ２を経由して接地される。ブロック１４’は、図２と同様に接続されたトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８およびインバータ２２、２４を含む。また、本発明によれば、キャパシタＣが、トランジスタＴ１のゲートと接地の間に接続される。定電流源ＣＳ１は、電圧ＶＰＰに接続された第１の端子と、トランジスタＴ３のソースに接続された第２の端子とを有する。トランジスタＴ２のゲートは、制御手段２８の出力端子Ｏ２８に接続される。制御手段２８は、インバータ２２の出力に接続された入力端子Ｅ２８を有する。
【００１７】
入力端子Ｅが論理「１」を受けるとき、トタンジスタＴ７、Ｔ６、Ｔ４はオフになり、トタンジスタＴ８、Ｔ５、Ｔ３はオンになり、定電流源ＣＳ１から供給される電流Ｉ１が、キャパシタＣを充電する。最初キャパシタＣは放電されると仮定する。キャパシタＣの充電が定電流で行われ、トランジスタＴ１のゲート電圧は、一定の所要時間で０から最大値（実質的にＶＰＰ）に変化する。トランジスタＴ１は、電圧フォロワとして接続される。出力端子Ｏの電圧は、列６のキャパシタＣ２の値がどうであれ、一定の所要時間でトランジスタＴ１のゲート電圧とともに増大する。したがって、方形電圧パルスの上昇時間は一定となる。
【００１８】
図４は、図３の電流源ＣＳ１の実施形態を概略的に示す。電流源ＣＳ１は、電圧ＶＰＰに接続されたソースとトランジスタＴ３のソースに接続されたドレインとを有するＰ型ＭＯＳトランジスタＴ９を含む。Ｐ型ＭＯＳトランジスタＴ１０は、電圧ＶＰＰに接続されたソースと、自身のゲートに接続されたドレインとを有する。トランジスタＴ９のゲートは、トランジスタＴ１０のゲートに接続され、よって、トランジスタＴ９を通って流れる電流は、トランジスタＴ１０を通って流れる電流に比例する（単純化すると、等しい、として考慮される）。定電流源ＣＳ２は、トランジスタＴ１０のドレインに接続された第１の端子と、接地に接続された第２の端子とを有する。電流源ＣＳ２を通って流れる定電流Ｉ２は、トランジスタＴ９内で複製され、電流源ＣＳ１によって発生される電流Ｉ１の値を決定する。電流Ｉ２は、列６にかけられる方形電圧パルスの上昇時間を決定する。電流源ＣＳ２は、種々の定電流Ｉ２を供給して方形電圧パルスの上昇時間を種々のタイプのプラズマ・スクリーンの特徴に合わせて調節するために、調節可能とすることもできる。トランジスタＴ１０と電流源ＣＳ２は、制御回路の全ての列制御ブロック１４’の全ての電流源ＣＳ１に共通とすることが可能である。この場合、各ブロック１４’は、共通のトランジスタＴ１０のゲートに接続されたゲートを有するトランジスタＴ９のみを含む。また、例えばＮ型ＭＯＳトランジスタであるスイッチを、電流源ＣＳ２とトランジスタＴ１０の間に設けることも可能である。そのようなスイッチは、ブロック１４’が使用を望まれないとき、例えば、スクリーン・セルのイオン化ホールド段階にあるとき、制御回路の消耗を制限するために、電流源ＣＳ１の非活動化を行うことを可能にするであろう。
【００１９】
列制御ブロックの入力端子Ｅが、論理「０」を受けるとき、トランジスタＴ８、Ｔ５、Ｔ３、Ｔ１はオフになり、トランジスタＴ７、Ｔ６、Ｔ４はオンになる。制御手段２８が活動化され、それは３つの所定活動化電圧から選択された活動化電圧をトランジスタＴ２のゲートにかける。本発明に従い、手段２８によって供給される活動化電圧は、キャパシタＣ２の値が最大か中間か最小であるかに応じて異なり、よって、トランジスタＴ２は、それぞれ最大か中間か最小の電流を通り抜けさせ、またキャパシタＣ２の放電所要時間が一定になる。制御手段２８は、３つの制御端子ＱｉとＱｉ−１とＱｉ＋１とを含む。端子Ｑｉは、階数ｉである熟慮された列６の制御ブロック１４’の入力Ｅに結合されるレジスタ１６のＱ出力に接続される。端子Ｑｉ−１は、階数ｉ−１である前列の制御ブロック１４’に結合されるレジスタ１６のＱ出力に接続される。端子Ｑｉ＋１は、階数ｉ＋１である次列の制御ブロック１４’に結合されるレジスタ１６の出力Ｑに接続される。
【００２０】
図５は、図３の制御手段２８の演算を示す。入力端子Ｅ２８が論理「０」を受けるとき、ブロック１４’は方形電圧パルスの上昇を制御し、出力端子Ｏ２８は、接地され、トランジスタＴ２をオフにする。入力端子Ｅ２８が論理「１」を受けかつ端子Ｑｉが論理「０」を受けるとき、制御ブロック１４’に接続されている列６は選択されない。そのとき出力端子Ｏ２８は、論理値「１」をとり、トランジスタＴ２は、オンにされ、キャパシタＣ２を接地に接続する。入力端子Ｅ２８が論理「１」を受けかつ端子Ｑｉが論理「１」を受けるとき、制御ブロック１４’は方形電圧パルスの下降を制御する。入力端子Ｅ２８が論理「１」を受けかつ端子Ｑｉが論理「１」を受けかつ端子Ｑｉ−１および端子Ｑｉ＋１が論理「０」を受ける（列６に隣接する列が全く選択されない）とき、出力端子Ｏ２８は、電圧Ｖｍａｘ（最大）になる。入力端子Ｅ２８が論理「１」を受けかつ端子Ｑｉが論理「１」を受けかつ端子Ｑｉ−１および端子Ｑｉ＋１のうちいずれか１つが論理「０」を受ける（列６に隣接する列のいずれか１列だけが選択される）とき、出力端子Ｏ２８は、電圧Ｖｍｅｄ（中間）になる。入力端子Ｅ２８が論理「１」を受けかつ端子ＱｉとＱｉ−１と端子Ｑｉ＋１とが論理「１」を受ける（列６に隣接する２つの列とも選択される）とき、出力端子Ｏ２８は、電圧Ｖｍｉｎ（最小）になる。電圧Ｖｍａｘ、Ｖｍｅｄ、Ｖｍｉｎは、電圧ＶＤＤよりも小さく、キャパシタンスＣ２がそれぞれ最大、中間、最小の値を有するときに、一定した時間で電圧ＶＰＰから接地にまでキャパシタＣ２を放電させるのに適合された電流Ｉｍａｘ、Ｉｍｅｄ、Ｉｍｉｎをそれぞれ通り抜けさせるようにトランジスタＴ２を制御するように、選択される。
【００２１】
電圧Ｖｍａｘ、Ｖｍｅｄ、Ｖｍｉｎは、制御回路を様々なタイプのプラズマ・スクリーンに適合させるために、調節可能な電圧源によって発生させることができることに留意されたい。
【００２２】
図６は、制御ブロック１４’の構成の一例をさらに詳細に示す。図６で、手段２８は、インバータと、ＮＡＮＤゲートと、Ｘ−ＯＲゲートと、スイッチとして組み立てられたトランジスタとによって構成されるが、当業者であれば、同じ機能を有する手段２８を、他の素子によって容易に形成できよう。また、図６では、トランジスタＴ４のゲートが、２つの直列接続インバータ２３、２５を経由してインバータ２２の出力に接続されている。
【００２３】
図７は、本発明の第２の実施形態による列制御ブロック１４”を概略的に示す。ブロック１４”は、入力端子Ｅと出力端子Ｏを含む。ブロック１４”は、電圧ＶＰＰに接続されたソースと端子Ｏに接続されたドレインとを有する、Ｐ型ＭＯＳトランジスタＴ１１を含む。Ｎ型ＭＯＳトランジスタＴ２は、接地に接続されたソースとトランジスタ１１のドレインに接続されたドレインとを有する。トランジスタＴ２のゲートは、３つの制御端子Ｑｉ、Ｑｉ−１、Ｑｉ＋１を有する、制御手段２８の出力Ｏ２８に接続される。端子Ｑｉ、Ｑｉ−１、Ｑｉ＋１は、図３に関して説明したようにレジスタ１６に接続される。手段２８は、インバータ２２を経由して端子Ｅに接続された入力端子Ｅ２８を有する。Ｐ型ＭＯＳトランジスタＴ１２は、電圧ＶＰＰに接続されたソースとトランジスタＴ１１のゲートに接続されたドレインとを有する。トタンジスタＴ１２は、電圧ＶＰＰに接続されたソースを有しならびに相互接続されたドレインおよびソースを有する、Ｐ型ＭＯＳトランジスタＴ１３を相手に、電流ミラーを形成する。トランジスタＴ１３のドレインは、接地接続されたソースとインバータ２２の出力に接続されたゲートとを有するＮ型トランジスタＴ７のドレインに接続される。Ｐ型ＭＯＳトランジスタＴ１４は、電圧ＶＰＰに接続されたソースおよび、トランジスタＴ１４のゲートとトランジスタＴ１１のゲートとに接続されたドレインを有する。トランジスタＴ１４のドレインは、インバータ２４を経由してインバータ２２の出力に接続されたゲートを有するＮ型ＭＯＳトランジスタＴ１５のドレイン、に接続される。可変電流源ＣＳ３は、トランジスタＴ１５のソースに接続された第１の端子と接地に接続された第２の端子とを有する。電流源ＣＳ３は、端子Ｑｉ、Ｑｉ−１、Ｑｉ＋１に接続された３つの制御端子を含む。電流源ＣＳ３は、端子Ｑｉ、Ｑｉ−１、Ｑｉ＋１上で受ける信号の値に応じて３つの異なる値Ｉ３ｍａｘ、Ｉ３ｍｅｄ、Ｉ３ｍｉｎをとりえる電流Ｉ３を供給するように設けられる。電流源ＣＳ３を通って流れる電流Ｉ３に比例する、トランジスタＴ１１を通って流れる電流が、列６に供給される方形電圧パルスの上昇時間を決定する。
【００２４】
列制御ブロックの入力端子Ｅが論理「０」のとき、トランジスタＴ７、Ｔ１３、Ｔ１２はオンになり、トランジスタＴ１５、Ｔ１４、Ｔ１１がオフになり、手段２８は活動化される。前のブロック１４’でと同様に、制御手段２８は、レジスタ１６のＱ出力に応じて制御され、トランジスタＴ２のゲートに、キャパシタＣ２の放電所要時間が一定となるように３つの所定電圧から選択された活動化電圧をかける。
【００２５】
入力端子Ｅが論理「１」を受けるとき、トランジスタＴ７、Ｔ１２、Ｔ１３、Ｔ２はオフになり、トランジスタＴ１５、Ｔ１４、Ｔ１１はオンになる。トランジスタＴ１１を通って流れる電流が、キャパシタＣ２を充電する。３つの電流Ｉ３ｍａｘ、Ｉ３ｍｅｄ、Ｉ３ｍｉｎは、キャパシタンスＣ２がそれぞれ最大、中間および最小の値をとるときに方形電圧パルスの所定の一定な上昇所要時間が確実となるように適合されている。
【００２６】
図８は、図７の電流源ＣＳ３の一実施形態を非常に概略的に示す。電流源ＣＳ３は、トランジスタＴ１５のソースに接続された第１の端子Ｅ３を含む。Ｎ型ＭＯＳトランジスタＴ１６は、端子Ｅ３に接続されたドレインを有する。トランジスタＴ１６は、スイッチとして組み立てられる。トランジスタＴ１６のゲートは、バッファ回路５６の出力に接続される。Ｎ型ＭＯＳトランジスタＴ１８は、トランジスタＴ１６のソースに接続されたドレインと接地に接続されたソースとを有する。Ｎ型ＭＯＳトランジスタＴ２０は、端子Ｅ３に接続されたドレインを有する。トランジスタＴ２０は、スイッチとして組み立てられる。トランジスタＴ２０のゲートは、バッファ回路５８の出力に接続される。Ｎ型ＭＯＳトランジスタＴ２２は、トランジスタＴ２０のソースに接続されたドレインと、接地に接続されたソースとを有する。Ｎ型ＭＯＳトランジスタＴ２４は、端子Ｅ３に接続されたドレインを有する。トランジスタＴ２４は、スイッチとして組み立てられる。トランジスタＴ２４のゲートは、バッファ回路６０の出力に接続される。Ｎ型ＭＯＳトランジスタＴ２６は、トランジスタＴ２４のソースに接続されたドレインと接地に接続されたソースとを有する。Ｎ型ＭＯＳトランジスタＴ２８は、接地に接続されたソースと、定電流源ＣＳ４を経由して供給電圧ＶＤＤに接続されたドレインとを有する。トランジスタＴ２８のゲートおよびドレインは、相互接続される。トランジスタＴ２６、Ｔ２２、Ｔ１８のゲートは、トランジスタＴ２８のゲートに接続される。トランジスタＴ２６、Ｔ２２、Ｔ１８は、各々、定電流源として作用する。デコーダ６４は、それぞれ制御バッファ回路５６、５８、６０に接続された３つの出力Ｄ１、Ｄ２、Ｄ３を有する。デコーダ６４は、定電流源ＣＳ３の制御端子Ｑｉ−１、Ｑｉ、Ｑｉ＋１に対応する３つの入力端子を有する。
【００２７】
デコーダ６４の演算は、以下のようになる。端子Ｑｉのみが「１」であるとき、出力Ｄ３は「１」になり、出力Ｄ２およびＤ１は「０」になる。端子Ｑｉ−１とＱｉ＋１とのうちの１つのみおよび端子Ｑｉが「１」のとき、出力Ｄ２は「１」になり、出力Ｄ３およびＤ１は「０」になる。端子Ｑｉ、Ｑｉ−１、Ｑｉ＋１が「１」のとき、出力Ｄ１は「１」になり、出力Ｄ３およびＤ２は「０」になる。
【００２８】
キャパシタンスＣ２が最大値を有するとき、トランジスタＴ２４は、オンになり、トランジスタＴ２０およびＴ１６は、オフになる。キャパシタＣ２が中間値を有するとき、トランジスタＴ２０は、オンになり、トランジスタＴ２４およびＴ１６は、オフになる。キャパシタンスＣ２が最小値を有するとき、トランジスタＴ１６は、オンになり、トランジスタＴ２４およびＴ２０は、オフになる。トランジスタＴ２６、Ｔ２２、Ｔ１８のチャネル幅およびチャネル長さは、これらのトランジスタが、それぞれ電流Ｉ３ｍａｘ、Ｉ３ｍｅｄ、Ｉ３ｍｉｎを通り抜けさせるようになっている。電流源ＣＳ４は、不変のものでよく、あるいは、方形電圧パルスの上昇時間を種々のタイプのプラズマ・スクリーンに合わせるために調節可能なものにすることもできる。
【００２９】
本発明には、当業者には容易に想起されるような多様な代替、変更および改良が有り得る。特に、列制御ブロック１４’、１４”を形成するために使用される素子は、一例として示したに過ぎず、当業者は、本発明を、同等な機能を有する他の素子を使用する他の実施形態に容易に改造することができよう。たとえば、ＭＯＳトランジスタは、バイポーラ・トランジスタで置き換えることができよう。
【００３０】
また、説明した実施形態においては、列制御ブロック１４’および１４”が、一定の上昇時間および下降時間を有する方形電圧パルスを供給する。しかし、本発明の範囲から逸脱することなしに、これら２つの特徴を互いに分離することが可能であり、上昇時間のみが一定な或いは下降時間のみが一定な方形電圧パルスを供給する列制御ブロックを提供することが可能である。
【００３１】
また、説明した実施形態は、選択列に隣接する列の影響のみしか考慮されてきておらず各列６のキャパシタＣ２が３つの値をとれるプラズマ・スクリーンに適用される。もちろん、選択列の近くにある他の列の影響も考慮に入れることが可能であり、当業者ならキャパシタンスＣ２が３つ以上の値をとれるケースに本発明を容易に適合させることができよう。
【図面の簡単な説明】
【図１】
前に説明された制御回路を設けられたプラズマ・スクリーンの略図である。
【図２】
前に説明された従来の制御回路の列制御ブロックの略図である。
【図３】
本発明による列制御ブロックの第１の実施形態の略図である。
【図４】
図３の制御ブロックの一要素の略図である。
【図５】
図３の制御手段の演算を示す略図である。
【図６】
図３の制御ブロックの、より詳細な一発展例の図である。
【図７】
本発明による列制御ブロックの、第２の実施形態の略図である。
【図８】
図７の可変電流源の略図である。
【国際公開パンフレット】
2004514177.tif 000003
2004514177.tif 000004
2004514177.tif 000005
2004514177.tif 000006
2004514177.tif 000007
2004514177.tif 000008
2004514177.tif 000009
2004514177.tif 000010
2004514177.tif 000011
2004514177.tif 000012
2004514177.tif 000013
2004514177.tif 000014
2004514177.tif 000015
2004514177.tif 000016
2004514177.tif 000017
2004514177.tif 000018
2004514177.tif 000019
2004514177.tif 000020
2004514177.tif 000021
2004514177.tif 000022
2004514177.tif 000023
2004514177.tif 000024
2004514177.tif 000025
2004514177.tif 000026
【国際調査報告】
2004514177.tif 000027
2004514177.tif 000028
2004514177.tif 000029
2004514177.tif 000030