(57)【要約】ＡＣ９７プロトコルデバイスと非ＡＣ９７プロトコルデバイスとの間でデータ通信を並列に行なうために、音声エンコーダ／デコーダ（ＡＣ）９７プロトコルリンクが用いられる。ＡＣ９７データフレーム内のタグデータ５０２は、特定のＣＯＤＥＣ２０３、２０４、および２０５を選択して、どのデータタイムスロットを無視し、どのデータタイムスロットを受取るかを決定するよう用いられる。電話音声およびデータ通信は、タグデータ５０２および他のデータフレームタイムスロットの１つのみを用いるため、テレフォニー通信と並列に非ＡＣ９７プロトコルデバイスを用いる通信に対して１１個のスロットを利用することができる。イーサネット（Ｒ）、ホームフォーンラインネットワークアライアンス（ＨＰＮＡ）、接続機構インターフェイス（ＡＵＩ）は、この発明の実施例を用いる際に使用され得るデータ通信プロトコルのいくつかである。ＡＣ９７データ通信コントローラ２０１をさらなるロジックおよび制御ラインで変更して、非ＡＣ９７プロトコルデバイスのさらなる特性をサポートすることができる。
2004517516.tif 000002
【特許請求の範囲】
【請求項１】
ＡＣ−９７コントローラ２０１であって、前記ＡＣ−９７コントローラ２０１は、ＡＣ−９７データフレーム５０３を用いる標準ＡＣ−９７リンクを通じた非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５を介して非ＡＣ−９７からデータを送受信するよう動作することができる、ＡＣ−９７コントローラ２０１。
【請求項２】
前記ＡＣ−９７データフレーム５０３は、前記非ＡＣ−９７デバイスのデータが、前記ＡＣ−９７データフレーム５０３のスロット０内のタグビット５０２によりエンコードされるための制御情報を含む、請求項１に記載のＡＣ−９７コントローラ２０１。
【請求項３】
前記ＡＣ−９７コントローラ２０１は、非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５に前記タグデータ５０２でない制御情報を送るよう動作することができる、請求項２に記載のＡＣ−９７コントローラ２０１。
【請求項４】
前記ＡＣ−９７コントローラ２０１は、ＡＣ−９７データフレーム５０３を前記標準ＡＣ−９７リンク上で前記非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５に送信するよう動作することができ、前記ＡＣ−９７データフレーム５０３は、前記ＡＣ−９７データフレーム５０３の１つの内に並列に、複数の非ＡＣ−９７デバイス用のデータを含む、請求項１に記載のＡＣ−９７コントローラ２０１。
【請求項５】
前記ＡＣ−９７コントローラ２０１は、ＡＣ−９７データフレーム５０３を前記標準ＡＣ−９７リンク上で前記非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５に送信するよう動作することができ、前記ＡＣ−９７データフレーム５０３は、複数の非ＡＣ−９７デバイス用のデータを含み、前記ＡＣ−９７データフレーム５０３の１つの内に並列にある複数の非ＡＣ−９７デバイス用の前記データは、前記ＡＣ−９７データフレーム５０３のシーケンシャルなものにインターリーブされるか、または、前記ＡＣ−９７データフレーム５０３の１つもしくはインターリーブされたシーケンシャルなものの組合せにインターリーブされる、請求項１に記載のＡＣ−９７コントローラ２０１。
【請求項６】
標準ＡＣ−９７プロトコルリンク内のデータ通信方法であって、
ＡＣ−９７プロトコルリンク上で非ＡＣ−９７（プロトコル）エンコーディングおよびデコーディングデバイス（ＣＯＤＥＣ）２０３、２０４、および２０５をＡＣ−９７コントローラ２０１に結合するステップを含み、前記ＡＣ−９７コントローラ２０１はシステムバス２１０を介してシステムプロセッサに結合され、前記方法はさらに、
非ＡＣ−９７デバイスからの信号データを前記非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５に結合するステップと、
前記非ＡＣ−９７ＣＯＤＥＣ２０３、２０４、および２０５によって前記信号データから選択されたデータを受信してデコードし、前記受信されてデコードされた信号データを、選択された信号データを受信するＣＯＤＥＣ２０３、２０４、および２０５の各々によって、並列ＡＣ−９７データフレーム５０３にエンコードするステップと、
前記並列ＡＣ−９７データフレーム５０３に、前記ＡＣ−９７データコントローラ２０１への前記ＡＣ−９７プロトコルリンクを介して前記選択されてエンコードされたデータを送信するステップとを含む、方法。
【請求項７】
ＡＣ−９７プロトコルリンクを用いたデータ通信システムであって、
ＡＣ−９７プロトコルコントローラ２０１を含み、前記ＡＣ−９７プロトコルコントローラ２０１は、ＡＣ−９７プロトコルリンクを通じて非標準ＡＣ−９７データフレーム５０３を送受信するよう動作することができ、前記システムはさらに、
前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７プロトコルコントローラ２０１に結合されたＡＣ−９７および非ＡＣ−９７プロトコルエンコーダおよびデコーダ（ＣＯＤＥＣ）２０３、２０４、および２０５デバイスを含み、前記ＣＯＤＥＣ２０３、２０４、および２０５デバイスは、タグビット５０２およびチップ識別（ＩＤ）ビットに応答して、ＡＣ−９７データフレーム５０３から互換性のある選択されたデータを受信するよう動作することができ、さらに、ＡＣ−９７および非ＡＣ−９７デバイスから互換性のある選択された信号データを受信するよう動作することができ、前記システムはさらに、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣ２０３、２０４および２０５に結合されたＡＣ−９７および非ＡＣ−９７プロトコルデバイスを含み、
前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、ＡＣ−９７プロトコルリンクを通じてシステムプロセッサ６１０と並列に通信する、データ通信システム。
【請求項８】
前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、オーディオモデムライザ（ＡＭＲ）カード４１１を介して前記ＡＣ−９７プロトコルコントローラ２０１に結合される、請求項７に記載のデータ通信システム。
【請求項９】
前記ＡＣ−９７プロトコルコントローラ２０１は、ＡＣ−９７および非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含むことができ、前記さらなる制御信号は、前記データフレーム内に含まれていない、請求項７に記載のデータ通信システム。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、一般に、データ処理システムに関し、特に、ＡＣ−９７プロトコルおよび非ＡＣ−９７プロトコルの両方のデバイスを用いる、音声エンコーダ／デコーダ（ＡＣ）−９７プロトコルデータリンクを通じたデータ伝送に関する。
【０００２】
【背景情報】
コンピュータシステムの設計中の考慮事項では、家庭用および業務用ＰＣ産業の市場区分のすべてにおいて、データおよびイーサネット（Ｒ）伝送のために、レジスタジャック（ＲＪ）１１電話線および標準ＲＪ４５接続スキームの両方を用いることが、より一般的になっている。パーソナルコンピュータ（ＰＣ）システムの設計における別の主要な考慮事項に、消費リソースがある。ＰＣの有用性および接続性を増大させるために加えられるアイテムが増えるにつれ、ＰＣ内に利用可能なリソース（Ｉ／Ｏアドレス、割込要求／知識、ダイレクトメモリアクセス（ＤＭＡ）チャネル等）を見つけることが一層難しくなっている。
【０００３】
ＰＣの製造業者は、販売するコンピュータのコストを下げる方法を常に捜し求めている。ホスト信号処理は、広く用いられているコスト節約方法の１つである。プロセッサの速度が上がるにつれ、別個の（および高価な）スタンドアロンのデバイスでこれまで処理されていたタスクが、メインシステムプロセッサによって行なわれるようになった。単純な、低コストのインターフェイスデバイスが、入力／出力（Ｉ／Ｏ）、アナログ−デジタル（ＡＤ）およびデジタル−アナログ（ＤＡ）機能用に用いられている。メインプロセッサ内に諸機能を組み込むと、全体のシステムコストを下げるが、これらの機能の処理には依然としてシステムリソースが必要となる。
【０００４】
諸機能が組み込まれる際に生じるこれらの問題に対処するために、製造業者は、インターフェイスデータ通信標準を開発した。多くの製造業者がこれらの設計問題のいくつかに取り組むために用いる、１つの標準が現れた。インテル社（Ｉｎｔｅｌ）によって作製された、ＡＣ−９７／オーディオモデムライザ（ＡＭＲ）仕様により、１組のシステムリソースを用いるだけで、複数の音声およびモデムデバイスをシステム内に存在させることができる。ＡＣ−９７／ＡＭＲ標準は、１メガビットのイーサネット（Ｒ）トラフィックに必要とされる速度よりもかなり低い、規定された最大データ速度を用いる、時分割多重（ＴＤＭ）スキームを用いる。ＡＣ−９７仕様を用いた通信は、複数のデータストリームの使用をサポートするために、サウンドカードデバイスと、それと同時に動作する「ｖ．９０」（上り５６Ｋｂｐｓおよび下り３２．６Ｋｂｐｓで通信するための標準）モデムとを有することができる。個別のデータ接続（たとえば、ホームフォーンラインネットワークアライアンス（ＨＰＮＡ）、Ｇ．ライト（Ｇ． Ｌｉｔｅ）または標準１０ＢａｓｅＴインターフェイス）が存在する場合、これらのプロトコルを用いた通信は、ＡＣ−９７仕様の機能性の範囲内で共に動作することができる。並列に動作する複数のデータストリームは、ＡＣ−９７において「通常の」機能性と考えられるために、ＡＣ−９７における新規の通信解決策の試みはいずれも、少なくとも同レベルの同時動作が可能でなければならない。
【０００５】
現在、多くのＰＣ／マザーボードの製造業者は、システムマザーボード上に組み込まれた、（必ずしもすべてではなく）いくつかのＡＣ−９７特性を提供している。ＡＣ−９７／ＡＭＲリンクは、インテル社のＡＣ−９７仕様におけるマザーボードリソースとして規定され、ユーザ／フィールド接続とは規定されていない。このため、マザーボードの設計者は、リソースの割当てを完全に制御することができ、設計の性能および価格目標に依存した複数の特性レベルが可能となる。ＡＣ−９７およびＡＭＲコネクタがマザーボードリソースであるために、非標準機能は、顧客またはフィールドのさらなるサポート問題なしに実現され得る。顧客またはフィールドのさらなるサポート問題を減らすことができるのは、ＰＣが一旦フィールド内に入ると、デバイスの機能がユーザにとってトランスペアレントになるからである。ドライバは、他社製品の製造販売請負企業（ＯＥＭ）によって動作システム内に含まれているために、さらなるサポートは必要とされない。通信の機能性を変更するか、または変化させるためのより一般的なアプローチは、ユーザによるモデムおよびネットワークカードの増設であるが、リソースの割当ておよび競合に直接関連する多くのサポート問題を生じる。ＯＥＭの中には、モデムおよびネットワークカードの増設が、１年間に受けるテクニカルサポートコールの５０％を越える原因であることを示すものもある。上述のとおり、リソースの不足、ソフトウェアデバイスドライバの競合、および高いシステムコストが、今日のＰＣおよびマザーボード設計者が直面する問題のすべてである。
【０００６】
ＡＣ−９７プロトコルを用いたＡＭＲコネクタがより一般的になっている。ＡＭＲコネクタは、主にモデムポートとして用いられ、システムに対し、「ｖ．９０」実現のための単純なデジタルインターフェイスをもたらす。すべての信号処理がホストプロセッサで行なわれ、高感度のアナログ構成要素が増設ＡＭＲカード上に存在する。サウンドカードの機能がますますマザーボード上で行なわれるようになっているため、ＡＣ−９７リンクがサウンド情報を搬送する必要がなくなることが考えられる。この発明の実施例は、新規のかつ効果的な方法で、ＡＭＲベースのデータ／イーサネット（Ｒ）設計の上述の問題のいくつかに対処する。
【０００７】
【発明の概要】
この発明は、ＡＣ−９７仕様の特性を用いて、新規のデータ通信システムを可能にする。ＡＣ−９７プロトコルデバイスで用いられる時分割多重（ＴＤＭ）データフレームは、ＰＣおよびワークステーションの最も一般的なアプリケーションでは用いられないタイムスロットを有する。タイムスロットの多くは、最新のシステム上の個別のサウンドカードで通常は行なわれる音声通信に割当てられる。電話通信は、音声スロットを主に用いて、電話データまたは音声をコーダデコーダ（ＣＯＤＥＣ）デバイスに通信する。一般に、ＣＯＤＥＣデバイスは、アナログ（データ、音声、画像等）信号をデジタルにエンコード（アナログ−デジタル）し、デジタルデータをそれぞれのアナログ信号に再びデコード（デジタル−アナログ）するデバイスを含む。ＡＣ−９７データフレーム内のタグタイムスロットは、ＡＣ−９７コントローラに信号送信して、データフレームスロット内の情報を用いるか、または無視させるよう、使用することができる。ＡＣ−９７データ通信コントローラにいくつかのロジックおよび制御信号を加えることにより、この発明の実施例は、ＡＣ−９７以外のデバイスをＡＣ−９７プロトコルデータリンクに結合することを可能にし、ＡＣ−９７プロトコルリンクを用いてＡＣ−９７プロトコルおよび非ＡＣ−９７プロトコルの通信を並列に行なうことができる。イーサネット（Ｒ）、ＨＰＮＡ、接続機構インターフェイス（Ａｔｔａｃｈｍｅｎｔ Ｕｎｉｔ Ｉｎｔｅｒｆａｃｅ）（ＡＵＩ）は、この発明の実施例を用い得るプロトコルのすべてではないにせよ、そのいくつかである。
【０００８】
上述の内容は、以下に続くこの発明の詳細な説明をよりよく理解できるよう、この発明の特性および技術的な利点を概略してきた。この発明の請求項の主題を形成する、この発明のさらなる特性および利点を、以下に説明する。
【０００９】
次に、この発明およびその利点をより完全に理解するために、添付の図面と共に以下の説明を参照する。
【００１０】
［詳細な説明］
以下の説明では、この発明の完全な理解をもたらすように、多くの特定の詳細が述べられる。しかしながら、当業者には、このような特定の詳細なしにこの発明を実施し得ることが明らかであろう。他の場合では、この発明を不必要に詳細にして分かりにくくしないように、周知の回路はブロック図の形態で示される。殆どの部分では、タイミングの考慮事項等に関する詳細は省略される。なぜなら、このような詳細は、この発明の完全な理解を得るために必要ではなく、関連技術の当業者の技量の範疇に入るからである。
【００１１】
次に、図面を参照されたい。図面において、示された要素は必ずしも一定の尺度で示されておらず、同一または同様の要素がいくつかの図面にわたって同じ参照番号で示される。
【００１２】
ＡＣ−９７リンク用のフレームクロックは、４８ＫＨｚで動作する。ＡＣ−９７データフレームの図が図１Ａに示される。ＡＣ−９７コントローラ（図１Ａでは図示せず）に、またはそこからデータを転送するために、各々が２０ビットからなる１２個のスロットがある。この発明の実施例を用いた、求められるデータ通信の特性は、モデムおよびイーサネット（Ｒ）接続の同時動作を可能にすることである。図１Ｂにおいて、ＡＣ−９７データフレーム内のスロット５は、音声またはデータのいずれかであり得る電話トラフィックを搬送する。マザーボード製造業者の殆どが、サウンドカード情報に対して個別のデータ経路を用いるため、ＡＣ−９７データフレーム内の音声タイムスロットは用いられない。サウンドカード情報に対して個別の経路が用いられる場合、他のデータ通信トラフィックに対して、ＡＣ−９７データフレーム内の１１個のタイムスロットが開いた状態である。以下の計算は、この発明の実施例を用いることにより、可能な最大帯域幅が１０．５６Ｍビット／秒のデータ速度をサポートすることを示す（４８ＫＨｚフレーム速度×２０ビット／スロット×１１スロット／フレーム）。１０．５６Ｍビット／秒のデータ速度は、ＨＰＮＡのバージョン１および２の両方にとって十分な速さである。ＨＰＮＡ１が用いられていると、データ経路において音声フレームも可能にするだけの十分な帯域幅がある。図１Ａに示された標準ＡＣ−９７プロトコルデータフレーム構成において、制御情報はタグスロット（スロット０）に置かれる。制御情報のビットはさまざまなＡＣ−９７デバイスに用いられ、どのデバイスがデータを送受信しているか、ならびに、スロットデータ、コマンドアドレス／データおよび全データフレームが有効であるかどうかを示す。これらの制御ビットをＡＣ−９７プロトコルと共に用い、ＡＣ−９７のトラフィックを他の１１個のスロット内のデータ／イーサネット（Ｒ）（非ＡＣ−９７フォーマット）と（並行でありながら）分離した状態にする、可能ないくつかのスキームがある。図１Ｂは、ＡＣ−９７プロトコル音声デバイスと通信するために、スロット０およびスロット５のみが用いられるＡＣ−９７データフレームを示す。したがって、残りの１１個のスロット（網掛で示す）は、非ＡＣ−９７プロトコルデバイスとの通信用に用いることができる。
【００１３】
この発明の一実施例は、ＣＯＤＥＣ／物理層（ＰＨＹ）デバイスに対してＡＣ−９７ＣＯＤＥＣ識別（ＩＤ）フォーマットを用いるため、タグスロット内のＣＯＤＥＣ  ＩＤビット（図示せず）は、所望のＣＯＤＥＣをイネーブルにし、残りのＡＣ−９７デバイスは、データストリームを無視する。この態様でＣＯＤＥＣ  ＩＤビットを用いると、現存しない固有のＣＯＤＥＣ／ＰＨＹデバイスが必要とされるが、現存するデバイスを変更して所望の機能を与えることができる。理論的には、ＣＯＤＥＣ  ＩＤがＣＯＤＥＣストラッピングピン（その電圧ポテンシャルが選択の目的で用いられ得るピン）上の１つと合致しない場合、ＡＣ−９７デバイスは、コマンド／データスロットを無視するはずである。このことは、いくつかの場合において、この発明の実施例を用いたシステムを実現するのに新規のデータデバイスを必要としない場合があることを意味する。加えて、ＣＯＤＥＣにデータスロットを無視させることにより、データストリームを破損せずに保存する非ＡＣ−９７スロットのすべてに対し、スロット無効ビットをセットすることができる。この発明の実施例は、ＡＣ−９７デジタルコントローラにおいて、ＰＨＹデバイスインターフェイス用に、さらなる制御ラインおよびロジックを用いることができる。ＡＣ−９７仕様でさらなる制御ラインを用いることに関する詳細は漠然としているものの、余分の制御信号を用いることが許される。さらなる制御ラインが可能であるために、この発明の実施例は、コントローラを完全にＡＣ−９７準拠にしたまま、最大１０Ｍビット／秒のイーサネット（Ｒ）／Ｇ．ライトの全能力を維持することができる。Ｇ．ライトは、銅電話線で用いられるデジタル通信のプロトコルおよび方法である。用いられるＰＨＹに依存して、多くの標準インターフェイスが実現され得る（たとえば、ＨＰＮＡ電話線、１０ＢａｓｅＴ、１０Ｂａｓｅ２、ＡＵＩ等）。複数のデバイスを相互接続するための１つの可能な回路が図２に示される。
【００１４】
図２は、ＡＣ−９７デジタルコントローラ２０１、ＡＣ−９７ＣＯＤＥＣ２０３、Ｇ．ライトＣＯＤＥＣ２０４、およびイーサネット（Ｒ）ＰＨＹ２０５の相互接続を示す。ＡＣ−９７デジタルコントローラ２０１は、ＣＯＤＥＣからデータを受信するために複数のシリアルバスを有する。すなわち、これらのバスは、ＳＤＡＴＡ＿ＩＮ０、ＳＤＡＴＡ＿ＩＮ１、ＳＤＡＴＡ＿ＩＮ２、およびＳＤＡＴＡ＿ＩＮ３である。ＡＣ−９７デジタルコントローラ２０１は、ＳＤＡＴＡ＿Ｏｕｔ上でデータをすべてのＣＯＤＥＣに送信する。Ｅネット制御２０８およびＧ．ライト制御２０７等のさらなる制御ラインは、ＡＣ−９７デバイスをＧ．ライトおよびイーサネット（Ｒ）デバイスにインターフェイスする際に、この発明の実施例で用いられる制御特性の例である。例示的なおよび任意のＣＯＤＥＣ  ＩＤ入力２０６もまた、Ｇ．ライトＣＯＤＥＣ２０４上に示される。複数の標準ＡＣ−９７インターフェイスライン２０２（Ｓｙｎｃ、Ｂｉｔ＿Ｃｌｋ、ＳＤＡＴＡ＿Ｏｕｔ、Ｒｅｓｅｔ♯、およびＳＤＡＴＡ＿ＩＮ０）は、ＡＣ−９７デジタルコントローラ２０１によって制御されるすべてのデバイスに結合されて示される。
【００１５】
この発明の実施例において、入力／出力（Ｉ／Ｏ）データは、ＲＪ１１コネクタを介して、例示的なＣＯＤＥＣ２０３、２０４、および２０５にライン２０９を介して結合される。このＩ／Ｏデータは、システム外部のデバイス、たとえば、電話、デジタル加入者線（ＤＳＬ）、イーサネット（Ｒ）他との間で行き来する混合したデータ信号を含む。これらの信号は、大きく異なった周波数で動作するために、すべての信号が１つのライン上に共に結合され得る。例示的なＣＯＤＥＣ２０３、２０４、および２０５は、それらの物理信号インターフェイスおよびそれらのプロトコル用にフォーマットされたデータを「認識」し得るという点で、インテリジェントである。特定のＣＯＤＥＣを対象としないＩ／Ｏデータは、単に無視される。ＣＯＤＥＣ２０４等のＣＯＤＥＣが入来するデータを認識すると、そのデータは受信されてデコードされる。次に、ＣＯＤＥＣ２０４は、デコードされたデータをＡＣ−９７フレームにフォーマットして、ライン２０２を通じてＡＣ−９７コントローラ２０１と通信し、システムバス２１０を介してシステムと通信する。システムバス２１０は通常、周辺機器相互接続（ＰＣＩ）プロトコルバスである。この発明の実施例では、データはプロセッサによって複数のＡＣ−９７および非ＡＣ−９７デバイスに送信され得る。デジタルコントローラは、複数のＣＯＤＥＣに対するデータを並列に含む、データのフレームを生成し得る。ＡＣ−９７フレーム内のタグビットをチップＩＤ入力と共に用いることにより、この発明の実施例を用いて、１つ以上のＣＯＤＥＣと並列に通信することができる。すべてのＣＯＤＥＣは共通のＳＤＡＴＡ＿Ｏｕｔライン上でコントローラ２０１からデジタルデータを受信し、タグビットおよびチップＩＤ入力を用いて、ＡＣ−９７データフレーム内のどのデータスロットが特定のデバイスに受信されたかを判定する。ＣＯＤＥＣがＡＣ−９７データフレームから選択されたデータを受信した後に、そのデータは所望の信号に変換され、単一のＩ／Ｏコネクタ２１１上に再送信される。デジタルコントローラ２０１がより複雑な制御情報を通信する必要がある場合には、他の制御信号（たとえばＥネット制御２０８、およびＧ．ライト制御２０７）を用いてもよい。図２に示されるＣＯＤＥＣ機能（Ｇ．ライト、イーサネット（Ｒ）、およびＡＣ−９７）を個々のカード上で実現してもよく、または、これらの機能を同じカード上の個々のチップ上で実現してもよい。
【００１６】
図２に示される、通信の特定の構成は、現在用いられている特定のＡＣ−９７プロトコルインターフェイスによって決定される。他の構成が可能であってもよく、それらもまたこの発明の実施例の範囲内にある。
【００１７】
ＡＭＲコネクタは、この発明の実施例を用いて現在のＡＣ−９７データ通信の能力を拡張する際に必要とされる、追加データの接続性に対して理想的である。なぜなら、ＡＭＲコネクタが、現在用いられていない複数のピンを有するからである。たとえば、製造業者は、現在、ＡＭＲコネクタ上でユニバーサルシリアルバス（ＵＳＢ）信号を用いていない。ＡＭＲコネクタはＡＣ−９７に完全に準拠しており、それは、現在、ＡＣ−９７モデム用に用いられている。現在、ＡＭＲコネクタは、現在は実現されていない、７つの予約された接続を有する。したがって、これらの７つの予約された接続を、必要な場合にＣＯＤＥＣ／ＰＨＹデバイスの信号送信用に用いることができる。ＡＭＲコネクタの現在のピン配列が、図３に示される。これはシステム／マザーボードリソースであるために、ＡＣ−９７の機能性をサポートするためのソフトウェアドライバは、ＯＥＭのＰＣ製造業者によって動作するシステム上にロードされる。このことは、エンドユーザがフィールドの変更を行なうか、またはフィールドにデバイスをセットアップする必要がないことを意味する。顧客がフィールドの変更を行なう必要がないために、この発明の実施例を用いるＰＣ製造業者に対する顧客サポートコールが減少することが期待されるであろう。
【００１８】
また、この発明の実施例は、現存する製品に新規のアプリケーションを与えることによってそれらを強化することを可能にする。それは、主に単一の機能ポート（ＡＭＲを介したＡＣ−９７）であるものを採用し、デジタルデータ通信の、新しく有用な機能を生成する。ＡＭＲポートは、信号対雑音性能を改善するために分離されたアナログ構成要素（モデム用）を備えたデジタルインターフェイスである。この発明の実施例では、Ｇ．ライト、イーサネット（Ｒ）、またはこのビットレートの範囲にある他の任意のデータ通信プロトコルを実現する際に、同じアプローチを用いる。ＣＯＤＥＣのアナログＩ／Ｏは、メインシステムボードのデジタル雑音から分離することができ、それにより、単一のＲＪ１１ジャック接続をＨＰＮＡのＰＨＹデバイス用に用いることができる。たとえば、単一のＲＪ１１接続を用いることによって外界への単一のジャックでデータ接続性のすべてを担うことは、ＯＥＭによって所望され、かつ、この発明の実施例によって提供される特性である。この発明の実施例の方法およびシステムは、ＰＣ製造業者に対してシステムリソースを使用可能な状態にして、デバイスのシステム特性による顧客サポートコールを減らし、現存するアーキテクチャを強化して、以前の単一用途標準インターフェイスコネクタに対してより広い用途を生む、単純で費用効果の高いデータ通信の解決策を提供する。
【００１９】
図４Ａは、マザーボード４０８が入力ケーブル４０１と共に、ＲＪ１１４０２コネクタを介して外部デバイス（図示せず）をＡＭＲカード４０３に接続する、この発明の一実施例を示す。ライン４０７は、さまざまな他のカード、ＡＣ−９７コントローラ４０４、ＨＰＮＡ４０５、ＥＴＨＥＲＮＥＴ（Ｒ）４０６およびＡＣ−９７ＣＯＤＥＣ４０９に結合する。この発明の実施例において、マザーボード４０８はまた、ＰＣＩまたは他のシステムバスを用いてＡＣ−９７コントローラをプロセッサに結合する。これらのさまざまなカードを、ＡＭＲコネクタピン配列を用いてライン４０７に結合してもよい。図４Ｂは、マザーボード４１３が例示的プロセッサチップ４１４等のシステム構成要素を含む、この発明の別の実施例である。この発明の実施例において、ＡＭＲカード４１１は、ＨＰＮＡのＣＯＤＥＣチップ４１８、イーサネット（Ｒ）チップ４１９、ＡＣ−９７コントローラチップ４２０、およびＡＣ−９７ＣＯＤＥＣチップ４２１を有する。これらのＣＯＤＥＣチップは、ライン４１７、単一のＲＪ１１コネクタ４０２、およびケーブル４０１を介してマザーボードの外部に結合される。カード４１１およびマザーボード４１３を収容するパーソナルコンピュータまたはワークステーションのカバーが４１０によって示される。ＲＪ１１コネクタ４０２には、カバー４１０の穴を介してアクセス可能である。図４ＢのＣＯＤＥＣチップは、ＡＣ−９７接続４１６を介して結合され、ＡＣ−９７コントローラはＡＭＲコネクタ４１２を介してシステム（たとえばプロセッサチップ４１４）に結合する。図４Ｂの実施例では、さまざまなＣＯＤＥＣチップのすべてが１つのＡＭＲカード４１１上に組込まれ、システム内において例示的なマザーボード４１３を用いる空間が大いに減じられる。この発明の実施例を用いることによって可能となった集積化により、コストが減じられ、システム設計者に対しては、いくつかの異なるプロトコルのＣＯＤＥＣに対し１つのシステム入力をもたらす。
【００２０】
図５は、この発明の実施例で用いられるステップのフロー図である。図５は、ＡＣ−９７リンクを通じてデータの送受信を行なう双方向のモードを示す。送信モードにおいて、プロセッサはデータを外部デバイスに送信し、受信モードにおいて、外部デバイスはデータをプロセッサに送信する。ステップ５０９において、システムの外部のデバイスからのデータは、ＲＪ１１コネクタを介して受信されて、ＣＯＤＥＣに配信される。ステップ５１０において、データは適切なＣＯＤＥＣによってＡＣ−９７フレームに変換され、ステップ５１１において、データはＡＣ−９７コントローラに送信される。ステップ５１２において、データはＰＣＩバスを通じてプロセッサに送信される。データの伝送が完了していない場合には、ステップ５１３でリターンが発行され、データの受信を続ける。データの受信が完了すると、ステップ５１４においてウェイトが発行され、次の伝送を待つ。
【００２１】
ＡＣ−９７リンクは双方向性であり、複数のＡＣ−９７および非ＡＣ−９７デバイスにデータを並列に送信するための方法が、ステップ５０１からステップ５０８において示される。ステップ５０１では、複数のＣＯＤＥＣに並列に伝送されるためのデータがＡＣコントローラによってプロセッサから受信される。そのデータは、ステップ５０２において、適切なタグビットにより、シーケンシャルなＡＣ−９７データフレームにフォーマットされる。ステップ５０２において、ＡＣ−９７データフレームは、１つのデータフレーム内に複数のデバイス用のデータを有していることが考えられる。ステップ５０３において、ＡＣ−９７データフレームは、すべてのＣＯＤＥＣに並列に送信される。ステップ５０４において、制御データおよびタグデータ５０２はデコードされて、特定のＣＯＤＥＣがＡＣ−９７データフレームから選択されたタイムスロットデータを受信できるようにする。ステップ５０５において、ＣＯＤＥＣはそのデータをＣＯＤＥＣの適切なアナログ信号に変換する。ステップ５０６において、ＣＯＤＥＣからのデータは、１つの出力ライン上に混合されて、ＡＣ−９７および非ＡＣ−９７デバイスに結合される。ステップ５０７において、伝送が完了したかどうかの試験が行なわれる。ステップ５０８において、伝送が完了するとウェイトが発行されて、次の伝送を待つ。伝送が完了していないと、ステップ５０１へのリターンが発行されて、伝送のためのさらなるデータを処理する。
【００２２】
図６を参照すると、この発明のために用いることのできる、データ処理システム６００の一例が示される。このシステムは、システムバス６１２によってさまざまな他の構成要素に結合される中央処理ユニット（ＣＰＵ）６１０を有する。読出専用メモリ（「ＲＯＭ」）６１６は、システムバス６１２に結合され、データ処理システム６００の特定の基本機能を制御する基本入力／出力システム（「ＢＩＯＳ」）を含む。ランダムアクセスメモリ（「ＲＡＭ」）６１４、Ｉ／Ｏアダプタ６１８、および通信アダプタ６３４もまた、システムバス６１２に結合される。Ｉ／Ｏアダプタ６１８は、ディスク記憶デバイス６２０と通信する、スモールコンピュータシステムインターフェイス（「ＳＣＳＩ」）アダプタであってよい。通信アダプタ６３４は、バス６１２を外部ネットワークと相互接続し、このデータ処理システムが他のこのようなシステムと通信できるようにする。入力／出力デバイスもまた、ユーザインターフェイスアダプタ６２２およびディスプレイアダプタ６３３を介してシステムバス６１２に接続される。キーボード６２４、トラックボール６３２、マウス６２３、スピーカ６２８、およびフィスカルプリンタ６４１はすべて、ユーザインターフェイスアダプタ６２２を介してバス６１２に相互接続される。ディスプレイモニタ６３８は、ディスプレイアダプタ６３３によってシステムバス６１２に接続される。この態様で、ユーザは、キーボード６２４、トラックボール６３２、またはマウス６２３を介してシステムに入力することができ、さらに、スピーカ６２８、およびディスプレイ６３８を介してシステムから出力を受けることができる。ユーザは、ＡＣ−９７データ通信システム６４０を用いてデータを送受信することができる。例示的な外部デバイス６４１および６４２は、この発明の実施例に従い、非ＡＣ−９７プロトコルのデバイスであっても、ＡＣ−９７プロトコルのデバイスであってもよい。ＡＣ−９７データ通信システム６４０は、この発明の実施例に従って変更されたＡＣ−９７データフレームを用いて、プロセッサ６１０等のプロセッサとＡＣ−９７および非ＡＣ−９７プロトコルのデバイスとの間でＡＣ−９７データリンク上において並列に通信することができる。
【００２３】
この発明およびその利点が詳細に説明されてきたが、前掲の請求項によって規定されたこの発明の精神および範囲から逸脱することなく、この明細書においてさまざまな変更、代用、および変形を行ない得ることが理解されるべきである。
【図面の簡単な説明】
【図１Ａ】標準ＡＣ−９７データフレーム内におけるタイムスロットの割当てを示す図である。
【図１Ｂ】イーサネット（Ｒ）データ通信と並列に、音声ＡＣ−９７データ通信を行なうために用いられるタイムスロットを示す図である。
【図２】、ＡＣ−９７および非ＡＣ−９７プロトコルのデバイスがＡＣ−９７データコントローラに結合された、ＡＣ−９７データコントローラを示すブロック図である。
【図３】ＡＭＲコネクタのピンの割当てを示す図である。
【図４Ａ】さまざまなデバイスをＡＣ−９７コントローラおよびＲＪ１１外部コネクタに結合する、ＡＭＲコネクタを備えた回路板を示す図である。
【図４Ｂ】ＡＣ−９７および非ＡＣ−９７のＣＯＤＥＣをシステムマザーボード上に結合する代替的な方法を示す図である。
【図５】この発明の実施例において用いられるステップのフロー図である。
【図６】この発明の実施例と共に用いるのに好適なデータ処理システムの図である。
【図１Ａ】
2004517516.tif 000003
【図１Ｂ】
2004517516.tif 000004
【図２】
2004517516.tif 000005
【図３】
2004517516.tif 000006
【図４Ａ】
2004517516.tif 000007
【図４Ｂ】
2004517516.tif 000008
【図５】
2004517516.tif 000009
【図６】
2004517516.tif 000010
【国際公開パンフレット】
2004517516.tif 000011
2004517516.tif 000012
2004517516.tif 000013
2004517516.tif 000014
2004517516.tif 000015
2004517516.tif 000016
2004517516.tif 000017
2004517516.tif 000018
2004517516.tif 000019
2004517516.tif 000020
2004517516.tif 000021
2004517516.tif 000022
2004517516.tif 000023
2004517516.tif 000024
2004517516.tif 000025
2004517516.tif 000026
【国際公開パンフレット（コレクトバージョン）】
2004517516.tif 000027
2004517516.tif 000028
【国際調査報告】
2004517516.tif 000029
2004517516.tif 000030
2004517516.tif 000031