(57)【要約】交換可能プリンタコンポーネント（１２）のメモリ（１６）から受信されたデータの誤りを検出するシステムおよび方法は、第１のデータ項目に関連付けられた第１のパリティビットを設けることを含む。これらの第１のデータ項目および第１のパリティビットは、メモリに記憶される。プリンタ（１０）は複数の導電線を含む。メモリは複数のビットを含む。導電線の少なくとも１つは各ビットに関連付けられる。第１のデータ項目および第１のパリティビットが、メモリから読み出される。導電線の少なくとも１つの電気検査が実行される。メモリから読み出された第１のパリティビットおよび電気検査に基づいて、第１のデータ項目の誤りが特定される。
2004533057.tif 000002
【特許請求の範囲】
【請求項１】
プリンタの交換可能プリンタコンポーネントのメモリから受信されたデータの誤りを検出する方法であって、前記メモリは複数のビットを含み、前記プリンタは複数の導電線を含み、該導電線の少なくとも１つは各ビットに対応し、
第１のデータ項目に関連付けられた第１のパリティビットを設けることを含み、前記第１のデータ項目および前記第１のパリティビットは前記メモリに記憶され、
前記メモリから前記第１のデータ項目および前記第１のパリティビットを読み取ること、
前記導電線の少なくとも１つの電気検査を実行すること、
前記メモリから読み出された前記第１のパリティビットおよび前記電気検査に基づいて、前記第１のデータ項目の誤りを特定すること、
を含む方法。
【請求項２】
前記電気検査に基づいて前記導電線の少なくとも１つの電気短絡回路を特定することをさらに含み、前記第１のデータ項目の前記誤りは、前記メモリから読み出された前記第１のパリティビットおよび前記特定された電気短絡回路に基づいて特定される、請求項１に記載の方法。
【請求項３】
前記電気検査に基づいて前記導電線の少なくとも１つの開回路を特定することをさらに含み、前記第１のデータ項目の前記誤りは、前記メモリから読み出された前記第１のパリティビットおよび前記特定された開回路に基づいて特定される、請求項１に記載の方法。
【請求項４】
前記導電線は、前記メモリを前記プリンタのコントローラに接続するアドレス線である、請求項１に記載の方法。
【請求項５】
前記メモリはＲＯＭである、請求項１に記載の方法。
【請求項６】
前記交換可能プリンタコンポーネントが、前記プリンタでの使用に適しているかどうかを、前記第１のデータ項目に基づいて判断すること、をさらに含む請求項１に記載の方法。
【請求項７】
前記プリンタに設置された前記交換可能プリンタコンポーネントのタイプを、前記第１のデータ項目に基づいて判断すること、をさらに含む請求項１に記載の方法。
【請求項８】
前記プリンタに設置されたカートリッジのタイプを、前記第１のデータ項目に基づいて判断すること、をさらに含む請求項７に記載の方法。
【請求項９】
第２のデータ項目に関連付けられた第２のパリティビットを設けることを含み、前記第２のデータ項目および前記第２のパリティビットは前記メモリに記憶され、
前記メモリから前記第２のデータ項目および前記第２のパリティビットを読み取ること、
前記第２のデータ項目に誤りが含まれるかどうかを、前記メモリから読み出された前記第２のパリティビットに基づいて判断すること、をさらに含む請求項１に記載の方法。
【請求項１０】
前記メモリはカートリッジに組み込まれる、請求項１に記載の方法。
【請求項１１】
前記メモリはプリントヘッドアセンブリに組み込まれる、請求項１に記載の方法。
【請求項１２】
前記メモリはインクサプライに組み込まれる、請求項１に記載の方法。
【請求項１３】
コントローラを有する印刷システムの交換可能プリンタコンポーネントであって、
第１のパリティビットおよび第１のデータ項目を記憶する情報記憶装置を含み、該第１のパリティビットが該第１のデータ項目に関連付けられ、該第１のパリティビットが前記コントローラによって該情報記憶装置に接続された導電線の電気検査と共に使用されることにより、前記第１のデータ項目の誤りが特定される交換可能なプリンタコンポーネント。
【請求項１４】
前記導電線はアドレス線である、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項１５】
前記情報記憶装置はＲＯＭである、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項１６】
前記情報記憶装置は、半導体ダイと、該半導体ダイ上に形成された複数の回路とを含み、該回路は、それぞれ前記情報記憶装置のビットの状態と関連付けられて該状態を求める、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項１７】
前記第１のデータ項目に関連付けられた前記回路は、前記半導体ダイのほぼ中心付近に配置される、請求項１６に記載の交換可能プリンタコンポーネント。
【請求項１８】
前記第１のパリティビットに関連付けられた前記回路は、前記半導体ダイのほぼ中心付近に配置される、請求項１６に記載の交換可能プリンタコンポーネント。
【請求項１９】
前記第１のデータ項目は、プリンタコンポーネントが、前記インクジェット印刷システムでの使用に適しているかどうかを前記コントローラに示す、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２０】
前記交換可能プリンタコンポーネントはカートリッジを含む、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２１】
前記交換可能プリンタコンポーネントはプリントヘッドアセンブリを含む、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２２】
前記交換可能プリンタコンポーネントはインクサプライを含む、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２３】
前記第１のデータ項目は、前記インクジェット印刷システムに設置されたプリンタコンポーネントのタイプを示す、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２４】
前記第１のデータ項目は、
カートリッジ、プリントヘッドアセンブリ、インクサプライ、
のいずれか１つのプリンタコンポーネントのタイプを示す、請求項２３に記載の交換可能プリンタコンポーネント。
【請求項２５】
前記情報記憶装置は、前記第２のデータ項目に関連付けられる第２のパリティビットおよび第２のデータ項目を記憶し、前記第２のパリティビットは、前記コントローラによって使用されることにより前記第２のデータ項目に誤りが含まれるかどうかが判断される、請求項１３に記載の交換可能プリンタコンポーネント。
【請求項２６】
請求項１３に記載の交換可能プリンタコンポーネントを使用する印刷システムであって、
前記複数の導電線によって前記情報記憶装置に接続されたコントローラを含み、該コントローラは、前記情報記憶装置の出力に応答し、前記導電線の少なくとも１つの電気検査を実行するように構成され、前記プロセッサは、前記第１のパリティビットおよび前記電気検査に基づいて前記第１のデータ項目の誤りを特定するように構成される印刷システム。
【請求項２７】
前記プロセッサは、前記電気検査に基づいて前記導電線の少なくとも１つの電気短絡回路を特定するように構成され、前記プロセッサは、前記第１のパリティビットおよび前記特定された電気短絡回路に基づいて、前記第１のデータ項目の前記誤りを特定するように構成される、請求項２６に記載の印刷システム。
【請求項２８】
前記プロセッサは、前記電気検査に基づいて前記導電線の少なくとも１つの開回路を特定するように構成され、前記プロセッサは、前記第１のパリティビットおよび前記特定された開回路に基づいて、前記第１のデータ項目の前記誤りを特定するように構成される、請求項２６に記載の印刷システム。
【請求項２９】
前記プロセッサは、プリンタコンポーネントが前記印刷システムでの使用に適しているかどうかを、前記第１のデータ項目に基づいて判断するように構成される、請求項２６に記載の印刷システム。
【請求項３０】
前記プロセッサは、前記印刷システムに設置されたプリンタコンポーネントのタイプを、前記第１のデータ項目に基づいて判断するように構成される、請求項２６に記載の印刷システム。
【請求項３１】
前記コントローラは、
カートリッジ、プリントヘッドアセンブリ、インクサプライ、
のいずれか１つのプリンタコンポーネントのタイプを、前記第１のデータ項目に基づいて判断するように構成される、請求項３０に記載の印刷システム。
【請求項３２】
前記コントローラは、前記第２のデータ項目に誤りが含まれるかどうかを、前記第２のパリティビットに基づいて判断するように構成される、請求項２６に記載の印刷システム。
【請求項３３】
前記コントローラは、前記電気検査および前記第１のパリティビットに基づいて前記第１のデータ項目の前記誤りを訂正するように構成される請求項２６に記載の印刷システム。
【請求項３４】
印刷システムで使用される一体型メモリを有する交換可能プリンタコンポーネントであって、
半導体ダイと、
該半導体ダイ上に形成され、それぞれが、前記メモリのビットの状態と関連付けられて該状態を示す複数の回路を備え、
前記メモリは、前記印刷システムによって予想される前記印刷システムの適切な動作の値と一致しなければならない複数の機能ビットを記憶し、前記メモリは、前記印刷システムの適切な動作には重要でない複数の情報ビットを記憶し、前記機能ビットと関連付けられた前記回路のほぼすべてが前記半導体ダイのほぼ中心付近に配置される、交換可能プリンタコンポーネント。
【請求項３５】
前記情報ビットに関連付けられた前記回路の大部分は、前記半導体ダイの中心のほぼ外側に配置される、請求項３４に記載の交換可能プリンタコンポーネント。
【請求項３６】
前記複数の機能ビットは、前記交換可能プリンタコンポーネントに関する情報の特定を行う第１のデータ項目を表すビットを含み、該ビットは、前記前記印刷システムによって使用可能な第１のデータ項目を表すことにより、前記交換可能プリンタコンポーネントが前記印刷システムでの使用に適しているかどうかを判定し、前記第１のデータ項目を表す前記ビットに関連付けられた前記回路は、前記半導体ダイのほぼ中心付近に配置される、請求項３４に記載の交換可能プリンタコンポーネント。
【請求項３７】
前記交換可能プリンタコンポーネントはカートリッジである、請求項３５に記載の交換可能プリンタコンポーネント。
【請求項３８】
前記交換可能プリンタコンポーネントはプリントヘッドアセンブリである、請求項３５に記載の交換可能プリンタコンポーネント。
【請求項３９】
前記交換可能プリンタコンポーネントはインクサプライである、請求項３５に記載の交換可能プリンタコンポーネント。
【請求項４０】
一体型メモリを有し、印刷システムに使用される交換可能プリンタコンポーネントに情報を記憶する方法であって、
半導体ダイ上に形成され、それぞれが前記メモリのビットの状態に関連付けられて該状態を示す複数の回路を前記半導体ダイに設けること、
前記印刷システムが予想する前記印刷システムの適切な動作の値と一致しなければならない、前記交換可能プリンタコンポーネントに関連した機能ビットフィールドを特定すること、
前記印刷システムの前記適切な動作には重要でない、前記交換可能プリンタコンポーネントに関連した情報ビットフィールドを特定すること、
前記半導体ダイのほぼ中心付近に配置される回路を使用して、前記機能ビットフィールドの大部分を前記半導体ダイに記憶すること、を含む方法。
【請求項４１】
前記半導体ダイの中心のほぼ外側に配置される回路を使用して、前記情報ビットフィールドの大部分を前記半導体ダイに記憶すること、
をさらに含む請求項４０に記載の方法。
【請求項４２】
機能ビットフィールドは、前記交換可能プリンタコンポーネントに関する情報の特定を行う第１のデータ項目を表すビットを含み、該ビットは、前記前記印刷システムによって使用可能な第１のデータ項目を表すことにより、前記交換可能プリンタコンポーネントが前記印刷システムでの使用に適しているかどうかを判定し、前記方法は、
前記半導体ダイのほぼ中心付近に配置される回路を使用して、前記第１のデータ項目を表す前記ビットを前記半導体ダイに記憶することをさらに含む、請求項４０に記載の方法。
【請求項４３】
前記機能ビットフィールドは、前記第１のデータ項目に関連付けられたパリティビットを含み、該パリティビットは、前記第１のデータ項目の誤りを特定するにあたり前記印刷システムによって使用可能であり、前記方法は、
前記半導体ダイのほぼ中心付近に配置される回路を使用して、前記パリティビットを前記半導体ダイに記憶すること、をさらに含む、請求項４２に記載の方法。
【請求項４４】
前記機能ビットフィールドは、前記機能ビットフィールドの１つにおける誤りを特定するにあたり前記印刷システムによって使用可能なパリティビットを含み、前記方法は、
前記半導体ダイのほぼ中心付近に配置される回路を使用して、前記パリティビットを前記半導体ダイに記憶すること、をさらに含む、請求項４０に記載の方法。
【請求項４５】
前記機能ビットフィールドは、前記機能ビットフィールドの少なくとも１つにおける誤りを特定するにあたり前記印刷システムによって使用可能な複数のパリティビットを含み、前記方法は、
前記半導体ダイのほぼ中心付近に配置される回路を使用して、前記複数のパリティビットを前記半導体ダイに記憶すること、をさらに含む、請求項４０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタおよびプリンタのメモリに関する。詳細には、本発明は、交換可能プリンタコンポーネントのメモリのローバストビット方式に関する。
【背景技術】
【０００２】
インクジェット技術は、比較的よく発展している技術である。例えば、コンピュータプリンタ、グラフィックスプロッタおよびファックス装置といった市販の製品は、印刷された媒体を生成するためにインクジェット技術によって実施されてきた。一般に、インクジェット画像は、インクジェットプリントヘッドアセンブリとして知られているインク液滴生成装置によって噴射されたインク滴の印刷媒体上の正確な配置にしたがって形成される。インクジェットプリントヘッドアセンブリは、少なくとも１つのプリントヘッドを含む。通常、インクジェットプリントヘッドアセンブリは、印刷媒体の表面上を横切る可動キャリッジ上に支持され、マイクロコンピュータまたはその他のコントローラのコマンドにしたがって適切な時にインクの液滴を噴射するように制御される。マイクロコンピュータまたはその他のコントローラでは、インク液滴の塗布のタイミングが、印刷中の画像のピクセルのパターンに対応するようになっている。
【０００３】
インクジェットプリンタは、少なくとも１つのインクサプライを有する。インクサプライは、インクリザーバを有するインク容器を含む。インクサプライは、インクジェットプリントヘッドアセンブリと共にインクジェットカートリッジまたはペンに収容することができるか、または個別に収容することができる。インクサプライが、インクジェットプリントヘッドアセンブリとは個別に収容されると、ユーザは、インクジェットプリントヘッドアセンブリを交換することなく、インクサプライを交換することができる。その後、インクジェットプリントヘッドアセンブリは、インクサプライが交換される時ではなく、プリントヘッドの寿命の終わった時または終わり近くになって交換される。
【０００４】
現在のプリンタシステムは、通常、１つまたは２つ以上の交換可能なプリンタコンポーネントを含む。これらの交換可能なプリンタコンポーネントには、インクジェットカートリッジ、インクジェットプリントヘッドアセンブリおよびインクサプライが含まれる。既存のシステムの中には、これらの交換可能なプリンタコンポーネントにオンボードメモリを設けて、交換可能なコンポーネントについての情報をプリンタに伝達するものがある。例えば、インクジェットカートリッジ用のオンボードメモリは、ペンタイプ、固有のペンコード、インク充填レベル、マーケッティング情報などの情報、ならびにその他の情報を記憶することができる。また、このようなメモリは、現在のインクレベル情報などのインク容器についての他の情報をも記憶することができる。インクレベル情報は、インクの残量を示すためにプリンタに送信することができる。ユーザは、インクレベル情報を観察することができ、また使い切ったインク容器の交換が必要なことを予想することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
プリンタコンポーネントのメモリからの、プリンタによって受信されるデータが誤りを含む場合には、プリンタは、誤った動作を実行する場合があるか、または、プリンタコンポーネントを使用できなくなる場合がある。このような誤りは、メモリを、プリンタコントローラなどの他のプリンタコンポーネントに接続するアドレス線の短絡回路もしくは開回路の結果であるか、または、他の何らかの問題が原因である可能性がある。
【０００６】
交換可能なプリンタコンポーネントに使用される現在のメモリ方式よりもローバストなメモリ方式を有し、それによって、誤りの検出および訂正を行い、かつ、中断のない動作を提供することが望まれている。
【課題を解決するための手段】
【０００７】
本発明は、交換可能プリンタコンポーネントのメモリから受信されたデータの誤りを検出する方法を提供する。メモリは複数のビットを含む。この方法は、第１のデータ項目に関連付けられた第１のパリティビットを設けることを含む。これらの第１のデータ項目および第１のパリティビットは、プリンタメモリに記憶される。プリンタは複数の導電線を含む。これらの導電線の少なくとも１つは、各ビットに関連付けられる。第１のデータ項目および第１のパリティビットが、メモリから読み出される。導電線の少なくとも１つの電気検査が実行される。メモリから読み出された第１のパリティビットおよび電気検査に基づいて、第１のデータ項目の誤りが特定される。
【０００８】
本発明の一態様は、インク液滴を印刷媒体上に選択的に付着させるインクジェットプリントヘッドを含む印刷システムに関する。インクサプライが、インクジェットプリントヘッドに供給されるインクを貯蔵する。メモリデバイスが、第１のパリティビットおよび第１のデータ項目を記憶する。この第１のパリティビットは、第１のデータ項目に関連付けられる。プロセッサが、複数の導電線によってメモリデバイスに接続される。このプロセッサは、メモリデバイスの出力に応答する。このプロセッサは、導電線の少なくとも１つの電気検査を実行する。このプロセッサは、第１のパリティビットおよび電気検査に基づいて、第１のデータ項目の誤りを特定する。
【０００９】
本発明の別の態様は、コントローラを有するインクジェット印刷システムのインクジェットカートリッジに関する。このインクジェットカートリッジは、インク液滴を印刷媒体上に選択的に付着させる少なくとも１つのインクジェットプリントヘッドを有するインクジェットプリントヘッドアセンブリを含む。インクサプライが、インクジェットプリントヘッドに供給されるインクを貯蔵する。情報記憶装置が、第１のパリティビットおよび第１のデータ項目を記憶する。この第１のパリティビットは第１のデータ項目に関連付けられる。第１のパリティビットは、コントローラによって、情報記憶装置に接続された導電線の電気検査と共に使用されて、第１のデータ項目の誤りが特定される。
【００１０】
本発明の別の態様は、印刷システムの交換可能インクジェットプリンタコンポーネントのメモリに関する。このメモリは半導体ダイを含む。複数の回路がこの半導体ダイ上に形成される。各回路は、メモリのビットの状態と関連付けられてその状態を定める。このメモリは第１のデータ項目を記憶し、この第１のデータ項目は、交換可能インクジェットプリンタコンポーネントに関する情報の特定を行う。この第１のデータ項目は、印刷システムによって使用可能であり、それによって、交換可能インクジェットプリンタコンポーネントが印刷システムでの使用に適しているかどうかが判断される。第１のデータ項目に関連付けられた回路は、半導体ダイのほぼ中心付近に配置される。
【発明を実施するための最良の形態】
【００１１】
好ましい実施の形態の以下の詳細な説明において、本明細書の一部を形成する添付図面が参照される。添付図面では、例として、本発明を実施することができる具体的な実施の形態が示されている。他の実施の形態が利用可能であり、構造上の変更または論理的な変更を、本発明の範囲から逸脱することなく行い得ることが理解されるべきである。したがって、以下の詳細な説明は、限定する意味に取られるべきではなく、本発明の範囲は、添付の特許請求の範囲によって画定される。
【００１２】
図１は、本発明によるインクジェットプリンタの主要なコンポーネントの電気ブロック図である。インクジェットプリンタ１０は、着脱可能なインクジェットカートリッジ１２を含む。着脱可能なインクジェットカートリッジ１２は、インクジェットプリントヘッドアセンブリ１４、一体的に実装されたメモリ１６およびインクサプライ２６を含む。インクジェットカートリッジ１２は、相互接続１８を介してプラグ接続によりプリンタ１０から着脱可能である。インクジェットプリントヘッドアセンブリ１４は、少なくとも１つのプリントヘッド１４Ａを含む。メモリ１６は、ＲＡＭ、ＲＯＭおよびＥＥＰＲＯＭを含む複数の形態のメモリを含むことができ、インクジェットプリントヘッドアセンブリ１４およびインクサプライ２６に関連付けられたデータを記憶する。一実施の形態では、メモリ１６は、工場で書き込まれたデータおよびプリンタが記録したデータを含む。一実施の形態では、メモリ１６は２６ビットＲＯＭ１６Ａを含む。このＲＯＭ１６Ａは、１３ビットのヒューズビット（fusible bit）および１３ビットのマスクビット（masked bit）を有する。別の実施の形態では、２６ビットのすべてがヒューズビットである。本発明の別の形態では、２６ビットのすべてがマスクビットである。ＲＯＭ１６Ａは、２６ビット以外の異なる総ビット数を含むこともできる。ヒューズビットおよびマスクビットの双方を使用すると、ＲＯＭ１６Ａのサイズを縮小できるという利点がある。各ヒューズビットは、ヒューズビットを表す回路４００Ａ（図４Ａに示す）の抵抗器を溶断する（blow）ことにより、設定することができる。各マスクビットは、マスクビットを表す回路４００Ｂ（図４Ｂに示す）の抵抗器を追加することにより設定することができる。一実施の形態では、ＲＯＭ１６Ａは、インクジェットプリントヘッドアセンブリ１４に組み込まれる。別の実施の形態では、ＲＯＭ１６Ａは、インクサプライ２６と統合することができる。インクジェットプリントヘッドアセンブリ１４およびインクサプライ２６をインクジェットカートリッジ１２に組み込むのではなく、インクジェットプリントヘッドアセンブリ１４およびインクサプライ２６が、個別に収容されて、個別のメモリを含むことが可能であることが当業者の１人によって理解されるであろう。
【００１３】
プリンタ１０は、インクジェットカートリッジ１２とコントローラ３４との間の通信用の通信線２０を含む。通信線２０は、具体的には、アドレス線２０Ａ、第１のコード化イネーブル線２０Ｂ、第２のコード化イネーブル線２０Ｃおよび出力線２０Ｄを含む。これらの線は、すべてＲＯＭ１６Ａに接続されている。一実施の形態では、アドレス線２０Ａは１３本のアドレス線を含む。第１のコード化イネーブル線２０Ｂは、ＲＯＭ１６Ａのヒューズビットを選択するために使用され、第２のコード化イネーブル線２０Ｃは、ＲＯＭ１６Ａのマスクビットを選択するために使用される。アドレス線２０Ａは、特定のヒューズビットまたはマスクビットを選択するために使用される。選択されたヒューズビットまたはマスクビットの値は、出力線２０Ｄの出力を検知することによって読み出される。
【００１４】
インクジェットプリントヘッドアセンブリ１４、メモリ１６およびインクサプライ２６は、コントローラ３４に接続されている。コントローラ３４は、さまざまなプリンタコンポーネントまたはサブアセンブリの制御用の電子機器およびファームウェアの双方を含む。印刷制御手順３５は、プリンタドライバに組み込むことができ、メモリ１６からのデータの読み取りを行い、プリンタの動作をメモリ１６からアクセスされたデータに従って調整する。コントローラ３４は、インクジェットプリントヘッドアセンブリ１４およびインクサプライ２６を制御して、インク液滴を、制御されるように印刷媒体３２に噴射する。
【００１５】
ホストプロセッサ３６は、コントローラ３４に接続され、中央処理装置（ＣＰＵ）３８およびソフトウェアプリンタドライバ４０を含む。モニタ４１は、ホストプロセッサ３６に接続され、インクジェットプリンタ１０の状態を示すさまざまなメッセージを表示するために使用される。あるいは、プリンタ１０は、スタンドアロンとして構成することもでき、メッセージがプリンタのフロントパネルに表示されるネットワーク接続されて動作するものとして構成することもできる。
【００１６】
図２は、図１のＲＯＭ１６Ａをさらに詳細に示す図である。ＲＯＭ１６Ａは、複数の電極端子６２を有する半導体ダイ６０を含む。アドレス線２０Ａ、第１のコード化イネーブル線（Ｅ１）２０Ｂ、第２のコード化イネーブル線（Ｅ２）２０Ｃおよび出力線２０Ｄは、電極端子６２を介して半導体ダイ６０に接続される。アドレス線２０Ａは、１３本のアドレス線（Ａ１〜Ａ１３）を含む。一実施の形態では、ＲＯＭ１６Ａは、アース接続を含む他の電気接続（図示せず）を含む。
【００１７】
図３は、本発明による、ＲＯＭ１６Ａに記憶された情報を示す表である。表３００は、アドレス線識別子３０２、コード化イネーブル線識別子３０４、ビットタイプ識別子３０６Ａおよび３０６Ｂ（ビットタイプ識別子３０６と総称する）、ビット値３０８ならびにフィールド３１０を含む。表３００は、部分３１２と部分３１４とに分割される。表３００の部分３１２は、ヒューズタイプ識別子３０６Ａによって示されるように、ヒューズビットに関連付けられた情報を表す。表３００の部分３１４は、マスクタイプ識別子３０６Ｂによって示されるように、マスクビットに関連付けられた情報を表す。上述したように、ヒューズビットおよびマスクビットの双方を使用するのではなく、ＲＯＭ１６Ａのすべてのビットをヒューズビットとすることもでき、あるいはマスクビットとすることもできる。アドレス線識別子３０２のそれぞれ１つは、アドレス線２０Ａの１つを表し、ヒューズビットまたはマスクビットのいずれかに対応する。ヒューズビットおよびマスクビットの双方は、１〜１３の番号が付され、これらの番号は、そのビットに関連付けられた特定のアドレス線２０Ａを示す。コード化イネーブル線識別子３０４は、対応するビットを選択するために設定されなければならないコード化イネーブル線２０Ｂまたは２０Ｃを示す。コード化イネーブル線識別子３０４の「１」は、第１のコード化イネーブル線２０Ｂに対応し、第１のコード化イネーブル線２０Ｂは、ヒューズビットを選択するために使用される。コード化イネーブル線識別子３０４の「２」は、第２のコード化イネーブル線２０Ｃに対応し、第２のコード化イネーブル線２０Ｃは、マスクビットを選択するために使用される。
【００１８】
ヒューズビット１〜１３およびマスクビット１〜１３は、複数のフィールド３１０に分割される。特定のフィールド３１０の各ビットは、ビット値３０８を含む。ビットが設定されている場合には、そのビットは、その対応するビット値３０８に示される値を有する。ビットが設定されていない場合には、そのビットは０の値を有する。一実施の形態では、ヒューズビット１〜１３およびマスクビット１〜１３は、ＲＯＭ１６Ａの製造中に設定される。
【００１９】
フィールド３１０Ａは、ヒューズビット１３を含む。一実施の形態では、ヒューズビット１３は、データの記憶には使用されない。したがって、フィールド３１０Ａは、文字「ＮＡ」（すなわち、未特定（not assigned））を含む。
【００２０】
インク充填フィールド３１０Ｂは、ヒューズビット１０〜１２を含む。一実施の形態では、ヒューズビット１０〜１２は、インクの少量警告を表示すべき時を決定する基準レベルまたはトリガレベルを提供する。
【００２１】
パリティフィールド３１０Ｃは、ヒューズビット９を含む。一実施の形態では、ヒューズビット９は、マーケッティングフィールド３１０Ｄに対応するビットと関連して使用されるパリティビットである。別の実施の形態では、ヒューズビット９は、フィールド３１０の複数のものと関連して使用されるパリティビットである。また、ヒューズビット９は、インクサプライ２６などの別のプリンタコンポーネントと関連付けられたメモリビットと関連して使用することもできる。
【００２２】
マーケティングフィールド３１０Ｄは、ヒューズビット６〜８を含む。一実施の形態では、ヒューズビット６〜８は、インクジェットカートリッジを特定のプリンタで使用できるかどうかを識別するために使用される。
【００２３】
フィールド３１０Ｅはヒューズビット５を含む。一実施の形態では、ヒューズビット５はデータの記憶に使用されず、したがって、フィールド３１０Ｅは文字「ＮＡ」（すなわち、未特定）を含む。
【００２４】
ペン固有フィールド３１０Ｆは、ヒューズビット２〜４を含む。一実施の形態では、ヒューズビット２〜４は、インクジェットカートリッジを一意に識別する乱数を表し、この乱数により、プリンタコントローラ３４は、新しいインクジェットカートリッジがいつ設置されたかを判断することが可能になる。
【００２５】
フィールド３１０Ｇはヒューズビット１を含む。一実施の形態では、ヒューズビット１は、データの記憶に使用されず、したがって、フィールド３１０Ｇは、文字「ＮＡ」（すなわち、未特定）を含む。
【００２６】
フィールド３１０Ｈは、マスクビット１０〜１３を含む。一実施の形態では、マスクビット１０〜１３は、データの記憶に使用されず、したがって、フィールド３１０Ｈは、文字「ＮＡ」（すなわち、未特定）を含む。
【００２７】
フィールド３１０Ｉはマスクビット９を含む。一実施の形態では、マスクビット９は、ペンタイプフィールド３１０Ｊに対応するビットと関連して使用されるパリティビットである。別の実施の形態では、マスクビット９は、フィールド３１０の複数のものと関連して使用されるパリティビットである。また、マスクビット９は、インクサプライ２６などの別のプリンタコンポーネントに関連付けられたメモリビットと関連して使用することもできる。
【００２８】
ペンタイプフィールド３１０Ｊは、マスクビット５〜８を含む。一実施の形態では、マスクビット５〜８は、メモリに関連付けられるインクジェットカートリッジのタイプの識別情報を提供する。
【００２９】
ペン固有フィールド３１０Ｋは、マスクビット１〜４を含む。一実施の形態では、マスクビット１〜４は、特定のインクジェットカートリッジを一意に識別する乱数を表し、この乱数により、プリンタコントローラ３４は、新しいインクジェットカートリッジがいつ設置されたかを判断することが可能になる。
【００３０】
図４Ａは、ＲＯＭ１６Ａのヒューズビットの状態を定める回路の概略図である。回路４００Ａは、第１のコード化イネーブル入力（E_on）４０２、出力（id_out）４０４、アドレス入力４０６、トランジスタ４０８、抵抗器４１０、トランジスタ４１２、第２のコード化イネーブル入力（E_off）４１４、トランジスタ４１６およびアース（p_gnd）４１８を含む。アドレス入力４０６は、アドレス線２０Ａ（図１に示す）の１つに接続される。第１のコード化イネーブル入力４０２は、第１のコード化イネーブル線２０Ｂ（図１に示す）に接続される。第２のコード化イネーブル入力４１４は、第２のコード化イネーブル線２０Ｃ（図１に示す）に接続される。出力４０４は、出力線２０Ｄ（図１に示す）に接続される。
【００３１】
一実施の形態では、トランジスタ４０８、４１２および４１６のそれぞれは、電界効果トランジスタ（ＦＥＴ）である。アドレス入力４０６は、トランジスタ４０８のドレインに接続される。第１のコード化イネーブル入力４０２は、トランジスタ４０８のゲートに接続される。トランジスタ４０８のソースは、トランジスタ４１２のゲートおよびトランジスタ４１６のドレインに接続される。トランジスタ４１６のゲートは、第２のコード化イネーブル入力４１４に接続される。トランジスタ４１６のドレインは、トランジスタ４０８のソースおよびトランジスタ４１２のゲートに接続される。トランジスタ４１６のソースは、アース４１８に接続される。抵抗器４１０は、出力４０４とトランジスタ４１２のドレインとの間に配置される。トランジスタ４１２のソースは、アース４１８に接続される。
【００３２】
回路４００Ａによって表されるビットのようなＲＯＭ１６Ａのヒューズビットは、第１のコード化イネーブル入力４０２をハイに設定し、アドレス入力４０６をハイに設定し、かつ出力４０４の信号を検知することによって読み出される。第１のコード化イネーブル入力４０２は、コントローラ３４により、第１のコード化イネーブル線２０Ｂをハイに設定することによってハイに設定される。アドレス入力４０６は、コントローラ３４により、アドレス入力４０６に接続されたアドレス線２０Ａをハイに設定することによってハイに設定される。出力４０４の出力電圧は、コントローラ３４により、出力線２０Ｄの電圧を検知することによって検知される。
【００３３】
トランジスタ４０８は、入力４０２および４０６を有するＡＮＤゲートとして機能する。入力４０２および４０６が共にハイである場合、電流が、トランジスタ４０８を流れてトランジスタ４１２をオンにする。トランジスタ４１２は駆動トランジスタとして機能し、出力４０４を駆動する。抵抗器４１０が溶断されると、出力４０４の電圧はハイになり、論理的な１を示す。抵抗器４１０が溶断されない場合には、出力４０４の電圧はローになり、論理的な０を示す。トランジスタ４１６は、アクティブプルダウンとして使用されて、トランジスタ４１２がオフになるべき時に、トランジスタ４０８からの漏れ電流がトランジスタ４１２をオンにすることを防止する。トランジスタ４１６は、第２のコード化イネーブル入力４１４をハイに設定することによりオンにされる。トランジスタ４１６は、オンになると、トランジスタ４０８からの電流をアースに流す。
【００３４】
一実施の形態では、トランジスタ４０８および４１６は、それぞれ、約４マイクロメートルの長さおよび約１５．５マイクロメートルの幅を有し、トランジスタ４１２は、約４マイクロメートルの長さおよび約６００マイクロメートルの幅を有する。一実施の形態では、抵抗器４１０は、溶断された場合には約１０００オームを越える抵抗を有し、溶断されていない場合には約４００オームを下回る抵抗を有する。開回路を作成してＲＯＭ１６Ａのビットの状態を定める方法として、抵抗器４１０を溶断する以外の別の方法を使用することができる。これらの別の方法には、機械的な切断、レーザによる切断ならびにそれ以外の方法が含まれる。
【００３５】
図４Ｂは、ＲＯＭ１６Ａのマスクビットの状態を定める回路の概略図である。回路４００Ｂは、図４Ａに示す回路４００Ａの抵抗器４１０がスイッチ４２０に置き換えられ、トランジスタ４２２がトランジスタ４１２と異なる特性を含む点を除いて、図４Ａに示す回路４００Ａとほぼ同じである。一実施の形態では、スイッチ４２０は、実際の物理的なスイッチではなく、抵抗器の存在または欠如のいずれかを表す。抵抗器がスイッチ４２０の代わりに存在する場合には、その抵抗器は、出力４０４とトランジスタ４２２との間で開回路として機能するのに十分な抵抗を有する。抵抗器がスイッチ４２０の代わりとして存在しない場合には、出力４０４とトランジスタ４２２との間に付加される抵抗は存在しない。一実施の形態では、トランジスタ４２２は、約４マイクロメートルの長さおよび約１００マイクロメートルの幅を有する電界効果トランジスタ（ＦＥＴ）である。
【００３６】
アドレス入力４０６は、アドレス線２０Ａ（図１に示す）の１つに接続される。第１のコード化イネーブル入力４０２は、第２のコード化イネーブル線２０Ｃ（図１に示す）に接続される。第２のコード化イネーブル入力４１４は、第１のコード化イネーブル線２０Ｂ（図１に示す）に接続される。出力４０４は、出力線２０Ｄ（図１に示す）に接続される。
【００３７】
アドレス入力４０６は、トランジスタ４０８のドレインに接続される。第１のコード化イネーブル入力４０２は、トランジスタ４０８のゲートに接続される。トランジスタ４０８のソースは、トランジスタ４２２のゲートおよびトランジスタ４１６のドレインに接続される。トランジスタ４１６のゲートは、第２のコード化イネーブル入力４１４に接続される。トランジスタ４１６のドレインは、トランジスタ４０８のソースおよびトランジスタ４２２のゲートに接続される。トランジスタ４１６のソースは、アース４１８に接続される。スイッチ４２０は、出力４０４とトランジスタ４２２のドレインとの間に配置される。トランジスタ４２２のソースは、アース４１８に接続される。
【００３８】
回路４００Ｂによって表されるビットのようなＲＯＭ１６Ａのマスクビットは、第１のコード化イネーブル入力４０２をハイに設定し、アドレス入力４０６をハイに設定し、かつ出力４０４の信号を検知することによって読み出される。第１のコード化イネーブル入力４０２は、コントローラ３４により、第２のコード化イネーブル線２０Ｃをハイに設定することによってハイに設定される。アドレス入力４０６は、コントローラ３４により、アドレス入力４０６に接続されたアドレス線２０Ａをハイに設定することによってハイに設定される。出力４０４の出力電圧は、コントローラ３４により、出力線２０Ｄの電圧を検知することによって検知される。
【００３９】
トランジスタ４０８は、入力４０２および４０６を有するＡＮＤゲートとして機能する。入力４０２および４０６が共にハイである場合、電流が、トランジスタ４０８を流れてトランジスタ４２２をオンにする。トランジスタ４２２は駆動トランジスタとして機能し、出力４０４を駆動する。スイッチ４２０が開状態である（すなわち、抵抗器が存在する）場合には、出力４０４の電圧はハイになり、論理的な１を示す。スイッチ４２０が閉状態（すなわち、抵抗器が存在しない）場合には、出力４０４の電圧はローになり、論理的な０を示す。トランジスタ４１６は、アクティブプルダウンとして使用されて、トランジスタ４２２がオフになるべき時に、トランジスタ４０８からの漏れ電流がトランジスタ４２２をオンにすることを防止する。トランジスタ４１６は、第２のコード化イネーブル入力４１４をハイに設定することによりオンにされる。トランジスタ４１６はオンになると、トランジスタ４０８からの電流をアースに流す。
【００４０】
本発明のＲＯＭ１６Ａでは、ヒューズビットおよびマスクビットは、機能または情報のいずれかに関するものとしてさらに分類することができる。機能ビットフィールドは、プリンタによって予想される適切な動作の値と一致しなければならない。機能ビットフィールドの一例は、ペンタイプフィールド３１０Ｊである。ペンタイプフィールド３１０Ｊに対応するビットが、プリンタと互換性のないインクジェットカートリッジのタイプを示す場合、プリンタは、そのインクジェットカートリッジを無効にする。したがって、ペンタイプフィールド３１０Ｊの誤りによって、プリンタは、インクジェットカートリッジを誤って無効にする可能性がある。情報ビットフィールドは適切な動作には重要ではない。従って、無視することができ、あるいは動作を停止することなく、情報ビットフィールドの間違った情報に基づいて動作を行うこともできる。情報ビットフィールドの例として、ペン固有フィールド３１０Ｆおよび３１０Ｋが含まれる。
【００４１】
短絡回路が、浮遊インク（stray ink）によってインクジェットカートリッジのＲＯＭ１６Ａで発生する（「インク短絡」）。これは通常、半導体ダイ６０（図２に示す）の端部に向かうほど頻繁に発生する。半導体ダイ６０の端部近くに配置される電極端子６２は、腐食を受けやすく、潜在的に電気不良を引き起こしやすい。一実施の形態では、機能ビットおよびパリティビットなどの他の重要なビットは、半導体ダイ６０の中心に向けて配置され、これらのビットに関するインク短絡の可能性が削減される。これにより、よりローバストなＲＯＭ１６Ａが提供される。一実施の形態では、マーケッティングビット３１０Ｄ、ペンタイプビット３１０Ｊ、ならびにパリティビット３１０Ｃおよび３０１Ｉは、半導体ダイ６０のほぼ中心近くに配置される。
【００４２】
一実施の形態では、本発明によるインクジェットカートリッジのＲＯＭ１６Ａのローバスト性（robustness）をさらに改善するために、パリティビットが、機能ビットフィールドを含む重要なビットフィールドに割り当てられる。図３に示すように、パリティビット３１０Ｃは、マーケッティングビットフィールド３１０Ｄに割り当てられ、パリティビット３１０Ｉは、ペンタイプビットフィールド３１０Ｊに割り当てられる。インクジェットカートリッジのＲＯＭのローバスト性を改善するパリティビット３１０Ｃおよび３１０Ｉといったパリティビットの使用については、図５Ａおよび図５Ｂを参照して、以下にさらに詳細に考察される。
【００４３】
図５Ａは、本発明によるインクジェットカートリッジのＲＯＭのビット割り当ての２つの例を示す表である。この表は、横列５０２および５０４、ならびに縦列５０６および５０８Ａ〜５０８Ｄを含む、縦列５０６は、パリティビット３１０Ｃまたは３１０Ｉといった各例のパリティビットの値を含む。縦列５０８Ａ〜５０８Ｄは、マーケッティングフィールド３１０Ｄまたはペンタイプフィールド３１０Ｊといった各例のデータビットフィールドのビットの値を含む。横列５０２に示す例１では、パリティビットは０に設定され、ビット１は０に設定され、ビット２は０に設定され、ビット３は１に設定され、ビット４は１に設定される。横列５０４に示す例２では、パリティビットは１に設定され、ビット１は１に設定され、ビット２は０に設定され、ビット３は０に設定され、ビット４は０に設定される。
【００４４】
一実施の形態では、パリティビットにどの値を割り当てるかを決定するのに、偶数パリティが使用される。例１のビット１〜４は、合計が偶数になるので、例１のパリティビットは０に設定され、それによって、ビット１〜４およびパリティビットの合計が偶数に維持される。例２のビット１〜４は、合計が奇数になるので、例２のパリティビットは１に設定され、それによって、ビット１〜４およびパリティビットの合計が偶数にされる。別の実施の形態では、偶数パリティではなく奇数パリティが使用される。
【００４５】
図５Ｂは、データビットフィールドに誤りが発生した後の図５Ａのビット割り当てを示す表である。図５Ｂでは、インク短絡が、データビット３に対応するアドレス線２０Ａに発生したものと仮定される。コントローラ３４は、アドレス線２０Ａのそれぞれを電気的に検査することにより、アドレス線２０Ａのいずれかに短絡回路または開回路があるかどうかを判断する。一実施の形態では、電気的な検査は導通試験を含む。導電線および電気回路を検査する技術は、当業者に既知である。アドレス線２０Ａを電気的に検査した後、コントローラ３４は、ビット３に対応するアドレス線２０Ａに短絡があると判断する。インク短絡がアドレス線に発生すると、コントローラ３４によって読み出される出力は、そのビットがインク短絡前に１であったかどうかに関係なく、１になる。したがって、ビット３は、図５Ａに示すように、たとえ例２のビット３が０であるべきであっても、図５Ｂの例１および例２の双方について１である。
【００４６】
例１では、コントローラ３４は、パリティビットを検査して、データビットフィールドが誤りを含むかどうかを判断する。ビット１〜４およびパリティビットの合計は偶数であるので、コントローラ３４は、データビットフィールドが誤りを含んでいないと判断する。
【００４７】
例２では、コントローラ３４は、パリティビットを検査して、データビットフィールドが誤りを含むかどうかを判断した後、誤りが発生したと判断する。その理由は、ビット１〜４およびパリティビットの合計が奇数であり、偶数パリティが使用されているからである。ビット３に対応するアドレス線の電気検査でインク短絡が示されていること、および誤りが発生したとのパリティ検査からの判断とに基づいて、コントローラ３４は、ビット３が０であるべきと判断し、それに従ってそのビットを訂正する。したがって、誤りは、プリンタ１０の動作に割り込みを引き起こさない。
【００４８】
本明細書では、好ましい実施の形態を説明する目的で、具体的な実施の形態を図示して説明してきたが、多種多様な別の実施態様および／または等価な実施態様が、本発明の範囲から逸脱することなく、図示して説明した具体的な実施の形態の代わりとなり得ることが、当業者には理解される。化学技術、機械技術、電気機械技術、電気技術およびコンピュータ技術の当業者は、非常に多種多様な実施の形態で本発明を実施できることを容易に理解するであろう。本出願書類は、本明細書で考察された好ましい実施の形態の任意の適応形態および変形形態をカバーするように意図されている。したがって、本発明は、特許請求の範囲およびその均等物によってのみ限定されることが明白に意図される。
【図面の簡単な説明】
【００４９】
【図１】本発明のインクジェットプリンタの主要なコンポーネントの電気ブロック図。
【図２】図１に示すプリンタのＲＯＭを示す図。
【図３】本発明によるインクジェットカートリッジのメモリに記憶された情報を示す表。
【図４Ａ】本発明のインクジェットカートリッジのメモリのヒューズビットの状態を定める回路の概略図。
【図４Ｂ】本発明のインクジェットカートリッジのメモリのマスクビットの状態を定める回路の概略図。
【図５Ａ】本発明によるインクジェットカートリッジのメモリのビット割り当ての２つの例を示す表。
【図５Ｂ】誤りが発生した後の図５Ａのビット割り当てを示す表。
【図１】
2004533057.tif 000003
【図２】
2004533057.tif 000004
【図３】
2004533057.tif 000005
【図４Ａ】
2004533057.tif 000006
【図４Ｂ】
2004533057.tif 000007
【図５Ａ】
2004533057.tif 000008
【図５Ｂ】
2004533057.tif 000009
【国際公開パンフレット】
2004533057.tif 000010
2004533057.tif 000011
2004533057.tif 000012
2004533057.tif 000013
2004533057.tif 000014
2004533057.tif 000015
2004533057.tif 000016
2004533057.tif 000017
2004533057.tif 000018
2004533057.tif 000019
2004533057.tif 000020
2004533057.tif 000021
2004533057.tif 000022
2004533057.tif 000023
2004533057.tif 000024
2004533057.tif 000025
2004533057.tif 000026
2004533057.tif 000027
2004533057.tif 000028
2004533057.tif 000029
2004533057.tif 000030
2004533057.tif 000031
2004533057.tif 000032
2004533057.tif 000033
2004533057.tif 000034
【国際調査報告】
2004533057.tif 000035
2004533057.tif 000036
2004533057.tif 000037