(57)【要約】チャネル領域及びソース／ドレイン領域（２２）を有する半導体薄膜（２０）から絶縁層（１８）により分離されたボトムゲート金属領域（１４）を有する薄膜トランジスタ構造体の製造方法を提供する。本製造方法は、ボトムゲート金属領域（１４）がマスクとして作用する背面照射工程を含み、この背面照射工程は、半導体薄膜（２０）においてボトムゲート金属領域（１４）の両側に位置するソース／ドレイン領域（２２）を形成する処理の一部であり、背面露光により達成されるセルフアライメントにより、ソース／ドレイン領域（１４）及びチャネル領域（２０）間の電流路を制限する。
2004508710.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域及びソース／ドレイン領域を有する半導体薄膜から絶縁層により分離されたボトムゲート金属領域を有する薄膜トランジスタ構造体の製造方法において、
ボトムゲート金属領域をマスクとして用いる背面照射工程を、半導体薄膜において、ボトムゲート金属領域の両側にソース／ドレイン領域を形成する処理の一部として用い、この背面照射工程により達成されるセルフアライメントによりソース／ドレイン領域とチャネル領域との間の電流路を制限することを特徴とする薄膜トランジスタ構造体の製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタ構造体の製造方法において、ソース／ドレイン領域をｎ− 領域として形成する薄膜トランジスタ構造体の製造方法。
【請求項３】
請求項２に記載の薄膜トランジスタ構造体の製造方法において、ソース／ドレイン領域の上面に薄肉のｎ＋ 領域を設ける薄膜トランジスタ構造体の製造方法。
【請求項４】
請求項３に記載の薄膜トランジスタ構造体の製造方法において、前記薄肉のｎ＋ 領域は、最初のｎ− 注入に続いて追加的な浅いｎ− 注入を行い、半導体薄膜の上面におけるドーピング濃度を高めることにより形成する薄膜トランジスタ構造体の製造方法。
【請求項５】
請求項３に記載の薄膜トランジスタ構造体の製造方法において、浅いｎ＋ 注入と、それに続く拡散により、ｎ＋ からｎ− までの勾配のあるドーパント分布を半導体薄膜中に形成する薄膜トランジスタ構造体の製造方法。
【請求項６】
請求項２に記載の薄膜トランジスタ構造体の製造方法において、レーザアニール工程を有し、ドーパントガスをレーザチャンバに加え、レーザアニール工程中にドーパントを拡散させる薄膜トランジスタ構造体の製造方法。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタ構造体の製造方法において、前記背面照射工程は、２回の背面照射工程うちの第１の背面照射工程を有し、それ以外に薄膜トランジスタ構造体のソース／ドレイン領域にデバイスを構成するための第２の背面照射も行なう薄膜トランジスタ構造体の製造方法。
【請求項８】
請求項７に記載の薄膜トランジスタ構造体の製造方法において、前記第２の背面照射工程を、ソース／ドレイン領域の金属接点領域を形成するために用いる薄膜トランジスタ構造体の製造方法。
【請求項９】
請求項８に記載の薄膜トランジスタ構造体の製造方法において、前記第２の背面照射工程に続くフォトリソグラフ工程を制御することにより、ソース／ドレイン領域に対する金属接点の横方向の寸法を制限し、これによりチャネル領域からソース／ドレイン領域を経て金属接点に至るまでの電流路を長くする薄膜トランジスタ構造体の製造方法。
【請求項１０】
請求項６又は７に記載の薄膜トランジスタ構造体の製造方法において、
基板を形成する工程と、
ゲート金属領域を堆積するとともに第１マスク工程によりパターン化し、その後この上に誘電体層を設け、続いてシリコン薄膜層を設ける工程と、
シリコン薄膜のソース／ドレイン領域中に適切なドーパントを導入するための第１背面照射及びボトムゲートアライメント工程と、
ボトムゲート金属領域に対する接点領域を選択的に開口するために、シリコン薄膜及び誘電体層を通る接点孔を形成する第２マスク工程と、
ソース／ドレイン領域に対する金属接点領域をパターン化するための第２の背面照射工程及びアライメント工程と、
金属接点領域及びその下のシリコン薄膜をパターン化する第３マスク工程と、
前記コンタクトバイアに対するＩＴＯ接点を堆積するとともにパターン化する第４マスク工程と
を有する薄膜トランジスタ構造体の製造方法。
【請求項１１】
請求項１０に記載の薄膜トランジスタ構造体の製造方法において、この製造方法は、
ソース／ドレイン領域を形成するためのイオン注入工程と、
このイオン注入に続くレーザアニール工程と、
誘電体堆積する工程と
を有する薄膜トランジスタ構造体の製造方法。
【発明の詳細な説明】
【０００１】
本発明は、チャネル領域及びソース／ドレイン領域を有する半導体薄膜から絶縁層により分離されたボトムゲート金属領域を有する薄膜トランジスタ構造体の製造方法に関するものである。
【０００２】
薄膜トランジスタは、電子光学装置に使用するのに特に適しており、一般に周辺駆動回路及びスイッチング素子として作用する。このような集積薄膜トランジスタを具える半導体デバイスは、アクティブマトリクス電子光学装置の基板を駆動するのに用いることができ、この場合半導体デバイスは、比較的大きくかつ安価な絶縁基板上に設けられている。半導体薄膜はアモルファスシリコン又はポリシリコンから形成することができ、薄膜トランジスタ構造体はボトムゲート又はトップゲート構造を有し得る。
【０００３】
一般に半導体製造技術に共通して、薄膜トランジスタ構造体を製造する費用及び複雑さを定めるこのような製造方法の特徴は、半導体薄膜デバイスの基礎構造体を形成するために必要なマスクの個数、つまり個々のマスクアライメントの回数である。
【０００４】
従って、マスクの回数を減少させることができる薄膜トランジスタの既知の製造方法のいかなるものも、薄膜トランジスタ構造体を製造する複雑さ及び費用を有効に低減させる可能性があり、かつこのようなデバイスを製造する際の歩留まりを向上させるのにも役立つ。
【０００５】
米国特許第５，９０３，０１４号明細書は、ｎ− 領域を横方向に形成することを開示しているが、この方法には、余分なマスク及び余分な処理工程の双方、又はいずれか一方を製造工程中に導入するという付随する欠点がある。また、例えばＣＭＯＳ薄膜トランジスタデバイスを製造するために他の製造工程が必要となると、この米国特許明細書におけるような、マスクの個数の増大が一層明らかとなる。
【０００６】
従来技術に見られるようにマスクの個数が比較的多いと、ポリシリコンＣＭＯＳ薄膜トランジスタデバイスのような、マスクの個数が多くない場合に有利な構造体を用い得る、例えばモニタ及びテレビジョン用の標準ディスプレイスクリーンのような電子光学装置の範囲が制限される。
【０００７】
本発明は、ボトムゲート薄膜トランジスタ構造体の製造方法であって、既知のこのような製造方法に比べて、特に製造方法中で用いるマスクの個数に関して利点を有する方法を提供するものである。
【０００８】
本発明は、上述した薄膜トランジスタ構造体の製造方法において、ボトムゲート金属領域をマスクとして用いる背面照射工程を、半導体薄膜において、ボトムゲート金属領域の両側にソース／ドレイン領域を形成する処理の一部として用い、この背面照射工程により達成されるセルフアライメントによりソース／ドレイン領域とチャネル領域との間の電流路を制限することを特徴とする。
【０００９】
ソース／ドレイン領域を形成する背面照射工程に際し、上述したようにゲート金属領域を用いると、ゲート金属領域を用いない場合にソース／ドレイン領域を形成するために用いられる特定のマスク工程が必要となくなり有利である。従って、本発明の方法は、マスク数を減少するという点で、薄膜トランジスタデバイスを製造する費用及び複雑さを低減でき有利である。ボトムゲート金属領域のセルフアライメントにより、特に、Ｎチャネルポリシリコン薄膜トランジスタデバイスに対し、ソース／ドレイン領域を経てチャネル領域に至るまでの電流路を半導体薄膜の厚さとほぼ同じ長さまで減少でき有利である。
【００１０】
請求項２に記載した手段によれば、このようにしない場合には米国特許第５，９０３，０１４号明細書に記載されているようｎ＋ 領域とチャネルとの間の接合部に生じる電界を減少させることに関する利点が得られ、これらの利点は、この米国特許明細書からの既知の製造方法により生じるマスクの個数の増大を生じることなく達成し得る。
【００１１】
請求項３に記載した手段によれば、その後ソース／ドレイン領域上に形成する金属接点領域に対する接触を良好にするという利点が得られる。
【００１２】
前記薄肉のｎ＋ 領域は、最初のｎ− 注入に続いて追加的な浅いｎ− 注入を行い、半導体薄膜の上面におけるドーピング濃度を高めることにより形成するのが有利である。或いは又、ｎ− の注入を行う代わりに、本発明の方法では、浅いｎ＋ 注入と、それに続く拡散により、ｎ＋ からｎ− までの勾配のあるドーパント分布を半導体薄膜中に形成するのが有利である。ドーパントはチャネル領域内で横方向にも拡散し、電界制御に関して有利な効果が得られる。
【００１３】
ｎ＋ 及びｎ− の双方又はいずれか一方の注入工程を用いる代わりに、ドーパントガスをレーザチャンバに導入し、レーザアニール工程中にドーパントを拡散させることができる。
【００１４】
請求項７に記載した手段によれば、本発明の方法によりマスクの個数及び製造工程の複雑さが更に低減するという利点が得られる。
【００１５】
ソース／ドレイン領域の金属接点領域を形成するのには、第２の背面照射工程を用いるのが有利である。
【００１６】
請求項９に記載した手段によれば、特に、ｎ− ソース／ドレイン領域を用いるＮチャネルデバイスに対し、例えば、わずかにドープしたドレイン領域の長さを電流方向で有効に長くする。わずかにドープした領域の実効長が長くなることにより、半導体薄膜の厚さが０．０５〜０．１ミクロンの領域でもなお充分に電界を除去しうる。
【００１７】
本発明の特定の例によれば、薄膜トランジスタ構造体を形成する本発明による製造方法において、４回のマスク工程と２回の背面照射工程とを組み合わせて用いる。
【００１８】
このようにすることにより、マスク工程数を１回有効に減少させて薄膜トランジスタ構造体を形成でき、これにより関連する費用及び複雑さが低減し、歩留まりが向上する。
【００１９】
請求項１０に記載した手段によれば、標準寸法のモニタ及びテレビジョンの電子光学ディスプレイを製造する場合に、本発明によれば、マスクの個数及び複雑さが低減するという観点から、例えばポリシリコンデバイスを例えばアモルファスシリコンデバイスに対し競合力のあるものとし得るという利点が得られる。
【００２０】
ＣＭＯＳ構造体は、ソース／ドレイン領域をドーピングする際に他のマスク工程を行うことで製造できるが、本発明の製造方法によりポリシリコンＣＭＯＳ薄膜トランジスタを製造すると、マスク工程の数は５回に増えるだけで、マスク工程の数は依然として減少し有利である。
【００２１】
特に、本発明の方法では、ソース／ドレイン領域を形成する際の１回のみのイオン注入と、このイオン注入に続く１回のみのレーザアニール工程と、１回のみの誘電体堆積工程とを用いるものでもあり、これらの特徴は本発明を用いる方法を相対的に更に簡単かつ廉価なものとする。ＣＭＯＳ構造体が必要である場合には、必要なドーピング工程数が２工程に増えること勿論である。
【００２２】
特に、本発明は、一般にアクティブマトリクス液晶ディスプレイデバイス及びフラットスクリーンディスプレイデバイスに用いる薄膜トランジスタ構造体を製造するのに用いるのが有利である。
【００２３】
本発明の上述の及びその他の観点は以下に記載の実施例の説明から明らかとなるであろう。
本発明を添付の図面を参照して実施例につき更に説明する。
まず、図１Ａ〜Ｆを参照して説明する。これらの図は、本発明による薄膜トランジスタ構造体を形成する６つの工程を図示している。
【００２４】
図１Ａでは、まず、基板１０に金属層を設け、その後この金属層を第１マスク工程によりパターン化してボトムゲート金属領域１２、１４及び１６を形成する。その後、誘電体層１８を基板及びボトムゲート金属構造体の上に形成し、次に薄膜シリコン層２０を酸化物層（誘電体層）１８上に形成する。
【００２５】
図１Ｂに示す工程では、２回の背面照射のうちの第１の背面照射により、ボトムゲート１４を有するＮチャネル薄膜トランジスタを形成する。この場合、これに関連してボトムゲート金属領域１４をｎ− ソース／ドレイン領域２２の形成中にマスクとして作用させるセルフアライメントが用いられる。その後、第２マスク工程を行い、ｎ＋ ドーパントを選択注入してドープされたソース／ドレイン領域２４を形成する。その後、ドープされたソース／ドレイン領域２４をもってＰチャネル薄膜トランジスタを規定でき、これらトランジスタがｎ− ソース／ドレイン領域と相俟ってＣＭＯＳ構造体を形成する。
【００２６】
ｎ− 及びｎ＋ ドーパントを注入した後にレーザアニール工程を行う。
【００２７】
図１Ｃでは、第３マスク工程を用いて、シリコン薄膜２０及びその下側の誘電体層１８を貫通して、例えばボトムゲート金属接点領域１２と接触する接点孔２６を開ける。図１Ｄでは、２回の背面照射のうちの第２の背面照射を行う。この第２の背面照射は、ドープされたソース／ドレイン領域に接触するパターン化した金属接点領域２８を設ける工程の一部として行う。堆積された金属を除去し、図１Ｄに示すような適切なパターン化を達成するのにフロートオフ技術を用いる。しかし、フロートオフ技術の信頼性に問題がある場合には、金属領域をシリコン層中に焼結させるのが有利である。
【００２８】
第４マスク工程を図１Ｅに示す。ここでは金属領域２８及びその下のシリコン領域の各々をエッチングして図示するような形態のデバイスの島を形成する。
【００２９】
最後に図１Ｆにおいて最終（第５）マスク工程を行い、接点孔２６を介してボトムゲート金属領域１２に接触するパターン化したＩＴＯ層３２を設ける。
【００３０】
図１Ｆに示すようなＩＴＯ接点領域を有するポリシリコンＣＭＯＳ薄膜トランジスタ構造体を形成するためには、２回の個別の背面照射を有利に用いることにより、図１Ａで行う第１マスク工程から図１Ｆの最終マスク工程までを通じて、５回のマスク工程しか必要としないこと明らかである。
【００３１】
次に図２を参照するに、この図２は、例えば、ボトムゲート金属領域１４を用いる、薄膜トランジスタの一部を図示しており、ここでｎ− ドープしたドレイン領域にはその上側のｎ＋ 層２２ａを設け、ドレイン領域とその上の金属接点領域２８との間の接触を向上させている。前述したように、ドレイン領域２２をｎ− ドーピングすると、ドレイン領域２２とチャネル２０との界面での電界が減少する。本発明の１つの観点によれば、ドレインをｎ− 領域のみで設けることができ、このｎ− 領域は背面照射によるボトム金属ゲート１４のセルフアライメントにより達成できる。このセルフアライメントによれば、金属接点領域２８からｎ− ドレイン領域２２を経てチャネル２０までの電流路を比較的短く、一般には薄膜シリコン層２０の厚さｔａ とほぼ等しい長さとする。しかし、この構成の性能を向上させるために、本発明による方法に、シリコン薄膜２０の上部に薄肉のｎ＋  領域を設ける工程を含めることができる。この工程は、最初のｎ− ドーパントの注入直後に追加の浅い注入を行うことで容易に達成できる。或いは又、レーザアニール工程はドーパントを、例えば０．１ミクロンだけ拡散する作用をするため、最初のｎ− ドーパントの注入を省略して、ｎ ＋ドーパントを浅く注入し、これを上述のように拡散し、ドレイン領域でのシリコン薄膜に対してｎ＋ からｎ− までの勾配あるドーパント分布を形成することができる。
【００３２】
或いは又、シリコン薄膜の厚さがこのようなドーパントの勾配分布を形成し得ないような厚さの場合、わずかにドープしたドレイン領域の長さ（電流の流れる方向）を有効に長くし、このドレイン領域のシリコン薄膜の厚さが０．０５〜０．１ミクロンであっても、依然として充分に電界を除去できるようにすることができる。わずかにドープしたドレイン領域の有効長を長くすることは、図１Ｄの第２の背面照射中に行うフォトリソグラフ工程を適切に制御することにより達成し得る。例えば、図３を参照するに、ドレイン領域とチャネル２０との間の電流の流れ方向にギャップＬを設け、わずかにドープしたドレイン領域２２の有効長をこの方向で長くすることができる。従って、このように金属領域２８Ａの長さを制限することで、わずかにドープしたドレイン領域の有効長を前述の電流方向で長くして必要な電界除去を達成するのが有利であり、しかも上述した範囲の厚さを有するシリコン薄膜を採用するのも有利である。
【００３３】
図４はディスプレイスクリーンの一部の平面図を示す。このディスプレイスクリーンは、画素のマトリクスを有し、かつ列ライン３４と、本発明により形成される薄膜トランジスタを適切に制御するゲートライン３６とを有する。この薄膜トランジスタは画素４０の電極を駆動する作用をする。
【００３４】
このような構成によれば、完全に遮蔽された画素を得ることはできないが、列ラインをマスクとして作用させる他の背面照射を用いることによりＩＴＯ領域を列ラインに対してセルフアラインさせることができ、ＣＭＯＳ構造体を採用する場合には、このような構成に依然として５回のマスク工程が必要とするだけである。
【００３５】
本発明による製造方法をＣＭＯＳ処理の一部として用いた場合の、本発明の利点を簡潔に示すために、従来技術（ＧＯＬＤ　Ｄ）の特徴的な工程と、本発明による５回マスク法（５ＭＡＳＫ　ＰＲＯＣＥＳＳ）との間の比較を、必要とするこのような特徴的な工程数の減少数（ＳＡＶＩＮＧ）とともに次の表１に示す。
【００３６】
【表１】
2004508710.tif 000003
【００３７】
本発明は上述した実施例に限定されるものではないことに注意すべきである。特に、本発明の製造方法は、必ずしも５回マスク工程のＣＭＯＳ処理の一部として用いる必要はなく、４回マスク工程の非ＣＭＯＳ処理の一部としても用いてもよい。実際に、本発明は、少なくとも一回の背面照射を、各ボトムゲート金属領域の上方及び側方に設ける半導体層領域を形成する工程の一部として用い、マスク工程の数を少なくとも一工程減少させるいかなる薄膜トランジスタの製造方法に用いても有利である。マスク工程の数を１つだけ減少させることによっても、関連する薄膜トランジスタの製造方法の複雑さが低減し、かつ費用が低減するという著しく有利な利点が得られること勿論である。
【図面の簡単な説明】
【図１】ポリシリコンＣＭＯＳ薄膜トランジスタ構造体を形成する順次の工程を示す。
【図２】図１Ａ〜１Ｆの製造方法の変形例を示す。
【図３】図１Ｅに示す工程の変形例を示す。
【図４】本発明により形成する薄膜トランジスタ構造体を有するディスプレイスクリーンを模式的に示す平面図である。
【国際公開パンフレット】
2004508710.tif 000004
2004508710.tif 000005
2004508710.tif 000006
2004508710.tif 000007
2004508710.tif 000008
2004508710.tif 000009
2004508710.tif 000010
2004508710.tif 000011
2004508710.tif 000012
2004508710.tif 000013
2004508710.tif 000014
2004508710.tif 000015
2004508710.tif 000016
2004508710.tif 000017
2004508710.tif 000018
【国際調査報告】
2004508710.tif 000019
2004508710.tif 000020
2004508710.tif 000021