(57)【要約】モジュラーコネクタ（３６）は、対を成す導電体（３８）の平行な接触部が平面（４０）をもたらすようにプラグコネクタを収容し、回路基板（２２０）は平面の後側でコネクタ（３６）に設けられている。導電体（３８）は外部回路に接続し、導電体を非平行で対を成す形態でもって配置することによって誘導結合されたクロストークが最小化される。回路基板（２２０）に接続された自由端部分を有する導電体（３８）によって容量結合されたクロストークが最小化され、それ故に、回路基板（２２０）の容量性素子は同様に、導電体接触部に対する間隔が狭いという理由でクロストーク補償を達成する。
2004507057.tif 000002
【特許請求の範囲】
【請求項１】
電気的接続のためにプラグコネクタと結合するモジュラーコネクタであって、
本体部と、
前記本体部内に配置され、各々が第１の部分から第２の端部まで延びると共にそれらの間に接触部を有し、前記接触部は、実質的に平行であると共に前記モジュラーコネクタと結合される場合に前記プラグコネクタの一列の接点との電気的接触を得るために一列に配列され、前記第１の部分は、前記接点と前記外部回路との間で信号を伝達するために外部回路と接続する部分であり、前記第１の部分は、前記接触部から電気的に隔てられている、複数の導電体と、
を備え、
前記導電体は、対を成して配置され、前記導電体の前記接触部は、前記モジュラーコネクタと結合される場合に前記プラグコネクタがその平面の前側にあるように１つの平面内にあり、基板は、前記平面の後側にあるようになっており、
前記基板に配置され、対を成さない導電体の前記第２の端部と電気的に導通する容量性素子を更に備え、
前記電気的導通は、前記第１の部分の前記接触部に対するよりも、前記導電体の前記接触部に対してより電気的に接近して確立されることを特徴とするモジュラーコネクタ。
【請求項２】
前記第２の電気的距離は、２００ＭＨｚの周波数において５°未満の位相であることを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項３】
前記第２の電気的距離は、２００ＭＨｚの周波数において３°未満の位相であることを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項４】
前記導電体の第１の対は、第１の導電体及び第２の導電体を含み、前記第１の導電体の前記接触部は、前記第２の導電体の前記接触部に隣接せず、前記接触部の列に沿って、前記第１と導電体及び前記第２の導電体の前記接触部の間に唯一の接触部が存在することを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項５】
前記接触部は、第１の接触部対と第２の接触部対とを形成し、各々の対に関して、その対の一方の接触部は隣接すると共に、他方の対の両方の接触部の間に存在し、前記第１の導電体対の前記導電体は、前記一方の接触部対の前記接触部を含むことを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項６】
第２の導電体対と電気的に導通する第２の容量性素子を含み、前記第２の対は、前記第１の導電体対の導電体を含まないことを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項７】
前記接触部は、第１の接触部対と第２の接触部対とを形成し、各々の対に関して、その対の一方の接触部は隣接すると共に、他方の対の両方の接触部の間に存在し、前記第１の導電体対の前記導電体は、前記第１の接触部対を含み、前記第２の導電体対の前記導電体は、前記第２の接触部対を含むことを特徴とする請求項６に記載のモジュラーコネクタ。
【請求項８】
前記第１の対の前記導電体は、クロストーク補償を得るために、それらの間に選択された誘導結合をもたらすように成型された区域を含むことを特徴とする請求項４に記載のモジュラーコネクタ。
【請求項９】
前記容量性素子は、個別キャパシタであることを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１０】
前記第１の対の２つの導電体の各々は、第２の部分を含み、前記容量性素子との前記電気的導通は、各々の導電体の第２の部分との間に確立され、前記２つの導電体の各々の導電体に関して、前記導電体の前記接触部は、前記導電体の長手方向に沿って、前記導電体の前記第２の部分と前記導電体の第１の部分との間に配置されることを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１１】
前記モジュラーコネクタ内に配置されている基板を含み、前記容量性素子は、前記基板に配置されることを特徴とする請求項１０に記載のモジュラーコネクタ。
【請求項１２】
前記基板は導電路を含み、前記導電路は、前記容量性素子及び前記第１の対の前記２つの導電体の前記第２の部分と電気的に導通状態にあり、前記導電体の前記第１の対の前記２つの導電体との前記電気的導通を確立することを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１３】
前記容量性素子は、基板に配置されている平面導電性区域を含み、前記平面導電性区域は、前記容量性素子の誘電体として使用するための、それらの間に配置されている基板の一部を有することを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１４】
前記容量性素子は、前記基板に配置されている互いに入り込む導電性区域を含むことを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１５】
前記容量性素子は、前記基板に固定されている個別キャパシタを含むことを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１６】
４つの導電体を含み、前記第１の導電体対は、前記４つの導電体の内の２つを含み、前記導電体は、第１の導電体が前記第２の導電体に隣接し、前記第２の導電体が前記第３の導電体に隣接し、前記第３の導電体が前記第４の導電体に隣接するように一列に配列され、各々の導電体に沿う隣接する長さに関して、前記第１と第３の導電体は平行であり、前記第２と第４の導電体は平行であり、前記第１と第３の導電体は、前記第２と第４の導電体と平行ではなく、結果的に、前記モジュラーコネクタが他のモジュラーコネクタと電気的に接続される場合に、電気的性能を強化するために選択された誘導結合をもたらすことを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１７】
前記導電体は少なくとも４つの導電体を含み、
前記第１の導電体は前記第２の導電体に隣接し、前記第２の導電体は前記第３の導電体の隣接し、前記第３の導電体は前記第４の導電体の隣接しており、
前記第１の導電体の第１の区域は、前記第３の導電体の第１の区域と平行であり、前記第２の導電体の第１の区域は、前記第４の導電体の第１の区域と平行であり、前記第１と第３の導電体の第１の区域は、前記第２と第４の導電体の第１の区域と平行でなく、
前記４つの導電体の前記第１の区域は一列に配列されており、平行な前記第１の区域の内の少なくとも２つの間に選択された誘導結合をもたらすようになっていることを特徴とする請求項１に記載のモジュラーコネクタ。
【請求項１８】
前記第１の区域の各々は一直線であることを特徴とする請求項１７に記載のモジュラーコネクタ。
【請求項１９】
前記第１と第３の導電体の各々は第２の区域を含み、前記第２の区域は平行であり、各々の導電体に関して、前記導電体の前記第２の区域は、前記導電体の前記第１の区域と連続区間を形成し、前記第２の区域は、一列の第２の区域を形成することを特徴とする請求項１７に記載のモジュラーコネクタ。
【請求項２０】
前記第１と第３の導電体の前記第１の区域は、前記第１と第３の導電体の前記第２の区域と同一平面内にあることを特徴とする請求項１９に記載のモジュラーコネクタ。
【請求項２１】
前記第１と第３の導電体の前記第２の区域は、前記第１と第３の導電体の前記接触部を含むことを特徴とする請求項１９に記載のモジュラーコネクタ。
【請求項２２】
前記第２と第４の導電体の各々は第２の区域を含み、前記第２の区域が平行であり、各々の導電体に関して、前記導電体の前記第２の区域は、前記導電体の第１の区域と連続区間を形成し、前記第２の区域は、一列の第２の区域を形成することを特徴とする請求項１７に記載のモジュラーコネクタ。
【請求項２３】
前記第２と第４の導電体の前記第２の区域は、前記第２と第４の導電体の前記第１の区域と同一平面内にあることを特徴とする請求項２１に記載のモジュラーコネクタ。
【請求項２４】
前記第２と第４の導電体の前記第２の区域は、前記第２と第４の導電体の前記接触部を含むことを特徴とする請求項２１に記載のモジュラーコネクタ。
【請求項２５】
電気的接続のために、所定の誘導成分及び所定の容量成分を有するクロストークを導入する第２のモジュラーコネクタと結合するモジュラーコネクタであって、
本体部と、
前記本体部内に配置され、各々が第１の部分から第２の端部まで延びると共にそれらの間に接触部を有し、前記接触部は、平行であると共に前記第２のコネクタと結合される場合に前記第２のモジュラーコネクタの一列の接点との電気的接触を得るために一列に配列され、前記第１の部分は、前記接点と前記外部回路との間で信号を伝達するために外部回路と接続する部分である、複数の対を成す導電体及び対を成さない導電体と、
前記平行な接触部によって形成される平面の後側にある基板と、
を備え、
前記基板は、対を成さない導電体の前記第２の端部に接続されると共に前記基板に配置されている容量性素子と、前記コネクタに配置されている誘導性素子とを含み、前記容量性素子及び誘導性素子は、前記導電体の第１の対と電気的に導通するようになっており、前記容量性素子は、クロストークの容量成分のみを処理するために選択された容量性補償をもたらし、前記誘導性素子は、クロストークの誘導成分のみを処理するために選択された誘導結合をもたらすことを特徴とするモジュラーコネクタ。
【請求項２６】
前記モジュラーコネクタは、ジャックコネクタであることを特徴とする請求項２５に記載のモジュラーコネクタ。
【請求項２７】
前記第１の導電体対の前記第１の部分は、前記接触部から第１の電気的距離だけ電気的に隔てられており、前記容量性素子は、前記第１の対の前記接触部から、前記第１の電気的距離よりも小さい第２の電気的距離だけ電気的に隔てられていることを特徴とする請求項２５に記載のモジュラーコネクタ。
【請求項２８】
前記容量性素子は、第１の導電体対の第１の部分よりも、第１の導電体対の接触部に対して電気的に接近していることを特徴とする請求項２７に記載のモジュラーコネクタ。
【請求項２９】
望ましくないクロストークを導入する第２のモジュラーコネクタと電気的に接続するモジュラーコネクタであって、
本体部と、
前記本体部内に配置され、各々が第１の部分から第２の端部まで延びると共にそれらの間に接触部を有し、前記接触部は、平行であると共に前記第２のコネクタと結合される場合に前記第２のモジュラーコネクタの一列の接点との電気的接触を得るために一列に配列され、前記第１の部分は、前記接点と前記外部回路との間で信号を伝達するために外部回路と接続する部分である、複数の対を成す導電体と、
前記平行な接触部によって形成される平面の後側にある基板と、
を備え、
前記基板は、対を成さない前記導電体の第２の端部に接続されている容量性素子と、前記コネクタに配置されている誘導性素子とを含み、前記容量性素子及び誘導性素子は、前記導電体の第１の対と電気的に導通するようになっており、前記誘導性素子は、前記容量性素子と前記第１の導電体対の前記接触部との間に電気的に置かれていないことを特徴とするモジュラーコネクタ。
【請求項３０】
前記モジュラーコネクタは、ジャック形コネクタであることを特徴とする請求項２６に記載のモジュラーコネクタ。
【請求項３１】
望ましくないクロストークを導入する第２のモジュラーコネクタと電気的に接続するモジュラーコネクタであって、
本体部と、
前記本体部内に配置され、各々が第１の部分から第２の端部まで延びると共にそれらの間に接触部を有し、前記接触部は、平行であると共に前記第２のコネクタと結合される場合に前記第２のモジュラーコネクタの一列の接点との電気的接触を得るために一列に配列され、前記第１の部分は、前記接点と前記外部回路との間で信号を伝達するために外部回路と接続する部分である、複数の導電体と、
前記平行な接触部によって形成される平面の後側にある基板と、
を備え、
対を成す導電体及び対を成さない導電体の各々は、第２の部分を含み、前記接触部は、前記第２の部分と前記第１の部分との間に電気的に配置されており、
前記基板は、平行な接触部によって形成される平面の後側に配置されており、前記基板は、対を成さない導電体の第２の端部に接続されている容量性素子を含み、前記基板は、前記コネクタに配置されると共に、前記対を成さない導電体の第２の端部に電気的に導通することを特徴とするモジュラーコネクタ。
【請求項３２】
第１のモジュラーコネクタが、所定の容量成分及び所定の誘導成分を有するクロストークをデータ対間に導入する、データ対のための複数の平行な導電体接触部を含む第２のモジュラーコネクタに結合される場合に、第１のモジュラーコネクタを使用してクロストークを補償するための方法であって、
平行な接触部によって形成される平面の後側に基板を配置する段階と、
導電体に関するクロストークの容量成分のみを処理するように選択された容量結合をもたらす容量性素子を前記基板上に配置する段階と、
導電体に関するクロストークの誘導成分のみを処理するように選択された誘導結合をもたらす誘導性素子を形成するために、非平行な導電体部分を配置する段階と、
容量性素子がデータ対ではない導電体の自由端部分と電気的に導通するように、容量性素子を基板に配置する段階と、
を含み、第１の対は、前記データ対の１つ以外であることを特徴とする方法。
【請求項３３】
データ信号対のための平行な導電体接触部を越えて延びる自由端部分を有する複数の導電体を含むモジュラーコネクタが、プラグコネクタに対して電気的に接続される場合に生じるクロストークを補償するための方法であって、
データ対ではない前記導電体の自由端部分に容量性素子を結合する段階と、
データ対ではない前記導電体に誘導性素子を結合する段階と、
前記接触部からそれぞれ第１の電気的距離及び第２の電気的距離で前記容量性素子及び前記誘導性素子を配置する段階であって、前記接触部が前記容量性素子と前記誘導性素子との間に配置した状態で、前記第２の電気的距離が前記第１の電気的距離よりも大きくなる段階と、
平行な接触部によって形成される平面の後側に基板を設けて、前記容量性素子を前記基板上に配置する段階と、
含むことを特徴とする方法。
【請求項３４】
前記導電体は、前記第１の電気的距離と第２の電気的距離の合計によって定義される電気的距離だけ前記容量性素子から電気的に隔てられている前記誘導性素子を形成する、非平行部分を含むことを特徴とする請求項３８に記載の方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、電気コネクタに関し、更に詳細には、データ通信及び／又は電話に使用するための改良されたモジュラーコネクタに関する。
【０００２】
（背景技術）
一般的なＲＪ４５コネクタ等のモジュラーコネクタは、通信技術分野ではよく知られている。図１Ａ及び図１Ｂは、「プラグ」と呼ばれる典型的な雄モジュラーコネクタ１２、及び「ジャック」と呼ばれる典型的な雌モジュラーコネクタ１４を示す。プラグコネクタ１２及びジャックコネクタ１４は、プリント基板等の外部回路１６とコンピュータ等の外部回路１８との間で信号を伝達するために結合される。ジャック１４のピン２０はプリント基板に電気的に接続し、ケーブル２２はプラグ１２をコンピュータに対して電気的に接続する。
【０００３】
図１Ｂは、プラグコネクタ１２と、部分的に切り欠いたジャックコネクタ１４の斜視図を示す。プラグコネクタ１２は本体部２４を含み、本体部２４には刃形接片３０を含む複数の導電体２８が配置されている。ジャックコネクタ１４は本体部３２を含み、本体部はハウジング３４及びリードフレーム３６を含む。本体部３２には複数の導電体３８が配置されており、複数の導電体の各々は、プラグコネクタ１２がジャックコネクタ１４と結合される場合にプラグコネクタ１２の接片３０と接触するようになった接触部を含む。符号４０は、複数の導電体３８の接触部の列を全体的に示す。本体部３２は、間隔をあけて複数の導電体３８を支持するリードフレーム３６を含み、各コネクタが結合される場合に、それらの接触部がプラグコネクタ１２の複数の導電体２８の接片３０と正確に電気的に接続するようなっている。
【０００４】
前述のプラグ１２及びジャック１４の各々は、８つの導電体を有しているが、４つの導電体のみを使用するモジュラーコネクタの１つの例は、ほとんどの家庭にある汎用電話ジャックである。しかしながら、プラグ１２及びジャック１４の各々は、典型的には図１Ｂに示すように８つの導電体を含み、４つのデータ導電体対を提供する。
【０００５】
図１Ａ及び１Ｂに示すモジュラープラグコネクタ及びモジュラージャックコネクタの一般的な機械設計は、コネクタが専らアナログ電話信号等の比較的低い周波数の信号を伝送するのに使用される時代に行われたものである。しかしながら、現在ではモジュラーコネクタは、コンピュータネットワーク等の非常に高い周波数で使用される。不都合なことに、高い周波数では、導電体のデータ対の間のクロストークが大きな問題になってくる。典型的なモジュラーコネクタの機械設計の特定の態様は、望ましくないクロストークを引き起こす一因になると考えられる。
【０００６】
例えば、プラグコネクタ１２の導電体２８は、互いに非常に接近して平行に延びており、理想的には相互に電磁的に隔離される必要があるデータ導電体は、実際には相互に作用する。クロストークは、１つのデータ対の導電体の磁界が別のデータ対の導電体内に或る電圧を引き起こす容量性クロストークと、１つのデータ対の導電体の磁界が別のデータ対の導電体内に或る電流を引き起こす誘導性クロストークとに分類できる。
【０００７】
モジュラーコネクタ内のクロストークは、さらに近端クロストーク（ＮＥＸＴ）と遠端クロストーク（ＦＥＸＴ）とに分類される。ＮＥＸＴは、プラグコネクタ１２の端部４２等において１つのデータ対内に望ましくない信号として発生し、プラグ端部４２に入力される別のデータ対上の信号に対応するクロストークである。このクロストークは、プラグコネクタ１２が電気的に接続される外部回路、すなわち例えば図１Ａのコンピュータ等へ送出される場合がある。ＦＥＸＴは、プラグ及びジャックの結合対を経由して伝わり、プラグコネクタ１２の端部４２に入力される望ましい信号に対して、ジャックコネクタ１４のピン２０において１つのデータ対（別のデータ対である）上に発生するクロストークである。
【０００８】
クロストークは、電気信号の周波数が高くなるに従って次第に悪化する。クロストークに関する規格は、その時々に公表される。一般に、各々の新しい規格は、周波数帯域の拡大及び／又は許容クロストーク量の低減といった、先行の規格よりも一層厳しいものである。例えば、現行のカテゴリ５規格は、約１００ＭＨｚまでのＮＥＸＴを規定する。カテゴリ５規格はＦＥＸＴを規定していない。新しいカテゴリ６規格は、周波数２５０ＭＨｚまでのクロストークを規定する。更に、カテゴリ６規格は、ＮＥＸＴ及びＦＥＸＴの両者の許容限度を規定する。
【０００９】
旧式のモジュラーコネクタの取付け基部は大型であり、新しいコネクタ設計は現場で取付けられる旧式のコネクタとの互換性が要求されるので、モジュラーコネクタの機械的構造は標準型になってしまい殆ど変更できない。従って、設計上の選択範囲は限られ、コネクタに導入されるクロストークを補償することに注力されている。例えば、設計者は、プラグ及びジャックが接続される外部回路に、又はジャックコネクタ及び／又はプラグコネクタに補償用電子素子を導入することによって、カテゴリ５規格を満たすことを試みてきた。一般的に、これらの素子は、プラグ内で生じるクロストークを補償する。例えば、ジャックコネクタの導電体は、プラグ内に持ち込まれるクロストークをキャンセルする誘導性クロストークを導入するよう構成できる。また、図１Ｂのプリント基板等の外部回路１６上にキャパシタを設け、このキャパシタにジャックコネクタの出力を電気接続してプラグコネクタからのクロストークを補償することが知られている。この技術は低い周波数では有用であったが、カテゴリ５規格の高い周波数帯域でさえ完全に満たすものではない。カテゴリ６規格の周波数上限は、カテゴリ５規格の１００ＭＨｚを大きく越える２５０ＭＨｚである。
【００１０】
更に別の厄介な問題が存在する。設計者は、クロストークの出所を追求することによって、即ち、機械設計の大部分は変更できないという前提は別としてもプラグコネクタ内に導入されるクロストークを低減することによって、カテゴリ６の周波数帯域の問題に取り組んでいる。これは現行の多くのカテゴリ５規格のジャックが、プラグ内の公知のクロストーク量を補償することによってカテゴリ５規格を満たしているからである。クロストークの除去、及び「解決法」、即ちカテゴリ５規格のジャック内での補償又はジャックに関連する外部回路内での補償は、単に「問題」になり、このジャックをクロストークが少ないか又は自身で補償を行う新しいプラグに結合する場合にクロストークを導入することになる。
【００１１】
特に、カテゴリ５規格の周波数上限である１００ＭＨｚ以上の非常に高い周波数において、モジュラーコネクタ内のクロストークを低減することは厄介である。
従って、本発明の目的は、前述の１つ又はそれ以上の従来の問題点及び欠点を解決することである。
本発明の別の目的は、クロストーク性能が改善されたジュラーコネクタ等の改良されたモジュラーコネクタを提供することである。
【００１２】
（発明の開示）
１つの態様において、本発明は、電気的接続のためにプラグコネクタ等の別のモジュラーコネクタと結合するジャックコネクタ等の改良されたモジュラーコネクタを提供する。モジュラーコネクタは、本体部と、該本体部に配置される複数の導電体とを含む。導電体の各々は、第１の部分から第２の端部まで延びると共に、それらの間に接触部を有し、接触部は、実質的に平行であり、本発明のモジュラーコネクタと結合される場合に他のコネクタの一列の接点と電気的に接触するように一列に配列される。第１の部分は、接点と外部回路との間で信号を伝達するために、外部回路と接続するようになっており、接触部から電気的に隔てられている。容量性素子は、モジュラーコネクタに配置されており、第１の導電体対と電気的に導通状態にあり、電気的導通は、第１の部分の接触部に対するものよりも、導電体の接触部に対して電気的に接近して確立される。
【００１３】
好ましくは、電気的導通は、クロストークが減少する最も高い周波数のような選ばれた周波数において、接触部の約５°未満の位相で確立される。より好ましくは、電気的導通は、接触部の約３°未満の位相で確立される。選択周波数は２００ＭＨｚ又は２５０ＭＨｚであってもよい。
【００１４】
本発明の別の態様において、所定の誘導成分及び所定の容量成分を有するクロストークを生じるプラグコネクタ等の雌雄逆の第２のモジュラーコネクタと結合するジャックコネクタ等のモジュラーコネクタが提供される。モジュラーコネクタは、本体部と、該本体部に配置される複数の導電体とを含む。導電体の各々は、第１の部分から第２の端部まで延びると共に、それらの間に接触部を有する。接触部は、実質的に平行であり、モジュラーコネクタが第２のコネクタと結合される場合に第２のコネクタの一列の接点と電気的に接続するように一列に配列される。第１の部分は、接点と外部回路との間で信号を伝達するために、外部回路と接続するようになっている。コネクタには容量性素子及び誘導性素子が配置される。容量性素子及び誘導性素子は、第１の導電体対と電気的に導通する。容量性素子は、実質的にクロストークの容量成分のみを処理するように選択された容量性補償をもたらし、誘導性素子は、実質的にクロストークの誘導成分のみを処理するように選択された誘導結合をもたらす。このように補償を割り当てると、ＮＥＸＴ及びＦＥＸＴの両方を好都合に低減できる。
【００１５】
本発明の別の態様において、電気的接続のために、望ましくないクロストークを導入するプラグコネクタ等の雌雄逆の第２のモジュラーコネクタと結合する、ジャックコネクタ等のモジュラーコネクタが提供される。本発明のモジュラーコネクタは、本体部と、該本体部に配置される複数の導電体とを含み、導電体の各々は、第１の部分から第２の端部まで延びると共に、それらの間に接触部を有する。接触部は、実質的に平行であり、モジュラーコネクタが第２のコネクタと結合される場合に第２のコネクタの一列の接点と電気的に接続するように一列に配列され、第１の部分は、接点と外部回路との間で信号を伝達するために外部回路と接続するようになっている。容量性素子及び誘導性素子の両方は、コネクタに配置される。容量性素子及び誘導性素子は、第１の導電体対と電気的に導通状態にあり、誘導性素子は、第１の導電体対の接触部と容量性素子との間に電気的に置かれていない。
【００１６】
また、本発明は、本明細書の教示によって実施できる以外の方法を含む。例えば、本発明の更に別の特徴は、第１のモジュラーコネクタを、複数のデータ対を含むと共にデータ対間にクロストークを導入する第２のモジュラーコネクタに結合する場合に生じるクロストークを補償するための方法が提供される。この方法は、以下の段階を含む。
１）導電体の複数のデータ対を含む第１のコネクタを配置する段階であって、導電体の各々は、両コネクタが結合される場合に他方のコネクタの導電体と電気的に接触するための接触部を有する。第１のコネクタの導電体の各々は、第１の部分から第２の端部まで延び、接触部は、第１の部分と第２の端部との間に配置される。第１の部分は、接触部と外部回路との間で信号を伝達するために外部回路と接続するようになっており、接触部から所定の電気的な間隔を有する。
２）第１のコネクタに容量性素子を配置して、データ対ではない第１の導電体対と電気的に導通させる段階であって、電気的導通は、第１の導電体対の第１の部分の第１の導電体対の接触部に対するものよりも、第１の導電体対の接触部に対して電気的に接近して確立される。
【００１７】
本発明の別の態様において、第１のモジュラーコネクタが、複数のデータ導電体対を含むと共に所定の容量成分及び所定の誘導成分を有するクロストークをデータ対間に導入する第２のモジュラーコネクタに結合される場合に、第１のモジュラーコネクタを使用してクロストークを補償するための方法が提供される。この方法は、
１）実質的にクロストークの容量成分のみを処理するように選択された容量結合をもたらす容量性素子を準備する段階と、
２）実質的にクロストークの誘導成分のみを処理するように選択された誘導結合をもたらす誘導性素子を準備する段階と、
３）各々がデータ対の１つ以外のものである第１の導電体対に電気的に導通するように、容量性素子及び誘導性素子をコネクタに配置する段階と、
を含む。
【００１８】
本発明の更に別の特徴において、本発明は、コネクタが結合される場合に、各々の導電体が他方のコネクタの導電体と接触するための接触部をもつ、複数のデータ導電体対を有するモジュラーコネクタのクロストークを補償する方法を提供する。この方法は、
１）容量性素子を準備する段階と、
２）誘導性素子を準備する段階と、
３）各々が第１の導電体対に電気的に導通し、誘導性素子が第１の導電体対の接触部と容量性素子との間に電気的に置かれないように、容量性素子及び誘導性素子を第１のコネクタに配置する段階と、
を含む。
【００１９】
本発明の他の特徴は、添付図面を参照して以下の説明から明らかになるであろう。
本発明を完全に理解するために、以下の好ましい実施形態及び添付図面を参照されたい。
【００２０】
（好ましい実施例の詳細な説明）
本発明によれば、以下の説明はクロストークの生成及び低減の理解を助けるものである。
図１Ｂにおいて、プラグ１２及びジャック１４の複数の導電体２８、３８の各々は、８つの導電体を含む。図１Ｂに示すように、導電体には１から８までの番号が付されている。導電体３及び５は、本技術分野において「インナ」対と呼ばれる１つのデータ対を形成でき符号５８で示される。インナ対５８の両側の導電体は、一般に本技術分野において「ストラドル」対と呼ばれる別の信号対を形成でき参照符号６０で示される。電話技術において、特定の対の一方の導電体は「チップ」導電体、他方の導電体は「リング」導電体と呼ばれる。
【００２１】
図２は、ジャックコネクタに結合されているプラグコネクタの電気的モデルの概略図である。図２の電気的モデルは、近端クロストーク、即ちＮＥＸＴ、及び遠端クロストーク、即ちＦＥＸＴの発生メカニズムを示す。
【００２２】
発生器６２で発生し、導電体のストラドル対５８によって伝送される情報信号を検討する。電圧発生器６２からインナ対５８に印加される信号は、ジャック１４に接続されている外部回路の出力負荷６４の両端に信号として現れる。変圧器６８Ａ、６８Ｂによって表す、インナ対５８及びアウタ対６０の各導電体の間の望ましくない誘導結合は、ストラドル対６０上にクロストークを導入する。変圧器６８Ｃ、６８Ｄで表すように、ジャックコネクタ内には同様の誘導結合が生じる場合がある。更に、キャパシタ７０Ａ、７０Ｂで表すように、プラグ内のインナ対５８とアウタ対６０との間の望ましくない容量結合によって、インナ対５８からストラドル対６０へ別のクロストークが導入される。また、この容量結合は、キャパシタ７０Ｃ、７０Ｄで表すように、ジャックコネクタ内で発生する場合がある。従って、発生器６２からインナ対５８へ印加される信号によって、ＮＥＸＴ信号は、プラグが接続された外部回路の負荷７４の両端に発生し、ＦＥＸＴ信号は、ジャック１４が接続された外部回路の負荷８０の両端に発生する。ＮＥＸＴ信号及びＦＥＸＴ信号は、本発明が対象とする望ましくない信号である。
【００２３】
変圧器６８Ａから６８Ｄは、第１の導電体内の電流が第２の導電体内に電流を誘導する磁界を引き起こす場合に発生する、誘導結合をモデル化したものである。誘導電流は、導電体対の近端及び遠端の抵抗器７４、８０の両端に電圧を発生させる。しかしながら、抵抗器８０の両端の電圧等の遠端での電圧は、抵抗器７４の両端の電圧等の近端７２に発生する電圧に対して１８０°の位相差がある点に留意されたい。
【００２４】
キャパシタ７０Ａから７０Ｄは、容量結合によるクロストークをモデル化したものである。容量結合とは、第１の導電体上の電圧が、第２の導電体と結合する磁界を引き起こして、第２の導電体上に電圧を誘導することを言う。この容量結合によるクロストークは、近端７２及び遠端７８の両方において同等である。つまり、抵抗器７８及び８０の両端には、大きさ及び位相が同一の電圧が発生する。
【００２５】
近端７２における全誘導電圧（クロストーク）は、誘導結合及び容量結合により引き起こされる電圧の総和に等しいが、遠端７８では、クロストークは２つの電圧の電位差である。このことは以下の式で表わすことができる。
ＮＥＸＴ＝ＸＴｃ＋ＸＴｉ
ＦＥＸＴ＝ＸＴｃ−ＸＴｉ
ここで、ＸＴｃは容量結合によるクロストークであり、ＸＴｉは誘導結合によるクロストークである。
【００２６】
一般的に、モジュラーコネクタが結合され、クロストークに対する補償が行われない場合、容量結合による電圧及び誘導結合による電圧は同程度の大きさなので、ＮＥＸＴは非常に悪く（加算）、一方でＦＥＸＴは非常に良い（ほぼ等しい２つの信号の差）。減衰信号に対する強いインパクトが近端で受信され、典型的な時間のプロトコルは各々の方向において唯一の信号通路を使用するのでＦＥＸＴは重要ではないという理由から、旧式の通信ケーブル配線規格（カテゴリ５まで）はＮＥＸＴを規定している。
【００２７】
クロストークは、望ましくないクロストークをキャンセルするための補償クロストークを作ることによって低減できる。図３は、プラグ及びジャックの結合対の電気的モデルを示す電気的な概略図であり、ジャックコネクタは、コネクタの結合対の近端及び遠端でのクロストークを低減するための本発明による補償手段を含む。それぞれ符号１０２Ａ、１０２Ｂで示す容量性素子Ｃ１、Ｃ２は、容量性補償電圧を導入する。誘導性素子１０４Ａ、１０４Ｂは、誘導性補償電圧を導入する。容量性素子及び誘導性素子は、クロストークをキャンセルするための補償信号を導入できるように、導電体のインナ対５８及びストラドル対６０の両端に接続される点に留意されたい。
【００２８】
以下で参照するが、図３の符号１０６は、例えば、図１Ｂのジャックコネクタ１４のピン２０に物理的に対応する、外部回路に対する接続が行われるフェーズ面を表し；符号１０８は、例えば、図１Ｂに示す接触部４０に対応する、ジャックコネクタとプラグコネクタとの間の電気的接続のフェーズ面であり；符号１１０は、容量性素子１０２Ａ、１０２Ｂが導電体との電気的導通を確立するフェーズ面を表し；符号１１２は、誘導性素子１０４Ａ、１０４Ｂのフェーズ面を表すことに留意されたい。従って、ピン２０は、電気的距離１１４だけフェーズ面１０８から電気的に隔てられ；誘導性素子は、電気的距離１１８だけフェーズ面１０８から電気的に隔てられ；容量性素子は、電気的距離１１６だけ接点のフェーズ面１０８から電気的に隔てられている。
【００２９】
単純な伝送線に関しては、通常、電気的距離はフェーズ度で規定され、電気的分離を引き起こす伝送線の物理的長さに依存する傾きで、周波数と共に直線的に増加する。
従来、ジャック本体内で容量性補償結合又は誘導性補償結合のいずれかを使用する設計、及び容量性補償結合及び誘導性補償結合を使用して、容量性補償結合を図１Ａのプリント基板等の外部回路上で使用する設計が知られている。
【００３０】
容量性クロストーク及び誘導性クロストークの両方に対処するために誘導性補償を使用すること、又は容量性クロストーク及び誘導性クロストークの両方に対処するために容量性補償を使用することが最も単純である。その理由は、補償が基本的に第２の電圧を導入して、望ましくない電圧をキャンセルするからであり、更に、容量性クロストークが並列キャパシタとして機能し、誘導性クロストークが直列変圧器として機能するからである。従来の設計は、この単純な方法に焦点が絞られている。しかしながら、従来の設計は、実際にはＦＥＸＴを悪化させる可能性があり、以下に説明するように、必ずしもＮＥＸＴを最適に低減するものではなかった。
【００３１】
しかしながら、本発明によれば、ＮＥＸＴの低減を改善すると同時にＦＥＸＴを低減することが可能になる。
この方法では、望ましくは容量性補償及び誘導性補償の両方が使用され、容量性補償量及び誘導性補償量の各々は、適切に選択される。以下に種々の事例を説明する。
【００３２】
事例１：容量性補償のみ
前述したように、容量性補償だけでＮＥＸＴに対処できる。容量性補償は、ＮＥＸＴと同位相又は異位相となるように選択できる。
ＣＯＭＰｃ＝−ＮＥＸＴ＝−ＸＴｃ−ＸＴｉ
ＮＥＸＴＮＥＷ＝ＮＥＸＴ＋ＣＯＭＰｃ
ＮＥＸＴＮＥＷ＝ＸＴｃ＋ＸＴｉ−ＸＴｃ−ＸＴｉ＝０
ここで、ＣＯＭＰｃは容量結合された補償電圧である。
【００３３】
残念ながら、ＦＥＸＴは、
ＦＥＸＴＮＥＷ＝ＦＥＸＴ＋ＣＯＭＰｃ
ＦＥＸＴＮＥＷ＝ＸＴｃ−ＸＴｉ−ＸＴｃ−ＸＴｉ＝−２ＸＴｉ
を被る。
ＮＥＸＴは理論的にはゼロであるが、ＦＥＸＴは犠牲にされる。それにもかかわらず、この方法は少なくとも１つのカテゴリ５の従来のジャック設計に使用されている。
【００３４】
事例２：誘導性補償
前述したように、誘導性補償は単独でＮＥＸＴに対処するために使用することができる。理想的には、誘導性補償はＮＥＸＴと同位相又は異位相に設定される。
ＣＯＭＰｉ＝−ＮＥＸＴ＝−ＸＴｃ−ＸＴｉ
ＮＥＸＴＮＥＷ＝ＮＥＸＴ＋ＣＯＭＰｉ
ＮＥＸＴＮＥＷ＝ＸＴｃ＋ＸＴｉ−ＸＴｃ−ＸＴｉ＝０
ここで、ＣＯＭＰｉは容量結合された補償電圧である。しかし、誘導性信号は反対側では異位相であるから、
ＦＥＸＴＮＥＷ＝ＦＥＸＴ−ＣＯＭＰｉ
ＦＥＸＴＮＥＷ＝ＸＴｃ−ＸＴｉ＋ＸＴｃ＋ＸＴｉ＝２ＸＴｃ
である。
この場合も、ＮＥＸＴは良好であるが、ＦＥＸＴは犠牲にされる。それにもかかわらず、前述の方法は、少なくとも１つのカテゴリ５の公知のジャックに使用されているが、勿論、この装置は事例１で説明した装置とは異なっている。
【００３５】
事例３：誘導性補償及び容量性補償
本発明によれば、ＮＥＸＴを低減すると同時にＮＥＸＴを低減することができる。更に、ＮＥＸＴ性能を従来よりも改善することができる。容量性補償及び誘導性補償を以下のように選択して、両者を適用する場合を検討する。
ＣＯＭＰｃ＝−ＸＴｃ
ＣＯＭＰｉ＝−ＸＴｉ
ＮＥＸＴＮＥＷ＝ＮＥＸＴ＋ＣＯＭＰｃ＋ＣＯＭＰｉ
ＮＥＸＴＮＥＷ＝ＸＴｃ＋ＸＴｉ−ＸＴｃ−ＸＴｉ＝０
更に、
ＦＥＸＴＮＥＷ＝ＦＥＸＴ＋ＣＯＭＰｃ−ＣＯＭＰｉ
ＦＥＸＴＮＥＷ＝ＸＴｃ−ＸＴｉ−ＸＴｃ＋ＸＴｉ＝０
である。
【００３６】
従って、容量性補償及び誘導性補償の両方を使用して、更に、容量性補償を実質的に容量性クロストークのみに対処するように（即ち、容量結合によるクロストークをキャンセルするための電圧を供給するように）選択し、誘導性補償を実質的に誘導性クロストークのみに対処するように（即ち、誘導結合によるクロストークをキャンセルする電圧を供給するように）選択した場合、ＮＥＸＴ及びＦＥＸＴの両者は理想的にはゼロである。例えば、容量性補償を容量性及び誘導性クロストーク電圧の１／３を補償するように選択し、誘導性補償を容量性及び誘導性クロストーク電圧の２／３を補償するように選択する場合でさえも、ＮＥＸＴ及びＦＥＸＴの一方は、理想的にゼロにできる点に留意されたい。
しかしながら、ＮＥＸＴ及びＦＥＸＴの他方は犠牲にされて、理想的な場合でもゼロ以外になる。
【００３７】
実際のジャック・プラグコネクタのモデルを使用したＳＰＩＣＥ（商標）プログラムによるモデル化は、前述の解析を裏付けものである。例えば、図４Ａは、容量性補償設計、即ち、誘導性クロストークか又は容量性クロストークかに無関係に、容量性素子がクロストーク電圧を補償するために選択されている設計に関する、周波数に対するＮＥＸＴのグラフ図である。図４Ａの縦軸はデシベルであり、横軸はＭＨｚの対数である。曲線１２０は、ＮＥＸＴに関するカテゴリ６規格を表し、周波数２５０ＭＨｚまで達する。曲線１２４は、前述の容量性補償を適用した場合のクロストークを表し、本技術分野で知られているように、容量性補償は、ジャックが接続される外部回路上にキャパシタを含む。曲線１２０及び１２４は点１２６で交差し、垂直線１２８で示すように、カテゴリ６規格は、１００ＭＨｚ未満の周波数で超過される。符号１３０で示すように、カテゴリ６規格は、周波数２５０ＭＨｚで約１０ｄＢだけ超過される。
【００３８】
図４Ｂは、誘導性補償設計、即ち、誘導性クロストークか又は容量性クロストークかに無関係に、誘導性補償がクロストーク電圧を補償するために選択されている設計に関する、周波数に対するＮＥＸＴのグラフ図である。図４Ａの縦軸はデシベルであり、横軸はＭＨｚの対数である。曲線１２０は、ＮＥＸＴに関するカテゴリ６規格を表し、周波数２５０ＭＨｚまで達する。曲線１３４は、前述の誘導性補償をジャックコネクタに適用した場合のクロストークを表す。曲線１２０及び１３４は、点１３６で交差し、垂直線１３８で表すように、カテゴリ６規格は１００ＭＨｚ以下の周波数で超過される。符号１４０で示すように、カテゴリ６規格は、周波数２５０ＭＨｚで約１０ｄＢだけ超過される。
【００３９】
図５Ａ及び図５Ｂは、それぞれ図４Ａ及び図４Ｂの設計に関するＦＥＸＴのグラフ図である。曲線１４４はＦＥＸＴに関するカテゴリ６のＦＥＸＴであり、曲線１４６は、ＮＥＸＴが図４Ａに曲線１２４としてプロットされている、容量性補償設計に関するＦＥＸＴであり、図５Ｂの曲線１４８は図４Ｂに曲線１３４としてプロットされているＮＥＸＴを有し、誘導性補償設計によって引き起こされるＦＥＸＴである。両設計に関するＦＥＸＴは、グラフに示した全周波数帯域でカテゴリ６規格を越える。
【００４０】
図６Ａは、周波数に対するＮＥＸＴのグラフ図であり、曲線１２０はＮＥＸＴに関するカテゴリ６規格を表し、曲線１５２は、誘導性クロストークに対処するために誘導性補償が適用されると共に、容量性クロストークに対処するために容量性補償が適用される場合のＮＥＸＴを表す。誘導性補償は、ジャックコネクタに配置され、容量性補償は、ジャック１４が電気的に接続される外部回路に適用され、図３のフェーズ面に容量性補償を電気的に適用することに相当する。
【００４１】
ＮＥＸＴは、曲線１５２が１００ＭＨｚ付近でカテゴリ６の曲線１２０と交差するので、図４Ａ及び図４ＢのＮＥＸＴよりも著しく改善される点に留意されたい。図４Ａ、４Ｂを図６Ａと比較する場合、ＭＨｚの目盛りが対数であることに注意されたい。ＦＥＸＴは著しく低減する。図６Ｂは、周波数に対するＦＥＸＴのグラフ図であり、曲線１７０はカテゴリ６規格、曲線１７２は図６Ａの曲線１５２に対応するＦＥＸＴである。ＦＥＸＴは、実質的にグラフに示す全ての周波数に対してカテゴリ６規格より下にあり、概して約２０ｄＢだけカテゴリ６規格を満たしている。目分量で推定すると、ＦＥＸＴは、２５０ＭＨｚを超える周波数でもカテゴリ６規格より下に留まると思われる。
しかしながら、曲線１５２はカテゴリ６規格を満たしていない。曲線１５２は、完全に曲線１２０の下にある訳ではなく、図６Ａに示す点１５４で曲線１２０と交差する。
【００４２】
更なる解析及び設計を行った。このような解析は通常、変更し、ＳＰＩＣＥ解析プログラム等を用いて解析し、そして先の解析結果に基づいて更なる変更を行うといった反復繰り返しのプロセスである。この対話型処理が、所定回数の対話の後で基準を満たす全体設計に収斂することが望まれる。設計変更は、通常、経験的に設計者の直感に基づいて行われる。
【００４３】
曲線１６０は、前述の追加の設計作業の結果を表し、周波数に対するＮＥＸＴのグラフ図であり、２５０ＭＨｚまで（２５０ＭＨｚを含む）カテゴリ６規格を満たしている。周波数に対するＦＥＸＴのグラフ図である図６Ｂに戻ると、曲線１７０は、引き起こされたＦＥＸＴであり、図６Ａの曲線１６０に対応するＦＥＸＴを表す。つまり、本発明によれば、ＦＥＸＴ及びＮＥＸＴの両方の低減を含む、コネクタのクロストークを低減できる。
【００４４】
曲線１６０は、適切なコネクタの接触部へ電気的に接近するように容量性素子を移動させることを表している。１つの方法は、ジャックコネクタに容量性素子を配置することである。誘導性素子は、容量性素子と接触部と容量性素子との間に電気的に置かないことが好ましい。
【００４５】
曲線１５２及び１６０によって表される性能向上は、コネクタの導電体内で発生する望ましくない位相シフトに起因すると考えられ、この位相シフトは容量性補償の適用を妨害する。容量性素子を接触部の近くに移動すると、位相シフトの影響が少なくなる。
【００４６】
相互に十分に隣接した導電体は、伝送線として機能でき、この伝送線は、伝送線に沿う単位長さの直列インダクタンス及び伝送線に沿う単位長さの並列インダクタンスによってモデル化でき、更に、単位長さのキャパシタンス及びインダクタンスから計算できる場合が多い、特性インピーダンス及び位相定数によって特徴付けられる。周波数と伝送線の位相定数とが与えられると、伝送線の物理的長さによって導入される電気的な位相シフトを決定することができる。位相シフトは、周波数と共に増加する。通常、伝送線理論は、所定距離だけ離間して一定の誘電率をもつ単一の一様物質（例えば空気）によって取り囲まれている２本の平行線等の、無限長さの一様構造体を考慮する。この構造体に関して、単位長さのキャパシタンス、単位長さのインダクタンス、インピーダンス、及び位相定数を考慮する。導電体に曲げや回転を加えると、並びにワイヤを空気やプラスチック等の異なる誘電性物質で取り囲むと解析はたちまち複雑になる。
【００４７】
典型的に屈曲部を有し、導電体から様々な距離で様々な誘電性物質を含む、典型的なモジュラーコネクタの幾何学的に複雑な導電体等の、より複雑な構造体は、簡単な解析では対応できない。構造体が伝送線の挙動を示すことができる周波数、及びその挙動特性は、特に、モジュラーコネクタ技術の当業者には容易に理解できない。本発明によれば、モジュラーコネクタの導電体は、クロストークに対する容量性補償を導入する場合に考慮する必要がある位相シフトを導入できることが分かる。
【００４８】
従って、本発明の１つの実施形態において、実質的に誘導性クロストークは容量性補償によって対処し、実質的に容量性クロストークは誘導性補償によって対処する。別の実施形態において、該当する導電体の接触部にできるだけ接近して、即ち、図３のフェーズ面１０８にできるだけ接近して電気的に付加される容量性素子を設けることを含む、容量性補償を設けるものである。一般的に、容量性補償を接触部に電気的に接近して適用することは、容量性素子を該当する導電体の接触部に物理的にできるだけ接近して配置することを意味する。
【００４９】
更に、誘導性補償が存在する場合、誘導性補償は、容量性素子と導電体接触部との間に電気的に置かない。選択的な誘導性補償を導入すると、選択した導電体間の選択した長さに対する誘導結合が増大すること、及び／又は、以下に詳細に説明するように、他の導電体間の誘導結合を低減することを伴う場合がある。誘導性補償構造体は、容量性素子と接触部との間に電気的に導入すると、容量性補償の効果を少なくする位相シフトを助長する場合があることを考慮する。従って、本発明の１つの態様において、容量性補償は、誘導性補償が容量性補償と該当する導電体の接触部との間に電気的に配置されないように適用される。つまり、例えば、容量性素子１０２Ａ、１０２Ｂが図３のフェーズ面１０６に電気的に配置されると起こりであろう、誘導性素子１０４Ａ、１０４Ｂを容量性素子１０２Ｂ、１０２Ａの間に電気的に置くことを避けるのが好ましい。
【００５０】
上限周波数をもつ選択周波数帯域にわたるクロストークを確実に低減するために、該当する導電体の接触部と容量性素子との間の位相シフトは、好ましくは周波数帯域にわたって約５°未満であり、より詳細には上限周波数において約５°未満であり、より好ましくは位相シフトが周波数範囲にわたって約４°未満であり、より詳細には上限周波数において約４°未満であり、更に好ましくは位相シフトがその周波数範囲にわたって約３°未満であり、より詳細には上限周波数において約３°未満である。
【００５１】
容量性素子は、好ましくは約０．３から０．７ｐｆの範囲のキャパシタンスを与え、より好ましくはキャパシタンスが約０．４から０．６ｐｆの範囲にあり、更に好ましくはキャパシタンスが約０．５ｐｆである。
【００５２】
本明細書で使用する用語「容量性素子」は、容量性インピーダンスを与える電子部品である。同様に、本明細書で使用する用語「誘導性素子」は、誘導性インピーダンスを与える部品ある。例えば、容量性素子は、負の虚数部をもつインピーダンスを与えることができ、一方で、誘導性素子は、正の虚数部をもつインピーダンスを与えることができる。容量性素子の一例は、個別キャパシタである。他の例としては、一対の撚り線等の一対のワイヤ；プリント基板又は他の基板上に配置され、平らな導電性領域の間に誘電体として基板材料を使用した平面キャパシタ；例えば、プリント基板上に金属を蒸着することによって基板に配置される集積キャパシタを挙げることができる。容量性素子は、モジュラーコネクタのリードフレーム等の本体上に金属を蒸着することによって、又は一方の導電体の磁界が他方の導電体に結合し、その上に適切な電荷を蓄積して、結果的に他の導電体上に電圧を誘導できるように導電体区域を配置することによって形成できる。適切な長さの伝送線は、容量インピーダンスを与えることができるので、容量性素子の他の例である。本発明によれば、容量性素子と接触部との間の電気的間隔は、できるだけ狭いことが好ましいということが開示される。容量性素子は、本発明の利益を受けるために必ずしも特定のタイプである必要はない。
【００５３】
また、本明細書の開示に鑑みて当業者には理解されるように、「電気的導通」は、実際の物理的な接続を行うことなく、電気的素子と導電体との間に確立できる。例えば、容量性素子は、導電体と容量結合することが可能であり、導電体と電気的に導通する。
【００５４】
図７Ａ及び７Ｂは、本発明によるジャックコネクタの１つの実施形態であり、それぞれ前方及び後方斜視図を示す。リードフレーム３６は、複数の導電体３８を案内及び／又は支持するための複数のスロット２０４Ａから２０４Ｈを有する矩形の基部２００を含むことができる。基部２００は、上側プラットフォーム２１０と、上側プラットフォーム２１０の後部から垂直に延びる背部２１４とを含み、背部２１４は、仕切り２１８をもつ隆起部２１６を含む。スロット２０４Ａから２０４Ｈは、プラットフォーム２１０に開口し、複数の導電体３８の導電体は、スロットから姿を現し、プラットフォーム２１０の平面に対して様々な角度で隆起部２１６まで延びる。隆起部２１６は、複数の導電体３８の上端部を支持し、仕切り２１８によって複数の導電体３８の個々の導電体を隔てるようになっている。
【００５５】
リードフレーム３６は、プリント基板２２０を取付け、プリント基板２２０は、複数の導電体３８の選択された導電体との電気的導通を得るための補償用容量性素子（図示せず）を含む。リードフレーム３６の背部２１４は、プリント基板２２０を収容するためのタブ２２６及び肩部２２８を含むことができる。つまり、リードフレーム３６、複数の導電体３８、及びプリント基板２２０は、全体的に符号４０で表されている複数の導電体３８の接触部に対して容量性素子を電気的に接近して配置できるコンパクトな構造を可能にする。
【００５６】
プリント基板の容量性素子の１つと電気的に導通する複数の導電体のうちの導電体は、プリント基板２２０の容量性素子との電気的導通を得るために少なくとも部分的に巻きつく略Ｕ字形の上側部分（図７Ａ、７Ｂでは見えない）を含むことができる。
【００５７】
図８Ａ及び８Ｂは、それぞれ図７Ａ及び７Ｂに示すジャックコネクタのプリント基板２２０の上面図及び底面図であり、図３のキャパシタＣ１、Ｃ２を示す。
図３の容量性素子１０２Ａに対応するキャパシタＣ１は、上方平面導電性区域２２６Ａ及び下方平面導電性区域２２６Ｂを含む。図３の容量性素子１０２Ｂに対応するキャパシタＣ２は、上方平面導電性区域２２８Ａ及び下方平面導電性区域２２８Ｂを含む。導電路２３０Ａ、２３０Ｂは、複数の導電体３８の１つの導電体の該当するＵ字形部分に対する電気的接続を得るために、それぞれ導電性平面区域２２６Ａ、２２６Ｂからプリント基板２２０の上端部に向かって延びる。図８Ｂを参照すると、導電路２３２Ａ、２３２Ｂは、それぞれ導電性平面区域２２６Ｂ、２２８Ｂをバイアホール２３８Ａ、２３８Ｂに接続する。図８Ａに示すように、導電路２４０Ａ、２４０Ｂは、それぞれバイアホール２３８Ａ、２３８Ｂに接続し、プリント基板２２０の端部につながっており、プリント基板がリードフレーム３６に収容されると、複数の導電体の該当する導電体のＵ字形部分と電気的に接続するようになっている。
【００５８】
プリント基板２２０は、随意的に補償を提供するための別のキャパシタを含むことができる点に留意されたい。平面導電性区域２６０Ａは、平面導電性区域２６０Ｂと共に１つの随意的なキャパシタを形成する。平面導電性区域２６０Ｂはバイアホール２６８Ａに電気的に接続され、バイアホールは、図８Ａの導電路２７０Ａに電気的に接続される。複数の導電体３８のうちの１つの該当するＵ字形部分との接続を得るために、導電路２７０Ａは、プリント基板２２０の端部まで延びる。同様に、導電性区域２６４Ａは、導電性区域２６４Ｂと共に別の随意的なキャパシタを形成し、このキャパシタは、バイアホール２６８Ｂと電気的に導通し、バイアホールは、導電路２７０Ｂに接続される。導電路２７０Ｂは，複数の導電体２８のうちの１つのＵ字形部分との適切な接続を得るために、プリント基板２２０の上縁部まで延びる。符号２６０Ｃ、２６２Ｃで表すように、導電性平面区域２６０Ａ、２６４Ａは、それぞれ導電性区域２２６Ａ、２２８Ａに電気的に接続される点に留意されたい。これらの随意的なキャパシタは、以下に詳細に説明する。
【００５９】
図９は、図７Ａ及び７Ｂに示すインナ導電体対５８及びストラドル導電体対６０を示す。インナ対５８は導電体３０４、３０５を含み、ストラドル対６０は導電体３０３、３０６を含む。図９に示すこれら４つの導電体の各々は、１つの接触部を含み、接触部は、符号４０で表す２本の線の間に各々の導電体の部分を含む。接触部は一列に配列され、本発明のジャックコネクタに結合された場合にプラグコネクタの電気接点と電気的に接続するようになっている。図９において、導電体３０３は導電体３０４に隣接し、導電体３０４は導電体３０５に隣接し、導電体３０５は導電体３０６に隣接する点に留意されたい。つまり、４つの導電体３０３から３０６は、同様に一列に配列される。各々の導電体は、ピン部分（例えば、３０３Ａ、３０４Ａ、３０５Ａ、３０６Ａ）を含み、プラグコネクタの接点と図１Ａに示す外部回路等の外部回路との間で信号を伝達するために、外部回路と接続するようになっている。
【００６０】
導電体３０３は、導電体３０５の区域３０５Ｃと平行な区域３０３Ｃを含み、導電体３０４は、導電体３０６の区域３０６Ｃと平行な区域３０４Ｃを含み、区域３０３Ｃ及び３０５Ｃは、区域３０４Ｃ及び３０６Ｃと平行でない点に留意されたい。つまり、区域３０３Ｃと３０５Ｃとは選択的に誘導結合され、区域３０４Ｃと３０６Ｃとは選択的に誘導結合される。区域３０４Ｃと３０６Ｃとは、図３の誘導性素子等の誘導性素子を形成し、導電体３０４と３０６との間に選択された誘導結合をもたらすように配置される。同様に、区域３０３Ｃと３０５Ｃとは、図３の誘導性素子１０４Ｂ等の第２の誘導性素子を形成し、導電体３０４と３０６との間に選択された誘導結合をもたらすように配置される。しかしながら、区域３０３Ｃと３０４Ｃとの間、区域３０４Ｃと３０５Ｃとの間、及び区域３０５Ｃと３０６Ｃとの間の誘導結合は低減されるが、その理由は、これらの区域対は平行でないからである。特定の区域対の誘導結合は、区域の長さ、各区域の間の間隔、及び各区域の方向の一致性の度合いに応じて決まる。２つの区域が平行であれば結合は強化され、２つの区域が垂直であれば結合は低減される。図９に示すように、区域３０３Ｃ、３０４Ｃ、３０５Ｃ、及び３０６Ｃは、一列に配列される。この導電体対の列は、各々の導電体対内で導電体区域が非平行又は斜めになるように成型される。
【００６１】
また、導電体３０３は別の区域３０３Ｄを含み、導電体３０４は別の区域３０４Ｄを含み、導電体３０５は別の区域３０５Ｄを含み、導電体３０６は別の区域３０６Ｄを含む点に留意されたい。更に、各々の導電体の「Ｄ」区域は、その導電体の「Ｃ」区域と連続区間を形成する。区域３０３Ｃと区域３０３Ｄとは、導電体３０３の一直線の連続区間を形成し、区域３０５Ｃと区域３０５Ｄとは、導電体３０５の一直線の連続区間を形成する点に留意されたい。区域３０３Ｄから３０６Ｄは同一平面内にあり、区域３０３Ｃ及び３０５Ｃは、区域３０３Ｄから３０６Ｄの平面３２８内にあるのが好ましい。更に、区域３０３Ｃ及び３０５Ｃは平行であり、区域３０３Ｄから３０６Ｄと同一平面内にあることが好ましい。典型的には、接触部４０は、全て実質的に平行であり、平面３２８内にある。
【００６２】
平面３２８は、図７Ａ及び図７Ｂのリードフレーム３６を含むジャックコネクタと結合される場合に、プラグコネクタに向かい合う前面３３２を含むので、実質的にプラグコネクタは平面３２８の前面の上に位置できる点に留意されたい。また、接触部４０は前面を含み、その前面３３４が示されている。
【００６３】
符号３４０は、リードフレーム３６に取付けられた場合の回路基板２２０の平面と平行な平面を示す。回路基板２２０は平面３２８の後側にあり、回路基板の平面３４０は平面３２８と所定の鋭角３４４を形成する点に留意されたい。つまり、回路基板は、リードフレーム３６の背部２１４の後側に収容され、補償キャパシタと導電体との間を電気的に導通させる小形ジャックコネクタをもたらし、キャパシタが導電体の「Ａ」区域で接続される場合よりも、接触部により電気的に接近させて電気的導通を確立できる。
【００６４】
図１０は、ジャック内に４つ以上の導電体が存在する場合のジャックの導電体の好ましい実施形態を示す。図９に示す幾何学的配置は繰返して説明しない点に留意されたい。図１０の設計に到達する過程において、導電体のインナ対５８の該当区域の形状、及びストラドル対６０の該当区域の形状は、ＮＥＸＴ及びＦＥＸＴをキャンセルするための所望の誘導結合をもたらすように選択した。しかしながら、解析の結果、導電体のストラドル対と第１のアウタ対との間、即ち、導電体３０２と３０７との間の望ましくないクロストークが明らかになった。アウタ対の該当区域に対して設計変更を行ない、クロストークが十分に低減されるまで対話型処理で解析を行なった。しかしながら、更なる解析の結果、コネクタのアウタ対及びインナ対５８の一方又は両方の間の望ましくないクロストークが明らかになった。従って、アウタ対を変更して解析を行い、結果的に、図１０に示す構造は満足できるものであり、各導電体対の間のクロストークが低減した。
【００６５】
図１０Ａ及び１０Ｂを参照すると、区域３０７Ｃは選択された方向に向けられており、この方向は隣接する導電体３０８及び３０６、又は次の導電体３０５の「Ｃ」区域と平行でない点に留意されたい。図１０Ａ及び１０Ｂから分かるように、区域３０７Ｃは、導電体３０１から３０８の他のどの「Ｃ」区域とも平行でないことが好ましい。好ましい実施形態において、区域３０７Ｃは、区域３０５Ｃ及び３０３Ｃと非平行である。つまり、区域３０７Ｃは、区域３０３Ｃ及び３０５Ｃによって定義される平面を横切るように方向付けされている。
【００６６】
また、図１０Ａ及び１０Ｂから分かるように、区域３０１Ｃは、区域３０３Ｃ及び３０５Ｃと平行かつこれらと同一平面内にあり、区域３０２Ｃは、区域３０４Ｃ及び３０６Ｃと平行である。しかしながら、区域３０２Ｃは区域３０４Ｃ及び３０６Ｃよりも物理的に長いので、導電体３０３、３０４、３０５、及び３０６の「Ｃ」区域の幾何学的パターンは、正確には繰り返されない。
ＳＰＩＣＥ（商標）プログラムを使用した前述の対話型解析に基づいて、前述の幾何学的対称性は、導電体３０１から３０８の間の前述のクロストーク問題を低減することが判明した。
【００６７】
プリント基板２２０に配置された随意的なキャパシタを含む図８Ａ及び８Ｂを再度参照すると、第１のキャパシタは、平面導電性区域２６０Ａと平面導電性区域２６０Ｂとによって形成され、第２のキャパシタは、平面導電性区域２６４Ａと平面導電性区域２６４Ｂとによって形成される。図１０Ａ、１０Ｂと併せて図８Ａ、８Ｂを見ると、第１の随意的なキャパシタは、導電体３０６及び３０８と電気的に導通し、第２の随意的なキャパシタは、導電体３０１及び３０３と電気的に導通する。つまり、キャパシタＣ１、Ｃ２は、回路基板又は基板内の一対の導電体の間に設けられるか、又はこれらに対して互いに入り込む導電性トレース２２６Ａ、２２６Ｂ及び２２８Ａ、２２８Ｂによって形成される。前述のように配置されている容量性素子は、複数の導電体２８のデータ対間に発生する望ましくないノイズを更に低減するのに有用なことが分かっている。図示の導電体構造による随意的な容量性素子の使用は例示的なものであり、随意的なキャパシタが電気的に導通できる導電体を示すための一例である。
【００６８】
以上の説明から明らかなように、本発明は前述の目的を効果的に達成することが分かるであろう。前記構造は、本発明の範囲から逸脱することなく変更でき、前記説明及び添付図面に含まれる全開示内容は、例示的なものであり本発明を限定するものではない。また、請求項は、本明細書に記載した本発明の一般的及び特定の特徴を包含することが意図されており、文言による本発明の範囲の全ての記載は、全ての特徴を網羅することを理解されたい。
【図面の簡単な説明】
【図１Ａ】
従来公知のプラグ・ジャック形コネクタの斜視図である。
【図１Ｂ】
従来公知のプラグコネクタの斜視図、及びジャックコネクタの部分的に切り欠いた斜視図であり、コネクタに設けられた導電体を詳細に示す。
【図２】
結合されたジャック及びプラグ、特に、近端クロストーク（ＮＥＸＴ）及び遠端クロストーク（ＦＥＸＴ）の原因になることが知られている結合の電気的モデルを示す電気的概略図である。
【図３】
結合されたジャック及びプラグを示す電気的概略図であり、ジャックコネクタは、ＮＥＸＴ及びＦＥＸＴを低減する本発明による補償手段を含む。
【図４Ａ】
周波数に対するＮＥＸＴのグラフ図であり、カテゴリ６規格と、結合されたジャック・プラグ形コネクタの性能とを示し、クロストークの誘導成分及び容量成分の両方を補償するために容量性素子が使用されている。
【図４Ｂ】
周波数に対するＮＥＸＴのグラフ図であり、カテゴリ６規格と、結合されたジャック・プラグ形コネクタの性能とを示し、クロストークの誘導成分及び容量成分の両方を補償するために誘導性素子が使用されている。
【図５Ａ】
周波数に対するＦＥＸＴのグラフ図であり、カテゴリ６規格と、図４Ａに示すＮＥＸＴを有する結合コネクタ対によって引き起こされるＦＥＸＴとを示す。
【図５Ｂ】
周波数に対するＦＥＸＴのグラフ図であり、カテゴリ６規格と、図４Ｂに示すＮＥＸＴを有する結合コネクタ対によって引き起こされるＦＥＸＴとを示す。
【図６Ａ】
周波数に対するＮＥＸＴのグラフ図であり、カテゴリ６規格と、結合ジャック・プラグ形コネクタの性能とを示し、ジャックが本発明による補償手段を含んでいる。
【図６Ｂ】
周波数に対するＦＥＸＴのグラフ図であり、カテゴリ６規格と、本発明に従って補償されると共に図６ＡのＮＥＸＴを有するジャック・プラグのＦＥＸＴとを示す。
【図７Ａ】
本発明によるジャックコネクタの前側斜視図であり、複数の導電体と、容量性素子を含むプリント基板とを示す。
【図７Ｂ】
図７Ａのジャックコネクタの後側斜視図である。
【図８Ａ】
図７Ａ及び７Ｂのジャックコネクタのプリント基板の上面図である。
【図８Ｂ】
図７Ａ及び７Ｂのジャックコネクタのプリント基板の底面図である。
【図９】
図７Ａ及び７Ｂのジャックコネクタの対のインナ導電体及びストラドル導電体の斜視図である。
【図１０Ａ】
図７Ａ及び７Ｂのジャックコネクタの全８本の導電体の前側斜視図である。
【図１０Ｂ】
図７Ａ及び７Ｂのジャックコネクタの全８本の導電体の後側斜視図である。
【図２】
2004507057.tif 000003
【図４Ａ】
2004507057.tif 000004
【図４Ｂ】
2004507057.tif 000005
【図５Ａ】
2004507057.tif 000006
【図５Ｂ】
2004507057.tif 000007
【図６Ａ】
2004507057.tif 000008
【図６Ｂ】
2004507057.tif 000009
【国際公開パンフレット】
2004507057.tif 000010
2004507057.tif 000011
2004507057.tif 000012
2004507057.tif 000013
2004507057.tif 000014
2004507057.tif 000015
2004507057.tif 000016
2004507057.tif 000017
2004507057.tif 000018
2004507057.tif 000019
2004507057.tif 000020
2004507057.tif 000021
2004507057.tif 000022
2004507057.tif 000023
2004507057.tif 000024
2004507057.tif 000025
2004507057.tif 000026
2004507057.tif 000027
2004507057.tif 000028
2004507057.tif 000029
2004507057.tif 000030
2004507057.tif 000031
2004507057.tif 000032
2004507057.tif 000033
2004507057.tif 000034
2004507057.tif 000035
2004507057.tif 000036
2004507057.tif 000037
2004507057.tif 000038
2004507057.tif 000039
2004507057.tif 000040
2004507057.tif 000041
2004507057.tif 000042
2004507057.tif 000043
2004507057.tif 000044
2004507057.tif 000045
2004507057.tif 000046
2004507057.tif 000047
2004507057.tif 000048
2004507057.tif 000049
2004507057.tif 000050
2004507057.tif 000051
【国際調査報告】
2004507057.tif 000052