(57)【要約】本発明は、アクティブパワースプリッタ１ｔｏ２（ＦＣ１Ａ）若しくはアクティブパワーコンバイナ２ｔｏ１（ＦＣ１Ｂ）又は選択的にその様なパワースプリッタやパワーコンバイナとなり得るもの、からなる分配網に関する。上記パワースプリッタは、共通の入力、及びそれぞれに１つの出力を備えた２つの分散型増幅器からなる。上記パワーコンバイナは、それぞれに１つの入力、及び共通の出力を備えた２つの分散型増幅器からなる。パワースプリッタに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、増幅素子の出力上にある各接続点と大地の間に接続される。パワーコンバイナに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、増幅素子の入力上にある各接続点と大地の間に接続される。スイッチング素子は最適化されたものであって、制御電圧に依存して２つの識別可能な状態の内の１つをとる。第１の状態はキャパシタンスＣｏｆｆに相当し、第２の状態は低インピーダンス短絡回路Ｒｏｎに相当する。これは、分散型増幅器即ちパワースプリッタ又はパワーコンバイナの半分にハイの制御電圧が与えられた場合、この増幅器はパワーを伝達する一方、分散型増幅器にローの制御電圧が与えられた場合、この増幅器はパワーを伝達しない、ということを意味している。本発明はまた、少なくとも１つの上記パワースプリッタまたは上記パワーコンバイナからなる、電子制御された多機能広帯域フェーズドアレイシステムに関する。【選択図】図５
2004514362.tif 000002
【特許請求の範囲】
【請求項１】
アクティブパワースプリッタ１ｔｏ２（ＦＣ１Ａ）若しくはアクティブパワーコンバイナ２ｔｏ１（ＦＣ１Ｂ）又は選択的にその様なパワースプリッタやその様なパワーコンバイナとなり得るもの（ＦＣ１Ｃ）からなる分配網であって、
前記パワースプリッタは、共通の入力、及びそれぞれに１つの出力を備えた２つの分散型増幅器からなり、前記パワーコンバイナは、それぞれに１つの入力、及び共通の出力を備えた２つの分散型増幅器からなり、
多数の連続する増幅段として規定された分散型増幅器は、増幅素子と、前記増幅素子の入力及び出力に接続された擬似伝送線路とを含み、
前記擬似伝送線路は、連続する接続点間つまり、増幅素子間、および前記増幅素子を横断する即ち前記接続点と大地との間にある並列キャパシタンス間にあるインダクタンスを含むものにおいて、
前記パワースプリッタに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、前記増幅素子の前記出力上にある各接続点と大地の間に接続され、
前記パワーコンバイナに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、前記増幅素子の前記入力上にある各接続点と大地の間に接続され、
前記スイッチング素子は最適化されたものであって、制御電圧に依存して２つの識別可能な状態の内の１つをとり、第１の状態はキャパシタンス（Ｃｏｆｆ）に相当し、第２の状態は低インピーダンス短絡回路（Ｒｏｎ）に相当しており、
分散型増幅器即ちパワースプリッタ又はパワーコンバイナの半分にハイの前記制御電圧が与えられた場合、この増幅器はパワーを伝達する一方、分散型増幅器にローの前記制御電圧が与えられた場合、この増幅器はパワーを伝達しない様構成されたことを特徴とする分配網。
【請求項２】
前記増幅素子は、相補的に接続された増幅部品（Ｔ１とＴ１ｃｏｍｐ，他、及びＴ１’とＴ１ｃｏｍｐ’他）からなり、これらは能動スイッチであって、キャパシタンス網に相当する第１の状態と、増幅状態に相当する第２の状態とを有することを特徴とする請求項１に記載された分配網。
【請求項３】
前記増幅素子は、電界効果トランジスタとして提供されることを特徴とする請求項１または２に記載された分配網。
【請求項４】
前記スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、電界効果トランジスタとして提供されることを特徴とする請求項１−３のいずれか１項に記載された分配網。
【請求項５】
パワースプリッタ（ＦＣ１Ａ）の各出力と、同じくパワースプリッタの前記入力が接続されること、が任意の回数繰り返されて電力分岐網（ＡＳＮ）が提供されることを特徴とする請求項１−４のいずれか１項に記載された分配網。
【請求項６】
パワーコンバイナ（ＦＣ１Ｂ）の各入力と、同じくパワーコンバイナの前記出力が接続されること、が任意の回数繰り返されて電力合成網（ＡＣＮ）が提供されることを特徴とする請求項１−４のいずれか１項に記載された分配網。
【請求項７】
双方向性パワースプリッタ／パワーコンバイナ（ＦＣ１Ｃ）の一の側にある各２ポートと、同じく双方向性パワースプリッタ／パワーコンバイナの他の側にある単一ポートが接続されること、が任意の回数繰り返されて、どの様にして前記増幅素子が制御されるかに依存して電力分岐／合成網（ＡＳＣＮ）が提供されることを特徴とする請求項１−４のいずれか１項に記載された分配網。
【請求項８】
請求項１記載のパワースプリッタ（ＦＣ１Ａ）を、これと反対方向に方向付けられた、請求項１記載のパワーコンバイナ（ＦＣ１Ｂ）と結合したものからなる、６ポートを備えた回路（ＦＣ２Ａ）からなることを特徴とする請求項１−４のいずれか１項に記載された分配網。
【請求項９】
第１の方向に方向付けられた請求項１記載のパワースプリッタ（ＦＣ１Ａ）を、これと反対方向に方向付けられた請求項１記載のパワースプリッタ（ＦＣ１Ａ）が次段に続く請求項１記載のパワーコンバイナ（ＦＣ１Ｂ）と結合したものからなる、７ポートを備えた回路（ＦＣ３Ａ）からなることを特徴とする請求項１−４のいずれか１項に記載された分配網。
【請求項１０】
電子制御された多機能広帯域フェーズドアレイシステムであって、
マトリクス形態のアンテナエレメント（ＡＥ）と、
アナログビームフォーミング回路（ＢＦ）と、を含むものにおいて、
前記アナログビームフォーミング回路は，少なくとも１つの、アクティブパワースプリッタ１ｔｏ２（ＦＣ１Ａ）若しくはアクティブパワーコンバイナ２ｔｏ１（ＦＣ１Ｂ）又は選択的にその様なパワースプリッタやその様なパワーコンバイナとなり得るもの（ＦＣ１Ｃ）からなる分配網を含んでおり、
前記パワースプリッタは、共通の入力、及びそれぞれに１つの出力を備えた２つの分散型増幅器からなり、前記パワーコンバイナは、それぞれに１つの入力、及び共通の出力を備えた２つの分散型増幅器からなり、
多数の連続する増幅段として規定された分散型増幅器は、増幅素子と、前記増幅素子の入力及び出力に接続された擬似伝送線路とを含み、
前記擬似伝送線路は、連続する接続点間つまり、増幅素子間、および前記増幅素子を横断する即ち前記接続点と大地との間にある並列キャパシタンス間にあるインダクタンスを含み、
前記パワースプリッタに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、前記増幅素子の前記出力上にある各接続点と大地の間に接続され、
前記パワーコンバイナに関し、スイッチング素子（ＳＴ１，．．．，ＳＴＮ；ＳＴ’１，．．．，ＳＴ’Ｎ）は、前記増幅素子の前記入力上にある各接続点と大地の間に接続され、
前記スイッチング素子は最適化されたものであって、制御電圧に依存して２つの識別可能な状態の内の１つをとり、第１の状態はキャパシタンス（Ｃｏｆｆ）に相当し、第２の状態は低インピーダンス短絡回路（Ｒｏｎ）に相当しており、
分散型増幅器即ちパワースプリッタ又はパワーコンバイナの半分にハイの前記制御電圧が与えられた場合、この増幅器はパワーを伝達する一方、分散型増幅器にローの前記制御電圧が与えられた場合、この増幅器はパワーを伝達しない様構成されたことを特徴とするフェーズドアレイシステム。
【請求項１１】
多層基板技術で製造されたことを特徴とする請求項１０に記載のフェーズドアレイシステム。
【発明の詳細な説明】
【０００１】
本発明は、再構成可能な広帯域アクティブパワースプリッタ、同パワーコンバイナ及び同双方向性パワースプリッタ／パワーコンバイナ、並びにこれらに基づく回路に関する。この様な回路をアナログ分配網で使用すれば、分配網内での増幅と協力して、異なるチャンネル間において良好な分離が得られる様になる。また、このような回路を使用すれば、後段の増幅の必要性が軽減され、動的及び線形的な特性をスムーズなものとする。重要なのは本発明が超広帯域をカバーする点であるが、ＭＭＩＣ技術を用いることによって回路表面積の小型化は可能である。
【０００２】
本発明は、その基本形態が再構成可能なアクティブパワースプリッタ、これに対応するパワーコンバイナ及び双方向性のパワースプリッタ／パワーコンバイナにあることは明白である。これらの基本回路は徐々に、数個の入出力を備えたより複雑な回路と組み合わされ得る。
【０００３】
本発明の出発点は、軍事用途における、再構成可能なビームフォーミング網である。その実施例については後述する。基本回路は、本明細書中において後述するであろう徐々により複雑となって行く分配網中に含まれると同時に、それだけでなく、基本回路はパワースプリッタやパワーコンバイナを必要とする多くの他の場面でも使用され得る。これは当業者には明白である。上述する特性を備えた上述の回路に対して特許により与えられる保護は、それらが何処で使用されるか、とは独立に、それら自身の構成につき与えられるべきであることを、本出願人は明白に意図している。ここでは、最も複雑な分岐回路の構成を、請求項中にも明示されるであろう再構成可能なビームフォーミング網をも含めて説明する。
【０００４】
将来の軍事基盤は、レーダー、通信及び電子戦（ＥＷ）を複合したシステムにより与えられるであろう。これは又、ビームフォーミング網、トランシーバモジュール及びアンテナ（シングルＲＦシステム）を共通装備したシステムを得ようとすることに人々の関心を向けるであろう。ここに言うアンテナとは、多機能広帯域フェーズドアレイアンテナとして有用なものである。従来知られたアナログビームフォーミング網では、単純な方法で再構成することが出来ず、所望の多機能性が獲得できていなかった。また、アナログビームフォーミング網に、デジタルビームフォーミング動作の可能性を持たせることも望まれていた。
【０００５】
本発明では、本発明の独立請求項の１つに明示された様な構成を備えた再構成可能なビームフォーミング網により、上記の課題が解決された。このネットワークは、徐々に複雑になって行くことの無いネットワーク、詳しくは、再構成可能な広帯域アクティブパワースプリッタ、同パワーコンバイナ及び同双方向性パワースプリッタ／パワーコンバイナ、からなっている。またこの分配網は、各従属クレームに明示された構成を備えることにより、異なるレベルにあって、現在抱えている課題を解決するものである。
【０００６】
本発明は、以下において、添付図面を参照しつつ、より詳細に説明される。
【０００７】
【発明の実施の形態】
まず、基本回路に付き説明する。基本回路は、分散化技術を用いている。これの大きな利点は、広帯域機能が得られる可能性を示唆している点にある。図１に示すのは、従来例の分散型パワースプリッタで、図２に示すのは、対応するパワーコンバイナである。従来例の分散型パワースプリッタは、共通入力を備えた２つの分散型増幅器として見ることも出来る。基本的には、分散型増幅器は増幅素子の形態の多数の増幅段と、その増幅素子の入力及び出力上の擬似伝送線路からなる。図中において、増幅素子は、トランジスタＴ１，．．．，ＴＮ、そしてＴ’１，．．．，Ｔ’Ｎのかたちで示されている。当業者にとって、図中の個々のトランジスタを他の公知手段、例えば個々の増幅素子の１つに代えて２個のトランジスタのかたちで置換することにつき何ら困難性は見い出せない。図中に例示するトランジスタは、電界効果トランジスタであることが好ましい。
【０００８】
伝送線路は、図１ａ及び２ａに示されるトランジスタの内部キャパシタンスＣｄｓ及びＣｇｓとして形成された並列キャパシタンスに加えて、直列インダクタンスＬｄ及びＬｇとからなる。トランジスタの入力に接続される伝送線路は、図１ｃ及び図２ｂに示される様に、これらはトランジスタのゲートに接続されるので、ゲート線路と称される。トランジスタの出力に接続される伝送線路は、図１ｂ及び図２ｃに示される様に、これらはトランジスタのドレインに接続されるので、ドレイン線路と称される。
【０００９】
構造上、増幅段からの信号は、次段に加えられるが、各段間の位相応答は必ず同じものとならねばならない。ここで、広帯域における振る舞いは、同じように作られた２つのドレイン線路とゲート線路との群遅延によって得られる。帯域幅は、線路の遮断周波数により、また全周波数域において能率的である様線路を終端して行ける可能性によって、上方へ限定される。後者は、上記伝送線路が、終端されるであろうところの周波数依存形特性インピーダンスを有している、という事実によるものである。帯域幅は、ゲートにある高抵抗を、表面で十分な消費を得られる様調整することの困難性によって、下方へ限定される。
【００１０】
増幅段の数はさらに、入力から各出力にかけて得ることの出来る総増幅度を決定する。トランジスタの寄生抵抗が線路内での減衰の一因となるため、実際には段数は制限されるが、最終的に到達するであろう増幅度の増加は、追加段の手段によって得られる。通常、最大値は６〜７段で得られる。
【００１１】
遮断周波数ｆｃは、図１ｃ及び図２ｂを参照すれば、ゲート線路では次式で与えられる。
【００１２】
【数１】
2004514362.tif 000003
【００１３】
又ドレイン線路では、図１ｂ及び図２ｃを参照すれば、ｆｃは次式で与えられる。
【００１４】
【数２】
2004514362.tif 000004
【００１５】
ゲート線路は、擬似ＬＣ結合を構成している。簡潔な形態であるが、これは定数パラメータＫｇ＝Ｌｇ／Ｃｇｓを有する低域通過フィルタである。同様に、ドレイン線路は、擬似ＬＣ結合を構成している。簡潔な形態であるが、これは定数パラメータＫｄ＝Ｌｄ／Ｃｄｓを有する低域通過フィルタである。
【００１６】
広帯域特性を獲得するため、ゲート線路とドレイン線路とは、次式で示される様な、同一の特性インピーダンスと、同一の位相速度とを有していなければならない。
Ｋｇ＝Ｋｄ　　　　　　　　　　　　　　　　　　　　　　　　　（１）
ＬｇＣｇｓ＝ＬｄＣｄｓ　　　　　　　　（２）
【００１７】
実際には、ＣｇｓはＣｄｓよりも大きく、従ってゲート線路とドレイン線路における位相速度を同一のものにするために２つの手法が使用され得る。
【００１８】
１．　ＬｇとＬｄが同一であるという望ましい状況にあれば、別の余分のシャント（ｓｈｕｎｔ）キャパシタンスＣｏｆｆがＣｄｓと並列に接続され得るので、総キャパシタンスをＣｇｓと等しくして、上式（１）と（２）を満足させることが出来る。これは、図３に示される。
【００１９】
２．　シャントキャパシタンスを用いることが望ましくない場合、直列インダクタンスαＬｄがトランジスタのドレインに接続され、そしてＬｄが選択されるので、ゲート線路とドレイン線路において同一の位相速度が得られる。
【００２０】
新規かつ現実な本発明の基礎は、方法１のシャントキャパシタンスを、スイッチング素子で置換することである。図４に示す様に、上記スイッチング素子は最適化されたものであって、制御電圧に依存し、２つの識別可能な状態をとり、第１の状態はキャパシタンスＣｏｆｆに相当するものであって、第２の状態は低インピーダンス短絡回路Ｒｏｎに相当するものである。スイッチング素子は、電界効果トランジスタであることが好ましい。
【００２１】
分散型増幅器に関し、上記各スイッチング素子に対する制御電圧がハイ（Ｈｉｇｈ）のとき、増幅器はパワーを伝達するが、制御電圧がロー（Ｌｏｗ）のときにはパワーを伝達しない。その結果、図５に示される様な再構成可能なアクティブパワースプリッタが得られる。本願では、これをＦＣ１Ａと称する。
【００２２】
この回路は、不変のパワースプリッタとして機能するだけではない。この回路は、整合条件を低下させることなしに、パワーを一方若しくは他方の出力ポート、又はその両方と接続することが出来る。スイッチング素子ＳＴｉ，ｉ＝１，．．．Ｎ，は、同一のものであって、共通の制御電圧ＶＣにより制御される様になっていることが、望ましくかつ好適である。図中においてＳＴ’ｉ，ｉ＝１，．．．Ｎ，で示され、かつ共通の制御電圧ＶＣ’により制御される下側のスイッチング素子についても同様である。
【００２３】
上述する様に、スイッチトランジスタは、高インピーダンス状態にあるとき、ＶＣ＝ＶＨｉｇｈであって、キャパシタンスＣｏｆｆに相当する。低インピーダンス状態にあるとき、ＶＣ＝ＶＬｏｗであって、スイッチトランジスタは低抵抗Ｒｏｎに相当する。スイッチトランジスタＳＴｉとＳＴ’ｉの切り替え状態により、パワースプリッタは４つの状態をとることができる。これについては、図６ａ〜図６ｄに示す。
【００２４】
ここで、ＦＣ１Ａ内で短絡された（ｓｈｕｎｔｅｄ）各スイッチトランジスタについては、それ自体ネットワークの一部である、ということを認識しておくべきである。以前より、電力を制御しようするときには、ばらばらのスイッチング網が各出力ポートで使用される、ということが知られているが、それはより複雑かつより劣った手法である。ＦＣ１Ａは、ＭＭＩＣ技術で製造されることが好ましいが、これに限定されない。
【００２５】
上記したパワースプリッタに極めて近似した構造の、再構成可能なアクティブパワーコンバイナもまた、本発明の一部であって、それは図７に示される。図７の回路、及びパワースプリッタＦＣ１Ａに関する上記検討に基づけば、どの様にして回路が出来上がっているかについては、当業者に明白である。
【００２６】
本発明による第３の回路は、再構成可能なアクティブ双方向性パワースプリッタ／パワーコンバイナＦＣ１Ｃである。これは、ＦＣ１ＡとＦＣ１Ｂとを組み合わせたものであって、図８に示される。トランジスタＴｉ，Ｔｉｃｏｍｐ，Ｔｉ’，Ｔｉｃｏｍｐ’は能動スイッチである。ここで能動スイッチとは、２つの別個の状態を有する素子を意味している。第１の状態はキャパシタンス網に相当し、また第２の状態は増幅状態に相当する。増幅は、適当な電圧をドレインとソースの間のほか、ゲートとソースの間に印加することによって得られる。
【００２７】
トランジスタＴｉ，Ｔｉｃｏｍｐは相補的なものであって、一方が第１の状態にあるとき、他方は第２の状態にある。逆の場合も同じである。従って、トランジスタＴｉｃｏｍｐとＴｉｃｏｍｐ’，ｉ＝１，．．．Ｎ，がキャパシタンス網に相当する高インピーダンス状態にあれば、ＴｉとＴｉ’，ｉ＝１，．．．Ｎ，は増幅状態にある。このとき、回路全体はパワースプリッタに相当する。他方、トランジスタＴｉとＴｉ’，ｉ＝１，．．．Ｎ，が高インピーダンス状態、そしてＴｉｃｏｍｐとＴｉｃｏｍｐ’，ｉ＝１，．．．Ｎ，が増幅状態にあれば、回路全体はパワーコンバイナに相当する。
【００２８】
分岐信号を徐々に増やすために、多数のパワースプリッタＦＣ１Ａが、電力分岐網ＡＳＮ内で相互接続され得る。その様子を図９に示す。この説明ののち、図１５に関連して、電子制御された多機能広帯域フェーズドアレイシステムにつき検討する。図９中、出力部にある符号ＢＦ１，．．．，ＢＦ８は、対応する番号が振られた多数のビームフォーマー（ｂｅａｍ　ｆｏｒｍｅｒ）ＢＦの接続点に関するものである。
【００２９】
同様に、出力に向けて信号を徐々に合成して行くために、多数のコンバイナＦＣ１Ｂが、電力合成網ＡＣＮ内で相互接続され得る。その様子を図１０に示す。この場合であっても、各入力部の符号はビームフォーマーの接続点を示すものである。
【００３０】
図１１は、選択的に電力分岐網や電力合成網として動作し得るネットワークＡＳＣＮを形成するために、どの様にして多数の双方向性パワースプリッタ／パワーコンバイナＦＣ１Ｃが相互接続され得るのかを示す図である。この場合であっても、各入力部の符号はビームフォーマーの接続点を示すものである。
【００３１】
さらに、ＦＣ１ＡとＦＣ１Ｂの特別な組み合わせが、種々の状況下で有用である様に形成され得る。図１２には、６ポート分配網ＦＣ２Ａが示される。これは、１つのＦＣ１Ａと、これと反対方向に方向付けられたＦＣ１Ｂより構成される。４つの制御電圧ＶＣ１Ａ，ＶＣ１Ｂ，ＶＣ２Ａ及びＶＣ２Ｂにより、パワーは１６通りに接続され得る。ＦＣ１Ｃと比較すれば、この組み合わせは同時に双方向性の機能をも与えるものである。
【００３２】
図１３には、７ポート分配網ＦＣ３Ａが示される。これは、ある方向に方向付けられた１つのＦＣ１Ａと、別の方向に方向付けられた１つのＦＣ１Ａが次段に続く１つのＦＣ１Ｂより構成される。ＦＣ３Ａはまた、６つの制御電圧ＶＣ１Ａ，ＶＣ１Ｂ，ＶＣ１Ｃ，ＶＣ２Ａ，ＶＣ２Ｂ及びＶＣ２Ｃを使用して、パワーを別のポートへと方向付けている。この組み合わせは将来、ポート間にパワーを、広く、並行して分配する更なる可能性を示唆している。
【００３３】
図１４には、１０ポート分配網ＭＦＡＭが示される。これは、先程のネットワークをより複雑にしたものであって、３つのＦＣ１Ａと３つのＦＣ１Ｂより構成される。図１６に、分配網ＭＦＡＭの具体的な応用例を示す。
【００３４】
本明細書の終わりにあたり、本開発が基礎を構成している応用例、即ち電子制御された多機能広帯域フェーズドアレイシステムについて説明する。図１５に示す様に、このシステムは８×８アンテナエレメントからなる。一般的に、システムはＮ×Ｍアンテナエレメントを有しているものと仮定出来る。導入として説明するが、本システムは、図示されないが本システムの左側に位置するであろう信号発生／受信装置と接続され得る。信号発生／受信装置では、同時に又は連続して、典型的なレーダー機能、多葉性の（ｍｕｌｔｉ−ｌｏｂｅ）方向探知、デ−タメッセージの交換及びその他の通信、妨害信号の送信等を実行する。
【００３５】
本システムは、広帯域信号を信号発生／受信装置からフェーズドアレイアンテナエレメントＡＥへ、又その逆へ送るためのＭ個の同一のモジュール型のビームフォーマーＢＦからなる。図中、ビームはＬと印され、またその角度はθ１及びθ２と印される。ビームフォーマーは、アンテナエレメントと、そのアンテナエレメント当たり１個のトランシーバモジュールＴ／Ｒとからなる。その様な２つのＴ／Ｒモジュールは、１つのＭＦＡＭと２つのアップ／ダウンコンバータＤＵＣとからなる回路に接続されている。この回路を図１６に示す。ＡＥ１及びＡＥ２は、アンテナエレメント１及び２に符合する。アンテナエレメントへ向かう信号はＴＸ１及びＴＸ２と呼ばれ、アンテナエレメントより来る信号はＲＸ１及びＲＸ２と呼ばれる。ＭＦＡＭの他方側には、一方では、それぞれＴＸ１へ向かう、又ＲＸ１より来るデジタル信号ＴＸ１−Ｄ及びＲＸ１−Ｄ用のポートがある。ＴＸ２とＲＸ２に関しても同様である。他方では、それぞれアンテナエレメントへ向かう、又アンテナエレメントより来るアナログ信号ＴＸ−ＡおよびＲＸ−Ａ用のポートがある。アップ／ダウンコンバータＤＵＣを経た後の信号は、ＩＦ１およびＩＦ２と呼ばれている。
【００３６】
デジタルビームフォーミングやチャンネライゼーション（ｃｈａｎｎａｌｉｓａｔｉｏｎ）の様な、異なる機能を有する多数の異なるブロックが、従来知られたアナログビームフォーミングを起こさせるビームフォーマーＢＦに接続され得る。信号を、基本回路内の２つの出力へ行く様、或いは更にそれら基本回路より構成された複合回路の異なる入出力へ行く様、又異なる入出力から来る様に方向付けることは容易であるので、全てのアンテナシステムの開口面を、或る機能のために使用出来るし、また一定期間中、異なる機能間で開口面を共有することも出来る。
【００３７】
ビームフォーマーに接続され得るチャンネライゼーション網ＣＮは、デジタル及びアナログ回路の組み合わせにより構成され、例えば、その内部の信号情報の働きが方向探知及び位置探知を提供する様に使用される。
【００３８】
電力分岐網ＡＳＮ及び電力合成網ＡＣＮ及び／又は双方向網ＡＳＣＮはまた、ビームフォーミング網に接続されている。これらのネットワークは、アンテナの開口面の全て又はその一部から来る信号の分岐及び合成に使用される。
【００３９】
デジタルビームフォーマーＤＢＦはまた、前述した通常の（アナログ）ビームフォーミング網とも接続され得る。このようなデジタルビームフォーマーは例えば、サイドローブを妥当な程度に抑制する必要があるときに使用される。各個別のアンテナエレメントからの信号は、それ自身のチャンネルを有しており、又デジタルビームフォーマーは、アンテナエレメントの数と同じ数の入力／出力を有している。
【００４０】
通常のビームフォーマーＢＦにおいて、タイプＦＣ２Ａの回路は、１つのＭＦＡＭと２つのアップ／ダウンコンバータとからなる上述したタイプの２つの回路に接続される。図１５に示す様に、アンテナマトリクス内に８×８エレメントを含んでいる本実施例では、回路ＦＣ３Ａは回路ＦＣ２Ａに続いている。マトリクス内に、より多数のエレメントがあれば、回路ＦＣ２Ａ単体に代えて回路ＦＣ２Ａのネットワークを使用することが可能である。
【００４１】
ＦＣ３Ａはアナログビームフォーミングに使用されるが、これは、マトリクスのチャンネライゼーションおよびポート終端のためのスイッチング機能を実現する為に再構成され得る。また、ＭＦＡＭ回路はアナログビームフォーミングのためのビームフォーマーＢＦ内で使用されるが、マトリクスのアナログ及びディジタルの双方のビームフォーミングのためのスイッチング機能を実現する為に再構成され得る。
【００４２】
図１５によれば、ネットワークＡＳＮは、分散型アクティブパワースプリッタだけでなく、アナログビームフォーマーＢＦにも接続され得る。ネットワークＡＳＮはまた、アンテナを分岐して１以上の機能の使用を許容するスイッチング素子としても使用され得る。パワーコンバイナとしてのＡＣＮにも同様に適用される。
【００４３】
チャンネライゼーション網ＣＮにより、Ｍ個のチャンネルが形成され、それぞれはビームフォーマーＢＦへと接続される。ビームフォーマー内のＭＦＡＭ、ＦＣ２Ａ及びＦＣ３Ａにより、ビームフォーマーに接続された全エレメントから来る情報、または一若しくは少数の選ばれたアンテナエレメントから来る情報が選択され得る。
【００４４】
上記した様に、デジタルビームフォーマーＤＢＦはアナログビームフォーマーＢＦへと接続され得る。デジタルビームフォーミング網はＭ×Ｎチャンネル（本実施例では、８×８＝６４チャンネル）からなり、また、各チャンネルはアナログ及びデジタル双方の信号を取り扱う回路からなる。この回路は、ＲＦ信号をベースバンドへと変換し、ＡＤでは、信号を変換し、これを処理する。アナログビームフォーマー内にあるＭＦＡＭにより、それぞれ別個のアンテナエレメントから来る情報は、デジタルビームフォーミングのため、別々のチャンネルへと方向付けられ得る。
【００４５】
図１７は、多層基板技術で前記システムを製造する方法を示しており、各層がアンテナマトリクスの機能に対応している。レイヤー１はアンテナエレメントＡＥを含んでいる。レイヤー２はビームフォーマーＢＦからなっており、レイヤー３は局部発振器及びアップ／ダウンコンバータ回路からなる。レイヤー４には、ＩＦ及びＲＦ信号が分配される。多層基板技術による本実施例は、基台本体の表面に上手く適合する様になっている。
【図面の簡単な説明】
【図１】増幅段の入力及び出力上に擬似伝送線路を備えた、従来例の分散型パワースプリッタを示す図である。図中の図１ａは、図１の各トランジスタの各接合間にある内部キャパシタンスを示す図、図１ｂは、図１の各トランジスタの出力側にある擬似伝送線路を示す図、図１ｃは、図１の各トランジスタの入力側にある擬似伝送線路を示す図である。
【図２】増幅段の入力及び出力上に擬似伝送線路を備えた、従来例の分散型パワーコンバイナを示す図である。図中の図２ａは、図２の各トランジスタの各接合間にある内部キャパシタンスを示す図、図２ｂは、図２の各トランジスタの入力側にある擬似伝送線路を示す図、図２ｃは、図２の各トランジスタの出力側にある擬似伝送線路を示す図である。
【図３】擬似伝送線路において、シャントキャパシタンスがどの様に接地されているかを示す図である。
【図４】その制御電圧に依存して採り得る、スイッチトランジスタの２つの状態を示す図である。
【図５】本発明による、再構成可能なアクティブパワースプリッタＦＣ１Ａを示す図である。
【図６ａ】図５のパワースプリッタが、どの様にして従来知られたアクティブ広帯域パワースプリッタとして動作するのかを示す図である（ＶＣ＝ＶＨｉｇｈ、ＶＣ’＝ＶＨｉｇｈ）。
【図６ｂ】どの様にして、図５のパワースプリッタの出力ポート１に分路が設置され（ｓｈｕｎｔｅｄ）、パワーが出力ポート２だけに達するのかを示す図である（ＶＣ＝ＶＬｏｗ、ＶＣ’＝ＶＨｉｇｈ）。
【図６ｃ】どの様にして、図５のパワースプリッタの出力ポート２に分路が設置され、パワーが出力ポート１だけに達するのかを示す図である（ＶＣ＝ＶＨｉｇｈ、ＶＣ’＝ＶＬｏｗ）。
【図６ｄ】どの様にして、図５のパワースプリッタの出力ポート１及び出力ポート２に分路が設置され、いずれの出力ポートにもパワーが到達しないようになるのかを示す図である（ＶＣ＝ＶＬｏｗ、ＶＣ’＝ＶＬｏｗ）。
【図７】本発明による、再構成可能なアクティブパワーコンバイナＦＣ１Ｂを示す図である。
【図８】本発明による、再構成可能な双方向性アクティブパワースプリッタ／コンバイナＦＣ１Ｃを示す図である。
【図９】電力分岐網ＡＳＮ内で相互接続された多数の、本発明によるパワースプリッタを示す図である。
【図１０】電力合成網ＡＣＮ内で相互接続された多数の、本発明によるパワーコンバイナを示す図である。
【図１１】双方向性の電力分岐／合成網ＡＳＣＮ内で相互接続された多数の、本発明による双方向性パワースプリッタ／コンバイナを示す図である。
【図１２】パワースプリッタ及びこれと反対向きに方向付けられたパワーコンバイナに基づく６ポート分配網ＦＣ２Ａを示す図である。
【図１３】ある方向に方向付けられたパワースプリッタと、別の方向に方向付けられたパワースプリッタが次段に続くパワーコンバイナとに基づく、７ポート分配網ＦＣ３Ａを示す図である。
【図１４】３つのパワースプリッタと３つのパワーコンバイナとに基づく、１０ポート分配網ＭＦＡＭを示す図である。
【図１５】本発明による、電子制御された多機能広帯域フェーズドアレイシステムを示す図である。
【図１６】図１４の分配網ＭＦＡＭ及び２つのアップ／ダウンコンバータＤＵＣを構成する回路を示す図である。
【図１７】図１５のフェーズドアレイシステムがどの様にして、多層基板技術により製造され得るのかを示す図である。
【図１】
2004514362.tif 000005
【図２】
2004514362.tif 000006
【図４】
2004514362.tif 000007
【図５】
2004514362.tif 000008
【図６ａ】
2004514362.tif 000009
【図６ｂ】
2004514362.tif 000010
【図６ｃ】
2004514362.tif 000011
【図６ｄ】
2004514362.tif 000012
【図７】
2004514362.tif 000013
【図８】
2004514362.tif 000014
【国際公開パンフレット】
2004514362.tif 000015
2004514362.tif 000016
2004514362.tif 000017
2004514362.tif 000018
2004514362.tif 000019
2004514362.tif 000020
2004514362.tif 000021
2004514362.tif 000022
2004514362.tif 000023
2004514362.tif 000024
2004514362.tif 000025
2004514362.tif 000026
2004514362.tif 000027
2004514362.tif 000028
2004514362.tif 000029
2004514362.tif 000030
2004514362.tif 000031
2004514362.tif 000032
2004514362.tif 000033
2004514362.tif 000034
2004514362.tif 000035
2004514362.tif 000036
2004514362.tif 000037
2004514362.tif 000038
2004514362.tif 000039
2004514362.tif 000040
2004514362.tif 000041
2004514362.tif 000042
2004514362.tif 000043
2004514362.tif 000044
2004514362.tif 000045
2004514362.tif 000046
【国際調査報告】
2004514362.tif 000047
2004514362.tif 000048