(57)【要約】本方法は、異なった格子定数を持つ基板上に成長した、最初に転位がありかつ／又は欠陥が多い格子不整合層からコヒーレントな無転位領域を形成する。本方法は、格子不整合層の成長前後にいかなる処理工程も含まない。本工程は、転位層上へのキャップ層のその場形成を用いるのが望ましい。キャップ層は、下にある基板の格子パラメーターに近く、無応力状態で格子不整合のある層の格子パラメーターとは異なる、格子パラメーターを持つのが望ましい。キャップ層は、転位近傍の領域にはできない。キャップ層は、下にある格子不整合層より低い熱蒸発率を持つので、転位を含むこの格子不整合層の領域は、十分に高い温度で選択的に蒸発され、コヒーレントな無欠陥領域のみが基板上に残る。この方法で作成した素子も開示する。
2004536450.tif 000002
【特許請求の範囲】
【請求項１】
第一の格子定数と第一の熱蒸発率を持つエピタキシャル成長に適した表面上に堆積される半導体素子を製造する方法において、
ａ）前記表面の前記格子定数とは異なる無応力状態での第２の格子定数を持つ格子不整合層を堆積する工程であって、前記格子不整合層は第２の熱蒸発率を持ち、前記格子不整合層は前記格子不整合層内に少なくとも一つの転位が形成され所望の厚さに達するまで堆積される、工程と、
ｂ）第３の格子定数と第３の熱蒸発率を持つキャップ層を堆積する工程であって、前記キャップ層は前記格子不整合層の少なくとも一つの領域上で核を成し、前記少なくとも一つの転位は前記キャップ層に覆われないように、前記第３の熱蒸発率が前記第２の熱蒸発率より低くなる、工程と、
ｃ）前記少なくとも一つの転位が前記格子不整合層に隣接する領域の局所的蒸発によって削除されるような温度と時間で前記素子をアニールする工程と、
で構成されること、を特徴とする方法。
【請求項２】
工程（ａ）の前に前記表面上にエピタキシャル層を堆積する工程をさらに含むこと、を特徴とする請求項１記載の方法。
【請求項３】
工程（ｃ）の後に前記素子上の前記エピタキシャル層の付加層を上に成長する工程をさらに含むこと、を特徴とする請求項２記載の方法。
【請求項４】
前記少なくとも一つの転位が、
ａ）少なくとも一つの転位ネットワーク、
ｂ）少なくとも一つの局所的転位、
ｃ）少なくとも一つの局所的欠陥ダイポール、及び、
ｄ）少なくとも一つの転位した３次元的クラスタ、
で構成されるグループから選択されること、を特徴とする請求項１記載の方法。
【請求項５】
無応力状態での前記キャップ層と前記表面の格子定数の差が、前記格子不整合層と前記表面の格子定数の差より小さい又は逆の兆候を持つこと、を特徴とする請求項１記載の方法。
【請求項６】
工程（ａ）が、
ａ）分子線エピタキシャル成長、及び、
ｂ）有機金属化学気相成長、
で構成されるグループから選択される成長技術を用いて実行されること、を特徴とする請求項１記載の方法。
【請求項７】
工程（ａ）及び（ｂ）が、２〜２０回反復されること、を特徴とする請求項１記載の方法。
【請求項８】
工程（ｂ）及び（ｃ）が、２〜４０回反復されること、を特徴とする請求項１記載の方法。
【請求項９】
工程（ａ）〜（ｃ）が、２〜４０回反復されること、を特徴とする請求項１記載の方法。
【請求項１０】
前記半導体素子が、
ａ）ダイオード・レーザー、
ｂ）発光ダイオード、
ｃ）光検出器、
ｄ）光増幅器、
ｅ）遠赤外帯検出器、
ｆ）遠赤外帯発光器、
ｇ）ヘテロ接合バイポーラ・トランジスター、
ｈ）共鳴トンネル・ダイオード、
ｉ）太陽電池、
ｊ）光学的双安定素子、
ｋ）電流注入形端面発光レーザー、及び、
ｌ）垂直共振器面発光レーザー、
で構成されるグループから選択されること、を特徴とする請求項１記載の方法。
【請求項１１】
第一の格子定数と第一の熱蒸発率を持つエピタキシャル成長に適した表面上に堆積される半導体素子において、
ａ）前記表面の前記格子定数とは異なる無応力状態での第２の格子定数を持つ格子不整合層を堆積する工程であって、前記格子不整合層は第２の熱蒸発率を持ち、前記格子不整合層は前記格子不整合層内に少なくとも一つの転位が形成され所望の厚さに達するまで堆積される、工程と、
ｂ）第３の格子定数と第３の熱蒸発率を持つキャップ層を堆積する工程であって、前記キャップ層は前記格子不整合層の少なくとも一つの領域上で核を成し、前記少なくとも一つの転位は前記キャップ層に覆われないように、前記第３の熱蒸発率が前記第２の熱蒸発率より低くなる、工程と、
ｃ）前記少なくとも一つの転位が前記格子不整合層に隣接する領域の局所的蒸発によって削除されるような温度と時間で前記素子をアニールする工程と、
で構成される方法によって製造されること、を特徴とする半導体素子。
【請求項１２】
前記製造方法は、工程（ａ）の前に前記表面上にエピタキシャル層を堆積する工程をさらに含むこと、を特徴とする請求項１１記載の半導体素子。
【請求項１３】
前期製造方法は、工程（ｃ）の後に前記素子上の前記エピタキシャル層の付加層を上に成長する工程をさらに含むこと、を特徴とする請求項１２記載の半導体素子。
【請求項１４】
前記少なくとも一つの転位が、
ａ）少なくとも一つの転位ネットワーク、
ｂ）少なくとも一つの局所的転位、
ｃ）少なくとも一つの局所的欠陥ダイポール、及び、
ｄ）少なくとも一つの転位した３次元的クラスタ、
で構成されるグループから選択されること、を特徴とする請求項１１記載の半導体素子。
【請求項１５】
無応力状態での前記キャップ層と前記表面の格子定数の差が、前記格子不整合層と前記表面の格子定数の差より小さい又は逆の兆候を持つこと、を特徴とする請求項１１記載の半導体素子。
【請求項１６】
工程（ａ）が、
ａ）分子線エピタキシャル成長、及び、
ｂ）有機金属化学気相成長、
で構成されるグループから選択される成長技術を用いて実行されること、を特徴とする請求項１１記載の半導体素子。
【請求項１７】
工程（ａ）及び（ｂ）が、２〜２０回反復されること、を特徴とする請求項１１記載の半導体素子。
【請求項１８】
工程（ｂ）及び（ｃ）が、２〜４０回反復されること、を特徴とする請求項１１記載の半導体素子。
【請求項１９】
工程（ａ）〜（ｃ）が、２〜４０回反復されること、を特徴とする請求項１１記載の半導体素子。
【請求項２０】
前記半導体素子が、
ａ）ダイオード・レーザー、
ｂ）発光ダイオード、
ｃ）光検出器、
ｄ）光増幅器、
ｅ）遠赤外帯検出器、
ｆ）遠赤外帯発光器、
ｇ）ヘテロ接合バイポーラ・トランジスター、
ｈ）共鳴トンネル・ダイオード、
ｉ）太陽電池、
ｊ）光学的双安定素子、
ｋ）電流注入形端面発光レーザー、及び、
ｌ）垂直共振器面発光レーザー、
で構成されるグループから選択されること、を特徴とする請求項１１記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の背景
本発明は、半導体素子の分野に関する。特に、本発明は、基板と活性領域の間に大きな格子不整合のある半導体光源、光検出器及び共鳴トンネル素子に関する。
【背景技術】
【０００２】
関連技術の説明
半導体へテロ構造における構成物質の格子整合の問題は、きわめて重要である。最初のダブル・ヘテロ構造レーザーは、格子不整合のあるＧａＡｓ−ＧａＡｓＰ材料を使って実現し、実用に耐える程の性能ではなかった。この分野での進歩は、格子整合へテロ構造が開発されてやっと始まり、低い室温閾値電流密度を持つレーザーが得られ、室温での連続波動作が達成された。
【０００３】
高性能な素子においては、例えばＧａＡｓ−ＡｌＧａＡｓへテロ構造におけるような、相対的にほんの小さな格子不整合しか容認されない。小さな格子不整合の場合、層成長は擬似形態的あるいは不規則的に起きて、層は大きな応力エネルギーを蓄積する。例えば、Ａｐｐｌｉｅｄ  Ｐｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ３８（９），  １９８１，  ｐｐ．  ６６１〜６６３に、Ｗ．Ｔ．  ツァン（Tsang）は、ＩｎＧａＡｓ活性層を有するＧａＡｓ／ＡｌＧａＡｓヘテロ構造レーザーのことを書いている。インジウムは、出力波長を０．９４μｍまで増加させるために活性層に取り込まれている。しかしながら、ある厚さや組成を超えると応力エネルギーが非常に高くなり、転位が形成し始めて、素子の性能が落ちていく。転位形成の臨界厚さは、格子不整合の増加につれて急速に減少する。そのため、ＩｎＧａＡｓ−ＧａＡｓ層に関しては、実用的に重要な波長範囲である１．３〜１．６μｍに相当するＩｎＧａＡｓ層の厚さでの発光特性が急速に劣化する。
【０００４】
転位は、可塑的緩和層のごく小さな表面領域を占める。転位どうしの間の領域は構造的光学的に依然として完全で、高い格子不整合や厚い可塑的緩和層がある場合でも、その領域の大きさはミクロン・スケールに近づくことがある。
【０００５】
転位が形成する正確な厚さ、可塑的緩和後に形成された転位の密度、及び光学特性低下の度合いは、特定の表面形態や堆積状態に依存することがある。ある成長過程の下では、１．３５μｍまでの範囲における明るい発光が、高い応力のあるＩｎＧａＡｓ量子井戸を用いて室温で実現され、１．７μｍまでの発光が、ＧａＡｓ基板上のより厚い可変組成ＩｎＧａＡｓ層を用いて同じく実現される。ＧａＡｓを挿入された応力のあるＩｎＧａＡｓ超薄緩衝層の上に成長したＩｎＧａＡｓ量子井戸を用いて１．１７μｍでの注入形レーザー発振が実証されてきた。ＩｎＧａＡｓ量子井戸を用いてさらにレーザー発振波長を変化させる試みは、今まで失敗してきた。そこで、ＧａＡｓ基板を用いてさらに長い波長を利用するためには、ＩｎＧａＡｓＮ−ＧａＡｓやＧａＡｓＳｂ−ＧａＡｓのような別の材料系を用いるか、ストランスキ・クラスタノウ（Stranski-Krastanow）成長モードにおける弾性的応力緩和効果を利用するような別の成長法を利用するか、のいずれかが必要となった。島の過成長を伴うこの過程により、量子箱とも呼ばれる応力のあるコヒーレントなナノ領域が形成され、１．３μｍを超える放出が起こることがある。
【０００６】
しかしながら、これらの方法は、実用的に容認できるパラメーターやコスト効率が良く信頼できる技術のある素子を生み出すことにはならず、また、転位やその他の欠陥（例えば、転位ループ、欠陥ダイポール、転位したクラスタ）を形成することにもなる。
【０００７】
多くの特許が、半導体へテロ構造素子を加工する際の格子不整合の問題を克服しようと試みてきた。例えば、米国特許第５，９６０，０１８号、第５，０７５，７４４号、及び第５，７１９，８９４号は、素子の活性領域の内部又は近傍で応力補正領域を利用した。米国特許第５，０１９，８７４号、第５，２０８，１８２、第５，９２７，９９５号、及び第５，０９１，７６７号のようなその他の特許は、それぞれ、活性層内での転位伝播を防ぐ転位フィルター技術あるいは転位密度を減じる技術を利用した。米国特許第５，１５６，９９５号、第５，８５９，８６４号、及び第４，８０６，９９６号は、特徴ある基板上で複雑な成長法を利用した。しかしながら、これら全ての方法は、限定的な成功にしか結びつかず、またコスト効率的ではなかった。
【０００８】
それゆえ、従来技術で要請された付加的処理工程を全く用いず、転位近傍その位置で、緩和した半導体構造を持つ局所的領域を除去する方法に対する技術が必要とされている。
【発明の開示】
【０００９】
本発明の要約
エピタキシャル成長に適した半導体表面上に成長した可塑的緩和層から無転位構造をその場加工する方法を開示する。この方法は、格子不整合成長の問題を解決する。
【００１０】
本方法は、最初に転位がありかつ／又は欠陥が多く、下にある基板と格子不整合のある層からコヒーレントな無転位領域を形成する。本方法は、無欠陥領域の形成前後にいかなる処理工程も含まない。本工程は、転位層上へのキャップ層のその場形成を用いるのが望ましい。キャップ層は、下にある基板の格子パラメーターに近く、無応力状態で格子不整合のあるエピタキシャル層の格子パラメーターとは異なる、格子パラメーターを持つのが望ましい。これらの条件下で、キャップ層は、格子パラメーターが基板の格子パラメーターと最も異なっている転位近傍の領域から弾性的反発力を受ける。キャップ層は、転位近傍の領域にはできない。キャップ層は、下にある転位層より低い熱蒸発率を持つので、転位近傍におけるこの転位層の領域は、十分に高い温度で選択的に蒸発され、最初に転位のあったエピタキシャル層の中のコヒーレントな無欠陥領域のみが表面上に残る。本発明の一実施形態において、無欠陥領域の大きさをアニール条件、キャップ層の厚さ、及び格子不整合に応じて３０〜１０００ｎｍの範囲で望ましく調整する。この方法で作成した素子も開示する。
【００１１】
本発明の詳細な説明
極めて大きな格子定数の差がある無転位エピタキシャル材料に基づく半導体素子の加工法は、格子不整合成長の問題を解決する。この方法を用いて加工された素子も開示する。
【００１２】
図１及び図２（ａ）〜（ｆ）に関して述べると、本方法は、本質的に様々な効果に基づいている。工程（１００）において、図２（ａ）に示すように、エピタキシャル成長に適した材料（１）に基づく結晶表面を準備する。材料（１）の結晶表面は、ＧａＡｓあるいはその他のIII −Ｖ族、II−VI族の化合物半導体あるいはその合金、もしくはIV族元素半導体及びその合金、もしくは酸化物（例えば、Ａｌ２Ｏ３）から成るのが望ましい。結晶表面は、無応力状態で第一の格子定数を持つ。無応力状態は、バルク材料や束縛なく浮遊される膜において実現され、無応力状態にある全ての関連する材料の格子パラメーターは、ハンドブックで調べられる。
【００１３】
工程（１１０）において、無応力状態で第２の格子定数を持つ格子不整合層（２）が、表面材料（１）の上に成長され、図２（ｂ）に示す中間的素子ができる。格子不整合層（２）は、初期表面（１）の全領域上に通常はエピタキシャル成長される、III −Ｖ族又はII−VI族の化合物半導体あるいはＳｉＧｅ材料で構成されるのが望ましい。ここで、無応力状態での格子不整合層（２）の格子定数は、初期表面（１）の格子定数とは異なる。最初のうち成長は擬似形態的に進行し、成長した膜の横方向の格子パラメーターは、表面の格子定数に等しい。第２の格子定数は基板材料（１）の格子定数とは異なるので、この段階で、大きな応力エネルギーが格子不整合層（２）内に蓄積する。工程（１２０）において、ある臨界厚さで応力エネルギーは、転位ネットワーク、局所的欠陥、転位した３次元的クラスタのような転位（４）を形成することにより格子不整合層（２）の部分的な可塑的緩和を引き起こす。Ｊ．  Ｃｒｙｓｔ．  Ｇｒｏｗｔｈ  ２７，  １１８（１９７４）でＪ．Ｗ．  マシュー（Mattheus）とＡ．Ｅ．  ブラックスリー（Blackslee）が報告しているのと同様に臨界厚さを概算することができる。これらの転位（３）を図２（ｃ）に示す。工程（１３０）において、格子不整合転位層（２）が所望の厚さに達するまで、この層の堆積が続く。転位層（２）は、波状の表面を持つ、及び／又は、組成変化のある内部構造を示すことがある。
【００１４】
工程（１１０）〜（１３０）の間において、格子不整合層（２）は、反応チャンバーにIII 及びＶ族の元素、II及びVI族の元素、又はVI族の元素の原材料を供給し、III −Ｖ族化合物半導体、II−VI族半導体、又はIV族半導体の材料を構成することにより形成されるのが望ましい。このとき、半導体材料の薄い層を最初に形成し、各元素を規定の時間だけ供給する。転位層（２）の全厚さは、転位（３）の形成に必要な臨界厚さより大きい。使用し得る成長技術の例としては、分子線エピタキシャル成長、有機金属化学気相成長、又は関連した成長技術がある。工程（１１０）〜（１３０）を随意的に、望ましくは２〜２４回反復する。
【００１５】
転位層（２）が所望の平均厚さに達した後、工程（１４０）において、無応力状態で第３の格子定数を持つキャップ層（４）を堆積する。第３の格子定数は、初期表面の格子定数に近いのが望ましく、また少なくとも、無応力状態での転位層（２）の格子定数よりも初期表面（１）の格子定数に近くすべきである。つまり、無応力状態でのキャップ層と初期表面の格子不整合は、無応力状態での転位層と初期表面の格子不整合とは別の兆候を示すことになる。キャップ層の成長過程における温度によって、キャップ層（４）の材料原子はエネルギー的に好都合な位置へ移動することができる。これら条件の結果として、転位（３）近傍における転位層（２）の領域は、最初のうちキャップ層（４）に覆われない。この領域における格子定数は、無応力状態での転位層（３）の格子定数に近く、無応力状態で半導体表面との格子不整合がないもしくは小さいキャップ層（４）の核生成にとってエネルギー的にあまり好都合ではない。つまり、無応力状態での半導体表面とキャップ層（４）の格子不整合は、逆の兆候を持つということである。キャップ材料の堆積が転位（３）近傍における転位層（２）の領域では生じないように層の全厚さを維持する。キャップ層（４）の熱蒸発率は、転位層（２）の熱蒸発率より低いことが望ましい。初期表面（１）の熱蒸発率は、キャップ層（４）の熱蒸発率より低いことが望ましい。
【００１６】
エピタキシャル成長過程における基板（１）の温度は、一般に半導体材料の吸着原子にとって十分なものであり、その原子は上昇した温度においてある濃度で表面に存在し、エネルギー的に好都合な位置へ拡散し、その結果エピタキシャル堆積の間又は後でキャップ層（４）は再配置する。第３の格子定数は基板（１）の格子定数に近いことが望ましいので、キャップ層（４）の堆積は転位（３）及び／又は局所的欠陥の近傍における転位層（２）の領域から離れたところに集中するのが望ましく、この領域の格子定数は第２の格子定数に近いので、キャップ層（４）の堆積がこの領域に形成されるとより大きい応力が生じる。従って、転位（３）近傍における転位層（２）の領域は、覆われないのが望ましい。キャップ層（４）の望ましい配置を図２（ｄ）に示す。
【００１７】
キャップ層（４）をIII −Ｖ族又はII−VI族の化合物半導体もしくはＳｉＧｅで構成するのが望ましい。しかしながら、キャップ層（４）は、転位層（２）とは異なる構成元素の組成比を持つ事が望ましい。キャップ層（４）は、無応力状態で初期表面材料（１）と同様の格子定数を持つのが望ましい。そうではなく、無応力状態でのキャップ層（４）の格子定数が初期表面（１）の格子定数と異なっていても、無応力状態でのキャップ層（４）の格子定数と初期表面（１）の格子定数との差は、無応力状態での転位層（２）の格子定数と初期表面の格子定数との差より小さい。第３の実施形態においては、無応力状態でのキャップ層（４）と初期表面（１）の格子不整合は、無応力状態での転位層（２）と初期表面（２）の格子不整合とは逆の兆候を持つのが望ましい。
【００１８】
キャップ層（４）が堆積した後、工程（１５０）において、転位層（２）の蒸発が顕著になる温度まで基板温度を増加する。キャップ層（４）に覆われていない、転位や局所的欠陥（３）を含む領域は、選択的にエッチ除去される。キャップ層（４）で蓋をした転位層（２）の領域は、表面上に残る。その結果得られる構造を図２（ｅ）に示すが、それは、キャップ層（４）で覆われ溝（５）で分離された欠陥除去層（２'）領域の配列を表している。溝は、エッチング時間及び温度で規定される幅を持つ。
【００１９】
熱エッチングで欠陥が完全に蒸発されるように、エッチング時間を選択するのが望ましい。一実施形態において、転位層（２）の領域の横方向の大きさは、約２０〜１００ｎｍまで減少する。
【００２０】
この場合、格子不整合欠陥除去層の上部領域は、溝方向へ横に伸張することにより弾性的に緩和することができる。応力配分は、欠陥除去層の領域の高さに沿って不均一となり、初期表面近傍の領域が、最高の応力エネルギーを蓄積することになる。このエッチング法の結果、初期表面（２）との境界近傍ではこの領域の残留応力が比較的高いので、欠陥除去層（２'）は優先的にエッチされ、さらなるエピタキシャル成長のためのマッシュルーム形台座ができる。これとは別にエッチング温度及び時間を選択すると、欠陥除去層（２）の領域を熱エッチした結果、この層（２'）の大部分が蒸発することになる。
【００２１】
第３の実施形態において、アニール工程を転位（３）の増加に十分な温度で実行する。この実施形態における領域は、２０〜１００ｎｍであるのが望ましい。
【００２２】
別の実施形態において、転位層（２）は、局所的に形成された欠陥ダイポール、転位したクラスタ、又はその他の局所的欠陥により可塑的緩和が生じる領域を実現するように、ある条件及び成長過程の下で原材料の組成を用いて堆積され、それらの欠陥等は、この工程で形成された半導体材料の平面内格子定数にその近傍で影響を与える。この実施形態において、工程（１４０）及び工程（１５０）の結果、欠陥除去層（２'）内に局所的な穴が生じる。
【００２３】
工程（１６０）において、初期表面のような材料から形成される付加層（６）をキャップ層（４）の上で成長するように素子上に堆積する。その結果得られる構造を図２（ｆ）に示す。これとは別だが、付加層（６）は、初期表面材料（１）と一致せず、それでも、初期表面の材料（１）の格子定数に近い格子定数を持ち、成長される。すなわち、無欠陥領域が、任意の格子パラメーターを持つ半導体材料をさらにエピタキシャル成長するための鋳型として用いられる。いずれの状況においても、成長を実用的素子に所望の形状に応じて実行する。付加層（６）をIII −Ｖ族又はII−VI族の化合物半導体もしくはＳｉＧｅもしくは多層構造で構成するのが望ましい。工程（１１０）〜（１６０）を工程（１７０）で、加工する素子に応じて２〜４０回反復するのが望ましい。一実施形態において、欠陥除去層（２'）が望ましくは１０１７〜１０１９ｃｍ−３の範囲の自由電子濃度又は自由正孔濃度を持つように、層をドープする。
【００２４】
工程１４０〜１６０を随意的に、最適に欠陥を除去するために、望ましくは２〜４０回反復する。
【００２５】
上述とは異なるが、無応力状態で半導体表面の格子定数とは異なる格子定数を持つ組成で、領域の境界で生じる応力により可塑的緩和を可能とする厚さを持つもの、を実現するような条件で原材料を供給することによって、付加層（６）を堆積する。この実施形態において、引き続き付加層（５）は、堆積の縁部面で比較的速く成長し、その結果、付加層（５）は横方向で融合し、全ての溝及び全体が付加層（５）の材料で満たされる。
【００２６】
本発明の望ましい実施形態の一例において、初期表面（１）を望ましくはＡｌＹＧａ１−ＹＡｓで構成し、望ましくはＧａＡｓで構成される基板上に堆積する。転位層（２）とキャップ層（３）をそれぞれ、ＩｎＸＧａ１−Ｘ、ＡｌＺＧａ１−ＺＡｓで構成するのが望ましい。最初に工程（１００）において、ＧａＡｓ基板上にＡｌＹＧａ１−ＹＡｓ（１）の成長が起こり、さらなるエピタキシャル成長に適したＡｌＹＧａ１−ＹＡｓ面（１）を形成する。
【００２７】
工程（１１０）の過程において、ＩｎＸＧａ１−ＸＡｓ層（２）は、ＡｌＹＧａ１−ＹＡｓ層（１）上に堆積する。最初のうち成長は、擬似形態的に進行し弾性的応力が層に蓄積する。工程（１２０）において、ある臨界厚さで、ＩｎＸＧａ１−ＸＡｓ層（３）に蓄積された応力は転位（３）を形成することにより可塑的に緩和する。これとは別に、転位とＩｎＧａＡｓ表面の波の両者又はＩｎＧａＡｓの転位したクラスタを形成することにより、応力は可塑的かつ弾性的に緩和する。
【００２８】
工程（１３０）において、ＩｎＸＧａ１−ＸＡｓ可塑的緩和層（２）の成長は、さらに続く。工程（１４０）において、ＩｎＸＧａ１−ＸＡｓ層（２）の所望の厚さが堆積した後、ＡｌＺＧａ１−ＺＡｓ層（５）を表面上に堆積する。ＡｌＺＧａ１−ＺＡｓ層（４）の格子定数はＩｎＸＧａ１−ＸＡｓ可塑的緩和層（２）の格子定数とは異なるので、ＡｌＺＧａ１−ＺＡｓ層（４）は転位（３）から離れた領域で支配的に核を成す。
【００２９】
ＡｌＺＧａ１−ＺＡｓ層（４）の所望の厚さが得られた後、工程（１５０）において、高温アニール工程を実行する。ＡｌＺＧａ１−ＺＡｓ層（４）で覆われたＩｎＸＧａ１−ＸＡｓ層（２）の領域は維持され、覆われていないＩｎＸＧａ１−ＸＡｓ領域（３）は表面から蒸発する。この時点で、転位（３）は構造の中に存在しなくなる。
【００３０】
このコヒーレントな領域系は、さらなるエピタキシャル成長に使用し得る。この例では、厚いＡｌＹＧａ１−ＹＡｓ層（７）は、コヒーレントなＩｎＧａＡｓを覆うように成長でき、その結果コヒーレントなエピタキシャル成長が起こる。工程（１７０）において、工程（１１０）〜（１６０）は、随意的に反復される。
【００３１】
結果として得られる領域の大きさと形状は、選択された特定のアニール条件に依存する。アニール過程は、様々なキャップ半導体材料とアニール時間を用いて随意的に数回反復され、様々な種類の転位や局所的欠陥を除去する。これらの欠陥等は、転位ダイポールや連続的に形成された転位したクラスタを含むが、それらに限定されるものではない。
【００３２】
結果として得られる構造を、表面側から及び断面形状について、透過型電子顕微鏡による平面像及び断面像、高解像度透過型電子顕微鏡、走査型トンネル顕微鏡、及び原子間力顕微鏡において観察することができる。
【００３３】
別の例としては、III −Ｖ族化合物の初期表面（１）をＡｌＸＧａ１−ＸＡｓ、ただしＸ＝０〜０．３、で構成するのが望ましい。転位層（２）は、ＩｎＸＧａ１−ＸＡｓ、ただしＸ＝０．３〜０．４５、であり、望ましい全厚さ１０〜２０ｎｍを持つ。これとは別に、転位層（２）の堆積は、３段階で実行するのが望ましい。第一に、望ましくは厚さ５ｎｍのＩｎＸＧａ１−ＸＡｓ層、ただしＸ＝０．１〜０．１５、を成長する。つづいて、第２段階で、望ましくは厚さ１０ｎｍのＩｎＸＧａ１−ＸＡｓ層、ただしＸ＝０．３〜０．４５、を成長し、第３段階で、望ましくは厚さ５ｎｍのＩｎＸＧａ１−ＸＡｓ層、ただしＸ＝０．１〜０．１５、を成長する。この３工程の結果、室温において波長１．３〜１．４μｍの光励起発光及び電界発光が得られる。望ましくは１〜５％まで窒素をＩｎＸＧａ１−ＸＡｓ層にドープすると、室温において波長１．３〜１．６μｍの光励起発光及び電界発光が得られる。
【００３４】
この例では、キャップ層（４）をＡｌＸＧａ１−ＸＡｓ、ただしＸ＝０．３〜１、で構成するのが望ましい。キャップ層（４）は、望ましい厚さ４ｎｍを持つ。転位層（２）は、ＩｎＸＧａ１−ＸＡｓ、ただしＸ＝０．３〜０．４５、であり、望ましい全厚さ１０〜２０ｎｍを持つ。工程（１１０）〜（１３０）及び（１４０）における転位層（２）及びキャップ層（３）の堆積を、それぞれ、望ましくは４５０〜６００℃の成長温度で実行する。アニール及び蒸発工程（１５０）を望ましくは６５０〜７５０℃で約１分間実行する。砒素含有分子を連続的もしくは断続的に供給する。工程（１６０）における付加層の堆積を望ましくは６００〜７５０℃で実行する。この工程で形成される層は、ＡｌＸＧａ１−ＸＡｓ、ただしＸ＝０〜０．３、である。この堆積の結果、室温において波長１．２〜１．３μｍの光励起発光及び電界発光が得られる。この方法で形成された素子は、分配されたブラッグ反射鏡となる二つの多層構造にはさまれるｐ−ｎ接合の内部に位置するのが望ましく、望ましくは１．３〜１．５５μｍの範囲で発振する垂直共振器面発光レーザーとして機能する。この例では、工程（１１０）〜（１６０）を分配されたブラッグ反射鏡の一方の多層上で実行するのが望ましい。
【００３５】
その他の場合では、この方法で形成された素子は、より低い屈折率を持つ二つのクラッド層ではさまれるｐ−ｎ接合の内部に位置するのが望ましく、望ましくは１．３〜１．５５μｍの範囲で発振する端面発光レーザーとして機能する。
【００３６】
この例では、工程（１１０）〜（１６０）を多層構造の上で実行する。多層構造は、自由電子濃度が望ましくは１０１８ｃｍ−３となるようにドープされたＧａＡｓ基板を含む。ＡｌＸＧａ１−ＸＡｓ層、ただしＸ＝０．４〜０．８、は、望ましくは厚さ１〜２μｍを持ち、自由電子濃度が望ましくは５＊１０１７ｃｍ−３となるようにドープされる。第２のＡｌＸＧａ１−ＸＡｓ層、ただしＸ＝０〜０．３、は、望ましくは厚さ０．１〜０．４μｍを持ち、自由電子濃度又は自由正孔濃度が望ましくは５＊１０１６ｃｍ−３より低くなるようにドープされる。工程（１１０）〜（１６０）によって形成される半導体領域を、望ましい厚さ０．１〜０．４μｍ及び望ましい組成比Ｘ＝０〜０．３を持ち自由電子濃度又は自由正孔濃度が望ましくは５＊１０１６ｃｍ−３より低くなるようにドープされたＡｌＸＧａ１−ＸＡｓと、望ましい厚さ１〜２μｍ及び望ましい組成比Ｘ＝０．４〜０．８を持ち自由正孔濃度が望ましくは５＊１０１７ｃｍ−３となるようにドープされたＡｌＸＧａ１−ＸＡｓと、自由正孔濃度が望ましくは１０１８ｃｍ−３より高くなるようにドープされたＧａＡｓキャップ層と、で覆う。この実施形態において、ｎ形ＧａＡｓ基板及び上部のｐ形接触層に対して金属接触を形成するために金属接触層を堆積及びアニールすると、１．３μｍ以上の波長範囲において室温動作する注入形レーザー素子ができる。
【００３７】
本方法の別の例を提案された成長過程に基づき説明する。図３（ａ）及び（ｂ）に関して言うと、最初にＡｌ０．２Ｇａ０．８Ａｓ表面（１）上に厚さ２０ｎｍのＩｎ０．３Ｇａ０．７Ａｓ層（２）を堆積し次に厚さ２ｎｍのＡｌＡｓ層（４）で覆った素子の透過型電子顕微鏡（ＴＥＭ）による断面像（ａ）及び平面像（ｂ）に基づいて準備した転位及び構成の図を示す。素子は、アルシン（ＡｓＨ３）流の無い水素雰囲気中で位置を変えず、有機金属化学気相成長（ＭＯＣＶＤ）炉内において７５０℃でアニールするよう高温にさらされ、Ａｌ０．２Ｇａ０．８Ａｓ層（６）で覆われる。この構造をＧａＡｓ（１００）配向基板上で成長する。同様な図は、分子線エピタキシャル成長を用いて加工した別の同様な試料に対しても得られる。Ｉｎ０．３Ｇａ０．７Ａｓ転位層を成長した後の図を図３（ａ）示す。転位ネットワークは、｛１００｝的方向に沿って広がっているのが観察される。局所的欠陥による局所的な暗い欠陥も観察される。堆積したＡｌＡｓキャップ層を有する構造の図を図３ｂに示す。転位及び欠陥領域から離れたところにＡｌＡｓは核を成しているのがこの図で見られる。ＡｌＡｓキャップ層（４）を付けてエッチした結果、図３（ｃ）に示すように、ＩｎＧａＡｓの転位含有領域は局所的にエッチ除去される。ＩｎＧａＡｓ無欠陥領域の横方向の大きさは、アニール中のエッチング効果及び転位増加により、図３（ａ）のアニールされていない試料における転位間の平均距離より小さくなる。アニールを施しＡｌＧａＡｓを上に成長した試料の断面構成図を図３（ｄ）に示す。初期表面（１）とＩｎ０．３Ｇａ０．７Ａｓの境界近傍の領域において応力エネルギーは最高となるので、とＩｎ０．３Ｇａ０．７Ａｓ層（３）はこの領域においてより高い速度で熱エッチされて、ＩｎＧａＡｓ無欠陥領域はマッシュルーム形状を持つことになる。転位（３）は蒸発し、Ｉｎ０．３Ｇａ０．７Ａｓ層（２）のエッチ除去された部分は、Ａｌ０．２Ｇａ０．８Ａｓ（５）で満たされる。形成された領域の対称性は、（００１）及び（０１０）方向に沿った主軸を持つ最初の転位ネットワークの対称性とは異なるものの同様となる。これは、Ｍｉｃｒｏｓｃｏｐｙ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｔｅｒｉａｌｓ．  Ｅｄｓ．においてＲ．  ビーンランド（Beanland）、Ｍ．Ａ．  ルーレンコ（Lourenco）によって報告され、Ｉｎｓｔ．  Ｐｈｙｓ．  Ｃｏｎｆ．  Ｓｅｒｉｅｓ  １９９７，  Ｖ．１５７，  ＩｏＰ，  ｐｐ１４５〜１４８においてＡ．Ｇ．  グリス（Gullis）、Ｊ．Ｌ．  ハッチンソン（Hutchinson）によって報告されているように、高温アニールを施された転位層が転位層（３）の増加を招くことによる。これにより、ＡｌＧａＡｓキャップ層（４）は、転位層増加の段階で新たな転位部上に再分配されるが、転位（３）の増加は本発明においては容認される。他方、コヒーレントな領域の大きさを横方向で所望の大きさへ意図的に調整するためにこの効果を利用し得る。
【００３８】
図４（ａ）は、図３（ｃ）に示した素子に似ているが、ＡｌＧａＡｓ層（５）を厚く付加的に堆積した後にアニールした素子の透過型電子顕微鏡による平面像に基づく構成及び転位の図である。この場合では、転位及び欠陥の密度は、図３ａに示した単に堆積しただけのＩｎＧａＡｓ転位層と比べて増加している。これは、公知の転位増加過程により生じる。従って、本発明で述べた工程（１００）〜（１７０）とは逆に、誤った一連の処理工程で単にアニールを実行しただけでは、素子が劣化するばかりである。
【００３９】
図４（ｂ）は、図３（ｃ）に示した素子に似ているが、無欠陥コヒーレント領域を形成するにはキャップ工程が不可欠であることを実証するためにＡｌＡｓキャップ層（５）なしでアニールした素子の透過型電子顕微鏡による平面像に基づく構成及び転位の図である。このアニールを概略的に図２（ｃ）に表した段階で実行する。この構造は、図３に関して述べた他の全成長工程では同様であるが、ＡｌＧａＡｓキャップ層（５）なしでアニールされている。表面は明らかに劣化し、インジウムの飛沫（６）が局所的に形成されている。このように、温度安定なキャップ層（５）、例えばＡｌＧａＡｓ層、で蓋をすることは、最初の転位層から形成された下にあるコヒーレントな領域を、欠陥削減を目的とする蒸発工程において保護するためのキー・ポイントとなる。
【００４０】
別の実施形態において、さらなるエピタキシャル成長を開示する。欠陥削除層のコヒーレントな領域が表面上に形成された後、下にある半導体表面の格子定数に近い平均格子定数を持つ、半導体材料の次の層又は多層構造を実用的素子に所望の形状に応じて成長する。この場合では、コヒーレントな領域を表面と同様な格子パラメーターを持つ単結晶の基材の中に挿入する。例えば、この方法は、（Ａｌ）ＧａＡｓの基材に埋め込まれ素子の活性媒体として機能するコヒーレントに応力のあるＩｎＧａＡｓ領域を用いてＧａＡｓ基板上に長波長レーザーを作成するために有効である。
【００４１】
基板温度５００℃でＭＢＥ（分子線エピタキシャル成長）によりＧａＡｓ（１、５）基材内に成長した、平均インジウム組成比がＸ＝０．３〜０．３５で厚さが６ｎｍのＩｎＸＧａ１−ＸＡｓ層（３）を持つ構造の室温でのフォトルミネセンス（ＰＬ）・スペクトルを図５に示す。欠陥削除工程なしで成長した構造のＰＬスペクトルを一点鎖線で示す。２ｎｍのＡｌＡｓキャップ層を用い砒素流なく１分間７００℃の温度でアニールし、厚さ３０ｎｍのＧａＡｓ層で覆う、提案された一連の工程（１００）〜（１６０）で成長した構造のＰＬスペクトルを図５に点線で示す。欠陥削除技術によってＰＬ強度の振幅が４桁増加しているのは明白である。
【００４２】
さらに、実用的応用を開示する。例えば、本技術の一つの特定の応用は、ダイオード・レーザーを加工することである。ダイオード・レーザーにおいては、転位及び欠陥ダイポールや局所的に形成された転位したクラスタのようなその他の欠陥は、特に不都合である。それらの欠陥等は、注入されたキャリアの非発光再結合部として働き、素子の性能劣化や動作寿命の減少を招く。図６に、電子及び光の閉じ込めが分離しているダブル・へテロ構造レーザーを示す。注入形レーザー構造は、分子線エピタキシャル成長を用いて７５０℃で（望ましくは２〜３＊１０１８ｃｍ−３まで）ＳｉドープされたＧａＡｓ基板（８）上に成長した、（望ましくは３〜５＊１０１７ｃｍ−３まで）Ｓｉドープされた厚さ１〜２μｍのＡｌＸＧａ１−ＸＡｓ（Ｘ＝０．３〜０．８）クラッド層（９）を含むのが望ましい。望ましくは厚さ０．３μｍを持ち（望ましくは１〜５＊１０１６ｃｍ−３より低濃度にドープされた）ｎ形ＧａＡｓ層（１）は、６００℃でＡｌ０．５Ｇａ０．５Ａｓクラッド層（９）の上に成長され、ＩｎＧａＡｓ格子不整合層（３）成長のための初期表面を与える。ＩｎＧａＡｓ転位層（２）は、望ましくは３０〜３５％の平均インジウム組成比及び望ましくは５〜１０ｎｍの厚さを持ち、４５０〜５５０℃の温度で堆積されるのが望ましく、厚さ４ｎｍのＡｌＡｓ層（４）で覆われる。ＩｎＧａＡｓ転位層（２）の厚さは、擬似形態的成長の臨界厚さを上回る。工程１１０〜１６０によって欠陥アニール工程を施し、望ましくは３回（１７０）を反復して、望ましくは２０〜３０ｎｍの厚さを持つＧａＡｓ層（５）を付加する。この後、望ましくは０．３μｍの厚さを持ち５＊１０１６ｃｍ−３より低い自由正孔濃度を持つＧａＡｓ付加層をその上に成長する。望ましくは１〜２μｍの厚さを持ち（望ましくは３〜５＊１０１７ｃｍ−３まで）ｐ形ドープされたＡｌＸＧａ１−ＸＡｓ（Ｘ＝０．３〜０．８）クラッド層（１０）をその上に成長し、望ましくは３〜５＊１０１８ｃｍ−３までｐ形ドープされたＧａＡｓ層（１３）で覆う。光リソグラフィーによって隆線構造を加工し、ＳｉＮＸ分離層（１１）及びｐ形金属接触（１２）層（Ｔｉ−Ｐｔ−Ａｕ）を利用する。Ｎｉ−Ａｕ−Ｇｅ金属接触層（７）を基板側に堆積しアニールする。
【００４３】
この方法に基づいて準備した典型的な注入形レーザー構造のレーザー発振スペクトルを図７に示す。素子の共振器長は、２ｍｍであった。コートしない面を利用した。典型的なレーザー発振波長は、１．２６〜１．２９μｍである。
【００４４】
１．３及び１．５５μｍで発振するＧａＡｓ基板上の長波長レーザーに対する本技術の応用も重要である。応力のある層の可塑的緩和から生じる非常に高い欠陥密度にために、従来技術の応力層法によってこの応用を実現することはできない。しかしながら、上述の方法を用いると、ＧａＡｓ基板上において１．３μｍで発振する無欠陥注入形レーザーが加工される。閾値電流密度（３００Ｋ）は、端面形状では３００Ｋにおいて約７０Ａ／ｃｍ２であり、垂直共振器面発光レーザーの形状では＜１．５ｋＡ／ｃｍ２である。室温での連続発振出力は、それぞれ、約３Ｗ及び０．８Ｗである。
【００４５】
別の実施形態においては、転位ネットワークの配置は、通常は転位間の弾性的相互作用により整っていくのだが、蒸発工程の影響を受けずに維持される。この状況は、基板の温度及び時間が転位近傍における転位層の非常に狭い領域を蒸発させるに足る程度である場合に生じる。この場合では、コヒーレントに応力のある領域は最初の転位ネットワークの規定する大きさと形状を持つ。
【００４６】
さらに別の実施形態においては、キャップ層が転位層の蓋のない表面領域を小さくするほど厚い場合には、高い基板温度及び長いアニール時間を用いる。この実施形態においては、アニール中に転位が増加し、その結果、横方向の大きさが小さい領域が形成される。これらの領域は、弾性的に応力のある基板を介して相互作用する。第一第２の半導体材料の適切な禁制帯幅配置及び基板材料のために、量子サイズ・ナノ構造の整然としたアレイを形成することができる。この実施形態は、基板との高い格子不整合を持つ層及び高いアニール温度に対して望ましい。
【００４７】
別の実施形態においては、任意の格子パラメーターを持つ半導体材料をさらにエピタキシャル成長するための鋳型として、無欠陥領域を用いる。例えば、この実施形態は、サファイア又はＳｉＣの基板上に（Ａｌ）ＧａＮ無欠陥膜を引き続き成長するために用いられる（Ａｌ）ＧａＮ無欠陥領域を形成するのに好都合である。
【００４８】
本発明の方法を用いて加工し得る素子の例は、ダイオード・レーザー、発光ダイオード、光増幅器、トンネル・ダイオード、光検出器、遠赤外帯検出器、遠赤外帯発光器、太陽電池、及び光学的双安定素子である。
【００４９】
従って、ここで述べた本発明の実施形態は、本発明の原理の応用を単に説明するにすぎないということを理解すべきである。説明した実施形態の詳細に関してここで述べたことは、請求項の範囲を限定することを意図するものではなく、本発明に対して本質的であるとみなされる特徴を請求項自体が列挙する。
【図面の簡単な説明】
【００５０】
【図１】本発明の望ましい実施形態における方法のフローチャートである。
【図２（ａ）】本発明の望ましい実施形態において、さらにエピタキシャル成長するために適した表面を持つ基板又はある基板上に成長したエピタキシャル層である。
【図２（ｂ）】本発明の望ましい実施形態において、格子不整合層の堆積を開始した後の図２（ａ）である。
【図２（ｃ）】本発明の望ましい実施形態において、応力によって、ある臨界膜厚で格子不整合層内に転位及び局所的欠陥が出現した後の図２（ｂ）である。
【図２（ｄ）】本発明の望ましい実施形態において、キャップ層が素子の格子不整合層上に堆積した後の図２（ｃ）である。
【図２（ｅ）】本発明の望ましい実施形態において、高温アニール工程が実行された後の図２（ｄ）である。
【図２（ｆ）】本発明の望ましい実施形態において、欠陥削除層上にさらに成長し、基板と同様の格子定数を持つ材料の付加層で領域が形成された後の図２（ｅ）である。
【図３（ａ）】本発明の望ましい実施形態において、キャップ層を堆積する前の素子の転位のある格子不整合層の典型的な転位平面図である。
【図３（ｂ）】本発明の望ましい実施形態において、キャップ層を堆積した後の素子の転位のある格子不整合層の典型的な転位・構成平面図である。
【図３（ｃ）】本発明の望ましい実施形態において、熱処理工程の後に基板と同様の格子定数を持つ材料で薄い層を堆積して、さらに上に成長した素子の欠陥除去層の典型的な転位・構成平面図である。
【図３（ｄ）】本発明の望ましい実施形態において、キャップ層堆積後（引き続き、基板と同様の格子定数を持つ材料でさらに上に成長する）、熱処理工程後における素子の欠陥除去層の典型的な転位・構成断面図である。
【図４（ａ）】堆積したキャップ層に基板と同様の格子定数を持つ材料でさらに上へ厚い層の成長を施し熱処理を施した後における素子の転位層の典型的な転位・構成平面図である。
【図４（ｂ）】図３ｃに示したものと同様であるが、キャップ層なしでアニールを施した素子の転位・構成平面図である。
【図５】欠陥領域蒸発工程を施し（点線）成長した素子及び同工程を施さず（一点鎖線）成長した素子の発光スペクトルである。
【図６】本発明の一実施形態における注入形レーザー構造の望ましい設計である。
【図７】本発明の望ましい実施形態における素子の電界発光スペクトルである。
【図１】
2004536450.tif 000003
【図５】
2004536450.tif 000004
【図７】
2004536450.tif 000005
【国際公開パンフレット】
2004536450.tif 000006
2004536450.tif 000007
2004536450.tif 000008
2004536450.tif 000009
2004536450.tif 000010
2004536450.tif 000011
2004536450.tif 000012
2004536450.tif 000013
2004536450.tif 000014
2004536450.tif 000015
2004536450.tif 000016
2004536450.tif 000017
2004536450.tif 000018
2004536450.tif 000019
2004536450.tif 000020
2004536450.tif 000021
2004536450.tif 000022
2004536450.tif 000023
2004536450.tif 000024
2004536450.tif 000025
2004536450.tif 000026
2004536450.tif 000027
2004536450.tif 000028
2004536450.tif 000029
2004536450.tif 000030
2004536450.tif 000031
2004536450.tif 000032
2004536450.tif 000033
2004536450.tif 000034
2004536450.tif 000035
2004536450.tif 000036
【国際公開パンフレット（コレクトバージョン）】
2004536450.tif 000037
2004536450.tif 000038
【国際調査報告】
2004536450.tif 000039