(57)【要約】本発明は、基板（３０）と機能層（１０）との間に少なくとも１つの犠牲層（２０）が設けられ、その際、機能層（１０）中にプラズマエッチングプロセスによりトレンチ（６０、６１）が設けられ、それによって犠牲層（２０）の少なくとも少しの表面領域（２１、２２）が露出することにより、高アスペクト比を有する表面マイクロメカニカル構造体を生じさせる方法に関する。本発明によれば、トレンチのアスペクト比を大きくするために、犠牲層（２０）の露出された表面領域（２１、２２）上ではなくトレンチの側壁上に、もう一つの層（７０）が少なくとも部分的に堆積されることが提供されている。さらに、本発明はセンサ、特に加速度センサ又は回転速度センサに関する。
2004521755.tif 000002
【特許請求の範囲】
【請求項１】
基板（３０）と機能層（１０）との間に少なくとも１つの犠牲層（２０）を設け、その際、機能層（１０）中に、プラズマエッチングプロセスによりトレンチ（６０，６１）を設け、前記トレンチにより犠牲層（２０）の少なくとも少しの表面領域（２１，２２）を露出させることによって、高アスペクト比を有する表面マイクロメカニカル構造体を生じさせる方法において、
トレンチのアスペクト比を大きくするために、犠牲層（２０）の露出された表面領域（２１，２２）上ではなくてトレンチの側壁上に、もう一つの層（７０）を少なくとも部分的に堆積させることを特徴とする、高アスペクト比を有する表面マイクロメカニカル構造体を生じさせる方法。
【請求項２】
もう一つの層（７０）がＧｅからなる、請求項１記載の方法。
【請求項３】
機能層（１０）がＳｉからなる、請求項１から２までのいずれか１項記載の方法。
【請求項４】
犠牲層（２０）がＳｉＯ２からなる、請求項１から３までのいずれか１項記載の方法。
【請求項５】
もう一つの層（７０）をＬＰＣＶＤ−プロセスにより堆積させる、請求項１から４までのいずれか１項記載の方法。
【請求項６】
もう一つの層（７０）を３５０℃及び５００℃の範囲内の温度で堆積させる、請求項１から５までのいずれか１項記載の方法。
【請求項７】
ＧｅＨ４からなるもう一つの層（７０）を堆積させる、請求項１から６までのいずれか１項記載の方法。
【請求項８】
もう一つの層（７０）の層厚が、０．０５μｍ〜２μｍの範囲内である、請求項１から７までのいずれか１項記載の方法。
【請求項９】
もう一つの層（７０）の堆積後のトレンチ（６０、６１）が、１μｍ未満の幅を少なくとも部分的に有する、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
もう一つの層（７０）の堆積後のトレンチ（６０、６１）が、０．１μｍ及び１μｍの範囲内の幅を少なくとも部分的に有する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
プラズマエッチング法に関連して部分的に機能層（１０）上に設けられたマスキング層（４０）を、もう一つの層（７０）の堆積の前に除去する、請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
プラズマエッチング法に関連して部分的に機能層（１０）上に設けられたマスキング層（４０）を、もう一つの層（７０）の堆積の前に除去しない、請求項１から１０までのいずれか１項記載の方法。
【請求項１３】
犠牲層（２０）と基板（３０）との間に、犠牲層（２０）により機能層（１０）に対して部分的に絶縁されている導電層が設けられている、請求項１から１２までのいずれか１項記載の方法。
【請求項１４】
トレンチにより互いに分離されている電極を含むマイクロメカニカルな構造を有するセンサ、特に加速度センサ又は回転速度センサにおいて、トレンチが１μｍ未満の幅を少なくとも部分的に有していることを特徴とする、マイクロメカニカルな構造を有するセンサ。
【請求項１５】
トレンチが０．１μｍ及び１μｍの範囲内の幅を少なくとも部分的に有している、請求項１４記載のセンサ。
【請求項１６】
トレンチの側壁が、Ｇｅからなる層により形成されている、請求項１４から１５までのいずれか１項記載のセンサ。
【請求項１７】
Ｇｅからなり、トレンチの側壁を形成している層が、Ｓｉからなる層上に堆積されている、請求項１４から１６までのいずれか１項記載のセンサ。
【請求項１８】
電極が、基板又は導電層と結合されている、請求項１２から１３までのいずれか１項記載のセンサ。
【請求項１９】
基板と結合されている少なくとも少しの電極が、少なくとも部分的に可動性である、請求項１２から１３までのいずれか１項記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板と機能層との間に少なくとも１つの犠牲層が設けられている、高アスペクト比を有する表面マイクロメカニカル構造体(Oberflaechenmikromechanikstrukturen)の製造方法に関するものであり、その際、プラズマエッチングプロセスにより機能層中にトレンチが設けられ、それにより犠牲層の少なくとも少しの表面領域が露出する。さらに、本発明は、トレンチにより互いに分離されている電極を含むマイクロメカニカルな構造を有している、センサ、特に加速度センサ又は回転速度センサに関する。
【背景技術】
【０００２】
本発明は、DE 195 37 814 A1に記載されているように、包括的な方法及び包括的なセンサから出発しており、その中身はこの引用により本明細書の開示内容の構成要素となる。一般的に、表面マイクロメカニックにおいてディープエッチング法が使用され、これを用いて相対的に高いアスペクト比を有する素子構造体(Bauelementstrukturen)が製造されることができる。アスペクト比は、その際、トレンチもしくはくぼみの深さと横方向の寸法との比であると理解される。プラズマエッチング法の形での公知のディープ構造化方法は、例えばDE 42 41 045に記載されており、その中身はこの引用により同様に本明細書の開示内容の構成要素となる。DE 42 41 045に記載されたトレンチ法を用いて、すでに１μmのトレンチ最小幅を有するトレンチが開けられることができる。全てのプラズマエッチング法の場合のように、エッチング速度は、構造間隔に依存している。幅の狭いエッチング開口部の場合に、エッチング速度は、幅の広いエッチング開口部を用いて達成されることができるエッチング速度に対して明らかに低下する。約１０μｍを上回る間隔の場合にはじめて、エッチング速度は、構造間隔から本質的に独立している。要約すれば、これまで公知の方法を用いて１μｍ未満の間隔が少なくとも確実に再現可能ではないか、もしくは製作の点で確実に製造されえないことが確認されうる。例えば、トレンチにより互いに分離されている電極を含むマイクロメカニカルな構造を有するセンサの場合に、しかしながら大きな電極間隔は、センサの電気的感度に負の作用を及ぼす。
【発明の開示】
【０００３】
本発明による方法の場合には、トレンチのアスペクト比を大きくするために、犠牲層の露出された表面領域上ではなくて、トレンチの側壁上に、もう一つの層が、少なくとも部分的に堆積されることが提供されることによって、公知方法を用いて可能であるよりも、より小さなトレンチ幅もしくは構造間隔が達成されることができる。これは、例えば、センサの電気的感度を高めることを可能にする。もう一つの層は、多くの場合に、費用のかかる予備清浄化及び付加的なマスキングレベルを必要としない費用のかからないバッチ−プロセスにより堆積されることができる。一般的に、表面マイクロメカニカル構造体は、半導体技術から十分公知でありかつ故にここではより詳細に説明されない処理段階により形成されることができる。
【０００４】
本発明による方法の好ましい実施態様の場合には、もう一つの層はゲルマニウムからなり、機能層はＳｉからなり、かつ犠牲層はＳｉＯ２からなる。
【０００５】
この場合に特に、本発明による方法の場合には、もう一つの層がＬＰＣＶＤ−プロセス(Low Pressure Chemical Vapour Deposition)により堆積されることが提供されている。ＧｅのＬＰＣＶＤ−堆積に関連して、ＧｅがＳｉＯ２上ではなくてＳｉ上でのみ核生成することは公知である。これは、少なくともトレンチの側壁上にＧｅが堆積されるのをもたらすのに対して、犠牲層の露出された表面領域上にＧｅは堆積されない。これは、後の処理段階の際に、犠牲層をエッチングするために、エッチング剤を犠牲層２に近づけることを可能にする。
【０００６】
本発明による方法に関連して、好ましくはさらに、もう一つの層が３５０℃及び５００℃の範囲内の温度で堆積されることが提供されている。この温度範囲は、例えばＧｅのＬＰＣＶＤ−堆積に好適である。
【０００７】
さらにまた、本発明による方法の場合には好ましくは、Ｇｅからなる所望の層を得るために、ＧｅＨ４からなるもう一つの層が堆積されることが提供されている。
【０００８】
本発明による方法は、好ましくは、もう一つの層の層厚が０．０５μｍ〜２μｍの範囲内であることを提供する。例えばセンサに関連して、もう一つの層の層厚により、電極間隔が効果的に調節されることができる。
【０００９】
もう一つの層を本発明により堆積させた後に、トレンチは好ましくは少なくとも部分的に１μｍ未満の幅を有し、その際、この幅は、特に好ましい実施態様の場合に０．１μｍ〜１μｍの範囲であってよい。
【００１０】
本発明による方法の特定の実施態様の場合には、プラズマエッチング法に関連して部分的に機能層上に設けられたマスキング層が、もう一つの層の堆積の前に除去されることを提供されることができる。この場合に、もう一つの層は、前もってマスキング層によって覆われた機能層の表面領域上にも、堆積されることができる。
【００１１】
本発明による方法の他の実施態様の場合には、これとは対照的に、プラズマエッチング法に関連して部分的に機能層上に設けられたマスキング層が、もう一つの層の堆積の前に除去されないことが提供されることができる。この場合に、もう一つの層を従来方法で形成されたトレンチの側壁上にのみ設けることが可能であり、その際、機能層をまだ覆っているマスキング層は後で除去されることができる。
【００１２】
特に本発明による方法がセンサの製造に使用される場合には、さらに、犠牲層と基板との間に、例えば挙げられたDE 195 37 814 A1から公知であるように、犠牲層により部分的に機能層に対して絶縁されている導体層が設けられていることが提供されることができる。
【００１３】
本発明によるセンサの場合には、トレンチが少なくとも部分的に１μｍ未満の幅を有することが提供されることによって、例えば相応するセンサの電気的感度が技術水準に対して明らかに改善されることができる。
【００１４】
これに関連して、好ましくは、使用する場合に応じて、トレンチが少なくとも部分的に０．１μｍ及び１μｍの範囲内の幅を有することが提供されている。
【００１５】
本発明によるセンサの好ましい実施態様の場合には、トレンチの側壁が、例えば本発明による方法により製造されたＧｅからなる層により少なくとも部分的に形成されていることが提供されている。
【００１６】
これに関連して、さらに、本発明によるセンサの場合には好ましくは、Ｇｅからなり、トレンチの側壁を形成している層が、Ｓｉからなる層上に堆積されていることが提供されている。この場合に、Ｇｅからなる層は、有利な方法で、ＬＰＣＶＤ−プロセスにより製造されることができる。
【００１７】
本発明によるセンサの場合には、さらに、好ましくは、電極が基板又は導電層、例えばＳｉ−基板と結合されていることが提供されている。結合は、その際、犠牲層の後に残った部分により形成されていてよく、その際、犠牲層と基板との間に、例えば導体層が少なくとも部分的に付加的に設けられていてよい。
【００１８】
本発明によるセンサに関連して、さらに、好ましくは、例えば挙げられたDE 195 37 814 A1に示され、かつ記載されているように、基板と結合されている電極の少なくとも少しが少なくとも部分的に可動性であることが提供されている。
【実施例】
【００１９】
図1は、公知方法により、例えば挙げられたDE 195 37 814 A1の教示に相応して、達成されることができるような、表面マイクロ構造の略示図を示す。その際には、基板３０は、例えばＳｉにより形成されていてよいことが提供されている。適合された熱膨張に基づき、Ｓｉは基板材料として特別な形で適している、それというのも、例えばセンサの特性曲線に影響を及ぼしうる熱的に制限されたそり(Verspannungen)がこうして回避されるからである。基板３０上には、例えばＳｉＯ２から形成されていてよい犠牲層２０が設けられている。ＳｉＯ２−層の堆積のためには、半導体技術から公知の堆積プロセスは、誘電層の堆積に利用されることができる。ＳｉＯ２−犠牲層２０上には、機能層１０が設けられており、それは好ましくはＳｉ−犠牲層２０である。図1の描出によれば、Ｓｉ−機能層１０は既に構造化されており、しかもＳｉ−機能層１０を個々の部分もしくは構造に分割するトレンチ６０，６１により構造化されている。トレンチ６０，６１は、プラズマエッチング法により形成され、その際、実際のエッチング過程の実施前に、マスキング層４０は、半導体技術から公知であるように、Ｓｉ−機能層１０上に施与される。トレンチ６０，６１は、プラズマエッチング法の実施後に、ＳｉＯ２−犠牲層２０の表面領域２１，２２を露出させる。トレンチの幅は、その際、冒頭にすでに説明されたように、プラズマエッチング法により条件付きで、少なくとも１μｍである。
【００２０】
図２は、本発明による方法の第一の実施態様の実施後の図１による表面マイクロ構造を示す。図１に表されているように、表面マイクロ構造から出発して、まず最初にマスキング層４が適している方法でＳｉ−機能層１０から除去されることによって、図２による表面マイクロ構造に達する。引き続いて、例えばＬＰＣＶＤ−プロセスにより、もう一つの層７０は、ＧｅＨ４からなるＧｅ−層の形で堆積される。これは、３５０℃〜５００℃の温度で行われてよい。Ｇｅは上述のようにＳｉ上にのみ核生成し、かつＳｉＯ２上には核生成しないので、ＳｉＯ２−犠牲層２０の露出された表面領域２１，２２上にＧｅは堆積されないので、図２に表されている表面マイクロ構造が得られる。Ｇｅ−層７０は、０．０５μｍ〜２μｍの範囲内の層厚を有して堆積される。Ｇｅ−層７０の層厚に関して、例えばセンサの場合に電極間隔に相当しうるトレンチ６０，６１の幅ｄは、所望の方法で調節される、すなわちプラズマエッチング法により生じる当初のトレンチ６０，６１の幅ｇに関して低下されることができる。
【００２１】
図３は、本発明による方法の第二の実施態様の実施後の図１の表面マイクロ構造を示す。図３による実施態様は、図２のそれとは、マスキング層４０がＧｅ−層の堆積の前に除去されないことにより相違する。故に、Ｇｅ−層７０は、トレンチ６０，６１の側壁上のみに堆積される。Ｇｅは上述のようにＳｉＯ２上に核生成しないので、ＳｉＯ２−犠牲層２０の露出された表面領域２１，２２上に、この場合にもＧｅが堆積されない。
【００２２】
図４は、さらなる処理段階の実施後の図３の表面マイクロ構造を示す。その際、図３による描出から出発してマスキング層４０は除去され、かつＳｉＯ２−犠牲層２０は、Ｇｅ−層７０と共に、機能層１０が、僅かな間隔で互いに配置されている自由に可動性の構造を形成するようにエッチングされた。Ｓｉ−機能層１０及びＧｅ−層７０により形成された構造、例えばセンサの電極が形成する場合には、僅かな間隔を有するその配置は、センサの電気的感度の増大をもたらしうる。このことが図中に表されていないにも関わらず、ＳｉＯ２−犠牲層２０とＳｉ−基板３０との間に、同様にして言及されたDE 195 37 814 A1に示されているように、ＳｉＯ２−犠牲層２０により機能層１０に対して部分的に絶縁されている導体層が形成されていることが提供されることができる。センサの可能な態様に関して、同様に、この印刷物中の相応する実施が指摘される。
【００２３】
本発明により、例えば電極間隔及び距離は、機械的に機能性の構成要素、例えばストッパ端(Anschlagsbegrenzungen)の間で、これまで可能であったよりも小さい間隔もしくは距離がもたらされるように調節されることができる。特にもう一つの層７０がＬＰＣＶＤ−プロセスにより製造される場合には、これは、僅かな費用の負担をかけるに過ぎず、かつ費用のかかる予備清浄化も付加的なマスキングレベルも必要ないバッチ−プロセスの形で行われることができる。さらに、特定の実施態様の場合には、もう一つの層が、トレンチ６０，６１の側壁の特定の部分中でのみ堆積されることが望まれうる。もう一つの層７０が、ＬＰＣＶＤ−プロセスを経て堆積されたＧｅ−層により形成される場合に、この目的には、もう一つの層７０が堆積されるべきではないトレンチ６０，６１の側壁の特定の領域が、酸化物で覆われることができる。
【００２４】
本発明による実施例の前記の記載は、説明する目的のためのみ利用され、かつ発明の限定の目的のためには利用されない。発明の範囲内で、発明の範囲並びにそれらの同等物から離れることなく、多様な変更及び修正が可能である。
【図面の簡単な説明】
【００２５】
【図１】包括的方法により達成されることができるような、表面マイクロ構造を示す略示図。
【００２６】
【図２】本発明による方法の第一の実施態様の実施後の図1による表面マイクロ構造を示す略示図。
【００２７】
【図３】本発明による方法の第二の実施態様の実施による図1の表面マイクロ構造を示す略示図。
【００２８】
【図４】さらなる処理段階の実施後の図３の表面マイクロ構造を示す略示図。
【符号の説明】
【００２９】
１０  機能層、  ２０  犠牲層、  ２１，２２  表面領域、  ３０  基板、  ４０  マスキング層、  ６０，６１  トレンチ、  ７０  もう一つの層
【国際公開パンフレット】
2004521755.tif 000003
2004521755.tif 000004
2004521755.tif 000005
2004521755.tif 000006
2004521755.tif 000007
2004521755.tif 000008
2004521755.tif 000009
2004521755.tif 000010
2004521755.tif 000011
2004521755.tif 000012
2004521755.tif 000013
2004521755.tif 000014
2004521755.tif 000015
2004521755.tif 000016
2004521755.tif 000017
2004521755.tif 000018
2004521755.tif 000019
2004521755.tif 000020
2004521755.tif 000021
【国際公開パンフレット（コレクトバージョン）】
2004521755.tif 000022
2004521755.tif 000023
【手続補正書】
【提出日】平成15年10月6日(2003.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（３０）と機能層（１０）との間に少なくとも１つの犠牲層（２０）を設け、その際、機能層（１０）中に、プラズマエッチングプロセスによりトレンチ（６０，６１）を設け、前記トレンチにより犠牲層（２０）の少なくとも少しの表面領域（２１，２２）を露出させ、その際には、トレンチのアスペクト比を大きくするために、犠牲層（２０）の露出された表面領域（２１，２２）上ではなくてトレンチの側壁上に、もう一つの層（７０）を少なくとも部分的に堆積させ、かつもう一つの層（７０）がＧｅからなる、高アスペクト比を有する表面マイクロメカニカル構造体を生じさせる方法。
【請求項２】
機能層（１０）がＳｉからなる、請求項１記載の方法。
【請求項３】
犠牲層（２０）がＳｉＯ２からなる、請求項１から２までのいずれか１項記載の方法。
【請求項４】
もう一つの層（７０）をＬＰＣＶＤ−プロセスにより堆積させる、請求項１から３までのいずれか１項記載の方法。
【請求項５】
もう一つの層（７０）を３５０℃及び５００℃の範囲内の温度で堆積させる、請求項１から４までのいずれか１項記載の方法。
【請求項６】
ＧｅＨ４からなるもう一つの層（７０）を堆積させる、請求項１から５までのいずれか１項記載の方法。
【請求項７】
もう一つの層（７０）の層厚が、０．０５μｍ〜２μｍの範囲内である、請求項１から６までのいずれか１項記載の方法。
【請求項８】
もう一つの層（７０）の堆積後のトレンチ（６０、６１）が、１μｍ未満の幅を少なくとも部分的に有する、請求項１から７までのいずれか１項記載の方法。
【請求項９】
もう一つの層（７０）の堆積後のトレンチ（６０、６１）が、０．１μｍ及び１μｍの範囲内の幅を少なくとも部分的に有する、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
プラズマエッチング法に関連して部分的に機能層（１０）上に設けられたマスキング層（４０）を、もう一つの層（７０）の堆積の前に除去する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
プラズマエッチング法に関連して部分的に機能層（１０）上に設けられたマスキング層（４０）を、もう一つの層（７０）の堆積の前に除去しない、請求項１から９までのいずれか１項記載の方法。
【請求項１２】
犠牲層（２０）と基板（３０）との間に、犠牲層（２０）により機能層（１０）に対して部分的に絶縁されている導電層が設けられている、請求項１から１１までのいずれか１項記載の方法。
【請求項１３】
トレンチにより互いに分離されており、その際には、トレンチが１μｍ未満の幅を少なくとも部分的に有しており、かつトレンチの側壁がＧｅからなる層により形成されている、電極を含むマイクロメカニカルな構造を有するセンサ、特に加速度センサ又は回転速度センサ。
【請求項１４】
トレンチが０．１μｍ及び１μｍの範囲内の幅を少なくとも部分的に有している、請求項１３記載のセンサ。
【請求項１５】
Ｇｅからなり、トレンチの側壁を形成している層が、Ｓｉからなる層上に堆積されている、請求項１３から１４までのいずれか１項記載のセンサ。
【請求項１６】
電極が、基板又は導電層と結合されている、請求項１３記載のセンサ。
【請求項１７】
基板と結合されている少なくとも少しの電極が、少なくとも部分的に可動性である、請求項１３記載のセンサ。
【国際調査報告】
2004521755.tif 000024
2004521755.tif 000025
2004521755.tif 000026
2004521755.tif 000027
2004521755.tif 000028
2004521755.tif 000029