(57)【要約】【課題】導電ヒートシンク上に少なくとも一つの出力半導体チップと一つの制御半導体チップとを搭載したマルチ半導体チップ（マルチチップ）モジュールを提供する。【解決手段】出力半導体チップは大きな基板構造を有し、制御半導体チップはＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）構造を有しても良い。出力半導体チップと制御半導体チップは別々の絶縁層無しに導電ヒートシンク上に直接搭載してマルチチップ・モジュール化するもので、構造が簡単で、経済的に製造でき、ヒートシンク効果、ＥＭＩ削減等の機能が向上する。
2004533124.tif 000002
【特許請求の範囲】
【請求項１】
導電ヒートシンク上に少なくとも一つの出力半導体チップと一つの制御半導体チップとを搭載したマルチ半導体チップ（マルチチップ）モジュールであって、前記出力半導体チップは大きな基板構造を有し、前記制御半導体チップはＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）構造を有し、前記出力半導体チップと制御半導体チップは共に別々の絶縁層無しに前記電気的導電ヒートシンク上に直接搭載されていることを特徴とするマルチチップ・モジュール。
【請求項２】
異なる種類の複数の半導体チップが別々の絶縁層無しに導電ヒートシンク上に直接搭載されていることを特徴とするマルチチップ・モジュール。
【請求項３】
前記出力半導体チップは、該出力半導体チップ内部の素子の接合分離のためのｐ−ｎ接合を備えたことを特徴とする請求項１に記載のマルチチップ・モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、さらに広範囲の電圧、電力レベルでの使用に用いることができる複数の半導体チップ（以下、マルチチップと称する）を備えた半導体モジュールに関する。
【０００２】
【従来の技術】
マルチチップのモジュール化は、最近、電源、電力変換、安定化回路等の電力、制御の分野で集積回路に適用されている。このようなマルチチップ・モジュールは通常、導電体のヒートシンク（通常金属）上に設けられた少なくとも一つの出力半導体チップと制御半導体チップとを備える。従来、一つ以上のチップをモジュール化するには、これらのチップを金属ヒートシンクから電気的に分離する必要があるので構造が複雑になり、製造コストも高かった。
【０００３】
【発明が解決しようとする課題】
この種の従来装置が日本特許抄録ＪＰ６−１６９０５７Ａに示されている。この初歩的なマルチチップ・モジュールでは、一つのチップがヒートシンクに直接ハンダ付けされ、別のチップが電極板上に設けられており、この電極板がヒートシンク上の絶縁セラミック板に設けられている。
【０００４】
この構成によれば、異なるタイプと機能を有するチップをモジュール化することができるが、比較的複雑な構造であり製造上経済的ではない。さらに、これを適用したある構造では電磁波（ＥＭＩ）が発生する。
【０００５】
他の従来のマルチチップ・モジュールが米国特許番号６、１３０、４５８に示されている。図１２Ｂに示されているマルチチップ・モジュールでは制御チップと電力チップの両者がＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）技術により作られている。さらに、ＷＯ０１／３７、３３６のマルチチップ・モジュールにはＳＯＩ高電力チップと大きな基板の制御チップが設けられている。しかしこれらのマルチチップ・モジュールは、活性装置とそれを搭載する導電板の間に絶縁層があるため、電力チップのヒートシンク効果が悪くなるという欠点がある。
【０００６】
従って、簡単な構造で経済的に製造しやすく、そしてヒートシンク効果、ＥＭＩ削減等の動作パラメータが向上したマルチチップ・モジュールが望まれる。
【０００７】
この発明は、上記事情を考慮してなされたもので、改良されたマルチチップ・モジュールを提供することを目的としている。
【０００８】
【課題を解決するための手段】
この発明は各独立請求項に規定されている。効果を有する実施形態が各非独立請求項に規定されている。好ましい実施形態は幅広く応用でき、構造が簡単で、経済的に製造でき、向上した機能、特に向上したヒートシンク効果、ＥＭＩ削減能力を提供できるものである。
【０００９】
この発明によれば、上記目的は、上記したマルチチップ・モジュールにおいて、異なるタイプのマルチの半導体チップを別々の電気絶縁層を用いずに導電ヒートシンク上に直接設けることができるマルチチップ・モジュールにより達成される。
【００１０】
この発明の好ましい実施形態の一つによれば、マルチチップ・モジュールは少なくとも一つの大きな基板を有する出力半導体チップと一つのＳＯＩ制御半導体チップを備え、両者を別々の電気絶縁層を用いずに導電ヒートシンク上に直接設けることができるものである。
【００１１】
この発明のさらなる好ましい実施形態によれば、制御半導体チップはＢＩＭＯＳ、バイポーラ又はＣＭＯＳを有しても良く、また出力半導体チップはＭＯＳ、バイポーラ又はＩＧＢＴ素子を有しても良い。
【００１２】
この発明によれば、構造が簡単で、経済的に製造でき、ヒートシンク効果、ＥＭＩ削減能力等が向上したマルチチップ・モジュールを提供できるものである。
【００１３】
この発明のこれらの効果並びにその他の効果は以下に詳細に述べる実施形態により明らかにされるものである。
【００１４】
【発明の実施の形態】
図１の簡略化された断面図に示されるマルチ半導体チップ（マルチチップ）モジュール１０は広い範囲の電圧、電力レベルで用いることができる。マルチチップ・モジュール１０は導電ヒートシンク２０（通常は、銅又はアルミニウムの金属ヒートシンク）を備え、この上に簡略化した長方形で示されたチップ３０，４０が搭載されている。なお、これら半導体チップ３０，４０は、従来のような別々の電気絶縁層を設けること無しに、直接導電ヒートシンク２０に搭載できるものである。
【００１５】
この例では、半導体チップ３０は制御半導体チップであり、ここで示されているのは、Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）素子であり、半導体基板３８と、埋め込み絶縁層３９と、領域３４で示される少なくとも一つの半導体素子を有するＳＯＩ層３２とを備える。半導体素子３４への電気的接続は一つの電極３６を介して行われる。実際は複数の半導体素子の電気的接続が複数の電極を介して行われる。制御半導体チップをＳＯＩ技術により作ることにより、電気絶縁層を設けること無しに、制御半導体チップを直接導電ヒートシンク２０に搭載できる。これは、チップ内の酸化物絶縁層３９によりチップの活性領域が基板３８から分離されるからである。制御半導体チップ３０は、公知の方法、例えばハンダ付け、導電接着剤による着剤等により、直接導電ヒートシンク２０に搭載できる。この構造では、制御チップ内の絶縁層３９により、基板３８と導電ヒートシンク２０にかかる電圧から切り離して必要な電圧をチップの活性領域に加えることができる。
【００１６】
マルチチップ・モジュール１０はさらに簡略化して示した出力半導体チップ４０を備え、上記の公知の方法により、電気絶縁層を設けること無しに、直接導電ヒートシンク２０に搭載されている。出力半導体チップ４０は基板４６により簡略化して示されており、基板４６内に少なくとも一つの半導体素子４２を備え、簡略化のため、一つの電極４４によりこの一つの半導体素子の電気的接続が行われる。出力半導体チップ４０は直接導電ヒートシンク２０に接続される大きな基板４６を備えているので、チップ４０の動作に必要な電圧レベルにヒートシンクを保つことができる。この電圧は接地レベルかその他の適切なレベルに設定できる。代わりに、公知の半導体接合分離により素子４２をヒートシンクから電気的に分離しても良い。図では、素子４２と基板４６はｐ−ｎ接合を示すために、互いに逆方向にハッチングされている。
【００１７】
マルチチップ・モジュール１０の製造コストをさらに下げるために、制御半導体チップ３０は、参照番号３４で示すＢＩＭＯＳ、バイポーラ又はＣＭＯＳ等の低コスト素子を備えるようにしても良い。また、出力半導体チップ４０はＭＯＳ、バイポーラ又はＩＧＢＴを備えても良く、そしてさらなる半導体層を基板内に形成して、上記のように素子とヒートシンクとの接合分離を行っても良い。これら制御、出力回路は様々な方法で製造できるものであり、唯一の限定事項は、出力チップ４０（基板４６）の背部が直接にかつ導電状態で導電ヒートシンク２０に搭載できることである。このため、ヒートシンクの電圧は出力チップ４０の動作条件に見合う電圧に設定される。一つのモジュール内の同じヒートシンク上に制御半導体チップ３０と出力半導体チップ４０を搭載できることのさらなる効果は、外部のチップ間接続線から発生されるＥＭＩを削減できることである。さらには、通常、制御チップより電力を消費する出力チップが絶縁層によりヒートシンクから分離されていないのでヒートシンク効果が高まる。制御半導体チップ３０においては、出力半導体チップ４０は、ハンダ付けや接着等の公知の方法により導電ヒートシンク２０に固定できる。
【００１８】
図に簡略化して示した構造はこの発明の一実施形態を示すもので、装置規模、構造、チップ数に応じた各種の変更、変形例もこの発明の範疇に入るものである。これら変更、変形例のいずれによってもこの発明の効果が得られるものである。別々の絶縁層を用いずに、すべての半導体素子を直接同じ導電ヒートシンク２０上に搭載できるので、構造が簡単になり、経済的に製造でき、ＥＭＩの発生を防止でき効率の良い熱伝導が行える。さらには、制御半導体チップにＢＩＭＯＳ、ＣＭＯＳ、バイポーラ等の低コスト技術を採用することにより経済的にも機能的に向上が図られる。また、制御半導体チップにＳＯＩ素子を採用することにより、素子内部の活性領域が内部で基板とヒートシンクから分離されるので、設計上の自由度が広がり、電圧も基板とヒートシンクの電圧とは独立でして加えることができる。さらには、この技術により、出力チップを適切に動作させるためにヒートシンクの電圧を最適な値に設定することができる。
【００１９】
【発明の効果】
以上述べたようにこの発明によれば、構造が簡単で、経済的に製造でき、機能が向上したマルチチップ・モジュールを提供できる。
【００２０】
以上、この発明の好ましい実施形態について説明したが、この発明がそれら実施形態に限定されるものではないことはわかるであろう。この発明において、代替、変形、または均等物はこの発明の精神または特許請求の範囲にもとることなく遂行できるものである。
【図面の簡単な説明】
【図１】
この発明の好ましい実施形態の一つであるマルチチップ・モジュールを示す簡略化された断面図である。
【国際公開パンフレット】
2004533124.tif 000003
2004533124.tif 000004
2004533124.tif 000005
2004533124.tif 000006
2004533124.tif 000007
2004533124.tif 000008
2004533124.tif 000009
2004533124.tif 000010
【国際公開パンフレット（コレクトバージョン）】
2004533124.tif 000011
【国際調査報告】
2004533124.tif 000012
2004533124.tif 000013