(57)【要約】優れた堆積時のギャップ充填特性および優れた可動イオンゲッタリング能力を有するプリメタル誘電体膜を形成するための方法である。方法は、まず、高オゾン／ＴＥＯＳ体積比を有する高オゾンのドープされていない二酸化シリコン膜層（２０）を半導体基板（１２）上に堆積するステップを含む。次に、低オゾンドープのＢＰＳＧ膜（３０）が、高オゾンのドープされていない二酸化シリコン層（２０）上に堆積される。膜層（２０、３０）が熱処理されて膜の密度が高められ、次に、上部層（３０）が、公知の平坦化技術を用いて、適切な可動イオンゲッタリングを可能にする厚みにまで平坦化される。
2004517467.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上で誘電体膜を形成するための方法であって、
複数のポリシリコン導体を上面上で有する半導体基板上に第１のドープされていないオゾンおよびＴＥＯＳ膜層を堆積するステップを含み、第１の膜層は、少なくとも１５対１であるオゾンおよびＴＥＯＳ体積比を有し、前記方法はさらに、
第１の膜層上に第２の低オゾンドープのＢＰＳＧ膜層を堆積するステップと、
第１の膜層および第２の膜層に熱処理を適用するステップと、
第２の層の厚みがポリシリコン導体上で少なくとも２００ｎｍとなるように、第２の膜層を平坦化するステップとを含む、方法。
【請求項２】
第１の膜層の厚みは１００ｎｍから４００ｎｍの範囲内にある、請求項１に記載の方法。
【請求項３】
第２の膜層の厚みは少なくとも５００ｎｍである、請求項１に記載の方法。
【請求項４】
熱処理は、少なくとも７００℃の温度で行なわれる、請求項１に記載の方法。
【請求項５】
第２の膜層のホウ素重量パーセントは、０パーセントから４パーセントの範囲内にある、請求項１に記載の方法。
【請求項６】
第２の膜層のリン重量パーセントは、６パーセントを超えない、請求項１に記載の方法。
【請求項７】
第１の膜層のオゾン濃度は、１２０ｇ／ｍ３から１４０ｇ／ｍ３の範囲内にある、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、半導体加工に関し、より具体的には、半導体基板上で誘電体膜を形成するための方法、およびこの誘電体膜を有する半導体装置を形成するための方法に関する。
【０００２】
【背景技術】
半導体集積回路装置の形成において、平面上のプロセスで頻繁に行なわれることは、シリコン基板面上のポリシリコン導体および表面下の拡散層の形成である。１つ以上の誘電体膜がシリコン基板面上に堆積され、金属配線導体が誘電体膜上に、または誘電体膜内に形成されてシリコン基板面上で形成される種々の構成要素が相互接続されて所望の集積回路が達成される。
【０００３】
メタライゼーションプロセスの前に基板上に堆積される誘電体膜が、優れた可動イオンゲッタリング特性および優れたリフローまたはギャップ充填特性を有することが望ましい。先行技術で広く用いられてきた絶縁膜の種類は、ボロホスホシリケート（ＢＰＳＧ）の単一の層である。図５を参照して、先行技術では通常、薄いドープされないライナ酸化物５８がまず、複数のポリシリコン導体５４を有するシリコン基板面５２上に堆積される。薄いドープされないライナ酸化物５８は典型的には、シラン（ＳｉＨ４）を酸素と反応させることによって形成され、その層の後に、上述のようなＢＰＳＧ層５６等のドープされたガラスの層が続く。薄いドープされないライナ酸化物層５８の目的は、ＢＰＳＧ膜５６内に含まれるリンまたはホウ素が基板５２の拡散層へと拡散されることを防ぐことである。
【０００４】
層間誘電体膜としてＢＰＳＧ膜を用いる目的は、ゲッタリング特性およびリフロー特性に基づく。誘電体膜が優れたゲッタリング特性を有することが重要である。なぜならば、効率的にゲッタリングを行なってウェハ製造プロセス中に導入されるいずれの不純物も除去できることが望まれるためである。シリコン基板面上の垂直に立てられたポリシリコン導体間のギャップを完全に充填するために、誘電体膜が優れたリフロー特性を有することも重要である。この特性は、優れた「ギャップ充填」または優れた「ステップカバレッジ」を有すると呼ばれることもある。
【０００５】
先行技術では、ＢＰＳＧ膜層は典型的には、ホスフィン（ＰＨ３）およびジボラン（Ｂ２Ｈ６）の存在下でテトラエチルオルトシリケート（ＴＥＯＳ）をオゾン（Ｏ３）と反応させることによって、形成される。この文献では、オゾンおよびＴＥＯＳ反応体は、「オゾン／ＴＥＯＳ」または「オゾンおよびＴＥＯＳ」と呼ばれる。ドープされたＢＰＳＧ膜は、約４から６重量パーセントのホウ素および約４から８重量パーセントのリンを有する。ＳｉＯ２の軟化点は、上述のように、大量のホウ素およびリンを加えることによって、約８７５−９００℃にまで減じられ得る。次に、８７５−９００℃等の高温でリフローステップが用いられてドープされたガラスが軟化され、それが基板内のシームおよびギャップへと流されて優れたギャップ充填特性を備えたプリメタル誘電体膜が形成される。しかし、大量にドープされたＢＰＳＧ膜は、優れた堆積時のギャップ充填特性を有さないことが注目される。それは、その軟化点よりも高い温度でリフローされた後にのみポリシリコン導体間のギャップを完全に充填する。
【０００６】
しかし、デバイスジオメトリのサイズは縮小しつつあるため、高温でのリフローは、シリコン基板内のｎ−型ドーパントおよびｐ−型ドーパントの拡散が増強されるために、望ましいものとは言えない。この拡散によって、しきい値電圧および飽和電流のシフト等のデバイスの電気的パラメータにおいて望ましくないシフトが引き起こされるおそれがある。しかし、高温リフローなしでは、大量にドープされたＢＰＳＧ膜は適切にギャップを充填しない。ドーピング材料、ホウ素およびリンは、ガラスの軟化点を下げ、それはより低い温度では適切なギャップ充填を提供しない。図５で示されるように、空隙６０がポリシリコン導体５４間のＢＰＳＧ膜５６内に生じるおそれがある。コンタクトが、誘電体膜を通してエッチングされ、後続のメタライゼーションプロセス中にタングステンで充填される場合、化学蒸着法（ＣＶＤ）によって堆積されるタングステンは、空隙を充填し、残りの金属または「ストリンガ」が隣接コンタクト間で形成される。これによって、隣接コンタクト間で望ましくない電気的短絡が起こるおそれがあり、これにより、半導体装置が故障し得る。したがって、高温リフローという要件なしに優れたギャップ充填特性を備えるプリメタライゼーション誘電体膜が必要とされる。
【０００７】
優れたギャップ充填特性を備えたレベル間誘電体膜を生成するための先行技術での以前の試みは、Ｍｕｒａｏへの米国特許第５，５１８，９６２号を含み、これは、ドープされていないＣＶＤ酸化シリコン膜でコーティングされた基板面領域で形成される半導体装置、および酸化シリコン膜上に形成され、かつ第１のオゾン−ＴＥＯＳノンドープトシリケートガラス（ＮＳＧ）膜、ＢＰＳＧ膜層、および第２のオゾン−ＴＥＯＳ  ＮＳＧ膜層から構成される層間絶縁膜を開示している。加えて、ベッカー（Ｂｅｃｋｅｒ）他への米国特許第５，８６９，４０３号および第５，９９４，２３７号は、電気的接続が作られるべき基板コンタクト区域に隣接した基板に対するコンタクト開口部を形成するための半導体加工方法を記載している。好ましい実施例では、ＴＥＯＳの分解から形成される第１の酸化物層が基板上に形成されてコンタクト区域の少なくとも一部を覆い、ＢＰＳＧから作られる第２の酸化物層が第１の酸化物層上に形成される。さらに、リー（Ｌｅｅ）他への米国特許第５，１６６，１０１号および第５，３５４，３８７号は、２段階プロセスによって半導体ウェハの段差面上で形成される複合ＢＰＳＧ絶縁および平坦化層を開示している。２段階の堆積プロセスは、シリコンの源としてＴＥＯＳおよびホウ素ドーパントならびにリンのガス源を用いるＣＶＤ堆積によって空隙のないＢＰＳＧ層を形成する第１のステップと、ＢＰＳＧのキャッピング層を形成する第２のステップとを含む。
【０００８】
この発明の目的は、優れた可動イオンゲッタリング能力および優れたギャップ充填特性によって特徴づけられるプリメタルレベル間誘電体膜を形成するための方法を提供することである。
【０００９】
この発明のさらなる目的は、高温リフロープロセスに依存しない優れた堆積時のギャップ充填特性を示すプリメタルレベル間誘電体膜を形成するための方法を提供することである。
【００１０】
【発明の概要】
上述の目的は、優れた堆積時のギャップ充填特性および優れたゲッタリング能力を有するプリメタル誘電体膜を形成するための方法によって達成された。方法はまず、空隙のないギャップ充填特性を提供する高オゾンのドープされていない二酸化シリコン膜層を堆積するステップと、ゲッタリング能力を提供する低オゾンドープのＢＰＳＧ膜を堆積するステップとを含む。この２層の絶縁膜は、優れた可動イオンゲッタリング特性を犠牲にすることなく、ギャップが適切に小さな、または狭いライン間で充填される能力を提供する。先行技術の絶縁膜は、優れたギャップ充填または優れたゲッタリングのいずれかを提供する傾向はあるが、両方を提供せず、または、先行技術の膜は、所望の特性を達成するためにいくつかの層を必要とする。
【００１１】
ドープされない二酸化シリコン膜は、一般に１０対１等の、より低いオゾン／ＴＥＯＳ比を有する先行技術のドープされたＢＰＳＧ膜と比較して、少なくとも１５対１の高オゾン／ＴＥＯＳ体積比を有する。高オゾン／ＴＥＯＳ比で膜を形成することによって、ＴＥＯＳ−二量体の表面移動度が増大し、膜がより優れた流れ特性を有することになる。反応体は、表面上で容易に拡散でき、したがって、領域は最も低いエネルギを有する。これによって結果として、空隙のない誘導体膜面が得られる。
【００１２】
次に、先行技術で行なわれるように膜を軟化および流動させるためではなく、膜の密度を高めるために、熱処理が適用される。これによって、熱処理をより低い温度で行なうことができ、これは、より小さなデバイスジオメトリでの高温熱処理に付随した上述の拡散問題を防ぐ。最終的に、化学的機械的平坦化を用いて、第２のＢＰＳＧ層の上面が平坦化される。この発明の方法は、半導体装置の形成で用いられてもよく、また、ポリシリコンバス構造の形成等の優れたギャップ充填またはステップカバレッジを必要とする他の構造の形成で用いられてもよい。
【００１３】
【発明の実施のベストモード】
図１を参照して、シリコン基板１２は、その上面上に形成される複数のポリシリコン導体１４を有する。基板上で種々のダイオード、トランジスタ、抵抗器、および他の構成要素を形成するために、シリコン基板１２は、この発明の方法に先立って、種々のウェハ準備ステップを経験したことが理解される。これは、当該技術分野で周知の様態で純粋なシリコンにドーパントを追加することによって、行なわれる。ポリシリコン導体１４はまた、当該技術分野で公知の様態で基板面上に形成される。ポリシリコン導体１４の各々の間にはギャップ１６が存在し、これは、電気的絶縁誘電体膜で充填される必要がある。
【００１４】
図２を参照して、高オゾンのドープされていない二酸化シリコン膜層２０が、半導体基板１２の上面およびポリシリコン導体１４上に堆積される。高オゾンのドープされていない二酸化シリコン膜は、ポリシリコン導体１４を覆い、ポリシリコン導体１４間のギャップ１６を充填する。第１の膜層２０の厚みは、１００ｎｍ以上４００ｎｍ以下である。第１の膜層２０のオゾン濃度は、１２０ｇ／ｍ３以上１４０ｇ／ｍ３以下である。この第１の膜層２０は、可能な限り優れた堆積時のギャップ充填挙動を提供するために、ホウ素またはリンでドープされない。第１の膜層２０の１つの特徴は、膜の高オゾン／ＴＥＯＳ体積比である。先行技術では、オゾン／ＴＥＯＳ比が約１０対１の膜を用いることが通例であった。この発明では、オゾン／ＴＥＯＳ比は、１５対１を超え、好ましくは約１７対１である。より高いオゾン／ＴＥＯＳ比によって、高い表面移動度を有する、２つの単量体の組合せである二量体の形成が促進される。高い表面移動度は、気相反応だけではなく、完全な表面反応を形成する。完全な表面反応が形成されるため、イオンは、表面上で移動することができ、最も少ない量のエネルギの場所を見つける。これによって、表面移動度が高くなり、さらには膜が流れのような特性を有する。反応体が表面上で容易に拡散できるため、膜は、いかなる空隙またはシームも残さずに、十分に、かつ完全に、ポリシリコン導体間の高アスペクト比ギャップを充填する。
【００１５】
図３を参照して、低オゾンドープのＢＰＳＧ膜層３０が、二酸化シリコン膜２０上に堆積される。第２の膜層３０の厚みは、５００ｎｍ以上である。後続の平坦化の後に、全デバイス上に十分な厚みのＢＰＳＧ膜が存在するように、ＢＰＳＧ膜が十分に厚いことが重要である。平坦化後のＢＰＳＧ膜の最適な厚みは、少なくとも２００ｎｍであろう。したがって、一般に、誘電体膜の厚みは、約３０パーセント以下の第１の膜層、ドープされていない二酸化シリコン２０と、少なくとも７０パーセントの第２の膜層、ＢＰＳＧ膜３０とから構成され得る。ＢＰＳＧ膜３０のオゾン濃度は、７０ｇ／ｍ３以上１００ｇ／ｍ３以下である。ＢＰＳＧ膜のホウ素重量パーセントは典型的には、０パーセントから４パーセントの範囲にあり、この膜のリン重量パーセントは、６パーセントを超えることはなく、典型的には、４パーセントから６パーセントの範囲内にある。ＢＰＳＧ膜３０は、半導体装置が必要とする可動イオンゲッタリング機能を提供する。
【００１６】
次に、２つの層２０および３０が上面上に形成された基板１２は、８５０℃を超えない温度で熱処理される。理想的には、熱処理の温度は、適切なリフローを提供するのに十分なほど高く、しかしながらデバイスがより小さなデバイスジオメトリを有するときにデバイス特性に影響を及ぼさないために十分なほど低くあるために、約７００℃であり得る。上述のように、二酸化シリコン層２０およびＢＰＳＧ層３０を含む誘電体膜は、優れた堆積時のギャップ充填特性を有するため、膜は高温でアニーリングされなくてもよい。アニーリングは、膜を軟化および流動させるためではなく、膜の密度を高めるために行なわれる。この発明では、アニーリングは７００℃から８００℃の温度で行なわれて、製造可能なコンタクトエッチングプロファイルおよびエッチングレートのために必要である十分に密度の高いプリメタル誘電体膜が得られる。
【００１７】
図４を参照して、上部の誘電体膜層３０は、化学的機械的平坦化を含めた公知の平坦化技術のいずれかを用いて平坦化される。上述のように、上部のＢＰＳＧ層は、平坦化後は少なくとも２００ｎｍの厚みであって適切な可動イオンゲッタリングを可能にするべきである。完成されたシリコン基板は、この時点でメタライゼーションプロセスの準備ができており、金属が誘電体層を通して堆積されて、シリコン基板内で形成される構成要素を相互接続する金属配線導体が形成されて集積回路チップ上で所望の回路が達成される。誘電体膜層を形成するための上述の方法の用途は、半導体上での用途に限定されておらず、膜層は、半導体基板上での用途に限定されていないが、これは、基板上で形成される２つ以上のポリシリコンバス上に絶縁層を形成するときに、または絶縁層が優れたギャップ充填特性を有することが重要ないずれかの状況下で絶縁層を提供するときにも用いられ得る。
【図面の簡単な説明】
【図１】複数のポリシリコン導体を有する半導体基板の断面図である。
【図２】この発明の方法に従った、図１の半導体基板上で誘電体膜を形成するステップを示す断面図である。
【図３】この発明の方法に従った、図１の半導体基板上で誘電体膜を形成するステップを示す断面図である。
【図４】この発明の方法に従った、図１の半導体基板上で誘電体膜を形成するステップを示す断面図である。
【図５】先行技術で公知であるような半導体基板上に適用される典型的な誘電体膜を示す断面図である。
【国際公開パンフレット】
2004517467.tif 000003
2004517467.tif 000004
2004517467.tif 000005
2004517467.tif 000006
2004517467.tif 000007
2004517467.tif 000008
2004517467.tif 000009
2004517467.tif 000010
2004517467.tif 000011
2004517467.tif 000012
2004517467.tif 000013
2004517467.tif 000014
2004517467.tif 000015
【国際公開パンフレット（コレクトバージョン）】
2004517467.tif 000016
【国際調査報告】
2004517467.tif 000017
2004517467.tif 000018
2004517467.tif 000019