(57)【要約】本発明によるシステムおよび方法では、システムフレーム（図２）で基地局に固有のセカンダリ同期コードを送信するのと併せて、プライマリ同期チャネルで共通のプライマリ同期コード（ＰＳＣ）をそれぞれが送信する複数の基地局を有する通信システムにおいて、ユーザ機器（４）と基地局（２）の間に通信リンク（図３）を確立する。ユーザ機器では、少なくとも１つの基地局からＰＳＣおよびＳＳＣを含む入力信号を受信する。ユーザ機器は、入力信号を分析して、１システムフレームの長さに相当する継続時間を有する選択された期間内に受信されたＰＳＣを検出し、選択された期間内で最も強いＰＳＣ（２６）の相対的な位置を判定する。次いで入力信号を処理して、少なくとも判定されたＰＳＣ位置からＰＳＣを除去する。次いで処理した信号から、判定された位置についてセカンダリ同期コード（ＳＳＣ）を検出する。次いで検出されたＳＳＣを使用して通信リンクを確立する。
2004533784.tif 000002
【特許請求の範囲】
【請求項１】
複数ある基地局のそれぞれがシステムフレーム内で基地局固有セカンダリ同期コード（ＳＳＣ）を送信するのと併せて、プライマリ同期チャネルで共通プライマリ同期コード（ＰＳＣ）をそれぞれの基地局が送信する前記複数の基地局を有する通信システムにおいて、ユーザ機器（ＵＥ）と基地局との間に通信リンクを確立する方法であって、
前記ＵＥを用いて、前記基地局の少なくとも１つから前記ＰＳＣおよび前記ＳＳＣを含む入力信号を受信するステップと、
前記入力信号を分析して、選択された期間のフレーム内で受信した前記ＰＳＣを検出し、システムフレーム中で最も強い前記ＰＳＣの相対的位置を判定するステップと、
前記入力信号を処理して、少なくとも前記判定されたＰＳＣの位置から前記ＰＳＣを除去し、且つ前記処理した信号から、前記判定された位置におけるセカンダリ同期コードを検出するステップと、
を含むことを特徴とする方法。
【請求項２】
前記検出されたＳＳＣに関連付けられた基地局のセルパラメータを判定するために、スクランブリングコード番号を検出するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記検出されたＰＳＣの前記除去は、干渉の相殺を含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記入力信号を処理して、少なくとも前記判定されたＰＳＣの位置から前記ＰＳＣおよび前記ＳＳＣを除去するステップと、
前記検出されたＳＳＣに関連付けられた基地局のセルパラメータを判定するために、前記処理した信号からスクランブリングコード番号を検出するステップと、
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記検出されたＰＳＣおよびＳＳＣの前記除去は、干渉の相殺を含むことを特徴とする請求項４に記載の方法。
【請求項６】
複数ある基地局のそれぞれがシステムフレーム内で基地局固有セカンダリ同期コード（ＳＳＣ）を送信するのと併せて、プライマリプライマリ同期チャネルで共通プライマリプライマリ同期コード（ＰＳＣ）をそれぞれの基地局が送信する前記複数の基地局と、
ユーザ機器（ＵＥ）と前記基地局との間に通信リンクを確立するセルサーチシステムを有し、前記基地局の少なくとも１つから前記ＰＳＣおよび前記ＳＳＣを含む入力信号を受信するユーザ機器ＵＥと、
を備えた通信システムであって、前記セルサーチシステムは、
前記入力信号を分析して、選択された期間内で受信された前記ＰＳＣを検出し、且つシステムフレーム中で最も強い前記ＰＳＣの相対的位置を判定する第１のプロセッサと、
前記入力信号を処理して、少なくとも前記判定されたＰＳＣの位置から前記ＰＳＣを除去する相殺プロセッサと、
前記処理した信号から、前記判定された位置における前記ＳＳＣを検出する第２のプロセッサと、
を含むことを特徴とするシステム。
【請求項７】
前記セルサーチシステムは、前記ＳＳＣに応答して、前記判定された位置に関連した前記基地局のスクランブリングコード番号を検出する第３のプロセッサをさらに含むことを特徴とする請求項６に記載のシステム。
【請求項８】
前記相殺プロセッサは、干渉の相殺を使用することにより前記入力信号から前記ＰＳＣを除去することを特徴とする請求項７に記載のシステム。
【請求項９】
複数ある基地局のそれぞれがシステムフレーム中の異なる時に基地局固有セカンダリ同期コード（ＳＳＣ）を送信するのと併せて、プライマリプライマリ同期チャネルで共通プライマリ同期コード（ＰＳＣ）をそれぞれの基地局が送信する前記複数の基地局を有する通信システムにおいて、ユーザ機器（ＵＥ）と基地局との間に通信リンクを確立するためのセルサーチシステムを備えたユーザ機器（ＵＥ）であって、
前記ＵＥは、前記基地局の少なくとも１つから前記ＰＳＣおよび前記ＳＳＣを含む入力信号を受信し、
前記セルサーチシステムは、
前記入力信号を分析して、１システムフレームの長さに対応した継続時間を有する選択された期間内で受信した前記ＰＳＣを検出し、前記選択された期間内で最も強い前記ＰＳＣの相対的位置を判定する第１のプロセッサと、
前記入力信号を処理して、少なくとも前記判定されたＰＳＣの位置から前記ＰＳＣを除去する相殺プロセッサと、
前記処理した信号から、前記判定された位置の前記ＳＳＣを検出する第２のプロセッサと、
を備え、
前記システムは、前記検出されたＳＳＣを使用することにより前記通信リンクを確立することを特徴とするユーザ機器（ＵＥ）。
【請求項１０】
前記セルサーチシステムはさらに、前記ＳＳＣに応答して、前記判定された位置に関連した前記基地局のスクランブリングコード番号を検出する第３のプロセッサを含むことを特徴とする請求項９に記載のＵＥ。
【請求項１１】
前記相殺プロセッサは、干渉の相殺を使用することにより前記入力信号から前記ＰＳＣを除去することを特徴とする請求項１０に記載のＵＥ。
【請求項１２】
複数ある基地局のそれぞれがシステムフレーム内で基地局固有セカンダリ同期コード（ＳＳＣ）を送信するのと併せて、プライマリ同期チャネルで共通プライマリ同期コード（ＰＳＣ）をそれぞれの基地局が送信する前記複数の基地局を有する通信システムにおいて、ユーザ機器（ＵＥ）と基地局との間に通信リンクを確立する方法であって、
前記ＵＥを用いて、前記基地局の少なくとも１つから前記ＰＳＣおよび前記ＳＳＣを含む入力信号を受信するステップと、
前記入力信号を分析して、選択された期間のフレーム内で受信した前記ＰＳＣを検出し、システムフレーム中で最も強い前記ＰＳＣの相対的位置を判定するステップと、
前記入力信号から、前記判定されたＰＳＣの位置におけるセカンダリ同期コードを検出するステップと、
前記入力信号を処理して、少なくとも前記判定されたＰＳＣの位置から前記ＰＳＣおよび前記ＳＳＣを除去するステップと、
を含むことを特徴とする方法。
【請求項１３】
前記検出されたＳＳＣに関連した基地局のセルパラメータを判定するために、前記処理した信号からスクランブリングコード番号を検出するステップをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記検出されたＳＳＣの前記除去は、干渉の相殺を含むことを特徴とする請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基地局(base station)に対するユーザ機器（ＵＥ:User Equipment）の同期に関する。より詳細には、本発明は、改良された初期セルサーチの方法およびシステムに関する。
【背景技術】
【０００２】
図１は無線通信システム(wireless communication system)を示す。この通信システムは、複数の基地局２1〜２n（２）を有する。各基地局２は、各自の動作エリア(operating area)すなわちセル６1〜６n（６）内のユーザ機器（ＵＥ）４1〜４n（４）と通信する。
【０００３】
ＵＥ４が最初に起動(activate)された時、ＵＥ４は、自身の位置(location)および通信すべき基地局２（またはセル６）を知らない。ＵＥ４が通信対象のセル６を決定するプロセスを「セルサーチ(cell search)」と称する。
【０００４】
一般的な符号分割多重接続（ＣＤＭＡ）通信システムでは、セルサーチに複数段階からなるプロセスを使用する。段階１において、各基地局２は、プライマリ同期チャネル（ＰＳＣＨ:primary synchronization channel）において同じプライマリ同期コード（ＰＳＣ:primary synchronization code）を送信する。ＣＤＭＡを用いる時分割二重（ＴＤＤ:time division duplex）通信システムにおいて、ＰＳＣＨは、ケース１のセルサーチ（図２ａに示す）の場合はスロット０または一般にはＫなど１５個のタイムスロット(time slot)の１つであり、ケース２のセルサーチ（図２ｂに示す）の場合はスロット０または一般にはＫ、および８とＫ＋８など２つのタイムスロットである。各基地局は、そのＰＳＣＨタイムスロットには同じＰＳＣを送信する。段階２で使用されるセカンダリ同期コード（ＳＳＣ:secondary synchronization code)）間の干渉(interference)を低減するために、異なるタイムオフセットにて各ＰＳＣが送信される。ＰＳＣのオフセット(PSC offset)は、設定された数のチップ分(at a set number of chips)である。
【０００５】
ＵＥ４は、整合フィルタ(matched filter)を使用するなどして受信したＰＳＣについてＰＳＣＨを探すことにより、同期する基地局１２を判定する。このような探索の結果の一例を図３に示す。図３に示すように、ピーク２６1，２６2は、ＰＳＣＨ中のＰＳＣコードと高い相関がある箇所で発生している。通例、探索結果(search result)は、精度を高めるために複数のフレームにわたって蓄積(accumulate)される。その蓄積された結果を用いて、ＰＳＣＨ中のＰＳＣピーク位置(PSC peal location)を判定(determine)する。
【０００６】
再び図２ａおよび図２ｂを参照すると、各基地局２は、各基地局が送信するＰＳＣと共に、ＴＤＤのケース１および２のどちらでも、３つなどのセカンダリ同期コード（ＳＳＣ:secondary synchronization code）を同時に送信する。各基地局２が送信したＳＳＣを使用して、セルで使用されるコードグループ(code group)およびフレームタイミング(frame timing)などのセルパラメータ(cell parameter)を識別(identify)する。ＵＥ４は通例、相関器(correlator)を使用して、段階１で識別された各ＰＳＣピークにおけるＳＳＣと、それらに変調されたデータとを検出する。ＵＥ４は、同報制御チャネル(broadcast control channel)を読み取る。ＩおよびＩＩどちらのタイプでもＴＤＤの段階ＩＩＩにおいて、通例、ＵＥ４は、その同報チャネルで使用されるミッドアンブル(midamble)を検出し、その後、その同報チャネルを読み取る。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した初期セルサーチシステム(initial cell search system)の欠点は、上記第２段階（ＳＳＣ検出）のパフォーマンス(performance)が受信信号(received signal)の品質(quality)によって左右され、その信号の品質が不良(poor quality)である場合には偽の検出(false detection)が行われる可能性があることである。従来のシステムでは、段階１の実行が成功(successful execution of step 1)しても第２段階はそこから利益(benefit)を得られない。
【０００８】
したがって、上記第２段階のパフォーマンスが受信した入力信号のみによって決定されることのない、より正確なＳＳＣ検出が得られる、初期セルサーチシステムが必要とされる。
【課題を解決するための手段】
【０００９】
本発明によるシステムおよび方法では、システムフレーム(system frame)内で基地局固有(base station specific)のセカンダリ同期コード（ＳＳＣ:secondary synchronization code）を送信するのと併せて、プライマリ同期チャネル(primary synchronization channel)により共通(common)のプライマリ同期コード（ＰＳＣ:primary synchronization code）をそれぞれが送信する複数の基地局を有する通信システムにおいて、ユーザ機器（ＵＥ:User Equipment）と基地局と間に通信リンクを確立する。ＵＥでは、少なくとも１つの基地局からＰＳＣおよびＳＳＣを含む入力信号を受信する。ＵＥは、その入力信号を分析して、１システムフレーム(system frame)分の長さに対応した継続時間(duration)を有する選択された期間内で受信されたＰＳＣを検出し、その選択された期間内で最も強いＰＳＣの相対的な位置(relative location)を判定(determine)する。次いで、その入力信号を処理して、少なくともその判定されたＰＳＣ位置(determined PSC location)からＰＳＣを除去する。次いで、処理した信号から、判定された位置についてのセカンダリ同期コード（ＳＳＣ:secondary synchronization code）を検出する。そして、検出されたＳＳＣを使用することにより通信リンク(communication link)
を確立する。
【発明を実施するための最良の形態】
【００１０】
図面を参照して好ましい実施形態を説明する。図面中、同様の要素は同様の参照符号によって表す。
【００１１】
本発明の好ましい実施形態による初期セルサーチシステム１０を図４に示す。このシステム１０は、ユーザ機器（ＵＥ）と基地局との間で最初の同期(initial synchronization)を達成するために、段階１プロセッサ(step 1 processor)１２、相殺デバイス(cancellation device)１８、段階２プロセッサ(step 2 processor)１４、および段階３プロセッサ(step 3 processor)１６を含む。
【００１２】
初期セルサーチアルゴリズムの段階１は、段階１プロセッサ１２を使用して達成される。図４は、段階１プロセッサの一実施例を示すが、他の実施例を使用することも可能である。段階１プロセッサ１２は、階層ゴレイ相関器（ＨＧＣ:Hierarchical Golay Correlator）２１およびＰＳＣ判定デバイス(PSC decision device)２２を含む。段階１プロセッサ１２の目的は、１つまたは複数のフレーム分のサンプルにわたって最も強い基地局のＰＳＣを見つけることである。チップサンプルされた入力信号(chip sampled input signal)ＩをＵＥで受信し、ＨＧＣ２１によって処理する。このＨＧＣ２１は、連続したチップ位置(consecutive chip location)にあるＰＳＣと入力信号Ｉとの間の相関プロセス(correlation process)の複雑性(complexity)を低減させた実施例である。ＨＧＣ２１の出力は、ＨＧＣ２１が検出した基地局についての、検出されたＰＳＣパワーレベル(detected PSC power level)の大きさ(magnitude)を表す。受信パワーレベル(received power level)が高い基地局のＰＳＣは、フレーム中にピークとして現れる。ＨＧＣ２１の出力は、ＰＳＣ判定デバイス２２へ入力される。
【００１３】
ＰＳＣ判定デバイス２２はＨＧＣ２１に結合されており、１フレーム分のチップ(a frame worth of chips)における各チップについて、ＨＧＣ２１が出力する相関値(correlation value)を受け取る。１フレーム分のチップ(a frame's worth of chips)がシステムフレーム(system frame)に相当すること(equivalent)が好ましく、一例として３８，４００個のチップに相当する。当業者に知られるように、このシステムフレームは、本明細書で開示するものよりも、多くても少なくてもよい。
【００１４】
判定デバイス２２は、所定数のフレームＮにわたってＨＧＣ２１から渡される各チップの相関値を記憶し、各チップの相関値を平均する。一例として、１システムフレームは４チップ分の長さで、Ｎ＝２である。ＨＧＣ２１は、４チップについてそれぞれ相関値Ａ１、Ｂ１、Ｃ１、およびＤ１を出力する。判定デバイス２２は、これらの値を記憶し、ＨＧＣ２１から各チップの次のフレームの相関値Ａ２、Ｂ２、Ｃ２、およびＤ２の出力を受け取る。次いで、各チップの相関値を平均する（すなわちＡ1＋Ａ2／２；Ｂ1＋Ｂ2／２；Ｃ1＋Ｃ2／２；Ｄ1＋Ｄ2／２）。
【００１５】
ひとたび判定デバイス２２が、１フレーム中の各平均相関チップ(each average correlation chip in a frame)について、平均相関値(average correlation value)を見つけると、それらフレームの最大平均の位置(the position of the maximum average of the frames)を判定し、その値を決められた閾値(determined threshold)と比較する。この閾値(threshold)は、受信機における雑音レベル（すなわち、干渉＋熱雑音）に基づく。雑音推定器(noise estimator)２４は、補助ＨＧＣ(auxiliary HGC)（図示せず）を有する。この補助ＨＧＣは、ＰＳＣおよびＳＳＣとの相互相関(cross correlation)が非常に低いコードに基づいている。雑音推定器のＨＧＣは、システムフレーム中のすべてのチップについて、雑音推定値(noise estimate)を計算する。雑音推定器は、ＨＧＣ２１と同じ数のフレームで繰り返し適用され、推定されるＰＳＣＨ位置(estimated PSCH location)を取り囲んだウィンドウにおいていくつかの雑音推定値を平均化する。このウィンドウサイズは好ましくは約１２８、すなわちＰＳＣＨ位置(PSCH location)の両側(both side)にそれぞれ６４チップであることが好ましい。当業者には理解されるように、このウィンドウサイズは１２８より大きくても、あるいは小さくてもよい。  最大平均値(maximum average)が閾値より大きい場合、判定デバイス２２は、その最大平均値の位置(maximum average location)に関連した基地局の送信パターン(transmission patter)がケース１であるか、ケース２であるかを判定する。この判定は、最大位置＋（８＊２５６０）または最大位置＋（７＊２５６０）におけるチップの相関値(correlation value of the chip)を比較することによって行う。その値が閾値よりも大きい場合、送信パターンはケース２となる。そうでない場合、送信パターンはケース１である。
【００１６】
最大位置(maximum location)の値が閾値より小さい場合、段階１プロセッサ１２は、閾値より大きい相関値が見つかるか、失敗条件(failed condition)が満たされるまで、入力信号の処理を続ける。当業者に知られるように、判定プロセッサ２２は、最も強いＰＳＣコードの位置を判定するのに多くの方法を利用することができる。最大位置が見つかると、判定プロセッサ２２は、その位置とＰＳＣを相殺デバイス１８および段階２プロセッサ１４に転送する。
【００１７】
相殺デバイス１８は、段階１プロセッサ１２および段階２プロセッサ１４に結合されており、最大位置、ＰＳＣ、および入力信号Ｉを受け取り、入力信号ＩからＰＳＣを減じる。この減算により、入力信号Ｉにおける最大位置でのチップから、そのＰＳＣが除去(eliminate)される。入力信号ＩからのＰＳＣの減算は、干渉の相殺などいくつかの相殺方法(cancellation method)の１つによって行うことができる。干渉の相殺(interference cancellation)を使用する(using)場合、ＰＳＣは、干渉構築デバイス(interference construction device)（図示せず）を使用することにより、入力信号Ｉに対するその寄与分の推定値(an estimate of its contribution to the input signal I)に変換される。受信されたＰＳＣの寄与分(received PSC's contribution)は、減算器(subtractor)などにより減算される。その結果として得られる信号は、最大位置での入力信号Ｉから除去されたＰＳＣの寄与分(PSC's contribution)を有している。符号多重化システム(code multiplexing system)では、１つのコードが他のコードに対しするノイズとして現れる。したがって、ＰＳＣは本質的にＳＳＣに対してノイズである。その結果、入力信号ＩからＰＳＣを相殺すると、段階２プロセッサ１４は、ＳＳＣおよびスロットオフセット(slot offset)を、より高い精度と速度で探し出す(locate)することができる。
【００１８】
段階２プロセッサ１４は、相殺デバイス１８、段階１プロセッサ１２、および段階３プロセッサ１６に結合されており、相殺デバイス１８から修正された入力信号(modified input signal)を、段階１プロセッサ２２からＰＳＣの位置(location of the PSC)を受け取る。
【００１９】
図５は段階２プロセッサ(step 2 device)の一例を示しているが、この他のデバイスも使用することができる。この段階２プロセッサは、相関器(correlator)３１、高速アダマール変換デバイス（ＦＨＴ:fast Hadamard transform device）３３、位相推定デバイス(phase estimator device)３７、デ・ローテートデバイス(derotate device)３４、アキュムレータ３６、および判定デバイス(decision device)３９を含む。ＰＳＣの位置が段階１プロセッサ１２により決定されているので、段階２プロセッサ１４は、段階１プロセッサ１２から入力される最大位置(maximum location)のＳＳＣを探す(search)だけでよい。この段階において、ＵＥは、最大位置にある基地局に関連したコードグループ(code group)とｔoffsetを識別(identify)する。段階２プロセッサ１４はまた、インターリーブされた２フレームの期間内(within the interleaving period of two frames)でフレームインデックス番号(frame index number)を判定(determine)し、スロットインデックス(slot index)（ＫまたはＫ＋８）を判定(determine)する。当業者に知られているように、この段階で判定されるｔoffsetにより、ＵＥを、スロット境界（bocr(i)=c(i)*z(i),i...,255undary）と同期させることが可能になる。修正された入力信号およびＰＳＣの位置(position of the PSC)は相関器３１に入力される。相関器３１は、ＦＨＴ３３および相殺デバイス１８に結合されており、受信した入力信号と、ＰＳＣ位置にある長さ２５６チップのコード(length 256 chip code)との相関を取って、１６個の相関値(16 correlation values)を得る。このコードＣRは、最初のＳＳＣ，Ｃ1、およびマスキングシーケンス(masking sequence)Ｚのチップ乗算(chip multiplication)によりチップから得られる。これを次に示す。
【００２０】
cr(i)=c1(i)*z(i)，  i=0,...,255                式１
【００２１】
上記のコードを使用することにより、１６個の複素相関値(complex correlation value)ＲC（Ｋ）が得られる。ＲC（Ｋ）は、次の式２により得られる。
【００２２】
【数１】
2004533784.tif 000003
【００２３】
ここでｔcpは、段階１プロセッサ１２から得るＰＳＣ位置(PSC position)であり、Ｎは、平均化に使用されるＰＳＣＨタイムスロットの最大数(maximum number of PSC time slots)である。
【００２４】
相関器３１の出力から得られる相関値はＦＨＴ３３に供給される。ＦＨＴ３３は、相関器３１およびデ・ローテートデ・ローテーションデバイス(derotate device)３４に結合され、１６個のＳＳＣと受信信号の相関に対応した、１６個の複素相関値を得る。すなわち、
【００２５】
【数２】
2004533784.tif 000004
【００２６】
当業者に知られているように、Ｒc（Ｋ）’のＦＨＴを得ることは、マスクされていないＳＳＣ(unmasked SSC)と受信信号(received signal)の相関を取ることと等価(equivalent)である。これは、１６個のＳＳＣが特殊な構造(special structure)であるために可能になる。ケース１の信号(case 1 signal)は６個のＳＳＣを使用し、ケース２の信号(case 2 signal)は１２個のＳＳＣを使用することに留意されたい。４つのＳＳＣは使用されない。
【００２７】
位相推定器３７は、修正済みのチップサンプルされた受信信号(modified chip sampled signal)と、ＰＳＣ位置(PSC position)を段階１プロセッサ１２から受け取る。ＰＳＣ位置における段階１ＨＧＣ(step 1 HGC)２１の出力は、ＰＳＣと、そのＰＳＣ位置における受信信号との相関に対応している。この複素相関値(complex correlation value)が位相推定器３７への入力となる。この位相推定器３７において、複素相関値が正規化(normalize)され、次いで共役化(conjugate)される。この位相推定は、ＳＳＣのデ・ローテーション(derotation of SSC)のために必要とされる。
【００２８】
デ・ローテートデバイス３４は、位相推定器３７およびＦＨＴ３３に結合されており、ＦＨＴ３３から１６個のＳＳＣを、位相推定器３７から位相の推定を受け取る。デ・ローテートデバイス３４は、ＦＨＴ３３の出力をデ・ローテート(derotate)する。デ・ローテーション位相(derotation phase)は、ＰＳＣの位相(phase of the PSC)である。複素相関値は、その位相と複素乗算(complex multiplied)される。
【００２９】
次いで、デ・ローテートされた相関値(derotated correlation value)はアキュムレータ３６に転送される。アキュムレータ３６は、デ・ローテートデバイス３４および段階２判定デバイス(step 2 decision device)３９に結合されている。デ・ローテートされた相関値(derotated correlation value)は、次の式４に従って、２の期間(period of two)（ケース１の場合）または４の期間(period of four)（ケース２の場合）でＮ回繰り返して(N iteration)コヒーレント的(coherently)に加算される。
【００３０】
【数３】
2004533784.tif 000005
【００３１】
ここでＮは、信頼できる信号値(reliable signal value)を得るための最大繰り返し回数(muximum number of iteration)であり、Ｋは、使用されるＳＳＣの数(number SSCs used)（ケース１ではＫ＝６、ケース２ではＫ＝１２）であり、Ｌは、ＰＳＣＨの周期数(periodicity)（ケース１ではＬ＝２、ケース２ではＬ＝４）である。これらの相関値は、ゼロに初期設定される。決定変数(decision variable)は、ＳＳＣ送信パターン(SSC transmission pattern)に従って、その相関値から形成される。
【００３２】
アキュムレータ３６で得られたこの決定変数は、判定デバイス(decision device)３９に転送される。ケース１では６４個の決定変数、３２個のコードグループ、および２つのフレームインデックスがある。ケース２では、１２８個の決定変数、３２個のコードグループ、２個のフレームインデックス、および２つのスロット（ＫまたはＫ＋８）がある。判定デバイス３９は、すべての決定変数を順次（１つずつ）比較する。この方式は、決定変数の数が多くないので効率的であり、それほどの複雑性を伴わずに実施することができる。最大の決定変数が属する(belong)送信パターン(transmission pattern)は、ケース１および２のコードグループ番号と、ケース２のＰＳＣＨスロットインデックスを示している。
【００３３】
次いでｔoffset、スクランブリングコードグループ番号(scrambling code group number)、ＳＳＣ、およびＰＳＣの位置が段階３プロセッサ１６(step 3 processor)に転送される。この段階３プロセッサ１６は、段階２プロセッサ１４に結合されており、ＵＥによって使用されるミッドアンブル(midamble)とプライマリスクランブリングコード(primary scrambling code)を検索(retrieve)する。段階２プロセッサ１４により検索されるコードグループ番号は、４つのセルパラメータ(cell parameter)と関連している。したがって、コードグループ番号の識別(identification)により、セルが使用するミッドアンブルコードが識別される。コードグループに関連した４つのセルパラメータは、表１に示すように、システムフレーム番号（ＳＦＮ:system frame numbers)）により循環(cycle)される。
【００３４】
【表１】
2004533784.tif 000006
【００３５】
図６は、例示的な段階３プロセッサ１６を示す。ここでは段階３プロセッサの一例を図示するが、どのような段階３プロセッサを使用してもよい。段階３プロセッサ１６は、相関デバイス(correlation device)４１、アキュムレーションデバイス(accumulation device)４２、および判定デバイス(decision device)４３を含む。相関デバイス４１には、段階２プロセッサ１４からコードグループとフレームインデックスが転送され、かつ、この相関デバイス４１には、段階１プロセッサ１２からＰＳＣ位置(PSC position)が転送される。周期的なウィンドウサイズ(periodic window size)ｐＷＳおよびマルチパスウィンドウサイズ(multipath window size)ｍｐＷＳも相関デバイス４１へ入力される。相関デバイス４１により、入力信号Ｉは、コードグループに関連した４つのミッドアンブルとの相関が取られる。この相関は、Ｐ−ＣＣＰＣＨ上のＷＳ３計算された候補ミッドアンブル位置(WS3 calculated candidate midamble location)で行われ、この位置は、コードグループのｔoffset、周期的ウィンドウサイズｐＷＳ、およびマルチパスウィンドウサイズｍｐＷＳにより決定される。ここで、ＷＳ３＝ｐＷＳ＋２ｍｐＷＳである。
【００３６】
基本的なミッドアンブルコード(basic midamble code)は、ＳＦＮ（奇数／偶数）に応じて切り替わる。ＳＦＮが偶数である場合、相関デバイス４１は、基本的なミッドアンブルコードに対して相関を取る。ＳＦＮが奇数である場合、相関デバイス４１は、循環するミッドアンブルコード(cycled midamble code)に対して相関を取る。たとえば、コードグループ０の場合、相関デバイス４１は、偶数のＳＦＮについてはミッドアンブルコード０，１，２および３に対して相関を取り、奇数のＳＦＮについてはミッドアンブルコード１，０，３および２に対して相関を取る。セルサーチ(cell search)ではＳＦＮは分からないが、段階２プロセッサ１４により見つけられるフレームインデックス（１または２）に基づいてＳＦＮが偶数であるか奇数であるかが分かることに留意されたい。
【００３７】
相関デバイス４１は、４×ＷＳ３の相関を計算する。周期的ウィンドウ(periodic window)は、相関デバイス４１が最大相関(maximum correlation)を見つけること、を可能にしている。マルチパスウィンドウの目的は、最大量のマルチパス(maximum amount of multipath)を含むように、ＰＳＣＨ位置(PSCH position)を調整(adjust)することである。これは、最も強いマルチパス成分(strongest multipath component)が最初の重要なマルチパス成分(first significant multipath component)でない場合に必要となる場合がある。
【００３８】
相関デバイス４１からの相関値出力(correlation value output)は、相関デバイス４１および判定デバイス４３に結合されたアキュムレーションデバイス４２に転送される。このアキュムレーションデバイス４２は、所定数のフレームＮ３にわたって相関値を蓄積(accumulate)する。初期セルサーチ(initial cell search)ではフレーム境界(frame boundary)が分からないので、この初期セルサーチシステムでは通例フレームの代わりに３８４００個のチップ（２５６０チップ×１５スロット）からなるブロックを使用していることに留意されたい。アキュムレーションデバイス４２は、相関値を表す複素数の実数部と虚数部の絶対値を加算することにより決定変数(decision variable)を形成する。決定変数は、対応する相関値の大きさの尺度(magnitude measure)である。より信頼性の高い判定を得るために、これらの決定変数は、Ｎ３回だけ繰り返して蓄積されることができる。ここで、Ｎ３は、信頼性ある信号対ノイズ比レベルを得るための、最大繰り返し回数(maximum number of iterations)である。
【００３９】
アキュムレーションデバイス４２によって生成された決定変数は、判定デバイス４３に転送される。この判定デバイス４３は、アキュムレーションデバイス４２に結合されており、単純な連続的な比較(sequential comparison)により最大の決定変数を判定する。最大の決定変数は、そのセルに使用する基本的ミッドアンブルに対応している。識別されたミッドアンブルに関連したスクランブリングコード番号が、そのセルのスクランブリングコードである。そのスクランブリングコードは、その後ブロードキャストチャンネルの処理(broadcast channel processing)のために、ＵＥによって利用される。
【００４０】
図７は、初期セルサーチシステム(initial cell search system)の流れ図を示す。ＵＥは、共通のダウンリンクチャネル(common downlink channel)により入力信号を受信する（ステップ６０１）。段階１プロセッサ１２は、最も強い基地局に関連したＰＳＣの位置を検出する（ステップ６０２）。段階１プロセッサ１２は、そのＰＳＣを相殺デバイス１８に転送する（ステップ６０３）。相殺デバイス１８は、入力信号Ｉから段階１プロセッサ１２によって検出されたＰＳＣを減算し（ステップ６０４）、その修正した信号を段階２プロセッサ１４に転送する（ステップ６０５）。相殺デバイス１８からの修正された入力信号と段階１プロセッサ１２からのＰＳＣの位置とを用いて、段階２プロセッサ１４はＳＳＣを検索(retrieve)し、最も強い基地局に関連したｔoffsetおよびコードグループ番号を判定(determine)する（ステップ６０７）。そのコードグループ番号は段階３プロセッサ１６に転送される（ステップ６０８）。段階３プロセッサ１６は、そのコードグループ番号からミッドアンブルとプライマリスクランブリングコードを検索する（ステップ６０９）。これらのコードは、基地局と同期するためにＵＥにより使用される（ステップ６１０）。
【００４１】
初期セルサーチでは２番目のステップが最も弱い部分(the weakest)なので、段階２プロセッサ１４に入力される信号からＰＳＣを相殺すること(cancellation of the PSC)により、よりクリーンな信号(cleaner signal)が得られ、その結果として、ＳＳＣの時間の推定がより正確(better estimation of the SSCs time)になる。この結果、より正確な(accurate)スロットオフセット(slot offset)およびコードグループ番号の判定(determination)が得られる。最終的には、この手順により、ＵＥによる偽の検出の回数(the number of false detection)が減る。
【００４２】
図８は、第２の実施形態を示す。図１のシステムと同様に、この第２の実施形態のシステムも相殺デバイス１８2を利用して、段階３プロセッサ１６による処理の前に、入力信号ＩからＰＳＣおよびＳＳＣを減じる。段階２(step 2)では、ＰＳＣが除去された入力信号(a PSC removed input signal)を受信せず、代わりに、段階３プロセッサ１６に入力される修正された信号により、検出された基地局のミッドアンブルとコードグループを、より正確に検出することができる。
【００４３】
図９は、第３の実施形態を示す。この第３の実施形態では、相殺デバイス１８1および１８2を利用して、初期セルサーチシステム１０の精度(accuracy)を高めている。相殺デバイス１８1は、段階２プロセッサ１４の前段に置かれており、入力信号中の検出された位置(the detected location in the input signal)からＰＳＣを除去する。相殺デバイス１８2は、段階３プロセッサ１６の前段おいてＳＳＣを除去する。
【図面の簡単な説明】
【００４４】
【図１】
無線通信システムを示す図である。
【図２ａ】
ケース１における物理同期チャネル（ＰＳＣＨ）を示す図である。
【図２ｂ】
ケース２における物理同期チャネル（ＰＳＣＨ）の図である。
【図３】
ＰＳＣＨ中のピークを示す図である。
【図４】
本発明による初期セルサーチシステムを示すブロック図である。
【図５】
段階２プロセッサの例示的ブロック図である。
【図６】
段階３プロセッサの例示的ブロック図である。
【図７】
本発明による初期セルサーチシステムを示す流れ図である。
【図８】
初期セルサーチシステムの第２の実施形態を示すブロック図である。
【図９】
初期セルサーチシステムの第３の実施形態を示すブロック図である。
【図１】
2004533784.tif 000007
【図２ａ】
2004533784.tif 000008
【図２ｂ】
2004533784.tif 000009
【図３】
2004533784.tif 000010
【図４】
2004533784.tif 000011
【図５】
2004533784.tif 000012
【図６】
2004533784.tif 000013
【図７】
2004533784.tif 000014
【図８】
2004533784.tif 000015
【図９】
2004533784.tif 000016
【国際公開パンフレット】
2004533784.tif 000017
2004533784.tif 000018
2004533784.tif 000019
2004533784.tif 000020
2004533784.tif 000021
2004533784.tif 000022
2004533784.tif 000023
2004533784.tif 000024
2004533784.tif 000025
2004533784.tif 000026
2004533784.tif 000027
2004533784.tif 000028
2004533784.tif 000029
2004533784.tif 000030
2004533784.tif 000031
2004533784.tif 000032
2004533784.tif 000033
2004533784.tif 000034
2004533784.tif 000035
2004533784.tif 000036
2004533784.tif 000037
2004533784.tif 000038
【国際調査報告】
2004533784.tif 000039