(57)【要約】集積回路装置の背面から形成されるコンタクト（１４６）は、集積回路装置の第１の表面上にある第１の導電層（１１４）と、装置の第２の表面（１４１）上にある第２の導電層とを含む。これら２つの導電層は、２つの導電層を隔てる半導体基板（１１０）を通じた開口部（１４４）により結合される。背面コンタクト（１４６）をもたらすための方法は、第１の導電層（１１４）を形成する工程と、半導体基板（１１０）を通る開口部（１４４）を形成して第１の導電層（１１４）の下側（１１６）のうち少なくとも一部を露出する工程と、導電性材料（１５０）で開口部（１４４）を満たして集積回路装置の背面から第１の導電層（１１４）への電気的接触をもたらす工程とを含む。
2004506324.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置における電気的構造体であって、前記構造体は半導体装置内の電気的相互接続（１１４）に電気的に結合された端部と、接触領域（１５２）と、前記端部および接触領域（１５２）に電気的に結合された中間部とを有し、前記電気的構造体は、
接触領域（１４６）が半導体装置の背面（１４１）上に形成され、
中間部（１５０）が、半導体装置の基板部（１１０）を通じ接触領域（１５２）と端部との間に延びることを特徴とする、電気的構造体。
【請求項２】
半導体装置であって、
第１および第２（１４１）の表面を有する半導体基板（１１０）と、
基板（１１０）の第１の表面の少なくとも一部の上に形成される誘電体層（１１２）と、
誘電体層（１１２）の少なくとも一部の上に形成された第１の導電層（１１４）と、
基板（１１０）の第２の表面（１４１）の少なくとも一部の上に形成される第２の導電層と、
半導体基板（１１０）および誘電体層（１１２）を通る開口部（１４４）により第１および第２の導電層を結合する接続部とを含む、半導体装置。
【請求項３】
半導体基板（１１０）および誘電体層（１１２）を通る開口部（１４４）は、基板（１１０）の第２の表面（１４１）と実質的に垂直な側壁（１４３）を含む、請求項２に記載の半導体装置。
【請求項４】
半導体装置（１１０）を通る開口部（１４４）はさらに、基板（１１０）の第２の表面（１４１）付近にある先細りの端縁（１４９）を含む、請求項３に記載の半導体装置。
【請求項５】
側壁（１４３）は、誘電体層（１１２）と、半導体基板（１１０）の少なくとも一部とを通じて延びる、請求項４に記載の半導体装置。
【請求項６】
接続部と第１の導電層（１１４）との間にあるクラッド界面をさらに含む、請求項２に記載の半導体装置。
【請求項７】
コンタクトを形成するための方法であって、
半導体基板（１１０）の第１の表面上に誘電体層（１１２）を形成する工程と、
誘電体層（１１２）上に導電性相互接続（１１４）を形成する工程と、
基板（１１０）および誘電体層（１１２）に開口部（１１４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する工程と、
導電性材料（１５０）で開口部（１４４）を満たして導電性相互接続（１１４）への電気的接触を与える工程とを含む、方法。
【請求項８】
基板（１１０）および誘電体層（１１２）を通じ開口部（１４４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する前記工程は、
半導体基板（１１０）の第２の表面（１４１）上にマスク（１４０）を形成する工程を含み、前記マスク（１４０）はその中にマスク開口部（１４２）を含み、前記露出する工程はさらに、
マスク開口部（１４２）を通じ基板（１１０）および誘電体層（１１２）に対し異方性エッチングを行なう工程を含む、請求項７に記載の方法。
【請求項９】
基板（１１０）および誘電体層（１１２）に対し異方性エッチングを行なう前記工程の前に、マスク開口部（１４２）を通じて基板（１１０）に等方性エッチングを行なう工程をさらに含む、請求項８に記載の方法。
【請求項１０】
導電性相互接続（１１４）と導電性材料（１５０）との間にクラッド界面を形成する工程をさらに含む、請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は一般的に半導体製造技術に関し、より特定的に、集積回路装置のための背面コンタクト、およびこの背面コンタクトを製造するための方法に関するものである。
【０００２】
【背景技術】
半導体業界では、マイクロプロセッサや記憶装置などの集積回路装置の動作速度を増大させる強い要望が常にある。この要望は、ますます高速で動作するコンピュータおよび電子装置に対する消費者の要求によって生じている。この速度増大への要求の結果、半導体素子たとえばトランジスタのサイズは減少し続けてきた。すなわち典型的な電界効果トランジスタ（ＦＥＴ）の多くの構成要素、たとえばチャネル長、接合深さ、およびゲート誘電体の厚みなどが減少した。たとえばＦＥＴのチャネル長が小さければ、その他すべての要因が等しい場合トランジスタの動作速度は上がる。このため、典型的なトランジスタの構成要素のサイズまたは規模を減少させ、トランジスタ、およびこのようなトランジスタを組込む集積回路装置の全体的な速度を増大させることが常に求められてきた。これに加え、典型的なトランジスタの構成要素のサイズまたは規模を減少させることにより、所与のウェハ面積で製造可能なトランジスタの密度および数もまた増加し、こうしてトランジスタ当りの全体的な原価、およびこのようなトランジスタを組込む集積回路装置の原価の低減が行われてきた。
【０００３】
集積回路の製造では、多くの層が「サンドイッチ」様に上下に形成される。これら層は、半導体材料、絶縁材料、および導電性材料たとえば金属を含む。一般的な集積回路は、１０層から１２層もの異なった層を含み得るが、これら層のうち６層または７層が金属層であり得る。一般に、金属層はパターニングされて電気的相互接続または導体を形成し、これら導体は、電力および信号、たとえば制御信号、アドレス信号およびデータ信号などを運び、これらを集積回路全体に送り届ける。
【０００４】
図１は集積回路装置の概略的な断面図を例示する。半導体基板１０はシリコンであっても、またはその他の好適な材料であってもよく、集積回路を形成するための基礎を形成する。基板１０の上にトランジスタが形成され、このようなトランジスタはたとえばゲート１１を含み得る。ゲート１１は典型的に薄い絶縁層（図示せず）で半導体基板から隔てられ、ドープ多結晶シリコンまたはポリシリコンなどの導電性材料を含み得る。半導体装置製造の技術で周知のように、ポリシリコン材料は基板１０の表面（これは典型的に薄い酸化物層によりポリシリコン材料から隔てられる）上に堆積または他で形成され、次にパターニングされてトランジスタゲートを形成し得る。
【０００５】
基板１０およびゲート１１の上には、誘電体または絶縁体の層１２、たとえば二酸化シリコン層などが形成され得る。半導体集積回路の製造では通常、絶縁層１２の上に導電性材料層が形成され、これにパターニングおよびエッチングを行ない導電性相互接続１３および１４を形成する。典型的に導電性相互接続は金属から形成される。相互接続１３は、導電性材料１５たとえば金属によってゲート１１と電気的に結合され得る。半導体集積回路製造の分野では周知のように、誘電体層１２を通じてバイアが形成されることがあり、このバイアは金属などの導電性材料で満たされ得るが、これは相互接続１３および１４を形成するのに用いる導電層の形成前または形成中に行なわれ得る。こうして集積回路装置の異なったレベルで導電層間に電気的相互接続がもたらされ得る。
【０００６】
相互接続１３および１４の上には、第２の誘電体または絶縁体の層１６が形成される。層１２と同様、層１６は二酸化シリコンまたはその他の好適な材料を含み得る。また層１２および層１６、ならびに後に論じる追加的な誘電体層は、たとえばＣＶＤおよびスピンオン法など任意の好適な公知の技術で、集積回路上に形成され得る。誘電体層１６の上には、やはり金属などの別の導電層が形成され、パターニングされてさらなる相互接続２０および２１をもたらし得る。図１に示すように、相互接続１４および２０はバイアを介し導電性材料１９によって電気的に結合され得る。相互接続２０および２１の上にはさらに別の誘電体または絶縁体の層２２があり、これもまた二酸化シリコンなど好適な絶縁材料を含み得る。
【０００７】
絶縁層２２の上にはさらなる導電層および誘電体層が形成されて、たとえば相互接続２３、２４、２６および２９、ならびに誘電体層２５および２８を形成し得る。集積回路の製造がほぼ完了すると、パッド３１などのコンタクトパッドが集積回路上に形成されることになる。これらコンタクトパッドは、パス（ｐａｔｈ）３２およびリード３３により集積回路のさまざまな点、たとえば相互接続１３に結合される。パス３２は、基板１０の上にある層のうち少なくともいくつかを通りエッチングすることで形成され得る。たとえば図１に示すように、パス３２は誘電体層１６、２２、２５および２８の各々を通じエッチングで形成され、こうしてリード３３、コンタクト３１および相互接続１３間の電気的接続が容易になる。同様に、集積回路装置全体で集積回路装置のさまざまな層を通じ類似のパス３２がエッチングで形成され、さまざまな金属または導電性の層にある選択された電気的相互接続と接触する。コンタクトパッド３１、リード３３およびパス３２は、集積回路への電力供給を容易にすることも、または集積回路を出入りする信号のための経路を提供することもある。たとえば、コンタクトパッド３１、リード３３およびパス３２によって集積回路のさまざまな部分に直流電圧をかけることができる。さらに、コンタクトパッド３１、リード３３およびパス３２によって、データ入出力信号、アドレス信号およびさまざまな制御信号を集積回路に与えることも、またはここから取り戻すこともできる。
【０００８】
図１に例示のように、コンタクトパッド３１とさまざまな金属層との間の電気的パス３２は、集積回路装置の最上面３４から、さまざまな誘電体層を通り下方へ経路付けられ、接触すべき特定の導電層または相互接続に至る。集積回路が複雑になるとその密度は増大する。したがって集積回路上の相互接続を含む素子間の空間は小さくなる。さらに、製造プロセスで用いられる導電層が多くなるほど、選択された層または相互接続への接触パス３２の経路付けは複雑で窮屈なものになる。これに加え、電力消費を低減する努力がなされているにもかかわらず、現代の装置の多くは以前よりも多くの電流を必要とし、この増大した電流は典型的に電気的パス３２によって運ばれる。
【０００９】
この状況をさらに悪化させることに、電力は典型的に集積回路で最も下の金属層まで経路付けられなければならない。このような状況下では接触パス３２の経路付けで数多くの問題が生じる。たとえば、集積回路内の隣接する素子間および相互接続間の空間が小さいため、電気的パス３２の断面積は小さくなければならない。集積回路がより複雑になり、より多くの層を用いるようになると、電気的パス３２の長さは大きくなる。電気的パス３２の断面積が減少しその長さが大きくなると、これが電流の流れに対して呈する抵抗は大きくなり、その結果として、とりわけ熱の発生が大きくなる。
【００１０】
この発明は、上述の問題のうち１つ以上を克服、または少なくともその影響を減少させることに向けられたものである。
【００１１】
【発明の開示】
この発明の一局面では、半導体装置は第１および第２の表面を有する半導体基板と、半導体基板の第１の表面上に形成された絶縁層と、絶縁層の上に形成された第１の導電層と、基板の第２の表面上に形成された第２の導電層と、半導体基板を通る開口部により第１および第２の導電層を結合する接続部とを含む。
【００１２】
この発明の別の局面では、集積回路装置上に背面コンタクトを形成するための方法が提供され、この方法は、半導体基板の第１の表面上に誘電体層を形成する工程と、誘電体層の上に導電性相互接続を形成する工程と、基板および誘電体層に開口部を形成して導電性相互接続の少なくとも一部を露出する工程と、開口部を導電性材料で満たして導電性相互接続への電気的接触を与える工程とを含む。
【００１３】
この発明は、添付の図面との関連で以下の記載を参照することにより理解されるであろう。
【００１４】
この発明はさまざまな変形および代替形が可能であるが、その特定の実施例を図面で例示しここで詳細に説明する。しかしながら、ここでの特定の実施例の説明は開示された特定の形にこの発明を限定することを意図しておらず、逆に、前掲の特許請求の範囲で定められたこの発明の精神および範囲内にあるすべての変形物、均等物および代替物を包含することが意図されていると理解されるべきである。
【００１５】
【発明の実施の形態】
以下、この発明の例示的な実施例を記載する。明瞭にするため、この明細書では実際の実現例の特徴をすべては記載しない。当然のことながら、このような実際の実施例のうちいずれを開発する際にも、システム関連および業務関連の制約に従うなど、実現例ごとに異なるであろう開発者の特定の目標を達成するためには、実現例に特有な多くの決断が必要となる。さらに、このような開発努力は、複雑で時間をとるものであるにもかかわらず、この開示の利益を享受する当業者にとっては単純作業となってしまうことが理解されるであろう。
【００１６】
この発明に従う背面コンタクトおよびこのようなコンタクトの製造方法を例示する実施例が図２〜８で示される。図面中、半導体集積回路のさまざまな領域および構造は、極めて精密で鮮明な形状および輪郭を有するように示されているが、当業者であれば、これら領域および構造は図面に示すように精密なものではないことが認識できるであろう。しかしこの発明を例示するためこれら添付の図面を含めている。
【００１７】
この発明は一般的に、半導体集積回路装置の製造に向けられたものである。当業者がこの出願書類を熟読すれば容易に明らかであろうように、この方法はたとえばＮＭＯＳ、ＰＭＯＳ、ＣＭＯＳなどさまざまな技術に適用可能であり、論理回路、記憶装置などを含むさまざまな装置に容易に適用可能であるが、これら装置に限定はされない。
【００１８】
図２は集積回路装置の一部の断面図を示す。基板１１０の上には、導電性材料たとえば不純物が与えられたポリシリコンなどからなるゲート１１１が形成される。典型的に、ゲート素子などのゲート１１１は、薄い絶縁層（図示せず）で基板１１０から隔てられる。ゲート１１１の上には二酸化シリコンなどの誘電体層１１２が形成される。誘電体層１１２は、さまざまな公知の材料および技術、たとえばＣＶＤ、スピンオン法などを用いて形成され得る。層１１２の上には、金属などの別の導電層が堆積または他で形成され得る。周知のパターニングおよびエッチング技術を用いて導電性のトレースまたは相互接続１１３および１１４が形成され得る。これら相互接続１１３および１１４は、集積回路装置のさまざまな部分間での導電性の通路または相互連絡として機能できる。隣接する導電層または相互接続間の連絡を容易にするために、エッチングで誘電体層１１２を通るバイアが形成されて導電性材料１１５で満たされ、こうしてゲート１１１と相互接続１１３との間の電気的接続を完全にすることができる。基板１１０上に多数の誘電体層および導電層を形成すること、およびバイアを用いてさまざまな導電層間の連絡を容易にすることは周知であり、半導体製造の当業者であれば理解されることである。
【００１９】
相互接続１１３および１１４を形成するのに用いる導電層の形成後、かつ集積回路製造プロセスの完了前に、この発明に従う背面コンタクト１４６（図３を参照）が形成され得る。背面コンタクト１４６の形成は、相互接続１１３および１１４がその導電層からパターニングされて形成される前でも、またはその後でもよい。図２に示すように、フォトレジストまたはその他の好適な材料を用いて基板１１０の背面１４１上にマスク１４０を形成できる。この明細書中で用いる「背面」という用語は、典型的な誘電体層および導電層が形成される基板１１０の表面とは反対にある基板１１０の表面を指す。フォトレジストまたはその他のマスキング材料は周知の技術を用いてパターニングされマスク１４０に開口部１４２が形成され得る。この後、異方性エッチングを行なうためのさまざまな公知の技術のうちいずれかを用い、マスク１４０の開口部１４２の下にある基板１１０および誘電体層１１２の部分を通じ開口部１４４を形成できる。シリコン基板を通じエッチングを行なうには、たとえば臭化水素（ＨＢｒ）、塩素（Ｃｌ）および酸素（Ｏ２）の組合せ、またはＳＦ６およびアルゴンの組合せが適当であろう。二酸化シリコン材料などの誘電体層１１２を通るエッチングには、ＣＦ４、ＣＨＦ３およびアルゴンの組合せが適当なエッチング環境を提供するであろう。これに代えて、フルオロカーボンを含む他のガスの組合せも有効であろう。これらエッチングの化学的手法およびその他の適当な化学的手法および技術は、当業者にとって周知であり理解されるものである。開口部１４４は側壁１４３を有し、これは基板１１０の表面１４１と実質的に垂直である。開口部１４４が導電性相互接続１１４に達するまで異方性エッチングを継続して行なう。
【００２０】
図３を参照して、開口部１４４を形成するための異方性エッチングに続き、マスク１４０は基板１１０の表面１４１から除去される。開口部１４４の側壁１４３に沿って、特に露出した基板の付近、および基板１１０の表面１４１の上に絶縁膜が形成され得る。この絶縁膜を形成するためには、たとえば酸化的環境で選択的な堆積または成長の工程を使用しても、または薄い絶縁膜を堆積してもよい。側壁１４３に沿って、および表面１４１の上にわたり絶縁層を形成するためのこれらおよび他の適当な技術は、当業者にとって周知であり理解されるものである。堆積技術などいくつかの周知の技術のうちいずれかを用い、基板１１０の表面１４１の上にわたり、および開口部１４４の中に導電性材料を形成し、基板１１０の表面１４１上に導電層を形成することができる。この後、周知の堆積およびパターニング技術を用い背面コンタクト１４６を形成でき、これにより、基板１１０および誘電体層１１２を通じ開口部１４４を満たす導電性材料によって、背面コンタクト１４６と相互接続１１４との電気的接続が容易となる。開口部１４４を満たしコンタクト１４６を形成するのに用いられる導電性材料は、たとえばタングステン、アルミニウムまたは銅など任意の好適な導電性材料であり得る。銅を用いる場合には、金属の相互接続１１４の底面を銅の電解析出のための触媒作用面として用いることができる。開口部１４４には、ここで導電性材料を形成するのに先立ち、たとえばチタニウム、窒化チタニウム、または他の高融点金属もしくは高融点金属窒化物からなるバリア層もまた形成され得る。これに加え、開口部１４４が導電性材料で満たされる前に、相互接続１１４の下面１１６を洗浄する必要がある。たとえば、プリクリーンエッチングまたはＲＦプリクリーンとして知られる方向性エッチングを用いることができる。アルゴンプラズマ環境での方向性スパッタエッチングが下面１１６を適当に洗浄するであろう。開口部１４４の断面はどのような所望の形状またはサイズであってもよい。
【００２１】
図４は背面コンタクト１４６を形成するための代替的方法を示す。フォトレジストまたはその他の好適なマスキング材料を用いて基板１１０の背面１４１上にマスク１４０を形成でき、マスク１４０はパターニングされ、ここを通る開口部１４２が形成される。等方性エッチングプロセスが開口部１４２を通じて行なわれ、基板１１０に開口部１４８Ａが生じる。この工程はその性質において等方性であるため、エッチングによりマスキング層１４０の下がえぐられて基板１１０に先細りのファセット端縁１４９Ａが形成される。図４に示す特定の実施例では、等方性エッチングの工程は開口部１４８Ａを形成するために十分長い間行なわれるが、基板１１０全体を通じエッチングするまでは行なわれない。むしろ基板１１０の開口部１４８Ａの深さ１４７Ａは、開口部１４８Ａ付近の基板１１０の厚みよりも小さい。
【００２２】
図５で示す別の実施例では、開口部１４８が実質的に基板１１０全体を通じて延びるまで等方性エッチングが継続して行われ得る。この特定の実施例では、開口部１４８Ｂ、およびこれに従い先細りのファセット端縁１４９Ｂは実質的に基板１１０全体を通じて延びるが、絶縁層１１２に対し実質的に進入しない。換言すると、この実施例では、開口部１４８Ｂの深さ１４７Ｂは、開口部１４８Ｂ付近の基板１１０の厚みとほぼ等しい。さらにこの特定の実施例では、開口部１４８Ｂの深さ１４７Ｂが図４の開口部１４８Ａの深さ１４７Ａよりも大きいため、開口部１４８Ｂの幅もまた図４の開口部１４８Ａの幅よりも大きい。こうして、図５に示すような先細りのファセット端縁１４９Ｂがこの実施例で形成される。たとえばＮＦ３またはＣＦ４を用いたドライプラズマプロセスが適当であろう。これに代えて、ＳｉエッチングのためにＨＮＯ３とＨＦとの組合せ、またはＳｉＯ２エッチングのためにＮＨ４Ｆ、ＨＦおよび水の組合せを用いた、湿式化学プロセスも適当であろう。当業者にとっては、これらプロセスおよび有利に用いられ得るその他のプロセスは公知であり、理解されるであろう。
【００２３】
図６はこの発明のさらに別の実施例を示し、ここでマスク１４０の開口部１４２を通る等方性エッチングは、基板１１０全体を通じ絶縁層１１２内へと進み、ファセット端縁１４９Ｃを有する開口部１４８Ｃが形成される。この実施例では、開口部１４８Ｃの深さ１４７Ｃは、開口部１４８Ｃ付近の基板１１０の厚みよりも大きい。先細りのファセット端縁１４９Ｃは誘電体層１１２内へ延びる。使用可能な例示のエッチングプロセスは先に論じられており、当業者にとっては公知であり理解されるものである。
【００２４】
図７は、図４に示した処理に続くさらなる処理を示す。基板１１０に開口部１４８Ａを形成する等方性エッチングに続き、マスク１４０の開口部１４２および開口部１４８Ａを通じ異方性エッチングが行なわれて開口部１５０を形成するが、これは基板１１０の残る部分を通り、さらに絶縁層１１２全体を通って相互接続１１４に至る。この第２のエッチング工程は異方性であるため、開口部１５０は基板１１０の表面１４１と実質的に垂直な側壁１４３を含む。適当な異方性エッチング技術の例は先に論じた。図５および図６で示す実施例では、異方性エッチングは誘電体層１１２またはその一部のみを通じ開口部１５０を形成する。再び図７を参照して、開口部１５０をもたらすための異方性エッチングに続き、基板１１０の表面１４１からマスク１４０が除去される。
【００２５】
図８を参照すると、先に図３との関連で例示および説明したコンタクト１４６の形成と類似の態様で導電性材料１５１を用い開口部１５０を満たしてコンタクト１５２を形成できる。上述のように、開口部１５０の側壁に対し、および基板１１０の表面１４１に対して絶縁薄膜が形成され得る。開口部１５０を満たしコンタクト１５２を形成するのに用いる材料１５１は、相互接続１１４を形成するのに用いる導電性材料と同じ種類とは限らないので、２つの材料間にはクラッド層が必要になることがある。相互接続１１４の下面１１６の被覆には、高融点金属または高融点金属窒化物を用いることができる。次に高融点金属または高融点金属窒化物は、相互接続１１４の導電性材料と、コンタクト１５２の導電性材料１５１との間の界面となることができる。
【００２６】
図７の開口部１５０および開口部１４８Ａ（ならびにそれぞれ図５および図６の開口部１４８Ｂおよび１４８Ｃ）を満たすための代替的な方法は電気めっき法を含み、ここで相互接続１１４（または基板１１０に対して、もしくはこの上にある他の適当な構造物）は陽極源と結合され、一方で浴は陰極源と結合される。浴はたとえば硫酸銅および硫酸を含み得る。
【００２７】
基板１１０の背面からマスク１４０を除去した後、かつ開口部１５０の側壁１４３に対し、および基板１１０の表面１４１上に絶縁層を（もし形成するのであれば）形成した後、上述の陽極接続および陰極接続を正しい位置に置き、基板１１０の表面１４１を浴内に浸漬し得る。浴からの導電性材料は相互接続１１４の下側にめっきをして開口部１５０を満たすことになる。めっきする行為を継続し、開口部１４８Ａ（または場合に応じて１４８Ｂもしくは１４８Ｃ）を満たし、さらに基板１１０の表面１４１上に導電層を形成する。この後、先ほどと同様に、周知の技術を用いて導電性材料にパターニングおよびエッチングを行なってコンタクト１５２を形成することができる。
【００２８】
この発明のコンタクトを形成するための準備として、さまざまな周知の技術のいずれかを用いて基板ウェハを薄くすることもある。基板を薄くすることで、基板を通じコンタクト開口部を形成するためのエッチング工程をより急速に行なうことができる。一般に背面コンタクトは、ウェハまたは集積回路を上から下まで全体にわたり処理する前に形成しても、またはその後に形成してもよい。この発明の背面コンタクトおよび方法を用いることで、コンタクトの断面を先行技術のコンタクトと比べて大きくすることができる。さらに基板の表面から、関心が向けられる相互接続へのコンタクトの長さは、一般に先行技術のコンタクトと比べてより短くなる。したがって、このコンタクトが電流の流れに対して呈する抵抗は低くなり、ここで発生する放散すべき熱は少なくなる。最後に、この発明の背面コンタクトを採用した集積回路の実装は、マルチダイ構成の実装と類似の態様で行なわれ得る。
【００２９】
ここで開示した特定の実施例は単に例示的なものであり、ここにおける教示の利益を享受する当業者にとって明らかである、異なってはいるが均等の態様で、この発明を変形し実施することが可能である。さらに、前掲の特許請求の範囲に記載された以外に、ここに示す構成または設計の詳細への限定は意図されていない。したがって、ここに開示した特定の実施例は変更および変形が可能であり、このような変更すべてがこの発明の範囲および精神内と考えられることは明らかである。したがって、ここで請求される保護は前掲の特許請求の範囲に記載される。
【図面の簡単な説明】
【図１】従来の集積回路を示す概略的な断面図である。
【図２】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図３】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図４】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図５】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図６】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図７】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【図８】この発明に従う背面コンタクト、およびこの背面コンタクトを形成するための方法の、一実施例を示す概略的な断面図である。
【国際公開パンフレット】
2004506324.tif 000003
2004506324.tif 000004
2004506324.tif 000005
2004506324.tif 000006
2004506324.tif 000007
2004506324.tif 000008
2004506324.tif 000009
2004506324.tif 000010
2004506324.tif 000011
2004506324.tif 000012
2004506324.tif 000013
2004506324.tif 000014
2004506324.tif 000015
【国際公開パンフレット（コレクトバージョン）】
2004506324.tif 000016
【手続補正書】
【提出日】平成14年9月27日(2002.9.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板（１１０）を含む半導体装置であって、前記半導体基板は第１の表面と、背面である第２の表面（１４１）と、第２の表面（１４１）上にある背面コンタクト（１４６）とを含み、前記半導体装置は、
基板（１１０）の第１の表面の少なくとも一部の上に形成された誘電体層（１１２）と、
誘電体層（１１２）の少なくとも一部の上に形成された第１の導電層（１１４）と、
基板（１１０）の第２の表面（１４１）の少なくとも一部の上に形成された背面コンタクト（１４６）を含む第２の導電層と、
半導体基板（１１０）および誘電体層（１１２）を通る開口部により第１および第２の導電層を結合する接続部とを含むことを特徴とする、半導体装置。
【請求項２】
半導体基板（１１０）および誘電体層（１１２）を通る開口部（１４４）は、基板（１１０）の第２の表面（１４１）と実質的に垂直な側壁（１４３）を含む、請求項１に記載の半導体装置。
【請求項３】
半導体装置（１１０）を通る開口部（１４４）はさらに、基板（１１０）の第２の表面（１４１）付近にある先細りの端縁（１４９）を含む、請求項２に記載の半導体装置。
【請求項４】
側壁（１４３）は、誘電体層（１１２）と、半導体基板（１１０）の少なくとも一部とを通じて延びる、請求項２に記載の半導体装置。
【請求項５】
接続部と第１の導電層（１１４）との間にあるクラッド界面をさらに含む、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
半導体装置に背面コンタクトを形成するための方法であって、前記方法は以下の工程を含むことを特徴とし、前記工程は、
半導体基板（１１０）の第１の表面上に誘電体層（１１２）を形成する工程と、
誘電体層（１１２）上に導電性相互接続（１１４）を形成する工程と、
基板（１１０）および誘電体層（１１２）に開口部（１１４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する工程と、
導電性材料（１５０）で開口部（１４４）を満たして導電性相互接続（１１４）への電気的接触を与える工程とを含む、方法。
【請求項７】
基板（１１０）および誘電体層（１１２）を通る開口部（１４４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する前記工程は、
半導体基板（１１０）の第２の表面（１４１）上にマスク（１４０）を形成する工程を含み、前記マスク（１４０）はその中にマスク開口部（１４２）を含み、前記露出する工程はさらに、
マスク開口部（１４２）を通じ基板（１１０）および誘電体層（１１２）に対し異方性エッチングを行なう工程を含む、請求項６に記載の方法。
【請求項８】
基板（１１０）および誘電体層（１１２）に対し異方性エッチングを行なう前記工程の前に、マスク開口部（１４２）を通じて基板（１１０）に等方性エッチングを行なう工程をさらに含む、請求項７に記載の方法。
【請求項９】
基板（１１０）および誘電体層（１１２）を通る開口部（１４４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する前記工程は、
半導体基板（１１０）の第２の表面（１４１）上にマスク（１４０）を形成する工程を含み、前記マスク（１４０）はその中にマスク開口部（１４２）を含み、前記露出する工程はさらに、
マスク開口部（１４２）を通じて基板（１１０）に等方性エッチングを行なう工程と、
マスク開口部を通じて誘電体層（１１２）に異方性エッチングを行なう工程とを含む、請求項６に記載の方法。
【請求項１０】
誘電体層（１１２）に対し異方性エッチングを行なう前記工程の前に、誘電体層（１１２）に等方性エッチングを行なう工程をさらに含む、請求項９に記載の方法。
【請求項１１】
導電性相互接続（１１４）と導電性材料（１５０）との間にクラッド界面を形成する工程をさらに含む、請求項６から１０のいずれかに記載の方法。
【請求項１２】
基板（１１０）および誘電体層（１１２）に開口部（１４４）を形成して導電性相互接続（１１４）の少なくとも一部を露出する前記工程の前に、基板（１１０）を薄くする工程をさらに含む、請求項６から１１のいずれかに記載の方法。
【請求項１３】
導電性材料で開口部を満たして導電性相互接続への電気的接触を与える前記工程の前に、開口部（１４４）の側壁（１４３）上に絶縁層を形成する工程をさらに含む、請求項６から１２のいずれかに記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
ＥＰ−Ａ−０　９２６　７２３では、超小型集積電子装置で表から裏へのコンタクトを形成するためのプロセスが開示されており、このプロセスは、半導体材料本体の裏側から貫通孔を形成する工程と、電気的隔離材料からなり、貫通孔の壁を横方向に覆う孔絶縁層を形成する工程と、導電性材料のスルーコンタクト領域を形成する工程とを含み、この領域は孔の内側の孔絶縁層を横方向に覆い、かつその少なくとも一部は本体の下面の上に延び、このプロセスはさらに、スルーコンタクト領域を覆う保護層を形成する工程と、本体の上面の上に延びる接続構造体を形成する工程とを含み、この接続構造体はスルーコンタクト領域と電気的構成要素との間でこれらと電気的に接触する。
ＵＳ−Ａ−６　０７５　７１２では、チップの背面に電気的コンタクトパッドがあるフリップチップが開示されている。半導体基板は、第１の表面、および第１の表面とは反対にある第２の表面を含む。第１の表面内には回路素子が形成される。複数のバンプコンタクトが第１の表面上に位置付けられ、回路素子と接続される。やはり回路素子と接続されるボンディングパッドは第２の表面内またはその上に位置付けられる。
この発明は、上記の２文書のいずれに開示のものとも異なった態様で、上述の問題のうち１つ以上を克服、または少なくともその影響を減少させることに向けられたものである。
【発明の概要】
この発明の第１の局面に従うと、第１の表面と、背面である第２の表面と、第２の表面上にある背面コンタクトとを有する半導体基板を含む半導体装置であって、基板の第１の表面の少なくとも一部の上に形成された誘電体層と、誘電体層の少なくとも一部の上に形成された第１の導電層と、基板の第２の表面の少なくとも一部の上に形成された背面コンタクトを含む第２の導電層と、半導体基板および誘電体層を通る開口により第１および第２の導電層を結合する接続部とを含むことを特徴とする、半導体装置が提供される。
この発明の第２の局面に従うと、半導体装置に背面コンタクトを形成するための方法であって、半導体基板の第１の表面上に誘電体層を形成する工程と、誘電体層上に導電性相互接続を形成する工程と、基板および誘電体層に開口を形成して導電性相互接続の少なくとも一部を露出する工程と、導電性材料で開口部を満たして導電性相互接続への電気的接触をもたらす工程とを含むことを特徴とする、方法が提供される。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
ここで開示した特定の実施例は単に例示的なものであり、ここにおける教示の利益を享受する当業者にとって明らかである、異なってはいるが均等の態様で、この発明を変形し実施することが可能である。さらに、前掲の特許請求の範囲に記載された以外に、ここに示す構成または設計の詳細への限定は意図されていない。




【国際調査報告】
2004506324.tif 000017
2004506324.tif 000018