(57)【要約】集積回路内にサブリソグラフィックィフィーチャーを形成するプロセスである。このプロセスは、パターニングおよびパターン現像後で、下地層をパターン化する前に、フォトレジスト層（１６）を変質させる過程を含む。前述の変質されたフォトレジスト層（１６）は、垂直方向および横方向において異なるエッチング速度を有する。改変されたフォトレジスト層（１６）は、プラズマエッチングでトリミングされる。トリミングされたフォトレジスト層（１６）に含まれるフィーチャーは、その横方向のサイズが、サブリソグラフィックサイズとなっている。
2004530922.tif 000002
【特許請求の範囲】
【請求項１】
基板（１２）上に配置されたフォトレジスト層（１６）にパターン化されたフィーチャー（５４）をトリミングする方法であって、前記フィーチャーは、最上部（５８）と、側面とを含むものであり、
前記フォトレジスト層上にパターン化された前記フィーチャー（５４）の最上部（５８）を変質させて、変質された最上部を形成するする過程と、
前記フォトレジスト上にパターン化されたフィーチャをトリミングしてトリミングされたフィーチャを形成する過程と、を有し、
前記最上部の変質によって、前記フィーチャにおける垂直トリミング速度は、横方向トリミング速度よりも遅くされている、方法。
【請求項２】
前記垂直トリミング速度は、電子ビーム（５２）のドーズ量の関数であり、変質された最上部の垂直方向の厚みは、前記電子ビームの電流または加速電圧の関数である、請求項１記載の方法。
【請求項３】
前記トリミングされたフィーチャの横方向のサイズ（６４）がサブリソグラフィックサイズである請求項１記載の方法。
【請求項４】
集積回路製造方法であって、
少なくとも一つのフィーチャーを含む、パターン形成されたフォトレジスト層（１６）の現像を行う過程を有し、
前記パターン形成されたフォトレジスト層（１６）の変質を行って、前記少なくとも一つのフィーチャー（５４）の最上部（５８）および底部（６０）を形成する過程を有し、前記最上部（５８）のエッチング速度は、前記底部のエッチング速度とは異なっており、
前記フォトレジスト層（１６）をエッチングして、前記少なくとも一つのフィーチャー（５４）を、その横方向サイズがサブリソグラフィックサイズ（６４）となり、かつパターンの一体性を維持するために十分な垂直膜厚となるように変化させる過程と、を含む方法。
【請求項５】
前記変質させる過程は、前記最上部（５８）を構成する材料の官能基が分解されるまで、当該最上部（５８）において架橋反応を行わせる過程を含む、請求項１または４記載の方法。
【請求項６】
前記変質させる過程は、電子ビームに対して前記フォトレジスト層（１６）をフラッド露光させる過程を含む請求項１または４記載の方法。
【請求項７】
前記パターンが形成されたフォトレジスト層のエッチングでは、前記最上部（５８）のエッチングと、前記底部（６０）の横方向のエッチングと、がなされる、請求項４記載の方法。
【請求項８】
前記最上部（５８）のエッチング速度と膜厚の少なくとも一方に応じて、電子ビームに関するパラメータを選択する過程を含む請求項４記載の方法。
【請求項９】
サブリソグラフィックサイズ（６９）のフィーチャー（５４）を有する集積回路であって、前記フィーチャ（５４）は、
基板（１２）上に配置されたフォトレジスト層（１６）上に、マスクまたはレチクル（１８）によるパターンとリソグラフィで用いられる波長での放射とによって前記フィーチャー（５４）のパターンを形成する過程と、
前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）を現像する過程と、
前記フォトレジスト層（１６）の少なくとも一部分を変質させて、前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）の最上部分（５８）が、前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）の底部（１６０）とは異なるエッチング速度を有するようにする過程と、
前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）をサブリソグラフィックサイズ（６４）にトリミングする過程と、
前記フォトレジスト層（１６）上にパターン化されて前記トリミングされた前記フィーチャー（５４）を前記基板（１４）に転写する過程と、を有するプロセスにより形成され、更に、前記基板内の前記フィーチャー（６８）がサブリソグラフィックとなっている、集積回路。
【請求項１０】
前記変質させる過程では、さらに前記最上部（５８）を形成するために電子ビーム（５２）で前記フォトレジスト層（１６）を硬化する、請求項１６記載の方法。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
本願は、オコロアニャンウ（Ｏｋｏｒｏａｎｙａｎｗｕ）その他によって出願された米国出願番号０９／８１９，６９２（代理人ドケットＮo.３９１５３／４０４（Ｆ０９４３））「電子ビーム安定化によるパターン化された形状破壊を防止するプロセス」（Process for Preventing Deformation of Pattered Photoresist Features by Electron Beam stabilization）」、及び米国出願番号０９／８２０，１４３（代理人ドケットＮo.３９１５３／４０５（Ｆ０９４５））「パターン化されたフォトレジストフィーチャーのＳＥＭ検査および分析を向上させる過程」（Improving SEM Inspection and Analysis of Paterned Photoresist Features）及び米国出願番号０９／８１９，３４４（代理人ドケットＮo.３９１５３／４０６（Ｆ１０６１））「集積回路デバイスフィーチャーの臨界次元サイズを減少するためのプロセス」（Process for reducing the Critical Dimensions of Intergrated Circuit ）及びガブリエル（Gabriel）その他によって出願された米国出願番号０９／８１９，３４３（代理人ドケットＮo.３９１５３／２９８（Ｆ０７８５））「横面トリミングを容易に実行するための選択されたフォトレジスト硬化剤」（Selective Photoresist Hardening to Faciliate Lateral Trimming）及び米国出願番号０９／８１９，５５２（代理人ドケットＮo.３９１５３／３１０（Ｆ０７９７））「超薄膜フォトレジストのエッチング安定性を向上させるプロセス」（Process for Improving the Etch Stability of Ultra-Thin Photoresist）に基づいた出願であり、これらの出願の内容は、参照として本願に包含される。
【技術分野】
【０００２】
本発明は、概して集積回路（ＩＣ）の製造に関する。より具体的には、改変されたフォトレジスト表面を用いて幅方向寸法がサブリソグラフィックィレベルとなっているＩＣフィーチャの製造に関する。
【背景技術】
【０００３】
半導体もしくは集積回路（ＩＣ）業界では、ＩＣのさらなる高性能を達成するために、また製造コストを削減するためにデバイスの密度をより一層高くしてかつチップをより小さくしたＩＣを製造することを目的としている。大型回路に関するこの趣旨は、回路サイズおよびデバイスフィーチャのさらなる小型化を必要としている。電界効果型トランジスタ（field-effect transistor：ＦＥＴ）におけるゲート長および導線幅のような構造サイズを減少させるこの能力は、リソグラフィのパフォーマンスにより推進される。
【０００４】
ＩＣ製造技術では、フォトマスク（マスクとも称される）もしくはレチクルがよく使用される。半導体ウェハ上にイメージを形成するために放射がマスクもしくはレチクルを通して施されるかもしくは離れて照射される。概略的に前述のイメージは、ウェハ上のフォトレジスト材料のような材料層上に投影されて、パターン化される。次に前述のパターン化されたフォトレジスト材料は、ドーピング領域、析出領域、エッチング領域、およびもしくは他のＩＣ構造の領域を限定するために用いられる。前述のパターン化されたフォトレジスト材料は、また導線もしくは前述ＩＣの金属層と関連する導線パッドの領域も限定する。さらに、このパターン化されたフォトレジスト材料は、アイソレーション領域、トランジスタゲート、もしくは他のデバイス構造および構成要素の限定が可能である。
【０００５】
前述のフォトレジスト材料上にイメージもしくはパターンを転写するためにリソグラフィシステムは、一つ以上の波長で電磁放射もしくは光を照射するために構成された光源を含む。この光源は、３６５ナノメータ（以下nmと称する）、２４８nm、およびもしくは１９３nmの波長で放射を発生する。このような放射によってパターン化されたフォトレジスト材料は、放射の波長に対応するように選択される。好適には、放射が投射されるこのフォトレジスト材料の領域では、次の展開プロセス工程において適切に溶解可能もしくは溶解不可能になるような光化学的改変が起こる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＩＣデバイスのサイズが減少するにつれて、従来のリソグラフィ技術において可能なものよりも更に小さなサイズでの形成を行う必要がでてきている。サブリソグラフィックィデバイスサイズ、即ち通常のリソグラフで形成されるデバイスのサイズよりも小さいサイズを達成するための１つの方法は、パターン化されたフォトレジスト材料上に形成されるフィーチャを、下地層上にパターン化される前に減縮する、あるいは“トリミング”することである。この方法は、通常、レジストトリムもしくはトリミングプロセスと称され、トリミングされたフィーチャのサイズが、マスクもしくはレチクルを用いてリソグラフィでパターン化されたオリジナルのフィーチャよりも小さくなるようにする。
この方法では、パターン化されたフォトレジスト材料の一部をプラズマエッチングを用いて除去する。従来のレジストトリミングプロセスでは、パターン化された前述のフォトレジスト材料の側面あるいはラテラル(lateral)面だけでなく最上面もエッチングされるように、パターン化された前述フォトレジスト材料の全面にプラズマが照射される。
従って、幅方向のサイズをさらに減少させるために（即ち、さらに側面をエッチングして、接触線のようなフィーチャの幅を減少させるために）トリミング時間は長くなり（すなわち、パターン化されたフォトレジスト材料はより長い時間、プラズマエッチングに露光される）、パターン化されたフォトレジスト材料の膜厚も減少される。残念なことに、パターン化された前述のフォトレジスト材料を十分に減縮させると、フォトレジストの膜が残らないか、もしくは、その後のプロセス、例えばエッチングプロセスを通して下地層に転写するようなプロセス、を実施するために十分な膜厚が残らなくなってしまう。
【０００７】
フォトレジストの薄膜化のこのような課題に対処するために、フォトレジスト材料の膜をより厚くすることが行われている。フォトレジスト材料の膜を厚くするのは、トリミングプロセスの際に起こるレジスト薄膜化に対抗するためであるが、フォトレジスト材料の膜を厚くすると、パターンの変形およびもしくは不完全なパターン転写が起こりやすくなる。フィーチャの解像度は、ある程度、露光もしくはリソグラフィ波長に逆比例することから、フォトレジスト材料のパターン化における露光波長をより短くすることが望ましい（例えば１５７nm、１２６nm、もしくは１３.４nm）。現在では、具体的にそのような短い露光波長に適したフォトレジスト材料は存在しない。その代わりに、従来で２６５nm、２４８nm、もしくは１９３nmリソグラフィにおいて用いられたフォトレジスト材料が使用されている。これらの長い波長のフォトレジスト材料は、露光波長が短くなると、単位厚みあたりの光線の吸収が大きくなる。前述のようにフォトレジスト材料を厚くすると、放射される波長が短くなるにつれてますます不透明になり、上述の材料の膜厚全体にわたって必要とされる光化学変化が生じない。フォトレジスト材が膜厚となるに従って、材料の全膜厚を通して不完全なパターン転写が起こりやすくなってしまう。
【０００８】
一方、たとえ完全なパターン転写が実行されたとしても、（前述のフォトレジスト材料内にかなり狭軌なフィーチャを達成するために）長時間のトリミングにより、パターン形状破壊、パターン曲折、もしくはパターン破損のようなパターン変形を起こす可能性がある。パターン化されたフィーチャにおけるパターン変形は、アスペクト比（すなわち、パターン化されたフィーチャーの高さ対幅の率）の関数となっているので、フォトレジスト材料が膜厚であるほど、結果としてパターン変形を起こしやすい。従って、フォトレジスト材料の膜厚を従来の厚みとすると、垂直方向の厚みの消耗量の関係から、横方向のトリミング量が少なくなる。特にプラズマエッチングによっても、パターン化されたフィーチャを狭くするのに伴ってフォトレジストが薄くしてしまうので、トリミングプロセスは、パターン化された十分な膜厚の層が後続のプロセス（例えば、ポリシリコンゲート形成のように下地層にパターンを転写するエッチングプロセス）のために確実に残るように、横方向の厚みがぎりぎりまで減少する以前の段階でストップされなくてはならない。一方では、トリミング開始時におけるフォトレジスト材料層を厚くして、長時間のトリミングを可能にした場合では、パターン転写が不完全になること、及び／又はパターン変形が生じることが問題となる。
【０００９】
従って、従来のフォトレジストトリミングプロセスを最大限に利用するためのプロセスが必要である。更に、後続のリソグラフィプロセスに関してフォトレジスト材料を、パターン変形、不完全な転写、もしくは垂直面での厚さが不十分な膜の発生に関連することなくフォトレジスト材料上にパターン化されたフィーチャーを横方向のトリミングを行うためのさらなるプロセスが必要である。さらにまだ、従来のリソグラフィフォト技術、手段、材料、もしくは設備に大きな改変をすることなく、また、実質的に処理能力を減少することなく、サブリソグラフィックィフィーチャーを形成するためのプロセスが必要である。
【課題を解決するための手段】
【００１０】
本発明の一形態は、フォトレジスト層上にパターン化されたフィーチャーをトリミングする方法に関する。前述のフォトレジスト層は、基板上に配置され、前述のフィーチャは、最上部と側面を有する。この方法は変質された最上部を形成するために前述のフォトレジスト層上にパターン化されたフィーチャーの最上部を変質させる過程を含む。前述の方法はさらにトリミングされたフィーチャを形成するためにフォトレジスト層上にパターン化されたフィーチャーをトリミングする過程を含む。垂直面でのトリミング速度および側面でのトリミング速度は前述のフィーチャと関連している。最上部が改質されていることで、垂直面でのトリミング速度は、側面のトリミング速度より遅くなる。
【００１１】
他の形態では、集積回路製造プロセスに関する。このプロセスはパターン化されたフォトレジスト層を現像させて、少なくとも１つのフィーチャーの最上部と底部を形成するために前述のフォトレジスト層を変質させる過程を含む。パターン化されたフォトレジスト層は、少なくとも１つのフィーチャーを含む。前述の最上部のエッチング速度は、底部のエッチング速度とは異なるようにされている。このプロセスは、さらに横方向の寸法をサブリソグラフィックサイズとするための、およびパターンの完全性を保持するため垂直面での十分な膜厚を有するために少なくとも１つのフィーチャーを改変するためにパターン化されたフォトレジスト層をエッチングする過程を含む。
【００１２】
さらに他の形態は、サブリソグラフィックのフィーチャーを有する集積回路に関する。このフィーチャーは、基板上に配置されたフォトレジスト層上のフィーチャーをパターニングし、前述のフォトレジスト層上にパターン化されたフィーチャーを現像し、フォトレジスト層の少なくとも一部分を変質させるプロセスによって形成される。前述のフィーチャーは、リソグラフィ波長での放射、およびマスクもしくはレチクル上に施されたパターンに従い、パターン化される。フォトレジスト層上のフィーチャの最上部は、フォトレジスト層上にパターン化されたフィーチャの底部とは相違するエッチング速度を有するように変質される。このプロセスは、さらにフォトレジスト層にパターン化されたフィーチャを、サブリソグラフィックサイズにトリミングして、フォトレジスト層上のトリミングされたフィーチャを基板に転写する過程を含む。
【発明を実施するための最良の形態】
【００１３】
上記の各形態は、添付した図面を参照することで以下の詳細な記載によってより完全に理解できるであろう。なお、図面において、同じ構成要素には同じ参照番号を付している。
図１に、リソグラフィシステム１０内のウェハ１３が示される。リソグラフィシステム１０は、チャンバ５０と、光源２２と、コンデンサレンズアッセンブリ２４と、マスクもしくはレチクル１８と、対物レンズアッセンブリ２６と、およびステージ１１を有する。リソグラフィシステム１０は、リソグラフィカメラもしくはステッパーユニットでよい。例えば、リソグラフィシステム１０は、ＡＳＭＬによって製造されたＰＡＳ５０００／９００シリーズの機器、シリコンバレーグループ（Silicon Valley Group）によって製造されたマイクロスキャンＤＵＶシステム、もしくは韓国の会社インテグレイテッドソリューションズ会社によって製造されたＸＬＳ属マイクロリソグラフィシステムでよい。
【００１４】
ウェハ１３は基板１２と、層１４と、およびフォトレジスト層１６とを有する。フォトレジスト層１６は、層１４上に配置されて、層１４は、基板１２上に配置される。ウェハ１３は集積（ＩＣ）回路全体のウェハもしくはＩＣウェハの一部分であってもよい。ウェハ１３はメモリ、プロセスユニット、入出力デバイス等のようなＩＣの一部分であってもよい。基板１２はシリコン、ガリウムヒ素、ゲルマニウム、もしくは他の基板材料のような半導体基板であってよい。基板１２は、ライン、配線、バイアス、ドープ領域等のような１つ以上材料層およびもしくはフィーチャー層を有してよいし、さらにトランジスタ、マイクロアクチュエイタ、マイクロセンサ、キャパシタ、レジスタ、ダイオード等のようなデバイスを有してもよい。
【００１５】
層１４は、絶縁層、導体層、バリア層、もしくはエッチングされ、ドープされ、もしくは層状にされるための他の材料層であってよい。一実施形態によれば、層１４は、一層または複数層の材料で構成され、例えば、ドープされているかもしくはドープされていないポリシリコン上に有機又は非有機耐反射コーティング（ＡＲＣ）が複数交互に形成されたポリシリコンスタックにより構成される。他の例によれば、層１４は、窒化シリコン層、金属層のようなハードマスク層である。このハードマスク層は、基板１２もしくは基板１２上の層の処理のためのパターン層として用いることができる。さらに他の例によれば、層１４は、耐反射コーティング（ＡＲＣ）である。基板１２および層１４は、本発明の限定のために開示するわけではなく、また、それぞれ導体材料、半導体材料、もしくは絶縁体材料を含有してよい。
【００１６】
フォトレジスト層１６は、リソグラフィ応用に適切な様々な化学フォトレジスト含むことができる。フォトレジスト層１６は光源２２から照射される電磁放射に応じて光化学反応を有するように選択される。フォトレジスト層１６を含む材料は、なかでもマトリックス材料もしくは樹脂、センシタイザーもしくは抑制剤、および溶媒の含有が可能である。フォトレジスト層１６は、好適には化学的に増幅されて、ポジ型、ネガ型かを問わず有機質ベースのフォトレジストである。例えば、層１６は、住友化学工業株式会社により製造されたＰＡＲ７００フォトレジストを有してよい。フォトレジスト層１６は、例えば、層１４上にスピンコーティングすることによって堆積される。フォトレジスト層１６は、１.０μｍより薄い膜厚が施される。
【００１７】
リソグラフィシステム１０のチャンバ５０は、真空紫外線（vacuum ultraviolet :ＶＵＶ）リソグラフィ過程において使用されるために真空もしくは低圧チャンバとしても良い。チャンバ５０は、窒素等のような大気中のいずれの気体を含有してもよい。他の形態では、リソグラフィシステム１０は、あらゆる波長幅で電磁放射を使用するリソグラフィを含む様々なリソグラフィ過程に用いても良い。
【００１８】
光源２２は、コンデンサレンズアッセンブリ２４，マスクもしくはレチクル１８、および対物レンズアッセンブリ２６を通してフォトレジスト層１６に光もしくは電磁放射を照射する。一実施形態において、光源２２はエキシマーレーザーであり、３６５nm、２４８nm、１９３nm、もしくは１５７nmの波長を有する。他の形態では、光源２２は、紫外線（ＵＶ）、真空紫外線（ＶＵＶ）、遠紫外線（ＤＵＶ）、もしくは極紫外線域内（ＥＵＶ）で波長を有する放射の照射が可能である他の様々な光源とすることもできる。
【００１９】
アッセンブリ２４および２６は、フォトレジスト層１６上に適切にパターン放射（すなわちマスクもしくはレチクル１８上に照射されたパターンもしくはイメージにより改変された光源２２からの放射）における焦点合わせを行うためのレンズと、ミラーと、コリメータと、光線スピリッタと、およびもしくは他の光学構成要素を含む。ステージ１１は、ウェハ１３を支持して、アッセンブリ２６に対してウェハ１３を移動させる。
【００２０】
一実施形態において、マスクもしくはレチクル１８はバイナリーマスクである。マスクもしくはレチクル１８は、半透明基板２１（例；ガラスもしくは水晶）を有して、その上に不透明層もしくはパターン化された層２０（例；クロミウムもしくは酸化クロミウム）を有する。不透明層２０は、適切な回路パターン、フィーチャーもしくはデバイスに関連するパターンもしくはイメージをフォトレジスト層１６上に投影されるように提供する。他の実施形態においては、マスクもしくはレチクル１８は、減衰位相シフトマスク、代わりの位相シフトマスク、もしくは他の型のマスクもしくはレチクルとしてもよい。
【００２１】
マスクもしくはレチクル１８上のパターンもしくはイメージは、リソグラフィシステム１０を用いて、フォトレジスト層１６上にパターン化される。パターン化されたフォトレジスト層１６が現像された後、しかし層１４のような下地層上にそのようなパターンが転写される前に、図２に示される電子ビーム露光過程が実行される。ウェハ１３は、この電子ビーム露光過程でチャンバ５０から除去されて異なるチャンバ内およびもしくは異なる外部環境に散光型電子ビーム光源（flood electron beam：図示せず）のような手段で配置されることが理解されよう。
【００２２】
電子ビーム硬化過程もしくはレジスト硬化過程とも称される電子ビーム露光過程において、ウェハ１３は電子ビーム５２にフラッドライト式でさらされる。図２に、ウェハ１３の一部分の断面図、具体的には層１６上にパターン化されたラインフィーチャー５４の硬化プロセスにおける断面図が示される。一実施形態によれば、ラインフィーチャー５４は、１９３nmリソグラフィシステム１０に関して初期のもしくは公称の横方向のサイズが約１５０nmとなっている。
【００２３】
電子ビーム５２は好適には延長されたエリア電子ソース（図示されていない）から放射して、ウェハ１３全体の上に散乱露光（flood epxposed）される一様平行ビームである。この延長されたエリア電子ソースは冷陰極型を有して、イオンの衝突エネルギーによって電子ビーム５２を生成する。電子ビーム５２を生成するために適切な延長されたエリア電子ソースの一例は、エレクトロンビジョンコーポレイション（Electron Vision Corporation）によって製造されている。
【００２４】
十分なエネルギーを有する電子ビーム５２が層１６のポリマー材料を構成する分子に照射されると、その分子では、ポリマー材の官能基が完全に分解するまで化学反応、すなわち架橋結合が生じる。ラインフィーチャー５４における完全に分解した部位は、斜線型で示され最上部５８（図２参照）を有する。ラインフィーチャー５４において電子ビーム５２の浸透あるいは打ち込まれなかった部分、すなわち底部６０、は、上記照射の影響を受けないままとなる（すなわち底部６０内のポリマー官能基が完全に分解するまでの架橋結合がなされない）。底部６０は、最上部５８のすぐ下に配置される。
【００２５】
最上部５８は、底部６０とは異なる電気特性、光学特性、および材料特性を有する。ポリマー材料の官能基が完全分解すると、最上部５８の電気および光学の特性が異なるものとなり、最上部５８の密度が増して、底部６０に比較して最上部５８の空孔率が減少する。硬化された最上部５８は、硬化されない底部６０よりもエッチへの耐性が高い（侵食もしくはエッチング速度が遅いことと同値である）。従って、電子ビーム露光もしくは硬化過程（図２）に続くレジストトリミング過程（図３，図４参照）において、層１６におけるフィーチャーの横方向のトリミング量を従来よりも大きくすることができ、なおかつ、層１６の厚みが薄くなりすぎることもない。
【００２６】
図３は、レジストトリミング過程におけるウェハ１３の一部分の断面図を示す。レジストトリミング過程は、好適にはプラズマエッチング過程である。ウェハ１３は、層１６上にパターン化されたフィーチャーのサイズをトリミングする、もしくは減少させるためにプラズマエッチング剤６２にさらされる。プラズマエッチング剤６２は、Ｏ2，ＨＢｒ／Ｏ2  もしくはＣｌ2／Ｏ2のような様々なプラズマ化学エッチングを含有できる。一実施形態において、ウェハ１３は、図２の電子ビーム硬化過程と比べると異なるプロセス周囲環境にある（例えば、チャンバが異なる）。プラズマエッチング剤６２を提供するために、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌ社，もしくはフレモントのＬａｍ  Ｒｅｓｅａｒｃｈ社によって製造されるような様々なエッチングシステムを用いることができる。
【００２７】
プラズマエッチング剤６２は、最上部および側面を含む層１６上のすべての露出した表面をエッチングする。しかしながら、層１６では、部位によって、電子ビーム硬化過程におけるエッチング速度が異なる（例えば、最上部５８と底部６０）ので、層１６のすべての面においてその寸法が減少するわけではない。図３に示すようにラインフィーチャー５４の垂直方向における減少量は、横断方向の減少量よりも少ない。具体的には、最上部５８の垂直方向におけるトリミング速度は、底部６０側の側面がトリミングされる速度よりも遅いので、一時的にラインフィーチャー５４がＴ型フィーチャーとなる。図３の点線は、レジストトリミング過程が始まる前のラインフィーチャー５４を示す。
【００２８】
好適には、最上部５８の膜厚は、底部６０の横方向の所望量のトリミング完了すると同時に、実質的に最上部５８全体が消耗される、あるいはエッチングにより除去されるように選択される。最上部５８の膜厚は、電子ビーム５２の層１６内への打ち込み深さにより決定される。エネルギー、加速電圧、電子ビーム５２の電流量を変化させることにより、および／又は電子ビーム硬化過程に関連する処理ガスもしくはウェハ温度を変化させることにより、電子ビーム５２の光線浸透厚のコントロールが可能であり、換言すれば、最上部５８の膜厚の選択が可能である。近似的には、最上部５８の膜厚は、電子ビーム５２の加速電圧の関数であり、その関係は、下記のように表される。
Ｒｇ＝（０．０４６Ｖa１．７５）／ｄ
Ｒｇはビーム浸透厚（単位：ミクロン）であり、Ｖaは前述の加速電圧もしくはエネルギー（単位：ＫｅＶ）であり、ｄは目標材料、例えば層１６の密度である（単位：ｇ／ｃｍ３）。
【００２９】
層１６の硬化された部分の腐食もしくはエッチング速度は、電子ビーム５２のドーズ量によって決定される。層１６をドーズ量が約１０００μＣ／ｃｍ２である電子ビーム５２によって硬化する場合、ポリシリコンエッチングもしくは酸化エッチングプラズマケミストリを用いての層１６の硬化部分（例えば、最上部５８）におけるエッチング速度は、層１６の硬化されていないもしくは未処理の部分（例、底部６０）よりも約３５％から５０％遅くなっている。ポリシリコンエッチングは、典型的にはＨＢｒ／Ｃｌ２／Ｏ２またはＨＢｒ／Ｏ２化学エッチング剤の使用を含む。酸化物エッチングは、典型的にＣ４Ｆ８／Ａｒ／Ｏ２のようなフッ素ベースの化学エッチングを含む。
【００３０】
エッチング速度の減少は、ドーズ量が約２０００μＣ／ｃｍ２より大きくなると、飽和状態となり、それ以上はあまり変化しなくなる。図６に、ＰＡＲ７００フォトレジストを様々なドーズ量の電子ビームで硬化した場合におけるエッチング速度を示す。図６で示されるＰＡＲ７００フォトレジストは、シリコン基板上に形成されている。プロットライン１００，１０２，１０４および１０６のそれぞれは電子ビームドーズの関数としてエッチング速度を示す。プロットライン１００はＨＢｒ／Ｏ２化学エッチングにさらされたときのＰＡＲ７００フォトレジストのエッチング速度を表示している。プロットライン１０２は、ＨＢｒ／Ｃｌ２／ＨｅＯ２化学エッチングにさらされたときのＰＡＲ７００フォトレジストのエッチング速度を表示している。プロットライン１０６は、Ｃ４Ｆ８／Ａｒ／Ｏ２化学エッチングにさらされたときのＰＡＲ７００フォトレジストのエッチング速度を表示している。一実施形態によれば、化学エッチングパラメータは下記の通りである。
１．ＨＢｒ／Ｏ２化学エッチング（プロットライン１００）：１５ｍＴ、１００／２０Ｗ（ソース／バイアス）、ＨＢｒ／Ｏ２比＝１５／２５ｓｃｃｍ
２．ＨＢｒ／Ｃｌ２／ＨｅＯ２化学エッチング（プロットライン１０２）：２０ｍＴ、１００／２０Ｗ（ソース／バイアス）、ＨＢｒ／Ｃｌ２／ＨｅＯ２比＝１５０／３０／１５
３．ＨＢｒ／ＨｅＯ２化学エッチング（プロットライン１０４）：６０ｍＴ、２００／９０（ソース／バイアス）、ＨＢｒ／ＨｅＯ２／Ｈｅ比＝２００／１０／１００ｓｃｃｍである。
４．Ｃ４Ｆ８／Ａｒ／Ｏ２化学エッチング（プロットライン１０６）：６０ｍＴ、１７００Ｗ、Ｃ４Ｆ８／Ａｒ／Ｏ２比＝７／５００／２ｓｃｃｍである。
【００３１】
図４は、レジストトリミング過程（図３）の完了したときのウェハ１３部分の断面図を示す。ラインフィーチャー５４は、底部６０が横方向にトリミングされており、トップ部分５８は、プラズマエッチング剤により完全にエッチングにより除去されている。ラインフィーチャー５４は、プラズマエッチング後、その横方向のサイズ６４および垂直膜の厚みは、トリミング処理後を受けたものとなっている。例えば、初期のもしくは公称の横方向のサイズ５６が１５０ｎｍである場合、トリミングされた横方向のサイズ６４は、ほぼ７０ｎｍあるいはそれ以下であり、垂直膜厚６６は、１０００Åから６０００Åの範囲となり得る。
【００３２】
従来は、電子ビームでの硬化なしでの１９３ｎｍリソグラフィでパターン化された横方向の公称サイズが約１５０ｎｍであるフィーチャーは、エッチングプロセスのような後続プロセスにおけるフィーチャーの破壊を起こさずに約１１０ｎｍ以下にトリミングすることはできなかった（すなわち残っている層１６の膜厚が不十分なためである）。一方、レジストトリミング過程において前述の垂直方向でのレジスト膜が薄くなる速度が小さくなるように層１６のトップ部分を変質あるいは変性させることによって、層１６上にパターン化されて結果として得られたフィーチャーは、従来のレジストトリミングプロセスで達成可能であったのと同様に横方向のサイズにおけるトリミングを達成することが可能であるうえに、従来よりも厚いレジスト膜を残存させることができる。他の形態では、層１６上にパターン化されて結果として得られたフィーチャーは、そのレジスト膜厚は従来のものと同様とすることができるうえに、横方向のサイズをより狭くすることができる。レジスト膜厚が厚いことにより、トリミングされたフィーチャーが後続のプロセスにおいても損傷をうけず、下地層上に着実にパターン化される確率が高くなる。
【００３３】
図５では、図４に示されるトリミングされた前述のラインフィーチャー５４がエッチング過程によって層１４上にパターン化される。ラインフィーチャー５４において垂直方向の膜厚６６が十分に残っていることから、ラインフィーチャー５４の形状（横方向のサイズが小さくなっている）が、エッチング過程のような次に続くリソグラフィプロセス後でも残っており、パターンフィーチャー６８のパターンが層１４に形成される。フィーチャー６８は、ラインフィーチャー５４と同様の形状になり、その横方向のサイズは、トリミングされた横方向サイズ６４と同様となっている。フィーチャー６８は、これに限定される訳ではないが、導線、トランジスタゲート、絶縁線等であってもよい。
【００３４】
このようにして、従来のフォトレジスト材料、従来のフォトレジスト膜厚、およびもしくは従来のレジストトリミングプロセスを用いて、サブリソグラフィックを有する集積回路（ＩＣ）フィーチャーを形成することができる。この際、下地層へのパターン転写の際にパターンの変形もしくは形状破壊等の問題が生じることもない。さらに、レジストの膜厚が不十分であることによりパターンが分解するような破壊が発生するような事態を招くことなく、より激しいレジストトリミング（例えば、トリミング時間の延長）を行うことが可能である。現像されたフォトレジスト層１６において、フォトレジスト層１６の表面を適切に変質させたことにより、特定のビーム特性を有するように選択された電子ビームによって硬化を行うことで、フィーチャーサイズは、マスクもしくはレチクル１８上に形成されたサイズより約半分ほど減少する。
【００３５】
層１６の表面は、レジストトリミング過程の際に垂直方向のレジスト膜厚のロスを遅くするために他の様々な処理によって改変することも可能である。例えば、層１６は、パターン化及び現像の後であって、かつ、トリミングを行う前の段階で、層１６を構成する材料が不透明となる波長紫外線（ＵＶ）にさらすようにしても良い。他の例では、層１６は、Ｎ２、Ｈ２、Ａｒ、もしくは様々なフッ素、塩素、混合ガスを含有する臭素のような異方性のプラズマで硬化されてよい。更に他の例では、層１６は、現像溶液に露出される前もしくは層１６がＮ２、Ｂ、Ｐ、Ａｓ等の低エネルギー注入にさらされる前に、化学的処理を行う。
【００３６】
好適な実施形態および具体的な実施例が挙げられたが、これらは、説明を目的としたもので上記に記載の厳密な詳細に限定されるものではない。様々な改変が請求項の範囲から逸脱することなしに請求項の範囲内で詳細に実行されてよい。
【図面の簡単な説明】
【００３７】
【図１】ウェハをパターニングするためのリソグラフィシステムの概略ブロック図である。
【図２】電子ビームキュア工程における図１に係るウェハの概略断面図。
【図３】部分レジストトリミング工程における図２に係るウェハの概略断面図。
【図４】全レジストトリミング工程における図３に係るウェハの概略断面図。
【図５】エッチング工程における図４に係るウェハの概略断面図。
【図６】化学エッチング種ごとに電子ビームのドーズ量を変えて硬化を行って得られたフォトレジスト材料のエッチング率を示すプロットの説明図。
【図１】
2004530922.tif 000003
【図６】
2004530922.tif 000004
【国際公開パンフレット】
2004530922.tif 000005
2004530922.tif 000006
2004530922.tif 000007
2004530922.tif 000008
2004530922.tif 000009
2004530922.tif 000010
2004530922.tif 000011
2004530922.tif 000012
2004530922.tif 000013
2004530922.tif 000014
2004530922.tif 000015
2004530922.tif 000016
2004530922.tif 000017
2004530922.tif 000018
2004530922.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2004530922.tif 000020
【手続補正書】
【提出日】平成15年4月8日(2003.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（１２）上に配置されたフォトレジスト層（１６）にパターン化されたフィーチャー（５４）をトリミングする方法であって、前記フィーチャーは、最上部（５８）と、側面とを含むものであり、
前記フォトレジスト層上にパターン化された前記フィーチャー（５４）の最上部（５８）を変質させて、変質された最上部を形成するする過程と、
前記フォトレジスト上にパターン化されたフィーチャをトリミングしてトリミングされたフィーチャを形成する過程と、を有し、
前記最上部の変質によって、前記フィーチャにおける垂直トリミング速度は、横方向トリミング速度よりも遅くされており、
前記フィーチャのトリミングでは、当該フィーチャの一部の横方向のサイズがサブリソグラフィックサイズにまで小さくされる、方法。
【請求項２】
前記最上部の変質では、電子ビーム（５２）が用いられ、前記垂直トリミング速度は、電子ビーム（５２）のドーズ量の関数であり、変質された最上部の垂直方向の厚みは、前記電子ビームの電流または加速電圧の関数である、請求項１記載の方法。
【請求項３】
前記フィーチャのトリミングでは、プラズマエッチングが用いられる、請求項１記載の方法。
【請求項４】
集積回路製造方法であって、
少なくとも一つのフィーチャーを含む、パターン形成されたフォトレジスト層（１６）の現像を行う過程を有し、
前記パターン形成されたフォトレジスト層（１６）の変質を行って、前記少なくとも一つのフィーチャー（５４）の最上部（５８）および底部（６０）を形成する過程を有し、前記最上部（５８）のエッチング速度は、前記底部のエッチング速度とは異なっており、
前記底部（６０）の横方向サイズがサブリソグラフィックサイズ（６４）でかつ垂直方向の膜厚がパターンの一体性を維持するために十分なものとなるように、前記フォトレジスト層（１６）をエッチングする過程を有する方法。
【請求項５】
前記変質させる過程は、前記最上部（５８）を構成する材料の官能基が分解されるまで、当該最上部（５８）において架橋反応を行わせる過程を含む、請求項１または４記載の方法。
【請求項６】
前記変質させる過程は、電子ビームに対して前記フォトレジスト層（１６）をフラッド露光させる過程を含む請求項１または４記載の方法。
【請求項７】
前記パターンが形成されたフォトレジスト層のエッチングでは、前記最上部（５８）のエッチングと、前記底部（６０）の横方向のエッチングと、がなされる、請求項４記載の方法。
【請求項８】
前記最上部（５８）のエッチング速度と膜厚の少なくとも一方に応じて、電子ビームに関するパラメータを選択する過程を含む請求項４記載の方法。
【請求項９】
集積回路の製造方法であって、
基板（１２）上に配置されたフォトレジスト層（１６）上に、マスクまたはレチクル（１８）によるパターンとリソグラフィで用いられる波長での放射とによって前記フィーチャー（５４）のパターンを形成する過程と、
前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）を現像する過程と、
前記フォトレジスト層（１６）の少なくとも一部分を変質させて、前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）の最上部分（５８）が、前記フォトレジスト層（１６）上にパターン化された前記フィーチャー（５４）の底部（６０）とは異なるエッチング速度を有するようにする過程と、
前記底部（６０）をサブリソグラフィックサイズ（６４）にトリミングする過程と、
前記基板（１４）の一部を、前記トリミングされた底部（６０）に従って除去してフィーチャ（６８）を形成し、更に、当該フィーチャーは、サブリソグラフィックサイズとされている、方法。
【請求項１０】
前記変質させる過程では、さらに電子ビーム（５２）で前記フォトレジスト層（１６）を硬化させて前記最上部（５８）を形成する、請求項９記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
米国特許第５，４６８，５９５号には、電子ビームを用いてレジスト層の溶解度の調整を種々のリソグラフィプロセスで行うことで、レジストの特定の部位及び深さでレジスト材を除去することが開示されている。その一実施形態では、架橋構造に類似する構造を含む３次元構造が形成され、下方の層が上方層から除去されている。
米国特許第５，９９４，２２５号では、金属層を覆うフォトレジスト層に対して、エッチングされる金属層における、フォトレジスト選択性を向上させる方法が開示されている。
米国特許第５，８７６，９０３号には、イオン化されたパーティクルを照射することでフォトレジストを強化し、線幅及びギャップ幅を正確に形成することが開示されている。
「高解像度電子ビームリソグラフィーにおけるレジストコントラストの拡大(Resisit Contrast Enhancement in High Resolution Electron Beam Lithography:Chong K G et al, Journal of Vacuum Science and Technology, Part B, American Institute of Phycs, Vol. 7, No. 61 November 1989 pages 1771 - 1777）には、単一層レジストシステムを変質することが開示されており、単一層のレジスト最上面を電子ビーム及び現像効果に対して感応性を低くされている。これにより、最上面におけるビームとレジストとの相互作用が、レジストの他の部位に比較して小さく抑えられ、プロセスがより制御しやすくなっている。
米国特許第６，１９７，６８７号には、正確かつ均質なポリシリコンゲート及び下層ゲード酸化物を備えた高密度マルチメタル層半導体デバイスの形成技術が開示されており、その一実施形態では、フォトレジストマスクがエッチングされて水平層の厚みが薄くされている。
パテントアブストラクトジャパンの1999年９月３０日号の特開平１１−０９７３２８号には、高解像度による高精度リフト−オフファインレジストパターンの製造方法であって、それぞれ感応性の異なる二つのレジスト層を順次基板上に形成し、露光及び現像によりレジストパターンが形成されることが開示されている。
従って、従来のフォトレジストトリミングプロセスを最大限に利用するためのプロセスが必要である。更に、後続のリソグラフィプロセスに関してフォトレジスト材料を、パターン変形、不完全な転写、もしくは垂直面での厚さが不十分な膜の発生に関連することなくフォトレジスト材料上にパターン化されたフィーチャーを横方向のトリミングを行うためのさらなるプロセスが必要である。さらにまだ、従来のリソグラフィフォト技術、手段、材料、もしくは設備に大きな改変をすることなく、また、実質的に処理能力を減少することなく、サブリソグラフィックィフィーチャーを形成するためのプロセスが必要である。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の一実施形態は、フォトレジスト層上にパターン化されたフィーチャーをトリミングする方法に関する。前述のフォトレジスト層は、基板上に配置され、前述のフィーチャは、最上部と側面を有する。この方法は変質された最上部を形成するために前述のフォトレジスト層上にパターン化されたフィーチャーの最上部を変質させる過程を含む。前述の方法はさらにトリミングされたフィーチャを形成するためにフォトレジスト層上にパターン化されたフィーチャーをトリミングする過程を含む。垂直面でのトリミング速度および側面でのトリミング速度は前述のフィーチャと関連している。最上部が改質されていることで、垂直面でのトリミング速度は、側面のトリミング速度より遅くなる。また、フィーチャのトリミングでは、当該フィーチャの一部の横方向のサイズがサブリソグラフィックサイズにまで小さくされる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
他の実施形態例では、集積回路製造プロセスに関する。このプロセスはパターン化されたフォトレジスト層を現像させて、少なくとも１つのフィーチャーの最上部と底部を形成するために前述のフォトレジスト層を変質させる過程を含む。パターン化されたフォトレジスト層は、少なくとも１つのフィーチャーを含む。前述の最上部のエッチング速度は、底部のエッチング速度とは異なるようにされている。このプロセスは、底部の横方向サイズがサブリソグラフィックサイズ（６４）でかつ垂直方向の膜厚がパターンの一体性を維持するために十分なものとなるように、フォトレジスト層をエッチングする過程を有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
さらに他の実施形態例は、サブリソグラフィックのフィーチャーを有する集積回路に関する。このフィーチャーは、基板上に配置されたフォトレジスト層上のフィーチャーをパターニングし、前述のフォトレジスト層上にパターン化されたフィーチャーを現像し、フォトレジスト層の少なくとも一部分を変質させるプロセスによって形成される。前述のフィーチャーは、リソグラフィ波長での放射、およびマスクもしくはレチクル上に施されたパターンに従い、パターン化される。フォトレジスト層上のフィーチャの最上部は、フォトレジスト層上にパターン化されたフィーチャの底部とは相違するエッチング速度を有するように変質される。このプロセスは、さらに底部をサブリソグラフィックサイズにトリミングし、トリミングされた底部に従って基板の一部を除去してフィーチャを形成する過程を含む。更に、このフィーチャーは、サブリソグラフィックサイズとされている。
【国際調査報告】
2004530922.tif 000021
2004530922.tif 000022
2004530922.tif 000023