(57)【要約】インバータ（Ｉ１、．．、Ｉ６）のチェーンから成る２線式通信バス（８、９）をドライブするためのラインドライバである。各々のインバータはＰＭＯＳ（Ｍ１）及びＮＭＯＳ（Ｍ２）トランジスタの直列構成から成っていてもよい。奇数番目のインバータ（Ｉ１、Ｉ３、Ｉ５）の出力端子（１ｂ、３ｂ、５ｂ）はそれぞれの第一の抵抗（Ｒ１、Ｒ３、Ｒ５）を通じて前記バスの第一の線（８）に接続され、偶数番目のインバータ（Ｉ２、Ｉ４、Ｉ６）の出力端子（２ｂ、４ｂ、６ｂ）はそれぞれの第二の抵抗（Ｒ２、Ｒ４、Ｒ６）を通じて前記バスの第二の線（９）に接続される。前記インバータの伝播遅延及び前記抵抗の加算効果のため、前記バス線の電圧は連続した小さなステップにおいてのみ変化する。これにより、前記バス線の小さなコモンモード電圧及び結果として低い電磁放射がもたらされる。
2004513566.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて通信バスの第一の線及び第二の線をドライブするためのラインドライバであって、
チェーンの第一のインバータの入力端子が前記入力信号を受信するために接続されると共に前記チェーンの各々次のインバータの入力端子が前記チェーンの前段のインバータの出力端子に結合される、縦続接続されたインバータのチェーンと、
前記チェーンの奇数番目のインバータの出力端子を前記第一の線に結合し、前記チェーンの偶数番目のインバータの出力端子を前記第二の線に結合するための抵抗と、
を有するラインドライバ。
【請求項２】
前記出力端子と前記抵抗との間に挿入されている他のインバータを有する請求項１に記載のラインドライバ。
【請求項３】
各々のインバータが、前記インバータの前記出力端子に結合される、対応する出力電極を具備すると共に前記インバータの前記入力端子に結合される、対応する入力電極を具備する相補型トランジスタの直列構成を有する請求項１に記載のラインドライバ。
【請求項４】
各々の前記他のインバータが、前記抵抗の各々一つに結合される、対応する出力電極を具備すると共に前記縦続接続されたインバータの各々一つの前記出力端子に結合される、対応する入力電極を具備する相補型トランジスタの直列構成を有する請求項２に記載のラインドライバ。
【請求項５】
前記相補型トランジスタが、電圧供給源の給電線の間に直列に接続されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタである請求項３又は４に記載のラインドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２線式通信バスに対称形の出力信号を供給するラインドライバに関する。前記通信バスは２線、通常ツイストペアから構成される。前記ツイストペアの両方の線の前記信号が正確に対称形である場合、両方の線から放射される電磁界が互いに相殺され、電磁放射はなくなる。通例同じスロープを持つ信号を生成するために両方のバス線用に個々のドライバを設計しようとする試みがなされる。前記目的に対して、タイミングのずれが深刻な電磁放射をもたらすため前記ドライバは正確に同時にドライブを開始すべきである。この設計目標は実現困難である。両方のバス線用の前記ドライバは、例えば立上がりスロープ及び立下がりスロープに対して異なる導電型のトランジスタが使用されているために、出力信号の立上がりスロープ及び立下がりスロープに対して異なる速度を有しているかもしれない。
【０００２】
【発明が解決しようとする課題】
本発明の目的は、非常に正確な対称形の出力信号を２線式通信バスに高速でさえ供給するラインドライバを提供することにある。
【０００３】
【課題を解決するための手段】
この目的に対して、本発明は請求項１に記載のラインドライバを提供する。インバータの伝播遅延のため、チェーン下の全てのインバータの出力端子は交互に極性を変化させている。これにより、第二の線における小さな電圧減少に関係する、第一の線における一連の小さな電圧増加がもたらされる。第一の線における次の小さな電圧ステップは、第二の線における先行するステップが完了した後にのみ発生する。
【０００４】
好ましい実施例において、前記ラインドライバのドライブ機能及び遅延機能は、インバータの出力端子と抵抗の出力端子間との間に追加のインバータを挿入することによって分離される。
【０００５】
前記インバータは好ましくは電圧供給源の給電線の間に直列に接続されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを有している。従って、前記チェーンの各々のインバータはシンプルとなり、前記ラインドライバの性能は個々のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの特性から独立している。
【０００６】
本発明によるラインドライバは、例えば車内のコントローラエリアネットワーク（ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ　Ａｒｅａ　Ｎｅｔｗｏｒｋ））バスシステムにおいて、同じＣＡＮバス上に多重ラインドライバが使用されることを可能とするために前記バス線に接続されるようにダイオードが挿入される場合に、使用され得る。
【０００７】
本発明の上記目的及び他の目的と本発明の上記特徴及び他の特徴とは、添付図面に関連して検討される、後続する詳細な記載からより明らかとなるであろう。
【０００８】
同じ又は非常に類似する一つの要素又は複数の要素を表すために、符号状のものが図面及び好ましい実施例の記載内に施されている。
【０００９】
【発明の実施の形態】
図１は本発明によるラインドライバの第一の実施例の回路図を示している。前記ラインドライバは六つの縦続接続されたインバータＩ１、Ｉ２、．．、Ｉ６のチェーンから成る。縦続接続されたインバータの数は、対称性の理由のため好ましくは偶数であるが、所望されるのであれば奇数の数のインバータが使用されてもよい。前記数６は、より少ないインバータ又はより多いインバータが縦続接続されてもよいという例として選択された。
【００１０】
インバータＩ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、及びＩ６は各々の入力端子１ａ、２ａ、３ａ、４ａ、５ａ、及び６ａと、各々の出力端子１ｂ、２ｂ、３ｂ、４ｂ、５ｂ、及び６ｂとを有している。第一のインバータＩ１の入力端子１ａは、バス上に転送されるべきデータ信号を受信する。前記チェーン内の各々の次段のインバータの入力端子は前記チェーン内の前段のインバータの出力信号を受信する。この目的に対して、第二のインバータＩ２の入力端子２ａは第一のインバータＩ１の出力端子１ｂに接続されること、及び第三のインバータＩ３の入力端子３ａは第二のインバータＩ２の出力端子２ｂに接続されること等がなされる。
【００１１】
インバータＩ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、及びＩ６の各々はＰＭＯＳトランジスタとＮＭＯＳトランジスタとの直列構成、Ｍ１−Ｍ２、Ｍ３−Ｍ４、Ｍ５−Ｍ６、Ｍ７−Ｍ８、Ｍ９−Ｍ１０、及びＭ１１−Ｍ１２をそれぞれ有している。第一のインバータＩ１のＰＭＯＳトランジスタＭ１のソースは電圧供給源１２の正の給電線１０に接続され、第一のインバータＩ１のＮＭＯＳトランジスタＭ２のソースは電圧供給源１２の負の給電線７に接続される。該負の給電線７は信号グランドとしての役を果たす。ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２のドレインは第一のインバータＩ１の出力端子１ｂに接続され、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２のゲートは第一のインバータＩ１の入力端子１ａに接続される。他のインバータＩ２乃至Ｉ６のＰＭＯＳ及びＮＭＯＳトランジスタのソース、ドレイン、及びゲートは、同様に正の給電線及び負の給電線と、前記各々の出力端子及び入力端子とに接続される。前記インバータはバイポーラＰＮＰ及びＮＰＮトランジスタでも実現され得る。
【００１２】
奇数番目のインバータＩ１、Ｉ３、及びＩ５の出力端子１ｂ、３ｂ、及び５ｂはそれぞれの抵抗Ｒ１、Ｒ３、及びＲ５を通じて前記２線式通信バスの第一の線８に接続される。偶数番目のインバータＩ２、Ｉ４、及びＩ６の出力端子２ｂ、４ｂ、及び６ｂはそれぞれの抵抗Ｒ２、Ｒ４、及びＲ６を通じて前記２線式通信バスの第二の線９に接続される。前記抵抗により前記バス線においてインバータ出力信号の加算が可能となる。
【００１３】
図２は、図１のラインドライバにおいて発生する信号波形を示している。該信号波形は、時点ｔの関数としてグランドレベルに対する電圧を示している。まず（ｔ＜ｔ１）、入力端子１ａにおける電圧Ｖ１ａがハイになると、出力端子１ｂ、３ｂ、及び５ｂにおける電圧Ｖ１ｂ、Ｖ３ｂ、及びＶ５ｂはそれぞれＮＭＯＳトランジスタＭ２，Ｍ６、及びＭ１０によってグランドレベルにドライブされ、出力端子２ｂ、４ｂ、及び６ｂにおける電圧Ｖ２ｂ、Ｖ４ｂ、及びＶ６ｂはそれぞれＰＭＯＳトランジスタＭ３，Ｍ７、及びＭ１１によって正の給電レベルにドライブされる。第一のバス線８における電圧Ｖ８は第二のバス線９における電圧Ｖ９に対して負となる。
【００１４】
時点ｔ１において、電圧Ｖ１ａはハイからローになる。その結果、出力端子１ｂにおける電圧Ｖ１ｂはローからハイになる。しかし第一のインバータＩ１の伝播遅延によってもたらされる短い遅延の後のみで前記極性変化が生じる。この変化が起きても、出力端子３ｂ及び５ｂにおける電圧Ｖ３ｂ及びＶ５ｂは依然としてローの状態を保とうとするので、第一のバス線８における電圧Ｖ８は小さなステップで増加する。第二のインバータＩ２の伝播遅延によってもたらされる更なる他の遅延後、出力端子２ｂにおける電圧Ｖ２ｂはローになり、一方、出力端子４ｂ及び６ｂにおける電圧Ｖ４ｂ及びＶ６ｂはハイの状態を保つであろう。この極性変化により第二のバス線９における電圧Ｖ９の小さな減少がもたらされる。このように、出力端子における電圧は、極性を交互に、すなわちハイからロー又はローからハイに変化させ、その結果第一のバス線８における一連の小さな電圧増加及び第二のバス線９における一連の小さな電圧減少がもたらされる。一方のバス線における各々の後続する電圧ステップは、他方のバス線における先行するステップが（ほぼ）完了した後にのみ発生する。時点ｔ２までに全ての出力端子は極性の変化を完了させ、電圧Ｖ１ａの次のローからハイへの電圧ジャンプまで電圧Ｖ８及びＶ９は安定した状態を保つ。
【００１５】
電圧ＶＣＭは、電圧Ｖ８とＶ９とのコモンモード電圧であり、電磁放射の単位である。前記放射は前記二つのバス線における連続した小さな電圧ステップに起因して低くなる。
【００１６】
電圧ステップの数は、前記チェーンをより長くすることによって、例えば２２個のインバータを縦続接続することによって増加されてもよい。電圧Ｖ８及びＶ９における全過渡期間ｔ２−ｔ１はそのとき増加するが、対称性も増す。
【００１７】
ライン上の信号反射を防止するために、抵抗Ｒ１乃至Ｒ６の抵抗値は好ましくは前記２線式通信バスのラインインピダンスに整合される。例えば、前記バスが１２０ｏｈｍの特性インピダンスを有するツイストペアである場合、前記二つの線の各々は６０ｏｈｍに見えるべきである。図１の例において、抵抗Ｒ１乃至Ｒ６の各々は３×６０＝１８０ｏｈｍの抵抗値を有するべきである。この値はＰＭＯＳ及びＮＭＯＳトランジスタのオン抵抗で補正されてもよい。
【００１８】
図３は、本発明によるラインドライバの第二の実施例の回路図を示している。前記ラインドライバ構成のドライブ機能から遅延機能を分離するために、各々のドライバＤ１乃至Ｄ６が、インバータＩ１乃至Ｉ６の出力１ｂ乃至６ｂと、抵抗Ｒ１乃至Ｒ６との間に挿入された。奇数番号のドライバＤ１、Ｄ３、及びＤ５の遅延が偶数番号のドライバＤ２、Ｄ４、及びＤ６の遅延よりもわずかに大きい場合、ほぼ同じ時点において第一のバス線８の電圧Ｖ８における正方向の電圧ステップ及び第二のバス線９の電圧Ｖ９における負方向の電圧ステップが発生し、信号ＶＣＭ内のリップルが非常に小さくなるであろう。前記目的に対して、偶数番号のドライバと奇数番号のドライバとの間の遅延差は前記チェーン内のインバータＩｉの遅延に等しくなるべきである。
【００１９】
前記ラインドライバの示されている実施例は、例えば車内のコントローラエリアネットワーク（ＣＡＮ）バスシステムにおいて、同じＣＡＮバス上で多重ラインドライバが優勢及び劣勢の両方の状態を占めることを可能とするために前記バス線に接続されるようにダイオードが挿入される場合に、使用され得る。
【図面の簡単な説明】
【図１】
本発明によるラインドライバの第一の実施例の回路図である。
【図２】
図１のラインドライバにおいて発生する信号波形を示す。
【図３】
本発明によるラインドライバの第二の実施例の回路図である。
【国際公開パンフレット】
2004513566.tif 000003
2004513566.tif 000004
2004513566.tif 000005
2004513566.tif 000006
2004513566.tif 000007
2004513566.tif 000008
2004513566.tif 000009
2004513566.tif 000010
2004513566.tif 000011
2004513566.tif 000012
【国際公開パンフレット（コレクトバージョン）】
2004513566.tif 000013
【国際調査報告】
2004513566.tif 000014
2004513566.tif 000015