(57)【要約】本発明は、データ・ブロックを使用する、高速フーリエ変換を処理する方法及び復調器に関する。本発明は、高速フーリエ変換コプロセッサ（ＦＦＴ＿Ｐ）及びデジタル・シグナル・プロセッサ（ＤＳＰ）を有することを特徴とする。前記コプロセッサ（ＦＦＴ＿Ｐ）は、スタート機能（Ｆ＿ＳＴＲＴ）及び計算機能（Ｆ＿ＦＦＴ）を有する。前記スタート機能（Ｆ＿ＳＴＲＴ）は、新たなブロックの第１のデータ（Ｄ）を受信する毎に、前記計算機能（Ｆ＿ＦＦＴ）に、スタート信号（Ｓ＿ＳＴＲＴ）を送る。前記デジタル・シグナル・プロセッサ（ＤＳＰ）は、タイムエラー機能（Ｆ＿ＴＭＥＲＲ）を有し、該タイムエラー機能（Ｆ＿ＴＭＥＲＲ）は、前記スタート機能（Ｆ＿ＳＴＲＴ）に、新たなスタート信号（Ｓ＿ＳＴＲＴ）が送られる前に、どの程度の量のデータを待つのかを示す。地上波受信機の復調器に使用される。
2004536511.tif 000002
【特許請求の範囲】
【請求項１】
データ・ブロックを使用して高速フーリエ変換を計算するデジタル復調器であって、
高速フーリエ変換計算機能にスタート信号を送るスタート生成器機能を有する高速フーリエ変換コプロセッサであって、該スタート信号は新たなデータ・ブロックの第１のデータを示す当該コプロセッサと、
前記高速フーリエ変換コプロセッサにフィードバック情報を送る時間エラー機能を有するデジタル・シグナル・プロセッサであって、該フィードバック情報は新たなスタート信号が送られる前に前記スタート生成器機能がどの程度の量のデータを待つかを示す当該デジタル・シグナル・プロセッサと、
を有することを特徴とするデジタル復調器。
【請求項２】
データ・ブロックを使用して高速フーリエ変換処理方法であって、
スタート信号を高速フーリエ変換コプロセッサ経由で高速フーリエ変換計算機能へ送信し、前記スタート信号は新たなデータ・ブロックの第１のデータを示し、
フィードバック情報をデジタル・シグナル・プロセッサ経由で前記高速フーリエ変換コプロセッサに送信し、前記フィードバック情報は新たなスタート信号が送られる前に前記スタート生成器機能がどの程度の量のデータを待つのかを示すこと、
を特徴とする高速フーリエ変換処理方法。
【請求項３】
一連の命令を有する復調器のコンピュータ・プログラムであって、
該復調器にロードされたときに請求項２に記載の方法を復調器に実行させるコンピュータ・プログラム。
【請求項４】
一連の命令を有するコンピュータのコンピュータ・プログラムであって、
該コンピュータにロードされたときに請求項２に記載の方法を復調器に実行させるコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ・ブロックを使用して高速フーリエ変換を計算するデジタル復調器に関する。本発明は、また、関連する高速フーリエ変換処理方法に関する。
【０００２】
このような復調器は、例えば、地上波受信機で使用され得る。
【背景技術】
【０００３】
高速フーリエ変換計算は、その計算力の点からの複雑さ及びメモリアクセス要求のために、デジタル信号処理の領域における周知の難問である。一般にＦＦＴプロセッサと呼ばれる、高速フーリエ変換計算専用の多くのプロセッサが存在する。このような計算を成すために、プロセッサはデータ・ブロックに作用し、該データはシンボルとも呼ばれている。ゆえに、ＡＣＴＳ（アドバンスド  コミュニケーション  テクノロジーズ  アンド  サービスイズ）によって、１９９６年５月に編集された、「最初の受信機アーキテクチャＩＣ仕様書」と題名の付けられた、プロジェクト番号ＤＶｂｉｒｄ  ＷＰ１  Ｄ０１で記載されているように、スタート信号は、しばしば、新しいブロックの第1のデータ（Ｄ）を示すために生成される。前記スタート信号は、ＦＦＴプロセッサに送られる。図1に示されているように、前記スタート信号生成は以下を必要とする。
【０００４】
新しい高速フーリエ変換計算を何時開始するのかを知るために、最後のスタート信号（Ｓ＿ＳＴＲＴ）以降、ＦＦＴプロセッサ（ＦＦＴ＿Ｐ）へ入力されたデータの数を計数するカウンタ（ＣＰＴ）、及び、
スタート信号Ｓ＿ＳＴＲＴを生成するための何らかのフィードバック情報（Ｓ＿ＥＲＲ）。
【０００５】
このようなカウンタＣＰＴは、スタート生成器専用モジュール（Ｍ＿ＳＴＲＴ）内に含まれており、このようなフィードバック情報Ｓ＿ＥＲＲは、タイムエラー専用モジュール（Ｍ＿ＴＭＥＲＲ）によって出力される。もし、入力データの数がブロック内のデータの数、通常は２キロ・オクテット又は８キロ・オクテット、に到達したら、スタート信号Ｓ＿ＳＴＲＴは、ＦＦＴプロセッサＦＦＴ＿Ｐに送信され得る。前記スタート信号は、新しいブロックの第１のデータＤと同期されなければならない。そのような同期化は、第１のデータが受信されるとすぐに、ＦＦＴプロセッサＦＦＴ＿Ｐがデータ・ブロックのデータを保存するために必要とされる。もし、同期化の誤りが存在したら、フィードバック情報Ｓ＿ＥＲＲは、前記スタート生成器Ｍ＿ＳＴＲＴが、新しいスタート信号が送られる前にどのくらいの量の追加データＤを計数されなければならないのかを、該スタート生成器Ｍ＿ＳＴＲＴに告げる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この解決の一つの問題は、もし前記ＦＦＴプロセッサが、汎用デジタル・シグナル・プロセッサ（ＤＳＰ）へのコプロセッサとして使用されていると、一方では、該ＦＦＴコプロセッサはＦＦＴ計算を成すために入力されたデータＤの数を計数し、他方では、該デジタル・シグナル・プロセッサＤＳＰもまた、スタート信号Ｓ＿ＳＴＲＴの前記送信を可能にする前に、当該高速フーリエ変換コプロセッサに入力されるデータＤの数を計数する、ということである。この場合、このようなデジタル・シグナル・プロセッサは、スタート信号Ｓ＿ＳＴＲＴの前記放出がデータ・ブロックの第１のデータと同期するように、前記スタート生成器Ｍ＿ＳＴＲＴを有効にする。このように、前記デジタル・シグナル・プロセッサＤＳＰからの多くの計算力が、高速フーリエ変換計算を成し遂げ、このような同期化を成すために要求される。前記データが、前記デジタル・シグナル・プロセッサから到達しないときが、特に問題である。
【０００７】
よって、データ・ブロックを使用して高速フーリエ変換を計算するデジタル復調器であって、デジタル・シグナル・プロセッサのような資源を不必要に独占することを防止するようなデジタル復調器を提供することが本発明の目的である。
【課題を解決するための手段】
【０００８】
この目的のために、
高速フーリエ変換計算機能にスタート信号を送るスタート生成器機能を有する高速フーリエ変換コプロセッサであって、該スタート信号は新たなデータ・ブロックの第１のデータを示す当該コプロセッサと、
前記高速フーリエ変換コプロセッサにフィードバック情報を送る時間エラー機能を有するデジタル・シグナル・プロセッサであって、該フィードバック情報は新たなスタート信号が送られる前に前記スタート生成器機能がどの程度の量のデータを待つかを示す当該デジタル・シグナル・プロセッサと、を有するデジタル復調器が提供される。
【０００９】
加えて、
スタート信号を高速フーリエ変換コプロセッサ経由で高速フーリエ変換計算機能へ送信し、前記スタート信号は新たなデータ・ブロックの第１のデータを示し、
フィードバック情報をデジタル・シグナル・プロセッサ経由で前記高速フーリエ変換コプロセッサに送信し、前記フィードバック情報は新たなスタート信号が送られる前に前記スタート生成器機能がどの程度の量のデータを待つのかを示す、ステップを有する方法が提供される。
【００１０】
後に詳細に知ることになるが、もしエラーが検出されなければ、このようなデジタル復調器は、高速フーリエ変換コプロセッサが、デジタル・シグナル・プロセッサとの相互作用なしに自身で動作することを可能にする。ゆえに、前記デジタル・シグナル・プロセッサは、他のコプロセッサとともに動作するための自由な時間を有する。
【００１１】
更なる目的、機構、及び本発明の利点は、以下の詳細な記載を読むこと、及び添付の図面を参照することで明らかになっていくだろう。
【発明を実施するための最良の形態】
【００１２】
以下の説明では、不要な詳細で本発明が不明瞭になるので、いわゆる当業者にとって周知の機能又は構造は詳細には説明されない。
【００１３】
本発明は、データ・ブロックを使用して高速フーリエ変換を計算するデジタル復調器ＤＥＭに関する。このようなデジタル復調器ＤＥＭは、デジタル・テレビ・システムの復調のため、より詳細には地上波受信機における復調のため、に使用される。このような受信機が信号を受信すると、該受信機は、該信号を、シンボルパケットとも呼ばれるデータ・ブロックの形で受信する。このようなパケットは固定長を有する。ＥＴＳＩ（欧州電気通信標準化機構）によって編集されたＤＶＢＴ（地上デジタルテレビジョン放送）と呼ばれる標準のために、パケットの長さは２キロ・オクテット又は８キロ・オクテットとなる。復調のステップの一つは、パケットのデータＤの高速フーリエ変換を計算することである。高速フーリエ変換の計算は、基数２のクーリー・チューキー・アルゴリズムと呼ばれるアルゴリズムのおかげで成され、該アルゴリズムに対応する図表が図２に示されている。前記図表は係数Ｗを有している。周波数データである最終結果Ｒは、入力データＤ及び前記係数Ｗを用いて計算される。前記係数Ｗは知られており、通常はメモリＭＥＭのテーブルに保存されている。このような計算は当業者にとって周知であるので、ここでは説明されないだろう。
【実施例１】
【００１４】
高速フーリエ変換ＦＦＴを計算するために、図３に示されているように、デジタル復調器ＤＥＭは、
高速フーリエ変換計算機能にスタート信号を送るスタート生成器機能を有する高速フーリエ変換コプロセッサであって、該スタート信号は新たなデータ・ブロックの第１のデータを示す当該コプロセッサと、
前記高速フーリエ変換コプロセッサにフィードバック情報を送る時間エラー機能を有するデジタル・シグナル・プロセッサであって、該フィードバック情報は新たなスタート信号の送信までに前記スタート生成器機能がどの程度の量のデータを待つかを示す当該デジタル・シグナル・プロセッサと、を有する。
【００１５】
前記高速フーリエ変換計算機能Ｆ＿ＦＦＴは、データ・ブロックのデータＤに対して高速フーリエ変換を計算するよう構成されている。前記高速フーリエ変換コプロセッサＦＦＴ＿Ｐは、また、高速フーリエ変換コプロセッサＦＦＴ＿ＰのメモリＭＥＭの特定のアドレスに前記データＤを保存し、かつ入力され保存されたデータＤをカウンタＣＰＴで計数するアドレス生成機能Ｆ＿ＡＤＤＲを有している。
【００１６】
図４に示されているように、初期化ステップ０）において、デジタル・シグナル・プロセッサＤＳＰは、高速フーリエ変換コプロセッサＦＦＴ＿Ｐ内へ、高速フーリエ変換計算のために要求されるパラメタをダウンロードする。これらのパラメタは、特に、
データ・ブロックの大きさＳＺ、２キロ・オクテット又は８キロ・オクテット、
２つの高速フーリエ変換ＦＦＴの計算間のガード間隔ＧＲＤ、その他、である。
【００１７】
前記ガード間隔ＧＲＤは、特に、シンボル間干渉ＩＳＩ現象と呼ばれる周知の現象の発生を防止するために使用される。
【００１８】
このような初期化ステップは、受信機の環境に関して大幅な変化がある度に行われる。例えば、受信機の周囲に多大なノイズが存在する場合、データ・ブロックの大きさは、望ましくは８キロ・オクテットである。
【００１９】
受信機がデータ・ブロックのいくつかのデータＤを受信したとき、デジタル復調器は、以下のように、これらのデータの高速フーリエ変換を計算するだろう。
【００２０】
ステップ１）において、スタート生成器機能Ｆ＿ＳＴＲＴは、新しいブロックの第１のデータＤを検出し、そしてスタート信号Ｓ＿ＳＴＲＴを前記高速フーリエ変換計算機能Ｆ＿ＦＦＴへ送る。
【００２１】
ステップ２）において、アドレス生成機能Ｆ＿ＡＤＤＲは、自身のカウンタＣＰＴで、入力データＤの数を計数し、その数をメモリＭＥＭのアドレスに保存する。
【００２２】
ステップ３）において、計算機能Ｆ＿ＦＦＴは、ブロックの全てのデータＤが入力されるのを待つ。そして計算機能Ｆ＿ＦＦＴは、クーリーチユーキーアルゴリズムを使用して、アドレス生成機能Ｆ＿ＡＤＤＲのカウンタＣＰＴのおかげでデジタル・シグナル・プロセッサＤＳＰによって与えられる情報を用いて、これらデータＤの高速フーリエ変換を計算する。
【００２３】
ステップ４）において、もし最終結果Ｒの中にエラーＳ＿ＥＲＲが存在すると、該エラーＳ＿ＥＲＲは、デジタル・シグナル・プロセッサＤＳＰの時間エラー機能Ｆ＿ＴＩＭＥＲによって検出される。例えば、もし高速フーリエ変換計算が１データＤ早く又１データ遅れて開始されると時間エラーが検出される。前記検出は当業者にとって良く知られている。前記エラーＳ＿ＥＲＲは他の高速フーリエ変換計算へ広がってはならない。従って、時間エラー機能Ｆ＿ＴＩＭＥＲは、フィードバック情報、例えばデータＤの数Ｎで評価される訂正距離ＤＩＳＴ、を決定する。例えば、もし高速フーリエ変換計算が１データ遅れて開始した場合、Ｎは１と等しい。この訂正距離ＤＩＳＴは、次いで高速フーリエ変換コプロセッサＦＦＴ＿Ｐに送られる。訂正距離ＤＩＳＴは、新しいデータ・ブロックの第１のデータＤを見つける前に待たなければならない追加のデータＤの量がどのくらいであるのか、を知ることを可能にする。換言すれば、この訂正距離ＤＩＳＴは、前記高速フーリエ変換コプロセッサＦＦＴ＿Ｐ、より正確には信号生成器機能Ｆ＿ＳＴＲＴに、新たなスタート信号Ｓ＿ＳＴＲＴを再び送る以前に、したがって新たな高速フーリエ変換を計算する以前に、どの程度の量のデータＤを待たなければならないのかを知ることを可能にする。
【００２４】
そして、第１ステップ１）へ戻る。スタート生成器機能Ｆ＿ＳＴＲＴは、カウンタＣＰＴのおかげで、新しいデータ・ブロックの第１のデータＤを検出する。データ・ブロック長にガード間隔ＧＲＤを加えたものに、訂正距離ＤＩＳＴを加えた（高速フーリエ変換計算が、幾つかのデータ遅れて開始したとき）又は引いた（高速フーリエ変換計算が、幾つかのデータ早く開始したとき）ものに等しい値に、カウンタＣＰＴが到達したとき、新しい第一のデータが受信される。次いで、スタート生成器Ｆ＿ＳＴＲＴは、更なるデータＤが受信されなくなるまで、スタート信号Ｓ＿ＳＴＲＴを高速フーリエ変換計算機能Ｆ＿ＦＦＴ、その他へ送る。
【００２５】
したがって、理解できるように、本発明の一つの利点は、エラーＳ＿ＥＲＲが検出されないとき、高速フーリエ変換コプロセッサＦＦＴ＿Ｐが、前記デジタル・シグナル・プロセッサＤＳＰとの如何なる相互作用もなしに、それ自身によって動作することができる、ということである。その上、本発明による方法では、前記コプロセッサＦＦＴ＿Ｐは、前記デジタル・シグナル・プロセッサから送られるスタート信号を待たない。ゆえに、前記コプロセッサＦＦＴ＿Ｐは、前記デジタルプロセッサＤＳＰから独立している。従って、その間、前記デジタル・シグナル・プロセッサＤＳＰは、他のコプロセッサによってアドレスされ得る。
【００２６】
以前のモード（高速フーリエ変換コプロセッサＦＦＴ＿Ｐが、デジタル・シグナル・プロセッサからスタート信号を受信したとき）を保持するために、もし必要ならば、第１の制限的でない実施例では、デジタル・シグナル・プロセッサＤＳＰは、高速フーリエ変換コプロセッサＦＦＴ＿Ｐ内のスタート生成器機能Ｆ＿ＳＴＲＴを不活性化する不活性化手段Ｍ＿ＤＥＳを有する、ということに留意されたい。この不活性化は、初期化ステップ０）で行われる。前記不活性化手段は、前記デジタル・シグナル・プロセッサにプログラム実装することができる。ゆえに、スタート生成器機能Ｆ＿ＳＴＲＴが無効にされたときに以前のモードが保持されるか、又はスタート生成器機能Ｆ＿ＳＴＲＴが有効にされたときに本発明による新しいモードが維持されるか、のどちらかである。
【００２７】
また、適切な同期化である場合又はエラー訂正が依頼されていない場合、これは稀であるが、ＦＦＴ＿ＰコプロセッサＦＦＴ＿Ｐによって直接メモリアクセスが使用され得る、とういうことに留意されたい。デジタル・シグナル・プロセッサＤＳＰは、前記高速フーリエ変換コプロセッサのメモリアクセスを一切管理しない。したがって、前記デジタル・シグナル・プロセッサＤＳＰは、他の仕事を管理することに関して自由である。
【００２８】
本発明は、前述の実施例及び変形に制限されず、添付した請求項で規定されるような発明の精神及び範囲から離れずに変更がされ得る、ということが理解されるべきである。
【００２９】
ハードウェア若しくソフトウェアの品目、又は両者によって、本発明に従った方法の機能を実施する非常に多くの態様が存在する、ということが理解されるべきであり、ハードウェア又はソフトウェアの単一品が幾つかの機能を実行可能である、ということが提供されるできである。ハードウェア又はソフトウェアの品目又は両者の組み立て品が機能を実行するということは除外されない。例えば、スタート生成器機能Ｆ＿ＳＴＲＴはアドレス生成機能Ｆ＿ＡＤＤＲと結合可能であり、本発明による高速フーリエ変換処理方法を変更することなしに単一機能を成している。
【００３０】
前記ハードウェア又はソフトウェア品目は、幾つかの方法、例えば配線電子回路によって又はプログラミングに適した集積回路によって実施可能である。前記集積回路は、コンピュータの中又は復調器の中に含まれ得る。第２の場合、本発明による復調器の異なる手段が、前述したようなハードウェア又はソフトウェアとなり得る。
【００３１】
集積回路は一連の命令を有している。従って、例えばコンピュータのプログラミング・メモリ又は復調器メモリの中に含まれる前記一連の命令は、該コンピュータ又は該復調器に高速フーリエ変換処理方法の様々なステップを実行させても良い。
【００３２】
一連の命令は、例えばディスクのようなデータ保有器を読むことによって、プログラミング・メモリにロードされても良い。サービス・プロバイダは、また、例えばインターネットのような通信ネットワーク経由で一連の命令を利用できるようにしても良い。
【００３３】
以下の請求項の如何なる引用符号も請求項を制限するように解釈されるべきではない。「有する」という動詞及び当該動詞の語形変化の使用は、如何なる請求項で規定されたステップ又は要素以外の、他の如何なるステップ又は要素の存在も排除しない、ということは自明であろう。「有する」という動詞が続き、かつ要素又はステップに先立つ冠詞は、複数の、そのような要素又はステップの存在を排除しない
【図面の簡単な説明】
【００３４】
【図１】図１は、従来技術で記載されているような、デジタル復調器の幾つかの構成要素を図解している。
【図２】図２は、本発明による、デジタル復調器で使用される、九速フーリエ変換アルゴリズムの図表である。
【図３】図３は、本発明によるデジタル復調器の幾つかの構成要素を図解している。
【図４】図４は、図３のデジタル復調器で実施される高速フーリエ変換方法の概略図である。
【図３】
2004536511.tif 000003
【国際公開パンフレット】
2004536511.tif 000004
2004536511.tif 000005
2004536511.tif 000006
2004536511.tif 000007
2004536511.tif 000008
2004536511.tif 000009
2004536511.tif 000010
2004536511.tif 000011
2004536511.tif 000012
2004536511.tif 000013
2004536511.tif 000014
2004536511.tif 000015
【国際公開パンフレット（コレクトバージョン）】
2004536511.tif 000016
【国際調査報告】
2004536511.tif 000017
2004536511.tif 000018
2004536511.tif 000019