(57)【要約】下記のものの少なくとも１つであるバルクドープ半導体：単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。そのような半導体は、第１の半導体を含む内部コアと、第１の半導体と異なる材料を含む外殻とを含む。そのような半導体は細長いかもしれない、また、そのような半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きいかもしれない。そのような半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最大幅かもしれない。そのような半導体は、単結晶であるかもしれないし、さらに自立型であるかもしれない。そのような半導体は、低濃度にｎ型にドープされているか、高濃度にｎ型にドープされているか、低濃度にｐ型にドープされているか、または高濃度にｐ型にドープされているかもしれない。そのような半導体は、成長中にドープすることができる。そのような半導体は、デバイスの一部であり、そのデバイスは様々なデバイスおよびその組合せの任意ものを含むことができる。そのような半導体からデバイスを製造するために、様々な組立方法を使用することができる。そのような半導体のアレイを含んだ、そのような半導体の２以上のものは、デバイスを形成するように、例えばデバイスの交差ｐ−ｎ接合を形成するように組み合わせることができる。ある特定の大きさのそのようなデバイスは、量子閉じ込めおよび他の量子現象を示すこができ、さらに、１つまたは複数のそのような半導体から放出された光の波長は、そのような半導体の幅を選ぶことで制御することができる。そのような半導体およびそれから作られたデバイスは、様々な用途に使用することができる。【選択図】図１
2004507104.tif 000002
【特許請求の範囲】
【請求項１】
５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含む自立型のバルクドープ半導体。
【請求項２】
前記半導体は、
第１の半導体を含む内部コアと、
前記内部コアの外側の１つまたは複数の外殻とを含み、前記外殻の少なくとも１つが前記第１の半導体と異なる材料を含む、請求項１に記載の半導体。
【請求項３】
前記半導体は、元素半導体を含む、請求項１に記載の半導体。
【請求項４】
前記元素半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、およびＰから成るグループから選択される、請求項３に記載の半導体。
【請求項５】
前記半導体は、元素半導体の固溶体を含む、請求項１に記載の半導体。
【請求項６】
前記固溶体は、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−Ｓｎ、およびＧｅ−Ｓｎから成るグループから選択される、請求項５に記載の半導体。
【請求項７】
前記半導体は、ＩＶ族−ＩＶ族半導体を含む、請求項１に記載の半導体。
【請求項８】
前記ＩＶ族−ＩＶ族半導体はＳｉＣである、請求項７に記載の半導体。
【請求項９】
前記半導体は、ＩＩＩ族−Ｖ族半導体を含む、請求項１に記載の半導体。
【請求項１０】
前記ＩＩＩ族−Ｖ族半導体は、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂから成るグループから選択される、請求項９に記載の半導体。
【請求項１１】
前記半導体は、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂから成るグループからの２以上のＩＩＩ族−Ｖ族半導体の組合せを含む合金を含む、請求項１に記載の半導体。
【請求項１２】
前記半導体は、ＩＩ族−ＶＩ族半導体を含む、請求項１に記載の半導体。
【請求項１３】
前記半導体は、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅから成るグループから選択される、請求項１２に記載の半導体。
【請求項１４】
前記半導体は、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅから成るグループからの２以上のＩＩ族−ＶＩ族半導体の組合せを含む合金を含む、請求項１に記載の半導体。
【請求項１５】
前記半導体は、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅから成るグループからのＩＩ族−ＶＩ族半導体と、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂから成るグループからのＩＩＩ族−Ｖ族半導体との組合せを含む合金を含む、請求項１に記載の半導体。
【請求項１６】
前記半導体は、ＩＶ族−ＶＩ族半導体を含む、請求項１に記載の半導体。
【請求項１７】
前記半導体は、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅから成るグループから選択される、請求項１６に記載の半導体。
【請求項１８】
前記半導体は、Ｉ族−ＶＩＩ族半導体を含む、請求項１に記載の半導体。
【請求項１９】
前記半導体は、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩから成るグループから選択される、請求項１８に記載の半導体。
【請求項２０】
前記半導体は、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３およびＡｌ２ＣＯから成るグループから選択された半導体を含む、請求項１に記載の半導体。
【請求項２１】
前記半導体は、ｐ型ドーパントを含む、請求項１に記載の半導体。
【請求項２２】
前記半導体は、ｎ型ドーパントを含む、請求項１に記載の半導体。
【請求項２３】
前記半導体は、周期律表のＩＩＩ族からのｐ型ドーパントを含む、請求項１に記載の半導体。
【請求項２４】
前記半導体は、周期律表のＶ族からのｎ型ドーパントを含む、請求項１に記載の半導体。
【請求項２５】
前記半導体は、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパントを含む、請求項１に記載の半導体。
【請求項２６】
前記半導体は、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパントを含む、請求項１に記載の半導体。
【請求項２７】
前記半導体は、周期律表のＩＩ族からのｐ型ドーパントを含む、請求項１に記載の半導体。
【請求項２８】
前記ｐ型ドーパントは、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択される、請求項２７に記載の半導体。
【請求項２９】
前記半導体は、周期律表のＩＶ族からのｐ型ドーパントを含む、請求項１に記載の半導体。
【請求項３０】
前記ｐ型ドーパントは、ＣおよびＳｉから成るグループから選択される、請求項２９に記載の半導体。
【請求項３１】
前記ｎ型は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される、請求項２７に記載の半導体。
【請求項３２】
前記最小幅は、２００ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３３】
前記最小幅は、１５０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３４】
前記最小幅は、１００ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３５】
前記最小幅は、８０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３６】
前記最小幅は、７０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３７】
前記最小幅は、６０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３８】
前記最小幅が、４０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項３９】
前記最小幅は、２０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項４０】
前記最小幅は、１０ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項４１】
前記最小幅は、５ナノメートルよりも小さい、請求項１に記載の半導体。
【請求項４２】
前記半導体は細長く、かつ前記少なくとも１つの部分が長手方向の断面である、請求項１に記載の半導体。
【請求項４３】
前記長手方向の断面は、最も長い幅に対する前記断面の長さの比が４：１よりも大きい、請求項４２に記載の半導体。
【請求項４４】
前記長手方向の断面は、最も長い幅に対する前記断面の長さの比が１０：１よりも大きい、請求項４２に記載の半導体。
【請求項４５】
前記長手方向の断面は、最も長い幅に対する前記断面の長さの比が１００：１よりも大きい、請求項４２に記載の半導体。
【請求項４６】
前記長手方向の断面は、最も長い幅に対する前記断面の長さの比が１０００：１よりも大きい、請求項４２に記載の半導体。
【請求項４７】
前記半導体は、単結晶を含む、請求項１に記載の半導体。
【請求項４８】
前記半導体は、デバイスの一部である、請求項１に記載の半導体。
【請求項４９】
前記半導体は、ｎ型にドープされている、請求項１に記載の半導体。
【請求項５０】
前記半導体は、ｐ型にドープされている、請求項１に記載の半導体。
【請求項５１】
前記半導体は、磁気を帯びている、請求項１に記載の半導体。
【請求項５２】
前記半導体は、前記半導体に磁気を帯びさせるドーパントを含む、請求項５１に記載の半導体。
【請求項５３】
前記半導体は、強磁性体である、請求項５１に記載の半導体。
【請求項５４】
前記半導体は、前記半導体を強磁性体にするドーパントを含む、請求項５３に記載の半導体。
【請求項５５】
前記半導体は、マンガンを含む、請求項５４に記載の半導体。
【請求項５６】
その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体。
【請求項５７】
前記半導体は、
第１の半導体を含む内部コアと、
前記内部コアの外側の１つまたは複数の外殻とを含み、前記外殻の少なくとも１つが前記第１の半導体と異なる材料を含む、請求項５６に記載の半導体。
【請求項５８】
前記半導体の長手方向の軸における任意の点で、最も長い幅に対する前記断面の長さの比が４：１よりも大きい、請求項５６に記載の半導体。
【請求項５９】
前記半導体の長手方向の軸における任意の点で、最も長い幅に対する前記断面の長さの比が１０：１よりも大きい、請求項５６に記載の半導体。
【請求項６０】
前記半導体の長手方向の軸における任意の点で、最も長い幅に対する前記断面の長さの比が１００：１よりも大きい、請求項５６に記載の半導体。
【請求項６１】
前記半導体の長手方向の軸における任意の点で、最も長い幅に対する前記断面の長さの比が１０００：１よりも大きい、請求項５６に記載の半導体。
【請求項６２】
前記点は、２００ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６３】
前記点は、１５０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６４】
前記点は、１００ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６５】
前記点は、８０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６６】
前記点は、７０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６７】
前記点は、６０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６８】
前記点は、４０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項６９】
前記点は、２０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項７０】
前記点は、１０ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項７１】
前記点は、５ナノメートルよりも小さい最小幅を有する、請求項５６に記載の半導体。
【請求項７２】
前記半導体は、単結晶を含む、請求項５６に記載の半導体。
【請求項７３】
前記半導体は、自立型である、請求項５６に記載の半導体。
【請求項７４】
前記半導体は、デバイスの一部である、請求項５６に記載の半導体。
【請求項７５】
前記半導体は、ｎ型にドープされている、請求項５６に記載の半導体。
【請求項７６】
前記半導体は、ｐ型にドープされている、請求項５６に記載の半導体。
【請求項７７】
単結晶を含むドープされた半導体。
【請求項７８】
前記半導体は、
第１の半導体を含む内部コアと、
前記内部コアの外側の１つまたは複数の外殻とを含み、前記外殻の少なくとも１つが前記第１の半導体と異なる材料を含む、請求項７７に記載の半導体。
【請求項７９】
前記半導体は、バルクドープされている、請求項７７に記載の半導体。
【請求項８０】
前記半導体は、自立型である、請求項７７に記載の半導体。
【請求項８１】
前記半導体は、５００ナノメートルよりも小さい幅を有する部分を含む、請求項７７に記載の半導体。
【請求項８２】
前記半導体は細長い、請求項７７に記載の半導体。
【請求項８３】
前記半導体は、デバイスの一部である、請求項７７に記載の半導体。
【請求項８４】
前記半導体は、ｎ型にドープされている、請求項７７に記載の半導体。
【請求項８５】
前記半導体は、ｐ型にドープされている、請求項７７に記載の半導体。
【請求項８６】
半導体の成長中にドープされた、ドープされた半導体。
【請求項８７】
前記ドープされた半導体は、前記半導体の１つまたは複数の分子およびドーパントの１つまたは複数の分子にエネルギーを加えることによって成長された、請求項８６に記載の半導体。
【請求項８８】
前記ドープされた半導体は、前記半導体の１つまたは複数の分子およびドーパントの１つまたは複数の分子にエネルギーを加えることによって成長された、請求項８６に記載の半導体。
【請求項８９】
前記ドープされた半導体は、前記半導体の１つまたは複数の分子およびドーパントの１つまたは複数の分子にエネルギーを加えることによって成長された、請求項８６に記載の半導体。
【請求項９０】
前記半導体は、バルクドープされている、請求項８６に記載の半導体。
【請求項９１】
前記半導体は、単結晶を含む、請求項８６に記載の半導体。
【請求項９２】
前記半導体は、自立型である、請求項８６に記載の半導体。
【請求項９３】
前記半導体は、５００ナノメートルよりも小さい幅を有する部分を含む、請求項８６に記載の半導体。
【請求項９４】
前記半導体は細長い、請求項８６に記載の半導体。
【請求項９５】
前記半導体は、ｎ型にドープされている、請求項８６に記載の半導体。
【請求項９６】
前記半導体は、ｐ型にドープされている、請求項８６に記載の半導体。
【請求項９７】
単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、前記バルクドープ半導体の断面によって引き起こされる現象が、前記断面の寸法による量子閉じ込めを示す半導体。
【請求項９８】
前記半導体は細長く、さらに、前記寸法が、前記半導体の長手方向の断面における任意の点の幅である、請求項９７に記載の半導体。
【請求項９９】
前記長手方向の断面は、散乱なしで電気キャリアを輸送することができる、請求項９８に記載の半導体。
【請求項１００】
前記長手方向の断面は、電気キャリアが弾道的に前記長手方向の断面を通過するように、前記電気キャリアを輸送することができる、請求項９９に記載の半導体。
【請求項１０１】
前記長手方向の断面は、電気キャリアが可干渉的に前記長手方向の断面を通過するように、前記電気キャリアを輸送することができる、請求項９９に記載の半導体。
【請求項１０２】
前記長手方向の断面は、電気キャリアがスピン偏極であるように、前記電気キャリアを輸送することができる、請求項９８に記載の半導体。
【請求項１０３】
前記長手方向の断面は、前記スピン偏極電気キャリアがスピン情報を失うことなく前記長手方向の断面を通過するように、前記電気キャリアを輸送することができる、請求項１０２に記載の半導体。
【請求項１０４】
前記長手方向の断面は、励起に応答して光を放出することができ、前記放出光の波長が前記幅に関係している、請求項９８に記載の半導体。
【請求項１０５】
前記放出光の波長は、前記幅に比例する、請求項９９に記載の半導体。
【請求項１０６】
可干渉性輸送を示すバルクドープ半導体。
【請求項１０７】
弾道輸送を示すバルクドープ半導体。
【請求項１０８】
Ｌｕｔｔｉｎｇｅｒ液体挙動を示すバルクドープ半導体。
【請求項１０９】
１つまたは複数のドープされた半導体を含む溶液であって、前記半導体の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである溶液。
【請求項１１０】
少なくとも１つのドープされた半導体を含むデバイスであって、前記少なくとも１つのドープされた半導体が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるデバイス。
【請求項１１１】
前記デバイスは、少なくとも２つのドープされた半導体を含み、前記少なくとも２つのドープされた半導体の両方が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、前記少なくとも２つのドープされた半導体のうちの第１のものが量子閉じ込めを示し、前記少なくとも２つのドープされた半導体のうちの第２のものが前記第１のものの量子閉じ込めを操作する、請求項１１０に記載のデバイス。
【請求項１１２】
前記デバイスは、少なくとも２つのドープされた半導体を含み、前記少なくとも２つのドープされた半導体の両方が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである、請求項１１０に記載のデバイス。
【請求項１１３】
前記少なくとも２つのバルクドープ半導体は、互いに物理的に接触している、請求項１１１に記載のデバイス。
【請求項１１４】
前記少なくとも２つのバルクドープ半導体の第１のものが第１の導電型であり、前記少なくとも２つのバルクドープ半導体の第２のものが第２の導電型である、請求項１１３に記載のデバイス。
【請求項１１５】
前記第１の導電型がｎ型であり、前記第２の型の導電型がｐ型である、請求項１１４に記載のデバイス。
【請求項１１６】
前記少なくとも２つのバルクドープ半導体は、ｐ−ｎ接合を形成する、請求項１１５に記載のデバイス。
【請求項１１７】
前記少なくとも１つの半導体は、自立型である、請求項１１０に記載のデバイス。
【請求項１１８】
前記少なくとも１つの半導体は、細長い、請求項１１０に記載のデバイス。
【請求項１１９】
前記少なくとも１つの半導体は、単結晶を含む、請求項１１０に記載のデバイス。
【請求項１２０】
前記少なくとも１つの半導体は、
第１の半導体を含む内部コアと、
前記第１の半導体と異なる材料を含む外殻とを含む、請求項１１０に記載のデバイス。
【請求項１２１】
前記デバイスは、スイッチを含む、請求項１１０に記載のデバイス。
【請求項１２２】
前記デバイスは、ダイオードを含む、請求項１１０に記載のデバイス。
【請求項１２３】
前記デバイスは、発光ダイオードを含む、請求項１１０に記載のデバイス。
【請求項１２４】
前記デバイスは、トンネルダイオードを含む、請求項１１０に記載のデバイス。
【請求項１２５】
前記デバイスは、ショットキーダイオードを含む、請求項１１０に記載のデバイス。
【請求項１２６】
前記トランジスタは、バイポーラ接合トランジスタを含む、請求項１２５に記載のデバイス。
【請求項１２７】
前記トランジスタは、電界効果トランジスタを含む、請求項１２５に記載のデバイス。
【請求項１２８】
前記デバイスは、インバータを含む、請求項１１０に記載のデバイス。
【請求項１２９】
前記インバータは、相補型インバータである、請求項１２８に記載のデバイス。
【請求項１３０】
前記デバイスは、光センサを含む、請求項１１０に記載のデバイス。
【請求項１３１】
前記デバイスは、検体のためのセンサを含む、請求項１１０に記載のデバイス。
【請求項１３２】
前記検体は、ＤＮＡである、請求項１１０に記載のデバイス。
【請求項１３３】
前記デバイスは、メモリデバイスを含む、請求項１１０に記載のデバイス。
【請求項１３４】
前記メモリデバイスは、ダイナミックメモリデバイスである、請求項１３３に記載のデバイス。
【請求項１３５】
前記メモリデバイスは、スタティックメモリデバイスである、請求項１３３に記載のデバイス。
【請求項１３６】
前記デバイスは、レーザを含む、請求項１１０に記載のデバイス。
【請求項１３７】
前記デバイスは、論理ゲートを含む、請求項１１０に記載のデバイス。
【請求項１３８】
前記論理ゲートは、ＡＮＤゲートである、請求項１３７に記載のデバイス。
【請求項１３９】
前記論理ゲートは、ＮＡＮＤゲートである、請求項１３７に記載のデバイス。
【請求項１４０】
前記論理ゲートは、ＥＸＣＬＵＳＩＶＥ−ＡＮＤゲートである、請求項１３７に記載のデバイス。
【請求項１４１】
前記論理ゲートは、ＯＲゲートである、請求項１３７に記載のデバイス。
【請求項１４２】
前記論理ゲートは、ＮＯＲゲートである、請求項１３７に記載のデバイス。
【請求項１４３】
前記論理ゲートは、ＥＸＣＬＵＳＩＶＥ−ＯＲゲートである、請求項１３７に記載のデバイス。
【請求項１４４】
前記デバイスは、ラッチを含む、請求項１１０に記載のデバイス。
【請求項１４５】
前記デバイスは、レジスタを含む、請求項１１０に記載のデバイス。
【請求項１４６】
前記デバイスは、クロック回路を含む、請求項１１０に記載のデバイス。
【請求項１４７】
前記デバイスは、論理アレイを含む、請求項１１０に記載のデバイス。
【請求項１４８】
前記デバイスは、ステートマシーンを含む、請求項１１０に記載のデバイス。
【請求項１４９】
前記デバイスは、プログラマブル回路を含む、請求項１１０に記載のデバイス。
【請求項１５０】
前記デバイスは、増幅器を含む、請求項１１０に記載のデバイス。
【請求項１５１】
前記デバイスは、変圧器を含む、請求項１１０に記載のデバイス。
【請求項１５２】
前記デバイスは、信号処理装置を含む、請求項１１０に記載のデバイス。
【請求項１５３】
前記デバイスは、ディジタル回路を含む、請求項１１０に記載のデバイス。
【請求項１５４】
前記デバイスは、アナログ回路を含む、請求項１１０に記載のデバイス。
【請求項１５５】
前記デバイスは、発光源を含む、請求項１１０に記載のデバイス。
【請求項１５６】
前記発光源は、前記半導体が前記半導体の任意の部分のその最小幅よりも大きな最小幅を有する場合に、前記半導体が発光するはずの周波数よりも、高い周波数で発光する、請求項１５５に記載のデバイス。
【請求項１５７】
前記デバイスは、フォトルミネセンスデバイスを含む、請求項１１０に記載のデバイス。
【請求項１５８】
前記デバイスは、エレクトロルミネセンスデバイスを含む、請求項１１０に記載のデバイス。
【請求項１５９】
前記デバイスは、整流器を含む、請求項１１０に記載のデバイス。
【請求項１６０】
前記デバイスは、フォトダイオードを含む、請求項１１０に記載のデバイス。
【請求項１６１】
前記デバイスは、ｐ−ｎ太陽電池を含む、請求項１１０に記載のデバイス。
【請求項１６２】
前記デバイスは、フォトトランジスタを含む、請求項１１０に記載のデバイス。
【請求項１６３】
前記デバイスは、単電子トランジスタを含む、請求項１１０に記載のデバイス。
【請求項１６４】
前記デバイスは、単光子発光体を含む、請求項１１０に記載のデバイス。
【請求項１６５】
前記デバイスは、単光子検出器を含む、請求項１１０に記載のデバイス。
【請求項１６６】
前記デバイスは、スピントロニクス（ｓｐｉｎｔｒｏｎｉｃｓ）デバイスを含む、請求項１１０に記載のデバイス。
【請求項１６７】
前記デバイスは、原子力顕微鏡用の超先鋭な先端部を含む、請求項１１０に記載のデバイス。
【請求項１６８】
前記デバイスは、走査型トンネル顕微鏡を含む、請求項１１０に記載のデバイス。
【請求項１６９】
前記デバイスは、電界放出デバイスを含む、請求項１１０に記載のデバイス。
【請求項１７０】
前記デバイスは、フォトルミネセンス・タグを含む、請求項１１０に記載のデバイス。
【請求項１７１】
前記デバイスは、光起電力デバイスを含む、請求項１１０に記載のデバイス。
【請求項１７２】
前記デバイスは、光バンドギャップ材料を含む、請求項１１０に記載のデバイス。
【請求項１７３】
前記デバイスは、走査型近視野光顕微鏡先端部を含む、請求項１１０に記載のデバイス。
【請求項１７４】
前記デバイスは、ディジタル部品およびアナログ部品を有する回路を含む、請求項１１０に記載のデバイス。
【請求項１７５】
前記デバイスは、前記少なくとも１つのバルクドープ半導体に電気的に結合された他の半導体を含む、請求項１１０に記載のデバイス。
【請求項１７６】
前記他の半導体は、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体である、請求項１７５に記載のデバイス。
【請求項１７７】
前記デバイスは、前記少なくとも１つのバルクドープ半導体に光学的に結合された他の半導体を含む、請求項１１０に記載のデバイス。
【請求項１７８】
前記他の半導体は、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含む、請求項１７７に記載のデバイス。
【請求項１７９】
前記デバイスは、前記少なくとも１つのバルクドープ半導体に磁気的に結合された他の半導体を含む、請求項１１０に記載のデバイス。
【請求項１８０】
前記他の半導体は、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体である、請求項１７９に記載のデバイス。
【請求項１８１】
前記デバイスは、前記少なくとも１つのバルクドープ半導体に物理的に接触する他の半導体を含む、請求項１１０に記載のデバイス。
【請求項１８２】
前記他の半導体は、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである、請求項１７９に記載のデバイス。
【請求項１８３】
前記少なくとも１つの半導体は、電気コンタクトに結合されている、請求項１１０に記載のデバイス。
【請求項１８４】
前記少なくとも１つの半導体は、光学コンタクトに結合されている、請求項１１０に記載のデバイス。
【請求項１８５】
前記少なくとも１つの半導体は、磁気コンタクトに結合されている、請求項１１０に記載のデバイス。
【請求項１８６】
前記少なくとも１つの半導体の導電率は、信号に応答して制御可能である、請求項１１０に記載のデバイス。
【請求項１８７】
前記少なくとも１つの半導体の導電率は、値のある範囲内の任意の値を有するように制御可能である、請求項１８６に記載のデバイス。
【請求項１８８】
前記少なくとも１つの半導体は、２以上の状態の間で切り換え可能である、請求項１８６に記載のデバイス。
【請求項１８９】
前記少なくとも１つの半導体は、信号によって伝導状態と絶縁状態の間で切り換え可能である、請求項１８８に記載のデバイス。
【請求項１９０】
前記少なくとも１つの半導体の２以上の状態は、加えられる信号の無い場合は、持続可能である、請求項１８８に記載のデバイス。
【請求項１９１】
前記少なくとも１つの半導体の導電率は、電気信号に応答して制御可能である、請求項１８６に記載のデバイス。
【請求項１９２】
前記少なくとも１つの半導体の導電率は、光信号に応答して制御可能である、請求項１８６に記載のデバイス。
【請求項１９３】
前記少なくとも１つの半導体の導電率は、磁気信号に応答して制御可能である、請求項１８６に記載のデバイス。
【請求項１９４】
前記少なくとも１つの半導体の導電率は、ゲート端子の信号に応答して制御可能である、請求項１８６に記載のデバイス。
【請求項１９５】
前記ゲート端子は、前記少なくとも１つの半導体と物理的に接触していない、請求項１９４に記載のデバイス。
【請求項１９６】
前記半導体の少なくとも２つがアレイを形成し、前記アレイ中の前記半導体の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の１つである、請求項１１０に記載のデバイス。
【請求項１９７】
前記アレイは、順序アレイである、請求項１９６に記載のデバイス。
【請求項１９８】
前記アレイは、順序アレイでない、請求項１９６に記載のデバイス。
【請求項１９９】
前記デバイスは２以上の別個の相互接続された回路を含み、前記回路の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるドープされた半導体を含まない、請求項１１０に記載のデバイス。
【請求項２００】
前記デバイスは、１つまたは複数のピン出力を有するチップ上に実施される、請求項１１０に記載のデバイス。
【請求項２０１】
前記チップが別個の相互接続された回路を含み、前記回路の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるドープされた半導体を含まない、請求項２００に記載のデバイス。
【請求項２０２】
単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるドープされた半導体を成長するための反応物の堆積であって、半導体反応物およびドーパント反応物を含む堆積。
【請求項２０３】
半導体を成長する方法であって、
（Ａ）前記半導体の成長中に前記半導体をドープする動作を含む方法。
【請求項２０４】
前記成長された半導体は、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるドープされた半導体である、請求項２０３に記載の方法。
【請求項２０５】
さらに、
（Ｂ）前記ドープされた半導体の表面に１つまたは複数の他の材料を追加する動作を含む、請求項２０３に記載の方法。
【請求項２０６】
動作（Ｂ）は、前記ドープされた半導体のまわりに殻を形成するステップを含む、請求項２０５に記載の方法。
【請求項２０７】
動作（Ａ）は、前記ドーピングの程度を制御するステップを含む、請求項２０３に記載の方法。
【請求項２０８】
動作（Ａ）は、分子の堆積にエネルギーを加えることで前記ドープされた半導体を成長するステップを含み、前記分子の堆積が前記半導体の分子およびドーパントの分子を含む、請求項２０３に記載の方法。
【請求項２０９】
動作（Ａ）は、前記ドーピングの程度を制御する動作を含む、請求項２０８に記載の方法。
【請求項２１０】
前記ドーピングを制御する動作は、前記ドーパント分子の量に対する前記半導体分子の量の比を制御するステップを含む、請求項２０９に記載の方法。
【請求項２１１】
動作（Ａ）は、気化分子を形成するようにレーザを使用して前記分子を気化させるステップをさらに含む、請求項２０９に記載の方法。
【請求項２１２】
動作（Ａ）は、前記気化分子から前記半導体を成長するステップをさらに含む、請求項２１１に記載の方法。
【請求項２１３】
動作（Ａ）は、前記気化分子を液体クラスタに凝縮するステップをさらに含む、請求項２１１に記載の方法。
【請求項２１４】
動作（Ａ）は、前記液体クラスタから前記半導体を成長するステップをさらに含む、請求項２１２に記載の方法。
【請求項２１５】
動作（Ａ）は、レーザ支援触媒成長を使用して行われる、請求項２１１に記載の方法。
【請求項２１６】
前記分子の堆積が、触媒材料の分子のクラスタを含む、請求項２０８に記載の方法。
【請求項２１７】
動作（Ａ）は、前記半導体の幅を制御するステップを含む、請求項２１６に記載の方法。
【請求項２１８】
前記半導体の幅を制御することが、前記触媒クラスタの幅を制御するステップを含む、請求項２１７に記載の方法。
【請求項２１９】
動作（Ａ）は、少なくとも前記分子に対して化学気相成長を行うことをさらに含む、請求項２０３に記載の方法。
【請求項２２０】
前記成長された半導体は、２０ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有する、請求項２０３に記載の方法。
【請求項２２１】
前記成長された半導体は、１０ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有する、請求項２２０に記載の方法。
【請求項２２２】
前記成長された半導体は、５ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有する、請求項２２０に記載の方法。
【請求項２２３】
前記成長された半導体は、磁気を帯びている、請求項２０３に記載の方法。
【請求項２２４】
動作（Ａ）は、前記成長された半導体に磁気を帯びさせる材料を前記半導体にドープするステップを含む、請求項２２３に記載の方法。
【請求項２２５】
前記成長された半導体は、強磁性体である、請求項２０３に記載の方法。
【請求項２２６】
動作（Ａ）は、前記成長された半導体を強磁性体にする材料を前記半導体にドープするステップを含む、請求項２２５に記載の方法。
【請求項２２７】
動作（Ａ）は、前記半導体にマンガンをドープするステップを含む、請求項２２６に記載の方法。
【請求項２２８】
デバイスを製造する方法であって、
（Ａ）１つまたは複数の半導体を表面に接触させる動作を含み、前記半導体の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである方法。
【請求項２２９】
前記表面は基板である、請求項２２８に記載の方法。
【請求項２３０】
（Ｂ）動作（Ａ）の前に、半導体の分子およびドーパントの分子にエネルギーを加えて前記半導体の少なくとも１つを成長する動作、をさらに含む、請求項２２８に記載の方法。
【請求項２３１】
動作（Ａ）は、前記１つまたは複数の半導体を含む溶液を前記表面に接触させるステップを含む、請求項２２８に記載の方法。
【請求項２３２】
（Ｂ）電界を使用して前記表面に１つまたは複数の前記半導体を並べるステップをさらに含む、請求項２３１に記載の方法。
【請求項２３３】
動作（Ｂ）は、
少なくとも２つの電極の間に電界を発生させるステップと、
前記電極の間に１つまたは複数の前記半導体を位置付けするステップとを含む、請求項２３２に記載の方法。
【請求項２３４】
（Ｂ）１つまたは複数の他の半導体を含む別の溶液で動作（Ａ）を繰り返す動作をさらに含み、前記他の半導体の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである、請求項２３１に記載の方法。
【請求項２３５】
（Ｂ）前記１つまたは複数の接触された半導体を前記表面に付けるように前記表面を調整する動作をさらに含む、請求項２２８に記載の方法。
【請求項２３６】
動作（Ｂ）は、前記表面に溝を形成するステップを含む、請求項２３５に記載の方法。
【請求項２３７】
動作（Ｂ）は、前記表面をパターン形成するステップを含む、請求項２３５に記載の方法。
【請求項２３８】
（Ｂ）電界を使用して１つまたは複数の前記半導体を前記表面に並べるステップをさらに含む、請求項２２８に記載の方法。
【請求項２３９】
動作（Ｂ）は、
少なくとも２つの電極の間に電界を発生させるステップと、
前記電極の間に１つまたは複数の前記半導体を位置付けするステップとを含む、請求項２３８に記載の方法。
【請求項２４０】
光を発生させる方法であって、
（Ａ）１つまたは複数の半導体にエネルギーを加えて、前記１つまたは複数の半導体が発光するようにする動作を含み、前記半導体の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである方法。
【請求項２４１】
前記半導体は、直接バンドギャップ半導体を含む、請求項２４０に記載の方法。
【請求項２４２】
動作（Ａ）は、２つの交差半導体の接合の両端間に電圧を加えるステップを含み、各半導体が５００ナノメートルよりも小さい最小幅を有する、請求項２４０に記載の方法。
【請求項２４３】
各半導体は、１００ナノメートルよりも小さい最小幅を有する、請求項２４２に記載の方法。
【請求項２４４】
（Ｂ）１００ナノメートルよりも小さい最小幅を有する前記少なくとも１つの半導体の寸法を制御することで、前記放出される光の波長を制御する動作をさらに含む、請求項２４０に記載の方法。
【請求項２４５】
前記半導体は細長く、かつ動作（Ｂ）が前記細長い半導体の幅を制御するステップを含む、請求項２４４に記載の方法。
【請求項２４６】
前記半導体は、前記半導体の塊が最小の最も短い寸法を有する場合にその塊が第１の波長で発光するという性質を有し、さらに、
前記半導体の制御された寸法が前記最小の最も短い寸法よりも小さい、請求項２４４に記載の方法。
【請求項２４７】
ドープされた半導体部品および１つまたは複数の他の部品を有するデバイスを製造する方法であって、
（Ａ）前記ドープされた半導体部品を生成するように、その成長中に半導体をドープする動作と、
（Ｂ）前記ドープされた半導体部品を前記１つまたは複数の他の部品の少なくとも１つに付ける動作とを含む方法。
【請求項２４８】
前記ドープされた半導体部品は、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つである、請求項２４７に記載の方法。
【請求項２４９】
【請求項２５０】
細長い要素を有する半導体デバイスを制御可能に組み立てるプロセスであって、前記要素の横方向の固有寸法がナノメートルのスケールであり、
第１のドーピングの型の少なくとも１つの第１の要素を生成するステップと、
前記第１の要素を第１の方向に向けるステップと、
前記第１の要素を少なくとも１つの第１のコンタクトに接続して、電流が前記第１の要素を通って流れることができるようにするステップとを含むプロセス。
【請求項２５１】
第２のドーピングの型の少なくとも１つの第２の要素を生成するステップと、
前記第２の要素を、前記第１の方向と異なる第２の方向に向けるステップと、
前記第１の要素と前記第２の要素の間の電気的接触を可能にするステップと、
前記第２の要素を、少なくとも１つの第２のコンタクトに接続して、電流が前記第１と第２の要素の間を流れることができるようにするステップとをさらに含む、請求項２５０に記載のプロセス。
【請求項２５２】
前記第２のドーピングの型は、前記第１のドーピングの型がｐ型の場合は、ｎ型であり、前記第１のドーピングの型がｎ型の場合は、ｐ型である、請求項２５１に記載のプロセス。
【請求項２５３】
前記第２の要素は、電界または流体の流れの少なくとも１つを加えることで、方向付けされる、請求項２５１に記載のプロセス。
【請求項２５４】
前記第１の要素を複数の間隔を空けて配置されたコンタクトに接続し、前記複数の間隔を空けて配置されたコンタクトの間の前記第１の要素に近接してゲート電極を配列し、それによってＦＥＴを形成するステップをさらに含む、請求項２５０に記載のプロセス。
【請求項２５５】
前記半導体デバイスは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された材料で作られる、請求項２５０に記載のプロセス。
【請求項２５６】
前記第１のドーピングの型は、ｎ型またはｐ型の１つである、請求項２５０に記載のプロセス。
【請求項２５７】
前記第１の要素は、電界または流体の流れの少なくとも１つを加えることで方向付けされる、請求項２５０に記載のプロセス。
【請求項２５８】
前記第１の要素は、前記流体の流れの中に浮遊している、請求項２５７に記載のプロセス。
【請求項２５９】
前記第１の要素は、機械的な工具を使用することで方向付けされる、請求項２５０に記載のプロセス。
【請求項２６０】
前記第２の要素は、前記流体の流れの中に浮遊している、請求項２５０に記載のプロセス。
【請求項２６１】
前記第２の要素は、機械的な工具を使用することで方向付けされる、請求項２５０に記載のプロセス。
【請求項２６２】
半導体デバイスであって、
金属コンタクトのアレイを有するシリコン基板と、
前記アレイと電気的に連絡した状態で形成され、かつｐ型半導体ナノワイヤで形成された第１のバーを有するクロスバースイッチ要素と、
ｎ型半導体ナノワイヤで形成され、かつ前記第１のバーから間隔を置いて配置され、かつ前記第１のバーに交差して配列された第２のバーとを含む半導体デバイス。
【請求項２６３】
前記第２のバーは、前記第１のバーから１〜１０ｎｍの間の間隔を置いて配置されている、請求項２６２に記載の半導体デバイス。
【請求項２６４】
２つのコンタクト点の間に電位を加えることで前記２つのコンタクト点の間に第１のナノワイヤを位置付けし、２つの他のコンタクト点の間に第２のナノワイヤを位置付けするステップを含むナノワイヤ半導体デバイスを製造する方法。
【請求項２６５】
選択的にナノワイヤを引き寄せる１つまたは複数の領域を有する表面を形成するステップを含む、ナノワイヤ半導体デバイスを製造する方法。
【請求項２６６】
ナノワイヤで発光ダイオードを製造する方法であって、前記ダイオードの発光波長が、２つのドープされたナノワイヤ間のｐ−ｎ接合の寸法で決定される方法。
【請求項２６７】
ｐ型ナノワイヤとｎ型ナノワイヤを交差させて半導体接合を製造する方法。
【請求項２６８】
１つまたは複数の細長い構造を表面に組み立てる方法であって、
（Ａ）前記１つまたは複数の細長い構造を含む流体を前記表面に流す動作と、
（Ｂ）前記細長い構造のアレイを形成するように前記表面に前記１つまたは複数の細長い構造を並べる動作とを含む方法。
【請求項２６９】
動作（Ａ）は、前記流体を第１の方向に流すことを含み、動作（Ｂ）が、前記流体がアレイ構造の第１の層を形成するように前記第１の方向に流れるときに、前記１つまたは複数の細長い構造を並べるステップを含み、さらに、前記方法が、
（Ｃ）前記第１の方向からの流れの方向を第２の方向に変えるステップと、
（Ｄ）アレイ構造の第２の層を形成するように、第２の方向で動作（Ａ）および（Ｂ）を繰り返すステップとをさらに含む、請求項２６８に記載の方法。
【請求項２７０】
動作（Ｃ）および（Ｄ）を１回または複数回繰り返すことを含む、請求項２６９に記載の方法。
【請求項２７１】
前記第１の層からの少なくとも第１の細長い構造が、前記第２のアレイからの少なくとも第２の細長い構造に接触する、請求項２６９に記載の方法。
【請求項２７２】
前記第１および第２の細長い構造の一方が第１の導電型のドープされた半導体であり、第１および第２の細長い構造の他方が第２の導電型のドープされた半導体である、請求項２７１に記載の方法。
【請求項２７３】
前記第１の導電型はｐ型であり、前記第２の導電型がｎ型であり、前記第１および第２の細長い構造がｐ−ｎ接合を形成する、請求項２７２に記載の方法。
【請求項２７４】
前記表面は基板の表面である、請求項２６８に記載の方法。
【請求項２７５】
（Ｃ）前記基板の表面から別の基板の表面に前記細長い構造のアレイを移すことをさらに含む、請求項２７４に記載の方法。
【請求項２７６】
動作（Ｃ）はスタンピングを含む、請求項２７５に記載の方法。
【請求項２７７】
前記１つまたは複数の細長い構造は、依然として液体中に含まれている間に、前記表面に並べられる、請求項２６８に記載の方法。
【請求項２７８】
（Ｃ）前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で前記表面を調整するステップをさらに含み、動作（Ｂ）が前記１つまたは複数の機能性を使用して前記１つまたは複数の細長い構造を前記特定の位置に引き寄せるステップを含む、請求項２６８に記載の方法。
【請求項２７９】
動作（Ｃ）は、１つまたは複数の分子で前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８０】
動作（Ｃ）は、１つまたは複数の電荷で前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８１】
動作（Ｃ）は、１つまたは複数のマグネト発電機で前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８２】
動作（Ｃ）は、１つまたは複数の光強度で前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８３】
動作（Ｃ）は、化学的な力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８４】
動作（Ｃ）は、光学的な力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８５】
動作（Ｃ）は、静電気力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８６】
動作（Ｃ）は、磁気力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項２７８に記載の方法。
【請求項２８７】
（Ｃ）前記１つまたは複数の細長い構造を前記表面の特定の位置で受け取るように前記表面をパターン形成するステップを含む、請求項２６８に記載の方法。
【請求項２８８】
動作（Ｃ）は、前記表面に物理的なパターンを作るステップを含む、請求項２８７に記載の方法。
【請求項２８９】
前記物理的なパターンが溝である、請求項２８８に記載の方法。
【請求項２９０】
前記物理的なパターンが段である、請求項２８８に記載の方法。
【請求項２９１】
前記表面が基板の表面であり、前記表面に物理的なパターンを作ることが、前記基板の結晶格子段を使用するステップを含む、請求項２８８に記載の方法。
【請求項２９２】
前記表面が基板の表面であり、前記表面に物理的なパターンを作ることが、自己組立二ブロック重合体細片を使用するステップを含む、請求項２８８に記載の方法。
【請求項２９３】
前記表面に物理的なパターンを作ることが、パターンを使用するステップを含む、請求項２８８に記載の方法。
【請求項２９４】
前記表面に物理的なパターンを作ることが、押し付けられたパターンを使用するステップを含む、請求項２８８に記載の方法。
【請求項２９５】
動作（Ａ）は、溝を使用して前記流体の流れを制御するステップを含む、請求項２６８に記載の方法。
【請求項２９６】
前記細長い構造の少なくとも１つは、半導体である、請求項２６８に記載の方法。
【請求項２９７】
前記細長い構造の少なくとも１つは、ドープされた半導体である、請求項２６８に記載の方法。
【請求項２９８】
前記細長い構造の少なくとも１つは、バルクドープ半導体である、請求項２９７に記載の方法。
【請求項２９９】
前記構造の少なくとも１つは、ドープされた単結晶半導体である、請求項２６８に記載の方法。
【請求項３００】
前記構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である、請求項２６８に記載の方法。
【請求項３０１】
前記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある、自立型のバルクドープ半導体である、請求項２６８に記載の方法。
【請求項３０２】
前記構造の少なくとも１つは、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであるドープされた半導体である、請求項２６８に記載の方法。
【請求項３０３】
前記ドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む、請求項３０２に記載のプロセス。
【請求項３０４】
前記ドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパントから成るグループから選択されたドーパントを含み、およびｎ型がＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される、請求項３０２に記載の方法。
【請求項３０５】
前記ドープされた半導体は、前記半導体の成長中にドープされる、請求項３０２に記載の方法。
【請求項３０６】
１つまたは複数の細長い構造を表面に組み立てる方法であって、前記細長い構造の１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
（Ａ）前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で前記表面を調整する動作と、
（Ｂ）前記１つまたは複数の機能性を使用して、前記１つまたは複数の細長い構造を前記表面の前記特定の位置に引き寄せることで、前記１つまたは複数の細長い構造を並べる動作とを含む方法。
【請求項３０７】
動作（Ａ）は、１つまたは複数の分子で前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３０８】
動作（Ａ）は、１つまたは複数の電荷で前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３０９】
動作（Ａ）は、１つまたは複数のマグネト発電機で前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１０】
動作（Ａ）は、１つまたは複数の光強度で前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１１】
動作（Ａ）は、化学的な力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１２】
動作（Ａ）は、光学的な力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１３】
動作（Ａ）は、静電気力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１４】
動作（Ａ）は、磁気力を使用して前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するステップを含む、請求項３０６に記載の方法。
【請求項３１５】
複数の細長い構造を表面に組み立てる方法であって、前記細長い構造の１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
（Ａ）前記複数の細長い構造を前記表面に堆積する動作と、
（Ｂ）前記複数の前記細長い構造のうちの２以上の間に静電気力を生成するように前記表面を電気的に帯電させる動作とを含む方法。
【請求項３１６】
前記静電気力によって、前記２以上の細長い構造が並べられる、請求項３１５に記載の方法。
【請求項３１７】
前記静電気力によって、前記２以上の細長い構造が１つまたは複数のパターンに並べられる、請求項３１６に記載の方法。
【請求項３１８】
前記１つまたは複数のパターンは、平行アレイを含む、請求項３１７に記載の方法。
【請求項３１９】
複数の細長い構造を表面に組み立てる方法であって、前記細長い構造のうちの１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
（Ａ）ラングミュア−ブロジェット膜を形成するように、前記１つまたは複数の細長い構造を液相の表面に分散させる動作と、
（Ｂ）前記ラングミュア−ブロジェット膜を圧縮する動作と、
（Ｃ）前記圧縮されたラングミュア−ブロジェット膜を表面に移す動作とを含む方法。
【請求項３２０】
前記表面は、基板の表面である、請求項３１９に記載の方法。
【請求項３２１】
複数の１つまたは複数の細長い構造を表面に組み立てる方法であって、前記細長い構造の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
（Ａ）前記１つまたは複数の細長い構造を可撓性基材に分散させる動作と、
（Ｂ）前記少なくとも１つの細長い構造が１つの方向に並ぶようにするせん断力を、前記１つまたは複数の細長い構造に発生させるように、前記可撓性基材をこの方向に引き伸ばす動作と、
（Ｃ）前記可撓性基材を除去する動作と
（Ｄ）前記少なくとも１つの並べられた細長い構造を表面に移す動作とを含む方法。
【請求項３２２】
前記方向が、前記表面の面に平行である、請求項３２１に記載の方法。
【請求項３２３】
動作（Ｂ）は、電気的に引き起こされる力で、前記可撓性基材を引き伸ばすことを含む、請求項３２１に記載の方法。
【請求項３２４】
動作（Ｂ）は、光学的に引き起こされる力で、前記可撓性基材を引き伸ばすことを含む、請求項３２１に記載の方法。
【請求項３２５】
動作（Ｂ）は、機械的に引き起こされる力で、前記可撓性基材を引き伸ばすことを含む、請求項３２１に記載の方法。
【請求項３２６】
動作（Ｂ）は、磁気的に引き起こされる力で、前記可撓性基材を引き伸ばすことを含む、請求項３２１に記載の方法。
【請求項３２７】
前記表面が、基板の表面である、請求項３２１に記載の方法。
【請求項３２８】
前記可撓性基材は、重合体である、請求項３２１に記載の方法。
【請求項３２９】
ドープされた半導体を成長するシステムであって、
前記半導体の分子およびドーパントの分子を供給するための手段と、
前記ドープされた半導体を生成するように、前記半導体の成長中に、前記半導体の分子に前記ドーパントの分子をドープするための手段とを含むシステム。
【請求項３３０】
１つまたは複数の細長い構造を表面に組み立てるシステムであって、
前記１つまたは複数の細長い構造を含む流体を前記表面に流すための手段と、
前記細長い構造のアレイを形成するように、前記１つまたは複数の細長い構造を前記表面に並べるための手段とを含むシステム。
【請求項３３１】
１つまたは複数の細長い構造を表面に組み立てるシステムであって、前記細長い構造の１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
前記１つまたは複数の細長い構造を前記表面の特定の位置に引き寄せる１つまたは複数の機能性で、前記表面を調整するための手段と、
前記１つまたは複数の機能性を使用して、前記１つまたは複数の細長い構造を前記特定の位置に引き寄せることで、前記１つまたは複数の細長い構造を並べるための手段とを含むシステム。
【請求項３３２】
複数の細長い構造を表面に組み立てるシステムであって、前記細長い構造の１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
前記複数の細長い構造を前記表面に堆積するための手段と、
前記複数の前記細長い構造の２以上の間に静電気力を発生させるように、前記表面を電気的に帯電させるための手段とを含むシステム。
【請求項３３３】
複数の細長い構造を表面に組み立てるシステムであって、前記細長い構造の１つまたは複数が、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
ラングミュア−ブロジェット膜を形成するように、前記１つまたは複数の細長い構造を液相の表面に分散させるための手段と、
前記ラングミュア−ブロジェット膜を圧縮するための手段と、
前記圧縮されたラングミュア−ブロジェット膜を表面に移すための手段とを含むシステム。
【請求項３３４】
複数の１つまたは複数の細長い構造を表面に組み立てるシステムであって、前記細長い構造の少なくとも１つが、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体の少なくとも１つであり、
前記１つまたは複数の細長い構造を可撓性基材に分散させるための手段と、
前記少なくとも１つの細長い構造が１つの方向に並ぶようにするせん断力を、前記１つまたは複数の細長い構造に発生させるように、前記可撓性基材をこの方向に引き伸ばすための手段と、
前記可撓性基材を除去するための手段と
前記少なくとも１つの並べられた細長い構造を表面に移すための手段とを含むシステム。
【発明の詳細な説明】
【０００１】
関連出願
この出願は、米国特許法第１１９条（ｅ）に基づいて、２０００年８月２２日出願の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｎａｎｏｗｉｒｅ」という名称の本願の所有者が所有する同時係属の米国仮特許出願第６０／２２６，８３５号、２００１年５月１８日出願の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｎａｎｏｗｉｒｅ」という名称の第６０／２９２，１２１号、２０００年１１月１１日出願の「Ｎａｎｏｗｉｒｅ　ａｎｄ　Ｎａｎｏｔｕｂｅ　Ｎａｎｏｓｅｎｓｏｒｓ」という名称の第６０／２５４，７４５号、２００１年５月１８日出願の「Ｎａｎｏｗｉｒｅ　ａｎｄ　Ｎａｎｏｔｕｂｅ　Ｎａｎｏｓｅｎｓｏｒｓ」という名称の第６０／２９２，０３５号、２００１年５月１８日出願の「Ｎａｎｏｗｉｒｅ　Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｖｉｃｅｓ　Ｉｎｃｌｕｄｉｎｇ　Ｍｅｍｏｒｙ　ａｎｄ　Ｓｗｉｔｃｈｉｎｇ　Ｄｅｖｉｃｅｓ」という名称の第６０／２９２，０４５号、および２００１年５月１８日出願の「Ｎａｎｏｗｉｒｅ　Ｄｅｖｉｃｅｓ　ｉｎｃｌｕｄｉｎｇ　Ｅｍｉｓｓｉｖｅ　Ｅｌｅｍｅｎｔｓ　ａｎｄ　Ｓｅｎｓｏｒｓ」という名称の第６０／２９１，８９６号、に対する優先権を主張し、これらの出願のそれぞれの全体を参照により組み込む。
【０００２】
発明の分野
本発明は一般的にサブマイクロエレクトニクス半導体デバイスに関し、より詳細には、ナノメートルスケールの半導体製品、例えばｎ型およびｐ型導電性を与えるようにドープされたナノワイヤ（ｎａｎｏｗｉｒｅ）、そのような製品の成長、およびデバイスを製造するためのそのような製品の配列に関する。
【０００３】
背景
小規模電子技術は、様々な材料のドーピングに大きく依拠している。電界効果トランジスタ、バイポーラトランジスタ、相補型インバータ、トンネルダイオードなどのような様々なデバイスを作るために、ｎ型およびｐ型半導体領域を形成するように半導体材料をドーピングするステップはよく知られている。
【０００４】
一般的な最先端半導体製造設備は、比較的高いコストを必要とし、クリーンルーム、およびフッ化水素のような有毒な化学薬品の使用を必要とする。半導体技術および微細製造技術は十分に開発されているが、好ましくはより低コストでより小規模な環境に優しい製造を含んだ、改善が絶えず必要とされている。
【０００５】
概要
実施形態において、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含む自立型のバルクドープ（ｂｕｌｋ−ｄｏｐｅｄ）半導体を提供する。
【０００６】
この実施形態の他の態様において、上記の半導体は、第１の半導体を含む内部コアと、この第１の半導体と異なる材料を含む外殻とを含む。
この実施形態の他の態様において、上記の半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【０００７】
この実施形態の様々な態様において、上記の半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【０００８】
この実施形態の様々な態様においては、上記の半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【０００９】
この実施形態の様々な態様においては、上記の半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ，Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００１０】
この実施形態の他の態様においては、上記の半導体はデバイスの一部である。
この実施形態の他の態様においては、上記の半導体はｎ型にドープされている。この態様の様々な任意選択の特徴では、上記の半導体は低濃度にｎ型にドープされているか、または高濃度にｎ型にドープされている。
【００１１】
この実施形態のさらに他の態様においては、上記の半導体はｐ型にドープされている。この態様の様々な任意選択の特徴では、上記の半導体は低濃度にｐ型にドープされているか、または高濃度にｐ型にドープされている。
【００１２】
この実施形態の他の態様においては、上記の半導体は単結晶である。
この実施形態のさらに他の様々な実施形態においては、上記の半導体は磁気を帯びており、上記の半導体は半導体に磁気を帯びさせるドーパントを含み、上記の半導体は強磁性体であり、上記の半導体は半導体を強磁性体にするドーパントを含み、および／または、上記の半導体は、マンガンを含む。
【００１３】
他の実施形態においては、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体を提供する。
【００１４】
この実施形態の態様においては、上記の半導体は自立型である。
この実施形態の他の態様においては、上記の半導体は、第１の半導体を含む内部コアと、この第１の半導体と異なる材料を含む外殻とを含む。
【００１５】
この実施形態の様々な態様においては、上記の半導体の長手方向の軸における任意の点で、最大幅に対する断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００１６】
この実施形態の様々な態様において、上記の半導体の少なくとも１つの長手方向の断面は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００１７】
この実施形態の様々な態様において、上記の半導体の少なくとも１つの長手方向の断面は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００１８】
この実施形態の様々な態様において、上記の半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ，ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００１９】
この実施形態の様々な態様において、上記の半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００２０】
この実施形態の他の態様においては、上記の半導体はデバイスの一部である。
この実施形態の他の態様においては、上記の半導体はｎ型にドープされている。この態様の様々な任意選択の特徴で、上記の半導体は低濃度にｎ型にドープされているか、または高濃度にｎ型にドープされている。
【００２１】
この実施形態のさらに他の態様においては、上記の半導体はｐ型にドープされている。この態様の様々な任意選択の特徴は、上記の半導体は低濃度にｐ型にドープされているか、または高濃度にｐ型にドープされている。
【００２２】
この実施形態の他の態様においては、上記の半導体は単結晶である。
他の実施形態において、単結晶を含むドープされた半導体を提供する。
この実施形態の態様においては、半導体は、バルクドープされている。
【００２３】
この実施形態の態様においては、上記の半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対する断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００２４】
この実施形態の様々な態様において、上記の半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００２５】
この実施形態の様々な態様において、上記の半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００２６】
この実施形態の様々な態様において、上記の半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００２７】
さらに他の実施形態において、下記のものの少なくとも１つであるドープされた半導体を提供する：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。ここで、上記のバルクドープ半導体の断面で生じる現象は、この断面による量子閉じ込めを示す。
【００２８】
この実施形態の他の態様においては、長手方向の断面は、励起に応答して光を放出することができ、放出光の波長はその幅に関係している。この態様の任意選択の特徴で、放出光の波長は幅の関数であり、長手方向の断面は散乱なしで電気キャリアを輸送することができ、長手方向の断面は電気キャリアが弾道的に長手方向の断面を通過するように電気キャリアを輸送することができ、長手方向の断面は電気キャリアが可干渉的に長手方向の断面を通過するように電気キャリアを輸送することができ、長手方向の断面は電気キャリアがスピン偏極するように電気キャリアを輸送することができ、および／または、長手方向の断面はスピン偏極電気キャリアがスピン情報を失うことなく長手方向の断面を通過するように電気キャリアを輸送することができる。
【００２９】
他の実施形態において、１つまたは複数のドープされた半導体を含む溶液を提案する。ここで、上記の半導体の少なくとも１つは下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。
【００３０】
この実施形態の態様においては、上記の少なくとも１つの半導体は細長い。この態様の様々な任意選択の特徴で、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００３１】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００３２】
この実施形態の様々な態様においては、上記少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００３３】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００３４】
他の実施形態においては、１つまたは複数のドープされた半導体を含むデバイスを提供する。ここで、上記の半導体の少なくとも１つは下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。
【００３５】
この実施形態の態様においては、上記のデバイスは、少なくとも２つのドープされた半導体を含み、ここで、上記の少なくとも２つのドープされた半導体の両方が下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、上記の少なくとも２つのドープされた半導体のうちの第１のものは、量子閉じ込めを示し、上記の少なくとも２つのドープされた半導体のうちの第２のものは、上記の第１のものの量子閉じ込めを操作する。
【００３６】
この実施形態の他の態様においては、上記のデバイスは、少なくとも２つのドープされた半導体を含み、ここで、上記の少なくとも２つのドープされた半導体の両方が下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。この実施形態の様々な任意選択の特徴では、上記の少なくとも２つのバルクドープ半導体は互いに物理的に接触し、上記の少なくとも２つのバルクドープ半導体の第１のものは第１の導電型であり、かつ上記の少なくとも２つのバルクドープ半導体の第２のものは第２の導電型であり、この第１の導電型はｎ型であり、かつこの第２の型の導電型がｐ型であり、および／または、上記の少なくとも２つのバルクドープ半導体はｐ−ｎ接合を形成する。
【００３７】
この実施形態の様々な態様においては、上記のデバイスは下記のものの中の１つまたは複数を含む：すなわち、スイッチ、ダイオード、発光ダイオード、トンネルダイオード、ショットキーダイオード、バイポーラ接合トランジスタ、電界効果トランジスタ、インバータ、相補型インバータ、光センサ、検体用のセンサ（例えば、ＤＮＡ）、メモリデバイス、ダイナミックメモリデバイス、スタティックメモリデバイス、レーザ、論理ゲート、ＡＮＤゲート、ＮＡＮＤゲート、ＥＸＣＬＵＳＩＶＥ−ＡＮＤゲート、ＯＲゲート、ＮＯＲゲート、ＥＸＣＬＵＳＩＶＥ−ＯＲゲート、ラッチ、レジスタ、クロック回路、論理アレイ、ステートマシーン、プログラマブル回路、増幅器、変圧器、信号処理装置、ディジタル回路、アナログ回路、発光源、フォトルミネセンスデバイス、エレクトロルミネセンスデバイス、整流器、フォトダイオード、ｐ−ｎ太陽電池、フォトトランジスタ、単電子トランジスタ、単光子発光体、単光子検出器、スピントロニクスデバイス、原子力顕微鏡用の超先鋭な先端部、走査型トンネル顕微鏡、電界放出デバイス、フォトルミネセンス・タグ、光起電力デバイス、光バンドギャップ材料、走査型近視野光顕微鏡先端部、および、ディジタル部品およびアナログ部品を有する回路。
【００３８】
この実施形態の様々な態様において、前のパラグラフに列挙したデバイス部品の１つまたは複数を含むデバイスについて、上記のデバイス部品の１つは上記の少なくとも１つの半導体を含むかもしれない。この態様の任意選択の特徴で、上記デバイスの複数の部品は、少なくとも１つの半導体を含むことができ、ここで各デバイス部品につて、この少なくとも１つの半導体は、下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。
【００３９】
この実施形態の態様においては、上記の少なくとも１つの半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対する断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００４０】
この実施形態の様々な態様において、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００４１】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００４２】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００４３】
この実施形態の他の態様において、上記のデバイスは、上記の少なくとも１つのバルクドープ半導体に電気的に結合された他の半導体を含む。
この実施形態の他の態様において、上記のデバイスは、上記の少なくとも１つのバルクドープ半導体に光学的に結合された他の半導体を含む。この実施形態のさらに他の態様において、上記のデバイスは、上記の少なくとも１つのバルクドープ半導体に磁気的に結合された他の半導体を含む。
【００４４】
この実施形態の他の態様において、上記のデバイスは、上記の少なくとも１つのバルクドープ半導体に物理的に接触する他の半導体を含む。
この実施形態の様々な態様において、上記の少なくとも１つの半導体は、１つまたは複数の電気コンタクト、光学コンタクト、または磁気コンタクトに結合される。
【００４５】
この実施形態の他の態様において、上記の少なくとも１つの半導体の導電率は、信号に応答して制御可能である。この実施形態の様々な任意選択の態様において、上記の少なくとも１つの半導体の導電率はある範囲の値の中の任意の値を有するように制御可能であり、上記の少なくとも１つの半導体は２以上の状態の間で切り換え可能であり、上記の少なくとも１つの半導体は信号によって伝導状態と絶縁状態の間で切り換え可能であり、上記の少なくとも１つの半導体の２以上の状態は、加えられる信号が無い状態で、持続可能であり、上記の少なくとも１つの半導体の導電率は電気信号に応答して制御可能であり、上記の少なくとも１つの半導体の導電率は光信号に応答して制御可能であり、上記の少なくとも１つの半導体の導電率は磁気信号に応答して制御可能であり、および／または上記の少なくとも１つの半導体の導電率はゲート端子の信号に応答して制御可能である。
【００４６】
この実施形態の他の態様において、少なくとも２つの上記の半導体はアレイに配列され、さらに、アレイに配列された半導体の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体である。この態様の任意選択の特徴で、このアレイは順序アレイである。この実施形態の他の任意選択の特徴で、このアレイは、順序アレイでない。
【００４７】
この実施形態のさらに他の態様において、上記のデバイスは、２以上の別個の相互接続された回路を含み、これらの回路のうちの少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体を含まない。
【００４８】
この実施形態の他の態様において、上記のデバイスは、１つまたは複数のピン出力を有するチップ上に実施される。この実施形態の任意選択の特徴で、このチップは別個の相互接続された回路を含み、これらの回路のうちの少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体を含まない。
【００４９】
他の実施形態において、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体を成長するための反応物の堆積を提供する。この堆積は、半導体反応物およびドーパント反応物を含む。
【００５０】
この実施形態の態様においては、上記の少なくとも１つの半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００５１】
この実施形態の様々な態様において、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００５２】
この実施形態の様々な態様においては、上記少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００５３】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００５４】
他の実施形態において、半導体は、その半導体の成長中にドープする。
この実施形態の様々な態様において、上記の半導体は自立型であり、上記の半導体は１００ナノメートル以下の最小幅を有し、ドーピングの程度は制御され、上記のドープされた半導体は分子の堆積にエネルギーを加えることで成長され、この分子の堆積は上記の半導体の分子およびドーパントの分子を含み、ドーピングの程度は制御され、ドーパント分子の量に対する半導体分子の量の比が制御される。これらの分子は気化分子を形成するようにレーザを使用して気化され、上記半導体は気化分子から成長され、気化分子は液体クラスタに凝縮され、上記の半導体はこの液体クラスタから成長され、上記半導体の成長はレーザ支援触媒成長を使用して行われ、分子の堆積は触媒材料の分子のクラスタを含み、上記の半導体の幅は制御され、および／または、上記の半導体の幅は触媒クラスタの幅を制御することで制御される。
【００５５】
この実施形態の追加の態様においては、ドーピングの動作は少なくとも分子に対して化学気相成長を行うことを含み、上記の成長された半導体は２０ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有し、上記の成長された半導体は１０ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有し、および／または、上記の成長された半導体は５ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を有する。
【００５６】
この実施形態のさらに他の追加の態様においては、上記の成長された半導体は磁気を帯びており、上記の半導体は成長された半導体に磁気を帯びさせる材料をドープされ、上記の成長された半導体は強磁性体であり、上記の半導体は成長された半導体を強磁性体にする材料をドープされ、上記の半導体はマンガンをドープされる。
【００５７】
この実施形態の他の態様においては、上記の少なくとも１つの半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００５８】
この実施形態の様々な態様において、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００５９】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００６０】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００６１】
他の実施形態においては、デバイスを製造する。１つまたは複数の半導体を表面に接触させる。ここで、上記の半導体の少なくとも１つは下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。この実施形態の様々な態様において、上記の表面は基板であり、上記の半導体の少なくとも１つは、上記の表面に接触する前に、半導体の分子およびドーパントの分子にエネルギーを加えて成長する。上記の１つまたは複数の半導体を含む溶液を上記表面に接触させる。電界を使用して上記表面に１つまたは複数の上記半導体を並べる。少なくとも２つの電極の間に電界を発生させ、これらの電極の間に１つまたは複数の上記半導体を位置付けする。１つまたは複数の他の半導体を含む別の溶液を上記の表面に接触させる。ここで、この他の半導体の少なくとも１つは５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分を含むバルクドープ半導体である。上記の１つまたは複数の接触された半導体を上記表面に付けるように上記表面を調整する。上記表面に溝を形成する。上記表面をパターン形成する。１つまたは複数の上記半導体は、電界を使用して上記表面に並べる。上記少なくとも１つの半導体は細長い。
【００６２】
この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対する断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００６３】
この実施形態の様々な態様において、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００６４】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００６５】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００６６】
他の実施形態においては、１つまたは複数の半導体にエネルギーを加えて、上記の１つまたは複数の半導体を発光させることで、発光が生成される。ここで、上記の半導体の少なくとも１つは、下記のものの少なくとも１つである：単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。
【００６７】
この実施形態の態様において、上記の少なくとも１つの半導体は細長い。この態様の様々な任意選択の特徴では、上記の半導体の長手方向の断面における任意の点で、最も長い幅に対するこの断面の長さの比は、４：１よりも大きい、または１０：１よりも大きい、または１００：１よりも大きい、または、さらに１０００：１よりも大きい。
【００６８】
この実施形態の様々な態様において、上記の少なくとも１つの半導体の少なくとも１つの部分は、２００ナノメートルよりも小さい、または１５０ナノメートルよりも小さい、または１００ナノメートルよりも小さい、または８０ナノメートルよりも小さい、または７０ナノメートルよりも小さい、または６０ナノメートルよりも小さい、または４０ナノメートルよりも小さい、または２０ナノメートルよりも小さい、または１０ナノメートルよりも小さい、または、さらに５ナノメートルよりも小さい最小幅を有する。
【００６９】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループからの半導体、および２以上のそのような半導体の適切な組合せを含む。
【００７０】
この実施形態の様々な態様においては、上記の少なくとも１つの半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループからのドーパントを含み、または、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。
【００７１】
この実施形態の様々な態様において、上記の少なくとも１つの半導体はバルクドープされている。上記の半導体は直接バンドギャップ半導体を含む。２つの交差半導体の接合間に電圧が加えられ、各半導体が５００ナノメートルよりも小さい最小幅を有する。各半導体は１００ナノメートルよりも小さい最小幅を有する。上記の放出光の波長は、１００ナノメートルよりも小さい最小幅を有する上記の少なくとも１つの半導体の寸法を制御することで制御される。上記半導体は細長く、この細長い半導体の幅は制御される。上記の半導体は、上記の半導体の塊が極小の最も短い寸法を有する場合、その塊が第１の波長で発光する性質を有し、さらに、上記半導体の制御された寸法は上記極小の最も短い寸法よりも小さい。
【００７２】
他の実施形態において、ドープされた半導体部品および１つまたは複数の他の部品を有するデバイスを製造する。半導体は、上記のドープされた半導体部品を生成するように、成長中にドープし、さらに、上記のドープされた半導体部品は、上記の１つまたは複数の他の部品の少なくとも１つに付ける。
【００７３】
この実施形態の態様において、上記のドープされた半導体は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。
【００７４】
この実施形態の様々な態様において、上記の半導体部品はナノワイヤの少なくとも一部であり、上記の半導体は半導体の成長中にドープされる。
他の実施形態において、細長い要素を有する半導体デバイスを制御可能に組み立てるプロセスを提供する。ここで、この要素の横方向の固有寸法がナノメートルのスケールである。このプロセスは、第１のドーピングの型の少なくとも１つの第１の要素を生成するステップと、前記の第１の要素を第１の方向に向けるステップと、前記の第１の要素を少なくとも１つの第１のコンタクトに接続して、電流がこの第１の要素を流れることができるようにするステップとを含む。
【００７５】
この実施形態の様々な態様において、上記のプロセスは、さらに、第２のドーピングの型の少なくとも１つの第２の要素を生成するステップと、前記の第２の要素を第１の方向と異なる第２の方向に向けるステップと、上記の第１の要素と第２の要素の間の電気的接触を可能にするステップと、前記の第２の要素を少なくとも１つの第２のコンタクトに接続して、電流が第１と第２の要素の間を流れることができるようにするステップとを含む。上記のプロセスは、さらに、前記の第１の要素を、間隔を空けて配置されたコンタクトに接続し、間隔を空けて配置されたコンタクトの間の第１の要素に近接してゲート電極を配列し、それによってＦＥＴを形成するステップとを含む。第１のドーピングの型はｎ型またはｐ型のうちの１つである。第２のドーピングの型は、第１のドーピングの型がｐ型の場合は、ｎ型であり、第１のドーピングの型がｎ型の場合は、ｐ型である。第１の要素は、電界または流体の流れの少なくとも１つを加えることで、方向付けされる。第１の要素は、上記の流体の流れの中に浮遊している。第１の要素は、機械的な工具を使用することで方向付けされる。第２の要素は、電界または流体の流れの少なくとも１つを加えることで、方向付けされる。第２の要素は、上記の流体の流れの中に浮遊している。第２の要素は、機械的な工具を使用することで方向付けされる。
【００７６】
さらに他の実施形態において、金属コンタクトのアレイを有するシリコン基板と、このアレイと電気的に連絡した状態で形成され、かつｐ型半導体ナノワイヤで形成された第１のバーを有するクロスバースイッチ要素と、ｎ型半導体ナノワイヤで形成され、かつ第１のバーから間隔を置いて配置され、かつ第１のバーに交差して配列された第２のバーとを含む半導体デバイスを提供する。
【００７７】
この実施形態の他の態様において、第２のバーは、第１のバーから１〜１０ｎｍの間の間隔を置いて配置されている。
他の実施形態において、２つのコンタクト点の間に電位を加えることで、この２つのコンタクト点の間に第１のナノワイヤを位置付けし、２つの他のコンタクト点の間に第２のナノワイヤを位置付けするステップを含むナノワイヤ半導体デバイスの製造方法を提供する。
【００７８】
他の実施形態においては、選択的にナノワイヤを引き寄せる１つまたは複数の領域を有する表面を形成するステップを含むナノワイヤ半導体デバイスの製造方法を提供する。
【００７９】
他の実施形態において、ナノワイヤで発光ダイオードを製造する方法を提供する。ここで、このダイオードの発光波長は、２つのドープされたナノワイヤ間のｐ−ｎ接合の寸法で決定される。
【００８０】
さらに他の実施形態において、ｐ型ナノワイヤとｎ型ナノワイヤを交差させて半導体接合を製造する方法を提供する。
他の実施形態において、１つまたは複数の細長い構造を表面に組み立てる方法を提供する。この方法は、上記の１つまたは複数の細長い構造を含む流体を上記の表面に流すステップと、上記の細長い構造のアレイを形成するように上記の表面に上記の１つまたは複数の細長い構造を並べるステップとを含む。
【００８１】
この方法の様々な実施形態において、流すステップは、流体を第１の方向に流すステップを含み、並べるステップは、この流体がアレイ構造の第１の層を形成するように第１の方向に流れるときに、上記の１つまたは複数の細長い構造を並べるステップを含む。さらに、この方法は、流れの方向を第１の方向から第２の方向に変えるステップと、流すことおよび並べることの動作を繰り返すステップとを含む。第１の層からの少なくとも第１の細長い構造が、第２のアレイからの少なくとも第２の細長い構造に接触する。第１および第２の細長い構造の一方は第１の導電型のドープされた半導体であり、第１および第２の細長い構造の他方は第２の導電型のドープされた半導体である。第１の導電型がｐ型であり、第２の導電型がｎ型であり、さらに、第１および第２の細長い構造がｐ−ｎ接合を形成する。上記の表面は基板の表面である。上記の方法は、さらに、基板の表面から別の基板の表面に上記の細長い構造のアレイを移すステップを含む。移すステップは、スタンピングを含む。上記の１つまたは複数の細長い構造は、依然として液体中に含まれている間に、上記の表面に並べられる。上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で前記表面を調整するステップと、および、並べる動作は、この１つまたは複数の機能性を使用して上記の１つまたは複数の細長い構造を上記の特定の位置に引き寄せるステップとを含む。調整する動作は、１つまたは複数の分子で上記表面を調整するステップを含む。調整する動作は、１つまたは複数の電荷で上記表面を調整するステップを含む。調整する動作は、１つまたは複数のマグネト発電機で上記表面を調整するステップを含む。調整する動作は、１つまたは複数の光強度で上記表面を調整するステップを含む。化学的な力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整すること。調整する動作は、光学的な力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。調整する動作は、静電気力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。調整する動作は、磁気力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。上記の方法は、さらに、上記の１つまたは複数の細長い構造を上記表面の特定の位置で受け取るように上記表面をパターン形成するステップを含む。パターン形成する動作は、上記表面に物理的なパターンを作るステップを含む。この物理的なパターンが溝である。この物理的なパターンは段である。上記の表面は基板の表面であり、上記表面に物理的なパターンを作るステップは、上記基板の結晶格子段を使用するステップを含む。上記表面は基板の表面であり、上記表面に物理的なパターンを作るステップは、自己組立二ブロック重合体細片を使用するステップを含む。上記表面に物理的なパターンを作るステップは、パターンを使用するステップを含む。上記表面に物理的なパターンを作るステップは、押し付けられたパターンを使用するステップを含む。これらに加えて／または、流す動作は、溝を使用して上記記流体の流れを制御するステップを含む。
【００８２】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある、自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００８３】
他の実施形態において、１つまたは複数の細長い構造を表面に組み立てる方法を開示する。ここで、上記細長い構造の１つまたは複数は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、ここで、上記の方法は、上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で上記表面を調整する動作と、上記の１つまたは複数の機能性を使用して、上記の１つまたは複数の細長い構造を上記の特定の位置に引き寄せることで、上記の１つまたは複数の細長い構造を並べる動作とを含む。
【００８４】
この実施形態の様々な態様において、調整する動作は、１つまたは複数の分子で上記表面を調整するステップを含む。調整する動作は、１つまたは複数の電荷で上記表面を調整するステップを含む。調整する動作は、１つまたは複数のマグネト発電機で上記表面を調整するステップを含む。調整する動作は、１つまたは複数の光強度で上記表面を調整するステップを含む。化学的な力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整すること。調整する動作は、光学的な力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。調整する動作は、静電気力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。これらに加えて／または、調整する動作は、磁気力を使用して上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で、上記表面を調整するステップを含む。
【００８５】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある、自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選べれたドーパントを含み、およびｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００８６】
他の実施形態において、複数の細長い構造を表面に組み立てる方法を開示する。ここで、上記細長い構造の１つまたは複数は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、ここで、上記の方法は、上記の複数の細長い構造を上記表面に堆積する動作と、上記の複数の細長い構造のうちの２以上の間に静電気力を発生するように上記表面を電気的に帯電させる動作とを含む。
【００８７】
この実施形態の様々な実施形態において、上記の静電気力によって上記の２以上の細長い構造が並べられ、上記の静電気力によって上記の２以上の細長い構造が１つまたは複数のパターンに並べられ、および／または、上記１つまたは複数のパターンは平行アレイを含む。
【００８８】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型の、バルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００８９】
さらに他の実施形態において、複数の細長い構造を表面に組み立てる方法を提供する。ここで、上記の細長い構造の１つまたは複数は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、ここで、上記の方法は、ラングミュア−ブロジェット（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）膜を形成するように、上記の１つまたは複数の細長い構造を液相の表面に分散させる動作と、上記のラングミュア−ブロジェット膜を圧縮する動作と、上記の圧縮されたラングミュア−ブロジェット膜を表面に移す動作とを含む。
【００９０】
この実施形態の態様において、上記表面は、基板の表面である。
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００９１】
他の実施形態において、複数の１つまたは複数の細長い構造を表面に組み立てる方法を提供する。ここで、上記の細長い構造の少なくとも１つは下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、上記の方法は、上記の１つまたは複数の細長い構造を可撓性基材に分散させる動作と、上記の少なくとも１つの細長い構造が１つの方向に並ぶようにするせん断力を、上記の１つまたは複数の細長い構造に発生させるように、上記可撓性基材をこの方向に引き伸ばす動作と、上記の可撓性基材を除去する動作と、上記の少なくとも１つの並べられた細長い構造を表面に移す動作とを含む。
【００９２】
この実施形態の様々な態様において、上記の方向は、上記表面の面に平行である。上記の引き伸ばす動作は、上記の可撓性基材を、電気的に引き起こされる力で引き伸ばすステップを含む。上記の引き伸ばす動作は、上記可撓性基材を、光学的に引き起こされる力で引き伸ばすステップを含む。上記の引き伸ばす動作は、上記可撓性基材を、機械的に引き起こされる力で引き伸ばすステップを含む。上記の引き伸ばす動作は、上記可撓性基材を、磁気的に引き起こされる力で引き伸ばすステップを含む。上記の表面は、基板の表面である。上記の可撓性基材は、重合体である。
【００９３】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある、自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００９４】
他の実施形態において、ドープされた半導体を成長するためのシステムを提供する。このシステムは、半導体の分子およびドーパントの分子を供給するための手段と、ドープされた半導体を生成するように、上記半導体の成長中に、上記半導体の分子に上記ドーパントの分子をドープするための手段とを含む。
【００９５】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００９６】
他の実施形態において、１つまたは複数の細長い構造を表面に組み立てるシステムを提供する。このシステムは、上記の１つまたは複数の細長い構造を含む流体を上記表面に流すための手段と、上記の細長い構造のアレイを形成するように、上記の１つまたは複数の細長い構造を上記表面に並べるための手段とを含む。
【００９７】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【００９８】
さらに他の実施形態においては、１つまたは複数の細長い構造を表面に組み立てるためのシステムを提供する。このシステムでは、上記の細長い構造の１つまたは複数は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、このシステムは、上記の１つまたは複数の細長い構造を上記表面の特定の位置に引き寄せる１つまたは複数の機能性で上記表面を調整するための手段と、上記の１つまたは複数の機能性を使用して、上記の１つまたは複数の細長い構造を上記の特定の位置に引き寄せることで、上記の１つまたは複数の細長い構造を並べるための手段とを含む。
【００９９】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【０１００】
他の実施形態において、複数の細長い構造を表面に組み立てるためのシステムを提供する。このシステムでは、上記の細長い構造の１つまたは複数が下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、このシステムは、上記の複数の細長い構造を上記表面に堆積するための手段と、上記の複数の細長い構造のうちの２以上の間に静電気力を発生させるように、上記の表面を電気的に帯電させるための手段とを含む。
【０１０１】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【０１０２】
他の実施形態において、複数の細長い構造を表面に組み立てるためのシステムを提供する。このシステムで、上述の細長い構造の１つまたは複数は下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、このシステムは、ラングミュア−ブロジェット膜を形成するように、上記の１つまたは複数の細長い構造を液相の表面に分散させるための手段と、上記のラングミュア−ブロジェット膜を圧縮するための手段と、上記の圧縮されたラングミュア−ブロジェット膜を表面に移すための手段とを含む。
【０１０３】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記の構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【０１０４】
他の実施形態において、複数の１つまたは複数の細長い構造を表面に組み立てるシステムを提供する。このシステムでは、上記の細長い構造の少なくとも１つが下記のものの少なくとも１つである：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。さらに、このシステムは、上記の１つまたは複数の細長い構造を可撓性基材に分散させるための手段と、上記の少なくとも１つの細長い構造が１つの方向に並ぶようにするせん断力を、上記の１つまたは複数の細長い構造に発生させるように、上記の可撓性基材をこの方向に引き伸ばすための手段と、上記の可撓性基材を除去するための手段と、上記の少なくとも１つの細長い構造を表面に移すための手段とを含む。
【０１０５】
この実施形態のその他の態様において、上記の細長い構造の少なくとも１つは、半導体である。上記の細長い構造の少なくとも１つは、ドープされた半導体である。上記の細長い構造の少なくとも１つは、バルクドープ半導体である。上記の構造の少なくとも１つは、ドープされた単結晶半導体である。上記の構造の少なくとも１つは、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する、細長いバルクドープ半導体である。上記構造の少なくとも１つは、５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体である。上記の構造の少なくとも１つは、下記のものの少なくとも１つであるドープされた半導体である：すなわち、単結晶、その長手方向の軸における任意の点に５００ナノメートルよりも小さい最大断面寸法を有する細長いバルクドープ半導体、および５００ナノメートルよりも小さい最小幅を有する少なくとも１つの部分のある自立型のバルクドープ半導体。上記のドープされた半導体は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、およびＡｌ２ＣＯから成るグループから選択された半導体を含む。上記のドープされた半導体は、周期律表のＩＩＩ族からのｐ型ドーパント、周期律表のＶ族からのｎ型ドーパント、Ｂ、ＡｌおよびＩｎから成るグループから選択されたｐ型ドーパント、Ｐ、ＡｓおよびＳｂから成るグループから選択されたｎ型ドーパント、周期律表のＩＩ族からのｐ型ドーパント、Ｍｇ、Ｚｎ、ＣｄおよびＨｇから成るグループから選択されたｐ型ドーパント、周期律表のＩＶ族からのｐ型ドーパント、ＣおよびＳｉから成るグループから選択されたｐ型ドーパント、から成るグループから選択されたドーパントを含み、および、ｎ型はＳｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選択される。上記のドープされた半導体は、半導体の成長中にドープされる。
【０１０６】
上で述べた実施形態の特徴および利点、およびこれらの実施形態の他の特徴および利点は、添付の図面とともに読まれるべきである以下の詳細な説明によって、より容易に理解され高く評価されるようになるであろう。
【０１０７】
本発明のより適切な理解のために、参照して本明細書に組み込まれる添付の図面を参照する。
【０１０８】
詳細な説明
本発明は、１つの態様において、非常に小さい空間規模の半導体のような材料に制御されたドーピングを行うための方法、および有用なデバイスを作るようにドープされた材料を相対的な位置に配列するステップを提供する。一組の実施形態は、ｎ型かｐ型かどちらの半導体が望ましいかによって選択されたドーパント（例えば、ボロン、アルミニウム、リン、砒素、その他）を半導体にドーピングするステップを含む。
【０１０９】
様々な半導体において、この発明は、インジウムリン、ガリウム砒素、室化ガリウム、セレン化カドミウム、およびセレン化亜鉛の中から選択された半導体の制御されたドーピングを含む。この組の実施形態において、亜鉛、カドミウム、またはマグネシウムを含みこれらに限定されないドーパントが、ｐ型半導体を形成するために使用できる。また、テルル、イオウ、セレン、またはゲルマニウムを含みこれらに限定されないドーパントが、これらの材料からｎ型半導体を形成するためのドーパントとして使用できる。これらの材料は、直接バンドギャップ半導体材料を示し、これらの材料およびドープされたシリコンは当業者によく知られている。本発明は、任意のドープされたシリコンまたは直接バンドギャップ半導体材料を様々な用途に使用するステップを考察する。
【０１１０】
ここで使用されるとき、製品の「幅」は、その製品の周囲の一点から製品の中心を通って製品の周囲の他の点までの直線の距離である。ここで使用するように、細長い製品の長手方向の軸における点での「幅」または「断面寸法」は、この点での断面の中心を通過し、かつ断面の周囲の２点を結ぶ直線に沿った距離である。
【０１１１】
ここで使用されるとき、「細長い」製品（例えば、半導体またはそれの部分）は、その製品の長手方向の軸における任意の点で、その点における最も大きな幅に対するその製品の長さの比が２：１よりも大きな製品である。
【０１１２】
ここで使用されるとき、細長い製品の「長手方向の軸」は、その製品の最も長い寸法に沿った軸である。
ここで使用されるとき、細長い製品の「長さ」は、その製品の端から端までの長手方向の軸に沿った距離である。
【０１１３】
ここで使用されるとき、細長い製品の「長手方向の断面」は、ゼロよりも大きくかつその製品の長さ以下の任意の長さを持つことができる、この細長い製品の長手方向の軸におけるこの細長い製品の部分である。
【０１１４】
ここで使用されるとき、細長い製品の長手方向の軸における点での「断面」は、その製品の長手方向の軸に直交する、その点でその細長い製品を横切る面である。
【０１１５】
ここで使用するとき、「円柱状の」製品は、円柱のように形づくられた外形を有する製品であるが、その製品の内部に関する性状を規定しないし、または反映しない。言い換えれば、円柱状製品は、一体の内部を有することができるし、または空洞化された内部を有することもできる。
【０１１６】
ここで使用されるとき、「ナノワイヤ」すなわち「ＮＷ」は細長い半導体、すなわちナノスケールの半導体であり、このナノスケール半導体は、その長さにおける任意の点で、少なくとも１つの断面寸法有し、また、いくつかの実施形態においては、２つの直交する断面寸法を有する。この断面寸法は、５００ナノメートルよりも小さく、好ましくは２００ナノメートルよりも小さく、より好ましくは１５０ナノメートルよりも小さく、さらにより好ましくは１００ナノメートルよりも小さく、その上さらにより好ましくは７０ナノメートルよりも小さく、さらに好ましくは５０ナノメートルよりも小さく、その上さらにより好ましくは２０ナノメートルよりも小さく、さらにより好ましくは１０ナノメートルよりも小さく、さらに５ナノメートルよりもなお小さい。この細長い半導体の断面は、円形、正方形、長方形、楕円形を含みこれに限定されない任意の形状を有することができる。規則正しい形状および不規則な形状が含まれる。
【０１１７】
ここで使用されるとき、「ナノチューブ」すなわち「ＮＴ」は、空洞化された中心を有するナノワイヤである。
ここで使用されるとき、「バルクドープ（ｂｕｌｋ−ｄｏｐｅｄ）」製品（例えば、半導体またはそれの部分）は、ドーパントが特定の領域だけに組み込まれた製品に対立するものとして、その製品の結晶格子の実質的全体にわたってドーパントが組み込まれた製品である。例えば、カーボンＮＴのようないくつかの製品は、一般に、基礎材料が成長された後でドープされるので、ドーパントは、カーボンＮＴの表面すなわち外部から結晶格子の内部に有限の距離だけ広がるに過ぎない。さらに、カーボンＮＴは、ドーパントが基礎材料の結晶格子全体にわたって組み込まれないように、基礎材料とドープされた基礎材料の交互になる層を形成する入れ子型チューブとして組み合わされることが多い。
【０１１８】
ここで「ナノワイヤ」すなわち「ＮＷ」を説明するために使用されるとき、「ドープされた」は、バルクドープされているステップを意味する。したがって、ここで使用されるとき、「ドープされたナノワイヤ」すなわち「ドープされたＮＷ」は、バルクドープされているナノワイヤ（バルクドープナノワイヤ）である。
【０１１９】
ここで使用されるとき、製品（例えば、ナノワイヤ）の「アレイ」は、複数の製品を含む。ここで使用されるとき、「交差アレイ」は、製品の少なくとも１つが、製品の他のものか単一ノード（例えば、電極）かに接触しているアレイである。
【０１２０】
ここで使用されるとき、第２の製品に「結合された」第１の製品（例えば、ナノワイヤまたはより大きな寸法の構造）は、第１の製品が、第２の製品に物理的に接触するか、または第２の製品に十分に近接して第２の製品の特性（例えば、電気的特性、光学的特性、磁気特性）に影響を及ぼすように配置される。
【０１２１】
このように、本発明は、一態様において、任意の方法でドープされた（ｎ型またはｐ型）、５００ナノメートルよりも小さい最小幅を有する細長い半導体を考察する。他の実施形態においては、この半導体は、約２００ナノメートルよりも小さい、約１５０ナノメートルよりも小さい、または、約１００ナノメートルよりも小さい幅を持つことができる。好ましくは、この半導体は、約８０ナノメートルよりも小さい、より好ましくは約７０ナノメートルよりも小さい、好ましくは約５０ナノメートルよりも小さい最小幅を持つ。約２０ナノメートルよりも小さい、約１０ナノメートルよりも小さい、または約５ナノメートルよりも小さい少なくとも１つの寸法の幅のような、より小さい幅が含まれる。いくつかの実施形態においては、細長い半導体の２つの直交する断面寸法は、上記の値よりも小さいかもしれない。アスペクト比、すなわち、半導体の長さの最大幅に対する比は、２：１よりも大きい。他の実施形態においては、アスペクト比は、４：１よりも大きいかもしれないし、１０：１よりも大きいかもしれないし、１００：１よりも大きいかもしれないし、またはさらに１０００：１よりも大きいかもしれない。非常に小さい寸法であるこのような半導体は、以下で説明するように様々な用途がある。
【０１２２】
図１は、円柱状半導体Ｌ１、例えばナノワイヤのようなワイヤ状半導体の例を示す透視図である。円柱状半導体Ｌ１は、長さＬ２および長手方向の軸Ｌ３を有する。長手方向の軸Ｌ３における点Ｌ５で、円柱状半導体Ｌ１は、断面Ｌ６を横切る複数の幅Ｌ４を有する。ここで、幅Ｌ４の１つは、点Ｌ５における最小幅である。
【０１２３】
そのような半導体は自立型であることができる。ここで使用されるとき、「自立型」製品は、その生涯のある点において、他の製品に取り付けられない、すなわち、解決状態にある製品である。
【０１２４】
さらに、そのような半導体は、バルクドープ半導体であることができる。ここで使用されるとき、「バルクドープ半導体」製品（例えば、製品または製品の部分）は、ドーパントが特定の領域にだけ組み込まれている半導体に対立するものとして、半導体の結晶格子の実質的に全体にわたってドーパントが組み込まれている半導体である。例えば、ＮＴのようないくつかの半導体は、一般に、半導体が成長された後でドープされるので、ドーパントは、ナノチューブの表面すなわち外部から結晶格子の内部にある有限距離だけ広がるに過ぎない。さらに、ＮＴは、半導体の結晶格子全体にわたってドーパントが取り込まれないように半導体とドープされた半導体の交互になる層を形成する入れ子型チューブとして組み合わされることが多い。理解すべきことであるが、「バルクドープ」は、半導体中へのドーピングの濃度または量を規定または反映しないし、ドーピングが必ず一様であるということも意味しない。
【０１２５】
ドープされた半導体では、その半導体は、半導体の成長中にドープすることができる。成長中に半導体にドープすることで、このドープされた半導体がバルクドープされている特性がもたらされる。さらに、そのようなドープされた半導体は、制御可能にドープすることができるので、その結果、ドープされた半導体内のドーパントの濃度は、制御することができ、したがって、一貫して再現することができ、そのような半導体の営業用製造が可能になる。
【０１２６】
上記のような半導体を使用して様々なデバイスを製造することができる。そのようなデバイスには、光電子デバイスおよび電気機械デバイスを含んだ電気的デバイス、光学的デバイス、機械的デバイス、またはそれらの任意の組合せがある。
【０１２７】
１つの実施形態においては、５００ナノメートルより小さい最小幅または上記の他の幅を有するドープされた半導体を使用して、電界効果トランジスタ（ＦＥＴ）を製造する。ドープされた半導体は、ＦＥＴ製造の当業者が知っているように、ｐ型かｎ型かいずれかの半導体であることができる。ナノチューブを使用するＦＥＴは当該発明者の知識には知られているが、従来の配列では、ナノチューブが金属であるか半導体であるかを制御することなしに、無秩序にナノチューブが選択されている。そのような場合、非常に低い割合のデバイスが動作可能である。おそらく、２０個中で１個、または５０個中で１個、またはおそらく百個中でほぼ１個が動作可能である。本発明は、５０デバイス中で１よりも遥かに多い数が動作可能である方法に従った動作可能なＦＥＴの製造を製造プロセスが含むことができるように、ナノワイヤの制御されたドーピングを考察する。例えば、この方法は、ナノワイヤをドーピングすること、そして、これからＦＥＴを製造するステップを含むことができる。
【０１２８】
また、本発明は、単にｎ型半導体のｐ型半導体との接触によって配列された、例えば以下で示すような交差ｎ型ｐ型半導体ナノワイヤの配列による、低濃度ドープ相補型インバータ（相補型金属酸化物半導体）を提供する。
【０１２９】
また、本発明に従って、高濃度ドープ半導体部品を有するトンネルダイオードも提供される。トンネルダイオードは、相補型インバータと同様に、または全く同じに配列することができ、半導体は、低濃度にドープされているのではなく高濃度にドープされている。「高濃度ドープ」および「低濃度ドープ」は、当業者がその意味をはっきりと理解している用語である。
【０１３０】
本発明の１つの重要な態様は、近接するｎ型およびｐ型半導体部品から利益を得ることができる任意の電子デバイスを基本的に製造する能力である。ここで、これらの部品は、予め製造され（個別の分離したプロセスでドープされ、ドープされるときに部品は互いに分離している）、そして、ドーピング後に接触させられる。このことは、一般的な従来技術の配列と異なっている。従来技術の配列では、単一半導体が１つの領域をｎ型にドープされ、近接領域をｐ型にドープされるが、このｎ型半導体領域とｐ型半導体領域は、ドーピング前に初めに近接しており、ドーピング前後で互いに対して動かない。すなわち、初めに非接触配列にあるｎ型およびｐ型半導体を互いに接触させて、有用な電子デバイスを形成する。本発明のこの態様に従って、当業者がｎ型およびｐ型半導体を組み合わせて使用してつくることが望ましい、どのようなデバイスも基本的に作ることができる。そのようなデバイスの例としては、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、トンネルダイオード、相補型インバータ、発光デバイス、光感知デバイス、ゲート、インバータ、ＡＮＤ、ＮＡＮＤ、ＯＲ、およびＮＯＲのゲート、ラッチ、フリップフロップ、レジスタ、スイッチ、クロック回路、スタティックおよびダイナミックメモリデバイスおよびアレイ、ステートマシーン、ゲートアレイ、および任意の他の動的または順序論理、またはプログラマブル回路を含んだ他のディジタルデバイスがあるが、これらに限定されない。また、増幅器、スイッチおよび能動トランジスタデバイスを使用する他のアナログ回路、並びに混合信号デバイスおよび信号処理回路を含み、これらに限定されないアナログデバイスおよび回路もある。
【０１３１】
半導体ナノワイヤを組み込んだ電子デバイスは、例えば、電気的、光学的、または磁気的な信号で制御することができる。この制御は、２以上の別個の状態間のスイッチングを含むことができ、または、ナノワイヤ電流の連続的な制御、すなわちアナログ制御を含むことができる。電気信号、光信号および磁気信号に加えて、デバイスは次のようにして制御することができる。
【０１３２】
（１）デバイスは、生物種および化学種、例えばＤＮＡ、たんぱく質、金属イオンに応答して切り換え可能である。より一般的な観念では、これらの種は電荷をもっており、または双極子を有する。
（２）デバイスは、機械的な伸張、振動および曲げに応答して切り換え可能である。
（３）デバイスは、温度に応答して切り換え可能である。
（４）デバイスは、環境圧力に応答して切り換え可能である。
（５）デバイスは、環境ガスまたは液体に応答して切り換え可能である。
【０１３３】
本発明の多くのデバイスは、交差したｎ型およびｐ型ナノワイヤの接合であることができる交差ｐ／ｎ接合を特に使用する。交差ｐ／ｎ接合は少なくとも１つのｎ型半導体と少なくとも１つのｐ型半導体によって画定され、各材料の少なくとも一部が他方の材料の少なくとも一部に接触し、さらに、各半導体が他方の部品に接触しない部分を含んでいる。この接合は、ナノワイヤを予めドープし、それから、以下に説明する方法を使用してそれらを互いに近接させることによって配列することができる。
【０１３４】
発光源も本発明に従って実現され、ここでは、電子と正孔が結合し、光を放出する。本発明の１つの型の発光源は、少なくとも１つの交差ｐ／ｎ接合を含み、特に交差ｐ型ｎ型ナノワイヤを含む。交差ナノワイヤを使用する本発明のこの配列および他の配列では、ワイヤは直角である必要はないが、そうであることもある。順方向バイアスのとき（ｐ型ワイヤに正電荷が加えられ、負電荷がｎ型ワイヤに加えられる）、ｎ型ワイヤ中で電子が接合に向かって流れ、ｐ型ワイヤ中で正孔が接合に向かって流れる。接合で、正孔と電子は結合して光を放出する。以下でより詳細に説明するように、他の方法を使用して、１つまたは複数のナノワイヤ、または他の半導体が光を放出するようにすることができる。
【０１３５】
本発明の寸法スケール（ナノスケール）で、発光の波長は、発光接合を形成するように交差する少なくとも１つの部品、好ましくは両方の部品の大きさを制御することで、制御できる。例えば、ナノワイヤが使用される場合、より大きな最小寸法を有するナノワイヤ（より幅の広いワイヤ）がより低い周波数で発光する。例えば、インジウムリンの場合、一般的な製造プロセスに関連した寸法スケールで、この材料は９２０ナノメートルで発光する。本発明の寸法スケールで、発光波長は、９２０ナノメートルよりも短い波長であるように、例えば９２０ナノメートルと５８０ナノメートルの間に、制御することができる。波長は、この範囲内で、９００、８５０、８００、７５０、７００ナノメートルなどのように、ワイヤ寸法に依存して選ぶことができる。
【０１３６】
このようにして、本発明の一態様は、バルク状態で発光するよりも高い周波数で発光する半導体発光源を含む。発光の周波数のそのような増加は、本明細書でしばしば量子閉じ込めと呼ぶ。この背景で、「バルク状態」は、５００ナノメートルよりも大きな最小寸法を有する部品または部品の一部として存在する状態を意味する。また、「バルク状態」は、材料の固有の波長すなわち発光の周波数をもたらすその状態として定義することもできる。本発明は、基本的に任意の半導体材料またはドーピングされた半導体材料の発光周波数のそのような制御を可能にする。
【０１３７】
表面へのナノワイヤの組立、すなわち制御された配置は、電界を使用してナノワイヤを並べることで行うことができる。電界を電極間に発生させ、ナノワイヤは、電極の間に位置付けされ（浮遊する液体中で電極の間の領域に随意に流される）、電界中で並べられ、それによって、電極間の距離にまたがり、各電極に接触するようになる。
【０１３８】
他の配列では、個々の接触点は、互いに反対の関係で配列され、個々の接触点が相手方に向けられた先端部を形成するように先細りになっている。そのような先端部間に生じた電界は、電極の間の間隔にまたがりかつこの電極のそれぞれに接触するように、単一ナノワイヤを引き付ける。このようにして、個々のナノワイヤは、電気コンタクトの個々の対の間に容易に組み立てることができる。多数の交差を含んだ交差ワイヤの配列は（第１の方向の多数の平行ワイヤを、垂直なまたはほぼ垂直な第２の方向の多数の平行ワイヤが横切る）、交差ワイヤの反対の端があることが望ましい位置に最初に接触点（電極）を位置付けすることで容易に形成することができる。電極すなわち接触点は、一般的な微小製造技術で製造することができる。
【０１３９】
これらの組立方法は、ナノワイヤが位置付けされるのが望ましい位置の配列の方向に向かって、浮遊ナノワイヤを含んだ流体を向けるように、流体流方向付け装置を位置決めするステップを含んだ位置決め配列で代用することができ、または補完することができる。ナノワイヤ溶液は、次のように用意することができる。ナノワイヤを合成した後で、溶剤（例えば、エタノール）の中に移し、それから数秒から数分間音波処理して、安定した浮遊物を得る。
【０１４０】
他の配列には、選択的にナノワイヤを引き付けない領域で囲繞された、選択的にナノワイヤを引き付ける領域を含んだ表面を形成することが含まれる。例えば、−ＮＨ２が表面に特定のパターンで存在することができる。そのパターンは、アミンに対して引力のある表面官能性を有するナノワイヤまたはナノチューブを引き付ける。表面は、電子ビームパターン形成、「ソフトリソグラフィ」などの知られている方法を使用して、パターン形成することができる。この「ソフトリソグラフィ」は、１９９６年７月２６日に公表された国際特許公表第ＷＯ９６／２９６２９号、または１９９６年４月３０日に発行された米国特許第５，５１２，１３１号に記載されているようなものである。これらのそれぞれを、参照してここに組み込む。その他の方法は、Ｌｉｅｂｅｒ，ｅｔ　ａｌ．によって１９９９年７月２日に出願された米国特許出願第６０／１４２，２１６号に記載されており、これは、参照してここに組み込む。流体流チャネルは、１９９７年９月１８日に公表された国際特許公表第ＷＯ９７／３３７３７号に記載されているような様々な方法を使用して表面にナノワイヤを配置するのに有利な寸法スケールで作ることができる。この公表は、参照してここに組み込む。他の方法には、２０００年５月２５日に出願された米国特許出願第０９／５７８，５８９号に記載されているものがある。この出願は、参照してここに組み込む。
【０１４１】
図７Ａ〜７Ｅは、ポリジメチルシロキサン（ＰＤＭＳ）の型を使用して流体流チャネルを形成する１つのそのような方法を示す。チャネルを作り、これを表面につけることができ、さらに、型は取り除いて、別の向きで再び使用して、交差流配列すなわち異なる配列を形成することができる。
【０１４２】
流れ用チャネルの配列は、１ミリメートルよりも小さい、好ましくは０．５ミリメートルよりも小さい、または、２００ミクロン以下の最小幅を有するチャネルを含むことができる。そのようなチャネルは、上で参照した特許出願および国際公表に記載されているように、フォトリソグラフィを使用してマスタを製造し、このマスタでＰＤＭＳをキャストすることで容易に作ることができる。比較的大きなスケールの組立も可能である。ナノワイヤアレイをパターン形成することができる面積は、望ましい程度に大きくできるチャネルの特徴によってのみ決まる。
【０１４３】
半導体ナノワイヤは、１〜１０ｎｍ厚さのアモルファスシリコンで被覆された結晶核を有する。これによって、表面を様々な官能基で終端するように表面改質が可能になる。例えば、分子を使用することができる。この分子の一端は、ナノワイヤ表面と反応するアルキルオキシシラン基（例えば、−Ｓｉ（ＯＣＨ３））であり、それの他端は、（１）−ＣＨ３、−ＣＯＯＨ、−ＮＨ２、−ＳＨ、−ＯＨ、ヒドラジン、およびアルデヒド基、（２）光活性化可能成分：アリールアジド、フッ素化アリールアジド、ベンゾフェノンなどを含む。基板および電極もまた、ある特定の官能基で改質して、ナノワイヤを、その相互作用に基づいて基板／電極表面に特に結合させるかまたは結合させないようにすることができる。
【０１４４】
表面官能化ナノワイヤは、また、官能クロスリンカーを用いて基板表面に結合させることができる。官能クロスリンカーには、例えば、（１）ホモ二官能ＮＨＳエステル、ホモ二官能イミドエステル、ホモ二官能スルフヒドリル反応性リンカー、ジフルオロベンゼン誘導体、ホモ二官能光活性リンカー、ホモ二官能アルデヒド、ビスエポキシド、ホモ二官能ヒドアジドなどを含むホモ二官能クロスリンカー、（２）へテロ二官能クロスリンカー、（３）三官能クロスリンカーがある。
【０１４５】
ナノワイヤの基板および電極への組立は、二分子識別を使用して補助することもできる。例えば、物理的な吸着または共有結合リンクを使用して、一方の生物結合相手をナノワイヤ上に固定し、他方を基板または電極上に固定することができる。いくつかの優れたバイオ識別は、ＤＮＡハイブリッド形成、抗体／抗原結合、ビオチン−アビジン（または、ストレプトアビジン）結合である。
【０１４６】
ナノワイヤのようなバルクドープ半導体を成長するために、および成長中にそのようなナノワイヤをドープするために、使用できる多くの方法がある。
例えば、レーザ支援触媒成長（ＬＣＧ）を使用して、ＳｉＮＷ（細長いナノスケール半導体）を合成することができる。図２および３に示すように、所望の材料（例えば、ＩｎＰ）および触媒材料（例えば、Ａｕ）で構成された複合ターゲットのレーザ気化で、高温高密度の蒸気が生成され、この蒸気は、緩衝用ガスとの衝突を介して液体ナノクラスタに急速に凝縮する。液体ナノクラスタが所望の相で過飽和になったとき、成長が始まり、反応物が使用可能である限り続く。ナノワイヤが高温ゾーンから出て行くとき、または温度が下がったとき、成長は終わる。Ａｕは、一般に、広い範囲の細長いナノスケール半導体を成長させるための触媒として使用される。しかし、触媒は、Ａｕだけに限定されない。（Ａｇ、Ｃｕ、Ｚｎ、Ｃｄ、Ｆｅ、Ｎｉ、Ｃｏ．．．）のような広い範囲の材料を、触媒として使用することができる。一般に、所望の半導体材料と合金を形成することができるが、この所望の半導体の元素のほかにもっと安定な化合物を形成しない金属はなんでも触媒として使用することができる。緩衝ガスはＡｒ、Ｎ２および他の不活性ガスであることができる。ときには、Ｈ２と緩衝ガスの混合物を使用して、残留酸素による不要な酸化が起こらないようにすることがある。望ましいときに、反応ガスを導入することもできる（例えば、ＧａＮのためにアンモニア）。このプロセスの重要な点はレーザ融蝕であり、これによって、液体ナノワイヤが生成され、引き続いて、結晶ナノワイヤの大きさが決定され、それの成長方向が方向付けされる。結果として得られるナノワイヤの直径は、触媒クラスタの大きさによって決定され、一方で、触媒クラスタの大きさは、成長条件（例えば、環境圧力、温度、流量．．．）を制御することで変えることができる。例えば、低圧で、一般に、より小さい直径のナノワイヤが生成される。さらに、直径制御は、一様な直径の触媒クラスタを使用して行うことができる。
【０１４７】
ＬＣＧと同じ基本原理で、一様な直径のナノクラスタ（ナノクラスタがいかに一様であるかに依存して、１０〜２０％以下の変動）が触媒クラスタとして使用される場合、一様な寸法（直径）分布のナノワイヤを生成することができる。この場合、図４に示すように、ナノワイヤの直径は触媒クラスタの大きさで決定される。成長時間を制御することで、異なった長さのナノワイヤを成長することができる。
【０１４８】
ＬＣＧにより、１つまたは複数のドーパントを複合ターゲットに導入することで（例えば、ＩｎＰのｎ型ドーピングのためにＧｅ）、ナノワイヤを意のままにドープすることができる。ドーピング濃度は、複合ターゲットに導入されるドーピング元素の相対的な量、一般に０〜２０％、を制御することで制御できる。
【０１４９】
レーザ融蝕は、触媒クラスタおよびナノワイヤ成長用の気相反応物および他の関係した細長いナノスケール構造を生成する方法として使用することができる。しかし、製造は、レーザ融蝕に限定されない。ナノワイヤ成長のための気相および触媒クラスタを生成するために、多くの方法が使用できる（例えば、加熱気化）。
【０１５０】
ナノワイヤを成長するために使用することができる他の方法は、触媒化学気相成長法（Ｃ−ＣＶＤ）である。Ｃ−ＣＶＤは、ＬＣＧと同じ基本原理を使用し、ただ異なるステップは、Ｃ−ＣＶＤ法では、反応分子（例えば、シランおよびドーパント）が気相分子からのものである（レーザ気化による蒸気源に対立するものとして）。
【０１５１】
Ｃ−ＣＶＤでは、ナノワイヤは、ドーピング元素を気相反応物に導入することでドーピングすることができる（例えば、ｐ型およびｎ型ドープナノワイヤのためにジボランおよびフォスフィン）。ドーピング濃度は、複合ターゲットに導入されるドーピング元素の相対的な量を制御することで、制御することができる。ガス反応物中と同じドーピング比の細長いナノスケール半導体を得るステップは必要でない。しかし、成長条件（例えば、温度、圧力．．．）を制御することで、同じドーピング濃度のナノワイヤを再現することができる。さらに、単にガス反応物の比率を変えることで（例えば、１ｐｐｍ〜１０％）、ドーピング濃度を広い範囲にわたって変えることができる。
【０１５２】
そのようなナノワイヤとして細長いナノスケール半導体を成長するために使用することができるいくつかの他の方法がある。例えば、どのような様々な材料のナノワイヤも、気体／固体プロセスを介して気相から直接成長することができる。また、ナノワイヤは、図５に示すように、表面の段の縁部または他のタイプのパターン形成された表面に堆積することで生成することができる。さらに、例えば図６に示すような、任意の一般的な細長い型板の中／上に気相成長で成長することができる。この多孔質膜は、多孔質シリコン、陽極アルミナ、またはダイブロック共重合体、および任意の他の同様な構造であってもよい。自然ファイバは、ＤＮＡ分子、たんぱく質分子、カーボンナノチューブ、任意の他の細長い構造であることができる。上記の全ての方法で、ソース材料は、蒸気相ではなくて溶液相から生じることができる。一方で、溶液相では、型板は、上記の型板に加えて、界面活性剤分子で形成された円柱ミセルであってもよい。
【０１５３】
上記の方法の１つまたは複数を使用して、半導体ナノワイヤおよびドーピングされた半導体ナノワイヤを含んだ細長いナノスケール半導体を成長することができる。そのようなバルクドープト半導体は、半導体およびドーパントなどの材料の様々な組合せを含むことができる。下記のものは、そのような材料の包括的でないリストである。他の材料を使用することができる。そのような材料は、次のものを含むがこれに限定されない。すなわち、
元素半導体
Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、ダイアモンド、Ｐ
元素半導体の固溶体
Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−Ｓｎ、Ｇｅ−Ｓｎ
ＩＶ−ＩＶ族半導体
ＳｉＣ
ＩＩＩ−Ｖ半導体
ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ
ＩＩＩ−Ｖ族の合金
上記化合物の２以上の任意の組合せ（例えば、ＡｌＧａＮ、ＧａＰＡｓ、ＩｎＰＡｓ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＧａＩｎＡｓＰ．．．）
ＩＩ−ＶＩ半導体
ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ
ＩＩ−ＶＩ族の合金
上記の化合物の２以上の任意の組合せ（例えば、（ＺｎＣｄ）Ｓｅ、Ｚｎ（ＳＳｅ）、．．．）
ＩＩ−ＶＩおよびＩＩＩ−Ｖ半導体の合金
任意の１つのＩＩ−ＶＩ化合物と任意の１つのＩＩＩ−Ｖ化合物の組合せ、例えば、（ＧａＡｓ）ｘ（ＺｎＳ）１−ｘ
ＩＶ−ＶＩ半導体
ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ
Ｉ−ＶＩＩ半導体
ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ
他の半導体化合物
ＩＩ−ＩＶ−Ｖ２：ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２．．．
Ｉ−ＩＶ２−Ｖ３：ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３
Ｉ−ＩＩＩ−ＶＩ２：（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２
ＩＶ３−Ｖ４：Ｓｉ３Ｎ４、Ｇｅ３Ｎ４．．．
ＩＩＩ２−ＶＩ３：Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３．．．
ＩＩＩ２−ＩＶ−ＶＩ：Ａｌ２ＣＯ．．．
ＩＶ族半導体材料では、ｐ型ドーパントはＩＩＩ族から選ぶことができ、ｎ型ドーパントはＶ族から選ぶことができる。シリコン半導体材料では、ｐ型ドーパントは、Ｂ、ＡｌおよびＩｎから成るグループから選ぶことができ、ｎ型ドーパントはＰ、ＡｓおよびＳｂから成るグループから選ぶことができる。ＩＩＩ−Ｖ族半導体材料では、ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃｄ、およびＨｇを含んだＩＩ族またはＣおよびＳｉを含んだＩＶ族から選ぶことができる。ｎ型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅから成るグループから選ぶことができる。本発明はこれらのドーパントに限定されないことは理解されるであろう。
【０１５４】
実施例
ナノワイヤにおけるドーピングおよび電気的輸送
単結晶ｎ型およびｐ型シリコンナノワイヤ（ＳｉＮＷ）を製造し、電気的輸送測定により特徴を調べた。ここで使用するとき、「単結晶」という項目は、その項目全体を通して共有結合、イオン結合、またはこれらの組合せを有する項目である。そのような単結晶の項目は、結晶中の欠陥を含むことができるが、イオン的または価電子共有的に結合されないでただ単に互い非常に近接している１つまたは複数の結晶を含む項目と区別される。ＳｉＮＷの気相成長中に、ボロンかリンかいずれかのドーパントを制御可能に導入するために、レーザ触媒成長を使用した。個々のボロンドープＳｉＮＷおよびリンドープＳｉＮＷに対して行われた２端子のゲート依存測定によって、これらの材料はそれぞれｐ型およびｎ型材料として挙動することが示される。ゲート依存輸送測定から行われたキャリア移動度の推定は、拡散輸送と一致している。さらに、これらの研究は、ＳｉＮＷを高濃度にドープし、金属相に近づけることが可能であるステップを示している。高濃度ドープＳｉＮＷに対して行われた温度依存性測定は、４．２Ｋまでの温度でクーロン遮断の証拠はないことを示し、ＳｉＮＷの構造的および電子的一様性を証明している。ドープトＳｉＮＷの可能性のある応用について述べる。
【０１５５】
現在、寸法およびサイズが物理的特性にいかに影響を及ぼすかについての基本概念を試験し、かつ生まれてくるナノ技術の重要な構成要素として役立つという可能性のために、ナノワイヤおよびナノチューブのような一次元（１Ｄ）ナノ構造への関心が強い。予測可能でかつ制御可能なコンダクタンスは多くのナノスケール電子用途にとって重要になるので、これらの「ワイヤ」の電気輸送は、１Ｄナノ構造にとって特に重要である。現在まで、殆どの努力は、カーボンナノチューブの電気輸送に集中していた。これらの研究は、数百ナノメートルにわたって伸びる可干渉状態、室温での弾道伝導、およびＬｕｔｔｉｎｇｅｒ液体挙動などの興味のある基本的な特徴を明らかにし、さらに、電界効果トランジスタのようなデバイスの可能性を実証した。しかし、ナノチューブの重要な制限がある。先ず、直径およびヘリシティに敏感に依存する金属チューブまたは半導体チューブの特定の成長が可能でない。したがって、特定の伝導挙動に依存した研究は、偶然の観察に頼らなければならない。第２に、デバイス用途にとって潜在的に重要なことであるが、半導体ナノチューブの制御されたドーピングが可能でない。しかし、半導体ナノワイヤは、カーボンナノチューブのこれらの制限を克服することができる。これらのナノワイヤは、直径と無関係に依然として半導体であり、さらに、ナノワイヤをドープするために、半導体産業から膨大な知識を活用することができるはずである。
【０１５６】
このために、ＳｉＮＷの制御されたドーピングの最初の実証、および輸送測定を使用したこれらのドープされたナノワイヤの電気的特性の特徴について、ここで報告する。ゲート依存の２端子測定は、ボロンドープＳｉＮＷおよびリンドープＳｉＮＷがそれぞれｐ型およびｎ型材料として挙動するステップを実証し、さらに、キャリア移動度の推定は、これらのナノワイヤ中の拡散輸送を暗示している。さらに、高濃度ドープＳｉＮＷに対して行われた温度依存性測定は、４．２Ｋまでの温度でクーロン遮断の証拠がないことを示している。
【０１５７】
ＳｉＮＷは、前に述べたレーザ支援触媒成長（ＬＣＧ）を使用して合成した。簡単に言うと、Ｎｄ−ＹＡＧレーザ（５３２ｎｍ、８ｎｓパルス幅、３００ｍＪ／パルス、１０Ｈｚ）を使用して、金ターゲットを融蝕することができ、これによって、反応炉内に金ナノクラスタ触媒粒子を生成することができる。ＳｉＮＷは、反応物としてのＳｉＨ４の流れの中で成長することができる。そのようなＳｉＮＷは、反応物の流れの中にＢ２Ｈ６を混ぜることでボロンをドープすることができ、さらに、反応ガス入口でＡｕ−Ｐターゲット（９９．５：０．５ｗｔ％、Ａｌｆａ　Ａｅｓａｒ）および追加の赤リン（９９％、Ａｌｆａ　Ａｅｓａｒ）を使用してリンをドープすることができる。透過電子顕微鏡（ＴＥＭ）測定は、この方法を使用して成長したドープされたＳｉＮＷは、前に述べたように高密度のＳｉＯｘ被覆で覆われた単結晶シリコン核を有するステップを実証する。
【０１５８】
個々のＳｉＮＷへの電気コンタクトは、ＪＥＯＬ６４００描画装置を使用して標準的な電子ビームリソグラフィ方法を使用して作った。ナノワイヤは、酸化シリコン基板（抵抗率１〜１０Ωｃｍ、６００ｎｍＳｉＯ２、Ｓｉｌｉｃｏｎ　Ｓｅｎｓｅ，Ｉｎｃ．）上に支持し、下の伝導性シリコンＳｉをバックゲートとして使用した。ＳｉＮＷへのコンタクトは、加熱気化されたＡｌ（５０ｎｍ）およびＡｕ（１５０ｎｍ）を使用して作った。電気輸送測定は、コンピュータ制御の１ｐＡ以下の自家製システムを使用して行った。温度依存性測定は、Ｑｕａｎｔｕｍ　Ｄｅｓｉｇｎの磁気特性測定システムで行った。
【０１５９】
ＴＥＭ研究は、ボロンおよびリンドープＳｉＮＷは単結晶であるステップを示す。ただし、これらの測定は、個々のワイヤ中のボロンおよびリンのドーピングレベルを定量化するのには感度が十分でない。しかし、電気的輸送スペクトロスコピーを使用して、ｐ型（ボロン）またはｎ型（リン）ドーパントの存在および相対的なドーピングレベルを明白に実証することができる。これらの測定で、ゲート電極を使用して、ナノワイヤの電流対電圧を測定しながら、ＳｉＮＷの静電位を変える。コンダクタンスは正（負）のゲート電圧の増加に対して反対に変化するので、ゲート電圧の関数としてのＳｉＮＷのコンダクタンスの変化を使用して、特定のナノワイヤがｐ型かｎ型かを区別することができる。
【０１６０】
真性およびＢドープＳｉＮＷについて記録された一般的なゲート依存電流対バイアス電圧（Ｉ−Ｖ）の曲線を、図８Ａ〜８Ｃに示す。図８Ｂおよび８Ｃに示す２つのＢドープワイヤは、それぞれ１０００：１および２：１のＳｉＨ４：Ｂ２Ｈ６の比を使用して合成した。一般に、２端子Ｉ−Ｖ曲線は直線であり、したがって、金属電極がＳｉＮＷに対してオーム性コンタクトを作っているステップを暗示している。真性ナノワイヤに見られる小さい非直線性は、このコンタクトが少しオーム性でないことを示している。コンタクト抵抗およびＳｉＮＷ上の酸化物皮膜の寄与が原因となっている、ゲート電圧ゼロ（Ｖｇ＝０）で記録されたＩ−Ｖデータの解析で、３．９×１０２Ωｃｍの抵抗率が得られる。重要なことには、Ｖｇが次第に負（正）に大きくなるとき、コンダクタンスは増加する（減少する）。このゲート依存性は、ＳｉＮＷがｐ型ドープされた半導体であるステップを示す（以下で、議論）。同様なＩ−Ｖ対Ｖｇ曲線は、低濃度ＢドープＳｉＮＷについて記録された。このことは、そのＳｉＮＷがｐ型であるステップを示している。さらに、このＢドープＳｉＮＷ（１Ω−ｃｍ）のＶｇ＝０での抵抗率は、真性ＳｉＮＷよりも２桁以上小さく、導電率を化学的に制御できるステップをはっきりと実証している。この後者の点は、図８Ｃに示す高濃度ＢドープＳｉＮＷについてのＩ−Ｖ測定で支持されている。このワイヤは、６．９×１０−３Ω−ｃｍという非常に小さい低効率であり、Ｖｇ依存性を示さない。すなわち、０および２０ＶのＶｇで記録されたＩ−Ｖデータは、重なっている。これらの結果は、金属限界に近い高いキャリア濃度と一致している。
【０１６１】
また、低濃度および高濃度ＰドープＳｉＮＷにおけるＶｇに依存した輸送を測定した。低濃度にドープされたナノワイヤについて記録されたＩ−Ｖ（図９Ａ）は、いくらか非直線であり、このことは、電極とナノワイヤの間の理想的でない接触を示している。Ｖｇ依存性は、ＢドープトＳｉＮＷで観察されたものと反対である。重要なことには、この観察されたゲート依存性は、Ｐドーピングで期待されるようなｎ型材料と一致している。Ｖｇ＝０でのこのワイヤの推定抵抗率は、２．６×１０２Ω−ｃｍである。この比較的高い抵抗率は、低ドーピングレベルおよび／または低移動度を暗示している。さらに、高濃度ＰドープＳｉＮＷも作って研究した。代表的な高濃度Ｐドープワイヤについて記録されたＩ−Ｖデータは、直線的で、２．３×１０−２Ω−ｃｍの抵抗率を有し、Ｖｇ依存性を示さない。低抵抗率（低濃度Ｐドープ試料よりも４桁小さい）およびＶｇに依存しないことは、高キャリア濃度をＳｉＮＷのＰドーピングによっても作ることができるステップを実証している。
【０１６２】
上記の結果は、ボロンおよびリンを使用して多くの桁にわたってＳｉＮＷの導電率を変えることができるステップをよびドープされたＳｉＮＷの導電率はボロンおよびリンのドーパントで正（負）のＶｇに対して逆に応答するステップを実証している。実際に、Ｖｇ依存性は、ＳｉＮＷにおけるボロンによるｐ型（正孔）ドーピングおよびリンによるｎ型（電子）ドーピングを強力に証明している。観察されたゲート依存性は、図１０Ａおよび１０Ｂに示す図を参照して理解することができる。これらの図は、ＳｉＮＷのバンドに及ぼす静電位の効果を示している。これらの図において、ｐ型ナノワイヤ（ａ）およびｎ型ナノワイヤ（ｂ）は、両端で、金属電極に接触している。従来の金属−半導体界面に関する限りでは、ＳｉＮＷバンドは曲って（ｐ型では上方に、ｎ型では下方に）、ナノワイヤのフェルミレベルを金属コンタクトのそれと一致させる。Ｖｇ＞０のとき、バンドは下がり、これによって、ＢドープＳｉＮＷ中の正孔を枯渇させ、導電率を低減させるが、ＰドープＳｉＮＷの電子の蓄積をもたらし、導電率を高める。逆に、Ｖｇ＜０で、バンドは持ち上がり、Ｂドープ（ｐ型）ＳｉＮＷの導電率を高め、Ｐドープ（ｎ型）ナノワイヤの導電率を低減させる。
【０１６３】
さらに、相互コンダクタンスｄＩ／ｄＶｇ＝（μＣ／Ｌ２）Ｖからキャリアの移動度を推定することができ。ここで、μはキャリア移動度、Ｃはキャパシタンス、ＬはＳｉＮＷの長さである。ＳｉＮＷキャパシタンスはＣ≒２πεε０Ｌ／ｌｎ（２ｈ／ｒ）で与えられる。ここで、εは誘電率であり、ｈはシリコン酸化物層の厚さであり、ｒはＳｉＮＷ半径である。ｄＩ／ｄＶｇ対Ｖのプロットは、このモデルから期待されるように、真性（図８Ａ）および低濃度Ｂドープ（図８Ｂ）ＳｉＮＷでは直線的であることが分かった。真性（２．１３×１０−１１）およびＢドープ（９．５４×１０−９）ＳｉＮＷのｄＩ／ｄＶｇの勾配から、それぞれ５．９×１０−３ｃｍ２／Ｖ−ｓおよび３．１７ｃｍ２／Ｖ−ｓの移動度が得られる。Ｂドープナノワイヤの移動度は、１０２０ｃｍ−３のドーピング濃度でバルクＳｉで期待されるものと同等である。また、留意するステップは、この移動度は、真性（低ドーパント濃度）ＳｉＮＷでは移動度は極めて小さいが、ドーパント濃度の減少とともに増加すると推測されることである。移動度の減少は、より小さい直径の（真性）ＳｉＮＷにおける散乱の増加によることが可能である。直径の関数としての移動度についての将来の研究で（一定ドーパント濃度）、この重要な点が解明されるものと信じる。
【０１６４】
最後に、高濃度ＢドープＳｉＮＷについて予備的な温度依存性研究を行った。温度依存Ｉ−Ｖ曲線は、ドープされた半導体について期待されるように（図１１Ａおよび１１Ｂ）、コンダクタンスは温度の低下とともに減少することが示す。より重要なことには、使用できる最低温度までクーロン遮断の証拠は見られない（図１１Ｂ）。Ｉ−Ｖ対Ｖｇの高分解能測定はクーロン遮断のシグネチャーを示さないので、Ｖ＝０近くの小さい非直線性は、接触効果によるものと思われる。電極間のこの均質なワイヤ（太さ１５０ｎｍ長さ２．３μｍのワイヤ）におけるクーロン充電効果は、ｋＴ＝ｅ２／２Ｃから推定される約２６ｍＫより低い温度を必要とするであろう。このことは、ＳｉＮＷの直径および欠陥のばらつきが十分に小さいので、この温度でのクーロン遮断を示すかもしれない小さいアイランドに、ＳｉＮＷは効果的に「分割」されないことを強く示している。これらの結果は、クーロン遮断を示すリソグラフィでパターン形成されたＳｉＮＷについての研究と対照をなし、我々の自立型ナノワイヤの高品質を証明している。
【０１６５】
単結晶ｎ型およびｐ型シリコンナノワイヤ（ＳｉＮＷ）を製造し、電気輸送測定によって特徴付けした。ＳｉＮＷの気相成長中にボロンかリンかいずれかのドーパントを制御可能に導入するために、レーザ触媒成長を使用した。個々のボロンドープＳｉＮＷおよびリンドープＳｉＮＷについて行った２端子のゲート依存測定は、これらの材料がそれぞれｐ型およびｎ型材料として挙動するステップを示す。ゲート依存輸送測定から行ったキャリア移動度の推定値は、拡散輸送と一致し、より小さい直径のワイヤにおける移動度減少の兆候を示している。さらに、これらの研究は、ＳｉＮＷに高ドーパント濃度を組み込んで、金属相に近づけることが可能であるステップを示している。高濃度ドープＳｉＮＷについて行った温度依存測定は、４．２Ｋまでの温度で単一電子充電の証拠を示さず、したがって、ＳｉＮＷが高い構造およびドーピング一様性を有しているステップを暗示している。
【０１６６】
我々は、ｎ型およびｐ型材料を作るためのＳｉＮＷのドーピングの成功によって、ナノスケール科学技術に刺激的な可能性が開かれると信じる。ドープされたＳｉＮＷは、１Ｄナノ構造における輸送の基礎的な問題を研究するための候補である。この文献における構造研究はまた電界効果トランジスタ（ＦＥＴ）であり、ことによるとナノエレクトロニクス用途のための構造中に多くのＳｉＮＷＦＥＴを集積化するために自己組立方法を使用することが可能である。また、将来、デバイスおよびセンサ用に考えられるかもしれないｐｎ接合を作るために、例えば交差アレイに、Ｐ型およびｎ型ＳｉＮＷを組み合わせることが可能な筈である。
【０１６７】
交差ＳｉＮＷのｐｎ接合は、ｎ型（ｐ型）ＳｉＮＷの上にｐ型（ｎ型）ＳｉＮＷを直接組み立てることで形成した。輸送測定は、逆方向バイアスで整流を、順方向バイアスで鋭い電流の始まりを示す。接合を構成するｐ型およびｎ型ＳｉＮＷに対して行った同時の測定で、これらのナノワイヤへのコンタクトはオーム性（非整流）であること、したがって、整流動作は２本のＳｉＮＷ間のｐｎ接合によるものであることが実証された。
【０１６８】
図８Ａは、異なるゲート電圧（Ｖｇ）で直径７０ｎｍの真性ＳｉＮＷについて記録された電流（Ｉ）対バイアス電圧（Ｖ）の曲線を示す。曲線１、２、３、４、５、６および７は、それぞれＶｇ＝−３０、−２０、−１０、０Ｖ、１０、２０、および３０Ｖに対応する。挿入図は、金属コンタクトを有するＳｉＮＷの一般的な走査型電子顕微鏡写真である（目盛バー＝１０μｍ）。図８Ｂは、直径１５０ｎｍのＢドープＳｉＮＷについて記録されたＩ−Ｖデータを示す。曲線１〜８は、それぞれＶｇ＝−２０、−１０、−５、０、５、１０、１５、２０Ｖに対応する。図８Ｃは、直径１５０ｎｍの高濃度ＢドープＳｉＮＷについて記録されたＩ−Ｖ曲線、Ｖｇ＝２０Ｖ（実線）およびＶｇ＝０Ｖ（太い点線）、を示す。
【０１６９】
図９Ａは、直径６０ｎｍのＰドープＳｉＮＷについて記録されたＩ−Ｖデータを示す。曲線１、２、３、４、５および６は、それぞれＶｇ＝２０、５、１、０、−２０および−３０Ｖに対応する。図９Ｂは、直径９０ｎｍの高濃度ＰドープＳｉＮＷについて記録されたＩ−Ｖ曲線、Ｖｇ＝０Ｖ（実線）とＶｇ＝−２０Ｖ（太い点線）、を示す。
【０１７０】
図１０Ａは、ｐ型ＳｉＮＷデバイスのエネルギーバンド図を示す。図１０Ｂは、ｎ型ＳｉＮＷデバイスのエネルギーバンド図を示す。これらの図は、両方の型のナノワイヤの静電位に及ぼすＶｇの影響を示す。
【０１７１】
図１１Ａおよび１１Ｂは、高濃度ＢドープＳｉＮＷについて記録された温度依存Ｉ−Ｖ曲線を示す。図１１Ａで、曲線１、２、３、４、５および６は、それぞれ２９５、２５０、２００、１５０、１００および５０Ｋの温度に対応する。図１１Ｂは、４．２Ｋでこのナノワイヤについて記録されたＩ−Ｖデータを示す。
【０１７２】
半導体ナノワイヤの直径選択的合成
我々のレーザ触媒成長（ＬＣＧ）プロセスで触媒として適切に規定された金コロイドを利用して、直径が１０、２０および３０ｎｍで長さが１０μｍより長い、単結晶ＧａＰナノワイヤの単分散に近い試料を合成した。この方法で、固体ＧａＰのレーザ融蝕で生成されたＧａおよびＰ反応物は、金ナノクラスタ触媒を使用してナノワイヤ構造の中に方向付けした。このようにして製造したナノワイヤについての透過電子顕微鏡（ＴＥＭ）研究で、ナノワイヤの直径の分布はナノクラスタ触媒の直径分布で決定されることが実証される。高分解能ＴＥＭで、ワイヤは、成長方向が［１１１］の亜鉛鉱型単結晶であることが示され、さらに、エネルギー分散Ｘ線解析によって、ナノワイヤの組成は化学量論的ＧａＰであることが確認される。ＬＣＧ法と組み合わせて単分散ナノクラスタ触媒を使用することによって、明確に規定され制御された直径を有する、広い範囲の半導体ナノワイヤの成長が可能になり、したがって、一次元（１Ｄ）システムの基本的特性から機能ナノデバイスの組立までの可能性が開かれる。
【０１７３】
単結晶ＧａＰナノワイヤの単分散に近い試料は、１０、２０、および３０ｎｍの直径および１０μｍより長い長さで、我々のレーザ触媒成長（ＬＣＧ）プロセスで触媒として適切に規定された金コロイドを利用して合成した。このようにして製造したナノワイヤについての透過電子顕微鏡（ＴＥＭ）研究で、ナノワイヤの直径の分布はナノクラスタ触媒の分布で決定されることが実証される。高分解能ＴＥＭは、ワイヤは、成長方向が［１１１］の亜鉛鉱型単結晶であるステップを示し、さらに、エネルギー分散Ｘ線解析によって、ナノワイヤの組成は化学量論的ＧａＰであることが確認される。
【０１７４】
低次元半導体材料への最近の関心は、電子デバイスおよびオプトエレクトロニクスデバイスの小型化の推進およびナノスケールの化学および物理の基本を理解することの必要性によって、動機付けされている。特に、一次元（１Ｄ）システムは、基本および応用の両方の観点から刺激的である。Ｌｕｔｔｉｎｇｅｒ液体挙動のような魅力的な物理現象、および相互接続からプローブ走査顕微鏡までの数多くの用途は、高品質で明確に規定された１Ｄナノ構造を必要とする。１Ｄナノ構造の分野における実験の進歩は、多くの場合、制御された寸法、構造、および組成を有する新しい材料をこの寸法状況で作る能力で制限されていた。
【０１７５】
１Ｄナノ構造合成の初期の方法は、薄膜成長およびリソグラフィ方法を使用した。特に、「Ｔワイヤ」は、分子線エピタキシにより半導体量子井戸を成長し、続いて、劈開し、さらに劈開面に全面成長することで製造されていた。一方で、「Ｖ溝」ナノワイヤは、表面に溝をエッチングし、次に結果として得られた溝に少量の材料を堆積することで製造されていた。この方法の重大な制限の１つは、ナノワイヤが基板に埋め込まれおり、それによって、複雑な２Ｄおよび３Ｄナノ構造の組立が妨げられることである。広い範囲のナノワイヤを成長させるために、型板方法も使用されている。この方法は、ナノワイヤの長さおよび直径の優れた制御を可能にするが、しばしば多結晶構造が生成されることで限られている。
【０１７６】
我々の研究室は、ＬＣＧ方法によった自立型単結晶半導体ナノワイヤのための一般的な合成方法の開発に向けて大いに進歩した。ＬＣＧでは、固体ターゲットのレーザ融蝕を使用して、気体−液体−固体の成長機構によりナノスケール金属触媒クラスタとナノワイヤを生成する反応性半導体原子とを同時に生成する。この方法は、広い範囲のＩＶ、ＩＩＩ−Ｖ、およびＩＩ−ＶＩ族のナノワイヤを生成するために使用した。我々は、触媒ナノクラスタの大きさによって、成長中にワイヤの大きさが決まるステップを提案したので、単分散触媒ナノクラスタを利用して狭い大きさ分布を有するワイヤを作るステップは考えることができる（図１２）。ここで、我々は、この方法を探究するためにナノメートル直径の金触媒を使用する。
【０１７７】
ＧａＰナノワイヤは、直径が８．４、１８．５、および２８．２ｎｍの金触媒を使用するＬＣＧで成長した。この実験で、触媒ナノクラスタをＳｉＯ２基板上に支持し、レーザ融蝕を使用してＧａＰの固体ターゲットからＧａおよびＰの反応物を生成した。１０μｍを超える長さのナノワイヤ（図１３Ａ）が３つの大きさの触媒を使用して得られたことが、電界放出走査型電子顕微鏡（ＦＥＳＥＭ）によって実証される。ナノワイヤ端部の調査で、また、ナノクラスタ触媒の存在が示されている（図１３Ａ、挿入図）。Ａｕコロイド無しで行われた制御実験では、ナノワイヤは生成されなかった。ＦＥＳＥＭ像は、ナノワイヤの直径分布がコロイド触媒の無い実験で得られたものより狭いことを示している。ただし、焦点面の小さいばらつきが実測直径に大きな変化を生じるので、ＦＥＳＥＭは、この分布を定量化する良い方法ではない。
【０１７８】
この実験で使用した成長装置は、報告されたものと同様である。６００ｎｍの熱酸化膜を有するシリコンウェーハ（Ｓｉｌｉｃｏｎ　Ｓｅｎｓｅ）を、０．４％Ｎ−［３−（トリメトキシシリル）プロピル］−エチレンジアミンと９５：５のＥｔＯＨ：Ｈ２Ｏの溶液中に５分間入れ、続いて、１００〜１１０℃で１０分間硬化して、基板を作った。Ａｕコロイドの溶液（Ｔｅｄ　Ｐｅｌｌａ）を１０９〜１０１１パーティクル／ｍＬの濃度に薄めて、凝集を最小限にし、これを基板上に堆積した。基板を炉の下流端の石英チューブ中に置き、ＧａＰの固定ターゲットは上流端の炉の外３〜４ｃｍのところに置いた。チャンバーは、１００ｍＴｏｒｒより下に排気し、１００ｓｃｃｍの空気流で２５０Ｔｏｒｒに維持した。炉を７００℃に加熱し、ターゲットをＡｒＦエキシマレーザ（λ＝１９３ｎｍ、１００ｍＪ／パルス、１０Ｈｚ）で１０分融蝕した。冷却後、基板をＦＥＳＥＭ（ＬＥＯ９８２）で調べた。ＴＥＭ（ＪＥＯＬ、２００ＣＸおよび２０１０）およびＥＤＡＸの解析のために、エタノール中での音波処理で基板から取り除いた後で、ナノワイヤを銅グリッドの上に置いた。
【０１７９】
金コロイドを使用して生成されたナノワイヤの直径分布を量的に測定するために、さらに、その構造および組成を適切に特徴付けるために、我々はＴＥＭを使用した。高分解能ＴＥＭは、ワイヤは［１１１］方向に成長した単結晶である（図１３Ｂ）ことを示し、さらに、ＥＤＡＸは、この方法の限度内で組成が化学量論的ＧａＰであるステップを立証する（Ｇａ：Ｐが１．００：０．９４）。重要なことには、ナノワイヤ直径の拡張ＴＥＭ解析は、コロイド触媒直径と分散の非常に優れた相関関係を実証している（図１４Ａおよび１４Ｂ）。すなわち、２８．２±２．６、１８．５±０．９、および８．４±０．９ｎｍのコロイドから成長されたワイヤについて、それぞれ３０．２±２．３、２０．０±１．０、および１１．４±１．９ｎｍの平均直径が実測される。この平均ナノワイヤ直径は、一般に、コロイドのそれよりも１〜２ｎｍ大きい。我々は、この増加は、ナノワイヤの核形成が起こる前に、ＧａおよびＰ反応物がコロイドとの合金になるためであると信じている。３０ｎｍおよび２０ｎｍのワイヤで（図１４Ａおよび１４Ｂ）、ナノワイヤ分布の幅はコロイドの分布を反映していることが明らかであり、ワイヤの単分散がコロイドの分散によってだけ制限されるステップを暗示している。直径１０ｎｍのワイヤについて（図１４Ｃ）、ワイヤ分布の小さい広がり（１ｎｍ）はコロイドの凝集によると考えられる。平均直径および分布幅は、コロイドのより濃い溶液を基板上に分散させるにつれて増加した。分布のピークが〜２．５ｎｍだけ離れているステップは、ワイヤの中には２つのコロイドの集合体から成長したものがあるステップを暗示している。ただし、この点を実証するには追加の研究が必要である。全ての場合に、ワイヤ直径の分布は、コロイド触媒を使用しないで成長されたものよりも一桁以上狭く、４３±２４ｎｍである（図１４Ｄ）。
【０１８０】
この仕事は、様々なコロイドの半導体ナノワイヤの直径を系統的に制御することができるステップを初めて明らかに実証するものと信じている。適切に規定されない触媒を使用して表面にナノワイヤを成長させようとする以前の試みは、５０ｎｍよりも大きな不均一な直径のナノワイヤという結果になった。環境キャリアガスを変えることでナノワイヤの直径を制御しようとする他の試みは、ワイヤの平均直径を僅かにシフトさせただけで、我々がコロイド介在成長で達成したものに比べて遥かに広いワイヤの分布で終わった。
【０１８１】
以上のことをまとめてみると、単分散直径分布を有する半導体ワイヤの制御された合成を実証した。この高品質単結晶ワイヤは、ナノスケール科学技術の様々な分野における用途ではもちろんのこと、低次元物理のさらなる研究のための優れた候補でもある。特に、我々は、制御された直径の試料の合成によって、これらナノスケール構成要素を複雑で機能的な２Ｄおよび３Ｄナノシステムに組み立てることが大いに容易になるものと信じている。
【０１８２】
図１２は、明確に規定されたＧａＰ半導体ナノワイヤの成長のために、単分散金コロイドを触媒として使用するステップを示す図である。
図１３Ａは、２８．２ｎｍから合成されたナノワイヤのＦＥＳＥＭ像を示す（目盛バーは５μｍである）。挿入図は、このワイヤのうちの１つの端部のＴＥＭ像である（目盛バーは５０ｎｍである）。高コントラストの特徴は、このワイヤの端部のコロイド触媒に対応する。図１３Ｂは、この試料の他のワイヤのＴＥＭ像を示す（目盛バーは１０ｎｍである）。［１１１］格子面が分解され、ワイヤ成長は、初期の仕事と一致して、この軸に沿って生じているステップを示している。内部面間隔の測定で、ワイヤについて０．５４ｎｍ（±０．０５ｎｍ）の格子定数が与えられ、ＧａＰのバルク値０．５４５１ｎｍと一致している。
【０１８３】
図１４Ａ〜１４Ｃは、２８．２ｎｍ（図１４Ａ）、１８．５ｎｍ（図１４Ｂ）、および８．４ｎｍ（図１４Ｃ）のコロイドから成長されたワイヤの測定された直径のヒストグラムを示す。実線は、ワイヤの分布を示す。図１４Ｄは、コロイドの無い以前の方法を使用して成長されたワイヤの直径のヒストグラムを示す。ここでは、レーザは、ＡｕナノクラスタおよびＧａＰ反応物の両方を生成するために使用されている。分布は非常にブロードであり（標準偏差が２３．９ｎｍ）、さらに平均直径（４２．７ｎｍ）は、予め規定されたコロイド触媒を使用して合成されたものよりも大きい。全ての場合に、報告されたナノワイヤの直径は、結晶核に対応する。全てのナノワイヤの表面のアモルファス酸化物層は、同じ実験内でワイヤごとに比較的均一であるが、合成間では厚さが２〜６ｎｍばらつく。
【０１８４】
化合物半導体ナノワイヤの一般的な合成
広い範囲の多成分半導体ナノワイヤの予測可能な合成は、レーザ支援触媒成長を使用して行った。２元ＩＩＩ−Ｖ族材料（ＧａＡｓ、ＧａＰ、ＩｎＡｓ、およびＩｎＰ）、３元ＩＩＩ−Ｖ材料（ＧａＡｓ／Ｐ、ＩｎＡｓ／Ｐ）、２元ＩＩ−ＶＩ化合物（ＺｎＳ、ＺｎＳｅ、ＣｄＳ、およびＣｄＳｅ）、および２元ＳｉＧｅ合金のナノワイヤを、高純度（＞９０％）単結晶として大量に製造した。ナノワイヤは、３から数十ナノメートルまで変化する直径を有し、長さは数十マイクロメートルまで伸びる。この広い範囲の技術的に重要な半導体ナノワイヤの合成は、多くの他の材料に展開することができ、ナノスケール科学技術に重要な可能性を開く。
【０１８５】
ナノスケール材料の合成は、小規模構造の基本的な特性の理解に向けられた仕事にとって重要であり、ナノ構造材料を作り、さらにナノテクノロジーを開発する。ナノワイヤおよびナノチューブは一次元システムについての基本的な疑問に答える可能性を持ち、さらに分子エレクトロニクスから新規な走査型顕微鏡プローブに及ぶ用途で中心的な役割を演ずるものと期待されているので、ナノワイヤおよびナノチューブは、相当な関心の的になっている。そのような様々な刺激的な可能性の探究には、化学的組成および直径を変えることができるナノワイヤ材料を必要とする。過去数年にわたって、ナノワイヤのバルク合成に相当な努力が注がれ、さらに、型板、レーザ融蝕、溶液、および他の方法を使用して進歩したが、広い範囲のナノワイヤ材料を合成するように１つの方法を予測可能なやり方で利用できるということは、決して実証されていない。ここで、我々は、レーザ支援触媒（ＬＣＧ）法を使用して、広い範囲の２元および３元ＩＩＩ−Ｖ、ＩＩ−ＶＩ、およびＩＶ−ＩＶ族半導体ナノワイヤの予測可能な合成を説明する。
【０１８６】
最近、我々は、ＬＣＧ法を使用する元素ＳｉおよびＧｅナノワイヤの成長について報告した。この方法は、レーザ融蝕を利用して、気体−液体−固体（ＶＬＳ）機構によって、結晶ナノワイヤの大きさを画定しかつその成長を方向付けするナノメートル直径触媒クラスタを生成する。ＶＬＳ成長プロセスおよび我々のＬＣＧ法の重要な特徴は、平衡相図を使用して触媒および成長条件を予測することができ、それによって、新しいナノワイヤ材料の合理的な合成が可能にすることである。重要なことには、この方法を使用して高い歩留りおよび純度で、ＩＩＩ−Ｖ材料ＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＩｎＡｓ、ＩｎＰ、およびＩｎＡｓＰ、ＩＩ−ＶＩ材料ＺｎＳ、ＺｎＳｅ、ＣｄＳ、およびＣｄＳｅ、およびＳｉＧｅのＩＶ−ＩＶ合金の半導体ナノワイヤを合成することができるステップをここで示す。ＧａＡｓおよびＣｄＳｅの直接バンドギャップは、魅力のある光学的および電気光学的特性を生じさせるので、ＧａＡｓおよびＣｄＳｅのような化合物半導体は、特に興味をそそる目標である。このナノワイヤは、これらの結晶を半径方向の強い量子閉じ込めの状況に置く３ｎｍ程度の小さい直径、および１０μｍを超える長さを有する単結晶として製造した。これらの研究によって、ＬＣＧは、ナノワイヤ合成の非常に一般的な予測方法であることが実証され、さらに、製造されたＩＩＩ−Ｖ、ＩＩ−ＶＩ、およびＩＶ−ＩＶナノワイヤの広い範囲は、ナノスケール科学技術の多くの新しい可能性を開くと、我々は信じている。
【０１８７】
ＬＣＧ法を使用して２成分以上の複雑なナノワイヤの成長条件を予測するステップは、３元以上の次数の相図が複雑なために、元素ＳｉおよびＧｅナノワイヤについての以前の研究よりも原理的に遥かに困難である。しかし、関心のある触媒および化合物半導体の擬似２元相図を考えることで、この複雑さを大いに減少させることができる。例えば、Ａｕ−ＧａＡｓの擬似２元相図は、ＧａＡｓに富んだ領域で６３０℃より上では、Ａｕ−Ｇａ−Ａｓ液体とＧａＡｓ固体が成分相であるステップを示す（図１５）。このことは、目標の組成および成長温度を相図のこの領域に設定すれば、ＬＣＧ法でＧａＡｓナノワイヤを成長するために、Ａｕは触媒として作用できるステップを意味している。実際、我々は、（ＧａＡｓ）０．９５Ａｕ０．０５のターゲットを使用するＬＣＧで、主としてナノワイヤから成る試料が生成されるステップを見出した。８９０℃で製造された材料の一般的な電界放出走査型電子顕微鏡（ＦＥ−ＳＥＭ）像（図１６Ａ）は、その生成物が、１０μｍ以上に伸びる長さのワイヤ状であるステップを示している。この高分解能ＳＥＭ像の解析は、ＬＣＧ法で生成された生成物の少なくとも９０％は、ほんの少量の粒子材料を有するナノワイヤであるステップを示している。バルク試料からのＸ線回折データは、バルクＧａＡｓと一致した格子定数を有する亜鉛鉱型（ＺＢ）構造に向けて指示され、さらに、その材料が１％レベルの純粋なＧａＡｓであるステップを示している。最後に、ＡｇおよびＣｕの触媒を使用して、ＧａＡｓナノワイヤの高歩留りを得たことに言及する。これらのデータは、これらの金属（Ｍ＝Ａｇ、Ｃｕ）が擬似相図のＧａＡｓに富んだ領域でＭ−Ｇａ−Ａｓ液相およびＧａＡｓ固相を示すステップと一致しており、さらに、ナノワイヤ成長に対するＬＣＧ方法の予測可能性を実証している。
【０１８８】
ＧａＡｓナノワイヤの構造および組成は、透過電子顕微鏡（ＴＥＭ）、集束電子線回折（ＥＤ）、およびエネルギー分散型Ｘ線蛍光（ＥＤＸ）を使用して詳細に特徴付けを行った。ＴＥＭ研究は、ナノワイヤは３ｎｍから３０ｎｍに及ぶ直径を有すること示している。単一の直径２０ｎｍワイヤの一般的な回折コントラスト像（図１７Ａ）は、ワイヤは単結晶で（一様なコントラスト）、直径が一様であるステップを示している。ＥＤＸで求めたこのワイヤのＧａ：Ａｓの組成、５１．４：４８．６は、装置感度の限界内で、ＧａＡｓ結晶標準の解析で得られた組成と同じである。さらに、このナノワイヤの長軸に垂直な記録されたＥＤパターン（図１７Ａの挿入図）は、ＺＢＧａＡｓ構造の＜１１２＞晶帯軸の方に指示され、したがって、成長は＜１１１＞方向に沿って起こっているステップを示している。個々のＧａＡｓナノワイヤの広範な測定は、全ての場合で、成長は＜１１１＞方向に沿って起きているステップを示している。この方向および単結晶構造は、さらに、格ワイヤ軸に垂直な（１１１）格子面（間隔０．３２＋／−０．０１ｎｍ；バルクＧａＡｓ、０．３２６ｎｍ）を明瞭に示す格子分解ＴＥＭ像（例えば、図１７Ｂ）で確認される。最後に、ＴＥＭ研究は、大部分のナノワイヤは、一端でナノ粒子で終わっているステップを示している（挿入図、図１６Ａ）。ＥＤＸ解析は、このナノ粒子は主にＡｕで構成されているステップを示している。Ａｕナノ粒子がナノワイヤの端に存在するステップは、擬似相図と一致し、ＬＣＧについて提案されたＶＬＳ成長機構の有力な証拠である。
【０１８９】
ＬＣＧ法による２元ＧａＡｓナノワイヤ合成の成功は、ただ１つの事例ではなく、２元以上の複雑なナノワイヤ材料の広い範囲に対して一般的である（表１）。我々の合成方法を最も広い範囲のナノワイヤに広げるために、詳細な相図の無いとき、ナノワイヤ成分元素が液相に溶解するが、所望のナノワイヤ相よりも安定な固体化合物を形成しない金属を識別することで、ＬＣＧの触媒を選ぶことができるステップを認める。すなわち、理想的な金属触媒は物理的に活性であるが化学的に安定であるべきである。この観点から、貴金属Ａｕは、多くの材料のための優れた始点であるにちがいない。この貴金属はまた、有機金属気相成長法（ＭＯＣＶＤ）による表面支持ナノワイヤのＶＬＳ成長のために過去に使用された。ＭＯＣＶＤ法で生成されたナノワイヤは、（１）ＭＯＣＶＤナノワイヤは表面に生成され、組立に必要とされるバルクの量でないこと、（２）ＭＯＣＶＤナノワイヤは基部から末端までかなり先細りになっていること（すなわち、一様な直径を持たない）、および（３）最小ナノワイヤ直径、１０〜１５ｎｍ、は我々の仕事で達成される３〜５ｎｍの直径よりも相当に大きいことなどのいくつかの点で、この文書で報告する材料と異なっている。最後に、以下で説明するように、我々のＬＣＧ法は、単に関心のある材料と触媒の固体ターゲットを作ることで、多くの異なる材料（表１）に容易に拡張されるステップを認めることが重要である。
【０１９０】
最初に、ＧａＡｓについての我々の仕事を非常に拡大して、ＧａＰおよび３元合金ＧａＡｓ１−ｘＰｘを含むようにした。（ＧａＰ）０．９５Ａｕ０．０５ターゲットからＬＣＧで得られた生成物のＦＥ−ＳＥＭ像は、１０μｍを超える長さの高純度ナノワイヤを示す（図１６Ｂ）。広範なＴＥＭ特徴付けで、これらのナノワイヤは、（ｉ）単結晶ＧａＰであり、（ｉｉ）＜１１１＞方向に沿って成長し、（ｉｉｉ）ＬＣＧ機構で期待されるようにＡｕナノ粒子で終わっていることが示される。さらに、３元ＧａＡｓＰ合金ナノワイヤの研究を通して我々のＬＣＧ法の限界を試験した。３元ＩＩＩ−Ｖ合金の合成は、電子デバイスおよび光デバイスにとって重要なバンドギャップ工学のために特に興味がある。Ａｕ触媒を有するＧａＡｓ０．６Ｐ０．４ターゲットを使用するＧａＡｓＰナノワイヤのＬＣＧで、ほぼ純粋なナノワイヤが得られた（図１６Ｃ）。ＴＥＭ像、ＥＤおよびＥＤＸによって、このナノワイヤは単結晶であり、＜１１１＞方向に沿って成長し、出発ターゲットの組成と基本的に同じ１．０：０．５８：０．４１のＧａ：Ａｓ：Ｐの比を有し、主にＡｕで構成されるナノクラスタで終わっている（挿入図、図１６Ｃ）ことが示される。おおよそ１０および６ｎｍの直径を有するナノワイヤについて記録された高分解能ＴＥＭ像は、きちんと配列した（１１１）格子面を示し、組成変化の証拠はない（図１７Ｃおよび図１７Ｄ）。３元ナノワイヤ組成はターゲット組成で制御できるという観察は特に重要であると思っている。その理由は、この観察は、バンドギャップ変化（組成）と量子閉じ込め（大きさ）の両方によるエキシトンエネルギーの変化を探求する機会を与えるからである。
【０１９１】
上記の結果に基づいて、ＬＣＧをうまく使用して、Ｉｎ−Ａｓ−Ｐを含むＩＩＩ−Ｖの２元および３元材料（表１）も製造したことは驚くには当たらない。もっと重要な点は、この合成方法は、ＩＩ−ＶＩ材料ＺｎＳ、ＺｎＳｅ、ＣｄＳおよびＣｄＳｅ（表１）、ＩＶ−ＩＶＳｉＧｅ合金などの多くの他の種類のナノワイヤの製造に容易に拡張できることである。ＩＩ−ＶＩナノワイヤＣｄＳおよびＣｄＳｅの事例は特に重要である。その理由は、これらの材料の安定な構造相であるウルツ鉱型（Ｗ）は、上述のＩＩＩ−Ｖ材料のＺＢ構造および、ＺｎＳおよびＺｎＳｅのＺＢ構造とは異なるからである。重要なことには、ＣｄＳおよびＣｄＳｅのナノワイヤは、Ａｕ触媒を用いるＬＣＧ法を使用して高歩留りで合成することができるステップを発見した（図１８Ａ）。個々のＣｄＳｅナノワイヤについて得られたＴＥＭおよびＥＤデータは（例えば、図１８Ｂおよび１８Ｃ）、これらの材料が、Ｗ型構造と、ＺＢ構造の＜１１１＞方向とは明らかに区別される＜１１０＞成長方向とを有する単結晶であるステップを実証している。ＣｄＳナノワイヤの研究（表１）は、いくらかより複雑な挙動を示している。すなわち、２つの異なる＜１００＞と＜００２＞方向に沿った成長を有するＷ型ナノワイヤを示している。小数のＣｄＳナノワイヤに対応付けされた＜００２＞方向は、ＺＢ構造の＜１１１＞方向に対応するかもしれないと予想される。しかし、バルクナノワイヤの試料に対して行われたＸ線回折測定は、Ｗ指定と一致している。さらに、Ｗ型ＣｄＳおよびＣｄＳｅナノクラスタについての以前の研究は、＜００２＞方向に沿った伸長を示した。成長温度の関数としてのナノワイヤ構造の系統的な研究は、ＣｄＳについてのこれらの結果の原因を解明するのに役立ち、また、ナノワイヤの成長方向がどのように制御されるかを洞察するものと信じる。
【０１９２】
最後に、ＬＣＧ法を使用してＩＶ−ＩＶ２元ＳｉＧｅ合金のナノワイヤを製造した（表１）。Ａｕ触媒を使用して、Ｓｉ１−ｘＧｅｘの全組成範囲にわたって、単結晶ナノワイヤを合成することができた。上で議論したＧａＡｓＰの場合と違って、ＳｉＧｅ合金は、出発ターゲットと同じ組成を示さない。そうではなくて、Ｓｉに富んだ材料がより高温の中心領域に生成され、Ｇｅに富んだ材料がより低温の端部に生成されて、組成は成長反応炉内で絶えず変化する。具体的には、１１５０℃での（Ｓｉ０．７０Ｇｅ０．３０）０．９５Ａｕ０．０５のターゲットからのＬＣＧ成長で、炉の中心から端まででＳｉ：Ｇｅ比がそれぞれ９５：５、８１：１９、７４：２６、３４：６６および１３：８７であるナノワイヤが生成された。この組成変化は、２つの個々のナノワイヤ材料の最適成長温度が全く異なるということから生じている。そのような差によって、制御された組成の合金を合成する際の困難さが増す。但し、我々の結果は、このことを利用して、単一成長実験で、ある範囲の合金組成を製造できることも示している。
【０１９３】
最後に、我々のＬＣＧ技術を使用して、広い範囲の単結晶２元および３元化合物半導体ナノワイヤを合成した。これらの結果は、合理的なナノワイヤ合成としてのこの方法の一般性をはっきりと実証すると、我々は確信する。これらの高品質単結晶半導体ナノワイヤの有用性は、ナノメートル寸法の科学技術の魅力ある可能性を可能にするものと期待される。例えば、これらのナノワイヤは、１Ｄにおけるエキシトンの閉じ込め、動力学および輸送を突きとめるために使用することができる。さらに、さらに進んで成長を制御することで、我々のＬＣＧ法は、単一ワイヤ同種および異種接合、および超格子などのより複雑なナノワイヤ構造を合成するために使用することができ、さらに、ナノスケール発光ダイオードおよびレーザデバイスの合成を可能にすることができると信じる。
【０１９４】
ナノワイヤのＬＣＧ成長のための装置および一般的な手順は、前に説明した。合成に使用したターゲットは、（材料）０．９５Ａｕ０．０５であった。合成に使用した一般的な条件は、（ｉ）１００〜５００ｔｏｒｒＡｒ：Ｈ２（９５：５）、（ｉｉ）５０〜１５０ｓｓｃｍガス流量、および（ｉｉｉ）パルスＮｄ：ＹＡＧレーザ（λ＝１０６４ｎｍ、１０Ｈｚパルスレート、２．５Ｗ平均パワー）を使用した融蝕である。様々なナノワイヤ材料の成長に使用した特定の温度を表１に示す。ナノワイヤ生成物は、炉の下流低温端で収集した。
【０１９５】
ナノワイヤ試料は、Ｘ線回折（ＳＣＩＮＴＡＧ　ＸＤＳ２０００）、ＦＥ−ＳＥＭ（ＬＥＯ　９８２）、およびＴＥＭ（Ｐｈｉｌｉｐｓ４２０およびＪＥＯＬ２０１０）を使用して特長付けした。電子回折および組成解析（ＥＤＸ）測定は、ＴＥＭで行った。ＴＥＭ解析用試料は、次のようにして用意した。試料をエタノール中で簡単に音波処理して、ナノワイヤ材料を浮遊させ、次に、一滴の浮遊物をＴＥＭグリッドに置いて、乾燥させた。
【０１９６】
薄膜およびナノチューブを使用する型板介在方法を使用していくつかの材料を製造した。しかし、これらのナノワイヤは、一般に直径が＞１０ｎｍであり、これは強い量子閉じ込め効果に望ましい直径よりも大きい。これらのナノワイヤは、多くの場合、真性の物理特性を突き止めるステップを困難にする多結晶構造を有する。
【０１９７】
表１は、合成された単結晶ナノワイヤの一覧である。成長温度は、この研究で使用した範囲に対応する。最小（Ｍｉｎ）および平均（Ａｖｅ）のナノワイヤ直径（Ｄｉａｍ）は、ＴＥＭおよびＦＥ−ＳＥＭ像から求めた。構造は、電子回折および格子分解ＴＥＭ撮像を使用して決定した。ここで、ＺＢ、亜鉛鉱構造型；Ｗ、ウルツ鉱構造型；Ｄ、ダイアモンド構造型。組成は、個々のナノワイヤに対して行ったＥＤＸ測定から決定した。ＧａＡｓを除いて、全てのナノワイヤは、Ａｕを触媒として合成し、ＧａＡｓにはＡｇおよびＣｕも使用した。ＡｇおよびＣｕ触媒で得られたＧａＡｓナノワイヤは、Ａｕ触媒で得られたものと同じ大きさ、構造および組成を有する。
【０１９８】
【表１】
2004507104.tif 000003
【０１９９】
図１５は、ＡｕとＧａＡｓの擬似２元相図を示す。液体Ａｕ−Ｇａ−Ａｓ成分はＬで示した。
【０２００】
図１６Ａ〜１６Ｃは、ＬＣＧで製造されたＧａＡｓ（図１６Ａ）、ＧａＰ（図１６Ｂ）およびＧａＡｓ０．６Ｐ０．４（図１６Ｃ）のナノワイヤのＦＥ−ＳＥＭ像を示す。図１６Ａ〜１６Ｃの目盛バーは２μｍである。図１６Ａ〜１６Ｃの挿入図は、それぞれＧａＡｓ、ＧａＰおよびＧａＡｓ０．６Ｐ０．４のナノワイヤのＴＥＭ像である。中にある目盛バーは全て５０ｎｍである。高コントラスト（暗い）の特徴は、固化したナノクラスタ触媒に対応する。
【０２０１】
図１７Ａは、直径約２０ｎｍのＧａＡｓナノワイヤの回折コントラストＴＥＭ像を示す。挿入図は、＜１１２＞晶帯軸に沿って記録された集束電子線回折パターン（ＥＤ）を示す。ＥＤパターンの［１１１］方向は、ワイヤ軸に平行であるので、成長が［１１１］方向に沿って起こるステップを示す。目盛バーは２０ｎｍに対応する。図１７Ｂは、直径約２０ｎｍのＧａＡｓナノワイヤの高分解能ＴＥＭ像を示す。ナノワイヤ軸に垂直な格子間隔０．３２±０．０１ｎｍは、バルクＧａＡｓの（１１１）面の間隔０．３２６ｎｍとよく一致している。目盛バーは１０ｎｍに対応する。図１７Ｃおよび１７Ｄは、それぞれ直径１０および６ｎｍのＧａＡｓ０．６Ｐ０．４の高分解能ＴＥＭ像を示す。（１１１）格子面（ワイヤ軸に垂直）は、３個のナノワイヤ全てではっきりと分解されている。図１７Ｃおよび１７Ｄの目盛バーは５ｎｍである。
【０２０２】
図１８Ａは、ＬＣＧで製造されたＣｄＳｅナノワイヤのＦＥ−ＳＥＭ像である。目盛バーは２μｍに対応する。図１８Ａの挿入図は、ワイヤ端部にナノクラスタ（暗い特徴）を示す個々のＣｄＳｅナノワイヤのＴＥＭ像である。ＥＤＸは、ナノクラスタが主にＡｕで構成されているステップを示す。目盛バーは５０ｎｍである。図１８Ｂは、直径１８ｎｍのＣｄＳｅナノワイヤの回折コントラストＴＥＭ像を示す。一様なコントラストは、ナノワイヤが単結晶であるステップを示す。図１８Ｂの挿入図は、ＥＤパターンであり、これは、＜００１＞晶帯軸に沿って記録されたウルツ鉱型構造に索引付けすることができる。ＥＤパターンの［１１０］方向は、ワイヤ軸に平行であり、したがって、成長が［１１０］方向に沿って起こるステップを示す。目盛バーは５０ｎｍである。図１８Ｃは、はっきりと分解された（１００）格子面を示す、直径約１３ｎｍのＣｄＳｅナノワイヤの高分解能ＴＥＭ像を示す。実験による格子間隔である０．３６±０．０１ｎｍは、バルク結晶における０．３７２ｎｍの間隔と一致している。ナノワイヤ軸に対して３０°方位（１００）格子面は、ＥＤで求められた［１１０］成長方向と一致する。目盛バーは５ｎｍに対応する。
【０２０３】
単結晶ＧａＮナノワイヤのレーザ支援触媒成長
単結晶ＧａＮナノワイヤは、レーザ支援触媒成長（ＬＣＧ）を使用してバルクの量で合成した。（ＧａＮ、Ｆｅ）合成ターゲットのレーザ融蝕で液体ナノクラスタを生成し、この液体ナノクラスタは、結晶ナノワイヤの成長を閉じ込めおよび方向付けする触媒サイトとして作用する。電解放出走査型電子顕微鏡は、生成物が、直径が１０ｎｍのオーダで長さが１μｍを大きく超えるワイヤ状構造から主に成るステップを示す。バルクナノワイヤ試料の粉末Ｘ線回折解析は、ＧａＮウルツ鉱型構造に索引付けすることができ、＞９５％の相純度を示す。個々のナノワイヤの透過電子顕微鏡、収束電子線回折、およびエネルギー分散Ｘ線蛍光解析は、それらのナノワイヤが［１００］成長方向を有するＧａＮ単結晶であるステップを示す。ＧａＮおよび他の技術的に重要な半導体室化物材料の単結晶ナノワイヤのバルクの量の合成は、さらに進んだ基本的な研究および応用に対する多くの機会を開くに違いない。
【０２０４】
ここで、単結晶ＧａＮナノワイヤのバルク合成について報告する。ＧａＮと触媒金属の合成ターゲットのレーザ融蝕で液体ナノクラスタを生成し、この液体ナノクラスタが結晶ナノワイヤの成長を閉じ込めかつ方向付けする反応サイトとして作用する。電解放出走査型電子顕微鏡（ＦＥ−ＳＥＭ）は、生成物がワイヤ状構造から主に成るステップを示す。バルクナノワイヤ試料の粉末Ｘ線回折解析は、ＧａＮウルツ鉱型構造に索引付けすることがき、＞９５％の相純度を示す。個々のナノワイヤの透過電子顕微鏡（ＴＥＭ）、収束電子線回折（ＣＢＥＤ）、およびエネルギー分散Ｘ線蛍光（ＥＤＸ）解析は、それらのナノワイヤが［１００］成長方向を有するＧａＮ単結晶であるステップを示す。
【０２０５】
ナノ構造ＧａＮ材料は、オプトエレクトロニクスに対するその重大な可能性のために、過去１０年にわたって幅広い関心を引いてきた。これらの研究は、確立された方法を使用して容易に合成することができるゼロ次元（０Ｄ）量子点および２次元（２Ｄ）量子井戸構造に主に集中していた。基本的および応用研究における唯一の機会を可能にできるかもしれない一次元（１Ｄ）ＧａＮナノワイヤの研究は、それの合成に関連した難しさのために制限されていた。具体的には、ＧａＮナノワイヤ成長についてたった１つのレポートがあるだけである。この仕事では、Ｇａ酸化物およびＮＨ３蒸気の存在する状態で、ＧａＮナノワイヤを生じるように、カーボンナノチューブが型板として使用された。我々は、レーザ支援触媒成長（ＬＣＧ）と呼ばれるＧａＮナノワイヤ成長のための予測可能な合成方法を利用した。この方法では、パルスレーザを使用して、所望の材料および触媒を含有する固体ターゲットを気化させ、さらに、高温で形成された結果として得られた液体ナノクラスタが、蒸気−液体−固体の成長機構によって結晶ナノワイヤの成長を方向付け、それの直径を画定する。この方法の重要な特徴は、１Ｄ成長を画定するために使用される触媒を、相図データおよび／または化学的反応性の知識から選ぶことができることである。溶液−液体−固体相成長と呼ばれる関係した方法は、Ｂｕｈｒｏおよび協力者によって、溶液中でいくつかのＩＩＩ−Ｖ材料のナノワイヤを製造するために使用されたが、室化物は作られなかった。
【０２０６】
ＧａＮの場合、ＬＣＧ（すなわち、触媒−Ｇａ−Ｎ）に関連した３元相図についての詳細な情報が利用できない。しかし、我々は、触媒を合理的に選ぶために成長プロセスの知識を使用することができる。具体的には、触媒は、ＧａＮと混和性の液相を形成するが、ナノワイヤ成長条件の下でより安定な固相を形成すべきでない。この指導原理は、ＧａとＮの両方を溶かし、かつＧａＮよりも安定な化合物を形成しないＦｅが、ＬＣＧによるＧａＮナノワイヤ成長の優れた触媒となるステップを暗示する。レーザ融蝕による触媒ナノクラスタの生成に続くナノワイヤ成長の全体的な展開を図１９に示す。
【０２０７】
重要なことには、ＧａＮ／Ｆｅターゲットを使用するＬＣＧで、高歩留りのナノメートル直径のワイヤ状構造が生成されるステップを、我々は発見した。ＬＣＧで生成された生成物の一般的なＦＥ−ＳＥＭ像（図２０Ａ）により、生成物は、直径が１０ｎｍのオーダで長さが１μｍを大きく超える１Ｄ構造、すなわち高アスペクト比のナノワイヤ、から主に成ることが示される。また、ＦＥ−ＳＥＭデータは、生成物が約９０％ナノワイヤであり、残りはナノ粒子であるステップを示す。また、我々は、ＰＸＲＤを使用してバルクナノワイヤ試料の全体的な結晶構造および相純度も評価した（図２０Ｂ）。ＰＸＲＤパターンの比較的鋭い回折ピーク全ては、ａ＝３．１８７およびｃ＝５．１７８Åの格子定数を有するウルツ鉱型構造に索引付けすることができる。これらの値は、バルクＧａＮの文献値ａ＝３．１８９、ｃ＝５．１８２Åとよく一致している。さらに、背景信号と実測されたピークの比較は、ＧａＮウルツ鉱型相は、我々の合成で生成された結晶材料の＞９５％であるステップを示している。
【０２０８】
ＬＣＧ実験装置は、前に報告したものに似ている。ＧａＮ／Ｆｅ（原子比（ＧａＮ）：Ｆｅ＝０．９５：０．０５）合成ターゲットは、炉の中心に石英チューブと一緒に位置付けした。実験システムは、３０ｍｔｏｒｒに排気し、次に、無水アンモニアガスを再充填した。圧力および流量をそれぞれおおよそ２５０ｔｏｒｒおよび８０ｓｃｃｍに維持しながら、炉の温度を３０℃／ｍｉｎで９００℃まで上げた。それから、パルスＮｄ−ＹＡＧレーザ（１０６４ｎｍ、８ｎｓパルス幅、繰返し１０Ｈｚ、平均パワー２．５Ｗ）を使用して、５分の一般的な融蝕継続時間でターゲットを融蝕した。融蝕後、炉をオフにし、室温まで冷却させた。それから、システムを排気し、薄黄色がかった粉末を石英チューブの内壁から集めた。生成物は、ＦＥ−ＳＥＭおよびＰＸＲＤの研究に直接使用した。生成物をエタノール中に浮遊させ、それからＴＥＭ、ＣＢＥＤおよびＥＤＸの測定のためにＴＥＭグリッドに移した。
【０２０９】
ＧａＮナノワイヤのモルフォロジ、構造および組成は、ＴＥＭ、ＣＢＥＤ、およびＥＤＸを使用してさらに詳細に特徴付けした。ＴＥＭ研究は、ナノワイヤは一様な直径の直線であり、一般に、一端のナノ粒子で終わっているステップを示す。図２０Ａは、１本のナノワイヤの代表的な回折コントラスト像を示す。ワイヤ軸に沿った一様なコントラストは、ナノワイヤが単結晶であるステップを示している。ナノワイヤ端に観察されたナノ粒子（暗い、高コントラストの特徴）は、液体ナノクラスタの結晶化に続いて期待されるように、ファセットを作る（図１９）。また、我々は、ＥＤＸを使用して、ナノワイヤおよび終端のナノ粒子の組成を扱った。ナノワイヤについて記録されたデータは、ＧａＮ標準とほぼ同じ比でＧａとＮだけを示し、一方で、ナノ粒子はＧａ、Ｎ、およびＦｅを含む。終端ナノ粒子にだけＦｅが存在することで（ＧａおよびＮと一緒に）、この合成におけるＦｅの触媒性が立証される。
【０２１０】
触媒の重要性をさらに探求するために、Ａｕ触媒を使用するＧａＮナノワイヤの成長を詳細に調査した。Ａｕは、ＩＩＩ−ＶおよびＩＩ−ＶＩ材料のいくつかのナノワイヤの成長用触媒として最近使用されており、そのように、ＧａＮナノワイヤの成長でも有効に機能すると考えられるかもしれない。しかし、Ａｕは、Ｎの溶解度が悪いので、効率よくＮを液体／固体成長界面に運ぶことができない。この分析と一致して、Ａｕ触媒を使用してＧａＮナノワイヤを得るステップはできなかった。このことは、触媒の重要な役割および触媒をどのようにして合理的に選ぶことができるかを強調するものであると信じる。
【０２１１】
最後に、我々は、ＣＢＥＤおよび高分解能ＴＥＭ（ＨＲＴＥＭ）を使用してＧａＮナノワイヤの構造の特徴をより詳細に調べた。ナノワイヤの一般的なＣＢＥＤパターン（挿入図、図２１Ａ）は、回折コントラスト像から推測される単結晶構造と一致した鋭い回折パターンを示す。このパターンに索引付けすると、［１００］方向がワイヤ軸に沿って並んでいることが実証される。さらに、図２１Ｂは、おおよそ直径１０ｎｍのＧａＮナノワイヤの格子分解ＨＲＴＥＭ像を示す。＜００１＞晶帯軸に沿って記録された像は、ナノワイヤの単結晶構造および［１００］、［０１０］および［−１１０］の方向に沿った格子面をはっきりと示している。この像によって、［１００］方向は、ワイヤ軸と平行に走っていることが実証され、したがって、ＧａＮナノワイヤの［１００］成長方向が確認される。
【０２１２】
終わりに、ＧａＮナノワイヤの合理的な合成を行うためにＬＣＧ法を利用した。高純度ＧａＮナノワイヤは、唯一の［１００］成長方向を有する単結晶として得た。触媒および成長条件の予測可能な選択に基づいているこの方法は、ＩｎＮ、（ＧａＩｎ）Ｎ合金および関連した室化物のナノワイヤの合成に容易に拡張することができると信じる。ＧａＮおよび他の技術的に重要な半導体室化物材料の単結晶ナノワイヤのバルクの量の合成は、さらに進んだ基本的な研究および応用のための多くの機会を開くものと期待される。
【０２１３】
図１９は、レーザ支援触媒成長によるＧａＮナノワイヤ成長を示す模式図である。
図２０Ａは、ＬＣＧで合成されたバルクＧａＮナノワイヤのＦＥ−ＳＥＭ（ＬＥＯ９８２）像を示す。目盛バーは１μｍに対応する。図２０Ｂは、バルクＧａＮナノワイヤについて記録されたＰＸＲＤ（Ｓｃｉｎｔａｇ、ＸＤＳ２０００）パターンを示す。ピークの上の数字は、ウルツ鉱型構造の（ｈｋｌ）値に対応する。
【０２１４】
図２１Ａは、より高い（より暗い）コントラスのファセットナノ粒子で終端するＧａＮナノワイヤの回折コントラストＴＥＭ（Ｐｈｉｌｉｐｓ、ＥＭ４２０）像を示す。図２１Ａの挿入図は、白い円で示された領域にわたって＜００１＞晶帯軸に沿って記録されたＣＢＥＤパターンを示す。白い目盛バーは５０ｎｍに対応する。図２１Ｂは、直径がおおよそ１０ｎｍの別のＧａＮナノワイヤのＨＲＴＥＭ（ＪＥＯＬ２０１０）像を示す。この像は、＜００１＞晶帯軸に沿って撮った。［１００］、［０１０］、および［−１１０］方向を、ワイヤ軸に平行な［１００］とともに示す。白い目盛バーは５ｎｍに対応する。
【０２１５】
インジウムリンナノワイヤ構成要素から組み立てられたナノスケールの電子デバイスおよび光電子デバイス
ナノワイヤ（ＮＷ）およびナノチューブ（ＮＴ）のようなＩ次元ナノ構造は、電荷キャリアおよびエキシトンの効率のよい輸送に理想的に適しており、したがって、ナノスケールエレクトロニクスおよびオプトエレクトロニクスの重要な構成要素になると期待される。カーボンＮＴでの電気輸送についての研究は、電界効果トランジスタ（ＦＥＴ）、単電子トランジスタ、整流接合および化学センサの創作をもたらした。これらの結果は、そのような材料から可能な刺激的な用途を示しているが、ただし、ＮＴ構成要素の使用は、半導体ＮＴまたは金属ＮＴの選択的な成長および／または組立が現在できないことで制限されている。経費のかかる製造ラインが必要でなくなる、能動デバイスおよびデバイスアレイのボトムアップ式組立、の構成要素としてナノスケール構造を使用することで、異なる構成要素の電子特性が規定されるだけでなく制御可能であることが必要になる。このために、ドーピングによって電気特性が制御された化合物半導体ＮＷ構成要素からの機能ナノスケールデバイスの合理的な組立を報告する。インジウムリン（ＩｎＰ）ＮＷは、制御されたｎ型およびｐ型ドーピングを使用して合成することができ、さらに、ナノスケールＦＥＴとして機能することができることが、ゲート依存輸送の測定で実証される。さらに、適切に規定されたｎ型およびｐ型材料を使用できることで、交差ＮＷアレイの形成によるｐｎ接合の製作が可能になった。輸送測定により、ナノスケールｐｎ接合が明確に規定された電流整流を示すことが明らかになる。重要なことには、順方向バイアスＩｎＰｐｎ接合は、量子閉じ込め発光を示し、この構造は、おそらく、今日まで作られた最小の発光ダイオードとなった。最後に、電界方向付け組立は、この新しいナノスケール構成要素で高集積機能デバイスを作ることができる１つの方策であることが示される。
【０２１６】
単結晶ＩｎＰＮＷは、前に説明したレーザ支援触媒成長（ＬＣＧ）で製造した。ｎ型およびｐ型ＩｎＰＮＷは、それぞれテルル（Ｔｅ）および亜鉛（Ｚｎ）をドーパントとして使用して製造し、ドーパントの添加なしで生成されたＮＷと同様に高品質であることが分かった。合成されたままのＺｎドープＩｎＰＮＷの電界放出走査型電子顕微鏡（ＦＥ−ＳＥＭ）像で（図２２Ａ）、このワイヤは、直径が１０ナノメートルのオーダで長さが数十マイクロメートルまで伸びることが実証される。高分解能透過電子顕微鏡（ＴＥＭ）像で（挿入図、図２２Ａ）、さらに、ドープされたＮＷは、＜１１１＞成長方向を有する単結晶であることが示される。一般に、ＮＷの１〜２ｎｍアモルファス被膜はＴＥＭ像で見ることができる。この薄い層は、合成後にＮＷが空気に曝されたときに形成された酸化物によると考えられる。エネルギー分散Ｘ線（ＥＤＸ）解析で求められた個々のＮＷの全体的な組成は、Ｉｎ：Ｐが１：１であることが分かり、したがって、ＮＷの化学量論的組成が立証された。しかし、ＥＤＸおよび他の元素分析方法は、個々のＮＷのドーピングレベルを決定するのに感度が不十分である。
【０２１７】
ＮＷ中のドーパントの存在および型を確認するために、個々のＮＷについてゲート依存２端子輸送測定を行った。この測定で、ＮＷコンダクタンスは、ｎ型およびｐ型ＮＷで、ゲート電圧（Ｖｇ）の変化に対して反対に応答する。具体的には、ｎ型ＮＷでは、Ｖｇ＞０は、電子の蓄積およびコンダクタンスの増加をもたらし、一方で、ｐ型ＮＷでは、同じに印加されたゲートは、正孔を枯渇させコンダクタンスを減少させる。図２２Ｂおよび２２Ｃおよび１００ｃは、それぞれ、個々のＴｅドープＮＷおよびＺｎドープＮＷから得られた一般的なゲート依存Ｉ−Ｖ曲線を示す。Ｉ−Ｖ曲線は、Ｖｇ＝０で、両方の型のＮＷについてほぼ直線であり、金属電極がＮＷに対してオーム性接触をなすことを示す。ＴｅドープＮＷについて記録された輸送データは（図２２Ｂ）、Ｖｇ＞０でコンダクタンスの増加を示し、一方で、Ｖｇ＜０でコンダクタンスは減少する。これらのデータは、ＴｅドープＩｎＰＮＷがｎ型であるステップをはっきりと示している。ＺｎドープＮＷについて記録されたゲート依存輸送データは、ｎ型ＴｅドープＩｎＰＮＷに比べて、Ｖｇの変化に対してコンダクタンスの逆の変化を示す。具体的には、Ｖｇ＞０で、コンダクタンスは減少し、Ｖｇ＜０で、コンダクタンスは増加する（図２２Ｃ）。これらの結果は、ＺｎドープＩｎＰＮＷがｐ型であるステップを実証している。
【０２１８】
我々の結果は、全く再現性がある。直径が２０ｎｍから１００ｎｍまで分布している２０以上の個々のＮＷについて行った測定で、各場合のゲート効果はＩｎＰＮＷ合成中に使用したドーパントと一致することが示される。さらに、コンダクタンスが測定できないほどに小さくなるように、ｎ型およびｐ型ＮＷの電子および正孔を完全に枯渇させるように、ゲート電圧を使用することができる。例えば、図２２ＢのＮＷのコンダクタンスは、導通（オン）状態から、Ｖｇが−２０Ｖ以下であるときの絶縁（オフ）状態に切り換えることができる。このように、ＦＥＴとして動作する。ＮＷのいくつかでは、コンダクタンス変化は４〜５桁程度に大きくできる。比較的大きな切り換え電圧は、我々の測定で使用した厚い（６００ｎｍ）酸化膜障壁に関係している。このゲート依存動作は、金属酸化膜半導体（ＭＯＳ）ＦＥＴおよび半導体ＮＴＦＥＴの最近の研究のそれに似ている。ＮＴに関して我々の仕事の重要な相違は、予測可能な半導体挙動をＮＷごとに達成することができることである。総合すると、これらの結果は、制御されたキャリアの型で単結晶ＩｎＰＮＷを合成することができるステップを例示している。これらのＮＷは、バルクの量で生成されるので、デバイスおよびデバイスアレイを組み立てるために容易に使用可能な材料である。
【０２１９】
適切に規定されたｎ型およびｐ型ＮＷ構成要素を有用性は、２以上のワイヤの間に接合を形成して複雑な機能デバイスを作る可能性を開く。この刺激的な可能性を探求するために、２本のｎ型ＮＷ、２本のｐ型ＮＷ、および１本のｎ型ＮＷと１本のｐ型ＮＷをそれぞれ交差させて形成されたｎ−ｎ、ｐ−ｐ、およびｐ−ｎ接合の輸送挙動を研究した。図２３Ａは、２９ｎｍおよび４０ｎｍのＮＷを使用して形成された代表的な交差ＮＷデバイスを示す。４つの腕は、以下の議論を簡単にするために、Ａ、Ｂ、Ｃ、Ｄとして示す。重要なことには、組立前に交差接合を作るために使用するＮＷの型を選ぶことができるので、研究された接合の型は、実験ごとに制御可能である。
【０２２０】
図２３Ｂおよび２３Ｃは、それぞれｎ−ｎおよびｐ−ｐ接合について記録された電流電圧（Ｉ−Ｖ）データを示す。両方の型の接合で、個々のＮＷ（ＡＣ、ＢＤ）について記録された輸送データは直線的またはほぼ直線的な挙動を示す（曲線８０、図２３Ｂおよび曲線８２、図２３Ｃ）。これらの結果は、実験で使用された金属電極がＮＷとオーム性またはほぼオーム性接触をなし、接合の両端間のＩ−Ｖ測定に対して非直線的に寄与しないことを示している。一般に、ｎ−ｎおよびｐ−ｐ接合の両端間で行われた輸送測定は、直線的またはほぼ直線的な挙動を示し、これによって、我々は、このようにして作られた接合について２つの常用な点を推測することができるようになる。第１に、個々のＮＷの間の界面酸化膜は重要なトンネル障壁を生成しない。というのは、そのような障壁は大きな非直線Ｉ−Ｖ挙動をもたらすからである。第２に、隣り合う腕の各組（ＡＢ、ＡＤ、ＣＢ、ＣＤ）を通して記録されたＩ−Ｖ曲線は、個々のＮＷ自体の電流レベルよりも小さい同様な電流レベルを示す。これらの結果は、接合が輸送挙動を支配しているステップを実証する。最後に、小さい接触面積（１０−１２〜１０−１０ｃｍ２）および接合製造の簡単な方法にもかかわらず、個々のＮＷは互いに適度に良好に電気的に接触するステップを、我々のデータは示している。
【０２２１】
個々のＮＷ間の良好な接触は、機能デバイスを作るようにこのＮＷを利用するための基礎を与える。例として、交差したｐ型およびｎ型ＮＷでｐ−ｎ接合を作った。この接合は、中間に乾燥を有する、ｎ型およびｐ型ＮＷの希薄溶液の順次堆積で、再現性よく作ることができる。図２３Ｄは、交差ＮＷｐ−ｎ接合の一般的なＩ−Ｖ挙動を示す。個々のｎ型およびｐ型ＮＷ部品の直線的なＩ−Ｖは（曲線８４および８６）、ＮＷと金属電極の間のオーム性接触を示している。ｐ−ｎ接合両端間の輸送挙動（曲線８８）は、はっきりした電流整流を示している。すなわち、逆方向バイアスでほとんど電流が流れず、一方で、順方向バイアスに鋭い電流の始まりがある。重要なことには、この挙動は、多くの重要な電子および光電子デバイスの基礎をなすバルク半導体ｐ−ｎ接合に似ている。標準的なｐ−ｎ接合では、整流は、ｐ型とｎ型の材料間の界面に形成された電位障壁から生じる。接合が順方向にバイアスされたとき（ｐ側が正にバイアスされる）、障壁は減少し、比較的大きな電流が接合を通って流れることができる。他方で、逆方向バイアスでは、障壁がさらに大きくなるので、ほんの小さい電流が流れることができるだけである。
【０２２２】
観察された整流がｐ型とｎ型のＩｎＰＮＷ間の交差点に形成されたｐ−ｎ接合によると確信するいくつかの理由がある。第１に、接合を作るために使用した個々のｐ型およびｎ型ＮＷの直線的またはほぼ直線的なＩ−Ｖ挙動は、ＮＷと金属電極の間にオーム性接触が作られたことを示している。このことで、金属半導体ショットキーダイオードで整流が生じる可能性が除かれる。第２に、隣り合う電極の全ての組（ＡＢ、ＡＤ、ＣＤ、ＣＤ）を通して求められた接合のＩ−Ｖ挙動が同様な整流効果および電流レベルを示し（図２３Ｄの曲線８８）、この電流レベルが個々のＮＷを通過する電流レベルよりも非常に小さい。これらの結果は、接合がＩ−Ｖ挙動を支配しているステップを実証している。第３に、２つの隣り合う電極（例えば、Ａ−Ｂ）を通して電流を流し、一方で、２つの独立した電極（例えば、Ｃ−Ｄ）の両端間で接合電圧降下を測定する４端子測定で、同じ電流レベルでの２端子測定に比べてほんの僅かに小さい電圧降下（０．１〜０．２Ｖ）を持った同様なＩ−Ｖおよび整流が示される。最後に、１０個の独立したｐ−ｎ接合について行った測定が、Ｉ−Ｖデータで同様な整流を示した。すなわち、ｐ型ＮＷが正にバイアスされたとき、ｐ−ｎ接合を通して大きな電流が流れるだけである。
【０２２３】
上記のデータは、今やナノスケールｐ−ｎ接合を合理的に作ることができるステップを明白に示している。ＩｎＰのような直接バンドギャップ半導体では、ｐ−ｎ接合は、発光ダイオード（ＬＥＤ）およびレーザなどの重要なオプトエレクトロニクスデバイスの基礎を形成する。我々のナノスケールデバイスが同様に動作するかどうかを評価するために、交差ＮＷｐ−ｎ接合からのフォトルミネセンス（ＰＬ）およびエレクトロルミネセンス（ＥＬ）を研究した。重要なことには、ＥＬは、順方向バイアスのナノスケール接合から容易に観察することができる。図２４Ａは、順方向バイアス時の一般的なｐ−ｎ接合から撮ったＥＬ像を示し、挿入図は交差ＮＷ接合のＰＬ像を示す。ＰＬ像は２本の細長いワイヤ状構造をはっきり示し、ＥＬ像は、光が点状ソースから来ているステップを示している。ＥＬ像とＰＬ像の比較で、ＥＬ最大の位置がＰＬ像の交点に対応することが示されて、光は実際ＮＷｐ−ｎ接合から出て来るステップを実証している。
【０２２４】
接合のＩ−Ｖ特性は（挿入図、図２４Ｂ）、〜１．５ボルトに鋭い電流の始まりを有する明確な整流を示す。接合のＥＬ強度対電圧の曲線は、１．７ボルト程度の低い電圧で相当な光が我々のシステムで検出されるステップを示している。ＥＬ強度はバイアス電圧とともに急激に増し、Ｉ−Ｖ挙動に似ている。ＥＬスペクトラム（図２４Ｃ）は、約８２０ｎｍで最大強度を示し、これは、ＩｎＰのバルクのバンドギャップ（９２５ｎｍ）に対してかなり青シフトしている。青シフトは、部分的にはエキシトンの量子閉じ込めによるが、ただし、他の要素も一因になるかもしれない。量子閉じ込めの重要性は、より小さい（およびより大きな）ＮＷで組み立てられたｐ−ｎ接合から記録されたＥＬ結果にはっきりと見ることができる（図２４Ｄ）。この結果はより大きな（より小さい）青シフトを示している。このナノＬＥＤにおいて大きさを用いて色を合わせることができるステップは、将来特に有用であるかもしれない。これらの初期デバイスの量子効率（電子から光子へ）は、比較的低く、〜０．００１％である。このことは、最適化に対してほとんど注意を払っていないので、驚くには当たらない。この効率は、初期のＩｎＰＬＥＤの効率（〜０．００２％）と実際に同等である。低い量子効率は、表面状態を介した非発光再結合によると考え、この劣化プロセスは表面パッシベーションで減少させることができると信じる。
【０２２５】
ＧａＮは直接広バンドギャップ半導体材料であり、室温で短波長（ＵＶおよび青）領域で発光する。青ＬＥＤは発光体として重要であり、強力で、エネルギー効率がよく、かつ信頼性のある光源が必要とされている。また、青は、３原色（赤、緑、青）の１つなので、フルカラーＬＥＤディスプレイおよびＬＥＤ白色ランプの製造を可能にするためにも重要である。
【０２２６】
ここで、最初に作られた青／ＵＶナノＬＥＤ（１０ｎｍのオーダの発光領域）について報告する。このナノＬＥＤは、Ｐ型ＳｉとＮ型（故意にドーピングしない）ＧａＮナノワイヤを用いて組み立てた。以前に報告した近ＩＲ領域で発光するナノＬＥＤとともに、フルカラーのスペクトラムを範囲に含むかもしれない様々な材料でＬＥＤを作る大きな可能性を示す。
【０２２７】
図２５Ａは、Ｐ型ＳｉとＮ型ＧａＮの２つの交差ナノ接合から撮ったＥＬ像を示す。ｐ−Ｓｉはボロンをドープした。図２５Ｂは、様々なゲート電圧に対する電流対電圧を示す。ナノ接合は、異なるゲート電圧で良好な整流を示す。図２５Ｃに示すＥＬスペクトラムは、発光が約３８０ｎｍと４７０ｎｍであること示している。ｎ−ＩｎＰとｐ−Ｓｉのナノ接合は良好な整流を有する。
【０２２８】
高集積度のＮＷをベースにしたデバイスを作るには、これらの構成要素を適切に規定されたアレイに並べかつ組み立てる方法が最終的に必要とされる。この次の段階の開発の実行可能性を実証するために、集積化のための２つの基本的な形態である平行アレイおよび交差アレイに、個々のＮＷを並べかつ位置付けするために電界（Ｅフィールド）を使用した。電界方向付け組立は、電極の間にＮＷの溶液を置き（図２６Ａ）、それから５０〜１００Ｖのバイアスを加えることで行った。この方法の可能性は、平行電極間にクロロベンゼン浮遊ＮＷを配列する場合で容易に理解することができる（図２６Ｂ）。ＦＥ−ＳＥＭ像は、ＮＷのほとんど全てが平行電極に対して垂直に電界方向に沿って並んでいるステップを示す。また、個々のＮＷを特定の位置に位置付けするために、電極アレイも使用した。例えば、アレイの電極間のＮＷの電界組立（図２６Ｃ）で、個々のＮＷは、正反対の電極の組に架橋して平行なアレイを形成するように位置付けされることが実証される。さらに、電界方向を変えることで、交差ＮＷ接合を作るように層ごとのやり方で配列を行うことができる（図２６Ｄ）。電界組立が、高い方向および空間制御で個々のＮＷを合理的に堆積する方策であるステップを、これらのデータは明らかに示している。この電界組立方法および／または他の組立方法と共に、我々のＮＷ構成要素を使用して、高集積機能デバイスは容易に入手できると信じる。
【０２２９】
全体として把握すると、この文書に表された結果は、ナノスケールエレクトロニクスデバイスおよびナノスケールオプトエレクトロニクスデバイスのボトムアップ式組立を行うための合理的な方法を提供する。数百万ドルの製造ライン無しに、能動デバイスを組み立てるという我々の実証された能力は、この分野にとって非常に重要なものであり、中期および長期の進歩のための適切なオーガーであると信じる。現在使用可能な広い範囲のＮＷ材料および電子特性を制御する明確に規定された能力によって、可視および近赤外の全範囲を含むナノスケールＬＥＤが可能になると信じる（例えば、青色用のＧａＮＮＷ）。そのようなナノスケール光源は、新しい型の高平行光センサを作る際に、およびナノエレクトロニクスにおける光相互接続のために有用であるかもしれない。さらに、ドープされたＮＷの構成要素の組立は、多くの他の型の電子デバイスおよび、ことによるとレーザさえも作る大きな可能性を持っている。
【０２３０】
ＩｎＰＮＷは、ＬＣＧを使用して合成した。ＬＣＧターゲットは、一般に、９４％（原子比）ＩｎＰ、触媒としての５％Ａｕ、およびドーピング元素としての１％のＴｅまたはＺｎで構成されていた。炉の温度（中央）は、成長中８００℃に設定し、ターゲットは、炉の中央ではなくて上流端に配置した。パルス（８ｎｓ、１０Ｈｚ）Ｎｄ−ＹＡＧレーザ（１０６４ｎｍ）を使用してターゲットを気化した。一般に、成長は１０分間行い、ＮＷは炉の下流の低温端部に集めた。
【０２３１】
個々のＮＷについての輸送測定は、出版物に記載されている手順を使用して行った。簡単に言うと、ＮＷを最初にエタノール中に分散し、それから、酸化シリコン基板（酸化膜６００ｎｍ、抵抗率１〜１０Ω・ｃｍ）の上に堆積させ、導電性シリコンをバックゲートとして使用した。ＮＷへの電気コンタクトは、電子ビームリソグラフィ（ＪＥＯＬ６４００）を使用して画定した。Ｎｉ／Ｉｎ／Ａｕコンタクト電極を熱気化させた。電気輸送測定は、雑音＜１ｐＡの自家製システムを使用してコンピュータ制御の下で行った。
【０２３２】
ｎ−ｎおよびｐ−ｐ接合は、無作為の堆積で得た。最初に、比較的高い濃度を使用して酸化シリコン基板にＮＷを堆積し、交差ＮＷの位置を決定し、それから、電子ビームリソグラフィを使用して交差の４つの腕全てに電極を画定した。Ｎｉ／Ｉｎ／Ａｕ電極を使用してＮＷへのコンタクトを作った。
【０２３３】
ｐ−ｎ接合は層ごとの堆積で得た。最初に、ＮＷの一方の型（例えば、ｎ型）の希釈液を基板上に堆積させ、個々のＮＷの位置を記録した。第２のステップで、ＮＷの他方の型（例えば、ｐ型）の希釈液を堆積させ、交差したｎ型およびｐ型ＮＷの位置を記録した。それから、金属電極を画定し、輸送挙動を測定した。
【０２３４】
ＥＬは、自家製のマイクロルミネセンス測定器で調べた。フォトルミネセンスまたは散乱光（５１４ｎｍ、Ａｒイオンレーザ）を使用して、接合の位置を突き止めた。接合の位置を突き止めたとき、励起レーザを切り、それから、接合を順バイアスした。液体窒素冷却ＣＣＤカメラを用いてＥＬ像を撮り、ＥＬスペクトルは、３００ｍｍ分光計の１５０本／ｍｍの回折格子でＥＬを分散させて得た。
【０２３５】
図２２Ａ〜２２Ｃは、ＩｎＰＮＷのドーピングおよび電気輸送を示す。図２２Ａは、ＺｎドープＩｎＰのＮＷの一般的なＦＥ−ＳＥＭ像を示す。目盛バーは１０μｍであり、挿入図は１本の直径２６ｎｍのＮＷの格子分解ＴＥＭ像を示す。（１１１）格子面が、ワイヤ軸に対して垂直に見える。目盛バーは１０ｎｍである。図２２Ｂおよび２２Ｃは、それぞれＴｅドープＮＷおよびＺｎドープＮＷのゲート依存Ｉ−Ｖ挙動を示す。図２２Ｂおよび２２Ｃの挿入図は、２端子Ｎｉ／Ｉｎ／Ａｕコンタクト電極のついた、測定されたＮＷを示す。目盛バーは１μｍに対応する。図２２ＢのＮＷの直径は４７ｎｍであり、一方で、図２２Ｃのそれは４５ｎｍである。測定で使用した特定のゲート電圧は、対応するＩ−Ｖ曲線の図の右手側に示した。データは、室温で記録した。
【０２３６】
図２３Ａ〜２３Ｄは、交差ＮＷ接合および電気特性を示す。図２３Ａは、Ｎｉ／Ｉｎ／Ａｕコンタクト電極を有する一般的な交差ＮＷデバイスのＦＥ−ＳＥＭ像を示す。目盛バーは２μｍに対応する。ＮＷの直径は２９ｎｍ（Ａ〜Ｃ）および４０ｎｍ（Ｂ〜Ｄ）である。デバイスを作るために使用したＮＷの直径は２０〜７５ｎｍの範囲である。図２３Ｂ〜２３Ｄは、それぞれｎ−ｎ、ｐ−ｐおよびｐ−ｎ接合のＩ−Ｖ挙動を示す。曲線８０および８２は、それぞれ、接合のｎ−ＮＷおよびｐ−ＮＷ個々のＩ−Ｖ挙動に対応する。曲線８８は、接合の両端間のＩ−Ｖ挙動を表す。図２３Ｄのｐ型ＮＷおよびｎ型ＮＷについて記録された電流は、よりよく見えるようにするために、１０で割ってある。実線は、１組の隣り合う腕の間の輸送挙動を表し、破線は、隣り合う腕の他の３組の輸送挙動を表す。データは、室温で記録した。
【０２３７】
図２４Ａ〜２４Ｄは、ＮＷｐ−ｎ接合の光電気特性を示す。図２４Ａは、２．５Ｖで順方向バイアスされたＮＷｐ−ｎ接合から放出される光のＥＬ像を示す。図２４Ａの挿入図は、接合のＰＬ像を示す。両方の目盛バーは５μｍに対応する。図２４Ｂは、ＥＬ強度対電圧を示す。図２４Ｂの挿入図はＩ−Ｖ特性を示し、挿入図中の挿入図は接合自体のＦＥ−ＳＥＭ像を示す。目盛バーは５μｍに対応する。この接合を形成するｎ型およびｐ型ＮＷは、それぞれ６５および６８ｎｍの直径を有する。図２４Ｃは、図２４Ａに示す接合のＥＬスペクトルを示す。スペクトルは８２０ｎｍでピークになる。図２４Ｄは、第２の順方向バイアスされた交差ＮＷｐ−ｎ接合から記録されたＥＬスペクトルを示す。ＥＬ最大は、６８０ｎｍで起こる。図２４Ｄの挿入図は、ＥＬ像を示し、ＥＬが接合領域から発生しているステップを実証している。目盛バーは５μｍである。この接合を形成するｎ型およびｐ型ＮＷは、それぞれ３９および４９ｎｍの直径を有する。
【０２３８】
図２６Ａ〜２６Ｄは、電界を使用したＮＷの平行組立および直交組立を示す。図２６Ａは、電界配列の模式図である。一滴のＮＷ溶液を基板（青）に堆積した後で、電極（オレンジ）は５０〜１００Ｖでバイアスされる。図２６Ｂは、２個の平行電極の間に並べられたＮＷの平行アレイを示す。ＮＷはクロロベンゼン中に浮遊し、１００Ｖの印加バイアスを使用して並べられる。図２６Ｃは、８０Ｖのバイアスを使用する電界組立の後で得られた、ＮＷの空間位置付け平行アレイを示す。図２６Ｃ中の上の挿入図は、１５組の平行電極を示し、個々のＮＷが各正反対の電極の組に架橋している。図２６Ｄは、２つの組立ステップで直交方向に加えられた電界を用いた層ごとの配列を使用して得られた交差ＮＷ接合を示す。両ステップにおける印加バイアスは８０Ｖであった。図２６Ｂ〜２６Ｄの目盛バーは１０μｍに対応する。
【０２３９】
シリコンナノワイヤからのナノスケール電子デバイスのボトムアップ組立
適切に制御されたドーパントの型およびレベルを有するｐ型およびｎ型シリコンナノワイヤ（ＳｉＮＷ）から、合理的なボトムアップ組立で、４つの型の重要なナノデバイスを作った。これら全てのデバイスで、個々のｐ型およびｎ型ＳｉＮＷについての電気輸送測定で、ＳｉＮＷとリード線の間のオーム性またはほとんどオーム性の接触が暗示された。重要なことには、交差ｐ型およびｎ型ＳｉＮＷで構成されるｐｎ接合両端間の４探針測定で、ｐｎダイオード挙動に予想されるような電流整流挙動が示された。バイポーラトランジスタを作るために、ｎ＋ｐｎ交差接合も組み立てた。このトランジスタで、０．９４／１６程度の大きな共通ベース／エミッタ電流利得が得られた。
【０２４０】
交差低濃度ドープｐｎ接合で作られた相補型インバータは、０．１３の利得を伴って入力電圧に対して逆の明確な出力電圧を示した。高濃度ドープＳｉＮＷｐｎ交差の形のトンネルダイオードは、順方向バイアスで負の微分抵抗（ＮＤＲ）挙動を示し、５：１の山対谷の比（ＰＶＲ）であった。
【０２４１】
最近、従来の電子機器回路の小型化が強力に推し進められている。しかし、リソグラフィ方法の基本的な限界によって、現在の技術は極端なナノエレクトロニクスの型に到達することができない。集積デバイスのボトムアップ組立用の構成要素としてナノスケール構造を使用することで、この場合には個々の要素の製造および組立の両方が安くなると思われるので、マイクロエレクトロニクスでうまくいくとわかった概念をそのまま維持しながら、製造ラインの経費を大幅に削減することができる。ナノワイヤ（ＮＷ）およびナノチューブ（ＮＴ）のような一次元構造は、ナノエレクトロニクスの重要な構成要素として理想的な候補である。これらの構成要素を用いて機能ナノデバイスおよびデバイスアレイをどのように構築するかが、ナノ科学技術にとって基本的なことである。ＮＴは、電界効果トランジスタ、単電子トランジスタとして試験されている。ＮＴ−ＮＷ異種接合、ＮＴ分子内接合および交差接合も実証されている。しかし、合理的な組立でＮＴを使用するステップは、個々のチューブ特性の予測不可能なことで制限されている。というのは、金属ＮＴおよび半導体ＮＴの特定の成長が制御不可能であり、さらに半導体ＮＴの制御されたドーピングが困難なためである。
【０２４２】
前に、単結晶半導体ＳｉＮＷの制御されたドーピングを実証した。その場合、ドーパントの型（ｐ型およびｎ型）および相対的なドーピング濃度（低濃度から縮退まで）は適切に制御された。したがって、特性が予測可能で制御可能なこのＳｉＮＷは、能動デバイスおよびデバイスアレイのボトムアップ組立用の重要な構成要素となる。化学的組立の方向付けされた組立によって、例えば、半導体への特定のペプチド結合、ＤＮＡベースの整合相互作用、および／または配位子／受容体相互作用によって、高密度ＳｉＮＷデバイスアレイを形成することが可能である。使用可能な集積デバイスを実現するために、ボトムアップで組み立てられた個々の能動デバイスの電気的特性を理解することが必須前提条件である。ここで、２０から５０ｎｍまでの直径を有するこれらのＳｉＮＷからの機能ナノデバイスの合理的な組立およびデバイスの電気的特性について報告する。これに加えて、ドーパントの型およびドーピングレベルを制御することによって、多数の種類の電子デバイスを製造する能力が得られるステップを実証する。様々なｐ型およびｎ型ドーピングレベルのＳｉＮＷを制御可能に組み合わせることで、ｐｎダイオード、バイポーラトランジスタ、相補型インバータおよびトンネルダイオーダを含んだ４種類の重要な機能構造を作った。ナノスケールｐｎ接合は、交差ＳｉＮＷの形で作った。これらのｐｎ接合についての電気輸送測定は、半導体物理で予測できる電流整流を示した。ｎ＋ｐｎ交差ＳｉＮＷ接合を組み立てる能力をバイポーラトランジスタに活用し、このバイポーラトランジスタは０．９４／１６程度の大きな共通ベース／エミッタ電流利得を持つことが実証された。低濃度ドープｐｎ交差で作られたインバータは、０．１３の電圧利得で入力電圧に対して逆の出力電圧をはっきりと示した。さらに、高濃度ドープｐｎ交差で作られたトンネルダイオードの結果は、順方向バイアスで、５：１のＰＶＲを有するＮＤＲ挙動を示した。ｐ型およびｎ型ＳｉＮＷは、ＳｉＮＷのレーザ支援触媒成長中にドーピング源として、それぞれジボランおよびリンを使用して合成した。６００ｎｍの熱酸化膜を有するドープされたシリコン基板上のＳｉＮＷと接触する金属リード線は、電子ビームリソグラフィで画定した。ｐｎ、ｐｐ、およびｎｎ接合は、１本のｐ型と１本のｎ型のＳｉＮＷ、２本のｐ型と２本のｎ型のＳｉＮＷをそれぞれ交差させて形成した。接合の種類は、特定の接合を作るために使用するＳｉＮＷの型を選ぶことで制御した。交差接合の一般的な電界放出型走査電子顕微鏡（ＦＥ−ＳＥＭ）像を図２７Ａに示す。ここで、議論の便宜上、４本のコンタクトリード線を１、２、３、４として示す。図２７Ｂは、それぞれ２０．３ｎｍおよび２２．５ｎｍという小さい直径のｐ型およびｎ型ＳｉＮＷを用いたｐｎ交差接合についての電流対電圧（Ｉ−Ｖ）のデータを示す。接合両端間の４端子測定は、２本の隣り合うリード線の間に電流を流し（例えば、リード線１−２、またはリード線１−４、正の電流方向はｐ型からｎ型ＳｉＮＷへである）、他の２本のリード線の間（例えば、リード線３−４、またはリード線３−２）の電圧降下を測定することで行った。接合の両端間のＩ−Ｖ曲線（図２７Ｂの曲線１３０）は、逆方向バイアスでは（我々の設定で負バイアス）ほとんど電流を示さず、順方向バイアスでは（正のバイアス）非常に鋭い電流の始まりを示す。対照的に、単一ｐ型ＳｉＮＷ（リード線１−３の間）および単一ｎ型ＳｉＮＷ（リード線２−４の間）は直線的なＩ−Ｖ挙動を示す（それぞれ、図２７Ｂの１１０および１２０）。このことは、ＳｉＮＷとリード線の間のオーム性（整流でない）接触を暗示している。したがって、この整流挙動は、接合自体によって引き起こされているに違いない。この挙動は、ｐｎ接合のダイオードのエネルギーバンド図で説明することができる。ｐ型ＳｉＮＷとｎ型ＳｉＮＷが互いに接触するとき、内部拡散電位が接合界面に生じる。電子は、接合界面に生じる広い空間電荷領域を通り抜けることができないが、熱励起で運ばれる。順方向バイアスで、内部拡散電位障壁は減少するので、大量の電流が流れることができる（図２７Ｅ）。一方で、逆方向バイアスで、障壁は増すので、電流レベルは低い（図２７Ｆ）。
【０２４３】
ｐ型およびｎ型ＳｉＮＷは、別々にアセトン中に分散させた。ｐｎ接合は、順次堆積によって得た。一方の型のＳｉＮＷ（例えば、ｎ型）の溶液を最初に基板上に堆積させ、ＳｉＮＷの位置を位置合わせマークに対して記録した。第２に、他方の型のＳｉＮＷ（例えば、ｐ型）の溶液を堆積させ、交差ｐｎ接合の位置を記録した。ｐｐまたはｎｎ接合は、一方の型のＳｉＮＷだけ、ｐ型またはｎ型、を堆積させることで得た。そのとき、接合位置を記録した。
【０２４４】
整流挙動が、接合界面の何か他の非対称なトンネル障壁ではなくて、ｐｎダイオード挙動であると信じる理由は、次の通りである。（ａ）ＳｉＮＷの真性酸化膜層は、電子がこの酸化膜層を容易に通り抜けることができる程度に十分薄く、さらに、接合のｐ型ワイヤとｎ型ワイヤの間に合理的な強い結合が依然として存在し、したがって、内部拡散電位障壁が生じ得ること。このことは、ｐｐおよびｎｎ接合についての輸送測定で立証される。ｐｐ接合（図２７Ｃの曲線１１０）およびｎｎ接合（図２７Ｄの曲線１２０）における単一ワイヤ（リード線１−３、２−４）は直線的またはほぼ直線的なＩ−Ｖ挙動を示し、良好な接触を暗示している。ｐｐ接合（図２７Ｃの曲線１３０）およびｎｎ接合（図２７Ｄの曲線１３０）についての２端子測定（リード線１−２、１−４、２−３、または３−４の間）は、直線的またはほぼ直線的なＩ−Ｖを示す。接合両端間の２端子測定抵抗を単一ＳｉＮＷ抵抗と比べると、接合抵抗の大きさはワイヤ抵抗とほぼ同じであり、酸化膜が重要な電子トンネル障壁をもたらさないことを暗示していることが分かる。（ｂ）２０個の独立したｐｎ接合についての測定は、一貫性のある正しい整流挙動を示した。
【０２４５】
大部分の半導体デバイスの基本ユニットとして、ｐｎ接合は、整流、増幅、スイッチングの回路および多くの他の電子回路機能に必要な特性を実現している。ＳｉＮＷ交差でｐｎ接合を作ることにおける成功は、我々に、他の重要な機能デバイスを作る可能性を与える。受動デバイス、ｐｎダイオードだけでなく、能動デバイスも作ることができるステップを実証するために、電流利得の能力のあるバイポーラトランジスタを組み立てた。バイポーラトランジスタは、ｎ＋ｐｎ（図２８Ａの左側）またはｐ＋ｎｐ接合デバイスであり、エミッタに高いドーピングレベルを、ベースおよびコレクタに低いドーピングレベルを必要とする。ＳｉＮＷのドーピングでの適切な制御で、この複雑なデバイスを作ることができるようになる。ｎ＋ｐｎバイポーラトランジスタは、２本のｎ型ＳｉＮＷ（一方は高濃度にドープされ、他方は低濃度にドープされている）を１本の低濃度ドープｐ型ワイヤに対して機械的に操作することで組み立て、共通ベース構成で動作させた（図２８Ａ、右側）。図２８Ｂは、バイポーラトランジスタの一般的なＳＥＭ像である。トランジスタ中のＳｉＮＷおよび接合は、最初に個々に特徴付けした。３本の個々のＳｉＮＷのＩ−Ｖ曲線は直線的であり、２個の個々の接合は正しい整流挙動を示す。それから、バイポーラトランジスタ測定を行うために、ｎ＋型ＳｉＮＷをエミッタとして、一方でｎ型ＳｉＮＷをコレクタとして使用した。エミッタベース（Ｅ−Ｂ）は常に順方向バイアスしてベース領域に電子を注入した。コレクタベース（Ｃ−Ｂ）電圧がゼロよりも大きいとき、トランジスタは能動モードで動作する。この場合には、Ｃ−Ｂ接合は逆方向にバイアスされ、非常に小さい漏れ電流だけが接合を横切って流れる。しかし、エミッタから注入された電子は、ベースを通り抜けて拡散して、Ｃ−Ｂ接合空間電荷領域に達し、コレクタによって集められる。実際のコレクタ電流は、エミッタから注入された電子だけに依存し、したがってＥ−Ｂ電圧だけに依存する。このことは、図２８Ｃの型ＩＩにはっきり見ることができる。ここでは、コレクタ電流は順方向Ｅ−Ｂ電圧とともに大きくなるが、Ｃ−Ｂ電圧に対してはゆっくりと変化する。このことは、Ｅａｒｌｙ効果および逆バイアスとともにゆっくりと増加する漏れ電流の存在に起因する。このことは、トランジスタ動作を実証している。すなわち、逆バイアスコレクタ接合の大きな電流の流れは、近くのエミッタ接合から注入されたキャリアに起因する。（Ｃ−Ｂ）電圧がゼロより下であるとき、バイポーラトランジスタは飽和モードで動作し（図２８Ｃ、型Ｉ）、ここでは、Ｅ−Ｂ接合およびＣ−Ｂ接合の両方が順方向バイアスされている。エミッタ注入によるコレクタ電流は、順方向バイアスＣ−Ｂ電流で補償される。そのようにして、コレクタ電流は順方向Ｃ−Ｂ電圧とともに小さくなる。Ｅ−Ｂの順方向バイアスが高いほど、電流をゼロに補償するのに必要とされるＣ−Ｂの順方向バイアスも高くなる（図２８Ｃ，曲線１から４）。
【０２４６】
ｎ＋ｐｎバイポーラトランジスタは、堆積と機械的な操作で製造した。最初に、ｐ型ＳｉＮＷを溶液から基板上に堆積した。第２のステップで、ｎ＋型およびｎ型ＳｉＮＷを鋭いＳＴＭの先端部に付け、光学顕微鏡の下でｐ型ＳｉＮＷの上に放した。
【０２４７】
能動モードのバイポーラトランジスタの共通ベース電流利得は、０．９４という大きなものであり（図２８Ｄ）、共通エミッタ電流利得は１６である。この大きな電流利得から、３つの重要な点が暗示される。すなわち、（ａ）ベースよりも高いエミッタのドーピング濃度の結果として、エミッタからベースへの電子注入の効率が非常に高い。（ｂ）ベース領域は広いが（１５μｍ）、エミッタとコレクタの間に能動的な相互作用が依然として存在している。エミッタから注入された電子の大部分は、ベースを通り抜けてコレクタに到達することができ、このことは、ベース中の電子の移動度が非常に高いことを暗示している。（ｃ）ベースとコレクタの間の空間電荷領域は電子を集めてコレクタに一掃する高い効率を持ち、界面の酸化物障壁が大きく寄与していないことを暗示している。このことによって、単一ｐｎ接合についての我々の解析がさらに立証される。例えばベース幅を減らすことで、バイポーラトランジスタを改良して、一般的な共通ベース電流利得が０．９９よりも大きな市販のバイポーラトランジスタの性能に近づけることができる。
【０２４８】
これらのボトムアップ構成要素の論理回路への応用を利用し、かつＳｉＮＷのドーピングの制御が可能にする能力をさらに実証するために、低濃度ｐ型ドープＳｉＮＷと低濃度ｎ型ドープＳｉＮＷの交差の形で、相補型インバータを作る。交差ＳｉＮＷインバータ構造の図を図２９Ａ（下部）に示す。一方で、半導体物理におけるインバータの図を図２９Ａ（上部）に示す。インバータの低濃度ドープｐ型およびｎ型ＳｉＮＷは、非常に大きなゲート効果を示し、図２９Ｂの挿入図にｐ型ＳｉＮＷについて示すように、完全に空乏にすることができる。図２９Ｂに見られるように、正（負）の入力電圧に対して、出力電圧は負（ゼロ）であり、これは一般的なインバータの挙動である。この挙動は、このように説明することができる。すなわち、負（正）入力によるｎ型（ｐ型）ワイヤの空乏で、出力は接地（バイアス）に等しくなる。電圧利得は０．１３、電圧反転の傾斜、と計算される。この利得は、１よりも大きな市販のインバータの利得よりも小さいが、ＳｉＮＷのゲート応答を小さくしている６００ｎｍの代わりに、もっと薄い酸化膜層を使用することで、また、より低濃度ドープＳｉＮＷを使用することで改良することができる。このより低濃度ドープＳｉＮＷは、それとのオーム性接触を作るために、およびさらに研究するためにいっそうの努力を必要とする。
【０２４９】
２本の交差低濃度ドープｐ型およびｎ型ＳｉＮＷはインバータを作るが、２本の交差縮退ドープｐ＋型およびｎ＋型ＳｉＮＷはトンネルダイオードを形成することができる。ｐｎ接合とは違って、トンネルダイオードは整流挙動を示さないが、順方向バイアスで、図２９Ｃに示す５：１のＰＶＲを有するＮＤＲ挙動を示す。この違いは、江崎ダイオード機構で説明することができる。ｐ＋型およびｎ＋型が互いに接触するとき、内部拡散電位が生じるが、空間電荷領域幅は十分に薄くて電子トンネリングが可能になる。電子は、逆方向バイアス（図２９Ｄ，左側）および低い順方向バイアス（図２９Ｄ、中央）の下で、この薄い空間電荷領域を通り抜けることができ、電流が流れるようにする。ある点を越えると、順方向バイアスのさらなる増加によって、ｎ側の伝導バンドがｐ側のバンドギャップに入り込むことになり（図２９Ｄ、右側）、これによって、電子トンネリングが抑制され、電流が減少する。順方向バイアスがさらに増加すると、内部拡散電位障壁が減少し、これによって、熱励起機構が伝導を支配することができるようになり、電流は大きくなる。
【０２５０】
ここで説明した結果は、ドーパントの型とドーピングレベルの両方の制御を用いた、ドープされたＳｉＮＷから多種類のナノスケール電子デバイスをボトムアップ組立するステップを実証している。個々のデバイスは、従来製造されたデバイスと同様な予測可能な挙動を示す。これらの機能ナノデバイスの大量生産および高集積化は、電界と溶液流による配列で支援された化学的な組立で実現することができる。このことは、高価な製造ラインを回避しながら、ナノエレクトロニクスおける刺激的な実際の応用をもたらす。さらに、光信号とともに、ｐｎダイオード交差品はフォトダイオードおよびｐｎ太陽電池として機能することができ、さらにバイポーラトランジスタ交差品はフォトトランジスタを形成することができる。
【０２５１】
電界と流れる溶液によるＮＷの配列で、一方の型の平行ＮＷアレイを作った。電界および流れる溶液の方向を切り換えて他の型のＮＷを積むことで、非常に密度の高いＮＷ交差品を形成することができる。
【０２５２】
図２７Ａ〜２７Ｆは、交差ＳｉＮＷ接合を示す。図２７Ａは、コンタクトリード線としてＡｌ／Ａｕを有する交差ＮＷ接合の一般的なＦＥ−ＳＥＭ像を示す。目盛バーは２μｍである。ＮＷの直径は２０から５０ｎｍの範囲である。図２７Ｂ〜２７Ｄは、それぞれｐｎ、ｐｐおよびｎｎ接合のＩ−Ｖ挙動を示す。曲線１１０および１２０は、それぞれ個々のｐ型およびｎ型ＳｉＮＷのＩ−Ｖ挙動に対応する。曲線１３０は、それぞれ図２７Ｂのｐｎ接合による４端子Ｉ−Ｖおよび、図２７Ｃおよび図２７Ｄのｐｐおよびｎｎ接合による２端子Ｉ−Ｖを表す。図２７Ｂにおいて、実線は、リード線１と２の間の電流を追跡し、かつ同時にリード線３と４の間の電圧を測定することによるＩ−Ｖであり、一方で、破線は、１と４の間の電流を追跡し３と２の間の電圧を測定することによるＩ−Ｖに相当する。図２７Ｃおよび２７Ｄにおいて、実線は１組の隣り合うリード線（１−２）の両端間のＩ−Ｖであり、破線は他の３組（１−４、２−３、３−４）の両端間のＩ−Ｖである。図２７Ｅおよび２７Ｆは、それぞれ順方向バイアスおよび逆方向バイアスの下でのｐｎ接合のエネルギーバンド図を示す。
【０２５３】
図２８Ａ〜２８Ｄは、ｎ＋ｐｎ交差ＳｉＮＷバイポーラトランジスタを示す。図２８Ａは、半導体物理（左側）および交差ＳｉＮＷ構造（右側）におけるｎ＋ｐｎバイポーラトランジスタの共通ベース構成図を示す。ｎ＋型、ｐ型およびｎ型のＳｉＮＷは、それぞれエミッタ、ベースおよびコレクタとして機能する。ベースは接地されている。エミッタは特定の値で負にバイアスされる。コレクタ電圧は正から負まで走査される。図２８Ｂは、ＳｉＮＷバイポーラトランジスタの一般的なＦＥ−ＳＥＭ像を示す。目盛バーは５μｍである。図２８Ｃは、エミッタＳｉＮＷとベースＳｉＮＷが１５μｍ離れている状態でのｎ＋ｐｎトランジスタについて記録されたコレクタ電流対コレクタベース電圧の挙動を示す。曲線１から４は、−１、−２、−３、−４Ｖのエミッタベース電圧での挙動に対応する。型ＩとＩＩは破線で分離され、それぞれ飽和モードおよび能動モードに対応する。図２８Ｄは、共通ベース電流利得対コレクタベース電圧を示す。
【０２５４】
図２９Ａ〜２９Ｄは、相補型インバータおよびトンネルダイオードを示す。図２９Ａは、半導体物理における相補型インバータ構造（上部）および低濃度ドープｐｎ交差で形成された相補型インバータ構造（下部）の図を示す。下の図において、ｎ型ＮＷの一端は−５Ｖにバイアスされ、ｐ型ＮＷの一端は接地されている。入力電圧はバックゲート電圧であり、ｐ型およびｎ型ＮＷの他端は出力端子として短絡されている。図２９Ｂは、ｐｎ交差インバータにおける出力電圧対入力電圧のデータを示す。図２９Ｂの挿入図は、インバータのｐ型ＮＷのＩ−Ｖ曲線である。曲線１から５は、それぞれバックゲート電圧−５０、−３０、−１０、０および１０ＶでのＩ−Ｖに対応する。このインバータのｎ型ＮＷは、同様なＩ−Ｖ挙動を示し、−３０Ｖのバックゲート電圧で完全に空乏にすることができる。図２９Ｃは、高濃度ドープｐｎ交差で作られたトンネルダイオードの２端子測定データを示す。個々のｐ型およびｎ型ＳｉＮＷのＩ−Ｖ挙動は、試験して直線的であった。図２９Ｃの挿入図は、ＮＤＲを示すＩ−Ｖ曲線の部分を広げる。図２９Ｄは、交差ＳｉＮＷトンネルダイオードのエネルギーバンド図を示す。逆方向バイアスで（例えば、図２９Ｃの位置１で）、電子は接合を通り抜けることができる（左側の図）。小さい順方向バイアスで（例えば、図２９Ｃの位置２で）、電子トンネリングは可能になる（中央の図）。さらに増加された順方向バイアスで（例えば、図２９Ｃの位置３で）、電子トンネリングは禁じられる（右側の図）。
【０２５５】
表面上のナノワイヤの制御された配置
１．エタノール中のナノワイヤの安定な浮遊物は、ほぼ３分間、音波処理槽のエタノール中でＮＷを音波処理して用意した。
２．基板（シリコンウェーハ）は、−ＮＨ２終端を有する自己組立単分子層（ＳＡＭ）で被覆した。
３．微量流体型は、ＰＤＭＳで作った。基板がＰＤＭＳ型と接触するときに、微小チャネルが形成され、コンジットの３つの壁は、型の成形された特徴に対応し、４番目の壁は、２で述べたように化学的に改質された基板の表面に対応した。
４．ＮＷ浮遊物は、基板に＋１００ボルトのバイアスがかかっている状態の作られたままのマイクロチャネルを通って流れた。ほぼ１０分の流し時間の後で、チャネルは、エタノールで洗浄し、それから自然乾燥させた。ＰＤＭＳ押し型を取り除いたとき、基板表面に流れの方向に並んだＮＷアレイが得られた。
５．流れの方向の変更および層ごと方式の適用によって、ＮＷアレイから多数のクロスバが得られる。これは、ＮＷから作ったデバイスの最も重要な構成であると考えられる。
６．表面をパターン形成することで、ある特定の場所に並んだ（位置付けされた）ＮＷが得られ、より規則的なアレイのデバイスを作ることが可能になる。
【０２５６】
パターン形成プロセス：Ｉ．ＰＭＭＡの層を基板表面に回転塗付し、それから、ＥＢＬ（電子ビームリソグラフィ）を使用してパターンを描画する。すなわち、後で化学的に官能化する（２のように）Ｓｉ表面を選択的に露出させる。ＩＩ．つぎに、ＰＭＭＡ溝を得る。この溝の底は、−ＮＨ２ＳＡＭで被覆された露出Ｓｉ表面である。このパターンの上にＮＷ浮遊物を流すとき（４、５で述べたように、この場合の表面はちょうどパターン形成されている）、ＮＷはＰＭＭＡ溝に方向付けされる。最後に、ＰＭＭＡ表面に貼り付いたＮＷと一緒にＰＭＭＡをリフトオフする。このように、ＮＷは、基板表面に残されたＰＭＭＡ溝の底だけにとどまっており、デバイスのきれいなアレイが得られる。
【０２５７】
一次元ナノ構造の機能ネットワークへの方向付け組立
ナノワイヤおよびナノチューブのような一次元ナノ構造は、電子およびエキシトンを効率の良く輸送するための最小寸法であり、したがって、機能的なナノスケール電子構造および光構造を階層的に組み立てるための理想的な構成要素である。一次元ナノ構造を明確に規定された機能ネットワーク中に階層的に組み込むための方法を報告する。ナノワイヤは、平均間隔の制御された平行アレイ中に組み立てることができ、さらに、表面パターン形成方法と流体配列を組み合わせることで、周期性を制御することも可能である。さらに、順次のステップで異なる流れの方向を有する層ごとの組立を使用して、複雑な交差ナノワイヤアレイを製造することができる。輸送研究は、交差ナノワイヤアレイが、各交点に個々に取り扱い可能なデバイス機能を有する電気伝導性ネットワークを形成するステップを示す。
【０２５８】
ナノスケール材料は、例えばナノクラスタおよびナノワイヤ（ＮＷ）は、機能ナノスケールデバイスを階層的に組み立てるための魅力的な構成要素であり、この機能ナノスケールデバイスは、従来のリソグラフィをベースにした製造の基本的経済的制限を克服するかもしれない。ゼロ次元ナノクラスタに集中した研究によって、ナノメートルからマイクロメートルの長さ規模まで広がる順序を有するアレイの組立を含んだ重要な進歩がもたらされた。対照的に、ＮＷおよびカーボンナノチューブのような一次元（１Ｄ）ナノ構造の組立は、あまり成功しなかった。ただし、これらの材料は、ナノエレクトロニクスおよびフォトニクスにおける用途のための構成要素としての大きな可能性を持っている。
【０２５９】
ナノ技術のこれらおよび他の領域でＮＷおよびＮＴの実質的な可能性を達成するために、適切に順序付けされた構造の制御された予測可能な組立が必要である。１Ｄナノ構造の階層組立の方法を報告する。この方法では、ＮＷは、間隔および空間位置が容易に制御される状態で流体の流れで並べられる。交差ＮＷアレイは、また、順次のステップで、異なる流れの方向を有する層ごとの組立を使用して製造した。輸送研究によって、交差ＮＷアレイは、各ＮＷ／ＮＷ交点に個々に取り扱い可能なデバイス機能を有する電気伝導性ネットワークを形成することが示される。この方法は、他の１Ｄナノ構造を高集積デバイスアレイに構成するために、ことによると、使用することができるので、新しい電子および光ナノシステムのボトムアップ組立に向かう一般的な経路を提供する。
【０２６０】
これらの研究に使用されたガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、およびシリコン（Ｓｉ）のＮＷは、レーザ支援触媒成長で合成し、その後、エタノール溶液中に浮遊させた。一般に、ＮＷの浮遊物を、プラスチック製（ジメチルシロキサン）（ＰＤＭＳ）の型と平坦な基板（図３０Ａおよび３０Ｂ）の間に形成された流体チャネル構造を通過させることで、ＮＷのアレイを組み立てた。以下で説明するような組立プロセスで、それぞれ単一流れ（図３０Ａ）および順次の交差した流れ（図３０Ｂ）を使用して、ＮＷの平行アレイおよび交差アレイを容易に達成することができる。
【０２６１】
ＮＷの平行組立の一般的な例（図３１Ａ）は、実質的に全てのＮＷは、１つの方向すなわち流れの方向に沿って並んでいるステップを示している。また、流れの方向に対していくつかの小さいずれがある。これについて、以下で議論する。より長い長さ規模で組み立てられたＮＷの調査（図３１Ｂ）は、配列は数百マイクロメートルを超えて容易に伸びるステップを示している。５０から５００μｍまでの範囲の幅および６〜２０ｍｍの長さを有するチャネルを使用して行った実験に基づいて、実際、ＮＷの配列は、ミリメートルの長さ規模まで伸び、流体チャネルの大きさで制限されているようであることが発見された。
【０２６２】
ＮＷの配列および平均間隔を制御する要素を理解するために、いくつかの種類の実験を行った。最初に、配列の程度は流速で制御することができるステップを発見した。流速の増加につれて、流れの方向に対するＮＷの角度分布の幅は（例えば、図３１Ｃの挿入図）、著しく狭くなる。条件の範囲にわたって測定された分布幅の比較で、幅は最低流速〜４ｍｍ／ｓから急速に小さくなり、〜１０ｍｍ／ｓでほぼ一定値に近づくことが示される（図３１Ｃ）。我々の研究で調べた最高流速で、ＮＷの８０％以上が、流れの方向の±５度の範囲内に並んでいる（図３１Ｃ、挿入図）。観察結果は、せん断流の機構の範囲内で説明することができる。具体的には、基板表面近くのチャネル流は、せん断流に似ていて、ＮＷが基板上で動けなくなる前に、ＮＷを流れの方向に並べる。流速が大きいほど、大きなせん断力が生じ、したがって、より適切な配列がもたらされる。
【０２６３】
さらに、平均ＮＷ表面付着量は、流れ継続時間で制御することができる（図３１Ｄ）。一定流速で行われた実験は、ＮＷ密度は、流れ継続時間とともに系統的に増加するステップを示す。これらの実験で、３０分の流れ継続時間で、ほぼ２５０ＮＷ／１００μｍの密度、または、〜４００ｎｍの平均ＮＷ／ＮＷ間隔が生じた。堆積時間の延長で、１００ｎｍ以下のオーダの間隙を持ったＮＷアレイを作ることができる。留意したいことであるが、堆積速度、したがって平均間隔対時間は、表面の化学的な官能性に強く依存する。具体的には、ＧａＰ、ＩｎＰおよびＳｉＮＷは、メチル終端単分子層か裸のＳｉＯ２表面かよりも、部分的な正電荷を持つアミノ終端単分子層の上により高速に堆積する。ＮＷ−ＮＷコンタクト無しで達成することができる並んだＮＷの最小間隔は、組立プロセスで使用されるＮＷの長さに依存するステップを認めることも重要である。１００ナノメートルから数十マイクロメートル規模までのＮＷ長さの制御を実証する最近の進歩により、コンタクト無しで得られる間隔の範囲は増すはずである。
【０２６４】
我々の結果は、ミリメートル規模の面積にわたって、１００ｎｍからマイクロメートル規模の間隔で、ナノメートル直径のワイヤの複数本規模の構成にＮＷ構造を配列するステップを実証している。この階層配列は微視的および巨視的世界に容易に架橋することできる。ただし、最大の制御で組立を可能にするためには、空間的な位置を画定することが必要である。化学的にパターン形成された基板とＮＷの間の相補的な化学相互作用を利用して、この重要な目標を達成した（図３２Ａ）。代表的な実験のＳＥＭ像（図３２Ｂ〜３２Ｄ）は、表面パターンの横方向周期と同じ横方向周期を持った平行ＮＷアレイを示す。これらのデータは、化学パターンで画定された位置にＮＷが優先的に組み立てられるステップを実証し、さらに、周期的なパターンによって、ＮＷを規則正しい規則格子に組織化することができるステップを示している。パターン形成された表面だけでは１Ｄナノ構造の組織化を十分に制御するステップはできないことを認めることが重要である。ＮＴおよびＮＷのパターン形成された表面への組立は、ほとんど方向制御のない状態の、パターン形成された領域のまわりにブリッジングおよびルーピングで並んだ１Ｄナノ構造を示す。流体の流れを使用することで、この重大な問題を避けて、１つまたは複数の方向に制御された組立が可能になる。ダイブロック共重合体中のナノスケール領域形成および分子の自然順序化のような他の表面パターン形成方法と、この方法を組み合わせることで、従来のリソグラフィの制限を越えて、適切に順序付けされたＮＷアレイを生成することが可能になるはずである。
【０２６５】
我々の一般的な方法は、図３１Ｂに示す層ごとの方式を使用して、高密度ナノデバイスアレイを作るために重要なより複雑な交差構造に、ＮＷを組織化するように使用することができる。交差したより複雑な構造の形成には、順次の流れステップが前のステップに影響を及ぼさない程度に、ナノ構造／基板相互作用が十分に強いことが必要である。この条件は達成できるステップを発見した。例えば、２ステップ組立プロセスにおいて、直交する方向に流れを交互にすることで、クロスバ構造が得られる（図３３Ａおよび３３Ｂ）。両図は、非常に直接的で、低コストで、早く、かつ拡大縮小可能なプロセスで、個々の交点間にほんの数百ナノメートルの間隔を持った多数のクロスバが得られるステップを示している。個々のＮＷの間の間隔は完全には一様でないが、上で説明したようなパターン形成された表面を使用して、周期的なアレイを容易に想像することができる。重要なことには、これらのクロスバ構造は、機能デバイスを容易にもたらすことができる（以下を参照されたい）。
【０２６６】
多数の交差ＮＷアレイの方向付けされた組立についての我々の方法は、単一交差構造を作るために無秩序な堆積、個々のＮＷおよびＮＴの直接操作、および電界を使用する現在の取り組みよりも、重要な有利点を提供するものだと信じている。無秩序な堆積と操作を用いて、集積ナノデバイスに必要な多数のクロスバを得るステップは困難である。電界は組立の制御をさらに可能にするが、この方法は、また、（ｉ）間隔がマイクロメートル以下に縮小されるときの、近くの電極間の静電干渉、および（ｉｉ）多数のＮＷデバイス構造の組立用電極を製作するために大規模なリソグラフィを必要とすることによって制限される。我々の流体方法は、本質的に非常に平行で拡大縮小可能であり、さらに、この方法は、順次組立ステップにおいて流れ方向の間の角度を単に制御することで、幾何学的に複雑な構造の方向付けされた組立を可能にする。例えば、等辺三角形（図３３Ｃ）は、３つの流れの方向の間に６０°の角度を使用して組み立てた。したがって、流れ配列の方法は、多「層」のＮＷの組立を必要とするデバイス構成を含んだ、多くのデバイス構成の要求を満たす順応性のある方法を提供する。
【０２６７】
電界を使用して半導体ＮＷの浮遊物を平行ＮＷアレイおよび単一ＮＷ交差に並べることができる。この場合、パターン形成されたマイクロ電極アレイが電界パターンを作るために使用される。しかし、漏れ電界および充電は、サブミクロン規模の多数交差の組立において重大な問題をもたらすことがある。
【０２６８】
この層ごとの組立方式の重要な特徴は、各層が互いに独立していることであり、したがって、各ステップに使用されるＮＷ浮遊物の組成を単に変えるだけで、様々な同種接合および異種接合構成を各交差点に得ることができる。例えば、ｎ型およびｐ型のＮＷおよびＮＴを用いて我々の方法を使用して、個々のナノスケールデバイスを直接組み立て、その後で対処することが当然可能である。この場合、ＮＷ／ＮＴは配線要素および能動デバイス要素の両方として作用する。ＮＷの８個の端部全てが金属電極で接続されている、ｎ型ＩｎＰＮＷで作られた一般的な２×２のクロスバアレイは、この点を実証している（図３３Ｄ）。輸送測定（図３３Ｅ）は、８個の端部のうちの任意の２個を通って電流が流れるステップを示し、さらに個々のＮＷおよびＮＷ−ＮＷ接合の電気特性を評価するステップを可能にする。４つの交点のそれぞれについて記録された電流／電圧（Ｉ−Ｖ）データは、直線的またはほぼ直線的な挙動を示し（曲線２００）、ｎ−ｎ型接合に対する期待と一致している。無秩序な堆積で形成された単一ＮＷ／ＮＷｐ−ｎ接合が発光ダイオード（ＬＥＤ）の挙動特性を示すので、我々の方法を使用して高密度で個々に取り扱い可能なナノＬＥＤおよび電気的により複雑なナノデバイスを組み立てることができる可能性があるステップは明らかだと思う。
【０２６９】
これらの研究は、ナノメートルからミリメートルまでの寸法領域を埋めることができる適切に規定された機能ネットワーク中への１Ｄナノ材料の階層組立を行うための一般的で合理的な方法を提供する。平均間隔を制御してＮＷを平行アレイに組み立てることができるステップをよび流体配列を表面パターン形成方法と組み合わせることで周期性を制御することもできるステップは既に示した。さらに、順次ステップにおいて流れの方向を変えることで、交差構造およびより複雑な構造の層ごとの組立の可能性を実証し、この方法はカーボンＮＴのような１Ｄナノ構造に拡張できるステップを暗示する予備的な結果を得た。流れ組立は、ＮＷおよびＮＴ構成要素を、配線、相互接続および機能デバイスに必要な構造に組織化するための一般的な方策であり、将来のナノ技術のためのボトムアップ製造の代表例を可能にするかもしれないと思う。
【０２７０】
さらなる研究は、単一壁カーボンナノチューブおよびデュプレックスＤＮＡの浮遊物は、流体方法を使用して平行アレイに並べることができるステップを示している。
【０２７１】
図３０Ａおよび３０Ｂは、流れ組立を行うための流体チャネル構造の図である。図３０Ａは、ＰＤＭＳ型を平坦な基板と接触させるときに形成されたチャネルを示す。制御された流速で、設定された時間の間、ＮＷ浮遊物をチャネルの内側に流すことで、ＮＷ組立を行った。ＰＤＭＳ型を取り除いたとき、基板上に流れの方向にＮＷの平行アレイが観察される。図３０Ｂは、層ごとの組立プロセスにおいて、流れの方向を順次変えることで多数の交差ＮＷアレイを得ることができるステップを示す。
【０２７２】
図３１Ａおよび３１Ｄは、ＮＷアレイの平行組立を示す。図３１Ａおよび３１Ｂは、チャネル流れで並べられたＩｎＰＮＷの平行アレイのＳＥＭ像である。目盛バーは、図３１Ａおよび３１Ｂでそれぞれ２μｍおよび５０μｍに対応する。流れ組立で使用されたシリコン（ＳｉＯ２／Ｓｉ）基板は、３−アミノプロピルトリエトキシシラン（ＡＰＴＥＳ）の１ｍＭクロロホルム溶液中に３０分間の浸漬によるアミノ終端自己組立単分子層（ＳＡＭ）で官能化し、続いて１１０℃で１０分間加熱した。特に指示がない場合、下記の実験で使用された基板全ては、同様な方法で官能化した。図３１Ｃは、流れ方向に対するＮＷの角度の広がり対流速を示す。図中の各データ点は、〜２００本のＮＷの角度分布の統計解析によって得た（例えば、挿入図を参照されたい）。挿入図は、９．４０ｍｍ／ｓの流速におけるＮＷ角度分布のヒストグラムを示す。図３１Ｄは、ＮＷアレイの平均密度対流し時間を示す。平均密度は、チャネルの任意の断面におけるＮＷの平均数をチャネル幅で割って計算した。全ての実験は、６．４０ｍｍ／ｓの流速で行った。
【０２７３】
図３２Ａ〜３２Ｄは、周期的なＮＷアレイの組立を示す。図３２Ａは、化学的にパターン形成された基板上のＮＷの組立の模式図である。薄い灰色部分はアミノ終端表面に対応し、一方で、濃い灰色部分は、メチル終端表面か裸の表面かに対応する。ＮＷは、表面のアミノ終端領域に優先的に引き寄せられる。図３２Ｂおよび３２Ｃは、５μｍおよび２μｍの間隔でパターン形成されたプラスチック（メタクリル酸メチル）（ＰＭＭＡ）表面に並べられたＧａＰＮＷの平行アレイを示す。像の暗い領域は、残留ＰＭＭＡに対応し、明るい領域はアミノ終端ＳｉＯ２／Ｓｉ表面に対応する。ＮＷは、アミノ終端領域に優先的に引き寄せられる。ＰＭＭＡは、標準的な電子ビーム（Ｅビーム）リソグラフィを用いてパターン形成し、結果として得られたＳｉＯ２表面は、エタノール中０．５％ＡＰＴＥＳの溶液に１０分間浸漬して官能化し、１００℃で１０分が続いた。目盛バーは、図３２Ｂおよび３２Ｃでそれぞれ５μｍおよび２μｍに対応する。図３２Ｄは、パターン形成されたＳＡＭ表面を使用して得られた間隔５００ｎｍのＧａＰＮＷの平行アレイを示す。ＳｉＯ２／Ｓｉ表面は、最初に、５０℃の純粋ヘキサメチルジシラザン（ＨＭＤＳ）に１０分間浸漬してメチル終端ＳＡＭで官能化し、１１０℃１０分が続いた。この表面をＥビームリソグラフィでパターン形成して、５００ｎｍ周期の平行特長のアレイを形成し、それから、ＡＰＴＥＳを使用した官能化が続いた。目盛バーは５００ｎｍに対応する。
【０２７４】
図３３Ａ〜３３Ｅは、交差ＮＷアレイの層ごとの組立および輸送測定を示す。図３３Ａおよび３３Ｂは、順次ステップで直交する流れの方向を用いる２ステップ組立プロセスで得られたＩｎＰＮＷの交差アレイの一般的なＳＥＭ像を示す。流れの方向は、像中に矢印で強調表示されている。図３３Ｃは、流れ方向の間に角度６０°を有する３ステップ組立プロセスで得られたＧａＰＮＷの等辺三角形を示す。ここで、流れの方向は番号の付いた矢印で示す。目盛バーは３つの像で５００ｎｍに対応する。図３３Ｄは、直交する流れを使用するｎ型ＩｎＰＮＷの順次組立で作られた、一般的な２×２交差アレイのＳＥＭ像を示す。Ｎｉ／Ｉｎ／Ａｕコンタクト電極は、加熱蒸着で堆積し、Ｅビームリソグラフィでパターン形成した。電極堆積の前に、ＮＷは６％ＨＦ溶液で簡単に（３〜５秒）エッチングして、アモルファス酸化物の外側層を除去した。目盛バーは２μｍに対応する。図３３Ｅは、２×２交差アレイの２端子測定の一般的なＩ−Ｖ曲線を示す。曲線２１０は４個の個々のＮＷ（ａｄ、ｂｇ、ｃｆ、ｅｈ）のＩ−Ｖを表し、曲線２００は４個のｎ−ｎ交差接合（ａｂ、ｃｄ、ｅｆ、ｇｈ）の両端間のＩ−Ｖを表す。
【０２７５】
電界効果トランジスタ、ｐｎ接合、発光ダイオード、バイポーラトランジスタ、相補型インバータ、トンネルダイオードを実証した。ナノワイヤを使用して、現存する種類全ての半導体デバイスを作ることができる。下記のものは可能性のある用途である。
【０２７６】
（１）化学および生物センサ
（２）メモリおよび電算処理
（３）光検出器および偏光検出器
（４）フォトルミネセンス特性を使用する指示標識
（５）単電子トランジスタ
（６）レーザ
（７）光起電力太陽電池
（８）走査プローブ顕微鏡および近視野撮像用先鋭チップ
（９）電気化学的および生物学的用途のための超小型電極
（１０）ナノエクトロニクスおよびオプトエレクトロニクスのための相互接続線
（１１）温度センサ
（１２）圧力センサ
（１３）流速センサ
（１４）質量センサ
（１５）単光子発光体および検出器
（１６）量子演算処理のための弾道輸送および可干渉性輸送
（１７）スピントロニクスデバイス
（１８）２Ｄおよび３Ｄ光バンドギャップ材料用のノナノワイヤの組立
【０２７７】
下記のものは、デバイスを形成するためにナノワイヤを組み立てる代替え方法の説明である。流体工学を使用してナノワイヤを組み立てることができる。
【０２７８】
ナノワイヤ（または、任意の他の細長い構造）は、ナノワイヤ溶液の流れを表面に引き起こして並べることができ、この場合、その流れは、チャネル流または任意の他の方法による流れであることができる。
【０２７９】
制御された位置および周期性を有するナノワイヤは、基板の表面にパターンを形成するステップをよび／またはナノワイヤの表面を異なる官能性で調整することで製造することができる。
【０２８０】
この場合、位置および周期性の制御は、パターン形成された表面とワイヤの間に特定の相補的な力（化学的または生物学的または静電的または磁気的または光学的）を設計することで達成される。例えば、ＡワイヤはＡ’パターン形成部分に行き、ＢワイヤはＢ’パターン形成部分に行き、ＣワイヤはＣ’パターン形成部分に行く、などである。
【０２８１】
このとき、基板および／またはナノワイヤの表面は、異なる分子／材料、または異なる電荷、異なるマグネトまたは異なる光強度（例えば、光ビームからの干渉／回折パターン）またはこれらの組合せで調整することができる。
【０２８２】
組み立てられたままのナノワイヤアレイは、別の基板に移されるかもしれない（例えば、スタンピング）。
ナノワイヤは、相補的な相互作用で組み立てることができる。上記の方法でナノワイヤを組み立てるために、流れが使用される。但し、流れだけに限定されない。相補的な化学的、生物学的、静電的、磁気的、または光学的相互作用だけを、ナノワイヤ組立に利用することもできる（ただし、制御はすくない）。
【０２８３】
ナノワイヤは、物理的なパターンを使用して組み立てることができる。表面の段、溝などのような物理的なパターンのある基板にナノワイヤ溶液を堆積しなさい。
【０２８４】
ナノワイヤは、表面の段の角に沿って、または溝に沿って並べることができる。
物理的なパターンは、自然の結晶格子の段、または自己組立ダイブロック重合体細片、または押し付けられたパターン、または任意の他のパターンで形成することができる。
【０２８５】
ナノワイヤは、ナノワイヤ間の静電気力または磁気力で組み立てることができる。ナノワイヤ表面に電荷を導入することで、ナノワイヤ間の静電気力によって、ナノワイヤを平行アレイのようなある特定のパターンに並べることができる。
【０２８６】
ナノワイヤは、ＬＢ膜を使用して組み立てることができる。最初に、ナノワイヤは、表面の調整を行い、液相の表面に分散させて、ラングミュア−ブロジェット（ＬＢ）膜を形成する。表面を圧縮することで、ナノワイヤを様々なパターン（平行アレイのような）に並べることができる。それから、ナノワイヤパターンを所望の基板に移すことができる。
【０２８７】
ナノワイヤは、ナノワイヤを可撓性基材（重合体であるかもしれない）に分散させ、続いて、この基材を１つの方向に引き伸ばすことで、せん断引き伸ばしによって組み立てることができる。ここで、ナノワイヤは、誘起されるせん断力で引き伸ばし方向に並べることができる。それから、基材を除去し、並べられたナノワイヤアレイを所望の基板に移すことができる。
【０２８８】
このとき、基材の引き伸ばしは、機械的、電気的、光学的、磁気的力で引き起こすことができる。そして、引き伸ばし方向は、基板の面内であるかもしれないし、そうでないかもしれない。
【０２８９】
今や、以下で請求特許する本発明の例示の実施形態をいくつか説明したので、当業者には当然明らかなことであるが、前記のことは単なる例示であり制限するものではなく、単に例としてのみ表されたものである。多数の修正および他の例示の実施形態が、当業者の範囲内にあり、以下で明らかにされる特許請求の範囲の範囲内に含まれるものと考えられる。特に、ここに示した例の多くは、方法の動作またはシステム要素の特定の組合せを含むが、これらの動作およびこれらの要素は、同じ目的を達成するように他のやり方で組み合わせることができるステップを理解すべきである。システムまたは方法の１つの実施形態に関してだけ議論された動作、要素および特徴は、他の実施形態における同様な役から排除される意図ではない。さらに、下記の特許請求の範囲において１つまたは複数の手段と列挙された機能制限を加えたものに関して、手段は、列挙された機能を行うためにここで開示された手段に限定される意図ではなく、列挙された機能を行うための、現在知られているまたは後に開発される、あらゆる同等な手段を範囲に含む意図である。
【図面の簡単な説明】
【図１】
本発明の実施形態に従った半導体製品、すなわちナノワイヤの例を示す透視図である。
【図２】
半導体ナノワイヤを製造するためのレーザ支援触媒成長プロセスの例を示す簡略された模式図である。
【図３】
ナノワイヤ成長を示す模式図である。
【図４】
ナノワイヤ直径を制御する方法の例を示す模式図である。
【図５】
表面の段に堆積することによるナノワイヤ製造を示す模式図である。
【図６】
細長い型板に気相成長することによるナノワイヤ製造を示す模式図である。
【図７】
図７Ａは、デバイスを形成する半導体ナノワイヤの直交組立を示す図である。
図７Ｂは、デバイスを形成する半導体ナノワイヤの直交組立を示す図である。
図７Ｃは、デバイスを形成する半導体ナノワイヤの直交組立を示す図である。
図７Ｄは、デバイスを形成する半導体ナノワイヤの直交組立を示す図である。
図７Ｅは、デバイスを形成する半導体ナノワイヤの直交組立を示す図である。
【図８】
図８Ａは、異なるドーピングレベルおよびゲート電圧について、バイアス電圧の関数としてシリコンナノワイヤ電流を示す図である。
図８Ｂは、異なるドーピングレベルおよびゲート電圧について、バイアス電圧の関数としてシリコンナノワイヤ電流を示す図である。
図８Ｃは、異なるドーピングレベルおよびゲート電圧について、バイアス電圧の関数としてシリコンナノワイヤ電流を示す図である。
【図９】
図９Ａは、異なるリンのドーピングレベルおよびゲート電圧について、バイアス電圧の関数としてシリコンナノワイヤ電流を示す図である。
図９Ｂは、異なるリンのドーピングレベルおよびゲート電圧について、バイアス電圧の関数としてシリコンナノワイヤ電流を示す図である。
【図１０】
図１０Ａは、ｐ型シリコンナノワイヤデバイスのエネルギーバンド図を示す図である。
図１０Ｂは、ｎ型シリコンナノワイヤデバイスのエネルギーバンド図を示す図である。
【図１１】
図１１Ａは、高濃度ボロンドープシリコンナノワイヤについて記録された温度依存電流／電圧曲線を示す図である。
図１１Ｂは、高濃度ボロンドープシリコンナノワイヤについて記録された温度依存電流／電圧曲線を示す図である。
【図１２】
適切に画定されたＧａＰ半導体ナノワイヤを成長するための触媒として単分散金コロイドの使用を示す模式図である。
【図１３】
図１３Ａは、２８．２ナノメートルコロイドから合成されたナノワイヤのＦＥ−ＳＥＭ像を示す図である。
図１３Ｂは、上の試料の別のワイヤのＴＥＭ像を示す図である。
【図１４】
図１４Ａは、異なる直径のコロイドから成長されたワイヤの測定された直径のヒストグラムを示す図である。
図１４Ｂは、異なる直径のコロイドから成長されたワイヤの測定された直径のヒストグラムを示す図である。
図１４Ｃは、異なる直径のコロイドから成長されたワイヤの測定された直径のヒストグラムを示す図である。
図１４Ｄは、コロイドを用いない以前の方法を使用して成長されたワイヤの直径のヒストグラムを示す図である。この以前の方法では、金ナノクラスタおよびＧａＰ反応物の両方を生成するためにレーザが使用された。
【図１５】
金とガリウム砒素の擬似２元相図を示す図である。
【図１６】
図１６Ａは、レーザ支援触媒成長で製造された異なるナノワイヤのＦＥ−ＳＥＭ像を示す図である。
図１６Ｂは、レーザ支援触媒成長で製造された異なるナノワイヤのＦＥ−ＳＥＭ像を示す図である。
図１６Ｃは、レーザ支援触媒成長で製造された異なるナノワイヤのＦＥ−ＳＥＭ像を示す図である。
【図１７】
図１７Ａは、直径約２０ナノメートルのガリウム砒素ナノワイヤの回折コントラストＴＥＭ像を示す図である。
図１７Ｂは、異なる直径のナノワイヤの高分解能ＴＥＭ像を示す図である。
図１７Ｃは、異なる直径のナノワイヤの高分解能ＴＥＭ像を示す図である。
図１７Ｄは、異なる直径のナノワイヤの高分解能ＴＥＭ像を示す図である。
【図１８】
図１８Ａは、レーザ支援触媒成長で製造されたＣｄＳｅナノワイヤのＦＥ−ＳＥＭ像を示す図である。
図１８Ｂは、直径１８ナノメートルのＣｄＳｅナノワイヤの回折コントラストＴＥＭ像を示す図である。
図１８Ｃは、直径約１３ナノメートルのＣｄＳｅナノワイヤの高分解能ＴＥＭ像を示す図である。
【図１９】
レーザ支援触媒成長によるＧａＮナノワイヤ成長を示す模式図である。
【図２０】
図２０Ａは、レーザ支援触媒成長で合成されたバルクＧａＮナノワイヤのＦＥ−ＳＥＭ像を示す図である。
図２０Ｂは、バルクＧａＮナノワイヤについて記録されたＰＸＲＤパターンを示す図である。
【図２１】
図２１Ａは、より高コントラストのファセットのあるナノ粒子で終端するＧａＮナノワイヤの回折コントラストＴＥＭ像を示す図である。
図２１Ｂは、約１０ナノメートルの直径を有する別のＧａＮナノワイヤのＨＲＴＥＭ像を示す図である。
【図２２】
図２２Ａは、ＩｎＰナノワイヤのドーピングと電気輸送を示す図である。
図２２Ｂは、ＩｎＰナノワイヤのドーピングと電気輸送を示す図である。
図２２Ｃは、ＩｎＰナノワイヤのドーピングと電気輸送を示す図である。
【図２３】
図２３Ａは、交差ナノワイヤ接合および電気的特性を示す図である。
図２３Ｂは、交差ナノワイヤ接合および電気的特性を示す図である。
図２３Ｃは、交差ナノワイヤ接合および電気的特性を示す図である。
図２３Ｄは、交差ナノワイヤ接合および電気的特性を示す図である。
【図２４】
図２４Ａは、ナノワイヤＰ−Ｎ接合の光電気特性を示す図である。
図２４Ｂは、ナノワイヤＰ−Ｎ接合の光電気特性を示す図である。
図２４Ｃは、ナノワイヤＰ−Ｎ接合の光電気特性を示す図である。
図２４Ｄは、ナノワイヤＰ−Ｎ接合の光電気特性を示す図である。
【図２５】
図２５Ａは、ｐ型Ｓｉとｎ型ＧａＮのナノ接合から撮ったＥＬ像を示す図である。
図２５Ｂは、異なるゲート電圧について電圧の関数として電流を示す図である。
図２５Ｃは、図２５Ａのナノ接合のＥＬスペクトラムを示す図である。
【図２６】
図２６Ａは、電界を用いたナノワイヤの平行および直交組立を示す図である。
図２６Ｂは、電界を用いたナノワイヤの平行および直交組立を示す図である。
図２６Ｃは、電界を用いたナノワイヤの平行および直交組立を示す図である。
図２６Ｄは、電界を用いたナノワイヤの平行および直交組立を示す図である。
【図２７】
図２７Ａは、交差シリコンナノワイヤ接合を示す図である。
図２７Ｂは、交差シリコンナノワイヤ接合を示す図である。
図２７Ｃは、交差シリコンナノワイヤ接合を示す図である。
図２７Ｄは、交差シリコンナノワイヤ接合を示す図である。
図２７Ｅは、交差シリコンナノワイヤ接合を示す図である。
図２７Ｆは、交差シリコンナノワイヤ接合を示す図である。
【図２８】
図２８Ａは、ｎ＋ｐｎ交差シリコンナノワイヤバイポーラトランジスタを示す図である。
図２８Ｂは、ｎ＋ｐｎ交差シリコンナノワイヤバイポーラトランジスタを示す図である。
図２８Ｃは、ｎ＋ｐｎ交差シリコンナノワイヤバイポーラトランジスタを示す図である。
図２８Ｄは、ｎ＋ｐｎ交差シリコンナノワイヤバイポーラトランジスタを示す図である。
【図２９】
図２９Ａは、相補型インバータおよびトンネルダイオードを示す図である。
図２９Ｂは、相補型インバータおよびトンネルダイオードを示す図である。
図２９Ｃは、相補型インバータおよびトンネルダイオードを示す図である。
図２９Ｄは、相補型インバータおよびトンネルダイオードを示す図である。
【図３０】
図３０Ａは、流れ組立のための流体チャネル構造を示す図である。
図３０Ｂは、流れ組立のための流体チャネル構造を示す図である。
【図３１】
図３１Ａは、ナノワイヤアレイの平行組立を示す図である。
図３１Ｂは、ナノワイヤアレイの平行組立を示す図である。
図３１Ｃは、ナノワイヤアレイの平行組立を示す図である。
図３１Ｄは、ナノワイヤアレイの平行組立を示す図である。
【図３２】
図３２Ａは、周期的なナノワイヤアレイの組立を示す図である。
図３２Ｂは、周期的なナノワイヤアレイの組立を示す図である。
図３２Ｃは、周期的なナノワイヤアレイの組立を示す図である。
図３２Ｄは、周期的なナノワイヤアレイの組立を示す図である。
【図３３】
図３３Ａは、交差ナノワイヤアレイの層ごとの組立および輸送測定を示す図である。
図３３Ｂは、交差ナノワイヤアレイの層ごとの組立および輸送測定を示す図である。
図３３Ｃは、交差ナノワイヤアレイの層ごとの組立および輸送測定を示す図である。
図３３Ｄは、交差ナノワイヤアレイの層ごとの組立および輸送測定を示す図である。
図３３Ｅは、交差ナノワイヤアレイの層ごとの組立および輸送測定を示す図である。
【図２】
2004507104.tif 000004
【図３】
2004507104.tif 000005
【図４】
2004507104.tif 000006
【図５】
2004507104.tif 000007
【図６】
2004507104.tif 000008
【図７】
2004507104.tif 000009
2004507104.tif 000010
【図８】
2004507104.tif 000011
【図９】
2004507104.tif 000012
【図１０】
2004507104.tif 000013
【図１１】
2004507104.tif 000014
【図１２】
2004507104.tif 000015
【図１４】
2004507104.tif 000016
2004507104.tif 000017
【図１５】
2004507104.tif 000018
【図１９】
2004507104.tif 000019
【図２０】
2004507104.tif 000020
【図２２】
2004507104.tif 000021
【図２３】
2004507104.tif 000022
2004507104.tif 000023
【図２４】
2004507104.tif 000024
2004507104.tif 000025
【図２５】
2004507104.tif 000026
【図２７】
2004507104.tif 000027
2004507104.tif 000028
【図２８】
2004507104.tif 000029
2004507104.tif 000030
【図２９】
2004507104.tif 000031
2004507104.tif 000032
【図３０】
2004507104.tif 000033
2004507104.tif 000034
【図３１】
2004507104.tif 000035
2004507104.tif 000036
【図３２】
2004507104.tif 000037
2004507104.tif 000038
【図３３】
2004507104.tif 000039
2004507104.tif 000040
【国際公開パンフレット】
2004507104.tif 000041
2004507104.tif 000042
2004507104.tif 000043
2004507104.tif 000044
2004507104.tif 000045
2004507104.tif 000046
2004507104.tif 000047
2004507104.tif 000048
2004507104.tif 000049
2004507104.tif 000050
2004507104.tif 000051
2004507104.tif 000052
2004507104.tif 000053
2004507104.tif 000054
2004507104.tif 000055
2004507104.tif 000056
2004507104.tif 000057
2004507104.tif 000058
2004507104.tif 000059
2004507104.tif 000060
2004507104.tif 000061
2004507104.tif 000062
2004507104.tif 000063
2004507104.tif 000064
2004507104.tif 000065
2004507104.tif 000066
2004507104.tif 000067
2004507104.tif 000068
2004507104.tif 000069
2004507104.tif 000070
2004507104.tif 000071
2004507104.tif 000072
2004507104.tif 000073
2004507104.tif 000074
2004507104.tif 000075
2004507104.tif 000076
2004507104.tif 000077
2004507104.tif 000078
2004507104.tif 000079
2004507104.tif 000080
2004507104.tif 000081
2004507104.tif 000082
2004507104.tif 000083
2004507104.tif 000084
2004507104.tif 000085
2004507104.tif 000086
2004507104.tif 000087
2004507104.tif 000088
2004507104.tif 000089
2004507104.tif 000090
2004507104.tif 000091
2004507104.tif 000092
2004507104.tif 000093
2004507104.tif 000094
2004507104.tif 000095
2004507104.tif 000096
2004507104.tif 000097
2004507104.tif 000098
2004507104.tif 000099
2004507104.tif 000100
2004507104.tif 000101
2004507104.tif 000102
2004507104.tif 000103
2004507104.tif 000104
2004507104.tif 000105
2004507104.tif 000106
2004507104.tif 000107
2004507104.tif 000108
2004507104.tif 000109
2004507104.tif 000110
2004507104.tif 000111
2004507104.tif 000112
2004507104.tif 000113
2004507104.tif 000114
2004507104.tif 000115
2004507104.tif 000116
2004507104.tif 000117
2004507104.tif 000118
2004507104.tif 000119
2004507104.tif 000120
2004507104.tif 000121
2004507104.tif 000122
2004507104.tif 000123
2004507104.tif 000124
2004507104.tif 000125
2004507104.tif 000126
2004507104.tif 000127
2004507104.tif 000128
2004507104.tif 000129
2004507104.tif 000130
2004507104.tif 000131
2004507104.tif 000132
2004507104.tif 000133
2004507104.tif 000134
2004507104.tif 000135
2004507104.tif 000136
2004507104.tif 000137
2004507104.tif 000138
2004507104.tif 000139
2004507104.tif 000140
2004507104.tif 000141
2004507104.tif 000142
2004507104.tif 000143
2004507104.tif 000144
2004507104.tif 000145
2004507104.tif 000146
2004507104.tif 000147
2004507104.tif 000148
2004507104.tif 000149
2004507104.tif 000150
2004507104.tif 000151
2004507104.tif 000152
2004507104.tif 000153
2004507104.tif 000154
2004507104.tif 000155
2004507104.tif 000156
2004507104.tif 000157
2004507104.tif 000158
2004507104.tif 000159
2004507104.tif 000160
2004507104.tif 000161
2004507104.tif 000162
2004507104.tif 000163
2004507104.tif 000164
2004507104.tif 000165
2004507104.tif 000166
2004507104.tif 000167
2004507104.tif 000168
2004507104.tif 000169
2004507104.tif 000170
2004507104.tif 000171
2004507104.tif 000172
2004507104.tif 000173
2004507104.tif 000174
2004507104.tif 000175
2004507104.tif 000176
2004507104.tif 000177
2004507104.tif 000178
2004507104.tif 000179
2004507104.tif 000180
2004507104.tif 000181
2004507104.tif 000182
2004507104.tif 000183
2004507104.tif 000184
2004507104.tif 000185
2004507104.tif 000186
2004507104.tif 000187
2004507104.tif 000188
2004507104.tif 000189
2004507104.tif 000190
2004507104.tif 000191
2004507104.tif 000192
2004507104.tif 000193
2004507104.tif 000194
2004507104.tif 000195
2004507104.tif 000196
2004507104.tif 000197
2004507104.tif 000198
2004507104.tif 000199
2004507104.tif 000200
2004507104.tif 000201
2004507104.tif 000202
2004507104.tif 000203
2004507104.tif 000204
2004507104.tif 000205
2004507104.tif 000206
2004507104.tif 000207
2004507104.tif 000208
2004507104.tif 000209
2004507104.tif 000210
2004507104.tif 000211
2004507104.tif 000212
2004507104.tif 000213
【国際公開パンフレット（コレクトバージョン）】
2004507104.tif 000214
2004507104.tif 000215
2004507104.tif 000216