(57)【要約】荷電粒子ビームを使用して集積回路を診断する、特性評価する、又は修正する方法。１つの実施においては、集積回路のバルクシリコン基板が最深ウェルから約１〜３μｍに薄化され、薄化された基板の外面の下にある回路要素に電圧が印加される。印加された電圧が外面上に電位を引き起こし、この電位が荷電粒子ビームとの相互作用によって外面上の表面特徴として検出される。【選択図】図１
2004536288.tif 000002
【特許請求の範囲】
【請求項１】
薄化されている基板層を有する集積回路の回路要素に電圧を印加するステップであって、前記回路要素が、前記薄化されている基板層の外面の下にあり、前記印加された電圧が、前記外面上に電位を引き起こす、前記ステップと、
前記電位を前記外面上の表面特徴として検出するステップと、
を含む方法。
【請求項２】
前記基板がシリコン基板であり、
基板を最深ウェルから約１〜３マイクロメートルに薄化することによって、前記薄化されている基板層を作成するステップを更に含む、請求項１に記載の方法。
【請求項３】
前記薄化されている基板層を作成するステップが、
前記基板の前記外面を研磨するステップ、
を更に含む、請求項２に記載の方法。
【請求項４】
前記電位を検出するステップが、
荷電粒子ビームを前記外面に当て、前記荷電粒子ビームによって生成される二次粒子を測定するステップ、
を含む、請求項１に記載の方法。
【請求項５】
前記荷電粒子ビームが電子ビームである、請求項４に記載の方法。
【請求項６】
前記荷電粒子ビームが集束イオンビームである、請求項４に記載の方法。
【請求項７】
埋め込まれている回路要素に起因する前記外面上の複数の特徴の前記電位を検出することによって表面電圧コントラストイメージを得るステップ、
を更に含む、請求項１に記載の方法。
【請求項８】
前記集積回路内の回路要素の位置を確定するために前記電圧コントラストイメージを使用するステップ、
を更に含む、請求項７に記載の方法。
【請求項９】
電子ビームプローバーからの電子ビームによって、前記薄化されている基板を通り越して前記回路要素に電流を引き起こすステップ、
を更に含む、請求項８に記載の方法。
【請求項１０】
前記引き起こされた電流を検出して不良解析を実行するステップ、
を更に含む、請求項９に記載の方法。
【請求項１１】
前記電圧コントラストイメージをＣＡＤレイアウトイメージに合わせるステップ、
を更に含む、請求項８に記載の方法。
【請求項１２】
前記回路要素が前記集積回路のＮウェル層である、請求項１に記載の方法。
【請求項１３】
前記回路要素がＮウェル内のＰ拡散領域である、請求項１２に記載の方法。
【請求項１４】
前記回路要素が前記集積回路のＰウェル層である、請求項１に記載の方法。
【請求項１５】
前記回路要素がＰウェル内のＮ拡散領域である、請求項１４に記載の方法。
【請求項１６】
前記回路要素が前記集積回路の拡散領域である、請求項１に記載の方法。
【請求項１７】
前記印加される電圧が時間依存成分を含む、請求項１に記載の方法。
【請求項１８】
前記印加される電圧が時間非依存成分を含む、請求項１に記載の方法。
【請求項１９】
放熱要素を前記外面上に配置するステップ、
を更に含む、請求項１に記載の方法。
【発明の詳細な説明】
【背景】
【０００１】
本発明は、荷電粒子ビームを使用しての集積回路の診断、特性評価、及び修正に関する。
【０００２】
電子ビーム診断システムは、長年にわたり、集積回路（ＩＣ）の特性評価と不良箇所修正（ｄｅｂｕｇ）の用途のための強力な道具である。電子ビーム診断システムの周知の側面として、二次電子のイメージング、内蔵のコンピュータ自動設計（ＣＡＤ）表示を使用しての回路内での移動（回路ナビゲーション）、電圧コントラスト原理を使用しての能動回路からの電圧測定値があげられる（例えば、米国特許第４，７０６，０１９号明細書を参照）。電子ビーム診断システムは、従来、ＩＣの前面側にて使用されてきた。しかし、フェイスダウン式又はフリップチップＩＣパッケージングの実装によって、電子ビーム診断システムの使用が大幅に制限されるようになった。フリップチップパッケージングを使用するＩＣは、ＩＣの裏側（シリコン基板）のみが露出している。
【０００３】
現在、フリップチップデバイスの裏側において電子ビーム測定を行う３種類の手法が存在する。すなわち、（１）デバイスの中に製造されているプローブ（探査）ポイントにて回路ノードにアクセスする（例えば米国特許第５，９９０，５６２号明細書に記載されている手法）、（２）デバイスの製造後に、集束イオンビームによる照射を通じて回路ノードにアクセスする（例えば米国特許第６，１４７，３９９号明細書に記載されている手法）、（３）裏側の電圧の測定のため拡散領域にアクセスできるようにウェット化学エッチングによってシリコン基板を完全に除去する（例えばＹｏｓｈｉｄａ，Ｅらの「裏側電子ビーム試験方法、ＬＳＩ試験会議の会議録（Ｂａｃｋｓｉｄｅ  Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ  Ｔｅｓｔｉｎｇ  Ｍｅｔｈｏｄ，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＬＳＩ  Ｔｅｓｔｉｎｇ  Ｃｏｎｆｅｒｅｎｃｅ（１９９７））」と米国特許第５，９７２，７２５号明細書に記載されている手法）、である。これらの手法は、複雑なデバイスの設計、専用の機器、製造後の時間のかかるデバイス修正のいずれかを必要とする。
【０００４】
第１の手法は、測定するノードをデバイスの設計段階において選択することに基づく。デバイスの作製後、デバイスの不良箇所修正又は特性評価の対象の重要なノードが電気的試験又はその他の手段によって確定される。プローブする対象として識別されたノードは、デバイスの設計時の見落としのために、組み込まれているプローブポイントを必ずしも持たないことがある。製造後にノードをプローブする必要があり、かつ設計時にそのノードにプローブポイントが組み込まれていない場合には、そのノードへのアクセス経路を集束イオンビームを使用して作成することができる。代替方法は、各デバイスノードにプローブポイントを含めることであるが、これは実用的ではない。
【０００５】
第２の手法は、製造後に、集束イオンビームシステムを使用して重要なデバイスノードへのアクセス経路を作成する。この方法を使用する場合、デバイス試験又はその他の手段によってノードが識別され、プローブするノードの局所領域の上のシリコン基板をデバイスの裏側から除去するために集束イオンビームシステムが使用される。この方法は有効であるが、集束イオンビームシステムによってデバイスの損傷が生じることがある。更に、集束イオンビームシステムは、一度に１つのデバイスノードを照射できるのみである。複数のデバイスノードへのアクセス経路を作成することは難しく、デバイスを損傷する可能性があり、時間のかかる方法である。
【０００６】
ウェット化学エッチングによってシリコン基板を除去する第３の手法は、シリコンオンインシュレーター（ＳＯＩ）技術を使用して製造されるデバイス又はエピタキシャル層を持つＣＭＯＳデバイスにのみ適用することができる。ＳＯＩデバイスの場合はＳｉＯ２層、ＣＭＯＳデバイスの場合はエピタキシャル層が、化学エッチング反応を停止させるためのバリアとして使用される。この手法は、必要な化学薬品を供給するために専用の機器を使用する工程とコストを必要とする。基板を完全に除去した後にも、プローブする対象のノードを正確に特定するという問題が残る。
【発明の概要】
【０００７】
簡単には、本発明は、１つの観点において、集積回路を特性評価及び修正する方法を特徴とする。この方法は、薄化されている基板層を有する集積回路の回路要素に電圧を印加するステップを含む。回路要素は、薄化されている基板層の外面の下にあり、印加された電圧が、この外面上に電位を引き起こす。電位は、外面上の表面特徴（ｓｕｒｆａｃｅ  ｆｅａｔｕｒｅ）として検出される。
【０００８】
簡単には、本発明は、別の観点において、集積回路内の回路要素の位置を確定する方法を特徴とする。この方法は、外面の領域上の電位を検出することによって電圧コントラストイメージを得るステップを含む。回路要素の位置を確定するために、この電圧コントラストイメージが使用される。
【０００９】
簡単には、本発明は、更に別の観点において、集積回路を特性評価する方法を特徴とする。この方法は、電子ビームプローバーからの電子ビームによって、薄化されている基板を通り越して回路要素に電流を引き起こすステップと、引き起こされた電流を検出して不良解析を実行するステップとを含む。
【００１０】
特定の実施には、以下の１つ以上の特徴も含めることができる。基板はシリコン基板でよい。薄化されている基板層は、最深ウェルから約１〜３μｍまで基板を薄化することによって作成できる。基板の外面を研磨することができる。電位を検出するステップは、荷電粒子ビームを外面に当て、荷電粒子ビームによって生成される二次粒子を測定するステップを含むことができる。荷電粒子ビームは、電子ビーム又は集束イオンビームでよい。回路要素は、Ｎウェル層、Ｎウェル内のＰ拡散領域、Ｐウェル層、Ｐウェル内のＮ拡散領域、又は集積回路の拡散領域でよい。印加される電圧は、時間依存成分又は時間非依存成分、又はこの両方を含んでよい。放熱要素を外面上に配置することができる。電圧コントラストイメージをＣＡＤレイアウトイメージに合わせることができる。
【００１１】
本発明を実施することによって、以下の１つ以上の利点を実現することができる。１．前面上に相当な金属を有するＩＣを、荷電粒子ビームによって裏側から診断、特性評価、又は修正することができる。２．これを、回路を損傷したり動作不能にすることなく行うことができる。３．回路要素に接続されているプローブポイントを製造することなく、回路要素を測定することができる。４．イメージング手法又はビーム多重化手法によって、多数の回路要素を同時に診断することができる。５．荷電粒子ビームによって回路要素を画像化することができ、そのイメージを使用することにより、回路内を移動（ナビゲート）し、プローブする１つ又は複数の回路要素を見つけることができる。６．電荷、例えばＣＭＯＳトランジスタ上のゲート酸化膜を損傷させる電荷を注入することによって、ビームを使用して回路を修正することができる。７．本発明の技法を使用してＩＣのトランジスタを図化することによって、ＩＣのリバースエンジニアリングを容易にすることができる。８．集束イオンビームのプローブポイントを必ずしも作成する必要がないため、電子ビームプロービングの用途を拡張することができる。９．回路内の測定と回路の修正とを同じ機器、例えば従来の電子ビームプローバーによって実行することができる。１０．これにより、電子ビームデポジション（ｅ−ｂｅａｍ  ｄｅｐｏｓｉｔｉｏｎｓ）と改良されたエッチングとによって、電子ビームシステムに回路内修正能力が加わる。１１．ＩＣの構造が明らかになることによって、ＥＢＩＣ（電子線励起電流法）を使用しての不良解析の場合に、電子ビームを使用して任意のノードに電子線量を当てることができる。
【００１２】
本発明の１つ以上の実施形態の詳細は、添付の図面と以下の説明に記載されている。本発明のその他の特徴及び利点は、以下の説明、図面、及び請求項から明らかになるであろう。
【００１３】
いくつかの図面における同一・相当参照記号は、同一・参照要素を示している。
【詳細な説明】
【００１４】
本発明によると、薄化されているシリコン基板を通り越して下層の構造へのアクセスを提供することによって、荷電粒子ビーム診断システムを使用して、フリップチップＩＣ又はその他のＩＣの回路要素を診断する、特性評価する、又は修正することができる。これは、完成状態ではアクセスできないが十分に分解されているときにアクセスできるＩＣでも行うことができ、従って本発明は不良解析の用途がある。
【００１５】
図１に示されているように、本発明による１つの方法１００は、５つの主ステップを有する。まず前もって、ＩＣ、例えばフリップチップＩＣの基板が、図２を参照しながら詳しく説明するように薄化されて研磨される（ステップ１１０）。薄化されたＩＣは、図３に示されているように荷電粒子ビーム診断システムに配置される（ステップ１２０）。適切なシステムとして、カリフォルニア州サンホセ市のＳｃｈｌｕｍｂｅｒｇｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｏｌｕｔｉｏｎｓ社から購入できる電子ビームプローブシステムＳｃｈｌｕｍｂｅｒｇｅｒ  ＩＤＳ  １００００ｄａがあげられる。このシステムを使用して、プローブする回路要素が識別される（ステップ１３０）。このステップの実施については、図４〜図６を参照しながら説明する。電圧が回路要素に印加され、印加された電圧への応答が測定される（ステップ１５０）。このステップについては、図７ａ、図７ｂ、及び図８を参照しながら説明する。回路要素の位置が確定された後、荷電粒子ビームを使用して回路を刺激することができ、（この目的のために多重化されている）粒子ビームを使用するか、ＩＣのピン又は接点などのアクセスポイントにおいて測定を行うかのいずれかによって、その応答を測定することができる。
【００１６】
図２は、測定のためにフリップチップＩＣ  ２１０を薄化するステップを示している線図である。フリップチップＩＣ  ２１０はシリコン基板２１２を有し、その厚さ２１３は代表的には３００〜７００μｍ（マイクロメートル）である。基板２１２はパッケージ板２１４の上に置かれ、この板２１４は基板２１２上の回路要素に面し、これらの回路要素をはんだボール２１６に電気的に接続している。はんだボール２１６は、ここを通じて外部電圧をフリップチップＩＣ  ２１０に印可することのできる外部接続部である。フリップチップＩＣ  ２１０が全体的に薄化され、研磨されている外面２１１を持つ薄化されているフリップチップＩＣ  ２１０’が得られる。薄化されている基板２１２’の残りの厚さ２１３（図３）は、最深ウェルから約１〜３μｍである。この厚さは、例えば共通に所有される米国特許出願第０９／９２４，７３６号「フリップチップパッケージジングされている集積回路の全体的なダイ薄化と研磨の方法（Ｍｅｔｈｏｄ  ｆｏｒ  Ｇｌｏｂａｌ  Ｄｉｅ  Ｔｈｉｎｎｉｎｇ  ａｎｄ  Ｐｏｌｉｓｈｉｎｇ  ｏｆ  Ｆｌｉｐ−Ｃｈｉｐ  Ｐａｃｋａｇｅｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）」（出願日：２００１年８月７日）に記載されている機械的な技法を使用することよって、回路要素を損傷することなく達成することができ、この出願の開示全体は本文書に参考とすることにより組み込まれる。他の薄化技法、例えば、ウェット又はドライ化学エッチングによる基板の全体的な除去（例えば米国特許第６，０９３，３３１号明細書に記載されている技法）や、レーザー化学エッチング、フェムト秒レーザーアブレーション（ｆｅｍｔｏｓｅｃｏｎｄ  ｌａｓｅｒ  ａｂｌａｔｉｏｎ）、集束イオンビーム、ミリング、又はＲＩＥ（反応性イオンエッチング）による基板の局所的な除去などの技法も適用することができる。更に、基板材料が異なると、後述するように、薄化後における外面２１１と特定の回路要素の間の電磁結合（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｃｏｕｐｌｉｎｇ）に応じて、必要な残り厚さ２１３’が異なることがある。
【００１７】
図３は、荷電粒子ビーム診断システムの試料ホルダー３００に配置されている薄化されているフリップチップＩＣ  ２１０’（この例においてはｐＦＥＴ）を示す概略図である。薄化されているフリップチップＩＣ  ２１０’は、ゲート酸化膜３４５を有するゲート３４０によって接続されている拡散ソース３２０と拡散ドレイン３３０とを保持しているＮウェル３１０を有する。電圧は、接点３５０と金属線３６０を通じて拡散ソース３２０又は拡散ドレイン３３０に印可することができる。電圧が印可されている間、粒子ビームガン３７５が、薄化されている基板２１２’の外面上のあるスポットに荷電粒子ビーム３７０（代表的には電子ビーム）を集束させる。電子ビーム３７０は、光電子倍増管（ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ）３８５によって検出される二次電子３８０を生成する。光電子倍増管３８５は、荷電粒子ビーム３７０が薄化されている基板２１２’に到達する外面２１１のスポットにおける電位によって決まる検出輝度を供給する。この電位は、Ｎウェル３１０、拡散ソース３２０、又は拡散ドレイン３３０などの回路要素によって影響されることがあり、これらの回路要素が電圧刺激（ｖｏｌｔａｇｅ  ｓｔｉｍｕｌｉ）を受けるとき、電磁結合によってこれらの回路要素上及び付近の電荷が再編成される。電圧刺激はデバイス刺激エレクトロニクス３９５（例えば回路テスター又は信号ドライバとすることができる）によって供給することができる。具体的には、この電磁結合により、外面２１１との容量性結合が形成され、そこの電位が変化する。例えば、Ｎウェル３１０に正の電圧が印可されると、外面２１１のうちＮウェル３１０に面する部分の電位が変化する。この電位の変化によって二次電子３８０の数が減少し、その結果として、電圧コントラストイメージングにおいて光電子倍増管３８５が減少した輝度を検出する。検出された輝度はコントローラ３９０に転送され、このコントローラは粒子ビームガン３７５と試料ホルダー３００も制御する。（留意すべき点として、波形プロービングの場合には、信号が光電子倍増管に達する前にエネルギーが測定される。例えば、電子ビームプローバーのコントローラが、信号、すなわち粒子が変化しないようにエネルギーフィルタの通過条件を変える。例えば、米国特許第４，７０６，０１９号明細書を参照。）
【００１８】
図４は、ステップ１３０の実施を示すフローチャートである。この実施は、薄化されているフリップチップのＮウェル層の電圧コントラストイメージを利用して、プローブする回路要素を識別する。まず、正の直流電圧がＮウェル層に印加される（ステップ４１０）。随意的に、正の直流電圧は、外面２１１上の電位の変化を生じさせる電圧信号の一部として供給することができる。表示領域全体にわたってこれらの変化を測定することによって、電圧コントラストイメージが作成される（ステップ４２０）。次に、このイメージを使用して、ＩＣ内で移動（ナビゲート）して構造が見つけられる。例えば、基板全体にわたって荷電粒子ビーム３７０が変換されるようにすることによって、外面２１１を走査（例えばラスタ走査）することができる。このスキャンは、ビームガン３７５の照準又は試料ホルダー３００の位置のいずれかを変化させることのできるコントローラ３９０によって制御することができる。ビームが基板上を動くとき、検出器３８５が生成された二次電子３８０を測定し、検出された輝度をコントローラ３９０に送る。検出された輝度をイメージピクセルに割り当てることによって、電圧コントラストイメージが形成される。上述するように、電圧コントラストイメージの作成時に、Ｎウェル層に対応する表面特徴では二次電子３８０が少ないほど検出される輝度が低くなる。デバイス内の変化する電圧を測定するのに電子ビームが使用される場合には、二次電子群の輝度は電子ビームプローバーのエネルギーフィルタを調整することによって最大化される。
【００１９】
図５は、Ｎウェル層に３．３Ｖの直流電圧が印加されたときの結果の電圧コントラストイメージを示し、Ｎウェル層は、二次電子の低い輝度を表す暗い領域として現れている。一般的に、直流電圧の印加は、ＩＣの電源ピン又は接点に通常電圧（ｎｏｒｍａｌ  ｖｏｌｔａｇｅ）を印加することによって行うことができる。電圧コントラストイメージが、対応するＣＡＤレイアウトイメージに合わせられる（ステップ４３０）。図５に対応するＣＡＤレイアウトイメージは、図６に示されている。このＣＡＤイメージが使用されて、プローブする回路要素に移動（ナビゲート）する（ステップ４４０）。次に、その要素に対応する信号を測定することができる（ステップ４５０）。
【００２０】
回路要素の電圧コントラストイメージに示されているコントラストは、回路要素に印加された電圧に依存する。例えば、薄化されているシリコンベースのフリップチップＩＣのＮウェル層のイメージにおいては、電圧コントラストイメージは、Ｎウェル層を外面に結合する電磁結合の結合強度などの多数の要因に依存する。この結合強度は、薄化されている基板の残り厚さと、Ｎウェル層に印加されている直流電圧とに伴って変化する。結合強度は直流電圧に伴って増大し、その結果として、直流電圧が高まるにつれてＮウェル層はシリコン基板よりも暗く現れる。同様に、残り厚さが減少すると電圧コントラストが高まる。
【００２１】
図７ａ、図７ｂ、図８は、電圧コントラストイメージの電圧依存性を利用する方法と、ステップ１４０とステップ１５０（図１）を実施する方法を示している。図７ａは、Ｎウェル７０４内にＰ拡散層７０２を持つ回路要素を示し、これは図３における拡散ソース３２０と拡散ドレイン３３０に類似している。このＰ拡散層は、対応するＣＡＤレイアウトイメージ（図７ｂ）と重ね合わせることによって電圧コントラストイメージ上で識別され、このＣＡＤレイアウトイメージは、それぞれ領域７１２、領域７１４として描かれている対応するＰ拡散層とＮウェルを示している。電圧コントラストイメージ（図７ａ）上ではＰ拡散層はＮウェル層よりも暗く現れ、これはこれら２つの層の間の電圧差が原因である。この電圧差は、ステップ１４０の実施による、Ｐ拡散層に印加される時間依存の、すなわち交流の電圧に起因する。その結果、電圧コントラストイメージ上の暗さ、すなわち輝度は、時間に依存し、輝度のこの時間依存性を、ステップ１５０の実施において例えば電子ビーム診断システムのコントローラ３９０によって測定することができる。
【００２２】
図８は、薄化されているフリップチップＩＣの回路要素に周期的な階段状の電圧（方形波、この例においては３．３Ｖ、７．８１ＭＨｚ）が印加されたときの、Ｎウェルの輝度測定波形の結果を示す。図８において、縦の目盛は一分割あたり５００ｍＶであり、横の目盛は一分割あたり５０ｎｓ（ナノ秒）である。図８に示されているように、測定された輝度は、印加された電圧と周期性が同じであるが、階段形状が同じではない。この形状の変化は、電圧が印加される回路要素と、荷電粒子ビームによって測定される外面のスポットの間の電磁結合によって特徴付けられる。図８において、形状の変化は、電磁結合の容量特性又は抵抗特性によって説明することができる。いずれの場合にも、測定におけるこの精度低下は厚さに起因し、シリコンが更に薄くなると小さくなる。
【００２３】
場合によっては、放熱技法を適用する必要がある。例えば、シリコン基板２１０’の放熱能力を高めるために、放熱要素を外面２１１上に配置することができる。この放熱要素は、例えばＥｉｌｅｓ，Ｔ．らの「強力マイクロプロセッサの裏側光学的分析用の透明な熱拡散器−試験／故障解析の国際シンポジウム（Ｔｒａｎｓｐａｒｅｎｔ  Ｈｅａｔ  Ｓｐｒｅａｄｅｒ  ｆｏｒ  Ｂａｃｋｓｉｄｅ  Ｏｐｔｉｃａｌ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｈｉｇｈ  Ｐｏｗｅｒ  Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ，Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｆｏｒ  Ｔｅｓｔｉｎｇ  ａｎｄ  Ｆａｉｌｕｒｅ  Ａｎａｌｙｓｉｓ（２０００））」に記載されているものに類似するダイヤモンド熱拡散器でよい。電子ビームはダイヤモンドを貫通することができないため、例えば外面２１１上の対象領域の上に貫通穴を配置することによって、この熱拡散器は改良される。更に、適切な放熱が行われるように、ダイヤモンド熱拡散器を薄化されている基板２１０’に対して機械的に調整することができる。また、解析する領域をダイヤモンドの穴によって追跡できるようにすることによって、この穴より大きい外面２１１の領域を電子ビームに走査させることができる。
【００２４】
本発明の多数の実施形態を記載した。しかしながら、本発明の精神及び範囲から逸脱することなくさまざまな変更を行うことができることが理解されるであろう。例えば、いくつかの用途においては、電子ビームの代わりにガリウムイオンの集束ビームを使用することができる。本発明は、バイポーラデバイスなど、具体的に記載されている以外の種類のデバイスでの用途で実施することができる。本発明は、ガリウム砒素基板及びＮ型シリコン基板など、具体的に記載されている以外の種類の基板での用途で実施することができる。従って、他の実施形態は添付の請求項の範囲内である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態における、電子ビーム診断システムによってフリップチップＩＣを測定する方法のフローチャートである。
【図２】フリップチップＩＣの薄化を示している概略図である。
【図３】本発明の一実施形態による、電子ビーム診断システムにおける薄化されているフリップチップＩＣを示す概略図である。
【図４】本発明の一実施形態における、電子ビーム診断システムよってフリップチップＩＣの回路要素を特定する方法のフローチャートである。
【図５】薄化されているフリップチップＩＣのＮウェル層に電圧が印加された場合の電圧コントラストイメージを示している。
【図６】図５に対応するコンピュータ援用設計のレイアウトイメージを示している。
【図７ａ】薄化されているフリップチップＩＣのシリコン側からプローブされている回路要素を示している。
【図７ｂ】対応するＣＡＤレイアウトイメージを示している。
【図８】薄化されているフリップチップＩＣのシリコン側からの電子ビーム測定の結果を示している。
【図１】
2004536288.tif 000003
【図３】
2004536288.tif 000004
【図４】
2004536288.tif 000005
【国際公開パンフレット】
2004536288.tif 000006
2004536288.tif 000007
2004536288.tif 000008
2004536288.tif 000009
2004536288.tif 000010
2004536288.tif 000011
2004536288.tif 000012
2004536288.tif 000013
2004536288.tif 000014
2004536288.tif 000015
2004536288.tif 000016
2004536288.tif 000017
2004536288.tif 000018
2004536288.tif 000019
2004536288.tif 000020
2004536288.tif 000021
2004536288.tif 000022
2004536288.tif 000023
2004536288.tif 000024
2004536288.tif 000025
【国際公開パンフレット（コレクトバージョン）】
2004536288.tif 000026
2004536288.tif 000027
【国際調査報告】
2004536288.tif 000028
2004536288.tif 000029
2004536288.tif 000030