(57)【要約】改善されたメモリ・デバイス密度および改善された製造性を有し、また高速のインピーダンス制御されたメモリ・バスとともに使用するための、メモリ・モジュール上に直接搭載された任意のバス終端を有する、両面メモリ・モジュールを提供する。同じメモリ・デバイスを、従来技術の両面メモリ・カード上として第２の側上にミラーＩ／Ｏ接続を有するメモリ・デバイスを必要とする代わりに、カードの両側に使用することをまた可能にする。メモリ・モジュールは、良好な信号完全性を維持しながら、メモリ・モジュールに直接取り付けられた、詰め込まれていないまたは詰め込まれたメモリ・チップを、安価なプリント回路ボード・ラインの幅および空間を使用して、従来のプリント回路カード上に形成することができる。モジュール上に直接搭載されたバス端末をメモリ・モジュールに使用することは、より以上に信号の品質および完全性を改善し、したがってシステム性能を高める。そのような構成は、バス出口接続の必要性も除くことができ、したがって、モジュール上の追加のメモリ容量を処理するために、開放された接続容量を使用することを可能にする。
2004507008.tif 000002
【特許請求の範囲】
【請求項１】
高周波数メモリ・モジュールであって、
ａ）前面側、背面側、および少なくとも１つの縁部を有する基板と、
ｂ）外部メモリ・バスに接続するように適合された前記基板の前記少なくとも１つの縁部に沿って配置された複数の電気コンタクトと
ｃ）前記外部メモリ・バスの延長部を形成する、前記複数の電気コンタクトに動作可能に接続される電気接続手段と、
ｄ）前記基板の前記前面側および前記背面側の少なくとも１つの上に搭載された複数のメモリ・デバイスとを備え、前記メモリ・デバイスは、高周波数電気特性を有し、かつ前記外部メモリ・バスの前記延長部に選択的に接続されており、
前記電気接続手段のうちの少なくとも１つが、前記メモリ・デバイスのうちの少なくとも１つの前記高周波数電気特性を補償する、高周波数メモリ・モジュール。
【請求項２】
前記外部メモリ・バスが、所定の特性インピーダンスを備える請求項１に記載の高周波数メモリ・モジュール。
【請求項３】
前記外部メモリ・バスが、前記複数の電気コンタクトを受けるように適合されたソケットを備える請求項１に記載の高周波数メモリ・モジュール。
【請求項４】
前記ソケットが、前記複数の電気コンタクトを把持するように適合されたスプリング・コンタクトを備え、それによって、前記ソケット内に前記基板を保持し、前記外部メモリ・バスと前記電気コンタクトとの間の電気接続を確立する請求項３に記載の高周波数メモリ・モジュール。
【請求項５】
前記少なくとも１つの前記メモリ・デバイスの前記高周波数電気特性を補償するための前記少なくとも１つの前記電気接続手段がミアンダである請求項１に記載の高周波数メモリ・モジュール。
【請求項６】
前記ミアンダが、パターンの蛇行、折り曲げのグループからの少なくとも１つを備える請求項５に記載の高周波数メモリ・モジュール。
【請求項７】
前記複数のメモリ・デバイスが、前記基板の前記前面および前記背面側に接続するための同じ電気接続パターンを有する請求項１に記載の高周波数メモリ・モジュール。
【請求項８】
前記基板上に配置され、かつ前記メモリ・バス延長部に動作可能に接続されたバス終端手段をさらに含む請求項２に記載の高周波数メモリ・モジュール。
【請求項９】
前記バス終端手段が、前記外部メモリ・バスの前記特性インピーダンスにほぼ整合するインピーダンスを示す請求項８に記載の高周波数メモリ・モジュール。
【請求項１０】
前記バス終端手段が、前記基板上に配置され、前記メモリ・バス延長部を備えるそれぞれのラインに電気的に接続された、抵抗器、コンデンサ、およびインダクタのグループからの電気構成部品を備える請求項８に記載の高周波数メモリ・モジュール。
【請求項１１】
前記抵抗器がディスクリート抵抗器を備える請求項１０に記載の高周波数メモリ・モジュール。
【請求項１２】
前記抵抗器が抵抗器パックを備える請求項１０に記載の高周波数メモリ・モジュール。
【請求項１３】
前記抵抗器が固体抵抗性デバイスを備える請求項１０に記載の高周波数メモリ・モジュール。
【請求項１４】
高周波数モジュールであって、
ａ）前面側、背面側、および少なくとも１つの縁部を有する基板と、
ｂ）外部データ・バスに接続するように適合された前記基板の前記少なくとも１つの縁部に沿って配置された、複数の電気コンタクトと
ｃ）前記外部データ・バスの延長部を形成する、前記複数の電気コンタクトに動作可能に接続される電気接続手段と、
ｄ）前記基板の前記前面側および前記背面側の少なくとも１つの上に搭載された複数のデバイスとを備え、前記デバイスは、高周波数電気特性を有し、前記外部データ・バスの前記延長部に選択的に接続されており、
少なくとも１つの前記電気接続手段が、少なくとも１つの前記デバイスの前記高周波数電気特性を補償する、高周波数モジュール。
【請求項１５】
前記外部データ・バスが、所定の特性インピーダンスを備える請求項１４に記載の高周波数モジュール。
【請求項１６】
前記外部データ・バスが、前記複数の電気コンタクトを受けるように適合されたソケットを備える請求項１４に記載の高周波数モジュール。
【請求項１７】
前記ソケットが、前記複数の電気コンタクトを把持するように適合されたスプリング・コンタクトを備え、それによって、前記ソケット内に前記基板を保持し、前記外部データ・バスと前記電気コンタクトとの間の電気接続を確立する請求項１６に記載の高周波数モジュール。
【請求項１８】
前記少なくとも１つの前記メモリ・デバイスの前記高周波数電気特性を補償するための前記少なくとも１つの前記電気接続手段がミアンダである請求項１４に記載の高周波数モジュール。
【請求項１９】
前記ミアンダが、パターンの蛇行、折り曲げのグループからの少なくとも１つを備える請求項１８に記載の高周波数モジュール。
【請求項２０】
前記複数のデバイスが、前記基板の前記前面および前記背面側に接続するための同じ電気接続パターンを有する請求項１４に記載の高周波数モジュール。
【請求項２１】
前記基板上に配置され、かつ前記データ・バス延長部に動作可能に接続されたバス終端手段をさらに含む請求項１５に記載の高周波数モジュール。
【請求項２２】
前記バス終端手段が、前記外部データ・バスの前記特性インピーダンスにほぼ整合するインピーダンスを示す請求項２１に記載の高周波数モジュール。
【請求項２３】
前記バス終端手段が、前記基板上に配置され、前記データ・バス延長部を備えるそれぞれのラインに電気的に接続された、抵抗器、コンデンサ、およびインダクタのグループからの電気構成部品を備える請求項２１に記載の高周波数モジュール。
【請求項２４】
前記抵抗器がディスクリート抵抗器を備える請求項２３に記載の高周波数モジュール。
【請求項２５】
前記抵抗器が抵抗器パックを備える請求項２３に記載の高周波数モジュール。
【請求項２６】
前記抵抗器が固体抵抗性デバイスを備える請求項２３に記載の高周波数モジュール。
【発明の詳細な説明】
【０００１】
（関連特許出願）
本出願は、Ｌｉなどに許可された、米国特許第５９２８００５号「ＳＥＬＦ−ＡＳＳＥＭＢＬＥＤ　ＬＯＷ　ＩＮＳＥＲＴＩＯＮ　ＦＯＲＣＥ　ＣＯＮＮＥＣＴＯＲ　ＡＳＳＥＭＢＬＹ（自己アセンブリされた低挿入力コネクタ・アセンブリ）」、および１９９９年１２月１４日に出願された、同時継続米国特許出願第０９／４６１０６９号、１９９９年１２月１４日に出願された、同時継続米国特許出願第０９／４６１０６５号、１９９９年１２月１４日に出願された、同時継続米国特許出願第０９／４６１０６４号、ならびに本出願と同時に出願された同時継続米国特許出願第０９／６４５８５９号に関する。これらは、参照によって本明細書に組み込まれる。
【０００２】
（発明の分野）
本発明は、コンピュータ・アプリケーションのための高密度メモリ・モジュールに関し、より詳細には、インピーダンス制御された伝送ライン・バス、およびオプションとして、メモリ・モジュール内に組み込まれたドライバ・ライン端末を有する、より高い密度の両面メモリ・モジュールに関する。
【０００３】
（発明の背景）
現在の高速度デジタル・コンピュータ、およびそれらの高速度デジタル・コンピュータで実行される複雑なソフトウェアは、揮発性ランダム・アクセス・メモリ（ＲＡＭ）の量が常に増加することを必要とする。バスおよびクロック速度が増加するとき、多数のメモリ・デバイスを使用する電気的駆動の要件が、より遅いメモリが使用されるときよりもさらに厳しくなる。
【０００４】
メモリ・システムのオペレテーティング速度は、メモリ・コントローラとメモリ・デバイスとの間のバスの電気的相互接続によってほぼ決定される。データ・レートの増加につれて、相互接続を通る信号伝播時間は、もはや信号の伝送時間と比べて無視できない。速いバス速度で、これらの相互接続は、伝送ライン・ネットワークとして作用する。そのような伝送ライン・ネットワークの応答特性は、メモリ・バスの最大利用可能な速度を限定する。
【０００５】
メモリ・パッケージング技術の現在の世代において、単一のカードまたはモジュールで物理的に利用できるメモリ量は、２つの要因、すなわちメモリ・デバイス（チップ）自体の容量と、モジュールに形成されることができる物理的な電気接続の数によって制御される。デイジー（ｄａｉｓｙ）チェーンであることができるカードまたはモジュールの数は、ライン・ドライバまたはレシーバの容量にのみ依存する。速いメモリ・サイクル時間を確実にするために、非常に短い速い立上りパルスが使用される。
【０００６】
例えば、従来のランダム・アクセス・メモリ・システムにおいて、ある時間間隔の間に、ただ１つのビットがバス上で存在できるため、バス速度は、バスの信号設定時間によって主に決定される。結果として、そのようなバスが、ＰＣメモリ・システムにおいて現在達成できる最も速いデータ・レートは、１秒当り２６６メガビットである。通常、そのような従来のＲＡＭシステムにおいて、インピーダンス整合終端は必要とされず、すなわち備えられていない。
【０００７】
さらにより速いバス速度を達成し、同時により大きいメモリ容量を可能にするために、インピーダンス制御されたタイプのバスが採用されなければならない。例えば、ＲＡＭＢＵＳ（登録商標）技術は、メモリ・デバイスが、高速データ・バスによってマザーボード上で全て相互接続された、３つのＲＡＭＢＵＳインライン・メモリ・モジュール（ＲＩＭＭ、ＲＡＭＢＵＳ　Ｉｎｌｉｎｅ　Ｍｅｍｏｒｙ　Ｍｏｄｕｌｅ）カードまで構成される（パッケージされる）メモリ構成を特徴とする。１つまたは複数の終端構成部品が、バスの物理的な端部でマザーボード上に配置される。
【０００８】
オペレーションにおいて、アドレス／データ・ラインは、マザーボード上の駆動回路から出て、メモリ・チェーン内の第１のＲＩＭＭカードに入る。これらの同じアドレス／データ・ラインは、完全な第２の組の接続を介してＲＩＭＭから出なければならない。このルーティングは、ドライバ・ラインがドライバ・ラインの終端に達する前に、第２および第３のＲＩＭＭモジュールを介して継続する。このメモリ／バス構成は、比較的長いバスを介する、メモリ・コントローラとデータ蓄積デバイスとの間の非常に速いトランジット信号の伝送を可能にする。これらのバスは、多数のビットが、バスの各ラインに同時に下流側へ伝播することを可能にし、それによって、１秒当り８００メガビットのアクセス・データ・レートを達成する。さらにより速いバス・レートが、将来可能になるであろう。
【０００９】
そのようなバスの１つの重要な特徴は、信号伝播経路の実効インピーダンスが、十分に制御されることである。バスの１つの端部は、信号忠実度および信号完全性を維持するために、バスの特性インピーダンスで終端される。
【００１０】
そのようなバスを採用するシステムにおいて、駆動信号の振幅は、一般に従来のデジタル信号の振幅よりもはるかに小さい。これは、デバイスの駆動強度（ｄｖ／ｄｔ）に関する制限のためである。
【００１１】
上述のような要因は、そのようなメモリ・バスの信頼性のあるオペレーションを、バスに沿った相互接続のインピーダンス制御に非常に依存させる。信号伝送経路に沿ったインピーダンスの不整合は、信号劣化の結果になり、信号劣化は、次にデータ伝送におけるエラーを導く可能性がある。同時に、全ての信号ビットおよびクロック中の正確なタイミング維持は、同様に信頼性があるデータ伝送に対して決定的である。この理由のため、クロックに対する信号の遅延誤差（クロックに対するスキュー）を最小化することが、そのようなバスに関して他の重要な要件である。
【００１２】
２５６ＭＢまたは２８８ＭＢの容量を有するＲＡＭＢＵＳメモリ・デバイスの最近の世代は、それらより低い容量の以前のパッケージよりも狭いパッケージにある。この低減は、ＲＩＭＭカード上のメモリ・デバイスの密度増加に潜在的に役立つことができる。しかし実際には、デバイスの相互接続ために必要であるだけではなく、信号完全性を、ＲＩＭＭカードを通してだけではなくメモリ・システム全体を通しても維持するために、相互接続（すなわち、プリント回路トレース）が適切な電気特性を有することを確実にするために、余分な空間が必要である。
【００１３】
本発明は、２５６ＭＢおよび２８８ＭＢデバイスを使用する従来技術のメモリ・システムに対して、密度および製造性における改善を可能にする。密度におけるこの改善は、カードの物理的なサイズを低減するために、必要なＲＩＭＭカードの数を低減することを可能にすることができる、所定のカード上のメモリ・デバイス数を増加するために、または、ＲＩＭＭカード上に直接終端を組み込むために使用されることができる。これらの利点を、特定の要件に合うように組み合わせることも可能である。
【００１４】
製造性の観点から、従来技術の両面メモリ・カードで必要な、ミラーＩ／Ｏ接続を有するメモリ・デバイスを使用する代わりに、カードの両側に同じメモリ・デバイスを使用することが可能である。これは、チップ供給を管理する上で重要な利点を提供する。
【００１５】
従来技術のメモリ・システム構成は、一般に、メモリ・コントローラ、クロック・ドライバ、およびバス終端からなり、これらは全て、コントローラと終端との間の３つまでのメモリ・スロットを有するマザーボード上に搭載される。データ信号は、データ信号が終端に到達する前に、各モジュール、および合計で６個のエッジ・コネクタを通過しなければならない。その構成のため、現在のエッジ・コネクタは、インピーダンスの不整合とクロストークを引き起こし、これは、信号品質を劣化させ、信号チャネルの性能を制限する。
【００１６】
メモリ・モジュール自体上に終端を含むことは、また、いくつかのタイプの性能改善を提供する。第１に、必要な単一のコンタクトの組だけが使用されるため（すなわち、モジュールから出るバス・ラインを有する必要がない）、単一のカードまたはモジュール上のより多いメモリ数であっても、追加のコンタクト容量を処理する能力に使うことができる。必要なコンタクトのほぼ半分を除くことによって、チップのより多い数であっても（例えば、６４個のチップ）、単一のカード上にパッケージされることができる。
【００１７】
より多いメモリが、従来可能であったよりも、駆動回路に物理的にかなり近く単一のカード上に配置されることができるため、バス経路の全体長さはかなり低減される。出口コンタクト（ｅｘｉｔ　ｃｏｎｔａｃｔ）を通る信号の余分な通過が除かれるため、より多くの改善が得られる。メモリ・モジュールと従来技術の外部端末抵抗器との間のバス経路の部分もまた、除かれる。
【００１８】
加えて、本願の構成は、メモリ・モジュールおよびマザーボードの両方の、構成の複雑性および製造コストを低減することができる。１つから３つのメモリ・モジュールを有するメモリ・システムに関して、最後のモジュールとして終端されたモジュールを使用することは、最大のシステム性能を達成することに役立つ。
【００１９】
したがって、メモリ・カード上に支持された両面メモリ・チップを有する、大容量高密度メモリ・カードを提供することが、本発明の目的である。
【００２０】
２つのサイド構成のために一般に２つ必要であった代わりに、単一のメモリ・チップ部分数だけを必要とする、大容量高密度メモリ・モジュールを提供することが、本発明の追加の目的である。
【００２１】
高い電気的完全性を有する、大容量高密度メモリ・モジュールを提供することが、本発明の追加の目的である。
【００２２】
メモリ・モジュール自体上に備えられたバス終端を有する、大容量高密度メモリ・モジュールを提供することが、本発明の他の目的である。
【００２３】
本発明のさらなる目的は、データ経路長さを動作可能に低減できる高密度メモリ・モジュールを提供することであり、それによって、高速デジタル・コンピュータなどにおいて、ドライバの電気的要件を容易することに役立つ。
【００２４】
（発明の概要）
本発明は、改善されたメモリ・デバイス密度および改善された製造性を有し、また高速のインピーダンス制御されたメモリ・バスとともに使用するための、メモリ・モジュール上に直接搭載された任意のバス終端を有する、両面メモリ・モジュールを提供する。同じメモリ・デバイスを、従来技術の両面メモリ・カード上として第２の側上にミラーＩ／Ｏ接続を有するメモリ・デバイスを必要とする代わりに、カードの両側に使用することをまた可能にする。メモリ・モジュールは、良好な信号完全性を維持しながら、メモリ・モジュールに直接取り付けられた、詰め込まれていないまたは詰め込まれたメモリ・チップを、安価なプリント回路ボード・ラインの幅および空間を使用して、従来のプリント回路カード上に形成することができる。モジュール上に直接搭載されたバス端末をメモリ・モジュールに使用することは、より以上に信号の品質および完全性を改善し、したがってシステム性能を高める。そのような構成は、バス出口接続の必要性も除くことができ、したがって、モジュール上の追加のメモリ容量を処理するために、開放された接続容量を使用することを可能にする。
【００２５】
本発明を完全に理解することは、詳細な説明とともに添付の図面を参照することによって得られることができる。
【００２６】
（好ましい実施形態の詳細な説明）
概して、本発明は、メモリ・カード上に搭載されたベア・メモリ・チップまたは従来のメモリ・チップ・パッケージから作られる、高密度メモリ・カードまたはモジュールである。任意に、これらのメモリ・カードまたはモジュールは、組み込まれたバス終端を有する。
【００２７】
まず図１を参照する、図１には、従来技術のメモリ・モジュールを含むマルチカード（３カード）メモリ・システム１０の概略図が示されている。従来の２スロットおよび３スロット・ボードは、全てのスロットが使用されていないときでも必要であった、マザーボード１２上の終端を必要とした。
【００２８】
マザーボード１２の一部が、ＲＡＭＢＵＳメモリ・システムの実装に必要な支持回路とともに示されている。Ｄｉｒｅｃｔ　ＲＡＭＢＵＳ　Ｃｌｏｃｋ　Ｇｅｎｅｒａｔｏｒ（ＤＲＣＧ、直接ＲＡＭＢＵＳクロック発生器）回路１４、およびＤｉｒｅｃｔ　ＲＡＭＢＵＳ　ＡＳＩＣ　Ｃｅｌｌ（ＤＲＡＣ、直接ＲＡＭＢＵＳ　ＡＳＩＣセル）１８を含むマスタ・デバイス１６が、マザーボード１２上に実装されている。ＲＡＭＢＵＳチャネル・セグメント２０は、ＤＲＡＣ１８をメモリ・ソケット２２に接続する。ソケット２２は、マザーボード１２に物理的に接続される。ＲＡＭＢＵＳチャネル・セグメント２０接続は、一般に、マザーボード１２の一方の表面または両方の表面上に、プリントされた配線トレース（図示せず）によって作られる。代わりに、初期的にプリントされた配線トレース（図示せず）が、接続にために使用されることができる。ソケット２２は、一般に、ＲＩＭＭカード２４上の対合コンタクト・パッドに係合するように構成された、複数のスプリング式コンタクトを有する。
【００２９】
ＲＡＭＢＵＳチャネル・セグメント２０は、バス入口領域２６でＲＩＭＭカード２４に入り、それから、デバイス接続セグメント２３を介して、ＲＩＭＭカード２４に取り付けられたいくつかの個々のメモリ・デバイス２８ａおよび２８ｂ（図示せず）に接続される。ＲＡＭＢＵＳチャネルは、それから、ＲＡＭＢＵＳチャネル出口領域３０を介してＲＩＭＭカード２４に出て、第１のＲＩＭＭカード２４を出て、マザーボード１２に戻る。追加のプリントされた配線トレースは、ＲＡＭＢＵＳチャネル・セグメント２５を、またマザーボード１２上に第２のソケット３１まで担持する。第２のソケット３１は、第２のＲＩＭＭカード３５を保持する。
【００３０】
ＲＡＭＢＵＳチャネル入口部分３２、一連のメモリ・デバイス２８ａおよび２８ｂ（図示せず）、一連のデバイス接続セグメント３３、およびＲＡＭＢＵＳチャネル出口部分３４は、第２のＲＩＭＭカード３５を構成する。同様に、プリント回路トレースを介して出口部分３４を第３のソケット３６に接続する、ＲＡＭＢＵＳチャネル・セグメント３７、第３のＲＩＭＭカード３８、第３の一連のデバイス接続セグメント３９、ＲＡＭＢＵＳチャネル入口部分４０、およびＲＡＭＢＵＳチャネル出口部分４２は、第３のＲＡＭＢＵＳメモリ・カードを構成する。ＲＡＭＢＵＳチャネル・セグメント４１は、最後に、プリント回路トレースを通過した後、バスの遠回りのルーティングの終わりに終端４４に到達する。抵抗器、ブロック・コンデンサ、および／またはデカップリング・コンデンサなどの終端構成部品４４は、またマザーボード１２上に配置される。
【００３１】
全てのＲＡＭＢＵＳチャネル信号は、終端４４に到達する前に、３つのソケット２２、３１、３６を通過し、３つのＲＩＭＭカード２４、３５、および３８を横切らなければならない。３つのＲＩＭＭカード２４、３５、および３８上の信頼性のあるアクセス・メモリ・デバイス２８ａおよび２８ｂに対するドライバ要件は厳しい。信号劣化は、ＲＡＭＢＵＳチャネルの経路に沿って、特にコネクタ２２、３１、および３６で発生する。加えて、貴重な「実装面積」は、マザーボード１２自体で消費される。
【００３２】
以下に議論される特定の実施形態に関して、メモリ・デバイスは、半導体をプリント回路ボードに取り付けるために今日一般に用いられるアセンブリ技術である、はんだボール・グリッド・アレイを介してプリント回路カードに接続される。当業者には、多くの他のチップ取り付け方法が代わりに用いられてもよいことは明らかである。
【００３３】
図２ａ、図２ｂ、および図２ｃを参照すると、それぞれ、図１に示される第１のＲＩＭＭカード２４の正面図、上面図、および側面図が示されている。ＲＩＭＭカード３５および３８（図１）は、従来技術のＲＩＭＭカード２４と同等であるので、図２ａ、図２ｂ、および図２ｃに示される情報は、ＲＩＭＭカード３５および３８にも同様に適用される。メモリ・デバイス２８ａおよび２８ｂは、カード２４上の任意の様々な物理的構成にあるとみなすことができる。ＲＡＭＢＵＳチャネル・セグメント２０（図１）は、バス入口領域２６でカード２４に入り、それから、デバイス接続セグメント２３を通ってメモリ・デバイス２８ａおよび２８ｂに接続される。次に、ＲＡＭＢＵＳチャネルは、ＲＡＭＢＵＳチャネル出口領域３０を介して第１のＲＩＭＭカード２４を出て、第１のＲＩＭＭカード２４を通過してマザーボード１２（図１）に戻る。
【００３４】
図２ｂは、ＲＩＭＭカード２４の一方側２４ａに配置されたメモリ・デバイス２８ａと、ＲＩＭＭカード２４の反対側２４ｂに配置されたメモリ・デバイス２８ｂとを有する、図２ａに示される従来技術のＲＩＭＭカード２４の上面図である。メモリ・デバイス２８ａと２８ｂとの差異は、メモリ・デバイス２８ｂの入力／出力（Ｉ／Ｏ）接続が、メモリ・デバイス２８ａのＩ／Ｏ接続のミラーである。２つの異なるデバイスのフットプリント（ｆｏｏｔｐｒｉｎｔ）の使用は、両側のメモリ・カード上のデバイスを相互接続するために、配線を相当簡単にする。あいにく、製造業者は、２つの異なるメモリ・デバイス部分数を担持しかつ制御し、またそれぞれを、適切な位置にだけ配置されることを確実にする必要がある。
【００３５】
両面構成はまた、カード２４の第１の側２４ａ上のメモリ・デバイス２８ａの配置が、カード２４の第１の側２４ａ上のデバイス２８ａのピッチ「ｄ」の１／２だけ、第２の側２４ｂ上のメモリ・デバイス２８ｂからオフセットされているパターンにある必要がある。これが、ボール・グリッド・アレイの下のパッド（図示せず）の配置、および効果的にワイヤ接続され、各メモリ・デバイス２８ａと２８ｂとの間のＲＡＭＢＵＳチャネル信号を経路指定するために、ビア間に十分な距離をまだ有するように、プリント回路ボードにおけるビア（図示せず）へのパッドの接続を可能にする。
【００３６】
図２ｃは、第１の側２４ａ上のメモリ・デバイス２８ａ、および第２の側２４ｂ上のメモリ・デバイス２８ｂをまた示す、図２ａのＲＩＭＭカード２４の側面図である。
【００３７】
図３を参照すると、本発明のメモリ・モジュールを有する、マルチ・カード（３カード）メモリ・システム１０が概略的に示されている。マザーボード１２の部分は、ＲＡＭＢＵＳメモリ・システムの実装のために必要な支持回路とともに示されている。直接ＲＡＭＢＵＳクロック発生器（ＤＲＣＧ）回路１４、および直接ＲＡＭＢＵＳ　ＡＳＩＣセル（ＤＲＡＣ）１８を含むマスタ・デバイス１６が、マザーボード１２上に実装される。
【００３８】
ＲＡＭＢＵＳチャネル・セグメント２０は、ＤＲＡＣ１８をメモリ・ソケット２２に接続する。ソケット２２は、マザーボード１２に物理的に接続される。ＲＡＭＢＵＳチャネル・セグメント２０接続は、一般に、マザーボード１２の一方の表面または両方の表面上のプリント配線トレース（図示せず）によって作られる。代わりに、内部プリント配線トレース（図示せず）は、接続のために使用されることができる。ソケット２２は、一般に、第１の新規なＲＩＭＭカード４６上の対合コンタクト・パッドに係合するように構成された、複数のスプリング式コンタクトを有する。
【００３９】
ＲＡＭＢＵＳチャネル・セグメント２０は、バス入口領域４８でＲＩＭＭカード４６に入り、それから、デバイス接続セグメント５０を通してＲＩＭＭカード４６に取り付けられた、いくつかの個々のメモリ・デバイス２８に接続される。ＲＡＭＢＵＳチャネルは、それから、ＲＡＭＢＵＳチャネル出口領域５２を介してＲＩＭＭカード４６を出て、第１のＲＩＭＭカード４６を通って出て、マザーボード１２へ戻る。追加のプリント配線トレースは、ＲＡＭＢＵＳチャネル・セグメント２５を、同様にマザーボード１２上の第２のソケット３１に運ぶ。第２のソケット３１は、第２の新規なＲＩＭＭカード５４を保持する。
【００４０】
同様に、ＲＡＭＢＵＳチャネルは、第２の新規なＲＩＭＭカード５４を出て、ＲＡＭＢＵＳチャネル・セグメント３７を通して最後のＲＩＭＭカード６２に接続され、最後のＲＩＭＭカード６２は、またバス終端６８を含む。終端６８は、一般に、抵抗器、ブロッキング・コンデンサ、および／またはデカップリング・コンデンサなどの構成部品から構成される。従来技術とは異なり、終端６８は、ＲＩＭＭカード６２上に直接搭載され、したがって、ＲＡＭＢＵＳチャネルの出口部分、またはマザーボード１２上のプリント回路トレース（図示せず）が、終端に到達する必要を除く。したがって、完全な追加のコンタクトの組は除かれ、それらを追加のメモリ容量などをアドレスすることを可能にする。さらに、貴重な「実装面積」は、マザーボード１２自体の上に取っておかれる。
【００４１】
図４ａ、図４ｂ、および図４ｃを参照すると、それぞれ、図３に示される第１の新規なＲＩＭＭカード４６の正面図、上面図、および側面図が示されている。第２のＲＩＭＭカード５４（図３）は、第１の新規なＲＩＭＭカード４６と同等であるので、図４ａ、図４ｂ、および図４ｃに示される情報は、同様に第２のＲＩＭＭカード５４に適用される。メモリ・デバイス２８は、ＲＩＭＭカード４６上の任意の様々な物理的構成にあるとみなすことができる。ＲＡＭＢＵＳチャネル・セグメント２０（図３）は、バス入口領域４８でＲＩＭＭカード４６に入り、それから、デバイス接続セグメント５０を通ってメモリ・デバイス２８に接続される。次に、ＲＡＭＢＵＳチャネルは、ＲＡＭＢＵＳチャネル出口領域５２を介して第２のＲＩＭＭカード４６を出て、ＲＩＭＭカード４６を通過してマザーボード１２（図３）に戻る。
【００４２】
図４ｂは、図４ａに示される新規なメモリ・カード４６の上面図である。ＲＩＭＭカード２４（図２ｂ）上のとき、新規なＲＩＭＭカード４６の両側上に配置されたメモリ・デバイスがあるが、主に以下に議論される新規な配線技術のために、同様にいくつかの差異がある。第１に、２つの代わりにただ１つのメモリ・デバイス部分数がある。ミラー・メモリ・デバイスに関する要件は除かれ、したがって、製造業者は、ただ１つのメモリ・デバイス部分数を運びかつ制御する必要がある。同様に、アセンブリ中に悪い構成部品を配置する機会を最小化する。第２に、メモリ・デバイスは、もはやＲＩＭＭカード４６上の一方側から他方側へオフセットされる必要がない。これは、ＲＩＭＭカード４６上のメモリ・デバイス２８の密度の相当な改善を可能にする。この改善は、必要なＲＩＭＭカードの数の低減を可能にできる、カードのサイズを物理的な低減し、所定のカード上のメモリ・デバイスの数を増加することに使用されるか、またはＲＩＭＭカード上に終端を直接組み込む、ＲＩＭＭカード６２（図３）において示される第３の選択肢に使用されることができる。
【００４３】
図４ｃは、図４ａのＲＩＭＭカードの側面図であり、ＲＩＭＭカード４６の両側のメモリ・デバイス２８を同様に示す。
【００４４】
前述したように、高速、大容量メモリ・バスの２つの最も重要な特徴は、信号伝播経路の実効インピーダンスが十分に制御され、バスの一方の端部が、信号忠実度および完全性を維持するために、バスの特性インピーダンスで終端する。
【００４５】
図５を参照すると、インピーダンス制御されたメモリ・カードを通る信号経路の簡単な電気モデル７０は、一連のインダクタ、コンデンサ、および抵抗器として示されることができる。このタイプの電気モデル化は、当業者には十分に知られている。モデルは、本発明の１つの態様を示すために図５に描かれたものと同様に簡単であることができ、またはモデルは、要求される目標あるいは詳細のレベルを達成するために、かなりより複雑なモデルであることもできる。例えば、ビアは、多層プリント回路ボードが、メモリ・カード上の全てのデバイスまたはＩ／Ｏパッドを相互接続することを可能にすることにおける重要な役割を行うが、簡単にするために、ビアはこのモデルには含まれない。伝送ライン・モデルに関して、インダクタは、一般に接地に対してシャントされた直列のコンデンサである。第１のインダクタ−コンデンサの対は、マザーボード上のコネクタのコンタクトに取り付けられた、メモリ・カード上のパッド７２のインピーダンスを示すことができる。次の対は、パッド７２をメモリ・デバイス７６に接続するプリント回路トレース７４のインピーダンスを示すことができる。
【００４６】
メモリ・デバイス７６を示す簡単なモデルは、コンデンサ８２を有する２つのインダクタ７８および８０である、３つの要素から構成される。これは、一般に高周波数で駆動される半導体で一般に用いられるように、デカップリング・コンデンサ８４が続くことができる。追加の対は、メモリ・デバイス７６間、または端部メモリ・デバイスと終端８８との間のプリント回路トレース８６のインピーダンスを示すことができる。本発明によるメモリ・システムにおいて、一般的なシステム・インピーダンスは２８オームである。
【００４７】
メモリ・デバイス７６に関する電気モデル（図５）を特に参照すると、プリント回路トレースのインピーダンスおよびビア間の長さは、メモリ・デバイス７６の寄生入力キャパシタンス８２を補償するために、必要な整合システムの重要な部分である。モデルは実際には、直列のインダクタ７８および８０が、有効な２８オームのライン・インピーダンスを通るよりも大きいサージ・インピーダンスを有する伝送ラインである。簡単なローパス・フィルタ回路であるビア間ライン・インピーダンスを増加することは、ほぼ必要なフィルタ・ランプ・インダクタンスである、単位長さ当りの過剰なインダクタンスの結果になる。ライン・インピーダンスが大きくなると、単位長さ当りの過剰なインピーダンスが大きくなる。
【００４８】
ビア間の自然な距離にプリント回路トレースの長さを設定すること、および必要な過剰インダクタンスを達成するために必要な値にこのトレースのインピーダンスを調整することが好ましい。実際には、長いライン要件を備えるシングルサイド・メモリ・カード構成は、この構成方法を許容することができるが、両面メモリ・カードはできない。
【００４９】
ライン・インピーダンスに対する第１の制限は、常に、所定の一連のプリント回路ボード設計ルールに関する最小の許容可能なライン幅である。今日、これは、一般的に０．１ｍｍすなわち約０．００４インチである。プリント回路ボード製造で用いられる一般的なエポキシ・ガラス・ベースの材料の誘電率（例えば、ＦＲ４）とともに使用される、一般的なボード・クロス・セクションの組み合わせは、伝送ライン・インピーダンスを、最大約５３オームに制限する。この制限のため、過剰インダクタンス要件は、より長いプリント回路ライン長さを介してのみ達成されることができる。
【００５０】
上述したように、プリント回路ラインの高度な電気的完全性（最小のクロストークおよびインピーダンス変動）を維持することは、高い優先度である。通常のアプローチは、インピーダンスおよびクロストークを制御するために、単に、十分に大きな回転半径を用いてトレースをミアンダにする（ｍｅａｎｄｅｒ）こと、および同様に高速信号を搬送する隣接するプリント回路ラインの十分な距離を維持することである。特にＲＡＭＢＵＳ２５６ＭＢまたは２８８ＭＢのＲＤＲＡＭチップなどの非常に高密度のメモリ・デバイスである、両面メモリ・カードに関するレイアウトは、単純にミアンダにするためには十分な空間を有していない。ＲＤＲＡＭチップの前の世代と比較すると、２５６ＭＢおよび２８８ＭＢチップの幅は、より狭い。このより狭いピッチは、より古い世代のチップと比べてメモリ・カード上の非常により高いメモリ・デバイスの密度を明らかに可能にするために、このより狭いピッチは非常に望ましい。
【００５１】
プリント回路トレースを囲む適切な空間を有する単純にミアンダにするために、十分な空間を備えていない解決方法が、図６に示される。図６の回路は、デバイス接続セグメント５０、５８、または６６（図３）のセクション９０を代表する。ビア９２は、プリント回路トレース９４を、デバイス接続セグメント５０、５８、または６６の残りに接続する。解決方法は、所定の一連のプリント回路ボード設計ルールを可能にする、最小の導体幅および空間を用いて、トレース９４を蛇行させるまたは折り曲げることである。これは、一般的に、０．００４インチ幅の導体であり、０．００４または０．００５インチ幅の空間である。
【００５２】
この技術は、ライン・インピーダンスに影響を与え、位相分散を引き起こすため、以前には実行されなかった。中間セクション９６のインピーダンスは、電気的なデカップリングのために、２つの外側セクション９８のインピーダンスよりも低い。しかし、この作用は十分に理解され、正確にモデル化され、考慮することができる。この技術は、マイクロ波適用において従来使用され、ＩＲＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｍｉｃｒｏｗａｖｅ　Ｔｈｅｏｒｙ　ａｎｄ　Ｔｅｃｈｎｉｑｕｅｓの１９５８年４月の、Ｂ．Ｍ．Ｓｃｈｉｆｆｍａｎによる、「Ａ　Ｎｅｗ　Ｃｌａｓｓ　ｏｆ　Ｂｒｏａｄ−Ｂａｎｄ　Ｍｉｃｒｏｗａｖｅ　９０−Ｄｅｇｒｅｅ　Ｐｈａｓｅ　Ｓｈｉｆｔｅｒｓ（新たなクラスの広帯域マイクロ波９０度位相シフタ）」に記載されている。プリント回路トレースのこのセクションに関する設計基準を決定することができ、必要な正確な過剰インダクタンスを達成するプリント回路トレースに必要な折り曲げ長さを確立することができる。
【００５３】
必要な従来技術の両面メモリ・カードとして、ミラーＩ／Ｏ接続を備えるメモリ・デバイスを用いる代わりに、カードの両側上の同じメモリ・デバイスを使用することが可能である。これは、チップ供給の管理において相当な利点を提供する。記載された技術は、以下に記載するように、カード上に直接終端を含むメモリ・カードに適用されることもできる。
【００５４】
図７ａ、図７ｂ、および図７ｃを参照すると、それぞれ、図３に示されるカード上の終端を有するＲＩＭＭカード６２の正面図、上面図、および側面図が示されている。メモリ・デバイス２８は、ＲＩＭＭカード６２上の任意の様々な物理的構成にあるとみなすことができる。ＲＡＭＢＵＳチャネル・セグメント３７（図３）は、バス入口領域６４でＲＩＭＭカード６２に入り、それから、デバイス接続セグメント６６を通ってメモリ・デバイス２８に接続される。ＲＡＭＢＵＳチャネルの端部の終端６８は、ＲＩＭＭカード６２上に直接搭載され、したがって、それぞれ従来技術のＲＩＭＭカード２４、３５、および３８（図１）上のＲＡＭＢＵＳチャネル３０、３４、および４２の出口部分の必要性を除き、および、それぞれ新規なＲＩＭＭカード４６および５４上のＲＡＭＢＵＳチャネル５２および６０の出口部分を除く。完全な追加の一組のコンタクトは、同様に除かれる。
【００５５】
図７ｂは、図７ａ示される新規なメモリ・カードの上面図である。新規なＲＩＭＭカード４６および５４（図３）上のように、メモリ・デバイス２８は、ただ１つのメモリ・デバイス部分数を用いて、ＲＩＭＭカード６２の両側に配置される。再び、メモリ・デバイスは、カードの一方の側から他方の側へオフセットされる必要がない。ＲＩＭＭカード６２上のメモリ・デバイス２８の密度のこの重要な改善は、終端６８がカードの上に存在することを可能にし、さらに、カードのサイズの低減、および／または所定のカード上のメモリ・デバイスの数の増加とを可能にする。メモリ・カード上に直接終端を組み込む利点は、同時継続米国出願第＿＿（ＨＣＤ−２０４）、および第０９／４６１０６９号により詳細に記載されている。上述のように、そのような大容量で高密度のメモリ・デバイスを使用して、コンピュータ・システムに必要な全てのメモリを、図３に記載される３つのメモリ・カード実装の代わりに、２つのメモリ・カード上に、または１つのメモリ・カード上にさえも含まれることができる。これは、また、同時継続米国出願第＿＿（ＨＣＤ−２０４）、および第０９／４６１０６９号により詳細に記載されている。
【００５６】
図７ｃは、ＲＩＭＭカード６２の両側上にメモリ・デバイス２８を同様に示す、図７ａのＲＩＭＭカードの側面図である。
【００５７】
ＲＡＭＢＵＳベースのメモリ・モジュールが、開示の目的で選択されたが、本発明の例によって教示される原理は、Ｍｉｃｒｏｎ　ＴｅｃｈｎｏｌｏｇｙからのＤｏｕｂｌｅ　Ｄａｔａ　Ｒａｔｅ（ＤＤＲ）ＳＤＲＡＭなどの、他の高速メモリ・モジュールだけに適用されることができるだけでなく、限定されるものではない、マイクロプロセッサ・ベースの、デジタル信号プロセッサ・ベースの、および通信ベースの適用およびサブシステムを含む、高速および高性能を必要とする多くの他の適用のための様々な電子パッケージング構造に対して、同様に容易に適用されることが可能である。
【００５８】
さらに、前面側と背面側との両方にデバイスを備えるモジュールは、開示の目的で選択されたが、本発明の例によって教示される原理は、片側だけにデバイスを有する構造に適用されることもできる。これは、デバイスがより大きくなり、相互接続の密度が増加すると、より有利になることができる。
【００５９】
特定のオペレーティング要件および環境に適合するように変えられた他の修正および変更は、当業者には明らかであるので、本発明は、本開示の目的に対して選択された例に限定されると考慮されず、本発明の真の精神および範囲から逸脱することなく、全ての変更および修正を含む。
【００６０】
このように本発明が記載され、本明細書で保護されるべきものは、請求の範囲に示される。
【図面の簡単な説明】
【図１】マザーボード上にバス終端を有する従来技術のマルチカード・メモリ構成の概略図である。
【図２ａ】図１に示される従来技術のメモリ・カードの正面図である。
【図２ｂ】図２ａに示される従来技術のメモリ・カードの上面図である。
【図２ｃ】図２ａに示される従来技術のメモリ・カードの側面図である。
【図３】最後のメモリ・モジュール上にバス終端を含む、本発明のマルチカード・メモリ構成の概略図である。
【図４ａ】図３に示される本発明のメモリ・カードの正面図である。
【図４ｂ】図４ａに示される本発明のメモリ・カードの上面図である。
【図４ｃ】図４ａに示される本発明のメモリ・カードの側面図である。
【図５】高速メモリ・カードの簡単な電気モデルである。
【図６】両側にデバイスを有するメモリ・カードの全体の信号完全性を改善するために、新規な技術を組み込んだプリント回路トレースのセクションを示す。
【図７ａ】図３における本発明の自己終端するメモリ・カードの正面平面図である。
【図７ｂ】図７ａに示される本発明の自己終端するメモリ・カードの上面図である。
【国際公開パンフレット】
2004507008.tif 000003
2004507008.tif 000004
2004507008.tif 000005
2004507008.tif 000006
2004507008.tif 000007
2004507008.tif 000008
2004507008.tif 000009
2004507008.tif 000010
2004507008.tif 000011
2004507008.tif 000012
2004507008.tif 000013
2004507008.tif 000014
2004507008.tif 000015
2004507008.tif 000016
2004507008.tif 000017
2004507008.tif 000018
2004507008.tif 000019
2004507008.tif 000020
2004507008.tif 000021
2004507008.tif 000022
2004507008.tif 000023
2004507008.tif 000024
2004507008.tif 000025
2004507008.tif 000026
2004507008.tif 000027
2004507008.tif 000028
2004507008.tif 000029
2004507008.tif 000030
2004507008.tif 000031
2004507008.tif 000032
2004507008.tif 000033
2004507008.tif 000034
2004507008.tif 000035
2004507008.tif 000036
2004507008.tif 000037
【国際調査報告】
2004507008.tif 000038