(57)【要約】【課題】双安定性電気デバイスを提供する。【解決手段】双安定体（５２）と高導電率物質（５４）を採用した双安定電気デバイス（５０）。充分な量の高導電率物質（５４）が双安定体（５２）に含有されていて、電圧を印加すること（６０）によって低抵抗状態と高抵抗状態の間で双安定性がもたらされる。【選択図】図３
2004513513.tif 000002
【特許請求の範囲】
【請求項１】
低抵抗状態と高抵抗状態の間で転換可能な双安定電気デバイスであって、
前記低抵抗状態と前記高抵抗状態の間で電気的に転換可能な双安定体であって、第一電極位置を画成する第一面及び第二電極位置を画成する第二面を有するとともに、低導電率の有機物質及び充分な量の高導電率の物質を含有して、電圧の印加によって前記低抵抗状態と前記高抵抗状態の間で転換する双安定体と、
前記第一電極位置で前記双安定体に取り付けられた第一電極と、
前記第二電極位置で前記双安定体に取り付けられた第二電極と
を備えてなる双安定電気デバイス。
【請求項２】
請求項１に記載の双安定電気デバイスにおいて、
前記高導電率物質が、前記双安定体内に配置された高導電率物質の一つ又は複数の層として設けられている
ことを特徴とする双安定電気デバイス。
【請求項３】
請求項１に記載の双安定電気デバイスにおいて、
前記高導電率物質が、前記双安定体の全体にわたって分散されている
ことを特徴とする双安定電気デバイス。
【請求項４】
請求項１に記載の双安定電気デバイスにおいて、
前記低導電率有機物質が、有機半導体及び有機絶縁体からなる群から選択される
ことを特徴とする双安定電気デバイス。
【請求項５】
請求項１に記載の双安定電気デバイスにおいて、
前記高導電率物質が、金属、金属酸化物、導電性ポリマー及び有機導電体からなる群から選択される
ことを特徴とする双安定電気デバイス。
【請求項６】
請求項３に記載の双安定電気デバイスにおいて、
前記双安定体が、前記高導電率物質と低導電率物質の蒸気を一緒に凝縮させて前記双安定体を形成させることによって形成される
ことを特徴とする双安定電気デバイス。
【請求項７】
請求項１に記載の双安定電気デバイスにおいて、
前記双安定体が、互いに反対側に前記第一電極位置及び前記第二電極位置を有する双安定層の形状である
ことを特徴とする双安定電気デバイス。
【請求項８】
請求項７に記載の双安定電気デバイスにおいて、
前記双安定層が、第一及び第二の低導電率層の間に挟み込まれた高導電率層を含んでいて、前記第一電極位置が前記第一の低導電率層上に配置され、前記第二電極位置が前記第二の低導電率層上に配置されている
ことを特徴とする双安定電気デバイス。
【請求項９】
請求項２に記載の双安定電気デバイスにおいて、
前記高導電率層が、金属、導電性ポリマー及び有機導電体からなる群から選択される高導電率物質を含有している
ことを特徴とする双安定電気デバイス。
【請求項１０】
請求項２に記載の双安定電気デバイスにおいて、
前記低導電率物質が、有機半導体及び有機絶縁体からなる群から選択される
ことを特徴とする双安定電気デバイス。
【請求項１１】
請求項３に記載の双安定電気デバイスにおいて、
前記高導電率物質がナノ粒子の形態である
ことを特徴とする双安定電気デバイス。
【請求項１２】
請求項１に記載の双安定電気デバイスであって、
さらに、前記第一電極又は第二電極のうちの少なくとも一方に接続されたダイオードを備えている
ことを特徴とする双安定電気デバイス。
【請求項１３】
請求項７に記載の双安定電気デバイスにおいて、
前記ダイオードが発光ダイオードである
ことを特徴とする双安定電気デバイス。
【請求項１４】
請求項１に記載の双安定デバイスの第一電極と第二電極の間に充分な電圧を印加して、前記デバイスを前記高抵抗状態と前記低抵抗状態の間で転換させるステップ
を含んでなる方法。
【請求項１５】
低電気抵抗状態と高電気抵抗状態の間で電気的に転換可能な双安定体であって、第一電極位置を画成する第一面及び第二電極位置を画成する第二面を有するとともに、低導電率の有機物質及び充分な量の高導電率の物質を含有して、電圧の印加によって前記低抵抗状態と前記高抵抗状態の間を転換する双安定体と、
前記第一電極位置で前記双安定体に取り付けられた第一電極と、
前記第二電極位置で前記双安定体に取り付けられた第二電極と
前記双安定体に電圧を印加して、前記双安定体に前記低電気抵抗状態と高電気抵抗状態の間を転換させるためのメモリ入力素子と、
前記双安定体が、前記低電気抵抗状態にあるか前記高電気抵抗状態にあるかを表示するメモリ読み出し素子と
を備えてなるメモリデバイス。
【請求項１６】
請求項１５に記載のメモリデバイスにおいて、
前記メモリ読み出し素子が発光ダイオードである
ことを特徴とするメモリデバイス。
【請求項１７】
請求項１５に記載のメモリデバイスにおいて、
前記高導電率物質が、前記双安定体内に配置された高導電率物質の一つ又は複数の層として設けられている
ことを特徴とするメモリデバイス。
【請求項１８】
請求項１５に記載のメモリデバイスにおいて、
前記高導電率物質が、前記双安定体の全体にわたって分散されている
ことを特徴とするメモリデバイス。
【請求項１９】
請求項１５に記載のメモリデバイスにおいて、
前記低導電率有機物質が、有機半導体及び有機絶縁体からなる群から選択される
ことを特徴とするメモリデバイス。
【請求項２０】
請求項１５に記載のメモリデバイスにおいて、
前記高導電率物質が、金属、金属酸化物、導電性ポリマー及び有機導電体からなる群から選択される
ことを特徴とするメモリデバイス。
【請求項２１】
請求項１５に記載のメモリデバイスにおいて、
前記双安定体が、前記高導電率物質と低導電率物質の蒸気を一緒に凝縮させて前記双安定体を形成させることによって形成される
ことを特徴とするメモリデバイス。
【請求項２２】
請求項１５に記載のメモリデバイスにおいて、
前記双安定体が、互いに反対側に前記第一電極位置及び前記第二電極位置を有する双安定層の形状である
ことを特徴とするメモリデバイス。
【請求項２３】
請求項２２に記載のメモリデバイスにおいて、
前記双安定層が、第一及び第二の低導電率層の間に挟み込まれた高導電率層を含んでいて、前記第一電極位置が前記第一の低導電率層上に配置され、前記第二電極位置が前記第二の低導電率層上に配置されている
ことを特徴とするメモリデバイス。
【請求項２４】
請求項１７に記載のメモリデバイスにおいて、
前記高導電率層が、金属、導電性ポリマー及び有機導電体からなる群から選択される高導電率物質を含有している
ことを特徴とするメモリデバイス。
【請求項２５】
請求項１７に記載のメモリデバイスにおいて、
前記低導電率物質が、有機半導体及び有機絶縁体からなる群から選択される
ことを特徴とするメモリデバイス。
【請求項２６】
請求項１８に記載のメモリデバイスにおいて、
前記高導電率物質がナノ粒子の形態である
ことを特徴とするメモリデバイス。
【請求項２７】
請求項１５に記載のメモリデバイスを作動させる方法であって、
前記メモリデバイスの前記第一電極と前記第二電極の間に十分な電圧を印加して、前記双安定体を前記高抵抗状態と前記低抵抗状態の間で転換させるステップを含んでなる方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、概して電子メモリセル及びスイッチに関する。さらに詳しくは、この発明は、双安定の電気的挙動を呈する記憶素子を利用する電子的メモリデバイスに関する。
【０００２】
この発明は、米国海軍研究局（ｔｈｅ Ｏｆｆｉｃｅ ｏｆ Ｎａｖａｌ Ｒｅｓｅａｒｃｈ）から与えられた助成番号：Ｎ０００１４−９８−１−０４８４号の下で米国政府の援助によってなされたものである。米国政府は、この発明について一定の権利を有している。
【０００３】
【従来の技術】
この発明の背景を説明しかつこの発明の実施に関する追加の詳細事項を提供するため、この明細書に引用する刊行物その他の参照資料は、この明細書に援用するものである。便宜上、それら参照資料は、後記の文献目録に番号を付けて特定してある。
【０００４】
多くの電子的記憶装置及び切換え装置は、典型的には、電圧又は他のタイプの書込み入力をこれらの装置に加えることによって、高インピーダンス状態と低インピーダンス状態の間で転換可能なある種の双安定素子を採用している。このスレッショルド切換現象及び記憶現象は、有機及び無機の薄膜半導体物質において立証されている。例えば、この現象は、アモルファスカルコゲニド半導体（１）、アモルファスシリコン（２）、有機物質（３）及びＺｎＳｅ−Ｇｅヘテロ構造体（４）の薄膜に観察されている。
【０００５】
上記物質は、不揮発性メモリの潜在的候補として提案されている。電気的双安定性の機構は、トラップの電界イオン化と衝撃イオン化などのプロセスに起因しているが、カルコゲニド半導体の場合、それらプロセスは無定形相から結晶相への変化に関わっている。また、強誘電性のＢａＴｉＯ３又は（Ｐｂ１−ｙＬａｙ）（Ｚｒ１−ｘ）Ｏ３ベースのヘテロ構造体の漏れ電流における類似のメモリ効果も報告され、そして自発分極スイッチングによるバンドベンディング（ｂａｎｄ ｂｅｎｄｉｎｇ）の観点から考察されている。電気的スイッチング及びメモリ現象は、Ｃｕ−ＴＣＮＱ［５，６］などの有機電荷移動錯体でも観察されている。
【０００６】
多数の機能性有機物質が、電界効果型トランジスタ（７）、レーザ（８）、メモリ（９，１０）及び発光ダイオードと発光トライオード（１１，特許１）に使用される可能性があるので、近年、ますます注目を集めている。電界発光ポリマーは、ディスプレイの用途に使用すべく研究されている機能性有機物質のうちの一つである。ディスプレイの用途に加えて、メモリ効果を得るために、電界発光ポリマーに、高い双極子モーメントの分子がドープされている（１２）。このメモリ効果は、電界発光ポリマーの側鎖に結合された双極性の基（ｄｉｐｏｌｅ ｇｒｏｕｐｓ）が、スレッショルドバイアス電圧の印加により回転するときに観察される。あいにく、前記双極性基の回転は、比較的長い時間がかかる。また、電界発光ポリマーにドーピングを行うと、そのドープされた電界発光ポリマーの電界発光性が低下する。
【０００７】
電子アドレス指定装置すなわち電子理論装置は、現在、結晶ケイ素などの無機物質で製造されている。これらの無機物質装置は、技術的にかつ商業的にも成功しているが、複雑な構造と高い製造コストを含む多くの欠点を持っている。揮発性の半導体メモリ装置の場合、その回路系は、記憶された情報を維持するために電流を絶えず供給されていなければならない。その結果、発熱及び電力消費量の増大が起こる。不揮発性半導体装置の場合、この問題はない。しかし、不揮発性半導体装置は、回路の設計が非常に複雑である結果として、データの記憶容量が小さくなり、そしてひいてはコストが高くなるという欠点がある。
【０００８】
半導体物質に基づいたメモリチップに対して、数多くの異なるアーキテクチャが提供されている。これらの構造は、異なるタスクについて特異化する傾向を反映している。一平面内のメモリ位置をマトリックスアドレス指定する方法は、電気的アドレス指定するのに妥当な数のラインを使用しながら、多数のアクセス可能なメモリ位置を確保する簡単でかつ効果的な方法である。各方向にｎ個のラインを有する方形のグリッド内では、メモリ位置の数はｎ２である。これは基本的な原理であり、現在、多くの固体半導体メモリにおいて実施されている。これらのタイプのシステムの場合、各メモリ位置は、外部と交信する専用の電子回路を備えていなければならない。このような交信は、典型的には電荷貯蔵ユニットであるところの揮発性又は不揮発性の記憶素子はもちろんのこと、グリッドの交差する点を介して達成される。この種のマトリックスフォーマットにおける有機物メモリは、前に、電荷移動有機錯体を使用することによって実証されている。しかしながら、このような有機物メモリは、各記憶素子をアドレス指定するのにトランジスタのスイッチを必要とするので、非常に複雑なデバイス構造になる。
【０００９】
【特許文献１】
Ｙ． Ｙａｎｇ ｅｔ．ａｌ．， Ｕ．Ｓ． Ｐａｔｅｎｔ Ｎｏ． ５，５６３，４２４， Ｏｃｔｏｂｅｒ ８， １９９６．
【００１０】
【非特許文献１】
Ｊ．Ｆ． Ｄｅｗａｌｄ， Ａ．Ｄ． Ｐｅａｒｓｏｎ， Ｗ．Ｒ． Ｎｏｒｔｈｏｖｅｒ， ａｎｄ Ｗ．Ｆ． Ｐｅｃｋ， Ｊｒ．， Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃ．， １０９， ２４３ｃ （１９６２）． ”Ｓｅｍｉ−ｃｏｎｄｕｃｔｉｎｇ ｇｌａｓｓｅｓ”
【００１１】
【非特許文献２】
Ｏｖｓｈｉｎｓｋｙ， Ｓ．Ｒ． Ｌｏｃａｌｉｚｅｄ ｓｔａｔｅｓ ｉｎ ｔｈｅ ｇａｐ ｏｆ ａｍｏｒｐｈｏｕｓ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ． Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．， ｖｏｌ．３６ （ｎｏ．２４）， １４ Ｊｕｎｅ １９７６， ｐ．１４６９−７２．
【００１２】
【非特許文献３】
Ｙｕ， Ｇ． Ｋｒｉｇｅｒ， Ｎ．Ｆ． Ｙｕｄａｎｏｖ， Ｉ．Ｋ．， Ｉｇｕｍｅｎｏｖ， ａｎｄ Ｓ．Ｂ． Ｖａｓｈｃｈｅｎｋｏ， Ｊ． Ｓｔｒｕｃｔ． Ｃｈｅｍ．， ３４ （１９９３）． ”Ｓｔｕｄｙ ｏｆ ｔｅｓｔ ｓｔｒｕｃｔｕｒｅｓ ｏｆ ａ ｍｏｌｅｃｕｌａｒ ｍｅｍｏｒｙ ｅｌｅｍｅｎｔ”
【００１３】
【非特許文献４】
Ｈ．Ｊ． Ｈｏｖｅｌ ａｎｄ Ｊ．Ｊ． Ｕｒｇｅｌｌ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４２， ５０７６ （１９７１）． ”Ｓｗｉｔｃｈｉｎｇ ａｎｄ ｍｅｍｏｒｙ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＺｎＳｅ−Ｇｅ ｈｅｔｅｒｏｊｕｎｃｔｉｏｎｓ”
【００１４】
【非特許文献５】
Ｒ． Ｋｕｍａｉ， Ｙ． Ｏｋｉｍｏｔｏ ａｎｄ Ｙ． Ｔｏｋｕｄａ， Ｓｃｉｅｎｃｅ， ２８４， １６４５（１９９９）． ”Ｃｕｒｒｅｎｔ−ｉｎｄｕｃｅｄ ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ ｔｒａｎｓｉｔｉｏｎ ａｎｄ ｐａｔｔｅｒｎ ｆｏｒｍａｔｉｏｎ ｉｎ ａｎ ｏｒｇａｎｉｃ ｃｈａｒｇｅ−ｔｒａｎｓｆｅｒ ｃｏｍｐｌｅｘ”
【００１５】
【非特許文献６】
Ｒ．Ｓ． Ｐｏｔｅｍｂｅｒ， Ｔ．Ｏ． Ｐｏｅｈｉｅｒ ａｎｄ Ｄ．Ｏ． Ｃｏｗａｎ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ３４， ４０７ （１９７９）． ”Ｅｌｅｃｔｒｉｃａｌ ｓｗｉｔｃｈｉｎｇ ａｎｄ ｍｅｍｏｒｙ ｐｈｅｎｏｍｅｎａ ｉｎ Ｃｕ−ＴＣＮＱ ｔｈｉｎ ｆｉｌｍｓ”
【００１６】
【非特許文献７】
Ｆ． Ｇａｒｎｉｅｒ， Ｒ． Ｈａｊｌａｏｕｉ， Ａ． Ｙａｓｓａｒ， ａｎｄ Ｐ． Ｓｈｉｒａｋａｗａ， Ｓｃｉｅｎｃｅ ２６５， １６８４ （１９９４）
【００１７】
【非特許文献８】
Ｆ． Ｈｉｄｅ， Ｍ．Ａ． Ｄｉａｚ−Ｇａｒｃｉａ， Ｂ．Ｊ． Ｓｃｈｗａｒｔｓ， Ｍ．Ｒ．Ａ． Ａｎｄｅｒｓｓｏｎ， Ｑ． Ｐｅｉ， ａｎｄ Ａ．Ｊ． Ｈｅｅｇｅｒ， Ｓｃｉｅｎｃｅ ２７３， １８８３ （１９９７）．
【００１８】
【非特許文献９】
Ｒ． Ｋｕｍａｉ， Ｙ． Ｏｋｉｍｏｔｏ ａｎｄ Ｙ． Ｔｏｋｕｄａ， Ｓｃｉｅｎｃｅ， ２８４， １６４５（１９９９）．
【００１９】
【非特許文献１０】
Ｗ． Ｆｕｊｉｔａ， ａｎｄ Ｋ． Ａｗａｇａ， Ｓｃｉｅｎｃｅ ２８６， ２６１ （１９９９）．
【００２０】
【非特許文献１１】
Ｊ．Ｈ． Ｂｕｒｒｏｕｇｈｅｓ， Ｄ．Ｄ．Ｃ． Ｂｒａｄｌｅｙ， Ａ．Ｒ． Ｂｒｏｗｎ， Ｒ．Ｎ． Ｍａｒｋｓ， Ｋ． Ｍａｃｋａｙ， Ｒ．Ｈ． Ｆｒｉｅｎｄ， Ｐ．Ｌ． Ｂｕｒｎ， ａｎｄ Ａ．Ｂ． Ｈｏｌｍｅｓ， Ｎａｔｕｒｅ， ３４７， ５３９ （１９９０）．
【００２１】
【非特許文献１２】
Ｔ． Ｙａｍａｄａ， Ｄ． Ｚｏｕ， Ｈ． Ｊｅｏｎｇ， Ｙ Ａｋａｋｉ， ａｎｄ Ｔ． Ｔｓｕｔｓｕｉ， Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ， １１１−１１２， ２７３ （２０００）．
【００２２】
【非特許文献１３】
Ｊ． Ｌｉｕ， Ｙ． Ｓｈｉ， Ｌ．Ｐ． Ｍａ， ａｎｄ Ｙ． Ｙａｎｇ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８８， ６０５ （２０００）．
【００２３】
【非特許文献１４】
Ｙ． Ｈａｍａｄａ， Ｃ． Ａｄａｃｈｉ， Ｔ． Ｔｓｕｔｓｕｉ， Ｓ． Ｓａｉｔｏ， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ３１， １８１２ （１９９２）．
【００２４】
【発明が解決しようとする課題】
したがって、メモリデバイスに使用できる新しい改良された電気的に双安定の構造体が引き続き要望されている。
【００２５】
【課題を解決するための手段】
この発明によれば、低抵抗（インピーダンス）状態と高抵抗（インピーダンス）状態の間で転換可能な双安定の電気的デバイスが提供される。この双安定性電気デバイスは、電気スイッチングデバイス及びメモリデバイスとして使用するのに好適である。この発明の双安定性電気デバイスは、双安定体を備えてなるもので、その双安定体は、これに適切な電圧を印加することによって、低抵抗状態と高抵抗状態の間を電気的に転換可能である。この双安定体は、低導電率有機物質と充分な量の高導電率物質で構成されていて、双安定体を低抵抗状態と高抵抗状態の間で転換可能になっている。
【００２６】
この発明による双安定電気デバイスは、双安定体上の一つの位置に配置された第一電極と双安定体上の他の位置に取り付けられた第二電極を備え、これら二つの電極間に適正な電圧を印加すると、双安定体が低抵抗状態と高抵抗状態の間で転換する。この発明の特徴として、高導電率物質は、双安定体の内部に配置された一つ又は複数の個別層として設けられている。また、この高導電率物質は、ナノ粒子の形態で、双安定体の全体にわたって分散させてもよい。双安定体を形成するために使用される高導電率物質は、金属、導電性酸化物、導電性ポリマー又は有機導電体であることができる。双安定体を形成するのに使用される低導電率有機物質は、有機半導体又は有機絶縁体であることができる。上記低導電率物質及び高導電率物質のいずれも、単独では双安定拳動を呈しない。双安定現象は、それら２要素がこの発明に従って組み含わされた場合にのみ、観察される。
【００２７】
この双安定電気デバイスは、広範な種類のメモリデバイスを形成するのに使用することができ、双安定体に電圧を印加して双安定体を低電気抵抗状態と高電気抵抗状態との間で転換させるために、メモリ入力素子が設けられる。そのメモリデバイスは、さらに、双安定体が低電気抵抗状態にあるのか又は高電気抵抗状態にあるのかを示すメモリ読出し素子を備えている。この発明の特徴として、そのメモリ読出し素子は、双安定体の電気抵抗状態を可視表示する発光ダイオードであってもよい。
【００２８】
この発明の上記及び他の多くの特徴並びにそれに伴う利点は、下記の詳細な説明を添付図面と合わせて参照することによって、より充分に理解されるようになるであろう。
【００２９】
【発明の実施の形態】
この発明による双安定電気デバイスを図１において全体的に１０として示す。デバイス１０は、第一電極１４と第二電極１６の間に狭み込まれた双安定体１２を備えている。双安定体１２は、一枚の層の形態で図示されている。しかしながら、この双安定体は、いくつもの異なる形状で提供できることはが理解できるであろう。薄層すなわち薄膜の形態の双安定体が好ましい。なぜならば、薄膜形成の製造技術がよく知られているからである。
【００３０】
双安定体１２は、第一電極１４が取り付けられる第一電極位置を画成する第一面１８を備えている。第二面２０が、双安定体１２のもう一つの側に位置している。この第二面２０は、第二電極１６が取り付けられる第二電極位置を画成している。
【００３１】
双安定電気デバイス１０は、電気結線２４と２６によって電子制御ユニット２２に接続されている。制御ユニット２２は、二つの電極１４と１６を介して双安定体１２に電圧バイパスをかけて、双安定体を低抵抗状態と高抵抗状態の間で転換させることができる。そのうえに、この制御ユニットは、とりわけ、電流を測定して、双安定体の電気抵抗を求めることができる。
【００３２】
双安定体１２は、それに双安定の電気特性を与える低導電率物質とある量の高導電率物質を含有している。高導電率物質を低導電率物質の中に入れ込むには、数多くの異なる方法で達成することができる。これら２種の物質は、一緒に蒸着させて分子溶液を形成させることができ、その場合、その双安定体は、図１に示すように、別個の相にならない。あるいは、高導電率物質は、一つ又は複数の別々の層として（図２）、又はナノ粒子又は分子クラスタとして（図３）含有されていてもよい。
【００３３】
図２を見ると、高導電率物質は、第一低導電率層３２と第二低導電率層３４の間に狭み込まれた単一層３０として設けられている。第一電極３６が設けられ、電気結線４０を介して電子制御ユニット３８に接続されている。第二電極４２が設けられ、電気結線４４によって電子制御ユニット３８に接続されている。図２における双安定電気デバイスは、単一の高電率層３０を有して図示されている。また、この発明の中では、双安定体が、低導電率物質の各層の間に交互に位置する高導電率物質の複数層を含んでいてもよいことも意図している。
【００３４】
この発明による別のタイプの双安定装置を図３に番号５０で示す。双安定デバイス５０は、低導電率物質５６の全体にわたって分散されているナノ粒子の高導電率物質５４で作られた双安定体５２を備えている。第一電極５８が、電気結線６２によって電子制御ユニット６０に接続されている。第二電極６４が、電気結線６６によって電子制御ユニット６０に接続されている。
【００３５】
図１〜３に示す双安定体を作るのに使用される低導電性物質と高導電性物質は、同じである。適切な高導電率物質としては、アルミニウム、銅及び銀などの金属がある。他の適切な金属としては、金、ニッケル等の高仕事関数（ｈｉｇｈ ｗｏｒｋ ｆｕｎｃｔｉｏｎ）の金属及びマグネシウムやインジウムなどの中位の仕事関数の金属でであることができる。カルシウムやリチウムなどの低仕事関数の金属も使用できる。上記の金属の含金（例えば、リチウム／アルミニウムの含金）も、高導電率物質として使用できる。金属酸化物などの導電性酸化物も適している。３，４−ポリエチレンジオキシ−チオフェンポリスチレン−スルホネート（ＰＥＤＯＴ）又はドープされたポリアニリンなどの導電性ポリマーも、適切な高導電率物質である。バックミンスタフラーレンのような有機導電体も、高導電率物質として使用できる。
【００３６】
適切な低導電率物質としては、有機半導体及び有機絶縁体がある。代用的な有機半導体としては、小分子量の有機物質、例えば、２−アミノ−４，５イミダゾールジカルボニトリル（ＡＩＤＣＮ）、トリス−８−（ヒドロキシキノリン）アルミニウム（Ａｌｑ）、７，７，８，８−テトラシアノキノジメタン（ＴＣＮＱ）、３−アミノ−５−ヒドロキシピラゾール（ＡＨＰ）がある。ポリアナリンなどのオリゴマ一類も使用できる。有機絶縁体としては、ポリスチレン（ＰＳ）、ポリカーボネート（ＰＣ）、ポリメタリクル酸メチル（ＰＭＭＡ）、ポリオレフィン類、ポリエステル類、ポリアミド類、ポリイミド類、ポリウレタン類、ポリアセタール類、ポリシリコーン類ポリスルホネート類がある。さらに、半導電性ポリマーも使用できる。代表的な半導電性ポリマーとしては、ポリ（フェニレンビニレン）（ＰＰＶ）、ポリフルオレン（ＰＦ）、ポリチオフェン（ＰＴ）、ポリ（パラフェニレン）（ＰＰＰ）及びこれらの誘導体とコポリマーがある。
【００３７】
望むならば、上記の絶縁体ポリマーは、電荷を遮断又は捕捉する物質、電子及び正孔を輸送する物質、並びに発光物質などの選択ドーパントでドープしてもよい。電荷遮断物質としては、２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリン（バトクプロイン、すなわちＢＣＰ）があり、電子輸送物質としては、トリス−（８−ヒドロキシキノリノラト）アルミニウム（Ａｌｑ３）及びその誘導体、例えばトリス−（４−メチル−８−レドロキシキノリノラト）アルミニウム（Ａｌｍｑ３）があり、正孔輸送物質としては、Ｎ，Ｎ−ジフェニル−Ｎ，Ｎ−ビス（３−メチルフェニル）−１，１−ジフェニル−４，４ジアミン（ＴＰＤ）及びＮ，Ｎ−ジフェニル−Ｎ，Ｎ−ビス（１−ナフチルフェニル）−１，１−ジフェニル−４，４ジアミン（ＮＰＢ）があり、発光物質としては、４，４−Ｎ，Ｎ−ジカルパゾール−ビフェニル（ＣＢＰ）がある。電極としては、アルミニウム、銅その他の電極金属、及びそれらの合金など、従来の電極材料を使用することができる。導電性金属酸化物、例えば、インジウム・スズ酸化物（ＩＴＯ）、酸化インジウムその他の金属酸化物も、適切な電極物質である。さらに、ＰＥＤＯＴやドープされたポリアナリンなどの導電性ポリマーも使用することができる。
【００３８】
前記の高導電率物質と低導電率物質は、多くの異なる方法で組み合わせて、高電気抵抗状態と低電気抵抗状態の間で可逆的な遷移（ｒｅｖｅｒｓｉｂｌｅ ｔｒａｎｓｉｔｉｏｎ）を呈するこの発明による双安定体を形成することができる。例えば、これら２種の物質を一緒に蒸着させて単一相の双安定体をつくることができる（図１）。低導電率物質と高導電率物質の量を変えて、所望の電気抵抗遷移特性を達成することができる。１：１の低導電率物質対高導電率物質の分子比が好ましい。しかし、低導電率物質対高導電率物質の分子比は、１０：１〜１：１０の範囲にわたってもよい。
【００３９】
また、双安定体は、図２又は３に示すような２相システムでもよい。図２に示すように、高導電率物質３０は、薄層として、低導電率物質の二つの層３２と３４の間に狭み込まれている。これらの各種の層は、電子デバイス製造の技術分野でよく知られているスピンキャスティング法及び／又は蒸着法を使用して形成される。高導電率物層は、好ましくは、０．５ｎｍ〜５μｍの程度の厚さである。１０〜２００ｎｍの程度の厚さが好ましい。低導電率物質の層は．好ましくは、５ｎｍ〜１，０００ｎｍの程度の厚さである。低導電率層３２と３４は、同じ物質で作られてもよく、又は異なる低導電率物質で作られてもよい。例えば、低導電率層の一方が有機絶縁体で、他方が有機半導体であってもよい。
【００４０】
また、双安定体は、図３に示すように２相システムの形態でもよく、この場合、ナノ粒子又は分子クラスタの高導電率物質５４が、低導電率物質５６の全体にわたって分散されている。このナノ粒子と分子クラスタは、好ましくは、平均粒径が１〜５０ｎｍである。図３に示すような双安定体５２の形成は、固体マトリックス中に分散されたナノ粒子を含有する薄層を形成するための電子製造技術分野で知られている従来の蒸着技術を利用して達成することができる。
【００４１】
この発明による一メモリデバイスを、図４において全体的に７０として示す。このデバイスは、発光ダイオード（ＬＥＤ）７４上に蒸着された双安定電気デバイス７２を備えている。メモリデバイス７０は、電気結線７８と８０を介して制御ユニット７６に接続されている。この双安定デバイス７２は、図２に示す双安定デバイスと同じである。この制御ユニット７６は、このメモリデバイスに電圧バイアスをかけて、双安定デバイス７２を高抵抗状態から低抵抗状態に転換させる。ＬＥＤ７４は、双安定デバイスがどちらの状態にあるかを目視表示する。ＬＥＤ７４は、ＬＥＤを作るのに使用されるいかなる通常の物質でも作ることができる。
【００４２】
好ましい代表的なＬＥＤを使用したメモリデバイスを、図５において全体的に番号９０として示す。このデバイスは、インジウム・スズ酸化物（ＩＴＯ）の層９２と、その上に蒸着された番号９４で示すポリ（２−メトキシ−５−（２’エチル−ヘキシルオキシ）−１，４−フェニレンピニレン（ＭＥＨ−ＰＰＶ）及びポリエチレンジオキシ−チオフェンポリスチレン−スルホネート（ＰＥＤＯＴ）の層を備えている。アルミニウムの薄層９６とカルシウムの薄層９８が電極として設けられている。図３に示す双安定体と同様に、低導電率物質の全体にわたって分散されたナノ粒子の高導電率物質を含む双安定体１００が設けられている。トップ電極１０２も設けられている。このメモリデバイスは、電気結線１０６と１０８を介して制御ユニット１０４に接続されている。
【００４３】
この発明による代表的なメモリマトリックスの単純化した上面図を図６に番号１１０で示す。このメモリマトリックスは、ガラス又はケイ素などの適切な基板１１２上に蒸着されている。このマトリックスは、第一電極すなわちアノード１１４、１１６及び１１８を備えている。第二電極すなわちカソード１２０及び１１２が設けられている。層の形態の双安定体１２４が、上記電極の間に挟み込まれている。この配置では、第一電極と第二電極の交差箇所に６個の双安定デバイスが設けられている。分かるであろうが、これは、この発明の代表的な使用を例証するためにのみ使用される極端に単純化されたマトリックスである。実際には、大規模なマトリックスが、多数の電極を採用して製造される。これらのマトリックスは、二次元及び三次元の両方である。
【００４４】
【実施例】
実施例を以下に示す。
【００４５】
＜実施例１＞
図２に示すような双安定デバイスを製造した。このデバイスを製造する第一ステップで、アルミニウム（Ａｌ）の層（５０ｎｍの厚さ）が、予め洗浄されたガラス基板の上面に真空蒸着された。このＡｌは、このデバイスのアノード層３６として機能した。次に、第一低導電率層３２、薄い金属層３０及び第二低導電率層３４が、順に、Ａｌアノード層３６の上に蒸着された。次いで、カソード金属（Ａｌ）が最上層３４の上に蒸着されて、厚さ５０ｎｍのカソード層４２が形成された。これらの蒸着は、約１×１０−６トルの真空度で実施し、蒸着種の厚さは水晶のモニタで制御された。低導電率層３２と３４は、厚さが４０ｎｍであり、中央の高導電率層３０は、厚さが２０ｎｍであった。中央層３０には、アルミニウムを使用した。二つの低導電率層（３２と３４）には、２−アミノ−４−５−イミダゾールジカルボニトリル（ＡＩＤＣＮ）を使用した。
【００４６】
このデバイスのＩ−Ｖ曲線を図７に示す。使用した電圧走査は、０．１ボルト／ステップであった。下の曲線は、第一のバイアス掃引であり、そして上の曲線は、第二のバイアス掃引である。上記第一の走査中、約３Ｖのところで電流の飛躍があった。その注入電流は、大きさが６桁近く増加した。しかし、このデバイスに対する第二の電圧走査によって、バイアス電圧が低くても、高い注入電流を生成し、これら二つのＩ−Ｖ曲線は、高い電圧の領域（３ボルトより高い電圧）でオーバーラップしている。これらの二つのＩ−Ｖ曲線がこのデバイスの双安定性と不揮発性メモリへの用途に対する有用性を示す。
【００４７】
＜実施例２＞
三つの高導電率Ａｌ層（各々厚さが２０ｎｍ）をＡＩＤＣＮの層（各々厚みが２０ｎｍ）の間に交互に蒸着したことを除いて、実施例１と同様の要領で、双安定デバイスを製造した。このデバイスは、５ボルトのバイアス電圧を印加すると、導電率が１０−１１から１０−８（１／Ω・ｃｍ）へ変化するという双安定特性を示した。このデバイスは、−５Ｖのバイアス電圧を印加することによって、低導電率状態に転換し戻ることができた。
【００４８】
＜実施例３＞
層３０の高導電率物質としてＡｌの代わりにＣｕを使用したことを除いて、実施例１と同様の要領で、双安定デバイスを作った。そのＣｕ層は、厚さが３３ｎｍであり、二つのＡＩＤＣＮ層３２と３４は、厚さが５０ｎｍであった。そのＩ−Ｖ曲線を図８に示したが、高抵抗状態から低抵抗状態への遷移が、大きさにおいて５桁もの鋭い電流の変化を伴っていることが分かる。図９は、多数回掃引の場合のＩ−Ｖ曲線を示す。これら曲線の隣の番号は、バイアス掃引の順番に対応している。図９に示した多数回掃引は、遷移が可逆的であることを実証している。
【００４９】
＜実施例４＞
高導電率層３０として、Ａｌの代わりにＡｇを使用したことを除いて、実施例１と同様の要領で、双安定デバイスを作った。そのＡｇ層３０は、厚さが３０ｎｍであり、二つのＡＩＤＣＮ層３２と３４は、厚さが５０ｎｍであった。このデバイスのＩ−Ｖ曲線を図１０に示す。電流の変化は、Ａｌ又はＣｕを高導電率物質として使用したときの変化よりもはるかに小さいことが分かる。
【００５０】
＜実施例５＞
低導電率層のうちの一方の層３２のＡＩＤＣＮの代わりにポリスチレン（ＰＳ）を使用したことを除いて、実施例１に従って、双安定デバイスを作った。そのＰＳは、まずｐ−キシレンに溶解して２重量％の溶液を調製した。そのポリスチレンをＡｌ電極層３６の上面にスピンキャストした。そのＰＳ層は、厚さが７０ｎｍであった。そのポリスチレン層の上面に、Ａｌ層３０、ＡＩＤＣＮ層３４及び最上層のＡｌ電極層４２を順に蒸着させた。そのＡｌ層３０は、厚さが２５ｎｍであり、ＡＩＤＣＮ層３４は、厚さが５０ｎｍであった。このデバイスのＩ−Ｖ曲線を図１１に示したが、双安定現象を実証している。
＜実施例６＞
ＰＳの代わりにポリメタクリル酸メチル（ＰＭＭＡ）を使用したことを除いて、実施例５に従って、双安定デバイスを作った。そのＰＭＭＡ層３２の厚さは、６０ｎｍであったが、他の二つの層３０と３４は、実施例５におけるのと同じであった。このデバイスのＩ−Ｖ曲線を図１２に示したが、双安定現象を実証している。
【００５１】
＜実施例７＞
高導電率層３０の厚さを２ｎｍから１６ｎｍまで変えたことを除いて、実施例１に従って多数の双安定デバイスを作った。層３０の厚さが大きくなるにつれて、クーロンステップ（Ｃｏｕｌｏｍｂ ｓｔｅｐ）が低電圧側にシフトすることが見出された。このデバイスは、厚さが１６ｎｍ以上の場合、高抵抗状態から低抵抗状態への急激な遷移を呈した。したがって、高導電率物質が双安定体の中に薄層として存在しているとき、その層の厚さは、二つの電気的状態の間で急激な遷移を呈するように選択することが好ましい。その好ましい厚さは、この実施例で実証したようなありきたりの実験で決定することができる。
【００５２】
＜実施例８＞
実施例１に従って作ったデバイスの応答時間を測定した。２２０ｎｓの持続時間で６Ｖのパルスを、上記双安定デバイスに印加して（書込みモード）、同時に電流を測定した（読取りモード）。「０」（低導電率）状態から「１」（高導電率）状態へ遷移するための応答時間は、２０ｎｓ未満であると確認されたが、このことは、高速メモリデバイスに使用するのに適している。
【００５３】
＜実施例９＞
インジウム・スズ酸化物／ガラスを基板として使用して、双安定デバイスを作った。得られたデバイスは、以下の構造：ＩＴＯ／ＡＩＤＣＮ（４０ｎｍ）／ＡＬ（２０ｎｍ）／ＡＩＤＣＮ（４０ｎｍ）／Ａｌ（５０ｎｍ）であった。このデバイスは、ＩＴＯの基板の上に、これらの物質を順に蒸着することによって作った。このデバイスのＩ−Ｖ特性のグラフを図１３に示したが、双安定の電気的挙動を呈している。
【００５４】
＜実施例１０＞
アルミニウム電極層１４の上にＡｌとＡＩＤＣＮを蒸着することによって、図１に示す双安定デバイスを用意した。最上部電極層１６を、前もって蒸着させたＡｌ／ＡＩＤＣＮ層１２の上に蒸着させた。二つのＡｌ電極層１４と１６は、各々厚さが　ｎｍであった。ＡＩＤＣＮとＡｌの蒸着比は、約２：１で、得られた双安定体は、厚みが１００ｎｍであった。Ａｌは、金属クラスタのような形態にあり、おそらく相互に結合していると予想される。
【００５５】
このデバイスのＩ−Ｖ特性のグラフを図１４に示したが、このデバイスが電気的に双安定性であることを実証している。
【００５６】
＜実施例１１＞
図５に示すメモリデバイスを用意した。このデバイスは、通常のポリマー発光ダイオード（ＰＬＥＤ）及び電気的双安定層を含んでいる。ポリ（２−メトキシ−５−（２’−エチル−ヘキシルオキシ）−１，４−フェニレンビニレン（ＭＥＨ−ＰＰＶ）を電界発光物質として使用した。このＰＬＥＤは、ＩＴＯ／ＰＥＤＯＴ／ＭＥＨ−ＰＰＶ／Ｃａ／Ａｌの構造を有し、［非特許文献１３］に記載されている手順に従って作った。
【００５７】
このデバイス全体は、以下のようにして作った。
【００５８】
導電性ポリマー層９２（３，４−ポリエチレンジオキシチオフェンポリスチレンスルホネート（ＰＥＤＯＴ））を、予め洗浄されたＩＴＯ基板上にスピンコートし、続いて１２０℃で２時間ベーキングを行った。次いで、０．７重量％（７ｍｇ／ｍｌ）の濃度でＭＥＨ−ＰＰＶをジクロロベンゼンに溶解して得た溶液を使用して、ＰＥＤＯＴ層９２の上面の上に、アクティブ型発光層９４（ＭＥＨ−ＰＰＶ）をスピンコートした。そのスピンコートしたＭＥＨ−ＰＰＶ溶液を、続いて７０℃で２時間ベークした。ＰＬＥＤの製造に関するさらなる詳細は、［非特許文献１３］に見ることができる。ＭＥＨ−ＰＰＶ層の厚さは、約８０ｎｍであり、この厚さは、Ａｌｐｈａ−Ｓｔｅｐ ｐｒｏｆｉｌｏｍｅｔｅｒを使用して測定した。ＰＬＥＤの二層カソードは、通常の真空蒸着法で蒸着されたアルミニウム層９８（１００ｎｍ）によってオーバーコートされたカルシウム層９６（５０ｎｍ）で構成されている。次に、真空蒸着によって、双安定層１００をＡｌ層９８の上面の上に蒸着させた。ＡＩＤＣＮとＡｌを同時に蒸着して双安定層１００を形成した。ＡＩＤＣＮとＡｌ物質の蒸着比率は、約１：１であった。この蒸着は、約２×１０−６トルの真空度下で実施した。蒸着膜の厚さは、水晶モニタによって制御した。最後に、Ａｌ層１０２をカソードとして、メモリ層の上面の上に蒸着させた。双安定層１００は、１００ｎｍ厚であった。カソード１０２は、５０ｎｍ厚であった。
【００５９】
上記ＰＬＥＤを含んだデバイスを製造する前に、二つのＡｌ電極の間に挟み込まれたＡｌ−ＡＩＤＣＮ層を備えた有機物金属電気双安定デバイスを製造した。この電気双安定デバイスのＩ−Ｖ特性を図１５に示す。図１５の曲線１は、第一のバイアスランプ（ｂｉａｓ ｒａｍｐ）の曲線であり、約４Ｖで電流飛躍を示し、デバイスが高導電状態に切り換わる。曲線２は、第二のバイアスラン（ｂｉａｓ ｒｕｎ）の曲線であり、デバイスが高導電状態に留まっているので、これによりメモリ効果を実証している。
【００６０】
最終デバイス（上記ＰＬＥＤを含む）の典型的なＩ−Ｖ曲線を図１６に示す。その第一の電圧走査（曲線１）では、約６Ｖのバイアスで電流の急激な飛躍がある。曲線１によって示されているように、その注入電流は、大きさが３桁も「上に切り換えられ」ている。しかしながら、曲線２で示すように、このデバイスの第二の電圧走査では、バイアスが低くても高い注入電流を生成して、二つのＩ−Ｖ曲線は、高電圧の領域（６ボルトより高い電圧）でオーバーラップしている。これら二つのＩ−Ｖ曲線はこの装置の双安定性を示している。このデバイスは、ＰＬＥＤと電気双安定層を備えているので、このデバイスからの発光は、中位のバイアスで「オン」状態で観察することができる。図１７は、電流３ｍＡにおける光学的に読取り可能なデバイスのＥＬ（ワット／ｓｔ／ｍ２）を示し、これは、Ｐｈｏｔｏｎ Ｒｅｓｅａｒｃｈ ６５０光度計で測定した。対応する輝度は、約２８０ｃｄ／ｍ２である。双安定層のメモリ効果がデバイスからの発光によって表示されながら、前記ＰＬＥＤの通常の機能がデバイス内で維持されている。
【００６１】
このデバイスの記憶は、このデバイスに書込み電圧パルスを印加することによって実現され、そしてその記憶は、前記電流のみならず、このデバイスから発せられた光によって表示された。この発光は、光子検出器、カメラ又は裸眼によって読み取ることができる。このデバイスの利点の一つは、それが並列に読み取らることができるので、読取り速度が速くなることである。臨界振幅を超える電圧パルスを数十ナノ秒間印加すると、このデバイスをオン状態に切り換えることができる。発光層を作るのに、ポリマー物質の代わりにＡｌｑ３などの小分子量の有機電界発光物質（非特許文献１４）も使用できることに注目すべきである。
【００６２】
この発明の典型的な実施態様を説明してきたが、この中の開示は代表的のみであり、他の種々の代替、適応及び変形を、この発明の範囲内で行うことができることに、当業技術者は注目すべきである。例えば、ポリマー電極（アノード）／ポリマー（１）／ポリマー（２）／ポリマー（３）／ポリマー電極（カソード）の構造を有する全ポリマーデバイスを、スピンコーティング、ロールツーロールコーティング、熱蒸着又はこれら三つの全ての方法の組合せで構成することができる。ポリマー（アノード）、ポリマー（カソード）及びポリマー（２）の物質は、同じであっても異なっていてもよい。同様に、ポリマー（１）とポリマー（３）は、同じであっても異なっていてもよい。同様に、有機物電極（アノード）／有機物（１）／有機物（２）／有機物（３）／有機物電極（カソード）の構造を有する完全に有機物のデバイスを構成することができる。したがって、この発明は上記の好ましい実施態様と実施例に限定されず、各請求項によってのみ限定される。
【図面の簡単な説明】
【図１】この発明による双安定電気デバイスの線図的表現である。
【図２】この発明による好ましい代表的な双安定電気デバイスの線図的表現であり、高導電率物質が、双安定体の中に単一層として設けられている。
【図３】この発明による双安定電気デバイスの好ましい代表的な一実施態様の線図的表現であり、高導電率物質が、双安定体の全体にわたってクラスター又はナノ粒子として分散されている。
【図４】この発明による好ましい代表的なメモリデバイスの線図的表現であり、高導電率物質が双安定体の中に配置された薄層の形態であり、メモリ読出し素子がＬＥＤである。
【図５】この発明による別の好ましい代表的なデバイスの線図的表現であり、高導電率物質が双安定体の全体にわたってナノ粒子として分散されており、メモリ読出し素子がＬＥＤである。
【図６】この発明による双安定体を使用して形成したメモリマトリックスの簡略化した図である。
【図７】図２に示す双安定電気デバイスの電流対電圧（Ｉ−Ｖ）特性のグラフであり、高導電率物質の層が２０ナノメートル（ｎｍ）厚であり、二つの低導電率の有機物層が各々４０ｎｍ厚の場合である。
【図８】図２に示す双安定電気デバイスのＩ−Ｖ特性のグラフであり、高導電率物質層の厚さを３３ｎｍまで大きくし、二つの低導電率有機物層が各々５０ｎｍ厚である場合である。
【図９】図２に示す双安定電気デバイスの複数掃引のＩ−Ｖ特性のグラフであり、低抵抗状態と高抵抗状態の間の転換の可逆性を示している。
【図１０】図２に示す双安定電気デバイスのＩ−Ｖ特性のグラフであり、高導電率物質の層が厚さ３０ｎｍの銀であり、低導電率有機物層が各々５０ｎｍ厚であるばあいである。
【図１１】図２に示す双安定電気デバイスのＩ−Ｖ特性のグラフであり、高導電率層の一方の側にある低導電率物質がポリスチレンであり、高導電率層のもう一方の側にある低導電率物質が有機半導体である場合である。
【図１２】ポリスチレン層の代わりにポリメタクリル酸メチルを使用したことを除いて、図１１を測定したのと同じ双安定電気デバイスのＩ−Ｖ特性のグラフである。
【図１３】実施例９に記載した双安定電気デバイスのＩ−Ｖ特性のグラフである。下側の曲線は、第一回バイアス掃引の場合の曲線であり、上側の曲線は、第二バイアス掃引の場合の曲線である。
【図１４】実施例１０に記載した双安定電気デバイスのＩ−Ｖ特性のグラフである。下側の曲線は、第一バイアス掃引の場合の曲線であり、上側の曲線は第二バイアス掃引の場合の曲線である。
【図１５】高導電率物質が双安定体の全体にわたってナノ粒子として分散されている場合の図５に示すタイプのメモリデバイスのＩ−Ｖ特性のグラフである。曲線１は、第一バイアスランプの場合の曲線である。それは、このデバイスが低抵抗状態に切り換えられるときに約４Ｖの所で電流飛躍を示している。曲線２は、第二バイアスランを示し、このデバイスは、低抵抗状態のままである。
【図１６】図５に示すデバイスのポリマー発光ダイオードのＩ−Ｖ特性を示図である。曲線１は、第一バイアスランプを示し、電流が約６ボルトの所で増加している。曲線２は、第二バイアスランを示し、このデバイスは、低抵抗状態のままである。
【図１７】図５に示す発光メモリデバイスの、電流３ｍＡにおける電界発光スペクトルである。対応する輝度は、約２８０ｃｄ／ｍ２である。
【図１】
2004513513.tif 000003
【図２】
2004513513.tif 000004
【図３】
2004513513.tif 000005
【図４】
2004513513.tif 000006
【図５】
2004513513.tif 000007
【図６】
2004513513.tif 000008
【図７】
2004513513.tif 000009
【図８】
2004513513.tif 000010
【図９】
2004513513.tif 000011
【図１０】
2004513513.tif 000012
【図１１】
2004513513.tif 000013
【図１２】
2004513513.tif 000014
【図１３】
2004513513.tif 000015
【図１４】
2004513513.tif 000016
【図１５】
2004513513.tif 000017
【図１６】
2004513513.tif 000018
【図１７】
2004513513.tif 000019
【国際公開パンフレット】
2004513513.tif 000020
2004513513.tif 000021
2004513513.tif 000022
2004513513.tif 000023
2004513513.tif 000024
2004513513.tif 000025
2004513513.tif 000026
2004513513.tif 000027
2004513513.tif 000028
2004513513.tif 000029
2004513513.tif 000030
2004513513.tif 000031
2004513513.tif 000032
2004513513.tif 000033
2004513513.tif 000034
2004513513.tif 000035
2004513513.tif 000036
2004513513.tif 000037
2004513513.tif 000038
2004513513.tif 000039
2004513513.tif 000040
2004513513.tif 000041
2004513513.tif 000042
2004513513.tif 000043
2004513513.tif 000044
2004513513.tif 000045
2004513513.tif 000046
2004513513.tif 000047
【国際調査報告】
2004513513.tif 000048