(57)【要約】本発明は、アンチフューズ構造の製造方法、および隣接し合う領域２、８が選択的に接続され得るアンチフューズに関する。本方法は、導電領域２への犠牲層３を第１の付与、フォトグラフィ法を用いて犠牲層３をパターニングする工程、フューズ層５、６の付与、犠牲層３の除去、非導電性層７の付与、非導電層７への開口部の導入、および第２の導電性領域８を形成する目的のための、この開口部への導電性材料８の導入を包含する。上記フューズ層は、誘電層から形成され得る。上記フューズ層は、誘電性材料を含む層シーケンスから形成され得る。【選択図】図２
2004508715.tif 000002
【特許請求の範囲】
【請求項１】
隣接する導電性領域（２、８）を選択的に電気的接続するアンチフューズの製造方法であって、該方法は、
犠牲層（３）を第１の導電性領域（２）に付与する工程と、
該犠牲層（３）をパターニングして、該第１の導電性領域（２）の上の該犠牲層（３）に開口部が形成される工程と、
フューズ層（５、６）を、少なくとも、該犠牲層（３）における該開口部の領域に付与する工程と、
化学機械的研磨法（ＣＭＰ）を用いて、該犠牲層（３）の表面上の該フューズ層（５、６）を除去する工程と、
該犠牲層（３）を除去する工程と、
非導電層（７）を付与する工程と、
該第１の導電性領域（２）の上の該非導電層（７）に開口部を導入する工程と、
第２の導電性領域（８）を形成する目的で、導電性材料を開口部に導入する工程と
を特徴とする、方法。
【請求項２】
前記フューズ層は、誘電層（５）から形成されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記フューズ層は、誘電性材料を含む層シーケンスから形成されることを特徴とする、請求項１に記載の方法。
【請求項４】
前記フューズ層は、接触層（６）を有することを特徴とする、請求項１〜３の１つに記載の方法。
【請求項５】
前記誘電層（５）は、Ｓｉ３Ｎ４、ＳｉＯＮおよび／またはＳｉＯ２の群からの材料のうちの１つ以上から形成されることを特徴とする、請求項１〜４の１つに記載の方法。
【請求項６】
前記犠牲層（３）は、ＢＰＳＧ、ＢＳＧ、Ｐｏｌｙ−Ｓｉ、ａ−Ｓｉ、Ａｌ、Ｔｉ、ＴｉＮの群からの材料のうちの１つから形成されることを特徴とする、請求項１〜５の１つに記載の方法。
【請求項７】
前記犠牲層（３）は、Ｈ２ＳＯ４／ＨＦ含有溶液を用いて除去されることを特徴とする、請求項１〜６の１つに記載の方法。
【請求項８】
前記導電性領域（２、８）のうちの少なくとも１つは、タングステンから形成されることを特徴とする、請求項１〜７の１つに記載の方法。
【請求項９】
請求項１〜８の１つに記載の方法によって製造されることを特徴とする、アンチフューズ。
【請求項１０】
請求項９に記載のアンチフューズを有する集積回路。
【発明の詳細な説明】
【０００１】
本発明は、アンチフューズの製造方法、および隣接し合う導電性領域を選択的に電気的接続するアンチフューズに関する。
【０００２】
フューズは、通常、集積回路に集積され、集積回路に対して特定の個別設定を実行するために、回路が完成した後、特定の処置によって分離され得る導電性接続であると理解され得る。この場合、フューズは、供給電圧が不在であってもその設定を維持する。すなわち、これらのフューズは、通常、２つの接点が持続的に物理的接続するか、または分離するという点で特徴付けられる。いわゆるレーザフューズが、最も一般的である。レーザフューズは、所望の設定に依存するレーザビームを用いて提供され得る薄い相互接続路によって形成され、結果として、導電性接続が切断される。
【０００３】
アンチフューズは、例えば、Ａｄｄｉｓｏｎ　Ｗｅｓｌｅｙ　Ｌｏｎｇｍａｎ　Ｉｎｃ．による「Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ」Ｃｈ．４．１、１９９７年に開示される。アンチフューズは、従来のフューズの逆である。すなわち、これらのフューズは、最初は開いているスイッチが、適切な処置によって、すなわち、プログラミング電流の印加によって閉じられ得る構成を有する。アンチフューズは、通常、２つの導電性接点間に薄い絶縁層を含む。アンチフューズは、プログラミング電圧が印加された後、絶縁層が導電性にされることによって切り換えられる。
【０００４】
集積されたアンチフューズは、通常、接点または相互接続路上に付与される誘電層を含み、この層上にさらに接触領域が位置する。このようなアンチフューズ構造は、通常、領域全体にわたって堆積される誘電層によって生成され、その後、リソグラフィによって規定されるフューズ領域内の層を除いて、ドライエッチング（ＲＩＥ：反応性イオンエッチング）によって、実質的に、全領域にわたって再び除去される。従って、誘電性材料を含むアイランドは、接触層上に残存する。この方法の場合、ＲＩＥプロセスによって誘電層が取り除かれた、下部の相互接続面の接点または相互接続路に作用が及ぼされ、この層の表面は、望ましくない態様で変更される。
【０００５】
従って、本発明の目的は、アンチフューズを製造するための改善された方法を提供することである。
【０００６】
本目的は、請求項１による方法によって達成される。さらなる有利な実施形態が従属請求項において提示される。
【０００７】
本発明によって、隣接し合う導電性領域を選択的に電気的接続するアンチフューズが製造される。これは、最初に、基板の非導電性領域に位置する犠牲層が第１の導電性領域の表面に付与されることによって行なわれる。この犠牲層は、最初に、例えば、フォトグラフィ法を用いてパターニングされ、第１の導電性領域上に窓が作成される。フューズ層は、このようにしてパターニングされた犠牲層に付与される。このフューズ層は、好適には、誘電層である。次に犠牲層を除去する間、この犠牲層は、その上に堆積されたフューズ層と共に除去され、予め犠牲層に導入された窓の領域においてのみフューズ層が残存する。非導電層は、この上に付与され、この層に接触開口部が提供され、この接触開口部の中に導電性材料が導入され、第２の導電性領域が形成される。
【０００８】
この製造方法は、開導電性領域が作用および損傷を受け得るエッチング法または別の有害なプロセスに、いかなる時点においても曝されないという利点を有する。さらに、この方法は、簡単な製造方法であり、この方法を用いて、標準的接点およびアンチフューズ接点が、プロセスシーケンスにおいて簡単に、一緒に製造され得る。
【０００９】
特定の実施形態において、フューズ層は誘電性材料から形成され、さらに、接触層を有する。この接触層を介して、フューズの誘電性材料と第２の導電性領域の誘電性材料との間に接点が作製される。これは、接触開口部を非導電層に導入する工程の間、接触層がエッチングストップ層として用いられ得るという利点を有する。従って、コンタクトホールを作製するエッチングプロセスが過剰に長い場合に、エッチングによって誘電層が貫通されて、その後、第１の導電性領域と第２の導電性領域との間に電気的接続が作製され、従って、フューズ接点が形成されないという状態を回避することが可能である。
【００１０】
好適な実施形態において、犠牲層の除去は、フューズ層の犠牲層の表面を、ＣＭＰ法（化学機械的研磨）を用いて、予め空けておく工程を包含する。結果として、犠牲層は、次の選択的エッチングプロセスに、より容易に移行することが可能である。このエッチングプロセスにおいて、エッチング剤がフューズ層に作用しないように選択され得る。犠牲層上に位置するフューズ層がＣＭＰ法によって除去されなかった場合、フューズ層および犠牲層を一緒に除去するエッチングプロセスの前に、さらに、マスキング工程を実施することが重要である。その後、第１の導電性領域上のフューズ層をエッチングプロセスから保護するために、マスキング工程が必要である。なぜなら、エッチング層および犠牲層をエッチングするためにエッチング剤が用いられるからである。
【００１１】
本発明は、添付の図面を参照して、より詳細に説明される。
【００１２】
これらの図に示される構造は、縮尺どおりではない。
【００１３】
図１に示される製造方法は、標準的プレーナ技術を用いて好適に処理された基板材料上で実施される。この技術の場合、個別のプロセスのシーケンスは、ウェハ表面上の領域全体にそれぞれ作用し、適切なマスキング層によって半導体材料を局所的に的確に変更させる。
【００１４】
用いられた出発材料は、好適には、実質的にシリコンを含む事前処理された基板ウェハ（図示せず）であり、この表面上に酸化物層１が位置し、この酸化物層に、タングステンを含む導電性領域２、２’が導入され、この導電性領域の表面は露出している。犠牲層３は、このようにして事前処理された基板の表面に付与される。犠牲層３は、ＢＰＳＧ、ＢＳＧ、ポリシリコン、アモルファスシリコン、またはエッチング化学に応じて、これに従って異なった材料を含み得る。犠牲層３は、好適には、フォトリソグラフィプロセスを用いてパターニングされる。この場合、フォトレジスト層４が犠牲層３に付与され、フォトグラフィによってパターニングされ、従って、犠牲層３は、アンチフューズ構造が形成されることが予定される導電性領域２、２’にわたってフォトレジスト層４によって覆われない。
【００１５】
図１ｂに示されるように、レジスト層４におけるこの窓によって、犠牲層３は、導電性領域２の表面まで下方に下がって露出される。フォトレジスト層４は、その後、除去され、誘電層５および接触作製層６は、実質的に、この領域にわたって付与される。誘電層５は、好適には、Ｓｉ３Ｎ４、ＳｉＯＮまたはＳｉＯ２等の誘電性材料を含むが、他の誘電制材料を用いることも可能である。接触作製層６は、導電性であり、誘電層５への安定した接続を形成する材料を含む。
【００１６】
次の工程（図１ｃ）において、犠牲層３の表面の誘電層５、および接触作製層６は、ＣＭＰ法（化学機械的研磨）によって除去され、ここで、接触作製層は、犠牲層３上に位置する。犠牲層３が予め除去された窓内の層５、６が残存する。従って、犠牲層３に覆われていない、誘電層５および接触作製層６が導電性領域２上の領域に配置された構造が取得される。誘電層５および接触作製層６は、さらに、エッチング法によって除去され得、導電性領域２上の領域は、その後、層５、６がエッチング工程によって除去されないようにマスキングされる必要がある。
【００１７】
図１ｄは、犠牲層３が除去され、次に酸化物層７が付与された後に作製された構造を図示する。この場合、用いられる材料に依存して、犠牲層３は、Ｈ２ＳＯ４／ＨＦ含有溶液またはそれに匹敵するエッチング剤用いてエッチングされ得る。
【００１８】
酸化物層７において、その後、図１ｅに図示されるように、接触接続が作製されるべき位置にて、フォトリソグラフィによるマスキング、およびこれに続くエッチングを用いて窓が提供される。この窓は、酸化物層７を完全に貫通して延びるか、または接触作製層６まで延びるが、これは、酸化物層の下に位置する導電性領域２’の簡単な接触接続が作製されることが予定されるのか、アンチフューズ構造が形成されることが予定されるのかに依存する。エッチング法またはエッチングプロセスのエッチング剤は、アンチフューズ構造の場合、エッチング時間によって規定された態様で、酸化物層７がエッチングによって貫通された後、または接触作製層６に到達した後のどちらかにエッチングプロセスが終了するように選択される。この場合、接触作製層６は、エッチングストップ層として利用されるので、誘電層５は、エッチングにより貫通されることから保護される。接触作製層への低抵抗性接続を形成する、例えば、タングステン等の導電性材料が、その後、このように製造された接触作製開口部に導入される。表面からアクセス可能な接点８、８’は、このようにして形成される。
【００１９】
従って、上述の方法シーケンスから見出し得るように、標準的接点２’、８’およびアンチフューズ接点２、８の両方を、１つの製造方法によって同時に製造することが可能である。この場合、導電性領域２、２’は、最初に、犠牲層３によって領域全体が保護され、後から、アンチフューズ構造が製造されるべき領域のみが露出され、誘電層が提供される。結果として、導電性領域がエッチングプロセスに曝され、これにより作用および損傷を受けるという状態を回避することが可能である。接触開口部を酸化物層に導入し、接触開口部を導電性材料で充填する次のプロセスは、標準的接点およびアンチフューズ構造を製造するためのものと同じである。
【００２０】
好適な製造方法において、誘電層はＳｉ３Ｎ４を含み、犠牲層は、ＢＰＳＧまたはＢＳＧを含み、この誘電層は、湿式化学剥離法を用いて、Ｈ２ＳＯ４／ＨＦ含有溶液により除去される。ＢＰＳＧまたはＢＳＧの場合、Ｈ２ＳＯ４／ＨＦ含有溶液のエッチングレートは、Ｓｉ３Ｎ４の場合よりも著しく高いため、犠牲層３は、事実上、誘電層５を損なうことなく除去され得る。
【００２１】
本発明による製造方法に関しては、接触作製層６を設ける必要がない。しかしながら、この層は、導電性領域８の接触作製開口部用のエッチングストップ層として適切である。これにより、誘電層５は、エッチングにより貫通されることから保護され得る。しかしながら、適切なエッチング化学を用いることによって、誘電層５それ自体がそのようなエッチングストップ層を含み得、その結果、接触作製層６の使用が不必要になることが考えられ得る。
【００２２】
図２は、上述の方法により製造されたアンチフューズを図で示す。アンチフューズは第１の導電性領域２を有し、この領域は、基板上の酸化物層１に埋め込まれる。誘電性フューズ層５は、この第１の導電性領域上に配置され、第１の導電性領域２を覆う。正確な位置合わせは必要でない。フューズ層５上には、接触作製層６が配置される。この接触作製層は、プロセスの理由で設けられる。この層は、主に、次のプロセス工程においてフューズ層２を破壊または損傷することを回避する。接触作製層６上には、酸化物層７が配置され、この酸化物層内に、接触作製層６まで到達する接触開口部が配置され、この開口部に、例えば、タングステン等の導電性材料８が導入される。当然のことながら、場合によっては、導電層２の下に設けられ得る導電性領域と接触する、さらなる導電性領域が設けられてもよい。
【００２３】
上記の記載、図面および請求項において開示される本発明の特徴は、本発明を種々の構成にて実現するために、個別にても、任意の所望の組み合わせにおいても重要である。
【図面の簡単な説明】
【図１ａ】
図１ａは、アンチフューズを製造するプロセスの図であり、プロセスの後の、本発明による半導体構造の断面図を示す。
【図１ｂ】
図１ｂは、アンチフューズを製造するプロセスの図であり、プロセスの後の、本発明による半導体構造の断面図を示す。
【図１ｃ】
図１ｃは、アンチフューズを製造するプロセスの図であり、プロセスの後の、本発明による半導体構造の断面図を示す。
【図１ｄ】
図１ｄは、アンチフューズを製造するプロセスの図であり、プロセスの後の、本発明による半導体構造の断面図を示す。
【図１ｅ】
図１ｅは、アンチフューズを製造するプロセスの図であり、プロセスの後の、本発明による半導体構造の断面図を示す。
【図２】
図２は、図１に示された本発明の方法により製造されたアンチフューズを示す模式図である。
【国際公開パンフレット】
2004508715.tif 000003
2004508715.tif 000004
2004508715.tif 000005
2004508715.tif 000006
2004508715.tif 000007
2004508715.tif 000008
2004508715.tif 000009
2004508715.tif 000010
2004508715.tif 000011
2004508715.tif 000012
2004508715.tif 000013
2004508715.tif 000014
2004508715.tif 000015
【国際調査報告】
2004508715.tif 000016
2004508715.tif 000017
2004508715.tif 000018
2004508715.tif 000019