(57)【要約】駆動回路が、ある１セットの電位を基準とする対称差動駆動信号を、他のセットの電位への出力ノードを駆動する駆動回路に供給する。前記駆動システムからの前記差動駆動信号は互いに同位相及び逆位相であり、それによって、駆動システムと駆動されるカレントミラーとの間の迷走電流が防止される。ハードスイッチングの過渡を防止するために、前記駆動信号を供給するトランジスタは、ある一つの論理状態における弱いバイアス及び他の状態におけるより強いバイアスを使用して継続的にバイアスされる。
2004533786.tif 000002
【特許請求の範囲】
【請求項１】
第一のセットの電源電位部から同方向及び逆方向の第二の電流並びに第一の電流を供給するように構成される駆動回路と、
第二のセットの電源電位部に対応する出力信号を供給するように構成される、前記駆動回路に動作可能な態様で結合される、駆動される回路と
を有し、前記第一のセットの電源電位部が前記第二のセットの電源電位部からほぼ独立しているレベルシフタ。
【請求項２】
前記駆動回路が、前記第一の電流並びに前記第二の同方向及び逆方向の電流を供給するための一対のカレントミラーを含む請求項１に記載のレベルシフタ。
【請求項３】
制御入力電流を前記カレントミラーの対に供給する電圧制御電流源を更に含む請求項２に記載のレベルシフタ。
【請求項４】
バイアス入力電流を前記カレントミラーの対に供給するバイアス電流源を更に含む請求項３に記載のレベルシフタ。
【請求項５】
バイアス入力電流を前記カレントミラーの対に供給するバイアス電流源を更に含む請求項２に記載のレベルシフタ。
【請求項６】
前記駆動回路が、入力信号の状態に依存して前記第一及び第二の電流を供給する請求項１に記載のレベルシフタ。
【請求項７】
前記駆動回路が、
前記入力信号の第一の状態の間のバイアス電流と、
前記入力信号の第二の状態の間の前記バイアス電流よりもかなり大きな駆動電流と
を有する請求項６に記載のレベルシフタ。
【請求項８】
前記駆動される回路は、
前記第一の電流が前記第二のセットの電源電位部のうちの第一の電圧源と前記駆動回路との間に流れる第一の抵抗と、
前記第二の電流が前記第二のセットの電源電位部のうちの第二の電圧源と前記駆動回路との間に流れる第二の抵抗と
を含み、前記出力信号の状態が前記第一及び第二の抵抗の両端間の電圧降下に依存する請求項１に記載のレベルシフタ。
【請求項９】
前記電圧降下が所与の閾値レベルを下回るとき前記出力信号の前記状態を制御するように構成される弱電流源を含む請求項８に記載のレベルシフタ。
【請求項１０】
前記駆動される回路は、
カレントミラーと、
少なくとも一つの電流源と
を含み、前記出力信号の状態が、前記少なくとも一つの電流源及び前記カレントミラーを介する電流に依存する請求項１に記載のレベルシフタ。
【請求項１１】
第一の対の電源電位部を有する第一のシステムを、第二の対の電源電位部を有する第二のシステムに、結合させるためのレベルシフタ回路であって、
第一の電流を前記第二のシステムに供給する第一のカレントミラーと、
前記第二のシステムから第二の電流を引く第二のカレントミラーと
を有し、
前記第二の電流の大きさが前記第一の電流の大きさにほぼ等しい
駆動回路と、
前記第一及び第二の電流の大きさに依存して、前記第二の対の電源電位部のうちの何れかの電源に、出力信号部を選択的に結合させるように構成される一つ又はそれより多くの電流源を有する、駆動される回路と
を有するレベルシフタ回路。
【請求項１２】
前記第一のカレントミラーは、
前記第一の対の電源電位部のうちの第一の電源に結合されるソースと、
制御可能な電流源の第一の端子に結合されるドレインと、
第一のｐ形チャネルデバイスのドレインに結合されるゲートと
を有する第一のｐ形チャネルデバイスと、
前記第一の対の電源電位部のうちの前記第一の電源に結合されるソースと、
前記第一の電流を供給するように構成されるドレインと、
前記第一のｐ形チャネルデバイスの前記ゲートに結合されるゲートと
を有する第二のｐ形チャネルデバイスと
を含み、
前記第二のカレントミラーは、
前記第一の対の電源電位部のうちの第二の電源に結合されるソースと、
前記制御可能な電流源の第二の端子に結合されるドレインと、
第一のｎ形チャネルデバイスのドレインに結合されるゲートと
を有する第一のｎ形チャネルデバイスと、
前記第一の対の電源電位部のうちの前記第二の電源に結合されるソースと、
前記第二の電流を引くように構成されるドレインと、
前記第一のｎ形チャネルデバイスの前記ゲートに結合されるゲートと
を有する第二のｎ形チャネルデバイスと
を含む請求項１１に記載のレベルシフタ回路。
【請求項１３】
前記制御可能な電流源
を更に含み、
前記制御可能な電流源が、
バイアス電流源と、
入力信号に基づいて前記バイアス電流源に、制御可能な態様で結合される駆動電流源と
を含む請求項１２に記載のレベルシフタ回路。
【請求項１４】
前記第二のｐ形チャネルデバイスの前記ドレインに結合される第一のダイオードと、
前記第二のｎ形チャネルデバイスの前記ドレインに結合される第二のダイオードと
を更に含む請求項１２に記載のレベルシフタ回路。
【請求項１５】
前記駆動される回路は、
前記第二の対の電源電位部のうちの第一の電源と第一のノードとの間に結合される第一の抵抗と、
前記第一のノードに結合されるソースと、
第二のノードに結合されるドレインと、
第三のノードに結合されるゲートと
を有する第三のp形チャネルデバイスと、
前記第二の対の電源電位部のうちの前記第一の電源と第四のノードとの間に結合される第二の抵抗と、
前記第四のノードに結合されるソースと、
第五のノードに結合されるドレインと、
前記第三のノードに結合されるゲートと
を有する第四のp形チャネルデバイスと、
前記第二の対の電源電位部のうちの第二の電源と第六のノードとの間に結合される第三の抵抗と、
前記第六のノードに結合されるソースと、
前記第二のノードに結合されるドレインと、
前記第二のノードに結合されるゲートと
を有する第三のｎ形チャネルデバイスと、
前記第二の対の電源電位部のうちの前記第二の電源と第七のノードとの間に結合される第四の抵抗と、
前記第七のノードに結合されるソースと、
前記第五のノードに結合されるドレインと、
前記第二のノードに結合されるゲートと
を有する第四のｎ形チャネルデバイスと、
を更に含み、
前記第一の電流が前記第七のノードにもたらされ、
前記第二の電流が前記第一のノードから引かれ、
前記第五のノードが前記出力信号部に対応する
請求項１２に記載のレベルシフタ回路。
【請求項１６】
前記駆動される回路が、
前記第三及び第四のp形チャネルデバイスの前記ゲートをバイアスするように構成されるバイアス電位源を更に含む請求項１５に記載のレベルシフタ回路。
【請求項１７】
前記駆動される回路が、
前記第五のノードに接続される第一の端子と、
前記第二の対の電源電位部のうちの前記第二の電源に接続される第二の端子と
を有する弱電流源を更に含む請求項１５に記載のレベルシフタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、特に独立のグランド電位部と、低減された電磁放射（ＥＭＥ（ｄｅｌｅｃｔｒｏ−ｅｍｉｓｓｉｏｎ）特性とを備えるレベルシフタに関する。
【背景技術】
【０００２】
レベルシフタは、第一の範囲の電位を有するシステムから、異なる範囲の電位を有する他のシステムへの信号の通信をもたらすために通例使用されている。例えばレベルシフタは自動車用途品において通例使用されている。通常の自動車システムは０乃至１８Ｖで動作するのに対して、通常の集積回路は通常０乃至３Ｖ、又は０乃至５Ｖで動作するためである。活性化されている（ａｓｓｅｒｔｅｄ）“論理ハイ（ｌｏｇｉｃ−ｈｉｇｈ）”の３又は５ボルトの、集積回路からの出力は、１２ボルトのシステムにおいて論理ハイとして認識されるのに不十分となり得る。レベルシフタにより、あるシステムから他のシステムへの電圧レベルの適切なマッピング（ｍａｐｐｉｎｇ）がもたらされ、その結果論理値の適切な通信が保証される。
【０００３】
入力部（Ｉｎ）における論理ハイ電圧レベルのＶｄ１に対応する、出力部（Ｏｕｔ）における論理ハイ電圧レベルのＶｄ２をもたらすように構成されている従来のレベルシフタ１００の概略的な例を図１は示している。両方の信号（Ｉｎ及びＯｕｔ）の論理ローレベルはゼロボルトである。当該電位の各々は、コモングランド電位（ｃｏｍｍｏｎ  ｇｒｏｕｎｄ  ｐｏｔｅｎｔｉａｌ）に関連して参照される。
【０００４】
論理ハイ（Ｖｄ１）入力信号がＩｎノードにおいて受信されると、トランジスタＮ１はターンオンされる。同時にインバータ１１０はトランジスタＮ２をターンオフさせる。トランジスタＮ１がターンオンされると共にＮ２がターンオフされる場合、トランジスタＰ２はターンオンされる。それによって、ＯｕｔノードはＶｄ２にプルアップされる。このように、入力電圧レベルのＶｄ１は出力電圧レベルのＶｄ２に変換される。
【０００５】
論理ロー（グランド電位）の入力信号が受信されると、トランジスタＮ１はターンオフされると共にインバータ１１０はトランジスタＮ２をターンオンさせる。トランジスタＮ１がターンオフされる場合、トランジスタＰ２はターンオフされ、トランジスタＮ２はＯｕｔノードをグランド電位にプルダウンさせる。このように、グランド電位における入力信号により、同様にグランド電位となっている出力信号がもたらされる。
【０００６】
図１のレベルシフタが、適切な動作のためにコモングランド電位に依存していることは注意されるべきである。入力システム（インバータ１１０）のグランドが出力システム（Ｎ１、Ｐ１、Ｎ２、及びＰ２）のグランド電位と異なる場合、グランド電流が流れるであろう。グランド電位間の当該差が顕著な場合、レベルシフタ１００は動作しないか、断続的に動作するであろう。
【０００７】
Ｈｅｎｄｒｉｋ  Ｂｏｅｚｅｎ氏他による２０００年１１月２８日発行の米国特許公報第ＵＳ６１５４０６１号「対称差動出力信号を具備するＣＡＮバスドライバ（ＣＡＮ  ＢＵＳ  ＤＲＩＶＥＲ  ＷＩＴＨ  ＳＹＭＭＥＴＲＩＣＡＬ  ＤＩＦＦＥＲＥＮＴＩＡＬ  ＯＵＴＰＵＴ  ＳＩＧＮＡＬＳ）」において記載され、本明細書において参照によって組み込まれているように、フローティングソース（ｆｌｏａｔｉｎｇ  ｓｏｕｒｃｅ）２１０及び２２０からの信号を、二つの電位Ｖ＋とＶ−との間でバス（ｂｕｓ）を駆動（ドライブ）するための信号に変換するように構成されるレベルシフタ２００の概略的な例を図２は示している。トランジスタＰ２及びダイオードＤ１はバス負荷（ｂｕｓ  ｌｏａｄ）ＬｂをＶ＋の電位まで駆動するように構成され、トランジスタＮ２及びダイオードＤ２はバス負荷ＬａをＶ−の電位まで駆動するように構成される。それ故に結果的に論理ハイと論理ローとの両方は電位Ｖ＋とＶ−とからほぼ独立している。レベルシフタ２００は、負荷Ｌａ及びＬｂに同方向及び逆方向の電流（ｅｑｕａｌ  ａｎｄ  ｏｐｐｏｓｉｔｅ  ｃｕｒｒｅｎｔ）を供給する。それによって、バスが状態をスイッチするときのグランドバウンス（ｇｒｏｕｎｄ  ｂｏｕｎｃｅ）及びグランド電流が防止される。しかしながら、出力トランジスタＰ２及びＮ２は、各々のバスの状態遷移（ｂｕｓ  ｓｔａｔｅ  ｔｒａｎｓｉｔｉｏｎ）において各々対応するレール電圧（ｒａｉｌ  ｖｏｌｔａｇｅ）Ｖ＋及びＶ−にハードドライブ（ｈａｒｄ−ｄｒｉｖｅ）され、かなりの電磁放射（ｅｌｅｃｔｒｏ−ｍａｇｎｅｔｉｃ  ｅｍｍｉｓｉｏｎ（ＥＭＥ））がもたらされる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、二つのほぼ独立したグランド電位を可能にするレベルシフタを提供することにある。本発明の他の目的は、図１及び２の従来のレベルシフタと比較して低減された電磁放射（ＥＭＥ）特性を有するレベルシフタを提供することにある。
【課題を解決するための手段】
【０００９】
これらの目的及び他の目的は、ある１セットの電位を基準とする対称差動駆動信号を、他のセットの電位に出力ノードを駆動する一対の電流源に供給することによって達成される。駆動システムからの差動駆動信号は互いに同位相及び逆位相（ｅｑｕａｌ  ａｎｄ  ｏｐｐｏｓｉｔｅ）であり、それによって、駆動システムと駆動されるカレントミラーとの間の迷走電流（ｓｔｒａｙ  ｃｕｒｒｅｎｔ）が防止される。駆動信号を供給するトランジスタは、ハードスイッチングの過渡（ｈａｒｄ−ｓｗｉｔｃｈｉｎｇ  ｔｒａｎｓｉｅｎｔ）を防止するために、ある一つの論理状態における弱いバイアス、及び他の状態におけるより強いバイアスを使用して継続的にバイアスされる。
【００１０】
本発明は、添付図面に関連して例示によって更に詳細に説明される。
【発明を実施するための最良の形態】
【００１１】
図３は、本発明によるレベルシフタ３００の概略的な例を示している。便宜のため以下、レベルシフタ３００は、送信（駆動する）セクション３１０及び受信（駆動される）セクション３２０を有しているとされる。専門用語及び従来技術に合わせて、レベルシフタ３１０はトランシーバと称されてもよい。送信セクション３１０はＶｄｄ１及びＧ１の電源電位で動作するように構成され、受信セクション３２０はＶｄｄ２及びＧ２の電源電位で動作するように構成される。当該２セットの電位は、ほぼ独立しており、これらの間の関係は二つのグランド電位部Ｇ１とＧ２との間の仮想抵抗（ｖｉｒｔｕａｌ  ｒｅｓｉｓｔａｎｃｅ）Ｒｇｎｄによって表されている。ここに使用されているように、用語グランド電位は、ある特定のシステムが参照電位として使用する電位をただ特定するためだけに使用されていることは注意されるべきである。当該参照電位部はアースグランド電位部に接続されていてもよいし、接続されていなくてもよく、実際他の何れかの参照電位に対してフローティング状態になっていてもよい。
【００１２】
送信セクション３１０は、カレントミラー構成体において構成されているトランジスタＰｔ１、Ｐｔ２、Ｎｔ１、及びＮｔ２を含んでいる。電流源Ｉｂｉａｓは、トランジスタＰｔ１、Ｐｔ２、Ｎｔ１、及びＮｔ２を弱くバイアスするために設けられる。入力信号Ｉｎは、更なる電流源Ｉｄｒｉｖｅがバイアス電流Ｉｂｉａｓと平行にもたらされるか否かを制御する。ダイオードＤ１及びＤ２は、電源Ｖｄｄ１及びＶｄｄ２を、グランド電位Ｇ２及びＧ１に各々短絡されることから保護している。
【００１３】
受信セクション３２０は、電流源としての役割を果たすトランジスタＰｒ１及びＰｒ２と、抵抗比型カレントミラー（ｒｅｓｉｓｔｏｒ−ｒａｔｉｏｎｅｄ  ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒ）として構成されるトランジスタＮｒ１及びＮｒ２とを含んでいる。電圧ＢはトランジスタＰｒ１及びＰｒ２のゲートをバイアスする。
【００１４】
Ｉｄｒｉｖｅ電流が流れていない場合、Ｉｎ信号が活性化されていない（論理ロー）とき、Ｉｂｉａｓ電流はトランジスタＰｔ２及びＮｔ２によってミラーされ、その結果、抵抗Ｒ４とＲ１とを介して電流が各々流される。抵抗Ｒ４とＲ１との間に結果としてもたらされる電圧は、Ｐｒ１及びＮｒ２を導通させないようにバイアスする。その結果、出力信号Ｏｕｔの、Ｖｄｄ２への弱いプルアップ（ｐｕｌｌ−ｕｐ）がもたらされる。電流源Ｉｗｅａｋは、当該弱いプルアップを打ち消すように設けられると共に、出力信号Ｏｕｔをグランド電位Ｇ２にプルダウンするために設けられる。従って非活性化入力信号（ｎｏｎ−ａｓｓｅｒｔｅｄ  ｉｎｐｕｔ  ｓｉｇｎａｌ）の場合、出力信号は、入力信号に関係する参照電位Ｖｄｄ１及びＧ１から独立したグランド電位Ｇ２にプルダウンされる。
【００１５】
Ｉｎ信号が活性化される（論理ハイ）と、Ｉｄｒｉｖｅ電流はＩｂｉａｓ電流を引き、この足された電流はトランジスタＰｔ２及びＮｔ２によってミラーされる。その結果、より多くの電流が抵抗Ｒ４及びＲ１を介して流される。それによって、トランジスタＰｒ２はターンオンされ、トランジスタＰｒ１、Ｎｒ１、及びＮｒ２はターンオフされる。Ｉｗｅａｋ電流源は弱いため、トランジスタＰｒ２の導通によりＯｕｔ信号はＶｄｄ２にプルアップされる。従って活性化入力信号の場合、出力信号は、入力信号に関係する参照電位Ｖｄｄ１及びＧ１から独立したソース電位Ｖｄｄ２にプルアップされる。トランジスタＰｔ２及びＮｔ２は最初Ｉｂｉａｓ電流源によってバイアスされるため、Ｉｄｒｉｖｅ電流源の設置によりトランジスタＰｔ２及びＮｔ２のハードスイッチング（ｈａｒｄ  ｓｗｉｔｃｈｉｎｇ）はもたらされない。それによって、図２のバス駆動回路２００のハードスイッチングＥＭＥに比べて、ＥＭＥが低減される。
【００１６】
送信セクション３１０のカレントミラー構成体においては、等しい電流がトランジスタＰｔ２及びＮｔ２を介して流れることが仮定されている。Ｐｔ２を介して流れる電流は受信器３２０に流れ込み、Ｎｔ２を介して流れる電流は受信器３２０から流れ出す。この同方向及び逆方向の電流により、グランドパスＲｇｎｄを介して流れる電流が防止される。それによって、グランドバウンスが最小限化され、従ってＥＭＥが最小限化される。
【００１７】
Ｇ１とＧ２との間の電位差が非常に大きい場合、Ｒｇｎｄを介してある程度のプルアップ又はプルダウン電流が発生するであろう。この場合、ある程度のグランドバウンスがＥＭＥをもたらすにもかかわらず、レベルシフタ３００のレベルシフト機能は正常に動作し続けるであろう。レベルシフタ３００は高速で動作し得ると共に高いグランドオフセット（ｇｒｏｕｎｄ  ｏｆｆｓｅｔ）に耐え得る。更に、広いコモンモードレンジを有する。
【００１８】
上記の記載は本発明の原理を示しているにすぎない。従って、本明細書において明示的に記載又は開示されていないが、本発明の原理を具現化し、それ故に本請求項の範囲内にある様々な装置を当業者が考案し得ることは評価されるであろう。
【図面の簡単な説明】
【００１９】
【図１】従来のレベルシフタの概略的な例を示している。
【図２】従来の対称差動バスドライバの概略的な例を示している。
【図３】本発明によるレベルシフタの概略的な例を示している。
【図１】
2004533786.tif 000003
【図２】
2004533786.tif 000004
【国際公開パンフレット】
2004533786.tif 000005
2004533786.tif 000006
2004533786.tif 000007
2004533786.tif 000008
2004533786.tif 000009
2004533786.tif 000010
2004533786.tif 000011
2004533786.tif 000012
2004533786.tif 000013
2004533786.tif 000014
2004533786.tif 000015
2004533786.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2004533786.tif 000017
【国際調査報告】
2004533786.tif 000018
2004533786.tif 000019
2004533786.tif 000020