(57)【要約】プリセッティング可能で優れた特性をもつ、ナノメータの寸法のダイオードデバイスであり、導電性基板に設けたエッチングされた絶縁ライン（８、１６、１８）を有し、このラインの間に細長い電荷キャリアの流路を画成し、この流路は長さが少なくとも１００ｎｍで、幅が１００ｎｍより狭い、細長いチャンネル２０として形成される。このダイオードデバイスの電流―電圧特性は従来のダイオードと同様であるが、閾値電圧（０Ｖから数Ｖ）と電流レベル（ｎＡからμＡ）の両方がデバイスの幾何学的形状を変更することによって数オーダの大きさだけ調節できる。一般的なシリコンウェハが基板として使用できる。OR、AND及びNOTのような論理ゲートの完全なファミリを、基板にラインを単にエッチングすることによって、このデバイスのみに基づいて構築することができる。
2004534388.tif 000002
【特許請求の範囲】
【請求項１】
移動可能な電荷キャリアを支持する基板と、該基板の表面に形成され、その両側に第１と第２の基板エリアを画成する絶縁性の加工部分とを含む電子回路コンポーネントであって、該絶縁性の加工部分は、互いに近接して位置するが細長いチャンネルを提供するように離間する第１と第２の領域を有し、該チャンネルは、基板内を前記第１の領域から前記第２の領域に至る電荷キャリアの流路を提供し、および
前記細長いチャンネルは、前記電荷キャリアの流路のパラメータが前記第１と第２のエリア間の電位差に依存するように、寸法づけられかつ配置される電子回路コンポーネント。
【請求項２】
前記電子回路コンポーネントがダイオードである請求項１に記載のコンポーネント。
【請求項３】
前記細長いチャンネルの長さが少なくとも約１００ナノメータである請求項１または２に記載のコンポーネント。
【請求項４】
前記細長いチャンネルの幅が５００ナノメータより狭く、好ましくは１００ナノメータより狭い、また好ましくは３０乃至５０ナノメータである請求項１乃至３のいずれかに記載のコンポーネント。
【請求項５】
前記絶縁性の加工部分は、前記第１と第２の基板エリアを分離する第１の絶縁ラインと、前記第１の絶縁ラインに対しある角度で延在しかつ前記細長いチャンネルを画成する第２の絶縁ラインとによって画成される請求項１乃至４のいずれかに記載のコンポーネント。
【請求項６】
前記細長いチャンネルが、前記第１と第２の領域がその一方のエリア内に現れる電圧に対し露呈されるように、前記第１と第２の基板エリアの一方のみに延在する請求項１乃至５のいずれかに記載のコンポーネント。
【請求項７】
全波整流回路であって、基板が絶縁ラインによって少なくとも４つのエリアに分割され、そのエリアの各々はそれぞれ電気端子を有し、かつ、細長いチャンネルが、全波整流機能を提供するために、各々が請求項２に記載するところのダイオードを形成するために、前記４つのエリア間に在る前記絶縁ラインに、選択的に設けられている全波整流回路。
【請求項８】
ORゲート回路であって、基板が絶縁ラインによって少なくとも３つの領域に分割され、第１の領域は第１の入力端子を、第２の領域は第２の入力端子を、および第３の領域は出力端子を提供し；
前記第１の領域と前記第３の領域の間に第１の細長いチャンネルを、前記第２の領域と前記第３の領域の間に第２の細長いチャンネルを設け、各チャンネルは請求項２に記載のダイオードを提供し、
これによって、入力端子に適切な電圧を印加したとき、領域間を電流が流れることを可能にし、これによって出力端子でOR特性を反映する出力電圧を得るORゲート回路。
【請求項９】
ANDゲート回路であって、基板が絶縁ラインによって少なくとも第１、第２及び第３の領域に分割され、第１の領域は第１の入力端子を、第２の領域は第２の入力端子を、および第３の領域は出力端子を提供し；
そして前記第１の領域と前記第３の領域の間に第１の細長いチャンネルを、および前記第２の領域と前記第３の領域の間に第２の細長いチャンネルを設け、各チャンネルは請求項２に記載のダイオードを提供し、これによって、前記第１と第２の入力端子に適切な電圧を印加したとき、領域間を電流が流れることを可能にし、これによって出力端子でAND特性を反映する出力電圧を得るANDゲート回路。
【請求項１０】
電圧レールとして働く第４の基板領域を含み、該第４の基板領域は、請求項１に記載のコンポーネントを提供し、および抵抗として働く細長いチャンネルによって前記第３の領域に接続される請求項９に記載の回路。
【請求項１１】
前記細長いチャンネルは、負性差動抵抗特性が提供される類のものである請求項１または２に記載のコンポーネント。
【請求項１２】
一つまたはそれ以上のリアクティブなコンポーネント、および請求項１１に記載のコンポーネントとを含む発振回路。
【請求項１３】
前記チャンネルの寸法が、光を発生させるほどの電圧を印加するとアバランシェ降伏が発生する領域を作る類のものであるフォトダイオードとして形成された請求項２に記載のコンポーネント。
【請求項１４】
行及び列のアドレス・ラインを含み、そのマトリクスの各要素が請求項１３に記載のフォト・ダイオードである光放射用のマトリクス・アレイ。
【請求項１５】
光あるいは溶解状態の分子種に露呈されると、検知可能の電流を発生するように配置された請求項２に記載のコンポーネント。
【請求項１６】
行及び列のアドレス・ラインを含み、そのマトリクスの各要素が請求項１５に記載のコンポーネントである光検知用のマトリクス・アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナノ・エレクトロニック・ダイオード・デバイスと回路に関する。
【背景技術】
【０００２】
公知の、マイクロ・メータの寸法の集積回路を製造する技術は、共通して、拡散及び注入工程と共に、異なる形状及びパターンを、例えばフォト・リソグラフィックの技術で重畳しおよび整列させる工程から成る多数の工程を必要とする。しかしながら、これらの技術は、非常に小さな、ナノメータの寸法の回路を製造するために適用するのは難しい。最新の技術上の進歩では、マイクロ・プロセッサにおける相補型金属酸化膜半導体（CMOS）電界効果トランジスタはゲート長が既に１００ｎｍに近い。半導体デバイスの小型化を続行するために、産業界は製造上、技術上および経済上の難題に直面している。将来の集積回路は、新たなコンセプトに基づく、ナノメータの寸法のデバイスで構築されねばならない。
【０００３】
基板上にナノメータの寸法の回路形状を生じさせるための技術は、Ｘ線ビーム及び電子ビームのリソグラフィを含む。一つの特別な技術が米国特許Ｎｏ．５、７７２、９０５、いわゆるナノ・インプリント・プロセスに開示され、そこではＥビーム・リソグラフィによって形成された非常に小さな突起をもつモールドを基板上のプラスティック・ポリマーに押圧して、モールドの突起に相当する層内に空乏を生起させる。次いで、空乏エリア内の基板を露光するためにエッチングプロセスを実行可能であり、また集積回路の形状を画成するために引き続きエッチングまたは成膜プロセスを実行可能である。しかし、米国特許Ｎｏ．５、７７２、９０５は完全な集積回路も、完全な回路を実現する方法も開示していない。
【０００４】
ＥＰ特許公開Ｎｏ．０４６４８３４は、絶縁性の溝の幾何学パターンによって、アルミニウム・ガリウム・砒素／ガリウム・砒素のヘテロ構造に形成されたトランジスタを開示する。６００ｎｍ幅の一次元チャンネルが、トランジスタ・ゲートを提供する２次元電子系（２DES）のエリアから、７００ｎｍ幅の深いメサエッチングされた溝によって、側面に沿って隔離されている。ＩＤチャンネルにおける導電性はそのチャンネルに印加されるゲート電圧に対し完全に線形な依存性を有する。
【発明の開示】
【０００５】
本発明の少なくとも好適な形状によると、出願人（発明者）は、二つの絶縁性の加工部分（ｆｅａｔｕｒｅ）を、ナノメータのオーダの幅を有する狭く延びたチャンネルを画成できるほどに互いに接近して位置付けると、チャンネルを流れる電流が、一定の方法（挙動）において、チャンネルの両端に印加された電圧の関数となる回路コンポーネントを提供することを発見した。好適な実施形態では、この回路コンポーネントはダイオードを含むが、例えば、トランジスタあるいは抵抗を含むものであってもよい。
【０００６】
本発明は、移動可能の電荷キャリアを支持する基板と、該基板の表面に形成され、その両側に第１と第２の基板エリアを画成する絶縁性の加工部分とを含む電子回路コンポーネントであって、該絶縁性の加工部分は、互いに近接して位置するが細長いチャンネルを提供するように離間する第１と第２の領域を有し、該チャンネルは、基板内を前記第１の領域から前記第２の領域に至る電荷キャリアの流路を提供し；および、前記細長いチャンネルは、前記電荷キャリアの流路のパラメータが前記第１と第２のエリア間の電位差に依存するように寸法づけられかつ配置される電子回路コンポーネントを提供する。
【０００７】
本明細書の目的において、「回路コンポーネント」は、トランジスタ、コンデンサ、ダイオードあるいはロジック・ゲートのような所望の回路の機能を提供する、集積回路の一部あるいは素子を意味する。
【０００８】
回路コンポーネントがダイオードのような非線形のデバイスの場合は、電荷キャリアの流路における反転対称を破る必要がある。即ち、絶縁性の領域は、後に詳細に説明するように、印加された電圧がその極性に依存して異なって動作して、チャンネルを開閉する類のものである。これは、通常のダイオードのそれと同様な、あるいはもっと好ましい、極めて非対称な電流―電圧特性を提供する。
【０００９】
本明細書の目的において、「絶縁性」とは、基板の導電性と比較して、相対的な値と理解されるべきである。一実施形態において、絶縁性のバリアを形成する溝は弱導電性であるように、非常に狭い導電性のチャンネルを形成することができる。ある場合には、電圧が印加されていないときに少し導電性を持つことは好ましく、それは、例え若干の漏洩電流が生じたとしても、非常に感度の良い検知、あるいは微弱な信号の混合を提供することがある。
【００１０】
一つの好適な実施形態において、絶縁性の加工部分は、基板を第1及び第２のエリアに分割する溝もしくはラインとして形成される。分割ラインに対しある角度で延在する更なる溝あるいはラインは、第１及び第２のエリアの一方に延在するチャンネルを画成する。電圧は、適当な接点手段によって第１及び第２のエリアに印加することができ、電位差が絶縁性の分割ラインにまたがって生起される。チャンネルを画成するラインの外側は前記一方のエリア内の電圧に露呈されている。チャンネルにかかる電圧が十分に高い場合には、電荷キャリアの存在しない空乏領域を生成する。チャンネルが十分狭くかつ十分長い場合には、ギャップの完全な閉鎖即ちピンチ・オフが達成され、そのため全く電流が流れないか、あるいはいずれにせよ非常にわずかの電流しか流れない。即ち、ダイオードの動作が生成される。印加電圧が順方向の場合は、その印加電圧は、チャンネルの電位をより低下させるとともに、静電的にチャンネル幅を広げ、キャリアが順方向に容易に流れることを許容する。
【００１１】
チャンネルの幅は、３０ナノメータのオーダが好ましい。チャンネルの最大幅は概ね１００ナノメータであり、一方、チャンネルの最狭幅は、ゼロの近くまで減少させることができる。例えば、溝のエッチング後に、過度に成長させると、エッチングされたラインの周りの空乏が非常に少なくなり、そしてチャンネル幅は非常に小さく設計することができる。チャンネルの長さも、デバイスの動作を決定するものであって、ダイオードの動作を果すために、その長さは、インジウム・ガリウム・砒素／インジウム・リンの基板材料に対し少なくとも１００ｎｍのオーダでなければならず、他方最大の長さは数マイクロまたはそれ以上にすることができる。長さは、多くの程度、基板の材料及び回路コンポーネントに対して意図される目的に依存する。本発明は、非常に簡単な構造で完全なダイオード動作を提供することができる。少数キャリアを生成するP-N接合を有しないので、ダイオードの電気特性は、ピンチ・オフ時には全く逆電流が生じないほどに非常に明瞭となっている。
【００１２】
変形例において、チャンネルの一方の側を、別の制御、即ち、基板の閉じたエリアに現れる電圧の変調に対し露呈してもよい。これはチャンネルを流れる電流を変調するので、トランジスタ・デバイスを生成する。
【００１３】
基板により２次元の電子ガス（電子気体）を提供できる。または、基板はどんな他の望ましい特性でも持つようにできる。例えばシリコンまたはバルクのシリコン・ゲルマニウム材料などの、どんな望ましい基板材料でも使用することができる。現在のところ利用できるものでは、インジウム・ガリウム・砒素／インジウム・リン材料が使用される。
【００１４】
本発明のデバイスは、主に電子的用途のために役立っているけれど、光学的なコンポーネントとしても使用してもよい。例えば、ダイオードデバイスは、チャンネルがほとんどピンチ・オフとなっているか、あるいはほとんど閉鎖されているという条件下で、細長く狭いチャンネルを画成する二つの絶縁性バリアから構築されている場合には、ダイオードデバイスは光の照射に対し、非常に敏感に反応する、即ち、絶縁性のバリアの周りの空乏は非常に減少させることができる。結果として、弱い光でさえ、電流を、あるバイアス電圧において数オーダの大きさ分、劇的に増加させるであろう。これは光検知器あるいは光スイッチとして直接使用できる。
【００１５】
これとは別に、本発明に従うダイオードは、電子が価電子帯から生じ、ホール（正孔）をあとに残すアバランシェ効果によって光を生じさせるフォトダイオードとして使用してもよい。発生したホールは電子と再結合して光を発生する。
【００１６】
もう１つの実施形態では、デバイスのチャンネルの電気的及び光学的パラメータを、デバイスの表面に吸収されるタイプの、数個の、あるいはたった１個の分子にすら敏感に反応するように形成することができる。こうしたデバイスは、そのような分子のためのセンサとして使用することができる。
【００１７】
本発明によれば、ナノメータの寸法の集積回路を、基本的に単一の製造工程で、あるいは、いずれにせよ非常に少数の処理工程で製造することができ、この処理工程の全ては単一のパターンの加工部分を伴う。エッチングされた加工部分を生成する適正な方法は何でも使用することができる。この方法には、上述したＥビーム・リソグラフィ及びナノ・インプリント方法を含む。これは、異なる形状及びパターンを重ね及び位置合わせを含む種々の工程から成る多数の工程を伴う、従来の集積回路の製造工程と比較すると、非常に単純化されている。にもかかわらず、本発明は、工程の本質的な簡素化を損なわない限り、多数の回路コンポーネントを包む広いエリア・ゲートを形成するその後の工程を組み込んでもよい。
【００１８】
本発明の好適な実施形態は、添付の図面を参照して、例示によって、以下に説明されるであろう。
【発明を実施するための最良の形態】
【００１９】
マイクロ・エレクトロニクスのロード・マップは、久しく、われわれがごく近いうちに従来の半導体装置の限界に達するであろうこと、及び近い将来の集積回路が新しいコンセプトに基づくナノ・デバイスで築かれるであろうことを示してきた。更に、こうした新しいナノ・デバイスを一般的なシリコン・ウェファ上で製造可能にすることがはなはだ望ましい。常温で動作するナノ・デバイスの製造における多大の努力にもかかわらず、ほとんど成功していない。その理由は、これまで提案されたナノ・デバイスのほとんどが約数ｎｍの形状を必要とすることにある。
【００２０】
本発明はダイオードタイプのデバイスを含んでいる。このダイオード類似のデバイスの電圧―電流特性は従来のダイオードのそれと全く同じであるが、閾値電圧（０Ｖ乃至数Ｖ）及び電流値（ｎＡ乃至μＡ）の双方が、ドーピング、拡散等によってホスト物質の特性を変える必要なしに、単にデバイスの幾何学的配列を変えることによって数オーダの大きさ分調節が可能である。ＰＮダイオードよりも、逆バイアスの条件での漏洩電流は無視できるほどに低くすることが可能である。３端子デバイスはトランジスタの機能性とダイオードのそれとの双方を提供することができ、それは回路の構造においてフレキシビリティに優れていることを意味する。本発明のデバイスを設計変更で３端子装置として使用すれば、そのデバイスはトランジスタの機能性とダイオードのそれとの双方を提供することができ、それは回路の構造においてフレキシビリティに優れていることを意味する。
【００２１】
現在、インジウム・ガリウム・砒素／インジウム・リン物質で実行されているけれども、本デバイスは、その動作原理が高い電子移動度に依存するものではないので、一般的なシリコン・ウェハ上で、信頼性の高いまた再現性の良好な状態で製造できる。以下に示すように、ロジック・ゲートの全てのファミリ、例えばOR、AND、NOT等が、単に、基板に溝をエッチングすることだけで構築することができる。それ故、本発明は、集積回路と同様にダイオードタイプのデバイスの製造をかなり簡素化し、またそのため製造コストを非常に減らすことになるであろう。
【００２２】
図１において、図１（Ａ）乃至図１（Ｅ）はダイオードタイプのデバイスの走査電子顕微鏡（SEM）の画像を示す。電気コンタクト４、６はインジウム・ガリウム・砒素／インジウム・リン基板２の左右両側に設け、中央の絶縁ライン８（ここではエッチングされた溝）が基板を左右のエリア１０、１２に分割する。エッチングされた溝の幅は約１００ｎｍである。デバイスを製造するためには、まず、表面に約５０ｎｍの導電（移動電子）層を含むインジウム・ガリウム・砒素／インジウム・リン基板上に電子ビーム・レジスト層（ZEP-520）をスピンする。設計パターンが電子ビーム・リソグラフィを用い画成される。電子ビーム露光後レジストを現像した後で、ウェット・ケミカル・エッチングを用いて１００ｎｍの深さの溝を形成する、即ち導電性の層を貫通し、絶縁ラインが形成される。
【００２３】
ライン８の中央部において、二つのライン領域１６、１８がライン８から基板のエリア１２上を延在して形成される。二つのライン１６、１８はライン８の長さに対し垂直であって、約５００ｎｍの長さを有する。即ち、エッチングされた溝は狭いチャンネルを画成するだけではなく、エリア１２内のみに伸び、またチャンネル電流の方向に沿った反転対称を崩している。細長のチャンネル２０は約５０ｎｍの幅を有し、基板の移動電子が基板の左側１０から右側に、あるいはその逆方向に移動するための電子流路を提供する。
【００２４】
端子４、６に電圧が印加されていない条件では、図１（Ｂ）に示すように、チャンネル２０内には、各ライン領域に隣接して空乏領域２２が現れて、流路の狭いエリアだけが電子伝導を利用可能にする。これらの空乏領域は表面状態とエッチングされた表面のフェルミ準位によって生じる。これらの空乏領域は電子がチャンネルを通過する際の効果（影響）を示すものとして表示されている。図１（Ｃ）に示すように、正の電圧を端子６に、また負の電圧を端子４に印加すると、ライン領域１６、１８の外側に正の電圧が現れ、これが、チャンネル内の電位を静電的に低下させることによって、空乏領域２２のサイズを減らすように作用する。この条件では、電子の導通、従って電流が増大する。
【００２５】
図１（Ｄ）では、正の電圧を端子４に、また負の電圧を端子６に印加させるために電圧の極性を反転させると、ライン領域１６、１８の外側に現れた負の電圧が静電的にチャンネル内の電位を上昇させる。これにより、チャンネルの幅はずっと狭くなり、あるいは完全にチャンネルがピンチ・オフする。後者の場合には、チャンネルが長いことを考慮すれば、キャリアは一方の側から他方の側へ通ることはできない。即ち、反対の極性の電圧と比較して、チャンネルを通過する電流はほんのわずか、あるいは全く流れなくなることから、図１（Ｅ）に示すようなダイード類似の機能が生起されていることを意味する。
【００２６】
更に、Ｐ−Ｎ接合が生起されていないので、少数キャリアの量は無視することができるであろう。それ故、逆バイアス条件での漏洩電流を非常に小さくすることができ、実験上、pA以下に減少することが観察された。
【００２７】
図２乃至６は、図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性のグラフであるが、異なる動作特性を与えるため特性の修正を伴う。図２は図１と同様のデバイスに対する特性を示す（ただし、チャンネルの長さは７００ｎｍ、幅は４０ｎｍ）。端子４、６の間に生起する約０．９Ｖを超える電圧に対し、チャンネル２０を流れる電流は、急峻に上昇し、２Ｖの電圧で約6マイクロ・アンペアになる。０．９Ｖより低い電圧では電流は観測されない。本特性は４．２度のKelvin温度に対して与えられる。
【００２８】
図3では、細長のチャンネル２０の寸法は、閾値電圧がうまく０．０２Ｖより低く、即ち非常に０に近くなるように調整されている（チャンネルの長さが１０００ｎｍで幅が５０ｎｍ）。
【００２９】
図４では、図３の細長いチャンネルの寸法を持つデバイスが示されている。表示されている特性は室温におけるものである。逆バイアスの条件でわずかの電流が流れ、決して完全ではない特性が与えられており、この特性は最適化、例えばチャンネルの幅を若干減らすことによってゼロに減らすことができる。図１０（Ｂ）及び図１０（Ｃ）で後に示すように、この決して完全ではない特性はあるロジック回路では好ましいものに成り得る。
【００３０】
図5を参照するに、チャンネルの寸法は、約2Ｖの大きな閾値電圧になるように調節されている（幅が２０ｎｍ、長さが７００ｎｍ）。この特性は室温で測定されている。
【００３１】
図6では、図3のチャンネルの寸法を持つデバイスの特性が、２４０度のKelvin温度で測定されている。この閾値は正確に０Ｖであり、逆バイアスの条件で電流は流れない。この特性は理想のダイオードに近く、目立つ漏洩電流はなく、そして閾値電圧は０Ｖである。
【００３２】
図７を参照するに、これは、細長いチャンネル２０を画成するライン領域１６、１７の幾何学構造の態様を示す。図７（Ａ）では、ライン１６、１８は、チャンネル２０の幅がライン１６、１８の自由端で最小となるように、ライン８から内側に傾斜する。これは電流に対する制御が良好となる利点を有する。
【００３３】
図７（Ｂ）では、ライン１６、１８は、チャンネル２０の幅がライン８の直後で最小となり、ライン１６、１８の自由端で最大となるように、反対方向に傾斜する。
【００３４】
図７（Ｃ）では、ライン領域１６、１８は、チャンネル２０の幅が、ライン１６．１８が互いに近づいているエリアでの小さな値ａと、ライン１６、１８が互いに離れているエリアでの大きな値ｂとの間で、変化する。この構造は非線形量子移動効果（non-linear quantum transport effects）を生起する。
【００３５】
図７（Ｄ）では、ライン領域１６、１８は、互いに対し、その隔てた最大値がｍに達するまで外側に屈曲し、その最大値から内側に屈曲して領域８の幅ｄに等しい幅ｄに戻る。この構造は非線形量子移動効果を生起する。図７の全てにおいて、チャネルの幅は１０００ｎｍより著しく大きいことはない。
【００３６】
さて図８（Ａ）及び図８（Ｂ）を参照するに、本発明の第２の実施形態は、図８（Ａ）に概略的に示されるブリッジ型の整流器を含み、交流電圧が対向する端子４０、４２に印加され、端子４４、４６に単極性の整流された電圧が出力する。
【００３７】
このブリッジ型の整流器を実現する一例が図８（Ｂ）に示され、インジウム・ガリウム・砒素／インジウム・リンの基板は、基本的に、４つのエリア５０、５２、５４、５６に分割される。これらのエリアは絶縁ラインによって分離され、ライン６０は、ライン領域６６、６８によって画成され、かつ領域５０と領域５２、５４とを相互接続する細長いチャンネル６２、６４を有する。絶縁ライン７０は領域５２と領域５４とを完全に分離する。絶縁ライン８０はライン領域８２、８４を有し、これらの領域は、領域５６と領域５２、５４との間に電流が流れるのを許容する細長いチャンネル８６、８８を画成する。端子４０、４２は、それぞれ領域５２、５４に接続されるので、交流電圧はこれらの領域に現れる。端子４６は領域５０に接続され、かつ端子４４は領域５６に接続される。
【００３８】
そこで、端子４２に正相、端子４０に負相が印加された状態の動作では、電流はチャンネル６２を流れるよう促されるが、チャンネル６４を流れるのを禁止される。領域５６の電圧は領域５２に現れる正の電圧に対して負となるであろうから、チャンネル８６は空乏化されるであろう。しかしながら、チャンネル８４は、領域５６内の電圧が領域５４に現れる大きな負電圧に対し正となるであろうから、開放される。即ち、電流はチャンネル６２を通って領域５２から領域６０に流れることができ、その結果、端子４６は正の電圧となる。電流はチャンネル８４を通って流域５６から領域５４に流れることができ、その結果、端子４４は負の電圧になる。
【００３９】
端子４０、４２における極性は反対で、領域５２に負電圧が印加され、一緒に端子５４に正電圧が印加されている場合は、上記と同様にして、チャンネル６４は開放され、領域５４と領域５０の間に電流が流れて端子４６に正の電圧が生起する。チャンネル８６は開放され、領域５２と領域５６との間に電流が流れて端子４４に負の電圧が生起する。即ち、全波整流機能が提供される。
【００４０】
絶縁ラインによって画成されたチャンネル６２は図８（Ａ）の左上のダイオードに対応する。同様に、チャンネル８６は図８（Ａ）の右上のダイオードに、チャンネル６４は左下のダイオードに、チャンネル８４は右下のダイオードにそれぞれ対応する。そこで、単に、絶縁ラインの製造によってブリッジ整流回路が作成される。これは、本発明が、デバイス及び回路の両方の設計及び製造を実質上簡素化し、そのため製造コストを大幅に減らすことを示しめしている。
【００４１】
図９を参照するに、ORゲートは、単に、絶縁ラインを導電性の回路に製作することによって作成される。図９（Ｂ）は、等価回路を示す。図９（Ｃ）において、基板を、それぞれ端子１０６、１０８及び１１０を持つ３つのエリア１００、１０２、１０４に分割することによって、ORゲートの機能を与える。基板領域は絶縁ライン１１２、１１４によって作成され、細長い流路チャンネル１１６、１１８は、絶縁ライン領域１２０、１２２によって、領域１００、１０２及び領域１０４、１０２のそれぞれの間に作成される。
【００４２】
正の電圧が端子１０６及び１１０のいずれかに印加された場合の動作において、それぞれのチャンネル１１６、１１８は開き、電流が流れるのを許容し、正の電圧が出力端子１０８に伝達される。負の電圧が端子１０６、１１０の両方に印加された状況では、電圧はチャンネル１１６、１１８を通って伝達されず、それ故、端子１０８の出力電圧は低いままとなるであろう。図９（Ｃ）におけるチャンネル１１６が図９（Ｂ）の上側のダイオードに対応し、一方チャンネル１１８が他方のダイオードに対応していることは明らかである。正の電圧が端子１０６、１１０のいずれかに印加された場合の動作において、それぞれのチャンネル１１６、１１８は開き、電流が流れるのを許容し、正の電圧が出力端子１０８に伝達される。論理値LOWの電圧が端子１０６、１１０の両方に印加された状況では、端子１０８の出力電圧は低いままとなるであろう。
【００４３】
さて図１０（Ａ）を参照するに、ANDゲートが提供されている。図１０（Ｂ）は等価回路を示す。図１０（Ｃ）において、ANDゲートは基板を４つのエリア１５２乃至１５８に分割することによって提供される。各々のエリアはそれぞれ端子１６２乃至１６８を有する。基板領域が絶縁ライン１７０乃至１７６によって生成され、細長い流路のチャンネル１８０乃至１８４が生成されて、これがダイオードを画成する。注意することは、チャンネル１８０は若干チャンネル１８２、１８４より幅が広く、そのためチャンネル１８０が、低いバイアス電圧で、あるコンダクダンスを持つ図４における特性と同様な特性を提供し、他方チャンネル１８２、１８４は図５における特性と同様な特性を提供し、最善の結果としては図６におけるような「理想の」特性を提供する。動作において、正のレール電圧が端子１６２に印加される。論理値HIGHの電圧が端子１６４、１６６の両方に印加されると、ダイオード１８２、１８４は逆バイアスされ、正のレール電圧がチャンネル１８０を通って出力端子１６８に伝達される。入力端子１６４、１６６のいずれかに論理値LOWの電圧が印加されると、ダイオード１８０は逆バイアスされて非常に高い抵抗を有することと成るから、それぞれのダイオードは順バイアス状態となってその電圧降下はほんのわずかとなる。結果として、出力端子の電圧は論理値LOWの信号となる。即ち、ANDの機能が提供される。この回路は、ゼロ電流に到達するために、図１２（Ｂ）を参照して後に説明するNDRを使用してもよい。
【００４４】
さて図１１（Ａ）を参照するに、３端子トランジスタが示されている。その設計は図１（Ｂ）の設計に基づいていて、同じ通路が同じ参照番号によって表示されている。
【００４５】
絶縁ライン８は基板を左のエリア１０と右のエリア１２に分割し、これらのエリアはそれぞれ電気接点２００、２０２を有する。ライン８に対し垂直に延在する絶縁ライン１６、１８は、エリア１０と１２との間を延在する狭いチャンネル２０６を画成する。更に、別の絶縁ライン２１２が更なる基板エリア１４を画成するためにライン１６の自由端からライン８に平行に延在する。このエリアは別の電気接点２０４を有する。そこで、余分の絶縁ライン２１２はサイド・ゲート領域２０４を画成する。このサイド・ゲート端子２０４は従来の電界効果トランジスタ（FET）のゲートと同じである。サイド・ゲートに印加された所与の電圧で、端子２００と２０２間を計測すると、なお、ダイオードに類似の特性を示す。しかし、サイド・ゲートの電圧を変化させることによって、（端子２００と２０２との間の）ダイオードの閾値電圧は調整される。それ故、デバイスは、閾値を調整可能なダイオードとみなすことができ、これは図１１（Ｂ）の記号で表すことができる。
【００４６】
チャンネル２０６のコンダクダンス、故に電流は、電圧をサイド・ゲートに印加することによってかなり調節することが可能であるので、デバイスはまた電界効果トランジスタの機能を有する。これは、例えば、NOT、NAND、NOR、XORゲート等を含む、非常に高効率のかつ消費電力の少ないロジック・ゲートの完全なファミリの設計を可能にする。NOT即ち反転の能力は、サイド・ゲート端子２０４の電圧を出力端子で反転することによって提供される。ダイオード素子とトランジスタ素子とを組み合わせると論理回路のためのバッファ素子を提供し、より大きな回路に対してはカスケード化することを可能にする。デバイス及びゲートは、本質的に、現在使用されているCMOSと相反するNMOSである、そのため消費電力は小さい。
【００４７】
図１２を参照するに、ある寸法のチャンネル（ここでは長さが１ミクロン、幅が５０ｎｍ）に対して、室温での逆バイアス条件で、判定された負性差動抵抗（NDR）特性を呈する。換言すれば、ある電圧範囲において、印加電圧を増加すると、電流が減少する。NDRデバイスは、高速の電子発振器の主要な素子として広く使用されている。発振の速度は数百GHzで、THzさえある。
【００４８】
NDRデバイスに基づく発振回路は、図１３に示される。図１に示された型のダイオード１３０はコンデンサ１３２及びインダクタ１３４と、並列に接続される。電圧源１３６が電力を提供する。発振信号は負荷１３８及びダイオードの両端に発生する。発振器が非常に高い周波数で動作する場合には、発生したマイクロ波はデバイスの表面から直接放射することができる。これはGHzの形態のみならず、VHF、UHFにおいても有益であって、そのような例の一つがフォトニクスに適用される４０GHzスイッチである。
【００４９】
図１６を参照するに、本発明の更なる実施形態を形成するフォトダイオード１６０が概略的に図示され、図１と同じ部分は同じ参照番号で表示されている。フォトダイオードは、逆バイアスの条件で発生するアバランシェ効果を使用し、そこでは価電子帯から電子が発生しホールが残される。発生したホールは電子と再結合し、光を生じる。アバランシェ効果は、通常、電界が非常に局所化するときに生じ、そのダイオードはチャンネルの一端でチャンネル方向に沿って非常に局所化した電界を生じさせる。領域１６２における電界の強度は充分に大きいので、価電子帯を離脱した電子が他の電子と衝突し、これらの電子をも価電子帯から離脱し、ホールは同様のプロセスを受け、そのため、アバランシェが生じる。
【００５０】
図１４は、その各々が図１６に示すようなフォトダイオードを含む素子の方形マトリクスの概要を示す図である。フォトダイオードは行アドレス・ライン１４４と列アドレス・ライン１４６によって位置を特定される。これは、容易に集積化できるだけではなく容易にかつ安価に製造できる利点を持ち、ランダムにアクセスされる光放射ソース・アレイを提供し、非常に大きなアレイが実用的となる。欠点は光の発生が低効率となる可能性があることであるが、製造コストや集積度が主たる課題であるのでその欠点は大きな問題とならない場合には、これは実用的なオプションである。図１４の利点は、個別のフォトダイオード及び個別の行、列のアドレス・ラインの特定が容易であることである。
【００５１】
図１５は、図１４のより実用的な変形であって、各フォトダイオードの電気的な接続はアドレス・ライン１４４、１４６とを集積化している。即ち、各フォトダイオード素子は、基板領域１５２を介しこの素子と電気的に接続するために、関連する列アドレス・ライン１４６の方に延びる絶縁性の溝１５０を有している。各フォトダイオード素子は、基板領域１５６を介しこの素子と電気的に接続するために、関連する行アドレス・ライン１４４の方に延びる絶縁性の溝１５４を有している。
【００５２】
図１４と図１５において、アドレス・ラインは、金属または半導体材料、即ち各ダイオードの基板２と同じ材料とすることができる。
【００５３】
上述したように、個別のデバイスは、チャンネル幅が狭いこととチャンネルの側の表面が支配的な役割を担うことのために非常に光に敏感に反応するので、そのようなアレイはまた高い空間分解能をもつ光検知に対しても有益となるであろう。また、例えば分子密度の空間分布を検知するため溶液に浸す場合に、このデバイスが使用できる。
【００５４】
上記の例の場合、本発明のデバイス及び回路は、デバイス、材料及び回路の観点から、多くの利点を有する。
【００５５】
デバイスの観点
・  従来のダイオードと比較して、新規なダイオードのコンセプトは多くの明瞭な利点を有する。例えば、
・  簡素である：  図１Ａに示すように、単にライン（または溝）を描くだけで、デバイスを作る。
・  安価である：  一つの製造工程だけが必要であって、多数のマスクのアライメントは不要であり、それゆえ、例えばナノ・インプリント技法を使用するために適切である。
・  再現性よく製造できる：  デバイスの加工部分サイズは３０または５０ｎｍより大きくなるように設計できる、そのため再現性及び確実性をもって製造できる。
・  次の１０乃至２０年に対し有効なデバイスサイズ／加工部分サイズである：  このデバイスの加工部分サイズは１０ｎｍから１００ｎｍの間であり、デバイスのサイズは約５０乃至１０００ｎｍである。そのため、「半導体に対する国際的な技術上のロード・マップ」によって予測されるような次世代の論理ICに対する要求にかなっている。
【００５６】
材料の観点
・  動作原理が高い電子移動度を必要としないので、SSD（半導体デバイス）が一般的なシリコン・ウェハ上に、あるいはゲルマニウム、ガリウム・砒素、インジウム・リン、インジウム・砒素などの他の材料上に、容易に製造できる。
【００５７】
回路の観点
・  一つの工程で回路を製造できる：  ダーク・ラインが例えばエッチングされた溝であるいくつかの例が上記に示され、ａ）ブリッジ型の整流器、ここではＡＣ電圧を上下の端子に印加することによってＤＣ電圧が左右の端子間に発生し、ｂ）論理的なOR回路、ここでは左側の二つの端子のどちらでも論理上の「高」電圧が印加されると、出力は論理上の「高」出力になる。両方のケースでは、回路のみならずデバイスも、正確なアライメントを必要とする多数の工程でドーピングやゲーティングなどを行うことではなく、ラインを一つの製造工程で描く／エッチングすることによって製造される。
・  完全なロジック・ファミリ：  AND、NOT等の他の論理素子が設計されている。それ故、新規で完全な、論理素子のファミリが製造できる。これらの基本的な論理上の構築要素に基づいて、原則的に、充分機能し、シリコンを基礎とする、加算器のような論理回路を構築できる。もう一つの注目すべき利点は、論理的な電圧レベルが容易に調整できて、例えば、一般的なCMOS回路のそれに合わせることができることである。
・  発熱が極めて低く、消費電力が小さい：  本デバイスは、ナノメーターチャンネルを利用し、そしてこのため電流レベルは低い。試験的に、出願人（発明者）は、単にチャンネル幅を変更することで電流レベルをｎＡよりずっと低く調節できた。２０１４年には、典型的なマイクロプロセサは４ｘ１０９個の論理素子から構成されるであろうことを予期していた。出願人（発明者）の最初のデバイスの場合でもトータルの消費電力１０Ｗより少なく、これは予想された／必須とされる１８３Ｗよりずっと低い。
【図面の簡単な説明】
【００５８】
【図１】走査電子顕微鏡図と共に、ダイオードを含む本願発明の第１の実施形態の概略図である。
【図２】図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性と、異なる動作特性を与えるために変更された特性とを示すグラフである。
【図３】図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性と、異なる動作特性を与えるために変更された特性とを示すグラフである。
【図４】図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性と、異なる動作特性を与えるために変更された特性とを示すグラフである。
【図５】図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性と、異なる動作特性を与えるために変更された特性とを示すグラフである。
【図６】図１に示されたダイオードタイプのデバイスの実験上の電流―電圧特性と、異なる動作特性を与えるために変更された特性とを示すグラフである。
【図７】図１のダイオードの変形した形態の概略図である。
【図８】ブリッジ型の整流器を含む、本発明の別の好適な実施形態を示す図である。
【図９】ORゲートを含む、本発明の別の好適な実施形態を示す図である。
【図１０】ANDゲートを含む、本発明の別の好適な実施形態を示す図である。
【図１１】トランジスタタイプのデバイスとしても機能することができる、調整可能な閾値をもつダイオード対応のデバイスを含む、本発明の別の好適な実施形態を示す図である。
【図１２】本発明の好適な実施形態の、負性差動抵抗（NDR）特性を示す。
【図１３】図１２のデバイスを用いたGHz発振器の概略の回路図である。
【図１４】走査マトリクスに組み込まれた図１６の実施形態の概略図である。
【図１５】走査マトリクスに組み込まれた図１６の実施形態の概略図である。
【図１６】フォトダイオードを含む、本発明の更なる実施形態の概略図である。
【図１】
2004534388.tif 000003
【図２】
2004534388.tif 000004
【図３】
2004534388.tif 000005
【図４】
2004534388.tif 000006
【図５】
2004534388.tif 000007
【図６】
2004534388.tif 000008
【図７】
2004534388.tif 000009
【図８】
2004534388.tif 000010
【図９】
2004534388.tif 000011
【図１０】
2004534388.tif 000012
【図１１】
2004534388.tif 000013
【図１２】
2004534388.tif 000014
【図１３】
2004534388.tif 000015
【図１４】
2004534388.tif 000016
【図１５】
2004534388.tif 000017
【図１６】
2004534388.tif 000018
【国際公開パンフレット】
2004534388.tif 000019
2004534388.tif 000020
2004534388.tif 000021
2004534388.tif 000022
2004534388.tif 000023
2004534388.tif 000024
2004534388.tif 000025
2004534388.tif 000026
2004534388.tif 000027
2004534388.tif 000028
2004534388.tif 000029
2004534388.tif 000030
2004534388.tif 000031
2004534388.tif 000032
2004534388.tif 000033
2004534388.tif 000034
2004534388.tif 000035
2004534388.tif 000036
2004534388.tif 000037
2004534388.tif 000038
2004534388.tif 000039
2004534388.tif 000040
2004534388.tif 000041
2004534388.tif 000042
2004534388.tif 000043
2004534388.tif 000044
2004534388.tif 000045
2004534388.tif 000046
2004534388.tif 000047
2004534388.tif 000048
2004534388.tif 000049
2004534388.tif 000050
2004534388.tif 000051
【国際公開パンフレット（コレクトバージョン）】
2004534388.tif 000052
【国際調査報告】
2004534388.tif 000053
2004534388.tif 000054
2004534388.tif 000055