(57)【要約】リアルタイム・ディジタル・ブロードキャスト受信のためのマルチスタンダード・チャネル・デコーダは、サンプル処理用のサンプル形式通信ユニットに接続され、およびブロック処理用のブロック形式通信ユニットに接続される複数のプロセッサを有する。チャネル・デコーダは、同一のプロセッサを利用して、８−ＶＳＢブロードキャストのようなサンプル形式の送信内容およびＣＯＦＤＭブロードキャストのようなブロック形式の送信内容をチャネル・デコードすることが可能である。
2004517568.tif 000002
【特許請求の範囲】
【請求項１】
チャネル・デコーダであって：
サンプルのストリームを送信するサンプル形式の通信手段であって、前記サンプルはチャネル符号化通信信号の基本単位であり、前記ストリームはサンプルの並んだシーケンスであるところのサンプル形式の通信手段；
チャネル符号化通信信号をデコードするために、異なる機能を実行するデコード手段を有する複数のチャネル・デコード機能ユニットであって、複数の機能ユニットは、サンプル形式の通信手段を介した機能ユニット間で伝送されるサンプルのストリームを含む、サンプル形式の通信手段へのサンプルのストリームを受信、処理および送信するサンプル形式の通信手段に結合され、機能実行手段は、異なる形式のチャネル符号化通信信号をデコードするために、関連する機能を実行するよう再構築することが可能であり、機能ユニットがチャネル・デコーダのサブ・プロセッサであるところの複数のチャネル・デコード機能ユニット；
複数のメモリ・ブロックを包含し、デコードされるブロック形式のチャネル信号の各情報ブロックを格納する共有電子メモリ手段；
異なる時間に異なる機能ユニットを同一のメモリ・ブロックに接続することも含めて、複数の機能ユニットを電子メモリの異なるそれぞれのメモリ・ブロックに接続し、機能ユニットからメモリ・ブロックへ情報ブロックを格納させ、メモリ・ブロックから機能ユニットへ情報をロードさせるブロック形式の通信手段；
データ・バスおよびアドレス・バスを含む入力／出力バスであって、サンプル形式の通信手段に接続され、サンプル形式の送信のチャネル符号化サンプルのストリームを、データ・バスからサンプル形式の通信手段に提供し、サンプル形式の通信手段からデータ・バスへのサンプル形式の送信のチャネル・デコード・サンプルのサンプルを受信し、およびブロック形式の通信手段に結合され、ブロック形式の送信のチャネル符号化通信信号のブロックを、データ・バスからメモリ・ブロックに供給し、メモリ・ブロックからデータ・バスへのデコード・サンプルのストリームを受信し、アドレス・バスにおけるアドレスがデータ・バス、サンプル形式の通信手段およびブロック形式の通信手段の間の接続を制御するところの入力／出力バス；および
入力／出力バスに結合され、機能ユニットを再構築するための制御信号を提供し、チャネル符号化送信信号の処理を行う制御手段；
より成ることを特徴とするチャネル・デコーダ。
【請求項２】
請求項１記載のチャネル・デコーダにおいて：
前記制御ユニットが、サンプル形式の通信手段にも結合され、再構築可能な機能ユニットを再構築する制御信号が、サンプル形式の通信手段を介して、制御ユニットから再構築可能な機能ユニットに送信され；
１つ又はそれ以上の機能ユニットが汎用のディジタル信号プロセッサであり；
ブロック形式の通信手段が、機能ユニットおよびメモリ・ブロックの間の接続を制御するために、入力／出力バスを介して伝送される制御信号によって再構築可能であり；
構築信号が、再構築可能な機能ユニットのコンフィギュレーション・レジスタおよびブロック形式の通信手段のコンフィギュレーション・レジスタに格納される値を包含し；
機能ユニットには、チャネル・デコードに関する異なる機能を実行するための異なる機能ユニットが含まれ；
ある機能ユニットが、他の機能ユニットにより実行されるものと同一の機能を実行することができないような再プログラムされ得ない一定の相違を前記異なる機能ユニットが有し；
デコード手段が、直交振幅変調または直交位相シフト・キーイング変調の何れかを利用して、符号化直交周波数分割多重送信信号をブロック形式で処理し；
デコード手段が、アドバンス・テレビジョン・システム委員会規格に従って、トレリス符号８−レベル残留側波帯変調送信信号をサンプル形式で処理し；
メモリ・ブロックが、各メモリブロックについてそれぞれ物理的に分離したＲＡＭ、１つ又はそれ以上のＲＡＭの各々における複数のメモリ・ブロック、複数の異なるＲＡＭから得られるメモリ・ブロックの部分、の中の１つ又はそれ以上のものの中から選択され；
ブロック形式の通信手段が、時間多重化されたバス；または多重経路クロス・バー・スイッチの中の１つ又はそれ以上のものの中から選択され；
機能ユニットおよびメモリ・ブロックの間の接続は、情報ブロックを処理するために機能ユニットに必要な最大時間に対応する所定の規則的な時間間隔で再接続され；および
制御ユニットが、ディジタル信号プロセッサを有し、機能ユニットおよびブロック形式の通信手段を構築することに加えて、制御ユニットが、少なくともサンプル形式の送信信号のチャネル・デコードの機能を実行する；
ことを特徴とするチャネル・デコーダ。
【請求項３】
請求項１記載のチャネル・デコーダを有する集積回路チップであって：
半導体材料より成る基板；
回路基板へのフリップ・チップおよび／またはワイヤ・ボンド接続のための接続パッド；および
請求項１記載のチャネル・デコーダ；
を有することを特徴とする集積回路チップ。
【請求項４】
請求項３記載の集積回路チップを有するセット・トップ・ボックスであって：
チャネル符号化マルチメディア信号を受信する接続部；
１つ又はそれ以上の回路基板アセンブリ；
回路基板に接続され、回路基板に電力を提供する電源；
チャネル符号化マルチメディア信号を送信する接続部；および
回路基板アセンブリの１つに接続され、マルチメディア信号をデコードし、デコードされたマルチメディア信号を提供する請求項３記載の集積回路；
を有することを特徴とするセット・トップ・ボックス。
【請求項５】
請求項３記載の集積回路チップを有するテレビジョンであって：
送信媒体からチャネル符号化マルチメディア信号を提供するソース；
１つ又はそれ以上の回路基板アセンブリ；
回路基板アセンブリに接続され、回路基板アセンブリに電力を提供する電源；
回路基板アセンブリに接続され、デコードされたマルチメディア信号の映像情報を提供するディスプレイ；
回路基板アセンブリに接続され、デコードされたマルチメディア信号の音声情報を提供する拡声スピーカ；および
回路基板アセンブリの１つに接続され、チャネル符号化マルチメディア信号をデコードし、デコードされたマルチメディア信号を提供する請求項３記載の集積回路；
を有することを特徴とするテレビジョン。
【発明の詳細な説明】
【０００１】
本発明は、ディジタル伝送に関する受信機の分野に関連し、特に、複数の規格（ｓｔａｎｄａｒｄ）に準拠する符号化ディジタル・テレビジョン信号のための受信機に関する。
【０００２】
今日、家庭に配信されるディジタル映像は、ケーブル、衛星および地上波の少なくとも３つの媒体を通じて行われる。それぞれの場合において、映像信号はチャネル符号化され、選択された媒体で伝送するのに適切な形式に映像信号を変換するよう変調される。送信された信号を抽出するために、受信機では逆の動作が行われる。変復調およびチャネル・デコードを実行する装置は、チャネル・デコーダとして知られている。
【０００３】
各媒体の特性は相違するので、各々は自身に関連する伝送規格を有する。それに加えて、規格は地球上の様々な領域で相違する。米国（Ｕ．Ｓ．）では、地上伝送用の規格は、アドバンスト・テレビジョン・システム委員会（ＡＴＳＣ）により規定されるトレリス符号化８レベル残留側波帯（８−ＶＳＢ）変調であり、ケーブル伝送も同一の規格を使用するであろう。地上ブロードキャスト用の８−ＶＳＢ規格は、ＱＰＳＫまたはＱＡＭを利用可能にし、ケーブル・ブロードキャストはＨＤＴＶ用に２５６ＱＡＭを利用可能にするであろう。欧州では、ディジタル映像ブロードキャスティング（ＤＶＢ）グループが、衛星、ケーブルおよび地上のブロードキャストのそれぞれについて、３つの異なる規格ＤＶＢ−Ｓ，ＤＶＢ−ＣおよびＤＶＢ−Ｔを規定する。これらＤＶＢ規格で使用される変調手法は、符号直交周波数分割多重（ＣＯＦＤＭ：Ｃｏｄｅｄ  Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）である。地上ブロードキャストに関し、日本は、ＣＯＦＤＭに類似する帯域分割伝送（ＢＳＴ：Ｂａｎｄｗｉｄｔｈ  Ｓｅｇｍｅｎｔｅｄ  Ｔｒａｎｓｍｉｓｓｉｏｎ）直交周波数分割多重（ＯＦＤＭ）を採用した。８−ＶＳＢおよびＣＯＦＤＭは、根本的に相違する伝送手法である。
【０００４】
８−ＶＳＢは、本質的には、抑圧された低側波帯を有する８レベル振幅変調手法である。１８８バイトのＭＰＥＧパケットのうち同期バイトが除去され、残りの１８７バイトが疑似ランダム化される。リード・ソロモン（Ｒｅｅｄ  Ｓｏｌｏｍｏｎ）エンコーダは、その１８７バイトを順方向誤り訂正と共に２０７バイトに符号化する。データ・インタリーバは、そのバイトをブロック内で並べ替える。トレリス・エンコーダは、各々のバイトを４つの８レベル・チャネル・シンボルに変換する。ＭＵＸは８２４シンボルの後に同期バイトを挿入し、８２５シンボルのブロックにする。受信機における等化に使用するためのパイロット信号が挿入される。その結果の情報ストリームを利用して、所望の周波数にアップ・コンバートされ送信されるところのキャリアを変調する。
【０００５】
ここで、ストリームなる用語は、単に、サンプルの整列したシーケンスを意味する。ストリームのこの定義は、映像符号化委員会でしばしば使用されるものと完全に同一ではなく、通常ストリームはパケットの整列したシーケンスとして定義される。パケットは、データの少なくともいくつかのバイトを含むよう構築されたデータ要素であるが、サンプルはせいぜい複素数である。
【０００６】
ＣＯＦＤＭでは、ＭＰＥＧパケットから同期バイトが除去され、ランダム化され、サンプルのストリームとして提供される。ストリームは、リード・ソロモン・エンコーダにより、誤り訂正情報の２０４，１８８バイト・ブロックに形成される。外部（ｏｕｔｅｒ）コードとして、その情報は深さ１２の畳み込みインタリーブされる。少なくともＤＶＢ−Ｔ，ＤＶＢ−Ｓでは、強調された（ｐｕｎｃｔｕａｔｅｄ）畳み込み符号が内部コードとして使用される。ブロック・インタリーバは情報を再び並べ替える。システムに必要なビット・レートおよび耐久性（ｒｕｇｇｅｄｎｅｓｓ）に依存して、信号は、直交位相キーイング（ＱＰＫ）変調または直交振幅変調のレベル（例えば、８，１６，３２，６４または１２８レベル）にマッピングされる。パイロット信号がその情報と共に混合され、信号がフレーム化される。そして、逆高速フーリエ変換器は、その結果を、２４ビット複素サンプルと共に１７０５キャリア（２ｋと呼ばれる）または６８１７キャリア（８ｋと呼ばれる）の何れかに変換する。循環的なプレフィックス（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）およびガード・バンドがその後に付加される。そして、信号は所望の周波数にＲＦアップコンバートされ、送信される。
【０００７】
ＶＳＢおよびＯＦＤＭ送信のチャネル・デコーダの構造における主な相違は、処理に必要な情報の各ブロック・サイズと、そのブロックに施される演算に関連する。ＶＳＢでは、１つのキャリアのみが存在し、変復調は非常に簡潔であり、シンボル毎に実行され得る。その結果の情報ブロックは２０７バイトに過ぎず、順方向誤り訂正後のブロックは１８７バイトに過ぎない。したがって、プロセッサ間で移動させるのに必要なデータ量および処理中にプロセッサで保存されるデータ量は比較的少ない。一方、ＯＦＤＭは２４ビット・サンプルと共に２Ｋまたは８Ｋキャリアを利用し、変復調は２４ビット・ブロックによる２Ｋまたは８Ｋの高速フーリエ変換を必要とし、これは非常に複雑である。従って格納容量は非常に大きくなり、各々の処理中にプロセッサ間でストリームとしてデータを移動することはもはや非現実的であり、プロセッサはメモリを共有することを要するようになる。
【０００８】
８−ＶＳＢおよびＣＯＦＤＭチャネル・デコーダの両者は、先ず、サンプル・レート変換を実行する。８−ＶＳＢチャネル・デコーダでは、ＳＱＲＣフィルタがサンプル・レート変換器の出力を処理し、サンプル・レート変換器にフィードバックされるところのタイミング復元情報を提供する。ＣＯＦＤＭ受信機では、サンプル・レート変換器の出力からガード・バンドが除去され、その結果の信号がＦＦＴに委ねられる。ＦＦＴの間に抽出された中間同期情報は、サンプル・レート変換器にフィードバックされ、他の情報はガード・バンド除去に先立ってサンプル・レート変換器の出力に付加される。そして、ＦＦＴの出力は、ＦＦＴの出力のチャネル訂正に使用されるところのチャネル推定器に与えられる。
【０００９】
チャネル・デコーダを設計する２つの共通する手法は、いわゆるハードウエア・アプローチおよびソフトウエア・アプローチである。ハードウエア・アプローチでは、チャネル・デコードに必要な機能を実行するために特定用途のプロセッサ（ＳＰＰ）が用意され、例えば特定用途集積回路（ＡＳＩＣ）またはフィールド修正プログラマブル・ゲート・アレイ（ＦＰＧＡ）が用意され得る。これら特定用途のプロセッサは非常に高速で動作することが可能である。また、これらは、必要なハードウエアの量を少なくし、ソフトウエア・プログラム開発期間を短くする。
【００１０】
いわゆるソフトウエア・アプローチでは、それぞれに必要な機能を実行するためにディジタル信号プロセッサ（ＤＳＰ）がプログラムされる。ＤＳＰは、より効率的な信号処理を行うために幾分修正された汎用プロセッサに類似する。プログラムされたＤＳＰは、ＳＰＰほど高速に動作せず、ＳＰＰよりも多くの面積を要する。ＤＳＰは本質的には規格品（ｏｆｆ  ｔｈｅ  ｓｈｅｌｆ）であり、ハードウエア開発コストを削減する。概して、ＤＳＰは、規格変更に起因してアップ・グレードされるところのより柔軟性のある手段を提供するために使用される。
【００１１】
ディジタル信号プロセッサおよび調停（ａｒｂｉｔｒａｔｉｏｎ）に関する共有メモリの手法は、ガード（Ｇａｒｄｅ）による米国特許第５，６８５，００５号に開示されている。特定の問題に関する特定用途プロセッサを形成する手法は、（アッセリ）Ｕｓｓｅｒｙによる米国特許第６，０７５，９３５号に開示されている。アッセリは、並列プロセッサの各々の対の間で共有される各自のメモリも開示する。ＳＩＭＤまたはＭＩＭＤ処理用に再構築可能に映像処理し、クロスバーを通じて共有メモリにアクセスするマルチプロセッサ・システムは、ゴーブ（Ｇｏｖｅ）による米国特許第５，４７１，５９２号に開示されている。ゴーブは、マスタ・プロセッサを利用して、プロセッサおよびメモリを相互接続するためのクロスバー・スイッチの接続を含む処理を制御する。リー（Ｌｅｅ）による米国特許第５，０４６，０８０号は、ＶＭＥバスおよびメモリ・バスの２つに各々がアクセスする複数のパイプライン化されたＤＳＰを利用するテレビ電話システムを開示する。
【００１２】
また、当業者は、サンプルに基づく通信ネットワークを開示するところのベイドヤナサン（Ｖａｉｄｙａｎａｔｈａｎ）等により０８／１６／００に出願された米国特許出願番号第０９／６３９，１４９号も留意すべきである。
【００１３】
上記の文献は総て本願の参考文献に包含される。
【００１４】
本発明では、チャネル・デコーダは、多数のチャネル・デコード機能ユニットを有する。第１の複数の機能ユニットは、８−ＶＳＢ送信のようなサンプルを利用するチャネル符号化信号のストリームをチャネル・デコードするために、サンプル形式の通信ユニット（ｓａｍｐｌｅ−ｂａｓｅｄ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｕｎｉｔ）を通じて通信を行う。第１機能ユニットは、サンプル形式の通信ユニットからサンプルのストリームを受信し、機能ユニット内にそのサンプルを格納し、格納したサンプルに対してサンプルに基づく処理を行い、処理したサンプルのストリームをサンプル形式の通信ユニットに返送する。サンプル形式の通信ユニットは、入力／出力バスからチャネル符号化サンプルのストリームを受信し、初期的処理のための第１機能ユニットの１つにそのサンプルを提供する。処理されたサンプルは、チャネル・デコードが完了するまで、その１つの機能ユニットから更なるサンプルに基づく処理のための後続の第１機能ユニットにストリームとして伝送される。最終的に、サンプル形式の通信ユニットは、入力／出力バスにチャネル・デコードされたサンプルを提供する。
【００１５】
ここで、サンプルに基づく処理は、数個の並んだサンプル（例えば、１ないし３サンプル）が、機能ユニットにおける処理に含まれることに関連し、処理のために数百または数千の情報サンプルにアクセすることが必要なブロック形式の処理とは異なる。サンプルに基づく処理では、機能ユニットは、受信した入力サンプルを処理し、出力サンプルが完了するまで出力サンプルを送信する。ブロックに基づく処理では、各機能ユニットは充分に集まった（ｐｏｐｕｌａｔｅｄ）入力ブロックに対して排他的に動作し、後続の機能ユニットで排他的に使用するために、処理の後に充分に集まった出力ブロックを提供する。一般に、そのブロックは機能ユニット間で送信されず、機能ユニット毎にブロックの排他的利用が行われる。
【００１６】
第２の複数の機能ユニットは、ＣＯＦＤＭ送信のようなブロック形式の通信信号をチャネル・デコードするためのブロック形式の通信ユニット（ｂｌｏｃｋ−ｂａｓｅｄ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｕｎｉｔ）を通じて通信を行う。第２機能ユニットの各々は、ブロック形式の通信ユニットを通じて、電子メモリの１つ又はそれ以上のメモリ・ブロックとそれぞれ通信を行う。そのメモリ・ブロックは均一なサイズであることが好ましい。それらは、サンプル情報をメモリからロードし、情報を処理し、電子メモリ内の同一のメモリ・ブロック又は他のメモリ・ブロックに処理した情報を格納する。第２機能ユニットは、同一のメモリ・ブロックまたは複数のブロックにアクセスし続け、これは第２機能ユニットにより実行される処理が完了し、メモリ・ブロックが以後の第２機能ユニットによりアクセスされるまで続く。ブロック形式の通信ユニットは、入力／出力バスからサンプルのストリームを受信し、完全な情報ブロックが格納されるまで、サンプルをメモリ・ブロックに格納する。好ましくは、サンプルのストリームは、アキュムレータとして知られる機能ユニットの１つにストリームから最初にロードされ、それは、情報のブロックが蓄積された時点を判定し、その結果の情報のブロックをメモリ・ブロックの１つに格納する。メモリ・ブロックは、後続の第２機能ユニットにより一度に１つアクセスされ、デコードが完了するまで更に情報ブロックを処理する。最終的に、デコードされたサンプルのストリームは、ブロック形式の通信ユニットを通じて、入力／出力バスに提供される。
【００１７】
少なくともいくつかの機能ユニットは、第１および第２の複数のものの両者のメンバであり、すなわち、それらは、各自の形式のデコードのために同様な機能を実行する、サンプル形式の通信ユニットおよびブロック形式の通信ユニットの両者に接続される。少なくともいくつかのこれら２重接続された機能ユニットは、再構築され得る。サンプル形式の送信に関するサンプル形式の処理の初期に、これらの再構築可能な機能ユニットはサンプル形式の処理に合わせて構築される。同様に、ブロック形式の送信に関するブロック形式の処理の初期に、これら再構築可能な機能ユニットはブロック形式の処理に合わせて構築される。
【００１８】
機能ユニットは、チャネル・デコードに関する様々な機能を実行するための異なる機能ユニットを包含する。異なる機能ユニットは、様々な機能を実行するようプログラムされたディジタル信号プロセッサであり得るが、好ましくは、その機能ユニットは、８−ＶＳＢまたはＣＯＦＤＭ送信のリアル・タイム受信のための高速チャネル・デコードに関する様々な機能を実行するよう特化されているところの特定用途プロセッサを有する。好ましくは、特定用途プロセッサの最適化は一定の相違を含み、すなわち、プロセッサはそれらの書き込み可能なメモリ中のプログラム以上に相違している。
【００１９】
また、チャネル・デコーダは、サンプル形式の又はブロック形式の処理の初期において、再構築可能な機能ユニットを構築するための制御ユニットを有する。好ましくは、制御ユニットは、サンプル形式の通信ユニットに結合されたディジタル信号プロセッサであり、少なくともサンプル形式の送信をチャネル・デコードする処理のいくらかを実行することも可能である。これは、制御ユニットが再構築可能な機能ユニットと通信することを許容し、再構築可能な機能ユニットを再構築するが、好ましくは、制御ユニットおよび全機能ユニットが入力／出力バスに直接的に接続され、制御ユニットがその入力／出力バスを通じて再構築可能な機能ユニットと通信し、再構築可能な通信ユニットを構築する。制御ユニットが初期の構築内容を提供した後に、機能ユニットの制御はデータ処理になる。サンプル形式の処理に対しては、機能ユニットはデータの受信により制御され、ブロック形式の処理に対しては、機能ユニットは、ポインタのような他の機能ユニットからメモリ・ブロックへの情報の受領によって、または先行する機能ユニットが、制御された機能ユニットにより処理される次のメモリ・ブロックの処理を完了したことを示すフラグによって、制御される。
【００２０】
ブロック形式の通信ユニットは、単独のバス、または各自のメモリ・ブロックに各機能ユニットが同時にアクセスするための複数のバスであり得る。ブロック形式の通信ユニットは、各メモリ・ブロックに対する機能ユニットによって連続的に一度に１つアクセスするための、１つ又はそれ以上の時分割多重されたバスであり得るが、好ましくは、ブロック形式の通信ユニットは、複数の機能ユニットおよび１つ又はそれ以上の対応するメモリ・ブロックの間の同時アクセス用のクロスバー・スイッチである。好ましくは、ブロック形式の通信ユニットは、例えば制御レジスタに情報を書き込むことによって再構築可能であり、そのレジスタは機能ユニットがメモリ・ブロック内でアクセスする順序を指定する。また、制御ユニットは、ブロック形式の処理の初期に、再構築可能なブロック形式の通信ユニットを構築し、その後のブロック形式の処理中に、制御ユニットにより提供される初期構築内容に従って、ブロック形式の通信ユニットが、機能ユニットおよびメモリ・ブロックの間の接続を制御する。メモリ・ブロックは、各々のメモリについて物理的に分離したＲＡＭ、１つ又はそれ以上のＲＡＭ内の複数のブロック、または複数の異なるＲＡＭから得られるメモリ・ブロックの一部を包含し得る。
【００２１】
好ましくは、チャネル・エンコーダは集積回路チップに包含され、それは回路基板に搭載され、回路基板アセンブリを形成するためにワイヤ・ボンドまたはフリップ・チップ・ボンドにより相互接続される。この回路基板アセンブリはセット・トップ・ボックスまたはテレビジョン・セットの一部になり得る。
【００２２】
特許請求の範囲記載の特徴を説明する以下の図面を参照しながら行われる実施例の説明により、当業者は、本発明および本発明の目的および効果を更に理解するであろう。
【００２３】
図１は、本発明によるチャネル・デコーダ１００を示す。チャネル・デコーダは、サンプルのストリームを送信するサンプル形式の通信ユニット１０１を有する。サンプルは、複素数のようなチャネル符号化される信号の基本単位（ａｔｏｍｉｃ  ｕｎｉｔ）である。ここで、サンプルは、パケット（例えば、ＭＰＥＧパケット）の並んだシーケンスを示さず、単にサンプルの並んだシーケンスである。
【００２４】
チャネル・デコード機能ユニット１０２−１０５は、チャネル符号化される通信信号のデコードを行うのに必要な様々な機能を実行する。第１の複数の機能ユニット１０３−１０５は、サンプル形式の通信手段に結合され、サンプル形式の通信ユニットを介して機能ユニット間で伝送されるサンプルのストリームを含む、サンプル形式の通信手段へのサンプルのストリームを受信、処理および送信する。機能ユニットは、異なる形式のチャネル符号化通信信号をデコードするための様々な関連機能を実行するために再構築可能である。機能ユニットはチャネル・デコーダのサブ・プロセッサである。
【００２５】
機能ユニットはそれら様々な機能を実行するために様々である。１つ又はそれ以上の機能ユニットは、チャネル・デコードの様々な機能を実行するよう様々にプログラムされた汎用ディジタル信号プロセッサ（ＤＳＰ）とすることが可能である。より好ましくは、様々な機能ユニットはプログラムされ得ない一定の相違を有し、ある機能ユニットは他の機能ユニットによって実行されるのと同一の機能を実行し得ない。これら一定の相違は、ＤＳＰにより提供され得るものよりも高速の処理を提供するところの異なるＡＳＩＣまたは異なるＦＰＧＡにより提供され得る。機能ユニットは、直交振幅変調（ＱＡＭ）又は直交位相シフト・キーイング（ＱＰＳＫ）変調の何れかを利用して、符号化直交周波数分割多重（ＣＯＦＤＭ）送信信号のブロック軽視医の処理をすることが可能である。また、そのユニットは、アドバンス・テレビジョン・システム委員会（ＡＴＳＣ）規格に従うトレリス符号化８−レベル残留側波帯変調（８−ＶＳＢ）送信信号のサンプル形式の処理をすることも可能である。
【００２６】
共有される電子メモリ１１０は、デコードされるブロック形式のチャネル信号の各自の情報ブロックを格納する複数のメモリ・ブロック１１１，１１２，１１３を有する。メモリ・ブロックは、各々が物理的に分離したＲＡＭであり得る。また、複数のメモリ・ブロックが、１つ又はそれ以上のＲＡＭの各々に包含されることも可能であり、また、メモリ・ブロックの部分が複数の異なるＲＡＭから取り出されることも可能である。
【００２７】
ブロック形式の通信ユニット１１５は、第２の複数の機能ユニットを、電子メモリの様々なメモリ・ブロックに接続する。ブロック形式の通信ユニットの接続は、異なる時間に異なる機能ブロックを同一のメモリ・ブロックに接続するように、処理中に変更される。ブロック形式の通信ユニットは、機能ユニットからメモリ・ブロックへ情報ブロックを格納し、処理必要な場合にメモリ・ブロックから機能ユニットへ情報をロードする。ブロック形式の通信手段は、機能ユニットおよびメモリ・ブロックの間の接続を制御するために、入力／出力バスを通じて伝送される制御信号によって再構築可能である。その構築信号は、ブロック形式の通信手段のコンフィギュレーション・レジスタに格納される値を有し、機能ユニットおよびメモリ・ブロックの間の接続を制御する。
【００２８】
ブロック形式の通信ユニットは、時間多重されたバスを有し得るが、より好ましくは、図４に関連して説明されるような複数経路のクロス・バー信号スイッチを有する。機能ユニットおよびメモリ・ブロックの間の接続は、機能ユニットが情報のブロックを処理するのに必要な最大時間に対応する所定の規則的な時間間隔で再接続される。
【００２９】
入力／出力バスは、データ・バス１１６およびアドレス・バス１１７を含む。入力／出力バスは、サンプル形式の通信ユニットに接続され、データ・バスからサンプル形式の通信ユニットへ、サンプル形式の送信のチャネル符号化サンプルのストリームを提供し、およびサンプル形式の通信ユニットからデータ・バスへの、サンプル形式の送信のチャネル・デコード・サンプルのストリームを受信する。また、入力／出力バスは、ブロック形式の通信ユニットに結合され、データ・バスから電子メモリのメモリ・ブロックへ、ブロック形式の送信のチャネル符号化通信信号の情報ブロックを提供し、およびメモリ・ブロックからデータバスへの、デコードされたサンプルのストリームを受信する。
【００３０】
アドレス・バスにより伝送されたアドレスは、データ・バスと、サンプル形式の通信ユニットおよびブロック形式の通信ユニットを含むチャネル・デコーダの他の要素との間の接続を制御する。
【００３１】
制御ユニット１２０は、入力／出力バスに結合され、機能ユニットを再構築する制御信号を提供し、チャネル符号化通信信号の処理を行う。制御ユニットは、機能ユニットに結合される入力／出力バスに結合され、制御ユニットは制御信号を入力／出力バスを通じて機能ユニットに送信し得る。また、制御ユニットは、サンプル形式の通信手段にも接続され、再構築可能な機能ユニットを再構築するための制御信号は、サンプル形式の通信手段を通じて、制御ユニットから再構築可能な機能ユニットへ送信される。制御信号は、制御レジスタに格納される値になる。制御ユニットは、ディジタル信号プロセッサであり、少なくともサンプル形式の送信信号をデコードする際に必要な機能の一部を実行する。
【００３２】
図２は、図１のチャネル・デコーダ１００を含む集積回路チップ２００を示す。集積回路は、半導体材料より成る基板２０１を含み、その上にチャネル・デコーダ１００が設けられる。また、チップは、回路基板に対するフリップ・チップおよび／またはワイヤ・ボンド接続を有する。
【００３３】
図３は、図２の集積回路チップ２００を有するセット・トップ・ボックスを示す。セット・トップ・ボックスは、チャネル符号化マルチメディア信号を受信する接続部を有する。１つ又はそれ以上の回路基板アセンブリ２０７は、ボンド・ワイヤまたはフリップ・チップ接続を利用して、チップ２００に接続される回路基板２０８を含む。電源２０９は、回路基板アセンブリに接続され、回路基板アセンブリに電力を供給する。出力接続２１０は、ディスプレイ２１１にチャネル・デコード・マルチメディア信号を送信する。
【００３４】
図４は、本発明によるテレビジョン・セット２２０を示し、送信媒体からのチャネル符号化マルチメディア信号を提供するソース２２１を含む。１つ又はそれ以上の回路基板アセンブリ２２２は、電源２２３に接続され、回路基板アセンブリに電力を供給する。ディスプレイ２２４は回路基板アセンブリに接続され、デコードされたマルチメディア信号の映像情報を提示し、拡声スピーカ２２５は回路基板アセンブリに接続され、デコードされたマルチメディア信号の音声情報を提供する。図２の集積回路チップ２００は、回路基板アセンブリの１つに接続され、チャネル符号化マルチメディア信号をデコードし、デコードされたマルチメディア信号を提供する。
【００３５】
図５は、メモリ・ブロック３０１−３０２および機能ユニット３０５−３０６の間の再接続のためのクロス・バー形式のスイッチ３００を示す。その接続は、循環式コンフィギュレーション・レジスタ３１０に格納されるコンフィギュレーション値によって制御される。レジスタのビットは制御スイッチ３１１−３１４に接続される。図示されている時点では、レジス３１０における値は１０１０であり、これはスイッチ３１１をアクティブにして機能ユニット３０５をメモリ・ブロック３０１に接続し、スイッチ３１３をアクティブにして機能ユニット３０６をメモリ・ブロック３０２に接続する。所定の間隔で、レジスタはクロック３１１から信号を受信し、レジスタ３１０における値は循環式にシフトされる。この場合に、クロック・パルスがレジスタをシフトさせると、レジスタ内の値は０１０１になり、スイッチ３１２がアクティブになって機能ユニット３０５をメモリ・ブロック３０２に接続し、スイッチ３１４がアクティブになって機能ブロック３０６をメモリ・ブロック３０１に接続する。このメモリ手法では、一旦スイッチが初期設定されると、メモリ・ブロックへの機能ユニットのアクセスのために何らの調停（ａｒｂｉｔｒａｔｉｏｎ）も必要とされない。
【００３６】
以上本発明は特定の好適実施例を参照しながら説明され、当業者は本発明を生産および使用することが可能になり、本発明を実行するのに最良と考えられる形態が説明された。本発明の精神から逸脱することなしに、当業者は、これら実施例に修正または付加を行い、または他の実施例を提供することが可能であろう。本発明の範囲は特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図１】
図１は、本発明によるチャネル・デコーダを示す。
【図２】
図２は、図１のチャネル・デコーダを含む集積回路チップを示す。
【図３】
図３は、請求項２記載の集積回路チップを有するセット・トップ・ボックスを示す。
【図４】
図４は、請求項２記載の集積回路チップを有するテレビジョンを示す。
【図５】
図５は、本発明により構築されるクロス・バー・スイッチの例を示す。
【図１】
2004517568.tif 000003
【図３】
2004517568.tif 000004
【図４】
2004517568.tif 000005
【図５】
2004517568.tif 000006
【国際公開パンフレット】
2004517568.tif 000007
2004517568.tif 000008
2004517568.tif 000009
2004517568.tif 000010
2004517568.tif 000011
2004517568.tif 000012
2004517568.tif 000013
2004517568.tif 000014
2004517568.tif 000015
2004517568.tif 000016
2004517568.tif 000017
2004517568.tif 000018
2004517568.tif 000019
2004517568.tif 000020
2004517568.tif 000021
2004517568.tif 000022
2004517568.tif 000023
2004517568.tif 000024