(57)【要約】制御された反応において、小さな寸法のシリサイド領域（６４，６６）を形成して低い熱収支に対処することのできる、セルフアライメントされたシリサイドプロセス。第１の温度処理において、ニッケル金属またはニッケル合金（５２）がシリコン材料（４６）と反応して、高電気抵抗率の少なくとも１つのニッケルシリサイド領域（５６，５８）を形成する。未反応のニッケル（５４）は除去される。次に、高電気抵抗率のニッケルシリサイド領域（５６，５８）の上方に、誘電体層（６０）が堆積される。第２の温度処理において、高電気抵抗率の少なくとも１つのニッケルシリサイド領域（５６，５８）と誘電体（６０）とが、予め定められた温度で反応して、低電気抵抗率の少なくとも１つのシリサイド領域（６４，６６）を形成し、誘電体層（６０）を処理する。２工程のプロセスによって、領域間のブリッジをなくすことができる。なぜなら、シリサイドの成長が制御され、シリサイド領域（５６，５８）間の未反応のニッケル（５４）が第１の温度処理後に除去されるためである。高電気抵抗率のニッケルシリサイド領域（５６，５８）および誘電体層（６０）の処理が、１回の温度処理へと適宜組み合わされる。他の実施例において、第２の温度処理は、誘電体層（６０）の堆積および処理の前に、それとは別に、行なわれる。
2004521486.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのシリコン層（４６）上にニッケル金属またはニッケル合金（５２）を堆積するステップと、
高電気抵抗率の少なくとも１つのニッケルシリサイド領域（５６，５８）を形成するために、第１の温度で第１の時間期間だけ、前記ニッケル金属またはニッケル合金（５２）の少なくとも一部を前記シリコン層（４６）と反応させるステップと、
未反応のニッケル金属またはニッケル合金（５４）を除去するステップと、
低電気抵抗率の少なくとも１つのニッケルシリサイド領域（６４，６６）を形成するために、第２の温度で第２の時間期間だけ、前記高電気抵抗率のニッケルシリサイド領域（５６，５８）を反応させるステップとを含む、半導体処理方法。
【請求項２】
前記高電気抵抗率のニッケルシリサイド領域（５６，５８）を反応させる前に、前記高電気抵抗率の少なくとも１つのニッケルシリサイド領域（５６，５８）の上方に、誘電体層（６０）を堆積するステップをさらに含む、請求項１に記載の半導体処理方法。
【請求項３】
前記第１の温度は、約２５０℃〜約３５０℃の範囲である、請求項１に記載の半導体処理方法。
【請求項４】
前記第２の温度は、約４００℃〜約６００℃の範囲である、請求項１に記載の半導体処理方法。
【請求項５】
前記高電気抵抗率のニッケルシリサイド領域（５６，５８）は、Ｎｉ３ＳｉおよびＮｉ２Ｓｉの少なくとも１つであり、前記低電気抵抗率のニッケルシリサイド領域（６４，６６）はＮｉＳｉである、請求項１に記載の半導体処理方法。
【請求項６】
前記第１の時間期間は、約１５〜約９０秒であり、前記第２の時間期間は、約１５〜約９０秒である、請求項１に記載の半導体処理方法。
【請求項７】
前記第１の時間期間は、約３０〜約６０秒であり、前記第２の時間期間は、約３０〜約６０秒である、請求項１に記載の半導体処理方法。
【請求項８】
第１および第２の反応させる前記ステップは、２工程の急速熱アニールプロセスを形成する、請求項１に記載の半導体処理方法。
【請求項９】
第１の反応させる前記ステップおよび第２の反応させる前記ステップは、バックエンド処理プロセスを伴なった１工程の急速熱アニールを形成する、請求項２に記載の半導体処理方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、１工程の急速熱アニールと、バックエンド処理プロセスとを用いてニッケルシリサイドを形成する方法に関する。
【０００２】
【背景技術】
半導体処理産業において、半導体デバイスを形成するために処理されている半導体構造の予め規定された領域上に、低電気抵抗率の材料を集積化する１つの方法として、セルフアライメントされたシリサイドを形成することが周知である。より具体的に、セルフアライメントされたシリサイドの処理とは、金属を、半導体構造のシリコン領域と反応させて、シリサイド領域を形成する方法である。セルフアライメントされたシリサイドは、堆積されたシリサイドにパターニングまたはエッチングを施して低電気抵抗率の領域を規定する必要なしに、半導体構造上に選択的に形成され得る。
【０００３】
半導体構造上にセルフアライメントされたシリサイドを形成するために、金属の中でも、チタン、コバルト、およびニッケルを、シリコン材料と反応させてきた。チタンシリサイドは、半導体構造上に、セルフアライメント式に形成することができる。図１は、多結晶シリコン領域１６がシリコン基板１０上に形成された、シリコン基板１０の一例を示す。多結晶シリコン領域１６に、スペーサ１４が隣接する。スペーサ１４は、酸化物、窒化物、または他のセラミック材料であり得る。シリコン基板１０は、ドープされたシリコンとして特徴付けることのできる活性領域１２を有し、トランジスタのソースおよびドレインとして機能することができる。図２において、図１の半導体構造の上方に、チタン金属またはチタン合金の層１８が堆積される。次に、図２の半導体構造に、５５０℃〜７５０℃の範囲の温度で第１の急速熱アニール（ＲＴＡ）が施される。図３は、この第１の急速熱アニール後の、図２の半導体構造を示す。チタン金属またチタン合金の層１８の或る部分は、多結晶領域１６と反応して、高電気抵抗率のシリサイド（ＴｉＳｉ２）領域２２を形成する。加えて、チタン層１８の或る部分は、活性領域１２のシリコンと反応して、高電気抵抗率のチタンシリサイド（ＴｉＳｉ２）領域２０を形成する。第１の急速熱アニール中に、チタン層１８は、スペーサ１４と反応しない。シリサイドがスペーサ上に形成されないため、高電気抵抗率のチタンシリサイド領域２０，２２は、セルフアライメント式に形成される。なぜなら、多結晶領域１６および活性領域１２上のチタンシリサイド領域２０，２２を規定するために、シリサイドにパターニングまたはエッチングを施してスペーサから除く必要がないためである。スペーサ１４上のシリサイドの形成は、望ましくない。なぜなら、これにより、ゲートとソース／ドレイン１２との間のブリッジを招くためである。図３の金属層１９における未反応のチタンは、従来のストリップ技術を用いてストリップ除去される。図４は、未反応の金属層１９がストリップ除去された後の、図３の半導体構造を示す。高電気抵抗率のチタンシリサイド領域２０，２２は、未反応の金属１９のウェットストリップ後も半導体構造に集積化されたままである。次に、図４の半導体構造に、７５０℃〜９００℃の範囲の温度で、第２の急速熱アニールを施す。図５は、高電気抵抗率のチタンシリサイド領域２０，２２が反応して低電気抵抗率のシリサイド（ＴｉＳｉ２）領域２４，２６を形成する第２の急速熱アニール後の、図４の半導体構造を示す。多結晶シリコン領域１６上に、低電気抵抗率のシリサイドチタン領域２４が形成され、シリコン基板１０の活性領域１２上に、低電気抵抗率のチタンシリサイド領域２６が形成される。
【０００４】
チタン金属またはチタン合金を用いてセルフアライメント式に低電気抵抗率のチタンシリサイドを形成する、上述の２工程の急速熱アニールプロセスには、いくつかの不利益がある。半導体技術が高度になるにつれて、特定の半導体構造の寸法を、より小さくすることが望ましくなっている。たとえば、多結晶領域１６およびスペーサ１４は、この種の構造を用いる半導体デバイスの性能を高めるために、半導体基板１０上にできるだけ小さく形成されることが望ましい。たとえば、この一般的な半導体構造を採用するトランジスタは、このような小さな寸法を有して設計かつ実現されて、トランジスタがより高速でコンピュータの命令を実行できるようにする。半導体デバイスの半導体構成要素の電気的な相互接続を可能にするために、半導体構造上に低電気抵抗率のチタンシリサイド領域を形成することが、しばしば必要とされる。このような領域の例は、図５の活性領域１２および多結晶領域１６である。２工程の急速熱アニールプロセスにおいてチタンを用い、セルフアライメント式にチタンシリサイドを形成することは、寸法のより小さな半導体構造において効果的ではない。なぜなら、チタン金属またはチタン合金の層が、図１〜図５の多結晶シリコン領域１６および活性領域１２等のシリコン材料の小さな表面と、完全に反応しないためである。セルフアライメントされたシリサイド処理におけるチタンのこの欠点の背景にある理由は、シリコン材料とのチタンの反応がシリサイドの核形成によって支配されているために、シリサイドが整合性を有して形成されないということである。図３〜図５に例示されるように、チタン金属またはチタン合金がシリコン材料と反応することにより、トランジスタ等のいくつかの半導体デバイスにおけるシリサイド領域の形成には不適切な、散乱した、整合性のない、チタンシリサイド領域を形成する。チタン金属またはチタン合金のすべてが小さな半導体構造のシリコン材料の表面上で反応するわけではないため、シリコンベースの材料とのチタンの反応が、半導体構造のシリコンベースの構成要素の電気抵抗率を適切には下げない。したがって、チタンを用いても、比較的小さな半導体構造に対してセルフアライメント式にシリサイドを形成する目的を適切に満たさない。セルフアライメントされたシリサイドにおいてチタンを用いるこのような限界を、しばしば、ライン幅依存性と呼ぶ。
【０００５】
半導体構造においてチタンシリサイドを形成するために、チタン金属またはチタン合金を用いることによる別の不利益とは、第１および第２の急速熱アニールが施される温度が比較的高いことである。これらの高い温度は、セルフアライメントされたシリサイドを用いた半導体構造の設計を制限する。高い温度は、半導体構造に応力を生じるおそれがあり、半導体デバイスの機能性を破壊するおそれがある。チタンシリサイドを形成するための、２工程の急速熱アニールプロセスの他の不利益もまた、公知である。
【０００６】
半導体構造にセルフアライメントされたコバルトシリサイド領域を形成するために、多結晶シリコンまたはシリコン基板等のシリコン材料と、コバルトとを反応させることもできる。たとえば、図６は、活性領域１２および多結晶領域１６がシリコン基板１０上に形成された半導体基板１０を示す。多結晶領域１６に隣接して、シリコン基板１０上にスペーサ１４が形成される。図７に示されるように、図６の半導体構造上に、コバルト金属またはコバルト合金の層２８が形成される。図７の半導体構造に、４５０℃〜５１０℃の範囲の温度で第１の急速熱アニールを施す。図８は、第１の急速熱アニールプロセスの産物として、多結晶領域１６および活性領域１２上に形成された高電気抵抗率のコバルトシリサイド（ＣｏＳｉ）領域３０，３２を示す。あらゆる未反応のコバルト金属またはコバルト合金２９が、従来のストリップ技術を用いてウェットストリップで除去される。図９は、未反応のコバルト金属またはコバルト合金２９がストリップ除去された後に、高電気抵抗率のコバルトシリサイド３０，３２領域が、基板１０の多結晶領域１６および活性領域１２上に形成された、図８の半導体構造を示す。スペーサ１４上にはコバルトシリサイドが形成されない。すなわち、この特徴が、セルフアライメントされたシリサイドのセルフアライメント特性を例示する。さらに、ストリップは、形成されたコバルトシリサイドのどのようなものもストリップ除去せずに、未反応のコバルト金属またはコバルト合金２９のみをストリップする。次に、図９の半導体構造に、７６０℃〜８４０℃の範囲の温度で第２の急速熱アニールを施す。第２の急速熱アニールは、高電気抵抗率のコバルトシリサイド領域３０，３２を反応させて、低電気抵抗率のコバルトシリサイド（ＣｏＳｉ２）領域３４，３６を形成する。図１０は、基板１０の多結晶シリコン領域および活性領域１２上に形成された、低電気抵抗率のコバルトシリサイド領域３４，３６を示す。
【０００７】
半導体処理において、コバルトシリサイドを生成するために、シリコン材料と反応するコバルト金属またはコバルト合金を用いることには、いくつかの不利益がある。１つの不利益とは、低電気抵抗率のＣｏＳｉ２を形成するのに必要とされる２工程の急速熱アニールプロセスが、比較的高い温度を必要とすることである。これらの比較的高い温度は、半導体構造の、既存の構成要素の半導体処理と両立しないか、または、望ましくないことが考えられる。より具体的に、これらの高い温度は、他の半導体構成要素に応力を生じるおそれがあり、および／または、今ある半導体構造の材料を拡散させるおそれがある。
【０００８】
セルフアライメントされたシリサイドを形成するために、ニッケルを用いることが、１工程の急速熱アニールプロセスを用いることによって確立されてきた。たとえば、図１１は、活性領域１２を有するシリコン基板１０を示す。シリコン基板１０上に多結晶シリコン領域１６が形成され、多結晶シリコン領域１６に隣接してスペーサ１４が形成される。図１１の例示的な半導体構造上に、ニッケル金属またはニッケル合金の層が形成される。図１２は、たとえば、図１１の半導体構造の上方に形成されたニッケル金属またはニッケル合金の層３８を示す。ニッケル金属またはニッケル合金を反応させて、電気抵抗率の比較的低いシリサイドを形成するために、３５０℃〜７００℃の範囲の温度で１回の急速熱アニールが行なわれる。たとえば、図１３は、１回の急速熱アニールによって形成されたシリサイド領域４０，４２を示す。３５０℃〜７００℃の範囲の、必要とされる急速熱アニール温度において、多結晶シリコン領域１６上に形成されたニッケルシリサイドと、活性領域１２上に形成されたニッケルシリサイドとの間に、望ましくないブリッジが生じ得る。層４４内の未反応のニッケルがストリップされて、図１４の構造を残す。
【０００９】
ニッケルシリサイドの１工程の急速熱アニールから、或る懸念が生じる。１つの懸念とは、ニッケルシリサイドの比較的制御不能な反応および過剰な形成であり、これにより、図１４から分かるように、多結晶シリコン１６上に形成されたニッケルシリサイド４０と、活性領域１２上に形成されたニッケルシリサイド４２との間に、上述のブリッジを生じるおそれがある。
【００１０】
【発明の開示】
処理中の低い熱収支（ｌｏｗ ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）に対処することができ、金属または合金の、シリコン材料との制御されたシリサイド化反応を伴った、セルフアライメントされたシリサイドプロセスが必要とされる。さらに、半導体デバイスの製造中の処理工程と組合せることのできる、セルフアライメントされたシリサイドプロセスが必要とされる。
【００１１】
これらのおよび他の必要性は、１工程の温度処理プロセスとバックエンド処理とをもたらして、半導体構造にセルフアライメントされたニッケルシリサイド領域を形成する、この発明の実施例によって満たされる。この発明は、シリコン材料上にニッケル金属またはニッケル合金の層を堆積することを含む。ニッケル金属または合金の少なくとも一部は、第１の温度で、第１の時間期間だけ、シリコン層の少なくとも一部と反応して、高電気抵抗率の少なくとも１つのニッケルシリサイド層を形成する。未反応のニッケル金属またはニッケル合金が、半導体構造から除去されて、高電気抵抗率の少なくとも１つのシリサイド層が半導体構造に集積化された状態とする。次に、高電気抵抗率の少なくとも１つのニッケルシリサイド層の上方に、誘電体層が堆積される。誘電体層および高電気抵抗率の少なくとも１つのニッケルシリサイド層を、第２の時間期間だけ第２の温度にかけて、低電気抵抗率の少なくとも１つのニッケルシリサイド層を形成する。
【００１２】
この発明は、シリサイドを比較的低い温度で形成する利点を有する。この特徴は、半導体構造の、他の既存の半導体構成要素にかかる応力を減じる。この特徴は、また、より複雑で有用な半導体構造の半導体処理を可能にする。この発明の別の利点とは、ニッケル金属層が、制御された態様で、シリコンベースの材料層と反応することである。これは、重要かつ有用な属性である。なぜなら、ライン幅依存性が障害とならず、かつ、同じ半導体構造上に形成されたシリサイド領域間のブリッジを防ぐように、十分なニッケルシリサイドが反応するからである。さらに、この発明は、高電気抵抗率のニッケルシリサイド層の処理と誘電体層の処理とを組合せて、第２の時間期間だけ第２の温度にかける１回の工程にするという利点も有する。
【００１３】
上述の必要性は、２工程の温度処理プロセスをもたらして、半導体構造にセルフアライメントされたニッケルシリサイド領域を形成する、この発明の実施例によっても満たされる。２工程の温度処理は、シリコン材料上にニッケル金属またはニッケル合金の層を堆積することを含む。ニッケル金属または合金の少なくとも一部は、第１の温度で第１の時間期間だけ、シリコン層の少なくとも一部と反応して、高電気抵抗率の少なくとも１つのニッケルシリサイド層を形成する。未反応のニッケル金属またはニッケル合金のすべてを半導体構造から除去して、高電気抵抗率の少なくとも１つのシリサイド層が半導体構造に集積化された状態とする。高電気抵抗率の少なくとも１つのニッケルシリサイド層は、第２の時間期間だけ第２の温度で反応して、低電気抵抗率の少なくとも１つのニッケルシリサイド層を形成する。
【００１４】
この発明は、シリサイドを比較的低い温度で形成する利点を有する。この特徴は、半導体構造の、他の既存の半導体構成要素にかかる応力を減じる。この特徴は、より複雑で有用な半導体構造の半導体処理を可能にする。この発明の別の利点とは、ニッケル金属層が、制御された態様で、シリコンベースの材料層と反応することである。これは、重要かつ有用な属性である。なぜなら、ライン幅依存性が障害とならず、かつ、同じ半導体構造上に形成されたシリサイド領域間のブリッジを防ぐように、十分なニッケルシリサイドが反応するからである。
【００１５】
この発明の、上述および他の特徴、局面、ならびに利点は、添付の図面とともに読まれると、この発明の詳細な以下の説明から、より明らかになるであろう。
【００１６】
【発明を実施するための態様】
この発明は、半導体構造上にニッケルシリサイドを形成するための、１工程の温度処理およびバックエンド処理に関する。この発明のプロセスは、シリコン層上にニッケル金属またはニッケル合金を堆積することを含む。ニッケル金属またはニッケル合金とシリコン層とは、第１の温度で第１の時間期間だけ反応して、高電気抵抗率の少なくとも１つのニッケルシリサイド領域を形成する。次に、未反応のニッケル金属またはニッケル合金をストリップ除去するが、高電気抵抗率の少なくとも１つのニッケルシリサイド領域は、半導体構造に集積化されたままである。次に、電気抵抗率のより高いニッケルシリサイド領域の上方に、誘電体層が堆積される。高電気抵抗率の少なくとも１つのニッケルシリサイド領域と誘電体層とに、第２の時間期間だけ第２の温度をかけて、低電気抵抗率の少なくとも１つのニッケルシリサイド領域を形成する。ニッケルシリサイドを変質させる際に一般に用いられる１工程の急速熱アニールプロセスの代わりに、１工程の温度処理およびバックエンド処理プロセスを用いることにより、この発明は、半導体デバイスのシリサイド領域間のブリッジを緩和して、所与の半導体デバイスを処理するのに必要とされる工程数を減じる。この発明の他の実施例では、電気抵抗率のより低いニッケルシリサイド領域を形成するために、誘電体層の堆積の前に、第２のアニール工程が行なわれる。
【００１７】
図１５は、半導体構造の一例である。半導体構造は、多結晶シリコン領域５０が半導体基板４４上に形成された、シリコン基板４４を含む。多結晶領域５０に、スペーサ４８が隣接する。シリコン基板４４は、活性領域も含み得る。活性領域は、ドープされたシリコンによって特徴付けることができる。シリコン基板４４上に形成された多結晶領域５０は、トランジスタのゲートとして働くことができ、活性領域４６は、トランジスタのソースおよびドレインとして働くことができる。スペーサ４８は、酸化物、窒化物、または他のセラミック材料で形成され得る。スペーサ４８の機能は、多結晶領域５０を、活性領域４６から分離すること、すなわち、トランジスタのゲートをトランジスタのソースおよびドレインから分離することであり得る。
【００１８】
図１６は、ニッケル金属またはニッケル合金５２が従来の態様で半導体構造上に堆積された後の、図１５の半導体構造を示す。図１７は、ニッケル金属またはニッケル合金５２を多結晶領域５０および活性領域４６と反応させて、高電気抵抗率のニッケルシリサイド（Ｎｉ３ＳｉまたはＮｉ２Ｓｉ）領域５６を形成する第１の温度処理後の、図１６の半導体構造を示す。第１の温度処理は、２５０℃〜３５０℃の範囲の温度である。この温度処理は、ニッケルシリサイドを形成するために用いられる先行技術の１工程の急速熱アニール温度、または、先行技術のチタンシリサイドもしくは先行技術のコバルトシリサイドの第１の急速熱アニールで用いられる温度に比べ、比較的低い温度で行なわれる。さらに、第１の温度処理は、比較的短い時間期間にわたる、温度の急速上昇および急速下降によって特徴付けられる急速熱アニールであり得る。急速熱アニールに用いられ得るアニールプロセスの例は、レーザアニールプロセス、ランプ加熱によるアニールプロセス、または他の放射アニールプロセスである。第１の温度処理は、１５秒〜９０秒、好ましくは３０秒〜６０秒の範囲の第１の時間期間であり得る。
【００１９】
図１８において、図１７の半導体構造は、従来のストリップ技術によって、未反応のニッケル金属またはニッケル合金５４がストリップされる。従来のストリップ技術の例は、過酸化硫黄、塩酸、硝酸、リン酸、またはこれらのストリップ剤の混合物の使用を含む。未反応のニッケル金属またはニッケル合金５４をストリップしても、第１の温度処理で形成された、電気抵抗率の比較的高いニッケルシリサイド領域５６，５８は除去されない。さらに、ニッケル金属またはニッケル合金５２は、スペーサ４８上で反応しない。なぜなら、スペーサが、酸化物、窒化物、またはこのような他の材料で形成されているためである。ニッケルシリサイドを形成するこの段階で用いられる低い温度は、従来の１工程のニッケルシリサイド形成プロセスで生じ得るものに比べ、スペーサ４８上におけるシリサイドの制御不能な形成を防ぐ。この特徴は、セルフアライメントの機能を果たす。なぜなら、ニッケルシリサイド領域が、半導体構造上の望ましい位置において、ニッケルシリサイド領域５６，５８を分離するためにエッチングされる必要がないためである。
【００２０】
図１９は、図１８の半導体構造の上方に堆積された誘電体層を示す。誘電体層６０は、半導体構造のさらなる構成要素であり、半導体構造におけるシリサイドの形成とは無関係であることが考えられる。誘電体層６０は、温度処理を介する処理の前の、分離層として働くことができる。
【００２１】
図２０は、この発明の実施例の一例に従った、第２の温度処理後の、図１９の半導体構造を示す。第２の温度処理は、３５０℃〜７５０℃の範囲の温度で行なわれる。さらに、第２の熱処理は、温度処理の目標温度に至る急速な上昇または急速な下降によって特徴付けられる急速熱アニールであり得る。図１８の実施例の、高電気抵抗率のニッケルシリサイド領域が反応して（「変成して」）、低電気抵抗率のニッケルシリサイド領域（ＮｉＳｉ）５２，５４を形成する。さらに、第２の温度処理はまた、図１９の誘電体層６０を図２０の層６２に処理するために働く。シリサイド領域５６，５８および誘電体層６０の処理が、バックエンド処理である。バックエンド処理とは、後の処理のステップにおいて達成される処理のステップを示すために用いられる技術用語である。或る好ましい実施例において、第２の温度処理は、約３５０℃〜約７００℃の範囲の温度で行なわれ、電気抵抗率が最も低いニッケルシリサイドを形成して、合理的な低い熱収支を維持する。第２の温度処理は、先行技術によって必要とされる、他のタイプのシリサイド用の急速熱アニール温度に比べ、比較的低い温度である。第２の温度処理のための時間期間は、１５秒〜１５分であり得る。
【００２２】
代替的実施例において、第２の温度処理は、誘電体層６０の堆積前に行なわれ、したがって、より低い電気抵抗率のニッケルシリサイドを、引続くバックエンド処理の前に、それとは別に形成することができる。
【００２３】
この発明は、低い熱収支に対処することができ、かつ、制御可能な反応で小さな寸法のシリサイド領域を形成することのできる、セルフアライメントされたシリサイドプロセスを提供する。この発明は、高電気抵抗率のニッケルシリサイドを形成する１工程の温度処理と、誘電体層を処理して、高電気抵抗率のニッケルシリサイドから低電気抵抗率のニッケルシリサイドを形成するためのバックエンド処理とを介してこのことを達成する。第１の温度処理において、ニッケル金属またはニッケル合金がシリコン材料と反応して、高電気抵抗率のニッケルシリサイド領域を形成する。次に、未反応の金属またはニッケル合金が、半導体構造からストリップされる。次に、高電気抵抗率のニッケルシリサイド領域の上方に、誘電体層が堆積される。第２の温度処理において、高電気抵抗率のニッケルシリサイド領域が、予め定められた温度で反応して、低電気抵抗率のシリサイド領域を形成し、それと同時に、誘電体層が処理される。２工程の温度処理を用いることにより、小さな寸法のシリサイドの形成が、制御された態様でかつ比較的低い温度で、可能となる。この発明は、ニッケルシリサイドを形成する先行技術によって示されるブリッジを著しく減じながら、半導体処理中の低い熱収支への対処およびシリサイドの形成を効果的に行なうことができる。さらに、この発明は、誘電体層および高電気抵抗率のシリサイド領域の処理を、同じ温度処理工程に組合せることができる。
【００２４】
この発明を詳細に説明し、示してきたが、これが図示および例示の目的に限られ、限定の目的と考えられるべきではなく、前掲の請求項の用語によってのみ、この発明が限定されることを明らかに理解されるべきである。
【図面の簡単な説明】
【図１】シリサイドの形成前の、典型的な半導体構造の先行技術の図である。
【図２】チタン金属またはチタン合金の層が半導体基板上に堆積された、図１の半導体構造の先行技術の図である。
【図３】第１の急速熱アニール後の、図２の半導体構造の先行技術の図である。
【図４】未反応のチタン金属またはチタン合金の除去後の、図３の半導体構造の先行技術の図である。
【図５】第２の急速熱アニール後の、図４の半導体構造の先行技術の図である。
【図６】シリサイドの形成前の、典型的な半導体構造の先行技術の図である。
【図７】コバルト金属またはコバルト合金の層が半導体基板上に堆積された、図６の半導体構造の先行技術の図である。
【図８】第１の急速熱アニール後の、図７の半導体構造の先行技術の図である。
【図９】未反応のコバルト金属またはコバルト合金がストリップ除去された後の、図８の半導体構造の先行技術の図である。
【図１０】第２の急速熱アニール後の、図９の半導体構造の先行技術の図である。
【図１１】シリサイドの形成前の、典型的な半導体構造の先行技術の図である。
【図１２】ニッケル金属またはニッケル合金の層が半導体構造上に堆積された後の、図１１の半導体構造の先行技術の図である。
【図１３】１回の急速熱アニール後の、図１２の半導体構造の先行技術の図である。
【図１４】未反応のニッケル金属またはニッケル合金がストリップ除去された後の、図１３の半導体構造の先行技術の図である。
【図１５】半導体構造の図である。
【図１６】ニッケル金属またはニッケル合金の層が半導体構造上に堆積された、図１５の半導体構造の図である。
【図１７】第１の温度処理後の、図１６の半導体構造の図である。
【図１８】未反応のニッケル金属またはニッケル合金がストリップ除去された後の、図１７の半導体構造の図である。
【図１９】誘電体層の堆積後の、図１８の半導体構造の図である。
【図２０】第２の温度処理後の、図１９の半導体構造の図である。
【国際公開パンフレット】
2004521486.tif 000003
2004521486.tif 000004
2004521486.tif 000005
2004521486.tif 000006
2004521486.tif 000007
2004521486.tif 000008
2004521486.tif 000009
2004521486.tif 000010
2004521486.tif 000011
2004521486.tif 000012
2004521486.tif 000013
2004521486.tif 000014
2004521486.tif 000015
2004521486.tif 000016
2004521486.tif 000017
【国際調査報告】
2004521486.tif 000018
2004521486.tif 000019