(57)【要約】差動駆動回路で駆動される半導体レーザを有するダイが提供される。ダイは、ダイ上に作成された半導体レーザの負荷インピーダンスとほぼ同一の、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有する平衡負荷も有することにより、駆動回路に対して整合された負荷を供給する。平衡負荷と半導体レーザの対を有することにより、ダイは、高周波数動作、例えば１ＧＨｚ超で発生する、インピーダンス不整合で誘発される駆動問題を防止する。半導体レーザは、例えば、ギガビットイーサネット応用例やファイバチャネル応用例のような高帯域幅応用例で使用される垂直キャビティ面発光型レーザ（ＶＣＳＥＬ）でよい。さらに、ダイは、平衡／半導体レーザ対のアレイを形成することができる。【特許請求の範囲】
【請求項１】
半導体レーザが配設され、平衡負荷も配設されたダイであって、前記平衡負荷が、前記半導体レーザの負荷インピーダンスにほぼ整合された、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有するダイ。
【請求項２】
前記半導体レーザが、光出力を生成する、放射窓を有するＶＣＳＥＬである請求項１に記載のダイ。
【請求項３】
前記平衡負荷がＶＣＳＥＬを備え、それによって前記平衡負荷ＶＣＳＥＬの出力が、前記光出力と干渉しないようにブロックされる請求項２に記載のダイ。
【請求項４】
複数の前記半導体レーザと、複数の平衡負荷とが配設され、半導体レーザごとに、その半導体レーザの負荷インピーダンスに整合された、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有する少なくとも１つの平衡負荷が存在する請求項１に記載のダイ。
【請求項５】
前記半導体レーザがそれぞれ、光出力を生成する、放射窓を有するＶＣＳＥＬであり、前記平衡負荷がそれぞれＶＣＳＥＬを備え、それによって前記平衡負荷ＶＣＳＥＬの出力が、前記光出力と干渉しないようにブロックされる請求項１に記載のダイ。
【請求項６】
前記平衡負荷の前記インピーダンスが、約１ＧＨｚ程度の周波数で前記半導体レーザの前記インピーダンスとほぼ同一となる請求項１に記載のダイ。
【請求項７】
前記半導体レーザが、前記ダイ上に配設された第１接触経路に結合され、前記平衡負荷が、前記ダイ上に配設された第２接触経路に結合される請求項１に記載のダイ。
【請求項８】
前記第１接触経路と前記第２接触経路が、ほぼ同一の寸法、ならびに誘導性特性および容量性特性を有する請求項７に記載のダイ。
【請求項９】
ヘッダベースと、ハウジング窓を有し、前記ヘッダベースにシール可能に取り付けられるハウジングとを含むレーザパッケージであって、前記ヘッダベース上に取り付けられた請求項１のダイをさらに備えるレーザパッケージ。
【請求項１０】
前記ダイ上の前記半導体レーザが、光出力を生成する、放射窓を有するＶＣＳＥＬであり、前記光出力が前記ハウジング窓に入射するように取り付けられる請求項９に記載のパッケージ。
【請求項１１】
前記平衡負荷がＶＣＳＥＬを備え、それによって前記平衡負荷の出力が、前記光出力と干渉しないようにブロックされる請求項１０に記載のパッケージ。
【請求項１２】
第１差分出力および第２差分出力を有する平衡負荷駆動回路を備える第１ＶＣＳＥＬを使用する方法であって、
ダイ基板上に前記第１ＶＣＳＥＬを形成するステップであって、前記第１ＶＣＳＥＬの放射窓が垂直出力に対して露出されるステップと、
前記ダイ基板上に、前記第１ＶＣＳＥＬとほぼ同一の形状およびサイズの第２ＶＣＳＥＬを形成するステップと、
前記第２ＶＣＳＥＬから光出力が出て行かないように前記第２ＶＣＳＥＬをマスクするステップと、
平衡負荷が選択的に前記駆動回路の出力ステージに存在するように、前記第１差分出力を介して前記駆動回路を前記第１ＶＣＳＥＬに接続し、前記第２差分出力を介して前記駆動回路を前記第２ＶＣＳＥＬに接続するステップと、
を含む方法。
【請求項１３】
前記ダイ基板上に前記第２ＶＣＳＥＬを形成する前記ステップが、前記第２ＶＣＳＥＬのインピーダンスが、約１ＧＨｚ程度の周波数で前記第１ＶＣＳＥＬのインピーダンスとほぼ同一となるように、前記第２ＶＣＳＥＬを形成するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記第１差分出力のインピーダンスが、約１ＧＨｚ程度の周波数で前記第２差分出力のインピーダンスとほぼ同一となる請求項１２に記載の方法。
【請求項１５】
複数のＶＣＳＥＬが配設されたレーザアレイを形成する方法であって、
垂直出力のために露出される放射窓をそれぞれ有するように、前記複数のＶＣＳＥＬの約半分である、レーザアレイの第１の半分を選択的に形成するステップと、
レーザアレイの第２の半分を選択的に形成するステップであって、前記第１の半分の前記垂直出力と干渉するのが防止するために、前記ＶＣＳＥＬの前記第２の半分からの出力がマスクされるように前記第２の半分を形成する、ステップと、
前記第１の半分のそれぞれを、前記第２の半分の対応するそれぞれと対にして、複数の第１ＶＣＳＥＬ／第２ＶＣＳＥＬ対を形成し、前記ＶＣＳＥＬ対それぞれに駆動回路を接続し、それによって駆動回路が、前記対応するＶＣＳＥＬ対を駆動したときに平衡負荷を見るステップとを含む方法。
【請求項１６】
駆動回路と、
駆動回路に結合されたＶＣＳＥＬと、
駆動回路に結合された平衡負荷とを備える装置であって、前記平衡負荷が、約１ＧＨｚ程度の周波数でＶＣＳＥＬのインピーダンスとほぼ整合されたインピーダンスを有する装置。
【請求項１７】
前記ＶＣＳＥＬのインピーダンスが、約１ＧＨｚ程度の周波数で前記平衡負荷のインピーダンスとほぼ同一となる請求項１６に記載の装置。
【請求項１８】
前記駆動回路が、前記ＶＣＳＥＬに接続された第１トランジスタを備える１出力ステージと、前記平衡負荷に接続された第２トランジスタを備える第２出力ステージとを備える差動増幅器として構成される請求項１６に記載の装置。
【請求項１９】
前記第１出力ステージが、前記第１トランジスタに接続された第１リアクタンス性回路ブロックを備え、前記第２出力ステージが、前記第２トランジスタに接続された第２リアクタンス性回路ブロックを備える請求項１８に記載の装置。
【請求項２０】
前記第１リアクタンス性回路ブロックと前記第２リアクタンス性回路ブロックが、約１ＧＨｚ程度の周波数でほぼ同じインピーダンスを有する請求項１９に記載の装置。
【請求項２１】
非反転信号が前記第１トランジスタに入力され、等しい反転入力信号が前記第２トランジスタに入力される請求項１８に記載の装置。
【請求項２２】
前記駆動回路に結合された複数の前記ＶＣＳＥＬと、前記駆動回路に結合された複数の前記平衡負荷とを有し、レーザアレイを形成し、ＶＣＳＥＬごとに、そのＶＣＳＥＬの負荷インピーダンスにほぼ整合された抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有する少なくとも１つの平衡負荷が存在する請求項１６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体レーザダイに関し、より詳細には、垂直キャビティ面発光型レーザ（「ＶＣＳＥＬ」）を有し、ＶＣＳＥＬを最適に駆動するために駆動回路に平衡出力を供給するダイに関する。
【背景技術】
【０００２】
半導体レーザは、ポンピング固体レーザなどの多数の応用例で利用されており、半導体レーザは、レーザアレイを形成し、コンパクトディスク（ＣＤ）では光ピックアップ用の光源としての働きをし、光通信応用例では光ファイバに結合する。伝統的には、半導体レーザの最も一般的な形態は側面または端面発光型レーザであるが、最近では、上記の応用例ではＶＣＳＥＬが使用されており、多数のデータ通信応用例での主流のレーザ源となっている。
【０００３】
活性領域の両側に配置された２つの反射層で画定される空洞共振器内に活性領域が配置される端面発光型レーザとは対照的に、ＶＣＳＥＬは、ある形態では、活性領域の頂部および底部に配置された２つの反射層で画定される空洞共振器を有し、垂直発光、すなわち活性領域の接合面に垂直な発光を生成する。接合面は、例えば多重量子井戸ＶＣＳＥＬ構造中のＡＩＧａＡｓ層とＧａＡｓ層の交わりで画定される平面でよい。つまり、端面発光型レーザは、接合面に平行な空洞共振器と、レーザの側面を通る発光とを有し、ＶＣＳＥＬは、接合面と直交する空洞共振器と、レーザの表面を通る発光とを有する。
【０００４】
ＶＣＳＥＬのバイアシングは、薄い金属層の形の接触層を通じて達成され、接触層は、フォトオペーク（すなわち、ＶＣＳＥＬの発光スペクトルにわたって光子吸収性）であり、活性領域の周囲の積層半導体構造の頂部および底部の特定の位置に配置される。例えば、設計には、半導体基板の底面全体を覆う第１金属接触層（すなわち、半導体レーザと取付け基板の間）と、半導体基板の上面の半分を覆うように配設され、上面のコーナだけに配設され、または半導体レーザの頂面の発光窓以外のすべてを覆うように配設される第２金属接触層とが含まれる。さらに別の設計では、ＶＣＳＥＬが取り付けられる取付け基板と共に、半導体レーザの底面が、光透過性の発光面として使用される。
【０００５】
当技術分野で周知の別の形態では、垂直発光レーザが、活性領域中の接合面に対して４５度傾斜した外部劈開面（ｅｘｔｅｒｎａｌ  ｃｌｅａｖｅｄ  ｓｕｒｆａｃｅ）を有する端面発光型半導体レーザから作成される。レイジング領域から放射される主波長にわたって高反射率を有する材料を使用して、劈開面は、レイジング領域の縁部から水平に放射された光を垂直方向に反射する。これにより、垂直キャビティを用いずに面発光型レーザが形成される。さらに最近では、ＭＥＭ（マイクロ・エレクトロ・メカニカル構造）を使用して、上部反射領域を活性領域に対して機械的に移動させる可同調ＶＣＳＥＬが示されている。空洞共振器を延長または短縮することにより、そのようなＶＣＳＥＬに対してコヒーレント光放射の共振波長を同調させることができる。
【０００６】
ＶＣＳＥＬは、ＩＥＥＥ  ８０２．３ｚプロトコルで提供されるギガビットイーサネット（R）規格や、ＡＮＳＩ  Ｘ３．１Ｔ１１プロトコルで提供されるファイバチャネル規格のような要求の厳しい光データ通信システムでの主流のレーザ源となっている。ＶＣＳＥＬは高い変調帯域幅を有し、高ビット伝送速度を生み出すことができるので、好ましい。
【０００７】
ギガビットイーサネット（R）規格は、データ速度１Ｇｂｐｓで大量のデータを送受信する方式を実現することによってイーサネット（R）（１０Ｍｂｐｓ）規格およびファーストイーサネット（R）（１００Ｍｂｐｓ）規格を改良するように設計されている。ギガビットイーサネット（R）規格は、科学モデリング、データウェアハウジング、データマイニング、インターネット／エクストラネットアクセス、バックアップネットワーク、高品質ビデオ会議のような要求の厳しい応用例での使用を意図している。ギガビットイーサネット（R）規格は、より広い帯域幅を達成すると共に、現在確立されているイーサネット（R）規格に関連する単純さと、比較的安価な実装コストおよび保守コストとを維持する。低コストの構成要素を使用してより広い帯域幅を実現することにより、ギガビットイーサネット（R）規格が魅力的なものとなっている。設置済みのネットワーク接続の大部分がイーサネット（R）ベースであるので、ギガビットイーサネット（R）規格は、既存のイーサネット（R）バックボーンと後方互換であるという利点も有する。例えば、３つのイーサネット（R）規格（イーサネット（R）、ファーストイーサネット（R）、ギガビットイーサネット（R））はすべて、同じＩＥＥＥ  ８０２．３フレームフォーマットを使用する。ＩＥＥＥ  ８０２．３ｚプロトコルの追加の特徴は、全２重操作および半２重操作が可能であることである。
【０００８】
ＡＮＳＩ  Ｘ３．Ｔ１１プロトコルのファイバチャネルは、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）システムの代わりにデータ記憶／アクセスシステムで使用される。ＳＣＳＩシステムは、ネットワークに接続された記憶装置（例えばハードドライブ）ごとに別個のＳＣＳＩコントローラを使用する。別々の並列接続は空間を浪費し、より多くの記憶装置が接続されるにつれて、ＳＣＳＩ応用例のスループット速度は通常１００Ｍｂｐｓ未満であり、システムのＩ／Ｏ処理効率が低下する。ファイバチャネル規格は、データプロセッサまたはサーバの単一入力に対して多数の装置の直列Ｉ／Ｏ接続を可能にし、１Ｇｂｐｓを超えるスループットを達成することができ、ファイバチャネル規格の直列の性質により、「動作中に」、例えばシステムをオフラインにせずに、記憶装置のホットプラグ接続が可能となる。ファイバチャネル規格ではまた、ＳＣＳＩ応用例で使用する銅ケーブルの代わりに光ファイバが使用されるため、プロセッサまたはサーバから何メートルも離れたところからアクセスすることも可能となる。
【０００９】
上記またはその他の光ファイバベースのデータ通信応用例のための光信号源として働くＶＣＳＥＬは、多くの理由により、端面発光型レーザよりも好ましい。１つの理由は、出力のビーム形状である。端面発光型レーザの出力のビーム形状は、活性領域の断面形状とほぼ同様の形状である。すなわち、ビーム形状は楕円形である。一方、ＶＣＳＥＬの出力のビーム形状はほぼ円形であり、上部接触層および活性領域によって画定される放射窓の円形形状と合致し、それにより、この窓で一様な光子放射が生成される。ＶＣＳＥＬの出力はまた、開口数が小さい。こうした特性の両方により、端面発光型レーザを用いるよりもＶＣＳＥＬを用いた方が、ファイバ結合（具体的には単一モードファイバ結合）が容易となる。円形のビーム形状の場合、例えば周知のボールレンズを使用して、ＶＣＳＥＬ出力を単一モード光ファイバ内にフォーカスすることができ、したがってモード間分散などの望ましくないマルチモード光ファイバ損失を低減することができる。
【００１０】
さらに、ＶＣＳＥＬは、入力電力範囲が狭くても電力変換効率が高いことを特徴とし、１ＧＨｚを超える変調帯域幅で、広い小信号変調帯域幅を実現する。これらの利点はどちらも、ギガビットイーサネット（R）およびファイバチャネル応用例において、ＶＣＳＥＬを比較的小さい駆動電流で使用でき、したがって電力使用量が小さく、かつ温度損失が小さいことを実証している。
【００１１】
垂直発光ではさらに、出力監視およびフィードバック制御のために、ＶＣＳＥＬを、しばしばＶＣＳＥＬの背面に配設された光検出器と共に（またはＶＣＳＥＬが取り付けられる基板内に）比較的容易にパッケージ化することができる。さらに最近では、２重通信で使用するためにＶＣＳＥＬがトランシーバ内にパッケージ化されている。
【００１２】
ＶＣＳＥＬ活性領域層は、周知の技法で堆積され、ドープされ、ＰＮ接合、ｐ型層とｎ型層の間に配設された真性層を有するＰＩＮ層、または２重ヘテロ構造が形成される。さらに、ＶＣＳＥＬは、比較的高速の遷移時間を有し、例えばＶＣＳＥＬ出力を、２進数の「０」状態から２進数の「１」状態に、比較的短期間で駆動することができる。したがって、ＶＣＳＥＬは、広い変調帯域幅を達成することができ、１〜１０Ｇｂｐｓの伝送速度が達成可能である。さらに、ＶＣＳＥＬは、マルチモード光ファイバでは８５０ｎｍ、単一モード光ファイバでは１２７０〜１６００ｎｍなどの、光ファイバ伝送のために望ましい波長で動作するように設計されている。
【００１３】
ＶＣＳＥＬは一般的に使用されているが、ギガビットイーサネット（R）やファイバチャネルのようなギガビットデータ通信環境での帯域幅および信号完全性の向上を求める要求により、より効率的で、クリーンで、かつ非干渉性のＶＣＳＥＬ動作の必要が示唆される。ギガビット通信環境の機能の向上に起因するこうした要求の一部、例えば光トランシーバ内の構成要素、特にＰＣＢ（プリント回路板）をより小さく作成するという課題により、より小さく、より限定された光電子構成要素が生み出された。しかしこうしたより小型の構成により、ファイバ間の漏話の可能性が増大する。さらに、近接した間隔に配置された光電子駆動回路構成要素間の距離が短いために、電磁干渉（ＥＭＩ）も増大する。
【００１４】
こうした考慮すべき点に加えて、電流駆動回路は、高周波数でＶＣＳＥＬに対してクリーンな入力信号を供給しない。ＶＣＳＥＬの電気的特性の分析は、低駆動周波数で本質的に抵抗性のＶＣＳＥＬのインピーダンスが、高駆動周波数、特に１ＧＨｚ超、すなわちギガビットイーサネット（R）およびファイバチャネル応用例での駆動周波数で、大きく変動することを示している。実際、ＶＣＳＥＬダイチップのインピーダンスと、付随するＶＣＳＥＬのパッケージングまたはハウジング、例えば周知のＴＯパッケージング構成のインピーダンスとを分析するとき、パッケージングおよびダイからの電気的寄生効果により、駆動回路から見たインピーダンスの周波数依存性がさらに顕著になる。すなわち、ＶＣＳＥＬのパッケージングは、高周波数でＶＣＳＥＬ動作の非線型性を増大させる。簡潔に言えば、能動回路素子として、ＶＣＳＥＬは、周波数とほぼ一緒に変動し、その結果ＶＣＳＥＬ駆動回路に対して、特に高周波数動作で非線形の負荷となるインピーダンスを有する。
【００１５】
比較的低い駆動電流を達成し、それによってイーサネット（R）スイッチ、ルータ、ハブ、エンドユーザ接続などで使用するための比較的低い電力要求を達成するために、ＶＣＳＥＬのための駆動回路、またはそのための半導体レーザは通常、共通エミッタ構成または共通コレクタ構成の少なくとも２つのトランジスタを含む差動増幅器構成を有する。イーサネット（R）またはファイバチャネル環境では、ＥＭＩを低減し、電気信号の完全性を維持するために、差分信号法が一般に使用される。この設計思想は、入力デジタル差分信号がアナログレーザ駆動電流に変換されるレーザドライブ内部に引き継がれている。最もクリーンな電気信号は通常、共通コレクタまたは共通エミッタのどちらかとして動作する動作差分モードの１対のトランジスタで得られる。
【００１６】
ＶＣＳＥＬは、２つの駆動モードの一方で、駆動回路に接続される。まず、ＶＣＳＥＬは、レーザがトランジスタの一方の出力とグランドの間に接続される単一端モードで動作することができる。この構成では、第２トランジスタの出力に接続された抵抗素子を使用することにより、差動増幅器対の第２トランジスタの出力がＶＣＳＥＬの出力と整合される。抵抗素子は、差動増幅器回路またはＰＣＢ上にあり、ＶＣＳＥＬの低周波数インピーダンスに近い。
【００１７】
第２に、ＶＣＳＥＬレーザは、両方のトランジスタの出力間にＶＣＳＥＬレーザが接続される差動駆動モードで動作することができる。このモードには、信号電流の急激な変化に応答する電圧スイングが低いという利点がある。単一端駆動モードと比べて、差動駆動モードは、より小さいオーバーシュートで、より高速な立上り時間、例えば「０」状態から「１」状態への遷移を生成する。しかし、キャリアを接合のＮ側とＰ側の両方に注入することによって潜在的な非対称性が導入されるので、ＶＣＳＥＬを差動式に駆動することは問題をはらむ可能性がある。動作速度が増加するにつれて、この非対称性により光学的性能が低下する。
【００１８】
単一端駆動モードでは、ＶＣＳＥＬのインピーダンスのリアクタンス性成分に起因するインピーダンス整合問題がある。差動増幅器から見たインピーダンスが多数の因子、例えばＶＣＳＥＬの形状、駆動電流、ワイアボンドパッドおよびワイアリードの形状およびサイズに依存するので、最適な波形がＶＣＳＥＬに供給されることを保証し、またはＶＣＳＥＬの出力が、可能な最高のビットレートとなるのを保証することは難しい。
【００１９】
この困難により、抵抗器を単一端駆動中の「整合」負荷として今まで使用してきた製造業者に問題が提起された。抵抗器は、ＶＣＳＥＬの低周波数インピーダンスの比較的許容できる整合を実現し、非リアクタンス性回路素子であるので、駆動回路内の電気的寄生に寄与しない。しかし、こうした抵抗器を使用することの結果としていくつかの問題が生じる。
【００２０】
１つの問題は、ＶＣＳＥＬは半導体ウェハから個々のレーザを切断することによってバッチ製造されるが、ウェハ内と、異なる時間に製造された各ウェハのどちらでも、個々のＶＣＳＥＬのインピーダンス特性が変動することである。差動増幅器回路内の負荷をＶＣＳＥＬの負荷インピーダンスと整合させることは、駆動される特定のＶＣＳＥＬのインピーダンス特性を個々に検査することを必要とするので、時間と費用のかかる試みである。
【００２１】
別の問題は、ＶＣＳＥＬが周波数依存インピーダンスを有することにある。ＶＣＳＥＬインピーダンスのリアクタンス性成分は、駆動電流の周波数と共に大きく変動し、それによって高周波数、例えばＧＨｚ周波数で、ＶＣＳＥＬのインピーダンスと抵抗器のインピーダンスの間の不整合がかなりのものとなる。例えば、ＶＣＳＥＬのインダクタンスは１ｎＨ程度であり、キャパシタンスは１ｐＦ程度である。１〜１０ＧＨｚの範囲で変動する速度での、この負荷への電流注入効率は、５０％を超えて減少する可能性があり、光学的性能が不十分となる可能性がある。駆動回路への波形入力と比べたときに、出力波形が、出力の立上り（「０」から「１」への状態遷移）でオーバーシュートを示す可能性があり、立下りのトレーリングオフが低速であることを示す可能性があるので、ＶＣＳＥＬに対する波形のひずみは不整合に起因する。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
したがって、ＶＣＳＥＬまたは任意の半導体レーザで使用する差動駆動回路と共に使用するための、より密に整合した負荷を有することが望ましく、そのようなより密に整合した負荷を好都合かつ経済的に作成することが望ましい。
【課題を解決するための手段】
【００２３】
以下の発明の概要は、本発明に特有の革新的な特徴の一部を理解するのが容易となるように与えたものであり、完全な説明を意図するものではない。本発明の様々な態様の完全な理解は、全体の明細書、特許請求の範囲、図面、および要約を全体として考慮することによって得ることができよう。
【００２４】
本発明の一態様によれば、半導体レーザがその上に配設され、平衡負荷がその上に配設されたダイが提供される。平衡負荷は、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有し、そのインピーダンスが半導体レーザの負荷インピーダンスと整合される。
【００２５】
ある実施形態では、半導体レーザはＶＣＳＥＬであり、そのような実施形態の一部では、平衡負荷はＶＣＳＥＬであり、それによって、平衡負荷ＶＣＳＥＬの出力が、半導体レーザＶＣＳＥＬからの信号出力と干渉しないようにブロックされる。
【００２６】
ある実施形態では、ダイは、複数の半導体レーザおよび複数の平衡負荷を有し、半導体レーザごとに、その半導体レーザの負荷インピーダンスに整合された、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有する少なくとも１つの平衡負荷が存在する。
【００２７】
ある実施形態では、平衡負荷のインピーダンスは、約１ＧＨｚ程度の周波数で半導体レーザのインピーダンスとほぼ同一である。
ある実施形態では、ダイがレーザパッケージ内で使用され、レーザパッケージは、ヘッダベースと、ハウジング窓を有するハウジングとを含む。
【００２８】
本発明の別の態様によれば、駆動回路と、駆動回路に結合されたＶＣＳＥＬと、駆動回路に結合された平衡負荷とを備える装置が提供される。平衡負荷は、約１ＧＨｚ程度の周波数でＶＣＳＥＬのインピーダンスに整合されたインピーダンスを有する。
【００２９】
ある実施形態では、ＶＣＳＥＬのインピーダンスは、約１ＧＨｚ程度の周波数で平衡負荷のインピーダンスとほぼ同一である。
ある実施形態では、駆動回路は差動増幅器を備え、第１出力ステージが、ＶＣＳＥＬに接続された第１トランジスタを備え、第２出力ステージが、平衡負荷に接続された第２トランジスタを備える。別の実施形態では、第１出力ステージは、第１トランジスタに接続された第１リアクタンス性回路ブロックを含み、第２出力ステージは、第２トランジスタに接続された第２リアクタンス性回路ブロックを含む。さらに別の実施形態では、第１リアクタンス性回路ブロックと第２リアクタンス性回路ブロックは、約１ＧＨｚ程度の周波数でほぼ同一のインピーダンスを有する。
【００３０】
ある実施形態では、この装置は、駆動回路に結合された複数のＶＣＳＥＬと、駆動回路に結合された複数の平衡負荷とを有し、レーザアレイを形成し、ＶＣＳＥＬごとに、そのＶＣＳＥＬの負荷インピーダンスに整合された、抵抗性成分およびリアクタンス性成分を共に含むインピーダンスを有する少なくとも１つの平衡負荷が存在する。
【００３１】
本発明の別の態様によれば、第１差動増幅器および第２差動増幅器を有する平衡負荷駆動回路を備える第１ＶＣＳＥＬを使用する方法が提供される。この方法は、（１）ダイ基板上に第１ＶＣＳＥＬを形成すること、（２）ダイ基板上の第１ＶＣＳＥＬとほぼ同一の形状およびサイズの第２ＶＣＳＥＬを形成すること、（３）第２ＶＣＳＥＬの放射窓をマスクすること、および（４）第１差動増幅器を介して駆動回路を第１ＶＣＳＥＬに接続し、第２差動増幅器を介して駆動回路を第２ＶＣＳＥＬに接続し、その結果、平衡負荷が選択的増幅器の出力ステージに存在することを含む。
【００３２】
ある実施形態では、第２ＶＣＳＥＬを形成することは、第２ＶＣＳＥＬのインピーダンスが約１ＧＨｚ程度の周波数で前記第１ＶＣＳＥＬのインピーダンスとほぼ同一となるように第２ＶＣＳＥＬを形成することをさらに含む。
【００３３】
本発明の別の態様によれば、複数のＶＣＳＥＬがその上に配設されたレーザアレイを形成する方法が提供される。この方法は、（１）垂直出力のために露出される放射窓をそれぞれ有するように複数のＶＣＳＥＬの半分を選択的に形成すること、（２）ＶＣＳＥＬからの出力がマスクされるように複数のＶＣＳＥＬの他の半分を選択的に形成すること、および（３）複数のＶＣＳＥＬの第１の半分のそれぞれを、対応する複数のＶＣＳＥＬの第２の半分のそれぞれと対にして第１ＶＣＳＥＬ対および第２ＶＣＳＥＬ対を形成し、各対に駆動回路を接続して、それによって駆動回路が、対応するＶＣＳＥＬ対を駆動するときに平衡負荷を受けることを含む。
【００３４】
本発明の新規な特徴は、以下の発明の詳細な説明を検討するときに当業者に明らかとなろう。または本発明の新規な特徴は、本発明を実施することによって理解することができる。しかし、提示される発明の詳細な説明および特定の例は、本発明のある実施形態を示すものの、単に例示のために与えるものである。発明の詳細な説明と、頭記の特許請求の範囲から、本発明の範囲内の様々な変更および修正が当業者には明らかとなるからである。
【００３５】
添付の図では、同様の参照番号が、各図全体を通して同一の要素または機能的に類似した要素を指し、添付の図は本明細書に組み込まれ、本明細書の一部を形成するものであるが、本発明をさらに例示し、発明の詳細な説明と共に本発明の原理を説明する働きをする。
【発明を実施するための最良の形態】
【００３６】
図面は必ずしも原寸に比例せず、かつ実施形態は、図形記号、破線、図形表現、および部分図を使用して図示されることを理解されたい。ある例では、本発明を理解するのに不要な細部、またはその他の細部を理解しにくくする細部が省略されていることがある。当然ながら、本発明が、本明細書で示す特定の実施形態に必ずしも限定されないことを理解されたい。
【００３７】
本発明の実施形態によれば、ＶＣＳＥＬ１２と、広範な駆動周波数にわたってＶＣＳＥＬ１２のインピーダンスと整合する平衡負荷１４とを有するダイ１０が図２で開示される。下記の説明から明らかとなるであろうが、ダイ１０は、広帯域幅データ通信応用例などの多数の応用例で、レーザ光源として使用することができる。さらに、ダイ１０は、ＶＣＳＥＬ１２を１ＧＨｚを超える周波数で駆動する回路に対して平衡負荷を供給することを含む、前述の従来技術の問題のうち１つまたは複数に対処する改良である。しかし、下記の開示が与えられると、ダイ１０を他の応用例でも使用できることを当業者は理解されよう。加えて、本発明におけるダイ１０上でのＶＣＳＥＬ１２の使用が限定的なものではなく、例示的なものであり、かつ平衡負荷を有する端面発光型半導体レーザなどの他の能動負荷にも本発明が適用され、それによって、駆動回路から見たときに活性負荷と平衡負荷が一緒に整合出力を供給することを当業者は理解されよう。
【００３８】
ＶＣＳＥＬは通常、（１）差動駆動モードまたは（２）単一端駆動モードで、２出力ステージ駆動回路によって駆動される。前述のように、差動駆動モードでは、駆動回路の出力からの電流路が２つの出力ステージごとに異なり、その結果、ＶＣＳＥＬで見たときに波形の差が生じるので、単一端駆動モードが好ましい。差動駆動モードと単一端駆動モードのどちらでも、駆動回路は反転入力および同一の非反転入力を受け取り、一方が出力ステージの一方に供給され、他方の入力が他方に供給されるので、この欠点は特に問題である。しかし差動駆動モードでは、各出力ステージが、他方の出力ステージへの入力の反転複製である入力を受け取るが、一方のステージの出力は、他方のステージの出力とは異なる電流路を認識する。したがって、ＶＣＳＥＬを駆動する各出力信号は同一ではなく、ＶＣＳＥＬ駆動回路への入力信号と同様に、ＶＣＳＥＬで反転される。
【００３９】
この欠点に対処するため、従来技術では、図１に示す駆動回路１６が一般に使用される。駆動回路１６は一般的に図示しているに過ぎず、増幅器のような能動素子や、ＤＣ電圧源のような追加の電圧源を含む追加の機能要素を一般に使用できることを当業者は理解されよう。駆動回路１６は、入力２２、２４から受け取った入力をそれぞれ増幅する働きをする２つの回路ブロック１８、２０を有する。図１では、入力２２、２４は、ＶＣＳＥＬ２５（図１ではダイオードとして示す）をレーザしきい値より上に維持するためのＤＣバイアス成分と、ＶＣＳＥＬ２５によって送られる信号を供給するためのＡＣ信号成分のどちらも受け取ることができる。入力２２は、１つの入力信号を受け取ることができ、入力２４は複製反転入力信号を受け取ることができる。
【００４０】
回路ブロック１８、２０それぞれのための２つの出力ステージ２６、２８が、駆動回路１６中に設けられる。図１に示すように、単一端駆動モードでは、一方の出力ステージ、例えば出力リード２６がＶＣＳＥＬ２５に接続され、他方の出力ステージ、例えば出力リード２８が抵抗器３０に接続される。抵抗器３０は、ＶＣＳＥＬ２５の負荷と「均衡する」ように選ばれる。ＶＣＳＥＬ２５と抵抗器３０は共に、図示するようにグランドに接続される。
【００４１】
従来技術では、抵抗器３０は、ＶＣＳＥＬ２５のインピーダンスと「整合する」インピーダンスを有するように、すなわちＶＣＳＥＬ２５の低周波数インピーダンスとほぼ同じインピーダンスを有するように選ばれる。クリーンな波形をＶＣＳＥＬ２５に供給するため、出力ステージ２６、２８を互いに「整合させる」ことが望ましい。各出力ステージ２６、２８から見た不整合インピーダンスにより、ＶＣＳＥＬ２５に送られる波形上に誤りが生じる。
【００４２】
従来技術の抵抗器３０は、ＶＣＳＥＬ２５のインピーダンス負荷と「整合する」ように選ばれるが、ＶＣＳＥＬ２５は、リアクタンス性インピーダンス成分、すなわち駆動周波数と共に変動するインピーダンスを有する負荷である。したがって、抵抗器３０はＶＣＳＥＬ２５のインピーダンスと厳密には整合せず、低い動作周波数でのインピーダンスを近似するに過ぎない。抵抗器３０のインピーダンスとＶＣＳＥＬ２５の間の不整合、特にＧＨｚ周波数での不整合により、ＶＣＳＥＬ２５に供給される波形上に誤りが生じる。この誤りは、「０」から「１」への遷移時の低速な立上り時間、および出力パルスのフロントエンドでのオーバーシュートの形となる。
【００４３】
ＰＣＢ上に形成された駆動回路１６では、出力ステージ２６から、ＶＣＳＥＬ２５が取り付けられるパッケージまで延びるリード（図示せず）が、ＲＦ周波数を放射する単一伝送線路放射体素子のように振る舞う。したがって、入力２２からの非反転信号は、入力２４からの反転信号よりもずっと遠距離を移動する。入力２４は、駆動回路１６のＰＣＢ上にある抵抗器３０まで延びるに過ぎない。
【００４４】
図１に示し、上記で議論した従来技術の欠点に対する解決策を提供する本発明の実施形態を図２に示す。容易に機械加工または切断して、ここで与えたように矩形形状にすることができ、または一般に使用されるＴＯパッケージのようなパッケージにダイ１０を取り付けるのに適した任意の他の形状にすることができる半導体材料で形成される基板をダイ１０が有する。ＶＣＳＥＬ１２および平衡負荷１４が、ダイ１０の頂面に配設され、それらは、金属有機化学気相成長（ＭＯＣＶＤ）などの成長技法を介して頂面に形成することができ、マスキングステップおよびエッチングステップを用いて実際の構造が形成される。この実施形態では、ＶＣＳＥＬ１２は、２つの反射層（図示せず）の間に配設されたｐ型層およびｎ型層（やはり、どちらも図示せず）によって形成された活性領域を有する。反射層は、１／４波長の交互層または１／４波長の多重層で形成することができ、ＧａＡｓ／ＡＩＡｓの交互層のようなブラッグ反射器や、他の適切な反射層の方法も使用することができる。ＶＣＳＥＬ１２は、薄い金属層から形成された上部接触層３８の中心に、出力窓３６を有する。
【００４５】
好ましい実施形態では、平衡負荷１４は、同じ積層構造、層の厚さ、および平面図から見た断面形状を有し、かつ本質的に同じ電気的特性および光学的特性、例えばインピーダンス、量子効率、レーザしきい値、および高周波数特性を有するように設計されるという点で、ＶＣＳＥＬ１２と同一である。したがって、ダイ１０の一利点は、ＶＣＳＥＬを成長させる周知の技法を使用して容易に製造できることである。ＶＣＳＥＬ１２と平衡負荷１４を共に、同じウェハ（図示せず）上にバッチ製造することができ、ウェハは機械加工または切断されて、複数の別々のダイ１０にされる。本質的に、平衡負荷１４は、ダイ１０上に配設された第２ＶＣＳＥＬであり、ＶＣＳＥＬ１２と等しく製造され、それによって、（下記で説明するように）従来技術の単一端駆動装置の抵抗器３０を置き換え、抵抗性成分とリアクタンス性成分を共に含むインピーダンスを有することが好ましい平衡負荷１４が、ＶＣＳＥＬ１２のインピーダンスと等しくなることが保証される。
【００４６】
例えば、限定はしないが、ＶＣＳＥＬ１２からの出力と干渉する出力信号を平衡負荷１４が生成するのを防止するため、上部接触層４０が平衡負荷１４の上面を完全に覆う。したがって、平衡負荷１４はＶＣＳＥＬ１２と同一の構造で形成されるが、平衡負荷１４は、空洞共振器から光子が逃げることができる放射窓を有さない。光子は、薄い金属層から形成される不透明な上部接触層４０に吸収される。２つの出力ステージを備える駆動回路で駆動されるとき、平衡負荷１４は、１ＧＨｚを超える周波数であっても、等しいインピーダンスを有する等しい負荷であるように見えるが、どんな干渉性光出力も生成しない。外部吸収構造を含む、平衡負荷１４から光放射をブロックする他の手段も使用でき、そのような手段が本発明の範囲および精神の中にあることを当業者は理解されよう。
【００４７】
図３を参照すると、ＶＣＳＥＬ１２の底面からワイアボンドパッド４６まで延びる接触リード４４によってＶＣＳＥＬ１２を外部駆動回路４２に接続することができる。接触リード４４は、ＶＣＳＥＬ１２の底部電極（図示せず）と電気的に接触し、ワイアボンドパッドと共に、薄い金属層から形成することができる。平衡負荷１４は、類似の接触リード４８およびワイアボンドパッド５０と共に配設される。接触リード４４およびボンドパッド４６は、ＶＣＳＥＬ１２に対する接触経路を形成する。
【００４８】
ワイアボンドパッド４６、５０を介して図２のダイ１０を駆動回路４２に接続することができ、上部接触層３８、４０がグランドに接続され、逆も同様である。図３は、ＶＣＳＥＬ１２と、駆動回路４２に接続された平衡負荷１４の回路図を示す。駆動回路４２は、差動増幅器として構成され、第１出力ステージ５６および第２出力ステージ５８がそれぞれＶＣＳＥＬ１２および平衡負荷１４に接続される。出力ステージ５６は、非反転入力２２に（トランジスタ６０のベースで）接続されたトランジスタ６０を有し、第２出力ステージ５８は、反転入力２４に（トランジスタ６２のベースで）接続されたトランジスタ６２を有する。この構成では、駆動回路４２は単一端駆動モードで動作する。２つのトランジスタ６０、６２は共通エミッタ構成として接続されるが、駆動回路４２を共通コレクタ構成に直接適合させることもできる。図示するように、駆動回路４２はＶCCを介してＤＣ供給電圧を受ける。２つのトランジスタ６０、６２は、抵抗器６６を通る第３トランジスタ６４のベースに対するＶCC入力によってオンにされる。
【００４９】
ＤＣ信号出力をブロックし、ＡＣ信号出力をＶＣＳＥＬ１２に渡すコンデンサ７２と、ＤＣ電流源７３からのＤＣ信号を渡し、ＡＣ信号がＶＣＳＥＬ１２に進入するのをブロックするインダクタ７４とを有するリアクタンス性回路ブロック７０が、トランジスタ６０のコレクタに接続される。抵抗器７５も設けられる。コンデンサ７８、インダクタ８０、および抵抗器８１を有する類似のリアクタンス性回路ブロック７６が、トランジスタ６２のコレクタに接続される。ＤＣ電流源７３を作成するのに必要な回路の様々な実装手段を当業者は理解されよう。ＤＣ電流源７３は、好ましい実施形態では回路ブロック７０、７６、または出力ステージ５６、５８の一部ではない。
【００５０】
第１出力ステージ５６および第２出力ステージ５８からの理想的な整合出力を提供するために、値が同一またはほぼ同一となるようにコンデンサ７２、７８が選ばれ、値が同一またはほぼ同一となるようにインダクタ７４、８０が選ばれる。しかし、下記で述べるように、ＶＣＳＥＬ１２への所望の入力波形に応じて、かつ／またはＶＣＳＥＬ１２と１４の間のインピーダンスの不整合に応じて、こうした値を調整することが望ましいことがある。各出力ステージ５６、５８は、それぞれ抵抗器８２、８４をさらに備え、抵抗器８２、８４は、システムのインピーダンスを５０オームまでバッファリングする働きをする。
【００５１】
動作の際に、入力２２からの信号がトランジスタ６０に送られ、同一であるが反転した信号がトランジスタ６２に送られる。例えばギガビットイーサネット（R）応用例およびファイバチャネル応用例では、この信号は、ビデオデータや、大きなデータファイルなどの、ネットワーク環境で通信されるデータを含むことができ、そのような応用例では、信号は一連のパルス、例えばデジタルデータを表す「０」状態と「１」状態の間の遷移として表される。
【００５２】
従来技術とは異なり、本発明の実施形態では、入力２２からの非反転信号と、入力２４からの反転信号とは、同じインピーダンス経路を見る。すなわち、平衡負荷１４での波形が、ＶＣＳＥＬ１２での波形が通過する電流路と等しい電流路を通じて受け取られる。この形態では、（１）接触リード４４、４８は同じ寸法、すなわち同じインダクタンスを有し、（２）ワイアボンドパッド４６、５０は同じ寸法、すなわち同じキャパシタンスを有することにも留意されたい。出力ステージ５８上の負荷を出力ステージ５６上の負荷に整合することにより、周知の単一端駆動モードと比べたときに、電気−光効率がより良好となり、ＶＣＳＥＬからの出力がよりクリーンとなり、「０」状態と「１」状態の間の遷移における立上り時間と立下り時間が短縮され、遷移のリードエッジでのオーバーシュートおよびアンダーシュートが減少する。こうした改良により、遷移の立上り時間および立下り時間に反比例するビット伝送速度をより高速にすることが可能となる。遷移でのオーバーシュートおよびアンダーシュートを低減する改良は、ＶＣＳＥＬ１２に対する駆動電流がレーザに対するしきい電流未満に降下しないことを保証する際に特に有益である。
【００５３】
駆動回路４２から見た整合負荷はまた、ＥＭＩが低減されるという利点も有する。ＥＭＩは、差動回路の出力ステージに接続された電気的リードを介して負荷が接続される、差動増幅器の従来技術の単一端駆動モードで特に顕著になる。このリードは、図４のリード９４、９６、９８、１００と同じ長さである可能性があり、それに接続された負荷がミニチュアＲＦ放射器またはアンテナとして振る舞い、したがって有害なＥＭＩを生成する。駆動回路４２は、入力２４を通じて、ＶＣＳＥＬ１２の伝送線路と等しい長さの伝送線路に沿って、平衡負荷１４に同一の反転入力信号を供給することによってこの問題に対処する（図４と下記の説明を参照）。ＥＭＩの低減は、ＦＣＣの要件である、ネットワークシステムのクラスＢオペレーションを維持する助けになる。さらに、ＥＭＩの低減は、電気的漏話の感受性を低減し、ビット誤りの可能性を低減する助けになる。
【００５４】
上記の説明から、必ずしも平衡負荷１４がＶＣＳＥＬ１２のインピーダンスと厳密に平衡を取ったインピーダンスを有する必要はないことを当業者は理解されよう。むしろ、出力ステージ５６でのインピーダンスと、出力ステージ５８でのインピーダンスとの間のわずかな不均衡は許容され、このわずかな不均衡も、本明細書で使用する用語「整合」に包含される。例えば、最適な性能のために、ＶＣＳＥＬ１２で見た波形を形作る目的で不均衡が望ましいことがある。厳密に同一の場合、またはほぼ同一の場合のいずれでも、ダイ１０の平衡負荷１４は、従来技術の周波数依存のインピーダンス不整合による波形の誤りが低減されるので、大幅な改良となる。
【００５５】
電気的寄生は、ＶＣＳＥＬパッケージ（図４）中の光電子構成要素内の影響が変動する結果として生じる。接触リード４４、４８、ワイアボンドパッド４６、５０、上部接触層３８、４０（図２）から生じる容量性効果、ならびにＶＣＳＥＬの対応する底部接触層はすべて、電気的寄生効果を生成する可能性がある。さらに、電気的寄生効果は、ＶＣＳＥＬ１２および平衡負荷１４を収容するパッケージングから生じる可能性もある。これらすべては、インピーダンス、すなわちＶＣＳＥＬ１２で受け取られる波形に影響を及ぼす可能性がある。こうした様々な電気的寄生の源がある場合、本明細書の新規な教示および開示を適用して、それに対する補償として、出力ステージ５８から見たインピーダンスと、出力ステージ５６から見たインピーダンスとの不均衡を生み出すことが望ましいことがある。ＶＣＳＥＬ１２のインピーダンスと比べた平衡負荷１４の理想的な動作インピーダンスを決定するために、試験を実施することができる。
【００５６】
最適なＶＣＳＥＬ１２の性能の試験を達成する多数の方式を当業者は理解するであろうが、１つの方法は、ウェハ上にＶＣＳＥＬ１２と平衡負荷１４の対のバッチを生成し、対ごとに、接触リード４８の寸法（好ましくは長さおよび幅）を、接触リード４４の寸法と同一とならないように調節できるようにすることである。それに対応して、ワイアボンドパッド５０の寸法を、ワイアボンドパッド４６の寸法と同一とならないように調節することができる。これらの寸法を調節することは、出力ステージ５６、５８から見たインピーダンス特性に影響を及ぼすことになる。様々な不平衡な特性を有する様々なＶＣＳＥＬ１２と平衡負荷１４の対を生成することにより、ＶＣＳＥＬ１２で最適な波形を生成する対について試験することができ、次いで、選んだ不均衡の複製を作成する、ウェハ上のバッチ製造を実行し、その後でそのウェハを機械加工してダイにすることができる。
【００５７】
所望の不均衡を達成する別の方法は、コンデンサ７２、コンデンサ７８、インダクタ７４、および／またはインダクタ８０の値を調節する方法である。前述の実施形態では、コンデンサ７２、７８、およびインダクタ７４、８０の値は同一またはほぼ同一であり、各出力ステージ５６、５８に同じ抵抗性インピーダンス成分およびリアクタンス性インピーダンス成分を供給する。しかしこれらの回路素子（７２、７８、７４、８０）は、駆動回路４２を所望の性能に同調する目的で、キャパシタンスおよび／またはインダクタンスを同一とならないように調節することもできる。
【００５８】
ユーザ定義の最適な性能を達成する上記の２つの方法のどちらでも、本発明は、従来技術におけるインピーダンス不整合の問題、特に、広帯域幅ギガビットイーサネット（R）／ファイバチャネル応用例のために必要な周波数範囲である１ＧＨｚより上の周波数依存の不整合を回避する方法を提供する。広帯域幅動作に関連するこうした問題に対処することにより、製造業者は今や、他の回路素子、接触リード４４、４８、ワイアボンドパッド４６、５０、コンデンサ７２、７８、および／またはインダクタ７４、８０を調節または同調して、ＶＣＳＥＬ１２の性能をさらに最適化することができる。
【００５９】
上記の開示から当業者は理解するであろうが、ダイ１０（図２）および駆動回路４２（図３）を多数の応用例で使用することができる。加えて、ダイ１０は、ギガビットスイッチ、ルータ、ハブ、エンドユーザ終端などで使用するために、周知のＶＣＳＥＬパッケージに容易にパッケージ化されるという別の利点も有する。例えば、限定はしないが、図４は、外部ワイアリード９４、９６、９８、１００を有するヘッダ９２を含む、組み立てられていないＴＯパッケージ９０を示す。ワイアリード９４は、ＶＣＳＥＬ１２および平衡負荷１４をグランドに接続する。ワイアリード９６は、出力ステージ５６からの信号をＶＣＳＥＬ１２に接続し、ワイアリード９８は、出力ステージ５８からの信号を平衡負荷１４に接続する。光検出器１０２で感知した信号を出力するために第４ワイアリード１００を使用することができる。光検出器１０２の信号は、ＶＣＳＥＬ１２の出力パワーを示し、フィードバック制御で使用され、回路（図示せず）によってＶＣＳＥＬ１２に対する電力が調節される。光検出器１０２は、支持１０４上に配設された標準ＰＮ接合でよく、ハウジング１０８内の部分反射窓１０６で反射されたＶＣＳＥＬ１２出力の一部を感知する。ダイ１０も支持１０４上に配設することができ、光検出器１０２を配設することができる光検出器取付け部分１１２から分離されるレーザ取付け部分１１０のところに、非伝導性セラミック材料で形成することができる。ダイ１０上のＶＣＳＥＬ１２および平衡負荷１４は光検出器１０２と共に、周知の手段でワイアリード９４、９６、９８、１００に接続することができる。
【００６０】
追加の実施形態では、上記の教示を直接、複数のＶＣＳＥＬ１２および平衡負荷１４がその上に配設されることを除いてダイ１０とほぼ同様のレーザアレイ１２０（図５）に適合させることができる。通常、そのようなＶＣＳＥＬアレイを駆動するのに、共通陰極駆動または差動駆動の２つの技法がある。共通陰極駆動の下では、ダイの基板全体が、ダイ上に配列されたＶＣＳＥＬに対する共通陰極として振る舞い、個々のアノード接続は、各ＶＣＳＥＬを別々に駆動するようにされる。ＶＣＳＥＬアレイの従来の差動駆動モードでは、駆動回路からの個々の接続が、アノードと陰極の両方に対して存在する。この駆動モードでは、駆動回路とダイの間に２つの個々の接続が存在する。従来のＶＣＳＥＬアレイの欠点の１つは、製造が、特に差分モードでずっと難しいことであり、デバイスの直列抵抗が高周波数の駆動信号に対して著しく増加することである。
【００６１】
しかし、ダイ１０に関する上記の教示は、複数のＶＣＳＥＬ１２および平衡負荷１４を備えるＶＣＳＥＬアレイ１２０に拡張したとき、こうした従来のＶＣＳＥＬアレイの問題を解決する。差動駆動回路が平衡負荷で終了するからである。ＶＣＳＥＬ１２および平衡負荷１４を並列に駆動回路１６に結合することができ、または各対を駆動回路１６のような別々の駆動回路に個々に接続することができる。
【００６２】
ＶＣＳＥＬレーザアレイ１２０を、任意の差動駆動可能な半導体レーザを有するレーザアレイとしてより一般的に形成することができ、そのレーザアレイは、本質的には図示するような直線的な構成として複数のダイ１０を有する線形アレイでよく、または２次元アレイでよいことを当業者は理解されよう。加えて、平衡負荷１４のマスキングは、図５に示すように図２の平衡負荷と類似のものが好ましいが、レーザアレイ１２０上の平衡負荷１４の位置決め、またはユーザプリファレンスに応じて、様々な同一または非同一のマスキング技法を使用して平衡負荷からの出力をブロックすることができる。実際、ＶＣＳＥＬ１２または他の半導体に整合された平衡負荷１４は、ＶＣＳＥＬ１２の近くに直接配置する必要はないが、そうすることが好ましい。
【００６３】
上記の説明と、頭記の特許請求の範囲から、記載の実施形態が単に例示によって与えられることを当業者は理解されよう。したがって、端面発光型レーザのような他の半導体レーザ、４５度の垂直反射鏡面を備える端面発光型レーザのような他のＶＣＳＥＬレーザ、またはＭＥＭＳ技術を使用した可同調レーザに本発明を拡張することができる。実際、本明細書で開示した原理を、２つの出力ステージでのインピーダンス整合に依拠する２つの出力ステージ駆動回路で駆動される他の能動回路素子、特に、伝統的にバッチ製造され、半導体レーザと同様に機械加工される能動素子に拡張することができる。こうした実施形態やその他の実施形態は、本発明の範囲および精神の中にあるとみなされる。
【００６４】
本発明およびその実際の応用例を最良に説明し、それによって当業者が本発明を作成および利用できるように、本明細書に記載の実施形態および例を提示した。しかし、上記の説明および例は、単に例示および例のために提示したに過ぎないことを当業者は理解されよう。本発明の他の変形形態および修正形態が当業者には明らかであろう。そのような変形形態および修正形態が包含されることを添付の特許請求の範囲は意図している。記載の説明は、網羅的なものではなく、または本発明の範囲を限定するものではない。頭記の特許請求の範囲の精神および範囲から逸脱することなく、上記の教示に照らして多数の修正形態および変形形態が可能である。本発明の使用は、様々な特性を有する構成要素を含むことができることが企図される。本発明の範囲は、すべての点で均等物に対する完全な理解を与える、添付の特許請求の範囲によって定義されるものとする。
【図面の簡単な説明】
【００６５】
【図１】ＶＣＳＥＬを駆動する駆動回路の回路図である。
【図２】本発明の教示による、ＶＣＳＥＬおよび平衡負荷を有するダイの斜視図である。
【図３】本発明の教示による、差動駆動回路によって駆動される図２のＶＣＳＥＬおよび平衡負荷の回路図である。
【図４】ある例示的な使用法での、図１のダイを有する組み立てられていないレーザパッケージの斜視図である。
【図５】本発明の教示によるレーザアレイの斜視図である。
【図１】
2004525523.tif 000002
【国際公開パンフレット】
2004525523.tif 000003
2004525523.tif 000004
2004525523.tif 000005
2004525523.tif 000006
2004525523.tif 000007
2004525523.tif 000008
2004525523.tif 000009
2004525523.tif 000010
2004525523.tif 000011
2004525523.tif 000012
2004525523.tif 000013
2004525523.tif 000014
2004525523.tif 000015
2004525523.tif 000016
2004525523.tif 000017
2004525523.tif 000018
2004525523.tif 000019
2004525523.tif 000020
2004525523.tif 000021
2004525523.tif 000022
2004525523.tif 000023
2004525523.tif 000024
2004525523.tif 000025
2004525523.tif 000026
2004525523.tif 000027
2004525523.tif 000028
2004525523.tif 000029
2004525523.tif 000030
2004525523.tif 000031
2004525523.tif 000032
2004525523.tif 000033
2004525523.tif 000034
【国際調査報告】
2004525523.tif 000035
2004525523.tif 000036
2004525523.tif 000037