(57)【要約】本発明は、スペクトル拡散クロック信号を発生する装置及び方法を提供する。本方法は、クロック信号の基本周期Ｔと周期オフセットＤＴとの関係Ｒを決定し（１．ａ）、基本周期Ｔを有するクロック信号を受け取り（１．ｂ）、ステップ（１．ｄ）の間に生成されるべきスペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように遅延ステップＤＳを調整し（１．ｃ）、及び（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するスペクトル拡散クロック信号を生成する（１．ｄ）各ステップを備える。ステップ（１．ｃ）及び（１．ｄ）は、遅延ステップにおける変化、可変遅延期間における変化及び／又は基本周期における変化を補償するいずれかの要領で絶えず繰り返されることができる。
2004500663.tif 000002
【特許請求の範囲】
【請求項１】
スペクトル拡散クロック信号を発生する方法（１０）において、
クロック信号の基本周期Ｔと周期オフセットＤＴとの関係Ｒを決定するステップ（２０）と、
基本周期Ｔを有するクロック信号を受け取るステップ（３０）と、
（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するスペクトル拡散クロック信号を生成するステップ（５０）と
を備える方法（１０）。
【請求項２】
ＤＴ＝Ｔ×Ｒであり、
前記ステップ（５０）が、クロック信号を可変遅延期間だけ遅延させることを含む請求項１記載の方法（１０）。
【請求項３】
前記可変遅延期間がランダムに変化される請求項２記載の方法（１０）。
【請求項４】
前記可変遅延期間は、当該可変遅延期間を少なくとも１遅延ステップＤＳだけ増大するか又は低減するかのいずれかにより各クロック・サイクル毎に変化される請求項２記載の方法（１０）。
【請求項５】
前記可変遅延期間が少なくとも１遅延ステップＤＳだけ変化され、
前記ステップ（３０）に、遅延ステップＤＳを調整するステップ（４０）が続き、それにより前記ステップ（５０）の間に生成されるべきスペクトル拡散クロック信号が、（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有する
請求項２記載の方法（１０）。
【請求項６】
前記ステップ（４０）及び（５０）が、前記遅延ステップにおける変化を補償する要領、又は前記可変遅延期間における変化を補償する要領、あるいは基本周期における変化を補償する要領のうちのいずれかで、絶えず繰り返される請求項５記載の方法（１１）。
【請求項７】
前記のスペクトル拡散クロックの発生が、可変遅延期間の間クロック信号を遅延させるため、クロック信号を可変遅延線（１１０）に通過させることを含み、
前記ステップ（４０）は更に、
前記可変遅延線（１１０）のエミュレータ（１４１）によりエミュレーション信号を発生するステップ（４２）と、
クロック信号とエミュレーション信号とを比較し、且つＤＳをそれに応じて変化させるステップ（４４）と
を備える、請求項５記載の方法（１１）。
【請求項８】
前記のスペクトル拡散クロックの発生が、可変遅延期間の間クロック信号を遅延させるため、クロック信号を可変遅延線（１１０）に通過させることを含み、
前記ステップ（３０）に、可変遅延期間を調整するステップ（４０）が続き、それにより前記ステップ（５０）の間に生成されるべきスペクトル拡散クロック信号が、（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有する
請求項２記載の方法（１０）。
【請求項９】
前記可変遅延線の可変遅延期間が、制御ワードにより制御され、
前記ステップ（４０）は更に、
前記可変遅延線（１１０）にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習するステップ（４２）と、
前記少なくとも１つの制御ワードＣＷが前記可変遅延線（１１０）へ前記ステップ（５０）の間に与えられることができるように少なくとも１つの制御ワードＣＷを格納するステップ（４４）とを備える、請求項８記載の方法（１０）。
【請求項１０】
前記可変遅延期間が、基本的組の制御信号の組み合わせにより制御され、
前記ステップ（３０）に、基本的組の制御信号を学習し且つ格納するステップ（４０）が続く
請求項２記載の方法（１０）。
【請求項１１】
前記ステップ（４０）及び（５０）が、前記遅延ステップにおける変化を補償する要領、又は前記可変遅延期間における変化を補償する要領、あるいは基本周期における変化を補償する要領のうちのいずれかで、絶えず繰り返される請求項１０記載の方法（１１）。
【請求項１２】
前記可変遅延期間が、複数の遅延副期間の合計であり、
各遅延副期間の長さが、前記基本的組の制御信号からの少なくとも１つの基本制御信号により制御される、請求項２記載の方法（１０）。
【請求項１３】
前記基本的組の制御信号の組み合わせがランダムに変化される請求項１１記載の方法（１０）。
【請求項１４】
スペクトル拡散クロック信号を発生する装置（１００）において、
基本周期Ｔを有するクロック信号を受け取り、当該クロック信号を可変遅延期間の間遅延させ、且つスペクトル拡散クロック信号を与える可変遅延線（１１０）であって、前記可変遅延期間が制御ユニット（１２０）により制御される可変遅延線（１１０）を備え、
前記制御ユニット（１２０）は、前記可変遅延線（１１０）に結合され、制御パラメータＲを受け取り、当該Ｒは、基本周期Ｔと周期オフセットＤＴとの関係を定義し、
前記制御ユニット（１２０）は、スペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように前記可変遅延線（１１０）の可変遅延期間を制御するよう適合されている、装置（１００）。
【請求項１５】
前記可変遅延期間がランダムに変化される請求項１４記載の装置（１００）。
【請求項１６】
前記可変遅延期間は、当該可変遅延期間を少なくとも１遅延ステップＤＳだけ増大するか又は低減するかのいずれかによりクロック・サイクル毎に変化される請求項１４記載の装置（１００）。
【請求項１７】
前記制御ユニット（１２０）に結合され、クロック信号を受け取り、且つステップ（５０）の間に生成されるべきスペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように遅延ステップＤＳを調整する学習ユニット（１３０）を更に備える請求項１６記載の装置（１００）。
【請求項１８】
前記学習ユニット（１３０）は、
当該学習ユニット（１３０）が可変遅延線（１１０）の特性の変化を追跡することができるように前記可変遅延線（１１０）をエミュレートするエミュレーション装置（１４１）であって、クロック信号を受け取り且つ当該クロック信号を遅延させるよう適合されているエミュレーション装置（１４１）と、
前記クロック信号及び前記の遅延されたクロック信号を受け取り、両者の信号を比較し、且つ前記遅延ステップＤＳを決定する制御ワードを与える比較装置（１４２）とから成る、請求項１６記載の装置（１００）。
【請求項１９】
前記比較装置（１４２）は、クロック信号か又は前記装置の特性かのいずれかの変化がクロック信号の基本周期Ｔと遅延オフセットＤＴとの関係Ｒを変えないように制御ワードを与える請求項１８記載の装置（１００）。
【請求項２０】
前記制御ユニット（１２０）が、前記可変遅延線（１１０）に、可変遅延期間を決定するための複数の制御信号を送り、
前記学習ユニット（１３０）が、前記可変遅延線（１１０）にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習し且つ格納するよう適合されており、
前記制御ワードＣＷが更に、前記制御ユニット（１２０）及び前記可変遅延線（１１０）に与えられる
請求項１７記載の装置（１００）。
【請求項２１】
前記可変遅延期間が、基本的組の制御信号の組み合わせにより制御され、
前記制御ユニット（１２０）に結合され、基本的組の制御信号を学習し且つ格納する学習ユニット（１３０）を更に備える
請求項１７記載の装置（１００）。
【請求項２２】
前記制御ユニット（１２０）が、基本的組の制御信号を前記学習ユニット（１３０）から受け取り、且つ当該基本的組の制御信号の組み合わせを前記可変遅延線（１１０）に与える請求項２１記載の装置（１００）。
【請求項２３】
前記可変遅延線（１１０）が、複数の直列に結合された可変遅延ユニット（１１１−１１８）から成り、
各可変遅延ユニットが、信号を遅延副期間だけ遅延させ、
各遅延副期間の長さが、前記基本的組の制御信号からの少なくとも１つの基本制御信号により制御される
請求項１７記載の装置（１００）。
【請求項２４】
前記基本的組の制御信号の組み合わせがクロック・サイクル毎に変えられる請求項２３記載の装置（１００）。
【発明の詳細な説明】
【０００１】
［発明の分野］
可調整スペクトル拡散クロック発生器及びその発生方法である。
【０００２】
［発明の背景］
多くの電子デバイスは、同期化のため少なくとも１つのクロック信号を必要とする。高周波数クロック信号の発生は、そのクロック周波数及びその高調波でピーク振幅を有する電磁干渉を起こす。
【０００３】
スペクトル拡散クロック発生器は、クロック周波数を所定の範囲の周波数内で拡散することにより電磁干渉成分の振幅を低減する。幾つかの従来技術のスペクトル拡散クロック発生器は、下記に述べるＴｏｚａｎ他の米国特許Ｎｏ．５，６５１，０３５、Ｌｉｕ他の米国特許Ｎｏ．６，０１４，０６３、Ｂｏｏｔｈ他の米国特許Ｎｏ．５，８７２，８０７及びＢｌａｃｋ他の米国特許Ｎｏ．５，８１２，５９０に記載されている。
【０００４】
従来技術の解決策は、所定のクロック周波数を有する固定のクロック信号を取り扱うよう適合されている。更に、従来技術のスペクトル拡散クロック発生器は、固定のパラメータにより特徴付けられている。例えば、Ｌｉｕ他の米国特許Ｎｏ．６，０１４，０６３は、クロック信号を複数の遅延線に与え、複数の遅延されたクロック信号を生成し、且つ様々に遅延された信号を選択することによりスペクトル拡散クロックを発生することを提案している。遅延線の遅延は固定されている。この解決策はまた、多くの遅延線が遅延されたクロック信号を提供することに参加しない場合でさえその多くの遅延線が活動状態にされるので、エネルギ消費型である。Ｌｉｕ他の米国特許Ｎｏ．６，０１４，０６３は更に、電流制御された発振器（ＣＣＯ）を有するスペクトル拡散クロック発生器であってＣＣＯへの電流が、固定量だけ増大されるか低減されるかのいずれかが行われるスペクトル拡散クロック発生器を提案している。Ｂｏｏｔｈ他の米国特許Ｎｏ．５，８７２，８０７は、これもまた非常に複雑で且つクロック周波数の比較的ゆっくりした変化に限定されるスペクトル拡散発生器を記載する。
【０００５】
従来技術の解決策は、クロック周波数の変化及び／又はスペクトル拡散クロック発生器の挙動における変化に適合されていない。クロック周波数は、意図的にしろそうでないにしろ変化されることができる。クロック周波数は、デバイスの動作モードに依存させることができる。クロック周波数は、デバイスがアイドル・モードか又は低エネルギ消費モードかで動作するときエネルギを節約するため低くされることができる。デバイスの温度変化は、クロック周波数、及びスペクトル拡散クロック発生器の挙動を変えることができる。更に、部品の公差及びプロセスの変動は、多くの場合、スペクトル拡散クロック発生器のクロック周波数及び特性の広い変動をもたらす。
【０００６】
多くの今日のデバイスは、少なくとも２つのクロック信号により駆動される。例えば、単一の移動電話器は、ＧＳＭ、ＪＤＣ、ＰＣＮ、ＰＣＳ、ＡＭＰＳ、ＤＥＣＴ及びＣＤＭＡのような複数のセルラ電話システムを扱うことができる。各システムは、それ自身の動作周波数を有する。従って、そのようなセルラ電話器は、異なる周波数を有する様々なクロック信号により駆動される。各周波数に対して別個のスペクトル拡散クロック発生器を設計することは、時間を消費し、そしてデバイスの設計を複雑にする。従って、再使用可能な単一のスペクトル拡散クロック発生器ブロックを提供する必要性がある。
【０００７】
可調整スペクトル拡散クロック発生器及びその発生方法を提供する必要性がある。スペクトル拡散クロック発生器のクロック周波数又はその挙動における変化を補償するための自働較正型のスペクトル拡散クロック発生器を提供する更なる必要性がある。
【０００８】
本発明が特に特許請求の範囲において注目されるが、本発明の他の特徴が、添付図面と関係した以下の詳細な説明により開示される。
［発明の詳細な説明］
用いられる特定の用語及び表現、及び詳細な説明及び添付図面に開示される特定の構造及び動作の詳細は、説明の目的のためのみであり、いずれにしても特許請求の範囲に記載される本発明の範囲を限定する意図でないことに注目すべきである。
【０００９】
本発明は、クロック信号を可変遅延期間の間遅延させることにより従来技術の方法の欠点を克服する改善された方法を提供し、そこにおいて可変遅延期間は、様々なクロック信号周波数を取り扱うよう、且つ可変遅延期間に影響を及ぼす様々なパラメータの変化を補償するよう調整される。
【００１０】
本発明は、スペクトル拡散クロック信号を発生する方法であって、クロック信号の基本周期Ｔと周期オフセットＤＴとの関係Ｒを決定するステップ（１．ａ）と、基本周期Ｔを有するクロック信号を受け取るステップ（１．ｂ）と、ＤＴを決定し、且つ（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するスペクトル拡散クロック信号を生成するステップ（１．ｄ）とを備える方法を提供する。ＤＴはＴ及びＲに基づいている。クロック信号が可変遅延期間だけ遅延される。可変遅延期間が、（ａ）クロック信号毎に、（ｂ）ランダムに、（ｃ）所定の要領で、（ｄ）１遅延ステップＤＳだけ、（ｅ）複数個の遅延ステップＤＳだけのいずれかで変化されることができる。ＤＳは、通常、周期オフセットＤＴより小さく、そして基本周期Ｔよりはるかに小さい。拡散クロック信号の発生が、クロック信号を可変遅延期間の間遅延させるため、クロック信号を可変遅延線に通すことを含むことが好都合である。
【００１１】
本発明は更に、ステップ（１．ｄ）の間に生成されるべきスペクトル拡散クロック信号が、（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように遅延ステップＤＳを調整するステップ（１．ｃ）を備える。前記ステップ（１．ｃ）及び（１．ｄ）が、前記遅延ステップにおける変化、前記可変遅延期間における変化及び／又は基本周期における変化を補償する要領のうちのいずれかで絶えず繰り返される。遅延ステップ及び／又はスペクトル拡散クロック発生器の挙動は、スペクトル拡散クロック発生器の温度、又はスペクトル拡散クロック発生器に結合されるデバイスの温度が変わるとき、変わることができる。
【００１２】
本発明はスペクトル拡散クロック信号を発生する方法を提供し、この方法は調整段階を含み、当該調整段階において、ステップ（１．ｃ）は更に、クロック信号を可調整遅延線に与え、遅延されたクロック信号を発生するステップ（１．ｃ．１）と、クロック信号と前記の遅延されたクロック信号とを比較し、それに応じてＤＳを変えるステップ（１．ｃ．２）とを備える。前記の遅延されたクロック信号が、第１のカウンタに与えられ、そしてクロック信号が、第２のカウンタに与えられることが好都合である。
【００１３】
本発明は、スペクトル拡散クロック信号を発生する方法及び装置を提供する。クロック信号は、可変遅延期間を有する可変遅延線を通る。可変遅延線の可変遅延期間が、制御ワードにより制御され、そしてステップ（１．ｃ）は更に、可変遅延線にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習するステップ（１．ｃ．１）と、その少なくとも１つの制御ワードＣＷを格納し、それにより当該少なくとも１つの制御ワードＣＷが可変遅延線にステップ（１．ｄ）の間に与えられることができるステップ（１．ｃ．２）とを備える。ステップ（１．ｃ．１）は、可変遅延線にクロック信号を複数個のＤＳだけ遅延させる１組の制御ワードを学習することを含むことができる。
【００１４】
可変遅延期間が、基本的組の制御信号の組み合わせにより制御されることが好都合である。ステップ（１．ｂ）に、基本的組の制御信号を学習し且つ格納するステップ（１．ｃ）が続く。前記ステップ（１．ｃ）及び（１．ｄ）が、前記遅延ステップにおける変化、前記可変遅延期間における変化及び／又は基本周期における変化を補償する要領のいずれかで絶えず繰り返されることができる。
【００１５】
本発明は、スペクトル拡散クロック信号を発生する方法及び装置を提供する。可変遅延期間は、複数の遅延副期間の合計であることができる。各遅延副期間の長さは、基本的組の制御信号からの少なくとも１つの基本制御信号により制御される。基本的組の制御信号の組み合わせは、クロック・サイクル毎に、ランダムに、又は所定の要領でのいずれかで変わることができる。
【００１６】
本発明は、スペクトル拡散クロック信号を発生する装置を提供し、その装置は、基本周期Ｔを有するクロック信号を受け取り、そのクロック信号を可変遅延期間の間遅延させ、且つスペクトル拡散クロック信号を与える可変遅延線と、可変遅延線に結合され、制御パラメータＲを受け取る制御ユニットとを備える。なお、そのＲは、基本周期Ｔと周期オフセットＤＴとの関係を定義する。制御ユニットは、スペクトル拡散クロックが（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように可変遅延線の可変遅延期間を制御するよう適合されている。ＤＴがＴよりはるかに小さく、ＤＴがＴ×Ｒに等しいことが好都合である。
【００１７】
本発明は、スペクトル拡散クロック信号を発生する装置を提供し、その装置は更に、制御ユニットに結合され、クロック信号を受け取り、且つステップ（１．ｄ）の間に生成されるべきスペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように遅延ステップＤＳを調整する学習ユニットを備える。学習ユニットは、遅延ステップにおける変化、可変遅延期間における変化及び／又は基本周期における変化を補償する要領のいずれかで絶えず活動状態にされることができる。
【００１８】
本発明は、スペクトル拡散クロック信号を発生する装置を提供し、その装置において制御ユニットは、可変遅延期間を決定する複数の制御信号を可変遅延線に送る。学習ユニットは、可変遅延線にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習し且つ格納するよう適合されている。制御ワードＣＷは更に、制御ユニット及び可変遅延線に与えられる。学習ユニットは、可変遅延線にクロック信号を複数個のＤＳだけ遅延させる１組の制御ワードを学習するよう適合されている。
【００１９】
本発明は、スペクトル拡散クロック信号を発生する装置を提供し、その装置において可変遅延期間が基本的組の制御信号の組み合わせにより制御される。学習ユニットは、基本的組の制御信号を学習し且つ格納するよう適合されている。制御ユニットは、基本的組の制御信号を学習ユニットから受け取り、そしてその基本的組の制御信号の組み合わせを可変遅延線に与える。
【００２０】
本発明は、スペクトル拡散クロック信号を発生する装置を提供し、その装置において可変遅延線は、複数の直列結合された可変遅延ユニットから成り、各可変遅延ユニットは、信号を遅延副期間だけ遅延させる。各遅延副期間の長さは、基本的組の制御信号からの少なくとも１つの基本制御信号により制御される。基本的組の制御信号の組み合わせは、遅延ステップにおける変化、可変遅延期間における変化及び／又は基本周期における変化を補償する要領のいずれかで絶えず変えられる。
【００２１】
図１は、本発明の好適な一実施形態に従ってスペクトル拡散クロック信号を発生する方法１０のフロー・チャートである。方法１０は、ステップ２０、３０及び５０を備えることが好ましい。なお、全てのステップはブロックにより示されている。ステップを結合する実線２９及び３０は、好適な方法の流れを示す。
【００２２】
スペクトル拡散クロック信号を発生する方法１０は、クロック信号の基本周期Ｔと周期オフセットＤＴとの関係Ｒを決定するステップ２０と、基本周期Ｔを有するクロック信号を受け取るステップ３０と、（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するスペクトル拡散クロック信号を生成するステップ５０とを備える。なお、ＤＴは、基本周期Ｔと所定の関係Ｒとから導出される。方法１０は、様々なクロック周波数に対するスペクトル拡散クロック信号を発生するのを可能にする。ステップ５０は、クロック基本周期の変化を補償するためクロック基本周期を検査し且つ可変遅延期間を調整するステップ３０にジャンプすることができる。スペクトル拡散クロック信号を受け取るデバイスの適正な動作を可能にするため、ＤＴがＴよりはるかに小さいことが好都合である。ＤＴは、典型的には０．０１×Ｔより小さい。
【００２３】
ステップ５０は、クロック信号を可変遅延期間だけ遅延させることを含む。可変遅延期間は、クロック信号及びその高調波のエネルギをある周波数範囲にわたり拡散するため変えられる。可変遅延期間は、（ａ）各サイクルで、（ｂ）ランダムに、（ｃ）所定の要領で、（ｄ）遅延ステップＤＳだけ、（ｅ）複数個の遅延ステップＤＳだけ変えられることができる。ＤＳは、通常周期オフセットＤＴより小さい。ステップ５０は、クロック信号を可変遅延線に通し、クロック信号を可変遅延期間遅延させることを含む。
【００２４】
図２は、本発明の別の好適な実施形態に従ってスペクトル拡散クロック信号を発生する方法１１のフロー・チャートである。方法１１は、ステップ２０、３０、４０及び５０を備えることが好ましい。なお、全てのステップは、ブロックにより示されている。ステップを結合する実線２９、３９、４９及び５９は、好適な方法の流れを示す。
【００２５】
方法１１は、スペクトル拡散クロック発生器のクロック周波数及び／又は特性的挙動における変化を補償するのを可能にする。方法１１は、方法１０に類似しているが、しかしステップ５０の間に生成されるべきスペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように遅延ステップＤＳを調整するステップ４０を有する。ステップ４０は、スペクトル拡散クロック発生器のクロック周波数及び／又は特性的挙動の変化を補償するのを可能にする。ステップ４０及び５０が絶えず繰り返されるのが好ましく、それにより方法１１は一定の補償を可能にする。遅延ステップ又は基本周波数のいずれかにおける変化が所定のパターンに追従するか又は検出されることができる場合、ステップ４０及び５０は、それに応じて繰り返されるべきである。
【００２６】
ステップ４０は更に、エミュレーション信号を可変遅延線のエミュレータにより発生し、クロック信号とそのエミュレーション信号とを比較し、それに応じてＤＳを変えるステップ４２及び４４を含む。
【００２７】
エミュレートされた信号が第１のカウンタに与えられ、そしてクロック信号が第２のカウンタに与えられることが好都合である。ステップ４４は更に、図３に従って説明されるであろう。
【００２８】
本発明の別の好適な実施形態においては、ステップ５０は、可変遅延期間を有する可変遅延線にクロック信号を通すことを含む。可変遅延線の可変遅延期間は、制御ワードにより制御される。ステップ４２は、可変遅延線にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習することを含む。ステップ４４は、その少なくとも１つの制御ワードＣＷを格納し、それにより少なくとも１つの制御ワードがステップ５０の間に可変遅延線に与えられることができることを含む。ステップ４２はまた、可変遅延線にクロック信号を複数個のＤＳだけ遅延させる１組の制御ワードを学習することにより実現されることができる。
【００２９】
本発明の更に別の好適な実施形態においては、可変遅延期間は、基本的組の制御信号の組み合わせにより制御される。ステップ４０は、基本的組の制御信号を学習し且つ格納することを含む。ステップ４０及び５０が絶えず繰り返されるのが好都合で、それにより方法１１は絶え間ない補償を可能にする。遅延ステップ又は基本周波数のいずれかにおける変化が所定のパターンに追従するか又は検出されることができる場合、ステップ４０及び５０は、それに応じて繰り返されるべきである。
【００３０】
本発明の更に別の好適な実施形態においては、可変遅延期間は、複数の遅延副期間の和である。各遅延副期間の長さは、基本的組の制御信号からの少なくとも１つの基本制御信号により制御される。基本的組の制御信号の組み合わせは、各クロック・サイクルでか、ランダムにか、又は所定の要領でかのいずれかで変わることができる。
【００３１】
図３は、スペクトル拡散クロック信号を発生する装置１００の概略図である。その装置１００は、（Ａ）基本周期Ｔを有するクロック信号を受け取り、そのクロック信号を可変遅延期間の間遅延させ、且つスペクトル拡散クロックを与える可変遅延線１１０を備える。クロック遅延は、少なくとも１遅延ステップＤＳだけ変えられるのが好都合である。装置１００は、（Ｂ）可変遅延線１１０に結合され、制御パラメータＲを受け取る制御ユニット１２０を備え、そのＲは、基本周期Ｔと周期オフセットＤＴとの間の関係を定義する。制御ユニット１２０は、可変遅延線の可変遅延期間を制御し、それによりスペクトル拡散クロックが（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有するように適合されている。ＤＴがＴよりはるかに小さく、ＤＴがＴ×Ｒに等しいことが好都合である。
【００３２】
装置１００は更に、制御ユニット１２０に結合され、クロック信号を受け取り且つ遅延ステップＤＳを調整し、それによりステップ（１．ｄ）の間に生成されるべきスペクトル拡散クロック信号が（Ｔ−ＤＴ）と（Ｔ＋ＤＴ）との間の範囲にわたる周期を有する学習ユニット１３０から成る。学習ユニット１３０は、絶えず活動状態にされ、それにより装置１００がその挙動又はクロック信号における変化の絶え間ない補償を可能にする。遅延ステップか又は基本周波数かのいずれかの変化が所定のパターンに追従するか又は検出されることができる場合、学習ユニット１３０はそれに応じて活動状態にされる。学習ユニット１３０は、クロック信号又は装置１００の挙動における変化を学習し、そしてそれに応じて遅延ステップＤＳを変える。
【００３３】
制御ユニット１２０は、可変遅延線１１０に、可変遅延期間を決定する複数の制御信号を送る。学習ユニット１３０は、可変遅延線１１０にクロック信号を少なくとも１遅延ステップＤＳだけ遅延させる少なくとも１つの制御ワードＣＷを学習し且つ格納するよう適合されている。制御ワードＣＷは更に、制御ユニット１２０及び可変遅延線１１０に与えられる。学習ユニット１３０は、可変遅延線１１０にクロック信号を複数個のＤＳだけ遅延させる１組の制御ワードを学習するよう適合されていることが好都合である。
【００３４】
制御ユニット１２０は更に、パターン発生器１２１及び変換テーブル１２２から成る。パターン発生器１２１は、所定のパターンを有する信号のシークエンスを発生する。この信号のシークエンスは変換テーブル１２２に与えられ、その変換テーブル１２２は、信号のシークエンスを、可変遅延線の遅延を定義する制御ワードに変換する。変換テーブル１２２は学習ユニット１３０により更新されるのが好都合である。これらの更新は、装置１００がＴ，ＤＳにおける変化又はその装置１００の挙動における変化を補償するのを可能にする。
【００３５】
パターン発生器１２１は、乱数発生器１２９及びパターン・カウンタ１２８から成ることが好ましい。乱数発生器１２９は、ランダム又は疑似ランダム・シークエンスをパターン・カウンタ１２８に与える。そのような発生器は、複数のＸＯＲ論理ユニットに結合された多ビット・レジスタにより実現されることができる。パターン・カウンタ１２８のコンテキストは、それに応じて低減又は増大される。
【００３６】
可変遅延期間は、基本的組の制御信号の組み合わせにより制御されることが好都合である。学習ユニット１３０は、基本的組の制御信号を学習し且つ格納するよう適合されている。制御ユニット１２０は、基本的組の制御信号を学習ユニット１３０から受け取り、そしてその基本的組の制御信号の組み合わせを可変遅延線１１０に与える。
【００３７】
可変遅延線１１０は、複数の直列結合された可変遅延ユニット１１１−１１８から成ることが好ましく、各可変遅延ユニットは、信号を遅延副期間だけ遅延させる。各遅延副期間の長さは、制御ユニット１２０により与えられた基本的組の制御信号からの少なくとも１つの基本制御信号により制御される。
【００３８】
例えば、基本制御信号ＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４が遅延ユニットに信号をそれに応じてＤＳ、２×ＤＳ、３×ＤＳ及び４×ＤＳだけ遅延させると仮定する。制御ワードＢＳＣ１を全ての遅延ユニットに与えることにより、可変遅延線１１０にクロック信号を８×ＤＳ（ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ＋ＤＳ）の遅延期間だけ遅延させる。各々ＢＳＣ１、ＢＳＣ２、ＢＳＣ４及びＢＳＣ４の２つの制御信号を遅延ユニット１１１−１１８に与えることにより、可変遅延線１１０にクロック信号を２２×ＤＳ、即ち２×（ＤＳ＋２×ＤＳ＋４×ＤＳ＋４×ＤＳ）の遅延期間だけ遅延させるであろう。
【００３９】
代表的変換テーブル１２２の一部が以下に示されている。
【００４０】
【表１】
2004500663.tif 000003
学習ユニット１３０は、たとえ装置１００の挙動又は基本周期Ｔが変わっても、ＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４を可変遅延線１１０へ与えることが遅延を複数個の遅延ステップＤＳだけ変えることをもたらすようにＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４を調整する。
【００４１】
学習ユニット１３０は、可変遅延線１１０をエミュレートするエミュレーション・デバイス１４１から成り、それにより学習ユニット１３０は、可変遅延線１１０の特性の変化の後を追跡することができる。エミュレーション・デバイス１４１は、エミュレーション・デバイスに与えられる制御ワードにより制御される期間を有するエミュレートされた信号を発生する。学習ユニット１３０はまた、クロック信号及びそのエミュレートされた信号を受け取り、これらの信号を比較し且つ可変遅延線１１０に与えられるべき制御ワードを与える比較ユニット１４２から成り、それによりクロック信号又は装置１００の挙動のいずれかにおける変化は、受け取られたクロック信号の基本周期Ｔと遅延ステップＤＴとの間の所定の関係Ｒを変えない。
【００４２】
学習ユニット１３０、可変遅延線１１０及び制御ユニット１２０間の相関は、以下の事例からより良く理解される。
可変遅延線１１０は、８個の遅延ユニット１１１−１１８から成り、各遅延ユニットは、１６ビットの制御ワードにより制御される。基本制御信号ＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４は、遅延ユニットに信号をそれに応じてＤＳ、２×ＤＳ、３×ＤＳ及び４×ＤＳだけ遅延させる。学習ユニット１３０は、絶えずＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４を学習し、そしてそれらを、装置１００の挙動における変化を補償する要領で変える。
【００４３】
乱数発生器１２９は、１６ビットの数のシークエンスをパターン・カウンタ１２８に与える。パターン・カウンタ１２８は、パターン発生器１２１により与えられる所定ビットの数が「１」であるときカウント「アップ」し、且つビットが「０」であるときカウント「ダウン」する５ビット・アップ／ダウン・カウンタである。パターン・カウンタ１２８の出力信号が、変換テーブル１２２に与えられ、その変換テーブル１２２は、出力信号を、基本制御信号から成る制御ワードに変換する。パターン発生器１２８の出力が１１１１１に等しい場合、可変遅延線１１０は、遅延が１６遅延ステップであることを示すＢＳＣ４、ＢＳＣ４、ＢＳＣ４、ＢＳＣ４、ＢＳＣ４、ＢＳＣ４、ＢＳＣ４の制御ワードを受け取る。パターン発生器１２８の出力が０００００に等しい場合、可変遅延線１１０は、クロック信号が実質的に遅延されないことを示す０，０，０，０，０，０，０，０の制御ワードを受け取る。
【００４４】
比較ユニット１４２は、第１のカウンタ１４３、第２のカウンタ１４４、第１及び第２のレジスタ１４５及び１４６、及び減算ユニット１４７から成る。学習ユニット１３０は、制御ユニット１２０からの制御信号により制御されるが、しかしまた内部制御ユニット（図示せず）により制御されることができる。
【００４５】
エミュレーション・デバイス１４１は、制御可能な遅延期間ＥＤを有するリング発振器である。エミュレーション・デバイス１４１は、互いに直列に結合された遅延ユニット１１１、１１２、１１３又は１１４のような奇数個の遅延ユニットから成ることが好ましく、そこにおいて最後の遅延ユニットの出力が最初の遅延ユニットの入力に結合されて、リングを形成する。単一の遅延ユニットが十分であることが好ましい。
【００４６】
制御可能な遅延期間ＥＤは、制御ユニット１２０により与えられる制御ワードにより制御される。エミュレーション・デバイス１４１は、ＥＤを最初の値ＥＤ１に設定することにより初期化される。エミュレーション・デバイス１４１の出力は、第１のカウンタ１４３の入力に結合される。第１のカウンタ１４３は、Ｎ０のカウント毎にオーバフローするようプログラムされている。Ｎ０は、制御ユニット１２０により第１のカウンタ１４３に与えられるプログラム可能な変数である。第１のカウンタ１４３の出力は、第２のカウンタ１４４のイネーブル入力に結合される。第２のカウンタ１４４は、クロック信号を別の入力を介して受け取る。第１のカウンタ１４３は、ＥＤ１×Ｎ０の期間後にオーバフローし、そして第１のカウンタ１４３がオーバフローしたとき、第１のカウンタ１４３は、信号を第２のカウンタ１４４に送り、第２のカウンタ１４４に、カウントするのを停止させ且つその内容Ｎ１をレジスタ１４５へ送るようにさせる。Ｎ１が格納された後で、制御ユニット１２０は、エミュレーション・デバイス１４１の遅延を第２の値ＥＤ２に変える制御信号を送る。第１のカウンタ１４３は、カウントを開始し、そしてＥＤ２×Ｎ０の期間後にオーバフローする。第１のカウンタ１４３がオーバフローしたとき、第１のカウンタ１４３は、信号を第２のカウンタ１４４に送り、第２のカウンタ１４４に、カウントするのを停止させ且つその内容Ｎ２を減算ユニット１４７に送るようにさせる。減算ユニット１４７は、Ｎ１をレジスタ１４５から、Ｎ２を第２のカウンタ１４４から、Ｒ×Ｎ０をレジスタ１４６から受け取り、そしてＮ２及びＲ×Ｎ０をＮ１から減算する。その結果が制御ユニット１２０に与えられ、制御ユニット１２０はそれに応じてＥＤを増大又は低減する。例えば、可変遅延線１１０が基本制御セットＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４の組み合わせにより制御される場合、学習プロセスは、４回繰り返される。ＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４が学習されている間に、レジスタ１４６は、それに応じてＮ０×Ｒ、２×Ｎ０×Ｒ、３×Ｎ０×Ｒ及び４×Ｎ０×Ｒを格納する。
【００４７】
ＢＳＣ１、ＢＳＣ２、ＢＳＣ３及びＢＳＣ４は、レジスタ・ファイルに格納され、そして制御ユニット１２０の変換テーブル１２２を更新するため用いられる。
【００４８】
図４は、本発明の好適な実施形態に従った遅延ユニット１１１の概略図である。
遅延ユニット１１１は、複数の電流源１６１−１６６、複数の電流シンク１７１−１７６、インバータ１８１、複数のスイッチ・キャパシタ１９１−１９３及びドライバ・ユニット２００から成る。ドライバ・ユニット２００は、センス・インバータ２１０、及び直列結合されたバッファ２２０から成り、センス・インバータ２１０は、インバータ１８１の出力と、並列結合されたスイッチ・キャパシタ１９１−１９３の一端とに結合され、それらの電圧差を感知する。
【００４９】
インバータ１８１は、入力信号を受け取り、そして制御ワードの一部に従って、インバータ１８１の出力と接地との間に並列の仕方で結合された複数のスイッチ・キャパシタ１９１−１９３を充電するか又は放電するかのいずれかを行う。センス・インバータ２１０はインバータ１８１に結合されることが好ましく、それによりスイッチ・キャパシタ１９１−１９３上の電圧が第１のスレッショルドより上になったとき、センス・インバータ２１０は、第１の論理値を有する遅延された信号を出力する。電圧が第２のスレッショルドより下になったとき、センス・インバータ２１０は、第２の論理値を有する遅延された信号を出力する。
【００５０】
電流源１６１−１６６はｐチャネルＭＯＳトランジスタにより実現され、電流シンク１７１−１７６はｎチャネルＭＯＳトランジスタにより実現される。インバータ１８１は、ｐチャネル及びｎチャネル・トランジスタ１８２及び１８３により実現される。スイッチ・キャパシタ１９１−１９３は、複数のＭＯＳキャパシタ１９７−１９９に結合されている複数の転送ゲート１９４−１９６により実現される。転送ゲート１９４−１９６は、電流が転送ゲートを通るか、又は転送ゲートの入力をその入力から分離するかのいずれかを可能にするｐチャネル及びｎチャネル・トランジスタから成る。
【００５１】
電流源１６１−１６６は、電源Ｖｃｃとトランジスタ１８２のドレインとの間に並列に結合される。電流シンク１７１−１７６は、接地とトランジスタ１８３のドレインとの間に並列に結合される。トランジスタ１６１−１６６及び１７１−１７６のゲートは、制御ワードの一部を受け取る。制御ワードの一部の制御ビットは、トランジスタを活動状態にするか又は不活動状態にするかのいずれかの状態にし、そしてどの電流源が電流をインバータ１８１に供給するか、またどの電流シンクが電流をインバータ１８１から「奪う」かを決定する。トランジスタ１６１−１６６及び１７１−１７６は、インバータ１８１の出力に結合されているスイッチ・キャパシタ１９１−１９３を充電又は放電する電流の強さを決定する。制御ワードの別の部分は、どのキャパシタが分離されるか、またどのスイッチ・キャパシタがインバータ１８１により充電されるか又は放電されるかのいずれかを決定する。例えば、ＢＳは１５ビット幅であり、６ビットを用いて電流源１６１−１６６を制御し、６ビットを用いて６個の電流ドレイン１７１−１７６を制御し、そして３ビットを用いてスイッチ・キャパシタ１９１−１９３を制御する。
【００５２】
制御ワードは、充電／放電されるべきキャパシタンス、及びそれを充電／放電するため用いられる電流の強さを定義することにより、遅延期間を制御する。
このように、本明細書において、スペクトル拡散クロックを発生する改良された方法及び装置の好適な少なくとも１つの実施形態を含む実施形態が説明された。開示された主題が多くの方法で修正され得て、そして上記で特に記述し且つ説明された好適な態様以外の多くの態様を想定し得ることは当業者に明らかであろう。従って、上記に開示された主題は、例示であり、限定的でないと考えるべきであり、そして法により許される最大範囲まで、本発明の趣旨及び範囲内に入る全てのそのような修正及び他の実施形態をカバーすることが特許請求の範囲により意図されるものである。本発明の範囲は、前述の詳細な記載ではなく、特許請求の範囲の最も広く許されうる解釈及びそれらの均等物により決定されるべきである。
【図面の簡単な説明】
【図１】
図１は、本発明の一好適な実施形態に従ってスペクトル拡散クロック信号を発生する方法のフロー・チャート図である。
【図２】
図２は、本発明の他の好適な実施形態に従ってスペクトル拡散クロック信号を発生する方法のフロー・チャート図である。
【図３】
図３は、本発明の一好適な実施形態に従ってスペクトル拡散クロック信号を発生する装置の概略図である。
【図４】
図４は、本発明の一好適な実施形態に従った可変遅延ユニットの概略図である。
【図１】
2004500663.tif 000004
【図２】
2004500663.tif 000005
【図３】
2004500663.tif 000006
【国際公開パンフレット】
2004500663.tif 000007
2004500663.tif 000008
2004500663.tif 000009
2004500663.tif 000010
2004500663.tif 000011
2004500663.tif 000012
2004500663.tif 000013
2004500663.tif 000014
2004500663.tif 000015
2004500663.tif 000016
2004500663.tif 000017
2004500663.tif 000018
2004500663.tif 000019
2004500663.tif 000020
2004500663.tif 000021
2004500663.tif 000022
2004500663.tif 000023
2004500663.tif 000024
2004500663.tif 000025
2004500663.tif 000026
2004500663.tif 000027
2004500663.tif 000028
2004500663.tif 000029
【国際調査報告】
2004500663.tif 000030
2004500663.tif 000031