(57)【要約】集積回路の仮想またはシミュレーションされたイメージが得られ、そのイメージは回路の仮定されたデザインまたはオリジナル・デザインと比較できる。【解決手段】計算により集積回路の完全性を決定するプロセスであり、計算によりシミュレーションされた回路のレジスト・イメージを回路のオリジナル・デザインと比較して、製造プロセスで実際に得られる回路に関する予測をし、さらにシミュレーションされた前記レジスト・イメージとデザインとの間の偏差を求めて、定格値からの差が許容値より大きいことを検出し、前記シミュレーションされたレジスト・イメージが表面関数Ｓ（ｘ，ｙ，ｚ）を仮定して与えられ、その表面関数が、照射によりシミュレーションされるレジスト表面の均一な伝播を表わすプロセス。【特許請求の範囲】
【請求項１】
計算により集積回路の特性、特に完全性を決定するプロセスであって、
計算によりシミュレーションされた回路のイメージを回路デザインと比較し、前記イメージとデザインとの間の偏差を検出することを特徴とする、プロセス。
【請求項２】
回路のエアリアル・イメージおよび／またはレジスト・イメージおよび／またはエッチングされたイメージが計算でシミュレーションされたイメージとして提供されることを特徴とする、請求項１に記載のプロセス。
【請求項３】
シミュレーションされたイメージ、特にレジスト・イメージが表面関数Ｓ（ｘ，ｙ，ｚ）、詳細には、照射によりシミュレーションされるレジストの表面の伝播を表す関数の均一な伝播を仮定して提供されることを特徴とする、請求項１または２のいずれかに記載のプロセス。
【請求項４】
シミュレーションされたイメージ、特にレジスト・イメージが以下の式、
2004514938.tif 000022
を使用して計算され、ここでのＩ（ｘ，ｙ，ｚ）はレジストのポイント（ｘ，ｙ，ｚ）においてレジストを照射するのに使用される光強度であり、
Ｉ（０）は、式Ｉ（０）＝Ｅ０／Ｅから算出できる参照光強度であり、ここでのＥはレジストの大きい露光領域における入射光量であり、またＥ０はしきい値であり、
γは現像またはレジスト・プロセスの非直線性を表わす非直線性パラメータであり、
ｒ０は式Ｄｅｆｆ＝ｒ０・ｔから算出できる係数であり、ここでのＤｅｆｆは実効レジスト厚さおよびｔは現像時間であることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項５】
プロセスが、レジスト内の光強度分布がＩ（ｘ，ｙ，ｚ）＝Ｉ（ｘ，ｙ）ｅ−αｚの形式から開始されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項６】
計算でシミュレーションされるイメージがγ＞＞１と仮定して計算されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項７】
回路の計算でシミュレーションされるイメージが、以下の式、
2004514938.tif 000023
を使用して計算されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項８】
計算でシミュレーションされるイメージが、以下の式、
2004514938.tif 000024
を使用して計算され、
この式では、以下の式、
2004514938.tif 000025
が成立していることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項９】
デザインを表わす階層構造化されたデータ入力セットが処理されるプロセスであって、特にシミュレーションされたイメージもまた階層構造形式で与えられることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項１０】
集積回路の品質、特に完全性を計算して決定する装置であって、
特に請求項１〜６のいずれかによって計算され、シミュレーションされた回路のイメージを提供し、かつ前記シミュレーションされたイメージを回路のデザインと比較する手段を有することを特徴とする装置。
【請求項１１】
特に、シミュレーション・パラメータを自動的に変更する手段を有することを特徴とする請求項１０に記載の装置。
【請求項１２】
プログラム・コーディング手段を有するコンピュータ・プログラムであって、
前記コンピュータ・プログラムがコンピュータまたは対応するコンピュータ・ユニット上、特に請求項１０または１１のいずれかによる装置上で実行される場合に、請求項１〜９の少なくとも１つの全ステップを実行する、コンピュータ・プログラム。
【請求項１３】
コンピュータ読取り可能データ・キャリアに格納されている、プログラム・コーディング手段を有するコンピュータ・プログラム・プロダクトであって、
前記コンピュータ・プログラム・プロダクトがコンピュータまたは対応する装置上、特に請求項１０または１１のいずれかによる装置上で実行される場合に、請求項１〜９の少なくとも１つによるプロセスを実行する、コンピュータ・プログラム・プロダクト。
【請求項１４】
先行する請求項１〜９のいずれかによるプロセスおよび／または請求項１０または１１のいずれかによる装置および／または請求項１２によるコンピュータ・プログラムおよび／または請求項１３によるコンピュータ・プログラム・プロダクトを利用して形成される集積回路。
【発明の詳細な説明】
【０００１】
本発明は請求項１の前文による集積回路の特性を決定するプロセスと、請求項１０によるそれに対応する装置に関する。本発明はさらに、対応するコンピュータ・プログラムと、プログラム・コーディング手段を有する対応するコンピュータ・プログラム・プロダクトと、本発明によるプロセスおよび／または本発明による装置を使用して製造される集積回路とに関する。
【０００２】
高度集積回路の製造において、製造者は使用するマスク・ライターおよび／または光学ステッパーの解像度限界に直面することが多い。例えば、散乱または回折などの光学的効果の結果としてのひずみは、マスク上の図形に偏差を発生して、設計図形から許容できないまでのひずみを生じる可能性がある。このような偏差は最終的には、例えば短絡回路または電源の破壊により発生する電気的不具合に至る。従来は、完成回路は、いわゆるＤＲＣプログラム（デザイン・ルール・チェック・プログラム）により検査して、デザイン・ルールへの準拠度合いを検査していた。このデザイン・ルールには、例えば、エレメントの最少許容サイズ（それ以下にしてはならないサイズ）、または隣接構造体の間の最少許容距離を含む。この問題点は、Ｏクラス（Ｎ２）の複雑性を有するソフトウェア・パッケージにより解決される。ここで、Ｎは回路デザインのエレメント数である。この種の純粋に幾何学的な検査では、デザイン・ルールの違反箇所、例えば近接し過ぎているエレメントを発見する。この種の検査では、例えば、近接効果により発生する不具合箇所を発見するのが不可能である。集積回路のレイアウトを検査するこのようなプロセスおよび対応する装置は、例えば、米国特許第６，１１５，５４６号から公知である。
【０００３】
ＤＲＣプロセスは、デザイン・ルールに対する設計の整合性を試験する。したがってＤＲＣプロセスは、構造結果を検査する手法に有効である。ただし、ＤＲＣプロセスはルール違反が、例えば投影装置の解像度の不足または光学的近接効果に起因して、プリンタ回路上に発生する範囲を予測しない。
【０００４】
ＤＲＣプロセスはまた、回路設計の重要点がシミュレーションにより検証されることは公知である。検証は、回路設計内に重要なタイプのオブジェクトが少数しか存在しないことを前提条件にし、さらにそれら重要なタイプ、例えばコンタクトホールは事前に既知であることを前提条件にしている。これらの条件の下に、ＤＲＣプロセスは最近まで、半導体開発および製造において、検証はシミュレーションにより実行できると、通常は仮定できた。テクノロジが、シミュレーションにより、重要なタイプが適正にイメージでき、かつ十分大きいプロセス・ウィンドウを有する程度にまで完全になった後すぐに、全体回路が機能する必要があると想定されている。
【０００５】
ただし、回路デザインの完全性を検証するシミュレーションの含まれる作業は増加しているが、回路サイズの増加結果ほどには増加しておらず、むしろいわゆる「レチクル強調手法」の結果と同様に増加している。この手法には、デザインの実質的変化を意味する光学的近接修正を含む。現在の最新デザイン、特定の論理デザインおよび、詳細には近接修正後の論理デザインでは、コンタクトホールまたは接続ラインなどの少数の重要な図形タイプを用いてすべての問題点を扱うとは仮定していない。「セリフ（ｓｅｒｉｆ）」および補助的構成物への局部的使用により、条件は明らかに困難になり、かつ発見されない弱点を生じることになる。これは本発明の最も重要な用途の１つである。
【０００６】
半導体製造においては、検査装置を大量生産工程で使用してマスクおよびシリコン・チップ上にプリントされた実際回路を試験する。検査装置の役目は、ダスト粒子などの不良箇所を発見することである。この種の検査装置は、例えば、米国特許第５，５６３，７０２号および第５，６１９，４２９号から公知である。この種の検査装置は一般に、以後に述べる２つのＤＲＣプロセスの内の１つに従って動作する。
【０００７】
第１のＤＲＣプロセスでは、２つの回路は相互に比較され（英語ではダイ・トウ・ダイ（ｄｉｅ−ｔｏ−ｄｉｅ）比較として公知）、このプロセスでは、回路を相互に精密に調整した後に、その回路を精細なレーザ・ビームを用いて走査する。２つの回路間に差異を見出すと、それら差異を分類して、不具合箇所として区別する。このプロセスでは、差異が両方の回路で発生する可能性があるために、系統的に発生した偏差の発見が不可能である。
【０００８】
第２の一般的に使用されるＤＲＣプロセスは、回路をデータベースと比較（英語では、ダイ・トウ・データベース（ｄｉｅ　ｔｏ　ｄａｔａｂａｓｅ）の比較）する。このプロセスでは、試験される回路を光学的に走査し、得られた信号をデザインの定格の幾何形状と比較する。このプロセスでは、参照オブジェクトのない場合でも、不具合箇所を検出できる。ただし、デザインの定格幾何形状からの偏差が不具合箇所と解釈されるリスクが存在するため、このプロセスで発生する偏差が不具合箇所と誤って解釈される可能性がある。
【０００９】
前述の両方のＤＲＣプロセスは、計画化デザインと構造化オブジェクトまたは回路との間の比較プロセスで検出される差異を認識するように設計されておらず、また差異を認識できない。従来のすべての更なる検査プロセスの別の特性は、それらプロセスが実際には単に受動的であり、すなわち、どのような能動的変化、詳細には既存のデザインに対するどのような改良も提供または提案できないことである。
【００１０】
前述の検査装置は、不具合箇所を発見するように設計されている。基本的には、前述の検査装置は機能プロセス手法を仮定している。通常構成の検査装置を製作するための暗黙の前提条件は、デザインの幾何形状をシリコン・チップ上にひずみ無く移転できなければならないことである。言い換えると、マスク製作プロセスと光学的投影装置（ステッパー）によりシリコン・チップ上に構成することとの両方は理想的であると仮定する。ただし、現在技術の最先端では、この前提条件は満足されず、プリント回路がそれぞれのデザインからますます大きく偏る結果になっている。これは一方では、光学的イメージ形成装置がローパス・フィルタとして働くという事実に起因し、他方ではプロセスの後続のすべてのコンポーネント、例えば使用されるフォトレジストおよびエッチング手法などがますます大きいひずみを発生させるという事実に起因している。
【００１１】
ＤＲＣプロセスでの偏差は、従来の「試行錯誤」方法を使用して検出でき、その方法で回路は実際にプリントされ、その結果はポイント毎に検査される。この方法はコストが高くなるため、数年間に渡り、シミュレーションを使用して、特定の製造プロセスにより実際に製作される回路の特性を予測する傾向にあった。現在の光学的マイクロリソグラフィ・シミュレータは極めて精度よく機能するが、高度な計算パワーを必要とする。このような理由のために、シミュレーションは微視的に小さい領域、一般には数μｍ２の領域内で実行できるだけである。特に大規模集積回路では、デザインの特定部分が重要であることは一般的に公知でないため、例えば特定領域内でだけ実行されるこのようなシミュレーションは、回路の精度または機能能力の適正な試験にはならない。
【００１２】
本発明では、妥当な時間内、好ましくは一晩内に、計画したプロセス技術の知識、詳細には完全なプロセス技術の知識を用いて、全体として電子回路のデザインをシミュレーションすることを述べる。
【００１３】
この問題は、請求項１の特徴を有するプロセスと、請求項１０の特徴を有する装置と、請求項１２の特徴を有するコンピュータ・プログラムと、請求項１３の特徴を有するコンピュータ・プログラム・プロダクトと、請求項１４の特徴を有する集積回路とにより解決される。
【００１４】
本発明によれば、集積回路の仮想またはシミュレーションされたイメージが得られ、そのイメージは回路の仮定されたデザインまたはオリジナル・デザインと比較できる。本発明によれば、定格値からの差が対応する許容値以上である、（シミュレーションされた）回路の各ポイントを容易に指定できる。
【００１５】
本発明による教示を利用して弱点の自動検出も実現できる。その理由は、以前にはその事例があったように（現在までは、これは妥当なコストでシミュレーションできる領域が極めて小さいために必要であった）、オペレータがそのポイントでシミュレーションを実行する必要がある、デザインの精密なポイントを指定することを強いられことがないためである。これは、以前のプロセスでは、ユーザーが潜在的な弱点を知る必要があることを意味していた。本発明によれは、従来の解決法に比べて、シミュレーションする領域を数倍のオーダーまで拡大することが可能である。
【００１６】
本発明によるプロセスを使用して、回路デザインまたは回路を制作するプロセス条件を改良して、弱点を最小化するか、または最良の場合には、弱点を全く無くすることができる。例えば、デザイン・ルールまたはプロセス・ウィンドウなどの技術的に重要な限界条件（境界条件）は、考慮すべきである。
【００１７】
本発明の有利な実施形態は、従属請求項で述べられる。
【００１８】
好ましくは、回路のエアリアル・イメージおよび／またはレジスト・イメージおよび／またはエッチングされたイメージは、コンピュータ・シュミレーション・イメージとして作成される。
【００１９】
好ましくは、シミュレーションされたイメージ、特にレジスト・イメージの作成は、表面関数Ｓ（ｘ，ｙ，ｚ）の均一な伝播、詳細にはレジストまたは照明の下でシミュレーションされるフォトレジストの表面の伝播を表わす関数の均一な伝播を仮定して、作成される。この仮定は、本発明によるシミュレーションの範囲内で使用される計算を実行するのに極めて有利であることが立証されている。従来は、コンピュータ・シミュレーションでは、レジスト表面の伝播は、最初にレジストに垂直に取り、その後レジストに平行に取ることを、通常仮定していた。この種のモデルが物理的実体を正確に記述しないという事実とは別に、これに含まれる計算パワーは極めて大きかった。
【００２０】
シミュレーションされるイメージ、特にレジスト・イメージは以下の式を利用して計算される。
2004514938.tif 000002
Ｉ（ｘ，ｙ，ｚ）はレジスト上のポイント（ｘ，ｙ，ｚ）でレジストを照射するのに使用される光の強度であり、Ｉ（０）は式Ｉ（０）＝Ｅ０／Ｅ（ここでＥはポイント（ｘ，ｙ，ｚ）における入射光量であり、Ｅ０は基準光量）から算出できる基準光強度であり、γは感度または非直線性パラメータ（詳細には、現像またはレジスト・プロセスの非直線性）であり、ｒ０は式Ｄｅｆｆ＝ｒ０・ｔ（ここで、Ｄｅｆｆは実効レジスト厚さであり、ｔは現像時間である）から算出できる係数である。このように与えられた偏微分方程式は、数値的または解析的に解くことができ、解析的解法は従来方法に比べて大幅に短い計算時間しか必要としないことが判明している。
【００２１】
好適には、式Ｉ（ｘ，ｙ，ｚ）＝Ｉ（ｘ，ｙ）ｅ−αｚの強度分布がスタート・ポイントとして使用される。この仮定は薄膜近似と呼ばれる。これは、問題とするレジストの化学組成が均質であり、それに対して吸収法則を適用できると仮定している。この仮定に基づき、表面関数Ｓ（ｘ，ｙ，ｚ）は式Ｓ（ｘ，ｙ）ｅαγｚで与えられる。
【００２２】
本発明によるプロセスの好ましい実施形態によれば、回路のコンピュータ・シミュレーション・イメージを計算する場合、γ＞＞１と仮定する。この仮定を用いることにより、前述のＳ（ｘ，ｙ，ｚ）に対する偏微分方程式は、特定の簡単な方法で解析的に解くことができる。γが使用するレジストの感度と見なされる場合、条件γ＞＞１が成立し、または前記条件は実験データから算出できる。
【００２３】
γ＞＞１と仮定することにより、前述の偏微分方程式の解は以下の式で与えることができる。
2004514938.tif 000003
ここで値Ｓ（ｘ，ｙ，ｚ）＝ｔは、固定した現像時間ｔ（現像の開始時に、時間ｔ＝０から開始する）において現像されたレジスト・プロファイルの領域を形成する。
【００２４】
本発明によるプロセスの特定の好ましい実施形態によれば、現像されたレジスト・プロファイルは次の式で表わされる。
2004514938.tif 000004
ここで、
2004514938.tif 000005
【００２５】
この式は薄膜近似または以下の式の光強度Ｉの表現値から開始する。
2004514938.tif 000006
【００２６】
本発明によるプロセスの別の好ましい実施形態によれば、デザインを記述する階層構造化データ入力量が処理され、詳細には、シミュレーションされたイメージもまた階層構造の形式で与えられる。これによりさらに、従来の方法に比べて、必要な計算パワーまたは計算時間を低減する。
【００２７】
本発明による装置の好ましい実施形態によれば、詳細には、シミュレーション・パラメータを自動変更する手段を有する。この手段を用いて、最初は不適正なシミュレーションを最適シミュレーションに変更できる。
【００２８】
次に本発明を、添付図面を参照して詳細に説明する。
図１は例を用いて、平面図および斜視図により集積回路の詳細を示す。図２は本発明によるプロセスの好ましい実施形態を示すフロー・チャートである。図３は従来の全体シミュレーションを使用するか、または本発明によるプロセスを使用して計算されたレジスト・イメージを示す。図４は本発明によるプロセスを使用する場合に必要な計算時間を、従来のプロセスで必要な計算時間と比較する図表であり、それぞれの場合に、計算またはシミュレーションされる領域の関数として示している。
【００２９】
図１の左図は、集積回路デザインの詳細を示す。回路領域はブロックで示される。問題とする領域は右図に示すリリーフの領域として見える。右図は特定の照射条件で得られる関連するレジスト構造体であると仮定する必要がある。イメージがレジストの最下部で水平に切断される場合、左図の点線の区画ラインが得られる。並列配置は、このリソグラフィ区画の結果、いわゆるレジスト・マスクがデザインから大幅に異なってもよいことを示す。いくつかのルール違反は数字で表記される。
【００３０】
このようにして、１はラインの短縮を示し、２はラインの幅の変更を示し、３は丸みのないコーナーを示す。
【００３１】
この種のルール違反は特定の許容範囲内に入っている必要がある。図１では、レジスト・マスクは、例として、デザインと比較される。レジスト・マークの製作は集積回路の全体製造プロセスの一部を構成する。典型的な製造ステップを、以下に簡単にまとめる。
【００３２】
最初に、回路デザインを、マスク・ライターを用いてマスクに転写する。光学的投影装置、いわゆるステッパーでこのマスクを使用することにより、マスク構造をレジストでコーティングし、かつ積層構造を有するシリコン・チップ上に投影する。レジスト表面のレベルで生成されたイメージはエアリアル・イメージと呼ばれる。詳細には、エアリアル・イメージはレジスト表面に近接して、光強度の３次元分布を描く。特に、投影パラメータを考慮して、得られるエアリアル・イメージをコンピュータ・シミュレーションすることができる。この方法で実行されるレジストの照射により、レジストの照射された部分に光化学反応を発生させる。この照射ステップがシミュレーションされた場合、コンピュータはエアリアル・イメージから、光波が、レジスト構造および積層構造に依存してシリコン・チップ上でどのように反射し、かつ定在波を形成するかを計算する。光強度のこの分布から、コンピュータはレジスト中の感光性成分がどのように反応し、かつ新しい開始成分を生成するかを計算し、それの濃度マップは潜在イメージ（レジスト・イメージ）に記憶される。したがって、調質の間に、反応生成物の拡散が計算され、同時に化学的強化メカニズムの反応運動が計算される。したがって、潜在イメージ（レジスト・イメージ）はウェット・ケミカルにより現像され、永久的レジスト構造を生成する。現像プロセスをシミュレーションすることも可能である。一般に、このレジスト構造は、後続のエッチングの間、レジスト・マスクとして作用する。このようにして、永久構造がシリコン内に生成され（エッチングされたイメージ）、一方で、前のすべてのイメージは実際には一過性である。エッチング・プロセスをシミュレーションすることもできる。
【００３３】
今日では、実際に、エッチングはリアクティブ・イオン・エッチングが一般的である。
【００３４】
次に図２を参照して、本発明によるシミュレーション・プロセスの原理を説明する。
【００３５】
すべてのルール違反を見出すための集積またはプリント回路の検査は、本発明に従って、幾何的セット｛Ｇ｝または光学的近接効果に対して修正された幾何的セット｛Ｇ’｝により記述されるデザインを、集積回路の選択可能な形態に対応する幾何的セット｛Ｇ’’｝を計算するシミュレーション装置に導入することにより実行できる。このために、シミュレーション装置は、各プロセス・ステップに対してそれぞれのモジュールと関連するパラメータとを使用する。例えば、前述のエアリアル・イメージ、レジスト・イメージまたはエッチングされたイメージは可能な形態である。シミュレーションされた、または計算された集積回路の修正の比較は、本発明に従って、幾何的セット｛Ｇ２’｝を最初にイメージ形成されたデザイン｛Ｇ｝と比較することにより実行できる。このためには、本発明により、例えば、セット｛Ｇ２’｝の外形ラインを計算し、それをデザイン｛Ｇ｝と比較することができる。比較において重要なことは、近接修正を実行する場合、比較はセット｛Ｇ｝とでなされ、入力データ｛Ｇ’｝と比較しないことである。
【００３６】
本発明によれば、セット｛Ｇ｝の代わりにデザイン・ルールのセットを使用することもできる。この場合は、デザイン・ルールを拡張して、これにも準拠する必要があるプロセス・ルールを含む。このルールには、例えば、リソグラフ・プロセスの被写界深度が最小値以下に減少してはならないというルールを含む。ルール違反が存在する場合、好ましくは、それら違反をリストアップし、そのリストを作成または表示する。
【００３７】
比較結果はルール違反のリストに提示できる。この比較結果またはリスト内容に応じて、プロセス・パラメータをオプティマイザにより修正して、修正されたシミュレーションを実行することができる。これの実現は図２に示される。
【００３８】
前述のように、本発明では、適正な高速アルゴリズムにより計算されるシミュレーションの個々のステップの少なくとも１つを有することにより、シミュレーションを加速することを述べている。特に、本発明では、高速エアリアル・イメージ計算および／または高速レジスト・イメージ計算および／または高速エッチングされたイメージ計算を提供することを述べている。
【００３９】
本発明は、初めて、従来使用されていた非解析的（すなわち、数値的）プロセスに比べて数オーダー高速の、解析的解または近似値を提供する。ただし、本発明により数値的に与えられた式を解くこともでき、その計算も、再度明記するが、従来の解法に比べて大幅に高速度で実行できる。例として、本発明者らは特に、レジスト・イメージを高速計算する方法（すなわち、現像プロセスをシミュレーションする）を述べる。本発明により、レジスト表面は全方向に伝播する（例えば、現像中に）。これは、化学的に変化するか、または照射の結果として化学的に変化を受けるレジスト領域が、全方向に伝播することを意味する。従来のモデルでは、レジストの表面は最初に一方向（例えば、レジスト表面に垂直）に伝播し、その後それに対して垂直方向に（例えば、レジスト表面に平行）伝播する。レジスト表面は全方向が広がるという本発明による仮定では、以後に説明するように、アルゴリズムが簡単になる。発明者らはここでは、伝播速度は使用するレジストのコントラストとレジストの光強度の（ｘ，ｙ，ｚ）分布に依存する。それに従ってレジストの化学的成分が均一である薄膜近似（吸収法則が適用である）が、照射により定められる方向（すなわち、レジスト表面に垂直）に適用できると仮定すると、レジスト表面の伝播速度は光強度の（ｘ，ｙ）分布の関数で記述できる。文字ｘおよびｙはレジスト表面に平行方向に一次独立性を示す。
【００４０】
この点に関しては、図３で参照できる。これは現像後の、フォトレジストを通る水平区画のシミュレーションを示す。左図のイメージは完全ディジタル・シミュレーションにより作成され、右図のイメージは、前述の仮定を使用して、本発明で提案された高速近似により作成されたものである。２つのイメージの差は最少であるが、本発明により得ることができる時間節減はかなり大きい。したがってこの実施形態では、時間利益および領域の節減は約２オーダーある。これは図４に示される。ここでは、表面面積の関数として必要な計算時間が、従来プロセス（点線）および本発明による高速近似（実線）に対して示されている。対数Ｙ軸を読み取ると、速度で約２オーダー増加している。
【００４１】
本発明によるシミュレーションは基本とする数学的相関は、以後に詳細に説明する。
【００４２】
現像プロセスの間の、フォトレジスト中の外形プロファイル（または表面）の伝播の場合は、例により見ることができる。
【００４３】
外形プロファイルの伝播は静止レベル・セット公式のフレームワーク内で記述できる。表面または伝播外形プロファイルが伝播曲線である、２次元の場合で始めることにする。最初に、進展または伝播しているゼロ・レベル・セットがＸ−Ｙ平面上に作成される。Ｓ（ｘ，ｙ，ｚ）を曲線がポイント（ｘ，ｙ，ｚ）と交差する現像時間ｔとする。この場合の表面Ｓ（ｘ，ｙ，ｚ）は次の式を満足する。
2004514938.tif 000007
この式は、ＯｓｈｅｒとＳｅｔｈｉａｎ（Ｊ．Ａ．Ｓｅｔｈｉａｎ、レベル・セット方法、Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｃａｌｉｆｏｒｎｉａ、Ｂｅｒｋｅｌｅｙ、１９９６）により導入されたものであり、ここでｒは速度関数またはレジストの現像速度を表わす関数である。
【００４４】
速度関数ｒが位置だけに依存する場合、光学で公知のエイコナル（ｅｉｃｏｎａｌ）式が得られる。
【００４５】
最後に、前面Γは、その結果が以下の式で得られるため、関数Ｓ（ｘ，ｙ，ｚ）の時間のレベル・セットにより定義される。
2004514938.tif 000008
最終的に形成されるレジスト・プロファイルの形状は、式１および２から計算でき、一方で、速度関数はエアリアル・イメージの光強度Ｉ（ｘ，ｙ，ｚ）の関数として、現像速度ｒ（ｘ，ｙ，ｚ）を表わす現像速度関数で定義される。
2004514938.tif 000009
Ｅは、レジストまたはレジスト表面の大きい、カバーされていないまたは露光される領域内に与えられる照射量を表わし、Ｅ０はしきい値照射量（特に、レジストの現像を決める）を表わし、ｒ０は条件Ｅ・Ｉ＝Ｅ０から得られる現像速度であり、γは非直線性パラメータまたは感度パラメータであり、このパラメータはレジストまたはレジスト現像プロセスの非直線性または感度を表わす。
【００４６】
次に、実効レジスト厚さＤｅｆｆ＝ｒ０ｔを導入する。
数学的にはＩ（０）＝Ｅ０／Ｅ。
【００４７】
この方法では、通常方法で正規化されたエアリアル・イメージの光強度Ｉ（ｘ，ｙ，ｚ）が得られ、Ｉ（ｘ，ｙ，ｚ）→１が大きい露光領域に供給される。
【００４８】
次に本発明により、式３を式１に代入または置換することが提案され、その結果は以下の式になる。
2004514938.tif 000010
したがって、２次元の場合は次の式が得られる。
2004514938.tif 000011
１次元の場合の式（５）は、吸収係数が無視できるときは、「フォトグラフィの拡張集中パラメータ・モデル（Ｅｎｈａｎｃｅｄ　Ｌｕｍｐｅｄ　Ｐａｒａｍｅｔｅｒ　Ｍｏｄｅｌ　ｆｏｒ　Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）、ＳＰＩＥ、Ｖｏｌ．２１９７／５０１、１９９４」でＭａｃｋにより指定された式に簡略化される。
【００４９】
式５を拡張して、３次元の場合を含むことができる。最終的に、これは以下の式になる。
2004514938.tif 000012
【００５０】
前述のように、ｚ方向では、薄膜近似は以下の式で表わすことができる。
2004514938.tif 000013
ここでαは、考慮中のレジストの吸収係数であるかまたはシミュレーションを適用可能であり、Ｓ（ｘ，ｙ，ｚ）は次のように書ける。
2004514938.tif 000014
この場合の式（６）は、以下の式で示すことができる。
2004514938.tif 000015
【００５１】
式（９）から、限界または境界条件は、吸収係数を含む項を無視できる場合には、以下の式で得られる。
2004514938.tif 000016
ここで、ｘｅｄｇｅおよびｙｅｄｇｅはレジスト・エッジの位置である。
【００５２】
γ＞＞１と仮定すると、レジスト・プロファイルＳ（ｘ，ｙ，ｚ）を表わす式（６）は、前述のように、γが使用するフォトレジストの感度であると仮定すると、解析的に容易に解ける。レジスト上に作用する光量とレジスト深さ（レジスト表面から開始する）との間の関係を考慮することにより、γは公知の方法で表わすことができる。
【００５３】
前述の仮定γ＞＞１により、式（６）の解は以下のように表わすことができる。
2004514938.tif 000017
領域は次のようになり、
2004514938.tif 000018
特定の現像時間ｔの間に現像されるレジスト・プロファイルを表わす。式（１２）の限界条件は、Ｓ（ｘ，ｙ，ｚ）が最初のレジスト表面上で消滅するという事実にある。
【００５４】
式（１１）は式（６）の一般解である。式（７）で示される光強度Ｉ（ｘ，ｙ，ｚ）から始めると、式（１１）および（１２）は現像されるレジスト・プロファイルに対して次の式を与える。
2004514938.tif 000019
ここで、Ｆ（ｘ，ｙ）は以下の式で表わすことができる。
2004514938.tif 000020
【００５５】
さらに、ｄはレジストの厚さであり、Ｄｆｆは前述の実効レジスト厚さであり、αはレジストの吸収係数である。
【００５６】
再度述べるが、このように計算されるかまたはシミュレーションされたレジスト・プロファイルはエアリアル・イメージＩ（ｘ，ｙ）の光強度に依存する。
【００５７】
全体としては、本発明により、化学的パラメータの導入または考慮の必要なく、レジスト・プロファイルの定義または表示のための極めて簡単な解析式が得られる。提示されるプロセスは物理的デザインおよびパラメータだけを基本としており、大きい領域のレジスト・プロファイルを高速に計算できる。予測されるモデルは、化学的概念に基づくレジスト・プロファイルの従来の全体シミュレーションに比べて、２オーダー高速である。
【００５８】
ここで提供されるアルゴリズムを使用すれば、レジスト・イメージのシミュレーションは、従来方法に比べて大幅にスピードアップできる。式（６）または（９）は解析的または数値的に解くことができ、これら２つのタイプの解法は従来から使用されるモデルまたはアルゴリズムに比べて大幅に高速かつ効果的に実行される。
【００５９】
完全性の目的のために、ここではレベル・セット公式に関するいくつかの注意点を挙げる。先の式（２）について述べたように、静止レベル・セット式を公式化することは可能であり、その公式では前面Γの位置は、式（２）の結果から得られるように、Ｓ（ｘ，ｙ，ｚ）の値ｔのレベル・セットにより与えられる。時間依存レベル・セット式では、時間ｔにおける前面Γの位置は、時間ｔにおける関数ρのゼロ・レベル・セットにより与えられ、すなわちΓ（ｔ）＝｛（ｘ，ｙ）｜Δ（ｘ，ｙ，ｔ）＝０｝となる。
【００６０】
例えば前述のアルゴリズムに加えてまたはそれの代わりに使用できる本発明の代替の実施形態によれば、シミュレーションは、デザイン内に存在する階層を使用して、さらに高速にすることができる。デザインに含まれている階層を使用するには、階層ツリーをボトムから最上部リーフまではリーフの方向に適正に実行し、同時にリーフのエッジで整合性を保証することにより、使用できる。この方法では、階層レベルによっては計算時間を数オーダーの大きさで低減できる。
【００６１】
階層機能の基本的アイデアの１つは、拡張されたフラット・デザインの代わりに、階層ツリーそれ自体上で機能することである。デザインが複数の反復構造を含む場合、多くの個々の構造の代わりに、それぞれのタイプだけが格納される。それらが発生するポイントにおいて、ポインタが問題としている構造を指示する。
【００６２】
階層機能の主な問題点は、セル（またはリーフ）の境界における整合性を保証することである。次に提案されるプロセスによれば、これは、各セルを境界線で囲んだ後、現在扱っているかまたは考慮しなければならない、考慮に入れるべき物理的効果の範囲に応じて、実際データを処理することによりなされる。
【００６３】
この先行段階が有効である理由は、セル内容を計算するときに、セルの環境を考慮に入れることができるからである。境界線はその後、再度使用されない。境界線を追加することにより、セルが呼び出されたときに、それぞれの隣接セルをピックアップする。これは階層がある程度分解することを意味する。この目的のためには、階層ツリーをフラット・デザインと比較する場合、短縮度合いを定量的に決定する階層係数を導入することが有効であることが立証されている。好適には、この係数は以下の式で定義される。
2004514938.tif 000021
ここで、ｎはフラット・デザインにおけるエレメントの全数であり、ｎＳＶａｒはツリーまたはツリーのブランチの対応する数量である。ＰＨＦを１以上の値に定義することにより、先行段階を通過後にｎＳＶａｒを計算して、その後フラット処理または階層処理を実行できるかどうかを正確に決定できる。セルおよびセルの変形体（セル環境以外には、セル内容に差がない変形体）を含む修正されたツリーが形成されると、物理的効果の実際計算は、全セルの変形体を計算することにより開始できる。ＰＨＦが１より大幅に大きい場合、これの時間係数が得られる。
【００６４】
前述の、幾何的セット｛Ｇ’’｝を｛Ｇ｝または｛Ｇ’｝と比較するには、例えば、曲線外形線に沿った図形内の距離の計算および線形の定格形状との比較を必要とする。同様に、隣接間の距離を曲線外形線に沿って計算し、かつ線形の定格形状と比較する必要がある。本発明によれば、これら計算もまた、階層データセット上で実行される。この方法では、時間の計算をさらに大幅に短縮するか、または使用可能表面面積を増加できる。比較結果は好都合には、距離の実際値および定格値との関連リストに提供される。このリストは本発明におけるそれぞれの基準に従って分類され、それにより違反のすべての可能な共通原因が明らかになる。度数分布はｘ、ｙ平面にプロットされ、例えばセルまたは図形タイプ（例えば単一セル・ライン、バーおよび溝（チャネル）、またはコンタクトホール）に応じてグループ分けされる。
【００６５】
本発明によれば、ルール違反は、あるプロセス条件に対して特定変化が発生した後に、検査プロセスを繰り返して実行することにより最少にできる。この目的のために、システムは、最急傾斜法に従って、最善の改良効果を発揮するパラメータ変更を決定する。現像の第１段階では、半自動動作が実行され、ユーザーはプロセスの反復を始動させる。第２現像段階では、最適化が自動的に実行され、そのプロセスが収束するまで続く。動作停止基準は、本発明による基準範囲からユーザーが選択できる。
【００６６】
本発明によるプロセスを使用する場合、データ処理をシミュレーションする間、大きい範囲に対してデザインの階層ツリーを維持することができる。難題は、厳密な階層プロセスにおいて、すなわちセルによる操作において、セルが隣接セルを持たないかのように計算を実行することである。ただし、前述のように、物理的効果に依存して、隣接セルは処理されるセルに大きく異なる効果を与える。
【００６７】
したがって、本発明により提案される方法は、各セルの可能な異なる隣接セルを提供し、それら隣接セルを新しい階層ツリーに格納することにある。この種のセルの変形体はタイルと呼ばれる。このように、各タイルは、問題としている特定セルに関する隣接セルの影響領域の幅に相当する境界線により取り囲まれる。形成されるツリーは一般に、オリジナルのツリーより小型であるが、通常はセル境界線で停止しないという基礎となる物理的効果が確認されている場合には、階層ツリーの最も小型の明細を構成する。
【００６８】
新しく形成された階層ツリーでは、すべてのタイルは、それの物理的効果に関して個々に処理される。境界線が切断されると、デザインは検査において物理的効果のイメージで得られる。従来の解法に比較される時間節減は、第１近似として、タイルのツリーの表面の総和と展開されたデザインの表面との比率により提供される。
【００６９】
エアリアル・イメージの計算を例として述べる。最初にタイルが形成され、影響の範囲は、この場合、光学的干渉の範囲により与えられる。光散乱理論によれば、その範囲は、第１状態により予測され、例えば第２番目の最大光強度が例えば１パーセントのしきい値より小さくなると予測される。実際にはｎ・λ／Ｎａの範囲が選択され、ここでｎは約１０である。継ぎ目を含む全タイルを計算する場合、境界線を削除し、全体階層ツリーの伝播後に、完成デザインのエアリアル・イメージを得ることができる。
【００７０】
本発明によれば、シミュレーションされたイメージをオリジナル・デザインと比較して得られるルール違反のリストを使用して、結果を完全化することができる。イメージ生成、イメージ伝播およびの構造伝播の各ステップの以前のアルゴリズムは、近い条件で解析的に公式化できない。本発明によれば、この３ステップの解析的記述ができる。これらの関数を区別して、特性を改良するための解ベクトルを得ることができる。
【００７１】
第１ステップでは、ユーザーは例えば、最適化するパラメータ・セットを手動選択する機会を有する。線形最適化の既存方法と対照的に、本発明によるプロセスは、導関数が線形でない場合には相互に作用しない。相互作用する場合は、そのプロセスは、従来のプロセスまたはアルゴリズムに比べてはるかに高速の収束特性を有する。
【００７２】
第２ステップでは、最適化は自動的に発生する。このため、すべての導関数は最大ルール違反のポイントで形成され、したがって、特に大きな変化を生成するパラメータは除去される。
【００７３】
既存の検査装置、特に、説明の最初に述べた「ダイ・トウ・データベース（ｄｉｅ−ｔｏ−ｄａｔａｂａｓｅ）」検査装置は、それが意図する構造と実際イメージとの比較を実行する理由から、本発明に特に関連深いものである。ただし、本発明による装置（検査装置）は真の測定されたイメージを提供せず、計算またはシミュレーションされたイメージを提供する。したがって、イメージ生成、イメージ伝播および構造伝播の前述のステップは実際に実行する必要があり、すなわち、イメージまたは部分的イメージを測定されるイメージが計算またはシミュレーションに従って見える形式で、検査装置に提供する必要がある。例えば従来の「ダイ・トウ・データベース」検査装置におけるものと同一方法で、後続の比較を行う。前述のアルゴリズムは実際のハードウェア・モジュールとして形成され、そのモジュールでは、測定処理が計算より大幅に高速で実行されるために、モジュールの並列化は極めて重要である。最適化はソフトウェア・プログラムでの解法として扱われる。
【００７４】
このように、本発明により提案されるプロセスは前述の「ダイ・トウ・データベース」検査プロセスと類似である。ただし前述のプロセスと異なり、本発明は実際の回路またはマスクのどの不具合にも注目するのでなく、システムで発生する技術プロセスの偏差およびデザインの弱点または近接修正により変化するデザインに注目する。
【００７５】
本発明を使用することにより、特に、計算されたイメージから弱点を自動的に除去し、それらをリストアップすることは容易である。
【００７６】
本発明によれば特に、オブジェクト間の距離の測定（またはそれら距離と回路デザインとの比較）を、シミュレーションされる回路内のイメージの任意の平面上で実行できる利点があることが立証されている。これは、示されるアルゴリズムを生成する場合に、段階的プロセスの利点を有する。したがって、例えば、解析をエアリアル・イメージ、レジスト・イメージまたは潜在イメージまたはエッチングされたイメージまたは構造的イメージの平面上で解析を実行できる。
【００７７】
好適には、距離は２段階において計算される。最初は、図形の内部を調べて、幅が所定の範囲（通常、＋／−１０％）内に入るかどうかを検査する。次に図形間の距離を計算し、再度デザイン・ルールに注意を払いおよび／またはオリジナル・デザインとの比較を実行する必要がある。
【図面の簡単な説明】
【図１】
図１は例を用いて、平面図および斜視図により集積回路の詳細を示す
【図２】
図２は本発明によるプロセスの好ましい実施形態を示すフロー・チャートである。
【図３】
図３は従来の全体シミュレーションを使用するか、または本発明によるプロセスを使用して計算されたレジスト・イメージを示す。
【図４】
図４は本発明によるプロセスを使用する場合に必要な計算時間を、従来のプロセスで必要な計算時間と比較する図表であり、それぞれの場合に、計算またはシミュレーションされる領域の関数として示している。
【図１】
2004514938.tif 000026
【図２】
2004514938.tif 000027
【図３】
2004514938.tif 000028
【図４】
2004514938.tif 000029
【国際公開パンフレット】
2004514938.tif 000030
2004514938.tif 000031
2004514938.tif 000032
2004514938.tif 000033
2004514938.tif 000034
2004514938.tif 000035
2004514938.tif 000036
2004514938.tif 000037
2004514938.tif 000038
2004514938.tif 000039
2004514938.tif 000040
2004514938.tif 000041
2004514938.tif 000042
2004514938.tif 000043
2004514938.tif 000044
2004514938.tif 000045
2004514938.tif 000046
2004514938.tif 000047
2004514938.tif 000048
2004514938.tif 000049
2004514938.tif 000050
2004514938.tif 000051
2004514938.tif 000052
2004514938.tif 000053
2004514938.tif 000054
2004514938.tif 000055
2004514938.tif 000056
2004514938.tif 000057
2004514938.tif 000058
【国際公開パンフレット（コレクトバージョン）】
2004514938.tif 000059
【手続補正書】
【提出日】平成15年2月27日(2003.2.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
計算により集積回路の完全性を決定するプロセスであり、
計算によりシミュレーションされた回路のレジスト・イメージを回路のオリジナル・デザインと比較して、製造プロセスで実際に得られる回路に関する予測をし、さらにシミュレーションされた前記レジスト・イメージとデザインとの間の偏差を求めて、定格値からの差が許容値より大きいことを検出し、
前記シミュレーションされたレジスト・イメージが表面関数Ｓ（ｘ，ｙ，ｚ）を仮定して与えられ、その表面関数が、照射によりシミュレーションされるレジスト表面の均一な伝播を表わすことを特徴とする、プロセス。
【請求項２】
シミュレーションされたレジスト・イメージが以下の式、
2004514938.tif 000060
を使用して計算され、ここでのＩ（ｘ，ｙ，ｚ）はレジストのポイント（ｘ，ｙ，ｚ）においてレジストを照射するのに使用される光強度であり、
Ｉ（０）は、式Ｉ（０）＝Ｅ０／Ｅから算出できる参照光強度であり、ここでのＥはレジストの大きい露光領域における入射光量であり、またＥ０はしきい値であり、
γは現像またはレジスト・プロセスの非直線性を表わす非直線性パラメータであり、
ｒ０は式Ｄｅｆｆ＝ｒ０・ｔから算出できる係数であり、ここでのＤｅｆｆは実効レジスト厚さおよびｔは現像時間であることを特徴とする、請求項１に記載のプロセス。
【請求項３】
プロセスが、レジスト内の光強度分布がＩ（ｘ，ｙ，ｚ）＝Ｉ（ｘ，ｙ）ｅ−αｚの形式から開始されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項４】
計算でシミュレーションされるイメージがγ＞＞１と仮定して計算されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項５】
回路の計算でシミュレーションされるレジスト・イメージが、以下の式、
2004514938.tif 000061
を使用して計算されることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項６】
計算でシミュレーションされるレジスト・イメージが、以下の式、
2004514938.tif 000062
を使用して計算され、
この式では、以下の式、
2004514938.tif 000063
が成立していることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項７】
デザインを表わす階層構造化されたデータ入力セットが処理されるプロセスであって、
特に、シミュレーションされたイメージもまた階層構造形式で与えられることを特徴とする、先行する請求項のいずれかに記載のプロセス。
【請求項８】
計算にとって集積回路の完全性を決定する装置であって、
請求項１〜６のいずれかによって計算してシミュレーションされた回路のレジスト・イメージを生成し、かつ前記シミュレーションされたイメージを回路のデザインと比較する手段を有することを特徴とする装置。
【請求項９】
特に、シミュレーション・パラメータを自動的に変更する手段を有することを特徴とする請求項８に記載の装置。
【請求項１０】
プログラム・コーディング手段を有するコンピュータ・プログラムであって、
前記コンピュータ・プログラムがコンピュータまたは対応するコンピュータ・ユニット上、特に請求項８または９のいずれかによる装置上で実行される場合に、請求項１〜７の少なくとも１つの全ステップを実行する、コンピュータ・プログラム。
【請求項１１】
コンピュータ読取り可能データ・キャリアに格納されている、プログラム・コーディング手段を有するコンピュータ・プログラム・プロダクトであって、
前記コンピュータ・プログラム・プロダクトがコンピュータまたは対応する装置上、特に請求項８または９のいずれかによる装置上で実行される場合に、請求項１〜７の少なくとも１つによるプロセスを実行する、コンピュータ・プログラム・プロダクト。
【請求項１２】
先行する請求項１〜７のいずれかによるプロセスおよび／または請求項８または９のいずれかによる装置および／または請求項１０によるコンピュータ・プログラムおよび／または請求項１１によるコンピュータ・プログラム・プロダクトを利用して形成される集積回路。
【国際調査報告】
2004514938.tif 000064
2004514938.tif 000065
2004514938.tif 000066
2004514938.tif 000067