(57)【要約】電流入力端子１４Ａ、電流出力端子１４Ｂ及び共通端子１４Ｃを含むカレントミラー回路が記載される。第１の制御可能な半導体素子Ｔ１は、電流入力端子１４Ａと共通端子１４Ｃの間に配置される。第２の制御可能な半導体素子Ｔ２は、電流出力端子１４Ｂと共通端子１４Ｃの間に配置される。この制御可能な半導体素子Ｔ１，Ｔ２は、かかる制御電極を基準電圧にバイアスするためのバイアス電圧源ＶＢＩＡＳに接続される相互接続された制御電極Ｔ１Ａ，Ｔ２Ａを有する。本回路は、電流入力端子１４Ａに接続される入力１２Ａと共通端子１４Ｃに接続される出力１２Ｂとを有するトランスコンダクタンスステージ１２を更に含んでいる。制御電極Ｔ１Ａ，Ｔ２Ａは、第３の制御可能な半導体素子Ｔ３を介して、共通端子１４Ｃに接続される。バイアス電圧源ＶＢＩＡＳは、第３の制御可能な半導体素子Ｔ３の制御電極Ｔ３Ａを介して、第１及び第２の制御可能な半導体素子Ｔ１，Ｔ２の制御電極Ｔ１Ａ，Ｔ２Ａに接続される。本カレントミラー回路は、低入力電流で広い帯域幅を有し、光記録キャリアを再生するための装置におけるアプリケーションに非常に適している。
2004507955.tif 000002
【特許請求の範囲】
【請求項１】
電流入力端子、電流出力端子、共通端子、前記電流入力端子と前記共通端子の間に配置される第１の制御可能な半導体素子、前記電流出力端子と前記共通端子の間に配置される第２の制御可能な半導体素子、及び前記電流入力端子に接続される入力と前記共通端子に接続される出力とを有するトランスコンダクタンスステージを含むカレントミラー回路であって、
前記第１の制御可能な半導体素子及び前記第２の制御可能な半導体素子は、制御電極を基準電圧にバイアスするためのバイアス電圧源に接続される、相互接続される制御電極を有し、
前記制御電極は、第３の制御可能な半導体素子を介して前記共通端子に接続され、前記バイアス電圧源は、前記第３の制御可能な半導体素子の制御電極を介して、前記第１及び第２の制御可能な半導体素子の前記制御電極に接続される、
ことを特徴とするカレントミラー回路。
【請求項２】
前記相互接続される制御電極は、電流源にさらに接続される、
ことを特徴とする請求項１記載のカレントミラー回路。
【請求項３】
前記第１の制御可能な半導体素子と前記第２の制御可能な半導体素子は、領域比率１：Ｐを有する、
ことを特徴とする請求項１又は２記載のカレントミラー回路。
【請求項４】
前記第１の制御可能な半導体素子と前記第２の制御可能な半導体素子は、１からＰまでの比率による容量性の値を有する第１の容量性インピーダンスと第２の容量性インピーダンスとによりブリッジされる、
ことを特徴とする請求項３記載のカレントミラー回路。
【請求項５】
前記相互接続された制御電極は、第３の容量性インピーダンス及び第４の制御可能な半導体素子を介して基準電圧にさらに接続され、
前記第４の制御可能な半導体素子の制御電極は、前記共通の端子に接続される、
ことを特徴とする請求項１記載のカレントミラー回路。
【請求項６】
請求項１乃至５のいずれか記載の少なくとも１つのカレントミラー回路と、その電流入力端子に接続される出力を有するフォトダイオードとを備える集積回路。
【請求項７】
光記録キャリアを再生するための装置であって、
放射ビームを発生するための放射源を含むリードヘッドと、
前記光記録キャリアとの相互作用の後、前記放射ビームを１つ以上のフォトダイオードに向けるための光学システムと、
それぞれが前記１つ以上のフォトダイオードのうちの１つに接続される入力を有し、請求項１乃至５のいずれか記載のカレントミラー回路を備えるそれぞれの増幅器と、
前記増幅器により供給される信号から情報ストリームを再構築するためのチャネル復号化回路及び／又は誤り訂正回路と、
前記リードヘッドと前記光記録キャリアの間の相対的な動きを提供するための手段と、
を備える装置。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、電流入力端子、電流出力端子、共通端子、該電流入力端子と該共通端子の間に配置される第１の制御可能な半導体素子、該電流出力端子と該共通端子の間に配置される第２の制御可能な半導体素子、及び該電流入力端子に接続される入力と該共通端子に接続される出力とを有するトランスコンダクタンスステージを含むカレントミラー回路に関し、ここで、第１の制御可能な半導体素子及び第２の制御可能な半導体素子は、制御電極を基準電圧にバイアスするためのバイアス電圧源に接続される、相互接続される制御電極を有している。
【０００２】
［発明の背景］
かかるカレントミラー回路は、ＷＯ００／３１６０４号から知られている。この公知の回路では、トランスコンダクタンスステージは、第１と第２の半導体素子に対して分割される電流を生成する。これにより、入力電圧を基準電圧に近く維持することができる。これにより、広い帯域幅が得られるように、入力インピーダンスが大幅に減少されることが認識される。しかし、公知の回路では、入力インピーダンスが第１及び第２の制御可能な半導体素子の電流増幅率に比較的強く依存する。この電流増幅率は、入力電流に依存する。入力電流のソースは、有限のインピーダンスを一般に有するので、ミラー回路の帯域幅は、入力電流に依存することになる。
【０００３】
［発明の概要］
本発明の目的は、帯域幅の入力電流への依存性が低減される、開始節に従うカレントミラー回路を提供することにある。本発明によれば、カレントミラー回路は、制御電極が第３の制御可能な半導体素子を介して共通端子に接続され、バイアス電圧源が第３の制御可能な半導体素子の制御電極を介して第１及び第２の制御可能な半導体素子の制御電極に接続されていることを特徴としている。
【０００４】
小さな入力電流では、第１及び第２の制御可能な半導体素子の電流増幅率は、大幅に減少する。これは、比較的大きな電流がこれら半導体素子の制御電極を介して流れるという作用を有する。本発明のカレントミラー回路では、制御電極を介して共通端子への電流が流れ、第３の制御可能な半導体素子を介して戻る。これにより、この作用が補償される。結果として、入力インピーダンス、及びこれによる帯域幅は、入力電流により依存しなくなる。
【０００５】
好適な実施の形態では、相互接続された制御電極は、電流源に更に接続される。この電流源は、同時に第３の制御可能な半導体素子をバイアスするための役割、及びトランスコンダクタンスステージの構成素子をバイアスするための役割を果たす場合がある。
更なる好適な実施の形態では、第１の制御可能な半導体素子と第２の制御可能な半導体素子は、領域比率１：Ｐを有することを特徴としている。このようにして、本回路は、電流増幅器として動作する。
【０００６】
なお、更なる好適な実施の形態では、第１の制御可能な半導体素子と第２の制御可能な半導体素子は、１からＰまでの比率による容量性の値を有する第１の容量性インピーダンスと第２の容量性インピーダンスによりブリッジされることを特徴としている。この手段は、帯域幅を更に向上させる。
【０００７】
トランスコンダクタンスステージにより発生される高周波成分は、それらの容量性の値の比率により決定される比率において、第１の容量性インピーダンスと第２の容量性インピーダンスを通して分割される。容量性の値は、制御可能な半導体素子の領域比率に対応するので、フラットな増幅率−周波数特性が広い周波数レンジにわたり得られる。
【０００８】
本発明の別の好適な実施の形態は、相互接続された制御電極が第３の容量性インピーダンス、及び第４の制御可能な半導体素子を介して、基準電圧に更に接続され、第４の制御可能な半導体素子の制御電極が共通の端子に接続されることを特徴としている。本発明の回路では、共通の端子は、比較的大きな電圧変動を示す。これらは、浮遊キャパシタを介して損失を生じさせる。第３の容量性素子及び第４の制御可能な半導体素子により形成される補助回路では、これらの損失が補償され、その結果として帯域幅がなお更に改善されることが達成される。
【０００９】
本発明による集積回路は、本発明による少なくとも１つのカレントミラー回路と、その電流入力端子に接続された出力を有するフォトダイオードを備えている。集積されたフォトダイオードは、ディスクリートなフォトダイオードと比較して、比較的小さな容量値を有し、これは帯域幅に好ましい。
かかる集積回路は、ＡＮＮＥＸ：“Ｈｉｇｈ− Ｂａｎｄｗｉｄｔｈ Ｌｏｗ−Ｃａｐａｃｉｔａｎｃｅ Ｉｎｔｅｇｒａｔｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅｓ ｆｏｒ Ｏｐｔｉｃａｌ Ｓｔｏｒａｇｅ”により詳細に記載されている。
【００１０】
［発明の実施の形態］
図１は、フォトダイオードＡ，．．．，Ｄを備える集積回路を示す回路図である。フォトダイオードＡ，．．．，Ｄは、カレント プリアンプ１Ａ，．．．，１Ｄに接続されており、フォトダイオードＦ及びＧは、トランスインピーダンス増幅器３Ｆ及び３Ｇにそれぞれ接続されている。
【００１１】
カレントプリアンプ１Ａ，．．．，１Ｄは、それぞれのトランスインピーダンス増幅器２Ａ，．．．，２Ｄに接続される第１の出力をそれぞれ有している。カレントプリアンプは１Ａ，．．．，１Ｄは、第２の出力をそれぞれ有している。この第２の出力は、相互に接続されて、更なるトランスインピーダンス増幅器の入力に接続されている。
【００１２】
図２には、カレントプリアンプのうちの１つが詳細に示されている。この電流増幅器は、カレントミラー１４，１８，２２及び２６のカスケード接続を備えており、ダイオードＡにより供給される信号を増幅する。電流増幅器は、フォトダイオードＡに接続される電流入力端子１４Ａ、電流出力端子１４Ｂ、及び共通端子１４Ｃを含むカレントミラー回路１４を備えている。
【００１３】
トランスコンダクタンスステージ１２は、電流入力端子１４Ａに接続される入力１２Ａ、共通端子１４Ｃに接続される出力１２Ｂを有している。トランスコンダクタンスステージは、基準電圧源１０に接続される更なる入力１２Ｃを有している。同様に、カレントミラー回路１８及び２２は、トランスコンダクタンスステージ１６及び２０に接続されている。
【００１４】
また、カレントミラー回路２６は、トランスコンダクタンスステージ２４に接続されている。この場合、トランスコンダクタンスステージ２４の出力は、このカレントミラー回路の一部を形成している制御可能な半導体素子２６Ａ，２６Ｂの相互に接続された制御電極に接続される。
【００１５】
図３は、本発明によるカレントミラーステージ１４の実施の形態を示している。カレントミラー回路は、電流入力端子１４Ａ、電流出力端子１４Ｂ及び共通端子１４Ｃを含んでいる。電流入力端子１４Ａは、フォトダイオードＡに接続されており、フォトダイオードＡは、信号電流源Ｓｐｈ及び寄生容量Ｃｐｈの形式で表されている。電流出力端子１４Ｂは、負荷Ｚｉ２に接続されている。
【００１６】
第１の制御可能な半導体素子Ｔ１は、電流入力端子１４Ａと共通入力端子１４Ｃの間に配置されている。第２の制御可能な半導体素子Ｔ２は、電流出力端子１４Ｂと共通端子１４Ｃの間に配置されている。これら半導体素子Ｔ１，Ｔ２は、減衰抵抗Ｒ２，Ｒ３を介して、共通端子に接続される。
【００１７】
制御可能な半導体素子Ｔ１，Ｔ２は、相互に接続された制御電極Ｔ１Ａ，Ｔ２Ａを有している。また、この制御電極Ｔ１Ａ，Ｔ２Ａは、かかる制御電極を基準電圧にバイアスするためのバイアス電圧源ＶＢＩＡＳに接続される。
本回路は、電流入力端子１４Ａに接続された入力１２Ａと共通端子１４Ｃに接続された出力１２Ｂとを有するトランスコンダクタンスステージ１２を更に含んでいる。
【００１８】
本発明による回路は、相互接続された制御電極Ｔ１Ａ，Ｔ２Ａが、第３の制御可能な半導体素子Ｔ３を介して共通端子に接続される点、及びバイアス電圧源ＶＢＩＡＳが、第３の制御可能な半導体素子Ｔ３の制御電極Ｔ３Ａを介してこれら制御電極Ｔ１Ａ，Ｔ２Ａに接続される点、により特徴付けられる。この相互接続された制御電極Ｔ１Ａ，Ｔ２Ａは、電流源ＳＩに更に接続される。
【００１９】
図示される実施の形態では、トランスコンダクタンスステージ１２は、第５の制御可能な半導体素子Ｔ５を備えており、出力１２ＢとグランドＧＮＤの間に配置されている。第５の制御可能な半導体素子Ｔ５は、制御電極を有しており、この制御電極は、更なる制御可能な半導体素子Ｍ０と抵抗性インピーダンスＲ１との直列接続共通ノード１２Ｄに接続される。電流源ＳＩは、第３及び第５の制御可能な半導体素子Ｔ３，Ｔ５の両者をバイアスする。
【００２０】
図３に示される回路は、以下のように動作する。フォトダイオードが電流Ｉｐｈをカレントミラー回路の電流入力端子１４Ａに供給する場合、トランスコンダクタンスステージ１２は、電流入力端子１４Ａを介しての電流Ｉｉ１が、フォトダイオードＡにより供給される電流Ｉｐｈに等しくなるように、カレントミラー回路の共通端子１４Ｃから電流Ｉｃを取り出す。
【００２１】
半導体素子Ｔ１，Ｔ２により構成されるカレントミラー回路の動作は、電流Ｉｏ１が第２の制御可能な半導体素子Ｔ２により伝送されるという作用を有する。電流は、Ｐを制御可能な半導体素子Ｔ１，Ｔ２の領域比率として、比率Ｉｏ１：Ｉｉ１＝Ｐを有する。同時に、制御可能な半導体素子Ｔ１，Ｔ２の制御電極Ｔ１Ａ，Ｔ２Ａは、Ｉｉ１＝αＩｂ１及びＩｏ１＝αＩｂ２であるように電流Ｉｂ１，Ｉｂ２をそれぞれ導通する。
【００２２】
第３の制御可能な半導体素子Ｔ３は、電流源によりバイアスされているので、信号電流Ｉｂ１＋Ｉｂ２は、該半導体素子Ｔ３の主要な電流経路を介して、共通端子１２Ｂから実質的に導通する。したがって、これら信号電流Ｉｂ１，Ｉｂ２は、トランスコンダクタンスステージ１２により取り出された電流Ｉｃに実質的に寄与しない。したがって、電流ＩｃはＩｉ１（１＋Ｐ）となる。トランスコンダクタンスステージが増幅率ｇｍを有する場合、入力抵抗は（１＋Ｐ）／ｇｍとなる。（１＋Ｐ）／ｇｍは、制御可能な半導体素子Ｔ１，Ｔ２の電流増幅率に独立である。
【００２３】
本発明のような制御可能な半導体素子Ｔ３を含まない公知の回路では、入力抵抗は（１＋Ｐ）（１＋１／α）ｇｍとなる。
したがって、公知の回路では、入力抵抗が制御可能な半導体素子の増幅率αに依存する。これは、更にそれら素子により導通される電流に依存する。小さな入力電流では、増幅率αが減少し、その結果として、入力抵抗が増加する。これにより、高周波領域での信号の損失が増加する。本発明の回路では、この現象は、実質的に消滅される。
【００２４】
図４は、本発明による第２実施の形態によるカレントミラー回路を示している。図４では、同じ参照符号を有する素子は同じ素子である。本実施の形態では、第１の制御可能な半導体素子Ｔ１及び第２の制御可能な半導体素子Ｔ２は、１からＰまでの比率による容量性の値を有する第１の容量性インピーダンスＣ１及び第２の容量性インピーダンスＣ２によりブリッジされる。
【００２５】
第１の容量性のインピーダンスＣ１、及び第２の容量性のインピーダンスＣ２は、信号電流Ｉｃ１及びＩｃ２をそれぞれ導通する。この信号電流Ｉｃ１及びＩｃ２は、比率Ｉｃ２／Ｉｃ１＝Ｐを有する。したがって、容量性インピーダンスＣ１，Ｃ２は、制御可能な半導体素子と同じ比率で、電流入力端子１４Ａ及び電流出力端子１４Ｂを介して通過する電流に寄与する。カレントミラーの入力信号の周波数が増加するにつれて、及び制御可能な半導体素子Ｔ１，Ｔ２の増幅率が減少するにつれて、容量性インピーダンスＣ１，Ｃ２は、半導体素子Ｔ１，Ｔ２の機能に徐々に取って代わる。
【００２６】
図５は、本発明によるカレントミラーの第３実施の形態を示している。図４と同じ参照符号を有する図５の構成要素は、同じ構成要素である。図示される実施の形態では、相互接続される制御電極Ｔ１Ａ，Ｔ２Ａは、第３の容量性のインピーダンスＣ３、及び第４の制御可能な半導体素子Ｔ４を介して基準電圧ＧＮＤに更に接続される。第４の制御可能な半導体素子Ｔ４の制御電極Ｔ４Ａは、共通端子１４Ｃに接続される。
【００２７】
図５に例示されているように、損失Ｉｐは、寄生容量Ｃｐにより引き起こされる場合がある。しかし、本発明の実施の形態におけるように、寄生容量Ｃｐ、バイアス電圧源、半導体素子Ｔ３のベースエミッタ トランジション、寄生容量Ｃ及び半導体素子Ｔ４のエミッタベース トランジションは閉ループを形成し、電圧の総和は０となる筈である。これより、容量Ｃ３が寄生容量Ｃｐに等しくなるように選択される場合、寄生の電流Ｉｐが完全に補償される。
【００２８】
図６は、光記録キャリア３０を再生するための装置を示している。本装置は、放射ビーム４２を発生するためのリードヘッド４０を備えている。リードヘッド４０は、記録キャリア３０とのインタラクションの後、１つ以上のフォトダイオードにビームを向ける光学システム４３を備えている。
【００２９】
また、リードヘッド４０は、それぞれの増幅器を有する信号処理回路を備えている。該増幅器は、たとえば、図３，４及び５に示された実施の形態のうちの１つに従う、本発明によるカレントミラー回路を備えている。カレントミラー回路は、フォトダイオードのうちの１つに接続された入力をそれぞれ有している。
【００３０】
図示される実施の形態では、フォトダイオード及び増幅器は、図１に示されるようなＩＣ４５で互いに集積される。信号処理回路の信号出力は、信号処理回路により供給される信号Ｓｏｕｔから情報ストリームＳｉｎｆｏを再構築するための、チャネル復号化回路及び／又は誤り訂正回路５０に接続されている。
【００３１】
本装置には、リードヘッド４０と記録キャリア３０の間の相対的な動きを提供するための手段６１，６２が設けられている。図示される実施の形態では、手段６１は、記録キャリアを回転させ、手段６２は、リードヘッドの半径方向の動きについて提供する。さもなければ、手段６１，６２は、たとえば、リードヘッド４０と記録キャリアのそれぞれを互いに直交する方向に移動するためのリニアモータである場合がある。
【００３２】
本発明の保護の範囲は、発明の実施の形態で記載された実施の形態に限定されないことを述べておく。実施の形態では、主にバイポーラトランジスタが示されている。しかし、バイポーラトランジスタの代わりに、ＭＯＳＦＥＴトランジスタを使用することもできる。この場合、ユニポーラトランジスタのゲート、ソース及びドレインは、それぞれバイポーラトランジスタのベース、エミッタ及びコレクタにそれぞれ置き換わる。共通端子１４Ｃと追加の出力端子１４Ｂの間にトランジスタＴ２のコピーを設けることにより、複数の出力が可能である。本発明の保護の範囲は、特許請求の範囲の参照符号により限定されない。単語「備える」は、特許請求の範囲に列挙された以外の他の構成要素を排除するものではない。構成要素に先行する単語“ａ”は、複数のそれら構成要素を排除するものではない。本発明の一部を形成する手段は、専用ハードウェア、又はプログラムされた汎用プロセッサの構成で共に実現される場合がある。本発明は、それぞれの新しい機能及び機能の組合せにおいて存在する。
【図面の簡単な説明】
【図１】
本発明により実現されるフォトダイオードＡ，．．．，Ｄを備える集積回路を示す回路図である。
【図２】
本発明により実現されるカレントプリアンプのうちの１つが詳細に示されている。
【図３】
本発明の実施の形態によるカレントミラーステージを示す図である。
【図４】
本発明の第２実施の形態によるカレントミラー回路を示す図である。
【図５】
本発明の第３実施の形態によるカレントミラー回路を示す図である。
【図１】
2004507955.tif 000003
【図２】
2004507955.tif 000004
【国際公開パンフレット】
2004507955.tif 000005
2004507955.tif 000006
2004507955.tif 000007
2004507955.tif 000008
2004507955.tif 000009
2004507955.tif 000010
2004507955.tif 000011
2004507955.tif 000012
2004507955.tif 000013
2004507955.tif 000014
2004507955.tif 000015
2004507955.tif 000016
【国際調査報告】
2004507955.tif 000017
2004507955.tif 000018