(57)【要約】スイッチモード電力コンバータ内の一次側スイッチおよび同期整流器に適切な遅延を生じさせるための駆動トランスおよび関連する回路を提供する。この回路では、駆動トランスの巻線の漏れインダクタンスと一次側スイッチ（ＭＯＳＦＥＴ）の入力容量を利用して必要な遅延を実現する。このような遅延を引き起こすのに別の回路を必要としないため、信頼性が高い。実施例ではさらに、二次側に配置された制御およびフィードバック回路であっても二次側で感知された条件から一次側巻線をディセーブルまたはイネーブルする手段を開示する。
2004521588.tif 000002
【特許請求の範囲】
【請求項１】
入力源からの入力電圧を負荷に供給する出力電圧に変換するスイッチモード電力コンバータであって、
一次巻線と、分割された第１と第２の二次巻線を持つ電源絶縁トランスと、
前記電源トランスの前記一次巻線に接続され、それぞれ入力電圧を交互に前記電源絶縁トランスの前記一次巻線に供給し前記一次巻線内に実質的に対称的な電流を発生させる２つの制御端子を備える少なくとも第１および第２の一次側制御可能電源スイッチを備えた一次側コンバータ回路と、
前記一次側コンバータ回路から完全に絶縁され、第１および第２の同期整流器を備え、前記同期整流器は個別にスイッチング可能であり、それぞれ前記第１および第２の二次巻線の各１つと負荷の間に接続されている全波二次側コンバータ回路と、
前記第１および第２の一次側制御可能電源スイッチの導通を制御する少なくとも第１および第２の一次側スイッチ制御回路と、
前記それぞれの第１および第２の同期整流器の導通を制御する同期整流器制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期比整流器の導通を制御するため２つの出力の実質的に対称的な波形が約１８０度変位しているスイッチ導通制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期整流器の導通間に必要な遅延を設定し、さらに前記一次側制御可能電源スイッチおよび前記第１および第２の同期整流器を制御するための電力を供給するために使用され、前記一次側スイッチ制御回路と前記同期整流器制御回路との絶縁を行う駆動トランスであって、
前記スイッチ導通制御回路に接続された第１の駆動トランス巻線と、
前記第１の一次側スイッチ制御回路に接続され、前記第１の一次側制御可能電源スイッチの導通を制御する第２の駆動トランス巻線を備える駆動トランスとを備える電力コンバータ。
【請求項２】
さらに、
前記第２の一次側スイッチ制御回路に接続され、前記第２の一次側制御可能電源スイッチの導通を制御する第３の駆動トランス巻線と、
前記同期整流器制御回路に接続されている第４の駆動トランス巻線とを備える請求項１に記載の電力コンバータ。
【請求項３】
前記スイッチ導通制御回路が前記入力電圧の一端にも接続されている請求項１に記載の電力コンバータ。
【請求項４】
前記第２および前記第３の駆動トランス巻線がさらに前記駆動トランス巻線と関連する漏れインダクタンスを持ち、前記一次側制御可能電源スイッチのターンオン時に最適な遅延が得られるように前記漏れインダクタンスが慎重に選択され、設計されている請求項２に記載の電力コンバータ。
【請求項５】
前記それぞれの一次側スイッチ制御回路がさらに、
前記一次側制御可能電源スイッチの制御端子間に接続され、ほとんど等しい導通時間の場合に前記一次側制御可能電源スイッチの短絡を防止できる十分な速さで前記一次側制御可能電源スイッチを効果的に制御しターンオフを行うように構成されている少なくとも１つの制御可能スイッチと、
前記一次側制御可能電源スイッチの制御およびターンオンを行い、前記制御可能スイッチの制御およびターンオンを行うように構成されているダイオードとを備える請求項１に記載の電力コンバータ。
【請求項６】
前記少なくとも１つの制御可能スイッチを物理的に前記第１および第２の一次側制御可能電源スイッチの近くに配置して、前記一次側制御可能電源スイッチのターンオフ機能を高める請求項５に記載の電力コンバータ。
【請求項７】
前記それぞれの同期整流器制御回路がさらに、
前記第４のトランス巻線の漏れインダクタンスが前記同期整流器のターンオフの遅延に悪影響を及ぼさないような比較的小さな入力容量を持つ前記それぞれの同期整流器の導通を制御する少なくとも１つの２入力ロジック回路であって、その第１の入力が前記同期整流器制御回路に接続されている前記駆動トランス巻線の一端に接続され、その第２の入力が対応する同期整流器に接続され、前記同期整流器間の電圧が所定の値まで降下する前に前記同期整流器のターンオンの発生を防止する２入力ロジック回路と、
前記同期整流器の最適なターンオンを行い、最小の遅延で前記同期整流器の最適なターンオフを行う前記それぞれの同期整流器に接続されているドライバ回路とを備える請求項２に記載の電力コンバータ。
【請求項８】
前記２入力ロジック回路が前記２つの入力のそれぞれに保護ダイオードを備え、前記２入力ロジック回路のそれぞれの前記入力間に印加される電源電圧よりも高い負または正の電圧を供給する請求項７に記載の電力コンバータ。
【請求項９】
前記２入力ロジック回路はさらに前記２つの入力のそれぞれに入れた直列抵抗器を備え、電源電圧よりも高い負または正の電圧が前記２入力ロジック回路のそれぞれの前記入力間に印加される場合には必ず前記保護ダイオード内の電流を制限するようにする請求項８に記載の電力コンバータ。
【請求項１０】
前記スイッチ導通制御回路が前記電源絶縁トランスの前記出力を基準とし、それにより、前記同期整流器制御回路に接続されている前記第４の駆動トランス巻線と２つの出力が約１８０度変位している前記スイッチ導通制御回路に接続されている前記第１の駆動トランス巻線を組み合わせて、前記駆動トランス内の１つの巻線をなくすことができる請求項２に記載の電力コンバータ。
【請求項１１】
前記スイッチ導通制御回路が前記同期整流器制御回路に接続されている請求項１０に記載の電力コンバータ。
【請求項１２】
さらに出力側で感知された状態から入力側、また出力側で電力コンバータをディセーブルする手段を備える請求項３に記載の電力コンバータ。
【請求項１３】
さらに出力側で感知された状態から入力側で電力コンバータをイネーブルする手段を備える請求項３に記載の電力コンバータ。
【請求項１４】
さらに前記スイッチモード電力コンバータの入力側で感知された状態への応答として前記スイッチモード電力コンバータの出力側からスイッチモード電力コンバータをディセーブルする手段を備える請求項１１に記載の電力コンバータ。
【請求項１５】
入力源からの入力電圧を負荷に供給する出力電圧に変換するスイッチモード電力コンバータであって、
一次巻線と二次巻線を持つ電源絶縁トランスと、
前記電源トランスの前記一次巻線に接続され、それぞれ入力電圧を交互に前記電源絶縁トランスの前記一次巻線に供給し前記一次巻線内に実質的に対称的な電流を発生させる２つの制御端子を備える少なくとも第１および第２の一次側制御可能電源スイッチを備えた一次側コンバータ回路と、
前記一次側コンバータ回路から完全に絶縁され、第１および第２の同期整流器を備え、前記同期整流器は個別にスイッチング可能であり、それぞれ前記第２の二次巻線の各端と負荷の間に接続されている全波二次側コンバータ回路と、
前記第１および第２の一次側制御可能電源スイッチの導通を制御する少なくとも第１および第２の一次側スイッチ制御回路と、
前記それぞれの第１および第２の同期整流器の導通を制御する同期整流器制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期比整流器の導通を制御するため２つの出力の実質的に対称的な波形が約１８０度変位しているスイッチ導通制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期整流器の導通間に必要な遅延を設定し、さらに前記一次側制御可能電源スイッチおよび前記第１および第２の同期整流器を制御するための電力を供給するために使用され、前記一次側スイッチ制御回路と前記同期整流器制御回路との絶縁を行う駆動トランスであって、
前記スイッチ導通制御回路に接続された第１の駆動トランス巻線と、
前記第１の一次側スイッチ制御回路に接続され、前記第１の一次側制御可能電源スイッチの導通を制御する第２の駆動トランス巻線を備える駆動トランスとを備える電力コンバータ。
【請求項１６】
さらに、
前記第２の一次側スイッチ制御回路に接続され、前記第２の一次側制御可能電源スイッチの導通を制御する第３の駆動トランス巻線と、
前記同期整流器制御回路に接続されている第４の駆動トランス巻線とを備える請求項１５に記載の電力コンバータ。
【請求項１７】
前記スイッチ導通制御回路が前記入力電圧の一端にも接続されている請求項１５に記載の電力コンバータ。
【請求項１８】
前記第２および前記第３の駆動トランス巻線がさらに前記駆動トランス巻線と関連する漏れインダクタンスを持ち、前記一次側制御可能電源スイッチのターンオン時に最適な遅延が得られるように前記漏れインダクタンスが慎重に選択され、設計されている請求項１６に記載の電力コンバータ。
【請求項１９】
前記それぞれの一次側スイッチ制御回路がさらに、
前記一次側制御可能電源スイッチの制御端子間に接続され、ほとんど等しい導通時間の場合に前記一次側制御可能電源スイッチの短絡を防止できる十分な速さで前記一次側制御可能電源スイッチを効果的に制御しターンオフを行うように構成されている少なくとも１つの制御可能スイッチと、
前記一次側制御可能電源スイッチの制御およびターンオンを行い、前記制御可能スイッチの制御およびターンオンを行うように構成されているダイオードとを備える請求項１５に記載の電力コンバータ。
【請求項２０】
前記少なくとも１つの制御可能スイッチを物理的に前記第１および第２の一次側制御可能電源スイッチの近くに配置して、前記一次側制御可能電源スイッチのターンオフ機能を高める請求項１９に記載の電力コンバータ。
【請求項２１】
前記それぞれの同期整流器制御回路がさらに、
前記第４のトランス巻線の漏れインダクタンスが前記同期整流器のターンオフの遅延に悪影響を及ぼさないような比較的小さな入力容量を持つ前記それぞれの同期整流器の導通を制御する少なくとも１つの２入力ロジック回路であって、その第１の入力が前記同期整流器制御回路に接続されている前記駆動トランス巻線の一端に接続され、その第２の入力が対応する同期整流器に接続され、前記同期整流器間の電圧が所定の値まで降下する前に前記同期整流器のターンオンの発生を防止する２入力ロジック回路と、
前記同期整流器の最適なターンオンを行い、最小の遅延で前記同期整流器の最適なターンオフを行う前記それぞれの同期整流器に接続されているドライバ回路とを備える請求項１６に記載の電力コンバータ。
【請求項２２】
前記２入力ロジック回路が前記２つの入力のそれぞれに保護ダイオードを備え、前記２入力ロジック回路のそれぞれの前記入力間に印加される電源電圧よりも高い負または正の電圧を供給する請求項２１に記載の電力コンバータ。
【請求項２３】
前記２入力ロジック回路はさらに前記２つの入力のそれぞれに入れた直列抵抗器を備え、電源電圧よりも高い負または正の電圧が前記２入力ロジック回路のそれぞれの前記入力間に印加される場合には必ず前記保護ダイオード内の電流を制限するようにする請求項２２に記載の電力コンバータ。
【請求項２４】
前記スイッチ導通制御回路が前記電源絶縁トランスの前記出力を基準とし、それにより、前記同期整流器制御回路に接続されている前記第４の駆動トランス巻線と２つの出力が約１８０度変位している前記スイッチ導通制御回路に接続されている前記第１の駆動トランス巻線を組み合わせて、前記駆動トランス内の１つの巻線をなくすことができる請求項１６に記載の電力コンバータ。
【請求項２５】
前記スイッチ導通制御回路が前記同期整流器制御回路に接続されている請求項２４に記載の電力コンバータ。
【請求項２６】
さらに出力側で感知された状態から入力側、また出力側で電力コンバータをディセーブルする手段を備える請求項１７に記載の電力コンバータ。
【請求項２７】
さらに出力側で感知された状態から入力側で電力コンバータをイネーブルする手段を備える請求項１７に記載の電力コンバータ。
【請求項２８】
さらに前記スイッチモード電力コンバータの入力側で感知された状態への応答として前記スイッチモード電力コンバータの出力側からスイッチモード電力コンバータをディセーブルする手段を備える請求項２５に記載の電力コンバータ。
【請求項２９】
一次巻線を持つ電源絶縁トランス、駆動トランス、一次側制御可能電源スイッチ、同期整流器、および制御可能スイッチを備える回路を使用して入力電源からの入力電圧を負荷に供給する出力電圧に変換する方法であって、
電源絶縁トランスを使用して電力を一方の形式から他方の形式に変換する工程と、
出力電圧から入力電力を絶縁する工程と、
一次側制御可能電源スイッチの導通を交互に切り換えて入力電圧を前記電源絶縁トランスの前記一次巻線に交互に供給し入力から出力にエネルギーを伝達する工程と、
同期整流器の導通を交互に切り換えてＤＣ出力電圧を整流し供給する工程と、
電力を前記一次側制御可能電源スイッチと前記同期整流器に供給する工程と、
前記一次側制御可能スイッチのオン、オフを繰り返し行う工程と、
前記駆動トランスの巻線と関連する漏れインダクタンスおよび一次側制御可能電源スイッチの入力容量を使用して前記一次側制御可能電源スイッチのターンオンを遅延させる工程と、
前記同期整流器間で感知された電圧が所定の値に降下するまで前記同期整流器のターンオンを遅延させる工程と、
前記制御可能スイッチのスイッチング遅延が関連する駆動トランス巻線の漏れインダクタンスの影響を受けないように前記一次側制御可能電源スイッチのターンオフの遅延を最小にし、それにより駆動トランス巻線に接続されている前記一次側制御可能電源スイッチのターンオフを高速にする工程と、
スイッチング遅延が前記同期整流器制御回路に接続されている関連する駆動トランス巻線の漏れインダクタンスの影響を受けないように前記同期整流器のターンオフの遅延を最小にする工程とを含む方法。
【請求項３０】
さらにスイッチ導通制御回路を使用して前記駆動トランスおよび関連回路に電力を供給し制御する工程を含む請求項２９に記載の方法。
【請求項３１】
さらに駆動トランスおよび電力コンバータの入力を基準としているスイッチ導通制御回路を備えるスイッチモード電力コンバータを電力コンバータの出力で感知された状態からディセーブルする方法であって、
電力コンバータの出力で電力コンバータをディセーブルする必要がある状態を感知する工程と、
電力コンバータの出力側を基準とする回路に接続されている駆動トランス巻線を短絡する工程と、
電力コンバータの入力側に接続されている前記スイッチ導通制御回路に接続されている駆動トランス巻線間の過剰電流を検出する工程と、
スイッチ導通制御回路をディセーブルする信号を送信し、コンバータをディセーブルする工程とを含む方法。
【請求項３２】
駆動トランスおよび電力コンバータの出力を基準としているスイッチ導通制御回路を備えるスイッチモード電力コンバータを電力コンバータの入力で感知された状態からディセーブルする方法であって、
電力コンバータの入力で電力コンバータをディセーブル必要がある状態を感知する工程と、
電力コンバータの入力側を基準とする回路に接続されている駆動トランス巻線を短絡する工程と、
電力コンバータの出力側に接続されているスイッチ導通制御回路に接続されている駆動トランス巻線間の過剰電流を検出する工程と、
スイッチ導通制御回路をディセーブルする信号を送信し、コンバータをディセーブルする工程とを含む方法。
【請求項３３】
スイッチモード電力コンバータ内のスイッチ制御回路に電力を供給するために使用され、複数の一次側制御可能スイッチに接続されその導通を制御する少なくとも１つの一次側スイッチ制御回路に電力を供給する少なくとも１つの駆動トランス巻線を備え、前記少なくとも１つのトランス巻線の関連する漏れインダクタンスが前記一次側スイッチのターンオンの遅延が最適なものとなるように慎重に選択され設計されている、駆動トランスおよび関連回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、スイッチモード電力コンバータに関するものであり、より具体的には、絶縁機能を備え同期整流機能を用いたトポロジで高い性能を持つイネーブル機能を備えた単純な駆動回路を提供する。
【背景技術】
【０００２】
スイッチモード電力コンバータは、インダクタ、トランス、またはキャパシタ、または何らかの組み合わせをエネルギー貯蔵要素として使用し、入力源から出力負荷へ離散パルスで伝達する回路である。回路の負荷限界内に定電圧を維持するため他の回路を追加する。入力電圧に関して出力電圧をステップアップ（ブースト）、ステップダウン（バック）、または反転するように基本回路を構成することができる。トランスを使用することで、出力電圧を入力電圧から電気的に絶縁することができる。
【０００３】
スイッチモード・コンバータは過去１５年の間にごくわずかしか変わっておらず、ほとんどショットキー・ダイオードを使用して出力を整流している。しかし、業界ではＤＣ／ＤＣ電源設計者に対して、デジタル回路に必要な電圧をさらに引き下げ、周波数を高めるという新しい課題を突きつけている。整流にショットキー・ダイオードを使用したコンバータでは出力電圧に関して大きな順電圧降下が発生するため、その効率は一般に比較的低い。効率が低ければ、熱の散逸が大きくなるため、ヒート・シンクを使用してこれを除去する必要があるが、スペースを取る。このショットキー・ダイオードをＭＯＳＦＥＴトランジスタで実際に実現されている「同期整流器」で置き換えることにより、コンバータの効率が劇的に向上した。
【０００４】
同期整流器は、新しいものではないが、以前には主にオン抵抗が高いせいで高価すぎ受け入れられることはなかった。しかし、コストが下がり、性能が向上するにつれ、同期整流器はたちまち、特に低電圧コンバータ用の有望なコンポーネントとなった。
【０００５】
さまざまなコンバータ・トポロジで自己駆動同期整流器を使用することは非常に魅力的かつポピュラーであるが、それは駆動信号の間に絶縁を追加する必要がないからである。簡素化という利点がある。しかし、同期整流器と一次側スイッチの間に短絡が生じるだけでなく、同期整流に使用されるＭＯＳＦＥＴの寄生アンチパラレル・ダイオードの逆回復電流も生じるという欠点がある。これらの貫通電流を最小限に抑えるために、通常、インダクタンス（または可飽和インダクタ）が同期整流器と直列に入れられる。これは、スイッチング周波数が例えば１００ｋＨｚ〜２００ｋＨｚと低い場合の解決方法であるが、スイッチング周波数が高くなると（２００ｋＨｚ以上）ふさわしくない。特にスイッチング周波数が３００〜４００ｋＨｚだと、これは最適な解決方法とはいえない。これは、同期整流器と直列に入れられているインダクタンスが大きいと、二次電流のｄｉ／ｄｔが低速になることにより電源トランスの二次側の実効デューティ・サイクルが低下するためである。その結果、電源トランスに大きな電圧ヘッドルームが必要になるが、これは実効巻数比が小さくなり、付随して効率が低下することを意味する。自己駆動同期整流が高いスイッチング周波数に適していないもう１つの理由は、同期整流器（ＭＯＳＦＥＴ）のボディ・ダイオード内の逆回復電流の発生と、一次側スイッチ（通常はＭＯＳＦＥＴ）内のターンオン電流の増大による潜在的損失である。
【０００６】
以前の改良では、メイン・スイッチの駆動信号（一次側）と同期整流器（二次側）との駆動信号間のタイミングが適切に制御されている同期整流器に直接駆動を使用している。したがって、この解決方法では、スイッチング周波数が高い場合であっても同期整流器の動作を非常に効率的なものとすることができる。直接駆動同期整流器の他の利点として、さらに、駆動電圧（ゲート−ソース間）が一定であり、入力電圧に関係せず、このため広い入力電圧範囲にわたって効率を高められるという点が挙げられる。
【０００７】
上記の従来技術の一実施例は、米国特許第５９０７４８１号に記載されている。ただし、本特許出願の発明では、一次側スイッチ用のドライバの信号のみを規定しており、駆動波形を遅延する追加ロジック（Ｒ−Ｃ−Ｄネットワークとロジック・ゲート）を使用している。‘４８１装置では、ロジック信号用の絶縁駆動トランスを一次側スイッチの動作の制御にしか使用していない。一次側スイッチへの電力供給に駆動トランスを使用せず、むしろ別の回路を使用して電力を供給し、遅延を生じさせる。
【０００８】
短絡（ショートを引き起こす同時導通）を避けるため一次側スイッチの駆動信号と二次側スイッチ（同期整流器）の駆動信号の間に遅延を設定する必要がある。電力コンバータが低いスイッチング周波数（例えば、１００ｋＨｚ）で動作している場合、スイッチング期間に関する短絡が発生する期間の割合が小さい（通常、約４０ｎｓ／１０μｓ）ためスイッチの短絡は許容できる。また、低い周波数で動作する設計のトランスであれば、漏れインダクタンスが大きくなり、短絡電流が減少する。スイッチング周波数が高い場合（１００ｋＨｚ超）、短絡比はさらに許容できないものとなる（５００ｋＨｚスイッチング周波数に対して約４０ｎｓ／２μｓ）。また、スイッチング周波数が高い場合、効率を高めるためには、トランス内の漏れインダクタンスだけでなく電力段全体の漏れインダクタンスも最小限に抑えなければならない。したがって、短絡時間による電流が無視できないくらいの大きさになり、コンバータ全体の効率が低下し、電力コンポーネントの発熱が著しく増大する可能性がある。
【特許文献１】米国特許第５９０７４８１号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記のような背景技術が持っている欠点を克服して、絶縁状態を備え同期整流機能を用いたトポロジで高い性能を持つイネーブル機能を備えた単純な電力コンバータ用駆動回路を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態によれば、１つの駆動トランスを使用して、駆動波形に適切な遅延を与えるだけでなく、フルブリッジ・トポロジ内の一次側スイッチ、特に高電圧側スイッチを駆動するための電力を供給する。駆動トランスの漏れインダクタンスを使用して、ターンオフに著しい遅延がない間にメイン・スイッチ（一次側）のターンオンを遅延させる。駆動トランスの巻線の数が最小限に抑えられ、これはスイッチ導通制御回路が基準とする箇所に応じて３乃至４である。ハーフブリッジ・コンバータでは、制御回路（例えば、パルス幅変調（ＰＷＭ）タイプ）はコンバータの出力を基準としており、（１）制御信号および同期整流器を駆動するのに適切な波形の供給、（２）底部一次側スイッチの駆動、（３）１つの上部一次側スイッチの駆動用に３つの巻線がある。制御回路がコンバータの出力を基準とする場合、（１）制御信号、（２）同期整流器を駆動するのに適切な波形の供給、（３）底部一次側スイッチの駆動、および（４）上部一次側スイッチの駆動用に４つの巻線がある。本発明の他の目的は、一次側または二次側のいずれかに配置することが可能なコントローラを介して一次側（入力）または二次側（出力）のいずれかで感知された状態によりモジュールをイネーブル／ディセーブルする手段を提供することである。
【００１１】
本発明の他の目的、利点、および特徴は、以下の詳細な説明を付属の図面とともに読むとより明確に理解できるであろう。
【発明を実施するための最良の形態】
【００１２】
そこで図１を参照すると、ハーフブリッジ・コンバータを使用する本発明の一実施形態が示されている。一次側スイッチＱ１、Ｑ２（一次制御可能電源スイッチともいう）、同期整流器Ｓ１およびＳ２、キャパシタＣ１、Ｃ２、およびＣ０、電源絶縁トランスＴ２およびインダクタＬ０は、ハーフブリッジＤＣ−ＤＣコンバータを形成する。本発明はさらに、ＡＣ−ＤＣ、ＤＣ−ＡＣなどの他のトポロジで実現することも可能である。入力電圧ＶＩＮは、キャパシタＣ１とＣ２により分割される。トランスＴ２の一次巻線Ｎｐの一方の側がキャパシタＣ１およびＣ２の共通接続部に接続され、もう一方の側がスイッチＱ１およびＱ２の共通点に接続される。２つの二次巻線ＮＳ１およびＮＳ２は同じであるのが好ましく、直列に接続されている。これらの巻線ＮＳ１およびＮＳ２の共通点は、出力インダクタＬ０の一端に接続され、インダクタＬ０の他端がコンバータの出力間に接続されているキャパシタＣ０に接続される。巻線ＮＳ１の第２の端は、同期整流器（スイッチ）Ｓ１に接続され、巻線ＮＳ２の第２の端は、同期整流器（スイッチ）Ｓ２に接続されている。スイッチＱ１がオンのときに同期整流器Ｓ１がオンに、Ｓ２がオフになるようにトランスＴ２の巻線の極性は選択されている。それと対照的に、スイッチＱ２がオンのときには、同期整流器Ｓ１はオフで、Ｓ２はオンである。Ｑ１とＱ２が両方ともオフであれば、Ｓ１とＳ２は両方ともオンである。一次スイッチＱ１およびＱ２については両方とも、ＭＯＳＦＥＴを例として取りあげているが、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）として実現することも可能である。この特定の実施形態は、二次巻線を分割しているハード・スイッチングのハーフブリッジ・コンバータとして説明されている。本発明はさらに、出力側にカレント・ダブラを採用している単一の二次巻線を備えるハーフブリッジ・コンバータなど（ただしこれに限定されない）のハーフブリッジ・コンバータの派生品にも適用可能である。
【００１３】
通常誤差増幅器である、ブロック１００で出力電圧ＶＯＵＴと基準電圧ＶＲとを比較する。ブロック１００の出力が絶縁回路（通常は、オプトカプラまたは絶縁トランス）１０１に供給され、誤差信号ＶＥがブロック１０２に供給される。コントローラおよび駆動ブロック１０２は、フィードバックおよびコントローラ（例えば、ＰＷＭタイプ）、位相外れ出力ＯＵＴＡおよびＯＵＴＢを発生する２つのドライバ段、およびＯＮ／ＯＦＦロジックを備えるスイッチ導通制御回路を備える。このブロックには、コンバータでは非常によく使われている保護機能を追加することができるが、本発明の説明の目的には関係ないため、省かれている。ドライバ出力ＯＵＴＡおよびＯＵＴＢは、スイッチＱ１およびＱ２だけでなく駆動トランスＴ１をも駆動することができる。図１では、コントローラ１０２およびドライバＯＵＴＡとＯＵＴＢはＶＩＮを基準としており、したがってコンバータの入力を基準とすることに留意されたい。
【００１４】
駆動トランスＴ１には４つの巻線Ｎ１、Ｎ２、Ｎ３、およびＮ４がある。巻線Ｎ４はＯＵＴＡおよびＯＵＴＢを介してコントローラ１０２から駆動され、巻線Ｎ４と直列に接続されているキャパシタＣ３はＤＣブロッキング・キャパシタである。巻線Ｎ１は、トランジスタＱ１のソースの一端に接続され、第２の端が直列ダイオードＤ１を介してＱ１のゲートに接続されている。トランジスタ（制御スイッチとも呼ばれている）Ｑ３は、ｐチャネルＭＯＳＦＥＴとして図に示されているが、Ｑ１のゲートとソースの間に接続されており、そのゲートはダイオードＤ１のアノードに接続されている。抵抗器Ｒ１を使用して、巻線Ｎ１間の電圧が０になったときのトランジスタＱ１の雑音排除性を高める。同様に、巻線Ｎ２はトランジスタＱ２のソースの一端に接続され、第２の端が直列ダイオードＤ２を介してトランジスタＱ２のゲートに接続されている。トランジスタＱ４は、ｐチャネルＭＯＳＦＥＴとしても図に示されているが、Ｑ２のゲートとソースの間に接続され、そのゲートはダイオードＤ２のアノードに接続されている。抵抗器Ｒ２を使用して、巻線Ｎ２間の電圧が０になったときのＱ２の雑音排除性を高める。
【００１５】
巻線Ｎ３が同期整流器Ｓ１およびＳ２用の駆動回路に接続されている。巻線Ｎ３の両端はそれぞれの抵抗器Ｒ２１およびＲ２２を介して、二次側グラウンドおよび２つの入力ロジックＯＲゲートＵ１およびＵ３に接続されている。ロジック・ゲートＵ１およびＵ３のそれぞれの入力に対し、グラウンドから入力へ、入力から電源電圧ＶＣＣＳへ、保護ダイオードが入っていると仮定している。これらのダイオードが入っていないロジック・ゲートを使用する場合、回路を正しく動作させるために外部ダイオード追加する必要がある（図１の場合のように、外部ダイオードＤ３〜Ｄ１０）。電源電圧ＶＣＣＳは、通常、電源トランスＴ２の巻線から、または適切な絶縁がなされている一次側からの独立のバイアス回路から出力される。駆動トランスＴ１は、本明細書で説明しているように、巻線Ｎ３およびダイオードＤ５、Ｄ６、Ｄ８、およびＤ１０を介して必要な電源電圧ＶＣＣＳを供給することもできる。ロジック・ゲートＵ１の第２の入力は、抵抗器Ｒ２３を通して、同期整流器Ｓ１のドレインに接続されているが、ロジック・ゲートＵ３の第２の入力は、抵抗器Ｒ２４を通して、同期整流器Ｓ２のドレインに接続されている。本明細書で詳述しているように、これら２つの入力から同期整流器Ｓ１とＳ２の両方のＢｒｅａｋ−Ｂｅｆｏｒｅ−Ｍａｋｅターンオンが得られる。ロジック・ゲートＵ１とＵ３の入力の電圧は、それぞれ、ダイオードＤ４およびＤ７でＶＣＣＳにクランプされている。ロジック・ゲートＵ１の出力は、反転ドライバＵ２の入力に接続されており、同期整流器Ｓ１が駆動されるが、ロジック・ゲートＵ３の出力は反転ドライバＵ４の入力に接続されており、同期整流器Ｓ２が駆動される。
【００１６】
インダクタンスＬ１およびＬ２は、それぞれ駆動トランスＴ１の巻線Ｎ１およびＮ２と関連する漏れインダクタンスである。これら２つのインダクタンスは、スイッチＱ１およびＱ２のターンオンを遅らせるために慎重に設計され通常よりも大きく取られている。トランスの巻線がプリント回路基板（ＰＣＢ）、特に多層ＰＣＢ上に形成されている場合に、比較的単純である。さらに、製造における反復性と制御も優れている。これらのインダクタンスも標準値は、約１００ｎＨ以上である。これらは、スイッチＱ１およびＱ２の入力容量と対応する巻線の漏れインダクタンス（Ｌ１およびＬ２）によって生じる発振期間の１／４が二次側同期整流スイッチＳ１およびＳ２のターンオフ時間よりも長くなるように設計される。
【００１７】
駆動トランスの巻線Ｎ３の漏れインダクタンスＬ３はクリティカルではないが、それは、巻線Ｎ３への負荷はハイインピーダンス負荷であり、ロジック・ゲートＵ１とＵ３の入力容量を考慮するからである（５ｐＦ〜１０ｐＦが標準）。したがって、インダクタンスＬ３は、巻線Ｎ３間の電圧波形の立ち上がりおよび立ち下がりに大きな影響を与えず、そのため、同期整流器Ｓ１およびＳ２をオフにする際の遅延がさらに加わることはない。
【００１８】
回路の動作を理解しやすいように目立つ波形が図２に示されている。これらの波形において、
ｔｄ１−  同期整流器Ｓ２のターンオフからスイッチＱ１のターンオフまでの時間。これは、駆動トランスＴ１の漏れインダクタンスＬ１と一次側スイッチＱ１の入力容量によって決定される。
ｔｄ２−  スイッチＱ１のターンオフから同期整流器Ｓ２のターンオンまでの時間遅延。Ｓ２間の電圧（ＶＳ２）がロジック・ゲートＵ３のしきい値以下のときに同期整流器Ｓ２の駆動電圧（ＶＧＳ２）が印加される。抵抗器Ｒ２４とロジック・ゲートＵ３の入力容量により、遅延の微調整を行うことができる。この時間の間、Ｓ２の出力容量が出力インダクタ電流とともに放電される。
ｔｄ３−  同期整流器Ｓ１のターンオフからスイッチＱ２のターンオンまでの時間。これは、駆動トランスＴ１の漏れインダクタンスＬ２と一次側スイッチＱ２の入力容量によって決定される。通常は、実際にはｔｄ１≒ｔｄ３である。
ｔｄ４−  スイッチＱ２のターンオフから同期整流器Ｓ１のターンオンまでの時間。Ｓ１間の電圧（ＶＳ１）が０付近の値（ロジック・ゲートＵ１のしきい値）に達したときに同期整流器Ｓ１の駆動電圧（ＶＧＳ１）が印加される。抵抗器Ｒ２３とＵ１の入力容量により、遅延の微調整を行うことができる。この時間の間、同期整流器Ｓ１の出力容量が出力インダクタ電流により放電される。通常は、実際にはｔｄ２≒ｔｄ４である。
【００１９】
ｔ＝０のときに、ＯＵＴＡは高レベルになり、ＯＵＴＢは低レベルである。Ｔ１の巻線の電圧は正である。Ｔ１の各巻線の一端の隣にある点が基準として使用され、巻線の他の側に関して正となることに注意されたい。巻線Ｎ３間の電圧は正なので、Ｕ４の出力は高レベルになり、一次スイッチＳ２は最小限の遅延でターンオフになる。ロジック・ゲートＵ１の入力に接続されている巻線Ｎ３の端は、内部ダイオードによりダイオードの順電圧降下に等しい負の電圧にクランプされることに留意されたい。反転ドライバＵ２の出力は低レベルであり、同期整流器Ｓ１はまだオンである。それと同時に、巻線Ｎ１に正の電圧がかかっており、ダイオードＤ１は順方向バイアスがかかり、巻線Ｎ１の漏れインダクタンスＬ１により共振する形でトランジスタＱ１の入力容量の充電が開始する。ｔ＝ｔｄ１で、ゲート電圧ＶＧ１は正であり、トランジスタＱ１は完全にオンである。巻線Ｎ２の間の正の電圧によりトランジスタＱ２がオフに保持されることに留意されたい。反転ドライバＱ４のボディ・ダイオードにより、時間ＤＴＳ／２でＱ２のゲートの負の電圧が０付近までクランプされ、一方Ｄ２は逆バイアスがかかる。ゲート駆動損失を低減するために、オフ時間にＱ２の負の電圧をクランプすることが望ましい。ｔｄ１の後からＤＴｓ／２の完了までの時間にトランスＴ２のすべての巻線に正の電圧が印加される。同期整流器Ｓ２間の電圧もまた正であり、Ｓ２はオフである。出力インダクタ電流は、巻線ＮＳ１と同期整流器Ｓ１を通じて供給される。
【００２０】
ｔ＝ＤＴｓ／２のときに、ＯＵＴＡは低レベル（ＯＵＴＢはまだ低）であり、巻線Ｎ４は短絡し、Ｔ１の他の３つの巻線間の電圧は０に近い。トランジスタＱ３はターンオンになり、ダイオードＤ１は逆バイアスがかかり、トランジスタＱ１の入力容量がＱ３のＯＮ抵抗を介して急速に放電され、ゲート電圧ＶＧ１が急激に０まで低下し、Ｑ１がターンオフする。出力インダクタＬ０を通る電流が同期整流器Ｓ１とＳ２のボディ・ダイオードに分割され、その結果、トランスＴ２の巻線が短絡してしまっている。同期整流器Ｓ２間の電圧がロジック・ゲートＵ３の論理０しきい値まで降下するとすぐに、Ｕ３の出力が低レベルになり（巻線Ｎ３に接続されている入力が０なので）、ドライバＵ４を介して同期整流器Ｓ２がターンオンになる（時間間隔ｔｄ２）。スイッチング期間の半分の残り（ＴＳ／２）で同期整流器Ｓ１とＳ２は両方ともオンになっており、トランスＴ１とＴ２の巻線間の電圧は０である（時間間隔ｔｘ）。
【００２１】
ｔ＝Ｔｓ／２では、ＯＵＴＢは高レベルになるが、ＯＵＴＡは低レベルに保持され、Ｔ１の巻線の電圧は負になる。巻線Ｎ３間の電圧は負なので、抵抗器Ｒ２１間の電圧は正であり、ロジック・ゲートＵ１の出力は高レベルになり、ドライバＵ２の出力は低レベルになり、同期整流器Ｓ１が最小の遅延時間でターンオフになる。Ｕ３の入力に接続されている巻線Ｎ３の端は、内部ダイオードによりダイオードの順電圧降下に等しい負の電圧にクランプされることに留意されたい。ロジック・ゲートＵ３の入力は両方とも低論理レベルにあるため、Ｕ３の出力は低レベルであり、ドライバＵ４の出力は高レベルであり、同期整流器Ｓ２はいぜんとしてオンである。それと同時に、巻線Ｎ２に負の電圧がかかっており（点のない端は点の付いている端よりも正である）、ダイオードＤ２は順方向バイアスがかかり、巻線Ｎ２の漏れインダクタンスＬ２により共振する形でトランジスタＱ２の入力容量の充電が開始する。ｔ＝Ｔｓ／２＋ｔｄ３で、電圧ＶＧ２は高レベルであり、トランジスタＱ２は完全にオンである。巻線Ｎ１の間の負の電圧によりトランジスタＱ１がオフに保持されることに留意されたい。Ｑ３のボディ・ダイオードにより、Ｑ１のゲート間の負の電圧が０付近までクランプされ、一方ダイオードＤ１は逆バイアスがかかる。ゲート駆動損失を低減するために、オフ時間にＱ１のゲートにかかっている負の電圧をクランプすることが望ましい。トランスＴ２のすべての巻線に正の電圧が印加される。同期整流器Ｓ１間の電圧も正である。時間Ｔｓ／２＋ＤＴｓ／２に、出力インダクタ電流は、巻線ＮＳ２と同期整流器Ｓ２を通じて入力から供給される。
【００２２】
ｔ＝Ｔｓ／２＋ＤＴｓ／２で、ＯＵＴＢは低レベル（ＯＵＴＡはまだ低）であり、巻線Ｎ４は短絡し、Ｔ１の他の３つの巻線間の電圧は０に近い。トランジスタＱ４はターンオンになり、ダイオードＤ２は逆バイアスがかかり、一次スイッチＱ２の入力容量がＱ４のＯＮ抵抗を介して急速に放電され、電圧ＶＧ２が急激に０まで低下し、トランジスタＱ１がターンオフする。出力インダクタＬ０を通る電流が同期整流器Ｓ２とＳ１のボディ・ダイオードに分割され、その結果、トランスＴ２の巻線が短絡することになる。Ｓ１間の電圧がＵ１の論理０しきい値まで降下するとすぐに、Ｕ１の出力が低レベルになり（抵抗器Ｒ２１に接続されている入力が０なので）、ドライバＵ２を介して同期整流器Ｓ１がターンオンになる。Ｑ２がターンオフしてからＳ１がターンオンするまで時間間隔はｔｄ４で表される。スイッチング期間の半分の残りで同期整流器Ｓ１とＳ２はオンになっており、トランスＴ１とＴ２の巻線間の電圧は０である（時間間隔ｔｙ）。時間間隔ｔｙの終わりに、図１のコンバータの動作が繰り返される。
【００２３】
巻線Ｎ１の漏れインダクタンスＬ１の電流の有限立ち上がり時間による一次側スイッチＱ１のターンオン遅延を説明するために、漏れインダクタンスＬ１（Ｌ１（１）およびＬ１（２））の２つの異なる値についてトランジスタＱ１のターンオン波形が図３に詳細に示されている。一次側スイッチＱ２も同じように考慮する。Ｌ１（２）で示されている漏れインダクタンスＬ１の低い値により、トランジスタＱ１の入力容量を充電するピーク電流が高くなり、その結果、Ｑ１のターンオンが高速になり、Ｓ２のターンオフとＱ１のターンオンの間の遅延が短くなる。図３の（Ｃ）部分の電圧レベルＶＯＮは、Ｑ１が完全にオンになるＶＧ１の電圧レベルを表し、ｔｄ１（ｔｄ１（１）またはｔｄ１（２）に分割される）はいわゆる「不感時間」であり、同期整流器Ｓ２と一次側スイッチＱ１が両方ともオフである間の時間を表す。この不感時間は、同期整流器Ｓ２および一次側スイッチＱ１（およびＳ１およびＱ２）の短絡を避けるために必要である。長すぎる不感時間は、この時間にＳ２（同等のものとして、Ｓ１）のボディ・ダイオードに出力インダクタ電流の半分が流れ、コンバータの効率が低下するため、望ましくない。不感時間が短すぎる場合、つまりＳ２がターンオフする前にＱ１がオンになると、短絡が生じ、効率が低下する。したがって、効率を最高にするためには不感時間を適切に制御しておくことが重要である。漏れインダクタンスと製造における反復性を適切に設計することで、効率が最高になるように不感時間が最適化される。
【００２４】
トランジスタＱ１のターンオフ波形（Ｑ２にも同じことが適用される）が図４に詳しく示されている。ＯＵＴＡが低レベルになるとダイオードＤ１は逆バイアスがかかるため、Ｑ１の入力容量の放電電流がトランジスタＱ３を流れ、第１近似では、Ｑ３の抵抗とターンオン特性でのみ制限されるが、巻線Ｎ１の漏れインダクタンスＬ１の影響を受けない。このようにして、Ｑ１（だけでなくＱ２）のターンオフが非常に高速になり、適切に制御されることになる。スイッチＱ３の抵抗を変化させることで、一次側スイッチＱ１のターンオフ性能を好ましい値に調整することができる。
【００２５】
一次側スイッチＱ１およびＱ２のターンオンは漏れインダクタンスＬ１およびＬ２によりそれぞれ遅延される（低速になる）が、スイッチＱ３およびＱ４および低い抵抗によりターンオフは非常に高速なものとなる。スイッチＱ３およびＱ４を物理的にスイッチＱ１およびＱ２に近づけることにより、スイッチＱ１およびＱ２をオフにする速度が最大になる。スイッチＱ１およびＱ２のターンオフ性能は漏れインダクタンスＬ１およびＬ２の影響を受けず、ターンオンおよびターンオフの遷移を独立に制御することができる。また、ＥＭＩ（電磁干渉）を目的としているのであれば、スイッチＱ１およびＱ２のターンオンを遅くすることが望ましい。
【００２６】
それとは別に、制御回路および駆動回路がコンバータの二次側（コンバータの出力を基準となる）でオンになっている場合、巻線Ｎ３およびＮ４を１つにまとめて、図５に示されているように、図１の実施形態から１つの巻線をなくすことができる。この場合、ＯＵＴＡおよびＯＵＴＢ出力は、それぞれロジック・ゲートＵ３およびＵ１の一方の入力に直結している。抵抗器Ｒ３およびＲ４は、スイッチＱ３およびＱ４のゲートと直列に接続されており、Ｑ３とＱ４の入力容量と対応する巻線Ｎ１とＮ２の漏れインダクタンスとの間に生じる望ましくない発振を減衰させる。抵抗器Ｒ５およびＲ６は、それぞれＱ１およびＱ２のゲート上で、漏れインダクタンスＬ１とＱ１の入力容量、および漏れインダクタンスＬ２とＱ２の入力容量との間の共振により生じる発振を減衰させる。抵抗器Ｒ３〜Ｒ６は、回路の説明を簡単にするため図１に示されていないが、回路の実用的な実現のために存在するであろう。図２に示されている目立つ波形は、それでも、図５の回路については適用可能であることに留意されたい。また、簡単のためブロック１０３（コントローラ、駆動および保護回路、さらに定電圧回路を含む）のみが図５に示されている。その具体的実現は本発明にとっては重要でない。図５の実施形態の著しい違いは、説明しているように出力ドライバ段ＯＵＴＡおよびＯＵＴＢ、ロジック・ゲートＵ１およびＵ３、およびドライバＵ２およびＵ４の構成である。動作原理は、図１の実施形態の原理に対応している。コントローラ１０３およびＵ１〜Ｕ４の電源電圧は、コンバータの出力を基準としており、駆動回路の動作に関連していないさまざまな方法で出力できる。図６、７、および８には、ドライバＵ２およびＵ４の可能な実現に関する部分的回路実施形態が示されている。図６では、ドライバ段Ｕ２（Ｕ４）が非反転であるため、ロジック・ゲートＵ１（Ｕ３）はＯＲゲートではなくＮＯＲゲートである。ドライバＵ２およびＵ４は両方とも同じである。図７および８では、ドライバ段Ｕ２（Ｕ４）が反転であり、ロジック・ゲートＵ１（Ｕ３）は図１および５のようにＯＲゲートである。図８では、ドライバ段Ｕ２（Ｕ４）により、同期整流器Ｓ１（Ｓ２）をロジック・ゲートＵ１（Ｕ３）の電源電圧よりも高い電圧で駆動することができる。同様に、ドライバＵ４は同期整流器Ｓ２と同じようにして機能する。図６、７、および８のとは異なるドライバＵ２およびＵ４の実用的な実現も可能である。
【００２７】
トランジスタＱ３およびＱ４（図１および５の）はｐチャネルＭＯＳＦＥＴとして示されているとしても、ｎチャネルＭＯＳＦＥＴを使用するだけでなくバイポーラ・トランジスタも使用できる。ｎチャネルＭＯＳＦＥＴは、駆動が比較的簡単で、ボディ・ダイオードが集積化されるためバイポーラ・トランジスタよりも実用的であるが、Ｑ３およびＱ４がバイポーラ・トランジスタであればボディ・ダイオードが外部コンポーネントとして必要になるであろう。図１および５のｎチャネルＭＯＳＦＥＴをＱ３およびＱ４として使用する実施形態が図９に示されている。ｐ−ｎ−ｐバイポーラ・トランジスタをＱ３とＱ４に使用する場合には、図１０に示されているように、２つの追加ダイオードＤ１１およびＤ１２が必要になる。ダイオードＤ１１およびＤ１２を使用すると、それぞれＱ３とＱ４のコレクタ・エミッタ接合により巻線Ｎ１とＮ２の短絡を防止できる。図１０の回路を使用する場合、トランジスタＱ１およびＱ２のゲートにかかる正の電圧は、元の図１の回路内の電圧よりもダイオード１つ分の電圧降下（通常は、約０．５Ｖ）についてのものとなることに留意されたい。
【００２８】
図１のように制御回路がコンバータの一次側にあれば、例えば、出力過電圧または不足電圧条件が発生した場合に、二次側で感知した状態からコンバータをディセーブルする手段があるのが望ましい。同様に、図５のように、フィードバックおよび制御回路がコンバータの出力を基準にしている場合、例えば、入力過電圧または不足電圧条件が発生した場合、またはコンバータをオフにするために、一次側で感知した状態からコンバータをディセーブルする手段があるのが望ましい。以前に採用されていた解決方法の１つではオプトカプラを使用するが、以下のようないくつかの欠点がある。
−  ８５℃を超える温度では動作できず（１００℃に制限されているものもある）、したがって、半導体デバイスと磁気デバイスを冷却する手段としても使用されるＰＣＢの温度に対する制限が厳しい。
−  高速（デジタル）でない限り、オプトカプラは、特にコントローラが一次側にあり、コンバータが高いスイッチング周波数で動作するときに出力過電圧条件が発生する場合に、制御回路を高速にディセーブルすることはできない。
−  オプトカプラは、小さいロー・プロファイル・パッケージのものが市販されていない。したがって、最も高さのあるコンポーネントとなり、コンバータのロー・プロファイル設計に制限が生じる。
【００２９】
他の従来技術の解決方法では、この機能にのみ使用される独立したパルス・トランスを用意していた。この代替手段の主な欠点は以下のとおりである。
−  追加コンポーネントはすべての安全要件を満たす必要がある。
−  ＰＣＢに余分なスペースが必要であり、ＰＣＢのサイズ縮小の足かせとなる。
−  このトランスに他の用途がなければ、実用的な解決方法とはいえない。
【００３０】
本明細書で開示している他の解決法では、図１１Ａ、１１Ｂ、および１２に示されているように、以下で詳述するが、一次側で感知された条件から二次側の制御回路をディセーブルする手段を備える。主な考え方は、駆動トランス（図１１Ａおよび１１Ｂ）の巻線の１つ、好ましくはフロートになっていない巻線（Ｎ２）を短絡し、巻線Ｎ２の短絡により巻線Ｎ３に過剰な電流が流れたことを検出し、制御回路およびドライバＯＵＴＡとＯＵＴＢをディセーブルし、コンバータをターンオフするというものである。他の解決方法では、駆動トランスの別の巻線を使用して、その巻線を短絡させる（図１２）。当業者であれば理解できるように、異なる回路実現が可能である。
【００３１】
最初に、図１１Ａおよび１１Ｂに示されているような一次側の保護ロジックが、フォルト状態を感知し、アクティブ（論理高レベル）であるディセーブル信号を発生する。例としてｎチャネルＭＯＳＦＥＴであるものとして示されているトランジスタＱ１０（図１１Ａ）およびダイオードＤ３０は、電圧双方向スイッチを形成するが、これは電流が一方向にしか流れないことを意味する。ダイオードＤ３０は、巻線Ｎ２の電圧が正（巻線の点のある端は反対側の端よりも正）のときにトランジスタＱ１０のボディ・ダイオードの導通を阻止し、したがってコンバータの通常動作時に巻線Ｎ２の短絡を阻止するのに必要である。ディセーブル信号ＤＳＰがアクティブになるのに応答して、トランジスタＱ１０はオンになり、ダイオードＤ３０は巻線Ｎ２が負のときに順方向バイアスがかかる。そこで巻線Ｎ２が短絡すると、一次側スイッチＱ１がターンオフし、巻線Ｎ３を通る電流が増大して、コンバータの出力を基準とする電源電圧ＶＣＣＳとドライバＤＲＩＶＥＲ＿ＡおよびＤＲＩＶＥＲ＿Ｂの間に接続されている抵抗器Ｒ１１間の電圧降下が生じる。ＤＲＩＶＥＲ＿ＡとＤＲＩＶＥＲ＿Ｂの可能な実現が、ｐチャネルおよびｎチャネルのＭＯＳＦＥＴの相補ペアとして明示的に図１１Ａおよび１１Ｂに示されている。抵抗器Ｒ１１間の電圧は、通常動作時に抵抗器Ｒ１１間の電圧降下がＵ５をトリップしないようにしきい値が設定されているコンパレータＵ５により感知される。しかし、巻線Ｎ２が短絡すると、コンパレータＵ５がアクティブになり、コントローラ１０４により出力ＯＵＴＡおよびＯＵＴＢが低レベルに設定され、コンバータがディセーブルされる。トランジスタＱ１０はスイッチＱ４と並列に接続することができ、その場合、一次側スイッチＱ２のゲートがディセーブル信号がアクティブになったことへの応答として短絡されることに留意されたい。その結果、巻線Ｎ２がＱ１０とダイオードＤ２を介して短絡し、同様に、巻線Ｎ２を通る電流が増大する。この実施形態では、ダイオードＤ３（図１の実施形態で採用されている）は不要である。この解決方法の設計上の特徴として、トランジスタＱ１０の容量がＱ２のターンオン性能に影響を及ぼすという点が挙げられる。Ｑ１およびＱ２の類似のターンオン特性を得るには、漏れインダクタンスＬ２がＬ１よりも小さくなければならず、その結果、駆動トランスの設計が複雑になる。巻線Ｎ２の短絡はトランジスタＱ１のオン時間にのみ回路に影響を及ぼすので、図１１Ａのディセーブル回路にはスイッチ期間の固有の遅延があることに留意されたい。ほとんどのアプリケーションでは、これは問題にならないであろう。図１１Ａの実施形態に対する他の解決方法が図１１Ｂに示されている。２つのスイッチＱ５およびＱ６を追加して、信号ＤＳＰがアクティブになると必ず巻線Ｎ２を短絡するようにする。トランジスタＱ４をｐ−ｎ−ｐトランジスタＱ７で置き換え、抵抗器Ｒ５をベース間でＱ７のコレクタに追加する。巻線Ｎ２の電圧が負の場合、ダイオードＤ２およびＱ６のボディ・ダイオードは順方向バイアスがかかり、トランジスタＱ２はオンになり、ゲート電圧はＱ６のボディ・ダイオード間の電圧降下により小さくなる（通常約０．８Ｖ）。この実施形態の特徴として、スイッチング期間の半分の最大遅延があり、抵抗器Ｒ１１間により強い信号を発生させることができ、これにより、Ｕ５のしきい値が高くなり、雑音排除性が向上する。弱点は、一次側スイッチＱ２のゲート電圧が低いという点である。Ｑ６間にショットキー・ダイオード（図に示されていない）を追加することにより、その余分のコンポーネントで、追加電圧降下を約０．８Ｖから約０．４Ｖに減らすことも可能である。
【００３２】
他の実施形態では、図１２に示されているように、巻線Ｎ４が駆動トランスＴ１に追加され、したがって以下の２つの目的に使用される。
（１）巻線Ｎ４を２個のトランジスタＱ５およびＱ６で短絡させることにより二次側制御回路をディセーブルする手段を提供する。
（２）起動後一次側制御回路に安定化されたバイアス電圧を供給する。
【００３３】
図１２は、いくつか追加がある図１１Ｂと非常によく似た回路である。トランジスタＱ５およびＱ６を巻線Ｎ２間ではなく巻線Ｎ４間に追加することで、コンバータの一次側にフォルト状態が検出されると即座にＤＳＰ信号が高レベルの場合に巻線を短絡させて二次側のコントローラを停止する。この構成では、コントローラはさらに二次側にもあり、一次側と二次側の制御回路の間の通信のみが駆動トランスＴ５を経由する。したがって、高電圧絶縁機能を持つ付加コンポーネントの必要はない（例えば、オプトカプラまたはパルス・トランス）。
【００３４】
そこで他の実施形態および図１１Ｂの他の解決方法として、抵抗器Ｒ１１（図１２）が、ＤＲＩＶＥＲ＿ＡとＤＲＩＶＥＲ＿Ｂのリターン・バス内に配置される。巻線Ｎ４がトランジスタＱ５およびＱ６により短絡すると、過剰な電流が抵抗器Ｒ１１を流れ、コンパレータＵ５によりコントローラを停止する信号ＤＳが発生し、コンバータ全体がオフになる。巻線Ｎ４の短絡は両方のトランジスタＱ１およびＱ２のオン時間に回路に影響を及ぼすので、図１２のディセーブル回路にはスイッチ期間の１／２の固有の遅延があることに留意されたい。
【００３５】
巻線Ｎ４の巻線Ｎ３とのカップリングは最良であるが、巻線Ｎ２とＮ１はＰＣＢの上と下に層で配置されるのが好ましい。これは、Ｎ３とＮ１とＮ２の間に十分な漏れを実現し、またＮ４が短絡したときにＮ１およびＮ２をＮ３から減結合するため、好ましい構造である。
【００３６】
コンバータの入力側に制御回路を使用した本発明の他の実施形態が図１３Ａに示されており、出力側から巻線Ｎ３の短絡によりディセーブルを行う。保護ロジック２００（図１３Ｂ、コンバータの出力を基準とする）は、コンバータをディセーブルする必要がある場合（例えば、出力上の過電圧、不足電圧、またはその他の不規則な動作状態）に必ず信号ＤＳＳを発生する。アクティブ信号ＤＳＳで、トランジスタＱ５およびＱ６がオンになり（図１３Ｂ）、これにより駆動トランスＴ６の巻線Ｎ３が短絡する。巻線Ｎ４内の電流は、図１のコントローラ１０２の内部部品としてではなく、図１３Ａで別々のコンポーネントとして示されている、ドライバ６０および６１のリターン・パス内で接続されている抵抗器Ｒ１２により間接的に測定される。ドライバ６０および６１はそれでも、コントローラ１０５の内部部品とすることもでき、その場合、感知抵抗器Ｒ１２で、コントローラの全電流を測定し、この抵抗器をグラウンドへのパス内に配置するか、＋ＶＩＮ位置に置くことができることに留意されたい。抵抗器Ｒ１２間の電圧は、通常動作時に抵抗器Ｒ１２間の電圧降下がＵ６をトリップしないようにしきい値が設定されているコンパレータＵ６により感知される。ただし、巻線Ｎ３が短絡した場合、コンパレータＵ６がトリップされ、次に、コントローラ１０５、ドライバ６０および６１、その結果コンバータをディセーブルする信号ＤＳＢを発生する。
【００３７】
前記の実施形態は本発明の態様を教示することを目的とする例であり、付属の請求項でのみ範囲が定められ、本発明の範囲から逸脱するとみなされていないすべてのバリエーションを包含する。修正および改良は当業者であれば十分行えることであり、また修正および改良は請求項およびその同等の項目の範囲内に含まれることを意図している。
【図面の簡単な説明】
【００３８】
【図１】制御および駆動回路がコンバータの入力側を基準とするハーフブリッジ・コンバータを使用する本発明の一実施形態の回路図である。
【図２】図１の回路内の複数の場所で測定した、本発明の一実施形態の目立った波形の図である。
【図３】１つの巻線の漏れインダクタンスが小さい、図１の回路のターンオン波形の図である。
【図４】図１の実施形態のターンオフ波形の図である。
【図５】フィードバックおよび制御回路が二次（出力）側を基準とする本発明の他の回路実施形態の図である。
【図６】本発明の実施形態の同期整流器用のドライバを実現することが可能な部分回路図である。
【図７】本発明の実施形態の同期整流器用のドライバの可能な実施形態の他の回路図である。
【図８】本発明の実施形態の同期整流器用のドライバを実現することが可能な他の部分回路図である。
【図９】ｎチャネルＭＯＳＦＥＴを使用する一次側スイッチのドライバを実現することが可能な部分回路図である。
【図１０】バイポーラ・トランジスタを使用する一次側スイッチのドライバを実現することが可能な他の部分回路図である。
【図１１Ａ】一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１１Ｂ】一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１２】追加巻線を介して一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１３Ａ】ディセーブル機能を備え、制御回路がコンバータの入力側に配置されている本発明の他の回路実施形態の図である。
【図１３Ｂ】出力側で感知された状態から図１３Ａのコンバータをディセーブルする手段を示す図である。
【図１】
2004521588.tif 000003
【図２】
2004521588.tif 000004
【図３】
2004521588.tif 000005
【図４】
2004521588.tif 000006
【図５】
2004521588.tif 000007
【図６】
2004521588.tif 000008
【図７】
2004521588.tif 000009
【図８】
2004521588.tif 000010
【図９】
2004521588.tif 000011
【図１０】
2004521588.tif 000012
【図１１Ａ】
2004521588.tif 000013
【図１１Ｂ】
2004521588.tif 000014
【図１２】
2004521588.tif 000015
【図１３Ａ】
2004521588.tif 000016
【図１３Ｂ】
2004521588.tif 000017
【国際公開パンフレット】
2004521588.tif 000018
2004521588.tif 000019
2004521588.tif 000020
2004521588.tif 000021
2004521588.tif 000022
2004521588.tif 000023
2004521588.tif 000024
2004521588.tif 000025
2004521588.tif 000026
2004521588.tif 000027
2004521588.tif 000028
2004521588.tif 000029
2004521588.tif 000030
2004521588.tif 000031
2004521588.tif 000032
2004521588.tif 000033
2004521588.tif 000034
2004521588.tif 000035
2004521588.tif 000036
2004521588.tif 000037
2004521588.tif 000038
2004521588.tif 000039
2004521588.tif 000040
2004521588.tif 000041
2004521588.tif 000042
2004521588.tif 000043
2004521588.tif 000044
2004521588.tif 000045
2004521588.tif 000046
2004521588.tif 000047
2004521588.tif 000048
2004521588.tif 000049
2004521588.tif 000050
2004521588.tif 000051
2004521588.tif 000052
2004521588.tif 000053
2004521588.tif 000054
2004521588.tif 000055
2004521588.tif 000056
2004521588.tif 000057
2004521588.tif 000058
2004521588.tif 000059
2004521588.tif 000060
2004521588.tif 000061
2004521588.tif 000062
2004521588.tif 000063
2004521588.tif 000064
【国際公開パンフレット（コレクトバージョン）】
2004521588.tif 000065
2004521588.tif 000066
【国際調査報告】
2004521588.tif 000067
2004521588.tif 000068
2004521588.tif 000069
2004521588.tif 000070
2004521588.tif 000071
2004521588.tif 000072