(57)【要約】【課題】従来のメモリ容量および同期についての問題を有しない改良された信頼性の高い集積回路試の験装置に関する。【解決手段】本発明は集積回路の試験装置に関する。これは、− 試験中の集積回路（１）の入力と参照集積回路（２）の入力とで、入力信号を生成しかつ与える手段（３）と、− 試験中の集積回路が良品であるかまたは不良品であるかを決定するために、入力信号に応答して、試験中の集積回路（１）の出力および参照集積回路（２）の出力に供給される出力信号をリアルタイムで比較する手段（４）とを有する。集積回路（１および２）は、並列にマウントされていて、かつ同時に集積回路が機能的な状況において受信するであろう入力信号をシミュレートする入力信号を受信する。この試験装置は、特に、ディジタルテレビジョン信号を復号化する集積回路を試験するために使用される。【選択図】図１
2004524530.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を生成し、かつ試験中の集積回路の入力と、良品であると考えられる参照集積回路の入力とにこれらの入力信号を与える入力手段と、
試験中の前記集積回路の出力端に供給される出力信号と、前記入力信号に応答して前記参照集積回路の前記出力信号とをリアルタイムで比較して、前記比較の結果に応じて、試験中の前記集積回路が良品であるか不良品であるかを決定する比較手段とを、
有する集積回路の試験装置において、
前記集積回路が、平行にマウントされていて、かつ前記入力信号を同時に受信し、当該入力信号が、前記集積回路が機能動作状態において受信するであろう前記入力信号をシミュレーションすることを特徴とする集積回路の試験装置。
【請求項２】
前記入力手段が、前記入力信号を生成し、かつインタフェースモジュールと協働する、中央処理ユニットを有し、前記インタフェースモジュールが、一方で試験中の前記集積回路の前記入力に、他方で前記参照集積回路の前記入力に接続されていて、前記中央ユニットにより生成されかつ集積回路のための前記入力信号を複製することを特徴とする請求項１に記載の集積回路の試験装置。
【請求項３】
試験中の前記集積回路を受入れる接続手段を有し、かつさまざまなインタフェース間の短絡および電気的対立を避けるために、試験中の前記集積回路をインストールしつつあるときには、前記インタフェースモジュールが前記接続手段をパワーダウンすることが出来ることを特徴とする請求項２に記載の集積回路の試験装置。
【請求項４】
前記インタフェースモジュールが、さらに、当該集積回路に同期を与えるために前記集積回路と前記比較手段とにクロック信号を供給することを特徴とする請求項２に記載の集積回路の試験装置。
【請求項５】
前記入力手段が、前記中央処理ユニットと協働するデータメモリを有し、これらのデータが前記入力信号の基礎を形成することを特徴とする請求項２に記載の集積回路の試験装置。
【請求項６】
前記入力手段が、前記中央処理ユニットと協働するプログラムメモリを有することを特徴とする請求項２に記載の集積回路の試験装置。
【請求項７】
前記中央処理ユニットが、ユーザとマイクロコンピュータにより通信するためのインタフェースに接続されていることを特徴とする請求項２に記載の集積回路の試験装置。
【請求項８】
前記比較手段が、前記出力信号の１ビットごとの比較を実行することを特徴とする請求項１に記載の集積回路の試験装置。
【請求項９】
前記比較手段が、少なくとも１個の排他的ＯＲポートを有することを特徴とする請求項８に記載の集積回路の試験装置。
【請求項１０】
試験中の集積回路の入力と、良品と考えられる参照集積回路の入力とに、同時に与えられる入力信号を生成するステップであって、これらの入力信号が、試験中の前記集積回路と前記参照集積回路が、機能状態において受信するであろう前記入力信号をシミュレートするステップと、
入力信号に応じて、試験中の前記半導体回路の前記出力と、前記参照集積回路の前記出力端とに現れる出力信号をリアルタイムで比較するステップと、
前記比較の結果に応じて、試験中の前記集積回路が良品であるか不良品であるかを決定するステップとを、
有することを特徴とする集積回路の試験方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、集積回路の試験装置に関する。この装置は、より具体的には、ＭＰＥＧ型標準に従ってコード化されるデジタル信号用デコーダ回路のような、大量のデータを処理する集積回路（これに限定されることはないが）に適する。
【０００２】
本発明は、集積回路を試験する方法にも関する。
【０００３】
【従来の技術】
市場に出される集積回路は、できる限り欠陥が少ないことが、望ましい。従来の試験装置は、入力刺激を生成し、これらを試験中の集積回路のさまざまな入力ピンに加え、集積回路の出力ピンに現れる出力信号を集め、かつ予測出力信号と比較し、そして、比較の結果に従って、集積回路を、良品か不良品の何れかに識別する。
【０００４】
集積回路は、ますます、複雑になってきており、かつ、それらはますます大量の入力と出力ピンを有するようになり、かつますます速度が速くなってきている。
【０００５】
これらの集積回路を、この種の試験装置により、完全に検査することはできない。それらの構造上の欠陥しか発見することは出来ない。機能上の欠陥は、見過ごされてしまう可能性がある。これらは、集積回路が使用されたとき、つまり、顧客の手に渡った後で、動作中に初めて発見される。この種の欠陥により、集積回路メーカーは、その評判を大きく低下させる。これにより、不良品の集積回路のメーカーは、顧客を失う危険性を冒すことになるので、経済面においても、損失を被ることになる。
【０００６】
試験をより総合的にかつより信頼性高く行うためには、莫大な格納空間が必要となろう。
【０００７】
米国特許第６，０５５，６６１号には、試験される集積回路と同じ型でかつ良品であると確認された参照集積回路を用いる試験装置が記載されている。
【０００８】
この参照集積回路は、実行プログラムを実行する実行回路にマウントされる。この実行回路は、参照集積回路に与えられる入力信号を生成する。この参照集積回路は、集められてかつ格納される出力信号を供給する。入力信号は、また、遅延させて試験中の集積回路にも与えられる。試験中の集積回路は、集められてかつ格納される出力信号を供給する。参照集積回路により供給される出力信号と試験中の集積回路により供給される出力信号とが、導入された遅延を考慮して、比較される。この比較の結果を用いることにより、試験中の集積回路が良品であるか不良品であるかを決定することができる。
【０００９】
入力信号は実行回路により生成されるので、入力端刺激を生成し、かつメモリにこれらを格納する必要はない。この実行回路は、試験中の集積回路に与えられる入力信号に関し、追加的な柔軟性を提供する。
【００１０】
しかしながら、この装置は、それにもかかわらず、参照集積回路の出力端に現れる出力信号と、同時に、それらが比較される前の試験中の集積回路の出力端に現れる出力信号とを格納するために多くのメモリスペースを必要とする。さらに、遅延の導入により、この試験装置の動作は、はるかに複雑になる。事実、出力信号は、それらの比較時に完全に同期していなければならない。実際には、集積回路を試験する前に参照集積回路を試験するので、試験に要する時間は増大する。
【００１１】
【課題を解決するための手段】
本発明は、上述したメモリ容量および同期についての問題を有しない改良された信頼性の高い集積回路の試験装置に関する。
【００１２】
この目的のために、本発明の試験装置は、
入力信号を生成し、かつ試験中の集積回路の入力と、良品であると考えられる参照集積回路の入力とにこれらの入力信号を与える入力手段と、
試験中の前記集積回路の出力端に供給される出力信号と、前記入力信号に応答して前記参照集積回路の前記出力信号とをリアルタイムで比較して、前記比較の結果に応じて、試験中の前記集積回路が良品であるか不良品であるかを決定する比較手段とを、
有する。この集積回路は、平行にマウントされていて、かつ集積回路が機能動作状態において受信するであろう信号をシミュレーションするこれらの入力信号を同時に受信する。
【００１３】
この入力手段は、入力信号を生成し、かつ、一方で試験中の集積回路の入力に、他方で参照集積回路の入力に接続されているインタフェースモジュールと協働する、中央処理ユニットを有することが出来る。インタフェースモジュールは、中央ユニットにより生成されかつ集積回路のための入力信号を複製する。
【００１４】
この試験装置は、さまざまなインタフェース間の短絡および電気的対立を避けるために、試験中の集積回路がインストールされつつある接続手段をパワーダウンすることが出来るインタフェースモジュールにより、試験中の集積回路を受入れることを目的とする接続手段を有する。
【００１５】
このインタフェースモジュールは、また、中央処理ユニットと集積回路との間のデータ交換を可能にする。
【００１６】
このインタフェースモジュールは、試験が実行されるときに、正しい同期を保証するために、集積回路と比較手段に送出されるクロック信号を生成することができる。
【００１７】
入力手段は、前記中央処理ユニットと協働する、前記入力信号の基礎を形成するデータメモリを含むことができる。
【００１８】
入力手段は、また、前記中央処理ユニットと協働するプログラムメモリを含むことができる。このメモリは、特に、中央処理装置の動作を制御するシステムプログラムを格納するために用いられるであろう。
【００１９】
中央処理ユニットは、このようにして試験の実行をフォロウすることができるユーザとマイクロコンピュータにより通信し、かつ試験効率または検知された欠陥の型ごとの集計のような統計データを生成する、インタフェースに接続させることができる。
【００２０】
生産現場において、中央処理ユニットは試験中の集積回路の管理用ロボットに接続させることができる。
【００２１】
比較手段は、少なくとも一つの排他的ＯＲポートを有することができる。
【００２２】
試験装置は、試験中の集積回路、そしておそらく参照集積回路に給電される適合化可能な電圧を供給するためのセクションが設けられた電源を含むことができる。
【００２３】
このような試験装置は、テスタの一部分を形成することができる。
【００２４】
本発明は、
試験中の集積回路の入力と、良品と考えられる参照集積回路の入力とに、同時に与えられる入力信号を生成するステップであって、これらの入力信号が、試験中の前記集積回路と前記参照集積回路が、機能状態において受信するであろう前記入力信号をシミュレートするステップと、
入力信号に応じて、試験中の前記半導体回路の前記出力と、前記参照集積回路の前記出力端とに現れる出力信号をリアルタイムで比較するステップと、
前記比較の結果に応じて、試験中の前記集積回路が良品であるか不良品であるかを決定するステップとを、
有する集積回路の試験方法にも関する。
【００２５】
【発明を実施するための形態】
本発明の他の特徴および効果は、添付した線図により例示される以下の説明から明らかになるであろう。
【００２６】
本発明の集積回路試験装置のブロック図を示す図１を参照されたい。
【００２７】
この試験装置は、集積回路１を試験するためのものである。試験中の集積回路１は、良品と考えられかつ試験中の集積回路１と同じ型である参照集積回路２と同時に試験されるであろう。この参照集積回路２は、試験に成功するであろう。２つの集積回路１、２は、それらが現れると即座にリアルタイムで、入力信号に応答して、入力信号を生成し、かつそれらにこれらの入力信号を与えることを目的とする入力手段３と、集積回路の出力に現れる出力信号を比較することを目的とする比較手段４との間に、並列にマウントされる。
【００２８】
入力手段３は、２つの集積回路１、２にそれらの入力信号を供給し、比較手段４は、受信された入力信号に応答して集積回路１、２の出力に供給される出力信号を受信する。
【００２９】
試験の結果は、この比較の結果に依存する。試験中の集積回路１の出力信号が、参照集積回路２の出力信号と同一であるに場合には、試験中の集積回路１は、良品であると考えられる。さもなくば、試験中の集積回路１は不良と考えられ、拒絶される。
【００３０】
本発明の特徴によると、２つの集積回路１、２に与えられる入力信号は、それらが動作条件の下で受信するであろう入力信号と同一である。集積回路１、２は、信頼性の高い試験を実行させない入力刺激には、もはや従わない。従来技術とは異なり、本発明の試験装置は、人為的に定義された刺激へのその応答よりむしろ試験中の集積回路の真の機能を検査する。
【００３１】
２つの集積回路１、２には、入力信号が同時に供給され、かつ出力信号は、集められ、そしてリアルタイムで直接比較手段４に送られる。もはや、出力信号を比較する前に、それらを格納しておくメモリを有する必要はない。
【００３２】
入力手段３および出力信号比較手段４は、テスターに含ませることができる。出力信号比較手段４は、集積回路の動作条件をシミュレートするであろう。
【００３３】
特に、ディジタルテレビジョン信号の復号化用集積回路の試験に適している本発明の試験装置の一具体例を、より詳細に説明する。図２を参照されたい。
【００３４】
入力手段３は、試験中の集積回路１と参照集積回路２に与えられる入力信号を生成する中央処理ユニット３０を含む。これらの入力信号は、集積回路の機能を制御するデータまたはアドレス、または圧縮されたオーディオおよびビデオデジタルデータとすることもできる。これらの入力信号は、それらがデジタルテレビジョン画像を復号化するさいに集積回路が受信する入力信号と同じ型である。
【００３５】
中央処理ユニット３０は、少なくとも一つの、例えば、ＦＬＡＳＨ型データメモリ３１に接続されている。これは、中央処理ユニット３０が、集積回路１、２に与えられる入力信号を生成することを可能にするデータを含む。これらのデータは、入力信号自身により占められたであろうメモリー空間よりはるかに少ない空間しか占めない。
【００３６】
中央処理ユニット３０は、少なくとも一つのプログラムメモリ３５（例えば、読取り専用メモリ）に接続されている。これは、試験を実行する中央処理ユニット３０の制御プログラムを含む。
【００３７】
中央処理ユニット３０は、また、中央処理ユニット３０と２つの集積回路１、２との間にインタフェースを形成するインタフェースモジュール３２にも接続されている。中央処理ユニット３０とインタフェースモジュール３２との間で、データが、３０１で示されるバスにより転送され、アドレスは、３０２で示されるバスにより転送され、かつオーディオおよびビデオデータは、３０３で示されるバスにより転送される。
【００３８】
中央処理ユニット３０は、マイクロコンピュータ（図示せず）によりユーザと通信するためにインタフェース３３に接続させることができる。ユーザは、このようにして試験の実行をフォロウすることが出来、かつ、必要に応じて、介入することが出来るであろう。
【００３９】
生産現場においては、中央処理ユニット３０は、試験中の集積回路１の管理用ロボット（図示せず）と通信するためのインタフェース３４に接続させることができる。このロボットは、試験される集積回路のフローを管理し、そして試験結果に応じて、集積回路は、使用可能な回路のバッチと拒絶された回路のバッチに振り分けられる。
【００４０】
インタフェースモジュール３２は、各々、集積回路１、２の入力に接続されている。インタフェースモジュール３２と試験中の集積回路１の間には、データに対する３１２で示されるバス、アドレスに対する３１３で示されるバス、およびオーディオとビデオデータに対する３１１で示されるバスが、存在する。
【００４１】
同様に、インタフェースモジュール３２と参照集積回路２の間には、データに対する３２２で示されるバス、アドレスに対する３２３で示されるバスおよびオーディオとビデオデータに対する３２１で示されるバスが、存在する。
【００４２】
集積回路１，２が定位置にある場合、それらは、試験中の集積回路１に対する接続手段１３と、参照集積回路２に対するに対する接続手段１４に接続されているそれらのピン（図示せず）を有する。これらの接続手段１３、１４は、試験装置の一部分を形成し、かつ集積回路を受け入れる。
【００４３】
バス３１１、３１２、３１３、３２１、３２２、３２３は、集積回路の側からこれらの接続手段１３、１４に至る。
【００４４】
インタフェースモジュール３２は、それが中央処理ユニット３０から受信した入力信号を複製して、これらを２つの集積回路１， ２に供給する。
【００４５】
しかしながら、これは、他の機能（特に、アドレス復号化機能）を有することも可能である。この試験は、集積回路１、２が機能的な状況において受信するであろう信号をシミュレーションする信号を送信する前に、中央処理ユニット３０と集積回路１、２との間の通信ステップにより開始される。したがって、この段階において中央処理ユニット３０が集積回路とデータを交換することが可能になる。
【００４６】
インタフェースモジュール３２は、それぞれ、バス３１４、３２４を介して試験中の集積回路１と参照集積回路２にクロック信号を生成する。これら２つの集積回路１、２は、同期している。
【００４７】
インタフェースモジュール３２は、復号と出力データとを同期させるためにも同期信号を生成する。これらの信号は、試験中の集積回路１と参照集積回路２に３２５で示されるバスを介して３１５で示されるバスを通過する。
【００４８】
この試験装置は、電源５を含む。この電源は、セット電圧を供給する部分５．１と適合化可能な電圧を供給するプログラム可能な部分５．２とを含むことが好ましい。第一部分５．１は、セット電圧を、特に、入力手段３、参照集積回路２と比較手段４に供給する。プログラム可能な部分５．２は、種々の電圧でそれを試験するために、試験中の集積回路１に適合化可能な電圧を供給する。この方法の場合、試験が単一供給電圧で実行されて、障害が発見されなかった本来不良の集積回路を検出することが可能になる。試験の間に、不良と考えられた集積回路の数が増加することは、動作時に拒絶される集積回路の数が減少することを意味する。したがって、試験のカバレージの範囲およびその信頼性は、増大する。
【００４９】
このデジタル集積回路の試験の適応例の場合、異なる電圧で参照集積回路に電力を供給することにより、試験を実行する必要はない。
【００５０】
しかしながら、この可能性は、アナログ用途においても考えられる。
【００５１】
試験中の集積回路がインストールされつつある場合、インタフェースモジュール３２は、接続手段１３をパワーダウンさせることも出来る。この方法の場合、接続が確立される時点で、短絡回路および／または電気的コンフリクトのいかなるリスクも回避される。
【００５２】
図２のダイアグラムにおいて、各々の集積回路１、２は、それぞれ、メモリ１０、２０に関連する。これを、同期ダイナミックランダムアクセスメモリＳＤＲＡＭとすることができる。この適応例においては、このメモリは、集積回路を作動可能とするために必要である。他の適応例においては、これは省略することができる。
【００５３】
集積回路１、２の出力に現れる信号は、それらが比較手段４に現れると瞬時に、リアルタイムで比較される。この適用例の場合、少なくとも一つの排他的ＯＲポートを有するビットごとのコンパレータが使用される。
【００５４】
これらの比較手段４は、少なくとも一つのバスにより、試験中の集積回路１の出力と参照集積回路２の出力とに接続されている。図２において、ビデオ信号に対する一つのバスと音声信号に対する一つのバスが設けられている。これらは、参照集積回路２の出力で、試験中の集積回路１およびそれぞれ２１、２２の出力で、それぞれ、１１、１２で示される。これらのバス１１、１２、２１、２２は、集積回路側で、接続手段１３、１４に接続されている。
【００５５】
比較手段４は、試験の結果を翻訳する信号を供給する。当該信号は、４１で示されるバスにより中央処理ユニットに送られる。
【００５６】
図３は、ビデオ信号用の比較手段４の機能を示す。集積回路の出力に現れるビデオ信号が、時刻順に表示されている。Ａと示されるクロノグラムは、試験中の集積回路１の出力で集められた出力信号に対応する。Ｂと示されるクロノグラムは、参照集積回路２の出力で集められた出力信号に対応する。これらの信号は、ビットの遷移として現れる。これらの信号は、それらが現れると即座に、比較手段４に供給される。これらの比較手段４は、２つのＤフリップフロップを有する。この内の４２．１で示されるものは、試験中の集積回路１から来る信号Ａをその入力で受信し、かつ他の４２．２で示されるのものは、参照集積回路２から来る信号Ｂをその入力で受信する。これらのＤフリップフロップ４２．１、４２．２は、インタフェースモジュール３２から来るクロック信号ｈも受信する。フリップフロップの出力は、試験の結果を翻訳する信号を供給する排他的ＯＲポート４３の入力に接続されている。Ｄフリップフロップは、リアルタイム比較の原理に反しない過渡的記憶操作を実行することにより、位相が相互にわずかずれるように信号の一ビット単位の比較を可能にする。
【００５７】
この具体例の場合、信号Ａの３００で示されるビットは、障害に対応するが、これは信号Ｂには発見されない。排他的ＯＲポートは、これが受信するビットが同一であるとき、「ゼロ」の論理値のビットを供給する。これが、その２つの入力で異なる値を持つ２つのビットを受信すると即座に、これは「１」の論理値のビットを供給する。
【００５８】
排他的ＯＲポート４３の出力に現れる信号は、「１」の論理値のビット３０１を有し、これは試験中の集積回路１が不良品であることを示す。
【００５９】
本発明の試験装置の場合、もはや、集積回路の出力信号を記憶するためにメモリー空間を有する必要はない。非常に信頼性の高い試験結果を得るために、この入力信号は、十分に長い時間回路に与えることができる。従来技術の試験装置によりこの型の集積回路を試験することが望まれる場合には、試験は、２、３のビデオ画像にしか集中させることが出来ず、これは、集積回路が障害を有しなかったと確実に結論づけるには十分ではない。具体的には、５２０ピクセルｘ ７２０ピクセルのビデオ画像は、約９００ｋｂのメモリを必要とする。
【００６０】
多くの出力データを生成するように本来の位置の集積回路を試験することが可能なこのような試験装置は、特に、使用が簡単で、かつ低コストである。
試験が、集積回路の出力信号をリアルタイムで比較することにより実行されるので、当該試験を実行するために出力信号を格納することは不必要である。このような格納は、このような格納のために設けられるメモリー空間が拡張できないので、試験の間に使用されるデータ量を制限することになろう。本発明は、したがって、その適用例において大きな柔軟性を与えることを可能にしかつメモリー空間の拡張のような試験装置に対する大きな変更の必要無しに、テスト条件を変更することを可能にする。
【００６１】
さらに、本発明によると、差が２つの集積回路の出力信号間に検出されると即座に、試験は中断される。これは、試験段階の全体の持続時間を減少することにより集積回路の作成の全体のコストを減少させることを可能にする。
【図面の簡単な説明】
【図１】本発明の試験装置の線図的な表現である。
【図２】集積回路を復号化するディジタルテレビジョン信号を試験するのに特に適している本発明の試験装置を示す図である。
【図３】本発明の試験装置の比較手段の機能を示す。
【符号の説明】
１  集積回路
２  参照集積回路
３  入力手段
４  比較手段
１１  バス
１２  バス
２１  バス
２２  バス
４２．１  Ｄフリップフロップ
４２．２  Ｄフリップフロップ
４３  排他的ＯＲポート
【図１】
2004524530.tif 000003
【図２】
2004524530.tif 000004
【図３】
2004524530.tif 000005
【国際公開パンフレット】
2004524530.tif 000006
2004524530.tif 000007
2004524530.tif 000008
2004524530.tif 000009
2004524530.tif 000010
2004524530.tif 000011
2004524530.tif 000012
2004524530.tif 000013
2004524530.tif 000014
2004524530.tif 000015
2004524530.tif 000016
2004524530.tif 000017
2004524530.tif 000018
2004524530.tif 000019
2004524530.tif 000020
【国際調査報告】
2004524530.tif 000021
2004524530.tif 000022