(57)【要約】ブースト電源のための力率補正回路であって、ブースト電源が、整流ＡＣライン電圧に応答するブースト・コンバータ（１８）を含むものである。１実施形態によれば、力率補正回路は、ブースト・コンバータの出力電圧に応答する第１の入力端子を有する電圧フィードバック増幅器と、電圧フィードバック増幅器の出力端子に接続した第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子とを有するスイッチング・マルチプライヤ回路と、スイッチング・マルチプライヤ回路の出力端子に接続した第１の入力端子と前記ブースト・コンバータの入力電流に応答する第２の入力端子とを有する電流フィードバック増幅器と、電流フィードバック増幅器の出力端子に接続した入力端子と、ブースト・コンバータのパルス幅変調スイッチに接続するための出力端子とを有するパルス幅変調器制御回路と、を備える。
2004509587.tif 000002
【特許請求の範囲】
【請求項１】
ブースト電源のための力率補正回路であって、前記ブースト電源が、整流ＡＣライン電圧に応答するブースト・コンバータ（１８）を含み、前記力率補正回路が、
前記ブースト・コンバータの出力電圧に応答する第１の入力端子を有する電圧フィードバック増幅器（４０）と、
出力端子を有する電流フィードバック増幅器（４８）と、
パルス幅変調器制御回路（２０）であって、前記電流フィードバック増幅器の出力端子に接続した入力端子と、前記ブースト・コンバータのパルス幅変調スイッチ（２８）に接続するための出力端子とを有する、前記のパルス幅変調器制御回路（２０）と、
を備え、
スイッチング・マルチプライヤ回路（４６）であって、前記電圧フィードバック増幅器の出力端子に接続した第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子とを有する、前記のスイッチング・マルチプライヤ回路（４６）、
を特徴とし、
前記電流フィードバック増幅器（４８）が、前記スイッチング・マルチプライヤ回路の出力端子に接続した第１の入力端子と、前記ブースト・コンバータの入力電流に応答する第２の入力端子とを含むこと、
を特徴とする力率補正回路。
【請求項２】
請求項１記載の力率補正回路において、前記スイッチング・マルチプライヤ回路は、コンパレータ（８０）を含むこと、を特徴とする力率補正回路。
【請求項３】
請求項２記載の力率補正回路において、前記コンパレータは、前記電圧フィードバック増幅器の前記出力端子に接続した第１の入力端子と、ランプ電圧信号に応答する第２の入力端子と、前記整流ＡＣライン電圧に応答する出力端子と、を含むこと、を特徴とする力率補正回路。
【請求項４】
請求項２記載の力率補正回路において、前記コンパレータは、前記整流ＡＣライン電圧に応答する第１の入力端子と、ランプ電圧信号に応答する第２の入力端子と、前記電圧フィードバック増幅器の前記出力端子に接続した出力端子と、を含むこと、を特徴とする力率補正回路。
【請求項５】
請求項２記載の力率補正回路において、前記スイッチング・マルチプライヤ回路は、前記コンパレータの前記出力端子に接続したローパスフィルタを含むこと、を特徴とする力率補正回路。
【請求項６】
請求項５記載の力率補正回路において、前記ローパスフィルタは、２段ローパスフィルタ（８４，８６，９０，９２，９４，９６）を含むこと、を特徴とする力率補正回路。
【請求項７】
請求項１記載の力率補正回路であって、さらに、
第２のマルチプライヤ回路（４４）であって、前記ブースト・コンバータの前記入力電流に応答する第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子とを有する、前記の第２のマルチプライヤ回路（４４）と、
電力フィードバック増幅器（４２）であって、前記第２マルチプライヤ回路の出力端子に接続した入力端子と、前記スイッチング・マルチプライヤ回路の前記第１端子に接続した出力端子とを有し、前記電圧フィードバック増幅器の前記出力端子と前記電力フィードバック増幅器の前記出力端子のうちの一方のみが前記スイッチング・マルチプライヤ回路の前記第１入力端子に動作上接続する、前記の電力フィードバック増幅器（４２）と、
を含むこと、を特徴とする力率補正回路。
【請求項８】
請求項７記載の力率補正回路であって、さらに、前記電圧フィードバック増幅器の前記出力端子と前記電力フィードバック増幅器の前記出力端子のうちの一方のみを、前記スイッチング・マルチプライヤ回路の前記第１入力端子に動作上接続するための手段、を含むことを特徴とする力率補正回路。
【請求項９】
請求項７記載の力率補正回路であって、さらに、
前記電圧フィードバック増幅器の前記出力端子と前記スイッチング・マルチプライヤの前記第１入力端子との間に接続した第１のＯＲ演算ダイオード（６０）と、
前記電力フィードバック増幅器の前記出力端子と前記スイッチング・マルチプライヤの前記第１入力端子との間に接続した第２のＯＲ演算ダイオード（６０）と、
を含むこと、を特徴とする力率補正回路。
【請求項１０】
請求項７記載の力率補正回路において、前記第２マルチプライヤ回路は、コンパレータ（１００）を含むこと、を特徴とする力率補正回路。
【請求項１１】
請求項１０記載の力率補正回路において、前記コンパレータは、前記ブースト・コンバータの前記入力電流に応答する第１の入力端子と、前記ランプ電圧信号に応答する第２の入力端子と、前記整流ＡＣライン電圧に応答する出力端子と、を含むことを特徴とする力率補正回路。
【請求項１２】
請求項１０記載の力率補正回路において、前記コンパレータは、前記整流ＡＣライン電圧に応答する第１の入力端子と、前記ランプ電圧信号に応答する第２の入力端子と、前記ブースト・コンバータの前記入力電流に応答する出力端子と、を含むことを特徴とする力率補正回路。
【請求項１３】
請求項１０記載の力率補正回路であって、さらに、前記第２マルチプライヤ回路の前記コンパレータの前記出力端子と前記電力フィードバック増幅器の前記第１入力端子との間に接続したローパスフィルタ（５８）、を含むことを特徴とする力率補正回路。
【請求項１４】
請求項１記載の力率補正回路であって、さらに、第１の加算器（４９）を含み、該第１加算器は、前記ブースト・コンバータの前記入力電流に応答する第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子と、前記電流フィードバック増幅器の前記第２入力端子に接続した出力端子と、を有すること、を特徴とする力率補正回路。
【請求項１５】
請求項１記載の力率補正回路であって、さらに、第２の加算器（５０）を含み、該第２加算器は、前記電流フィードバック増幅器の前記出力に接続した第１の端子と、前記ブースト・コンバータの前記入力電流に応答する第２の入力端子と、前記ブースト電源の前記パルス幅変調器回路の前記入力端子への接続のための出力端子と、を有すること、を特徴とする力率補正回路。
【請求項１６】
請求項１５記載の力率補正回路において、前記第２加算器は、ランプ電圧信号に応答する第３の入力端子を含むこと、を特徴とする力率補正回路。
【請求項１７】
ブースト電源のための力率補正回路であって、前記ブースト電源が、整流ＡＣライン電圧に応答するブースト・コンバータ（１８）を含み、前記力率補正回路が、
出力端子を有する電流フィードバック増幅器（４８）と、
パルス幅変調器制御回路（２０）であって、前記電流フィードバック増幅器の出力端子に接続した入力端子と、前記ブースト・コンバータのパルス幅変調スイッチ（２８）に接続するための出力端子とを有する、前記のパルス幅変調器制御回路（２０）と、
を備え、
前記ブースト・コンバータの入力電流に応答する第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第１のマルチプライヤ回路（４４）と、
該第１マルチプライヤ回路の出力端子に接続した入力端子を有する電力フィードバック増幅器（４２）と、
前記電力フィードバック増幅器の出力端子に接続した第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第２のマルチプライヤ回路（４６）、
を特徴とし、
前記電流フィードバック増幅器（４８）が、前記第２マルチプライヤ回路の出力端子に接続した第１の入力端子と、前記ブースト・コンバータの前記入力電流に応答する第２の入力端子とを含むこと、
を特徴とする力率補正回路。
【請求項１８】
請求項１７記載の力率補正回路において、前記第１マルチプライヤ回路は、第１のコンパレータ（１００）を含み、該コンパレータは、前記ブースト・コンバータの前記入力電流に応答する第１の入力端子と、前記ランプ電圧信号に応答する第２の入力端子と、前記整流ＡＣライン電圧に応答する出力端子と、を含むことを特徴とする力率補正回路。
【請求項１９】
請求項１７記載の力率補正回路において、前記第１マルチプライヤ回路は、第１のコンパレータ（１００）を含み、該コンパレータは、前記整流ＡＣライン電圧に応答する第１の入力端子と、前記ランプ電圧信号に応答する第２の入力端子と、前記ブースト・コンバータの前記入力電流に応答する出力端子と、を含むことを特徴とする力率補正回路。
【請求項２０】
請求項１７記載の力率補正回路において、前記第２マルチプライヤ回路は、第２のコンパレータ（８０）を含み、該コンパレータは、前記電力フィードバック増幅器の前記出力端子に接続した第１の入力端子と、ランプ電圧信号に応答する第２の入力端子と、前記整流ＡＣライン電圧に応答する出力端子と、を含むことを特徴とする力率補正回路。
【請求項２１】
請求項１７記載の力率補正回路において、前記第２マルチプライヤ回路は、第２のコンパレータ（８０）を含み、該コンパレータは、前記整流ＡＣライン電圧に応答する第１の入力端子と、ランプ電圧信号に応答する第２の入力端子と、前記電力フィードバック増幅器の前記出力端子に接続した出力端子と、を含むことを特徴とする力率補正回路。
【請求項２２】
請求項１７記載の力率補正回路であって、さらに、第１の加算器（４９）を含み、該第１加算器は、前記ブースト・コンバータの前記入力電流に応答する第１の入力端子と、前記整流ＡＣライン電圧に応答する第２の入力端子と、前記電流フィードバック増幅器の前記第２入力端子に接続した出力端子と、を有すること、を特徴とする力率補正回路。
【請求項２３】
請求項１７記載の力率補正回路であって、さらに、第２の加算器（５０）を含み、該第２加算器は、前記電流フィードバック増幅器の前記出力に接続した第１の端子と、前記ブースト・コンバータの前記入力電流に応答する第２の入力端子と、前記パルス幅変調器回路の前記入力端子への接続のための出力端子と、を有すること、を特徴とする力率補正回路。
【発明の詳細な説明】
【０００１】
発明の背景
発明の分野
本発明は、一般的にはパワーエレクトロニクスに関し、詳細には、力率補正（ＰＦＣ）制御回路に関するものである。
背景の説明
ＡＣライン電源からＡＣ−ＤＣ電源を通して得られる平均的な電力は、常に、ＲＭＳ（実効値）電圧とＲＭＳ電流との積未満である。この平均電力のＲＭＳ電圧とＲＭＳ電流の積に対する比率は、力率として知られている。例えば、７０％の力率をもつコンバータとは、ライン供給から引き出す電力が、そのラインの電圧と電流の積の７０％であること、したがって、１の力率で得ることができるもののたった７０％であること、を意味する。
【０００２】
電源のこの力率を増大させ、したがって電源の効率を向上させるため、力率補正（ＰＦＣ）を用いることが知られている。確かに、ＰＦＣは、７５ワット以上の入力電力をもつほとんどの電源にとっては、必要な特徴となっている。一般に、ＰＦＣでは、入力電流は、正弦波形を有し、しかもこの電流波形が入力電圧波形と同相であることが必要である。ＰＦＣのないオフライン・スイッチング電源では、入力電圧がその最大に近くになるときに高い値の入力キャパシタが急速に充電するとき、鋭いピークをもつ電流波形となる。これらキャパシタの平均的なフィルタリングおよび除去は、通常、サイズ、重さ、性能仕様を考慮すると、実際的な解決法とはならない。
【０００３】
電流フィードバック・ループを使用する電流制御式のブースト・コンバータにおいて、ＰＦＣを実装することにより、ブースト・コンバータの入力電流波形の制御を、整流した正弦波基準に対しその電流を継続的に比較することによって制御することが知られている。整流した正弦波基準の振幅は、誤差信号に比例するように変更することができ、そしてその誤差信号は、このコンバータのＤＣ出力に基づくものである。また、その正弦波基準の振幅をアナログ・マルチプライヤ回路にしたがって変化させ、これによって、整流した入力電圧にその誤差信号を乗算するようにすることも知られている。その結果、その出力電圧が所望の値より高い場合、誤差信号そして整流した正弦波基準の振幅は減少し、そして出力電圧が所定の値より低い場合、誤差信号および整流正弦波基準の振幅は増加する。
【０００４】
代表的には、この可変の整流正弦波基準は、増幅器の一方の入力に結合し、そして他方の入力は、整流ＡＣ入力電流に結合する。この電流フィードバック・ループは、その配列により、増幅器の出力が、その電流を整流正弦波基準に追従させるようにブースト・コンバータを動作させるようにする。すなわち、瞬時入力電流は、整流正弦波基準から偏倚する場合、増幅器の出力は、そのコンバータを駆動することによって、その偏倚を減少させる。整流正弦波基準は正弦波でありしかも入力電圧と同相であるため、入力電流もまた正弦波でしかも入力電圧と同相となってＰＦＣを実現する。したがって、出力における負荷が増加する場合、出力電圧におけるその結果の減少が誤差信号を増加させ、そしてアナログ・マルチプライヤを介して整流正弦波基準を増加させる。これはさらに、コンバータ入力電流を増加させ、これは出力電圧が所望の値へと復元させるようにする。
【０００５】
また、整流正弦波基準を、ＲＭＳ入力電圧の二乗によって除算することによってＰＦＣ制御関数を改善することも知られている。ＲＭＳ入力電圧の二乗によって除算することの結果は、（ｉ）入力電圧の増加から生ずる整流正弦波基準の望ましくない増加を除去し、（ｉｉ）入力電力を一定に維持するのに必要な整流正弦波基準の比例的な減少をもたらすことである。
【０００６】
しかし、このようなＰＦＣ制御回路は、その入力電力を精密に制限する能力に限界があるが、それは、アナログ・マルチプライヤが非常に正確なものではないからである。結果として、電力リミットは、種々の入力電圧条件に対し１５％も大きく変動することがある。これら変動を補償するため、ブースト・コンバータは、例えばより大きなインダクタまたはより高いレートのＦＥＴを備えるように過剰設計されることがある。しかし、これら設計変更は、効率の低下およびより高価なコンポーネントのいずれか一方または両方のような他の有害な影響をもたらす。
【０００７】
したがって、既存の技術よりもより精密に力率補正を、全体の効率並びにコスト節約を犠牲にせずに実現する方法に対するニーズがある。
発明の摘要
本発明は、ブースト電源のための力率補正回路に向けたものである。前記ブースト電源が、整流ＡＣライン電圧に応答するブースト・コンバータを含む本発明の１実施形態によれば、前記力率補正回路が、前記ブースト・コンバータの出力電圧に応答する第１の入力端子を有する電圧フィードバック増幅器と、前記電圧フィードバック増幅器の出力端子に接続した第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子とを有するスイッチング・マルチプライヤ回路と、前記電流フィードバック増幅器の出力端子に接続した入力端子と前記ブースト・コンバータのパルス幅変調スイッチに接続するための出力端子とを有するパルス幅変調器制御回路と、を備える。
【０００８】
本発明の別の実施形態によれば、前記力率補正回路は、前記ブースト・コンバータの入力電流に応答する第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第１のマルチプライヤ回路と、前記第２マルチプライヤ回路の出力端子に接続した入力端子を有する電力フィードバック増幅器と、前記電力増幅器の出力端子に接続した第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第２のマルチプライヤ回路と、前記スイッチング・マルチプライヤ回路の出力端子に接続した第１の入力端子と前記ブースト・コンバータの前記入力電流に応答する第２の入力端子とを有する電流フィードバック増幅器と、前記電流フィードバック増幅器の出力端子に接続した入力端子と前記ブースト・コンバータのパルス幅変調スイッチに接続するための出力端子とを有するパルス幅変調器制御回路と、を備える。
【０００９】
本発明の別の実施形態によれば、力率補正回路は、前記ブースト・コンバータの出力電圧に応答する第１の入力端子を有する電圧フィードバック増幅器と、前記ブースト・コンバータの入力電流に応答する第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第１のスイッチング・マルチプライヤ回路と、前記第１スイッチング・マルチプライヤ回路の出力端子に接続した入力端子を有する電力フィードバック増幅器と、前記電圧フィードバック増幅器の出力端子と前記電力フィードバック増幅器の出力端子の両方に接続した第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子と出力端子とを有する第１のスイッチング・マルチプライヤ回路と、を備え、前記電圧フィードバック増幅器の前記出力端子と前記電力フィードバック増幅器の前記出力端子のうちの一方のみが、前記スイング・マルチプライヤ回路の前記第１入力端子に動作上接続し、また、前記第２スイッチング・マルチプライヤ回路の前記出力端子に接続した第１の入力端子と前記ブースト・コンバータの前記入力電流に応答する第２の入力端子とを有する電流フィードバック増幅器と、前記電流フィードバック増幅器の出力端子に接続した入力端子と前記ブースト・コンバータのパルス幅変調スイッチに接続するための出力端子とを有するパルス幅変調器制御回路と、を備える。
【００１０】
別の実施形態によれば、本発明は、ブースト電源に向けたものであり、このブースト電源は、ＡＣ電源に結合した全波整流器回路と、発生された整流ＡＣ入力電圧をＤＣ出力電圧に変換するため前記全波整流器回路に接続したブースト・コンバータと、前記ブースト・コンバータの前記パルス幅変調スイッチの制御端子に接続した出力端子を有するパルス幅変調器制御回路と、前記ブースト・コンバータの出力電圧に応答する第１の入力端子を有する電圧フィードバック増幅器と、前記電圧フィードバック増幅器の出力端子に接続した第１の入力端子と前記整流ＡＣライン電圧に応答する第２の入力端子とを有する第１のスイッチング・マルチプライヤ回路と、前記スイッチング・マルチプライヤ回路の出力端子に接続した第１の入力端子と前記ブースト・コンバータの入力電流に応答する第２の入力端子と前記パルス幅変調器回路の入力端子に接続した出力端子とを有する電流フィードバック増幅器と、を備える。別の実施形態によれば、前記電源は、さらに、前記第２マルチプライヤ回路の出力端子に接続した入力端子と前記第１スイッチング・マルチプライヤ回路の前記第１入力端子に接続した出力端子とを有する電力フィードバック増幅器と、を備え、前記電圧フィードバック増幅器の前記出力端子と前記電力フィードバック増幅器の前記出力端子のうちの一方のみが、前記スイッチング・マルチプライヤ回路の前記第１入力端子に動作上接続する。
【００１１】
本発明は、従来技術の力率補正回路（ＰＦＣ）と比較して利点を提供するが、それは、入力電力をより精密に制限することができるからである。本発明のこのＰＦＣ技術を使用することにより、±５％のオーダーの電力リミット精度を無理なく期待できる。加えて、スイッチング・マルチプライヤのこの向上した精度は、ブースト電源においてより安価なコンポーネントの使用を可能にする。本発明のこれらの利点並びにその他の利点は、以下の詳細な説明から明かとなる。
【００１２】
発明の詳細な説明
本発明の図面および記述は、簡略化することによって本発明の理解を明瞭にするため関連する要素を、ブースト電源の他の要素を明瞭にするために削除する一方で、図示することは、理解されるべきである。例えば、本文では、ブースト・コンバータのインラッシュ回路は、図示しない。しかし、当業者には理解されるように、これら要素並びに他の要素は、ＰＦＣをもつ代表的なブースト電源においては望ましい。しかし、このような要素は当該分野では周知であり、またこれらは本発明のより良好な理解をもたらすものではないため、このような要素の説明は、本文では行わない。
【００１３】
図１は、本発明の１実施形態によるブースト電源１０の図である。ブースト電源１０は、ＡＣ電源１２、ＥＭＩフィルタ１４，整流回路１６，ブースト・コンバータ回路１８、パルス幅変調器（ＰＷＭ）制御回路２０、力率補正（ＰＦＣ）制御回路２２とを備えている。図１に示したブースト電源１０は、これを使用することにより、ＡＣ電源１２が供給するＡＣ電圧から例えば４００ＶのレギュレートしたＤＣ電圧出力（Ｖｏｕｔ）を提供することができる。
【００１４】
ＡＣ電源１２は、基本周波数ωをもつ正弦波信号を供給することができる。この基本周波数ωは、例えば６０Ｈｚとすることができる。ＥＭＩフィルタ１４は、図１に示したように、ＡＣ電源１２と整流回路１６との間に接続することができ、そして望ましくないノイズをフィルタするようにできる。整流回路１６は、全波整流回路であって、ＡＣ電源１２からの正弦波入力電圧信号を、各半サイクルが正となった電圧波形に変換することができる。図１においては、この全波整流入力電圧は、Ｖａｃとして示しており、そしてこれは以下では、整流ＡＣ入力電圧と呼ぶ。１実施形態によれば、整流回路１６は、４ダイオードのブリッジ整流回路を含むようにすることができる。
【００１５】
ブースト・コンバータ回路１８は、この整流ＡＣ入力電圧ＶａｃをＤＣ出力電圧（Ｖｏｕｔ）に変換し、そしてこれは、負荷（図示せず）に給電するのに使用することができる。ブースト・コンバータ回路１８は、インダクタ２４，ダイオード２６、電力スイッチ２８、センス抵抗器３０、およびキャパシタ３２を含むことができる。インダクタ２４、ダイオード２６、キャパシタ３２は、直列に接続し、キャパシタ３２はブースト電源１０の出力の両端間に接続する。電力スイッチ２８は、ダイオード２６とキャパシタ３２の両端間に接続することにより、電力スイッチ２８のデューティサイクルがキャパシタ３２の両端の電圧（そしてまた出力電圧Ｖｏｕｔ）を制御するようにする。電力スイッチ２８は、電圧制御式のスイッチとすることができ、例えば図１に示したようなｎ形エンハンスメント・モードＭＯＳＦＥＴのような電界効果トランジスタ（ＦＥＴ）である。
【００１６】
動作については、電力スイッチ２８が閉じると、電流がインダクタ２４、電力スイッチ２８を流れ、そしてダイオード２６が逆バイアスされる。インダクタ２４を流れる電流は、エネルギをインダクタ２４に蓄積させる。したがって、インダクタ２４が開くと、インダクタ２４は、インダクタ２４とダイオード２６との間のノードの電圧を以下の関係にしたがって増加させる。
【００１７】
【数１】
2004509587.tif 000003
【００１８】
このノードの電圧が増加するとき、ダイオード２６は、順バイアスされ、そして電流は、ダイオード２６を通ってキャパシタ３２へ流れる。インダクタ２４に蓄積されたエネルギがキャパシタ３２へダイオード２６を介して移った後、電力スイッチ２８が閉じると、再びダイオード２６を逆バイアスにし、また別のある量のエネルギをインダクタ２４に蓄積させる。
【００１９】
このようにして、電力スイッチ２８のデューティサイクルを変調することによって、キャパシタ３２の両端間の電圧したがって出力電圧Ｖｏｕｔをレギュレートする。以下でさらに説明するように、電力スイッチ２８のデューティサイクルは、ＰＷＭ制御回路２０と、出力電圧Ｖｏｕｔ、整流ＡＣ入力電圧Ｖａｃ、およびセンス抵抗器３０の両端間の電圧（ＶＩａｃ）に基づくＰＦＣ制御回路２２によって制御することにより、適当な力率補正を有する所望の出力電圧を提供する。
【００２０】
センス抵抗器３０は、ブースト・コンバータ回路１８のリターン・ループ内に接続することができる。抵抗器３０の両端の電圧は、以下でさらに説明するように、ＰＦＣ制御回路２２が、整流ＡＣ入力ライン（以下ＶＩａｃとして示す）の電流に比例した電圧信号として使用することができる。抵抗器３０には増幅器（図示せず）を接続することによって、以下でさらに説明するように、電圧信号ＶＩａｃに対する適当なスケーリングを提供することができる。
【００２１】
図２は、本発明の１実施形態による図１のブースト電源１０のＰＷＭ制御回路２０およびＰＦＣ制御回路２２の図である。ＰＷＭ制御回路２０は、ＰＦＣ制御回路２２から出力信号ＰＦＣを受け、そしてこれに基づき、パルス幅変調した信号（ＰＷＭ）を出力し、そしてこれは、電力スイッチ２８の導通制御端子に印加することによって、電力スイッチ２８のスイッチングしたがって電源１０の出力電圧Ｖｏｕｔを制御する。また、ＰＷＭ制御回路２０は、基準電圧信号Ｖｒｅｆおよびランプ電圧信号Ｖｒａｍｐを出力し、そしてこれら双方は、ＰＦＣ制御回路２２が使用することによって、以下で説明するように信号ＰＦＣを発生する。１実施形態によれば、ＰＷＭ制御回路２０は、例えばＵＣ３８４２ＰＷＭ制御ＩＣのようなテキサス・インスツルメンツ社から入手可能なＵＣ３８００シリーズのＰＷＭ制御ＩＣのうちの１つを使用して実現することができる。
【００２２】
ＰＦＣ制御回路２２は、電圧フィードバック増幅器４０，電力フィードバック増幅器４２，電力マルチプライヤ４４，電流基準マルチプライヤ４６，電流フィードバック増幅器４８とを備える。これらコンポーネントは、ここに記述するＰＦＣ制御回路２２の他のコンポーネントと共に、個別の電気コンポーネントを使用して実現したり、あるいは他の実施形態によれば、単一のデバイスまたはチップに集積することもできる。増幅器４０，４２，４８の各々は、例えば集積した演算増幅器（オペアンプ）として具体化することもできる。
【００２３】
以下でさらに説明するように、電流基準マルチプライヤ４６は、図３を参照して以下でさらに詳細に説明するように、電圧フィードバック増幅器４０または電力フィードバック増幅器４２のいずれかからの誤差電圧信号出力（図２ではＶｅｒｒｏｒ（ｔ）として示す）を受け、そしてこの出力に整流ＡＣ入力電圧のスケーリングした積（Ｋｄ×Ｖａｃ（ｔ））を乗算することにより、Ｋｍ×Ｖｅｒｒｏｒ（ｔ）×Ｖａｃ（ｔ）に対応する整流正弦波基準を発生する。このスケーリングした整流ＡＣ入力電圧（Ｋｄ×Ｖａｃ（ｔ））は、抵抗分圧回路（図示せず）を整流器１６の出力に接続して適当なスケーリングを提供することにより実現することができる。電流基準マルチプライヤ４６が発生した整流正弦波基準は、電流フィードバック増幅器４８の反転入力端子に入力すると共に、（ｉ）整流ＡＣ入力電流に比例した電圧信号ＶＩａｃ（ｔ）と（ｉｉ）スケーリング済みの整流ＡＣ入力電圧信号（Ｋｄ×Ｖａｃ（ｔ））との和から加算器４９が発生した電流フィードバック信号は、電流フィードバック増幅器４８の非反転入力端子に供給する。整流ＡＣ入力電流に比例した電圧信号ＶＩａｃ（ｔ）は、上記で説明したように、ブースト・コンバータ１８のセンス抵抗器３０の両端間の電圧から得ることができる。
【００２４】
電流フィードバック増幅器４８の出力（Ｖｉｆｂで示す）は、加算器５０によって、（ｉ）整流ＡＣ入力電流信号ＶＩａｃ（ｔ）と、（ｉｉ）ＰＷＭ制御回路２０が発生するランプ電圧信号Ｖｒａｍｐと加算することによって、出力信号ＰＦＣを発生することができ、そしてこれは、ＰＷＭ制御回路２０に供給することによって、適当なＰＷＭ信号を発生することにより電力スイッチ２８のデューティサイクルを制御する。
【００２５】
電圧フィードバック増幅器４０は、第１の反転入力端子を備え、これは、ブースト・コンバータ１８の出力電圧Ｖｏｕｔに対し、抵抗器５４と抵抗器５６とを含む抵抗分圧器回路５２を介して応答する。電圧フィードバック増幅器４０の第２の非反転入力端子は、ＰＷＭ制御回路２０が発生する基準電圧Ｖｒｅｆに応答するようにできる。このため、電圧フィードバック増幅器４０は、積分誤差増幅器として機能することによって、ブースト・コンバータ１８の出力電圧Ｖｏｕｔを所望のレベルにレギュレートすることができる。１実施形態によれば、電圧フィードバック増幅器４０は、十分に低い帯域幅を有するようにすることによって、誤差電圧信号Ｖｅｒｒｏｒが２ω（例えば１２０Ｈｚ）のようなある周波数あるいはこれより高い周波数において全く有意なリップルを有しないようにして、入力電流の高調波歪みを最小限にするようにする。
【００２６】
電力マルチプライヤ４４は、図４を参照して以下で詳細に説明するが、スケーリング済みの整流ＡＣ入力電圧（Ｋｄ×Ｖａｃ（ｔ））と整流ＡＣ入力電流電圧ＶＩａｃ（ｔ）を乗算することによって、スケーリングした電力信号波形（ＶＰｉｎ（ｔ）＝ＫＰ×Ｐ（ｔ））を発生する。この信号は、ローパスフィルタ５８に供給することによって、２ω成分のようなある周波数成分を減衰させる。したがって、例えばωが６０Ｈｚである場合、ローパスフィルタ５８は、１２０Ｈｚ成分を減衰させる。
【００２７】
ローパスフィルタ５８からの残りのＤＣ信号（ＶＰｉｎ）出力は、ブースト・コンバータ１８に供給される整流ＡＣ入力信号の平均電力（Ｐｉｎ）に比例する。この信号（ＶＰｉｎ）は、電力フィードバック増幅器４２の第１の反転入力端子に供給される。電力フィードバック増幅器４２の第２の非反転入力端子は、ＰＷＭ制御回路２０が発生する基準電圧Ｖｒｅｆに応答するようにすることができる。したがって、電力フィードバック増幅器４２は、誤差積分増幅器として機能することができ、これは、平均電力（ＶＰｉｎ）を表す電圧波形と基準電圧Ｖｒｅｆとの差に応答する出力誤差信号Ｖｅｒｒｏｒを有している。
【００２８】
電圧フィードバック増幅器４０および電力フィードバック増幅器４２が発生する瞬時誤差信号Ｖｅｒｒｏｒのより小さい部分は、例えば直列接続のＯＲ演算ダイオード６０，６２によって電流基準マルチプライヤ４６に供給される。したがって、より低い出力をもつこの増幅器は、次の段（すなわち、電流基準マルチプライヤ４６および電流フィードバック増幅器４８）における誤差信号フィードバックを制御する。ＯＲ演算ダイオード６０，６２のアノード端子は、図２に示したように互いに結合し、そして抵抗器６４によって適当なバイアス電圧Ｖｂｉａｓでバイアスされるようにすることができる。別の実施形態によれば、電圧フィードバック増幅器４０および電力フィードバック増幅器４２の各出力の一方のみを、ＦＥＴマルチプレクサのようなマルチプレクサによって電流基準マルチプライヤ４６の入力端子に動作上結合するようにできる。
【００２９】
電流基準マルチプライヤ４６は、上記したように、電圧フィードバック増幅器４０または電力フィードバック増幅器４２のいずれかが発生した誤差電圧信号を、スケーリング済みの整流ＡＣ入力電圧波形（Ｋｄ×Ｖａｃ）と乗算する。この動作の結果は、以下で説明するように、Ｋｍ×Ｖｅｒｒｏｒ×Ｖａｃに対応する整流正弦波基準であり、これにおいては、基準振幅は、誤差電圧Ｖｅｒｒｏｒによって制御される。加えて、この基準波形は、整流ＡＣ入力電圧Ｖａｃと同相である。電流基準マルチプライヤ４６の出力は、上記したように、電流フィードバック増幅器４８の反転入力端子に入力する。電流フィードバック増幅器４８の非反転入力端子は、整流ＡＣ入力電流電圧信号ＶＩａｃ（ｔ）波形とスケーリング済みの整流ＡＣ入力電圧（Ｋｄ×Ｖａｃ（ｔ））の和に応答する。電流フィードバック増幅器４８の出力信号は、電流フィードバック信号Ｖｉｆｂである。
【００３０】
図３は、本発明の１実施形態による電流基準マルチプライヤ４６の図である。１実施形態によれば、電流基準マルチプライヤ４６は、コンパレータ８０を含むスイッチング・マルチプライヤである。整流ＡＣライン電圧Ｖａｃは、コンパレータ８０の出力端子に対し抵抗分圧器回路８２を介して接続し、そして抵抗分圧器回路８２は、例えば抵抗器８４，８６，９４およびダイオード８８を含む。また、電流基準マルチプライヤ４６は、コンパレータ８０の出力端子に接続したキャパシタ９０，９２および抵抗器９６を含むことができる。
【００３１】
コンパレータ８０は、上記したように、電圧フィードバック増幅器４０または電力フィードバック増幅器４２のいずれかが発生する誤差電圧信号Ｖｅｒｒｏｒに応答する第１の入力端子を備えている。コンパレータ８０の第２の入力端子は、ＰＷＭ制御回路２０が発生するランプ電圧信号Ｖｒａｍｐに応答するようにできる。このランプ電圧Ｖｒａｍｐは、ゼロボルトのような最小電圧Ｖｍｉｎとピーク電圧Ｖｐｋとを有する線形電圧関数である。このランプ電圧信号Ｖｒａｍｐの周期は、Ｔｓｗである。
【００３２】
誤差電圧信号Ｖｅｒｒｏｒの瞬時値がランプ電圧Ｖｒａｍｐの瞬時値を超えたとき、コンパレータ８０の出力は、ハイの電圧値となる。逆に、ランプ電圧信号Ｖｒａｍｐの瞬時値が誤差電圧Ｖｅｒｒｏｒの瞬時値を超えたとき、コンパレータ８０の出力電圧は、ゼロボルトのような最小値に下がる。誤差電圧信号Ｖｅｒｒｏｒがゼロボルトのような最小値からランプ電圧信号Ｖｒａｍｐのピーク電圧Ｖｐｋに変化したとき、各ランプ周期Ｔｓｗの間におけるコンパレータ８０の出力がハイ電圧にある時間Ｔｏｎは、ゼロからＴｓｗまで変化する。
【００３３】
抵抗器８６およびダイオード８８は、キャパシタ９０の充電時定数および放電時定数を互いに等しくする。すなわち、コンパレータ８０の出力電圧がハイのとき、キャパシタ９０は、並列の抵抗器８４および抵抗器９４を通して充電する。コンパレータ８０の出力がロー（例えば、ゼロボルト）のとき、キャパシタ９０は、並列の抵抗器８６および抵抗器９４を通して放電する。したがって、抵抗器８６の抵抗値を抵抗器８４の抵抗値と等しくなるように選んだ場合、その両方の時定数は同じとなる。
【００３４】
電流基準マルチプライヤ４６による誤差電圧信号Ｖｅｒｒｏｒと整流ＡＣ入力電圧信号Ｖａｃとの乗算は、以下のように実現する。誤差電圧信号Ｖｅｒｒｏｒは、コンパレータ８０によりランプ電圧信号Ｖｒａｍｐと比較される。コンパレータ８０の出力端子のパルス幅は、以下に一致する。
【００３５】
【数２】
2004509587.tif 000004
【００３６】
ここで、Ｔｓｗは、上記したようにランプ波形の周期である。このとき、スイッチング・マルチプライヤ４６のデューティサイクルは、以下の通りに定められる。
【００３７】
【数３】
2004509587.tif 000005
【００３８】
したがって、コンパレータ８０のデューティサイクルは、ランプ電圧関数の特性に依存する。
キャパシタ９０は、コンパレータ８０の出力電圧を時間に渡って平均化させる。キャパシタ９０の値は、その選択によって、高いスイッチング周波数のみを平均化し低いライン電圧周波数（すなわち２ω）を平均化しないようにする。コンパレータ８０の出力における平均電圧は、デューティサイクルを整流ＡＣ入力電圧Ｖａｃに乗算したものから抵抗分圧器回路８２で低減したものに等しい。このため、抵抗器８４および抵抗器８６の抵抗値が等しい実施形態に関しては、コンパレータ８０の出力電圧は、以下に一致する。
【００３９】
【数４】
2004509587.tif 000006
【００４０】
【数５】
2004509587.tif 000007
【００４１】
ここで、
【００４２】
【数６】
2004509587.tif 000008
【００４３】
ここで、Ｒ８４，Ｒ９４は、それぞれ抵抗器８４，９４の抵抗値である。
式（５）から、コンパレータ８０の出力電圧（したがって電流基準マルチプライヤ４６の出力電圧）は、Ｖｅｒｒｏｒ（ｔ）×Ｖａｃ（ｔ）×ゲイン乗数Ｋｍの積に対応することは、明かである。ここで、Ｖｅｒｒｏｒ（ｔ）がＶａｃ（ｔ）と比べゆっくりと動くとした場合、電流基準マルチプライヤ４６の整流正弦波基準出力は、Ｖｅｒｒｏｒ（ｔ）に比例し、しかもＶａｃ（ｔ）と同相となる。
【００４４】
キャパシタ９０，９２は、抵抗器８４，８６，９４，９６と一緒になって、２段ローパスフィルタを形成することにより、望ましくない高い周波数成分を整流正弦波基準波形から取り除く。１実施形態によれば、コンパレータ８０のスイッチング周波数は、１００ＫＨｚのオーダーとすることができるのに対し、低い周波数成分は、１２０Ｈｚ（すなわち、２ω）のオーダーにある。電流基準マルチプライヤ４６が整流ＡＣラインの基本周波数ω（例えば、６０Ｈｚ）と実質上同相の整流正弦波基準信号を生成することが望ましい実施形態に対しては、２段ローパスフィルタのコンポーネントの各値は、その選択によって、そのフィルタリングが整流波形の有意な位相シフトを生じないようにすることができる。したがって、ローパスフィルタの両方の極の周波数は、例えば、整流ＡＣラインの基本周波数ωの１０倍よりも実質的に高いものとすることができる。１実施形態によれば、それら極は、２５００Ｈｚと１０ＫＨｚとの間とすることもできる。
【００４５】
図４は、本発明の１実施形態による電力マルチプライヤ４４の図である。電力マルチプライヤ４４は、コンパレータ１００を含むスイッチング・マルチプライヤとすることができ、そのコンパレータは、ブースト・コンバータ１８の入力電流に比例する電圧信号ＶＩａｃ（ｔ）に応答する第１の入力端子を有する。コンパレータ１００の第２の入力端子は、ＰＷＭ制御回路２０が発生するランプ電圧信号Ｖｒａｍｐに応答するようにできる。入力電流電圧信号ＶＩａｃ（ｔ）の瞬時値が、ランプ電圧Ｖｒａｍｐの瞬時値を超えると、コンパレータ１００の出力は、ハイの電圧値となる。逆に、ランプ電圧Ｖｒａｍｐの瞬時値が、入力電流電圧信号ＶＩａｃの瞬時値を超えると、コンパレータ１００の出力電圧は、ゼロボルトのような最小値に低下する。入力電流電圧信号ＶＩａｃがゼロボルトのような最小値からランプ電圧信号Ｖｒａｍｐのピーク電圧Ｖｐｋへ変化すると、各ランプ周期Ｔｓｗの間においてコンパレータ１００の出力がハイの電圧値にある時間Ｔｏｎは、ゼロからＴｓｗまで変化する。
【００４６】
整流ＡＣライン電圧Ｖａｃは、コンパレータ１００の出力端子に対し抵抗分圧回路を介して接続され、そしてその分圧回路は、例えば、抵抗器１０２，１０４，１１０およびダイオード１０６を含んでいる。また、電力マルチプライヤ４４は、抵抗分圧回路に接続したキャパシタ１０８を含むことができる。
【００４７】
図３を参照して上述した電流基準マルチプライヤ４６と同様に、抵抗器１０４とダイオード１０６は、キャパシタ１０８の充電時定数および放電時定数を互いに等しくする。すなわち、コンパレータ１００の出力電圧がハイのとき、キャパシタ１０８は、並列の抵抗器１０２および抵抗器１１０を通して充電される。コンパレータ１００の出力がロー（例えば、ゼロボルト）のとき、キャパシタ１０８は、並列の抵抗器１０４および抵抗器１１０を通して放電する。したがって、抵抗器１０４の抵抗値を抵抗器１０２の抵抗値に等しくなるように選ぶと、それら両方の時定数は同じものとなる。
【００４８】
電力マルチプライヤ４０は、入力電流電圧信号ＶＩａｃ（ｔ）と整流ＡＣ入力電圧信号Ｖａｃとを乗算する。これら２つの波形の積は、電力推定波形を発生し、この波形は、平均出力電力に等しいＤＣ成分と、その平均電力の２倍のピーク・ピーク振幅を有するＡＣ（すなわち、正弦波）成分とを有する。この波形は、以下の式で表すことができる。
【００４９】
【数７】
2004509587.tif 000009
【００５０】
【数８】
2004509587.tif 000010
【００５１】
【数９】
2004509587.tif 000011
【００５２】
１実施形態によれば、ローパスフィルタ５８（図２参照）は、例えば、２ω（例えば、１２０Ｈｚ）の周波数成分を減衰させるために使用することができる。このため、残りのＤＣ信号は、平均電力（Ｐｉｎ）に比例するようにできる。したがって、電力マルチプライヤ４４の出力は、ローパスフィルタ５８によってフィルタリングされた後、上述したように、電力フィードバック増幅器４２によって固定の基準電圧Ｖｒｅｆと比較することによって、上述のように、電流基準マルチプライヤ４６が使用する誤差電圧信号を生成し、これによって平均入力電力を制御することができる。
【００５３】
この結果、本発明によれば、力率補正は、従来のＰＦＣ技術と比べより精密に実現することができるが、それは、アナログ・マルチプライヤではなく、スイッチング・マルチプライヤ（すなわち、電流基準マルチプライヤ４６と電力マルチプライヤ４４）を使用するからである。したがって、本発明では、電力リミットの精度は、基本的なコンポーネント許容差とランプ電圧信号Ｖｒａｍｐの振幅のみによって制限される。このため、電力リミット精度は、本発明では、５％のオーダーとすることが無理なくできる。
【００５４】
上述したように、加算器４９は、整流ＡＣライン電流に比例した電圧信号ＶＩａｃ（ｔ）とスケーリング済みの整流ＡＣ電圧信号Ｖａｃ（ｔ）とを加算する。加算器４９の出力信号は、上述したように、電流フィードバック増幅器４８の非反転入力端子に入力し、これによって、電流基準マルチプライヤ４６から出力されそして電流フィードバック増幅器４８の他方の（非反転）入力端子に入力される整流正弦波基準出力と等しくなるようにする。この結果、ブースト・コンバータ１８へのライン電圧入力が増加すると、電流は、より低い値へとレギュレートされる。スケーリング済み整流ＡＣ電圧信号Ｖａｃ（ｔ）へ加算を行うことにより、ライン電圧変化に対するより高速の応答時間を実現することができる。しかし、本発明の別の実施形態によれば、加算器４９を除去することにより、スケーリング済み整流ＡＣ電圧信号Ｖａｃ（ｔ）が電圧信号ＶＩａｃ（ｔ）へ加算されないようにすることができる。
【００５５】
上述のスイッチング・マルチプライヤにおいては、マルチプライヤ４６，４０は、電圧波形と電圧波形とを乗算する。本発明の他の実施形態によれば、これらマルチプライヤ４６，４０のいずれかを変更することにより、電圧波形と電流波形とを乗算するようにすることもできる。図５は、本発明の１つのそのような実施形態による電流基準マルチプライヤ４６の図である。この図示実施形態では、コンパレータ８０の第１の端子は、抵抗器１２２および抵抗器１２４から成る抵抗分圧器回路１２０を介して整流ＡＣ入力電圧Ｖａｃに応答する。コンパレータ８０の出力端子は、誤差電流信号Ｉｅｒｒｏｒ電流源１２６に結合している。図３を参照して説明したものと同様の方法で、電流基準マルチプライヤ４６は、整流ＡＣ入力電圧Ｖａｃと誤差電流信号Ｉｅｒｒｏｒとを乗算することにより、その誤差信号に比例ししかも入力ＡＣライン電圧と同相の整流正弦波基準を発生するようにすることができる。
【００５６】
誤差電流Ｉｅｒｒｏｒ電流源１２６は、例えばバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）のようなトランジスタ（図示せず）を使用して実現することができ、そのバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）は、そのエミッタ端子が、抵抗器（図示せず）を介して電圧フィードバック増幅器４２および電力フィードバック増幅器４０の出力に結合し、そのコレクタ端子が、コンパレータ８０の出力端子に結合し、そしてそのベース端子が固定の電圧によってバイアスされるようになっている。したがって、図３を参照して上述した実施形態と同様に、図５の電流基準マルチプライヤ４６は、電圧フィードバック増幅器４２または電力フィードバック増幅器４４のいずれかの出力（例えばＯＲ演算ダイオード６０，６２を介して）と整流ＡＣ入力電圧Ｖａｃとに応答する。
【００５７】
図６は、本発明の１実施形態による電力マルチプライヤ４０の図であり、これにおいて、電力マルチプライヤ４０は、電圧波形と電流波形とを乗算する。図示実施形態では、コンパレータ１００の第１端子は、抵抗器１３２と抵抗器１３４とから成る抵抗分圧器回路１３０を介して、整流ＡＣ入力電圧Ｖａｃに応答する。コンパレータ１００の出力端子は、入力電流信号Ｉｉｎ電流源１３６に結合する。図４を参照して上述したのと同様の方法で、電力マルチプライヤ４０は、整流ＡＣ入力電圧Ｖａｃを入力電流信号Ｉｉｎと乗算することにより、ブースト・コンバータ１８への入力電力に比例しかつこれと同相の波形（ＫＰ×Ｐ（ｔ））を発生することができる。この波形は、上述のように、電力フィードバック増幅器４２の反転入力端子に供給することができる。
【００５８】
図７は、本発明の１実施形態によるＩｉｎ電流源１３６を実現するための回路の回路図である。回路１３６は、増幅器１４０と、１対のトランジスタ１４２，１４４とを備えている。トランジスタ１４２，１４４は、例えば、図７に示したＰＮＰトランジスタのようなバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）とすることができる。増幅器１４０の入力端子は、ブースト・コンバータ１８（図１参照）のセンス抵抗器３０（ＶＩａｃ）の両端間の電圧に抵抗器１４６，１４８それぞれを介して応答することができる。
【００５９】
増幅器１４０の出力端子は、トランジスタ１４２，１４４の両方の制御端子（例えばベース端子）に結合することができる。これらトランジスタ１４２，１４４のエミッタ端子は、バイアス電圧源１５０により抵抗器１５２，１５４それぞれを介してバイアスすることができる。第１のトランジスタ１４２のコレクタ端子は、増幅器１４０の入力端子に結合することができる。このような構成によれば、第２のトランジスタ１４４のコレクタ端子からの電流は、図６の電力マルチプライヤ４０に対するＩｉｎ電流信号を供給することができる。本発明の他の実施形態によれば、回路１３６は、代替的には、Ｉｉｎ電流信号を供給するように構成することもできる。
【００６０】
以上、本発明について一定の実施形態を参照して説明したが、当業者には理解されるように、本発明の多くの変形および変更を実現することができる。例えば、本発明の別の実施形態によれば、電力マルチプライヤ４０および電力フィードバック増幅器４２は、ＰＦＣ制御回路２２から取り除くこともできる。加えて、別の実施形態によれば、加算器５０は、ＰＦＣ制御回路２２から取り除くことによって、整流ＡＣ入力電流信号ＶＩａｃ（ｔ）が、ＰＷＭ制御回路２０へ入力される前に電流フィードバック電圧信号Ｖｉｆｂに加算されないようにすることもできる。以上の説明並びに添付の特許請求の範囲は、そのような全ての変更および変形を包含するよう意図している。
【図面の簡単な説明】
【図１】
図１は、本発明の１実施形態によるブースト電源のブロック／回路図。
【図２】
図２は、本発明の１実施形態による図１のブースト電源のＰＷＭ制御回路およびＰＦＣ制御回路のブロック／回路図。
【図３】
図３は、本発明の１実施形態による、図２のＰＦＣ制御回路の電流基準マルチプライヤ回路の回路図。
【図４】
図４は、本発明の１実施形態による、図２のＰＦＣ制御回路の電力マルチプライヤ回路の回路図。
【図５】
図５は、本発明の別の実施形態による、図２のＰＦＣ制御回路の電流基準マルチプライヤ回路の回路図。
【図６】
図６は、本発明の別の実施形態による、図２のＰＦＣ制御回路の電力マルチプライヤ回路の回路図。
【図７】
図７は、本発明の１実施形態による、図６の電力マルチプライヤの電流源を実現するための回路の回路図。
【図１】
2004509587.tif 000012
【図２】
2004509587.tif 000013
【国際公開パンフレット】
2004509587.tif 000014
2004509587.tif 000015
2004509587.tif 000016
2004509587.tif 000017
2004509587.tif 000018
2004509587.tif 000019
2004509587.tif 000020
2004509587.tif 000021
2004509587.tif 000022
2004509587.tif 000023
2004509587.tif 000024
2004509587.tif 000025
2004509587.tif 000026
2004509587.tif 000027
2004509587.tif 000028
2004509587.tif 000029
2004509587.tif 000030
2004509587.tif 000031
2004509587.tif 000032
2004509587.tif 000033
2004509587.tif 000034
2004509587.tif 000035
2004509587.tif 000036
2004509587.tif 000037
2004509587.tif 000038
【国際公開パンフレット（コレクトバージョン）】
2004509587.tif 000039
【国際調査報告】
2004509587.tif 000040
2004509587.tif 000041
2004509587.tif 000042
2004509587.tif 000043