(57)【要約】シグマ−デルタ変調器において、フィードバック回路（４、５）は、該フィードバック回路のフィードバック要素を調整するための調整部（６）によって制御される調整可能なフィードバック要素を有する。
2004503167.tif 000002
【特許請求の範囲】
【請求項１】
シグマ−デルタ変調器であって、積分器と、該積分器の出力に接続された量子化器と、該量子化器の出力に接続された入力を有するＤ／Ａ−変換器を含むフィードバック回路と、前記積分器の入力に接続された出力を有し、当該シグマ−デルタ変調器の入力を形成する第１の入力を有し、並びに、前記フィードバック回路の出力に接続された第２の入力を有する加算器とを備え、
前記フィードバック回路は調整可能なフィードバック要素を有し、当該シグマ−デルタ変調器が前記フィードバック回路の前記フィードバック要素を調整する調整部を含むことを特徴とするシグマ−デルタ変調器。
【請求項２】
前記フィードバック回路は前記調整部によって調整可能である減衰器を含むことを特徴とする請求項１に記載のシグマ−デルタ変調器。
【請求項３】
前記調整可能な減衰器は切換えキャパシタを含むことを特徴とする請求項２に記載のシグマ−デルタ変調器。
【請求項４】
前記フィードバック回路、前記加算器および前記積分器が、統一された回路に組み込まれ、該統一された回路は、スイッチの共通のコンタクトに接続された少なくとも１つの調整可能な電流源を含み、該スイッチは、前記積分器の積分機能を果たすキャパシタの各１つの電極へ接続された他の２つのコンタクトを有し、前記スイッチはＤ／Ａ変換器によって制御され、前記調整部は前記電流源によって供給される電流の大きさを調整するように動作可能であることを特徴とする請求項１に記載のシグマ−デルタ変調器。
【請求項５】
前記電流源は、それぞれが前記スイッチの共通コンタクトへ、前記調整部によって制御され得る追加のスイッチのそれぞれを通して、接続された多くの部分電流源から前記電流源が構成されていることを特徴とする請求項４に記載のシグマ−デルタ変調器。
【請求項６】
前記電流源は互いに異なる電流値を有することを特徴とする請求項５に記載のシグマ−デルタ変調器。
【請求項７】
前記積分器および前記量子化器の組合せの利得が前記調整部によって調整可能であることを特徴とする請求項１から請求項６のいずれかに記載のシグマ−デルタ変調器。
【請求項８】
前記調整部が、前記積分器および前記量子化器の組合せの利得を、それらの個々の利得要素の結果が一定になるように制御できるようにすることを特徴とする請求項７に記載のシグマ−デルタ変調器。
【請求項９】
前記調整部は前記フィードバック・ループのフィードバック要素を連続的に制御するように動作可能であることを特徴とする請求項１から請求項８のいずれかに記載のシグマ−デルタ変調器。
【請求項１０】
前記調整部は前記積分器および前記量子化器の組合せの利得を連続的に制御するように動作可能であることを特徴とする請求項７から請求項９のいずれかに記載のシグマ−デルタ変調器。
【発明の詳細な説明】
【０００１】
本発明は、シグマ−デルタ変調器であって、積分器と、該積分器の出力に接続された量子化器（ｑｕａｎｔｉｚｅｒ）と、該量子化器の出力に接続された入力を有するＤ／Ａ−変換器を含むフィードバック回路と、前記積分器の入力に接続された出力を有し、前記シグマ−デルタ変調器の入力を形成する第１の入力を有し、並びに、前記フィードバック回路の出力に接続された第２の入力を有する加算器とを備えたシグマ−デルタ変調器に関連する。
【０００２】
このようなシグマ−デルタ変調器は、特に、１９９６年１２月のＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓにおける“８０ｄＢのダイナミックレンジを有する音声コーディング用の０．２ｍＷ ＣＭＯＳΣΔ変調器（Ａ ０．２ｍＷ ＣＭＯＳ ΣΔＭｏｄｕｌａｔｏｒ ｆｏｒ Ｓｐｅｅｃｈ Ｃｏｄｉｎｇ ｗｉｔｈ ８０ｄＢ Ｄｙｎａｍｉｃ Ｒａｎｇｅ．）”の記事によって一般的に公知である。
【０００３】
これらの回路の使用が広い適用分野において増加しているために、入力レベル、利得やプロセスパラメータなどに関して適応性のある（ｆｌｅｘｉｂｌｅ）回路への要求が大きくなってきた。上述の文献から、積分器における抵抗器の切り替えによりその入力レベルを変えることは公知であり、それは、入力レベルに関してある程度適応化（ｆｌｅｘｉｂｉｌｉｔｙ）する。しかしながら、さらに他のパラメータに関しての適応性の要求もある。
【０００４】
従って、本発明は、シグマ−デルタ変調器において、フィードバック回路が調整可能なフィードバック要素を有し、該シグマ−デルタ変調器がそのフィードバック回路のフィードバック要素を調整するための調整部を含むところのシグマ−デルタ変調器を提供することである。これらの特徴は、フィードバック要素を調整可能にし、それによって異なる用途への適応性を実質的に良くする。
【０００５】
第１の好適な実施の形態によれば、フィードバック回路は調整部によって調整可能である減衰器（ａｔｔｅｎｕａｔｏｒ）を含む。これの特徴は、簡単な装置であり、かつ容易に構成を理解できることである。
【０００６】
第２の好適な実施の形態によれば、調整可能な減衰器は切換えキャパシタ（ｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒｓ）である。キャパシタは抵抗器よりも容易に積分回路に導入され得る。それによって、この構造はチップのより小さい表面領域に導入でき、その結果、コストを低減させる。
【０００７】
他の実施の形態は、フィードバック回路、加算器および積分器は結合させて統一した回路にし、その統一回路は、スイッチの共通のコンタクトに接続された少なくとも１つの調整可能な電流源を含み、そのスイッチは、その積分器の積分機能を行うキャパシタの各１つの電極へ接続された他の２つのコンタクトを有し、そのスイッチはＤ／Ａ変換器によって制御され、調整部は前記電流源によって供給される電流の大きさを調整するように動作可能である、という特徴を有する。
【０００８】
スイッチと電流源との統一回路の使用はこの分野において公知である。本発明は、限られた数の構成要素でこれらの総ての機能に対して好ましい結果を与える。この実施の形態により、これらの利点は本発明の利点に組み合わされる。この組合せは、調整可能な電流源を使用することによってのみ可能であり、容易に実現され得る。
【０００９】
他の解決策として、このような漸次的に（ｇｒａｄｕａｌｌｙ）制御可能な電流源は可能であるが、特に簡単な解決策は、それぞれがスイッチの共通コンタクトへ、調整部によって制御され得る追加のスイッチのそれぞれを通して、接続された多くの部分電流源（ｐａｒｔｉａｌ ｃｕｒｒｅｎｔ ｓｏｕｒｃｅｓ）から電流源が構成されている場合に得られる。限られた数のスイッチを有していても、電流を幅広く制御することができ、それにより幅広い制御幅が得られる。この範囲は、電流源が相互に異なる電流値を有する場合に、広がり高められる。しかしながら、電流源およびスイッチの数を限定することによってもこの特徴が利用され得る。
【００１０】
シグマ−デルタ変調器は、高い閉ループ利得を有する変調器において問題になり得る。これもまた、フィードバックループ要素が上昇した場合に本発明の問題となり得る。この上昇は、システムがわずかに安定または不安定になるような高い閉ループ利得へとつながる。
【００１１】
このような望ましくない状態を回避するために、好適な実施の形態においては、積分器および量子化器の組合せの利得が調整可能であることを特徴とする。これらの特徴は、不安定性を回避するために、閉ループ利得の全体を制御することを付加的に可能とする。
【００１２】
さらに、制御は、他の好適な実施の形態において提案されたとおり、積分器および量子化器の組合せの利得が制御部によって調整可能である場合に、簡単化され得る。そのとき、フィードバック・ループの利得の制御は、閉ループの残余の利得の制御に関係し得る。さらにそのとき、特別の調整方法が潜在的に不安定状態を回避するために用いられ得る。
【００１３】
このような調整方法の例としては、調整部が、積分器および量子化器の組合せの利得を、それらの個々の利得要素についての結果（ｐｒｏｄｕｃｔ）が一定になるように制御できるようにすることである。この方法により、その結果が充分に小さく選択されている場合には自動的に安定であることが確認される。
【００１４】
前述の実施の形態は総て、利得要素の調整可能性に、即ち、シグマ−デルタ変調器の構成要素を含む集積回路の製造の間に、若しくは、その少し後の初期化の処理の間に調整が実行され固定されるという状態に関連する。
【００１５】
しかしながら、本発明は、このような状態に限定されず、回路の実際の使用の間にその利得を調整することは明らかに可能である。このような状態において、‘制御（ｃｏｎｔｒｏｌ）’という文言は‘調整（ａｄｊｕｓｔｍｅｎｔ）’という文言に代えて使用される。
【００１６】
従って、好適な実施の形態において、調整部は、フィードバック・ループのフィードバック要素を連続的に制御するために適用される。この特徴は、フィードバック・ループの利得のみが制御される状態に関連する。しかしながら、この特徴は、閉ループ全体の利得が制御されている状態においても適用可能である。調整部が積分器および量子化器の組合せの利得を連続的に制御するために適用されるという特徴が次に用いられ得る。
【００１７】
本発明を添付図面を参照して説明する。
図１は、低域通過フィルタ（ｌｏｗ−ｐａｓｓ ｆｉｌｔｅｒ）としてここでは用いられている積分器２、量子化器３、Ｄ／Ａ変換器（デジタル−アナログ変換器）４および加算器５を備えたシグマ−デルタ変調器１を図示している。このようなシグマ−デルタ変調器は従来から公知であり、その動作は周知である。
【００１８】
本発明は、フィードバック・ループのフィードバック要素（本形態においてはＤ／Ａ変換器４および加算器５を含む）の調整を提供する。その調整は、Ｄ／Ａ変換器４の利得を制御する調整部６を用いることによって達成される。しかしながら、加算器５のフィードバック部分（ｆｅｅｄｂａｃｋ ｂｒａｎｃｈ）の利得を制御することも可能となる。これは、例えば、前記加算器またはＤ／Ａ変換器のアナログ部分における減衰器を組み込むことによって達成され得る。しかし、デジタル信号とアナログ信号との間の固有変換要素（ｉｎｔｒｉｎｓｉｃ ｃｏｎｖｅｒｓｉｏｎ ｆａｃｔｏｒ）の適用を可能とするＤ／Ａ変換器を用いることでも可能である。前述したとおり、初期調整は連続的な制御によって代替され得る。
【００１９】
図２は、図１に示したシグマ−デルタ変調器に類似したシグマ−デルタ変調器を図示している。図２に示した実施の形態は、調整機能を行うために、分離した減衰器回路７を含む。その減衰器は、切換え可能な抵抗ネットワーク（ｓｗｉｔｃｈａｂｌｅ ｒｅｓｉｓｔｏｒ ｎｅｔｗｏｒｋ）を用いることによってだけでなく、図示するように、切換えキャパシタネットワーク（ｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒ ｎｅｔｗｏｒｋ）によって形成され得る。このようなネットワークは、キャパシタ８、並びに、ＦＥＴ９ａ、９ｂ、９ｃおよび９ｄによって形成された４つのスイッチを備えている。
【００２０】
そのＦＥＴは、ペア９ａ、９ｃおよびペア９ｂ、９ｄにおいて制御され、キャパシタ８は充電および放電を交互に行う。充電期間と放電期間との間の比率は減衰要素を決定する。ＦＥＴおよびこのような減衰比率を制御するために、調整回路６はＦＥＴへの適切な駆動信号を供給する。本実施の形態においては、調整回路も、初期のみ、若しくは、連続的に動作し得る。
【００２１】
図３は、Ｄ／Ａ変換器、加算器および積分器の機能が総て単一回路１０に組み込まれた第２の実施の形態を示す。この回路１０は、キャパシタ１１と、ＦＥＴまたは他のスイッチング要素のペアを用いて形成され得るスイッチ１２とを備える。キャパシタ１１は、スイッチ１２のコンタクト１２ａおよび１２ｂの間に接続され、これらのコンタクトは演算増幅器１３の入力へ接続されている。スイッチ１２は、量子化器３の出力におけるデジタル信号ＢＴＳＴＲＭによって制御される。スイッチ１２の共通コンタクト１２ｃは電流源１４へ接続されている。前記回路自体は従来から公知である。
【００２２】
本発明によれば、電流源１４は、制御可能な電流源であり、それによって、スイッチ１２への電流、従って、キャパシタ１１を充電または放電するための電流を調整または制御することを可能とする。電流はキャパシタ１１に蓄積される電荷を決定し、従って、演算増幅器１３の入力へ印加されるキャパシタ１１の電圧を決定する。よって、フィードバック要素は電流源１４の電流の調整または制御によってコントロールされる。
【００２３】
例えば、トランジスタによるアナログ制御によって、電流源の電流を制御し、若しくは、調整する可能性が極めて高い。他の可能性はデジタル制御の使用である。この目的のために、電流源は多数の電流源に分割されることができ、そのそれぞれが制御可能なスイッチを介してスイッチ１２へ接続され得る。これらの制御可能なスイッチの制御または調整によって、フィードバック要素の制御または調整が達成され得る。
【００２４】
図４にそのような構成の実施の形態が示されている。ここで、スイッチ１２のコンタクト１２ｃは、システムの動作を維持するためのバイアス電流である４Ｉの大きさを有する電流を供給する第１の電流源１５に接続される。さらに、このコンタクト１２ｃは第１の制御スイッチ１６のコンタクト１６ａに接続され、そのコンタクト１６ｃは２Ｉの大きさを有する電流を供給する第２の電流源１７に接続される。スイッチはＦＥＴによって、若しくは、他のスイッチング要素によって形成され得る。第１の制御スイッチ１６の他のコンタクト１６ｂは、積分器の演算増幅器の入力要素として機能するＦＥＴ１８のドレインに接続されている。電流源１７からの電流はキャパシタ１１またはＦＥＴ１８を流れ、スイッチング・トランジスタ１６の位置に依存する。
【００２５】
第２の電流源１７の役割と類似した役割を果たす第３の電流源２０が提供されている。従って、まさに第１の制御スイッチ１６のようにキャパシタ１１およびＦＥＴ１８に接続された第２の制御スイッチ１９における固定されたコンタクト１９ｃへ第３の電流源２０は接続されている。この第２のスイッチ１９は、キャパシタ１１を充電または放電するための電流の大きさを制御することの他の可能性を提供する。
【００２６】
さらに、ＦＥＴ１８へのバイアス電流を供給する第４の電流源２１が与えられている。原理的には、電流源１５、１７または２０のいずれの電流の大きさも制御可能にすることは可能ではあるが、通常、充分な順応性は固定された電流をスイッチングすることによって得られる。
【００２７】
図４の回路は、対称な構造である。よって、構成要素１６、１７、１８、１９、２０および２１はその回路の‘他の側（ｏｔｈｅｒ ｓｉｄｅ）’にも同等のものがある。その機能は明らかであろう。
【００２８】
最後に、その回路は、ＦＥＴ１８とバイアス電流源３０との間に直列に接続された抵抗器２３、２４および２５によって入力利得の調整を可能とする。
【００２９】
これらの抵抗器は、異なるレベルの減衰を得るために、スイッチ２６、２７および２８によって短絡回路化され得る。また、構成要素２３から２８は、その回路の他の側にも同等のものがある。このようにして、信号レベルの調整および制御の二重の可能性が得られる。
【図面の簡単な説明】
【図１】本発明の原理に従ったシグマ−デルタ変調器の図。
【図２】本発明に従ったシグマ−デルタ変調器の第１の実施の形態の図。
【図３】本発明に従ったシグマ−デルタ変調器の第２の実施の形態の図。
【図４】本発明に従ったシグマ−デルタ変調器の第３の実施の形態の図。
【国際公開パンフレット】
2004503167.tif 000003
2004503167.tif 000004
2004503167.tif 000005
2004503167.tif 000006
2004503167.tif 000007
2004503167.tif 000008
2004503167.tif 000009
2004503167.tif 000010
2004503167.tif 000011
2004503167.tif 000012
2004503167.tif 000013