(57)【要約】樹脂封止された超小型回路（ＰＥＭ）から形成されるスタック可能な超小型回路層およびこれを作成する方法であって、この方法は、封止体（３１０）内に超小型回路（２１０）を内蔵するＰＥＭを提供するステップと、ＰＥＭを改良して、超小型回路の接合パッド（２１２）に接続される導電性部材（２７０）を露出させるステップとによって行なわれ、リルートメタライゼーションを適用し、研磨によって露出された導電性部材（２７０）を改良されたＰＥＭ（３００）のスタックの端縁に接続して、アセンブリ（４５０）を形成する。
2004523902.tif 000002
【特許請求の範囲】
【請求項１】
スタック可能な超小型回路層を作成する方法であって、
（ａ）  集積回路および接合パッドを含む活性表面を有する超小型回路と、
（ｂ）  前記超小型回路と接触する封止体とを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、
前記ＰＥＭを改良して、改質された表面を有する改良されたＰＥＭを作り、その改質された表面で、前記接合パッドに電気的に接続される導電性部材を露出させるステップとを含む、方法。
【請求項２】
前記改良されたＰＥＭの前記改質された表面に、前記導電性部材から前記改良されたＰＥＭの端縁に通じる電気的リードを形成するステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記超小型回路は、事前に検査された超小型回路である、請求項１に記載の方法。
【請求項４】
前記超小型回路は、バーイン（burn-in）された超小型回路である、請求項１に記載の方法。
【請求項５】
前記改良するステップは、研磨によって行なわれる、請求項２に記載の方法。
【請求項６】
前記電気的リードを絶縁層で覆うさらなるステップを含む、請求項２に記載の方法。
【請求項７】
前記電気的リードに対向する前記改良されたＰＥＭの裏側を薄肉化することで、前記改良されたＰＥＭの厚みを低減するさらなるステップを含む、請求項１に記載の方法。
【請求項８】
前記改良されたＰＥＭの裏側を薄肉化することで前記改良されたＰＥＭの厚みを低減する前記ステップは、研磨によって行なわれる、請求項７に記載の方法。
【請求項９】
前記改良されたＰＥＭの面積を低減するさらなるステップを含む、請求項１に記載の方法。
【請求項１０】
前記改良されたＰＥＭの前記面積を低減する前記さらなるステップは、１つまたは複数の端縁に沿って前記改良されたＰＥＭを切ることで行なわれる、請求項９に記載の方法。
【請求項１１】
前記接合パッドに電気的に接続される前記導電性部材は、ワイヤ接合の一部である、請求項１に記載の方法。
【請求項１２】
前記導電性部材は、金のボール接合である、請求項１１に記載の方法。
【請求項１３】
前記導電性部材は、ワイヤである、請求項１１に記載の方法。
【請求項１４】
前記導電性部材は、ウェッジ接合である、請求項１１に記載の方法。
【請求項１５】
前記導電性部材は、リードフレームである、請求項１１に記載の方法。
【請求項１６】
前記接合パッドに電気的に接続される前記導電性部材は、柔軟な基板上の導電性トレースである、請求項１に記載の方法。
【請求項１７】
前記導電性トレースは柔軟なリードビームであり、前記柔軟な基板はポリイミドフィル
ムである、請求項１６に記載の方法。
【請求項１８】
前記ＰＥＭの封止体は、少なくとも部分的に前記超小型回路を封止する樹脂ボディである、請求項１に記載の方法。
【請求項１９】
前記接合パッドに電気的に接続される前記導電性部材は、前記ＰＥＭの前記樹脂ボディに封止され、前記改良するステップは、前記ＰＥＭの第１の側を薄肉化して前記導電性部材を露出させるステップを含む、請求項１８に記載の方法。
【請求項２０】
前記ＰＥＭは、前記ＰＥＭの前記樹脂ボディにまとめて封止される金のボールの接合、リードフレームおよびワイヤを含む薄く小外形のパッケージ（ＴＳＯＰ）を含み、前記金のボールの接合は、前記接合パッドに形成され、前記ワイヤは、前記金のボール接合を前記リードフレームに接続し、前記金のボール接合は、薄肉化によって前記改良されたＰＥＭの前記改質された表面で露出される導電性部材である、請求項１９に記載の方法。
【請求項２１】
前記薄肉化は、前記樹脂ボディの一部分とともに前記リードフレームおよび前記ワイヤを除去する、請求項２０に記載の方法。
【請求項２２】
前記ＰＥＭは、前記樹脂ボディにまとめて封止されるポリイミドフィルムおよび柔軟なリードビームを含むμＢＧＡパッケージを含み、前記柔軟なリードビームの一端は前記接合パッドに接続され、はんだ球は、前記柔軟なリードビームの対向する第２の端部に接触するポリイミドフィルムの外側に堆積される、請求項１８に記載の方法。
【請求項２３】
前記改良するステップは、前記はんだ球の少なくとも一部分を除去するステップを含む、請求項２２に記載の方法。
【請求項２４】
前記はんだ球の少なくとも一部分を除去する前記ステップは、前記はんだ球を加熱して溶融はんだを形成し、前記溶融はんだを逃がすことで行なわれる、請求項２３に記載の方法。
【請求項２５】
前記はんだ球の少なくとも一部分を除去する前記ステップは、剪断によって行なわれる、請求項２４に記載の方法。
【請求項２６】
スタック可能な超小型回路層を作成する方法であって、
（ａ）  接合パッドを有する超小型回路と、
（ｂ）  前記接合パッドに接続される導電性リードアセンブリと、
（ｃ）  前記超小型回路、前記接合パッドおよび前記導電性リードアセンブリの少なくとも一部を封止する樹脂ボディとを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、
前記ＰＥＭの上面を研磨して、前記導電性リードアセンブリの少なくとも一部とともに前記樹脂ボディの上部を除去して、前記超小型回路および前記接合パッドを含む平坦なセクションを残すステップとを含む、方法。
【請求項２７】
前記超小型回路の前記接合パッドから前記平坦なセクションの少なくとも１つの端縁に通じる電気的リードを前記平坦なセクションの上部に形成するステップをさらに含む、請求項２６に記載の方法。
【請求項２８】
前記研磨するステップは、前記平坦なセクションに前記導電性リードアセンブリの痕跡部も残す、請求項２６に記載の方法。
【請求項２９】
前記導電性リードアセンブリの前記痕跡部はワイヤ接合の一部である、請求項２６に記載の方法。
【請求項３０】
スタック可能な超小型回路層を作成する方法であって、
（ａ）  集積回路および接合パッドを含む活性表面を有する超小型回路と、
（ｂ）  前記接合パッドに接続されるワイヤ接合、リードフレーム、および前記ワイヤ接合を前記リードフレームに接続するワイヤと、
（ｄ）  良品とわかっている超小型回路、前記ワイヤ接合、前記ワイヤ、および前記リードフレームの少なくとも一部分を封止する樹脂ボディとを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、
前記ＰＥＭの表面を研磨して前記リードフレームおよび前記ワイヤを除去し、前記超小型回路、前記接合パッドおよび前記ワイヤ接合を含む改良されたＰＥＭを形成するステップとを含み、前記改良されたＰＥＭは、改質された表面を有し、その改質された表面で、前記接合パッドに接続される前記ワイヤ接合が露出され、前記方法はさらに、
前記改質された表面に、前記ワイヤ接合から前記改良されたＰＥＭの端縁に通じる電気的リードを形成するステップを含む、方法。
【請求項３１】
前記ＰＥＭは、薄く小外形のパッケージ（ＴＳＯＰ）として知られるパッケージフォームファクタを有する、請求項３０に記載の方法。
【請求項３２】
前記電気的リードを絶縁層で覆うさらなるステップを含む、請求項３０に記載の方法。
【請求項３３】
前記電気的リードに対向する前記改良されたＰＥＭの裏側を薄肉化することで、前記改良されたＰＥＭの厚みを低減するさらなるステップを含む、請求項３０に記載の方法。
【請求項３４】
前記改良されたＰＥＭの面積を低減するさらなるステップを含む、請求項３０に記載の方法。
【請求項３５】
前記改良されたＰＥＭの前記面積を低減する前記さらなるステップは、１つまたは複数の端縁に沿って前記改良されたＰＥＭを切ることで行なう、請求項３４に記載の方法。
【請求項３６】
スタック可能な超小型回路層であって、
（１）（ａ）接合パッドを有する良品とわかっている超小型回路と、（ｂ）前記接合パッドに接続される導電性リードアセンブリと、（ｃ）前記良品とわかっている超小型回路、前記接合パッドおよび前記導電性リードアセンブリを封止する樹脂ボディとをもともと含んだ樹脂封止された超小型回路（ＰＥＭ）の改良されたセクションを含み、
前記改良されたセクションは、前記ＰＥＭから前記導電性リードアセンブリの一部分を除去することで形成され、
前記改良されたセクションは改質された表面を有し、
前記改良されたセクションは、前記良品とわかっている超小型回路、前記接合パッド、および端部が前記改質された表面で露出された前記導電性リードアセンブリの残りの部分を含み、前記スタック可能な超小型回路層はさらに、
（２）  導電性リードアセンブリの前記残りの部分の前記露出された部分を前記改良されたセクションの端縁に接続するために、前記改良されたセクションの前記改質された表面にリルトリードを含む、スタック可能な超小型回路層。
【請求項３７】
商用のパッケージされた超小型回路アセンブリは、薄く小外形のパッケージ（ＴＳＯＰ）として知られるパッケージフォームファクタを有する、請求項３６に記載のスタック可能な超小型回路層。
【請求項３８】
前記改良されたセクションは、前記良品とわかっている超小型回路、前記接合パッド、前記導電性リードアセンブリの前記残りの部分および前記樹脂ボディの高さを低減された部分とを含む平坦なセクションである、請求項３７に記載のスタック可能な超小型回路層。
【請求項３９】
前記導電性リードアセンブリは、前記ＰＥＭの前記樹脂ボディにまとめて封止されるワイヤ接合、リードフレームおよびワイヤをもともと含み、前記ワイヤ接合は、前記接合パッドに形成され、前記ワイヤは前記ワイヤ接合を前記リードフレームに接続する、請求項３８に記載のスタック可能な超小型回路層。
【請求項４０】
前記改質された表面で露出される前記導電性リードアセンブリの前記残りの部分は、前記ワイヤ接合である、請求項３９に記載のスタック可能な超小型回路層。
【請求項４１】
前記ワイヤ接合は、前記樹脂ボディの一部分を前記リードフレーム、前記ワイヤおよび前記ワイヤ接合の一部分とともに研磨して除去することで、前記改質された表面で露出される、請求項４０に記載のスタック可能な超小型回路層。
【請求項４２】
商用のパッケージされた超小型回路アセンブリは、マイクロボールグリッドアレイ（μＢＧＡ）パッケージとして知られるパッケージフォームファクタを有する、請求項３６に記載のスタック可能な超小型回路層。
【請求項４３】
前記改良されたセクションは、前記良品とわかっている（known good）超小型回路、前記接合パッド、前記導電性リードアセンブリの前記残りの部分および前記樹脂ボディを含む、請求項４２に記載のスタック可能な超小型回路層。
【請求項４４】
前記導電性リードアセンブリは、導電性トレース、前記導電性トレースを担持する柔軟な基板およびはんだ球をもともと含み、前記導電性トレースの第１の端部は前記接合パッドに接続され、前記導電性トレースの第２の端部は前記はんだ球に接続される、請求項４３に記載のスタック可能な超小型回路層。
【請求項４５】
前記改質された表面で露出される前記導電性リードアセンブリの前記残りの部分は、前記導電性トレースの前記第２の端部である、請求項４４に記載のスタック可能な超小型回路層。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
発明の分野
この発明は、一般に、集積回路（ＩＣ）チップ（超小型回路またはダイとしても知られる）のスタッキングによる電子回路の密集パッケージングに関し、特に、樹脂封止された超小型回路から形成されたスタック可能な超小型回路層およびこれを作成する方法に関する。
【背景技術】
【０００２】
関連技術の説明
「３次元エレクトロニクスパッケージング（Three-Dimensional Electronics Packaging）」と題する出版物が１９９３年１１月にテック・サーチ・インターナショナル（Tech Search International）によって発行された。これは３０社以上の製造業者から提供された３−Ｄパッケージング技術を説明し、密度、製造しやすさ、柔軟性および入手しやすさの面から２３種類のパッケージングを比較する表を含む。さらにこの出版物は、４種類の３−Ｄスタック技術に言及しており、そのうちの１つが「ベアダイスタッキング（bare die stacking）」である。これは、「ベアダイアセンブリ（bare die assembly）を標準のＩＣＳ」および「カスタムＩＣ」に分割する。
【０００３】
この出願の譲受人、アービン・センサーズ・コーポレイション（Irvine Sensors Corporation）は、ＩＣチップの高密度パッケージング開発でのリーダーであり、もともとは焦面モジュールで使用するための開発、さらに、メモリなどのさまざまなコンピュータ機能で使用するための開発を行なってきた。上述の段落で引用した出版物では、アービン・センサーズは、「カスタムＩＣ」を使用した「ベアダイアセンブリ」の開発業者として挙げられている。
【０００４】
一般に、ＩＣチップのスタッキングは、各々が同じ機能を果たす同じ面積のチップの使用を強調してきた。結果としてできたスタックは、実質的に平坦な外面を有する直方体（または立方体）である。１つまたは複数の外面はアクセス面であり、スタックされたチップのＩＣ回路からの電気的リードを到達させて外部回路への接続を可能にする。
【０００５】
機能が異なり、面積が異なる電子チップを組合せた３−Ｄエレクトロニクスのスタックを実現するための初期の試みは、クラビッツ（Klavitz）らによって米国特許第３，３７０，２０３号に記載されている。この特許は、「大きさがわずかに異なる集積回路を搭載することのできるような」大きさを有するスタックされた「フレーム」を示し、「多くの場合、異なる供給源からの集積回路を単一のモジュールにうまく組込むことができる」と説明している。
【０００６】
アービン・センサーズでは、時とともにさまざまなスタック方法における経験を蓄積している。
【０００７】
シリコンダイスタッキング
アービン・センサーズは、当初、（１）あるウェハ製造業者からすべてのシリコンウェハを購入し、（２）ウェハの上面をメタライズし、各ダイの接合パッドを、ダイがウェハからダイシングされる際に形成される端縁に接続し、（３）メタライズしたウェハからスタック可能なダイをダイシングし、（４）スタック可能なダイをスタッキングしてダイのスタックを形成し、（５）各ダイのスタックの１つまたは複数の側に端縁接続を形成することで、「シリコンをスタックしていた」。しかしながら、アービン・センサーズは、いくつかの理由で、シリコンダイをスタッキングすることでダイのスタックを作成することは難しいことを知った。
【０００８】
第１に、すべてのウェハを購入することは難しかった。なぜなら、ウェハの製造業者は、歩留りを明らかにすること、または回路を逆行分析するのを容易にする組込検査構造を露出することを好まないためであり、製造業者は、通常、すべてのウェハを販売するための既存の販売構造を有さないためであり、さらに、スタックされた製品が不良ダイを含む場合の責任問題を懸念していたためである。
【０００９】
第２に、ダイのスタックに端縁接続を形成するのが難しい場合があった。なぜなら、端縁接続はダイシング通路内に作らなければならず、ダイシング通路は、ダイシング技術が向上するにつれますます細くなっているためである。たとえば、典型的なダイシング通路は６ミル以下、切溝は約１．５ミルの場合があり、ダイに対する位置決めはうまくいかない。結果として、望ましくないことであるが、ダイのもともとのメタライゼーションが端縁に露出されることがあるため、短絡させることなくその端縁に沿ってアクセス面メタライゼーションをさらに行なうことは難しくなる。
【００１０】
第３に、ダイのスタックのいずれかに不良なダイが含まれる可能性は、ウェハのスタック内のウェハの数に基いて、劇的に増加する。
【００１１】
最後に、シリコンのスタックは、元来、同じサイズまたは均一のサイズのダイを必要とする。
【００１２】
ネオダイ（Neo-Die）スタッキング
シリコンダイスタッキングに関連する上述の問題の結果、アービン・センサーズは、「ネオウェハ（Neo-Wafers）」を作り、次に、ネオウェハからダイシングされた「ネオチップ（Neo-Chips）」をスタックすることを伴う、新しい技術を開発し、「ネオウェハ」および「ネオチップ」に関する２つの特許を有している（特許文献１、２参照）。
【００１３】
これら２つの特許の内容の全体をここに引用により援用する。
【００１４】
上述の特許にさらに詳しく開示されるように、発明者は、（１）ベアダイ（事前に検査されたか、または「良品とわかっている（known good）」ダイが好ましい）を購入し、（２）ベアダイをウェハの形状の固定具に間隔をあけて配置し、（３）エポキシなどの封止剤をウェハの形状の固定具内でベアダイに注ぐことによって、「ネオウェハ」を作成する。固定具から取外されると、ネオウェハの表面はメタライズされ、封止されたダイがネオウェハから切出されて、スタックに好適な、面積が等しい「ネオチップ」が得られる。ネオウェハおよびネオチップの大きな利点は、良品とわかっているダイを使用することができ、異なるサイズおよび異なる数のダイを同じサイズのネオチップに組込むことができる点である。
【特許文献１】
米国特許第５，９５３，５８８号「封止されたＩＣチップを含むスタック可能な層（STACKABLE LAYERS CONTAINING ENCAPSULATED IC CHIPS）」
【特許文献２】
米国特許第６、０７２，２３４号「異なるサイズの封止されたＩＣチップを含む、層の均等なネオチップのスタック（STACK OF EQUAL LAYER NEO-CHIPS CONTAINING ENCAPSULATED IC CHIPS OF DIFFERENT SIZES）」
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ネオスタッキング（Neo-Stacking）は、シリコンダイスタッキングよりも大きく改良されているが、ある市場状況では問題がある。特に、ベアダイの購入は難しいことが多い。なぜなら、製造業者の多くはパッケージされたダイのみを販売しているためである。
【００１６】
たとえば、ある特定の製造業者からベアＤＲＡＭダイを購入しようとしたところ、その製造業者は、ベアＤＲＡＭダイは販売しようとせず、事前に検査され、樹脂パッケージに取付けられたＤＲＡＭダイを、すなわち「樹脂封止された超小型回路」またはＰＥＭ（plastic encapsulated microcircuit）として販売することがわかった。しかしながら、既存のスタッキング方法は、樹脂封止された超小型回路に含まれるダイのスタッキングに対処していない。
【００１７】
したがって、樹脂封止された超小型回路から形成されたスタック可能な超小型回路層、およびこれを製造する方法が依然として必要である。
【課題を解決するための手段】
【００１８】
発明の概要
第１の局面では、この発明は、スタック可能な超小型回路層を作成する方法として見なすことができ、この方法は、（ａ）集積回路および接合パッドを含む活性表面を有する超小型回路と、（ｂ）超小型回路と接触する封止体とを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、ＰＥＭを改良して、改質された表面を有する改良されたＰＥＭを作り、接合パッドに電気的に接続される導電性の部材を改質された表面で露出させるステップとを含む。
【００１９】
第２の局面では、この発明は、スタック可能な超小型回路層を作成する方法と見なすことができ、この方法は、（ａ）接合パッドを有する超小型回路と、（ｂ）接合パッドに接続される導電性リードアセンブリと、（ｃ）超小型回路、接合パッドおよび導電性リードアセンブリの少なくとも一部分を封止する樹脂ボディとを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、ＰＥＭの上面を研摩して、導電性リードアセンブリの少なくとも一部分とともに樹脂ボディの上部を除去し、超小型回路および接合パッドを含む平坦なセクションを残すステップとを含む。
【００２０】
第３の局面では、この発明は、スタック可能な超小型回路層を作成する方法として見なすことができ、この方法は、（ａ）集積回路および接合パッドを含む活性表面を有する超小型回路と、（ｂ）接合パッドに接続されるワイヤ接合、リードフレーム、およびワイヤボンドをリードフレームに接続するワイヤと、（ｄ）良品とわかっている超小型回路、ワイヤボンド、ワイヤ、リードフレームの少なくとも一部分を封止する樹脂ボディとを含む樹脂封止された超小型回路（ＰＥＭ）を提供するステップと、このＰＥＭの表面を研摩して、リードフレームおよびワイヤを取除し、超小型回路、接合パッドおよびワイヤ接合を含む改良されたＰＥＭを形成するステップとを含み、この改良されたＰＥＭは、改質された表面を有し、この改質された表面上では、接合パッドに接続するワイヤ接合が露出され、個の方法はさらに、ワイヤボンドから改良されたＰＥＭの端縁に通じる電気的リードを改質された表面に形成するステップを含む。
【００２１】
第４の局面では、この発明は、スタック可能な超小型回路層として見なすことができ、これは、（１）（ａ）接合パッドを有する良品とわかっている超小型回路と、（ｂ）接合パッドに接続される導電性リードアセンブリと、（ｃ）良品とわかっている超小型回路、接合パッド、および導電性リードアセンブリを封止する樹脂ボディをもともと含んでいた樹脂封止された超小型回路（ＰＥＭ）の改良されたセクションを含み、この改良されたセクションは、ＰＥＭから導電性リードアセンブリの一部分を除去することによって形成され、この改良されたセクションは、改質された表面を有し、改良されたセクションは良品とわかっている超小型回路、接合パッドおよび導電性リードアセンブリの残りの部分を含み、この導電性リードアセンブリの一端は改質された表面で露出され、このスタック可能な超小型回路層はさらに、（２）改良されたセクションの改質された表面にリルートリード（reroute lead）を含み、導電性リードアセンブリの残りの部分の露出された部分を改良されたセクションの端縁に接続する。
【００２２】
この発明の概要を述べたが、この発明は、図面とともに以下の説明を参照することによって最もよく理解することができるであろう。
【発明を実施するための最良の形態】
【００２３】
特定の実施例の詳細な説明
以前は、特別な固定具の中でベアダイを封止して、「ネオチップ」として知られるスタック可能な超小型回路層を作っていた。残念なことに、ベアダイは常に入手可能なわけではなく、入手可能な場合でも、製造業者による検査は、パラメータの測定および好適なガードバンドを使用した「合格／不合格」の検証に限られていることが多い。しかしながら、この発明は、新たな「逆の」方法、すなわち、樹脂封止された超小型回路（ＰＥＭ）から開始することによって、または、換言すれば、すでにパッケージされたダイから開始することによって、スタック可能な超小型回路層を作成することに向けられる。ＰＥＭから開始することには、２つの大きな利点がある。第１に、ＰＥＭは市場で容易に入手することができる。第２に、ＰＥＭに含まれるダイは、通常、製造業者によって事前に検査され、十分に焼付されている。
【００２４】
図１は、背景として、集積回路および複数の接合パッド２１２を含む活性表面２１１を含む、ダイ２１０を示す。普通、ワイヤは接合パッド２１２に接合され、好適にダイ２１０を内蔵するパッケージのリードを介して、回路間で電力を提供し合い、制御信号を通信し合う。ここでは、接合パッド２１２はダイ２１０の中心に直線に配置されるが、実際の接合パッドの配列はさまざまであり得る。図１に示されるようなダイは、さまざまなパッケージで保持されるが、そのうちの２つを以下で考察する。
【００２５】
好ましい実施例−ＴＳＯＰパッケージ
図２は、樹脂の射出成形された封止体３１０から形成され、この発明を実現するために使用することのできる典型的な樹脂封止された超小型回路（ＰＥＭ）３００を示す。図２の特定のＰＥＭ３００は、封止体３１０から延在する複数のリード２７２を有する５４ピンのＴＳＯＰ（Thin Small Outline Package, 薄く小外形のパッケージ）である。しかしながら、この発明に従って使用することのできる、既に存在する従来のパッケージデザイン、または今後設計され得る「チップスケール」パッケージデザインは、非常に幅広いものであることを理解されたい。
【００２６】
図１のダイ２１０を図２のＰＥＭ３００の中に想像上で動かし、それを視覚的に示した図３は、ダイ２１０がＰＥＭ３００の内側に封止されるのを示す。この特定の場合、ダイの接合パッド２１２は、ダイ２１０とともに封止されるリードフレーム２７０に電気的に接続され、ＰＥＭの封止体３１０から延在するリード２７２を提供する。
【００２７】
図４ａから図４ｆは、図３のＰＥＭ３００を改良する好ましい方法のステップを示す断面図であり、この方法は、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する。これらの図面に示されるように、ここに開示されるスタック可能な超小型回路層４００*を作成するための方法の第１の実施例は、（ａ）集積回路および接合パッド２１２を含む活性表面２１１を有する超小型回路２１０と、（ｂ）超小型回路２１０と接触する封止体３１０とを含むＰＥＭ３００を提供するステップと、ＰＥＭ３００を改良して、改質された表面を有する改良されたＰＥＭ４００を生成し、接合パッド２１２に電気的に接続された導電性部材（たとえば、ボール接合２３１のセクション、またはワイヤ２３２のセクション）を改質された表面で露出させるステップとを含む。
【００２８】
図４ａは、断面線４−４に沿った、図３のＰＥＭ３００のさらに詳しい断面図であり、封止体３１０に内蔵される内部ダイ２１０および導電性リードアセンブリ２３０を示す。この特定のＰＥＭ３００内の導電性リードアセンブリ２３０は、リードフレーム２７０をダイ２１０の上方に固定するために、リードフレーム接着剤３２０（典型的には、ＴＳＯＰの場合、接合パッド２１２のどちらの側にも位置付けられるポリイミド接着層）を使用して形成された。さらに、この特定の場合、熱超音波ボール接合プロセスを使用して、接合パッド２１２をリードフレーム２７０に結合した。接続の正確な態様はこの発明には関係しないが、一般に、当該技術分野で周知のように、まずワイヤ２３２の一端に金のボール２３１を形成し、超音波を使用して金のボール２３１を接合パッド２１２に接合し、次に、ワイヤ２１２の他端をリードフレーム２７０に圧縮してリードフレーム上に「三日月接合」を形成することで、複数のワイヤ２３２は、各接合パッド２１２からリードフレーム２７０の対応する部分に接続される。さらに、図４ａに示されるように、通常、射出成形プロセスで形成されるＰＥＭの封止体３１０は、ダイ２１０を囲み、導電性リードアセンブリ２３０（金のボール２３１、ワイヤ２３２およびリードフレーム２７０）を覆う上方部分３１１を含む。
【００２９】
図４ｂは、ここでは研摩または上部を薄肉化することによる、ＰＥＭ３００の改良に関する。当然のことながら、ウエットエッチング、プラズマを用いるようなドライエッチング、ダイヤモンドペーストを用いた手動ラッピング等の代替の方法も使用可能である。図４ｂは、特に、ＰＥＭ３００を改良して、改良されたＰＥＭ４００を形成する第１の好ましい方法を示す。ここで、ＰＥＭ３００は、上部からリードフレーム２７０まで研摩される。換言すれば、この改良ステップは、図４ａのＰＥＭ３００の上側を研摩してリードフレーム２７０を除去し、リードフレーム２７０を固定していたリードフレーム接着剤３２０の上方表面を露出させ、接合パッド２１２（たとえば、ワイヤ２３２のセクション、および／または金のボール接合２３１のセクション）に電気的に接続される導電性部材を露出させることによって行なう。研摩するのに好ましい方法は、ブランクのダミーのウェハ上にＰＥＭが装着されたシュトラウスボー（Strausbaugh）ウェハ研摩機の使用を伴うが、異なる研摩方法も使用可能である。
【００３０】
図４ｃは、改良されたＰＥＭ４００の改質された表面に電気的リード２４１を形成することによる、リルートメタルの追加に関する。図４ｃは、特に、メタライゼーション２４１を適用した後の改良されたＰＥＭ４００を示し、メタライゼーション２４１は、金のボール接合２３１を介して、ダイの接合パッド２１２を改良されたＰＥＭ４００の端縁４１１に接続する。リルートメタライゼーション（reroute metalization）を設けるためのプロセスは周知である。たとえば、そのようなプロセスの１つは、金属のフィールド層でスパッタリングを行なウことを伴い、エマルジョンを塗布し、それを処理して所望のパターンを規定し、そのフィールド層から所望でない部分をエッチングで除去して、所望のメタライゼーションのみを残す。リルートメタライゼーションは、改良された各ＰＥＭ４００に一度に１つずつ適用してもよいし、または好適なギャング処理手順を確立することで一度にいくつかに適用してもよい。用途によっては、もともとのリードフレーム２７０を保持することが可能であり、新たなリルートメタル２４を適用しない場合もあり得ることに注意されたい。これは、特に、スタック側のアクセス面接続に非常にバスが多用されるメモリのスタッキングに当てはまる。
【００３１】
図４ｄは、電気的リルートリード２４１を覆う絶縁層２５０の追加に関する。図４ｄは、特に、絶縁層２５０を適用した後の改良されたＰＥＭ４００を示す。好ましい絶縁層２５０は、所望のようにスパンされた、またはスプレーされたポリイミドである。
【００３２】
図４ｅは、任意で裏を薄肉化するステップに関する。図４ｅは、特に、そのように裏側を薄くした後の改良されたＰＥＭ４００を示す。裏側を薄肉化することは、特にＴＳＯＰの場合好ましい。なぜなら、このことによって最終的なスタック可能な超小型回路層４００*がより薄くなるためであり（厚み約１０ミル）、さもなければ熱絶縁性となる樹脂を除去することができるためであり、高さの許容差を厳しくして、超小型回路層４００*のスタック内の別々の電気的に分離されたリードに接続する場合に、許容差からのずれを防止することができるためである。
【００３３】
図４ｆは、改良されたＰＥＭ５００の面積をこの場合、ダイシングによって任意で低減するステップに関する。図４ｆは、特に、図４ｅの改良されたＰＥＭ４００を破線に沿ってダイシングすることで形成される、最終的なスタック可能な超小型回路層４００*を示す。この時点では、スタック可能な超小型回路層４００*はネオチップと同等であるが、ダイ２１０がＰＥＭ３００の一部分として設けられ、製造業者によってバーイン（burn-in）された可能性が高く、ダイ２１０が、エポキシなどの後に追加された封止剤ではなく、もともとのＰＥＭ３００の一部分である封止体３１０の一部分によって囲まれる点が異なる。
【００３４】
図５は、いくつかのスタック可能な超小型回路層４００*から形成可能な典型的なスタック４５０を示し、これは、インタフェースパッドを提供するキャップチップ４５１を含み、インタフェースパッドはスタック４５０のアクセス面に沿って形成されたメタライゼーション４５３に電気的に接続して、個々の層４００*のリルートメタライゼーション２４１（またはもともとのリードフレーム）とのいわゆる「ｔ接続」を設ける。好ましいキャップチップはプリント回路基板であるが、必要なヴィアホール（別々には番号を付けず）を提供するように処理することのできる好適な絶縁体（たとえば、セラミック）であれば、どのような絶縁体からでも作成することができる。ここではスタックは均等であるが、当然のことながら、異なるサイズまたは異なる数のダイを含む、層の面積が均等または不均等なスタックを作ることも可能である。スタック可能な超小型回路層４００*は、単独または他のダイとともにさらに封止して、大面積または能力を向上したネオチップを作ることができることに注意されたい。
【００３５】
代替の実施例−μＢＧＡパッケージ
上述のように、この発明は、異なる種類のパッケージを用いても実現可能であり、樹脂のＴＳＯＰに限定されない。この概念を示すため、発明者は、μＢＧＡパッケージを改良してスタック可能な超小型回路層を作るステップも企図している。
【００３６】
図６は、特に、マイクロボールグリッドアレイ（micro-Ball Grid Array；μＢＧＡ）パッケージとして設けられ、ダイ５１０を含む封止体６１０から形成される樹脂封止された超小型回路６００の斜視図であり、ダイ５１０（破線）は、パッケージの底部側に格子状に配置された複数のはんだ球端子５３６に電気的に接続される（図示せず）。
【００３７】
μＢＧＡパッケージの形のＰＥＭ６００へのこの発明の応用を、図７ａから図７ｄに示す。
【００３８】
図７ａは、図３のＰＥＭ６００を反転させた断面図（簡略化のため、２つのはんだ球端子５３６のみを示す）であるという点で、開始地点である。図７ａは、ダイ５１０および導電性リードアセンブリ５３０が封止体６１０に内蔵されることを示す。しかしながら、ＴＳＯＰ  ＰＥＭ３００とはいくつか重要な違いがある。
【００３９】
μＢＧＡ  ＰＥＭ６００の正確な製造方法は周知であるが、その完成構造に関して、いくつか考察を行なうことはこの発明に関して役立つだろう。上述のＴＳＯＰとは違い、封止体６１０はダイ５１０の面積により密接に沿い（すなわち、これが「チップスケール」パッケージである）、ダイ５１０の不活性表面は露出される。導電性リードアセンブリ５３０もＴＳＯＰに見られるものとは異なる。特に、μＢＧＡ  ＰＥＭ６００は、柔軟なリードビーム５３１を含み、これはエラストマパッド６２０に担持され、一端が接合パッド５１２に接着され、他端が堆積されたはんだ球５３６と接触する。柔軟なリードビーム５３１は、通常、ポリイミドフィルムなどの柔軟な基板に設けられた導電性トレースから形成される。絶縁層６３１の連続は、ＰＥＭ６００が最初に製造される際に設けられる。
【００４０】
図７ｂは、図４ｂと同様に、ＰＥＭの改良に関する。しかしながら、ここでは、改良は、研摩または上部を薄肉化することでなく、はんだ球５３６の少なくとも一部分の除去によって行なう。好ましい実施例では、はんだ球の少なくとも一部分の除去は、はんだ球を加熱して溶融はんだを形成し、溶融したはんだを逃がすことによって行なわれる。はんだ球５３６の一部分の除去は、機械的な剪断動作によっても行なうことができる。図７ｂは、柔軟なリードビーム５３１の一端５３４が露出されるようにはんだ球５３６を除去して形成された、改良されたＰＥＭ７００を示す。
【００４１】
図７ｃは、図４ｃと同様、改良されたＰＥＭ７００の改質された表面に電気的リード５４１を形成して、リルートメタルを追加するステップに関する。図７ｃは、特に、リルートメタライゼーション５４１を適用した後の改良されたＰＥＭ７００を示し、リルートメタライゼーション５４１は、一端５３３が接合パッド５１２と接触し、他端がメタライゼーション５４３に露出された柔軟なリードビーム５３１を介して、ダイの接合パッド５１２を改良されたＰＥＭ７００の端縁７１１に接続する。
【００４２】
図７ｄは、図４ｄと同様、電気的リルートリード５４１を覆う絶縁層５５０を追加するステップに関する。この時点で、結果として、最終的なスタック可能な超小型回路層７００*ができる。図４ｅおよび図４ｆのように裏側を薄くしたり、面積を低減する必要はない。なぜなら、μＢＧＡは始めから薄くチップスケールであるためである。
【００４３】
図８は、いくつかのスタック可能な超小型回路層７００*から形成可能な典型的なスタック７５０を示し、これはインターフェイスパッドを提供するキャップチップ７５１を含み、インターフェイスパッドはメタライゼーション７５３に電気的に接続され、メタライゼーション７５３はスタック７５０のアクセス面に沿って形成されて、個々の層７００*のリルートメタライゼーション５４１とのいわゆる「ｔ接続」を設ける。図８は、当然のことながら、図５に相当する。
【００４４】
上述のように、スタック７５０は均等なものとして示されるが、当然のことながら、異なるサイズまたは異なる数のダイを含む、層の面積が均等または不均等なスタックを作ることも可能である。スタック可能な超小型回路層７００*は、単独または他のダイとともにさらに封止して、大面積または能力を向上したネオチップを作ることが可能であることにも注目されたい。
【００４５】
上述の説明から、この出願で開示した方法および装置によって、この明細書の導入部分に概要を述べた機能的な重要な利点が得られることが明らかであろう。
【００４６】
請求項は、開示された特定の実施例だけでなく、先行技術によって許される限り最大限に広く包括的にここで説明される発明の概念を対象とすることを意図する。
【図面の簡単な説明】
【００４７】
【図１】この発明のある好ましい実施例によるスタック可能な超小型回路層に組込まれ得るダイ２１０の斜視図であり、ダイ２１０は活性表面２１１および複数の入出力接合パッド２１２を有する。
【図２】５４ピンの薄く小型のパッケージ（「ＴＳＯＰ」）として設けられ、ダイ（図示せず、図３を参照のこと）を含む封止体３１０から形成される樹脂封止された超小型回路３００の斜視図であり、ダイはリードチップ２７２を有するリードフレームに接続される。
【図３】図２のＰＥＭ３００の斜視図であり、そこに封止されるダイ２１０（破線）およびリードフレーム２７０を示す。
【図４ａ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、断面線４−４に沿った、図３のＰＥＭ３００の断面図であり、封止体３１０に内蔵される内部ダイ２１０および導電性リードアセンブリ２３０を示す。
【図４ｂ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、リードフレーム２７０が除去され、かつ金のボール接合２３１が露出されるまで図４ａのＰＥＭ３００の上側を研摩することで形成した、改良されたＰＥＭ４００の図である。
【図４ｃ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、メタライゼーション２４１を適用した後の改良されたＰＥＭ４００の図であり、メタライゼーション２４１は、金のボール接合２３１を介して、ダイの接合パッド２１２を改良されたＰＥＭ４００の端縁４１１に接続する。
【図４ｄ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、絶縁層２５０を適用した後の改良されたＰＥＭ４００の図である。
【図４ｅ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、裏側を薄くした後の改良されたＰＥＭ４００の図である。
【図４ｆ】ＰＥＭ３００を改良して、まず改良されたＰＥＭ４００を形成し、最終的にスタック可能な超小型回路層４００*を形成する、好ましい方法のステップを示す断面図であり、特に、（所望の場合）図４ｅの改良されたＰＥＭ４００の面積を破線に沿って低減することにより形成された、最終的なスタック可能な超小型回路層４００*の図である。
【図５】スタック可能な超小型回路層４００*のスタック４５０の図であり、スタックのアクセス面に沿って形成されたメタライゼーションに電気的に接続されるキャップチップ４５１を含む。
【図６】ダイ５１０（破線）を含む封止体６１０から形成される樹脂ボールグリッドアレイ（Plastic Ball Grid Array;ＰＢＧＡ）パッケージとして設けられた樹脂封止された超小型回路６００の図であり、ダイ５１０は格子状に配置されるはんだ球端子５３６に接続される（図示せず）。
【図７ａ】ＰＥＭ、この場合、μＢＧＡ（マイクロボールグリッドアレイ）パッケージ６００を改良して、改良されたＰＥＭ７００を形成し、最終的にスタック可能な超小型回路層７００*を形成する、第２の好ましい方法のステップを示す断面図であって、特に、図３のＰＥＭ６００を反転させた断面図であり（簡略化のため２つのはんだ球端子５３６のみを示す）、封止体６１０に内蔵される内部ダイ５１０および導電性リードアセンブリ５３０を示す。
【図７ｂ】ＰＥＭ、この場合、μＢＧＡ（マイクロボールグリッドアレイ）パッケージ６００を改良して、改良されたＰＥＭ７００を形成し、最終的にスタック可能な超小型回路層７００*を形成する、第２の好ましい方法のステップを示す断面図であって、特に柔軟なリードビーム５３１の一端５３４が露出されるようにはんだ球端子５３６を除去することで形成される、改良されたＰＥＭ７００を示す図である。
【図７ｃ】ＰＥＭ、この場合、μＢＧＡ（マイクロボールグリッドアレイ）パッケージ６００を改良して、改良されたＰＥＭ７００を形成し、最終的にスタック可能な超小型回路層７００*を形成する、第２の好ましい方法のステップを示す断面図であって、特にメタライゼーション５４１を適用した後の改良されたＰＥＭ７００の図であり、メタライゼーション５４１は、一端５３３が接合パッド５２２と接続し、他端がメタライゼーション５４３に露出される柔軟なリードビーム５３１を介して、ダイの接合パッド５１２を改良されたＰＥＭ７００の端縁７１１に接続する。
【図７ｄ】ＰＥＭ、この場合、μＢＧＡ（マイクロボールグリッドアレイ）パッケージ６００を改良して、改良されたＰＥＭ７００を形成し、最終的にスタック可能な超小型回路層７００*を形成する、第２の好ましい方法のステップを示す断面図であって、特に絶縁層５５０を適用した後に形成される最終的なスタック可能な超小型回路層７００*の図である（μＢＧＡは薄くチップスケールであったため、上記図４ｅおよび図４ｆのように薄肉化または面積減少が行なわれる）。
【図８】スタック可能な超小型回路層７００*のスタック７５０の図であり、スタックのアクセス面に沿って形成されたメタライゼーションに電気的に接続されるキャップチップ７５１を含む。
【国際公開パンフレット】
2004523902.tif 000003
2004523902.tif 000004
2004523902.tif 000005
2004523902.tif 000006
2004523902.tif 000007
2004523902.tif 000008
2004523902.tif 000009
2004523902.tif 000010
2004523902.tif 000011
2004523902.tif 000012
2004523902.tif 000013
2004523902.tif 000014
2004523902.tif 000015
2004523902.tif 000016
2004523902.tif 000017
2004523902.tif 000018
2004523902.tif 000019
2004523902.tif 000020
2004523902.tif 000021
2004523902.tif 000022
2004523902.tif 000023
2004523902.tif 000024
2004523902.tif 000025
2004523902.tif 000026
2004523902.tif 000027
2004523902.tif 000028
2004523902.tif 000029
2004523902.tif 000030
2004523902.tif 000031
2004523902.tif 000032
2004523902.tif 000033
2004523902.tif 000034
2004523902.tif 000035
2004523902.tif 000036
2004523902.tif 000037
【国際調査報告】
2004523902.tif 000038
2004523902.tif 000039
2004523902.tif 000040