(57)【要約】集積回路インダクタ構造はインダクタの下に位置した基板を有している。この構造はまた基板とインダクタとの間に配置された複数の導電性セグメントを有している。導電性セグメントは実質上インダクタの中心の下の点に接続されている。絶縁層はインダクタと導電性セグメントとの間に位置している。【選択図】図７
2004519844.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
インダクタと、
基板とインダクタとの間に配置された複数の導電性セグメントと、
インダクタと導電性セグメントとの間に配置された絶縁層とを具備し、
前記導電性セグメントはインダクタの実質上中心の下方の点に接続されている集積回路インダクタ構造。
【請求項２】
複数の導電性セグメントから発散する複数のフィラメントをさらに備えている請求項１記載のインダクタ構造。
【請求項３】
さらに、インダクタと基板との間に位置している複数の層を有し、複数の導電性セグメントはインダクタの下の少なくとも１つの層である請求項１記載のインダクタ構造。
【請求項４】
さらに、インダクタと基板との間の複数の層と、
複数の導電性セグメントの下の少なくとも１つの層である複数のフィラメントとを備え、
複数の導電性セグメントはインダクタの下の少なくとも１つの層であり、複数のフィラメントは複数の導電性セグメントに結合されている請求項１記載のインダクタ構造。
【請求項５】
複数の導電性セグメントは金属である請求項１記載のインダクタ構造。
【請求項６】
複数の導電性セグメントはポリシリコンである請求項１記載のインダクタ構造。
【請求項７】
複数の導電性セグメントは基板中の拡散層である請求項１記載のインダクタ構造。
【請求項８】
複数の導電性セグメントは固定された低いインピーダンスの電位に結合されている請求項１記載のインダクタ構造。
【請求項９】
基板と、
インダクタと、
基板とインダクタとの間に配置された複数の導電性セグメントと、
インダクタと導電性セグメントとの間に配置された絶縁層とを具備し、
前記導電性セグメントはインダクタの実質上中心の下方の点だけに最小の渦笹が流れることを許容されるように構成されている集積回路インダクタ構造。
【請求項１０】
複数の導電性セグメントから発散する複数のフィラメントをさらに備えている請求項９記載のインダクタ構造。
【請求項１１】
さらに、インダクタと基板との間に複数の層を有し、複数の導電性セグメントはインダクタの下の少なくとも１つの層である請求項９記載のインダクタ構造。
【請求項１２】
さらに、インダクタと基板との間に位置している複数の層と、
複数の導電性セグメントの下の少なくとも１つの層である複数のフィラメントとを備え、
複数の導電性セグメントはインダクタの下の少なくとも１つの層であり、複数のフィラメントは複数の導電性セグメントに結合されている請求項１記載のインダクタ構造。
【請求項１３】
複数の導電性セグメントは金属である請求項９記載のインダクタ構造。
【請求項１４】
複数の導電性セグメントはポリシリコンである請求項９記載のインダクタ構造。
【請求項１５】
複数の導電性セグメントは基板中の拡散層で構成されている請求項９記載のインダクタ構造。
【請求項１６】
複数の導電性セグメントは固定された低いインピーダンスの電位に結合されている請求項９記載のインダクタ構造。
【請求項１７】
基板と、
基板上に配置されたインダクタと、
インダクタの下の地点から放射状に発散している複数の導電性セグメントと、
インダクタと導電性セグメントとの間に配置された絶縁層とを具備し、
前記導電性セグメントは基板の上方に位置している集積回路インダクタ構造。
【請求項１８】
基板を準備し、
基板の上方の平面に複数の導電性セグメントを配置し、それらの導電性セグメントは基板の上方の１点から放射状に発散しており、
複数の導電性セグメントの上方に絶縁層を配置し、
インダクタの中心が基板の上方の点の上方にあるように複数の導電性セグメントの上方にインダクタを配置する集積回路インダクタのＱを増加させる方法。
【請求項１９】
さらに、導電性セグメントに結合された複数のフィラメントを配置する請求項１８記載の方法。
【請求項２０】
さらに、導電性セグメントの下の少なくとも１つの層に複数のフィラメントを配置し、それらの複数のフィラメントが導電性セグメントに結合される請求項１８記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、一般的に集積回路に関する。特に、本発明は、セグメント化された導電性平面を有する高品質インダクタを有している集積回路に関する。
【０００２】
【従来の技術】
コスト、寸法、および信頼性を含む多くの考察により、インダクタはＩＣのピンに結合される外部部品に代って、集積回路（ＩＣ）上に形成されるようになっている。典型的にインダクタはＩＣの層中の平面に位置するスパイラル構造を有している。無線周波数（ＲＦ）回路を含む多くの応用に対しては、高いＱ（品質係数）を有するプレーナインダクタが特に必要とされる。インダクタのＱは１振動サイクルにおいてインダクタ中で消費されるエネルギに対するインダクタ中に蓄積された磁気エネルギの比に比例している。インダクタ中に記憶された磁気エネルギの量はインダクタのインダクタンスの値に直接比例している。インダクタ中で消費されるエネルギ量はそのインダクタに関係する抵抗素子に依存している。
【０００３】
ＩＣ上にスパイラルプレーナインダクタを単に製造したのでは高いＱの装置は得られない。図１は集積回路１０上に形成された典型的なスパイラルインダクタ１２を示している。スパイラルインダクタ１２は集積回路製造処理中に形成される金属層から製造される。このスパイラルインダクタ１２の第１の端部１４は一般にスパイラルインダクタ１２と同じ金属層上の回路トレースに接続されている。スパイラルインダクタ１２の第２の端部１６は別の金属層上にある別の回路トレースに接続されている。これらの金属層は絶縁層１８によって分離されている。
【０００４】
図２は図１に示されたスパイラルインダクタ１２の等価回路をその関連する寄生キャパシタンス、抵抗およびインダクタンスと共に示している。
【０００５】
上述のようにインダクタと関連する抵抗素子中で消費される電力の量はインダクタのＱに悪影響を与える。図２に示された抵抗素子Ｒｓ 、ＲＳＵＢ は電力を消費する。ＲＳＵＢ は基板の抵抗を表わしている。インダクタ１２と基板の接地部２２との間の電圧は絶縁層１８と基板２０を横切って電界を生成する。もしも電圧が変化すると、その結果変化した電界は基板２０を通って流れる電流を生成する。この電流はＲＳＵＢ で示される基板の抵抗により電力を消費する。ＲＳＵＢ による損失はインダクタのＱを制限する。
【０００６】
インダクタの性能を改善しようとする試みは非特許文献１によって提案され、それにおいてはインダクタと基板との間に接地されたシールドまたは導電平面を配置する。図３はインダクタ１２と基板２０との間に導電平面３２を有するスパイラルインダクタ１２を示している。接地された導電平面はインダクタを基板２０から電気的に隔離し、基板中にインダクタの電界が侵入することによる損失を除去する。しかしながら、インダクタを流れる電流は導電平面に渦電流を生成し、インダクタの磁界と反対の磁界を生成して実質的な磁界を減少させる。減少した実質的な磁界は実効インダクタンスを減少させ、インダクタのＱを制限する。したがって、ＲＳＵＢ を減少または消去することによるＱの増加は減少した実質的な磁界によるインダクタンスの減少によって相殺されてしまう。
【０００７】
導電平面中の渦電流の良好な制御については特許文献１に提案されている。それにおいては導電平面はプレーナ誘導性構造の中心方向に向かって導電平面のエッジから延在する複数のセグメントで導電平面が形成されている。図４、５、６は導電平面３２に対する３つの変形型式を示している。それにおいて、導電平面はスパイラルインダクタ１２と基板２０との間に位置され、導電平面はセグメント化されている。この平面の外縁に沿って渦電流が流れるのを阻止するために、ギャップ９４が外縁の１つに設けられる。このギャップ９４は小さいギャップはキャパシタとして作用するために大きくなければならない。ある周波数でキャパシタは短絡回路として機能し、渦電流が導電平面の周辺に沿って流れ、その結果としてインダクタンスが低下する。導電層に大きいギャップを有するためには面積がスパイラルインダクタによって覆われる面積よりも大きくなる。導電層が大きい面積の区域をカバーしてチップ上の装置の比較的高い密度を得ることができる。高い密度は多くの利点の中でも信頼性の高い製品を経済的に製造することを可能にする。さらに、ギャップによるキャパシタンスは完全に消去できないから、その周波数を越えると渦電流が流れるためにインダクタが低いＱを有する。
【０００８】
特許文献１：米国特許第５，７６０，４５６ 号明細書
非特許文献１：Ｒ．Ｍｅｒｒｉｌ 他、１９９５年Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ ａｎｄ Ｓａｎｔａ Ｃｌａｒａ  Ｖａｌｌｅｙ Ｓｅｃｔｉｏｎ １９９６ Ｗｉｎｔｅｒ Ｈａｌｆ−Ｄａｙ Ｓｙｍｐｏｓｉｕｍ “Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ｈｉｇｈ  Ｑｉｎｔｅｇｒａｔｅｄ ｍｕｌｔｉ−ｌｅｖｅｌ ｍｅｔａｌ  ＣＭＯＳ”
【０００９】
【発明が解決しようとする課題】
上述したように、既存の方法は多くの電子回路で必要とされる比較的高いＱのインダクタを提供することができない。さらに、既存のインダクタおよびそれらの対応する導電平面はチップスペースの比較的大きい部分を必要とする。結論として、多くの電子回路で必要とされる比較的高いＱのインダクタを提供し、必要なチップスペースの面積が比較的小さいインダクタが要求されている。
【００１０】
【課題を解決するための手段】
本発明の１形態によれば集積回路インダクタ構造が提供される。その集積回路インダクタ構造はインダクタの下に配置された基板を有する。その構造はまた基板とインダクタとの間に位置する複数の導電性セグメントを有している。導電性セグメントはインダクタの実質上中心の下方の点で接続されている。絶縁層はインダクタと導電性セグメントとの間に位置している。
【００１１】
【発明の実施の形態】
本発明を実施例によって説明するが、それは本発明の技術的範囲を限定するものではない。図中の同様の参照符号は同様の素子を示している。
集積回路用のインダクタについて説明する。集積回路はインダクタと基板との間に接地導電性シールドまたは導電性平面を備えている。以下の説明では多くの特定の詳細な構成の説明が本発明の十分な理解を与えるために説明の目的で為されている。しかしながら、当業者には、本発明がこれらの詳細な構成を有しないで種々の集積回路、特に無線周波数（ＲＦ）回路で実施されることができることは明白である。別の例として、よく知られている動作、ステップ、機能、および素子は本発明が不明瞭になるのを避けるために示されていない
説明は当業者によって普通に使用されている技術を使用して行われ、、基板、付着、接地、磁界、電界、渦電流等のような他の技術の当業者に対する作業についても伝達される。また、説明された部品は、ディスクリートなインダクタ，抵抗およびキャパシタのような素子を使用する集積回路インダクタを表す回路について与えられる。当業者に明らかなように、これらの回路は単なる近似的な例示であり、集積回路インダクタは所望される詳細の程度に応じて複数の代表的な回路を表わしている。
【００１２】
種々の動作は多数の個別のステップとして説明され、それは本発明の理解を最もよく助けるように行われる。しかしながら、これらの動作は示された順序で行われる必要はない。最後に、反復して使用される１実施形態、別の実施形態、または代りの実施形態と言う用語は同じ実施形態を言う必要はない。
【００１３】
図７は本発明の１実施例によるインダクタと多数の導電性セグメントを含む導電性シールドとの断面図である。集積回路７００ は導電性セグメント７３２ａ、インダクタ７１２ 、フィラメント７３２ｂ、基板７２０ および接地層７２２ を含んでいる。導電性セグメント７３２ａはインダクタ７１２ の下方の転７０１ から延在している、導電性セグメント７３２ａはポリシリコン、基板７２０ 中の拡散領域、銅、アルミニウム、その他の金属であることができる。フィラメント７３２ｂは、導電性セグメントまたは他の材料と同じ材料から形成されることができる。例えば、導電性セグメントは金属で形成され、フィラメントはポリシリコンで形成されることができる。
【００１４】
導電性セグメント７３２ａの端部７３２ａ１ は交差せず、また、フィラメント７３２ｂの端部７３２ｂ１ も交差しないから、渦電流が流れることのできる閉ループは存在しない。図８は本発明の１実施例による導電性シールド中の電界線と電流を示している。スパイラルインダクタから生じる電界線７０２ は導電性セグメント７３２ａまたはフィラメント７３２ｂで終端する。電流７０４ は電界線７０２ の終端点から導電性セグメントに電気的に接続されている低インピーダンスの基準電圧源へ流れる。
【００１５】
さらに、端部７３２ａ１ は交差せず、また、端部７３２ｂ１ も交差しないから、導電性セグメント７３２ａとフィラメント７３２ｂをインダクタ７１２ の直下の領域を越えて長く形成する必要がなくなる。その結果、インダクタトレースによって占有される所定の領域に対して、本発明の導電性セグメントとフィラメントによって占有される面積は従来の技術によるセグメント化された導電性シールドによって必要とされる面積よりも小さくなる。幾つかの従来の技術によるセグメント化された導電性シールドは周辺領域でギャップを有している。このギャップを大きくするために周辺領域はインダクタの直下ではない区域に配置される。したがって、インダクタ構造によって必要とされる面積はインダクタトレースによって必要とされる面積デはなく、導電性シールドにより占有される大きい面積となる。同様に、幾つかの従来の技術によるセグメント化された導電性シールドは連続的な周辺領域を有しており、それにおいては周辺領域がインダクタトレースのほぼ直下であれば、渦電流が流れる。渦電流は望ましくないので、周辺領域が拡大されて実質上インダクタトレースの直下ではないようにされ、インダクタトレースによって占有される面積よりも大きい面積が導電性シールドによって占有される。
【００１６】
図９のＡは本発明の１実施例によるセグメントおよびフィラメントを有する導電性シールドのパターンを示している。パターン９１０ は導電性シールドのセグメントおよびフィラメントが集積回路の１つの平面または層に位置し、同じ材料で作られている場合に使用される。図９のＢは導電性シールドのセグメントのパターンを示している。図９のＣおよびＤは、導電性シールドのフィラメントに対するパターンを示している。パターン９２０ はセグメントとフィラメントが異なった材料で作られているとき、パターン９３０ 、９４０ と共に使用されることができる。換言すれば、パターン９２０ はパターン９３０ 、９４０ と共に導電性シールドを形成するために使用され、それにおいて集積回路の１つの層に導電性セグメントが形成され、別の層にフィラメントが形成される。
【００１７】
図１０は、典型的な集積回路構造８０の断面斜視図を示しており、それにおいて、スパイラルインダクタと導電性シールドが形成されている。その構造は底部表面に導電層８２を有する抵抗性基板８１を有している。抵抗性基板８１の頂面にはドープ領域層８３が設けられ、それは導電性であり抵抗性基板８１の頂面を多量に不純物でドープすることによって形成される。セグメント化された導電性平面は抵抗性基板８１の頂面を選択的にドープすることによりドープ領域層８３から形成されることができて、所望の形状を有するセグメント化された導電性平面が与えられる。例えば、パターン９１０ は導電性平面の導電性セグメントとフィラメントの両者を形成するために使用されることができる。その代りに、パターン９３０ または９４０ が使用されて、ドープ領域層８３のフィラメントを生成し、パターン９２０ が以下説明するように層８３の上の層に導電性セグメントを形成するために使用されることができる。
【００１８】
セグメント化された導電性平面を製造するために抵抗性基板８１の頂面を選択的にドープするために使用される処理は、トランジスタ、ダイオード、抵抗のような能動的または受動的半導体装置を製造するときに抵抗性基板８１の頂面を選択的にドープするために使用される処理と同じである。抵抗性基板上の能動的およま受動的装置を製造する処理は本質的に全ての集積回路の製造の処理ステップであり、よく知られている。
【００１９】
ドープ領域層８３上に第１の絶縁層８４が位置される。絶縁層８４は非導電性の酸化物で構成されることができる。第１の絶縁層８４上にポリシリコン層８５が設けられる。導電性平面はこのポリシリコン層８５が製造されるときにポリシリコン層８５をマスクし、エッチングすることによってポリシリコン層８５中に形成される。例えば、パターン９１０ がポリシリコン層８５中に導電性平面の導電性セグメントおよびフィラメントの両者を形成するために使用されることができる。その代りにパターン９３０ または９４０ が使用されて、ドープ領域８３中にフィラメントを生成するために使用され、パターン９２０ がポリシリコン層８５中に、またはポリシリコン層８５の上の層に導電性セグメントを形成するために使用されてもよい。ドープ領域層８３中のフィラメントをポリシリコン層８５中の導電性セグメントと接続するためにバイア孔が使用されることができる。
【００２０】
ポリシリコン層上に別の絶縁層８４が位置される。その上の次の層は第１の金属層８６である。セグメント化された導電性平面は第１の金属層８６によって形成され、金属層８６が形成された後、フォトレジストにより第１の金属層８６がマスクされる。フォトレジストによりマスクされた金属層８６は露光され、エッチングされてパターンが形成される。この処理手順は、集積回路上に装置間の電気接続を形成するときに金属層のパターンを形成するために現在使用されているものと同じである。導電性平面はその代りに第１の金属層８６を所望のパターンで選択的に付着させることによって形成することもできる。例えばパターン９１０ は層８６中の導電性平面の導電性セグメントとフィラメントの両者を生成するために使用されることができる。その代りに、パターン９３０ または９４０ が使用されて金属層８６の下の層にフィラメントが形成され、パターン９２０ が使用されて金属層８６中、または金属層８６の上の層に導電性セグメントが形成されてもよい。フィラメントと導電性セグメントとを接続するためにバイア孔が使用されることができる。
【００２１】
第１の金属層８６上に別の絶縁層８４が設けられる。その上の次の層は第２の金属層８７である。第２の金属層８７はスパイラルインダクタの一端に接続される導電接続トレースを形成するために使用される。第２の金属層８７上に別の絶縁層８４が設けられる。最上層は第３の金属層８８であり、それにスパイラルインダクタ１２が形成される。
【００２２】
導電性平面は、以下の層、すなわちドープ領域層８３、ポリシリコン層８５、または第１の金属層８６の１つによって形成されることができる。その代りに、導電性平面は上記以外の方法により形成された層であってもよい。特に、導電性平面の導電性セグメントは１つの層で形成され、フィラメントは別の層で形成されることができる。導電性平面がスパイラルインダクタに接近して設けられるとスパイラルインダクタに関連する寄生キャパシタンスが増加する。典型的にドープ領域層８３はスパイラルインダクタから最も遠い距離の層である。しかしながら、ドープ領域層８３は金属層８６またはポリシリコン層８５に比較して抵抗が高く、それは使用される集積回路技術に依存している。ポリシリコン層８５は金属層８６よりも抵抗が高い。セグメント化された導電性平面の比抵抗が増加するにしたがって、セグメント化された導電性平面により与えられる静電遮蔽の効果は低下し、電界の損失が増加する。電界の損失はスパイラルインダクタのＱの低下をもたらす。それ故、セグメント化された導電性平面として選択される層およびスパイラルインダクタとセグメント化された導電性平面との間の距離に応じてスパイラルインダクタの損失とスパイラルインダクタのキャパシタンスとの間に妥協が存在する。
【００２３】
インダクタは典型的に上部の２つの金属層を使用して構成され、これらの金属層はシールドおよび基板に対して最低のキャパシタンスを有する。上記の実施例において、記載されたＩＣは３つの金属層を有し、それ故、第２、第３の金属層を使用して有効にインダクタを構成することができる。ある進歩したＩＣ技術では５以上の金属層を使用することができる。これらの技術によりインダクタを構成したとき、最上部の金属層を使用することを選択することによって最低の寄生キャパシタンスを実現することができる。
【００２４】
以上、インダクタと基板との間に導電性平面を有する集積回路インダクタについて説明した。本発明は、特定の例示的な実施例を参照にして説明されたが、添付特許請求の範囲に記載された本発明の技術的範囲から逸脱することなく、これらの実施形態に対する変形変更が行われることができることは当業者には明白であろう。したがって、明細書および図面の記載は単なる例示であって本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【図１】
集積回路上に形成された典型的なスパイラルインダクタの断面斜視図。
【図２】
図１のプレーナスパイラルインダクタと寄生回路素子の等価回路を示す図。
【図３】
プレーナスパイラルインダクタと基板とインダクタの間の導電性平面の断面斜視図。
【図４】
インダクタとセグメント化された導電性シールドの断面斜視図。
【図５】
別のインダクタとセグメント化された導電性シールドの断面斜視図。
【図６】
別のインダクタとセグメント化された導電性シールドの断面斜視図。
【図７】
本願発明の１実施例によるインダクタと多数の導電性セグメントを含む導電性シールドの断面斜視図。
【図８】
本願発明の１実施例による導電性シールド中の電気力線と電流の説明図。
【図９】
本願発明の１実施例によるセグメントとフィラメントを有する導電性シールドのパターンと、導電性シールドの導電性セグメントと、導電性シールドのフィラメントと、導電性セグメントが位置する層とは異なる層に位置するフィラメントとのパターンを示す図。
【図１０】
スパイラルインダクタと導電性シールドが製造される典型的な集積回路構造８０の断面斜視図。
【図１】
2004519844.tif 000003
【図２】
2004519844.tif 000004
【図３】
2004519844.tif 000005
【図４】
2004519844.tif 000006
【図５】
2004519844.tif 000007
【図６】
2004519844.tif 000008
【図７】
2004519844.tif 000009
【図８】
2004519844.tif 000010
【図９】
2004519844.tif 000011
【図１０】
2004519844.tif 000012
【国際公開パンフレット】
2004519844.tif 000013
2004519844.tif 000014
2004519844.tif 000015
2004519844.tif 000016
2004519844.tif 000017
2004519844.tif 000018
2004519844.tif 000019
2004519844.tif 000020
2004519844.tif 000021
2004519844.tif 000022
2004519844.tif 000023
2004519844.tif 000024
2004519844.tif 000025
2004519844.tif 000026
2004519844.tif 000027
2004519844.tif 000028
2004519844.tif 000029
2004519844.tif 000030
2004519844.tif 000031
2004519844.tif 000032
2004519844.tif 000033
2004519844.tif 000034
【国際公開パンフレット（コレクトバージョン）】
2004519844.tif 000035
2004519844.tif 000036
【国際調査報告】
2004519844.tif 000037
2004519844.tif 000038