(57)【要約】半導体ウエハ（１００）の層の形成において、誘電体層を半導体ウエハ上に堆積させる。誘電体層（２０８）は低誘電率の物質を含む。凹んだ領域（２１０）と凹んでいない領域（２１１）を誘電体層に形成する。金属層を誘電体層上に堆積させて、凹んだ領域を充填し凹んでいない領域を覆う。その後金属層を電解研磨して凹んでいない領域を覆う金属層を除去する一方、凹んだ領域の金属層を保持する。【特許請求の範囲】
【請求項１】
半導体ウエハの層を形成する方法であって、
低い誘電率を有する物質を含む誘電体層を堆積すること、
該誘電体層に凹んだ領域と凹んでいない領域を形成すること、
該誘電体層の上に金属層を堆積して該凹んだ領域を充填し該凹んでいない領域を覆うこと、及び
該金属層を電解研磨して該凹んだ領域における金属層を保持しながら該凹んでいない領域を覆う金属層を除去すること、
を含む半導体ウエハの層の形成方法。
【請求項２】
該金属層を側方応力を加えることなく該ウエハの部分から個別に除去する、請求項１に記載の方法。
【請求項３】
該誘電体層を堆積することが、
第１の副層を堆積すること、及び
該第１の副層の上に、該第１の副層よりも低い誘電率を有する物質から形成される第２の副層を堆積すること、を含む、請求項１に記載の方法。
【請求項４】
凹んだ領域を形成すること、
該第２の副層における配線ラインのための溝を形成すること、及び
該第１の副層におけるプラグのためのビアを形成すること、
を含む、請求項３に記載の方法。
【請求項５】
該第２の副層を堆積する前に該第１の副層の上に絶縁層を堆積することをさらに含む、請求項３に記載の方法。
【請求項６】
該第１の副層が二酸化ケイ素を含み、該第２の副層が誘電率が二酸化ケイ素のそれよりも低い物質を含む、請求項３に記載の方法。
【請求項７】
該第１の副層が低誘電率の物質を含み、かつ該第２の副層が超低誘電率の物質を含む、請求項３に記載の方法。
【請求項８】
該第１の副層の物質が約２．５よりも大きく約４．０よりも小さい誘電率を有する、請求項３に記載の方法。
【請求項９】
該第２の副層の物質が約１．１と約２．５の間の誘電率を有する、請求項３に記載の方法。
【請求項１０】
該第２の副層の物質が約１．８という誘電率を有する、請求項３に記載の方法。
【請求項１１】
該誘電体層と該金属層の間にバリア層を堆積することをさらに含む、請求項１に記載の方法。
【請求項１２】
該金属層が銅を含む、請求項１１に記載の方法。
【請求項１３】
該金属層を電解研磨後に該凹んでいない領域からバリア層を除去することをさらに含む、請求項１１に記載の方法。
【請求項１４】
該誘電体層と該金属層の間に接着層を堆積することをさらに含む、請求項１に記載の方法。
【請求項１５】
該金属層を電解研磨する前に化学機械的研磨を使用して該金属層の一部を除去することをさらに含む、請求項１に記載の方法。
【請求項１６】
半導体ウエハ上に層を形成する方法であって、
二酸化ケイ素の誘電率よりも小さい誘電率を有する誘電体層を堆積すること、
該誘電体層に凹んだ領域及び凹んでいない領域を形成すること、
金属層を堆積して該凹んだ領域を充填し該凹んでいない領域を覆うこと、及び
該金属層を電解研磨して該金属層に側方応力を加えずに該凹んでいない領域を覆う金属層を除去すること、
を含む半導体ウエハ上に層を形成する方法。
【請求項１７】
凹んだ領域を形成することが、
該誘電体層に配線ラインのための溝を形成すること、及び
該誘電体層にプラグのためのビアを形成すること、
を含む、請求項１６に記載の方法。
【請求項１８】
誘電体層を堆積することが、
配線ラインのための溝がそれのみに形成される第１の副層を形成すること、及び
誘電率が第１の副層よりも低く、プラグのためのビアを形成する第２の副層を堆積すること、
を含む、請求項１７に記載の方法。
【請求項１９】
該第１の副層が二酸化ケイ素を含み、該第２の副層が誘電率が二酸化ケイ素のそれよりも低い物質を含む、請求項１８に記載の方法。
【請求項２０】
該第１の副層が低誘電率の物質を含み、かつ該第２の副層が超低誘電率の物質を含む、請求項１８に記載の方法。
【請求項２１】
該誘電体層と該金属層の間にバリア層を堆積することをさらに含む、請求項１６に記載の方法。
【請求項２２】
該誘電体層と該金属層の間に接着層を堆積することをさらに含む、請求項２１に記載の方法。
【請求項２３】
該金属層を電解研磨後に該凹んでいない領域から該バリア層を除去することをさらに含む、請求項１９に記載の方法。
【請求項２４】
該金属層を電解研磨する前に化学機械的研磨を使用して該金属層の一部を除去することをさらに含む、請求項１６に記載の方法。
【請求項２５】
半導体ウエハの層であって、
凹んだ領域と凹んでいない領域を有する誘電体層であり、第１の副層と該第１の副層よりも低い誘電率を有する第２の副層とを含む誘電体層、及び
該誘電体層の凹んだ領域内に配置された金属層、
を含む半導体ウエハの層。
【請求項２６】
該第１の副層に形成されたライン、及び該第２の副層に形成されたプラグをさらに含む、請求項２５に記載の層。
【請求項２７】
該第１の副層が二酸化ケイ素を含み、該第２の副層が二酸化ケイ素よりも誘電率が低い物質を含む、請求項２５に記載の層。
【請求項２８】
該第１の副層が低誘電率の物質を含み、かつ該第２の副層が超低誘電率の物質を含む、請求項２５に記載の層。
【請求項２９】
該第１の副層が約２．５よりも大きく約４．０よりも小さい誘電率を有する物質を含む、請求項２５に記載の層。
【請求項３０】
該第２の副層が約１．１と約２．５の間の誘電率を有する物質を含む、請求項２９に記載の層。
【請求項３１】
該第２の副層が約２．５という誘電率を有する物質を含む、請求項２９に記載の層。
【請求項３２】
該誘電体層と該金属層の間に配置されたバリア層をさらに含む、請求項２５に記載の層。
【請求項３３】
該金属層が銅を含む、請求項３２に記載の層。
【請求項３４】
該誘電体層と該金属層の間に配置された接着層をさらに含む、請求項２５に記載の層。
【発明の詳細な説明】
【０００１】
〔発明の分野〕
本発明は、一般に半導体ウエハの層内での相互結合に関する。より詳しくは、本発明は、低誘電率誘電体物質及び超低誘電率誘電体物質中での相互結合に関する。
【０００２】
〔関連技術の説明〕
一般に、半導体デバイスは、ウエハ又はスライスと呼ばれる半導体物質の円板上に製造又は製作される。さらに詳しく言うと、最初にシリコンのインゴットからウエハが薄く切り出される。次にウエハは、何回ものマスキング、エッチング及び成長（堆積）工程を経て、半導体デバイスの電子回路が形成される。
【０００３】
この数十年の間、半導体産業は、半導体デバイスの能力は１８ヶ月毎に２倍になると予言するムーアの法則に従って、半導体デバイスの能力を増大させてきた。この半導体デバイスの能力の増加は、一部分、半導体デバイスの特性寸法（すなわち、デバイス上に存在する最小寸法）を減少させることによって達成されてきた。実際、半導体デバイスの特性寸法は０．３５ ミクロンから０．２５ ミクロンへ、そして現在では０．１８ ミクロンに、急激に減少した。疑いもなく、より小さな半導体デバイスへというこの傾向はサブ０．１８ ミクロンの段階を超えてずっと先まで進行すると思われる。
【０００４】
しかし、より大きな能力の半導体デバイスの開発を制限する１つの潜在的要因は、配線（単一の半導体デバイスにおける要素を一緒に結合する及び／又はいくつかの半導体デバイスを一緒に結合する導体の線）における信号遅延の増加である。半導体デバイスの特性寸法（ｆｅａｔｕｒｅ ｓｉｚｅ）が小さくなるにつれて、デバイス上の配線の密度は増大してきた。しかし、配線がより密に近接するにつれて、配線の線間容量が増加し、その結果として配線での信号遅延が大きくなる。一般に、配線での遅延は、特性寸法の減少の二乗で増加することが見出されている。それと対照的に、ゲート遅延は特性寸法の減少によって直線的に減少することが見出されている。こうして、一般に、特性寸法の減少によって全体的な遅延は正味で増加する。
【０００５】
この配線での遅延の増加を補償するための従来のやり方のひとつは金属の層を増やすことであった。しかし、このやり方には、新たな金属層を形成することに伴って製造コストが増加するという欠点がある。さらに、これらの新たな金属層が追加の熱を発生させ、それがチップの性能と信頼性の両方を低下させる可能性がある。
【０００６】
配線での遅延の増加を補償するための別のやり方は、低誘電率を有する誘電体（ｌｏｗ−Ｋ誘電体）を用いることである。しかし、低誘電率誘電体物質は多孔質の微細構造をもつために、他の誘電体物質に比べて機械的な結合性と熱伝導性が低い。従って、低誘電率誘電体物質は普通、通常のダマシン（Ｄａｍａｓｃｅｎｅ）プロセスのさいに加わる応力と圧力に耐えることができない。
【０００７】
通常のダマシンプロセスでは、金属は運河状の溝及び／又はビア内にパターン化される。堆積された金属は、その後、化学的機械的研磨（ＣＭＰ）によって研磨されるのが普通である。一般に、配線構造のデザインによるが、半ミクロンから１．５ ミリメートルまでの金属を研磨することができる。
【０００８】
しかし、金属を低誘電率誘電体物質の溝及び／又はビア内でパターニングした後でＣＭＰによって研磨した場合、低誘電率誘電体物質はＣＭＰの応力と圧力によって割れたり又は溝及び／又はビア内の金属から引きはがされたりする可能性がある。したがって、丈夫な又は硬い構造を低誘電率誘電体物質内に形成してＣＭＰのさいに加わる応力と圧力に耐えられるように助けている。しかし、低誘電率誘電体物質内にそのような構造を構築することはコストが高くなり、また、低誘電率誘電体物質によって減らそうと意図したデバイス内の配線での遅延を増加させる可能性もある。
【０００９】
〔発明の要約〕
本発明は、半導体ウエハの層の形成に関する。本発明の１つの側面によれば、半導体ウエハ上に誘電体層を堆積させる。この誘電体層は低誘電率の物質を含む。この誘電体層に凹んだ領域と凹んでいない領域が形成される。この誘電体層上に、凹んだ領域を埋め凹んでいない領域を覆うように金属層を堆積させる。その後、この金属層を電解研磨して凹んでいない領域を覆う金属層を除去して凹んだ領域の金属層が残されるようにする。
【００１０】
本発明は、以下の詳細な説明を、添付された図面とあわせて考察することによって最も良く理解することができ、図面では同様な部分は同様の数字によって表されている。
【００１１】
〔詳細な説明〕
本発明について詳しく理解できるように、以下の説明では具体的な形態、パラメータ、例など、多くの具体的な詳細が述べられる。しかし、それらの説明は本発明の範囲を制限することを意図したものではなく、例示的な態様についてより一層説明するためのものであることを認識すべきである。
【００１２】
図１を参照して説明すると、同図には基板１０２上に形成された層１０４，１０６，１０８，１１０及び１１２を有する半導体ウエハの１例１００が示されている。基板１０２は、好ましくはシリコンを含むが、個別の用途に応じて、ヒ化ガリウムなどいろいろな半導体物質を含むことができる。さらに、層１０４は、ゲート１１４，ライン１１６，及びプラグ１１５を含むことができる。同様に、層１０６，１０８，１１０は、ライン１１８，１２０，１２２，及びプラグ１１７，１１９，１２１をそれぞれ含むことができる。
【００１３】
一般に、プラグは、層１０４で見られるように、異なる層のラインを結合することができ、ラインを基板１０２に接続することができる。具体的に言うと、プラグはゲート１１４に関連した基板１０２のソースとドレーンにラインを接続することができる。さらに、層１０６，１０８，１１０のラインのいくつかはこの断面図ではプラグに接続していないが、これらのラインは他の断面ではそれらに接続したプラグを有することができる。さらに、図に見られるように、ラインがそれと接続するプラグよりも広い幅であってもよい。しかし、用途によっては、ラインは必ずしもそれに接続するプラグよりも幅が広くないということもあることを認識すべきである。
【００１４】
さらに、図１では、半導体ウエハ１００は基板１０２上に５つの層１０４，１０６，１０８，１１０，及び１１２が形成された形で示されているが、半導体ウエハ１００は基板１０２上に形成された層をいくつ含んでいてもよいことを認識すべきである。さらに、半導体ウエハ１００は、これらの層にゲート、ライン、及びプラグをいくつ含んでもよいことを認識すべきである。
【００１５】
図２Ａ〜２Ｈには、図１の部分１２４におけるライン１２０のような、ラインを形成するために用いられる典型的なダマシンプロセスにおけるいろいろな工程を説明するための層２０２の断面図が示されている。具体的には、以下で詳しく説明するように、ダマシンプロセスにおいては運河のような溝やビアが誘電体層に形成される。溝及びビアは導電物質によって埋められて、それぞれライン及びプラグを形成する。しかし、この例示的な態様に示されたプロセスを用いて半導体デバイスのゲートやその他のどんな構造も形成できるということに注意すべきである。
【００１６】
図２Ａを参照すると、誘電体層２０４は半導体ウエハの既に形成された層の上に通常の任意の方法によって、例えば化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティングとそれに続く硬化と乾燥工程、などの方法によって、形成できる。本態様では、誘電体層２０４は、誘電率（Ｋ）の値が二酸化ケイ素の値（これは約４である）よりも小さないろいろな物質を含むことができる。Ｋ値が二酸化ケイ素の値よりも小さな物質の例を下の表１及び２に示す。
【００１７】
【表１】
2004509467.tif 000002
【００１８】
【表２】
2004509467.tif 000003
【００１９】
しかし、誘電体層２０４は、Ｋ値が二酸化ケイ素のそれよりも小さなどんな物質を含むものであってもよいということを認識すべきである。一般に、低誘電率物質は二酸化ケイ素よりも電気絶縁性が優れており、したがって、二酸化ケイ素を用いて形成できるものより特性寸法が小さな半導体デバイスを形成することを可能にする。
【００２０】
この典型的プロセスでは、誘電体層２０４を既に形成された層の上に形成後、絶縁層２０６を誘電体層２０４の上に、任意の都合のよいプロセスによって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程などによって、堆積することができる。以下で述べるように、絶縁層２０６は反射防止性及びリソグラフィーとエッチングの方法に対する耐性を有する物質、例えば窒化ケイ素、を含むものであってもよい。
【００２１】
この態様又はその他のいずれかの態様において第１の物質を第２の物質「の上に（ｏｎ ｔｏｐ ｏｆ）」又は「上に（ｏｎ）」 堆積すると言うとき、そうではないことが明記される場合を除き、それは第２の物質上に形成されることがある１つ以上の中間物質の上に第１の物質を堆積することを含むことができるということを認識すべきである。さらに、この態様又はその他のいずれかの態様において第１の物質を第２の物質「の上に（ｏｎ ｔｏｐ ｏｆ）」又は「上に（ｏｎ）」 堆積すると言うとき、それは特定の方位に限定されると見なしてはならないと認識すべきである。例えば、ウエハの底面側に物質を形成しているときには第１の物質を第１の物質の下方に堆積することができる。
【００２２】
誘電体層２０４の上に絶縁層２０６を堆積した後、誘電体層２０８を絶縁層２０６の上に、任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって、堆積することができる。誘電体層２０８は、誘電率（Ｋ）の値が二酸化ケイ素のそれよりも小さいいろいろな物質、例えば表１及び２にリストされた物質、を含むことができる。しかし、誘電体層２０４は、誘電率（Ｋ）の値が約４よりも小さなどんな物質も含むことができるということを認識すべきである。
【００２３】
次に図２Ｂを参照すれば、その後、誘電体層２０８に凹んだ領域２１０と凹んでいない領域２１１を任意の都合のよい方法によって、例えばリソグラフィー及びエッチングなどによって、形成することができる。具体的には、使用されるリソグラフィー法は、ＵＶリソグラフィー、深ＵＶリソグラフィー、Ｘ線リソグラフィー、電子リソグラフィー、イオンビームリソグラフィー、などを含むことができる。図示されているように、絶縁層２０６は誘電体層２０４を誘電体層２０８から隔離することができ、したがって、誘電体層２０８に凹んだ領域２１０を形成するためのリソグラフィー及びエッチングプロセスの間に削り取られたりそうでなければ損傷を受ける誘電体層２０４の量を減らすことができる。さらに、絶縁層２０６は反射防止性を備えることができ、誘電体層２０８に凹んだ領域２１０を形成するのに使用されるリソグラフィー及びエッチングプロセスを妨害する可能性がある絶縁層２０６やその下の層からの光や紫外線の反射を減らすことができる。
【００２４】
次に、図２Ｃを参照すると、誘電体層２０８の上にバリア層２１２を任意の都合のよい堆積方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって、堆積することができる。図示されているように、バリア層２１２は凹んだ領域２１０の壁の内張りをすることもできる。さらに、バリア層２１２は、あとで述べるように、後に形成される金属層２１６（図２Ｄ）が多孔質の微細構造を有することがある誘電体層２０８中へ拡散又は浸出するのを防止できる物質を含むことができる。さらに、バリア層２１２は、誘電体層２０８と金属層２１６（図２Ｄ）の両方に付着する導電性物質から形成することができる。
【００２５】
やはり以下で述べるように、金属層２１６（図２Ｄ）は、好ましくは銅から形成される。したがって、本態様では、バリア層２１２は銅の拡散に耐える物質、例えばチタン、タンタル、タングステン、窒化チタン、窒化タンタル、窒化タングステン、窒化タンタルケイ素、窒化タングステンケイ素、などを含むことができる。しかし、バリア層２１２は用途によっては省くことができるということを認識すべきである。例えば、誘電体層２０８が銅の拡散に耐える物質から形成されている場合、又は誘電体層２０８への銅の拡散が半導体デバイスの性能に悪影響を及ぼさない場合、バリア層２１２を省くことができる。
【００２６】
バリア層２１２を誘電体層２０８の上に堆積後、シード（ｓｅｅｄ）層２１４をバリア層２１２の上に、任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって、堆積することができる。あとで述べるように、シード層２１４は、後に形成される金属層２１６（図２Ｄ）と同じ物質を含むようにして、バリア層２１２又は誘電体層２０８（もしもバリア層２１２が用いられない場合）への金属層２１６（図２Ｄ）の堆積と結合を容易にすることができる。したがって、本態様では、シード層２１４は好ましくは銅を含む。しかし、用途によってはシード層２１４を省くことができるということを認識すべきである。例えば、金属層２１６（図２Ｄ）が、ＣＶＤ、ＰＶＤ、ＡＬＤ、又はスピンコーティングとこれに続く硬化及び乾燥工程、などの方法によって堆積される場合、シード層２１４は必要でないことがある。
【００２７】
次に、図２Ｄを参照すると、金属層２１６をシード層２１４（図２Ｃ）の上に、任意の都合のよい方法によって、例えば電解めっき、無電解めっき、ＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図示されているように、金属層２１６は、凹んだ領域２１０（図２Ｃ）を埋め、凹んでいない領域２１１（図２Ｃ）を覆うことができる。また、金属層２１６はいろいろな導電性物質、例えば銅、アルミニウム、ニッケル、クロム、亜鉛、カドミウム、銀、金、ロジウム、パラジウム、白金、錫、鉛、鉄、インジウム、などを含むことができる。さらに、金属層６２８はいろいろな導電性物質のいずれかの合金を含むことができるということを認識すべきである。
【００２８】
本態様では、金属層２１６は好ましくは銅を含み、そしてシード層２１４（図２Ｃ）の上に、１９９９年１月１５日出願の「めっき装置及び方法」という発明の名称の米国特許出願第０９／２３２８６４号明細書に記載されている電解めっき装置及び方法によって電解めっきすることができる。上記の米国特許出願明細書の内容全体は参照によってここに組み入れられる。上で述べたように、電解めっき処理の際における、バリア層２１２又は誘電体層２０８（バリア層２１２が用いられない場合）への金属層２１６の堆積と結合は、その前に形成されたシード層２１４（図２Ｃ）によって容易にすることができる。さらに、やはり上で述べたように、前に形成されたバリア層２１２は、金属層２１６及び関連したシード層２１４（図２Ｃ）（もしも用いられた場合）が誘電体層２０８中に拡散又は浸出するのを防止できる。しかし、用途によっては、金属層２１６は誘電体層２０８又はバリア層２１２に直接堆積することもできるということを認識すべきである。
【００２９】
次に、図２Ｅを参照すると、金属層２１６を誘電体層２０８の上に堆積後、金属層２１６を誘電体層２０８の凹んでいない領域２１１から、任意の都合のよい方法によって、例えば電解研磨、化学的機械的研磨（ＣＭＰ）、などによって除去することができる。図示されているように、金属層２１６を誘電体層２０８の凹んでいない領域２１１から除去するということは、誘電体層２０８の上に堆積されたバリア層２１２などの何らかの中間層の凹んでいない領域２１１から金属層２１６を除去することを含むことができる。さらに、図示されているように、本態様では、金属層２１６は、誘電体層２０８の凹んだ領域２１０内に金属層２１６を保持しながら、誘電体層２０８の凹んでいない領域２１１から除去される。
【００３０】
この典型的態様では、金属層２１６は好ましくは電解研磨によって誘電体層２０８から除去される。例えば、図３を参照すると、半導体ウエハ１００上の金属層２１６はノズル３００によって電解研磨することができる。具体的に言うと、ノズル３００は金属層２１６に電解液流３０４を当てることができる。この電解液流３０４は電極３０２で帯電させることができる。さらに、図示されているように、定電流又は定電圧モードで動作することができる電源３０６が電極３０２と金属層２１６に反対の電荷を印加することができる。したがって、電解液流３０４が金属層２１６に対して正に帯電するとき、金属イオンを金属層２１６の電解液流３０４と接触している部分から除去することができる。
【００３１】
本実施例では、半導体ウエハ１００をＹ軸のまわりに回転させ、かつ半導体ウエハ１００をＸ軸に沿って移動させることによって、金属層２１６に電解液流３０４をらせん経路に沿って当てることができる。電解液流３０４をらせん経路でもって当てることによって、金属層２１６を一様に電解研磨することができる。あるいはまた、電解液流３０４は、半導体ウエハ１００を静止させておきノズル３００を動かすことで金属層２１６に当てて、金属層２１６の不連続部分に電解液流３０４を当てることができる。さらに別のやり方は、半導体ウエハ１００とノズル３００を両方とも動かして金属層２１６の不連続部分に電解液流３０４を当てること含むことができる。電解研磨についてのもっと詳しい説明は、２０００年２月４日に出願された「半導体デバイスにおける金属配線の電解研磨方法及び装置」という発明の名称の米国特許出願第０９／４９７８９４号明細書を参照されたい。この米国特許出願明細書は、参照によって全体がここに組み入れられる。
【００３２】
再び図２Ｅを参照すると、電解研磨は誘電体層２０８に弱い横方向の応力を及ぼすことができるので、金属層２１６は、誘電体層２０８を破損したり、金属層２１６を誘電体層２０８から引きはがしたり、あるいはその他の形で誘電体層２０８、金属層２１６又はバリア層２１２を損傷したりすることなく、誘電体層２０８から電解研磨して除去することができる。
【００３３】
したがって、電解研磨は通常の除去プロセスに比べて有利になる。特に、ＣＭＰにより研磨して誘電体層２０８から金属層２１６を除去すると、ＣＭＰの応力と圧力のために誘電体層２０８が破損したり金属層２１６から引きはがされたりすることがある。さらに、電解研磨は本質的に応力を生じることがないので、誘電体層２０８の機械的な結合性を高めるために誘電体層２０８の内部に追加構造を構築する必要をなくすことができる。しかし、本発明は誘電体層２０８に追加構造を構築して用いることができるということを認識すべきである。さらに、金属層２１６の一部をＣＭＰによって、又は他の何らかのプロセスによって除去した後、金属層２１６を電解研磨によって誘電体層２０８の凹んでいない領域２１１から除去してもよいということも認識すべきである。
【００３４】
次に図２Ｆを参照すると、金属層２１６を誘電体層２０８の凹んでいない領域２１１（図２Ｅ）から除去後、バリア層２１２を誘電体層２０８の凹んでいない領域２１１（図２Ｅ）から、任意の都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去することができる。しかし、上で述べたように、用途によってはバリア層２１２を用いないことがある。
【００３５】
バリア層２１２を除去後、図２Ｇを参照すると、絶縁層２１８を誘電体層２０８の上に、任意の都合のよい堆積プロセスによって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図示されているように、絶縁層２１８はバリア層２１２及び金属層２１６と接触することもできる。さらに、絶縁層２１８は層２０２を、層２０２の上に堆積させることができる何らかの層から隔離することができる。その上、絶縁層２１８は、絶縁層２１８及びその下の何らかの層からの、層２０２の上に堆積されるいずれかの層で行われるリソグラフィーやエッチングプロセスの妨害となりかねない光又は紫外線の反射を減らすことができる反射防止性を含むことができる。さらに、絶縁層２０６は、層２０２の上に堆積される層で行われることがあるリソグラフィーやエッチングプロセスのさいにエッチングされるか又は他の仕方で損傷される層２０２の物質の量を減らすことができる。したがって、この典型的態様では、絶縁層２１８は反射防止性があり、かつリソグラフィー及びエッチング法に耐えられる物質、例えば窒化ケイ素、を含むことができる。
【００３６】
本態様における層２０２を形成するための上記のプロセスを繰り返して、層２０２の上に追加の層を形成することができる。例えば、図２Ｈを参照すると、誘電体層２２０を層２０２の上に別の層２２２の一部として形成することができる。その後、溝やビアを誘電体層２２０に形成し、層２０２の金属層２１６に接触することができるラインとプラグを、それぞれ形成することができる。
【００３７】
さらに、本態様は半導体ウエハの１つの層にラインを形成することに関連して説明されてはいるが、上で説明したプロセスを用いて、ゲート、ビア、又は他の何らかの半導体デバイス構造、を形成することもできるということを認識すべきである。例えば、図２Ａ〜２Ｈに示されたような誘電体層２０４の代りに基板１０２（図１）を用いることができ、そして凹んだ領域２１０をゲートを形成するのに使用することができる。
【００３８】
図４を参照すると、ダマシンプロセスの例を示す流れ図が示されている。工程４００で、誘電体層を前に形成された層の上に、又は半導体ウエハの基板の上に形成する。工程４０２で、誘電体層の上に金属層を堆積する。工程４０４で、堆積した金属層を電解研磨して誘電体層から除去する。
【００３９】
しかし、この流れ図に示されたプロセスにいろいろな変更を加えることができるということを認識すべきである。例えば、ＣＭＰによって金属層の一部を除去する工程を、工程４０２と工程４０４の間に付け加えることができる。さらに、図４に示された各工程は多数の工程を含むことができることを認識すべきである。例えば、工程４００は凹んだ領域が形成された低誘電率誘電体物質を設けることを含むことができる。さらに、図４に示された工程は、シングルダマシンプロセス又はデュアルダマシンプロセスを含めて、どのようなダマシンプロセスにも用いることができるということを認識すべきである。
【００４０】
図５Ａ〜５Ｈには、本発明の別の態様が示されている。図５Ａ〜５Ｈの態様は、図５Ａを参照すると、保護層５００を誘電体層２０８の上に、任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができるということを除いて、多くの点で図２Ａ〜２Ｈのそれと類似している。同様に、図５Ｈを参照すると、保護層５０２を誘電体層２２０の上に堆積することができる。
【００４１】
次に図５Ｅと５Ｆを参照すると、保護層５００はバリア層２１２を誘電体層２０８から隔離することができ、したがって、バリア層２１２が任意の都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去されるときに、誘電体層２０８を摩耗や腐食などの損傷から保護することができる。さらに図５Ｆ〜５Ｈを参照すると、保護層５００はバリア層２１２の除去後のいろいろな段階で誘電体層２０８の凹んでいない領域２１１にとどまることができる。したがって、保護層５００は、ウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などのプロセスによる損傷に耐える物質、例えば炭化ケイ素、ダイアモンド膜、二酸化ケイ素、などを含むことができる。
【００４２】
図６Ａ−６Ｊでは、ラインやビア、例えば図１の部分１２６におけるライン１２０とプラグ１１９、を形成するために用いられるダマシン法の別の例を説明するために、層６００と６０２の断面が示されている。以下で述べるように、この例示的なプロセスでは層６０２の誘電体層は第１の副層（ｓｕｂ−ｌａｙｅｒ）６１２と第２の副層６１６を含む。
【００４３】
さて、図６Ａを参照すると、第１の副層６１２は半導体ウエハの既に形成された層６００の上に形成することができ、層６００は絶縁層６１０、ライン６０６、及びライン６０６の物質が誘電体層６０４へ拡散又は浸出するのを防ぐことができる随意のバリア層６０８、を含む。具体的には、第１の副層６１２は任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって形成することができる。第１の副層６１２は、誘電率（Ｋ）の値が二酸化ケイ素のそれよりも小さいいろいろな物質、例えば表１及び２にリストされている物質、を含むことができる。しかし、誘電体層６０４は、Ｋ値が約４．０よりも小さい任意の物質を含むことができるということを認識すべきである。
【００４４】
この例示的な態様では、第１の副層６１２を既に形成された層６００の上に形成後、絶縁層６１４を第１の副層６１２の上に任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。以下で述べるように、絶縁層６１４は反射防止性及びリソグラフィーとエッチング法に対する耐性を有する物質、例えば窒化ケイ素を含むことができる。
【００４５】
絶縁層６１４を第１の副層６１２の上に堆積後、第２の副層６１６を絶縁層６１４の上に任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。第２の副層６１６は、誘電率（Ｋ）の値が二酸化ケイ素のそれよりも小さいいろいろな物質、例えば表１及び２にリストされている物質、を含むことができる。しかし、第２の副層６１６は、Ｋ値が約４．０よりも小さい任意の物質を含むことができるということを認識すべきである。
【００４６】
本態様では、第１の副層６１２と第２の副層６１６は同じような誘電率の物質から形成される。しかし、あとで述べるように、第１の副層６１２と第２の副層６１６は異なる誘電率の物質から形成してもよい。
【００４７】
次に図６Ｂを参照すると、その後溝６１８を第２の副層６１６に任意の都合のよい方法によって、例えばリソグラフィーとエッチング、などによって形成することができる。具体的に言うと、用いられるリソグラフィー法は、ＵＶリソグラフィー、深ＵＶリソグラフィー、Ｘ線リソグラフィー、電子リソグラフィー、イオンビームリソグラフィー、などでよい。図示されているように、絶縁層６１３は第２の副層６１６を第１の副層６１２から隔離することができ、したがって、第２の副層６１６に溝６１８を形成するのに用いられるリソグラフィー及びエッチング処理の間にエッチングされたりその他の仕方で損傷される第１の副層６１２の量を減らすことができる。さらに絶縁層６１４は、第２の副層６１６に溝６１８を形成するのに用いられるリソグラフィー及びエッチングプロセスの妨害になる可能性がある絶縁層及びその下の何らかの層からの光又は紫外線の反射を減らすことができる反射防止性を有することができる。
【００４８】
この典型的な態様では、溝６１８を第２の副層６１６に形成後、絶縁層６１４を溝６１８の底から、任意の都合のよい方法によって、例えばウエットエッチング、ドライエッチング、などによって除去することができる。
【００４９】
次に、絶縁層６１４を溝６１８の底から除去後、ビア６２０を第１の副層６１２に任意の都合のよい方法によって、例えばリソグラフィーとエッチング、などによって形成することができる。具体的に言うと、用いられるリソグラフィー法は、ＵＶリソグラフィー、深ＵＶリソグラフィー、Ｘ線リソグラフィー、電子リソグラフィー、イオンビームリソグラフィー、などでよい。図に示されているように、絶縁層６１０は第１の副層６１２を既に形成された層６００における誘電体物質６０４、ライン６０６、及びバリア層６０８から隔離することができ、したがって、第１の副層６１２にビア６２０を形成するために用いられるリソグラフィーとエッチングの工程でエッチングされたりその他の仕方で損傷される既に形成された層６００における誘電体物質６０４、ライン６０６、及びバリア層６０８の量を減らすことができる。さらに、絶縁層６１０は、第１の副層６１２にビア６２０を形成するのに用いられるリソグラフィーとエッチングの工程の妨げとなる可能性がある絶縁層６１０及びその下のいずれかの層からの光又は紫外線の反射を減らすことができる反射防止性を含むことができる。溝６１８とビア６２０は絶縁層６１４を用いずに形成してもよいということを認識すべきである。
【００５０】
この典型的な態様では、ビア６２０を第１の副層６１２に形成後、絶縁層６１０をビア６２０の底から任意の都合のよい方法によって、例えばウエットエッチング、ドライエッチング、などによって除去することができる。したがって、ビア６２０は既に形成された層６００におけるライン６０６と接続することができる。
【００５１】
次に、図６Ｃを参照すると、接着層６２２を層６０２の上に任意の都合のよい堆積方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図に示されているように、接着層６２２は溝６１８とビア６２０の壁の内張となることができる。さらに、接着層６２２は、特に誘電体層６１６と６１２が多孔質の場合又は溝６１８とビア６２０の内部のエッチング面が粗い場合、溝６１８とビア６２０の内部に滑らかな表面を与えることができる材料を含むことができる。さらに、接着層６２２は、以下で述べるように、誘電体層６１２，６１６と後で形成されるバリア層６２４（図６Ｅ）との間の接着を強化することができる物質から選ぶことができる。滑らかな表面を与えることができ誘電体層６１２，６１６と後で形成されるバリア層６２４（図６Ｅ）との間の接着を強化することができる物質としては、例えば、二酸化ケイ素、酸化タンタル、酸化チタン、酸化タングステン、炭化ケイ素、などがあげられる。しかし、用途によっては、例えば誘電体層６１２，６１６とバリア層６２４（図６Ｅ）の間の直接の接着が特定用途に十分であり、かつ半導体デバイスの性能に悪影響がない場合、接着層６２２を省くことができるということを認識すべきである。
【００５２】
図６Ｄを参照すると、接着層６２２を層６０２上に堆積後、接着層６２２はビア６２０の底から任意の都合のよい方法によって、例えば異方性エッチング、などによって除去することができる。図に示されているように、異方性エッチングはビア６２０の壁から接着層６２２を除去することなく、ビア６２０の底から接着層６２２を除去することができる。
【００５３】
次に、図６Ｅを参照すると、ビア６２０の底から接着層６２２を除去後、バリア層６２４を層６０２の上に任意の都合のよい堆積方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図に示されているように、バリア層６２４も溝６１８とビア６２０の壁の内張となることができる。さらに、以下で述べるように、バリア層６２４は、多孔質の微細構造を有することができる誘電体層６１６と６１２にあとで形成される金属層６２８（図６Ｆ）が拡散又は浸出する量を減らすことができる物質を含むことができる。さらに、バリア層６２４は、誘電体層６１６と６１２、接着層６２２、及び金属層６２８（図６Ｆ）に接着できる導電性物質から形成することができる。
【００５４】
やはり以下で述べるように、金属層６２４（図６Ｆ）は好ましくは銅を含む。したがって、本態様では、バリア層６２４は銅の拡散に抵抗力のある物質、例えばチタン、タンタル、タングステン、窒化チタン、窒化タンタル、窒化タングステン、窒化タンタルケイ素、窒化タングステンケイ素、などを含むことができる。しかし、用途によっては、バリア層６２４は省くことができるということを認識すべきである。例えば、誘電体層６１６と６１２を銅の拡散に抵抗力のある物質から形成した場合、又は誘電体層６１６と６１２への銅の拡散が半導体デバイスの性能に悪影響を及ぼさない場合、バリア層６２４は省くことができる。
【００５５】
この典型的な態様では、バリア層６２４を層６０２上に堆積した後、シード層６２６をバリア層６２４の上に任意の都合のよい方法によって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。シード層６２６は、バリア層６２４への、又はバリア層６２４が用いられない場合は接着層６２２と誘電体層６１６及び６１２への金属層６２８（図６Ｆ）の堆積と結合を容易にするために、以下で述べるようにあとで形成される金属層６２８（図６Ｆ）と同じ物質を含むことができる。したがって、本態様では、シード層６２６は好ましくは銅を含む。しかし、用途によってはシード層６２６を省くことができるということを認識すべきである。例えば、金属層６２８（図６Ｆ）がＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などの方法によって堆積される場合、シード層６２６は必要でないことがある。
【００５６】
次に、図６Ｆを参照すると、金属層６２８を層６０２の上に任意の都合のよい方法によって、例えば電解めっき、無電解めっき、ＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図示されているように、金属層６２８は、溝６１８とビア６２０を埋めることができる。さらに、金属層６２８はいろいろな導電性物質、例えば銅、アルミニウム、ニッケル、クロム、亜鉛、カドミウム、銀、金、ロジウム、パラジウムム、白金、錫、鉛、鉄、インジウム、などを含むことができる。さらに、金属層６２８はいろいろな導電性物質のいずれかの合金を含むことができるということを認識すべきである。
【００５７】
この典型的な態様では、金属層６２８は好ましくは銅を含み、そして米国特許出願第０９／２３２８６４号明細書に記載されている電解めっき装置及び方法を用いて層６０２に電解めっきすることができる。上記の米国特許出願明細書は、参照によって全体がここに組み入れられる。上で述べたように、電解めっきプロセスのさいのバリア層６２４への、又はバリア層６２４が用いられない場合は接着層６２２と誘電体層６１６及び６１２への金属層６２８の堆積と結合は、前に形成されたシード層６２６（図６Ｅ）によって容易にすることができる。さらに、やはり上で述べたように、前に形成されたバリア層６２４は、金属層６２８と関連したシード層６２６（図６Ｅ）（用いられる場合）が誘電体層６１６及び６１２へ拡散又は浸出する量を減らすことができる。しかし、用途によっては金属層２１６は誘電体層６１６と６１２に直接堆積することができるということを認識すべきである。
【００５８】
次に図６Ｇを参照すると、金属層６２８を層６０２上に堆積した後、金属層６２８を層６０２の凹んでいない領域から任意の都合のよい方法によって、例えば電解研磨、化学機械的研磨（ＣＭＰ）、などによって除去することができる。図に示されているように、金属層６２８を層６０２の凹んでいない領域から除去するということは、誘電体層６１６と６１２に堆積された何らかの中間層の、例えばバリア層６２４などの、凹んでいない領域から金属層６２８を除去することを含むことができる。さらに、図示されているように、本態様では、金属層６２８は、層６０２の凹んだ領域（すなわち、図６Ｅの溝６１８とビア６２０）内に金属層６２８を保持しながら、層６０２の凹んでいない領域から除去される。
【００５９】
この典型的態様では、金属層６２８は好ましくは層６０２から電解研磨される。例えば、図７を参照すると、半導体ウエハ１００上の金属層６２８をノズル７００を用いて電解研磨できる。具体的に言うと、ノズル７００は金属層６２８に電解液流７０４を当てることができる。この電解液流７０４に電極７０２によって帯電させることができる。さらに、図示されているように、定電流又は定電圧モードで作動することができる電源７０６が電極７０２と金属層６２８に反対符号の電荷を印加することができる。したがって、電解液流７０４が金属層６２８に対して正に帯電するときには、金属層６２８の電解液流７０４と接触している部分から金属イオンを除去することができる。
【００６０】
この例では、半導体ウエハ１００をＹ軸のまわりに回転させ、かつ半導体ウエハ１００をＸ軸に沿って移動させることによって、金属層６２８に電解液流７０４をらせん経路に沿って当てることができる。電解液流７０４をらせん経路でもって当てることによって、金属層６２８を一様に電解研磨することができる。あるいはまた、電解液流７０４は、半導体ウエハ１００を静止させておきノズル７００を動かして金属層６２８の不連続の部分に電解液流７０４を当てることにより金属層６２８に当てることができる。さらに別のやり方としては、半導体ウエハ１００とノズル７００を両方とも動かして金属層６２８の不連続の部分に電解液流７０４を当てることもできる。電解研磨についてのもっと詳しい説明は、２０００年２月４日に出願された「半導体デバイスにおける金属配線を電解研磨する方法及び装置」という発明の名称の米国特許出願第０９／４９７８９４号明細書を参照されたい。この米国特許出願明細書は参照によって全体がここに組み入れられる。
【００６１】
もう一度図６Ｇを参照すると、電解研磨は層６０２に弱い応力を及ぼすことができるので、金属層６２８は、誘電体層６１６と６１２を破損したり、金属層６２８を誘電体層６１６と６１２から引きはがしたり、その他の形で誘電体層６１６と６１２、金属層６２８、又はバリア層６２４を損傷することなく層６０２から電気研磨して除去することができる。
【００６２】
したがって、電解研磨は通常の除去プロセスに比べて有利となることができる。特に、ＣＭＰによって層６０２から金属層６２８を研磨すると、ＣＭＰの応力と圧力のために誘電体層６１６と６１２が破損したり金属層６２８から引きはがされたりすることがある。さらに、電解研磨は本質的に応力を生じないので、誘電体層６１６と６１２の機械的な結合性を高めるために誘電体層６１６と６１２の内部に追加構造を構築する必要がなくなる。しかし、本発明は誘電体層６１６と６１２に追加構造を構築して用いてもよいということを認識すべきである。さらに、金属層６２８の一部をＣＭＰによって、又は他の何らかのプロセスによって除去した後、金属層６２８を電解研磨によって層６０２の凹んでいない領域から除去してもよいということも認識すべきである。
【００６３】
次に図６Ｈを参照すると、金属層６２８を層６０２の凹んでいない領域から除去後に、バリア層６２４を層６０２の凹んでいない領域から、任意の都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去することができる。しかし、上で述べたように、用途によってはバリア層６２４を用いなくてもよい。
【００６４】
バリア層６２４を除去後、図６Ｉを参照すると、絶縁層６３０を層６０２の上に、任意の都合のよい堆積プロセスによって、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができる。図示されているように、絶縁層６３０は層６０２を、層６０２の上に堆積されることがある何らかの層から隔離することができる。さらに、絶縁層６３０は、絶縁層６３０及びその下の何らかの層からの、層６０２の上に堆積される何らかの層で行われるリソグラフィーやエッチングプロセスを妨げかねない光又は紫外線の反射を減らすことができる反射防止性を含むことができる。さらに、絶縁層６３０は、層６０２の上に堆積される層で行われることがあるリソグラフィーやエッチングプロセスのさいにエッチングされるか又は他の仕方で損傷される層６０２の物質の量を減らすことができる。したがって、この典型的態様では、絶縁層６３０は、反射防止性であり、かつリソグラフィー及びエッチング方法に耐える物質、例えば窒化ケイ素、を含むことができる。
【００６５】
本態様における層６０２を形成する上記のプロセスを繰り返して、層６０２の上に追加の層を形成することができる。例えば、図６Ｊを参照すると、第１の副層６３２、絶縁層６３４、及び第２の副層６３６を層６０２の上に形成して別の層６３８を形成することができる。その後、溝やビアを層６３８に形成し、層６０２の金属層６２８に接触することができるラインとプラグを、それぞれ形成することができる。
【００６６】
図８Ａ〜８Ｊには、本発明の別の典型的な態様が示されている。図８Ａ〜８Ｊの態様は、図８Ａを参照すると、配線層６０２の誘電体層が異なる誘電率（Ｋ）を有する第１の副層８００と第２の副層８０２を含むということを除き、多くの点で図６Ａ〜６Ｊのそれと類似している。この態様では、図８Ａ〜８Ｊに示されているように、配線ライン（溝６１８）が第２の副層８０２に形成され、プラグ（ビア６２０）が第１の副層８０２に形成される。
【００６７】
上で検討したように、特性寸法が小さくなるにつれて配線ラインの密度が増加し、その結果として配線遅延が増大することがある。異なる層の配線ラインを一緒に接続するプラグの密度も増加するが、これは配線ラインの密度ほど急速に増加しない。
【００６８】
やはり上で検討したように、二酸化ケイ素よりも小さな誘電率Ｋを有する物質を用いて配線遅延を減らすことができる。しかし、低誘電率値の物質はまた、高誘電率値の物質よりも機械的な結合性が低くなる。
【００６９】
このような訳で、本態様では、第１の副層８００は第２の副層８０２よりも高い誘電率値の物質を含む。したがって、第１の副層８００は、第２の副層８０２と同じ又はそれより低い誘電率値の物質から形成される場合に比べて大きな機械的な結合性と熱伝導性とを持つことができる。このようにして、半導体ウエハの全体としての機械的な結合性と熱伝導性を大きくすることができ、結果的に半導体ウエハ上に形成できる層の数を増加させることができる。
【００７０】
本態様では、第１の副層８００は超低誘電率の物質を含むことができ、第２の副層８０２は低誘電率の物質を含むことができる。例えば、第１の副層８００は誘電率が約２．５ より大きく約４．０ より小さい物質、例えば表１にリストされている物質を含むことができる。第２の副層８０２は誘電率が約１．１と約２．５の間にある、好ましくは約１．８の物質、例えば表２にリストされている物質を含むことができる。
【００７１】
別の態様では、第１の副層８００は二酸化ケイ素を含むことができ、第２の副層８０２は二酸化ケイ素よりも低い誘電率を有する物質を含むことができる。例えば、第２の副層８０２は、二酸化ケイ素よりも低い誘電率を有する表１及び２にリストされた物質のいずれかを含むことができる。しかし、特定用途に応じて第１の副層８００と第２の副層８０２はいろいろな物質を含むことができるということを認識すべきである。
【００７２】
上述のように、本態様における層６０２を形成するための上記のプロセスを繰り返して層６０２の上に追加の層を形成することができる。例えば、図８Ｊを参照すると、第１の副層８０４、絶縁層６３４、及び第２の副層８０６を層６０３の上に形成して別の層６３８を形成することができる。次に、層６３８に溝とビアを形成し、層６０２の金属層６２８と接触するラインとプラグをそれぞれ形成することができる。
【００７３】
図９Ａ〜９Ｈには、本発明の別の典型的な態様が示されている。図９Ａ〜９Ｈの態様は、図８Ｃと９Ｃを参照して、接着層６２２が省かれていることを除き、多くの点で図８Ａ〜８Ｊのそれと同様である。上で述べたように、用途によっては、例えば誘電体層（すなわち、第１の副層８００又は第２の副層８０２）とバリア層６２４の間の直接の接着がその特定用途にとって十分であり、かつ半導体デバイスの性能に悪影響を及ぼさない場合などには、接着層６２２を省くことができる。
【００７４】
以下の記述と関連図面でもって、別のいろいろな態様を説明し図示する。しかし、これらの別態様は本発明に加えることができるいろいろな変更を全て明らかにしようと意図したものではないことを認識すべきである。それよりも、これらの別態様は、本発明の精神及び／又は範囲を逸脱することなしに可能である多くの変更のうちほんの一部を明らかにするものである。
【００７５】
図１０Ａ〜１０Ｊには、本発明の１つの別態様が示されている。図１０Ａ〜１０Ｊの態様は、図１０Ａを参照すると、保護層１０００を第２の副層６１６の上に、任意の都合のよい方法によって、例えばＰＶＤ、ＣＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができるということを除いて、多くの点で図６Ａ〜６Ｊのそれと同様である。同様に、図１０Ｊを参照すると、保護層１００２を誘電体層６３６の上に堆積することができる。
【００７６】
次に、図１０Ｇと１０Ｈを参照すると、保護層１０００はバリア層６２４を第２の副層６１６から隔離することができ、したがって、バリア層６２４が何らかの都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去される場合に、第２の副層６１６を摩耗や腐食などの損傷から保護することができる。さらに、図１０Ｈ〜１０Ｊを参照すると、保護層１０００はバリア層６２４の除去の後のいろいろな段階で第２の副層６１６の凹んでいない領域に残ることができる。したがって、保護層１０００は、ウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などのプロセスでの損傷に耐える物質、例えば炭化ケイ素、ダイアモンドフィルム、二酸化ケイ素、などを含むことができる。
【００７７】
図１１Ａ〜１１Ｊには、本発明のもう一つの別態様が示されている。図１１Ａ〜１１Ｊの態様は、図１１Ａを参照すると、保護層１０００を第２の副層８０２の上に、任意の都合のよい方法によって、例えばＰＶＤ、ＣＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができることを除いて、多くの点で図８Ａ〜８Ｊのそれと同様である。同様に、図１１Ｊを参照すると、保護層１００２を第２の副層８０６の上に堆積することができる。
【００７８】
次に図１１Ｇと１１Ｈを参照すると、保護層１０００はバリア層６２４を第２の副層８０２から隔離することができ、したがって、バリア層６２４が何らかの都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去される場合に、第２の副層８０２を摩耗や腐食などの損傷から保護することができる。さらに、図１１Ｈ〜１１Ｊを参照すると、保護層１０００はバリア層６２４の除去後のいろいろな段階で第２の副層８０２の凹んでいない領域に残ることができる。したがって、保護層１０００は、ウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などのプロセスでの損傷に耐える物質、例えば炭化ケイ素、ダイアモンドフィルム、二酸化ケイ素、などを含むことができる。
【００７９】
図１２Ａ〜１２Ｈには、本発明のさらに別の態様が示されている。図１２Ａ〜１２Ｈの態様は、図１２Ａを参照すると、保護層１０００を第２の副層８０２の上に、任意の都合のよい方法によって、例えばＰＶＤ、ＣＶＤ、ＡＬＤ、スピンコーティングとこれに続く硬化及び乾燥工程、などによって堆積することができることを除き、多くの点で図９Ａ〜９Ｈのそれと同様である。同様に、図１２Ｈを参照すると、保護層１００２を第２の副層８０６の上に堆積することができる。
【００８０】
図１２Ｅと１２Ｆを参照すると、保護層１０００はバリア層６２４を第２の副層８０２から隔離することができ、したがって、バリア層６２４が何らかの都合のよい方法によって、例えばウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などによって除去される場合に、第２の副層８０２を摩耗や腐食などの損傷から保護することができる。さらに、図１２Ｆ〜１２Ｈを参照すると、保護層１０００はバリア層６２４の除去後のいろいろな段階で第２の副層８０２の凹んでいない領域に残ることができる。したがって、保護層１０００は、ウエットエッチング、ドライ化学エッチング、ドライプラズマエッチング、などのプロセスによる損傷に耐える物質、例えば炭化ケイ素、ダイアモンドフィルム、二酸化ケイ素、などを含むことができる。
【００８１】
本発明を、いくつかの態様、例、及び応用に関して説明してきたが、いろいろな変更や改変を加えることが本発明から逸脱することなく可能であることは当業者には明らかであろう。
【図面の簡単な説明】
【図１】
典型的な半導体ウエハの断面図である。
【図２Ａ〜２Ｈ】
ダマシンプロセスのいろいろな工程の典型的な態様を説明する断面図である。
【図３】
電解研磨ノズルの１例を示す断面図である。
【図４】
本発明のいろいろな態様によるダマシンプロセスの工程を説明する流れ図である。
【図５Ａ〜５Ｈ】
ダマシンプロセスのいろいろな工程の別の態様を説明する断面図である。
【図６Ａ〜６Ｊ】
ダマシンプロセスのいろいろな工程の典型的な態様を説明する断面図である。
【図７】
電解研磨ノズルの１例を説明する断面図である。
【図８Ａ〜８Ｊ】
ダマシンプロセスのいろいろな工程のもう一つの典型的態様を説明する断面図である。
【図９Ａ〜９Ｈ】
ダマシンプロセスのいろいろな工程の別の典型的態様を説明する断面図である。
【図１０Ａ〜１０Ｊ】
ダマシンプロセスのいろいろな工程の別の態様を説明する断面図である。
【図１１Ａ〜１１Ｊ】
ダマシンプロセスのいろいろな工程のもう一つの別態様を説明する断面図である。
【図１２Ａ〜１２Ｈ】
ダマシンプロセスのいろいろな工程のもう一つ別の態様を説明する断面図である。
【図４】
2004509467.tif 000004
【国際公開パンフレット】
2004509467.tif 000005
2004509467.tif 000006
2004509467.tif 000007
2004509467.tif 000008
2004509467.tif 000009
2004509467.tif 000010
2004509467.tif 000011
2004509467.tif 000012
2004509467.tif 000013
2004509467.tif 000014
2004509467.tif 000015
2004509467.tif 000016
2004509467.tif 000017
2004509467.tif 000018
2004509467.tif 000019
2004509467.tif 000020
2004509467.tif 000021
2004509467.tif 000022
2004509467.tif 000023
2004509467.tif 000024
2004509467.tif 000025
2004509467.tif 000026
2004509467.tif 000027
2004509467.tif 000028
2004509467.tif 000029
2004509467.tif 000030
2004509467.tif 000031
2004509467.tif 000032
2004509467.tif 000033
2004509467.tif 000034
2004509467.tif 000035
2004509467.tif 000036
2004509467.tif 000037
2004509467.tif 000038
2004509467.tif 000039
2004509467.tif 000040
2004509467.tif 000041
2004509467.tif 000042
2004509467.tif 000043
2004509467.tif 000044
2004509467.tif 000045
2004509467.tif 000046
2004509467.tif 000047
2004509467.tif 000048
2004509467.tif 000049
2004509467.tif 000050
2004509467.tif 000051
2004509467.tif 000052
2004509467.tif 000053
2004509467.tif 000054
2004509467.tif 000055
2004509467.tif 000056
2004509467.tif 000057
2004509467.tif 000058
2004509467.tif 000059
2004509467.tif 000060
2004509467.tif 000061
2004509467.tif 000062
2004509467.tif 000063
2004509467.tif 000064
2004509467.tif 000065
2004509467.tif 000066
2004509467.tif 000067
2004509467.tif 000068
2004509467.tif 000069
2004509467.tif 000070
2004509467.tif 000071
2004509467.tif 000072
2004509467.tif 000073
2004509467.tif 000074
2004509467.tif 000075
2004509467.tif 000076
2004509467.tif 000077
2004509467.tif 000078
2004509467.tif 000079
【国際公開パンフレット（コレクトバージョン）】
2004509467.tif 000080
【国際調査報告】
2004509467.tif 000081