(57)【要約】このシステムは、所望のコードのコードツリーの枝の識別情報を含むレジスタ（２０）と、連続した２進数のシーケンスを出力するカウンタ（１２）とを使用して、擬似ランダムコードを生成する。カウンタ（１２）からの出力とレジスタ（２０）からの出力とを、ビットバイビットでＡＮＤ演算し（１８）、このＡＮＤ演算結果をＸＯＲ演算し（２２）、単一のビットを出力する。カウンタ（１２）が順序付けされると、各カウントは、ＸＯＲゲート（２２）からの出力である異なるビットになり、その結果として、所望のコードが生成される。
2004524767.tif 000002
【特許請求の範囲】
【請求項１】
ＯＶＳＦコードを生成するシステムにおいて、
シーケンシャルなＭビットの２進数である２進数カウント値を出力する２進カウンタと、
前記２進数カウント値のビット順を最下位ビットから最上位ビットの順に選択的に順序変更する順序変更手段と、
前記ＯＶＳＦコードのＭビットの２進数識別情報を出力するインデックスセレクタと、
前記２進カウンタからの第１の入力と、前記インデックスセレクタからの第２の入力と、出力とを有する論理簡約手段であって、前記出力から所望のＯＶＳＦコードを出力する論理簡約手段と
を備えたことを特徴とするシステム。
【請求項２】
２Mビットよりなる２進数コードを生成するコードジェネレータにおいて、
Ｍビットのカウント値であって順次に１づつインクリメントしたカウント値を並列に出力するカウンタと、
Ｍビットのコード識別子を並列に出力するインデックスセレクタと、
出力と、前記カウンタから出力されたカウント値である第１の入力と、前記インデックスセレクタからの出力されたコード識別子である第２の入力と、をそれぞれ有するＭ個の論理ゲートの並列アレイと、
前記Ｍビットのコード識別子によって識別される２進数コードが、２M回の反復後に、生成されるように、前記カウンタから前記Ｍビットのカウント値が前記論理ゲートの並列アレイに入力されるたびに、単一のコードビットを出力するように前記論理ゲートの並列アレイの出力に関連付けした論理ゲートの簡約網と
を備えたことを特徴とするコードジェネレータ。
【請求項３】
請求項２において、前記カウンタの出力に結合したビット順序変更手段であり、Ｍビットのカウント値を受け取るビット順序変更手段であって、前記Ｍビットのカウント値を最下位ビットから最上位ビットの順に順序付けし、最上位ビットから最下位ビットの順に順序変更するビット順序変更手段をさらに備えたことを特徴とするコードジェネレータ。
【請求項４】
所望の疑似ランダムコードを生成するシステムにおいて、
Ｍビットのシリアルな２進数を複数出力する２進カウンタと、
前記所望の疑似ランダムコードのＭビットのコード識別子を出力するインデックスセレクタと、
前記２進カウンタからの第１の入力と、前記インデックスセレクタからの第２の入力と、出力とをそれぞれ有する少なくともＭ個の論理ゲートと、
前記論理ゲートの出力をＸＯＲ演算し、これにより前記所望の疑似ランダムコードを出力するＸＯＲツリーと
を備えたことを特徴とするシステム。
【請求項５】
請求項４において、前記２進カウントのビットを最下位ビットから最上位ビットの順になるように順序変更するビット順序変更手段をさらに備えたことを特徴とするシステム。
【請求項６】
Ｍビットの２進コードをＮ個有する２進コードのセットに含まれる２進コードを生成するコードジェネレータであって、
Ｍビットの２進数を順次に１づつインクリメントして出力するカウンタと、
Ｍビットのコードを出力するインデックスセレクタと、
前記カウンタからの第１の入力と、前記インデックスセレクタからの第２の入力と、出力とを有する論理ゲートアレイと、
前記論理ゲートアレイの出力に関連付けした論理ゲートの簡約網であって、前記Ｍビットのコード識別子によって識別される２進数コードが、２M回の反復後に、生成されるように、前記カウンタから前記Ｍビットのカウント値が前記論理ゲートアレイに入力されるたびに、単一のコードビットを出力する論理ゲートの簡約網と
を備えたことを特徴とするコードジェネレータ。
【請求項７】
請求項６において、前記カウンタの出力に結合したビット順序変更手段であり、最下位ビットから最上位ビットの順に順序付けしたビットを有するＭビットの２進数を受け取るビット順序変更手段であって、最上位ビットから最下位ビットの順に前記ビットを順序変更するビット順序変更手段をさらに備えたことを特徴とするコードジェネレータ。
【請求項８】
請求項７において、前記ビット順序変更手段に接続したスイッチであり、該スイッチが第１のポジションに位置するとき、前記ビット順序変更手段を前記カウンタの出力に接続して、前記２進数のビットの順序変更を行い、前記スイッチが第２のポジションに位置するとき、前記ビット順序変更手段を前記カウンタの出力から切断して、前記２進数のビットの順序変更を行わないようにするためのスイッチを備えたことを特徴とするコードジェネレータ。
【請求項９】
所望の疑似ランダムコードを生成するシステムにおいて、
Ｍビットの２進数を備えた２進数カウント値を出力する２進数ジェネレータと、
前記所望の疑似ランダムコードのＭビットの２進識別情報を出力するインデックスセレクタと、
前記カウンタからの第１の入力と、前記インデックスセレクタからの第２の入力とを有し、前記所望の疑似ランダムコードが出力される出力を有する論理簡約手段と
を備えたことを特徴とするシステム。
【請求項１０】
２Mビットの２進数コードのセットに含まれる２進コードを生成するコードジェネレータにおいて、
２進数の予め定めたシーケンスに含まれるＭビットの２進数を出力する２進数ジェネレータと、
Ｍビットのコード識別子を出力するインデックスセレクタと、
出力と、前記２進数のうちの１ビットである第１の入力と、前記コード識別子のうちの１ビットである第２の入力とをそれぞれ有するＭ個の論理ゲートの並列アレイと、
前記Ｍ個の論理ゲートの並列アレイの出力に関連付けした論理ゲートの簡約網であって、前記Ｍビットのコード識別子によって識別される２進コードが、２M回の反復後に、生成されるように、２進数が前記Ｍ個の論理ゲートアレイの並列アレイに入力されるたびに、単一のコードビットを出力する論理ゲートの簡約網と
を備えたことを特徴とするコードジェネレータ。
【請求項１１】
請求項１０に記載のコードジェネレータにおいて、前記所定のシーケンスは２進数のシーケンスであり、各２進数が前の２進数より１ビットずつ増分されることを特徴とするコードジェネレータ。
【請求項１２】
所望のＯＶＳＦコードを生成するシステムにおいて、
Ｍビットの２進数の予め定めたシーケンスを出力する２進数ジェネレータと、
前記所望のＯＶＳＦコードのＭビットのコード識別子を出力するインデックスセレクタと、
前記２進数ジェネレータからの第１の入力と、前記インデックスセレクタからの第２の入力と、出力とをそれぞれ有する少なくともＭ個の論理ゲートと、
前記出力をＸＯＲ演算し、これにより前記所望のＯＶＳＦコードを出力するＸＯＲツリーと
を備えたことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ワイヤレス通信システムに関する。本発明は、具体的には、ＯＶＳＦ（orthogonal variable spreading factor）コードとHadamardコードを使用して、伝送用データを拡散させるＴＤＤ（time division duplex）システムおよびＦＤＤ（frequency division duplex）システムに関し、本発明は、ＯＶＳＦコードおよびHadamardコードを生成する改良されたシステムを含む。
【背景技術】
【０００２】
多くの種類の通信システム、例えば、ＦＤＤ通信システムやＴＤＤ通信システムは、１つ以上の疑似ランダムコードシーケンスを使用して、伝送用データを拡散させる。このようなコードは送信側と受信側の両方のシステム全体の様々な場所で使用される。一般的に使用されているコードシーケンスとしては、ＯＶＳＦコードとHadamardコードがある。
【０００３】
図１に、異なるチャネル間で直交性（orthogonarity）を保持するＯＶＳＦコードのコードツリーを示す。ＯＶＳＦコードは、図１のコードツリーを使用して定義することができ、チャネル化コードはＣch,SF,kと一意に記述される。ここで、ＳＦはコードの拡散係数であり、ｋはコード番号であり、ｋ≦ＳＦ−１である。コードツリーの各レベルにより、図１のＳＦの拡散係数に対応する長さＳＦのチャネル化コードが定義される。
【０００４】
このチャネル化コードの生成方法は、次のように定義される。
【０００５】
【数１】
2004524767.tif 000003
【０００６】
各チャネル化コードワードの最右端の値は、時間的に最初に送信されるチップに対応する。使用されるＯＶＳＦコードは、拡散係数と使用するチャネル数とチャネルのタイプとに応じて変わる。
【０００７】
ＯＶＳＦコードを生成する１つの方法としては、上記の数学的記述を利用する方法がある。しかし、このようなマトリックスを操作することはコンピューティング上コストがかかり、パフォームするには、きわめて高速かつ高価なハードウェアを必要とする。加えて、このような目的のため、コンピューティング装置がハードウェアに固定されている場合には、他の目的に使用することができない、のが普通である。このため、システムが複雑になり、その結果、システム設計全体が不必要に複雑で高価なものとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、ＯＶＳＦコードを迅速かつ効率的に生成する好都合な手段が要請されている。また、そのような手段は、Hadamardシーケンスのような他のタイプのコードの生成にも適合化させることができるのが望ましい。
【課題を解決するための手段】
【０００９】
本発明は、所望のコードのコードツリーの枝の識別情報を保持するレジスタと、その枝を順序づけるカウンタを使用してＯＶＳＦコードを迅速かつ効率的に生成する、システムおよび方法を含む。本発明のシステムは、要求に応じてコードを生成し、ほとんどハードウェア資源を必要としない。
【００１０】
さらに、本発明のシステムおよび方法は、Hadamardシーケンスを生成するように適合化することができる。
【発明を実施するための最良の形態】
【００１１】
現時点での好ましい実施形態について図面を参照して説明する。図において、同様の要素は同様の参照番号で示す。加えて、本発明の好ましい実施形態について、ＯＶＳＦコードおよびHadamardコードの生成を参照して説明する。しかし、同じ原理は他のコードシーケンスにも適用可能であることは、当業者に顕著であるし、本発明は、本明細書で説明する例示の実施形態にのみ限定されるものではない。
【００１２】
図２を説明する。図２は疑似ランダムシーケンスを生成するシステム１０を示す。このシステム１０は、ビット位置カウンタ１２と、マルチプレクサ１４と、拡散係数セレクタ１６と、ビットバイビット（bit-by-bit）ＡＮＤゲート１８と、インデックスセレクタ２０と、ＸＯＲゲート２２とを備える。カウンタ１２は、フリーランニング２進カウンタであって、その出力をマルチプレクサ１４の第１の入力に供給している。カウンタ１２は、所望のＯＶＳＦコードが生成されたとき、０で初期設定され、「フリーで（freely）」動作する。コードの生成は、データを拡散させるために必要な回数だけ繰り返される。コードの生成ごとに、カウンタがゼロに初期設定される。あるいはまた、使用しない最上位ビットを無視して、カウンタ１２をフリーランさせることもできる。この代替方法については詳細に後述する。
【００１３】
拡散係数セレクタ１６は、出力をマルチプレクサ１４の第２の入力端子に供給し、マルチプレクサ１４は、カウンタ１２からのビットを何ビット出力するべきかを識別する。ＯＳＶＦコードを生成する場合には、マルチプレクサ１４は、出力ビットが逆順に出力されるように、出力ビットの順序を逆転させる。これは、図３Ａおよび図３Ｂのマルチプレクサ１４内を破線で接続することにより行うことができる。
【００１４】
再び図２を説明する。インデックスセレクタ２０は、インデックス、すなわちコードツリーの「枝」の２進識別情報を出力する。例えば、図１に示すように、仮に拡散係数が４であるのが望ましく、しかも当該コードツリーの３番目の枝を生成しようとする場合には、インデックスセレクタ２０は、数値２を表す、２ビットの２進数のシーケンスである１０を出力する。同様に、仮に拡散係数が８であるのが望ましく、しかも当該コードツリーの４番目の枝を生成しようとする場合には、インデックスセレクタ２０は、数値３を示す、３ビットの２進数のシーケンスである０１１を出力する。
【００１５】
インデックスセレクタ２０の出力とマルチプレクサ１４の出力は、ビットバイビットＡＮＤゲート１８によって、ＡＮＤ演算される。このＡＮＤ演算の結果は、ＸＯＲゲート２２に出力されるが、このＸＯＲゲート２２は、実際には、当業者に周知の複数のＸＯＲゲートを備えたＸＯＲ「ツリー」である。
【００１６】
本発明に係るシステム１０は、図３Ａおよび図３Ｂに詳細に図示してあり、このシステム１０は、所望の拡散係数に依存して機能上異なるように構成されている。図３Ａおよび図３Ｂにおいては、カウンタ１２からの複数ビット出力Ｃ1〜ＣNと、インデックスセレクタ２０からの複数ビット出力Ｉ1〜ＩMが図示されている。図３Ａを説明する。仮に拡散係数を４にしたい場合、拡散係数セレクタ１６はマルチプレクサ１４がカウンタ１２の最初の２つのビット「位置」Ｃ1およびＣ2から、当該所望のビットのみをＡＮＤゲート１８に出力する。カウンタ１２からのビット位置Ｃ3〜ＣNは、本質的に「ゼロアウト(zeroed out)」、すなわち無視される。所望の各ビットがカウンタ１２から逆順に取り込まれ、インデックスセレクタ２０からの所望のビットと、ビットバイビット（bit-by-bit）でＡＮＤ演算される。例えば、カウンタ１２の第１ビット位置Ｃ1からのビットは、インデックスセレクタ２０からの第２ビットＩ2と、ＡＮＤ演算される。カウンタ１２の第２ビット位置Ｃ2からのビットは、インデックスセレクタ２０からの第１ビットＩ1と、ＡＮＤ演算される。一度、カウンタ１２の所望の全てのビット位置からのビットが、インデックスセレクタ２０からの所望のビットと、ビットバイビットでＡＮＤ演算されると、ＡＮＤゲート１８は、演算結果をＸＯＲゲート２２に出力する。ＸＯＲゲート２２の出力は、当該所望のビットを有するコードシーケンスとなる。カウンタ１２が順序付けされたとき、コードシーケンスの各ビットが新たに生成される。
【００１７】
図３Ｂに示す第２の例を説明する。仮に拡散係数が８であるのが望ましい場合には、マルチプレクサ１４は、カウンタ１２の第１ビット位置ないし第３ビット位置Ｃ1、Ｃ2、およびＣ3からのビットを、ＡＮＤゲート１８に出力する。カウンタ１２の第１ビット位置Ｃ1からのビットは、インデックスセレクタ２０からの第３ビットＩ3と、ＡＮＤ演算される。同様に、カウンタ１２の第２ビット位置Ｃ2からのビットは、インデックスセレクタ２０からの第２ビットＩ2と、ＡＮＤ演算される。最後に、カウンタ１２からの第３ビット位置Ｃ3からのビットは、インデックスセレクタ２０からの第１ビットＩ1と、ＡＮＤ演算される。一度、カウンタ１２の所望の全てのビット位置からのビットが、インデックスセレクタ２０からの所望のビットと、ビットバイビットでＡＮＤ演算されると、ＡＮＤゲート１８は、その演算結果をＸＯＲゲート２２に出力する。ＸＯＲゲート２２の出力が当該所望のコードシーケンスとなる。
【００１８】
本発明に従って作成されたシステム１０は、任意の長さの拡散係数を有するＯＶＳＦコードを生成するために使用することができるが、説明を簡単にするため、上述した例を、拡散係数が８である場合について説明する。この例においては、図４に示すように、３ビット拡散係数セレクタ１６と、ビットを順序付けする３ビットカウンタ１２と、３入力ＡＮＤゲート１８と、３入力ＸＯＲゲート２２とが必要である。この例においては、次の表１〜表３も参照する。
【００１９】
【表１】
2004524767.tif 000004
【００２０】
【表２】
2004524767.tif 000005
【００２１】
【表３】
2004524767.tif 000006
【００２２】
この例においては、生成されるコードシーケンスは、拡散係数が８であり、図１にアスタリスクを付したコードツリーの７番目の枝を備えているのが望ましい。これは、図１においては、Ｃch8,6、すなわち１、−１、−１、１、１、−１、−１、１として識別されるものである。所望の拡散係数が８であるので、所望のビット数は、表１から、３であることが分かる。コードツリーの７番目の枝を生成するので、インデックスセレクタ出力は、表２から、１、１、０の２進数のシーケンスになることが分かる。次に、２進カウンタ１２は、表３に示すように、２進カウントを０（０，０，０）から７（１，１，１）まで順序付けする。
【００２３】
シーケンスＣch,8,6の１番目のビットは、カウンタ１２からの２進数のシーケンスである０００（逆転した結果も０００である）と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算されて生成されることになる。このＡＮＤ演算により得られたビットがＸＯＲ演算され、演算結果の０が出力される。２番目の入力００１が逆転され、得られた１００と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、その結果、１００が得られる。このＡＮＤ演算により得られたビットがＸＯＲ演算され、得られた１が出力される。同様に、３番目の入力０１０が逆転され、得られた０１０と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の１が出力される。４番目の入力０１１が逆転され、得られた１１０と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の０が出力される。５番目の入力１００が逆転され、得られた０００１と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の０が出力される。６番目の入力１０１が逆転され、得られた１０１と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の１が出力される。７番目の入力１１０が逆転され、得られた００１と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の１が出力される。最後に、８番目の入力１１１が逆転され、得られた１１１と、インデックスセレクタ２０からの２進数のシーケンスである１１０とが、ビットバイビットでＡＮＤ演算され、得られたビットがＸＯＲ演算され、このＸＯＲ演算結果の０が出力される。
【００２４】
この反復プロセスにより、シーケンス出力は０、１、１、０、０、１、１、０となる（右端のビットが時間的に最初に生成されることに留意されたい。）。その後、これらの出力値は、出力１が−１に、出力０が１にマッピングされる。したがって、拡散に使用されるシーケンスは、１、−１、−１、１、１、−１、−１、１となる。これは、図１に示すＯＳＶＦコードツリーの７番目の枝と一致する。
【００２５】
図５に示す構造は所望の任意の入力数に拡張することができる、ことに留意されたい。あるいはまた、本システムは、図５に示すように「規模を拡張」することができ、規模を拡張することにより、不要なカウンタ１２とインデックスセレクタ２０のビットが、本質的に無視される。図５に示すように、必要なビットは４つのビットＣ1〜Ｃ4であるから、ビットＣ5〜ＣNは、マルチプレクサ１４を通過しないようにされるか、ゼロアウトされる。加えて、所望のビットＣ1〜Ｃ4のみがマルチプレクサ１４によって順序変更される。同様にして、ビットＩ１〜Ｉ４のみがＡＮＤゲートによって「処理」される。これは、対応するビットＣ5〜ＣNからの入力がないため、ＡＮＤゲートの他の部分がゼロアウトされるからである。ＸＯＲゲート２２からの出力が、所望のコードシーケンスのビットになる。
【００２６】
図６には、Hadamardシーケンスのコードツリーが図示してある。このコードツリーのコードは、図７に示す本発明の代替実施形態により生成される。
【００２７】
図７は数種類の疑似ランダムシーケンスを生成するシステム１００を示す。図２に示す実施形態と同様に、システム１００は、ビット位置カウンタ１２と、マルチプレクサ１４と、拡散係数セレクタ１６と、ビットバイビットＡＮＤゲートと、インデックスセレクタ２０と、ＸＯＲゲート２２とを備えている。しかし、この実施形態は、ＯＶＳＦコードを生成する第１のモードと、Hadamardコードを生成する第２のモードとを切り換えるモードスイッチ６０を備える。モード選択スイッチ６０が第１の位置にあるときは、システム１００は図２に示すシステム１０と同一の方式で動作し、マルチプレクサ１４は、ビット位置カウンタ１２から出力されるビットのビット順序を逆転させる。他方、モード選択スイッチ６０が第２の位置にあるときは、マルチプレクサ１４は、ビット位置カウンタ１２から出力されるビットを、その順序変更を行わず、直接、ビットバイビットＡＮＤゲート１８にパッシングする。これを図８に示す。図８において、マルチプレクサ１４内の破線は、ビットが順序変更されずにマルチプレクサ１４をそのまま通過することを図示している。
【００２８】
図８を参照して、Hadamardコードを生成する例を説明する。この例においては、生成されるコードシーケンスは、拡散係数が８であり、図６にアスタリスクを付したコードツリーの４番目の枝を備えているのが望ましい。このシーケンスは、図６においては、０、１、１、０、０、１、１、０と図示されている。所望の拡散係数は８であるので、所望ビット数は、表１から３であることが分かる。コードツリーの４番目の枝を生成するので、インデックスセレクタの出力は、表２に示すように、０、１、１の２進数のシーケンスとなることが分かる。次に、２進カウンタ１２は、表３に示すように、２進カウント０（０，０，０）から７（１，１，１）までを順序付けする。
【００２９】
ＡＮＤ演算とＸＯＲ演算のプロセスは、カウンタ１２からのビットは逆転させない点を除けば、ＯＶＳＦコードの生成について説明したのと同じプロセスである。そうすると、システム１００からの出力は、０、１、１、０、１、１、０となる。これは、図６に示すHadamardコードのプレ構造の４番目の枝と正確に一致する。システム１００からの出力は、オプションで、出力１を−１に、出力０を１にマッピングすることができる。
【００３０】
図９は、数種類の疑似ランダムシーケンスを生成するシステム２００の第２の代替形態を示す。このシステム２００は、インデックスセレクタ２０と、ビットバイビットＡＮＤゲート１８と、ＸＯＲ２２とを備えている。しかし、ビット位置カウンタ１２と、マルチプレクサ１４と、拡散係数セレクタ１６とが、数値ジェネレータ２０２及びセレクタ２０４と置換されている。数値ジェネレータ２０２は、予め定めたシーケンスの数値、例えば表３の数値をストアし、それらの数値を順次に出力する。したがって、数値ジェネレータ２０２は、表３の数値を順次に出力することができるか。あるいは表４に示すビットの「順序変更された」シーケンスを出力することができる。セレクタ２０４は、数値ジェネレータ２０２によってどのビットシーケンスを出力するかを選択することができる。ＯＶＳＦコードの場合は、第１のシーケンスが出力され、Hadamardコードの場合は、第２のシーケンスが出力される。この実施形態においては、追加のメモリを使用する必要があるが、この追加のメモリの容量は、仮に疑似ランダムシーケンスのコードツリー全体をストアしたときに必要になるメモリ容量よりは小さい。加えて、本実施形態について、拡散係数が８である疑似ランダムコードについて説明したが、数値ジェネレータ２０２には所望の任意のシーケンスをプレストア（prestore）することができる。
【００３１】
【表４】
2004524767.tif 000007
【００３２】
以上、本発明の好ましい実施形態について説明したが、他の種々の変形態様は、特許請求の範囲を逸脱するものでないことは当業者に顕著である。
【図面の簡単な説明】
【００３３】
【図１】ＯＶＳＦコードの、従来技術によるコードツリーを示す図である。
【図２】本発明に係る、ＯＦＳＦコードを生成するシステムを示す図である。
【図３Ａ】拡散係数が４のときＯＶＳＦコードを生成するシステムを示す図である。
【図３Ｂ】拡散係数が８のときＯＶＳＦコードを生成するシステムを示す図である。
【図４】拡散係数が８のときＯＶＳＦコードツリーの７番目のコードの生成を示す図である。
【図５】構造の拡張性を示す図である。
【図６】Hadamardコードの、従来技術によるコードツリーを示す図である。
【図７】HadamardコードとＯＶＳＦコードの両方を生成する、本発明の代替実施形態を示す図である。
【図８】拡散係数が８のときHadamardコードの４番目のコードの生成を示す図である。
【図９】疑似ランダムコードを生成する、本発明の第２の代替実施形態を示す図である。
【図１】
2004524767.tif 000008
【図２】
2004524767.tif 000009
【図３Ａ】
2004524767.tif 000010
【図３Ｂ】
2004524767.tif 000011
【図４】
2004524767.tif 000012
【図５】
2004524767.tif 000013
【図６】
2004524767.tif 000014
【図７】
2004524767.tif 000015
【図８】
2004524767.tif 000016
【図９】
2004524767.tif 000017
【国際公開パンフレット】
2004524767.tif 000018
2004524767.tif 000019
2004524767.tif 000020
2004524767.tif 000021
2004524767.tif 000022
2004524767.tif 000023
2004524767.tif 000024
2004524767.tif 000025
2004524767.tif 000026
2004524767.tif 000027
2004524767.tif 000028
2004524767.tif 000029
2004524767.tif 000030
2004524767.tif 000031
2004524767.tif 000032
2004524767.tif 000033
2004524767.tif 000034
2004524767.tif 000035
2004524767.tif 000036
2004524767.tif 000037
2004524767.tif 000038
2004524767.tif 000039
【国際調査報告】
2004524767.tif 000040