(57)【要約】【課題】遮断周波数と絶縁破壊電圧との積が、広い無線周波数範囲でジョンソンリミットを超えるトランジスタを提供すること。【解決手段】本発明は、ベース７、エミッタ９、コレクタ４を持ち、最後者が相対的に高ドープの領域３と相対的に低ドープのドリフト領域５とに分かれているトレンチバイポーラトランジスタ構造に関するものである。絶縁ゲート１１が、そのトランジスタをスイッチオフさせるときにドリフト領域５を空乏化させるために設けられている。ゲート１１、および／または、ドリフト領域５のドーピングレベルが、この状態で、ドリフト領域に、実質的に一様な電界を与えるように配置され、絶縁破壊を最小化させる。特に、ゲート１１は、半絶縁性であってもよく、ゲートに沿って、接続２１， ２３間に電圧を印加することができる。【選択図】図１
2004538647.tif 000002
【特許請求の範囲】
【請求項１】
第１の濃度にドープされた第１の導電型の半導体材料から成る相対的に高ドープのコレクタ領域を含有するコレクタと、
前記第１の導電型の半導体材料から成るエミッタ領域と、
前記第１の導電型と逆の第２の導電型の半導体材料から成る、前記エミッタ領域と前記コレクタとの間のベース領域と、
前記相対的に高ドープのコレクタ領域と前記ベース領域との間に延在する相対的に低ドープのドリフト領域をさらに含有する前記コレクタであって、前記ドリフト領域が、前記第１の導電型を持ち、前記第１の濃度よりも低い第２の濃度にドープされている前記コレクタと、
前記ドリフト領域に隣接して延在するトレンチと、
前記ドリフト領域が電圧ブロッキングモード動作においてキャリアの空乏化状態になるように制御するための、前記ドリフト領域から絶縁された前記トレンチ内のゲートと、を有するバイポーラトランジスタ構造。
【請求項２】
前記構造が、相対向する第１の面と第２の面とを持つ半導体本体に形成された縦型構造であり、前記エミッタ領域が、前記第１の面に電気的に接続されており、前記コレクタ領域が、前記逆側の第２の面に電気的に接続されており、前記トレンチが、前記半導体本体の前記第１の面に実質的に垂直に、前記エミッタ領域、ベース領域、ドリフト領域を突き抜けて延びていることを特徴とする請求項１に記載のバイポーラトランジスタ構造。
【請求項３】
前記ゲートが、前記ドリフト領域に隣接して、前記トレンチ内に縦方向に延在し、前記トレンチの側壁上のゲート絶縁層によって前記ドリフト領域から分離されていることを特徴とする請求項１または２に記載のバイポーラトランジスタ構造。
【請求項４】
遮断周波数とコレクタ−ベース間絶縁破壊電圧との積が、通常のバイポーラトランジスタにおけるジョンソンリミットを超えることを特徴とする請求項１から３のいずれかに記載のバイポーラトランジスタ構造。
【請求項５】
前記ベースと前記相対的に高ドープのコレクタ領域との間に逆方向電位を印加して使用したときに、前記ドリフト領域内の電界が、実質的に一様であることを特徴とする請求項１から４のいずれかに記載のバイポーラトランジスタ構造。
【請求項６】
前記ゲートが半絶縁性材料から成る前記構造であって、さらに、前記ドリフト領域と前記ベースとの境界に隣接する前記ゲートの一端に第１のゲート接続を、また、前記ドリフト領域と前記相対的に高ドープのコレクタ領域との境界に隣接する前記ゲートの他端に第２のゲート接続を有し、それによって、前記両ゲート接続間に電圧を印加して、前記ゲートと、したがってまた、前記隣接するドリフト領域とに、実質的に一様な電界を生成可能であることを特徴とする請求項１から５のいずれかに記載のバイポーラトランジスタ構造。
【請求項７】
前記第１のゲート接続が、前記ベースにコンタクトしているベースコンタクト、または、前記エミッタにコンタクトしているエミッタコンタクトに電気的に接続しているゲートコンタクトであることを特徴とする請求項６に記載のバイポーラトランジスタ構造。
【請求項８】
前記第２のゲート接続が、前記相対的に高ドープのコレクタ領域に隣接する前記ドリフト制御ゲートの前記端と、前記相対的に高ドープのコレクタ領域との直接接続であることを特徴とする請求項６または７に記載のバイポーラトランジスタ構造。
【請求項９】
前記トレンチ内に形成された前記ゲートが、前記トレンチ内に、第１の導電型の前記相対的に高ドープのコレクタ領域とコンタクトしている真性半導体層を含有し、第２の導電型の半導体層が、前記真性半導体層に隣接して、前記真性半導体層の、前記相対的に高ドープのコレクタ領域の側と逆側に設けられていることを特徴とする請求項１から５のいずれかに記載のバイポーラトランジスタ構造。
【請求項１０】
前記ゲートが、導電材料から成ることを特徴とする請求項１から５のいずれかに記載のバイポーラトランジスタ構造。
【請求項１１】
前記ベースが、前記コレクタまたはエミッタと異なる材料で形成されており、それによって、前記構造が、ヘテロ構造バイポーラトランジスタを形成していることを特徴とする請求項１から１０のいずれかに記載のバイポーラトランジスタ構造。
【請求項１２】
前記ベース層が、Ｓｉ−Ｇｅ層であることを特徴とする請求項１０に記載のバイポーラトランジスタ構造。
【請求項１３】
前記ゲートが、前記相対的に高ドープのコレクタ領域と前記ドリフト領域との境界に実質的に隣接する位置から、前記ドリフト領域と前記ベース領域との境界に実質的に隣接する位置まで延在していることを特徴とする請求項１から１２のいずれかに記載のバイポーラトランジスタ構造。
【請求項１４】
前記構造は、前記相対的に高ドープのコレクタ領域およびドリフト領域、前記ベース領域、および、前記エミッタ領域が、基板に沿って主面上下方向（電流方向）に配置された横型構造であり、前記ゲートが、少なくとも部分的に、前記ドリフト領域に沿い、また、隣接して主面上下方向に延在する絶縁トレンチ内に設けられていることを特徴とする請求項１から５のいずれかに記載のバイポーラトランジスタ構造。
【請求項１５】
第１の導電型の半導体より成るドープされたコレクタ領域を含有する基板を準備する工程と、
前記コレクタ領域の上にエピタキシャルドリフト領域を堆積する工程と、
前記エピタキシャルドリフト領域を突き抜けてトレンチを形成する工程と、
前記トレンチの側壁にゲート絶縁体を形成する工程と、
前記トレンチをゲート材料で埋める工程と、
前記ドリフト領域の上にベース領域およびエミッタ領域を形成する工程であって、前記ベース領域が、前記コレクタ領域の前記第１の導電型と逆の第２の導電型であり、前記エミッタ領域が、前記第１の導電型である工程と、を含有するバイポーラトランジスタ構造の製造方法。
【請求項１６】
前記トレンチをゲート材料で埋める前記工程が、前記トレンチに半絶縁性多結晶シリコンを堆積する工程を有することを特徴とする請求項１５に記載のトランジスタ構造の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、縦型バイポーラトランジスタに関し、特に、高周波における使用に適した縦型バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタは、高電圧無線周波数デバイスを含む、多くの応用に用いられている。それらの構造の設計は、多くの因子間のトレードオフとなる。１つの因子は、コレクタと、ベースまたはエミッタとの間の絶縁破壊電圧、即ち、コレクタに逆電位を印加したときに、絶縁破壊を起こさずに、コレクタと、ベースまたはエミッタとの間に印加できる最大電圧である。もう１つの因子は、動作遮断周波数である。それらのパラメータのどちらの値をも増加させるのが、望ましい。
【０００３】
しかしながら、一般に、遮断周波数ｆｔと、コレクタ−エミッタ間絶縁破壊電圧との積が、ジョンソンリミットとして知られる最大値を持つということが、当業ではよく知られている。この積は、したがって、バイポーラトランジスタにおいて、重要なパラメータである。その積が、最大値を持つのであるから、それらのパラメータの一方を、他方を減少させることなく、増加させることは、普通、不可能である。
【０００４】
超短波周波数では、ジョンソンリミットに例外のあることが知られている。ベース−コレクタ間空間電荷領域内での局所的でないなだれ効果は、最高無線周波数において、ジョンソンリミットを超えることを可能にする。
【０００５】
しかしながら、閾周波数・絶縁破壊電圧積の値が、広い無線周波数範囲でジョンソンリミットを超えるトランジスタを設計できれば、それは有用なことである。
【０００６】
【課題を解決するための手段】
本発明によれば、第１の濃度にドープされた第１の導電型の半導体材料から成る相対的に高ドープのコレクタ領域を含有するコレクタと、前記第１の導電型の半導体材料から成るエミッタ領域と、前記第１の導電型と逆の第２の導電型の半導体材料から成る、前記エミッタ領域と前記コレクタとの間のベース領域と、前記相対的に高ドープのコレクタ領域と前記ベース領域との間に延在する相対的に低ドープのドリフト領域をさらに含有する前記コレクタであって、前記ドリフト領域が、前記第１の導電型を持ち、前記第１の濃度よりも低い第２の濃度にドープされている前記コレクタと、前記ドリフト領域に隣接して延在するトレンチと、前記ドリフト領域が電圧ブロッキングモード動作においてキャリアの空乏化状態になるように制御するための、前記ドリフト領域から絶縁されたトレンチ内のゲートと、を有するバイポーラトランジスタ構造が提供される。
【０００７】
コレクタのドリフト領域は、コレクタの相対的に高ドープの領域よりも、相対的に低ドーピング濃度であり、したがって、ドリフト領域は、キャリアを空乏化されることができる。トレンチ内のゲートを用いることによって、ドリフト領域は、ゲートを用いない場合に空乏化可能であるよりも高いドリフト領域のドーピング量においてさえ、空乏化することができる。このことは、閾周波数と絶縁破壊電圧との積を、従来技術の構造に比して、増加させることを可能にする。本発明の実施例において、ジョンソンリミットを超えることができる。
【０００８】
前記構造は、相対向する第１の面と第２の面とを持つ半導体本体上に形成された縦型構造であるのが好ましい。前記エミッタ領域が、前記第１の面に接続されていてもよく、前記コレクタ領域が、前記第２の面に接続されていてもよい。前記トレンチが、前記第１の面に実質的に垂直に、前記エミッタ領域、ベース領域を突き抜けて、前記ドリフト領域まで延びていてもよい。
【０００９】
他の実施例において、横型構造が、例えばゲートとして絶縁された埋設層を用いて、提供されてもよい。
【００１０】
前記ゲートが、前記トレンチの側壁上のゲート絶縁層によって前記ドリフト領域から分離されていてもよい。
【００１１】
その構造は、また、通常、ドリフト領域に多層を伴う構造よりも容易に製造することができる。
【００１２】
コレクタ領域は、半導体基板あるいは半導体本体、あるいは、基板上に形成された層あるいは領域を含有していてもよい。トレンチは、エミッタ領域、ベース領域、ドリフト領域を突き抜けて、延在していてもよい。
【００１３】
本発明は、特に、高周波デバイスに適用される。そのようなデバイスは、例えば、ヘテロ構造バイポーラトランジスタであってもよい。本発明は、低周波デバイスにも用いることができる。
【００１４】
前記ゲートは、半絶縁性材料から成ってもよく、前記構造は、さらに、前記ドリフト領域と前記ベースとの境界に隣接する前記ゲートの端に第１のゲート接続を、また、前記ドリフト領域と前記相対的に高ドープのコレクタ領域との境界に第２のゲート接続を有してもよい。これは、一様な電界をゲートに沿って印加し、それによって、ドリフト領域に一様な電界を与えて、低電圧において絶縁破壊する危険性を最小化する。その一様電界は、ドリフト領域に複雑なドーピングプロファイルを要することなく達成される。
【００１５】
前記ベースに隣接する前記端の前記コンタクトは、前記エミッタ（またはベース）に電気的に接続されていてもよい。したがって、前記第１のゲート接続は、前記ベースにコンタクトしているベースコンタクト、または、前記エミッタにコンタクトしているエミッタコンタクトに電気的に接続するゲートコンタクトであってもよい。別の実施例では、ゲートにかかる電圧を、エミッタの電圧と独立に制御するために、ゲートに、他と切り離された接続があってもよい。
【００１６】
前記第２のゲート接続は、前記相対的に高ドープのコレクタ領域に隣接する前記ドリフト制御ゲートの前記端と、前記相対的に高ドープのコレクタ領域との直接接続であってもよい。そうでなければ、第２のゲート接続は、ゲートに沿って印加される電圧を独立に制御できるような、さらなるコンタクトであってもよい。
【００１７】
別の実施例では、全く同様の効果を得るために、半絶縁性のゲートが、真性（ｉ）領域を横切って電圧が降下するｐ−ｉ−ｎダイオードに置き換えられる。
【００１８】
そうでなければ、ゲートは、導電性であってもよく、ドリフト領域の一様電界は、ドリフト領域の適切に傾斜したドーピングプロファイルによって与えられてもよい。この特定の実施例においては、ゲートは、相対的に高ドープのコレクタ領域から分離されている。
【００１９】
本発明の他の有利な技術的観点が、従属請求項に並べられている。
【００２０】
もう１つの見地において、本発明は、また、上述のバイポーラトランジスタの製造方法に関するものでもある。
【００２１】
【発明の実施の形態】
ここで、本発明をより良く理解するために、実施の形態について、純粋に例として、付随する図面を参照して記述する。
【００２２】
図は全て、概略図であり、一定の縮尺で製図されてはいないということに注意されたい。部分部分の相対的な大きさは、図面の明確および便宜のために、寸法を拡大／縮小されている。同一の、または、同等の観点を参照するために、概略、同じ参照符号を用いている。
【００２３】
図１を参照すると、本発明の第１の実施例による縦型バイポーラトランジスタは、相対的に高ドープのコレクタ領域３および相対的に低ドープのドリフト領域５を含むコレクタ４、ドリフト領域５の上にベース領域７、ベース領域の上にエミッタ領域９を持っている。それらの領域は、半導体材料から成っている。ベース領域７は、エミッタ領域９およびコレクタ領域３， ４， ５と逆の導電型である。この例において、バイポーラトランジスタは、ｐ型のベース７、および、ｎ型のエミッタ９およびコレクタ４を備えたＮＰＮトランジスタであるが、本発明は、ＰＮＰトランジスタにも、同等に適用できる。ドリフト領域５は、相対的に高ドープのコレクタ領域３、ベース領域７、および、エミッタ領域９よりも軽くしかドープされていない。
【００２４】
公知の態様で、例えば、結晶シリコン、ＩＩＩ−Ｖ族半導体、Ｓｉ−Ｇｅ層あるいは他の合金、ＩＩ−ＶＩ半導体、窒化物系層などで、種々のトランジスタ領域を形成することができる。
【００２５】
通常の縦型バイポーラトランジスタ構造と異なり、半絶縁性のゲート１１が、ドリフト領域の両側に、薄い絶縁層１３によってドリフト領域５から絶縁されて、設けられている。そのゲート電極は、半絶縁性の材料から成り、したがって、それは、自らに沿って電圧を支えることができる。例えば、半絶縁性多結晶シリコンを用いることができる。同じ効果を得るために、種々の異なる半絶縁性材料を用いることができるのは、明らかである。
【００２６】
絶縁層は、当業者には明らかなように、二酸化シリコン、シリコン窒化物、それらの組み合わせ、あるいは、他の層で形成できる。
【００２７】
コレクタコンタクト１５、ベースコンタクト１７、エミッタコンタクト１９が、それぞれ、コレクタ３、ベース７、エミッタ９に接続して設けられている。第１のゲート接続が、ゲート電極１１の上面に設けられた第１のゲートコンタクト２１として与えられる。ゲート電極１１の下端は、第２のゲートコンタクト２３に接続されている。
【００２８】
使用の際に、トランジスタは、ベースとコレクタとの間で電圧が降下して、ベースとコレクタとを通って非常にわずかの電流しか流れないブロッキングモードの動作になるように制御することができる。このモードでは、トランジスタは、スイッチオフしていると言うことができる。ベースとコレクタとの間の電圧と同様に、ゲートコンタクト２１， ２３間にも電圧が供給され、ゲート１１に沿って電圧降下する。これは、ゲート電極内に、一様な縦方向の電界を生み出し、その電界は、ドリフト領域５に一様な電界を印加することになる。上側のゲートコンタクト２１をエミッタコンタクト１９（または、ベースコンタクト１７）に接続し、下側のゲートコンタクト２３をコレクタコンタクト１５に接続するのが、好都合である。ただし、別の実施例では、分離したコンタクトが設けられてもよい。この一様な電界は、コレクタ−ベース間絶縁破壊電圧を、可能なかぎり高く保つのに有益である。
【００２９】
図示されている構造は、高周波数動作を可能にし、特に、遮断周波数を悪化させる効果を、このような構造になっていない場合に可能であるよりもずっと小さくしながら、絶縁破壊電圧を増加させることを可能にする。したがって、閾周波数とコレクタ−ベース間絶縁破壊電圧との最大可能な積は、ジョンソンリミットを超えることが可能である。
【００３０】
図１は、ゲートによって単一のエミッタおよびコレクタしか囲まれていない状態を示しているが、実際には、デバイスの電流処理能力を増加させるために並列接続した、そのような構造のアレイが、設けられてもよいことは理解されるであろう。例えば、いくつかの実施例において、各々が、１つのドリフト領域５と１つのベース７と１つのエミッタ９とを含有し、ゲート１１によって囲まれてたメサのアレイが、設けられてもよい。
【００３１】
コレクタに逆電圧を印加したときにドリフト領域が空乏化するのを確実にし、また、その状態において、ゲートによってドリフト領域に実質的に線形な電圧傾斜を与えることによって、局所的な高電界領域を防止でき、それによって、絶縁破壊電圧を上昇させることができる。
【００３２】
ドリフト領域のこの空乏化は、そのドリフト領域のドーピング量を、トランジスタをターンオフさせるときに、ゲートなしにドリフト領域を空乏化させるのに必要であるドーピング量よりも高くすることができるという利益を持つ。これは、そのトランジスタにおいてカーク効果を先まで引き延ばし、最大可能な電流密度を増加させ、したがって、スイッチング周波数を増加させる。さらに、それは、デバイスがスイッチオンしているときのドリフト領域の抵抗を減少させ、最大可能な電流密度を増加させる。
【００３３】
本発明者達は、バイポーラトランジスタ構造において、ドリフト領域を空乏化させるために、絶縁ゲートを用いている従来例を知らない。
【００３４】
図解されているトランジスタタイプは、通常のバイポーラトランジスタであるが、本発明は、多くの他のタイプのトランジスタにも適用できる。例えば、本発明は、高周波数における使用用のトランジスタに特に有用である。無線周波数では、ヘテロ構造バイポーラトランジスタ（ＨＢＴ）を用いることができ、したがって、本発明は、特に、ＨＢＴに適用できる。本発明の考え方は、例えば絶縁ゲートバイポーラトランジスタや他の類似の構造を含む、多くの他のタイプの構造に用いることができる。
【００３５】
図１に示されている構造は、縦型構造である。この用語は、本明細書において、電流が、基板に横方向に平行にではなくて、基板面に概ね垂直になって、デバイスを流れるデバイスのことを言うために用いられる。縦型デバイスは、コレクタコンタクトとエミッタコンタクトとが、互いに反対側の面にあるデバイスであることが多い。本発明は、また、横型構造にも適用可能である（図１５参照）。
【００３６】
図１の配置は、ドリフト領域を実質的に一様な電界としながら、デバイスをターンオフさせるときにドリフト領域を空乏化させることができる唯一の配置ではないということに気付かれるであろう。図２に示す別のアプローチは、１個の他から切り離されたゲートコンタクト３５を備えた導電ゲート３３を用いている。しかしながら、この配置においては、ドリフト領域５のドーピングは、ゲート３３に一定電圧を印加した状態で実質的に一様な電界を与えるように選択される。これは、ドーピング濃度を、ベース電極近傍よりもコレクタ電極近傍で高くする、傾斜ドーピングプロファイルによって達成される。
【００３７】
図３を参照すると、本発明の特定の１実施例において、ドーピング濃度２ ｘ １０１９ ｃｍ−３でドープされたｎ＋半導体本体すなわち基板３上に、構造が形成されている。本体３は、相対向する前面６および背面８を持っている。背面コンタクト１５が、バイポーラトランジスタの相対的に高ドープのコレクタ領域３として働く基板３に接続している。
【００３８】
トランジスタ本体部を形成する残りの層が、それぞれ０．３ μｍの幅を持つ複数のメサ２５として基板上に形成されており、各メサは、厚さ１０ ｎｍの薄い二酸化シリコン絶縁層１３によってメサ２５から分離されたトレンチ２７によって囲まれている。
【００３９】
ドーピング濃度１０１７ ｃｍ−３でｎ型ドープされた３．５ μｍ厚のドリフト領域５が、相対的に高ドープのコレクタ基板３の上に設けられている。２０％のゲルマニウム割合を持つ薄いＳｉＧｅ層２９が、ドリフト領域５の上に形成されている。薄いＳｉＧｅ層２９は、ベースとして働き、ドーピング濃度３ ｘ １０１９ ｃｍ−３でｐ型にドープされている。ベース２９の上には、５ ｘ １０１７ ｃｍ−３のドーピング量を持つエミッタ−ベース間空間電荷領域３１が、存在する。エミッタ領域９が、エミッタ−ベース間空間電荷領域３１の上に位置し、２ ｘ １０２１ ｃｍ−３のドーピング量を持っている。エミッタコンタクト１９が、エミッタ９の上に設けられている。これらの特定の寸法およびドーピング濃度が変化させ得るものであることは、容易に気付かれるであろう。
【００４０】
トレンチ２７は、半絶縁性の多結晶シリコン（ＳＩＰＯＳ）ゲート１１を含有している。第１のゲート接続を形成するために、コンタクト２１が、ＳＩＰＯＳゲート１１の上面上に形成されている。ＳＩＰＯＳゲート１１の上面は、ベース７とドリフト領域５との境界に隣接して位置しており、ゲート１１に隣接するベース内に反転層ができることを回避し、また、その接合のすみに電界が集中することを回避している。トップコンタクト２１は、エミッタコンタクト１９に接続される。ベース２９に対するベースコンタクトは、メサの側面に設けられている。
【００４１】
ＳＩＰＯＳゲート１１の底面は、コレクタに直接接続しており、第１のゲート接続と反対側のゲート端において第２のゲート接続を形成していることに注意されたい。
【００４２】
この構造の製造方法が、図４〜６に図解されている。
【００４３】
初期の段階は、ドリフト領域を持つヘテロ構造バイポーラトランジスタを形成するために用いられる段階と全く同じであり、したがって、当業者には既によく知られている。ドリフト領域を形成するためのエピ層５を、コレクタ領域を形成しているｎ＋ドープの基板３上に成長させる。そのエピ層が、１０１７ ｃｍ−３のドーピング濃度でｎ型ドープされる。
【００４４】
次に、薄いＳｉＧｅ層２９を、ベースを形成するために成長させ、次いで、エミッタ−ベース間空間電荷領域３１、エミッタ層９を成長させる。それに替わる方法として、エミッタ層９は、もっと後で成長させてもよいことに注意されたい。
【００４５】
次に、フォトレジストマスク４１が堆積され、パターン化される。次いで、複数のトレンチ２７が、異方性エッチングプロセスを用いて、エピ層５を突き抜けて、コレクタ基板３までエッチングによって形成される。この特定の例では、用いられているプロセスは、ドライエッチングプロセスである。コレクタ基板３の上面で正確にエッチングを中止する必要はなく、必要であれば、わずかのオーバーエッチングを実行してもよく、図４の構造となる。
【００４６】
フォトレジストが取り除かれ、ゲート絶縁層１３が、トレンチの壁を含めて、構造を覆うように形成される。この特定の実施例では、ゲート絶縁層１３は、然るべき雰囲気中での熱酸化によって形成された熱酸化層である。次いで、熱酸化層１３が、トレンチ２７の側壁のみに残るように、異方性スペーサエッチングプロセスを用いてエッチングされる（図５）。このエッチングプロセスを用いずに、ゲートがコレクタから分離される別の実施例が、形成される。
【００４７】
次に、公知の技術通りに、半絶縁性の多結晶シリコン（ＳＩＰＯＳ）１１を堆積するために、化学気相成長が用いられ、トレンチが埋められる。次いで、エッチバックプロセスを用いて、構造にできているエピ層の上から全ての多結晶シリコンを除去し、図６に示されているベース２９のレベルまで多結晶シリコン１１をエッチングする。
【００４８】
その後、最後の工程として、公知のように，フォトレジストでマスクし、コンタクト金属を堆積した後、そのフォトレジストを取り去ることによって、コンタクト１５， １９， ２１を形成して、本出願の図３の構造となる。
【００４９】
それに替わる方法として、特に、３０ ＧＨｚを越えないトランジスタの場合には、ベースおよびコレクタは、トレンチ形成の前あるいは後に、イオン打込みで形成してもよい。
【００５０】
この製造方法は、多くの他の方法よりもかなり簡単に実行できる。特に、製造を非常に難しくする、異なるドーピングレベルで多数の層を順に形成するということを必要としない。
【００５１】
図３によるデバイスが、モデル化された。図７は、ベース−コレクタ間に９５ボルトの電圧（これは、この構造の絶縁破壊限界である）を印加したときの、図３のデバイス内の電位等高線を図解している。この図の左端は、メサ２５の中心に対応する。グラフは、この軸に関して対称であり、したがって、メサ２５の左半分は、示されていない。見られるように、電位等高線は、ゲート領域１１では等間隔であり、ドリフト領域５では、いくらかの横向き電界が存在し、電位等高線は、やはり、等間隔である。これは、ベース−コレクタ接続の近傍を除けば、ドリフト領域に、実質的に一定の縦方向電界が存在するということに該当する。縦方向電界（曲線４３）が、距離の関数として、図８に図解されている。ベース−コレクタ接続の近傍を除けば、縦方向電界は、ドリフト領域において実質的に一定である。
【００５２】
この構造のコレクタ電流が、ベース−エミッタ間電圧（Ｖｂｅ）の関数としてシミュレートされ、従来構造のそれと比較された（図９）。比較のための従来のヘテロ構造バイポーラトランジスタ構造は、同様のコレクタ３、ベース２９、エミッタ−ベース間空間電荷領域３１、および、エミッタ９を持っている。しかしながら、従来の構造は、２つの点で異なっている。第１に、トレンチやゲートが全く存在せず、第２に、ドリフト領域のドーピング量が、１０１７ ｃｍ−３ではなく１０１５ ｃｍ−３にすぎない。比較のために用いたデバイスは、また、本発明の本実施例によるデバイスが３．５ μｍのドリフト長を持つのに対して、３．８ μｍのドリフト長を持っていた。結果として、比較用デバイスは、ほぼ９５ Ｖの絶縁破壊電圧を持ち、図３の実施例のそれと同等である。
【００５３】
図９から見られるように、通常のヘテロ構造バイポーラトランジスタのコレクタ電流密度（曲線４５）は、カークリミットにおおよそ一致する５００ Ａ／ｃｍ２におけるベース−エミッタ間電圧で非線形な振る舞いを示し始める。この値は、コレクタコンタクトに１０ Ｖを印加することによって、若干、上昇させることができる（曲線４７）。
【００５４】
しかしながら、本発明によるデバイス（曲線４９）では、電流密度は、ずっと高くすることができ、それは、ドリフト領域５にドープ可能なドーピング量が増加することによる。より高いドーピングが可能である理由は、デバイスが、トレンチ領域１１からの空乏化によってターンオフできるということである。最大コレクタ電流密度を増加させるもう１つの効果は、ドリフト領域から正孔を引き出す、ドリフト領域５内に存在する横向きの電界である。しかしながら、この後者の効果は、この特定の実施例では、あまり重要ではない。
【００５５】
図１０は、コレクタ電流密度を、コレクタ−エミッタ間電圧の関数として図解している。ここでも、やはり、従来のデバイス（曲線５３， ５４）に比して、本発明による図３に示されているデバイス（曲線５１， ５２）の性能が大きく向上していることが、見て取れる。下側のグラフ（５２， ５４）は、ベース−エミッタ間電圧０．７ Ｖのときの結果であり、上側のグラフ（５１， ５３）は、ベース−エミッタ間電圧０．７５ Ｖのときの結果である。
【００５６】
遮断周波数の計算が、ＳＩＰＯＳ層の上側コンタクト２１をエミッタに接続して、なされた（図１１）。従来のトランジスタ（曲線５５）の最大遮断周波数は、２ ＧＨｚであり、一方、本発明によるデバイス（曲線５７）のそれは、１０ ＧＨｚである。それらの計算は、コレクタ−ベース間電圧０ Ｖでなされている。新しい構造においては、カーク効果が、高電流密度へとひたすら進むだけであるから、その最大遮断周波数は、より高電流密度で得られる。通常の構造と新しい構造との両者の絶縁破壊電圧が、実質的に同じ（９５ボルト）なのであるから，したがって，本発明は、閾周波数とコレクタ−ベース間絶縁破壊電圧との通常の最大積を超えることを可能にする。
【００５７】
図１２は、本発明によるデバイスにおける、電子濃度の等高線プロット５９および電子電流の等高線プロット６１を示している。図７と同様に、グラフの左端は、ドリフト領域５の中心を表している。電流は、図解されているように、ドリフト領域を通して不均質に流れている。
【００５８】
図１３に、遮断周波数とコレクタ−ベース間絶縁破壊電圧との最大到達可能積が、通常のＨＢＴ（曲線６９）、通常のＨＢＴと同じ低ドリフト濃度を持つが本発明によるトレンチゲートを含有しているデバイス（曲線７１）、および、図３の実施例の構造に形成されている最適化されたＨＢＴ（曲線７３）に対して、コレクタ−ベース間絶縁破壊電圧の関数としてプロットされている。見られるように、ドリフト領域を制御するためにトレンチフィールドゲートを使用することは、ずっと良い結果を与える。実際、それらの値は、シリコンに対しては記録破りの値であり、ＩＩＩ−Ｖデバイスで得られ得る最高値に並ぶものである。通常のＳｉ（Ｇｅ） ＨＢＴバイポーラデバイスは、２ Ｖの絶縁破壊電圧で、約８５ ＧＨｚの最大遮断周波数を持つことが可能である。それらの値は、本発明によって超えることができ、例えば、それは、５０ ＧＨｚの遮断で１０ Ｖの絶縁破壊電圧を備えることができる。
【００５９】
図３の実施例の半絶縁性のゲート１１が、ｐ−ｉ−ｎダイオードに置き換えられている本発明のさらなる実施例が、図１４に示されている。ｐ−ｉ−ｎダイオードは、ｐ層６３、真性層６７、および、コレクタ３によって形成されるｎ型層を持っており、真性層に一様な電界を帯びることができ、図３の実施例で生じる一様な電界と同様の結果を持つ。コンタクト６５は、ｐ層６３と接続している。図１４の実施例の構造は、特に、現存のＢｉＣＭＯＳプロセスに適合している。
【００６０】
図１５， １６， １７に図式的に図解されている本発明の第５の実施例において、横型構造が、提供される。図１５は、その構造の上面図、図１６， １７は、それぞれ、Ａ−Ａ， Ｂ−Ｂに沿う断面図を示している。この実施例において、例えばガラス基板、あるいは、上面に絶縁層が堆積された半導体基板から成る絶縁基板９１が、設けられており、トランジスタ構造が、その基板の上の半導体層に形成されている。
【００６１】
図１６， １７を参照すると、その構造は、主面上下軸Ｂ−Ｂに沿って配置された、コレクタ４、ベース領域７、および、エミッタ領域９を含有している。コレクタ領域４は、相対的に高ドープの領域３と、相対的に高ドープの領域３とベース７との間に長さ方向に延びる相対的に低ドープのドリフト領域５と、に分かれている。トランジスタ電流が、Ｂ−Ｂに沿って流れるので、方向Ｂ−Ｂを主面上下軸と呼び、方向Ａ−Ａを主面左右軸と呼んでいることに注意されたい。
【００６２】
ゲート絶縁体９７によってドリフト領域５から絶縁された半絶縁性のゲート電極９５が、ドリフト領域５に隣接して設けられている。コンタクト８１， ８３が、ゲート電極９５の主面上下終端において、ゲート電極９５上に設けられている。これらのコンタクト８１， ８３は、縦型の実施例の場合と同様に、ゲート電極９５に沿って電圧を印加するために用いられる。
【００６３】
図１５， １７を参照すると、半絶縁性のゲート電極９５は、ドリフト領域の両側に配置されたトレンチ９３内で、ドリフト領域５を取り囲むように主面左右方向に間隔を置いて展開している。ゲート酸化物層９７が、ゲート電極をドリフト領域５から絶縁するために、トレンチの側壁および底面上に延在している。
【００６４】
使用時には、電圧ブロッキングモード動作において、上述の縦型の実施例の場合と同様に、ドリフト領域５を空乏化させ、また、そのドリフト領域に実質的に一様な主面上下方向の電界を維持して、コレクタ−ベース間絶縁破壊電圧を改善するために、ゲートコンタクト８１， ８３を結ぶ方向に沿って電圧が供給される。
【００６５】
横型構造は、比較的、製造が容易である。ゲートは、絶縁されたトレンチ内にある。
【００６６】
本発明は、上述の例に限定されることなく、特に、全てのヘテロ構造バイポーラトランジスタ構造、実際には、他の（バイポーラ）トランジスタ構造にも用いることができるということに注意されたい。
【００６７】
上述の特定の実施例の特定の寸法および特定の材料は、当業者にとっては容易に気付かれるように、変更できるものである。
【００６８】
さらに、本発明は、ＮＰＮトランジスタに限定されることなく、ＰＮＰトランジスタにも用いることができる。また、本デバイスは、シリコン構造に限定されることなく、ゲルマニウム、ゲルマニウムシリコン、ＩＩＩ−Ｖ、ＩＩＩ−Ｎ、ＳｉＣバイポーラデバイスにも用いることができる。
【００６９】
特に、ＳｉＧｅ ＨＢＴ構造の使用は、３０ Ｖ以下、とりわけ、１０ Ｖ以下の電圧で動作するデバイスに有用である。より高電圧のデバイスには、より一般的なＳｉバイポーラ接合トランジスタデザインを用いることができる。したがって、９５ Ｖの絶縁破壊電圧を持つ好適な配置では、図３に図解されている実施例のＳｉ−Ｇｅベース層を、通常、約１０１８ ｃｍ−３の、より低いドーピング濃度を持つＳｉ層に置き換えてもよい。
【００７０】
本開示を読むことによって、当業者には、他の変形および変更も明らかである。そのような変形および変更には、半導体デバイスの設計、製造、および、用途において既に公知であり、本明細書に記載した観点に加えて、あるいは、換えて使用できる、等価なおよび他の観点が含まれる。請求項は，本出願において、特定の組み合わせの観点に対して案出されているが、開示の範囲には、本発明と同じ技術的問題のいずれか又は全てを緩和するものであろうがなかろうが、明示的であれ含蓄的であれ本明細書に開示されている全ての新規な観点あるいは全ての新規な組み合わせの観点、あるいはそれらからの一般化もまた、含まれることが理解されなければならない。本出願人は、その結果として、新しい請求項を、本出願または本出願から導出される任意のさらなる出願の審査／審判／訴訟を通じて、任意のそのような観点および／またはそのような観点の組み合わせに対して案出できるということを通知するものである。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタ構造の第１の線図的な実施例を示す。
【図２】本発明によるバイポーラトランジスタ構造の第２の線図的な実施例を示す。
【図３】本発明によるバイポーラトランジスタ構造の第３の実施例を示す。
【図４】図３のバイポーラトランジスタ構造の製造に用いる一工程を示す。
【図５】図３のバイポーラトランジスタ構造の製造に用いる一工程を示す。
【図６】図３のバイポーラトランジスタ構造の製造に用いる一工程を示す。
【図７】図３の構造の等電位線を示す。
【図８】図３の構造のドリフト領域の縦方向の電界を示す。
【図９】本発明によるデバイスの改善された電流密度を示す。
【図１０】図３のデバイスの改善された性能を示す。
【図１１】図３のデバイスの改善された高周波数性能を示す。
【図１２】図３のデバイスの電子濃度と電子電流とを示す。
【図１３】他のデバイスと比較した、図３のデバイスの遮断周波数・絶縁破壊電圧積を示す。
【図１４】本発明の第４の実施例を示す。
【図１５】本発明の第５の線図的な実施例の上面図を示す。
【図１６】図１５の実施例のＡ−Ａ線に沿う断面を示す。
【図１７】図１５の実施例のＢ−Ｂ線に沿う断面を示す。
【符号の説明】
３  相対的に高ドープのコレクタ領域
４  コレクタ領域
５  ドリフト領域
７， ２９  ベース領域
９  エミッタ領域
１１， ３３  ゲート
１３  ゲート絶縁層
１５  コレクタコンタクト
１７  ベースコンタクト
１９  エミッタコンタクト
２１， ２３， ３５， ８１， ８３  ゲートコンタクト
２５  メサ
２７， ９３  トレンチ
３１  エミッタ−ベース間空間電荷領域
９５  ゲート電極
９７  ゲート絶縁体
【図１】
2004538647.tif 000003
【図２】
2004538647.tif 000004
【図３】
2004538647.tif 000005
【図４】
2004538647.tif 000006
【図５】
2004538647.tif 000007
【図６】
2004538647.tif 000008
【図７】
2004538647.tif 000009
【図８】
2004538647.tif 000010
【図９】
2004538647.tif 000011
【図１０】
2004538647.tif 000012
【図１１】
2004538647.tif 000013
【図１２】
2004538647.tif 000014
【図１３】
2004538647.tif 000015
【図１４】
2004538647.tif 000016
【図１５】
2004538647.tif 000017
【図１６】
2004538647.tif 000018
【図１７】
2004538647.tif 000019
【国際公開パンフレット】
2004538647.tif 000020
2004538647.tif 000021
2004538647.tif 000022
2004538647.tif 000023
2004538647.tif 000024
2004538647.tif 000025
2004538647.tif 000026
2004538647.tif 000027
2004538647.tif 000028
2004538647.tif 000029
2004538647.tif 000030
2004538647.tif 000031
2004538647.tif 000032
2004538647.tif 000033
2004538647.tif 000034
2004538647.tif 000035
2004538647.tif 000036
2004538647.tif 000037
2004538647.tif 000038
2004538647.tif 000039
2004538647.tif 000040
2004538647.tif 000041
2004538647.tif 000042
2004538647.tif 000043
2004538647.tif 000044
2004538647.tif 000045
2004538647.tif 000046
2004538647.tif 000047
2004538647.tif 000048
2004538647.tif 000049
2004538647.tif 000050
【国際調査報告】
2004538647.tif 000051
2004538647.tif 000052
2004538647.tif 000053