(57)【要約】シリコン源として、トリシランを用いることによる、薄い、滑らかなＳｉ含有フィルムの成膜方法を提供する。好ましい実施の形態によれば、本発明に係る方法によって得られるＳｉ含有フィルムは、連続しており、厚さが約１５０Å以下、表面粗さが約５Åｒｍｓ以下、厚さの不均一性が約２０％以下である。好ましいＳｉ含有フィルムは、別の元素でドープ又は合金化された場合、高い組成の均一性を示す。好ましい実施の形態によって、生産効率が改善され、この方法は、ウェッティング層（濡れ層）、ＨＳＧシリコン、量子ドット、絶縁体層、反射防止コーティング（ＡＲＣ'ｓ）、ゲート電極及び拡散源などの様々な有益な構造を形成するのに適用することができる。
2004523903.tif 000002
【特許請求の範囲】
【請求項１】
所定の表面粗さを有する基板が配置された反応容器内に、トリシランを含むガスを導入するステップと、
前記反応容器内において、トリシランの化学気相成長条件を確立するステップと、
前記基板上に、Ｓｉ含有フィルムを成膜するステップとを含み、
成膜される前記Ｓｉ含有フィルムが、約１平方μｍ以上の表面積において、厚さが１０〜１５０Åの範囲であり、表面粗さが前記基板の表面粗さより約５Åｒｍｓ以下だけ大きいことを特徴とする薄いフィルムの成膜方法。
【請求項２】
成膜される前記Ｓｉ含有フィルムが、非晶質フィルムであることを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項３】
成膜される前記Ｓｉ含有フィルムが、エピタキシャルフィルムであることを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項４】
成膜される前記Ｓｉ含有フィルムが、多結晶フィルムであることを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項５】
前記Ｓｉ含有フィルムを、非単結晶材料上に、直接成膜することを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項６】
前記Ｓｉ含有フィルムを、絶縁体材料上に、直接成膜することを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項７】
前記絶縁体材料が、シリコン酸化物、金属酸化物、金属シリケート、シリコン酸窒化物及びシリコン窒化物で構成されたグループから選ばれることを特徴とする請求項６に記載の薄いフィルムの成膜方法。
【請求項８】
前記Ｓｉ含有フィルムの表面粗さが、約３Åｒｍｓ以下であることを特徴とする請求項６に記載の薄いフィルムの成膜方法。
【請求項９】
前記Ｓｉ含有フィルム上に、酸化物層を直接成膜するステップを、さらに含むことを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項１０】
前記Ｓｉ含有フィルムをアニールすることにより、複数の量子ドットを形成するステップを、さらに含むことを特徴とする請求項９に記載の薄いフィルムの成膜方法。
【請求項１１】
前記Ｓｉ含有フィルム上に、ドープされたＳｉ含有層を直接成膜するステップを、さらに含むことを特徴とする請求項６に記載の薄いフィルムの成膜方法。
【請求項１２】
前記ドープされたＳｉ含有層が、さらにゲルマニウムを含むことを特徴とする請求項１１に記載の薄いフィルムの成膜方法。
【請求項１３】
前記ドープされたＳｉ含有層が、さらに炭素を含むことを特徴とする請求項１２に記載の薄いフィルムの成膜方法。
【請求項１４】
前記Ｓｉ含有フィルムの厚さの不均一性が、フィルムの平均厚さ１００〜１５０Åの範囲に対して約１０％以下、フィルムの平均厚さ５０〜９９Åの範囲に対して約１５％以下、フィルムの平均厚さ５０Å未満の範囲に対して約２０％以下であることを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項１５】
前記基板が、ステップ（段差）又はトレンチ（溝）を含むことを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項１６】
前記非晶質のＳｉ含有フィルムをアニールすることにより、半球形の粒状シリコンを形成するステップを、さらに含むことを特徴とする請求項１５に記載の薄いフィルムの成膜方法。
【請求項１７】
前記ガスが、硼素、ヒ素、アンチモン、インジウム及び燐で構成されたグループから選ばれた１つのドーパント成分を、さらに含むことを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項１８】
前記Ｓｉ含有フィルムが、拡散層であることを特徴とする請求項１７に記載の薄いフィルムの成膜方法。
【請求項１９】
前記基板上に成膜された前記Ｓｉ含有フィルムにおいて、該Ｓｉ含有フィルムの全面にわたって、前記ドーパント元素が均一に含まれていることを特徴とする請求項１７に記載の薄いフィルムの成膜方法。
【請求項２０】
前記トリシランの化学気相成長条件を確立するステップが、プラズマが存在しない条件下で、４００〜７５０℃の範囲の温度に、前記基板を加熱する処理を含むことを特徴とする請求項２に記載の薄いフィルムの成膜方法。
【請求項２１】
前記トリシランの化学気相成長条件を確立するステップが、プラズマが存在しない条件下で、４５０〜６５０℃の範囲の温度に、前記基板を加熱する処理を含むことを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項２２】
前記Ｓｉ含有フィルムが、Ｓｉ−Ｎフィルムであることを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項２３】
前記ガスが、さらに窒素前駆体を含むことを特徴とする請求項２２に記載の薄いフィルムの成膜方法。
【請求項２４】
前記窒素前駆体が、原子状窒素であることを特徴とする請求項２３に記載の薄いフィルムの成膜方法。
【請求項２５】
前記Ｓｉ含有フィルムの水素含有量が、約４原子％未満であることを特徴とする請求項２３に記載の薄いフィルムの成膜方法。
【請求項２６】
前記トリシランを用いる成膜条件を確立するステップが、前記反応容器内の圧力を、約１〜１００ｔｏｒｒ（１．３×１０2〜１．３×１０4Ｐａ）に維持することを含むことを特徴とする請求項１に記載の薄いフィルムの成膜方法。
【請求項２７】
基板が配置された反応容器内に、トリシランを導入するステップと、
前記基板上に、熱ＣＶＤ法により、連続した、非晶質のＳｉ含有フィルムを成膜するステップとを含み、
成膜される前記Ｓｉ含有フィルムの厚さが約１００Å未満で、表面積が約１平方μｍ以上であることを特徴とする薄いフィルムの成膜方法。
【請求項２８】
前記基板が、非単結晶材料であることを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項２９】
前記Ｓｉ含有フィルムが、前記非単結晶材料上に直接成膜され、該非単結晶材料が、シリコン酸化物、金属酸化物、金属シリケート、シリコン酸窒化物及びシリコン窒化物で構成されたグループから選ばれたものであることを特徴とする請求項２８に記載の薄いフィルムの成膜方法。
【請求項３０】
前記Ｓｉ含有フィルムの表面粗さが、約５Åｒｍｓ以下であることを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３１】
前記基板が、ステップ（段差）又はトレンチ（溝）を有することを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３２】
前記Ｓｉ含有フィルムの厚さの不均一性が、フィルムの平均厚さ５０〜９９Åの範囲に対して約１５％以下、フィルムの平均厚さ５０Å未満の範囲に対して約２０％以下であることを特徴とする請求項３１に記載の薄いフィルムの成膜方法。
【請求項３３】
前記成膜を、約４５０〜約６５０℃の温度範囲で行うことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３４】
前記成膜が、前記トリシランを対象とする管理下で、大量輸送又はそれに近い条件で行われることを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３５】
前記連続した、非晶質のＳｉ含有フィルムの表面積が、約５平方μｍ以上であることを特徴とする請求項３４に記載の薄いフィルムの成膜方法。
【請求項３６】
前記Ｓｉ含有フィルム上に、酸化物層を成膜するステップを、さらに含むことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３７】
前記Ｓｉ含有フィルムをアニールすることにより、複数の量子ドットを形成するステップを、さらに含むことを特徴とする請求項３６に記載の薄いフィルムの成膜方法。
【請求項３８】
前記Ｓｉ含有フィルム上に、直接ドープされたＳｉ含有層を成膜するステップを、さらに含むことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項３９】
前記ドープされたＳｉ含有層が、さらにゲルマニウムを含むことを特徴とする請求項３８に記載の薄いフィルムの成膜方法。
【請求項４０】
前記ドープされたＳｉ含有層が、さらに炭素を含むことを特徴とする請求項３９に記載の薄いフィルムの成膜方法。
【請求項４１】
前記非晶質のＳｉ含有フィルムをアニールすることにより、半球形の粒状シリコンを形成するステップを、さらに含むことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項４２】
前記成膜を、約４２５〜約７００℃の温度範囲で行うことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項４３】
前記反応容器に、窒素の前駆体を導入することを含むことを特徴とする請求項２７に記載の薄いフィルムの成膜方法。
【請求項４４】
前記トリシランを、前記反応容器に、１パルス以上導入することを特徴とする請求項４３に記載の薄いフィルムの成膜方法。
【請求項４５】
前記窒素の前駆体が、原子状窒素であることを特徴とする請求項４４に記載の薄いフィルムの成膜方法。
【請求項４６】
前記成膜を、約４５０〜約６５０℃の温度範囲で行うことを特徴とする請求項４５に記載の薄いフィルムの成膜方法。
【請求項４７】
シランを用いて、基板上にＳｉ含有フィルムを成膜し、完成品の個数ＮT個で、その内仕様を満足するデバイスの個数がＮA個、仕様を満足しないデバイスの個数がＮU個であり、前記Ｓｉ含有フィルムの平均厚さが約２０００Å以下、前記基板の表面積が約３００ｃｍ2以上、デバイスの製造歩留まりがＮA／ＮTの条件で、半導体デバイスを製造するプロセスを特定すること、
前記半導体デバイス製造方法における前記シランをトリシランに置き換えることにより、デバイスの歩留まりを向上させることを含む、半導体製造におけるデバイスの製造歩留まりの向上方法。
【請求項４８】
前記半導体デバイスの製造方法が、シランを用いる温度ＴSでの熱ＣＶＤを含み、さらにトリシランを用いる温度Ｔt（ただし、ＴS＞Ｔt）での熱ＣＶＤによる成膜を含むことを特徴とする請求項４７に記載のデバイスの製造歩留まりの向上方法。
【請求項４９】
前記半導体デバイスの製造方法が、反応容器に前記トリシランを導入することを含み、さらに、バブラを使用して、前記トリシランを前記反応容器に導入することを含むことを特徴とする請求項４７に記載のデバイスの製造歩留まりの向上方法。
【請求項５０】
前記バブラが、温度制御されていることを特徴とする請求項４９に記載のデバイスの製造歩留まりの向上方法。
【請求項５１】
連続した、非晶質のＳｉ含有フィルムを備える集積回路であって、
前記Ｓｉ含有フィルムの厚さが１５〜１５０Å、表面積が約１平方μｍ以上、フィルムの平均厚さ１００〜１５０Åの範囲に対する厚さの不均一性が１０％以下、フィルムの平均厚さ５０〜９９Åの範囲に対する厚さの不均一性が１５％以下、フィルムの平均厚さ５０Å未満の範囲に対する厚さの不均一性が２０％以下であることを特徴とする集積回路。
【請求項５２】
前記Ｓｉ含有フィルムの表面に接触する面積が、約０．５平方μｍ以上の絶縁体材料を、さらに含むことを特徴とする請求項５１に記載の集積回路。
【請求項５３】
前記Ｓｉ含有フィルムが、硼素、ヒ素及び燐で構成されたグループから選ばれた１つのドーパント元素を、さらに含むことを特徴とする請求項５１に記載の集積回路。
【請求項５４】
前記ドーパント元素が、前記Ｓｉ含有フィルム全体に、均一に分散していることを特徴とする請求項５３に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、Ｓｉを含有するフィルム（薄膜）の成膜に関し、さらに詳細には、様々な基板上へのＳｉ含有フィルムの成膜に用いられている化学気相成長法におけるトリシラン（Ｓｉ3Ｈ8）の使用に関する。
【背景技術】
【０００２】
半導体製造の分野では、化学気相成長（ＣＶＤ）法によるＳｉを含有する（"Ｓｉ含有"）フィルムの成膜に、シラン（ＳｉＨ4）が広く使用されている。しかし、シランを用いる極めて薄い（例えば、約１５０Å以下）Ｓｉ含有フィルムの成膜は難しく、面積の広い基板では特に難しい。シランを使用して成膜された非常に薄いＳｉ含有フィルムは、アイランド状にフィルムの核生成が起こるので、連続したフィルムにはならないことが多く、また、アイランド状の核の集合であるために、表面が非常に粗くなる傾向がある。さらに、ドーパント元素の相対的な合金化速度が相違するために、フィルム内におけるドープされた元素の組成が、縦横の方向及び／又は深さ方向で均一ではないことが多い。得られるフィルムは、元素の含有量の均一性に欠けるので、フィルムの表面の各位置及び／又は深さ方向で、物理的性質が均一なものが得られない。
【０００３】
元素の含有量が均一なフィルムを成膜することは、シリコン源の前駆体としてシランなどの従来のシリコン源に依存する気相成長法にとっては、難しい挑戦を意味する。シランを利用する通常のファーニスベース(furnace-based)の成膜方法では、一般的に、厚さが１００Å以下で、連続した滑らかで均一なフィルムを成膜することができない。例えば、プラズマ励起ＣＶＤ法の場合には、厚さが約２００Å以下であり、均一な連続したフィルムの成膜には、大きな制限がある。米国特許第５，６４８，２９３号公報には、フィルムの厚さが約１５ｎｍ（１５０Å）未満の場合には、トランジスタのゲート絶縁体上に非晶質シリコン層があるために、電子の移動性が低くなること、トランジスタのスレショールド電圧が上昇することという２つの問題が起こると記載されている。同様に、代表的な枚葉型ウェーハの熱ＣＶＤ法においても、厚さが１５０Å以下で、滑らかで均一な薄膜材料を成膜することは困難である。
【０００４】
Ｓｉを含有するフィルムを形成し、それをデバイスに組み込む試みは、まったく成功を見ていない。例えば、米国特許第６，１９４，２３７号公報には、ＳｉＯ2上にＳｉ0.7Ｇｅ0.3の導体層を形成し、この導体層上にＳｉＯ2の別の層を形成し、次に、導体層が量子ドットを形成するように、アニーリングを行う方法が開示されている。上記の導体層の厚さは３０Åとされているが、得られた量子ドットに、サイズと分布のばらつきが大きく、このことは、導体層が均一に形成されなかったことを示している。さらに、大きさと分布が均一な量子ドットを得るための試みが開示されているが、その試みは、例えば、高温での処理であること及び／又はより複雑な成膜条件を含んでいる（例えば、米国特許第６，２３５，６１８号公報参照）。
【０００５】
日本公開特許Ｈ０３−１８７２１５号公報には、厚さが１８０Åのフィルムを形成するために、熱ＣＶＤ装置の中で、純粋なジシラン（シラン及びトリシランを含まない）を用いる方法が開示されている（日本公開特許Ｈ０３−１８７２１５号公報も参照のこと）。また、米国特許第５，７８９，０３０号公報には、ドープされたフィルムを形成するために、ドーパントガス種を導入する前に、はじめにシリコンの極めて薄い層を形成することを含む、"in situ"ドープトシリコンフィルムを成膜するための低圧ＣＶＤ（ＬＰＣＶＤ）法が開示されている。はじめに形成されるドープされない層の厚さはわずか数分子層と記載されているが、"in situ"ドープト部を含む層全体の厚さは、５００〜２，０００Åとなっている。
【０００６】
従来、シランの代わりに、ジシランやトリシランなどの分子数のより高いシランを用いる方法が記されているものがある。しかし、ほとんどんの場合、シランの使用に関するデータだけが報告されている。ジシラン（Ｓｉ2Ｈ6）は、シランより安定ではないことが知られている。また、ジシランを用いる成膜実験では、ジシランはステップカバレージ性に劣ること、４００〜６００℃の温度範囲内で膜生成反応をコントロールすることはあまりにも厳しすぎることが報告されている（米国特許第５，２２７，３２９号公報参照）。トリシランは、シランに比べて、熱的な安定性がさらに劣っている。
【０００７】
非常に薄く、滑らかな面のＳｉ含有フィルムを成膜することができるようになると、長い間感じられていた必要性を満足し、半導体製造技術、特に非常に小さな回路ディメンジョンを有する次世代の超小型電子デバイスの製造の面で、大きな進展がもたらされるはずである。
【発明の開示】
【０００８】
発明者らは、トリシランを用いることにより、薄い、滑らかなＳｉ含有フィルムを成膜することが可能なことを見いだした。本発明に係る薄いフィルムの成膜方法は、ある表面粗さを有する基板が配置された反応容器内に、トリシランを含むガスを導入するステップと、前記反応容器内において、トリシランの化学気相成長条件を確立するステップと、前記基板上に、Ｓｉ含有フィルムを成膜するステップとを含み、成膜される前記Ｓｉ含有フィルムが、約１平方μｍ以上の表面領域において、厚さが１０〜１５０Åの範囲であり、表面粗さが前記基板の表面粗さより約５Åｒｍｓ以下だけ大きいことを特徴としている。
【０００９】
また、本発明に係る別の薄いフィルムの成膜方法は、基板が配置された反応容器内に、トリシランを導入するステップと、前記基板上に、連続した、非晶質のＳｉ含有フィルムを、熱ＣＶＤ法により成膜するステップとを含み、成膜される前記Ｓｉ含有フィルムの厚さが約１００Å未満で、表面積が約１平方μｍ以上であることを特徴としている。
【００１０】
また、本発明に係る半導体製造におけるデバイスの製造歩留まりの向上方法は、シランを用いて、基板上にＳｉ含有フィルムを成膜し、完成品の個数ＮT個で、その内仕様を満足するデバイスの個数がＮA個、仕様を満足しないデバイスの個数がＮU個であり、前記Ｓｉ含有フィルムの平均厚さが約２０００Å以下、前記基板の表面積が約３００ｃｍ2以上、デバイスの製造歩留まりがＮA／ＮTの条件で、半導体デバイスを製造する方法を特定すること、前記半導体デバイスの製造方法における前記シランをトリシランに置き換えることにより、デバイスの歩留まりを向上させることを含むことを特徴としている。
【００１１】
また、本発明に係る集積回路は、連続した、非晶質のＳｉ含有フィルムを備える集積回路であって、前記Ｓｉ含有フィルムの厚さが１５〜１５０Å、表面積が約１平方μｍ以上、フィルムの平均厚さ１００〜１５０Åの範囲に対する厚さの不均一性が１０％以下、フィルムの平均厚さ５０〜９９Åの範囲に対する厚さの不均一性が１５％以下、フィルムの平均厚さ５０Å未満の範囲に対する厚さの不均一性が２０％以下であることを特徴としている。
【発明を実施するための最良の形態】
【００１２】
上記又はその他の本発明に係る技術思想は、特許請求の範囲に記載された事項及び以下に詳細に説明する好ましい実施の形態によって、さらによく理解されるであろう。
【００１３】
超小型電子デバイスの製造では、ＣＶＤ法によりＳｉ含有フィルムを成膜するために、長い間、シラン（ＳｉＨ4）が用いられてきた。デバイスの歩留まりや生産性をさらに向上させるために、よく制御された再現性のある成膜プロセスが、強く要求されている。しかし、加熱と温度コントロールシステムに起因する動的な温度変動が、ＣＶＤ法によって基板表面に形成されるフィルムの不均一性に、重要な影響を及ぼしていることが分かってきた。一般に、形成されたフィルムは、厚さに関しても元素の組成に関しても、できるだけ均一であることが求められている。しかし、現在のプロセスでは、等級を変えるような不均一なフィルムが形成される傾向がある。このことは、基板の表面温度が成膜速度や形成されるフィルムの組成に影響を及ぼすことが分かってきており、特に、基板表面の温度のばらつきによるものと考えられている。さらに、温度コントロールシステムは、成膜の進展に応じて変化する基板の露出面に対応するものでなければならない。ガス流量、全圧を含むその他のプロセスパラメータに関するコントロールが不完全な場合には、フィルムの物理的性質の不均一性を招くということも考えられる。枚葉型ウェーハの水平ガス流反応器に用いられているＳｉＣが被覆されたグラファイト部材（例えば、予熱リングとサセプタ）の温度のばらつきも、不均一なフィルムを形成する原因になるはずである。
【００１４】
このようなプロセスパラメータのばらつきにより、あらゆる特定の瞬間における成膜速度が、フィルム上の位置の関数に応じて変化する。その結果、フィルムの厚さが、フィルム面にわたってばらつくことになる。同様に、時間的にあらゆる瞬間で成膜が進むフィルムの組成も、複数の成分を含むフィルムでは、表面の位置から位置の間で変化する。理論によるまでもなく、そのようなばらつきは、複数の成分を含有するフィルム内のそれぞれの元素を導入するのに用いられる前駆体（ドーパント前駆体を含む）間に存在する乖離吸着活性化エネルギの相違に、直接的に関係している。これは、以下に説明する平均化／調整(averaging-out/tuning)アプローチでは、組成的な不均一性問題を解決する必要がないことを意味する。
【００１５】
多くの場合、直径２００ｍｍのウェーハ上に、数ダース又は数百個のデバイスを製造する工程には、Ｓｉ含有フィルムの成膜が含まれる。業界では、最近は、直径３００ｍｍのウェーハに遷りつつあり、また、将来はさらに大きなウェーハが用いられる予定である。製造プロセスの間に、Ｓｉ含有フィルムの厚さ及び／又は組成に顕著なばらつきがあると、デバイスがその影響を受ける。影響を受けたデバイスが、要求されている特性上の仕様又は基準に合わない場合には、製造歩留まりの低下という結果になる。また、特定のデバイス内のフィルムのばらつきにより、デバイスの性能及び／又は信頼性が低下する。
【００１６】
厚さの不均一性は、相対的に厚いフィルムを形成することによって、ある程度軽減することができる。このアプローチは、あらゆる個々の層の成膜時間に応じて、不均一性が平均化される傾向があるという事実に基づいている。温度、加熱ランプの配置、ガス流量、ガス圧、ガス組成などの反応器処理変数により、特に、回転するウェーハ支持台を備えた枚葉型ウェーハシステムでは、全フィルム厚さが平均化されるように、調整される。
【００１７】
調整には、相違する予め選ばれたそれぞれの成膜条件の組み合わせの基で、多数のフィルムを成膜することを含んでいる。各フィルムの厚さのばらつき（偏差）を測定し、その結果を分析することにより、厚さのばらつきを減らすか、又は除くことができる条件を識別する。しかし、本発明者らは、調整により、プロセス全体にわたって均一な温度分布とする必要はなく、むしろ、調整処理の結果が、特定の反応温度の設定点に対する温度変動によって生じる厚さのばらつきを時間的に平均化することであるということに気が付いた。
【００１８】
したがって、調整によって、成膜プロセス全体を通して、基板の温度を均一にすることは必要とされない。このことは、言い換えれば、組成は、本来フィルム面の縦横方向、深さ方向という三次元的に均一であることが要求されるので、組成のばらつきという問題を生じさせる。これは、多くのフィルムがドーパントを含んでおり、これらのドーパントの量がフィルムの電気的性質に影響を及ぼすからである。温度が不均一なため、フィルム内のドーパントの合金化が不均一という結果になる。同様に、その他の特性も不均一となる。
【００１９】
成膜の不均一性に関する問題は、極めて薄いＳｉ含有フィルムを形成する場合に、特に深刻である。フィルムを製造することができる技術は、回路ディメンジョンが縮小され、デバイスがよりコンパクトになるに従って、ますます重要になってきている。しかし、上記の平均化／調整アプローチは、フィルムの成膜処理時間が、厚膜の場合より通常短く、平均化のためにフィルムを厚くする時間が少ないので、著しく不適切なものになってきている。さらに、高度にコンパクト化されたデバイスは、組成の不均一性により敏感であるので、平均化／反応調整によるアプローチは、適切ではない努力が行われていることになる。
【００２０】
薄い膜におけるフィルムの均一性は、核生成現象によっても影響を受ける。核生成に関しては、完全には理解されていないが、シランを用いる成膜では、はじめに基板の表面に多数の分離したシリコンのアイランドが形成されるプロセスを経て、フィルムになっていくことが観察されている。フィルム形成の過程で、これらのアイランドは、相互に接触するまで成長を続け、最終的に連続したシリコンのフィルムになる。この時点では、シリコンフィルムは、通常、最初の核生成サイトに対応する位置のピークと、アイランド同士の接触部に相当する位置の谷とで構成された粗い表面となっている。表面の粗さは、特に、シリコン酸化物、シリコン窒化物などの絶縁体の表面に層、特にドープされた層を成膜する場合に顕著である。成膜がさらに進み、フィルムが厚くなるとともに、上述した方法と同様な平均化プロセスによって、厚さの均一性が向上する。
【００２１】
一般的に、従来のシランを用いる成膜法では、薄い、連続したＳｉ含有フィルムを成膜することは極めて困難である。その理由は、アイランドが成長して相互に接触し、連続したフィルムを形成する前に、アイランドのピーク近傍の領域で、フィルムの厚さが目標の厚さに到達してしまうからである。これらの問題は、より薄いフィルムではさらに深刻化し、また、非晶質フィルムでは原子の表面移動性を悪化させる。フィルムの連続性に関する問題は、シランを用いて厚さ約２００Å以下のフィルムを形成する成膜プロセスでは特に重要で、厚さ約１００Å以下のフィルムの場合にはなおさらである。約１平方μｍ以上の表面領域を有する極めて薄いフィルムの場合にも、このような深刻な困難さに遭遇することが多い。表面領域の面積が５平方μｍ以上の場合はさらに困難である。基板の性質も、その表面が核生成とその成長に影響を及ぼすという点で、シランによる成膜を複雑化する。このように、例えば、シランを用いるパターン化された絶縁体基板への極薄の連続した非晶質フィルムの成膜は、特に困難である。
【００２２】
シリコン含有前駆体、好ましくはトリシラン（Ｈ3ＳｉＳｉＨ2ＳｉＨ3）を利用する成膜法は、基板表面の温度のばらつきにそれほど敏感ではないことが見い出された。好ましい実施の形態によれば、これらの方法は、核生成現象にもそれほど敏感ではない。本発明に係る成膜法の実施には、多くの利点がある。例えば、本発明に係る方法によれば、ドーパントがフィルム全体、好ましくはフィルムの縦横方向及び深さ方向に均一に分散した、ドープトＳｉ含有フィルムのような、均一で薄い新規なＳｉ含有フィルムの製造が可能になる。また、この方法によれば、極薄の連続したフィルムの製造も可能である。言い換えれば、これらの利点により、高い歩留まりでデバイスを製造することが可能になり、また、より小さな回路ディメンジョン及び／又は高い信頼性を有する新しいデバイスを製造することも可能になる。これらの利点及びその他の利点を以下に説明する。
【００２３】
ここで説明するＳｉ含有フィルムは、様々な方法で製造することができる。例えば、トリシランの管理を対象に多量供給が可能な状態に設定されたトリシランを用いる成膜条件下で、成膜を行うことが好ましい。上記のような管理下におけるトリシランの多量供給では、成膜速度は、実質的に温度に依存しない。このことは、基板表面における小さな温度のばらつきは、ほとんど又は全く成膜速度に影響を及ぼさないことを意味する。このことにより、厚さと組成のばらつきが大幅に小さくなるので、本発明に係る好ましいＳｉ含有フィルムの製造が可能であることが分かった。
【００２４】
トリシランを用いる成膜条件は、トリシランによる成膜にとって十分なエネルギを供給することによって、決定することが好ましい。この際の成膜速度は、主にトリシランが基板の表面に供給される速度によりコントロールされ、また、以下に説明するように、基板を加熱することにより、コントロールされることが好ましい。好ましい成膜方法は、トリシランが存在する適当な反応容器の中で、トリシランによる成膜条件を確立することと、反応容器の中に配置された基板にＳｉ含有フィルムを成膜することとを含んでいる。
【００２５】
トリシランによる成膜は、本技術に係る技術者によく知られている様々なＣＶＤ法を用いて、実施することができる。しかし、以下に示すＣＶＤ法に従って実施した場合に、もっとも大きな効果が発揮される。開示する方法は、プラズマ励起気相成長（ＰＥＣＶＤ）法、熱ＣＶＤ法を含むＣＶＤ法の採用、ＣＶＤ反応容器内に配置された基板上へのＳｉ含有フィルムの成膜に対するガス状のトリシランの利用によって実施することができる。なかでも、熱ＣＶＤ（プラズマのアシストなし）が特に好ましい。
【００２６】
好ましい実施の形態では、反応容器に、供給ガスの１成分としてトリシランを導入する。ＣＶＤ反応容器への供給ガスの導入には、適当なマニホールドを用いるのがよい。また、ＣＶＤ反応容器内のガス流は水平がよく、もっとも好ましいのは、反応容器が枚葉型ウェーハ用、水平ガス流反応型であり、光輝加熱型がさらに好ましい。このタイプに適した反応器は市販されており、好ましいモデルには、アリゾナ州フェニックスにあるASM-America Inc.から売り出されている"EpsilonTMシリーズの枚葉型ウェーハリアクタ"がある。本発明に係る方法は、シャワーヘッド処理のような別の反応器にも適用することができるが、基板を回転させる方法を採用しているEpsilonTM反応容器のような水平型の１パスの層流処理タイプで、優れた均一性と速い成膜速度という特長が、特に効果的に発揮されることが分かった。ＣＶＤ処理は、反応容器にプラズマを導入することによって実施されるが、反応容器内にプラズマが存在しない状態で成膜するのが好ましく、熱ＣＶＤがもっとも好ましい。
【００２７】
トリシランは、供給ガス又は供給ガスのうちの１成分としての形で、ＣＶＤ反応容器へ導入するのがよい。ＣＶＤ反応容器内の全圧は、約０．００１〜約７８０ｔｏｒｒ（０．１３〜１．０４×１０5Ｐａ）の範囲が好ましく、より好ましいのは約０．１〜約７６０ｔｏｒｒ（１３〜１．０１×１０5Ｐａ）の範囲、もっとも好ましいのは約１〜７００ｔｏｒｒ（１．３×１０2〜０．９３×１０5Ｐａ）の範囲である。トリシランの分圧は、全圧に対して、約０．０００１〜約１００％の範囲が好ましく、より好ましいのは約０．００１〜約５０％の範囲である。圧力１〜１００ｔｏｒｒ（１．３×１０2〜１．３×１０4Ｐａ）の範囲の条件における成膜によれば、驚くほど優れた均一性を有するフィルムが得られることが分かった。従来の前駆体を用いる条件の場合、フィルムのコンフォーマリティ(conformality)を低下させるガス相反応になるという考え方が一般に支持されていたので、上記のような結果は、まさに驚くべきことである。
【００２８】
供給ガスは、不活性のキャリアガスなど、トリシラン以外のガスを含んでいてもよい。水素ガス又は窒素ガスは、本発明に係る方法においては好ましいキャリアガスである。トリシランは、トリシラン蒸気を同伴させるために、キャリアガスとともに用いられるバブラを介して反応容器に導入するのがよい。バブラは、温度コントロールされていることがさらに好ましい。
【００２９】
供給ガスは、本技術に係る技術者に知られている、Ｓｉ含有フィルムに、目標とするドーピングや合金化を行うのに有益な別の材料を含んでいてもよい。ガスは、さらに、ゲルマニウム、炭素、ボロン、インジウム、ヒ素、燐、アンチモン、窒素及び酸素で構成されたグループから選ばれた１つの元素の前駆体を含んでいることが好ましい。いくつかの組み合わせでは、ガスは、さらに、次の例に限定されるものではないが、シラン、ジシラン、テトラシラン、ゲルマン、ジゲルマン、トリゲルマン、ＮＦ3、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、炭化水素（例えば、メタン、エタン、プロパンなど）、一酸化炭素、二酸化炭素、ＨＣＮ（シアン化水素）、アンモニア、原子状窒素、ヒドラジンＮ2Ｏ、ＮＯ2及びドーパント前駆体で構成されたグループから選ばれた１つ又はそれ以上の化合物を含んでいる。
【００３０】
トリシランを用いるＣＶＤ法によって形成されるＳｉ含有フィルムへのドーパントの注入は、ガス相のドーパント前駆体を用いて、"in situ"ドーピングにより実施することが好ましい。電気的なドーパント用の前駆体には、ジボラン、重水素化ジボラン、ホスフィン、ヒ素蒸気及びアルシンなどがある。ドーパントとしての燐、ヒ素用の前駆体には、シリルホスフィン［（Ｈ3Ｓｉ）3-XＰＲX］及びシリルアルシン［（Ｈ3Ｓｉ）3-XＡｓＲX］（Ｘ＝０〜２、ＲX＝Ｈ及び／又はＤ）が好ましい。ＳｂＨ3及びトリメチルインジウムは、それぞれ、アンチモン源、インジウム源として好ましい。このようなドーパントの前駆体は、以下に説明する好ましい半導体フィルム、すなわち、好ましくはボロン、燐、アンチモン、インジウム又はヒ素がドープされたシリコンのフィルム又は合金、ＳｉＣ、ＳｉＧｅ又はＳｉＧｅＣのフィルム又は合金を形成するのに有効である。
【００３１】
供給ガス中のドーパントの前駆体の量は、Ｓｉ含有フィルム内のドーパントの目標レベルが得られるように調整するのがよい。供給ガス中の濃度の例は、供給ガスの質量ベースで、約１ｐｐｍ〜約１％である。ただし、目標の特性を有するフィルムを得るためには、さらに、高いか低い量が好ましいことがある。本発明に係る方法に好適なEpsilonTMシリーズの枚葉型反応器の場合には、キャリアガス中にドーパントの前駆体を含む希薄な混合ガスを、ドーパントの目標含有量とドーパントガスの濃度に応じて、標準状態で約１０〜約２００ｓｃｃｍの範囲のセットポイントを備えた流量コントローラを介して、反応器に供給することができる。上記の希薄な混合ガスは、トリシラン及びいずれかのトリシランキャリアガスを混合することによって、さらに希釈することが好ましい。本発明に係る方法に好適なEpsilonTMシリーズの枚葉型反応器における成膜用の全流量の例は、標準状態で約２０〜約１８０ｓｌｍ（リットル／分）の範囲であることが多いので、この方法に用いられるドーパント前駆体の濃度は、通常極めて低い。
【００３２】
ガス中のトリシランとその他の成分との相対的な分圧は、Ｓｉ含有フィルムの成膜が行われている間、相対的に一定に維持することが好ましい。フィルムの厚さは、技術的に知られているように、対象とする用途に応じて、与えられた組み合わせの成膜パラメータ（例えば、全圧及び温度）に対して、成膜時間及び／又はガス流量を変えることによって、変化させるのがよい。得られるフィルム内に成分を実質的に均一に含ませるためには、その成分（又はその成分の前駆体）とトリシランを、成膜に先だって、均一なガス状の混合物となるように混合しておくことが好ましい。
【００３３】
トリシランを用いる熱ＣＶＤの場合には、基板の温度約４００℃以上、より好ましくは約４５０℃以上、さらに好ましくは約５００℃以上で、成膜を行うのがよい。非晶質フィルムの成膜は、約７５０℃以下、好ましくは約７００℃以下、さらに好ましくは約６５０℃以下の温度で行うのがよい。そのような温度には、指示された温度に基板を加熱することによって実現するのがよい。温度が約６００℃を超えると、微結晶や多結晶構造への遷移及び成膜速度が速くなるので、表面粗さが粗くなる傾向がある。一方、エピタキシャルフィルムは、適切に調整された基板上に、十分に高い温度で成長させることによって得ることができる。
【００３４】
本技術に係る技術者であれば、実際の製造における実態（例えば、熱費の維持、特定の用途における表面粗さの許容範囲、組成のばらつきの許容範囲など）を考慮して、上記の温度範囲に調節することができる。例えば、トリシランを用いて、酸化物の基板上に、極薄の（例えば、約１０〜約５０Å）の非晶質Ｓｉ含有フィルムを成膜するためには、成膜温度は約４５０℃〜５２５℃の範囲とするのがよい。この好ましい成膜温度は、対象とする用途に応じて定まるものであるが、例えば、約４００〜約７５０℃、好ましくは約４２５〜約７００℃、より好ましくは約４５０〜約６５０℃の範囲とするのがよい。
【００３５】
本発明に係るフィルムは、約５Å／分以上、より好ましくは１０Å／分以上、さらに好ましくは２０Å／分以上の速度で成膜するのがよい。特に比較的薄いフィルムに関しては、通常、比較的低い成膜速度で、良好な厚さの均一性が達成される。
【００３６】
トリシランを用いる好ましい成膜方法によれば、様々な基板上に、薄い、連続したＳｉ含有フィルムの成膜が可能である。図１は、好ましい構造１００を示す模式的断面図であり、基板１２０上に直接成膜されたＳｉ含有フィルムを示す図である。好ましい基板は、非単結晶材料で構成され、さらに好ましくは絶縁体材料で構成されている。好ましい絶縁体材料の例には、様々なシリコン酸化物、金属酸化物、金属シリケート、シリコン酸窒化物、シリコン窒化物がある。
【００３７】
Ｓｉ含有フィルムは、非晶質、多結晶又は単結晶であることが好ましい。このＳｉ含有フィルムは、シリコン以外に、ゲルマニウム、窒素、炭素、ボロン、インジウム、ヒ素、燐及びアンチモンなどの１つ又はそれ以上の元素を含んでいてもよい。Ｓｉ含有フィルムに対する好ましいドーパントは、ヒ素、ボロン及び燐である。ドープされる場合、Ｓｉ含有フィルム中のドーパントの含有量は、約１×１０14〜約１×１０22原子／ｃｍ3の範囲とするのがよい。
【００３８】
上記の１つ又はそれ以上の元素は、最適化されたプロセスでシリコン源としてシランが用いられる場合と比べて、Ｓｉ含有フィルム全体にわたって、より均一に分散している。組成の均一性は、電気的な測定法（例えば、４−ポイントプローブ）、ＳＩＭＳ（二次イオン質量分析法）、ＲＢＳ（ラザフォード−バックスキャッタリング分光法）、エリプソメトリ及び／又は高分解能Ｘ線回折法（ＨＲ−ＸＲＤ）を用いることによって測定することができる。
【００３９】
１つのＳｉ含有フィルムと別のフィルム、１つの成膜プロセスと別のプロセスとを比較する場合には、ＳＩＭＳを用いて、Ｓｉ含有フィルムが成膜された円形のウェーハ基板の組成の均一性を測定する。ＳＩＭＳによる測定は、ウェーハの中心、ウェーハの中心と端部の中間（"ｒ／２"）及びウェーハの端部から３ｍｍ内側（"３ｍｍ内側部"）の３点を対象に測定する。該当するそれぞれのシリコン以外の元素について、ＳＩＭＳのデータから各位置におけるその元素の量を決定する。次に、得られた結果を、全体に対して原子％で表示する。次に、３つの値の平均値を求め、さらに標準偏差を求める。
【００４０】
対象とするＳｉ含有フィルム又は成膜プロセスに関して、組成の不均一性は、最大値と最小値の合計で標準偏差を割ったもので、その結果を百分率（パーセント）で表示する。例えば、３つの値が、３原子％、５原子％、１０原子％であれば、最大値と最小値の合計が１３で、標準偏差が３．６であるので、組成の不均一性は２８％と表される（３．６／１３＝２８％）。
【００４１】
組成の不均一性値は、Ｓｉ含有フィルム内の元素の含有量に応じて変わるのが好ましい。元素の含有量が１原子％以上であれば、Ｓｉ含有フィルムの組成に関する不均一性は、約２５％以下が好ましく、より好ましくは約２０％以下、さらに好ましくは約１５％以下、もっとも好ましくは１０％以下である。例えば、ＳｉＧｅフィルムのＧｅは、通常、そのフィルム中に約１原子％以上を示すはずであり、上記の好ましい条件がＳｉＧｅフィルムにも適用される。元素の含有量が０．００１〜１原子％の範囲であれば、Ｓｉ含有フィルムに関する組成の不均一性は、約１００％以下が好ましく、より好ましくは約７５％以下、さらに好ましくは約５０％以下、もっとも好ましくは約２５％以下である。元素の含有量が０．００１原子％未満であれば、Ｓｉ含有フィルムに関する組成の不均一性は、約４００％以下が好ましく、より好ましくは約３００％以下、さらに好ましくは約２００％以下、もっとも好ましくは約１００％以下の範囲である。例えば、含有量が変化するＳｉＧｅフィルムのＧｅ含有量は、広い範囲で変化するので、プロフィールに応じて、上記の範囲より大きな範囲が適用される。
【００４２】
本発明に係る成膜方法は、より厚いフィルムの成膜に利用することができるが、Ｓｉ含有フィルムの厚さが約５００Å以下の場合に、特に、これらの方法の優位性が発揮される。本発明に係る方法は、従来の方法に比べて、フィルムの厚さが薄くなるとともに、ますます有効になる傾向があり、好適なＳｉ含有フィルムの厚さは、約１５０Å以下、さらに好ましくは約１２５Å以下、もっとも好ましくは約１００Å以下である。成膜されるフィルムの連続性を保証するためには、Ｓｉ含有フィルムの好ましい厚さは、約１０Å以上、より好ましくは２０Å以上、もっとも好ましくは２５Å以上である。このように、本発明に係る成膜方法によれば、厚さが約１０〜約１５０Å、より好ましくは約２０〜約１２５Å、もっとも好ましくは約２５〜約１００Åの範囲にある、好ましいＳｉ含有フィルムの成膜が可能である。
【００４３】
フィルムの厚さ測定に適した方法には、マルチポイント−エリプソメトリ法がある。フィルムの厚さを測定する装置は、よく知られており、また市販されている。好ましい装置に、カリフォルニア州サニーベールにあるNanometrics,Inc.製のNanoSpecRシリーズの装置がある。Ｓｉ含有フィルムの厚さは、基板の断面試料を作製し、適当な顕微鏡観察、もっとも好ましくは電子顕微鏡による観察によって測定することも可能である。例えば、図１は、断面における厚さ１３０の測定を示す図である。厚さを測定するスパン（平面の範囲）は、フィルムの厚さの１０倍からＳｉ含有フィルムの全スパンの範囲のうちのいずれかとすればよい。フィルムの厚さが、そのスパンでばらついている場合には、その厚さは、平均値、例えば、設定したスパンにおけるフィルムの最大厚さと最小厚さの算術平均により求める。例えば、図２に示した構造２００の場合には、Ｓｉ含有フィルム２１０の厚さは、スパン２２０における厚さ２３０（最小値）と厚さ２４０（最大値）の合計の半分に等しい平均厚さとなる。
【００４４】
ここで用いられる二乗平均平方根：ｒｍｓ（より好ましくは、平均二乗誤差の平方根）は、対象とする集団の数値によって表されるばらつきの大きさを表示する手段である。例えば、ｙグラムの平均質量を有する対象物のグループにおいて、グループ内のそれぞれの数値が、（ｙ'−ｙ）で表されるある量だけ、平均値からずれた質量ｙ'を有するものとする。ｒｍｓを計算するために、これらの相違を二乗し（これらが正の数であることを保証するために）、合計し、平均することにより平均二乗誤差を求める。平均二乗誤差の平方根がｒｍｓばらつき(偏差：variability)である。
【００４５】
Ｓｉ含有フィルムは、フィルム面全面にわたって高度に均一な厚さを有していることが好ましい。一般に、上記の均一性測定は、径が２００〜３００ｍｍの地が露出しているか酸化物でカバーされたウェーハの全面に成膜することによって得られたフィルムを対象とすることができるが、ウェーハ周縁から３ｍｍ以内の領域については測定しない。フィルム厚さの均一性は、径に対応するランダムに選ばれたマルチポイントで厚さ測定を行い、様々な厚さ測定値から厚さの平均値を求め、ｒｍｓばらつきを求めることによって、決定される。フィルム厚さの測定装置には、Nanospec8300XSE装置R（カリフォルニア州サニーベールにあるNanometrics,Inc.から市販されている）を利用するのが好ましい。また、測定には、ランダムに選択されたウェーハの径に対応する４９点のフィルム厚さを測定するためにも、上記のような装置を用いるのがよい。
【００４６】
実際、厚さのばらつきは、例えば、上記のような測定に対応する装置によって直接求められ、手計算を必要としない。比較することができるように、その結果に関しては、ｒｍｓ厚さばらつきを平均厚さで割り、結果をパーセントで表示するために１００倍することによって、不均一性をパーセント表示で表すのがよい。上記の測定ができない表面を有するフィルム（例えば、１層又はそれ以上の層がその上に成膜されたフィルムや、集積回路に組み込まれたフィルムなど）の厚さの不均一性を測定する場合には、フィルムの断面試料を作製し、電子顕微鏡により測定するのがよい。フィルム断面について、もっとも薄い部分ともっとも厚い部分のフィルムの厚さを測定し、これらの２点の厚さ測定値の範囲（差）（例えば、±６Å）を、２つの測定値の合計で割る。ここでは、この厚さの不均一性をパーセントで表示する。
【００４７】
すべてのフィルムに対して、厚さの不均一性のパーセント値は、約２０％以下が好ましい。表１に、フィルムの平均厚さに対応させて、厚さの不均一性のパーセント値に関する好ましい範囲を示す。なお、表１に示した厚さの不均一性のパーセント値に関するそれぞれの値は、その数値の前に「約」が付いているものとして理解されなければならない。
【００４８】
【表１】
2004523903.tif 000003
【００４９】
Ｓｉ含有フィルムは、様々な表面形態(topography)上で、コンフォーマル(conformal)にコーティングされていることが好ましい。コンフォーマルなコーティングは、上に被覆される層（もしあれば）の曲率に従った層である。Ｓｉ含有フィルムは、ステップカバレージ性に優れていることが好ましい。「ステップカバレージ」は、段差のある面に被覆されるコンフォーマルなＳｉ含有フィルムの厚さが均一であることを意味する。ステップ（段差）のある面とは、同一の水平面に配置されない２つ以上の平行部を有する面である。例えば、図３は、Ｓｉ含有フィルム３１０が、シリコン基板３３０上に、シリコン酸化物層３２０の存在によって段差が生じている面に、良好なステップカバレージ性で形成されている構造３００を示す断面図である。ステップカバレージ性は、ステップのボトム部３４０におけるＳｉ含有フィルムの厚さの平均値の測定、ステップのトップ部３５０における厚さの平均値の測定と、この測定値によるボトム部３４０の厚さの平均値の除算、その結果をパーセントで表示するための１００倍によって求めることが好ましい。
【００５０】
同様に、図４Ａは、Ｓｉ含有フィルム４１０が、半導体基板４２０に設けられたトレンチ（溝）上に、良好なステップカバレージ性で形成されているトレンチ構造４００を示す断面図である。ステップカバレージ性は、同様に、トレンチのボトム部４３０におけるＳｉ含有フィルムの厚さの平均値の測定、トレンチのトップ部４４０、４５０における厚さの平均値の測定と、これらの測定値によるボトム部４３０の厚さの平均値の除算、その結果をパーセントで表示するための１００倍によって求めることが好ましい。好ましいＳｉ含有フィルムは、例え、アスペクト比が高い場合であっても、良好なステップカバレージ性を有している。「アスペクト比」とは、構造における水平方向の幅に対する段差の垂直方向の高さの比を意味する。例えば、図４に示したトレンチのアスペクト比は、トレンチの深さでトレンチの幅を割った値に等しい。
【００５１】
アスペクト比の範囲が約４．５〜約６の場合には、Ｓｉ含有フィルムは、約７０％以上、より好ましくは８０％以上のステップカバレージ性を有することが望ましい。アスペクト比の範囲が約１〜約４の場合には、Ｓｉ含有フィルムは、約８０％以上、より好ましくは９０％以上のステップカバレージ性を有することが望ましい。ステップカバレージ性は、上記の計算方法によることが好ましいが、側壁部３６０又は４６０の厚さを考慮に入れて計算してもよい。例えば、ステップカバレージ性に関する上記の定義の代わりに、段差部のトップ及び／又はボトムにおける厚さの平均値に対する側壁部の厚さの比、すなわち、側壁部４６０の厚さ／底部４３０の厚さ、又は、側壁部４６０の厚さ／トップ部４４０と４５０の厚さの平均値とすることもできる。しかし、特に断りがない限り、本明細書におけるステップカバレージ性は、段差のボトム部におけるＳｉ含有フィルムの水平部の厚さの平均値を測定し、その測定値を、段差のトップ部における水平部の厚さの平均値で割り、その結果をパーセントで表示するために１００倍することによって求められる値である。
【００５２】
本明細書で定義されているＳｉ含有フィルムの厚さと表面平滑さ（表面粗さ）は、約１平方μｍ（μｍ2）以上、好ましくは約５μｍ2以上、より好ましくは約１０μｍ2以上の表面領域で維持されていることが望ましい。また、Ｓｉ含有フィルムは、ウェーハなどの大型の基板の全て又は一部を被覆するものであり、そのような基板は、約３００ｃｍ2以上、好ましくは７００ｃｍ2以上の面積を有するものである。この表面は、特定の材料にコンタクトしている部分として定義することが可能であり、特定の層にコンタクトしている表面領域のことである。例えば、Ｓｉ含有フィルムは、絶縁体材料及び半導体材料の上に形成される。Ｓｉ含有フィルムの絶縁体材料と接触する面積は、約５μｍ2以上、より好ましくは約１０μｍ2であることが望ましい。Ｓｉ含有フィルムは、コンフォーマルな層であることがさらに好ましい。
【００５３】
通常、良好なステップカバレージ性が得られるので、多くの場合、Ｓｉ含有フィルムの表面粗さは、被覆されるものの表面粗さとほぼ同じである。表面粗さは、測定対象の表面１μｍ四方の部分について、原子間力顕微鏡（ＡＦＭ）で測定されるｒｍｓ表面粗さで表すことが好ましい。下層の基板の表面粗さは、約１Åｒｍｓ（原子レベルで平面）〜約２５Åｒｍｓ又はそれ以上の範囲であってもよい。下層の基板の表面粗さは、被覆されるＳｉ含有フィルムがほぼ同様な表面粗さとなるように、１０Åｒｍｓ以下、より好ましくは５Åｒｍｓ以下とするのがよい。
【００５４】
所定の表面粗さを有する下層の基板の表面に対して、成膜されるＳｉ含有フィルムの表面粗さは、約５Å以下、より好ましくは３Å以下、さらに好ましくは２Å以下の量だけ、基板の表面粗さより粗い程度が好ましい。例えば、基板の表面粗さが約７Åｒｍｓの場合には、その上に成膜されたＳｉ含有フィルムの測定される表面粗さは、約１２Åｒｍｓ（７Å＋５Å）以下であることが好ましい。特に、下層の表面粗さは約２Åｒｍｓ以下で、積層されるＳｉ含有フィルムの測定される表面粗さは、約５Åｒｍｓ以下、より好ましくは約３Åｒｍｓ以下、さらに好ましくは約２Åｒｍｓ以下であるのが望ましい。なお、本明細書に記載されている表面粗さ測定は、エッチングや研磨、後に続く熱処理に先立って、成膜された状態で行うことに注意すべきである。
【００５５】
Ｓｉ含有フィルムは、約１μｍ2以上、好ましくは約５μｍ2以上、さらに好ましくは約１０μｍ2以上の領域にわたって、薄く連続していることが望ましい。フィルムの厚さが薄くなるに従って、上記のような領域に対応するフィルムの連続性を確保することが、徐々に難しくなる傾向がある。本発明に係る方法は、より厚い連続したＳｉ含有フィルムの成膜に有効であるが、厚さが約１２５Å以下の連続したフィルムの成膜に特に有効であり、厚さが１００Å以下のフィルムの成膜にはさらに有効であり、厚さが８０Å以下のフィルムの成膜には、なおいっそう有効である。
【００５６】
本発明に係る方法により、金属、絶縁体、半導体及びドープされた半導体を含む様々な材料を、通常の方法で、Ｓｉ含有フィルム上に成膜することができる。また、Ｓｉ含有フィルムには、アニーリング、エッチング、イオン注入（ドーピング）、研磨などの半導体製造に係る処理を施すことができる。
【００５７】
１つの実施の形態では、異なった材料で構成された多層構造の作製に有効なウェッティング層(wetting layer：濡れ層)を用いる。例えば、トランジスタのゲート電極の形成方法は、ドープされたシリコン、ドープされたシリコン−ゲルマニウム、ドープされたシリコン−炭素、ドープされたシリコン−ゲルマニウム−炭素などの半導体層を、シリコン酸化物などの絶縁体材料上に成膜することを含んでいる。この成膜方法は、はじめに、絶縁体材料上にウェッティング層を形成し、次にこのウェッティング層上に半導体層を成膜することによって、改善することができる。図５は、絶縁体層５２０とゲート電極５３０との間に挟まれたウェッティング層５１０が設けられたゲート電極積層体５００（パターニングの前）を示す部分断面図である。なお、積層体５００は、半導体基板５４０上に形成されている。
【００５８】
図６（Ａ）〜（Ｃ）は、トランジスタのゲート電極を形成するのに好適な方法を、続けて模式的に示す部分断面図（パターニングの前）である。加工品６００は、半導体基板６１０（ドープされたシリコンが好ましい）と、基板６１０上に成膜された薄いゲート絶縁体層６２０（シリコン酸化物が好ましい）とで構成されており、この加工品６００を、反応容器６３０内に配置する。好ましくは、約４５０〜約５５０℃の範囲の温度に基板を加熱することにより、トリシランを用いる成膜条件を確立した後、供給ライン６３０を介して、トリシランを含むガスを反応容器６３０に導入する。この処理により、厚さが約２５〜約１００Åで、表面粗さが約５Åｒｍｓ以下の範囲の非晶質Ｓｉ含有フィルムを、絶縁体層６２０に成膜し、ウェッティング層６６０を形成する。次に、ウェッティング層６６０上に、半導体層（好ましくはドープされたシリコン、より好ましくはドープされたＳｉ−Ｇｅ、ドープされたＳｉ−Ｃ又はドープされたＳｉ−Ｇｅ−Ｃ）６７０を成膜することにより、ゲート電極を形成する。薄い、連続した非晶質シリコンのウェッティング層６６０により、上層の半導体層６７０の均一性が改善され、ゲート絶縁体６２０との界面へのゲルマニウムなどの元素の拡散に対するバリアがもっとも小さくなる。
【００５９】
別の好ましい実施の形態に、量子ドットの形成方法がある。量子ドットは、１つ又はそれ以上の電子がある領域に閉じ込められる材料の粒子であり、その領域は、電子が実質的にゼロ次元に閉じ込められるように、電子の波長以下の方向に最大次元を有している。１つの量子ドット内の電子は、明確に分離した量子状態をとっており、それらの量子状態は閉じ込め領域のサイズの関数である。
【００６０】
量子ドットに関する将来的な応用には、量子光学デバイス（例えば、レーザ及び検出器）と、量子電子デバイス（例えば、ダイオード及びトランジスタ）などがある。しかし、そのような構造を製造することが難しいため、上記のような応用に関しては、開発の速度がゆっくりであった（参照：E.Corcoran and G.Zorpette,"Diminishing Dimensions",Scientific American, October 1997）。本発明に係るトリシランを用いる成膜方法によれば、シランを用いる方法に比べて、より均一なサイズ及び／又は分散した量子ドットを製造することができる。
【００６１】
図７（Ａ）〜（Ｃ）は、量子ドットの好ましい製造方法を、続けて模式的に示す部分断面図である。この方法は、分離したＳｉ含有粒子が、Ｓｉ含有粒子を形成する前に、アニーリングされた面に形成されるという知見に基づいている。本発明は、理論で裏付けられていないが、アニーリングによって薄いフィルムが分断されて多数の領域となり、その領域が集まって、分離した結晶の粒子になると考えられる。不均一なフィルムをアニーリングすると、同じように不均一な量子ドットとなる。一方、本発明に係る均一なフィルムをアニーリングする方法によれば、より大きなサイズ及び／又は空間的な均一性を有する量子ドットが得られる。
【００６２】
図７（Ａ）〜（Ｃ）を参照し、好ましい実施の形態に係る量子ドットの製造方法を説明する。ただし、本発明に係る方法は、好ましい実施の形態に限定されるものではない。絶縁体構造（絶縁体層）７２０上にＳｉ含有フィルム７１０を成膜することによって、構造７００を形成する。この方法では、絶縁体層７２０は、半導体基板上のシリコン酸化物で構成することが好ましい。さらに好ましいのは、絶縁体層７２０を、厚さが約１００Å以下、好ましくは５０Å以下のトンネル酸化物で構成することである。絶縁体層７２０を反応容器（図示省略）の中に配置し、トリシラン及び必要に応じてドーパント前駆体を反応容器内に導入し、その間、約４５０℃〜約５５０℃の温度範囲に加熱する。この処理によって、絶縁体層７２０上に、厚さが約２５〜約１００Åの範囲、表面粗さが約５Åｒｍｓ以下で、薄く、滑らかで、連続したＳｉ含有フィルム７１０を成膜する。次に、Ｓｉ含有フィルムにアニーリングを施し、複数の量子ドットを形成する。さらに、はじめに成膜されたＳｉ含有フィルム７１０上に、第２の絶縁体層７３０（好ましくはシリコン酸化物）を形成するのが好ましい。次に、好ましくは約６００〜約８００℃の範囲の温度で、得られた構造７５０をアニールすることにより、複数の量子ドット７７０を形成する。量子ドットは、シリコンの気相成膜技術を用いてシリコンの薄いフィルムを形成しないことを除いて、米国特許第６，２３５，６１８号公報に記載されている方法によっても形成することができる。しかし、本発明に係る方法では、そうではなく、トリシランを用いて成膜する。
【００６３】
Ｓｉ含有フィルム７１０は薄く、均一であるので、得られる量子ドット７７０は、比較のシランを用いる最適化された方法によって得られる量子ドットに比べて、サイズ及び／又は空間的分散がより均一である。量子ドットの粒子のサイズは、対象とする用途によるが、約２００Å以下、好ましくは約１００Å以下であることが望ましい。サイズの均一性は、量子ドットのサイズ及びｒｍｓサイズのばらつき（偏差）の平均値を測定することによって決定するのがよい。ｒｍｓサイズのばらつきは、量子ドットのサイズの平均値をベースとして、約１５％以下、１０％以下がより好ましい。例えば、量子ドットのサイズの平均値が５０Åの構造では、サイズのばらつきは７．５Åｒｍｓ（５０Åの１５％）以下である。空間的な均一性は、所定の面積当たりの量子ドットの個数の平均値とｒｍｓの空間的ばらつきとを測定することによって決定するのがよい。ｒｍｓの空間的ばらつきは、約５％以下が好ましい。例えば、０．１μｍ2当たりに平均５０量子ドットを有する構造に対しては、空間的なばらつきは、０．１μｍ2当たりに２．５個（５０個の５％）以下が望ましい。本発明に係る量子ドットは、シングル電子トランジスタ、量子ドット赤外線光検出器及びスパース（希薄）キャリアデバイスなどの多くの用途に有用である。米国特許第６，１９４，２３７号公報、６，２１１，０１３号公報、６，２３５，６１８号公報、６，２３９，４４９号公報及び６，２６５，３２９号公報を参照のこと。これらのすべての文献は、それぞれのすべてが参考として本明細書に引用されるもので、特に、量子ドットの構造製造方法及び用途を記載することを目的として引用されている。
【００６４】
別の好ましい実施の形態は、拡散源及び拡散層の形成方法に関する。拡散源は、１つ又はそれ以上のドーパント元素のソースとして作用する層を意味する。そのような拡散層は、例えば、ドーパントが必要な領域に近接して形成し、次に、加熱することにより、拡散層から所定の位置にドーパントを拡散（移動）させるためのものである。しかし、その拡散源の利用には制限がある。例えば、成膜と拡散処理は、多くの時間を必要とし、これらの処理に含まれる加熱は、著しいエネルギ費を必要とする。イオン注入などのその他のドーピング方法を用いることもできるが、イオン注入法によって浅い領域にイオンを注入することは困難である。
【００６５】
このように、浅いソース−ドレイン接合などの浅くドープされた領域を形成することには問題がある。エネルギコストに関する問題を小さくするために、拡散経路の長さを短くすることができる薄い拡散源を成膜することが試みられてきた。しかし、シリコン源としてシランを用いる試みは、シランを用いる場合の成膜温度が高いことと、拡散層の厚さの不均一性に対応して、拡散処理後に、ドーパントが不均一になることの２つの理由から、いままで不成功に終わっている。
【００６６】
薄く、均一なＳｉ含有拡散源は、シリコン源としてトリシランを用いることによって形成可能なことが分かった。これらの拡散源は、反応容器内にトリシランとドーパントの前駆体を導入し、熱ＣＶＤにより、ドーパントの最終目的地(ultimate destination)にもっとも近接して、基板面に高濃度のドープされたＳｉ含有フィルムを成膜することによって、形成することが好ましい。反応容器に導入するドーパントの前駆体の量は、最終的な用途に応じて、広い範囲に変化する。ただし、その量は、ドーパントの濃度の決定に影響し、形成される拡散源では、約１×１０16〜約１×１０22原子／ｃｍ3の範囲となる。反応容器に導入するトリシランに対するドーパントの前駆体の割合は、トリシランとドーパントの前駆体とを合わせた全質量に対して、約０．００００１〜約１５０％、好ましくは約０．００１〜約７５％の範囲とするのがよい。
【００６７】
拡散層の成膜温度は、約４００〜６５０℃の範囲が好ましいが、さらに好ましいのは、４５０〜６００℃の範囲である。成膜温度が低い場合には、エネルギコストに関する問題が小さく、より滑らかでより連続したフィルムが得られる。一方、成膜温度が高い場合には、成膜速度が速くなる傾向がある。拡散源の厚さは、約２５〜約１５０Å、より好ましくは約５０〜約１００Åの範囲とするのがよい。また、拡散源は、厚さが、例えば、厚さの不均一度が約１０％以下というように実質的に均一で、ドーパントの分散が実質的の均一であることが好ましい。
【００６８】
半球形の粒（ＨＳＧ）を含むＳｉ含有フィルムが知られている。例えば、米国特許第５，８８５，８６９号公報、第５，８３７，５８０号公報、第５，６５６，５３１号公報参照のこと。ＨＳＧシリコンフィルムは、非晶質のＳｉ含有フィルムをアニールし、フィルムの厚さ、アニーリング時間及びアニーリング温度に応じて、様々な度合いに表面を粗にすることによって形成することが可能である。シリコン原子は、アニーリング温度で移動し、そのアニーリング温度で熱力学的に安定な結晶領域を形成する。結晶粒の存在により、表面に全体的に半球形の盛り上がりがあるように見える粗い表面が生成される。粒の大きさは、例えば、約２００Å以上、好ましくは３００〜５００Åの範囲である。
【００６９】
ＨＳＧシリコンフィルムは、表面積が広いので、キャパシタの製造に好適である。上記の技術により、通常、大きさが均一で、均一に分散した粒で構成された理想的な形態をしたＨＳＧシリコンフィルムが得られる。しかし、本技術に係る技術者であれば、従来の技術では、通常、粒の大きさのばらつきが大きく、粒が基板面に均一には分散していないＨＳＧシリコンフィルムしか得られないことを知っているはずである。粒の大きさと分散の不均一性は、デバイスの性能と信頼性に悪影響を与える傾向がある。
【００７０】
本発明に係る薄く、均一で、非晶質のＳｉ含有フィルムは、ＨＳＧシリコンにとって理想的な前駆体である。例えば、図４Ｂに示した構造４７０におけるＨＳＧシリコンフィルム４８０は、図４Ａに示したＳｉ含有フィルム４１０をアニールすることによって形成することができる。キャビティ内に形成されたＨＳＧシリコンフィルムは、積層コンテナキャパシタ、トレンチキャパシタの製造に好適である。同様に、ポスト（柱）やスタッド（植え込みボルト）の外面に成膜されたＳｉ含有フィルムをアニールすることによって、スタッドキャパシタを製造することができる。ただし、これには、その表面の成膜に関する同様なチャレンジを含んでいる。ＨＳＧシリコンフィルムを基にして形成されるキャパシタは、様々な用途に適用可能であり、特にＤＲＡＭでの利用が好適である。
【００７１】
ＤＲＡＭは、小型化とキャビティの側壁の水平方向における近接化が続いており、従来のＨＳＧの製造方法は、ますます不十分なものとなってきている。前駆体のフィルムの不均一性に起因するサイズが大きすぎる粒は、ますます問題になっているようであり、キャビティ部でのショート（短絡）、それに伴うキャパシタンスのロスという結果となっている。将来、ＤＲＡＭが、トレンチ又はホール内へのシリコンフィルムの成膜と、ＨＳＧシリコンを形成するためのアニーリングとによって製造されるようになる場合には、その製造は、深いキャビティ内面に、ＨＳＧシリコン形態を精度よくコントロールすることができるプロセスによって促進されるであろう。特に、ＨＳＧシリコンを形成するためのアニーリングに適したフィルムを調製することができるように、深いキャビティの内面などの勾配が急な段差部に対して、均一にステップカバレージされた、薄い非晶質のシリコンフィルムの形成が可能なことが、強く要望される。
【００７２】
本発明に係る薄く、平滑なＳｉ含有フィルムを成膜することができれば、シランを用いる場合よりも小さな形状を有する構造上に、ＨＳＧシリコンフィルムを形成することができるようになる。それによって、より小さな臨界寸法への発展が図られる。このように、好ましい実施の形態は、反応容器内へトリシランを導入するステップ、非晶質Ｓｉ含有フィルムを成膜するステップ、そのフィルムをアニールしＨＳＧシリコンフィルムを形成するステップを含む方法を提供する。
【００７３】
反応容器内に配置された基板の温度は、約４５０℃〜約６００℃の範囲であることが好ましく、より好ましくは約４５０〜約５２０℃である。また、非晶質Ｓｉ含有フィルムは、熱ＣＶＤによって基板に成膜することが好ましい。非晶質のＳｉ含有フィルムは、厚さが約１０〜約１５０Å、好ましくは約５０〜１００Åの範囲、表面粗さが約５ｒｍｓÅ以下、好ましくは約２Åｒｍｓ以下であることが望ましい。非晶質Ｓｉ含有フィルムの厚さの不均一性（パーセント単位）に関する好ましい範囲は、すでに表１に示した。この非晶質Ｓｉ含有フィルムをアニールし、ＨＳＧシリコンフィルムを形成する。この場合、基板を約６００〜約７００℃の範囲の温度に加熱することが好ましい。上記のようなアニーリングにより、Ｓｉ含有フィルムから、より微細でより均一な粒構造を有するＨＳＧシリコンフィルムの形成が可能なことが分かった。
【００７４】
ＨＳＧシリコンフィルムの粒サイズの平均値と空間分散性は、その構造物の断面試料を作製し、それを透過型電子顕微鏡により測定することにより、粒サイズの平均値と、所定の面積当たりの平均粒数とを求めることによって決定することが好ましい。ｒｍｓ粒サイズは、粒サイズの平均値に対して、約１５％以下、より好ましくは１０％以下であることが望ましい。例えば、粒サイズの平均値が３００Åの構造の場合は、ｒｍｓ粒サイズのばらつきは、４５Å（３００Åの１５％）以下が好ましい。空間均一性は、所定の面積に対する粒数の平均値とｒｍｓ空間ばらつきとを測定することによって、決定することが好ましい。なお、ｒｍｓ空間ばらつきは約１０％以下、より好ましくは約５％以下である。例えば、０．１μｍ2当たりに平均２５の粒が存在する構造に対しては、ｒｍｓ空間ばらつきは、０．１μｍ2当たりに２．５ｒｍｓ（２５の１０％）以下が望ましい。粒サイズの平均値は、約２００Å以上、より好ましくは約２５０〜約５００Åの範囲がよい。
【００７５】
本発明に係るＳｉ含有フィルムは、反射防止膜としても有用である。半導体の製造におけるパターン基板に、通常、強力な電磁放射源を用いるフォトリソグラフィ法が適用される。反射防止膜は、反射放散量を少なくするために、表面に適用されることが多い。この膜は、通常、その反射防止特性が、放射物の波長をいくつか多重化する膜厚に調整することにより、そのタイプの入射光が最大になるように設計される。また、二次的な光学効果を避けるために、通常、多重化ができるだけ小さくなることが要求されるが、そのような薄い、光学的特性を有するフィルムを調製することは、より困難である。さらに、デバイスの大きさが小さくなってきているので、フォトリソグラフィに用いられる入射光の波長も短くなってきており、それに応じて反射防止膜に要求される厚さも薄くなってきている。
【００７６】
好ましい実施の形態により、半導体の製造に有用な反射防止膜が提供される。反射防止膜は、本発明に係るＳｉ含有フィルムにより構成される。そのＳｉ含有フィルムは、膜の性質が基板の表面で実質的に一定となるように、厚さが実質的に均一であり、厚さの不均一性は、好ましくは約１０％以下である。反射防止膜の厚さは、少なくとも入射光のうちの一部の反射を抑えるのに効果があるように選択することが好ましく、入射光のうちの約７５％以下に、反射を抑えることがより好ましい。代表的な厚さは、入射光の波長の多重化が低い厚さであり、好ましくは約１００〜約４０００Å、より好ましくは約３００〜約３０００Åである。Ｓｉ含有フィルムは、元素状の窒素、酸素及び／又は炭素を含むことが好ましく、Ｓｉ−Ｎ、Ｓｉ−Ｏ−Ｎ及びＳｉ−Ｃ−Ｎのうちから選ばれたものを含むことが、さらに好ましい。
【００７７】
反射防止膜は、本明細書の他の場所に記載されている成膜法により、トリシラン、必要に応じて、酸素、窒素及び／又は炭素の前駆体を用いて成膜することが好ましい。好ましい酸素の前駆体には、２原子酸素及びオゾンがあり、好ましい窒素の前駆体には、ヒドラジン、原子状窒素、シアン化水素及びアンモニア、好ましい炭素の前駆体には、二酸化炭素、一酸化炭素、シアン化水素、アルキルシアン及びシリル化アルカンがある。上記のＳｉ−Ｎ、Ｓｉ−Ｏ−Ｎ及びＳｉ−Ｃ−Ｎのフィルムは、他の目的の前駆体としても好適であり、例えば、薄いエッチング停止層に好適である。
【００７８】
別の実施の形態では、Ｓｉ含有フィルムは、トリシランと窒素の前駆体とを用いて形成されるＳｉ−Ｎフィルムである。成膜されるフィルムは、厚さが薄く、均一で、ほぼ純粋なシリコンからＳｉ3Ｎ4の範囲の組成を有する。好ましい窒素の前駆体は、（Ｈ3Ｓｉ）3Ｎ（トリシリルアミン）、アンモニア、原子状窒素及びＮＦ3などの化学的前駆体である。原子状の窒素は、マイクロ波ラジカル発生器（ＭＲＧ）を利用して生成させるのがよい。この実施の形態に従って調製される好ましいＳｉ−Ｎフィルムの厚さは、約１０〜３００Å、より好ましくは１５〜１５０Åの範囲である。Ｓｉ−Ｎフィルムの厚さの不均一性に関する好ましい範囲は、すでに表１に示した。熱ＣＶＤにおける好ましい成膜温度は、約４００〜約８００℃、より好ましくは約４００〜７５０℃、さらに好ましくは約４５０〜６５０℃の範囲である。
【００７９】
好ましい実施の形態においては、Ｓｉ−Ｎを、ＣＶＤ反応容器に、窒素の前駆体、好ましくは原子状の窒素を連続的に導入するとともに、連続的又はパルス的、好ましくは１回以上のパルスでトリシランを導入することによって成膜する。極めて薄く、均一性に優れたＳｉ−Ｎフィルムは、例えば、窒素の前駆体、トリシランなどの成分のそれぞれを、反応容器内に連続的又はパルス的に導入することによって得ることができることが分かった。しかし、原子状の窒素を連続的に導入する場合に、トリシランを１回以上パルス的に導入することによって、さらに優れた均一性を有するフィルムが得られることも確認された。好ましいＳｉ−Ｎフィルムは、トリシランの代わりにシランを用いて成膜される比較のＳｉ−Ｎフィルムよりも、厚さの均一性の高い度合いが高い。また、表面粗さは、約１μｍ2以上の表面積に対して、約１０Åｒｍｓ以下、より好ましくは約約５Åｒｍｓ以下の量だけ、基板の表面粗さより大きい程度であることが望ましい。
【００８０】
特に、低い温度で、トリシランとともに化学的前駆体として好ましい窒素の前駆体を用いることにより、フィルム中で最低限のＮ−Ｈボンド数を有するＳｉ−Ｎ材料の成膜が可能になる。この場合の成膜速度は、シランなどの従来のＳｉ源を用いるプロセスによって得られる速さに比べて、はるかに速い。４５０℃を超える成膜温度の場合、水素の含有量の範囲は、約４原子％以下、さらに好ましくは約２原子％以下、もっとも好ましくは約１原子％以下である。
【００８１】
薄く、均一はＳｉ−Ｎフィルムには、様々な用途がある。半導体製造の分野では、例えば、Ｓｉ−Ｎ層は、エッチング停止層、化学的機械研磨（ＣＭＰ）停止層、ハードマスク、バリア層、キャパシタ絶縁体、ゲート絶縁体などとして利用されることが多い。これらの用途ではどの場合でも、完全な連続性を有するできるだけ薄い層を形成するのが有利である。
【００８２】
表面にＳｉ含有フィルムを成膜するのに用いることができる装置を提供する。図８は、好ましい装置を示す模式的な構成図である。この装置８００は、キャリアガスソース８１０、液体のトリシラン８３０を含む温度制御されたバブラ８２０、及びバブラ８２０とキャリアガスソース８１０とを動作可能に接続するガスライン８４０を含んで構成されている。排気ライン８６０を備えるＣＶＤ反応容器８５０は、供給ライン８７０によって、バブラ８２０に動作可能に接続されている。トリシランは、キャリアガスとともにバブラ８２０からＣＶＤ反応容器８５０に流れ、この流れは、バブラ８２０に近接して動作可能に配置された温度調節ソース８８０によって、サポートされていることが好ましい。温度調節ソース８８０は、トリシラン８３０の温度を、約１０〜約７０℃、好ましくは約２０〜約５２℃の範囲に維持し、それによって、トリシランの気化速度を制御する。
【００８３】
ＣＶＤ反応容器８５０は、枚葉式の水平ガス流反応器であることが好ましい。この装置８００は、供給ライン８７０に動作可能に接続されたマニホールド（図示省略）を備えることが好ましい。このマニホールドは、バブラ８２０からＣＶＤ反応容器８５０へのトリシラン８３０の通路を制御するとともに、反応容器８５０内に配置された基板上のガス流れの均一性を、分離して調整することが可能な態様とするのがよい。ガスの供給ライン８７０は、トリシランの凝縮を防ぐために、約３５〜７０℃、好ましくは約４０〜５２℃の温度範囲に維持されることが好ましい。
【００８４】
別の好ましい実施の形態では、以下に説明するように、Ｓｉ含有フィルムを含んで構成された集積回路が提供される。Ｓｉ含有フィルムから集積回路を製造する方法は、本技術に係る技術者にはよく知られている。トリシランを用いることにより、商業規模で意味のある成膜速度で、より薄いフィルムを制御して成膜することができるという理由によって、従来のデバイスの設計をより小さな臨界寸法に展開することができる。これらの集積回路は、本技術に係る技術者に知られている方法によって、コンピュータシステムに組み込むことができる。また、さらに好ましい実施の形態によれば、１つ又はそれ以上の集積回路で構成されたコンピュータシステムが提供される。本明細書で用いられる「コンピュータシステム」は、ディジタル形式の情報の計算及び／又は記憶をすることができるシリコンベースのデバイスを含んでいる。このように、「コンピュータシステム」は、集積回路が組み込まれたあらゆるデバイスを含んでいる。
【００８５】
本発明に係る方法は、半導体デバイスの製造歩留まりを向上させることができる。半導体デバイスの製造では、通常、表面積が約３００ｃｍ2以上、例えば、直径が２００ｍｍ又は３００ｍｍ以上のウェーハをスタート基板としている。そのウェーハにドーパントを注入し、数百又は数千の工程を施すことにより、最終的に数百万個の半導体デバイスを含むウェーハを製造する。次に、最終製品のウェーハを切断してそれぞれのデバイスに分離し、全数ＮTの完成した半導体デバイスを製造する。
【００８６】
完成品の半導体デバイスのすべてが目標の性能特性を有するように、製造工程における各ステップは、できるだけ均一であることが強く要求されている。しかし、そのプロセスで、仕様に合った数ＮAのデバイス、すなわち、目標の性能仕様を満足するデバイスと、仕様を満足しない数ＮUのデバイスとを製造する場合がしばしばある。仕様を満足しないデバイスは、スクラップにしなければならないことが多いので、特定のプロセスに対するデバイスの歩留まりＮA／ＮTは、製造者にとって、極めて重要なパラメータである。
【００８７】
多くの半導体デバイスの製造プロセスは、シランを用いて基板上にＳｉ含有フィルムを形成するステップを含んでいる。しかし、より大きなウェーハと、よりコンパクトなデバイスという方向に進んでいるので、シランを用いることに伴う前述の問題のために、デバイスの歩留まりを維持することが、ますます難しくなってきている。例えば、より薄いシリコン含有フィルムの成膜に関しては、ウェーハ、特に大型のウェーハの全面における厚さ及び／又は組成のばらつきを補償することができるように、プロセスを調整することがますます難しくなってきている。
【００８８】
シランを用いる半導体デバイスの製造方法の歩留まりは、本明細書で説明したように、シランをトリシランで置き換えることによって改善することができる。この置き換えによって、様々なプロセスで歩留まりが改善される。そのプロセスは、厚さの平均値が約２０００Å以下のＳｉ含有フィルムを成膜する場合に特に有効であり、フィルムの厚さが薄くなるほどますます好ましいものとなる。このように、トリシランによるシランの置き換えは、成膜するフィルムの厚さが、約３００Å以下の場合に効果的であり、約１５０Å以下の場合にさらに効果的であり、約１００Å以下の場合には特に効果的である。同様に、上記の置き換えは、基板の表面積が約３００ｃｍ2以上の場合に、特に歩留まり改善効果が大きく、表面積が約７００ｃｍ2以上の場合にはさらに改善効果が大きい。
【００８９】
１個の半導体デバイスの価格はかなり高いものが多いので、例え歩留まりの上昇が少しであっても、製造者にとっては大きなコスト節減という効果が得られる。トリシランによるシランの置き換えは、約２％以上、より好ましい場合は約５％以上の製品デバイスの歩留まり向上が得られる｛（トリシランの場合の歩留まり−シランの場合の歩留まり）／シランの場合の歩留まり×１００｝。
【００９０】
好ましい置き換え方法は、低温で、例えば、トリシランを用いる熱ＣＶＤについてすでに説明した温度パラメータの条件で、トリシランから成膜することが可能という長所を発揮させるために、ＣＶＤ法を改善することを含んでいる。例えば、半導体製造プロセスが温度ＴSでシランを用いる熱ＣＶＤを含む場合に、トリシランでシランを置き換えると、成膜温度をＴt（ＴS＞Ｔt）まで低くすることができる。この温度低下により、好ましいことにエネルギ費が節約され、温度の低下率｛（ＴS−Ｔt）／ＴS×１００｝は、好ましい場合は約１０％以上、さらに好ましい場合は約２０％以上となる。Ｔtは、約４５０〜約６００℃の範囲が好ましく、約４５０〜約５２５℃の範囲がさらに好ましい。反応容器にシランを導入するプロセスを、トリシランを導入するプロセスに置き換える時には、すでに説明したように、室温においてトリシランが液体であるという性質を考慮して、例えば、バブラの使用、ガス供給ラインの加熱などの改善も行われる。
【実施例】
【００９１】
以下の試験は、ASM Epsilon E2500TM水平フローリアクタシステムを用いて実施した。このシステムは、Bernoulliワンドウェーハ移送システム、パージ−オンリーロードロック、ウェーハが滑り落ちることを防止するために上面に溝を備えた凹型のサセプタ、四角形の予熱リング、調節可能なスポットランプ及び個別に調節できるガス注入インジェクタで構成されたものである。
（実施例１）
厚さ１０００ÅのＳｉＯ2層を備えた直径８インチ（２００ｍｍ）の＜１００＞シリコンウェーハを反応容器に配置し、標準状態で２０リットル／分（ｓｌｍ）の高純度水素ガス流の下、真空度４０ｔｏｒｒ（５．２×１０3Ｐａ）、温度４５０℃の条件で熱平衡に到達させた。次に、反応容器への供給ラインによって接続されたバブラ（トリシランが入った容器をウォータバスを用いて室温に維持）を使用して、液体のトリシラン中に高純度水素ガスを通過させることにより、トリシランを反応容器に導入した。次に、流量９０ｓｃｃｍ（インジェクト）のジボラン（１００ｐｐｍ、２ｓｌｍの高純度水素ガスに混合された９０ｓｃｃｍ）とともに、流量１８０ｓｃｃｍの水素ガス／トリシラン混合物を、反応容器に４分間流した。全厚さ５６Åで、表面粗さ約２Åｒｍｓ（下層のシリコン酸化物に匹敵）を有する連続した、ボロンがドープされた非晶質シリコンフィルムが、成膜速度１４Å／分で、シリコン酸化物層上に形成された。次に、断面試料を調製しやすくするために、エポキシ樹脂層を形成した。
【００９２】
図９は、得られた基板の断面を示す電子顕微鏡写真であり、下層のＳｉＯ2層（"oxide"）、成膜された非晶質シリコンフィルム（"a-Si"）及び被覆層のエポキシ層（"epoxy"）を示す図である。なお、酸化物上の核生成が非常に速いので、４分以下の時間、１〜１００ｔｏｒｒ（１．３×１０2〜１．３×１０4Ｐａ）の範囲の圧力、４２５〜５２５℃の範囲の温度においても成膜することが可能であった。
（実施例２：比較例）
トリシランの代わりにシランを使用し、その他の条件は実施例１と同じ条件で処理を行った。シランは試験条件下ではガス状であるので、バブラを用いずに、水素ガスとの混合ガスとして、直接反応容器にシランを導入した。３０分後にも、有意な膜成長が観察されず、シランの流量１９０ｓｃｃｍでも、Ｓｉ含有フィルムを得ることができなかった。
（実施例３）
流量２２８ｓｃｃｍとし、ジボランを用いずに、成膜時間を２分間としたこと以外の条件は、実施例１の場合と同じ条件で処理を行った。全厚さ２８Åで、表面粗さ約２Åｒｍｓ（下層のシリコン酸化物に匹敵）を有する連続した非晶質シリコンフィルムが、成膜速度１４Å／分で、シリコン酸化物層上に形成された。次に、断面試料を調製しやすくするために、エポキシ樹脂層を形成した。
【００９３】
図１０は、得られた基板の断面を示す電子顕微鏡写真であり、下層のＳｉＯ2層（"oxide"）、成膜された非晶質シリコンフィルム（"a-Si"）及び被覆層のエポキシ層（"epoxy"）を示す図である。この実施例では、極めて薄く、連続した、均一で、ドーパントやドーパントの前駆体がない非晶質シリコンフィルムの成膜が行われたことを示している。なお、酸化物上の核生成が非常に速いので、２分以下の時間、１〜１００ｔｏｒｒ（１．３×１０2〜１．３×１０4Ｐａ）の範囲の圧力、４２５〜５２５℃の範囲の温度においても成膜することが可能であった。
（実施例４）
厚さ１０００ÅのＳｉＯ2層を備えた直径８インチ（２００ｍｍ）の＜１００＞シリコンウェーハを反応容器に配置し、標準状態で２０リットル／分（ｓｌｍ）の高純度水素ガス流の下、真空度４０ｔｏｒｒ（５．２×１０3Ｐａ）、温度６００℃の条件で熱平衡に到達させた。次に、反応容器への供給ラインによって接続されたバブラ（トリシランが入った容器をウォータバスを用いて室温に維持）を使用して、液体のトリシラン中に高純度水素ガスを通過させることにより、トリシランを反応容器に導入した。次に、流量９０ｓｃｃｍ（インジェクト）のジボラン（１００ｐｐｍ、２ｓｌｍの高純度水素ガスに混合された９０ｓｃｃｍ）とともに、流量１８０ｓｃｃｍの水素ガス／トリシラン混合物を、反応容器に１５秒間流した。厚さ１００Åで、ボロンがドープされた非晶質シリコンフィルムが形成された。上記の条件下では、基板へのトリシランの供給速度は、０．１ｇ／分で、成膜速度は４００Å／分であった。
（実施例５）
全厚さ２０５Åのフィルムを形成するために３０秒間成膜を行ったこと以外は、実施例４の場合と同じ条件で、ボロンがドープされた非晶質のシリコンフィルムを成膜した。成膜速度は、４１０Å／分であった。
（実施例６）
全厚さ４０９Åのフィルムを形成するために１分間成膜を行ったこと以外は、実施例４の場合と同じ条件で、ボロンがドープされた非晶質のシリコンフィルムを成膜した。成膜速度は、４０９Å／分であった。
【００９４】
上記の実施例４〜６は、シリコンの薄いフィルムの成膜にトリシランを用いる場合には、成膜速度が実質的に一定であることを示している。
（実施例７：比較例）
トリシランの代わりにシランを使用したこと以外は、実施例４と同じ条件で、ボロンがドープされた非晶質シリコンフィルムの成膜を行った。シランは、ガス状で、１００ｓｃｃｍの流量で供給した。なお、シランはこれらの条件下ではガス状であるので、バブラを使用しなかった。また、基板へのシランの供給速度は、約０．１ｇ／分であり、実施例４〜６におけるトリシランの供給速度とほぼ同じとした。３分間成膜を行った結果、全厚さ１６Åのフィルムが得られ、成膜速度は、５．３Å／分であった。
（実施例８：比較例）
５分間成膜を行い、全厚さ８７Åのフィルムを形成したこと以外は、実施例７と同じ条件で、ボロンがドープされた非晶質シリコンフィルムの成膜を行った。成膜速度は、１７．４Å／分であった。
（実施例９：比較例）
１０分間成膜を行い、全厚さ２８４Åのフィルムを形成したこと以外は、実施例７と同じ条件で、ボロンがドープされた非晶質シリコンフィルムの成膜を行った。成膜速度は、２８．４Å／分であった。
【００９５】
実施例７〜９により、薄いフィルムの成膜にシランを用いると、成膜速度はフィルムの厚さに強く依存することが分かった。成膜速度は、フィルムの厚さが１６Åから２８４Åに増加するのに伴って、５．３Å／分から２８Å／分に変化した。その平均値は、１７Å／分で、ばらつきは９．４ｒｍｓ（５５％）であった。
【００９６】
実施例４〜９から、シランの代わりにトリシランを用いることにより、高速での成膜が可能で、フィルムの均一性が大幅に改善されることが分かった。
（実施例１０）
トリシランと原子状窒素を用いて、温度６５０℃、圧力３ｔｏｒｒ（４×１０2Ｐａ）の条件で、ｐ型シリコン＜１００＞基板（ＨＦエッチ、ベークなし）上に、厚さ約３９Åの薄い、連続した均一なＳｉ−Ｎフィルムを成膜した。原子状窒素は、市販されている８００ワットのマイクロ波ラジカル発生器（ＭＲＧ）を利用して、別の位置で発生させ、約６ｓｌｍの窒素ガス流を使用してＣＶＤ反応容器に供給した。また、トリシランは、流量約５０ｓｃｃｍの窒素キャリアガスとともに、バブラを介してＣＶＤ反応容器に供給した。また、トリシランは、原子状の窒素が連続的に導入されている間、約１分と３０秒の間隔で、それぞれ６秒間続けて、６パルス連続して導入した。
【００９７】
得られたＳｉ−Ｎフィルムをエポキシ樹脂でコートし、断面試料を作製し、透過型電子顕微鏡（ＴＥＭ）により、イメージ像を撮影した。図１１に、ＴＥＭ写真を示す。フィルムと基板の境界面には、実質的に酸化物の生成は認められず、境界面は、明らかに極めて均一で滑らかであった。
【００９８】
本技術に係る専門家であれば、本発明の技術的範囲を逸脱しない範囲内で、上記の組成、プロセスに対して、様々な削除、追加及び改良を行うことができることが明らかである。そのような改良や変更も、特許請求の範囲に記載されているように、本発明の技術的範囲に属することはいうまでもない。
【図面の簡単な説明】
【００９９】
図１〜１１に示す図は、様々な実施の形態（スケールを含む）を限定するものではない。
【図１】本発明の実施の形態に係る、半導体基板上に成膜された薄いＳｉ含有フィルムを示す模式的断面図である。
【図２】半導体基板上に成膜された薄いＳｉ含有フィルムにおける厚さの不均一性を示す模式的断面図である。
【図３】半導体又は絶縁材材料に含まれるステップ（段差）上に形成された薄いＳｉ含有フィルムを示す模式的断面図である。
【図４Ａ】半導体基板に形成されているトレンチ（溝）上に形成された薄いＳｉ含有フィルムを示す模式的断面図である。
【図４Ｂ】図４Ａに示したＳｉ含有フィルムをアニールすることによって形成されたＨＳＧシリコンを示す模式的断面図である。
【図５】トランジスタのゲート電極におけるゲート絶縁体上への成膜に先だって、ウェッティング層（濡れ層）として、Ｓｉ含有フィルムを使用することを示す模式的断面図である。
【図６】トランジスタのゲート電極成膜処理におけるウェッティング層（濡れ層）としてのＳｉ含有フィルムの成膜を、連続して示す模式的断面図である。
【図７】Ｓｉ含有フィルムを成膜し、アニールすることによる量子ドットの形成を、連続して示す模式的断面図である。
【図８】薄いＳｉ含有フィルムの成膜に用いられる装置を示す模式的断面図である。
【図９】二酸化シリコン基板上に成膜されたシリコンフィルムの断面を示す顕微鏡写真である。
【図１０】二酸化シリコン基板上に成膜されたシリコンフィルムの断面を示す顕微鏡写真である。
【図１１】シリコン基板上に成膜されたＳｉ−Ｎフィルムの断面を示す顕微鏡写真である。
【図１】
2004523903.tif 000004
【図２】
2004523903.tif 000005
【図３】
2004523903.tif 000006
【図４Ａ】
2004523903.tif 000007
【図４Ｂ】
2004523903.tif 000008
【図５】
2004523903.tif 000009
【図６】
2004523903.tif 000010
【図７】
2004523903.tif 000011
【図８】
2004523903.tif 000012
【図９】
2004523903.tif 000013
【図１０】
2004523903.tif 000014
【図１１】
2004523903.tif 000015
【国際公開パンフレット】
2004523903.tif 000016
2004523903.tif 000017
2004523903.tif 000018
2004523903.tif 000019
2004523903.tif 000020
2004523903.tif 000021
2004523903.tif 000022
2004523903.tif 000023
2004523903.tif 000024
2004523903.tif 000025
2004523903.tif 000026
2004523903.tif 000027
2004523903.tif 000028
2004523903.tif 000029
2004523903.tif 000030
2004523903.tif 000031
2004523903.tif 000032
2004523903.tif 000033
2004523903.tif 000034
2004523903.tif 000035
2004523903.tif 000036
2004523903.tif 000037
2004523903.tif 000038
2004523903.tif 000039
2004523903.tif 000040
2004523903.tif 000041
2004523903.tif 000042
2004523903.tif 000043
2004523903.tif 000044
2004523903.tif 000045
2004523903.tif 000046
2004523903.tif 000047
2004523903.tif 000048
2004523903.tif 000049
2004523903.tif 000050
2004523903.tif 000051
2004523903.tif 000052
2004523903.tif 000053
2004523903.tif 000054
2004523903.tif 000055
【国際公開パンフレット（コレクトバージョン）】
2004523903.tif 000056
【国際調査報告】
2004523903.tif 000057
2004523903.tif 000058
2004523903.tif 000059