(57)【要約】チップ素子はダイ取り付け空洞（１１）を有する枠（１０）、空洞内に配置されているダイ（１３）、ハンダ球（２１，２２）を含む。
2004504724.tif 000002
【特許請求の範囲】
【請求項１】
チップ素子であって：
ａ．ダイと；
ｂ．ダイとほぼ同じ厚さのダイ取り付け空洞を含むリード線枠とを含むチップ素子において；
ｃ．ダイがダイ取り付け空洞内に配置され、その中に装着されている、前記チップ素子。
【請求項２】
請求項１記載のチップ素子が更にリード線枠の周辺に定められた、ハンダ球を受け入れる複数の窪みを含む、前記チップ素子。
【請求項３】
請求項１記載のチップ素子において、リード線枠が銅を主体とする合金で構成されている、前記チップ素子。
【請求項４】
請求項３記載のチップ素子において、リード線枠がハンダ可能なコーティングを含む、前記チップ素子。
【請求項５】
請求項１記載のチップ素子において、ダイが押しつけダイである、前記チップ素子。
【請求項６】
チップ素子であって：
ａ．押しつけダイと；
ｂ．ダイとほぼ同じ厚さのダイ取り付け空洞と、リード線枠の周辺に定められた複数の窪みとを含むリード線枠と；
ｃ．窪みの中に配置された複数のハンダ球とを含む、チップ素子において、
ダイが空洞内に配置され、その中に装着されている、前記チップ素子。
【請求項７】
請求項６記載のチップ素子において、リード線枠が銅を主体とする合金で構成されている、前記チップ素子。
【請求項８】
請求項７記載のチップ素子において、リード線枠がハンダ可能なコーティングを含む、前記チップ素子。
【請求項９】
チップ素子の製造方法であって：
ダイを用意し；
ダイとほぼ同じ厚さのダイ取り付け空洞と、リード線枠の周辺に定められた複数の窪みとを含むリード線枠を用意し；
ハンダ球を窪みの中に配置し；
ダイをダイ取り付け空洞の中にはめ込み、そこに装着する、以上の手順を含む前記方法。
【請求項１０】
請求項９記載の方法において、用意されるダイが押しつけダイである、前記方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明はチップ素子に係わり、更に詳細には、ダイを受け入れるための空洞を含むリード線枠を有する、ＭＯＳＦＥＴのようなディスクリート電力コンポーネント、同様にメモリ回路のようなＩＣに関する。
【０００２】
（従来技術の説明）
チップ素子は一般的にリード線枠と、そこに押しつけて装着されるダイとを含む。多くのパッケージは複数部分からなり、ダイとパッケージ間の相互接続としてワイヤボンディングに依存している。更に、多くのＢＧＡ（球状グリッド配列： ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）基板は、ハンダ球を予め装着したり、ダイ装着を容易するために基板内に空洞を穿っておくことは出来ない。
【０００３】
これらの従来技術によるパッケージは薄いパッケージを形成する能力を制約している。
【０００４】
（発明の概要）
本発明はダイとリード線枠とを含むチップ素子を提供する。リード線枠はダイ取り付け空洞を含む。ダイ取り付け空洞はダイとほぼ同じ厚さである。ダイは空洞内に配置され、通常のダイ取り付け手順によりその中に装着される。
【０００５】
本発明の１つの特徴によれば、複数の窪みがリード線枠の周辺に沿って定められており、これはハンダ球を受け入れる。
【０００６】
本発明の別の特徴によれば、リード線枠は銅を主体とする合金から構成されている。
【０００７】
本発明の更に別の特徴によれば、リード線枠はハンダ可能なコーティングを含む。
【０００８】
本発明はまたメモリ素子の製作方法を提供する。この方法はダイを用意し、ダイ取り付け空洞を含むリード線枠を用意することを含む。リード線枠は、リード線枠の周辺に定められた複数の窪みを含む。ダイ取り付け空洞はダイとほぼ同じ厚さである。複数のハンダ球が窪みの中に配置されている。ダイはダイ取り付け空洞の中にはめ込まれている。
【０００９】
結果として出来るチップ素子の伝熱性能が向上しているが、それは熱がダイ（発熱源）の表面から、また同様にリード線枠に接触しているためダイの底面からも放熱されるからである。メモリ素子はまたＴＳＳＯＰ隔離絶縁器と同等の薄さのパッケージを有しており、これは小型化の現在の流れである。製造工程は従来方式の組立行程と比較すると簡易化されており、それはワイヤボンディング、モールディング、成形およびメッキの様なステップが取り除かれているためである。
【００１０】
本発明のその他の特徴および長所は、以下に添付図と共に示す好適な実施例の詳細な説明を読み理解することにより理解されるであろう、図の中で同一番号は同一構成要素を表している。
【００１１】
（好適な実施例の詳細説明）
図１は本発明に基づくチップ素子を製造する際に使用されるリード線枠１０を図示する。このリード線枠は、リード線枠内に定められたダイ取り付け空洞１１を含む。好適な実施例では複数の窪み１２がリード線枠の周辺に定められている。
【００１２】
図２に示されるように、ダイ１３が空洞の中に設置されてチップ素子が完成される。ダイ１３は好適に１個体仕様であって当業分野ではしばしば「押しつけダイ（ｂｕｍｐｅｄ ｄｉｅ）」と呼ばれている。図３に示されるように、押しつけダイはダイ、ダイ上表面とハンダ塊２１との間の中間層２０として作用する「塊下緩衝材（ｕｎｄｅｒ ｂｕｍｐ ｍａｔｅｒｉａｌ）」、そしてハンダ塊自身とを含む。好適に塊下緩衝材は、ＴｉＷ， Ｃｕ， Ａｕ または相当品のいずれか１つである。図３に図示する例では塊下緩衝材３層、銅メッキ２０ａ、スパッタ銅２０ｂそしてスパッタチタン２０ｄに分割される。
【００１３】
ダイ装着パッド領域は、空洞の深さがダイの厚さと同じになるようにエッチングで取り除かれている。好適にリード線枠は熱的にまた電気的に伝導性の良い合金、例えば銅を主体とするＥｆｔｅｃ ３Ｓ 、で作られた物質で構成されている。加えて、好適な実施例ではリード線枠はハンダ可能なコーティング、例えば Ｎｉ：Ｐｄ でコーティングされている。
【００１４】
複数のハンダ球２２が窪みの中に配置されている。これらのハンダ球は、リード線枠に導電性があるのでダイのドレイン領域に対する接点として作用する。ハンダ塊２１はソースおよびゲート領域に対する接点として作用する。
【００１５】
リード線枠の裏面には製品コードおよびその他の、リード線枠製造者またはＩＣパッケージ組立途中いずれかの製造コードが刻印されているはずである。
【００１６】
この構造の結果、押しつけダイは従来のダイ装着工程を用いてリード線枠空洞の中に装着可能である。押しつけダイ上のハンダ球（空洞内および窪み内の両方の）は、ＰＣＢへのソースおよびゲート接続を形成し、リード線枠上のハンダ球はドレイン接続を形成する。
【００１７】
従って、本発明は改善された伝熱性能を有する ＭＯＳＦＥＴ ＢＧＡ のような改善されたチップ素子を提供する。伝熱性能が改善されるのは、熱がダイ（発熱源）の表面から、また同様にリード線枠構造に接触しているのでダイの底面からも放熱されるからである。加えて、本発明は小型化の現在の流れである、ＴＳＳＯＰ隔離絶縁器と同等の薄さのパッケージ（一般的に１ミリメートル未満）となるチップ素子を提供する。製造工程もまた簡略化されているが、それはリード線枠のリード線を装着するハンダ球が取り除かれていることと、またワイヤボンディング、モールディング、成形およびメッキのような従来からある組立工程が取り除かれているからである。
【００１８】
本発明を特定の実施例を参照して説明してきたが、添付の特許請求の範囲内の全ての修正変更および同等品を含むことは理解されよう。
【図面の簡単な説明】
【図１】
図１は本発明に基づくフリップチップ・リード線枠の透視図である。
【図２】
図２はハンダ球とダイとを含む、図１に図示するフリップチップ・リード線枠の透視図である。
【図３】
図３は押しつけられたダイの図式的側面図である。
【図１】
2004504724.tif 000003
【図２】
2004504724.tif 000004
【図３】
2004504724.tif 000005
【国際公開パンフレット】
2004504724.tif 000006
2004504724.tif 000007
2004504724.tif 000008
2004504724.tif 000009
2004504724.tif 000010
2004504724.tif 000011
2004504724.tif 000012
2004504724.tif 000013
2004504724.tif 000014
【国際調査報告】
2004504724.tif 000015