(57)【要約】本発明は、主チャネルの主信号のビットストリーム中に副チャネルの副信号を埋め込む方法に関する。記録可能な又は再書き込み可能なデータ担体のためのコピー保護及びデジタル権利管理のため、キーが隠れチャネル即ち前記副チャネルに書きこまれる又は再書込みされることができることが必要とされる。それ故、本発明によれば、前記主信号のビットストリームが前記副信号が所定の歪みによって表されるように前記主信号のビットストリームの出力の前に歪められることが提案される。本発明は更に、主信号のビットストリーム中に埋め込まれた副信号を検出する方法、対応する装置及び対応するデータ担体に関する。
2004519801.tif 000002
【特許請求の範囲】
【請求項１】
主チャネルの主信号のビットストリーム中に副チャネルの副信号を埋め込む方法であって、前記主信号のビットストリームが、前記副信号が所定の歪みによって表されるように前記主信号のビットストリームを出力する前に歪められる方法。
【請求項２】
局所的な位相エラーが前記主信号のビットストリーム中に挿入される、請求項１に記載の方法。
【請求項３】
前記位相エラーの絶対値は、前記主チャネルのチャネルクロック周期よりも小さく、好ましくは前記チャネルクロック周期の半分よりも小さく、好ましくは前記チャネルクロック周期の２０％と５０％との間になるように選択される、請求項２に記載の方法。
【請求項４】
前記主チャネルのチャネルクロックに低周波数変調が導入される、請求項１に記載の方法。
【請求項５】
前記主チャネルのチャネルクロックは、同期のため前記主信号にロックされた位相ロックループ回路のバンド幅内に変調され、前記チャネルクロックは好ましくは位相又は周波数変調された正弦波を用いて変調される、請求項４に記載の方法。
【請求項６】
前記主チャネルの主信号のビットストリームは、とりわけＣＤ又はＤＶＤのような光データ担体のようなデータ担体に、ランド及びマークの形で記録されるためのビットのストリームから成る、請求項１に記載の方法。
【請求項７】
前記副信号はコピー保護キー又はデジタル権利を有する、請求項１に記載の方法。
【請求項８】
主チャネルの主信号のビットストリーム中に副チャネルの副信号を埋め込む装置であって、
前記副信号が所定の歪みによって表されるように前記主信号のビットストリームを歪ませる歪み手段と、
前記主信号のビットストリームを出力する出力手段と、
を有する装置。
【請求項９】
前記歪み手段は、
前記主信号のビットストリームをバッファリングするバッファと、
歪み信号を生成し、前記バッファリングされた前記主信号のビットストリームを前記出力手段に入力する前に変調する符号化器と、
を有する、請求項８に記載の装置。
【請求項１０】
請求項８に記載の主チャネルの主信号のビットストリームに副チャネルの副信号を埋め込む装置を有する、主チャネルの主信号を記録担体に記録する装置。
【請求項１１】
主チャネルの主信号のビットストリーム中に埋め込まれた副チャネルの副信号を検出する方法であって、前記副信号は前記主信号のビットストリームの所定の歪みによって表され、前記ビットストリームの歪みが検出され、前記副信号が前記歪みから復号化される方法。
【請求項１２】
前記歪みは位相ロックループ回路において検出される、請求項１１に記載の方法。
【請求項１３】
主チャネルの主信号のビットストリーム中に埋め込まれた副チャネルの副信号を検出する装置であって、前記副信号は前記主信号のビットストリームの所定の歪みによって表され、前記装置は、前記ビットストリームの歪みを検出する検出手段と、前記歪みから前記副信号を復号化する復号化手段とを有する装置。
【請求項１４】
請求項１３に記載の主チャネルの主信号のビットストリーム中に埋め込まれた副チャネルの副信号を検出する装置を有する、記録担体に保存されたデータを再生する装置。
【請求項１５】
副チャネルの副信号を中に埋め込まれた主チャネルの主信号のビットストリームを保存するデータ担体であって、前記主信号のビットストリームは、所定の歪みによって前記副信号が表されるように保存の前に歪められているデータ担体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、副チャネル中の副信号を主チャネルの主信号のビットストリーム中に埋め込む方法に関する。本発明は更に、対応する記録装置、主チャネルの主信号のビットストリーム中に埋め込まれた副チャネルの副信号を検出する方法、対応する再生装置、及びかような信号を保存するデータ担体に関する。
【０００２】
【従来の技術】
国際特許出願公開ＷＯ００／４５３８１は、トラックの第１の物理パラメータの第１の変化及び第２の物理パラメータの第２の変化を示す、略平行なトラックを持つ記録担体を開示している。前記第１の変化は前記記録担体に記録された制御可能な種類のデータ処理によって復元可能な情報を表す一方、前記第２の変化の変調パターンは前記種類のデータ処理を制御するコードを表す。前記第２の変化のこの変調パターンは、副チャネルの副信号と見なすことができ、一般に半径方向のピットウォブル（ｒａｄｉａｌ ｐｉｔ ｗｏｂｂｌｅ）と呼ばれる。
【０００３】
【発明が解決しようとする課題】
とりわけ例えば超流通（ｓｕｐｅｒｄｉｓｔｒｉｂｕｔｉｏｎ）を介してのようにインターネットを介して伝送される又はＣＤ若しくはＤＶＤのような記録可能な若しくは再書き込み可能な記録担体に保存されるオーディオ及び／又はビデオデータ若しくはソフトウェアといった、伝送線を通して伝送される又は記録担体に保存されるデータについてのコピー保護及びデジタル権利管理のためには、好ましくは少なくとも１２８ビットのキーが隠れサイドチャネル（ｈｉｄｄｅｎ ｓｉｄｅ ｃｈａｎｎｅｌ）に書き込まれる又は再書込みされることができることが必要とされる。前記サイドチャネルに対する要件は、数ある中でも、家庭の環境において読み込み及び書込みされることができること、及び該信号に対する外部アクセス即ち読み込み又は書き込みが困難であること、即ち前記信号がハッキングから防止されていることである。更に、データチャネルがチャネルビットに基づくディスクイメージ（ｄｉｓｃ ｉｍａｇｅ）にコピーされることができないこと、及び前記キーは数秒以内で利用可能である必要があるため書込み及び読み込み動作が短い時間で行われることができることである。特定のデータへのアクセスを与えるデジタル権利にも同一の要件が大体当てはまる。データ担体の記憶容量を可能なだけ増加することも更に好ましい。
【０００４】
本発明はそれ故、必要とされる減少されたハードウェアを用いて上述の要件を満たす、主信号のビットストリーム中に副信号を埋め込む方法を提供するという目的のためのものである。更に、かような副信号を検出する対応する方法を提供すること、対応する装置を提供すること、及び埋め込まれた副信号をもつ主信号を保存するデータ担体を提供することをも目的とする。
【０００５】
【課題を解決するための手段】
本目的は、請求項１による方法によって達成される。ここでは、前記主信号のビットストリームが、前記副信号が所定の歪みによって表されるように前記主信号のビットストリームを出力する前に歪められる。
【０００６】
本発明は、サイドチャネル又は隠れチャネルとも呼ばれる副チャネルの副データを、制御された歪み（ｄｉｓｔｏｒｔｉｏｎ）によって伝送されるべき又は保存されるべき元のデータを有する主信号の主チャネル中に符号化するという発想に基づくものである。前記歪みは前記主信号にロックされた位相ロックループ（ＰＬＬ）回路中に検出されても良い。本発明によれば、前記主信号のピット及びランドのパターン即ちマークと空白のパターンは、検出器のＰＬＬ回路が依然適応できるように、符号化段において制御された方法によって故意に歪められる。前記ＰＬＬ回路のエラー信号はこのとき前記副チャネルの副信号の情報を含む。記録装置又は再生装置に本発明を実施化するためには、わずかな量の付加的なハードウェアが必要となるだけである。
【０００７】
本発明の好適な実施例によれば、局所的な位相エラーが前記主信号のビットストリーム中に挿入される。かくして、前記主信号のランド及びマークのストリームの少なくとも一部が、検出器のＰＬＬ回路によって検出されることができる正又は負の位相エラーによって置き換えられる。かくして、ランド及びマークの通常のストリームの一部は切除され、わずかにシフトされた位置に置き戻される。前記シフトは最大でもチャネルクロック周期の半分、好ましくは前記チャネルクロック周期の２０％乃至５０％である。
【０００８】
更に好適な実施例によれば、前記位相エラーの絶対値は、前記主チャネルのチャネルクロック周期よりも小さく、好ましくは前記チャネルクロック周期の半分よりも小さく、好ましくは前記チャネルクロック周期の２０％と５０％との間になるように選択される。更に、位相エラーはエラーフラグに導かず、エラー訂正能力にも重大な影響を持つこともない。前記副チャネルの検出のため、主チャネルがエラーフリー（ｅｒｒｏｒ−ｆｒｅｅ）であることが可能であり好ましいが、必須ではない。エラーフリー信号については、前記位相エラーの絶対値は好ましくは前記チャネルクロック周期の半分よりも小さいべきである。しかしながら、位相エラーが前記チャネルクロック周期、とりわけ小さな位相エラーモジュロのチャネルクロック周期の半分よりも大きく選択された場合、副チャネルは前記位相エラーの絶対値が前記チャネルクロック周期の半分より大きい場合における差分と同じ質で検出されることができ、主チャネルはことによると訂正されることができるビットエラーを持つであろう。また更に、前記位相エラーはピット及びランドのストリームが容易にコピーされることができないように選択されることができる。好ましくは、位相エラーは、前記主チャネルのチャネルビット周波数の小さな整数倍であるサンプリング周波数を利用して、ピット及びランドのストリームが容易にコピーされることができないように選択されるべきである。
【０００９】
本発明の他の好適な実施例において、前記主チャネルのチャネルクロックに低い周波数変化が導入される。好ましくは前記チャネルクロックは、ＰＬＬ回路のバンド幅以内で周波数を変調される。好適な変調は位相又は周波数変調された正弦波である。正弦波変調は、正弦波は高い高周波（ｈａｒｍｏｎｉｃｓ）を持たず、それ故位相ロックループのバンド幅の全体を利用することを可能とするという利点を持つ。このチャネルクロック変調の歪みは、クロックの低い周波数変調であり、そのため前記周波数変化が再生の装置のターンテーブルモータの生後に影響を与えないほど十分に高い間はＰＬＬ回路はスムーズに後続する。好ましくは変調周波数は、副チャネルにキーを埋め込むために毎秒１２８ユーザビットであっても良い必要とされるデータレートに達するために十分に高くなるように選択される。更に、該周波数はディスクの偏心による影響及びジッターのマージンの深刻な減少が現れないように選択される。
【００１０】
本発明の更なる実施例においては、主チャネルの主信号のビットストリームは、データ担体、とりわけＣＤ又はＤＶＤのような光データ担体にランド及びマークの形で記録されるためのビットのストリームから成る。基本的に、本発明はＲＯＭディスクにおけるように全ての記録可能な又は再書き込み可能な光記憶媒体にいて利用されることができる。本発明は更に伝送線を介した、例えばインターネットを介したデータの伝送のためにも利用されることができる。
【００１１】
本目的は更に、歪み手段及び出力手段を有する、請求項９に記載のような副チャネルの副信号を主チャネルの主信号のビットストリーム中に埋め込む装置によって達成される。かような装置は、請求項１１に記載のような記録担体の主チャネルの主信号を記録する装置において、とりわけＲＯＭディスクのためのスタンパー（ｓｔａｍｐｅｒ）製品における基板の記録のためのフォーマット・ジェネレータ又は光記録担体のための再書き込み可能な／記録可能なドライブにおいて利用されることができる。
【００１２】
本目的は更に、請求項１２に記載のような主チャネルの主信号のビットストリーム中に埋め込まれた副チャネルの副信号を検出する方法によって、及び請求項１４に記載のような検出手段及び復号化手段を有する対応する装置によって達成される。かような装置は、請求項１５に記載のような記録担体に保存されたデータを再生する装置において利用されることができる。これらは、本発明による歪みを除去するＰＬＬ回路を有する。
【００１３】
更に本目的はまた、請求項１６に記載のような副チャネルの副信号が埋め込まれた主チャネルの主信号のビットストリームを保存するデータ担体によって達成される。ここで前記データ担体は好ましくはＣＤ又はＤＶＤ、例えばＣＤ−ＲＯＭのような光記録担体である。これらの装置、方法及びデータ担体は更に発展させられることができ、請求項１の方法に関して以上説明されたようなものと同一又は類似する更なる実施化を持つことができる。
【００１４】
本発明は以下図を参照しながらより詳細に説明される。
【００１５】
【発明の実施の形態】
図１は、チャネルクロック信号１と、長さＬに渡って副チャネルを持たない主チャネルの主信号のビットストリーム２、即ちピットパターンとを示す。長さＬの部分に分割された、副チャネルを伴わない主チャネルのランド及びマークの通常のストリームも模式的な表現３として示される。本発明の第１の実施例によれば、局所的な位相エラーが前記主チャネルのビットストリーム２に導入される。このことは、長さＬに渡るランド及びマークのストリームが正又は負の位相エラーに置き換えられることを意味する。即ち、ランド及びマークの通常のストリームの一部が切除され、わずかにシフトされた位置に置き戻される。副信号が中に埋め込まれた主信号の例は４として図示される。ここでは、長さＬを持つ群ｎ＋１（群４１）は群ｎに比べて右にシフトされ、正のシフトＳをもたらし、一方で群４２及び群４３は左にシフトされ負のシフトをもたらす。
【００１６】
クロックチャネル１の変化の、群ｎ＋１のシフト及びピットパターン２のシフトの詳細は四角形５内に示される。ここでは前記変化は破線で示される。ピットの群２１は別の位置２２にシフトされ、また前記チャネルクロックの通常の位置１１は新たな位置１２にシフトされることが見られる。更に見られるようにシフトＳはチャネルビット長に比べて短い。
【００１７】
この変調の結果として、前記位相エラーは常に１つの正の位相エラーと１つの負の位相エラーとのペアで生じる。このことは、中に埋め込まれた副信号を持つ主信号４に対応する時間に対するＰＬＬ回路の位相検出出力部において検出される信号８において容易に見られる。ビット値「１」は負の位相エラーによって続かれる正の位相エラーによって表され（群４１に対応する信号８の一部８１を参照のこと）、一方ビット値「０」は正の位相エラーによって続かれる負の位相エラーによって表される（群４２及び４２に対応する信号８の一部８２及び８３を参照のこと）と定義することができる。信号８及びこれらのビット値は以下により詳細に説明される適切な復号化器によって検出される。
【００１８】
位相エラーのペアの出現は本発明に必須ではないが、本発明の好適な実施例において利用される。なぜなら長い時間に渡って全体の位相エラーがゼロのままであるからである。
【００１９】
位相エラーＰＥは好ましくは、−０．５Ｔ＜｜ＰＥ｜＜０．５０Ｔ、好ましくは０．２０Ｔ＜｜ＰＥ｜＜０．５０Ｔとなるように選択される。ここでＴはチャネルクロック周期である。更にＰＥは、前記副チャネルにおける十分な信号対ノイズ比が得られ、そのため位相エラーがエラーフラグに導かずエラー訂正能力に深刻な影響を持たないように選択される。前記主信号の読み出しは、本発明による歪みにかかわらず維持される。
【００２０】
図２は、低い周波数の変化が前記主チャネルのチャネルクロックに導入されることによる本発明による第２の実施例を示す。再び明確さのため、チャネルクロック信号１及びビットストリーム２、即ち副チャネルを伴わない主チャネルの主信号のピットパターンがはじめに示される。本発明の本実施例によれば、主チャネルのチャネルクロック１５は前記副チャネルを用いてＰＬＬバンド幅内の周波数によって変調される。図２に示されるチャネルクロック信号１５においては、前記主チャネルのクロック周波数は変調周波数に比べて非常に高い。９１は本実施例によって符号化されたピットパターンの例を図示する。破線９はピットパターン２５の変調されたピットの、ピットパターン２の変調されていないピットの位置と比較した位置のシフトを示す。
【００２１】
以下により詳細に説明される検出器において、例えばＣＤ再生装置のモータスピンドルが一定の線速度で回転する場合に、時間に対する再生成されるクロック周波数信号６が検出される。幾つかの部分に分割されたランド及びマークのストリームは３として図示される。検出器のＰＬＬ回路のＶＣＯ（電圧制御発振器）入力において、時間に対する電圧信号７が測定されることができる。この信号７において、主チャネルは位相変調された正弦波によって変調される。この信号７はビット値「１」又はビット値「０」として解釈されることができる一部７１及び７２に、正または負の正弦半波がこれらの位置７１及び７２中の最初に又は最後に来るかに従って分割されることができる。
【００２２】
前記変調の検出は、以下により詳細に説明される再生装置において、時間ｔに対するチャネルクロック周波数に比例する電圧信号７を測定することにより為されることができる。前記変調周波数は、必要とされるデータレートが達成され、ディスクの偏心による影響及びジッターのマージンの深刻な減少が現れないように選択される。電圧信号７は、正の正弦波がビット値「１」を表し、一方で負の正弦波がビット値「０」を表すように解釈されることもできる。
【００２３】
一般に、及び両方の実施例に当てはまることだが、前記変調及び歪みは異なる方法によって為されても良く、前記検出器において測定される信号がどのように解釈されるべきかを前もって決定しておくことができる。例えば、測定された信号の信号質が悪い場合、図２に示された実施例において例えば４つの正の正弦波の連続がビット値「１」を表し、一方で４つの負の正弦波がビット値「０」を表すように選択することもできる。前記変調は、ビット値「１」が周波数ｆ１を持つ１以上の正弦波によって表され、一方でビット値「０」が周波数ｆ０を持つ１以上の正弦波によって表される、周波数変調された正弦波として為されることも更に可能である。
【００２４】
図３において、本発明による記録装置の単純なブロック図が示されている。従来、主チャネルの主信号即ち元のビットは、エラー訂正コード（ＥＣＣ）符号化回路５１によって、及びその後チャネル符号化回路５２によって、既知の従来の方法によって符号化される。符号化回路５２のチャネルビット出力は次いで通常、該ビットを記録担体に書き込む書き込み回路に導かれる。本発明によれば、前記主信号がクロック回路５３のチャネルクロックを用いてクロックイン（ｃｌｏｃｋ−ｉｎ）されるのに加えて、ＦＩＦＯ（先入れ先出し）バッファ５０が追加される。並行して、主信号のチャネルクロックはクロック回路５３から隠れチャネル符号化回路５４に導かれる。ここで該隠れチャネル符号化回路５４は副チャネルの副信号、即ち隠れチャネルデータをも供給される。前記副信号は前記主信号のチャネルクロックを変調するために利用される。前記変調されたチャネルクロックは隠れチャネル符号化回路５４の出力であり、バッファ５０、ＥＣＣ符号化回路５１及びチャネル符号化回路５２のクロックアウト入力に導かれる。前記主信号のチャネルビットは次いで隠れチャネル符号化回路５４によって命令されたクロックレートでクロックアウト（ｃｌｏｃｋ−ｏｕｔ）される。
【００２５】
バッファ５０の出力クロックの平均クロックレートは、クロック回路５３からバッファ５０に供給される入力クロックと同じものであるという規定が採られる。更にバッファ５０は、出力クロックレートにおける変化がバッファのアンダーラン又はオーバーフローに導かないように、十分に大きく選択されるべきである。最後に、図１及び図２を参照しながら説明されたような、中に副信号が埋め込まれた主信号が書き込み回路から出力される、即ち記録担体に書き込まれる。代替として、記録担体に出力信号を書き込む書き込み回路の代わりに、伝送線を通して前記出力データを伝送する伝送回路が利用されることができる。
【００２６】
本発明によれば、隠れチャネル符号化回路５４及びＦＩＦＯバッファ５０が、前記隠れチャネルの生成のための歪み手段として従来の記録装置に追加される。ＲＯＭディスクのマスタリングのためのフォーマット・ジェネレータにおいて、クロック回路５３は、符号化回路及びマスタリングターンテーブルの制御のためのクロック信号を生成する。ディスクレコーダにおいては、クロック回路５３はディスクのフォーマット、例えばグルーブウォブル（ｇｒｏｏｖｅ ｗｏｂｂｌｅ）からクロックを得る。
【００２７】
基本的に本発明は前記主信号の全ての符号語（ｃｏｄｅ ｗｏｒｄ）に適用されることができる。前記歪みがエラー訂正能力に影響をもたないように設計される場合、データ担体全体において主チャネルに平行な隠れチャネルとして利用されることができる。他の可能性は、前記歪みを前記データ担体の特定のファイル又は特定の位置に配置することである。
【００２８】
図４は本発明による再生装置のブロック図を示す。例えばＣＤのようなデータ担体から読み出された入力信号Ｉは最初に前端のアナログ−デジタル変換器６０に入力される。本装置は更にチャネル等化器６１、ビット検出器６２、位相ロックループ（ＰＬＬ）回路６３、ＮＲＺＩ（非ゼロ復帰反転、Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔ）生成器、ＦＩＦＯバッファ６５、ＥＦＭ（８−１４変調、Ｅｉｇｈｔ−ｔｏ−Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調器６６、及びクロックされたデジタルデータ信号Ｏを出力するＣＩＲＣ復号化器６７を有する。更に駆動電圧Ｄに接続されたターンテーブルモータコントローラ６８が備えられる。これらの要素及びその機能は広く知られており、再生装置の典型的なレイアウトにおいて利用されており、それ故ここでは更に説明はされない。
【００２９】
本発明による位相ロックループ回路６３に接続され付加的な復号化器６９が備えられる。ここでは前記副信号によって歪められた前記主信号のビットストリームの歪みが検出され、そこから前記副信号が復号化される。このことは図５及び６を参照しながら以下により詳細に説明される。
【００３０】
図５は本発明による、検出器６９１と共にＰＬＬ回路６３の第１の実施例を示す。ＰＬＬ回路６３は典型的に位相検出器６３１、ループフィルタ６３２及び電圧制御発振器６３３を有する。ＰＬＬ回路６３は前記ディスク上の主信号データパターンからクロック信号を回復するように構成され、速度変化のような前記主信号中の歪みに適応する。
【００３１】
本発明によって付加的な検出器の利用によって図１を参照しながら説明されたように前記主信号のビットストリームの少なくとも一部の所定の歪みによって副信号が前記主信号に埋め込まれている場合、これらの歪みは検出され前記副信号に復号化されることができる。局所的な位相エラーが前記主信号のビットストリームに挿入されている場合、即ち前記主信号のランド及びマークのストリームが正又は負の位相エラーを用いて置き換えられている場合、これらのエラーは検出器６９１によって示されるように位相検出器６３１の出力部において検出されることができる。
【００３２】
図６に示されたＰＬＬ回路６３の代替実施例において、ＰＬＬ回路６３は更にローパスフィルタ６３４を有する。かような実施例においては、局所的な位相エラーは検出器６９２によって示されるように、ＰＩ制御回路６３２の比例項（ｐｒｏｐｏｒｔｉｏｎａｌ ｔｅｒｍ）Ｐにおいて検出されることができる。図５及び図６の両方の実施例において、ピット及びランドのストリーム中の位相エラーはＰＬＬ回路におけるエラー信号へと導き、検出器６９１及び６９２のよって示されるような両方の位置において見られることができる。
【００３３】
他の実施例として、チャネルクロック変調が、図２を参照しながら以上に説明されたように主信号のビットストリームの歪みについて、即ち前記主チャネルのチャネルクロックへの低い周波数変調を導入するために利用される場合、図７又は図８に示されるような構成が検出のために利用される。このとき前記チャネルクロック変調は、検出器６９３によって示されるようにループフィルタ６３２の出力部において検出されることができる。図８に示された代替実施例においては、前記チャネルクロック変調は、検出器６９４によって示されるようにＰＬＬ回路６３のＰＩ制御回路６３２の積分項（ｉｎｔｅｇｒａｔｉｎｇ ｔｅｒｍ）Ｉにおいて検出されることができる。検出された信号はこのとき前記主信号のクロック周波数と比例する電圧を表す。代替実施例においては、図４に図示されたＦＩＦＯバッファ６５が利用される。このバッファの充填度合いの示唆は、チャネルクロック変調の検出のために利用されることができる。
【００３４】
本発明は以上説明された実施例に限定されるものではないことは理解されるべきである。更なる実施例及び示された実施例の幾つかの変更があり、とりわけ前記装置の要素の構成及び発展もまた異なるものであり得る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するビットストリームを示す。
【図２】本発明の第２の実施例を説明するビットストリームを示す。
【図３】本発明による記録装置を示す。
【図４】本発明による再生装置を示す。
【図５】再生装置の位相ロックループ回路の第１の実施例を示す。
【図６】再生装置の位相ロックループ回路の第２の実施例を示す。
【図７】再生装置の位相ロックループ回路の第３の実施例を示す。
【図８】再生装置の位相ロックループ回路の第４の実施例を示す。
【図１】
2004519801.tif 000003
【図３】
2004519801.tif 000004
【図４】
2004519801.tif 000005
【図５】
2004519801.tif 000006
【図６】
2004519801.tif 000007
【図７】
2004519801.tif 000008
【図８】
2004519801.tif 000009
【国際公開パンフレット】
2004519801.tif 000010
2004519801.tif 000011
2004519801.tif 000012
2004519801.tif 000013
2004519801.tif 000014
2004519801.tif 000015
2004519801.tif 000016
2004519801.tif 000017
2004519801.tif 000018
2004519801.tif 000019
2004519801.tif 000020
2004519801.tif 000021
2004519801.tif 000022
2004519801.tif 000023
2004519801.tif 000024
2004519801.tif 000025
2004519801.tif 000026
2004519801.tif 000027
2004519801.tif 000028
【国際調査報告】
2004519801.tif 000029
2004519801.tif 000030