(57)【要約】【課題】半導体本体の表面に絶縁材料のパターン化マスク層を形成し、この半導体本体にトレンチを形成するようにこのパターン化マスク層を通してこの半導体本体をエッチングし、この半導体本体のこのトレンチを充填する絶縁層を形成する半導体装置の製造方法を提供する。【解決手段】絶縁層（１０）トレンチ（８）の上に貫通孔（１１）を示し、貫通孔（１１）が、ほぼ半導体本体（１）のこの表面（２）の上にある底部領域（１２）を有することと、ほぼ平面の表面（１５）を形成するようにこの半導体本体（１）を平坦化処理し、この半導体本体（１）を露光し、かつフィールド分離領域（１７）を形成するようにこの半導体本体（１）を更に処理する。この絶縁層（１０）が、この平坦化処理中固定研摩剤を使用する化学機械的研磨によってほぼこの貫通孔（１１）の底部領域（１２）まで取り除かれる。【選択図】図４
2004504720.tif 000002
【特許請求の範囲】
【請求項１】
半導体本体（１）の表面（２）に絶縁材のパターン化マスク層（３）を形成し、
前記半導体本体（１）にトレンチ（８）を形成するように前記パターン化マスク層（３）を介して前記半導体本体（１）をエッチングし、
前記半導体本体（１）の前記トレンチ（８）を充填する絶縁層（１０）を形成し、前記絶縁層（１０）が、前記トレンチ（８）の上に貫通孔（１１）を示し、この貫通孔（１１）が、ほぼ前記半導体本体（１）の前記表面（２）の上にある底部領域（１２）を有し、
ほぼ平面の表面（１５）を形成するように前記半導体本体（１）を平坦化処理し、
前記半導体本体（１）を露光し、かつフィールド分離領域（１７）を形成するように前記半導体本体（１）を更に処理し、
前記絶縁層（１０）を、前記平坦化処理中固定研摩剤を使用する化学機械的研磨によってほぼ前記貫通（１１）の前記底部領域（１２）まで取り除くことを特徴とする半導体装置を製造する方法。
【請求項２】
前記パターン化マスク層（３）を、前記トレンチ（８）の形成後、前記半導体本体（１）の前記表面（２）に残し、
前記パターン化マスク層（３）を、それに対して前記絶縁層（１０）が前記平坦化処理中ほぼ選択的に除去可能でない材料で形成することを特徴とする請求項１記載の方法。
【請求項３】
前記パターン化マスク層（３）を、前記平坦化処理中その厚さの一部にわたって除去し、
前記パターン化マスク層（３）を、前記更なる処理中、前記絶縁層（１０）よりも速くエッチングすることを特徴とする請求項２記載の方法。
【請求項４】
絶縁パターン化マスク層（３）を、シリコンオキシナイトライドを含む層を付着することによって形成し、前記絶縁層（１０）を高密度プラズマ酸化シリコンを含む層を付着することによって形成することを特徴とする請求項１、２あるいは３記載の方法。
【請求項５】
前記パターン化マスク層（３）が、最下層としてパッド酸化物層（４）によって形成されることを特徴とする前述の請求項のいずれかに記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、半導体本体の表面に絶縁材のパターン化マスク層を形成し、
このパターン化マスク層を介してこの半導体本体をエッチングして、この半導体本体にトレンチを形成し、
この半導体本体のこのトレンチを充填する絶縁層を形成し、この絶縁層が、このトレンチの上に貫通孔を有し、この貫通孔がほぼこの半導体本体の表面の上にある底部領域を有し、
この半導体本体を平坦化処理して、ほぼ平面の表面を形成し、
この半導体本体を露光してフィールド分離領域を形成するステップを含む半導体層を製造する方法に関するものである。
【０００２】
【従来の技術】
このような方法は、ＥＰ−Ａ−０　４６１　４９８号から公知である。公知の方法では、パターン化マスク層は停止層を含み、その停止層は、例えばＣＶＤ窒化シリコンで形成される。トレンチの形成および絶縁層の付加後、その絶縁層は、例えばＣＶＤ酸化シリコンで形成され、半導体本体は、平坦化処理され、絶縁層の表面は、アルカリ塩基および水のコロイドシリカのような研磨粒子のスラリーで充満された柔らかい半剛体パッドを有する化学機械的研磨器で研磨される。充満されたパッドにより絶縁層の表面上をこすり、化学機械的研磨により絶縁層を徐々に破壊する。停止層は、絶縁層よりも非常にゆっくりと徐々に破壊されるように形成される。したがって、研磨が停止層の高さに達すると、研磨は速度を落とす。絶縁層の平坦化には、このように自己停止するような方法が用いられる。
【０００３】
【発明が解決しようとする課題】
この公知の方法の欠点は、例えば窒化シリコンで形成される停止層が絶縁層の平坦化の速度を落とすために加えられなければならないということである。このような停止層は、通常、例えば、熱いりん酸を使用するウエットエッチングステップのような不潔で、高価な処理ステップで除去される。
【０００４】
本発明は、特に本発明の目的のために、冒頭段落に述べられた種類の半導体装置を製造する方法において、充満するトレンチのために使用される絶縁層の平坦化のための停止層の付加を回避することを可能にする。
【０００５】
【発明を解決するための手段】
本発明によれば、この目的は、絶縁層が平坦化処理中固定研磨を使用する化学機械的研磨によってほぼ貫通孔の底部表面まで除去されるということで遂げられる。固定研磨剤を使用する化学機械的研磨（ＣＭＰ）を利用することによって、そのＣＭＰ技術で、研磨粒子は、研磨パッドと結合された研磨スラリーを使用して実行される従来のＣＭＰの代わりに、研磨パッドに埋め込まれ、被処理層の上部領域の除去速度は高いのに対して、被処理層の底部領域の除去速度が非常に低い。被処理層の底部領域の除去速度は、固定研磨剤を使用するＣＭＰを用いる場合にさらに非常に低い。明らかに、固定研磨剤を使用するＣＭＰを用いることによって得ることができる、被処理層の底部領域のより高速の高さ減少および非常に低い除去速度は、停止層の使用を回避することを可能にする。研磨が被処理層のの底部領域に達する場合、研磨の速度は、自動的に落とされる。
【０００６】
本発明による好ましい実施形態は、このパターン化マスク層は、トレンチの形成後半導体本体表面に残され、このパターン化マスク層は、それに対して絶縁層が平坦化処理中ほぼ選択的に除去可能でない材料で形成される。このように、半導体本体表面は、パターン化マスク層によってその後の処理ステップ中汚染物質から保護され、そのパターン化マスク層は平坦化処理中停止層の役目を果たさないことを特徴とする。
【０００７】
フィールド分離領域が半導体本体表面上に上昇する範囲を容易に調整するために、このパターン化マスク層を、平坦化処理中この層の厚さの一部の上で除去し、このパターン化マスク層を、更なる処理中絶縁層よりも非常に速くエッチングするのが良い。
【０００８】
本発明による方法の他の有利な実施形態は、他の従属クレームに示されている。
【０００９】
本発明のこれらの態様および他の態様は、後述され、図面に示されている実施形態から明らかであり、この実施形態を参照して説明される。
【００１０】
【発明の実施の形態】
図１〜図６は、サブミクロンＣＭＯＳ技術で使用され、厚いフィールド分離領域によって半導体装置を互いに電気的に絶縁するいわゆるシャロートレンチ分離（ＳＴＩ）処理の連続工程を示す。半導体装置は、例えば、それ自体が公知である、従来の電界効果トランジスタ、メモリ装置、薄膜トランジスタ、液晶ディスプレイ（ＬＣＤ）を駆動する能動アレイ、あるいはＣＭＯＳあるいはＢＩＣＭＯＳ集積回路として提供されることが当業者に明らかである。
【００１１】
図１を参照して、絶縁材のパターン化マスク層３は、半導体本体１の表面２に形成される。この目的で、半導体本体１の表面２には、比較的薄いパッド酸化物層４および上部層５が形成され、このパッド酸化層４および上部層５は、フォトレジストマスク７によって開口６を形成するようにパターン化される。上部層５は、シリコンオキシナイトライドで形成すると良い。
【００１２】
フォトレジストマスク７の除去後（図２）、半導体本体１は、半導体本体１にトレンチ８を形成するためにパターン化マスク層３の開口６を介して異方性エッチングされる。トレンチ８の形成後、パターン化マスク層３は、半導体本体１の表面２から除去されてもよい。しかしながら、その後の処理ステップ中、半導体本体１を汚染物質から保護するために、パターン化マスク層３をトレンチ８の形成後、半導体本体１の表面２に残しても良い。
【００１３】
図３を参照すると、酸化シリコン層９は、例えば、約１１００℃の温度の熱酸化あるいはより低い温度の蒸気を使用するウェット酸化によってトレンチ８の露出している壁上に設けられる。異方性エッチングによって引き起こされる半導体本体の損傷を除去し、適度なコーナー半径を有するトレンチ８を形成するために、酸化シリコン層９は、例えば０．５ｗｔ％ふっ化水素酸（ＨＦ）の水溶液を使用するウェットエッチングによって取り除かれ、再び成長されてもよい。
【００１４】
次のステップ（図４）では、絶縁層１０が形成され、この絶縁層１０により半導体本体１のトレンチ８を充填する。絶縁層１０は、トレンチ８の上に貫通孔１１を有し、この貫通孔１１は、半導体本体１の表面２のほぼ上にある底部領域１２を有する。貫通孔１１に隣接して、絶縁層１０は上部領域１３を有する。本例では、貫通孔１１の底部領域１２は、パターン化マスク層３の表面１４の上にもある。これは、後述されるように必ずしも必要ではない。この絶縁層１０は、高密度プラズマ（ＨＤＰ）酸化シリコンで形成するのが良い。貫通孔１１の数、つまり半導体ウェハ上にある底部領域１２の数は、一般に非常に大きいことは、当業者に分かる。
【００１５】
図５を参照して、半導体本体１は、ほぼ平面の表面１５を形成するために平坦化処理される。本例では、絶縁層１０の残部１６は、パターン化マスク層３の上部に残される。平坦化処理中、本例ではＨＤＰ酸化物で形成される絶縁層１０は、固定研磨剤を使用する化学機械的研磨（ＣＭＰ）によってほぼ貫通孔１１の底部領域１２まで除去される。この目的で、固定研磨パッドおよび例えば、脱イオン水あるいは水酸化カリウム（ＫＯＨ）溶液のような化学エッチング液による化学機械的研磨剤が使用される。固定（埋め込み）研磨粒子は、例えば、セリア粒子とも呼ばれる酸化セリウムであってもよい。研磨パッドと結合される研磨スラリーを使用して実行される従来のＣＭＰと比べて、前述の従来のものではないＣＭＰ技術では、被処理層の上部領域でより高い除去速度、これに対し、被処理層の底部領域で非常に低い除去速度となる。底部領域の除去速度はさらに非常に低い。それで、従来のものでないＣＭＰ技術、すなわち固定研磨剤を使用するＣＭＰ技術を用いる場合、絶縁層１０の上部領域１３（図４を参照せよ）は、絶縁層１０の底部領域１２（唯一つの底部領域が示されている）よりも非常に速く研磨される。明らかに、固定研磨剤を使用するＣＭＰを用いることによって得られる、より高速のステップの高さ減少および底部領域１２の非常に低い除去速度は、停止層の使用を回避することを可能にする。研磨が底部領域１２に達すると、研磨の速度は自動的に落とされる。
【００１６】
図６を参照すると、半導体本体１は、半導体本体１を露光し、フィールド分離領域１７を形成するために更なる処理にさらされる。この更なる処理中、絶縁層１０の残部１６，上部層５およびパッド酸化物層４は半導体本体１の表面２から除去される。これは別個の処理ステップで行うことができる。しかしながら、この処理を簡単にするために、絶縁層１０の残部１６，上部層５およびパッド酸化物層４は、例えば、ふっ化水素酸の水溶液（ＨＦ／Ｈ２Ｏ）を使用する例えばウェットエッチングによって単一処理ステップで半導体本体１の表面２から除去しても良い。ふっ化水素酸の濃度を絶縁層１０および上部層５がほぼ同様に高速にエッチングされるように選択できるけれども、ふっ化水素酸の濃度は、シリコンオキシナイトライドで形成される本例の上部層５が高密度プラズマ（ＨＤＰ）酸化シリコンで形成される本例における絶縁層１０よりも実質的に速くエッチングされるように選択するのが良い。この目的で、０．０１ｗｔ％未満のＨＦの薄い水溶液、好ましくは、約２のｐＨを有する０．０１ｗｔ％未満のＨＦの薄い水溶液を使用できる。最終フィールド分離領域１７が半導体本体１の表面２上に上昇する範囲は、０．０１ｗｔ％以下の上記に示される範囲内のふっ化水素酸の濃度を変えることによって調整できる。
【００１７】
前述された例では、貫通孔１１の底部領域１２は、パターン化マスク層３の表面１４（図４を参照せよ）の上にある。しかしながら、底部領域１２も、半導体本体１の表面２のほぼ上に、あるいはより詳細にはパッド酸化物層４の表面の上およびパターン化マスク層３の表面１４の下に、あってもよい。固定研磨剤を使用するＣＭＰによるその後の平坦化処理中、本例でＨＤＰ酸化物で形成される絶縁層１０は、本例でシリコンオキシナイトライドで形成される上部層５に対して選択的には除去されない。換言すると、上部層５は、停止層の役目を果たさなく、したがって、貫通孔１１の底部領域１２に達するまで研磨が続く。結果として、パターン化マスク３の上部層５は、平坦化処理中この厚さの一部にわたって除去される。更なる処理中、半導体本体１が露光され、フィールド分離領域１７が形成され、上部層５の残部およびパッド酸化物層４別個の処理ステップで半導体本体１の表面２から除去できる。しかしながら、この処理を簡単にするために、上部層５の残部およびパッド酸化物層４は例えば、ふっ化水素酸の水溶液（ＨＦ／Ｈ２Ｏ）を使用する例えばウェットエッチングによって単一処理ステップで半導体本体１の表面２から除去しても良い。ふっ化水素酸の濃度は、シリコンオキシナイトライドで形成される本例の上部層５の残部が高密度プラズマ（ＨＤＰ）酸化シリコンで形成される本例における絶縁層１０よりも実質的に速くエッチングされるように選択するのが良い。この目的で、０．０１ｗｔ％未満のＨＦの薄い水溶液、好ましくは、約２のｐＨを有する０．０１ｗｔ％未満のＨＦの薄い水溶液を使用できる。０．０１ｗｔ％以下の上記に示される範囲内のふっ化水素酸の濃度を変えることによって、最終フィールド分離領域１７が半導体本体１の表面２の上に上昇する範囲を調整できる。
【００１８】
前述の例では、上部層５は、シリコンオキシナイトライドで形成されるが、絶縁層１０は、高密度プラズマ（ＨＤＰ）酸化シリコンで形成される。逆に、酸化シリコンを上部層５に使用してもよいし、シリコンオキシナイトライドを絶縁層１０に使用してもよい。この場合、絶縁層１０の残部１６が存在するならば、上部層５（の残部）およびパッド酸化物層を、例えば、ふっ化水素酸の水溶液（ＨＦ／Ｈ２Ｏ）を使用する例えばウェットエッチングによって再び除去できる。ふっ化水素酸の濃度は酸化シリコンで形成される上部層５（の残部）がシリコンオキシナイトライドで形成される絶縁層１０よりも実質的に速くエッチングされるように選択するのが良い。この目的で、０．１ｗｔ％以上のＨＦの濃縮水溶液、好ましくは、２よりも非常に高いかあるいは２よりも非常に低いかのいずれかであるｐＨを有する０．１ｗｔ％以上のＨＦの濃縮水溶液を使用できる。最終フィールド分離領域１７が半導体本体１の表面２の上に上昇する範囲を０．１ｗｔ％以上の上記に示される範囲内のふっ化水素酸の濃度を変えることによって調整できる。
【００１９】
本発明は前述された実施形態に限定されなくて、多数の変更は本発明の範囲内で当業者に対して可能であることが明らかである。例えば、上記の実施形態でパターン化マスク層の最下の層として使用されるパッド酸化物層は、残されているので、上部層は半導体本体の表面に直接に加えられる。
【図面の簡単な説明】
【図１】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【図２】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【図３】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【図４】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【図５】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【図６】
本発明の半導体装置の製造方法の一工程を示す概略断面図である。
【国際公開パンフレット】
2004504720.tif 000003
2004504720.tif 000004
2004504720.tif 000005
2004504720.tif 000006
2004504720.tif 000007
2004504720.tif 000008
2004504720.tif 000009
2004504720.tif 000010
2004504720.tif 000011
2004504720.tif 000012
2004504720.tif 000013
【国際調査報告】
2004504720.tif 000014
2004504720.tif 000015
2004504720.tif 000016