(57)【要約】本発明のＳＤＲのためのユニバーサルプラットフォームは、ＤＳＰやＦＰＧＡのような再構成、再プログラム可能なデバイスが後段に続く５ポートＭＭＩＣ１１５を伴うダイレクトコンバージョンアプローチを採用する。本ユニバーサルプラットフォームはデバイスの線形動作に基づいている。したがって、ＤＣオフセットの問題を解決できる。また、従来のＩ／Ｑレシーバに比較して極めて広い帯域をサポートすることも可能である。したがって、本ユニバーサルプラットフォームは、マルチモードおよびマルチバンド通信に適している。
2004503172.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を受ける第１の入力端子と、
ローカル信号を受ける第２の入力端子と、
上記第１の入力端子から入力された受信信号または上記第２の入力端子から入力されたローカル信号のうちの少なくとも一つの信号に基づいて位相差を持った２つの信号を生成し、かつ、上記生成した信号を出力するための少なくとも一つの出力端子を含む、生成手段と、
上記出力端子から出力された信号を受けて、当該入力信号の信号レベルを検出する少なくとも一つの電力検波器と、
を含む、ｎ（ｎは３またはそれ以上の整数）−ポートレシーバと、
上記電力検波器の出力信号を、上記受信信号またはローカル信号に含まれる複数の信号成分に変換するコンバータと
を有するソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項２】
上記電力検波器は、
ゲートに入力信号を受信する第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項１に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項３】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略等しい特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と上記第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている
請求項２に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項４】
上記第１の電界効果トランジスタのゲート幅がＷｇａであり、上記第２の電界効果トランジスタのゲート幅がＷｇｂである場合に、比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと上記第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている
請求項２に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項５】
上記電力検波器は、
ゲートに入力信号を受信し、ソースが基準電位に接続された第１の電界効果トランジスタと、
ソースが基準電位に接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項１に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項６】
受信信号が入力される第１の入力端子と、
ローカル信号が入力される第２の入力端子と、
上記第１の入力端子から入力された受信信号または上記第２の入力端子から入力されたローカル信号のうちの少なくとも一つの信号に基づいて位相差を持った２つの信号を生成し、かつ、上記生成した信号を出力するための少なくとも一つの出力端子を含む、生成手段と、
上記出力端子からの出力された信号を受けて、当該入力信号の信号レベルを検出する少なくとも一つの電力検波器と、
を含む、ｎ（ｎは３またはそれ以上の整数）−ポートレシーバと、
対応する上記電力検波器からの出力アナログ信号を、デジタル信号に変換する少なくとも一つのアナログ−デジタル（Ａ／Ｄ）コンバータと、
上記Ａ／Ｄコンバータを介した上記電力検波器の出力信号を、上記受信信号またはローカル信号に含まれる複数の信号成分に変換するデジタル信号処理部と
を有するソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項７】
上記デジタル信号処理部は、上記電力検波器の非線形性を補償する
請求項６に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項８】
上記電力検波器は、
ゲートに入力信号を受信する第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項６に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項９】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略等しい特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と上記第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている
請求項８に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項１０】
上記第１の電界効果トランジスタのゲート幅がＷｇａであり、上記第２の電界効果トランジスタのゲート幅がＷｇｂである場合に、比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと上記第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている
請求項８に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【請求項１１】
上記電力検波器は、
ゲートに入力信号を受信し、ソースが基準電位に接続された第１の電界効果トランジスタと、
ソースが基準電位に接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項６に記載のソフトウェア無線のためのユニバーサルプラットフォーム。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、ソフトウェア無線のためのかつ多数の無線規格をハンドリング可能なユニバーサルプラットフォームに関するものである。
【０００２】
背景技術
１９９２年に最初の技術論文が発表された後、ソフトウェア無線（ＳＤＲ）は、無線通信に従事している研究者の間に大変な注目を浴びている（Ｊ．Ｍｉｔｏｌａ ＩＩＩ，Ｄ．Ｃｈｅｓｔｅｒ， Ｓ．Ｈａｒｕｙａｍａ， Ｔ．Ｔｕｒｌｅｔｔｉ， ａｎｄ Ｗ．Ｔｕｔｔｌｅｂｅｅ， ”Ｇｌｏｂａｌｉｚａｔｉｏｎ ｏｆ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ， ”ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎｅ，ｖｏｌ，３７，ｎｏ．２，ｐｐ．８２−８３，Ｆｅｂｒｕａｒｙ １９９９、と Ｒ．Ｋｏｈｎｏ， ”Ｐｒｅｓｐｅｃｔｉｖｅ ｏｆ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ： Ｓｐａｔｉａｌ ａｎｄ Ｔｅｍｐｏｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｈｅｏｒｙ Ｕｓｉｎｇ Ａｄａｐｔｉｖｅ Ａｒｒａｙ Ａｎｔｅｎｎａ ｆｏｒ Ｍｏｂｉｌｅ Ｒａｄｉｏ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｗｏｒｋｓｈｏｐｓ ａｎｄ Ｅｘｈｉｂｉｔｉｏｎ （ＭＷＥ ’９７），Ｄｅｃ．１９９７　 参照）。この評判の背景には、概念的な理由および技術的な理由がある（Ｊ．Ｍｉｔｏｌａ ＩＩＩ， ”Ｔｅｃｈｎｉｃａｌ Ｃｈａｌｌｅｎｇｅｓ ｉｎ ｔｈｅ Ｇｌｏｂａｌｉｚａｔｉｏｎ ｏｆ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ， ”ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎｅ， ｖｏｌ，３７， ｎｏ．２， ｐｐ．８４−８９， Ｆｅｂｒｕａｒｙ １９９９ 参照）。
【０００３】
概念的な理由は、種々の無線規格が無線通信システムの世代を通して確立されていることである。同世代であっても、異なる地域において複数の規格が生み出されている。
【０００４】
例として、ＩＭＴ２０００／ＵＭＴＳ周辺の標準化運動は、第３世代が何を必要とすべきであるという論議を解決することを試みてきた。これらの全てにもかかわらず、３つの僅かに異なる符号分割多元接続（ＣＤＭＡ）標準規格が近い将来導入されるものと思われる。
【０００５】
無線ローカルエリアネットワーク（ＬＡＮ）については、ＩＥＥＥ規格だけでなく、ブルートゥースのようなデファクト規格も世界中の企業の広い賛同を得ている。したがって、マルチバンド・マルチモード無線システムが、快適なモバイルコンピューティング環境を創造するために要求されている。ＳＤＲの再構成可能性はこの課題の答えである。
【０００６】
ＳＤＲ概念の上記評判の背景にある技術的な理由は、デジタルシグナルプロセッサ（ＤＳＰ）およびフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のような信号処理のための再構成可能なデバイスの発達にある。最近のＤＳＰは、１．１ＧＨｚのスピードで動作し、１秒につき９ビリオン命令に近い性能を提供する。ＦＰＧＡは、今では、低電力消費で２百万ゲートまでのデンシティを提供することができる。これらの数字は、いまだに改善されている（Ｍ． Ｃｕｍｍｉｎｇｓ ａｎｄＳ． Ｈａｒｕｙａｍａ， ”ＦＰＧＡ ｉｎ ｔｈｅ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ，” ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ， ｖｏｌ．３７， ｎｏ．２， ｐｐ．１０８−１１２， Ｆｅｂｒｕａｒｙ １９９９　と、Ｆ．Ｊ Ｈａｒｒｉｓ， ”ＣｏｎｆｉｇｕｒａｂｌｅＬｏｇｉｃ ｆｏｒ Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ： Ｓｏｍｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｐｅｒｓｐｅｃｔｉｖｅ”， ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ， ｖｏｌ．３７， ｎｏ．８， ｐｐ．１０７−１１１， Ａｕｇｕｓｔ １９９９参照）。
【０００７】
したがって、ＳＤＲに向けての問題は、上述した信号処理デバイスの再構成可能性を用いることができ、マルチモードおよびマルチバンド通信を提供できるＲＦフロント−エンドである。
【０００８】
マルチモード・マルチバンドＳＤＲを実現するため、ＲＦフロント−エンドは、広範囲の周波数および帯域をサポートできなければならない。この課業（タスク）は、従来のＲＦフロント−エンドのアーキテクチャでは困難である（Ｈ． Ｔｓｕｒｕｍｉ ａｎｄ Ｓｕｚｕｋｉ， ”Ｂｒｏａｄｂａｎｄ ＲＦ Ｓｔａｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｓｏｆｔｗａｒｅ−Ｄｅｆｉｎｅｄ Ｒａｄｉｏ ｉｎ Ｈａｎｄｈｅｌｄ Ｔｅｒｍｉｎａｌ Ａｐｐｌｉｃａｔｉｏｎｓ， ” ＩＥＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ，ｖｏｌ．３７， ｎｏ．２， ｐｐ．９０−９５， Ｆｅｂｒｕａｒｙ １９９９　 参照）。
【０００９】
図１は、従来のヘテロダインレシーバのブロック図である。
【００１０】
図１のヘテロダインレシーバ１０は、受信アンテナ１１、ローノイズ増幅器（ＬＮＡ）１２、無線周波（ＲＦ）フィルタ１３、ＲＦミキサ１４、ＲＦ用ローカル発振器１５、第１の中間周波（ＩＦ）フィルタ１６、ＩＦミキサ１７、ＩＦ用ローカル発振器１８、第２のＩＦフィルタ、自動利得制御（ＡＧＣ）増幅器２０、およびアナログ−デジタルコンバータ（ＡＤＣ）を有している。
【００１１】
このアーキテクチャは、ＲＦステージにおける誘電体フィルタ１３および第１ＩＦステージにおける表面波（ＳＡＷ）フィルタ１６のような、周波数依存性のある受動素子を必要とする。セラミックあるいはクリスタルフィルタ１９は、第２のＩＦステージにおいても必要である。これらフィルタ１３，１４および１９の中心周波数および帯域は、柔軟ではなく、マルチバンド無線レシーバをサポートするのに十分な広さではない。
【００１２】
スイッチドキャパシタフィルタバンクおよび正確なダイレクト合成は、より広い帯域およびプログラマビリティを達成するために選択できるが、これは、それらのサイズおよび重さのために携帯端末に適合しない。
【００１３】
したがって、ＳＤＲのためのＲＦフロント−エンドの候補は、ダイレクトコンバージョン（ＤＣ）の原理である。
【００１４】
図２は、従来のダイレクトコンバージョンレシーバのブロック図である。
【００１５】
図２のダイレクトコンバージョンレシーバ３０は、受信アンテナ３１、ＬＮＡ３２、ＲＦミキサ３３，３４、ＲＦ用ローカル発振器３５、π／２位相シフタ３６、ローパスフィルタ（ＬＰＦ）３７，３８、ＡＧＣ増幅器３９，４０、およびＡＤＣ４１，４２を有する。
【００１６】
図２のダイレクトコンバージョンレシーバ３０においては、受信信号が直交ミキサによって直接的にベースバンドにダウンコンバートされる。ダウンコンバートされた同相および直交（ＩＱ）信号は、可変のカットオフ周波数を持つアンチ−エイリアシングＬＰＦ３７および３８によってプリフィルタリングされる。これら信号は、ＩＱＡＤＣ４１および４２によりデジタル信号に変換され、デジタルステージに供給される。所望の信号は、プログラマブルのカットオフ周波数を持つソフトウェアフィルタによって選択される。
【００１７】
本来のＤＣ技術は、イメージ応答を持たず、固定周波数イメージ排除フィルタを排除できる。さらに、アンチ−エイリアスＬＰＦは、ＬＳＩチップに埋め込まれたスイッチドキャパシタのようなアクティブで、可変帯域フィルタとして設計できる。
【００１８】
従来のＤＣ技術においては、ミキサを用いているが、一般に、広い帯域のミキサを設計することは困難である。したがって、従来のＤＣ技術がソフトウェア無線システムに適用されると、広帯域化の点で改善の必要がある。
【００１９】
また、従来のダイレクトコンバージョンレシーバにおいては、満足する特性でミキサを動作させるために十分に高いローカル電力が必要である。このことは、レシーバの電力消費の増加を招く。特に、キャリア周波数が高い場合、低電力消費および高ローカル出力電力を得ることは困難である。
【００２０】
本発明の目的は、オフセットの課題を解決でき、非常に広い帯域をサポートできるソフトウェア無線のためのユニバーサルプラットフォームを提供することにある。
【００２１】
発明の開示
本発明の第１の観点によれば、受信信号を受ける第１の入力端子と、ローカル信号を受ける第２の入力端子と、上記第１の入力端子から入力された受信信号または上記第２の入力端子から入力されたローカル信号のうちの少なくとも一つの信号に基づいて位相差を持った２つの信号を生成し、かつ、上記生成した信号を出力するための少なくとも一つの出力端子を含む、生成手段と、上記出力端子から出力された信号を受けて、当該入力信号の信号レベルを検出する少なくとも一つの電力検波器と、を含む、ｎ（ｎは３またはそれ以上の整数）−ポートレシーバと、上記電力検波器の出力信号を、上記受信信号またはローカル信号に含まれる複数の信号成分に変換するコンバータとを有するソフトウェア無線のためのユニバーサルプラットフォームが提供される。
【００２２】
本発明の第２の観点によれば、受信信号が入力される第１の入力端子と、ローカル信号が入力される第２の入力端子と、上記第１の入力端子から入力された受信信号または上記第２の入力端子から入力されたローカル信号のうちの少なくとも一つの信号に基づいて位相差を持った２つの信号を生成し、かつ、上記生成した信号を出力するための少なくとも一つの出力端子を含む、生成手段と、上記出力端子からの出力された信号を受けて、当該入力信号の信号レベルを検出する少なくとも一つの電力検波器と、を含む、ｎ（ｎは３またはそれ以上の整数）−ポートレシーバと、対応する上記電力検波器からの出力アナログ信号を、デジタル信号に変換する少なくとも一つのアナログ−デジタル（Ａ／Ｄ）コンバータと、上記Ａ／Ｄコンバータを介した上記電力検波器の出力信号を、上記受信信号またはローカル信号に含まれる複数の信号成分に変換するデジタル信号処理部とを有するソフトウェア無線のためのユニバーサルプラットフォームが提供される。
【００２３】
本発明では、上記デジタル信号処理部は、上記電力検波器の非線形性を補償する。
【００２４】
また、本発明では、上記電力検波器は、ゲートに入力信号を受信する第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする。
【００２５】
また、本発明では、好適には、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略等しい特性を有し、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のドレインバイアス用抵抗素子の抵抗値と上記第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている。
【００２６】
また、本発明では、好適には、上記第１の電界効果トランジスタのゲート幅がＷｇａであり、上記第２の電界効果トランジスタのゲート幅がＷｇｂである場合に、比Ｗｇａ／ＷｇｂがＮに設定され、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと上記第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、上記第１のキャパシタの容量値と上記第２のキャパシタの容量値が略等しい値に設定されている。
【００２７】
また、本発明では、好適には、上記電力検波器は、ゲートに入力信号を受信し、ソースが基準電位に接続された第１の電界効果トランジスタと、ソースが基準電位に接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、上記第１の電界効果トランジスタのドレイン電圧と上記第２の電界効果トランジスタのドレイン電圧間の電圧差を検波出力とする。
【００２８】
本発明によれば、たとえば、ＲＦ信号が受信され、第１の入力端子を介してｎ−ポートレシーバの生成手段に入力される。一方、たとえばローカル発振器により生成されたローカル信号が第２の入力端子を介してｎ−ポートレシーバの生成手段に入力される。
【００２９】
生成手段においては、受信信号またローカル信号に基づいて位相差を持つ２つの信号が生成される。生成された信号は出力端子（ポート）から電力検波器に出力される。
【００３０】
電力検波器においては、入力信号レベルが検出される。検出された信号が、たとえばアナログからデジタルフォーマットに変換されて、デジタル信号処理部に供給される。
【００３１】
デジタル信号処理部においては、電力検波器の変換されたデジタル信号は、受信信号あるいはローカル信号に含まれる複数の信号成分に変換される。
【００３２】
発明を実施するための最良の形態
以下に、ＳＤＲのためのユニバーサルプラットフォームのベストモードを添付図面に関連付けて詳細に説明する。
【００３３】
図３は、本発明に係るＳＤＲのためのユニバーサルプラットフォームの一実施形態を示すブロック図である。
【００３４】
ユニバーサルプラットフォーム１００は、図３に示すように、ＲＦ回路１０１およびデジタル回路１０２を有している。
【００３５】
ＲＦ回路１０１は、たとえばバンドパスフィルタ（ＢＰＦ）により構成された第１のプリセレクトフィルタ１１１、利得制御ＬＮＡ（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ） １１２、たとえばＢＰＦ（バンドパスフィルタ）により構成された第２のプリセレクトフィルタ１１３、たとえばＬＰＦ（ローパスフィルタ）により構成されたローカルフィルタ１１４、ｎ（本実施形態では５）−ポートレシーバＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ） １１５、およびＬＰＦ１１６，１１７，１１８により構成されている。
【００３６】
また、デジタル回路１０２は、ＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１２１，１２２，１２３、非線形補償回路１２４，１２５，１２６、およびｎ−ポートＩＱ信号コンバータ１２７により構成されている。
【００３７】
５ポートＭＭＩＣ１１５は、受信されたソフトウェア無線（ＳＤＲ）信号ＲＳおよびローカル信号の２つの入力信号を、線形結合により結合し、出力信号のアナログ電力値が電力検波器ＰＤ１，ＰＤ２，ＰＤ３により検出される３つの信号を出力する。
【００３８】
次に、図４および図５に関連付けて５ポートＭＭＩＣの内部構成について説明する。
【００３９】
図４は、本発明に係る５ポートＭＭＩＣのブロック図であり、図５は、図４の５ポートＭＭＩＣの電力検波器を除く具体的な構成を示す図である。
【００４０】
５ポートＭＭＩＣ１１５は、図４および５に示すように、抵抗Ｒ１０１〜Ｒ１０３により構成された方向性カプラ１１５１、抵抗Ｒ１０４〜Ｒ１０６により構成されたデバイダ１１５２、抵抗Ｒ１０７〜Ｒ１０９により構成されたデバイダ１１５３、キャパシタＣ１０１，Ｃ１０２、およびインダクタＬ１０１により構成された位相シフタ１１５４、並びに、電力検波器１１５５（ＰＤ１）、１１５６（ＰＤ２）、１１５７（ＰＤ２）を有する。
【００４１】
ここで、５ポートには、受信信号ＲＳ用入力端子（第１の入力端子）ＴＩＮ１０１、ローカル信号ＬＳ用入力端子（第２の入力端子）ＴＩＮ１０２ 、方向性カプラ１１５１の電力検波器１１５５への出力端子（ポート）、デバイダ１１５２の電力検波器１１５６への出力ポート、およびデバイダ１１５３の電力検波器１１５７への出力ポートを含む。
【００４２】
５ポートＭＭＩＣ１１５においては、入力端子ＴＩ１０１に入力された受信信号ＲＳは、方向性カプラ１１５１によりデバイダ１１５２に入力され、その一部は電力検波器１１５５に入力される。
【００４３】
デバイダ１１５２に入力された受信信号は、２つに信号に分岐される。分岐された信号の一つは電力検波器１１５６に入力され、分岐された信号の他方は位相シフタ１１５４に入力される。
【００４４】
位相シフタ１１５４において、デバイダ１１５２からの受信信号ＲＳは、位相がθだけシフトされる。位相がシフトされた信号はデバイダ１１５３に入力され、入力信号は２つに信号に分岐される。分岐された信号の一つは電力検波器１１５７に入力され、分岐された信号の他方は入力端子ＴＩＮ１０２ に供給される。
【００４５】
他方、入力端子ＴＩＮ１０２ に入力されたローカル信号は、デバイダ１１５３に入力され、ローカル信号はデバイダ１１５３により２つの信号に分岐される。分岐された信号の一つは電力検波器１１５７に入力され、分岐された信号の他方は位相シフタ１１５４に入力される。
【００４６】
位相シフタ１１５４においては、デバイダ１１５３からのローカル信号は、位相がθだけシフトされる。位相がシフトされた信号はデバイダ１１５２に入力され、入力信号は２つに信号に分岐される。分岐された信号の一つは電力検波器１１５６に入力され、分岐された信号の他方は方向性カプラ１１５１に入力される。
【００４７】
以上のように、電力検波器１１５５は受信信号ＲＳを受信する。電力検波器１１５５において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１６に供給される。
【００４８】
電力検波器１１５６は受信信号ＲＳと位相がθだけシフトされたローカル信号を受信する。電力検波器１１５６において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１７に供給される。
【００４９】
電力検波器１１５７はローカル信号と位相がθだけシフトされた受信信号を受信する。電力検波器１１５７において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１８に供給される。
【００５０】
次に、図４および５の５ポートＭＭＩＣに適用可能な電力検波器の具体的な構成について説明する。
【００５１】
図６は、本発明に係る電力検波器の一例を示す回路図である。
【００５２】
電力検波器２００（ＰＤ１ ，ＰＤ２ ，ＰＤ３ ）は、図６に示すように、能動素子としての電界効果トランジスタ（以下、トランジスタという）Ｑ２０１，Ｑ２０２、抵抗Ｒ２０１，Ｒ２０２，Ｒ２０３，Ｒ２０４，Ｒ２０５，Ｒ２０６，Ｒ２０７、電源Ｖ２０１、整合回路（ＭＴＲ）２０１、およびゲートバイアス供給回路２０２，２０３を有する。
【００５３】
整合回路２０１は、抵抗Ｒ２０８により構成されている。抵抗Ｒ２０８は、入力端子ＴＩＮ２０２ および直流（ＤＣ）カットオフ用キャパシタＣ２０１の一方の電極の接続点と接地電位ＧＮＤとの間に接続されている。
【００５４】
ゲートバイアス供給回路２０２は、電源Ｖ２０１と接地電位ＧＮＤとの間に直列に接続された抵抗Ｒ２０１およびＲ２０２により構成されている。抵抗Ｒ２０１およびＲ２０２の接続点はキャパシタＣ２０１の他方の電極およびトランジスタＱ２０１のゲートに接続されている。
【００５５】
このような構成を有するゲートバイアス供給回路２０２は、抵抗Ｒ２０１およびＲ２０２により電源Ｖ２０１の電圧Ｖｄｄを分割することによりトランジスタＱ２０１のバイアス電圧を発生する。
【００５６】
ゲートバイアス供給回路２０３は、電源Ｖ２０１と接地電位ＧＮＤとの間に直列に接続された抵抗Ｒ２０３およびＲ２０４により構成されている。抵抗Ｒ２０３およびＲ２０４の接続点はトランジスタＷ２０２のゲートに接続されている。
【００５７】
このような構成を有するゲートバイアス供給回路２０３は、抵抗Ｒ２０３およびＲ２０４により電源Ｖ２０１の電圧Ｖｄｄを分割することによりトランジスタＱ２０２のバイアス電圧を発生する。
【００５８】
トランジスタＱ２０１のソースとトランジスタＱ２０２のソースとが接続され、そのソースの接続点が（電流源としての）抵抗Ｒ２０５を介して接地電位ＧＮＤに接続されている。
【００５９】
トランジスタＱ２０１のドレインは、抵抗Ｒ２０６の一端、キャパシタＣ２０２の一方の電極、および第１の出力端子ＴＯＴ２０１ に接続されている。抵抗Ｒ２０６の他端が電圧Ｖｄｄの電源Ｖ２０１に接続されている。キャパシタＣ２０２の他方の電極は接地電位ＧＮＤに接続されている。
【００６０】
トランジスタＱ２０２のドレインは、抵抗Ｒ２０７の一端、キャパシタＣ２０３の一方の電極、および第２の出力端子ＴＯＴ２０２ に接続されている。抵抗Ｒ２０７の他端が電源Ｖ２０１に接続されている。キャパシタＣ２０３の他方の電極は接地電位ＧＮＤに接続されている。
【００６１】
ドレインバイアス電圧Ｖｄｄが、抵抗２０６を介してトランジスタＱ２０１のドレインに供給され、抵抗２０７を介してトランジスタＱ２０２のドレインに供給される。
【００６２】
このような接続関係をもって構成された電力検波器２００において、能動素子としてのトランジスタＱ２０１とＱ２０２は、たとえば実質的に殆ど同特性を持つように、実質的に同一のデバイス構造を有している。
【００６３】
したがって、電力検波器２００において、ゲートバイアス供給回路２０２の抵抗Ｒ２０１の抵抗値Ｒｇａ１および抵抗Ｒ２０２の抵抗値Ｒｇｂ１と、ゲートバイアス供給回路２０３の抵抗Ｒ２０３の抵抗値Ｒｇａ２および抵抗Ｒ２０４の抵抗値Ｒｇｂ２が、トランジスタＲ２０１とＲ２０２のゲートバイアス電圧ができるだけ等しくなるように、Ｒｇａ１＝Ｒｇａ２、Ｒｇｂ１＝Ｒｇｂ２の条件を満足する。
【００６４】
また、トランジスタＱ２０１のドレインに接続された抵抗Ｒ２０６の抵抗値ＲａとトランジスタＱ２０２のドレインに接続された抵抗Ｒ２０７の抵抗値ＲｂはＲａ＝Ｒｂの条件を満足する。
【００６５】
同様に、キャパシタＣ２０２の容量値ＣｏｕｔａとキャパシタＣ２０３の容量値Ｃｏｕｔｂは、Ｃｏｕｔａ＝Ｃｏｕｔｂの条件を満足することが望ましい。容量値ＣｏｕｔａおよびＣｏｕｔｂは、入力周波数ｆｉｎの入力高周波信号を含むより高い周波数ではそのインピーダンスが実質的に０オームとなるような十分に大きな容量値に設定される。
【００６６】
次に、上記構成を有する電力検波器の動作を説明する。
【００６７】
入力端子ＴＩＮ２０１ に入力された高周波ＲＦｉｎは、整合回路１０１およびＤＣカットオフ用キャパシタＣ２０１を介してトランジスタＱ２０１のゲートに供給される。
【００６８】
このとき、トランジスタＱ２０１のゲートには、ゲートバイアス供給回路２０２により生成されたゲートバイアス電圧が供給されている。同様に、トランジスタＱ２０２のゲートには、ゲートバイアス供給回路２０３により生成されたゲートバイアス電圧が供給されている。
【００６９】
また、ドレインバイアス電圧が、抵抗Ｒ２０６を介してトランジスタＱ２０１のドレインに供給され、かつ抵抗Ｒ２０７を介してトランジスタＱ２０２のドレインに供給されている。
【００７０】
このような状態において、トランジスタＱ２０１のドレインと接地電位ＧＮＤとの間に、十分に大きな容量値を有する結合キャパシタＣ２０２が接続され、トランジスタＱ２０２のドレインと接地電位ＧＮＤとの間に、十分に大きな容量値を有する結合キャパシタＣ２０２が接続されていることから、トランジスタＱ２０１およびＱ２０２のドレインは高周波的に安定状態となる。
【００７１】
その結果、第１の出力端子ＴＯＴ２０１ におけるトランジスタＱ２０１のドレイン電圧と、第２の出力端子ＴＯＴ２０２ におけるトランジスタＱ２０２のドレイン電圧との電圧差が検波信号Ｖｏｕｔとして後段の処理回路、たとえばＬＰＦに供給される。
【００７２】
以下に、図６の電力検波器の検波特性について、図７および８に関連付けて考察する。
【００７３】
図７は、図６の電力検波器の検波特性の一例を示す図である。
図７において、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。入力高周波信号の周波数は５．５ＧＨｚである。
図７からわかるように、図６の電力検波器は比較的直線性が良い。
【００７４】
図８は、ゲートバイアス電圧をパラメータとしたときの図６の電力検波器の検波特性を示す図である。
図８において、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。
図８からわかるように、ゲートバイアス変動に対してＰｉｎ体Ｖｏｕｔ特性の変動が非常に小さい。
すなわち、図６の電力検波器では、ＤＣオフセットはほとんど生じていない。
【００７５】
次に、図３のユニバーサルプラットフォームの動作を説明する。
【００７６】
変調されたＲＦ信号が図示しないアンテナにより受信され、入力端子ＴＩＮＲＳを介してＲＦ回路１０１に入力される。
【００７７】
ＲＦ回路においては、受信信号ＲＳは、第１のプリセレクトフィルタ１１１を通過して、利得制御ＬＮＡ１１２に供給される。ＬＮＡ１１２の利得は、入力端子ＴＩＮＧＣＳ を介して図示しない制御回路から供給される利得制御信号ＧＣＳにより制御される。ＬＮＡ１１２の出力信号は、第２のプリセレクトフィルタ１１３を通過して、５ポートＭＭＩＣ１１５の第１の入力端子ＴＩＮ１０１ に供給される。図示しないローカル発振器（ＬＯ）により生成され利得が制御されたローカル信号ＬＳは、入力端子ＴＩＮＬＳおよびローカルフィルタ１１４を介して供給される。
【００７８】
５ポートＭＭＩＣ１１５においては、２つの入力信号ＲＳおよびＬＳがリニア結合により結合される。その結果、３つの信号が出力される。３つの出力信号のアナログ電力値が電力検波器１１５５（ＰＤ１ ）、１１５６（ＰＤ２ ）、および１１５７（ＰＤ３ ）により検出される。
【００７９】
電力検波器１１５５，１１５６、および１１５７は、図３に示すように、ＬＰＦ１１６，１１７、および１１８を通過して、Ａ／Ｄコンバータ１２１，１２２、および１２３に供給される。Ａ／Ｄコンバータ１２１，１２２、および１２３においては、供給された信号がアナログからデジタルフォーマットに変換され、非線形補償回路１２４，１２５，１２６、およびｎ−ポートＩＱ信号コンバータ１２７により構成されるデジタル信号処理部１３０に供給される。
【００８０】
デジタル信号処理部１３０においては、電力検波器の非線形性が非線形補償回路１２４，１２５，１２６により補償され、その結果がＩＱ信号コンバータ１２７に供給される。
【００８１】
ＩＱ信号コンバータ１２７においては、信号の同相（Ｉ）値および直交値が以下の式を用いて電力検波器の３つの出力電圧から計算される。
【００８２】
【数１】
2004503172.tif 000003
【００８３】
ここで、Ｋｉｊは５ポート結合の電圧伝達係数、ｉは各電力検波器１１５５，１１５６、および１１５７の出力ポート、ｊ＝１は受信信号ポート、ｊ＝２はローカル信号ポート、θは位相シフタ１１５４の位相シフト値、Ｐｉは各電力検波器１１５５，１１５６、および１１５７の出力電圧、Ｐｌｏはローカル発振器（ＬＯ）の信号電力、およびＲ０ はＬＯの電力検波器負荷抵抗に依存する係数である。
【００８４】
係数ｈＩｉおよびｈＱｉは、単純なキャリブレーション手順を通して直接的に計算できる。したがって、電力検波器のミスマッチのような影響、アイソレーション増幅器、利得、抵抗の許容誤差、位相シフトの不正確なアセスメント、およびＬＯレベルの揺らぎは、直接的に考慮でき、調整できる。温度ドリフトによる影響を無視すると、単一のキャリブレーション手順で十分である。残る困難性は、電力検波器の非線形なふるまいを考慮することである。ここで、非線形性は、デジタル信号処理を用いて補償される。
【００８５】
図９は、本実施形態に係るキャリブレーション手順およびデバイスを示す図である。キャリブレーションデバイスによって生成される４つの既知の信号Ｉ（１），Ｑ（１），Ｉ（２），Ｑ（２），Ｉ（３），Ｑ（３），およびＩ（４），Ｑ（４）は、以下の式から導出される。
【００８６】
【数２】
2004503172.tif 000004
【００８７】
これらの式から、係数ｈＩｉおよびｈＱｉが決定される。キャリブレーションデバイス１４０は、４つのスイッチ、一つのアッテネータ、および２つの位相シフタを含む。
【００８８】
以上説明したように、本実施形態によれば、ＳＤＲのためのユニバーサルプラットフォームは、ＤＳＰやＦＰＧＡのような再構成、再プログラム可能なデバイスに従った５ポートＭＭＩＣ１１５を伴うダイレクトコンバージョンアプローチを採用する。本ユニバーサルプラットフォームはデバイスの線形動作に基づいている。したがって、ＤＣオフセットの問題を解決できる。また、従来のＩ／Ｑレシーバに比較して極めて広い帯域をサポートすることも可能である。したがって、本ユニバーサルプラットフォームは、マルチモードおよびマルチバンド通信に適している。
【００８９】
特に、レシーバとしての５ボートＭＭＩＣは、デバイスの線形動作に基づいており、非線形性の影響を排除できる。ローカル発振器（ＬＯ）の電力レベルは、典型的なアプローチに比べて十分に小さい。したがって、ＤＣオフセットの問題を克服できる。他の利点は、マルチポートの位相シフタが、いずれの値、理論的には境界値を除外した０〜９０度、の値を採ることができることである。このことは、９０度位相シフタおよび位相シフタが常に線形であり、デバイス依存の周波数を要求する従来のＩ／Ｑ復調器の実際を考慮すると、重要な問題である。したがって、本ＤＣレシーバは、従来のＩ／Ｑレシーバに比較して広い帯域をサポートできる。
【００９０】
なお、本実施形態においては、５ポートＭＭＩＣの例に基づいてｎ−ポートＭＭＩＣについて説明したが、本発明はこれに限定されるものではない。本発明が、３ポートＭＭＩＣ，４ポートＭＭＩＣ，および６ポートＭＭＩＣ（たとえば、ＷＯ９９／３３１６６（ＰＣＴ／ＥＰ９８／０８３２９）参照）のような他のタイプのＭＭＩＣに適用できることはいうまでもない。
【００９１】
以下、図１０、１１、および１２に関連付けて、３ポートＭＭＩＣ，４ポートＭＭＩＣ，および６ポートＭＭＩＣの構成について説明する。
【００９２】
図１０は、本発明に係る３ポートＭＭＩＣの構成例を示す図である。
【００９３】
３ポートＭＭＩＣ３００は、図１０に示すように、たとえば図６と同様の構成を有する一つの電力検波器２００、受信信号ＲＳ用入力端子ＴＩＮ３０１ 、ローカル信号ＬＳ用入力端子ＴＩＮ３０２ 、デバイダ３０１，３０２、移相シフタ３０３，３０４、およびスイッチング回路３０５を有している。
【００９４】
この場合、３ポートＭＭＩＣ３００の後段には一つのＬＰＦ１１６のみが配置される。
【００９５】
ここで、３ポートには、受信信号ＲＳ用入力端子ＴＩＮ３０１ 、ローカル信号ＬＳ用入力端子ＴＩＮ３０２ 、およびデバイダ３０１の電力検波器２００への出力ポートを含む。
【００９６】
３ポートＭＭＩＣ３００においては、入力端子ＴＩＮ３０１ に入力された受信信号ＲＳは、デバイダ３０１に入力される。デバイダ３０１においては、入力信号が２つの信号に分岐され、分岐された信号の一つは電力検波器２００に供給される。
【００９７】
他方、入力端子ＴＩＮ３０２ に入力されたローカル信号は、デバイダ３０２に入力される。デバイダ３０２において、入力信号が２つの信号に分岐される。分岐された信号の一つは移相シフタ３０３に入力され、θだけ位相がシフトされて、スイッチング回路３０５に供給される。分岐された信号の他方は位相シフタ３０４に入力され、θだけ位相がシフトされて、スイッチング回路３０５に供給される。位相シフタ３０３および３０４で位相がシフトされた信号は、スイッチング回路３０５によりデバイダ３０１に選択的に供給される。
【００９８】
デバイダ３０１への入力信号は、２つの信号に分岐され、分岐された信号の一つは電力検波器２００に供給される。
【００９９】
電力検波器２００においては、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１６に供給される。
【０１００】
３ポートＭＭＩＣ３００を用いた場合には、５ポートＭＭＩＣの場合と同様の効果を得ることができる。
【０１０１】
図１１は、本発明に係る４ポートＭＭＩＣの構成例を示す図である。
【０１０２】
４ポートＭＭＩＣ４００は、図１１に示すように、たとえば図６と同様の構成を有する電力検波器２００−１，２００−２、受信信号ＲＳ用入力端子ＴＩＮ４０１、ローカル信号ＬＳ用入力端子ＴＩＮ４０２ 、スイッチング回路４０１，４０２、デバイダ４０３，４０４、および移相シフタ４０５を有している。
【０１０３】
この場合、４ポートＭＭＩＣ４００の後段には２つのＬＰＦ１１６，１１７が配置される。
【０１０４】
ここで、４ポートには、受信信号ＲＳ用入力端子ＴＩＮ４０１ 、ローカル信号ＬＳ用入力端子ＴＩＮ４０２ 、デバイダ４０３の電力検波器２００−１への出力ポート、およびデバイダ４０４の電力検波器２００−２への出力ポートを含む。
【０１０５】
４ポートＭＭＩＣ４００においては、入力端子ＴＩＮ４０１ に入力された受信信号ＲＳは、高速スイッチング回路４０１を介してデバイダ４０３に入力される。デバイダ４０３においては、入力信号が２つの信号に分岐される。分岐された信号の一つは電力検波器２００−１に供給され、分岐された信号の他方は位相シフタ４０５に入力される。
【０１０６】
位相シフタ４０５において、デバイダ４０３からの受信信号ＲＳは、位相がθだけシフトされる。位相がシフトされた信号はデバイダ４０４に入力され、入力信号は２つの信号に分岐される。分岐された信号の一つは電力検波器２００−２に供給され、分岐された信号の他方はスイッチング回路４０２に供給される。
【０１０７】
他方、入力端子ＴＩＮ１０２ に入力されたローカル信号は、高速スイッチング回路４０２を介してデバイダ４０４に入力され、ローカル信号はデバイダ４０４により２つの信号に分岐される。分岐された信号の一つは電力検波器２００−２に入力され、分岐された信号の他方は位相シフタ４０５に入力される。
【０１０８】
位相シフタ４０５において、デバイダ４０４からのローカル信号は、位相がθだけシフトされる。位相がシフトされた信号はデバイダ４０３に入力され、入力信号は２つの信号に分岐される。分岐された信号の一つは電力検波器２００−１に入力され、分岐された信号の他方は高速スイッチング回路４０１に入力される。
【０１０９】
電力検波器２００−１においては、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１６に供給される。
【０１１０】
電力検波器２００−２においては、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１７に供給される。
【０１１１】
４ポートＭＭＩＣ４００を用いた場合には、５ポートＭＭＩＣの場合と同様の効果を得ることができる。
【０１１２】
図１２は、本発明に係る６ポートＭＭＩＣの構成例を示す図である。
【０１１３】
６ポートＭＭＩＣ５００は、図１２に示すように、たとえば図６と同様の構成を有する電力検波器２００−１，２００−２，２００−３、受信信号ＲＳ用入力端子ＴＩＮ５０１ 、ローカル信号ＬＳ用入力端子ＴＩＮ５０２ 、方向性カプラ５０１，５０２、デバイダ５０３，５０４、および移相シフタ５０５を有している。
【０１１４】
この場合、６ポートＭＭＩＣ５００の後段には４つのＬＰＦ１１６，１１７，１１８，１１９が配置される。
【０１１５】
ここで、６ポートには、受信信号ＲＳ用入力端子ＴＩＮ５０１ 、ローカル信号ＬＳ用入力端子ＴＩＮ５０２ 、方向性カプラ５０１の電力検波器２００−１への出力ポート、デバイダ５０３の電力検波器２００−２への出力ポート、デバイダ５０４の電力検波器２００−３への出力ポート、および方向性カプラ５０２の電力検波器２００−４への出力ポートを含む。
【０１１６】
６ポートＭＭＩＣ５００においては、入力端子ＴＩＮ５０１ に入力された受信信号ＲＳは、方向性カプラ５０１を介して電力検波器２００−１およびデバイダ５０３に入力される。デバイダ５０３においては、入力信号が２つの信号に分岐される。分岐された信号の一つは電力検波器２００−２に供給され、分岐された信号の他方は位相シフタ５０５に入力される。
【０１１７】
位相シフタ５０５において、デバイダ５０３からの受信信号ＲＳは、位相がθだけシフトされる。位相がシフトされた信号はデバイダ５０４に入力され、入力信号は２つの信号に分岐される。分岐された信号の一つは電力検波器２００−３に入力され、分岐された信号の他方は方向性カプラ５０２に供給される。
【０１１８】
他方、入力端子ＴＩＮ５０２ に入力されたローカル信号は、方向性カプラ５０２を介して電力検波器２００−４およびデバイダ５０４に入力され、ローカル信号はデバイダ５０４により２つの信号に分岐される。分岐された信号の一つは電力検波器２００−２に入力され、分岐された信号の他方は位相シフタ５０５に入力される。
【０１１９】
位相シフタ５０５において、デバイダ５０４からのローカル信号は、位相がθだけシフトされる。位相がシフトされた信号はデバイダ５０３に入力され、入力信号は２つの信号に分岐される。分岐された信号の一つは電力検波器２００−２に入力され、分岐された信号の他方は方向性カプラ５０１に入力される。
【０１２０】
以上のように、電力検波器２００−１は受信信号ＲＳを受信する。電力検波器２００−１において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１６に供給される。
【０１２１】
電力検波器２００−２は受信信号ＲＳと位相がθだけシフトされたローカル信号を受信する。電力検波器２００−２において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１７に供給される。
【０１２２】
電力検波器２００−３はローカル信号と位相がθだけシフトされた受信信号を受信する。電力検波器２００−３において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１８に供給される。
【０１２３】
電力検波器２００−４はローカル信号を受信する。電力検波器２００−４において、供給された信号の振幅成分が検出され、検出された振幅成分はＬＰＦ１１９に供給される。
【０１２４】
６ポートＭＭＩＣ５００を用いた場合には、５ポートＭＭＩＣの場合と同様の効果を得ることができる。
【０１２５】
また、本実施形態においては、電力検波器は図６の例に基づいて説明したが、本発明がこれに限定されるものではない。本発明が他のタイプの電力検波器に適用できることはいうまでもない。
【０１２６】
以下、図１３，１４、および１５に関連付けて電力検波器の他の幾つかの構成について説明する。
【０１２７】
図１３は、本発明に係る電力検波器の他の構成例を示す図である。
【０１２８】
図１３の電力検波器２００Ａが図６の電力検波器２００と異なる点は、トランジスタＱ２０１とＱ２０２のソースを抵抗を介して接続する代わりに、接地電位ＧＮＤに直接接続したことにある。
その他の構成は、図６と同様である。
【０１２９】
この電力検波器２００Ａによれば、図６の電力検波器と同様の効果に加えて、低電力消費を実現できる。
【０１３０】
図１４は、本発明に係る電力検波器の他の構成例を示す図である。
【０１３１】
図１４の電力検波器２００Ｂが図６の電力検波器２００と異なる点は、トランジスタＱ２０２のゲート幅ＷｇｂがトランジスタＱ２０１のゲート幅Ｗｇａより小さく設定され、かつドレインバイアス用抵抗Ｒ２０７ａの抵抗値Ｒｄｂが、ドレインバイアス用抵抗Ｒ２０６ａの抵抗値Ｒｄａより大きく設定されていることにある。
【０１３２】
具体的には、比Ｗｇａ／ＷｇｂがＮに設定され、抵抗Ｒ２０７ａの抵抗値Ｒｄｂが抵抗Ｒ２０６ａの抵抗値ＲｄａのＮ倍に設定されている。
【０１３３】
この電力検波器２００Ａによれば、上述した図６の電力検波器と同様の効果に加えて、消費電流を（Ｎ＋１）／（２Ｎ）倍に低減することができる。
【０１３４】
図１５は、本発明に係る電力検波器の他の構成例を示す図である。
【０１３５】
図１５の電力検波器２００Ｃが図６の電力検波器２００と異なる点は、トランジスタＱ２０１およびＱ２０２のソース同士の接続点が電流源としての電界効果トランジスタＱ２０３を介して接地電位ＧＮＤに接続されていることにある。トランジスタＱ２０３のゲートは、電源Ｖ２０１および接地電位ＧＮＤとの間に直列に接続された抵抗Ｒ２０９およびＲ２１０により構成されるゲートバイアス供給回路２０４によるバイアス電圧が供給される。
【０１３６】
図１５の電力検波器２００Ｃによれば、図６の電力検波器２００と同様の効果を得ることができる。
【０１３７】
産業上の利用可能性
以上説明したように、本発明のＳＤＲのためのユニバーサルプラットフォームによれば、ＤＳＰやＦＰＧＡのような再構成、再プログラム可能なデバイスが後段に続く５ポートＭＭＩＣ１１５を伴うダイレクトコンバージョンアプローチを採用する。本ユニバーサルプラットフォームはデバイスの線形動作に基づいている。したがって、ＤＣオフセットの問題を解決できる。また、従来のＩ／Ｑレシーバに比較して極めて広い帯域をサポートすることも可能である。したがって、本ユニバーサルプラットフォームは、マルチモードおよびマルチバンド通信に適している。
【図面の簡単な説明】
【図１】図１は、従来のヘテロダインレシーバのブロック図である。
【図２】図２は、従来のダイレクトコンバージョンレシーバのブロック図である。
【図３】図３は、本発明に係るＳＤＲのためのユニバーサルプラットフォームの一実施形態を示すブロック図である。
【図４】図４は、本発明に係る５ポートＭＭＩＣのブロック図である。
【図５】図５は、図４の５ポートＭＭＩＣの電力検波器を除く具体的な構成を示す図である。
【図６】図６は、本発明に係る電力検波器の一例を示す回路図である。
【図７】図７は、図６の電力検波器の検波特性の一例を示す図である。
【図８】図８は、ゲートバイアス電圧をパラメータとしたときの図６の電力検波器の検波特性の一例を示す図である。
【図９】図９は、本実施形態に係るキャリブレーション工程およびデバイスを示す図である。
【図１０】図１０は、本発明に係る３ポートＭＭＩＣの構成例を示す図である。
【図１１】図１１は、本発明に係る４ポートＭＭＩＣの構成例を示す図である。
【図１２】図１２は、本発明に係る６ポートＭＭＩＣの構成例を示す図である。
【図１３】図１３は、本発明に係る電力検波器の他の構成例を示す図である。
【図１４】図１４は、本発明に係る電力検波器の他の構成例を示す図である。
【図１５】図１５は、本発明に係る電力検波器の他の構成例を示す図である。
【符号の説明】
１００…ユニバーサルプラットフォーム、１０１…ＲＦ回路、１０２…デジタル回路、１１１…第１のプリセレクトフィルタ、１１２…ＬＮＡ（ローノイズ増幅器）、１１３…第２のプリセレクトフィルタ、１１４…ローカルフィルタ、１１５…５ポートＭＭＩＣ、１１６，１１７，１１８，１１９…ローパスフィルタ（ＬＰＦ）、１２１，１２２，１２３…Ａ／Ｄコンバータ、１２４，１２５，１２６…非線形補償回路、１２７…ｎ−ポートＩＱ信号コンバータ、２００，２００Ａ，２００Ｂ，２００Ｃ…電力検波器、３００…３ポートＭＭＩＣ、４００…４ポートＭＭＩＣ、５００…６ポートＭＭＩＣ。
【図１】
2004503172.tif 000005
【図２】
2004503172.tif 000006
【図３】
2004503172.tif 000007
【図４】
2004503172.tif 000008
【図５】
2004503172.tif 000009
【図６】
2004503172.tif 000010
【図７】
2004503172.tif 000011
【図８】
2004503172.tif 000012
【図９】
2004503172.tif 000013
【図１０】
2004503172.tif 000014
【図１１】
2004503172.tif 000015
【図１２】
2004503172.tif 000016
【図１３】
2004503172.tif 000017
【図１４】
2004503172.tif 000018
【図１５】
2004503172.tif 000019
【国際公開パンフレット】
2004503172.tif 000020
2004503172.tif 000021
2004503172.tif 000022
2004503172.tif 000023
2004503172.tif 000024
2004503172.tif 000025
2004503172.tif 000026
2004503172.tif 000027
2004503172.tif 000028
2004503172.tif 000029
2004503172.tif 000030
2004503172.tif 000031
2004503172.tif 000032
2004503172.tif 000033
2004503172.tif 000034
2004503172.tif 000035
2004503172.tif 000036
2004503172.tif 000037
2004503172.tif 000038
2004503172.tif 000039
2004503172.tif 000040
2004503172.tif 000041
2004503172.tif 000042
2004503172.tif 000043
2004503172.tif 000044
2004503172.tif 000045
2004503172.tif 000046
2004503172.tif 000047
2004503172.tif 000048
2004503172.tif 000049
2004503172.tif 000050
2004503172.tif 000051
2004503172.tif 000052
2004503172.tif 000053
2004503172.tif 000054
2004503172.tif 000055
2004503172.tif 000056
2004503172.tif 000057
2004503172.tif 000058
2004503172.tif 000059
2004503172.tif 000060
2004503172.tif 000061
2004503172.tif 000062
2004503172.tif 000063
2004503172.tif 000064
2004503172.tif 000065
2004503172.tif 000066
2004503172.tif 000067
2004503172.tif 000068
2004503172.tif 000069
2004503172.tif 000070
2004503172.tif 000071
2004503172.tif 000072
2004503172.tif 000073
2004503172.tif 000074
2004503172.tif 000075
2004503172.tif 000076
2004503172.tif 000077
2004503172.tif 000078
2004503172.tif 000079
2004503172.tif 000080
2004503172.tif 000081
2004503172.tif 000082
2004503172.tif 000083
【国際調査報告】
2004503172.tif 000084
2004503172.tif 000085