(57)【要約】【課題】末端オペレータ又は末端ユーザで用いられ、最小限のメモリ量で処理される送受信装置（モデム）を提供すること。【解決手段】所定ビットレートのグループと異なるビットレートを処理することのできるデジタルデータの送受信装置において、該装置はチャンネル符号化／符号解除化ステージ（ＥＴＣ）を有し、該ステージはインターリーブ手段（ＭＥＴ）及びインターリーブ解除手段（ＭＤＥＴ）を有し、該インターリーブ手段及びインターリーブ解除手段は、その最小サイズが該グループの最大ビットレートの関数とされているメモリ（ＭＭ）を有し、該メモリはインターリーブ手段に割り当てられた第１メモリ空間（ＥＳＭ１）及びインターリーブ解除手段に割り当てられた第２メモリ空間（ＥＳＭ２）を有し、該２つのメモリ空間の各サイズが装置で実際に処理されるビットレートの関数として算出される。【選択図】図６
2004504754.tif 000002
【特許請求の範囲】
【請求項１】
所定ビットレートのグループと異なるビットレートを処理することのできるデジタルデータの送受信装置であって、
該装置はチャンネル符号化／復号化ステージを有し、
該ステージはインターリーブ手段及びインターリーブ解除手段を有し、
該インターリーブ手段及びインターリーブ解除手段は、その最小サイズが該グループの最大ビットレートの関数とされていれるメモリを有し、
該メモリはインターリーブ手段に割り当てられた第１メモリ空間及びインターリーブ解除手段に割り当てられた第２メモリ空間を有し、
該２つのメモリ空間の各サイズが装置で実際に処理されるビットレートの関数として算出される装置。
【請求項２】
該チャンネル符号化／復号化ステージは、長さＮのリードソロモン符号化／復号化手段を含み、
該インターリーブ手段は、Ｍバイトのｉ−１個のブロックをもつＩ個の枝の畳み込みインターリーブを達成するよう配置され、
該インターリーブ解除手段は、Ｍ’バイトのｉ’−１個のブロックをもつＩ’個の枝の畳み込みインターリーブ解除を実現するよう配置され、
Ｉ及びＩ’はＮの約数で、ｉ及びｉ’は該枝の現在の関連インデックスであり、
第１メモリ空間のバイトサイズはＩ×（Ｉ−１）×Ｍ／２に等しく、
第２メモリ空間のバイトサイズはＩ’×（Ｉ’−１）×Ｍ’／２に等しく、
該２つのメモリ空間のサイズはＩ，Ｉ’，Ｍ，Ｍ’により算出できることを特徴とする請求項１に記載の装置。
【請求項３】
該メモリはランダムアクセスメモリ、特にデュアルポートメモリであって、該インターリーブ手段及びインターリーブ解除手段はそれぞれ第１アドレス手段及び第２アドレス手段を有し、該アドレス手段はそれぞれ、
枝の関連インデックスｉ及びｉ’を与える第１カウンタと、
ブロック中のバイト数を与え、第１カウンタが所定の値に到達するたびに増加する第２カウンタと、
インデックスｉ又はｉ’の枝におけるブロックの現在インデックスを与え、ブロックがＭ又はＭ’バイトを含むたびに増加する第３カウンタと、
該第１カウンタの内容から前記メモリの枝中のアドレスを計算する中間計算手段とを備え、
該第１アドレス手段は、引き続き該インターリーブ手段にわたされたデータを有する該メモリ中に、引き続くアドレスの読み書きを決定するよう配置された第１アドレス決定手段をさらに備え、
該第１アドレス決定手段は、中間計算手段、第２及び第３カウンタ、及びパラメータＭにより与えられる値からアドレスを決定し、
該第２アドレス手段は、引き続き該インターリーブ解除手段にわたされたデータを有する該メモリ中に、引き続くアドレスの読み書きを決定するよう配置された第２アドレス決定手段をさらに備え、
該第２アドレス決定手段は、中間計算手段、第２及び第３カウンタ、パラメータＭ’、及び第１メモリ空間のサイズにより与えられる値からアドレスを決定することを特徴とする請求項１に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的に異なるビットレートを持つことのできるデジタルデータの送受信に関し、特にメモリ手段の容量の選択に用いるものに関するが、このメモリ手段はインターリーブ及びインターリーブ解除処理で用いられ、異なるビットレートを処理できる送受信装置内で効果を受けるものである。
【０００２】
本発明はＶＤＳＬ（Ｖｅｒｙ ｈｉｇｈ ｒａｔｅ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）環境又はシステムに適用される。例えば、オペレータ及びユーザを超高速ビットレート送信線を通して接続するデジタル通信システムなどである。本出願はその発明に限定するわけではない。
【０００３】
したがって本発明は特に送受信装置に適用されるが、これは通常は「モデム」と呼ばれ、送信線の終端に位置するオペレータ及びユーザに位置する。
【０００４】
【従来の技術】
当業者には、ＶＤＳＬ通信システムは対称サービス及び非対称サービスを提供できることは知られている。もし両送信方向においてオペレータ及びユーザの間で（例えばオペレータからユーザへや、ユーザからオペレータへ）交換される情報ビットレートが正確に同じであれば、サービスは「対称である」と呼ばれる。
【０００５】
もし一送信方向から送信される情報ビットレートが、他の送信方向において送信される情報ビットレートと異なる場合、サービスは「非対称である」と呼ばれる。
【０００６】
【発明が解決しようとする課題】
モデムにより送受信されるデータのインターリーブ及びインターリーブ解除の処理はメモリの使用を必要とする。所定ビットレートでの使用を意図しているモデムでは、メモリはビットレートに依存する容量を持たなければならない。
【０００７】
【課題を解決するための手段】
本発明は、メモリ量の減少を要求する送受信装置（モデム）の構造の提案を目的とするが、その構造は末端オペレータ又は末端ユーザで用いることができる（言い換えれば、送受信間で充分相互にやり取りできる）ものであり、特にインターリーブ及びインターリーブ解除手段のメモリ容量に関し、所定グループのビットレートから選択された異なるビットレートの多くに合うよう配置されたものである。
【０００８】
それゆえ、本発明では特に、そのサイズがグローバル（送受信）ビットレートで最適化されるメモリ手段を用いることを提案するが、そのメモリ手段はインターリーブ手段及びインターリーブ解除手段の間で分配することができ、そのメモリ配分は送受信端末（モデム）により実際に処理されるビットレートに対応して再配置することができる。
【０００９】
また本発明は、デジタルデータを送受信し、所定ビットレートグループ（例えばＶＤＳＬ通信システムで提供されるすべての同期又は非同期サービス）からの異なるビットレートを処理できる装置を提案する。
【００１０】
本発明に係る装置は、インターリーブ手段及びインターリーブ解除手段を含む、符号化／復号化ステージ（一般的に当業者には「チャンネル符号化／復号化ステージ」と呼ばれる）を含んでいる。インターリーブ手段及びインターリーブ解除手段は、その最小サイズを該グループ（例えばＶＤＳＬ機能の場合の最大非同期ビットレート）の最大ビットレートの関数とされるメモリを含んでいる。該メモリは、またインターリーブ手段に割り当てられた第１メモリ空間、及びインターリーブ解除手段に割り当てられた第２メモリ空間を有している。２つのメモリ空間のそれぞれのサイズは、装置で実際に処理されたビットレート機能として算出される。
【００１１】
本発明の文脈の中で、「ビットレート」という語はメモリ容量やメモリ空間に関連しており、例えば送受信ビットレートの和などの、グローバルビットレートとして理解される。
【００１２】
その結果、メモリ手段のサイズをかなり減らすことができる。そのメモリ手段はモデム内で具現化されるインターリーブ手段及びインターリーブ解除手段において必要とされるが、このメモリ手段は末端オペレータ又は末端ユーザのどちらかで用いることができ、またかなりの数の異なる同期又は非同期ビットレートを処理することができる。
【００１３】
送信されたデータストリームは、一般的にリードソロモン符号化アルゴリズムによる送信チャンネルノイズから保護されるが、これは当業者によく知られている。リードソロモン符号化をより効率的にすべく、符号化手段は送信チャネルによって導入されたエラーを時間的に分散させるために、インターリーブ手段に結合される。このエラーはしばしばバースト状に発生し、いくつかの連続バイトに影響を与え、孤立したリードソロモンコード（一般的にはパケット当たり８バイト）の訂正能力を減らすことになる。そしてインターリーブ手段は、それらが送信される順序であり、上記のエラーの時間的分散を実現する順序を修正することによりバイトを時間的にインターリーブする。
【００１４】
より正確には、本発明の実施形態によると、チャンネル符号化／復号化ステージは、長さＮ（例えばＮ＝２４０バイト）のリードソロモン符号化／復号化手段を含んでいる。そしてインターリーブ手段は、Ｍバイトのｉ−１個のブロックをもつＩ個の枝を畳み込みインターリーブすべく採用されている。インターリーブ解除手段は、Ｍ’バイトのｉ’−１個のブロックをもつ枝の畳みインターリーブ解除を具現化すべく採用されている。Ｉ及びＩ’はＮの約数であり、ｉ及びｉ’はその枝の最新の関連インデックスである。第１メモリ空間におけるバイトサイズは、Ｉ×（Ｉ−１）×Ｍ／２に等しく、第２メモリ空間におけるバイトサイズは、Ｉ’×（Ｉ’−１）×Ｍ’／２に等しい。２つのメモリ空間のサイズは、Ｉ，Ｉ’，Ｍ，Ｍ’により算出することができる。
【００１５】
他の従来の型のインターリーブを用いずに畳み込み三角インターリーブ（及び結果としての畳み込み三角インターリーブ解除）を使うことは、メモリによる待ち時間を減少させるので特に有効である。畳み込み三角インターリーブでは、かなり小さいメモリで済み、待ち時間を減少させる。待ち時間は、あらゆるＶＤＳＬ通信システムにおいて最初から存在し、決定的な基準である。
【００１６】
発明の特に単純な形態では、メモリはランダムアクセスメモリであり、特にデュアルポートメモリである。インターリーブ手段及びインターリーブ解除手段は、それぞれ第１アドレス手段と第２アドレス手段を含む。第１及び第２アドレス手段はそれぞれ次のものを含む：
枝の関連インデックスｉ及びｉ’を与える第１カウンタと、
ブロック中のバイト数を与え、第１カウンタが所定の値に到達するたびに増加する第２カウンタと、
インデックスｉ又はｉ’の枝におけるブロックの現在インデックスを与え、ブロックがＭ又はＭ’バイトを含むたびに増加する第３カウンタと、
該第１カウンタの内容から前記メモリの枝中のアドレスを計算する中間計算手段。
【００１７】
該第１アドレス手段は、引き続き該インターリーブ手段にわたされたデータを有する該メモリ中に、引き続くアドレスの読み書きを決定するよう配置された第１アドレス決定手段をさらに備え、該第１アドレス決定手段は、中間計算手段、第２及び第３カウンタ、及びパラメータＭにより与えられる値からアドレスを決定する。
【００１８】
該第２アドレス手段は、引き続き該インターリーブ解除手段にわたされたデータを有する該メモリ中に、引き続くアドレスの読み書きを決定するよう配置された第２アドレス決定手段をさらに備え、該第２アドレス決定手段は、中間計算手段、第２及び第３カウンタ、パラメータＭ’、及び第１メモリ空間のサイズにより与えられる値からアドレスを決定する（その結果メモリ中の第１未占拠アドレスを決定することができる）。
【００１９】
【発明の実施の形態】
ここで、ＶＤＳＬ通信システムに係る本発明の適用例について説明するが、本発明は本適用例に限定されるものではない。
【００２０】
ここで図１は、本発明に係る２つの送受信装置ＴＯ及びＴＵを示しており、より単純にはターミナル又はモデムと呼ばれる。これらターミナルの１つ、例えばターミナルＴＯは、末端オペレータ側であり、他方のターミナルＴＵは、末端ユーザ側である。２つのモデムは、超高速回線ＬＨにより接続されている。
【００２１】
ＶＤＳＬ通信システムにより、オペレータは対称的なサービス、典型的には６つの対称的なサービスＳ１からＳ６、を受けることができる。ここで、２送信方向（オペレータからユーザ、ユーザからオペレータ）の情報ビットレートは正確に同じである。例えば最小ビットレートのサービスＳ１は、３２×６４Ｋｂｉｔ／ｓのビットレートを有し、最速の対称サービスＳ６は、３６２×６４Ｋｂｉｔ／ｓのビットレートを有する。
【００２２】
ＶＤＳＬシステムでは、オペレータは非対称サービスＡ１−Ａ６も備えることができる。それは例えば、ユーザ側のオペレータ方向へのサービス（アップリンク方向）、及びオペレータ側のユーザ方向へのサービス（ダウンリンク方向）における異なる情報ビットレートを有したサービスなどである。
【００２３】
例えば第１非対称サービスＡ１は、アップリンク方向に３２×６４Ｋｂｉｔ／ｓのビットレートを有し、ダウンリンク方向に１００×６４Ｋｂｉｔ／ｓのビットレートを有する。
【００２４】
最高速グローバル情報ビットレート（アップリンクビットレート＋ダウンリンクビットレート）はサービスＡ６であり、このアップリンク方向へのビットレートは３２×６４Ｋｂｉｔ／ｓに等しく、ダウンリンク方向へのビットレートは８３２×６４Ｋｂｉｔ／ｓに等しい。
【００２５】
その結果本発明に係る送受信装置は、末端ユーザ及び末端オペレータにおいてインストールされ、上の全サービスを処理することができる。また以下に詳述する通り、インターリーブ／インターリーブ解除手段に割り当てられたメモリ容量を選択する必要がある。これは、提供されるサービスの最大ビットレート、ここでは最大非対称サービス（サービスＡ６）のビットレートに対応している。これらは、そのメモリのメモリ空間のパラメータが、その装置で実際に処理されるサービスに対応してセットされることを条件としている。
【００２６】
図１のオペレータターミナルＴＯの内部構造についてここで詳述するが、以下で説明されることは、ターミナルＴＵについても同等に有効であることを理解されたい。
【００２７】
ターミナルＴＯは、送信システム及び受信システムを含み、双方とも送信線ＬＨに接続されている（図２参照）。
【００２８】
ターミナルＴＯは、チャンネル符号化／復号化ステージＥＴＣを含み、これはチャンネル符号化ユニットＣＣを送信システム側に、チャンネル復号ユニットＤＣＣを受信システム側に含んでいる。
【００２９】
チャンネル符号化ユニットＣＣは、リードソロモン符号化手段を含み、その構造及び機能は、当業者によく知られている。リードソロモン符号化手段は、インターリーブ手段に対応している。
【００３０】
後続のインターリーブとあいまって、リードソロモン符号化では送信チャネルによってなされたエラーのバーストを直すことができる。リードソロモン符号化は、符号化ユニットＣＣの入力へとわたされた各データパケットに個々に適用される。リードソロモン符号化では、多くのパリティバイトを受信したパケットバイトに加算し、それゆえ多くの誤りのバイトを正すことができる。用いられているリードソロモンコードは、訂正パワーが８のＲＳコードである。この表記の意味するところによると、リードソロモンコード化手段は２２４バイトのパケットに適用されるが、１６パリティバイトがここに追加されることでリードソロモンコード化されたワードをつくる。その長さは２４０バイトであり、８の誤りバイトを正すことを可能とする。
【００３１】
しばしばバースト状に発生していくつかの連続するバイトに影響を及ぼし、リードソロモンコードの訂正能力を超えてしまうことがあるエラーを時間的に分散させるために、バイトはそれらの送信順序を修正することにより時間的にインターリーブされる。このことが、リードソロモン符号化の効率を改善している。
【００３２】
チャネル符号化ステージＥＴＣの出力にわたされる情報は、モジュレーションユニットＢＭにわたされるが、この構造は当技術分野では知られたものであり、例えば求積モジュールに影響を与える。そして、様々な標準処理が送信ユニットＥＭ、特に送信線ＬＨへのインターフェースを含んだもの、で達成された後、モジュール化された信号は送信線ＬＨを通して送信される。
【００３３】
同様に、ターミナルＴＯの受信システムは、その入力において受信ユニットＥＲを含むが、特に標準処理を達成する送信線ＬＨへの受信インターフェースを含む。モジュール化された信号は、受信ユニットＥＲの出力にわたされるが、モジュール解除ユニットＢＤＭでモジュール解除され、そのモジュール解除された信号はチャンネル復号ユニットＤＣＣにわたされる。後者のユニットは特にインターリーブ解除及びリードソロモン復号手段を含む。
【００３４】
インターリーブ手段及びインターリーブ解除手段の、内部構造及び操作については、特に図３等を参照してここで詳細に説明する。
【００３５】
図３に示すように、すでに説明した通りインターリーブ手段ＭＥＴは、リードソロモン符号化手段ＣＲＳに続き、インターリーブ解除手段ＭＤＥＴはリードソロモン復号手段ＤＣＲＳに先立っている。
【００３６】
図４及び図５の図表で示すように、インターリーブ及びインターリーブ解除は畳み込み三角インターリーブ及びインターリーブ解除であるが、ここでインターリーブについてはＭバイトのｉ−１個のブロックをもつＩ個の枝が対応し、インターリーブ解除についてはＭ’バイトのｉ’−１個のブロックをもつＩ’個の枝が対応する。
【００３７】
以下に詳細に説明するように、パラメータＩ，Ｍ，Ｉ’，及びＭ’は例えばソフトウェアにより修正可能であり、ソフトウェアの形をとることができる制御手段ＭＣＤ（図３）によりわたされる。これらのパラメータは、インターリーブ手段及びインターリーブ解除手段に割り当てられた各メモリ空間のサイズを規定しているが、これはターミナルＴＯにより送信された情報のビットレート（パラメータＩ及びＭ）及びターミナルＴＯで受信された情報のビットレート（パラメータＩ’及びＭ’）に対応している。
【００３８】
それゆえインターリーブ手段は、Ｉ個の平行な枝ＢＲｉ（例えば０からＩ−１に番号付けられている）を含んでいるが、これは各枝についてのＭの遅延増加を伴って具現化される（Ｍは、インデックスｊのブロックＢｋｊの最大バイト数を示している）。各枝は遅延線として考えられ、ｉが０からＩ−１にわたる時のインデックスｉについての枝の長さは、ｉ×Ｍバイトとなる。図４について例にとると、Ｉ＝７となる。
【００３９】
従って、Ｍバイトの（例えばインデックス０を有する）第１のブロックは、インターリーブされず、修正されずにインターリーブ手段の出力にわたされる。Ｍバイトの次のブロックは枝ＢＲ１等の入力にわたされ、Ｍバイトの第７ブロック（インデックス６）まで続いて枝ＢＲ６にわたされる。そしてそのサイクルは７から１３までのバイトブロックについて再度始まるが、ここで先のバイトブロックはインターリーブ手段の出力にわたされるか又は関連する枝において１ブロックＢｋｊだけ前に動かされる。
【００４０】
インターリーブ解除手段は、インターリーブ手段ＭＥＴに対応し、結果としてユーザターミナルＴＵに結びついているが、インターリーブ手段について丁度記述したものと類似した構造を有している。しかし、枝のインデックスは逆になり、最大のインターリーブ時間遅延は、最小のインターリーブ解除の時間遅延に対応する。
【００４１】
オペレータターミナルＴＯに結合したインターリーブ解除手段ＭＤＥＴはＩ’個の枝を有し、インデックスＩ’の枝はｉ’×Ｍ’バイトに等しい長さを有する。
【００４２】
簡単にするため、図５はＩ’＝Ｉの状況を説明するが、もしサービスが非対称サービスの場合ＩとＩ’は一般的に異なることとなり、もちろんこれはＭ及びＭ’についても同様である。
【００４３】
図６において図表で示すように、ハードウェアにおいてはインターリーブ手段とインターリーブ解除手段は共通メモリ手段ＭＭを有するが、これは例えばデュアルポートランダムアクセスメモリなどである。そしてメモリＭＭのメモリ空間は、インターリーブ手段ＭＥＴに割り当てられた第１メモリ空間ＥＳＭ１と、インターリーブ解除手段ＭＤＥＴに割り当てられた第２メモリ空間ＥＳＭ２とに分けられる。
【００４４】
インターリーブ手段はまた、パラメータＩ及びＭを受信する第１アドレス手段ＭＡＤ１を含み、インターリーブ解除手段はまた、パラメータＩ’及びＭ’を受信する第２アドレス手段ＭＡＤ２を含む。アドレス手段の構造は、以下図７及び図８を参照して以下の通り詳細に説明する。
【００４５】
メモリＭＭの最小サイズは、送受信装置が処理できる最大ビットレートでセットされる。もちろん最大ビットレートは、アップリンクビットレートとダウンリンクビットレートの和である。
【００４６】
この例では、最大ビットレートは最大非対称サービスＡ６についてのものである。
【００４７】
メモリＭＭの容量及びパラメータＩ，Ｍ，Ｉ’，Ｍ’に対して選ばれた値の例は、非対称サービスＡ６及び訂正パワーが８バイト毎ワードのＲＳ（２４０，２２４）リードソロモンコードにもあてはまるが、その時０．２５ｍｓで持続する衝撃ノイズにより送信線が妨害される。
【００４８】
ダウンリンク方向において、最大ビットレートは８３２×６４ｋｂｉｔ／ｓに等しい。
【００４９】
ノイズによって影響を受けたビット数は、衝撃ノイズがある間のビットレートの積に等しいが、このことで１３３１２（１６６４バイト）に等しい多数のビットが生じる。リードソロモンコードの訂正パワー（ここでは８）が与えられるとすると、ノイズを受けた１６６４バイトを訂正するのに必要なリードソロモンワードの数ｎｒｓは１６６４／８、つまり２０８に等しくなる。
【００５０】
この最大ビットレートを記憶するのに必要とされるメモリ空間のサイズは、Ｎ．ｎｒｓ／２に等しく、ここでＮはリードソロモンコード（ここでは２４０）のサイズに等しい。
【００５１】
結果としてメモリ空間のサイズは、ゆえに２４９６０バイトに等しくなる。
【００５２】
アップリンク方向のビットレートは、３２×６４ｋｂｉｔ／ｓに等しくなる。同様の計算では、ノイズにより影響を受けたビット数は、５１２に等しく、ｎｒｓ＝８となる。アップリンク方向に対して備えられたメモリサイズは、それゆえ１９２０バイトとなる。メモリＭＭの最小サイズはそれゆえ２６８８０バイトとなる。
【００５３】
パラメータＩ，Ｍ，Ｉ’，Ｍ’は、上述の容量から決定することができる。より正確には、Ｍバイトのｉ−１個のブロックＩ個の枝で三角畳み込みインターリーブを具現化するのに必要な第１メモリ空間のサイズは、Ｉ×（Ｉ−１）×Ｍ／２に等しい。
【００５４】
同様に、アップリンクビットレートをサポートするための第２メモリ空間ＥＳＭ２のサイズは、Ｉ’×（Ｉ’−１）×Ｍ’／２に等しい。
【００５５】
また、Ｉ及びＩ’は、リードソロモンコードのサイズＮの約数でなければならない。
【００５６】
Ｉ×（Ｉ−１）×Ｍ／２は２４９６０に等しくなければならないため、Ｉ＝４０及びＭ＝３２を選択しなければならない。同様に、Ｉ’×（Ｉ’−１）×Ｍ’／２は、少なくとも１９２０に等しくなければならないため、Ｉ’＝２４及びＭ’＝７を選択することが可能である（このためには実行促進にあたり１９３２までのサイズの微増が必要となる）。
【００５７】
最終的なメモリＭＭのサイズは、それゆえに２６８９２バイトとなる。
【００５８】
非対称サービスＡ６についての上述のパラメータＩ，Ｍ，Ｉ’，Ｍ’の計算は、ＶＤＳＬの他のサービスにも同様の方法で適用される。それゆえパラメータＩ，Ｍ，Ｉ’，Ｍ’の値のテーブルは、符号化／復号化ステージにおいて記憶される。モデムが線の終端でインストールされ、オペレータにより実際に提供されるサービスに依存するとき、制御手段ＭＣＤは、記憶テーブルからのパラメータＩ，Ｍ，Ｉ’，Ｍ’の値に対応してフェッチし、それらをアドレス手段ＭＡＤ１及びＭＡＤ２にわたすが、その構造は図７及び図８を参照して次に詳述する。
【００５９】
図７は、第１アドレス手段ＭＡＤ１が、クロックシグナルのタイミングで枝ＢＲｉの関連インデックスｉをわたす第１カウンタＣＴ１を含むことを示している。インデックスｉは、中間計算手段ＭＣＩにわたされ、ここで第１メモリ空間の枝ＢＲｉのアドレスａｄｂｓを決定する。より正確には、アドレスａｄｂｓはｉ×（ｉ−１）／２に等しい。手段ＭＣＩは、乗算器、除算器、及び減算器を用いて容易に具現化される。
【００６０】
第１カウンタＣＴＩは、Ｉに等しいカウントレンジを有し、それゆえ例えば０からＩ−１までカウントする。
【００６１】
手段ＭＡＤ１はさらに第２カウンタＣＴ２を含むが、これは現在値ｍをわたすものであり、枝ＢＲｉの各ブロックＢＫｊにおける現行のバイト数に等しい。カウンタＣＴ２のカウントレンジはＭに等しい。言い換えると、ｍは例えば０からＭ−１にわたることができる。
【００６２】
第２カウンタＣＴ２はｉ＝Ｉ−１となる各回に１ユニットずつ増加する。
【００６３】
手段ＭＡＤ１はさらに第３カウンタＣＴ３を含み、これはインデックスｉの枝の中の、ブロックＢｋｊのインデックスｊをわたす。カウンタＣＴ３のカウントレンジはｉに等しい。言い換えると、ｊは例えば０からｉ−１にわたる。第３カウンタＣＴ３は、１つのブロックがＭバイトを含むごとに増加するが、それゆえこの例ではカウンタＣＴ２が値Ｍに達するごとに増加するということになる。
【００６４】
手段ＭＡＤ１は、第１アドレス決定手段ＭＤ１をさらに備えるが、これはメモリ中の読み出しアドレスａｒ及びメモリ中の書き込みアドレスａｗを決定する。
【００６５】
より正確には、読み出しアドレスａｒは（ａｄｂｓ＋ｊ）×Ｍ＋ｍに等しい。
【００６６】
書き込みアドレスａｗは、読み出しアドレスに単純に等しいが、クロック信号の１サイクル分遅れる。
【００６７】
さらに、手段ＭＤ１は加算器及び乗算器を用いて容易に具現化することができる。
【００６８】
例えば、（Ｉ−１）×Ｍビットの容量の小さな予備デュアルポートメモリは、インデックスｊの値を記憶するのに用いることができるが、これは第３カウンタＣＴ３によりわたされ、Ｍクロックサイクルごとに増加する。Ｍクロックサイクルごとに、ｊの値は予備メモリのｉ番目の枝に対応するが、これはカウンタＣＴ３が増加し、新たな値が同じアドレスに再書き込みされるた後である。
【００６９】
第２アドレス手段ＭＡＤ２は、読み出しアドレスａｒ’及び書き込みアドレスａｗ’をメモリＭＭの第２メモリ空間にわたすが、これは第１アドレス手段ＭＡＤ１について丁度書かれたのと同じ構造を有している。手段ＭＡＤ１及び手段ＭＡＤ２の違いだけがここで説明されている。
【００７０】
第１カウンタＣＴ１０は、枝の関連インデックスｉ’をわたす。このときｉ’はＩ’−１から０の間で様々である。中間計算手段ＭＣＩは、各枝ａｄｂｓ’のアドレスをわたし、そこで用いられる数式はアドレスの計算に用いられるものと類似であるが、ｉに対してｉ’を代用する。
【００７１】
第２カウンタＣＴ２０は、ブロック中のバイト数ｍ’を定義し、カウンタＣＴ１０がその限界値に達するたびに増加するが、この例においてはｉ’は０の値に達する時である。この例においては第２カウンタＣＴ２０は０からＭ’−１にわたっている。
【００７２】
第３カウンタＣＴ３０は、インデックスｉの枝中のブロックの、現在のインデックスｊ’を定義している。それは０からｉ’−１にわたっており、ブロックがＭ’バイトを含むたびに、例えば第２カウンタＣＴ２０が値Ｍ’に達する時に増加する。
【００７３】
第２アドレス手段ＭＡＤ２は第２アドレス決定手段ＭＤ２を含むが、これは書き込みアドレスａｗ’及び読み出しアドレスａｒ’を決定する。しかしながら、第２アドレス決定手段ＭＤ２は第１メモリ空間ＥＳＭ１にサイズＯＦを許容しなければならず、これは以下の式（１）で定義される：
ＯＦ＝Ｉ×（Ｉ−１）×Ｍ／２　　　　　（１）
そして例えばこれはレジスタに記憶される。アップリンクのインターリーブでは、メモリＭＭのアドレスは０からＯＦ−１のレンジで広がっている。
【００７４】
メモリＭＭの第１未占拠アドレスはその結果ＯＦの値を持つ。
【００７５】
手段ＭＤ２は、読み出しアドレスａｒ’は以下の式（２）から計算する：
ａｒ’＝ＯＦ＋Ｍ’×（ａｄｂｓ’＋ｊ’）＋ｍ’　　　　　（２）
書き込みアドレスａｗ’は次のクロックパルスで有効となる読み出しアドレスに等しい。
【００７６】
もちろんターミナルＴＯについて丁度ここで書かれたものは、すべてＩ枝のインターリーブ解除手段、Ｉ’枝のインターリーブ手段を備えたターミナルＴＵに適用される。ユーザ端末ＴＵについてＩをＩ’で代用する必要があり、逆にＭについてはＭ’で代用するが、これは上述のすべてにおいて当てはまる。
【００７７】
なお、クロック信号の周波数を倍にすることで、デュアルポートメモリをシングルポートメモリに置き換えることも同様に可能である。
【図面の簡単な説明】
【図１】本発明に関連し、２つの送受信装置を接続する通信システムを示した図である。
【図２】本発明にかかる送受信装置の内部構造を詳細に示した図である。
【図３】図２に示した装置の符号化／復号化ステージの内部構造を詳細に示した図である。
【図４】畳み込み三角インターリーブ手法を示した図である。
【図５】畳み込み三角インターリーブ解除を示した図である。
【図６】本発明にかかる送受信装置のインターリーブ手段及びインターリーブ解除手段の内部構造を詳細に示した図である。
【図７】インターリーブ手段に接続した第１アドレス手段の１実施形態を示した図である。
【図８】インターリーブ解除手段に接続した第２アドレス手段の１実施形態を示した図である。
【符号の説明】
ＴＯ　末端オペレータターミナル
ＴＵ　末端ユーザターミナル
ＥＴＣ　チャンネル符号化／復号化ステージ
ＣＣ　符号化ユニット
ＤＣＣ　復号化ユニット
ＢＭ、ＢＤＭ　モジュレーションユニット
ＥＭ　送信ユニット
ＥＲ　受信ユニット
ＬＨ　送信線
ＣＲＳ　リードソロモン符号化手段
ＤＣＲＳ　リードソロモン復号化手段
ＭＥＴ　インターリーブ手段
ＭＤＥＴ　インターリーブ解除化手段
ＭＣＤ　制御手段
ＭＡＤ１　第１アドレス手段
ＭＡＤ２　第２アドレス手段
ＥＳＭ１　第１メモリ空間
ＥＳＭ２　第２メモリ空間
ＣＴ１、ＣＴ２、ＣＴ３　カウンタ
ＭＣＩ　中間計算手段
ＭＤ１　第１アドレス決定手段
ＭＤ２　第２アドレス決定手段
【図１】
2004504754.tif 000003
【図２】
2004504754.tif 000004
【図３】
2004504754.tif 000005
【図４】
2004504754.tif 000006
【図５】
2004504754.tif 000007
【図６】
2004504754.tif 000008
【図７】
2004504754.tif 000009
【図８】
2004504754.tif 000010
【国際公開パンフレット】
2004504754.tif 000011
2004504754.tif 000012
2004504754.tif 000013
2004504754.tif 000014
2004504754.tif 000015
2004504754.tif 000016
2004504754.tif 000017
2004504754.tif 000018
2004504754.tif 000019
2004504754.tif 000020
2004504754.tif 000021
2004504754.tif 000022
2004504754.tif 000023
2004504754.tif 000024
2004504754.tif 000025
2004504754.tif 000026
2004504754.tif 000027
2004504754.tif 000028
2004504754.tif 000029
2004504754.tif 000030
2004504754.tif 000031
2004504754.tif 000032
2004504754.tif 000033
2004504754.tif 000034
【国際調査報告】
2004504754.tif 000035
2004504754.tif 000036
2004504754.tif 000037
2004504754.tif 000038
2004504754.tif 000039
2004504754.tif 000040