(57)【要約】回路が、差動信号を受信するための第一（６）及び第二（２１）の入力部と、バッファ回路とを有する。前記バッファ回路は、第一（２，２ａ，２ｂ，１３，１３ａ，１３ｂ）及び第二（８，１８）の差動増幅器を備える入力段と、前記第一の差動増幅器（２，２ａ，２ｂ，１３，１３ａ，１３ｂ）に第一の極性の第一の電流を供給するための第一の電流源と、前記第二の差動増幅器（８，１８）に逆極性の第二の電流を供給するための第二の電流源とを有する。前記差動増幅器の各々（２，１３；８，１８）は、前記回路の前記第一の入力部（６）に結合される第一の入力部（５，７）と、前記回路の前記第二の入力部（２１）に結合される第二の入力部（１４，１９）とを備える。前記回路は、前記第一の差動増幅器（２，２ａ，２ｂ，１３，１３ａ，１３ｂ）の出力部（５８）に結合される第一のノード（５８）、並びに前記第二の差動増幅器（８，１８）及びアクティブ回路の出力部（８４）に結合される第二のノード（８４）を具備する少なくとも一つのチェーンを有する組み合わせ段であって、主電流パスが前記第一のノード（５８）と前記第二のノード（８４）との間に結合される組み合わせ段を更に有する。前記アクティブ回路の制御電極はバイアス電圧部に結合される。前記アクティブ回路は単一のトランジスタを有する。前記バイアス電圧部は固定電圧部である。ノードが結合される前記二つの出力部（５８、８４）のうちの少なくとも一つは前記バッファ回路の一つの出力部になる。ヒステリシス付加回路（７５）が前記バッファ回路の前記少なくとも一つの出力部に結合される。
2004519883.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を受信するための第一及び第二の入力部と、バッファ回路とを有する回路であって、前記バッファ回路は、第一及び第二の差動増幅器を備える入力段と、前記第一の差動増幅器に第一の極性の第一の電流を供給するための第一の電流源と、前記第二の差動増幅器に逆極性の第二の電流を供給するための第二の電流源と、前記第一の差動増幅器の出力部に結合される第一のノード、並びに前記第二の差動増幅器及びアクティブ回路の出力部に結合される第二のノードを具備する少なくとも一つのチェーンを有する組み合わせ段と、前記第一のノードと前記第二のノードとの間に結合される主電流パスと、バイアス電圧部に結合される、前記アクティブ回路の制御電極とを備え、前記差動増幅器の各々は、前記回路の前記第一の入力部に結合される第一の入力部と、前記回路の前記第二の入力部に結合される第二の入力部とを備え、前記アクティブ回路は単一のトランジスタを有し、前記バイアス電圧部は固定電圧部であり、ノードが結合される前記二つの出力部のうちの少なくとも一つは前記バッファ回路の一つの出力部になる回路。
【請求項２】
前記単一のトランジスタがバイポーラトランジスタである請求項１に記載の回路。
【請求項３】
前記単一のトランジスタの出力電極は前記二つのノードのうちの一つに結合されると共に、前記二つのノードのうちの一つが結合される、前記差動増幅器の前記出力部が抵抗を介して固定電圧部に結合される請求項１又は２に記載の回路。
【請求項４】
前記少なくとも一つのチェーンは第一及び第二のチェーンを有し、前記第一のチェーンの前記第一のノードは前記第一の差動増幅器の前記第一の出力部に結合され、前記第一のチェーンの前記第二のノードは前記第二の差動増幅器の前記第一の出力部に結合され、前記第二のチェーンの前記第一のノードは前記第一の差動増幅器の前記第二の出力部に結合され、前記第二のチェーンの前記第二のノードは前記第二の差動増幅器の前記第二の出力部に結合され、前記第一及び第二の差動増幅器の前記二つの第一の出力部のうちの一つは前記バッファ回路の前記第一の出力部であり、前記第一及び第二の差動増幅器の前記二つの第二の出力部のうちの一つは前記バッファ回路の前記第二の出力部である請求項１乃至３の何れか一項に記載の回路。
【請求項５】
ヒステリシス付加回路が前記バッファ回路の前記少なくとも一つの出力部に結合される請求項１乃至４の何れか一項に記載の回路。
【請求項６】
前記ヒステリシス付加回路が前記アクティブ回路のクロス結合対を有する請求項５に記載の回路。
【請求項７】
前記アクティブ回路のクロス結合対の各々の前記アクティブ回路の前記入力電極がコモン電流搬送素子を介して固定電圧部に結合されると共に、前記アクティブ回路のクロス結合対の前記少なくとも一つのアクティブ回路の前記出力電極が前記バッファ回路の前記少なくとも一つの出力部に結合される請求項６に記載の回路。
【請求項８】
前記アクティブ回路のクロス結合対の各々の前記アクティブ回路の前記出力電極が前記バッファ回路の前記第一及び第二の出力部に各々結合される請求項４又は７に記載の回路。
【請求項９】
前記各々の差動増幅器の前記第一及び第二の入力部が、関連する第三のノードと第四のノードとの間の主電流パスを備える前記第一及び第二のアクティブ回路に各々結合され、前記更なる第一及び第二の差動増幅器が設けられ、前記各々の更なる差動増幅器は、前記主電流パスを備える前記第一及び第二のアクティブ回路を有し、前記更なる第一及び第二の差動増幅器の前記第一及び第二のアクティブ回路の前記主電流パスは、前記関連する第三のノードと第四のノードとの各々の間の前記第一及び第二の差動増幅器の前記各々対応する第一及び第二のアクティブ回路の前記主電流パスに並列に結合され、前記更なる第一及び第二の差動増幅器の前記アクティブ回路に入力部が設けられ、当該入力部は前記関連する固定電圧部に結合される請求項１乃至８の何れか一項に記載の回路。
【請求項１０】
前記関連する固定電圧部が、前記更なる第一の差動増幅器の前記制御電極と同じである請求項９に記載の回路。
【請求項１１】
前記関連する固定電圧部が、前記更なる第二の差動増幅器の前記制御電極と同じである請求項９に記載の回路。
【請求項１２】
前記関連する固定電圧部が、前記更なる第一の差動増幅器の入力部のための、同じ第一の関連する固定電圧部であると共に、前記更なる第二の差動増幅器の入力部のための、同じ第二の関連する固定電圧部である請求項９に記載の回路。
【請求項１３】
前記関連する固定電圧部が、前記更なる第一及び第二の差動増幅器の前記制御電極と同じである請求項９に記載の回路。
【請求項１４】
前記第一の差動増幅器と前記第二の差動増幅器との両方の前記第一及び第二の入力部が、前記関連する第三のノードと前記関連する第四のノードとの間の前記主電流パスを備える前記第一及び第二のアクティブ回路に各々結合され、前記関連する第一及び第二のアクティブ回路は前記各々の差動増幅器と同じである請求項１乃至１３の何れか一項に記載の回路。
【請求項１５】
前記第一及び第二のアクティブ回路が、電界効果トランジスタを有する請求項１４に記載の回路。
【請求項１６】
前記第一及び第二の差動増幅器のうちの一つの前記アクティブ回路がＮ形素子を有する請求項１５に記載の回路。
【請求項１７】
前記Ｎ形素子がエミッタラインにＮ形電界効果トランジスタを備えるバイポーラトランジスタを有する請求項１６に記載の回路。
【請求項１８】
前記第一及び第二のアクティブ回路が各々の前記更なる差動増幅器と同じ請求項９に記載の回路。
【請求項１９】
前記第一及び第二のアクティブ回路が電界効果トランジスタを有する請求項１８に記載の回路。
【請求項２０】
前記第一及び第二の差動増幅器のうちの一つの前記アクティブ回路がＮ形素子を有する請求項１９に記載の回路。
【請求項２１】
前記Ｎ形素子が、エミッタラインにＮ形電界効果トランジスタを備えるバイポーラトランジスタを有する請求項２０に記載の回路。
【請求項２２】
電界効果トランジスタを有する前記各々の差動増幅器の前記各々の電界効果トランジスタのＷ／Ｌの関係が互いにほぼ等しい請求項１１に記載の回路。
【請求項２３】
前記バッファ回路が差動段に結合される請求項１乃至２２の何れか一項に記載の回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、差動信号を受信するための第一及び第二の入力部と、バッファ回路とを有する回路であって、前記バッファ回路は、第一及び第二の差動増幅器を備える入力段と、前記第一の差動増幅器に第一の極性の第一の電流を供給するための第一の電流源と、前記第二の差動増幅器に逆極性の第二の電流を供給するための第二の電流源とを備え、前記差動増幅器の各々は、前記回路の前記第一の入力部に結合される第一の入力部と、前記回路の前記第二の入力部に結合される第二の入力部とを備え、組み合わせ段が前記第一の差動増幅器の出力部に結合される第一のノード、並びに前記第二の差動増幅器及びアクティブ回路（ａｃｔｉｖｅ  ｃｉｒｃｕｉｔ）の出力部に結合される第二のノードを具備する少なくとも一つのチェーンを有し、主電流パスが前記第一のノードと前記第二のノードとの間に結合され、前記アクティブ回路の制御電極がバイアス電圧部に結合される回路に関する。
【０００２】
【従来の技術】
当該回路は米国特許第５７０３５３２号から知られている。前記特許は、レールトゥレールコモンモード入力電圧レンジを有する差動信号増幅器について開示している。回路全体の、小信号に対するゲインがコモンモードレンジ（ｃｏｍｍｏｎ−ｍｏｄｅ  ｒａｎｇｅ）全体に渡って一定かどうかについては知られていない。更に前記回路は全て電界効果トランジスタから構成されている。当該電界効果トランジスタは、処理され得る最高周波数に関して制限を課す。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、コモンモードレンジ全体に渡って小信号に対してかなり一定のｇｍ信号ゲインを示すと共に高い周波数を処理し得る回路を提供することにある。
【０００４】
更に、本発明の目的は、最新規格（Ｐ）ＥＣＬ、ＣＭＬ、及びＬＶＤＳを処理し得る、差動信号増幅器のための回路を提供することにある。中でも高速動作に対する当該標準インタフェイスの共通の特徴の一つは、差動であることと、伝送線インタフェイスが設けられること、すなわち概して５０オーム終端（ｔｕｒｎ−ｏｆｆ）（又は１００オーム差動終端）であることと、電圧振幅が制限されている（２００ｍＶ．．．．８００ｍＶ差動振幅）ことと、入力にヒステリシスが規定されていることとにある。コモンモード信号レベルにおける主要な相違点は、ＣＭＬレベルが正のレールのレベルにほぼ等しいことと、ＬＶＤＳレベルが負のレールのレベルにほぼ等しいことと、（Ｐ）ＥＣＬレベルが正のレールのレベルよりも低いこと（例えば約１．３Ｖ）とにある。ＬＶＤＳは前記規格のうち最も新しい規格である。ＬＶＤＳは、ＴＩＡ／ＥＩＡ−６４４及びＩＥＥＥ１５９６．３規格内で規定されているデータインタフェイス規格である。ＬＶＤＳ規格は、銅導体を介したバイナリデータの高速伝送のために使用される。ＬＶＤＳ規格の電圧振幅は他の伝送規格の電圧振幅よりも小さい。この小さな電圧差のため、データ伝送速度はより高速であると共に、本来の、より広い帯域幅が低消費電力で得られる。更にＬＶＤＳは他の伝送規格よりも小さな電磁障害しかもたらさない。
【０００５】
本発明の他の目的は、ＬＶＤＳ規格に準拠する差動信号の形態で信号が伝送されるシステムにおける入力段として好適に機能し得るインタフェイス回路を提供することにある。
【０００６】
【課題を解決するための手段】
当該目的を達成するために、本発明による回路は、アクティブ回路が単一のトランジスタを有し、バイアス電圧が固定電圧であり、一つのノードが結合される、二つの出力部のうちの少なくとも一つがバッファ回路の出力部であることを特徴としている。
【０００７】
結果として、入力信号は差動信号となり得るので、コモンモードがレールからレールへ移動し得ると共に、コモンモードレンジ全体に渡ってゲインの高度な定常性が得られる。
【０００８】
本発明による回路の好ましい実施例は、ヒステリシス付加回路（ｈｙｓｔｅｒｅｓｉｓ  ａｄｄｉｎｇ  ｃｉｒｃｕｉｔ）が前記バッファ回路の出力部に結合されていることを特徴としている。
【０００９】
前記ヒステリシス付加回路により、前記回路が受け得るヒステリシスの度合の正確な決定が可能になる。前記回路の入力における２５ミリボルトヒステリシスの実現が要求されるＬＶＤＳ規格の場合にこのことは特に重要となる。
【００１０】
【発明の実施の形態】
本発明はこの場合添付図面を参照してより詳細に説明されるであろう。
【００１１】
図１は、差動信号増幅器のためのインタフェイス回路のためのバッファ回路を示している。バッファ回路１は、主要電極としてソース３、ドレイン４、及び制御電極５を備える第一のＮＭＯＳＦＥＴ２を有している。制御電極５は、二つの差動入力部６及び２１のうちの第一の入力部６に結合されている。入力部６は、第三のＰＭＯＳＦＥＴ８の制御電極７にも結合されている。ＭＯＳＦＥＴ８は更に、主要電極としてソース９及びドレイン１０を有している。ＭＯＳＦＥＴ２のソース３は、ノード１１を介してＭＯＳＦＥＴ１３のソース１２に結合されている。ＭＯＳＦＥＴ１３は更に、制御電極１４及びドレイン１５を備えている。第三のＰＭＯＳＦＥＴ８のソース９は、第二のノード１６を介して第四のＰＭＯＳＦＥＴのソース１７に結合されている。ＰＭＯＳＦＥＴは、制御電極１９及びドレイン２０も含んでいる。制御電極１９及び１４は、バッファ回路１の第二の差動入力部２１に結合されている。第一のノード１１は、定電流源２２を介して第二の給電線（ｆｅｅｄｅｒ）２３に結合されている。第二のノード１６は、第二の定電流源２４を介して第一の給電線２５に結合されている。ＭＯＳＦＥＴ３１、２７、４０、及び２９は、ＭＯＳＦＥＴ２、１３、８、及び１８に並列にそれぞれ結合されている。第一の並列ＮＭＯＳＦＥＴ３１は、ソース３０で第一のノード１１に結合され、ドレイン２６でＮＭＯＳＦＥＴ２のドレイン４に結合され、制御電極３２で電圧源３３に結合されている。電圧源３３は、ＮＭＯＳＦＥＴ２７の制御電極３４と、ＰＭＯＳＦＥＴ４０の制御電極３５と、ＰＭＯＳＦＥＴ２９の制御電極３６とにも結合されている。ＮＭＯＳＦＥＴ２７のソース３７は第一のノード１１に結合されており、ＭＯＳＦＥＴ２７のドレイン３８はＮＭＯＳＦＥＴ１３のドレイン１５に結合されている。ＰＭＯＳＦＥＴ４０のソース３９は第二のノード１６に結合されている。ＰＭＯＳＦＥＴ４０のドレイン２８はＰＭＯＳＦＥＴ８のドレイン１０に結合されている。ＰＭＯＳＦＥＴ２９のソース４１は第二のノード１６に結合されており、ＰＯＳＦＥＴ２９のドレイン４２はＰＭＯＳＦＥＴ１８のドレイン２０に結合されている。ドレイン４及び２６のノードは抵抗４３を介して給電線２５に結合されている。ドレイン３８及び１５のノードは同様に抵抗４４を介して給電線２５に結合されている。ＭＯＳＦＥＴ８及び４０のドレイン１０及び２８は、電流源４５の形態における負荷を介して第二の給電線２３に結合されている。同様にＭＯＳＦＥＴ１８及び２９のドレイン２０及び４２は、電流源４６の形態における負荷を介して第二の給電線２３に結合されている。ＮＰＮトランジスタ４７が負荷４３と４５との間に結合されており、当該トランジスタのエミッタ４８は負荷４５に結合されていると共に当該トランジスタのコレクタ４９は負荷４３に結合されている。トランジスタ４７のベースは固定電圧源５１に結合されている。同様にＮＰＮトランジスタ５２が負荷４４と４６との間に結合されており、当該トランジスタのエミッタ５３は負荷４６に結合されていると共に当該トランジスタのコレクタ５４は負荷４４に結合されている。トランジスタ５２のベース５５は固定電圧源５６に結合されている。
【００１２】
ＭＯＳＦＥＴ８及び１８は差動ＰＭＯＳ対を形成し、ＭＯＳＦＥＴ２及び１３は差動ＮＭＯＳ対を形成している。より一般的にはＷ／Ｌの関係と称されている、前記四つのＭＯＳＦＥＴの幅−長さの関係は、ｇｍが可能な限り等しくなるような態様でスケーリングされる。固定電圧源３３は、Ｖｂｉａｓと称される電圧をもたらす。ＭＯＳＦＥＴ４０及び２９は、入力部６及び２１の入力レベルがＶｂｉａｓよりも（ずっと）高いときバイパスを形成し、ＭＯＳＦＥＴ３１及び２７は、入力部６及び７の入力レベルがＶｂｉａｓよりも低いときバイパスを形成する。全てのＰＭＯＳＦＥＴ８、１８、４０，及び２９は同じである。しかしながら、ＮＭＯＳＦＥＴ３１及び２７は、ＮＭＯＳＦＥＴ２及び１３よりもわずかに短い長さＬを有している。結果として、バッファ回路全体の、小信号に対するゲインｇｍはコモンモードレンジ全体に渡ってかなり一定となっている。
【００１３】
Ｖｂｉａｓは設定電圧である。高いコモンモード電圧の場合、ＭＯＳＦＥＴ２及び１３のみが前記ゲインに寄与し、他方で低いコモンモード電圧の場合、ＰＭＯＳＦＥＴ８及び１８のみが前記ゲインに寄与する。前記コモンモード電圧がＶｂｉａｓに等しい場合、両方の差動対が寄与する。その場合前記ゲインは、一対のみが寄与する場合におけるゲインよりも高くなり得る。ＭＯＳＦＥＴ３１、２７、４０、及び２９はそれぞれ、わずかな電流（従ってわずかなゲイン）しか消費しないので、全ゲインは常に一定のままとなる。ＭＯＳＦＥＴ３１及び２７のＷ／Ｌの関係のわずかな調整により、全ゲインはコモンモードレンジ全体に渡ってかなり一定となることが保証される。全ゲインの定常性を保証する他の可能性によれば、調整されるのはＭＯＳＦＥＴ３１及び２７のＷ／Ｌの関係ではないが、制御電極３２及び３４に供給されるＶｂｉａｓが、制御電極３５及び３６に供給されるＶｂｉａｓと異なる。固定電圧源３３は少なくとも固定電圧をもたらし得る。その場合第一の固定電圧は制御電極３２及び３４のノードに供給されると共に第二の固定電圧は制御電極３５及び３６のノードに供給される。バッファ回路１は超高速であると共にレールトゥレール（ｒａｉｌ−ｔｏ−ｒａｉｌ）コモンモードレンジを有している。しかしながら前記バッファ回路は、あってもヒステリシスを全く示さない。既に上述のように、少なくともＬＶＤＳ規格はヒステリシスの存在を要求している。前記インタフェイス回路にヒステリシスを導入するために、ヒステリシス付加回路７５（図２参照）が使用される。ドレイン４及び２６と、負荷４３と、コレクタ４９とのノードは図１及び２において番号５７によって示されている。同様にドレイン１５及び３８と、負荷４４と、コレクタ５４とのノードは番号５８によって示されている。更に負荷５９（図２参照）はノード５７に結合され、当該負荷は更にＮＰＮトランジスタ６１のコレクタ６０に結合されると共にＮＰＮトランジスタ６３の制御電極６２に結合される。同様にノード５８は負荷６４に結合され、当該負荷が今度はトランジスタ６３のコレクタ６５に結合されると共にトランジスタ６１の制御電極６６に結合される。トランジスタ６１及び６３のエミッタ６７及び６８はノード６９に相互に結合され、ノード６９は電流源７０を介して第二の給電線２３に結合される。ＮＰＮトランジスタ６１及び６３のクロス結合対（ｃｒｏｓｓ−ｃｏｕｐｌｅｄ  ｐａｉｒ）はある程度のヒステリシスをもたらす。当該ヒステリシスは、トランジスタの特定の選択と、負荷５９及び６４の整合選択（ｍａｔｃｈｉｎｇ  ｓｅｌｅｃｔｉｏｎ）とによって設定され得る。このように、上記で参照される規格におけるヒステリシスの要求仕様は容易に満足され得る。
【００１４】
図３において、インタフェイス回路全体が概略的に示されている。インタフェイス回路８０は、二つの入力部６及び７を備えるバッファ回路１と、入力部及び出力部、５７及び５８を備えるヒステリシス付加回路７５と、差動段８１とを有しており、当該回路自体は知られており、当該回路をディジタルで使用する場合ハイ又はローの何れかとなる所望の信号が出力部８２に出力される。
【００１５】
ヒステリシスが必要とされない用途においてヒステリシス付加回路７５を省略することができることは注意される。
【００１６】
図１において負荷４５及び４６が電流源として示されている。電流源の代わりに抵抗を使用することもできることは注意される。更に図１の回路と図２の回路との両方のミラー対称バージョンを使用することができることも注意される。この場合全てのＮ形素子（Ｎ−ｅｌｅｍｅｎｔ）はＰ形素子（Ｐ−ｅｌｅｍｅｎｔ）に置換される。またその逆もなされ得る。
【００１７】
語句Ｎ形素子及びＰ形素子は、ＮＰＮバイポーラトランジスタと共にＮＭＯＳ電界効果トランジスタ、並びにＰＮＰバイポーラトランジスタと共にＰＭＯＳ電界効果トランジスタをそれぞれ意味していると理解される。入力素子２、８，１３、及び１８はＭＯＳ電界効果トランジスタを有していなければならない。他の素子に対しては、ＭＯＳとバイポーラとの間で自由な選択が可能である。
【００１８】
図４は、本発明による回路の第二の実施例を示している。図４において、図１、２、及び３に示されている素子と同じ素子は同じ番号によって示されている。図４による回路において、入力トランジスタ２及び１３は、ＮＰＮトランジスタ２ａ及び１３ａのそれぞれと、電界効果トランジスタ２ｂ及び１３ｂのそれぞれとの組み合わせに置換されている。結果として前記回路の周波数レンジが拡大されている。図１のトランジスタ３１及び２７を備える類似の変形例が実現されている。当該トランジスタは、ＮＰＮトランジスタと電界効果トランジスタとの組み合わせ、すなわち１２６ａと１２６ｂと組み合わせ、並びに１２７ａと１２７ｂとの組み合わせにそれぞれ置換されている。既に上記に示されているように、図１の四つの制御電極３２、３４、３５、及び３６の全てが、電圧源３３によって供給される電圧と同じ固定電圧に結合される必要はない。図４において、トランジスタ４０及び２９の制御電極は固定電圧源１３３ａに結合されている。例えばトランジスタ１２６ａ、１２６ｂ、１２７ａ、及び１２７ｂの制御電極は固定電圧源１３３ｂに結合されている。上記に示されているように、図１の電流源４５及び４６は抵抗に置換され得る。抵抗１４５及び１４６がそれぞれ、前記電流源の代わりに使用されている、図４による回路がこの場合に該当する。図１による回路において、トランジスタ４７及び５２の制御電極５０及び５５はそれぞれ、固定電圧源５１及び固定電圧源５６に結合されている。図４による回路において、トランジスタ４７及び５２の制御電極は互いに結合されていると共に単一の固定電圧源１５６に結合されている。図４は、差動段８１の詳細図と共にヒステリシス付加回路７５を更に示している。当該回路自体は当業者に知られており、それ故に更に詳細に議論されないであろう。
【００１９】
あらゆる種類の実施例及び変形例は、上記を理解した当業者にとって明らかであろう。当該実施例及び変形例の全ては本発明の範囲内とみなされる。
【図面の簡単な説明】
【図１】バッファ回路を示している。
【図２】ヒステリシス付加回路を示している。
【図３】インタフェイス回路を概略的に示している。
【図４】本発明による回路の第二の実施例を示している。
【国際公開パンフレット】
2004519883.tif 000003
2004519883.tif 000004
2004519883.tif 000005
2004519883.tif 000006
2004519883.tif 000007
2004519883.tif 000008
2004519883.tif 000009
2004519883.tif 000010
2004519883.tif 000011
2004519883.tif 000012
2004519883.tif 000013
2004519883.tif 000014
2004519883.tif 000015
2004519883.tif 000016
【国際調査報告】
2004519883.tif 000017
2004519883.tif 000018