(57)【要約】封止された電子素子ならびに電子素子を封止する方法が提案されており、ここではチップ（１）がダイパッド（２）の上面に取り付けられる。ダイパッド（２）とチップ（１）とはコンパウンド（３）によって包囲されている。チップ（１）の上面とダイパッド（２）の下面とにゲル（１１，１２）が配置されている。
2004515060.tif 000002
【特許請求の範囲】
【請求項１】
封止された電子素子であって、チップ（１）が、リードフレームのダイパッド（２）の上面に取り付けられており、ダイパッド（２）およびチップ（１）が、コンパウンド（３）によって包囲されている形式のものにおいて、
チップ（１）の上面とダイパッド（２）の下面とにゲル（１１，１２）が取り付けられていることを特徴とする、封止された電子素子。
【請求項２】
ゲル（１１，１２）のために、シリコーンゲルまたはフルオロシリコーンゲルが用いられる、請求項１記載の電子素子。
【請求項３】
コンパウンド（３）のために、熱可塑性プラスチックが用いられる、請求項１または２記載の電子素子。
【請求項４】
射出成形によってコンパウンド（３）を加工することができるだけの耐熱性を、ゲル（１１，１２）が有している、請求項１から３までのいずれか１項記載の電子素子。
【請求項５】
チップが、精密機械素子を備えている、請求項１から５までのいずれか１項記載の電子素子。
【請求項６】
電子素子を封止する方法であって、チップ（１）をリードフレームのダイパッド（２）に取り付け、これらのチップ（１）およびダイパッド（２）をコンパウンド（３）に埋め込む方法において、
チップおよびダイパッドを埋め込むまえに、チップ（１）の上面とダイパッド（２）の下面とにゲル（１１，１２）を取り付けることを特徴とする、電子素子を封止する方法。
【請求項７】
ゲル（１１，１２）を、先ずチップの上面かまたはダイパッドの下面の一方の面に取り付け、そのあとでゲル（１１，１２）の硬化ステップを行い、次いでゲル（１１，１２）を、前記面とは別の他方の面に取り付ける、請求項６記載の方法。
【請求項８】
ゲル（１１，１２）を、チップ（１）の上面にもダイパッド（２）の下面にも取り付け、次いでゲル（１１，１２）の硬化ステップを行う、請求項６記載の方法。
【請求項９】
室温で硬化するか、紫外線で硬化するか、または硬化が紫外線によって活性化されるようなゲル（１１，１２）を用いる、請求項７または８記載の方法。
【発明の詳細な説明】
【０００１】
背景技術
本発明は、請求項１の上位概念に記載の形式の、封止された電子素子、ならびに電子素子を封止する方法に関する。
【０００２】
封止された電子素子は既に公知であり、ここでは半導体チップがリードフレームのダイパッドの表面に取り付けられる。後続のステップで、ダイパッド、チップ、およびリードフレームの別の部分が、コンパウンドによって包囲されるので、チップのための密なパッケージが形成される。
【０００３】
発明の利点
本発明による封止された電子素子、ならびに電子素子を封止する方法の有する利点によれば、コンパウンドとダイパッドと半導体チップとの有する熱膨張係数がそれぞれ異なっていることに起因する機械的な負荷が低減される。
【０００４】
別の利点および改良形は、従属請求項から明らかである。特に有利には、シリコーンゲルまたはフルオロシリコーンゲルが用いられる。チップを包囲するコンパウンドとして、特に簡単な形式では射出成形で処理できるような熱可塑性プラスチックが用いられる。望ましくは、ゲルは適当な耐熱性を有している。選択的にゲルは、最初に第１の面で取り付けて、別の第２の面で取り付けるまえに、硬化させることができる。ほとんど全ての種類のゲルを用いることができる。適当な粘性高さを有するゲルを両面で取り付け、そのあとで硬化させることもできる。特に簡単には、紫外線の影響で硬化するかまたは活性化されるか、もしくは既に室温で硬化するようなゲルを用いることができる。
【０００５】
実施例の説明
次に本発明の実施例を図示し、詳しく説明する。
【０００６】
図１には、従来の電子素子が横断面図で示されている。電子素子は半導体チップ１を備えており、この半導体チップ１は金属製のダイパッド２上に配置されている。半導体チップの上面は、ボンディングワイヤ５によって電気的に導体路エレメント４と接続されている。半導体チップ１、ダイパッド２、ボンディングワイヤ５および導体路エレメントの一部は、コンパウンド３によって取り囲まれており、このコンパウンド３は、電子素子の実際のパッケージを成す。電子素子は、外側からみてコンパウンド３から成っており、このコンパウンド３から導体路エレメント４が導出している。導体路エレメント４は、多くの場合下方に曲げられており、これによってプリント基板に対する取付が実現される。
【０００７】
このような素子を製作するために、一般的に金属帯からいわゆるリードフレームが打ち抜き成形され、このリードフレームは導体路エレメント４とダイパッド２とを備えている。半導体チップ１が、接着またはろう接などによってダイパッド２に取り付けられ、ボンディングワイヤが半導体チップ１の上面と導体路エレメント４との間に引かれてパッケージ形成過程が行われる。そのあとでこの部分がコンパウンド３に埋め込まれ、これは一般的に射出成形によって行われる。このためにダイパッド２と導体路エレメント４の一部とを備えたリードフレームが、ダイパッド２上に配置された半導体チップ１と共に型内にもたらされ、この型がコンパウンドで充填される。このために一般的に熱可塑性プラスチックが用いられ、この熱可塑性プラスチックは加熱によって、型の中空スペースを充填するために、型に押し付けられる状態にもたらされる。コンパウンド３の硬化のあとで、電子素子は型から取り出される。
【０００８】
この場合種々異なる材料が使用されていることが問題として挙げられる。一般的な半導体材料たとえばケイ素の熱膨張係数は、ほとんどの金属の熱膨張係数に対しても、半導体チップを封止するための可塑性材料の熱膨張係数に対しても大幅に異なっている。半導体チップとダイパッドの材料との間の負荷を軽減するために、ダイパッド２のために、ケイ素と近い値の（たとえばＦｅＮｉ４２％）熱膨張係数を有する金属材料を用いることができる。しかしながら熱膨張係数で半導体チップ１の熱膨張係数に適合されている、コンパウンド３のための材料は提供されない。
【０００９】
図２には、本発明に基づいて封止された電子素子が横断面図で示されている。図１に符号１〜５で示した材料と同様の部材には同じ符号１〜５を付した。半導体チップ１の上面と、ダイパッド２の下面とには、図１の実施例とは異なってゲル１１，１２が取り付けられている。ゲル１１，１２は、簡単に変形可能で、したがって極めて小さな力しか半導体チップ１に及ぼさない材料である。特にゲル１１，１２は、コンパウンド３の変形を半導体チップ１に伝達するのには適していない。半導体チップ１に対するコンパウンド３の熱に起因する変形によって、半導体チップ１において考慮すべき力が生じることはない。したがってコンパウンド３と半導体チップ１との間の熱運動の分離が達成され、これによって半導体チップ１における熱に起因する負荷が回避される。
【００１０】
ゲル１１，１２の取付は、流動状態で行われ、ここではゲルの粘性は取付に際して適当に調節することができる。ゲル１１，１２を取り付けたあとで、硬化ステップが行われ、ここではゲルの弾性は流動状態から、取付の際には比較的粘性の大きな最終状態に変化される。選択的に先ず半導体チップの片面たとえば上面にゲル１１を取り付け、次いで硬化ステップを行うことができる。硬化ステップのあとで、リードフレームを回転させることができ、その結果ダイパッド２の下面が上方を向く。次いで後続の硬化ステップで、ダイパッドの下面にゲル１２が取り付けられる。選択的に、両面つまり半導体チップ１の上面にもダイパッド２の下面にも、比較的粘性の小さなつまり流動性のゲルを被着して、そのあとで硬化ステップによってゲル層１１，１２の最終状態を形成することもできる。このためには、硬化されていない状態で既にゲルが十分な粘性を有していて、かつ十分な付着性を有している必要がある。室温で硬化するか、または紫外線で硬化するか、もしくは紫外線によって硬化が活性化されるようなゲルを用いることができる。
【図面の簡単な説明】
【図１】
従来の形式で封止された電子素子を示す図である。
【図２】
本発明に基づいて封止された電子素子を示す図である。
【符号の説明】
１　半導体チップ、　２　ダイパッド、　３　コンパウンド、　４　導体路エレメント、　５　ボンディングワイヤ、　１１，１２　ゲル
【国際公開パンフレット】
2004515060.tif 000003
2004515060.tif 000004
2004515060.tif 000005
2004515060.tif 000006
2004515060.tif 000007
2004515060.tif 000008
2004515060.tif 000009
2004515060.tif 000010
2004515060.tif 000011
【国際公開パンフレット（コレクトバージョン）】
2004515060.tif 000012
【手続補正書】
【提出日】平成14年10月29日(2002.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
ゲル（１１，１２）が、耐熱性を有しており、射出成形によってコンパウンド（３）を加工することができるようになっている、請求項１から３までのいずれか１項記載の電子素子。
【国際調査報告】
2004515060.tif 000013
2004515060.tif 000014
2004515060.tif 000015
2004515060.tif 000016
2004515060.tif 000017
2004515060.tif 000018