(57)【要約】記憶装置における等化された信号対雑音比（ＥＳＮＲ）を決定する方法及びデータ記憶装置。等化された信号対雑音比は、アナログ読取り信号（２００）を発生し、読取り信号を記憶装置における等化器（２０８）を通過させ、等化された信号を記憶装置におけるアナログディジタル変換器（２１０）を使用してサンプリングすることにより決定される。アナログディジタル変換器（２１０）からのサンプルは、次に等化された信号対雑音比計算（３０８）において使用される。
2004510284.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置における等化された信号対雑音比を決定するための方法であって、この方法は、
（ａ）アナログ読取り信号を発生する段階と、
（ｂ）等化された信号を生成するために記憶装置における等化器を通してアナログ信号を通過させる段階と、
（ｃ）等化されたサンプルを生成するために記憶装置におけるアナログディジタル変換器を使用して等化された信号をサンプリングする段階と、
（ｄ）等化されたサンプルに基づいて等化された信号対雑音比を計算する段階とを包含する記憶装置における等化された信号対雑音比を決定するための方法。
【請求項２】
請求項１の方法において、サンプリング段階（ｃ）は、複数サンプルをサンプリングし記憶することを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項３】
請求項２の方法において、サンプリング段階（ｃ）は、更に複数サンプルが記憶される速度より高い速度でサンプリングされることを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項４】
請求項３の方法において、複数サンプルの記憶は、ｎ個のサンプル毎に１個のサンプルを記憶するため選択できるように選択フェーズを設定することを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項５】
請求項４の方法において、ｎは、８に等しい記憶装置における等化された信号対雑音比を決定するための方法。
【請求項６】
請求項４の方法において、発生する段階（ａ）は、記憶装置におけるデータ記憶媒体上の同一セクタを反復して読取ることによりアナログ信号を発生することを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項７】
請求項６の方法において、選択フェーズの設定は、同一セクタの異なる読取りの発生に関連するアナログ信号の各部分に対して異なる選択フェーズを設定することを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項８】
請求項７の方法において、サンプルの記憶は、一組の再順序付けされたサンプルを形成するためにサンプルを再順序付けすることを更に含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項９】
請求項８の方法において、計算する段階（ｄ）は、再順序付けされたサンプルに基づいて等化された信号対雑音比を計算することを含む記憶装置における等化された信号対雑音比を決定するための方法。
【請求項１０】
データを媒体から読取るためのデータ記憶装置であって、当該データ記憶装置は、
媒体上に記憶されたデータに基づいてアナログ信号を発生するヘッドと、
等化された信号を形成するためアナログ信号を等化する等化器と、
複数のサンプルを発生するため等化された信号をサンプリングするアナログディジタル変換器と、
複数のサンプルから一つのサンプルを選択し、選択されたサンプルをデータバッファに与える選択器と、
データバッファにおける複数サンプルに基づいて等化された信号対雑音比を計算する等化された信号対雑音比計算器とを包含するデータ記憶装置。
【請求項１１】
請求項１０のデータ記憶装置において、アナログディジタル変換器は、データバッファにサンプルを記憶出来るよりも高い速度でサンプルを発生するデータ記憶装置。
【請求項１２】
請求項１１のデータ記憶装置は、再順序付けされたサンプルを提供するため選択器により選択されたサンプルを再順序付けするインタリーブユニットを更に含むデータ記憶装置。
【請求項１３】
請求項１２のデータ記憶装置において、等化された信号対雑音比計算器は、等化された信号対雑音比を再順序付けされたサンプルから計算するデータ記憶装置。
【請求項１４】
記録媒体からデータを検索するデータ記憶装置であって、当該データ記憶装置は、
記録媒体上に記憶されたデータから等化されたデータサンプルを発生する読取りヘッド及び読取りチャネルと、
読取りチャネルに結合され、等化されたデータサンプルから等化された信号対雑音比を決定する等化された信号対雑音比計算手段とを包含するデータ記憶装置。
【請求項１５】
請求項１４のデータ記憶装置において、等化された信号対雑音比計算手段は、等化されたデータサンプルを選択する選択器及び選択器により選択された等化されたデータサンプルを記憶するデータバッファを含むデータ記憶装置。
【請求項１６】
請求項１５のデータ記憶装置において、読取りチャネルは、等化されたデータサンプルがデータバッファに記憶されることが出来るよりも高い速度で等化されたデータサンプルを発生するデータ記憶装置。
【請求項１７】
請求項１６のデータ記憶装置において、等化された信号対雑音比計算手段は、再順序付けされたサンプルを生成するためにデータバッファにおけるサンプルを再順序付けするインタリーブユニットを更に含むデータ記憶装置。
【請求項１８】
請求項１７のデータ記憶装置において、等化された信号対雑音比は再順序付けされたサンプルから計算されるデータ記憶装置。
【発明の詳細な説明】
【０００１】
（関係出願への相互参照）
本出願は、西暦２０００年９月２７日に出願され、「時間領域で等化された信号対雑音比（ＥＳＮＲ）のディジタル抽出方法」と題する米国予備出願第６０／２３５６０４号に基づき優先権を主張する。
【０００２】
（発明の分野）
本発明は、記憶装置における読取りチャネルに関する。特に、本発明は、記憶装置における読取り信号のための信号対雑音比の決定に関する。
【０００３】
（発明の背景）
データ記憶装置において、記憶媒体に書込まれたデータは、読取りチャネルを通じて媒体から読取られる。具体的には、読取り信号は、媒体の上を通過する読取りヘッドにより発生する。その読取り信号は、読取りチャネルへ供給され、そこで所望の形状を持つように等化され、またアナログディジタル変換器によりサンプリングされる。ディジタルサンプルは、次にビタビ（Ｖｉｔｅｒｂｉ）検出器の様な検出器へ供給され、これは最もありそうな値の列を決定し、この値の列はディジタルサンプルで表すことが出来るであろう。
【０００４】
駆動機構の性能の１つの測度は、ビタビ検出器への入力における信号対雑音比である。この比は等化された読取り信号を含むので、それは「等化された信号対雑音比（ＥＳＮＲ）」と呼ばれる。
【０００５】
過去において、駆動機構に対するＥＳＮＲの決定には、ヘッドからのアナログ信号をオーバーサンプリングするため「ディジタル記憶オシロスコープ」を必要とし、また読取りチャネルにより供給される公称等化のモデルに基づいてアナログ信号を等化するためソフトウエアプログラムを必要とした。ソフトウエアプログラムにより供給される結果として得られる信号は、次に、等化された信号対雑音計算に使用できる複数サンプルを供給するため再サンプリングされた。この様な外部装置の使用は、費用が掛かり、時間を要し又完全に正確とは言えない。
【０００６】
本発明は、この及び他の問題に一つの回答を与え、又従来技術に対する他の利点を提供する。
【０００７】
（発明の要約）
方法及びデータ記憶装置は、記憶装置における等化された信号対雑音比を決定する。この等化された信号対雑音比は、アナログ読取り信号を発生し、記憶装置における等化器を通して読取り信号を通過させ、記憶装置におけるアナログディジタル変換器を使用して等化された信号をサンプリングすることにより決定される。アナログディジタル変換器からの複数サンプルは、次に等化された信号対雑音比計算に使用される。
【０００８】
（例示的実施例の詳細な説明）
図１は、本発明が有益なディスク駆動機構１００の斜視図である。ディスク駆動機構１００は、台１０２及び上部カバー（図示なし）を持つハウジングを含む。ディスク駆動機構１００は、更にディスククランプ１０８により主軸モータ（図示なし）上に取付けられる。ディスクパック１０６は、複数の個々のディスクを含み、これらは中心軸１０９の周りに共通回転のため取付けられる。各ディスク表面は、関連したディスクヘッドスライダ１１０を持ち、これはディスク表面と連絡のためディスク駆動機構１００に取付けられる。図１に示される例では、スライダ１１０は、サスペンション１１２により支持され、後者は次には、アクチュエータ１１６のトラックアクセスアーム１１４に付けられる。図１に示すアクチュエータは、回転可動コイルアクチュエータとして知られる形式のもので、全体に１１８で示されるボイスコイルモータ（ＶＣＭ）を含む。ボイスコイルモータ１１８は、ディスク内径１２４とディスク外経１２６の間の弧状通路１２２に沿って所望のデータトラックの上にヘッド１１０を位置決めするためアクチュエータ１１６をそれに付着したヘッド１１０と共にピボット軸１２０の周りに回転させる。ボイスコイルモータ１１８は、ヘッド１１０及びホストコンピュータ（図示なし）により発生する信号に基づいてサーボエレクトロニックス１３０により駆動される。
【０００９】
図２は、媒体から情報を読取るために使用され、且つ記憶装置のための等化された信号対雑音比の決定に使用される従来技術のコンポーネントのブロック図である。図２において、ヘッド２００は、媒体から磁界又は光応答を変換することにより電気読取り信号を発生する。読取りヘッド２００により発生するこの電気信号は、前置増幅器２０２に供給され、該チャネルは信号を増幅する。増幅された信号は、読取りチャネル２２０に供給され、該チャネルは、可変利得増幅器２０６を調節するため内部帰還ループ（図示なし）を使用する自動利得制御２０４から始まる。典型的には、自動利得制御２０４は、比較的遅い応答時間を持ち、そのため、それは短時間の間しか生起しない読取り信号の振幅における変化を無視する。
【００１０】
可変利得増幅器２０６からの増幅された信号は、等化器２０８に供給され、それは読取り信号に対して１つ又はそれより多くの等化動作を遂行する。等化器２０８により遂行される等化機能は、読取り信号が期待されるチャネル応答信号により良く整合するようにそれを整形する。例えば、等化器２０８は、ＦＰＲ４として知られるチャネルターゲット又はＥ２ＰＲ４として知られるチャネルターゲットに整合するため応答を整形することが出来る。
【００１１】
等化器２０８により供給される等化された読取り信号は、アナログディジタル変換器２１０によりサンプリングされ、ディジタル信号に変換される。サンプル値は、次にビタビ検出器２１４に供給され、これは、これらサンプルにより表される最もありそうなデータ値の列を確認するためディジタルサンプルを使用する。この最もありそうなデータ値の列は、「ランレングスの制限された（ＲＬＬ）」デコーダ２１５に供給され、これはデータを複号する。
【００１２】
複号されたデータは、読取りチャネル２２０からＮＲＺバス３０１に沿って駆動制御装置２８０へ通過し、該装置はディスク駆動動作を制御し管理する。特に複号されたデータは、誤り訂正符号モジュール２１６へ供給され、これは、誤り訂正符号検出及び訂正を遂行する。もし誤り訂正符号モジュール２１６が如何なる誤りも検出しないか、又はもし、それが検出した全部の誤りを訂正出来るならば、それはデータ値の列をデータバッファ３０４へ出力する。データバッファ３０４に記憶された値は、後で出力ライン２１８を通じてアクセスされる。
【００１３】
図２はまた、ビタビ検出器２１４へ供給される信号の等化された信号対雑音比を推定するために従来技術の下で使用されるコンポーネントを示す。信号対雑音比を決定するためのこのシステムは、ディジタル記憶オシロスコープ（ＤＳＯ）２３０を含み、これは前置増幅器２０２の出力に接続され、前置増幅器２０２により発生したアナログ信号を受ける。ディジタル記憶オシロスコープ（ＤＳＯ）は、多数のディジタルサンプルを発生するため前置増幅器２０２からのアナログ信号をオーバーサンプリングする。ＤＳＯ２３０は、記憶装置の一部ではないが、その代わり前置増幅器２０２からの出力ラインに接続されなければならないハードウエアの外部部品である。
【００１４】
ディジタル記憶オシロスコープ２３０により発生した複数サンプルは、ソフトウエア読取りチャネル２３２に供給され、これは、前置増幅器とビタビ検出器２１４の間の読取りチャネルの複数部分をエミュレートする。特に、ソフトウエア読取りチャネル２３２は、等化器２０８の等化機能及びアナログディジタル変換器２１０のサンプリング機能をエミュレートする。従って、ソフトウエア読取りチャネル２３２は、アナログディジタル変換器２１０が供給するのと同じ速度でディジタルサンプルを供給する。ソフトウエア読取りチャネル２３２は、出来るだけ最善に読取りチャネルをエミュレートするようにプログラムされるが、ソフトウエア読取りチャネル２３２により供給される等化と読取りチャネルにおいて達成される実際の等化との間には常に相違がある。
【００１５】
ソフトウエア読取りチャネル２３２により供給されるデータサンプルは等化された信号対雑音比計算器２３６に入力され、これは等化された信号対雑音比を決定するためサンプルに対して一連の計算を遂行する。
【００１６】
図２の従来技術のシステムは、幾つかの理由で理想的とは言えない。第１に、それは外部ディジタル記憶オシロスコープを必要とし、これはテスト中はディスク駆動機構に接続されなければならない。このことは、大量のディスク駆動機構のテストには余りにも多くの時間を要するために従来技術を不適当としている。加えて、上述の様に、ソフトウエア読取りチャネル２３２は、読取り信号の等化の効果の近似値しか与えない。特に、ソフトウエア読取りチャネルは、その信号を、読取りチャネルと正確に同じ方法で等化又はサンプリングしない。
【００１７】
図３は、媒体からデータを読取るため本発明において使用されるコンポーネント及び等化された信号対雑音比を決定するため使用されるコンポーネントのブロック図を与える。図３において、図２と共通の素子は同様な番号が付けられる。従って、データを読取るために使用されるコンポーネントは、図３においては図２と同一である。
【００１８】
データを読取るために使用されるコンポーネントは、本発明においては同じままであるが、本発明の実施例は、等化された信号対雑音比を決定するための新しい手段を用意する。特に、本発明の実施例は、データを発生するため外部のディジタル記憶オシロスコープ及びソフトウエア読取りチャネルを使用する代わりに、等化された信号対雑音比計算に使用されるデータを等化し、サンプリングするため記憶装置自身の読取りチャネルを利用する。
【００１９】
これは図３において見ることが出来、そこでは等化された信号対雑音比計算のために使用されるデータは、読取りチャネル２２０のアナログディジタル変換器２１０の出力から取り出される。特に、アナログディジタル変換器２１０により供給されるサンプルはリダイレクションコンポーネント３０２（選択器とも呼ばれる）によりＮＲＺバス３０１へのバイパス３００に沿って行先変更（ｒｅｄｉｒｅｃｔｅｄ）される。ＮＲＺバス３０１上のサンプルは、ＥＣＣブロック２１６を通過し、これは、テスト中は起動停止され、またデータバッファ３０４に記憶される。
【００２０】
注目すべきは、従来技術の多くの読取りチャネルは、ディジタルサンプルをアナログディジタル変換器２１０からＮＲＺバス３００へ行先変更する能力を持っている。しかし、ＮＲＺバスと比較して、アナログディジタル変換器２１０の高速性に起因して８個のうち１個のサンプルのみがＮＲＺバス３０１上に置かれることが出来る。従来技術の幾つかの読取りチャネルにおいては、ＮＲＺバス３０１上に置かれる複数サンプルのフェーズ（ｐｈａｓｅ）を選択するようにリダイレクションユニット３０２を制御することが可能である。例えば、８個のサンプル毎の第１のサンプルは１つの選択フェーズであり、８個のサンプル毎の第２のサンプルは第２の選択フェーズである。
【００２１】
本発明の下で、等化された信号対雑音比計算を遂行するためには、等化された信号の８個のサンプルにおいて１個より多くが必要である。特に、アナログディジタル変換器２１０により発生したサンプルの全部はデータバッファ３０４に記憶される必要がある。これを達成するために、本発明は、各読取りでデータセクタから検索したサンプルの選択フェーズを変更しながら、各データセクタを８回再読取りする。
【００２２】
この反復的サンプリングの効果は、図４において見ることが出来、そこでは、データ読取り信号４００は、サンプリング点の全体（ｃｏｌｌｅｃｔｉｏｎ）と共に示される。読取り信号４００は、データセクタ上の８回の通過の各々の間に読取られた読取り信号を表す。読取り信号は、各読取りと共に僅かに変化するが、本発明の目的に対して、８個の別個の読取り信号は、反復してサンプリングされる単一の読取り信号と考えることが出来る。
【００２３】
データセクタ上の第１の通過の間に、読取り信号４００は、サンプリング点４０２，４０４，４０６，４０８，４１０及び４１２により表されるフェーズ零においてサンプリングされ、これらサンプリング点は各々ダイヤモンドで示される。データセクタ上の第２の通過の間に、読取り信号４００は、サンプリング点４１４，４１６，４１８，４２０及び４２２と関連した第２のフェーズにおいてサンプリングされる。これらサンプリング点は図４において４角形で表される。
【００２４】
データセクタ上の第３の通過の間に、選択フェーズは再び変更される。このフェーズに関連するサンプルは図４においてサンプル４２４，４２６，４２８，４３０及び４３２として示され、図４において３角形で表される。
【００２５】
サンプリングフェーズは、データセクタ上の各通過と共に継続して変化する。第４の通過は、図４においてｘで示されるデータサンプルを生成し、第５の通過は星で示されるデータサンプルを与え、第６の通過は黒い円形で示されるデータサンプルを与え、第７の通過は＋で示されるデータサンプルを与え、また第８の通過は白い円で示されるデータサンプルを与える。
【００２６】
データサンプルは、引き続いて起こるデータセクタ上の通過と共に収集されるので、データバッファ３０４内で見出されるデータサンプルは、もし、データセクタ上のただ１回の通過に対してアナログディジタル変換器２１０により発生する全部のサンプルがデータバッファ３０４内に直接置かれたとする時、それらが現れるであろう順序になっていない。特に、それらは、データバッファ３０４において、それらのサンプリングフェーズに従ってグループにまとめられる。
【００２７】
これは、図５に見ることが出来、ここでは、データバッファ３０４の内容は線５００で示され、各サンプルは、このサンプルが、もし、データセクタ上のただ１回の通過に対してアナログディジタル変換器２１０から取出された時とるであろう位置により参照される。例えば、エントリ５０２は、１の値を持ち、アナログディジタル変換器２１０から取出される第１のサンプルであったであろうことを示し、一方エントリ５０４は、２の値を持ち、アナログディジタル変換器２１０から取出される第２のサンプルであったであろうことを示す。例えば、サンプル５０２は図４におけるサンプル４０２に対応し、一方５０４は図４におけるサンプル４１４に対応する。
【００２８】
図５において、サンプルはそれらのサンプルフェーズに基づいてグループにまとめられる。例えば、「フェーズ０」（５０６）の下でグループにまとめられたサンプルの全部は、データセクタ上の第１の通過の間にデータバッファ３０４に記憶されたであろうものであり、一方「フェーズ１」（５０８）の下でグループにまとめられたサンプルの全部は、データセクタ上の第２の通過の間に収集されたであろうものである。
【００２９】
データバッファ３０４内に見出されるデータサンプルを使用するためには、もし、これらデータサンプルが、ただ１回の読取りにおいてアナログディジタル変換器２１０から直接収集された時、とったであろう順序にあるように再編成又はインタリーブしなければならない。このインタリーブは、図５に示されるようなサンプルの列５０６を生成し、またインタリーブアルゴリズム３０６又は図３により遂行される。
【００３０】
注目すべきは、アナログディジタル変換器のデータ率とＮＲＺバス３０１のデータ率との比は、８対１に限定されず、他の比を本発明では使用してもよい。
【００３１】
一旦サンプルが、インタリーブアルゴリズム３０６により再順序付けされると、これらは等化された信号対雑音比計算器３０８に供給され、これはデータサンプルに基づいて等化された信号対雑音比を計算する。幾つかの実施例において、Ｎビットを持つビットパターンのＭ個の反復サイクルを含む擬似乱数２進列（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｅｑｕｅｎｃｅ： ＰＲＢＳ又はＰＲＳ）を使用し、等化された信号対雑音比計算器３０８は、次の計算を遂行する。
2004510284.tif 000003
と仮定し、
ここに、
2004510284.tif 000004
【００３２】
【数１】
2004510284.tif 000005
ここに、
Ｍ ＝ 　ＰＲＳのｍ番目のサイクル、及び
Ｎ ＝　 ＰＲＳのｎ番目のビット
雑音と非線形歪（ＮＬＤ）に分解すると、
【００３３】
【数２】
2004510284.tif 000006
等化された信号対雑音比（ＥＳＮＲ）は、そこで次のように計算され、
【００３４】
【数３】
2004510284.tif 000007
そこに、ＥＳＤＲ ＝ 等化された信号対歪み比。ＥＳＤＲを計算するのに使用される正確な式は、本発明には重大ではない。
【００３５】
注目すべきは、本発明の幾つかの実施例の下ではインタリーブアルゴリズム３０６及びＥＳＮＲ計算器３０８は、記憶装置内の処理ユニットにおいて具現される。他の実施例においては、ＥＳＮＲ計算器３０８又はＥＳＮＲ計算器とインタリーブアルゴリズム３０６の両方は記憶装置の外部にある。特に、これらの機能はホスト計算機により遂行出来る。
【００３６】
要約すると、記憶装置１００における信号対雑音比を決定するための方法が提供される。この方法は、アナログ読取り信号を発生すること、読取り信号を記憶装置における等化器２０８を通過させること、及び等化された信号を記憶装置におけるアナログディジタル変換器２１０を使用してサンプリングすることを含む。アナログディジタル変換器２１０からのサンプルは次に信号対雑音計算に使用される。
【００３７】
加えて、データを媒体１０６から読取る記憶装置１００が提供される。データ記憶装置１００は、媒体１０６上に記憶されたデータに基づいてアナログ信号を発生するヘッド２００を含む。アナログ信号は、アナログディジタル変換器２１０によりサンプリングされる等化された信号を形成するため等化器２０８により等化される。選択器３０２は、アナログディジタル変換器２１０により生成される複数のサンプルから一つのサンプルを選択し、選択されたサンプルをデータバッファ３０４に供給する。信号対雑音比計算器は、次に信号対雑音比を計算するためデータバッファ３０４内のサンプルを使用する。
【００３８】
発明の種々の実施例の多くの特徴及び利点が、発明の種々の実施例の構造及び機能と共に以上の記載において述べられたが、この記載は例示のみであり、細部において、特に、組立及び部品の配置の事項について、請求の範囲において表現された用語の広範な意味により示される限度までの本発明の原理内で、変更を行なうことが出来る。例えば、特定の素子は、本発明の精神の範囲を逸脱することなく本質的に同じ機能性を維持しながら、チャネル読取り及び信号対雑音比計算のための特定の応用に依存して変化するかも知れない。更に、ここに記載した好ましい実施例は、ディスク駆動システムのためのチャネル読取りを対象としているが、本発明の教示は、本発明の範囲及び精神から逸脱することなく、通信システム又は他の記憶システムの様な他のシステムに適用できることは当業者により理解されるであろう。
【図面の簡単な説明】
【図１】
本発明の局面が実施出来るディスク駆動機構の斜視図。
【図２】
記憶装置のための等化された信号対雑音比を決定するための従来技術のシステムのブロック図。
【図３】
記憶装置のための等化された信号対雑音比を決定するための本発明の一実施例のシステムのブロック図。
【図４】
本発明の一実施例の下での、等化された読取り信号及び異なる選択フェーズを使用する信号から取出したサンプルの位置のグラフ。
【図５】
データバッファ内に見出されるサンプルをインタリーブした結果を示す図。
【図１】
2004510284.tif 000008
【図２】
2004510284.tif 000009
【図３】
2004510284.tif 000010
【図４】
2004510284.tif 000011
【図５】
2004510284.tif 000012
【国際公開パンフレット】
2004510284.tif 000013
2004510284.tif 000014
2004510284.tif 000015
2004510284.tif 000016
2004510284.tif 000017
2004510284.tif 000018
2004510284.tif 000019
2004510284.tif 000020
2004510284.tif 000021
2004510284.tif 000022
2004510284.tif 000023
2004510284.tif 000024
2004510284.tif 000025
2004510284.tif 000026
2004510284.tif 000027
2004510284.tif 000028
2004510284.tif 000029
2004510284.tif 000030
2004510284.tif 000031
2004510284.tif 000032
2004510284.tif 000033
2004510284.tif 000034
【国際調査報告】
2004510284.tif 000035
2004510284.tif 000036
2004510284.tif 000037
2004510284.tif 000038