(57)【要約】本発明は、低ノイズで完全差動増幅のための回路に関する。帰還信号（１２１）が、第１ のフィードバック抵抗（１１９）と第２ のフィードバック抵抗（１２０）によって形成された電圧分配器によって、差動増幅回路の差動増幅段階で検出される。第１ の出力信号（１１１）は第１ の出力回路ノード（１１７）で形成され、第２の出力信号（１１２）は第１ の出力回路ノード（１１８）で形成される。第１ と第２ の出力信号（１１１）や（１１２）のそれぞれは、第１ と第２ の入力信号（１０１）や（１０２）によって形成される入力信号に対応する全出力信号を形成する。負荷電流（１３４）、入力電流（１３２）、及び参照電流（１３２）は、負荷電流源（１２８）、入力電流源（１３１）、及び参照電流源（１２７）によって得られる。負荷電流源（１２８）、入力電流源（１３１）、及び参照電流源（１２７）の間を適合させるために、整合トランジスタ（３０１）が使用される。差動増幅回路の帰還信号（１２１）は参照段階で参照電圧（１２２）と比較され、負荷電流（１３４）は、差動入力段階で電流ミラーデバイス中にミラーされる。
2004524732.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力トランジスタ（１０３）と第２の入力トランジスタ（１０４）とからなり、差動入力信号（１０１，１０２）を入力する役目をする差動入力段階と、
第１の出力トランジスタ（１０７）と第２の出力トランジスタ（１０８）とからなり、差動出力信号（１１１，１１２）を出力する役目をする差動出力段階と、
負荷電流（１３４）、入力電流（１３２）、及び、参照電流（１３３）をそれぞれ設定するための負荷電流源（１２８）、入力電流源（１３１）、及び、参照電流源（１２７）と、
差動増幅回路構成のコモンモード電圧と参照電圧（１２２）とを比較する参照段階と、
負荷電流（１３４）を差動入力段階の中にミラーするための電流ミラーデバイスと、
を備える入力信号を増幅するための回路構成。
【請求項２】
前記差動入力信号が第１の入力信号（１０１）と第２の入力信号（１０２）とから形成される請求項１に記載の回路構成。
【請求項３】
第１の出力信号（１１１）と第２の出力信号（１１２）とが、第１の出力回路ノード（１１７）と第２の出力回路ノード（１１８）とでそれぞれ引き出され得る請求項１、２の何れか或いは両方に記載の回路構成。
【請求項４】
参照段階は第１の参照トランジスタ（１２３）、第２の参照トランジスタ（１２４）、及び、第３の参照トランジスタ（１２５）、から形成される請求項１乃至３の少なくとも１つに記載の回路構成。
【請求項５】
負荷電流（１３４）を前記差動入力段階にミラーするための電流ミラーデバイスが、第１の電流ミラートランジスタ（１０５）と第２の電流ミラートランジスタ（１０６）とから形成される請求項１乃至４の少なくとも１つに記載の回路構成。
【請求項６】
回路構成全体の起動を可能にするために、第１の起動トランジスタ（２０１）と第２の起動トランジスタ（２０２）とからなる起動回路ユニットを備える請求項１乃至４の少なくとも１つに記載の回路構成。
【請求項７】
第１の入力トランジスタ（１０３）と第２の入力トランジスタ（１０４）とが差動入力段階を有する入力回路を形成する請求項１乃至６の少なくとも１つに記載の回路構成。
【請求項８】
第１の出力トランジスタ（１０７）と第２の出力トランジスタ（１０８）とが差動出力段階を形成する請求項１乃至７の少なくとも１つに記載の回路構成。
【請求項９】
負荷電流源（１２８）から供給される負荷電流（１３４）の一部である参照電流（１３３）が制御のために使用されるときに、コモンモード制御が行われる請求項１乃至８の少なくとも１つに記載の回路構成。
【請求項１０】
部分電流が、１以下である分圧器の因子（ｋ）によって設定されるときに、コモンモード制御が行われる請求項１乃至９の少なくとも１つに記載の回路構成。
【請求項１１】
第１と第２の入力トランジスタ（１０３、１０４）とそれぞれ並列に接続された第１と第２の起動トランジスタ（２０１、２０２）が前記差動入力段階に設けられた請求項１乃至１０の少なくとも１つに記載の回路構成。
【請求項１２】
第２と第３の参照トランジスタ（１２４、１２５）が、第１と第２の入力トランジスタ（１０３、１０４）の相互コンダクタンスより小さな相互コンダクタンスを有する請求項１乃至１１の少なくとも１つに記載の回路構成。
【請求項１３】
負荷電流（１３４）を駆動する負荷電流源（１２８）が設けられた請求項１乃至１２の少なくとも１つに記載の回路構成。
【請求項１４】
整合トランジスタが設けられ、該整合トランジスタのゲート端子に参照電圧（１２２）が印加され、該整合トランジスタのドレイン− ソース経路が負荷電流（１３４）を伝送する請求項１乃至１３の少なくとも１つに記載の回路構成。
【請求項１５】
第１の参照トランジスタ（１２３）の第１の参照負荷（４０１）が抵抗体によって形成される請求項１乃至１４の少なくとも１つに記載の回路構成。
【請求項１６】
第１の参照トランジスタ（１２３）の第１の参照負荷（４０１）がダイオード負荷によって形成される請求項１乃至１５の少なくとも１つに記載の回路構成。
【請求項１７】
整合トランジスタ（３０１）の負荷が、ダイオード負荷として接続される負荷トランジスタ（１３５）として形成される請求項１乃至１６の少なくとも１つに記載の回路構成。
【請求項１８】
差動入力信号（１０１、１０２）を、第１の入力トランジスタ（１０３）と第２の入力トランジスタ（１０４）とからなる差動入力段階に入力する工程と、
差動出力信号（１１１、１１２）を、第１の出力トランジスタ（１０７）と第２の出力トランジスタ（１０８）とからなる差動出力段階に出力する工程と、
整合トランジスタ（３０１）によって、負荷電流源（１２８）、入力電流源（１３１）、及び参照電流源（１２７）との間の整合させる工程と、
参照段階における参照電圧（１２２）に関して、差動増幅器回路構成のコモンモード電圧を制御する工程と、
負荷電流（１３４）を電流ミラーデバイスにおける差動入力段階にミラーする工程と、
からなる、入力信号を低ノイズで完全差動増幅する方法。
【請求項１９】
コモンモード制御において、コモンモード電圧が、第１の出力信号（１１１）が印加される第１の出力回路ノード（１１７）と、第２の出力信号（１１２）が印加される第２の出力回路ノード（１１８）と、の間に設定された分圧器によって帰還信号（１２１）として決定される請求項１８に記載の方法。
【請求項２０】
帰還信号（１２１）が参照信号（１２２）と比較される請求項１８，１９のうちの１つか両方に記載の方法。
【請求項２１】
コモンモード電圧が出力段階で引き出される請求項１８乃至２０の少なくとも１つに記載の方法。
【請求項２２】
ダイオード負荷として形成される負荷トランジスタ（１３５）が負荷電流（１３４）で作動し、該負荷電流（１３４）が第１と第２の電流ミラートランジスタ（１０５、１０６）を介してそれぞれ、第１の入力トランジスタ（１０３）と第２の入力トランジスタ（１０４）とから形成される差動入力段階にミラーされる請求項１８乃至２１の少なくとも１つに記載の方法。
【請求項２３】
コモンモード制御が、第１、第２、第３の参照トランジスタ（１２３、１２４、１２５）によって制御されるそれぞれの部分電流を有する第１、第２の参照回路ノード（１２９、１３０）でそれぞれ動作する請求項１８乃至２２の少なくとも１つに記載の方法。
【請求項２４】
追加の極がコモンモード制御によって回避される請求項１８乃至２３の少なくとも１つに記載の方法。
【請求項２５】
入力電流源（１３１）によって供給される入力電流（１３２）、負荷電流源（１２８）によって供給される負荷電流（１３４）、及び参照電流源（１２７）によって供給される参照電流（１３２）、が相互に整合している請求項１８乃至２４の少なくとも１つに記載の方法。
【請求項２６】
入力電流源（１３１）が差動入力段階によって保持されるのと同様の動作点で、負荷電流源（１２８）が整合トランジスタ（３０１）によって保持され、参照電流源（１２７）が、第１、第２および第３の参照トランジスタ（１２３、１２４、１２５）からなる参照段階によって保持される請求項１８乃至２５の少なくとも１つに記載の方法。
【請求項２７】
コモンモード電圧が、第１の出力信号（１１１）が印加される第１の出力回路ノード（１１７）と、第２の出力信号（１１２）が印加される第２の出力回路ノード（１１８）と、の間に設定された分圧器（１１９、１２０）によって帰還信号（１２１）として決定される請求項１８乃至２６の少なくとも１つに記載の方法。
【請求項２８】
帰還信号（１２１）が参照電圧（１２２）と比較される請求項１８乃至２７の少なくとも１つに記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は低ノイズ増幅のための回路構成に関し、特に、低ノイズで完全差動増幅に関する。
【０００２】
【従来の技術】
完全差分増幅は、広い動作周波数領域に亘って差動信号を増幅することを必要とする多くの分野で使用されている。特に、限定はされないが、この完全差動増幅は、非常に小さな入力信号を可能な限り無ノイズの出力信号に増幅するために使用される。完全差動増幅器は通常、増幅器による出力の際にコモンモード電圧をセットするためのコモンモード制御を必要とする。このコモンモード制御は下記の要求事項のうちの一方或いは両方を満足させなければならない：
【０００３】
（ａ）全回路構成の十分な利得帯域が保証される、（ｂ）全回路構成のあらゆるノイズが所定の限度を越えてはならない。
この場合、（ｂ）の下で特定された境界条件は、特に、１／ｆノイズを含む。低１／ｆノイズは信号を増幅するための回路要素に大きな要求を課するので、上記の二つの要件（（ａ）、（ｂ））は互いに競合する。換言すれば、非常に大きなゲート面積を有する電界効果トランジスタ（ＦＥＴ）に対しての一般的な要件があり、それはコモンモードの制御ループ帯域幅を制限する。他方、小さなゲート面積を有するトランジスタを使用すると、増幅器の１／ｆノイズは増大する。利得帯域幅が小さすぎると、増幅器の非線形性挙動や入力信号の歪み等の影響が無視できない大きさになる。
【０００４】
入力信号の差動増幅器のアナログ回路構成は従来技術で具体的に存在する。ダビド・ジョン（Ｄａｖｉｄ  Ｊｏｈｎ）とケン・マーチン（Ｋｅｎｎ  Ｍａｒｔｉｎ）による「アナログ集積回路設計」の２９０〜２９１頁には、コモンモード制御を含む回路構成が開示されている。  増幅器で出力される際のコモンモード電圧は、シフトするために直流電圧レベルをマイナスして、帰還ノードＶＡで発生する。
【０００５】
次に、この電圧は、追加の増幅器を使用して参照電圧ＶＲＥＦと比較される。この方法は有効であるが、大きな限界がある。この限界は、ソースの次に来るトランジスタを通過する際の電圧降下が、処理すべき差動信号を制限するという事実による。この制限は、印加電圧が低い場合には特に有害な影響をもたらす。更に、コモンモード制御ループにおける更なるノードによって、全体の回路構成で補償することはより困難になる。
【０００６】
コモンモード制御回路の設計において考慮すべき重要なことは、回路補償である。さもないと回路は不安定になる。
精密な出力平衡を有する演算増幅器による完全差動増幅器の更なる回路構成は、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ（１９８８）、２３巻、６号、１４１０〜１４１４頁に開示されている。平衡出力を有する演算増幅器は、差動出力を有する周知の増幅器の特殊ケースである。差動出力を有する増幅器は通常、前述のコモンモード制御回路を含む。しかしこの場合は、特定の回路設計の出力は平衡にはなっていない。
【０００７】
高インピーダンスの電流モードへの応用のための、コモンモード制御の更なる回路構成は、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ  ＩＩ：「Ａｎａｌｏｇ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｐｒｏｃｅｓｓｉｎｇ（２０００）」、４７巻、４号、３６３〜３５９頁の、ラー（Ｌａｈ），Ｌ．；チョマ（Ｃｈｏｍａ），Ｊ．，Ｊｒ．およびドレーパ（Ｄｒａｐｅｒ），Ｊ．による論文「高インピーダンスの電流モードへの応用のための連続時間のコモンモード帰還回路（ＣＭＦＢ）」に開示されている。この場合、コモンモード制御はコモンモード信号を安定化させる。
【０００８】
従来技術による回路構成の主要な問題点は、コモンモード制御ループへの極（ｐｏｌｅ）の導入によって安定性の問題が生じることである。従来技術の回路構成では極の発生は理論上不可避である。従来技術による回路形態では、コモンモード制御は、対応する回路手段によって利得帯域を低周波数側にシフトさせて、従来の回路構成で発生する極が主要な極になる場合のみ安定化される。
【０００９】
従来技術による回路構成においては、極は、大きな差動増幅トランジスタのために、低周波数にあるのが普通である。従って、差動増幅器回路構成は周波数補償に従わねばならず、これは帯域幅の減少をもたらす。その結果、周波数の増大に伴う低帯域幅によって利得が減少し、それによって、増幅されるべき入力信号の歪みをもたらす。結論として、従来の、差動増幅器を有する回路構成の更なる問題点は、小さな利得帯域しか得られないことである。
【００１０】
図５は、従来技術による、差動入力信号を対応する差動出力信号に差動増幅するための回路構成を示す。
図５に示すように、コモンモード電圧は、回路構成の差動出力段階の２つの出力間の分圧器によって決定される。コモンモード参照電圧は、２つの参照トランジスタと２つの参照負荷とで形成される参照段階における参照電圧と比較される。この場合、参照トランジスタは第１の参照差動トランジスタと第２の参照差動トランジスタとして形成される。
【００１１】
１／ｆノイズによって制限される差動増幅器において、このコモンモード制御は、コモンモード制御が低直流電圧利得を有するか、或いは非常に遅い場合のみ使用され得る。このコモンモード制御のために使用されるトランジスタは大面積、即ち大ゲート面積を有し、その結果、１／ｆノイズは減少する。そのようにして形成された電流ミラーは、コモンモード制御ループに追加の極をもたらす効果を有し、それによって、コモンモード制御において安定性問題が発生するという、回路の不都合が発生する。
【００１２】
【発明が解決しようとする課題】
結論として、本発明の主目的は、大きな利得帯域幅を有する差動増幅器をコモンモード制御することである。
【００１３】
本発明の更なる目的は１／ｆノイズを制限することである。
又、本発明の他の目的は、極度に小さな利得帯域幅によってもたらされる、入力信号の歪みを回避することである。
本発明による装置と本発明による方法とは、コモンモード制御が低ノイズで、完全な差動増幅器で、１／ｆノイズを増大させることなしに大きな帯域幅を維持し得るという主な利点を有する。
【００１４】
本発明の更なる利点は、追加の極を発生しないコモンモード制御が得られることである。
本発明の他の利点は、部分電流のみを制御し得るコモンモード制御が得られることである。
【００１５】
本発明の更に別の利点は、適当な動作点での起動や設定が可能な起動回路ユニットを備えることである。
本発明の核心は、低１／ｆノイズと部分電流のみが制御されるコモンモード制御とを有する完全差動増幅器に回路構成である。
【００１６】
本発明の一つの好ましい開発によると、使用される電流源の間の整合が得られることを保証する整合トランジスタが備えられる。
本発明の更に好ましい開発によると、回路構成全体の起動を可能にするために、第１の起動トランジスタと第２の起動トランジスタとからなる起動回路ユニットが備えられる。
【００１７】
本発明の更に別の好ましい開発によると、第１の入力トランジスタと第２の入力トランジスタとは差動入力段階を有する入力回路を形成する。
本発明の更に別の好ましい開発によると、第１の出力トランジスタと第２の出力トランジスタとは差動出力段階を有する増幅器を形成する。
【００１８】
本発明の更に別の好ましい開発によると、コモンモード制御において、コモンモード電圧は、第１の出力信号が印加される第１の出力回路ノードと第２の出力信号が印加される第２の出力回路ノードと、の間に設定された分圧器によって帰還信号として決定される。
【００１９】
本発明の更に別の好ましい開発によると、帰還信号は参照信号と比較される。
本発明の更に別の好ましい開発によると、コモンモード電圧は、第１と第２の出力トランジスタのドレイン端子間の出力段階で引き出される。
【００２０】
本発明の更に別の好ましい開発によると、負荷電流源によって供給される負荷電流の一部のみである参照電流がその制御のために使用されるときに、コモンモード制御がなされる
【００２１】
本発明の更に別の好ましい開発によると、部分電流が、１より小さい分圧因子ｋによって設定されるときに、コモンモード制御が行われる。
本発明の更に別の好ましい開発によると、ダイオード負荷として形成される負荷トランジスタは負荷電流で操作され、各場合に第１と第２の電流ミラートランジスタによって、第１の入力トランジスタと第２の入力トランジスタとから形成される差動入力段階の中にミラーされる。
【００２２】
本発明の更に別の好ましい開発によると、パネル中でそれぞれ第１と第２の入力トランジスタと並列に接続している第１と第２の起動トランジスタが差動入力段階中に備えられる。
【００２３】
本発明の更に別の好ましい開発によると、コモンモード制御は、第１と第２の参照回路ノードでの各場合に、第１、第２、および第３の参照トランジスタによって制御される各部分電流で作動する。
【００２４】
本発明の更に別の好ましい開発によると、第２と第３の参照トランジスタが設けられ、それらは第１と第２の入力トランジスタよりも小さな相互コンダクタンスを有する。
【００２５】
本発明の更に別の好ましい開発によると、更なる極を回避するコモンモード制御が設けられる。
本発明の更に別の好ましい開発によると、負荷電流を駆動する負荷電流源が設けられる。
【００２６】
本発明の更に別の好ましい開発によると、整合トランジスタが設けられ、そのゲート端子に参照電圧が印加され、そのドレインーソースの経路が負荷電流を伝送する。
【００２７】
本発明の更に別の好ましい開発によると、第１の参照トランジスタの第１の参照負荷は抵抗によって形成される。
本発明の更に別の好ましい開発によると、第１の参照トランジスタの第１の参照負荷はダイオード負荷によって形成される。
【００２８】
本発明の更に別の好ましい開発によると、整合トランジスタの負荷はダイオード負荷として接続される負荷トランジスタとして形成される。
本発明の更に別の好ましい開発によると、入力電流源によって形成される入力電流、負荷電流源によって形成される負荷電流、及び、参照電流源によって形成される参照電流は相互に整合している。
【００２９】
本発明の更に別の好ましい開発によると、負荷源流源は、入力電流源が差動入力段階によって保持されるのと同一の動作点で、整合トランジスタによって保持され、参照電流源は、第１、第２、及び第３の参照トランジスタからなる参照段階によって保持される。
【００３０】
本発明の実施例を図示し、下記でより詳細に説明する。
図において、同様な参照符号は同様な、或いは機能的に同様な、部品を示す。
図１は本発明による、第１の出力信号１１１と第２の出力信号１１２とからなる出力信号を形成すべく、第１の入力信号１０１と第２の入力信号１０２とからなる全入力信号を増幅するための回路構成を示す。
【００３１】
図１に示す回路構成において、第１の入力信号１０１は、第１の入力トランジスタ１０３のゲート端子に送入される。一方、第２の入力信号１０２は、第２の入力トランジスタ１０４のゲート端子に送入される。この２つのトランジスタ１０３、１０４、のソース端子は相互接続され、入力電流源１３１の第１端子に接続される。入力電源の第２端子はグランド回路ノード１００に接続され、入力電流源１３１は入力電流１３２を駆動する。
【００３２】
第１のトランジスタ１０３のドレイン端子は第１の参照回路ノード１２９に接続され、第２のトランジスタ１０４のドレイン端子は第２の参照回路ノード１３０に接続される。更に、第１の出力トランジスタ１０７のゲート端子は第１の参照回路ノード１２９に接続され、第２の出力トランジスタ１０８のゲート端子は第２の参照回路ノード１３０に接続される。コモンモード制御は、２つの参照回路ノードによってなされ、その中で、第２の参照トランジスタ１２４のドレイン端子は第１の参照回路ノード１２９に接続され、第３の参照トランジスタのドレイン端子は第２の参照回路ノード１３０に接続される。第１の電流ミラートランジスタ１０５のドレイン端子は同様に、第１の参照回路ノード１２９に接続され、第２の参照ミラートランジスタ１０６のドレイン端子は第２の参照回路ノード１３０に接続される。
【００３３】
第１の電流ミラートランジスタ１０５のゲート端子は第２の電流ミラートランジスタ１０６に接続され、負荷トランジスタ１３５のゲート端子、負荷トランジスタ１３５のゲートとドレイン端子は、ダイオード負荷を形成するために順番に相互接続される。更に、負荷トランジスタ１３５のドレイン端子（同様にゲート端子）は、負荷電流源１２８の第１の端子に接続され、負荷電流源１２８の第２の端子はグランド回路ノード１００に接続される。負荷電流源１２８からの負荷電流１３４はこの方法で駆動される。負荷トランジスタ１３５、第１の電流ミラートランジスタ１０５、第２の電流ミラートランジスタ１０６、第１の出力トランジスタ１０７、及び第２の出力トランジスタ１０８、のソース端子は、供給電圧が印加される供給回路ノード１３６に接続される。第２と第３の参照トランジスタ１２４、１２５のゲート端子は相互接続され、参照電圧１２２に接続される。ドレイン端子が供給回路ノード１３６に接続されている第１の参照トランジスタ１２３のソース端子と、第２と第３の参照トランジスタ１２４、１２５のソース端子とは相互接続され、第２の端子がグランド回路ノード１００に接続されている参照電流源１２７の第１の端子に接続される。
【００３４】
それによって参照電流１３３は駆動される。このようにして、第１、第２、第３の参照トランジスタ１２３，１２４，１２５と参照電流源１２７とから基本的になる参照段階において、帰還信号１２１が参照電圧１２２と比較され、その値に制御されることが可能になる。帰還信号１２１は、分圧器によって得られ、差動増幅回路構成の出力回路内で、第１のフィードバック抵抗器１１９と第２のフィードバック抵抗器１２０とから形成される。この場合、第１のフィードバック抵抗器１１９の第１の端子は第１の出力回路ノード１１７に接続され、第２のフィードバック抵抗器１２０の第１の端子は第２の出力回路ノード１１８に接続される。第１のフィードバック抵抗器１１９の第２の端子は第２のフィードバック抵抗器１２０の第２の端子に接続され、それによって、２つのフィードバック抵抗器間の接続点でフィードバック信号１２１が引き出されるめられる。
【００３５】
第１の出力信号１１１は第１の出力回路ノード１１７で形成され、第２の出力信号１１２は第２の出力回路ノード１１８で形成される。第１と第２の各出力信号１１１と１１２とは、第１と第２の各入力信号１０１と１０２とからなる入力信号に対応する、全出力信号を形成する。第１の出力トランジスタ１０７のドレイン端子は、第１の出力回路ノード１１７に接続され、第１の出力回路ノード１１７は第１の出力電流源１１３の第１の端子に接続され、第１の出力電流源１１３の第２の端子はグランド回路ノード１００に接続される。第２の出力トランジスタ１０８のドレイン端子は、第１の出力回路ノード１１８に接続され、第２の出力回路ノード１１８は第２の出力電流源１１４の第１の端子に接続され、出力電流源１１４の第２の端子はグランド回路ノード１００に接続される。第１の出力電流源１１３からの第１の出力電流１１５と、第２の出力電流源１１４からの第１の出力電流１１６とは、この方法で駆動される。
【００３６】
第１の補償キャパシタンス１０９は、第１の出力トランジスタ１０７のゲート端子とドレイン端子との間に接続され、  第２の補償キャパシタンス１１０は、第２の出力トランジスタ１０７のゲート端子とドレイン端子との間に接続される。図２は、図１に示される回路構成が第１ の起動トランジスタ２０１と第２の起動トランジスタ２０２とからなる起動回路ユニットによって拡張されている、本発明による回路構成の実施例を示す。
【００３７】
第１ の起動トランジスタ２０１と第２の起動トランジスタ２０２との２つの追加のトランジスタが、図２に示される回路構成中に図示されている。即ち、第１ の起動トランジスタ２０１と第１ の入力トランジスタ１０３とのドレイン端子は相互接続され、第１ のトランジスタ２０１と第１ の入力トランジスタ１０３とのソース端子は相互接続され、一方、第２の起動トランジスタ２０２と第２の入力トランジスタ１０４とのドレイン端子、及び、第２の起動トランジスタ２０２と第２の入力トランジスタ１０４とのソース端子、は相互接続される。２ つの起動トランジスタ２０１，２０２、の２つのゲート端子は相互接続されて、参照部分電圧２０３に接続される。
【００３８】
図１に示した回路構成に追加された、２つの起動トランジスタ２０１，２０２からなる起動回路ユニットは、所望の動作点で回路構成全体を起動する役目をする。なぜなら、回路構成全体は、所望の動作点に加えて、より好ましくない安定な動作点を有する。第１ と第２ との入力信号１０１，１０２が過度に低い電位にある場合は、第１ の入力トランジスタ１０３と第２の入力トランジスタ１０４とはオフ状態にある。その結果、第１ と第２ との参照回路ノード１２９，１３０は高電位とみなされ、一方、第１ と第２ との出力回路ノードは低電位とみなされる。
【００３９】
そこでコモンモード制御は、第１ と第２ との参照回路ノード１２９，１３０をより低い電位に引き下げようとする。コモンモード制御は部分電圧で動作するのみなので、第１ と第２ との参照回路ノード１２９，１３０をより低い電位に引き下げることはできない。
【００４０】
第１ の入力トランジスタ１０３と並列する第１ の起動トランジスタ２０１によって得られること、及び、第２の入力トランジスタ１０４と並列する第２の起動トランジスタ２０２によって得られることは、第１ と第２ との参照回路ノード１２９、１３０がより低い電位に引き下げられることである。即ち、参照電圧１２２よりも特定量低い参照部分電圧２０３が、第１ と第２ との起動トランジスタ２０１，２０２の２つの接続されたゲート端子に印加される。
【００４１】
図３は、本発明による回路構成の実施例を図示する。図３に示される回路構成は、負荷トランジスタ１３５のドレイン端子（同様にゲート端子）が整合トランジスタ３０１のドレイン端子に接続されている以外は、図２に示される回路構成に基本的に対応する。整合トランジスタ３０１のソース端子は負荷電流源１２８の第１ の端子に接続されており、一方、整合トランジスタ３０１のゲート端子は参照電圧１２２に接続されている。このようにして、負荷電流源１２８からの負荷電流１３４は、入力電流源１３１の入力電流１３２、及び参照電流源１２７の参照電流１３３、と整合する。
【００４２】
図４は、本発明による回路構成の実施例を図示する。図４に示される回路構成は、抵抗体或いはダイオード負荷から形成される第１ の参照負荷４０１が、第１ の参照トランジスタ１２３と供給回路ノード１３６との間で接続されている以外は、図３に示される回路構成に基本的に対応する。
【００４３】
本発明について、好ましい実施例を使用して説明してきたが、これは限定するものではなく、多様に改変され得る。
【図面の簡単な説明】
【図１】本発明による、第１の出力信号１１１と第２の出力信号１１２とからなる出力信号を形成するために、第１の入力信号１０１と第２の入力信号１０２とからなる全入力信号を増幅するための回路構成。
【図２】図１の回路構成に、第１の起動トランジスタ２０１と第２の起動トランジスタ２０２とからなる起動回路ユニットを加えた、本発明による回路構成の実施例。
【図３】整合トランジスタ３０１を追加した以外は図２の回路構成と一致する、本発明による回路構成の実施例。
【図４】図３の参照段階中に第１ の参照負荷４０１を追加した以外は図３の回路構成と一致する、本発明による回路構成の実施例。
【図５】従来技術による、差動入力信号を対応する差動出力信号に差動増幅するための回路構成。
【国際公開パンフレット】
2004524732.tif 000003
2004524732.tif 000004
2004524732.tif 000005
2004524732.tif 000006
2004524732.tif 000007
2004524732.tif 000008
2004524732.tif 000009
2004524732.tif 000010
2004524732.tif 000011
2004524732.tif 000012
2004524732.tif 000013
2004524732.tif 000014
2004524732.tif 000015
2004524732.tif 000016
2004524732.tif 000017
2004524732.tif 000018
2004524732.tif 000019
2004524732.tif 000020
2004524732.tif 000021
2004524732.tif 000022
2004524732.tif 000023
2004524732.tif 000024
2004524732.tif 000025
2004524732.tif 000026
2004524732.tif 000027
2004524732.tif 000028
2004524732.tif 000029
2004524732.tif 000030
2004524732.tif 000031
2004524732.tif 000032
2004524732.tif 000033
【国際公開パンフレット（コレクトバージョン）】
2004524732.tif 000034
2004524732.tif 000035
【国際公開パンフレット（コレクトバージョン）】
2004524732.tif 000036
2004524732.tif 000037
【国際調査報告】
2004524732.tif 000038
2004524732.tif 000039
2004524732.tif 000040
2004524732.tif 000041
2004524732.tif 000042
2004524732.tif 000043