(57)【要約】本発明は入力から出力への挿入損が少なく、出力から入力への挿入損が多く、ソース回路と負荷回路との間に実質的に非対称の絶縁をもたらす電子アイソレータである。本発明はアイソレータの出力に生ずるノイズおよび反射電力を能動的に低減する。多くの実施形態で、本発明はｄｃからミリメータの電磁波までの回路の用途で動作する。多段電子アイソレータの実施形態によって絶縁が増強され、ノイズがより多く低減される。他の実施形態では、電子アイソレータはその入力に生ずるノイズをも除去する。別の実施形態では、本発明は高電力の用途のために構成される。この実施形態には負荷から反射して抵抗またはその他の散逸性素子へと電力をリダイレクトする回路を含んでいる。別の実施形態では、電子アイソレータはシステム内の１つまたは複数の電力増幅器によって発生する信号の歪みを除去するように構成される。
2004528787.tif 000002
【特許請求の範囲】
【請求項１】
ソース段と負荷段との間にある電子アイソレータであって、前記ソース段に無限のインピーダンスであると思わせるように前記アイソレータを構成する構成手段を含む電子アイソレータ。
【請求項２】
前記構成手段は電圧源を含む請求項１に記載の電子アイソレータ。
【請求項３】
前記アイソレータ手段は前記電圧源に結合されたＴ型構成を備えている請求項２に記載の電子アイソレータ。
【請求項４】
前記電圧源は制御可能な電圧源である請求項３に記載の電子アイソレータ。
【請求項５】
前記構成手段は負のフィードバックを有する演算増幅器である請求項１に記載の電子アイソレータ。
【請求項６】
前記構成手段は利得制御段を含む請求項５に記載の電子アイソレータ。
【請求項７】
前記利得制御段はデバイダ・ネットワークである請求項６に記載の電子アイソレータ。
【請求項８】
前記ソース段の電気入力と減衰回路ネットワークとの間に入力増幅回路をさらに含む請求項３に記載の電子アイソレータ。
【請求項９】
前記制御可能なソースのための制御信号を構成する手段を含む請求項８に記載の電子アイソレータ。
【請求項１０】
前記制御信号は基準信号と負のフィードバック信号とを含む請求項９に記載の電子アイソレータ。
【請求項１１】
前記構成手段は入力増幅回路の利得を決定する回路を含む請求項１０に記載の電子アイソレータ。
【請求項１２】
前記入力増幅回路の利得は前記基準信号レベルを制御する請求項１０に記載の電子アイソレータ。
【請求項１３】
ソース段と負荷段との間の電子アイソレータであって、
ソース段に接続された少なくとも１つの電気接続を備えた電気入力と、
負荷段への少なくとも１つの負荷電気接続を備えた電気出力と、
電気ノイズがソースおよび負荷の電気接続から遠ざけて向けられる少なくとも１つの回路パスと
を備えている電子アイソレータ。
【請求項１４】
電気入力から電気出力への挿入損は電気出力から電気入力への挿入損よりも大幅に少ない請求項１３に記載のアイソレータ。
【請求項１５】
前記アイソレータは電気出力に存在するノイズをソース段への電気接続以外の回路パスへとリダイレクトする請求項３に記載のアイソレータ。
【請求項１６】
前記電気入力と前記電気出力の少なくとも一方は、アース信号リターン・パスを利用する少なくとも１つのコンダクタを備えている請求項１３に記載の電子アイソレータ。
【請求項１７】
前記電気入力と前記電気出力の少なくとも一方は、アース信号リターン・パスを利用しない複数のコンダクタを備えている請求項１３に記載の電子アイソレータ。
【請求項１８】
前記電気入力と前記電気出力の少なくとも一方は、差分信号を導通する少なくとも一対のコンダクタを備えている請求項１５に記載の電子アイソレータ。
【請求項１９】
各々のコンダクタ対のための少なくとも１つの格子形減衰ネットワークを備えた減衰回路ネットワークをさらに含む請求項１８に記載の電子アイソレータ。
【請求項２０】
前記電気入力と前記電気出力の少なくとも一方は、各々が３相デルタ構成の信号を導通する３つのコンダクタ群を備えている請求項１７に記載の電子アイソレータ。
【請求項２１】
電流制御または電圧制御された電圧源回路である制御可能なソースを含む請求項１３に記載の電子アイソレータ。
【請求項２２】
前記制御可能なソースは演算増幅器である請求項１３に記載の電子アイソレータ。
【請求項２３】
前記制御可能なソースは増幅回路である請求項１３に記載の電子アイソレータ。
【請求項２４】
前記増幅回路はＡクラスの増幅器を含む請求項１９に記載の電子アイソレータ。
【請求項２５】
前記増幅回路はエミッタ・フォロワ出力段を含む請求項２４に記載の電子アイソレータ。
【請求項２６】
前記増幅回路はＡクラスの増幅器を含む請求項２５に記載の電子アイソレータ。
【請求項２７】
前記制御可能なソースの入力と出力の少なくとも一方は、直列の直流ブロック・コンデンサの機能を果たす回路構成を備えていることを特徴とする請求項１３に記載の電子アイソレータ。
【請求項２８】
前記減衰回路ネットワークは抵抗ネットワークの機能を果たす回路を備える請求項１３に記載の電子アイソレータ。
【請求項２９】
前記減衰回路ネットワークは該減衰回路ネットワークの少なくとも１つの内部の少なくとも１つの回路パスのインピーダンスを決定する少なくとも１つの能動回路を含む請求項１３に記載の電子アイソレータ。
【請求項３０】
前記減衰回路ネットワークの少なくとも１つは、周波数応答受動コンポーネントの機能を果たす回路を含む請求項１３に記載の電子アイソレータ。
【請求項３１】
前記ソース段への電気接続以外の前記回路パスへとリダイレクトされる前記ノイズの周波数は前記制御可能なソースの動作周波数範囲によって制限される請求項１３に記載のアイソレータ。
【請求項３２】
複数の前記制御可能ソースは別個の、非重複周波数帯域に応答する請求項３１に記載の電子アイソレータ。
【請求項３３】
前記制御可能なソースの少なくとも１つは演算増幅器である請求項３２に記載の電子アイソレータ。
【請求項３４】
前記制御可能なソースは直列に接続され、前記電気ノイズ・リダイレクト回路パスの１つを駆動する請求項３２に記載の電子アイソレータ。
【請求項３５】
前記制御可能なソースはノイズ・リダイレクト回路パスを駆動し、前記ノイズ・リダイレクト回路パスは共通のノードに接続される請求項３２に記載の電子アイソレータ。
【請求項３６】
前記減衰回路ネットワークは少なくとも１つのＴ型構成ネットワークを含む請求項１３に記載の電子アイソレータ。
【請求項３７】
前記減衰回路ネットワークは少なくとも１つのＰｉ構成ネットワークを含む請求項１３に記載の電子アイソレータ。
【請求項３８】
前記減衰回路ネットワークは少なくとも１つのブリッジ式Ｔ型構成ネットワークを含む請求項１３に記載の電子アイソレータ。
【請求項３９】
前記減衰回路ネットワークは少なくとも１つの格子構成ネットワークを含む請求項１３に記載の電子アイソレータ。
【請求項４０】
前記減衰回路ネットワークは前記電気ノイズがリダイレクトされる前記回路パスを含む請求項１３に記載の電子アイソレータ。
【請求項４１】
前記制御可能なソースのための制御信号を構成する手段を含む請求項１３に記載の電子アイソレータ。
【請求項４２】
前記構成手段は基準信号を含む請求項４１に記載の電子アイソレータ。
【請求項４３】
前記基準信号は前記減衰回路ネットワークの一部で発生する信号損を補償するように調整される請求項４２に記載の電子アイソレータ。
【請求項４４】
前記基準信号の調整は少なくとも１つの抵抗デバイダ・ネットワークを用いて行われる請求項４３に記載の電子アイソレータ。
【請求項４５】
前記抵抗デバイダ・ネットワークは前記電気入力に接続される請求項４４に記載の電子アイソレータ。
【請求項４６】
前記基準信号の調整は前記電子アイソレータの入力信号をトラッキングし、かつスケーリングする能動回路を用いて行われる請求項４３に記載の電子アイソレータ。
【請求項４７】
前記構成手段は少なくとも１つの負のフィードバック信号を含む請求項４１に記載の電子アイソレータ。
【請求項４８】
前記負のフィードバック信号は、前記電気ノイズが前記電気入力から遠ざけてリダイレクトされる回路ノードで発生する請求項４７に記載の電子アイソレータ。
【請求項４９】
前記制御可能なソースの少なくとも１つは電圧フォロワとして接続された演算増幅器である請求項４８に記載の電子アイソレータ。
【請求項５０】
前記電気入力と前記減衰回路ネットワークとの間に入力増幅回路をさらに含む請求項１３に記載の電子アイソレータ。
【請求項５１】
前記制御可能なソースのための制御信号を構成する手段を含む請求項５０に記載の電子アイソレータ。
【請求項５２】
前記制御信号は基準信号と負のフィードバック信号とを含む請求項５１に記載の電子アイソレータ。
【請求項５３】
前記構成手段は前記入力増幅回路の利得を決定する回路を含む請求項５２に記載の電子アイソレータ。
【請求項５４】
前記入力増幅回路の利得は前記基準信号レベルを制御する請求項５２に記載の電子アイソレータ。
【請求項５５】
前記負のフィードバック信号を低減させる手段を含む請求項５２に記載の電子アイソレータ。
【請求項５６】
前記制御可能なソースは電気入力に現れるノイズを電気出力から遠ざけて、前記ノイズ・リダイレクト回路パスへとリダイレクトする請求項１３に記載の電子アイソレータ。
【請求項５７】
前記制御可能なソースはパルス電圧源である請求項２１に記載の電子アイソレータ。
【請求項５８】
異常な動作状態を検知する手段を含む請求項１３に記載の電子アイソレータ。
【請求項５９】
前記ソース段への少なくとも１つの制御信号を発生して、前記電子アイソレータの電気入力に入る電力を決定する手段を含む請求項５８に記載の電子アイソレータ。
【請求項６０】
前記異常な動作状態の検出時間と、前記制御信号の発生時間との間に時間遅延を生じさせる手段を含む請求項５９に記載の電子アイソレータ。
【請求項６１】
制御可能なソースは、前記異常な動作状態の１つが検知された時間と、前記電子アイソレータの電気入力の前記決定の時間の間に、前記異常な動作状態の下で存在する最大の、ピークの、ソース段で発生された電気信号の電力を吸収するように構成されている請求項５９に記載の電子アイソレータ。
【請求項６２】
前記電子アイソレータの電気出力を前記負荷段から遠ざけるようにスイッチする手段を含む請求項５８に記載の電子アイソレータ。
【請求項６３】
電気入力の電力を少なくとも１つのダミー負荷抵抗内の前記電子アイソレータへと放散させる手段を含む請求項６２に記載の電子アイソレータ。
【請求項６４】
前記少なくとも１つのダミー抵抗は前記電子アイソレータ内部にある請求項６３に記載の電子アイソレータ。
【請求項６５】
前記スイッチ手段は少なくとも１つの継電器を含む回路である請求項６２に記載の電子アイソレータ。
【請求項６６】
前記スイッチ手段は少なくとも１つのバイポーラ・トランジスタを含む回路である請求項６２に記載の電子アイソレータ。
【請求項６７】
前記スイッチ手段は少なくとも１つの電界効果型トランジスタを含む回路である請求項６２に記載の電子アイソレータ。
【請求項６８】
前記スイッチ手段はダイオード、ＲＦスイッチ回路である請求項６２に記載の電子アイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子アイソレータの分野に関する。
【背景技術】
【０００２】
電子回路は、後続の第２の段への入力として第１の段の出力が供給されるいくつかの別個の「段」から構成されている場合が多い。性能を最高にするため、段の間に絶縁体を備えて、第１の段の動作が第２の段の動作によって影響されないようにすることが望ましいことがある。一般に、これは回路段の間にアイソレータを使用することによって達成される。しかし、現在は入手可能なアイソレータにはいくつかの欠点がある。
【０００３】
図１を参照すると、多段回路が記号的に示されている。回路は負荷段１２０に出力を供給するソース段１００を備えている。ソース段と負荷段はアイソレータ１１０によって分離（かつ絶縁）されている。アイソレータ１１０はソース段と負荷段との間の不都合な相互作用を最小限にして、かつソース段の回路を負荷段からの電力反射に起因する損傷から保護する。現在はアイソレータは磁気アイソレータおよびサーキュレータ、ラット・レース回路、および抵抗性パッドを含むいくつかの方法の１つによって実施されている。これらの解決方法には性能と利用可能性に著しい制約がある。
【０００４】
磁気アイソレータ
磁気アイソレータはアイソレータ機能の一般的な実施形態である。磁気アイソレータ・デバイスは異なる方向に進行する電磁波を区別するためにファラデー回転を利用する。磁気アイソレータは一般に永久磁石の２つの磁極間に挟装された（標準的にはフェライトである）磁性体材料からなっている。このようなデバイスが効率的に動作するには、波長の相当の部分がデバイス内に物理的に存在している必要がある。一方、このような必要性によって磁気アイソレータの物理的なサイズが実質的に決定される。（サイズはフェライト材料の誘電性と透磁性の双方によって、またフェライト材料にバイアスをかけるために使用される永久磁石の長さによって左右される。）
【０００５】
磁気バイアスは伝搬波内の極性の変化を誘発するフェライト内の非反復的な環境を生成するために利用される。この極性の変化は電磁波を特定のパスに沿って出力またはダミー負荷へと向けるために利用される。これらのデバイスは信号の電磁波特性を利用しているので、周波数が変化すると従属位相の特性、および結果として生ずるアイソレータの絶縁パラメータも変化する。その結果、比較的狭い帯域のデバイス（標準的には１０％〜２０％）になり、これは比較的大型でコストが高い。その結果、磁気アイソレータの使用は一般的には、テスト装置、および高出力増幅器とアンテナの間のインターフェースが基本的な用途であるような、サイズを受け入れることができるある種の用途に限定される。
【０００６】
ラット・レース回路
ラット・レース回路は閉ループまたは回路パスである。これは挿入損を少なくし、絶縁効果を高くするために、干渉による信号の強め合い、および弱め合いに依存している。過渡的信号が閉鎖パスに沿ったポイントに誘導されると、それが双方向に伝搬する。あるポイント（単数または複数）で２つの信号が干渉により強め合い、適切な特性インピーダンスの出力ポートをそのポイントに配置することができる。信号は回路の周囲を伝搬し続け、または出力ポートから反射されるので、信号は入力ポートで干渉によって弱め合う。同様に、出力ポートで挿入された信号が干渉により強め合う一方で、同時に入力で挿入された同じ信号が干渉により弱め合うポイント（単数または複数）に配置することができる。このポイントがサーキュレータ構成内の第３のポートの位置である。
【０００７】
ラット・レース方式の欠点は干渉システムとして生来これが狭帯域であることである。第２の問題は、閉ループのパス長さが波長の相当な部分でなければならないことにある。好適には、波長の数倍分の長さである。このように、マイクロ波周波数においてさえも、パスは長すぎて実際的ではない。Ｗ帯域の大幅に下の集積回路に組入れるには確実に長すぎる。
【０００８】
パッド
別の方式は特殊な入力および出力特性抵抗と、特殊な入力信号減衰とを有する抵抗ネットワークである「パッド」を使用してきた。パッドは順方向と逆方向の双方で信号を減衰することによって動作する。この絶縁はソース段へのフィードバック量を低減するが、負荷段への所望の入力損を補償するために、ソース段がより高い利得と出力電力を供給する必要がある。例えば、増幅器段の間に１０ｄＢの絶縁を行う必要がある場合は、パッドは１０ｄＢの減衰器である必要があり、前段は１０倍の利得と１０倍の出力電力を有する必要があろう。このように付加的な電力が必要であるので達成するには経費が高過ぎ、または回路の性能を甚だしく制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
バットは異なる入力および出力抵抗を有することによって非対称にすることができる。しかし、これらは一般的には真のインピーダンス変換が必要な場合に使用される。ほとんどの用途では、インピーダンス・レベルは市販のテスト装置と容易にインターフェースできるように同一であり、標準化されている。その結果、絶縁パッドの使用は通常は低電力回路に限定され、損失の補償は追加された利得段、または下流側の回路からの追加の利得および電力によって達成され、これは高価で複雑な方法である。
【課題を解決するための手段】
【００１０】
本発明は、１つの電子回路の出力（ソース段）と第２の電子回路の入力（負荷段）との間に配置され、２つの回路間を通る電気信号を極めて非対称に減衰させる能動電子回路である。非対称の減衰は一般的にはソースから負荷へと通過する信号（通常は好ましい信号）を比較的低く減衰し、負荷からソースへと通過する信号（単数または複数）（通常は好ましくない信号）を比較的高く減衰させる。
【００１１】
本発明は低い挿入損と高い絶縁減衰との著しい非対称性を同時に達成する能力を有しており、そのために先行技術の構成よりも大幅に広い帯域での動作を達成可能である。本発明は一般に先行技術の実施態様よりも小型で、計量、かつ安価であり、したがって低電力の用途の集積回路に組み込むことができる。
【００１２】
１つまたは複数の実施態様では、本発明は理想的に電圧制御された電圧源に近似する基本特性を有する電子回路を含んでいる。この種類の電子回路は理想的なものではなく、以下では制御された電圧源、または電圧制御された電圧源と呼ばれる。
【００１３】
一実施態様では、本発明はソース段と負荷段との間を絶縁するためにＴ型の抵抗構成と組み合わせて使用される制御された電圧源を備えている。制御された電圧源の出力は、回路のＴ脚がソースに与える強い影響に関して実質的に無限であるように思われる動的抵抗を有するように設定される。別の実施態様では、用途に応じて利得調整されてもよく、されなくてもよい能動フィードバック電圧源が使用される。本発明の１つまたは複数の実施態様では、電子アイソレータは利得調整された能動フィードバックを伴う、または伴わない多段構成で実装される。１つまたは複数の実施態様では、本発明の電子アイソレータは周波数帯域信号伝送の用途で使用される。本発明を例えば高電力アイソレータの一部として使用してもよい。
【発明を実施するための最良の形態】
【００１４】
本発明は電子アイソレータに関する。以下の説明では本発明の実施形態をより完全に説明するため、多数の特定の細目が開示される。しかし本発明はこれらの特定の細目がなくても実施できることが当業者には理解されよう。別の例では、本発明を曖昧にしないため公知の機構については詳細には説明していない。
【００１５】
本発明によって電子回路の設計者は、非線形の物理的プロセスではなく電子回路の設計で典型的な絶縁機能を実現することができる。本発明はソース信号とソース信号プラス負荷から反射されたノイズとを区別する。このノイズは、ダイオードまたはトランジスタのような非線形デバイスによって誘発される位相外れソース信号または高調波歪みを含んでいることがある。本発明は磁石または磁性体材料を使用しない。これは波長に敏感ではなく、したがって顕著な周波数感度を伴わずに広帯域である。
【００１６】
本発明は大型の磁性部品を使用しないので、単数または複数のこれらのデバイスを単一の集積回路に組み込むことができる。このような集積能力によって真の、挿入損が低いアイソレータが得られる。
【００１７】
本発明の様々な実施形態で、回路は代表的には純然たる抵抗性ネットワークとして示される。それは電子アイソレータの動作を最も明解に説明するためである。このことは、リアクタンス性素子やネットワークを含むことはできないことを意味するものではない。性能と応答を整形するためにアイソレータのいずれかの脚部に直列と並列の双方に同調された回路を含めることができる。回路の設計者は請け負った応答の形成の性質と、リアクタンス性ネットワークが周波数応答、位相、および減衰のようなシステム性能のパラメータに及ぼす影響を理解していればよい。
【００１８】
図示した実施形態の多くで、能動デバイスはバイポーラ接合トランジスタとして示されている。どの実施形態も電界効果トランジスタ（ＦＥＴ）、真空管、トンネル・ダイオード、光学アイソレータ、磁気調整器、またはその他の利得可能デバイスによっても実施できる。
【００１９】
図２は本発明のブロック図を示している。物理的プロセスではなく電子回路の設計である本発明は、この説明では電子回路アイソレータ、または電子アイソレータと呼ばれる。電子アイソレータ２１０はソース段２００と負荷段２２０との間に示されている。
【００２０】
ソース・ブロック
図３は本発明と共に使用できるソース段の例３００を示している。ソース段３００は負の端子がアースに結合され、正の端子が抵抗Ｒ３０１に結合されている電圧源Ｖ３０１を備えている。抵抗Ｒ３０１は電圧源Ｖ３０１の反対側のノードＮ３０１に結合されている。Ｖ３０１は（例えば増幅段からの）信号ソースを表している。Ｒ３０１はソース抵抗を表している。実際には、Ｒ３０１は任意の数の回路抵抗配列を含んでいてもよい。このソース構成は他の実施形態の場合でも代表的なものである。
【００２１】
負荷ブロック
図４は本発明の負荷段の例４００を示している。負荷段４００は負の端子がアースに接合され、正の端子がインピーダンスＺ４０１に結合された電圧源Ｖ４０１を備えている。負荷インピーダンスＺ４０２はノードＮ４０１でインピーダンスＺ４０１に結合されている。Ｚ４０２はその反対端子がアースに結合されている。電圧源Ｖ４０１はソース・インピーダンスＺ４０１を経てシステムに挿入されるノイズ源を表している。ノイズは様々な成分からなることができる。それには負荷から反射した入力信号電力の位相外れ部分、下流側の回路によって生成され、またはピックアップされた電子ノイズのフィードバック、近傍の回路、または回線から放射、または結合され、前記の回路またはその出力ケーブルに挿入されたノイズが含まれる。さらに歪み、ならびに熱ノイズ、ショット・ノイズ、または内部発生ノイズも含めることができる。標準的には、特有の特性ソース・インピーダンスおよび等価の挿入ポイントを各々が有する１つ以上のノイズ源がある。図面を簡略にするためその１つだけが示される。このノイズ構成は他の実施形態についても代表的なものである。
【００２２】
電子アイソレータ回路
図５は本発明の実施形態を示している。Ｔネットワーク５００はノードＮ３０１でソース・ブロックに結合されている。Ｔネットワーク５００はノードＮ４０１で負荷ブロックに結合されている。アイソレータの入力抵抗Ｒ５０１はノードＮ３０１でソース・ブロックに結合され、またノードＮ５０１でアイソレータの出力抵抗Ｒ５０３に結合されている。抵抗Ｒ５０３はノードＮ４０１で負荷ブロックに結合されている。Ｔ抵抗Ｒ５０２はノードＮ５０１で抵抗Ｒ５０１および抵抗Ｒ５０３に結合されている。電圧源Ｖ５０１は正の端子が抵抗Ｒ５０２に結合され、負の端子がアースに接続されている。
【００２３】
Ｔ抵抗Ｒ５０２は電圧源Ｖ５０１の利得およびソース抵抗と組み合わせて、存在するノイズを消去するために挿入され、または潜り込ませた電流の範囲と量を決定する。電圧源Ｖ５０１は特定の用途にとって実際的であり、適切である限り理想的な電圧源に近いものを選択する。それによって、制御されたソースではなく抵抗に電力の散逸を局限化する補助になる。
【００２４】
この構成で、ノイズ電圧Ｖ４０１がゼロに等しい場合、Ｒ５０２に電流が流れないように回路が構成される。これはノードＮ５０１で電圧源Ｖ３０１によって発生される利得に等しい利得を有するＶ５０１を選択することによって達成される。Ｔ型脚には電流が流れないので、Ｔ型脚の抵抗は無限であるように見える。例えば、Ｖ３０１が１ボルト（Ｖ）である場合、ソース抵抗Ｒ３０１と負荷インピーダンスＺ４０２は定格５０オームであり、Ｒ５０１とＲ５０２は１オームであり、Ｒ５０３は９オームであり、Ｒ５０１を流れる電流は９．０９１ミリアンペアであり、また電圧源Ｖ５０１は０．９８３３３３Ｖに選択されるものとする。この例の電子アイソレータの挿入損は約０．７９ｄＢである。
【００２５】
ソース電圧が１０ＶでＺ４０１が５０オームに等しい回路にノイズ源Ｖ４０１を追加すると仮定すると、ノードＮ３０１に現れる定格ノイズ電圧は０．１３７Ｖであり、達成される絶縁は約１２．９ｄＢである。
【００２６】
電圧制御された電圧源を有する電子アイソレータ回路
図６はアイソレータ電圧Ｖ６０１が制御された電圧電である本発明の実施形態を示している。Ｔネットワーク６００はノードＮ３０１でソース・ブロックに結合されている。Ｔネットワーク６００はノードＮ４０１で負荷ブロックに結合されている。アイソレータの入力抵抗Ｒ５０１はノードＮ３０１でソース・ブロックに結合され、またノードＮ５０１でアイソレータの出力抵抗Ｒ５０３に結合されている。抵抗Ｒ５０３はノードＮ４０１で負荷ブロックに結合されている。Ｔ抵抗５０２はノードＮ５０１で抵抗Ｒ５０１と抵抗Ｒ５０３に結合されている。電圧源Ｖ６０１は正の端子が抵抗Ｒ５０２に結合され、負の端子がアースに接続されている。電圧コントローラＶ６０２は正の端子がノードＮ３０１にてソース・ブロックに結合され、負の端子がアースに結合されている。
【００２７】
Ｔネットワーク６００は基本的にＴネットワーク５００と同様に機能するが、電圧源Ｖ５０１の代わりに制御された電圧源Ｖ６０１を使用することは、アイソレータの電圧源を多様な回路状態に対応して交換する必要がないことを意味する。
【００２８】
能動フィードバックを伴う電子アイソレータ
図７は図５、６のＴ型配列の代わりに負のフィードバック構成の演算増幅器が使用されている本発明の代替実施形態を示している。電子アイソレータ７００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ７００はノードＮ４０１で負荷ブロックに結合されている。抵抗Ｒ５０１はノードＮ３０１でソース・ブロックに結合され、またノードＮ５０１で抵抗Ｒ５０３に結合されている。抵抗５０３はノードＮ４０１で負荷ブロックに結合されている。演算増幅器Ａ７０１の正の端子がノードＮ３０１でソース・ブロックに接続されている。Ａ７０１の負の端子はノードＮ５０１に結合されている。Ａ７０１の出力はノードＮ５０１に結合されている。抵抗Ｒ５０２はノードＮ５０１で抵抗Ｒ５０１およびＲ５０３に結合されている。
【００２９】
Ｔ型配列の回路構成の場合のように、Ｖ３０１はソース抵抗Ｒ３０１を有する（前述の増幅器段のような）信号ソースを表している。ノイズ源Ｖ４０１はソース・インピーダンスＺ４０１を介してシステム内に挿入されるノイズ源を表している。インピーダンスＺ４０２は隣りの回路の入力インピーダンスを表している。抵抗Ｒ５０１、Ｒ５０２、Ｒ５０３はＴ抵抗であり、Ａ７０１は高利得電圧源の役割を果たす演算増幅器である。
【００３０】
この回路では増幅器Ａ７０１がＲ５０１内の電流を強制的にゼロにし、負荷電流自体を供給する傾向がある場合がある。Ｒ５０２が負荷インピーダンスＺ４０２と整合しない場合は、送電量が低減し、演算増幅器での散逸が増大する。この問題は別の実施形態で、Ｒ５０１の両端間の電圧降下に適応するように回路の利得調整を行うことによって緩和することができる。
【００３１】
利得調整される能動フィードバックを伴う電子アイソレータ
図８Ａは図７の回路が利得調整ネットワークを有して実施された本発明の実施形態を示している。電子アイソレータ８００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ８００はノードＮ４０１で負荷ブロックに結合されている。抵抗Ｒ５０１はノードＮ３０１でソース・ブロックに結合され、またノードＮ５０１で抵抗Ｒ５０３に結合されている。抵抗Ｒ５０３はノードＮ４０１で負荷ブロックに結合されている。抵抗Ｒ８０１はノードＮ３０１に結合されている。抵抗Ｒ８０２はノードＮ８０１にある抵抗Ｒ８０１とアースに直列に結合されている。演算増幅器Ａ７０１は正の端子がノードＮ８０１に接続されている。Ａ７０１の負の端子はノードＮ５０１に結合されている。Ａ７０１の出力は抵抗Ｒ５０２に結合されている。抵抗Ｒ５０２はノードＮ５０１で抵抗Ｒ５０１とＲ５０３とに結合されている。
【００３２】
一実施形態では、アイソレータ回路は電圧源Ｖ３０１からの入力信号を減衰させて、演算増幅器のための基準信号を供給するデバイダ・ネットワーク（Ｒ８０１およびＲ８０２）とともに実装される。この実施形態では、デバイダ・ネットワークによる調整値は抵抗Ｒ５０１の両端間での電圧降下の定格値である。その上、演算増幅器は、図７に示した実施形態の場合のようには、Ｔ型接合部を入力電圧に強制的に整合させようとはしない。別の実施形態では、負荷インピーダンスＺ４０２が大幅に変化した場合は、回路はリアルタイム、または準リアルタイムでＲ５０１の損失を有効に計算し、トラッキングする。
【００３３】
演算増幅器の出力電流がフィードバック機構によってゼロにされ、Ｒ８０１＝１０００オームであるものと仮定して、図６に示された実施例（Ｖ３０１＝１Ｖ、Ｒ５０１＝１オーム、およびＲ５０３＝９オーム）を再び参照すると、Ｒ８０２は５９，０００オームとなろう。デバイダ・ネットワークを流れる電流を無視すると、Ｒ５０１を流れる電流は再び９．０９１ミリアンペアである。
【００３４】
同様のノイズ源（Ｖ４０１＝１０Ｖ、およびＺ４０１＝５０オーム）を回路に挿入することに関連して、例示する目的だけで以下のように仮定する。
第１に、ノイズ源は電子アイソレータが対応しなければならない最大のものとする。第２に、増幅器Ａ７０１の最大電圧振動は＋／−１２ボルトとする。
【００３５】
増幅器Ａ７０１の出力は、瞬間ノイズ電圧が１０Ｖである場合、負の最大値である−１２Ｖである。ノード５０１で挿入されたノイズの方程式の解を０にすることは、Ｒ５０２の値が約８２オームである必要があることを意味している。この例では、入力に出現するノイズはゼロであり、絶縁は無限である。達成可能な性能は電子アイソレータの開ループ・バージョンと比較して大幅に向上する。
【００３６】
増幅器Ａ７０１の利得により、Ｒ５０３の値は図５の例のＴ抵抗の１オームよりも大幅に大きい。Ｒ５０３の抵抗値は、増幅器Ａ７０１が定常動作中に電流のソース／シンク能力を制限したり、これを超えたりできない限りは変化することができる。実際には、Ｒ５０３のこのような計算値を上限であると見なし、それより低い値を選択するにはいくつかの理由がある。第１に、存在するどのようなノイズ源も知られている最大振幅ではよく特徴付けられそうにないことである。第２に、システム内にリアクタンス性の無給電素子があり、または場合によってはアンテナが導入されている場合、遭遇する通常のピーク振幅電圧以上に高いＶＳＷＲ状態が結果として生ずることがあるからである。いずれの場合も、演算増幅器には状態を修正する試みで実際的である限りの余裕があることが望ましい。第３に、増幅器Ａ７０１で必要以上な出力振動によって追加の時間遅延、または関連する潜在的な歪み（以下の多段バージョンにおける時間遅延を参照）が誘発されることがあり、またはより高コストの、スルー・レートが高い演算増幅器を使用する必要がある場合があるからである。第４に、より大型の抵抗は熱ノイズをより多く発生し、極めて低ノイズのシステムの性能を劣化させることがあるからである。
【００３７】
利得調整ネットワークの代替実施形態が図８Ｂに示されている。この実施形態では、負のフィードバックは、Ｔ抵抗Ｒ５０２よりも大幅に低い値の演算フィードバック出力から直接取り出される。電子アイソレータ８０５はノードＮ３０１でソース・ブロックに結合されている。アイソレータ８０５はノードＮ４０１で負荷ブロックに結合されている。前述の実施形態と同様に、抵抗Ｒ５０１はノードＮ３０１でソース・ブロックに結合され、またノードＮ５０１で抵抗Ｒ５０３に結合されている。抵抗Ｒ５０３はノードＮ４０１で負荷ブロックに結合されている。抵抗Ｒ８０１はノードＮ３０１に結合されている。抵抗Ｒ８０２はノードＮ８０１にある抵抗Ｒ８０１とアースに直列に結合されている。演算増幅器Ａ７０１は正の端子がノードＮ８０１に接続されている。Ａ７０１の出力はノードＮ８０２で抵抗Ｒ５０２に結合されている。増幅器Ａ７０１の出力はノードＮ８０２で負の端子にフィードバックされる。抵抗Ｒ５０２はノードＮ５０１で抵抗Ｒ５０１とＲ５０３とに結合されている。
【００３８】
一実施形態では、アイソレータ回路は電圧源Ｖ３０１からの入力信号を減衰させて、演算増幅器用の基準信号を供給するデバイダ・ネットワーク（Ｒ８０１およびＲ８０２）とともに実装される。この実施形態では、演算増幅器は典型的な電圧源として機能する。さらに別の実施形態では、Ｔ抵抗Ｒ５０２の代わりに２つの抵抗が使用され、増幅器Ａ７０１へのフィードバックは中間点から直接取り出される。
【００３９】
電流検出機能を備えた多段電子アイソレータ
図９は電流検出機能を備えた多段回路である本発明の代替実施形態を示している。電子アイソレータ９００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ９００はノードＮ４０１で負荷ブロックに結合されている。入力抵抗Ｒ９０１はノードＮ３０１でソース・ブロックに結合されている。出力抵抗Ｒ９０４はノードＮ４０１で負荷ブロックに結合されている。抵抗Ｒ９０２およびＲ９０３はアイソレータ回路内のＴ型段のための入力抵抗と出力抵抗の双方として同時に機能する。抵抗Ｒ９０２はノードＮ９０１で入力抵抗Ｒ９０１に直列に結合されている。抵抗Ｒ９０３はノードＮ９０３にある出力抵抗Ｒ９０４と直列に結合され、またノードＮ９０２にある抵抗Ｒ９０２と直列に結合されている。
【００４０】
抵抗Ｒ９１０、Ｒ９１１、およびＲ９１２は、制御された電圧源Ｖ９０１、Ｖ９０２、およびＶ９０３のそれぞれのためのＴ抵抗である。したがって、抵抗Ｒ９１０はノードＮ９０１で抵抗Ｒ９０１およびＲ９０２に結合されている。制御された電圧源Ｖ９０１は正の端子にある抵抗Ｒ９１０を負の端子にある電流検出抵抗Ｒ９１３に結合している。抵抗Ｒ９１３はＶ９０１をアースに結合する。抵抗Ｒ９１１はノードＮ９０２で抵抗Ｒ９０２およびＲ９０３に結合される。制御された電圧源Ｖ９０２は正の端子にある抵抗Ｒ９１１を負の端子にあるアースに結合している。抵抗Ｒ９１２はノードＮ９０３で抵抗Ｒ９０３およびＲ９０４に結合される。制御された電圧源Ｖ９０３は正の端子にある抵抗Ｒ９１２を負の端子にあるアースに結合している。一実施形態では、抵抗Ｒ９０５、Ｒ９０６、Ｒ９０７およびＲ９０８は制御された電圧源Ｖ９０１、Ｖ９０２、およびＶ９０３の入力電圧をそれぞれのＴ型ノードでの値に設定する低電力のデバイダ・ネットワークを形成している。したがって、これらの構成部品の抵抗値は一般に、一次電力パス内の対応する直列抵抗値と比例する。このように、抵抗Ｒ９０５はソース・ブロックをノードＮ３０１でＶ９０１用のコントローラに結合する。Ｒ９０５の抵抗値はＲ９０１の抵抗値と比例する。抵抗Ｒ９０６はほぼ直列であり、Ｖ９０１用のコントローラをＶ９０２用のコントローラに結合する。Ｒ９０６の抵抗値はＲ９０２の抵抗値と比例する。抵抗Ｒ９０７は次に直列になり、Ｖ９０２用のコントローラをＶ９０３用のコントローラに結合する。Ｒ９０７の抵抗値はＲ９０３の抵抗値と比例する。抵抗Ｒ９０８とＲ９０９はデバイダ・ネットワークを完結させ、ネットワークをアースに結合する。
【００４１】
前述の図面と同様に、Ｖ３０１はソース抵抗Ｒ３０１を有する（前述の増幅段のような）信号ソースを表している。Ｖ４０１はソース・インピーダンスＺ４０１を介してシステム内に挿入されるノイズ源を表している。Ｚ４０２は近傍の回路の入力インピーダンスを表しており、通常は複雑である。Ｚ４０２は通常は未知であるので、２つの抵抗ストリング間の最適な平衡を達成するにはＲ９０９の値を調整する必要があるであろう。一実施形態では、検出抵抗Ｒ９１３内の電流が測定され、Ｒ９１３の信号電流をゼロまで低減するようにＲ９０９の値が調整される。
【００４２】
利得調整された能動フィードバックを伴う多段電子アイソレータ
図１０は最初の２段が図８Ａに示した演算増幅器の実施形態と共に実装された３段アイソレータ回路である本発明の実施形態である。第３の段はアイソレータ入力を駆動する最大の順方向電力を散逸させることができる増幅器を備えていることも示されている。高い電力散逸はＲ１００６およびＶ１００１に集中していること、または先行の段（単数または複数）も電力増幅器である必要があることは重要である。別の実施形態では、最後の段は入り電力を完全に散逸させることができる演算増幅器である。
【００４３】
したがって、電子アイソレータ１０００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ１０００はノードＮ４０１で負荷ブロックに結合されている。第１段では、抵抗Ｒ１００１はノードＮ３０１でソース・ブロックに結合され、ノードＮ１００１で抵抗Ｒ１００３に結合されている。抵抗Ｒ１００８はノードＮ３０１に結合される。抵抗Ｒ１００９はノードＮ１００４にある抵抗Ｒ１００８とアースに直列に結合されている。演算増幅器Ａ１００１は正の端子がノードＮ１００４に接続されている。Ａ１００１の負の端子はノードＮ１００１に接続されている。Ａ１００１の出力は抵抗Ｒ１００２に結合されている。抵抗Ｒ１００２はノードＮ１００１で抵抗Ｒ１００１、Ｒ１００３、およびＲ１０１０に結合されている。
【００４４】
第２段では、抵抗Ｒ１００３はノードＮ１００１で抵抗Ｒ１００１に結合され、ノードＮ１００２で抵抗Ｒ１００５に結合されている。抵抗Ｒ１０１０はノードＮ１００１に結合されている。抵抗Ｒ１０１１はノード１００５にある抵抗Ｒ１０１０とアースに直列に結合されている。演算増幅器Ａ１００２はその正の端子がノードＮ１００５に接続される。Ａ１００２の負の端子はノードＮ１００２に結合されている。Ａ１００２の出力は抵抗Ｒ１００４に結合されている。抵抗Ｒ１００４はノードＮ１００２で抵抗Ｒ１００３およびＲ１００５に結合されている。
【００４５】
第３段はＴ型配置の構成である。したがって、出力抵抗Ｒ１００７は負荷ブロックをノードＮ４０１にある入力抵抗Ｒ１００５に結合する。抵抗Ｒ１００６は正の端子にある制御された電圧源Ｖ１００１をノードＮ１００３にある抵抗Ｒ１００５、およびＲ１００７に結合する。制御された電圧源Ｖ１００１の負の端子は回路をアースする。一実施形態では、Ｖ１００１用のコントローラはノードＮ３０１で負荷ブロックに、またアースに結合されている。
【００４６】
多段構成は電子アイソレータの動作に時間遅延を誘発する。（少なくとも数１０ないし数１００メガヘルツまでの）低周波数では、利用できる演算増幅器の時間遅延とスルー・レート能力を組み合わせることは、絶縁プロセスが入射波形に顕著な歪みを誘発しないことを意味している。電子アイソレータがより高い周波数を処理する１つまたは複数の実施形態では、回路内の時間遅延を整合させる必要がある。図１０に示した実施形態は入力信号のサンプルを順方向送りの形式で第３段に直接送る。これは回路の時間遅延によって誘発される歪み作用を最小限にする。代替実施形態では、順方向送りは１つまたは複数の暫定段に適用される。さらに別の実施形態では、順方向送りには入り電力の形式をより精密に整合するために調整可能な時間遅延をもたらす回路が含まれている。
【００４７】
多段高電力電子アイソレータ
アイソレータの機能の１つは、特に高電力の用途で、入力ポートを駆動する電子回路が負荷回路内で変動することから保護することである。これらの状態には標準的には出力の開路と短絡の双方が含まれる。
【００４８】
先行技術で磁気アイソレータにより得られる保護機能は、本発明の１つまたは複数の実施形態に備えられている。反射電力の初期散逸するには、最終段内のソースが少なくとも短期間の間は全ての入り電力を処理できることが必要である。一般に、これはシステムに第２の高電力増幅器を追加することに等しく、システムに顕著なサイズおよびコスト上の影響が生ずる。これはアイソレータの出力段増幅器がソースの最大出力電力に等しいパルス電力能力を有するようにすることによって緩和される。ダミー負荷に電力をダンプすることは、動作に時間が必要である故障検知および電力スイッチの双方の回路を必要とする代替案である。パルス電力が高いアイソレータ出力段増幅器の実施形態によって、継続的に同じ電力に対処しなければならない実施形態と比較してアイソレータのコストが低減される。
【００４９】
電力をダミー負荷にスイッチすることの利点の１つは、電子アイソレータに保護機能が含まれ、制御信号を各段の間で通信する必要がないことである。入力電力をターンオフし、低減し、またはアイソレータにリダイレクトするための制御信号が生成されるような保護システムが構成されると、制御信号は標準的にはターンオン、または短期の自己修正異常のような正常な機能に適応するための時間遅延能力が必要である。
【００５０】
図１１は、アイソレータのソースと負荷回路との間の回路パスを「開く」ためにＲＦスイッチが図１０の回路に組込まれている、本発明に基づく電子アイソレータの実施形態を示している。ダイオード・スイッチは速度が比較的速いので好適な方法である。（潜在的な機構と特徴を含むこのようなスイッチの例が図１５に示されている。）
【００５１】
したがって、電子アイソレータ１１００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ１１００はノードＮ４０１で負荷ブロックに結合されている。図１１に示した実施形態では、抵抗Ｒ１００１はノードＮ３０１でソース・ブロックに結合され、ノードＮ１００１で抵抗Ｒ１００３に結合されている。抵抗Ｒ１００８はノードＮ３０１に結合されている。抵抗Ｒ１００９はノードＮ１００４にある抵抗Ｒ１００８とアースに直列に結合されている。演算増幅器Ａ１００１は正の端子がノードＮ１００４に接続されている。Ａ１００１の負の端子はノードＮ１００１に接続されている。Ａ１００１の出力は抵抗Ｒ１００２に結合されている。抵抗Ｒ１００２はノードＮ１００１で抵抗Ｒ１００１、Ｒ１００３、およびＲ１０１０に結合されている。
【００５２】
抵抗Ｒ１００３はノードＮ１００１で第１段を第２段に結合している。抵抗Ｒ１００３はノードＮ１００２で抵抗Ｒ１００５およびＲ１００４に結合されている。抵抗Ｒ１０１１はノードＮ１００５にある抵抗Ｒ１０１０とアースに直列に結合されている。演算増幅器Ａ１００２は正の端子がノードＮ１００５に接続されている。Ａ１００２は負の端子がノードＮ１００２に接続されている。Ａ１００２の出力は抵抗Ｒ１００４に結合されている。
【００５３】
第３段はＴ型配置の構成である。ＲＦスイッチ１５００が出力抵抗Ｒ１００７とＴブランチとの間に組込まれている。したがって、出力抵抗Ｒ１００７はノードＮ４０１にある負荷ブロックをＲＦスイッチ１５００に結合する。Ｔ抵抗Ｒ１００６は正の端子にある制御された電圧源Ｖ１００１をノードＮ１１０１にある抵抗Ｒ１００５およびＲＦスイッチ１５００に結合している。制御された電圧源Ｖ１００１の負の端子は回路をアースする。一実施形態では、Ｖ１００１用のコントローラはノードＮ３０１でソース・ブロックに、またはアースに結合されている。
【００５４】
Ａクラス増幅器が実装された電子アイソレータ
アイソレータがＡクラス増幅器を備えて実装された本発明の実施形態が図１２に示されている。電子アイソレータ１２００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ１２００はノードＮ４０１で負荷ブロックに結合されている。Ｎ型トランジスタＱ１２０１と抵抗Ｒ１２０１、Ｒ１２０２、Ｒ１２０３、およびＲ１２０４はＡクラス増幅器１２０５を構成している。正電圧バイアスＶ１２０１は増幅器１２０５をノードＮ１２０１でアースに結合している。負電圧バイアスＶ１２０２は増幅器１２０５をノードＮ１２０４でアースに結合する。抵抗Ｒ１２０１およびＲ１２０２はノードＮ１２０１で正電圧バイアスＶ１２０１に結合されている。抵抗Ｒ１２０１はノードＮ１２０２でトランジスタＱ１２０１のベースに結合されている。抵抗Ｒ１２０２はノードＮ１２０３でトランジスタＱ１２０１のコレクタに結合されている。抵抗Ｒ１２０３およびＲ１２０４はノードＮ１２０４で負のバイアスＶ１２０２に結合されている。抵抗Ｒ１２０３はノードＮ１２０２でトランジスタＱ１２０１のベースに結合されている。抵抗Ｒ１２０４はノードＮ１２０５でトランジスタＱ１２０１のエミッタに結合されている。
【００５５】
ＤＣ阻止コンデンサＣ１２０１は基準信号を増幅器１２０５にＡＣ結合するために使用される。したがって、Ｃ１２０１はノードＮ３０１でソース・ブロックをノードＮ１２０５にあるトランジスタＱ１２０１のエミッタに結合する。ＤＣ阻止コンデンサＣ１２０２はフィードバック信号を増幅器にＡＣ結合するために使用される。したがって、Ｃ１２０２はノードＮ１２０２にあるトランジスタＱ１２０１のベースをノードＮ１２０６に結合させる。アイソレータの入力抵抗Ｒ１２０５はノードＮ３０１にあるソース・ブロックをノードＮ１２０６にあるコンデンサＣ１２０２に結合する。
【００５６】
増幅器の出力信号はＱ１２０１のコレクタからノードＮ１２０６へとＴ抵抗Ｒ１２０６を通って流れる。出力抵抗Ｒ１２０７は増幅器１２０５の出力をノードＮ４０１にある負荷ブロックに結合する。
【００５７】
増幅器のバイアス・レベル（Ｖ１２０１およびＶ１２０２）は処理電力レベル、負荷インピーダンス（Ｚ４０２）、負荷から離れて発生されたポテンシャルＶＳＷＲ、および挿入されたノイズ・レベルによって左右される。レベルは、増幅器がどのバイアス供給をも制限することなく、上記の特性に適応するだけの充分な電圧振動を有するように選択される。Ｃ１２０１およびＣ１２０２は、基準信号およびフィードバック信号を増幅器内にそれぞれＡＣ結合するために使用されるＤＣ阻止コンデンサである。このようにしてＡＣ結合することによって、高周波での増幅器のバイアス・ポイントが破壊されることが防止される。別の実施形態では、Ｒ１２０６への出力信号は直列のＤＣ阻止コンデンサを経てＡＣ結合されている。
【００５８】
Ｒ１２０２の選択は、いくつかの要因によって左右される。その抵抗値は増幅器内で高利得を達成するのに充分高くなければならない。しかし、抵抗値は増幅器の出力インピーダンスが低く、したがってその特性が電圧源に継続的に近似するように充分低い値である必要がある。
【００５９】
エミッタ・フォロワの実施形態
図１３はＡクラス増幅器およびエミッタ・フォロワが実装された本発明の実施形態である。電子アイソレータ１３００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ１３００はノードＮ４０１で負荷ブロックに結合されている。Ｎ型トランジスタＱ１２０１と抵抗Ｒ１２０１、Ｒ１２０２、Ｒ１２０３、およびＲ１２０４はＡクラス増幅器１３０５を備えている。正電圧バイアスＶ１２０１は増幅器１２０５をノードＮ１２０１でアースに結合している。負電圧バイアスＶ１２０２は増幅器１２０５をノードＮ１２０４でアースに結合する。抵抗Ｒ１２０１およびＲ１２０２はノードＮ１２０１で正電圧バイアスＶ１２０１に結合されている。抵抗Ｒ１２０１はノードＮ１２０２でトランジスタＱ１２０１のベースに結合されている。抵抗Ｒ１２０２はノードＮ１２０３でトランジスタＱ１２０１のコレクタに結合されている。抵抗Ｒ１２０３およびＲ１２０４はノードＮ１２０４で負のバイアスＶ１２０２に結合されている。抵抗Ｒ１２０３はノードＮ１２０２でトランジスタＱ１２０１のベースに結合されている。抵抗Ｒ１２０４はノードＮ１２０５でトランジスタＱ１２０１のエミッタに結合されている。
【００６０】
ＤＣ阻止コンデンサＣ１２０１は基準信号を増幅器１２０５にＡＣ結合するために使用される。したがって、Ｃ１２０１はノードＮ３０１にあるソース・ブロックをノードＮ１２０５にあるコンデンサＣ１２０２に結合する。ＤＣ阻止コンデンサＣ１２０２はフィードバック信号を増幅器にＡＣ結合するために使用される。したがって、Ｃ１２０２はノードＮ１２０２にあるトランジスタＱ１２０１のベースをノードＮ１２０６に結合する。アイソレータの入力抵抗Ｒ１３０４はノードＮ３０１にあるソース・ブロックをノードＮ１２０６にあるコンデンサＣ１２０２に結合する。
【００６１】
エミッタ・フォロワ１３１０は抵抗Ｒ１３０１、Ｒ１３０２、Ｒ１３０３、およびトランジスタＱ１３０１から構成されている。抵抗Ｒ１３０１はトランジスタＱ１３０１のベースをトランジスタＱ１２０１のコレクタに結合する。抵抗Ｒ１３０２はトランジスタＱ１３０１のベースをアースに結合する。抵抗Ｒ１３０３はトランジスタＱ１３０１のエミッタをアースに結合する。トランジスタＱ１３０１のコレクタはノードＮ１２０１で増幅器１３０５に結合されている。
【００６２】
Ｔ抵抗Ｒ１３０５はトランジスタＱ１３０１のエミッタをノードＮ１２０６で入力抵抗Ｒ１３０４および出力抵抗Ｒ１３０６に結合する。出力抵抗Ｒ１３０６は電子アイソレータをノードＮ４０１で負荷ブロックに結合する。
【００６３】
エミッタ・フォロワの実施形態を使用することの利点は、Ｒ１２０２を増幅器からの高い利得が得られるように大型にできることにある。同様に、エミッタ・フォロワのエミッタからの出力を結合することで、Ｔ抵抗Ｒ１３０５を駆動するための低インピーダンスのソースが得られる。
【００６４】
電力増幅器の歪みを低減する実施形態
図１４はアイソレータの配置によって電力増幅器の動作に起因する信号の歪みを低減する本発明の実施形態を示している。アイソレータ検知入力を電力増幅器の出力から入力（またはその他の入力の歪みのない状態）に移動させ、制御されたソースの利得を適宜に調整することによって、電力増幅器に誘発される歪みはアイソレータによって低減されるノイズに含まれる。電力増幅器Ａ１４０１は歪みが比較的少なくなるように設計する必要がある。
【００６５】
この実施形態は電力増幅器Ａ１４０１を通る信号の時間遅延をアイソレータの入力電力パスへと含める効果をも有している。それによって制御回路の遅延がそれに対して整合される値が得られる。
【００６６】
前述の実施形態と同様に、Ｖ３０１は信号ソースを表し、そのソース抵抗Ｒ３０１およびＺ４０２は近傍の回路の入力インピーダンスを表す。Ｖ４０１はソース・インピーダンスＺ４０１を経てシステムに挿入されるノイズ源を表す。電子アイソレータ１４００はノードＮ３０１でソース・ブロックに結合されている。アイソレータ１４００はノードＮ４０１で負荷ブロックに結合されている。
【００６７】
電力増幅器Ａ１４０４はノードＮ３０１でソース・ブロックに結合されている。抵抗Ｒ１４０１は増幅器Ａ１４０１の出力抵抗を表している。抵抗Ｒ１４０２およびＲ１４０３は、電力増幅器Ａ１４０１からの出力信号のサンプルを生成する抵抗デバイダを構成する。抵抗Ｒ１４０２はノードＮ１４０１で抵抗Ｒ１４０１に結合され、ノードＮ１４０２で抵抗Ｒ１４０３に結合されている。抵抗Ｒ１４０３は抵抗Ｒ１４０２をアースに結合する。デバイダＵ１４０１はノードＮ１４０２にあるサンプリングされた電力増幅器の出力をノードＮ３０１にある電力増幅器Ａ１４０１への入力電圧で割って、電力増幅器Ａ１４０１の電圧利得を表す出力信号を生成する。Ｕ１４０１の出力は計算された電力増幅器の電圧利得に基づいて可変抵抗Ｒ１４１１の抵抗値を調整する。一実施形態では、抵抗Ｒ１４１１の調整はディジタル制御回路を用いて達成される。別の実施形態では、抵抗Ｒ１４１１はアナログ制御回路を用いて達成される。Ｒ１４１１はノードＮ３０１でソース・ブロックに結合されている。
【００６８】
抵抗Ｒ１４１１、Ｒ１４０６、およびＲ１４０７は共通して、アイソレータの制御されたソース機能の利得を設定するために使用される抵抗デバイダ・ネットワークを備えている。抵抗Ｒ１４０６は抵抗Ｒ１４１１を抵抗Ｒ１４０７に結合する。抵抗Ｒ１４０７は抵抗Ｒ１４０６をアースに結合する。演算増幅器Ａ１４０２の正の端子はノードＮ１４０３で抵抗Ｒ１４０６およびＲ１４０７に結合されている。抵抗Ｒ１４０８およびＲ１４０９は増幅器段用の電圧利得をもたらす。それが必要であるのは、増幅器Ａ１４０２への基準入力信号が増幅器Ａ１４０１の出力からではなく入力から取り出されるからである。このため基準信号はフィードバック信号よりも小さい。したがって、増幅器Ａ１４０２の負の端子はノードＮ１４０４で抵抗Ｒ１４０８およびＲ１４０９に結合されている。抵抗Ｒ１４０９は抵抗Ｒ１４０８をアースに結合する。抵抗Ｒ１４０８はデバイダ・ネットワークをノードＮ１４０５で抵抗Ｒ１４０４に結合する。抵抗Ｒ１４０４はデバイダ・ネットワークをノードＮ１４０１で抵抗Ｒ１４０１に結合する。
【００６９】
増幅器Ａ１４０２の出力電流は抵抗Ｒ１４１０を経てノードＮ１４０５に流れる。ノードＮ１４０５で抵抗Ｒ１４０５はアイソレータ回路をノードＮ４０１にある負荷ブロックに結合する。
【００７０】
ＲＦスイッチの実施形態
図１５は本発明の１つまたは複数の実施形態で使用されるＲＦスイッチの実施形態を示している。ＲＦスイッチ１５００では、ダイオードＤ１５０１とＤ１５０２がアイソレータの能動回路が受ける反射ピーク電圧を制限するクランプである。Ｄ１５０１およびＤ１５０２は、回路が遭遇する最大の動作周波数または反射電力周波数で容易に検知可能な程度の整流が行われるように選択される。正電圧クランプ供給Ｖ１５０１はＤ１５０１の陰極に結合され、あらゆる正常な動作条件の下でバイアスＤ１５０１を反転させるのに充分な大きさである。負電圧クランプ・ソースＶ１５０２はＤ１５０２の陽極に結合され、あらゆる正常な動作条件の下でバイアスＤ１５０２を反転させるのに充分な大きさである。Ｖ１５０１の負の端子とＶ１５０２の正の端子はノードＮ１５０４で回路をアースする。
【００７１】
電流検知抵抗Ｒ１５０１はＤ１５０１の陽極をノードＮ１５０１で電流検知抵抗Ｒ１５０２に結合する。抵抗Ｒ１５０２はＤ１５０２の陰極をノードＮ１５０１で電流検知抵抗Ｒ１５０１に結合する。ＲＦスイッチ１５００への入力はノードＮ１５０１で抵抗Ｒ１５０１およびＲ１５０２に結合されている。抵抗Ｒ１５０１とＲ１５０２の両端子間の電圧は制御回路１５０５と、制御回路１５１０のそれぞれへの入力である。制御回路１５０５と制御回路１５１０はＲＦスイッチ・ダイオードＤ１５０３およびＤ１５０４上のバイアス電圧をスイッチする。
【００７２】
ＤＣ阻止コンデンサＣ１５０１はノードＮ１５０１にあるＲＦスイッチの入力をノードＮ１５０２にあるダイオードＤ１５０４の陽極に結合する。ＤＣ阻止コンデンサＣ１５０３はＤ１５０４の陰極をＲＦスイッチ１５００の出力端子に結合する。ＤＣ阻止コンデンサＣ１５０２はノードＮ１５０１にあるＲＦスイッチの入力をノードＮ１５０３にあるダイオードＤ１５０３の陽極に結合する。インダクタＬ１５０１、Ｌ１５０２、Ｌ１５０３、Ｌ１５０４、Ｌ１５０５、およびＬ１５０６はＲＦチョークであり、その機能はインダクタを経たＲＦ信号の伝送を同時に阻止し、回路のバイアスおよび制御信号のための抵抗値が低いパスを備えることにある。インダクタＬ１５０１はＤ１５０３の陰極をアースに結合する。抵抗Ｒ１５０４はインダクタＬ１５０１の両端子間に並列に接続されている。
【００７３】
バイアス・スイッチＱ１５０１、Ｑ１５０２、Ｑ１５０３およびＱ１５０４は用途に適し、適切な、当業者に公知のどのようなスイッチ素子でもよい。一実施形態では、バイアス・スイッチＱ１５０１、Ｑ１５０２、Ｑ１５０３およびＱＬ１５０４はバイポーラ半導体デバイスである。別の実施形態では、バイアス・スイッチは電界効果トランジスタ（ＦＥＴ）である。
【００７４】
ＲＦスイッチ１５００へのバイアス電流はスイッチ・バイアス・ソースＶ１５０３によって供給される。ノードＮ１５０４から、バイアスソースＶ１５０３はノードＮ１５０５でスイッチＱ１５０２に結合されている。スイッチＱ１５０２はＶ１５０３を抵抗Ｒ１５０５に直列に結合されている。インダクタＬ１５０４は抵抗Ｒ１５０５をノードＮ１５０２でダイオードＤ１５０４の陽極に結合する。抵抗Ｒ１５０６は、ＲＦスイッチの出力がアースへと短絡した場合に整合されたダミー負荷として機能するように意図されている。抵抗Ｒ１５０６はダイオードＤ１５０４に並列に結合されている。インダクタＬ１５０６はダイオードＤ１５０４の陰極をアースに結合する。インダクタＬ１５０５はダイオードＤ１５０４の陽極をスイッチＱ１５０３に直列に結合する。一方、スイッチＱ１５０３はインダクタＬ１５０５をダイオードＤ１５０２の陽極に結合する。
【００７５】
ノードＮ１５０５から、スイッチＱ１５０１はＶ１５０３およびＱ１５０２を直列に結合された抵抗Ｒ１５０３とインダクタＬ１５０２に結合する。インダクタＬ１５０２とインダクタＬ１５０３はノードＮ１５０３でダイオードＤ１５０３の陽極に結合されている。スイッチＱ１５０４はダイオードＤ１５０２の陽極をインダクタＬ１５０３に結合する。
【００７６】
クロスオーバー・ネットワークと共に実装された電子アイソレータ
図１６はクロスオーバー・ネットワークを使用した電子アイソレータの代替実施形態を示している。前述の発明の実施形態では、明確な唯一の周波数の制約は、演算増幅器を使用して達成できる最大動作周波数であった。実際には、ＤＣ周波数とマイクロ波と周波数との間の全ての周波数を継続して伝送する必要がある回路はほとんどない。代表的な用途では単数または複数の周波数帯域を伝送する必要がある。図１６は伝送される周波数帯域が演算増幅器の最高動作周波数よりも大幅に高い用途で使用される本発明の実施形態を示している。この配置では、演算増幅器の出力は、双方の回路がＴ型脚の抵抗を駆動するように、制御された電圧源に直列に接続されている。制御された電圧源は、図６に関連して説明した実施例と同様の帯域内絶縁を行うが、演算増幅器の動作周波数とは重複しない動作周波数範囲を有している。演算増幅器の動作周波数範囲内にはソース信号がないので、演算増幅器は前記の範囲内にあるいずれかの信号を除去することによって完全な絶縁を行おうと試みる。これは能動的な、低周波ノイズ消去フィルタとして機能する。
【００７７】
この実施形態では、電子アイソレータが能動的なノイズ消去を行わない２つの直列増幅器の動作帯域の間に周波数帯域がある。多くの用途では、このことでシステムに問題が生ずることはない。しかし、ある用途では、デッドバンド内のノイズ信号がシステムに著しい問題を生ずる場合がある。この問題の解決方法には、能動または受動帯域拒絶フィルタを使用し、または問題の周波数帯域をカバーする、Ｔ型脚内に別の直列の制御されたソースを追加することが含まれる。
【００７８】
図１６に示されている本発明の実施形態では、電子アイソレータ１６００は  ノードＮ３０１でソース・ブロックに結合されている。アイソレータ１６００はノードＮ４０１で負荷ブロックに結合されている。アイソレータはノードＮ３０１で抵抗Ｒ５０１およびＲ８０１によってソース・ブロックに接続される。Ｒ８０１はノードＮ８０１で抵抗Ｒ８０２に接続される。それらの抵抗は共に抵抗デバイダを形成し、そこからノードＮ８０１が演算増幅器Ａ１６０１および制御されたソースＶ１６０１への入力を供給する。抵抗Ｒ１６０１は演算増幅器の基準信号をノードＮ８０１からノードＮ１６０１にあるＡ１６０１のプラス入力へと結合する。Ｒ１６０１はさらにノードＮ１６０１でコンデンサＣ１６０１にも結合されている。Ｒ１６０１とＣ１６０１はＡ１６０１のプラス入力のためのＲ−Ｃフィルタを形成する。コンデンサＣ１６０１はソース・ブロックからの最も低い出力信号周波数にてＡ１６０１のプラス入力でＡＣアースを供給する。このようなフィルタリングが必要である理由は基本的に、演算増幅器はソース・ブロックからの高周波出力信号を処理することはできないものの、これらの信号の存在によって定常動作が妨害される場合があるからである。
【００７９】
この実施形態は演算増幅器Ａ１６０１の動作周波数限度内にソース信号が存在しない場合に用いられる。このような条件で、Ａ１６０１のプラスの基準信号がノードＮ３０１またはアースから得られる代替実施形態がある。このような実施形態では、抵抗Ｒ１６０１はノードＮ８０１の代わりにノードＮ３０１またはアースに接続される。
【００８０】
抵抗Ｒ１６０２はＡ１６０１の出力を受ける。コンデンサＣ１６０２はノードＮ１６０２でＲ１６０２に結合されている。Ａ１６０１のプラス入力でコンデンサＣ１６０１によって生成されるＡＣアースと同様に、コンデンサＣ１６０２はＴ型脚構成のためのＡＣアースを供給する。これらは抵抗Ｒ１６０２と共に、演算増幅器Ａ１６０１を存在する高周波信号から絶縁する。抵抗Ｒ１６０２は演算増幅器Ａ７０１の出力をノードＮ１６０２にあるアイソレータのＴ型脚へと結合する。演算増幅器Ａ１６０１の負の入力へのフィードバック信号は、図８Ｂについて説明した実施形態のような演算増幅器の出力から直接引き出されるのではなく、ノードＮ１６０２から引き出される。それは、抵抗Ｒ１６０２、Ｒ１６０３、およびＲ５０２の全直列抵抗値が高いことに起因して絶縁が大幅に低減される可能性を回避するためである。この条件が受け入れられる別の実施形態では、演算増幅器Ａ１６０１の負の端子へのフィードバック信号はその出力に直接接続される。他の実施形態では、負のフィードバックはノードＮ５０１またはＮ１６０３から取り出される。このような実施形態では、Ｒ１６０１およびＣ１６０１がＡ１６０１のプラス入力を絶縁するのと同じ形態で、存在する高周波信号から演算増幅器Ａ１６０１を絶縁するためにＲ−Ｃフィルタが演算増幅器Ａ１６０１の負の入力に追加される。
【００８１】
Ｖ１６０１はソース抵抗Ｒ１６０３を有する制御された電圧源である。これは入力をノードＮ１６０２から取り出し、抵抗Ｒ１６０３およびＲ５０２と直列に結合されている。電圧コントローラは負の端子がアースに結合され、正の端子がノードＮ８０１に結合されている。抵抗Ｒ５０２はノードＮ５０１で抵抗Ｒ５０１およびＲ５０３に結合されている。Ｒ５０３はアイソレータをノードＮ４０１でロード・ブロックに結合する。
【００８２】
抵抗Ｒ１６０３およびＲ５０２と共に、Ｖ１６０１は図６に示した実施形態の説明で記載したように帯域内の非対称の絶縁効果を生ずる。代替実施形態では、ノードＮ３０１に対する利得を調整する抵抗デバイダＲ８０１およびＲ８０２以外の手段を有していれば、制御されたソースＶ１６０１はその入力をノードＮ３０１から直に取り出す。
【００８３】
代替実施形態では、制御されたソースＶ１６０３および演算増幅器Ａ１６０１は、２つの増幅器が動作周波数帯域で重複しないので、Ｒ５０２に代わる別個の抵抗を有する別個の、並列のＴ型脚部を駆動する。別の実施形態では、追加のソース信号動作帯域用に複数の並列Ｔ型脚部を追加することができる。
【００８４】
図６、７、８Ａ、および８Ｂに示された様々な単一段の実施形態は図９、１０、および１１に示された多段の実施形態をも有していた。同様にして、図１６に示した実施形態の代替実施形態、および図１６の説明で記載した付加的な実施形態も存在する。
【００８５】
帯域外絶縁が増強された電子アイソレータ
多くの電子回路の用途には特定の周波数限度に制約される信号がある。本発明の１つまたは複数の実施形態で、リアクタンス性部品を回路内で使用すると、ソース信号が単一の周波数であるか、または極めて狭い帯域幅を有する用途での性能が大幅に増強される。
【００８６】
図１７はリアクタンス性部品が回路内に組込まれた本発明の実施形態を示している。この実施形態は以下の例外を除いて図８Ｂに示されたものと同様である。すなわち、図８Ｂの抵抗Ｒ５０３の代わりに直列に接続されたインダクタＬ１７０１、コンデンサＣ１７０１、および抵抗Ｒ５０３が使用されている。この３つの部品の直列ネットワークはノードＮ５０１に結合され、またはノードＮ３０１で負荷ブロックに結合されている。Ｌ１７０１とＣ１７０１の値は、それらの直列共振周波数がソース信号の中間帯域になるように選択される。このように構成されることで、このネットワークがアイソレータの挿入損に及ぼす量は些細なものである。同調された回路によって生成される出力脚部の帯域外インピーダンスが増大すると、負荷ブロックへの出力接続部でアイソレータに入る帯域外信号の減衰が大幅に増大する。
【００８７】
一実施形態では、図１７のＬ−ＣまたはＲ−Ｌ−Ｃネットワークの代わりに、より広い帯域幅の入力信号の伝送を可能にするため、並列で互い違いに接続された複数のＬ−Ｃ、および／またはＲ−Ｌ−Ｃネットワークが使用される。別の実施形態では、特定の周波数帯域での大幅に増強された絶縁を阻止し、または供給するために並列のＬ−ＣまたはＲ−Ｌ−Ｃネットワークが組込まれる。実際には、任意の電子アイソレータの実施形態に組込まれるリアクタンス性部品の数と位置は極めて幅広く変化し、用途、およびアイソレータを経て伝送される信号の性質に大きく左右される。リアクタンス性ネットワークはその構成に関わりなく、アイソレータ回路の任意のまたは全ての脚部に配置することができる。
【００８８】
本発明の前述の実施形態はＴ型の減衰器構成、および単一のコンダクタ入力および出力を一括して使用している。当業者にはよく知られているように、他の形式の減衰器の周囲に同様の実施形態を容易に構成することができる。２段のバリエーションは、いくつかの抵抗が同時に段の入力および出力抵抗として機能するＰｉ減衰器を使用した同等の実施形態である。基本構成としてブリッジ式ＲＴ型構成を採用することもできる。ブリッジ式抵抗はこのパスを流れる電流を制御するための第２浮動的な演算増幅器、または制御された電圧源がない場合は、アイソレータを完全に分路するので、これは好適な配置ではない。
【００８９】
同様に、多くのシステムはツイスト・ペアおよびツイスト・シールド・ペア・ライン、３相、またはそれ以上の一般的なマルチコンダクタ、多相システムのようなマルチコンダクタ入力および出力を使用する。２重コンダクタ・システムの場合、電子アイソレータは標準的な格子状の減衰器構成の周囲に構成することができる。さらに、各コンダクタごとに独立して絶縁するために２つのＴ型構成を用いて実施することもできる。基本的に、３相デルタ構成も実施できるが、この実施形態には複数の浮動バイアス・ソース、およびソースが必要であり、これらは一般には望ましくはない。
【００９０】
以上のとおり、電子回路アイソレータを説明した。
【図面の簡単な説明】
【００９１】
【図１】段の間にアイソレータを有する多段回路のブロック図である。
【図２】段の間に本発明の電子回路アイソレータを有する多段回路のブロック図である。
【図３】本発明の例として使用されたソース段の回路図である。
【図４】本発明の例として使用された負荷段の回路図である。
【図５】本発明の回路アイソレータの一実施形態の回路図である。
【図６】本発明の回路アイソレータの別の実施形態である。
【図７】能動フィードバックを有する本発明の電子アイソレータの実施形態である。
【図８Ａ】Ｔ型脚部増幅器がフィードバック・ループ内にある、利得調整された能動フィードバックを有する本発明の電子アイソレータの実施形態である。
【図８Ｂ】Ｔ型脚部増幅器が電圧源として構成された、利得調整された能動フィードバックを有する本発明の電子アイソレータの実施形態である。
【図９】電流検知機能を有する多段電子アイソレータの回路図である。
【図１０】利得調整された能動フィードバックを有する多段電子アイソレータの回路図である。
【図１１】多段高電力電子アイソレータの回路図である。
【図１２】Ａクラス増幅器と共に実装された電子アイソレータの回路図である。
【図１３】Ａクラスの増幅器およびエミッタ・フォロワと共に実装された電子アイソレータの回路図である。
【図１４】電力増幅器に誘発される歪みを低減するための、本発明の電子アイソレータの実施形態の回路図である。
【図１５】高電力電子アイソレータの実施形態のための無線周波数（ＲＦ）スイッチの回路図である。
【図１６】Ｔ型脚部の演算増幅器の周波数応答帯域以上の伝送周波数および周波数帯域のためのクロスオーバー・ネットワークを使用した、本発明の電子アイソレータの実施形態の回路図である。
【図１７】帯域外絶縁が増強された狭帯域の順方向信号伝送用の、本発明の電子アイソレータの実施形態の回路図である。
【図１】
2004528787.tif 000003
【図２】
2004528787.tif 000004
【図１５】
2004528787.tif 000005
【国際公開パンフレット】
2004528787.tif 000006
2004528787.tif 000007
2004528787.tif 000008
2004528787.tif 000009
2004528787.tif 000010
2004528787.tif 000011
2004528787.tif 000012
2004528787.tif 000013
2004528787.tif 000014
2004528787.tif 000015
2004528787.tif 000016
2004528787.tif 000017
2004528787.tif 000018
2004528787.tif 000019
2004528787.tif 000020
2004528787.tif 000021
2004528787.tif 000022
2004528787.tif 000023
2004528787.tif 000024
2004528787.tif 000025
2004528787.tif 000026
2004528787.tif 000027
2004528787.tif 000028
2004528787.tif 000029
2004528787.tif 000030
2004528787.tif 000031
2004528787.tif 000032
2004528787.tif 000033
2004528787.tif 000034
2004528787.tif 000035
2004528787.tif 000036
2004528787.tif 000037
2004528787.tif 000038
2004528787.tif 000039
2004528787.tif 000040
2004528787.tif 000041
2004528787.tif 000042
2004528787.tif 000043
2004528787.tif 000044
2004528787.tif 000045
2004528787.tif 000046
2004528787.tif 000047
2004528787.tif 000048
2004528787.tif 000049
2004528787.tif 000050
2004528787.tif 000051
2004528787.tif 000052
2004528787.tif 000053
2004528787.tif 000054
2004528787.tif 000055
2004528787.tif 000056
2004528787.tif 000057
2004528787.tif 000058
2004528787.tif 000059
2004528787.tif 000060
2004528787.tif 000061
2004528787.tif 000062
2004528787.tif 000063
2004528787.tif 000064
2004528787.tif 000065
2004528787.tif 000066
2004528787.tif 000067
2004528787.tif 000068
【国際公開パンフレット（コレクトバージョン）】
2004528787.tif 000069
【国際調査報告】
2004528787.tif 000070
2004528787.tif 000071