(57)【要約】【課題】高速スイッチング・ハイパワー応用のための、性能の向上したＰ−ｉ−Ｎダイオード構造を提供すること。【解決手段】バイポーラｐ−ｉ−ｎダイオードが、互いに逆の導電型の第１の領域（１）および第２の領域（５）、および、第１の領域と第２の領域との間の中間ドリフト領域（３）を持っている。トレンチフィールドリリーフ領域（１４）が、ダイオードが逆バイアスされたときに中間ドリフト領域（３）を空乏させるように配置されており、したがって、与えられた絶縁破壊電圧において、より高いドーピング（１２）を、中間ドリフト領域（３）に対して用いることを可能にする。これは、ダイオードのターンオン特性とターンオフ特性との両方を改善する。【選択図】図１ｄ
2004519100.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１のドープ領域と、
前記第１の領域のドーパント濃度よりも低いドーパント濃度でドープされた、前記第１の導電型の中間ドリフト領域と、
前記第１の導電型と逆の導電型の第２のドープ領域であって、前記第１のドープ領域との間に前記中間ドリフト領域をサンドイッチしながら、前記中間領域および前記第１の領域とともにバイポーラダイオード構造を形成している第２のドープ領域と、
逆方向バイアスにおいて前記中間ドリフト領域を空乏させるための複数のフィールド電極であって、前記半導体ダイオードの横方向に沿って延在し、かつ、前記第２の領域および前記中間領域を貫いて延在する、複数の互いに近接した絶縁トレンチ内に配置されている複数のフィールド電極と、を有する半導体ダイオード。
【請求項２】
前記中間ドリフト領域のドーピングが、正常の使用において、前記中間ドリフト領域に注入される少数キャリア密度の３倍以内であることを特徴とする請求項１に記載の半導体ダイオード。
【請求項３】
前記トレンチが、前記第１の領域の内部まで延在していることを特徴とする請求項１または２に記載の半導体ダイオード。
【請求項４】
前記中間ドリフト領域が、１０１５ ｃｍ−３〜１０１７ ｃｍ−３のドーパント濃度でドープされていることを特徴とする請求項１〜３のいずれかに記載の半導体ダイオード。
【請求項５】
前記中間ドリフト領域の厚さが、５μｍ〜４０μｍであることを特徴とする請求項１〜４のいずれかに記載の半導体ダイオード。
【請求項６】
前記第１のドープ領域および前記中間ドリフト領域が、第１の半導体材料で形成され、前記第２のドープ領域が、前記第１の半導体材料よりも低いバンドギャップを持つ第２の半導体材料で形成された薄い領域であり、前記薄い第２の領域の厚さ、および、前記第１の半導体材料と前記第２の半導体材料との格子不整合が、機械的応力のレベルがミスフィット転位を形成するレベル以下にとどまるように選択されることを特徴とする請求項１〜５のいずれかに記載の半導体ダイオード。
【請求項７】
前記薄い第２の領域の厚さと、前記第１の半導体材料と前記第２の半導体材料との格子定数の相対差との積が、３０ ｎｍ％を超えないことを特徴とする請求項６に記載の半導体ダイオード。
【請求項８】
前記フィールド電極が、前記半導体デバイスに沿って延在するグリッドを形成することを特徴とする請求項１〜７のいずれかに記載の半導体ダイオード。
【請求項９】
前記フィールド電極および前記第２のドープ領域にコンタクトするために、前記半導体デバイスに沿って延在するメタライゼーションと、
前記第１のドープ領域への電気的接続を設けるための、前記半導体デバイスの反対表面上の背面コンタクトと、をさらに有することを特徴とする請求項１〜８のいずれかに記載の半導体ダイオード。
【請求項１０】
前記中間ドリフト領域および前記第２のドープ領域が、エピタキシャル層であることを特徴とする請求項１〜９のいずれかに記載の半導体ダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、整流器としての使用に適したＰ−Ｎダイオード、および、それを作製する方法に関するものである。特に、本発明は、中間ドリフト領域を持つタイプ、即ち、Ｐ−ｉ−Ｎタイプの高速バイポーラＰ−Ｎダイオードを提供する。
【０００２】
【従来の技術】
Ｐ−ｉ−Ｎ整流器は、パワー回路応用において、よく知られている。中間ドリフト領域（ｉ−領域）が、接合ダイオードの高ドープされたｐ領域とｎ領域との間にサンドイッチされている。その中間ドリフト領域は、ｐ領域あるいはｎ領域よりも低いドーピングを持っている。順方向導電の間、ｉ−領域は、少数キャリアで大量に満たされ、したがって、その領域の抵抗が非常に小さくなって、ダイオードは、順方向導電の間、高電流密度を運ぶことができる。そのようなデバイスの有益な検討が、１９９５年にＰＷＳ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏｍｐａｎｙ， Ｂｏｓｔｏｎから出版されたＢ．Ｊａｙａｎｔ Ｂａｌｉｇａによる教科書“Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ”の、特に、４．２節、１５３〜１８２頁に収録されている。
【０００３】
パラメータ、特に、ｉ−領域の厚さおよびドーパント濃度を適切に選ぶことによって、そのような整流器に、非常に高い絶縁破壊電圧を発現させることが可能になっている。
【０００４】
Ｐ−ｉ−Ｎ整流器の重大な欠点は、導電のために、ｉ−領域に高濃度の少数キャリアを注入しなければならないことと関係している。これは、２つの問題を引き起こす。第１に、ダイオードがターンオンするとき、そのダイオードは、少数キャリアがｉ−領域に注入されるまで非常に高い抵抗を持つ。したがって、ターンオンする間、抵抗性の領域を高い電流が流れ、それは、ダイオードに大きな電圧降下を引き起こす。
【０００５】
第２に、ターンオフする間に、ｉ−領域に蓄積されていた少数キャリア電荷が、除去されなければならない。これは、かなりの時間と、負の電圧オーバーシュートを伴う大きな逆方向電流を必要とする。ダイオードないし整流器のスイッチング速度が上昇するにつれて、これらの効果は、より有害になる。特に、逆方向回復時間を減少させることは、有益である。
【０００６】
ｉ−領域のキャリア寿命が減少すると、より速い逆方向の回復を得ることができることが知られている。したがって、逆方向の回復を促進する一般的なアプローチは、ｉ−領域に金または白金の再結合中心を含ませることである。これは、金または白金の「キリング」として知られており、逆方向の回復時間をかなり改善させることが見出されている。
【０００７】
あいにく、少数キャリアの寿命は、金や白金のような深い再結合中心によって制御すると、温度上昇につれて急速に増加するので、金あるいは白金をキラーとしたダイオードは、それらのスイッチング挙動に高い温依存性を受ける。さらに、金あるいは白金を高ドープされたｉ−領域におけるキャリア分布は、ｉ−領域の厚さ方向に一定でない。これは、キャリア寿命が短いために、再結合によって、ｉ−領域の中央におけるキャリア密度が減少するためである。ｉ−領域の端部における相対的に高いキャリア密度が、零まで下がるのには、中央領域よりも長い時間を要し、したがって、ブロッキング電圧の印加中に突然に空乏して、急速な電流減衰を起こし、スナップオフとリンギングに導くから、このＵ形状のキャリア分布は、ソフトではない（オーバーシュートを起こす）回復に導き、リンギングを発生させる。
【０００８】
したがって、高速スイッチング・ハイパワー応用のために、Ｐ−ｉ−Ｎダイオード構造の性能の向上が必要である。
【０００９】
【課題を解決するための手段】
本発明によれば、第１の導電型の第１のドープ領域と、前記第１の領域のドーパント濃度よりも低いドーパント濃度でドープされた、前記第１の導電型の中間ドリフト領域と、前記第１の導電型と逆の導電型の第２のドープ領域であって、前記第１のドープ領域との間に前記中間ドリフト領域をサンドイッチしながら、前記中間領域および前記第１の領域とともにバイポーラダイオード構造を形成している第２のドープ領域と、逆方向バイアスにおいて前記中間ドリフト領域を空乏させるための複数のフィールド電極であって、前記半導体ダイオードの横方向に沿って延在し、かつ、前記第２の領域および前記中間領域を貫いて延在する、複数の互いに近接した絶縁トレンチ内に配置されている複数のフィールド電極と、を有する半導体ダイオードが提供される。
【００１０】
以下に、より詳細に説明されるように、本構造の使用は、回復時間を相当に改善することを可能にする。
【００１１】
中間ドリフト領域に対する、ある与えられたドーパント濃度において、フィールド電極の使用は、逆バイアスの下で、それを使用しなかったときに得られるであろう場合よりも絶縁破壊電圧を増加させる。この状況においては、トレンチのまわり、および、バイポーラダイオードの互いに逆の導電型の領域間の空乏層が、中間領域全体を空乏させるほどに拡がるからである。順バイアスの下では、空乏層は後退して、ダイオード構造を通して導電が可能になる。
【００１２】
しかしながら、本発明による構造の使用は、与えられた必要とされるブロッキング電圧において、中間ドリフト領域の通常のドーピングよりも高いドーピングを可能にするということが、さらに重要である。そのドーピングは、中間ドリフト領域に注入される少数キャリア密度と同程度の大きさであってもよい。したがって、中間ドリフト領域は、１０１５ ｃｍ−３〜１０１７ ｃｍ−３のドーパント濃度を持ってもよい。
【００１３】
電流を運ぶのに要する電荷の多くが、少数キャリア注入によるよりもむしろ、中間ドリフト領域内のドーパント原子から得られるので、中間ドリフト領域への、より高いドーピングの使用は、順方向導電の間のドリフト領域内の電荷蓄積を減少させる。したがって、与えられた電流に対して必要とされる注入電荷のレベルが、減少する。これは、金や白金のドーピングのようなライフタイムキラー中心を必要とすることなく、逆方向回復の速度を大きく増加させる。したがって、そのようなドーピングに伴うスイッチング特性のソフトでない回復および高い温度依存性といった欠点を軽減あるいは排除することができる。
【００１４】
さらに、より高いドーピングの使用は、ターンオンの間の過渡的な電圧降下を低くする。ターンオンの間に、通常、従来のｐ−ｉ−ｎダイオードでは、注入された電荷の分布が、中間領域に、すぐに完全には確立されないから、定常状態におけるよりも大きな電圧降下が存在する。本発明によって可能とされる、より高いドーピングレベルは、プレモジュレーションレジスタンスを小さくでき、そして、電圧オーバーシュートを減少できる。この効果は、逆方向回復時間の減少にも付加される。したがって、本発明は、ターンオンの間とターンオフの間との両方において、利点を有する結果を生み出すことができる。
【００１５】
回復時間の改善の大きさは、トレンチ間の距離のような、いくつかの要因に応じて変化する。
【００１６】
トレンチ同士が、より密に近接すればするほど、改善は、より大きくなるであろうが、トレードオフとして、より多くのシリコン資源が、トレンチのために用いられることになる。
【００１７】
従って、当業者であれば、トレンチ間の距離を、あまりにも多くのエリアを犠牲にすることなく、回復時間に利益を与えるに十分なほど密に近接させるように選択するであろう。一般に、トレンチは、１０μｍ以下の間隔である。
【００１８】
中間ドリフト領域には、何らのライフタイムキラーもなくてもよい。そうでなければ、従来技術によるダイオードに比して減少した密度のライフタイムキラーがあってもよい。このようにすれば、ダイオード特性の温度依存性が減少できる。
【００１９】
フィールド領域の同様の構造は、例えば米国特許４，６４６，１１５（我々のリファレンス： ＰＨＢ３３０４７）に記述されているように、ショットキーダイオード構造で用いられている。そのドキュメントに記述されている構造では、フィールドりリーフ領域が、主接合の絶縁破壊電圧を、フィールドりリーフ領域なしで可能であろうよりも高い値に改善するために設けられている。これは、また翻って、特定のショットキー絶縁破壊電圧に対しては、通常可能であるよりも高くドープした（また恐らく、より薄い）エピ層の使用を可能にする。ユニポーラデバイスでは、エピ層のドーピングおよび厚さは、オン状態電圧降下に大きな影響を持ち、したがって、それを減少させることが可能なので、これはユニポーラデバイスに、特に有益である。当業者には理解されるように、与えられたブロッキング電圧に対して通常可能であるよりも高いドーピングレベルを用いることができることは、バイポーラ、即ち、ｐ−ｎダイオードのオン状態電圧降下には、ほとんど影響を持たない。したがって、ショットキーデバイスで得られるフィールド領域の利点のほとんど、あるいは、どれもが、バイポーラデバイスでは得られず、したがって、フィールドリリーフ領域は、発明者の知っている限り、バイポーラダイオード構造で用いられたことはない。
【００２０】
本発明によるｐ−ｎダイオードにおいて、第２のドープ領域および中間ドリフト領域は、基板上に堆積されたエピタキシャル層（エピ層とも名付けられる）として形成されてもよい。第１のドープ領域は、同様に、エピ層であってもよく、そうでなければ、ドープした基板によって構成されてもよい。トレンチは、第１のドープ領域内まで延在するのが望ましい。
【００２１】
トレンチのフィールド電極は、第２のドープ領域と同じ導電型にドープされた多結晶シリコン（ポリシリコンとも名付けられる）であってもよい。
【００２２】
第１のドープ領域は、高度にドープしたｎ＋層であってもよく、中間ドリフト領域は、ｎ層であってもよく、また、第２のドープ領域は、ｐ層であってもよい。
【００２３】
フィールド電極は、ドープトポリシリコンのような、任意の適切な導電体であってもよい。
【００２４】
絶縁トレンチおよびフィールド電極は、半導体素子の表面に沿って延在する格子を形成していてもよい。
【００２５】
上面メタライゼーションが、フィールド電極および第２のドープ領域とコンタクトをとるために、半導体ダイオードの表面に延在して設けられてもよい。背面コンタクトメタライゼーションが、第１のドープ領域との電気的接続を設けるために、半導体ダイオードの上面メタライゼーションと反対の表面上に配置されてもよい。
【００２６】
実施例において、前記第１のドープ領域および前記中間ドリフト領域が、第１の半導体材料で形成されてもよく、前記第２のドープ領域が、前記第１の半導体材料よりも低いバンドギャップを持つ第２の半導体材料で形成された薄い領域であってもよい。前記第１の半導体材料と前記第２の半導体材料との格子不整合、および、前記薄い第２の領域の厚さが、機械的応力のレベルがミスフィット転位を形成するレベル以下にとどまるように選択されてもよい。そのような構造を用いることによって、中間ドリフト領域に要求されるドーピングを、与えられたブロッキング電圧において、そのような構造でない場合より高くすることができ、それは、また、上に説明したように、ダイオードの特性を改善することができる。
【００２７】
過剰なミスフィット転位を避けるために、前記薄い第２の領域の厚さと、前記第１の半導体材料と前記第２の半導体材料との格子定数の相対差との積が、３０ ｎｍ％を超えないことが望ましい。
【００２８】
【発明の実施の形態】
【００２９】
本発明の特定の実施例が、付随する図面を参照して、純粋に例として、以下に記述される。
【００３０】
本発明の特定の１実施例によるｐ−ｎ半導体整流器ダイオードが、ｎ＋単結晶シリコン基板１の上に形成されている。この基板の上面上に、１ｘ１０１５〜１ｘ１０１７ ｃｍ−３にドープされた、５ μｍ〜４０ μｍ厚のｎ型シリコンエピ層３が、成長している。ｎ−エピ層３の上面上には、ｐ型シリコンエピ層５が、成長している。図１ａに示す構造が、この段階で生じる。
【００３１】
次に、１０ μｍ以下の間隔で密に近接し合った複数のトレンチ７が、ｐ−エピ層５およびｎ−エピ層３を貫いて、また、好ましくは基板内部まで、エッチングによって形成される。それらは、公知のように、フォトレジストをパターニングし、次いで、トレンチをドライエッチングによって形成することによって形成される。図２は、トレンチ７の配置の上面図を示している。見られるように、トレンチ７は、半導体基板１およびエピ層３， ５を、複数のメサ６に分割する。
【００３２】
トレンチ７は、最終的に完成したダイオードが逆バイアスされたときに、中間領域３の全体が空乏化するように、互いに密に、一般に１０ μｍ以下の間隔で、配置される。
【００３３】
次に、絶縁用の酸化物層１１を、トレンチ７の内部に成長させる。その結果として生じた構造が、図１ｂに示されている。
【００３４】
その後、ポリシリコン１３を、低圧化学気相成長法（ＬＰＣＶＤ）を用いて、トレンチ７を埋めるように堆積する。ポリシリコンは、既にドープした状態で堆積してもよいし、あるいは、堆積の後にドープしてもよい。その結果として生じた構造が、図１ｃに示されている。
【００３５】
その後、ドライエッチングが、ポリシリコン１３を平坦化し、トレンチの上面までエッチバックするために使用される。残ったポリシリコン１３は、複数のフィールド電極１４を形成する。その後、コンタクトとして働く金属層１５が、ポリシリコン１３の上面上およびｐ型エピ層５の上面上に堆積される。同様に、コンタクトメタライゼーション２３が、基板１の背面につけられる。
【００３６】
整流器としてのダイオードの動作を、ここで、図３を参照して記述する。領域１， ３， ５は、図面の明瞭のために、図３ではハッチングを施されていない。
【００３７】
ダイオードが順バイアスされると、キャリアが、領域５および１から中間領域３に注入され、キャリア密度が、ドーパント濃度１２よりも大きくなる。従来のＰ−ｉ−Ｎダイオードに比して、より高い中間領域３のドーピング１２は、導電中、中間領域３のキャリアが、ドーパント原子のイオン化と注入との両方から、変化できるが典型的には同程度の大きさの割合で、得られるという結果をもたらす。例えば、注入電荷密度は、１０１７ｃｍ−３であってもよい。
【００３８】
ダイオードが逆バイアスされると、空乏領域が、ｐ−ｎ接合１７から、また、トレンチ７から、中間領域３を貫いて高ドープの基板１内の境界２１まで延びる。これは、トレンチ７が、互いに十分に近接しているから、起こる。フィールドリリーフ（電界軽減）電極１４の存在によってトレンチ７から空乏領域が延びるために、与えられたブロッキング電圧において、中間領域３に対して、フィールドリリーフ電極１４がない場合に可能であるよりも高いドーピング１２を用いることができる。そうすると、この、より高いドーピング１２は、与えられた電流密度に対して要求される少数キャリア注入のレベルを減少させ、それはまた、ターンオフの間の回復時間を減少させる。回復時間を減少させるこの方法は、従来の金あるいは白金によるキリングより優れている。
【００３９】
したがって、中間ドリフト領域３に対してこのより高いドーピング１２を持つことによって、電流を運ぶのに要する電荷の多くが、今や、領域３内のドーパント原子から（領域５からの少数キャリア注入によるよりもむしろ）得られるので、順方向導電の間のドリフト領域３内の電荷蓄積が、減少する。したがって、与えられた電流に対して必要とされる注入電荷のレベルが、減少する。その結果、逆方向回復の速度が、金や白金のドーピングのようなライフタイムキラー中心を必要とすることなく、大きく増加する。したがって、金や白金のドーピングに伴うスイッチング特性のソフトでない回復および高い温度依存性といった欠点を回避することができる。
【００４０】
さらに、領域３に対する、より高いドーピング１２の使用は、ターンオンの間の過渡的な電圧降下を低くする。ターンオンの間に、通常、従来のｐ−ｉ−ｎダイオードでは、定常状態におけるよりも大きな電圧降下が存在する。これは、注入された電荷の分布が、中間領域に、すぐに完全には確立されないからである。領域３に対して本発明によって可能とされる、より高いドーピングレベル１２は、領域３に、生来的に、より多くの荷電キャリアを供給し、したがって、プレモジュレーションレジスタンスを低くすることができ、そして、電圧オーバーシュートを減少させることができる。この効果は、逆方向回復時間の減少にも付加される。
【００４１】
したがって、本発明は、ターンオンの間とターンオフの間との両方において、有利な結果を生み出すことができる。
【００４２】
本発明は、広範囲の電圧（例えば、１００Ｖ〜６００Ｖ）を扱う整流器への応用が可能である。記述されているダイオードは、２００Ｖ〜３００Ｖ周辺の電圧を扱う整流器に特に有用である。
【００４３】
図４を参照すると、本発明の別の１実施例において、第１の実施例のｐ型シリコンエピ層５が、より低いバンドギャップを持った異なる半導体材料４１の薄層に替えられている。特定の例において、約２０重量％のゲルマニウムを持つ薄い（２０ｎｍ厚）シリコンゲルマニウム層４１が、用いられる。もちろん、代替実施例では、２０％までの範囲の種々のゲルマニウム量を用いることができる。薄いシリコンゲルマニウム層の厚さは、その薄いシリコンゲルマニウム層と、シリコン中間層３およびシリコン基板１との格子定数差と組み合わせたときの厚さが、ミスフィット転位を生成しないように、選択される。ＳｉＧｅでは、これは、薄いＳｉＧｅ層４１の厚さと、Ｓｉの格子定数からの第２のＳｉＧｅ半導体材料の格子定数のずれとの積が、３０ｎｍ％を超えないことを厳守することによって、なすことができる。
【００４４】
図１によるダイオードでは、ダイオードがターンオンするときにダイオードを通して流れる電流の多くは、ｐ型シリコンエピ層５からｎ型シリコンエピ層３に注入される正孔による正孔電流である。中間エピ層３のドーピングが、ｐ型エピ層５のドーピングより一般に小さいので、中間エピ層３からｐ型エピ層５に注入される電子電流の寄与は、一般に、かなり小さい。注入された正孔は、ある時間の間、中間層３に残留するが、デバイスがターンオフするときには、消滅する必要がある。これらの正孔の消滅は、それ相当の時間を取る。
【００４５】
図４の配置では、異なる半導体材料の薄層４１の使用が、正孔電流と電子電流との比率を変える。図１の構造と比較すると、流れる電流の、より大きな部分が、ｎ型中間層３からｐ型ＳｉＧｅ層に注入される電子電流によって運ばれる。ｐ型ＳｉＧｅ層から中間層に注入される正孔の数は、したがって、同一のオン状態電流において、より低くなる。中間層に注入される正孔の数が減少すると、その層に存在する正孔の数が、減少し、したがって、また、デバイスがターンオフするにかかる時間が、減少する。
【００４６】
図４の構造は、図１の構造より高いブロッキング電圧（例えば、２００−３００Ｖではなく約６００Ｖ）を持つダイオードに、特に適している。しかしながら、薄いシリコンゲルマニウム層の使用は、ある特定のブロッキング電圧のダイオードに限定されることなく、望みの任意の電圧のダイオードに用いることができる。
【００４７】
薄いシリコンゲルマニウム層の使用は、フィールドリリーフ構造を備えていない従来のバイポーラダイオードという状況では、ＷＯ９９／５３５５３（我々のリファレンス： ＰＨＮ１６８４８）に以前に記述されている。しかしながら、６００Ｖのブロッキング電圧に達するために、ＷＯ９９／５３５５３は、順方向動作中に中間層中の正孔濃度を減少させるために、ライフタイムキラーとしても知られている再結合中心を、中間層に加える必要があるかもしれないことを示唆している。これは、製造に困難さを生み出し、また、ダイオードのターンオフ中に、リンギングおよび他の望ましくない性質を生み出す。本発明によるアプローチは、ライフタイムキラーを用いることなく、あるいは、本発明によらなければ必要とされるであろうよりも低いライフタイムキラー濃度で、合理的なブロッキング電圧（例えば、６００Ｖ）を達成することを可能にする。
【００４８】
当業者には認識されるように、本発明は、記述した実施例に限定されない。特に、記述した実施例は、ｎ＋型基板１上のｎ型中間層３を使用しているが、さらに、ｐ型あるいはｎ型のいずれかの基板１上にｐ型あるいはｎ型のいずれかの中間層３を用いた発明も可能である。シリコン以外の半導体材料が、基板１および層２， ３に対して用いられてもよい（例えば、シリコンカーバイド）。その際、種々の異なるドーピングが、用いられてもよい。
【００４９】
さらに、特定の実施例において、トレンチ７を埋める材料１３は、ドープトポリシリコンであったが、当業者には実感できるように、任意の他の適切な導電体が、用いられてもよい。
【００５０】
酸化物層１１は、成長によらずに堆積によってもよいし、さらには、窒化物層あるいは窒化酸化物層のような他の適切な絶縁体層と替えることさえできる。
【００５１】
第１のドープ層１は、半導体基板上に形成されたエピ層であってもよい。
【００５２】
上面メタライゼーション１５は、アルミニウム、ドープトポリシリコン、あるいは、他の金属あるいは半導体のような任意の適切な導電材料であってよい。
【図面の簡単な説明】
【図１】本発明によるダイオードの製造プロセス工程を示す。
【図２】図１の実施例の上面図である。
【図３】使用中（電圧印加時）の図１のデバイスの一部の断面図である。
【図４】本発明によるダイオードの第２の実施例の断面図である。
【符号の説明】
１  第１のドープ領域（基板）
３  中間ドリフト領域
５  第２のドープ領域
６  メサ
７  トレンチ
１１  酸化物層
１３  ポリシリコン
１４  フィールドリリーフ電極
１５  上面メタライゼーション
１７  ｐ−ｎ接合
２３  コンタクトメタライゼーション
４１  異なる半導体材料層
【図１】
2004519100.tif 000003
【図２】
2004519100.tif 000004
【図３】
2004519100.tif 000005
【図４】
2004519100.tif 000006
【国際公開パンフレット】
2004519100.tif 000007
2004519100.tif 000008
2004519100.tif 000009
2004519100.tif 000010
2004519100.tif 000011
2004519100.tif 000012
2004519100.tif 000013
2004519100.tif 000014
2004519100.tif 000015
2004519100.tif 000016
2004519100.tif 000017
2004519100.tif 000018
2004519100.tif 000019
2004519100.tif 000020
2004519100.tif 000021
【国際調査報告】
2004519100.tif 000022
2004519100.tif 000023
2004519100.tif 000024