(57)【要約】本発明は、離散変換算出装置（ＦＦＴＰ）に関する。装置は、第１処理の間に用いられる変換の数に応じて第１及び第２メモリ（ＲＡＭ１及びＲＡＭ２）を構成するコントロール手段（ＣＮＴＲＬ）を有している。装置は、いくつかのフーリエ変換を並列に行うことを許容する復調器に、特に、適用される。
2004532464.tif 000002
【特許請求の範囲】
【請求項１】
離散変換を算出する装置であって、
サンプルを格納する第１メモリと、中間算出結果を記録する第２メモリとを有し、
第１処理の間、用いられた複数の離散変換の関数として、前記第１及び第２メモリを構成可能な、コントロール手段を備え、
前記変換は、適宜、可変サイズであることを特徴とする算出装置。
【請求項２】
前記コントロール手段は、１つのタイプの変換の計算における、他のタイプの変換に対する、優先度を決定可能である、ことを特徴とする請求項１に記載の算出装置。
【請求項３】
前記第１処理は復調処理である、ことを特徴とする請求項１に記載の算出装置。
【請求項４】
サンプルを第１メモリに格納し、中間算出結果を第２メモリに記録可能な、離散変換算出方法であって、
第１処理の間、用いられた複数の離散変換の関数として、前記第１及び第２メモリを構成するステップを含んでおり、
前記変換は、適宜、可変サイズであることを特徴とする算出方法。
【請求項５】
１つのタイプの変換の計算における、他のタイプの変換に対する、優先度を決定する追加ステップを含んでいる、ことを特徴とする請求項６に記載の算出方法。
【請求項６】
前記第１処理は復調処理である、ことを特徴とする請求項６に記載の算出方法。
【請求項７】
請求項１乃至請求項３のいずれかに記載の離散変換を算出するための装置を備えるレシーバであって、
アナログ信号を受信し、前記算出装置により、前記信号に第１処理を行うことの可能なレシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルを格納する第１メモリと、中間算出結果を記録する第２メモリとを有し、離散変換を算出するための装置に関する。本発明は、また、前記装置に適用される算出方法に関する。
【０００２】
本発明は、特に、地上波信号通信（terrestrial signal transmissions）の間のチャネル復調に、きわだった適用を見出す。
【背景技術】
【０００３】
１９９９年１１月４日に、IEEE Transactions on Consumer Electronicsにより発行された、文献”Efficient FFT and Equalizer Implementation for OFDM Receivers”のVol. 45の１１０４〜１１０７ページには、離散変換、ここでは、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）レシーバのフーリエ変換を、計算するための装置が記述されている。前記レシーバが信号を受信した場合、レシーバは、第１メモリに信号を、サンプルのパケットの形式で受信する。パケットは、標準的な用い方によれば、可変サイズである。ＯＦＤＭレシーバを用いるＥＴＳＩ（European Telecommunications Standard Institute）により公表されたＤＶＢ−Ｔ（Digital Video Broadcasting Terrestrial：地上波デジタルビデオ放送）基準においては、パケットサイズは２又は８キロサンプルである。レシーバは、パケット内の受信したサンプルについて、フーリエ変換を計算するための算出装置を、含んでいる。中間結果は、第２メモリに記録される。装置は、パケットのサンプルのセットを受信するのを待ち、中間結果を用いてフーリエ変換計算を終了し、新しいパケット内のサンプルの計算を再び開始する。
【０００４】
この技術の態様では、一時に、１つだけのフーリエ変換を計算することを可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このため、本発明により解決すべき１つの技術的課題は、サンプルを格納する第１メモリと中間算出結果を記録する第２メモリとを有する離散変換算出装置を提供することであり、また、いくつかの離散変換を並列に計算することを可能にする関連する算出方法を提供することである。
【課題を解決するための手段】
【０００６】
提起した技術的問題の１つの解決策は、本発明の第１の目的によれば、算出装置は、第１処理の間、用いられた複数の離散変換に応じて、第１及び第２メモリを構成可能にするコントロール手段を備えており、前記変換は、適宜、可変サイズである。
【０００７】
本発明の第２の目的によれば、この解決策は、第１処理の間、用いられた複数の離散変換に応じて、第１及び第２メモリを構成可能にするステップを備える算出方法であり、前記変換は、適宜、可変サイズである。
【０００８】
したがって、後述するように、この構成は、第１処理の間、用いられた離散変換の数に応じて、メモリをいくつかのエリアに分割することにより、並列にいくつかの変換算出を行うことを可能にする。
【発明を実施するための最良の形態】
【０００９】
図面に示された実施形態の例を参照して、本発明をさらに説明するが、本発明はこれらに限定されない。
【００１０】
発明の本開示は、地上波テレビジョンの分野で用いられるレシーバの離散変換、ここではフーリエ変換、を計算するための装置の一例に関する。
【００１１】
チャネル（図示せず）での信号送信の分野、特に地上波テレビジョンの分野では、送信機およびレシーバが用いられている。送信機は、デジタル信号をアナログ信号に変換する信号変調を行い、前記信号を、チャネルを通して送信する。チャネルからの出力において、信号は、アナログ信号をデジタル信号に変換する信号復調を行う、レシーバによって受信される。送信時にはエラー修正コーディングが行われ、それに続く受信時に、前記チャネルへの干渉によってもたらされるエラーの修正を可能にする。
【００１２】
ＤＶＢ−Ｔ基準の場合は、ヨーロッパにおけるＯＦＤＭ技術など、さまざまな技術が、第1復調処理の間に使用される。この技術は、高速フーリエ変換計算を使用する。高速フーリエ変換には、いくつかのタイプがある。直接フーリエ変換ＦＦＴ、および、逆フーリエ変換ＩＦＦＴである。
【００１３】
略語ＦＦＴは、用語“直接高速フーリエ変換(direct fast Fourier transform)”を示す記述を想起させるために用いられ、また、ＩＦＦＴは、用語“逆高速フーリエ変換(inverse fast Fourier transform)”を示すために用いられる。当然ながら、本発明は、これらのタイプのフーリエ変換に限定されない。
【００１４】
この技術では、復調処理の間に、２つのタイプの変換が用いられる。直接変換ＦＦＴは、厳密に言いえば、変調に用いられ、逆変換ＩＦＦＴは、特に、送信機との、時間と周波数の同期のために使用される。注目すべきは、直接変換ＦＦＴは、送信機内で行われる変調の間に用いられる、変換ＩＦＦＴの逆変換に対応し、後者の変換ＩＦＦＴは、例えば、ＯＦＤＭなどの変調の間に使用される唯一のＩＦＦＴであることである。
【００１５】
図１は、ＤＶＢ−Ｔ基準に基づいたＯＦＤＭ技術における、フーリエ変換の処理を示す図である。
【００１６】
デジタル信号を受信する間、レシーバは、この信号を、サンプルｘｉ(ｉ≧０)のパケットＰｊ(ｊ＞０)の形式で受信する。サンプルは、ＤＶＢ−Ｔ基準に基づいたＯＦＤＭレシーバのために、２または８キロサンプルのサイズのパケットＰｊで受信する。パケットＰｊは、レシーバによって復調される。復調では、図１に示すように、２つの変換、ＦＦＴおよびＩＦＦＴを使用する。しかしながら、ＦＦＴおよびＩＦＦＴを用いたこれら２つの変換の、いくつかの計算が行われる。本明細書において、用語“使用した”と、“計算した”の区別には、注意が必要である。ＦＦＴの計算は、パケットＰｊのすべてのサンプルｘｉについて行われるが、ＩＦＦＴの計算は、いくつかのＦＦＴ計算から出される結果サンプルＸｉについて、例えば、４つの結果サンプルから１つを取ることにより、行われる。また、ＩＦＦＴの計算は、ＦＦＴ計算よりも低い周波数で行われる。
【００１７】
復調は、フーリエ変換算出装置ＦＦＴＰによって行われる。算出装置ＦＦＴＰを、図２に表わす。算出装置ＦＦＴＰは、第１メモリＲＡＭ１と、算出ユニットＵＮＩＴ、第２メモリＲＡＭ２、およびコントロール手段ＣＮＴＲＬとを有する。算出装置ＦＦＴＰは、また、フーリエ変換係数を含む、表ＴＣを有する。第１メモリＲＡＭ１および第２メモリＲＡＭ２は、揮発性があり書き換え可能であることが好ましい。
【００１８】
初期化ステップＩＮＩＴでは、コントロール手段ＣＮＴＲＬが、第１メモリＲＡＭ１および第２メモリＲＡＭ２を構成し、それぞれ、パケットのサンプルｘｉと、中間フーリエ変換計算結果とを受信する。
【００１９】
この構成は、復調処理の間に使用されるフーリエ変換の数に応じて行われ、変換は、適宜、可変サイズであり、ここでは、２または８キロサンプルである。開示例では、２つの変換が使用される。このため、第１メモリＲＡＭ１および第２メモリＲＡＭ２は、それぞれ２つのメモリエリア、Ｒ１１、Ｒ１２、および、Ｒ２１、Ｒ２２に分割される。第１メモリＲＡＭ１の第１メモリエリアＲ１１は、ＦＦＴが計算されるサンプルｘｉを格納し、一方、第２メモリエリアＲ１２は、ＩＦＦＴが計算される結果サンプルを格納する。優先的に、第１メモリＲＡＭ１の第１メモリエリアＲ１１のサイズは、計算されるＦＦＴの最大サイズと同等、すなわち（下記に詳述するように、オーバーラップがない場合）、ここでは８キロサンプルである。第２メモリＲＡＭ２の第１メモリエリアＲ２１は、ＦＦＴの中間結果を格納し、一方、第２メモリエリアＲ２２は、ＩＦＦＴの中間結果を格納する。当然ながら、単一の変換が使用される場合は、このようなメモリエリアの分割は不要である。注目すべきは、レシーバでの変換のサイズは、送信機により、受信条件に従って決定されることである。このため、このサイズは変更可能である。例えば、チャネルへの干渉により受信障害が生じる場合は、２キロサンプルのサイズは、８キロサンプルに変更することができる。しかしながら、一般的には、変換のサイズは、一定の長さの時間に亘って安定した状態を保つ。
【００２０】
この同一の初期化ステップＩＮＩＴの間に、コントロール手段ＣＮＴＲＬは、他のタイプの変換と比較した、１つのタイプの変換を計算する優先度を、用いられる変換のタイプの関数として、優先的に決定する。優先的に、ＦＦＴは、ＩＦＦＴに対して優先度を持つ。
【００２１】
注目すべきは、表ＴＣは、用いられる変換の計算に必要な、係数Ｗを含むことである。この係数は、サイン／コサイン値である。変換は、いくつかの共通する係数を有する。ＩＦＦＴは、対応する同一サイズのＦＦＴと同じだけの係数を、必要とする。例えば、サイズが８キロサンプルのＦＦＴ変換は、すべての係数を使用し、サイズが２キロサンプルのＦＦＴ変換は、４分の１の係数を使用し、８キロサンプルのＩＦＦＴ変換は、すべての係数を、８キロサンプルのＦＦＴなどの順番以外の順番で使用する。従って、開示例では、係数の表ＴＣは、最大サイズの変換の係数、すなわち、ここでは８キロサンプルを優先的に含む。変換の係数が知られた、係数の表ＴＣは、第３の不揮発性で書き換え不可のＲＯＭメモリ（図示せず）に優先的に含まれる。注目すべきは、他の実施形態では、第３ＲＯＭメモリの４分の１の最初の部分のみを使用し、当業者に周知の反転の符号を使用して、他の４分の３の部分をエミュレートすることが可能なことである。
【００２２】
当然ながら、他の実施形態において、係数の表ＴＣを、初期化ステップの間に、コントロール手段ＣＮＴＲＬによって構成することが可能である。この場合、表は、第３の不揮発性で書き換え可能なＥＥＰＲＯＭメモリに含まれる。
【００２３】
ＦＦＴは、フロー図に従って計算される。フロー図は、係数ＷＮｎ、Ｎ≧２、ｎ≧０を含む。最終結果Ｘｉは、サンプルｘｉおよび係数ＷＮｎから計算される。前記係数ＷＮｎは、係数の表ＴＣによって得られる。ＩＦＦＴの計算も、同一の原理に基づく。
【００２４】
前記計算を行うには、当業者に周知のさまざまなアルゴリズム、例えば、Cooley-Tukeyアルゴリズムを使用することができる。このアルゴリズムは、基底２または基数２への還元アルゴリズムとも呼ばれる。このアルゴリズムは、２のベキ乗である多数のサンプルｘｉを必要とする。このアルゴリズムに従って、アルゴリズムの基数およびパケットのサイズ、レイヤＣの概念が定義される。例えば、サイズが８キロサンプルで基数が２のパケットでは、８１９２＝２１３が得られ、これは１３の基数と２つのレイヤとなる。基数４には、６つの基数と４つのレイヤおよび１つの基数と２つのレイヤがある。図３は、８つのサンプルｘ０〜ｘ７に対する、Cooley-Tukeyアルゴリズムに従った、ＦＦＴ計算の第１実施形態のフロー図を表わす。
【００２５】
レイヤＣは、前記図の縦列に対応する。これにより、次の等式（１）が得られる。
【００２６】
Ｘ０＝ｘ０＋ｘ４Ｗ２０＋Ｗ４０（ｘ２＋ｘ６Ｗ２０）＋Ｗ８０［ｘ１＋ｘ５Ｗ２０＋Ｗ４０（ｘ３＋ｘ７Ｗ２０）］，
Ｘ１＝ｘ０−ｘ４Ｗ２０＋Ｗ４１（ｘ２−ｘ６Ｗ２０）＋Ｗ８１［ｘ１−ｘ５Ｗ２０＋Ｗ４１（ｘ３−ｘ７Ｗ２０）］，
Ｘ２＝ｘ０＋ｘ４Ｗ２０−Ｗ４０（ｘ２＋ｘ６Ｗ２０）＋Ｗ８２［ｘ１＋ｘ５Ｗ２０−Ｗ４０（ｘ３＋ｘ７Ｗ２０）］，
Ｘ３＝ｘ０−ｘ４Ｗ２０−Ｗ４１（ｘ２−ｘ６Ｗ２０）＋Ｗ８３［ｘ１−ｘ５Ｗ２０−Ｗ４１（ｘ３−ｘ７Ｗ２０）］，
Ｘ４＝ｘ０＋ｘ４Ｗ２０＋Ｗ４０（ｘ２＋ｘ６Ｗ２０）−Ｗ８０［ｘ１＋ｘ５Ｗ２０＋Ｗ４０（ｘ３＋ｘ７Ｗ２０）］，
Ｘ５＝ｘ０−ｘ４Ｗ２０＋Ｗ４１（ｘ２−ｘ６Ｗ２０）−Ｗ８１［ｘ１−ｘ５Ｗ２０＋Ｗ４１（ｘ３−ｘ７Ｗ２０）］，
Ｘ６＝ｘ０＋ｘ４Ｗ２０−Ｗ４０（ｘ２＋ｘ６Ｗ２０）−Ｗ８２［ｘ１＋ｘ５Ｗ２０−Ｗ４０（ｘ３＋ｘ７Ｗ２０）］，
Ｘ７＝ｘ０−ｘ４Ｗ２０−Ｗ４１（ｘ２−ｘ６Ｗ２０）−Ｗ８３［ｘ１−ｘ５Ｗ２０−Ｗ４１（ｘ３−ｘ７Ｗ２０）］．
等式（１）は、図４に示すいわゆる“バタフライ”演算に分割される。第１レイヤＣ１は、係数Ｗ２０および受信したサンプルｘ０〜ｘ７のみを使用する“バタフライ”演算で構成される。当然ながら、基数、用いられるアルゴリズムおよび算出ユニットＵＮＩＴ内のプロセッサの数に応じて、等式（１）は変化し、従って、レイヤの構成も変化する。
【００２７】
算出装置ＦＦＴＰは、サンプルｘｉのパケットＰｊを受信すると、ＦＦＴまたはＩＦＦＴを計算する。サンプルは、周波数Ｆｘで受信される。サンプルｘｉの処理は、以下のように行われる。
【００２８】
第１ステップＡ）では、図２の例によると、算出装置ＦＦＴは、第１パケットＰ１（図示せず）から来るサンプルｘ０、ｘ１、ｘ２、ｘ３、．．．、ｘｉを受信する。コントロール手段ＣＮＴＲＬは、各サンプルｘｉの受信と同時に、パケット識別信号Ｓ＿ＩＤＰｉを受信する。前記信号は、サンプルが属するパケットＰｊおよび前記パケットのサイズを表わす。このサイズは、また、ＦＦＴの長さとも呼ばれ、これは各パケットＰｊにおいて計算される。この例では、パケットＰ１のサイズは、８キロサンプルである。
【００２９】
注目すべきは、サンプルの各受信において、コントロール手段ＣＮＴＲＬは、用いられかつ計算される変換に応じて、受信した前記サンプルが格納される第１メモリＲＡＭ１のアドレスを決定することである。ＦＦＴが計算される場合、アドレスは第１メモリエリアＲ１１から得られ、そうでない場合は、第２メモリエリアＲ１２から得られる。サンプルｘiは、前記メモリアドレスに格納される。中間結果が格納される、第２メモリＲＡＭ２のアドレスに対しても、同じことが当てはまる。
【００３０】
注目すべきは、コントロール手段ＣＮＴＲＬは、ＦＦＴの計算を開始する前に、算出装置ＦＦＴＰがパケットＰｊのすべてのサンプルを受信するまで、待つことである。同様に、コントロール手段ＣＮＴＲＬは、用いられるアルゴリズムの基数が何であろうと、前記計算を開始する前に、算出装置ＦＦＴＰがＩＦＦＴ計算に必要なすべての結果サンプルを受信するまで待つ。第２ステップＢ）においては、算出装置ＦＦＴＰが、変換の算出に必要なすべてのサンプルを受信し、格納すると、前記装置の算出ユニットＵＮＩＴが、前記計算を実行する。注目すべきは、初期において、最初に行われる第１の計算は、ＦＦＴの計算であることである。
【００３１】
算出ユニットＵＮＩＴは、クロック周波数Ｆｃｌｋに基づいており、いくつかのプロセッサＰＲＯＣを有する。算出装置ＦＦＴＰについて、達成が望まれる性能に応じて、プロセッサＰＲＯＣの適切な数が選択される。例えば、第１の非限定的な実施形態によれば、算出ユニットＵＮＩＴは、メモリの管理を容易にするために、単一のプロセッサＰＲＯＣを有する。第２実施形態によれば、より高速な計算が望まれる場合、および／または、クロック周波数Ｆｃｌｋを低下させたい場合、および／または、より大きな計算力を得たい場合に、算出ユニットＵＮＩＴは、２つのプロセッサＰＲＯＣを有する。これは、前記計算を２つのプロセッサに分散するためである。クロック周波数Ｆｃｌｋは、一般的には、サンプルＦｘの周波数よりも大きい。単一のプロセッサＰＲＯＣのケースでは、Ｆｘ＝９．１４ＭＨｚの場合、プロセッサが２つあれば、各プロセッサに対しＦｃｌｋ＝３０ＭＨｚであり、プロセッサＰＲＯＣが１つだけであれば、Ｆｃｌｋ＝６０ＭＨｚである。サイズが８キロサンプルでのＦＦＴで、基数２のアルゴリズムの場合、４０９６の“バタフライ”演算が、各レイヤに対して行われ、これは、１３のレイヤに対して、４０９６×１３の“バタフライ”演算になる。従って、サンプルごとに、６．５の“バタフライ”演算が行われ、これは、ＦＦＴ変換計算に対して、６．５×９．１４＝５９．４１メガバタフライ／秒の演算を行うことになる。
【００３２】
ＦＦＴ計算は、例えば、図３に従って、次のように行われる。第２実施形態を、すなわち、２つのプロセッサＰＲＯＣがある例として示す。第１クロックパルスＦｃｌｋにおいて、算出ユニットＵＮＩＴは、第１レイヤＣ１の最初の２つの“バタフライ”演算を、第１係数Ｗ２０およびサンプル（ｘ０、ｘ４）と（ｘ１、ｘ５）のペアを使用して計算する。この“バタフライ”演算の間に得られた、４つの中間結果は、第２メモリＲＡＭ２の第１メモリエリアＲ２１に保存される。
【００３３】
第２クロックパルスＦｃｌｋにおいて、算出ユニットＵＮＩＴは、第１レイヤＣ１の、続く２つの“バタフライ”演算を、第１係数Ｗ２０およびサンプル（ｘ２、ｘ６）と（ｘ３、ｘ７）のペアを使用して計算する。この“バタフライ”演算の間に得られた、４つの中間結果は、第２メモリＲＡＭ２の第１メモリエリアＲ２１に保存される。
【００３４】
第３クロックパルスＦｃｌｋにおいて、算出ユニットＵＮＩＴは、第１レイヤＣ２の、最初の２つの“バタフライ”演算を、２つの係数Ｗ４０とＷ４１、および第２メモリＲＡＭ２内にある先の中間結果などを使用して、パケットＰ１のすべてのサンプルｘｉの計算が終了するまで、計算する。最終結果、Ｘ０〜Ｘ７が得られる。最終結果のいくつかは、ＩＦＦＴを計算するために、第１メモリＲＡＭ１の第２メモリエリアＲ１２に送信される。
【００３５】
当然ながら、コントロール手段ＣＮＴＲＬは、フーリエ変換のサイズとタイプに応じて、各“バタフライ”演算に対して、係数の表ＴＣ内の適切な係数ＷＮｎのアドレスを供給する。
【００３６】
第３ステップＣ）では、ＦＦＴを計算した後、算出ユニットＵＮＩＴは、第１メモリＲＡＭ１の第２メモリエリアＲ１２に格納されたサンプル、すなわち、いくつかのＦＦＴ計算から出される最終結果により、ＩＦＦＴを計算する。いくつかのＦＦＴに対して行われたものと同じタイプの計算が、実行される。
【００３７】
しかしながら、これらの計算と並列して、算出装置ＦＦＴＰは、さまざまなパケットＰｊのサンプルｘｉを、続けて受信する。ここで、ＦＦＴ計算は、ＩＦＦＴ計算と比較して、優先度を有する。従って、前記算出装置ＦＦＴＰが、第２ＦＦＴ計算を行うために、パケットＰｊのすべてのサンプルｘｉを受信すると、コントロール手段ＣＮＴＲＬは、ユニットＵＮＩＴが、現在のＩＦＦＴについて実行の過程にある“バタフライ”演算を終了するまで待ち、次に現在のＩＦＦＴの前記現在の計算に関連するコンテクストＣＴＸＴを格納し、ＩＦＦＴの前記計算に対して優先度を持つ第２ＦＦＴ計算を、行える状態にする。コンテクストＣＴＸＴは、計算された“バタフライ”演算が属するレイヤの番号、計算された“バタフライ”演算の番号、または次に計算される“バタフライ”演算の番号を、優先的に含む。コントロール手段ＣＮＴＲＬは、また、コンテクストＣＴＸＴの“バタフライ”演算に必要な、サンプルｘｉおよび係数ＷＮｎのアドレスを格納し、それぞれのアドレスを第２メモリＲＡＭ２、および係数の表ＴＣ内に位置させる。完全なＦＦＴ計算が、続いて、第２ステップＢ）に従って、ＩＦＦＴの計算よりも優先して実行される。前記計算が終了すると、ＩＦＦＴの計算が再開される。
【００３８】
注目すべきは、算出装置ＦＦＴＰが、他のＦＦＴ計算に必要なすべてのサンプルｘｉを、まだ受信していない場合、算出ユニットは、ＩＦＦＴの計算に必要なすべてのサンプルを持っていれば、待機中に前記計算を行うことができることである。従って、上述のように、ＩＦＦＴ計算は、ＦＦＴの計算が可能でない場合にのみ、実行される。
【００３９】
最終ステップＤ）では、算出装置ＦＦＴＰは、計算された結果サンプルＸｉを、当業者に周知のアルゴリズムである、Viterbi、Reed-Salomon等のアルゴリズムを使用して、等化ユニットへ送信し、チャネル内の不完全性を補正し、続いて、エラー修正ユニットへ送信する。これらユニットのチェーンの終わりには、ソースデコーダー（ビデオ用のＭＰＥＧ形式の）により使用される信号があり、例えば、テレビジョンへ送信される。注目すべきは、これらの送信と同時に、結果サンプルＸｉは、第１メモリＲＡＭ１の第２メモリエリアＲ１２においても、先に述べたように、ＩＦＦＴ計算のために送信されることである。
【００４０】
異なる実施形態によると、この装置は、また、第１メモリＲＡＭ１と第２メモリＲＡＭ２との間で、メモリの役割を交換するための、マルチプレキシング手段（図示せず）を備えており、第１メモリＲＡＭ１を、中間結果を含むメモリとし、第２メモリを、新しい演算を計算するための入力サンプルを含むメモリとすることができる。当業者に周知の、このシステム（通常、英語で“スワッピングメモリ”と呼ばれる）は、メモリスペースの節約を可能にする。
【００４１】
このように、本発明による装置は、必要に応じてサイズが異なる、いくつかのフーリエ変換計算の、並列な実行が可能になるという、第１の利点を有する。用語“並列”とは、サンプルと結果サンプルが、さまざまなメモリエリアに並列に受信され、１つの変換計算から他の計算へのスイッチが、完全な計算の終了を待つ必要なしに、行われることを意味する。
【００４２】
第２の利点は、利用される単数または複数のプロセッサの使用において、時間の無駄がない計算の管理である。
【００４３】
第３の利点は、チャネルデコーディングの間に、このような変換の計算に使用される、手段の面での縮小である。これは、本発明のコンテクストにおいては、いくつかの計算を並列に行うために、単一の算出ユニットＵＮＩＴ、単一のコントロールＣＮＴＲＬ、および単一のサンプル受信メモリＲＡＭ１を使用することによる。従来技術の前述の態様では、いくつかの計算を並列に行うことが望まれる場合、いくつかの算出ユニット、いくつかのコントローラおよびいくつかのメモリを必要とする。従って、開示される発明では、このように、用いられるシリコン面の節約を可能にする。
【００４４】
当然ながら、本発明の範囲は、いかなる場合も、記載された実施形態に限定されず、例えば、他のアルゴリズムを用いる他の実施形態にも及ぶ。
【００４５】
同様に、本発明は、ＯＦＤＭ技術に基づいた復調器以外の復調器にも、適用することができる。例えば、米国内の周波数領域で使用される、ＶＳＢ（”Vestigial Sideband Modulation”）技術に適用することができる。
【００４６】
このＶＳＢ技術も、また、周波数領域で使用される際に、フーリエ変換を使用する。これは、図５に示すように、２つのＦＦＴ（ＦＦＴ１およびＦＦＴ２）と、１つのＩＦＦＴの、３つのフーリエ変換を使用する。
【００４７】
信号を受信する際、レシーバは、サンプルｘの形式のデジタル信号を受信する。レシーバは、これらの信号を、１または２キロサンプルのパケットで受信する。変換は、サンプルのパケットから計算される。各サンプルに対し、特定の数の隣接するサンプルも使用して、いくつかの演算が行われる。このため、受信したサンプルのパケットのエッジに位置するサンプルに対して、演算の実行中に、いわゆる“エッジ効果”問題が生じる。この欠点を軽減するために、オーバーラッピング技術が利用される。一般的に、連続して受信される、２つのパケットのサンプルの間に、図６ａおよび図６ｂに示すように、パケットのサンプルの半分のオーバーラップ、またはパケットのサンプルの４分の１のオーバーラップがある。すなわち、パケット内のサンプルの半分または４分の１は、このパケットの変換の計算、および次のパケットの変換の計算に使用される。用いられる変換（ＦＦＴ１、ＦＦＴ２、およびＩＦＦＴ）は、それぞれ独立している。すなわち、オーバーラッピングは、ＦＦＴ１の変換の計算、またはＦＦＴ２の変換の計算、またはＩＦＦＴの変換の計算のみに行われる。
【００４８】
この目的のために、算出装置ＦＦＴＰは、図７に例示するように、３つのメモリエリアＲ１１、Ｒ１２、Ｒ１３を、第１メモリＲＡＭ１に有し、３つのメモリエリアＲ２１、Ｒ２２、Ｒ２３を、第２メモリＲＡＭ２に有する。一方では、第１メモリＲＡＭ１の第１メモリエリアＲ１１は、用いられる第１ＦＦＴ１の２つの変換（ＦＦＴ１ａおよびＦＦＴ１ｂ）の計算に必要とされる、受信したサンプル（ｘ１ａ、ｘ１ｒ、ｘ１ｂ）を格納し、他方では、第１メモリＲＡＭ１の第２メモリエリアＲ１２は、用いられる第２ＦＦＴ２の２つの変換（ＦＦＴ２ａおよびＦＦＴ２ｂ）の計算に必要とされる、受信した結果サンプル（Ｘ２ａ、Ｘ２ｒ、Ｘ２ｂ）を格納し、最後に、第１メモリＲＡＭ１の第３メモリエリアＲ１３は、用いられるＩＦＦＴの２つの変換（ＩＦＦＴａおよびＩＦＦＴｂ）の計算に必要とされる、受信した結果サンプル（ＸＩ１、ＸＩｒ、ＸＩ２）を格納する。従って、半分のオーバーラップに対して、ＦＦＴ１の第１計算、つまりＦＦＴ１ａは、サンプルｘ１ａとｘ１ｒを使用し、ＦＦＴ１の第２計算、つまりＦＦＴ１ｂは、サンプルｘ１ｒとｘ１ｂを使用する。第１計算ＦＦＴ１ａのサンプルの後半、つまりｘ１ｒは、第２計算ＦＦＴ１ｂに用いられる。第２計算ＦＦＴ１ｂのサンプルの後半、つまりｘ１ｂは、ＦＦＴ１の第３計算、つまりＦＦＴ１ｃ（図示せず）に用いられ、以下同様に続く。
【００４９】
これらの格納のそれぞれに対し、オーバーラッピングサンプルｘｒの複製は存在しない。これは、用いられるメモリを縮小するという利点を有する。サンプルが２キロサンプルのパケットで受信される場合、第１、第２および第３のメモリエリアであるＲ１１、Ｒ１２およびＲ１３は、１／２のオーバーラップのために３キロサンプルとなり、４キロサンプルとはならない。また、これは、用いられる各ＦＦＴに対して、各２キロサンプルの、２つのメモリエリアの管理、を回避する。コントロール手段ＣＮＴＲＬによって、どれがサンプルで、どれがオーバーラッピングサンプルｘｒであるかを、用いられる変換のサイズに応じて、また、用いられるオーバーラップに応じて、前述した識別信号Ｓ＿ＩＤＰに基づいた同一の原理によって、知ることが可能となる。この原理は、当業者には周知であるため、ここでは開示しない。注目すべきは、ＶＳＢの場合、他の変換に対して優先度を持つ変換は、計算の実行過程にある変換であり、さもなければ、前記計算の実行に必要なサンプルを、最初に受信する変換である、ということである。
【００５０】
当然ながら、本発明は、いかなる場合も、フーリエ変換に限定されず、他の離散変換、例えば、画像処理での適用に用いられる、離散コサイン変換ＤＣＴなどに拡張することができる。
【００５１】
当然ながら、本発明は、いかなる場合も、地上波テレビジョンの分野に限定されず、他の分野、特に離散変換を利用するシステムを用いる全ての分野に拡張することができる。
【００５２】
当然ながら、動詞“含む”は、特許請求の範囲に列記される他の構成要素またはステップの存在を除外するものではない。構成要素またはステップに付される冠詞“ａ”は、このような構成要素またはステップが複数で存在することを、除外するものではない。
【図面の簡単な説明】
【００５３】
【図１】図１は、本発明に係る算出装置により行われる第１処理を示す図である。
【図２】図２は、本発明に係る算出装置の構成を模式的に示している。
【図３】図３は、図２の算出装置によりもたらされる算出を示すフローチャートを示している。
【図４】図４は、図２の算出装置により行われる算出処理を表現している。
【図５】図５は、本発明に係る算出装置により行われる第２処理を表現する図である。
【図６ａ】図６ａは、図２の算出装置による第２処理の間に行われる第１算出方法を表現する図である。
【図６ｂ】図６ｂは、図２の算出装置による第２処理の間に行われる第２算出方法を表現する図である。
【図７】図７は、図２の算出装置による第２処理の間におけるメモリ構成を表現する図である。
【国際公開パンフレット】
2004532464.tif 000003
2004532464.tif 000004
2004532464.tif 000005
2004532464.tif 000006
2004532464.tif 000007
2004532464.tif 000008
2004532464.tif 000009
2004532464.tif 000010
2004532464.tif 000011
2004532464.tif 000012
2004532464.tif 000013
2004532464.tif 000014
2004532464.tif 000015
2004532464.tif 000016
2004532464.tif 000017
2004532464.tif 000018
2004532464.tif 000019
【国際調査報告】
2004532464.tif 000020
2004532464.tif 000021