(57)【要約】本発明は、第１に、整流器、負バイアスレベル設定装置、および、負バイアス抽出器を備えたバイアス回路に関するものである。整流器は、入力部および出力部を備えている。また、整流器は、その入力部に入力された交流入力信号から負整流電圧信号を、出力部において生成するために配置されている。負バイアスレベル設定装置は、整流器の出力部と連結しており、そこに生成された負整流電圧信号を規定する電流用パスを供給している。負バイアス抽出器は、その出力部と整流器の出力部に連結している入力部とを備えている。負バイアス抽出器は、整流器の出力部に生成された負整流電圧信号からほぼ一定の負バイアス信号を抽出器の出力部において生成するために配置されている。第２に、本発明は、正電圧源と負電圧源との間に連結されたバイアス出力部と、負電圧源とバイアス出力部との間に連結されたスイッチング回路とを備えたバイアス回路に関するものである。スイッチング回路は、その回路を貫通する２つまたはそれ以上の様々な電流用パスを決定し、それゆえにバイアス出力部において２つまたはそれ以上の各バイアスの状態を生み出すために配置されている。
2004510366.tif 000002
【特許請求の範囲】
【請求項１】
入力部（１８）および出力部（２０）を備え、入力部（１８）に入力される交流入力信号から、整流器の出力部（２０）において不整流電圧信号を生成するために配置された整流器（１２）と、
上記整流器の出力部（２０）と連結し、整流器の出力部（２０）に生成された負整流電圧信号を規定する電流用パスを供給する負バイアスレベル設定装置（１４）と、
出力部（２８）、および、整流器の出力部（２０）と連結した入力部（２６）を備え、整流器の出力部（２０）に生成された負整流電圧信号から、ほぼ一定の負バイアス信号を出力部（２８）から出力するために配置された負バイアス抽出器（１６）とを備えたバイアス回路（１０）。
【請求項２】
上記負バイアスレベル設定装置（１４）は、交流入力信号の正サイクルの間、電流用パスを介する電流を実質的に遮断するために配置されていることを特徴とする、請求項１に記載のバイアス回路。
【請求項３】
上記負バイアスレベル設定装置（１４）は、整流器の出力部（２０）に対して順方向電流を流すような向きに配置されているダイオード（３４）を備えていることを特徴とする、請求項１に記載のバイアス回路。
【請求項４】
上記負バイアスレベル設定装置（１４）は、さらに、第１ダイオード（３４）と直列に連結して、整流器の出力部（２０）に対して順方向電流を流すような向きに配置されている第２ダイオード（３６）を備えていることを特徴とする、請求項３に記載のバイアス回路。
【請求項５】
上記負バイアスレベル設定装置（１４）は、さらに、ダイオード（３４）と直列に連結したレジスタ（３８）を備えていることを特徴とする、請求項３に記載のバイアス回路。
【請求項６】
上記整流器は、整流器の入力部（１８）と連結し、この入力部（１８）から順方向電流を流すような向きに配置されているダイオード（３０）を備えていることを特徴とする、請求項１に記載のバイアス回路。
【請求項７】
上記整流器は、さらに、整流器の出力部（２０）と連結して、整流器の入力部（１８）に対して順方向電流を流すような向きに配置されている第２ダイオード（３２）を備えていることを特徴とする、請求項６に記載のバイアス回路。
【請求項８】
上記整流器（１２）は、整流器の入力部（１８）と連結して、この入力部（１８）から順方向電流を流すような向きに配置されている制御端子を備えたトランジスタ（４４）を備えていることを特徴とする、請求項１に記載のバイアス回路。
【請求項９】
上記負バイアス抽出器（１６）は、整流器の出力部（２０）と連結したキャパシタ（４０）を、負バイアスレベル設定装置（１４）に対して並列に備えていることを特徴とする、請求項１に記載のバイアス回路。
【請求項１０】
上記負バイアス抽出器（１６）は、さらに、整流器の出力部（２０）と抽出器の出力部（２８）との間に連結されたレジスタ（４２）を備えていることを特徴とする、請求項８に記載のバイアス回路。
【請求項１１】
上記整流器の入力部（１８）と、整流器の入力部（１８）に入力される交流入力信号のソース（２２）との間に連結されたキャパシタ（２４）を備えていることを特徴とする、請求項１に記載のバイアス回路。
【請求項１２】
入力部（１８）および出力部（２０）を備え、入力部と連結し、入力部（１８）から順方向電流を流すような向きに配置されている第１ダイオード（３０）と、整流器の入力部（１８）と連結し、整流器の入力部（１８）に対して順方向電流を流すような向きに配置されている第２ダイオード（３２）とを備えた整流器と、
上記整流器の出力部（２０）と連結し、整流器の出力部（２０）に対して順方向電流を流すような向きに配置されているダイオード（３４）と、ダイオード（２８）と直列に連結したレジスタ（３８）とを備えた負バイアスレベル設定装置（２０）と、
出力部（２８）、および、整流器の出力部（２０）と連結した入力部（２６）を備え、負バイアスレベル設定装置（１４）と並列に、整流器の出力部（２０）と連結したキャパシタ（４０）を備えた負バイアス抽出器（１６）とを含んでいることを特徴とするバイアス回路（１０）。
【請求項１３】
上記負バイアスレベル設定装置（１４）は、さらに、第１ダイオード（３４）と直列に連結して、整流器の出力部（２０）に対して順方向電流を流すような向きに配置されている第２ダイオード（３６）を備えていることを特徴とする、請求項１１に記載のバイアス回路。
【請求項１４】
上記負バイアス抽出器（１６）は、さらに、整流器の出力部（２０）と抽出器の出力部（２８）との間に連結されたレジスタ（４２）を備えていることを特徴とする、請求項１１に記載のバイアス回路。
【請求項１５】
上記整流器の入力部（１８）と、整流器の入力部（１８）に入力された交流入力信号のソース（２２）との間に連結されたキャパシタ（４０）をさらに備えていることを特徴とする、請求項１１に記載のバイアス回路。
【請求項１６】
交流入力信号から負整流電圧信号を生成し、
上記負整流電圧信号を規定する電流用パスを供給し、
上記負整流電圧信号からほぼ一定の負バイアス信号を生成するバイアスの製造方法。
【請求項１７】
上記交流入力信号の正サイクルの間、電流用パスを通過する電流を実質的に遮断する工程を含んでいることを特徴とする、請求項１５に記載の方法。
【請求項１８】
上記交流入力信号の負サイクルの間に電荷を蓄積することを特徴とする、請求項１５に記載の方法。
【請求項１９】
上記負整流電圧信号をローパスフィルタに通す工程を含んでいることを特徴とする、請求項１５に記載の方法。
【請求項２０】
上記負整流電圧信号を生成する前に、交流入力信号の直流成分を実質的に遮断する工程を含んでいることを特徴とする、請求項１５に記載の方法。
【請求項２１】
正電圧源（５４）と負電圧源（１０）との間に連結されたバイアス出力部（５２）と、
上記正電圧源（５４）とバイアス出力部（５２）との間に連結され、自身を介する２つまたはそれ以上の互いに異なる電流用パスを決定し、２つまたはそれ以上のバイアス状態をバイアス出力部（５２）に生成するために配置されたスイッチング回路（５６）とを備えたバイアス回路（５０）。
【請求項２２】
上記スイッチング回路（５６）は、比較的抵抗の低い電流用パスと、比較的抵抗の高い電流用パスと、カットオフ電流用パスとを決定するために配置されていることを特徴とする、請求項２１に記載のバイアス回路。
【請求項２３】
上記スイッチング回路（５６）は、第２スイッチ（６０）と直列に連結された第１スイッチ（５８）、および、第１スイッチ（５８）の電流端子間に連結されたレジスタ（６２）を備えていることを特徴とする、請求項２１に記載のバイアス回路。
【請求項２４】
バイアス出力部（５２）に生成されたバイアスレベルを十分に探知する入力部（６６）と、バイアス出力部（５２）に生成されたバイアスレベルの変動を防止するために連結された負フィードバックパス（６８）とを備えた安定器（６４）を備えていることを特徴とする、請求項２１に記載のバイアス回路。
【請求項２５】
上記安定器（６４）は、正電圧源（５４）とバイアス出力部（５２）との間に連結された電流端子と、バイアス出力部（５２）と負電圧源（１０）との間に連結された制御端子（６６）とを備えたトランジスタ（６５）を含んでいることを特徴とする、請求項２４に記載のバイアス回路。
【発明の詳細な説明】
〔技術分野〕
本発明は、負バイアスを生成するためのシステムおよび方法に関するものである。
【０００１】
〔背景〕
例えば電界効果トランジスタ（ＦＥＴ）および高電子移動度トランジスタ（ＨＥＭＴ）といったデプレーションモードデバイスでは、伝導チャネルが０ゲートバイアスで存在しており、デバイスをＯＦＦ状態にするために、負ゲート電圧が必要である。そのような「ノーマリーオン」型デバイスは、デプレーションモードデバイスと呼ばれており、平衡に存在しているチャネルを空にするためにゲート電圧が用いられるものである。例えば、ｎ＋のソースと、ドレインと、０ボルトにバイアスのかけられたｐ型基板とを備えたＦＥＴでは、ＦＥＴ端子と基板との間に、チャネル（またはデプレーション層）が存在している。また、ゲートと基板との間に負バイアスをかけることによって、チャネルを空にし、ＦＥＴをＯＦＦ状態にする応用例（ａｐｐｌｉｃａｔｉｏｎ）もある。また、他の応用例では、基板バイアス効果およびデプレーション容量を減らし、ＦＥＴのスイッチング速度を増すために、負バイアスをＦＥＴ基板に供給している。負バイアスを生成するための様々な回路が提案され、外部およびオンチップ負バイアスが開発されてきた。例えば回路基板といった抵抗負荷をバイアスするための典型的なオンチップ負バイアスは、環状発振器とダイオード整流器とを含んでいる。一般的には、ローパスフィルタが、ダイオード整流器の出力部に生成されるリプル電圧（ｒｉｐｐｌｅ ｖｏｌｔａｇｅ）を減らすために、例えばオンチップ回路と共に用いられている。さらに、他のバイアス回路も提案されている。
【０００２】
〔要約〕
本発明は、高インピーダンス負荷（例えば、ＦＥＴ増幅器またはＨＥＭＴ増幅器の入力ゲート）をバイアスするための構想（システムおよび方法）に関するものである。１つの局面（ａｓｐｅｃｔ）では、本発明は、整流器、負バイアスレベル設定装置、および、負バイアス抽出器を備えたバイアス回路を特徴とするものである。この整流器は、入力部および出力部を備えている。また、この整流器は、その入力部に入力された交流入力信号（ａｌｔｅｒｎａｔｉｎｇ ｉｎｐｕｔ ｓｉｇｎａｌ）から、負整流電圧信号を出力部において生成するために配置されている。負バイアスレベル設定装置は、整流器の出力部と連結しており、この出力部に生成された負整流電圧信号を規定する（ｅｓｔａｂｌｉｓｈｉｎｇ）電流用パスを供給している。負バイアス抽出器は、出力部と、整流器の出力部に連結している入力部とを備えている。この負バイアス抽出器は、整流器の出力部から出力された負整流電圧信号から、ほぼ一定の負バイアス信号を抽出器の出力部において生成するために配置されている。
【０００３】
なお、この局面に関する実施形態としては、以下に示す特徴の１つまたはそれ以上を含んでいるものを挙げられる。
【０００４】
負バイアスレベル設定装置は、交流入力信号の正サイクルの間、負バイアスレベル設定装置の電流用パスを介する電流を実質的に遮断するために配置されていることが好ましい。さらに、負バイアスレベル設定装置は、整流器の出力部に対して順方向電流を流すような向きに配置されているダイオードを含んでいてもよい。さらに、負バイアスレベル設定装置は、第１ダイオードと直列に連結して、整流器の出力部に対して順方向電流を流すような向きに配置されている第２ダイオードを含んでいてもよい。さらに、負バイアスレベル設定装置は、ダイオードと直列に連結したレジスタを含んでいてもよい。
【０００５】
整流器は、その入力部と連結して、そこから順方向電流を流すような向きに配置されているダイオードを含んでいてもよい。さらに、整流器は、その入力部と連結し、そこに対して順方向電流を流すような向きに配置されている第２ダイオードを含んでいてもよい。また、整流器は、その入力部と連結し、そこから順方向電流を流すような向きに配置されている制御端子を有するトランジスタを備えていてもよい。
【０００６】
また、負バイアス抽出器は、負バイアスレベル設定装置と並列に、整流器の出力部と連結したキャパシタを含んでいることが好ましい。さらに、負バイアス抽出器は、整流器の出力部と抽出器の出力部との間に連結されたレジスタを含んでいてもよい。
【０００７】
さらに、整流器の入力部と、整流器の入力部に供給された交流入力信号のソースとの間に、キャパシタが連結されていてもよい。
【０００８】
また、別の局面では、本発明は、バイアスの生成方法によって特徴付けられるものである。負整流電圧信号を、交流入力信号から生成する。そして、負整流電圧信号を規定する電流用パスを供給する。そして、ほぼ一定の負バイアス信号を、負整流電圧信号から生成する。
【０００９】
また、本発明におけるこの局面に基づいた実施形態としては、以下に示す特徴の１つまたはそれ以上を含んでいるものを挙げられる。
【００１０】
負整流電圧信号を規定する電流用パスを通過する電流を、交流入力信号の正サイクル５の間に実質的に遮断することが好ましい。また、電荷を、交流入力信号の負サイクルの間に蓄積することが好ましい。そして、負整流電圧信号を、ローパスフィルタに通すことが好ましい。さらに、交流入力信号の直流成分を、負整流電圧信号を生成する前に、実質的に遮断することが好ましい。
【００１１】
さらに別の局面では、本発明は、正電圧源と負電圧源との間に連結されたバイアス出力部、および、正電圧源とバイアス出力部との間に連結されたスイッチング回路を備えたバイアス回路を特徴とするものである。スイッチング回路は、自身を介する２つまたはそれ以上の互いに異なる電流用パスを決定して、それによってバイアス出力部に２つまたはそれ以上のバイアス状態を生成するために配置されている。
【００１２】
また、この局面に関する実施形態としては、以下に示す特徴の１つまたはそれ以上を含んでいるものを挙げられる。
【００１３】
スイッチング回路は、比較的抵抗の低い電流用パスと、比較的抵抗の高い電流用パスと、カットオフ電流用パスとを決定するために配置されていることが好ましい。スイッチング回路は、第２スイッチと直列に連結された第１スイッチと、第１スイッチの電流端子間に連結されたレジスタとを含んでいることが好ましい。さらに、バイアス回路は、バイアス出力部に生成されたバイアスレベルを十分に探知する入力部と、２．５のバイアス出力（２．５ ｂｉａｓｉｎｇ ｏｕｔｐｕｔ）に生成されたバイアスレベルの変動を防止するために連結された負フィードバックパスとを備えた安定器を含んでいてもよい。この安定器は、正電圧源とバイアス出力部との間に連結された電流端子と、バイアス出力部と負電圧源との間に連結された制御端子とを備えたトランジスタを含んでいることが好ましい。
【００１４】
本発明の利点を以下に示す。
【００１５】
本発明を、モノリシックマイクロ波集積回路（ＭＭＩＣ）に組み入れることは容易である。これにより、例えば大型デカップリングキャパシタ（ｌａｒｇｅ ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）のような外部素子を用いることなく、負電圧基準を供給できる。本発明によれば、活性デバイス（例えば、ＲＦ　ＦＥＴ増幅器）のソース端子を、直流接地（ＤＣ ｇｒｏｕｎｄｅｄ）させられる。この特徴によって、活性デバイスのドレイン−ソース電圧振動を増加させられ、また、活性デバイスの性能対電力比（ｐｏｗｅｒ ｐｅｒｆｏｒｍａｎｃｅ）および直線性を改善できる。
さらに、この特徴によって、バイパス素子数と、パッケージおよび活性素子に必要な外部接続部の数とを削減できる。本発明によって、様々な活性デバイスの駆動状態を、正電圧制御を用いることでダイナミックに選択できる。
さらに、本発明の切り換え可能なバイアス回路によれば、デバイス特性の変動（例えば、閾値電圧および飽和電流の変動）に対して供給されたバイアスの安定性を改善できる。本発明の他の特徴および利点は、図および特許請求項を含む以下の記載から明らかになる。
【００１６】
〔図面の説明〕
図１は、負バイアス回路を示すブロック図である。図２Ａは、負バイアス回路を示す回路図である。図２Ｂは、交流負バイアス回路を示す回路図である。図３は、切り換え可能なバイアス回路を示す回路図である。
【００１７】
〔詳細な説明〕
以下の説明では、同一部材に対しては同一の参照符号を使用する。さらに、一定の様式に従って、例証的な実施形態の主な特徴部分に関して、図面を作成している。また、これらの図面では、実際の実施形態の特徴部分を全て描写したり、部材の寸法を比例させて描写したりはしておらず、また、縮尺については示していない。
【００１８】
図１に示した負バイアス回路１０には、整流器１２と、負バイアスレベル設定装置１４と、負バイアス抽出器１６とが含まれている。整流器１２は、入力部１８と出力部２０とを備えている。また、整流器１２は、交流電圧源（ａｌｔｅｒｎａｔｉｎｇ ｖｏｌｔａｇｅ ｓｏｕｒｃｅ）２２によって整流器の入力部１８に入力された交流入力信号（ＶＩＮ）から、整流器の出力部２０において負整流電圧信号を生成するために配置されている。この交流入力信号は、ミクサへの局部発振器入力信号や電力増幅器へのＲＦ入力信号であってもよい。また、ＤＣブロッキングキャパシタ２４が、交流入力信号（ＶＩＮ）のＤＣ素子を実質的に遮断する。そして、負バイアスレベル設定装置１４が、整流器の出力部２０で生成される負整流電圧信号を規定する電流用パスを供給する。さらに、負バイアス抽出器１６には、整流器の出力部２０と連結した入力部２６と、負バイアス回路１０の出力部に相当する出力部２８とが備えられている。負バイアス抽出器１６は、その出力部２８において、整流器の出力部２０で生成された負整流電圧信号から、ほぼ一定の負バイアス信号（ＶＯＵＴ．ＮＥＧ）を生成するために配置されている。
【００１９】
図２Ａに示した第１実施形態のように、整流器１２を、一対のダイオード３０・３２を用いて実施してもよい。ダイオード３０は、整流器の入力部１８と連結されており、整流器の入力部１８から順方向電流を流すような向きに配置されているものである（つまり、ダイオードのアノードは、整流器の入力部１８と連結しており、ダイオードのカソードは、アースと連結している）。ダイオード３２は、整流器の入力部１８と連結しており、整流器の入力部１８に対して順方向電流を流すような向きに配置されているものである（つまり、ダイオードのアノードは、整流器の出力部２０と連結しており、ダイオードのカソードは、整流器の入力部１８と連結している）。また、負バイアスレベル設定装置１４を、１つまたはそれ以上の直列接続されたダイオードを用いて実施してもよい。図２Ａの実施形態では、負バイアスレベル設定装置１４が、整流器の出力部２０に対して順方向電流を流すような向きに配置されている一対の直列接続されたダイオード３４・３６と、ダイオード３４・３６と直列に連結されたレジスタ３８とを備えている。さらに、負バイアス抽出器１６を、抽出器の入力部２６とアースとの間に連結されたメモリーキャパシタ４０と、抽出器の入力部２６と抽出器の出力部２８との間に連結されたレジスタ４２とを用いて実施してもよい。
【００２０】
駆動時には、交流入力信号（ＶＩＮ）が正サイクル（ｐｏｓｉｔｉｖｅ ｃｙｃｌｅ）である間、ダイオード３０は、整流器の入力部１８を、ほぼ１ダイオード降下（ｄｉｏｄｅ ｄｒｏｐ；例えば約２０　０．７ボルト）にまで遮断（ｃｌａｍｐ）する。また、このとき、ダイオード３２は、実質的には伝導状態にない。交流入力信号（Ｖ，，）が負サイクルである間、ダイオード３０は、実質的には伝導状態にない。また、このとき、ダイオード３２は、負入力信号の量が整流器１２のダイオード３２および負バイアスレベル設定装置１４のダイオード３４・３６からの電流に相当するまで、実質的な非伝導状態を維持する。２．５負入力信号の量がほぼ３ダイオード降下（例えば約２．１ボルト）を超えた後、負バイアスレベル設定装置は、整流器の出力部２０に負整流電圧信号を規定するための、電流用パスを供給する。また、レジスタ３８を通過することで生じる付加的な電圧降下を考慮すると、任意に低い負電圧を維持することがよい。電圧振動のピーク幅（ｐｅａｋ−ｔｏ−ｐｅａｋ ｖｏｌｔａｇｅ ｓｗｉｎｇ）が３ボルトの入力信号用に、整流器の入力部１８における電圧を、約＋０．７ボルトから約−２．３ボルトまで変動させてもよい。この場合、整流器の出力部２０に存在する電圧は、約＋０．７ボルトからほぼ−１．６ボルトまで変動してもよい。また、負バイアス抽出器１６のメモリーキャパシタ４０およびレジスタ４２は、整流器の出力部２６から出力される負整流電圧のリプル（つまり、定常状態値に関する電圧の周期変動）を消失させる。これは、出力部２８からほぼ一定の負バイアス信号（ＶＮＥＧ ＯＵＴ）を出力するために行われる。また、レジスタ４２を、ピーク時の出力電流を制限するために用いるようにしてもよい。また、キャパシタ４０の容量値（Ｃ）は、以下の式によって選択されることが好ましい。
Ｒ−Ｃ＞＞１／ｆ
ここで、Ｒはレジスタ４２の抵抗値であり、ｆは整流器の出力部２０から出力される負整流電圧信号のリプル周波数である。また、レジスタ４２を用いなくてもよい。出力部２８から出力される負バイアス信号（ＶＮＥＧ、ＯＵＴ）の量は、ほぼ一定（つまり、約−１．Ｇボルト）である。
【００２１】
図２Ｂに示したように、別の負バイアス回路に関する実施形態においては、整流器１２のダイオード３０を、増幅器またはミクサ素子として用いられることが好ましいトランジスタ４４（例えばＦＥＴ）のゲートソースダイオードに置き換えてもよい。
【００２２】
図３に示した切り換え可能なバイアス回路５０には、正電圧源５４と負電圧源（例えば、負バイアス回路１０の出力部２８）との間に連結されたバイアス出力部５２が含まれている。また、切り替え可能なバイアス回路５０には、バイアス出力部５２にスイッチング回路５６が含まれている。このスイッチング回路５６は、複数のバイアス状態を生み出す互いに異なる複数の電流用パスを決定するためのものである。例えば、本実施形態では、スイッチング回路５６は、比較的抵抗の低いパスと、比較的抵抗の高いパスと、カットオフ電流用パスとを決定するために配置されている。スイッチング回路５６には、入力Ｖｇ１を受ける第１スイッチ５８（Ｑ１）が、入力Ｖｇ２を受ける第２スイッチ６０（Ｑ１）、および、第１スイッチ５８の電流端子間に連結されたレジスタ６２に直列に連結した状態で含まれている。切り換え可能なバイアス回路５０には、トランジスタ６５を有する安定器６４も含まれている。このトランジスタ６５には、バイアス出力部５２から出力されたバイアスレベルを十分に探知する入力部６６と、バイアス出力部５２に生成されたバイアスレベルの変動を防止するために連結された負フィードバックトランジスタパス６８とが備えられている。また、安定器６４には、レベル調整ダイオードが１以上含まれていてもよい。図３の実施形態では、安定器６４には、負バイアス回路１０によって生成される負バイアス信号（ＶＯＵＴ，ＮＥＧ）の変動に対する駆動感度を減らす、一対のレベル調整ダイオード７０・７２およびレジスタ７４が含まれている。また、負バイアス回路１０から電流ドレインを制限するために、レジスタ７５を用いてもよい。
【００２３】
切り換え可能なバイアス回路５０は、ＦＥＴトランジスタ７８および誘導器８０によって構成されるＲＦ増幅器７６の入力部のような、高インピーダンス負荷（ｈｉｇｈ ｉｍｐｅｄａｎｃｅ ｌｏａｄ）を駆動するために用いることもできる。
【００２４】
また、駆動時に、切り換え可能なバイアス回路によって、ＲＦ増幅器７６を、異なる３つのバイアス状態（つまり、高電流バイアス状態、低電流バイアス状態、カットオフ電流バイアス状態）とするようにしてもよい。高電流バイアス状態は、第１スイッチ５８および第２スイッチ６０の両方がＯＮ状態であるときに設定される。この状態では、電流が、スイッチ５８・６０、実質的にはバイパスレジスタ６２を介して流れる。従って、正電圧源５４とバイアス出力部５２との間の抵抗は、レジスタ８２によって決定される。また、低電流バイアス状態は、スイッチ５８（Ｖｇ１≒０ボルト）をＯＦＦ状態にすることによって設定される。この状態では、電流は主にレジスタ６２を介して流れる。このため、正電圧源５４とバイアス出力部５２との間で電圧降下が起こり、これによって、バイアス出力部５２に供給された電圧レベル（ＶＯＵＴ，ＢＩＡＳ）が減少する。カットオフ電流バイアス状態は、スイッチＧＯ（Ｖｇ２≒０ボルト）をＯＦＦ状態にすることによって設定される。この状態では、スイッチング回路５６を介して流れる電流は、事実上（完全にではないが）遮断される。また、この状態では、Ｑ２（Ｖｇ２）のソースの電圧は、約Ｖｇ２とデバイスＱ２のピンチオフ電圧とを加えた値にまで落下することになる。ＶＯＵＴ，ＢＩＡＳ時の電圧は、ダイオード７０・７２の通過による電圧降下によってさらに低下する。このため、ＦＥＴデバイス７８が強くピンチオフされる。
【００２５】
安定器６４は、主にＦＥＴ７８を介した電流の揺らぎに起因するデバイス特性の変動（例えば、閾値電圧および飽和電流の変動）を防止する。特に、そのようなデバイスの変動によってＦＥＴ７８を通過する電流が増加する場合には、その変動は、負フィードバックトランジスタパス６８を通過する電流も増加させる。負フィードバックトランジスタパス６８を通過する電流が増加すると、バイアス出力部５２に供給された電圧レベルが減少する。そして、減少したバイアス電圧は、ＦＥＴ７８の駆動電流レベルを減少させる。同様に、そのようなデバイスの変動によってＦＥＴ７８を通過する電流が減少する場合には、その変動は、負フィードバックトランジスタパス６８を通過する電流も減少させる。また、負フィードバックトランジスタパス６８を通過する電流が減少すると、バイアス出力部５２に供給される電圧レベルが増加する。そして、増加したバイアス電圧は、ＦＥＴ７８の駆動電流レベルを増加させる。
【００２６】
また、上記した各実施形態におけるダイオードを、ＦＥＴまたはＨＥＭＴダイオードによって、または、活性ＦＥＴまたはＨＥＭＴデバイスを単一接続（ｓｉｎｇｌｅ ｊｕｎｃｔｉｏｎ）することによって実施してもよい。
【００２７】
なお、他の実施形態については、特許請求の範囲に示す。
【図面の簡単な説明】
【図１】
負バイアス回路を示すブロック図である。
【図２Ａ】
負バイアス回路を示す回路図である。
【図２Ｂ】
交流負バイアス回路を示す回路図である。
【図３】
切り換え可能なバイアス回路を示す回路図である。
【図１】
2004510366.tif 000003
【図３】
2004510366.tif 000004
【国際公開パンフレット】
2004510366.tif 000005
2004510366.tif 000006
2004510366.tif 000007
2004510366.tif 000008
2004510366.tif 000009
2004510366.tif 000010
2004510366.tif 000011
2004510366.tif 000012
2004510366.tif 000013
2004510366.tif 000014
2004510366.tif 000015
2004510366.tif 000016
2004510366.tif 000017
2004510366.tif 000018
2004510366.tif 000019
【国際調査報告】
2004510366.tif 000020
2004510366.tif 000021
2004510366.tif 000022