(57)【要約】本発明は、書込み可能なトラッキングセルを利用するいくつかの技法を提示するものである。複数のトラッキングセルがメモリの各書込みブロックに提供される。これらのセルは、好ましくは同時に、関連する書込みブロックのユーザセルが書込まれる度に再プログラムされ、同一の包括的な固定基準レベルを用いて、トラッキングセルとユーザセルのプログラムされたしきい値がセットされる。ユーザセルが読出される度にトラッキングセルのしきい値電圧は読出され、これらのしきい値を用いてユーザセルの記憶された論理レベルの決定が行われる。一組の実施形態では、１以上のトラッキングセルの母集団が異なる論理レベルの多状態メモリと関連づけられる。これらのトラッキングセルの母集団はサブセットの論理レベル用としてのみ設けてもよい。しきい値電圧の変換用読出しポイントはこのサブセットに基づく論理レベルのすべてのために導き出される。一実施形態では、各々が複数のトラッキングセルから成る２つの母集団がマルチビットセルの２つの論理レベルと関連づけられる。アナログの実施構成では、トラッキングセルの母集団のアナログしきい値をデジタル値へ最初に変換せずに、これらのアナログしきい値を用いてユーザセルが直接読出される。一組の別の実施形態では、トラッキングセルの書込みを行うための異なる電圧および／またはタイミングが提供され、トラッキングセルの最終書込みしきい値の不確実性が少なくなる。
2004510286.tif 000002
【特許請求の範囲】
【請求項１】
多状態メモリにおいて、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する複数の多状態メモリセルと、
少なくとも１つの複数のＭ個のトラッキングセルの母集団であって、前記各母集団が前記多状態のうちの１つの状態と関連し、さらに、Ｍの方がＮよりも小さくなるように構成される母集団と、
前記トラッキングセルの母集団のプログラム状態と関連する前記しきい値電圧に基づく前記複数の多状態の各々に対する読出しポイントを用いて前記多状態メモリセルを読出すための読出し用回路と、
を有することを特徴とする多状態メモリ。
【請求項２】
前記メモリセルを編成して複数のセクタに変え、前記セクタの各々が、関連する複数のＭ個のトラッキングセルの母集団と対応する組の読出しポイントとを持つことを特徴とする請求項１記載の多状態メモリ。
【請求項３】
前記セクタの各々と関連する誤り訂正符号を記憶する複数のセルをさらに有することを特徴とする請求項２記載の多状態メモリ。
【請求項４】
前記メモリセルへデータ値を書込み、前記トラッキングセルをプログラムするためのプログラミング回路をさらに有することを特徴とする請求項２記載の多状態メモリ。
【請求項５】
前記プログラミング回路が、前記メモリセルにデータ値を書込むためのプログラムベリファイ用の一組の固定基準値と、前記トラッキングセルをプログラムするためのプログラムベリファイ用の前記同じ組の固定基準値とを用いるベリファイ回路を含むことを特徴とする請求項４記載の多状態メモリ。
【請求項６】
前記トラッキングセルをプログラムするとき前記ベリファイ回路によりベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去することを特徴とする請求項５記載の多状態メモリ。
【請求項７】
前記プログラミング回路が前記メモリセルを書込み、同時にセクタ内に前記トラッキングセルをプログラムすることを特徴とする請求項５記載の多状態メモリ。
【請求項８】
前記読出し用回路が、
前記トラッキングセルのプログラム状態と関連するしきい値電圧を読出すためのトラッキングセル読出し用回路と、
前記トラッキングセルの母集団から読出された前記しきい値電圧に基づく前記複数の多状態の各々に対する前記読出しポイントを確定するためのメモリ・コントローラと、
を有することを特徴とする請求項１記載の多状態メモリ。
【請求項９】
前記メモリ・コントローラがさらに前記多状態メモリを管理し、前記メモリと該メモリが接続されているホストシステムとの間でデータ転送を行うことを特徴とする請求項８記載の多状態メモリ。
【請求項１０】
前記メモリ・コントローラが、前記メモリセルおよび前記トラッキングセルの母集団と同じ集積回路の一部を形成することを特徴とする請求項８記載の多状態メモリ。
【請求項１１】
前記メモリ・コントローラが、前記メモリセルおよび前記トラッキングセルの母集団から切り離された集積回路の一部を形成することを特徴とする請求項８記載の多状態メモリ。
【請求項１２】
前記読出し用回路は、前記メモリ・コントローラにより確定される前記読出しポイントを記憶するための高速ルックアップ・テーブルをさらに有し、前記高速ルックアップ・テーブルは、前記メモリセルおよび前記トラッキングセルの母集団と同じ集積回路の一部を形成し、さらに、前記高速ルックアップ・テーブルを用いて前記多状態メモリセルを読出すことを特徴とする請求項１１記載の多状態メモリ。
【請求項１３】
前記トラッキングセルの母集団の各々が複数のトラッキングセルを有することを特徴とする請求項１記載の多状態メモリ。
【請求項１４】
Ｍが２に等しいことを特徴とする請求項１３記載の多状態メモリ。
【請求項１５】
多状態メモリにおいて、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する複数の多状態メモリセルと、
複数のＭ個のトラッキングセルの母集団であって、前記各母集団が前記多状態のうちの１つの状態と関連する母集団と、
前記トラッキングセルの母集団から読出されるしきい値電圧に基づいて前記複数の多状態の隣接状態を識別するための読出しポイントを用いる前記多状態メモリセルを読出す読出し用回路とを有し、前記読出しポイントのうちの少なくとも１つの読出しポイントが行う識別の対象である前記隣接状態と関連しないトラッキングセルの母集団からのしきい値電圧に前記読出しポイントのうちの少なくとも１つの読出しポイントが基づくことを特徴とする多状態メモリ。
【請求項１６】
前記メモリセルを編成して複数のセクタに変え、前記セクタの各々が、関連する複数のＭ個のトラッキングセルの母集団と対応する組の読出しポイントとを持つことを特徴とする請求項１５記載の多状態メモリ。
【請求項１７】
前記セクタの各々と関連する誤り訂正符号を記憶する複数のセルをさらに有することを特徴とする請求項１６記載の多状態メモリ。
【請求項１８】
前記メモリセルへデータ値を書込み、前記トラッキングセルをプログラムするためのプログラミング回路をさらに有することを特徴とする請求項１６記載の多状態メモリ。
【請求項１９】
前記プログラミング回路が、前記メモリセルにデータ値を書込むためのプログラムベリファイ用の一組の固定基準値と、前記トラッキングセルをプログラムするためのプログラムベリファイ用の前記同じ組の固定基準値とを用いるベリファイ回路を含むことを特徴とする請求項１８記載の多状態メモリ。
【請求項２０】
前記トラッキングセルをプログラムするとき前記ベリファイ回路によりベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去することを特徴とする請求項１９記載の多状態メモリ。
【請求項２１】
前記プログラミング回路が前記メモリセルを書込み、同時にセクタ内に前記トラッキングセルをプログラムすることを特徴とする請求項１９記載の多状態メモリ。
【請求項２２】
前記読出し用回路が、
前記トラッキングセルのプログラム状態と関連するしきい値電圧を読出すためのトラッキングセル読出し用回路と、
前記トラッキングセルの母集団から読出された前記しきい値電圧に基づく前記複数の多状態の各々に対する前記読出しポイントを確定するためのメモリ・コントローラと、
を有することを特徴とする請求項１５記載の多状態メモリ。
【請求項２３】
前記メモリ・コントローラがさらに前記多状態メモリを管理し、前記メモリと該メモリが接続されているホストシステムとの間でデータ転送を行うことを特徴とする請求項２２記載の多状態メモリ。
【請求項２４】
前記メモリ・コントローラが、前記メモリセルおよび前記トラッキングセルの母集団と同じ集積回路の一部を形成することを特徴とする請求項２２記載の多状態メモリ。
【請求項２５】
前記メモリ・コントローラが、前記メモリセルおよび前記トラッキングセルの母集団から切り離された集積回路の一部を形成することを特徴とする請求項２２記載の多状態メモリ。
【請求項２６】
前記読出し用回路は、前記メモリ・コントローラにより確定される前記読出しポイントを記憶するための高速ルックアップ・テーブルをさらに有し、前記高速ルックアップ・テーブルは前記メモリセルおよび前記トラッキングセルの母集団と同じ集積回路の一部を形成し、さらに、前記高速ルックアップ・テーブルを用いて前記多状態メモリセルを読出すことを特徴とする請求項２５記載の多状態メモリ。
【請求項２７】
前記トラッキングセルの母集団の各々が複数のトラッキングセルを有することを特徴とする請求項１５記載の多状態メモリ。
【請求項２８】
Ｍが２に等しいことを特徴とする請求項２７記載の多状態メモリ。
【請求項２９】
多状態メモリにおいて、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する複数の多状態メモリセルと、
複数のＭ個のトラッキングセルの母集団であって、前記各母集団が前記多状態のうちの１つの状態となるように構成される母集団と、
前記トラッキングセルの母集団のプログラム状態を示す前記アナログ値を用いる前記複数の多状態の各々に対する読出しポイントを用いて前記多状態メモリセルを読出すための変換回路と、
を有することを特徴とする多状態メモリ。
【請求項３０】
前記複数のＭ個のトラッキングセルの母集団の各々が複数のトラッキングセルから成ることを特徴とする請求項２９記載の多状態メモリ。
【請求項３１】
前記メモリセルを編成して複数のセクタに変え、前記セクタの各々が、関連する複数のＭ個のトラッキングセルの母集団と対応する組の読出しポイントとを持つことを特徴とする請求項３０記載の多状態メモリ。
【請求項３２】
前記セクタの各々と関連する誤り訂正符号を記憶する複数のセルをさらに有することを特徴とする請求項３１記載の多状態メモリ。
【請求項３３】
前記メモリセルへデータ値を書込み、前記トラッキングセルをプログラムするためのプログラミング回路をさらに有することを特徴とする請求項３１記載の多状態メモリ。
【請求項３４】
前記プログラミング回路が、前記メモリセルにデータ値を書込むためのプログラムベリファイ用の一組の固定基準値と、前記トラッキングセルをプログラムするためのプログラムベリファイ用の前記同じ組の固定基準値とを用いるベリファイ回路を含むことを特徴とする請求項３３記載の多状態メモリ。
【請求項３５】
前記トラッキングセルをプログラムするとき前記ベリファイ回路によりベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去することを特徴とする請求項３４記載の多状態メモリ。
【請求項３６】
前記プログラミング回路が前記メモリセルを書込み、同時にセクタ内に前記トラッキングセルをプログラムすることを特徴とする請求項３４記載の多状態メモリ。
【請求項３７】
前記変換回路が、
前記Ｍ個のトラッキングセルの母集団の各々からアナログ値を用いて少なくとも（Ｎ−１）個の読出しポイントを確定するための読出しポイント回路と、
前記少なくとも（Ｎ−１）個の読出しポイントを受信し、前記読出しポイントを前記多状態メモリセルのしきい値電圧と比較することにより前記多状態メモリセルを読出すために接続される読出し／ベリファイ回路と、
を有することを特徴とする請求項３０記載の多状態メモリ。
【請求項３８】
前記比較が二分探索であることを特徴とする請求項３７記載の多状態メモリ。
【請求項３９】
前記複数のトラッキングセルの母集団の１つのトラッキングセルと各回路が接続可能な複数のＭ個の平均化回路であって、前記複数のトラッキングセルの母集団の前記１つのトラッキングセルのアナログしきい値の平均値を形成し、前記Ｍ個のトラッキングセルの母集団の各々から前記読出しポイント回路へ前記アナログ値を供給する平均化回路をさらに有することを特徴とする請求項３７記載の多状態メモリ。
【請求項４０】
Ｍが２に等しいことを特徴とする請求項３９記載の多状態メモリ。
【請求項４１】
前記平均値が算術平均値であることを特徴とする請求項３９記載の多状態メモリ。
【請求項４２】
前記メモリセルへデータ値を書込み、前記トラッキングセルをプログラムするためのプログラミング回路と、
前記読出しポイント回路へＭ個の電圧レベルを供給するために接続された基準値回路とをさらに有し、前記Ｍ個の電圧レベルが前記トラッキングセルのしきい値電圧から独立し、さらに、前記読出しポイント回路を接続して、データ値の前記メモリセルへの書込み時に用いるために、および、前記トラッキングセルをプログラムするために、前記読出し／ベリファイ回路へプログラムベリファイレベルを供給することを特徴とする請求項３７記載の多状態メモリ。
【請求項４３】
プログラムベリファイレベルがマージン設定用レベルを含むことを特徴とする請求項３８記載の多状態メモリ。
【請求項４４】
前記各母集団が関連する前記多状態を変更するための回転用回路をさらに有することを特徴とする請求項２９記載の多状態メモリ。
【請求項４５】
不揮発性メモリにおいて、
Ｎ個の状態のうちの１つの状態を各々が記憶する複数のメモリセルと、
複数のトラッキングセルであって、前記トラッキングセルの各々が前記Ｎ個の状態のうちの１つの状態と関連する複数のトラッキングセルと、
前記トラッキングセルのプログラム状態と関連する前記しきい値電圧に基づいて前記Ｎ個の状態の各々の読出しポイントを用いて前記メモリセルを読出す読出し用回路と、
前記メモリセルと前記トラッキングセルとをプログラムするためのプログラミング回路構成とを有し、前記トラッキングセルのうちの少なくとも１つのトラッキングセルが、前記Ｎ個の状態のうちの１つの前記関連する状態に対してメモリセルをプログラムするアルゴリズムとは異なるアルゴリズムにより、前記トラッキングセルのうちの少なくとも１つのトラッキングセルをプログラムすることを特徴とする不揮発性メモリ。
【請求項４６】
前記トラッキングセルのうちの前記少なくとも１つのトラッキングセルが、前記Ｎ個の状態のうちの１つの前記関連する状態に合わせてプログラムされたメモリセル用として用いるパルスよりも短い継続時間のパルスを用いてプログラムされることを特徴とする請求項４５記載の不揮発性メモリ。
【請求項４７】
前記トラッキングセルのうちの前記少なくとも１つのトラッキングセルが、前記Ｎ個の状態のうちの１つの前記関連する状態に合わせてプログラムされたメモリセル用として用いる振幅よりも低い振幅を持つ制御ゲート電圧を用いてプログラムされることを特徴とする請求項４５記載の不揮発性メモリ。
【請求項４８】
前記トラッキングセルのうちの前記少なくとも１つのトラッキングセルが、前記Ｎ個の状態のうちの１つの前記関連する状態に合わせてプログラムされたメモリセル用として用いる振幅よりも低い振幅を持つドレイン電圧を用いてプログラムされることを特徴とする請求項４５記載の不揮発性メモリ。
【請求項４９】
前記メモリセルと同時に前記トラッキングセルをプログラムすることを特徴とする請求項４５記載の不揮発性メモリ。
【請求項５０】
前記メモリセルが多状態メモリセルであり、Ｎが２より大きいことを特徴とする請求項４５記載の不揮発性メモリ。
【請求項５１】
前記トラッキングセルが、複数のＭ個のトラッキングセルの母集団を形成し、各母集団が複数のトラッキングセルから成り、前記各母集団が前記多状態のうちの１つの多状態と関連することを特徴とする請求項５０記載の不揮発性メモリ。
【請求項５２】
ＭがＮよりも小さいことを特徴とする請求項５１記載の不揮発性メモリ。
【請求項５３】
Ｍが２であることを特徴とする請求項５２記載の不揮発性メモリ。
【請求項５４】
前記プログラミング回路が、前記メモリセルをプログラムするためのプログラムベリファイ用の固定基準値と、前記トラッキングセルをプログラムするためのプログラムベリファイ用の前記同じ組の固定基準値とを用いるベリファイ回路を含むことを特徴とする請求項４５記載の不揮発性メモリ。
【請求項５５】
前記トラッキングセルをプログラムするとき前記ベリファイ回路によりベリファイできないトラッキングセルを前記複数のトラッキングセルから除去することを特徴とする請求項５４記載の不揮発性メモリ。
【請求項５６】
多状態メモリを動作させる方法であって、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する１以上の多状態メモリセルのしきい値電圧を読出すステップと、
複数のＭ個のトラッキングセルの母集団のしきい値電圧を読出すステップであって、前記各母集団が前記多状態のうちの１つの状態と関連し、さらに、ＭがＮより小さくなるように構成するステップと、
前記トラッキングセルのしきい値電圧を用いて、前記メモリセルのしきい値電圧を前記複数の多状態の論理値に変換するステップと、
を有することを特徴とする方法。
【請求項５７】
前記変換ステップが、
前記メモリセルのしきい値電圧と前記複数の多状態の論理値との間の関係を前記トラッキングセルのしきい値電圧から決定するステップと、
前記関係を用いて前記メモリセルのしきい値電圧を前記複数の多状態の論理値に変換するステップと、
を有することを特徴とする請求項５６記載の方法。
【請求項５８】
前記変換ステップが、
前記変換ステップで用いる高速ルックアップ・テーブル内に前記関係を記憶するステップを有し、前記高速ルックアップ・テーブルが前記メモリセルを備えた単一集積回路の一部をさらに含むことを特徴とする請求項５７記載の方法。
【請求項５９】
前記集積回路から前記論理値をシフトするステップを有し、前記シフトステップと同時に前記変換ステップをさらに実行することを特徴とする請求項５８記載の方法。
【請求項６０】
前記関係が（Ｍ−１）の曲度であることを特徴とする請求項５７記載の方法。
【請求項６１】
前記関係が区分的一次線形であることを特徴とする請求項５７記載の方法。
【請求項６２】
前記複数の母集団の各々が複数のトラッキングセルを含むことを特徴とする請求項５７記載の方法。
【請求項６３】
前記関係決定ステップが、
前記トラッキングセルの母集団の各々と関連する平均しきい値を確定するステップと、
前記平均しきい値から前記関係を決定するステップと、
を有することを特徴とする請求項６２記載の方法。
【請求項６４】
所定の限界値より小さい限界値分だけ前記平均しきい値とは異なるしきい値を持つ前記関連する母集団内の当該トラッキングセルのみから前記平均しきい値の各々を確定することを特徴とする請求項６３記載の方法。
【請求項６５】
前記関係が線形であることを特徴とする請求項６３記載の方法。
【請求項６６】
Ｍが２に等しいことを特徴とする請求項６５記載の方法。
【請求項６７】
前記決定ステップが、前記トラッキングセルの各母集団に対して、該各母集団が関連する多状態を決定するために対応関係を確定するステップを含むことを特徴とする請求項５７記載の方法。
【請求項６８】
前記変換ステップが、前記対応関係に基づいて、前記メモリセルのしきい値電圧間で前記論理値の回転を確定するステップを含むことを特徴とする請求項６７記載の方法。
【請求項６９】
１以上の多状態メモリセルのしきい値電圧を読出す前記ステップに先行して前記メモリセルをプログラムするステップと、
前記トラッキングセルのしきい値電圧を読出す前記ステップに先行して前記トラッキングセルをプログラムするステップとをさらに有し、該各母集団が関連する前記多状態に合わせてプログラムされたメモリセルと同じプログラムベリファイレベルを用いて前記トラッキングセルの母集団の各々をプログラムすることを特徴とする請求項５６記載の方法。
【請求項７０】
前記トラッキングセルをプログラムするときベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去するステップをさらに有することを特徴とする請求項６９記載の方法。
【請求項７１】
前記トラッキングセルの母集団の各々が関連する前記多状態を予め決めることを特徴とする請求項６９記載の方法。
【請求項７２】
１以上の誤り訂正符号を記憶するセルのしきい値電圧を読出すステップと、
前記１以上の誤り訂正符号を記憶するセルのしきい値電圧を前記トラッキングセルのしきい値電圧を用いて訂正符号に変換するステップと、
前記複数の多状態の論理値に対して処理を行い、前記訂正符号を用いて前記論理値の修正値を取得するステップと、
をさらに有することを特徴とする請求項５６記載の方法。
【請求項７３】
多状態メモリの処理方法において、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する１以上の多状態メモリセルのしきい値電圧を読出すステップと、
複数のＭ個のトラッキングセルの母集団のしきい値電圧を読出すステップであって、前記各母集団が前記多状態のうちの１つの状態と関連するステップと、
前記トラッキングセルの母集団のしきい値電圧に基づいて前記複数の多状態の隣接状態を識別するための読出しポイントを確定するステップであって、前記読出しポイントのうちの少なくとも１つの読出しポイントが行う識別の対象である前記隣接状態と関連しないトラッキングセルの母集団からのしきい値電圧に前記読出しポイントのうちの少なくとも１つの読出しポイントが基づくように構成される読出しポイントを確定するステップと、
前記メモリセルのしきい値電圧を前記読出しポイントを用いて前記複数の多状態の論理値に変換するステップと、
を有することを特徴とする方法。
【請求項７４】
前記読出しポイントを確定するステップが、
前記メモリセルのしきい値電圧と前記複数の多状態の論理値との間の関係を前記トラッキングセルのしきい値電圧から決定するステップと、
前記関係を前記読出しポイントに変換するステップと、
を有することを特徴とする請求項７３記載のする方法。
【請求項７５】
前記変換ステップが、
前記変換ステップで用いる高速ルックアップ・テーブル内に前記関係を記憶するステップを有し、前記高速ルックアップ・テーブルが前記メモリセルを備えた単一集積回路の一部をさらに含むことを特徴とする請求項７４記載の方法。
【請求項７６】
前記集積回路から前記論理値をシフトするステップを有し、前記シフトステップと同時に前記変換ステップを実行することを特徴とする請求項７５記載の方法。
【請求項７７】
前記関係が（Ｍ−１）の曲度であることを特徴とする請求項７４記載の方法。
【請求項７８】
前記関係が区分的一次線形であることを特徴とする請求項７４記載の方法。
【請求項７９】
前記複数の母集団の各々が複数のトラッキングセルを含むことを特徴とする請求項７４記載の方法。
【請求項８０】
前記関係を決定するステップが、
前記トラッキングセルの母集団の各々と関連する平均しきい値を確定するステップと、
前記平均しきい値から前記関係を決定するステップと、
を有することを特徴とする請求項７９記載の方法。
【請求項８１】
所定の限界値より小さい限界値分だけ前記平均しきい値とは異なるしきい値を持つ前記関連する母集団内の当該トラッキングセルのみから前記平均しきい値の各々を確定することを特徴とする請求項８０記載の方法。
【請求項８２】
前記関係が線形であることを特徴とする請求項８０記載の方法。
【請求項８３】
Ｍが２に等しいことを特徴とする請求項８２記載の方法。
【請求項８４】
前記決定ステップが、前記トラッキングセルの各母集団に対して、該各母集団が関連する多状態を決定するために対応関係を確定するステップを含むことを特徴とする請求項７４記載の方法。
【請求項８５】
前記変換ステップが、前記対応関係に基づいて、前記メモリセルのしきい値電圧間で前記論理値の回転を確定するステップを含むことを特徴とする請求項８４記載の方法。
【請求項８６】
１以上の多状態メモリセルのしきい値電圧を読出す前記ステップに先行して前記メモリセルをプログラムするステップと、
前記トラッキングセルのしきい値電圧を読出す前記ステップに先行して前記トラッキングセルをプログラムするステップとをさらに有し、該各母集団が関連する前記多状態に合わせてプログラムされたメモリセルと同じプログラムベリファイレベルを用いて前記トラッキングセルの母集団の各々をプログラムすることを特徴とする請求項７３記載の方法。
【請求項８７】
前記トラッキングセルをプログラムするときベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去するステップをさらに有することを特徴とする請求項８６記載の方法。
【請求項８８】
前記トラッキングセルの母集団の各々が関連する前記多状態を予め決めることを特徴とする請求項８６記載の方法。
【請求項８９】
１以上の誤り訂正符号を記憶するセルのしきい値電圧を読出すステップと、
前記１以上の誤り訂正符号を記憶するセルのしきい値電圧を前記トラッキングセルのしきい値電圧を用いて訂正符号に変換するステップと、
前記複数の多状態の論理値に対して処理を行い、前記訂正符号を用いて前記論理値の修正値を取得するステップと、
をさらに有することを特徴とする請求項７３記載の方法。
【請求項９０】
多状態メモリの処理方法において、
複数のＮ個の多状態のうちの１つの状態を各々が記憶する１以上の多状態メモリセルを設けるステップと、
複数のＭ個のトラッキングセルの母集団であって、前記各母集団が前記多状態のうちの１つの状態となるように構成される母集団を設けるステップと、
前記トラッキングセルの母集団のプログラム状態を示す前記アナログ値を用いて、（Ｎ−１）個の読出しポイントを確定するステップと、
前記読出しポイントを用いて、前記メモリセルのしきい値電圧を前記複数の多状態の論理値に変換するステップと、
を有することを特徴とする方法。
【請求項９１】
前記トラッキングセルの母集団の各々が複数のトラッキングセルから成ることを特徴とする請求項９０記載の方法。
【請求項９２】
前記読出しポイントを確定するステップが、
前記メモリセルのしきい値電圧と前記複数の多状態の論理値との間の関係を前記トラッキングセルのしきい値電圧から決定するステップと、
前記関係を前記読出しポイントに変換するステップと、
を有することを特徴とする請求項９１記載の方法。
【請求項９３】
前記関係が（Ｍ−１）の曲度であることを特徴とする請求項９２記載の方法。
【請求項９４】
前記関係が区分的一次線形であることを特徴とする請求項９２記載の方法。
【請求項９５】
前記関係を決定するステップが、
前記トラッキングセルの母集団の各々と関連する平均しきい値を確定するステップと、
前記平均しきい値から前記関係を決定するステップと、
を有することを特徴とする請求項９１記載の方法。
【請求項９６】
前記関係が線形であることを特徴とする請求項９５記載の方法。
【請求項９７】
Ｍが２に等しいことを特徴とする請求項９６記載の方法。
【請求項９８】
１以上の多状態メモリセルのしきい値電圧を読出す前記ステップに先行して前記メモリセルをプログラムするステップと、
前記トラッキングセルのしきい値電圧を読出す前記ステップに先行して前記トラッキングセルをプログラムするステップとをさらに有し、該各母集団が関連する前記多状態に合わせてプログラムされたメモリセルと同じプログラムベリファイレベルを用いて前記トラッキングセルの母集団の各々をプログラムすることを特徴とする請求項９１記載の方法。
【請求項９９】
前記トラッキングセルをプログラムするときベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去するステップをさらに有することを特徴とする請求項９８記載の方法。
【請求項１００】
前記トラッキングセルの母集団の各々が関連する前記多状態を予め決めることを特徴とする請求項９８記載の方法。
【請求項１０１】
複数のセルが誤り訂正符号を記憶するステップと、
前記１以上の誤り訂正符号を記憶するセルのしきい値電圧を前記読出しポイントを用いて訂正符号に変換するステップと、
前記複数の多状態の論理値に対して処理を行い、前記訂正符号を用いて前記論理値の修正値を取得するステップと、
をさらに有することを特徴とする請求項９０記載の方法。
【請求項１０２】
前記（Ｎ−１）個の読出しポイントを確定するステップが、対応関係を決定して、前記トラッキングセルの各母集団に対して、該各母集団が関連する多状態を決定するステップを含むことを特徴とする請求項９０記載の方法。
【請求項１０３】
前記変換ステップが、前記対応関係に基づいて、前記メモリセルのしきい値電圧間で前記論理値の回転を確定するステップを含むことを特徴とする請求項１０２記載の方法。
【請求項１０４】
不揮発性メモリの動作方法において、
Ｎ個の状態のうちの１つの状態を各々が記憶する１以上のメモリセルをプログラムするステップと、
複数のトラッキングセルをプログラムするステップであって、前記トラッキングセルの各々が前記Ｎ個の状態のうちの１つの状態と関連し、さらに、前記Ｎ個の状態のうちの１つの前記関連する状態に対してメモリセルをプログラムするアルゴリズムとは異なるアルゴリズムにより、前記トラッキングセルのうちの少なくとも１つのトラッキングセルをプログラムするステップと、
前記トラッキングセルのしきい値電圧を用いて、前記メモリセルのしきい値電圧を前記Ｎ個の状態の論理値に変換するステップと、
を有することを特徴とする方法。
【請求項１０５】
メモリセルと関連する前記状態に合わせてプログラムされたメモリセルと同じプログラムベリファイレベルを用いて前記複数のトラッキングセルの各々をプログラムすることを特徴とする請求項１０４記載の方法。
【請求項１０６】
前記トラッキングセルをプログラムするときベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去するステップをさらに有することを特徴とする請求項１０５記載の方法。
【請求項１０７】
前記複数のトラッキングセルをプログラムするステップが、１以上のメモリセルの前記プログラミングに用いるパルスよりも短い継続時間のパルスを用いることを特徴とする請求項１０４記載の方法。
【請求項１０８】
複数のトラッキングセルの前記プログラミングが、１以上のメモリセルの前記プログラミングに用いる振幅よりも低い振幅を持つ制御ゲート電圧を用いることを特徴とする請求項１０４記載の方法。
【請求項１０９】
複数のトラッキングセルの前記プログラミングが、１以上のメモリセルの前記プログラミングに用いる振幅よりも低い振幅を持つドレイン電圧を用いることを特徴とする請求項１０４記載の方法。
【請求項１１０】
複数のトラッキングセルの前記プログラミングと、１以上のメモリセルの前記プログラミングとを同時に実行することを特徴とする請求項１０４記載の方法。
【請求項１１１】
前記変換ステップが、
前記メモリセルのしきい値電圧と前記Ｎ個の状態の論理値との間の関係を前記トラッキングセルのしきい値電圧から決定するステップと、
前記関係を用いて前記メモリセルのしきい値電圧を前記Ｎ個の状態の論理値に変換するステップと、
を有することを特徴とする請求項１０４記載の方法。
【請求項１１２】
前記メモリセルが多状態メモリセルであり、Ｎが２よりも大きいことを特徴とする請求項１１１記載の方法。
【請求項１１３】
前記トラッキングセルが複数のＭ個のトラッキングセルの母集団を形成し、各母集団が複数のトラッキングセルから成り、前記各母集団が前記多状態のうちの１つの状態と関連することを特徴とする請求項１１２記載の方法。
【請求項１１４】
ＭがＮより小さいことを特徴とする請求項１１３記載の方法。
【請求項１１５】
Ｍが２であることを特徴とする請求項１１４記載の方法。
【請求項１１６】
集積回路において、
複数のＮ個のデータ状態のうちの１つの状態を各々が記憶する複数の多状態メモリセルと、
複数のＭ個の基準電圧回路であって、各基準電圧回路は前記Ｎ個のデータ状態のうちの１つの状態と関連し、さらに前記各基準電圧回路が、
トラッキングセルの母集団と、
専用センス増幅器が接続されるトラッキングのプログラム状態と関連するアナログ電圧を供給するように接続される前記各トラッキングセル用の専用センス増幅器と、を有するように構成される複数のＭ個の基準電圧回路と、
前記アナログ値を受け取るように前記基準電圧回路と接続され、前記平均値から導き出される少なくとも（Ｎ−１）個の電圧レベルを出力する読出しポイント回路と、
前記少なくとも（Ｎ−１）個の電圧レベルを受け取るように接続され、前記メモリセルと接続可能であり、前記少なくとも（Ｎ−１）個の電圧レベルに基づいて読出し用回路構成が行う接続の対象であるメモリセルのデータ状態を出力する読出し用回路構成と、
を有することを特徴とする集積回路。
【請求項１１７】
前記各母集団が複数のトラッキングセルを有し、さらに、前記複数のＭ個の基準電圧回路の各々が、
前記対応するアナログ電圧を受け取るように前記センス増幅器の各々と接続可能で、前記アナログ電圧の平均値を出力する平均化回路をさらに有し、前記読出しポイント回路が受け取った前記アナログ値が前記平均値であることを特徴とする請求項１１６記載の集積回路。
【請求項１１８】
前記センス増幅器の各々が、
電源と第１のノードとの間で接続され、基準電圧と接続された制御ゲートを備えた第１のトランジスタと、
前記電源と第２のノードとの間で接続され、前記第１のノードと接続された制御ゲートを備えた第２のトランジスタと、
前記第２のノードと接地電位との間で接続された第３のトランジスタと、
前記第２のノードと接続された前記アナログ電圧を供給するための出力信号とを有し、前記センス増幅器と接続された前記トラッキングセルが、前記第１のノードと接地電位との間で接続され、次いで、前記第２のノードと接続される制御ゲートを備えることを特徴とする請求項１１７記載の集積回路。
【請求項１１９】
前記センス増幅器が、
前記第１のトランジスタと前記第１のノードとの間で接続された少なくとも１つのカスコード装置と、
前記第１のノードと前記センス増幅器と接続された前記トラッキングセルとの間で接続された少なくとも１つのカスコード装置と、
をさらに有することを特徴とする請求項１１８記載の集積回路。
【請求項１２０】
各基準電圧回路が、
複数のスイッチであって、前記複数のトラッキングセルの各々について１つのスイッチを有し、各スイッチは前記専用センス増幅器のうちの対応する１つのセンス増幅器と前記平均化回路との間で接続されて、前記平均化回路から前記対応するセンス増幅器を切断するように構成される複数のスイッチとをさらに有することを特徴とする請求項１１７記載の集積回路。
【請求項１２１】
前記読出しポイント回路が、
前記少なくとも（Ｎ−１）個の電圧レベルと前記平均値を接続可能なＭ個のノードに対応する前記抵抗素子との間に少なくとも（Ｎ−１）個のノードを備えた第１と第２の電圧レベル間で接続される抵抗素子のチェーンを有することを特徴とする請求項１１７記載の集積回路。
【請求項１２２】
前記平均値の各々がバッファ用エレメントを介して前記抵抗素子のチェーンと接続可能であることを特徴とする請求項１２１記載の集積回路。
【請求項１２３】
前記Ｍ個のノードのどれを前記平均値のどれと接続するかの変更を行うための回転回路をさらに有することを特徴とする請求項１２１記載の集積回路。
【請求項１２４】
Ｍが２に等しいことを特徴とする請求項１２１記載の集積回路。
【請求項１２５】
前記メモリセルと前記トラッキングセルとを接続したプログラミング回路構成と、
前記平均値を接続可能な前記一対のノードと接続可能な一対のベリファイ電圧を供給するベリファイ基準電圧発生成回路をさらに有し、プログラミング処理中制御信号に応答して、前記平均値が前記一対のノードから切断され、前記ベリファイ電圧が接続され、少なくとも（Ｎ−１）個のプログラムベリファイ電圧を前記読出し用回路構成へ出力することを特徴とする請求項１２４記載の集積回路。
【請求項１２６】
前記プログラミング回路構成が、前記少なくとも（Ｎ−１）個のプログラムベリファイ電圧を用いて、前記トラッキングセルと同時に前記メモリセルをプログラムすることを特徴とする請求項１２５記載の集積回路。
【請求項１２７】
前記トラッキングセルをプログラムするときベリファイできないトラッキングセルを前記トラッキングセルの母集団から除去することを特徴とする請求項１２６記載の多状態メモリ。
【請求項１２８】
センス増幅器と接地電位との間で接続された不揮発性メモリセルのアナログ電圧レベルを出力する前記センス増幅器において、
電源と第１のノードとの間で接続され、基準電圧と接続された制御ゲートを備えた第１のトランジスタと、
前記電源と第２のノードとの間で接続され、前記第１のノードと接続された制御ゲートを備えた第２のトランジスタと、
前記第２のノードと接地電位との間で接続された第３のトランジスタと、
前記第２のノードと接続された前記アナログ電圧を供給するための出力信号とを有し、前記メモリセルが前記第１のノードと接地電位との間で接続され、前記第２のノードと接続された制御ゲートを備えることを特徴とするセンス増幅器。
【請求項１２９】
前記第１のトランジスタと前記第１のノードとの間で接続された少なくとも１つのカスコード装置と、
前記第１のノードと前記センス増幅器と接続された前記トラッキングセルとの間で接続された少なくとも１つのカスコード装置と、
をさらに有することを特徴とする請求項１２８記載のセンス増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に不揮発性半導体メモリ装置に関し、さらに詳細には、多状態メモリの読出しのためのトラッキングセルの利用に関する。
【０００２】
【従来の技術】
半導体メモリセルでは、セルのプログラミングによりデータが記憶され、所望のしきい値電圧が得られる。セルに記憶されたこのデータは、セルのしきい値電圧を決定し、この電圧を論理レベルに変換することにより読出される。２状態２進メモリセルの場合、読出しポイントを設けるための基準電圧すなわちブレイクポイント電圧の利用によりこの変換を行うことが可能となる。この読出しポイント以上のしきい値電圧を持つセルは一方の状態に対応し、この読出しポイント未満のしきい値電圧は他方の状態に対応する。メモリセルが多状態セルのとき、いくつかのこのような読出しポイントを導入してこれらの状態を識別する必要がある。
【０００３】
メモリセルに記憶された状態数が増加するにつれて、さらに多くの状態をしきい値の範囲内に含める必要がある。したがって、所定の状態に対応するこの範囲の部分はさらに狭くなり、読出しポイントはさらに狭くなる。一旦メモリセルがプログラムされると、メモリセルのしきい値は、いくつかの理由によりプログラムされたメモリセルのレベルから変化することが考えられる。このしきい値は不揮発性メモリ内の完全な電荷保持よりも少ない電荷に起因する場合もある。その場合、セルのしきい値は、印加されたバイアス電圧と、記憶された電荷自体により発生したフィールドと、誘電体内の捕捉電荷とに応じて上下する可能性がある。上記しきい値は、セルがプログラムされた時点と、読出された時点との間の動作状態の変化に起因する場合もある。セルのデータ内容の決定に用いる読出しポイントが上記セルの変化に従わない場合、読出しポイントはもはや異なるしきい値電圧の正確な区別を行わなくなる。これは、バンドギャップ回路から得られるような基準電圧の包括的な固定設定を読出しポイントの形成に使用するケースである。このような回路はメモリセルのしきい値電圧の変化へ導く状態に応答したり、予想とは別様に応答するものではない。この変化が十分大きな変化になると、読出しポイントは、セル上で検知されるしきい値電圧の正確な区別をもはや行うことはなく、プログラムされたデータをもはや正確に読出すことはできない。
【０００４】
これらのセルが読出される時点における特定データ状態に応じてプログラムされる読出しポイントとセルのしきい値電圧との間の対応関係の精度の向上を図る１つの方法として、書込み可能な基準セルまたはトラッキングセルの利用がある。これらは１組のメモリセルであるが、データで書込まれるメモリセルではなく、所定の基準値で書込まれるセルである。上記読出しポイントはこれらのセルから抽出され、データセルと同様に振舞うので、あるデータレベルと当該レベルに対応して最初にプログラムされたセルの現在のしきい値電圧との間のさらに正確な対応関係が示される。多状態メモリ内の基準セルの利用については、米国特許第５，１７２，３３８号に記載があり、また、１９９７年８月７日出願の米国特許出願第０８／９１０，９４７号にさらに記載されている。これらの特許および特許出願の双方はサンディスク　コーポレイションへ譲渡されたものであり、これらの特許および特許出願は双方とも上記参考文献として本願明細書に取り入れられている。
【０００５】
セル当たりの状態数の増加に伴い、読出し処理の精度の向上が必要となる。したがって、トラッキングセル技法における改善が必要となり、それは、この技法の精度と使用スピードとを上昇させるだけでなく、実際のトラッキングセルという観点と、関連する回路構成という観点との双方の観点から見て上記技法が求めるオーバヘッド量の減少を必要とする。
【０００６】
（発明の開示）
本発明は、書込み可能なトラッキングセルを用いるいくつかの技法を提示するものである。メモリの各書込みブロック用として複数のトラッキングセルが設けられる。関連する書込みブロックのユーザセルが、同一の包括的な固定基準レベルを用いて、好ましくは同時に書込まれる度に、上記トラッキングセルが再プログラムされ、トラッキングセルとユーザセルのプログラムしきい値がセットされる。ユーザセルが読出される度に、トラッキングセルのしきい値電圧が読出され、これらのしきい値を用いてユーザセルの記憶された論理レベルが決定される。
【０００７】
一組の実施形態では、１以上のトラッキングセルから成る母集団が多状態メモリの異なる論理レベルと関連する。サブセットの論理レベルのみに対してこれらのトラッキングセルの母集団を与えることも可能である。しきい値電圧を変換するための読出しポイントがこのサブセットに基づく論理レベルのすべてについて導き出される。一実施形態では、各々が複数のトラッキングセルから成る２つの母集団がマルチビットセルの２つの論理レベルと関連する。この一対の母集団のしきい値に基づいて、線形論理レベル対しきい値レベル関係によりユーザセルのしきい値を論理レベルのいずれかのレベルへの変換が可能となる。このようにして、非隣接論理レベルと関連するトラッキングセルの母集団に基づいて、データセルの論理レベルを決定することが可能となる。さらに多くのトラッキングセルの母集団を用いることにより、セルのしきい値と論理レベル間のさらに複雑な関係を得ることが可能となる。
【０００８】
トラッキングセルの利用によるデータセルの読出しはデジタルまたはアナログの実施構成を備えるものであってもよい。デジタル実施構成では、トラッキングセルのしきい値電圧は、データセルに記憶されたビット数よりもさらに高い精度で読出される。コントローラまたは別の回路構成によりこれらのより高い精度の値が変換され、より低い精度レベルでのセルの読出し、または、より高い精度で読出された論理レベルへのユーザセル値の変換のいずれかによりユーザセルのしきい値を低い論理レベルに変換させる。アナログの実施構成では、第１にそれらをデジタル値に変換することなくトラッキングセルの母集団のアナログしきい値を用いてユーザセルが直接読出される。例示のアナログの実施形態では、各書込みセクタに各トラッキングセル用の専用アナログセンス増幅器と、各トラッキングセルの母集団用平均化回路と、平均値からの必要な読出しポイントのすべてを与える抵抗素子チェーンとが設けられる。
【０００９】
別の一組の実施形態では、トラッキングセルの書込みのための異なる電圧および／またはタイミングが利用され、トラッキングセルの最終書込みしきい値における不確実性が小さくなる。一般にユーザ記憶セルよりもトラッキングセルの方がずっと少数なため、システム書込み速度がユーザセルにより制限される場合が非常に多く、基準セルにより制限されることはない。したがって、最も遅いユーザセルと同程度の敏速さで最も遅い基準セルを書込む間に、平均してさらに緩慢に基準セルを書込む様々な電圧および／またはタイミングの利用が可能となることが考えられる。これにより、システムの書込み速度全体に著しい影響を及ぼすことなく基準セルのしきい値の不確実性を小さくすることが可能となる。
【００１０】
本発明の追加の目的、利点および特徴とは、本発明の好ましい実施形態についての以下の説明から明らかになり、添付図面と関連して考慮されるべきである。
【００１１】
【発明の実施の形態】
回路の個々の構成要素のサイズの縮小および個々のメモリセル内に格納可能なデータ量の増加の双方により不揮発性半導体メモリの記憶容量は増大している。例えば、米国特許第５，７１２，１８９号と、２０００年２月１７日出願の特許第６，１０３，５７３号およびジャック　Ｈ．ユアンおよびジェイコブ　ハスケルによる“連続するビットライン導体が接触する不連続なソース拡散部とドレイン拡散部とを備えた不揮発性メモリセルアレイおよび形成方法”という２０００年９月２２日出願の米国特許出願第０９／５０５，５５５号に記載のようなデバイスは物理的フローティングゲート記憶トランジスタ当たり４論理ビット以上を記憶することが可能である。これらの特許および特許出願は、すべてサンディスク　コーポレイションへ譲渡されたものであり、これらはすべて本願明細書に参考文献として取り入れられている。この記憶には、各フローティングゲートが、１６以上の可能なメモリ状態のうちの１つの状態をこのフローティングゲート内に符号化して持つことが可能であることが求められる。これらのメモリ状態の各々の状態は、フローティングゲートに記憶された電荷の一意的値（さらに正確には狭い範囲の値）に対応し、上記一意的値は、上記各メモリ状態の近傍状態の電荷記憶値から十分に離れた値であり、当該近傍の状態並びにその他の状態から上記メモリ状態を明瞭に識別する値である。
【００１２】
セルの記憶電荷レベルの決定は、一定のバイアス状態を用いるセルの導通の大きさを検知する電流検知により、あるいは、変動するステアリング・ゲートバイアス状態を用いてこのような導通の立上りが検知されるしきい値電圧状態を通じて行うことができる。より標準的な構成装置のうちの２つの構成装置を示すことにする。この電流検知アプローチは、米国特許第５，１７２，３３８号と米国特許出願第０８／９１０，９４７号でさらに完全に開発されている。双方の特許は上記参考文献として本願明細書に取り入れられ、以下説明する様々な実施形態と共に用いることが可能である。しかし、以下の解説の大半は、しきい値電圧Ｖｔｈを利用し、このような検知アプローチは検知精度を高め、大量同時読出し処理と関連する電流、したがって、電力を低く保持し、高いビットライン抵抗に対する脆弱性を最小化するものである。
【００１３】
実際の検知は、例えば、セルのしきい値電圧を基準値の各々と順に比較することなどのいくつかの方法で行うことが可能である。多状態セルの場合、セル毎のデータ条件二分探索法を利用する方がさらに効率的なものとなる可能性がある。この探索法は、例えば、シーケンシャルな４回のパス検知処理によって、１６分の１の精度まで各検知セルのＶｔｈを同時に決定する能力を持つものである。記載されている様々な実施形態に関連して検知に要求されるこの精度のレベルについて以下検討する。通常、使用精度のレベルは、本実施形態の好適例の最低限必要な４ビットの精度以上の潜在的“ビット”という結果が得られる、さらに高い精度間でのトレードオフである場合が多いが、この使用精度のレベルは、これらのエクストラ・ビットの検知および記憶のために、さらに広い面積、並びに、これらのエクストラ・ビットの二分探索時の追加検知パスと、この割り増し情報の転送との双方に起因して消費されるさらに多くの時間の代償として得られるものである。
【００１４】
メモリセル内の記憶データを抽出するためには、このデータの書込みと記憶の双方を十分な忠実度で行う必要がある。プログラミング時に、セクタなどの書込まれているデータ単位内の各記憶状態と関連する値の範囲を一貫して狭い範囲に制限することが望ましい。さらに、これらの範囲の各中心値と、これらの範囲に対応する最も近い近傍、すなわち、書込まれた部分内の隣接するすぐ上およびすぐ下のＶｔｈを持つ状態との間の離間を絶えず制御される目標範囲内に維持することが可能である。一旦データが書込まれると、セルの母集団内の１次で記憶された電荷レベルは一定時間継続してそのレベルを保持し、コモンモードにおけるこれらの値からのドリフトは２次の結果となり、分散の重要性がずっと小さくなる。
【００１５】
データ単位を読出す際、当該単位内の各セルの記憶状態を検知回路構成により十分に高い精度と分解能で分析し、各記憶帯域の範囲と各隣接帯域間の分離を十分に分析することが望ましい。この分析は、上記状態の各々と関連するユーザデータが既知であることを必要とするのではなく、単に、十分な忠実度で中に含まれる状態のリードバックを必要とするものにすぎないことを付記しておく。十分な忠実度での読出しが不能な、あるいは、プログラム不能な当該セル、あるいは、データを記憶できないセルについては、誤り訂正符号（ＥＣＣ）や米国特許第５，４１８，７５２号に記載のような別の同等のエラー処理による処理が可能である。この特許は上記参考文献として本願明細書に取り入れられている。
【００１６】
上記構成装置の下で、最低限の検知要件として、十分な忠実度で各セルの記憶分析を行うことのみが必要であることが挙げられる。このようにして、同時に書込まれる記憶単位すなわちセクタ内で各セルが他のすべてのセルに対して持っているレベル関係の再現が可能となる。分析された記憶レベルとその対応状態間のこのような対応付けまたは識別用フィルタを設けたキーまたはトランスレータをこの情報から抽出可能であれば、これらの値が表す絶対値データをこの時点で確定するかどうかは本質的な問題ではない。このようなキーが存在しない時には、そのデータが最初に書込まれた時点に存在した正確な動作状態を十分な精度で再現するための絶対値参照という追加要件が課せられ、データへの当該レベルの正確な変換が意図される。当該状態およびその結果生じるメモリウィンドウのマージン要件を上げて、このような変換時における不正確さに対する保護帯域を設ける必要がある。使用可能なしきい値電圧のメモリウィンドウは信頼性とダイナミックレンジに起因して、サイズが制限されているため、符号化可能なレベルの数に限度が設けられることになり、したがって、物理的メモリセルに記憶される物理的ビット数にも限度が設けられることになる。
【００１７】
このような絶対的参照能力が与えられても、将来のある時点での読出しが行われた時、セルのデトラッピングに起因する“緩和現象”を受け易い書込みサイクル耐久レベルで生じるかもしれないような、元の書込み時点で確定したレベルに対応する相対的なリードバックレベルのコモンモードシフトが生じるケースでは、このような絶対参照はリードバックされたレベル間での変換には役に立たず、データはもはや同一のものではなくなる。上記に加えて、大量生産における上記のような絶対的参照能力の保証の困難性、数年にわたるデータ記憶とオペレーション、広範囲の動作温度、および、最終製品が満たすことが期待される様々なターゲット供給レベルと関連する範囲に起因して、このような“絶対的”参照能力に依存せずに、記憶媒体内に固有の“相対的”能力に依存する方が望ましい場合が多い。
【００１８】
これは、媒体内に、しばしばデータセクタ単位自体の中に、変換キーを埋め込むことにより達成可能である。以下の実施形態では、米国特許第５，１７２，３３８号と米国特許出願第０８／９１０，９４７号に記載のような、追加した数の物理的セル、オーバヘッドに関する基準、または“トラッキング”用セルを各セクタ内に導入して上記機能のサポートを行うことが可能である。これらの特許および特許出願の双方は上記参考文献として本願明細書に取り入れられている。ほとんどの実施形態の場合、これらのセルは、既知のデータまたは、コントローラ、ファームウェアまたはこれらの何らかの組み合わせによりデータ書込み時に確定される記憶レベルが含まれることを除けば、全ての点でユーザデータセルと同じものである。これらのセルは、米国特許第５，４１８，７５２号に記載のように、（機能ではなく、配置とプログラミングに関する限り）ＥＣＣビットに類似の方法でユーザデータに添付することが可能である。この特許も上記参考文献として本願明細書に取り入れられている。次いで、各データセクタには双方のユーザデータセルが含まれるが、上記データセクタは、データの記憶に直接使用しないトラッキングセル、誤り訂正符号セル、ヘッダ等々を含むことも可能である。トラッキングセルとＥＣＣセルとを設けた実施形態では、メモリの信頼性を高めるためにこれらのセルの双方を相補的に利用することができ、ＥＣＣセルはデータ値の修正に使用され、トラッキングセルはユーザデータとＥＣＣセル双方の読出しに使用される。
【００１９】
記載されているほとんどの実施形態では、トラッキングセルは、ユーザデータセルと同じ方法で処理され、回転および他のいずれの摩耗レベル戦略からも利益を受け、それらの関連するユーザデータ指定セルの履歴の正確な反映が意図される。ユーザデータの回転は、以下に説明するようなトラッキングセルの回転またはトグリングと結びつけたり、あるいは独立に処理したりすることが可能である。トラッキングセルの回転情報は該セルのしきい値レベルの比較により抽出できるため、ユーザセルの回転がトラッキングセルの回転から決定することが可能となる。この回転情報を相関づけることにより、ユーザセルの回転の関数としてトラッキングセルの回転を処理できるので、ユーザセルの回転情報を記憶するのに割り増しのセルの割り当てを行う必要がないため、メモリのオーバヘッドの節減が可能となる。以下の説明で、書込み可能なトラッキングセルの利用に関するいくつかの変更例について記載するが、上記トラッキングセルは、個々にあるいは連携して、米国特許第５，１７２，３３８号と米国特許出願第０８／９１０，９４７号に記載の方法の向上を図るために利用可能である。
【００２０】
関連するユーザセルがプログラムされる毎にトラッキングセルの再プログラミングを行うことにより、トラッキングセルは同じ履歴、したがって、ユーザセルと同じ電荷保持特性を取得する。例えば、ユーザセルのしきい値が１０年後に１０ｍＶだけ平均値が下がれば、トラッキングセルのしきい値の平均値も同じ１０ｍＶだけ下がることになる。ユーザセルと同時にトラッキングセルを読出し、このトラッキングセルを用いて各論理レベル用の予想しきい値電圧を決定することにより、上記電荷損失によるユーザセルの効率的マージンの低下が生じることはなくなる。
【００２１】
また、実行されるプログラム／消去サイクルの数の関数として不揮発性メモリセルの電荷保持特性が変化することもよく知られている。トラッキングセルを消去させ、ユーザセルの数とほぼ同じ回数このセルを再プログラムさせることにより、このサイクリングが電荷保持に依存していることも考慮されるが、この依存状態が効率的セルのしきい値マージンの減少を引き起こすことはない。
【００２２】
アナログまたはデジタル技法のいずれかを用いてトラッキングセルのしきい値の読出しを行うことも可能である。アナログ技法の１つの例には、図１に概略例示しているように、Ｎ＝２ｎ の状態のうちの１つの状態におけるユーザセルのしきい値間のしきい値に対応してトラッキングセルをプログラムするステップが含まれる。（以下の図１と図３の双方は理想化されたものであり、これらの図ではより実際に使用される範囲の値ではなく、セルのすべてが複数の個々の値のうちの１つの中に存在する。）この場合、差動センシングを直接利用して、印加される同じ制御ゲート電圧（ＶＣＧ）を用いて、個々のトラッキングセルのしきい値をユーザセルのしきい値と比較することも可能である。図２はこのようなアナログ構成装置のブロック図を示し、ユーザセル２２と、レベルｉとｉ＋１とを区別するトラッキングセル２１の双方にＶＣＧが印加され、双方のセルの出力信号が差動増幅器２３へ出力され、ユーザセル２２のＶｔｈがトラッキングセル２１のＶｔｈ以上か未満かの判定が行われる。様々なレベルに合わせてプログラムされるトラッキングセルとユーザセルとの比較により、ユーザセルの論理状態が決定される。これらの比較は、各トラッキングセルと各ユーザセルと比較する線形探索であってもよいし、あるいは、必要な比較回数の少ない二分探索であってもよい。
【００２３】
トラッキングセルのアナログ検知を利用して、ユーザセルのしきい値と同じしきい値に対応してプログラミングを行う別の方法が図３に概略的に例示されている。この場合、図４に示すように、読出し動作中、複数のトラッキングセルを使用して、ユーザセルの読出しに適した制御ゲート電圧が決定される。これについては、米国特許出願第０８／９１０，９４７号にさらに完全に記載されている。この場合、トラッキングセル４１と４２は、状態ｉとｉ＋１にそれぞれ対応する様々なプログラムされたしきい値を持つ。トラッキングセル４１と４２のそれぞれのセンス増幅器（ＳＡ４３とＳＡ４４）は、セル制御ゲートへ出力信号をフィードバックして、センス増幅器の出力信号がトラッキングセルのしきい値となるようにする。次いで、複数のセンス増幅器出力信号が回路（Ｖ平均４５）へ入力され、この回路により、ここで単一セル４６により表されるユーザセルの読出しに適した中間制御ゲートレベルが決定される。次いで、センス増幅器ＳＡ４７は、出力信号０／１により示されるように、ユーザセル４６のしきい値電圧がこの中間値以上か未満かの判定を行う。図４では、ユーザセル４６に適した制御ゲート電圧は２つのトラッキングセル４１と４２のしきい値電圧の間の中間値である。適切にプログラムされたトラッキングセルの組み合わせにより、プログラムされた各状態間の値を表すしきい値を導き出し、ユーザセルの論理レベルの決定にこのしきい値の利用が可能となる。
【００２４】
デジタル技法
トラッキングセルのしきい値とユーザセルのしきい値とを表す複数のデジタル値の読出しと、ユーザセルの論理レベルを決定するデジタル処理技法の利用とを含むトラッキングセルの別の利用方法については、上記参考文献に含まれている米国特許出願第０８／９１０，９４７号に記載があり、これについて以下さらに十分に説明する。このような１つの方法は、図３のように、ユーザセルのしきい値と同じしきい値に対応するトラッキングセルのプログラミングにより始まる。この場合、読出し動作は、トラッキングセルへ、そして、同時にユーザセルへ一連の固定制御ゲート電圧ＶＣＧを印加するステップから構成される。図５に概略的に示すように、これらの制御ゲート電圧は予想されるセルのしきい値の範囲全体をカバーする。図６に示すように、一連の制御ゲート電圧ＶＣＧの印加により、セルのしきい値を表すデジタル値が決定される。例えば、１６個の異なる制御ゲート電圧が利用可能な場合、ｌｏｇ２ （１６）＝４ビットのデジタル値の決定が可能となる。７ビット値を所望の場合、２７ ＝１２８個の異なる制御ゲート電圧が必要となる。上記のように、線形探索または二分探索でこれらの制御ゲート電圧の印加が可能である。しきい値の読出しと記憶に使用されるビット数ｍは、各ユーザメモリセルに記憶された論理情報ビット数ｎと少なくとも同じ大きさでなければならない。
【００２５】
（上記とは別に、制御ゲート電圧を変える代わり、センス増幅器トリップ電流の方を変更して、セルのしきい値を表すデジタルビットの若干あるいはすべてを決定してもよい。電流ベースの読出し技法については、例えば、米国特許第５，１７２，３３８号に記載があり、この特許は上記参考文献として本願明細書に取り入れられている。しかし、所定のフローティングゲートに記憶可能な多状態の数が多くなると、上述のような理由のために電圧ベースの技法の方が好まれる。）
【００２６】
米国特許出願第０８／９１０，９４７号の図４ａと図４ｂでは、それぞれｎ＝２とｎ＝３の４レベルと８レベルのケースがある程度詳細に示されている。これらの図はさらに完全に記載されている図５のバージョンに対応する図であり、これらの図にはしきい値の分布に対応する状態が示され、マージン値が含まれている。特に、ｎ＝２とｍ＝７に対応する７ビットの精度を持つ４状態セルについて記載する。実施形態の好適例のＮ＝４、Ｎ＝１６の状態セルについてｍ＝７の精度という観点から解説する。
【００２７】
これらのデジタル値が一旦決定されると、ユーザセルの記憶論理レベルの決定に利用される。１つの方法は、隣接するしきい値状態に合わせてプログラムされるトラッキングセルのしきい値間のデジタル中間値の計算から構成される。例えば、論理レベルｉに合わせてプログラムされる１つのトラッキングセルが０００１１１０として記憶されるデジタルしきい値をとるとする。論理レベルｉ＋１に合わせてプログラムされる別のトラッキングセルが０００１０１０として記憶されるデジタルしきい値をとるとする。これらの２つの値の間のデジタル中間値は０００１１００である。したがって、０００１１００より大きいものとして読出されるしきい値を持つすべてのユーザセルは、論理レベルｉ＋１またはそれより高いレベルを持つものと判定される。０００１１００よりも小さいしきい値を持つすべてのユーザセルは、論理レベルｉまたはそれより低いレベルを持つものと判定される。複数のセットのトラッキングセルについてこの処理を繰り返すことにより、各ユーザセル固有の論理レベルの決定が可能となる。
【００２８】
論理レベル間のデジタルなブレイクポイントを決定する代替方法は、非隣接論理レベルに対応するトラッキングセルのプログラミングから構成される。種々のトラッキングセルがどの論理レベルを表しているかがメモリシステムにより予め認知されていれば、すべての論理レベルに対応するトラッキングセルのプログラミングを行う必要はなく、論理レベル間のデジタルしきい値のブレイクポイントの決定が可能となる。この方法では、しきい値対論理レベルの曲線の形状に関する或る仮説が設けられている。例えば、図７はこのようなシステムを示す図であり、しきい値と論理レベルとの間の線形関係が仮定されている。このケースでは、線形補間を用いて論理レベル間のしきい値ブレイクポイントの決定が行われる。
【００２９】
図７は、単一の対のトラッキングセルに対応する、あるいはさらに一般的には一対のトラッキングセルの母集団に対応する２つのポイント７０と７１から導き出されるしきい値−論理レベル関係を示す図である。図の簡略化のため、これら２つのセルは最低の論理レベル０と最高の論理レベルＮと関連するものと想定されている。（同様に、本解説および残りの解説の双方においても、上記状態を逆順に並べて、“０”を最高値Ｖｔｈに対応するように並べること等々も可能である。）トラッキングセルあるいはトラッキングセルの母集団に対応する論理レベルは、コントローラ、ファームウェアまたはこれらの何らかの組み合わせによりデータ書込み時に確定される。対応するＶｔｈ０ とＶｔｈＮ がこれらのセルの読出しにより確定され、Ｖｔｈ対論理レベル曲線が決定されて当該状態のしきい値電圧が示され、ブレイクポイントＢＰｉ，ｉ＋１ を識別する論理レベルが任意のマージン値と共に抽出される。“０”または接地電位と、論理状態と、低い後消去“消去”状態とを識別する実施形態の場合、追加のＢＰ０，ｅ はＶｔｈ０ 未満となる。
【００３０】
状態の数よりも少ない数のトラッキングセルあるいはトラッキングセルの母集団を用いることにより、必要なトラッキングセル数並びにこれらのセルに必要な対応するオーバヘッドの量が低減される。例示の４ビットの実施形態では、２状態のみと関連するトラッキングセルを使用した場合、２４ ＝１６の各状態と関連するセルと比較してトラッキングセル数で１／８の減少結果が得られる。
【００３１】
図７は最高と最低の論理状態を用いたものであるが、これらの論理状態は一般に好ましい選択ではない。上記状態を使用しない１つの理由として、しきい値という観点から見ると、相対的に中間論理状態からずっと離れているため、これらの値が正確なものとして上記しきい値を反映するものではないということが挙げられる。代わりに、例えば、トラッキングセルが、最高と最低レベルの間のほぼ１／４と３／４の距離のところに在る一対の中間論理レベルに対応する場合、トラッキングセルと別の論理レベルとに対応する上記対の論理レベル間の平均距離は短くなる。この結果、読出し処理用としてより良好なマージンが得られることになる。
【００３２】
最高と最低の論理状態を使用しない別の理由として、これらの状態が“通常の”データセルに対応していないという点も挙げられる。書込み可能なトラッキングセルを利用する動機の１つとして、ユーザセルと比較して、トラッキング処理によりかなり一般的な履歴が得られるという点が挙げられる。書込み可能なトラッキングセルの関連するユーザデータ指定セルの履歴をさらに正確に反映するために、並びに、さらに正確なＶｔｈ対論理レベル関係を示すために、中間の論理レベルに近い論理状態を利用する方がさらに正確である。例えば、Ｎ＝１６の場合、論理レベル４と１２などと関連する状態の方がさらに代表的な状態になる。同じセルまたは母集団が状態４または１２のいずれかへ絶えず書き換えられることがないようにするために、上記状態を回転することができる。これについては米国特許出願第０８／９１０，９４７号に記載があり、米国特許第５，２７０，９７９号にさらに完全な記載がある。これらの特許も上記参考文献として本願明細書に含まれている。したがって、トラッキングセルは、すべての可能な論理状態を通じて回転されることはないものの、間で回転されて、相対的に高いＶｔｈ状態および相対的に低いＶｔｈ状態に合わせてプログラムされることにより、一般的なユーザセルの履歴に近づくことになる。
【００３３】
ほとんどの実施形態では、関連する書込みブロックのユーザセルが、好ましくは同時に書込まれる度に、これらのトラッキングセルは再プログラムされ、同一の包括的な固定基準レベルを用いて、トラッキングセルとユーザセルのプログラムされたしきい値がセットされる。これらのベリファイ基準レベルは、例えば、バンドギャップ（ｂａｎｄ−ｇａｐ）基準電圧生成装置や別の標準的技法による生成が可能である。すべての必要基準電圧の生成、あるいは、トラッキングセルからの読出しブレイクポイントを形成する同じアルゴリズムにより供給されるその他の必要なレベルを持つさらに少数の必要基準電圧の生成にこれらの基準レベルの利用が可能であり、上記アルゴリズムについてはアナログの実施形態と関連して以下さらに詳細に説明する。ユーザセルが読出される度にトラッキングセルのしきい値電圧も好ましくは読出され、これらのしきい値を用いてユーザセルの記憶論理レベルの決定が行われる。
【００３４】
図７は、論理レベルとその対応するしきい値間の線形関係を仮定するものである。Ｖｔｈ対論理状態曲線の実際の形状は、セルのプログラミング方法、および、上記セルが、一定時間にわたり、且つ、変動する読出し状態においてこのプログラミングレベルを維持する方法の双方の方法により決められる。一般に、セルはプログラム／ベリファイサイクルでプログラムされ、このサイクルは均等に離間して配置される一連のプログラムベリファイレベルを使用し、その結果、当該プログラミングが完了する時点および状態の線形関係が得られる。ベリファイレベルがその公称値とは異なる場合、非線形性が結果として生じる場合もある。上記とは別に、非線形関係を意図的に導入して、例えば、セルの経年属性に依存する所定電圧を利用したり、利用可能なしきい値ウインドウのさらに安定した部分に記憶した状態数を圧縮したりすることも可能である。このような意図的な非線形性はＶｔｈ対論理状態曲線による補正が可能であり、アナログの実施形態に関して以下に説明するように、コントローラで、あるいは、より直接的に計算することが可能である。
【００３５】
最低の次数に従って、或る特定のＶｔｈ対論理状態曲線に対応してセルをプログラムすれば、上記セルはこの曲線を保持することになる。高い次数に従って、時間と変動する読出し状態とを伴って、異なるしきい値を持つセルは異なる量だけずれることになる。これらの影響はさらに複雑な曲線を用いて補正が可能である。図８に、この場合、状態２、Ｎ／２および（Ｎ−２）として採られた３つの異なる論理レベルに対応してトラッキングセルがプログラムされている。これによりしきい値と論理レベルとの間の非線形関係の抽出が可能となる。図９では、４つの論理レベルを用いて、しきい値と論理レベル間のさらに複雑な非線形関係の抽出が可能となる。一般に、３以上の論理レベルを使用する場合、その曲線は区分的一次線形またはより高次の曲線となるように構成することが可能である。区分的一次線形を想定した場合、これは、各対のポイント間で想定される線形となり、最低と最高レベルのトラッキングセルを越える任意の必要な外挿が、単に線形の続きとなるか、あるいは、“０”状態と“Ｎ”状態の近くのセルのある仮定された振舞いに基づくものになるかのいずれかになると想定される。各々が異なる論理レベルと関連するものとしてトラッキングセルからなるＫ個の母集団を用いる場合、（Ｋ−１）次までの曲線（境界でのセルの振舞いに基づいて仮説が立てられている場合、さらに高度の曲線）の抽出が可能となる。或いは、最小２乗法、３次スプライン、または別の標準的技法を用いて（Ｋ−１）よりも低い次数の曲線の形成も可能である。
【００３６】
以上記載の実施形態では、通常暗黙のうちに、特定の論理レベルと関連する各トラッキングセルの母集団は単一セルから構成されることが仮定されていた。別の実施形態では、各母集団の中に複数のトラッキングセルを使用し、母集団の各々は２以上の論理状態のうちの１つに合わせてプログラムされる。所定の論理レベルと関連する複数のトラッキングセルを用いる利点が、上記参考文献として本願明細書に含まれている米国特許出願第０８／９１０，９４７号に記載されている。この方法では、図１０に示すようなトラッキングセルの不可避的で非理想的なしきい値レベルがサポートされ、１６個のセルからなる２つの母集団が各々使用される。この場合、数学的回帰法を利用して、しきい値対論理レベル曲線の最善の適合を決定することができる。
【００３７】
図１０の例では、トラッキングセルからなる２つの母集団は論理レベル４と１２と関連する。（しきい値内の拡散は、実際に見られる拡散に対して誇張されているため、使用されるスケールには一致していないように見える。）次いで、例えば、単純平均、重み付き平均すなわち異常値を無視する平均、あるいは、根２乗平均すなわち他の冪に基づく平均などの複数の方法で各母集団内のしきい値の平均値を算出することができる。次いで、各母集団の平均値から線形関係の抽出が可能となる。或いは、最初に個々の母集団の平均値をとる代わりに、トラッキングセルのすべてを用いて最小２乗法または別の回帰法を実行することも可能である。これは、３以上のレベルと関連する母集団を使用する場合、別個の処理となる。これらの変更例のうち、（図１０の１０１により示される過剰にプログラムされた（ｏｖｅｒ−ｐｒｏｇｒａｍｍｅｄ）トラッキングセルなどの生じ得る異常値は切り離して）２つの母集団の各々から形成される単純算術平均の利用は一般に最も単純で高速な実現方法であるが、より高次の曲線が関係する計算ではさらに多くの処理が必要となる。
【００３８】
“劣悪な”トラッキングセルを正しくプログラムできない場合、ユーザデータセルに関して行うのと同じ方法でこのセルを別のセルに対応づけるか、あるいは、もっと単純な対応づけを行うかのいずれかを行うことが可能である。なぜなら上記劣悪なトラッキングセルはユーザデータを含まないため、母集団では使用されないからである。例えば、初期テスト時に、トラッキングセルがテスト状態周辺のしきい値を得ることができなければ、供給者はこの欠陥セルのスイッチを切ってもよい。さらに、プログラム中あるいは消去動作中セルが正しいベリファイを行うことができない場合、セルはその時点でスイッチを切られる可能性がある。さらに、“良好な”トラッキングセル間でさえ、無視されるトラッキングセルが生じる場合がある。例えば、ここでもまた、図１０の１０１により示されるようなトラッキングセルが生じる可能性があるが、このトラッキングセルを“劣悪な”セルとして特定することはできない。但し、このトラッキングセルのしきい値は、例えば、プログラミング時のオーバーシュートなどに起因して他のトラッキングセルとは実質的に異なるものとなる。トラッキングセルの処理中、ブレイクポイントの計算時にいずれのトラッキングセルも無視することにより“劣悪な”しきい値を持つこの“良好な”トラッキングセルの除去が可能となる。上記ブレイクポイントは同じレベルに合わせてプログラムされるすべてのトラッキングセルの平均しきい値電圧から一定の距離だけ離れているしきい値を持つ。この距離は、セルのしきい値の相対的差異または絶対的差異のいずれかに基づく限界値としてもよい。
【００３９】
上記方法のいずれの場合にも、トラッキングセルの母集団が１つまたは多数のポイントから構成されるか否かにかかわらず、これらの母集団はサブセットの論理状態の総数のみと関連するものであってもよい。特に、図１０の例は、ユーザセルをプログラムできる対象となる１６の可能な論理状態に対して２つの母集団しか持っていない。この結果、一対の論理状態を区別するための一般的ブレイクポイントは、このブレイクポイントが識別対象とする論理状態のしきい値電圧により決定されることはないことになる。例えば、ブレイクポイントＢＰ５，６ は論理状態５と６のいずれとも関連しない母集団により決定される。
【００４０】
トラッキングセルの実際のしきい値電圧を利用して、アナログベースとデジタルベースの双方をベースとする複数の方法で、ユーザセルのしきい値をデータ値の中へ戻して変換を行うことが可能である。一組の実施形態では、トラッキング用およびユーザセル用の最大ｍビットのしきい値情報がｍからｎへのビット変換を行う処理回路へロードオフ（ｏｆｆ−ｌｏａｄｅｄ）される。この処理回路は、実施形態に応じて、実際のメモリセルからの別のチップに含まれるコントローラか、同一チップに含まれるコントローラかのいずれかのコントローラであってもよい。メモリ管理およびホストシステムからのデータ転送のようなその他の機能に加えて、この場合、コントローラは一次またはより高次のＶｔｈ対論理状態変換曲線を計算することも可能である。ｍ＝７ビットの精度を利用する４状態ユーザセルの場合のこの処理に関する変更例が、上述した米国特許出願第０８／９１０，９４７号に記載されている。４ビットユーザセルについての本例の場合、７ビット精度、決定されたブレイクポイント、データ値に変換されたユーザセルのしきい値に従ってトラッキングセルとユーザセルの双方の読出しが可能である。或いは、７ビットの精度でトラッキングセルのみを読出し、その値を４ビットブレイクポイント電圧に変換し、次いで、上記４ビットブレイクポイント電圧を用いてユーザセルを直接読出してそのデータ内容を検出することも可能である。
【００４１】
読出しが高速処理で行われるため、４ビット精度のプログラミングを行い、包括的な固定ベリファイ値に基づいて７ビットの精度での当該プログラミングと読出しとを行っても、結果的に、双方の処理を行う場合の７ビットの精度の利用時に生じるようなスピードの損失を生じることはない。特に、読出し処理が二分探索を利用する場合、７ビットの精度での読出しコストの方が７ビットの完全な実施構成から生じる損失よりもずっと少なくなる。
【００４２】
上記オプションに照らして、様々な方法と複数の様々なトラッキングセルで書込み可能なトラッキングセルを利用する複数の種々の実施形態がある。キーとなる目的が、測定状態と記憶データ間の理想的な変換または少なくとも最適の変換を確立することであれば、トラッキングセルの機能はこの最適変換の決定を行うことである。
【００４３】
検知回路構成がその線形性あるいは線形性と言わないまでも少なくともその整合性を保持していれば、上記変換変形は、２組のトラッキングセルにより確定される勾配と交点とを備えて適合するほぼ直線になり、各組のトラッキングセルは或る最適状態にセットされて、このような適合誤差の最小化が行われる。任意の所定状態内にセルの母集団をしっかりと制限する能力にもかかわらず、トラッキングセルグループを含むいずれのグループ内にも常に何らかの拡散が生じるため、これは各母集団の中心値を統計的に確定できる十分な数のこのようなセルの存在を示唆するものである。このようにして、変換の確定に関連するエラーに対する保護帯域を拡散の１／２だけ増やすことが可能となる。例えば、２つのこのような最大の拡散によりメモリ状態を分離する場合（すなわち、各近傍状態の分布の外側のエッジ間の分離として最大の拡散を保持する場合）、中心値からまたは中心値の極めて近くに確定される基準値によって、当該状態とその最も近い近傍とを識別する最大マージンが与えられる。母集団でほとんどトラッキングセルを使用しない場合、母集団の極値の近傍からこの基準値の設定を行うことができる見込みがあり、当該状態から状態への２５％に等しい検知用マージンが状態離間用として取り去られる。セルの最適数はオーバヘッドの面積、したがって、コスト対精度間でのトレードオフであるが、多くのアプリケーションで１０から３０セルの相対的に小さな母集団で十分である。セクタ当たりのこのようなオーバヘッドコストは相対的に小さなものである。例えば、約１０２４個のユーザデータセルを含む書込みセクタでは、セル当たり４ビットすなわち１／２バイトで５１２バイトが与えられるが、この書込みセクタで図１０の２つのトラッキングセルグループの各グループ内に在る１６個のセルは３％程度のオーバヘッド面積によるコスト上昇となるにすぎない。
【００４４】
しかし、変動する歪みを示す或る無視できない量が検知動作内に固有のものとして含まれ、その結果、書込み時間およびその後の読出し時間の間で異なる非線形性が変換時に生じる場合、３以上の状態と関連するトラッキングセルが必要となる場合もある。このため極端なケースでは、各状態の表示が必要となる。対応するオーバヘッドの増加を制御することを目的として、ある状態と関連する母集団当たりのセル数の減少が示唆されることになる。ほとんどのアプリケーションでは、このような極端なケースは起こりそうにない。しかし、図８と図９に示すような３または４の異なる状態の母集団により上記２つの限界値間での妥当な妥協が行われる場合もある。
【００４５】
上述したように、いくつかの異なる場所で変換の確定と関連する処理を行うことが可能である。１つのオプションでは、この処理はコントローラ内で行うことができ、その場合、トラッキングセルのデジタル化されたしきい値をメモリからコントローラへシフトし、変換確定のために読出しの最初に最大精度を利用可能に設ける必要がある。次いで、この同じ精度でデータの残り部分をシフトアウトし、セル当たり４ビットデータを抽出する変換を利用してコントローラにこのデータの処理を行わせることができる。上記抽出によりＩ／Ｏバス幅とクロック周波数に対する情報転送レートが短くなり、消費電力量が増えることなる。或いは、例えば、オンチップの高速ルックアップ・テーブルＲＡＭを満たしながら、メモリへ変換値をシフトバックし、メモリ・チップ上の残りのデータの処理にこの変換値を利用することが可能である。この変換はデータのシフトアウトと同時に行うことも可能であり、それによって関心対象の４ビットデータのみのシフトアウトが行われ、読出し速度の損失が最小化され、このデータシフトと関連する電力の低減が行われる。別のオプションとして、メモリ・チップ自体で行われる変換の実行があり、同一チップ上にコントローラを配置することにより、および／または、どのような関連する電圧が、第１のパス検知セッション時に各所定の状態と関連するトラッキングセルの母集団を最もよく満たすかを確定することにより、さらに、第２の検知セッション時にユーザセルから１６個のレベルの読出しに使用する電圧の最大設定値をこれらの値から調整することにより上記変換は実行される。メモリセルと同じチップ上にコントローラを配置することにより、入力／出力バスでのデータ転送が回避されるため、時間と電力双方の節減という結果が得られる。
【００４６】
アナログ技法
図１１は、ユーザセルを直接読出し、トラッキングセルからアナログ電圧レベルを導き出す実施形態を示すブロック図である。以下の詳細の多くは上記デジタルの実施構成にも適用されるものであるが、アナログの実施形態では、トラッキングセルのしきい値電圧はデジタル値に変換されずに、アナログの実施形態のアナログ形式で利用されて、読出し電圧がセットされ、直接ユーザセルのしきい値電圧のデータへの変換が行われる。このような回路にメモリ内の各データセクタが好適に設けられる。
【００４７】
図１１では、第１の組のＬトラッキングセル（ＴＣ１，１ １１１１〜ＴＣ１，Ｌ １１１２）が平均化回路ＡＶＥＡ １１１０と接続されている。第２の平均化回路ＡＶＥＢ １１２０（ここではＬ個のエレメントを備えるものと仮定されている）が第２のトラッキングセルの母集団と接続されている。これらのトラッキングセルのしきい値に基づいて、２つの平均化回路が、論理レベルのうちの２つと関連する２つの電圧ＶａｖｅＡとＶａｖｅＢとを決定し、これらの電圧から様々な読出しポイントが決定される。さらに一般的なケースでは、３以上の論理レベルと関連する母集団が用いられ、その場合、母集団当たり上記のような１つの平均化回路が使用されることになる。次いで、ＶａｖｅＳが、ユーザセルのしきい値電圧のデータ変換に使用する読出しポイント確定用回路１１３０へ供給される。
【００４８】
ＶａｖｅＳのほかにも、回路１１３０はいくつかの別の入力信号の受信が可能である。２つの母集団が対応する状態ＡとＢとを回転させてさらに均等な履歴の出力が行われるので、回路１１３０はどの母集団がどのレベルに対応するかの決定を行う。例えば、図１０に対応する実施形態では、これらの母集団のうちの一方は論理レベル４に対応し、他方は別の論理レベル１２に対応する。どちらがどちらであるかを決定するために、回路１１３０によりこれらの電圧の直接比較が可能である。あるいはコントローラ、ファームウェア、またはこの情報が制御信号として記憶されているいずれの場所（ここではＲＯＴとラベルをつけた）からでもこの情報の供給が可能である。さらに一般的には、これらの母集団が関連付けられている態様の変化に関する情報を含むことも可能である。図１４と関連して以下に説明するように、好ましくは同一の回路構成１１３０をプログラムベリファイ、並びに、データ抽出以外の別の読出し動作にも使用することが望ましいので、２つの母集団と関連する論理レベルの各々に対応する包括的な固定したプログラムベリファイ電圧、ＶＰＶｈｉとＶＰＶｌｏ、も供給される。次いで、読出しポイントをセットするためにＶａｖｅＳまたはＶＰＶｓ のいずれかを使用するかを決定するために制御信号（ここではＰＧＭと呼ぶ）が利用される。
【００４９】
次いで、これらの読出しポイントは読出し／ベリファイ回路１１４０へ供給される。この処理は、その時処理中のオペレーションに使用される特定の読出しポイント（例えば、データ抽出用ブレイクポイントなど）を供給するステップから構成することが可能であり、あるいは、図１４との関連で説明するさらに多数の組の電圧の同時供給が可能である。次いで、これらの読出し値はユーザデータセルに対して行われる様々な読出し動作に利用される。ここでは、単一セル１１５０は図１１の回路と関連する読出しセクタ全体を示すように図示されている。次いで、読出し／ベリファイ回路１１４０の回路構成は読出しポイントを利用して、例えば、様々なブレイクポイントを制御ゲートに印加したり、図６の単純化した構成装置における場合のように、センス増幅器を用いてその結果をモニタしたりするなどの方法によりセルからデータの抽出を行う。（ここでは図の単純化のために、トラッキングセルとユーザデータセル用のプログラミング回路構成は、これらの図のエレメントに対して抑制されているが、該回路構成は、例えば、米国特許第５，１７２，３３８号または第５，４１８，７５２号、または米国特許出願第０８／９１０，９４７号に記載および図示されており、これらの特許および特許出願はすべて上記参考文献として本願明細書に含まれている。）
【００５０】
図１２は、回路ＡＶＥＡ １１１０とそのトラッキングセルの実施形態をＬ＝１６のケースについてさらに詳細に示す図である。もう一方の平均化回路も同様に構成されている。トラッキングセルＴＣ１，１ 〜ＴＣ１，１６の各々も、ユーザメモリセルの場合と同様に構成され、プログラムされている。これらのトラッキングセルは各々それぞれのアナログセンス増幅器と接続され、同じ基準電流Ｉｒｅｆ により各々出力される。例えば、トラッキングセルＴＣ１，１ １１１１はアナログセンス増幅器ＳＡ１１２１１と接続される。基準電流Ｉｒｅｆ を入力信号として用いて、センス増幅器はトラッキングセルＴＣ１，１ のＶｔｈ１，１ のしきい値電圧を出力する。この電圧は抵抗器１２４１の両端にわたって通過後、他方のしきい値電圧Ｖｔｈ１，２ 〜Ｖｔｈ１，１６ と合成され、論理レベルＡ、ＶａｖｅＡと関連するトラッキングセルの平均値が形成される。各センス増幅器の出力信号もアナログＳＡ１用の１２３１のようなトランジスタの中を通り抜ける。これは任意の“劣悪な”トラッキングセルを使用しないための手段である。例えば、初期テスト中トラッキングセルが正しくプログラムされないことが検知された場合、チッププロバイダはトランジスタ１２３１を用いて母集団からトラッキングセルを除去することができる。或いは、或る後の日付に書込みや消去を行ったとき、トラッキングセルがベリファイを行えなかった場合、その時点でトラッキングセルのスイッチを切ることができる。図１２の実施形態は各トラッキングセル用の専用センス増幅器を提供するものであるが、別の実施形態では、適切なスイッチング回路が設けられていれば、トラッキングセルによるセンス増幅器の共有も可能である。言うまでもなく、トラッキングセルの母集団が単一セルから構成されているケースでは、単一のしきい値電圧しか供給されないので平均値の算出は必要ではない。
【００５１】
トラッキングセルと接続されるアナログセンス増幅器の１つの実施形態が図１３に示されている。バンドギャップ基準電圧生成装置または別のソースからの基準電圧Ｖｒｅｆ がトランジスタ１３０１の制御ゲートに印加され、基準電流Ｉｒｅｆ がセンス増幅器１２１１に供給され、トラッキングセルＴＣ１１１１のソースへの電流が生成される。第２の対のカスコードトランジスタ１３２１と１３２２に先行する一対のｐ−カスコード装置１３１１と１３１２は、それぞれのカスコードバイアスを持ち、トラッキングセルとトランジスタ１３０１との間に置かれる。ノードＮ１は２組のカスコード装置の間に在り、トランジスタ１３３０の制御ゲートと接続される。接地接続され、バイアス電流により制御されるトランジスタ１３３０とトランジスタ１３４０との間で、第２のノードＮ２がトラッキングセル１１１１の制御ゲートと接続される。この構成では、トランジスタ１３３０は、ソース・フォロワのように機能し、トラッキングセルのしきい値電圧Ｖｔｈ１，１ と同じレベルにＮ２の電圧をセットする。ノードＮ１の両側の一対のカスコード装置を用いて、フィードバックループの利得がブーストされる。
【００５２】
図１４は、図１１の読出しポイント回路１１３０の特別の実施形態である。電圧ＶａｖｅＡとＶａｖｅＢ、あるいはさらに一般的には、トラッキングセルの母集団からの平均電圧のすべては、１４０２のようなスイッチング回路で受信される。上述したように、トラッキングセルの母集団が関連する論理状態間で、該母集団を回転することが望ましい場合が多いため、上記母集団が現在どの状態と関連しているかに対応してＶａｖｅＳの接続を行う必要がある。２つの値がある場合、１４０２のような単純な回路により、制御信号ＲＯＴＡＢがハイレベルにセットされていなければ、ＶａｖｅＡはＶａｖｅＨＩ と接続され、ＲＯＴＡＢがハイレベルにセットされていれば、ＶａｖｅＢはＶａｖｅＬＯ と接続され、これら２つの接続の回転が行われる。トラッキングセルの母集団と論理レベル間のこの対応関係は、ここでブロック１４０１として示されている回転決定用回路で決定される。入力信号は様々なＶａｖｅＳであり、コントローラまたはこの情報が記憶されているいずれの場所からでも得られる対応関係または組み合わせを含む１以上の信号である。
【００５３】
トラッキングセルの母集団が同じ組の論理レベルと常に関連するケースでは、ＶａｖｅＳの値を相互に単に比較することによりブロック１４０１による対応関係の決定も可能である。例えば、図１４では、ＶａｖｅＡ＞ＶａｖｅＢかどうかに基づいてＲＯＴＡＢをハイレベルにセットするかしないかにより対応関係が決定される。或いは、ＲＯＴＡＢは直接ＲＯＴから生じることもあり得る。追加の制御信号ＣＳｉ により、トラッキングセルが関連する組の状態の変化がサポートされる。回転を伴わない単純な実施形態では、回路１４０２は存在しなくなり、平均値は対応するノードすなわちＯＰ−ＡＭＰに直接印加される。
【００５４】
一旦ＶａｖｅＳが正しく接続されると、ＶａｖｅＳを用いて、抵抗器エレメントのチェーンでのその対応する論理レベルの電圧設定が行われる。ＶａｖｅＨＩ とＶａｖｅＬＯ とをそれらの対応するノードに直接印加するのではなく、これらの電圧は、バッファとして機能するそれぞれの対応するＯＰ−ＡＭＰ１４２１、１４２２に接続される。トランジスタ１４３１〜１４３６をしばらく無視して、それぞれのノードＹとＸと直接接続されるようなこれらＯＰ−ＡＭＰの第２の入力信号について考察する。図１４で、ノードＸおよびＹと接続されると、上記対のトラッキングセルの母集団は論理レベル３および１３と関連する。次いで、各論理状態ｉは抵抗器Ｒｉ 上でノードに対応する。抵抗器Ｒ０ 〜Ｒ１５がすべて等しければ、図１０に示すような線形関係が結果として生じることになる。抵抗値の何らかの変動は、それが意図的なものであれ、処理の変化に起因するものであれ、どこか別の場所で補正されない限り非線形関係を生じることになる。
【００５５】
トラッキングセルの母集団の組が異なるトラッキングセルの母集団に対応することを可能にするために、１４３１〜１４３３と１４３４〜１４３６のような１組のトランジスタを含めてもよい。ここでＣＳａ 〜ＣＳｃ として概略的に示す１組の制御信号を使用することにより、トラッキングセルの母集団と関連する高い方の論理レベルを論理レベル１２、１３（ノードＹにおける）または１４とすることが可能である。次いで、回路１４０１は、適当なトランジスタのスイッチをオンにし、その他のトランジスタをオフにする信号を供給する。トランジスタ１４３４〜１４３６と信号ＣＳｄ 〜ＣＳｆ とを用いて同じ様に低い方のレベルがセットされる。
【００５６】
セルの読出しに用いる同じＶｔｈ対論理レベル関係も利用してセルをプログラムするために、データ抽出用として利用されるようなプログラムベリファイ（および他の任意の読出し動作）のために同じ読出しポイント回路の使用も可能である。ＯＰ−ＡＭＰ１４２１と１４２２への入力信号がＶａｖｅＨＩ とＶａｖｅＬＯ と接続される場合、各抵抗器Ｒｉ の上方に在るノードは電圧Ｖａｖｅｉにあり、この電圧Ｖａｖｅｉは、データ抽出時の論理レベルにユーザデータセルのＶｔｈを変換するために論理状態ｉの平均しきい値にセットされた電圧である。もし、代わりに、これらのＯＰ−ＡＭＰの入力信号が、ここでＶＰＶｈｉとＶＰＶｌｏとして示すような、プログラムベリファイ電圧と接続されるならば、これらのノードは、上記入力信号がベリファイされて書込みサイクルの最後でプログラムされた状態になるとき、論理レベルのレベルに対応することになる。トラッキングセルと関連する論理状態にあるユーザセルと同じようにトラッキングセルがプログラムされる実施形態では、同じ抵抗器チェーンを用いてユーザセルとトラッキングセルの双方のプログラムが１セクタ内で行われる。例えば、プログラミングの最後で、トラッキングセルの母集団のうちの１つが論理状態３と関連すれば、この母集団のセルと、この論理レベルに合わせてプログラムされたユーザセルの双方はノードＸに対応することになる。
【００５７】
この抵抗器チェーンの多重使用をサポートするために、スイッチが設けられ、ＶａｖｅＳあるいはＶＰＶＳ のいずれかが適当なＯＰ−ＡＭＰと接続される。これは、標準的構成装置のいずれにも実装可能であり、一緒に動作する一対のスイッチＳＨ １４１１とＳＬ １４１２として概略的に図１４に示されている。これらのスイッチＳＨ とＳＬ は、データ変換読出しのためにＶａｖｅＨＩ とＶａｖｅＬＯ にそれぞれ接続され、さらに、プログラムベリファイ読出しのためにＶＰＶｈｉとＶＰＶｌｏにそれぞれ接続されている。次いで、スイッチＳＨ １４１１とＳＬ １４１２とは、図１１に示すプログラム信号ＰＧＭのような適当な制御信号に応答して作動する。この制御信号はハイレベルにセットされる場合には抵抗器チェーンをベリファイ電圧と接続し、ローレベルにセットされる場合には抵抗器チェーンをＶａｖｅＳと接続する。ＶＰＶｈｉとＶＰＶｌｏとは、プログラミング中読出しベリファイ用として使用される包括的な固定基準電圧値であり、チップまたは別の標準的技法でバンドギャップ基準電圧生成装置により生成される。
【００５８】
データをメモリセルに入れる処理とメモリセルからデータを取り出す処理の双方に回路１１３０を使用することにより、しきい値を変換して論理状態に戻すとき、プログラミング中のＶｔｈ対論理レベル関係の中へ導入される非線形性が自動的に補正される。この補正は非線形性が意図的であるかないかに関らず行われる。例えば、処理上の変化に起因するデバイスの不整合により、不均等な間隔のしきい値範囲が生じる可能性がある。しかし、ユーザセルが変換されて論理レベルに戻されるときにも同じ不整合が生じるので、この影響は大部分キャンセルされる。或いは、設計上の選択を行ってしきい値ウインドウの下の部分の中へさらに高密度に状態をパックすることも可能である。これは、チェーンの最下部に在る抵抗器の値を最上部の値よりも小さな値にセットすることにより達成可能である。次いで、プログラミング中非線形が自動的に導入され、計算上の実施構成により生じるようなパフォーマンスの損失の類いを生じることなく読出し中に上記非線形が除去される。同様に、読出し／書込みおよびトラッキング／ユーザセルの非対称性に対する、他のデバイスの不整合に起因する影響を低減するために、同じデバイスが、そのそれぞれのアナログセンス増幅器と読出しセンス増幅器用の基準セルとデータセル双方のドレインに使用され、同じ電流ミラーが基準電流用として使用される。
【００５９】
図１４についての以上の説明は、抵抗器Ｒｉ 間のノードの中心電圧であるＶｔｈの分布の中心値についてのみ述べているものであり、状態の識別に使用する実際の中間ブレイクポイントおよびこれらの状態がどのように生成されるかについて述べるものではなかった。図１５は、抵抗器Ｒｉ のうちの１つを示す図１４の細部であり、この抵抗器は様々な使用値を示すためにタップされている。
【００６０】
各抵抗器Ｒｉ は抵抗器のサブチェーン（ここでは８個の抵抗器Ｒｉ，０ 〜Ｒｉ，７ に想定されている）に分解され、読出し処理時に利用するブレイクポイント読出しポイントや他の中間値が出力される。この場合、ブレイクポイントＢＰｉ（ｉ−１）は、状態ｉと（ｉ−１）のしきい値電圧ＶａｖｅｉとＶａｖｅ（ｉ−１）の平均値と想定される値の間の中間にセットされる。別の読出しポイントが同じように取り出される。状態ｉの低いマージン値と状態（ｉ−１）の高いマージン値、Ｖｍｌｉ とＶｍｈ（ｉ−１） とはそれぞれＢＰｉ（ｉ−１）のノードのすぐ上とすぐ下のノード上に在るものとして示されている。対応するＶａｖｅ 値にどのくらい近接してマージン値をとるかにより、この値を書込んだとき、どれくらい密接してこの値周辺に分布をクラスタするかが決定される。所望の精度のレベル、および、米国特許第５，５３２，９６２号に記載の様々な読出しポイントのような別個のタイプの所望の読出しポイントの数によりノード数が決定される。この特許は上記参考文献として本願明細書に含まれている。再び、所望の動作特性に依存するが、ノード値の不均等な間隔を望むのであれば場合、サブチェーンの抵抗器Ｒｉ，０ 〜Ｒｉ，７ を不等値にセットすることが可能である。
【００６１】
トラッキングセルの別のプログラミング
これまで説明した実施形態のすべては主としてユーザデータセルと同様にプログラムされるトラッキングセルを仮定したものであった。次いで、これらの基準セルは、同じ強度のプログラミング・パルスを用いて、同じ継続時間で、ユーザセルと同じアルゴリズムを用いて書込まれ、同じレベルでベリファイされる。これにより、同様の履歴、および、トラッキングセルとユーザセル双方の分布が形成されるが、アプリケーションによっては、トラッキングセルを別様にプログラムする実施形態を用いてもよい。
【００６２】
書込み可能な基準セルの書込まれたしきい値の中には不確実性がある。書込まれた対象論理レベルを決定するためにユーザセルがこのしきい値を用いると、この不確かさは著しい確率上の誤差を示す値となる。例えば、記憶セルについての書込まれたしきい値の不確実性が１０５ｍＶとなるようなシナリオについて考えてみる。基準セルが同じ１０５ｍＶの不確実性を有する場合、記憶セルと基準セル間の電圧差が同じ１０５ｍＶの高さとなる可能性がある。レベル間の電圧分離が２００ｍＶであれば、適切な論理レベルの基準セルの値までの近さよりも、隣接する論理レベルの基準セルの値までの方が値が近いしきい値を持つ記憶セルが生じることになる。このことがこのような記憶セルにエラーを引き起こす原因になる。
【００６３】
すべての基準セルとユーザセルの書込み時間をより多くとることにより書込まれたしきい値の不確実性の低減が可能である。例えば、より短い書込みパルスの使用も可能である。この結果、各書込みパルスに対するより小さなしきい値の変化が生じ、したがって、最終しきい値のよりきめ細かな精度（少ない不確実性）が得られることになる。しかし、この方式は、より頻繁にターゲットしきい値に対してこのセルのチェックを行うことを含意し、読出し処理により多くの時間がかかることを意味する。これにより書込み速度全体が減少するので、この減少はストリーミングビデオの保存などのような若干のアプリケーション用としては容認できないトレードオフとなるかもしれない。
【００６４】
トラッキングセルの母集団の場合、記憶セルの場合と同じしきい値の不確実性という結果が生じるが、この記憶セル用として使用するのと同じ電圧とタイミングとを用いてトラッキングセルの書込みを行う代わりに、これら２つのタイプのセルの違った形での書込みも可能である。基準セルのしきい値の変動が小さくなれば、これにより基準セルのしきい値の不確実性により導入される読出しエラー値も少なくなる。基準しきい値とユーザセルしきい値との間の平均値と最大値双方の差を少なくすることも可能である。これは書込み速度全体に著しい影響を与えることなく行うことができる。
【００６５】
１つの例では、ユーザ記憶セル用よりも低い基準セル用の制御ゲート電圧および／またはドレイン電圧が使用される。低い電圧は、ほとんどの不揮発性メモリセルの書込み動作のためのプログラム速度を低下させる。ユーザ記憶セルの場合と同じタイミングを用いれば、平均的基準セルは同じ書込み時間の場合の平均的ユーザセルよりもしきい値の変化を受けることが少なくなる。一般に、書込みアルゴリズムは複数の書込みパルスから構成され、セルのしきい値と最終目標値との比較が介在する。したがって、書込みパルス当たりのしきい値の変化が少ない緩慢なセルの書込みは最終しきい値における不確実性が少ないという結果が得られる。
【００６６】
しかし、たとえ平均的基準セルの方が平均的ユーザセルよりも緩慢に書込まれるとしても、最も緩慢な書込み基準セルでも、最も遅いユーザセルと同程度に迅速にターゲット・レベルに対応して通常書込みを完了することが可能である。書込みブロック当たり１０００個のユーザセルと２０個の基準セルとが存在し、セルの書込み速度が正常に分布しているケースについて考察する。１０００個のユーザセルの場合、最も緩慢なセルは、平均的セルよりもσＱ−１（１／１０００）＝３．１σ倍緩慢な書込みを行う。但し、Ｑ＝ガウス累積分布関数でありσはその標準偏差である。２０個のユーザセルの場合、最も緩慢なセルは、平均的セルよりもσＱ−１（１／２０）＝１．５σ倍緩慢な書込みを行う。したがって、典型的分布の場合、最も遅いユーザセルでも最も緩慢なトラッキングセルよりも３．１σ／１．５σ＝２．０７倍緩慢な書込みを行う。したがって、セルの集団全体に対する必要な書込み時間全体にインパクトを与えることなく、ユーザセルの約２倍の緩慢な、したがって、約２倍良好な精度で基準セルの書込みを行うことも可能である。上記例では、１０５ｍＶから１０５／２．０７＝５１ｍＶまで基準セルのしきい値の不確実性を低減することも可能である。それによって、ユーザセルと基準セルのしきい値間の最大の差は１０５ｍＶから（１０５＋５１）／２＝７８ｍＶまで縮められ、２６％改善される。
【００６７】
別の例では、同じ電圧を用いてユーザセルと基準セルとのプログラミングも可能であるが、基準セル用として異なる書込みタイミングを利用してもよい。詳細には、基準セル用としてより短い書込みパルスの使用が可能な場合、これらの書込みパルスを高い精度で書込むことが可能となる。１０００個のユーザセルと２０個の基準セルという上述したシナリオについて再び考察を行う。さらに、ベリファイ時間が書込み時間のサイクルの２０％である書込み／ベリファイサイクルについて考察する。最も遅いユーザセルと最も遅い基準セルについて、書込み時間と同書込み時間に対するベリファイ時間の合計を望む場合、本願では次式が得られる。
ユーザセルの（書込み＋ベリファイ）時間合計
＝（Ｔｐｕ＋０．２Ｔｐｕ）Ｎ　　　　　　　　　　　　　　　　　（１）
である。但し、Ｔｐｕはユーザセル書込みパルス幅であり、Ｎは最も遅いユーザセル用として必要な書込みパルス数である。同様に、
トラッキングセルの（書込み＋ベリファイ）時間合計
＝（Ｔｐｒｅｆ＋０．２Ｔｐｒｅｆ）Ｍ　　　　　　　　　　　　　　　（２）
である。但し、Ｔｐｒｅｆは基準セル書込みパルス幅であり、Ｍは、最も遅い基準セル用として必要な書込みパルスの数である。また、
最も遅いユーザセル用として必要な書込み時間＝ＴｐｕＮ　　（３）
および
最も遅い基準セル用として必要な書込み時間＝ＴｐｒｅｆＭ　　（４）
である。従来の計算では、最も遅いユーザセルは、最も遅い基準セルの書込み時間の２．０７倍を必要とすることが示されている。したがって、
ＴｐｕＮ＝２．０７ＴｐｒｅｆＭ　　　　（５）
である。式（１）、（２）およびＴｐｒｅｆについての式（５）を解くと、以下の解が求められる。
Ｔｐｕ＝７．７Ｔｐｒｅｆ
この式は基準セルの書込みパルスがユーザセルの書込みパルスよりも７．７倍短くなることが可能であり、しかも最も遅いユーザセルと同じ時間で最も遅い基準セルの書込みを完了することを記述するものである。
【００６８】
したがって、７．７倍高い精度で基準セルの書込みが可能となる。ユーザセルのしきい値の不確実性が１０５ｍＶであるケースでは、これによって１４ｍＶ未満の基準セルの不確実性が与えられる。これによってユーザセルのしきい値と基準セルのしきい値間の最大の差は（１０５＋１４）／２＜６０ｍＶまで減少する。これによって基準セルの使用時にエラー比率の大幅な減少が可能となり、ユーザセルに記憶すべき正確な論理レベルが決定される。逆に、これによりさらに近接して一体に論理レベルの配置が可能となり、必要なしきい値範囲が狭くなる。あるいはセル当たりの記憶レベルをさらに多くすることさえおそらく可能となる。
【００６９】
これらの計算は確率計算であり、トラッキングセルの母集団内での特定のセルがこの時間内でベリファイを行うことができないことが生じる場合もある。ユーザセルと同じアルゴリズムでトラッキングセルのプログラミングが行われる上記その他の実施形態の場合と同様、欠陥のある基準セルは、ユーザデータを含まないため、新しいセルと対応づけるか、あるいは、単に母集団から除去するかのいずれかを行うことが可能となる。
【００７０】
ユーザセルの場合とは異なるトラッキングセル用タイミングが用いられる結果、さらに複雑な、一般にすべてのセルについて同じタイミングを用いる制御論理回路の２倍複雑な、制御論理回路が得られる。トラッキングセルの書込みはさらに多くのＡＣ電源も必要とする。なぜなら、必要なパルスが短ければ短いほど結果としてより多くの信号スイッチングが得られるからである。また、ユーザセルの書込みとトラッキングセルの読出し（またこれとは逆の、トラッキングセルの書込みとユーザセルの読出し）とを同時に行うことにより潜在的により多くのノイズが発生する可能性があり、セルのしきい値の読出し時にエラー値が形成される。上記欠点は、トラッキングセルのしきい値の改善された分布により相殺することが可能である。
【００７１】
実施構成と方法の様々な細部は本発明の単なる例示にすぎない。このような細部の様々な変更は、添付の請求項によりのみ限定される本発明の範囲内にあることが理解されよう。
【図面の簡単な説明】
【図１】
トラッキングセルしきい値とユーザセルのしきい値との間の関係を示す。
【図２】
個々のトラッキングセルしきい値をユーザセルのしきい値と直接比較するために使用する差動センシングのアナログ構成装置のブロック図である。
【図３】
トラッキングセルのしきい値とユーザセルのしきい値との間の別の関係を示す。
【図４】
複数のトラッキングセルを使用する差動センシングの構成装置を示す概略表示である。
【図５】
予想されるセルのしきい値の範囲全体にわたる制御ゲート電圧の範囲を示す。
【図６】
セルのしきい値を決定するために図５のレベルを利用する構成装置のブロック図である。
【図７】
線形関係がしきい値と論理レベルとの間にあると仮定されるようなシステムを示す。
【図８】
しきい値と論理レベルとの間の非線形関係の抽出を可能にする３つの異なる論理レベルに合わせてプログラムされるトラッキングセルを示す。
【図９】
しきい値と論理レベルとの間のさらにずっと複雑な非線形関係の抽出を可能にするために用いられる４つの論理レベルを示す。
【図１０】
所定の論理レベルと関連する複数のトラッキングセルを示す。
【図１１】
ユーザセルを直接読出し、トラッキングセルからアナログ電圧レベルを導き出す実施形態を示すブロック図である。
【図１２】
回路ＡＶＥＡ １１１０とそのトラッキングセルの実施形態をさらに詳細に示す図１１の細部である。
【図１３】
トラッキングセルと接続されるアナログセンス増幅器の実施形態を示す。
【図１４】
図１１の読出しポイント回路の特定の実施形態である。
【図１５】
様々な使用値の出力のためにタップされる図１４の抵抗器Ｒｉ の１つの細部である。
【図１】
2004510286.tif 000003
【図２】
2004510286.tif 000004
【図３】
2004510286.tif 000005
【図４】
2004510286.tif 000006
【図５】
2004510286.tif 000007
【図６】
2004510286.tif 000008
【図７】
2004510286.tif 000009
【図９】
2004510286.tif 000010
【図１０】
2004510286.tif 000011
【図１１】
2004510286.tif 000012
【図１２】
2004510286.tif 000013
【図１４】
2004510286.tif 000014
【国際公開パンフレット】
2004510286.tif 000015
2004510286.tif 000016
2004510286.tif 000017
2004510286.tif 000018
2004510286.tif 000019
2004510286.tif 000020
2004510286.tif 000021
2004510286.tif 000022
2004510286.tif 000023
2004510286.tif 000024
2004510286.tif 000025
2004510286.tif 000026
2004510286.tif 000027
2004510286.tif 000028
2004510286.tif 000029
2004510286.tif 000030
2004510286.tif 000031
2004510286.tif 000032
2004510286.tif 000033
2004510286.tif 000034
2004510286.tif 000035
2004510286.tif 000036
2004510286.tif 000037
2004510286.tif 000038
2004510286.tif 000039
2004510286.tif 000040
2004510286.tif 000041
2004510286.tif 000042
2004510286.tif 000043
2004510286.tif 000044
2004510286.tif 000045
2004510286.tif 000046
2004510286.tif 000047
2004510286.tif 000048
2004510286.tif 000049
2004510286.tif 000050
2004510286.tif 000051
2004510286.tif 000052
2004510286.tif 000053
2004510286.tif 000054
2004510286.tif 000055
2004510286.tif 000056
2004510286.tif 000057
2004510286.tif 000058
2004510286.tif 000059
2004510286.tif 000060
2004510286.tif 000061
2004510286.tif 000062
2004510286.tif 000063
2004510286.tif 000064
2004510286.tif 000065
2004510286.tif 000066
2004510286.tif 000067
2004510286.tif 000068
2004510286.tif 000069
【国際公開パンフレット（コレクトバージョン）】
2004510286.tif 000070
2004510286.tif 000071
【国際調査報告】
2004510286.tif 000072
2004510286.tif 000073
2004510286.tif 000074
2004510286.tif 000075
2004510286.tif 000076