(57)【要約】スイッチングパワー増幅器は例えばオーディオアプリケーションに用いられる。効率の良いパフォーマンスを得るためにＤ級技術が用いられる。スイッチングパワー増幅器を更に改良するために、複数のローパワースイッチングパワー増幅器をより大きなスイッチングパワー増幅器に統合するということを提案する。ノイズ及びＥＭＩを劣化させることなくスイッチングパワー増幅器の精度及び効率が向上する。
2004509548.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を変換する入力ユニットと、複数の並列なローパワースイッチングパワー段と、これら段を駆動する駆動ユニットと、前記パワー段の出力信号を加算する加算ユニットとを有するスイッチングパワー増幅器。
【請求項２】
前記駆動ユニットが多相駆動ユニットであることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項３】
前記複数の並列なローパワースイッチングパワー段がＮ相パワー段であることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項４】
前記加算ユニットがインダクタ加算ユニットであることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項５】
前記入力ユニットがＦＩＲフィルタを有し、前記入力信号がＤＳＤ信号であることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項６】
前記入力ユニットがアップサンプラー及びノイズシェーパーを有し、前記入力信号がＰＣＭ信号であることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項７】
前記入力ユニットがフィルタユニット及びＡＤ変換器を有し、前記入力信号がアナログ信号であることを特徴とする請求項１に記載のスイッチングパワー増幅器。
【請求項８】
請求項１に記載のスイッチングパワー増幅器で用いられる相駆動ユニット。
【請求項９】
請求項１に記載のスイッチングパワー増幅器で用いられるパワー段。
【請求項１０】
請求項１に記載のスイッチングパワー増幅器で用いられるインダクタ加算ユニット。
【請求項１１】
スイッチングパワー増幅器を駆動する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はオーディオ出力信号を供給するスイッチングパワー増幅器に関する。
【０００２】
【従来の技術】
ヨーロッパ特許出願公開公報第ＥＰ−Ａ−０９３０７００号から、いわゆるＰＣＭ入力信号を入力部で受信する、いわゆるＤ級増幅器が既知である。
【０００３】
従来のＤ級技術の使用により、効率、線形性又はＥＭＩの３つの不完全な点のいずれか１つを、残りの２つの内少なくとも１つを犠牲にして改善させることができる。スイッチング周波数は必要とされる信号のバンド幅に正比例する。更に、例えばＤＳＤ（Ｄｉｒｅｃｔ Ｓｔｒｅａｍ Ｄｉｇｉｔａｌ）に対する高い反復レートは、極めて高いスイッチングノイズに転換され、これは低効率につながる。ＤＳＤ信号は、オーディオ信号を以下のパラメータを用いて表したものである。サンプリング周波数＝４４．１ｋＨｚの６４又は４８倍。１ビット、ノイズシェーピング済み。最大変調指数＝５０％。６０ｋＨｚのバンド幅を用い、スペクトル情報最大１００ｋＨｚ。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、既知のスイッチングパワー増幅器を改良することである。
【０００５】
【課題を解決するための手段】
この目的のために、本発明によるスイッチングパワー増幅器は独立請求項記載の特徴を有する。
【０００６】
スイッチングパワー増幅器の精度及び効率は、複数のローパワースイッチングパワー段をより大きな増幅器に統合することにより向上される。
【０００７】
このようにして、他の不完全な点を劣化させることなくスイッチングパワー増幅器の効率を向上することが可能になる。本発明の実施例は従属項に記載した。
【０００８】
多相の利点は、出力スイッチが供給する必要があるのが全出力の一部のみになることと、スイッチが小さいためスイッチングが早く、損失が少ないことと、出力遷移の数がこれらの小さなスイッチに分布していることと、１つのスイッチのタイミングエラーの影響が単相であった場合の１／ｎになることとである。
【０００９】
特別な駆動方法の使用により、信号電圧統合時の損失を小さくすることが可能になる。誘導統合器は統合時にエラーが起きないように工夫されている。本方法により、例えばＤＳＤ信号を、ディストーションが低く高効率なアナログパワーへ直接変換することが可能になる。
【００１０】
本発明及び本発明を利するよう随意的に実施される付加的な特徴を、以下に記載の実施例及び図を参照して説明し、明らかにする。
【００１１】
【発明の実施の形態】
図１はスイッチングパワー増幅器ＳＰＡの一例を示すブロック概略図である。スイッチングパワー増幅器は入力Ｉで入力信号を受け取る。入力Ｉは入力ユニットＩＮＵと結合されており、この入力ユニットＩＮＵは、入力信号を多相駆動ユニットＭＰＤＵにおいて用いることが可能な信号に変換する。多相駆動ユニットの出力はパワー段ＰＳと結合されている。パワー段の出力は加算ユニットＳＵＭＵと結合されている。加算ユニットの出力は、ローパスフィルタを介して、スイッチングパワー増幅器の出力Ｏと結合されている。
【００１２】
多相の利点は、出力スイッチが供給する必要があるのが全出力の一部のみになることと、スイッチが小さいためスイッチングが早く、損失が少ないことと、出力遷移の数がこれらの小さなスイッチに分布していることと、１つのスイッチに及ぼすタイミングエラーの影響が単相であった場合の１／ｎになることとである。
【００１３】
図２は、入力Ｉ２においていわゆるＤＳＤ信号を受け取るスイッチングパワー増幅器の一例ＳＰＡ２を示す。入力Ｉ２は入力ユニットＩＮＵ２を介して多相駆動ユニットＭＰＤＵ２と結合されている。また本例では、多相駆動ユニットはパワー段ＰＳ２と結合されている。更にパワー段の出力は加算ユニットＳＵＭＵ２と結合されている。加算ユニットの出力は、ローパスフィルタＬＰＦ２を介して、スイッチングパワー増幅器の出力Ｏ２と結合されている。
【００１４】
本例では入力ユニットＩＮＵ２は入力されたＤＳＤ信号をフィルタし、ｋ個の信号を多相駆動ユニットＭＰＤＵ２に供給する。多相駆動ユニットはｎ個の駆動信号を、この例ではｎ相であるパワー段ＰＳ２に供給する。このパワー段の出力はｎ個の異なった出力信号を加算する加算ユニットに結合されている。加算ユニットの出力はローパスフィルタＬＰＦ２、例えばＬＣローパスフィルタを介して、スイッチングパワー増幅器ＳＰＡ２の出力Ｏ２と結合されている。
【００１５】
ゲインを生み出す本方法は、ＤＳＤ信号の変調レベルが低すぎる場合でも、ＤＳＤ信号が増幅器を完全に変調することを可能にする。
【００１６】
図３は、本発明記載のスイッチングパワー増幅器の更なる一例ＳＰＡ３を示す。本例では、入力Ｉ３はいわゆるＰＣＭ信号を受け取り、この入力Ｉ３は入力ユニットＩＮＵ３に結合されている。また本例では、入力ユニットは多相駆動ユニットＭＰＤＵ３に結合されており、この多相駆動ユニットはパワー段ＰＳ３に結合されている。パワー段の出力は加算ユニットＳＵＭＵ３に結合されており、この加算ユニットはローパスフィルタＬＰＦ３を介して、スイッチングパワー増幅器の出力Ｏ３と結合されている。本例ではＤＳＤ入力信号の代わりにＰＣＭ入力信号が使用されている。本例では入力ユニットＩＮＵ３は、多相駆動ユニットＭＰＤＵ３にｋ個の信号を供給する、アップサンプラー及びノイズシェーパーを有する。
【００１７】
図４は、アナログ増幅器としてのスイッチングパワー増幅器の一例ＳＰＡ４を示す。本例では、入力Ｉ４はアナログの入力信号を受け取り、この入力は入力ユニットＩＮＵ４に結合されている。本例ではこの入力ユニットは、入力信号から制御信号ｃｓ４を引く減算器ＳＵＢ４を有する。第二の制御信号ＣＳＵ２を、例えば出力Ｏ４から加えることが可能である。減算器の出力は、フィルタユニットＦＵ４及びＡＤ変換器ユニットＡＤＣ４を介して多相駆動ユニットＭＰＤＵ４に結合されている。本例では多相駆動ユニットの出力もパワー段ＰＳ４に結合されている。パワー段の出力は加算ユニットＳＵＭＵ４に結合されている。加算ユニットの出力は、ローパスフィルタＬＰＦ４を介してスイッチングパワー増幅器の出力と結合されている。
【００１８】
本例ではスイッチングパワー増幅器ＳＰＡ４はアナログ入力信号を受け取る。デジタルオーディオを直接処理する能力よりも経済面に重点が置かれているときには、多相演算は利点が未だに大きく、アナログ環境でアプリケーションを保証するのに十分の利点を有する。これは、オーバーサンプリングを行うロービットＡＤＣ変換器などのアナログ制御ループにより行われ、アナログ制御ループのフラッシュＡＤＣへの供給出力はパワー段と同程度の量子数を有する。その後ＡＤＣからの出力は前記に説明されたように処理することができる。
【００１９】
制御ループの入力は、加算ユニットＳＵＭＵ４の後の出力と入力との間の差である。余分なフィードバック信号は、出力を含む、出力フィルタ上の幾つかのポイントにおいて取り除かれることができる。
【００２０】
図５は加算ユニットの一例ＳＵＭＵ５を示し、これは、いわゆる自動変換器を用いる、信号を高精度で加算（実際は平均化）する方法を有する。加算の精度はコアの性質に影響を受けない。信号は増幅器Ａ１−Ａ４を介してコイルＬ１及びＬ２に供給される。コイルＬ１及びＬ２は出力コイルＬ３に結合されている。加算を１レベル行うことにより相の数が二倍になることが分かるであろう。本方法は大きな利点の一つとして、加算の精度が極めて高いことを有する。加算ネットワークは出力フィルタと分離されている。出力電流によるコアの磁化は起こらない。リップル電流は小さくすることが可能である。また、コイルの大きさは供給される電力の量とは無関係である。更に、このように信号を加えることにより、インダクタの許容誤差は無視できるようになる。
【００２１】
本方法は幾つかの例に基づいて記述された。当業者は本発明の範囲内に入る多くの変形例に気付くであろう。
【図面の簡単な説明】
【図１】本発明記載のスイッチングパワー増幅器のブロック概略図。
【図２】本発明記載の、ＤＳＤ入力信号を用いた場合のより詳細なスイッチングパワー増幅器のブロック概略図。
【図３】本発明記載の、ＰＣＭ入力信号を用いた場合のスイッチングパワー増幅器の一例のブロック概略図。
【図４】アナログ実施のスイッチングパワー増幅器のブロック概略図。
【図５】インダクタ加算手段の一例。
【国際公開パンフレット】
2004509548.tif 000003
2004509548.tif 000004
2004509548.tif 000005
2004509548.tif 000006
2004509548.tif 000007
2004509548.tif 000008
2004509548.tif 000009
2004509548.tif 000010
2004509548.tif 000011
2004509548.tif 000012
【国際公開パンフレット（コレクトバージョン）】
2004509548.tif 000013
【国際調査報告】
2004509548.tif 000014
2004509548.tif 000015
2004509548.tif 000016