(57)【要約】特に鉄道技術の、接続されたマルチコンピュータシステムを同期調整するための本発明によるシステム及び方法は、増大する使用能力及び安全に役立つ。本発明によるシステムによって、マルチコンピュータシステムにあっては、僅かに１つのハードウエアクロックジェネレータしか必要とされず、これにより、ハードウエアクロックジェネレータの同期調整において発生するリスクが取り除かれる。接続されたコンピュータ（Ｒ１，Ｒ２）が、クロックパルス（Ｔｉｃｋ）を介しても使用可能であるようにするため、このクロックパルスは、時間同期調整の方法によってシミュレートされる。それぞれのコンピュータ（Ｒ１，Ｒ２）が、通常の様式では、ハードウエアクロックジェネレータを装備されているので、コンピュータ（Ｒ１，Ｒ２）への稼動中のハードウエアクロックジェネレータの割振りは、必要が生じた際に変更することができる。アプリケーション（ＡＰＰ）の同期調整（ＳＹＮ＆ＣＨＫ）の適切な分離を得るため、本発明によるシステムにあっては、いわゆるサブシステムステップ（ＲＤ，ＰＣ１，ＰＣ２，ＯＴ）がアプリケーションプロセスのために導入される。これらのサブシステムステップ（ＲＤ，ＰＣ１，ＰＣ２，ＯＴ）は、オペレーションシステム（ＯＳ−ＬＡＹ）及びハードウエア（ＨＷ−ＬＡＹ）に依存しない。これは、一定の要素内へのアプリケーション（ＡＰＰ）の分配を、アプリケーション（ＡＰＰ）の課題を考慮しなければならないということなく可能とする。これらのステップの間には、妥当性チェックのための同期調整ポイントが位置する。
2004503868.tif 000002
【特許請求の範囲】
【請求項１】
特に鉄道技術の、接続された複数のデータ処理設備のシステムを同期調整するための装置において、
システム内に、１つのデータ処理設備（Ｒ１）だけが、このデータ処理設備に割り振られた稼動中のハードウエアクロックジェネレータを備えており、その際、稼動中のハードウエアクロックジェネレータの運転が、装置内で発生可能なデータによって限定可能であるように構成されていること、また、接続された残りの複数のデータ処理設備（Ｒ２）のための同期調整クロックパルス（Ｔｉｃｋ）が、クロックパルスを発信するテレグラム（１．１〜２．２）によって発生可能であるように構成されていることを特徴とする装置。
【請求項２】
個々のデータ処理設備が階層的に構成されており、その際、少なくとも１つの同期調整モジュール（ＳＹＮ＆ＣＨＫ）及び／又は少なくとも１つのコミュニケーションモジュール（２／３−ＣＯＭ）が、ハードウエア層（ＨＷ−ＬＡＹ）とオペレーティングシステム層（ＯＳ−ＬＡＹ）の間に配設されており、かつ、このデータ処理設備のためのドライバ機能として構成されていることを特徴とする請求項１に記載の装置。
【請求項３】
特に鉄道技術の、接続された複数のデータ処理設備のシステムを同期調整するための方法であって、これらのデータ処理設備が、時間に依存したプロセスを実行するようにする方法において、
ａ）１つのデータ処理設備（Ｒ１）に割り振られたハードウエアクロックジェネレータによって、同期調整クロックパルス（Ｔｉｃｋ）が発生されるようにし、
ｂ）このデータ処理設備（Ｒ１）の同期調整クロックパルス（Ｔｉｃｋ）が、クロックパルスを発信するテレグラム（１．１）によって、接続された残りの複数のデータ処理設備（Ｒ２）に引き渡されるようにし、そして、
ｃ）接続された複数のデータ処理設備（Ｒ２）が、それらのプロセスを、この同期調整クロックパルス（Ｔｉｃｋ）の後に実行するようにする、
ことを特徴とする方法。
【請求項４】
テレグラム（１．１）によって引き渡される同期調整クロックパルス（Ｔｉｃｋ）で、全ての接続された残りの複数のデータ処理設備（Ｒ２）が、固有のテレグラム（２．１）でもって、クロックパルスを引き渡すデータ処理設備に応答するようにすること、また、テレグラム引渡しの完全さ及び／又は正確さが、クロックパルスを引き渡すデータ処理設備（Ｒ１）によってチェックされるようにすることを特徴とする請求項３に記載の方法。
【請求項５】
クロックパルスを発信するテレグラム（１．２（Ｄ１））が、必要が生じた際に、データ交換のためのデータ（Ｄ１）でもって、データ処理設備（Ｒ１，Ｒ２）の下で完全にされるようにすることを特徴とする請求項３又は４に記載の方法。
【請求項６】
プロセス内で一定のサブシステムステップ（ＲＤ，ＰＣ１，ＰＣ２，ＯＴ）が限定され、これらのサブシステムステップにおいて、同期調整クロックパルス（Ｔｉｃｋ）によって制御されるデータ同期調整のための同期調整ポイントが得られるようにすることを特徴とする請求項３〜５のいずれか１つに記載の方法。
【請求項７】
接続されたデータ処理設備の１つのデータ処理設備（Ｒ１）へのハードウエアクロックジェネレータの割振りが、方法開始（ＰＯＮ）の間に静的に記憶装置から発生可能なデータによって実現されるようにすることを特徴とする請求項３〜６のいずれか１つに記載の方法。
【請求項８】
運転の間の割振りが、システムの状態に依存して変更されるようにすることを特徴とする請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、特許請求項１もしくは３の上位概念による装置及び方法に関する。
【０００２】
厳格な安全技術の規定を維持すべきである技術的な領域にあっては、冗長性によって要求される安全基準を満足できるようにするために、マルチコンピュータシステムとも呼ばれる接続されたデータ処理設備のシステムが使用される。
【０００３】
マルチコンピュータシステムは、いわゆる多様性のあるハードウエア内に構成することができる。マルチコンピュータシステムは、特にプロセッサのような個々の構成要素が、種々のアーキテクチャ内に構成されており、たいていは様々な生産者によって生産されている場合、多様性のあるハードウエアに基づく。多様性のあるハードウエアにより、一定のコンピュータもしくはプロセッサに内在するエラーも認識可能である。特に整備及びロジスティックを簡略化するため、増々、いわゆる一元的なハードウエアが使用され、このハードウエアは、一貫したハードウエア構造によって際立っている。
【０００４】
典型的なマルチコンピュータシステムは、２ｖ２及び２ｖ３の概念及び構成の下に公知である。
【０００５】
２ｖ２システムにおいては、２つのデータ処理設備が、インターフェースによって互いに接続されている。例えば両方のデータ処理設備の状態データの比較が周期的に行なわれる場合は、この比較において両方のデータ処理設備がそれぞれ同等と既に確定されている場合にだけ、プロセスデータの更なる処理が行なわれ、不等である場合は、エラー処理が行なわれる。全ての、又は少なくとも安全に関連した命令は、不等である際には実行されず、制御すべきシステムは、安全な状態にもたらされる。
【０００６】
２ｖ３システムにおいては、３つのデータ処理設備が、それぞれインターフェースを介して他のデータ処理設備と接続されている。状態データの比較が対をなして行なわれる場合は、２つのデータ処理設備が比較の際にそれぞれ同等と既に確定されている場合にだけ、プロセスデータの更なる処理が行なわれる。その際、第３のデータ処理設備がエラーになっている状態にあると見なされる。このような方法は、「ボーティング」という概念の下に公知である。
【０００７】
要求される安全基準を満足するため、一元的なハードウエアのための解決策が公知であり、この解決策においては、システムクロックパルスが、それぞれ等しく当該プロセッサに供給され、両方のプロセッサは、同一のソフトウエアを処理する。バス平面上では、データ状態、即ち、データ流動の比較が行なわれ、不等の際にはエラーと認識される。従って、この解決策は不利である。何故なら、経過時間の差を考慮する特別な比較回路が必要であるからである。
【０００８】
別の解決策は、所定の時点で、それぞれの記憶装置の内容を比較する点にあり、これらの記憶装置の内容からは、安全に関連したデータの一貫性が明らかになるか、もしくは明らかになるべきである。
【０００９】
バス平面上で比較を取り出すことによる前述の解決策には、安全に関連したアプリケーションを開発する際に、そのメカニズムが、常に、アプリケーション内で、特別にこのために設けられたコードの形態にあって、明白であったことが共通する。特に、このようなアプリケーションの開発を託されたそれぞれの人物は、アプリケーションばかりでなく、データ処理設備及び／又は滞っている入力データ及び出力データの同期調整と関わり合わなければならない。
【００１０】
前記解決策の別の不利な共通点は、複数のコンピュータに対して、システムの開始から費用をかけて同期調整しなければならない個々のクロックパルス発信機を使用することであり、このことは、更にまた開始する際にリスクを孕む。
【００１１】
従って、本発明の基本に置かれる課題は、本来のアプリケーションと同期調整を明らかに簡単に分離することが可能である安全技術のアプリケーションを実現することを可能にする装置及び方法を提供することにある。
【００１２】
この課題は、特許請求項１もしくは３に記載の構成によって解決される。本発明の有利な形態は、別の請求項に記載されている。
【００１３】
本発明によるシステムによって、マルチコンピュータシステム、例えば２ｖ２システム又は２ｖ３システムにおいて、僅かに１つの稼動中のハードウエアクロックジェネレータ（マスタークロック）しか必要とされず、これにより、ハードウエアクロックジェネレータの相手側での同期調整において発生するリスクが取り除かれる。接続されたコンピュータが、クロックパルスを介しても使用可能であるようにするため、このクロックパルスは、時間同期調整の方法によってシミュレートされる。それぞれのコンピュータが、ハードウエアクロックジェネレータを装備されているので、システム開始の際に、どのコンピュータが、いわゆるマスタークロックを介して使用可能であるのかが固定される。この割振りは、必要が生じた際には、運転の間に変更可能である。
【００１４】
本発明による装置及び本発明による方法は、一般的にマルチコンピュータシステムの全ての様式のために適用可能である。
【００１５】
アプリケーションの同期調整の適切な分離を得るため、本発明による方法にあっては、いわゆるサブシステムステップがアプリケーションプロセスのために導入される。これらのサブシステムステップは、オペレーティングシステム及びハードウエアに依存しない。これは、一定のプロセス要素内へのアプリケーションプロセスの分配を、アプリケーションプロセスの課題をそれ自身考慮しなければならないということなく可能にする。アプリケーションプロセスのサブシステムステップは、入力、処理及び出力である。これらのステップの間には、妥当性チェックのための同期調整ポイントが位置する。
【００１６】
これらのサブシステムステップの結果は、冗長性コンピュータと比較される。これは、エラーの場合に迅速なシステムへの介入を可能にし、このことは、アプリケーションが安全基準である場合に特に重要である。エラーを取り除く際の別の利点は、修正可能であることである。何故なら、サブシステムステップが、全プロセスよりも簡単に修正できるからである。
【００１７】
本発明による方法は、標準化されたデータインターフェースを、相手側でのデータ処理設備のデータ交換のために使用する。同期調整ポイントの限定と結びついているインターフェースを標準化することによって、チェックすべきデータは、簡単かつ確実に正しい処理ステップに割り振ることができる。これから、マルチタスクシステムを有するデータ処理設備も、別のシステムの追加及び制限をすることなく本発明による方法を適用することができるという利点が、結果として生じる。
【００１８】
テレグラムの柔軟な構造によって、本発明による方法にあっては、チェックのためのデータはパラメータ化可能であり、即ち、テレグラムの長さは、必要に適合させることができ、従って極端な場合には、いかなるデータも引き渡されないか、他方で、非常に多くのデータが引き渡される。これは、特に、同期調整期間を最適化するために寄与する。更に、データも、ボーティングを実施できるようにするため、又は、類似の値を良好に比較できるようにするために、それ自身パラメータ化可能である。
【００１９】
本発明の実施例を、以下に、図面を基にして詳細に説明する。
【００２０】
以下の実施例において、データ処理設備は、コンピュータと呼ばれる。
図１は、ハードウエアＨＷ−ＬＡＹ、ドライバＢＳＰ−ＬＡＹ、オペレーティングシステムＯＳ−ＬＡＹ及びアプリケーションＡＰＰの４つの層を有するシステムアーキテクチャの典型的な構造を示す。この構造は、ハードウエアの方法の階層的な分離を可能にする。アプリケーションＡＰＰが、時間基準の機能を、直接、迂回することなくオペレーティングシステムＯＳ−ＬＡＹを介して操作することが明らかである。本発明によるシステムにおいては、マルチコンピュータコミュニケーション２／３−ＣＯＭ及び同期調整＆チェックＳＹＮ＆ＣＨＫのユニットがドライバの層内へと階層化されている。即ち、アプリケーションＡＰＰは、既にアーキテクチャから、同期調整ＳＹＮ＆ＣＨＫによって分離されている。同期調整ユニットＳＹＮ＆ＣＨＫ及びコミュニケーションユニット２／３−ＣＯＭは、特に、自立的なドライバ機能として構成され、従って、これらのユニットは、自動的に一人で作動することができ、全てのアプリケーションＡＰＰ並びにオペレーティングシステムＯＳ−ＬＡＹによって使用可能である。ドライバユニットは、ハードウエアと協働し、その結果コンピュータに適合する。全てのドライバ機能がハードウエアに整合しなければならないわけではないので、ドライバ機能も他のドライバ機能を使用することができ、従って、多くのドライバ機能のために、再び、普遍妥当的な付加機能を見いだすことができる。
【００２１】
同期調整は２段階で行なわれる。一方では、オペレーティングシステムＯＳ−ＬＡＹが同期調整され、他方では、データ（アプリケーションデータ）が同期調整される。
【００２２】
図２は、本発明によるシステムの同期調整の構造を示す。この時間同期調整でもって、コンピュータのための時間が外部ディメンジョンとなることが得られる。時間ユニットは、全てのコンピュータでほぼ同時に開始及び終了する。コンピュータの下の同期調整は、シリアル結合部を介して行なうことができる。
【００２３】
シーケンス図、即ち、図２は、２ｖ２システムのための時間同期調整の機能方法を示す。方法は、比較的高い序列のシステムのためにも機能する。
【００２４】
図２においてＲ１で指示されているコンピュータは、マスターの様式として固定され、このコンピュータは、稼動中のハードウエアクロックジェネレータＨＷを介して使用可能である。しかしながら、方法は、いかなるマスター−スレーブ方法でもない。コンピュータＲ１は、方法を簡略化し、境界条件を明確化するために、コンピュータの下の順序の限定だけに使用される。コンピュータが絶対的に等価である場合は、境界条件におけるエラーの認識は理解しがたい。特に２ｖ３システムにおいては、マスターコンピュータは、例えば元のマスターが切断された場合に変更することができる。
【００２５】
コンピュータＲ１では、時間同期調整が稼動中のハードウエアクロックジェネレータＨＷによって開始させられる。クロックパルスを与えるこのハードウエアクロックジェネレータＨＷの時間パルスは、Ｔｉｃｋと呼ばれる。ハードウエアクロックジェネレータＨＷのそれぞれのＴｉｃｋのために、標準的な場合には、両方のコンピュータから、テレグラム１．１もしくは２．１が追従する。
Ｔｉｃｋがそれぞれ発生した後、コンピュータＲ１の同期調整ＳＹＮ−Ｒ１はテレグラムを発信する。コンピュータＲ２では、同期調整ＳＹＮ−Ｒ２が、コンピュータＲ１のこのテレグラムの到着によって開始される。正しいテレグラム１．１が受信された場合は、固有のテレグラム２．１が返信される。同時に、固有のオペレーションシステムＯＳ−Ｒ２のための時間同期調整ＳＹＮ２が作動させられる。時間同期調整ＳＹＮ２に基づいて、アクション、例えばアプリケーションＡＰＰ−Ｒ２の開始又はデータ同期調整又は他の入出力を作動させることができる。
コンピュータＲ１は、そのオペレーションシステムＯＳ−Ｒ１の時間同期調整ＳＹＮ１を、このコンピュータがコンピュータＲ２の正しいテレグラム２．２を既に受信している場合に作動させる。この例にあっては、コンピュータＲ１はそのアプリケーションＡＰＰ−Ｒ１を開始させる。
例えばコンピュータＲ１及びＲ２の接続により初期化ＰＯＮが行なわれている間は、コンピュータＲ１は、コンピュータＲ２からのテレグラム２．１を受け取るまで第１のテレグラム１．１を発信する。
同じ行動が、伝送障害が生じた場合も適用される。コンピュータＲ１のテレグラムがコンピュータＲ２で正しく受信できない場合は、コンピュータＲ２は、いかなるテレグラムも返信せず、コンピュータＲ１は、同じテレグラムを次のＴｉｃｋの際に繰り返す。中断に至るまでの繰り返しの数は調節可能である。コンピュータＲ２からコンピュータＲ１への伝送障害が生じた場合は、全く同様に行なうことができる。
【００２６】
図３及び４におけるテレグラムは、時間同期調整データでもって、即ち、発信機のコンピュータ番号及びテレグラム番号でもって記載されている。
例えば、１．１：コンピュータＲ１、テレグラム１
２．３：コンピュータＲ２、テレグラム３
である。
テレグラムのこのようなアドレスによって、正確な分類及びチェックが可能である。アドレスは、必要が生じた際に拡張することができる。
【００２７】
Ｔｉｃｋのロスを確実に検出するために、個々のそれぞれのコンピュータＲ１，Ｒ２のハードウエアクロックジェネレータＨＷは、Ｔｉｃｋの発生と比較されても良い。限定すべき時間ラスタとの比較によって、Ｔｉｃｋのロスは、明確に検出することができる。全てのコンピュータでのハードウエアクロックジェネレータの同時のロスは、時間監視機能（番犬機能）によってチェックすることができる。
【００２８】
図３は、コンピュータＲ１及びＲ２での非同期のプロセスのデータ同期調整を示す。
データの同期調整は、コンピュータＲ１及びＲ２の下のデータ調整のための時間同期調整のテレグラムを使用する。いかなるデータ調整も行なわれなければならないというわけではない場合は、テレグラムが、時間同期調整のためのステートメントを介してのみ使用可能であることが有利である。
例として、アプリケーションＡＰＰ−Ｒ１は、データＤ１を同期調整ＳＹＮ−Ｒ１のドライバモジュールに引き渡す。このドライバモジュールは、データ同期調整を開始させるために、ハードウエアクロックジェネレータＨＷのＴｉｃｋを必要とする。アプリケーションＡＰＰ−Ｒ１は、アプリケーションが妥当なデータＤ１をコンピュータＲ２から得るか、又は停止チェック（タイムアウト）によって、アプリケーションに固有の取出しプロシージャを開始させる。情報ＷＳでもって、このような待機の状態は、オペレーティングシステムＯＳ−Ｒ１に通知することができる。図３では、テレグラム１．２（Ｄ１）を有するデータＤ１が、コンピュータＲ２の同期調整ＳＹＮ−Ｒ２のドライバモジュールに引き渡される。コンピュータＲ２は、データＤ１をもたないテレグラム２．２でもって回答する。何故なら、これらのデータは、未だ、アプリケーションＡＰＰ−Ｒ２によって準備されてないからである。従って、コンピュータＲ１のデータ同期調整は、アプリケーションＡＰＰ−Ｒ１を未だ同期調整することができない。コンピュータＲ２では、コンピュータＲ１からの完全なデータＤ１がアプリケーションＡＰＰ−Ｒ１のために準備される。アプリケーションＡＰＰ−Ｒ１が、そのデータＤ１をドライバモジュールＳＹＮ−Ｒ２に引き渡したら、直ちに、アプリケーションは、チェックをするためのコンピュータＲ１からのデータＤ１を受け取る。従って、アプリケーションＡＰＰ−Ｒ２は、遅延することなくその処理を続行することができる。アプリケーションＡＰＰ−Ｒ２からのデータは、次のＴｉｃｋでもって引き渡される。回答テレグラム２．３（Ｄ１）によって、コンピュータＲ１は、コンピュータＲ２からのデータを受け取り、これらのデータは、同期調整ＳＹＮ−Ｒ１のドライバモジュールによってアプリケーションＡＰＰ−Ｒ１に更に導かれる。アプリケーションは、データＤ１をチェックした後、その処理を続行することができる。
【００２９】
アプリケーションＡＰＰ−Ｒ１が、準備ができて、そのデータを引き渡すことができるようになる前に、ＡＰＰ−Ｒ２がドライバモジュールＳＹＮ−Ｒ２を介してデータをコンピュータＲ１に引き渡そうとすることが可能である。方法経過は、同じ物が維持される。
更に、タスクと呼ばれ、同時に酷使されるコンピュータＲ１のアプリケーションＡＰＰ−Ｒ１の種々の部分プロセスが、次のＴｉｃｋに至るまでの同じ時間間隔内でデータを引き渡そうとすることが可能である。種々のこれらのデータは、同期調整ＳＹＮ−Ｒ１のドライバモジュールによって集められ、次のＴｉｃｋの際に、説明したように、コンピュータＲ２にテレグラムとして引き渡される。引渡しの他方の側のドライバモジュールＳＹＮ−Ｒ２は、データを、再び、そのコンピュータの種々のタスクに分配し、その際、発信をするコンピュータのデータ割振りの順序は、プロセスの制御及び監視をするために受信をするコンピュータで維持されることが有利である。
【００３０】
図４は、連続的なデータ同期調整を保証できるようにするためのサブシステムステップ内のアプリケーションの分配を明らかにする。それぞれのアプリケーション、部分アプリケーション、プロセス又はタスクは、ベースユニット内へと、「データの読込み」ＲＤ、「データの発信」ＴＲ、「データの受信」ＲＤ、「データのチェック」ＣＰ、「データの処理」ＰＣ１及びＰＣ２を細分化することができる。安全性の理由から、冗長性コンピュータでの同期調整によるデータのチェックが、「データの読込み」ＲＤ及び「データの処理」ＰＣ１及びＰＣ２の後に行なわれることが望ましい。これらの箇所は、同期調整ポイントと呼ばれ、同定するために、図５による同期調整番号ＳＹＮＮＲを受け取る。図４によるシステムは、データの一元処理も、分散処理も支援する。データのチェックＣＰが、エラーを検出した場合は、直ちにエラー処理ＥＸを開始することができる。エラー処理ＥＸは、アプリケーションに固有であり、例えば、コンピュータの停止を、エラー情報と共に外に向かって生じさせることができる。
このようなサブシステムステップ内で、いかなるエラーも検出されなかった場合は、データが、読込みをするための次のサブシステムステップＯＴに更に与えられる。
【００３１】
図５は、模範的なテレグラム構造を示す。テレグラムは、実効テレグラムＮＴＥＬ及び終了部ＥＴＸが追従する開始コードＳＴＸでもって始まる。開始コードＳＴＸ及び終了部ＥＴＸは、テレグラムの確実な認識のために使用される。
実効テレグラムＮＴＥＬは、
−コンピュータの同定のためのアドレスＡＤＲ、
−テレグラムを明確に同定するための連続数としてのテレグラム番号、
−データ同期調整の可変数のデータパケットＤＰＡＫ、
−及び、テレグラムが純粋に引き渡されたかどうかを確定するためのテレグラムチェックＣＲＣ、
のユニットから成る。
データパケットＤＰＡＫは、
−アプリケーションの明確なタスク番号ＴＡＳＫＮＲ、
−アプリケーションの対応するタスク内の同期調整ポイントの番号ＳＹＮＮＲ、−データタイプＴＹＰのステートメント、及び、
−固有のデータＤＸ、
から成る。
データタイプＴＹＰのステートメントによって、データタイプが、関与している全てのコンピュータで同一であることが保証される。
【図面の簡単な説明】
【図１】システムアーキテクチャを示す。
【図２】２ｖ２システムの時間同期調整を示す。
【図３】２Ｖ２システムのデータ同期調整を示す。
【図４】一般的なデータ同期調整構造を示す。
【図５】テレグラム構造を示す。
【符号の説明】
ＨＷ−ＬＡＹ　　　ハードウエア層
ＢＳＰ−ＬＡＹ　　ドライバ層
ＯＳ−ＬＡＹ　　　オペレーティングシステム層
ＡＰＰ　　　　　　アプリケーション層
２／３−ＣＯＭ　　マルチコンピュータコミュニケーションユニット
ＳＹＮ＆ＣＨＫ　　同期調整及びチェックユニット
Ｒ１　　　　　　　コンピュータ
Ｒ２　　　　　　　コンピュータ
ＳＹＮ−Ｒ１　　　コンピュータＲ１の同期調整
ＳＹＮ−Ｒ２　　　コンピュータＲ２の同期調整
ＯＳ−Ｒ１　　　　コンピュータＲ１のオペレーティングシステム
ＯＳ−Ｒ２　　　　コンピュータＲ２のオペレーティングシステム
ＳＹＮ１　　　　　オペレーティングシステムＯＳ−Ｒ１の時間同期調整
ＳＹＮ２　　　　　オペレーティングシステムＯＳ−Ｒ２の時間同期調整
ＡＰＰ−Ｒ１　　　コンピュータＲ１のアプリケーション
ＡＰＰ−Ｒ２　　　コンピュータＲ２のアプリケーション
ＨＷ　　　　　　　ハードウエアクロックジェネレータ
１．１〜２．２　　テレグラム
【国際公開パンフレット】
2004503868.tif 000003
2004503868.tif 000004
2004503868.tif 000005
2004503868.tif 000006
2004503868.tif 000007
2004503868.tif 000008
2004503868.tif 000009
2004503868.tif 000010
2004503868.tif 000011
2004503868.tif 000012
2004503868.tif 000013
2004503868.tif 000014
2004503868.tif 000015
2004503868.tif 000016
2004503868.tif 000017
2004503868.tif 000018
2004503868.tif 000019
2004503868.tif 000020
2004503868.tif 000021
2004503868.tif 000022
【国際調査報告】
2004503868.tif 000023
2004503868.tif 000024
2004503868.tif 000025
2004503868.tif 000026