(57)【要約】本発明による集積回路（６）は、半導体ダイス（４７）およびこの半導体ダイス（４７）上に実現され、半導体ダイス（４７）の境界面（５２、５３、５４、５５）内に配置される集積回路構成（１６）を含む。本発明によると、２つの導体トラックセクション（３４、３５）が設けられ、これは、集積回路構成（１６）から出、各々境界面（５５）まで延び、これらは集積回路（６）を製造する際にテストの目的で有効信号（ＢＲ１）を加えるために必要とされる。本発明によると、さらに、追加の導体トラックセクション（４１）が設けられ、これは、２つの導体トラックセクション（３４、３５）に隣接して配置され、集積回路構成（１６）から出、境界面（５５）に向かって、好ましくは、この境界面（５５）まで延び、これはテストを妨害するスプリアス信号（ＢＲ２）を加える役割を果たす。
2004505442.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を製造する方法であって、半導体ウェーハ上に分離ストリップの長方形パターンが形成され、前記半導体ウェーハ上の分離ストリップの間に複数の並置された集積回路構成が形成され、これら集積回路を製造する際に各集積回路に対してテストの目的で必要とされる少なくとも一つの導体トラックが形成され、これら導体トラックが２つの導体トラックセクションを有し、これら２つの導体トラックセクションが関連する集積回路構成から出て、各々が少なくとも前記分離ストリップ内へと延び、これらの集積回路構成から遠い方の端のエリアにおいて互いに電気的に接続され、これら導体トラックがテストの目的で用いられる有効信号を印加する機能を果たし、前記集積回路を製造する際に各集積回路に対して前記導体トラックセクションに隣接して少なくとも一つの追加の導体トラックセクションが形成され、この追加の導体トラックセクションが関連する前記集積回路構成から出て、前記分離ストリップに向かって延び、テストを妨害するスプリアス信号を印加する機能を果たし、前記半導体ウェーハ上に前記集積回路が製造された後に前記半導体ウェーハが前記分離ストリップに沿って半導体ダイスに分割され、この分割の際に前記導体トラックが切断されることを特徴とする方法。
【請求項２】
少なくとも一つの追加の導体トラックセクションが形成され、これが分離ストリップ内へと延び、前記半導体ウェーハが前記半導体ダイスに分割される際に切断されることを特徴とする請求項１記載の方法。
【請求項３】
２つの前記導体トラックセクションの間に１つの追加の導体トラックセクションのみが形成されることを特徴とする請求項１記載の方法。
【請求項４】
集積回路であって、この集積回路が：
境界面によって区切られた半導体ダイス、および
前記境界面内に配置された前記半導体ダイス上に実現される集積回路構成を含み、
さらに、２つの導体トラックセクションが設けられ、これら２つの導体トラックセクションは前記集積回路構成から出て、前記境界面まで延び、前記集積回路を製造する際にテストの目的で用いられる有効信号を印可するために必要とされ、さらに、少なくとも一つの追加の導体トラックセクションが設けられ、この少なくとも一つの追加の導体トラックセクションが前記導体トラックセクションに隣接して配置され、前記集積回路構成から出て、前記境界面に向かって延び、テストを妨害するスプリアス信号を印加する機能を果たすことを特徴とする集積回路。
【請求項５】
前記追加の導体トラックセクションおよび隣接する前記導体トラックセクションが前記境界面まで延びることを特徴とする請求項４記載の集積回路。
【請求項６】
たった一つの追加の導体トラックセクションが前記２つの導体トラックセクションの間に配置されることを特徴とする請求項４記載の集積回路。
【発明の詳細な説明】
【０００１】
本発明は集積回路を製造する方法に関する。この方法の際に、（最初に）半導体ウェーハ上に集積回路構成が製造され、（その後）テストの目的で必要とされ、後に切断される導体トラックが形成され、これら導体トラックは各々集積回路構成から外に向かって延びる２つの導体トラックセクションを持つ。
【０００２】
本発明は、さらに、集積回路構成と２つの導体トラックセクションを含む集積回路に関する。これら２つの導体トラックセクションは、集積回路構成から外にに向かって延び、集積回路を製造する際にテストの目的で必要とされる導体トラックの部分を構成し、製造の後に切断された導体トラックを形成する。
【０００３】
上述のような方法および集積回路が特許文書ＤＥ ４２ ００ ５８６ Ａ１において開示されている。この周知の方法を用いて製造された周知の集積回路は、完成した集積回路において、２つの導体セクションが、第一にしばしば当分野においてソーボー（ｓａｗ ｂｏｗ）と呼ばれる、前もって切断された導体トラックの部分（ｐｏｒｔｉｏｎｓ ｏｆ ｐｒｅｖｉｏｕｓｌｙ ｓｅｖｅｒｅｄ ｃｏｎｄｕｃｔｏｒ ｔｒａｃｋ）を形成し、第二にこれが集積回路の関連する集積回路構成から外に向かって延び、第三にこれが集積回路構成を含む半導体ダイスの境界面まで延び、第四にこれが集積回路の製造の際にテストの目的で用いられる有効信号を加えるために必要とされ、簡単にアクセスできるという問題を有する。こうして簡単にアクセスできることの一つの望ましくない弊害は、このために、これら２つの導体トラックセクションの間に、導電材、例えば、導電性の接着材、導電性の液体あるいは導電性の半田接合を用いて導電接続を形成することができ、このため、当初テストの目的で必要とされた導体トラック、つまり、いわゆるソーボー（ｓａｗ ｂｏｗ）の代わりに、後になって、不当な代替の導電接続を形成することが可能となることである。こうして、当初の接続の代わりに、この代替の導電接続を利用して、有効信号をテストの目的で不正に加えることが可能となる。こうして、後になって、許可のない者が、集積回路の正当な製造業者によって製造され、テストの目的に対しては不能にされた集積回路に関して、不正に、少なくともテスト動作を遂行することが可能となる。このため、とりわけ、集積回路内に格納されている本来なら許可された製造業者によって遂行されるテスト動作のときのみアクセスを許される機密データが、不正にアクセスされる危険および可能性がある。
【０００４】
本発明の目的は、上述の問題を排除することができる、集積回路を製造するための改善された方法、および改善された集積回路を、単純かつ安価なやり方にて実現することにある。
【０００５】
上述の目的を達成するために本発明による方法内には様々な特徴が盛り込まれ、こうして本発明による方法は以下に示すような特徴を持つ：
つまり、本発明による集積回路を製造する方法においては、（第一に）半導体ウェーハ上に分離ストリップの長方形パターンが形成され、（第二に）半導体ウェーハ上のこれら分離ストリップの間に複数の並置された集積回路構成が形成され、（第三に）集積回路を製造する際に各集積回路に対してテストの目的で必要とされる少なくとも一つの導体トラックが形成される。これら導体トラックは２つの導体トラックセクションを有し、これら２つの導体トラックセクションは関連する集積回路構成から出て、各々少なくとも分離ストリップ内へと延び、これらの集積回路構成から遠い方の端のエリアにおいて互いに電気的に接続される。これら導体トラックはテストの目的で用いられる有効信号を印加する機能を果たす。（第四に）集積回路を製造する際に、各集積回路に対して導体トラックセクションに隣接して少なくとも一つの追加の導体トラックセクションが形成されるが、この追加の導体トラックセクションは関連する集積回路構成から出て、分離ストリップに向かって延び、テストを妨害するスプリアス信号を印加する機能を果たす。（第五に）半導体ウェーハ上に集積回路が製造された後に半導体ウェーハが分離ストリップに沿って半導体ダイスに分割されるが、この分割の際に導体トラックが切断される。
【０００６】
さらに、上述の目的を達成するために本発明による集積回路内には様々な特徴が盛り込まれ、こうして本発明による集積回路は以下に示すような特徴を持つ：
つまり、本発明による集積回路は、境界面によって区切られた半導体ダイス、および境界面内に配置された半導体ダイス上に実現される集積回路構成を含む。本発明によると、（第一の特徴として）２つの導体トラックセクションが設けられ、これら２つの導体トラックセクションは集積回路構成から出て、境界面まで延び、集積回路を製造する際にテストの目的で用いられる有効信号（ＢＲ１）を印加するために必要とされる。本発明によると、（第二の特徴として） 少なくとも一つの追加の導体トラックセクションが設けられ、この少なくとも一つの追加の導体トラックセクションは、導体トラックセクションに隣接して配置され、集積回路構成から出て、境界面に向かって延び、テストを妨害するスプリアス信号（ＢＲ２）を印加する機能を果たす。
【０００７】
本発明による方法および本発明による集積回路によって達成される主な長所は以下の通りである。つまり、当初テストの目的で必要とされた導体トラックの２つの導体トラックセクション、つまり、いわゆるソーボー（ｓａｗ ｂｏｗ）が不当に導電材にて電気的に相互接続された場合、当初テストの目的で必要とされた導体トラックのこれら２つの導体トラックセクションが電気的に相互接続されるのみでなく、（本発明によると）これに加えて、少なくとも一つの追加の導体トラックセクションが２つの導体トラックセクションに電気的に接続され、短絡回路が形成される。この長所として、導電材を用いて代替接続を形成することでテスト動作を不正に遂行することが試みられた場合、テストの目的に対して採用される有効信号のみでなく、テストを妨害するスプリアス信号も加えられることとなる。結果として、テストの目的に採用される有効信号の評価が妨害スプリアス信号が存在するために不可能となり、こうして、長所として、機密データに対する望ましくないスパイ行為を阻止することが可能となる。
【０００８】
正確を期すために注意しておくと、本発明による集積回路でも、代替の接続を用いて、この導電性の代替の接続内に追加の導体トラックセクションが含まれないように、導体トラックセクションを電気的に相互接続することは、理論的には、可能であり、事実、これは、テストの目的に対して必要とされる。ただし、このような導電性の代替の接続を実現するために要求される労力は、特許文書ＤＥ ４２ ００ ５８６ Ａ１において開示される集積回路の場合にこのような導電性の代替の接続を実現するために要求される労力より比較にならないほど大きく、このような代替の接続を不正に形成することは、もはや、集積技術に詳しい研究ラボラトリあるいは開発ラボラトリにおいてのみ可能であり、このような代替の接続を高度に複雑な設備を持たない人によって不正に形成することはもはや不可能である。
【０００９】
本発明による一つの好ましい方法および本発明による一つの好ましい集積回路においては、追加の導体セクションが形成されあるいは存在し、これは隣接する導体トラックセクションと共に境界面まで延びる。このような好ましい実施例は、長所として、集積回路の半導体ダイスに平行して延び、追加の導体トラックセクションとこの追加の導体トラックセクションに隣接する導体トラックセクションの両方が配置される境界面のエリア内に、代替の接続を不正に形成することが試みられた場合、この追加の導体トラックセクションとそれに隣接する導体トラックセクションの間に短絡回路接続が形成される。
【００１０】
本発明によるもう一つの好ましい方法および本発明によるもう一つの好ましい集積回路においては、たった一つの追加の導体トラックセクションのみが形成されあるいは存在し、追加の導体トラックセクションは２つの導体トラックセクションの間に配置される。ただし、代替として、２つの導体トラックセクションの各々に対して一つの追加の導体トラックセクションを設けることも、さらに、１つあるいは２つより多くの追加の導体トラックセクションを、つまり、３つあるいはこれより多くの追加の導体トラックセクションを設けることもできる。
【００１１】
本発明の上述の特徴およびさらなる特徴が以下に説明する実施例から明らかになると思われるが、以下では本発明のこれら特徴についてこれら実施例を用いて説明する。
【００１２】
以下では本発明について図面に示される２つの実施例を用いて説明するが、これらは単に一例であり、本発明を制限するものではないことに注意する。
【００１３】
【発明の実施の形態】
図１は半導体ウェーハ１の小さな部分のみを示す。半導体ウェーハ１は多数の集積回路を含むが、図１には全部で８個の集積回路２、３、４、５、７、８、９、１０のみが示され、一つの集積回路６のみが線図にて示される。説明の実施例においては、半導体ウェーハ上に実現される全ての集積回路は本質的に同一の構造を持つ。
【００１４】
半導体ウェーハ１上に実現される集積回路の製造は後に説明する方法を用いて達成される。
【００１５】
この集積回路を製造する方法においては、（最初に）半導体ウェーハ１上に分離ストリップの長方形パターン１１が形成される。図１には、これら分離ストリップの内の全部で４つ、つまり、第一の分離ストリップ１２、第二の分離ストリップ１３、第三の分離ストリップ１４および第四の分離ストリップ１５が示される。これら分離ストリップは、いわゆるダイシング経路（ｄｉｃｉｎｇ ｐａｔｈｓ）と呼ばれ、これに沿って半導体ウェーハ１は、半導体ウェーハ１上に集積回路が製造された後にダイスに切断される。
【００１６】
分離ストリップのパターンが形成された後、半導体ウェーハ上の分離ストリップの間に複数の隣接する集積回路構成が形成されるが、図１には一つの回路構成１６のみが示される。回路構成１６は集積回路６の一部を成す。回路構成１６は集積回路６の全ての受動および能動回路素子を含み、これら回路要素は集積回路技術を用いて実現される。集積回路構成の製造については、これはここでの説明には重要でないためにこれ以上の詳細な説明は割愛する。
【００１７】
集積回路および集積回路構成を製造する際に、（その後）図１の集積回路６に対して示されるようなコンタクトパッド１７、１８、１９、２０、２１、２２、２３、２４が形成される。これらコンタクトパッド１７、１８、１９、２０、２１、２２、２３、２４の各々は、図１に集積回路６の集積回路構成１６に対して示すように、短い導体トラック２５、２６、２７、２８、２９、３０、３１、３２を介して集積回路の集積回路構成に接続される。これらコンタクトパッド１７〜２４はボンドワイヤを接続する役割を持ち、これらボンドワイヤを介して各々の集積回路は集積回路の外部の電気回路の回路要素に接続される。集積回路を製造する際に、これらコンタクトパッド１７〜２４はテスト動作を遂行するためにも用いられ、この場合はテストデバイスのコンタクトプローブがコンタクトパッド１７〜２４の少なくとも幾つかの上に置かれ、こうすることで、電源電位、制御信号およびテスト信号をテストされるべき集積回路のコンタクトパッド１７〜２４を介して供給できるようにされる。
【００１８】
集積回路を製造する際に、（その後）テストの目的で必要とされる少なくとも一つの導体トラック３３が各々の集積回路に対して、従って、集積回路６に対しても形成される。説明の実施例においては、導体トラック３３は少なくとも一つのテスト動作を行なえるようにするために、つまり、少なくとも一つのテスト動作を起動するために要求される。
【００１９】
この導体トラックは、２つの導体トラックセクションを持ち、これら２つの導体トラックセクションは、閾値と関係する集積回路構成（ｔｈｒｅｓｈｏｌｄ ｒｅｌｅｖａｎｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｃｏｎｆｉｇｕｒａｔｉｏｎ）から出て、各々、少なくとも一つの分離ストリップへと延びる。集積回路６においては、導体トラック３３の第一の導体トラックセクション３４および第二の導体トラックセクション３５が集積回路構成１６から出、これら２つの導体トラック３４、３５は第四の分離ストリップ１５内へと延びるのみでなく、これらは第四の分離ストリップ１５を越えて少し飛び出る。
【００２０】
各々の集積回路の二つの導体トラックセクションは、集積回路構成から離れた方のそれらの端のエリアにおいて導電的に相互接続される。例えば、集積回路６の導体トラックセクション３４と３５の場合は、集積回路構成１６から離れた方のエリアにおいて、これら２つの導体トラックセクション３４、３５を横断する方向あるいは直交方向に延びる接続導体トラックセクション３６を介して導電的に相互接続される。
【００２１】
こうして２つの導体トラックセクション３４と３５および接続導体セクション３６を用いて形成される導体トラック３３は、テストの目的に用いるための有効な信号を供給する役割を果たす。
【００２２】
この点に関して、集積回路の２つの導体トラックセクションは、図１の集積回路５に対して示されるように、必ずしも分離ストリップを越えて延びる必要はないことに注意する。例えば、集積回路５の場合は、導体トラック３７は２つの導体トラックセクション３８、３９を持ち、これらの集積デバイス５内に含まれる集積回路構成から離れた方の端は、ちょうど第三の分離ストリップ１４の所まで延び、この場合は、２つの導体トラックセクション３８と３９を電気的に相互接続する接続導電トラックセクション４０はこの第三の分離ストリップ内に位置する。
【００２３】
集積回路を製造するための説明の方法においては、好ましくは、集積回路を製造する過程において、各々の集積回路に対して、追加の導体トラックセクションが形成され、この追加の導体トラックセクションは、導体トラックセクションに、説明の実施例においては２つの導体トラックセクションに、隣接して配置される。説明の実施例においては、たった一つの追加の導体トラックセクションが形成され、この追加のトラックセクションは、導体トラックの２つの導体トラックセクションの間に配置される。例えば、図１に示すように、追加の導体トラックセクション４１は、導体トラック３３の２つの導体トラックセクション３４、３５の間に配置され、追加の導体トラックセクション４２は、導体トラック３７の導体トラックセクション３８と３９の間に配置される。
【００２４】
各追加の導体トラックセクションは、関連する集積回路構成から出て、分離ストリップに向かって延びる。一つの追加の導体トラックセクション４１が集積回路構成１６から出て、第四の分離ストリップ１５に向かって延びる。説明の実施例においては、追加の導体トラックセクション４１は、好ましくは、第四の分離ストリップ１５を少し越えた所で終端する。ただし、追加の導体トラックセクション４１は、別のやり方としてもっと短くすることもでき、この場合、第四の分離ストリップ１５内にまで延ばすことも、あるいは第四の分離ストリップ１５の手前で終端させることもできる。このことは他の追加の導体トラックセクション４２にも同様に当てはまり、追加の導体トラックセクション４２は追加の導体トラックセクション４１より短くされる。
【００２５】
各々の集積回路の追加の導体トラックセクション、例えば、集積回路６および５の２つの追加の導体トラックセクション４１および４２は、テストを妨害するスプリアス信号を印加する役割を持つ。
【００２６】
上述のように半導体ウェーハ上に集積回路を製造した後に、各集積回路に関してテスト動作が遂行される。このテスト動作の際に、テストのために用いられる有効信号が導体トラック、例えば、導体トラック３３、３７を介して加えられるが、これは長期に渡って知られている慣行である。説明の実施例においては、この有効信号は実際のテスト動作を起動する役割を持つ。
【００２７】
上述のように半導体ウェーハ上に集積回路が製造され、その後、上述の必要なテスト動作が遂行された後に、半導体ウェーハ１は分離ストリップに沿って半導体ダイスに分割される。鋸引動作（ｓａｗｉｎｇ ｏｐｅｒａｔｉｏｎ）によって達成されるこの分割は、全ての分離ストリップに沿って、例えば、図１に示す分離ストリップ１２、１３、１４、１５に沿って遂行される。半導体ウェーハ１の個別の半導体ダイスへのこの分割の際に、導体トラック、例えば、図１に示す導体トラック３３と３７は切断され、追加の導体トラック、例えば、図１に示す追加の導体トラック４１も少なくとも一部分が切断される。図１にはこれら半導体ダイスの内の全部で９個の半導体ダイス４３、４４、４５、４６、４７、４８、４９、５０、５１が点線によって示される。
【００２８】
上述の過程を終了した後に、複数の集積回路、例えば、集積回路６が得られる。これら全ての集積回路の構造について以下に集積回路６との関連で簡単に説明する。
【００２９】
集積回路６は、図１に点線にて示される分離ストリップ１２、１３、１４、１５と類似する４つの境界面５２、５３、５４、５５にて区切られる半導体ダイス４７から成る。集積回路６は半導体ダイス４７上に実現された集積回路構成４７を含み、境界面５２、５３、５４、５５内に位置する。
【００３０】
集積回路６は、さらに、もはや当初の全長は持たない２つの導体トラックセクション３４、３５を有する。これら２つの導体トラックセクション３４、３５は、集積回路構成１６から出、第四の境界面５５まで延びる。集積回路６を製造する際に、これら２つの導体トラックセクション３４、３５は、上述のように、テストの目的で有効信号を加えるために必要とされた。
【００３１】
さらに、集積回路６は、もはや当初の全長は持たない追加の導体トラックセクション４１を含む。この追加の導体トラックセクション４１は２つの導体トラックセクション３４、３５に隣接して配置され、集積回路構成１６から第四の境界面５５に向かって延びる。説明の実施例においては、たった１つの、つまり、追加の導体トラックセクション４１のみが設けられ、これは２つの導体トラックセクション３４と３５の間に配置される。追加の導体トラックセクション４１は、テストを妨害するスプリアス信号を加える働きをする。
【００３２】
注意すべき点として、追加の導体トラックセクション４１は、必ずしも２つの導体トラックセクション３４と３５の間に配置する必要はなく、代わりに、２つの導体トラックセクション３４と３５の間のエリアの外側に配置することもでき、この場合は、これら２つの導体トラックセクション３４と３５の一方に隣接して配置される。この場合、追加の導体トラックセクション４１は、２つの導体トラックセクション３４と３５の一方に可能な限り接近して配置することが重要となる。実際には、追加の導体トラックセクション４１と隣接する導体トラックセクション３４および／あるいは３５の間の距離はたった数マイクロメートルである。追加の導体トラックセクション４１および２つの導体トラックセクション３４と３５の幅は優に１μｍ以下となる。さらに、単に一つの追加の導体トラックセクション４１のみでなく、２つあるいはそれ以上の追加の導体トラックセクションを設けることもできる。
【００３３】
以下では集積回路６の回路配列の部分５６の詳細について簡単に説明するが、この回路配列自体は集積回路構成１６から形成される。
【００３４】
部分５６は、説明の実施例においては、ある与えられたビット列を表す信号ＢＲ１を生成および供給するように適合化された信号発生器５７を備える。この与えられたビット列は、基本的にはランダムビット列から成り、これは、以降、純粋に用語の定義の目的で、非反転ビット列（ｎｏｎ−ｉｎｖｅｒｔｅｄ ｂｉｔ ｓｔｒｉｎｇ）と呼ばれる。非反転ビット列を表す信号ＢＲ１は、信号発生器５７を用いて生成され、第一の導電接続５８に加えられる。
【００３５】
部分５６は、さらに、比較器５９を備える。信号発生器５７によって生成された非反転ビット列を表す信号ＢＲ１は、信号発生器５７から第二の導電接続６０を介して比較器５９に直接に加えられる。さらに、信号発生器５７によって生成された非反転ビット列を表す信号ＢＲ１は、導体トラック３３、つまり、第一の導体 トラックセクション３４、接続導体トラックセクション３６および第二の導体トラックセクション３５を経由し、第二の導体トラックセクション３５に接続された第三の導電接続６１を介して、比較器５９に間接的に加えられる。各々が非反転ビット列を表すこれら２つの加えられた信号ＢＲ１が互いに等しい場合は、比較器５９は回路点６２に起動信号（ｅｎａｂｌｅ ｓｉｇｎａｌ）を供給し、この結果として集積回路６内のさらなるテスト動作あるいはテスト過程が起動され、これが遂行できるようにされる。
【００３６】
部分５６は、さらに、インバータ段６３を備える。信号発生器５７によって生成された非反転ビット列を表す信号ＢＲ１は、信号発生器５７の出力からインバータ段６３に直接に加えられる。インバータ段６３は、この段に加えられた非反転ビット列を表す信号ＢＲ１を反転し、この結果としてインバータ段６３は反転されたビット列を表す信号ＢＲ２を第四の導電接続６４に供給する。第四の導電接続６４は、追加の導体トラック４１セクションに接続されており、この結果、反転されたビット列を表す信号ＢＲ２が追加の導体トラックセクション４１上に現れ、この追加の導体トラックセクション４１を介して、与えられた条件の下で、テストを妨害するスプリアス信号として送信される。
【００３７】
完成した集積回路６は、第四の境界面５５まで届く２つの導体トラックセクション３４、３５、並びに追加の導体トラックセクション４１を含む。これら３つの導体トラックセクション３４、３５、および４１は、完成した集積回路６内において自由にアクセスすることができ、このため、プラスチックカバーにてカバーすることもできるが、ただし、これによって、比較的容易なこれら３つの導体トラックセクション３４、３５、４１へのアクセスを排除することはできない。換言すれば、これは、２つの導体トラックセクション３４と３５は簡単にアクセスでき、このため２つの導体トラックセクション３４と３５は、導電材、例えば、半田、導電性のペースト、あるいは導電性のゲルなどを用いて、２つの導体トラックセクション３４と３５の間に存在していた当初の接続導体トラックセクション３６に代わる代替の接続を実現することで、簡単に電気的に相互接続することができることを意味する。例えば、これは、半導体ダイス４７の主表面の導体トラックセクション３４および３５が配置されているエリアと、この主表面に対して垂直に延びる境界面５５のエリアに導電材を塗布することで実現することができる。
【００３８】
ただし、本発明によると、不正に導体トラックセクション３４、３５および４１のカバーが除去され、集積回路６の導体トラックセクション３４、３５および４１にこのような導電材が塗布された場合でも、２つの導電トラックセクション３４と３５の間に導電性の代替の接続が形成されるばかりでなく、これら導電トラックセクション３４、３５および４１相互間の距離が非常に小さなために、２つの導電トラックセクション３４、３５と追加の導体トラックセクション４１の間にも導電接続が形成され、このためこれらの間に短絡回路が形成される。テスト動作を不正に遂行する試みがなされた場合、結果として、比較器５９は、信号発生器５７によって生成された非反転ビット列を表す第一の導電接続５８を経由して第一の導体トラックセクション３４に加えられた信号ＢＲ１を受信するのみでなく、インバータ段６３によって生成された反転ビット列を表す第四の導電接続６４を経由して追加の導体トラックセクション４１に加えられた信号ＢＲ２も、第二の導体トラックセクション３５と第三の導体トラックセクション６１を経由して受信することとなり、この結果、比較器５９は２つの互いに異なる信号ＢＲ１とＢＲ２を受信することとなり、このため肯定的な比較結果が生成されることはなく、従って比較器５９は起動信号ＲＳを回路点６２に供給することはない。このため、起動信号ＲＳを用いて起動される一つあるいはそれ以上のその後のテスト動作あるいはテストシーケンスは、起動信号ＲＳが不在のために、起動できなくなる。本発明の方法は、こうして、簡単なやり方にて、集積回路６内に格納されている機密データが、許可なく、あるいは望ましくないやり方にて、テスト動作あるいはテストシーケンスを不当に起動することで、検出されるを阻止する防止する。
【００３９】
図２は図１の実施例を修正した実施例を示す。図２に、他の集積回路２、３、４、５、７、８、９、１０と共に示される集積回路６は、導体トラック６５を備え、これは、第一の導体トラックセクション６６と第二の導体トラックセクション６７を持つ。第一の導体トラックセクション６６は第一の分離ストリップ１２を越えて延び、第二の導体トラックセクション６７は第四の分離ストリップ１５を越えて延びる。この実施例においては、こうして第一の導体トラックセクション６６は第一の境界面５２に向かって延び、第二の導体トラックセクション６７は第四の境界面５５に向かって延びる。これら２つの導体トラックセクション６６と６７は、２つの接続トラックセクション６８と６９を用いて互いに電気的に接続され、これら２つの接続トラックセクション６８と６９は互いに直接に電気的に接続される。
【００４０】
図２に示す集積回路６は、インバータ段６３の代わりに、別個のもう一つの信号発生器７０を備え、このもう一つの信号発生器はテストを妨害するスプリアス信号ＩＳを生成し、この信号は第四の導電接続６４を経由して追加の導体トラックセクション７１に加えられる。
【００４１】
図２に示す集積回路６内の２つの導体トラックセクション６６と６７が、万一、導電材を用いて実現される代替の接続を用いて電気的に接続された場合、この実施例においても、結果として、追加の導体トラックセクション７１と少なくとも第二の導体トラックセクション６７との間に短絡回路が形成され、このため比較器５９は起動信号ＲＳを生成しない。
【００４２】
図１に示す集積回路６においては導体トラック３３はＵ字型とされが、これは必須ではなく、導体トラックは、くさび型とすることもできる。この場合、導体トラックは、２つの導体トラックセクションのみから構成され、これらは集積回路構成から出、集積回路構成から離れたエリアにおいて互いに電気的に接続され、結果として別個の接続導体セクションは不要となる。
【００４３】
図１および図２に示す集積回路６においては、信号発生器５７はある与えられたビット列を表す信号ＢＲ１を生成するように適合化される。ただし、これは必須ではなく、代替として、ある与えられたレンジ内にくるべき少なくとも一つのパラメータを持つアナログ信号を供給するように適合化することもできる。
【図面の簡単な説明】
【図１】
その上に本発明の方法を用いて本発明の第一の実施例による集積回路が実現される半導体ウェーハの一部分の平面図である。
【図２】
その上に本発明の方法を用いて本発明の第二の実施例による集積回路が実現される半導体ウェーハの一部分を図１と類似のやり方にて示す。
【符号の説明】
１　半導体ウェーハ
６　集積回路
１６　集積回路構成
３４、３５　導体トラックセクション
４１　追加の導体トラックセクション
４７　半導体ダイス
５２、５３、５４、５５　境界面
５７　信号発生器
５８　第一の導電接続
５９　比較器
ＢＲ１　有効信号
ＢＲ２　スプリアス信号
【国際公開パンフレット】
2004505442.tif 000003
2004505442.tif 000004
2004505442.tif 000005
2004505442.tif 000006
2004505442.tif 000007
2004505442.tif 000008
2004505442.tif 000009
2004505442.tif 000010
2004505442.tif 000011
2004505442.tif 000012
2004505442.tif 000013
2004505442.tif 000014
2004505442.tif 000015
2004505442.tif 000016
2004505442.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2004505442.tif 000018
【国際調査報告】
2004505442.tif 000019
2004505442.tif 000020
2004505442.tif 000021