(57)【要約】基板、この基板上に形成されたＴＦＴトランジスタの行列、トランジスタを制御するための行線（３）の群、各々がピクセルと称する領域を画定する電極（５）の行列を形成する特定パターンの導電性段（４）、および電極（５）と外部の電子回路との間で電荷を変換することを可能にする列線（１０）の群を有する光センサのためのＴＦＴアクティブマトリックスである。ピクセル電極（５）は、２本の連続する行線（３）と２本の連続する列線（１０）とによって画定される枠内に完全に収まり、ピクセル電極（５）が行線（３）および列線（１０）のいずれも覆わないように、枠の内縁とピクセル（５）の外縁との間にあるクリアランス（ｇ１、ｇ２）が設けてある。【選択図】図４
2004510328.tif 000002
【特許請求の範囲】
【請求項１】
光センサのためのＴＦＴアクティブマトリックスであって、
−基板（１）、
−基板上に形成され、各々がゲート、ソースおよびドレインを有する複数のＴＦＴトランジスタ（９）の行列、
−基板上に配置され、各ＴＦＴトランジスタ（９）をゲートによって制御するための複数の行線（３）の群、
−各々がピクセルと称する領域を画定する複数の電極（５）からなる行列を形成する特定のパターンを有する導電性の段（４）、
−ＴＦＴトランジスタのソースに接続され、電極（５）と外部の電子回路との間で、トランジスタを通じて電荷を転送させることを可能にする複数の列線（１０）の群、
−電極（５）と列線（１０）との間の絶縁層（１２）であって、ピクセル電極をＴＦＴトランジスタ（９）のドレイン（７）と接続（６）させるために各ピクセル上において局部的に開いている絶縁層、
−電磁放射線を電極によって収集された電荷に変換するためのピクセル電極に接続された感光性半導体層（１３）、
−ピクセル電極（５）またはドレイン（７）とともに、キャパシタを形成する複数の蓄電用行線（１４）の群、および
−連続する蓄電用行線（１４）を電気的に接続し、ピクセルの行を制御する時に、ピクセルの行全体に亘る電荷の除去を、複数の平行な蓄電用行線（１４、１４ａ）に分散することを可能にする、ブリッジ状の接続（１７）を具備し、
蓄電用行線（１４）が、制御用行線（３）の下の基板上に位置する段に設けてあり、蓄電用行線（１４）の段と制御用行線（３）の段との間に薄絶縁体の段（２１）が配置されていることを特徴とするＴＦＴアクティブマトリックス。
【請求項２】
蓄電用行線（１４）が、制御用行線（３）に対して平行であり、接続が列線に対して平行であることを特徴とする請求項１に記載のマトリックス。
【請求項３】
蓄電用行線（１４）が、制御用行線と同じ段に形成され、ピクセル電極（５）に電気的に接続されている特定の電極（２２）とともに、キャパシタを形成することを特徴とする請求項１および２のうちいずれかに記載のマトリックス。
【請求項４】
平行接続（１７）が、列線（１０）と同じ段に位置することを特徴とする請求項１に記載のマトリックス。
【請求項５】
列線（１０）に対して平行な接続（１７）の数が、列線の数と等しいことを特徴とする請求項１ないし４のうちいずれか１項に記載のマトリックス。
【請求項６】
列線（１０）に対して平行な接続（１７）の数が、列線の数より少ないことを特徴とする請求項１ないし４のうちいずれか１項に記載のマトリックス。
【請求項７】
１６本の列線（１０）毎に列線（１０）に対して平行な接続（１７）を有することを特徴とする請求項６に記載のマトリックス。
【請求項８】
３つの層、すなわち、「基板上に位置する段」（１４）、「薄絶縁体」（２１）および「上部導電性段」（Ｂ）の積重ねによって画定される大容量領域が、「蓄電用行線段」（１４）のステップ（Ｍ）を「上部導電性段」（Ｂ）から絶縁させるために、薄絶縁体（２１）が単独で使用されることがない平面キャパシタを確定することを特徴とする前記各請求項のうちいずれか１項に記載のマトリックス。
【請求項９】
ピクセルが、可電圧に対する保護装置を有することを特徴とする前記各請求項のうちいずれか１項に記載のマトリックス。
【請求項１０】
請求項１ないし９のうちいずれか１項に記載のマトリックスを有する、特にＸ線用の光センサ。
【発明の詳細な説明】
【０００１】
本発明は、光センサ用のＴＦＴ（薄膜トランジスタ）アクティブマトリックスに関するものであり、特に、
−基板、
−基板上に形成され、各々がゲート、ソースおよびドレインを有する複数のＴＦＴトランジスタの行列、
−基板上に配置され、各ＴＦＴトランジスタをゲートによって制御するための複数の行線の群、
−トランジスタのドレインに接続され、各々がピクセルと称する領域を画定する複数の電極からなるマトリックスを形成する特定のパターンを有する導電性の段、
−ＴＦＴトランジスタのソースに接続され、電極と外部の電子回路との間で、トランジスタを通じて電荷を転送させることを可能にする複数の列線の群、
−電極と列線との間の絶縁層であって、ピクセル電極をＴＦＴトランジスタのドレインと接続させるために各ピクセル上において局部的に開いている絶縁層、および
−電磁放射線を電極によって収集された電荷に変換するためのピクセル電極に接続された感光性半導体層を有するものである。
【０００２】
この種のアクティブマトリックスは、光センサに用いることができる。感光性半導体層に入射する電磁放射線が電荷に変換され、ピクセル電極によって収集される。この電荷は、電子回路で処理され、例えば液晶ディスプレイ（ＬＣＤ）を使用して、画像が一点一点再構築されていく。ＴＦＴアクティブマトリックスの使用例として、Ｘ線から画像を作成することができるが、この場合、半導体層がセレンを含有することが好ましい。
【０００３】
米国特許第５，７８０，８７１号に、この種のアクティブマトリックスであって、ピクセルの口径比が高いものが開示されているが、容量結合を防止するために絶縁層を設けたにも関らず、ピクセル電極と行線との間で相当量の容量結合が発生し、このような容量結合の結果、画質が劣化してしまう。
【０００４】
本発明の第１の目的は、上記のようなＴＦＴアクティブマトリックスを有する光センサによる画質を改善することである。
それを達成すべく本発明の第１の側面において、ピクセル電極が、２本の連続する行線と２本の連続する列線によって画定された枠内に完全に収まり、ピクセル電極が行線および列線のいずれも覆わないように、該枠の内縁と該ピクセルの外縁との間にクリアランスが設けてある。
【０００５】
この状態では、ピクセル電極と行列線との間の容量結合がかなり軽減され、画像の劣化につながるような望ましくない電荷が防止される。
ピクセルの有効面積を小さくすることで光口径を小さくしても、電荷回収率の低下や画質の劣化はさほど気になる程度のものではない。
これは、電磁放射線によって感光性半導体内に発生するキャリアの運動による結果のようである。すなわち、キャリアから発生する横方向電界によって、自然にピクセル電極の方向に移動する。
【０００６】
従って、本発明によると、ピクセル電極の寸法を縮小することで容量結合を軽減させても、電荷の回収に関連する問題が発生しない。復元された画像の画質は改善されるのである。
【０００７】
ピクセル電極の枠と行列線によって形成された外枠との間の平均クリアランスは、基板のレジスト上の回路や電極の様々なパターンやデザインの画像を作成することを可能にするフォトレピータの位置の許容差の２倍に実質的に等しいことが好ましい。
クリアランスの平均値は４ないし８μｍであり、好ましくは約６μｍである。
【０００８】
上記のマトリックスにおいて、各ピクセルに対応するＴＦＴトランジスタは、そのピクセル電極によって覆われており、それにより保護されている。
電極と列線との間に設けた絶縁層は、フォトレジストまたは感光性レジストによって形成されることが好ましい。
【０００９】
本発明の第２の目的は、ピクセルの上方に大きな容量を設け、大量の電荷を溜めることで、画像のコントラストを改善することである。すなわち、より多くの電荷を溜めると、画像のコントラストが改善されるのである。
ただし、その構造を簡単なものにし、不純物や埃による短絡をできるだけ避けることにより、製造の歩留を高く維持することが望ましい。
【００１０】
上記の側面と独立してまたは組合せとして使用することができる本発明の第２の側面によると、マトリックスは、
−制御用の行線と平行に配置されており、ピクセル電極またはドレインを有する容量を形成する複数の蓄電用の行線の群と、
−列線に対して平行配置され、ブリッジを形成し、連続する蓄電用の行線を電気的に接続するために設けてあり、ピクセルの行を制御する時、ピクセルの行からの電荷の除去を、複数の平行な蓄電用行線に分散することを可能にする接続を有する。
列線に対して平行の接続は、列線と同じ段にあることが好ましい。
【００１１】
第１の実施例によると、蓄電用行線は、制御用行線の段の下の基板上に位置する段に設けられ、蓄電用行線は、ピクセル電極またはドレイン、あるいは制御用行線と同じ段に作成された特定の電極と共にキャパシタを形成し、蓄電用行線の段と制御用行線の段との間に薄い絶縁性の段が形成される。
第２の実施例によると、蓄電用行線は制御用行線と実質的に同じ段に設けてある。
【００１２】
列線に平行な接続の数を列線の数に等しく、すなわち、１ピクセルにつきブリッジを１つ設けるようにすることも可能である。また、平行接続の数を列線の数より小さくし、ブリッジの数をピクセルの数より少なくすることも可能である。特に、列線に平行な接続を、１６本の列線毎に設けることができる。
【００１３】
「蓄電用行線段」、「薄い絶縁層」および「上部導電性段」の３つの段の重なりによる高容量領域は、「蓄電用行線段」を「上部導電性段」から電気的に分離するために、薄い絶縁層が単一で使用されることがない平面キャパシタを形成する。その結果、製造の歩留を改善することができる。
【００１４】
ピクセルは、マイナス電圧が適用される場合に、トランジスタ内に導入された過電圧に対して保護するための装置を有し、プラス電圧が適用される場合に、特定のトランジスタとダイオードを有することが好ましい。
本発明は、さらに、上記のようなアクティブマトリックスを具備した特にＸ線用の光センサに関するものである。
【００１５】
上記の側面以外にも、本発明は、添付の図面を参照して説明するが、決して限定的なものではない実施例によって明確になる他の側面も有する。
【００１６】
ここで、図面を参照するが、特に、図３において、７本の平行な縦線は、図２の断面線の７つの方向転換に対応する。
図３に従って、ＴＦＴアクティブマトリックス構造は、下から上へ、一般的にガラスからなる基板１、該基板上に形成された窒化シリコンまたは同等の材料からなる絶縁ゲート層２、および基板１上に、層２の下に設けられ、ゲートを形成することでＴＦＴトランジスタを制御するための複数の行線３の群を有する。図１および２に見えるように、行線３は平行かつ水平である。行線３を、チタン／モリブデンの二重層によって形成することができる。
【００１７】
所定のデザインまたはパターンに従って作成された導電性の段４によって、電極の行列が形成される。各電極５は、実質的に長方形または正方形の形状を有し、ピクセルと云う領域を画定する。各電極５は、凹部の底を形成する領域６において、例えばモリブデン等の金属からなる導電性の平板７と接触するが、導電性平板７の縁８はアモルファスシリコン層９の上まで延び、それと接触し、ＴＦＴトランジスタを形成する。層９は、行線３によって形成されるゲートの上に、層２の一部を覆う。平板７は、トランジスタのドレインを形成する。
【００１８】
導電性のストリップからなる列線１０も、縁８からある距離で層９に接触する。層９の領域１１は、ゲート３の上、列線１０と縁８との間に位置し、トランジスタのチャネルを形成する。列線１０は、トランジスタのソースを形成する。各列線１０は、互いに平行であり、図２に示すように垂直である。
【００１９】
ピクセル電極５と列線１０との間に絶縁層１２が設けてある。層１２は、局部開口を有し、各ピクセル電極５はその一部６において平板７と接触している。
Ｘ線を電極５によって収集される電荷に変換するために、電極５と接触する感光性半導体層１３が設けてある。層１３は、好ましくはセレンによるものである。この層１３は、高電圧下の上部電極２４によって覆われる。
【００２０】
図４に示すように、各実質的に長方形または正方形のピクセル電極５の平均的な輪郭は、２本の連続する列線１０と２本の連続する行線３によって画定される枠の中に完全に収まるものである。
電極５の縁と、それを囲む行線３および列線１０の縁との間に、クリアランスｇ１およびｇ２が設けてある。これらのクリアランスｇ１、ｇ２は、好ましくは等しく、レジストを照射することで行線、列線および電極のパターンに対応する様々な像を作成するフォトレピータの位置の許容差の２倍に実質的に等しい。
【００２１】
ｇ１とｇ２の平均値は、約１５０μｍのピッチ（ピッチとは、各ピクセル５の中央間の距離である）で配置されるピクセル５に対して、４ないし８μｍであり、実質的に６μｍに等しいことが好ましい。
このような構造であれば、ピクセルの電極５は行線３および列線１０のいずれにも重なることがないので、ピクセル電極５と行列線との間の不要な容量を著しく軽減することができる。
【００２２】
ピクセル電極５の面積が小さくなるが、上述のとおり、キャリアから発生する横方向の電界によって、この電極は、その光口径が遥かに大きく、１００％に近いものとほとんど同じ程度に電荷を収集することができる。
その結果、ピクセルが収集する電荷によって高画質の画像が得られる。
【００２３】
画像のコントラストをできるだけ高くするために、ピクセル上に最大量の電荷を蓄積するために、ピクセル５上に大きな容量を作成する必要がある。
それを実現すべく、アースバスを形成する、例えばチタン等の金属による導電性領域からなる蓄電用行線１４（図２、３および５）が設けてある。図５に示すように、行線１４は、ピクセル電極と異なる段においてそれに対向して配置され、その結果、キャパシタの２つの平板を形成する長方形領域１５の連続からなる。領域１５は、その幅の中央に位置する細いストリップ１６によって接続される。
【００２４】
図３に示す断面から明らかなように、アースバスまたは蓄電用行線１４は、制御用行線３と同じ面に位置しておらず、またそれらの行線と部分的にも重複することはない。その結果、重複または並置の場合に比べると、埃または不純物によって発生する可能性がある短絡による欠陥が非常に少なくなっている。
蓄電用行線１４（１５、１６）による電荷の除去は、適切な制御用行線３に供給される信号に応答して、図５において概略的に円で示したトランジスタ９によって制御される。
【００２５】
蓄電用行線１４が、制御用行線３に対してある間隔をおいて平行に配置される構造は、蓄電用行線が行線３に対して垂直に配置され、何度も直交する場合には明らかに多くなるであろう短絡の畏れを軽減するという利点を有する反面、次の問題が発生する。
ピクセルは、水平行線毎に読取られるため、行線３に読取信号が供給されると、該当する行線に属するピクセルによって収集された電荷は、すべてそのピクセルの行に対応する領域１５およびストリップ１６で形成されるアースバス１４によって除去される（図５を参照）。
【００２６】
この時、アースバス１４の電気抵抗は、収集電荷を満足に流出させるためには高すぎる。
この問題を解決すために、列線１０に対して平行に、実質的に同じ段に、接続１７が設けてあり、図７に概略的に示すこの接続１７は、連続する蓄電用行線１４を電気的に接続するものである。図２および３に見えるように、接続１７と蓄電用行線１４との間の電気接触は、導電性平板１９に当接する逆角錐台状の突起１８によって達成する。この平板１９は、さらに、薄い絶縁層２１内に形成された逆角錐台状の突起２０上に設けることにより、蓄電用行線１４の領域１５との接触が図られている。
【００２７】
この条件下では、１行のピクセル５による電荷は、並列配置された複数の蓄電用行線１４によって除去することができ、これは、行線１４とピクセル電極５との間に形成されたキャパシタが概略的に示された図７に明確に見える。行線１４は、基準電圧に接続される。
【００２８】
各画素またはピクセルにつき、１つの接続またはブリッジ１７を設けることは可能であるが、接続１７の数は、画素またはピクセルの数より少なくてもよい。
従って、Ｎ本の列線について１つのブリッジ１７を設けることも可能である。特に、１６本の列線１０毎にブリッジ１７を設けることが可能である。
【００２９】
図３に示す第１の実施例によると、蓄電用行線１４は制御用行線３の段の下方の基板１上に配置されている。例えば行線３と同じ金属からなる特定の電極２２が、絶縁される制御用行線３と同じ段に設けられている。電極２２は、ピクセル電極５の大部分の下方に位置し、平板１９およびブリッジ１７から絶縁されている。平板７またはドレインに設けられた凹部の底２３と電極２２との間が電気的に通じている。薄い絶縁層２１は、電極２２を蓄電用行線１４から離別させる。
【００３０】
このようにして、ピクセル電極５に電気的に接続された特定電極２２と、行線１４に対向する領域との間で蓄電用キャパシタが形成される。
勿論、特定電極２２を介さずに、ピクセル電極５またはドレイン７と、行線１４との間に蓄電用キャパシタを直接形成することも可能である。
【００３１】
図８に示す第２の実施例によると、蓄電用行線１４ａは制御用行線３と同じ段に設けてあり、それに平行である。この場合、蓄電用キャパシタは、直接、ピクセル電極５またはドレイン７と、行線１４ａとの間に形成される。
【００３２】
「基板上に載置された段」を形成する導電層１４、「薄い絶縁」層２１および上部導電段Ｂの３つの層の積重ねからなる大容量領域（図９）は平面キャパシタを画定し、すなわち、薄絶縁体２１は、Ｍ等のステップを、上部導電性段から電気的に離別させるために、単独で使用されることはない。その結果、製造の歩留が改善され、埃または不純物によって発生する短絡の畏れがなくなる。
【００３３】
さらに、ピクセル５を過電圧から保護するための装置を設けることも可能である。この保護装置は、セレン層の上方の上部電極２４に印加されたマイナス電圧で動作する場合、トランジスタ９内に導入される。
【００３４】
図１、２、４および７に見えるように、各ピクセルのＴＦＴトランジスタ９はピクセルの電極によって覆われ、各電極５は、図１および２の中で、その左下の隅に、図４および７の中で、その左上の隅に、横方向および縦方向に延び、トランジスタを覆う長方形のパッド５ａ、５ｂを有する。その結果、トランジスタは過電圧から保護される。
【００３５】
この電極２４にプラス電圧を印加すると、保護装置は、ピクセルに印加される電圧を所定値に限定する特定のトランジスタまたはダイオードを有するものであってもよい。
【００３６】
本発明によるアクティブマトリックスを有する光センサは、基本ピクセル５が、そのデザインや製造について最適化されているため、非常に高い性能を有する。
【図面の簡単な説明】
【図１】
図１は、本発明によるアクティブマトリックスのピクセルを示す平面図である。
【図２】
図２は、列線に平行な接続およびピクセルを示す、より小さい尺度の平面図である。
【図３】
図３は、図２の線ＩＩＩ−ＩＩＩに沿った断面図である。
【図４】
図４は、２本の連続する制御用行線と２本の連続する列線に囲まれたピクセルを示すものである。
【図５】
図５は、２本の制御用行線の間の蓄電用行線を示す平面図である。
【図６】
図６は、図５の線ＶＩ−ＶＩに沿った、異なる尺度の概略断面図である。
【図７】
図７は、蓄電用行線を示す回路図である。
【図８】
図８は、図３に示した形態の変形を示す縦断面図である。
【図９】
図９は、平面キャパシタを作成することを可能にする積層構造を示す縦断面図である。
【国際公開パンフレット】
2004510328.tif 000003
2004510328.tif 000004
2004510328.tif 000005
2004510328.tif 000006
2004510328.tif 000007
2004510328.tif 000008
2004510328.tif 000009
2004510328.tif 000010
2004510328.tif 000011
2004510328.tif 000012
2004510328.tif 000013
2004510328.tif 000014
2004510328.tif 000015
2004510328.tif 000016
2004510328.tif 000017
2004510328.tif 000018
2004510328.tif 000019
2004510328.tif 000020
2004510328.tif 000021
【国際公開パンフレット（コレクトバージョン）】
2004510328.tif 000022
2004510328.tif 000023
【国際調査報告】
2004510328.tif 000024
2004510328.tif 000025
2004510328.tif 000026
2004510328.tif 000027
2004510328.tif 000028
2004510328.tif 000029