(57)【要約】オフセットした第１および第２の表面を有する絶縁体と、第１の表面に形成された表面実装ソルダパッドのパターンと、第１の表面と第２の表面の間を連絡している、それぞれ少なくとも部分的に第１の表面と第２の表面の間の領域に、第２の表面に隣接して露出した複数の信号キャリアのパターンと、１つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えた表面実装デバイスのためのアダプタである。
2004523908.tif 000002
【特許請求の範囲】
【請求項１】
表面実装デバイスのためのアダプタであって、
オフセットした第１および第２の表面を有する絶縁体と、
第１の表面に形成された表面実装ソルダパッドのパターンと、
第１の表面と第２の表面の間を連絡している、それぞれ少なくとも部分的に第１の表面と第２の表面の間の領域に、第２の表面に隣接して露出した複数の信号キャリアのパターンと、
１つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えたアダプタ。
【請求項２】
第２の表面に形成された、複数の信号キャリアのうちの異なる信号キャリアに電気結合された電気接点のパターンをさらに備えた、請求項１に記載のアダプタ。
【請求項３】
絶縁体が、第１の表面と第２の表面の間に積層化された信号層をさらに備え、複数の信号線のうちの１つまたは複数が該信号層の上に形成された、請求項１に記載のアダプタ。
【請求項４】
信号キャリアの各々が、第１の表面と第２の表面の間を連絡している通路の内部表面に形成された導電材をさらに備えた、請求項１に記載のアダプタ。
【請求項５】
信号線が、置換表面実装デバイスの機能を、元の表面実装デバイスによって提供される同様の機能と結合した信号キャリアのパターン中の位置に対応する信号キャリアに結合する、請求項１に記載のアダプタ。
【請求項６】
表面実装デバイスのための表面実装アダプタであって、
頂部層および底部層を有する印刷回路基板、印刷回路基板の頂部層の上に形成された、第１の表面実装デバイスを受け取るための第１のフットプリント、および印刷回路基板の底部層の上に形成された、第２の表面実装デバイスを模擬するための第２のフットプリントと、
第１のフットプリントと第２のフットプリントに対応する複数の電気接点のうちの１つまたは複数の電気接点との間に接続された複数の入／出力線であって、底部層に隣接する入／出力線の各々の少なくとも一部が、頂部層と底部層の間に露出した入／出力線とを備えたアダプタ。
【請求項７】
頂部層の上に形成された、第１のフットプリントに対応する複数のソルダパッドをさらに備えた、請求項６に記載のアダプタ。
【請求項８】
入／出力線が、頂部層上の複数のソルダパッドのうちの１つまたは複数のソルダパッドを、底部層上の複数の電気接点のうちの１つまたは複数の電気接点に結合している、請求項７に記載のアダプタ。
【請求項９】
電気接点が、底部層の上に形成された、第２のフットプリントに対応する複数のソルダパッドをさらに備えた、請求項７に記載のアダプタ。
【請求項１０】
複数の入／出力線の各々が、頂部層と底部層の間を連絡している溝中に蒸着された若干量の導電金属をさらに備えた、請求項６に記載のアダプタ。
【請求項１１】
第２のフットプリントが第１のフットプリントとは異なる、請求項６に記載のアダプタ。
【請求項１２】
表面実装デバイスのためのアダプタであって、
頂部層および底部層を有する印刷回路基板と、
印刷回路基板の頂部層の上に形成された、第１の表面実装デバイスを受け取るべく構造化されたソルダパッドのパターンと、
印刷回路基板の周囲に沿って形成された、頂部層と底部層の間を連絡している、それぞれ若干量の導電材が蒸着された複数のビアと、
複数のソルダパッドのうちの１つと複数のビアのうちの１つの間に結合された電気信号線と、
印刷回路基板の底部層の上に形成された、第２の表面実装デバイスを模擬するべく構造化された電気接点のパターンとを備えたアダプタ。
【請求項１３】
底部層の上に形成された対応する電気接点に隣接する複数のビアの各々の導電材の少なくとも一部が、頂部層と底部層の間に露出した、請求項１２に記載のアダプタ。
【請求項１４】
複数のビアの各々が、部分的に円筒状の通路の内部表面にめっきされた導電材をさらに備えた、請求項１２に記載のアダプタ。
【請求項１５】
印刷回路基板が、信号層および接地層を含む複数の相互接続層をさらに備えた、請求項１２に記載のアダプタ。
【請求項１６】
表面実装デバイスのためのアダプタであって、
第１の表面実装デバイスを印刷回路基板に対して支持するためのボディ手段と、
ボディ手段の第１の表面に位置付けされた、第１の表面実装デバイスに電気的に相互接続するための第１の相互接続手段と、
ボディ手段の第２の表面に位置付けされた、第２の表面実装デバイスを受け取るべく構造化された印刷回路基板に電気的に相互接続するための第２の相互接続手段と、
第１の電気相互接続手段と第２の電気相互接続手段とを電気結合するための手段であって、電気結合手段の少なくとも一部が、ボディ手段の第１の表面と第２の表面の間に露出した手段とを備えたアダプタ。
【請求項１７】
電気結合手段が、ボディ手段の周囲表面に沿って、第１の表面と第２の表面の間を延びた信号伝達手段をさらに備えた、請求項１６に記載のアダプタ。
【請求項１８】
電気結合手段の露出部分が、ボディ手段の第２の表面に隣接して位置付けされた、請求項１６に記載のアダプタ。
【請求項１９】
第１の相互接続手段が、導電はんだ結合を形成するための手段をさらに備えた、請求項１６に記載のアダプタ。
【請求項２０】
第１の数の入／出力リードを有する第１の表面実装デバイスを、第２の数の入／出力リードを有する第２の置換表面実装デバイスに適合させるための方法であって、
第１の表面実装デバイスの入／出力リードに結合するべく構造化された第１の電気相互接続手段を提供するステップと、
第２の表面実装デバイスを受け取るべく構造化された印刷回路基板に結合するべく構造化された第２の電気相互接続手段を提供するステップであって、アダプタボディの、使用印刷回路基板へのアセンブリ後の目視検査に利用することができる部分に第２の電気相互接続手段を提供するステップを含むステップと、
入／出力信号を第１の電気相互接続手段と第２の電気相互接続手段の間で搬送するための信号伝導手段を提供するステップとを含む方法。
【請求項２１】
アダプタボディの、使用印刷回路基板へのアセンブリ後の目視検査に利用することができる部分に第２の電気相互接続手段を提供するステップが、第２の電気相互接続手段の少なくとも一部をアダプタボディの外部表面に沿って提供するステップをさらに含む、請求項２０に記載の方法。
【請求項２２】
第１の表面実装デバイスの入／出力リードに結合するべく構造化された第１の電気相互接続手段を提供するステップが、第１の表面実装デバイスの入／出力リードを受け取るべく構造化されたパターン中のアダプタボディの頂部層の上に、第１の数のソルダパッドを形成するステップをさらに含む、請求項２０に記載の方法。
【請求項２３】
第１の表面実装デバイスの入／出力リードを、複数のソルダパッドのうちの対応するソルダパッドにはんだ付けするステップをさらに含む、請求項２２に記載の方法。
【請求項２４】
第２の表面実装デバイスを受け取るべく構造化された印刷回路基板に結合するべく構造化された第２の電気相互接続手段を提供するステップが、第２の表面実装デバイスの入／出力リードを模擬したパターン中に構造化されたパターン中のアダプタボディの底部層の上に、若干の接点を形成するステップをさらに含む、請求項２０に記載の方法。
【請求項２５】
アダプタボディの底部層上の接点を、第２の表面実装デバイスの入／出力リードに対応する使用印刷回路基板上のソルダパッドにはんだ付けするステップをさらに含む、請求項２４に記載の方法。
【請求項２６】
入／出力信号を第１の電気相互接続手段と第２の電気相互接続手段の間で搬送するための信号伝導手段を提供するステップが、第１の入／出力信号を提供するべく、第１の表面実装デバイスの入／出力リードの１つに結合するべく構造化された複数の第１の電気相互接続手段のうちの１つと、第１の表面実装デバイスの第１の入／出力信号に類似した第２の表面実装デバイスの入／出力信号と連絡するべく構造化された使用印刷回路基板上の接点に結合するべく構造化された複数の第２の電気相互接続手段のうちの１つとの間に信号伝導手段を提供するステップをさらに含む、請求項２０に記載の方法。
【請求項２７】
元の表面実装デバイスに取って代わる置換表面実装デバイスを有する親印刷回路基板アセンブリであって、
頂部層および底部層を有する印刷回路基板と、
印刷回路基板の頂部層の上に形成されたフットプリントと、
印刷回路基板の頂部層上のフットプリントに実装された第１の表面実装デバイスと、
印刷回路基板の異なる周囲エッジに沿って位置付けされ、印刷回路基板の頂部層と底部層の間を延びた、少なくとも一部が底部層に隣接する領域に露出した複数の信号キャリアであって、信号キャリアの各々が、印刷回路基板の対応する接触領域に、電気的かつ機械的に結合された信号キャリアと、
フットプリントの対応する接触領域と複数の信号キャリアのうちの少なくとも一部との間を連絡している複数の信号線とを備えたアセンブリ。
【請求項２８】
印刷回路基板の底部層の上に形成された電気接触パッドを、信号キャリアの各々にさらに備えた、請求項２７に記載のアダプタ。
【請求項２９】
それぞれ少なくとも一部が各信号キャリアの部分的に露出した部分に形成された、信号キャリアを印刷回路基板の対応する接触領域に電気的かつ機械的に結合するはんだ結合部をさらに備えた、請求項２７に記載のアダプタ。
【請求項３０】
表面実装デバイスが、元のデバイスによって提供される入／出力信号と実質的に同じ入／出力信号を提供するべく構造化された置換デバイスである、請求項２７に記載のアダプタ。
【請求項３１】
置換デバイスの入／出力信号が、元のデバイスの対応する入／出力信号とインタフェースするべく構造化された印刷回路基板の接触領域に結合された、請求項３０に記載のアダプタ。
【請求項３２】
置換デバイスに提供されるフットプリントの対応する接触領域の数が、印刷回路基板上に元のデバイス用として提供されている接触領域の数より少ない、請求項３１に記載のアダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラスチックリード付きチップキャリアのためのアダプタに関し、詳細には、より大型のプラスチックリード付きチップキャリアに取って代わるより小型のプラスチックリード付きチップキャリアのためのアダプタに関する。
【背景技術】
【０００２】
集積回路は、ダイまたはチップと呼ばれる単一デバイス上に多数の能動電気回路素子および受動回路素子を組み合わせたものである。これらの集積回路は、それらの集積回路を印刷回路基板に接続することによって相互に接続されている。集積回路は小さく、かつ、壊れ易いため、大量生産向けの場合、通常、集積回路は、キャリアと呼ばれる、集積回路を損傷から保護するためのプラスチックパッケージまたはセラミックパッケージ中に密閉されている。集積回路は、パッケージから延びている外部リードまたはパッドに、電気的に相互接続されている。外部リードは、パッケージを印刷配線基板またはソケットに接続するために使用されている。外部リードは、パッケージの底部を貫通して延びることによってパッケージから突出している（例えば、ピングリッドアレイまたはパッドグリッドアレイ）か、パッケージの２つのエッジに沿って配列されている（例えばデュアルインラインピン）か、あるいはパッケージのエッジからファンアウトしている（例えばガルウィングおよびＪリード）。キャリアはサイズが小さく、高い電気的および機械的信頼性を有していることで知られている。
【０００３】
応用印刷回路基板または親印刷回路基板上の配線には、絶縁材中に埋め込まれた薄い金属信号線が含まれている。これらの信号線は、同じ印刷回路基板上に実装されている様々な回路パッケージのリードを相互接続している。印刷回路基板は、信号線が相互接続された複数の層を有しており、必要なすべての接続を提供している。信号線は、集積回路の間で電気信号を経路化している。したがって信号線のレイアウトが、印刷回路基板上の集積回路パッケージの配置を決定している。集積回路パッケージのリードは、様々な方法で配線に接続されている。印刷回路基板の適切な位置に配線を貫通して穿たれた孔は、集積回路パッケージのリードを配線に接続する技法の１つである。この孔を通してリードが挿入され、それによりリード、配線および孔の間が、機械的かつ電気的に接続される。
【０００４】
集積回路パッケージのリードを配線に接続するもう１つの技法は、表面実装技術（ＳＭＴ）と呼ばれる技法である。この方法には、印刷回路基板の表面に接触パッドを配列するステップが含まれている。この接触パッドを使用して、リードおよび親印刷回路基板中の適切な信号線を介して、入／出力電気信号が経路化される。パッドの頂部にパッケージリードが置かれ、はんだ付けによって機械的かつ電気的に接続される。ＳＭＴは、高速ディジタル通信に広く使用されている。典型的なＳＭＴパッケージには、プラスチックリード付きチップキャリア（ＰＬＣＣ）、デュアルインラインパッケージ（ＤＩＰ）、シングルインラインパッケージ（ＳＩＰ）、スモールアウトラインパッケージ（ＳＯ）およびスモールアウトラインＴリードパッケージ（ＳＯＴ）がある。デバイスはそれぞれその外部リードと結合した異なる専用フットプリントを有している。
【０００５】
図１は、通常、ＰＬＣＣまたはＰＣＣとして略称される、プラスチックリード付きチップキャリアと一般的に呼ばれているタイプの共通ＳＭＴ集積回路キャリア１０を包括的に示したものである。キャリア１０は、頂部表面１４および４つの側面１６〜１９を備えたハウジング１２を有する長方形または正方形のパッケージであり、上記４つの側面のすべてにＩ／Ｏ接続部を備えている。図１に示すリード付きバージョンの場合、Ｉ／Ｏ接続部は、キャリアハウジング１２の各々の側面から延びた、一様に間隔を隔てた１列の導電リード２０である。ＰＬＣＣ１０は、１８〜１００個のＪ型リードを有することができる。ＰＬＣＣパッケージは、ソケット型であっても、あるいは印刷配線基板２２のソルダパッド上への表面実装型のいずれであっても良い。長期間に渡る電気的信頼性および機械的信頼性を必要とするアプリケーションの場合、はんだ付けが好ましい。
【０００６】
集積回路すなわちＩＣの設計により、常に機能が改善され、その結果、デバイスがより小型になり、同じタスクをより効率的に実行するために必要なＩ／Ｏ接続部がより少なくなっている。図１に示すＰＬＣＣ１０などのキャリアは、よりコンパクトで効率的なＩＣに整合するべく進歩している。一実施例によれば、知られている、６８個のＩ／Ｏピンを有するＰＬＣＣ中にパッケージ化されたＩＣは、その機能が、フットプリントがより小さく、かつ、Ｉ／Ｏ接続部の数がより少ない、例えばＩ／Ｏピンがたったの４４個しかない、よりコンパクトなＰＬＣＣデバイス中にパッケージされた、より新しいＩＣ中により効果的に提供されたことにより、もはや時代遅れになりつつある。
【０００７】
新しい印刷配線基板設計により、よりコンパクトにパッケージされたＰＬＣＣデバイスとの整合に利用することができる空間が減少し、デバイスの４４個のＩ／Ｏピンと整合した構成において、２４個少ない表面実装ソルダパッドを提供しているが、多くの既存の印刷配線基板は、もはや時代遅れの６８ピンデバイスと共に使用するべく設計されている。４４ピンＰＬＣＣとの置換えにより、機能的にも、便利さの点からも、より小型化されているが、これらのより初期の設計は、より新しい４４リードデバイスには使用することができない。Ｉ／Ｏ接続部がより少ない、新しい、より小型のデバイスに適合するべく、いくつかの高生産基板が再設計され、また、再レイアウト化されているが、再設計には生産スケジュールに影響を及ぼす相当な時間が必要であり、また、将来性が限られているレガシー製品に対する容易に正当化することができない財政投資が必要である。
【０００８】
これらのレガシー製品の中には、再設計による破壊および経費に忍従するのではなく、様々なＰＬＣＣおよび他のＳＭＴ部品のフットプリントの相異に適合するアダプタを使用している製品もある。例えば、これらのアダプタの１つは、より小型の４４ピンデバイスを受け入れ、４４ピンデバイスの機能を６８ピン構成に適合させる電気経路を提供している。より小型の４４ピンデバイスがアダプタに取り付けられ、このアダプタが、親印刷配線基板上の６８ピンデバイスが占有していた位置に取り付けられる。このアダプタは、置換４４ピンＰＬＣＣデバイスの機能を、元の６８ピンＰＬＣＣデバイスのフットプリントおよび機能に整合するべく構成されている元の親印刷配線基板上の該当する接続部に結合している。より新しく、かつ、より効率的な４４ピンデバイスは、個々のアプリケーションの目的に応じて、元の６８ピンデバイスの機能のすべてを実行している。
【０００９】
知られている、ＰＬＣＣおよび他のＳＭＴ部品のためのアダプタには、残念ながら限界がある。このようなアダプタの多くが提供しているのは、印刷配線基板上のソケットに直接挿入するためのピンのみであるが、上で考察したように、長期間に渡る電気的信頼性および機械的信頼性を必要とするアプリケーションの場合、ソケット挿入よりはんだ付けの方が好ましい。アダプタと印刷配線基板の間にはんだ結合部を提供している他のアダプタもあるが、知られているアダプタで、はんだ結合の品質を容易に目視検査することができるアダプタは存在していない。したがって誠実な製造者は、信頼性の保証を、より労力を要し、かつ、より時間を消費する電気試験技法に頼らなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明により、従来技術によるデバイスおよび方法とは対照的に、アダプタと使用印刷回路基板の間のはんだ結合の目視検査を可能にする方法で、時代遅れの表面実装デバイスが有用な表面実装デバイスに置換される。
【課題を解決するための手段】
【００１１】
本発明による装置および方法は、プラスチックリード付きチップキャリア（ＰＬＣＣ）部品などの様々な表面実装デバイスのフットプリントの相異に適合するアダプタである。本発明によるアダプタは、使用印刷回路基板の時代遅れの部品の位置に、従来のはんだ付けプロセスを利用した従来の方法で取り付けられる。このアダプタは、より小型の置換部品を受け入れ、損失または遮断を生じることなく、信号を置換部品から使用印刷回路基板に経路化することができる。
【００１２】
本発明の一態様によれば、本発明によるアダプタは、表面実装デバイス用アダプタとして具体化されており、オフセットした第１および第２の表面を有する絶縁体と、第１の表面に形成された表面実装ソルダパッドのパターンと、第１の表面と第２の表面の間を連絡している、それぞれ少なくとも部分的に第１の表面と第２の表面の間の領域に、第２の表面に隣接して露出した複数の信号キャリアのパターンと、１つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えている。
【００１３】
本発明の一態様によれば、本発明によるアダプタは、さらに、第２の表面に形成された、複数の信号キャリアのうちの異なる信号キャリアに電気結合された電気接点のパターンを備えている。
【００１４】
本発明の他の態様によれば、本発明によるアダプタの絶縁体は、第１の表面と第２の表面の間に積層化された信号層を備えており、該信号層の上に複数の信号線のうちの１つまたは複数が形成されている。
【００１５】
本発明の他の態様によれば、信号キャリアの各々は、第１の表面と第２の表面の間を連絡している通路の内部表面に形成された導電材を備えている。
本発明の他の態様によれば、信号線は、置換表面実装デバイスの機能を、元の表面実装デバイスによって提供される同様の機能と結合した信号キャリアのパターン中の位置に対応する信号キャリアに結合している。したがって本発明によるアダプタは、入／出力信号に対する損失または遮断を生じることなく、また、使用印刷回路基板の変更を全く必要とすることなく、異なるピンに提供される元のデバイスと実質的に同じ入／出力信号を有する置換デバイスとアプリケーションとのインタフェースを可能にしている。
【００１６】
本発明の他の態様によれば、本発明により、使用アプリケーションの変更を必要とすることなく、置換表面実装デバイスを元のデバイスの代用として適合させるための方法が提供される。
【００１７】
本発明のさらに他の態様によれば、本発明により、置換表面実装デバイスを元の表面実装デバイスの代用として有する親応用印刷回路基板と、頂部層および底部層を有する印刷回路基板からなるアダプタを備えたアセンブリと、印刷回路基板の頂部層に形成されたフットプリントと、印刷回路基板の頂部層のフットプリントに実装された第１の表面実装デバイスと、印刷回路基板の異なる周囲エッジに沿って位置付けされ、かつ、印刷回路基板の頂部層と底部層の間を延びた、底部層に隣接した領域に少なくとも一部が露出した、印刷回路基板の対応する接触領域に、それぞれはんだ付けによって電気的かつ機械的に結合された複数の信号キャリアと、フットプリントの対応する接触領域と複数の信号キャリアのうちの少なくともいくつかとの間で信号を伝達する複数の信号線が提供される。
【００１８】
本発明の前述の態様および付随する多くの利点については、添付の図面に照らして行う以下の詳細な説明を参照することにより、より容易に認識され、かつ、より良く理解されよう。
【発明を実施するための最良の形態】
【００１９】
図において、同一数表示は同一構成要素を表している。
本発明は、様々なＰＬＣＣを含む様々な表面実装技術部品間のフットプリントの相異に適合するアダプタ装置および方法である。表面実装デバイスアダプタは、通常のはんだ付けプロセスを利用した従来の方法で、親印刷配線基板に取り付けられる。このアダプタは、元のデバイスより小さいＰＬＣＣまたは他の表面実装デバイスを受け入れ、損失または遮断を生じることなく、より小さいサイズのデバイスから、元のより大きいサイズのデバイス用に提供されている入力および出力（Ｉ／Ｏ）接続部に信号を経路化している。
【００２０】
本発明によるアダプタは、ＰＬＣＣまたは他の表面実装デバイスに有用である。本発明によるアダプタは、オフセットした第１および第２の表面を有する絶縁体と、第１の表面に形成された表面実装ソルダパッドのパターンと、第１の表面と第２の表面の間を連絡している、それぞれ少なくとも部分的に第１の表面と第２の表面の間の領域に、第２の表面に隣接して露出した複数の信号キャリアのパターンと、１つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えている。
【００２１】
図２は、４４ピン−６８ピン・ＰＬＣＣアダプタとして具体化された、本発明による表面実装デバイスアダプタ装置１００を示したものである。図１に示すアダプタ１００は、４４ピン−６８ピン・ＰＬＣＣアダプタとして示されているが、これは単に実施例に過ぎず、本発明は、Ｉ／Ｏピンの数が４４ピンより多い置換ＰＬＣＣデバイスあるいは４４ピンより少ない置換ＰＬＣＣデバイスを、元のＰＬＣＣデバイスのＩ／Ｏピンの数が６８ピンより多いアプリケーションあるいは６８ピンより少ないアプリケーションに適合させる場合にも等しく適用することができる。本発明によるアダプタは、置換デバイスのＩ／Ｏピンの数が元のデバイスのＩ／Ｏピンの数より多いアプリケーションあるいは少ないアプリケーションに使用するべく、ＰＬＣＣデバイス以外の置換表面実装デバイスを適合させる場合にも等しく適用することができる。図２に示す表面実装デバイスアダプタは、二次側表面１０２ｂに実質的に平行に対向する第１すなわち一次側表面１０２ａを有する、実質的に平らな絶縁体１０２を備えている。絶縁体１０２は、例えば、小型積層セラミック基板か、あるいは印刷回路基板（ＰＣＢ）としても知られている印刷配線基板（ＰＷＢ）のいずれかからなっている。ＰＷＢ１０２の一次側表面１０２ａに、第１の数の表面実装技術（ＳＭＴ）ソルダパッド１０４が形成され、また、第１のソルダパッド１０４の反対側の二次側表面１０２ｂに、若干のはんだ接点１０６が形成されている。一次側表面１０２ａのソルダパッド１０４は、所定の数のＪ型Ｉ／Ｏリードを有する置換ＰＬＣＣまたは他の表面実装デバイスを容易に受け入れる標準サイズのパターンで構成されている。例えばソルダパッド１０４は、一辺のソルダパッド１０４の数が１１個の正方形で構成されている。正方形の各辺の１列のパッド１０４の中心間の間隔は、約０．５８インチである。個々のパッド１０４は、長さ約０．０５インチ、幅約０．０２インチであり、パッドとパッドの中心間の間隔は、約０．０５インチである。したがってソルダパッド１０４は、標準４４ピンＰＬＣＣデバイスのＪ型Ｉ／Ｏリードと整合するべく位置付けされている。
【００２２】
二次側表面の若干のはんだ接点１０６は、元のＰＬＣＣまたは他の表面実装デバイスのＪ型Ｉ／Ｏリードを模擬したサイズのパターンで構成されており、したがってはんだ接点１０６は、図１に印刷配線基板２２として示すタイプの親応用ＰＷＢ上の元の６８ピンＰＬＣＣデバイスがあった位置のＳＭＴソルダパッドと容易に整合する。例えば、はんだ接点１０６は、１辺に１７個の接点１０６を備えた第２の正方形で構成されている。正方形の各辺の１列の接点１０６の中心間の間隔は、約０．８９インチである。個々の接点１０６は、長さ約０．０５インチ、幅約０．０２インチであり、接点と接点の中心間の間隔は、０．０５インチである。したがってはんだ接点１０６は、標準６８ピンＰＬＣＣデバイスのＪ型Ｉ／Ｏリードと同様に位置付けされている。二次側のソルダパッド１０６は、対向する２つの表面の間を連絡している孔または溝を貫通して蒸着またはめっきされた、銅、ニッケル、銀または金などの導電材からなる信号キャリア１０８によって一次側と電気結合している。
【００２３】
様々な電気信号線すなわちトレース１１０のパターンが、一次側１０２ａの第１のソルダパッド１０４のいくつかまたはすべてを、ＰＷＢ１０２の二次側１０２ｂの複数の第２のソルダパッド１０６の各々に電気結合された複数の信号キャリア１０８のうちの異なる信号キャリアに相互接続している。信号線１１０は、置換ＰＬＣＣデバイスのＩ／Ｏソルダパッド１０４部分のＩ／Ｏピンと、アダプタ１００の該当するＩ／Ｏソルダパッド１０６とを相互接続するべく構成されており、したがって、より小型の置換ＰＬＣＣまたは他の表面実装デバイスの該当する機能が、信号の損失または遮断を生じることなく、時代遅れのデバイスの同一機能に結合したＩ／Ｏピン位置に経路化される。
【００２４】
本発明によれば、アダプタ１００のボディ１０２は、従来の製造実践に従って製造されている。信号キャリア１０８が形成されると、めっき貫通孔（ＰＷＢ中の）の内部あるいはビア（表面中の）の内部表面を露出させるべく、信号キャリア１０８の全長さに渡って開放される。例えば、アダプタ１００のボディ１０２は、信号キャリア１０８の正方形パターンの４つの辺の各々のめっき貫通孔すなわちビア１０８の縦軸に沿ってフライス削りされており、したがってアダプタボディ１０２は、一辺の測値が約０．８９インチの正方形に切断されている。信号キャリア１０８の内部を露出させることにより、信号キャリア１０８の端部のはんだ接点１０６に形成されるはんだ結合を、目視検査に容易に利用することができる。
【００２５】
図３に示すように、アセンブリの間、置換ＰＬＣＣまたは他の表面実装デバイスのＪ型Ｉ／Ｏリードは、ＰＷＢ１０２の一次側１０２ａの整合ソルダパッド１０４と係合している。接続部は、例えば手動または従来の流動はんだ付け技法のいずれかを使用してはんだ付けされる。二次側表面１０２ｂのＩ／Ｏソルダパッド１０６は、元の表面実装デバイス、例えば６８ピンＰＬＣＣデバイスの位置で、親ＰＷＢ上のＳＭＴソルダパッドと係合している。Ｉ／Ｏはんだ接点１０６が親ＰＷＢ上のソルダパッドと係合すると、アダプタ１００により、置換デバイスのＩ／Ｏリードが、同一の機能に対応する親応用ＰＷＢ上の回路に接続される。したがってアダプタ１００は、損失または遮断を生じることなく、あるサイズの置換ＰＬＣＣからサイズの異なる元のＰＬＣＣの接続部にＩ／Ｏ信号を経路化し、それにより、様々なＰＬＣＣまたは他の表面実装部品のフットプリントの相異に適合している。
【００２６】
また、信号キャリア１０８およびはんだ接点１０６は、親ＰＷＢ上のソルダパッドを使用して形成されるはんだ結合が、同じく目視検査のために露出するよう、ＰＷＢ１０２のエッジに沿って露出している。信号キャリア１０８を形成しているめっき貫通孔すなわちビアの内部が開放され、かつ、露出しているため、検査担当者は、はんだが、露出しためっき貫通孔すなわちビア１０８の内部の長さに沿って適切に濡れているか（ｗｉｃｋｅｄ）どうかを、すべてのはんだ結合部に対して、はんだ結合部毎に目視決定することができ、それにより、信頼性を保証するための退屈で、かつ、時間を浪費する電気試験技法の必要性を排除している。
【００２７】
本発明の一代替実施形態によれば、アダプタ１００は、二次側にはんだ接点１０６の無い構成になっている。二次側にはんだ接点１０６を持つ代わりに、二次側表面と連絡している各信号キャリア１０８の末端が、親ＰＷＢ上のソルダパッドと係合している。はんだ結合が形成されている間、各信号キャリア１０８の露出した内部の長さに沿った少なくとも一部分ではんだが濡れる。したがって親ＰＷＢへのはんだ接続部を利用して目視検査することができ、それにより他の検査および試験技法の必要性を排除している。
【００２８】
図に示す信号線すなわちトレース１１０は、基板１０２の一次側表面に形成されているが、トレース１１０は、ＰＷＢすなわち小型積層基板１０２の一次側と二次側の間に挟まれた分離層の上に形成することも可能である。
【００２９】
図４は、多層印刷配線基板／印刷回路基板すなわち小型積層基板１０２として具体化された、本発明による表面実装デバイスアダプタ１００のＰＷＢ１０２を示したものである。例えば、ＰＷＢすなわち基板１０２は、４つの層１２１〜１２４を備えている。頂部層１２１は、置換４４ピンＰＬＣＣまたは他の表面実装デバイスのＩ／Ｏピンと整合するように構成された第１のパターンのＳＭＴソルダパッド１０４を有する一次側信号面１０２ａである。第２の層１２２は信号層であり、その上に、信号線すなわちトレース１１０が、元の６８ピンＰＬＣＣまたは他の表面実装デバイスのＩ／Ｏ位置と、対応する機能が提供される４４ピンまたは他の表面実装置換デバイスのＩ／Ｏ位置との間に経路化されている。第３の層１２３は接地平面であり、第４の層１２４は二次側信号面１０２ｂである。二次側信号面１０２ｂの上に、はんだ接点１０６のパターンが、元の６８ピンＰＬＣＣまたは他の表面実装デバイスのＩ／Ｏピンと整合するべく構成されている。第１および第２のパターンの接触パッド１０４および１０６は、従来の印刷配線基板技術を使用して、印刷配線基板１０２の信号層１２２を介して相互接続されている。
【００３０】
以上、本発明の好ましい実施形態について、図に示し、かつ、説明したが、本発明の精神および範囲を逸脱することなく、様々な変更を加えることができることは理解されよう。
【図面の簡単な説明】
【００３１】
【図１】一般的にプラスチックリード付きチップキャリアと呼ばれているタイプの共通表面実装技術集積回路パッケージを示す図である。
【図２】ＰＬＣＣアダプタとして具体化された、本発明による表面実装デバイスアダプタ装置を示す図である。
【図３】本発明による表面実装デバイスアダプタを備えた置換ＰＬＣＣデバイスのアセンブリ、および使用印刷回路基板を備えたアダプタのアセンブリを示す図である。
【図４】多層印刷配線基板すなわち小型積層基板として具体化された、本発明による表面実装デバイスアダプタのボディを示す図である。
【図３】
2004523908.tif 000003
【図４】
2004523908.tif 000004
【国際公開パンフレット】
2004523908.tif 000005
2004523908.tif 000006
2004523908.tif 000007
2004523908.tif 000008
2004523908.tif 000009
2004523908.tif 000010
2004523908.tif 000011
2004523908.tif 000012
2004523908.tif 000013
2004523908.tif 000014
2004523908.tif 000015
2004523908.tif 000016
2004523908.tif 000017
2004523908.tif 000018
2004523908.tif 000019
2004523908.tif 000020
2004523908.tif 000021
2004523908.tif 000022
【国際公開パンフレット（コレクトバージョン）】
2004523908.tif 000023
【国際調査報告】
2004523908.tif 000024
2004523908.tif 000025
2004523908.tif 000026