(57)【要約】ＮがＭより大きいＭ行及びＮ列のマトリクスに配置された画素を形成するプラズマ放電セルを有するフラットパネルディスプレイ装置。フラットディスプレイパネルは、ある方向に配列された維持電極及び走査電極と、その第１の方向に垂直な第２の方向におけるデータ電極とを有する。データドライバ回路は、ビデオ情報に応じて放電セルにデータ信号を供給するデータ電極に接続されており、データ電極はＭ個の行を構成するように配列され、維持及び走査電極はＮ個の列を構成するように配列され、データドライバ回路は選択された画素の列にデータ信号を供給する。
2004509363.tif 000002
【特許請求の範囲】
【請求項１】
ＮがＭよりも大きいＭ行及びＮ列のマトリクスに配列された画素を形成するプラズマ放電セルを有するフラットパネルディスプレイ装置であって、前記ディスプレイ装置は、
一方の側のデータ電極と他方の側の維持及び走査電極との間の交差部が前記プラズマ放電セルに対応する、第１の方向に延在する維持電極及び走査電極並びに前記第１の方向を横切る第２の方向に延在するデータ電極と、
前記維持及び走査電極に結合され、前記維持及び走査電極に駆動パルスを供給する駆動回路と、
前記データ電極に結合され、ビデオ情報に応じて前記放電セルにデータ信号を供給するデータ駆動回路と、を有するフラットパネルディスプレイ装置であって、
前記データ電極がＭ行を構成するように配列され、前記維持及び走査電極がＮ列を構成するように配列され、前記データ駆動回路が選択された画素の列にデータ信号を供給する、ことを特徴とするフラットパネルディスプレイ装置。
【請求項２】
請求項１記載のフラットパネルディスプレイ装置であって、前記フラットパネルディスプレイ装置は、連続する画像フレーム又はフィールドに対応する隣接する列のセットにおいて前記列をアドレス指定するために配列されたアドレス指定手段を有し、前記画像フレーム又はフィールドは、最も重要なサブフィールドのグループ及び最も低い重要度のサブフィールドのグループを含むサブフィールドにおいて符号化されたオリジナル輝度値データを有し、共通輝度値データは、列の前記セットの一つのセットの列に供給される、ことを特徴とするフラットパネルディスプレイ装置。
【請求項３】
請求項２記載のフラットパネルディスプレイ装置であって、前記アドレス指定手段は、ａ）連続するフレーム又はフィールド、及び／又はｂ）前記ディスプレイの種々の領域、及び／又はｃ）種々のサブフィールドに対して、隣接する列のセットにおいてアドレス指定を異なって行うように配列される、ことを特徴とするフラットパネルディスプレイ装置。
【請求項４】
請求項１記載のフラットパネルディスプレイ装置であって、それぞれの第１のグループがそれぞれの第２のグループのたった一つの走査電極を含むように、前記維持電極が多くの第１のグループに相互接続され、前記走査電極が多くの第２のグループに相互接続される、ことを特徴とするフラットパネルディスプレイ装置。
【請求項５】
請求項１記載のフラットパネルディスプレイ装置であって、前記維持電極がｍ個のグループの維持電極を有し、前記走査電極がｎ個のグループの走査電極を有し、これらが電極対のグループを形成し、操作において、少なくとも一つのグループの対に対するプラズマ放電が前記グループの対の少なくとも一つの他のグループに対する時と異なる時に起こるように、前記駆動回路が電極対のそれぞれのグループに位相シフトされた維持パルスを印加する、ことを特徴とするフラットパネルディスプレイ装置。
【請求項６】
請求項５記載のフラットパネルディスプレイ装置であって、走査電極のグループのパルス間での前記位相シフトは、実質的に等しい量の２π／ｍである、及び／又は維持電極のグループのパルス間での前記位相シフトは、実質的に等しい量の２π／ｎである、ことを特徴とするフラットパネルディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、維持電極及び走査電極と駆動回路とを備えるプラズマ放電セルを有するフラットパネルディスプレイ装置に関する。本発明は、特にパーソナルコンピュータ、テレビジョンセットなどに使用されるＡＣプラズマディスプレイパネルに適用できる。
【０００２】
【従来の技術】
プラズマディスプレイパネルは、ＵＳ−Ａ ５，６６１，５００から既知である。この既知のプラズマディスプレイパネルは、放電ガスで充填された空間を規定する、互いに平行で対向する第１及び第２の基板と、表示電極のそれぞれのライン対が互いに平行で、面放電用の電極対を構成する、第２の基板に対向する第１の基板上に形成された表示電極のライン対と、表示電極及び第１の基板上の誘電体層と、第１の基板に対向する第２の基板上に形成され、表示電極のラインと交差する方向に延在するアドレス電極ラインと、ディスプレイの延在するラインに沿って３つの発光色の連続した順序で第２の基板上に形成され、それぞれの発光色が互いに異なる３つの燐光層と、放電空間をそれぞれの燐光層に対応するセルに分割して分離するために第２の基板に立設されたバリアと、を有し、３つの発光色の隣接する３つの燐光層及び表示電極の一対のラインは、フルカラーディスプレイの一つのイメージエレメントを規定する。プラズマディスプレイパネルにおいて、マトリクスのそれぞれの行が、２つのライン電極、走査電極、及び維持電極によりこのように規定される。セルは、一つの行電極及び一つのデータ電極の交差部により規定される。
【０００３】
そのようなディスプレイ上で画像を示すために、３つの駆動モードのシーケンスがそれぞれのサブフレームに適用される。
・次の（サブ）フレームがロードされ得るように、セルにおける古いデータが消去される、消去モード。
・示される（サブ）フレームのデータがセル内に書き込まれる、 走査モード。・光（及びそのような画像）が生成される、維持モード。すべてのセルは同時に維持される。
【０００４】
走査電極及び対応する維持電極の一つを選択するために、維持電極は、共通グラウンドに接続され、走査電極は、走査電極駆動回路に接続され得る。プラズマディスプレイパネルがＭ行の画素を有すると仮定すると、パネルの走査電極に駆動パルスを供給するために、３Ｍ個の走査電極駆動回路が必要である。そのようなパネルは、走査電極に駆動パルスを供給するための３Ｍ個のコネクションを有する。さらに、データ電極は、Ｎ個のデータドライバに接続されている。データドライバは、データ電極にデータパルスを供給する。画素がそれぞれの３つの色のために３つのセルを有するので、表示用、例えばワイドＶＧＡ画像用のプラズマディスプレイパネルは、２５５６（３×８５２）個のデータドライバ及び４８０個の走査電極ドライバを有する。
【０００５】
【発明が解決しようとする課題】
列にデータ信号を供給し、走査電極に駆動パルスを供給するために、比較的多くの数のコネクションが必要であることは、既知のディスプレイデバイスの欠点である。
【０００６】
【課題を解決するための手段】
本発明の目的は、パネルのコネクション総数が減少するディスプレイデバイスを提供することである。この目的は、現在の請求項１で規定される発明に係るディスプレイデバイスにより達成される。本発明は、実際、プラズマディスプレイパネルが行の総数よりも多くの行あたりの画素を含むという認識に基づく。コネクション総数は、維持及び走査電極が列を構成し、先に述べたデータ電極が行を構成するようにして、そのような態様にディスプレイを移行することにより減らされ得る。走査及び維持電極は、セルの行に代わり、セルの列を選択する。表示されるビデオ情報がラインのフレームを含むならば、ビデオ情報を入れ替えるためにビデオ入れ替え回路が必要である。コンピュータビデオカードがビデオ情報を生成するならば、ビデオ情報を入れ替えるためにコンピュータビデオカードが配置されなければならない。
【０００７】
走査電極ドライバ集積回路のエリアがデータドライバ集積回路のエリアの１／３倍よりも小さいとき、他の利点が得られる。この場合、データドライバと走査ドライバの両方の集積回路の総エリアの低減が得られ得る。その低減は以下の例で示される。
【０００８】
例えば、既知のプラズマディスプレイパネルが４８０行及び２５５６列を有するならば、データドライバの総数は２５５６個であり、走査電極ドライバ回路の総数は４８０個である。本発明に係る対応プラズマディスプレイパネルは、１４４０（３×４８０）個のデータドライバ回路及び８５２個の走査電極ドライバ回路を有する。このように、ディスプレイのデータドライバ数さらにコネクション総数が減少する。例えば、走査電極ドライバ回路がコネクションあたり０．７５ｍｍ２で実現され得て、データドライバ回路がコネクションあたり０．４５ｍｍ２で実現され得るならば、既知のプラズマディスプレイパネルのデータドライバ回路の総エリアは３×８５２×０．４５ｍｍ２＝１１５０ｍｍ２であり、走査電極ドライバ回路の総エリアは４８０×０．７５ｍｍ２＝３６０ｍｍ２である。入れ替えられた走査の対応プラズマディスプレイパネルのために、データドライバ回路の総エリアは、３×４８０×０．４５ｍｍ２＝６４８ｍｍ２であり、走査電極ドライバ回路を駆動する走査電極の総エリアは、８５２×０．７５ｍｍ２＝６３９ｍｍ２である。ドライバ回路のエリアの総低減はちょうど２２３ｍｍ２である。それは、プラズマディスプレイパネルの製造コストの低減になる。
【０００９】
他の有利な実施の形態は、従属請求項において規定される。
【００１０】
本発明に係るプラズマディスプレイパネルの特定の実施の形態は、請求項２において規定される。この実施の形態は、異なる画素の画像に対して異なる輝度レベルの表示を許す。このプラズマディスプレイパネルにおいて、フィールドは、多くのサブフィールドを有しても良い。それぞれのサブフィールドは、消去期間、維持期間中に光を発すべきセルを準備するアドレス期間、及び実際に光が放射される間の維持期間を含む。それぞれのサブフィールドの維持期間には、例えば６ビット信号に対応する３２，１６，８，４，２，又は１のウェイトが与えられる。このサブフィールドコーディングは、それ自体がＥＰ ０ ８９０ ９４１から既知である。
【００１１】
本発明に係るプラズマディスプレイパネルの他の実施の形態は、請求項３において規定される。この実施の形態は、８ビットのビデオ情報の表示を許す。一般に、セルのアドレス指定は、例えば３μｓ必要である。したがって、ワイドＶＧＡ画像を表示する既知のプラズマディスプレイパネルにおいて、アドレス指定時間Ｔａは、サブフィールドあたり４８０×３μｓ＝１．５ｍｓを必要とする。本発明に係る対応プラズマディスプレイパネルにおいて、アドレス指定時間は、サブフィールドあたり８５２×３μｓ＝２．５ｍｓである。８ビットのビデオ情報の表示は、そのとき既存のＶＧＡ規格と相容れない８×２．５＝２０ｍｓを必要とする。したがって、この実施の形態において、隣接する列のセットが形成され、最も低い重要度のサブフィールドのいくつかに対して同じ輝度値が表示される。同時により多くの列をアドレス指定することにより、アドレス指定時間が減少し、それにより２５６個の輝度値の生成を可能にする。表示される値は、画素のオリジナルの個々の値の平均値であっても良い。このアドレス指定方法は、公開されていないＰＨＮＬ００００２５（本出願人整理番号）に記述されている。
【００１２】
本発明に係るプラズマディスプレイパネルの他の実施の形態は、請求項４において規定される。この実施の形態において、維持及び走査電極が多重化され、プラズマディスプレイパネルへのコネクション数がさらに減少され得る。Ｋ個の維持電極及びＫ個の走査電極を有するプラズマディスプレイパネルにおいて、コネクション数は、２Ｋから２√Ｋに減少され得る。
【００１３】
本発明に係るプラズマディスプレイパネルの他の実施の形態は、請求項５において規定される。この実施の形態において、それぞれの維持プラズマ放電が時間に関してシフトされるように、少なくとも一つのグループの電極対に対する維持プラズマ放電が少なくとも一つの他のグループのグループ対に関して位相に関してシフトされるので、ピーク電流が時間に関して拡散される。ピークプラズマ電流（及び放電電流）は、２つ（又はそれ以上）の放電瞬間にわたって広げられ、減少する（等しい数のグループに対するｎ個の放電瞬間があるならば、ｎの係数で）。これは、維持電極ドライバにおいてより低い消散に、又は部品数（及びそれによるコスト）を減少させるために使用され得る。消散は、Ｉが電流であり、Ｒが維持回路における（部品の）抵抗であり、ｔ／Ｔは電流が流れる時間の分数であるとして、Ｉ２＊Ｒ＊ｔ／Ｔと等しい。１／ｎ強度を有するｎ個のピーク電流で、消散が１／ｎの係数により減少することが分かる。
【００１４】
好ましくは、ｍ個のグループの維持電極及びｎ個のグループの走査電極は、ｎ＊ｍ個のグループの電極対を形成する。これは、グループにわたるピーク電流のより有効な分配を許す。
【００１５】
好ましくは、隣接する電極対での電流は、放電の間、反対の位相である。放電が反対の位相であるとき、隣接するセル及び電極対での電流は反対方向に流れる。反対の電流方向の列を互いに近くに配置することにより、これらの列の電磁放射場は、デバイスから若干の距離で互いに相殺する。
【００１６】
本発明のこれらの及び他の態様は、以下に記述する実施の形態から明らかであり、実施の形態に関して説明されるであろう。
【００１７】
【発明の実施の形態】
図１及び図２において示される従来技術のセルは、次のステップで画像を生成する。
【００１８】
図１はセルの構造を示す。セルは、背面構造１及び前面構造２と、前面構造２から背面構造１に対して間隔を置く仕切り３とを有する。ヘリウム、ネオン、キセノン、又はそれらのガス混合物のような放電ガス４は、背面構造１と前面構造２との間の空間に充填される。放電ガスは、放電の間、紫外光を生成する。背面構造１は、透明ガラスプレート１ａを含み、データ電極１ｂは、透明ガラスプレート１ａ上に形成される。データ電極１ｂは、誘電体層１ｃで覆われており、燐光層１ｄは、誘電体層１ｃ上に積層されている。紫外光は、燐光層１ｄ上に放射され、燐光層１ｄは、紫外光を可視光に変える。可視光は、矢印ＡＲ１により示される。前面構造２は、透明ガラスプレート２ａを含み、走査電極２ｂ及び維持電極２ｃは、透明ガラスプレート２ａ上に形成されている。走査電極２ｂ及び維持電極２ｃは、データ電極１ｂに対して垂直な方向に延びる。トレース電極２ｄ／２ｅは、走査電極２ｂ及び維持電極２ｃ上にそれぞれ積層されても良く、走査信号及び維持信号に対する抵抗を減少させることを期待される。これらの電極２ｂ，２ｃ，２ｄ及び２ｅは、誘電体層２ｆで覆われ、誘電体層２ｆは、保護層２ｇにより覆われても良い。保護層２ｇは、例えばマグネシウム酸化物で形成され、放電から誘電体層２ｆを保護する。放電閾値より大きい初期電位が、走査電極２ｂ及びデータ電極１ｂ間に印加される。それらの間で放電が起こる。プラス電荷及びマイナス電荷は、走査電極２ｂ及びデータ電極１ｂ上の誘電体層２ｆ／１ｃに向かって引き寄せられ、壁電荷としてそれらの上に積みあげられる。壁電荷は、電位バリアを生成し、徐々に有効電位を減らす。したがって、放電はしばらくして止められる。その後、維持パルスは、壁電位と極性が同じになるようにして、走査電極２ｂ及び維持電極２ｃ間に印加される。したがって、壁電位は、維持パルス上に重ね合わされる。重ね合わせのため、有効電位が放電閾値を超え、放電が開始する。このように、維持パルスが走査電極２ｂ及び維持電極２ｃ間に印加されている間、維持放電が開始され、継続される。これは、デバイスのメモリ機能である。このプロセスは、同時にすべてのセルで起こる。
【００１９】
消去パルスが走査電極２ｂ及び維持電極２ｃ間に印加されるとき、壁電位がキャンセルされ、維持放電が止められる。消去パルスは、広いパルス幅及び低い振幅又は狭い幅を有する。
【００２０】
図２は、従来技術から既知であるように、サブフィールドモードにおいて、面放電タイプのプラズマディスプレイパネルを駆動する回路を概略的に示す。２つのガラスパネル（図示せず）は、互いに対向して配置される。データ電極Ｄは、ガラスパネルの一方の上に配置される。走査電極Ｓｃ及び維持電極Ｓｕの対は、他方のガラスパネル上に配置される。走査電極Ｓｃは、維持電極Ｓｕに対して揃えられ、走査及び維持電極Ｓｃ，Ｓｕの対は、データ電極Ｄに関して垂直である。表示エレメント（例えば、プラズマセルＣ）は、データ電極と走査及び維持電極Ｓｃ，Ｓｕの対との間の交差点で形成される。タイミング生成器１は、プラズマディスプレイパネル上で表示される表示情報Ｐｉを受ける。タイミング生成器１は、表示情報Ｐｉのフィールド期間Ｔｆを所定数の連続したサブフィールド期間Ｔｓｆに分割する。サブフィールド期間Ｔｓｆは、アドレス期間又はプライム期間Ｔｐと、表示又は維持期間Ｔｓとを含む。アドレス期間Ｔｐの間、選択された走査電極Ｓｃに関連する表示エレメントＣにデータｄｉを書き込むために、走査ドライバ２は、走査電極Ｓｃにパルスを供給し、データドライバ３は、データ電極Ｄにデータｄｉを供給する。このように、選択された走査電極Ｓｃと関連する表示エレメントＣがあらかじめ調整される。維持ドライバ６は、維持電極Ｓｕを駆動する。アドレス期間Ｔｐの間、維持ドライバ６は固定電位を供給する。表示期間Ｔｓの間、維持パルス生成器５は、走査ドライバ２及び維持ドライバ６を介して表示エレメントＣに供給される維持パルスＳｐを生成する。表示期間Ｔｓの間に光を生成するためにアドレス期間Ｔｐの間にあらかじめ調整された表示エレメントは、維持パルスＳｐの数又は周波数に依存する光量を生成する。それは、また、走査ドライバ２又は維持ドライバ６のいずれかに維持パルスＳｐを供給することができる。それは、また、データドライバ３に又は、走査ドライバ２若しくは維持ドライバ６とデータドライバ３との両方に、維持パルスＳｐを供給することができる。
【００２１】
タイミング生成器１は、各フィールド期間Ｔｆにおいてサブフィールド期間Ｓｆに固定オーダーの重み係数Ｗｆをさらに割り当てる。維持生成器５は、あらかじめ調整されたセルＣにより生成する光量が重み係数Ｗｆに対応するように、重み係数Ｗｆと一致する維持パルスＳｐの数又は周波数を供給するために、タイミング生成器に結合されている。サブフィールドデータ生成器４は、データｄｉが重み係数Ｗｆと一致するように、表示情報Ｐｉの操作を行う。
【００２２】
完成したパネルに関して、従来技術における維持電極Ｓｃは、プラズマディスプレイパネルのすべての行に対して相互接続される。走査電極Ｓｃは、アドレス指定又はプライミング（ｐｒｉｍｉｎｇ）フェーズ中に、行ＩＣに接続され、走査される。列電極Ｃｏは、列Ｉｃｓにより操作され、プラズマセルＣは、３つのモードで操作される。
１．消去モード
それぞれのサブフィールドがプライムされる前に、すべてのプラズマセルＣが同時に消去される。これは、最初プラズマセルＣを伝導状態に駆動し、その後セルＣにおいて積み重ねられたすべての電荷を除去することにより行われる。
２．プライムモード
プラズマセルＣは、それらが維持モード中にオン又はオフ状態でいるような態様に条件づけられる。プラズマセルＣが完全にオン又はオフになるだけであるので、いくつかのプライムフェーズが輝度値のすべてのビットを書き込むために必要である。プラズマセルＣは行−時間基準（ｒｏｗ−ａｔ−ａ−ｔｉｍｅ ｂａｓｉｓ）で選択され、列Ｃｏの電圧レベルはセルのｏｎ／ｏｆｆ状態を決定する。輝度値が６ビットで表示されるならば、それによりまた６個のサブフィールドがフィールド内で規定される。
３．維持モード
交流電圧がすべての行の走査及び維持電極Ｓｃ，Ｓｕに同時に印加される。列電圧は主に高電圧電位である。オン状態でプライムされるプラズマセル又は画素Ｃは明るくなる。個々の輝度ビットのウェイトは、維持中に光パルスの数を決定する。
【００２３】
図３は、既知のプラズマディスプレイパネルの走査電極Ｓｃ及び維持電極Ｓｕ間での電圧波形を示す。３つのモードがあるので、対応する時間系列は、Ｔｅ，ｂｘ（ビットｘのサブフィールド用の消去モード）、Ｔｐ，ｂｘ（ビットｘのサブフィールド用のプライムモード）、及びＴｓ，ｂｘ（ビットｘのサブフィールド用の維持モード）として示される。
【００２４】
図４は、既知のプラズマディスプレイパネルＰａにおけるセルＣのレイアウトをさらに示す。セルは、図１に示すセルと構造において同一であり、表示エリアを形成する。セルはｊ行及びｋ列に配列され、小さいボックスは図４におけるそれぞれのセルを表す。走査電極（Ｓｃｉ）及び維持電極（Ｓｕｉ）は、行方向に延在しており、走査電極は、それぞれの維持電極と対をなしている。走査／維持電極の対は、セルのそれぞれの行と関連付けられている。データ電極（Ｄｉ）は、列方向に延在しており、セルのそれぞれの列と関連付けられている。
【００２５】
図５は、入れ替えた走査配列を有するプラズマディスプレイパネルＰｂにおけるセルＣのレイアウトを示す。セルは、図１に示すセルと構造においてなおも同一である。セルはｍ行及びｎ列に配列され、小さいボックスは図５におけるそれぞれのセルを表す。走査電極（Ｓｃｉ）及び維持電極（Ｓｕｉ）は、列方向に延びており、走査電極は、それぞれの維持電極と対をなしている。この実施の形態において、走査／維持電極の対は、セルのそれぞれの列と関連付けられている。データ電極は、行方向に延びており、セルのそれぞれの行と関連付けられている。プラズマディスプレイパネル上で画像を表示するために、それぞれの列は個々にアドレス指定される。データドライバは、一つの行の赤、緑、青のセルに対応して、データ電極に一つずつデータ信号を供給するのに適していなければならない。広いＶＧＡ画像が行あたり３×８５２セル及び４８０行を有するとすると、データドライバの数は３×４８０であり、走査電極ドライバの数は８５２である。このように、ディスプレイのコネクション数が減少する。
【００２６】
さらに、走査電極ドライバ集積回路のために必要なエリアがデータドライバ集積回路のために必要なエリアの１／３倍より少ないならば、集積回路の総必要エリアにおける節約は、プラズマディスプレイパネルの入れ替えられた走査配列で得られる。例えば、走査電極ドライバ回路がコネクションあたり０．７５ｍｍ２で実現することができ、データドライバ回路がコネクションあたり０．４５ｍｍ２で実現することができるならば、データドライバ回路の総エリアは、従来のプラズマディスプレイパネルに対して３×８５２×０．４５ｍｍ２＝１１５０ｍｍ２であり、走査電極ドライバ回路の総エリアは４８０×０．７５ｍｍ２＝３６０ｍｍ２である。入れ替えられた走査配列を有する対応プラズマディスプレイパネルに対して、データドライバ回路の総エリアは３×４８０×０．４５ｍｍ２＝６４８ｍｍ２になり、走査電極を駆動する走査電極ドライバ回路の総エリアは８５２×０．７５ｍｍ２＝６３９ｍｍ２になる。総エリアは１５１０ｍｍ２になり、得られることができるドライバ回路のエリアにおける総低減量は２２３ｍｍ２である。それはプラズマディスプレイパネルの製造コストの低減になる。
【００２７】
入れ替えられた走査を有するプラズマディスプレイパネルで使用され得るタイミングダイアグラムは図６の上半分で示され、そこで、アドレス指定時間はそれぞれのサブフィールドに対するものと同じである。アドレス指定時間Ｔａ，ｎは、いくつかの最も重要度の低いサブフィールドに適用される、二重ライン方法（Ｌｉｎｅ Ｄｏｕｂｌｉｎｇ ｍｅｔｈｏｄ）の適用により減少され得る。これは図６の下半分で示される。同じデータで同時に２つの隣接する列をアドレス指定することは、最も重要度の低いサブフィールドに対するアドレス指定時間Ｔａ，ｓを減少し、サブフィールド数を増加するために使用され得るタイムゲインＴｇにより、ディスプレイのグレーレベルの数を改良させる。
【００２８】
画質の改良は、ラインの種々のセットにおいて、それぞれの偶数及び奇数のフィールドの列をグループ化することにより得ることができる。例えば、列は、図７に示すように、奇数フィールド用のライン対７０，７１と、１ラインシフトされた偶数フィールド用の他のライン対７２，７３にグループ化される。画質のそれ以上の改良は、オリジナルラインの一つのラインの代わりに、セットにおける対の他のラインに対するラインのセットのオリジナル輝度値の平均値をコピーすることにより得られ得る。また、連続するフィールドのフレームにおいて列を異なってグループ化することは、画質を改良し、アドレス指定時間を減少する。
【００２９】
プラズマディスプレイパネルのコネクション数と走査ドライバの数とを減少するために、それぞれの第１グループがそれぞれの第２グループのたった一つの走査電極を含むように、維持電極が多くの第１グループに相互接続され、走査電極が多くの第２グループに相互接続され得る。
【００３０】
図８は、複数のグループにおける維持電極３０−１，．．．　，３０−√Ｎ及び走査電極３１−１，．．．　，３１−√Ｎのコネクションの配列の例を示す。プラズマディスプレイパネルに対するコネクション８，９に結合されたパルスドライバの数は、それぞれの維持電極グループ３０−１，．．．　，３０−√Ｎがそれぞれの走査電極グループ３１−１，．．．　，３１−√Ｎのたった一つの電極を含み、同様に、それぞれの走査電極グループ３１−１，．．．　，３１−√Ｎがそれぞれの維持電極グループ３０−１，．．．　，３０−√Ｎのたった一つの電極を含むように、グループにおいて維持電極３０−１，．．．　，３０−√Ｎ及び走査電極３１−１，．．．　，３１−√Ｎの両方を一緒にとることにより減少する。隣接する維持電極及び走査電極対は、一つのプラズマチャネル２０に設置され、電極がこのような第１グループのいずれか一つを形成するプラズマチャネルは、第２グループのいずれか一つのたった一つの電極を含む。維持及び走査電極は、プラズマディスプレイパネルのコネクション数を減らすためにプラズマディスプレイパネル上で相互接続され得る。Ｎ列の画素を有するプラズマディスプレイパネルと仮定すると、維持電極３０−１，．．．　，３０−√Ｎ及び走査電極３１−１，．．．　，３１−√Ｎは、グループあたり一つのコネクション８，９を有する√Ｎ個のラインのグループにおいて一緒にとられる。これは、出力導体に対する２√Ｎ個のコネクション８，９（Ｎ＋１の代わりに）となる。
【００３１】
プラズマディスプレイパネルの実施の形態において電磁場適合性（ＥＭＣ）を改良するために、図９に示すように、維持電極は、ｎ個のグループＸ１及びＸ２（すなわちｎ＝２）にサブ分割され、走査電極は、ｍ個のグループＹ１及びＹ２（すなわちｍ＝２）にサブ分割される。４つのグループの（ｎ＊ｍ）の電極対は、Ｙ１及びＸ１の第１グループＧ１、Ｙ２及びＸ１の第２グループＧ２、Ｙ２及びＸ２の第３グループＧ３、Ｙ１及びＸ２の第４グループＧ４のように形成される。図１０は、走査電極（Ｙ１，Ｙ２）のグループ、維持電極（Ｘ１，Ｘ２）のグループの維持パルス、及び電極ＸｉとＹｉとの間のパルスを示す。種々のグループの電極のすべてのパルスが、対のグループのすべてのパルスであるだけでなく、互いに関して位相シフトされることが分かる。維持電極（Ｘ１−Ｘ２）のグループの維持パルスは、走査電極（Ｙ１−Ｙ２）のグループについてのように反対の位相である。走査及び維持電極のパルス間の位相差はπ／２又はその倍数である（例えば、グループＹ１−Ｘ１及びＹ１−Ｘ２を見ると、パルスが期間の１／４異なる、すなわちπ／２であり、グループＹ１−Ｘ１及びＹ２−Ｘ２は期間の半分異なるなど）。プラズマ放電が起こる（期間あたり４回）瞬間は、またアスタリスクによって示される。プラズマ放電は、２つの異なる時に電極間で起こる。したがって、ピーク電流（それらがプラズマ放電電流、容量電流であるかどうかに関係なく、それらが落ち込むため又はソース充電であるかどうかに関係なく）は、２つの瞬間をわたって広げられる。これは、維持回路における消散を少なくするため、又は部品数（及びそれによるコスト）を減少するために使用され得る。消散はＩ２＊Ｒ＊ｔ／Ｔと等しい。ここで、Ｉは電流であり、Ｒは抵抗（維持回路における部品の）であり、ｔ／Ｔは電流を流す時間の分数である。１／ｎ倍の強度を有するｎ個のピーク電流で、消散が１／ｎの係数で減少することが分かる。
【００３２】
放電モーメントはそれから時間内に等しく分配され、消散及びピーク電流を減らす。それらは、また走査及び維持電極のグループをわたって等しく分配される。
【００３３】
図１１は、走査及び維持電極の隣接する対における電流が放電中に反対の位相であるプラズマディスプレイパネルを示す。この例では、走査及び維持電極の隣接する対における電流が放電中に反対の位相である。放電が反対の位相であるとき、電流は反対方向に流れる。大きい矢印はプラズマ放電電流を示す。水平線に沿って見るとき、隣接する列における電流は反対方向に流れることが分かる。電流と関連する電磁界は、それゆえまた反対方向にあって、デバイスから及びデバイスにおいて若干の距離で互いを相殺する。これは、他の回路とでそのような場の干渉を減少する。互いの近い対向する電流方向を有する列を置くことにより、これらの列の電磁放射場は、デバイスから及びデバイスにおいて若干の距離でこのように互いを相殺する。電極Ｙ１，Ｙ２，Ｘ１，Ｘ２上の電圧は、図１１の左側部分に示される。
【図面の簡単な説明】
【図１】図１は、プラズマパネルディスプレイのセルの断面図である。
【図２】図２は、従来技術から既知である、サブフィールドモードにおける面放電タイプのプラズマディスプレイパネルを駆動する回路を概略的に示す。
【図３】図３は、既知のプラズマディスプレイパネルの走査及び維持電極間の電圧波形を示す。
【図４】図４は、既知のプラズマディスプレイパネルにおけるセルのレイアウトを示す。
【図５】図５は、入れ替えられた走査配列を有するプラズマディスプレイパネルＰｂにおける画素Ｃのレイアウトを示す。
【図６】図６は、サブフィールド分配及び、４つの最も低い重要度のサブフィールドの二重列アドレス指定により得られる時間ゲインを示す。
【図７】図７は、二重列及び二重フレームアドレス指定が使用される方法を示す。
【図８】図８は、多数のグループにおける維持及び走査電極コネクションの概略の回路を示す。
【図９】図９は、維持電極がｎ個のグループにサブ分割され、走査電極がｍ個のグループにサブ分割されたプラズマディスプレイパネルを示す。
【図１０】図１０は、図９に示すデバイスにおいて、維持電極及び走査電極上並びにそれらの間での維持パルスを示す。
【図１１】図１１は、走査及び維持電極の隣接する対における電流が放電中に反対の位相であるプラズマディスプレイパネルを示す。
【国際公開パンフレット】
2004509363.tif 000003
2004509363.tif 000004
2004509363.tif 000005
2004509363.tif 000006
2004509363.tif 000007
2004509363.tif 000008
2004509363.tif 000009
2004509363.tif 000010
2004509363.tif 000011
2004509363.tif 000012
2004509363.tif 000013
2004509363.tif 000014
2004509363.tif 000015
2004509363.tif 000016
2004509363.tif 000017
2004509363.tif 000018
2004509363.tif 000019
2004509363.tif 000020
2004509363.tif 000021
2004509363.tif 000022
2004509363.tif 000023
2004509363.tif 000024