(57)【要約】一般に、本発明は、ホトレジストが不必要な場合に半導体構造物上の場所からホトレジストを除去する方法に関する。１つの実施の形態において、ホトレジストのパターン化の後、不必要な領域から残留ホトレジしと材料をデスカミングするための方法が開示される。他の方法において、ずれてパターン化されたホトレジストが半導体基板の表面からストリップされる。特に、本方法は、ＮＨ３を含むソースガスから生成されたプラズマへ半導体構造物を曝すステップを有する。異方性エッチングを生じさせるために、両方の方法において基板電圧が用いられる。デスカミングの実施の形態においては、パターン化されたホトレジストの臨界寸法が保たれる。ホトレジストのストリップの実施の形態においては、パターン化されたホトレジストが有機誘電体の部分的に曝された下にある層に悪影響を与えることなく除去される。
2004505464.tif 000002
【特許請求の範囲】
【請求項１】
パターン化されたホトレジスト層の臨界寸法に影響を与えないように、前記パターン化されたホトレジスト層を含む半導体構造物から有機残留物をデスカミングする方法であって、
プラズマエッチャントにおける化学的反応性プラズマ種がＮＨ３から生成されるプラズマエッチャントに前記半導体構造物を接触するステップを有することを特徴とする方法。
【請求項２】
シリコン酸化物またはシリコン窒化物、またはそれらの組合わせを有するハードマスクが前記パターン化されたホトレジスト層の下層にあることを特徴とする請求項１に記載の方法。
【請求項３】
ＮＨ３は、前記プラズマを生成するために使用されるソースガスの少なくとも５０体積％を有することを特徴とする請求項１に記載の方法。
【請求項４】
基板バイアス電圧が前記除去中に前記半導体構造物に印加され、且つ、前記バイアス電圧は、約−１００Ｖ〜約−１０００Ｖの範囲にあることを特徴とする請求項１に記載の方法。
【請求項５】
約１００Ｗ〜約４００Ｗの範囲にある電力が前記デスカミング中に前記基板をバイアスするために印加されることを特徴とする請求項１に記載の方法。
【請求項６】
前記ハードマスクは、パターン化されていないことを特徴とする請求項２に記載の方法。
【請求項７】
前記ハードマスクは、パターン化され、且つ、有機誘電体材料が前記ハードマスクの下層にあることを特徴とする請求項２に記載の方法。
【請求項８】
前記有機誘電体材料は、低ｋ誘電体材料であることを特徴とする請求項７に記載の方法。
【請求項９】
前記低ｋ誘電体材料は、ポリ（アリレン）エーテル、ポリ（アリレン）エーテルオキサゾール、フッ素化されたポリ（アリレン）エーテル、パリレン−Ｎ、パリレン−Ｆ、パリレン−ＡＦ、パリレン−ＡＦ４、ポリイミド、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、ペルフルオロシクロブテン、ポリテトラフルオロエチレン、ポリフェニル−キノキサリン、ポリベンゾオキサゾール、ポリインダン、ポリノルボレン、ポリスチレン、ポリフェニレンオキサイド、ポリエチレン、ポリプロピレン、アルファ−カーボン、ＳＩＬＫＴＭ、ＢＣＢ、ＦＰＩ、ＦＬＡＲＥ２．０ＴＭ、及びそれらの組合せからなるグループから選択されることを特徴とする請求項７に記載の方法。
【請求項１０】
前記有機誘電体材料の層は、エッチングされたコンタクトビアを有することを特徴とする請求項６に記載の方法。
【請求項１１】
パターン化されたホトレジスト層を前記パターン化されたホトレジスト層の下層にある露出した有機層に有害な影響を与えることなく、前記パターン化されたホトレジスト層を含む半導体構造物から前記パターン化されたホトレジスト層をストリップする方法であって、
プラズマエッチャントにおける化学的反応性プラズマ種がＮＨ３から生成されるプラズマエッチャントに前記半導体構造物を接触するステップを有することを特徴とする方法。
【請求項１２】
パターン化されたハードマスク層が前記パターン化されたホトレジスト層の下層にあり、且つ前記露出された有機層の一部の上層にあることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記ハードマスク層は、シリコン酸化物、シリコン窒化物、シリコンオキシナイトライド及びシリコンカーバイドからなっていることを特徴とする請求項１２に記載の方法。
【請求項１４】
有機誘電体材料の層が前記パターン化されたハードマスク層の下にあることを特徴とする請求項１１に記載の方法。
【請求項１５】
前記有機誘電体層は、低ｋ誘電体層であることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記低ｋ誘電体材料は、ポリ（アリレン）エーテル、ポリ（アリレン）エーテルオキサゾール、フッ素化されたポリ（アリレン）エーテル、パリレン−Ｎ、パリレン−Ｆ、パリレン−ＡＦ、パリレン−ＡＦ４、ポリイミド、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、ペルフルオロシクロブテン、ポリテトラフルオロエチレン、ポリフェニル−キノキサリン、ポリベンゾオキサゾール、ポリインダン、ポリノルボレン、ポリスチレン、ポリフェニレンオキサイド、ポリエチレン、ポリプロピレン、アルファ−カーボン、ＳＩＬＫＴＭ、ＢＣＢ、ＦＰＩ、ＦＬＡＲＥ２．０ＴＭ、及びそれらの組合せからなるグループから選択されることを特徴とする請求項７に記載の方法。
【請求項１７】
ＮＨ３は、前記プラズマエッチャントを生成するために使用されるソースガスの少なくとも５０体積％を有することを特徴とする請求項１１に記載の方法。
【請求項１８】
基板バイアス電圧が前記パターン化されたホトレジストの前記ストリップ中に前記半導体構造物に印加され、且つ、前記バイアス電圧は、約−１００Ｖ〜約−１０００Ｖの範囲にあることを特徴とする請求項１７に記載の方法。
【請求項１９】
約１００Ｗ〜約４００Ｗの範囲にある電力が前記ホトレジストのストリップ中に前記基板をバイアスするために印加されることを特徴とする請求項１７に記載の方法。
【発明の詳細な説明】
【０００１】
（発明の属する技術分野）
一般に、本発明は、ホトレジストの存在が不要である場合に、半導体構造物上の位置からホトレジストを除去する方法に関する。１つの実施の形態は、ホトレジストをパターン化（オープニング：ｏｐｅｎｉｎｇ）した後にホトレジスト層の下層にある面から残留ホトレジストを除去する（デスカミング：ｄｅｓｃｕｍｍｉｎｇ）方法に関する。他の実施の形態は、パターン化されたホトレジストが下層にある面上でその所望の位置からずれている場合に下層にある表面からパターン化されたホトレジスト層を除去する方法に関する。
【０００２】
（背景の説明）
パターン化されたホトレジスト層は、ハードマスクの下層のエッチング中に、ハードマスクとして機能する下にある層をパターンエッチングするためのテンプレートとしてしばしば用いられる。しばしばハードマスクは無機材料、例えばシリコン酸化物またはシリコン窒化物（またはそれらの組合せ）から形成される。
【０００３】
図１は、下部から上部ヘ、シリコン基板１０２、その上にある有機ベースの誘電体材料の層１０４、その上層にあるハードマスク１０６、さらにその上層にあるパターン化されたホトレジスト層１０８を有する従来の代表的な半導体構造物１００を示す。図１に示すように、ホトレジスト層１０８をパターン化した後に、このホトレジスト１０８とハードマスク１０６の間の境界面に残る“フィート（ｆｅｅｔ）”１１０がある。これらのフィートの存在は、ハードマスク層１０６におけるエッチングされたパターンの臨界寸法（及びハードマスク層１０６の下層にある有機誘電体層１０４におけるエッチングされたフィーチャの臨界寸法）の制御を維持することを困難にしている。
【０００４】
図２は、二重ダマシンプロセスにおいて中間構造物として生じる第２の従来の半導体構造２００を示す。この構造物２００は、下部から上部ヘ、基板層２０２、有機誘電体層２０４にエッチングされたコンタクトビア２１０、パターン化されたハードマスク層２０６、及びコンタクトビア２１０のエッチング後に堆積された第２のパターン化されたホトレジスト層２１４を有する。ハードマスク２０６をパターン化するために用いられたホトレジストの第１のパターン化された層（図示せず）から全ての残留物質がコンタクトビア２１０のエッチング後に除去される。その後、ホトレジストの追加の層２１４が堆積され、ハードマスク２０６をパターンエッチングするためのテンプレートを設けてコンタクトビア間（例えば、限定されない）で接続するトレンチを設けるためにパターン化された。しかし、図２に示されるように、第２のホトレジスト層２１４、及び第２のパターン化されたホトレジストにおける開口化（オープニング化）２１６のパターン化中のエラーは、それがコンタクトビア２１０上で中心が一致されるように意図されたのに、ずれている。このときまでに、図２に示された構造物２００の形成にかなりの費用がかかっており、したがって、構造物２００を廃棄するよりはむしろ、ずれた第２のパターン化したホトレジスト２１４を除去し、新しいホトレジスト層を再び適用することが望まれる。
【０００５】
過去において、多くのホトレジストは有機材料から構成されているので、酸素（Ｏ２）ガスから形成されるプラズマが、図１に示された種類の“フィート（ｆｅｅｔ）”１１０を除去する（デスカミング：ｄｅｓｃｕｍｍｉｎｇ）ため、及び図２に示される種類の半導体構造物からずらされたホトレジストをストリップする（再加工する：ｒｅｗｏｒｋｉｎｇ）ために用いられた。しかし、バイアス電圧が基板に印加されたときでさえ、Ｏ２によるエッチングは等方性である。図１に示された構造に関して、これは“フィート”１１０が除去されるときまでにパターン化されたホトレジスト層１０８におけるパターンの臨界寸法に変化（拡大）を生じるかも知れない。図２に示された構造物に関して、これは、領域２１８を示す破線によって示されるように、その底部に向かって有機誘電体層２０４のアンダーカットを生じるかも知れない。また、Ｏ２でのエッチングは非常に速く、除去されるホトレジスト（または不注意に除去される有機誘電体層）の量に関して良好な制御を行なうことが困難になる。
【０００６】
パターン化されたホトレジストの臨界寸法に変化が生じないデスカミングのための効果的なプロセスを提供することが必要である。また、下層にある有機誘電体材料を妨げないずれたパターン化されたホトレジストの除去方法を提供することが必要である。
【０００７】
（発明の概要）
我々は、臨界的なホトレジストのパターンに影響を与えない残留ホトレジストのデスカミングの方法を発見した。さらに、無機誘電体材料によるか、またはこの方法のエッチングの化学現象に耐える有機のハードマスク層による、ずれたパターン化されたレジスト層から分離される有機誘電体材料の層に著しい害を生じることなく再加工プロセス中にずれたパターン化されたホトレジストをストリップするために、基本的に同じエッチングの化学現象を用いることができる。これらの方法は、プラズマが主にＮＨ３を含む（少なくとも５０％）ソースガスから生成されるプラズマエッチングを利用する。多くの例において、プラズマソースガスは、ＮＨ３単独であるのが好ましい。比較的高い基板バイアス電圧（一般には、約−１００Ｖから約−１０００Ｖ）が印加される。例えば、イオン化された窒素と酸素の種が開口の横の側壁におけるよりも基板構造における開口の底においてより活性化している場合は、その成果は垂直に向けられた異方性エッチングとなる。これはデスカミング中にパターン化されたホトレジストのアンダーカットを避ける。再加工する場合、ハードマスク層は、開口の上部において下にある有機誘電体層をシールドし、これは、エッチングの異方性の方向と組合されてハードマスク層の下にある、前にエッチングされた誘電体層への損傷を減少する。
【０００８】
（好適な実施の形態の詳細な説明）
ホトレジストのパターン化の後に不必要な領域から残留ホトレジストを除去するために、半導体構造物をデスカミングする方法をここで説明する。１つの実施の形態において、ホトレジストのデスカミングは、上部から下部へ、パターン化されたホトレジストの層、ハードマスク材料の下層、有機誘電体材料（しばしば、低ｋ誘電体材料）の層、及び下層にある基板を含む基板上で達成される。残留材料がパターンの開口領域にある場合、ハードマスク材料の表面から残留ホトレジストを除去することが望まれる。
【０００９】
本発明の方法は、アンモニア（ＮＨ３）を含むソースガスから生成されるプラズマへ半導体基板を曝すステップを有する。ＮＨ３は、一般にソースガスの少なくとも５０％を有する。一般に、本発明のデスカミング方法を行なっている間、約−１００Ｖ〜約−１０００Ｖの範囲内にある基板バイアス電圧が印加される。ＩＰＳＴＭの誘電体エッチングチャンバに対して、この基板バイアス電圧を得るために、約１００Ｗ〜約４００Ｗの範囲の基板バイアス電力が供給される。
【００１０】
ハードマスク層は、一般に、シリコン酸化物またはシリコン窒化物、またはそれらの組合わせを有する。有機低ｋ誘電体材料は、一般に、ポリ（アリレン）エーテル、ポリ（アリレン）エーテルオキサゾール、フッ素化されたポリ（アリレン）エーテル、パリレン−Ｎ、パリレン−Ｆ、パリレン−ＡＦ、パリレン−ＡＦ４、ポリイミド、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、ペルフルオロシクロブテン、ポリテトラフルオロエチレン、ポリフェニル−キノキサリン、ポリベンゾオキサゾール、ポリインダン、ポリノルボレン、ポリスチレン、ポリフェニレンオキサイド、ポリエチレン、ポリプロピレン、アルファ−カーボン、ＳＩＬＫＴＭ、ＢＣＢ、ＦＰＩ、ＦＬＡＲＥ２．０ＴＭ、及びそれらの組合せからなるグループから選択される。
【００１１】
ずれてパターン化されたホトレジストを半導体構造物からストリップする方法をここで説明する。１つの実施の形態において、ホトレジストは、上部から下部へ、ずれてパターン化されたホトレジストの層、エッチングされたコンタクトビアまたは他のフィーチャを有するハードマスク材料の下層、有機誘電体材料（しばしば、低ｋ誘電体材料）、及び下層にある基板を含む基板上で達成される。有機誘電体材料のエッチングされた層及びその材料の下層にある構造物に殆ど影響または損傷を与えないで、ずれてパターン化されたホトレジストを下にある構造物の表面から除去することが望まれる。
【００１２】
本方法は、半導体構造物をＮＨ３を含むソースガスから生成されたプラズマに曝すステップを含む。アンモニア（ＮＨ３）は、一般に、ソースガスの少なくとも５０％を有する。一般に、本発明のホトレジストのストリップ方法を行なっている間、約−１００Ｖ〜約−１０００Ｖの範囲内にある基板バイアス電圧が印加される。ＩＰＳＴＭの誘電体エッチングチャンバに対して、約１００Ｗ〜約４００Ｗの範囲の基板バイアス電力が供給される。
【００１３】
ハードマスク層は、一般に、シリコン酸化物またはシリコン窒化物、またはそれらの組合わせを有する。有機低ｋ誘電体材料は、一般に、ポリ（アリレン）エーテル、ポリ（アリレン）エーテルオキサゾール、フッ素化されたポリ（アリレン）エーテル、パリレン−Ｎ、パリレン−Ｆ、パリレン−ＡＦ、パリレン−ＡＦ４、ポリイミド、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、ペルフルオロシクロブテン、ポリテトラフルオロエチレン、ポリフェニル−キノキサリン、ポリベンゾオキサゾール、ポリインダン、ポリノルボレン、ポリスチレン、ポリフェニレンオキサイド、ポリエチレン、ポリプロピレン、アルファ−カーボン、ＳＩＬＫＴＭ、ＢＣＢ、ＦＰＩ、ＦＬＡＲＥ２．０ＴＭ、及びそれらの組合せからなるグループから選択される。
【００１４】
本発明は、有機誘電体材料、特に有機低ｋ誘電体材料の層を含む下層にある有機層に損傷が生じない半導体構造物のデスカミング及びホトレジストのストリップ方法を提供する。殆どのホトレジストは有機材料であるから、構造物に存在する有機材料の他の層に影響を与えることなく、残留ホトレジスト材料を除去したり、再加工のためにホトレジスト層をストリップすることは困難である。この方法は、この困難な仕事の達成を可能にする予期されない結果を提供する。本発明の方法は、ハードマスクのパターンエッチング中及びそれに続く有機誘電体材料におけるフィーチャのエッチング中に優れた臨界寸法の制御を提供する。
【００１５】
本発明の方法は、０．１３μｍ程度の小さなフィーチャ寸法を有する半導体構造物に対して有用である。
【００１６】
好適な実施の形態の詳細な説明のはじめとして、明細書及び請求項に用いられているように、単数形の“ａ”、“ａｎ”及び“ｔｈｅ”は、本文において特に断らない限り、複数形を含むことに留意されたい。さらに、用語“基板”は半導体材料、ガラスセラミックス、ポリマー材料、及び半導体産業に用いられる他の材料を含む。
【００１７】
１．本発明を実施するための装置
図３は、本発明を実施するために使用することができる装置の例、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＩＰＳＴＭ誘電体エッチングチャンバ（参照番号３００によって示される）を示す。ＩＰＳＴＭチャンバ３００は、外側のコイル３０２（一般に２．０±０．１ＭＨｚに同調された周波数）及び内側のコイル３０４（一般に２．３±０．１ＭＨｚに同調された周波数）によって与えられた２つのプラズマ電源を有し、それらはチャンバ３００の外部に配置されている。基板（一般には、シリコンウエハ）がセラミックの静電チャック（基板支持プラテン）３０８上に正しく保持される。バイアス電圧がバイアス電源３０６（一般に１．７±０．２ＭＨｚに同調された周波数）によって基板支持プラテンに印加される。
【００１８】
本発明の方法は、プラズマ電源及び基板バイアス電力に対して別々の電力制御を有する装置において行われるのが好ましい。
【００１９】
２．ホトレジストのデスカミング及びストリップのための本発明の方法を示す実施の形態
図面を参照して、図４Ａは、本発明の方法が行われる代表的な半導体構造物４００を示す。図４Ａに示されるように、半導体構造物４００は、上部から下部へ、パターン化されたホトレジスト層４０８、ハードマスク４０６、有機低ｋ誘電体材料の層４０４を含み、これらの全ては一般にシリコンまたはシリコン窒化物である基板４０２上に堆積される。
【００２０】
この有機低ｋ誘電体材料は、例えば、ポリ（アリレン）エーテル、ポリ（アリレン）エーテルオキサゾール、フッ素化されたポリ（アリレン）エーテル、パリレン−Ｎ、パリレン−Ｆ、パリレン−ＡＦ、パリレン−ＡＦ４、ポリイミド、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、ペルフルオロシクロブテン、ポリテトラフルオロエチレン、ポリフェニル−キノキサリン、ポリベンゾオキサゾール、ポリインダン、ポリノルボレン、ポリスチレン、ポリフェニレンオキサイド、ポリエチレン、ポリプロピレン、アルファ−カーボン、ＳＩＬＫＴＭ、ＢＣＢ、ＦＰＩ、ＦＬＡＲＥ２．０ＴＭ、ばかりでなくこれらの材料のいずれかの組合せを含むがこれに限定されない、二酸化シリコンの誘電率より低い誘電率を有している炭素及び水素含有低ｋ誘電体材料である。特に、用語“低ｋ誘電体材料”は、４．０より低い誘電率（“ｋ”）の値を有する炭素及び水素ベースの誘電体材料を言う。
【００２１】
有機低ｋ誘電体材料は、用いられる特定の低ｋ誘電体材料に依存して、従来知られた方法によって基板上に堆積される。有機低ｋ誘電体材料の層４０４は、一般に、約７０００Å〜約１１，０００Åの範囲にある厚さを有するように堆積される。
【００２２】
ハードマスク層４０６は、一般に、シリコン酸化物またはシリコン窒化物、またはそれらの組合わせであるが、シリコンカーバイドまたはシリコンオキシナイトライドであっても良い。このハードマスク４０６は、用いられる特定のハードマスクに依存して、従来知られた方法によって有機低ｋ誘電体材料の上に堆積される。ハードマスク４０６は、一般に、約１０００Å〜約２０００Åの範囲にある厚さを有するように堆積される。
【００２３】
ホトレジスト層４０８がハードマスク層４０６の上に堆積され、それは従来知られたあらゆる適当なホトレジスト材料で良い。ホトレジストは、有機のカーボン含有材料である。このホトレジスト層４０８に対して与えられる厚さ及びパターン化方法は、用いられる特定のホトレジスト材料に依存する。約０．２５μｍより小さいフィーチャサイズを有するパターンに対して、最もしばしば用いられるホトレジストは、ＪＳＲまたはＳｈｉｐｌｅｙのいずれかから利用できるＤＵＶホトレジストである。用語“フィーチャ”は、相互接続、コンタクト、ビア、トレンチ及び基板表面の形状を形成する他の構造物を言うが、これらに限定されない。用語“フィーチャサイズ”は、一般にフィーチャの最も小さい寸法を言う。約０．２５μｍより小さいフィーチャサイズを生成するために用いられるＤＵＶホトレジストに対する代表的な膜厚は、約４０００Å〜約１０，０００Åの範囲にある。
【００２４】
ホトレジストをパターン化した後に、図４Ａに示されているパターン化されたホトレジスト層４０８とハードマスク層４０６の間の境界面に“フィート”４１０がしばしば残っている。本発明は、図４Ａに示された半導体構造４００を“デスカミング”するための方法を提供し、それによりこのフィート４１０が除去される。
【００２５】
図４Ａに示された半導体構造４００を“デスカミング”するための本発明の方法は、短い時間の間（一般には、約１５〜６０秒）ＮＨ３を含むソースガスから生成されるプラズマに基板を曝すステップを有する。ソースガスは、他の不活性ガス（例えば、アルゴン、ヘリウム、またはキセノン）を含むか、または窒素を含むことできるけれども、ＮＨ３以外のガスの使用は、デスカミングの速度が低下する傾向にあるので、ある場合には望ましくないかも知れない。もし、他のガスがプラズマソースガスに含まれた場合、それらは全ガス流量の５０体積％以下にすべきである。ＩＰＳＴＭにおいて、一般的な全ガス流量は約２００ｓｃｃｍであり、ＮＨ３以外のガスの流量は約１００ｓｃｃｍ以下である。
【００２６】
プラズマ内に生成された高エネルギー種を基板に向けるために、約−１００Ｖ〜約−１０００Ｖの範囲内の適当なバイアス電圧がデスカミングプロセス中に基板に加えられる。これは、パターン化されたホトレジスト層４０８の基部にあるフィート４１０の異方性の除去を行う。図３に示されたＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＩＰＳＴＭ誘電体エッチングチャンバまたはそれと等価な装置において、約１００Ｗ〜約４００Ｗの範囲内のバイアス電力が所望の結果を与える基板バイアス電圧を生成するために加えられる。一般的なデスカミング時間は、与えられる基板バイアスに依存して、約１５秒から約６０秒の範囲にある。例えば、高いバイアス電力が用いられる場合、デスカミング時間は、一般に低いバイアス電力が用いられる場合より短い。本発明の方法による半導体構造物をデスカミングするための共通に利用可能なプロセス条件が表１に示される。
【００２７】
表１．デスカミング及びホトレジストのストリップに対する好適なプロセス条件
2004505464.tif 000003
【００２８】
図４Ｂは、本発明によるデスカミング後の半導体構造物４００を示す。デスカミングに続いて、ハードマスク層４０６が図４Ｃに示される構造物を与えるために、テンプレートとしてパターン化されたホトレジスト層を用いてパターンエッチングされる。ハードマスク４０６のパターンエッチングは、用いられる特定のハードマスク材料に依存して、従来知られた方法によって行われる。ハードマスク層４０６がシリコン酸化物である場合、反応性エッチャント、例えばフッ素含有化合物を含む一般的なプラズマソースガスが用いられる。このプラズマソースガスは、また、従来知られた塩素含有化合物及び／又はいろいろな不活性ガスを含むこともできる。全体のガス流量は、一般に、約３００ｓｃｃｍであり、他のプロセス条件は、１２００〜２０００Ｗのプラズマソース電力（外側）、５００〜１０００Ｗのプラズマソース電力（内側）、８００〜１８００Ｗの基板バイアス電力、５〜６０ｍＴｏｒｒのプロセスチャンバ圧力、−１５〜＋１５度の基板温度、シリコン酸化物ハードマスク材料の２０００Å厚の層に対して３０秒のエッチング時間を有する。
【００２９】
ハードマスク４０６のパターンエッチング後に、コンタクトビア４１２が図４Ｄに示されるように、有機低ｋ誘電体層４０４にエッチングされる。有機低ｋ誘電体層４０４のエッチングは、特定の誘電体材料に対して最も適当な方法を用いて行われる。ＳＩＬＫＴＭまたはＦＬＡＲＥＴＭの低ｋ誘電体４０４の層にコンタクトビア４１２をエッチングするための一般的なプロセス条件は、以下の通りである：プラズマソースガスが従来、より一般に用いられた反応性エッチャント、例えば、酸素（Ｏ２）フッ素含有化合物、塩素含有化合物、及び臭素含有化合物の少なくとも１つを含む場合に、５０〜３００ｓｃｃｍのプラズマソースガスの流量。しばしば、化学的不活性ガスが酸素またはハロゲン含有ソースガスのエッチャント種と組合せて用いられる。代わりに、低ｋ誘電体は、水素／窒素ベースのプラズマソースガスを用いてエッチングされることができる。この水素／窒素ベースのプラズマソースガスは、反応性エッチャント種としてアンモニア、水素、窒素、またはそれらの組合せを有することができる。銅がデバイスに用いられた導電性の層でない場合、ハイドロオキシラミンを反応性エッチャント種として用いることもできる。再び、化学的不活性ガスを反応性エッチャント種と組合せて用いることができる。一般的に、水素と窒素ベースのプラズマソースガスに対する全体のガス流速は、約５０〜約３００ｓｃｃｍの範囲にある。
【００３０】
他のプロセス条件は、以下の通りである：８００〜１２００Ｗのプラズマソース電力（外側）、３００〜６００Ｗのプラズマソース電力（内側）、３００〜６００Ｗの基板バイアス電力、５〜４０ｍＴｏｒｒのプロセスチャンバ圧、−１５℃の基板温度。好ましくは、水素／窒素ベースのプラズマソースガスが用いられた場合、エッチングプラズマは、少なくとも５×１０１０ｅ−／ｃｍ３のプラズマ密度を有する高密度プラズマである。ＳＩＬＫＴＭまたはＦＬＡＲＥＴＭの８０００Å厚の層に対する一般的なエッチング時間は約９０秒である。コンタクトビア４１２のエッチング後に、このビアは従来知られた方法により導電性材料（例えば、アルミニウムまたは銅）で充填されるか、または半導体構造物の更なる処理が金属の適用前に、例えば二重ダマシンプロセスにおいて、行われる。二重ダマシン構造を形成する方法において、第２のホトレジスト層４１４は、図４Ｅに示されるように、半導体構造物４００上に堆積される。その後、この第２のホトレジスト層４１４は、用いられる特定のホトレジスト層に依存して、従来知られた方法によりパターン化される。その時、下層にある事前メタライゼーション構造、例えばビア４１２と第２のホトレジスト層４１４におけるパターンとの整列に不注意なエラーがある。その結果は、図４Ｆに示されるような第２のホトレジスト層４１４のずれたパターン化となる。
【００３１】
図４Ｆに示された構造物を製造するのにかなりの費用がかかているので、第２のホトレジスト層４１４を再堆積し、このホトレジストを再パターン化する構造物の再加工を行なうことが必要である。
【００３２】
本発明は、また、不整列なパターン化されたホトレジスト層をストリップする方法を提供する。本発明のストリップ方法は、ＮＨ３を含むソースガスから生成されたプラズマへ半導体構造を曝すステップを有する。ホトレジストのストリップのための一般的なプロセス条件は表１に示される。表１に示されたプロセス条件を用いて、本発明の方法を行なうと、約２０００〜６０００Å／秒のホトレジストの除去速度が得られる。ホトレジストのストリッププロセスを行なうための最適な時間は、ホトレジスト層４１４の堆積された厚さに基づいて計算することができる。
【００３３】
図４Ｇは、本発明による第２のホトレジスト層をストリップした後の半導体構造４００を示す。続いて、ホトレジストの第３の新しい層が、図４Ｈに示されるように、半導体構造物４００上に堆積される。
【００３４】
第３の、新しいホトレジスト層４１６は、その後、用いられた特定のホトレジストに依存して、従来知られた方法によりパターン化される。図４Ｉは、正しく整列された、パターン化されたホトレジスト層４１６を有する半導体構造物４００を示す。再び、パターン化されたホトレジスト層４１６とハードマスク層４０６の間の境界面にフィート４１８がある。残留ホトレジスト４２０がコンタクトビア４１２の側壁と底部にもある。
【００３５】
その後、第２のデスカミングプロセスが本発明の方法によって行われる。デスカミングのための一般的なプロセス条件は表１に示されている。第２のデスカミングプロセスは、“フィート”４１８ばかりでなく、コンタクトビア４１２の側壁及び底にある残留ホトレジスト４１０も除去する。図４Ｊは、第２のデスカミングプロセスを行なった後の半導体構造物４００を示す。
【００３６】
その後、ハードマスク層４０６のパターンエッチングが、テンプレートとしてのパターン化されたホトレジスト層を用いて行われる。シリコン酸化物のハードマスク層をパターンエッチングするための一般的なプロセス条件が上に示されている。図４Ｋは、ハードマスク４０６の第２のパターンエッチング後の半導体構造物４００を示す。
【００３７】
ハードマスク層４０６の第２のパターンエッチング後に、トレンチ４２２が図４Ｌに示されるように、所望の深さ“Ａ”まで有機低ｋ誘電体層４０４にエッチングされる。有機低ｋ誘電体層４０４のエッチングは、従来知られた方法により行われる。低ｋ誘電体層にトレンチ４２２をエッチングするための一般的なプロセスは、ビア４１２のエッチングに関して上述されている。
【００３８】
この点で、トレンチ４２２及び下にあるコンタクトビア４１２は、従来知られた方法により導電性材料（例えば、アルミニウムまたは銅）で充填されることができる。代わりに、もし、より複雑な構造が必要とされるなら、更なるプロセスを行なうことができる。
【００３９】
ホトレジストのデスカミングおよびホトレジストのストリップのために上述された本発明の方法は、下にある有機層、例えば有機誘電体層に殆ど影響を与えない。本発明の方法は、ハードマスク層のパターンエッチング、及び有機低ｋ誘電体材料のフィーチャの続くエッチング中に優れた臨界寸法の制御を行う。
【００４０】
本発明の方法は、０．１３μｍ程度の小さなフィーチャサイズを有する半導体構造に有用である。
【００４１】
上述した好適な実施の形態は、本発明の範囲を限定するように意図されたものではなく、本開示に照らして、当業者が請求項の主題に相当する実施の形態を拡張することができる。
【図面の簡単な説明】
【図１】
上部から下部へ、パターン化されたホトレジスト層１０８、ハードマスク１０６、有機誘電体層１０４及び下にある基板層１０２を含む従来の半導体構造物１００を示す。
【図２】
上部から下部へ、第２のパターン化されたホトレジスト層２１４、パターン化されたハードマスク層２０６、パターン化されたマスク層２０６の下層にある有機誘電体材料の層２０４へエッチングされたコンタクトビア２１０及び下にある基板２０２を含む従来の“二重ダマシン”の半導体構造物２００を示す。この図において、ホトレジスト層２０８は不正確にパターン化され、このパターンはコンタクトビア２１０とずれている。
【図３】
本発明の方法を実施するために用いることができる装置の例、参照番号３００によって示されるアプライドマテリアルズ社のＩＰＳＴＭ誘電体エッチングチャンバを示す。このＩＰＳＴＭチャンバ３００は、外側のコイル３０２と内側のコイル３０４を通して設けれる２つのプラズマ電源を有する。基板バイアス電源３０６は、処理される基板へのバイアスの印加を可能にする。
【図４Ａ】
パターン化されたホトレジスト層４０８の基部におけるフィート４００を示す従来知られた種類の初期の半導体構造物４００を示す。パターン化されたホトレジスト層４０８はハードマスク層４０６上にあり、且つ有機の低ｋ誘電体材料層４０４の全てが基板４０２上にある。
【図４Ｂ】
本発明の方法によるデスカミング後の半導体構造物４００を示す。
【図４Ｃ】
ハードマスク層４０６のパターンエッチング後の図４Ｂの半導体構造物４００を示す。
【図４Ｄ】
有機の低ｋ誘電体材料層４０４にあるコンタクトビア４１２のエッチング後の図４Ｃの半導体構造物４００を示す。
【図４Ｅ】
第２の新しいホトレジスト層４１４の堆積後の図４Ｄの半導体構造物４００を示す。
【図４Ｆ】
ホトレジスト４１４のパターン化後の図４Ｅの半導体構造物４００を示す。この場合、第２のホトレジスト層４１４における開口はビア４１２上で中心が一致するように意図されたが、第２のホトレジスト層４１４のパターンはビア４１２に対してずれている。
【図４Ｇ】
本発明による第２のホトレジスト層４１４のストリップ後の図Ｆの半導体構造物４００を示す。
【図４Ｈ】
第３のホトレジスト層４１６の堆積後の図４Ｇの半導体構造物４００を示す。
【図４Ｉ】
パターン化されたハードマスク層４０６の上にある“フィート”４１８を含むホトレジスト層４１６のパターン化後の図４Ｈの半導体構造物４００を示す。また、残留ホトレジスト４２０がコンタクトビア４１２の側壁と底部にある。
【図４Ｊ】
本発明の方法によるデスカミング後の図４Ｉ半導体構造物４００を示す。
【図４Ｋ】
ハードマスク層４０６の第２のパターンエッチング後の図４Ｊの半導体構造物４００を示す。
【図４Ｌ】
有機の低ｋ誘電体層４０４における所望の深さ“Ａ”までトレンチ４２２のエッチングを行った後の図４Ｋの半導体層置４００を示す。
【図１】
2004505464.tif 000004
【図２】
2004505464.tif 000005
【図３】
2004505464.tif 000006
【図４Ａ】
2004505464.tif 000007
【国際公開パンフレット】
2004505464.tif 000008
2004505464.tif 000009
2004505464.tif 000010
2004505464.tif 000011
2004505464.tif 000012
2004505464.tif 000013
2004505464.tif 000014
2004505464.tif 000015
2004505464.tif 000016
2004505464.tif 000017
2004505464.tif 000018
2004505464.tif 000019
2004505464.tif 000020
2004505464.tif 000021
2004505464.tif 000022
2004505464.tif 000023
2004505464.tif 000024
2004505464.tif 000025
2004505464.tif 000026
2004505464.tif 000027
2004505464.tif 000028
2004505464.tif 000029
2004505464.tif 000030
2004505464.tif 000031
2004505464.tif 000032
2004505464.tif 000033
2004505464.tif 000034
【国際公開パンフレット（コレクトバージョン）】
2004505464.tif 000035
【国際調査報告】
2004505464.tif 000036
2004505464.tif 000037
2004505464.tif 000038
2004505464.tif 000039