(57)【要約】データ記憶デバイスの論理状態を決定するための方法では、セルは分極可能な材料を備えたコンデンサの電気分極状態の形式でデータを記憶し、時間的に変化する小信号電圧がコンデンサに加えられ、そして生成された小信号電流応答の少なくとも１つの成分が記録される。小信号電圧と記録された成分との間の時間的な相関によって論理状態を決定することができるように、この成分は小信号電圧に対して線形関係または非線形関係のいずれかを有するであろう。第１の実施例により、方法の中の位相の比較を実行する装置が位相感知検出器および弁別器を有する。この位相感知検出器および弁別器はそれから応答信号を受け取るためにメモリ・セルと接続され、そしてメモリ・セルに対する読出し信号を受け取るためにそして位相感知検出器および弁別器の中の基準として読出し信号を供給するために信号発生器に接続され、それによりメモリ・セルの論理状態が決定される。
2004515023.tif 000002
【特許請求の範囲】
【請求項１】
データ記憶デバイスのメモリ・セルの論理状態を決定する方法であって、前記セルが分極可能な材料を含むコンデンサの電気分極状態の形式でデータを記憶し、前記分極可能な材料が前記コンデンサの両端に外部から電圧が加えられていない場合にゼロでない電気分極を保持することができかつ加えられた電圧に対して電流の応答を生成することができ、前記電流の応答が線形成分および非線形成分を有する前記方法において、
前記コンデンサに時間依存の小信号電圧を加える段階を含み、前記小信号電圧は前記コンデンサの分極状態で重要な永久変化を起こさせるのに必要であるよりも小さな振幅および継続時間またはそのいずれかを有し、かつ前記コンデンサに発生した小信号電流応答の少なくとも１つの成分を記録する段階を含み、前記少なくとも１つの成分は前記小信号電圧に対して線形関係または非線形関係のいずれかを有し、それにより、前記論理状態は前記少なくとも１つの記録された成分の特性である少なくとも１つのパラメータにより決定され、前記論理状態の決定は前記小信号電圧と前記少なくとも１つの記録された成分の間の時間的相関により行なわれ、かつ所定のプロトコルを受ける、ことを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記小信号電圧が前記コンデンサの両端にいずれかの極性の準静的電圧に重ね合わせて加えられることを特徴とする方法。
【請求項３】
請求項２記載の方法において、
前記電圧がいずれかの極性を有するか、または１組の正値および負値またはそのいずれか間でスイッチされることを特徴とする方法。
【請求項４】
請求項１記載の方法において、
前記小信号電圧が前記コンデンサの両端に低い周波数の電圧またはゆっくり変化する電圧に重ね合わせて加えられ、加算した前記小信号と前記低周波数電圧またはゆっくり変化する前記電圧とが前記コンデンサの分極状態に重要な永久変化を起こさせるのに必要であるよりも小さな振幅および継続時間またはそのいずれかを有することを特徴とする方法。
【請求項５】
請求項４記載の方法において、
前記小信号電圧に対する電流応答の非線形成分を記録し、かつ、前記非線形成分をゆっくり変化する前記電圧と相関させることを特徴とする方法。
【請求項６】
請求項１記載の方法において、
周波数ωにおいて主要なフーリエ成分を有して周期的であるように前記小信号電圧を選定し、前記電流応答の第２高調波成分の位相を記録し、かつ、前記コンデンサに加えられた時間依存の前記電圧から得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項７】
請求項６記載の方法において、
前記小信号電圧を正弦的であるように選定することを特徴とする方法。
【請求項８】
請求項１記載の方法において、
周波数ω１ およびω２ のそれぞれにおいて主要なフーリエ成分を有する２つの周期的に変化する成分の和として時間依存の前記小信号電圧を選定し、和周波数ω１ ＋ω２ および差ω１ −ω２ における前記電流応答の成分の位相を記録し、前記コンデンサに加えられる時間依存の前記電圧から得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項９】
請求項８記載の方法において、
周期的に変化する前記電圧成分を正弦的であるように選定することを特徴とする方法。
【請求項１０】
請求項９記載の方法において、
（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、前記（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録し、かつ、前記コンデンサに加えられる時間依存の前記電圧から得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項１１】
請求項９記載の方法において、
（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、前記（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録し、同じ駆動電圧を受けている既知の論理状態の基準セルから得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項１２】
請求項１記載の方法において、
前記コンデンサの分極状態に重要な永久変化を引き起こすのに必要であるよりも小さな振幅のバイアス電圧に時間依存の前記小信号電圧を重ね合わせ、時間依存の前記電圧に対する前記小信号電流応答を通して導かれるように時間依存の前記電圧に対する前記非線形電流応答の１次導関数を記録し、かつ、前記バイアス電圧の大きさおよび位相またはそのいずれかと前記１次導関数の値とを相関させることを特徴とする方法。
【請求項１３】
請求項１２記載の方法において、
前記バイアス電圧をＤＣオフセット電圧として選定することを特徴とする方法。
【請求項１４】
請求項１３記載の方法において、
１組の所定の正値および負値またはそのいずれかの間で変化するＤＣオフセット電圧として前記バイアス電圧を選定することを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、
正値と負値との間で周期的に変化する前記バイアス電圧を選定することを特徴とする方法。
【請求項１６】
請求項１２記載の方法において、
２つの正値の間または２つの負値の間または１つの正値と１つの負値との間の電圧範囲を掃引して滑らかに変化する電圧として前記バイアス電圧を選定することを特徴とする方法。
【請求項１７】
請求項１６記載の方法において、
時間依存の前記電圧よりも低い周波数で前記バイアス電圧を周期的に掃引することを特徴とする方法。
【請求項１８】
請求項１６記載の方法において、
前記バイアス電圧を時間と共に正弦的に変化するように選定することを特徴とする方法。
【請求項１９】
請求項１記載の方法において、
前記少なくとも１つのパラメータの値に応じて２つの論理値のいずれかを前記論理状態に前記所定のプロトコルが割り当てられることを特徴とする方法。
【請求項２０】
請求項１記載の方法による位相比較を実行する装置であって、特に請求項６による実施例により、前記装置が所定位相を有する読出し信号をメモリ・セルに供給するための信号発生器を有し、前記メモリ・セルが前記読出し信号に応答して前記読出し信号の所定周波数の２倍の応答成分を出力し、かつ前記装置が
１つまたはそれ以上の応答信号をそれから受け取るためにメモリ・セルと接続されおよび前記メモリ・セルに対する前記読出し信号のための位相基準を受け取るために基準源を通して前記信号発生器と接続された位相感知検出器および弁別器を有し、位相比較の手段によって前記メモリ・セルの論理状態を決定するために前記位相感知検出器および弁別器の中の基準として前記位相基準が加えられることを特徴とする装置。
【請求項２１】
請求項１記載の方法による位相比較を実行する装置であって、特に請求項１１による方法の実施例により、前記装置が所定位相を有する２つまたはそれ以上の読出し信号をメモリ・セルに供給する信号発生器を有し、前記読出し信号に応答して前記メモリ・セルが２つまたはそれ以上の非線形電流成分を有する応答信号を出力し、かつ、前記装置が
メモリ・セルと接続されかつメモリ・セルからの出力された応答信号の少なくとも２つの位相の位相感知検出を実行するのに適合した位相感知検出器と、前記信号発生器に接続されかつ応答成分の中に検出された位相の和および差からそれらと共に接続された前記位相感知検出器に対して位相基準を生成するのに適合した基準源と、かつ、その中で実行される位相比較の形式でその出力を受け取るために前者と接続されかつ前記メモリ・セルの論理状態を決定するのに適合した弁別器／論理回路と、を有することを特徴とする装置。
【請求項２２】
請求項２１記載の装置において、
ω＋π位相調整器が前記基準源と接続されてその出力を受け、かつ前記ω＋π位相調整の出力を前記位相感知検出器に供給し、かつ前記弁別器および論理回路にオプションで供給することを特徴とする装置。
【発明の詳細な説明】
【０００１】
本発明は、データ記憶デバイスの中のメモリ・セルの論理状態を決定する方法に関する。前記セルは、コンデンサの中の分極可能な材料の電気分極状態の形式でデータを記憶する。分極可能な材料は、コンデンサに電圧が外部から加えられていない場合にゼロでない電気分極を保持することができ、そして電圧が加えられると電流応答を生ずることができる。電流応答は線形成分と非線形成分とを有する。本発明はまた、本発明による方法の中で位相の比較を実行する第１の装置に関する。この第１の装置は、与えられた周波数を有する読出し信号をメモリ・セルに供給する信号発生器を備えている。ここではメモリ・セルは読出し信号に応答することによって、読出し信号の与えられた位相の２倍の応答成分を出力する。同様に本発明はまた、本発明による方法の中で位相の比較を実行する第２の装置に関する。この装置は与えられた位相を有する２つまたはそれ以上の読出し信号をメモリ・セルに供給する信号発生器を有する。ここで、メモリ・セルは読出し信号に応答して、２つまたはそれ以上の電流成分を有する応答信号を出力する。
【０００２】
特に、本発明はメモリ・セルの非破壊的読出しに関する。このメモリ・セルの中において、分極可能な材料はヒステリシスを示す材料であり、特に当業者には周知のエレクトレット（ｅｌｅｃｔｒｅｔ）材料または強誘電体材料である。
【０００３】
近年、セラミックまたはポリマの強誘電体の薄膜で作成された電気分極可能な媒体の中で、データが記憶されることが立証されている。このような材料の主要な利点は、電気エネルギを永久的に供給しなくてもそれらの分極が保持されることである、すなわちデータの記憶が不揮発的であることである。
【０００４】
個々のメモリ・セルの論理状態がそのセルの中の強誘電体薄膜の分極の方向によって表される場合、２つの主要な種類のメモリ・デバイスが立証されている。この２つの種類のいずれの場合にも、強誘電体の保電界（ｃｏｅｒｃｉｖｅ ｆｉｅｌｄ）を越える電界を適切な方向に加えて要求された方向に薄膜を分極させることにより、データをメモリ・セルの中に書き込むことができる。けれども、これらの２つの種類のデバイスのアーキテクチャは基本的に異なる。
【０００５】
すなわち第１の種類のデバイスでは、メモリ・セルのおのおのには少なくとも１つのトランジスタが組み込まれている。メモリ・アーキテクチャの全体は能動マトリックス型であり、従来のＳＲＡＭデバイスおよびＤＲＡＭデバイスと比べた時の主要な利点は、強誘電性を利用して記憶される論理状態の性質が不揮発的であることである。
【０００６】
ＦｅＲＡＭまたはＦＲＡＭ（シンメトリックス（Ｓｙｍｅｔｒｉｘ）登録商標）と通常呼ばれる強誘電性に基づくこのようなメモリ・デバイスの１つの幅広い部分種類は、科学論文および特許文献に広く開示されておりそして現在は世界中の多くの会社から市販されている。その最も単純な形式（１Ｔ−１Ｃアーキテクチャ）では、ＦｅＲＡＭメモリ・セルのおのおのは図１に示されているように１個のトランジスタと１個のコンデンサとを有している。このコンデンサは強誘電体を有するコンデンサである。強誘電体は１つの方向または他の方向に分極することができ、そしてこれらの分極の方向はそれぞれ論理値“０”または論理値“１”を表す。１つの与えられたセルに、そのセルに作用するワード線路、ビット線路および駆動線路に適切な電圧を加えることによって、すなわちコンデンサの強誘電体が要求された方向に分極されることによって、書き込みが行われる。読出しは、ビット線路を浮動にしそして駆動線路に正電圧を加え、一方、ワード線路をアサートにする（ａｓｓｅｒｔｉｎｇ） ことによって実行される。コンデンサの中の分極の方向に応じて、すなわちそのセルが論理値“０”または“１”のいずれを記憶しているかに応じて、この工程の中でビット線路に転送される電荷が大きくて意味のあるものかまたは小さくて意味のないものであるかのいずれかであるであろう。そしてこのセルの論理状態は、この電荷の大きさを記録することによって決定される。この読出し工程は破壊的であるから、記憶された情報が永久的に失われるのを避けるためには、その後でデータを再び書き込まれなければならない。基本的なＦｅＲＡＭの概念を変更した概念について、非常に多くの特許が発表されている。例えば、米国特許第 ４ ８７３ ６６４号（ラムトロン・インタナショナル社（Ｒａｍｔｒｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐ．） 、第 ５ ５３９ ２７９号（日立社（Ｈｉｔａｃｈｉ，Ｌｔｄ．））、第 ５ ５３０ ６６８号（ラムトロン・インタナショナル社）、第 ５ ５４１ ８７２号（ミクロン・テクノロジ（Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ））、第 ５ ５５０ ７７０号（日立社）、第 ５ ５７２ ４５９号（ラムトロン・インタナショナル社）、第 ５ ６００ ５８７号（ＮＥＣ社（ＮＥＣ Ｃｏｒｐ．））、第 ５ ８８３ ８２８号（シンメトリックス社（Ｓｙｍｅｔｒｉｘ Ｃｏｒｐ．））を参照されたい。この概念が何十年か前に導入されて以来、強誘電体メモリを実際に設備する際に隠されていた困難な問題点を反映して、これらの特許は回路のアーキテクチャと材料との両方に努力を集中している。これらのメモリのこのような破壊的読出しの特性は、用いられる強誘電体材料の中に対応する疲労をもたらし、そしてそれは多くの応用に対して動作寿命および基本的な使用可能性を限定的なものにしている。徹底した努力により、要請される多くの応用に関連して非常に多数回（１０１０ 回ないし１０１４ 回）のスイッチング・サイクルを持続できるように、およびまた適切な抵抗値を定める（ｉｍｐｒｉｎｔ）ことができるなどのために、一定の材料（例えば、ＰＺＴおよびＳＢＴ）が精製されそして修正されてきた。けれども、最適化されたこれらの材料は高い温度での焼鈍しが必要であり、そして水素の雰囲気に対して脆弱である。そしてシリコン・デバイスについて確立されている製造法に基づく大量生産の中でこれらの材料を集積化するには、一般的な問題点が提起されている。それはコストと複雑さの問題点である。さらに、熱処理が要求されることは、ポリマに基づく電子デバイスの中で後で集積化を行うことを不適切にする。いくつかの特許は、さらに複雑なアーキテクチャを用いることによって、ずれの傾向や製造上の許容度の問題点を避ける努力を行っている。これは、基準セルおよび回路やさらに複雑なパルス作用プロトコルを許容するために、２個の強誘電体コンデンサおよび２個のトランジスタを含むメモリ・セル（２Ｃ−２Ｔ設計）を含むであろう。時間、温度および電圧のサイクルを受けた時に適切な安定度を示す材料がなお不足しているので、現在製造されているすべての強誘電体メモリ・セルは２Ｃ−２Ｔアーキテクチャを用いていることが注目される。（次の文献を参照されたい。Ｄ．ハッドネイジ（Ｄ．Ｈａｄｎａｇｙ） 「強誘電体メモリの製造（Ｍａｋｉｎｇ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｉｅｓ） 」、ザ・インダストリアル・フィジシスト（Ｔｈｅ Ｉｎｄｕｓｔｒｉａｌ Ｐｈｙｓｉｃｉｓｔ）、２６頁−２８頁（１９９９年１２月））。
【０００７】
メモリ・セルのおのおのに１つまたはさらに多くのトランジスタを用いるデバイスのまた別の部分種類では、セルの中のトランジスタのソース・ドレインの抵抗値が、そのセルの中の強誘電体コンデンサの分極状態によって直接的にまたは間接的に制御される。この基本的な考えは新しい考えではなく、そして文献に既に開示されている（例えば次の文献を参照されたい。ノリヨシ・ヤマウチ（Ｎｏｒｉｙｏｓｉ Ｙａｍａｕｔｉ）名の論文「ゲート絶縁体に強誘電体ポリマ薄膜を用いた金属・絶縁体・半導体（ＭＩＳ）デバイス（Ａ ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ） ｄｅｖｉｃｓ ｕｓｉｎｇ ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｐｏｌｙｍｅｒ ｔｈｉｎ ｆｉｌｍ ｉｎ ｔｈｅ ｇａｔｅ ｉｎｓｕｌａｔｏｒ） 」、Ｊａｐ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２５巻、 ５９０頁− ５９４頁（１９８６年）；ジュン・ユ（Ｊｕｎ Ｙｕ）ほか名の論文「Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ バッファ層の形成と特性（Ｆｏｒｍａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｐｂ（Ｚｒ，Ｔｉ）０３  ｂｕｆｆｅｒ ｌａｙｅｒ）」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７０巻、 ４９０頁− ４９２頁（１９９７年）；シ・ベイ・キシオング（Ｓｉ−Ｂｅｉ Ｘｉｏｎｇ）およびシゲキ・サカイ（Ｓｈｉｇｅｋｉ Ｓａｋａｉ） 名の論文「ＳｉＯ２ ／Ｓｉ基板の上に作成されたＳｒＢｉ２ Ｔａ２ Ｏ９ 薄膜のメモリの性質（Ｍｅｍｏｒｙ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＳｒＢｉ２ Ｔａ２ Ｏ９  ｔｈｉｎ ｆｉｌｍｓ ｐｒｅｐａｒｅｄ ｏｎ Ｓｉ０ ２ ／Ｓｉ Ｓｕｂｓｔｒａｔｅｓ） 」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７０巻、１６１３頁−１６１５頁（１９９９年））。米国特許第 ５，５９２，４０９号（ローム社（Ｒｏｈｍ Ｃｏ．，Ｌｔｄ．））には、ニシムラ（Ｎｉｓｈｉｍｕｒａ） ほかは論理値“０”または“１”を表す１つの方向または他の方向に分極した強誘電体薄膜に基づく不揮発性メモリを開示している。この分極した強誘電体によりトランジスタのゲートにバイアスが供給され、それによりこのトランジスタを流れる電流を制御することができる。この動作モードの明白な１つの利点は、メモリ・セルの論理状態を非破壊的に読み出すことができることである、すなわち強誘電体コンデンサの分極の反転を起こさせないで読み出すことができることである。Ｊ．Ｔ．エバンス（Ｊ．Ｔ．Ｅｖａｎｓ） およびＪ．Ａ．ブリングトン（Ｊ．Ａ．Ｂｕｌｌｉｎｇｔｏｎ）名の米国特許第 ５ ０７０ ３８５号に開示されている関連する概念は、強誘電体と密接に接触している半導体材料に基づいている。ここでは、半導体材料は強誘電体の分極状態に応じて変化する電気抵抗値を示す。あいにく、前記で説明したすべての概念に関連して厳しい未解決の材料および処理に関する論争点が残ったままである（例えば、次の文献を参照されたい。Ｄ．ハッドネージ（Ｄ．Ｈａｄｎａｇｙ） 名の論文「強誘電体メモリの作成（Ｍａｋｉｎｇ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｉｅｓ） 」、ザ・インダストリアル・フィジスト（Ｔｈｅ Ｉｎｄｕｓｔｒｉａｌ Ｐｈｙｓｉｃｉｓｔ）、２６頁−２８頁（１９９９年１２月））。これらが将来に商品化されて成功するという予想は現在のところ疑わしい。
【０００８】
前記で説明した部分種類のいづれにおいても、それぞれのセルの中に１つまたはさらに多くのトランジスタが必要であることは、複雑さの点と面積当たりのデータ記憶密度が減少する点が主要な欠点である。
【０００９】
デバイスの第２の種類では、この第２の種類のデバイスが特にここで関与しているデバイスであるが、メモリ・セルは受動マトリックス・アーキテクチャに配列される。ここでは、相互に直交する２組の電極が、これらの電極の交差点においてコンデンサ状の構造を作り、そしてこれらのコンデンサ状の構造がアレイを形成する。図２に示されているように、リボン状の電極を用いることによりそれらが交差し位置に重なり領域を定め、そしてこの重なり領域の平行な電極板の間に分極可能な材料を挟むことにより、メモリ・セルのおのおのを非常に簡単に作成することができる。けれども、また別の電極の構造が可能である。このまた別の電極の構造の場合には、分極可能な材料と相互作用する電界は、基板に垂直な方向の成分よりも基板に平行な方向に主要な成分を有する。けれども、このような「横」アーキテクチャはここではこれ以上考察しない。それは、特定のセル・アーキテクチャを選定することは本発明の主題に対して重要ではないからである。先行技術では個々のメモリ・セルの中のデータは、着目しているセルのおのおのの材料に十分に大きな電界を加えてヒステリシス効果を打ち負かしそしてそのセルの電気分極を電界の方向に整合させることによって、読み出しが行われる。もし電界を加える前に材料が既にその方向に分極しているならば、分極の反転は起こらなく、セルを通して小さな一時的な電流が流れるだけであろう。けれども、もし材料が反対の方向に分極しているならば、分極の反転が起こり、それが原因となってセルを通して非常に大きな一時的な電流が流れるであろう。このように、論理状態すなわち個々のメモリ・セルの電気分極の方向は、強誘電体の保電界を十分に越える大きさの電界を加えそしてその結果流れる電流を検出することによって決定される。
【００１０】
能動マトリックスに基づくデバイスに比べて受動マトリックスに基づくデバイスは、はるかに高いメモリ・セル密度を有して作成することができ、そしてメモリ・マトリックスそれ自身の複雑さもはるかに小さい。けれども、従来技術による読出し工程は読み出されるセルのデータの内容が失われることを含めて破壊的である。したがって、もしこれらのデータをさらに続けて記憶することが要求されるならば、読み出されるデータをメモリ・デバイスの中に書き戻さなければならない。分極のスイッチングのさらに深刻な影響は、疲労すなわちスイッチ可能な分極が徐々に失われることである。この疲労は、典型的には、分極の反転を行うために高い電圧を加えることが必要であることに付随して起こる。この疲労は、与えられたメモリ・セルが維持できるサイクルの総数を制限し、したがって応用の範囲を制限することになる。それに加えて、疲労はメモリ・デバイスの応答を非常に遅くし、そして要求される電圧を非常に高くする。与えられたデバイスの中の個々のメモリ・セルに対する動作パラメータがこの疲労に付随して徐々に変化することは前もっては予想できなく、そして「最悪の場合」の設計と動作のために必ずしも最適でない設計と動作とが必要になるであろう。
【００１１】
単純で基本的なメモリ・セル・アーキテクチャを保持したまま、強誘電体に基づくメモリから非破壊的読出しを許容にする技術を開発する努力が続けられている。このように、Ｃ．Ｊ．ブレンマン（Ｃ．Ｊ． Ｂｒｅｎｎａｎ）は米国特許第 ５ ３４３ ４２１号、第 ５ ３０９ ３９０号、第 ５ ２６２ ９８３号、第 ５ ２４５ ５６８号、第 ５ １５１ ８７７号、第 ５ １４０ ５４８号において、データを記憶するための強誘電体コンデンサ・セルとそれに付随する基本的な回路モジュールを開示している。小信号静電容量値を調べ、一方、同時に強誘電体に中程度のバイアス電圧を加えることにより、すなわち読出しの期間中にセルの両端のピーク電圧が強誘電体の保電界を越えないようなバイアス電圧を加えることにより、コンデンサの自発分極の方向、したがってメモリ・セルの論理状態を決定する。けれども、ブレンマンが開示している方法および装置を適用するには、一定の非常に特別な前提がある。例をあげれば、それは電極に蓄積される空間電荷に基づく現象である。この現象は、電極およびそれに隣接する強誘電体に用いられる材料と共に明白に変化する。データの読出しには空間電荷の探査が必要であり、そしてそれはこのような電荷の蓄積と両立できる時間スケール内で実行されなければならない。さらに、ブレンマンの特許は、小信号電圧およびバイアス電圧をどのように時間的に行うかそして相互の相関をどのようにとるかについて説明をしていない。このことは、実際のデバイスを実施する際には最も重要である。前記で説明した米国特許第 ５ １４０ ５４８号は、外部源からのバイアスを必要としないで、強誘電体コアを挟んでいる電極の間の接触電位差からバイアスを得ているデバイスを開示している。この方法は原理的には洗練されているが、実際のデバイスで実施することに直面した時、この解決法は深刻な欠点を示す。このように、固定されたデバイスに置き換えられると、外部バイアス作用によって達成することができる予測可能性および制御が犠牲にされる。この固定されたデバイスは、材料の純度および処理条件および動作温度にまた明白に依存する。内部で発生されるバイアスが単一の極性でありそして継続的である性質は、強誘電体メモリ・デバイスにおいてよく知られそして非常に好ましくない現象である強誘電体のインプリント（ｉｍｐｒｉｎｔ）を増進する。最後に、本明細書に開示されている相関技術を実施する時、固定されたバイアスはほとんどまたは全く有用性がない。
【００１２】
電気分極可能なヒステリシスを示す材料が充填されたコンデンサの形式の単純なメモリ・セルから、そしてトランジスタのような能動回路素子を含むことにはよらないメモリ・セルから、データを非破壊的に読み出すことができるデバイスと方法が要請されている。この要請は、強誘電体コンデンサを備えた受動マトリックス・アドレスド・メモリ構造において特に緊急である。
【００１３】
本発明の主要な１つの目的は、電気分極可能な媒体、特に強誘電体、を備えたセルを有するデータ記憶デバイスからデータを非破壊的に読み出すことに対する概念的な基礎を得ることである。
【００１４】
本発明のまた別の目的は、前記で説明したことを拡張することにより、分極のスイッチングによる従来の読出しに付随する疲労および損耗を招くことなく、そして強誘電体に基づくメモリ・デバイスの使用可能な寿命がそれにより制限されることなく、データの読出しを可能にすることである。さらに、本発明の目的は、読み出されたセルのデータの内容を回復する必要性を回避することである。破壊的読出し技術では、読み出されたセルのデータの内容を回復することが必要である。したがって、本発明により、読出しプロトコルは簡単になり、そしてハードウエアの複雑さが減少する。
【００１５】
本発明のまた別の目的は、与えられたメモリ・セルの中の論理状態を決定するために２つ以上の弁別基準を備えることによって、読出し工程の信頼性を増強することである。
【００１６】
最後に、本発明の目的はまた、データのこのような非破壊的読出しのための包括的な手順およびハードウエアを開示することである。
【００１７】
前記の目的およびまたそれに付加される特徴および利点が、本発明による方法により達成される。本発明による方法は、時間依存の小信号電圧をコンデンサに加える段階と、コンデンサに発生した小信号電流応答の少なくとも１つの成分を記録する段階とを有することを特徴とする。ここで、小信号電圧はコンデンサの分極状態に重要な永久変化を引き起こすのに必要であるよりは小さな振幅および継続時間またはそのいずれかを有し、少なくとも１つの成分が小信号電圧に対して線形または非線形のいづれかの関係を有し、それにより論理状態が少なくとも１つの記録された成分の特性である少なくとも１つのパラメータによって決定され、論理状態の決定が小信号電圧と少なくとも１つの記録された成分との間の時間的な相関と所定のプロトコルの下で行われる。
【００１８】
本発明による方法では、コンデンサの両端にいずれかの極性の準静的電圧と小信号電圧とを重ね合わせて加えることにより、利点が得られる。ここで、この準静的電圧はいづれかの極性を有することができる、または１組の正値および負値またはそのいずれかの間でスイッチすることができる。
【００１９】
本発明による方法では、コンデンサの両端に低周波電圧またはゆっくり変化する電圧と小信号電圧とを重ね合わせて加えることにより、また利点が得られる。ここで、小信号電圧と低周波電圧またはゆっくり変化する電圧とを加算した電圧は、コンデンサの分極状態に重要な永久変化を引き起こすのに必要であるよりは小さな振幅および継続時間またはそのいずれかを有する。次に、小信号電圧に対する電流の応答の非線形成分を記録することが好ましく、そして非線形成分とゆっくり変化する電圧との相関を調べることが好ましい。
【００２０】
本発明による方法の利点を備えた第１の実施例では、小信号電圧は周波数ωの主要なフーリエ成分を有する周期的な電圧であるように選定され、そして電流応答の第２高調波成分の位相が記録される。この位相が、コンデンサに加えられる時間依存の電圧から得られる基準位相と比較される。この関連において、小信号電圧は正弦的であるように選定されることが好ましい。
【００２１】
本発明による方法の利点を有する第２の実施例では、時間依存の小信号電圧はそれぞれ周波数ω１ およびω２ の主要なフーリエ成分を有する周期的に変化する電圧の２つの成分の和として選定される。和周波数ω１ ＋ω２ および差周波数ω１ −ω２ における電流応答成分の位相が記録され、そしてこれらの位相がコンデンサに加えられた時間依存の電圧から得られる基準位相と比較される。この関連において、周期的に変化する電圧の成分は正弦的であるように選定される。
【００２２】
後者の場合に、（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録し、そして位相がコンデンサに加えられる時間依存の電圧から得られた基準位相と比較することにより、利点が得られると考えられる。またはそれとは異なって、（１）２ω１ および２ω２ またはそのいずれか（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、（１）および（２）またはそのいずれかで、２つまたはさらに多くの非線形電流応答成分の位相を記録し、そしてこれらの位相が同じ駆動電圧の下にある既知の論理状態の基準セルから得られる基準位相と比較することにより、利点が得られると考えられる。
【００２３】
本発明による方法の利点を備えた第３の実施例では、コンデンサの分極状態に重要な永久的な変化を引き起こすよりも小さな振幅のバイアス電圧と時間依存の小信号電圧とを重ね合わせ、時間依存の電圧に対する非線形な電流の応答の１次導関数が、この時間依存の電圧に対する小信号電流応答を通して導き出されそして記録され、そしてこの１次導関数がバイアス電圧の大きさおよび位相またはそのいずれかとの相関が調べられる。この関連において、バイアス電圧はＤＣオフセット電圧として選定される。
【００２４】
後者の場合に、バイアス電圧はＤＣオフセット電圧として選定されるが、このＤＣオフセット電圧は１組の所定の正値および負値またはそのいずれかの間で変わることが好ましく、そしてまた１つの正値と１つの負値との間で周期的に変わることが好ましい。
【００２５】
本発明の第３の実施例では、バイアス電圧はまた２つの正値の間の電圧範囲、または２つの負値の間の電圧範囲、または１つの正値と１つの負値との間の電圧範囲を掃引する滑らかに変化する電圧として選定することができる。この関連において、時間依存の電圧よりも低い周波数でバイアス電圧を周期的に掃引することができ、またはバイアス電圧を時間と共に正弦的に変化するように選定することができる。
【００２６】
最後に、本発明による方法において、所定のプロトコルが少なくとも１つのパラメータの値に応じて２つの論理値のいずれかを論理状態に割り当てることにより、利点が得られると考えられる。
【００２７】
前記の目的およびまたそれに付加される特徴および利点はまた、位相感知検出器および弁別器を備えることを特徴とする本発明の装置により実現される。この位相感知検出器および弁別器は、１つまたはそれ以上の応答信号を受け取るためにメモリ・セルと接続され、そしてメモリ・セルに対する読出し信号入力に対する位相基準を受け取るために基準源を通して信号発生器と接続される。位相基準は位相感知検出器および弁別器の中における基準として供給され、位相を比較する手段によってメモリ・セルの論理状態の決定を行う。
【００２８】
最後に、前記の目的およびまたそれに付加される特徴および利点はまた、本発明によるまた別の装置により実現される。このまた別の装置は、メモリ・セルと接続されそしてメモリ・セルからの応答信号出力の中の少なくとも２つの位相の位相感知検出を実行するのに適合した位相感知検出器と、信号発生器と接続されそして応答成分の中に検出された位相の和および差からそれと接続された位相感知検出器に位相基準を発生するのに適合した基準源と、その中で実行された位相比較の形式でその出力を受け取るために前者と接続されそしてメモリ・セルの論理状態を決定するのに適合している弁別器／論理回路とを有することを特徴とする。
【００２９】
この装置の好ましい実施例では、ω＋π位相調整器は基準源と接続されてその出力を受け取り、そして位相感知検出器にω＋πの位相調整された出力を供給する、およびオプションとして弁別器および論理回路にまた供給する。
【００３０】
本発明の前記で説明した目的、特徴および利点とその他の目的、特徴および利点は、本発明の好ましい実施例の下記の詳細な説明と添付図面を参照することにより容易に理解されるであろう。
【００３１】
前記で説明したように、メモリ・セルの中の強誘電体コンデンサの分極の方向として記憶された論理状態を読み出す従来技術は、典型的には、下記のいずれかを含んでいる。すなわち、メモリ・セルのおのおのの中にマイクロ回路を用いる、または強誘電体コンデンサの両端にコンデンサの中で分極の反転を引き起こさせるのに十分な大きさの電圧を加える、のいずれかを含んでいる。ここで、メモリ・セルのおのおのの中にマイクロ回路を用いる場合には、メモリ・コンデンサの分極の向き（すなわち、その論理状態）がトランジスタのゲートにおけるバイアスを決定し、そしてこのようにしてセンス増幅器に流れる電流の向きが決定される。コンデンサの分極の向きが加えられた電界の向きに平行であるかまたは反平行であるかに応じて、分極が不変のままであるかまたは反対の方向に向きを変えるであろう。前者の場合には非破壊的に読出しが行われるが、前記で説明した材料および処理工程に関していくつかの深刻な問題点が存在する。前記の説明を参照されたい。後者の場合の読出しは破壊的に行われ、それには分極のスイッチングが含まれていて、そのために固有の疲労の問題点などやデータ内容の損失を伴う。
【００３２】
残留分極を示す材料、特に強誘電体の一般的な電気分極応答特性に関しては、前記で説明したように、非破壊的でありかつ実施するのが簡単でかつ能動的マトリックス・アドレス指定方式と受動的マトリックスのアドレス指定方式とも両立可能である、また別の読出し方法が存在する。けれども、関与する物理現象は数多くありそして複雑である。したがって、与えられた状況のおのおのの中で、着目する材料やアーキテクチャおよび時間のスケールに対して、読出し方式を設計することが必要である。
【００３３】
本発明により、メモリ・デバイスの中の与えられた１つのセルの論理状態、すなわち電気分極の方向は、前記のセルの分極の反転を引き起こさせるのに必要な電圧よりもはるかに小さな電圧の範囲内で、電圧を時間的に変化させた時の前記のセルの電気インピーダンスの非線形な応答を読み出すことによって決定される。下記で説明されるように、この非線形な応答は小信号インピーダンスを示し、そしてこの小信号インピーダンスはバイアス電圧に応じて変化するであろう。この場合、このインピーダンスの大きさとバイアス電圧との相関を調べることにより、セルの論理状態を明らかにすることができる。またはそれとは異なって、この非線形性により、励振電圧のスペクトル周波数の内容とは異なるスペクトル周波数の内容を有する応答が生ずる。例えば、励振電圧の周波数内容に比べてさらに高い周波数の高調波成分および和周波数成分および差周波数成分、またはそのいずれかを含むことができる。この場合には、そのセルの論理状態に応じて前記の非線形な応答成分の位相および大きさまたはそのいずれかが異なるであろう。
【００３４】
この関連では、一方において残留分極の原因である双極子との相互作用を通しての分極応答と、他方においてこれらの双極子によって、または電極を通して加えられた電界によってできた分極に応答して蓄積される準束縛状態にある移動可能な電荷からの応答と、を区別をすることが重要である。このことは、それぞれの場合に用いることができる周波数および読出しパルス・プロトコルに対して影響を与え、そして電極の材料の選定に関して適用される可能な制限に影響を与えるであろう。
【００３５】
前者の場合に関しては、図３ａに示された一般的なヒステリシス曲線は、分極前の媒体に対してコンデンサ状の構造の電極に電圧を外部から加えた時の応答を示した曲線である。この場合に加えられる電圧は、図示されているように、正の極性の極値と負の極性の極値との間で巡回的に変化する。この関係は複雑であり、曲線上の与えられた１つの点における局所的な分極と電圧との間の応答の関係は、それ以前の分極／電圧の履歴によって変化すると共に、マクロのスケールでもまたミクロのスケールでも非線形である。材料がそれぞれ論理値“０”状態および“１”状態で作成されたのかどうかに応じて、局所的な分極に対する電圧の応答の中に論理状態に依存した差が存在し、この差を活用することによって論理状態を読み出すための非破壊的な手段を得ることができる。これらの差は、曲線上の位置に応じて変化する小信号分極応答にそれ自身が現れる。この場合に、小信号分極応答は加えられた小信号励振電圧に対する線形応答成分と非線形応答成分との両方を含むであろう。したがって、図３ａに示されたような特性を有する材料を備えたコンデンサの形式のメモリ・セルの両端で検出される小信号複素インピーダンスをそのコンデンサに加えられた電圧と関連させて解析することにより、そのメモリ・セルの論理状態を明らかにすることができる。加えられたバイアス電圧と小信号プローブ電圧との周波数は、双極子が原因で生ずる分極が追随できるように十分に低く選定しなければならないことに気が付かなければならない。許容可能な最大周波数は、着目している材料や温度などに応じて、非常に高速に応答する置換型無機物強誘電体セラミックスから非常に低速に応答する整合に基づく重合型強誘電体ポリマまで非常に広い範囲（数百ＨｚからＧＨｚまでの広い範囲）にわたるであろう。
【００３６】
この場合には、分極の応答が材料の中の内部電界の影響の下で蓄積する準束縛状態の電荷または移動可能な電荷によるものである後者の場合に戻るならば、分極に応じて変化する非対称性やバイアス依存性および非線形応答の基本的な現象は、ここで関与しているタイプのコンデンサ状の構造のすべての強誘電体材料の一般的な特性であることが科学文献の調査により示された。多くの場合には、分極の応答の大きさは大幅に減少するけれども、強誘電体の分極が追随できる周波数をはるかに越えた周波数においてもこのことが適用される。この場合には、図３ａのヒステリシス曲線を使ってこれらの減少を説明することは適切ではない。
【００３７】
本発明では、論理状態すなわち残留分極の方向および大きさまたはそのいずれかは、加えられた電界の下にある材料の分極応答に固有である非線形性を活用することによって決定される。次に、基本的な２つの方式を説明する。
【００３８】
第１の方式では、小信号探査電圧がバイアス電圧と重ね合わせて材料に加えられ、そして探査電圧の周波数と同じ周波数の分極応答がバイアス電圧の関数として決定される。図３ｂは、一般的な小信号の分極応答曲線を示した図である。応答が駆動電圧と同じ周波数で記録される場合には、この応答は材料の分極状態に関係する単なるバイアスに依存する静電容量である。定性的に同じ振舞いを示すけれども、一方において準束縛状態または移動可能な状態の蓄積され電荷との相互作用によるこのような曲線に導く物理的メカニズムと、他方においてヒステリシス曲線の傾斜の小信号探査により得られた曲線に導く物理的メカニズムとの間には、基本的な差があることを理解することが重要である。下記で説明される一定の読出し方式における類似性により、図４ａ〜図４ｄに示されるような好ましい実施例の説明は、ヒステリシス曲線の異なる部分での局所的小信号応答に反映されるであろう。このことにより、関与している基本原理の直観的な理解を得ることができる。けれども、読出し装置および電圧プロトコルの技術的な説明は、準束縛状態の電荷および移動可能な電荷またはそのいずれかが探査されている場合に対しても適用できるであろうことを理解すべきである。後者の場合は残留分極の完全反転または部分的反転がヒステリシス曲線によって明示されるように起こることができる周波数領域を含むだけでなく、またドメイン（ｄｏｍａｉｎ）のスイッチングが追随できない高い周波数領域をも含むであろう。この関連において、Ｃ．ブレンナン（Ｃ．Ｂｒｅｎｎａｎ）が前記で引用した特許の中で開示している読出し方式は、探査された空間電荷が電極の近傍にありそして電極の間に中性の領域が備えられそして中性領域と空間電荷領域との相対的寸法が認知される静電容量を定める特定のモデルに従って、蓄積された空間電荷領域との相互作用に明白に基づいている。このことは、ヒステリシス曲線に基づくいまの考察のその部分の範囲の外にブレンナンの方式を置き、それと共にまた図３ｂに定性的に示された種類の小信号応答特性に導く他の多くの物理現象を無視している。
【００３９】
第２の方式では、材料は分極状態によって変化するパラメトリック・ミキシング・デバイスとして作用し、小信号励振電圧に存在する周波数成分に加えて新しい周波数成分を含む出力応答を生ずる。したがって、与えられた周波数で分極を駆動することにより分極の応答が生じ、そしてこのようにして基本周波数に加えて高い周波数の高調波をまた含む検出可能な電流を生ずる。もし駆動電圧がいくつかの周波数成分を含むならば、その媒体の残留分極状態に特有に関連付けることができる特定の位相関係でもって、いくつかの和周波数成分および差周波数成分を含むことができる。再び、下記のいくつかの例の説明がヒステリシス曲線を参照して与えられる。これらの例は、基礎をなしている原理の理解に対して簡単で直観的な方式を与える。けれども、前記で説明したように、同じ基本的読出し原理および読出し装置は、ヒステリシス曲線に明示されている分極のスイッチングが追随できない高周波領域に適用可能であり、そこでは準束縛電荷または移動可能な空間電荷に結び付けられるであろう。
【００４０】
いくつかの好ましい実施例を例として下記で説明する。これらは、非線形性および分極の履歴で発生する非対称性を通して論理状態に依存する分極応答を励振するために、メモリ・セルの小信号励振の通常の特徴を共有する一般的な種類の可能な実施を表している。説明を簡単にするために、小さな振幅で時間的に変化する電圧に対する分極の応答は、図３ａの曲線の一部分に沿って往復することであると仮定しよう。この仮定は、部分的なスイッチングおよび疲労の効果を無視している。この部分的なスイッチングおよび疲労の効果は分極の大きさが徐々に減少することに導き、そして小信号分極応答それ自身がヒステリシスを示す原因となる。
【００４１】
次に、多くの好ましい実施例を例として説明する。これらの実施例は、いかなる意味においても本発明の実際の範囲を限定することを意味するものではない。
【００４２】
例１：小信号分極応答における微分係数
傾斜、すなわちヒステリシス曲線の１次導関数ｄＰ／ｄＶ、を表す小信号線形分極応答は、電圧および履歴により変化する。図３ａに示された一般的な曲線では、この傾斜は“０”および“１”の２つの論理状態に対して同じであり、したがってこれらの点における傾斜を測定することによりその論理状態を明らかにすることはできないであろう。しかし、一定の電圧バイアスＶを加えて点“１”および点“０”の近傍の傾斜の振舞いを探査することにより、その論理状態を決定することができる。次のように定義する。
【００４３】
【数１】
“０”の近傍の傾斜およびバイアス電圧Ｖ＝傾斜“０” （Ｖ）
【００４４】
【数２】
“１”の近傍の傾斜およびバイアス電圧Ｖ＝傾斜“１” （Ｖ）
【００４５】
図３から次の式を得る。
【００４６】
【数３】
傾斜“０” （＋ΔＶ）＞傾斜“１” （＋ΔＶ）
【００４７】
【数４】
傾斜“０” （−ΔＶ）＞傾斜“１” （−ΔＶ）
【００４８】
このように、着目しているセルの論理状態は、既知の大きさと極性とを有するバイアス電圧を加え、そして曲線上の少なくとも２つの点における傾斜を記録することによって読み出すことができる。このことは異なる方法で達成することができる。
【００４９】
ａ）　図４ａに示されているように、２つまたはさらに多くの別々のバイアス電圧値における傾斜の大きさを記録し、そしてこれらの傾斜の間の微分と１つの閾値と比較することによる方法。
【００５０】
ｂ）　図４ｂに示されているように、小信号分極応答の大きさを監視し、一方、さらに高い周波数で掃引する小さな周期電圧をその上に重ね合わされた、ゆっくりした周期的な掃引電圧からなる探査電圧を加えることによる方法。
【００５１】
ｃ）　ヒステリシス曲線上の選定された別々の点の間の微分分極を記録することによる方法。１つの例が図４ｃに示されている。
【００５２】
“０”論理状態に対して次の式が得られる。
【００５３】
【数５】
｜Ｐ（＋ΔＶ）−Ｐ（０）｜＞｜Ｐ（０）−Ｐ（−ΔＶ）｜
【００５４】
“１”論理状態に対して次の式が得られる。
【００５５】
【数６】
｜Ｐ（＋ΔＶ）−Ｐ（０）｜＜｜Ｐ（０）−Ｐ（−ΔＶ）｜
【００５６】
ｄ）　正極性および負極性の掃引電圧を加えることに応答して分極の偏位（ピーク・ツウ・ピーク、ＲＭＳ、または同等のもの）の非対称性を記録することによる方法。２つの別々の掃引を示した１つの例が図４ｄに示されているが、電子技術分野の当業者にはよく知られている多くの方法によって、その非対称性を検出することができる。
【００５７】
例２：正弦的入力電圧に応答の高調波検出
基本的な考えに対する直観的洞察を得るために、下記の簡単な取扱が役に立つであろう。
【００５８】
図３ａを参照するならば、与えられたメモリ・セルのメモリ材料が論理状態“０”にあるのかまたは“１”にあるのかを確定することが望まれる。これらの２つの論理状態は、ヒステリシス曲線がＶ＝０の軸と交差する点の曲率が異なることにより特徴づけることができる。２次の次数にまで展開するならば、次のように書くことができる。
【００５９】
【数７】
（１）　Ｐ（“０”）＝Ｐ０ ＋αＶ−βＶ２
【００６０】
【数８】
（２）　Ｐ（“１”）＝Ｐ０ ＋αＶ＋βＶ２
【００６１】
次に、図５ａに示されているように、セルの極性をスイッチするのに必要な振幅よりもはるかに小さな振幅で正弦的に変化する電圧によって、セルが励振されると仮定する。すなわち、電圧が次の式のように変化するとする。
【００６２】
【数９】
（３）　Ｖ（ｔ）＝Ｖ０  ｃｏｓ（ωｔ）
【００６３】
分極の応答は次の式のようになる。
【００６４】
【数１０】
2004515023.tif 000003
【００６５】
および
【００６６】
【数１１】
2004515023.tif 000004
【００６７】
このように、第２高調波周波数におけるメモリ・セルの分極応答はセルが、“０”状態にあるかまたは“１”状態にあるかによって変わる。すなわち、これらの２つの状態における第２高調波の応答の位相は相互に反対である（相互の位相は １８０度だけ異なっている）。適切な検出を行うことにより、例えばコヒーレントな平均化（ロック・イン（ｌｏｃｋ−ｉｎ） 検出）を行うことにより、この差が定性的な方式でそれ自身を明らかにすることができる、例えば検出信号の中で正の極性または負の極性として示すことができる。
【００６８】
図５ｂの概要ブロック線図は、第２高調波における分極応答の検出を実行する本発明による装置を示した図である。信号源がメモリ・セルに周波数ωで正弦的に変化する電圧を入力する。図に示されているように、メモリ・セルは位相感知検出器（ｐｈａｓｅ ｓｅｎｓｉｔｉｖｅ ｄｅｔｅｃｔｏｒ）に高調波を含む応答信号を出力する。変更された実施例では、この位相感知検出器は位相感知検出器と弁別器（ｄｉｓｃｒｉｍｉｎａｔｏｒ） との組合わせであると見なすことができる。信号源はまた同時に、基準源に対して入力位相基準を発生し、そしてこの基準源は読出し信号の周波数ωの２倍の基準信号を位相感知検出器に対して出力する。位相感知検出器からの出力電圧は、メモリ・セルの論理状態に応じて変化するであろう。そして実際の論理状態は定性的なパラメータに単純に基づくことができる、例えば前記で説明したように検出信号の極性に単純に基づくことができる。
【００６９】
容易に確かめることができるようにそして信号解析の当業者には明らかであるように、メモリ・セルの分極応答の高次の非線形性は、検出された信号に現れる第２高調波よりもさらに高次の高調波を一般的には生ずるであろう。前記で概要を説明したのと同じ基本原理により、そして着目しているメモリ・セルの具体的な応答特性に応じて、全体の信号からまたこのような信号の成分を引き出しそして分極の方向を明らかにし、そしてそれによりセルの論理状態を明らかにすることができる。このように、第２高調波の検出に基づく前記の例は、着目しているセルの論理状態の弁別のための動作原理として、第２高調波より高次の高調波を検出することを排除するものではない。
【００７０】
例３：２つの重ね合わされた正弦的入力電圧に応答の差周波数検出および和周波数検出
前節の取扱いと同様に、メモリ・セルの励振電圧が２つの異なる周波数ω１ およびω２ において正弦的に変化する２つの電圧の和として書くことができる場合には、簡単な解析を実行することができる。この場合には、次の式のように書くことができる。
【００７１】
【数１２】
（６）　Ｖ（ｔ）＝Ｖ１ ｃｏｓ （ω１ ｔ）＋Ｖ２ ｃｏｓ （ω２ ｔ）
【００７２】
分極応答は次の式のようになる。
【００７３】
【数１３】
2004515023.tif 000005
【００７４】
および
【００７５】
【数１４】
2004515023.tif 000006
【００７６】
ここで、Ｖ１ ＝Ｖ２ ＝Ｖ０ ／２およびω１ ＝ω２ ＝ωを代入するならば、これらの式は式（４）および式（５）になることが分かるであろう。
【００７７】
ω１ およびω２ において線形的に時間変化する応答と２ω１ および２ω２ における第２高調波の応答とに加えて、図６に示されているように、和周波数（ω１ ＋ω２ ）および差周波数（ω１ −ω２ ）において応答する成分が存在する。セルが論理“０”状態または“１”状態にあるかどうかに依存して、前節で説明した場合と類似して、後者は相互に反対の位相にある。このことは、データの読出しに対する別の非破壊的な方法を提供する。この場合には、（ω１ ＋ω２ ）または（ω１ −ω２ ）における検出周波数が好都合な領域にあるような方式で、例えばノイズ・スペクトル密度が低いかおよび周波数が検出回路と処理回路に対して最適であるかまたはそのいずれかで、ω１ およびω２ の値を選定することが可能である。また、ここで着目している分極応答とは関係のないメカニズム（例えば、駆動回路または検出回路の中の非線形性）によって検出回路の中に注入される信号を、励振電圧の高調波に対して弁別することができる。
【００７８】
図６のブロック線図は、それぞれの周波数ω１ およびω２ における正弦的入力電圧に対する応答の和周波数検出および差周波数検出を実行する装置を示した図である。信号源はそれぞれの周波数ω１ およびω２ のような読出し信号を発生し、そしてこれらの信号をメモリ・セルに入力する。メモリ・セルからの応答が位相感知検出器に入力される。位相感知検出器は、和周波数ω１ ＋ω２ または差周波数ω１ −ω２ のそれぞれにおいて検出を実行する。適切な位相関係を受け取るために基準源が信号源に接続され、そして基準源が位相感知検出器に対して基準和周波数および基準差周波数を出力する。位相感知検出器の出力は弁別器／論理回路に接続され、そして弁別器／論理回路はメモリ・セルの実際の論理状態を決定するために必要な位相の比較を行う。オプションでω＋π位相調整器が基準源と位相感知検出器との間に接続され、πだけシフトした基準を位相感知検出器に送り、そしてオプションで弁別器／論理回路にも送る。
【００７９】
セルの論理状態はいくつかの異なる周波数（すなわち、２ω１ 、２ω２ 、ω１ ＋ω２ 、ω１ −ω２ ）において位相応答の中に同時にそれ自身が現れるから、それぞれの読出し動作の信頼性およびスピードまたはそのいずれかを増強するために、２つの周波数またはさらに多くの周波数において位相検出の結果の相関を明らかにすることができる。
【００８０】
例４：入力電圧がＤＣまたは低周波のオフセットを有する場合の非線形応答検出
材料の非線形応答のほぼ普遍的な属性は、励振の振幅に強く依存することである。前記で説明したように、今の場合には非線形応答が高速にそして信頼性をもって検出できるように励振が十分に強く、しかし一方においてメモリ材料の分極が減少または反転しない程度に弱いように選定しなければならない。
【００８１】
検出信号を増大させる別の方法は、ヒステリシス曲線の上において分極応答と電圧との間の関係が強い非線形を示す領域に動作点を移すことである。このことは図３ａおよび図７ａに示されている。
【００８２】
例えば、セルは“１”論理状態にありそして第２高調波応答を調べるために、周波数ωの正弦的に変化する小さな電界が加えられると仮定する。けれども、今の場合には次の式で表されるＤＣオフセット電圧が存在し、それによりヒステリシス曲線上の動作点の位置を選定することができる。
【００８３】
【数１５】
（９）　Ｖ（ｔ）＝Ｖオフセット ＋Ｖ０ ｃｏｓ（ωｔ）
【００８４】
簡単のために、第２高調波はヒステリシス曲線上の動作点における上向き曲率または下向き曲率に直接的に比例すると仮定するならば、セルが“１”論理状態にある場合、Ｖオフセット がゼロからＶＣ （実際には、マトリックスの中の他のメモリ・セルを乱すことを避けるために、受動マトリックス・アドレスド・メモリに許容される最大電圧）にまで増大する時、第２高調波信号は強度が増大する。そしてセルが“０”論理状態にある場合には、第２高調波信号は“１”信号に対して反対の位相であり、そしてＶオフセット がゼロから上側に増大する時、小さいままである。
【００８５】
逆に、Ｖオフセット が負であるならば、その結果は前記とは鏡像の結果となる。すなわち、オフセット電圧に負の大きな値が与えられる時、第２高調波信号はセルが“１”論理状態にあるならば小さいままであり、そしてセルが“０”論理状態にあるならば増大する。
【００８６】
このように、第２高調波信号の強度の増大が可能であることに加えて、図７に示されているように、セルの論理状態を明らかにするのに活用することができる付加的な現象がオフセット電圧を加えることにより導入される。“１”状態にある場合、第２高調波信号の振幅は正の極性のオフセット電圧に応答して増大し、一方負の極性のオフセット電圧に対しては小さいままである。“０”状態にある場合には、信号は負の極性のオフセット電圧に応答して増大し、そして正の極性のオフセット電圧では小さいままである。この非対称性に基づくデータ読出しに用いることができるいくつかの励振電圧プロトコルの中で、１つの好ましい実施例は異なるＤＣオフセット電圧を用いた計測のシーケンスを含んでいる。その簡単な場合を例にあげれば、＋Ｖオフセット と−Ｖオフセット との２つのオフセット電圧を用いて２つの第２高調波の振幅と位相の計測が行われる。もしセルが“１”状態にあるならば、第２高調波はオフセットが＋Ｖオフセット である時基準信号と同位相の相関を有する大きな第２高調波信号としてそれ自身が現れ、そして−Ｖオフセット では同じ位相を有する小さな第２高調波信号としてそれ自身が現れる。もしセルが“０”状態にあるならば、オフセットが＋Ｖオフセット である時第２高調波は小さくそして基準信号と反対の位相を有し、そして−Ｖオフセット である時には第２高調波は大きいがしかしなお反対の位相を有する。
【００８７】
ＤＣのオフセットまたは低周波のオフセットのいずれかを有する入力電圧でもって非線形応答の検出を実行するために、図５ｂに示された変更実施例を用いることができる。この変更実施例は、図７ｂの概要ブロック線図に従って動作を行う。信号発生器は、ＤＣのオフセット電圧またはそれとは異なってゆっくり変化するオフセット電圧の形式のバイアス電圧に重ね合わせされた正弦的な読出し信号を出力する。メモリ・セルは、２ωの周波数を有する応答信号を出力する。この出力は位相感知検出器と弁別器との組合せ装置に入力されて、メモリ・セルの論理状態の決定を行う。この位相感知検出器と弁別器との組合せ装置は図示されているように信号発生器と接続されて、オフセット電圧の上に重ね合わされた周波数ωの正弦的に変化する電圧の形式で基準信号を受け取る。
【００８８】
例５：大幅に異なる周波数と電圧値とを有するオフセット電圧および正弦的電圧を用いた時の応答の周波数検出
第２高調波の非対称なオフセット依存性を活用する別の好ましい実施例は、連続的に変化するオフセット電圧、例えば図８に示されているように第２高調波を励振する電圧の振動数ωよりもはるかに低い振動数Ωで振動する正弦的なオフセット電圧を加えることを含んでいる。このような電圧は次の式で表される。
【００８９】
【数１６】
（１０）　Ｖ（ｔ）＝Ｖオフセット ｃｏｓ（Ωｔ）＋Ｖ０ ｃｏｓ（ωｔ）
【００９０】
これは前記で説明した２周波数励振の特別の場合であるが、しかしΩ＜＜ωおよびＶオフセット ＞＞Ｖ０ である。（１）式および（２）式の非線形係数βはオフセット電圧により変化する。その潜在的な時間依存性は次のように与えられる。
【００９１】
【数１７】
（１１）　β＝β（Ｖオフセット ｃｏｓ（Ωｔ））
【００９２】
ここで、第２高調波応答は周波数Ωで１次の次数で変調される。βのオフセット電圧依存性は着目している材料によって変わり、２ωにおける分極応答の時間的な振舞いは非常に複雑であるであろう。けれども、図１に示された一般的な形状のヒステリシス曲線は、“１”論理状態の場合、オフセット電圧が正極性の方向でそのピーク値に達した時刻ｔｐ に振幅が最大を有して変調される第２高調波応答を生ずるであろう。“０”論理状態の場合には、最大の第２高調波応答は負の極性のオフセット電圧のピークで生ずる、すなわち時刻ｔｐ ＋π／Ωで生ずる。再び、第２高調波応答の位相はこれらの２つの場合において反対位相である。明らかにされたこれらのことから、電子装置の分野の当業者は、着目しているセルが“１”論理状態にあるかまたは“０”論理状態にあるかを検出することが可能な電子回路を設計することができるであろう。
【００９３】
応答の検出に対して前記の例で説明したようなオフセット電圧と正弦的電圧とを用いる時、図７ｂの装置を変更した実施例を用いることができる。この変更実施例は図８ｂに示されており、そして信号発生器とメモリ・セルと位相感知検出器および弁別器とを有する。信号発生器は、図示されているように、周波数ωの正弦的に変化する電圧を低い周波数Ωでゆっくり正弦的に変化するオフセット電圧に重ね合わせて、メモリ・セルに出力する。メモリ・セルは周波数２ωにおける応答信号成分を位相感知検出器および弁別器に対して出力する。位相感知検出器および弁別器はメモリ・セルの論理状態を決定する。信号発生器はまた、反対位相の第２高調波信号の位相を記録するために２ωにおいて位相基準を出力し、および応答信号の大きさを記録するために周波数Ωのオフセット信号を出力する。
＊
【００９４】
データ読出しに対するこの考えはメモリ媒体の中で分極の反転を引き起こさないから、下記で説明されそして強調されるように、それにより重要な利点が得られる。
【００９５】
●　非破壊的である。リフレッシュ書込みサイクルを実行する必要がなく、メモリ・デバイスにスピードと単純性とが付与される。
【００９６】
●　現在知られているすべての関連する材料では、疲労は材料が受けてきた分極の反転の総数と関連している。典型的な場合には読出し動作は書込み動作よりももっと頻繁に実行されるから、データの読出しの期間中における分極のスイッチングの必要がなくなることは、実質的にすべての種類のメモリ・デバイスに対して寿命を非常に増大させることを意味する。
【００９７】
●　和周波数の検出または高調波の検出の場合には、“０”ビットと“１”ビットとの間の弁別は、濃度階調に関する電圧のアナログ閾値検出よりはむしろ電圧の極性を決定するといった定性的な基準で判定することができる。このことにより、論理状態に関して決定を行うための検出の後の回路を簡単にすることができる。
【図面の簡単な説明】
【図１】
前記で説明したように、セルのおのおのの中に１つのトランジスタと１つのコンデンサとが組み込まれた先行技術の１Ｃ−１Ｔ強誘電体メモリ・セル構造の１つの例を示した図。
【図２】
前記で説明したように、直交するグリッド・パターンの中で交差している電極の交差点に形成されたメモリ・セルを備えた、受動マトリックス・アドレス指定構造の図。
【図３ａ】
いくつかの顕著な特徴を強調して示された強誘電体型のメモリ材料の一般的なヒステリシス曲線の図。
【図３ｂ】
一般的な高周波小信号分極応答を分極の履歴と加えられたバイアス電圧との関数として示した図。
【図４ａ−図４ｄ】
本発明による局所的傾斜を検出することによる読出しの例を示した図、すなわち図示されているように電圧信号によって励振されるメモリ・セルに対する分極とその電圧応答との間の関係による読出しの例を示した図。
【図５ａ】
本発明による第２高調波の検出による読出しの原理を示した図。
【図５ｂ】
第２高調波の検出による読出しのために用いられそして本発明による装置のブロック線図。
【図６】
パラメトリック・ミキシングによって読み出すために用いられそして本発明による装置のブロック線図。
【図７ａ】
本発明により周期的にシフトされたオフセット電圧による第２高調波応答の増強によって読み出す原理を示した図。
【図７ｂ】
図５ｂの装置の変更実施例であって第２高調波応答の増強によって読み出すために用いられる装置のブロック線図。
【図８ａ】
本発明により正弦的で低周波のオフセット電圧によって第２高調波応答の周期的変調により読み出す原理を示した図。
【図８ｂ】
図５ｂの装置の変更実施例であって第２高調波応答の周期的変調によって読み出すために用いられる装置の図。
【図１】
2004515023.tif 000007
【図２】
2004515023.tif 000008
【図３ａ】
2004515023.tif 000009
【図３ｂ】
2004515023.tif 000010
【図４ａ】
2004515023.tif 000011
【図４ｂ】
2004515023.tif 000012
【図４ｃ】
2004515023.tif 000013
【図４ｄ】
2004515023.tif 000014
【図５ａ】
2004515023.tif 000015
【図５ｂ】
2004515023.tif 000016
【図６】
2004515023.tif 000017
【図７ａ】
2004515023.tif 000018
【図７ｂ】
2004515023.tif 000019
【図８ａ】
2004515023.tif 000020
【図８ｂ】
2004515023.tif 000021
【国際公開パンフレット】
2004515023.tif 000022
2004515023.tif 000023
2004515023.tif 000024
2004515023.tif 000025
2004515023.tif 000026
2004515023.tif 000027
2004515023.tif 000028
2004515023.tif 000029
2004515023.tif 000030
2004515023.tif 000031
2004515023.tif 000032
2004515023.tif 000033
2004515023.tif 000034
2004515023.tif 000035
2004515023.tif 000036
2004515023.tif 000037
2004515023.tif 000038
2004515023.tif 000039
2004515023.tif 000040
2004515023.tif 000041
2004515023.tif 000042
2004515023.tif 000043
2004515023.tif 000044
2004515023.tif 000045
2004515023.tif 000046
2004515023.tif 000047
2004515023.tif 000048
2004515023.tif 000049
2004515023.tif 000050
2004515023.tif 000051
2004515023.tif 000052
2004515023.tif 000053
2004515023.tif 000054
2004515023.tif 000055
2004515023.tif 000056
2004515023.tif 000057
2004515023.tif 000058
【手続補正書】
【提出日】平成14年12月12日(2002.12.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ記憶デバイスのメモリ・セルの論理状態を決定する方法であって、前記セルが分極可能な材料を含むコンデンサの電気分極状態の形式でデータを記憶し、前記分極可能な材料が前記コンデンサの両端に外部から電圧が加えられていない場合にゼロでない電気分極を保持することができかつ加えられた電圧に対して電流の応答を生成することができ、前記電流の応答が線形成分および非線形成分を有する前記方法において、
前記コンデンサに時間依存の小信号電圧を加える段階を含み、前記小信号電圧は前記コンデンサの分極状態で重要な永久変化を起こさせるのに必要であるよりも小さな振幅および継続時間またはそのいずれかを有し、
前記コンデンサに時間依存の第２の小信号電圧を加える段階を含み、前記時間依存の第２の電圧は前記時間依存の第１の電圧に加算され、前記時間依存の第１の電圧と第２の電圧との和が前記コンデンサの分極状態に重要な永久変化を起こさせるのに必要であるよりも小さな振幅および継続時間またはそのいずれかを有し、
前記コンデンサに発生した小信号電流応答の少なくとも１つの特性を記録する段階を含み、前記少なくとも１つの特性は前記第１および第２の加えられた時間依存の電圧に対して線形関係または非線形関係のいずれかを有し、
前記コンデンサに加えられた前記第１の電圧および第２の電圧との両方から得られた相関基準信号に基づいて相関解析を実行する段階を含み、
前記相関解析の結果に対する数値を確立することにより論理状態を決定する段階を含み、
所定のプロトコルにより前記決定された論理状態に論理値を割当てる段階を含むことを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記相関解析が２つの段階で実行され、前記相関解析の第１の段階は前記小信号電圧と前記コンデンサに発生した小信号電流応答の前記少なくとも１つの記録された特性との間の時間的相関を記録することを有し、それにより前記コンデンサに発生する小信号電流応答の前記少なくとも１つの記録された特性を特定する少なくとも１つのパラメータの１つまたはいくつかの大きさが確立され、
前記相関解析の第２の段階は一方において前記少なくとも１つのパラメータと他方において時間依存の前記第２の電圧の大きさ、符号および位相またはそのいずれかの間の相関を記録することを有することを特徴とする方法。
【請求項３】
請求項４記載の方法において、
前記相関解析が単一の段階で実行され、前記コンデンサに発生する小信号電流応答の前記少なくとも１つの特性が時間依存の加えられた第１の電圧と第２の電圧との両方から得られる基準信号と相関されることを特徴とする方法。
【請求項４】
請求項１記載の方法において、
前記コンデンサの両端の時間依存の前記第２の電圧がいずれかの極性の準静的電圧であることを特徴とする方法。
【請求項５】
請求項４記載の方法において、
前記コンデンサの両端の時間依存の前記第２の電圧が１組の正値および１組の負値またはそのいずれかの間でスイッチされることを特徴とする方法。
【請求項６】
請求項１記載の方法において、
前記コンデンサの両端の時間依存の前記第２の電圧が低周波電圧またはゆっくり変化する電圧であることを特徴とする方法。
【請求項７】
請求項６記載の方法において、
前記コンデンサの両端の時間依存の前記第２の電圧が正弦的に変化する電圧であることを特徴とする方法。
【請求項８】
請求項１記載の方法において、
周波数ωに主要なフーリエ成分を有して周期的であるように時間依存の前記第１の小信号電圧を選定し、前記電流応答の第２高調波成分の位相を記録し、前記コンデンサに加えられた時間依存の前記第１の小信号電圧から得られた基準位相でもって前記相関解析の前記第１の部分を実行することを特徴とする方法。
【請求項９】
請求項８記載の方法において、
時間依存の前記第１の小信号電圧を正弦的であるように選定することを特徴とする方法。
【請求項１０】
請求項１記載の方法において、
時間依存の前記小信号電圧を周波数ω１ およびω２ のそれぞれにおいて主要なフーリエ成分を有する２つの周期的に変化する信号として選定し、和周波数ω１ ＋ω２ および差ω１ −ω２ における前記電流応答の成分の位相を記録し、前記コンデンサに加えられる時間依存の前記電圧から得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項１１】
請求項１０記載の方法において、
周期的に変化する前記電圧成分を正弦的であるように選定することを特徴とする方法。
【請求項１２】
請求項１０記載の方法において、
（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、前記（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録し、前記コンデンサに加えられる時間依存の前記電圧から得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項１３】
請求項１０記載の方法において、
（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、前記（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録し、かつ、同じ駆動電圧を受けている既知の論理状態の基準セルから得られる基準位相と前記位相とを比較することを特徴とする方法。
【請求項１４】
請求項１記載の方法において、
一方において時間依存の前記第１の小信号電圧に対する前記小信号電流応答の大きさと他方において時間依存の前記第１の小信号電圧の大きさとの間の比の記録を有する前記コンデンサの両端に生ずる小信号応答の少なくとも１つの特性を記録し、前記比は時間依存の前記第２の電圧の２つの値またはそれ以上の値におけるヒステリシス曲線の傾斜に対応することを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、
１組の所定の正値および負値またはそのいずれかの間で変化する低い周期のオフセット電圧、すなわちゆっくり変化するオフセット電圧として時間依存の前記第２の電圧を選定することを特徴とする方法。
【請求項１６】
請求項１５記載の方法において、
時間依存の前記第２の電圧を１つの正値と１つの負値との間で周期的に変化するとして選定することを特徴とする方法。
【請求項１７】
請求項１４記載の方法において、
２つの正値の間または２つの負値の間または１つの正値と１つの負値との間の電圧範囲を掃引して滑らかに変化する電圧として時間依存の前記第２の電圧を選定することを特徴とする方法。
【請求項１８】
請求項１７記載の方法において、
時間依存の前記電圧よりも低い周波数で時間依存の前記第２の電圧を周期的に掃引することを特徴とする方法。
【請求項１９】
請求項１７記載の方法において、
時間依存の前記第２の電圧を時間と共に正弦的に変化するとして選定することを特徴とする方法。
【請求項２０】
請求項１記載の方法において、確立された数値に応じて２つの論理値のいずれかを前記所定のプロトコルにより前記論理状態に割当てることを特徴とする方法。
【請求項２１】
請求項１記載の方法の中の位相の比較を実行する装置であって、
所定の位相を有する２つまたはそれ以上の読出し信号をそれらと接続可能なメモリ・セルに供給するための信号発生器と、前記読出し信号に応答して２つまたはそれ以上の非線形電流成分を有する応答信号を出力するメモリ・セルと、前記メモリ・セルと接続可能でありかつ前記メモリ・セルからの応答信号出力の少なくとも２つの位相の位相感知検出を実行するのに適合した位相感知検出器と、前記信号発生器に接続されかつ前記応答成分を検出および相関させるために前記入力読出し信号の位相の和および差から位相基準を発生するのに適合し、前記位相基準と少なくとも１つの検出されかつ相関された応答成分との間の位相の比較を実行するのに適合した基準源と、その出力を受け取るために前記位相感知検出器と接続され、前記メモリ・セルの論理状態を決定するのに適合した弁別器／論理回路とを有することを特徴とする装置。
【請求項２２】
請求項２１記載の装置において、
ω＋π位相調整器が前記基準源と接続されてその出力を受け、かつ前記ω＋π位相調整の出力を前記位相感知検出器に供給し、かつ前記弁別器および論理回路にオプションで供給することを特徴とする装置。
【請求項２３】
請求項１記載の方法で位相の比較を実行する装置であって、
第１の読出し信号よりも低い周波数を有する第２の周期的読出し信号と重ね合わされた第１の周期的読出し信号をそれと接続可能なメモリ・セルに供給するための信号発生器を有し、前記メモリ・セルは前記第１の読出し信号の周波数の２倍で応答信号を出力し、前記メモリ・セルと接続可能であってそれから応答信号を受け取ると共に前記信号発生器から前記第１の読出し信号および前記第２の読出し信号の形式でそれぞれ位相基準信号を受け取り、前記応答信号の位相を位相基準信号のいずれかまたは両方の位相と相関させるための位相感知検出器および弁別器を有し、該位相感知検出器および弁別器は位相が相関された前記応答信号の大きさおよび位相またはそのいずれかによって前記メモリ・セルの論理状態を決定することを特徴とする装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、データ記憶デバイスの中のメモリ・セルの論理状態を決定する方法に関する。前記セルは、コンデンサの中の分極可能な材料の電気分極状態の形式でデータを記憶する。前記分極可能な材料は、前記コンデンサに電圧が外部から加えられていない場合にゼロでない電気分極を保持することができ、そして電圧が加えられると電流応答を生ずることができる。前記電流応答は線形成分と非線形成分とを有する。本発明はまた、本発明による方法の中で位相の比較を実行するそれぞれ第１の装置および第２の装置に関する。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ＦｅＲＡＭまたはＦＲＡＭ（シンメトリックス社（Ｓｙｍｅｔｒｉｘ Ｃｏｒｐ．）登録商標）と通常呼ばれる強誘電性に基づくこのようなメモリ・デバイスの１つの幅広い部分種類は、科学論文および特許文献に広く開示されておりそして現在は世界中の多くの会社から市販されている。その最も単純な形式（１Ｔ−１Ｃアーキテクチャ）では、ＦｅＲＡＭメモリ・セルのおのおのは図１に示されているように１個のトランジスタと１個のコンデンサとを有している。このコンデンサは強誘電体を有するコンデンサである。強誘電体は１つの方向または他の方向に分極することができ、そしてこれらの分極の方向はそれぞれ論理値“０”または論理値“１”を表す。１つの与えられたセルに、そのセルに作用するワード線路、ビット線路および駆動線路に適切な電圧を加えることによって、すなわちコンデンサの強誘電体が要求された方向に分極されることによって、書き込みが行われる。読出しは、ビット線路を浮動にしそして駆動線路に正電圧を加え、一方、ワード線路をアサートにする（ａｓｓｅｒｔｉｎｇ） ことによって実行される。コンデンサの中の分極の方向に応じて、すなわちそのセルが論理値“０”または“１”のいずれを記憶しているかに応じて、この工程の中でビット線路に転送される電荷が大きくて意味のあるものかまたは小さくて意味のないものであるかのいずれかであるであろう。そしてこのセルの論理状態は、この電荷の大きさを記録することによって決定される。この読出し工程は破壊的であるから、記憶された情報が永久的に失われるのを避けるためには、その後でデータを再び書き込まれなければならない。基本的なＦｅＲＡＭの概念を変更した概念について、非常に多くの特許が発表されている。例えば、米国特許第 ４，８７３，６６４号（ラムトロン・インタナショナル社（Ｒａｍｔｒｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐ．） 、第 ５，５３９，２７９号（日立社（Ｈｉｔａｃｈｉ，Ｌｔｄ．））、第 ５，５３０，６６８号（ラムトロン・インタナショナル社）、第 ５，５４１，８７２号（ミクロン・テクノロジ（Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ））、第 ５，５５０，７７０号（日立社）、第 ５，５７２，４５９号（ラムトロン・インタナショナル社）、第 ５，６００，５８７号（ＮＥＣ社（ＮＥＣ Ｃｏｒｐ．））、第 ５，８８３，８２８号（シンメトリックス社（Ｓｙｍｅｔｒｉｘ Ｃｏｒｐ．）） を参照されたい。この概念が何十年か前に導入されて以来、強誘電体メモリを実際に設備する際に隠されていた困難な問題点を反映して、これらの特許は回路のアーキテクチャと材料との両方に努力を集中している。これらのメモリのこのような破壊的読出しの特性は、用いられる強誘電体材料の中に対応する疲労をもたらし、そしてそれは多くの応用に対して動作寿命および基本的な使用可能性を限定的なものにしている。徹底した努力により、要請される多くの応用に関連して非常に多数回（１０１０回ないし１０１４回）のスイッチング・サイクルを持続できるように、およびまた適切な抵抗値を定める（ｉｍｐｒｉｎｔ）ことができるなどのために、一定の材料（例えば、ＰＺＴおよびＳＢＴ）が精製されそして修正されてきた。けれども、最適化されたこれらの���料は高い温度での焼鈍しが必要であり、そして水素の雰囲気に対して脆弱である。そしてシリコン・デバイスについて確立されている製造法に基づく大量生産の中でこれらの材料を集積化するには、一般的な問題点が提起されてそれはコストと複雑さの問題点である。さらに、熱処理が要求されることは、ポリマに基づく電子デバイスの中で後で集積を行うことを不適切にする。いくつかの特許は、さらに複雑なアーキテクチャを用いることによって、ずれの傾向や製造上の許容度の問題点を避ける努力を行っている。これは、基準セルおよび回路やさらに複雑なパルス作用プロトコルを許容するために、２個の強誘電体コンデンサおよび２個のトランジスタを含むメモリ・セル（２Ｃ−２Ｔ設計）を含むであろう。時間、温度および電圧のサイクルを受けた時に適切な安定度を示す材料がなお不足しているので、現在製造されているすべての強誘電体メモリ・セルは２Ｃ−２Ｔアーキテクチャを用いていることが注目される。（次の文献を参照されたい。Ｄ．ハッドネイジ（Ｄ．Ｈａｄｎａｇｙ） 「強誘電体メモリの製造（Ｍａｋｉｎｇ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｉｅｓ） 」、ザ・インダストリアル・フィジシスト（Ｔｈｅ Ｉｎｄｕｓｔｒｉａｌ Ｐｈｙｓｉｃｉｓｔ）、２６頁−２８頁（１９９９年１２月））。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
メモリ・セルのおのおのに１つまたはさらに多くのトラタンジスタを用いるデバイスのまた別の部分種類では、セルの中のトランジスタのソース・ドレインの抵抗値が、そのセルの中の強誘電体コンデンサの分極状態によって直接的にまたは間接的に制御される。この基本的な考えは新しい考えではなく、そして文献に既に開示されている（例えば次の文献を参照されたい。ノリヨシ・ヤマウチ（Ｎｏｒｉｙｏｓｉ Ｙａｍａｕｔｉ）名の論文「ゲート絶縁体に強誘電体ポリマ薄膜を用いた金属・絶縁体・半導体（ＭＩＳ）デバイス（Ａ ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ） ｄｅｖｉｃｓ ｕｓｉｎｇ ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｐｏｌｙｍｅｒ ｔｈｉｎ ｆｉｌｍ ｉｎ ｔｈｅ ｇａｔｅ ｉｎｓｕｌａｔｏｒ） 」、Ｊａｐ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２５巻、 ５９０頁− ５９４頁（１９８６年）；ジュン・ユ（Ｊｕｎ Ｙｕ）ほか名の論文「Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ バッファ層の形成と特性（Ｆｏｒｍａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｐｂ（Ｚｒ，Ｔｉ）０３  ｂｕｆｆｅｒ ｌａｙｅｒ）」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７０巻、 ４９０頁− ４９２頁（１９９７年）；シ・ベイ・キシオング（Ｓｉ−Ｂｅｉ Ｘｉｏｎｇ）およびシゲキ・サカイ（Ｓｈｉｇｅｋｉ Ｓａｋａｉ） 名の論文「ＳｉＯ２ ／Ｓｉ基板の上に作成されたＳｒＢｉ２ Ｔａ２ Ｏ９ 薄膜のメモリの性質（Ｍｅｍｏｒｙ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＳｒＢｉ２ Ｔａ２ Ｏ９  ｔｈｉｎ ｆｉｌｍｓ ｐｒｅｐａｒｅｄ ｏｎ Ｓｉ０ ２ ／Ｓｉ Ｓｕｂｓｔｒａｔｅｓ） 」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７０巻、１６１３頁−１６１５頁（１９９９年））。米国特許第 ５，５９２，４０９号（ローム社（Ｒｏｈｍ Ｃｏ．，Ｌｔｄ．））には、ニシムラ（Ｎｉｓｈｉｍｕｒａ） ほかは論理値“０”または“１”を表す１つの方向または他の方向に分極した強誘電体薄膜に基づく不揮発性メモリを開示している。この分極した強誘電体によりトランジスタのゲートにバイアスが供給され、それによりこのトランジスタを流れる電流を制御することができる。この動作モードの明白な１つの利点は、メモリ・セルの論理状態を非破壊的に読み出すことができることである、すなわち強誘電体コンデンサの分極の反転を起こさせないで読み出すことができることである。米国特許第 ５ ０７０ ３８５号（Ｊ．Ｔ．エバンス（Ｊ．Ｔ．Ｅｖａｎｓ）およびＪ．Ａ．ブリングトン（Ｊ．Ａ．Ｂｕｌｌｉｎｇｔｏｎ））に開示されている関連する概念は、強誘電体と密接に接触している半導体材料に基づいている。ここでは、半導体材料は強誘電体の分極状態に応じて変化する電気抵抗値を示す。あいにく、前記で説明したすべての概念に関連して厳しい未解決の材料および処理に関する論点が残ったままである（例えば、次の文献を参照されたい。Ｄ．ハッドネージ（Ｄ．Ｈａｄｎａｇｙ） 名の論文「強誘電体メモリの作成（Ｍａｋｉｎｇ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｉｅｓ） 」、ザ・インダストリアル・フィジスト（Ｔｈｅ Ｉｎｄｕｓｔｒｉａｌ Ｐｈｙｓｉｃｉｓｔ）、２６頁−２８頁（１９９９年１２月））。これらが将来に商品化されて成功するという予想は現在のところ疑わしい。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
日本国特許出版第 ＪＰ−Ａ−０６２７５０６２号および第 ＪＰ−Ａ−０５１２９６２２号（マサヨシ　オムラ（Ｍａｓａｙｏｓｉ Ｏｍｕｒａ）は受動マトリックス・アドレサブル強誘電体メモリ・デバイスの非破壊的読出しを開示している。個々のメモリ・セルの分極状態は、周期的な小信号電圧によって励振されるメモリ・セルの第２高調波電流応答の位相を記録することによって決定される。さらに、第 ＪＰ−Ａ−０６２７５０６２号は、１つの論理状態に対してヒステリシス曲線上で曲率が最大である点の近くに動作点の位置を定めるために、バイアス電圧を加えることを開示している。
米国特許第 ５，６６６，３０５号（ミハラ（Ｍｉｈａｒａ）ほか）は、抗電圧（ｃｏｅｒｃｉｖｅ ｖｏｌｔａｇｅ）よりも十分に低いレベルで摂動電圧パルスを加えることにより、受動マトリックス・アドレサブル強誘電体メモリの非破壊的読出しを開示している。
米国特許第 ３，１３２，３２６号（Ｊ．Ｗ．クロノバ（Ｊ．Ｗ．Ｃｒｏｗｎｏｖｅｒ））は、メモリ・セルの電流応答を探査するために抗電圧よりも小さい電圧パルスを加えることにより、同様の方式で強誘電体メモリの非破壊的読出しを開示している。
米国特許第 ５，２６２，９８２号（ブラシングトン（Ｂｒａｓｓｉｎｇｔｏｎ） ほか）は、ヒステリシス曲線の分極軸の右への平均の傾斜を探査するために電流の休止の同時検出に対して正の単一極性のパルスの使用と、その後で同様の方式で負の単一極性のパルスによってヒステリシス曲線を探査し、次に両方のパルスで得られた結果の間の差を得ることとを開示している。
これらの後者の５つの特許出版はすべて共通に、全体的に抗電圧よりもかなり小さい電圧レベルで読出し信号または探査信号を加え、そして次に電流応答の一定のパラメータについて論理状態の検出を実行することによって非破壊的読出しを行うことに基づいている。１つの場合では、検出のために第２高調波応答が用いられる。これらの先行技術の方法は全体的に、固有の弱点のためにメモリ・セルの論理状態を信頼性をもって決定することが妨げられる。単一の読出し信号の使用が多い程、さらに複雑な相関技術の適用が許容されないであろう。このような相関技術は非破壊的読出しが小信号の領域実行されるべき時に要請されるであろう。
最後に、受動マトリックス・アドレサブル強誘電体メモリにおいてさらに信頼できる非破壊的読出しを得ることに関して、米国特許第 ５，５３０，６６７号（オムラ（Ｏｍｕｒａ） ほか）は、２つの急激な立上がり領域／立下がり領域に非線形部分を有するヒステリシス曲線を持った強誘電体メモリ材料のメモリ・デバイスを提案している。非破壊的読出しは、抗電圧を越えない探査信号を用いることにより、そして２つの記録された論理状態の間の検出可能な静電容量の微分が確実に得られるヒステリシス曲線の領域にこの探査信号を加えることによって実行される。
全体的にそして特に市場で認められる受動マトリックス・アドレサブル強誘電体メモリ・デバイスに関して、ヒステリシスを示す電気分極可能な材料を備えたコンデンサの形式のメモリ・セルからデータを非破壊的に読み出すことができ、そしてメモリ・セルがトランジスタのような能動回路素子を含むことには依存しないデバイスが緊急に必要とされている。受動マトリックス・アドレサブル強誘電体メモリ・デバイスにおける非破壊的読出しは抗電圧よりもかなり低いそして通常は小信号領域で読出し電圧で行わなければならないことを考慮して、前記の従来技術に示されている方法よりもさらに信頼性の高い非破壊的読出しの方法がまた必要とされている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
前記の目的およびまたそれに付加される特徴および利点が、本発明による方法により達成される。本発明による方法は、時間依存の第１の小信号電圧をコンデンサに加える段階と、時間依存の第２の電圧を前記コンデンサに加える段階と、コンデンサに発生する小信号電流応答の少なくとも１つの特性を記録する段階と、コンデンサに加えられる時間依存の第１の電圧および第２の電圧の両方から得られる相関基準信号に基づいて相関解析を実行する段階と、相関解析の結果に対して数値を確立することによって論理状態を決定する段階と、決定された論理状態に所定のプロトコルにより論理値を割り当てる段階とを特徴とする。ここで、小信号電圧はコンデンサの分極状態に重要な永久変化を引き起こすのに必要であるよりは小さな振幅および継続時間またはそのいずれかを有し、時間依存の第２の電圧が時間依存の第１の電圧に加算され、時間依存の第１の電圧と第２の電圧との和がコンデンサの分極状態に重要な永久変化を引き起こすのに必要であるよりは小さな振幅および継続時間またはそのいずれかを有し、少なくとも１つの特性が時間依存で加えられる第１の電圧および第２の電圧またはそのいずれかに対して線形関係または非線形関係のいずれかを有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明による方法では、相関解析を２つの段階で実行することにより利点が得られると考えられる。相関解析の第１の段階は、コンデンサに生ずる小信号電流応答の少なくとも１つの記録された特性を特徴付ける少なくとも１つのパラメータの１つまたは多くの大きさを確立するために、小信号電圧とコンデンサに生ずる小信号電流応答の少なくとも１つの記録された特性との間の時間的相関を記録する段階を有する。相関解析の第２の段階は、一方において少なくとも１つのパラメータと他方において時間依存の第２の電圧の大きさ、符号および位相またはそのいずれかとの間の相関を記録する段階を有する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明による方法では、コンデンサに生ずる小信号電流応答の少なくとも１つの特性が時間依存で加えられる第１の電圧と第２の電圧との両方から得られる基準信号との相関が行われる単一の段階で相関解析を実行することにより利点が得られると考えられる。
本発明による方法では、コンデンサの時間依存の第２の電圧がいずれかの極性の準静的電圧であることにより利点が得られると考えられる。この時、それが１組の正値と負値との間でスイッチされることが好ましい。
本発明による方法では、コンデンサに加えられた時間依存の第２の電圧が低周波電圧またはゆっくり変化する電圧であることにより利点が得られると考えられる。この時、それは正弦的に変化する電圧であることが好ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明による方法の好ましい第１の実施例では、時間依存の第１の小信号電圧は周波数ωの主要なフーリエ成分を有する周期的な電圧であるように選定され、そして電流応答の第２高調波成分の位相が記録される。相関解析の第１の部分がコンデンサに加えられた時間依存の第１の小信号電圧から得られる基準位相でもって実行される。この関連において、時間依存の第１の小信号電圧は正弦的であるように選定されることが好ましい。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明による方法の利点を備えた第２の実施例では、時間依存の小信号電圧はそれぞれ周波数ω１ およびω２ の主要なフーリエ成分を有する周期的に変化する電圧の２つの信号として選定される。電流応答成分の位相が和周波数ω１ ＋ω２ および差周波数ω１ −ω２ において記録され、そして位相がコンデンサに加えられた時間依存の電圧から得られる基準位相と比較される。この関連において、周期的に変化する電圧の成分は正弦的であるように選定されるのが好ましいと考えられる。次に、（１）２ω１ および２ω２ またはそのいずれか、（２）ω１ ＋ω２ およびω１ −ω２ またはそのいずれか、（１）および（２）またはそのいずれかで、２つまたはそれ以上の非線形電流応答成分の位相を記録すること、コンデンサに加えられる時間依存の電圧から得られる基準位相と位相とを比較することまたは加えられた同じ電圧の下にある既知の論理状態の基準セルから得られる基準位相と位相とを比較することがまた好ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明による方法の好ましい第３の実施例では、コンデンサに生ずる小信号応答の少なくとも１つの特性を記録する段階が、一方において時間依存の第１の小信号電圧に対する小信号電流応答の大きさと他方において時間依存の第１の小信号電圧の大きさとの間の比を記録する段階を有する。比は、時間依存の第２の電圧の２つまたはさらに多くの値におけるヒステリシス曲線の傾斜に対応する。この関連において、１組の所定の正値および負値またはそのいずれかの間で変化する低周期のオフセット電圧またはゆっくり変化するオフセット電圧として時間依存の第２の電圧を選定し、そして特に１つの正値と１つの負値との間で周期的に変化する第２の電圧を選定することが好ましいと考えられる。この関連において、それとは異なって、２つの正値の間または２つの負値の間または１つの正値と１つの負値との間の電圧範囲を掃引する滑らかに変化する電圧として時間依存の第２の電圧を選定し、そして次に時間依存の電圧よりも低い周波数で時間依存の第２の電圧を周期的に掃引することがまた好ましいと考えられる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明による方法では、所定のプロトコルが確立された数値に応じて２つの論理値のいずれかを論理状態に割り当てることが好ましい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
前記の目的およびまたそれに付加される特徴および利点はまた、本発明による方法の中の位相の比較を実行する装置によってまた達成される。この装置は信号発生器と、位相感知検出器と、基準源と、弁別器／論理回路とを有することを特徴とする。信号発生器は与えられた位相を有する２つまたはそれ以上の読出し信号をそれに接続可能なメモリ・セルに供給し、メモリ・セルは読出し信号に応答して２つまたはそれ以上の非線形電流成分を有する応答信号を出力し、位相感知検出器はメモリ・セルに接続可能でありそしてメモリ・セルから出力される応答信号の少なくとも２つの位相の位相感知検出を実行するのに適合し、基準源は信号発生器と接続されそして応答成分の検出および相関を行うためにおよび少なくとも１つの検出されそして相関された応答成分と位相基準との間の位相の比較を実行するためにそれと接続された位相感知検出器に入力読出し信号の位相の和および差から位相基準を発生するのに適合し、弁別器／論理回路は位相感知検出器に接続されてその出力を受け取りそしてメモリ・セルの論理状態を決定するのに適合している。
この関連において、ω＋π位相調整器が基準源と接続されてその出力を受け取り、そしてω＋π位相調整された出力を位相感知検出器に供給しおよびオプションで弁別器および論理回路にまた供給することにより利点が得られると考えられる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
最後に、前記の目的およびまたそれに付加される特徴および利点はまた、本発明による第２の装置により達成される。この装置は信号発生器と、位相感知検出器および弁別器とを有することを特徴とする。信号発生器は第１の読出し信号よりも低い周波数の周期的な第２の読出し信号と重ね合わせて周期的な第１の読出し信号をそれと接続可能なメモリ・セルに供給し、メモリ・セルは読出し信号の周波数の２倍の周波数の応答信号を出力し、位相感知検出器および弁別器はメモリ・セルと接続可能であってそれから応答信号を受け取ると共にそれぞれ第１の読出し信号および第２の読出し信号の形式の位相基準信号を信号発生器から受け取り、および応答信号の位相をいずれかまたは両方の位相基準信号の位相と相関させ、位相感知検出器および弁別器が位相相関された応答信号の大きさおよび位相またはそのいずれかによってメモリ・セルの論理状態を決定する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
前記で説明したように、メモリ・セルの中の強誘電体コンデンサの分極の方向として記憶された論理状態を読み出す従来技術は、典型的には、下記のいずれかを含んでいる。すなわち、メモリ・セルのおのおのの中にマイクロ回路を用いる、または強誘電体コンデンサの両端にそしてコンデンサの中で分極の反転を引き起こさせるのに十分な大きさの電圧を加える、のいずれかを含んでいる。ここで、メモリ・セルのおのおのの中にマイクロ回路を用いる場合には、メモリ・コンデンサの分極の向き（すなわち、その論理状態）がトランジスタのゲートにおけるバイアスを決定し、そしてこのようにしてセンス増幅器に流れる電流の向きが決定される。コンデンサの分極の向きが加えられた電界の向きに平行であるかまたは反平行であるかに応じて、分極が不変のままであるかまたは反対の方向に向きを変えるであろう。前者の場合には非破壊的に読出しが行われるが、材料および処理工程に関していくつかの深刻な問題点が存在する。前記で説明した従来技術を参照されたい。後者の場合の読出しは破壊的に行われ、それには分極のスイッチングが含まれていて、そのために固有の疲労の問題点などやデータ内容の損失を伴う。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
第１の方式では、小信号探査電圧がバイアス電圧と重ね合わせて材料に加えられ、そして探査電圧の周波数と同じ周波数の分極応答がバイアス電圧の関数として決定される。図３ｂは、一般的な小信号の分極応答曲線を示した図である。応答が駆動電圧と同じ周波数で記録される場合には、この応答は材料の分極状態に関係する単なるバイアスに依存する静電容量である。定性的に同じ振舞いを示すけれども、一方において準束縛状態または移動可能な状態の蓄積され電荷との相互作用によるこのような曲線に導く物理的メカニズムと、他方においてヒステリシス曲線の傾斜の小信号探査により得られた曲線に導く物理的メカニズムとの間には、基本的な差があることを理解することが重要である。下記で説明される一定の読出し方式における類似性により、図４ａ〜図４ｄに示されるような原理に基づく好ましい実施例の説明は、ヒステリシス曲線の異なる部分での局所的小信号応答に反映されるであろう。このことにより、関与している基本原理の直観的な理解を得ることができる。けれども、読出し装置および電圧プロトコルの技術的な説明は、準束縛状態の電荷および移動可能な電荷またはそのいずれかが探査されている場合に対しても適用できるであろうことを理解すべきである。後者の場合は残留分極の完全反転または部分的反転がヒステリシス曲線によって明示されるように起こることができる周波数領域を含むだけでなく、またドメイン（ｄｏｍａｉｎ）のスイッチングが追随できない高い周波数領域をも含むであろう。この関連において、Ｃ．ブレンナン（Ｃ．Ｂｒｅｎｎａｎ） が前記で引用した特許の中で開示している読出し方式は、探査された空間電荷が電極の近傍にありそして電極の間に中性の領域が備えられそして中性領域と空間電荷領域との相対的寸法が認知される静電容量を定める特定のモデルに従って、蓄積された空間電荷領域との相互作用に明白に基づいている。このことは、ヒステリシス曲線に基づくいまの考察のその部分の範囲の外にブレンナンの方式を置き、それと共にまた図３ｂに定性的に示された種類の小信号応答特性に導く他の多くの物理現象を無視している。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
いくつかの好ましい実施例を例３、例４および例５を例に取って下記で説明する。これらは、非線形性および分極の履歴で発生する非対称性を通して論理状態に依存する分極応答を励振するために、メモリ・セルの小信号励振の通常の特徴を共有する一般的な種類の可能な実施を表している。説明を簡単にするために、小さな振幅で時間的に変化する電圧に対する分極の応答は、図３ａの曲線の一部分に沿って往復することであると仮定しよう。この仮定は、部分的なスイッチングおよび疲労の効果を無視している。この部分的なスイッチングおよび疲労の効果は分極の大きさが徐々に減少することに導き、そして小信号分極応答それ自身がヒステリシスを示す原因となる。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
好ましい実施例を説明する前に、本発明の一般的な背景を与えそして本発明の基礎となっている原理を明らかにする２つの例を下記において詳細に説明する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図５ｂの概要ブロック線図は、第２高調波における分極応答の検出を実行する従来技術による装置を示した図である。信号源がメモリ・セルに周波数ωで正弦的に変化する電圧を入力する。図に示されているように、メモリ・セルは位相感知検出器（ｐｈａｓｅ ｓｅｎｓｉｔｉｖｅ ｄｅｔｅｃｔｏｒ）に高調波を含む応答信号を出力する。変更された実施例では、この位相感知検出器は位相感知検出器と弁別器（ｄｉｓｃｒｉｍｉｎａｔｏｒ） との組合わせであると見なすことができる。信号源はまた同時に、基準源に対して入力位相基準を発生し、そしてこの基準源は読出し信号の周波数ωの２倍の基準信号を位相感知検出器に対して出力する。位相感知検出器からの出力電圧は、メモリ・セルの論理状態に応じて変化するであろう。そして実際の論理状態は定性的なパラメータに単純に基づくことができる、例えば前記で説明したように検出信号の極性に単純に基づくことができる。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
容易に確かめることができるようにそして信号解析の当業者には明らかであるように、メモリ・セルの分極応答の高次の非線形性は、検出された信号に現れる第２高調波よりもさらに高次の高調波を一般的には生ずるであろう。前記で概要を説明したのと同じ基本原理により、そして着目しているメモリ・セルの具体的な応答特性に応じて、全体の信号からまたこのような信号の成分を引き出しそして分極の方向を明らかにし、そしてそれによりセルの論理状態を明らかにすることができる。このように、第２高調波の検出に基づく前記の例は、着目しているセルの論理状態の弁別のための動作原理として、第２高調波より高次の高調波を検出することを排除するものではない。
前記で説明したように、多くの好ましい実施例を例示の方式で説明したが、これらの実施例は本発明の範囲をいかなる意味においても制限するものと見なしてはならない。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
図６のブロック線図は、それぞれの周波数ω１ およびω２ における正弦的入力電圧に対する応答の和周波数検出および差周波数検出を実行する本発明による装置を示した図である。信号源はそれぞれの周波数ω１ およびω２ のような読出し信号を発生し、そしてこれらの信号をメモリ・セルに入力する。そしてメモリ・セルからの応答が位相感知検出器に入力される。位相感知検出器は、和周波数ω１ ＋ω２ または差周波数ω１ −ω２ のそれぞれにおいて検出を実行する。適切な位相関係を受け取るために基準源が信号源に接続され、そして基準源が位相感知検出器に対して基準和周波数および基準差周波数を出力する。位相感知検出器の出力は弁別器／論理回路に接続され、そして弁別器／論理回路はメモリ・セルの実際の論理状態を決定するために必要な位相の比較を行う。オプションでω＋π位相調整器が基準源と位相感知検出器との間に接続され、πだけシフトした基準を位相感知検出器に送り、そしてオプションで弁別器／論理回路にも送る。


【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
例４：入力電圧がゆっくり周期的に変化するオフセットまたは低周波のオフセットを有する場合の非線形応答検出
材料の非線形応答のほぼ普遍的な属性は、励振の振幅に強く依存することである。前記で説明したように、今の場合には非線形応答が高速にそして信頼性をもって検出できるように励振が十分に強く、しかし一方においてメモリ材料の分極が減少または反転しない程度に弱いように選定しなければならない。


【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
例えば、セルは“１”論理状態にありそして第２高調波応答を調べるために、周波数ωの正弦的に変化する小さな電界が加えられると仮定する。けれども、今の場合には次の式で表されるようなゆっくりで周期的であるオフセット電圧または低周波のオフセット電圧が存在し、それによりヒステリシス曲線上の動作点の位置を選定することができる。


【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
このように、第２高調波信号の強度の増大が可能であることに加えて、図７に示されているように、セルの論理状態を明らかにするのに活用することができる付加的な現象がオフセット電圧を加えることにより導入される。“１”状態にある場合、第２高調波信号の振幅は正の極性のオフセット電圧に応答して増大し、一方負の極性のオフセット電圧に対しては小さいままである。“０”状態にある場合には、信号は負の極性のオフセット電圧に応答して増大し、そして正の極性のオフセット電圧では小さいままである。この非対称性に基づくデータ読出しに用いることができるいくつかの励振電圧プロトコルの中で、１つの好ましい実施例は異なるゆっくりで周期的であるオフセット電圧または低周波のオフセット電圧を用いた計測のシーケンスを含んでいる。その簡単な場合を例にあげれば、＋Ｖオフセット と−Ｖオフセット との２つのオフセット電圧を用いて２つの第２高調波の振幅と位相の計測が行われる。もしセルが“１”状態にあるならば、第２高調波はオフセットが＋Ｖオフセット である時基準信号と同位相の相関を有する大きな第２高調波信号としてそれ自身が現れ、そして−Ｖオフセット では同じ位相を有する小さな第２高調波信号としてそれ自身が現れる。もしセルが“０”状態にあるならば、オフセットが＋Ｖオフセット である時第２高調波は小さくそして基準信号と反対の位相を有し、そして−Ｖオフセット である時には第２高調波は大きいがしかしなお反対の位相を有する。


【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
ゆっくりで周期的であるオフセット信号または低周波のオフセット信号のいずれかを有する入力電圧でもって非線形応答の検出を実行するために、図５ｂに示された変更実施例を用いることができる。この変更実施例は、図７ｂの概要ブロック線図に従って動作を行う。信号発生器は、ゆっくりと周期的に変化するオフセット電圧またはそれとは異なって低周波のオフセット電圧の形式のバイアス電圧に重ね合わせされた周期的な読出し信号、例えば正弦的な読出し信号を出力する。メモリ・セルは、２ωの周波数を有する応答信号を出力する。この出力は位相感知検出器と弁別器との組合せ装置に入力されて、メモリ・セルの論理状態の決定を行う。この位相感知検出器と弁別器との組合せ装置は図示されているように信号発生器とまた接続されて、オフセット電圧の上に重ね合わされた周波数ωの正弦的に変化する電圧の形式で基準信号を受け取る。


【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
●　和周波数の検出または高調波の検出の場合には、“０”ビットと“１”ビットとの間の弁別は、濃度階調に関する電圧のアナログ閾値検出よりはむしろ電圧の極性を決定するといった定性的な基準で判定することができる。このことにより、論理状態に関して決定を行うための検出の後の回路を簡単にすることができる。
●　最後に、適切に選定された周波数、振幅および継続時間において２つバイアス電圧またはオフセット電圧を用いることにより、相関法に基づく検出方式を用いることが可能になり、このことは小信号応答のみを含む非破壊的読出しにおけるメモリ・セルの論理状態の決定を非常に増強する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】
前記で説明したように、セルのおのおのの中に１つのトランジスタと１つのコンデンサとが組み込まれた先行技術の１Ｃ−１Ｔ強誘電体メモリ・セル構造の１つの例を示した図。
【図２】
前記で説明したように、直交するグリッド・パターンの中で交差している電極の交差点に形成されたメモリ・セルを備えた、受動マトリックス・アドレス指定構造の図。
【図３ａ】
いくつかの顕著な特徴を強調して示された強誘電体型のメモリ材料の一般的なヒステリシス曲線の図。
【図３ｂ】
一般的な高周波小信号分極応答を分極の履歴と加えられたバイアス電圧との関数として示した図。
【図４ａ−図４ｄ】
本発明による局所的傾斜を検出することによる読出しの例を示した図、すなわち図示されているように電圧信号によって励振されるメモリ・セルに対する分極とその電圧応答との間の関係による読出しの例を示した図。
【図５ａ】
本発明による第２高調波の検出による読出しの原理を示した図。
【図５ｂ】
第２高調波の検出による読出しのために用いられる従来技術の装置のブロック線図。
【図６】
パラメトリック・ミキシングによって読み出すために用いられそして本発明による装置のブロック線図。
【図７ａ】
本発明により周期的にシフトされたオフセット電圧による第２高調波応答の増強によって読み出す原理を示した図。
【図７ｂ】
図５ｂの装置の変更実施例であって本発明による第２高調波応答の増強によって読み出すために用いられる装置のブロック線図。
【図８ａ】
本発明により正弦的で低周波のオフセット電圧によって第２高調波応答の周期的変調により読み出す原理を示した図。
【図８ｂ】
図５ｂの装置の変更実施例であって本発明による第２高調波応答の周期的変調によって読み出すために用いられる装置のブロック線図。




【国際調査報告】
2004515023.tif 000059
2004515023.tif 000060
2004515023.tif 000061