(57)【要約】本発明は、複数のバッファなしのスイッチング・マトリックス（６）と、マトリックスまたはカスケード接続を形成するように接続され、各々がスイッチング・マトリックス（６）に結合している複数のスイッチング・コントローラ（７）とからなるスイッチ網を有するパケットスイッチング装置であって、それぞれの結果は前記マトリックスまたはカスケード内に存在する少なくとも一つの前段のスイッチング・コントローラにフィードバックされることを特徴とするパケットスイッチング装置に関する。
2004524771.tif 000002
【特許請求の範囲】
【請求項１】
複数のバッファなしスイッチング・マトリックスと、マトリックスまたはカスケード接続を形成するように接続され各々がスイッチング・マトリックスに結合している複数のスイッチング・コントローラと、からなるスイッチ網を有するパケットスイッチング装置であって、前記スイッチング・コントローラは各々が少なくとも、
１パケットに関連する経路識別子において入力ポートを識別し、入力ポートと出力ポートとの間で既に許可されている接続を記憶するための一つの識別子分析器と、
送られた少なくとも一つの問合せを経路識別子によって評価するための一つの出力アービタと、
前記出力アービタから来る、許可された問合せの識別子を分析し修正するための一つの識別子許可分析器と、
識別されて許可された問合せを評価するための一つの入力アービタと、
受理された接続を前記識別子分析器に通知するための一つの結果分析器と、
前記出力アービタによってローカルに決定された結果と前段のスイッチング・コントローラによって取得された結果とを比較して選択するための一つの問合せカスケーダと、
前記入力アービタによってローカルに決定された結果と前段のスイッチング・コントローラによって取得された結果とを比較して選択するための一つの許可カスケーダと、を含んでおり、前記それぞれの結果は前記マトリックスまたはカスケード内に存在する少なくとも一つの前段のスイッチング・コントローラにフィードバックされることを特徴とする、パケットスイッチング装置。
【請求項２】
結果は同じスイッチング・コントローラに対して逆方向にフィードバックされ、更に前記スイッチング・コントローラに接続されたすべてのスイッチング・コントローラに配布されることを特徴とする、請求項１に記載のパケットスイッチング装置。
【請求項３】
同じ行に配列されたすべての並列接続されたスイッチング・コントローラの最後のものから来る結果は同じ行に配列された最初のスイッチング・コントローラに供給されることを特徴とする、請求項１に記載のパケットスイッチング装置。
【請求項４】
前記マトリックスは、各々の場合にｍとｎとが１とＭとの間の値に割り当てられ得る列数ｍと行数ｎとを有し、行と同じ数のＭ個の列からなっており、また各々の場合に第Ｍ行、第ｍ列に配置されたスイッチング・コントローラの結果は第ｎ行に配置された最初のスイッチング・コントローラの入力にフィードバックされ、ｎはｎ＝（Ｍ−ｍ＋１）によって決定されることを特徴とする、請求項１に記載のパケットスイッチング装置。
【請求項５】
前記スイッチ網は多重化された信号データとペイロード・データの接続を介して複数の入力ポートに接続されることを特徴とする、請求項１に記載のパケットスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ網を有するパケットスイッチング装置に関する。
【背景技術】
【０００２】
広帯域スイッチシンポジウム'９９におけるR.Schoenen、G.Post、G.Sanderによる発表「Weighted Arbitration Algorithms with Priorities for Input-Queued Switches with 100% Throughput（１００％スループットを有する入力待ち合わせスイッチのための優先順位による重み付け調停アルゴリズム）」では、パケットスイッチング装置の種々の重み付けスイッチングアルゴリズムが比較されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
スイッチングアルゴリズムは、異なるスイッチングステップを用いて、パケットスイッチング装置の同じ出力ポートに予定されている複数のパケット間の衝突を避けることと、それから生じるデータ損失と遅延とを減少させることとを試みている。パケットスイッチング装置のスイッチ網内でのフィードバック・システムの縦続制御と動作は、この出願では考慮されていない。
【０００４】
本発明の目的は、パケット形式のデータの衝突のないスイッチを保証することである。
【課題を解決するための手段】
【０００５】
上記目的は、複数のバッファなしスイッチング・マトリックスと、マトリックスまたはカスケードを形成するように接続され、各々がスイッチング・マトリックスに結合している複数のスイッチング・コントローラとからなるスイッチ網を有するパケットスイッチング装置であって、前記スイッチング・コントローラは各々が少なくとも、
１パケットに関連する経路識別子において入力ポートを識別し、入力ポートと出力ポートとの間で既に許可されている接続を記憶するための一つの識別子分析器と、
送られた少なくとも一つの問合せを経路識別子によって評価するための一つの出力アービタと、
受理された経路識別子を記憶するための一つの構成ユニットと、
前記出力アービタから来る、許可された問合せの識別子を分析し修正するための一つの識別子許可分析器と、
識別されて許可された問合せを評価するための入力アービタと、
受理された接続を前記識別子分析器に通知するための一つの結果分析器と、
前記出力アービタによってローカルに決定された結果と前段のスイッチング・コントローラによって取得された結果とを比較して選択するための一つの問合せカスケーダと、
前記入力アービタによってローカルに決定された結果と前段のスイッチング・コントローラによって取得された結果とを比較して選択するための一つの許可カスケーダと、を含んでおり、前記それぞれの結果は前段の縦続接続されたスイッチング・コントローラにフィードバックされることを特徴とするパケットスイッチング装置によって達成される。
【０００６】
パケット形式で伝送されるスイッチデータでは、バッファなしのスイッチング・マトリックスを有するスイッチ装置は、できる限り高速で動作するスイッチングアルゴリズムを利用しなくてはならない。
【０００７】
パケットスイッチング装置は、入力ポートにおいてパケット形式で受信した信号データとペイロード・データを適当な出力ポートにスイッチする。
【０００８】
このパケットスイッチング装置によるパケットを制御するための経路識別子の生成時に、入力ポートに責任を有するポート・コントローラは、経路識別子に必要な経路指定・優先順位情報を含むテーブルを利用する。経路指定・優先順位情報は、パケットスイッチング装置の宛て先出力と問合せの重み付けとを表す。この重み付けは、パケットの優先順位とカテゴリとの詳細、待合せ時間、あるいは待ち行列の長さを含む。
【０００９】
本パケットスイッチング装置は、入力ポートと出力ポートとを接続するための複数のバッファなしスイッチング・マトリックスと、これらのスイッチング・マトリックスの構成を初期化して変更するための複数のスイッチング・コントローラと、FIFO（First In First Out：先入れ先出し）原理にしたがって動作する論理待ち行列の形式の多数のレジスタとからなる。
【００１０】
ポート・コントローラとパケットスイッチング装置との間のインタフェースは、信号データとペイロード・データのための２本の別個のラインからなることもあり、あるいはポート・コントローラの一部はパケットスイッチング装置内に統合され、信号データとペイロード・データは一つのラインで一緒に多重化方式で伝送される（「帯域内制御」）。
【００１１】
バッファなしスイッチング・マトリックスが使用される場合、同じ出力ポートに予定されている複数のパケット間の衝突は、パケット損失を招く。この損失を避けるためにパケットはポート・コントローラ内の待ち行列に一時的に格納される。均一な長さのセルは変化するサイズのパケットよりもスイッチ時に処理し易いので、ポート・コントローラに到着するパケットは均一な長さのセルに分割される。スイッチングが成功した後、すなわち、出力ポートとともに入力ポートの割り当てが受け入れられた後、このセルは待ち行列から除去される。
【００１２】
セルは経路識別子と同時にパケットスイッチング装置に送ることもでき、あるいは一旦、経路識別子がある時間前に問合せと一緒にパケットスイッチング装置に到着して後者がセルの転送の準備を実施してから、セルは別にパケットスイッチング装置に伝送される。経路識別子とセルの同時転送は、「自動経路指定」として知られている。これには、セルがスイッチされ、それによってセル間の衝突が避けられないそのポート・コントローラ内で決定が行われるという欠点がある。経路識別子とセルの個別転送はセル衝突に起因する損失を実質的に低減できない。
【００１３】
もう一つのオプションは、経路識別子を複数の問合せと一緒にパケットスイッチング装置に送ることであり、後者は問合せのどれが受理されるかを順に決定し、それから選択されたセルの伝送の準備を実施する。このオプションは、実質的に損失のないセルスイッチを提供する。
【００１４】
パケットスイッチング装置の容量を増加させるために、複数のスイッチング・マトリックスが、上位マトリックスを形成するように並列に操作され、相互に接続される。これらのスイッチング・マトリックスは各々、スイッチング・コントローラによって個別に制御される。
【００１５】
これらのスイッチング・マトリックスを構成するために、これらのスイッチング・コントローラに配布されたスイッチングアルゴリズムが使用されて、パケットスイッチング装置がグローバルな決定を行うことを可能にする。
【００１６】
もし入力ポートからスイッチング・コントローラに到着する経路識別子が異なるポートに関してただ一つの問合せを有するならば、最終的なスイッチの決定は最後の行に位置する各スイッチング・コントローラの出力に与えられる。
【００１７】
各入力ポートからスイッチング・コントローラに到着する経路識別子が異なる出力ポートに関する複数の問合せ（各セル期間に）を含んでいる場合には、スイッチに際して２要素スイッチングアルゴリズムが使用される。一つのスイッチングアルゴリズムは、１出力ポートごとにすべての入力ポートから一つの問合せを選択するために使用され、第二のスイッチングアルゴリズムは１入力ポートごとに一つの出力ポートの許可された問合せを指定するために使用される。カスケード接続の最後の行に位置するスイッチング・コントローラの結果は、第一のスイッチングアルゴリズムから起因するスイッチになる。経路識別子をスイッチング・コントローラに送った応答要求している入力ポートに関する出力ポートの許可された問合せを決定するために、第二のスイッチングアルゴリズムは第一のスイッチングアルゴリズムの結果を通知されなくてはならない。
【００１８】
分散配置されたスイッチング・コントローラ回路のせいで、最初のスイッチ結果をフィードバックするために、カスケードの最終行に位置するスイッチング・コントローラの出力に配置されたフィードバック機構が必要となる。
【００１９】
もし経路識別子が異なる出力ポートに関して複数の問合せを持っていれば、フィードバックは種々の方法によって達成できる。
【００２０】
一つのオプションは、同じスイッチング・コントローラに対して逆方向に結果をフィードバックし、更に前記スイッチング・コントローラに接続されたすべてのスイッチング・コントローラにその結果を配布することにある。結果のフィードバックは、スイッチング・コントローラ間の双方向接続を必要とする。
【００２１】
もう一つのオプションは、スイッチング・コントローラ接続が行われて一つのループを形成するように、ある列に位置する最後のスイッチング・コントローラから同じ列に位置する最初のスイッチング・コントローラに来る結果をフィードバックすることにある。この結果フィードバック方法は、スイッチング・コントローラ・ループバックとして知られている。
【００２２】
ある列に位置する最後のスイッチング・コントローラの結果は、同じスイッチング・コントローラの入力ポートにフィードバックできる。このオプションは、入力ポート・マルチプレクサを介してのスイッチング・コントローラ結果のフィードバックを必要とする。
【発明を実施するための最良の形態】
【００２３】
本発明は下記の図面に示す実施形態の例を参照しながら更に説明されるが、本発明はこれらに限定されない。
【００２４】
パケットデータ伝送用の図１に示すパケットスイッチング装置１は、所定数の入力ポートを対応する出力ポートに接続する。各々の場合に入力ポートに到着するパケットに関して、例えば経路と優先順位レベルといった情報がスイッチング・テーブルを用いてポート・コントローラ２〜５によって決定される。一旦パケットがセルに分割されると、セルはパケットスイッチング装置１の予め決められた出力ラインに搬送される。更なるスイッチのために備えられたスイッチステップを以下に説明する。
【００２５】
パケットスイッチング装置１は、スイッチング・マトリックス６とスイッチング・コントローラ７とFIFO（First In First Out：先入れ先出し）の原理にしたがって動作する論理待ち行列の形式の多数のレジスタ８〜１１とからなる。
【００２６】
パケットスイッチング装置１の代替の表現は、図２を参照しながらより詳細に説明される。図１に示すパケットスイッチング装置１とは対照的に、ポート・コントローラ２〜５は、二つの部分に分割され、ポート・コントローラ２〜５の一方の部分は各々の場合にパケットスイッチング装置に統合される（「帯域内制御」のために）。その結果、ポート・コントローラ２〜５の第一の部分とパケットスイッチング装置１との間のインタフェースには別々の信号データ接続とペイロード・データ接続とが与えられるのではなく、単に一つだけの接続が与えられ、それを介して信号データとペイロード・データは多重化されて一緒にパケットスイッチング装置１に伝送される。
【００２７】
セルを転送するためにポート・コントローラ２〜５は、パケットスイッチング装置の入力と宛て先出力と問合せの重み付けとに関する情報を有する経路識別子を生成する。この重み付けは、パケットの優先順位とカテゴリの詳細、待合せ時間、あるいは待ち行列の長さを含むことができる。
【００２８】
経路識別子とセルの共同転送の場合のパケットスイッチング装置の動作を以下に説明する。ポート・コントローラ２〜５は、経路識別子と同時にセルをパケットスイッチング装置に伝送する。パケットスイッチング装置内で、経路識別子はスイッチング・コントローラ７に転送され、関連するセルはスイッチング・マトリックスに転送され、FIFO（First In First Out：先入れ先出し）原理にしたがって動作するレジスタ８〜１１に挿入される。
【００２９】
図１及び図２に示すパケットスイッチング装置１の動作は、図３〜図１１に示す図を参照しながら更に詳細に説明される。
【００３０】
図３は、カスケード接続を形成するように接続されたスイッチング・コントローラ７とスイッチング・マトリックス６とを示す。ポート・コントローラ（２〜５）から送られた経路識別子はスイッチング・コントローラ７のカスケードに導く入力に配置される。ある行の最下位に配置されたスイッチング・コントローラの結果は、結果として得られたスイッチである。
【００３１】
図４は、カスケード接続を形成するように接続されたスイッチング・コントローラ７の反復するスイッチステップを示す。スイッチング・コントローラ７に加えて、結果フィードバックに関連する隣接のスイッチング・コントローラ２０の一部も示されている。スイッチング・コントローラ２０は、スイッチング・コントローラ７への直接的接続を持っており、スイッチング・コントローラ７の先駆体と呼ばれる。スイッチング・コントローラ７の各々は、少なくとも一つの識別子分析器１２と一つの出力アービタ１３と一つの構成ユニット１４と一つの結果分析器１７と一つの問合せカスケーダ１８とを、信号を増幅するための二つのリフレッシャ・ユニット２１、２２と共に備えている。スイッチング・コントローラ２０の信号フィードバックに関連する部分は、識別子許可分析器１５と複数の入力アービタ１６と許可カスケーダ１９とリフレッシャ・ユニット２３とからなる。
【００３２】
ポート・コントローラ２〜５は、パケットスイッチング装置のすべての宛て先出力番号と複数の問合せとそれらの重み付けとを有する経路識別子を生成する。前記経路識別子は、スイッチング・コントローラ７に転送され、ここでセルはポート・コントローラ２〜５内に留まり、後にスイッチされる。
【００３３】
スイッチング・コントローラ７内で識別子分析器１２は、反復するスイッチステップを実行するための後の時点での使用のためにリフレッシャ１２によってリフレッシュされた経路識別子を記憶し、問合せの元入力が追跡できるように宛て先出力番号を入力番号によって置き換える。リフレッシュされた信号は同時に、そこに接続されている次のスイッチング・コントローラ７に経路指定される。
【００３４】
下記のスイッチステップは、繰り返し行われる。
【００３５】
前に実行された繰り返しのスイッチステップで処理された問合せ、すなわちパケットスイッチング装置の入力ポートと出力ポートとの間で既に許可された接続は、識別子分析器１２によって記憶される。すべての未スイッチの入力に関する経路識別子の修正された部分は、適格な出力アービタ１３に転送される。
【００３６】
別の出力アービタ１３は、各出力ポートに責任をもっており、識別子分析器１２から来るすべての問合せを処理する。経路識別子の重み付けに基づいて出力アービタ１３は、どの問合せが受理されるであろうかを決定する。選択された経路識別子は、問合せカスケーダ１８に転送される。
【００３７】
問合せカスケーダ１８は、前段のスイッチング・コントローラの結果を出力アービタ１３からローカルに来た結果と比較する。経路識別子の重み付けに基づいて問合せカスケーダは、二つの結果のどちらを後続のスイッチング・コントローラ７に転送するかを決定する。ある列に位置する最後のスイッチング・コントローラ７の出力において信号は、スイッチング・コントローラ２０にフィードバックされる。
【００３８】
スイッチング・コントローラ２０内で、フィードバックされた結果のリフレッシャ２３によってリフレッシュされた信号は識別子許可分析器１５に渡され、同時にそこに接続されている次のスイッチング・コントローラ７に経路指定される。
【００３９】
識別子許可分析器１５は、入力番号を宛て先出力番号によって置き換え、経路識別子を適格な入力アービタ１６に渡す。
【００４０】
別の入力アービタ１６は、各入力ポートに責任を持っており、識別子分析器１５から来る結果を処理する。経路識別子の重み付けに基づいて入力アービタ１６は、どの割当てが受理されるであろうかを決定する。選択された結果は、許可カスケーダ１９に供給される。
【００４１】
許可カスケーダ１９は、スイッチング・コントローラ２０の結果を入力アービタ１６からローカルに取得された結果（受理された割当て）と比較する。経路識別子の重み付けに基づいて許可カスケーダ１９は、二つの結果のどちらを後続のスイッチング・コントローラ７に転送するかを１入力ポートごとに決定する。
【００４２】
この結果は、リフレッシャ２２によって第１列のスイッチング・コントローラ７内の結果分析器１７に転送され、応答要求しているポート・コントローラ２〜５に伝達される。同時に、リフレッシュされた信号は、すべての関連スイッチング・コントローラがこの結果を知らされるように、そこに接続されている次のスイッチング・コントローラ７に送られる。
【００４３】
結果分析器１７は、受理された割当て（結果）を識別子分析器１２に通知する。
【００４４】
結果分析器１７の許可された経路識別子は、構成ユニット１４がこれらの経路識別子をスイッチング・マトリックス６の構成レジスタに送る前に、構成ユニット１４に集められる。次のステップでスイッチング・コントローラ７は、セルの伝送のために適当に再構成される。応答要求しているポート・コントローラ２〜５が一旦、修正された経路識別子を受け取ると、そのときだけセルはスイッチング・マトリックス６に送られ、次いで待ち行列から除去される。
【００４５】
図５に示すスイッチング・コントローラ７は、逆方向フィードバックの場合の回路を示す。カスケードを形成するように接続されたスイッチング・コントローラ７は、図３に述べた構成に一致する。図３に対比して、ある列に位置する最後のスイッチング・コントローラの結果は、同じスイッチング・コントローラに直接フィードバックされる。
【００４６】
フィードバックに含まれる個別のスイッチステップは、図６を参照しながら説明される。最後のスイッチング・コントローラ７の結果は、図４に述べたスイッチステップにしたがって決定され、ある列に位置する最後のスイッチング・コントローラ７において直ちに同じスイッチング・コントローラ７内に再導入される。これが応答要求している入力ポートに到達することを保証するために、結果はこのスイッチング・コントローラ７に接続されたすべてのスイッチング・コントローラ７に配布され、結果信号はリフレッシャ２３によって各スイッチング・コントローラにおいて増幅される。
【００４７】
図７に示すスイッチング・コントローラは、図６に示す構成要素からなり、図６を参照しながら説明された同じ機能を遂行するが、違いはこれが更に双方向の入出力２４を含んでいることである。
【００４８】
図８は、カスケードを形成するように接続されたスイッチング・コントローラ７のループバックを示す。このフィードバック方法によれば、ある列に位置する最後のスイッチング・コントローラ７の結果は、同じ列に位置するスイッチング・コントローラ７の接続がループを形成するように、これらの列に位置する最初のスイッチング・コントローラ７の入力に供給される。
【００４９】
図９は、ループバックを有するスイッチング・コントローラのスイッチステップを説明している。図９に示す構成要素は、図７で説明した構成要素とそれらの機能に一致している。一つのループを形成するように接続されたフィードバック接続に基づいて、スイッチング・コントローラ７の入出力２４は、双方向ではなく、むしろ適当な構成要素に対して一方向にデータを経路指定する。
【００５０】
図１０は、入力ポート・マルチプレクサ２５を経由するスイッチング・コントローラ７の結果のフィードバックを示す。図８に述べたスイッチング・コントローラ７と対比して結果は、入力ポート・マルチプレクサ２５によって他の応答要求している経路識別子とフィードバック上で多重化され、スイッチング・コントローラ７の入力に渡される。出力ポートの結果は各々、同じ入力ポートの入力にフィードバックされる。
【００５１】
入力ポート・マルチプレクサを経由するフィードバックに関連するスイッチステップは、図１１を参照しながら説明される。このスイッチング・コントローラ７は、図６に述べた構成要素を備えている。更に多重化構成要素２２がスイッチング・コントローラ７の入力に接続され、構成要素１８、１９の入出力が更なる多重化構成要素２６に接続される。
【００５２】
入力ポートにフィードバックされたスイッチ結果は、問合せと一緒に多重化方式でスイッチング・コントローラ７によって識別子分析器１５に渡される。スイッチング・コントローラ７の入力では、他の経路識別子データと多重化された結果信号が、リフレッシャ２０によって増幅される。経路識別子の更なる処理とスイッチング・コントローラ７の構成要素１３〜１９の動作は、図６に述べた構成要素１３〜１９のものと一致している。図４と対比して構成要素１８、１９の入出力は、データが適当に多重化された形式でスイッチング・コントローラ７の入出力に与えられるように、多重化構成要素２６に接続される。各スイッチング・コントローラ７は、スイッチング・コントローラが応答要求しているポート・コントローラへの接続を有する結果を選択する。処理を続行しながら結果は応答要求しているポート・コントローラに縦続接続される。
【図面の簡単な説明】
【００５３】
【図１】信号データとペイロード・データに関して別個の入力を有するパケットスイッチング装置を示す図。
【図２】共に多重化された信号データとペイロード・データとに関して入力を有するパケットスイッチング装置を示す図。
【図３】カスケード接続を形成するように接続された複数のスイッチング・コントローラと共に複数のスイッチング・マトリックスを示す図。
【図４】反復するスイッチステップの原理を示す図。
【図５】逆方向フィードバック時のスイッチング・コントローラ回路を示す図。
【図６】逆方向フィードバック時のスイッチステップを示す図。
【図７】双方向スイッチング・コントローラ入出力による逆方向フィードバック時のスイッチステップを示す図。
【図８】ループバック時のスイッチング・コントローラ回路を示す図。
【図９】ループバック時のスイッチステップを示す図。
【図１０】入力ポート・マルチプレクサを介してのフィードバック時のスイッチング・コントローラ回路を示す図。
【図１１】入力ポート・マルチプレクサを介してのフィードバック時のスイッチステップを示す図。
【国際公開パンフレット】
2004524771.tif 000003
2004524771.tif 000004
2004524771.tif 000005
2004524771.tif 000006
2004524771.tif 000007
2004524771.tif 000008
2004524771.tif 000009
2004524771.tif 000010
2004524771.tif 000011
2004524771.tif 000012
2004524771.tif 000013
2004524771.tif 000014
2004524771.tif 000015
2004524771.tif 000016
2004524771.tif 000017
2004524771.tif 000018
2004524771.tif 000019
2004524771.tif 000020
2004524771.tif 000021
2004524771.tif 000022
2004524771.tif 000023
2004524771.tif 000024
【国際調査報告】
2004524771.tif 000025
2004524771.tif 000026
2004524771.tif 000027