(57)【要約】本発明は、広くはデジタルデータの送信に関し、より詳しくは、集積回路（ＩＣ）間またはチップ間の高速データ送信に関する。デジタルデータの高速送信を行なう本発明のデータ送信手段は、送信ラインを駆動する少なくとも１つのドライバと、該ドライバに接続されたタイミングスキュー除去手段とを有し、該タイミングスキュー除去手段は、送信ラインを通して送信された少なくとも１つのデータパターンについて、送信ライン内の符号間干渉および漏話影響により引起こされるスキューに関する情報を記録および記憶するための記憶手段と、補正を発生しかつ該補正を、２つの論理レベル間の信号遷移のタイミング位置に適用する調節手段とを有し、前記補正は、前記スキューを補償すべく、記憶手段に記憶された情報に基いて発生される。本発明は、送信ラインの端での信号のスキューを低減させて、漏話および種々の信号反射の効果、整定時間の影響（ｓｅｔｔｉｎｇ ｔｉｍｅ ｅｆｆｅｃｔ）、または符号間干渉を補償できる。
2004532536.tif 000002
【特許請求の範囲】
【請求項１】
デジタルデータの高速送信を行なうデータ送信手段において、
送信ラインを駆動する少なくとも１つのドライバと、
該ドライバに接続されたタイミングスキュー除去手段とを有し、該タイミングスキュー除去手段は、
送信ラインを通して送信された少なくとも１つのデータパターンについて、送信ライン内の符号間干渉および漏話影響により引起こされるスキューに関する情報を記録および記憶するための記憶手段と、
補正を発生しかつ該補正を、２つの論理レベル間の信号遷移のタイミング位置に適用する調節手段とを有し、前記補正は、前記スキューを補償すべく、記憶手段に記憶された情報に基いて発生されることを特徴とするデータ送信手段。
【請求項２】
前記記憶手段は、送信ライン内の信号反射により引起こされるスキューに関する情報を記録および記憶できることを特徴とする請求項１記載のデータ送信手段。
【請求項３】
前記記憶手段は、送信ライン内の整定時間効果（ｓｅｔｔｉｎｇ ｔｉｍｅ ｅｆｆｅｃｔ）により引起こされるスキューに関する情報を記録および記憶できることを特徴とする請求項１または２記載のデータ送信手段。
【請求項４】
少なくとも２つの送信ラインを有し、前記記憶手段は更に、隣接送信ラインを通して送信される少なくとも１つの信号パターンについて、送信ライン内の信号漏話により引起こされるスキューに関する情報を記録および記憶できることを特徴とする請求項１〜３のいずれか１項記載のデータ送信手段。
【請求項５】
シフトレジスタを使用して前記記憶手段をアドレスすることを特徴とする請求項１〜４のいずれか１項記載のデータ送信手段。
【請求項６】
並列レジスタを使用して前記記憶手段をアドレスすることを特徴とする請求項１〜４のいずれか１項記載のデータ送信手段。
【請求項７】
前記ドライバは可変駆動電流を用いるドライバであることを特徴とする請求項１〜６のいずれか１項記載のデータ送信手段。
【請求項８】
複数のドライバが調節可能であることを特徴とする請求項１〜７のいずれか１項記載のデータ送信手段。
【請求項９】
前記調節手段はデータ信号ラインに取入れられる可変遅延を有することを特徴とする請求項１〜８のいずれか１項記載のデータ送信手段。
【請求項１０】
前記調節手段は、出力データをクロックするクロックラインに取入れられる可変遅延を有することを特徴とする請求項１〜８のいずれか１項記載のデータ送信手段。
【請求項１１】
デジタルデータの高速送信を行なう送信ライン内の符号間干渉および漏話影響により引起こされるスキューを除去する方法において、
少なくとも１つのドライバにより与えられる送信ラインを通してデジタルデータを送信し、
送信ラインを通して送信される少なくとも１つのデータパターンについてのスキューを測定し、
送信ラインを通して送信された少なくとも１つのデータパターンについて、送信ライン内の符号間干渉および漏話影響により引起こされるスキューに関する情報を記録および記憶し、
補正を発生しかつ該補正を、２つの論理レベル間の信号遷移のタイミング位置に適用し、前記補正は、前記スキューを補償すべく、記憶手段に記憶された情報に基いて発生されることを特徴とする方法。
【請求項１２】
前記情報は、送信ライン内の信号反射により引起こされるスキューに関して記録および記憶されることを特徴とする請求項１１記載の方法。
【請求項１３】
前記情報は、送信ライン内の整定時間効果（ｓｅｔｔｉｎｇ ｔｉｍｅ ｅｆｆｅｃｔ）により引起こされるスキューに関して記録および記憶されることを特徴とする請求項１１記載の方法。
【請求項１４】
前記情報は、隣接送信ラインを通して送信される少なくとも１つの信号パターンについての、送信ライン内の信号漏話により引起こされるスキューに関して記録および記憶されることを特徴とする請求項１１〜１３のいずれか１項記載の方法。
【請求項１５】
前記補正はデータ信号ラインに適用されることを特徴とする請求項１１〜１４のいずれか１項記載の方法。
【請求項１６】
前記補正は、出力データをクロックするクロックラインに適用されることを特徴とする請求項１１〜１４のいずれか１項記載の方法。
【請求項１７】
送信手段と受信手段とを電気的に接続する少なくとも１つの送信ラインを有し、送信手段は、請求項１〜１０のいずれか１項記載の送信手段であることを特徴とするデジタルデータの高速送信を行う送信システム。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、広くはデジタルデータの送信に関し、より詳しくは集積回路（ＩＣ）間またはチップ間の高速データ送信に関する。
【０００２】
（背景技術）
近年、コンピュータプロセッサの作動速度は劇的に増大しており、デジタルデータの送信速度に対する要望が一層高まっている。このため、データ送信ラインで非常に高い周波数が使用されるようになっている。高い周波数では、低い周波数では観察されない受信負荷（デジタル製品を形成するワイヤ、回路基板および集積回路パッケージ）の挙動に関係する幾つかの効果が生じる。
【０００３】
図３ａに示すような短い信号導体は、アナログ送信ラインのように作用して、図４ａ〜図４ｃに示すように受信信号を歪ませかつリンギング、バウンシングおよびオーバーシュート等の効果を引起こす反射を発生する。このような歪みは、図５ｂに示すような導体間漏話等の他のノイズ源と結合されて回路に誤作動を生じさせ、満足できる設計仕様が得られなくなる。すなわち、高周波数では負荷要素が電気的性能に直接影響を与える。従って、特に、信号受信に対する厳格なタイミング条件をもつ回路に関するこのような送信ライン効果の問題は、重要性を増しつつある。
【０００４】
図５ａには、本発明が特に関係する１つの高周波効果が示されている。信号の変更期間すなわちデータ速度が、データラインでの信号の整定時間に接近すると、以前に送信したビットの履歴（ｈｉｓｔｏｒｙ）に基いて符号間干渉（ｉｎｔｅｒ−ｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃｅ：ＩＳＩ）が生じる。符号間干渉とは、現在の状態でのデータラインの前の状態のタイミングおよび信号クオリティ衝撃（ｔｉｍｉｎｇ ａｎｄ ｓｉｇｎａｌ ｑｕａｌｉｔｙ ｉｍｐａｃｔ）をいう。
【０００５】
送信デバイスおよび送信ラインの状態の両者での電荷蓄積は、信号の遅延およびスルー速度（ｓｌｅｗ ｒａｔｅ）での変化を引起こす。例えば、送信機が、非常に高い周波数信号すなわち、１、０、１、０を送信する場合には、ドライバ／送信ラインの各サイクルは、各信号が三角波形に近似している非常に高い周波数方式で状態を変化させなくてはならない。同じ方式が１、１、１、０を送信する場合には、既に１になっている信号のレベルは、この状態がサイクル毎に反転する場合におけるよりも高くなるであろう。
【０００６】
かくして、図５ａに示すように、信号は、該信号の現在の状態がどれほど長く維持されるかに基いて種々の値に到達し、これにより、信号と基準との交差点が変位し、スキューを引起こす。このスキューをなくすため、信号の履歴が分析され、従ってクロックが調節される。
【０００７】
図４ａ〜図４ｃに示すような本発明の特定関心事の他の高周波効果は、反射（これもラインにＩＳＩを引起こす）である。ＩＳＩは、ドライバインピーダンスと、送信ラインインピーダンスと、送信ライン長さとの間の不一致に関係している。
【０００８】
また、送信ラインは一般的には均一でない。送信ラインには、種々の基板上または同じ基板の種々の層上の導電性トレースおよび／またはケーブル等の電極不等インピーダンス部品（番号３２、３３で概略的に示す）が含まれる。これらの部品間のインターフェースも反射を引起こし、これも信号に影響を与える。
【０００９】
図３ａは、異なるインピーダンスＺ１、Ｚ２の部分３２、３３を備えた送信ラインに接続されたドライバ３１および受信機３４を有する慣用の通信リンク構成を示している。ドライバ３１の入力ターミナルに供給されるデータは、ドライバ３１の出力ターミナルに現われて、図４ａに示すようなデータ信号が送信ライン３２を介して伝送されるようにする。送信ライン３２と３３との間に大きいインピーダンス不一致が存在する場合には、ラインの不連続部（部分３２と３３との境界での不連続部）からの反射が生じ、このため、信号は、実際には、図４ａに示すような態様ではなく、図４ｂに示すような態様で送信される（図４ｂで、ｔ１は、インピーダンスＺ１を有する部分での伝搬時間である）。送信ラインに反射が存在するとスキューが増大され、これに対応してバスの全伝送速度が低下される。かくして、このような種類の反射を取扱うことができるデバイスを設けることにより、バス伝送速度を高めることが有益である。
【００１０】
この効果は、送信ラインのインピーダンスが、該ラインの駆動端または受信端での終端負荷３５のインピーダンスに一致しない場合にも生じる。理想的には、終端負荷Ｒ２は、信号がこの負荷に到達するやいなや、送信された信号を減衰（ｓｉｎｋ）させる。しかしながら、要素の製造誤差および／または電源電圧の変化および／または温度の変化により、終端負荷は、しばしば、送信ラインのインピーダンスに一致しないことがある。この場合、負荷は、信号の最初の到達時に、信号の一部のみを減衰させる。信号の残りの部分は時間（ｔ１＋ｔ２）の後、反射されて送信ラインに戻され、これにより、負荷３５での信号は図４ｃ（左側部分）に示すようになる。受信回路が送信ラインのインピーダンスＺ２に一致する終端負荷Ｒ２を与えるならば、反射された信号部分は、受信端３４に到達時に減衰する。さもなくば、反射された信号部分は一部が再び反射され、かくして、図４ｃ（右側部分）に示すように時間（３ｔ１＋ｔ２）後に受信端に戻る。かくして、反射された信号の大部分は、これらが送信ラインにおいて減衰するまで行ったり来たりすることができる。反射された信号部分が受信端に到達する度毎に、該信号部分は、付加スキューを作ることにより主信号に影響を与える。これにより信号の測定精度が低下され、従ってデータ送信速度を増大させることはできない。
【００１１】
終端負荷３５のインピーダンスと送信ライン部分３２、３３のインピーダンスとをできる限り一致させることにより、信号の反射を無くすか、少なくとも大幅に低減させる努力が行なわれてきた。
【００１２】
米国特許第４，７１９，３６９号、第５，１３４，３１１号、第５，１６２，６７２号、第５，８１１，１９７号、第５，６０２，４９４号、第６，１９１，６６３号、第６，１７５，２５０号、第６，１５７，２１５号、第６，１３０，５６３号、第６，１２７，８６２号、第６，１１８，３１０号、第６，０８７，８５３号、第６，０６０，９０７号および第５，９５５，８９４号に開示された種々のインピーダンス・マッチング手段が知られている。
【００１３】
概していえば、これらの特許は、出力抵抗の変化を補償する回路を備えたＩＣ出力ドライバを開示している。
【００１４】
米国特許第６，１１８，３１０号によるドライバでは、受信端で反射され、送信ラインに戻された信号の一部は、その駆動端で減衰し、従って受信された信号に影響を与えない。しかしながら、このドライバは、送信ラインの不等インピーダンス部品間のインターフェースで作られる上記反射を減衰させる補助は行わない。これらの反射は受信機とそれぞれのインターフェースとの間で行ったり来たりして、反射が終了されるドライバ端には到達しない。
【００１５】
かくして、従来技術ではインピーダンス・マッチング手段が使用されるが、反射および符号間干渉は依然として存在し、付加スキューを作ることにより信号が影響を受ける。また、位相幾何学的制限および送信ラインの不連続部によって、インピーダンス・バランシングを非現実的なものとするか、実施を非常に困難（従ってコスト高）にする。より重要なことは、送信ライン効果に関係する信号歪みは信号の反射および再反射の両方によるものであり、両形式の反射を抑制または低減させるステップを用いることはより困難で、コストが嵩みかつ有効性に欠ける。
【００１６】
米国特許第５，９５３，５２１号に開示されたスキュー・リデューサが知られており、このスキュー・リデューサでは、送信される信号パターンでの符号間干渉により引起こされるスキューを補償するため、送信ラインを介して送信すべきデータに所定の遅延が付与される。しかしながら、この手段は２つの所定遅延値のみを使用できるに過ぎないが、実際には多数の遅延値が必要である。また、遅延値は作成段階で固定されるため、実際の送信チャネル特性に調節することはできない。決定的かつ最も重要な問題点は、既知の手段が符号間干渉のみを補償でき、漏話効果の補償ができないことである。同時に、隣接ラインからの漏話は、依然として、高周波データ送信の他の実際の問題点である。例えば、両信号が同時に０から１に移動する場合には、立上りエッジが、各ラインから他のラインに放射される高周波成分を含んでおり、かつ両信号が隔絶して切換えられる場合よりも速く両信号を立上げる。逆に、一方のラインが０から１に移動し、他方のラインが１から０に移動する場合には、信号のスルー速度は、ラインが隔絶して変化する場合のスルー速度より低くなる。
【００１７】
この効果を、図３ｂおよび図５ｂを参照して説明する。
【００１８】
図３ｂには、デジタル信号を伝送する２つのワイヤ構成が示されている。図５ｂに示すような信号は、ドライバ４１により駆動される送信ライン１に沿って送信され、送信ライン２は静粛（ｑｕｉｅｔ）である。それにもかかわらず、送信ライン２には、図５ｃに示すように、漏話効果により小さい信号が現われる。従って、図５ｄに示す信号を送信ライン２に沿って送信すべき場合には、信号の実際の形状は図５ｅに示すようになる。この状況により、図５ｅに示すような付加スキューが生じることは明白である。
【００１９】
このクロス結合は強いパターン依存性を有する。すなわち、例えば８ビットバスが０から１に移動する全ての信号を有する場合には、受信機での信号間のスキューは、１６進ＡＡパターンが送信される場合とは非常に異なっている。また、履歴パターン依存性（ｈｉｓｔｏｒｉｃａｌ ｐａｔｔｅｒｎ ｄｅｐｅｎｄｅｎｃｙ）が依然として存在し、かつ例えば送信される最後の３ビットの履歴状態に基いてライン補償されたラインを必要とする。
【００２０】
集積回路技術は、半導体チップ上に形成される物理的構造の寸法を大幅に縮小することにより高いデバイス性能を得るべく絶えず進歩している。例えば、今日の傾向は、サブミクロン範囲の物理的寸法を有する信号ラインでデバイスを作ることにある。構造のサイズが縮小されるにつれて、ノイズおよび信号干渉等のファクタが大きい問題となっている。基本的には、隣接信号ライン間の近接した物理的距離が、予期しない結合および干渉を発生させる。
【００２１】
隣接信号ライン間の漏話を低減させるための種々の技術が使用されている。ランダムアクセスメモリ・アレーの分野では、共通センス増幅器と組合された２対の対向ビットラインが、選択されたライン対をダイナミック結合効果から遮蔽すべくＡＣ接地にクランプされた隣接非選択ライン対を有する構成のシールド形ビットライン・アーキテクチャが採用されている。このアプローチは米国特許第５，０１０，５２４号に開示されている。同様なアプローチが米国特許第５，６４６，５５６号に開示されており、該特許は、交流レールに通じる数対のバス導体をプレチャージして、漏話および速度低下の問題を最小にする装置を教示している。米国特許第５，４７５，６４３号には、信号ラインの間隔および物理的配置を修正して漏話を防止する一例が開示されている。
【００２２】
他の専門家は、この問題を異なる観点からアプローチしている。例えば米国特許第５，５９６，５０６号には、集積回路（Ｉ／Ｃ）チップを実際に製造する前に、漏話電圧のそれぞれの大きさを予測する方法が教示されている。チップの信号ラインレイアウトは、回路シミュレーションの後に、ドライバ回路の変更、信号ラインの移動およびチップ内へのバッファ回路の挿入を含むアルゴリズムに従って修正される。米国特許第５，３１１，０７４号では、チップの大規模セルアレー領域を通る信号ライン電圧を低下させることにより漏洩を低減させる一層抜本的なアプローチが試みられている。信号電圧は、セルアレーを出るときに、元の論理レベルに戻される。
【００２３】
かくして、高性能デジタルバスでは、優れた信号クオリティを得るため、送信ラインでの漏話効果を除去すること、および符号間干渉（ＩＳＩ）を低減させることの両方が重要である。前述のように、ドライバインピーダンスをラインインピーダンスに一致させることが最も多く行なわれている実用的方法である。かくして、結合形バスにおける符号間干渉および漏話効果を補償できる装置および方法に対して今だ満たされていない要望が存在する。
【００２４】
（発明の開示）
本発明の目的は、受信機端での信号のスキューを低減して、漏話および種々の信号反射効果、整定時間の影響、または他の種類の符号間干渉（例えば、スキン効果による周波数依存型ライン抵抗）を補償することにある。
【００２５】
本発明によれば、全送信経路内の符号間干渉および漏話により引起こされる信号歪みに関する情報は、記憶デバイスに記憶されて、これらのラインでの信号スキューの補償に使用される。一方では、ライン内の履歴データパターンおよび符号間干渉により引起こされるスキューに関する情報に関連して、他方では、全てのライン内の現在のデータパターンおよび隣接ライン内の漏話により引起こされるスキューに関する情報に関連してドライバのパラメータを変化させることにより、これらの両理由により引起こされるスキューについて補償することができる。
【００２６】
従って、上記のような隣接ラインの漏話、パターン効果等を含む異なる送信ライン効果により引起こされる種々の問題（これらの問題の正確な原因は未知である）に対処するための得られた要約情報を使用できるシステムが提案される。提案するシステムには、漏話効果および符号間干渉効果の両者を補償するデータを含むルックアップテーブルを設けることができる。或いは、異なる効果を補償するサブシステムを独立させることができる。例えば、漏話を管理するパターン依存性は、履歴パターン依存性に対処するシステムとは独立させることができる。
【００２７】
本発明は、ドライバ強度を変えることによりまたは信号に遅延要素を加算または減算することにより、信号のパラメータを、送信されるデータパターンに関連して変化させることができる。
【００２８】
本発明の一態様によれば、デジタルデータの高速送信を行なうデータ送信手段は、
送信ラインを駆動する少なくとも１つのドライバと、
該ドライバに接続されたタイミングスキュー除去手段とを有し、該タイミングスキュー除去手段は、
送信ラインを通して送信された少なくとも１つのデータパターンについて、送信ライン内の符号間干渉および漏話影響により引起こされるスキューに関する情報を記録および記憶するための記憶手段と、
補正を発生しかつ該補正を、２つの論理レベル間の信号遷移のタイミング位置に適用する調節手段とを有し、前記補正は、前記スキューを補償すべく、記憶手段に記憶された情報に基いて発生されることを特徴とする。
【００２９】
上記特徴を組合せることにより、受信機にスキューを生じさせる漏話影響および符号間干渉影響の両者を除去でき、かつ従来技術を使用した場合に可能であるよりも速い速度で電子通信の送受信を行なうことができる。
【００３０】
本発明の他の態様では、デジタルデータの高速送信を行なう送信ライン内の符号間干渉および漏話影響により引起こされたスキューを除去する方法は、
少なくとも１つのドライバにより与えられる送信ラインを通してデジタルデータを送信し、
送信ラインを通して送信される少なくとも１つのデータパターンについてのスキューを測定し、
送信ラインを通して送信された少なくとも１つのデータパターンについて、送信ライン内の符号間干渉および漏話影響により引起こされるスキューに関する情報を記録および記憶し、
補正を発生しかつ該補正を、２つの論理レベル間の信号遷移のタイミング位置に適用することからなり、前記補正は、前記スキューを補償すべく、記憶手段に記憶された情報に基いて発生されることを特徴とする。
【００３１】
本発明の更に別の態様では、デジタルデータの高速送信を行う送信システムが提案され、該送信システムは、送信手段と受信手段とを電気的に接続する少なくとも１つの送信ラインを有し、送信手段は、本発明による送信手段であることを特徴とする。
【００３２】
駆動回路は、少なくとも１つのドライバすなわち複数のドライバで構成できる。
【００３３】
記憶手段は、前のデータパターンのパラメータを記憶することが好ましい。
【００３４】
一例として、可変駆動強度をもつドライバ、例えば切換えられるトランジスタの数を決定すべく制御されるゲートと並列に接続された複数のトランジスタを使用できる。
【００３５】
他の例示実施形態では、可変遅延を用いるドライバが使用される。この遅延は、図１ｂに示すように、ドライバのデータ信号ラインに取入れることができる。或いは、遅延は、図１ｃに示すように、クロックラインに取入れることができる。
【００３６】
（発明を実施するための最良の形態）
本発明は、高速通信システムでの符号間干渉および漏話の影響により引起こされるスキューを補償するためのスキュー除去手段に関する。以下の説明は、特定用途およびその条件の範疇内のものとして、当業者が本発明を製造しかつ使用できるようにすべく行なうものである。当業者には好ましい実施形態についての種々の変更は明白であろうし、本発明により定められる広い原理は他の実施形態にも適用できるものである。従って、本発明はここに例示しかつ説明する特定実施形態に限定されるものではなく、ここに開示する原理および新規な特徴と一致する最大範囲を含むものである。
【００３７】
図１には、本発明の第一実施形態による駆動回路が示されている。この駆動回路は、送信ラインを駆動するドライバ１３と、所定時間中に伝送される情報を記憶するデバイスと、スキュー除去手段とを有している。スキュー除去手段はフリップ−フロップ１２を有し、該フリップ−フロップ１２のクロック入力はバーニアデバイス１５に接続されている。バーニアデバイス１５では、シフトレジスタ１１からの最近データビットがフリップ−フロップ１２のデータ入力に供給される。バーニア１５は制御ユニットにより制御され、制御ユニットは、ＳＲＡＭ１４として実施されるルックアップテーブルで簡単に構成できる。ルックアップテーブルは、前の信号パターンに関する値またはパラメータを記憶するのに使用される。制御ユニットへの入力データは、伝送データに関する情報を含むシフトレジスタ１１からのデータである。
【００３８】
この駆動回路は次のように作動する。入力信号はシフトレジスタ１１に供給されるものとする。データラインの履歴データパターンに基いて、制御ユニット１４は、バーニア１５への適当なコードを発生する。バーニア１５は、このコードに従ってフリップ−フロップ１２への入力クロック信号を遅延させ、これにより、フリップ−フロップ１２は、それぞれのタイミング調節を行なって該フリップ−フロップに供給される現在の入力データをクロックする。
【００３９】
作動開始前に、必要な調節に関する情報を制御ユニット１４にローディングすべきことに留意されたい。この情報は、シミュレーション、スコープによる測定、または好ましくは自動キャリブレーション法により得られる。完全情報を得るには、データパターンの全ての可能な組合せ形態をキャリブレーション中に実行すべきであり、例えば８ビットシフトレジスタの場合には、２８＝２５６個の可能な組合せがある。
【００４０】
図２ａおよび図２ｂには、本発明の第二例の実施形態が示されている。説明を容易にするため、図面には１つの駆動回路を備えた１つの送信ラインのみが示されているが、実際には複数の送信ラインが同一モードで作動されることに留意されたい。
【００４１】
図２の例示回路は、送信ラインを駆動するドライバ２６と、現時点で伝送される全てのデータラインの情報を記憶するデバイス２１とを有している。この実施形態では、デバイス２１は並列レジスタとして実施されている。
【００４２】
スキュー除去手段はフリップ−フロップ２５を有し、該フリップ−フロップのクロック入力はバーニアデバイス２４に接続され、該バーニアデバイスではフリップ−フロップのデータ入力が、レジスタ２１からのデータラインの１つに接続される。バーニアは制御ユニット２３により制御され、該制御ユニットは、ＳＲＡＭとして実施されるルックアップテーブルで簡単に構成できる。
【００４３】
制御ユニット２３への入力データは、或る時点で伝送されるデータに関する情報を含む並列レジスタ２１からのデータである。
【００４４】
この回路は次のように作動する。入ってくる信号は、並列レジスタ２１に供給されるものと想定する。現在伝送されているデータパターンに関する情報を含む並列レジスタのコンテンツに基づいて、制御ユニット２３はバーニア２４への適当なコードを発生する。バーニアは、このコードに従って、ラインへの入力クロック信号を遅延させる。これにより、フリップ−フロップ２５は、それぞれのタイミング調節を行なってフリップ−フロップに供給される現在の入力データをクロックする。
【００４５】
作動開始前に、必要な調節に関する情報を制御ユニット２３にローディングすべきである。この情報は、シミュレーション、スコープによる測定、または好ましくは自動キャリブレーション法により得られる。完全情報を得るには、データパターンの全ての可能な組合せ形態をキャリブレーション中に実行すべきであり、例えば８ビット並列送信の場合には、２８＝２５６個の可能な組合せがある。
【００４６】
チップ−チップ通信（ｃｈｉｐ−ｔｏ−ｃｈｉｐ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）に関する本発明の可能性の高い１つの用途（Ｏｎｅ ｍｏｒｅ ｐｏｓｓｉｂｌｅ ａｐｐｌｉｃａｔｉｏｎ）は、多くの場合に、信号スキューがチップの劣悪なドライバ設計により悪化されることである。
【００４７】
高速ドライバ設計における数ある一般的な失敗のうち、重要性の高い１つの失敗として、Ｐ形デバイスがＰ形デバイスに入念に一致されないため、各段のドライバまたはバッファについての立上り時間と立下り時間とが非常に異なってしまうことがある。従って、Ｐ形デバイスとＮ形デバイスとの間の電子移動性の差異を考慮に入れた、全ドライバおよび前置ドライバの全体を通しての適正マッチングが強く望まれている。
【００４８】
また、理想的なドライバは、各後続インバータが前段のインバータより大型に構成された一連のインバータを有し、これにより、ドライバをできる限り高速で作動できる。ところが実際には、３：１と１６：１との間のバッファ比が一般的である。これらの各段を通る経路は、高対低遷移および低対高遷移を有し、すなわち、２つの段の全スキューは２つの経路の合計になる。
【００４９】
立上りエッジ遷移時間と立下りエッジ遷移時間との差異は、本発明を適用することにより、それぞれの立下り時間および立下り時間に従って等しくされる。
【００５０】
本発明は、特許請求の範囲に記載の精神および範囲から逸脱することなく種々の変更が可能であることに留意されたい。
【図面の簡単な説明】
【図１】
図１ａ：本発明の第一実施形態による履歴パターン依存性を補償するスキュー除去手段を備えた駆動回路を示す概略図である。
図１ｂ：ドライバの信号ラインに組込まれた可変遅延回路を備えた本発明の第一実施形態による駆動回路を示す他の例の概略図である。
図１ｃ：スキュー除去手段がドライバのクロックラインに組込まれた駆動回路の他の例を示す概略図である。
【図２】
図２ａ：本発明の第二実施形態による漏話パターン依存性により引起こされるスキューを補償するスキュー除去手段を備えた駆動回路を示す概略図である。
図２ｂ：ドライバのクロックラインに調節が適用される構成の漏話効果により引起こされるスキューを補償する駆動回路の他の例を示す概略図である。
【図３】
図３ａ：不連続部をもつ送信ラインを示す概略図である。
図３ｂ：漏話効果が生じる結合形送信ラインを示す概略図である。
【図４】
図４ａ：送信ライン内での反射により引起こされる符号間干渉の効果を示すタイミング図であり、送信すべき信号を示すものである。
図４ｂ：送信ライン内での反射により引起こされる符号間干渉の効果を示すタイミング図であり、ドライバ端での実際の信号を示すものである。
図４ｃ：送信ライン内での反射により引起こされる符号間干渉の効果を示すタイミング図であり、受信機端での信号を示すものである。
【図５】
図５ａ：送信ライン内の整定時間効果（ｓｅｔｔｉｎｇ ｔｉｍｅ ｅｆｆｅｃｔ）により引起こされる符号間干渉を示すタイミング図である。
図５ｂ：結合形送信ライン内の漏話効果により引起こされるスキューを示すタイミング図であり、１つの結合形送信ラインに沿って送信される信号を示すものである。
図５ｃ：結合形送信ライン内の漏話効果により引起こされるスキューを示すタイミング図であり、漏話により隣接静粛ラインに誘起される信号を示すものである（簡単化のため、ラインには遷移は全く示されていない）。
図５ｄ：結合形送信ライン内の漏話効果により引起こされるスキューを示すタイミング図であり、隣接ラインで送信される信号を示すものである（説明の明瞭化のため、漏話効果は全く示されていない）。
図５ｅ：結合形送信ライン内の漏話効果により引起こされるスキューを示すタイミング図であり、このラインに沿って送信される信号から生じる信号および隣接ラインによりこのラインに誘起される信号を示すものである。
【図１】
2004532536.tif 000003
【図２】
2004532536.tif 000004
【図３】
2004532536.tif 000005
【図４】
2004532536.tif 000006
【図５】
2004532536.tif 000007
【国際公開パンフレット】
2004532536.tif 000008
2004532536.tif 000009
2004532536.tif 000010
2004532536.tif 000011
2004532536.tif 000012
2004532536.tif 000013
2004532536.tif 000014
2004532536.tif 000015
2004532536.tif 000016
2004532536.tif 000017
2004532536.tif 000018
2004532536.tif 000019
2004532536.tif 000020
2004532536.tif 000021
2004532536.tif 000022
2004532536.tif 000023
2004532536.tif 000024
2004532536.tif 000025
2004532536.tif 000026
2004532536.tif 000027
2004532536.tif 000028
2004532536.tif 000029
【国際公開パンフレット（コレクトバージョン）】
2004532536.tif 000030
2004532536.tif 000031
【国際公開パンフレット（コレクトバージョン）】
2004532536.tif 000032
2004532536.tif 000033
【国際調査報告】
2004532536.tif 000034
2004532536.tif 000035
2004532536.tif 000036