(57)【要約】信号受信機における信号受信性能を改良する装置及び方法が開示される。本発明の装置は、少なくとも二つの第１の受信機チップと、デジタル合成器回路と、単一の第３の受信機チップと、を含む。少なくとも二つのアンテナが少なくとも二つの信号を受信するため使用され、信号は、第１の受信機チップのフロントエンド部及びイコライザを通過し、信号の品質が評価される。信号は、各信号の品質に基づいてデジタル合成器回路で知的に合成される。合成結果は、単一の第３の受信機チップのバックエンド部に設けられた復号器に供給される。
2004523983.tif 000002
【特許請求の範囲】
【請求項１】
二つ以上のアンテナを具備し、受信機における受信性能を高める装置であって、
少なくとも二つの第１の受信機チップが設けられ、
各チップはアンテナと関連し、
各チップは、フロントエンド部と、イコライザと、バックエンド部と、を含み、
該チップから信号を受信するデジタル合成器回路が設けられ、
該デジタル合成回路は、少なくとも二つの第１のバッファメモリと、少なくとも二つの第２のバッファメモリと、クロック同期モジュールと、を含み、
各バッファメモリは出力信号を生成し、
該第１の受信機チップ及び該デジタル合成器回路に接続された共通バスが設けられ、
該クロック同期モジュールは、遅延信号を生成し、共通クロックに基づいて各バッファメモリの該出力信号を揃える機能を備え、
該デジタル合成器回路は合成出力信号を生成する機能を備え、
該デジタル合成器回路の合成出力信号を受信する単一の第２の受信機チップが設けられ、
該第２の受信機チップは、フロントエンド部、イコライザ、及び、バックエンド部を含む、
装置。
【請求項２】
各アンテナからＩＦ信号を受信し、該ＩＦ信号を低ＩＦ信号へ変換し、該低ＩＦ信号を該第１の受信機チップへ送る少なくとも二つのチューナーが更に設けられている、請求項１記載の装置。
【請求項３】
少なくとも二つのアナログ・デジタル・コンバータが更に設けられ、
各アナログ・デジタル・コンバータは、該低ＩＦ信号を受信し、該第１の受信機チップへ送られるべきデジタル入力信号を生成する、
請求項２記載の装置。
【請求項４】
該第１の受信機チップの各々は、該デジタル入力信号に応じてイコライザ出力信号を生成し、
該デジタル入力信号は、該フロントエンド部及び該イコライザ部で処理され、
該イコライザは、イコライザ出力信号を生成する、
請求項３記載の装置。
【請求項５】
該第１のバッファメモリの各々及び該第２のバッファメモリの各々は、該イコライザ出力信号を受信し、信号品質指標値に基づいて重み付けされた同期メモリバッファ出力信号を生成する、請求項４記載の装置。
【請求項６】
該信号品質指標値は、コンピュータによって制御された該共通バスを介して送られる、請求項５記載の装置。
【請求項７】
該同期メモリバッファ出力は、最大比合成アルゴリズムを使用して重み付けされる、請求項５記載の装置。
【請求項８】
該デジタル合成器回路は加算器を更に含み、
該加算器は、該重み付けされた同期メモリバッファ出力信号に応じて該合成出力信号を生成する、
請求項５記載の装置。
【請求項９】
該第２の受信機チップは、該バックエンド部で該合成出力信号を受信する、請求項１記載の装置。
【請求項１０】
第１のアンテナ及び第２のアンテナを具備し、信号受信機における信号受信性能を高める方法であって、
第１のチューナー及び第２のチューナーが同じチャネルで動作できるように共通バスをプログラミングする手順と、
該第１のアンテナ及び該第２のアンテナから受信された第１のＩＦ信号及び第２のＩＦ信号を、それぞれ、第１の低ＩＦ信号及び第２の低ＩＦ信号にダウンコンバートする手順と、
該第１の低ＩＦ信号及び該第２の低ＩＦ信号を第１のデジタル信号及び第２のデジタル信号に変換する手順と、
タイミングを再生し、該第１のデジタル信号及び該第２のデジタル信号の歪みを補正するため、第１の受信機チップ及び第２の受信機チップのフロントエンド部及びイコライザにおいて、該第１のデジタル信号及び該第２のデジタル信号を修正する手順と、
該第１のデジタル信号及び該第２のデジタル信号をデジタル合成器回路へ送る手順と、
クロック同期手段によって生成された遅延信号に基づいて、第１のメモリバッファ及び第２のメモリバッファの該第１のデジタル信号及び該第２のデジタル信号を表示する手順と、
該第１のデジタル信号及び該第２のデジタル信号を共通クロックに揃える手順と、
信号品質指標値に基づいて、該第１のデジタル信号及び該第２のデジタル信号に重み付けする手順と、
該重み付けされたデジタル信号を加算する手順と、
合成出力信号を第３の受信機チップのバックエンド部へ送る手順と、
を有する方法。
【請求項１１】
該デジタル信号は最大比合成アルゴリズムを使用して重み付けされる、請求項１０記載の方法。
【請求項１２】
少なくとも第１のアンテナ及び第２のアンテナを具備した受信機における受信性能を高める方法であって、
第１の受信機チップにおいて第１のアンテナ及び第２のアンテナから第１の信号及び第２の信号を受信する手順と、
第１のバッファメモリ及び第２のバッファメモリとクロック同期モジュールを含むデジタル合成器回路で、合成出力信号を生成するために、バッファメモリからの出力信号を同期させ合成する遅延信号を生成すべく、第１の信号及び第２の信号を処理する手順と、
合成出力信号を単一の第２の受信機チップへ供給する手順と、
を有する方法。
【発明の詳細な説明】
【０００１】
本発明は、一般的に、アンテナシステム及び信号受信機に係り、特に、デジタル地上テレビで使用されるデジタルテレビジョン信号のような信号の受信性能を改良する装置及び方法に関する。
【０００２】
テレビのデジタル革命は、１９９０年代の初頭に始まり、最初の衛星運用事業者がデジタル形式で信号を放送し始めた。それ以来、デジタルテレビ（ＤＴＶ）システムは、既存の地上アナログＮＴＳＣ（米国テレビジョン方式委員会）テレビシステムを置き換え始めている。
【０００３】
幾つかの同時標準品位テレビ（ＳＤＴＶ）画像ストリーム、又は、単一の高品位テレビ（ＨＤＴＶ）画像は、典型的に、デジタルテレビプログラム放送を構成する。ＳＤＴＶは、従来のアナログテレビ放送とほぼ同程度の品質であると考えられ、ＨＤＴＶは、画面上のピクチャーの品質とサウンドの品質を著しく改良する多数のより高品位のビデオ標準と関係する。これらの両方のテレビ標準は、地上放送用に米国で１９９４年に提唱された新しい標準であるＡＴＳＣ（高品位テレビジョン標準委員会）標準の枠内に収まると考えられる。消費者が受信機付きの旧型のテレビ受像機を取り替え、テレビ体験を視覚的に高めたくなるようにさせるため、ＡＴＳＣ標準はＨＤＴＶと互換性がある。ＨＤＴＶ標準画像は、最大でアナログテレビ画像の６倍の解像度に達し、現行のＮＴＳＣ解像度の２倍である毎秒フル６０フレームの時間的解像度に達する。動きは滑らかに見え、ピクチャーは、超大型画面に非常に近い場所に居ても十分に明瞭である。ピクチャーは、より映画らしくなるようにパノラマ式の１６対９の水平・垂直アスペクト比で表示され、テレビに現実感を付与する。ＨＤＴＶビデオ信号は、ＮＴＳＣ画像の約４乃至５倍のデータを格納する。
【０００４】
室内アンテナによってＨＤＴＶ信号を受信することは、上記の標準が提唱されて以来、難題になっている。現行の室内アンテナは、通常、単一の受信機チップにより構成されたテレビ受信機に接続されている。典型的な信号受信機システムは図１に示されている。これらの受信機は、ＨＤＴＶが対象とする品質よりも著しく劣る低品質信号を受信する。屡々、信号中の雑音は、視感度の標準的な閾値である１５ｄＢのＳＮ比（信号対雑音比）のために、受信機が信号を受信することさえ困難にさせる。その結果として、ＳＮ比が１５ｄＢ未満であるノイズを含むテレビ信号を受信することは不可能である。
【０００５】
したがって、１５ｄＢ未満のＳＮ比で信号を受信することができる受信機が求められている。
【０００６】
更に、単一指向性アンテナの場合、アンテナの配置は、満足な受信性能を実現するために重大である。現在の受信機システムの場合、チャネルサーフィンは、アンテナを回転させない限り殆ど不可能である。したがって、アンテナ配置の重要性を著しく低下させることができる受信機が求められている。
【０００７】
オフィシャルＡＴＳＣウェブサイト(http://www.atsc.org)に報告されているようにＮＡＢ／ＭＳＴＶ（全米放送事業者協会とマキシマム・サービス・テレビジョン協会の共同）コンソーシアムによって実行されたフィールドテストによると、受信機の故障の３０％は磁界の強さが弱いことに起因している。したがって、磁界強度の弱い場所に存在する確率が低下する受信機が求められている。
【０００８】
以上の要求に鑑みて、本発明は、屋内若しくは屋外に設置された少なくとも二つのアンテナに接続された受信機における信号の受信性能を改良するシステム及び方法の提供を目的とする。
【０００９】
従来技術のニーズを解決するため、本発明により提供される装置は、少なくとも二つの第１の受信機チップが設けられ、各チップはアンテナと関連し、各チップは、フロントエンド部と、イコライザと、バックエンド部と、を含み、該チップから信号を受信するデジタル合成器回路が設けられ、デジタル合成回路は、少なくとも二つの第１のバッファメモリと、少なくとも二つの第２のバッファメモリと、クロック同期モジュールと、を含み、各バッファメモリは出力信号を生成し、第１の受信機チップ及びデジタル合成器回路に接続された共通バスが設けられ、クロック同期モジュールは、遅延信号を生成し、共通クロックに基づいて各バッファメモリの出力信号を揃える機能を備え、デジタル合成器回路は合成出力信号を生成する機能を備え、デジタル合成器回路の合成出力信号を受信する単一の第２の受信機チップが設けられ、第２の受信機チップは、フロントエンド部、イコライザ、及び、バックエンド部を含む。
【００１０】
一実施例により提供される方法は、第１の受信機チップにおいて第１のアンテナ及び第２のアンテナから第１の信号及び第２の信号を受信する手順と、第１のバッファメモリ及び第２のバッファメモリとクロック同期モジュールを含むデジタル合成器回路で、合成出力信号を生成するために、バッファメモリからの出力信号を同期させ合成する遅延信号を生成すべく、第１の信号及び第２の信号を処理する手順と、合成出力信号を単一の第２の受信機チップへ供給する手順と、を有する。
【００１１】
本発明の上記の特徴及び効果、並びに、その他の特徴及び効果は、ある有利的な実施例についての以下の詳細な説明を、その実施例の一部を形成する添付図面と併せて読むことによって明らかになるであろう。添付図面中、対応した部品及びコンポーネントは、幾つかの図面において同じ参照番号で示されている。本発明の範囲は請求項に記載された事項によって示される。
【００１２】
以下、添付図面を参照して本発明の実施例を説明する。
【００１３】
図１に示されるように、典型的な信号受信機システムは、チューナー５に接続され、テレビ信号を受信するアンテナ１を含み、チューナー５は、中間周波（ＩＦ）信号２を受信し、信号を低いＩＦ信号３へダウンコンバートする。一般的に、標準的なＩＦ信号は４４ＭＨｚ信号であり、低いＩＦ信号は１０ＭＨｚ未満の信号である。低ＩＦ信号３は、アナログ・デジタル・コンバータ（ＡＤＣ）１０によってデジタル信号４へ変換される。フロントエンド部（ＦＥ）１６と、イコライザ（ＥＱ）１７と、バックエンド部（ＢＥ）と、を含む受信機チップ１５は、デジタル信号４を受信し、これらの三つのセクションで信号を処理する。受信機チップ１５は、好ましくは、ＡＴＳＣ  Ａ／５３準拠式チップであり、８−ＶＳＢ（８値残留側波帯）信号、即ち、アナログＮＴＳＣテレビシステムによって現在使用されているチャネルと同じ６ＭＨｚチャネルによって地上放送モードで放送された８レベル（｛±１，±３，±５，±７）｝ＶＳＢ信号を受信する能力を備えている。８−ＶＳＢの８とＶＳＢは、テレビ信号が８個の残留側波帯を有するテレビ信号変調フォーマットを表す。典型的な標準シンボルレートは１０．７６ＭＨｚである。
【００１４】
図２に示されるような本発明の好ましい実施例によれば、少なくとも２個の複数のＡＴＳＣ  Ａ／５３準拠式ＤＴＶ受信機チップ１５Ａ、１５Ｂ及び１５Ｃは、デジタル地上ＴＶに対する受信機性能を向上させるダイバーシティ合成受信機として機能するようにワンボード上で組み合わされる。特に、アンテナ１Ａ及び１Ｂは、２種類のＩＦ信号２Ａ及び２Ｂを受信し、２種類のＩＦ信号はチューナー５Ａ及び５Ｂに供給される。一つではなく、二つのアンテナを使用することにより、信号を受信する確率が高くなる。Ｉ2Ｃバス３０Ａは、集積化チップ（ＩＣ）ボード２０Ａ及び２０Ｂに電気接続され、チューナー５Ａと５Ｂの間で通信を確立する。チューナー５Ａ及び５Ｂは、Ｉ2Ｃバス３０Ａを介して同じチャネルに合わされ、Ｉ2Ｃバス３０Ａはコンピュータ（図示せず）によって制御され、プログラム可能である。或いは、Ｉ2Ｃバス３０Ａは、テレビ受像機によって制御してもよい。チューナー５Ａとチューナー５Ｂは同じ信号を受信しなければならない。コンピュータは、典型的に、Ｉ2Ｃバス３０Ａを制御するため組み込まれた標準的な通信ソフトウェアを有する。チューナー５Ａ及び５Ｂは、ＩＦ信号２Ａ及び２Ｂを低ＩＦ信号３Ａ及び３Ｂへダウンコンバートし、低ＩＦ信号３Ａ及び３Ｂは、それぞれ、アナログ・デジタル・コンバータ１０Ａ及び１０Ｂによって、デジタル信号４Ａ及び４Ｂへ変換される。
【００１５】
受信機チップ１５Ａ及び１５Ｂは、フロントエンド部１６Ａ及び１６Ｂでデジタル信号４Ａ及び４Ｂを受信し、フロントエンド部１６Ａ及び１６Ｂとイコライザ１７Ａ及び１７Ｂで信号を処理する。図３に示されるように、バックエンド部１８Ａ及び１８Ｂは使用されない。受信機チップのフロントエンド部は、典型的に、タイミング再生の目的のため利用され、イコライザは、干渉及びエコーを取り除く復調器として利用される。バックエンド部は、特に、前方誤り訂正（ＦＥＣ）処理のための復号器として利用される。
【００１６】
受信機チップ１５Ａ及び１５Ｂのすべての出力は、デジタル合成器回路２５へ供給される。本発明の好ましい一実施例において、デジタル合成器回路２５は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）である。或いは、デジタル合成器回路２５は、デジタル信号プロセッサ（ＤＳＰ）、又は、コンピュータ上で実行されるソフトウェアでもよい。同期出力３３Ａ及び３３Ｂは、クロック同期モジュール８５の相関器５０に供給される。同期出力３３Ａ及び３３Ｂは、セグメント同期が到着したときを示す。セグメント同期は、標準的なＡＴＳＣ信号で垂直方向に送信される。これらの同期出力に基づいて、相関器５０は、信号４Ａと信号４Ｂの間の時間差である遅延信号４５を生成する。例えば、チャネル１上の信号は、チャネル２上の信号よりも０．１マイクロ秒前に到着するかもしれない。即ち、アンテナ１Ａがアンテナ１Ｂよりも先に信号を受信するかもしれない。このように遅延信号４５が生成される。相関器５０は、典型的に、減算器としての役割を果たし、減算器は、二つの同期信号の間の時間差を計算する。即ち、相関器５０は、２個のデータストリームの間の時間的なオフセットを、即ち、バッファメモリ３５に対する一つのストリームに現れる遅延情報４５をデジタル合成器２５へ通知する。相関器５０は、複数の同期信号の間にオフセットを平均化する。相関器５０は、更に、同期出力信号５２を生成し、この同期出力信号５２はシンボルクロックセレクタ５５へ供給される。同期出力信号５２は、データストリームがＡＴＳＣ構造に収まる場所を知らせる。各受信機チップは、そのデータストリームがＡＴＳＣフレームに収まるかどうかを個別に認識している。
【００１７】
受信機チップ１５Ａ及び１５Ｂは、信号４Ａ及び４Ｂの有無を表現するロック信号３４Ａ及び３４Ｂを生成する。即ち、ロック信号は、信号が捕捉されたかどうかを示す。受信機チップ１５Ａ及び１５Ｂのその他の出力は、イコライザ出力４１Ａ及び４１Ｂと、シンボルストローブ出力４２Ａ及び４２Ｂであり、これらは、バッファメモリ（ＦＩＦＯ）３５及び４０への入力として作用する。ロック信号３４Ａ及び３４Ｂと、シンボルストローブ信号４２Ａ及び４２Ｂは、シンボルクロックセレクタ５５へ供給される。シンボルストローブ信号は、好ましくは、１０．７６ＭＨｚの周波数で動作する。その結果として、ストローブ４２Ａと４２Ｂの各々に対応した二つのクロックが得られる。即ち、各受信機チップは、別々のクロックで動作する。しかし、信号は合成されるべきであるので、その結果は、一つのクロックに基づいて動作しなければならない。したがって、二つのクロックの間で切り替えが行われ、この結果として、ある種のクロック誤動作が発生する。クロック誤動作を最小限に抑えるため、１２ＭＨｚの信号が、１０．７６ＭＨｚの信号の代わりに使用される。入力３４Ａ及び３４Ｂと入力４２Ａ及び４２Ｂに応答して、シンボルクロックセレクタ５５は、シンボルストローブ出力６０を生成する。シンボルストローブ出力６０は、図２に示されたシステムの共通クロックとして選択される。
【００１８】
第１のメモリバッファは、好ましくは、先入れ先出し（ＦＩＦＯ）メモリ３５である。即ち、先にバッファへ書き込まれたデータが先にバッファから出てくる。第２のメモリバッファは、好ましくは、ランダムアクセスメモリ（ＲＡＭ）４０である。ＦＩＦＯメモリ３５は、好ましくは、ハードウェアで実施されるが、別の実施例では、ソフトウェアを用いて実施することも可能である。ＦＩＦＯメモリ３５は、イコライザ出力信号４１Ａとシンボルストローブ信号４２Ａを受信する。これにより、イコライザ出力信号４１Ａは、シンボルストローブ４２Ａに基づいてＦＩＦＯ３５に書き込まれる。入力される二つの１０．７６ＭＨｚシンボルストリームは、揃えられる。各シンボルが他のストリームからの個別に対応したシンボルに付加される。１乃至２シンボルを超えない変動（＜２００ｎｓ）が各パスの間に存在していることが期待される。即ち、比較的短いＦＩＦＯが使用できる。例えば、２シンボル変動の場合、長さ４シンボルのＦＩＦＯが使用される。対応したフィールド同期出力は、シンボルストリームを揃えるために使用できる。フィールド同期出力は、標準的なＡＴＳＣ信号の一部である。ＡＴＳＣ標準は、フィールドに構成されたデータを有する。データの３１２セグメント毎に、完全なＡＴＳＣフィールドを作成するために、フィールド同期と呼ばれる一つのセグメントが存在する。このフィールド同期は、データストリームを揃えるため使用され得る。シンボルクロックセレクタ５５は、シンボルストローブ４２Ａ若しくは４２Ｂを選択し、シンボルストローブ出力信号６０を生成する。相関器５０によって作成された遅延信号４５もＦＩＦＯ３５に供給される。遅延信号４５に基づいて、ＦＩＦＯ３５は信号４１Ａを遅延させるので、バッファ出力信号７４Ａ及び７４Ｂは正確に同期させられ、同時にポイント７４Ａと７４Ｂに達する。ＦＩＦＯメモリは、典型的に、ＦＩＦＯの長さを表す深さに関して測定される。好ましい一実施例において、ＦＩＦＯの長さは、遅延と一致する。例えば、８×１６（１シンボル当たり８ビットで、長さが１６シンボルのアレイ）のＦＩＦＯが使用される。バッファ出力信号は、シンボルストローブ出力６０に基づいて同時に読み出される。シンボルストローブ出力は、シンボルクロックセレクタ５５からバッファ３５とバッファ４０に供給される。
【００１９】
上記の出力の他に、受信機チップ１５Ａ及び１５Ｂは、信号品質指標（ＳＱＩ）出力（図示せず）を生成する。受信機チップ１５Ａ及び１５Ｂに電気接続されたＩ2Ｃバス３０Ｂは、入力と出力を備えている。Ｉ2Ｃバス３０Ｂは、受信機チップ１５Ａ及び１５ＢからＳＱＩ出力を読み出す。ＳＱＩ値は、典型的に、コンピュータ（図示せず）で実行されるソフトウェアで生成される。標準的なＡＴＳＣ信号は、水平方向に送信されるフレーム同期と、垂直方向に送信されるセグメント同期と、を含む。フレーム同期は、トレーニング信号としての役割を果たし、トレーニング信号が到着すると、トレーニング信号以降のすべての信号が明らかになる。予測信号は、実際に到着した信号と比較され、比較に基づいて、ＳＮ比（信号対雑音比）が各受信機チップで生成される。ＳＱＩはＳＮ比から導出される。
【００２０】
［最大比合成］
Ｉ2Ｃバス３０Ｃは、デジタル合成器回路２５に電気接続され、特に、インタフェースモジュール６５に電気接続される。インタフェースモジュール６５は、加重係数Ｋ及び１−Ｋをバッファ出力信号７４Ａ及び７４Ｂに適用する。加重係数は、図４に示される最大比合成アルゴリズムを使用して決定される。
【００２１】
ステップＡ１で信号を受信した後、各信号の品質は受信機チップ内で判定され、Ｉ2Ｃバスを介して通信される。ＳＱＩは信号の品質を表現する。本発明の好ましい一実施例において、平均２乗誤差（ＭＳＥ）がＳＱＩのため使用される。或いは、信号中の誤差を測定する他の関数を使用してもよい。既知のフィールド動機は、標準的なＡＴＳＣ信号の一部として２４ミリ秒間隔で到着する。フィールド同期は予め分かっている。なぜならば、同期ストローブ信号４２Ａ及び４２Ｂと同期クロック信号３３Ａ及び３３Ｂに基づいて、フレーム内の正確な位置がわかるからである。したがって、標準的なフレームは、８３２×３１３シンボルであることが分かるので、次のフレームが到着する正確な時間がわかる。フィールド同期は、実際に到着したものと比較され、この比較から、ＭＳＥが計算される。多数のフィールド同期に関してチャネル毎に同じ手続きを実行し、ＭＳＥを平均化することにより、ＳＱＩを表す平均ＭＳＥが得られる。チャネル上のＭＳＥが低下するほど、信号品質が高くなる。その逆もまた真であり、ＭＳＥが高くなるほど、信号品質は劣化する。ステップＡ５において、信号の品質を決定する上記の手続きが実行される。チャネル１側の信号だけが良好である場合、チャネル２側の信号は使用されず、加重係数Ｋは、ステップＡ１０で零にセットされる。チャネル２側の信号だけが良好である場合、加重係数Ｋは、ステップＡ２０で１にセットされる。両方のチャネルの信号が良好である場合、それらのＭＳＥは、ステップＡ１５において加算器７０によって知的に合成され、Ｋは、
Ｋ＝ＭＳＥ１（ＭＳＥ１＋ＭＳＥ２）                （式１）
のようにセットされる。
【００２２】
合成出力信号７７（ＥＱＯＵＴ）は、ステップＡ２５において、
ＥＱＯＵＴ＝（１−Ｋ）（ＥＱＯＵＴ１（ｎ））＋Ｋ（ＥＱＯＵＴ２（ｎ））                                                  （式２）
のように計算される。式中、加重係数Ｋは０と１の間に入る。Ｋの値が０に近づくにつれて、チャネル１の信号の方がより支配的になる。Ｋの値が１に近づくにつれて、チャネル２の信号の方がより支配的になる。合成出力信号７７は受信機チップ１５Ｃに供給される。特に、図３に示されているように、信号７７は、バックエンド部１８Ｃだけに供給され、好ましくは、復号化の目的のため前方誤り訂正（ＦＥＣ）ユニットへ供給される。バックエンド部１８Ｃの出力は、希望のデジタル信号８０である。この合成信号８０は、図３に示された信号１３よりもはるかに優れた品質の信号である。二つの信号を種々の雑音と合成することにより、約３ｄＢの利得が達成される。経験的に、１４．９ｄＢのＳＮ比の視感度の理論的閾値は、本発明による信号の合成を用いることによって、約１２．５ｄＢまで低下される。その上、本発明による受信機は、受信機が磁界強度の弱いエリアに存在する確率を低下させる。例えば、ｎ個のアンテナを用いることにより、磁界が零のエリアに存在する可能性はｎ分の１まで低くなる。更に、視感度の閾値が低下すると、磁界強度が低下する影響が緩和される。
【００２３】
他の一実施例において、３本以上のアンテナと、このアンテナに関連付けられた３台以上の並列受信機チェインが組み込まれる。これにより、当業者に明らかであるように、アンテナ２本のシステムよりも複雑で高価なシステムが得られる。デジタル合成器回路は、より複雑化し、特に、複数のバッファメモリを使用する必要が生じる。例えば、ｎ＞２である場合に、ｎ台の受信機チェインに対して、（ｎ−１）個のＦＩＦＯバッファと、（ｎ−１）個のＲＡＭバッファが必要になる。
【００２４】
本発明の装置及び方法は、テレビ信号の改良だけに限定されることはない。当業者は、本発明の原理を容易に理解し、他のタイプの信号に巧く適用することができる。
【００２５】
この明細書を読んだ当業者は、本発明の範囲から逸脱することなく、これらの事項に変更を加えることができるので、説明に使用された事項は、限定としてではなく、解説のための事項として理解されるべきである。ここで説明した実施例以外の実施例は、請求項に記載された発明の精神と範囲に含まれる。
【図面の簡単な説明】
【００２６】
【図１】従来技術による信号受信機装置のブロック図である。
【図２】本発明の一実施例による信号受信機装置の説明のための実施例のブロック図である。
【図３】本発明の一実施例による図２に示された装置の受信機の間の通信を説明するブロック図である。
【図４】本発明の一実施例で利用される最大比合成アルゴリズムを説明するフローチャートである。
【図１】
2004523983.tif 000003
【図２】
2004523983.tif 000004
【図３】
2004523983.tif 000005
【図４】
2004523983.tif 000006
【国際公開パンフレット】
2004523983.tif 000007
2004523983.tif 000008
2004523983.tif 000009
2004523983.tif 000010
2004523983.tif 000011
2004523983.tif 000012
2004523983.tif 000013
2004523983.tif 000014
2004523983.tif 000015
2004523983.tif 000016
2004523983.tif 000017
2004523983.tif 000018
2004523983.tif 000019
2004523983.tif 000020
2004523983.tif 000021
【国際調査報告】
2004523983.tif 000022
2004523983.tif 000023
2004523983.tif 000024