(57)【要約】ボトムゲートトランジスタを製造する方法は、ゲート絶縁体層（２２ａ）上に微結晶シリコン層（４０）を堆積する工程と、この微結晶シリコン層を窒素プラズマ（４２）にさらし、これにより結晶構造をもつ窒化シリコンを形成する工程とを有する。このようにして複数の微結晶窒化シリコン層を形成する。更なる微結晶シリコン層を窒素プラズマ照射した微結晶シリコン層上に堆積し、トランジスタの半導体本体（１４）を規定する。この製造方法により、トランジスタの半導体本体の底部が微結晶構造を有するようにでき、これにより半導体層の移動度が、ゲート絶縁体層との界面においてさえも向上するようにする。窒素プラズマを照射した窒化シリコン層はゲート絶縁体層の一部となり、ゲート絶縁体層とトランジスタの半導体本体とは同じ微結晶シリコン構造から成るため、これらの層間の構造上の整合が改善される。
2004504721.tif 000002
【特許請求の範囲】
【請求項１】
（ｉ）絶縁基板上にゲート導電体を規定する工程と、
（ｉｉ）ゲート導電体上にゲート絶縁体層を形成する工程と、
（ｉｉｉ）ゲート絶縁体層上に微結晶シリコン層を堆積する工程と、
（ｉｖ）微結晶シリコン層に窒素プラズマを照射し、それにより、窒化シリコン層を形成するとともにかなりの結晶構造を維持する工程と、
（ｖ）複数の微結晶シリコン層に対して、前記（ｉｉｉ）及び（ｉｖ）の工程を繰り返す工程と、
（ｖｉ）窒素プラズマを照射した層上に更なる微結晶シリコン層を形成し、この更なる微結晶シリコン層によりトランジスタの半導体本体を規定する工程と、
（ｖｉｉ）トランジスタ本体上にソース及びドレイン構造体を規定する工程と
を含むトランジスタの製造方法。
【請求項２】
請求項１に記載のトランジスタの製造方法において、前記工程（ｉｉｉ）及び（ｖｉ）で堆積する微結晶シリコン層をＰＥＣＶＤ法により形成するトランジスタの製造方法。
【請求項３】
請求項１又は２に記載のトランジスタの製造方法において、前記工程（ｉｉｉ）及び（ｖ）で堆積する複数の層の合計の厚さを、５ｎｍ〜２５ｎｍとするトランジスタの製造方法。
【請求項４】
請求項３に記載のトランジスタの製造方法において、前記工程（ｉｉｉ）及び（ｖ）で堆積する複数の層の各層の厚さを０．５ｎｍ〜２ｎｍとするトランジスタの製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載のトランジスタの製造方法において、前記工程（ｉｖ）における窒素プラズマの照射を、電子サイクロトロン共鳴のＰＥＣＶＤにより生じる高密度窒素プラズマの照射とするトランジスタの製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載のトランジスタの製造方法において、前記工程（ｉｉ）で形成するゲート絶縁体層に窒化シリコンを含めるトランジスタの製造方法。
【請求項７】
絶縁基板上に配置したゲート導電体と、
このゲート導電体上のゲート絶縁体層と、
このゲート絶縁体層上の窒化シリコン層であり、この窒化シリコン層は、その頂部にほぼ結晶化した構造を有するとともにその底部にほぼ非晶質な構造を有する当該窒化シリコン層と、
この窒化シリコン層上に設けられ、トランジスタの半導体本体を規定する微結晶シリコン層と、
トランジスタの前記半導体本体上のソース及びドレイン構造体と
を有するボトムゲート薄膜トランジスタ。
【請求項８】
請求項７に記載のボトムゲート薄膜トランジスタにおいて、前記ゲート絶縁体層が窒化シリコンを含んでいるボトムゲート薄膜トランジスタ。
【請求項９】
請求項７又は８に記載のボトムゲート薄膜トランジスタにおいて、前記ゲート絶縁体層上の窒化シリコン層の厚さが５〜２５ｎｍであるボトムゲート薄膜トランジスタ。
【請求項１０】
請求項７〜９のいずれか一項に記載したボトムゲート薄膜トランジスタを有する、アクティブマトリクス液晶ディスプレイ用の薄膜トランジスタアクティブプレート。
【請求項１１】
請求項７に記載の薄膜アクティブプレートと、このアクティブプレート上に設けられている液晶層とを有する液晶ディスプレイ。
【発明の詳細な説明】
【０００１】
本発明は、例えば液晶ディスプレイを製造する際に用いるトランジスタ基板を形成するための、薄膜トランジスタに関するものである。
【０００２】
フラットパネル液晶ディスプレイ用のスイッチング素子を形成するために使用されているＴＦＴ（薄膜トランジスタ）のアレイを改善することについて多くの関心がもたれている。これらのＴＦＴ装置では、非晶質、多結晶、又は微結晶の半導体薄膜の部分を以ってＴＦＴ装置の本体を形成することができる。
【０００３】
現在のところ、水素化非晶質シリコンが、アクティブマトリクス液晶ディスプレイ用の薄膜トランジスタ（ＴＦＴ）内のアクティブ層として使用されている。その理由は、水素化非晶質シリコンは、プラズマ増速化学気相成長法（ＰＥＣＶＤ）により、広い面積に亘って薄く、均一な層で堆積しうるためである。しかし、水素化非晶質シリコンは、その非晶質構造のためにそのキャリヤ移動度が非常に低く、このことにより、液晶ディスプレイ装置のスイッチング速度を減少させ、このことによりこれらのトランジスタをディスプレイドライバ回路に使用するのを阻止する。非晶質シリコンのＴＦＴは比較的不安定でもあり、デューティーサイクルが比較的低い為のみの理由でディスプレイ分野に用いられているに過ぎない。
【０００４】
より高速のドライバ回路のためには結晶化シリコンを用いる必要があるが、この場合には、駆動回路パネル及びディスプレイパネルの双方がディスプレイ内に必要であり、かつこれら２種類のパネル間を相互接続する必要がある。
【０００５】
微結晶シリコンは、これらの問題に対する解決策を提供しうると考えられている。その理由は、アクティブ層として微結晶シリコンを有するトランジスタは、キャリヤ移動度を向上させ、しかもＰＥＣＶＤ法を用いて堆積できるためである。ＰＥＣＶＤ法で堆積される微結晶シリコン薄膜は、非晶質マトリクス内に埋め込まれた、例えば１００ｎｍまでの小さな結晶からなる。結晶粒子が十分に大きければ、広がった状態での電気伝導度が向上し、非晶質シリコン層の場合と比較して、移動度が約１０倍に増大する。
【０００６】
しかし、ＰＥＣＶＤによる堆積では、粒子が円錐構造で生じる傾向がある。このため、材料の下側５〜１０ｎｍでは非晶質が優勢となる。ボトムゲートＴＦＴ構造体では、シリコン薄膜の底部がゲート絶縁体とトランジスタのシリコン本体との間の境界を規定する。従って、ボトムゲートＴＦＴ構造体では結晶材料の利点が殆ど失われる。これに対し、トップゲートＴＦＴ構造体では、移動度が改善され、安定性は著しく改善される。トップゲート構造体において示されるこれらの性能の向上は、上述した理由よりボトムゲート構造体に対しては達成されていない。
【０００７】
本発明は、
（ｉ）絶縁基板上にゲート導電体を規定する工程と、
（ｉｉ）ゲート導電体上にゲート絶縁体層を形成する工程と、
（ｉｉｉ）ゲート絶縁体層上に微結晶シリコン層を堆積する工程と、
（ｉｖ）微結晶シリコン層に窒素プラズマを照射し、それにより、窒化シリコン層を形成するとともにかなりの結晶構造を維持する工程と、
（ｖ）複数の微結晶シリコン層に対して、前記（ｉｉｉ）及び（ｉｖ）の工程を繰り返す工程と、
（ｖｉ）窒素プラズマを照射した層上に更なる微結晶シリコン層を形成し、この更なる微結晶シリコン層によりトランジスタの半導体本体を規定する工程と、
（ｖｉｉ）トランジスタ本体上にソース及びドレイン構造体を規定する工程と
を含むトランジスタの製造方法を提供する。
【０００８】
この製造方法によれば、トランジスタ本体の底部が微結晶構造を有することを可能とし、これによりゲート絶縁体層との界面であっても半導体層の移動度を向上させる。窒化シリコンを生成する被照射層はゲート導電体層の一部となり、ゲート絶縁体層と半導体トランジスタ本体の層とは同じ微結晶シリコン構造体から成り、これら層間の構造上の整合が向上される。
【０００９】
上述した工程（ｉｉｉ）及び（ｉｖ）で堆積する微結晶シリコン層は、ＰＥＣＶＤ法により形成することができ、これらの工程において堆積する複数の層の合計の厚さは、代表的に５〜２５ｎｍである。堆積される個々の層の厚さは、０．５〜２ｎｍとしうる。
【００１０】
上述した工程（ｉｖ）における照射は、電子サイクロトロン共鳴のＰＥＣＶＤにより生じる高密度窒素プラズマの照射とするのが好ましい。
【００１１】
又、本発明は、
絶縁基板上に配置したゲート導電体と、
このゲート導電体上のゲート絶縁体層と、
このゲート絶縁体層上の窒化シリコン層であり、この窒化シリコン層は、その頂部にほぼ結晶化した構造を有するとともにその層の底部にほぼ非晶質な構造を有する当該窒化シリコン層と、
この窒化シリコン層上に設けられ、トランジスタの半導体本体を規定する微結晶シリコン層と、
トランジスタの前記半導体本体上のソース及びドレイン構造体と
を有するボトムゲート薄膜トランジスタを提供する。
【００１２】
窒化シリコン層内の結晶構造体によれば、トランジスタの半導体本体が、その層の厚さ全体に亘って、特に半導体−絶縁体の界面において望ましい微結晶構造を有しうる。
【００１３】
アクティブマトリクス液晶ディスプレイ用の薄膜トランジスタアクティブプレートには本発明のトランジスタを使用することができる。
【００１４】
以下に本発明の一例を添付図面を参照して説明する。これらの図面は線図的であり、一定の縮尺ではないことに注意すべきである。これらの図面の一部の相対寸法及び比率は、図面の明確化と便宜上のために誇張又は縮小して描いた。
本発明に基づき製造されるトランジスタ基板は、液晶ディスプレイ装置のスイッチング素子を形成する。図１は、本発明を適用し得るボトムゲートトランジスタを用いたアクティブマトリクスディスプレイ装置の一画素の全領域を例示する。画素は絶縁基板１０上に形成された電極パターン９を有する。この絶縁基板１０は、例えば、ガラス板又は高分子被膜の、ディスプレイの背面プレートを有することができる。
【００１５】
電極パターン９はマトリクスアレイの行導電体を規定し、かつスイッチングトランジスタＴＦＴのゲート電極１２をも規定している。半導体のトランジスタ本体１４は、ゲート絶縁体により離間されてゲート電極上に重なっている。上部電極層１６ａ、１６ｂは、トランジスタＴＦＴのソース電極及びドレイン電極を規定する。これらのソース及びドレイン電極は、それぞれ列電極１８と液晶材料に対するコネクタパッド２０とに接続されている。
【００１６】
列導電体１８は、上部電極層の部分１６ａにより規定され、これらの列導電体１８はＴＦＴのソース電極を規定する。上部電極層の部分１６ｂはＴＦＴのドレイン電極を形成し、かつ上部電極層の大部分を成して、画素電極２０を形成する。この画素電極２０はドレイン電極と一体となっており、かつ本例では、画素蓄電キャパシタの頂部電極を形成する部分１６ｃとも一体化している。画素蓄電キャパシタの底部電極は隣接する画素の行導電体９により規定される。
【００１７】
各セルのスイッチングトランジスタＴＦＴはシリコントランジスタ本体１４を有する。本発明は、以下で更に説明するように、特にトランジスタ本体及びゲート絶縁体層の構造及び処理に関するものである。
【００１８】
液晶材料をトランジスタ基板上に設ける。このトランジスタ基板の構成素子は図１に示すとおりである。後に図３につき説明するように、液晶材料上に追加の基板を設け、これにより接地面を規定する。
【００１９】
図２は、図１に示される画素を構成する電気的構成素子を示す。図１を参照して説明したように、行導電体９はＴＦＴ３０のゲート電極に接続されており、列電極１８はソース電極に接続している。画素上に設けられた液晶材料は、トランジスタ３０のドレイン電極と共通接地面３４との間に延在する液晶セル３２を有効に規定する。画素蓄積キャパシタ３６は、トランジスタ３０のドレイン電極と、次の行の画素に関連している行導電体９ａとの間に接続されている。
【００２０】
ディスプレイ装置の動作中には、信号が画素の行に順次に供給される。画素の行をアドレスするために、関連する行導電体９に適切な信号が供給され、その行の画素のトランジスタ３０をターンオンさせる。これにより、列導電体１８に供給された表示信号を液晶セル３２に供給しうるようにし、その結果、その液晶セルを所望の電圧まで充電させる。蓄積キャパシタ３６も充電されて、特定行のアドレス指定が完了しトランジスタ３０がターンオフされた後であっても、液晶セル３２における信号を確実に一定に保つようにする。画素の行のアドレス中は、蓄積キャパシタ３６が、液晶セル３２の両端間に印加される電圧に相当する電圧まで充電されるように、次の行の画素の行導電体９ａを接地電位に保つ。
【００２１】
次の行の画素をアドレスする際には、行導電体９ａの電圧を増大させ、この電圧が、容量結合によりキャパシタ３６を通って液晶セル３２へ供給される。しかし、次の行導電体９ａにおけるこの電圧の増大は、１つの行アドレス期間しか持続しないものであり、その後、行導電体９ａは接地電位に戻る。液晶材料の応答時間はゆっくりとしたものであり、液晶材料はこれらの瞬間的な電圧変化には応答しない。
【００２２】
図３は、液晶ディスプレイ内で使用するためのトランジスタ基板を断面（図１のＩＩＩ −ＩＩＩ線上での断面）を示す。
【００２３】
ゲート電極パターン９が基板１０上に設けられており、このゲート電極パターン９が蓄積キャパシタ３６の下側端子３７も規定する。トランジスタのゲートはそれぞれの行導電体の一部を形成し、蓄積キャパシタ３６の下側端子３７は次に隣接する行の画素に対する行導電体の一部を形成する。
【００２４】
電極パターン９を規定するために、導電体層をガラス基板１０上に堆積させることができ、導電パターンを規定するために湿式エッチングを行うことができる。
【００２５】
その後、ゲート誘電体層２２を堆積する。この誘電体層２２はトランジスタの本体を超えて延在しており、蓄積キャパシタ３６の誘電体層を規定するものである。
【００２６】
トランジスタ本体を形成するシリコン層１４をゲート絶縁体層上に堆積する。本発明は、以下に記載するように、ゲート絶縁体層の処理及びシリコン層１４の堆積に特に関連するものである。
【００２７】
ゲート電極９の上方に且つこのゲート電極と整列されるようにエッチング停止プラグをパターン化し、 ｎ＋ 接点層をトランジスタ本体の上に設け、その後、これらの ｎ＋ 接点層の上にソース及びドレイン電極２６、２８を堆積する。ソース及びドレイン電極を規定する層１６は蓄積キャパシタ３６の頂部接点３８をも規定する。ソース電極２６は、それぞれの列導電体１８の一部を形成し、ドレイン電極２８は、液晶接点パッド２０及び蓄積キャパシタ３６の頂部接点３８と一体化している。上述した層に対して付加的な層、例えは平坦化を達成する層を所望に応じて設けることもできること勿論である。
【００２８】
これらの層で液晶ディスプレイ用のトランジスタ基板が完成する。液晶材料層５０をトランジスタ基板上に設け、更なる基板５２を液晶材料層の上に設ける。この更なる基板５２には、その一方の面でカラーフィルタ装置５４と、共通電極３４を規定するプレートとを設けることができる。基板５２の反対側の面には偏光板５６を設ける。
【００２９】
液晶ディスプレイ構造は上述したところまでは既知である。ゲート絶縁体層２２として一般的に使用される絶縁体は窒化シリコンであり、これはＰＥＣＶＤ法により堆積することもできる。例えば、Ｗ Ｅｎｓｉｎｇｅｒ氏等による文献「Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７２，１１６４，１９９８」には、電子サイクロトロン共鳴（ＥＣＲ）のＰＥＣＶＤ法により生ぜしめられる高密度の窒素プラズマで照射することにより、シリコン結晶ウェーハ上に２５ｎｍの厚さの窒化シリコン層を形成しうることが開示されている。窒素原子をこのような深さまで注入するためには、高い基板バイアスを用いる必要がある。
【００３０】
本発明は、シリコン層を窒化シリコン層に変換する前記文献の方法を用いて、トランジスタのシリコン本体の結晶性を特にシリコン層の底部で向上させることができるという認識を基に成したものである。特に、層順次に堆積する技術を用いて、微結晶性シリコンサンプルの下側の非晶質層を窒化シリコン層に変換し、この窒化シリコン層がボトムゲートトランジスタＴＦＴ内のゲート絶縁体層の一部を形成するようにする。
【００３１】
図４は、トランジスタの全製造処理の一部を成す、本発明による処理工程を示す。
【００３２】
図４Ａは、パターン化したゲート電極層９と、窒化シリコンゲート絶縁体層２２とが既に設けられた基板１０を示す。最初に、薄肉の微結晶シリコン層４０をＰＥＣＶＤ法により堆積する（図４Ｂ）。この微結晶シリコン層４０は０．５ｎｍ〜２ｎｍの厚さとするのが好ましい。図４Ｃに示すように、この層４０を、例えばＥＣＲ−ＰＥＣＶＤ、超高周波のＲＦ−ＰＥＣＶＤ、又は他の適切な技術等により生じるような、密度の高い窒素原子イオンを含む高密度窒素プラズマ（矢印４２で示す）にさらす。適切な低イオンエネルギーにより、微結晶シリコン層が、層中のあらゆる結晶構造を維持しつつ窒化シリコンに変換される。このときのイオンエネルギーは主として０〜１００ｅＶの範囲に入り、ＥＣＲ−ＰＥＣＶＤの場合には、イオンエネルギーは無線周波バイアスを基板に印加することにより決定できる。
【００３３】
微結晶シリコンの更なる薄肉層を堆積しこれらを高密度窒素プラズマで処理し、層順次処理を実行する。この処理は、上面の微結晶シリコンの結晶性が優勢となるまで繰り返す。この複合層の厚さは主として１０ｎｍ程度となる。図４Ｄに示すように、得られたゲート絶縁体層は、底部部分２２ａと、層順次処理により得られる頂部部分２２ｂとを有する。図４ＤにおけるＶ字記号４４は、ＰＥＣＶＤ法により堆積される微結晶シリコンが円錐粒子構造となる結果、結晶状態がいかにゲート絶縁体層２２ａ、２２ｂの頂部に向かって増大するかを線図的に示すためのものである。
【００３４】
その後、更なる微結晶シリコン層を堆積し、トランジスタの本体１４を規定する。
【００３５】
この処理は、特に半導体−ゲート絶縁体の界面において微結晶トランジスタ本体の結晶構造を向上させるものである。結晶構造が向上することによりキャリヤの移動度が向上する。さらに、ゲート絶縁体層２２及び半導体層１４間が構造的に非常に良く適合しているため、これら層間の機械的な界面が改善される。
【００３６】
図４Ｅに示す絶縁ゲート構造体上にソース及びドレイン構造体を規定したり、液晶層及び関連の更なる基板５２を設けるために、従来の技術を使用できる。従って、これらの処理について本明細書中では詳細に説明しない。
【００３７】
上述した好適例においては、ゲート絶縁体層２２は窒化シリコンを含んでいるため、窒素プラズマにより得られる付加的ゲート絶縁体層は、部分的に結晶化した形態ではあるがその下にあるゲート絶縁体層と同じ構造を有するようになる。しかし、必ずしも下側のゲート絶縁体層２２ａを窒化シリコンとする必要はない。
【００３８】
本発明のトランジスタは、液晶ディスプレイのアクティブプレートを形成するために使用するものとして説明した。しかし、本発明のトランジスタは、他の装置、特に非晶質シリコントランジスタを使用している現存のあらゆる集積回路に等しく使用することができる。本発明によれば、化学気相成長法を用いてボトムゲートトランジスタを製造することができ、これにより、シリコントランジスタチャネル内でのキャリヤ移動度が増大する結果、トランジスタの性能を向上させることができる。
【００３９】
トランジスタ基板の製造において使用する特定の層に対する種々の変形は当業者にとって明らかであり、これらの変形が、これらのトランジスタ基板での本発明の使用を妨げるものではない。
【図面の簡単な説明】
【図１】ボトムゲートトランジスタを用いるトランジスタ−コンデンサ装置を組み込んだ液晶ディスプレイ装置の画素を示す平面図である。
【図２】液晶ディスプレイ装置の動作を説明するために、液晶ディスプレイ画素の構成素子を示す回路図である。
【図３】本発明により製造したトランジスタを有するトランジスタ基板を用いる液晶ディスプレイを断面図である。
【図４】ボトムゲート微結晶トランジスタＴＦＴを形成するための本発明の製造工程を示す断面図である。
【国際公開パンフレット】
2004504721.tif 000003
2004504721.tif 000004
2004504721.tif 000005
2004504721.tif 000006
2004504721.tif 000007
2004504721.tif 000008
2004504721.tif 000009
2004504721.tif 000010
2004504721.tif 000011
2004504721.tif 000012
2004504721.tif 000013
2004504721.tif 000014
2004504721.tif 000015
2004504721.tif 000016
【国際調査報告】
2004504721.tif 000017
2004504721.tif 000018
2004504721.tif 000019