(57)【要約】本発明は、エミッタ、ベース及びコレクタが全て一つの活性領域に位置されるような注入ベース二重多結晶シリコンバイポーラトランジスタ製造方法に関する。該方法に従って、最初にシリコン基板内の活性領域（４）を規定する分離絶縁領域（３）が供給される。該活性領域はコレクタ（５）を形成する。第一の多結晶半導体層（６）は、当該表面上に堆積される。多結晶Ｉの第一の部分（６ａ）はｐ型にドーピングされ、第二の部分はｎ型にドーピングされる。エッチングによって、二つの分離部分は第一の多結晶層から形成され、一方の部分はｐ型にドーピングされ、ベース端子（８）を形成し、他方の部分はｎ型にドーピングされ、コレクタ端子を形成し、前記二つの部分は、活性領域の表面が露出される中間領域（１０）によって分離される。これらの多結晶端子の縁及び活性領域の露出部に、それぞれスペーサ（１３及び１５）とスペーサ（１４及び１６）とが供給される。真性ベース領域（１１）の供給後、ｎ型にドーピングされた第二の多結晶層の形態の、壁の無いエミッタ（１９）及びエミッタ端子（１８）は、ベース端子とコレクタ端子との間の前記中間領域内に供給される。
2004503091.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス製造方法において、半導体基板が、表面において、前記半導体基板内に没入した絶縁領域を備え、前記絶縁領域が前記半導体基板に連続した活性領域を規定し、前記表面と隣接して、第一の導電型のエミッタ及びコレクタ領域と、逆の第二の導電型のベース領域とを持つトランジスタが形成され、前記エミッタ、ベース、及びコレクタ領域がコンタクト領域を各々備え、この目的のために第一の半導体層が前記表面上に堆積され、前記半導体層から、前記三つのコンタクト領域のうちの二つが形成され、前記二つのコンタクト領域が前記第一の半導体層が除去された中間領域によって相互に分離され、前記中間領域が前記活性領域の長さを横切るように延在し、その後前記第一の半導体層から電気的に絶縁される第二の半導体層が堆積され、前記第二の半導体層から第三のコンタクト領域が最初に言及された前記二つのコンタクト領域の間の前記中間領域の位置に形成される半導体デバイス製造方法において、前記第一の半導体層から形成される前記二つのコンタクト領域のうちの、前記コレクタ領域に接続される第一のコンタクト領域が前記第一の導電型の不純物でドーピングされ、前記ベース領域に接続される他の前記第二のコンタクト領域が前記第二の導電型の不純物でドーピングされ、前記半導体基板が、前記中間領域における前記第一の半導体層の除去後、前記中間領域の位置において前記第二の導電型の不純物でドーピングされ、それによって真性ベース領域を形成する前記ベース領域の一部を形成し、その後前記第二の半導体層が堆積され、前記第二の半導体層から前記第一の導電型の前記エミッタコンタクト及び前記エミッタ領域が形成され、前記第一の半導体層が前記中間領域の位置において除去された後及び前記第二の半導体層が堆積される前の段階において、前記絶縁領域から前記エミッタ領域を分離する電気的絶縁物質のストリップが、前記ベースコンタクトと前記コレクタコンタクトとの間の前記中間領域が前記絶縁領域に隣接する位置における前記活性領域の両側において形成されることを特徴とする半導体デバイス製造方法。
【請求項２】
前記第一の半導体層の堆積に先行して、前記トランジスタの前記コレクタを形成する前記活性領域が前記第一の導電型の不純物でドーピングされることを特徴とする請求項１に記載の方法。
【請求項３】
前記真性ベース領域の形成後、前記ベースコンタクト及び前記コレクタコンタクトの縁にスペーサを形成するようにエッチング操作を受ける単層の電気的絶縁物質が設けられ、これらのコンタクトが前記製造プロセスの次の段階において形成されるべき前記エミッタコンタクトから電気的に絶縁されるようにすることを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記スペーサがＬ字型になるように具体化されることを特徴とする請求項３に記載の方法。
【請求項５】
前記エッチングの間に、前記電気的絶縁物質の層の部分は、この中間領域が前記絶縁領域と隣接する位置における前記中間領域においてマスクによるエッチングに対して保護され、従って前記エミッタ領域を前記絶縁領域から分離する電気的絶縁物質の前記ストリップがエッチングによって形成されることを特徴とする請求項３又は４に記載の方法。
【請求項６】
前記真性ベース領域を形成するために行われる前記ドーピングステップが、前記電気的絶縁物質のストリップの供給に先行して行われることを特徴とする請求項１乃至４の何れか一項に記載の方法。
【請求項７】
シリコンの半導体基板が使われる場合に、前記活性領域の前記表面が前記中間領域の位置においてマスク層で覆われ、その結果前記電気的絶縁物質のストリップを形成し、前記マスク層が酸化に対して前記表面を保護し、シリコン酸化膜に対して選択エッチングされることが可能であり、前記マスク層が前記活性領域の部分を残し、前記ストリップがきっと形成され、露出され、その後前記活性領域の前記露出部分に酸化によってシリコン酸化膜層が供給され、その後前記マスク層が選択エッチングによって除去されることを特徴とする請求項１乃至６の何れか一項に記載の方法。
【請求項８】
前記活性領域を囲う前記絶縁領域がマスク酸化ステップによって形成され、前記活性領域が酸化マスクによって酸化に対して保護され、前記活性領域周辺の保護されていない領域が、前記半導体基板内に少なくとも部分的に没入したシリコン酸化膜のパターンに変換され、前記製造プロセスの次の段階において、前記活性領域に、厚さは前記絶縁領域における前記シリコン酸化膜より薄いシリコン酸化膜の前記ストリップが供給されることを特徴とする請求項７に記載の方法。
【請求項９】
前記ベースコンタクト及び前記コレクタコンタクトの形成後、当該全体は、前記電気的絶縁物質の前記ストリップがマスクを使うエッチングによって前記中間領域に形成される単層の電気的絶縁物質で覆われ、その後前記真性ベース領域が前記中間領域の露出部分に形成されることを特徴とする請求項６に記載の方法。
【請求項１０】
前記中間領域が規定される前に、前記半導体層が絶縁層で覆われ、その後窓が前記絶縁層及び前記第一の半導体層に形成され、前記窓が、形成されるべき前記真性ベース領域を規定し、その後前記絶縁層及びこの後供給されるべき前記電気的絶縁物質の層に対して選択エッチングされ得る物質で満たされ、その後エッチングプロセスが、前記第一の半導体層から前記ベースコンタクト及び前記コレクタコンタクトをこれらのコンタクトの間に位置される前記中間領域とともに形成するように行われ、その後前記真性ベース領域の外側の前記中間領域を覆い、前記活性領域の縁に沿う電気的絶縁物質の前記ストリップを形成する単層の電気的絶縁物質が全体に渡って供給され、その後前記真性ベース領域上に供給される前記物質が選択エッチングによって除去され、前記真性ベース及び前記エミッタがこのように得られる前記窓を介して形成されることを特徴とする請求項４に記載の方法。
【請求項１１】
前記第一の半導体層が絶縁層で覆われ、その後前記ベースコンタクト、前記コレクタコンタクト、及びこれらのコンタクトの間に位置される前記中間領域が形成され、その後次の段階において前記絶縁層に対して選択エッチングされることが可能であり、露出された前記ベースコンタクト及び前記コレクタコンタクトを残す一方で前記中間領域を満たす物質から単層が供給され、その後選択エッチングによってこの層に開口部が形成され、前記開口部が前記真性ベース領域を規定し、前記活性領域の縁から離れて位置され、その後前記真性ベース領域及び前記トランジスタの前記エミッタがこの開口部を介して供給されることを特徴とする請求項４に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス製造方法において、半導体基板が、表面において、前記半導体基板に没入した絶縁領域を備え、前記絶縁領域が前記半導体基板に連続した活性領域を規定し、前記表面と隣接して、第一の導電型のエミッタ及びコレクタ領域と、逆の第二の導電型のベース領域とを持つトランジスタが形成され、前記エミッタ、ベース、及びコレクタ領域がコンタクト領域を各々備え、この目的のために第一の半導体層が前記表面上に堆積され、前記半導体層から、前記三つのコンタクト領域のうちの二つが形成され、前記二つのコンタクト領域が前記第一の半導体層が除去された中間領域によって相互に分離され、前記中間領域が前記活性領域の長さを横切るように延在し、その後前記第一の半導体層から電気的に絶縁される第二の半導体層が堆積され、前記第二の半導体層から第三のコンタクト領域が最初に言及された前記二つのコンタクト領域の間の前記中間領域の位置に形成される半導体デバイス製造方法に関する。このような方法は、なかんずく特許文献ＵＳ−Ａ５２０４２７４において開示されている。
【０００２】
上述の第一及び第二の半導体層は、特定の実施例において、ドーピングされた多結晶シリコン（ポリ）の層によって形成される。非常に小さい寸法を有するトランジスタは、コレクタ端子を含む全トランジスタが一つの活性領域に収まるようなデザインを伴う二層多結晶プロセスにおいてエミッタ、ベース、及びコレクタ端子を組み合わせることによって製造され得る。このようなトランジスタは、なかんずく高周波用途及び／又は非常に低い電力用途において重要な利点を持つ。このようなトランジスタは、単体デバイスとなるように具体化されてもよいし、又は集積回路の一部を形成してもよい。
【０００３】
【従来の技術】
上述された特許文献ＵＳ−Ａ５２０４２７４において、それの製造のための様々な方法ばかりでなく、この種のトランジスタの様々な実施例が記載されている。ＵＳ−Ａ５２０４２７４内の図２Ｈに示される特定の実施例において、シリコン基板内の活性領域は、該基板に没入したシリコン酸化膜のパターンで周囲を囲まれる。エミッタコンタクト及びコレクタコンタクトは、第一の半導体層（ドーピングされた多結晶）から形成される。エミッタコンタクトは、左縁に隣接する活性領域の一部に渡って延在し、コレクタコンタクトは、右側に位置される活性領域の一部に渡って延在する。エミッタコンタクト及びコレクタコンタクトは、両方ともｎ型のコンタクトである。これらのコンタクトの間の中間領域において、ｐ型ベースコンタクトは、第二の多結晶に供給される。このようにして得られたトランジスタ内のエミッタは、活性領域の周囲の三面で、没入したシリコン酸化膜に隣接する。
【０００４】
【発明が解決しようとする課題】
通常、シリコン酸化膜からある程度離れたエミッタを供給すること、なかんずく活性領域の縁に沿うエミッタとコレクタとの間の短絡を防ぐことは望ましい。
【０００５】
【課題を解決するための手段】
本発明の目的は、なかんずくエミッタが活性領域の縁からある程度離れて位置されるような、一つの活性領域における二重多結晶トランジスタを提供することにある。この目的は、本発明に従って、第一の半導体層から形成される二つのコンタクト領域のうちの、コレクタ領域に接続される第一のコンタクト領域が第一の導電型の不純物でドーピングされ、ベース領域に接続される他の第二のコンタクト領域が第二の導電型の不純物でドーピングされ、半導体基板が、中間領域内の第一の半導体層の除去後に前記中間領域の位置において第二の導電型の不純物でドーピングされ、その結果真性ベース領域を形成するベース領域の一部を形成し、その後第二の半導体層が堆積され、それから第一の導電型のエミッタコンタクト及びエミッタ領域が形成され、第一の半導体層が中間領域の位置において除去された後及び第二の半導体層が堆積される前の段階において、絶縁領域からエミッタ領域を分離する電気的絶縁物質のストリップは、ベースコンタクトとコレクタコンタクトとの間の中間領域が絶縁領域に隣接する位置における活性領域の両側において形成されることを特徴とする、冒頭の段落に記載される種類の方法によって達成される。第一の多結晶層を用いてベース端子及びコレクタ端子を形成し、活性領域のいずれかの側にこれらの端子を供給することによって、及びエミッタが形成されるであろう中間領域内の活性領域の縁における電気的絶縁物質の更なるストリップを形成することによって、活性領域の縁からある程度離れた距離にある活性領域の中央にエミッタを供給することが可能である。ベース端子及びコレクタ端子は逆型にドーピングされるので、これらの端子は基本的に連続した多結晶層を形成することが可能であろう。端子は多結晶内のｐｎ接合又はピン接合によって分離される。しかし、好ましくは、ベース端子及びコレクタ端子は、多結晶ｐｎ（ピン）接合がこれらの端子の間に形成されないように完全に分離されるように構成される。結果として、ベースとコレクタとの間のリークが小さく保たれ得る。
【０００６】
【発明の実施の形態】
各実施例が使用される特定の条件に依存する利点を有する場合の、本発明に関する方法の多様な実施例が、従属請求項に記載されている。
【０００７】
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明される。
【０００８】
図面は模式図であり、寸法通りでないことは注意すべきである。図２ａ、図３ａ、図４ａ、及び図５ａは、図１のＡ−Ａ線に沿う断面図であり、図２ｂ、図３ｂ、図４ｂ、及び図５ｂは、図１の線分Ｂ−Ｂに沿う、本デバイスの断面図である。
【０００９】
本デバイスを製造するために、表面２と隣接するｐ型領域１を構成するシリコン半導体基板が用いられ、表面２と隣接する活性領域４が絶縁領域３によって規定される。この例において、絶縁領域３は、シリコン基板１の、マスク酸化によって得られるシリコン酸化膜のパターン（ｌｏｃｏｓ）によって形成される。該領域３が絶縁物質で満たされる溝によって代わりに形成され得ることは明らかであろう。例えば砒素又は燐イオンの注入によって、ｎ型のコレクタ５が活性領域に形成され、前記コレクタの横方向の境界が、完全に又は少なくともほぼ完全に活性領域４の縁と一致する。本発明の範囲内において、必ずしも注入をされたコレクタが必要ないことは注意すべきである。例えば、コレクタはｐ型基板上のｎ型エピタキシャル層の島状の部分によって代わりに形成されてもよく、前記島は、絶縁領域によって、エピタキシャル層の周囲の部分から横方向に分離される。この場合、高濃度にドーピングされたｎ型埋め込みコレクタ層は、必要ならば、エピタキシャル層と基板との間に供給されてもよい。
【００１０】
コレクタ５の規定後、表面は第一の半導体層６によって覆われる。該層は、概して多結晶であり、従って第一の多結晶層又は多結晶Ｉと以下称す。二枚のマスクによって、この層は異なるドーパントでドーピングされる。この例において、ベースコンタクトを形成する６ａの左部分は、ボロンイオンでｐ型にドーピングされる。６ｂで参照されるように、コレクタ端子を形成しコレクタ５に導電的に接続される、多結晶Ｉ層の右部分は、砒素又は燐イオンの注入によってｎ型にドーピングされる。図２ａ及び図２ｂは該プロセスの段階を示す。
【００１１】
多結晶層６は、その後絶縁層、この例においては、堆積されたシリコン酸化膜層７によって覆われる。次にマスクが、多結晶層内にベース端子及びコレクタ端子を規定する従来方法で供給される。エッチングによって、マスクパターンはその後酸化膜層７及び多結晶層６に転写され、ｐ型ベースコンタクト８及びｎ型コレクタコンタクト９の形成をもたらす（図３ａ及び図１）。コンタクト８及び９は、多結晶層内にこれらのコンタクト間のｐｎ接合が無い状態でコンタクト間のリーク電流が低く保たれ得るように、互いに完全に分離される。活性領域４において、コンタクト８及び９は、活性領域の幅の間に延在し半導体基板の表面が露出される中間領域１０によって分離される。
【００１２】
この例において、トランジスタの構造が対称であることは注意すべきである。これは必ずしも必要でなく、非対称な構成も本発明の範囲内において可能であることが明らかとなるであろう。
【００１３】
多結晶Ｉが構成された後、ｐ型ベース１１が、ボロンイオンの注入によって自己整合態様で中間領域１０内に供給され得る。ベース１１はｐ型ベースコンタクト８に導電的に接続される。フォトマスクの除去後（前記注入前又は前記注入後）、図３ａ及び図３ｂに示される状態が得られる。次の段階において、一般に知られたＬ字形のエミッタ―ベーススペーサが形成される。この目的のために、まず、シリコン酸化膜に対して選択エッチングされ得る物質の第一の絶縁層、この例では単層のシリコン窒化膜が供給され、その後、シリコン窒化膜に対して選択エッチングされ得る第二の絶縁層、この例では単層のシリコン酸化膜が堆積によって供給される。エミッタは、コンタクト８及び９によって図１内の線分Ａ−Ａの方向に境界付けられ、エミッタをこの線分と交差する方向、すなわち図１内の線分Ｂ−Ｂの方向にも境界付けるために、最初に、中間領域１０における活性領域に部分的に重なるマスク１２（図４ｂ）が供給される。まず、異方性エッチングによって、ベース及びコレクタコンタクト、８及び９の縁に沿って酸化膜層からスペーサ１３（図４ａ）が形成される。マスク１２の下に、活性領域４に部分的に重なる酸化膜層１４が形成される。次のステップにおいて、窒化層は、酸化膜スペーサ１３をマスクとして使って選択エッチングされる。この結果、Ｌ字形の窒化膜スペーサ１５が、コンタクト８及び９の縁に沿って形成される。同時に、同じような窒化膜スペーサ１６が、スペーサ１４の下に形成される。窒化膜をエッチングした後、スペーサ１３及び１４の酸化膜が除去され得る。この段階において、多結晶Ｉコンタクト８及び９によるある方向、及びスペーサ１６による他の方向に境界付けられるエミッタの窓１７（図１）が規定される。そのため該窓は、全周囲に沿って、没入した酸化膜３から離れて位置される。
【００１４】
スペーサの形成の後、ｎ型にドーピングされる多結晶ＩＩ層が供給され、エミッタ端子１８が、フォトリソグラフィプロセスにおいて前記多結晶ＩＩ層（図５）から通例形成される。ｎ型エミッタ１９は、多結晶層１８からの拡散の結果、ベース１１内に短い間隔に渡って延在してもよい。
【００１５】
エミッタは、全周囲に沿って活性領域４の縁及び酸化膜パターン３から分離され、それ故にトランジスタの動作に不利な影響を及ぼすエッジ効果を防ぐ。全トランジスタは、一つの整合のとれた活性領域内に位置され、エミッタ、ベース、及びコレクタの接続を可能にする二つの多結晶層を構成するように作られる。それによって、トランジスタ及びそれ故に例えば容量の寸法は、トランジスタが非常に低い電力で動作され、及び／又はトランジスタが、なかんずく例えば無線周波数範囲内の高い周波数における動作に適し得るように非常に小さくてもよい。
【００１６】
ここに記載されている本方法の変形例が、図６、７、及び８において図的に示される。ａ及びｂのインデックス付きの図は、先の例と同様に、図１において線分Ａ−Ａ及びＢ−Ｂに沿う断面図をそれぞれ示す。図６は、活性領域が半導体基板１内のｌｏｃｏｓパターン３によって規定される状態及びコレクタ５がｎ型注入によって活性領域内に形成される状態を示す。次に、マスク２０が表面上に供給される。該マスクは、酸化に対し、その下にあるシリコンを保護する。簡単にするための図において一つの層として示されるマスク２０は、それ自体既知で、必要ならば、シリコン酸化膜の下層となる単層のシリコン窒化膜を有してもよい。マスク２０は活性領域を大部分覆い、スペーサが、形成されるべきエミッタとｌｏｃｏｓとの間に形成されるに違いない活性領域の縁において露出される二本のストリップ２１（図６ｂ）のみを残す。熱酸化によって、酸化膜層２２（図７ｂ）が、酸化膜パターン３の厚さよりもずっと薄い厚さで、ストリップ２１の位置に形成される。層２２は、先の例におけるスペーサ１６と同じ機能を果たす。酸化ステップの後、及びマスク２１の除去の後、図７ａ及び図７ｂに見られる多結晶Ｉ層６が供給される。その後、スペーサ１６を規定するために第一の例において使われ、図４ｂに見られるマスク１２がこの場合に使われないという差がある場合、先の例と同じプロセスステップが行われる。最終的に得られた構成が図８ａ及び図８ｂに示される。得られる二重多結晶トランジスタは、この場合でも、フィールド酸化膜３によって周囲を囲まれる一つの活性領域を有する。ベース端子及びコレクタ端子は、それぞれｐ型ベース１１に導電的に接続されるｐ型多結晶経路８及びｎ型コレクタ５に導電的に接続されるｎ型多結晶経路９によって形成され、前記多結晶経路８と９とは両方とも第一の多結晶層から製造される。エミッタ端子１８は、ｎ型エミッタ１９に導電的に接続され、第二の多結晶層から製造されるｎ型多結晶経路によって形成される。エミッタ１９は、この例においてシリコン表面のマスク酸化によって得られるシリコン酸化膜のストリップによって形成されるスペーサ２２によってフィールド酸化膜３から横方向に分離される。ベースが形成される前にスペーサ２２が供給されるので、ベース１１も横方向に境界付けられ得る。そのため、図８ｂに示されるように、少なくとも一つの方向に、ベース１１もフィールド酸化膜３から離れて位置される。それによって、ベースとコレクタとの間の容量は非常に有利に制限され得る。
【００１７】
図９においてこの実施例の変形例が示される。この変形例において、中間領域内のスペーサ２２は、シリコン基板１の表面の熱酸化によって得られる酸化膜によって形成されないが、その代わり、表面上の堆積によって形成される酸化膜によって形成される。
【００１８】
この酸化膜は、第一の多結晶層における端子８及び９を形成することによって中間領域が規定された後、及びベース注入が行われる前に堆積される。堆積プロセスの後、スペーサ２２は、フォトリソグラフィーによって、フィールド酸化膜３の縁におけるこの酸化膜層において形成され得る。その後、ベース注入及び他の上述のプロセスステップが行われ得る。
【００１９】
本発明による方法の更なる実施例が、この場合図１０から１５に関して記載されるであろう。図１０の平面図が連続して使われるべき様々なマスクの相対的な位置を特に示すことは注意すべきである。半導体基板１内の活性領域４が、先の例のようなフィールド酸化膜による代わりに、しばしばＳＴＩと略される浅溝絶縁分離によって規定されるような図１１に示される状態から開始される。この更なる実施例において、表面に、その後平坦な又はほぼ平坦な表面の形成をもたらす電気的絶縁物質、例えばシリコン酸化膜で満たされる溝が供給される。必要ならば、コレクタ５内において所望の不純物濃度を得るために、ｎ型注入が活性領域４において行われ得る。その後、トランジスタのベース端子及びコレクタ端子に対してそれぞれ左半分６ａがｐ型にドーピングされ、右半分６ｂがｎ型にドーピングされるような第一の多結晶層６が供給される。多結晶層６は、そのときシリコン酸化膜の層７で覆われる。マスクによって、トランジスタの真性ベースを規定する窓２４（図１０）が層６及び７に形成される。窓２４は、絶縁膜３から離れて、全横方向に位置される。次に、例えばシリコン窒化膜の比較的厚い層が全体を覆うように供給される。該層は、ＣＭＰ（化学的機械研磨）によって酸化膜層７まで下に除去される。そのため、シリコン窒化膜のプラグ２５は窓２４内に取り残される（図１１参照）。
【００２０】
次の段階において、ｐ型ベース端子８及びコレクタ端子９（図１２）は、先の例と同様にマスク２６（図１０）によって第一の多結晶層に形成される。図１０に示されるようにマスク２６も露出される窒化膜の一部を残すので、多結晶層６は窒化膜に対して選択エッチングされるに違いない。端子８及び９は、多結晶物質が除去される中間領域１０によって相互に分離される。該領域は、活性領域の幅の間に延在し、窒化膜プラグ２５で部分的に満たされる。
【００２１】
図１２に示される次の段階において、図１３に見られるように、例えばＣＭＰによってプラグ２５のレベルまで下に除去される比較的厚い酸化膜層２７が供給される。プラグ２５は、選択ウエットエッチングによって除去されることが可能で、端子８及び９による線分Ａ−Ａ及び酸化膜層２７による線分Ｂ−Ｂに沿って酸化膜３から分離される窓２８（図１４参照）の形成をもたらす。この窓を介して、真性ｐ型ベース１１が、例えばボロンイオンの注入によって供給され得る。更に、所望されるならば、コレクタ内の濃度を局所的に増加させるためにｎ型注入が窓２８を介して行われ得る。その次に、先の例において記載されたように、エミッタ―ベーススペーサ１３及び１５が形成される。その後、窓２８においてｎ型エミッタ１８及び１９が形成される。この場合も、結果として得られたトランジスタが一つの活性領域に形成され、該トランジスタはこの場合比較的厚い、平坦化された酸化膜層２７によって、活性領域を囲う絶縁分離膜３の酸化膜層から分離されるエミッタを有する。
【００２２】
この方法の変形例が、トランジスタの断面図に関して記載され、それによって、図１６から１９は前記トランジスタの製造プロセスにおける様々な段階を示す。この場合も、絶縁分離膜３が、平坦又はほぼ平坦な表面をもたらす上述の“浅溝絶縁分離”によって得られる。多結晶Ｉ層におけるｎ型及びｐ型注入が行われた後、中間領域１０によって相互に分離されるｐ型ベース端子８及びｎ型コレクタ端子９が、先の例と違って、多結晶Ｉ層から直接形成される（図１６）。次に全体がシリコン酸化膜層７に対して選択エッチングされ得る物質の比較的厚い層３０で覆われる。この場合、層３０はシリコン窒化膜を含む。層３０はＣＭＰによって酸化膜層７のレベルまで下に除去される（図１７参照）。マスクによって、ベース領域が続いて規定される。その後、シリコン窒化膜は、形成されるべき（真性）ベース領域の位置における層３０からエッチングされ、窓３１をもたらす（図１８）。図１０内の線分Ａ−Ａに沿って、窓３１は多結晶酸化膜層７及び８と７及び９とによって境界付けられ、線分Ｂ−Ｂに沿って、前記窓は窒化膜層３０によって境界付けられる。両方向で窓３１が絶縁膜３から離れて位置されることは注意すべきである。窓３１の形成において使われるマスクは、窒化膜が酸化膜に対して選択エッチングされるので、ベース端子及びコレクタ端子、８及び９の上の酸化膜層７に部分的に重なってもよい。窓３１を介して、真性ベース１１がボロンイオンの注入によって供給され得る。この場合も、所望されるならば、ベース１１の下のコレクタの濃度がｎ型イオンの注入によって増加され得る。次の段階において、窓３１の縁にベース―エミッタスペーサ１５が供給され、その後エミッタ端子を形成するｎ型多結晶層１８及びｎ型エミッタ１９が供給される。この場合も、結果として得られるトランジスタが、一つの活性領域５において形成され、二層の多結晶を含み、絶縁分離膜３から横方向に分離されるエミッタを備える。
【００２３】
本発明が以上に記載される例に限定されず、本発明の範囲内において、当業者に対して多様な変形例が可能であることは明らかであろう。例えば、エミッタは中間のベースのフィンガーを伴う多くの隣接するフィンガーを有するように具体化され得る。ｎｐｎトランジスタとは別に、本発明に従う方法はｐｎｐトランジスタが製造されることも可能にする。更に、本発明は個別のトランジスタの製造のために使われ得るだけでなく、バイポーラＩＣプロセス又はＢＩＣＭＯＳプロセスにおいても使われ得る。
【図面の簡単な説明】
【図１】
図１は、本発明による方法を用いることによって製造される半導体デバイスの平面図である。
【図２ａ】
図２ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図２ｂ】
図２ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図３ａ】
図３ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図３ｂ】
図３ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図４ａ】
図４ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図４ｂ】
図４ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図５ａ】
図５ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図５ｂ】
図５ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図６ａ】
図６ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図６ｂ】
図６ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図７ａ】
図７ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図７ｂ】
図７ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図８ａ】
図８ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図８ｂ】
図８ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図９ａ】
図９ａは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図９ｂ】
図９ｂは、製造プロセスの様々な工程における、図１において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの改良型の断面図である。
【図１０】
図１０は、本発明による方法の異なる実施例を用いることによって製造される半導体デバイスの平面図である。
【図１１ａ】
図１１ａは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１１ｂ】
図１１ｂは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１２ａ】
図１２ａは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１２ｂ】
図１２ｂは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１３ａ】
図１３ａは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１３ｂ】
図１３ｂは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１４ａ】
図１４ａは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１４ｂ】
図１４ｂは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１５ａ】
図１５ａは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１５ｂ】
図１５ｂは、製造プロセスの様々な工程における、図１０において線分Ａ−Ａ及びＢ−Ｂ上で見られる、本デバイスの断面図である。
【図１６ａ】
図１６ａは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１６ｂ】
図１６ｂは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１７ａ】
図１７ａは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１７ｂ】
図１７ｂは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１８ａ】
図１８ａは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１８ｂ】
図１８ｂは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１９ａ】
図１９ａは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【図１９ｂ】
図１９ｂは、前出の例による方法の改良型を用いることによって製造される半導体デバイスの断面図である。
【国際公開パンフレット】
2004503091.tif 000003
2004503091.tif 000004
2004503091.tif 000005
2004503091.tif 000006
2004503091.tif 000007
2004503091.tif 000008
2004503091.tif 000009
2004503091.tif 000010
2004503091.tif 000011
2004503091.tif 000012
2004503091.tif 000013
2004503091.tif 000014
2004503091.tif 000015
2004503091.tif 000016
2004503091.tif 000017
2004503091.tif 000018
2004503091.tif 000019
2004503091.tif 000020
2004503091.tif 000021
2004503091.tif 000022
2004503091.tif 000023
2004503091.tif 000024
2004503091.tif 000025
2004503091.tif 000026
2004503091.tif 000027
2004503091.tif 000028
【国際調査報告】
2004503091.tif 000029
2004503091.tif 000030
2004503091.tif 000031