(57)【要約】改良された制御機構を有する高度にフェーズ化されたパワーレギュレーション（変換器）システムが提供される。デジタルシグナルプロセッサまたはマイクロプロセッサ等のコントローラは、複数のパワー変換ブロックからデジタル情報を受信し、この情報に応答して制御コマンドを送信する。コントローラは、このシステムの動作モードを変化させることができ、および／または、動的な負荷要件、高速過渡応答または故障の検出の機会を与えるようにパワーブロックを再フェーズ化できる。コントローラ内の補償ブロックは、出力電圧を調整し、システムに安定性を供給するように用いられる。一実施形態において、コントローラは、ＰＩＤ補償器コントローラとして実現される。【選択図】図６
2004529400.tif 000002
【特許請求の範囲】
【請求項１】
入力源電圧（Ｖｉｎ）および出力電圧（Ｖｏｕｔ）に結合されたパワーレギュレーションシステムであって、該Ｖｏｕｔは、負荷に電気的に結合され、該システムは、
マルチフェーズ構成の複数のパワー変換ブロックであって、それぞれのブロックが、パワーＩＣにて該Ｖｉｎに電気的に結合され、かつ出力インダクタンスにて該Ｖｏｕｔに結合され、該パワーＩＣは、データを格納するための読み出し／書込み能力を有するコマンドインターフェースを含む、複数のパワー変換ブロックと、
該パワー変換ブロックのそれぞれと通信し、かつ、指示を提供するコントローラであって、該コントローラは、該ブロックからデジタルパワー変換データを受信し、該データからパワー補償を決定するように構成された適応アルゴリズムを有し、該パワー補償は、該パワー変換ブロックのそれぞれへの該指示を変更する、コントローラと、
該複数のパワー変換ブロックと該コントローラとの間の通信チャネルを提供するデジタルバスと
を含むパワーレギュレーションシステム。
【請求項２】
前記コントローラは、デジタルシグナルプロセッサ（ＤＳＰ）またはマイクロプロセッサの１つを含む、請求項１に記載のパワーレギュレーションシステム。
【請求項３】
電流平衡を容易にするために前記パワー変換ブロックのそれぞれと該コントローラとの間の電流フィードバックラインをさらに含む請求項１に記載のパワーレギュレーションシステム。
【請求項４】
前記パワーＩＣの前記コマンドインターフェースが故障レジスタをさらに含む、請求項１に記載のパワーレギュレーションシステム。
【請求項５】
前記コントローラは、前記パワーＩＣ内に故障が生じたか否かを判定するために、前記デジタルバスを介して前記故障レジスタを周期的にポーリングをする、請求項４に記載のパワーレギュレーションシステム。
【請求項６】
前記パワーＩＣのそれぞれが前記コントローラによって割り当てられた識別（ＩＤ）を含む、請求項１に記載のパワーレギュレーションシステム。
【請求項７】
前記パワー補償は、ピーク電流モード制御用の適応スロープ制御アルゴリズムを含む、請求項１に記載のパワーレギュレーションシステム。
【請求項８】
前記パワー補償は、比例−積分−微分（ＰＩＤ）制御アルゴリズムを含む、請求項１に記載のパワーレギュレーションシステム。
【請求項９】
前記ＰＩＤ制御アルゴリズムは、比例ゲイン（Ｋｐ）、積分ゲイン（Ｋｉ）および微分ゲイン（Ｋｄ）を含む、請求項８に記載のパワーレギュレーションシステム。
【請求項１０】
前記ＰＩＤ制御アルゴリズムは、誤差信号をさらに含む、請求項９に記載のパワーレギュレーションシステム。
【請求項１１】
前記誤差信号は、前記パワー変換ブロックからの前記デジタルパワー変換データの和を含む、請求項１０に記載のパワーレギュレーションシステム。
【請求項１２】
前記誤差信号は、電圧誤差および負荷電流の和を含む、請求項１０に記載のパワーレギュレーションシステム。
【請求項１３】
前記指示が前記（Ｋｄ）によってオフセットされる、請求項１０に記載のパワーレギュレーションシステム。
【請求項１４】
前記指示が負荷ステップの間にオフセットされる、請求項１３に記載のパワーレギュレーションシステム。
【請求項１５】
マルチフェーズ化パワーレギュレーションシステムの補償制御方法であって、該方法は、
マルチフェーズ構成の複数のパワー変換ブロックのそれぞれから複数のデジタル情報と、正味の誤差を含む情報とをコントローラにて受信する工程と、
システム変化を補償するために補償伝達関数の係数のセットを変更することにより、該受信されたデジタル情報に応答して該係数のセットを最適化する工程と、
該最適化する工程に応答して、該コントローラから該パワー変換ブロックのそれぞれに制御信号を伝達する工程と
を包含する方法。
【請求項１６】
前記最適化する工程は、比例ゲイン（Ｋｐ）、積分ゲイン（Ｋｉ）および微分ゲイン（Ｋｄ）を最適化する工程を包含する、請求項１５の方法。
【請求項１７】
前記最適化する工程は、前記（Ｋｐ）および前記（Ｋｉ）を含むＰＩブロックを形成する工程と、微分ゲイン（Ｋｄ）を含むＤブロックを形成する工程とをさらに包含する、請求項１６に記載の方法。
【請求項１８】
前記最適化する工程は、負荷ステップの間、前記Ｄブロックによって前記ＰＩブロックをオフセットする工程をさらに包含する、請求項１７に記載の方法。
【請求項１９】
前記コントローラはデジタルシグナルプロセッサ（ＤＳＰ）を含み、前記受信する工程は該ＤＳＰにて行われる、請求項１５に記載の方法。
【請求項２０】
前記コントローラと前記パワー変換ブロックのそれぞれとの間に同期化された電流共有ラインを形成する工程をさらに包含する、請求項１５に記載の方法。
【請求項２１】
前記パワー変換ブロックのそれぞれをアドレス指定する工程をさらに包含する、請求項１５に記載の方法。
【請求項２２】
前記アドレス指定する工程に応答して、利用可能なパワー変換ブロックの数を判定する工程をさらに包含する、請求項２１に記載の方法。
【請求項２３】
前記アドレス指定する工程に応答して、複数のチャネルの間の相対フェーズ関係を判定する工程をさらに包含する、請求項２１に記載の方法。
【請求項２４】
前記最適化する工程は、前記システムの過渡応答を向上させるために、前記（Ｋｄ）を増加させる工程と、前記（Ｋｉ）を減少させる工程とをさらに包含する、請求項１６に記載の方法。
【請求項２５】
前記最適化する工程は、前記システムの定常状態応答を向上させるために、前記（Ｋｄ）を減少させる工程と、前記（Ｋｉ）を増加させる工程とをさらに包含する、請求項１６に記載の方法。
【請求項２６】
高度にフェーズ化されたパワー変換システムの比例−積分−微分（ＰＩＤ）補償制御方法であって、該システムは、電圧入力および電圧出力を有し、該電圧出力は、負荷にて受け取られ、
電圧誤差を決定するために、パワー変換ブロックからの電圧出力を所定の電圧と比較する工程と、
該電圧誤差を該電圧誤差のデジタル表現に変換する工程と、
該負荷にて受け取られた電流をデジタル表現に変換する工程と、
該電圧デジタル表現および該電流デジタル表現から正味の誤差を決定する工程と、
該補償制御のＰＩブロックにて該正味の誤差を受信する工程と、
該補償制御のＤブロックにて該電流デジタル表現を受信する工程と、
負荷変化の間に該Ｄブロックによって該ＰＩブロックをオフセットする工程と、
該システムの静的状態および過渡状態に従ってＰＩＤ係数のセットを決定する工程と、
該ＰＩおよび該Ｄブロックに応答して補償指示を出力する工程と、
該補償指示に応答して該電圧出力を変更する工程と
を包含する方法。
【発明の詳細な説明】
【０００１】
（本発明の分野）
本発明は、概してパワーレギュレーションシステムに関し、特に、高度にフェーズ化されたパワーレギュレーションシステムに関する。さらに詳細には、本発明は、概して、補償モードを用いる高度にフェーズ化されたパワーレギュレーションシステムに関する。
【０００２】
（本発明の背景）
スイッチングパワーコンバータ（ＳＰＣ）は、負荷に対して入力電圧を調整するように用いられる。しばしば、電圧は、初めは、特定の負荷（例えば、高電圧ＡＣ（ｈｉｇｈ  ＡＣ））に適切でなく、負荷に印加する前に、低下させ（すなわち、より低い電圧に）、そして／または変換（すなわち、ＡＣ／ＤＣ整流電圧）されなければならない。一般に、従来のＳＰＣシステムは、負荷への電圧レギュレーションを適切に提供するが、欠点がある。
【０００３】
伝統的なコンバータ制御法は、代表的には、１または２の動作モードに固定されている（例えば、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数（ｃｏｎｓｔａｎｔ  ＯＮ  ｔｉｍｅ  ｖａｒｉａｂｌｅ  ｆｒｅｑｕｅｎｃｙ）、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相（ｓｉｍｕｌｔａｎｅｏｕｓ  ｐｈａｓｅｓ）ＯＮ、および同時位相ＯＦＦ）。特定の負荷要求に依存して、別モードよりもあるモードを使用することは、出力電圧の制御を改善させ得る。従って、単一動作モードコンバータは、代表的には、複雑な負荷要件（ｌｏａｄ  ｒｅｑｕｉｒｅｍｅｎｔ）または動的な負荷要件へのパワー伝達を効率的に提供できない。
【０００４】
スロープ補償（ｓｌｏｐｅ  ｃｏｍｐｅｎｓａｔｉｏｎ）は、電流ループを安定化させるために、電流モードパワー変換器に利用される場合が多い。５０％より大きなデューティーサイクルを動作させる従来の電流モード制御変換器は、開ループ不安定性、分数調和振動（ｓｕｂｈａｒｍｏｎｉｃ  ｏｓｃｉｌｌａｔｉｏｎ）およびノイズ感度を避けるための制御パラメータとして用いられる電流感知信号に重ね合わされた補償ランプ信号（ｃｏｍｐｅｎｓａｔｉｎｇ  ｒａｍｐ  ｓｉｇｎａｌ）を必要とする。電流制御モードを用いるＳＰＣは、一般に、一対の複数の極（ｃｏｍｐｌｅｘ  ｐｏｌｅ）をレギュレータスイッチング周波数の１／２に含み、外部ランプまたはスロープ補償がこれらのポールのＱを制御するように電流ループに追加される。一般には、追加成分が、個々の適用において固定されたスロープ補償を生成するために必要とされる。
【０００５】
１より多くの負荷をパワーレギュレーションシステムに結合することは一般的である。これらのマルチ負荷／マルチ出力構成において、ＳＰＣは、伝統的に、出力のそれぞれに別個のコントローラまたは後続にレギュレータを有したトランスを必要とした。それぞれの制御ユニットは、補償素子および支援コンポーネントを必要とするが、このことはコンバータのパーツ数を実質的に増加させる。さらに、マルチ出力システムにおいては、マルチフェーズ化出力（ｍｕｌｔｉ−ｐｈａｓｅｄ  ｏｕｔｐｕｔ）を生成するための時間同期化を含むことが望まれることが多い。これらの複雑なシステムは、一般に、伝統的な純粋アナログコンバータシステムが適切に管理できない正確な管理および制御を必要とする。トランスはマルチ出力パワー変換でいくらかの成功を示したが、これらのシステムは、代表的には、なおも複数のコントローラを必要とする。
【０００６】
ますます複雑なパワーレギュレーショントポロジの出現に伴い、スイッチング素子（すなわち、同期整流器）のより正確な制御およびより良好な制御方法が試みられた。パワーコンバータ制御（特にマルチフェーズ設計において）のためのデジタル技術が正確さを向上させ得、システムのパーツ数を減少させ得る。デジタル制御もまた、同じパワーシステムの異なる適用（例えば、プログラム可能なフィードバック制御）において向上され得る。
【０００７】
マイクロプロセッサの負荷は、電流が非常に変動し、一般に、高ｄｉ／ｄｔの負荷過渡電流を必要とする。このような適用のために、パワー変換システムは、負荷要求に対して補正するために、電流または電圧の垂下を感知できなければならない。負荷の電流感知は困難であり、代表的には、嵩張り、損失の多い、不正確な方法を必要とする。電圧感知は、負荷内で電流が遅延するという短所を有する。両方法における遅延は、ＳＰＣの不正確な応答に至り得る。
【０００８】
したがって、改良されたパワーレギュレーションシステムが必要とされる。特に、１以上の負荷にわたるマルチモード能力を有する高度にフェーズ化されたパワーレギュレーションシステムが望まれる。さらに詳細には、改良された制御特性を有する、多目的で融通の利くパワー変換およびレギュレーションシステムが望まれる。
【０００９】
（本発明の要旨）
本発明は、上記の問題を克服し、改良されたパワーレギュレーションシステムを提供する。特に、本発明は、改良された制御特性を有するパワーレギュレーションシステム（パワーコンバータ）を提供する。さらに詳細には、本発明のシステムおよび方法は、単一制御ユニットからの１以上の出力の独立制御を可能にする。
【００１０】
本発明のパワーレギュレーションシステムは、マルチフェーズ構成の複数のパワー変換ブロック、コントローラ、およびそれらの間に連結された通信チャネルを備える。パワーブロックからデジタル情報は、コントローラにて受信される。コントローラは、パワーブロックに送信されるための適切なコマンドを決定する適応補償アルゴリズムを含む。このようにして、コントローラは、来るべき条件を予知および予測し得、従って、システムを予測モードに「設定」し得る。
【００１１】
本発明の１つの特定の実施形態において、高度にフェーズ化されたパワー変換システムは、比例−積分−微分（ＰＩＤ）補償制御方法を含む。
【００１２】
本発明のこれらおよび他の特徴、局面および利点は、以下の説明、特許請求の範囲および添付図面を参照すると、より理解される。
（詳細な説明）
本発明は、改良されたパワーレギュレーションシステムまたはパワー変換システムに関する。本明細書中に開示されたパワーコンバータは、簡便のため、シングルフェーズまたはマルチフェーズのバックコンバータシステムに関して記載されるが、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）またはレギュレータトポロジ（例えば、バック、ブースト、バックブーストおよびフライバック）が用いられ得ることは当業者により理解されるはずである。
【００１３】
図１は、本発明の１つの実施形態に従う、パワーレギュレーションシステム１００を、簡素化したブロックフォーマットで示す。システム１００は、デジタル通信バス１０１、コントローラ１０２、および複数のパワーブロック１０４を備える。システム１００は、任意の基本的なＳＰＣトポロジで実現され得る。好適な実施形態において、システム１００は、入力源電圧（Ｖｉｎ）を受け、その所望の電圧を所望の数の出力（各出力は所望の電圧）に、高効率で信頼性の高い様式で変換する。
【００１４】
システム１００は、多くのフェーズ（すなわち、「Ｎ」数のフェーズ）に拡張可能であり、このことは多くの異なる負荷レベルおよび電圧変換比を可能にする。示されるように、システム１００は、「Ｎ」数（コントローラの能力によってのみ限定され得る）のパワーブロック１０４を備える。例えば、ある特定の実施形態において、システム１００は８個のシングルフェーズコンバータ（「ブロック」または「チャネル」）を備えるように構成される。あるいは、別の実施形態において、システム１００は、１つの８フェーズコンバータを備えるように構成される。
【００１５】
コントローラ１０２は、デジタルバス１０１または等価物を介して、情報を受信し、パワーブロック１０４にこの情報を送信する。一般に、コントローラとパワーブロックとの間で通信される情報は、システムがパワーブロックの任意の所定の負荷に対して出力電圧を正確に調整することを可能にする。このようにして、コントローラ１０２は複数の電圧出力を独立して制御する。この機能は、以下の説明および添付された図面にさらに詳細に説明される。
【００１６】
図２は、本発明の１つの実施形態に従うパワーレギュレーションシステム２００をブロックフォーマットで示す。システム２００は、デジタルバス１０１、コントローラ１０２、複数のパワーＩＣ２０６、複数の出力インダクタ２１０、出力フィルタ容量２２５および負荷２２０を備える。システム２００は、マルチフェーズバックコンバータシステムとして構成されるが、上述のように、システム２００は、任意の基本的なスイッチングパワーコンバータ（ＳＰＣ）トポロジとして構成され得る。
【００１７】
システム２００は、単一電圧（Ｖｏｕｔ）を負荷２２０に出力するように適切に構成される。このように、システム２００は単一出力／単一負荷システムと考え得る。従って、本発明の詳細な議論は、非常に一般的なトポロジ（すなわち、単一出力／単一負荷）から始めるが、図２および付随する説明は本発明の１つの実施形態に限定することを意図されておらず、むしろ単なる例示に過ぎないことを認識するべきである。このように、各パワーＩＣ２０６は、所定の電圧に従って負荷２２０に出力を提供するように構成される。
【００１８】
一般に、パワーＩＣ２０６は、コントローラ１０２によって生成される制御信号に基づいて、ソース電圧と接地電位（示さず）との間にインダクタ２１０に交互に結合するように構成される。過渡的な負荷事象の間、任意の数の出力インダクタ２１０は、負荷によって必要とされるのであれば、電圧ソースまたは接地電位のいずれかに同時に結合され得る。さらに、インダクタ２１０のインダクタンスは、入力および出力の要件に依存して変化し得る。容量２２５は、負荷過渡事象の間、インダクタ電流のＤＣフィルタリングを提供し、さらに電荷ウェルとして機能し得る。
【００１９】
通常動作の間、それぞれのパワーＩＣ２０６は、好ましくは、負荷への出力リップル電圧を最小化するように等しくフェーズ化される。パワーＩＣ２０６は、デジタル情報を、パワーＩＣ２０６の間および／またはコントローラとの間で共有し、その結果、それぞれのフェーズが、個々の負荷電流の等分を共有する。それぞれのパワーＩＣ２０６はスタンドアローン型フェーズとして例示されるが、それぞれのパワーＩＣは任意の適切な数の個別のフェーズとして実現され得る。パワーＩＣ２０６の構造上および機能上の局面は、以下に、図４により詳細に説明される。
【００２０】
パワーレギュレーションシステムの入力／出力特性に関する情報は、適切なフィードバックループにおいて、様々なシステム素子からコントローラ１０２に送信され得る。例えば、コントローラ１０２は、好適には、各パワーＩＣ２０６から、動作モード、出力電圧および出力電流に関するデジタル情報を受信する。次に、コントローラ１０２は、各パワーＩＣ２０６へ、スイッチ状態情報（例えば、パルス幅および周波数情報）を送信し、例えば、負荷への定電圧を維持するために負荷の要求、電圧ソースおよび任意の環境変化を補償する。この意味において、コントローラ１０２は、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロプロセッサまたは任意の適切な処理手段を備え得る。
【００２１】
好適には、コントローラ１０２は、システムの制御を容易にするための１以上のアルゴリズムを含む。上述されたように、パワーＩＣ２０６は、入力／出力情報をコントローラ１０２に送信するように適切に構成され、このアルゴリズムは、受信された情報に適切に適応する。すなわち、コントローラ１０２は、受信された情報に応答して制御アルゴリズムを変更し得る。制御機能が、アルゴリズム、ソフトウェアコードまたは類似物に格納され得るので、動作モードが、必要な場合（例えば、より速く過渡応答を得るために）、システムの動作中に連続して変化され得る。この態様において、コントローラ１０２は、調整された出力にて感知された過渡条件に効率良く応答するための回復アルゴリズムによってプログラムされ得る。例えば、ＡＲＴＨ（アクティブ過渡応答ハイ）およびＡＲＴＬ（アクティブ過渡応答ロー）モードにおいて、コントローラは、高位側または低位側のＦＥＴをオンに合わせるための指示を含む。この動作は、高いｄｉ／ｄｔ負荷要求（例えば、マイクロプロセッサ負荷）に応答するために、パワーステージを介して、短期間の高いｄｉ／ｄｔを提供する。それぞれのパワーＩＣ２０６は、パルス幅変調（ＰＷＭ）、一定ＯＮ時間可変周波数、一定ＯＮまたはＯＦＦ時間および可変周波数、同時位相ＯＮおよび同時位相ＯＦＦ等の任意の適切な制御モードで動作するように構成される。１つの特定の実施形態において、コントローラ１０２は、特定のシステムの予測的な制御を適切に提供する１以上のアルゴリズムを含む。例えば、適切なアルゴリズムは、高い負荷、電流または同じ状況を示すサインを認識するか、または信号を受信するようにプログラムされ得る。次いで、コントローラは、予想された状況に最も良く適した動作モードにパワーレギュレーションシステムを設定できる。
【００２２】
本発明の１つの実施形態において、パワーＩＣの電流共有特性が含まれる。一般に、パワーＩＣが電圧源から実質的に等しくパワーを受け取り得るか、または変えられた電圧がそれぞれのパワーＩＣに供給され得る。それぞれのパワーＩＣからコントローラ（図示せず）までの電流フィードバックが含まれ得、同期化された共有ラインを形成して、ブロックまたはパワーＩＣ間の電流をバランス調整することを容易にする。
【００２３】
図３は、本発明の別の実施形態に従うパワーレギュレーションシステム３００をブロックフォーマットで示す。システム３００は、システム３００が複数のパワーＩＣ３０６および複数の負荷３２０−３２１を含むことを除いて、システム２００と実質的に同一のシステム素子（すなわち、デジタルバス１０１およびコントローラ１０２）を含む。システム３００の動作は、システム１００および２００について上述したもとの実質的に同一であり、従って、繰り返されない。対照的に、システム３００は、マルチ出力／マルチ負荷のパワーレギュレーションシステムを表示する。例えば、（パワーＩＣ１およびパワーＩＣ２とラベル付けされた）パワーＩＣ３０６が（負荷１とラベル付けされた）単一の負荷３２０および出力フィルタ容量３２６に結合され、（パワーＩＣ  Ｎとラベル付けされた）パワーＩＣ３０６が（負荷Ｎとラベル付けされた）第２の負荷３２１および出力フィルタ容量３２５に結合される。この意味において、負荷３２０は、２つのパワーＩＣ（Ｖｏｕｔ１）から組み合わされた電圧である電圧入力を受ける。コントローラ１０２は、独立して、複数の負荷に対する電圧入力の動作を管理する。任意の数のパワーＩＣは、調整電圧を１以上の負荷に提供するように一緒に結合され得ることが理解される。例えば、負荷３２０は、２つのパワーＩＣから入力を受けることが示されるが、これを全く限定するものではない。
【００２４】
図４は、本発明の１つの実施形態によるパワーＩＣ４０６をブロックフォーマットで示す。パワーＩＣ４０６は、パワーＩＣ２０６、３０６等の本発明のパワーレギュレーションシステムにおいて、適切に実現され得、１つの好適な実施形態の単なる例示である。パワーＩＣ４０６の一般的な機能は、パワーＩＣ２０６および３０６について上述されており、従って、再び完全に繰り返さないが、パワーＩＣ４０６を含む主な個々のコンポーネントの機能は以下に説明される。
【００２５】
パワーＩＣ４０６は、一般に、ＩＣへの適切な接続およびＩＣからの適切な接続を容易にする複数のピンを有する集積回路（ＩＣ）を含む。例えば、パワーＩＣ４０６は、集積された、Ｐチャネルの高位側（Ｐ−ｃｈａｎｎｅｌ  ｈｉｇｈ  ｓｉｄｅ）のスイッチ４４８およびドライバ４４４ならびに低位側のゲートドライバ４４４を含み得る。外部Ｎ−ＦＥＴおよび出力インダクタ（例えば、インダクタ２１０）と関連して用いられる場合、パワーＩＣ４０６はバックパワーステージを形成する。パワーＩＣ４０６は、ＶＲＭ（電圧レギュレータモジュール）用途で一般に用いられる低電圧パワー変換（例えば、１２ボルトから約１．８ボルト以下）のために最適化される。パワーＩＣ４０６の本実施形態は、マイクロプロセッサパワー適用については特に有用である。パワーＩＣ４０６は、電圧感知ブロック４２９、コマンドインターフェース４３０、電流Ａ／Ｄ４３８、非オーバーラップ回路４４０、ゲートドライバ４４４、スイッチング素子４４８および電流リミッタ４５０を含む。さらに、パワーＩＣ４０６は、電流感知４４９、ゼロ電流検出器４４２および／または内部保護機構（ｆｅａｔｕｒｅ）（熱センサ４３６など）および以下で説明される様々な他の機構を含み得る。
【００２６】
コントローラ１０２はシステム内のそれぞれのパワーＩＣおよびシステム自体を効率良く動作させ、管理する「システムコントローラ」とされ得る一方で、コマンドインターフェース４３０は、「パワーＩＣコントローラ」として機能する回路およびその類似物を含む。すなわち、コマンドインターフェース４３０は、「オン−チップ」機構としてコントローラ１０２の制御機能の部分を含み得る。
【００２７】
コマンドインターフェース４３０は、パワーＩＣ４０６へのルーティング信号およびパワーＩＣ４０６からのルーティング信号に適切なインターフェースを提供する。パワーＩＣ４０６の大抵のコンポーネントについて、個々のコンポーネントからの情報は、コマンドインターフェース４３０を通じてコントローラにルーティングされる。コントローラに提供される情報は、コンポーネントまたはシステムの故障検出、コンポーネントまたはシステムの更新およびコントローラによって用いられ得る任意の他の適切な情報を含み得る。好適には、パワーＩＣ４０６は、コントローラによってポーリングされるコマンドインターフェース４３０内の故障レジスタを含む。コマンドインターフェース４３０はまた、必要とされる場合、パワーＩＣ４０６の個々のコンポーネントに配信される情報をコントローラから受信する。
【００２８】
一般に、コマンドインターフェース４３０は、シリアルバスインターフェースを含む。シリアルバスは、好適には、データを書き込むタイプであり、システムユーザによってプログラムされ得る。例えば、それぞれのパワーＩＣは、対応する負荷に必要とされる場合、所定の電圧出力レベルに設定され得る。さらに、ユーザは、出力電圧に絶対値ウインドウ（ａｂｓｏｌｕｔｅ  ｗｉｎｄｏｗ）を設定し得る。次いで、所定の設定情報は、「コマンド」または設定レベルをパワーＩＣの様々な他のコンポーネントに送信するために、コマンドインターフェース４３０によって用いられ得る。例えば、所定の出力電圧レベル（または等価なシミュレーション）は、比較レベルを構成するために、コマンドインターフェース４３０から電圧感知ブロック４２９に提供され得る（電圧感知ブロックおよびそのコンポーネントの機能が下記により詳細に説明される）。コマンドインターフェース４３０はまた、「トリップポイント」を設定するための情報を電流リミッタ４５０および随意の温度センサ４３６に提供し得る。様々な他のシステムコンポーネントはまた、コマンド、情報、設定レベル等をコマンドインターフェース４３０から受信し得る。
【００２９】
本発明のパワーレギュレーションシステムは、パワーコンバータ内において、出力電圧を調整し、電流を管理するために、様々なフィードバックループを利用する。例えば、電圧感知ブロック４２９は、過渡フィードバックループを形成するために適切に構成される。特に、負荷からの電圧感知リード線が、負荷に供給される入力電圧とフィードバックループを提供する。フィードバックループ内のコンポーネントまたは電圧感知ブロック４２９は、感知された電圧と、コマンドインターフェース４３０および／またはコントローラに報告される所望の「設定」電圧との間の比較等を実行する。電圧感知ブロック４２９は、概して、電圧Ａ／Ｄ４３４およびウインドウコンパレータ４３２を含む。一般に、電圧Ａ／Ｄ４３４は、設定電圧と入力電圧との間のデジタル微分をコントローラに通信し、ウインドウコンパレータ４３２は、入力電圧が設定電圧から（あまりにも高く、または低く）変動しているかどうかをコントローラに通信する。
【００３０】
電圧Ａ／Ｄ４３４は、産業上で周知である電圧アナログ−デジタル（Ａ／Ｄ）構成を生じさせるために、一緒に結合された様々な電子コンポーネントを含み得る。電圧Ａ／Ｄ４３４は、所定の基準電圧（図示せず）、負荷に（負荷からの感知リード線を介して）供給された入力電圧のサンプルまたはその等価物、および、コマンドインターフェース４３０からの所定の「設定」電圧または所望の出力電圧を受信する。電圧Ａ／Ｄ４３４は、負荷電圧を設定電圧を比較し、２つの電圧の間の絶対的な微分（すなわち、正または負）がある場合には、この微分のデジタル表現を生成するように構成される。微分は、次いで、デジタルバス１０１を介して、コントローラへ送信される。示されるように、コントローラへの送信は、ダイレクトライン（ｄｉｒｅｃｔ  ｌｉｎｅ）またはピン接続であるが、必要とされる場合、送信がコマンドインターフェースを通じて適切にルーティングされ得る。コントローラは、負荷への入力電圧が受容可能な範囲内であるか否かを判定し、この入力電圧が受容可能な範囲内でない場合、設定電圧を調節するためにコマンドをパワーＩＣ（例えば、コマンドインターフェース４３０）に送信し得る。示されていないが、負荷から感知された電圧は、正および負で感知された電圧として表示され得ることが理解されるべきである。さらに、感知された電圧は、パワーＩＣの受ける前にフィルタリングされ得る。
【００３１】
ウインドウコンパレータ４３２は、好適には、電子産業において一般に利用可能である、高速低オフセットコンパレータ構成を含む。ウインドウコンパレータ４３２はまた、電圧Ａ／Ｄ４３４について説明されたのと同様の態様にて感知電圧を負荷から受け得、設定電圧を、電圧Ａ／Ｄ４３４から、または、交互に、コマンドインターフェース４３０から直接受け取り得る。ウインドウコンパレータ４３２は、２つの受信された電圧を比較し、信号ＡＲＴＨ（アクティブ過渡応答ハイ）をコントローラに送信し「ハイ（ｈｉｇｈ）」または「ロー（ｌｏｗ）」と感知された電圧を示す。例えば、感知された電圧または負荷電圧が設定電圧より低い場合、ウインドウコンパレータ４３２は、ＡＲＴＨをコントローラに送信し得、類似の態様で、感知された電圧が設定電圧より高い場合、ウインドウコンパレータ４３２はＡＴＲＬ（アクティブ過渡応答ロー）をコントローラに送信し得る。前述されたように、設定電圧は、特定の用途の所望の精度に依存してウインドウコンパレータによって考慮され得るか、考慮され得ない絶対値ウインドウを含み得る。コントローラは、ウインドウコンパレータ４３２から適切にフラッシュ信号（ｆｌａｓｈ  ｓｉｇｎａｌ）を受け、そして受信されたデジタル電圧および電流情報のいずれかのみか、または、これらの組み合わせで、コントローラは、負荷電圧、設定電圧または出力電圧の精密な制御を調整するのに必要とされる他のシステムコンポーネントを調節し得る。
【００３２】
電流Ａ／Ｄ４３８は、産業上で公知である電流アナログ−デジタル（Ａ／Ｄ）構成を生じさせるように一緒に結合される様々な電子コンポーネントを含み得る。電流Ａ／Ｄ４３８は、高位側のパワーデバイスを通じて入力電流の微小部分（例えば、１／１０，０００）を感知し、そのピークでの電圧をサンプリングする。電流Ａ／Ｄ４３８は、サンプリングされた電圧をデジタルフォーマットに変換し、データをコントローラに送信する。コントローラは、２つのチャネル間の電流平衡を維持するためにサンプリングされたチャネルの電流レベルを決定し得る。
【００３３】
電流リミッタ４５０は、比較構造および機能を生じさせるように一緒に結合された電子コンポーネントを有する別のコンパレータブロックを実質的に含む。一般に、電流リミッタ４５０はまた、ソースから微小電流を受け取り、ソース電圧と基準電圧との間の電流レベルを比較する。（ピークチャネル電流の設定パーセンテージを含み得る）閾値レベルにて、電流リミッタ４５０は、効率良く「高位側（ｈｉｇｈ  ｓｉｄｅ）」ドライバをオフにするモードゲートロジック４４４に信号を送信する。電流情報は、コマンドインターフェース４３０を介してデジタル的に通過される。コントローラは、全てまたはほんの僅かなチャネルが所定の故障ポーリングサイクルを横切る電流限界にあったか否かを算定し得る。孤立した、単一チャネルの電流限界イベントが無視され得るが、電流限界が多数の連続した故障ポーリングサイクルの間に検出される場合、コントローラは、このチャネルに対してＰＷＭを中断し、システムを再びフェーズ化し得る。コントローラが、システム内のパワーＩＣの全てまたは実質的に全てが電流限界にあることを検出する場合、システムは、ＯＦＦ状態に送られ得る。
【００３４】
ゲートドライブ４４４は、パワーＩＣ４０６を駆動するシステムレベルロジック（ハイまたはローのいずれか）を含む。例えば、一対のドライバ増幅器または任意の適切なゲインデバイスが含まれ得る。
【００３５】
スイッチング素子４４８は、出力インダクタを入力ソースまたはグラウンドに結合するゲートドライブ４４４からの信号を受信する。この意味において、スイッチング素子４４８は、スイッチング機能を実行し得る任意の適切な電気デバイス（例えば、バイポーラトランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ、ＮまたはＰのいずれか）など）を含み得る。
【００３６】
非オーバーラップ回路４４０は、モードゲートロジック４４４の高位側ドライバおよび低位側ドライバが同時に電流を導通させることを防ぎ、ロジックゲートおよび／または電圧コンパレータを含み得る。示されていないが、非オーバーラップ回路４４０は、種々の動作モードを実現するために利用され得る高位側信号（例えば、ＰＷＭ）および低位側信号を受信し得ることを理解すべきである。前述のように、システムは、それが実質的に任意の所望される動作制御モードで動作し得る点で比類なく多目的である。各動作モードは、それぞれの負荷要求に依存する出力電圧の制御に利点を有する。例えば、１つの実施形態において、本発明のパワーレギュレーションシステムは、負荷電流に関わらず連続導通の外部同期パワーＦＥＴとともに連続導通モード（ＣＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタ内を流れることが可能とされ得る。この実施形態において、標準ＰＷＭ制御は、非オーバーラップ回路４４０への入力を介して実行され得る。別の実施形態において、システムは、電流がゼロに達した場合に遮断される外部同期パワーＦＥＴとともに不連続導通モード（ＤＣＭ）で動作し得る。すなわち、負電流は、軽負荷の間、主インダクタを流れることが可能とされ得ない。コントローラは、ＺＤＣ信号に応答して低位側スイッチのＯＦＦ時間を制御する。
【００３７】
１つの実施形態において、本発明のパワーレギュレーションシステムは、電流感知機構４４９を含む。電流感知４４９は、オペアンプに電流レベルをミラー化することによってその電流レベルを検出する。入力電流レベルを同定することは、さらなる故障の防止、パワーレギュレーションのモニタリングの補助、およびシステムに対する他の利点を提供し得る。この利点は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｃｕｒｒｅｎｔ  Ｓｅｎｓｉｎｇ」と題する米国特許出願第＿＿号（その内容は本明細書中で参考として援用される）を参照することにより非常に良く理解され得る。
【００３８】
別の実施形態において、本発明のパワーレギュレーションシステムは、ゼロ電流検出回路（ＺＣＤ）４４２を含む。ＺＣＤ４４２は、スイッチング素子４４８が低いか、または効率良くグラウンドにスイッチングされる時点を検出する。この意味において、実質的なゼロ電流が検出される場合、システムの動作は、非効率性（例えば、高いＲＭＳ電流）が最小になるように変えられ得る。さらに、システムは、ロウ−ハイ（ｌｏｗ−ｔｏ−ｈｉｇｈ）負荷遷移により高速で応答でき、結果として調整された出力電圧に変化がより少なくなる。ＺＣＤ４４２は、デジタルバス１０１を介して、ゼロ電流状態の通知を直接にコントローラに送信し得るか、または、コマンドインターフェース４３０にコントローラに報告するための通知を供給し得る。適切なゼロ電流検出の詳細な動作、構造および機構は、２００１年１０月＿日に出願された「Ｓｙｓｔｅｍ  Ａｎｄ  Ｍｅｔｈｏｄ  Ｆｏｒ  Ｄｅｔｅｃｔｉｏｎ  Ｏｆ  Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｃｏｎｄｉｔｉｏｎ」と題される米国特許出願第＿＿号（この内容は本明細書中で参考として援用される）を参考することで非常に良く理解され得る。
【００３９】
さらなる別の実施形態において、本発明のパワーレギュレーションシステムは、１以上の内部保護機構を含む。１つの特定の実施形態において、パワーＩＣ４０６は、温度センサ４３６を含む。温度センサ４３６は、集積半導体電流変調センサ（ｉｎｔｅｇｒａｔｅｄ  ｓｏｌｉｄ  ｓｔａｔｅ  ｃｕｒｒｅｎｔ  ｍｏｄｕｌａｔｉｎｇ  ｓｅｎｓｏｒ）またはサーミスタであるが、これらに限定されない。温度センサ４３６は、パワーＩＣ４０６の温度をモニタリングし、周期的に、コマンドインターフェース４３０に温度示度（ｔｅｍｐｅｒａｔｕｒｅ  ｒｅａｄｉｎｇ）をレポーティングする。前述のように、コマンドインターフェース４３０は、好適には、温度トリップレベル（ｔｒｉｐ  ｌｅｖｅｌ）、高位境界および低位境界を設定し、センサ４３６から受けた示度が境界の外側であるかどうかを決定する。ＩＣの温度が所定の「安全」温度（一般的には、電気回路、機能などに障害を引き起こし得る温度より僅かに上または下のレベルとして決定される（例えば、約１４５℃〜２０５℃））より上または下である場合、コマンドインターフェース４３０は、コントローラに通知し、ある状況では、コントローラは、そのチャネルに対するＰＷＭを中断し、システムを再フェーズ化し得る。
【００４０】
別の特定の実施形態において、パワーＩＣ４０６内の別の内部保護機構は、電圧不足／電圧過剰（ＵＶ／ＯＶ）保護機構（図示せず）である。入力電圧保護コンパレータは、正常な温度境界および安定性境界の外側でシステムが動作しないように各パワーＩＣ内に存在し得る。コンパレータは、入力コンデンサ（図示せず）を横切るＶＲＭへの電圧を感知し、そして入力電圧がトリガレベルの外側にある場合、コントローラはシステムを停止させ得る。
【００４１】
なお別の実施形態において、出力ＵＶ／ＯＶ保護は、本発明のパワーレギュレーションシステムに含まれ得る（図示せず）。システム内のパワーＩＣの１つが、ＵＶ／ＯＶ保護に割り当てられ得、適切には、この目的のためのコンパレータを含み得る。コンパレータは出力電圧を感知して、電圧が受けている負荷の安全な動作範囲内にあることを確実にする。コントローラは、コマンドインターフェース４３０を通じて状態を検出し、ＯＦＦ状態をシステムに送信し得る。
【００４２】
さらに別の実施形態において、本発明のパワーレギュレーションシステムは、負荷の電源投入電圧の立上がりを調整するためのソフトスタート機構を含む。電源投入時に、システムは、静止状態からオン状態に急速にチャージし、その結果、システムは、必要な負荷電流を設定電圧レベルで提供し得る。ソフトスタート機構は、初期電源投入期間の偽の故障および／または障害を防ぐさらに別の内部保護機構を提供する。
【００４３】
前述の図面を組み合わせて参照して、コントローラ１０２は、システム内のパワーＩＣの識別コード（ＩＤ）およびフェーズ割り当てを調整する。コントローラは、ＰＷＭ入力およびＺＤＣ出力を使用して、ＩＤ割り当てシーケンスを調整し得る。コントローラは、電源投入リセット後、全てのパワーＩＣがＺＣＤハイ（ｈｉｇｈ）を発するための内部制限時間（例えば、１ｍｓ）を設定することにより、システム内の利用可能なパワーＩＣの数を探知する。ＺＣＤピン上のアクティブハイは、パワーＩＣが、システム内で、アドレスを受容しそしてカウントされる準備ができていることを示す。コントローラは、パワーＩＣを「ＩＤ獲得」モードに設定することによって応答し、ＰＷＭ入力をパワーＩＣハイに引き上げる。ＩＤがパワーＩＣに送られ、コマンドインターフェースを通じて確証される。有効なＩＤの受領後、ＰＷＭがローにアサートされ、パワーＩＣが能動動作（ａｃｔｉｖｅ  ｏｐｅｒａｔｉｏｎ）の用意ができる。パワーＩＣは、ＶＣＣ付きかまたはＶＣＣなしでＩＤを割り当てられるが、後者の場合、電圧不足故障が登録され得る。好適には、コントローラは、パワーＩＣがカウントされＩＤを割り当てられ、そしてシステム内の故障レジスタがチェックされるまでＰＷＭ信号をシステムにアサートしない。
【００４４】
さらに、コントローラ１０２は、好適には、故障の間、損傷したパワーＩＣの除去および動作可能なパワーＩＣの再フェーズ化を管理する。このようにして、コントローラ１０２は、故障を認識し、システムから個別のパワーＩＣを除去するか、あるいは、システムを遮断する決定をする。
【００４５】
コントローラ１０２は、パワーＩＣ同定を支援してシステムを拡張可能にし、そしてアドレス指定が、特定の失敗（ｆａｉｌｕｒｅ）モードについてチャネルドロッピング（ｃｈａｎｎｅｌ  ｄｒｏｐｐｉｎｇ）および再フェーズ化を可能にする。１つの特定の実施形態において、システム内の各パワーＩＣのアドレスは、コマンドインターフェース４３０を通じて適切に通信される。コントローラは、利用可能な数を使用して、パワーＩＣチャネル間の相対的フェーズ関係を決定する。
【００４６】
図４に示されていないが、種々の他のコンポーネントが適切には含まれ得、そして電気デバイスの一般構造として当業者によって認識され得ることを理解すべきである。例えば、クリーンクロック（ｃｌｅａｎ  ｃｌｏｃｋ）は、コマンドインターフェース４３０で受信され得、変換開始信号が、電圧Ａ／Ｄ４３４で受信されてＡ／Ｄを開始し得、（例えば、オフチップ水晶発振子によって生成される）クロックは、電気チップ構成に共通であるように、チップ上のピンで受信され得る。
【００４７】
図５は、本発明のなお別の実施形態に従うパワーレギュレーションシステム５００をブロックフォーマットで示す。システム５００は、バックプレーン５０１と、マイクロプロセッサ５０２と、複数のパワーブロック５０６と、出力フィルタ容量２２５と、複数の周辺装置５２０、５２１とを備える。本発明の本実施形態（および種々の他の実施形態）は、マルチモードの動作に適応するように構成され、これにより、有利なことに、システムが、個々の負荷の要求に適するよう動作モードを最適化することが可能になる。本発明は、特に、パワー高電流低電圧負荷（例えば、マイクロプロセッサ）に特に適切であり得、したがって本実施形態はその文脈で簡便に記載され得る。これは１つの特定の実施形態に過ぎず、本発明の範囲についての制限であることを意図していないことを理解すべきである。さらに、前述の実施形態は、適切には、以下の素子のいくつかまたは全てを備え得る。特に、前述の実施形態は、マイクロプロセッサ負荷を含み得る。
【００４８】
バックプレーン５０１は、好適には、マイクロプロセッサ５０２と、パワーブロック５０６と、周辺デバイス５２０、５２１との間のデータ伝送を促進する多機能デジタルバックプレーン（例えば、光学バックプレーンなど）である。例えば、電圧レギュレーション制御アルゴリズムは、バックプレーン５０１を介して、マイクロプロセッサから、各パワーブロック５０６内の任意のまたは全てのパワーＩＣへ伝達され得る。パワーは、パワーブロック５０６を通じて、マイクロプロセッサ５０２および周辺機器５２０、５２１へ伝達される。
【００４９】
マイクロプロセッサ５０２は、コントローラ１０２と同様であり得るが、この特定の実施態様は、マイクロプロセッサコントローラに特に適切である。例えば、マイクロプロセッサは、それ自体、システムの負荷であり得、したがってそれ自体の動作の際にフィードバックを提供し得る。このようにして、マイクロプロセッサは種々の他のシステムコンポーネント（例えば、パワーＩＣ、周辺機器、他の負荷）から入力およびそれ自体のプロセスに関するデータを受信する。マイクロプロセッサ内の適切なアルゴリズムは、受信データをコンパイル、ソート、および計算してシステム全体の「状態」を決定するためにプログラムされ得る。例えば、高負荷、高電流または種々の他の状況の前期間の間、マイクロプロセッサは、「警告」信号または前駆データを分析することによって、来るべき状況を適切に予見および予測し得る。この意味で、マイクロプロセッサは、必要に応じて、パワーレギュレーションシステムを予測制御モードに設定し得る。
【００５０】
パワーブロック５０６は、前述のパワーブロック１０４、パワーＩＣ２０６、３０６および４０６と構造および機能が同様である。もちろん、この特定の実施態様において、パワーＩＣは、バックプレーン５０１および／またはデジタルバス１０１を介して、データを送信および受信し得る。
【００５１】
周辺機器５２０、５２１は、パワーレギュレーションシステムに結合される電気機器に対する内部もしくは外部インターフェースであり得る。例えば、モニタ、プリンタ、スピーカ、ネットワーク、および他の機器に対するインターフェースは、バックプレーン５０１を介してシステムに結合され得る。
【００５２】
図６は、簡素化されたブロックフォーマットによって、本発明の１実施形態による例示的な補償制御を有するパワーレギュレーションシステム６００を示す。パワーレギュレーションシステム６００は、システム６００が補償制御機構を含むことを除いて、前述されたパワーレギュレーションシステム（例えば、システム１００〜３００および５００）と類似している。システム６００は、複数のパワーＩＣ６０６、複数の出力インダクタ２１０、複数の負荷３２０、３２１、デジタルバス１０１およびコントローラ６０２を含む。なお、同一の参照番号が図にわたる同様の要素を示す。この例示的な実施形態において、それぞれのパワーＩＣ６０６は、パワーＩＣによって決定された電圧誤差（Ｖｅｒｒ）およびパワーＩＣからのチャネル電流（Ｉｏｕｔ）のデジタル表現を送信する。前述されたように、電圧誤差は、感知された出力（負荷）電圧と設定電圧との間の、電圧感知ブロック（例えば、電圧感知ブロック４２９および電圧Ａ／Ｄ４３４）によって判定された、絶対的な微分である。この微分（Ｖｅｒｒ）のデジタル表現は、デジタルバス１０１を介してコントローラ６０２に通信される。この態様で、それぞれのパワーＩＣ（１〜Ｎ）は、電圧誤差を判定し、電圧誤差がある場合には、コントローラにこの微分を送信する。それぞれのパワーＩＣ６０６はまた、パワーＩＣのサンプリングされたチャネルにおける電流（または等価物）（Ｉｏｕｔ）のデジタル表現をコントローラ６０２に送信する。本実施形態の目的のために示されていないが、パワーＩＣに対する様々な他の入力および出力が生じることが認識されるべきである。
【００５３】
コントローラ６０２は、例示的な補償制御機構が含まれていることを除いて前述されたコントローラ（例えば、コントローラ１０２）と類似した機能である。本実施形態の目的のために示されないが、コントローラ６０２に様々な他の機構があることが理解されるべきである。以下にさらに詳細に説明されるように、アルゴリズムは、補償器の所望の機能を実行するようにプログラムされ得、このようなものとして、コントローラ６０２に示された様々なブロックは、適切なアルゴリズムまたはこの類似物に含まれ得る。コントローラ６０２は、補償制御機構を含み、この補償制御機構は、大きくは補償器ブロック６３０、ゲイン／位相検出器６３５、信号発生器６４０およびＰＷＭ発生器６５０を含む。
【００５４】
パワーレギュレーションシステム６００等の制御システムに適切に適応する多数の補償方法がある。一般に、閉ループ制御システムにおいて、補償プロセスは、補償されたシステムが所与のセットの設計仕様を満たすような方法でシステムを変更するために導入され得る。
【００５５】
単一ループ制御システムにおいて、伝達関数は、
Ｔ（ｓ）＝Ｃ（ｓ）／Ｒ（ｓ）＝（Ｇｃ（ｓ）Ｇｐ（ｓ））／（１＋
Ｇｃ（ｓ）Ｇｐ（ｓ）Ｈ（ｓ））                            （１）
であり、ここで、Ｒ（ｓ）が入力に等しく、Ｃ（ｓ）は出力に等しい。特性方程式は、
１＋Ｇｃ（ｓ）Ｇｐ（ｓ）Ｈ（ｓ）＝０                  （２）
であり、Ｇｃ（ｓ）は、補償器の伝達関数であり、Ｇｐ（ｓ）は、プラント伝達関数であり、Ｈ（ｓ）は、センサ伝達関数である。参考のために、プラントは、制御されるべきシステムであり、補償器は、プラントに励起を提供する。
【００５６】
補償器伝達関数は、閉ループシステムにある特定の利点となる特性を与えるように設計される。補償器は、過渡応答を向上させるように設計され得る。応答速度を増加させることは、システムのバンド幅を広げるために、開ループゲインをより高い周波数に広げることによって一般に達成される。応答のオーバーシュート（リンギング）を低減することは、一般に、システムの任意の共振を除去する傾向にあるシステムの位相マージンを増加させることを含む。システムの位相マージンは、ＳＰＣ（スイッチングパワー変換器）の過渡応答、出力インピーダンスおよび他の性能特性を決定する。トレードオフは、典型的には、開ループゲインを増加させるという有利な影響と安定性を低減させるという結果的に生じる影響との間に存在する。そして、相対的な安定性マージンを増加させることは、位相およびゲインマージンを増加させ、一般に、システム応答のオーバーシュートを減少させる傾向がある。
【００５７】
補償器はまた、定常状態誤差を減少させるように設計され得る。定常状態誤差は、典型的には、誤差の周波数範囲内の開ループゲインを増加させることによって減少される。低周波数誤差は、典型的には、低周波数の開ループゲインを増加させ、システムのタイプ数（開ループ関数の原点における極の数）を増加させることによって減少される。
【００５８】
補償器ブロック６３０は、個別のパワーＩＣ６０６から電圧誤差およびチャネル電流を受け取る。このデータは、（複数の）負荷への出力電圧を調整し、システムの安定性を提供するために必要とされるコンパレータ伝達関数を最適化するように用いられる。出力電圧レギュレーションは、典型的には、電圧誤差を最小化する（すなわち、感知された（負荷）電圧と設定電圧との間の絶対値で表される微分を減少させる）こと、かつ、負荷レベルに基づいて合わしたアクティブ電圧のを提供することを含む。
【００５９】
スタートアップ（例えば、パワーオン−リセット、初期のパワーオン、パワーＩＣの再フェーズ化またはこれと等価なこと）の間、ゲイン／位相検出器６３５および信号発生器６４０を含むスタートアップ制御ループが連動する。コンパレータブロック６３０へのデータ入力はまた、ゲイン／位相検出器６３５にて受信され、ここで、出力電圧のゲインおよび位相が決定され得る。信号発生器６４０は、正弦波形等の定常的な基準をゲイン／位相検出器６３５に提供する。プラント伝達関数の全体ゲインは、フィードバック信号の絶対値で表される大きさの、正弦波信号に対する割合を等しくすることによって判定され得る。以下の等式は適切なゲイン等式を例示する。
【００６０】
【数１】
2004529400.tif 000003
ここで、ｆｂは、フィードバック信号であり、ｒｅｆは、印加された正弦波信号である。
【００６１】
以下の等式は適切な位相等式を例示する。
【００６２】
【数２】
2004529400.tif 000004
スタートアップ制御ループは、初期の補償器伝達関数を最適化するように用いられ、次いで、このスタートアップループは、次のスタートアップが生じるまで連動され得ない。
【００６３】
ＰＷＭ発生器６５０は、スタートアップ制御ループから等の初期指示、または、補償された指示を受信し、そして応答して、パワーＩＣに対してデジタル信号を発生する。コントローラ６０２は、デジタル指示を１より多いパワーＩＣに提供することが留意されるべきであり、そして実際に、コントローラ６０２は、システムのパワーＩＣ全てに指示を提供し得る。
【００６４】
本発明の１実施形態において、本発明によるパワーレギュレーションシステムは、電流モード制御でシステムを動作させるためのコントローラ６０２を含む。コントローラ６０２内に含まれるアルゴリズムは、システム性能を最適化するために適応スロープ補償を適切に実現する。例えば、スロープ補償は、負荷の関数として最適に変化するように計算され得る。本実施形態において、電流Ａ／Ｄ（例えば、電流Ａ／Ｄ４３８）は、適応スロープ補償を提供するためにゲイン項で適切に乗算され得るフォーマットで情報をコントローラ６０２に提供する。感知されたアナログ電流信号は、コントローラロジックに送信される。次いで、変数乗算器はこの感知電流信号を増加させるために用いられる。ゲイン項は、負荷の関数または他の外部コンポーネント（例えば、出力フィルタ）から生じる変数の関数として変化するようにプログラムされ得る。
【００６５】
図７は、簡素化されたブロックフォーマットによって、本発明のパワーレギュレーションシステムの１実施形態によるコントローラ６０２での使用のために補償器ブロック７３０を示す。補償器ブロック７３０は、例示的に、比例−積分−微分（ＰＩＤ）補償器制御ループを表示する。ＰＩＤコントローラの伝達関数は、
Ｇｃ（ｓ）＝Ｋｐ＋（Ｋｉ）／ｓ＋Ｋｄｓ              （５）
として表示され得る。ここで、Ｋｐは比例ゲインであり、Ｋｉは積分ゲインであり、Ｋｄは微分ゲインである。
【００６６】
等式（５）の項の係数は、例えば、上述の等式（３）および（４）を用いて導かれるように、プラント伝達関数に基づいて決定され得る。
【００６７】
補償器ブロック７３０に対する正味の誤差入力は、Ｖｅｒｒおよびｌｏｕｔの和である。例えば、それぞれのパワーＩＣの電圧誤差は、補償器ブロックにて受信され、パワーＩＣによって出力された全電流の和は、ブロックにて受信される。パワーＩＣのそれぞれからの個別のＩｏｕｔは、負荷に出力された全電流（ＩＬＯＡＤ）を決定するために一緒に合計される。次いで、負荷電流（ＩＬＯＡＤ）および電圧誤差は、誤差信号（ｅ）を決定するために合計される。誤差信号は、出力（ｙ（ｎ））を生成するように比例ゲイン（Ｋｐ）および積分ゲイン（Ｋｉ）パスを通じて通過され、そしてオフセットされる。
【００６８】
任意の時間（ｎ）でのデジタル出力（ｙ（ｎ））は、予め送信されたデジタル入力（ｘ（ｎ））および前回のデジタル出力（ｙ（ｎ−１））の関数である。比例（Ｐ）および積分（Ｉ）の入力および出力に対する関係は、以下の等式（６）および（７）としてそれぞれ表示され得る。
【００６９】
ｙ（ｎ）＝Ｋｐｘ（ｎ）                            （６）
ｙ（ｎ）＝Ｋｉ（ｘ（ｎ）＋ｙ（ｎ−１））          （７）
補償器ブロック７３０の出力は、等式（６）および（７）の和である。概して、比例コントローラ（Ｋｐ）は、立上がり時間を減少させる効果を有し、定常状態誤差を無くすのではなく、減少させる。積分コントローラ（Ｋｉ）は、定常状態誤差を減少させ、場合によっては無くすことさえある。
【００７０】
負荷ステップ（ｌｏａｄ  ｓｔｅｐ）は、典型的に、ＶｅｒｒおよびＩｏｕｔ入力の急変化を続いて生じさせる。ＰＩ補償器ステージは、この変化にすぐに応答できず、新しい負荷条件に調整するためにいくらかの時間が必要である。これらの状況において、微分項（Ｄ）が用いられ、
ｙ（ｎ）＝Ｋｄ（ｘ（ｎ）−ｘ（ｎ−１））              （８）
として表示される。
【００７１】
しかし、高い微分項は、定常状態性能上に逆影響を与え得る。負荷条件に対応する新しい値に補償器出力をシフトさせることは好適である。このようなスキームは、ＰＩブロックのランピング時間を回避し、ＰＩブロックによって提供される定常状態の安定性を保持する。図７は、このオフセットされた好適な応答を示す。微分ゲイン（Ｋｄ）は、補償器出力が、負荷の変化に比例する量（または補償器入力に変化を生じさせる他の効果）によって実質的に瞬時にシフトされるように、Ｉｏｕｔ信号に割り当てられる。この態様において、微分オフセットは、負荷電流に変化がある時のみにアクティブになり得る。ＰＩブロックは、負荷電流が新しく補償された値を達成する時に再開する。この適応制御機構により、補償器ブロック７３０は、負荷ステップの後に新しい定常状態条件に達するために補償器の出力を急速に調節することを可能にする。
【００７２】
概して、システムの安定性を維持するために、定常状態の間でさえ、残余微分項（Ｋｄ）を含むことがなお所望である。しかし、Ｋｄの最適値は、ステップ負荷応答の最良の値よりずっと低くなり得る。補償器ブロック７３０は、負荷の活性度（ａｃｔｉｖｉｔｙ）に依存してＫｄの値を適応して調節することによってこれを償っている。したがって、高いＫｄ値は、負荷ステップの間に、用いられ得、この値は、負荷の活性度が減るにつれて定常状態の残余レベルに次第に減少され得る。補償システムについてのこの適応デジタル制御は、定常状態の応答を危うくすることなく、パワーレギュレーションシステムの過渡応答を向上させる。
【００７３】
負荷ステップの間、コントローラは、感知された負荷電流を利用することによって補償器の出力を高速で変え得る。補償器の出力は、感知された負荷電流の変化に比例する量によってオフセットされる。微分ステージのゲイン（Ｋｄ）は、大きな負荷ステップに対して大きなオフセットを提供するために、感知された電流に適応して変わる。これは、補償器が、新しい負荷電流に対応する出力信号に素早く達することを可能にし、従って、定常状態に到達するために従来の補償器によって必要とされる時間を減少させる。
【００７４】
特定の１実施形態において、変化する負荷を適応して補償するアルゴリズムは、出力インダクタ、出力キャパシタおよび（複数の）負荷の特性等の、情報をコントローラに提供するように較正手続きを利用する。較正手続きは、掃引周波数の正弦波形をＰＷＭのデュティ比率を計算するコントローラの一部に印加することを含む。フィードバック電圧および個別のインダクタ電流信号は、デジタルフィードバックループに入力され、ここで、この信号が印加された正弦波形の残量を決定するために解析される。
【００７５】
別の実施形態において、Ｋｐの値は、Ｋｐの値が２０ｄＢまで低周波数フラットバンドゲインを立ち上げるものであり、システムの低周波数ゲインを判定するＫｉの値は、ループゲイン全体が、元のプラント伝達関数の３ｄＢ周波数より下において約１オクターブ２０ｄＢである。パラメータＫｄは、システムの高周波数の応答に影響を与え、ループ伝達関数のゲインクロスオーバー周波数を決定する。反復アルゴリズムは、ゲインクロスオーバー周波数および位相マージンを最大化するようにＫｄ補償を増分的に調節するために用いられる。
【００７６】
本明細書中に示され、説明された特定の実現が、本発明の様々な実施形態（ベストモードを含む）を例示するが、本発明の範囲を限定するように全く意図されていないことが理解されるべきである。実際に、簡潔さのために、信号処理、データ送信、シグナリング、ネットワーク制御およびシステムの他の機能上の局面（およびシステムの個別の動作コンポーネントのコンポーネント）についての従来技術は、本明細書中では説明されない。さらに、本明細書中に含まれた様々な図面に示された接続ラインは、様々な要素間の例示的な機能上の関係および／または物理的な接続を表すように意図される。多くの代替的または追加的な機能上の関係または物理的な接続が実用的な通信システムに存在することが留意されるべきである。
【００７７】
本発明は、以上では、例示的な実施形態を参照して説明された。しかし、この開示を読んだ当業者は、変化および変更が本発明の範囲から逸脱することなく実施形態に為されることを認識する。例えば、本発明は、パワーレギュレーションを１以上の負荷に対して管理／制御するように単一コントローラを用いて記載されてきたが、１以上のコントローラは、システムの特定の要件および制限に依存して、システム内の複数の負荷を管理／制御するように用いられ得ることが認識されるべきである。さらに、３つのコントローラ係数（Ｐ−Ｉ−Ｄ）全てが実現される必要がないことが理解されるべきである。例えば、ＰＩシステムが所望の応答を提供する場合、微分（Ｄ）コントローラを実施することが必要でなくてもよい。上記の変化および他の変化または変更は、特許請求の範囲に表現されるように、本発明の範囲内に含まれるように意図される。
【図面の簡単な説明】
【図１】
図１は、本発明の実施形態によるパワーレギュレーションシステムをブロックフォーマットで示す。
【図２】
図２は、本発明の実施形態によるパワーレギュレーションシステムをブロックフォーマットで示す。
【図３】
図３は、本発明の実施形態によるパワーレギュレーションシステムをブロックフォーマットで示す。
【図４】
図４は、本発明の実施形態のパワーレギュレーションシステムの使用に関する例示的なパワーＩＣをブロックフォーマットで示す。
【図５】
図５は、本発明のさらに別の実施形態によるパワーレギュレーションシステムをブロックフォーマットで示す。
【図６】
図６は、本発明の実施形態による、補償制御機構を有するパワーレギュレーションシステムをブロックフォーマットで示す。
【図７】
図７は、本発明による例示的なＰＩＤ補償ブロックを示す。
【図１】
2004529400.tif 000005
【図２】
2004529400.tif 000006
【図３】
2004529400.tif 000007
【図４】
2004529400.tif 000008
【図５】
2004529400.tif 000009
【図６】
2004529400.tif 000010
【図７】
2004529400.tif 000011
【国際公開パンフレット】
2004529400.tif 000012
2004529400.tif 000013
2004529400.tif 000014
2004529400.tif 000015
2004529400.tif 000016
2004529400.tif 000017
2004529400.tif 000018
2004529400.tif 000019
2004529400.tif 000020
2004529400.tif 000021
2004529400.tif 000022
2004529400.tif 000023
2004529400.tif 000024
2004529400.tif 000025
2004529400.tif 000026
2004529400.tif 000027
2004529400.tif 000028
2004529400.tif 000029
2004529400.tif 000030
2004529400.tif 000031
2004529400.tif 000032
2004529400.tif 000033
2004529400.tif 000034
2004529400.tif 000035
2004529400.tif 000036
2004529400.tif 000037
2004529400.tif 000038
2004529400.tif 000039
2004529400.tif 000040
2004529400.tif 000041
2004529400.tif 000042
2004529400.tif 000043
2004529400.tif 000044
2004529400.tif 000045
【国際公開パンフレット（コレクトバージョン）】
2004529400.tif 000046
2004529400.tif 000047
【国際調査報告】
2004529400.tif 000048
2004529400.tif 000049
2004529400.tif 000050