(57)【要約】【課題】少なくとも１つの設定可能な抵抗要素を含む電子デバイスを提供する。【解決手段】それぞれの設定可能な抵抗要素は、巨大磁気抵抗を呈する少なくとも１つの多層薄膜要素を含む。薄膜要素に関連する少なくとも１つの磁化ベクトルを操作する少なくとも１つの磁界を印加することによって、それぞれの設定可能な抵抗要素の抵抗値を抵抗値の範囲に渡って設定可能である。ある実施形態は調節可能な出力ゲートである。他の実施形態はそれぞれのチャネルの利得が調節可能な差動アンプである。【選択図】図１
2004503119.tif 000002
【特許請求の範囲】
【請求項１】
関連する抵抗を持つ少なくとも一つの設定可能な抵抗要素を含む電子デバイスであって、それぞれの設定可能な抵抗要素は、巨大磁気抵抗を呈する少なくとも一つの多層薄膜要素を含み、それぞれの設定可能な抵抗要素の抵抗値は、前記少なくとも一つの薄膜要素に関連する少なくとも一つの磁化ベクトルを操作する少なくとも一つの磁界の印加によって抵抗値の範囲にわたって設定可能であることを特徴とする電子デバイス。
【請求項２】
それぞれの設定可能な抵抗要素のそれぞれの多層薄膜要素は、少なくとも１つの高保磁力層および少なくとも１つの低保磁力層を備えており、それぞれの多層薄膜要素に関連する抵抗値は、前記少なくとも１つの高保磁力層に関連する第１磁化ベクトルを少なくとも部分的に反転することによって設定可能である請求項１に記載の電子デバイス。
【請求項３】
それぞれの設定可能な抵抗要素は、
ブリッジ構成の薄膜要素回路網と、
巨大磁気抵抗を呈する少なくとも１つの薄膜要素と、
前記少なくとも１つの磁界を前記少なくとも１つの薄膜要素に印加する、前記少なくとも１つの薄膜要素に誘導的に結合されている少なくとも１つの導伝体と、
を備えている請求項１に記載の電子デバイス。
【請求項４】
前記薄膜要素の回路網は、関連する増幅率を有する論理ゲートとして動作するように構成されており、前記少なくとも１つの磁界の印加によって前記増幅率が変化する請求項３に記載の電子デバイス。
【請求項５】
それぞれ設定可能な抵抗要素のそれぞれの多層薄膜要素は、少なくとも１つの高保磁力層および少なくとも１つの低保磁力層を備えており、前記それぞれの多層薄膜要素に関連する抵抗値は、少なくとも１つの高保磁力層に関連した第１磁化ベクトルを少なくとも部分的に反転させることによって設定可能である請求項４に記載の電子デバイス。
【請求項６】
前記電子デバイスは、複数のメモリセルと、前記メモリセルへのアクセスを促進する複数のアクセス線とを備えているメモリを備えており、選択されたアクセス線は、直接接続された前記設定可能な抵抗要素の少なくとも１つの出力を有する請求項４に記載の電子デバイス。
【請求項７】
前記薄膜要素の回路網は、２つの入力のそれぞれに関連する増幅率を持つ差動アンプとして動作するよう設定されており、前記少なくとも１つの磁界の印加によって前記２つの入力の少なくとも１つに関連する増幅率が変化する請求項３に記載の電子デバイス。
【請求項８】
それぞれの設定可能な抵抗値のそれぞれの多層薄膜要素は、少なくとも１つの高保磁力層および少なくとも１つの低保磁力層を備えており、それぞれの多層薄膜要素に関連する前記抵抗値は、少なくとも１つの高保磁力層に関連した第１磁化ベクトルを少なくとも部分的に反転させることによって設定可能である請求項７に記載の電子デバイス。
【請求項９】
前記電子デバイスは、複数のメモリセルおよび複数のセンスおよびリファレンス線を備えており、選択されたセンス線およびリファレンス線は、前記設定可能な抵抗要素のうちの少なくとも１つの抵抗要素の前記少なくとも１つの導伝体であって前記選択されたセンス線およびリファレンス線に直接接続された導伝体を有する請求項７に記載の電子デバイス。
【請求項１０】
第１および第２出力ノードに対応する２チャネル出力を有する少なくとも１つの要素をさらに備えており、
前記薄膜要素の回路網は、前記第１および第２出力ノードの間に結合されており、前記少なくとも１つの導伝体を用いて前記第１および第２出力ノードをバランスさせ、前記２チャネル出力を増幅するように設定可能である請求項３に記載の電子デバイス。
【請求項１１】
それぞれの設定可能な抵抗要素は、単一の多層薄膜要素を備えている請求項１に記載の電子デバイス。
【請求項１２】
前記単一の多層薄膜要素は、少なくとも１つの高保磁力層および少なくとも１つの低保磁力層を備えており、前記単一の多層薄膜要素に関連する前記抵抗値は、少なくとも１つの高保磁力層に関連した第１磁化ベクトルを少なくとも部分的に反転させることによって設定可能である請求項１１に記載の電子デバイス。
【請求項１３】
前記少なくとも１つの多層薄膜要素は、低保磁力層および高保磁力層の複数の組を備えている請求項１に記載の電子デバイス。
【請求項１４】
前記少なくとも１つの多層薄膜要素は、低保磁力層および高保磁力層の単一の組を備えている請求項１に記載の電子デバイス。
【請求項１５】
電子デバイス中の設定可能な抵抗要素を設定する方法であり、
前記設定可能な抵抗要素は、関連する抵抗を持っているとともに、巨大磁気抵抗を呈する少なくとも一つの多層薄膜要素を備えており、
前記方法は、前記少なくとも１つの薄膜要素に関連する第１磁化ベクトルを操作する前記設定可能な抵抗要素に少なくとも１つの磁界を印加することによって、前記抵抗値を設定する方法。
【請求項１６】
それぞれ設定可能な抵抗要素のそれぞれの多層薄膜要素は、少なくとも１つの高保磁力層および少なくとも１つの低保磁力層を備えており、
前記少なくとも１つの磁界を印加することは、少なくとも１つの高保磁力層に関連した第１磁化ベクトルを少なくとも部分的に反転させることを備えている請求項１５に記載の方法。
【請求項１７】
それぞれの設定可能な抵抗要素は、
ブリッジ構成の薄膜要素回路網と、
巨大磁気抵抗を呈する少なくとも１つの薄膜要素と、
前記少なくとも１つの磁界を前記少なくとも１つの薄膜要素に印加する、前記少なくとも１つの薄膜要素に誘導的に結合されている少なくとも１つの導伝体と、
を備えており、前記方法は、前記薄膜要素の回路網を、関連する増幅率を有する論理ゲートとして動作するように設定することを備えており、少なくとも１つの磁界の印加は、前記増幅率を変化させることを備えている請求項１５に記載の方法。
【請求項１８】
それぞれの設定可能な抵抗要素は、
ブリッジ構成の薄膜要素回路網と、
巨大磁気抵抗を呈する少なくとも１つの薄膜要素と、
前記少なくとも１つの磁界を前記少なくとも１つの薄膜要素に印加する、前記少なくとも１つの薄膜要素に誘導的に結合されている少なくとも１つの導伝体と、
を備えており、前記方法は、前記薄膜要素の回路網を、２つの入力のそれぞれに関連する増幅率を有する差動アンプとして動作するように設定することを備えており、少なくとも１つの磁界の印加は、前記２つの入力の少なくとも１つに関連する増幅率を変化させることを備えている請求項１５に記載の方法。
【請求項１９】
それぞれの設定可能な抵抗要素は、
ブリッジ構成の薄膜要素回路網と、
巨大磁気抵抗を呈する少なくとも１つの薄膜要素と、
前記少なくとも１つの磁界を前記少なくとも１つの薄膜要素に印加する、前記少なくとも１つの薄膜要素に誘導的に結合されている少なくとも１つの導伝体と、
を備えており、
前記電子デバイスは、第１および第２出力ノードに対応する２チャネル出力を有する少なくとも１つの要素をさらに備えており、
前記薄膜要素回路網は前記第１および第２出力ノードに結合されており、
少なくとも１つの磁界の印加は、前記第１および第２出力ノードをバランスさせることと、前記２チャネル出力を増幅することとを備えている請求項１５に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の背景】
本願は、２０００年７月１１日に出願された米国仮特許出願第６０／２１７，３３７号、「ＭＡＧＮＥＴＯＲＥＳＩＳＴＩＶＥ ＴＲＩＭＭＩＮＧ ＦＯＲ ＡＮ ＵＬＴＲＡＦＡＳＴ ＮＯＮＶＯＬＡＴＩＬＥ ＲＡＭ」、および２００１年６月１８日に出願された米国特許出願、弁護士事件番号ＩＭＥＣＰ００７の優先権を主張しており、それらの全体が全ての目的のためにここで参照によって援用される。
【０００２】
本発明は、巨大磁気抵抗（ＧＭＲ）を呈する多層薄膜要素を含む回路に関しており、より具体的には、そのような回路を高い正確さと精密性とで抵抗トリミングする技術に関している。より具体的に本発明は、（１）ＧＭＲ抵抗の値が調節され、（２）トランスピンナ論理ゲートの出力が調節され、かつ（３）トランスピンナ差動増幅器のそれぞれのチャネルの利得が調節され、その結果、その２つの入力線が異なる抵抗を持っていようともその出力がゼロになるようにする技術を提供する。
【０００３】
抵抗トリミングは、特定の正確さで抵抗を製造するために用いられる技術である。レーザトリミングとして知られる標準的なトリミング技術は、２進数値を持つ抵抗バンクの個々の部分をレーザを用いて焼き切る。この技術は、高価で、労働集約的で、時間がかかり、元に戻せず、かつその最低の調節が抵抗バンクの中で最も小さいディスクリート抵抗に限られるという点で、多くのアプリケーションで不満足なものである。しかも抵抗バンクのサイズは、抵抗間の間隔がレーザのスポットサイズよりも大きく設定されなければならず、典型的にはミクロンオーダーである。このため多くのアプリケーションのためにはダイスペースを大きくとるので受け入れられない結果となる。この事態は、トリミングされた抵抗が潜在的なアプリケーションを持つ多くのデバイスの最低パターン寸法よりも、典型的な抵抗バンクのほうが何倍も大きいという事実によってより悪化する。
【０００４】
抵抗トリミングの一つの潜在的なアプリケーションは、１９９６年１２月２４日に交付された米国特許第５，５８７，９４３号、「ＮＯＮＶＯＬＡＴＩＬＥ ＭＡＧＮＥＴＯＲＥＳＩＳＴＩＶＥ ＭＥＭＯＲＹ ＷＩＴＨ ＦＵＬＬＹ ＣＬＯＳＥＤ ＦＬＵＸ ＯＰＥＲＡＴＩＯＮ」にその一例が示される、例えばＧＭＲ構造に基づくメモリデバイスのようなメモリデバイス中の多くのセンス／リファレンス線ペアのバランスを取ることにある。前記特許は、その全体が全ての目的のためにここで参照によって援用される。つまり、そのようなデバイスの製造中に起こりうるランダムなばらつきは、充分に精密にマッチングが取れていない線のペアにつながる。そのような抵抗不整合は、例えば、パターン寸法、プロセス安定性、および厚さ、結晶構造、化学量論組成、および積層効果ばらつきのようなフィルム特性における各点ごとに異なるばらつきを含む多くの異なるファクタに依存している。
【０００５】
０．５ミクロン（１００ｎｍまでも下がる）の線幅および線間隔が予想されるので、残念ながらレーザトリミングは、そのようなメモリデバイスには不適であろう。レーザトリミングに必要な抵抗バンクのサイズは、不可能なくらい高価であり、ダイエリアの多くの部分を消費してしまい、小型化のメリットを無意味なものにしてしまうだろう。
【０００６】
上述のことを鑑みて、抵抗トリミングオーバヘッドが全体のデバイスサイズのうちのほんの少ししか占めない、ナノスケールデバイスのための抵抗トリミング技術を開発することが望ましい。そのような技術がよりトリミングを精密化し、コンピュータ制御で自動化されえて、かつ変化する条件を補償するために抵抗値を調節できるよう復元可能であることがさらに望ましい。
【０００７】
【発明の概要】
本発明によれば、上述の欠点の全てを補う抵抗トリミング技術が提供される。つまり本発明は、ここで磁気抵抗トリミングとよばれる技術を提供し、これは巨大磁気抵抗（ＧＭＲ）構造の磁界印加を通して抵抗値を操作する。
【０００８】
よって本発明は、関連する抵抗を持つ少なくとも一つの設定可能な抵抗要素を含む電子デバイスを提供する。そのような設定可能な抵抗要素は、巨大磁気抵抗を呈する少なくとも一つの多層薄膜要素を含む。それぞれの設定可能な抵抗要素の抵抗値は、その薄膜要素に関連する少なくとも一つの磁化ベクトルを操作する少なくとも一つの磁界の印加によって抵抗値の範囲にわたって設定可能である。様々な実施形態によれば、設定可能な抵抗要素は、単一の多層薄膜要素を備えている。他の実施形態によれば、設定可能な抵抗要素は、トランジスタおよびトランスの双方の特性を呈するトランスピンナとここでよばれる能動ＧＭＲデバイスを備えている。
【０００９】
他の具体的な実施形態によれば、メモリ中の第１および第２抵抗値をマッチングさせる方法が提供される。第１および第２抵抗値は、第１および第２メモリアクセス線にそれぞれ関連している。巨大磁気抵抗を呈する少なくとも一つの多層薄膜要素を備えた設定可能な抵抗要素は、第１および第２メモリアクセス線の少なくとも一つと関連づけられている。薄膜要素の磁化は、第１および第２抵抗値が所定の誤差範囲でマッチングするように操作される。
【００１０】
本発明のさらに他の実施形態によれば、第１および第２の複数のアクセス線を有するメモリにアクセスする方法が提供される。第２の複数のアクセス線は、アクセス線のペアを備えており、そのそれぞれは、それと関連づけられた抵抗値を有し、巨大磁気抵抗を呈する少なくとも一つの多層薄膜要素を備えている。薄膜要素の磁化は、２つの線のメモリビットが同一の磁気状態であるとき、アクセス線のそれぞれが等しい電流を運ぶように設定される。この実施形態によれば、メモリ中の個々のメモリセルは、第１および第２の複数のアクセス線の対応する一つにおける一致電流を用いてアクセスされる。
【００１１】
本発明の性質および優位性のさらなる理解は、明細書の残りの部分および図面を参照して理解されうる。
【００１２】
【発明の実施の形態】
本発明は、大きい抵抗バンクおよびレーザトリミング技術のレーザを必要としない、巨大磁気抵抗（ＧＭＲ）フィルムへの磁気関係のアプリケーションに基づく技術（ここでは総称して磁気抵抗トリミングという）を提供する。３つの異なるタイプの磁気抵抗トリミングが説明される。
【００１３】
第１実施形態によれば、一つ以上のＧＭＲフィルム要素が、抵抗バンクがあった部分の回路上に置かれる。それから一つ以上の磁界がＧＭＲ要素（群）に印加され、その連続的な磁性層の磁化方向を変更し、それによりそれぞれについて所望の抵抗値を達成する。この技術は抵抗ばらつきが比較的小さいアプリケーションについて有効である。
【００１４】
もう一つの実施形態によれば、トランジスタおよびトランスの双方の特性を有し、論理ゲートとして動作する多機能ＧＭＲデバイス（ここでトランスピンナとよぶ）が用いられて、例えばメモリデバイスの中のセンス／リファレンス線ペアの電流をバランスさせる。この技術は抵抗差が比較的大きい場合でも有効である。
【００１５】
第３の実施形態によれば、磁気抵抗トリミングは、トランスピンナ差動センスアンプの一つ以上のチャネルの利得を調節するために用いられ、それにより２つの入力線が不等な電流を持ってもゼロ出力が実現できる。
【００１６】
ＧＭＲフィルムは、交互に並んだ磁性体層および非磁性体層を含む。そのような構造の例は図１に示される。ＧＭＲフィルム１０２は、２つの４ｎｍパーマロイ層（１０４および１０６）、２つの２ｎｍ銅層（１０８および１１０）、および４ｎｍコバルト層１１２を有する。このようなＧＭＲ構造は、この基本構造を複数回繰り返した構造を有してもよい。ＧＭＲフィルムの磁性層が同じ向きに磁化されるとき（図１ａ）、フィルムの抵抗は最小化される。これは一部には、電子が磁化を起こすときに、磁性材料中の伝導電子が同じ向きにスピン極性化されているという事実による。
【００１７】
もし一方で、隣接磁性層が逆向きに磁化されるなら（図１ｂ）、隣接層間を動く伝導電子は高いインタフェーススキャッタリングに遭遇し、フィルムの全体的な抵抗が対応する分だけ増加する。そのようなフィルムのＧＭＲ値は、典型的には最大抵抗Ｒｍａｘおよび最小抵抗Ｒｍｉｎの間の差を最小抵抗で除した百分率で定義される。ここで分数を用いた差は以下によって定義される：
【００１８】
ｇｍｒ ≡ （Ｒｍａｘ − Ｒｍｉｎ）／Ｒｍｉｎ　　　（１）
【００１９】
ＧＭＲの実際の抵抗は、印加された磁界Ｈに依存し、交互の層の磁化が反平行である分から平行である分だけ少ない、フィルムの分数式ｆ（Ｈ）に比例する成分を持つ。
【００２０】
Ｒ（Ｈ） ＝ Ｒａｖｅｒａｇｅ ＋ Ｒｍｉｎ δ　　　（２ａ）
δ ≒ ｆ（Ｈ） ｇｍｒ／２　　　　　　　（２ｂ）
【００２１】
ＧＭＲフィルムの抵抗Ｒおよび印加磁界の間の関係の例は、図２のＲ−Ｈカーブに示される。Ｒ−Ｈカーブ２０２は、高い正の磁界から始まり、高い負の磁界へと向かうメジャーループの半分を示す。パーマロイ層の磁化が反転して、コバルト層の磁化と反平行になるとき（その高い保磁力のためにここでスイッチングは起きない）、抵抗は上昇する。コバルト層の保磁力が最終的に克服され、コバルト層の磁化がスイッチングするとき、隣接層の磁化は再び平行になり、抵抗は減少する。Ｒ−Ｈカーブ２０４は、コバルト層のそれと反平行であるパーマロイ層の磁化から始まり、印加磁界がより正になるにつれて再び平行になるマイナーループの半分である。
【００２２】
図２のＲ−Ｈカーブからは、本発明の磁気抵抗トリミング技術が多層ＧＭＲ薄膜要素の抵抗を上げたり、下げたり、連続的に調節するために用いられうることがわかる。調節は、ＧＭＲフィルムがその意図するアプリケーションで動作しているときにでさえなされうる。さらに様々な実施形態によれば印加磁界は、ＧＭＲフィルムと隣接しているか、集積されているストリップラインから、外部コイルから、またはそれらの両方から与えられうる。
【００２３】
本発明の磁気抵抗トリミング技術の具体的な実施形態は、多層ＧＭＲフィルムが記憶、読み出しおよび書き込みに用いられる不揮発性ランダムアクセスメモリのコンテクストで説明される。書き込みは、メモリアレイ中の記憶要素へのランダムアクセスを提供するワードおよびディジット線中の電流の一致によって、記憶要素の磁化ベクトルがスイッチングされる誘導動作である。読み出しは、ＧＭＲ記憶要素中の抵抗変化を通して達成される。
【００２４】
具体的な実施形態によれば、この３つの機能−記憶、読み出し、および書き込み−は、連続した磁性層が異なる保磁力を有する多層構造を用いて達成される。いくつかの実施形態においては、コバルトが高保磁力層に用いられ、一方でパーマロイは低保磁力層に用いられる。そのような実施形態においては、コバルト層が記憶された情報を格納し、パーマロイ層が読み出しに用いられる。そのようなメモリの動作のより完全な議論は、米国特許第５，５８７，９４３号を参照されたい。この特許は上述のように参照によって援用される。
【００２５】
本発明の具体的な実施形態と共に用いられる例示的なメモリアレイ３００の一部分が図３に示される。メモリセルはセンスディジット線３０２およびＳ字ワード線３０４の組み合わせを介してアクセスされる。センスディジット線３０４は、多層ＧＭＲフィルムである。アクティブビットエリア、つまり情報が記憶される位置は、ワード線３０４がセンスディジット線３０２と平行に走り、直接その上に位置する場所、つまり重なり合った領域である。記憶はセンスディジット線のその部分のうち高保磁力層内においてである。センスディジット線の低保磁力層は、読み出しに用いられる。つまり、センスディジット線３０２は、記憶層の磁化の磁気抵抗センシングのための電流を供給する。センスディジット線３０２はまた、書き込み操作中には、高保磁力記憶層の反転のために、読み出し操作中には、低保磁力記憶層の反転のために半選択磁界を提供する。センス信号は、センス線に沿った他のビットの状態によって変化するペデスタルにある。このペデスタルは読み出し操作中は取り除かれなくてはならない。
【００２６】
メモリアレイ３００が高速ランダムアクセスメモリに適用されるときは、単一のビットを表現するそれぞれの記憶位置は、２つの隣接する重なり合った領域、つまり単一のワード線３０４によって重なり合った２つの隣接するセンスディジット線３０２の部分を用いる。２つの隣接するセンスディジット線はまた、ここではセンスディジット／リファレンス線とも呼ばれる。ペデスタルおよびノイズは、センスディジット線およびリファレンス線間のコモン信号を除去し、ビット値を直接与える、ファーストステージ回路（不図示）によって除去される。
【００２７】
リファレンスおよびセンスディジット線の２つのペアがワード線４０２と交差するように示される図４を参照しながら、メモリアレイ３００の動作を説明する。読み出し操作の前に、それぞれのリファレンス／センスディジットペアの２つの線は、同一の磁気状態にあり、つまり両方の線の対応する層の磁化は同じである。センスディジット／リファレンスペア（例えば線４０４および４０６）の電流パルスは、これらの線上のそれぞれのメモリセルの記憶層（つまり高保磁力層）を不変のままにし、一方では、読み出しされている２つの隣接するメモリセル内のセンス層を除いて、ラインペア上のそれぞれメモリセルのセンス層（つまり低保磁力層）上に同じ磁化をかける。つまり、ワード線４０２の一致電流がこれら２つの隣接メモリセルの低保磁力層を逆状態に維持する。これは図４に示されるように隣接セルのワード線電流が逆向きになっていることを参照すれば理解できる。
【００２８】
結果として、隣接センスディジット／リファレンス線の磁化は、読み出しされているビットの読み出し層を除いて、同一になる。そして電流がセンスディジット線４０４および対応するリファレンス線４０６に送り出されて、それらのそれぞれの抵抗を測定する。２つの抵抗値が比較されることによって、関心のあるメモリセルのビット値が決定される。低抵抗を持つ線は、同じ向きに磁化された全ての磁性層を持ち、読み出し層の磁化が記憶層のそれと逆である線のペアでは抵抗が高い。同じ電圧が２つの線に印加されるとき、トランスピンナ差動アンプの２つのチャネルは、その差がセンスディジット／リファレンス線の磁化の差を反映するような電流を受け取り、非ゼロの出力を生む。
【００２９】
この手法がうまく機能するためには、それぞれのセンスディジット線およびその対応するリファレンス線間の抵抗の理論的な差から生じるオフセットは、読み出しされる信号よりも小さくなければならない。様々な具体的な実施形態によれば、これらの抵抗差の最小化は、本発明の磁気抵抗トリミング技術を用いて達成される。
【００３０】
ある実施形態によれば、１つ以上のＧＭＲフィルム要素が、線の一つまたは両方をペアにして直列に配置される。これらのＧＭＲフィルム要素の選択されたものの磁化（および抵抗）は、それから、２つの線の抵抗が非常に近いところまで一致するように操作される。より具体的な実施形態によれば、マッチングは、測定機器の精密さを越えるくらいに達成されてきている。後述の他の実施形態によれば、トランスピンナが線ペアをバランスさせるために用いられる。
【００３１】
トランスピンナは、多機能・アクティブＧＭＲデバイスであり、トランジスタおよびトランスの双方に似た特性を持つ。トランジスタのように、それは増幅、論理、または反転のために用いられる。トランスのようにトランスピンナは、入力抵抗を出力から絶縁したまま、電圧および電流を上げたり、下げたりするために用いられる。トランジスタのようにトランスピンナは、小さいところに集積できる。従来のトランスとは異なり、トランスピンナは周波数遮断がなく、直流に至るまで結合はフラットである。さらにトランスピンナの動作特性（増幅、電流要件、および速度）は、その大きさが小さくなるほど改善される傾向にある。トランスピンナのさらなる情報は、１９９９年７月２７日および２０００年２月２９日にそれぞれ付与された米国特許第５，９２９，６３６号および第６，０３１，２７３号、「ＡＬＬ−ＭＥＴＡＬ， ＧＩＡＮＴ ＭＡＧＮＥＴＯＲＥＳＩＳＴＩＶＥ， ＳＯＬＩＤ−ＳＴＡＴＥ ＣＯＭＰＯＮＥＮＴ」を参照されたい。これらはその全体が全ての目的のためにここで参照によって援用される。
【００３２】
トランスピンナ５００の具体的な実現例が図５に示される。ＧＭＲフィルム構造を備えた４つの抵抗要素Ｒ１〜Ｒ４は、ホイートストンブリッジとして構成される。入力線５１０および５１２のいずれかの電流は、一つ以上のＧＭＲフィルムＲ１〜Ｒ４において磁界を作る。これがブリッジを不平衡に、出力端子５１４および５１６間に出力信号を作り出す。図５のトランスピンナ実現例においては、入力線５１０および５１２は、誘導的に抵抗要素Ｒ１〜Ｒ４にコイルで結合されるように示されている。他の集積回路の実施形態によれば、この結合はストリップラインを用いて達成される。
【００３３】
上述のように、トランスピンナ５００のそれぞれのレグの抵抗は、磁界の印加によって、それぞれのＧＭＲフィルム層の磁化ベクトルを操作することによって変化させられうる。そのような磁界は、ＧＭＲフィルムから電気的に絶縁されている入力線５１０および５１２に電流を印加することによって発生させることができる。入力線５１０は、ＧＭＲフィルムＲ１およびＲ３に誘導的に結合されており、ＧＭＲフィルムＲ１およびＲ３の抵抗を変えるための磁界を与える。入力線５１２は、ＧＭＲフィルムＲ２およびＲ４に誘導的に結合されており、ＧＭＲフィルムＲ２およびＲ４の抵抗を変えるための磁界を与える。もし全ての４つのＧＭＲフィルムの抵抗が同一であるなら、入力線５１０および５１２の等しい電流が抵抗を等しく変化させ、ブリッジを不平衡にはさせず、よってゼロ出力を生む。しかしもし等しくない電流が印加されると、抵抗の不平衡が生じ、よって非ゼロの出力が生まれる。
【００３４】
図６は、本発明の具体的な実施形態と共に用いられる差動トランスピンナ６００の集積回路実現例である回路図（ａ）および集積回路レイアウト（ｂ）を示す。具体的な実施形態によれば、トランスピンナ６００は、単一のＧＭＲフィルム、絶縁層、単一の導体層、第２絶縁層、および厚いパッドメタル層を作る非常に少ない製造ステップしか要求しない。
【００３５】
トランスピンナ５００の出力電圧と、電源電圧、入力電流、ＧＭＲ値、レグ抵抗値、および出力抵抗を含む他の様々なパラメータとの関係が以下に説明される。この分析は、４つの抵抗要素Ｒ１〜Ｒ４（同一の磁気状態のとき）のそれぞれの抵抗が同一であると仮定し、この抵抗値をｒと表す。正の電流が入力１に、負の電流が入力２に与えられるとき、様々な抵抗は以下によって与えられる：
Ｒ１ ＝ ｒ（１ − δ）　　　（３ａ）
Ｒ２ ＝ ｒ（１ ＋ δ）　　　（３ｂ）
Ｒ３ ＝ ｒ（１ − δ）　　　（３ｃ）
Ｒ４ ＝ ｒ（１ ＋ δ）　　　（３ｄ）
ここでδは、方程式２ｂによって与えられる。
【００３６】
トランスピンナ５００の出力抵抗は、ｒ ５で表される。抵抗要素Ｒ１〜Ｒ４およびｒ ５のそれぞれの中の電流は、ｉ１〜ｉ５で表される。ブリッジ全体の電圧降下、つまり電源線に与えられる電圧はＶで表される。キルヒホフの法則から、以下が得られる：
ｉ１ − ｉ２ − ｉ５ ＝ ０　　　（４ａ）
ｉ４ − ｉ３ ＋ ｉ５ ＝ ０　　　（４ｂ）
【００３７】
また対称性から
ｉ１ ＝ ｉ３ 　　　　　　（５ａ）
ｉ２ ＝ ｉ４ 　　　　　　（５ｂ）
である。
【００３８】
電源線とグランドとの間にパスに渡る電圧降下はＶでなければならないので
（１ − δ） ｒ ｉ１ ＋ （１ ＋ δ） ｒ ｉ２ ＝ Ｖ　　　　　（６）
（１ − δ） ｒ ｉ１ ＋ ｉ５ ｒ５ ＋ （１ − δ） ｒ ｉ１ ＝ Ｖ　　 （７）
となる。
【００３９】
方程式（４）、（６）、および（７）を合わせて、
ｉ５ ＝ ２ ｉ１ δ／［１ ＋ δ （ｒ５／ｒ）］　　　　　　　（８ａ）
となる。この方程式は、トランスピンナ５００の出力電流を表現する。
【００４０】
また、増幅率
Ａ ＝ 出力電流／入力電流　　　（９）
がトランスピンナ５００への電源、およびＧＭＲフィルムの線幅にどのように依存するかも関心がある。この分析のために、ｒ５／ｒ ＜＜ １という近似が用いられる。これは、トランスピンナ５００の入力および出力線がＧＭＲフィルムよりずっと厚いという事実（例えば銅２０ｎｍおよびＡｌＣｕ３００ｎｍと、銅２〜４ｎｍとの対比）による。さらに抵抗のわずかな変化はδ ＜ ０．５ ｇｍｒ（方程式２ｂを参照）を満たすので、δ ＜＜ １である。完全な反転の場合、つまりｆ（Ｈ） ＝ １のとき、方程式８ａは、以下のようになる：
【００４１】
ｉ５ ＝ ２ｉ１ δ ＝ ｉ１ ｇｍｒ　　　　　　　　（８ｂ）
入力電流は、低保磁力、例えばＧＭＲフィルムのパーマロイ層を反転するのに充分でなければならず、つまり層の保磁力Ｈｃに等しい磁界を作るのに充分でなければならない。幅ｗおよび長さＬのストリップライン中の電流ｉによって作られる磁界Ｈは、マクスウェルの方程式ｃｕｒｌ Ｈ ＝ Ｊ’から得られて以下のようになる：
【００４２】
Ｈ ＝ ２π ｉ／ｗ Ｏｅ　　　　（１０）
ここでｉはｍＡであり、ｗはミクロンである（単位をマクスウェル方程式のものから方程式（１０）のそれらに変えるにあたっては４π Ｏｅ ＝ １０３ Ａ／ｍであることに注意）。よって磁界Ｈｃを作るのに必要な入力電流は、
入力電流 ＝ （１／２π） Ｈｃ ｗ ｍＡ／（Ｏｅ−ミクロン）　　　（１１）
【００４３】
出力電流を導出するためには、図５を参照して、電源電圧ＶがＲ１およびＲ２に直列に与えられ、ｉ５が小さいので抵抗要素Ｒ１およびＲ２のｉはｉ１と近似できる。よって電流ｉ１はオームの法則により、Ｖ（単位ボルト）のＲ１およびＲ２の和、つまり２ｒ（単位オーム）に対する比である。よってｉ１ ＝ １０３ Ｖ／（２ｒ） ｍＡであり、したがって方程式８ｂによれば出力電流は、
出力電流 ＝ １０３ ｇｍｒ Ｖ／（２ｒ） ｍＡ　　　　（１２）
となる。
【００４４】
そして増幅率は、
Ａ ＝ π １０００ ｇｍｒ Ｖ／（ｒ Ｈｃ ｗ）　　　　　（１３ａ）
図６の４つのＧＭＲ抵抗の抵抗ｒを１平方当たりのオームでシート抵抗Ｒｓｑ と平方の数Ｌ／ｗとの積、つまりｒ ＝ （Ｌ／ｗ） Ｒｓｑによって表現できればより有用である。このとき増幅率Ａは以下のように書ける：
【００４５】
Ａ ＝ π １０００ ｇｍｒ Ｖ ／ （Ｈｃ Ｒｓｑ Ｌ）　　　　（１３ｂ）
ここでＨｃはＯｅ、ｗおよびＬはミクロンである。
【００４６】
トランスピンナは汎用の全金属電子機器の基本−アナログとともにディジタルも−を形成しうる。例えばこれらのＧＭＲデバイスは、図７のメモリアレイ７００のようなランダムアクセスメモリアレイ中の全ての電子的な機能のために用いられうる。つまりトランスピンナは、アクティベートされるワード線を選択し（７０２）、センスディジット／リファレンス線を選択してアクティベートし（７０４）、ドライブ線への電圧を制御する、選択されたセンスディジット／リファレンス線ペア間の電流の差を増幅し（７０６）、かつ後段におけるさらなるセンス増幅するために用いられうる。
【００４７】
２つの均一にマッチングしていない入力線間の差から生じるオフセットよりも上で物理信号が読み出しされるアプリケーションにおいては、トランスピンナは非常に効果的である。それはその入力ではトランスとして機能し、２つの線間のコモンモード信号を除去し、その出力では差動アンプとして機能し、物理信号を増幅する。メモリアレイ７００において、それぞれのセンスディジット／リファレンス線ペアに結合された差動トランスピンナ７０６があり、センスディジット線はトランスピンナの入力１に接続されており、対応するリファレンス線は入力２に接続されている（図５および図６を参照）。上述のように、それぞれのトランスピンナの入力１および入力２は、そのＧＭＲフィルム抵抗要素と誘導的にだけ結合されているので、入力は出力からＤＣ的に分離されている。
【００４８】
ペアのセンスディジット・リファレンス線が同じ磁気状態にあるときは、差動トランスピンナ７０６の出力はゼロでなければならない。しかし製造プロセスでの不完全性のために、センスディジット線の抵抗は、典型的にはそのリファレンス線のそれとは異なる。結果として、同じ電圧が２つの線に印加されているとき、異なる電流が関連する差動トランスピンナ７０６に流れ込むことになり、トリミングされていないトランスピンナにおいては非ゼロの出力を生じ、これは誤差電圧となる。本発明の具体的な実施形態によれば、それぞれのセンスディジット／リファレンス線ペアの差動トランスピンナ７０６は、この不平衡を補償するためにトリミングされうる。
【００４９】
つまり、抵抗不平衡の補償は、高保磁力層、つまりコバルト層の一つを少なくとも部分的に反転することでトランスピンナの出力を減少させることによって達成される。具体的な実施形態によれば、トランスピンナの他の側は、高保磁力層（群）が飽和した状態で動作している。低保磁力層（群）は、入力電流に反応することが自由なままで残っており、それにより動的な出力をつくりだす。コバルト層の適当なパーセンテージを反転することによって、リファレンス・センスディジット線が同じ磁気状態にあるとき、つまりゼロであることが期待されるとき、トランスピンナの出力がゼロになるようにできる。
【００５０】
方程式（８ｂ）は、入力１および２の電流が大きさが等しく、極性が逆である場合を表現する。電流が同じ極性で、大きさが異なるときは、方程式は以下のようである。
【００５１】
ｉ５ ＝ ｉ１ （δ１ − δ２）　　　　　（１４）
【００５２】
２つの部分の抵抗変化は等しくないので、ｉ５は非ゼロである。方程式（２ｂ）において、ｆ（Ｈ）は、高保磁力層および低保磁力層（つまりコバルト層およびパーマロイ層）の、磁化が反平行であるフィルムよりもそれが平行であるものだけ少ない部分である。よってここでｆ（Ｈ）を２つの項の積として書けて、一つは高保磁力層で、もう一つは低保磁力層である。
【００５３】
ｆ（Ｈ） ＝ ｆｃ（Ｈ） ｆｐ（Ｈ）　　　　（１５）
【００５４】
ここで ｆｃ（Ｈ） は正の向きに磁化したコバルト層よりも負の向きに磁化したものだけ少ない部分であり、ｆｐ（Ｈ）はパーマロイ層の対応する部分である。これは、コバルトの保磁力がパーマロイのそれよりもずっと高いときには合理的な仮定である、層は互いに独立して反転するということと、トランスピンナが典型的には、パーマロイの磁化だけが変化し、コバルトのそれは変化しないままである低い磁界で動作することとを仮定している。つまり
【００５５】
ｆｃ（Ｈ） ＝ 一定　　　　　（１６）
【００５６】
であり、ここでｆｃ（Ｈ）の値は一般に２つの入力について異なる。
【００５７】
トランスピンナは、パーマロイの印加磁界に対する（入力線の電流からの）レスポンスが、興味のある電流レンジについて比較的直線的であるように設定され、つまり
【００５８】
ｆｐ ＝ ｋ Ｉ　　　　｜ ｆｐ ｜ ＜ １　　　（１７）
【００５９】
である。ここで比例定数ｋはループの剪断によって決定される。リファレンス線からの電流をｉｒｅｆ でセンスディジット線からの電流をｉｓｅｎｓｅで書くと、
【００６０】
δ１ ＝ ｆｃ１ ｆｐ ｇｍｒ／２ ＝ ｆｃ１ ｋ ｉｓｅｎｓｅ ｇｍｒ／２　　　（１８）
δ２ ＝ ｆｃ２ ｆｐ ｇｍｒ／２ ＝ ｆｃ２ ｋ ｉｒｅｆ ｇｍｒ／２　　　　（１９）
【００６１】
そして方程式（１４）、（１９）、および（２０）によって、トランスピンナの出力電流１５は、以下のように与えられる。
【００６２】
ｉ５ ＝ ｉ１ （δ１ − δ２） ＝ ｉ１ ｋ （ｇｍｒ／２）（ｆｃ１ ｉｓｅｎｓｅ − ｆｃ２ ｉｒｅｆ）　　　（２０）
【００６３】
方程式（２０）は、センス電流がリファレンス電流と異なっても、線が同じ磁気状態にあるときは、出力電流ｉ５は、コバルト層の磁化を調節することによってゼロにしうることを明らかにしている。よって例えば、もしセンスディジット線の電流が対応するリファレンス線のそれよりも大きいなら、正の向きのトランスピンナのリファレンスレグのコバルトを飽和させることによってｆｃ２ ＝ １にし、トランスピンナのセンスディジットレグのコバルトを部分的に反転させることによってｆｃ１ ＝ ｉｒｅｆ／ｉｓｅｎｓｅにすることによって、電流は平衡にすることができる。これは、二つの線が異なる抵抗を持っていても入力を平衡にする。２つのコバルト層が独立に調節されうるという事実によって、調節が促進される。この技術は、与えられたセンスディジット／リファレンス線ペアの、事実上いかなる抵抗の不均等であっても補償できることに注目されたい。これは抵抗の差がフィルムのｇｍｒ値よりもずっと大きい場合であってもそうである。
【００６４】
本発明の様々な具体的な実施形態によれば、トランスピンナがセンスディジット／リファレンス線ペアに接続される多くの方法がある。これらの選択肢の４つが図８を参照して説明される。それぞれの選択肢はコイルを使うように示されている。しかし本発明は、ストリップラインを用いる同様の実施形態をも考えている。さらに明瞭さのために、実施形態のそれぞれはトランスピンナの入力線だけを示しており、抵抗要素を省略している。
【００６５】
図８（ａ）は、トランスピンナの４つの抵抗要素（不図示）のそれぞれがセンスディジット線８０６およびリファレンス線８０８の双方からの電流によって影響されるように構成されたトランスピンナの入力線８０２および８０４を示す。この図において、これは同心円状に構成されているコイルによって示されている。ストリップラインの実施形態においては、入力線は他の層の上に間に絶縁体を挿んで堆積されたストリップラインとなる。この構成例は示された４つの差動アンプの高い感度を有するが、入力線の重なりが部分的でしかない場合を除いて比較的低いトリミングの感度を有する。
【００６６】
図８（ｂ）は、センスディジット線８１６からの電流はトランスピンナ抵抗要素の２つに磁界を供給する入力線８１２だけを通り、リファレンス線８１８からの電流はトランスピンナ抵抗要素の他の２つに磁界を供給する入力線８１４だけを通るように構成されたトランスピンナの入力線８１２および８１４を示す。ＧＭＲ抵抗要素のどのペアの高保磁力層も部分的には減磁されえて、その結果、トランスピンナのそれぞれのチャネルは異なる増幅率を有するようになる。これは、センスディジット・リファレンス線が同一の磁気状態のときに出力をゼロにするように調節しうる。図５のトランスピンナ５００は例えば、そのような接続のために構成されている。
【００６７】
図８（ｃ）は、センスディジット線８２６およびリファレンス線８２８の中点間に直列に接続されたトランスピンナの入力線８２２および８２４を示す。この構成においては、２つの入力線を流れる電流は、それらの抵抗の差に比例する。ＧＭＲ抵抗のペアの高保磁力層は図８（ｂ）のように調節されうる。
【００６８】
図８（ｄ）は、センスディジット線８３６およびリファレンス線８３８の間に結合された入力線８３２を示す。入力線８３４は、それらの間の抵抗の固有の差を補償するために、つまりオフセットを消すために用いられる。この構成は、差動アンプとして示された４つのうち最も感度が低い。
【００６９】
図８の４つの構成は、抵抗トリミングためのトランスピンナを使う４つの異なる方法につながる。
【００７０】
差動トランスピンナは、特別の方法で動作させない限りヒステリシスを呈する。このヒステリシスは、もしトランスピンナが異方性磁界と同じかそれより大きい磁界で低保磁力（例えばパーマロイ）の層の困難軸方向にバイアスされているなら、回避できる。これはヒステリシスを解消し、透磁率は非常に大きくなる。高い保磁力（例えばコバルト）層は非常に影響に受けにくいが、それはその異方性磁界が典型的には低保磁力層のそれよりもずっと大きいからである。信号磁界はトランスピンナの入力線によって印加されて、磁界容易軸方向である。
【００７１】
バイアス磁界を必要としない第２の方法は、高保磁力層の容易軸に垂直な低保磁力層の容易軸を持つトランスピンナを製造することである。よって低保磁力層は磁壁運動反転よりは均一な磁化回転を経る。
【００７２】
トランスピンナヒステリシスを扱う第３の方法は、トランスピンナをそれぞれの読み出し動作の前と同じように初期化することである。例えばそれぞれの読み出し動作は、全ての低保磁力層を反転するが、高保磁力層のいずれも反転しない負のパルスを印加することによって始めうる。これは以前のあらゆる低保磁力層履歴を消す。
【００７３】
第４の方法によれば、トランスピンナの低保磁力層は、高保磁力層に反平行に初期化され、それをヒステリシスカーブの非常に急な部分（図２を参照）にしたままにする。そして小さな入力電流が大きな出力を生じる。
【００７４】
本発明の具体的な実施形態によれば、トランスピンナがセンスディジット線をそのリファレンス線に対してバランスさせるために用いられるとき、トランスピンナの抵抗要素はセンスディジット・リファレンス線が同一の磁気状態にあるときに（つまり２つの線の記憶層中の、それぞれの対応する位置において同じ数の１と０があり、２つの線の読み出し層中に同一の対応する磁化がある）、トランスピンナがゼロ出力を与えるように調節される。読み出し層の磁化がセンスディジット線ではなくリファレンス線上で少しでも変わると、抵抗の比が代わり、トランスピンナは非ゼロの出力を与える。つまりトランスピンナは、入力電流が共に同一であるときではなく、センスディジット線およびリファレンス線が同じ磁気状態であるときにゼロ出力を与えるように調節されるわけである。２つの線に印加される電圧は等しいが、抵抗が等しくないので線を流れる電流は等しくなくなる。
【００７５】
読み出し動作の間、トランスピンナを通る読み出し電流は、その低保磁力層を反転するのに充分大きいが、その高保磁力層を反転するのに充分大きくはない。したがってトリミング調節は、高保磁力層（読み出し動作中に一部反転された状態で残る）のために行われ、低保磁力層（読み出し電流に応じて変化が自由である必要がある）のためではない。トランスピンナの高保磁力層は、書き込み動作によって影響されないが、これはトランスピンナの抵抗要素が物理的にセンスディジット線に接続されていないからである。
【００７６】
センスディジット線ペアに結合されたトランスピンナを適切にバランスとることによって、そうでなければ必要になる読み出し動作ペデスタルを除去する追加のステップが省略され、読み出し時間がそれに対応して減少することが理解できよう。
【００７７】
本発明は具体的な実施形態を参照して特に示され説明されてきたが、本発明の精神および範囲をはずれることなく、開示された実施形態の形態や詳細を変更することができることは当業者には理解されるだろう。例えば本発明の具体的な実施形態はランダムアクセスメモリアレイ中のセンスディジット線ペアをバランスさせることを参照してここでは説明されてきた。しかし本発明の技術は、例えば個々の抵抗要素を特定の値に設定したり、様々なアプリケーションにおいてトランスピンナを静止動作点に設定したりすることを含む、より一般的な抵抗トリミングアプリケーションに広く関連することが理解されよう。
【００７８】
さらに、具体的な実施形態の記載はＧＭＲ構造のある特定の層の反転を参照しているようにみえるが、そのような実施形態は実際には多層の反転をも包含することが理解されよう。つまり明細書がＧＭＲ構造の高保磁力層の反転を参照するとき、それは実際には高・低保磁力膜の多数組を含むＧＭＲ構造における複数のそのような層の反転を総体的に参照しうるのである。
【００７９】
また本発明の基本トランスピンナの要素は、様々な方法によって構成かつ製造されてここに記載されたトリミングを達成しうる。例えば図５に示す理想トランスピンナは、図６を参照して上述されたように製造されうる。しかし記載された実施形態やその他の実施形態のために適している多くの代替構成が存在する。
【００８０】
例えば図５のトランスピンナはまた、ＩＣのかたちの差動トランスピンナ９００を示す図９に示すように製造されうる。図５を参照して上述したように、Ｒ１〜Ｒ４はＧＭＲフィルムを含み、入力１および２は磁界をＧＭＲフィルムに印加する電気伝導体、例えば銅を含む。破線は下部の層への接続を示す。簡明さのために、絶縁層は図示されていない。
【００８１】
さらにトランスピンナ５００のハイブリッドのタイプ（つまり図１０のトランスピンナ１０００）も示されるように、ＧＭＲフィルムをエッチングして４つの同じ部分（Ｒ１〜Ｒ４）に作り込み、必要な電気接続を行い、２つの外部入力コイル（入力１および２）を抵抗の周囲に巻くことによって作りうる。このハイブリッド設計は、一つのＧＭＲフィルムだけが用いられることで、トランスピンナの全ての４つのレグの振る舞いが同じであるという利点を有する。さらに巻かれた入力線は作るのが容易である。一般に、トランスピンナ１０００は比較的、製造が簡単であり、特にＩＣ製造を必要としないアプリケーションに有用である。
【００８２】
トランスピンナ５００、９００、および１０００の代替物として、それぞれの入力線は全ての４つの抵抗要素の磁化に影響を与えてもよい。トランスピンナ１０００と同様に製造された実施形態においては、入力線のそれぞれは抵抗要素の全ての４つの周りに巻かれる。ＩＣの実施形態においては、入力線の２つの層が用いられる。そのような実施形態はトランスピンナ１１００によって例示される。入力線１および２は、お互いを中和する傾向があるように構成される。つまり４つの抵抗要素Ｒ１〜Ｒ４のそれぞれによって受けられる磁界は、２つの入力導体中の電流間の差に対応する。この設計は、図９および１０の設計よりも若干、複雑になるが、より感度が高くなるという利点を有する。
【００８３】
本発明の原理が有効である様々な方法を鑑みて、本発明の範囲は添付の特許請求の範囲によって決定されるものである。
【図面の簡単な説明】
【図１】巨大磁気抵抗（ＧＭＲ）を呈する多層薄膜要素の簡略化された概念図である。
【図２】ＧＭＲフィルムの抵抗と印加された磁界との関係を示すグラフである。
【図３】本発明の具体的な実施形態と共に用いられるメモリアレイの斜視図および断面図である。
【図４】メモリアレイのワード線中の電流の効果を示す図である。
【図５】本発明の具体的な実施形態と共に用いられるトランスピンナの簡略化された回路図である。
【図６】本発明の具体的な実施形態と共に用いられる差動トランスピンナの簡略化された表現の図である。
【図７】本発明の具体的な実施形態によって設計されたメモリアレイの簡略化された概念図である。
【図８】センスディジット／リファレンス線ペアをバランスさせるためにトランスピンナが用いられる４つの異なる実施形態のうちの一つを示す図である。
【図９】集積回路のかたちの差動トランスピンナの簡略化された表現の図である。
【図１０】ハイブリッドトランスピンナの簡略化された表現の図である。
【図１１】入力線の２つの層を有する差動トランスピンナの簡略化された表現の図である。
【図１】
2004503119.tif 000003
【図２】
2004503119.tif 000004
【図３】
2004503119.tif 000005
【図４】
2004503119.tif 000006
【図５】
2004503119.tif 000007
【図６】
2004503119.tif 000008
【図７】
2004503119.tif 000009
【図８】
2004503119.tif 000010
【図９】
2004503119.tif 000011
【図１０】
2004503119.tif 000012
【図１１】
2004503119.tif 000013
【国際公開パンフレット】
2004503119.tif 000014
2004503119.tif 000015
2004503119.tif 000016
2004503119.tif 000017
2004503119.tif 000018
2004503119.tif 000019
2004503119.tif 000020
2004503119.tif 000021
2004503119.tif 000022
2004503119.tif 000023
2004503119.tif 000024
2004503119.tif 000025
2004503119.tif 000026
2004503119.tif 000027
2004503119.tif 000028
2004503119.tif 000029
2004503119.tif 000030
2004503119.tif 000031
2004503119.tif 000032
2004503119.tif 000033
2004503119.tif 000034
2004503119.tif 000035
2004503119.tif 000036
2004503119.tif 000037
2004503119.tif 000038
2004503119.tif 000039
2004503119.tif 000040
2004503119.tif 000041
2004503119.tif 000042
2004503119.tif 000043
2004503119.tif 000044
2004503119.tif 000045
2004503119.tif 000046
2004503119.tif 000047
2004503119.tif 000048
2004503119.tif 000049
2004503119.tif 000050
2004503119.tif 000051
2004503119.tif 000052
【国際公開パンフレット（コレクトバージョン）】
2004503119.tif 000053
2004503119.tif 000054
【国際調査報告】
2004503119.tif 000055