(57)【要約】切替え調整器は、少なくとも２つの電力スイッチ（Ｓ３、Ｓ４）と、２つの整流器スイッチ（Ｓ１、Ｓ２）と、一次（ＮＰ）巻線および二次（ＮＳ１、ＮＳ２）巻線を有する電力変圧器（Ｔ１）と、電力スイッチの制御パルスを生成するための制御回路（２０）と、接続された負荷に出力電流を提供するためのインダクタ（Ｌ０）と、インダクタを流れる電流を感知するための二次巻線およびインダクタに結合された電流センサとを含む。電流センサは、１つに接続された第１（Ｒ１）抵抗および第２（Ｒ２）抵抗ならびにキャパシタ（ＣＦ）を含み、感知電圧と、インダクタの出力電流とインダクタおよび二次巻線の固有ＤＣ抵抗との積に比例する出力とを提供する。電流センサは、過負荷または短絡の状態に対して切替え調整器を調整および保護するために制御回路に結合される。
2004535149.tif 000002
【特許請求の範囲】
【請求項１】
電位源ＶＩＮに結合された入力を有し、かつ出力電位Ｖ０および出力電流を提供する出力を有する切替え調整器であって、
少なくとも２つの制御可能電力スイッチと、第２ノードにおいて直列に接続された少なくとも２つの整流器スイッチとを有する切替え回路であって、前記少なくとも２つの制御可能スイッチが、それぞれ、制御ノードを有し、前記第１整流器スイッチおよび前記第２整流器スイッチが、制御端子を有する切替え回路と、
前記少なくとも２つの制御可能電力スイッチを介して前記入力に接続された少なくとも１つの一次巻線と、第１ノードにおいて共に直列に接続された第１二次巻線および第２二次巻線とを有する変圧器であって、前記第１二次巻線が、第３ノードにおいて前記第１整流器スイッチに接続され、前記第２二次巻線が、第４ノードにおいて前記第２整流器スイッチに接続され、前記第１二次巻線および前記第２二次巻線が、固有ＤＣ巻線抵抗を有する変圧器と、
出力段階入力および出力段階出力を有する出力段階であって、前記出力段階入力が、前記第１ノードおよび前記第２ノードに接続され、前記出力段階出力が、負荷回路に接続され、前記出力段階入力および前記出力段階出力が、共通ノードを有する出力段階と、
前記出力段階入力に接続された第１端子と前記出力段階出力に接続された第２端子と、その間の固有ＤＣ抵抗とを有する、前記負荷回路に出力電流を提供するためのインダクタと、
電流センサ入力および電流センサ出力を有する電流センサであって、前記電流センサ入力が、前記第３ノードおよび前記第４ノードならびに前記インダクタの前記第２端子に接続され、電流センサが第１抵抗および第２抵抗ならびにキャパシタを備え、前記第１抵抗が、第１端子および第２端子を有し、前記第２抵抗が、第１端子および第２端子を有し、前記キャパシタが、第１端子および第２端子を有し、前記第１抵抗の前記第１端子が前記第３ノードに接続され、前記第２抵抗の前記第１端子が、前記第４ノードに接続され、前記第１抵抗の前記第２端子が、前記第２抵抗の前記第２端子と、第５ノードにおいて前記キャパシタの前記第１端子とに接続され、前記キャパシタタの前記第２端子が、前記インダクタの前記第２端子に接続されていて、前記インダクタの前記出力電流に比例し、かつ前記インダクタの前記固有ＤＣ抵抗の両端の電圧降下と、前記二次巻線の前記固有ＤＣ巻線抵抗の両端の電圧降下とから導出される前記電流感知出力における感知電圧を提供する電流センサと、
ドライバ回路の制御パルスを生成するための変調器回路を有する制御回路であって、前記ドライバ回路が、前記制御可能スイッチならびに前記第１整流器スイッチおよび前記第２整流器スイッチの駆動信号を生成する制御回路とを備える切替え調整器。
【請求項２】
前記抵抗およびキャパシタが、前記電流センサが実質的に瞬間電流センサであるように、それぞれの値を有する、請求項１に記載の切替え調整器。
【請求項３】
前記インダクタが、インダクタンスおよび前記固有ＤＣ抵抗を有し、前記第１二次巻線および前記第２二次巻線が、それぞれ、第１時定数を確定する関連する漏れインダクタンスおよび前記固有ＤＣ抵抗を有し、前記電流センサの前記第１抵抗および前記第２抵抗ならびに前記キャパシタが、第２時定数を確定し、前記第１時定数および前記第２時定数が、互いの所定の範囲内にある、請求項１に記載の切替え調整器。
【請求項４】
前記第２時定数が、前記第１時定数とほぼ等しい、請求項３に記載の切替え調整器。
【請求項５】
前記電流センサに応答して前記制御可能電力スイッチを制御するための前記変調器と共動する電流制御ループ回路と、電流レベルを設定するための電流制御ループと共動する電圧調整ループ回路とをさらに備える、請求項１に記載の切替え調整器。
【請求項６】
前記変調器回路が、切替え周波数において動作し、前記電流センサが、切替え周波数よりかなり高い感知帯域幅を確定する、請求項１に記載の切替え調整器。
【請求項７】
前記電流センサ出力に接続された過負荷保護回路をさらに備える、請求項１に記載の切替え調整器。
【請求項８】
前記電流センサ出力に接続された温度補償回路をさらに備え、前記温度補償回路が、前記インダクタの前記固有ＤＣ抵抗ならびに前記第１二次巻線および前記第２二次巻線の前記固有ＤＣ抵抗の温度変化について、前記電流センサ出力を所定の範囲内で補償する、請求項１に記載の切替え調整器。
【請求項９】
前記温度補償回路が、温度変化について前記電流センサ出力を３パーセント以内で補償する、請求項８に記載の切替え調整器。
【請求項１０】
前記第１整流器スイッチおよび前記第２整流器スイッチが、電流一方向スイッチと、電流双方向スイッチと、電圧双方向スイッチとからなる群から選択される、請求項１に記載の切替え調整器。
【請求項１１】
電位源ＶＩＮに結合された入力と、出力電位Ｖ０および出力電流を提供する出力とを有する切替え調整器であって、
少なくとも２つの制御可能電力スイッチと、第２ノードにおいて直列に接続された少なくとも２つの整流器スイッチとを有する切替え回路であって、前記少なくとも２つの制御可能スイッチが、それぞれ、制御ノードを有し、前記第１整流器スイッチおよび前記第２整流器スイッチが、制御端子を有するスイッチ回路と、
前記少なくとも２つの制御可能電力スイッチを介して前記入力に接続された少なくとも１つの一次巻線と、第１ノードにおいて共に直列に接続された第１二次巻線および第２二次巻線とを有する変圧器であって、前記第１二次巻線が、第３ノードにおいて前記第１整流器スイッチに接続され、前記第２二次巻線が、第４ノードにおいて前記第２整流器スイッチに接続され、前記第１二次巻線および前記第２二次巻線が、固有ＤＣ巻線抵抗および漏れインダクタンスを有する変圧器と、
出力段階入力および出力段階出力を有する出力段階であって、前記出力段階入力が、前記第１ノードおよび前記第２ノードに接続され、前記出力段階出力が、負荷回路に接続され、前記出力段階入力および前記出力段階出力が、共通ノードを有する出力段階と、
前記出力段階入力に接続された第１端子と前記出力段階出力に接続された第２端子および固有ＤＣ抵抗とを有する、前記負荷回路に出力電流を提供するためのインダクタであって、インダクタが、インダクタンスおよび固有ＤＣ抵抗を有し、前記インダクタンスと、前記漏れインダクタンスと、前記固有ＤＣ抵抗と、前記固有ＤＣ巻線抵抗とが、第１時定数を確定するインダクタと、
電流センサ入力および電流センサ出力を有する電流センサであって、前記電流センサ入力が、前記第３ノードおよび前記第４ノードと前記インダクタを流れる電流を感知するための前記インダクタの前記第２端子とに接続され、前記電流センサが実質的に瞬間電流センサであるように、前記第１時定数の所定の範囲内にある第２時定数を有する電流センサと、
ドライバ回路の制御パルスを生成するための変調器回路を有する制御回路であって、前記ドライバ回路が、前記制御可能電力スイッチの駆動信号ならびに前記第１整流器スイッチおよび前記第２整流器スイッチの駆動信号を生成する制御回路とを備える切替え調整器。
【請求項１２】
前記第２時定数が、前記第１時定数とほぼ等しい、請求項１１に記載の切替え調整器。
【請求項１３】
前記電流センサに応答して前記制御可能電力スイッチを制御するための前記変調器と共動する電流制御ループ回路と、電流レベルを設定するための電流制御ループと共動する電圧調整ループ回路とをさらに備える、請求項１１に記載の切替え調整器。
【請求項１４】
前記変調器回路が、切替え周波数において動作し、前記電流センサが、前記切替え周波数よりかなり高い感知帯域幅を確定する、請求項１１に記載の切替え調整器。
【請求項１５】
前記電流センサ出力に接続された過負荷保護回路をさらに備える、請求項１１に記載の切替え調整器。
【請求項１６】
前記電流センサ出力に接続された温度補償回路をさらに備え、前記温度補償回路が、前記インダクタの前記固有ＤＣ抵抗ならびに前記第１二次巻線および前記第２二次巻線の前記固有ＤＣ抵抗の温度変化について前記電流センサ出力を所定の範囲内において補償する、請求項１１に記載の切替え調整器。
【請求項１７】
前記温度補償回路が、温度変化について前記電流センサ出力を３パーセント以内で補償する、請求項１６に記載の切替え調整器。
【請求項１８】
前記第１整流器スイッチおよび前記第２整流器スイッチが、電流一方向スイッチと、電流双方向スイッチと、電圧双方向スイッチとからなる群から選択される、請求項１１に記載の切替え調整器。
【請求項１９】
電位源ＶＩＮに結合された入力を有し、かつ出力電位Ｖ０および出力電流を提供する出力を有する切替え調整器であって、
少なくとも２つの制御可能電力スイッチと、第２ノードにおいて直列に接続された少なくとも２つの整流器スイッチとを有する切替え回路であって、前記少なくとも２つの制御可能スイッチが、それぞれ、制御ノードを有し、前記第１整流器スイッチおよび前記第２整流器スイッチが、制御端子を有する切替え回路と、
前記少なくとも２つの制御可能電力スイッチを介して前記入力に接続された少なくとも１つの一次巻線と、第１ノードにおいて共に直列に接続された第１二次巻線および第２二次巻線とを有する変圧器であって、前記第１二次巻線が、第３ノードにおいて前記第１整流器スイッチに接続され、前記第２二次巻線が、第４ノードにおける前記第２整流器スイッチと前記第１二次巻線とに接続される変圧器と、
出力段階入力および出力段階出力を有する出力段階であって、前記出力段階入力が、前記第１ノードおよび前記第２ノードに接続され、前記出力段階出力が、負荷回路に接続され、前記出力段階入力および前記出力段階出力が、共通ノードを有する出力段階と、
前記出力段階入力に接続された第１端子と、前記出力段階出力に接続された第２端子とを有する、前記負荷回路に出力電流を提供するためのインダクタと、
電流センサ入力および電流センサ出力を有する瞬間電流センサであって、前記電流センサ入力が、前記第３ノードおよび前記第４ノードと、前記インダクタを流れる電流を感知し、かつ前記インダクタを流れる瞬間電流を感知するための前記インダクタの前記第２端子とに接続され、前記第１時定数の範囲が、前記電流センサが実質的に瞬間電流センサであるようなものである瞬間電流センサと、
ドライバ回路の制御パルスを生成する変調器回路を有する制御回路であって、前記ドライバ回路が、前記制御可能電力スイッチならびに前記第１整流器スイッチおよび前記第２整流器スイッチの駆動信号を生成する制御回路とを備える切替え調整器。
【請求項２０】
前記瞬間電流センサが、第１抵抗および第２抵抗ならびにキャパシタを備える、請求項１９に記載の切替え調整器。
【請求項２１】
前記インダクタが、インダクタンスおよび前記固有ＤＣ抵抗を有し、前記第１二次巻線および前記第２二次巻線が、それぞれ、第１時定数を確定する関連する漏れインダクタンスおよび前記固有ＤＣ抵抗を有し、前記瞬間電流センサの前記第１抵抗および前記第２抵抗と前記キャパシタとが、第２時定数を確定し、前記第１時定数および前記第２時定数が、互いの所定の範囲内にある、請求項１９に記載の切替え調整器。
【請求項２２】
前記インダクタが、インダクタンスおよび前記固有ＤＣ抵抗を有し、前記第１二次巻線および前記第２二次巻線が、それぞれ、第１時定数を確定する関連する漏れインダクタンスおよび前記固有ＤＣ抵抗を有し、前記瞬間電流センサの前記第１抵抗と前記第２抵抗と前記キャパシタとが、第２時定数を確定し、前記第２時定数が、前記第１時定数にほぼ等しい、請求項１９に記載の切替え調整器。
【請求項２３】
前記瞬間電流センサに応答して前記少なくとも２つの制御可能電力スイッチを制御するための前記変調器と共動する電流制御ループ回路と、電流レベルを設定するための電流制御ループと共動する電圧調整ループ回路とをさらに備える、請求項１９に記載の切替え調整器。
【請求項２４】
前記変調器回路が、切替え周波数において動作し、前記瞬間電流センサが、前記切替え周波数よりかなり高い感知帯域幅を確定する、請求項１９に記載の切替え調整器。
【請求項２５】
前記瞬間電流センサ出力に接続された過負荷保護回路をさらに備える、請求項１９に記載の切替え調整器。
【請求項２６】
前記瞬間電流センサ出力に接続された温度補償回路をさらに備え、前記温度補償回路が、前記インダクタの前記固有ＤＣ抵抗ならびに前記第１二次巻線および前記第２二次巻線の前記固有ＤＣ抵抗の温度変化について、前記瞬間電流センサ出力を所定の範囲内で補償する、請求項１９に記載の切替え調整器。
【請求項２７】
前記温度補償回路が、温度変化について前記電流センサ出力を３パーセント以内で補償する、請求項２６に記載の切替え調整器。
【請求項２８】
前記第１整流器スイッチおよび前記第２整流器スイッチが、電流一方向スイッチと、電流双方向スイッチと、電圧双方向スイッチとからなる群から選択される、請求項１９に記載の切替え調整器。
【請求項２９】
過負荷に対して切替え調整器を調整および保護するために出力電流を感知する方法であって、前記切替え調整器が、入力電位源に結合されるように適合された入力を備え、かつ出力電位および出力電流を負荷に提供する出力を有し、制御可能電力スイッチおよび直列に接続された少なくとも２つの整流器スイッチを備える切替え回路と、前記制御可能電力スイッチを介して前記入力に接続された少なくとも１つの一次巻線と、共に直列に接続された第１二次巻線および第２二次巻線とを有する変圧器であって、前記第１二次巻線が、第３ノードにおいて前記第１整流器スイッチに接続され、前記第２二次巻線が、第４ノードにおいて前記第２整流器スイッチに接続される変圧器と、入力および出力を有する出力段階であって、出力段階出力が負荷に接続され、前記入力および前記出力が共通ノードを有する出力段階と、前記出力段階入力に接続された第１端子と前記出力段階出力に接続された第２端子とを有する、前記負荷に出力電流を提供するためのインダクタと、ドライバ回路と、前記ドライバ回路の制御パルスを生成するための変調器回路とを有する制御回路であって、前記ドライバ回路が、前記制御可能電力スイッチおよび前記整流器スイッチの駆動信号を生成する制御回路とを備え、
電流センサ入力および電流センサ出力を有する電流センサを使用して、前記インダクタを流れる電流を感知する工程であって、前記電流センサ入力が、前記第３ノードおよび前記第４ノードと、前記インダクタを流れる電流を感知するための前記インダクタの前記第２端子とに接続され、前記電流センサが、第１抵抗および第２抵抗ならびにキャパシタを備え、前記第１抵抗および前記第２抵抗が、前記電流センサ入力を横断して、かつ第５ノードにおいて前記キャパシタに結合され、前記キャパシタが、前記第５ノードにおいて前記電流センサ出力を横断して、かつ前記第２端子に結合される工程と、
前記電流センサに応答して前記制御可能電力スイッチを制御する電流制御ループ回路と、電流レベルを設定するための電流制御ループと共動する電圧調整ループ回路とを動作する工程と、
前記出力電流を制限する駆動信号を獲得するために、前記電流センサ出力における信号を基準信号と比較する工程とを備える方法。
【請求項３０】
感知する工程が、前記インダクタを流れるほぼ瞬間的な電流を感知することを含むように、前記第１抵抗および前記第２抵抗ならびにキャパシタが、それぞれの値を有する、請求項２９に記載の方法。
【請求項３１】
前記出力インダクタが、インダクタンスおよびＤＣ抵抗を有し、前記第１二次巻線および前記第２二次巻線が、第１時定数を確定するＤＣ抵抗を有し、前記第１時定数の所定の範囲内において第２時定数を確定するように、前記電流センサの前記第１抵抗および前記第２抵抗ならびにキャパシタを選択する工程をさらに含む、請求項３０に記載の方法。
【請求項３２】
前記出力インダクタが、インダクタンスおよびＤＣ抵抗を有し、前記第１二次巻線および前記第２二次巻線が、第１時定数を確定するＤＣ抵抗を有し、前記第１時定数にほぼ等しい第２時定数を確定するように、前記電流センサの第１抵抗および前記第２抵抗ならびにキャパシタを選択する工程をさらに含む、請求項２９に記載の方法。
【請求項３３】
前記瞬間電流センサ出力に接続された温度補償回路をさらに備え、前記温度補償回路が、前記インダクタの前記固有ＤＣ抵抗ならびに前記第１二次巻線および前記第２二次巻線の前記固有ＤＣ抵抗の温度変化を所定の範囲内において補償する工程を含む、請求項３０に記載の方法。
【請求項３４】
前記温度補償回路が、温度変化について前記電流センサ出力を３パーセント以内で補償する工程を含む、請求項３０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、参照により本明細書に組み込まれている、２００１年７月５日に出願された米国仮出願番号６０／３０３，１２５の優先権の利益を主張するものである。本出願は、参照により本明細書に組み込まれている「Ｓｉｍｐｌｅ  Ａｎｄ  Ｅｆｆｉｃｉｅｎｔ  Ｉｓｏｌａｔｅｄ  Ｓｗｉｔｃｈｉｎｇ  Ｒｅｇｕｌａｔｏｒ  Ｆｏｒ  Ｆａｓｔ  Ｔｒａｎｓｉｅｎｔ  Ｌｏａｄｓ」という名称の２００２年７月３日に出願されたＭｉｋｉ  Ｂｒｋｏｖｉｃへの米国特許出願に関連する。
【背景技術】
【０００２】
本発明は、一般に、切替えモード電力変換器に関し、より具体的には、絶縁変圧器の出力インダクタおよび二次巻線の固有抵抗を使用して絶縁変圧器において損失のない出力電流感知を提供する。
【０００３】
切替え調整器は、コンピュータ、プリンタ、遠隔通信機器、および他の装置などにおいて、電力を電子装置に供給するために広く使用されている。そのような切替え調整器は、直流電気絶縁を有するまたは有していない源電圧から所望の出力電圧または出力電流を生成する様々な構成において利用可能である。前者は、絶縁電力変換器としても既知であり、後者は、非絶縁電力変換器と呼ばれる。すべての切替え調整器について、少なくとも１つの制御可能電力スイッチと、一端が電力スイッチと接続され、かつ第２端が出力キャパシタと接続されたインダクタと、出力電圧または出力電流の調整を提供する制御回路と、少なくとも１つの電力スイッチのドライバとを有することが一般的である。制御回路は、少なくとも出力電圧感知回路と、電力スイッチ電流またはインダクタ電流感知回路と、基準電圧と、パルス幅変調（ＰＷＭ）回路とをさらに備える。スイッチまたはインダクタの電流に比例する信号が、過負荷保護、または多様な実施態様を有する電流モード制御（たとえばピーク電流モード制御、ヒステリシス電流モード制御、平均電流モード制御など）を実施するために通常使用される。ＰＷＭ回路の出力は、ドライバ回路に供給され、このドライバ回路は、１つまたは複数の電力スイッチについて適切な駆動信号を生成する。出力電圧およびスイッチ電流の感知は、実際に周知であるが、インダクタ電流の感知は、異なる方法およびそれに関連する回路を有する。
【０００４】
インダクタの電流（ほとんどの場合、出力インダクタ電流が感知される）に比例する信号を使用して、出力過負荷中に、構成要素の応力を制限することが可能である（過負荷保護）。しかし、調整の応用分野は、過負荷保護の応用分野より高い忠実度の電流信号を必要とする。通常、切替え調整器の熱設計は、最大効率についてサイズ決めされ、過負荷トリップ・レベル（電流信号）の最悪の場合の変化は、構成要素を依然として最大定格より下に維持する。残念ながら、波形は、調整には適切でない可能性があり、あらゆる感知回路において、帯域幅は、切替え周波数を考慮して十分でなければならない。
【０００５】
おそらく、絶縁トポロジにおいて出力インダクタ電流を間接的に感知する最も一般的な手法は、電力スイッチと直列の感知抵抗を使用することである。フォーワード、フレイバックなどの単一端トポロジにおいて、ならびにフルブリッジ・トポロジおよびプッシュプル・トポロジにおいて、感知抵抗を使用することにより、感知抵抗の一端を制御チップのＧＮＤピンに接続することが可能になる。このＧＮＤピンは、入力リターンに通常接続され、これにより、電流感知が簡単になる。一方、感知抵抗値は、感知信号を雑音フロアより上に維持するように十分大きくなければならないが、過度の電力散逸を回避するように十分小さくなければならない。たとえば、半ブリッジ変換器の場合、この手法は良好ではないが、その理由は、一次側電力スイッチのみが入力リターンに接続され、感知信号が、第２浮動一次側電力スイッチを流れる電流を反映しないからである。リターン入力経路において感知抵抗を使用することも、良い解決法ではないが、その理由は、感知電流が、電力スイッチを流れる電流そのものではなく、入力キャパシタによって滑らかにされた変換器の入力電流であるからである。また、感知スイッチ電流は、入力電圧と共にも変化する絶縁変圧器の磁化電流のために、出力インダクタ電流とは異なる。一定の出力電流特性が必要とされる応用分野では、感知電流と出力インダクタ電流との差を補償するために、追加の回路が必要である。いくつかの応用分野では、感知抵抗の値は、電力スイッチの抵抗に近いか、またはそれを超える可能性がある。他の手法は、電流感知変圧器を使用するものであるが、この手法は、電力変換器の小さいサイズおよび低いプロファイルが必須である応用分野では、許容可能ではなくなる。
【０００６】
制御回路が変換器の出力を基準とする場合、または出力インダクタ電流を感知する必要がある場合（たとえば、段階的負荷変化に対する迅速な過渡応答が必要である応用分野）、最も一般的な手法は、出力インダクタと直列の感知抵抗である。回路は、感知抵抗の両端の差動電圧として出力インダクタ電流を再構築する。この手法を使用するほとんどのＩＣは、電流モード制御で出力電圧を調整し、出力電圧のフィードバックに信号を使用する。
【０００７】
感知抵抗値は、良好な信号対雑音比を提供するように十分大きくなくてはならないが、過度の電力散逸を回避するように十分小さくなければならない。感知抵抗において散逸する電力は、インダクタ電流の２乗と共に増大するので、この手法は、高出力電流および低出力電圧に付随する効率に関する明らかな欠点を有する。低電圧高電流の応用分野では、感知抵抗の値は、最大効率のために最小限に抑えられる電力スイッチおよびインダクタの抵抗に近いか、またはそれよりさらに大きい可能性がある。したがって、感知信号は、比較的小さく、より高価なコンパレータまたは増幅器を使用する必要がある。
【０００８】
電力インダクタは、寄生（または固有）巻線抵抗を有することが既知であり、したがって、理想的なインダクタおよび抵抗の直列組合わせの等価回路によって典型とすることができる。直流（ＤＣ）がインダクタを流れるとき（またはＤＣ成分を有する電流）、ＤＣ電圧降下がインダクタの両端に課される。この電圧は、ＤＣ電流（成分）の大きさとインダクタの寄生抵抗との積である。そのようなインダクタは、回路にすでに存在している可能性があるので、この目的のためにインダクタを使用する際に、効率の追加の損失はない。
【０００９】
ＧｉｌｌｏｗおよびＭａｒｐｌｅに発行された米国特許第３，７３３，５３６号は、フィルタのインダクタが有するのと同数のターンを有する感知巻線を使用し、かつ電圧消去関係においてフィルタのインダクタに磁気結合された電流センサを開示している。電流センサは、フィルタの出力電流に比例し、かつインダクタの有効ＤＣ抵抗の両端の電圧降下からほぼ導出される感知出力信号を提供する。この手法の主な欠点は、電流を搬送する主巻線と同数のターンを有する出力インダクタの追加の巻線が必要なことである。これにより、インダクタの設計はさらに複雑になり（具体的には、平面磁石を使用するとき）、したがって、感知信号は、インダクタ電流のリプル情報のないＤＣであり、ピーク電流モード制御および入力電圧（フィードフォーワード）の抑制変化について使用することはできず、感知信号の振幅は、インダクタの寄生抵抗にのみ比例する。
【００１０】
出力インダクタの寄生抵抗は、追加の巻線の感知ではなく、出力インダクタの両端のＤＣ電圧を感知する電流感知に使用される。これについては、Ｃｏｈｅｎに発行された米国特許第５，４６５，２０１号、Ｂｒｋｏｖｉｃに発行された米国特許第５，８７７，６１１号、Ｗａｌｔｅｒｓらに発行された米国特許第５，９８２，１６０号、およびＧｏｂｅｒに発行された米国特許第６，１２７，８１４号に記載されており、これらの特許は、参照により本明細書に組み込まれている。再び、感知信号は、インダクタの巻線の抵抗とインダクタの電流との積に制限され、能動増幅によってのみ増大させることができる。これにより、複雑さ、不正確さが追加され、ほとんどの場合コストが追加される。したがって、変換器の効率を最大にするために、（具体的には高電流の応用分野における）インダクタの寄生抵抗は最小限に抑えなければならず、感知信号は比較的小さく、より高価なコンパレータまたは増幅器を使用する必要がある。非常にしばしば、コンパレータおよび／または増幅器におけるオフセットによるエラーが、インダクタの巻線（ＰＣＢ上に印刷された巻線）の抵抗の変化より大きい。
【特許文献１】
米国仮出願番号６０／３０３，１２５
【特許文献２】
米国特許出願（「Simple And Efficient Isolated Switching Regulator For Fast Transient Loads」,発明者：Miki,Brkovic,出願日：2002年7月3日）
【特許文献３】
米国特許第３，７３３，５３６号
【特許文献４】
米国特許第５，４６５，２０１号
【特許文献５】
米国特許第５，８７７，６１１号
【特許文献６】
米国特許第５，９８２，１６０号
【特許文献７】
米国特許第６，１２７，８１４号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、過負荷または短絡の状態に対して調整および保護するために、切替えモード電力変換器において感知信号の振幅が増大されている出力電流を精確に感知することに備える効率的な切替え調整器および関連する方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明によるこのおよび他の目的、特徴、および利点は、入力電圧源、切替え回路、および入力電圧源と出力段階とを結合する変圧器を備える切替え調整器によって提供される。切替え回路は、少なくとも２つの制御可能電力スイッチと、第１整流器スイッチおよび第２整流器スイッチとを備え、変圧器は、少なくとも２つの制御可能電力スイッチを介して入力電圧源に接続された少なくとも１つの一次巻線と、第１二次巻線および第２二次巻線とを備え、第１二次巻線および第２二次巻線は、固有抵抗を有し、第１二次巻線および第２二次巻線は、第１ノードにおいて共に直列に接続され、第１整流器スイッチおよび第２整流器スイッチは、第２にノードにおいて直列に接続され、第１二次巻線は、第３モードにおいて第１整流器スイッチに接続され、第２二次巻線は、第４ノードにおいて第２整流器スイッチに接続され、出力段階は、出力段階入力および出力段階出力を有し、出力段階入力は、第１ノードおよび第２ノードに接続され、出力段階出力は、負荷回路に接続され、出力段階入力および出力段階出力は、共通ノードを有し、出力段階は、出力電流を負荷回路に提供するためのインダクタを供え、インダクタは、出力段階入力に結合するための第１端子と出力段階出力に結合するための第２端子とを有し、インダクタは、固有抵抗を有し、出力電流は、それにより、第１二次巻線および第２二次巻線ならびにインダクタの固有抵抗の和と出力電流とに比例するＤＣ電圧成分を含めて、第３ノードとインダクタの第２端子との間の電圧と、第４ノードとインダクタの第２端子との間の電圧を提供する。切替え調整器は、さらに、電流センサ入力および電流センサ出力を有する電流センサを提供する工程を含む。電流センサ入力は、第３ノードおよび第４ノードとインダクタの第２端子とに接続され、電流センサは、電流センサ出力においてＤＣ電圧成分を提供し、電流センサ出力は、制御回路に接続され、制御回路は、切替え回路の動作パラメータを調節する電流センサとを備える。電流センサは、第１抵抗および第２抵抗ならびにキャパシタを備えることが好ましく、第１抵抗は、第１端子および第２端子を有し、第２抵抗は、第１端子および第２端子を有し、キャパシタは、第１端子および第２端子を有し、第１抵抗の第１端子は、第３ノードに結合され、第２抵抗の第１端子は、第４ノードに結合され、第１抵抗の第２端子は、第２抵抗の第１端子および第５ノードにあるキャパシタの第１端子に結合され、キャパシタの第２端子は、インダクタの第２端子に結合される。
【００１３】
インダクタのインダクタンスおよび直流（ＤＣ）抵抗は、第１二次巻線および第２二次巻線の漏れインダクタンスならびにＤＣ抵抗と共に、第１時定数を確定する。一実施形態では、電流センサの第１抵抗、第２抵抗、およびキャパシタは、第１時定数の所定の範囲内において第２時定数を確定する。他の実施形態では、電流センサの第１抵抗、第２抵抗、およびキャパシタは、第１時定数にほぼ等しい第２時定数を確定する。
【００１４】
本発明の一実施形態では、切替え調整器は、ピーク電流レベルを設定するピーク電流制御ループ回路と共動する電圧調整回路を含むことも可能である。電圧調整ループ回路は、出力電圧に関する信号を生成する切替え調整器の出力に接続された分圧器を含むことが可能である。
【００１５】
切替え調整器は、平均電流レベルを設定する平均電流制御ループ回路と共動する電圧調整回路を含むことも可能である。
【００１６】
本発明の他の態様によれば、電流センサは、切替え調整器の所定の切替え周波数よりかなり高い感知帯域幅を確定することが好ましい。
【００１７】
切替え調整器は、電流センサに接続された過負荷保護回路を含むことも可能である。一実施形態では、サイクルごとに電流制限を提供するために、インダクタのピーク電流を感知する。他の実施形態では、変換器の動作条件とは関係なくより精確な電流制限を提供するために、平均電流を感知する。
【００１８】
本発明の他の実施形態は、切替え調整器回路において出力電流感知を提供する方法を提供する。切替え調整器回路は、入力電圧源と、切替え回路と、入力電圧源と、出力段階とを結合するための変圧器とを備える。切替え回路は、少なくとも２つの制御可能電力スイッチならびに第１整流器スイッチおよび第２整流器スイッチを備え、変圧器は、少なくとも２つの制御可能電力スイッチを介して入力電圧源に接続された少なくとも１つの一次巻線ならびに第１二次巻線および第２二次巻線を備え、第１二次巻線および第２二次巻線は、固有抵抗を有し、第１二次巻線および第２二次巻線が、第１ノードにおいて１つに直列に接続され、第１整流器スイッチおよび第２整流器スイッチは、第２ノードにおいて直列に接続され、第１二次巻線は、第３ノードにおいて第１整流器スイッチに接続され、第２二次巻線は、第４ノードにおいて第２整流器スイッチに接続され、出力段階は、出力段階入力および出力段階出力を有し、出力段階入力は、第１ノードおよび第２ノードに接続され、出力段階出力は、負荷回路に接続され、出力段階入力および出力段階出力は、共通ノードを有し、出力段階は、出力電流を負荷回路に提供するためのインダクタを備え、インダクタは、出力段階入力に結合するための第１端子および出力段階出力に結合するための第２端子を有し、インダクタは、固有抵抗を有し、出力電流は、それにより、第１二次巻線および第２二次巻線ならびにインダクタの固有抵抗の和と出力電流とに比例するＤＣ電圧成分を含めて、第３ノードとインダクタの第２端子との間の電圧と、第４ノードとインダクタの第２端子との間の電圧を提供する。該方法は、電流センサ入力および電流センサ出力を有する電流センサを提供する工程を含み、電流センサ入力は、第３ノードおよび第４ノードならびにインダクタの第２端子に接続され、電流センサは、電流センサ出力においてＤＣ電圧成分を提供し、電流センサ出力は、制御回路に接続され、制御回路は、切替え回路の動作パラメータを調節する。電流センサは、第１抵抗および第２抵抗ならびにキャパシタを備えることが好ましく、第１抵抗は、第１端子および第２端子を有し、第２抵抗は、第１端子および第２端子を有し、キャパシタは、第１端子および第２端子を有し、第１抵抗の第１端子は第３ノードに結合され、第２抵抗の第１端子は、第４ノードに結合され、第１抵抗の第２端子は、第２抵抗の第１端子および第５ノードにおいてキャパシタの第１端子に結合され、キャパシタの第２端子は、インダクタの第２端子に結合される。電流センサ回路は、電流センサ出力においてＤＣ電圧成分を所定の量だけずらすオフセット手段を含むことが可能である。また、電流センサは、二次巻線およびインダクタＤＣ抵抗の温度依存性による感知信号の温度依存性を補償する手段を含むことが可能である。
【００１９】
インダクタおよび二次巻線のインダクタンスおよびＤＣ抵抗は、第１時定数を確定する。一実施形態では、該方法は、第２時定数を第１時定数の所定の範囲内において確定するために、電流センサの抵抗器およびキャパシタを選択する工程をも含むことが可能である。または、第１時定数および第２時定数は、ほぼ同じとすることが可能である。
【００２０】
本発明の目的、利点、および特徴は、添付の図面と関連して読むとき、以下の詳細な記述からより明瞭に理解されるであろう。
【発明を実施するための最良の形態】
【００２１】
ここで図１を参照すると、本発明による出力電流感知を含む切替えモード電源回路が示されている。電力変換器は、例として半ブリッジが示されている。電力スイッチＳ３、Ｓ４、整流器スイッチＳ１およびＳ２、キャパシタＣ１、Ｃ２、およびＣ０、変圧器Ｔ１、ならびにインダクタＬ０が、半ブリッジ直流―直流変換器を形成する。本発明は、プッシュプル・トポロジおよびフルブリッジ・トポロジならびにその派生物を含むがこれに限定されないあらゆるトポロジにおいても実施することができる。記述を簡単かつ一般的にするために、理想的なスイッチＳ１〜Ｓ４を使用する。実際の実現は、応用分野に応じて変動する。電力スイッチＳ３およびＳ４は、実際にはＭＯＳＦＥＴで非常にしばしば実現されるが、応用分野に応じて、バイポーラ・トランジスタまたはＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）とすることもできる。整流器スイッチＳ１およびＳ２は、実際にはダイオード、ＭＯＳＦＥＴなどの電流双方向スイッチ、または磁気増幅器などの電圧双方向スイッチで実現することができる。
【００２２】
入力電圧ＶＩＮは、キャパシタＣ１およびＣ２で分割される。変圧器Ｔ１の一次巻線ＮＰの一方の側は、キャパシタＣ１およびＣ２の共通ノードＢに接続され、一方、第２端部は、スイッチＳ３およびＳ４の共通ノードＡに接続される。２つの二次巻線ＮＳ１およびＮＳ２は、同一であり、直列に接続される。これらの巻線ＮＳ１およびＮＳ２の共通点は、出力インダクタＬ０の一端に接続され、一方、インダクタＬ０の第２端は、キャパシタＣ０に接続され、キャパシタＣ０は、変換器の出力を横断して接続される。巻線ＮＳ１の第２端は、整流器スイッチＳ３に接続され、一方、巻線ＮＳ２の第２端は、整流器スイッチＳ４に接続される。スイッチの駆動波形は、スイッチＳ３がオンのとき、スイッチＳ４がオフであり、整流器スイッチＳ１がオンのとき、Ｓ２がオフであるというものである。電力が、ＶＩＮから負荷１０に伝達される。負荷電流は、スイッチＳ３、巻線ＮＰ、整流器スイッチＳ１、二次巻線ＮＳ１、および出力インダクタＬ０を流れる。対照的に、スイッチＳ４がオンのとき、スイッチＳ３はオフであり、整流器スイッチＳ１はオフであり、Ｓ２はオンである。電力が、ＶＩＮから負荷１０に伝達される。負荷電流は、スイッチＳ４、巻線Ｎｐ、整流器スイッチＳ２、巻線ＮＳ２、および出力インダクタＬ０を流れる。スイッチＳ３およびＳ４の両方がオフのとき、スイッチＳ１およびＳ２は、両方ともオンであり、したがって、負荷電流は、Ｓ１とＳ２および巻線ＮＳ１とＮＳ２との間で分割され、変圧器Ｔ１を短絡する。電力スイッチＳ３およびＳ４は、バイポーラ・トランジスタまたはＭＯＳＦＥＴとすることができるが、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）として実現することも可能である。
【００２３】
電流センサ回路は、低域通過フィルタを形成する抵抗Ｒ１およびＲ２ならびにキャパシタＣＦを備える。抵抗Ｒ１は、第１端子が巻線ＮＳ１と整流器スイッチＳ１との共通ノードに接続され、一方、Ｒ１の第２端子は、キャパシタＣＦの第１端子に接続される。キャパシタＣＦの第２端子は、出力インダクタＬ０、キャパシタＣ０、および負荷１０の共通ノードに接続され、したがって変換器の出力Ｖ０に接続される。同様に、抵抗Ｒ２は、第１端子が巻線ＮＳ２および整流器スイッチＳ２の共通ノードに接続され、一方、Ｒ２の第２端子は、キャパシタＣＦの第１端子に接続される。キャパシタＣＦの両端の電圧ＶＦは、出力インダクタＬ０を流れる電流に比例し、したがって、出力インダクタ電流ＩＬの間接測定に使用される。電圧ＶＦが、インダクタ電流処理回路３０に供給される（これは、電圧ＶＦを増幅する増幅器、または抵抗とキャパシタとを組み合わせる受動回路とすることができる）。インダクタ電流処理回路３０は、図１に示すように、駆動および制御回路２０ならびに過負荷保護回路２１に供給される信号３１を生成する。過負荷電流保護回路２１の出力３４は、２０に供給される。出力電圧Ｖ０が、出力電圧信号処理回路４０に供給され、この回路４０の出力３２は、２０に供給される。駆動および制御回路２０は、少なくとも１つの変調器とスイッチＳ１〜Ｓ４のドライバとを組み合わせる。変調器は、信号３２および３１に応答して、ドライバの動作パラメータを調節する信号を生成する。次いで、ドライバは、変換器の出力電圧または出力電流を調整するために、スイッチＳ１〜Ｓ４を制御して、変換器の動作パラメータを調整する。図１の切替え調整器における入力と出力との間の直流電気絶縁は本発明に影響を与えないので、簡単化のためであるが一般性を失わずに、直流電気絶縁は省略されている。
【００２４】
当業者なら、駆動および制御回路２０、ならびにインダクタ電流処理回路３０および過電流保護回路２１の様々な構造および動作を容易に理解するであろう。たとえば、変調器は、一定または可変の切替え周波数において動作するパルス幅変調器（ＰＷＭ）ならびにあらゆるタイプの変調器とすることができる。また、変調器を備える制御回路は、電圧モードまたは電流モードのタイプとすることができる。ＰＷＭ電圧モード制御が２０において実施される応用分野では、信号３１は、変換器の出力電流を制限するために、過電流保護２１にのみ供給される。２１の出力３４は、出力電流を制御するために使用され、アナログ（過電流検出増幅器が使用される）または離散（コンパレータが使用される）とすることができる。出力３４がアナログ信号である場合、一定出力電流またはフォールドバック電流の限界特性を提供するために、すなわち過負荷または短絡の状態における電流限界を低減するために、回路２０のＰＷＭ変調器によって出力３４を直接使用して、変換器のデューティ・サイクルを制御することが可能である。コンパレータが、過電流検出増幅器の代わりに２１において使用される場合、変換器の離散ＯＮ／ＯＦＦ出力を使用して、たとえばＡＮＤゲートを回路に挿入することによって、回路２０のドライバへの変調器の出力を遮断することができる。ＰＷＭ電流モード制御（とりわけ、ピーク電流モード、平均電流モード、ヒステリシス電流モードなど）が、駆動および制御回路２０において実施されるとき、信号３１は、電流モード制御回路によっても使用される。電流感知信号は、駆動および制御回路２０の変調器に加えるように信号を適切に条件付けるために、インダクタ電流信号処理回路３０により処理される。当業者なら、インダクタ電流信号処理回路３０の多くの可能かつ等価な変形形態の適切な構築を容易に理解するであろう。
【００２５】
出力電圧信号処理回路４０（図１に示す）も、当業者によって理解されるであろう。これは、通常、出力電圧感知と、感知出力電圧を比較する基準と、駆動および制御回路２０の変調器に供給される電圧フィードバック信号３２を生成するための増幅器とからなる。ＰＷＭ電圧モード制御が使用される場合、電圧フィードバック信号３２は、変調器において鋸歯電圧信号と比較される。代替として、電流モード制御が回路２０において実施されるとき、電圧フィードバック信号３２は、所望の電流レベルを設定し、このレベルは、変換器のデューティ・サイクルを制御するために、回路２０のＰＷＭ変調器においてインダクタ電流信号処理回路３０の出力３１と比較される。
【００２６】
図２は、図１の変換器の出力回路を示し、巻線ＮＳ１およびＮＳ２ならびに出力インダクタＬ０のそれぞれの寄生抵抗ＲＳ１、ＲＳ２、およびＲＬを含む。図２の丸囲み文字Ａ、Ｂ、Ｃ、およびＤは、図１の位置に対応する。実際には、インダクタおよび変圧器などのすべての磁気構成要素は、印刷回路板（ＰＣＢ）上のワイヤまたはトレースである巻線を含む。巻線は、磁気材料または空気を囲む。したがって、巻線は、それのインダクタンスの他に、巻線のＤＣ抵抗として測定することができる分布抵抗をも有する。変圧器の実際のインダクタまたは巻線のかなり良いモデルは、分布巻線抵抗を理想的なインダクタンスと直列の単一抵抗にまとめる。出力インダクタＬ０は、ＤＣ巻線抵抗とインダクタンスＬ０との直列組合わせとしてモデル化される。変圧器は、インダクタのように、エネルギー貯蔵装置ではなく電圧源なので、変圧器の巻線の自己インダクタンスは、本発明にとっては重要でなく、出力インダクタと直列で出現する二次巻線の漏れインダクタンスＬＳ１およびＬＳ２が重要である。したがって、変圧器Ｔ１の二次巻線は、巻線ＤＣ抵抗ＲＳ１とＲＳ２、巻線の漏れインダクタンスＬＳ１、ＬＳ２、およびいくつかのターンＮＳ１と、ＮＳ２としてそれぞれ表される。
【００２７】
定常状態では、インダクタＬ０ならびに二次巻線ＮＳ１およびＮＳ２の両端の平均電圧またはＤＣ電圧はゼロである。図２の回路の等価ＤＣ回路は、それぞれ図３に示すように、短絡巻線ＮＳ１およびＮＳ２ならびに出力インダクタＬ０を短絡し、かつスイッチＳ１およびＳ２をＤＣ電圧源ＶＳ１およびＶＳ２で置き換えることによって獲得される。図１の回路について、ＮＳ１＝ＮＳ２なので、出力インダクタＬ０を流れるＤＣ電流ＩＬ（ＩＬ＝Ｉ０）は、抵抗ＲＳ１およびＲＳ２により半分に分割される。キャパシタＣＦの両端のＤＣ電圧ＶＦは、以下のように計算される。
【数１】
2004535149.tif 000003
簡単化のために、ＲＳ１＝ＲＳ１＝ＲＳおよびＲ１＝Ｒ２＝Ｒとする。したがって、ＶＳ１＝ＶＳ２である。基本的な演算作業の後、ＤＣ電圧ＶＦは、ＤＣ出力インダクタ電流ＩＬと、出力インダクタ抵抗ＲＬと各二次巻線の抵抗ＲＳの和との積として表すことができる。
【数２】
2004535149.tif 000004
ＶＣＦ＝ＲＬ＊ＩＬ＋ＲＳ＊ＩＬ＝（１＋０．５＊ＲＳ／ＲＬ）＊ＩＬ＊ＲＬ
【００２８】
とりわけ、本発明の利点は、キャパシタＣＦの両端の電圧ＶＦが、ほぼ同じ出力インダクタのＤＣ抵抗および負荷電流について、米国特許第３，７３３，５３６号、第５，８７７，６１１号、第５，９８２，１６０号、および第６，１２７，８１４号（これらの特許は、参照によって本明細書に組み込まれている）によって示された従来の技術のものより、
【数３】
2004535149.tif 000005
倍大きいことである。電流感知電圧の増大が実際に重大な改善である理由を実証するために、Ｉ０＝２０Ａ、ＲＬ＝２ｍΩ、ＲＳ＝４ｍΩなど、いくつかの実際の数を考慮する。出力インダクタ電流の半分のみが、各二次巻線を流れ、電力散逸が、抵抗と、抵抗を流れる電流の二乗との積として与えられるので、インダクタのＤＣ抵抗による電力散逸は、両方の二次巻線のＤＣ抵抗による全電力散逸に等しい。既知の従来の技術における感知信号は約４０ｍＶであるが、本発明では約８０ｍＶであり、１００％増大する。標準的な増幅器およびコンパレータが、−４０Ｃから＋８５Ｃの温度範囲全体にわたって±６ｍＶのオフセット電圧を有することを考慮すると、既知の従来の技術の電流感知は、約±１５％または約±３Ａのオフセット電圧によるエラーを有し、一方、オフセットによる本発明におけるそのようなエラーは、わずかに約±７．５％または約±１．５Ａである。したがって、出力インダクタは、本発明では１．５Ａ大きいヘッドルームを有し、これにより、過負荷または短絡の状態中に、すべての電力構成要素（スイッチ、変圧器、およびインダクタ）に対する最悪の応力が低減される。したがって、本発明により、同じレベルの電流感知信号について、出力インダクタおよび変圧器の二次巻線のＤＣ抵抗を７．５％低減することがさらに可能になり、これにより、出力インダクタおよび変圧器の二次巻線における電力散逸が低減される。このようにして、本発明は、変換器の全効率の改善をも提供する。
【００２９】
図４Ａは、図２の回路の等価回路を示す。この等価回路は、二次巻線の漏れインダクタンスＬＳ１およびＬＳ２と、出力インダクタのインダクタンスＬ０と、ならびにＤＣ抵抗とによって確定される第１時定数と、抵抗Ｒ１およびＲ２の抵抗と、キャパシタＣＦのキャパシタンスとによって確定される第２時定数とを計算するために使用される。第１時定数は、変換器に固有であり、一方、第２時定数は、抵抗Ｒ１およびＲ２ならびにキャパシタＣＦの値を選択することによって確定される電流センサ回路の時定数である。図４Ｂは、図４Ａの回路をさらに簡略化した概略図であり、ノード５および６（図１、２、および３参照）が、ＶＳ１＝ＶＳ２の想定の下に１つに結合されている。
【００３０】
さらに簡略化した図を図４Ｃに示す。第１時定数は、等価抵抗ＲＥＬ＝ＲＬ＋ＲＳ１‖ＲＳ２と等価インダクタンスＬＥＬ＝Ｌ０＋ＬＳ１‖ＬＳ２の比、すなわちＲＥＬ／ＬＥＬとして確定される。記号‖は、それぞれ、インダクタンスＬＳ１とＬＳ２、および抵抗ＲＳ１とＲＳ２の平行組合わせを表す。調整器の最も実用的な実現では、漏れインダクタンスＬＳ１およびＬＳ２は、出力インダクタＬ０のインダクタンスより数桁以上小さくなる。この場合、等価インダクタンスはＬＥＬ〜Ｌ０であり、第１時定数は、第１近似ＲＥＬ／Ｌになる。
【００３１】
第２時定数は、等価抵抗ＲＦ＝Ｒ１‖Ｒ２とキャパシタＣＦとの積として確定され、５％〜１５％など、第１時定数の所定の範囲内にあるように選択される。本発明は、この範囲に限定されるものではない。他の実施形態では、抵抗ＲＦおよびキャパシタＣＦは、第２時定数が第１時定数にほぼ等しくなるように選択される。
【００３２】
したがって、本発明は、出力インダクタＬ０において電流波形を再生する際と同じようにＤＣ電流を感知する際に十分に精確である電流センサを提供する。また、本発明は、インダクタンスＬＥＬと抵抗ＲＥＬとの直列接続として示された電力変成器の実際のインダクタおよび二次巻線と、抵抗ＲＦとキャパシタＣＦとの直列接続として示された抵抗キャパシタネットワークとの両方が、図４Ｃに示す同じ励起電圧源ＶＣで動作する低域通過フィルタであることを実現する。
【００３３】
キャパシタＣＦの両端の電圧は、抵抗ＲＦおよびキャパシタＣＦの値が、第１時定数と第２時定数とが等しくなるように選択される場合、出力インダクタ電流波形を再構築する。
【数４】
2004535149.tif 000006
この場合、キャパシタＣＦの両端の瞬間電圧ＶＦは、インダクタの等価抵抗ＲＥＬの両端の電圧に等しく、瞬間的なインダクタ電流に比例する。しかし、当業者なら容易に理解するように、インダクタのインダクタンスが負荷電流の増大と共に減少し、変圧器のインダクタ二次巻線の抵抗が温度の上昇と共に増大するので、上記の状態は、実際に変換器のすべての動作条件について維持するのは困難である。これらの変化により、時定数にわずかな不整合が生じる可能性があり、これは、設計中に考慮に入れるべきである。さらに、キャパシタＣＦの両端のＤＣ電圧ＶＦは、切替え調整器の内部の温度にも比例する。
【００３４】
図５Ａは、図１の切替え調整器において実施される本発明の１つの可能な応用例を示す。図１の回路のインダクタ電流信号処理回路３０および過電流保護回路２１の機能は、コンパレータ６０と、抵抗Ｒ１０、Ｒ１１、Ｒ１２、およびＲ１３と、基準電圧ＶＲＥＦとで実現される。抵抗Ｒ１０は、コンパレータ６０の反転入力とキャパシタＣＦの第１端子との間に結合され、一方、抵抗Ｒ１１は、キャパシタＣＦの第２端子とコンパレータ６０の非反転入力との間に結合される。オフセット抵抗Ｒ１３は、コンパレータ６０の非反転入力と基準電圧ＶＲＥＦ５０との間に結合され、第２オフセット抵抗Ｒ１３は、コンパレータ６０の反転入力と出力接地との間に結合される。それにより、オフセット抵抗Ｒ１２およびＲ１３は、当初のオフセット電圧を確立し、このオフセット電圧により、コンパレータ６０は、強制的にオフ状態になり（論理ハイ信号であるように選択される）、通常の電流がインダクタＬ０を流れる、すなわち、キャパシタＣＦの両端のＤＣ電圧は、所定のレベル（ＤＣオフセットに対応する）より低い。インダクタＬ０を流れる電流が増大する際に、キャパシタＣＦの両端のＤＣ電圧は増大し、ならびにコンパレータ６０の反転入力における電圧も増大する。コンパレータの出力は、コンパレータ６０の反転入力における電圧が非反転入力における電圧より大きくなるとき、ゼロ論理レベルに変化し、したがって、ＰＷＭ制御は、出力電流を制限する。
【００３５】
当業者なら、出力電流を制御する方法に熟知している。上記で記述したように、コンパレータ６０は、図５Ｂに示すように、増幅器７０ならびに対応する補償インピーダンス６１および６２で置き換えることができる。出力インダクタＬ０ならびに二次巻線ＮＳ１およびＮＳ２のＤＣ等価抵抗ＲＥＬの温度変化を補償するために、温度依存電圧源ＶＴ１６３が、出力接地と増幅器７０の反転入力との間にオフセット抵抗Ｒ１４と直列で追加される。増幅器７０の出力は、アナログであり、上記で記述したように、出力電流の調整または過電流の保護に使用することができる。
【００３６】
当業者なら、上記で記述した一定電流またはフォールドバック電流の制限など、出力電流を制御する様々な方法について、図５Ａおよび５Ｂに示すオフセット抵抗Ｒ１２、Ｒ１３、およびＲ１４の選択に熟知している。
【００３７】
当業者なら、以上の記述および関連する図に提示した教示の利益を有する本発明の多くの修正および他の実施形態を思い付くであろう。本明細書における本発明の実施形態は、絶縁変圧器を有する半ブリッジ調整器を使用して示されている。本発明は、プッシュプル調整器、フルブリッジ調整器、その派生物など、他の同様の切替え調整器トポロジにも適用することが可能である。
【００３８】
したがって、本発明は、開示した特有の実施形態に限定されず、修正および実施形態は、添付の請求項の範囲内に包含されることを意図していることを理解されたい。
【図面の簡単な説明】
【００３９】
【図１】本発明による出力電流感知を含む切替え調整器回路の実施形態の概略的な回路図である。
【図２】電流感知回路をより詳細に示す、図１の回路の部分的な簡略化した概略的回路図である。
【図３】電流感知電圧の計算に使用される図２の回路のＤＣ等価回路の概略的な回路図である。
【図４Ａ】第１時定数および第２時定数の計算に使用される図２の回路の等価回路の概略的な回路図である。
【図４Ｂ】図４Ａの回路の簡略化した概略的回路図である。
【図４Ｃ】図４Ｂの回路をさらに簡略化した図である。
【図５Ａ】過電流保護に使用される本発明の概略的な回路図である。
【図５Ｂ】温度補償を有する本発明の他の実施形態の概略的な回路図である。
【符号の説明】
【００４０】
１０：負荷
２０：ドライバおよび制御回路
２１：過電流保護回路
３０：インダクタ電流信号処理回路
３１，３２：信号
３４：出力
４０：出力電圧信号処理回路
５０：基準電圧端子
６０：コンパレータ
６１，６２：インピーダンス
６３：温度依存電圧源
７０：増巾器
【図１】
2004535149.tif 000007
【図２】
2004535149.tif 000008
【図３】
2004535149.tif 000009
【図４Ａ】
2004535149.tif 000010
【図４Ｂ】
2004535149.tif 000011
【図４Ｃ】
2004535149.tif 000012
【図５Ａ】
2004535149.tif 000013
【図５Ｂ】
2004535149.tif 000014
【国際公開パンフレット】
2004535149.tif 000015
2004535149.tif 000016
2004535149.tif 000017
2004535149.tif 000018
2004535149.tif 000019
2004535149.tif 000020
2004535149.tif 000021
2004535149.tif 000022
2004535149.tif 000023
2004535149.tif 000024
2004535149.tif 000025
2004535149.tif 000026
2004535149.tif 000027
2004535149.tif 000028
2004535149.tif 000029
2004535149.tif 000030
2004535149.tif 000031
2004535149.tif 000032
2004535149.tif 000033
2004535149.tif 000034
2004535149.tif 000035
2004535149.tif 000036
2004535149.tif 000037
2004535149.tif 000038
2004535149.tif 000039
2004535149.tif 000040
2004535149.tif 000041
2004535149.tif 000042
2004535149.tif 000043
2004535149.tif 000044
2004535149.tif 000045
2004535149.tif 000046
2004535149.tif 000047
2004535149.tif 000048
2004535149.tif 000049
2004535149.tif 000050
2004535149.tif 000051
2004535149.tif 000052
2004535149.tif 000053
2004535149.tif 000054
2004535149.tif 000055
2004535149.tif 000056
【国際調査報告】
2004535149.tif 000057