(57)【要約】半導体ダイ・パッケージ用のキャリヤ。ある実施形態の場合には、キャリヤは、金属層（２０）および金属層内に形成された複数の突起（２６）を含む。突起は、プレス加工作業により形成することができる。【選択図】図３
2004526333.tif 000002
【特許請求の範囲】
【請求項１】
半導体ダイ・パッケージ用のキャリヤであって、
（ａ）金属層と、
（ｂ）前記金属層内に形成された複数の突起と、を含み、
半導体ダイを回路基板に電気的に結合するためのキャリヤ。
【請求項２】
前記金属層が銅を含む、請求項１に記載のキャリヤ。
【請求項３】
前記複数の突起が、アレイ状に配置されていて、プレス加工突起である、請求項１に記載のキャリヤ。
【請求項４】
ダイ取付け領域をさらに含み、前記複数の突起が前記ダイ取付け領域の周囲に配置されている、請求項１に記載のキャリヤ。
【請求項５】
誘電体層をさらに含み、前記金属層が誘電体層上に位置する、請求項１に記載のキャリヤ。
【請求項６】
前記金属層が、ベース金属上に材料の１つまたはそれ以上のサブ層を含む、請求項１に記載のキャリヤ。
【請求項７】
前記金属層が連続していないで、前記複数の突起に接続している複数のエッチングされた導電ラインを含む、請求項１に記載のキャリヤ。
【請求項８】
各突起が、約４０度またはそれ以上の円錐角を有する、請求項１に記載のキャリヤ。
【請求項９】
各突起が円錐形をしている、請求項１に記載のキャリヤ。
【請求項１０】
半導体ダイ・パッケージであって、
（ａ）金属層と、ダイ取付け領域と、前記金属層内に形成された複数の突起とを備えるキャリヤと、
（ｂ）前記キャリヤの前記ダイ取付け領域に電気的に結合している半導体ダイと、を含む半導体ダイ・パッケージ。
【請求項１１】
前記複数の突起が、プレス加工突起であり、前記ダイ取付け領域の周囲に配置されていて、前記各突起が、前記半導体ダイの厚さより高いかまたは等しい高さを有する、請求項１０に記載のダイ・パッケージ。
【請求項１２】
前記キャリヤが銅を含む、請求項１０に記載のダイ・パッケージ。
【請求項１３】
前記キャリヤがベース金属を含み、
該ベース金属上に１つまたはそれ以上のコーティングを備える、請求項１０に記載のダイ・パッケージ。
【請求項１４】
各突起が約４０度より大きい円錐角を有する、請求項１０に記載のダイ・パッケージ。
【請求項１５】
前記半導体ダイが、垂直金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを備える、請求項１０に記載のダイ・パッケージ。
【請求項１６】
前記半導体ダイが、ソース領域、ゲート領域、およびドレーン領域を有する垂直金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを備え、前記ドレーン領域が前記キャリヤの前記ダイ取付け領域に近接した位置にあり、前記ソース領域および前記ゲート領域が、前記キャリヤの前記ダイ取付け領域から遠い方の端部に位置している、請求項１０に記載のダイ・パッケージ。
【請求項１７】
各プレス加工突起が円錐形をしている、請求項１０に記載のダイ・パッケージ。
【請求項１８】
前記突起および前記半導体ダイが、前記キャリヤの対向側面上に位置する、請求項１０に記載のダイ・パッケージ。
【請求項１９】
前記突起および前記半導体ダイが、前記キャリヤの同じ面上に位置する、請求項１０に記載のダイ・パッケージ。
【請求項２０】
半導体ダイ・パッケージであって、
（ａ）金属層と、ダイ取付け領域と、前記ダイ取付け領域の周囲の前記金属層内に形成された複数のプレス加工突起とを備えるキャリヤと、
（ｂ）ソース領域、ゲート領域、およびドレーン領域を有する垂直金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを備える半導体ダイであって、前記ドレーン領域が、前記キャリヤの前記ダイ取付け領域に電気的に結合していて、近い方の端部に位置していて、前記ソース領域および前記ゲート領域が、前記ダイ取付け領域から遠い方の端部に位置していて、前記キャリヤ内の前記複数のプレス加工突起が、前記半導体ダイの周囲に配置されている半導体ダイと、
（ｃ）前記半導体ダイ上に位置する複数の半田堆積物と、を含む半導体ダイ・パッケージ。
【請求項２１】
前記各突起が約４０度以上の円錐角を有する、請求項２０に記載の半導体ダイ・パッケージ。
【請求項２２】
前記キャリヤが銅を含む、請求項２０に記載の半導体ダイ・パッケージ。
【請求項２３】
前記複数の突起が、前記金属層内で同時に形成される、請求項２０に記載の半導体ダイ・パッケージ。
【請求項２４】
半導体ダイ・パッケージ用のキャリヤを形成するための方法であって、
（ａ）金属層を供給するステップと、
（ｂ）前記金属層内に複数の突起を形成するステップと、を含み、前記形成された突起が、回路基板の導電性領域に電気的に結合することができる方法。
【請求項２５】
前記複数の突起を形成するステップが、プレス加工作業を含む、請求項２４に記載の方法。
【請求項２６】
半導体ダイ・パッケージを形成するための方法であって、
（ａ）請求項２４に記載の方法によりキャリヤを形成するステップと、
（ｂ）前記複数の突起を形成した後で、半導体ダイを前記金属層に取り付けるステップと、を含む方法。
【請求項２７】
取り付けるステップ（ｃ）が、
前記キャリヤのダイ取付け領域に前記半導体ダイを取り付けるステップを含み、前記複数の突起が前記半導体ダイの周囲に配置される、請求項２６に記載の方法。
【請求項２８】
前記複数の突起を形成するステップがプレス加工作業を含む、請求項２６に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
半田ボールは、ボール・グリッド・アレイ（ＢＧＡ）パッケージで電気的相互接続部材として使用される。ＢＧＡパッケージにおいては、半田ボールのアレイが、プリント回路基板（ＰＣＢ）などの回路基板に半導体ダイを結合するために使用される。
【０００２】
ＢＧＡパッケージを形成するために使用することができる方法は、半田ボール取付けプロセスである。半田ボール取付けプロセスの場合には、半田ボールが、半導体キャリヤまたは基板の導電性領域のボール・ランド・パターン上に機械的に設置される。半田ボールを指定のボール・ランド・パターン上に設置した後で、半導体ダイが反転され、回路基板上に装着される。
【０００３】
半田ボールは、通常、鉛をベースとする半田合金を含む。例えば、半田合金は、約１８３度で溶融する近共晶錫−鉛（Ｓｎ−Ｐｂ）合金である。半田ボールが、半導体ダイと回路基板との間に位置している場合には、半田ボールは、半田合金の溶融温度またはそれ以下の温度に加熱される。融点以下に半田ボールを加熱する目的は、決して半田ボールがつぶれないようにするためである。回路基板を半導体ダイに結合するために、半田ボールを溶融し、リフロー状態にする。溶融中、半田内の酸化物が除去され、半導体ダイの導電面および回路基板に溶融した半田が塗布される。溶融しリフロー状態にした後で、半田の相互接続が半導体ダイと回路基板との間に形成される。形成された半田相互接続は、電気的に回路基板と半導体ダイを一緒に結合する。
【０００４】
図１は、半導体ダイ・パッケージである。ダイ・パッケージにおいては、キャリヤ１００は半導体ダイ１０２を収容する長方形の凹部１００−１を備える。この例の場合には、半導体ダイは、垂直金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）を備えていて、ボール・グリッド・アレイ・タイプ・パッケージ（ＢＧＡ）内に収容されている。半田ボールのアレイ１０８は、半導体ダイ１０２の表面上、およびキャリヤ１００の縁部表面１０６上に位置している。半田ボールのアレイ１０８は、２つのグループに分割される。半田ボールの第１の外部アレイ１０８−２は、キャリヤ縁部面１０６に接続していて、半田ボールの内部アレイ１０８−１は、ダイ面に接続している。半田ボールのアレイ１０８は、回路盤などの回路基板上に装着され、結合することができる。
【０００５】
半田ボールの外部アレイ１０８−２は、ＭＯＳＦＥＴのドレーン端子に接続していて、一方、半田ボールの内部アレイ１０８−１は、ＭＯＳＦＥＴのソース端子およびゲート端子に接続している。隅の半田ボール１０８−３は、ゲート端子専用にすることができ、内部アレイ１０８−１内の残りの半田ボール１０８−１は、ＢＧＡ・ＭＯＳＦＥＴのソース端子への分散低抵抗接続となる。
【０００６】
半田ボール技術は、もっと頑丈な設計ができるように強化し、改善することができる。例えば、ボール相互接続の接着強度を改善することができる。ボール取付けプロセスにより形成された半田相互接続が弱い場合には、この相互接続を破壊することができる。ダイ・パッケージで１つまたはそれ以上の半田相互接続が破壊されると、全パッケージが動作不能になる恐れがある。さらに、処理中（例えば、リフロー中）に、半田ボールは変形する。変形すると、アレイ内の半田ボールの高さが不揃いになる。その結果、半田ボールの端部が相互に同一平面上に並ばなくなる。例えば、導電性パッドのアレイ上の半田ボールのうちのあるものの高さが、アレイ内の他の半田ボールより高くなった場合には、高さが低い半田ボールは、半導体ダイおよび回路基板の両方に接触することができない。形成されたダイ・パッケージは、不完全な半田相互接続により動作しない恐れがある。また、半田ボールは処理中に移動することができる。半田ボールがその意図する位置から移動すると、半導体ダイ・パッケージ内に所望の相互接続を形成することができない。最後に、多くの半田ボールは鉛を含んでいる。鉛は、環境に優しい物質ではない。半導体ダイ・パッケージで使用する鉛の量を完全になくすことができないにせよ、低減できれば、それは望ましいことである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、これらの問題および他の問題を解決する。
【課題を解決するための手段】
【０００８】
本発明のある実施形態は、半導体ダイ・パッケージ用のキャリヤに関する。キャリヤは、（ａ）金属層、および（ｂ）金属層内に形成された複数の突起を備える。キャリヤは、半導体ダイを回路基板に電気的に結合するためのものである。
【０００９】
本発明の他の実施形態は、（ａ）金属層、ダイ取付け領域、および金属層内に形成されている複数の突起を備えるキャリヤと、（ｂ）キャリヤのダイ取付け領域に電気的に結合している半導体ダイとを備える半導体ダイ・パッケージに関する。
【００１０】
本発明の他の実施形態は、（ａ）金属層、ダイ取付け領域、およびダイ取付け領域の周囲の金属層内に形成されている複数の突起を備えるキャリヤと、（ｂ）ソース領域、ゲート領域、およびドレーン領域を有する垂直金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備え、ドレーン領域が、キャリヤのダイ取付け領域に電気的に結合していて、近接した位置にあり、ソース領域およびゲート領域が、ダイ取付け領域から遠い方の端部に位置していて、キャリヤ内の複数のプレス加工された突起が、半導体ダイの周囲に配置されている半導体ダイと、（ｃ）半導体ダイ上に位置する複数の半田堆積物とを備える半導体ダイ・パッケージに関する。
【００１１】
本発明の他の実施形態は、（ａ）金属層を供給するステップと、（ｂ）キャリヤを形成するために、金属層内に複数の突起を形成するステップとを含むキャリヤを形成するための方法に関する。
【００１２】
本発明の他の実施形態は、（ａ）金属層を供給するステップと、（ｂ）金属層内に複数の突起を形成するステップとを含む、半導体ダイ・パッケージ用のキャリヤを形成するための方法に関する。形成された突起は、回路基板の導電性領域に電気的に接触することができる。
【００１３】
本発明の上記および他の実施形態について、以下にさらに詳細に説明する。
【実施例】
【００１４】
本発明の実施形態は、キャリヤを含む半導体ダイ・パッケージ用のキャリヤ、キャリヤを製造するための方法、および半導体ダイ・パッケージを組立てるための方法に関する。例えば、半導体ダイ・パッケージは、ＭＯＳＦＥＴ  ＢＧＡパッケージであっても、薄いＭＯＳＦＥＴパッケージであっても、または任意の他のタイプの半導体ＩＣまたは個々のダイ・パッケージであってもよい。
【００１５】
本発明のある実施形態によるキャリヤは、銅層などの金属層を備える。金属層には複数の突起が形成されていて、突起は所定の形状に配置することができる。例えば、突起は金属層を横切って等間隔のアレイの形に配置することもできるし、金属層の周辺に配置することもできる。ある実施形態の場合には、突起をキャリヤの平らなダイ取付け領域の周囲に配置することができる。次に、半導体ダイを、例えば、半田ペーストまたは導電性接着剤によりダイ取付け領域に取り付けることもできる。多数の半田ペースト堆積物（例えば、半田ボール）をキャリヤに対向する半導体ダイの表面上に置くことができる。
【００１６】
突起は、金属層をプレス加工することにより形成することができる。突起を形成するために任意の適当なプレス加工装置を使用することができる。例示としてのプレス加工装置は、複数のプレス加工素子（プレス加工ツールとも呼ばれる）を有するプレス加工機械および対応するプレス加工ダイを備えることができる。プレス加工ダイは、複数のプレス加工素子を収容するように構成された凹部を有することができる。例示としてのプロセスの場合には、金属層はプレス加工ダイ上に置かれる。プレス加工素子は、金属層がプレス加工ダイ上に位置している間に金属層を打ち抜く。打ち抜き動作中、プレス加工素子は、金属層を貫通しないで、金属層の一部をプレス加工ダイの凹部内に押し込む。金属層に加えられる圧力により金属層の一部が変形して、金属層内に複数のプレス加工突起が形成される。このプレス加工プロセスは、金属層内に一組の突起が形成されるように反復して行うことができる。一組の突起をプレス加工した後で、複数のキャリヤが形成される。形成されたキャリヤは、個々のパッケージを形成するために、半導体ダイが個々のキャリヤに組み立てられた後で相互に分離される。分離されたパッケージは、回路盤などの回路基板に装着することができる。ある実施形態の場合には、キャリヤを半導体ダイを回路盤などの回路基板に電気的に結合する「リード・フレーム」と見なすことができる。
【００１７】
本発明の実施形態は、多くの利点を有する。例えば、本発明の実施形態の場合には、キャリヤ内の突起を、そうでない場合には、半田により形成される相互接続の代わりに使用することができる。その結果、半導体ダイ・パッケージを組立てる際の半田の量を少なくすることができる。本発明の実施形態は、すべての半田ボールを相互接続として使用している他の半導体ダイ・パッケージと比較すると、半田ボールの数が少なくてすむ。それ故、本発明の実施形態は他のタイプの半導体ダイ・パッケージと比較すると、環境に対して優しい。さらに、純粋な半田相互接続の数が少なくてすむので、相互接続プロセスが簡単になる。本発明のある実施形態の純粋な半田相互接続の数が少なくなるので、半導体ダイまたは回路基板上に置かなければならない半田ボールの数が少なくてすむ。さらに、本発明の実施形態で使用する半田相互接続の数が少ないので、多くの純粋な半田相互接続の形成に関連する問題が低減するか取り除かれる。例えば、すでに説明したように、半田ボールは処理中変形する恐れがある。半田ボールの高さは同じではなく、半田ボールの端部は相互に同一平面上に位置していない。比較した場合、本発明の実施形態のプレス加工突起相互接続は、キャリヤと一体に形成され、半田相互接続より丈夫である。純粋な半田相互接続とは異なり、プレス加工突起は、反復しても同じ寸法になるように形成することができ、相互の間隔を一定にすることができる。また、半田をベースとする相互接続と比較すると、プレス加工突起は、優れた電気的および熱的性能を有する。例えば、キャリヤ実施形態の場合には、プレス加工突起および半導体ダイと接触するキャリヤの一部を１つの単一の材料から形成することができる。電流は、金属インタフェースへの半田などの材料インタフェースを通らないで、半導体ダイに接触している部分からプレス加工突起に流れることができる。電流は、金属インタフェースへの半田などの材料インタフェースが存在すると起こる恐れがある効率の低下を全然起こさないで突起に流れる。また、本発明の実施形態によるキャリヤは、大きな容積で製造することができる。相互接続構造のプレス加工は、回路基板または半導体ダイ上の半田ボールを機械的に置くよりも高速で行うことができる。
【００１８】
図２は、本発明のある実施形態である。図２は、半導体ダイ・パッケージを示す。このパッケージは、ダイ取付け領域と、該ダイ取付け領域の周囲に位置する複数のプレス加工突起２６を有する金属層を含むキャリヤ２０を備える。垂直金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を備える半導体ダイ４０は、キャリヤ２０のダイ取付け領域に電気的に結合していて、そのすぐ近くに位置する。半田４２（例えば、半田ボールまたは半田柱）は、半導体ダイ４０上に設置することができる。
【００１９】
図３は、本発明のある実施形態によるキャリヤ２０である。キャリヤ２０は、ダイ取付け領域２４の周囲に形成された多数のプレス加工突起２６を含む。この実施形態の場合には、２つの窓２８が、ダイ取付け領域２４のところおよびその周辺に配置されている。窓２８の一部はタイバー２３により形成されている。タイバー２３は、ＭＯＳＦＥＴ  ＢＧＡパッケージの機能ユニットを形成するために、ダイ取付け領域２４に半導体ダイが取り付けられた後で切断することができる。側部レール３０は、キャリヤ２０の両側面上に配置されている。側部レール３０は、プレス加工プロセス中に、キャリヤと、一緒にキャリヤ内に形成される処理した金属層の一部とを保持する。
【００２０】
キャリヤ２０は、任意の適当な材料を含むことができる。例えば、キャリヤ２０は、銅またはアルミニウムなどのベース金属を含むことができる。これらのような金属は、優れた導電体であり、熱伝導体である。ある実施形態の場合には、キャリヤ２０は、銅などのベース金属を含む金属の層およびベース金属上の材料の１つまたはそれ以上のサブ層を含むことができる。例示としてのサブ層は、接着層、拡散層、半田が接着できる層、および酸化バリヤ層を含むことができる。例えば、ある実施形態の場合には、キャリヤ２０およびキャリヤを形成するために使用するプレス加工していない金属層は、ニッケルーパラジウム合金、ニッケル、またはニッケル合金などの金属でコーティングされた銅ベースを含むことができる。ベース金属上の層は、ベース金属内に突起を形成する前または後に形成することができる。さらに他の実施形態の場合には、キャリヤは誘電体を含むことができる。このタイプの実施形態については、図１４ａ〜図１４ｅを参照しながら以下にさらに詳細に説明する。
【００２１】
図４は、本発明のある実施形態によるプレス加工突起２６である。この実施形態の場合には、プレス加工突起２６は、円錐形をしていて、先端２６ａおよび側部２６ｂを含む。先端２６ａは、キャリヤの平らな領域（例えば、ダイ取付け領域）より高くなっている。先端２６ａの外面および／または内面は、湾曲させることもできるし、一部を球形にすることもできる。
【００２２】
突起２６の先端２６ａは、半導体ダイ・パッケージ内の相互接続点であってもよい。例えば、突起２６の先端２６ａは、回路基板（図示せず）上の導電性ランドと接触することができ、そのため、回路基板および突起２６は相互に電気導通することができる。ある実施形態の場合には、突起２６の先端２６ａを、半田により導電性ランドに結合することができる。半田は、ランド上の突起２６を容易に安定することができるように、突起２６の先端２６ａの周囲および／または下に堆積することができる。半田は、また、突起２６とランドとの間の導電性を容易に改善できるようにする。突起２６を回路基板上の導電性ランドに接続するのに半田を使用することができるが、すべて純粋な半田相互接続を有する半導体ダイ・パッケージと比較すると、本発明のある実施形態では少量の半田を使用するだけですむ。
【００２３】
キャリヤの実施形態の突起の形は、任意の適当な形にすることができる。図５〜図８は、種々の形状および寸法の突起の例である。プレス加工突起は、円筒形でも、円形でも、正方形などであってもよい。ある実施形態の場合には、突起は円錐形をしている。プレス加工突起２６は、キャリヤが中に入る特定の半導体ダイ・パッケージにより、任意の適当なサイズおよび高さを有することができる。
【００２４】
突起ピッチ、プレス加工の深さ、突起壁部の厚さ、キャリヤの厚さ、および突起の高さなどの例示としてのキャリヤおよび突起の寸法については、図５を参照しながら説明する。図５は、例示としてのキャリヤの実施形態のプレス加工突起の側部断面図である「Ｐ」は突起ピッチである。突起ピッチＰは、アレイ内の隣接する突起の中心間距離であってもよい。ある実施形態の場合には、ピッチＰは、約１ｍｍより短い場合もある。例えば、ピッチは、約０．８５ｍｍよりも短い場合もあるし、約０．６５ｍｍより短い（例えば、約０．５ｍｍ）場合もある。「Ｄ」は、プレス加工の深さである。ある実施形態の場合には、プレス加工の深さＤは、約０．８５０ｍｍまたはそれより短い場合がある。「ｔ」は、突起壁部の厚さである。ある実施形態の場合には、突起壁部の厚さｔは、約０．１０ｍｍより薄い場合がある。「Ｔ」は、キャリヤの厚さである。ある実施形態の場合には、キャリヤの厚さＴは、例えば、約０．３００ｍｍまたはそれより薄い場合がある。「Ｈ」は突起の高さである。突起の高さＨは、ある実施形態の場合には、約０．５００ｍｍ〜約０．５５０ｍｍまたはそれ以下の場合もある。これらおよび他の特定の寸法は、単に例示としてのものに過ぎない。本発明の実施形態は、上記例示としての寸法を有するキャリヤに限定されない。
【００２５】
本発明のある実施形態の場合には、プレス加工突起の先端は、ほぼ同一平面上にある。突起はほぼ同一平面上にある先端を有しているので、キャリヤ内のすべての突起は、ほぼ同時に回路基板上の導電性ランドに接触することができる。キャリヤの突起と回路基板との間には優れた電気接触が行われる。すべての突起が同時に導電性ランドに接触するので、回路基板の導電性ランドと突起間の相互接続不良による故障の可能性が低減する。以下にさらに詳細に説明するように、プレス加工プロセスは、ほぼ同一平面上にある先端を有する突起を形成するために使用することができる。プレス加工突起は、また丈夫であり、相互に一致して位置する。
【００２６】
図６は、本発明の他の実施形態である。この実施形態の場合には、突起は円錐形をしている。図６の各突起は、約４０度より小さい円錐角を有する。「円錐角」は、円錐の対向する壁面が形成する角度である。円錐は、キャリヤ内の突起の内面または外面により形成することができる。突起の各内面および外面は、円錐角を形成することができる。円錐は、また、プレス加工素子の先端の外面により、またはプレス加工ダイ内の凹部を形成する面により形成することもできる。これらの面も円錐角を形成することができる。
【００２７】
本発明の好適な実施形態の場合には、突起が形成する円錐角は広い。通常、突起の円錐角（すなわち、突起の対向する内面または外面が形成する角度）は、約４０度より大きい。プレス加工ダイ内の凹部を形成している面およびプレス加工素子を形成している面は、類似の大きさの円錐角を有することができる。これらの実施形態の場合には、キャリヤを形成している際に、プレス加工素子をプレス加工ダイ内の凹部から容易に引っ込めることができる。大きな円錐角を有する突起は、プレス加工ダイの凹部から引き抜く場合に、プレス加工素子への「固着」の可能性が低い。プレス加工素子に固着する突起は、場合によっては破損する恐れがある。
【００２８】
図７は、本発明のある実施形態による他の突起である。突起の下部は９０度の円錐角を有する。突起の上部は、円筒形をしていて、湾曲した先端を有する。湾曲した先端の一部は、ほぼ球形をしている。球状の先端の湾曲の内側の半径は、約０．１５０ｍｍであり、一方、湾曲の外側の半径は約０．２５０ｍｍである。図７は、また、他の例示として寸法（単位：ｍｍ）も示す。
【００２９】
図８の突起も円錐形をしている。突起の先端のところの突起の一部は、ほぼ球形をしている。突起の内面および外面が形成する各円錐角は、この実施形態の場合には約４２度である。図５の突起のように、湾曲した先端の一部はほぼ球形をしている。球形の先端部分の湾曲の内側の半径は約０．１５８ｍｍであり、一方、湾曲の外側の半径は約０．２５０ｍｍである。図８は、他の例示としての寸法（単位：ｍｍ）も示す。
【００３０】
図９は、キャリヤ２０の裏面のプレス加工突起２６の下面である。各プレス加工突起は、金属層内に中空の部分を含むことができる。図９に示すように、中空の部分のアレイは、キャリヤの裏面に位置している。中空の部分の形状は、プレス加工突起を形成するために、プレス加工素子の形状に対応するものにすることができる。
【００３１】
突起がプレス加工されキャリヤが形成されると、半導体ダイをキャリヤに取り付けることができる。例えば、軟らかい半田をキャリヤのダイ取付け領域に塗布することができる。半導体ダイを軟らかい半田の上に置き、半導体ダイをキャリヤに取り付けることができる。キャリヤに半導体ダイを取り付けた後で、半田を含むボンド・ラインが、キャリヤと半導体ダイとの間に形成される。ある実施形態の場合には、ボンド・ラインは、約１ミル（すなわち、１インチ（２．５４ｃｍ）の１／１０００）またはそれ以下の厚さを有することができる。ダイ取り付けステップの間、半田はダイ取付け領域の周辺の突起の方に流れる。ある実施形態の場合には、溝（図示せず）を、突起に流れるすべての半田を収容するために、ダイ取付け領域の周辺のキャリヤ内に設けることもできる。溝は突起とダイ取付け領域の間に設けることができる。ある実施形態の場合には、導電性エポキシ接着剤などの導電性接着剤を、キャリヤに半導体ダイを取り付けるために使用することができる。
【００３２】
図１０は、本発明のある実施形態による半導体ダイ・パッケージである。半導体ダイ４０は、キャリヤ２０のダイ取付け領域に装着される。プレス加工突起２６は、ダイ取付け領域および半導体ダイ４０の周囲に配置される。キャリヤ２０も、半導体ダイにしっかりと取り付ける。従って、キャリヤ２０は、半導体ダイ４０に対して、低抵抗の熱および電気伝導経路として機能することができる。この図の場合、ダイ・パッケージは、側部レールにより他の構造に取り付けられている。側部レールは、これらの他の構造からパッケージを分離するために切断することができる。
【００３３】
半導体ダイ４０は、任意の適当な電子デバイスを備えることができる。例えば、半導体ダイ４０は、電力ＭＯＳＦＥＴデバイスなどの金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを備えることができる。ＭＯＳＦＥＴデバイスは、平らなまたはトレンチ付きゲート構造を有することができる。好適には、トレンチ付きゲート構造であることが好ましい。トレンチ付きゲート構造を含むトランジスタ・セルは、平らなゲート構造より狭い。さらに、ＭＯＳＦＥＴデバイスは、垂直ＭＯＳＦＥＴデバイスであってもよい。垂直ＭＯＳＦＥＴデバイスにおいては、ソース領域およびドレーン領域は、半導体ダイと対向する側に位置しているので、トランジスタ内の電流は半導体ダイを通して垂直に流れる。半導体ダイ４０は、シリコンまたは任意の他の適当な半導体材料を含むことができる。
【００３４】
本発明の実施形態による半導体ダイ・パッケージは、電力切替えデバイス（例えば、電力ＭＯＳＦＥＴ）などの熱放散効果が大きい個々の製品に特に適している。この場合、ダイの裏面（ＭＯＳＦＥＴドレーン端子）への電気接続が必要である。キャリヤ２０用の銅などの熱伝導および導電性材料を使用することにより、パッケージはダイの裏面（電力ＭＯＳＦＥＴのドレーン端子）と回路基板（例えば、ＰＣＢ）との間の抵抗が非常に低くなり、コンパクトな接続を行うことができる。
【００３５】
図１１は、本発明のある実施形態によるパッケージの側面図である。図１１は、回路基板５０（例えば、回路盤）とキャリヤ２０との間に配置されている半導体ダイ４０である。キャリヤ２０は、ボンド・ライン４４を通して半導体ダイ４０に結合している。ボンド・ライン４４は、例えば、導電性接着剤または半田を含むことができる。多数の半田相互接続４２が、半導体ダイ４０と回路基板５０との間に配置されている。半導体ダイ４０および回路基板５０は、半田相互接続４２を通して相互に連絡することができる。半田ペースト４６は、プレス加工突起２６を回路基板５０に接着するために使用することができる。
【００３６】
図１１の半導体ダイ４０は、垂直ＭＯＳＦＥＴデバイスを備えることができる。１つまたはそれ以上の半田相互接続４２は、半導体ダイ４０内のＭＯＳＦＥＴのソース領域およびゲート領域と連絡することができる。この例の場合には、半導体ダイ４０内のＭＯＳＦＥＴデバイスのソース領域およびゲート領域には、半導体ダイ４０の下面によりアクセスすることができる。キャリヤ２０は、半導体ダイ４０のドレーン領域と連絡することができる。この例の場合には、半導体ダイ４０のドレーン領域は、ボンド・ライン４４と接触することができる。ドレーン電流は、ボンド・ライン４４を通して、プレス加工突起２６および回路基板５０横方向に、キャリヤ２０へ流れることができる。
【００３７】
半導体ダイが回路基板と結合すると、半導体ダイを環境から保護するために、それにカバーを掛けることができる。典型的なパッケージの場合には、蓋を回路基板にまた半導体ダイ上に取り付けることができる。別の方法としては、有機カプセル材料を半導体ダイ上に置いて硬化させることができる。
【００３８】
図１２ａ〜図１２ｆは、本発明のある実施形態による半導体ダイ・パッケージの例の斜視図である。各例においては、キャリヤ２０内のプレス加工突起２６が、半導体ダイ４０の１つまたはそれ以上の側面に配置されている。例えば、プレス加工突起２６のラインは、半導体ダイ４０の１つ、２つ、３つまたは４つの側面に位置させることができる。各例の場合には、プレス加工突起２６の先端は、相互にほぼ同一平面上にあり、半田突起４２の先端は半導体ダイ４０上に位置している。
【００３９】
図１２ａ〜図１２ｆの各半導体ダイ・パッケージは、反転して、回路基板（図示せず）に装着することができる。ダイ・パッケージを回路基板に装着した場合には、半田突起４２の先端およびプレス加工突起２６の先端を回路基板上の導電性ランドに接触させることができる。ダイ・パッケージ部分が装着されている回路基板は、ゲート接続、ソース接続およびドレーン接続を含む半導体ダイ４０内にトランジスタを形成することができる。
【００４０】
図１３は、本発明の他の実施形態である。図１３の場合には、半導体ダイ４０の下の領域を示すために、半導体ダイ４０の一部を切除してある。半田ボール４２は、半導体ダイ４０とキャリヤ２０との間に配置されている。これらの半田ボール４２は、半導体ダイ４０内のＭＯＳＦＥＴデバイスのソース領域およびゲート領域（図示せず）をキャリヤに電気的に結合している。この例の半導体ダイ４０内のＭＯＳＦＥＴデバイスのドレーン領域は上を向いていて、キャリヤ２０から遠い方の端に位置する。一方、ソースおよびゲート領域はキャリヤ２０に近いところにある。半導体ダイ４０の下の大部分の半田ボールは、キャリヤ２０の第１の部分２０−１に結合している。これらの半田ボールは、半導体ダイ４０内のＭＯＳＦＥＴデバイス内のソース領域に結合することができる。キャリヤ２０の第２の部分２０−２上の半田ボール４２−Ｇを、ＭＯＳＦＥＴデバイスのゲート領域と結合することができる。ゲート電流は、キャリヤ２０の隅のプレス加工突起２６−Ｇを通ることができ、キャリヤ２０の第２の部分２０−２を通して半田ボール４２−Ｇおよび半導体ダイ４０に流れることができる。誘電領域１５は、第１および第２のキャリヤ部分２０−１，２０−２の間に位置している。誘電領域は、例えば、第１および第２のキャリヤ部分２０−１，２０−２を結合している誘電接着剤であってもよい。図１３のパッケージは、反転して、回路基板（図示せず）に装着することができる。回路基板は、ＭＯＳＦＥＴのドレーン領域、ソース領域およびゲート領域に対応する導電性ランドを有することができる。
【００４１】
図１３のキャリヤ２０は、任意の適当な方法で形成することができる。例えば、長方形の金属層に突起２６，２６−Ｇをプレス加工することができる。第１および第２のキャリヤ部分２０−１，２０−２は、金属層を切断することにより形成することができる。切断線は、誘電領域１５が形成する線と対応することができる。切断後、第１および第２のキャリヤ部分２０−１，２０−２を誘電接着剤材料（例えば、誘電エポキシ接着剤）で結合することができる。
【００４２】
図１４ａ〜図１４ｅは、ＩＣ（集積回路）ＢＧＡタイプ・ダイ・パッケージ内の突起付きキャリヤ（例えば、銅の突起付きキャリヤ）の用途および使用方法を示す。図１４ａは、プレス加工突起２６のアレイを有するキャリヤ２２を示す。導電性トレース２６ａ（例えば、導電ライン）は、キャリヤ２２上に位置していて、プレス加工突起２６と接続している。プレス加工突起２６および誘電性トレース２６ａは、１つの金属層内に位置することができる。これらの誘電性トレース２６ａは、キャリヤ２２の他の面上のトレースと電気的に結合することができる。図１４ａに示すように、プレス加工突起２６の先端は、ほぼ同一平面上にある。図２のキャリヤと比較すると、例えば、突起２６をキャリヤ２２のダイ取付け領域の周囲にではなく、金属層の表面を横切って形成することができる。さらに、図２のキャリヤと比較すると、例えば、図１４ａ〜図１４ｅのキャリヤは、半導体ダイと回路基板（例えば、回路盤）との間に配置することができるインターポーザであってもよい。
【００４３】
図１４ｂは、図１４ａのキャリヤ２２の対向面である。半導体ダイ（図示せず）は、キャリヤ２２のダイ取付け領域３７に取り付けることができる。取り付けた半導体ダイへのリード線は、導電性ランド３８に電気的に結合することができる。回路トレース３８ａは、導電性ランド３８に接続していて、キャリヤ２２の他の面上の回路トレース２６ａに結合させることができる。
【００４４】
図１４ｃは、突起２６とキャリヤの縁部の拡大図である。導電性ブリッジ３９が誘電体層３０の縁部と、キャリヤの縁部に位置している。キャリヤの対向面上の導電性トレースは、導電性ブリッジ３９（例えば、導電性バイア）を通して結合することができる。導電性ブリッジ３９は、キャリヤ２２の向きに対して垂直である。
【００４５】
図１４ｄは、本発明のある実施形態によるキャリヤを使用するＩＣタイプ・パッケージの側断面図である。図１４ｄは、半導体ダイをキャリヤに結合しているワイヤボンドを含むＩＣタイプ・パッケージである。図１４ｅは、ワイヤボンドを使用しないフリップチップ方法で半導体ダイが装着されているＩＣチッピ・タイプ・パッケージである。半導体ダイは、半田ボールによりキャリヤと連絡している。
【００４６】
図１４ｄおよび図１４ｅ両方の場合、キャリヤは誘電体層３０上にプレス加工突起２６と導電性トレース２６ａを含む金属層を備える。導電性トレース３６ａは、プレス加工突起２６に接続している導電性トレース２６ａに対向する誘電体層３０の側面上に位置する。ＩＣダイ５５は、誘電体層３０上に位置していて、回路トレース３６ａに電気的に結合している。ダイ５５を保護するために、ダイ５５をカバー５６で覆うことができる。
【００４７】
図１４ｄおよび図１４ｅの半導体ダイ・パッケージは、回路盤などの回路基板の導電性ランドに装着することができる。例えば、プレス加工突起２６を回路基板上の導電性ランドに半田付けすることができる。
【００４８】
図１４ａ〜図１４ｅのキャリヤは、任意の適当な方法で形成することができる。ある例示としてのプロセスの場合には、第１の金属層を、プレス加工により複数の突起を形成することができる。次に、第１の金属層を（例えば、接着剤または積層プロセスにより）誘電体層に接着することができる。接着後、回路トレースを形成するために、第１の金属層をエッチングすることができる。例えば、図１４ｃに示すように、形成された突起２６の周囲の領域をエッチングすることができ、形成される回路トレース２６ａを突起２６に接続することができる。次に、第２の金属層を（例えば、接着剤または積層プロセスにより）突起に対向する誘電体層の側面に接着することができる。次に、第２の金属層を、導電性トレースおよび導電性パッドを形成するためにエッチングすることができる。半導体ダイを導電性パッド上に装着することができる。次に、導電性ブリッジ（例えば、バイア）を、キャリヤの対向面のところで導電性トレースと連絡するために、誘電体層の側面上または誘電体層を通して形成することができる。キャリヤを形成した後で、半導体ダイを、従来のプロセスによりキャリヤの導電性パッドに装着することができる。上記プロセスは減算プロセスであることに留意されたい。他の実施形態の場合には、誘電体層上に導電性トレースおよび導電性パッドを形成するために、加算プロセスを使用することができる。加算プロセスは当業者にとって周知のものである。
【００４９】
ある実施形態の場合には、ストリップの形の金属層から多くのキャリヤを形成することができる。図１５ａについて説明すると、平らな金属層９０がプレス加工装置のプレス加工ダイ９２上に配置される。プレス加工ダイ９２は、金属層９０内に形成される突起の形に対応する多数の凹部９２（ａ）を有する。各凹部９２（ａ）は、円錐形を形成することができる。複数のプレス加工素子８０（ａ）を含むプレス加工装置８０が、プレス加工ダイ９２および金属層９０上に配置される。各プレス加工素子８０（ａ）は、円錐形の先端を有することができる。プレス加工素子８０（ａ）の先端は、円錐形であってもよい。プレス加工装置８０およびプレス加工ダイ９２は、金属層９０より硬い材料を含むことができる。例えば、ある実施形態の場合には、プレス加工装置９０およびプレス加工素子８０を鋼鉄から作ることができるし、一方、金属層９０を銅から作ることができる。金属層９０は銅の連続シートであってもよい。さらに、プレス加工装置８０のプレス加工素子８０（ａ）を、プレス加工ダイ９２の凹部９２（ａ）と協力して動作するように構成することができる。プレス加工作業中、突起が金属層９０内に形成される。プレス加工装置８０に加えられる圧力は、必要なプレス加工の深さ、製造中の特定の製品に従って選択することができる。
【００５０】
図１５ｂおよび図１５ｅについて説明すると、プレス加工装置８０は、プレス加工ダイ９２の方向に下方に移動させることができる。プレス加工素子８０（ａ）は、金属層９０と接触し、それらを形成するために金属層９０の一部を打ち抜く。打ち抜き動作中、プレス加工素子８０（ａ）は、金属層の変形する部分が凹部９２（ａ）の端部に接触するまで、プレス加工ダイ９２の凹部９２（ａ）に入る。金属層９０の一部は、凹部９２（ａ）を形成している壁部と、プレス加工素子９２（ａ）の先端との間にサンドイッチ状に挟まれる。金属層９０の一部は、プレス加工素子８０（ａ）およびプレス加工素子の先端との間の空間と一致する。プレス加工ダイ内の凹部９２（ａ）の端部は、相互に同じ平面上に位置する。従って、凹部９２（ａ）内に形成された突起は、相互に同じ平面上に位置する先端を有する。
【００５１】
図１５ｆに示すように、金属層９０をプレス加工した後で、プレス加工装置８０は引っ込み、プレス加工ダイ９２から離れて上方に移動する。プレス加工装置８０のプレス加工素子８０（ａ）の端部は、プレス加工ダイ９２の凹部から抜けだし、一方、打ち抜かれた金属層９０はプレス加工ダイ９２上に残る。
【００５２】
図１５ｇについて説明すると、プレス加工装置８０が引っ込んだ後で、プレス加工された金属層９０をプレス加工ダイ９２から持ち上げることができる。次に、金属層９０のもう１つの平らな部分をプレス加工ダイ９２の凹部上に置くことができる。もう１つのキャリヤ用のもう一組の突起を形成するために、上記平らな部分をプレス加工することができる。
【００５３】
金属ストリップ内に複数の突起付きのキャリヤが形成されると、半導体ダイを、例えば、導電性接着剤または半田によりストリップ内のキャリヤに取り付けることができる。次に、キャリヤおよび半導体ダイ・ユニットにマークを付け、試験し、次に個々のユニットに分離することができる。追加のパッケージング・ステップも実行することができる。
【００５４】
＜例＞
プレス加工突起を有する多数のプレス加工キャリヤを製造した。突起は、図１５ａ〜図１５ｇに全体を示すプロセスにより、銅層内に形成した。垂直電力ＭＯＳＦＥＴを備える半導体ダイを、多数のキャリヤ／半導体ダイ・ユニットを形成するために、半田によりキャリヤに装着した。キャリヤ／半導体ダイ・ユニットは、別々に分離される。次に、キャリヤ／半導体ダイ・ユニットを、ダイ・パッケージを形成するために、６３３７タイプの半田ペースト（錫６３％および鉛３７％）により、１平方インチのチップボードに手作業で装着した。次に、組み立てたダイ・パッケージを赤外線リフロー・オーブン内で処理した。リフロー・プロセスの後で、各ダイ・パッケージの接着強度および位置の精度をチェックした。最終的なパッケージは、図１１の構成と類似の構成を有していた。
【００５５】
形成したパッケージの多数の特性を評価した。銅の突起の高さの分布、半田突起の高さの分布、およびダイ取付けパッド（ＤＡＰ）に対して、半田突起と銅の突起が同じ平面上にあるかどうかを評価した。オン状態の抵抗ＲｄＳｏｎも評価した。
【００５６】
図１６のグラフは、いくつかのキャリヤ内の銅の突起の高さの変動を示す。高さは、目標の約２１．０ミルから、約２１．０５〜約２２．４０ミルの範囲内で変動する。目標の銅の突起の高さは、それぞれ８ミル、１２ミルおよび１ミルである、ダイの厚さ、公称半田突起の高さ、およびボンド・ラインの厚さの合計に基づいた。
【００５７】
半導体ダイとチップボード間に位置する半田突起の高さの変動も評価した。図１７のグラフは、各ダイの突起の高さの変動を示す。半田突起の高さは、約１１．２ミル〜約１１．９５ミルであった。ゲート端子およびソース端子に対する半田突起の間には有意な高さの違いはなかった。
【００５８】
図１８は、半田突起の高さおよび銅突起の高さの同一平面度の測定値である。ダイ取付けパッドを基準として使用した場合、半導体ダイ、半田突起、およびボンド・ラインの全平均高さは約２０．１９ミルであった。銅の突起の平均高さは約２１ミルであった。全高さ対銅の突起の高さの平均の差は、約１〜約２ミルであった。このデータは、銅の突起がほぼ完全に半田突起と同一平面上に位置していたことを示す。
【００５９】
プレス加工突起の特性を評価するために電気試験を行った。より詳細に説明すると、相互接続としてプレス加工突起ではなく、半田突起を使用して、本発明の実施形態のドレーン・ソース間オン状態抵抗、すなわち、ＲｄＳｏｎ（ドレーン電流が遭遇した全抵抗として定義される）を半導体ダイ・パッケージで得られたＲｄＳｏｎと比較した。図１９を参照しながら説明すると、銅の突起の実施形態のＲｄＳｏｎ値は、４．５Ｖで約３．５〜約４．０ミリオームであり、約１０Ｖで約２．４〜約３．２ミリオームであった。図２０を参照しながら説明すると、銅の突起の実施形態のＲｄＳｏｎ値は、４．５Ｖで約３．５〜約４．０ミリオームであり、１０Ｖで約２．４〜約３．２ミリオームであった。図１９および図２０のＲｄＳｏｎ値は、プレス加工突起の代わりに半田ボールを相互接続として使用して、ＭＯＳＦＥＴ  ＢＧＡから入手したＲｄＳｏｎ値と比較することができる。
【００６０】
本明細書で使用した用語および表現は、本発明を説明するためのものであって、本発明を制限するものではない。このような用語および表現は今まで図示し、説明してきた機能の等価物を排除するものではない。その部分に対しては、特許請求の範囲に記載する本発明の範囲から逸脱することなしに、種々に修正することができることが分かるだろう。さらに、本発明の任意の実施形態の任意の１つまたはそれ以上の機能を、本発明の範囲から逸脱することなしに、本発明の任意の他の実施形態の任意の１つまたはそれ以上の機能と組み合わせることができる。
【図面の簡単な説明】
【００６１】
【図１】半田ボールを有する半導体ダイ・パッケージの斜視図である。
【図２】本発明の実施形態によるキャリヤ上で組立てた半導体ダイの斜視図である。
【図３】本発明の実施形態によるキャリヤの斜視図である。
【図４】キャリヤ実施形態の突起の拡大斜視図である。
【図５】本発明の実施形態によるキャリヤ内に形成された突起の断面図である。
【図６】本発明の実施形態によるキャリヤ内に形成された突起の断面図である。
【図７】本発明の実施形態によるキャリヤ内に形成された突起の断面図である。
【図８】本発明の実施形態によるキャリヤ内に形成された突起の断面図である。
【図９】本発明の実施形態によるキャリヤの下面の斜視図である。
【図１０】本発明の実施形態によるダイ・パッケージの斜視図である。
【図１１】本発明の実施形態によるダイ・パッケージの側面図である。
【図１２ａ】本発明の実施形態によるパッケージの斜視図である。
【図１２ｂ】本発明の実施形態によるパッケージの斜視図である。
【図１２ｃ】本発明の実施形態によるパッケージの斜視図である。
【図１２ｄ】本発明の実施形態によるパッケージの斜視図である。
【図１２ｅ】本発明の実施形態によるパッケージの斜視図である。
【図１２ｆ】本発明の実施形態によるパッケージの斜視図である。
【図１３】半導体ダイの下の半田ボールを示すために半導体ダイの一部を除去した、本発明の実施形態によるダイ・パッケージの斜視図である。
【図１４ａ】本発明の実施形態による半導体ダイのＢＧＡタイプ・パッケージ用のキャリヤの底面の斜視図である。
【図１４ｂ】本発明の実施形態による半導体ダイのＢＧＡタイプ・パッケージ用のキャリヤの頂部の斜視図である。
【図１４ｃ】キャリヤの突起および導電性ブリッジの拡大図である。
【図１４ｄ】ワイヤボンドを備える半導体ダイＢＧＡタイプ・パッケージの側面図である。
【図１４ｅ】フリップ・チップ・タイプ構成を有する半導体ダイＢＧＡタイプ・パッケージの側面図である。
【図１５ａ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｂ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｃ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｄ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｅ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｆ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１５ｇ】本発明のある実施形態によるキャリヤを形成する際に使用する場合のプレス加工装置の側断面図である。
【図１６】銅の突起の高さ対キャリヤ・サンプルのグラフである。
【図１７】半田突起の高さの分布対パッケージ・サンプル・ユニットのグラフである。
【図１８】銅の突起の高さの違いおよび半田ボール、ボンド・ライン、パッケージ内の半導体ダイの合計の高さ対パッケージ・サンプル・ユニットのグラフである。
【図１９】２つの異なる電気的に試験したロットに対するＲｄＳｏｎのグラフである。
【図２０】２つの異なる電気的に試験したロットに対するＲｄＳｏｎのグラフである。
【図１６】
2004526333.tif 000003
【図１７】
2004526333.tif 000004
【図１８】
2004526333.tif 000005
【国際公開パンフレット】
2004526333.tif 000006
2004526333.tif 000007
2004526333.tif 000008
2004526333.tif 000009
2004526333.tif 000010
2004526333.tif 000011
2004526333.tif 000012
2004526333.tif 000013
2004526333.tif 000014
2004526333.tif 000015
2004526333.tif 000016
2004526333.tif 000017
2004526333.tif 000018
2004526333.tif 000019
2004526333.tif 000020
2004526333.tif 000021
2004526333.tif 000022
2004526333.tif 000023
2004526333.tif 000024
2004526333.tif 000025
2004526333.tif 000026
2004526333.tif 000027
2004526333.tif 000028
2004526333.tif 000029
2004526333.tif 000030
2004526333.tif 000031
2004526333.tif 000032
2004526333.tif 000033
2004526333.tif 000034
2004526333.tif 000035
2004526333.tif 000036
2004526333.tif 000037
2004526333.tif 000038
2004526333.tif 000039
2004526333.tif 000040
2004526333.tif 000041
2004526333.tif 000042
2004526333.tif 000043
【国際調査報告】
2004526333.tif 000044