(57)【要約】１個以上の冷陰極蛍光ランプに給電する第１パワースイッチ及び第２パワースイッチを含むパワー段を具えたＬＣＤのバックライトインバータに関するものである。コントローラは制御信号を発生して、所定しきい値レベルに等しいかこれを超える電圧レベルを有するＩＣ電源入力信号を受けて、前記第１及び第２パワースイッチを駆動する定常状態の内部発振信号を供給する。過渡状態防止回路は、少なくとも前記ＩＣ電源入力信号が前記所定の電圧しきい値に達する時点まで前記第２パワースイッチを非導通状態に維持する。あるいはまた、過渡状態防止回路が、少なくとも前記ＩＣ電源入力信号が前記所定の電圧しきい値に達する時点まで前記第２パワースイッチを非導通状態に維持し、これに加えて、少なくとも前記ＩＣへの電源電圧がしきい値に達する時点まで前記コントローラの発振器が内部的に発生する前記発振信号の発生を防止する。
2004509584.tif 000002
【特許請求の範囲】
【請求項１】
負荷に給電するスイッチモードコンバータであって、
定常状態の動作中に少なくとも１つの負荷を動作させる第１パワースイッチ及び第２パワースイッチを含むパワー段と；
コントローラの電源電圧を受けて、前記第１及び第２パワースイッチを駆動する定常状態の内部発振信号を供給するコントローラと；
少なくとも前記コントローラの電源電圧がしきい値に達する時点まで、前記パワー段が動作することを防止する過渡状態防止回路と
を具えていることを特徴とするスイッチモードコンバータ。
【請求項２】
少なくとも前記コントローラの電源電圧がしきい値に達するまで、前記過渡状態防止回路が前記第２パワースイッチを非導通状態に維持することを特徴とする請求項１に記載のスイッチモードコンバータ。
【請求項３】
少なくとも前記コントローラの電源電圧が前記しきい値に達する時点まで、前記過渡状態防止回路が、前記コントローラの発振器が前記内部発振信号を発生することを防止することを特徴とする請求項１に記載のスイッチモードコンバータ。
【請求項４】
前記過渡状態防止回路が、関連するＲＣ時定数を有する抵抗及びキャパシタを具えて、少なくとも前記コントローラの電源電圧が前記しきい値に達する時点まで前記第２パワースイッチを非導通状態に維持することを特徴とする請求項２または３に記載のスイッチモードコンバータ。
【請求項５】
前記ＲＣ時定数が、少なくとも前記コントローラの電源電圧が前記しきい値に達する時点までの間、前記パワースイッチを駆動する前記パワー段に入力される制御信号のうちの１つを遅延させるような値であることを特徴とする請求項４に記載のスイッチモードコンバータ。
【請求項６】
前記第１及び第２パワースイッチを、ハーフブリッジのトポロジに結合したＮ−チャンネルのパワーＭＯＳＦＥＴから構成したことを特徴とする請求項１に記載のスイッチモードコンバータ。
【請求項７】
前記スイッチモードコンバータが液晶ディスプレイのバックライトインバータであることを特徴とする請求項１に記載のスイッチモードコンバータ。
【請求項８】
前記負荷が蛍光ランプであることを特徴とする請求項１に記載のスイッチモードコンバータ。
【請求項９】
前記蛍光ランプが冷陰極蛍光ランプであることを特徴とする請求項８に記載のスイッチモードコンバータ。
【請求項１０】
前記冷陰極蛍光ランプが液晶ディスプレイ用の照明を提供することを特徴とする請求項９に記載のスイッチモードコンバータ。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は一般に蛍光ランプ安定器に関するものであり、特に、減光可能な冷陰極蛍光ランプ（ＣＣＦＬ）と共に使用する、過渡現象防止を行う回路に関するものである。
【０００２】
（従来技術）
電子安定器では、安全上及び信頼性の理由で、開回路保護が往々にして必要になる。ランプ即ち負荷を安定器の出力に接続していない際には、保護が存在しなければ、非常に大きい不所望な電圧が安定器の出力の両端に発生する。この無負荷の場合には、ランプを接続した公称出力よりも５倍高いオーダーの電圧（例えば７００ボルトの代わりに３５００ボルト）が発生し得る。この過電圧条件は、安定器の構成要素を損傷させ得るか、そして／あるいは安定器を不所望な状態にさせて、最終的に安定器を損傷させ得る。
【０００３】
米国特許第５，６８０，０１７号、第６，０１１，３６０号、及び第６，０８４，３６１号に記載のランプ駆動回路においては、過電圧保護が必要であり、これらの特許の内容は参考文献として本明細書に含める。
【０００４】
図１に、従来技術による液晶ディスプレイ（ＬＣＤ）のバックライトインバータを示し、全体的に参照番号１００で表わす。ＬＣＤのバックライトインバータは通常、ランプＬ１　８及びランプＬ２　１０のようなランプを動作させるパワー段モジュール６を具えている。ランプ８及び１０は、デスクトップコンピュータ（図示せず）の液晶ディスプレイ（ＬＣＤ）を照射するものとすることができるが、これに限定されない。ＬＣＤバックライトインバータ１００はさらに、起動論理モジュール１６、短絡／開放保護モジュール１５、及び制御ＩＣ（集積回路）２０を具えている。なおパルス幅変調モジュールを少し変更して図１の構成に含めて、ＩＣ２０とパワー段モジュール６との間の信号を制御することができる。
【０００５】
ＩＣ２０は、ランプ電流及びランプ電圧を測定することによってランプの電力を調整すること、制御信号及び非制御信号を受信し出力すること、前記パワー段モジュールの一部として含まれるパワースイッチ（図示せず）を駆動するための内部発振信号を発生すること含む多数の機能を実行する。
【０００６】
図１に２つの制御信号Ｇ１及びＧ２を示し、これらはパワー段モジュール６の内部のハーフブリッジスイッチを駆動するための出力制御信号を表わし、これらの信号は、パワー段モジュール６の内部の変圧器の電力を調整してランプＬ１及びＬ２を駆動する。起動論理モジュール１６は、通常動作条件下ではＩＣ２０に給電し（信号ＣＨＩＰ＿Ｖｄｄを参照）、そして障害条件下では、あるいは起動論理モジュール１６へのイネーブル（許可）信号が無効状態の際には常に、ＩＣ２０の受電を防止する。起動時には、信号ＣＨＩＰ＿Ｖｄｄがランプ（直線）的に上昇してしきい値電圧Ｖｄｏｎに達する。しきい値電圧Ｖｄｏｎに達した後には、ＩＣ２０が発振モードにあると称する。以下に説明するように、起動論理モジュール１６はさらに、ＩＣ２０をディスエーブル（禁止）状態にして、検出した過電圧がＩＣ２０を損傷させることを防止する。
【０００７】
図２は、図１の特定要素を表わし、さらに図１のパワー段モジュール６の詳細回路図を提供するものである。パワー段モジュール６は、前記ランプを点弧させるための高い起動電圧（例えば１７００Ｖｒｍｓ（実効値）以上）を供給する電圧供給型ハーフブリッジ共振コンバータ、及びオン状態において高効率（８５％以上）でランプを点灯させ続けるための駆動電流源にもとづくものである。図２に示すように、パワー段モジュール６は２個のパワースイッチＭ１　３１及びＭ２　３２を具えている。この具体例では、スイッチＭ１　３１はハイ（高）側のパワーＭＯＳＦＥＴスイッチであり、スイッチＭ２　３２はロー（低）側のパワーＭＯＳＦＥＴスイッチである。代替例では、これらのパワースイッチは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）として具体化することもできる。定常状態の動作モードでは、ハーフブリッジスイッチＭ１及びＭ２の各々はそれぞれ、互いに重複しないゲート信号Ｇ１及びＧ２で駆動する。図に示すように、前記パワースイッチは、インダクタＴ３　３７、変圧器Ｔ１　３６、Ｔ２　２８、及びキャパシタＣ３９及びＣ４０から構成されるＬ−Ｌ−Ｃ共振回路に給電するための共通点３３を有するハーフブリッジのトポロジ（接続関係）に配置する。ランプＬ１　８を変圧器Ｔ１　３６の２次巻線に、ランプＬ２　１０を変圧器Ｔ２　３８の２次巻線に、安定化キャパシタなしで接続しているように示してある。好適例では、ランプＬ１　８及びＬ２　１０が冷陰極蛍光ランプ（ＣＣＦＬ）である。異なる応用では、ランプＬ１　８及びＬ２　１０の所に他の種類の負荷が位置することは当業者にとって周知である。安定化キャパシタを使用しないことによって、出力変圧器が扱う無効電力が最小化される。２個のランプＬ１　８、Ｌ２　１０は、共通の接地及び共通のランプ電流測定抵抗ＲＳＥＮＳＥを共用する。
【０００８】
パワースイッチＭ２　３２は、ＩＣ２０が供給する制御信号Ｇ２　４６によって交番的に導通すべく駆動し、パワースイッチＭ１　３１は、ＩＣ２０が供給する制御信号Ｇ１　４８によって交番的に導通すべく駆動する。ランプ電力の調整は、閉ループの帰還制御によって行う。ランプ電圧は、出力変圧器Ｔ１　３６及びＴ２　３８の２次側の密結合巻線から得て、ランプ電流は、ランプに直列結合した抵抗ＲＳＥＮＳＥの両端で検出する。ＲＳＥＮＳＥの両端で検出したランプ電流を、ＩＣ２０のピンＬ１１及びＬ１２への入力として供給して、ランプの平均電流を表現する。そしてＩＣ２０がハーフブリッジの周波数を、コントローラへの基準入力が指示する所望のランプ電力を達成するような方向にもっていく。この場合には、基準入力はコントローラへのＤＩＭ入力ピンである。
【０００９】
引き続き図２を参照して従来技術の液晶ディスプレイのバックライトインバータについて記述し、起動時の過渡的な過電圧の発生から保護することが不可能であることについての、従来技術の限界を示す。
【００１０】
最初に（即ち起動中に）は、パワースイッチＭ３１及びＭ３２は非導通状態にある。ＥＮＡＢＬＥ信号がオフ状態であることの結果として、入力信号ＣＨＩＰ＿Ｖｄｄ４３はオフ状態である。インバータ１００の入力Ｖｄｄを回路に供給して、これにより、Ｃ３　４０及びＣ１　４１が同一の容量値を有することの結果として、Ｃ３　４０とＣ１　４１の間の共通点における節点電圧ＶＮＯＤＥ４０がＶｄｄ／２まで充電昇圧される。ＥＮＡＢＬＥ信号４２をオン状態に切り換えた時点では、電源電圧Ｖｄｄ４４から供給されるＩＣ２０の電源電圧ＣＨＩＰ＿Ｖｄｄ４４が０ボルトから徐々に充電昇圧されて、この電圧がＩＣ２０のＶｄｄというラベルのピンに供給される。ＩＣ２０の電源電圧ＣＨＩＰ＿Ｖｄｄ４３は徐々に充電昇圧されてしきい値電圧Ｖｄｏｎに達する。しきい値レベルＶｄｏｎに達するよりも前に、ＩＣ２０がこの電源電圧に応答して、ピンＧ２を有効にして、出力信号Ｇ２がＭ２　３２をオン状態に維持して、ハイ側のパワースイッチ３１をオフ状態に維持するようにする。
【００１１】
前述したように、ＣＨＩＰ＿Ｖｄｄがしきい値レベルＶｄｏｎに達するよりも前には、ＩＣ２０は発振しない。ＩＣの電源電圧ＣＨＩＰ＿Ｖｄｄ４３がしきい値レベルＶｄｏｎに達するよりも前には、Ｍ２　３２をオン状態に維持して、これによりＴ２、Ｔ１、Ｔ３、及びＭ２を通る径路を構成し、これにより節点ＶＮＯＤＥ４０をがボルトまで放電降圧されるようにする。このことは検出インダクタＴ３　３７におけるＤＣオフセット（非対称性）を生じさせて、このＤＣオフセットは線５４における不平衡の検出信号に変換される。この電圧非対称性がＩＣ２０の入力インダクタ電流検出ピンＲＩＮＤによって検出されて、この電圧非対称性は前記ハーフブリッジの周波数を、共振周波数に向けて不所望に低くもっていく。特に、信号Ｇ２及びＧ１が不所望に低い周波数で尚早に発振し始めて、これによりロー側及びハイ側のパワースイッチＭ２　３２及びＭ１　３１のそれぞれを、不所望に低い周波数で駆動する。この低いスイッチング周波数は、共振インダクタＴ３、変圧器Ｔ１　３６、Ｔ２　３８、及びキャパシタＣ３９とＣ４０が形成するＬ−Ｌ−Ｃ共振回路の共振周波数に近く、これにより起動電圧に過渡状態を生じさせるという点で不所望である。
【００１２】
パワースイッチＭ３１及びＭ３２を駆動する周波数が不所望に低いことは、コントローラの種類が周波数コントローラとは対照的なオン時間コントローラであることの結果である。オン時間コントローラについては米国特許第６，０８４，３６１号に詳細に記載されている。オン時間コントローラは間接的な方法によって特徴的にスイッチング周波数を制御する。特に、外部インダクタ＝ｓなるゼロ交差の検出に応答して周波数制御を実行する。これとは対照的に、周波数コントローラは外部検出信号に依存せずに周波数制御を実行し、従って過渡状態の過電圧をより免れにくい。
【００１３】
図３は、上述した過程を示す波形図である。図に示すように、チャンネル１はＩＣの電源電圧ＣＨＩＰ＿Ｖｄｄ４３を示し、これは電圧Ｖｄｄ４４から供給される。ＩＣ２０はＣＨＩＰ＿Ｖｄｄ４３が所定のしきい値レベルＶｄｏｎに達するより前には、Ｍ２　３２のゲートをオン状態に維持する。ＣＨＩＰ＿Ｖｄｄに関連するこの時間（即ちＣＨＩＰ＿Ｖｄｄがしきい値レベルＶｄｏｎに達するより前の時間）には、Ａで示すように（チャンネル４参照）Ｍ２ゲートが不所望に低い周波数で動作することになる。チャンネル２は電圧ＶＮＯＤＥ４０を表わし、この電圧は起動中、即ちＶｄｏｎに達するより前に、Ｍ２　３２によって構成される接地への径路によって最初に０ボルトに放電降圧される。結果的に、ＶＮＯＤＥ４０が０から増加して、上述したようにＴ３　３７内のインダクタ電流に非対称性が生じる。チャンネル３に、ＩＣ２０のＲＩＮＤ入力によって検出した結果的なインダクタ電流の非対称性を示す（波形の左側寄りの非対称のスパイクに注目されたい）。チャンネル４に、検出した非対称性の影響を示す。特に、最初に、Ｌ−Ｌ−Ｃの直列共振周波数付近の不所望に低いスイッチングレートまたはスイッチング周波数で駆動されるスイッチＭ２　３２が、起動時の過渡状態の過電圧を生じさせる（区間Ａを参照）。なお、キャパシタＣ１　４１及びＣ３　４０が比較的大容量（例えば各々１００μＦ）であり、従って節点ＶＮＯＤＥ４０がＶｄｄ／２（点Ｂを参照）に安定するのに比較的長い過渡時間を要するので、この過渡状態はより長時間（例えば４００μｓ）持続する。この時間中には、ゲートＭ２　３２の低いスイッチングレートが、ＶＮＯＤＥ４０が再びＶｄｄ／２に安定するまで持続する
【００１４】
従来技術の構成の他の不所望な結果は、長い過渡状態によってインバータが起動不能になり得るということである。
【００１５】
従って、より安定した起動条件でランプを動作させる液晶ディスプレイのバックライトインバータを提供することが望まれる。過電圧防止回路は特に、インダクタ電流波形が再び対称になるために必要な比較的長い過渡時間を提供すべきものである。
【００１６】
（発明の開示）
本発明は、従来技術に関連する問題を克服すべく改善した液晶ディスプレイ（ＬＣＤ）のバックライトを提供するものである。特に本発明は、ＬＣＤのバックライトインバータにおける起動時の過渡状態（即ち過電圧状態）を防止する回路を提供するものである。
【００１７】
本発明による第１の好適例は改善したＬＣＤのバックライトインバータを提供するものであり、このバックライトインバータは、１つ以上の負荷（例えばランプ）に給電する第１パワースイッチ及び第２パワースイッチを含むパワー段と、所定しきい値に等しいかあるいは所定しきい値を超えるＩＣ電源電圧を受けて、制御信号を発生して、前記第１及び第２パワースイッチを駆動する定常状態の内部発振信号を供給するコントローラと、少なくとも前記ＩＣ電源電圧が前記所定の電圧しきい値に達する時点まで前記第２パワースイッチを非導通状態に維持する過渡状態防止回路とを具えている。
【００１８】
本発明による第２の好適例は改善したＬＣＤのバックライトインバータを提供するものであり、このバックライトインバータは、１つ以上の負荷（例えばランプ）に給電する第１パワースイッチ及び第２パワースイッチを含むパワー段と、前記電圧源の電圧レベルに相当する電圧レベルを有するＩＣ電源入力信号を受けて、内部的に発生する発振信号に対応して、前記第１及び第２パワースイッチを駆動する信号を発生して出力するコントローラと、少なくとも前記ＩＣ電源入力信号が所定しきい値に達する時点まで、前記発振器が内部的に発生する前記発振信号の発生を防止する過渡状態防止回路とを具えている。
【００１９】
本発明の以上の特徴は、以下の図面を参照した本発明の実施例の詳細な説明から、より明らかになり、容易に理解することができる。
【００２０】
（発明を実施するための最良の形態）
以下、本発明の実施例について図面を参照して説明する。
各図面において、同一参照番号は原則的に、同一、機能的に同様、及び／または構造的に同様の構成要素を示す。
【００２１】
ここで、先に開示した本発明の過渡状態防止回路の好適な実施例について、図４〜図６を参照して説明し、これらの図では同一参照番号は同一あるいは同様の構成要素を表わす。ここに開示する実施例は、少なくとも１個のＬＣＤランプ（負荷）を制御する液晶ディスプレイ（ＬＣＤ）のバックライトインバータ用に設計したものであるが、本明細書に開示する過渡状態防止システムの実施例は、負荷を動作させるために過渡状態防止が必要なあらゆる用途に用いることができる。
【００２２】
第１実施例
図４は、本発明の過渡状態防止回路の第１実施例の詳細回路図であり、全体的に参照番号９で示す。図４の回路９は２入力ＡＮＤゲート５１を具え、その一方の入力を、関連するＲＣ時定数を有するＲＣ直列回路の中点に接続する。このＲＣ回路は抵抗Ｒ５２及びキャパシタＣ５３を含む。これらの抵抗及びキャパシタ値は、特定用途に必要な時定数値（即ちＲ５２×Ｃ５３）によって決まる。起動中及びその後の動作中には、電圧ＣＨＩＰ＿Ｖｄｄ４３を抵抗Ｒ５２に印加する。なお代案の実施例では、パルス幅変調の減光論理モジュールを採用する場合には、図４の過渡状態防止回路９をパルス幅変調の減光論理モジュールの一部に含めることができる。
【００２３】
第１実施例によるＬＣＤのバックライトインバータの動作を以下に説明する。ＩＣ２０の出力ピンＧ２が信号Ｇ２　４６を出力して、この信号を過渡状態防止回路９への入力として、ＡＮＤゲート５１の入力Ａに供給する。ＡＮＤゲートの入力Ｂは前記Ｒ−Ｃ回路の中点Ｘに接続する。上記のように、起動時にＣＨＩＰ＿Ｖｄｄを印加して、これにより、点Ｘ及び入力Ｂにおける電圧がＲＣ時定数に従って増加する。こうして、ＡＮＤゲート５１の入力Ｂへのハイ（高値）信号が、前記ＲＣ時定数（即ちＲ５２×Ｃ５３）によって規定される所定時間だけ遅延して、これにより、信号Ｇ２によるＡＮＤゲート５１からの出力が遅延する。この遅延時間は十分長い時間に固定して、ＣＨＩＰ＿Ｖｄｄがしきい値電圧レベルＶｄｏｎに達するのに十分な時間だけ出力信号Ｇ２　４６が遅延し得るようにする。一旦ＲＣ時定数を過ぎると、入力Ｂがハイになってハイに留まって、ＡＮＤゲート５１の出力は入力Ａにおける信号Ｇ２に従う。これにより回路９が、前記遅延時間よりも前にパワースイッチＭ２が信号Ｇ２によって動作することを防止して、前に規定した過渡電圧の発生を防止する。このことは、パワースイッチＭ２　３２の動作を、少なくとも電圧インバータ１００の入力Ｖｄｄ４４から供給される信号ＣＨＩＰ＿Ｖｄｄ４３がしきい値レベルＶｄｏｎに達する時点まで十分に遅延させて（即ち出力信号Ｇ２を遅延させて）、このパワースイッチがＬ−Ｃ直列共振回路の共振周波数に近い不所望に低い周波数で振動することによって不所望な起動時の過渡電圧が生じることを防止することによって達成される。
【００２４】
図５は、図４について上述した過程を示す波形図であり、ここで横軸はチャンネル毎に正規化してある。図に示すように、チャンネル１は信号ＣＨＩＰ＿Ｖｄｄを表わし、この信号は従来技術のように、電圧インバータ１００の入力Ｖｄｄ４４から供給される。しかし図３に示す波形とは対照的に、図５のチャンネル２は、信号ＶＮＯＤＥ４０は一定かつ正の値に留まるが、過渡状態防止回路９によって生成した信号Ｇ２における遅延によってＣＨＩＰ＿Ｖｄｄが値Ｖｄｏｎまで増加して、これによりＭ２がオフ状態に維持される。一般にＲＣ時定数の遅延時間は、この遅延を、コントローラの電源電圧がしきい値に達することができるくらい十分長くするという要求条件のみによって、いくらか左右される。従来技術の場合のように、ＣＨＩＰ＿Ｖｄｄ４３がしきい値まで上昇するために限定量の時間を必要とするが、しかし従来技術の場合とは対照的に、チャンネル２〜４に示すように、ＶＮＯＤＥ（チャンネル２）が値０まで放電降圧しないという従来技術に存在することの結果として、不所望な起動時の過渡電圧が発生しない。ＶＮＯＤＥ４０が放電しない（この期間中に過渡状態防止回路９がスイッチングゲートＭ２を不動作状態に維持するので）ことの結果として、ＲＩＮＤ検出ピン（チャンネル３）がインダクタ電流の非対称性を検出しない。従って、スイッチングゲートＭ２がこれに応答して低周波数で振動しない（チャンネル４）。むしろ、少なくともＣＨＩＰ＿Ｖｄｄがしきい値に達するまで出力ゲート信号Ｇ２をオフ状態に維持して、スイッチングゲートＭ２が図に示す適切なスイッチング周波数で動作できるようにする。
【００２５】
第２実施例
図６は、全体的に参照符号９Ａで示す本発明の過渡現象防止回路を具えた第２実施例の詳細回路図であり、この過渡現象防止回路を図６Ａにより詳細に示す。回路９Ａは２入力ＮＡＮＤゲート７１を具えて、その一方の入力を、関連するＲＣ時定数（即ちＲ５２×Ｃ５３）を有するＲＣ回路の中点Ｘ１に接続する。なお代案の実施例では、パルス幅変調（ＰＷＭ）減光論理回路を採用する場合には、図６の過渡現象防止回路をパルス幅変調（ＰＷＭ）減光論理モジュールの一部に含めることができる。回路９が提供する過渡現象防止は、起動中にＩＣ２０の内部発振の実行を防止することによって実現することができる。こうすることに当たり、出力ピンＧ２が有効になることを防止して、これにより、ＩＣ２０の入力ピン電圧がしきい値レベルＶｄｏｎに達するよりも前に、ロー（低値）側のパワースイッチＭ２　３２が導通状態に移行することを防止する。
【００２６】
図６及び図６Ａに示すように、動作中には、ＩＣ２０の出力ピンＧ２（図６参照）が信号Ｇ２を出力して、この信号を過渡現象防止回路９ＡのＮＡＮＤゲート７１への第１入力に供給する。ＮＡＮＤゲート７１の第２入力は、Ｒ５２及びＣ５３から構成されるＲＣ回路の中点Ｘ１から供給する。図６ＡのＲＣ回路については、中点Ｘ１における電圧が、時定数ＲＣ中にＣＨＩＰ＿Ｖｄｄ（ハイ値）から０まで低下する。このため起動中には、ＮＡＮＤゲート７１の出力がＧ２ＩＮ信号とは逆になる。前述したように、起動中にはＩＣ２０がＧ２をハイに維持して、これにより起動中には、Ｇ２ＩＮがハイに維持されて、ＮＡＮＤゲート７１の出力はローである。
【００２７】
過渡状態防止回路９Ａは２つの出力を供給し、第１の出力信号ＯＳＣ＿ＥＮＡＢＬＥ７３はｐ−チャンネルＦＥＴであるＱ１　６４（図６参照）の入力に至る線を通る。他の実施例では、Ｑ１をバイポーラＰＮＰ（トランジスタ）で具現することができる。ｐ−チャンネルＦＥＴのゲートに印加したロー信号が、このゲートをオン状態に維持する効果を有することは周知である。図６Ａに示すように、ＯＳＣ＿ＥＮＡＢＬＥ７３はＮＡＮＤゲート７１の出力Ｙによって供給され、このため上述したように、前記ＲＣ回路のＲＣ時定数によって規定される時間中はローに保持されて、Ｑ１　６４のゲートをオン状態に維持する。Ｑ１　６４をオン状態に維持することによって、電源ＣＨＩＰ＿Ｖｄｄによって入力ピンＣＦを実質的にハイ電圧に維持して、これにより出力信号Ｇ２の振動を防止する。このことは例えば、Ｇ２のような振動信号を発生するために使用する発振器のキャパシタの電圧を維持することによって行なうことができる。
【００２８】
これにより、ＲＣ時定数（Ｒ５２×Ｃ５３）によって規定される時間中にＧ２の振動を防止することによって、起動中にＩＣ２０が不所望な周波数で内部発振を行なうことを防止することができる。ＲＣ時定数が経過した後には、ＲＣ回路の中点Ｘ１から供給される入力Ｂがローになる。入力Ｂがローになると、（入力ＡにおけるＧ２ＩＮにかかわらず）ＮＡＮＤゲート７１の出力がハイに維持されて、結果的にＯＳＣ＿ＥＮＡＢＬＥがハイに保持されて、これによりＱ１　６４がオフ状態になり、このためＣＦがハイに維持されていないので発振が可能になる。
【００２９】
なお、ＲＣ時定数Ｒ５２×Ｃ５３によって規定される持続時間中にＩＣ２０における内部発振の発生を防止することに加えて、スイッチＭ２　３２もＲ５２×Ｃ５３の時定数によって規定される同じ時間区間中にオフ状態に維持される。このことは、ＡＮＤゲートＩ４　７５の出力（Ｚ）を論理値ローに維持することの結果として達成される。ＮＡＮＤゲート７１から供給される入力Ｃによって、ＡＮＤゲートＩ４　７５の出力における論理値ローが維持されて、起動中にはこの出力が、Ｒ５２×Ｃ５３の時定数によってローに維持される。起動後には、ＮＡＮＤゲート７１の出力は上述したようにハイになり、このためＡＮＤゲート７５の出力は、入力Ｄにおける入力信号Ｇ２ＩＮに従う。
【００３０】
エミッタフォロワ回路７７の出力Ｇ２ＯＵＴは、ＡＮＤゲート７５の出力Ｚと実質的に同一になる。ＡＮＤゲート７５の出力Ｚはエミッタフォロワ７７に供給されて、このエミッタフォロワは実質的に、信号Ｚ７５を過渡状態防止回路９Ａの第２出力信号Ｇ２ＯＵＴとして伝える信号バッファとして作用する。
【００３１】
本明細書に開示した好適例に種々の変更を加え得ることは明らかであり、そして以上の説明は限定的なものではなく、単に好適例を例示したものと解釈すべきである。当業者は本発明の請求項の範囲内で、他の変更を想定することができる。
【図面の簡単な説明】
【図１】従来技術によるＬＣＤバックライトインバータのブロック図である。
【図２】パワー段モジュールの詳細回路図を含む図１のバックライトインバータのより詳細な回路図である。
【図３】図２の従来技術のＬＣＤバックライトインバータにおいて過渡電圧が発生する様子を示す波形図である。
【図４】本発明の第１実施例により構成した改良型ＬＣＤバックライトインバータの電子回路図である。
【図５】図４の実施例において過渡電圧が除去される様子を示す波形図である。
【図６】本発明の第２実施例により構成した改良型ＬＣＤバックライトインバータの電子回路図である。
【図６Ａ】本発明の第２実施例により構成した改良型ＬＣＤバックライトインバータの電子回路図である。
【図１】
2004509584.tif 000003
【国際公開パンフレット】
2004509584.tif 000004
2004509584.tif 000005
2004509584.tif 000006
2004509584.tif 000007
2004509584.tif 000008
2004509584.tif 000009
2004509584.tif 000010
2004509584.tif 000011
2004509584.tif 000012
2004509584.tif 000013
2004509584.tif 000014
2004509584.tif 000015
2004509584.tif 000016
2004509584.tif 000017
2004509584.tif 000018
2004509584.tif 000019
2004509584.tif 000020
2004509584.tif 000021
2004509584.tif 000022
2004509584.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004509584.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004509584.tif 000025
【国際調査報告】
2004509584.tif 000026
2004509584.tif 000027
2004509584.tif 000028
2004509584.tif 000029