(57)【要約】第１発振器（１１）と第２発振器（１２）とを具備し、２つの安定状態間の切り替えが起こる時点を決定するために別の励振信号が該第１発振器（１１）と第２発振器（１２）に供給されるクォドラチャ復調器（１０）とクォドラチャ変調器（３０）で、該クォドラチャ復調器（１０）とクォドラチャ変調器（３０）は更に励振手段（１７，１８）を具備する。該クォドラチャ復調器（１０）では、入力信号Ｓi（ｔ）が供給され、該信号により該第１及び該第２発振器（１１，１２）の要素の１つのパラメーターが影響され、１セットのクォドラチャ出力信号Ｉo、Ｑoが作られる。該クォドラチャ変調器では、第１クォドラチャ信号と第２クォドラチャ信号が該クォドラチャ変調器（３０）に供給され、該信号により該第１及び第２発振器（１１，１２）の要素の１つのパラメーターが影響され、そして該クォドラチャ変調器（３０）は更に、変調された出力信号Ｓo（ｔ）を作るために、加算手段（３１）を具備する。
2004523952.tif 000002
【特許請求の範囲】
【請求項１】
第１発振器（１１）と第２発振器（１２）とを備えるリンクされた発振器回路を具備するクォドラチャ復調器（１０）に於いて、
該第１発振器（１１）はフイードバック増幅器（１３，１５）と積分器（１４，１６）を有しており、該フイードバック増幅器（１３，１５）の出力は該積分器（１４、１６）の入力に接続されており、そして該積分器（１４，１６）の出力は該フイードバック増幅器（１３，１５）の入力に接続されており、
該第１発振器（１１）は発信周期内で相互に交番する２つの安定状態と該２つの安定状態の間の１つの不安定な又は再生の状態とを有しており、そして該２つの安定状態間の切り替えが起こる時点を決定するために別の励振信号が該第１発振器（１１）に供給されており、
該第２発振器（１２）は該第１発振器（１１）と同一であり、そして該クォドラチャ復調器（１０）は更に、それぞれ該第１及び第２発振器（１１，１２）からの出力信号から、それぞれ該第２及び第１発振器（１２，１１）用励振信号を導くため装備されたそれぞれ第１及び第２励振手段（１７，１８）を具備しており、
入力信号Ｓi（ｔ）が該クォドラチャ復調器（１０）に供給され、該入力信号により該第１及び第２発振器（１１，１２）の要素の１つのパラメーターが影響され、該要素は該フイードバック増幅器（１３，１５）、積分器（１４，１６）又は励振手段（１７，１８）を含んでおり、そして１セットのクォドラチャ出力信号Ｉo，Ｑoが該影響されるパラメーターに付随する該それぞれの１つの要素の出力に供給されることを特徴とするクォドラチャ復調器（１０）。
【請求項２】
該パラメーターが下記パラメーター、すなわち該フイードバック増幅器（１３，１５）のしきい値レベル（γ）又は出力レベル（δ）、又は該積分器（１４，１６）の積分定数（α）、の１つであることを特徴とする請求項１のクォドラチャ復調器。
【請求項３】
該励振手段（１７，１８）がそれぞれ第１及び第２発振器（１１，１２）に付随するそれぞれ第１及び第２ソフトリミタ回路を有し、そして該パラメーターが該ソフトリミタ回路（１７，１８）の増幅値（Ｇ）又は制限レベル（β）であることを特徴とする請求項１のクォドラチャ復調器。
【請求項４】
前記復調器が更に、該第１及び第２発振器（１１，１２）と同一の少なくとも１つの更に進んだ発振器と、該少なくとも１つの更に進んだ発振器からの出力信号から、該少なくとも１つの更に進んだ発振器の次の発振器用の励振信号を導くよう装備された付随する更に進んだ励振手段と、を具備することを特徴とする請求項１から３の１つのクォドラチャ復調器。
【請求項５】
第１発振器と第２発振器（１１，１２）とを備えるリンクされた発振器回路を具備するクォドラチャ変調器（３０）に於いて、
該第１発振器（１１）はフイードバック増幅器（１３，１５）と積分器（１４，１６）を有しており、該フイードバック増幅器（１３，１５）の出力は該積分器（１４、１６）の入力に接続されており、そして該積分器（１４，１６）の出力は該フイードバック増幅器（１３，１５）の入力に接続されており、
該第１発振器（１１）は発信周期内で相互に交番する２つの安定状態と該２つの安定状態の間の１つの不安定な又は再生の状態とを有しており、そして該２つの安定状態間の切り替えが起こる時点を決定するために別の励振信号が該第１発振器（１１）に供給されており、
該第２発振器（１２）は該第１発振器（１１）と同一であり、
そして該クォドラチャ変調器（３０）は更に、それぞれ該第１及び第２発振器（１１，１２）からの出力信号から、それぞれ該第２及び第１発振器（１２，１１）用励振信号を導くため装備されたそれぞれ第１及び第２励振手段（１７，１８）を具備しており、
第１クォドラチャ信号と第２クォドラチャ信号とが該クォドラチャ変調器（３０）に供給され、該第１クォドラチャ信号と第２クォドラチャ信号とにより該第１及び第２発振器（１１，１２）のそれぞれの要素の１つのパラメーターが影響され、該要素は該フイードバック増幅器（１３，１５）、積分器（１４，１６）又は励振手段（１７，１８）を含んでおり、そして該クォドラチャ変調器（３０）は更に、変調された出力信号Ｓo（ｔ）を形成するために該影響されたパラメーターに付随する該１つの要素の該それぞれの出力信号に接続された加算手段（３１）を具備することを特徴とするクォドラチャ変調器（３０）。
【請求項６】
該パラメーターが下記パラメーター、すなわち該フイードバック増幅器（１３，１５）のしきい値レベル（γ）又は出力レベル（δ）、又は該積分器（１４，１６）の積分定数（α）、の１つであることを特徴とする請求項５のクォドラチャ変調器。
【請求項７】
該励振手段（１７，１８）がそれぞれ第１及び第２発振器（１１，１２）に付随するそれぞれ第１及び第２ソフトリミタ回路を有し、そして該パラメーターが該ソフトリミタ回路（１７，１８）の増幅値（Ｇ）又は制限レベル（β）であることを特徴とする請求項５のクォドラチャ変調器。
【請求項８】
前記変調器が更に、該第１及び第２発振器（１１，１２）と同一の少なくとも１つの更に進んだ発振器と、該少なくとも１つの更に進んだ発振器からの出力信号から、該少なくとも１つの更に進んだ発振器の次の発振器用の励振信号を導くよう装備された付随する更に進んだ励振手段と、を具備することを特徴とする請求項５から７の１つのクォドラチャ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１発振器及び第２発振器を備えるリンクされた発振器回路（linked oscillator circuit）を具備するクォドラチャ変調器及び復調器（quadrature modulator and demodulator）に関しており、そこでは該第１発振器はフイードバック増幅器と積分器（integrator）とを有しており、該フイードバック増幅器の出力は該積分器の入力に接続されており、該積分器の出力は該フイードバック増幅器の入力に接続されており、該第１発振器は発信周期内（in an oscillation period）で相互に交番する２つの安定状態（stable states）と該２つの安定状態の間の１つの不安定な又は再生の状態（non-stable or regenerative state）とを有しており、そして該２つの安定状態間で切り替えが起こる時点（the point in time）を決定するために別の励振信号（separate excitation signal）が該第１発振器に供給されており、該第２発振器は該第１発振器と同一であり、そして該クォドラチャ復調器は更に第１及び第２励振手段（first and second excitation means）をそれぞれ具備しており、それらはそれぞれ該第１及び第２発振器からの出力信号から、それぞれ該第２及び第１発振器用励振信号（excitation signal）を導くよう配置されている。
【背景技術】
【０００２】
クォドラチャ変調器及び／又はクォドラチャ復調器は、現代の通信機器｛ジーエスエム電話（GSM telephone）、デーイーシーテー電話（DECT telephone）、ケーブルモデム（cable modem）、他｝に於ける様に、多数の回路用に必要とされる。
【０００３】
現在のクォドラチャ変調器及び復調器では、別々の混合回路（mixing circuits）又は変調器と発振器とが使用される。該混合回路内の又は混合回路間の不整合（mismatch）は同相信号（in-phase signal）Ｉとクォドラチャ信号（quadrature signal）Ｑの間のクォドラチャ関係（quadrature relationship）の急激な崩壊へ、かくして相互クロストーク（mutual crosstalk）へと導く。該混合回路は（２重）平衡型｛（double） balanced type｝とするか、又はＡ−Ｄ変換器かスイッチドキャパシター付き回路（circuit with switched capacitor）により実現することが出来る。平衡型混合回路の場合、オフセットは校正に依って減じることが出来るのみである。もう１つの型は一般により精確であるが、より複雑な設計であり、一般にデジタル修正（digital correction）が使用され得る。クォドラチャ信号を発生する発振器は、例えば、周波数分割器（frequency divider）又は（周波数依存）移相回路｛（frequency-dependent）phase shift circuit｝を使用することにより実現され得る。しかしながら、これらの種類の発振器は不可分のクォドラチャ修正機構（integrral quadrature correction mechanism）を有しない。使用出来るもう１つの種類の発振器はフエーズロックドループ（phase locked loop）｛ピーエルエル（PLL）｝を使用する。この場合２つのクォドラチャ成分（two quadrature components）は同じ周波数特性を有さず、位相検出器の精度が該発振器の動作の決定要素となる。
【０００４】
例えば、米国特許出願公開第５９３９９５１号明細書は信号を変調し復調する方法とデバイスを開示している。該デバイスは入力信号から出力信号成分を発生するための２つのフイードバックループを含む。各ループは電圧制御発振器（voltage-controlled oscillator）と制御信号発生用比較器（comparator for generating a control signal）とを含む。動作信号は各ループで発生され、該２つのループからの信号はクォドラチャ位相関係を有する。
【発明の開示】
【０００５】
本出願の目的は上記欠点を表さず、精確なクォドラチャ関係を保持するクォドラチャ変調器及び復調器を提供することである。
【０００６】
前記目的は前文（preamble）で説明される種類のクォドラチャ復調器により達成されるが、そこでは入力信号Ｓi（ｔ）が該クォドラチャ復調器に供給されるが、該入力信号により該第１及び第２発振器の要素の１つのパラメーターが影響され、該要素はフイードバック増幅器、積分器又は励振手段を含んでおり、そして１セットのクォドラチャ出力信号Ｉo、Ｑoが該影響されるパラメーターに付随するそれぞれの１つの要素の出力に供給される。
【０００７】
高精度のクォドラチャ関係を有する２つの基準信号を発生するクォドラチャ発振器内に該クォドラチャ復調器の混合回路｛掛け算器（multipliers）｝を集積化することにより、高精度クォドラチャ復調器が提供される。該混合回路は、復調されるべき信号の速度（speed of the signal to be demodulated）で該クォドラチャ発振器の切り替えパラメーター（switching parameter）を変えることにより実現される。この場合該発振器のクォドラチャ制御機構（quadrature control mechanism）（フイードバック）も又該混合回路の何等かの不整合の該クォドラチャ関係への影響を抑制する。
【０００８】
米国特許出願公開第５２３３３１５号明細書が結合再生発振器回路（coupled regenerative oscillator circuit）を開示していることを注意しておく。この発振器回路では、精確なクォドラチャ位相関係がフイードバックループにより保持される。
【０００９】
１実施例では該パラメーターは下記パラメーターの１つである：
該フイードバック増幅器のしきい値レベル（γ）又は出力レベル（δ）、又は該積分器の積分定数（integratoin constant）（α）。
【００１０】
好ましい実施例では、励振手段はそれぞれ該第１及び第２発振器に付随するそれぞれ第１及び第２ソフトリミタ回路（soft limiter circuit）を含み、該パラメーターは該ソフトリミタ回路の増幅値（amplification）（Ｇ）又は制限レベル（limit level）（β）である。
【００１１】
この実施例では該ソフトリミタ回路（soft limiter circuit）のパラメーターへの影響（influencing）は該ソフトリミタ回路のゼロ通過検出（zero passage detection）に影響しない。かくして該１つのパラメーター（the one parameter）に影響することによりもう１つの発振器（the other oscillator）用の励振信号の発生の機能は影響されない。掛け算機能（multiplication function）が今該クォドラチャ結合発振器（quatrature-coupled oscillator）の負フイードバックループの１部である。該ソフトリミタ回路の該パラメーターβを影響されるべきパラメーターとして使うことが有利であり、何故ならこの場合該ソフトリミタ回路からの出力信号は該パラメーターβに制限されるからである。この結果、該（Ｉ及びＱ）クォドラチャ信号の振幅も又同じに留まる。
【００１２】
更に進んだ側面では、本発明は第１発振器及び第２発振器を備えたリンクされた発振器回路を具備するクォドラチャ変調器に関しており、そこでは該第１発振器はフイードバック増幅器と積分器とを有しており、該フイードバック増幅器の出力は該積分器の入力に接続されており、そして該積分器の出力は該フイードバック増幅器の入力に接続されており、該第１発振器は発振周期内で相互に交番する２つの安定状態と該２つの安定状態の間の１つの不安定な又は再生の状態とを有しており、そして該２つの安定状態間の切り替えが起こる時点を決定するために別の励振信号が該第１発振器に供給されており、該第２発振器は該第１発振器と同一であり、そして該クォドラチャ変調器は更に、それぞれ該第１及び第２発振器からの出力信号から、それぞれ該第２及び第１発振器用励振信号を導くよう配置された、それぞれ第１及び第２励振手段を具備しており、第１クォドラチャ信号と第２クォドラチャ信号とが該クォドラチャ変調器に供給され、該信号により該第１及び第２発振器のそれぞれの要素の１つのパラメーターが影響され、該要素はフイードバック増幅器、積分器又は励振手段を有しており、そして該クォドラチャ変調器は更に、変調された出力信号Ｓo（ｔ）を形成するために、該影響されたパラメーターに付随する該１つの要素の該それぞれの出力信号に接続された加算手段（summing means）を有することを特徴とする。
【００１３】
１実施例では該パラメーターは下記パラメーターの１つである：
該フイードバック増幅器のしきい値レベル（γ）又は出力レベル（δ）、又は該積分器の積分定数（α）。
【００１４】
好ましい実施例では、該励振手段はそれぞれ該第１及び第２発振器に付随するそれぞれ第１及び第２ソフトリミタ回路を含み、該パラメーターは該ソフトリミタ回路の増幅値（Ｇ）又は制限レベル（β）である。
【００１５】
本発明の該クォドラチャ変調器は上記で論じた様な、本発明の該クォドラチャ復調器のそれらと対応する利点を提供する。
【００１６】
なお更に進んだ実施例では、該クォドラチャ変調器又は復調器は更に該第１及び第２発振器と同一の少なくとも１つの更に進んだ発振器（at least one further oscillator）と、該少なくとも１つの更に進んだ発振器からの出力信号から該少なくとも１つの更に進んだ発振器の次の発振器（a subsequent oscillator of the at least one further oscillator）用の励振信号を導くよう装備された付随する更に進んだ励振手段（associated further excitation means）と、を具備する。これは変調／復調用に可能なものの数（the number of possibilities for modulation/demodulation）を可成り拡げる。この場合、しかしながら、上記実施例のクォドラチャ信号の様な、基本波形の直交する（最小の）セットは使用されない｛no use is made of an orthogonal（minimal）set of basic wave forms｝。
【００１７】
本発明をここで付属する図面を参照して、多数の例に基づいて更に詳細に説明する。
【実施例１】
【００１８】
図１は本発明の１実施例のクォドラチャ復調器１０のブロック線図を示す。問題の該クォドラチャ復調器１０ではクォドラチャに結合された発振器１１，１２がクォドラチャ関係を有する２つの周期的信号を発生するため使用される。負のフイードバック機構が該２つの周期的信号間の該クォドラチャ位相関係を精確に保持する。クォドラチャに結合された該発振器は第１発振器１１と第２発振器１２とを備え、その各々はシュミットトリガー回路（Schmitt trigger circuit）１３，１５と積分器回路（integrator circuit）１４，１６を有する。該シュミットトリガー回路１３，１５はフイードバック増幅器により形成され、しきい値レベルγと出力レベルδとにより特徴付けされる。該積分器回路１４，１６はキャパシター（capacitor）により形成され得て、積分定数αにより特徴付けされる。該シュミットトリガー回路１３，１５と積分器回路１４，１６は相互にループに結合されており、すなわち該シュミットトリガー回路１３，１５の入力は該積分器回路１４，１６の出力に接続され、該積分器回路１４，１６の入力は該シュミットトリガー回路１３，１５の出力に接続されている。時間上で変わる信号ｅint（ｔ）が該積分器回路１４，１６により積分定数αで発生される。該信号ｅint（ｔ）は、それぞれαと−αが積分される２つの状態間を切り替えることにより周期的にされる。もし該積分器回路１４，１６からの出力信号が正又は負のしきい値レベルγを超えるならば該シュミットトリガー回路１３，１５はこれら２つの状態間を切り替わる。
【００１９】
該精確なクォドラチャ関係は該２つの発振器１１，１２を相互に結合することにより達成される。この結合は、該発振器１１，１２の１つでの、基準としてもう１つの発振器１１，１２を使用することによる、２状態間の移行を提供する。これは該１つの発振器（the one oscillator）１１，１２の積分器回路からの出力信号のゼロ通過を検出し、それから励振信号を導き出す、比較器回路（示されてない）により実現され得るが、該励振信号は該もう１つの発振器（the other oscillator）１２，１１の該シュミットトリガー回路１３，１５へ供給される。
【００２０】
しかしながら、図１に示す実施例では、それぞれ第１及び第２ソフトリミタ回路１７，１８が使用される。この様な回路は、該入力信号の制限された領域での可変増幅値Ｇと制限値βとにより特徴付けられる（Ｖin＜−βではＶout＝−β、−β＜Ｖin＜βではＶout＝Ｇ＊Ｖin、そしてＶin＞βではＶout＝β）。該第１ソフトリミタ回路１７の入力は該第１積分回路１４の出力に接続され、そして該第１ソフトリミタ回路１７の出力は加算要素（summing element）２０を経由して該第２シュミットトリガー回路１５の入力に供給される。該第２ソフトリミタ回路１８の入力は該第２積分回路１６の出力に接続され、そして該第２ソフトリミタ回路１８の出力は加算要素１９を経由して該第１シュミットトリガー回路１３の入力に供給される。
【００２１】
該２つの発振器１１，１２の結合機構は、もし該２つの発振器１１，１２間に不整合がある場合、クォドラチャ位相関係を保持出来る。もし該２つの発振器１１，１２が固定クォドラチャ関係で未だ動作しておらず、そして１つの発振器１１，１２がもう１つより大きい周期を有するならば、より速い（faster）発振器はそれが状態を切り替える前により遅い（slower）発振器１１，１２がゼロを通過するまで待っており、かくして遅延させられる。より遅い発振器１１，１２はより速い発振器１１，１２からのより速い励振信号のためにより早く（sooner）状態を切り替え、かくして加速される。究極的に該２つの発振器は同じ周期を持ち、精確なクォドラチャ関係を持つ。
【００２２】
該２つの発振器１１，１２の動作は５つのパラメーター、すなわち、該積分回路１４，１６の積分定数α、該ソフトリミタ回路１７，１８の制限レベルβと増幅値Ｇそして該シュミットトリガー回路１３，１５のしきい値レベルγと出力レベルδ、により決定される。本発明では、これらのパラメーターは該クォドラチャ復調器１０を実現するために使用される。該パラメーターは掛け算器（multiplier）を組み込むことにより復調されるべき入力信号Ｓi（ｔ）に調整され得て、変調された信号Ｓi（ｔ）が１つの入力に供給され、正規の局所発振器信号（normal local oscillator signal）がもう１つの入力に供給される。
【００２３】
復調されるべき該信号Ｓi（ｔ）を該回路に入力するために該ソフトリミタ回路１７，１８の該パラメーターβとＧを使う可能性は下記で論じる。該ソフトリミタ回路１７，１８はその線形動作領域にあると仮定する。該回路は、１つの発振器１１，１２のシュミットトリガー回路１３，１５はもう１つの発振器１１，１２がゼロを通過する時切り替わる様な仕方でセットアップされるので、これは実際に常に成立する場合である。
【００２４】
もし該パラメーターが一定に保たれれば、該ソフトリミタ回路１７，１８からの出力信号ｅslim（ｔ）はβＧｅint（ｔ）に等しい。もし該パラメーターＧが復調されるべき該信号Ｓi（ｔ）を該発振器１１，１２に入力するために使用されるならば、該出力信号はβ[Ｇ＋Ｓi（ｔ）]ｅint（ｔ）に等しい。項βＳi（ｔ）ｅint（ｔ）は望まれる出力信号Ｉo又はＱoであり、ローパスフイルター２１，２２により該ソフトリミタ回路１７，１８の出力信号から容易に得られる。一定パラメーターを有する状況と比較して、この信号は該ソフトリミタ回路１７，１８からの出力信号内の項のみである。この追加項は、もし復調されるべき該信号Ｓi（ｔ）の振幅が該パラメーターＧの大きさより小さいならば、何等特別のゼロクロス動作を導入しない。何等追加的ゼロクロス動作が導入されないので、該結合された発振器１０は一定パラメーターの場合に於けると同様な仕方で該２つの状態間で切り替わり、その結果としてこの場合も又該出力信号ＩoとＱoの間の該クォドラチャ位相関係は保証された儘である。
【００２５】
もし、代替えとして、復調されるべき該信号Ｓi（ｔ）が該ソフトリミタ回路１７，１８の制限レベルβにより入力されるならば、出力信号はｅslim（ｔ）＝[β＋Ｓi（ｔ）]Ｇｅint（ｔ）により与えられる。この場合項Ｓi（ｔ）Ｇｅint（ｔ）は望まれる出力信号Ｉo、Ｑoである。前の場合の状況と比肩される状況が起こり：もしＳi（ｔ）の振幅がβの大きさより小さいなら、追加のゼロクロス動作は創られない。該発振器はなお、ｅint（ｔ）がゼロを通過する時、状態を替える。
【００２６】
説明した両方の場合に、該発振器１１，１２が切り替わる時点に関して同じ結果が達成される。該発振器周波数と発振器位相は変化せず、該クォドラチャ出力信号ＩoとＱoのクォドラチャ関係はかくして保持される。復調されるべき信号と該発振器信号の掛け算機能は今は、起こる誤りを修正出来る、該結合されたクォドラチャ発振器の負のフイードバックループの１部である。
【００２７】
図２は本発明のクォドラチャ変調器３０を示す。該構造と動作モード（mode of operation）とは広い意味で図１を参照して説明した該クォドラチャ復調器１０のそれらと同一である。しかしながら、この場合、該パラメーターβ、Ｇの１つに影響するように、該クォドラチャ入力信号ＩiとＱiがそれぞれ該ソフトリミタ回路１７と１８に供給され、該ソフトリミタ回路１７，１８からの出力信号は加算デバイス３１内で加算され、そして変調されたアールエフ出力信号（RF output signal）Ｓo（ｔ）を得るためにもし必要ならばバンドパスフイルター（bandpass filter）３２を通される。
【００２８】
該クォドラチャ復調器１０とクォドラチャ変調器３０を実現するために４つの部分回路（sub-circuit）、すなわち、積分器１４，１６、シュミットトリガー（Schmitt triger circuits）回路１３，１５，加算回路１９，２０そしてソフトリミタ回路１７，１８が設計されねばならない。該４つの部分を図３から６を参照して更に詳細に説明する。
【００２９】
図３は積分器１４，１６の起こり得る実施例の線図を示す。該積分器１４，１６はキャパシターＣintの電圧／電流関係を利用して実現され得る。電流源（current sources）からの電流Ｉintは電圧Ｖtの助けを得て調整され得て、これは又該発振器１１，１２の周波数を設定する。該発振器１１，１２の周波数は１ＭＨｚと２ＭＨｚの間に調整可能である。該キャパシターＣintを通る電流を該電圧Ｖi1に応答してＩintと−Ｉintの間で切り替えるためにトランジスターＱ1とＱ2の差動的に切り替えられる対が使用される。抵抗器Ｒ2，Ｒ3、トランジスターＱ3そして電圧源Ｖcmは同相ループ（common mode loop）を形成し、Ｑ1とＱ2のコレクター上の共通電圧（common voltage）をＶbe3＋Ｖcmに等しく保つ。該同相ループの周波数補償はキャパシターＣ1とＣ2でもたらされる。積分器１４，１５からの出力信号はＶo1で指示される。
【００３０】
図４は該ソフトリミタ及び掛け算回路（multiplication circuit）１７，１８の起こり得る実施例の線図を示す。このソフトリミタ回路１７，１８は復調されるべき信号Ｓi（ｔ）による掛け算と該ソフト制限機能（soft limiting function）とを実施する。入力信号Ｖi2は積分器回路１４，１６の出力電圧Ｖo1に接続され、入力信号Ｖi3は復調されるべき信号Ｓi（ｔ）に接続される。差動トランジスター対（differential transistor pair）Ｑ4，Ｑ5は該ソフトリミタ機能と、トランジスターＱ6と一緒による、混合回路（mixing circuit）と、を提供する。Ｖi2とＶi3の掛け算は該混合回路の出力信号Ｉ02として行われる。抵抗器Ｒ3，Ｒ4，そしてＲ5と電圧源ＶccがトランジスターＱ6のバイアスを調整するため使用される。
【００３１】
図５は加算回路１９，２０の起こり得る実施例の線図を示す。入力Ｉi3はソフトリミタ回路１７，１８の出力に接続され、入力Ｖi4は該積分器の出力信号Ｖo1に接続される。電流領域での加算を可能にするために電圧Ｖi4は電流に変換される。トランジスターＱ7，Ｑ8と抵抗器Ｒ8，Ｒ9は加算用のバランスドシリースステージ（balanced series stage）を形成する。２つの抵抗器Ｒ6とＲ7は、入力電流Ｉi3と、電流に変換された電圧Ｖi4との和を、出力電圧Ｖo3に変換するため使用される。電圧源Ｖccと電流源ＩbiasはトランジスターＱ7，Ｑ8をバイアスするため使用される。
【００３２】
図６はシュミットトリガー回路１３，１５の実施例の線図を示す。該シュミットトリガー回路１３，１５は２つの内部基準レベル（internal reference levels）[γ、−γ]を発生し、入力信号を該２つの基準レベルと比較し、２状態間で出力信号を切り替えそして該電流状態を記憶するために役立つ。該２つの内部基準レベル[γ、−γ]は２つの電圧源により実現されるが、該電圧源はＶrefで示され、示された線図ではベースエミッター電圧Ｖbe＝７００ｍＶに等しい。加算回路１９，２０から発し、該加算回路１９，２０の出力電圧Ｖo3に対応する入力電圧Ｖi5はそれぞれ差動トランジスター対Ｑ9，Ｑ10とＱ11，Ｑ12により該２つの基準電圧＋Ｖref，−Ｖrefと比較される。該差動トランジスター対Ｑ9，Ｑ10とＱ11，Ｑ12は出力信号として電流ＩsetとＩresetを作る。２状態間の切り替えと該電流状態の記憶は正のフイードバック内にリミタを有する回路により実施される。該リミタは差動トランジスター対Ｑ13，Ｑ14により実現される。該リミタの正のフイードバックは抵抗器Ｒ10とＲ11により形成される、電流／電圧変換器により実現される。該正のフイードバックは該リミタＱ13，Ｑ14からの出力信号が２つの起こり得る出力値の１つを有することを保証する。該リミタＱ13，Ｑ14の入力での信号がゼロを通過するなら、該正のフイードバックは該リミタＱ13，Ｑ14の出力信号がもう１つの出力値へ切り替わることを保証する。更に、該シュミットトリガー回路１３，１５は該トランジスターＱ13，Ｑ14にバイアスを供給するためそして同相でのレベルシフト（level shift in the common mode）として電圧源Ｖbsを有する。電流ＩsetとＩresetは該リミタ用入力信号であり、該リミタＱ13，Ｑ14からの出力電流と加算される。該電流ＩsetとＩresetとは、もう１つの状態への切り替え（changeover）を始動するために該リミタＱ13，Ｑ14からの出力電流より大きくなければならない。トランジスターＱ9．．．Ｑ14のバイアスは電圧源Ｖccと電流源Ｉbiasとを使用して調整される。トランジスターＱ13，Ｑ14のそれぞれのベース間の電圧は該シュミットトリガー回路１３，１５の出力電圧Ｖo5を与える。この出力電圧Ｖo5は該積分器１４，１６へ入力電圧Ｖi1として供給される。
【００３３】
シュミットトリガー回路１３，１５とソフトリミタ回路１７，１８は同じ種類の要素、例えば、非線形（制限的）伝送特性｛non-linear（limiting）transmission｝を有する増幅器の助けを得て実現出来る。上記説明した例では該要素は相補型のスイッチされるトランジスター（complementary switched transistors）で実現される。
【００３４】
クォドラチャ変調器又は復調器は多数の発振器１１，１２と該ソフトリミタ回路１７，１８の様な、付随励振手段とを含むことが出来る。これは変調／復調用の可能なものの数をかなり拡げる（This appreciably expands the number of possibilities for mudulation/demodulation）。この場合、しかしながら、上記実施例での該クォドラチャ信号の様な、基本波形の直交（最小の）のセット｛orthogonal（minimal）set of basic wave form｝は使用されない。
【００３５】
本発明が上記で２、３の図解する実施例に基づき説明された。変更及び他の実施例が可能であることが当業者には明らかである。これらの変更と他の実施例は付属する請求項により規定される保護範囲によりカバーされると考える。
【図面の簡単な説明】
【００３６】
【図１】本発明の該クォドラチャ復調器の１実施例のブロック線図を示す。
【図２】本発明の該クォドラチャ変調器の１実施例のブロック線図を示す。
【図３】図１及び２の該クォドラチャ変調器／復調器の部分を形成する積分回路の線図を示す。
【図４】図１及び２の該クォドラチャ変調器／復調器の部分を形成するソフトリミタ及び掛け算回路の線図を示す。
【図５】図１及び２の該クォドラチャ変調器／復調器の部分を形成する加算回路の線図を示す。
【図６】図１及び２の該クォドラチャ変調器／復調器の部分を形成するシュミットトリガー回路の線図を示す。
【国際公開パンフレット】
2004523952.tif 000003
2004523952.tif 000004
2004523952.tif 000005
2004523952.tif 000006
2004523952.tif 000007
2004523952.tif 000008
2004523952.tif 000009
2004523952.tif 000010
2004523952.tif 000011
2004523952.tif 000012
2004523952.tif 000013
2004523952.tif 000014
2004523952.tif 000015
2004523952.tif 000016
2004523952.tif 000017
2004523952.tif 000018
2004523952.tif 000019
2004523952.tif 000020
【国際公開パンフレット（コレクトバージョン）】
2004523952.tif 000021
2004523952.tif 000022
【国際調査報告】
2004523952.tif 000023
2004523952.tif 000024