(57)【要約】一実施態様で、初期化延長装置（１０２）が初期化期間を延長して、プロセッサ（１０４）が、装置（１０６）例えば特定用途向集積回路（ＡＳＩＣ）を、作動モードに入る前に、設定できるようにする。前記装置（１０６）は、リセット信号に応答して始まるレジスタの初期化期間にデフォルト値を設定するいくつもの制御レジスタ（１０８）を備えていてもよい。また、そのリセット信号は、延長タイマ（２０４）をトリガして、タイマにより延長される初期化期間をカウントダウンすることができる。タイマにより延長される初期化期間中、プロセッサ（１０４）は、延長制御信号、例えば延長ビット（２０６）をレジスタに書き込むことができる。初期化延長ユニット（１０２）は、タイマにより延長される初期化期間中、及び／又はレジスタが延長制御信号をもっている間、装置（１０６）を初期化モードに維持することができる。プロセッサ（１０４）は、装置（１０６）が作動モードに入ると実行できる一つ又は二以上の作動用に制御レジスタ（１０８）を設定することができる。
2004519032.tif 000002
【特許請求の範囲】
【請求項１】
第一初期化期間中に、第一設定作動を実行し、次いで
第二設定作動を実行できるように第二初期化期間を提供することを含んでなり、その第二初期化期間が、前記第一初期化期間の後に終了する、
装置を初期化する方法。
【請求項２】
前記装置が特定用途向集積回路（ＡＳＩＣ）を含んでいる請求項１に記載の方法。
【請求項３】
前記装置が複数の制御レジスタを含んでいる請求項１に記載の方法。
【請求項４】
前記の第一設定作動が、複数のデフォルト値を、前記複数の制御レジスタに格納することを含んでいる請求項３に記載の方法。
【請求項５】
第一信号を伝送することをさらに含み、前記第一設定作動が、その第一信号に応答して実行される請求項１に記載の方法。
【請求項６】
前記第二初期化期間を、前記第一信号に応答して開始することをさらに含む請求項５に記載の方法。
【請求項７】
前記第一信号がリセット信号である請求項５に記載の方法。
【請求項８】
延長信号に応答して第三初期化期間を開始することをさらに含み、その第三初期化期間が前記第二初期化期間の後、終了する請求項１に記載の方法。
【請求項９】
前記第二設定作動を、前記第三初期化期間中に実行することをさらに含む請求項８に記載の方法。
【請求項１０】
前記第三初期化期間を、終了信号に応答して終了することを含む請求項８に記載の方法。
【請求項１１】
タイマにより延長される初期化期間をカウントダウンするとともに、第一延長信号を、同タイマにより延長される初期化期間中に出力するように作動する延長タイマ、
延長制御信号に応答して第二延長信号を出力するように作動するレジスタ、及び
前記延長タイマと延長レジスタの各々に連結された延長信号発生器であって、前記第一延長信号及び前記第二延長信号のうち少なくとも一方を受信しそれに応答して初期化延長信号を発生するように作動する延長信号発生器、
を含んでなる装置。
【請求項１２】
前記延長信号発生器がＯＲゲートを含んでいる請求項１１に記載の装置。
【請求項１３】
前記延長信号発生器に連結された初期化制御器をさらに含み、その初期化制御器が、前記初期化延長信号に応答して、装置を、初期化モードに維持するように作動する請求項１１に記載の装置。
【請求項１４】
前記装置が、特定用途向集積回路（ＡＳＩＣ）を含んでいる請求項１３に記載の装置。
【請求項１５】
さらに、複数の制御レジスタを含んでいる請求項１１に記載の装置。
【請求項１６】
前記延長レジスタ及び前記複数の制御レジスタに連結されたプロセッサをさらに含み、そのプロセッサが、前記複数の制御レジスタの設定を行っている間、前記延長制御信号を前記延長レジスタに伝送するように作動し、そしてさらに、複数の制御レジスタを作動モード用に設定するように作動する請求項１５に記載の装置。
【請求項１７】
レジスタ初期化期間中、複数の制御レジスタを複数のデフォルト値に設定するように作動するデフォルト初期化制御器、及び
前記レジスタ初期化期間中、初期化信号を、前記延長信号発生器に伝送する信号発生器、
をさらに含んでなり、
前記延長信号発生器がさらに、前記初期化信号及び前記第一と第二の延長信号のうちの少なくとも一つに応答して、前記初期化延長信号を発生するように作動する、
請求項１５に記載の装置。
【請求項１８】
プロセッサ、
リセット信号を発生する信号発生器、及び
前記プロセッサと前記信号発生器に連結された装置、
を含んでなるシステムであって、
前記装置が、
複数の制御レジスタ、
レジスタ初期化期間中、前記リセット信号に応答して複数の制御レジスタの設定を行うレジスタ初期化制御器、及び
前記レジスタ初期化期間の後に終了する延長される初期化期間中に、前記プロセッサが、複数の制御レジスタを設定することができるようにする初期化延長ユニット、
を備えてなるシステム。
【請求項１９】
前記延長される初期化期間を、前記リセット信号に応答してカウントダウンするとともに、第一延長信号を、前記延長される初期化期間中に出力する延長タイマ、及び
第二延長信号を、前記プロセッサからの延長制御信号に応答して出力する延長レジスタ、
をさらに含み、
前記初期化延長ユニットが、前記第一延長信号と前記第二延長信号のうち少なくとも一つに応答して、前記装置を初期化モードに維持するように作動する、
請求項１８に記載のシステム。
【請求項２０】
前記装置が特定用途向け集積回路（ＡＳＩＣ）を含んでいる請求項１８に記載のシステム。
【請求項２１】
装置を初期化するための機械可読媒体上にある命令を含む装置であって、その命令が、機械に、
第一設定作動を、第一初期化期間に実行させ、次いで第二設定作動を行えるように第二初期化期間を提供させ、前記第二初期化期間が前記第一初期化期間の後に終了する装置。
【請求項２２】
前記機械に、第一信号を伝送させる命令をさらに有し、前記第一設定作動がその第一信号に応答して実行される請求項２１に記載の装置。
【請求項２３】
前記機械に前記第一信号に応答して第二初期化期間を開始させる命令をさらにもっている請求項２２に記載の装置。
【発明の詳細な説明】
【０００１】
技術分野
本発明はハードウェアの初期化に関し、より詳しく述べるとハードウェアの初期化を延長可能にすることに関する。
【０００２】
背景
特定用途向集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（エイシック（ＡＳＩＣ））の作動は、ＡＳＩＣ内の制御レジスタに記憶されているデータによって制御することができる。ＡＳＩＣに電源が投入されると、リセット信号がＡＳＩＣに伝送される。このリセット信号は、前記制御レジスタの内容をデフォルト値に設定するレジスタの初期化をトリガすることができる。レジスタの初期化が完了すると、ＡＳＩＣは、作動モードに入ることができる。
【０００３】
制御レジスタのデフォルト値は、ＡＳＩＣが前記作動モードで実行できる単一又は複数の作動に対して適切でない場合がある。プロセッサは、制御レジスタに対して読み取りと書き込みの作動を実行して、作動モード用に制御レジスタを設定（配置構成、ｃｏｎｆｉｇｕｒｅ）することができる。制御レジスタの数に応じて、その設定には数秒間かかる。しかし、プロセッサは、制御レジスタの初期化中、制御レジスタに対して読み取り又は書き込みのアクセスをすることができない。ＡＳＩＣが作動モードに入ったとき、特定の制御レジスタは、そのＡＳＩＣが実行している作動に対して適切ではないデフォルト値をまだ含んでいることがある。したがって、ＡＳＩＣは、作動モード用に適切に設定される前に、作動を開始することがある。その結果、ＡＳＩＣの性能が予測できない「グレイ（ｇｒａｙ）」の作動期間がもたらされることがある。
【０００４】
要約
一実施態様によれば、初期化延長装置が、初期化期間を延長して、プロセッサが、例えば特定用途向集積回路（ＡＳＩＣ）などの装置を、その装置が作動モードに入る前に設定することができるようにする。この装置は、リセット信号に応答して始まるレジスタ初期化期間にデフォルト値を設定するように設定されるいくつもの制御レジスタを備えていてもよい。また、このリセット信号は、延長タイマをトリガして、タイマにより延長される初期化期間をカウントダウンすることができる。タイマにより延長される初期化期間中、プロセッサは、延長制御信号、例えば延長ビットを、レジスタに書き込むことができる。初期化延長ユニットが、前記装置を、タイマにより延長される初期化期間中及び／又はレジスタが延長制御信号を保有している間、初期化モードに維持することができる。前記プロセッサは、前記装置が作動モードに入ったとき実行できる単一又は複数の作動用に制御レジスタを設定することができる。
【０００５】
１以上の実施態様の詳細を、添付図面と以下の記述によって説明する。各実施態様のその他の特徴、目的及び利点は、図面と以下の説明及び請求項によって明らかになるであろう。
【０００６】
詳細な説明
図１は、プロセッサ１０４を、特定用途向集積回路（ＡＳＩＣ）１０６の初期化期間を延長できるようにする初期化延長ユニット１０２を備えたシステム１００を示す。プロセッサ１０４は、ＡＳＩＣが作動モードにて実行できる単一又は複数の作動用にＡＳＩＣ制御レジスタ１０８を設定してしまうまで、初期化期間を延長することができる。こうしてＡＳＩＣ１０６は、適切に設定された作動モードに入ることができ、その結果、ＡＳＩＣ１０６が、電力投入リセット（パワーオンリセット）の後に予期できないように作動する可能性を減らすことができる。
【０００７】
ＡＳＩＣ１０６は、初期化延長ユニット１０２、制御レジスタ１０８、及びプロセッサインタフェース１１０を備えている。制御レジスタ１０８のデータを使用して、ＡＳＩＣ１０６の作動を制御することができる。プロセッサ１０４は、制御レジスタ１０８を含むＡＳＩＣリソースに、プロセッサインタフェース１１０を通じてアクセスすることができる。
【０００８】
ＡＳＩＣに電源が投入されると、システムリセット回路１１２はリセット信号を発することができる。そのリセット信号は、レジスタ初期化制御器１１４をトリガして、制御レジスタ１０８の内容をデフォルト値に設定することができる。レジスタの初期化中、プロセッサ１０４は、データを読み取ったり又は制御レジスタ１０８にデータを書き込むことができない。
【０００９】
前記リセット信号は、初期化延長ユニット１０２に伝送することもできる。図２は、本発明の一実施態様の初期化延長ユニット１０２の要素を示す。この初期化延長ユニット１０２は、同期（ｓｙｎｃｈ）論理ユニット２０２、延長タイマ２０４、延長ビットレジスタ２０６及び延長信号発生器２０８を備えている。
【００１０】
延長信号発生器２０８は、論理的初期化信号（ｌｏｇｉｃ＿ｉｎｉｔ）３００（図３Ａ）を出力することができる。この信号が高レベルである間、初期化延長ユニット１０２は、ＡＳＩＣを初期化モードに維持して、ＡＳＩＣが作動モードに入るのを遅らせることができる。延長信号発生器は、Ｓｙｎｃｈ論理ユニット２０２、延長タイマ２０４及び延長ビットレジスタ２０６それぞれからの信号を受信することができる三つの入力２１２〜２１４を有するＯＲゲート２１０でもよい。
【００１１】
前記Ｓｙｎｃｈ論理ユニット２０２は、システムリセット回路１１２（図１）に連結することができる。レジスタ初期化が実行されている間、Ｓｙｎｃｈ論理ユニット２０２は、レジスタ初期化信号（ｒｅｇ＿ｉｎｉｔ）３０２（図３Ａ）をＯＲゲート２１０に出力し、入力２１２を、レジスタ初期化の期間中、高レベル値に設定することができる。これによって、ＯＲゲート２１０から出力される論理初期化信号は高レベルの値になる。
【００１２】
また、Ｓｙｎｃｈ論理ユニット２０２は、レジスタ初期化信号を、延長タイマ２０４、延長ビットレジスタ２０６及びプロセッサインタフェース１１０を通じてプロセッサ１０４の各々に、伝送することもできる。
【００１３】
高レベルのレジスタ初期化信号に応答して、延長タイマ２０４は、タイマによって延長される初期化期間のカウントダウンを開始することができる。そのタイマによって延長される初期化期間は、前記レジスタ初期化期間より長い。延長タイマ２０４は、タイマによって延長される初期化の信号（ｔｉｍｅｒ＿ｅｘｔ＿ｉｎｉｔ）３０４（図３Ａ）をＯＲゲート２１０に伝送して、入力２１３を、タイマによって延長される初期化期間の間、高レベルの値に設定することができる。これによって、ＯＲゲート２１０の出力が高レベル値になり、初期化延長ユニット１０２がＡＳＩＣ１０６を初期化モードに維持し、それにより、ＡＳＩＣ１０６が作動モードに入ることを遅延させる。
【００１４】
前述したように、レジスタ初期化信号３０２は、リセットに電源が投入されると、プロセッサに伝送することができる。プロセッサ１０４は、初期化期間を、延長タイマ２０４が延長した初期化期間を超えて、任意に延長することができる。レジスタの初期化中に制御レジスタ１０８に書き込まれたデフォルト値がＡＳＩＣが作動するのに適しているならば、プロセッサ１０４は、タイマにより延長される初期化期間を満了することができ、その満了時点で、ＡＳＩＣ１０６は作動モードに入ることができる。あるいは、プロセッサ１０４は、高レベル値を有する延長ビットを、レジスタ初期化期間の終了時点とタイマにより延長される初期化期間の終了時点の間の期間に、延長ビットレジスタ２０６に、書き込むことによって、初期化期間を延長することができる。その延長ビットレジスタ２０６は、プロセッサにより延長される初期化信号（ｐｒｏｃ＿ｅｘｔ＿ｉｎｉｔ）３０６（図３Ａ）を、ＯＲゲート２１０に出力し、延長ビットを含んでいる間、入力２１４を高レベル値に設定することができる。これによって、ＯＲゲート２１０の出力が高レベル値になり、初期化延長ユニット１０２に、ＡＳＩＣを初期化モードに維持させて、ＡＳＩＣ１０６が作動モードに入るのを遅らせる。この延長される初期化期間中、プロセッサ１０４は、制御レジスタ１０８に対する読み取り及び書き込みアクセスを有することができる。プロセッサ１０４は、ＡＳＩＣが作動モードに入ったとき実行できる一つ又は複数の作動用に制御レジスタ１０８を設定してしまうまでＡＳＩＣを初期化モードに維持することができる。一旦、制御レジスタが設定されたならば、プロセッサ１０４は、低レベル値を有する延長終了ビットを延長ビットレジスタ２０６に書き込んで初期化期間を終了し、次いでＡＳＩＣ１０６を作動モードに移行することができる。こうして、本発明の一実施態様によれば、ＡＳＩＣ１０６は適切に設定された作動モードに入ることができる。
【００１５】
図３Ａは、プロセッサ１０４が初期化期間を延長する場合におけるＡＳＩＣパワーオンリセットを行うためのＯＲゲート２１０に入力する信号及びＯＲゲート２１０から出力する信号を示すタイミング図である。システムリセット回路１１２（図１）は、システムリセット信号をＳｙｎｃｈ論理ユニット２０２（図２）に伝送して、ユニット２０２に、ｔ１の時点において、延長タイマ２０４、プロセッサインタフェース１１０及びＯＲゲート２１０の入力２１２に対して、高レベルのレジスタ初期化信号３０２を出力させることができる。そのレジスタ初期化信号３０２は、入力２１２を高レベル値に設定して、ＯＲゲート２１０から出力される論理初期化信号３００を、ｔ２の時点において高レベル値にすることができる。その高レベルのレジスタ初期化信号３０２は、延長タイマ２０４をトリガしてタイマにより延長される初期化期間をカウントダウンさせて、ｔ３の時点において、高レベルのタイマにより延長された初期化信号３０４をＯＲゲート２１０の入力２１３に出力することができる。
【００１６】
レジスタ初期化期間が満了すると、前記レジスタ初期化信号は、ｔ４の時点において低レベル値に低下し、一方、タイマにより延長される初期化信号３０４は高レベルのままであり、その結果、論理初期化信号３００が高レベルのままである。ｔ５の時点において、プロセッサ１０４は、高レベル値を有する延長ビットを、延長ビットレジスタ２０６に書き込んで、そのレジスタ２０６に、高レベルのプロセッサにより延長される初期化信号３０６を出力させる。延長タイマにより延長される初期化期間が満了すると、ｔ６の時点において、タイマにより延長される初期化信号３０４は低レベル値に低下する。しかし、前記プロセッサにより延長される初期化の信号３０６は高レベル値のままであり、したがって前記論理初期化信号３００は高レベル値のままである。次にプロセッサ１０４は、制御レジスタ１０８を設定し、ＡＳＩＣ１０６を調整して、適切に設定された作動モードに入れることができる。プロセッサ１０４が一旦、制御レジスタ１０８を設定したならば、プロセッサ１０４は、ｔ７の時点において、低レベル値を有する延長終了ビットを、延長ビットレジスタ２０６に書き込むことができる。低レベル値の三つの入力２１２〜２１４全部によって、ＯＲゲートから出力される論理初期化信号３００は、ｔ８の時点で低レベル値に低下することができる。次に、ＡＳＩＣ１０６は初期化モードから出て作動モードに入ることができる。
【００１７】
図３Ｂは、プロセッサ１０４が初期化期間を、延長タイマ２０４が行う延長を超えて延長しない場合におけるＡＳＩＣパワーオンリセットを行うためのＯＲゲート２１０に入力する信号及びＯＲゲート２１０から出力する信号を示すタイミング図である。この場合、プロセッサ１０４は、延長ビットを、延長ビットレジスタ２０６に書き込まない。例えば、制御レジスタ１０８が初期化を行っている間、そのレジスタに書き込まれたデフォルト値が、ＡＳＩＣ１０６が作動モードで実行できる一つ又は複数の作動に対して適切なことがある。タイマにより延長される初期化期間が、ｔ６の時点で満了したとき、ＯＲゲートの入力２１２〜２１４はすべて、低レベル値になり、出力される論理初期化信号３００を、ｔ９の時点で例レベル値に低下させ、その結果、ＡＳＩＣ１０６が作動モードに入る。
【００１８】
本発明のいくつもの実施態様を記述してきた。しかしながら、本発明の精神と範囲から逸脱することなく各種の変形を行うことができることは分かるであろう。したがって、他の実施態様は、本願の請求項の範囲内にある。
【図面の簡単な説明】
【図１】本発明の一実施態様の初期化延長ユニットを含むシステムのブロック図である。
【図２】図１に示す初期化延長ユニットのブロック図である。
【図３Ａ】図１に示す初期化延長ユニットを使用して延長される代表的な初期化期間を示すタイミング図である。
【図３Ｂ】図１に示す初期化延長ユニットを使用して延長される代表的な初期化期間を示すタイミング図である。
【図１】
2004519032.tif 000003
【図２】
2004519032.tif 000004
【図３Ａ】
2004519032.tif 000005
【図３Ｂ】
2004519032.tif 000006
【国際公開パンフレット】
2004519032.tif 000007
2004519032.tif 000008
2004519032.tif 000009
2004519032.tif 000010
2004519032.tif 000011
2004519032.tif 000012
2004519032.tif 000013
2004519032.tif 000014
2004519032.tif 000015
2004519032.tif 000016
2004519032.tif 000017
2004519032.tif 000018
2004519032.tif 000019
2004519032.tif 000020
2004519032.tif 000021
【国際調査報告】
2004519032.tif 000022
2004519032.tif 000023
2004519032.tif 000024