(57)【要約】ラスタ生成器が、スクリーンラスタを生成するためにライン記述子（４１０）のリストを順に配列する。前記ライン記述子（４１０）は、ラインカウントパラメータ（４１２）及びラインタイプパラメータ（４１１）を含む。前記ラインタイプパラメータは、ラスタラインの各々のタイプの特性を規定し、前記ラインカウントパラメータは、全体のビデオ又は画像フレームを規定するラインのシーケンスにおいて発生するこのタイプのラインの数を規定する。効率的な符号化のために、ラスタラインの各々のタイプの特性が、ラスタパターンタイプ（Ｐ１、Ｐ２、−、ＰＫ）のリスト（４２０）に関して規定され、各々のラスタパターンタイプは、特定のラスタ値（Ｖ）の特定の期間（Ｄ）のシーケンスに関して更に規定される。前記ラスタ生成器は、ライン記述子（４１０）、ラスタパターン（４２０）、及び期間−値対（４３０）のリストを、ネストされた態様で順に配列する（ＬＳ、ＰＳ、ＲＳ）。その結果、スクリーンラスタパターンが、各フレームの各ライン内に所定の期間に現れる個々のラスタ値のシーケンスとして生成される。好ましい実施例において、前記ラスタ生成器は、ラスタを規定する各パラメータを含むために書き込み可能なメモリを含んでいる。
2004515171.tif 000002
【特許請求の範囲】
【請求項１】
ライン記述子のリストを順に配列するように構成されるラインシーケンサであって、
前記ライン記述子のリストの各々のライン記述子が、ラインカウントパラメータ及びラインタイプパラメータを含み、
前記ラインカウントパラメータが、前記ラインタイプパラメータに対応するいくつかのラスタラインに対応し、
前記ラインタイプパラメータが、前記ラインタイプパラメータに対応する各々のラスタラインを形成するラスタ信号のシーケンスの記述子に対応する前記ラインシーケンサと、
前記シーケンスの前記記述子に基づいて前記ラスタ信号のシーケンスを生成するように構成される信号生成器と、
を有するラスタ生成器。
【請求項２】
前記ライン記述子のリストを含むように構成される書き込み可能なメモリを更に含む請求項１に記載のラスタ生成器。
【請求項３】
前記ラスタ信号のシーケンスの各々の記述子がパターン識別子のセットに対応し、
前記シーケンスの前記記述子に対応するパターンシーケンスのセットを生成するために前記パターン識別子のセットを順に配列するように更に構成されるパターンシーケンサを更に含む
請求項１に記載のラスタ生成器。
【請求項４】
パターン識別子の各々のセットを含むように構成される書き込み可能なメモリを更に含む請求項３に記載のラスタ生成器。
【請求項５】
前記パターンシーケンスのセットの各々のパターンシーケンスが期間−値対のセットに対応し、
前記信号生成器が、前記期間−値対に基づいて、特定の期間に特定のラスタ値を適用することによって前記ラスタ信号のシーケンスを生成する
請求項３に記載のラスタ生成器。
【請求項６】
期間−値対の各々のセットを含むように構成される書き込み可能なメモリを更に含む請求項５に記載のラスタ生成器。
【請求項７】
画像のディジタルリプリゼンテイションを受信し、該ディジタルリプリゼンテイションからディスプレイデバイスにおけるディスプレイに適している複合ビデオ信号を生成するように構成されるエンコーダであって、前記複合ビデオ信号がビデオコンポーネント及びラスタコンポーネントを含み、
画素データを前記複合ビデオの前記ビデオコンポーネントに変換するように構成されるデータパスと、
複数のラスタラインを有する前記ラスタコンポーネントを供給するように構成されるラスタ生成器と、
を有するエンコーダであって、
複数のラインパラメータを含む第一のリンクリストを含むように構成されるラスタ規定データセットであって、
各々のラインパラメータが、ラインカウントパラメータ及びラインタイプパラメータを含み、
前記ラインカウントパラメータが、前記ラインタイプパラメータに対応する前記複数のラスタラインのいくつかのラスタラインに対応し、
前記ラインタイプパラメータが、前記ラインタイプパラメータに対応する前記ラスタラインの一つ又はそれ以上の記述子に対するポインタを含む
前記ラスタ規定データセットも含み、
前記ラスタ生成器は、前記第一のリンクリストを介して、前記ラスタラインの各々の前記記述子を処理することによって前記複合ビデオ信号の前記ラスタコンポーネントを供給するように構成される、エンコーダ。
【請求項８】
前記ラスタラインの前記一つ又はそれ以上の記述子が、ラスタシーケンスの一つ又はそれ以上のセットに対するポインタを含む第二のリンクリストを含む請求項７に記載のエンコーダ。
【請求項９】
前記一つ又はそれ以上のラスタシーケンスの各々が、ラスタ値をアクティブにするための別のインタバルを規定する複数のシーケンス記述子を含む請求項８に記載のエンコーダ。
【請求項１０】
ラインタイプ及びラインカウントを各々含むラインエントリのリストを順に配列するステップと、
前記対応するラインカウントに基づいて各々のラインタイプに対応するラスタ信号を繰り返し適用するステップと
を有する、ラスタ生成のための方法。
【請求項１１】
請求項１０に記載の方法をもたらすためにアクセスされるメモリに前記ラインエントリのリストを書き込むステップを更に含む請求項１０に記載の方法。
【請求項１２】
各々のラインタイプに対応する前記ラスタ信号を適用するステップが、各々のラインタイプに対応するラスタパターンのリストを順に配列するステップを更に含む請求項１０に記載の方法。
【請求項１３】
請求項１２に記載の方法をもたらすためにアクセスされるメモリに前記ラスタパターンのリストを書き込むステップを更に含む請求項１２に記載の方法。
【請求項１４】
各々のラインタイプに対応する前記ラスタ信号を適用するステップが、各々のラスタパターンに対応する期間−値対のリストを順に配列するステップを更に含む請求項１２に記載の方法。
【請求項１５】
請求項１４に記載の方法をもたらすためにアクセスされるメモリに前記期間−値対のリストを書き込むステップを更に含む請求項１４に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオ処理の分野及び特にスクリーンラスタ信号を生成するためのシステムに関する。
【０００２】
【従来の技術】
ビデオディスプレイ及び特にテレビディスプレイについての競合技術が発展するにつれ、異なる標準規格が広まってきた。例えば、アメリカ合衆国の従来のテレビが‘ＮＴＳＣ’規格に準拠している一方で、他の国のテレビは‘ＳＥＣＡＭ’又は‘ＰＡＬ’規格に準拠しているかもしれない。ハイビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ　ｔｅｌｅｖｉｓｉｏｎ（ＨＤＴＶ））技術が発展してくるにつれ、いくつかの標準規格も発展してきた。技術及び規格は、従来規格と、帯域制限と、現行技術による実現性等との互換性に対する要求によってしばしば拘束される。前記拘束が緩和又は除去されると、新たな標準規格が発展するであろう。
【０００３】
テレビ標準規格の重要な態様の一つは、“ラスタ” の精細度、すなわち画像を形成する走査線のシーケンスが、各々の画像フレームを形成している走査線の総数の不可視部分に組み込まれてもよい補助的な情報を含むことである。図１及び２はラスタの精細度のコンポーネント例を示している。図１Ａは、ＳＭＰＴＥ２４０Ｍ規格及びＢＴ．７０９　１１２５／６０規格におおむね対応しているラスタライン内の主なタイミングイベントのタイミング図例を示している。図１Ｂは、ＢＴ．７０９　１１２５／５０規格及びＩＴＵ−Ｒ　ＢＴ．１１２０　１２５０／５０規格におおむね対応しているラスタライン内の同じタイミングイベントのタイミング図例を示している。各々のこれらのタイミング図は、同期信号１１０及び１３０のセットによるビデオ部分１２０のフランキング（ｆｌａｎｋｉｎｇ）を示している。ディスプレイデバイスは、各々転送されたビデオラインの先頭と各々表示されたビデオライン（水平同期）の始端との間の適切な対応を保持するためにこれらの同期信号を使用する。図１Ａ及び１Ｂに示されているように、イベントの相対的なタイミングは規格間で異なるので、ある規格を使用して符号化されている走査線は他の規格に準拠するように構成されているデバイスによって適切に表示されないであろう。
【０００４】
この態様において、一連の同期シーケンスは、各フレームの先頭と各々表示された画像フレーム（垂直同期）のトップとの間の適切な対応を保持するために、各々転送されたビデオフレームの前後にも供給される。垂直同期を形成するシーケンスは、図１には示されていないが、これらのシーケンスを各フレームのアクティブビデオ部分と区別すると共にダイナミックな閾値制御及び他の強調（ｅｎｈａｎｃｅｍｅｎｔ）に有用な信号を供給するために、前記ラスタライン内の他の特定のタイミングイベントを含んでいる。前記水平同期と同様に、垂直同期のために、ある規格を使用して符号化されているフレームは、他の規格に準拠するように構成されているデバイスによって適切に表示されないであろう。
【０００５】
図２Ａ及び２Ｂは、フレームレベルにおける規格間の差をデモンストレートしている。ＳＭＰＴＥ　２６０Ｍ規格の代表例である図２Ａにおいて、フレームは１１２５本の走査線を有している。他方、ＩＴＵ−Ｒ　ＢＴ．１１２０　１２５０／５０規格の代表例である図２Ｂにおいて、フレームは１２５０本の走査線を有している。図２Ａ及び２Ｂは、水平ブランキングＨＢと、垂直ブランキングＢＬと、フィールド１アクティブビデオＦ１　ＡＶと、フィールド２アクティブビデオＦ２　ＡＶとを示している。
【０００６】
従来のラスタ生成器は、通常水平及び垂直画像のディメンジョンのための二つのカウンタを保持することによって動作する。前記カウンタの速度及びレンジを調整することによって、リフレッシュレート及び解像度が制御され得る。同期イベントは、書き込み可能なレファレンス値を具備する、前記カウンタのコンテンツを比較することによって引き出される。図１Ａの前記イベントタイミングを生成するために、書き込まれたパラメータは、例えば、示されているイベント遷移時点に対応して、｛４４、１９２、２１１２、２１５６、２２００｝のレファレンス値セットであるのに対して、図１Ｂの前記イベントタイミングを生成するために、書き込まれたパラメータは、｛６４、２５６、２１７６、２２４０、２３０４｝のレファレンス値セットであろう。同様に、図２Ａ及び２Ｂに示されている前記垂直同期のためのレファレンス値セットは、それぞれ｛４１、５５８、６０３、１１２１、１１２５｝及び｛４５、６２１、６７０、１２４６、１２５０｝であろう。しかしながら、各規格の前記ラスタの前記フォーマットが、各イベントのタイミングにおいてのみ異なっていて、おおむね類似している場合にのみ、このようなカウンタ及びレファレンス値セットの使用が実現可能であることは注意されるべきである。テレビ用のＡＴＳＣ規格及びＣＲＴ関連のディスプレイのためのＶＥＳＡ規格によって要求される例えばインタレース及びプログレッシブ画像を処理するための異なる同期方式は、各々のために前記所望のラスタを生成するためのこのカウンタレファレンスタイミング方式に向いていない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、現在及び将来のテレビ及びディスプレイの標準規格に対応するラスタ信号を供給するように構成され得るラスタ生成システム及び方法を提供することにある。この発明の他の目的は、現在のグラフィックス及びＨＤＴＶ環境において見つかる全ての可能なラスタ及び同期パターンを生成するように自由に書き込み可能なラスタ生成システム及び方法を提供することにある。この発明の他の目的は、組み込まれた同期情報だけでなくセパレートを生成することも可能な生成システム及び方法を提供することにある。本発明は、独立請求項によって規定される。従属請求項は、有利な実施例を規定する。
【０００８】
【課題を解決するための手段】
これらの目的及び他の目的は、ライン記述子（ｌｉｎｅ　ｄｅｓｃｒｉｐｔｏｒ）のリストを順に配列するラスタ生成器を設けることによって好ましい実施例において達成される。前記ライン記述子は、ラインカウント（ｌｉｎｅ−ｃｏｕｎｔ）パラメータ及びラインタイプ（ｌｉｎｅ−ｔｙｐｅ）パラメータを含んでいる。前記ラインタイプパラメータはラスタラインの各々のタイプの特性を規定し、前記ラインカウントパラメータは、全体のビデオ又は画像フレームを規定しているラインのシーケンスにおいて現れるこのタイプのラインの数を規定している。効率的な符号化のために、ラスタラインの各々のタイプの特性が、ラスタパターンタイプのリストに関して規定され、各々のラスタパターンタイプは特定のラスタ値の所定の期間（ｄｕｒａｔｉｏｎ）のシーケンスに関して更に規定される。前記ラスタ生成器は、ライン記述子、ラスタパターン、及び期間−値対をネストされた態様で順に配列する。その結果、フレームラスタパターンが、各フレーム内の所定の期間に現れる個々のラスタ値のシーケンスとして生成される。好ましい実施例において、前記ラスタ生成器は、ラスタを規定する各々のパラメータを含むために書き込み可能なメモリを含んでいる。
【０００９】
本発明は、添付図面に関連して図によって更に詳細に説明される。
図面を渡って、同じ符号は類似又は対応する機能の特性を示している。
【００１０】
【発明の実施の形態】
図３は、ソース１０からビデオ画像を表示するために複合ビデオ信号をディスプレイ２０に供給する（アナログ）エンコーダ３００を示している。図示されているように、エンコーダ３００は、ＤＶＤリーダ、ＭＰＥＧデコーダ、及びコンピュータシステム等のようなディジタルビデオソース１０からビデオ画像を受信し、テレビ受像器及びモニタ等のような従来のディスプレイ２０と互換性のある形態でアナログ信号を供給する。当業者の一人に明らかであるように、エンコーダ３００は、他の用途において同様に使用されてもよい。例えば、エンコーダ３００は、信号を従来のディスプレイに送信するように構成される送信器に複合ビデオ信号を供給するために、若しくは、複合ビデオ信号を保存及び／又は処理するように構成されるデバイスに複合信号を供給するために使用されてもよい。
【００１１】
エンコーダ３００の例は、画素（ｐｉｘｅｌ）データパス３１０、ラスタ生成器３２０、クロック３３０及び出力フォーマットを受け取るラスタ規定部４００を含んでいる。データパス３１０は、画像の各々のアクティブ（表示可能な）ラインに対応するビデオ情報アイテムのシーケンスを供給するように構成され、画像のアクティブラインが適切に表示されることを可能にする所要のラスタ同期及びフォーマットでラスタ生成器３２０はビデオ画像を補強するように構成される。ラスタ生成器３２０及びデータパス３１０はまた、ディスプレイ２０に通信される複合信号に含まれるべき、テレテキスト又は較正信号のような補助情報を提供するように構成されてもよい。
【００１２】
この発明によれば、ラスタ生成器３００は、ラスタ規定部４００に含まれているパラメータを処理することによって所要のラスタ信号を生成する。いくつかの代わりの実施例のうち何れでも実現可能であるが、好ましい実施例において、ラスタ規定部４００は書き込み可能なメモリに含まれる。例えば、様々なラスタフォーマットのためのラスタ規定は集積回路内のメモリ領域において予め符号化されてもよいし、フォーマットスイッチ（図示略）を介して適当なラスタ規定が選択される。前記フォーマットスイッチは外部制御可能であってもよいし、各々の特定のフォーマットのエンコーダを製作するための製造期間にプリセットされてもよい。前記ラスタの各々のパラメータがエンコーダ３００に書き込まれ得るような、直接書き込み可能なメモリを使用することによって、エンコーダ３００は、エンコーダ３００の製造後、現在の規格又は新たな規格の使用に適応させるために自由に書き込まれ得る。また、前記ラスタ生成の各々のパラメータが書き込まれることを可能にすることによって、多重ラスタ標準規格を直接サポートするための、エンコーダ３００の製造者責任はおおむね解消され、設計リソースが潜在的により収益性の高い作業に割り当てられ得る。
【００１３】
図４は、この発明の好ましい実施例においてラスタ規定部４００のパラメータを保存するためのデータ構成例を示している。この発明は、詳細なカスタマイゼーションを依然考慮しつつラスタの反復性を利用している。このことは、ラスタ内の各々のラスタラインを規定するライン記述子４１０のリストを介してもたらされる。ラスタの反復性を認識するために、リスト４１０内のライン記述子は、何本の同タイプのラインが連続して繰り返されているかを特定するラインカウントパラメータ４１２を含んでいる。従って、例えば、図２におけるアクティブビデオ２０２の５１７（５５８−４１）ラインのラスタ記述部は、５１７のラインカウント値を含む一つのエントリーと、これらのラインの各々に対する前記ラスタライン構成の規定とを有しているであろう。該ラインのラインカウントをただ特定することによって特有のラスタライン構成が同様に含まれ得る。
【００１４】
リスト４１０における各々のラインカウントに対するラスタライン構成を規定するために何れかの技術が使用されていてもよい。好ましい実施例において、前記ラスタにおける多重非連続位置にいくつかのライン構成が現れてもよいことを認識するために、リスト４１０はラインタイプインジケータ４１１又はポインタを含むように構成されている。このラインタイプ４１１は、各々の特有のラインタイプ４１１に対するラスタライン構成４２０（パターン配列、Ｐ１、Ｐ２、．．．、ＰＫ）のセット内のラスタライン構成の規定を示す。その結果、同じタイプの多重非連続ラスタラインが、該ラインの対応するラインタイプ４１１と同じ値の使用を介してリスト４１０において符号化されることが可能となる。
【００１５】
同様に、各々のラインタイプ４１１のラスタライン構成４２０を規定するために、何れかの技術が使用されていてもよい。好ましい実施例において、いくつかのライン構成が、前記ラスタラインの部分における類似のパターンを含んでいてもよいことを認識するために、各々のラインタイプの構成がラスタパターンのシーケンスとして規定されている。例えば、図２Ａのアクティブビデオフィールド２０２における各々のラインの水平ブランキングパターンは垂直ブランキングフィールド２０３における各々のラインの水平ブランキングパターンと同じであってもよい。各々のラインにおけるこの同じパターンは、好ましくは、各々のラインタイプ４１１に対応するラスタライン構成４２０内に前記パターンが現れる度にシーケンスの各々のパターンのディテールを明確に符号化するよりも、シーケンス４３０のリスト内のシーケンスの同じパターンを示すことによって符号化される。
【００１６】
このような態様で、何れかの技術が、ライン構成４２０におけるエントリ４２１によって示される各々のパターンのシーケンス４３０のパターンを規定するように使用されてもよい。好ましい実施例において、各々のパターンシーケンス４３１が、信号値４３５と、信号値４３５がラスタに入力されるべき期間４３４とを識別する期間−値対Ｄ及びＶのシーケンスによって規定される。値パラメータ４３５は実際の信号値の符号又は値配列４４０に対するポインタであってもよい。この発明の好ましい実施例において、値パラメータ４３５は、ラスタ処理の制御を提供する特定のビット割り当てを含んでいる。例えば、値パラメータ４３５の最も重要なビット（ＭＳＢ）は、同期信号が入力されるか又は実際のビデオが入力されるかを決定するスイッチを制御している。すなわち、例えば図３に関連して、値パラメータ４３５のＭＳＢはディスプレイデバイス２０が画素のデータパス３１０又はラスタ生成器３２０から情報を受信するかを決定する。この例において、ＭＳＢが同期データは供給されるべきであることを示している場合、残りのビットは、値配列４４０におけるエントリを示すことによって同期情報の値を示す。値パラメータ４３５又は他のパラメータのビット値を介して制御をもたらす他の手段は、当業者の一人に対して明らかであろう。例えば、値パラメータ４３５におけるビットは、前記同期が、従来の放送用テレビとＶＣＲ及びビデオカメラからのインタフェイスとにおいて使用されているようなビデオストリーム内に組み込まれた信号として供給されるか、又は前記同期が、コンピュータから入力されるＲＧＢ又はＶＧＡのような高品位（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ（ＨＤ））プロトコル及びインタフェイスによって使用されているような外部信号として供給されるかを制御してもよい。
【００１７】
各々のパターンを特定の期間に対する信号値のシーケンスとして規定することによって、ほとんどいかなるラスタパターンも、前記期間及び値パラメータの解像度によって規定されるディテールのレベルで符号化され得る。この詳細な情報を階層的にリンクされたリスト内に構成することによって、全体のラスタのためのこの詳細な情報の符号化に対する前記メモリの要求は最小限になる。配列４１０は繰り返しのラインシーケンスＬＳを有しており、配列４２０は繰り返しのパターンシーケンスＰＳを有しており、配列４３０は繰り返しのラスタシーケンスＲＳを有している。
【００１８】
図５は、この発明によるラスタ規定部例４００を使用するように構成されるラスタ生成器５００のブロック図例を示している。規定部４００の構成例が三つのレベルの階級（４１０、４２０、及び４３０）と、オプションとして第四のレベル（４４０）とを含んでいることは注意されるべきである。より少ない又はより多いレベルの階層も使用されてもよく、異なる階層を処理する、対応する生成器５００の再編成は、この開示を考慮する当業者の一人にとって明らかであろう。
【００１９】
生成器５００は、ライン記述子リスト４１０を順に配列するラインシーケンサ５１０と、ラインパターンリスト４２０を順に配列するパターンシーケンサ５２０と、期間−値対リスト４３０を順に配列するラスタシーケンサ５３０と、ラスタを出力するためにリスト４３０における選択パターンシーケンスからの期間及び値パラメータに対応する信号値をアクティブにする信号生成器５４０とを含んでいる。
【００２０】
ラインシーケンサ５１０は、ライン記述子リスト４１０におけるエントリを順に配列し、その結果、各々のラインエントリ（ラインカウント及びラインタイプ）のために実行される第一のループがもたらされる。更に以下で議論されるが、各々のラインが完了されるときにラインシーケンサ５１０に通知するために、パターンシーケンサ５２０からフィードバックが提供される。上で議論されたように、ライン記述子リスト４１０は、前記フレーム内の繰り返しラインの数に対応するラインカウントパラメータ（図４の４１２）を含んでいる。ラインシーケンサ５１０は、ラインタイプパラメータ（図４の４１１）に基づいて、特定のラインパターンを選択するためにライン記述子リスト４１０を使用し、特定のラインカウントのための該選択を保持し、その結果、第一のループ内に第二のループがもたらされる。該第二のループは各々のラインに対して実行される。通常ラインタイプ値４１１はコントローラ（図示略）によってリスト４１０から読み出されるであろうが、各々のレファレンスに対して、ラインパターンリスト４２０におけるパターンの選択が、直接ライン記述子リスト４１０から入力されると示され、該コントローラはリスト４２０からの示されている選択をもたらす。この方式はリスト２２０及び２３０に関しても使用される。ライン記述子４１０のリストの終端で、ラインシーケンサ５１０は、第一のループの繰り返しを介してリスト４１０の処理を繰り返す。
【００２１】
パターンシーケンサ５２０は、リスト４１０において現在アドレスされているライン記述子のラインタイプパラメータ４１１に基づいて、選択されたラインパターンに対応するパターンリスト４２０におけるエントリを順に配列し、その結果、第二のループ内に第三のループがもたらされる。該第三のループは各々のパターン（ラインタイプ）に対して実行される。更に以下で議論されるが、各々のパターンシーケンスが完了されるときにパターンシーケンサ５３０に通知するために、ラスタシーケンサ５３０からフィードバックが供給される。前記選択されたラインパターン内の各々のパターン識別子はパターンシーケンスリスト２３０において期間−値対のパターンシーケンスの選択をもたらす。
【００２２】
ラスタシーケンサ５３０は、リスト２２０において現在アドレスされているパターンポインタに基づいて、選択されたパターンに対応するシーケンスリスト４３０における期間−値エントリを順に配列し、その結果、第三のループ内に第四のループがもたらされる。該第四のループは各々の期間−値対に対して実行される。更に以下で議論されるが、各々の期間が完了されるときにラスタシーケンサ５３０に通知するために、信号生成器５３０からフィードバックが供給される。
【００２３】
信号生成器５４０は特定の期間に対する特定のラスタ値の生成をもたらす。上で注意されたように、ラスタ値は、特定の電圧レベルのような特定の値、若しくは同期値又は画素値の何れが特定の期間に対してアクティブにされるかを決定する状態のような特定の制御状態であってもよい。便宜上、前記期間信号値は、この場合制御状態と実際の値との両方を含むように使用される。信号生成器５４０は、各々の期間−値のアクティブなインタバルの始端で開始されるタイマ（図示略）を含んでいる。生成器５４０は、前記特定の期間が経過してしまうまで前記特定の値又は状態をアクティブにする。
【００２４】
前記特定の期間が完了する際、信号生成器５４０はラスタシーケンサ５３０に通知し、それに応答してラスタシーケンサ５３０は、前記選択されたパターンにおける次の期間−値対に進む。ラスタシーケンサ５３０が前記選択されたパターンを有する期間−値対のシーケンスの終端に達すると、ラスタシーケンサ５３０はパターンシーケンサ５２０に通知する。それに応答して、パターンシーケンサ５２０は、前記選択されたラインにおける次の識別されたパターンに進む。
【００２５】
パターンシーケンサ５２０が現在の選択されたラインを規定するパターンのシーケンスの終端に達すると、パターンシーケンサ５２０はラインシーケンサ５１０に通知する。ラインシーケンサ５１０は該シーケンサのラインカウンタを進め、ライン記述子リスト４１０における現在のエントリの前記特定のラインカウンタが達せられた場合、ラインシーケンサ５１０はライン記述子リスト４１０における次のエントリに進む。ラインシーケンサ５１０がリスト４１０の終端に達すると、該シーケンサはリスト４１０の始端に戻り、全体の処理が繰り返される。
【００２６】
各々のレベルの階層は、特定のラスタシーケンスの次のより高いレベルの完了を通知するように構成されるため、前記ラスタにおける各々のイベントのタイミングを決定するのは最低レベルの詳細な記述であることは注意されるべきである。従って、達成可能な解像度は、最低レベルの記述によって達成可能な解像度によってのみ限定される。このように、より低いレベルのディテールのこの階層構成によってほとんどいかなるラスタも規定され得る。
【００２７】
図６は、本発明によるラスタ生成パラメータの部分的な符号化例を示しており、図７は、これらのパラメータ例に対応する部分的なラスタ生成例を示している。前記パラメータは、ライン記述子リスト例４１０’、ラインパターンリスト例４２０’、期間−値リスト例４３０’、及び値リスト例４４０’に含まれている。
【００２８】
ライン記述子リスト４１０’は、前記ラスタがラインタイプ２（＝Ｖｓｙｎｃ）（符号７１１及び７１２）の五つのライン、ラインタイプ４（同期−黒−同期−黒（Ｓｙｎｃ−Ｂｌａｃｋ−Ｓｙｎｃｈ−Ｂｌａｃｋ））の一つのライン、ラインタイプ６（ブランク（Ｂｌａｎｋ））の１４個のライン、及びラインタイプ１（アクティブビデオ（Ａｃｔｉｖｅ　Ｖｉｄｅｏ））の５３７個のライン等を有することを示している。図７は、ライン記述子リスト例４１０’におけるパラメータに対応する五つのラインタイプ２のライン（Ｌ２）８１１のシーケンス及び一つのラインタイプ４のライン（Ｌ４）８１２のシーケンス等を示している。
【００２９】
ラインタイプ２のライン（７１１）は、パターン４（７２１）−パターン２（７２２）−パターン４（７２３）−パターン２（７２４）のシーケンスを有するようなラインパターンリスト４２０’において記述されている。ラインタイプ２の前記五つのラインのそれぞれは、図７における符号８２１乃至８２４に示されているように、このｐ４−ｐ２−ｐ４−ｐ２シーケンスを有する。このように、ラインタイプ１のラインのそれぞれはｐ４−ｐ３のシーケンスを有し、ラインタイプ３のラインはｐ４−ｐ２−ｐ４−ｐ１のシーケンス有するということなどとなる。この場合、ｐ４＝同期（ｓｙｎｃ）、ｐ２＝ハーフブランク（ｈａｌｆ　ｂｌａｎｋ）、ｐ１＝ハーフブラック（ｈａｌｆ　ｂｌａｃｋ）、ｐ５＝フルブラック（ｆｕｌｌ　ｂｌａｃｋ）、ｐ３＝フルアクティブ（ｆｕｌｌ　ａｃｔｉｖｅ）となる。
【００３０】
各々のパターンは期間−値リスト４３０’において記述される。示されているように、例えば、パターン２（７２２）は、８７９（７３１ｄ）タイムユニットの期間に対する信号値０（７３１ｖ）を有しており、４３（７３２ｄ）タイムユニットの期間に対する信号値３（７３２ｖ）に後続されている。この例において、信号値パラメータは、−２５５（８３１）の実際の大きさの値に相当する信号値０（７３１ｖ）のような値リスト４４０’に対するポインタである。信号値３（７３２ｖ）は−２００（８３２）の実際の大きさの値に相当する。これらの値８３１及び８３２は、図７のタイミング図のラインにおいて示されている。この符号化例において、期間−値リスト４３０’における負の信号値パラメータ７３９が、前記ラスタ生成器の前記画素値選択の状態を示していることは注意されるべきである。この制御状態の期間の間、図７において符号８３９によって示されているように、実際のビデオデータが入力される。
【００３１】
リスト４３０乃至４４０におけるパラメータの符号化は、解像度とメモリ空きスペースとの間の従来からのトレードオフを含んでいる。この発明の好ましい実施例において、１０ビットが、単位期間は一つのクロックサイクルに等しい前記期間パラメータに割り当てられる。それによって、前記期間は高い解像度で設定されることが可能となる。所望の期間が１０ビットを超える場合、１９１８個のクロックサイクルの期間を達成するためにリスト４３０’における二つの９５９期間７３８によって示されているように追加の期間−値対が使用される。同様に、９ビットが、値リスト４４０’において値を記憶するために割り当てられ、４ビットが、前記期間−値リストにおける値ポインタに対して割り当てられる。１６個の異なる値まで可能である。図６の例のように、ＭＳＢ又は符号ビットは、制御状態を示すために使用され、値リスト４４０’における八つの異なる値のみがアドレスされ得る。４ビット値ポインタの八つの可能な負の値は、このインタバルの間にビデオ又はテレテキスト情報の何れが挿入されるべきかなどといったインジケーションのような情報を前記システムの他のコンポーネントに伝達するために使用され得る。代わりの符号化方式は、この開示を考慮した当業者の一人にとって明らかであろう。
【００３２】
従って、示されているように、いかなるラスタパターンも、期間−値対のシーケンスによって規定され得るし、いかなるラインもラスタパターンのシーケンスとして規定され得るし、いかなるラスタもラインのシーケンスとして規定され得る。図４の期間−値リスト４３０のように、リスト４１０及び４２０は、利用可能なメモリの割り当てに基づいて各々のパラメータに割り当てられたビットである。好ましい実施例において、４ビットは、１６個の異なるラインタイプを許容するラインタイプパラメータに割り当てられ、１０ビットは、同じタイプの１０２４個のラインまでの繰り返しを許容するラインカウントパラメータに割り当てられる。リスト４１０は１６個までのライン記述子エントリを含むように構成され、ゼロのラインカウント値はリスト４１０の論理終端を示すために使用される。１６個の異なるラインタイプの記述を含むリスト４１０は、各々のラインを記述するために八つまでのパターンを許容するように構成される。３ビットが、各々のパターンを参照するために割り当てられる。それによって、リスト４３０において八つまでの異なるパターンが許容される。リスト４３０における各々のパターンは四つまでの期間−値対を含んでいてもよい。これらのビット割り当ては、発明者が、現在及び予想されたラスタ構成の符号化によく適していることを発見した割り当てとして提供される。利用可能なメモリリソース及び／又は他の予想されたラスタフォーマットに依存して、代わりの割り当てが用いられてもよい。
【００３３】
上記は本発明の基本方式のみを示している。従って、この場合明確に記載又は示されることがなくても、当業者が、本発明の基本方式を具現化すると共にそれ故に請求の範囲内に含まれるような様々な構成を案出できるであろうことは評価されるであろう。例えば、エンコーダ３００は、好ましくは、前記ラスタパラメータをロード及び保存するための書き込み可能なメモリを具備するハードウエアにおいて実現される。しかしながら、処理速度が上昇し続けるにつれ、エンコーダ３００又はエンコーダ３００のパーツはソフトウエアに基づくアプリケーションにおいて実現されてもよい。このように、ハードウエアとソフトウエアとの組み合わせが使用されてもよい。パターン及びラスタシーケンス、５２０及び５３０と、信号生成器５４０と、それらに関連するリスト４２０及び４３０とはハードウエアデバイスであってもよく、一方、ラインシーケンサ５１０及びライン記述子リスト４１０はソフトウエア又はファームウエアモジュールであってもよい。これら及び他のシステムの構成及び最適化特性はこの開示を考慮する当業者の一人にとって明らかであり、従属請求項の請求の範囲に含まれるであろう。
【００３４】
請求項において、括弧の間に置かれる請求項の符号は、いずれも当該請求項の保護範囲を限定するものではない。単語“有する”は、請求項に記載されている構成要素以外の構成要素又は段落の存在を排除するものではない。構成要素に先行する冠詞“ａ”又は“ａｎ”は、複数のこのような構成要素を排除するものではない。本発明は、いくつかの別個の構成要素を有するハードウエア及び好適にプログラミングされたコンピュータによって構成され得る。いくつかの手段を列挙する装置の請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項において再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。
【図面の簡単な説明】
【図１Ａ】従来の標準規格によるアクティブビデオラインに対応しているラスタラインのタイミング図例を示している。
【図１Ｂ】従来の標準規格によるアクティブビデオラインに対応しているラスタラインの他のタイミング図例を示している。
【図２Ａ】従来の標準規格によるビデオフレームに対応しているフレーム構成例を示している。
【図２Ｂ】従来の標準規格によるビデオフレームに対応している他のフレーム構成例を示している。
【図３】この発明による画像を表示するための複合ビデオ信号を供給するエンコーダのブロック図例を示している。
【図４】この発明によるラスタ生成に関連するパラメータを保存するためのデータ構成例を示している。
【図５】この発明によるラスタ生成器のブロック図例を示している。
【図６】この発明によるラスタ生成パラメータの部分符号化の例を示している。
【図７】図６の部分符号化の例に対応する部分ラスタ生成の例を示している。
【国際公開パンフレット】
2004515171.tif 000003
2004515171.tif 000004
2004515171.tif 000005
2004515171.tif 000006
2004515171.tif 000007
2004515171.tif 000008
2004515171.tif 000009
2004515171.tif 000010
2004515171.tif 000011
2004515171.tif 000012
2004515171.tif 000013
2004515171.tif 000014
2004515171.tif 000015
2004515171.tif 000016
2004515171.tif 000017
2004515171.tif 000018
2004515171.tif 000019
2004515171.tif 000020
2004515171.tif 000021
2004515171.tif 000022
2004515171.tif 000023
2004515171.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004515171.tif 000025
【国際調査報告】
2004515171.tif 000026
2004515171.tif 000027