(57)【要約】照明制御回路に対する電圧／電流オーバーエイジ状態を保護する方法及び装置を提供する。この方法は、ソフトウェアによる解決策とハードウエアによる解決策とを混成したものから成り、これら双方の有効な特性の利点を取る。オーバーエイジはデジタルコンピュータによりハードウエア的に検出し、比較のための基本として用いるしきい値はソフトウェアで予め規定しておく。オーバーエイジが検出されると、複数のカウンタにより用いられているパルス幅データの信号源を切換えることにより、これらのカウンタにより制御されている回路出力をソフトウェア制御から、複数のレジスタに記憶されている予め決定した最小値に切換える。
2004515034.tif 000002
【特許請求の範囲】
【請求項１】
電圧電源に接続するための入力端子と、
これら入力端子に結合され、前記電圧電源により供給される電源電圧からランプ電流を発生させる回路部分であって、少なくとも１つのスイッチング素子を有する当該回路部分と、
前記スイッチング素子の制御電極に結合され、パルス列の形状が照明装置の光出力を決定する当該パルス列をこのスイッチング素子に供給してこのスイッチング素子を交互に導通及び非導通にする制御回路と、
制御すべきパルス列の形状を、前記照明装置の正常な動作中は第１のレジスタ中の第１の値から生ぜしめるとともに、前記照明装置のオーバーロード状態中は第２のレジスタ中の第２の値から生ぜしめるハードウエアのみを有するオーバーロード保護回路と
を有する照明装置制御回路。
【請求項２】
請求項１に記載の照明装置制御回路において、前記回路部分が他のスイッチング素子と、この他のスイッチング素子の制御電極に結合され、前記パルス列の形状と他のパルス列の形状とが照明装置の光出力を決定する当該他のパルス列をこの他のスイッチング素子に供給してこの他のスイッチング素子を交互に導通及び非導通とする他の制御回路とを具え、前記オーバーロード保護回路は、制御すべき前記他のパルス列の形状を、前記照明装置の正常な動作中は第１のレジスタ中の第１の値から生ぜしめるとともに、前記照明装置のオーバーロード状態中は第２のレジスタ中の第２の値から生ぜしめるようになっている照明装置制御回路。
【請求項３】
請求項１又は２に記載の照明装置制御回路において、前記オーバーロード保護回路は、正常な動作中前記第１の値を前記第１のレジスタからカウンタ中にローディングするとともに、オーバーロード状態中前記第２の値を前記第２のレジスタから前記カウンタ中にローディングするセレクタを具え、前記カウンタ中に存在する値がパルス列の形状を制御するようになっている照明装置制御回路。
【請求項４】
請求項１に記載の照明装置制御回路において、前記オーバーロード保護回路が少なくとも１つの論理ゲートを有する照明装置制御回路。
【請求項５】
請求項１に記載の照明装置制御回路において、オーバーロード保護回路が少なくとも１つの比較器を有する照明装置制御回路。
【請求項６】
請求項１に記載の照明装置制御回路において、この照明装置制御回路は、いかなる値を前記第１のレジスタに記憶させるかを制御するマイクロプロセッサを有している当該照明装置制御回路。
【請求項７】
請求項６に記載の照明装置制御回路において、前記マイクロプロセッサを制御するソフトウェアが、オーバーロード状態を規定する所定のしきい値を設定し、このしきい値を少なくとも１つのメモリ素子に記憶させるようになっている照明装置制御回路。
【請求項８】
請求項７に記載の照明装置制御回路において、この照明装置制御回路が、オーバーロード状態を規定する所定のしきい値を検査する１つ以上のハードウエアセンサを具えている当該照明装置制御回路。
【請求項９】
請求項８に記載の照明装置制御回路において、この照明装置制御回路は、オーバーロード状態の開始時に予め決定した期間の間パルスを発生させないようにする防止装置を有している当該照明装置制御回路。
【請求項１０】
請求項９に記載の照明装置制御回路において、前記防止装置はラッチ回路を有している照明装置制御回路。
【発明の詳細な説明】
【０００１】
本発明は、一般に、回路に対するオーバーロード保護を達成する方法及び装置に関するものである。本発明は特に、ランプを制御するのに用いるデジタル安定器を保護するのに適用しうる。
【０００２】
蛍光ランプや高輝度放電（ＨＩＤ）ランプは一般に、電子安定器により制御されている。この安定器は特定の周波数の交流方形波によりランプを駆動する。このようにする理由は、ランプの物理学上の特性の為に、ランプの動作に悪影響を及ぼすことなく、又はランプを損傷させることなく常に一方向に電流を流すことができない為である。その上、ランプを駆動する電子安定器の物理学上の特性及び構成の為に、安定器及びランプの両端間に存在させうる電圧やこれらを流れる電流に関し固有の制限がある。ランプに対する最大定格電圧を越える電圧や、ランプに対する最大定格電流を越える電流はランプを損傷させる。これらの定格は当該ランプの型及び堅牢性に応じて変わる。従って、過電圧又は過電流状態に対する保護は照明システムの設計に当って極めて重要なことである。更に、パニック状態の保護（すなわち、極めて迅速な始動に対する過渡的なサージに対する保護）と、これに関連しランプ駆動回路自体を自動的に遮断するか、又はこれにまたがる電圧或いはこれを流れる電流を著しく低減させるこのランプ駆動回路の能力が必要となる。これらのような保護機能を安定器システムに存在させることにより、ランプ及び安定器や周辺装置を保護しうる。
【０００３】
電子安定器のオーバーロード保護は一般に、アナログ比較器を用いて行うものであり、この場合アナログ比較器を有するオーバーロード保護回路がランプに配線（ハードワイヤード）されており、ランプ電圧及びランプ電流を絶えず検出するように設計されている。ランプ電圧又はランプ電流の値が比較器に組み込まれた基準値よりも大きくなると、比較器は安定器により発生されるスイッチングパルスを停止させる信号を出力し、ランプが駆動されなくなる。ある種の安定器はマイクロプロセッサに基づくものである。マイクロプロセッサに基づくこれらの安定器も、ランプ電圧又はランプ電流を検出して、そのオーバーエイジ（ランプ電圧又はランプ電流の値が設定限界値よりも高くなること）が存在する際にスイッチング信号を遮断するアナログ比較器を用いることができる。
【０００４】
或いはまた、アナログ比較器の出力を、パルス幅変調（ＰＷＭ）信号でランプを駆動するマイクロプロセッサの中央処理装置（ＣＰＵ）に供給するようにしうる。この比較器の出力によりソフトウェアプログラムを始動し、このソフトウェアプログラムにより、スイッチングパルスを遮断するか或いはパルス幅を減少させる値にＰＷＭモジュールの設定値を切換え、ランプに与えられる電力が過電流又は過電圧状態を解消するのに充分低くなるようにする。
【０００５】
従って、現在の技術状態では、電子安定器のオーバーロード保護はそれのみで動作するアナログ回路によって、又はマイクロプロセッサに対する補助回路として動作するアナログ回路によって行われ、これらの双方の場合アナログ比較器を介して検出が行われる。前者の場合、比較器が、ハードウエア回路を介してスイッチングパルスを遮断する信号を発生する。後者の場合、比較器がＣＰＵに信号を供給し、これによりスイッチングパルスを遮断させるか、或いはランプを駆動するパルス幅を減少させる。
【０００６】
電子安定器に対するオーバーロード保護を達成するのに現在用いられている上述した双方の方法には固有の問題がある。最初に、アナログ比較器を用いる純粋なハードウエアによる解決策につき述べる。安定器の故障を防止するのにアナログ比較器を用いるのは安定でなくしかも信頼性もない。第一に、保護回路のパラメータは温度及び処理技術の変化に感応し、従って、これらが保護を行う最大電流及び最大電圧の公称値からかなり変化してしまう。更に、比較器における基準電圧及び基準電流を、これらを用いている回路に対し適切に又は許容しうるように校正できるものとしても、その結果の保護回路はプログラミングすることができないか又はいかなる回路にもそれほど有用とならない。従って、純粋なハードウエアより成るアナログ保護回路においては、この保護回路は１つの特定の電圧及び１つの特定の電流の限界値に対してのみ有効となるにすぎない。このような保護回路はいかなる意味においても万能でもなければ調整自在でもなく、種々のランプやランプ駆動回路を制御するのに設計した安定器の標準素子として用いることができない。
【０００７】
一方、純粋なソフトウェアによる解決策を用いることにより、保護回路が保護する最大電流及び最大電圧をプログラミングしうるという自由度に関する利点が得られる。従って、この回路を種々のランプ及びランプ駆動回路に対し用いることができるとともに、雑音及び他の状態を保証できる為にオーバーロードの最大値を変える自由度が得られる。必要なことは、特定な状態（例えば、最大電圧）が生じた場合に、例えば、電圧があまりにも低い際にオーバーライド回路が作動し、ソフトウェアにより用いられている値を簡単に変えうる場合に、ＰＷＭ信号を変化させるようにＣＰＵをプログラミングすることである。ハードウエアによる解決策では、種々の構成素子を変える必要がある。
【０００８】
オーバーエイジ判定達成処理を純粋なソフトウェアによる解決策で行いうる速度は、回路をパニック又はパニックに近い状態から保護するのに一般的にあまりにも遅い。パニック状態は、著しい電流オーバーエイジ又は著しい電圧オーバーエイジがランプに生じる状態であり、ランプに対する損傷を阻止する必要がある場合には、保護回路が直ちに応答する必要がある。ＣＰＵ及びソフトウェアは応答するのにあまりにも長くかかってしまう。
【０００９】
アナログ配線を介してオーバーロード保護を達成するのは不正確であり、融通性がない。ＣＰＵソフトウェアで保護を行うことは、いかなるオーバーロード状態をもＣＰＵを介して処理する必要があるということを意味する。その理由は、調整を行う必要があり、新たなＰＷＭ信号を発生させる必要がある為である。これにはあまりにも長い時間がかかる。
【００１０】
上述したところから明らかなように、ランプ用のオーバーロード保護回路の技術分野には、現在ではハードワイヤードオーバーロード保護回路によってのみ達成しうる即時性と、ソフトウェアによる解決策のプログラミング可能な融通性との双方を達成しうるようにする重大な必要性が存在する。
【００１１】
従来技術の上述した欠点は、ソフトウェアとハードウエアとの混成解決策により、回路に対するオーバーロード保護を達成する装置及び方法に関する本発明の技術により解決される。好適例では、この回路は、蛍光灯を制御するのに一般に用いられている半ブリッジ電力変換器を用いて電気照明を制御するデジタル安定器に用いられている。本発明は、ＨＩＤランプを制御するのに用いられる全ブリッジ電力変換器回路に拡張させることができる。いずれの場合も、駆動出力は交流パルス列である。
【００１２】
好適例では、ＰＷＭ信号を、２つのレジスタのうちの一方に記憶させた値により決定する。第１のレジスタにおける値は正常な動作中に用いる。オーバーロード状態では、ハードウエアデジタルセンサを用いて、ＣＰＵのソフトウェアにＰＷＭ信号を調整することを知らせることなく、ＰＷＭ信号を制御するためにシステムが第２のレジスタ中の値を直接用いるようにする。従って、ＰＷＭ信号は、オーバーロードを処理するのにＣＰＵに必要とする遅延を導入することなく、オーバーロードを考慮して調整される。それにもかかわらず、オーバーロード状態は、ＰＷＭ信号を制御するデジタル値を変えることにより対処される為、ソフトウェアによる解決策の融通性が維持される。その理由は、状態が変化すると、オーバーロードレジスタ又はデジタルセンサに異なる値を記憶させることを必要とするだけである為である。
【００１３】
パルス列はハードウエア論理ゲートを介して、オーバーロード状態中は記憶したデータを用いることにより、それ以外の状態ではソフトウェア命令により特定して発生させるようにするのが有効である。
【００１４】
図面を用いて本発明の実施例を説明する。説明のために、パルス幅変調（ＰＷＭ）スイッチ又は高周波スイッチを参照する。これらのスイッチは、蛍光ランプ及びＨＩＤランプを駆動する技術分野において周知である。これらスイッチは、当該技術分野において周知のように、定常状態の点灯に当ってランプを駆動するのに用いる交流電流の方形波を発生させるように動作する。これらの安定器における実際の駆動パルス（この駆動パルスのデューティサイクル及び周波数がランプの輝度に影響を及ぼす）は、単一パルス発生器、半ブリッジ電力変換器又は全ブリッジ電力変換器の何れかにより発生させられる。後者の２つの場合（理論的には、これらの場合は任意の個数のパルス発生器を有する回路とすることができる）には、複数のパルスの位相が互いにずれており、これらのパルスが合成されてランプ駆動パルスを発生する。このような回路は当該技術分野において一般に知られている。
【００１５】
更に、説明の目的のために、デジタル安定器システム構造のデジタルランプ信号プロセッサ（ＤＬＳＰ）モジュールを参照する。本発明の方法及び装置は、ランプ用デジタル安定器システム構造のＤＬＳＰ及びＰＷＭモジュールの付加装置を用いて実行する。
【００１６】
従来技術のデジタル安定器システムの状態を図１に示す。この図から明らかなように、ＰＷＭモジュールの出力は２つのパルス列であり、これらのパルス列がレベルシフタ１００３を経て供給され、キャパシタＣ１（１００４）に対する入力として合成され、このキャパシタがランプ１００５を駆動する。この安定器は（Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｐｒｏｔｏｃｏｌ Ｃｏｎｔｒｏｌ Ｍｏｄｕｌｅ、すなわちＣＰＣＭと称される）通信インタフェース１００７を介して中央照明ネットワーク１００６に信号伝達することができる。本発明による回路を図２につき説明する。
【００１７】
本発明の好適な実施例によれば、図２にＲＥＧＩＳＴＥＲ ＲＭＩＮ （２００１）として示し、オーバーロードレジスタとも称される新たなレジスタを含めることにより、デジタル安定器システム構造のＰＷＭモジュールを拡張する。ＲＥＧＩＳＴＥＲ ＲＭＩＮ がオーバーロードレジスタとも称される理由は、一般に、その値を用いて、制御される光をオーバーロード状態で制御する為である。ＤＬＳＰモジュールは、４つの新たなレジスタＭＡＸＶ Ｓ （２２０）、ＭＡＸＶ Ｒ （２２１）、ＭＡＸＩ Ｓ （２２２）及びＭＡＸＩ Ｒ （２２３）と、２つのデジタル比較器ＣＯＭＰＶ （２２４）及びＣＯＭＰＩ （２２５）とを加えることにより拡張した。
【００１８】
当該技術分野で既知のように、パルス列２０１５及び２０１６のデューティサイクルが光度を制御する。本発明による意図は一般に、データを特定のレジスタにローディングするロード周波数回路２０１７を介して受ける命令によりこのようなパルス列のデューティサイクルを制御することにある。しかし、システムがオーバーロード状態又はその他のパニック状態になると、即座の切換えが生じて予め決定した特定の値を、光度を制御するレジスタにローディングする。特定の値へのこの即座の切換えにより、パルス列の持続時間を、光をターンオフさせることなく最少の照明状態を保ちうるような値にする。しかし、予め決定したオーバーロード値への切換えは、マイクロプロセッサ又はソフトウェアを介して生じるものではなく、適切な論理回路を有する直接接続のハードウエア回路を介して生じるものである。
【００１９】
図２には、本発明の模範的な実施例を示している。正常な動作状態では、ライン２０１５及び２０１６におけるパルス列のデューティサイクルが組み合わさって、通常の技術に対して既知のように光パラメータを制御する。カウンタ２００３及び２００５に蓄積された値がこのようなデューティサイクルを決定し、従って、光度を制御する。正常な動作状態では、この光度を制御するのにコンピュータ又は手動モードを用いることができる。
【００２０】
何れの場合にも、プロセッサにより読み取った信号をロード周波数回路２０１７が用いてレジスタ２００６及び２００４に適切な値をローディングする。従って、照明装置を手動制御する場合には、調光スイッチの上昇変化を検出し、デジタル化し、データ信号としてロード周波数回路２０１７に伝送する。この場合、ロード周波数回路２０１７は適切な新たな値をレジスタ２００６及び２００４に伝送する。更に、正常な動作状態では、セレクタ２００７及び２００８がそれぞれレジスタ２００６及び２００４における値を関連のカウンタ２００３及び２００５に伝送する。従って、カウンタの値が変化することにより、照明装置を制御するパルスのデューティサイクルを変化させ、照明装置の光度を増大又は減少させる。
【００２１】
正常な動作状態の場合、同時に、電流及び電圧の双方又はいずれか一方のサンプルがライン２０５及び２０６で入力される。これらのサンプルは、アナログ‐デジタル変換器ＡＤＣによりデジタル化される。構成素子２０５、２０６及びＡＤＣと、構成素子２２０〜２２６との組み合わせは、ライン２０５及び２０６におけるオーバーロードを常にデジタル的に検知するために、デジタルセンサとみなすことができる。
【００２２】
詳細に説明するに、レジスタ２２０及び２２２はそれぞれ電圧及び電流の設定最大値を記憶する。これらの値はパラメータの最大値に相当し、これらの値を越えるとオーバーロード保護を行使するのが望ましいものである。レジスタ２２１及び２２３は、光からモニタされるライン２０５及び２０６上の電流及び電圧の実時間値を、ＡＤＣ２２７を経てデジタル形態で受けて記憶する。本発明は、レジスタ２２１及び２２３に記憶される値を常に連続的に検討して、システムがオーバーロード状態に直ちに応答しうるようにするものである。
【００２３】
本発明のオーバーロード保護機構に対する基本的な着想は、オーバーロードの検出時に、セレクタ２００７及び２００８により行なわれた選択を直ちに変えることである。特に、これらセレクタの値をそれぞれレジスタ２００６及び２００４からではなく、オーバーロードレジスタ２００１から受けるようにこれらセレクタを直ちに切換える必要がある。この場合、オーバーロードレジスタ２００１は照明光を最低レベルに保つ為、光度は最低レベルに制御される。
【００２４】
ライン２０５又は２０６の何れかでオーバーロードが検出されると、ＡＤＣにより出力されレジスタ２２１及び２２３に入れられる値は、予め特定した最大値を越える。本発明の代表的な目的のために、ライン２０５の電流にオーバーロードがあったものとする。このような状態は、レジスタ２２３における値がレジスタ２２２における値を越え、比較器２２５から真の出力を生ぜしめるということを意味する。このような状態により、又はライン２０６に電圧のオーバーロードがあった場合でも、ライン２９０に真の出力を生ぜしめる。
【００２５】
ＯＲゲート２００２にはライン２９０からの真の出力と、アナログ比較器２０１０からの出力とが供給される。アナログ比較器は、他のいかなるアナログ信号も予め決定した値を越えると、真の出力を生じるいかなるシステムにも接続することができる。オーバーロード状態を発生させるのに、例えば温度センサ又はその他の装置を含めることもできる。ライン２０５及び２０６からの電流及び電圧がオーバーロード状態に対してのみモニタされる値である場合に、実際にはデジタル出力であるアナログ比較器２０１０が論理値の真に簡単に結び付くことができる。或いはまた、ライン２９０を点２９１に直接接続することにより、ＯＲゲート２００２を簡単に無くすことができた。
【００２６】
何れにしても、ライン２９０が真になるものとすると、セレクタ２００７及び２００８に直ちにシフト動作命令が与えられ、これらを経てレジスタ２００３及び２００５にロードされるカウンタ値を、正常な動作時のレジスタ２００６及び２００４からのものではなく、オーバーロードレジスタ２００１からのものにする。レジスタ２００１はシステムにより予め記憶された値を有し、特定の好ましい最少の電力で光が維持されるようになっている。
【００２７】
上述したところから明らかなように、マイクロ秒又はそれよりも早いレンジで動作するように製造しうる少数の論理ゲート及びレジスタにより、即座の切換えを達成でき、照明装置を制御するのに用いるパルス列を適切に調整することができる。特に、オーバーロード時に、カウンタ２００３及び２００５にローディングされている値が直ちに新たな値の信号源に切換る。この新たな値の信号源は、オーバーロード状態が訂正されるまで、不適切な最少の光量を維持しうるように事前にプログラミングされている。
【００２８】
上述したところから明らかなように、本発明は、従来のハードウエアによる解決策とソフトウェアによる解決策との双方の利点を有する。特に、本発明はハードウエアによる解決策の利点を有し、ＣＰＵにおけるソフトウェアによりオーバーロード状態を処理する必要はなく、それに伴う遅延も生じない。その代わり、システムが直ちにハードウエアの論理ゲートを経てセレクタ２００７及び２００８に信号を発し、これらセレクタを制御に適した信号源に切換える。
【００２９】
更に、本発明はソフトウェアによる従来の解決策の利点をも有する。特に、何れかの検出成分が変化する、あるいは異なる状態が生じる程度に応じて、レジスタ２２０及び２２２における値とオーバーロードレジスタ２００１における値とを変更することにより、回路により達成されるオーバーロードの保護を調整することができる。
【００３０】
図３は、図２に示すような回路における代表的なオーバーエイジ状態及び本発明による方法を用いたその解決策を示す。図３の上側にプロットした波形図は（互いに同じ振幅に正規化した）電圧及び電流であり、下側にプロットした波形図はカウンタ２００３（Ｔ１）及び２００５（Ｔ２）の各々の出力、すなわち、信号Ｇ１（３００）及びＧ２（３１０）である。Ｇ１信号パルス３００は周期の開始時に高レベルになることに注意すべきである。Ｇ２信号３１０の位相はＧ１信号に対してずれており、周期の中央で高レベルとなる。Ｇ１及びＧ２信号間のこの関係は一般に、対称パルスとして知られている。信号Ｇ１及びＧ２の位相、極性及び周波数の特性を生ぜしめうる交互モードとしては種々のものがあり、このことは当該技術分野において周知である。ここでは、簡単のために、対称的なパルスを一例として用いる。
【００３１】
図３の電圧／電流プロット中の水平の破線はしきい値であり、このしきい値よりも上でオーバーロード状態が比較器（図２のＣＯＭＰＶ ２２４及びＣＯＭＰＩ ２２５）により通知される。第３周期の開始時で、且つ垂直線ＴＴ´が時間軸と交差する時に、Ｇ１パルス３０３がオーバーロード状態をトリガする。これにより、２つの事態を生ぜしめる。第１に、パルス３０３が記憶された最小パルス幅に達したかどうかにかかわらず、このパルスがこの時点で中断される。これは、予め決定した期間の間ランプに対する電力を全く生ぜしめないようにすることにより、オーバーロード状態を解消するのを保証するものである。従って、電圧／電流は零に降下すること明らかである。対称的なパルスを用いる本例では、前記の予め決定した期間は１周期の少なくとも半分とする。全てのパルスのこの中断は、図２におけるモード、周波数、非オーバーラップ時間制御回路２０１７でソフトウェア又はハードウエア論理のいずれでも処理しうるラッチ処理により行い、（電圧／電流がしきい値よりも低くなると直ちにオーバーロード信号低くなり、次にラッチに与えられる電圧が再び高くなることにより生じる）ランプに与えられる電圧のいかなる発振をも排除する。図２は、オーバーロード信号が点２９５で前記制御回路２０１７に供給される場合を示している。破線で示すパルス３０８の右半分は、オーバーロード保護が行われることのない場合を示している。
【００３２】
次に、比較器の出力信号は、オーバーロード状態の為に、カウンタが用いるパルス幅情報の信号源としてＲＭＩＮレジスタ２００１（図２参照）を選択し、従って（パルスがない予め決定した期間が終了した後に）最小幅パルス３０５が出力され、ランプにおける電力及び電圧／電流を直ちに減少させる。
【００３３】
最小幅パルスの結果、ランプにおける電圧／電流が最小値３０７となる。図３における電圧／電流プロット上の破線曲線３０６は、オーバーロード保護が行われなかったら有したであろう値を示す。最小幅パルスは、予め決定したある期間（図３には図示せず）が経過するまで、すなわち、図２を参照するに、制御回路２０１７がカウンタＴ１（２００３）及びＴ２（２００５）のパルス幅データ信号源としてレジスタＲ１（２００６）及びＲ２（２００４）を選択する時まで、出力し続ける。この期間はマイクロコントローラによる制御の下で制御回路２０１７自体により制御され、これはソフトウェア又はハードウエアのいずれでも実行しうる。
【００３４】
上述したところでは、本発明の好適実施例を説明したが、種々の変更が可能であること、当業者にとって明らかである。例えば、本発明の回路において、交流及び直流の双方において駆動出力をいかなる波形にすることもでき、好適実施例の回路を任意の個数の出力信号にも適するように拡張したり、その各々に対し１つ以上のハードウエア及びソフトウェアデータ信号源を設けたりすることができる。これらの変形例は特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図１】ランプを制御するための代表的な標準のデジタル安定器システム構造を示す。
【図２】本発明の追加の過電圧及び過電流保護素子及び回路により拡張した安定器システムのＰＷＭ及びＤＬＳＰモジュールの代表的なブロック線図を示す。
【図３】本発明の方法により解決するランプの電流／電圧オーバーエイジ状態を示す。
【国際公開パンフレット】
2004515034.tif 000003
2004515034.tif 000004
2004515034.tif 000005
2004515034.tif 000006
2004515034.tif 000007
2004515034.tif 000008
2004515034.tif 000009
2004515034.tif 000010
2004515034.tif 000011
2004515034.tif 000012
2004515034.tif 000013
2004515034.tif 000014
2004515034.tif 000015
2004515034.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2004515034.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2004515034.tif 000018
【国際調査報告】
2004515034.tif 000019
2004515034.tif 000020
2004515034.tif 000021
2004515034.tif 000022