(57)【要約】スマートメモリは、メモリアレイと１つ以上のメモリ集約型追加機能とを含み、それらはすべて、標準集積回路メモリと実質的に同じはめ合いおよび形状を有する標準メモリパッケージ内にパッケージされている。スマートメモリチップの１タイプは、単一の集積回路チップ上にメモリアレイと圧縮器／復元器（ＣＯＤＥＣ）部とを提供するマルチメディアＲＡＭ（ＭＭＲＡＭ）チップであり、メモリアレイ部とＣＯＤＥＣ部との接続は単一の集積回路ダイ上でなされる。スマートメモリは、追加の特殊機能集積回路パッケージに対する必要性をなくし、個人通信機器におけるベースバンドチップのクロック速度および電力消費を著しく減少させる。
2004535022.tif 000002
【特許請求の範囲】
【請求項１】
スマートメモリ集積回路素子であって、
メモリアレイ部と、
単一のスマートメモリ集積回路パッケージ内にメモリアレイ部とパッケージされる特殊機能部とを含み、
前記単一のスマートメモリ集積回路パッケージは、特殊機能部によって提供される特殊機能に加え、メモリアレイ部によって提供される標準メモリのすべてのメモリ機能を、単一の集積回路パッケージ内に組込んでいる、スマートメモリ集積回路素子。
【請求項２】
特殊機能部は、スマートメモリ集積回路パッケージ内の共通の内部バスを介してメモリアレイ部へ接続されており、それにより、著しくより大きい伝搬遅延、寄生容量、インダクタンスおよび抵抗を有し、より高電流のインターフェイス駆動回路で駆動される必要がある外部共通バスを介して、メモリアレイ部が別の外部のベースバンド集積回路と通信する必要性を著しく低減させる、請求項１に記載のスマートメモリ。
【請求項３】
単一のスマートメモリ集積回路パッケージは、特殊機能部がなくメモリアレイのみを有する単なる従来のメモリパッケージ用のパッケージと実質的に同じタイプ、はめ合いおよび形状を有する、請求項１に記載のスマートメモリ。
【請求項４】
特殊機能部は１つ以上のメモリ集約型機能を提供する、請求項１に記載のスマートメモリ。
【請求項５】
スマートメモリ集積回路パッケージは、無線装置内の標準メモリ製品を置き換えるようにされており、特殊機能部を標準メモリパッケージ内へ組込むようにもされており、それにより、追加の特殊機能ＩＣ、より強力なベースバンドチップを有する必要性、または、無線装置のハードウェア、ソフトウェア、システムアーキテクチャ、および単一のパッケージが無線装置において搭載されるプリント回路設計を著しく変更する必要性を必要としない、請求項１に記載のスマートメモリ。
【請求項６】
メモリアレイ部と特殊機能部とは、単一の集積回路チップとしてともにモノリシックに形成される、請求項１に記載のスマートメモリ。
【請求項７】
メモリアレイ部と特殊機能部とは、同じ製作プロセスで単一の集積回路上に形成される、請求項６に記載のスマートメモリ。
【請求項８】
メモリアレイ部と特殊機能部とは、同じスマートメモリパッケージ内に含まれる別個の集積回路チップとして提供される、請求項１に記載のスマートメモリパッケージ。
【請求項９】
特殊機能部とメモリアレイ部とは、スマートメモリ集積回路パッケージ用の外部電圧源レベルよりも低い内部電圧源レベルで動作する、請求項１に記載のスマートメモリ。
【請求項１０】
特殊機能部は、高忠実度音声システム、マルチメディアコーデック、無線短距離通信システム、ストリーミングビデオシステム、無線ＬＡＮ、全地球測位システム、およびビデオディスプレイからなる群から選択される、請求項１に記載のスマートメモリ。
【請求項１１】
メモリアレイ部は、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＲＡＭ／ＦＬＡＳＨ組合せ、ＲＡＭ／ＦＬＡＳＨ／ＲＯＭ組合せ、強誘電性ＲＡＭ、および不揮発性固体磁気メモリからなる群から選択される、請求項１に記載のスマートメモリ。
【請求項１２】
スマートメモリパッケージのタイプは、ボールグリッドアレイＢＧＡパッケージ、カッドフラットパックＱＦＰ、ピングリッドアレイパッケージ、およびマルチチップモジュールＭＣＭパッケージからなる群から選択される、請求項１に記載のスマートメモリ。
【請求項１３】
スマートメモリ集積回路素子であって、
メモリアレイ部と、
単一のスマートメモリ集積回路パッケージ内にメモリアレイ部とパッケージされる特殊機能部とを含み、
前記単一のスマートメモリ集積回路パッケージは、特殊機能部によって提供される特殊機能に加え、メモリアレイ部によって提供される標準メモリのすべてのメモリ機能を、単一の集積回路パッケージ内に組込んでおり、
特殊機能部は、スマートメモリ集積回路パッケージ内の共通の内部バスを介してメモリアレイ部へ接続されており、
単一のスマートメモリ集積回路パッケージは、特殊機能部がなくメモリアレイ部のみを有する単なる従来のメモリパッケージ用のパッケージと実質的に同じタイプ、はめ合いおよび形状を有する、スマートメモリ集積回路素子。
【請求項１４】
単一の集積回路チップ上のマルチメディアＲＡＭ（ＭＭＲＡＭ）であって、
単一の集積回路ダイ上に形成され、マルチメディアＲＡＭパッケージ内に含まれるメモリアレイ部と、
従来のメモリアレイ部と同じ単一の集積回路ダイ上に一体的に形成され、同じマルチメディアＲＡＭパッケージ内に含まれる圧縮器／復元器（ＣＯＤＥＣ）部とを含み、前記ＣＯＤＥＣ部は、メモリアレイ部と同じ製作プロセスで同じ単一の集積回路ダイ上に形成され、
メモリアレイ部とＣＯＤＥＣ部との接続は単一の集積回路ダイ上でなされる、マルチメディアＲＡＭ。
【請求項１５】
ＣＯＤＥＣ部は、ハードワイヤードロジック回路として、単一の集積回路ダイ上に設けられる、請求項１４に記載のマルチメディアＲＡＭ。
【請求項１６】
データ検索およびデータ圧縮／復元は、単一の集積回路チップ内で、高電流入力／出力インターフェイス回路を用いることなく実行される、請求項１４に記載のマルチメディアＲＡＭ。
【請求項１７】
単一の集積回路ダイはベースバンドＤＳＰ  ＩＣを有する無線機器において使用されるようになっており、単一のＩＣダイは、ベースバンドＤＳＰ  ＩＣの処理データ速度が低減されるよう、前記無線機器内のベースバンドＤＳＰ  ＩＣとのＩ／Ｏインターフェイシングを最小限しか有さないようにされている、請求項１４に記載のマルチメディアＲＡＭ。
【請求項１８】
ＣＯＤＥＣは、デジタル信号プロセッサを用いて、単一の集積回路ダイ上に設けられる、請求項１４に記載のマルチメディアＲＡＭ。
【請求項１９】
ＣＯＤＥＣは、マイクロコントローラを有するデジタル信号プロセッサとして、単一の集積回路チップ上に設けられる、請求項１８に記載のマルチメディアＲＡＭ。
【請求項２０】
単一の集積回路チップ用のパッケージは、単一の集積回路ダイ上に形成された従来のメモリアレイ用のパッケージと実質的に同じである、請求項１８に記載のマルチメディアＲＡＭ。
【請求項２１】
マルチメディアＲＡＭパッケージは、無線装置内の標準メモリ製品を置き換えるようにされた標準メモリパッケージ内へ特殊機能部を組込み、それにより、追加の特殊機能ＩＣ、より強力なベースバンドチップ、または、無線装置のハードウェア、ソフトウェア、システムアーキテクチャ、および単一のパッケージが無線装置において搭載されるプリント回路設計への著しい変更を必要としない、請求項１４に記載のマルチメディアＲＡＭ。
【請求項２２】
メモリアレイ部と特殊機能部とは、単一の集積回路チップとしてともにモノリシックに形成される、請求項１４に記載のマルチメディアＲＡＭ。
【請求項２３】
集積回路メモリの能力を強化する方法であって、
単一のスマートメモリ集積回路パッケージ内に、メモリアレイ部を特殊機能部とともにパッケージするステップと、
特殊機能部によって提供される特殊機能を組込むステップに加え、メモリアレイ部によって提供される標準メモリのすべてのメモリ機能を、単一のスマートメモリ集積回路パッケージ内に組込むステップとを含み、
単一のスマートメモリ集積回路パッケージは、無線装置内の標準メモリ製品を置き換えて、追加の特殊機能ＩＣを必要とすることなく、より強力なベースバンドチップを有する必要なく、または、無線装置のハードウェア、ソフトウェア、システムアーキテクチャ、および単一のパッケージが無線装置において搭載されるプリント回路設計を著しく変更する必要なく、特殊機能部をスマートメモリ集積回路パッケージに組込むようにされている、方法。
【請求項２４】
特殊機能部をメモリアレイ部と、スマートメモリ集積回路パッケージ内の共通の内部バスを介して接続して、高電流のインターフェイス駆動回路をさらに必要とする著しい伝搬遅延、寄生容量、インダクタンスおよび抵抗を有する共通の外部バスを通して、メモリアレイ部が外部のベースバンド集積回路と通信する必要性を著しく低減させるステップを含む、請求項２３に記載の方法。
【請求項２５】
特殊機能部がない、メモリアレイ部用の従来の標準メモリパッケージのタイプ、はめ合いおよび形状を有する単一のスマートメモリ集積回路パッケージ内に、メモリアレイ部と特殊機能部とをパッケージするステップを含む、請求項２３に記載の方法。
【請求項２６】
メモリアレイ部と特殊機能部とを、単一の集積回路チップとしてともに形成するステップを含む、請求項２３に記載の方法。
【請求項２７】
メモリアレイ部と特殊機能部とを、同じ製作プロセスを用いて単一のダイ上に形成するステップを含む、請求項２６に記載の方法。
【請求項２８】
メモリアレイ部と特殊機能部とを、単一のスマートメモリ集積回路パッケージ内にともにパッケージされる別個の集積回路チップとして形成するステップを含む、請求項２３に記載の方法。
【請求項２９】
スマートメモリ集積回路パッケージ用の外部電圧源レベルよりも低い内部電圧源レベルで特殊機能部を動作させるステップを含む、請求項２３に記載の方法。
【請求項３０】
特殊機能部は、高忠実度音声システム、マルチメディアコーデック、無線短距離通信システム、ストリーミングビデオシステム、無線ＬＡＮ、全地球測位システム、およびビデオディスプレイからなる群から選択される、請求項２３に記載の方法。
【請求項３１】
メモリアレイ部は、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＲＡＭ／ＦＬＡＳＨ組合せ、ＲＡＭ／ＦＬＡＳＨ／ＲＯＭ組合せ、強誘電性ＲＡＭ、および不揮発性固体磁気メモリからなる群から選択される、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
１．発明の分野
この発明は集積回路メモリチップに関し、より特定的には、標準メモリパッケージに追加機能を取入れた強化集積回路メモリチップに関する。
【背景技術】
【０００２】
２．先行技術
ラップトップコンピュータ、携帯電話、携帯情報端末（ＰＤＡ）、任天堂、ソニーなどの企業からの手のひらサイズまたは携帯用のゲーム機、および他の携帯用電子機器などの携帯用電子機器はすべて、標準集積回路メモリを使用している。標準メモリは、スタティックランダムアクセスメモリ（ＳＲＡＭ）、擬似ＳＲＡＭ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、フラッシュメモリ、電子的消去可能プログラマブル読出専用メモリ（ＥＥＰＲＯＭ）、電子的プログラマブル読出専用メモリ（ＥＰＲＯＭ）、読出専用メモリ（ＲＯＭ）などを含むが、これらに限定されない。これらのさまざまな種類の標準メモリは現在、たとえばサムソン（Samsung）、ソニー、三菱、ＮＥＣ、ミクロン（Micron）、インフィニオン（Infineon）、サイプレス（Cypress）、ＩＤＴ、ＵＭＣ、ヒュンダイ（Hyundai）などの多数のメモリ製造業者によって製作されている。標準メモリは非常に大量に消費される商品生産物であるため、スモールアウトラインパッケージ（ＳＯＰ）、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、シュリンク薄型スモールアウトラインパッケージ（ＳＴＳＯＰ）、およびボールグリッドアレイ（ＢＧＡ）パッケージといったさまざまな標準タイプのメモリパッケージのさまざまな物理的局面および電気的機能を規定する業界標準がある。さまざまな種類のスモールアウトラインパッケージ（ＳＯＰ）といったピンを有するパッケージに対し、ある業界標準はピンレイアウト構成を含んでいる。ＢＧＡパッケージに対し、ある業界標準はボールサイズ、ピッチ、およびレイアウトを含んでいる
メモリ製品の重要な一局面は、成功を収めたメモリ製品が業界で標準化される傾向にあるということである。標準メモリの買手であり、競争力のある価格設定、スケジューリング、および他の考慮事項についての源を多数有することができるように、同じ部品を自分たちに供給する供給業者を多数有することを好むＯＥＭ製造業者によって、業界標準は好まれている。標準化は、メモリ製造業者、特に既に現行の供給業者がいる顧客のソケットへ入り込みたい後発のメモリ製造業者によっても支持されている。現行の供給業者と競合するため、後発のメモリ製造業者は、標準集積回路メモリパッケージと同じ基本はめ合い、形状および機能を維持しなければならず、または少なくとも自分たちの製品と標準との違いを最小限に抑えなければならない。メモリパッケージのはめ合いとは、３次元すべてにおけるメモリ集積回路パッケージのサイズ、およびメモリ集積回路パッケージのレイアウト構成である。形状とは、パッケージの種類、およびプラスチックまたはセラミックといったパッケージ材料である。業界標準に準拠する部品を購入することは、顧客であるＯＥＭ製造業者が後発メモリ製造業者からの集積回路を用いて対応するためにすべき作業を最小限に抑える。後発メモリ製造業者のメモリ集積回路は通常、現行の供給業者のメモリ集積回路と同じメモリ機能を実行する。後発のメモリ集積回路はしばしば、速度、電力消費および性能の点で改良されており、現行の供給業者のものよりもより魅力的になっている。
【０００３】
メモリ製作用のプロセス技術は向上しつづけており、そのためメモリは数年ごとに密度およびサイズが２倍になる。一例として、無線通信業界では、携帯電話機に対するメモリ要件が、典型的な１メガビットのＳＲＡＭおよび８メガビットのフラッシュメモリから、２／４／８メガビットのＳＲＡＭおよび１６／３２／６４メガビットのフラッシュメモリへ増加した。メモリパッケージ用のパッケージはめ合いおよび形状は、１つのＳＲＡＭパッケージおよび別個のフラッシュメモリから、ボールグリッドアレイ（ＢＧＡ）などの同じパッケージモジュールにＳＲＡＭとフラッシュメモリとを入れたフラッシュ／ＳＲＡＭ組合せパッケージへと進化した。ＢＧＡフラッシュ／ＳＲＡＭ組合せはすべて、同様の典型的なパッケージサイズ、タイプ、ボールピッチおよびレイアウトを有しており、前述のように、特定の顧客の使用のために他の製造業者の製品と交換可能である。
【０００４】
携帯電話設計が２Ｇ第２世代から３Ｇ第３世代およびそれを越えて進むにつれ、新しい携帯電話設計に対するメモリ要件はさらに高まってきた。ＲＡＭ設計では、ＳＲＡＭは、ＤＲＡＭコアセルとスタティックＲＡＭ  Ｉ／Ｏインターフェイスとを有する擬似スタティックメモリへ進化している。ゆくゆくは、メモリサイズおよび密度がさらに増大するにつれ、ＳＲＡＭはコストが理由で純粋なＤＲＡＭへ進化するであろう。
【０００５】
携帯電話、ＰＤＡ、ゲーム機および他の携帯機器などの新しい無線通信装置は、増大したメモリアレイサイズを要する。増大したメモリアレイサイズに対する要件と並行して、携帯電話設計がアナログフォーマットからデジタルフォーマットへ移行するにつれて数々の追加機能が無線電気通信装置へ追加されつつある。新しい携帯電話設計には現在、高忠実度音質と、ＭＰ３音楽などの音声信号機能、映像、および他のマルチメディア機能とが備わっている。無線通信装置設計に盛り込まれつつある他の追加能力は、インターネットにアクセスするためのデータストリーミング、リアルタイムでの地図方位および位置のための全地球測位システム（ＧＰＳ）、および無線通信装置間での短距離無線通信用のブルートゥース（Bluetooth）装置を含む。他の追加能力がＩＣ供給業者によって導入され、携帯電話および他の無線通信装置へ追加されつつある。
【０００６】
無線通信業界は１９９０年代に急速に発展した。１９９９年には、携帯電話の全世界での販売は約２億８０００万台であった。２０００年には、携帯電話の全世界での販売は４億台以上へ増加し、２００１年には５億台に近づくと予測されている。インターネットの爆発的な発展とともに、全世界的な、インターネット主導型の経済が、急成長する移動データコンテンツおよびアプリケーションマーケットを突き動かし、可能にしている。
【０００７】
図１は、移動通信システムのさまざまな世代の進化を示す表である。無線コンテンツビジネスは、第１世代１Ｇおよび第２世代２Ｇにおける主として音声通信から、２．５Ｇ世代におけるデジタルへ進化した。第３世代の３Ｇデジタルマルチメディア世代は、携帯電話、パーム（Palm）などの無線携帯情報端末（ＰＤＡ）、およびパームトップならびにラップトップコンピュータなどのマルチメディア無線機器を提供している。これらの３Ｇマルチメディア無線機器は、テレビ受像機またはＰＣモニタに匹敵する品質を有する高解像度のカラービデオディスプレイを提供している。これらのマルチメディア無線機器にとって必要なデータ転送量を最小限に抑えるため、ムービングピクチャーエキスパートグループ−４（ＭＰＥＧ−４）などのデータ圧縮および復元（ＣＯＤＥＣ）手法が、音声映像情報を流して、デジタル記憶媒体用のコンテンツベースのアクセス、デジタル音声映像通信、および他のアプリケーションなどのアプリケーションを提供するために、広範にわたって使用されている。企業は、インターネットを通し、次世代移動電話機を介した高品質の音声信号および映像信号の送信と受信とを可能にするＣＯＤＥＣ  ＤＳＰチップを開発した。これらのＣＯＤＥＣ  ＤＳＰチップは、１７６×１４４画素のクォータコモンインターミディエイトフォーマット（ＱＣＩＦ）標準スクリーンサイズを使用して、通常１０−１５フレーム／秒の速度でテレビ電話に映像を再生する。
【０００８】
典型的な無線携帯電話機器は、アナログデジタル（ＡＤ）変換器およびデジタルアナログ（ＤＡ）変換器とともに内蔵コントローラ／プロセッサを用いて、携帯電話のベースバンドＩＣチップ内にＣＯＤＥＣ  ＤＳＰを実装している。
【０００９】
ＣＯＤＥＣに加えて、ベースバンド（ＢＢ）ＩＣ供給業者は、全世界測位システム（ＧＰＳ）およびブルートゥース局所無線通信機能などの追加機能も１つ以上、自分たちのベースバンド集積回路に取入れている。これらの追加機能をすべて実行するには、追加機能に対する処理要件を満たすよう速いクロック速度で動作するために、ＡＲＭ、インテル（Intel）、ＭＩＰなどの製造業者からのより強力なプロセッサが必要とされる。より強力なプロセッサを速いデータ速度で動作させることは多大な電力を使用し、それはバッテリを急速に消耗させ、それにより移動電話機の有効動作時間を減少させるおそれがある。
【００１０】
さらに、受話器の集積回路メモリに記憶されたデータに、データ符号化／復号化、データ圧縮／復元、および表示のためにアクセスするには、ベースバンドチップは、別個のベースバンド集積回路パッケージとメモリ集積回路パッケージとの間のプリント回路データバス上で、１クロックサイクルごとにメモリチップと通信しなければならない。別個のベースバンド集積回路パッケージと別個のメモリ集積回路パッケージとの間のプリント回路（ＰＣＢ）データバスを十分に速いデータ速度で有効に駆動させるには、各集積回路上の集積回路出力ドライバがＰＣＢデータバスへ十分な電流駆動を提供しなければならない。これはさらに電力消費を増加させ、バッテリを消耗させる。
【００１１】
図２は、携帯電話などの典型的な無線通信機器において使用される先行技術のマルチメディア無線システム１０についての簡略化されたシステムアーキテクチャを示している。このシステムは通常、ＰＣＢバス１２として表わされたプリント回路基板上のバスを介して互いに通信するいくつかの個別の集積回路パッケージを含んでいる。ＲＦ集積回路１４はアンテナ１６を介してＲＦ信号を送信および受信する。データ信号はＰＣＢバス１２にのってＲＦ集積回路１４へ、およびＲＦ集積回路１４から送られる。ＳＲＡＭまたはフラッシュ／ＳＲＡＭ組合せメモリなどの標準メモリ集積回路パッケージ１８は、その端子がシステムバス１２へ接続されている。ＬＣＤディスプレイコントローラ集積回路２０は、その端子がシステムバス１２へ接続されており、ＬＣＤテキストディスプレイスクリーンなどの好適なＬＣＤディスプレイ装置２１上にテキストを表示するための信号を提供する。ベースバンド（ＢＢ）集積回路２２には、ＡＲＭまたはＭＩＰによって供給されるようなマイクロコントローラコアが設けられている。
【００１２】
図２は、典型的な携帯電話で必要とされる追加機能のほとんどが通常、ベースバンド集積回路２２によって提供されていることを示している。たとえばＭＰＥＧ４能力などの追加能力は、ベースバンド集積回路２２のハードウェアおよび／またはソフトウェアに内蔵されたソフトワイヤードまたはハードワイヤード機能として提供される。
【００１３】
ベースバンド集積回路が追加機能に対応できない場合、例示的に２４で表わされた１つ以上の追加の特殊機能集積回路パッケージ、たとえばＧＰＳ集積回路チップパッケージが設けられて、所望の追加機能を提供する。さらに特殊な専用の機能を提供するには、マイクロコントローラと１つ以上の追加ＤＳＰ集積回路とを従来より含むベースバンドチップセットが設けられる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ベースバンドチップセットの追加集積回路を使用することは、携帯電話機製造業者には好まれていないことがわかるであろう。追加集積回路は、携帯電話におけるプリント回路のサイズを増大させ、携帯電話の重量を増大させ、追加集積回路のより一層の在庫および管理を必要とし、追加集積回路に対する追加コストを付加する。これらの理由により、より進化したモデルが携帯電話業界によって開発されるにつれ、できるだけ多くの機能を単一の多機能ベースバンド集積回路に一体化し、特殊機能集積回路またはチップセットをなくす傾向になっている。
【００１５】
しかしながら、より多くの機能を単一のベースバンド集積回路またはベースバンドチップセットへ追加する携帯電話業界の傾向は、ベースバンド集積回路またはチップセットの複雑性を増大させ、ベースバンド集積回路においてさらなる信号処理電力を必要とする、ということも理解されるべきである。たとえば、ベースバンドチップにおいて使用される基本マイクロコントローラユニットは、ＡＲＭ７〜９からＡＲＭ１０〜１１へ変化しており、一方、クロックサイクル速度は数十メガヘルツから数百メガヘルツへ移行している。単一のベースバンド集積回路またはベースバンドチップセットに対する性能要件のこれらの大幅な増大は、ベースバンド集積回路のサイズ、数、複雑性およびコストを増加させてきた。
【００１６】
より複雑なベースバンド集積回路に対する電力要件も高まったことも理解されるべきである。将来の３Ｇおよびそれを越える携帯電話設計では、携帯電話または無線装置は常にオンであることが要求され、ベースバンド集積回路は常に非常に速いクロック速度で動作していることが要求されるであろう。これは、ベースバンド集積回路の電力消費を著しく増加させ、携帯電話のバッテリを急速に消耗させて、携帯電話のバッテリ充電間の使用可能時間を減少させるであろう。
【００１７】
したがって、追加のメモリ集約型機能を無線装置または携帯電話などの携帯電子機器に追加しつつ、パッケージ個数および電力消費を増加させず、標準メモリ集積回路と実質的に同じはめ合いおよび形状を維持する手法に対する要望が存在する。
【００１８】
発明の概要
この発明の一目的はしたがって、移動通信および民生電子機器用の追加機能を携帯電話などの無線装置へ追加する手法を提供することである。この手法は電力消費をあまり増加させず、標準集積回路メモリと実質的に同じはめ合いおよび形状を維持しながら追加機能を提供する。
【課題を解決するための手段】
【００１９】
この発明は、メモリアレイを含み、１つ以上のメモリ集約型追加機能を組込んだスマートメモリ素子を提供する。これらはすべて、１つの標準メモリパッケージにパッケージされて、ベースバンドチップへの作業負荷を緩和する。これらの追加のメモリ集約型機能をたとえばフラッシュ‐ＳＲＡＭ組合せパッケージなどの標準メモリパッケージと組合せることにより、多数の利点が得られる。これらの利点は、追加の特殊機能集積回路パッケージに対する必要性の排除、ベースバンドチップによって実行される機能の著しい減少、および、ベースバンドチップのクロック速度と電力消費の減少を含む。
【００２０】
スマートメモリチップの１タイプは、単一の集積回路チップ上にメモリアレイと圧縮器／復元器（ＣＯＤＥＣ）部とを提供するマルチメディアＲＡＭ（ＭＭＲＡＭ）チップであり、メモリアレイ部とＣＯＤＥＣ部との接続は単一の集積回路ダイ上でなされている。
【００２１】
スマートメモリおよびマルチメディアＲＡＭは、ベースバンドマイクロコントローラユニット（ＭＰＵ）の処理速度および電力要件を著しく減少させる単一チップアーキテクチャを提供する。スマートメモリおよびマルチメディアＲＡＭは、個人通信機器のたとえばＰＣ基板レイアウトを最小限しかまたは全く変更せずに、従来のメモリと同様もしくは同一のピンまたはボールバンプレイアウトを有する同じパッケージに適合する。たとえばＭＰＥＧ４機能などの特殊機能は、外部Ｉ／Ｏバッファを必要とせずにフラッシュ／ＲＡＭメモリと内部で相互に作用する。この発明は、ＭＰＥＧ４システムに必要なものなどのメモリ集約型機能のために同じチップ上、または同じパッケージ内のチップ間のいずれかで起こる低電圧、低電力データ相互作用を可能にする。内部の特殊機能は、他の集積回路パッケージとの外部インターフェイス用に必要な外部電圧源レベルよりも低い内部電圧源レベルで実行可能である。
【００２２】
この発明は、メモリアレイ部と、単一のスマートメモリ集積回路パッケージ内にメモリアレイ部とパッケージされる特殊機能部とを含むスマートメモリ集積回路素子を提供する。この構成は、特殊機能部によって提供される特殊機能に加え、標準メモリアレイ部のすべてのメモリ機能を、単一の集積回路パッケージ内に組込んでいる単一のスマートメモリ集積回路パッケージを提供する。この単一のスマートメモリ集積回路パッケージは、特殊機能部がなくメモリアレイのみを有する単なる従来のメモリパッケージ用のパッケージと実質的に同じタイプ、はめ合いおよび形状を有する。
【００２３】
特殊機能部は、スマートメモリ集積回路パッケージ内の共通の内部バスを介してメモリアレイ部へ接続されている。この発明は、メモリ集約型機能、つまりメモリアレイとの多数の相互作用を要する機能である特殊機能にとって特に有用である。したがって、この発明は、著しくより大きい伝搬遅延、寄生容量、インダクタンスおよび抵抗を有し、より高電流のインターフェイス駆動回路で駆動される必要がある外部共通バスを介して、メモリアレイ部が別の外部のベースバンド集積回路と通信する必要性を著しく低減させる。
【００２４】
スマートメモリは、無線装置内の標準メモリ製品を置き換えるために使用され、特殊機能部を標準メモリパッケージ内へ組込むためにも使用される。スマートメモリはそれにより、追加の特殊機能ＩＣの必要性、より強力なベースバンドチップを有する必要性、または、無線装置のハードウェア、ソフトウェア、システムアーキテクチャ、および単一のパッケージが無線装置において搭載されるプリント回路設計を著しく変更する必要性をなくす。
【００２５】
この発明の一実施例では、メモリアレイ部と特殊機能部とは、単一の集積回路チップとしてともにモノリシックに形成される。メモリアレイ部と特殊機能部とは、同じ製作プロセスで単一の集積回路上に形成される。また、これに代えて、メモリアレイ部と特殊機能部とは、同じスマートメモリパッケージ内に含まれる別個の集積回路チップとして提供される。電力を節約するため、特殊機能部は、スマートメモリ集積回路パッケージ用の外部電圧源レベルよりも低い内部電圧源レベルで動作する。
【００２６】
スマートメモリ用の特殊機能部は、多数の特殊機能を含む。特殊機能の一群は、高忠実度音声システム、マルチメディアコーデック、無線短距離通信システム、ストリーミングビデオシステム、無線ＬＡＮ、全地球測位システム、およびビデオディスプレイからなる群から選択される機能を含む。多数のメモリアレイタイプが使用され、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＤＲＡＭ／ＦＬＡＳＨ組合せ、強誘電性ＲＡＭ、および不揮発性固体磁気メモリからなる群から選択されるメモリアレイ部を含む。加えて、たとえばボールグリッドアレイＢＧＡパッケージなどの多数のスマートメモリパッケージタイプが使用される。
【００２７】
スマートメモリの１タイプは、単一の集積回路ダイ上に形成され、マルチメディアＲＡＭパッケージ内に含まれるメモリアレイ部を、単一の集積回路チップ上に提供するマルチメディアＲＡＭ（ＭＭＲＡＭ）である。圧縮器／復元器（ＣＯＤＥＣ）部が、従来のメモリアレイ部と同じ単一の集積回路ダイ上に一体的に形成され、同じマルチメディアＲＡＭパッケージ内に含まれる。ＣＯＤＥＣ部は、メモリアレイ部と同じ製作プロセスで形成され、メモリアレイ部とＣＯＤＥＣ部との接続は同じ単一の集積回路ダイ上でなされる。
【００２８】
マルチメディアＲＡＭのＣＯＤＥＣは、ハードワイヤードロジック回路として、単一の集積回路ダイ上に設けられる。また、これに代えて、ＣＯＤＥＣは、デジタル信号プロセッサにより、単一の集積回路ダイ上に設けられる。
【００２９】
この発明に従ったマルチメディアＲＡＭは、ベースバンドＤＳＰ  ＩＣを有する無線機器において特に有用であり、単一のＩＣダイは、ベースバンドＤＳＰ  ＩＣの処理データ速度が低減されるよう、前記無線機器内のベースバンドＤＳＰ  ＩＣとのＩ／Ｏインターフェイシングを最小限しか有さないようにされている。
【００３０】
この発明に従った単一チップのマルチメディアＲＡＭは、従来のメモリアレイ用のパッケージと実質的に同じである。
【００３１】
単一のスマートメモリ集積回路パッケージ内にメモリアレイ部を特殊機能部とともにパッケージすることにより、集積回路メモリの能力を強化するための方法が、この発明に従って提供される。この方法は、特殊機能部によって提供される特殊機能を組込むステップに加え、メモリアレイ部によって提供される標準メモリのすべてのメモリ機能を、単一のスマートメモリ集積回路パッケージ内に組込むステップを含んでいる。そのような単一のスマートメモリ集積回路パッケージは、特殊機能部がない、メモリアレイ部用の従来の標準メモリパッケージのタイプ、はめ合いおよび形状を有する。この方法に従って提供される単一のスマートメモリ集積回路は、無線装置内の標準メモリ製品を置き換えるようにされている。単一のスマートメモリ集積回路は、追加の特殊機能ＩＣを必要とすることなく、より強力なベースバンドチップを有する必要なく、および、無線装置のハードウェア、ソフトウェア、システムアーキテクチャ、および単一のパッケージが無線装置において搭載されるプリント回路設計を著しく変更する必要なく、特殊機能部をスマートメモリ集積回路パッケージに組込む。
【００３２】
この方法は、特殊機能部をメモリアレイ部と、スマートメモリ集積回路パッケージ内の共通の内部バスを介して接続するステップを提供する。これは、高電流のインターフェイス駆動回路をさらに必要とする著しい伝搬遅延、寄生容量、インダクタンスおよび抵抗を有する共通の外部バスを通して、メモリアレイ部が外部のベースバンド集積回路と通信する必要性を著しく低減させる。この方法は、メモリアレイ部と特殊機能部とを、同じ製作プロセスを用いて単一の集積回路チップとしてともに形成する。また、これに代えて、この方法は、メモリアレイ部と特殊機能部とを、単一のスマートメモリ集積回路パッケージ内にともにパッケージされる別個の集積回路チップとして形成するステップを含む。
【００３３】
この方法は、スマートメモリ集積回路パッケージ用の外部電圧源レベルよりも低い内部電圧源レベルで特殊機能部を動作させるステップを提供する。特殊機能部は、高忠実度音声システム、マルチメディアコーデック、無線短距離通信システム、ストリーミングビデオシステム、無線ＬＡＮ、全地球測位システム、およびビデオディスプレイからなる群から選択される。メモリアレイ部は、ＳＲＡＭ、擬似ＳＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＤＲＡＭ／ＦＬＡＳＨ組合せ、強誘電性ＲＡＭ、および不揮発性固体磁気メモリからなる群から選択される。
【００３４】
この明細書に援用され、その一部を形成している添付図面は、この発明の実施例を図示しており、説明とともに、この発明の原理を説明する役割を果たしている。
【発明を実施するための最良の形態】
【００３５】
好ましい実施例の詳細な説明
ここで、この発明の好ましい実施例を詳細に言及する。その例は添付図面に図示されている。この発明はこれらの好ましい実施例とともに説明されるが、この発明をこれらの実施例に限定する意図はないことが理解されるであろう。むしろ、この発明は、特許請求の範囲によって規定されるようなこの発明の精神および範囲内に含まれ得る代替、変形および均等物を網羅するよう意図されている。
【００３６】
図３は、携帯電話機などの典型的な無線通信機器において使用されるマルチメディア無線システム３０を実現するための、この発明に従った一般的なシステムアーキテクチャを示している。図２の従来のシステムとは対照的に、無線通信システム３０は、システムプリント回路バス３２を介して互いに通信することがはるかにより少ない集積回路パッケージを含んでいる。従来のシステムとこの発明に従ったシステムとの間には、著しい違いがいくつかある。集積回路パッケージにおけるメモリ集約型機能の有効でより効率のよい再配列のため、必要とされる別個の集積回路パッケージの個数がより少ないこと、および、図３のシステムバス３２への要求がはるかに少ないことが見てわかるであろう。これは、ＭＰＥＧ４システムに必要なものなどのメモリ集約型機能のために同じチップ上、または同じパッケージ内のチップ間のいずれかで起こる低電圧、低電力データ相互作用を可能にする。
【００３７】
図３は、この発明に従った、簡略化されたベースバンド（ＢＢ）集積回路３４とスマートマルチメディアメモリＭＭＲＡＭ集積回路３６との間で適切な信号を提供するためのプリント回路バス３２を有するシステム３０を示している。この発明に従って提供されたスマートマルチメディアメモリＭＭＲＡＭ集積回路３６は、単一のチップまたはパッケージにおいて、メモリアレイをＭＰＥＧ−４  ＣＯＤＥＣなどのメモリ集約型特殊機能と組合せている。
【００３８】
ＬＣＤスクリーン４０などの好適なディスプレイ装置用の信号を提供するために、ディスプレイコントローラ回路もマルチメディアメモリＭＭＲＡＭ集積回路３６に含まれているため、別個のディスプレイコントローラ集積回路は必要ではない。マルチメディアメモリＭＭＲＡＭ集積回路３６はカメラ４２ともインターフェイスで直接接続している。
【００３９】
たとえばＭＰＥＧ４などの追加のメモリ集約型機能がベースバンド（ＢＢ）集積回路３８内に常駐する必要がないため、ベースバンド（ＢＢ）集積回路３４は簡略化される。必要に応じて、マルチメディアメモリＭＭＲＡＭ集積回路３６には、ＡＲＭまたはＭＩＰのマイクロコントローラコアが設けられる。
【００４０】
スマートマルチメディアメモリＭＭＲＡＭ集積回路３６は、標準集積回路メモリパッケージと実質的に同じ設置面積、形状およびはめ合いを有するパッケージ内に、標準メモリ機能を提供する。加えて、スマートメモリ集積回路パッケージは、１つ以上のメモリ集約型機能も、その同じパッケージ内に同時に組込んでいる。これらのメモリ集約型機能は、たとえばＭＰＥＧ４などのソフトワイヤードまたはハードワイヤード圧縮器／復元器（ＣＯＤＥＣ）機能を、マルチメディアメモリＭＭＲＡＭ集積回路３６内に提供している。ＣＯＤＥＣなどのメモリ集約型機能をメモリアレイと同じチップに入れることは、別個の集積回路パッケージ間のバス上で速い信号レベルで通信しなければならない先行技術の追加の別個のベースバンドチップにおいて提供されるメモリ集約型機能を有することをしのぐ、明確な利点を有している。携帯電話および他の無線装置は標準メモリを用いて、携帯電話内に記憶されるプログラムコードおよび他のコードを含む大量のデータを取扱う。
【００４１】
追加のメモリ集約型機能をたとえばフラッシュ−ＳＲＡＭ組合せなどの標準メモリ内に組込むことにより、追加の別個の特殊機能集積回路を有する必要性をなくすことが可能である。そして、ベースバンドチップによって実行される機能を減らすこと、および、ベースバンドチップのクロック速度と電力消費とを減少させることが可能である。
【００４２】
マルチメディアメモリＭＭＲＡＭ集積回路３６がＭＰＥＧ４マルチメディア機能を提供するにもかかわらず、この発明に従ったスマートメモリパッケージは、内蔵論理機能とともに標準メモリパッケージ内にパッケージされている。内蔵論理機能は、オンチップマイクロコントローラコアの有無にかかわらず、ハードワイヤードロジック、またはＤＳＰマクロセルで構成されたソフトウェアのいずれかによって提供される。
【００４３】
マルチメディアメモリＭＭＲＡＭ集積回路３６は、多数の著しく有利な特徴を有している。この発明に従ったマルチメディアメモリＭＭＲＡＭ集積回路３６の著しく有利な一特徴は、それが標準メモリパッケージの従来機能をすべて実行し、標準メモリパッケージと同じパッケージタイプ、はめ合いおよび形状を用いていることである。そういうわけで、マルチメディアメモリＭＭＲＡＭ集積回路３６は、既存の携帯電話アーキテクチャＰＣＢ設計において使用されている標準メモリパッケージにとって、実質的にはピン互換の代替品である。したがって、マルチメディアメモリＭＭＲＡＭ集積回路３６は、必要であれば、既存の標準メモリパッケージを、既存のベースバンドソフトウェアのほんの些細な修正および携帯電話ＰＣＢ上の些細な変更を加えてたやすく置き換え、特殊機能に対応することができる。既存の携帯電話設計は、マルチメディアメモリＭＭＲＡＭ集積回路３６をほぼ直ちに用いて、マルチメディアメモリＭＭＲＡＭ集積回路３６に組込まれた追加機能を組込むことが可能である。
【００４４】
マルチメディアメモリＭＭＲＡＭ集積回路３６チップまたはパッケージ内に構築された追加機能は、別個の追加の特殊機能集積回路に対する必要性をなくす。加えて、より強力なベースバンドチップが不要なため、ベースバンドチップに変更を加える必要はない。マルチメディアメモリＭＭＲＡＭ集積回路３６によって提供される追加機能を得るために、追加チップは必要なく、より強力なベースバンドチップも不要である。この発明に従ったマルチメディアメモリＭＭＲＡＭ集積回路３６が、新製品の製品開発用の時間の著しい削減を提供することも重要である。そのような製品開発は普通、数ヶ月から１、２年以上を要する。
【００４５】
この発明に従ったマルチメディアメモリＭＭＲＡＭ集積回路３６の別の著しく有利な特徴は、それがメモリ集約型のこれらの機能をマルチメディアメモリＭＭＲＡＭ集積回路３６上に組込んでいる点であり、そのためベースバンドチップから要求される作業負荷が低減される。
【００４６】
ベースバンドチップを非常に速いクロック速度で動作させてさまざまなメモリ集約型機能を実行する代わりに、この発明は、ベースバンドチップをスーパーバイザーモード以上のもので動作させている。スーパーバイザーモードでは、ベースバンドチップは単に、マルチメディアメモリＭＭＲＡＭ集積回路３６によって実行されるべき機能を指定する。それらの指定された機能は、ビデオコーデック機能、ディスプレイドライバ、ＧＰＳ測位機能、またはブルートゥースデータストリーミング機能などを含み得る。マルチメディアメモリＭＭＲＡＭ集積回路３６によって実行されるべき機能を指定した後で、ベースバンドチップは次に、他のタスクを行なうために先へ進む。マルチメディアメモリＭＭＲＡＭ集積回路３６はその後、必要な場合のみ、および／またはマルチメディアメモリＭＭＲＡＭ集積回路３６に割当てられたタスクが終了したときに、ベースバンドチップを再度調べる。メモリ集約型機能をマルチメディアメモリＭＭＲＡＭ集積回路３６に割当てることにより、ベースバンドチップははるかにより遅いクロック速度で動作可能となり、その電力消費が低減する。
【００４７】
メモリ集約型機能をモノリシックにスマートメモリチップ上に組込むことは、マルチメディアメモリＭＭＲＡＭ集積回路３６がそれ独自の内部ハードワイヤードロジック、マイクロコントローラ、および／またはＤＳＰ機能を有するということも提供する。メモリ集約型機能のためにマルチメディアメモリＭＭＲＡＭ集積回路３６チップの外に行く必要がなく、高電流入力／出力インターフェイスドライバは必要とされない。なぜなら、チップ内での通信は、別の別個のチップを共通のバス上で外部インターフェイスを介して駆動させる場合よりも、ずっと少ない電力しか必要としないためである。マルチメディアメモリＭＭＲＡＭ集積回路３６は、外部ベースバンドチップなどの別の外部チップを駆動させる必要なく、データ記憶、検索および復号を同じチップまたはパッケージ内ですべて内部で行なうため、マルチメディアメモリＭＭＲＡＭ集積回路３６内に高電流Ｉ／Ｏドライバを有する必要はない。これは、組合されたメモリ検索および復号機能に必要な電力消費を著しく低減させる。
【００４８】
多くの集積回路設計は、２つまたは多数の電圧ＶＣＣ源を使用している。たとえば、他のチップとの外部チップ間Ｉ／Ｏ通信には３Ｖ源が使用され、一方、あるチップ内の内部のチップ内信号通信には１．５Ｖ内部電源が使用される。この発明に従った単一のモノリシックチップは、すべてのメモリ集約型機能を、単一のメモリチップ内へ内部に入れている。これに対し、伝統的なアプローチは、すべての新しいメモリ集約型機能を、ある別個のベースバンドチップに組込んでいる。メモリ集約型機能用にベースバンドチップまたは追加チップを使用することは、メモリチップとベースバンドチップとの間の絶え間ない外部インターフェイシングを必要とする。メモリ集約型機能がスマートメモリ集積回路チップの内部にあるため、メモリ集約型機能は今や、より低い電圧の内部電源電圧で動作可能である。たとえば、３Ｖの外部電圧の代わりに１．５Ｖの内部電圧が使用される。電力は電圧の二乗に比例するため、これはチップ電力の４倍の減少をもたらす。単一のスマートメモリ集積回路チップ内のメモリアレイとメモリ集約型機能との間で信号を内部で通信することは、信号伝搬遅延を著しく減少させ、さらなるＩ／Ｏ寄生容量および抵抗負荷をなくす、ということが理解されるべきである。
【００４９】
この発明は、現在すべての無線受話器装置において使用されている同じメモリ集積回路チップパッケージ内への、ＭＰＥＧ−４などのデータ圧縮／復元ＣＯＤＥＣ機能といったメモリ集約型機能の組込みを提供する。これらのメモリは、ＳＲＡＭ、低電力ＤＲＡＭ、擬似スタティックＲＡＭ、および、通常ボールグリッドアレイ（ＢＧＡ）パッケージ内のフラッシュ／ＲＡＭ組合せＩＣを含む。
【００５０】
ＣＯＤＥＣは、デジタル信号処理（ＤＳＰ）手法、またはロジックゲートを使用したハードワイヤードによって実現される。スマートメモリ集積回路チップ内でハードワイヤロジックを用いてアルゴリズムを行なうことにより、スマートメモリ集積回路チップはベースバンド（ＢＢ）ＩＣからＣＯＤＥＣ機能を降ろすかまたは除去する。これはベースバンドＩＣ３８の処理要件を著しく低減させる。
【００５１】
ハードワイヤードロジックにおいて実現されるＣＯＤＥＣ機能は通常、１０万〜３０万個のゲートに組込可能である。これは通常、電話受話器内の典型的なメモリに必要なチップのサイズに比べ、小さなシリコンチップを必要とする。典型的な電話受話器のメモリは、たとえば８−３２メガビットのＳＲＡＭの範囲にわたっている。メモリ集約型ＣＯＤＥＣはしたがって、ダイサイズの著しい増大なく、スマートメモリ集積回路チップ内に組込可能である。結果として生じるＢＧＡパッケージ内のスマートメモリ集積回路チップはまた、同じＢＧＡピンレイアウトを用いた既存の従来のメモリと同じピン構成を提供する。
【００５２】
多くのアプリケーションにとって、携帯電話におけるマルチメディア機能といった追加のメモリ集約型機能を、従来のメモリピンパッケージと同じパッケージプロファイルを用いて行なう能力は、携帯性の点で大きな利点となっている。たとえば、ＧＰＲＳ電話における従来のメモリは、携帯電話における典型的なメモリパッケージによって使用されるものと同じ密度およびピンレイアウトを有するこの発明に従ったＭＭＲＡＭパッケージと置き換え可能である。ＢＧＡ（ボールグリッドアレイ）パッケージ内のフラッシュ−ＳＲＡＭ組合せチップに対し、スマートメモリ集積回路パッケージは、従来のメモリと同じパッケージ、および同じボールピッチならびにレイアウトを使用する。クロックまたは割込タイプなどの任意の別途のピンが、同じボール／ピンレイアウト図内に追加される。既存のベースバンドチップ上でソフトウェア修正を行なうことは、携帯電話の機能を著しく向上させることを可能にし、それにマルチメディア能力を与えて、サービスプロバイダおよびエンドユーザの双方にとってそれを魅力的にする。この発明に従った製品は、即時ビデオクリップドメインにおける事業にサービスを提供し、ＰＤＡ、ラップトップ、スマートビデオカメラ、携帯電話および他の機器などの他の無線機器への無線を介した映像通信を可能にする。ヨーロッパで提供されているＳＭＳ（ショートメッセージサービス）およびＮＴＴドコモによって提供されているＩモード（Ｒ）の計り知れない成功によって証明されているように、ビデオクリップおよび／またはインターネットビデオダウンロード機能は非常に流行するであろう。この発明に従ったＭＭＲＡＭまたはスマートメモリ集積回路パッケージは、ＳＭＳのビデオクリップバージョンを可能にする。さらに、ビデオクリップはデータパケットを用いて行なわれ、サービスプロバイダはこの種のサービスを（固定時間と対比して）１メッセージベースでサポートできるため、そのようなマルチメディアサービスのサービスプロバイダによって強力なサポートが行なわれるであろう。
【００５３】
マルチメディアＣＯＤＥＣ機能がある別個のベースバンドチップ内で行なわれる代わりにメモリチップ内で行なわれるため、一体化されたＣＯＤＥＣ機能は十分に携帯可能であり、既存のベースバンドＩＣにソフトウェア修正を行なうだけで、さまざまな異なるベースバンドチップ（たとえばＴＩ、アナログデバイセス（Analog devices）、クアルコム（Qualcomm）、インフィニオンなど）と使用可能である。この発明は、個人通信機器のさまざまな装置製造業者の設計間に携帯性を提供する。この発明は、追加のマルチメディア機能を追加する能力をスマートメモリ集積回路パッケージに提供し、一方、個人通信機器の電力要件を低減させて、従来の受話器のメモリを、ＰＣ基板／モジュールを少ししかまたは全く修正せずに、ＭＭＲＡＭまたはＭＭＲＡＭ−フラッシュ組合せと簡単に置き換える。この発明は、マルチメディア無線機器の新世代において多数のアプリケーションを提供する新しい部類の特殊機能メモリパッケージを提供する。
【００５４】
図４は、この発明に従ったスマートマルチメディア集積回路メモリチップ５０についてのアーキテクチャの例を示す。マルチメディア集積回路メモリチップ５０は、従来のメモリ部５２、ＭＰＥＧ４特殊機能部５４、およびビデオインターフェイス特殊機能部５６を含む。チップ５０用のパッケージは、特殊機能部がなくメモリアレイしか持たない単なる従来のメモリパッケージ用のパッケージと実質的に同じタイプ、はめ合いおよび形状を有する。
【００５５】
メモリ部５２は、アドレス論理回路６４からアドレスバス６２でアドレス信号を提供されるＲＡＭアレイ６０を含む。アドレス論理回路６４は、アドレス入力信号バス６６から外部アドレス信号を受信する。内部アドレス信号は内部アドレスバス６８から受信される。内部制御信号は内部アドレス制御バス７０から受信される。チップイネーブル信号ＣＥを信号線７４で、書込イネーブルＷＥ信号を信号線７６で、および出力イネーブルＯＥ信号を信号線７８で受信するＲＡＭ制御回路７２から、メモリ制御信号がメモリ制御バス７２で提供される。
【００５６】
メモリ部５２は、ＲＡＭアレイ６０からメモリデータを内部メモリデータバス上で送信および受信するＩ／Ｏ論理回路８０も含む。Ｉ／Ｏ論理回路８０は、ＭＰＥＧ４特殊機能部５４との間でデータ信号をデータバス９０上で送信および受信する。Ｉ／Ｏ論理回路８０用の制御信号は、ＭＰＥＧ４特殊機能部５４から制御線９２で受信される。
【００５７】
Ｉ／Ｏ論理回路８０は、Ｉ／Ｏ入力レシーバ／出力バッファ回路へ接続されたデータバス８４上でメモリデータを送信および受信する。外部入力および出力データがデータＩ／Ｏバス上で送信および受信される。
【００５８】
ＭＰＥＧ４特殊機能部５４は、ＭＰＥＧ４データ圧縮器／復元器ＣＯＤＥＣ回路１００、マイクロコントローラコア１０２、およびシステム制御回路１０４を含む。クロック信号が、ＭＰＥＧ４データ圧縮器／復元器ＣＯＤＥＣ回路１００、マイクロコントローラコア１０２、およびシステム制御回路１０４へ、制御線で提供される。マイクロコントローラコア１０２は、制御信号を制御線１０８でＭＰＥＧ４  ＣＯＤＥＣ回路１００へ提供する。マイクロコントローラコア１０２はまた、制御信号を制御線１１０でシステム制御回路１０４へも提供する。ＭＰＥＧ４  ＣＯＤＥＣ回路１００は、制御信号を制御線１１２でシステム制御回路１０４へ提供する。ＭＰＥＧ４  ＣＯＤＥＣ回路１００は、アドレス信号をアドレス信号バス１１４でシステム制御回路１０４へ提供する。
【００５９】
ビデオインターフェイス特殊機能部５６は、ＭＰＥＧ４  ＣＯＤＥＣ回路１００から入力信号を信号バス１１８で受信するディスプレイドライバ回路１１６を含む。ＭＰＥＧ４  ＣＯＤＥＣ回路１００からの出力ディスプレイ信号は、信号バスに乗ってＬＣＤディスプレイなどの外部ディスプレイ装置へ提供される。
【００６０】
ビデオインターフェイス特殊機能部５６は、バス１２４で外部カメラ信号を受信するカメラインターフェイス回路１２２を含む。カメラインターフェイス回路１２２は、出力信号をバス１２６でＭＰＥＧ４  ＣＯＤＥＣ回路１００へ提供する。
【００６１】
この発明の特定の実施例の前述の説明は、例示および説明のために提示されてきた。それらは網羅的であるよう、またはこの発明を開示されたまさにその形に限定するようには意図されておらず、明らかに多くの修正および変形が上述の教示に鑑みて可能である。実施例は、この発明の原理およびその実際の用途を最良に説明するために選択され、記載されており、それにより、当業者がこの発明およびさまざまな実施例を、考えられた特定の使用に好適であるようなさまざまな修正を加えて最良に利用することが可能である。この発明の範囲はここに添付された特許請求の範囲およびそれらの均等物によって定義されるということが意図される。
【図面の簡単な説明】
【００６２】
【図１】移動通信システム規格のさまざまな世代の進化を示す表である。
【図２】メモリ集約型ＭＰＥＧ４機能がベースバンドチップのハードウェアおよびソフトウェアに内蔵され、他の追加のメモリ集約型機能が追加チップまたはチップセットに内蔵されている、従来の先行技術のマルチメディア無線システムについての従来のシステムアーキテクチャを示すブロック図である。
【図３】ＭＰＥＧ４マルチメディア機能などの追加のメモリ集約型機能が単一のメモリチップパッケージ内のハードウェアおよびソフトウェアに内蔵されている、この発明に従ったマルチメディア無線システムアーキテクチャを示すブロック図である。
【図４】この発明に従ったマルチメディア集積回路メモリチップについてのチップアーキテクチャのブロック図である。
【図１】
2004535022.tif 000003
【図２】
2004535022.tif 000004
【図３】
2004535022.tif 000005
【図４】
2004535022.tif 000006
【国際公開パンフレット】
2004535022.tif 000007
2004535022.tif 000008
2004535022.tif 000009
2004535022.tif 000010
2004535022.tif 000011
2004535022.tif 000012
2004535022.tif 000013
2004535022.tif 000014
2004535022.tif 000015
2004535022.tif 000016
2004535022.tif 000017
2004535022.tif 000018
2004535022.tif 000019
2004535022.tif 000020
2004535022.tif 000021
2004535022.tif 000022
2004535022.tif 000023
2004535022.tif 000024
2004535022.tif 000025
2004535022.tif 000026
2004535022.tif 000027
2004535022.tif 000028
2004535022.tif 000029
2004535022.tif 000030
2004535022.tif 000031
2004535022.tif 000032
2004535022.tif 000033
2004535022.tif 000034
2004535022.tif 000035
【国際公開パンフレット（コレクトバージョン）】
2004535022.tif 000036
【国際調査報告】
2004535022.tif 000037