(57)【要約】アクティブマトリックス装置は、行アドレス導体（３４）の組と、列アドレス導体（３２）の組と、前記行および列アドレス導体の交点において配置された制御素子とを各々が有する２つ以上の隣接するサブマトリックス（２２ａ，２２ｂ，２２ｃ）を具える。各々の制御素子は、１つの行アドレス導体に接続された走査入力部と、１つの列アドレス導体に接続されたデータ入力部とを有する。前記装置を、隣接する行アドレス導体間でサブマトリックス（２２ａ，２２ｂ，２２ｃ）に分割する。前記サブマトリックスの同時のアドレスは、データ供給周波数を減少し、全体の電力消費における減少を導く。
2004515822.tif 000002
【特許請求の範囲】
【請求項１】
行アドレス導体の組と、列アドレス導体の組と、前記行および列アドレス導体の組の交点において配置され、行アドレス導体に接続された走査入力部、および、列アドレス導体に接続されたデータ入力部とを各々が有する制御素子とを各々が有する２つ以上の隣接するサブマトリックスを具え、選択信号を前記行アドレス導体に印加する行駆動回路網と、データ信号を前記列アドレス導体に印加する列アドレス回路網とを含む、アクティブマトリックス装置において、該装置を、隣接する行アドレス導体間でサブマトリックスに分割し、前記行駆動回路網および列アドレス回路網を、２つ以上のサブマトリックスにおける制御素子を同時にアドレスすることに適合させたことを特徴とするアクティブマトリックス装置。
【請求項２】
請求項１に記載のアクティブマトリックス装置において、前記行駆動回路網を、各々のサブマトリックスにおける１つの行を同時に選択することに適合させ、前記列アドレス回路網を、データ信号を各々のサブマトリックスの列アドレス導体に同時に印加することに適合させたことを特徴とするアクティブマトリックス装置。
【請求項３】
請求項１または２に記載のアクティブマトリックス装置において、あるサブマトリックスにおける１つの行を他のサブマトリックスの各々における１つの行に接続し、これらの接続された行が同時に選択可能になるようにしたことを特徴とするアクティブマトリックス装置。
【請求項４】
請求項１ないし３のいずれか１項に記載のアクティブマトリックス装置において、前記行駆動回路網を、２つの隣接するサブマトリックスにおける行を同時に、双方のサブマトリックスの離れた端に隣接するものから順次に、またはこの逆に選択するように動作可能としたことを特徴とするアクティブマトリックス装置。
【請求項５】
請求項１ないし４のいずれか１項に記載のアクティブマトリックス装置において、前記列アドレス回路網が、サブマトリックスごとのデータ供給手段と、各々のサブマトリックスの列アドレス導体を個々のデータ供給手段に選択的に接続し、対応するデータ信号をこれらの列アドレス導体に供給する列ドライバ手段とを具えることを特徴とするアクティブマトリックス装置。
【請求項６】
請求項５に記載のアクティブマトリックス装置において、少なくとも１つのサブマトリックスの列アドレス導体を、個々のデータ供給手段に、これらの端において隣接する他のサブマトリックスを経て接続したことを特徴とするアクティブマトリックス装置。
【請求項７】
請求項５または６に記載のアクティブマトリックス装置において、少なくとも１つのサブマトリックスの列アドレス導体を、個々のデータ供給手段に、前記少なくとも１つのサブマトリックスと隣接するサブマトリックスとの間に延在するデータ供給ラインによって接続したことを特徴とするアクティブマトリックス装置。
【請求項８】
請求項５ないし７のいずれか１項に記載のアクティブマトリックス装置において、前記列ドライバ手段が、制御ラインの組を具え、各々の制御ラインを各々のサブマトリックスにおける個々のスイッチング手段に接続し、各々のスイッチング手段を、各々のサブマトリックスにおける列アドレス導体を個々のデータ供給手段に選択的に接続するように配置したことを特徴とするアクティブマトリックス装置。
【請求項９】
請求項１ないし８のいずれか１項に記載のアクティブマトリックス装置において、各々のサブマトリックスが同じ数の行アドレス導体を有することを特徴とするアクティブマトリックス装置。
【請求項１０】
請求項１ないし９のいずれか１項に記載のアクティブマトリックス装置において、３つ以上のサブマトリックスを具えることを特徴とするアクティブマトリックス装置。
【請求項１１】
請求項１ないし１０のいずれか１項に記載のアクティブマトリックス装置を具える液晶ディスプレイ。
【発明の詳細な説明】
【０００１】
本発明は、アクティブマトリックス装置に関し、さらに特に、しかし排他的にではなく、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）に関する。本発明は、これらのような装置の電力消費の減少に関する。
【０００２】
ＡＭＬＣＤのようなアクティブマトリックス装置は、家電、コンピュータおよび通信装置を含む種々さまざまな製品において使用される。ＡＭＬＣＤの構造は、例えば、米国特許出願第５１３０８２９号において記載されており、この内容は、参照材料としてここに含まれる。アクティブマトリックス装置は、しばしば、電力消費の最小化が特に重要な項目である携帯用製品に含まれる。
【０００３】
ＡＭＬＣＤは、行および列電極によってアドレスされる画素のアレイを具える。前記行電極を行選択信号によって駆動し、前記列電極はビデオ情報を運ぶ。ＡＭＬＣＤの電力消費の重要な成分は、前記ビデオ情報が画素の列に印加されるたびに前記ディスプレイの列を充電および放電するのに必要な電力である。本発明は、このプロセスによって消費される電力を減少しようと試みる。
【０００４】
本発明は、行アドレス導体の組と、列アドレス導体の組と、前記行および列アドレス導体の組の交点において配置され、行アドレス導体に接続された走査入力部、および、列アドレス導体に接続されたデータ入力部とを各々が有する制御素子とを各々が有する２つ以上の隣接するサブマトリックスを具え、選択信号を前記行アドレス導体に印加する行駆動回路網と、データ信号を前記列アドレス導体に印加する列アドレス回路網とを含む、アクティブマトリックス装置において、該装置を、隣接する行アドレス導体間でサブマトリックスに分割し、前記行駆動回路網および列アドレス回路網を、２つ以上のサブマトリックスにおける制御素子を同時にアドレスすることに適合させた、アクティブマトリックス装置を提供する。したがって、各列アドレス導体を充電するのにかかる時間を、増加することができる。これは、前記装置を駆動するのに必要な駆動波形の周波数を減少し、したがって、前記装置の電力消費を減少する。好適実施形態において、前記サブマトリックスの各々における駆動素子を同時にアドレスする。
【０００５】
好適には、前記行駆動回路網を、各々のサブマトリックスにおける１つの行を同時に選択することに適合させ、前記列アドレス回路網を、データ信号を各々のサブマトリックスの列アドレス導体に同時に印加することに適合させる。前記行駆動回路網それ自身は、各々のサブマトリックスにおける１つの行を独立に同時に選択してもよく、または代わりに、あるサブマトリックスにおける１つの行を他のサブマトリックスの各々における１つの行に接続し、これらの接続された行が同時に選択可能になるようにしてもよい。
【０００６】
前記行駆動回路網を、２つの隣接するサブマトリックスにおける行を同時に、双方のサブマトリックスの離れた端に隣接するものから順次に、またはこの逆に選択するように動作可能としてもよい。各々のサブマトリックスにおける行を上から下にアドレスするよりも、前記行を異なった順序においてアドレスするのが有利であるかもしれない。これらを同じ順序においてアドレスした場合、あるサブマトリックスにおいてアドレスすべき最後の行は、その下のマトリックスにおいてアドレスすべき最初の行と隣接する。これらの２つの行において存在する制御素子駆動波形のタイミングには重大な差があり、結果として、ディスプレイ用途において、前記マトリックス間の接続部において、前記ディスプレイの視覚的外観における不連続が生じるかもしれない。これを、第１マトリックスを上から下へ、第２マトリックスを下から上へ、第３マトリックスを上から下へ、等のようにアドレスすることによって回避することができる。
【０００７】
好適実施形態において、前記列アドレス回路網は、サブマトリックスごとのデータ供給手段と、各々のサブマトリックスの列アドレス導体を個々のデータ供給手段に選択的に接続し、対応するデータ信号をこれらの列アドレス導体に供給する列ドライバ手段とを具える。
【０００８】
サブマトリックスにおける各列をアドレスする代わりに、いくつかの列が同時にアドレスされるように各サブマトリックスを駆動するのが好適であるかもしれない。これは、各列に関する充電時間をさらに増加し、したがって、前記装置の電力消費を減少する。例えば、各データ供給手段を複数の並列データラインに接続してもよい。代わりに、前記列ドライバ手段は、データをディジタル形式において受け、列ごとの前記データを、例えばラッチに格納してもよい。このときディジタル−アナログ変換器を使用し、個々の列に対する用途に関するアナログ信号を発生してもよい。この場合において、各サブマトリックスにおけるいくつかまたはすべての列を同時に充電することができる。
【０００９】
少なくとも１つのサブマトリックスの列アドレス導体を、個々のデータ供給手段に、これらの端において隣接する他のサブマトリックスを経て接続してもよい。したがって、例えば３つのサブマトリックスを具える装置において、中央のサブマトリックスの列アドレス導体を、他のサブマトリックスの１つが隣接するサブマトリックスのエッジから駆動可能とする。慣例的には、アクティブマトリックスのアドレス導体を、駆動回路網に、マトリックスの外側エッジにおいてのみ接続する。少なくとも１つのサブマトリックスの列アドレス導体を、個々のデータ供給手段に、前記少なくとも１つのサブマトリックスと隣接するサブマトリックスとの間に延在するデータ供給ラインによって接続してもよい。
【００１０】
他の実施形態において、前記データ供給ラインを、エッジにおいてよりも、個々のサブマトリックス内に配置してもよい。他の好適な配置において、前記データ供給ラインを、対応するサブマトリックスの下に、例えば、前記制御素子の１つ以上の行の下に設ける。前記列電極との接続を、前記電極の長さに沿った任意の点において形成できるため、前記データ供給ラインを、サブマトリックス内の任意の垂直位置において設けることができることは理解されるであろう。
【００１１】
前記列ドライバ手段は、好適には、制御ラインの組を具え、各々の制御ラインを各々のサブマトリックスにおける個々のスイッチング手段に接続し、各々のスイッチング手段を、各々のサブマトリックスにおける列アドレス導体を個々のデータ供給手段に選択的に接続するように配置する。代わりに、必要な制御信号を、追加の制御ラインを含むことなく、各々のサブマトリックスの列アドレス回路網内の回路網によって発生してもよい。
【００１２】
先行技術および本発明の実施形態を、例として、添付した図式的な図面の参照とともに説明する。
【００１３】
図１は、簡単な多重化形式の集積された列駆動回路を用いる既知のアクティブマトリックス装置のマトリックス構成を示す。この装置は、列アドレス導体２の組と、行アドレス導体４の組とを具える。制御素子（図示せず）を、前記導体の交点に隣接して配置し、各々の組からの１つに接続する。例えばＡＭＬＣＤにおいて、前記制御素子は、既知のＬＡＥ技術を使用して形成された薄膜トランジスタであってもよく、アモルファス、微結晶、単結晶または多結晶シリコン装置を具えてもよい。行ドライバ６は、選択信号を前記マトリックスに、前記行アドレス導体を経て印加し、データ信号を前記列アドレス導体に沿って供給する。前記データ信号を、データ供給手段８によって、データライン１０に沿って供給する。列ドライバシフトレジスタ１２は、個々の列アドレス導体とデータライン１０との間に接続された常時開スイッチ１４を制御する。
【００１４】
図１のマトリックスは、以下のように動作する。前記制御素子の行を、個々の行アドレス周期中に、行ドライバ６による選択信号の適切な行アドレス導体４への印加に応じて、順番に選択する。各々の行アドレス周期において、関連する行に関するデータ信号を、列アドレス導体２に印加する。シフトレジスタ１２は、スイッチ１４の各々を順番に閉じ、データライン１０に沿って供給された前記データ信号を適切な列アドレス導体に供給し、前記行選択信号を、これが行われた後、印加する。しかしながら、前記データ信号の印加の後に各々の行をスイッチオンするよりも、前記選択信号を、列スイッチ１４が動作している間に印加することができる。前記データ信号を、列キャパシタンスに格納してもよく、または代わりに、例えば、専用キャパシタを各々の列アドレス導体２に接続し、前記データ信号を一時的に格納することができる。このようなアクティブマトリックス装置の制御素子を、通常は、規則的にアドレスし、各々の素子を、垂直走査周期ＴＦ内で一回アドレスする。前記マトリックスの列を駆動するのに必要な電力を、以下の式によって特定のパラメータに関係付けることができる。
電力∝ＮＣＣＣＮＲ／ＴＦ
ここで、ＮＣを前記ディスプレイにおける列アドレス導体数とし、ＣＣを１つの列アドレス導体のキャパシタンスとし、ＮＲを行アドレス導体数とする。
【００１５】
本願人は、前記列を、同時にアドレスすることができる数ＮＳの別個の区分に分割することが、前記装置の電力消費を重大に減らすことができることを決定した。
【００１６】
例えば、前記列を等しい長さの区分に分割した場合、各々の区分のキャパシタンスはＣＣ／ＮＳになる。前記列の別個の区分に対応する前記ディスプレイの区分を同時にアドレスした場合、前記データを前記列区分に印加すべき周波数は、１／ＮＳの因数によって減少する。前記列区分の数は、ここで、ＮＳＮＣである。慣例的なマトリックスに関して上で与えた式を修正し、これらの変化を反映させることは、
電力∝（ＮＳＮＣ）（ＣＣ／ＮＳ）ＮＲ／（ＮＳＴＦ）
を与え、この式を簡単にすることは、
電力∝ＮＣＣＣＮＲ／（ＮＳＴＦ）
を生じる。
【００１７】
したがって、前記列アドレス導体をＮＳ区分に分割することは、前記列電極を充電するのに必要な電力を、ＮＳの因数によって減少することがわかる。
【００１８】
この概念を実現するマトリックス構成を図２に示す。この例において、前記列アドレス導体を、３つのサブマトリックス２２ａ、２２ｂおよび２２ｃを形成する３つの別々にアドレス可能な列区分２０ａ、２０ｂおよび２０ｃに分割する。前記駆動回路網を再構成し、この変化を考慮に入れる。各々のサブマトリックスは、その行アドレス導体３４を駆動する関連する行ドライバ２４ａ、２４ｂまたは２４ｃを各々有する。データを、各々のサブマトリックスに、対応するデータ供給手段２６ａ、２６ｂまたは２６ｃから、データライン２８ａ、２８ｂまたは２８ｃに沿って供給する。したがって、各々のデータラインを個々のサブマトリックスの列導体に接続するスイッチ１４の３つの組を設ける。列ドライバシフトレジスタ３０は、３つの組のスイッチすべてを、制御ライン３２を経て制御する。前記多重化スイッチを動作する制御信号を、前記３つのサブマトリックスに関して同じにすることができる。図２に示す構成において、これらの制御ラインは、第３サブマトリックス２２ｃの上端におけるスイッチ１４を超えて延在しない。実際には、前記マトリックスの構造を一様にするために、前記ラインが第３サブマトリックス２２ｃ中に連続するのが好適であるかもしれない。例えば、ディスプレイ用途において、前記ディスプレイの高さ全体を横切る前記ラインの延長は、前記ラインの容量性効果が各々のサブマトリックスにおいて同じであることを保証するのに適切であるかもしれない。
【００１９】
図２の制御ライン３２は、図１の構成と比較してある程度の追加の電力を必要とするかもしれない。しかしながら、これらのラインを駆動するのに必要な電力量は、サブマトリックスの数ＮＳが増加するにつれて減少する。これは、スイッチ１４が各々の仮想走査周期内で動作する必要がある回数が、因数ＮＳによって減少するためである。
【００２０】
図２のマトリックスを、好適には、各々のサブマトリックス２２ａないしｃが同時にアドレスされるように駆動する。このようにして、各々のサブマトリックスの第１行を同時にアドレスし、各サブマトリックスにおける個々の連続する行が順番にアドレスされるときには、同じことがこれらの個々の連続する列に当てはまる。この方法において、上述したように、信号を各々の制御素子に印加するのにかかる時間を、図１の既存の構成と比較して増加することができ、垂直走査周期を全体として使用し、各々のサブマトリックスを使用し、全体の電力消費における減少を招くことができる。
【００２１】
図２に示す行および列駆動回路網の大部分（スイッチ１４、行ドライバ２４ａないしｃ、データ供給手段２６ａないしｃ、および、列ドライバシフトレジスタ３０）を、前記サブマトリックスの側において位置するように示したが、これらの回路網のいくつかまたはすべてを前記サブマトリックスの領域内に集積するのが有利かもしれない。これは、駆動回路網によって占められるマトリックスの周辺領域の量を減らし、したがって、装置全体のサイズを減らす。
【００２２】
メモリ回路網を画素内に集積し、低電力モードの動作を与えてもよい。これらのディスプレイにおいて、前記画素に伝送されるビデオデータを、アナログよりもディジタル形式におけるものとしてもよい。
【００２３】
本開示を読むことにより、他の変形および変更が、当業者には明らかになるであろう。これらのような変形および変更は、アクティブマトリックス装置の設計、製造および使用において既知であり、ここに記載した特徴の代わりにまたはこれらに追加して使用することができる等価な他の特徴を含むことができる。請求項を本願において特徴の特定の組み合わせに対して明示したが、本発明の開示の範囲は、ここに明示的または暗示的に開示したどのような新規の特徴または特徴の新規の組み合わせ、またはその一般化も、任意の請求項において現在請求されているのと同じ発明と関係していてもいなくても、本発明が行うように同じ技術的問題のいずれかまたはすべてを軽減してもしなくても、含む。本願人は、これにより、新たな請求項をこれらのような特徴および／またはこれらのような特徴の組み合わせに対して、本願またはそこから派生した何か他の出願の遂行中に示せることの注意を与える。
【図面の簡単な説明】
【図１】既知のアクティブマトリックス装置のマトリックス構成を示す。
【図２】本発明によるアクティブマトリックス装置のマトリックス構成を示す。
【国際公開パンフレット】
2004515822.tif 000003
2004515822.tif 000004
2004515822.tif 000005
2004515822.tif 000006
2004515822.tif 000007
2004515822.tif 000008
2004515822.tif 000009
2004515822.tif 000010
2004515822.tif 000011
2004515822.tif 000012
2004515822.tif 000013
2004515822.tif 000014
【国際公開パンフレット（コレクトバージョン）】
2004515822.tif 000015
【国際調査報告】
2004515822.tif 000016
2004515822.tif 000017
2004515822.tif 000018