(57)【要約】広帯域高速ホッピング受信機フロントエンドは直接デジタル合成（ＤＤＳ）を使用して、直角位相ＬＯ信号１０８，１１０ をフロントエンドのミキサ１００，１０２ に供給する。ＤＤＳ回路１３２は、所望の波形を表す多数のデジタルワードシーケンスを記憶し、クロック信号およびコマンド信号に応答して所望のシーケンス対を１対のＤＡＣ１３４，１３６ に出力する。ＤＡＣはそのシーケンスをアナログ信号に変換し、そのアナログ信号は直角位相ＬＯ信号をミキサに供給するために必要に応じて濾波され２乗される。周波数ホッピングはコマンド信号を変更することにより行われ、これによって異なったシーケンス対が出力され、ミキサに供給されたＬＯ信号の周波数が変更される。高速周波数ホッピングを行うために、能動イメージ除去がＤＤＳ  ＬＯ発生と組合せられる。フロントエンドは完全なシステムを提供するためにＡＤＣ１８０および通信信号プロセッサ１８４と組合せられ、それらは全て共通基板上に集積されることができる。【選択図】図１
2004523142.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ）信号を第１の入力（１０４）で受取り、第１の局部発振器（ＬＯ）信号を第２の入力（１０８）で受取り、その２つの入力信号の和ならびにその２つの入力信号の差から導出された成分を含む出力（１１２）を生成する第１のミキサ（１００）と、
前記ＲＦ信号を第１の入力（１０６）で受取り、第２のＬＯ信号を第２の入力（１１０）で受取り、その２つの入力信号の和ならびにその２つの入力信号の差から求められた成分を含む出力（１１４）を生成する第２のミキサ（１０２）と、
９０°の位相差を前記第１および第２のミキサの出力間に導入するように前記２つのミキサの出力の１以上のものと直列に接続された少なくとも１つの位相シフト回路（１１６）と、
９０°の位相差をそれらの間に有している前記ミキサの出力を合計して、中間周波数（ＩＦ）出力（１２２）を供給する加算回路（１２０）と、
前記第１および第２のＬＯ信号を前記ミキサに供給するように接続されたＬＯ発生回路（１３０）とを備えており、
前記ＬＯ発生回路は、
多数の対のデジタルワードシーケンスを記憶し、クロック信号およびコマンド信号を第１および第２の入力（１３８，１４４）でそれぞれ受取り、前記コマンド信号およびクロック信号に応答して第１および第２の出力（１４０，１４２）で発生されるべき前記記憶されたデジタルワードシーケンス対の１つを選択し、前記記憶されたデジタルワードシーケンス対のそれぞれが特定の周波数とそれらの間における９０°の位相差とを有する第１および第２の周期的波形を表している直接デジタル合成（ＤＤＳ）回路（１３２）と、
前記第１の出力を前記ＤＤＳから入力で受取り、前記第１のＬＯ信号である前記第１の周期的波形を出力で生成する第１のデジタルアナログ変換器（ＤＡＣ）（１３４）と、
前記第２の出力を前記ＤＤＳから入力で受取り、前記第２のＬＯ信号である前記第２の周期的波形を出力で生成する第２のデジタルアナログ変換器（ＤＡＣ）（１３６）とを備えている広帯域高速ホッピング受信機フロントエンド。
【請求項２】
前記少なくとも１つの位相シフト回路は、前記第１のミキサの出力を＋４５°位相シフトするように構成された第１の位相シフト回路（１６６）と、前記第２のミキサの出力を−４５°位相シフトするように構成された第２の位相シフト回路（１６８）とを備えており、前記第１および第２の位相シフト回路の出力は前記加算回路によって合計されて前記ＩＦ出力を供給する請求項１記載の受信機フロントエンド。
【請求項３】
前記ＤＤＳは、前記記憶されたデジタルワードシーケンス対が第１および第２の各正弦波波形を表すように構成されており、さらに、方形波ＬＯ信号を前記ミキサに供給するように前記ＤＡＣ出力と前記ミキサのＬＯ入力との間に接続された１対のスクエアリング回路（１５８，１６０）を備えている請求項１記載の受信機フロントエンド。
【請求項４】
さらに、前記ＤＡＣ出力と前記ミキサのＬＯ信号入力との間に接続された１対のバンドパスフィルタ（１５４，１５６）と、前記加算回路のＩＦ出力をフィルタ処理するために接続されたバンドパスフィルタ（１７４）とを含んでいる請求項１記載の受信機フロントエンド。
【請求項５】
さらに、発振器信号を入力で受取り、前記クロック信号を生成する位相ロックループ回路（１７０）を含んでいる請求項１記載の受信機フロントエンド。
【請求項６】
さらに、前記ＩＦ出力をアナログ入力で受信してデジタル出力（１８２）を生成するように接続されたアナログデジタル（ＡＤＣ）変換器（１８０）と、
前記ＡＤＣのデジタル出力を入力で受信するように接続され、前記ＬＯ信号の周波数が前記ＲＦ信号の周波数と共に変化するように前記ＤＤＳへの前記コマンド信号を生成するように構成されている通信信号プロセッサ（１８４）とを含んでいる請求項１記載の受信機フロントエンド。
【請求項７】
前記ミキサ、位相シフト回路、加算回路およびＬＯ発生回路は、共通の基板上に集積される請求項６記載の受信機フロントエンド。
【請求項８】
さらに、前記フロントエンドを較正するためのパイロットトーン発生回路を含み、前記パイロットトーン発生回路は、
そのデジタル入力に供給されたデジタルワードのシーケンスに応答してＩＦ周波数をそのアナログ出力（１８５）で発生するパイロットトーンＤＡＣ（１８７）と、
デジタルワードの１以上のシーケンスを記憶し、それを前記パイロットトーンＤＡＣのデジタル入力に供給するパイロットトーンＤＡＣ入力ソース（１８８）と、
前記クロック信号の周波数を除算するように接続されたＮによる除算カウンタ（１９２）と、
前記パイロットトーンＤＡＣのＩＦ周波数出力を第１の入力で受取り、前記カウンタの除算されたクロック信号を第２の入力で受取って、その第１および第２の入力により変化するＲＦパイロットトーンを出力において生成するミキサ（１９０）とを含んでおり、
前記パイロットトーンは、前記ＩＦ出力で現れるフロントエンド内の利得および位相エラーを決定するために前記第１および第２のミキサの第１の入力に接続され、前記通信信号プロセッサは前記利得および位相エラーを減少させる必要があるときに前記ＤＤＳのデジタル出力ワードシーケンスを修正するように構成されている請求項６記載の受信機フロントエンド。
【請求項９】
前記通信信号プロセッサは、前記ＤＤＳのデジタル出力ワードシーケンスを修正する補正値を含むルックアップテーブルを含んでおり、発生されたＬＯ周波数のそれぞれに対して１組の補正値を前記ルックアップテーブル中でアドレスするように構成されている請求項６記載の受信機フロントエンド。
【請求項１０】
同位相および直角位相局部発振器（ＬＯ）信号を発生し、前記信号の発生は、
それぞれが特定の周波数における同位相および直角位相ＬＯ波形を表すデジタルワードのシーケンスの多数の対を記憶し、
コマンド信号（１４４）に応答して所望の周波数における同位相および直角位相ＬＯ波形を表す前記デジタルワードシーケンス（１４０，１４２）の対を出力し、
前記出力されたデジタルワードシーケンス対をアナログ波形（１０８，１１０）に変換することによって行われ、前記アナログ波形（１０８，１１０）は所望の周波数における前記同位相および直角位相ＬＯ波形であり、
前記同位相ＬＯ信号をＲＦ入力信号（１０３）と混合し、
前記直角位相ＬＯ信号をＲＦ入力信号と混合し、
前記混合された信号の少なくとも１つを位相シフトして、前記混合された信号間に９０°の位相差を生じさせ、
９０°位相を隔てられた前記混合された信号を合計してＩＦ出力（１２２）を供給するステップを含んでいる周波数ホッピングＲＦ入力信号の混合方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、とくに高速ホッピング周波数を処理する受信機用の混合回路および方法に関する。
【０００２】
【従来の技術】
最近の多くの通信システムは、送信された信号の周波数が高速で変更される“周波数ホッピング”の概念を使用している。これには、このようなシステム内の受信機が広い帯域幅を有し、新しい周波数に迅速に正確に同調できることが必要とされる。
【０００３】
図１にはこのような周波数ホッピング受信機において使用される１つのタイプのフロントエンドが示されている。１対のミキサ１０および１１は入ってきた無線周波数（ＲＦ）信号ＲＦｉｎをそれぞれ第１の入力で受取り、局部発振器（ＬＯ）信号１２および１３をそれぞれ第２の入力で受取る。ＬＯ信号１２および１３は位相が９０°隔てられている。ミキサ１０および１１は、ミキサの入力信号の和および差から導出された成分を含む出力をそれぞれ生成する。ミキサ１０および１１の出力は典型的に、和成分を除去するためにそれぞれローパスフィルタ１４および１６を通過させられる。ミキサ１０のフィルタ処理された出力は、別の９０°位相シフタ１８を通過させられ、シフタ１８とミキサ１１の出力が加算回路２０を使用して合計されて、中間周波数（ＩＦ）出力ＩＦｏｕｔを生成する。ＬＯ信号間の９０°と位相シフタ１８により与えられた９０°位相シフトは “イメージ”周波数での応答を抑制するために使用され、このイメージ周波数は、ＲＦ＞ＬＯかつＲＦ−ＬＯ＝ＩＦのときにＬＯ−ＩＦにより与えられ、ＲＦ＜ＬＯかつＬＯ−ＲＦ＝ＩＦのときにＬＯ＋ＩＦにより与えられる。
【０００４】
フロントエンドは、適切な周波数のＬＯ信号を供給することにより特定のＲＦ周波数に同調される。通常、ＬＯ信号は、固定した入力周波数ｆｃｒｙｓｔａｌを受取って、それを必要なＬＯ周波数まで逓倍する低位相雑音の位相ロックループ（ＰＬＬ）回路２４により供給される。入ってきた種々のＲＦ周波数に適応させるために、ＰＬＬ２４は典型的にそのループ内にＮによる除算カウンタ２６を含んでいる。Ｎの値はデジタルコマンドによって変更可能なものにされ、異なったＮ値を指令することにより異なったＬＯ周波数が供給される。ＰＬＬ出力ｓｉｎωＬＯｔは９０°位相シフタ２８を通過させられ、信号ｃｏｓωＬＯｔを供給し、ｓｉｎωＬＯｔおよびｃｏｓωＬＯｔは共にそれぞれのスクエアリング回路３０および３２を通過させられて直角位相ＬＯ信号１３および１２をそれぞれ供給する。
【０００５】
【発明が解決しようとする課題】
残念ながら、ＰＬＬは、高速周波数ホッピングに適応しなければならない広帯域受信機における使用には適さない。０°および９０°のＬＯ信号は典型的に、直角位相出力を生成するリング発振器（ＶＣＯ）を使用するか、あるいは（図１に示されているように）９０°位相シフトネットワークを通過する出力を有するＬＣ−ＶＣＯを使用して発生される。これらのアプローチは共に本質的に狭帯域であり、しかしながら、現在および将来の無線通信システムが求められている広い帯域にわたるイメージ除去には適応しない。さらに、広帯域の捕捉設定時間については、低位相雑音ＰＬＬはマイクロ秒程度であり、これは遅すぎて高速ホッピング方式に適応できない。
【０００６】
【課題を解決するための手段】
上述された問題を克服すると共に広帯域ＲＦ受信機フロントエンドに非常に高速の周波数ホッピング能力を提供する広帯域高速ホッピング受信機フロントエンドおよび混合方法が提供される。
【０００７】
直角位相ＬＯ信号をフロントエンドのミキサに供給するために直接デジタル合成（ＤＤＳ）が使用される。ＤＤＳ回路は、それぞれが所望の波形を表すデジタルワードの１以上のシーケンスを記憶することにより動作する。クロック信号およびコマンド信号に応答して、シーケンスはデジタルアナログ変換器（ＤＡＣ）に出力され、このＤＡＣがそのデジタルワードシーケンスを所望の波形に変換する。本出願では、ＤＤＳ回路はデジタルワードシーケンスの対を記憶し、その各対の一方のシーケンスは同位相ＬＯ信号に対応し、他方のシーケンスは直角位相ＬＯ信号に対応する。記憶された各シーケンス対は特定の周波数における同位相および直角位相ＬＯ信号を表し、特定の対のシーケンスは、狭帯域ＰＬＬにより発生されることが好ましいクロック信号と、コマンド信号とに応答してＤＡＣに出力される。周波数ホッピングはコマンド信号を変更することにより行われ、
これによって異なった対のシーケンスが出力され、ミキサに供給されたＬＯ信号の周波数が変更される。説明された直角位相ＬＯ信号発生方法は本質的に広帯域であり、狭帯域ＰＬＬにより発生される固定したＤＤＳクロック周波数のためにＰＬＬベースの回路と比較して減少された位相雑音を与える。ＤＡＣの位相雑音は、使用される処理テクノロジー（バイポーラが好ましい）によってのみ制限される。さらに、ＤＤＳ回路の設定時間はＰＰＬより数オーダー小さいため、本発明ははるかに高速の周波数ホッピング能力を提供し、これはモノリシック方法にかなっている。
【０００８】
高速の周波数ホッピングを行うために能動イメージ除去がＤＤＳ  ＬＯ発生と組合せられることが好ましい。完全なシステムを提供するために、フロントエンドは共通基板上に全て集積されることのできるアナログデジダル変換器（ＡＤＣ）および通信信号プロセッサと組合せられることが好ましい。
【０００９】
【発明の実施の形態】
以下の詳細な説明  および添付図面から本発明のその他の特徴および利点が当業者に明らかになるであろう。
本発明の基本的な原理は図２に例示されている。ギルバートミキサであることが好ましい１対のミキサ１００および１０２は、ＲＦ入力信号１０３を入力１０４および１０６においてそれぞれ受取り、１対の直角位相ＬＯ信号を入力１０８（９０°）および１１０（０°）においてそれぞれ受取る。ミキサ１００および１０２は、各出力１１２および１１４を生成し、ミキサ出力１１２は入力１０４および１０６の和および差の成分を含み、ミキサ出力１１４は入力１０６および１１０の和および差の成分を含んでいる。９０°の位相差を導入するために、ミキサ出力間に１以上の位相シフトネットワーク１１６が接続される。図２では、位相シフトネットワーク１１６の出力１１８とミキサ出力１１４は位相が９０°隔てられている。結果的に得られたミキサ出力（１１８，１１４）は加算回路１２０により合計され、ＩＦ出力１２２を生成する。
【００１０】
ＬＯ発生回路１３０は、ＬＯ信号１０８および１１０をミキサ１００および１０２にそれぞれ供給する。回路１３０はＤＤＳ回路１３２と、１対のＤＡＣ１３４および１３６とを含んでいる。上述したように、ＤＤＳ回路は、それぞれが所望の波形を表す１以上のデジタルワードシーケンスを記憶する。ワードの選択されたシーケンスはクロック信号に応答してクロックされる。ＤＤＳ回路１３２は入力１３８においてクロック信号ｆｒｅｆを受取り、２つの出力１４０および１４２においてデジタルワードのシーケンスを生成する。本出願では、１つが同位相（Ｉ）ＬＯ信号（出力１４０において生成された信号）を表し、１つが直角位相（Ｑ）ＬＯ信号（出力１４２において生成された信号）を表す２つの異なったデジタルワードシーケンスを記憶し、出力するためにＤＤＳ１３２が必要である。ＤＤＳ出力１４０において生成されたデジタルワードのシーケンスはＤＡＣ１３４のデジタル入力に接続され、９０°ＬＯ信号１０８を生成し、ＤＤＳ出力１４２において生成されたデジタルワードのシーケンスはＤＡＣ１３６のデジタル入力に接続され、０°ＬＯ信号１１０を生成する。
【００１１】
本発明は周波数ホッピング受信機のフロントエンド適用において使用される。したがって、ＤＤＳ１３２もまた、コマンド入力１４４を有し、各シーケンス対が特定の周波数における同位相および直角位相ＬＯ信号を表すデジタルワードシーケンスの多数の対を記憶する必要がある。たとえば、ＤＤＳ１３２は、３００，１０００および３０００ＭＨｚにおけるＩおよびＱ  ＬＯ信号を表す３対のデジタルワードシーケンスを記憶することができる。所望のＬＯ周波数は、出力１４０および１４２において対応したシーケンス対を出力するように動作するコマンド信号１４４を使用して選択される。
【００１２】
ここに記載されているＬＯ発生回路１３０を使用することにより、従来技術の周波数ホッピングフロントエンドに優る多数の利点が提供される。種々のデジタルワードシーケンスをＤＤＳ１３２中に単に記憶することにより適応させられる種々のＬＯ周波数により、このアプローチは本質的に広帯域となる。設定時間はまた、ＬＯ信号のＰＬＬ発生と比較して大幅に減少される。ＤＡＣの設定時間だけがＤＤＳクロックｆｒｅｆの期間内に適合される必要がある。典型的に３乃至４オーダー減少される設定時間により、ホッピング速度は著しく増加する。位相雑音もまた、広帯域周波数ホッピング受信機で使用されるＰＬＬにより生成されるものと比較して減少される。
【００１３】
ＤＤＳ１３２は、出力１４０および１４２において両デジタルワードシーケンスを同時に生成するように設計された単一回路であることが好ましい。しかしながら、ＩおよびＱデジタルワードシーケンスに専用の別々のＤＤＳデバイスが使用されてもよい。ＤＤＳは周波数ホッピングのために使用されるため、多数のデジタルワードシーケンス対を記憶できなければならず、出力される特定のシーケンス対を選択するためにコマンド入力が使用される。ＤＤＳ回路はよく知られており、たとえば、文献［Ｈｉｇｈ Ｓｐｅｅｄ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕｅｓ，Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ，Ｉｎｃ．（１９９６），ｐｐ．６−２乃至６−４および６−７乃至６−８］に記載されている。
【００１４】
ＤＤＳ１３２により出力されたデジタルワードシーケンスの対は、１対の周期的な波形がＤＡＣ１３４および１３６により生成されるように構成される。ミキサ１００および１０２は典型的に、方形波ＬＯ信号を受取るように設計される。これに適合する１つの方法は、ＤＤＳ１３２にデジタルワードシーケンスを記憶させることであり、その結果ＤＡＣ１３４および１３６により方形波が生成される。しかしながら、ＤＤＳ１３２中に記憶されたワードは正弦波出力をＤＡＣ１３４および１３６から生成するように構成されることが好ましく、その正弦波出力がスクエアリング回路を通過させられて必要な方形波を生成する。これは、図３に示されている本発明の好ましい実施形態に示されている。ＤＤＳ１３２の出力１４０および１４２は、ＤＡＣ１３４および１３６をそれぞれ駆動して、直角位相正弦波出力１５０および１５２を生成する。正弦波出力１５０および１５２は、それらがスクエアリング回路１５８および１６０に送られる前に、バンドパスフィルタ１５４および１５６によりそれぞれフィルタ処理される。回路１５８および１６０は、ミキサ１００および１０２にそれぞれ送られる９０°および０°の方形波ＬＯ信号１６２および１６４を生成する。
【００１５】
いくつかの応用では、ＤＡＣ１３４および１３６のスペクトル純度ならびに受信機の要求に応じて、バンドパスフィルタ１５４および１５６が不要となる可能性がある。ＤＡＣが十分にスペクトル的に純粋であるか、あるいはそれらの非線形性がトリミングまたは較正により軽減されている（以下に説明する）場合、バンドパスフィルタ１５４および１５６は省略されることができる。バンドパスフィルタ１５４および１５６は受動または能動フィルタ処理を使用することができる。
【００１６】
スクエアリング回路１５８および１６０は、ＤＡＣ１３４および１３６の間に存在している可能性のある利得不整合を減少させるが、しかしそれら自身の利得および、または位相不整合を導入する可能性がある。しかしながら、この不整合はまたフロントエンドを較正することにより減少させることができる（以下に説明する）。
【００１７】
位相シフトネットワーク１１６は回路１６６と回路１６８の２個の位相シフト回路により構成されることが好ましく、その一方の回路１６６はその出力１６７においてミキサ１００の出力を＋４５°位相シフトするように接続され、他方の回路１６８はその出力１６９においてミキサ１０２の出力を−４５°位相シフトするように接続されている。組合せにおいて、位相シフト回路１６６および１６８は９０°の位相差を２つのミキサの出力間に導入し、位相シフトされた出力１６７および１６９は加算回路１２０により合計される。位相シフト回路１６６および１６８はフロントエンドに対してイメージ除去を行う。能動イメージ除去を行うためにこの技術を実施する１つの方法は、本出願人にその権利が譲渡された別出願第０９／２２０，２８８号明細書に記載されている。能動イメージ除去は結果的に速い周波数ホッピングを行うことにつながり、したがって好ましいものである。しかしながら、受動的なイメージ除去技術もまた使用可能である。
【００１８】
ＤＤＳ１３２はそのクロック入力１３８においてクロック信号ｆｒｅｆを受取る。クロック信号ｆｒｅｆ はＰＬＬ回路１７０によって供給されることが好ましい。ＰＬＬ回路１７０は、１０ＭＨｚ程度またはそれより低い他の基準周波数で動作する発振器の出力ｆｃｒｙｓｔａｌを受取って、それをＤＤＳにより必要とされている周波数まで増倍し、この周波数は典型的に１乃至１０ＧＨｚ程度である。ＰＬＬ回路１７０は信号出力周波数ｆｒｅｆを供給するので、狭帯域であり、したがって低い位相雑音出力を供給することができる。そのように構成された場合、ＤＡＣ１３４および１３６の位相雑音は使用される処理技術によってのみ制限される。バイポーラＤＡＣは優れた位相雑音特性を提供するのに役立つため好ましい。
【００１９】
図３に示されているＰＬＬ回路は単なる一例に過ぎず、ｆｒｅｆを供給するために広い範囲の種々のＰＬＬ回路が使用可能であることを認識されたい。さらに、ＰＬＬ回路を使用してｆｒｅｆを供給する必要はなく、その用途により必要とされる周波数において非常に安定した正確な基準を提供することのできる別の周波数発生回路もまた使用可能であることを認識されたい。
【００２０】
本発明のフロントエンドの好ましい実施形態は、ＲＦ入力信号をミキサ１００および１０２に供給する前にそれを増幅する低雑音増幅器（ＬＮＡ）１７２を含んでいる。その実施形態はまた、加算回路１２０のＩＦ出力用のアンチエイリアース化フィルタとして機能する能動的または受動的バンドパスフィルタ１７４を含んでいることが好ましい。
【００２１】
本発明のフロントエンドは、完全なシステムを提供するように他のコンポーネントと組合せられることができる。図４には、このようなシステム１７８が示されている。アナログデジタル変換器（ＡＤＣ）１８０が図３のフロントエンドに追加されており、このＡＤＣがフィルタ１７４からのＩＦ出力をデジタルワードのシーケンスに変換する。ＡＤＣ１８０の出力１８２は、必要な周波数ホッピングを行うために必要なコマンド信号をＤＤＳ１３２に供給する通信信号プロセッサ１８４に供給され、このプロセッサ１８４は典型的に受取った信号を解析して復調するために使用されるアルゴリズムを含んでいる。この適用においては、受信機は周波数ホッピングを使用する通信システム中で使用される。通信信号プロセッサ１８４は通信システムの周波数ホッピングスケジュールを含み、そのスケジュールを実施する必要があるときにコマンドをＤＤＳ１３２に送る。
【００２２】
システムはまた、フロントエンドのＬＯおよびＩＦパスに対する利得および位相エラーを較正するために使用される固定した高周波パイロットトーンを発生するコンポーネントを含むことができる。ＩＦ信号１８５は、たとえば、デジタルワードの１以上のシーケンスをＲＯＭベースのルックアップテーブルのようなソース１８８から受取って１以上のＩＦ基準周波数を供給するＤＡＣ１８７を含む回路１８６により発生される。ＩＦ出力１８５はミキサ１９０の１つの入力に供給され、このミキサ１９０はまたＰＬＬ回路１７０の除算された出力をＮによる除算カウンタ１９２を介して受取る（その代わりに、カウンタ１９２はＰＬＬ回路１７０自身の一部分であってもよい）。ミキサ１９０の出力はパイロットトーンであり、その周波数Ｆｐｉｌｏｔはｆｒｅｆ／Ｎ＋ＩＦによって与えられる。パイロットトーンはスイッチ１９４を介してフロントエンドに供給され、通信信号プロセッサ１８４はＡＤＣ１８０の出力を解析して利得および位相エラーを検出する。通信プロセッサ１８４は、各ＬＯおよびパイロットトーン周波数に対するイメージ除去に関して必要な利得および位相補正を決定するためにＦＦＴまたは等価な方法を使用する。これらの補正はルックアップテーブル中に記憶され、このテーブルは、たとえば、ＤＤＳ１３２により生成されたデジタルワードシーケンスが利得および位相エラーを確実に補正されるようにするために発生された各ＬＯ周波数に対してアドレス指定される。
【００２３】
上述された較正技術は、本出願人にその権利が譲渡された本出願人の別出願第０８／９０３，８０７号明細書にさらに詳細に記載されている。この較正技術は、ここに記載されているフロントエンドを較正する唯一の可能な方法ではないことを認識すべきである。
【００２４】
能動的なイメージ除去およびフィルタ処理が使用された場合、図２または図３のいずれのフロントエンドから形成されたコンポーネントでも共通基板上に集積されることができる。同様に、ＡＤＣ１８０、通信信号プロセッサ１８４および図４に示されているパイロットトーン回路は共通基板上においてフロントエンドコンポーネントと共に集積され、完全なチップ上システム（ＳＯＣ）を提供することができる。
【００２５】
本発明の特定の実施形態を図示し、説明してきたが、当業者は多数の変形および別の実施形態を認識するであろう。したがって、本発明は添付された請求の範囲によってのみ制限されるものである。
【図面の簡単な説明】
【図１】
既知の周波数ホッピング受信機のフロントエンドのブロック図。
【図２】
本発明による周波数ホッピング受信機のフロントエンドのブロック図。
【図３】
本発明による受信機フロントエンドの好ましい実施形態のブロック図。
【図４】
本発明による受信機のフロントエンドと、そのフロントエンドを較正するパイロットトーン発生回路とを含むシステムのブロック図。
【図１】
2004523142.tif 000003
【図２】
2004523142.tif 000004
【図３】
2004523142.tif 000005
【図４】
2004523142.tif 000006
【国際公開パンフレット】
2004523142.tif 000007
2004523142.tif 000008
2004523142.tif 000009
2004523142.tif 000010
2004523142.tif 000011
2004523142.tif 000012
2004523142.tif 000013
2004523142.tif 000014
2004523142.tif 000015
2004523142.tif 000016
2004523142.tif 000017
2004523142.tif 000018
2004523142.tif 000019
2004523142.tif 000020
2004523142.tif 000021
2004523142.tif 000022
2004523142.tif 000023
2004523142.tif 000024
2004523142.tif 000025
2004523142.tif 000026
【国際公開パンフレット（コレクトバージョン）】
2004523142.tif 000027
【国際調査報告】
2004523142.tif 000028
2004523142.tif 000029
2004523142.tif 000030