(57)【要約】本発明は、データ読み出しおよび書き込みアクセスが２つのメモリバンク間で共有され、これらの２つのうちの第１のメモリバンクは、他方の第２のメモリバンクの動作クロックと比べて、クロックパルスが半分だけシフトされたクロックで動作されること、および、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが２つのメモリバンクの出力にて組み合わせられることを提供する。本発明は、２つのメモリバンクと、クロック制御ユニットと、該２つのメモリバンク間でデータ読み出しおよび書き込みアクセスを共有するためのマルチプレクサ装置とを有する半導体メモリを提供する。【選択図】図１
2004535035.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリを２倍データ転送速度で動作させる方法であって、
データ読み出しおよび書き込みアクセスが２つのメモリバンク（１０、１１）間で共有され、該２つのメモリバンク（１０、１１）のうちの一方のメモリバンク（１０）は、他方の第２のメモリバンク（１１）と比べて、クロックパルスが半分だけシフトされたクロックで動作させられることと、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが該２つのメモリバンク（１０、１１）の出力にて組み合わされることと、を特徴とする、方法。
【請求項２】
前記第２のメモリバンク（１１）のクロックは、前記読み出しアクセスの間は外部クロック信号の立ち上がりエッジから、および、前記書き込みアクセスの間は該外部クロック信号の立ち下がりエッジから導き出される一方で、前記第１のメモリバンク（１０）のクロックは、該読み出しアクセスの間は該外部クロック信号の立ち下がりエッジから、および該書き込みアクセスの間は該外部クロック信号の立ち上がりエッジから導き出されることを特徴とする、請求項１に記載の方法。
【請求項３】
第１のメモリバンク（１０）のための動作クロック、および第２のメモリバンク（１１）のための動作クロックを外部クロック信号から生成するクロック制御ユニット（１２）と、読み出しアクセスの間、該２つのメモリバンク（１０、１１）からの２つの部分データストリームを組み合わせるための第１のマルチプレクサ（１３）とを特徴とする、請求項１または２に記載の方法を実行するための回路。
【請求項４】
前記書き込みアクセスのための第２のマルチプレクサ（１４）であって、該第２のマルチプレクサは、これに付与される入力データを有し、かつ前記２つのメモリバンク（１０、１１）のための同期信号を生成する、第２のマルチプレクサと、前記２つのマルチプレクサ（１３、１４）は、該２つのメモリバンク（１０、１１）の前記クロック信号によってクロックされることとを特徴とする、請求項３に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリを２倍データ転送速度で動作させる方法に関する。
【背景技術】
【０００２】
データの読み出しおよび書き込みそれぞれの際に、半導体メモリを２倍データ転送速度で動作させるために、それぞれのアクセスはこれまで、シングル伝送速度のアクセスに基づいていた（この技術分野において、「基本データ転送速度（ｓｉｎｇｌｅ  ｄａｔａ  ｔｒａｎｓｆｅｒ  ｒａｔｅ）」という用語は、「基本データ速度（ｓｉｎｇｌｅ  ｄａｔａ  ｒａｔｅ）またはＳＤＲ」とも呼ばれ、「２倍データ転送速度」は「２倍データ速度またはＤＤＲ」とも呼ばれる）。すなわち、例えば、読み出しの際には、２倍データ長を有する内部アクセス動作が単一周波数で行われる。従って、内部データアイテムの最初の半分は、クロック信号の立ち上がりエッジで出力される一方で、内部データアイテムの第２の半分は、クロック信号の立下りエッジで出力される。書き込まれる際には、シーケンスは反転される。データアイテムは、入力側でクロック信号が立ち上がりおよび立ち下がることによって収集され、２倍の長さを有するデータになるように内部で組み合わされ、続いて、内部で、２倍の長さでメモリバンク（アレイ）に書き込まれる。
【０００３】
半導体メモリを２倍の伝送速度で動作させるこの従来の方法は、読み出しアクセスまたは書き込みアクセス動作の間、電流消費が不均一であるというという不利な点を有する。さらに、メモリバンクが２倍の量のデータを供給する必要があるということは問題である。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明の目的は、均一の電流消費を保証し、かつメモリバンクにさらなる負担をかけることなく、２倍データ転送速度を提供する、冒頭で述べた方法を提供することである。
【０００５】
この目的は、請求項１の特徴によって達成される。請求項３は、本発明による方法を実現するための有利な回路を明示する。従属請求項は、本発明の有利な改良点を明示する。
【０００６】
従って、当該の方法において、本発明は、データの読み出しおよび書き込みアクセスが２つのメモリバンク間で共有され、２つのうちの第１のメモリバンクは、他方の第２のメモリバンクの動作クロックと比べてクロックパルスが半分だけシフトされたクロックで動作させられること、および、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが２つのメモリバンクの出力において組み合わされることを提供する。
【０００７】
換言すると、本発明による方法は、２倍の周波数の場合に半分のデータ長で動作するが、従来技術による方法は、単一周波数の場合に２倍データ長で動作する。
【０００８】
アクセスが２つのバンク間で共有される結果、本発明による方法は、読み出しまたは書き込みアクセス動作の間のより均一な電流の配分を確実にする。本発明のさらなる有利な点は、従来技術と対照的に、単一のメモリバンクが２倍の量のデータを供給しなくてもよい。最後に、本発明による方法の有利な点は、ＳＤＲまたは基本データ転送速度のために用いられるものと同じメモリバンクアーキテクチャを用いることが可能なことである。
【０００９】
本発明の有利な改良点は、第２のメモリバンクのクロックが、読み出しアクセスの間は外部クロック信号の立ち上がりエッジから、および、書き込みアクセスの間は外部クロック信号の立ち下がりエッジから導き出される一方で、第１のメモリバンクのクロックは、読み出しアクセスの間は外部クロック信号の立ち下がりエッジから、および書き込みアクセスの間は外部クロック信号の立ち上がりエッジから導き出されることを提供する。
【００１０】
本発明による方法を実行するための有利な回路は、第１のメモリバンクのための動作クロック、および第２のメモリバンクのための動作クロックを外部クロック信号から生成するクロック制御ユニット、および２つのメモリバンクからの２つの部分データストリームを組み合わせるための第１のマルチプレクサを備える。
【００１１】
回路の有利な改良点は、書き込みアクセスのための第２のマルチプレクサを備え、この第２のマルチプレクサは、これに付与される入力データを有し、かつ２つのメモリバンクのための同期信号を生成し、これらの２つのマルチプレクサは、２つのメモリバンクのクロック信号によりクロックされる。
【００１２】
本発明は、以下において、図面を参照して、例示的により詳細に説明される。図面の個々の図は、本発明による方法を実行するための回路の好適な実施形態のブロック図を示す。
【００１３】
半導体メモリにおける２つのメモリバンクが図に示され、かつ１０および１１の参照符号で表示される。本発明によると、データ読み出しおよび書き込みアクセスは、これらの２つのメモリバンク１０と１１との間で共有されるように行われる。この場合、第１のメモリバンク１０は、他方の、第２のメモリバンク１１の動作クロックと比べてクロックパルスが半分だけシフトされたクロックで動作され、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが２つのメモリバンク１０、１１の出力にて組み合わされる。
【００１４】
クロック制御ユニット１２は、２つのメモリバンク１０、１１を制御する目的で提供され、外部信号ｃｍｄおよび外部クロック信号ｃｌｋがクロック制御ユニットに付与される。クロック制御ユニット１２は、これらの入力信号を用いて、第２のメモリバンク１１のためのクロック信号ｃｍｄ１およびクロック信号ｃｍｄ１とｃｍｄ１／２との和を取得する。
【００１５】
第１のマルチプレクサ１３は、メモリバンク１０および１１の出力にて部分データストリームを組み合わせるために用いられる。第２のマルチプレクサ１４は、入力データストリームを２つの部分ストリームに分割するために用いられる。
【００１６】
メモリバンク１０および１１からの部分データストリームは、マルチプレクサ１３に付与される。第２のメモリバンクのためのクロック信号ｃｍｄ１および第１のメモリバンク１０のためのクロック信号ｃｍｄ１＋１／２ｃｍｄ１もまた第１のマルチプレクサ１３に付与される。
【００１７】
入力データは、書き込みアクセスのために第２のマルチプレクサ１４の入力に付与される。第２のメモリバンク１１のためのクロック信号ｃｍｄ１および第１のメモリバンク１０のためのクロック信号ｃｍｄ１＋１／２ｃｍｄ１は、同様に、第２のマルチプレクサ１４に付与される。第１のメモリバンク１０および第２のメモリバンク１１に印加された同期信号は、第２のマルチプレクサ１４の出力にて利用可能である。
【００１８】
上述の回路によって以下のことが達成される。２つのメモリバンク１０と１１との間で共有されるように行われる書き込みアクセス動作の間、第１のメモリバンクは、外部クロック信号ｃｌｋの立下りエッジに応答して動作するが、第２のメモリバンクは、外部クロック信号ｃｌｋの立ち上がりエッジに応答して動作する。読み出しアクセスの間、データメモリ１０および１１の出力にて利用可能である部分データストリームは、クロック制御ユニット１２およびマルチプレクサ１４の制御下で、マルチプレクサ１３によって組み合わされ、内部クロック信号の支援により、２倍の周波数で、もとのデータ長の半分のデータストリームを形成する。
【００１９】
簡略化するために、本発明は、２倍データ転送速度に関して説明された。しかしながら、発明の主旨は、これに限定されない。むしろ、発明のコンセプトは、ｎ（ｎ＝２、４、８等）のデータ転送速度にも適用され得、従って、データ読み出しおよび書き込みアクセスは、ｎ個の数のメモリバンク間で共有される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明による方法を実行するための回路の好適な実施形態のブロック図を示す。
【図１】
2004535035.tif 000003
【国際公開パンフレット】
2004535035.tif 000004
2004535035.tif 000005
2004535035.tif 000006
2004535035.tif 000007
2004535035.tif 000008
2004535035.tif 000009
2004535035.tif 000010
2004535035.tif 000011
2004535035.tif 000012
2004535035.tif 000013
【手続補正書】
【提出日】平成14年3月20日(2002.3.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体メモリを２倍データ転送速度で動作させる方法であって、
データ読み出しおよび書き込みアクセスは、２つのメモリバンク（１０、１１）間で共有され、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが該２つのメモリバンク（１０、１１）の出力にて組み合わされ、
該第１のメモリバンク（１０）は、該第２のメモリバンク（１１）のクロックと比べて、クロックパルスが半分だけシフトされたクロックで動作され、該第１のメモリバンク（１０）のクロックは、該読み出しアクセスの間は外部クロック信号の立ち下がりエッジから、および、該書き込みアクセスの間は該外部クロック信号の立ち上がりエッジから導き出され、該第２のメモリバンク（１１）のクロックは、該読み出しアクセスの間は該外部クロック信号の立ち上がりエッジから、および該書き込みアクセスの間は該外部クロック信号の立ち下がりエッジから導き出される、方法。
【請求項２】
２つのメモリバンク（１０、１１）と、クロック制御ユニット（１２）と、該２つのメモリバンク（１０、１１）間でデータ読み出しおよび書き込みアクセスを共有するためのマルチプレクサ装置（１２、１３）とを有する半導体メモリであって、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが該２つのメモリバンク（１０、１１）の出力にて組み合わされ、該クロック制御ユニット（１２）は、該第１のメモリバンク（１０）および該第２のメモリバンク（１１）を動作させるためのクロック信号を外部クロック信号から生成して、該第１のメモリバンク（１０）は、該第２のメモリバンク（１１）のクロックと比べて、クロックパルスが半分だけシフトされたクロックを用いて動作され、該第１のメモリバンク（１０）のクロックは、該読み出しアクセスの間は該外部クロック信号の立下りエッジから、および該書き込みアクセスの間は該外部クロック信号の立ち上がりエッジから導き出され、該第２のメモリバンク（１１）のクロックは、該読み出しアクセスの間は該外部クロック信号の該立ち上がりエッジから、および、該書き込みアクセスの間は該外部クロック信号の該立下りエッジから導き出される、半導体メモリ。
【請求項３】
前記マルチプレクサ装置は、前記読み出しアクセスの間、前記データストリームを形成するために、前記２つのメモリバンク（１０、１１）からの前記２つの部分データストリームを組み合わせるための第１のマルチプレクサ（１３）と、前記書き込みアクセスの間、該データストリームを該２つのメモリバンク（１０、１１）のための該２つの部分データストリームに分割するための第２のマルチプレクサ（１４）とを有し、該２つのマルチプレクサ（１３、１４）は、該２つのメモリバンク（１０、１１）の該クロック信号によってクロックされる、請求項２に記載の半導体メモリ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前提部に記載の半導体メモリを２倍データ転送速度で動作させる方法に関し、および、請求項２の前提部に記載の半導体メモリに関する。
【背景技術】
【０００２】
データの読み出しおよび書き込みそれぞれの際に、半導体メモリを２倍データ転送速度で動作させるために、それぞれのアクセスはこれまで、シングル伝送速度のアクセスに基づいていた（この技術分野において、「基本データ転送速度（ｓｉｎｇｌｅ  ｄａｔａ  ｔｒａｎｓｆｅｒ  ｒａｔｅ）」という用語は、「基本データ速度（ｓｉｎｇｌｅ  ｄａｔａ  ｒａｔｅ）またはＳＤＲ」とも呼ばれ、「２倍データ転送速度」は「２倍データ速度またはＤＤＲ」とも呼ばれる）。すなわち、例えば、読み出しの際には、２倍データ長を有する内部アクセス動作が単一周波数で行われる。従って、内部データアイテムの最初の半分は、クロック信号の立ち上がりエッジで出力される一方で、内部データアイテムの第２の半分は、クロック信号の立下りエッジで出力される。書き込まれる際には、シーケンスは反転される。データアイテムは、入力側でクロック信号が立ち上がりおよび立ち下がることによって収集され、２倍の長さを有するデータになるように内部で組み合わされ、続いて、内部で、２倍の長さでメモリバンク（アレイ）に書き込まれる。
【０００３】
半導体メモリを２倍の伝送速度で動作させるこの従来の方法は、読み出しアクセスまたは書き込みアクセス動作の間、電流消費が不均一であるというという不利な点を有する。さらに、メモリバンクが２倍の量のデータを供給する必要があるということは問題である。
【０００４】
米国特許第６  ０１６  ２８３号は、半導体メモリを２倍データ転送速度で動作させる方法、および対応する半導体メモリを開示する。この開示の場合、所定の長さのデータアイテムが、立ち上がるクロックエッジおよび立ち下がるクロックエッジそれぞれに基づいて２つの入力バッファに交互に書き込まれ、２倍のデータ長さのデータアイテムを出力にて生成する。この場合、クロック信号が外部クロック信号から導き出され、クロックをシフトさせることによって、外部クロック信号の周波数を２倍にすることが達成される。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の目的は、冒頭で述べた方法および半導体メモリを提供することであり、その結果、均一の電流消費を保証し、かつメモリバンクにさらなる負担をかけることなく、２倍データ転送速度が容易に可能になる。
【０００６】
この目的は、請求項１の特徴を有する方法、および請求項２の特徴を有する半導体メモリによって達成される。請求項３は、本発明の有利な改良点を明示する。
【０００７】
従って、当該の方法において、および対応する半導体メモリにおいて、本発明は、データの読み出しおよび書き込みアクセスが２つのメモリバンク間で共有され、２つのうちの第１のメモリバンクは、他方の第２のメモリバンクの動作クロックと比べてクロックパルスが半分だけシフトされたクロックで動作させられること、および、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが２つのメモリバンクの出力において組み合わされることを提供する。この場合、第２のメモリバンクのクロックが、読み出しアクセスの間は外部クロック信号の立ち上がりエッジから、および書き込みアクセスの間は外部クロック信号の立下りエッジから導き出される一方で、第１のメモリバンクのクロックは、読み出しアクセスの間は外部クロック信号の立下りエッジから、および書き込みアクセスの間は外部クロック信号の立ち上がりエッジから導き出されることが提供される。
【０００８】
換言すると、本発明による方法、および本発明による半導体メモリは、２倍の周波数で半分のデータ長で動作するが、従来技術は、単一周波数で２倍のデータ長で動作する。
【０００９】
アクセスが２つのバンク間で共有される結果、本発明による方法、および本発明による半導体メモリは、読み出しまたは書き込みアクセス動作の間のより均一な電流の配分を確実にする。本発明のさらなる有利な点は、従来技術と対照的に、単一のメモリバンクが２倍の量のデータを供給しなくてもよいことである。最後に、本発明による方法、および本発明による半導体の有利な点は、ＳＤＲまたは基本データ転送速度のために用いられるものと同じメモリバンクアーキテクチャを用いることが可能なことである。
【００１０】
本発明による方法を実行するための有利な回路は、読み出しアクセスの間、データストリームを形成するために、２つのメモリバンクからの２つの部分データストリームを組み合わせるための第１のマルチプレクサ、および、書き込みアクセスの間、データストリームを２つのメモリバンクのための２つの部分データストリームに分割するための第２のマルチプレクサを備える。これらの２つのマルチプレクサは、２つのメモリバンクのクロック信号によってクロックされる。
【００１１】
本発明は、以下において、図面を参照して、例示的により詳細に説明される。図面の個々の図は、本発明による方法を実行するための回路の好適な実施形態のブロック図を示す。
【００１２】
半導体メモリにおける２つのメモリバンクが図に示され、かつ１０および１１の参照符号で表示される。本発明によると、データ読み出しおよび書き込みアクセスは、これらの２つのメモリバンク１０と１１との間で共有されるように行われる。この場合、第１のメモリバンク１０は、他方の、第２のメモリバンク１１の動作クロックと比べてクロックパルスが半分だけシフトされたクロックで動作され、２倍の周波数で１つのデータストリームを形成するために、部分データストリームが２つのメモリバンク１０、１１の出力にて組み合わされる。
【００１３】
クロック制御ユニット１２は、２つのメモリバンク１０、１１を制御する目的で提供され、外部信号ｃｍｄおよび外部クロック信号ｃｌｋがクロック制御ユニットに付与される。クロック制御ユニット１２は、これらの入力信号を用いて、第２のメモリバンク１１のためのクロック信号ｃｍｄ１およびクロック信号ｃｍｄ１とｃｍｄ１／２とを取得する。
【００１４】
第１のマルチプレクサ１３は、メモリバンク１０および１１の出力にて部分データストリームを組み合わせるために用いられる。第２のマルチプレクサ１４は、入力データストリームを２つの部分ストリームに分割するために用いられる。
【００１５】
メモリバンク１０および１１からの部分データストリームは、マルチプレクサ１３に付与される。第２のメモリバンクのためのクロック信号ｃｍｄ１および第１のメモリバンク１０のためのクロック信号ｃｍｄ１＋１／２ｃｍｄ１もまた第１のマルチプレクサ１３に付与される。
【００１６】
入力データは、書き込みアクセスのために第２のマルチプレクサ１４の入力に付与される。第２のメモリバンク１１のためのクロック信号ｃｍｄ１および第１のメモリバンク１０のためのクロック信号ｃｍｄ１＋１／２ｃｍｄ１は、同様に、第２のマルチプレクサ１４に付与される。第１のメモリバンク１０および第２のメモリバンク１１に印加された同期信号は、第２のマルチプレクサ１４の出力にて利用可能である。
【００１７】
上述の回路によって以下のことが達成される。２つのメモリバンク１０と１１との間で共有されるように行われる書き込みアクセス動作の間、第１のメモリバンクは、外部クロック信号ｃｌｋの立下りエッジに応答して動作するが、第２のメモリバンクは、外部クロック信号ｃｌｋの立ち上がりエッジに応答して動作する。読み出しアクセスの間、データメモリ１０および１１の出力にて利用可能である部分データストリームは、クロック制御ユニット１２およびマルチプレクサ１４の制御下で、マルチプレクサ１３によって組み合わされ、内部クロック信号の支援により、２倍の周波数でもとのデータ長の半分のデータストリームを形成する。
【００１８】
簡略化するために、本発明は、２倍データ転送速度に関して説明された。しかしながら、発明の主旨は、これに限定されない。むしろ、発明のコンセプトは、ｎ（ｎ＝２、４、８等）のデータ転送速度にも適用され得、従って、データ読み出しおよび書き込みアクセスは、ｎ個の数のメモリバンク間で共有される。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明による方法を実行するための回路の好適な実施形態のブロック図を示す。




【国際調査報告】
2004535035.tif 000014
2004535035.tif 000015
2004535035.tif 000016
2004535035.tif 000017
2004535035.tif 000018
2004535035.tif 000019