(57)【要約】カスコード・ブートストラップ・アナログ電力増幅回路（１）が、直流電圧端子（１４）と共通端子（ｇｎｄ）間に直列接続された第１ＭＯＳＦＥＴ（１０）および第２ＭＯＳＦＥＴ（１２）を含む。第１ＭＯＳＦＥＴ（１０）のゲート電極にｒｆ入力信号端子（１８）が接続され、第２ＭＯＳＦＥＴ（１２）のゲート電極に直流制御電圧端子（２６）が接続され、第２ＭＯＳＦＥＴ（１２）のドレイン電極とゲート電極間に、ダイオード接続ＭＯＳＦＥＴのような一方向導電性素子（３２）が接続されている。増幅回路（１）の出力は、第２ＭＯＳＦＥＴ（１２）のドレイン電極から取り出される。この回路形態により第１および第２ＭＯＳＦＥＴがより大きい出力電圧揺動に耐えることができ、これによってより高い供給電圧の使用を許容し、結果として所与の負荷値に対してより大きな最大出力電力容量となる。【特許請求の範囲】
【請求項１】
直流電圧端子（１４）と共通端子（ｇｎｄ）との間に直列に接続された第１ＭＯＳＦＥＴ（１０）および第２ＭＯＳＦＥＴ（１２）を備え、前記第１ＭＯＳＦＥＴ（１０）のゲート電極にｒｆ入力信号端子（１８）が接続され、前記第２ＭＯＳＦＥＴ（１２）のゲート電極に直流制御電圧端子（２６）が接続され、前記第２ＭＯＳＦＥＴ（１２）のドレイン電極と前記ゲート電極間に一方向導電性素子（３２）が接続され、前記ドレイン電極から増幅回路出力端子が取り出されるカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項２】
前記第２ＭＯＳＦＥＴ（１２）のドレイン電極は、インダクタ（１６）を介して前記直流電圧端子（１４）に接合され、前記第１ＭＯＳＦＥＴ（１０）のソース電極は前記共通端子（ｇｎｄ）に接続されている請求項１に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項３】
前記増幅回路出力端子は、整合回路（３６）を介して負荷（３４）に接続されている請求項２に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項４】
前記直流制御電圧端子（２６）は、抵抗器（２８）を介して前記第２ＭＯＳＦＥＴ（１２）のゲート電極に接続され、前記ｒｆ入力信号端子（１８）はコンデンサ（２０）を介して前記第１ＭＯＳＦＥＴ（１０）のゲート電極に接続されている請求項１に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項５】
前記一方向導電性素子は、ダイオード接続ＭＯＳＦＥＴ（３２）からなっている請求項１に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項６】
前記ダイオード接続ＭＯＳＦＥＴ（３２）に抵抗器（３８）が直列に接続されている請求項５に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項７】
前記一方向導電性素子（３２）と直列に抵抗器（３８）が接続されている請求項１に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【請求項８】
クラスＡ、クラスＡＢ、クラスＢ、クラスＣおよびクラスＦの増幅器の一つとして構成された請求項１に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
【発明の詳細な説明】
【０００１】
本発明はトランジスタ増幅回路の分野に関し、より詳しくは高周波増幅に使用するのに適した電力増幅回路に関する。
【０００２】
高周波増幅器に使用されるアナログ電力増幅回路（クラスＥまたはスイッチング回路と区別して）は、一般的にクラスＡ、ＡＢ、Ｂ、ＣまたはＦで作動され、その能動要素は選択された導電位相にわたってアナログ増幅器として作動する。この種の電力増幅器は、無線通信機器に使用されるとともに、ＧａＡｓＭＥＳＦＥＴと深いサブミクロンＣＭＯＳ技術の両者において設計されている。
【０００３】
この種の電力増幅器において、出力トランジスタのドレインでの信号揺動は一般的に電力供給電圧の３倍程度である。これがＭＯＳトランジスタ中のゲート・ドレイン間破壊を回避できる最高供給電圧を制限している。したがって、例えば０．２５ミクロンＣＭＯＳプロセスにおいて、公称供給電圧は２．５ボルトである。しかし、２．５ボルトのクラスＢ増幅器は、ゲート破壊電圧が６ボルトであるので、このプロセスでは設計することができない。一つのトランジスタが共通ソース形態にあり、かつ、他のトランジスタが共通ゲート形態にある従来のカスコード構造の増幅器においては、共通ゲート・トランジスタは一定直流ゲート電圧を有し、またゲートは基本的に動作周波数でアースされており、破壊の問題は低減されているが、なくなったわけではない。
【０００４】
直列接続トランジスタおよびブートストラッピング技術を使用して回路性能を改善するための種々の先行技術が存在する。例えば、米国特許第３２６８８２７号、同第４１００４３８号、同第４２８４９０５号、および同第４３１７０５５号の各明細書に開示されている。しかし、これらの文献はカスコード・アナログ電力増幅回路において利用可能な電力供給電圧をいかにして最大にするかという問題には向けられていない。したがって、電力出力が要素の破壊電圧制限のために公称供給電圧よりも低い出力段で動作することによって制限されないカスコード・アナログ電力増幅回路が所望されている。
【０００５】
したがって、本発明の目的は、使用可能な電力供給電圧が最大化され、これによって電力出力が要素の破壊特性によって課された電圧制限で制限されないカスコード・アナログ電力増幅回路を提供することである。
【０００６】
本発明によれば、この目的は、直流電圧端子と共通端子との間に直列に接続された第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴを備え、第１ＭＯＳＦＥＴのゲート電極にｒｆ入力信号端子が接続され、第２ＭＯＳＦＥＴのゲート電極に直流制御電圧端子が接続され、第２ＭＯＳＦＥＴのドレイン電極とゲート電極間に一方向導電性素子が接続され、ドレイン電極から増幅回路出力端子が取り出される、カスコード・ブートストラップ形態の新規なアナログ電力増幅回路によって達成される。ブートストラップ効果を提供するために、第２ＭＯＳＦＥＴのドレイン電極とゲート電極間に一方向導電性要素が接続され、増幅回路出力端子は第２ＭＯＳＦＥＴのドレイン電極から取り出される。
【０００７】
本発明の好ましい実施形態においては、直流制御電圧源端子は抵抗器を介して第２ＭＯＳＦＥＴのゲート電極に接続され、ｒｆ入力信号端子はコンデンサを介して第１ＭＯＳＦＥＴのゲート電極に接続される。
【０００８】
本発明のさらに好ましい実施形態においては、一方向導電性要素はブートストラップ効果を実行するダイオード接続ＭＯＳＦＥＴである。
【０００９】
本発明のさらなる好ましい実施形態においては、一方向導電性要素に抵抗器が直列に接続される。
【００１０】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路は、従来技術のアナログ電力増幅器に対して顕著な改善を提供し、その利用可能な電力供給電圧が実質上増大した電力出力を達成するように最大化される。
【００１１】
本発明のこれらのおよび他の観点は、以後に説明する実施形態を参照して明らかとなるであろうし、また解明されるであろう。
【００１２】
本発明は次の説明を参照して、添付図面を参照することによって、より完全に理解できるであろう。本発明によるカスコード・ブートストラップ・アナログ電力増幅回路の接続図が単一の図に示されている。
【００１３】
従来のアナログ・カスコード増幅器では、上部トランジスタ（図のトランジスタ１２に相当）は共通ゲートモードで動作し、他方、下部トランジスタ（図のトランジスタ１０に相当）は共通ソースモードで動作する。上部トランジスタを共通ゲートモードで動作させるために、そのゲートは一般に、コンデンサおよびインダクタからなる同調回路を介してアースに接続される。なお、インダクタは一般にボンドワイヤインダクタンスから形成される。この種の直列ＬＣ共振器は一般に本質的に狭帯域であるため、インダクタとコンデンサの対をいくつか用いなければならず、そのためいくつかのボンドパッドと大きなチップ領域を必要とすることになる。このようにして、上部トランジスタのゲートは実質的にｒｆアースにあり、その電圧はほぼ変化しないので、所望の共通ゲート動作モードを達成することができる。しかしながら、カスコード増幅器がこのようにして動作するとき、その段は、素子破壊を防止するために定格電源電圧より低い電圧で動作させなければならず、それは電力出力を制限する。
【００１４】
本発明は、そのような欠点を、上部トランジスタのゲートにおけるｒｆアースを行う一般的なアプローチは、小信号動作には要望されるが、電力増幅器のような大信号用途には要望されないという認識によって克服するものである。ｒｆ揺動を伴う上部ゲートの電圧を、以下に述べるようにして許容することによって、大出力電力および大電力効率を得ることができる。
【００１５】
本発明によるカスコード・ブーストラップ・アナログ電力増幅回路１の概略構成を図に示す。この増幅回路は適当なバイアス状態を提供することによってクラスＡ、ＡＢ、Ｂ、ＣまたはＦで動作することができる。この増幅回路は、第２ＭＯＳＦＥＴ１２の主電流パスと直列接続された主電流パスを有する第１ＭＯＳＦＥＴ１０を含み、この直列接続対が直流電圧端子１４と共通端子（アース）間に、端子１４側に接続されたインダクタ１６を介して接続されている。
【００１６】
ＭＯＳＦＥＴ１０のゲート電極に結合コンデンサ２０を介してｒｆ入力信号端子１８が接続され、またＭＯＳＦＥＴ１０のゲートにバイアス電圧源２４に接続された抵抗器２２を介して直流バイアス電圧が供給される。
【００１７】
ＭＯＳＦＥＴ１２のゲートは抵抗器２８を介して直流制御電圧端子２６に接続されている。またＭＯＳＦＥＴ１２のゲートはコンデンサ３０を介して接地（アース）されている。コンデンサ３０は動作周波数における有限インピーダンスを提供する。付加的に、ＭＯＳＦＥＴ１２のゲートとドレインが一方向導電性要素、ここではダイオード接続ＭＯＳＦＥＴ３２を介して接続されており、このダイオード接続ＭＯＳＦＥＴ３２はドレイン電圧がゲート電圧よりも高くなったときに導通する。このダイオード接続ＭＯＳＦＥＴ３２は、次に説明する方法でブートストラッピング作用を提供する。ダイオード接続ＭＯＳＦＥＴ３２は別の形態としてｐｎダイオードとすることもできる。
【００１８】
ＭＯＳＦＥＴ１２のドレインから取り出されるこの増幅回路の能動部分の出力端子は、抵抗器３４によってシンボル的に示された負荷に、整合回路３６を介して接続されている。
【００１９】
上述したように、従来のカスコード増幅器の一般的な動作は、ゲート・ドレイン間破壊を回避するのに使用することができる最大供給電圧に唯一の制限を課し、したがって、最大利用可能電力を実質的に低下させることになる。
【００２０】
出力電力の実質的なさらなる改善が、図に示したカスコード・ブートストラップ・アナログ電力増幅回路を使用することによって達成することができる。この改善は、ここではダイオード接続ＭＯＳＦＥＴ３２である一方向導電性要素を、ＭＯＳＦＥＴ１２のドレイン電極とゲート電極間に接続することによって得られる。これは所望のブートストラップ効果を簡単かつ効果的に達成するためである。ＭＯＳＦＥＴ１０のゲートにおける信号がハイ（高値）であるとき、トランジスタ１０と１２の電流が増大し、またトランジスタ１２のドレインの電圧がロウ（低値）になる。したがって、ダイオード接続ＭＯＳＦＥＴ３２は非導電性となり、また回路動作においては機能しなくなる。ＭＯＳＦＥＴ１０のゲートにおける信号がロウになると、ＭＯＳＦＥＴ１０の電流が減少し、またＭＯＳＦＥＴ１２のドレインにおける電圧が増大し始める。一度この電圧が、ＭＯＳＦＥＴ１２のゲートに印加される直流電圧にダイード接続ＭＯＳＦＥＴ３２の閾値電圧を加えた値を超えると、ダイオード接続ＭＯＳＦＥＴ３２が導電性を示し始め、またＭＯＳＦＥＴ１２のゲートにおける電圧が増大し、これに続いてドレインの電圧が増大する。ダイオード接続ＭＯＳＦＥＴ３２の結合構造だけでなく、要素２８と３０の値を適切に選択することにより、ＭＯＳＦＥＴ１２のドレイン・ゲート間電圧を適切に制御することができる。ＭＯＳＦＥＴ１２のゲートにおける電圧がそのソース電圧を制御し、ＭＯＳＦＥＴ１２のソースがＭＯＳＦＥＴ１０のドレインに接続されているので、ＭＯＳＦＥＴ１０のゲート・ドレイン電圧も制御することができる。
【００２１】
ＭＯＳＦＥＴ１０のドレイン・ゲート間電圧を超えるさらなる制御過程がダイオード接続ＭＯＳＦＥＴ３２に直列の抵抗器３８を提供することによって得られる。この抵抗器３８はＭＯＳＦＥＴ３２が導通したとき電圧降下を生じ、ＭＯＳＦＥＴ３２および抵抗器３８の直列回路を介して流れる電流を制限し、かつ、ＭＯＳＦＥＴ１０が導通し始める時点をシフトさせる。なお、抵抗器３８の抵抗値を選択することによってコンデンサ３０の充電速度を制御することができる。このようにして、ＭＯＳＦＥＴ１２のゲート電圧の上昇における遅れを最適化することによって付加的な設計の柔軟性を提供することができ、また最適化されるべきＭＯＳＦＥＴ１０および１２間の電圧配分を適正化することができる。
【００２２】
ＭＯＳＦＥＴ１０および１２がほぼ同じ最大ドレイン・ゲート間電圧を受けたときに、適切な破壊能力が得られることが分かった。これがいずれのトランジスタの破壊なしに所与のトランジスタ設計のための最大可能供給電圧の使用を許容する。上述したように、要素２８、３０、３２および３８のパラメータを適切に選択して、この条件を達成することにより、本発明の回路は従来の回路の供給電圧よりも高い電圧で作動することができ、したがって、所与の負荷値に対して出力電力を大幅に増大させることができる。
【００２３】
このようにして、本発明は利用可能供給電圧を最大にすることができるカスコード・ブートストラップ・アナログ電力増幅回路を提供し、これによって電力出力が、要素の破壊を回避するために、公称供給電圧よりも低い電圧で出力ステージを動作させる必要性によって制限されることがなくなる。付加的に、本発明によって達成される改善は、簡単かつ経済的な回路形態で実施することができる。
【００２４】
本発明は特にその好ましい実施形態を参照し説明したが、当業者にとってはその形態および詳細において種々の変形が本発明の精神または範囲から逸脱することなく変形可能であることが理解されよう。したがって、例えば本発明は、ＣＭＯＳ技術だけでなく、ＧａＡｓＭＥＳＦＥＴまたはＧａＡｓＰＨＥＭＴ技術にも適用することができる。付加的に、異なるタイプのトランジスタまたは他の要素も使用でき、また回路形態の別の例も特定する設計条件に適するように構成することができる。
【図面の簡単な説明】
【図１】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路を示す接続図である。
【図１】
2004515937.tif 000002
【国際公開パンフレット】
2004515937.tif 000003
2004515937.tif 000004
2004515937.tif 000005
2004515937.tif 000006
2004515937.tif 000007
2004515937.tif 000008
2004515937.tif 000009
2004515937.tif 000010
2004515937.tif 000011