(57)【要約】エミッタ電極（６０）及びゲート電極（５０）を劣化から守るように、電界放射ディスプレイ装置の素子をターンオン及びターンオフする回路及び方法。回路（９１０）は、一実施形態では状態機械を用いて実現され得るシーケンサを有する制御ロジック（９１６）を含む。電源が入れられると、制御ロジックは、アノード電極（９１４）に電圧を供給する高電圧電源（９１２）にイネーブル信号を送る。そのとき、低電圧電源（９１８）及び駆動回路（９２０）は、ディスエブルされている。高電圧電源から確認信号を受信すると、制御ロジックは、駆動回路（９２０）に電圧を供給する低電圧電源をイネーブルする。低電圧電源（９１８）から確認信号を受信すると、或いは、任意で、所定時間が経過すると、制御ロジック（９１６）は、ＦＥＤ装置の行及び列を構成するゲート電極（５０）及びエミッタ電極（６０）を駆動する駆動回路（９２０）をイネーブルする。パワダウンされると、制御ロジック（９１６）は、最初に低電圧電源（９１８）をディスエブルし、次に高電圧電源（９１２）をディスエブルする。
2004523005.tif 000002
【特許請求の範囲】
【請求項１】
電界放射ディスプレイ装置であって、
各々が駆動回路によって制御される各エミッタ電極及び各ゲート電極を有するピクセルの行及び列と、アノード電極と、を有するディスプレイと、
前記アノード電極に高電圧を供給するために接続された高電圧電源と、
前記駆動回路に低電圧を供給するために接続された低電圧電源と、
前記高／低電圧電源及び前記駆動回路に接続され、前記エミッタから前記ゲート電極への電子放出を防止するために、最初に前記高電圧電源をイネーブルし、次に前記低電圧電源をイネーブルすることによって前記ディスプレイに電源を入れる制御ロジックと、を有することを特徴とする電界放射ディスプレイ装置。
【請求項２】
請求項１記載の電界放射ディスプレイ装置であって、
前記制御ロジックは、前記低電圧電源をイネーブルした後に前記駆動回路をイネーブルする、ことを特徴とする電界放射ディスプレイ装置。
【請求項３】
請求項１記載の電界放射ディスプレイ装置であって、
前記高電圧電源は、その作動電圧に達すると確認信号を生成し、
前記制御ロジックは、前記高電圧電源へのイネーブル信号を生成することによって前記高電圧電源をイネーブルし、
前記制御ロジックは、前記高電圧電源から前記確認信号を受信したことに応答して前記低電圧電源へのイネーブル信号を生成することによって、前記低電圧電源をイネーブルする、ことを特徴とする電界放射ディスプレイ装置。
【請求項４】
請求項１記載の電界放射ディスプレイ装置であって、
前記エミッタ電極は、円錐形の電子エミッタを有し、
前記円錐形の電子エミッタの各々は、モリブデン先端を有する、ことを特徴とする電界放射ディスプレイ装置。
【請求項５】
請求項１記載の電界放射ディスプレイ装置であって、
前記ディスプレイ内の汚染物質を捕獲するガス・トラッピング装置を更に有する、ことを特徴とする電界放射ディスプレイ装置。
【請求項６】
電界放射ディスプレイ装置であって、
各々が駆動回路によって制御される各エミッタ電極及び各ゲート電極を有するピクセルの行及び列と、アノード電極と、を有するディスプレイと、
前記アノード電極に高電圧を供給するために接続され、第一のイネーブル信号を受信するために接続され、更に、その作動電圧に達すると確認信号を生成する高電圧電源と、
前記駆動回路に低電圧を供給するために接続され、第二のイネーブル信号を受信するために接続された低電圧電源と、
前記高／低電圧電源及び前記駆動回路に接続され、前記エミッタから前記ゲート電極への電子放出を防止するために、最初に前記第一のイネーブル信号を生成し、次に前記確認信号に応答して前記第二のイネーブル信号を生成することによって前記ディスプレイに電源を入れる制御ロジックと、を有することを特徴とする電界放射ディスプレイ装置。
【請求項７】
請求項６記載の電界放射ディスプレイ装置であって、
前記駆動回路は、第三のイネーブル信号を受信するために接続され、
前記制御ロジックは、前記低電圧電源をイネーブルした後、前記第三のイネーブル信号を生成することによって前記駆動回路をイネーブルする、ことを特徴とする電界放射ディスプレイ装置。
【請求項８】
請求項７記載の電界放射ディスプレイ装置であって、
前記第三のイネーブル信号は、前記低電圧電源がイネーブルされてから所定時間後に生成される、ことを特徴とする電界放射ディスプレイ装置。
【請求項９】
請求項７記載の電界放射ディスプレイ装置であって、
前記低電圧電源は、その作動電圧に達すると確認信号を生成し、
前記第三のイネーブル信号は、前記制御ロジックが前記低電圧電源から前記確認信号を受信した後に生成される、ことを特徴とする電界放射ディスプレイ装置。
【請求項１０】
請求項１又は７記載の電界放射ディスプレイ装置であって、
前記制御ロジックが状態機械シーケンサによって実現される、ことを特徴とする電界放射ディスプレイ装置。
【請求項１１】
請求項１又は７記載の電界放射ディスプレイ装置であって、
前記制御ロジックは、最初に前記低電圧電源をディスエブルして、次に前記高電圧電源をディスエブルすることによって、前記ディスプレイをパワダウンする、ことを特徴とする電界放射ディスプレイ装置。
【請求項１２】
請求項１又は７記載の電界放射ディスプレイ装置であって、
前記高電圧は、５，０００〜１０，０００ボルトの範囲内である、ことを特徴とする電界放射ディスプレイ装置。
【請求項１３】
請求項１又は７記載の電界放射ディスプレイ装置であって、
前記エミッタ電極は、円錐形の電子エミッタを有する、ことを特徴とする電界放射ディスプレイ装置。
【請求項１４】
請求項１３記載の電界放射ディスプレイ装置であって、
前記円錐形の電子エミッタのそれぞれは、モリブデン先端を有する、ことを特徴とする電界放射ディスプレイ装置。
【請求項１５】
請求項７記載の電界放射ディスプレイ装置であって、
前記ディスプレイ内の汚染物質を捕獲するガス・トラッピング装置を更に有する、ことを特徴とする電界放射ディスプレイ装置。
【請求項１６】
電界放射ディスプレイ装置であって、
各々が駆動回路によって制御される各エミッタ電極及び各ゲート電極を有するピクセルの行及び列と、アノード電極と、を有するディスプレイと、
前記アノード電極に高電圧を供給するために接続された高電圧電源と、
前記駆動回路に低電圧を供給するために接続された低電圧電源と、
前記アノード電極において高電圧を検出する検出手段と、
前記高／低電圧電源及び前記駆動回路に接続され、前記検出手段によって前記アノードにおいて高電圧が検出された後で前記低電圧電源をイネーブルすることによって前記ディスプレイに電源を入れる制御ロジックと、を有することを特徴とする電界放射ディスプレイ装置。
【請求項１７】
請求項１６記載のディスプレイであって、
前記制御ロジックは、電源が入れられると、前記高電圧電源へのイネーブル信号を生成することによって前記高電圧電源をイネーブルし、
前記制御ロジックは、前記検出手段から信号を受信したことに応答して前記低電圧電源へのイネーブル信号を生成することによって、前記低電圧電源をイネーブルする、ことを特徴とするディスプレイ。
【請求項１８】
請求項１７記載のディスプレイであって、
前記ディスプレイは、フォーカス・ワッフルを更に有し、
前記検出手段は、前記フォーカス・ワッフルへの電流を検出する回路を有する、ことを特徴とするディスプレイ。
【請求項１９】
請求項１７記載のディスプレイであって、
前記ディスプレイは、フォーカス・ワッフルを更に有し、
前記検出手段は、前記フォーカス・ワッフルを通じて前記アノードにおける電圧上昇を容量性的に検出する回路を有する、ことを特徴とするディスプレイ。
【請求項２０】
請求項１７記載のディスプレイであって、
前記ディスプレイは、前記アノード上に導電層を更に有し、
前記検出手段は、前記導電層を通じて前記アノードにおける電圧上昇を容量性的に検出する回路を有する、ことを特徴とするディスプレイ。
【請求項２１】
請求項１７記載のディスプレイであって、
前記検出手段は、前記アノードへの静電気力を検出しているマイクロメカニカル力検出器を有する、ことを特徴とするディスプレイ。
【請求項２２】
請求項１７記載のディスプレイであって、
前記カソードの近くに配置され、電源が入れられたときにパルシングによって起動されるサブピクセルと、
前記サブピクセル上に置かれた蛍光体パッチと、を更に有し、
前記検出手段は、前記サブピクセルから発せられた光を検出する、ことを特徴とするディスプレイ。
【請求項２３】
請求項１７記載のディスプレイであって、
前記カソードの近くに配置され、電源が入れられたときにパルシングによって起動されるサブピクセルと、
前記サブピクセル上に置かれた独立接続アノード・セクションと、を更に有し、
前記検出手段は、前記サブピクセルに対応する前期アノードからの電流信号を検出する、ことを特徴とするディスプレイ。
【請求項２４】
請求項２３記載のディスプレイであって、
前記独立接続アノード・セクションは蛍光体パッチである、ことを特徴とするディスプレイ。
【請求項２５】
ピクセルの行及び列とアノード電極とを有するディスプレイを有し、
前記ピクセルの各々が、駆動回路によって制御される各エミッタ電極及び各ゲート電極を有する、電界放射ディスプレイ装置において、該ディスプレイ装置に電源を入れる方法であって、
ａ）制御ロジックが前記アノード電極に高電圧を供給する高電圧電源への第一のイネーブル信号を生成する工程と、
ｂ）前記高電圧電源がその作動電圧に達すると確認信号を生成する工程と、
ｃ）前記制御ロジックが、前記確認信号に応答して、前記駆動回路に低電圧を供給する低電圧電源への第二のイネーブル信号を生成する工程と、を有することを特徴とする方法。
【請求項２６】
請求項２５記載の方法であって、
ｄ）前記制御ロジックが前記低電圧電源をイネーブルした後に前記駆動回路をイネーブルする工程、を更に有することを特徴とする方法。
【請求項２７】
請求項２５記載の方法であって、
ｄ）前記制御ロジックが、最初に前記低電圧電源をディスエブルし、次に前記高電圧電源をディスエブルすることによって、前記ディスプレイをパワダウンする工程、を更に有することを特徴とする方法。
【請求項２８】
請求項２５記載の方法であって、
前記制御ロジックは状態機械シーケンサによって実現される、ことを特徴とする方法。
【請求項２９】
請求項２５記載の方法であって、
前記高電圧は、５，０００〜１０，０００ボルトの範囲内である、ことを特徴とする方法。
【請求項３０】
請求項２５記載の方法であって、
前記エミッタ電極は円錐形の電子エミッタを有する、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラット・パネル・ディスプレイ・スクリーンの分野に係り、特に、フラット・パネル電界放射ディスプレイ・スクリーンの分野に関する。
【背景技術】
【０００２】
フラット・パネル電界放射ディスプレイ（ＦＥＤ）は、標準的な陰極線管（ＣＲＴ）ディスプレイのように、蛍光面の画素（ピクセル）上に高エネルギ電子を衝突させることによって光を生成する。次いで、励起蛍光体は、電子エネルギを可視光に変換する。しかし、１つの（場合によっては３つの）電子ビームを用いて蛍光面をラスター・パターンで走査する従来のＣＲＴディスプレイと異なり、ＦＥＤは各ピクセルの各カラー素子に対して静止した電子ビームを用いる。これは、従来のＣＲＴの走査電子ビームに必要な電子源〜スクリーン間距離に比べて、非常に短い電子源〜スクリーン間距離しか必要としない。加えて、ＦＥＤはＣＲＴより電力消費が大幅に少ない。これらの要因により、ＦＥＤは、ラップトップ・コンピュータ、ポケベル、携帯電話、ポケットテレビ、ＰＤＡ、及び、携帯ゲーム機、などのポータブルなエレクトロニクス製品にとって理想的である。
【０００３】
ＦＥＤに関する問題の１つは、ＦＥＤ真空管が、電子放出素子、フェースプレート、ゲート電極、フォーカス電極（誘電体層や金属層など）、及び、スペーサ壁の表面に付着し得る微量の汚染物質を含むかもしれないことである。これら汚染物質は、十分なエネルギの電子が衝突してくると、払い落とされ得る。したがって、ＦＥＤがオン又はオフに切り替えられたときに、これらの汚染物質がＦＥＤ真空管内に高圧の小さいゾーンを形成する可能性が高い。
【０００４】
加えて、エミッタ電極からゲート電極までの電子放出は、エミッタ及びゲート双方の劣化を引き起こし得る。例えば、ゲートがエミッタに対して正であると、エミッタ電極からゲート電極へ電子が引き寄せられる。加えて、高圧が存在すると、エミッタからゲート電極への電子放出が促進される。これにより、一部の電子はディスプレイ・スクリーンではなく、ゲート電極と衝突し得る。この状況は、ゲート電極の過熱などのゲート電極の劣化を導き得る。また、ゲート電極への放出は、エミッタとゲート電極の間の電圧差に影響を与え得る。また、エミッタ電極からゲート電極への電子放出により、イオン及び他の物質破片がゲートから放出され、エミッタ電極に付着し得る。これは、エミッタの劣化を起こし得る。
【０００５】
また、電子がスペーサ壁及びフォーカル電極に当たり、均一でないエミッタ劣化を引き起こすことも注目に値する。電子がアノード以外のあらゆる表面に当たると問題が発生する。なぜなら、それら他の表面は、正常なテレビ作動中に電子ビームによって磨かれないので、汚れやすく、気体が抜けやすいからである。
【０００６】
加えて、電子が電子放出素子とゲート電極の間でギャップを飛び越すとき、電流の発光放射も観察できる。また、精巧な電子エミッタへの深刻なダメージももたらし得る。当然、一般に「アーク放電」として一般的に知られているこの現象は、非常に望ましくない。
【０００７】
従来、アーク放電問題を回避する１つの方法は、汚染物質を取り除くためにＦＥＤ真空管を手でこすることであった。しかし、この方法によってすべての汚染物質を取り除くことは難しい。さらに、手でこするプロセスは、時間の浪費であり、労働集約的であり、ＦＥＤスクリーンの製造コストを不必要な増加させる。
【発明の開示】
【課題を解決するための手段】
【０００８】
したがって、本発明の一実施形態は、ＦＥＤスクリーンから汚染粒子を取り除く改善された方法を提供する。また、本発明は、ターンオン及びターンオフ中にゲートからエミッタへ電流が流れるのを防止し、よってゲート及びエミッタ電極が劣化する可能性を低減する電界放射ディスプレイの改善された操作方法及び回路を提供する。
【０００９】
ここまでに具体的に述べられなかった本発明の上記及び他の利点は、本発明のここでの説明内で明らかにする。
【００１０】
本発明の実施形態は、新たに組み立てられた電界放射ディスプレイにおいて汚染物質を取り除く方法を提供する。本発明の一実施形態によれば、汚染物粒子は、ａ）電界放射ディスプレイ（ＦＥＤ）のアノードに所定の電圧を印加する工程と、ｂ）アノードが所定の電圧に達した後、ゆっくりとＦＥＤの放出電流を増加させる工程と、及び、ｃ）放出された電子によって打ち落とされたイオン及び汚染物質を捕まえるイオン・トラッピング装置を設ける工程と、を含む調整プロセスによって、取り除かれる。この実施形態において、アノードに所定の電圧を印加することによって、そして、ゆっくりとＦＥＤの放出電流を増加させることによって、汚染物質種はＦＥＤにダメージを与えずに効果的に取り除かれる。
【００１１】
また、本発明の実施形態は、ターンオン及びターンオフ中にゲートからエミッタへ電流が流れないようにＦＥＤを操作する方法及び回路も提供する。この実施形態は、ＦＥＤ操作中に、エミッタ及びゲートを劣化から守る。この実施形態において、本方法は、ａ）アノード・ディスプレイ・スクリーンをイネーブルする工程と、ｂ）アノード・ディスプレイ・スクリーンがイネーブルされてから所定時間経過後に電子エミッタをイネーブルする工程と、を含む。この実施形態において、エミッタがイネーブルされる前にアノード・ディスプレイ・スクリーンに所定の電圧に達する十分な時間を与えることによって、放出された電子はアノードに引き寄せられる。このようにして、ＦＥＤがターンオンされるとき、ゲートからエミッタへの電流、ゲートからスペーサへの電流、及び、ゲートからフォーカスへの電流、は効果的に取り除かれる。本実施形態において、アノード・ディスプレイ・スクリーンは、ディスプレイ・スクリーンへ所定の高電圧を印加することによってイネーブルされ、電子エミッタは、ＦＥＤのゲート電極及びエミッタ電極を適切な電圧にすることによって、イネーブルされる。
【００１２】
本発明の更に別の実施形態において、ゲートからエミッタへの電流を防止する電界放射ディスプレイの操作方法は、ａ）所定期間、エミッタをディスエブルする工程と、ｂ）電子エミッタがディスエブルされてからアノード・ディスプレイ・スクリーンをディスエブルする工程、とを含む。本実施形態において、アノード・ディスプレイ・スクリーンをディスエブルする前に電子エミッタがディスエブルされる十分な時間を与えることによって、すべての残っている電子がアノードに引き寄せられる。このようにして、ゲートからエミッタへの電流は、ＦＥＤのターンオフ・シーケンスの間、取り除かれる。本実施形態において、アノード・ディスプレイ・スクリーンは、アノードから電圧源を取り除き、アノードをグラウンド電位にすることによって、ディスエブルすることができ、電子エミッタは、ゲート電極及びエミッタ電極をグラウンド電圧にすることによってディスエブルされる。
【００１３】
更に別の実施形態において、本発明は、エミッタ電極及びゲート電極を劣化から守るように電界放射ディスプレイ（ＦＥＤ）装置の素子をターンオン及びターンオフする回路及び方法を含む。本回路は、一実施形態では状態機械を使って実現され得るシーケンサを有する制御ロジックを含む。電源が入れられると、制御ロジックは、アノード電極に電圧を供給する高電圧電源にイネーブル信号を送る。このとき、低電圧電源及び駆動回路は、ディスエブルされている。高電圧電源から確認信号を受信すると、制御ロジックは、駆動回路に電圧を供給する低電圧電源をイネーブルする。低電圧電源から確認信号を受信すると、或いは、任意で、所定時間が経過すると、制御ロジックは、ＦＥＤ装置の行及び列を構成するゲート電極及びエミッタ電極を駆動する駆動回路をイネーブルする。パワダウンされると、制御ロジックは、最初に低電圧電源をディスエブルし、次に高電圧電源をディスエブルする。以上は、ＦＥＤのノーマルなオペレーションの間に、電源オン／オフされる度に、発生する。そうすることによって、本発明の実施形態は、エミッタ電極からゲート電極、フォーカス電極、又はスペーサへの直接電子放出を制限することによって、エミッタ電極及びゲート電極の劣化を低減する。
【００１４】
本発明の実施形態は、上記に加え、電界放射ディスプレイに、電子を放出する電子放出素子、該電子放出素子からの電子放出を制御するゲート電極、及び、該電子を収集するディスプレイ・スクリーン、を備える工程と、ディスプレイ・スクリーンをイネーブルして、ディスプレイ・スクリーンと電子放出素子の間の電圧差を確立する工程と、ディスプレイ・スクリーンのイネーブル後、電圧差が確立されて電子がディスプレイ・スクリーンに向かい、電子がゲート電極に当たることをほぼ防ぐまで、電子放出素子からのかなりの電子放出を遅らせることによってゲート電極をイネーブルする工程と、を有する電界放射ディスプレイ操作方法を含む。
【００１５】
本発明の実施形態は、更に、ベースプレートと、ベースプレート上の複数の電子放出素子と、電子放出素子からの電子放出を制御するベースプレート上のゲート電極と、ベースプレートから間隔をおいて配置され、電子放出素子から放出された電子を集めてその上に画像を生成するように設定されたディスプレイ・スクリーンと、電子放出素子への電子の流れを制御するように構成され、電界放射ディスプレイ装置のターンオン中にゲートからエミッタへの電流をほぼ防止するために、電子放出素子からのかなりの電子放出の前に、ディスプレイ・スクリーンと電子放出素子の間に電圧差を確立させる制御回路と、を有する電界放射ディスプレイ装置、を含む。
【００１６】
また、実施形態は、電界放射ディスプレイ装置であって、各々が駆動回路によって制御される各エミッタ電極及び各ゲート電極を有するピクセルの行及び列と、アノード電極と、を有するディスプレイと；アノード電極に高電圧を供給するために接続され、第一のイネーブル信号を受信するために接続され、更に、その作動電圧に達すると確認信号を生成する高電圧電源と；駆動回路に低電圧を供給するために接続され、第二のイネーブル信号を受信するために接続された低電圧電源と；高／低電圧電源及び駆動回路に接続され、エミッタからゲート電極への電子放出を防止するために、電源オン信号に応答して、最初に第一のイネーブル信号を生成し、次に確認信号に応答して第二のイネーブル信号を生成することによってディスプレイに電源を入れる制御ロジックと、を有する電界放射ディスプレイ装置を含む。
【００１７】
実施形態は、上記に加え、駆動回路が第三のイネーブル信号を受信するために接続され、制御ロジックが、低電圧電源をイネーブルした後、第三のイネーブル信号を生成することによって駆動回路をイネーブルする電界放射ディスプレイ装置も含む。実施形態は、上記に加え、制御ロジックが、最初に低電圧電源をディスエブルし、次に高電圧電源をディスエブルすることによって、ディスプレイをパワダウンする電界放射ディスプレイ装置も含む。実施形態は、上記に加え、制御ロジックが状態機械シーケンサによって実現され、ディスプレイ内の汚染物質を捕獲するガス・トラッピング装置を更に有する電界放射ディスプレイ装置を含む。
【００１８】
本明細書に組み込まれ、その一部を構成する添付図面は、本発明の実施形態を示し、説明と共に本発明の原理を説明している。
【発明を実施するための最良の形態】
【００１９】
ここで、本発明の本実施形態を詳細に参照する。実施形態の例は、添付図面に示されており、ＦＥＤスクリーンを正常作動中に電源オン／オフさせてエミッタ及びゲート電極の劣化を低減する方法及び回路を含む。本発明を本実施形態と共に説明するが、それらは本発明をこれらの実施形態に制限することを意図したものでないことは明らかである。むしろ、本発明は、付属の請求項によって定義された本発明の意図及び範囲内に含まれ得る代替物、変形例、及び、等価物をカバーすることが意図されている。さらに、以下の説明においては、説明上、本発明の完全な理解を提供するために多くの具体的詳細を説明する。しかし、本開示を読めば当業者には明らかなように、本発明はこれら具体的詳細が無くても実施され得る。他の例において、良く知られた構造及び装置は、本発明の態様が分かりにくくなるのを避けるために、詳細に説明しない。
【００２０】
（電界放射ディスプレイの概要）
電界放射ディスプレイの概要を提示する。図１は、ＦＥＤフラット・パネル・ディスプレイの一部の横断面図であり、多層構造７５を示す。多層構造７５は、基板構造とも呼ばれる電界放出バックプレート構造４５と、電子受信フェースプレート構造７０とを含む。画像は、フェースプレート構造７０に生成される。バックプレート構造４５は、一般的に、電気的絶縁バックプレート６５、エミッタ（又は、カソード）電極６０、電気的絶縁層５５、パターニングされたゲート電極５０、及び、絶縁層５５を貫く開口部に置かれた円錐形の電子放出素子４０、から成る。電子放出素子４０の１つのタイプは、Ｔｗｉｃｈｅｌｌらに１９９７年３月４日に発行された米国特許第５，６０８，２８３号に記載されており、別のタイプは、Ｓｐｉｎｄｔｅｔらに１９９７年３月４日に発行された米国特許第５，６０７，３３５号に記載されている。これらは、いずれもここに参考文献として組み込まれる。電子放出素子４０の先端は、ゲート電極５０の対応する開口部を通って露出している。エミッタ電極６０及び電子放出素子４０は、一緒に、ＦＥＤフラット・パネル・ディスプレイの図示した部分７５のカソードを構成している。フェースプレート構造７０は、電気的絶縁フェースプレート１５、アノード２０、及び、蛍光体コーティング２５によって構成される。素子４０から放出された電子は、蛍光体部分３０によって受信される。一実施形態において、電子放出素子４０は、円錐形のモリブデン先端を含む。本発明の他の実施形態において、アノード２０は蛍光体２５上に配置され、エミッタ４０はフィラメントなどの他の幾何学的形状を含む。
【００２１】
電子放出素子４０からの電子の放出は、適切な電圧（ＶＧ）をゲート電極５０に印加することによって制御される。別の電圧（ＶＥ）は、エミッタ電極６０によって直接電子放出素子４０に印加される。ゲート−エミッタ電圧（例えば、ＶＧ−ＶＥ又はＶＧＥ）が増えると、電子放出が増える。高電圧（ＶＣ）をアノード２０に印加することによって、電子が蛍光体２５へ向けられる。適切なゲート−エミッタ電圧ＶＧＥが印加されると、電子は、様々な値のオフノーマル放出角度θ４２で電子放出素子４０から放出される。放出された電子は、図１のライン３５によって示された非線形な（例えば、放物線状の）軌道をたどり、蛍光体２５のターゲット部分と衝突する。このように、ＶＧ及びＶＥは、放出電流（ＩＣ）の大きさを決定し、アノード電圧Ｖｃは、所定の角度で放出された所定の電子に対して、電子軌道の方向を制御する。
【００２２】
図２は、例示的ＦＥＤスクリーン１００の一部を示す。ＦＥＤスクリーン１００は、水平に並べられた行（ｒｏｗ）及び垂直に並べられた列（ｃｏｌｕｍｎ）から成るピクセルの配列（ａｒｒａｙ）に再分割される。各ピクセル１２５の境界は、破線で示される。３本の別々の行ライン２３０が図示されている。各行ライン２３０は、この配列のピクセル行のうちの１つのための行電極である。一実施形態において、各行ライン２３０は、電極と関連付けられた特定の行の各エミッタのエミッタ・カソードに接続される。図２に示した一ピクセル行の一部は、一対の隣接したスペーサ壁１３５の間に配置される。他の実施形態において、スペーサ壁１３５は、各行の間にある必要はない。そして、ディスプレイの中には、スペース壁１３５は存在しないものもある。ピクセル行は、１つの行ライン２３０に沿ったすべてのピクセルを含む。２以上のピクセル行（及び、２４〜１００ほどのピクセル行）は、一般的に、隣接したスペーサ壁１３５の各ペアの間に配置される。
【００２３】
カラー・ディスプレイでは、ピクセルの各列は、３本の列ライン２５０：（１）赤用のライン；（２）緑用のライン；及び（３）青用のライン、を有する。同様に、各ピクセル列は、各蛍光体ストリップ（赤、緑、青）の１つを含み、トータルで３つのストリップを含む。モノクロ・ディスプレイにおいて、各列は、ストリップを１つだけ含む。本実施形態において、列ライン２５０の各々は、関連する列の各エミッタ構造のゲート電極に接続される。さらに、本実施形態において、列ライン２５０は、列駆動回路（図示せず）に接続され、行ライン２３０は、行駆動回路（図示せず）に接続される。
【００２４】
作動中、赤、緑、及び、青の蛍光体ストリップは、エミッタ・カソード６０／４０の電圧に対して高い正の電圧に維持される。電子放出素子群の１つが対応する行ライン２３０及び列ライン２５０の電圧を調整することによって適切に励起されると、その素子群の素子４０は、対応した色の蛍光体のターゲット部分３０に向けて加速された電子を放出する。すると、励起した蛍光体が光を発する。スクリーン・フレーム・リフレッシュ・サイクル（例えば、約６０Ｈｚのレートで実行される）の間、行は一度に１つだけアクティブとなり、列ラインは、その一ピクセル行を定期的に照射するように、電圧が印加される。これは、すべてのピクセル行が照射されてフレームを表示するまで、一行ずつ、時間的に連続して実行される。上記のＦＥＤ構成は、以下の米国特許により詳細に記載されている；Ｄｕｂｏｃ，Ｊｒ．らに１９９６年７月３０日に発行された米国特許第５，５４１，４７３号；Ｓｐｉｎｄｔらに１９９６年９月２４日に発行された米国特許第５，５５９，３８９号；Ｓｐｉｎｄｔらに１９９６年１０月１５日に発行された米国特許第５，５６４，９５９号；及び、Ｈａｖｅｎらに１９９６年１１月２６日に発行された米国特許第５，５７８，８９９号。これらは、ここに参考文献として組み込まれる。
【００２５】
（本発明の一実施形態に係るＦＥＤ調整手順）
本発明は、新しく組み立てられたＦＥＤを調整してその中に含まれている汚染物質の種を取り除くプロセスを提供する。この調整プロセスは、ＦＥＤ装置がノーマルなオペレーションに用いられる前に実行されるものであり、通常、製造中に実行される。本発明の調整プロセスの間、ＦＥＤの真空管の中に含まれる汚染物質に大量の電子が衝突する。この衝突の結果として、汚染物質は打ち落とされ、ガス・トラッピング装置（例えば、ゲッター）によって収集される。新しく組み立てられたＦＥＤは大量の汚染物質を含んでいるため、本発明に係る調整プロセスにおいてアーク放電が発生しないように用心深い工程が取られなければならない。このため、本発明によれば、調整プロセスは、アノードに所定の高電圧を印加する工程と、その後、放出カソードにより電子がアノードへ引っ張られるようにする工程と、を含む。本発明の一実施形態の増進のために、放出電流は、アノード電圧が所定の高電圧に達した後に、最大値までゆっくりと増加させる。
【００２６】
図３は、本実施形態の調整プロセスにおける特定のＦＥＤのアノード電圧レベル及び放出電流レベルの変化を示すプロット３００を示す。プロット３０１は、アノード電圧（ＶＣ）の変化を示し、プロット３０２は、放出電流（ＩＣ）の変化を示す。特に、ＶＣは、ドライバ・エレクトロニクスによって供給される最大アノード電圧に対するパーセントとして表している。例えば、高電圧蛍光体に対して、最大アノード電圧は、例えば、３，０００ボルトである。この最大アノード電圧は、アノードの正常な作動電圧ではないことに注意。例えば、ディスプレイ・スクリーンの正常な作動電圧は、最大アノード電圧の２５％〜７５％である。ＩＣは、ＦＥＤの駆動回路によって供給される最大放出電流に対するパーセントとして表している。ＦＥＤに対して高電圧及び大電流を供給するドライバ・エレクトロニクス及び電子機器は、本分野ではよく知られているため、本発明の態様が分かりにくくなるのを避けるために、ここでは説明しない。
【００２７】
本発明によれば、プロット３０１は、電圧増加区間３０１ａ、第一の水平区間３０１ｂ、及び、電圧減少区間３０１ｃを含み、プロット３０２は、第一の電流増加区間３０２ａ、第二の電流増加区間３０２ｂ、第二の水平区間３０２ｃ、第三の電流増加区間３０２ｄ、第三の水平区間３０２ｅ、及び、電流減少区間３０２ｆを含む。図示した特定の実施形態では、電圧増加区間３０１ａにおいて、ＶＣは、約５分掛けて、最大アノード電圧の０％から１００％までに増加する。注目に値すべきなのは、電子がゲート電極ではなくディスプレイ・スクリーン（アノード）へ引き寄せられるように、ＶＣの増加中、ＩＣが０％のままであることである。
【００２８】
ＶＣが最大アノード電圧の１００％に達した後、ＶＣは、約２５分間、その電圧レベルに維持される。同時に、ＩＣは、約１０分掛けて、最大放出電流の０％から１％までゆっくり増加する（第一の電流増加区間３０２ａ）。その後、ＩＣは、約２０分掛けて、最大放出電流の５０％までゆっくり増加する（第二の電流増加区間３０２ｂ）。ＩＣは、次いで、約１０分間、その５０％レベルに維持される（第三の水平区間３０２ｃ）。本発明によれば、ＩＣは、電子エミッタの脱離によって形成される高イオン圧ゾーンの形成を回避するために、ゆっくりとした速度で増加される。脱離した分子は、アーク放電のリスクを増加させ得る高イオン圧の小さいゾーンを形成し得る。このように、放出電流をゆっくり増加させることによって、アーク放電の発生が大幅に低減される。
【００２９】
図３によれば、次いで、ＩＣは、「ソーキング（ｓｏａｋｉｎｇ）」が発生しているため、約１０分間、一定のレベルに維持される（第三の水平区間３０２ｃ）。ソーキングは、ガス・トラッピング装置によって汚染物質種が取り除かれるプロセスを指す。一般的には「ゲッター（ｇｅｔｔｅｒ）」として知られているガス・トラッピング装置は、この調整プロセス段階で、本発明によって用いられ、本分野ではよく知られている。
【００３０】
一実施形態において、ソーキング期間後、ＩＣは、次いで、その最大レベルである１００％まで増加され（第三の電流増加３０２ｄ）、その後、約２時間、そのレベルに維持される（第四の水平区間３０２ｅ）。同時に、ＶＣは、その最大レベルに維持される。その後、ＶＣ及びＩＣは、これらの各最大値の０％まで戻る。注目に値すべきなのは、図３の区間３０２ｆ及び３０１ｃに示すように、ＶＣがターンオフされる前に、ＩＣがターンオフされることである。このようにして、すべての放出された電子がディスプレイ・スクリーン（アノード）に引き寄せられ、ゲート−エミッタ電流が防止される。
【００３１】
本発明の調整プロセスにおいて、あらゆる打ち落とされた又は他の方法でリリースされた汚染物質は、ガス・トラッピング装置（「ゲッター」としても知られる）によって収集される。ゲッターは、上述のように、本分野では良く知られている。図３に示した特定の実施形態において、調整期間全体は、約６時間である。この調節期間後に、汚染物質のほとんどは、打ち落とされ、ゲッターによって収集されており、新たに組み立てられたＦＥＤスクリーンは、ノーマル・オペレーションの準備が整う。
【００３２】
例えばＣＨ（４）などの一部のガス種は、ゲッターによって汲み上げられない。これらの種は、チューブ・オペレーションによって汲み上げられる。電子は、ばらばらに壊れて、ガス分子をイオン化する。イオンは、電界によってカソード及びフェースプレートへ加速される。
【００３３】
図４は、本発明に係るＦＥＤ調整プロセスの工程を示すフローチャート４００である。本発明の説明を容易にするために、フローチャート４００は、図１に示した例示的なＦＥＤ構造７５と共に説明される。ここで図１及び４を参照すると、ステップ４１０において、ＦＥＤのアノード２０は、高電圧に駆動される。ステップ４１０において、放出電流（ＩＣ）は最大レベルの０％に維持されており、よってオフである、ことに注意。本発明の一実施形態において、ゲート電極５０及びエミッタ−カソード６０／４０の電圧は、グラウンドに維持される。電子が、一旦放出されると、ゲート電極５０ではなくアノード２０へ引き寄せられるように、放出電流を０％に維持しながら、アノード電圧は高電圧に駆動される。
【００３４】
図４のステップ４２０において、放出電流ＩＣは、ＦＥＤのドライバ・エレクトロニクスによって供給される最大放出電流の１％までゆっくり増加される。本発明の特定の一実施形態において、ステップ４２０は、完了するまで約５分掛かる。このゆっくりとした増加により、電子エミッタの脱離によって高イオン圧の局所的ゾーンが形成されない。さらに、本実施形態において、ファウラー・ノルドハイム理論によって予測されるように、放出電流ＩＣは、ゲート−エミッタ電圧（ＶＧＥ）に比例する。このように、本実施形態において、放出電流ＩＣは、ゲート−エミッタ電圧ＶＧＥを調整することによって制御できる。
【００３５】
図４のステップ４３０において、放出電流ＩＣは、ＦＥＤのドライバ・エレクトロニクスによって供給される最大放出電流の約５０％まで増加される。一実施形態において、ステップ４３０は、完了するまで約１０分掛かる。ステップ４２０と同じように、このゆっくりとした増加により、脱離した分子には拡散するのに十分な時間を与えられるため、高イオン圧の局所的ゾーンは形成されない。
【００３６】
図４のステップ４４０において、放出電流ＩＣ及びアノード電圧ＶＣは、大量の電子が放出されるように、それらの各最大値の１００％に維持される。放出された電子は、前の組立プロセスによって取り除かれたほとんどの緩んだ汚染物質に衝突して打ち落とす。打ち落とされた汚染物質は、次いで、ゲッターなどのイオン・トラッピング装置によって捕獲される。上述のように、ゲッターは、本分野では良く知られているため、本発明の態様が分かりにくくなるのを避けるために、ここでは説明しない。
【００３７】
ステップ４５０において、放出電流は、最大値の０％に戻される。その後、ステップ４６０において、アノード電圧は、その最大値の０％まで戻される。重要なことは、すべての放出された電子がアノードに引き寄せられるように、アノード電圧をターンオフする前に、放出電流をターンオフすることである。
【００３８】
図５は、本発明の一実施形態に係る調整プロセスを制御する装置を示すブロック図７００である。図１のＦＥＤ７５の略図も示す。図５を参照すると、本装置は、ＦＥＤ７５と接続するように構成されたコントローラ回路７１０を含む。特に、コントローラ回路７１０は、ＦＥＤ７５のアノード２０にアノード電圧を供給する第一の電圧制御回路７１０ａを含む。コントローラ回路７１０は、更に、ゲート電極５０にゲート電圧を供給する第二の電圧制御回路７１０ｂと、エミッタ・カソード６０／４０にエミッタ電圧を供給する第三の電圧制御回路７１０ｃと、を含む。明らかなように、コントローラ回路７１０は一例であり、コントローラ回路７１０の多くの異なる実施例も使用され得る。
【００３９】
作動中、電圧制御回路７１０ａ〜ｃは、様々な電圧をＦＥＤ７５のアノード２０、ゲート電極５０、及び、エミッタ電極６０／４０に供給し、本発明の調整プロセス中に異なる電圧及び放出電流を提供する。本発明の一実施形態において、コントローラ回路７１０は、非常に高電圧を提供するために本調整プロセスのために特別に作られたスタンドアロンの電子機器である。しかし、明らかなように、コントローラ回路７１０は、ＦＥＤに内蔵され、ＦＥＤのターンオン／ターンオフ中にアノード電圧及び放出電流を制御してもよい。
【００４０】
（本発明のＦＥＤターンオン／ターンオフ手順）
本発明は、ＦＥＤユニットの電源オン／オフ中のアーク放電のリスクを最小限に抑える電界放射ディスプレイの操作方法も提供する。特に、本発明の一実施形態によれば、本ＦＥＤ操作方法は、ＦＥＤのアノード・ディスプレイ・スクリーンに電源を入れる工程と、その後、放出カソードに電源を入れる工程と、を含む。本発明の別の実施形態によれば、アーク放電のリスクを最小限に抑えたＦＥＤ操作方法は、放出カソードの電源を切る工程と、その後、アノード・ディスプレイ・スクリーンの電源を切る工程と、を含む。本発明によれば、以上の工程に従うことによって、アーク放電の発生は大幅に低減される。
【００４１】
図６は、本発明の別の実施形態に係るＦＥＤターンオン手順の工程のフローチャート５００を示す。本発明の説明を容易にするために、フローチャート５００は、図１の例示的ＦＥＤ７５と共に説明される。ここで図１及び６を参照すると、ステップ５１０において、ＦＥＤ７５がスイッチオンされると、アノード２０がイネーブルされる。本実施形態において、アノードは、所定の閾値電圧（例えば、３００Ｖ）の印加によって、イネーブルされる。さらに、本発明において、アノードは、アノード２０に電力を供給する電源回路（図示せず）をスイッチオンすることによって、イネーブルされてもよい。ＦＥＤ用の電源装置は、本分野では良く知られており、良く知られた電源装置をいくつでも本発明と共に用いることができる。
【００４２】
ステップ５２０において、ＦＥＤ７５のアノード２０がイネーブルされ、アノードが所定の閾値電圧に達すると、次いで、ＦＥＤ７５のエミッタ・カソード６０／４０及びゲート電極５０がイネーブルされる。本発明において、電子をアノード２０へ向け、電子がゲート電極５０に衝突することを回避するためにアノード２０がイネーブルされてから所定期間後、ＦＥＤ７５のエミッタ・カソード６０／４０がイネーブルされる。一実施形態において、エミッタ・カソード６０／４０及びゲート電極５０は、ＦＥＤの行及び列駆動回路（図示せず）をスイッチオンすることによってもイネーブルできる。
【００４３】
図７は、本発明の別の実施形態に係るＦＥＤターンオフ手順の工程を示すフローチャート６００である。以下、フローチャート６００は、図１の例示的ＦＥＤ７５と共に説明される。ここで図１及び７を参照すると、ステップ６１０において、ＦＥＤがスイッチオフされると、ＦＥＤ７５のエミッタ・カソード６０／４０及びゲート電極５０がディスエブルされる。同時に、アノード２０は、高電圧のままである。さらに、一実施形態において、エミッタ・カソード６０／４０及びゲート電極５０は、行ドライバ及びと列ドライバ（図示せず）によって供給される行電圧及び列電圧をそれぞれグラウンド電位に設定することによって、ディスエブルされる。
【００４４】
ステップ６２０において、エミッタ・カソード６０／４０及びゲート電極５０がディスエブルされた後、ＦＥＤのアノード２０がディスエブルされる。本発明によれば、ステップ６２０が、放出カソードから放出されたすべての電子がアノード・ディスプレイ・スクリーンに引き寄せられるように、ステップ６１０の後で実行される。一実施形態において、アノード２０は、アノード２０に電力を供給する電源回路（図示せず）をスイッチオフすることによってディスエブルされる。このようにして、ＦＥＤにおけるアーク放電の発生が最小限に抑えられる。
【００４５】
（本発明の別の実施形態に係るＦＥＤ調整プロセス）
図８は、本発明の別の実施形態に係る特定のＦＥＤ装置を調節する電圧／電流印加手法を示すプロット８００である。プロット８０１は、アノード電圧（ＶＣ）の変化を示し、プロット８０２は、放出電流（ＩＣ）の変化を示す。特に、ＶＣは、ドライバ・エレクトロニクスによって供給される最大アノード電圧に対するパーセントで表される。ＩＣは、ＦＥＤの駆動回路によって供給される最大放出電流に対するパーセントで表される。
【００４６】
本発明によれば、プロット８０１は、電圧増加区間８１０ａ〜ｄ、一定電圧区間８２０ａ〜ｆ、電圧減少区間８３０ａ〜ｃ、を含み、プロット３０２は、電流増加区間８４０ａ〜ｅ、一定電流区間８５０ａ〜ｅ、及び、電流減少区間８６０ａ〜ｃ、を含む。図示した特定の実施形態では、電圧増加区間８１０ａにおいて、ＶＣは、約１０分掛けて、最大アノード電圧の０％から５０％まで増加される。注目に値すべきなのは、電子がゲート電極ではなくディスプレイ・スクリーン（アノード）へ引き寄せられるように、ＶＣの増加中、ＩＣは０％のままであることである。
【００４７】
ＶＣが最大アノード電圧の５０％に達すると、ＶＣは、約３０分間、その電圧レベルに維持される（一定電圧区間８２０ａ）。同時に、ＩＣは、約１０分掛けて、最大放出電流の０％から１％までゆっくり増加される（電流増加区間８４０ａ）。その後、ＩＣは、約１０分掛けて、最大放出電流の５０％までゆっくり増加される（電流増加区間８４０ｂ）。次いで、ＩＣは、約１０分間、その５０％レベルに維持される（一定電流区間８５０ａ）。本発明によれば、ＩＣは、電子エミッタの脱離によって形成される高圧ゾーンの形成を回避するためにゆっくりとした速度で増加される。脱離した分子は、アーク放電のリスクを増加させ得る高圧の小さいゾーンを形成し得る。放出電流をゆっくりと増加させることによって、脱離した分子がガス・トラッピング装置（例えば、ゲッター）に拡散し得る十分な時間が与えられる。このようにして、アーク放電の発生は大幅に低減される。
【００４８】
図８によれば、ＶＣは、５０％から２０％レベルに減少され（電圧減少区間８３０ａ）、約３０分間、その２０％レベルに維持される（一定電圧区間８２０ｂ）。ＶＣが２０％レベルに達すると、ＩＣは１００％レベルまでゆっくりと増加される（電流増加区間８４０ｃ）。この２０％レベルは、アノード電圧がＦＥＤのアノードが放出された電子を引き寄せるのに最低限必要な閾値レベルに近くなるように選択されることに注意。次いで、ＩＣは、「ソーキング（ｓｏａｋｉｎｇ）」が発生しているため、約２０分間、一定レベルに維持される（一定電流区間８２０ｂ）。
【００４９】
本実施形態において、次いで、ＩＣは、その最大レベルの５０％まで減少し（電流減少区間８６０ａ）、その後、約２０分間、そのレベルに留まる（一定電流区間８５０ｃ）。ＩＣが５０％レベルに達すると、ＶＣは、５０％レベルまで増加され（電圧増加区間８１０ｂ）、２０分間、そのレベルに維持される（一定電流レベル８２０ｃ）。その後、ＩＣは、その最大値の０％へターンオフされる（電流減少区間８６０ｂ）。
【００５０】
ＩＣがターンオフされた後、ＶＣは、約２.５時間掛けて、その最大レベルの１００％までゆっくり増加され（電圧増加区間８１０ｃ）、約１時間の間、その最大レベルに維持される（一定電圧区間８２０ｄ）。その後、ＶＣは、５０％レベルまで減少され（電圧減少区間８３０ｂ）、約２０分間、そのレベルに維持される（一定電圧区間８２０ｅ）。ＶＣが５０％レベルのとき、ＩＣは、０％から５０％レベルまでゆっくり増加される（電流増加８４０ｄ）。次いで、ＶＣ及びＩＣは、それらの各最大値の１００％まで駆動され（電圧増加区間８１０ｄ及び電流増加区間８４０ｅ）、約１.５時間の間、それらのレベルに維持される（一定電圧区間８２０ｆ及び一定電流区間８５０ｅ）。その後、ＶＣ及びＩＣは、０％まで戻される（電圧減少区間８３０ｃ及び電流減少区間８６０ｃ）。
【００５１】
注目に値すべきなのは、図８の区間８１０ｄ及び８４０ｅに示すように、ＶＣが最大値に駆動されてからＩＣが最大値へ駆動され、ＶＣがターンオフされる前にＩＣがターンオフされることである。このようにして、すべての放出された電子は、ディスプレイ・スクリーン（アノード）に引き寄せられ、ゲート−エミッタ電流が防止される。
【００５２】
（本発明の一実施形態の電源オン／オフ回路の操作使用）
図９は、本発明の一実施形態に係る電源オン／オフ回路９１０の論理ブロック図を示す。回路９１０は、ＦＥＤスクリーンの正常な作動中に、該スクリーンの電源を入れる／切るのに用いられる。すなわち、回路９１０は、ＦＥＤスクリーンがターンオン及びターンオフされる度に、用いられる。回路９１０は、ＦＥＤスクリーンの電源オン／オフ中のエミッタ電極６０（図１）及びゲート電極５０（図１）の劣化を低減するための電源オン／オフ手順を実行する。
【００５３】
特に、本発明の本実施形態に係る回路９１０は、エミッタ電極６０に電圧が印加される前に、アノード電極２０（図１）が高電圧レベルであるようにするために用いられる。この状態において、エミッタ電極６０から放出された電子は、アノード電極２０に引き寄せられるため、ゲート電極５０とのあらゆる接触／衝突が回避される。エミッタからゲート電極への電子放出は、ゲート電極を著しく劣化させる原因となる。また、この電子放出の結果としてゲート電極から除去されたイオンも、エミッタ電極に降り注ぎ、エミッタ電極を同様に劣化させ得る。
【００５４】
図９は、回路９１０の構成要素を示す。シーケンサを含む論理コントローラ９１６が設けられる。このシーケンサは、内部状態機械によって実現され得る。ライン９２４からの電源オン信号に応答して、論理コントローラ９１６は、高電圧電源９１２に接続されたライン９２６上に第一のイネーブル信号を生成する。ライン９２４上の電源オン信号は、オン／オフ・スイッチに対応し得る。確認信号９２８に応答して、論理コントローラ９１６は、低電圧電源９１８に接続されたライン９３０上に第二のイネーブル信号も生成する。ライン９２６及び９３０によってイネーブルされないとき、高／低電圧電源装置は、ディスエブルされる（例えば、それらは電圧レベルを一切出力しない）。高電圧電源は、図９に９１４として示されたフェースプレートのアノード２０（図１）に、電源ライン９３４を経由して、接続される。低電圧電源９１８は、電源ライン９３８を経由して、行／列駆動回路９２０にそれらの電圧源として接続される。これら行／列駆動回路は、ＦＥＤ装置内でディスプレイ行列（例えば、ピクセルの行及び列）を構成するゲート電極及びエミッタ電極９２２に接続される。アナログ駆動電圧が、ゲート及びエミッタ電極（合わせて「カソード」と呼ぶ）に接続されたライン９４０上に印加される。
【００５５】
高電圧電源９１２は、ライン９２６によってイネーブル／ディスエブルし得る出力９３４を有する。高電圧電源９１２は、該電源から出力された高電圧の存在又は不存在を示す論理レベル信号を提供する。これは、ライン９２８上に生成される確認信号と呼ばれ、この確認信号は、高電圧電源９１２の作動電圧がその出力上で実現されたときに、生成される。この確認信号ライン９２８は、制御ロジック９１６に接続される。一実施形態において、高電圧電源９１２の電圧レベルは、例えば、５，０００〜１０，０００ボルトである。イネーブル信号９２６が取り除かれると、高電圧電源９１２はスタンバイ状態（例えば、ライン９３４上の出力がゼロで、入力電流が最小のモード）に入る。
【００５６】
低電圧電源９１８は、ライン９３０によってイネーブル／ディスエブルし得る出力９３８を有する。低電圧電源９１８は、任意で、該電源から出力された低電圧の存在又は不存在を示す論理レベル信号を提供してもよい。この任意の確認信号は、ライン９３２上に生成され、低電圧電源９１８の作動電圧がその出力上で実現されたときに、生成される。この任意の確認信号ライン９３２は、制御ロジック９１６に接続される。一実施形態において、低電圧電源９１８の電圧レベルは、エミッタ及びゲートに必要な電位を供給するのに十分なものであり、例えば−２０〜＋１５ボルトである。イネーブル信号９３０が取り除かれると、低電圧電源９１８はスタンバイ状態（例えば、ライン９３８上の出力がゼロで、入力電流が最小のモード）に入る。
【００５７】
また、図９の制御ロジック９１６も、行／列駆動回路９２０をイネーブルする第三のイネーブル信号をライン９３６上に生成する。駆動回路９２０は、（ライン９４２からの）ビデオ画像情報を各エミッタ・グループに特有の電気的電位９４０に変換する。駆動回路９２０の出力は、ライン９３６を経由して、イネーブル／ディスエブルし得る。イネーブル信号９３６が取り除かれると、駆動回路９２０はスタンバイ状態（例えば、ライン９３８上の出力がゼロで、入力電流が最小のモード）に入る。駆動回路９２０は、低電圧電源９１８から電圧供給を受けるように接続される。
【００５８】
図９に示すように、ゲート及びエミッタ電極をイネーブルするためには、イネーブル信号９３０及び９３６の双方が必要とされる。アノード電極をイネーブルするためには、イネーブル信号９２６が必要とされる。
【００５９】
図１０は、本発明の一実施形態に係る図９の回路の制御ロジック回路によって実行される制御工程を概説した状態図を示す。このシーケンスは、アノード電位が存在しない限り、ＦＥＤが電子を放出しないことを保証している。これにより、エミッタ及びゲートの劣化をもたらし得るアノード電位無しで電子が放出されるという状態が阻止される。
【００６０】
より具体的には、図１０は、制御ロジック９１６の例示的な状態機械実施例の状態を示す。初期状態９５０において、パワはオフで、図９のすべての電源及び駆動回路はディスエブルされている。電源オン信号に応答して、状態９５２に入る。状態９５２では、イネーブル・ライン９２６が起動され、よって高電圧電源９１２がイネーブルされる。高電圧電源９１２がその出力においてその作動電圧を確立すると、確認信号が制御ロジック９１６に供給され、よって状態９５４に入る。状態９５４では、制御ロジック９１６は、ライン９３０上にイネーブル信号を生成し、ディスエブルされている低電圧電源９１８をイネーブルする。
【００６１】
所定時間（遅延期間）の経過に応答して、或いは、任意のライン９３２上の確認信号に応答して、状態９５６に入る。状態９５６において、制御ロジック９１６は、ライン９３６上にイネーブル信号を生成し、駆動回路９２０をイネーブルする。状態９５６において、ＦＥＤスクリーンは、完全に電力が供給され、使用可能な状態となっている。そこで、ビデオ情報をＦＥＤスクリーン上に提示することができる。明らかなように、アノードだけが完全に電源オンされた後でゲート及びエミッタ電極の電源をオンすることによって、本発明は、エミッタ及びゲート電極の劣化を大幅に低減する回路９１０を提供する。換言すれば、エミッタからゲート電極への電子放出は、回路９１０によって大幅に低減される及び／又は取り除かれる。
【００６２】
また、図１０は、制御ロジック９１６の電源オフ状態も示す。状態９５６から、ライン９２４上の電源オフ信号に応答して（例えば、オン／オフ・スイッチに応答して）、状態９５８に入る。状態９５８において、駆動回路９２０がライン９３６を通じてディスエブルされ、また低電圧電源９１８がライン９３０を通じてディスエブルされる。所定時間（遅延時間）の経過に応答して、或いは、任意のライン９３２上の確認信号に応答して、状態９６０に入る。状態９６０において、高電圧電源９１２はライン９２６を通じてディスエブルされる。その際、状態９５０に入る。
【００６３】
（フェースプレート電圧を検出する代替方法）
以下、上記方法及びシステムに加えて、フェースプレート上の電圧の存在を検出する代替方法を説明する。高電圧の検出は、行／列バイアス電圧の連動を制御する。これにより、フェースプレート高電圧が存在せず、電子がカソード及び壁と衝突して、ガス抜け及び不均一な放出が生じ得るときに、カソードからの電子の放出が防止される。以下、高電圧電源によって生成された信号を用いることに加えて、フェースプレート上の高電圧を検出する方法について説明する。
【００６４】
一実施形態において、高電圧源の印加は、フォーカス・ワッフル（ｆｏｃｕｓ  ｗａｆｆｌｅ）への電流を監視・検出することによって、検出できる。フォーカス・ワッフルは、本発明の譲受人に譲り受けられ、１９９６年６月１８日に発行された米国特許第５，５２８，１０３号により詳細に記載されている。この特許文献は、参考文献としてここに組み込まれる。本実施形態において、本システムは、フォーカス・ワッフルからの電流が安定するまで、一時停止される。最終的な電流値は、壁ＴＣＲによる周辺温度に依存する。電流が安定すると、行及び列がイネーブルされ、カソードがイネーブルされる。
【００６５】
別の実施形態において、フェースプレートでの電圧上昇は、フェースプレート上のフォーカス・ワッフル又は導体層（帯電防止カバーなど）のいずれかを通じて容量性的に検出される。静電容量がより高いため、フェースプレート上の層からの信号の方がフォーカス・ワッフルからの信号よりも大きくなることは明らかである。電圧が安定するか又は高電圧ポイントに到達したとき、行及び列がイネーブルされ、カソードがイネーブルされる。
【００６６】
別の実施形態において、フェースプレートへの静電気力は、フェースプレートの邪魔にならない隅に置かれたマイクロメカニカル（ＭＥＭＳ）力検出器を用いて、検出される。この力が高電圧レベルに対応した所定のレベルに達すると、行及び列がイネーブルされ、カソードがイネーブルされる。
【００６７】
別の実施形態において、電力がオン（例えば、高電圧）のときはいつでも（好ましくはパルス・モードで）起動しているトリガ又は「スイート」・スポット（ピクセル）が、カソードの隅に配置される。そして、光出力は、トリガ・スポット上で小さい蛍光体パッチから検出される。このトリガ・スポットからの電子は、フェースプレート高電圧は存在しないとき、一部のカソードにガス抜けを起こさせるが、カソード全体を動かすよりはずっと少ない。トリガ・スポットが照射すると、行及び列がイネーブルされ、カソードがイネーブルされる。この同じ手法を用いて、追加的スイート・スポットをパルシングすることによって生じた交流信号をフェースプレートにおいて検出することもできる。この電流信号は、電子がフェースプレートに当たっており、何らかの高電圧が存在しているにちがいない、ことを示す。次いで、この電流信号は、行及び列がイネーブルされること、及び、カソードがイネーブルされること、をトリガする。本実施形態に関して、アノード・セクションへの電流を別途測定できるように、アノードの残りと電源とを抵抗を通じて接続するアノード・セクションへの別個の接続を用いることもできる。
【００６８】
大まかにまとめると、この文書は、エミッタ電極及びゲート電極の劣化から保護する電界放射ディスプレイ（ＦＥＤ）の素子をターンオン／ターンオフする回路及び方法について開示している。本回路は、一実施形態において状態機械を用いて実現可能なシーケンサを備えた制御ロジックを含む。電源がオンされると、この制御ロジックは、アノード電極に電圧を供給する高電圧電源にイネーブル信号を送る。この時点で、低電圧電源及び駆動回路はディスエブルされている。高電圧電源から確認信号を受信すると、制御ロジックは、駆動回路に電圧を供給する低電圧電源をイネーブルする。低電圧電源から確認信号を受信すると、或いは、任意で、所定時間が経過すると、制御ロジックは、ＦＥＤ装置の行及び列を構成するゲート電極及びエミッタ電極を駆動する駆動回路をイネーブルする。パワダウンすると、制御ロジックは、まず、低電圧電源をディスエブルし、次に、高電圧電源をディスエブルする。以上は、ＦＥＤのノーマルなオペレーション使用中に、ＦＥＤが電源オン／オフされる度に、行われる。こうすることによって、本発明の実施形態は、エミッタ電極からゲート電極への直接的な電子放出を制限することによって、エミッタ電極及びゲート電極の劣化を低減する。
【００６９】
このように、本発明、エミッタ及びゲート電極の劣化を低減するためにノーマル・オペレーション中にＦＥＤの電源をオン／オフする方法及び回路、について開示した。明らかなように、本発明を実現する電子回路、特に閾値電圧電位が確立されるまで放出カソードの起動を遅らせる回路、は良く知られている。例えば、本開示を読めば当業者には明らかなように、電子制御信号に反応する制御回路を用いて、アノード電圧を感知し、アノード電圧が閾値に達した後で行及び列ドライバへの電源をターンオンする、こともできる。また、明らかなように、本発明を特定の実施形態において説明してきたが、本発明はそれら実施形態によって限定されると解釈されるべきではなく、下記請求項に従って解釈されるべきである。
【図面の簡単な説明】
【００７０】
【図１】行ラインと列ラインの交差に配置されたゲート電界放出器を用いる例示的フラット・パネルＦＥＤスクリーンの一部の断面構造図である。
【図２】本発明の一実施形態に係る例示的ＦＥＤスクリーンを示す図である。
【図３】本発明の一実施形態に係るＦＥＤ装置をターンオンするための電圧及び電流印加手法を示す図である。
【図４】本発明の一実施形態に係るＦＥＤ調整プロセスの工程のフローチャートである。
【図５】本発明の一実施形態に係るＦＥＤ調整システムのブロック図である。
【図６】本発明の別の実施形態に係るＦＥＤターンオン手順の工程のフローチャートである。
【図７】本発明の別の実施形態に係るＦＥＤターンオフ手順の工程のフローチャートである。
【図８】本発明の別の実施形態に係るＦＥＤ装置をターンオンするための電圧及び電流印加手法を示す図である。
【図９】ＦＥＤスクリーンのノーマル・オペレーション中の該スクリーンの電源オン／オフに用いられる、本発明の一実施形態に係る回路の論理ブロック図である。
【図１０】本発明の一実施形態に係る図９の回路の制御ロジック回路によって実行される制御工程を概説した状態図である。
【図２】
2004523005.tif 000003
【図３】
2004523005.tif 000004
【図４】
2004523005.tif 000005
【図６】
2004523005.tif 000006
【図７】
2004523005.tif 000007
【図８】
2004523005.tif 000008
【図９】
2004523005.tif 000009
【図１０】
2004523005.tif 000010
【国際公開パンフレット】
2004523005.tif 000011
2004523005.tif 000012
2004523005.tif 000013
2004523005.tif 000014
2004523005.tif 000015
2004523005.tif 000016
2004523005.tif 000017
2004523005.tif 000018
2004523005.tif 000019
2004523005.tif 000020
2004523005.tif 000021
2004523005.tif 000022
2004523005.tif 000023
2004523005.tif 000024
2004523005.tif 000025
2004523005.tif 000026
2004523005.tif 000027
2004523005.tif 000028
2004523005.tif 000029
2004523005.tif 000030
2004523005.tif 000031
2004523005.tif 000032
2004523005.tif 000033
2004523005.tif 000034
2004523005.tif 000035
2004523005.tif 000036
2004523005.tif 000037
2004523005.tif 000038
2004523005.tif 000039
2004523005.tif 000040
2004523005.tif 000041
2004523005.tif 000042
2004523005.tif 000043
2004523005.tif 000044
2004523005.tif 000045
2004523005.tif 000046
2004523005.tif 000047
2004523005.tif 000048
2004523005.tif 000049
2004523005.tif 000050
2004523005.tif 000051
2004523005.tif 000052
2004523005.tif 000053
2004523005.tif 000054
2004523005.tif 000055
2004523005.tif 000056
2004523005.tif 000057
2004523005.tif 000058
2004523005.tif 000059
2004523005.tif 000060
2004523005.tif 000061
2004523005.tif 000062
2004523005.tif 000063
2004523005.tif 000064
2004523005.tif 000065
2004523005.tif 000066
2004523005.tif 000067
【国際公開パンフレット（コレクトバージョン）】
2004523005.tif 000068
2004523005.tif 000069
【国際調査報告】
2004523005.tif 000070