(57)【要約】コレステリック液晶ディスプレイは、データ信号を受け取る入力部１２と複数の出力部とを有する画素アドレス回路８４を備えており、各出力部は、画素駆動信号を前記液晶材料２０のそれぞれの部分に供給し、各出力部に関する画素駆動信号は、上記画素アドレス回路により各出力部に別個にスイッチ可能である。これは、空間的に分離された単位画素を提供し、各画素に関して中間調の出力を与えるために、幾つかの単位画素がアドレスされ得る。しかしながら、各画素駆動信号は、２つのレベルのデジタル信号であり得る。
2004519740.tif 000002
【特許請求の範囲】
【請求項１】
双安定のカイラルネマチック液晶材料の層と、画素アドレス回路の行及び列を規定するアクティブマトリクス基板とを有する表示装置であって、
各画素アドレス回路は、データ信号を受け取る入力部と、複数の出力部とを有し、各出力部は、画素駆動信号を前記液晶材料のそれぞれの部分に供給し、各出力部に関する前記画素駆動信号は、前記画素アドレス回路により各出力部に別個にスイッチ可能である表示装置。
【請求項２】
前記液晶材料の異なる部分が、前記材料の層の異なるサイズの領域を占有する請求項１記載の表示装置。
【請求項３】
前記異なる部分の前記領域が、２進の重み付けされたスケールに従う請求項２記載の表示装置。
【請求項４】
前記材料の層が、赤、緑及び青の領域を有する請求項１ないし３のいずれか１項に記載の表示装置。
【請求項５】
各画素が単一の入力部を有し、この入力部が対応するトランジスタを介して各出力部に結合されるとともに、各トランジスタが別個に選択可能なゲート電圧を持つ請求項１ないし４のいずれか１項に記載の表示装置。
【請求項６】
各画素が複数の入力部を有すると共に、各入力部が対応するトランジスタを介して関連する出力部に結合され、共通の制御可能なゲート電圧が各トランジスタに供給される請求項１ないし４のいずれか１項に記載の表示装置。
【請求項７】
各画素アドレス回路が４つの出力部を有する請求項１ないし６のいずれか１項に記載の表示装置。
【請求項８】
フレーム蓄積部を含む請求項１ないし７のいずれか１項に記載の表示装置。
【請求項９】
前記フレーム蓄積部が、前のフレーム及び現在のフレームの画素の出力に基づいてホメオトロピック状態に駆動されるためにどの画素が必要であるかを決定するために用いられる請求項８記載の表示装置。
【請求項１０】
非アドレスモード及びアドレスモードにおいて駆動可能であり、前記フレーム蓄積部が、これら２つのモードの間の遷移を可能にするデータを蓄積するために用いられる請求項８記載の表示装置。
【請求項１１】
双方向のカイラルネマチック液晶表示装置をアドレスする方法であって、前記装置は、画素アドレス回路の行及び列を規定するアクティブマトリクス基板を有し、各画素アドレス回路は複数の出力部を有し、各出力部は画素駆動信号を前記液晶材料のそれぞれの部分に供給し、当該方法が、各画素行に関して、画素駆動信号を各画素アドレス回路の幾つかの出力部に供給し、前記出力部の数は所望の画素出力レベルの関数として選択される方法。
【請求項１２】
前記画素駆動信号が、初めに前記材料をホメオトロピック状態に駆動するために十分である請求項１１記載の方法。
【請求項１３】
前のフレームにおいてプレーナ状態の画素出力部及び現在のフレームにおいてプレーナ状態に駆動されるべき画素出力部に関して、前記画素駆動信号が供給されない請求項１２記載の方法。
【請求項１４】
前記画素駆動信号が、幾つかのフレームに関して正であり、他のフレームに関して負である請求項１２又は１３記載の方法。
【請求項１５】
双方向のカイラルネマチック液晶表示装置をアドレスする方法であって、前記装置は、画素アドレス回路の行及び列を規定するアクティブマトリクス基板を有し、当該方法が、各画素行に関して、以前に透過性のフォーカルコニック状態であった画素にのみ画素駆動信号が供給され、これらの画素を透過性のホメオトロピック状態に駆動し、上記画素の状態がフレーム蓄積部から以前に決定され、初期化シーケンスを与える方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カイラルネマチック反射性双安定液晶材料を利用するディスプレイ及びそのようなディスプレイを駆動する方法に関する。上記材料は、コレステリックとしても説明されている。特に、本発明は、アクティブマトリクスの画素配列及び駆動方式に関する。
【０００２】
【従来の技術】
コレステリック液晶材料は、強く着色されたバイナリイメージを提供する反射性の材料である。この材料は、双安定（ｂｉｓｔａｂｌｅ）であり、非常に広い視野角を有しており、超ねじれネマチック（ＳＴＮ）タイプのディスプレイにおいて必要とされるような偏向板、カラーフィルタ又はラビングを必要としない。従って、この材料は、高解像度であり、良好な画質の単色画像において、低電力及び低コストのディスプレイを提供することが可能である。このタイプのディスプレイは、手持ち式の携帯型装置用及び電子ブック又はニュースペーパーデバイスのような電子文書ビューア用に提案されている。
【０００３】
コレステリック材料は、３つの安定な状態を有している。プレーナ（Ｐ）状態は、この材料の反射性の状態であり、ゼロ印加電界において安定である。フォーカルコニック（ＦＣ）状態はコレステリック材料の透過性の散乱状態であり、このフォーカルコニック状態もゼロ印加電界において安定である。ホメオトロピック（Ｈ）状態は約３０Ｖの高い閾値電圧以上においてのみ安定であり、このホメオトロピック状態も透過性である。この材料の背面に配置されたブラック吸収層は、上記Ｈ状態及びＦＣ状態がブラックに見えることを意味する。
【０００４】
第４の不安定な状態もまた存在し、これは、上記Ｈ状態からの材料の緩和の際に生じ得る。これは、中間（Ｔｒａｎｓｉｅｎｔ）プレーナ（Ｐ＊）状態と呼ばれている。この状態は、Ｈ状態における材料の高電圧が急速（例えば、２ミリ秒以下）に低下する場合にのみ生じる。上記中間プレーナ状態は、印加電界のない状態においてプレーナ状態（Ｐ）に緩和する。
【０００５】
この材料を使用する場合、駆動方式は、ゼロ印加電圧において安定であるＰ状態とＦＣ状態との間において材料をスイッチするように考案されている。第１の問題は、Ｐ状態とＦＣ状態との間のいかなる遷移も材料が高電圧のＨ状態を経ることを必要とするために生じる。従って、既知のパッシブマトリクススイッチング方式は、急速な高電圧スイッチングを必要とする。従来の駆動方式は、時間毎に画素がアドレスされ、材料の遷移がＨ状態にもたらされるように構成されている。これは、次のフィールド期間において画素がＰ状態に駆動されるべきであっても、反射性のＰ状態の画素は透過性のＨ状態を経るようにされることを意味する。これは、ブラックアドレッシングバーとして知られる視覚的アーチファクトを引き起こす。
【０００６】
ホメオトロピック状態からの緩和は、印加電圧により制御され、プレーナ状態又はフォーカルコニック状態のいずれかの状態をもたらす。
【０００７】
【発明が解決しようとする課題】
ゼロ印加電圧における上記材料の双安定性は、この材料を用いたディスプレイが連続的な更新又はリフレッシュを必要としないことを意味する。表示情報が変化しない場合、この表示は、一度書き込まれ、電力を消費することなく長期間情報伝達構成部（ｉｎｆｏｒｍａｔｉｏｎ−ｃｏｎｖｅｙｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）に存在する。これが、かなり長時間にわたってゆっくりと更新され得る画像のためのコレステリック液晶ディスプレイの使用をもたらしてきた。しかしながら、上述した問題、特に遅いアドレス応答は、より広い領域の用途におけるこのディスプレイ技術の他の開発を制限している。
【０００８】
コレステリック液晶ディスプレイは、単色のバイナリ画像を与えるものであり、主に、単色の反射性ディスプレイのために提案されている。バイナリ画像ではなく中間調画像を提供するために、コレステリック材料のヒステリシス特性を利用することが提案されている。米国特許出願ＵＳ−Ａ−６０５２１０３号公報には、可変電圧に材料を駆動することにより中間調が得られるディスプレイが開示されている。この材料に印加される電圧と反射率との間の予測可能な関係を与えるために、各画素は、データ信号が供給される前に、透過性のＨ状態にリセットされることを必要とする。これは、上述したブラックアドレッシングバーの問題を引き起こす。また、アナログ駆動方式では、液晶材料の電圧は、画素内における電荷の漏れの結果としてフレーム期間中に変化し得る。これは、フレーム期間中の反射率の変化を招く。この問題に対抗するために、追加の対策が必要とされる。
【０００９】
上述したように、コレステリック材料は、単色の画像を提供する。カラーディスプレイを提供するために、調整可能な（ｔｕｎａｂｌｅ）カイラルドーパントを用いることが知られており、その場合、このカイラルドーパントは液晶材料のカイラリティを制御する。紫外線露光が、上記ドーパント及び従って液晶材料のカイラリティを調節する。この方法では、上記材料の反射波長が紫外線露光により制御され得る。Ｌ． Ｃ． Ｃｈｉｅｎ ｅｔ ａｌの「Ｍｕｌｔｉｃｏｌｏｕｒ Ｒｅｆｌｅｃｔｉｖｅ Ｃｈｏｌｅｓｔｅｒｉｃ Ｄｉｓｐｌａｙｓ」（ＳＩＤ９５， ｐ１６９）に開示されているように、材料を形成する少量のポリマネットワークが、カラーが固定されることを可能にし、カラーの拡散を止める。上述した文献は、参照材料として本明細書に組み込まれたものとする。
【００１０】
カラーディスプレイを提供するために、各々が自身の駆動回路を伴う赤、緑及び青の画素アレイを有する表示基板を積み重ねるか、又は単一の基板に画素の赤、緑及び青のストライプを使用することが提案されている。後者の手法は、国際特許公開公報ＷＯ９９／２１０５２号に開示されており、この文献についても、参照材料として本明細書に組み込まれたものとする。
【００１１】
【課題を解決するための手段】
本発明によれば、双安定のカイラルネマチック液晶材料の層と、画素アドレス回路の行及び列を規定するアクティブマトリクス基板とを有する表示装置であって、各画素アドレス回路は、データ信号を受け取る入力部と、複数の出力部とを有し、各出力部は、画素駆動信号を液晶材料のそれぞれの部分に供給し、各出力部に関する画素駆動信号は、画素アドレス回路により各出力部に別個にスイッチ可能である表示装置が提供される。
【００１２】
本発明の画素の配置は、空間的に分離された単位画素を提供し、各画素に関して中間調の出力を与えるために幾つかの単位画素がアドレスされ得る。これは、各画素駆動信号が２つのレベルのデジタル信号であることを可能にし、アナログ駆動方式に関連する電荷の漏れの問題が生じることを防止する。
【００１３】
上記液晶材料の異なる部分は、例えば２進の（ｂｉｎａｒｙ）重み付けされたスケールに従う上記材料の層の異なるサイズの領域を占有していてもよい。その場合、上記部分の数は、画素のレイアウトにより実現され得る中間調のビット数に等しい。
【００１４】
上記材料の層は、赤、緑及び青の領域を有していてもよく、これにより、カラーディスプレイが実現され得る。例えば、上記層は、３つのストライプが画素の行又は列を規定する平行なストライプのアレイとして配置され得る。
【００１５】
各画素が単一の入力部を有し、この入力部が対応するトランジスタを介して各出力部に結合され、各トランジスタが別個に選択可能なゲート電圧を持つことが好ましい。これは、（材料をホメオトロピック状態に進ませるのに十分な）単一の駆動電圧が画素列に供給されることを可能にする。
【００１６】
代替として、各画素は複数の入力部を有し、各入力部が対応するトランジスタを介して関連する出力部に結合され、共通の制御可能なゲート電圧が各トランジスタに供給される。これは、多重駆動電圧ライン（列ライン）を要するが、単一の行電圧ラインが当該行の画素全体を選択するために提供されることを可能にする。
【００１７】
この装置は、フレーム蓄積部を含むことが好ましい。これは、前のフレーム及び現在のフレームの画素の出力に基づいてホメオトロピック状態に駆動されるためにどの画素が必要であるかを決定するために用いられ得る。その場合、これは、上述したブラックバーの問題の発生が防止されることを可能にする。このディスプレイは、非アドレスモード及びアドレスモードにおいて駆動可能であり、上記フレーム蓄積部が、これら２つのモードの間の遷移を可能にするデータを蓄積するために用いられることが好ましい。
【００１８】
本発明は、また、双方向のカイラルネマチック液晶表示装置をアドレスする方法であって、上記装置は、画素アドレス回路の行及び列を規定するアクティブマトリクス基板を有し、各画素アドレス回路は複数の出力部を有し、各出力部は画素駆動信号を液晶材料のそれぞれの部分に供給し、当該方法が、各画素行に関して、画素駆動信号を各画素アドレス回路の幾つかの出力部に供給し、上記出力部の数が所望の画素出力レベルの関数として選択される方法を提供する。
【００１９】
この方法は、空間的に分離された単位画素が選択されることを可能にし、これにより、Ｐ状態とＦＣ状態との間の遷移を可能にする。前のフレームにおいてプレーナ状態の画素出力部及び現在のフレームにおいてプレーナ状態に駆動されるべき画素出力部に関して、画素駆動信号は供給されない。これは、Ｐ状態の画素又は単位画素がＰ状態に再度駆動される際にＨ状態を経る必要を回避し、ブラックバーの問題を克服する。
【００２０】
本発明は、また、双方向のカイラルネマチック液晶表示装置をアドレスする方法であって、上記装置は、画素アドレス回路の行及び列を規定するアクティブマトリクス基板を有し、当該方法が、各画素行に関して、以前に透過性のフォーカルコニック状態であった画素にのみ画素駆動信号が供給され、これらの画素を透過性のホメオトロピック状態に駆動し、上記画素の状態がフレーム蓄積部から以前に決定され、初期化シーケンスを与える方法を提供する。
【００２１】
【発明の実施の形態】
添付の図面を参照して、本発明の例を詳細に説明する。
【００２２】
以下の説明及び特許請求の範囲では、「行」及び「列」の定義はある程度任意である。これらの用語は、素子のグループが２つの直交する軸に合わせられた状態の２次元の素子のアレイを示すことのみを意図している。
【００２３】
図１は、双安定反射性コレステリック液晶の電気光学的応答を示している。このグラフは、安定な低電圧のプレーナ又はフォーカルコニック状態のいずれかにおいて開始したある電圧の方形波が供給された後の反射率を示している。Ｖ１未満の電圧は、材料の状態を変えない。Ｖ２〜Ｖ３の電圧パルスは、この材料をフォーカルコニック状態にスイッチし、Ｖ４の電圧はプレーナ状態をもたらす。液晶ディスプレイにこの材料を用いるために、材料は、低い印加電圧（＜Ｖ１）において安定なプレーナ又はフォーカルコニック状態に駆動される。しかしながら、プレーナ状態とフォーカルコニック状態との間のスイッチのために、上記材料は、材料が透過性である高電圧状態（図１では図示せず）に駆動される必要がある。この高電圧が材料から取り除かれるという条件は、当該材料が安定な低電圧状態に緩和する形態を必要とする。電圧が急速に取り除かれる場合、材料は、安定なプレーナ状態に緩和する前に中間プレーナ状態を経る。電圧がゆっくりと取り除かれる場合、材料はフォーカルコニック低電圧安定状態に緩和する。
【００２４】
コレステリックディスプレイに関する従来の駆動方式は、パッシブマトリシスアドレス方式を利用しており、これは、液晶のメモリ効果の結果として可能である。このアドレス方式の各フィールド期間中、上記材料は透過性のホメオトロピック状態を通るようにされる。これは、上述したブラックアドレッシングバーのアーチファクトを引き起こす。中間調を提供するために、領域２において材料を動作させることが提案されている。これは、材料が初めにプレーナ状態に駆動されることを必要とし、電圧が反射率の必要なレベルを提供する値に変えられることを必要とする。
【００２５】
本発明は、中間調を提供し、一方でデジタル駆動方式の利点、すなわち、画素又は単位画素（ｓｕｂ−ｐｉｘｅｌ）がプレーナ状態又はホメオトロピック状態にのみ駆動され、他の中間状態には駆動されない利点を維持する。中間調を提供するために、各画素は単位画素に分割され、画素駆動信号は、各単位画素への画素アドレス回路により別個にスイッチ可能である。
【００２６】
本発明は、アクティブマトリクスアドレス方式、すなわち、画素行に供給される電圧が行の各画素及び単位画素の液晶材料に対して選択的にスイッチ可能である方式を利用する。
【００２７】
アクティブマトリクスアドレス方式の利用は、各画素（又は単位画素）がホメオトロピック状態に進むか否かを要求（ｄｉｃｔａｔｅ）することを可能にする。反射性のプレーナ状態である画素及び反射性のプレーナ状態のままであるべき画素に関して、ホメオトロピック状態を妨げることがブラックアドレッシングバーの問題の発生を防止する。
【００２８】
図２は、従来のコレステリック画素を示すものであり、本発明の第１の観点を説明するために用いられ、これは、ディスプレイの動作のビデオモードと常時信号モードとの間のシームレスの遷移を可能にする。これは、静的な画像が通常必要とされる用途に有用であるが、ディスプレイは、ビデオ画像を生成する能力も提供する装置に用いられる。このような装置は、携帯電話機又は他の手持ち式の装置を有し得る。
【００２９】
後述する本発明の例では、ビデオモードの間、各画素はプレーナ状態又は高電圧のホメオトロピック状態のいずれかに駆動される。ＦＣ状態よりもＰ状態において反射率が低いために、ホメオトロピック状態は、フォーカルコニック状態よりも大きいコントラストを与える。
【００３０】
上記画素は、液晶材料の部分を有するセル１０を有している。列導体１２からのデータ信号は、当該画素行のための行導体１６によりスイッチのオン・オフが行われる高電圧の薄膜トランジスタ１４を介してセル１０に供給される。
【００３１】
最初にディスプレイにアドレスする際、どの画素にも電荷は存在しない。従って、初期化が必要とされ、特に、高電圧のホメオトロピック状態からフォーカルコニック状態に緩和された画素に関して必要とされる。これらの画素は、ＦＣ状態とＨ状態との間の遷移が生じることを可能にするために、約２０ミリ秒間高電圧のブラックのホメオトロピック状態に維持される必要がある。すべての画素がホメオトロピック状態に駆動される場合、これは、最初のフレームの前かつ空期間（ｉｄｌｅ ｐｅｒｉｏｄ）後、例えばビデオアドレスシーケンスの開始時に、１つのブラックフレームを生成する。本発明の一観点によれば、前のアドレスシーケンスの最後のフレームを保持するためにフレーム蓄積部が利用される。これは、ブラックのフォーカルコニック状態の画素のみがブラックのホメオトロピック状態に変えられるようにするために用いられ得る。プレーナ状態のカラー画素は、触れられない（ｕｎｔｏｕｃｈ）ままである。これは、単にフレーム蓄積部のデータを伴ってディスプレイにアドレスすることにより実現される。この場合も、任意の他のアドレスが生じる前にフォーカルコニックからホメオトロピックへの遷移が生じることを可能にするために、約２０ミリ秒間維持される必要がある。ビデオアドレスモードが始まると、ユーザはコントラストの増大を感じるのみであるが、画像コンテンツの損失はない。
【００３２】
フォーカルコニックからホメオトロピックへの遷移がフレーム時間未満において生じ得る場合、表示を更新するための新しいデータは、上記フレーム蓄積部に蓄積されるべきである。フレーム蓄積部の古いデータは、上述したセットアップを行うために用いられ、そののち、新しいフレームデータが用いられる。アドレス期間が終了すると、最後のフレームがフレーム蓄積部に残される。ディスプレイはフレーム蓄積部のデータと共に常にアドレスされ、セットアップ期（ｓｅｔ−ｕｐ ｐｈａｓｅ）がシームレスになる。
【００３３】
これは、いかなるブラックバーのアーチファクトも伴うことなく、ディスプレイがスタンバイモードとビデオモードとの間を通過することを可能にする。上記スタンバイモードでは、ビデオモードの期間の終わりに、画素がホメオトロピック（高コントラスト）状態からフォーカルコニック（低コントラスト）状態にゆっくりと緩和するのに対して、プレーナ状態の画素は安定である。
【００３４】
ビデオアドレスモードでは、必要とされるバイナリ遷移は、
（１）ブラックからブラック
（２）ブラックからカラー
（３）カラーからカラー
（４）カラーからブラック
である。
【００３５】
（１）の場合、ホメオトロピック状態を維持するために、列電圧は、画素の両端の電圧を高く維持するように設定される。ラインがアドレスされた後、次のフレームのリフレッシュの前に、ホメオトロピック状態の緩和を生じさせるための十分な電荷の漏れが可能にされてはいけない。従って、ディスプレイは、全ての画素がホメオトロピック状態又はフォーカルコニック状態のいずれかである高コントラストのモードにおいて操作される。
（２）の場合、列電圧は、列電極への画素の急速な放電を可能にするゼロに設定され、カラープレーナ状態に遷移させる。この場合、画素が再度アドレスされる前に、反射プレーナ状態に達することを可能にするために、ＣＴＬＣ材料の光学的応答はフレーム時間未満である必要がある。２０ミリ秒の光学的応答時間が典型的である。
（３）の場合、上記列においてゼロ電圧が維持され、これにより、ゼロ画素電圧を維持すると共に、画素を安定なプレーナ状態に維持する。
（４）の場合、プレーナ状態からホメオトロピック状態への遷移を引き起こすように、列電極には高電圧が設定される。
【００３６】
このように、上記フレーム蓄積部は、スタンバイモードとビデオモードとの間の境界面をならす（ｓｍｏｏｔｈ）ためだけではなく、安定なプレーナ状態のままであるべき画素のホメオトロピック状態への遷移を防止することにより、ビデオモードにおけるブラックバーのアーチファクトを防止するためにも使用される。
【００３７】
上記液晶材料は、漏れ得る。これは、アドレスモードの終わりにおいて重要である。ビデオシーケンスの最後の画像は、画素の両端に最初に保持された大きな電圧を伴ってブラックの当該画素を有する。この電圧は、電荷が漏れると、ゆっくりと低減する。これは、電荷の漏れが十分にゆっくりである場合に、ホメオトロピック状態がフォーカルコニック状態に変わるようにする。これは、上述したコントラストの低下を引き起こす。
【００３８】
フォーカルコニック状態をもたらすのに十分にゆっくりであるＣＴＬＣ材料を介した漏れに依存するのではなく、トランジスタのゲート電圧は、十分に遅い速度で（ゼロボルトにある）列電極に電荷が漏れるようにアドレス期間の終わりに十分に増大され得る。
【００３９】
図３は、本発明のアクティブマトリクスの画素のデザインを示している。上述したようなフレーム蓄積部の使用は、（図２の）従来の画素をアドレスする場合、又は本発明の画素のデザインをアドレスする場合に用いられ得る。
【００４０】
本発明の画素のデザインは、画素の空間分割により中間調及びカラーを与える。これは、アナログアドレスではなくデジタルを可能にし、これにより、ブラックバーアドレスのアーチファクトが回避されることを可能にする。
【００４１】
各画素は、複数の単位画素２０を有しており、単位画素のそれぞれは液晶層の分離した領域により規定されている。各単位画素２０は関連するトランジスタ２２を有しており、これにより、各単位画素が別個にアドレスされ得る。各画素は、画素当たりの単位画素の数に応じて、幾つかの行アドレスライン１６ａ，１６ｂ，１６ｃを必要とする。
【００４２】
図３のデザインは、カラー画素当たりの列電極の数を３に保持している。行電極の数は、必要とされるデータの精度、すなわち、カラー単位画素当たりのビット数に影響される。
【００４３】
上記液晶材料は、ポリマネットワーク又は各カラーのマージを阻止するセパレータ（例えばガラス壁）の何らかの形態のいずれかを用いてストライプ状に配置される。カラーを生成するために、図３の回路は、液晶層の問題にしているカラー領域の下で反復される必要がある。
【００４４】
図３に示されている単位画素２０は、画素の信号の種々のビットが構成され得るようにサイズが変化する。図４は、これら単位画素２０の領域の違いを示しており、これは、（各カラーに関して）４ビットの中間調を提供する図示された例では、容量の２進の（ｂｉｎａｒｙ）重み付けされたレンジ、Ｃ，Ｃ／２，Ｃ／４，Ｃ／８を提供する。
【００４５】
必要とされる個々の行信号を当該行の各画素に供給するために、行期間全体の範囲内の割り当てられた時間周期において、各単位画素に電圧が印加され、ホメオトロピック状態に材料を駆動するのに十分な信号が各列に順に供給される。このように、列信号の時分割多重が行われる。
【００４６】
行及び列は、依然として２つの電圧レベルしか必要とせず、これは、行及び列の駆動回路を単純化する。
【００４７】
上述した例の代替は、画素当たり３×ｂ（ｂは、カラー単位画素当たりのビット数）の列電極を持たなければならない。その場合、画素当たり１つの行電極のみが必要とされる。これは、上記時分割多重がもはや必要ではなく、フレーム当たりの電圧の遷移数が低減するため、電力の節約という利点を有する。
【００４８】
図５は、本発明による液晶表示装置を示している。この装置は、互いに対向する２つのガラス基板８０，８２を備えており、これら基板の間に液晶材料（図示せず）が保持されている。下側の基板８２は、上述した画素のレイアウトを規定するアクティブプレートである。各画素は、液晶材料のためのコンタクトパッド８４を規定する。各画素は、特定の画素デザインに依存する１つ又はそれ以上の行導体８６及び１つ又はそれ以上の列導体８８によりアドレスされる。上側の基板８０は、共通の接地電位層９０を支持しており、これにより、液晶材料の個々の領域は、コンタクトパッド８４の電位に影響され、当該領域の両端において規定される電圧を有する。
【００４９】
フレーム蓄積部は、ディスプレイの駆動回路９４によりアクセスされる９２として模式的に図示されている。
【００５０】
上記アクティブプレートは、既知の技術を用いて、例えば、従来のアクティブマトリクス液晶ディスプレイのアクティブプレートを形成するために用いられるプロセスと同様のプロセスを用いて製造され得る。このように、必要なトランジスタ及びキャパシタプレートは、薄膜技術を用いて形成され、このトランジスタは、非晶質シリコンデバイス又は多結晶シリコンデバイスとして定義され得る。
【００５１】
電圧の反転は、液晶材料両端のゼロ平均電界（ｚｅｒｏ ｍｅａｎ ｆｉｅｌｄ）を維持するために望ましい。これは、ブラックの画素を異なる電界の交互の正及び負の電圧にアドレスすることにより実現され得る。しかしながら、これは、列の既存の高電圧を２倍にする。カウンタ電極の反転を使用することは、列電圧の範囲を非電圧反転ケースに戻すが、列電圧のレベルは（０ボルト及びＶボルトではなく）±Ｖ／２ボルトに変化し、必要な０及びＶボルトの実効画素電圧を達成する。
【００５２】
当業者であれば、種々の変形が明らかであろう。
【図面の簡単な説明】
【図１】双安定反射性コレステリック液晶の電気光学的応答を示す図である。
【図２】従来のコレステリック表示画素をアドレスするためにアクティブマトリクスアドレッシング方式がどのように用いられるかを説明するために用いられる図である。
【図３】本発明のアクティブマトリクスコレステリック表示画素のデザインを示す図である。
【図４】図３の画素を平面的に示す図である。
【図５】本発明によるディスプレイを示す図である。
【図１】
2004519740.tif 000003
【国際公開パンフレット】
2004519740.tif 000004
2004519740.tif 000005
2004519740.tif 000006
2004519740.tif 000007
2004519740.tif 000008
2004519740.tif 000009
2004519740.tif 000010
2004519740.tif 000011
2004519740.tif 000012
2004519740.tif 000013
2004519740.tif 000014
2004519740.tif 000015
2004519740.tif 000016
2004519740.tif 000017
2004519740.tif 000018
2004519740.tif 000019
2004519740.tif 000020
2004519740.tif 000021
【国際調査報告】
2004519740.tif 000022
2004519740.tif 000023
2004519740.tif 000024
2004519740.tif 000025
2004519740.tif 000026
2004519740.tif 000027