(57)【要約】本発明は、ＳＯＩ基板（３０）すなわち電気絶縁材料層（３２）とシリコン膜（１３，３３，５３）とが順に積層された基板上に形成されたマイクロエレクトロニクス回路における光学的相互接続システムであって、マイクロエレクトロニクス回路はシリコン膜において形成された接続用の少なくとも一の機能ブロック（５６，５７）を備えている。このシステムは、機能ブロックを接続するために横方向閉じ込め領域（４１，４２）によってシリコン膜（１３，３３，５３）において範囲を定められたストリップ（４０）から成る少なくとも一の光マイクロ導波路を備えている。
2004505310.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板（１０，３０，５０）すなわち電気絶縁材料層（１２，３２，５２）とシリコン膜（１３，３３，５３）とが順に積層された基板上に形成されたマイクロエレクトロニクス回路における光学的相互接続システムであって、マイクロエレクトロニクス回路はシリコン膜において形成された接続用の少なくとも一の機能ブロック（５６，５７）を備え、光学的相互接続システムは機能ブロックを接続するために横方向閉じ込め領域によってシリコン膜（１３，３３，５３）において範囲を定められたストリップ（２０，４０，５４，５５）から成る少なくとも一の光マイクロ導波路を備えている光学的相互接続システム。
【請求項２】
横方向閉じ込め領域（４１，４２）が、閉じ込め材料で充填されたシリコン膜の被エッチング領域であることを特徴とする請求項１に記載の光学的相互接続システム。
【請求項３】
閉じ込め材料がシリコン酸化物又はシリコン窒化物であることを特徴とする請求項２に記載の光学的相互接続システム。
【請求項４】
横方向閉じ込め領域（２１，２２）がシリコン膜（１３）の被酸化ゾーンであることを特徴とする請求項１に記載の光学的相互接続システム。
【請求項５】
マイクロエレクトロニクス回路が複数の機能ブロックを備え、相互接続システムがそのマイクロエレクトロニクス回路のルーティングチャネル（６０）の下でかつ機能ブロック（５６，５７）の間に配置されていることを特徴とする請求項１から請求項４のいずれか一項に記載の光学的相互接続システム。
【請求項６】
光学的相互接続システムがクロック信号配信システムであることを特徴とする請求項１から請求項５のいずれか一項に記載の光学的相互接続システム。
【請求項７】
ＳＯＩ基板（１０，３０，５０）すなわち電気絶縁材料層（１２，３２，５２）とシリコン膜（１３，３３，５３）とが順に積層された基板上に形成されたマイクロエレクトロニクス回路を形成する方法であって、該マイクロエレクトロニクス回路はシリコン膜に形成されかつ相互接続システムを介して接続された少なくとも一の機能ブロックを備え、方法は：
−機能ブロック（５６，５７）を形成する段階と、
−機能ブロック（５６，５７）の接続用の光学的相互接続システムを形成するために、横方向閉じ込め領域によってシリコン膜（１３，３３，５３）において範囲を定められたストリップ（２０，４０，５４，５５）から成る少なくとも一の光マイクロ導波路を形成する段階と、を備えることを特徴とする方法。
【請求項８】
機能ブロックを形成する段階及び光マイクロ導波路を製造する段階のうちの少なくともいくつかは同時に実施することを特徴とする請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ基板上に形成されたマイクロエレクトロニクス回路（または集積回路）における光学的相互接続（配線）用の装置に関するものである。特に、マイクロエレクトロニクス回路における異なるブロック間のクロック信号の光学的配信のための光学的相互接続に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
マイクロエレクトロニクス産業は、少なくとも２０％の速度の増加につながる技術的飛躍を可能とするように、シリコン−オン−インシュレータ（ＳＯＩ）基板技術へとシフトし始めた。メモリ及びマイクロプロセッサはこれらの基板上で発展している。
【０００３】
複雑さの増大を考慮すると、集積回路のパフォーマンスの限界に影響を与える重大なポイントの一つは相互接続である。現在の技術は、大きなスペースを占有する７つの相互接続レベルを用いており、これが回路速度パフォーマンスを制限している。これらの相互接続を形成するためにアルミニウムを銅に置換するとパフォーマンスは改善されるが、この改善では次世代の集積回路には不十分である。
【０００４】
さらに、光学系を通信システムに導入すると、短距離については光学的相互接続は徐々に開発されている（キャビネット、バスケット、バックパネル等）。
【０００５】
シリコンの表面膜を近赤外線の低損失導波路として用いると、ＳＯＩ基板上にオプトエレクトロニクスコンポーネントをを形成することも提案された。２０００年１月２０日に発行されたエレクトロニクス・レターの第３６巻第２号１６１〜１６３頁に掲載されたランドロル（Ｎ．ＬＡＮＤＲＵ）らの論文“Ｏｐｔｉｃａｌ ｍｏｄｕｌａｔｉｏｎ ａｔ １．３μｍ ｏｎ ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ（ＳＩＭＯＸ） ｓｔａｎｄａｒｄ ｓｕｂｓｔｒａｔｅ ｆｏｒ ｓｐａｔｉａｌ ｌｉｇｈｔ ｍｏｄｕｌａｔｏｒ ａｐｐｌｉｃａｔｉｏｎｓ”には、リング構造を備えた光変調器が開示されている。光はＳＯＩ基板のシリコン膜を伝播する。膜領域にドーピングを行うことによってシリコン膜において光を横方向に閉じ込められる。
【０００６】
米国特許第６，０６３，２９９号明細書は、シリコン−オン−インシュレータ（ＳＯＩ）型の基板上にエッジと側部とを有する単一モード導波路を作る製造方法を開示している（エッジ幅とシリコン膜厚は通常３〜５μｍである）。このような導波路は、光ファイバに関連付けられた光集積回路に基づいている。
【０００７】
【課題を解決するための手段】
本発明は、ＣＭＯＳ技術を用いて集積電子回路内で光学的相互接続を形成するために、ＳＯＩ基板のシリコン膜にマイクロ光導波路を形成することを提案するものである。
【０００８】
本発明は特に、クロック信号の配信に適用できる。本発明は、２００５年から２０１０年の間の“未来予想”における予知可能な課題の一つ、すなわち、約１０ギガヘルツのクロック周波数を有する数１００万個のトランジスタを備えた回路におけるクロック信号の配信の問題を解決するものである。
【０００９】
従って、本発明の目的は、ＳＯＩ基板すなわち電気的絶縁材料によって支持されたシリコン膜を有する基板の上に形成されたマイクロエレクトロニクス回路、における光学的相互接続システム、マイクロエレクトロニクス回路はシリコン膜に形成された接続される少なくとも一の機能ブロックを備え、光学的相互接続システムは機能ブロックを接続するために横方向閉じ込め領域によってシリコン膜におい範囲を決められたストリップから成る少なくとも一の光導波路を備えたものを提供することである。
【００１０】
横方向閉じ込め領域は、例えば、酸化シリコン又は窒化シリコンのような閉じ込め材料で充填されたシリコン膜のエッチングされた領域であってもよい。それはシリコン膜の酸化された領域であってもよい。
【００１１】
マイクロエレクトロニクス回路は複数の機能ブロックを備え、相互接続システムはこのマイクロエレクトロニクス回路におけるルーティングチャネルの下で、機能ブロックの間に配置するのが好都合である。
【００１２】
特に、この相互接続システムはクロック信号配信システムであってもよい。
【００１３】
本発明の他の目的は、ＳＯＩ基板すなわち電気的絶縁材料によって支持されたシリコン膜を有する基板上にマイクロエレクトロニクス回路を形成する方法であって、該マイクロエレクトロニクス回路はシリコン膜に形成されかつ相互接続システムを介して接続された一の機能ブロックを含み：
−機能ブロックを形成する段階と、
−機能ブロックの接続のために光学的相互接続システムを形成するために、横方向閉じ込め領域によってシリコン膜において範囲を定められたストリップから成る少なくとも一の光導波路を形成する段階と、
を備えることを特徴とする。
【００１４】
機能ブロックを形成する段階と光導波路を製造する段階のうちの少なくともいくつかは同時に実施する。
【００１５】
【発明の実施の形態】
添付図面を参照して、非限定的な例として与えられた以下の詳細な説明を読めば、本発明をさらによく理解され、また、他の利点及び特徴が明確になるだろう。
【００１６】
ＳＯＩ基板は通常、連続する酸化層とシリコン膜とを支持するシリコン基板から成り、その上に電子デバイスが形成される。このシリコン膜はそのまま、光通信で用いられる近赤外波長（１．３μｍ）で光導波路を成す。小さな曲率半径を許容する１μｍ以下の幅を有するマイクロ導波路の枝（ｔｒｅｅ）をそれに形成することができる。このマイクロ導波路は形成可能なところならどこでも集積回路を形成する技術的段階を用いて形成してもよい。それらは、ルーティングチャネルの下の使用可能スペースにおいて、機能ブロック間に配置して、ＶＬＳＩ回路（同じチップ上に）を形成してもよい。
【００１７】
金属接続の絶縁のための誘電体層と回折格子カプラーを介したマイクロ導波路の枝のルートでの光の伝送とを用いた光ファイバから、又は、レーザーダイオードのマイクロ導波路の直接カップリング（直結）によって、光をチップ端で入射してもよい。光信号は、レーザーダイオード電流の変調によって直接、又は、ＳｉＧｅ／Ｓｉ量子井戸変調器の集積によって変調される。光信号は、金属−半導体−金属（ＭＳＭ）型又はＳｉＧｅＣをもとにした集積型光検出器によって検出される。
【００１８】
ＳＯＩ基板におけるシリコン膜はそのまま、光通信の波長での光導波路を形成する。ＳＯＩ基板上のこれらの光導波路とシリコンに関する末端要素（変調器及び検出器）のパフォーマンスによって、集積回路チップ内での数ギガヘルツの周波数で光の透過を実施することが可能となる。
【００１９】
ＣＭＯＳあるいはＢｉＣＭＯＳトランジスタについての製造段階がどこでも用いることができるように、かつ、光学要素をＶＬＳＩ集積回路へ挿入することを実現するために、それらの要素を回路の製造技術を考慮して設計しなければならない。クロック信号を光学的に配信するならば、本発明のこの応用は位相差を低減し、それによって回路の同期を向上させる。
【００２０】
本発明の発明者は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）型のＳＯＩ基板のシリコン膜は、マイクロエレクトロニクスで用いられる標準基板において非常に薄く（０．２μｍ）、シリコン膜は制限されている（０．４５μｍ）であるが、波長１．３μｍで光の誘導（ガイド）を非常に良好とすることを立証した。この種の基板における面方向導波路で測定される伝播損失は５ｄＢ／ｃｍのオーダーであり、埋込シリカ層の層厚に起因した基板のソリッド部分への光の漏れに対応する。
【００２１】
他のＳＯＩ基板特に、ユニボンドの名称でＳＯＩＴＥＣ社により市販されたＳＯＩ基板は、埋込シリカ層及びシリコン膜の厚さの選択について大きな自由度を有する。従って、この種の基板は、極端に低い伝播損失での光の誘導が可能となる。従って、このよな膜厚は、埋込シリカ層を介した基板のソリッド部分ｈじぇの光の漏れによる損失が無視できるように選択できる。このような膜厚は、光の偏光に関わらず、光の誘導がほとんど単一モードであるように選択してもよく、それによって、導波路における光の結合が最適になる。
【００２２】
シリコンとシリカとの間の大きな屈折率の差は、導波路における電磁場の強い閉じ込めを可能とする。電磁場は、シリコン膜をエッチングしエッチング領域にシリカあるいは窒化物を堆積することによって、又は、酸化によって、（２次元導波路を形成する）ストリップの境界を定めることによって横方向を閉じ込めてもよい。数μｍ離隔した狭いマイクロ導波路（１μｍオーダー）を作ることが可能となり、許容されない損失なく５μｍオーダーの曲率半径を許容可能となる。これら複数のマイクロ導波路が、ルーティングチャネルの下で、集積回路の機能ブロックの間の空きスペースに配置することができる。
【００２３】
図１Ａから図１Ｃは、部分切開断面図である。図１Ａは、マイクロエレクトロニクス用の標準型のＳＯＩ基板１０を示している。基板１０は、シリコンから成るソリッド部又は支持体１１とシリコン酸化物層１２とシリコン膜１３とが順に積層されて成る。シリコン膜１３の初期の厚さは通常０．２μｍのオーダーである。膜１３は、トランジスタがそれの中に形成することができる約０．１μｍまで薄くする。にもかかわらず、光学系のために残した部分は、光の支持体１１への漏れを制限するために最小の層厚である０．２μｍを維持しなければならない。
【００２４】
マイクロエレクトロニクスの工程に対応するマイクロ導波路の第１の変形態様は、界面の質を維持するために予め熱的に酸化した基板１０の膜１３上にシリコン窒化物層１５を堆積することである。従って、膜１３は、上にシリコン窒化物層１５が積層された約３０μｍ厚の熱酸化物層１４を支持する。
【００２５】
形成される全光学コンポーネント（導波路、ビーム分割器、結合ネットワーク）はフォトリソグラフィによって境界を定められ、窒化物層１５は完全に除去される。図１Ｂは、導波路用の横方向の境界を示す。層１５のエッチングによって、得られる導波路の幅を規定する部分１６と、導波路の横方向閉じ込め領域を規定する部分１６の両側に配置する部分１７及び１８とを形成する。
【００２６】
次いで、窒化物層１５を、シリコン膜３の部分酸化用のマスクとして用いる。この酸化によって、光学コンポーネントのジオメトリを規定する。図１Ｃは、得られた横方向閉じ込め領域２１及び２２と、導波路のコアを形成するシリコンから成る部分２０を示している。シリコン膜１３は、トランジスタのようなコンポーネントが形成される領域では薄くなければならない。
【００２７】
この製造法は、シリコン導波路と閉じ込めシリカとの間に良好な質の光学的界面を形成する。
【００２８】
マイクロ導波路を画定する他の技術は、埋込シリカ層まで達し得る、シリコン膜の全てあるいは一部をエッチングしてそれにトレンチを形成することである。これについては、図２Ａから図２Ｃの部分切開断面図に示す。
【００２９】
図２Ａは、シリコンから成るソリッド部又は支持体３１とシリコン酸化物層３２とシリコン膜３３とが順に積層されて成るＳＯＩ基板３０を示す。樹脂マスク３５を、膜３３内に形成される導波路を画定するために膜３３に形成した。
【００３０】
図２Ｂは、マスク３５を介して膜１３をエッチングした後に得られた結果を示している。２個のトレンチ３６及び３７は、横方向閉じ込め領域の位置を規定し、シリコンから成る部分４０は導波路のコアを形成する。次いでマスク３５を除去する。
【００３１】
図２Ｃは、エッチングされたシリコン膜３３上にシリカ層４３を堆積した後に得られた結果を示す。予め形成したトレンチにシリカを充填して、横方向閉じ込め領域４１及び４２を形成する。
【００３２】
図３は、本発明による光マイクロ導波路の位置を示す集積回路の一部の断面図を示す。
【００３３】
ＳＯＩ基板５０は、シリコン支持体５１とシリカ層５２とシリコン膜５３とが順に積層されて成る。光学的相互接続は、横方向閉じ込め領域によって境界が定められたシリコンストリップ５４及び５５を備えたシリコン膜５３から成った。機能ブロック５６及び５７もシリコン膜５３に形成した。層５８、すなわち、実際には数層の重ね合わせである層はシリコン膜５３を被覆する。層５８はシリコンストリップ５４及び５５に対する横方向の閉じ込めを成す。それは、ルーティングダクト６０には水平電気接続を、金属化レベル間と機能ブロック５６及び５７には垂直接続６１を組み込むものである。図３は、光学的相互接続が機能ブロック５６及び５７の間でかつルーティングチャネル６０の下に配置されていることを明確に示している。
【００３４】
パターンサイズの減少と回路サイズの増大とは、トランジスタのサイズと比較してそれらのサイズを大きく増大する。それらの変化の結果の一つは、約１００万個のトランジスタを有するモジュールを制御するために適切な周波数を有するクロックはもはや、チップを介した“長距離”交換についての正しい位相関係を作ることはできない。集積回路設計者は、ブロック内、ブロック間の交換にわたって及び、チップを介した交換についてのクロック制御について減少する周波数を有するクロックの階層を用いることによって、自然にこの問題を解決する。準安定（ｍｅｔａｓｔａｂｉｌｉｔｙ）のような問題を生じ得るこれらのクロック間の位相差に起因した非同時性問題を回避するために、異なるクロックレベル間の正確な位相関係を維持することは重要である。
【００３５】
本発明によるクロックの光学的配信の特徴によって、ユーザーはより迅速なクロックの輸送を可能となる。各ブロックはクロックを検出して、その固有のローカルの電気的タイミングシステムを生成する。より広域レベルを有するクロックは、光学的クロックの検出と分割によって得られる。それらは電気的に配信される。位相ループは、各ブロックで、その高速クロックの位相を通信の位相に合わせる。
【図面の簡単な説明】
【図１】（Ａ）本発明による光学的相互接続システム用の光マイクロ導波路の第１の態様の概略図である。（Ｂ）本発明による光学的相互接続システム用の光マイクロ導波路の第１の態様の概略図である。（Ｃ）本発明による光学的相互接続システム用の光マイクロ導波路の第１の態様の概略図である。
【図２】（Ａ）本発明による光学的相互接続システム用の光マイクロ導波路の第２の態様の概略図である。（Ｂ）本発明による光学的相互接続システム用の光マイクロ導波路の第２の態様の概略図である。（Ｃ）本発明による光学的相互接続システム用の光マイクロ導波路の第２の態様の概略図である。
【図３】本発明による光マイクロ導波路の位置を示す集積回路の部分断面図である。
【符号の説明】
１０，３０，５０　ＳＯＩ基板
１２，３２，５２　電気絶縁材料層
１３，３３，５３　シリコン膜
２０，４０，５４，５５　ストリップ
４１，４２　横方向閉じ込め領域
５６，５７　機能ブロック
６０　ルーティングチャネル
【国際公開パンフレット】
2004505310.tif 000003
2004505310.tif 000004
2004505310.tif 000005
2004505310.tif 000006
2004505310.tif 000007
2004505310.tif 000008
2004505310.tif 000009
2004505310.tif 000010
2004505310.tif 000011
2004505310.tif 000012
2004505310.tif 000013
2004505310.tif 000014
2004505310.tif 000015
2004505310.tif 000016
2004505310.tif 000017
2004505310.tif 000018
2004505310.tif 000019
2004505310.tif 000020
【国際公開パンフレット（コレクトバージョン）】
2004505310.tif 000021
2004505310.tif 000022
【手続補正書】
【提出日】平成14年9月23日(2002.9.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＳＯＩ基板（１０，３０，５０）すなわち電気絶縁材料層（１２，３２，５２）とシリコン膜（１３，３３，５３）とが順に積層された基板上に形成されたマイクロエレクトロニクス回路であって、マイクロエレクトロニクス回路はシリコン膜において形成された少なくとも一の機能ブロック（５６，５７）を備え、機能ブロックは相互接続システムによって接続されているというマイクロエレクトロニクス回路において、
相互接続システムが、機能ブロックを接続するために横方向閉じ込め領域によってシリコン膜（１３，３３，５３）において範囲を定められたストリップ（２０，４０，５４，５５）から成る少なくとも一の光マイクロ導波路を備えた光学的相互接続システムを含むことを特徴とするマイクロエレクトロニクス回路。
【請求項２】
横方向閉じ込め領域（４１，４２）が、閉じ込め材料で充填されたシリコン膜の被エッチング領域であることを特徴とする請求項１に記載のマイクロエレクトロニクス回路。
【請求項３】
閉じ込め材料がシリコン酸化物又はシリコン窒化物であることを特徴とする請求項２に記載のマイクロエレクトロニクス回路。
【請求項４】
横方向閉じ込め領域（２１，２２）がシリコン膜（１３）の被酸化ゾーンであることを特徴とする請求項１に記載のマイクロエレクトロニクス回路。
【請求項５】
マイクロエレクトロニクス回路が複数の機能ブロックを備え、光学的相互接続システムがそのマイクロエレクトロニクス回路のルーティングチャネル（６０）の下でかつ機能ブロック（５６，５７）の間に配置されていることを特徴とする請求項１から請求項４のいずれか一項に記載のマイクロエレクトロニクス回路。
【請求項６】
光学的相互接続システムがクロック信号配信システムであることを特徴とする請求項１から請求項５のいずれか一項に記載のマイクロエレクトロニクス回路。
【請求項７】
ＳＯＩ基板（１０，３０，５０）すなわち電気絶縁材料層（１２，３２，５２）とシリコン膜（１３，３３，５３）とが順に積層された基板上に形成されたマイクロエレクトロニクス回路を形成する方法であって、該マイクロエレクトロニクス回路はシリコン膜に形成されかつ相互接続システムを介して接続された少なくとも一の機能ブロックを備え、方法は：
−機能ブロック（５６，５７）を形成する段階と、
−機能ブロック（５６，５７）の接続用の光学的相互接続システムを形成するために、横方向閉じ込め領域によってシリコン膜（１３，３３，５３）において範囲を定められたストリップ（２０，４０，５４，５５）から成る少なくとも一の光マイクロ導波路を形成する段階と、を備えることを特徴とする方法。
【請求項８】
機能ブロックを形成する段階及び光マイクロ導波路を製造する段階のうちの少なくともいくつかは同時に実施することを特徴とする請求項７に記載の方法。
【国際調査報告】
2004505310.tif 000023
2004505310.tif 000024
2004505310.tif 000025
2004505310.tif 000026
2004505310.tif 000027
2004505310.tif 000028