(57)【要約】【課題】トライアック位相変調器（１８）を含む電源（１２）を小型蛍光灯コンバータ・ランプ負荷（１４）と結合するインタフェース回路（１０）を提供する。【解決手段】回路（１０）は変調電源信号を整流器（２４）によって整流する。限流インダクタ（１１２）を通って流れる電流は蛍光灯に給電するために逆方向電流阻止ダイオード（１１４）を通るか、トライアック位相変調器をリセット／放電するためにＲ−Ｓフリップフロップにより制御されるトランジスタ（１１６）を通る。Ｒ−Ｓフリップフロップのリセット端子（１２０）に抵抗器（１４４、１４６）及びトランジスタ（１４２）を用いた電流閾値センサが接続され、セット端子（１２４）に高デューティサイクル発振器が接続される。ダイオードに電流が流れなくなったとき、トランジスタを流れる電流がトライアック位相変調器の大きな電流変化を防止する。【選択図】図２
2004505593.tif 000002
【特許請求の範囲】
【請求項１】
変調電源（１２）を容量性負荷（１４）に結合するインタフェース回路（１０）において、
電流経路（β）を選択的に形成するために前記変調電源（１２）に結合されたスイッチング素子（２０）と、
閾値を越える時点を判定するために前記変調電源（１２）に結合され且つ前記スイッチング素子（２０）が電流経路（β）を形成する時点を制御するために前記スイッチング素子（２０）に結合された閾値感知素子（２２）とを具備する回路。
【請求項２】
前記スイッチング素子（２０）が電流経路（β）を形成する時点を判定するために前記スイッチング素子（２０）に結合された発振器（４０）を更に具備する請求項１記載の回路。
【請求項３】
前記スイッチング素子（２０）の導通状態を変化させるために前記発振器（４０）及び前記閾値感知素子（２２）を前記スイッチング素子（２０）に結合するフリップフロップ（３０）を更に具備する請求項２記載の回路。
【請求項４】
前記フリップフロップ（３０）はＲ−Ｓフリップフロップである請求項３記載の回路。
【請求項５】
前記フリップフロップ（３０）はリセット優先、ハイトゥルーフリップフロップである請求項３記載の回路。
【請求項６】
前記発振器（４０）は９０％を越えるデューティサイクルを有する請求項３記載の回路。
【請求項７】
前記スイッチング素子（２０）と前記フリップフロップ（３０）との間に接続され、前記閾値感知素子（２２）及び前記フリップフロップ（３０）の伝搬遅延を補正する遅延素子（２００）を更に具備する請求項３記載の回路。
【請求項８】
前記スイッチング素子（２０）は、前記閾値感知素子（２２）の閾値を越えない間は導通している請求項１記載の回路。
【請求項９】
前記スイッチング素子（２０）はトランジスタ（１１６）である請求項１記載の回路。
【請求項１０】
前記変調電源（１２）はトライアック（２６）を含む請求項１記載の回路。
【請求項１１】
前記容量性負荷（１４）は蛍光灯を含む請求項１記載の回路。
【請求項１２】
前記変調電源（１２）により供給される電流を制限するために前記変調電源（１２）の１つの端子に結合された電流制限器（３４）を更に具備する請求項１記載の回路。
【請求項１３】
前記インタフェース回路（１０）の力率は約０．７である請求項１記載の回路。
【請求項１４】
変調電源（１２）を電圧整流する電圧整流手段（２４）と、
前記電圧整流手段（２４）に結合されたスイッチング手段（２０）と、
前記スイッチング手段（２０）に結合された閾値感知手段（２２）とを具備するインタフェース回路（１０）。
【請求項１５】
発振手段（４０）と、
フリップフロップを構成する手段（３０）とを更に具備する請求項１４記載の回路。
【請求項１６】
遅延手段（２００）を更に具備する請求項１４記載の回路。
【請求項１７】
電流制限手段（３０）を更に具備する請求項１４記載の回路。
【請求項１８】
前記インタフェース回路（１０）の力率は約０．７である請求項１４記載の回路。
【請求項１９】
変調電源（１２）を容量性光源負荷（１４）と結合する方法において、
前記変調負荷（１２）を容量性光源負荷（１４）に選択的に結合することと、
感知素子（２２）を介して閾値電流を越えていないかを感知することと、
閾値を越えていない場合に少なくとも１つの充電素子を放電することとから成る方法。
【請求項２０】
少なくとも１つの充電素子を放電するためにスイッチング手段（２０）を介する電流経路（β）を構成することを更に含む請求項１９記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインタフェース回路に関し、特に、変調電源を蛍光灯システムに結合するためのインタフェース回路、更に特定すれば、トライアック変調電源を小型蛍光灯システムと結合するためのインタフェース回路に関する。
【０００２】
【発明の背景】
蛍光灯は照明を行うためにオフィスと家庭の双方で使用されている。通常、蛍光灯は普通はコンバータを含む蛍光灯システムの一部であり、従来の１００〜１２０ＶＡＣ商用電源などの電源により給電される。商用電源からの電力は、適切な周波数の電力入力を蛍光灯に供給するインバータに供給される。調光能力を提供するために、トライアック位相変調器などの変調器により商用電源からの電力を変調しても良い。
【０００３】
トライアック位相変調器は、通常、抵抗負荷に供給される電力を変調するために使用される。しかし、トライアック位相変調器と、そのような変調器から変調電力を供給される容量性負荷との間には、例えば、トライアック位相変調器が一方の導通状態から他方の導通状態へ切り替わると想定されるときに継続する電流及び／又は蓄積電圧が存在することが原因となる不適合が現れる場合がある。そのような不適合の結果、トライアック又はその制御回路又はゲート回路、あるいはその双方にストレスが加わる可能性があり、それにより、トライアック位相変調器回路及び／又は容量性負荷、例えば、蛍光灯システムの動作及び寿命が劣化することもある。
【０００４】
そのような変調電源から蛍光灯システムへ電力が転送されている間に電圧及び電流を制御するために、インタフェース回路が使用されてきた。しかし、従来のインタフェース回路は蛍光灯システムの容量性という性質を十分には補正せず、また、トライアック位相変調器及びインタフェース回路の様々な要素の電気的ストレス又は疲労を引き起こすおそれがあり、急速に変化する電圧及び電流も十分には補正しない。従って、場合によっては、その結果、変調器、インタフェース回路及び／又は蛍光灯システムに早期故障が起こる。そのようなインタフェース回路の一例は、トライアック調光器と小型蛍光灯との間に接続されたインタフェース回路を開示するＪａｎｃｚａｋの
【特許文献１】米国特許第５，９９４，８４８号に提示されている。
【０００５】
【発明が解決しようとする課題】
従って、当該技術分野においては、トライアック位相変調器と蛍光灯、例えば、小型蛍光灯との間に適合性を提供するためのインタフェース回路が必要とされている。
【０００６】
【課題を解決するための手段】
従って、変調電源を容量性負荷に結合するインタフェース回路であって、電流経路を選択的に形成するために変調電源に結合されたスイッチング素子と、スイッチング素子が電流経路を形成する時点を制御するように、閾値を越える時点を判定するためにスイッチング素子に結合された閾値感知素子とを具備する回路が特に必要とされている。
【０００７】
従って、変調電源を電圧整流する電圧整流手段と、電圧整流手段に結合されたスイッチング手段と、スイッチング手段に結合された閾値感知手段とを具備するインタフェース回路が特に必要とされている。
【０００８】
従って、変調電源を容量性光源負荷と結合する方法であって、変調負荷を容量性光源負荷に選択的に結合することと、変調電源に結合された感知素子を介して閾値電流を越えていないかを感知することと、閾値を越えていない場合に少なくとも１つの充電素子を放電することとから成る方法が特に必要とされている。
【０００９】
【発明の実施の形態】
図面中、いくつかの図において同じ図中符号は同じ部分を示す。まず、図１のブロック線図を参照して説明する。インタフェース回路１０は変調電源１２とＬＰＦ ＣＦＬシステムなどの容量性ランプコンバータ・ランプ負荷１４との間に結合されている。変調電源１２は、例えば、５０Ｈｚ〜６０Ｈｚの正規サイクルを有する交流電源１６と、電力変調器１８とを含む。以下に更に詳細に説明するが、電力変調器１８の一例は位相変調スイッチングを実行するトライアック装置であり、インタフェース回路１０は電力変調器１８と容量性負荷１４との適合性を改善するための特徴を有する。
【００１０】
インタフェース回路１０はスイッチング素子２０及び閾値感知素子２２を含み、これらの素子は協働して、電源１６の半サイクルのうちの、容量性負荷１４により変調電源１２から電流が引き出されない部分の間に、変調電源１２から継続して電流を引き出させる。電流は変調電源１２により電流経路αを介して負荷１４に供給されるか、スイッチング素子２０を含む代替電流経路βに供給される。スイッチング素子２０が代替電流経路を形成しなかったならば、電力が容量性ランプコンバータ・ランプ負荷１４に結合されなくなった時点で、電流は急激に変調電源１２から流れるのを停止しなければならないであろう。電流が急激に遮断されることと関連する大きな電流変化は電力変調器１８の構成要素に電気的ストレス又は疲労を発生させる。従って、インタフェース回路１０は、最小限の量の電力を消費しつつ、電力変調器１８における電気的ストレスを軽減するために変調電源１２から電力が流れる状態を継続させる。
【００１１】
動作中、変調電源１２から容量性ランプコンバータ・ランプ負荷１４へ電力が転送されるのが停止したことを閾値感知素子２２が感知するのに応答して、スイッチング素子２０は動作状態になる。例えば、スイッチング素子２０はターンオンする。閾値感知素子２２は、例えば、抵抗器を通過する電流がある閾値に等しくないこと又はそれを越えないことを検出することにより、電力の転送が停止したことを感知する。スイッチング素子２０はその機能を実行する中で、電力変調器１８から容量性ランプコンバータ・ランプ負荷１４への電力の転送が停止した時点で、電力変調器１８から電力を流すための代替電力経路βを形成する。代替電力経路βは電力変調器１８から引き出される電流の急激で大きな変化を防止する。従って、スイッチング素子２０は、トライアック電流を維持するために、インタフェース回路１０／負荷１４の組み合わせにより引き出される電流を調整する。
【００１２】
変調電源１２から整流器２４に大きな電圧が供給されるとき、電力は電流経路αに沿って負荷１４へ転送される。電流経路αに沿って負荷１４へ電力が転送されない場合、代替電流経路βが形成される。この代替電流経路βは、変調電源１２がより低い電圧にあるときに形成される。電源１６が正弦波形であるか、又は徐々に減少している場合、代替電流経路βは零交差に先立って形成される（零交差は、電源１６の電圧の極性が一方の極性から他方の極性に変化するときに起こる）。これは、電力変調器１８及びその他の素子を必要に応じて放電させることにより電力変調器１８の適正な機能を確保するのに有用である。従って、電力変調器１８は放電及びリセットが可能であったため、各サイクル又は半サイクルの開始時に新たに始動する。
【００１３】
図２は、変調電源１２を容量性ランプコンバータ・ランプ負荷１４と結合するインタフェース回路１０を示す拡張ブロック線図である。電源１６は、通常、従来の６０Ｈｚ、１１０〜１２５ＶＡＣの商用電源、又は他の商用電源（例えば、５０Ｈｚ、１００ＶＡＣ；５０Ｈｚ、２２０〜２４０ＶＡＣなど）であり、電力変調器１８に接続されている。電力変調器１８はトライアック位相変調器、固体スイッチ、光制御スイッチ、位相変調器、オン／オフ変調器、固体リレー又は他の何らかの変調器であれば良い。図示されている例の変調器１８は、位相変調技法（場合によってはパルス幅変調と呼ばれる）により容量性ランプコンバータ・ランプ負荷１４の光源の点灯及び／又は光振幅（輝度）を調整するために使用されるトライアック２６又はその他の装置である。例えば、トライアック２６は電源１６からのＡＣ信号の各半サイクルの開始から多少の時間をおいた後にターンオンする。トライアック２６がターンオンする各半サイクル中の時間はゲート制御回路２８により判定される。通常、トライアックは、電源からのＡＣ信号が零交差するたびにターンオフする。
【００１４】
本発明は、容量性負荷１４に対する電力を制御するための位相変調（パルス幅変調）スイッチングを実行するために、トライアック２６及びＲＣゲート制御回路２８などのスイッチを採用する電力変調器１８を使用していた従来のシステムにおける不適合の例を克服する。先に指示した通り、通常、トライアック２６は、電源１６からのＡＣ入力電力の各半波サイクルの間にコンデンサ電流が零に向かうときにターンオフするものと予期されるであろう。しかし、従来のシステムでは、トライアック２６を流れる電流は、逆方向電流ブロック素子３２の電流阻止効果によって、電源１６からのＡＣ入力電力のそのような零交差以前に停止され、従って、零交差の間及びその後にＲＣゲート制御回路２８のコンデンサに電荷が残留することがあり、これがトライアック２６の確実なスイッチング動作に悪影響を与えていたと考えられる。
【００１５】
そこで、インタフェース回路１０は電源１２からの電流に対して２つの電流経路のうちの１つを選択的に提供する。第１の電流経路αは容量性ランプコンバータ・ランプ負荷１４に電力を結合し、第２の電流経路βは、例えば、容量性ランプコンバータ・ランプ負荷１４に電力が結合されないときに放電する必要があるＲＣゲート制御回路２８などの充電素子を放電させる。第２の電流経路βは、電流をスイッチング経路２０を介して流すことにより選択的に形成される。充電素子の放電は、電力変調器１８が周期的に動作し続けるように確保するのに有用である。加えて、第２の電流経路βは、容量性ランプコンバータ・ランプ負荷１４への電力の結合が停止したときに代替電流経路を形成することにより、電力変調器の電流及び電圧が急速に変化するのを防止する。
【００１６】
逆方向電流ブロック素子３２の電流阻止効果によって容量性負荷１４により電流を引き出すことが不可能である場合に、電流は電源１２から整流器２４及び電流制限器３４を通過し、スイッチング素子２０を介して流れる。しかし、電流が逆方向電流ブロック素子３２を流れることができる場合には、そのような電流の流れは容量性ランプコンバータ・ランプ負荷１４に電力を結合させる結果となる。従って、電源１２からの電流が流れる２つの電流経路α及びβが存在することになる。電流が逆方向電流ブロック素子３２を流れるとき、電力は容量性ランプコンバータ・ランプ負荷１４に結合され（電流経路α）、逆方向電流ブロック素子が電流の流れを阻止するときには、充電素子を放電させて、電力変調器１８をそれを通過する電流の量の大きな変化から保護するように、電流はスイッチング素子２０を流れる（電流経路β）。
【００１７】
スイッチング素子２０はコントローラ３０により制御される。コントローラ３０は２つの入力３６、３８に従ってスイッチング素子２０の導通状態を選択する。第１の入力３６は、非常に高いデューティサイクルを有する（例えば、一実施例では、６０Ｈｚサイクルの９０％を越えるときにハイ状態が起こる）発振器４０から得られ、第２の入力３８は閾値感知素子２２から得られる。一実施例においては、発振器４０によりコントローラ３０に供給される第１の入力信号はハイ状態からロー状態に繰り返し変化し、コントローラの論理及び第２の入力の状態に従って、スイッチング素子２０をターンオン又はターンオフさせる。しかし、一実施例では、閾値感知素子２２の閾値を越えたとき、スイッチング素子２０はターンオフされ、閾値感知素子の閾値を越えている間はオフ状態のままである。また、後述する別の実施例においては、閾値を越えたと閾値感知素子２２により感知されたことを指示する信号であって、コントローラ３０への第２の入力３８の事前規定済み信号はコントローラ３０がスイッチング信号２０をターンオンすることを阻止するが、スイッチング素子２０をターンオフしない。コントローラ３０の機能については以下に更に詳細に説明する。
【００１８】
図２に示すようなインタフェース回路１０の一実施例においては、コントローラ３０は第１の入力端子、すなわち、セット入力端子と、第２の入力端子、すなわち、リセット入力端子とを有するフリップフロップ、マイクロプロセッサなどである。適切なフリップフロップの例はＲ−Ｓフリップフロップ、Ｊ−Ｋフリップフロップ、又はセット及びリセットを有するその他の何らかのフリップフロップである。コントローラ３０のセット入力端子は発振器４０に接続され、コントローラ３０のリセット入力端子は閾値感知素子２２に接続されている。
【００１９】
図２のインタフェース回路１０では、図３及び図７の概略回路図に関して以下に更に詳細に説明するように、逆方向電流ブロック素子３２の電流阻止効果によって、電流が変調電源１２から流れているが、電源１２から負荷１４に電力が結合されていないときに、電流はスイッチング素子２０を流れることができる。変調電源１２からの電流は、変調電源１２と負荷１４との間の電流結合が停止した後の初期期間中にスイッチング素子２０を流れ、この電流が閾値を越えたことが閾値感知素子２２により感知されるまで流れ続ける。この初期期間とは、スイッチング素子２０を介する代替電流経路が形成されなければ電力変調器１８にストレスを発生させる大きな電流変化が起こる時間である。大きな電流変化は、通常、この初期期間中に起こり、電力変調器１８にストレスを発生させるであろう。しかし、スイッチング素子２０を介する代替電流経路βが形成されるために、そのような大きな電流変化は起こらない。
【００２０】
閾値感知素子２２は代替電流経路を形成すべき時点を判定する。閾値感知素子２２により感知される電流が閾値と等しくない又は越えないとき、コントローラ３０は発振器４０の１回の発振の間にスイッチング素子２０をターンオンする。スイッチング素子２０は一度ターンオンされると、閾値感知素子２２により感知される電流が閾値と等しい又はそれを越えたことを感知するまでオン状態のままである。閾値感知素子２２により感知される電流が閾値と等しくなるか、又はそれを越えたとき、コントローラ３０はスイッチング素子２０をターンオフする。しかし、一実施例では、発振器４０がロー状態であるのに応答して電流閾値と等しい又はそれを越えている間にスイッチング素子２０は周期的にターンオンされる。
【００２１】
閾値感知素子２２は、例えば、抵抗器などの素子における電圧降下を検出し、電圧が電流閾値以上の電流に対応するか否かを判定することにより電流を感知する。この判定は比較器により実現されるか、又はトランジスタのゲート閾値電圧などの素子の固有閾値電圧を使用することにより実現されることが可能である。
【００２２】
電力変調器１８を介して供給される電力が電荷蓄積素子４２を充電することにより負荷１４に結合される場合、代替電力経路βは不要であり、スイッチング素子２０はオフしている。しかし、電力変調器１８を介して供給される電力が電荷蓄積素子４２を充電しなくなっている場合には、代替電流経路βは必要である。電力が負荷１４に結合されていないとき、逆方向電流ブロック素子３２は、非導通状態になることにより、電荷蓄積素子４２の放電を防止するためにインタフェース回路１０を電荷蓄積素子４２から遮断する。逆方向電流ブロック素子を電流が流れることが不可能であるため、閾値感知素子２２により感知される電流は閾値以下に降下し、代替電流経路βを形成するためにコントローラ３０にスイッチング素子２０をターンオンさせる。代替電流経路は、電荷蓄積素子４２を充電していた電流の流れを継続させることにより、電力変調器１８に電気的ストレスを与えると考えられる急激で大きな電流の変化を防止する。
【００２３】
スイッチング素子２０を通過する電流の流れは、例えば、ゲート制御回路２８などの、放電させなければならない充電素子を放電させ、それにより、例えば、所望の波形出力を維持するために電力変調器１８が適正に動作するように保証する。例えば、当初、電源１６からの波形サイクルの開始時に放電させるべき充電素子が存在していた場合、電力変調器１８は不規則に動作するであろう。しかし、それらの回路素子にそれらを放電させることができる代替電力経路が設けられていれば、当初、サイクルの開始時に所望の波形を途絶させる可能性のある充電素子は存在しない。放電された電力は接地点へ流れ、抵抗損失として消散することができ、且つ／又は電流制限器３４で吸収、蓄積される。電流制限器３４に蓄積されたエネルギーは後に負荷１４へ転送され、それにより、インタフェース回路１０のエネルギー効率は改善されるであろう。
【００２４】
図３は、蛍光灯などの容量性ランプ負荷１４を点灯させるための点灯回路１００で使用されるインタフェース回路１０の一実施例の概略電気回路図である。インタフェース回路１０に対する電力入力は、商用電流源１６及び電力変調器１８を含む変調電源１２を介して供給される。図３に示す実施例では、電力変調器１８は、関連するゲート制御回路２８を有するトライアック２６である。このようなトライアック系電力変調器は、公知である。通常、そのようなトライアックを利用する変調器は入力信号のパルス幅変調を実行して、入力より低い平均電力又はＲＭＳ電力の出力を発生する。図示されている実施例では、電源１６は従来の６０Ｈｚ商用電圧源（又は他の何らかの入力源）である。商用電源１６により供給されるＡＣ信号の一例は図４に図中符号１０２で表されている。曲線１０２は６０Ｈｚの周波数を有する正弦曲線である。
【００２５】
曲線１０２により表される信号はトライアック利用電力変調器１８に対する入力として供給される。ゲート制御回路２８の設定に応じて、トライアック２６は信号１０２の半サイクルごとにターンオンして、線路１０４に、図５で曲線１０６により表されているパルス幅変調電圧を供給する。図５において、ｔ０からｔ１までの時間周期ｄは、周知のように、トライアック２６が導通状態に切り替えられる前の線間電圧の各半サイクルにおける位相遅延を表す。典型的なゲート制御回路２８は抵抗器・コンデンサ回路（ＲＣ回路）である。そのような回路の時定数、例えば、図５に示す位相遅延ｄの場合のように、その抵抗を調整する。典型的なトライアック利用電力変調器１８においては、ゲート制御回路２８のコンデンサは、通常、ＡＣ入力信号、例えば、信号１０２の零交差の前に又は零交差の時点で充電される。ゲート制御回路２８の電荷レベルが放電に著しく長い時間を必要とするほど十分に大きい場合、位相遅延ｄの正確なタイミングを確保することは不可能である。しかし、線路１０４において電力変調器１８の出力端子で所望のパルス幅変調信号を供給するように電力変調器１８を適正に機能させるためにはそのような適正なタイミングをとることが望ましい。インタフェース回路１０はゲート制御回路２８のそのような放電を行う。
【００２６】
線路１０４のパルス幅変調信号はブリッジ整流器２４により全波整流されて、線路１０８に正パルス幅変調信号として現れる。整流後のパルス幅変調信号は図６に図中符号１１０により示されている。線路１０８の整流パルス幅変調信号１１０は、ここではインダクタ１１２として示されている電流制限器３４により限流され、ここではダイオード１１４として示されている逆方向電流ブロック素子３２を介する電流経路αから容量性負荷１４に結合されるか、あるいは代替電流経路βを介し、ここではＭＯＳＦＥＴトランジスタ１１６として示されているスイッチング素子２０を介して結合されるかのいずれかである。
【００２７】
図３に示す回路１００の動作を要約すると、電源１２と整流器２４は、例えば、ゲート制御回路２８の設定により判定される電圧又はレベルの全波整流パルス幅変調電力を線路１０８に供給する。線路１０８の信号を電流と考えると、その電流は蓄積コンデンサ１１８を充電するために電流経路αを流れるか、又は代替電流経路βを介してスイッチング素子２０を流れる。蓄積コンデンサ１１８に蓄積された電圧はランプ負荷１４のインバータを動作させるために使用され、インバータは蛍光灯を点灯させて、光出力を発生する。ダイオード１１４の陰極のノード１２０に現れる蓄積コンデンサ１１８の電圧がダイオード１１４の陽極のノード１２２の電圧を越えると、ダイオード１１４は逆バイアスされ、電流を導通しなくなる。本発明によれば、スイッチング素子２０は、ノード１２２の電流が代替電流経路βを流れることができるように、ダイオード１１４が逆バイアスされたときに導通する。ダイオード１１４の逆バイアスは、電力変調器１８のゲート制御回路２８がまだ放電されていない時点で起こることができる。従って、スイッチング素子２０を介する代替電力経路βにおける導通は、ゲート制御回路２８と、線路１０８のパルス幅変調信号の次の半サイクルの前に放電されるのが好ましい回路１００の他の素子に対して放電経路を形成する。充電素子の電荷はインダクタ１１２へ転送されるか、又は抵抗損失として消散されることが可能である。
【００２８】
以上説明した通り、スイッチング素子２０の導通状態及び非導通状態への切り替わり動作はコントローラ３０により制御され、コントローラ３０は発振器４０及び閾値感知素子２２からの入力に応答する。図３に示すように、コントローラ３０は、一対のＮＡＮＤゲート１２６、１２８により形成され且つ出力端子
【外１】
2004505593.tif 000003
１３０がインバータ１３２に結合されているセット−リセットフリップフロップ１２４である。インバータはＭＯＳＦＥＴトランジスタ１１６（スイッチング素子２０）のベース、すなわち、制御入力端子に結合されている。フリップフロップ１２４はセット入力端子１３４及びリセット入力端子１３６を有する。ここで説明する実施例においては、フリップフロップ１２４はリセット優先、ハイトゥルーＲＳ（リセット−セット）フリップフロップである。論理信号供給ノード１３８からプルアップ抵抗器１４０を介して供給される論理信号入力のために、リセット入力端子１３６は通常はハイ状態にある。線路１３０のハイ出力信号はトランジスタスイッチ１１６をオフ（非導通状態）に保持するためにインバータ１３２により反転される。
【００２９】
閾値感知素子２２のトランジスタ１４２が導通しているとき、フリップフロップ１２４のリセット入力端子１３６をロー状態にすることができる。トランジスタ１４２のベース−エミッタ接合が順方向バイアスされたとき、トランジスタ１４２は導通する。順方向バイアスは、抵抗器１４４を流れる電流がトランジスタ１４２のベースにトランジスタ１４２をターンオンするために必要な電圧以上の電圧が印加されるほど十分に大きいときに起こる。トランジスタ１４２をターンオンするために必要とされる電圧は零ではない電圧であるので、抵抗器１４４、１４６とトランジスタ１４２は協働して、抵抗器１４４を流れる電流が所定の閾値以上になる時点を検出する。図３に示すように、抵抗器１４４、１４６はトランジスタ１４２のエミッタ及びベースに結合されている。図７においても、抵抗器１４４及び１４６は使用されているが、その接続は以下に更に詳細に説明するように異なる。
【００３０】
セット入力端子１３４は発振器４０により供給される発振信号入力を受信する。発振器４０はＮＡＮＤゲート１４８と、ダイオード１５０と、抵抗器１５２、１５４と、コンデンサ１５６とを含む。抵抗器１５２、１５４及びコンデンサ１５６は、フリップフロップ１２４のセット入力端子１３４に供給されるＮＡＮＤゲート１４８からの出力を所望の周波数（例えば、５０ＫＨｚ）で振動させるように選択された値を有する。抵抗器１５２、１５４の相対的な値は発振器４０のデューティサイクルも設定する。
【００３１】
図３のトランジスタ１１６の制御をその真理値表により要約することができる。真理値表において、「１」はハイ状態、すなわち、オン状態を指示し、「０」はロー状態、すなわち、オフ状態を指示し、「Ｘ」は先の状態を保持するドントケア状態を指示する。Ｓ入力は発振器から得られ、Ｒ入力は閾値感知素子から得られる。閾値に適合しない、又は閾値を越えないとき、Ｒ入力はハイである（すなわち、抵抗器１４４を流れる電流が閾値以下であるときに状態「１」は起こる）。出力はＱ端子から得られ、トランジスタ１１６のゲートに接続する前に反転される。従って、図３の場合、閾値に適合するか又は閾値を越えたとき、トランジスタ１１６は常にオフ状態であり、閾値に適合しない又は閾値を越えないときには、トランジスタは発振器の１サイクル（例えば、２０μＳ）以内にターンオンする。トランジスタ１１６は、ターンオンしたならば、閾値に適合するか又は閾値を越えるまでターンオフしない。
【００３２】
【表１】
2004505593.tif 000004
【００３３】
図７は、インタフェース回路１０の別の実施例を示す。図７は、以下に説明する点を除いて図３と同様である。フリップフロップ１１３のゲート１２８の出力を反転するインバータ１３２がなく、トランジスタ１１６はフリップフロップゲート１２６の出力端子に直接に、又はオプションである遅延素子２００を介して接続されている。遅延素子２００は伝搬遅延を補正するために使用される。電荷蓄積コンデンサ１１８の負端子はトランジスタ１１６と抵抗器１４４との間の点に接続されるのではなく、トランジスタ１４２と抵抗器１４４との間の点に接続されている。図７のその他の部分は図３と同一である。
【００３４】
しかし、図７の回路の機能は図３と同じではない。この場合も、図７のトランジスタ１１６の制御をその真理値表により要約できる。真理値表において、「１」はハイ状態、すなわち、オン状態を指示し、「０」はロー状態、すなわち、オフ状態を指示し、「Ｘ」は先の状態を保持するドントケア状態を指示する。Ｓ入力は発振器から得られ、Ｒ入力は閾値感知素子から得られる。閾値に適合しない又は閾値を越えない場合、Ｒ入力はハイである（すなわち、抵抗器１４４を流れる電流が閾値以下であるときに状態「１」が起こる）。出力はＱから得られ、
【外２】
2004505593.tif 000005
からではない。Ｑ出力端子はトランジスタ１１６のゲートに結合されている。従って、図７の場合、発振器がローであるとき、Ｑはハイであり、トランジスタは導通している。発振器がハイであり且つ閾値に適合する又は閾値を越えた場合には、トランジスタ１１６は導通しない。発振器がハイであり且つ閾値に適合しない又は閾値を越えない場合には、Ｑの出力は先の状態を保持する。従って、コンデンサ１１８の充電中にトランジスタ１１６が周期的に導通状態になるため、図３の実施例と比較して、この実施例は電力効率の点で劣る。発振器４０の信号出力のデューティサイクルが非常に高いことにより、発振器４０は非常に短い時間に限りトランジスタ１１６を導通させるだけであるので、電荷蓄積コンデンサ１１８により供給される電力の大半のサイフォン現象は回避される。
【００３５】
【表２】
2004505593.tif 000006
【００３６】
オプションである遅延素子２００を除いて、図７の回路を試験し、市販のトライアック位相調光器を固定負荷と首尾良く結合した。インタフェース回路の値は次の通りであった。
インダクタ１１２＝１ｍＨ
コンデンサ１５８＝１μＦ
コンデンサ１６０＝１μＦ
コンデンサ１５６＝１ｎＦ
コンデンサ１１８＝４７μＦ
抵抗器１６２＝２００ＫΣ
抵抗器１５２＝３．９ＫΣ
抵抗器１５４＝１００ＫΣ
抵抗器１４０＝１００ＫΣ
抵抗器１４６＝１００Σ
抵抗器１４４＝３Σ
抵抗器１６６＝１００ＫΣ
ツェナーダイオード１６４＝１０Ｖ（１Ｎ５２４０Ｂ）
ツェナーダイオード１６８＝１２０Ｖ（１Ｎ４７６３Ａ）
ダイオード１５０＝１Ｎ４１４８
トランジスタ１４２＝２Ｎ３９０４
【００３７】
図３及び図７において、論理信号供給ノード１３８はゲート１２６、１２８、１４８に論理供給電圧を供給する。コンデンサ１６０、抵抗器１６２及びツェナーダイオード１６４は論理信号供給ノード１３８の電圧を調整するのを助ける。論理信号供給ノード１３８で電位を発生させるのに好都合な方法は、抵抗器１６６及びツェナーダイオード１６８を電荷蓄積コンデンサ１１８の正端子に直列に接続するという方法である。論理供給電圧はＤＣ電圧を供給する何らかの方法により論理信号供給ノード１３８に供給されれば良い。
【００３８】
電力変調器１８を妨害することなくインタフェース回路１０に十分な電荷を貯蔵するために、図３及び図７の整流器２４の正端子と負端子とにまたがってオプションの減結合コンデンサ１５８を適用しても良い。
【００３９】
本発明のインタフェース回路のもう１つの利点は、必要とされるゲートの数が４つだけということである。これにより、インタフェース回路を構成するためにわずか約８セントの価格のＭ４０９３カッド２入力ＮＡＮＤゲート又はそれに類似するチップを使用できる。その結果、回路の製造の費用効率は非常に高くなる。
【００４０】
本発明を例として特定の実施例に関して説明したが、当業者には数多くの変形及び変更が明白であろう。従って、特許請求の範囲は本発明の範囲内に入るそのような全ての変形及び変更を包含すると理解すべきである。
【図面の簡単な説明】
【図１】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路のブロック線図。
【図２】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の拡張ブロック線図。
【図３】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第１の実施例の概略回路図。
【図４】商用電源の信号タイミング図。
【図５】変調電源の信号タイミング図。
【図６】整流変調電源の信号タイミング図。
【図７】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第２の実施例の概略回路図。
【符号の説明】
１０…インタフェース回路、１２…変調電源、１４…容量性ランプコンバータ・ランプ負荷、１６…交流電源、１８…電力変調器、２０…スイッチング素子、２２…閾値感知素子、２４…整流器、２６…トライアック、２８…ゲート制御回路、３０…コントローラ、３２…逆方向電流ブロック素子、３４…電流制限器、４０…発振器、４２…電荷蓄積素子、１１２…インダクタ、１１４…ダイオード、１１６…ＭＯＳＦＥＴトランジスタ、１１８…蓄積コンデンサ、１２４…フリップフロップ、１４２…トランジスタ、１４４、１４６…抵抗器、α…電流経路、β…代替電流経路
【図１】
2004505593.tif 000007
【図２】
2004505593.tif 000008
【図３】
2004505593.tif 000009
【図４】
2004505593.tif 000010
【図５】
2004505593.tif 000011
【図６】
2004505593.tif 000012
【図７】
2004505593.tif 000013
【国際公開パンフレット】
2004505593.tif 000014
2004505593.tif 000015
2004505593.tif 000016
2004505593.tif 000017
2004505593.tif 000018
2004505593.tif 000019
2004505593.tif 000020
2004505593.tif 000021
2004505593.tif 000022
2004505593.tif 000023
2004505593.tif 000024
2004505593.tif 000025
2004505593.tif 000026
2004505593.tif 000027
2004505593.tif 000028
2004505593.tif 000029
2004505593.tif 000030
2004505593.tif 000031
2004505593.tif 000032
2004505593.tif 000033
2004505593.tif 000034
2004505593.tif 000035
2004505593.tif 000036
2004505593.tif 000037
2004505593.tif 000038
2004505593.tif 000039
【国際公開パンフレット（コレクトバージョン）】
2004505593.tif 000040
2004505593.tif 000041
【国際調査報告】
2004505593.tif 000042
2004505593.tif 000043
2004505593.tif 000044