(57)【要約】本発明は、信号の変換のための少なくとも１つのＡ／Ｄ変換器（１３）と少なくとも１つのＤ／Ａ変換器（１４）とを含むアナログの受信及び送信ユニット、並びにデジタル信号の処理のためのデジタル処理ユニットも具備する回路装置に関する。本発明はまた、この種の回路装置を含む移動体通信のためのユーザセット、並びにアナログの受信及び送信ユニットとデジタル処理ユニットとの間のデジタル信号の伝送のための方法にも関する。デジタル処理ユニットとアナログの受信及び送信ユニットとの間のデジタル信号の信頼性の高い伝送がほとんど手間なしに実現され得る回路装置が提案されており、この目的のため、前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間のデジタル信号のやり取りのために配設される記憶ユニット（１７）及びインタフェース（１８、１９）を設けることが提案されており、前記受信及び送信ユニットと前記デジタル処理ユニットとの間の前記信号又はデータのやり取りは、もっぱら送信及び受信の間隙（４３）において行なわれる。
2004519943.tif 000002
【特許請求の範囲】
【請求項１】
信号の変換のための少なくとも１つのＡ／Ｄ変換器と少なくとも１つのＤ／Ａ変換器とを含むアナログの受信及び送信ユニット、デジタル信号の処理のためのデジタル処理ユニット、少なくとも１つの記憶ユニット、並びにインタフェースも具備する回路装置であって、これらの構成要素が前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間のデジタルデータのやり取りのために配設される回路装置。
【請求項２】
前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとが各々の回路中に配設されることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記記憶ユニットが前記アナログの受信及び送信ユニットを備える回路中に配設されることを特徴とする請求項１に記載の回路装置。
【請求項４】
前記記憶ユニットが前記Ａ／Ｄ変換器及び前記Ｄ／Ａ変換器と第１インタフェースユニットとの間に配設されることを特徴とする請求項１に記載の回路装置。
【請求項５】
前記デジタル処理ユニットが前記第１インタフェースユニットへのデジタル信号の伝送のために第２インタフェースユニットを含むことを特徴とする請求項１に記載の回路装置。
【請求項６】
当該回路装置が送信及び受信のギャップにおいて前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間でデジタル信号をやり取りするよう構成されることを特徴とする請求項１に記載の回路装置。
【請求項７】
前記記憶ユニットが少なくとも２つの記憶セクションを含むことを特徴とする請求項１に記載の回路装置。
【請求項８】
信号の変換のための少なくとも１つのＡ／Ｄ変換器と少なくとも１つのＤ／Ａ変換器とを含むアナログの受信及び送信ユニット、デジタル信号の処理のためのデジタル処理ユニット、並びに少なくとも１つの記憶ユニット及び１つのインタフェースを備える回路装置を含む移動体通信のためのユーザセットであって、これらの構成要素が前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間のデジタル信号のやり取りのために配設されるユーザセット。
【請求項９】
アナログの受信及び送信ユニットとデジタル処理ユニットとの間でデジタル信号を伝送する方法であって、前記信号が前記アナログの受信及び送信ユニットと前記処理ユニットとの間の信号のやり取りの際に記憶ユニットにおいてバッファに入れられる方法。
【請求項１０】
前記信号が送信及び受信のギャップにおいてやり取りされることを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号の変換のための少なくとも１つのＡ／Ｄ変換器と少なくとも１つのＤ／Ａ変換器とを含むアナログの受信及び送信ユニットを具備し、デジタル信号の処理のためのデジタル処理ユニットも具備する回路装置に関する。本発明はまた、この種の回路装置を含む移動体通信のためのユーザセット（ｕｓｅｒ ｓｅｔ）、並びにアナログの受信及び送信ユニットとデジタル処理ユニットとの間のデジタル信号の伝送のための方法にも関する。
【０００２】
【従来の技術】
この種の回路装置は、通信システム、例えばＴＤＭＡシステム（例えばＧＳＭシステム）において用いられる。
【０００３】
携帯用電子装置中の構成要素の集積密度の絶え間なき増大は、回路装置の数をより一層少なくさせ、最終的に、より低いコスト、より小さい装置及びより優れた可用性をもたらす。移動体電話のチップセットはこのようにして少数のチップに低減され得る。必要とされる回路装置は、例えば、受信及び送信ユニットが収容されるユニット、デジタル処理ユニット、並びに入力及び出力ユニットを含む。
【０００４】
信号の処理は、高い程度までデジタルベースで行なわれる。しかしながら、データ又は信号の受信及び送信は共にアナログである。アナログ回路の処理のために、回路装置には、ＲＦ ＩＣ（ＲＦ＝無線周波数）とも呼ばれる受信及び送信ユニットが設けられる。
【０００５】
受信されるアナログ信号の他の処理のために、これらの信号は、デジタル信号に変換されるようにＡ／Ｄ変換をかけられる。この変換後、信号の処理はもっぱらデジタルであり、この信号は、出力、例えばスピーカを介するオーディオ信号の出力のために再びアナログ信号に変換される。同様に、送信されるべき信号又はデータは、アナログ形態で送信されるようにＤ／Ａ変換をかけられる。
【０００６】
アナログ信号の処理のための構成要素とデジタル信号の処理のための構成要素とは著しく異なる。全てのアナログの機能、例えばミクサ（ｍｉｘｅｒ）及びフィルタは原則としてデジタル方式で実現され得る。しかしながら、同等の速度及び分解能を備えるこの種の機能を実現するための動作は非常に煩雑である。予想されるアナログの構成要素は、主として、周波数ミクサ、増幅器又はフィルタであるのに対し、デジタル処理は、デジタル・シグナル・プロセッサ及びシステムコントローラを利用する。デジタル・シグナル・プロセッサもフィルタの機能を有するが、デジタルの形態でのＲＦフィルタの実施はあまりに遅すぎるであろう、又は該フィルタの電流消費はあまりに高すぎるであろう。
【０００７】
受信される信号は非常に低いレベルを持つかもしれない。このレベルは、典型的には、−１０２ｄＢｍ乃至−１２ｄＢｍであり、故に、前記信号は、非常に重畳及び妨害（ｄｉｓｔｕｒｂａｎｃｅ）の影響を受けやすいかもしれない。
【０００８】
これまで知られている解決策によれば、もっぱら信号の一方の形態又は他方の形態への変換がＡ／Ｄ変換器及びＤ／Ａ変換器によって行なわれる回路装置が提供されている。この回路装置は、変換のためにアナログ信号を供給され、同時に、デジタルの形態の信号も、アナログ信号へ変換されるために供給される。前記回路装置は、デジタル化された信号をインタフェースを介してデジタル処理ユニットへ出力する。同様に、デジタル処理ユニットによって与えられる信号は、インタフェースを介して前記回路装置のＤ／Ａ変換器に供給される。
【０００９】
この解決策は、電気装置中に対応する量のスペースを占める付加的な回路装置を必要とするという不利な点を持つ。
【００１０】
他の実施例における回路装置の構成要素は、関連するＡ／Ｄ変換器及びＤ／Ａ変換器並びに対応するインタフェースを備えるインタフェースユニットを具備するＲＦのＩＣ上に集積化される。その場合、インタフェースには厳しい要求が課されなければならない。なぜなら、前記インタフェースは、デジタルデータを高いデータレートでデジタル処理ユニットを備える回路装置へ送信することが出来なければならないからである。以下、デジタル処理ユニットを備えるこのような回路装置はベースバンドＩＣとも呼ばれる。
【００１１】
このシステムは、デジタル信号と非常に敏感なアナログ信号とがＲＦ−ＩＣ上で同時にアクティブであるという不利な点を持つ。例えば、移動体電話のアンテナからの入力信号は非常に低いレベルを持つかもしれず、ＲＦ ＩＣ中のＶＣＯ（電圧制御発振器）の信号もまた非常に干渉の影響を受けやすい。アナログ信号の処理と同時にインタフェースを介してデジタル信号を伝送することは、該アナログ信号への厳しい妨害を引き起こし得る。このような重畳の影響を低減するためには、確実にインタフェースが適切な特性を持つようにすることが必要である。例えば、デジタル信号は、ＲＦ成分のスペクトルが低減されるようにデジタルのエッジにおいて可能な限り長い立ち上がり時間を持つべきであり、小さな信号スイング（ｓｍａｌｌ ｓｉｇｎａｌ ｓｉｎｇ）も有利である。これらの特性は、ＲＦ ＩＣ及びバースバンドＩＣのために必要とされる付加的な構成要素によって実現される。
【００１２】
このコンセプトによれば、２つの回路装置しか必要とされないことは有利である。このコンセプトの不利な点は、ＲＦ ＩＣとベースバンドＩＣとの間のインタフェースが、敏感なアナログ信号への重畳及び妨害が排除されるような方式で構成されなければならず、前記インタフェースはとりわけこの方式に従って構成されなければならないことにある。この目的のため、上記のように、アナログユニットが、アナログフィルタによってデジタル信号のエッジの急峻さの低減させるために必要とされ、前記アナログフィルタ自体がベースバンドＩＣ又はＲＦ ＩＣの構成要素を新しいプロセス技術に適合させるのに必要とされる手間を増大させる。
【００１３】
導体線路（ｃｏｎｄｕｃｔｏｒ ｔｒａｃｋ）がよりいっそう細くされ、該導体線路間の間隔がよりいっそう小さくされ、且つトランジスタの降伏電圧が低減される新しいプロセス技術が用いられる場合には他の問題が起こる。斯くして、使用可能な電圧の範囲が縮小され、故に、対応するアナログの機能の実施がより困難になる、又は不可能にさえなる。
【００１４】
【課題を解決するための手段】
それ故、本発明の目的は、デジタル処理ユニットとアナログの受信及び送信ユニットとの間のデジタル信号の信頼性の高い伝送がほとんど手間なしに実現され得る回路装置を提供することにある。
【００１５】
この目的は、信号の変換のための少なくとも１つのＡ／Ｄ変換器と少なくとも１つのＤ／Ａ変換器とを含むアナログの受信及び送信ユニット、デジタル信号を処理するデジタル処理ユニット、少なくとも１つの記憶ユニット、並びにインタフェースも具備する回路装置であって、これらの構成要素が前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間のデジタルデータのやり取りのために配設される回路装置によって達成される。
【００１６】
回路装置は、アナログ信号を受信し、他方で例えば基地局又は移動体ユーザセットへアナログ信号を送信するよう構成されるアナログの受信及び送信ユニットを含む。このアナログの受信及び送信ユニットは、とりわけ、該受信ユニットにおいて受信される前記アナログ信号を該アナログ信号のＩ信号成分及びＱ信号成分への変換後にデジタル信号に変換する少なくとも１つのＡ／Ｄ変換器を含む。デジタル処理ユニットにより与えられる信号をアナログ信号に変換するＤ／Ａ変換器も設けられ、前記アナログ信号自体はアンテナを介して送信される。
【００１７】
アナログの受信及び送信ユニットは、アンテナから受信される非常に低いレベルの信号を対応する信号レベルに増幅する適切な増幅器を含む。同様に、このアナログの受信及び送信ユニットは、受信される信号において、干渉、他の移動体無線ユーザセットの隣接チャネルからの信号成分、又は例えば無線局からの他の周波数帯域中の高レベルの信号を抑えるフィルタを含む。前記アナログの受信及び送信ユニットはミクサユニットを具備し、前記ミクサユニットによって、信号が或る搬送周波数から別の搬送周波数へ設定される。
【００１８】
デジタル処理ユニットは、例えば復調及び等化（ｅｑｕａｌｉｚａｔｉｏｎ）といったデジタルデータの処理をし、音声の符号化又は復号をし、ディスプレイドライバを制御するよう構成されるデジタル・シグナル・プロセッサ及びシステムコントローラを具備する。
【００１９】
本発明によれば、アナログの受信及び送信ユニット中にデジタル信号がバッファに入れられる記憶ユニットを組み入れることが提案されている。この記憶ユニットは、該記憶ユニット中に記憶されるデジタル信号を前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間でやり取りするよう構成されるインタフェースに接続される。このようなバッファリングの結果として、前記デジタル信号は、敏感なアナログ信号への影響が低い時点に前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間で伝送され得る。従って、前記インタフェースはより単純な構成を持ち得る。
【００２０】
本発明の有利な実施例においては、アナログの受信及び送信ユニットが、ＲＦ ＩＣとも呼ばれる回路中に配設される。デジタル処理ユニットは、ベースバンドＩＣと呼ばれる他の回路中に配設される。個々の回路装置は、このようにして、複雑なアナログの構成要素を組み入れる必要なしに新しいプロセス技術に対して適当にされ得る。その上、変換及び伝送のために付加的な回路が必要とされない。このような付加的な回路は付加的なスペース及び電流を必要とするであろう。
【００２１】
本発明の有利な実施例においては、記憶ユニット及び第１インタフェースユニットがＲＦ ＩＣ上に配設される。その場合、前記記憶ユニットはＡ／Ｄ変換器及びＤ／Ａ変換器と前記第１インタフェースとの間に接続される。前記記憶ユニットは前記Ａ／Ｄ変換器においてデジタル信号に変換される受信信号を記憶する。同時に、ベースバンドＩＣによって供給されるデジタル信号もまた、アンテナを介して送信されるように、対応する時点において前記Ｄ／Ａ変換器においてアナログ信号に変換されるために記憶される。
【００２２】
アナログの受信及び送信ユニットとデジタル処理ユニットとの間のデジタル信号のやり取りのためのベースバンド−ＲＦインタフェースは第１インタフェースユニット及び第２インタフェースユニットを含む。前記第１インタフェースユニットは、前記アナログの受信及び送信ユニットを具備するＲＦ ＩＣ上に収容され、前記第２インタフェースユニットは前記デジタル処理ユニットを備えるベースバンドＩＣ上に収容される。データはこれらのＩＣの間でシリアルにやり取りされる。前記第１インタフェースユニットにおいて受信されるデータは、前記第２インタフェースユニットにシリアルに送信されるようにシリアルデータストリームに変換され、前記第２インタフェースユニットは再びパラレルに前記データを出力する。送信されるべきデータは前記第２インタフェースユニットにパラレルに供給され、前記第２インタフェースユニットにおいて、前記データは、前記第１インタフェースユニットにシリアルに送信されるようにシリアルデータストリームに変換され、前記記憶ユニットにパラレルに出力される。シリアルデータ伝送は、これらのインタフェースユニット間に必要とされるリンクの数が最小限であるという利点を提供する。
【００２３】
ＩＣ上で十分なスペースが利用可能であるアプリケーションの場合には、データの直接的なパラレル伝送がＲＦ ＩＣとベースバンドＩＣとの間で実現され得る。
【００２４】
本発明によれば、アナログ信号の送信又は受信が行なわれんとしない場合にのみ、デジタル処理ユニットとアナログ受信及び送信ユニットとの間のデジタル信号の伝送を実行することが提案されている。
【００２５】
記憶ユニットは、第１インタフェースユニット及び第２インタフェースユニットを介して、即ち、送信及び受信のギャップにおいてデジタル処理ユニットに供給されるデジタル化されたＩ信号及びＱ信号を記憶する。同様に、前記デジタル処理ユニットによって与えられるデジタル信号は、送信バーストが再び行なわれんとする場合にのみ、（対応するＤ／Ａ変換器により）アナログのＩ信号及びＱ信号に変換されるように、前記第１インタフェースユニット及び前記第２インタフェースユニットを介して前記記憶ユニットへ送信され、次いで、これらの信号はアンテナに供給される。
【００２６】
時間多重伝送法（ｔｉｍｅ ｍｕｌｔｉｐｌｅｘ ｔｒａｎｓｍｉｓｓｉｏｎ ｍｅｔｈｏｄ）（例えばＧＳＭ規格によるＴＤＭＡシステム）においては、通常、受信又は送信バーストの送信又は受信のためにタイムスロットの８分の１しか利用可能ではないことから、ベースバンドＲＦインタフェースがデジタルの形態でベースバンドＩＣとＲＦ ＩＣとの間で対応するデータを伝送するのに十分な時間が残存する。これは、もっぱら、前記ＲＦ ＩＣの送信又は受信アクティビティのない場合にアクティブであるデジタルの構成要素から成るより著しく簡単なインタフェースを可能にさせる。斯くして、デジタル信号の重畳によるアナログ信号への影響はもはや有り得ない。
【００２７】
本発明の別の実施例においては、記憶ユニットが２つの部分に細分されるように構成される。その場合、前記記憶ユニットの一方の部分は受信パス（ＲＸ）のデータ用であり、前記記憶ユニットの他方の部分は送信パス（ＴＸ）のデータ用である。
【００２８】
前記目的はまた、信号の変換のための少なくとも１つのＡ／Ｄ変換器と少なくとも１つのＤ／Ａ変換器とを含むアナログの受信及び送信ユニット、デジタル信号の処理のためのデジタル処理ユニット、少なくとも１つの記憶ユニット、並びにインタフェースを備える回路装置を含む移動体通信のためのユーザセットであって、これらの構成要素が前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間のデジタル信号のやり取りのために配設されるユーザセットによって達成される。
【００２９】
前記目的はまた、アナログの受信及び送信ユニットとデジタル処理ユニットとの間のデジタル信号の伝送のための方法によって達成され、前記方法においては、前記信号が前記アナログの受信及び送信ユニットと前記デジタル処理ユニットとの間の信号のやり取りのために記憶ユニットにおいてバッファに入れられる。
【００３０】
この種のアーキテクチャは、ＧＳＭ、ＤＥＣＴ又はブルートゥースの伝送システムに用いられ得る。
【００３１】
このコンセプトの著しく有利な点は、ＩＣ上のデジタルの機能及び（アナログ信号とデジタル信号との）混合信号の分離にある。結果として、ベースバンドＩＣ上にはデジタルの機能のユニットのみが組み入れられ、新しいプロセス技術へのより高速且つより容易な適応という利点を提供する。
【００３２】
以下、本発明の実施例を、図面を参照して一例として詳細に記載する。
【００３３】
【発明の実施の形態】
図１は、３つの別々の回路装置を具備する当該技術の現在の水準に基づく装置を示している。ＲＦ ＩＣ１は、アナログの受信及び送信ユニットを含み、図示されていないアンテナを介してアナログ信号Ｒを受信し、アナログ信号Ｔを送信する。
【００３４】
受信ユニット１１は、アンテナから受信されるアナログ信号Ｒのレベルを適当に増大させ、前記信号から隣接チャネルからの信号成分及び妨害を取り除くために適切な増幅器、フィルタ及びミクサユニットを具備する。受信ユニット１１は、インタフェースチップ３上に配設されるＡ／Ｄ変換器１３にＩ成分及びＱ成分の形態で信号を供給する。アナログのＩ信号成分及びＱ信号成分はＡ／Ｄ変換器１３においてデジタル信号に変換される。次いで、デジタル信号は、第１インタフェースユニット１５を介して第２インタフェースユニット１６に供給される。第２インタフェースユニット１６はデジタル処理ユニットを含むベースバンドＩＣ２上に収容される。ベースバンドＩＣ２はデジタル・シグナル・プロセッサ２１及びシステムコントローラ２２を収容する。
【００３５】
このような装置においては、信号Ｒが受信されるのみならず、信号Ｔがまた他のシステムに送信されることから、デジタルに符号化された信号（ｄｉｇｉｔａｌｌｙ ｅｎｃｏｄｅｄ ｓｉｇｎａｌ）は、デジタル・シグナル・プロセッサ２１又はシステムコントローラ２２により、インタフェースユニット１６を介して、デジタル処理ユニットを備えるベースバンドＩＣ２からインタフェースユニット１５を備えるインタフェースチップ３へ送られる。次いで、デジタル信号は、該デジタル信号を対応するＩ成分及びＱ成分の形態のアナログ信号に変換するＤ／Ａ変換器１４に供給される。このようなＩ信号及びＱ信号はインタフェースチップ３からＲＦ ＩＣ１へ供給され、次いで、これらの信号は、送信ユニット１２において適切なレベルに調整され、且つアンテナを介しての送信のために必要な所望の搬送周波数にも調整される。
【００３６】
当該技術の現在の水準に基づく上記回路装置は３つの回路を含み、各回路が、プリント基板上に配設され、他の回路と接続されなければならず、故にプリント基板の限られた表面上に対応する量のスペースが含まれることが不利な点である。
【００３７】
このような不利な点を回避するために、図１においてインタフェースチップ３上に配置されているインタフェースが、アナログの受信及び送信ユニットを備えるＲＦ ＩＣ１上に対応するＡ／Ｄ変換器１３とＤ／Ａ変換器１４と第１インタフェースユニット１５と共に配設される装置が提案されている。これは図２に示されている装置をもたらし、前記装置においては、実質的に図１の場合と同じ構成要素が設けられ、この場合には、シリアルの第１インタフェースユニット及び第２インタフェースユニットの代わりに、２つのチップ１及び２の各１つの上に設けられるビットストリームインタフェースユニット１５ａ及び１６ａの使用がなされることが異なる。このようなビットストリームインタフェースは入力信号の帯域幅よりずっと高いデータレートを備えるビットストリームを生成する。高周波量子化雑音を除去するデシメイションフィルタ（ｄｅｃｉｍａｔｉｏｎ ｆｉｌｔｅｒ）（デジタルフィルタ）は図示されていない。
【００３８】
この装置は、高いデータレートを備えるデジタル信号が存在するという不利な点を持つ。この信号は大きな量子化雑音成分を含むことから、実際の有用な信号のために実際に必要なビットより多くのビットが送られなければならない。その結果として、例えばアンテナから受信されるアナログ信号が、高いデータレート及び急峻なエッジ（ｓｔｅｅｐ ｅｄｇｅ）を備えるデジタルフルスイング信号（ｄｉｇｉｔａｌ ｆｕｌｌ ｓｗｉｎｇ ｓｉｇｎａｌ）のベースバンドＩＣ２からＲＦ ＩＣ１への伝送により妨害されるということが起こり得る。このような重畳若しくは妨害を低減させる又は排除するためには、セクション１５ａ及び１６ａを備える入り組んだビットストリームインタフェースが必要とされ、このようなインタフェースは敏感なアナログ信号への影響を防ぐ適切なフィルタ（図示せず）を具備する。このようなフィルタは、とりわけ、デジタルのエッジの立ち上がり時間（ｒｉｓｅ ｔｉｍｅ）に影響を及ぼし、故に信号のスペクトルにおけるＲＦ成分が低減される。この目的のため、例えばアナログの低域通過フィルタによるフィルタリングが施される。この信号はまた、より低い信号の振幅を実現するようにも影響を及ぼされる。
【００３９】
図３は、２つの回路しか含まない本発明による回路のコンセプトを示しており、アナログの受信及び送信ユニットはＲＦ−ＩＣ１上に収容されるのに対し、デジタル・シグナル・プロセッサ２１及びシステムコントローラ２２はベースバンドＩＣ２上にデジタル処理ユニットとして配設される。アナログの受信及び送信ユニットはアンテナからアナログ信号Ｒを受信し、これらの信号は、受信ユニット１１において適当に増幅され、フィルタをかけられて、デジタル変換のためにＡ／Ｄ変換器１３へＩ信号及びＱ信号として供給される。デジタル化されたＩ信号及びＱ信号は記憶ユニット１７においてバッファに入れられる。
【００４０】
アナログの受信及び送信ユニットが信号を送信又は受信しない期間中、記憶ユニット１７中に記憶された信号又はデータが、第１シリアルインタフェースユニット１８を介して、ベースバンドＩＣ２中の第２シリアルインタフェースユニット１９へ供給される。
【００４１】
ベースバンドＩＣ２により与えられるデジタル信号は、第２シリアルインタフェースユニット１９からＲＦ ＩＣ１へ供給され、ＲＦ ＩＣ１において、前記デジタル信号は、記憶ユニット１７へ供給されるようにシリアルインタフェースユニット１８に達し、記憶ユニット１７において、前記デジタル信号はバッファに入れられる。デジタル処理ユニットからアナログの受信及び送信ユニットへの送信は、再び、もっぱら回路装置が信号を受信又は送信しない期間中に行なわれる。
【００４２】
送信されるべき信号は、Ｄ／Ａ変換器１４によりアナログのＩ信号及びＱ信号に変換されて、送信ユニット１２において適正なレベルに調整され、調整された後、前記信号はアンテナを介してアナログ信号Ｔとして送信される。
【００４３】
図３に示されている装置の他の例として、ＲＦ ＩＣ１はまた、受信パス及び送信パスのためのメモリが分離されるように第２記憶ユニット（図示せず）を具備しても良い。
【００４４】
図４は、タイムチャートを示している。図４において、バー４１及び４１ａは、各々の送信バースト（ｔｒａｎｓｍｉｔ ｂｕｒｓｔ）を表わし、バー４２及び４２ａは、各々の受信バースト（ｒｅｃｅｉｖｅ ｂｕｒｓｔ）を表わす。この場合には参照符号４３によって示されているこれらのバースト４１と４２と４１ａと４２ａとの間の期間において、デジタル信号がべースバンドＩＣ２とＲＦ ＩＣ１との間で伝送される。
【００４５】
図５は、本発明による回路装置の例の詳細な図示である。図５においては、Ａ／Ｄ変換器及びＤ／Ａ変換器、記憶ユニット１７並びにシリアルインタフェース１８及び１９を有する送信及び受信ユニットの一部のみが示されている。ベースバンドＩＣ２の第２シリアルインタフェースユニット１９及び対応するフィルタユニット２３もまた示されている。
【００４６】
Ｉ成分及びＱ成分の形態で受信されるアナログ信号は、リード線（ｌｅａｄ）１３２ｐ及び１３２ｎ並びに１３１ｐ及び１３１ｎを介して各々のシグマ−デルタＡ／Ｄ変換器（ｓｉｇｍａ−ｄｅｌｔａ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ）１３２及び１３１へ供給される。信号１３１ｐ及び１３２ｐはいつもＩ信号又はＱ信号の正の成分を含み、信号１３１ｎ及び１３２ｎはいつもＩ信号又はＱ信号の負の成分を含む。シグマ−デルタＡ／Ｄ変換器１３１及び１３２はアナログのＩ信号及びＱ信号を各々のデジタル信号１３１ａ及び１３２ａに変換し、前記信号は記憶ユニット１７に供給され、次いで、第１シリアルインタフェースユニット１８を介して更に送信される。シグマ−デルタＡ／Ｄ変換器はアナログ入力信号からビットストリーム信号を生成する。
【００４７】
送信されるべきデジタル信号は、メモリ１７において記憶され、ＦＩＲＤＡＣ変換器１４１及び１４２を介してＩ信号成分及びＱ信号成分を備えるアナログ信号に変換される。各々、１４１ｐ及び１４２ｐはいつもＩ信号及びＱ信号の正の成分を表わし、１４１ｎ及び１４２ｎはいつもＩ信号及びＱ信号の負の成分を表わす。ＦＩＲＤＡＣ変換器（有限インパルス応答デジタル・アナログ変換器）はビットストリーム信号からアナログ信号を生成する。この動作中、同時に、ＲＦ量子化雑音成分がフィルタをかけて除去される。
【００４８】
ベースバンドＩＣ２は、ノイズシェーパユニット（ｎｏｉｓｅ ｓｈａｐｅｒ ｕｎｉｔ）２４及びデジタルデシメイションフィルタ２５を有するフィルタユニット２３を含み、ノイズシェーパユニット２４及びデジタルデシメイションフィルタ２５の各々は、入ってくるデジタル信号又は出て行くデジタル信号の処理に役立つ。
【００４９】
ノイズシェーパはデシメイションフィルタの機能の逆の機能を持つ。１２ビットのバス幅及び毎秒２４分の１３，０００，０００サンプル値（＝毎秒５４１，７００サンプル値）のデータレートを備えるデジタル信号が、それ相応に多量のＲＦ量子化雑音も含む（毎秒１３，０００，０００ビットの）ビットストリーム信号に変換される。
【００５０】
供給されるＩ信号及びＱ信号並びに出て行くＩ信号及びＱ信号の帯域幅は、ＮＺＩＦ（零近傍の中間周波数）（Ｎｅａｒ Ｚｅｒｏ Ｉｎｔｅｒｍｅｄｉａｔｅ ｆｒｅｑｕｅｎｃｙ）のモードにおいて零乃至２００ｋＨｚに達する。Ａ／Ｄ変換器及びＤ／Ａ変換器による信号１３２ａ及び１３１ａ並びにメモリ１７から生じる信号１４１ａ及び１４２ａにおいて伝送されるデータは１ビットの分解能を持ち、毎秒１３メガサンプルを伝送することが可能である。
【００５１】
デジタル化されたベースバンド信号は、ベースバンドＩＣ２において１２ビットの分解能を備えるＰＣＭ（パルス符号変調）データとして発生し、故に毎秒２４分の１３メガサンプルが伝送される。受信パスにおいては、デジタルフィルタ、ミクサ、及び適当なレベルへの適応を用いて、データレート及び分解能の低減が行なわれるべきである。分解能及びデータレートが低いほど、必要とされる計算の手間は少なくなり、斯くして、より低い電力消費も可能にする。
【００５２】
本発明は、信号がバーストにおいて送信及び受信されるあらゆるＴＤＭＡシステムにおいて用いられ得る。本発明はまた、ＧＳＭシステムに加えて、米国において用いられているようなＩＳ ５４システム及びＩＳ １３６システムにおいても用いられ得る。更に、本発明は、英国において用いられているようなＤＣＳ−１８００において用いられ得るが、米国において用いられているようなＷＡＣＳ−ＰＡＣＳシステム及び日本において用いられているようなハンディフォン（Ｈａｎｄｙ／Ｐｈｏｎｅ）システムにおいても用いられ得る。本発明はまた、欧州において用いられているＤＥＣＴシステムにおける使用にも適する。
【００５３】
記憶ユニットの容量は、シグマ−デルタ変換器のオーバーサンプリング比率及びバースト幅に依存する。ＧＳＭシステムに対しては十分である１６キロビットの記憶容量は、ＧＰＲＳシステムに対してはそれ相応に拡張されるであろう。
【００５４】
記憶ユニット１７のデジタル信号がＤ／Ａ変換器１４２及び１４１においてアナログ信号に変換される間、インタフェースはアクティブではなく、前記アナログ信号は、再びＩＦ又はＲＦの周波数を持つ。アナログの受信及び送信ユニットが零近傍のＩＦ信号へミックスダウンされるアンテナ信号を受信する間、インタフェースはまたアクティブではない。データは、受信バーストが終了した時点でメモリ１７からインタフェースを介してベースバンドＩＣ２へ伝達され得る。
【００５５】
図４は、例えばＧＳＭシステムのための略々５７５μｓを備える送信及び受信バーストを示している。シグマ−デルタ変換器において１３ＭＨｚのオーバーサンプリング周波数（３２．５のオーバーサンプリング係数）の使用がなされる場合に、対応するビットレートを持つビットストリーム信号が生成される。バーストのためにシグマ−デルタ変換器から出力されるビット数は以下のように計算され得る。
５７５ ｘ １０−６ ｘ １３ ｘ １０６ ＝ ７４７５
シグマ−デルタ変換器においては２つのチャネル（Ｉ及びＱ）が同時に変換されなければならないことから、ここで、算出されたビット数は２倍にされなければならず、故に１６キロビットのメモリ容量しか必要とされない。
【００５６】
ＧＰＲＳシステムにおいては、１つのタイムスロットにおいて複数の送信及び受信バーストが送信及び受信されることから、記憶容量は増大されなければならない。本回路装置の利点は、満たされるべきＥＭＣの要求が厳しくなく、故に、付加的なスペース及び電流を必要とするであろう当該インタフェースにおける小さなスイング信号（ｓｍａｌｌ−ｓｗｉｎｇ ｓｉｇｎａｌ）の生成及び複雑なアナログフィルタを実現することが必要ではない単純なデジタルインタフェースが実現され得る。
【図面の簡単な説明】
【図１】当該技術の現在の水準に基づく装置を示す。
【図２】Ａ／Ｄ変換器とＤ／Ａ変換器とインタフェースとがＲＦ ＩＣ上に組み入れられる装置を示す。
【図３】ＲＦ ＩＣ上にメモリを備える本発明による回路装置を示す。
【図４】タイムチャートを示す。
【図５】本発明による装置のインタフェースアーキテクチャの詳細な図示である。
【図１】
2004519943.tif 000003
【図２】
2004519943.tif 000004
【図３】
2004519943.tif 000005
【図４】
2004519943.tif 000006
【図５】
2004519943.tif 000007
【国際公開パンフレット】
2004519943.tif 000008
2004519943.tif 000009
2004519943.tif 000010
2004519943.tif 000011
2004519943.tif 000012
2004519943.tif 000013
2004519943.tif 000014
2004519943.tif 000015
2004519943.tif 000016
2004519943.tif 000017
2004519943.tif 000018
2004519943.tif 000019
2004519943.tif 000020
2004519943.tif 000021
2004519943.tif 000022
2004519943.tif 000023
2004519943.tif 000024
2004519943.tif 000025
【国際調査報告】
2004519943.tif 000026
2004519943.tif 000027