(57)【要約】変換器へ許可信号（ＥＮ）を与えるための集積回路（ＩＣ）において、該集積回路（ＩＣ）は、該集積回路（ＩＣ）の第１の接続端子（８）上のライン電圧（Ｖｌｉｎｅ）のレベルに応じて制御信号（ＣＳ）を与えるための監視回路（ＦＥＴ１、Ｒ２、Ｄ１、Ｉｏ、Ｍ、Ｓ１）と、制御信号（ＣＳ）および発生電圧レベル（Ｖｃｃ）に応じて変換器へ許可信号（ＥＮ）を与えるための始動回路（ＦＥＴ２、Ｉｓｔｒｔ　ｕｐ、Ｖｃｃ　ｓｔｒｔ‐Ｌｅｖ、ＣＯＭＰ、Ｓ２）とを備え、前記発生電圧レベル（Ｖｃｃ）は第１の接続端子（８）上のライン電圧（Ｖｌｉｎｅ）のレベルに応じて発生され、監視回路および始動回路は、第１の接続端子（８）を介してのみライン電圧（Ｖｌｉｎｅ）のレベルを検出している。
2004505359.tif 000002
【特許請求の範囲】
【請求項１】
変換器へ許可信号を与える集積回路であって、
該集積回路の第１の接続端子のライン電圧のレベルに応じて制御信号を与える監視回路と、
前記制御信号および発生された電圧レベルに応じて変換器へ前記許可信号を与える始動回路であって、前記発生された電圧レベルは前記第１の接続端子の前記ライン電圧のレベルに応じて発生されるところの始動回路とを備え、
前記監視回路および前記始動回路は前記第１の接続端子を介してのみ前記ライン電圧のレベルを検出する集積回路。
【請求項２】
前記監視回路は、
前記第１の接続端子に接続された第１のトランジスタ部と、
前記第１のトランジスタ部に接続された電流制限部と、
ある耐圧を有する電圧制限デバイスであって、該電圧制限デバイスに掛かる電圧が破壊電圧を超えたときに電流が前記第１のトランジスタ部、前記電流制限部および前記電圧制限デバイスを通して流れるように、前記電流制限部に接続された電圧制限デバイスと、
基準電流を供給するための基準電流源と、
前記第１のトランジスタ部、前記電流制限部および前記電圧制限装置を通して流れる電流を、供給された前記基準電流と比較し、前記第１のトランジスタ部、前記電流制限部および前記電圧制限デバイスを通して流れる電流が前記基準電流を超えたときに前記制御信号を発生する手段と、
閉じた状態において、前記電圧制限デバイスに掛かる電圧を本質的にゼロボルトにする、制御可能な第１のスイッチ部であって、それによって、前記第１のトランジスタ部、前記電流制限部を通して流れる電流を低下させる第１のスイッチ部とを備えていることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記始動回路は、
前記第１の接続端子へ接続された第２のトランジスタ部と、
前記第２のトランジスタ部が動作を開始するときに、前記集積回路の第２の接続端子へ接続された外部キャパシタを充電する電流源と、
所定の許可電圧レベルを、前記発生された電圧レベルと比較する基準電圧源であって、前記発生された電圧レベルが前記所定の許可電圧レベルを超えたときに許可信号を与える基準電圧源と、
開いた状態において、前記発生された電圧の発生を可能とする第２のスイッチ部であって、前記監視回路からの前記制御信号によって制御される、制御可能な第２のスイッチ部とを備えていることを特徴とする請求項１または請求項２に記載の集積回路。
【請求項４】
モード切替え電源であって、
整流器と、
前記整流器の出力に結合されたキャパシタと、
変圧器と、
スイッチであって、前記整流器の出力が前記変圧器の１次巻コイルおよび該スイッチの主電流経路を通してグランドへ結合されたところのスイッチと、
当該モード切替え電源を制御するために前記キャパシタに掛かるライン電圧に依存して前記スイッチの入力を制御するための許可信号を発生させる請求項１に記載の集積回路とを備えているモード切替え電源。
【発明の詳細な説明】
【０００１】
（発明の属する技術分野）
本発明は、モード切替え電源（ＳＭＰＳ）制御回路に関し、このような制御回路を備えたモード切替え電源（ＳＭＰＳ）に関する。
【０００２】
（発明の背景）
ＳＭＰＳにおいて、最大出力電力は、供給電圧に依存することが多い。ある入力電圧レベルよりも小さいときには、ＳＭＰＳにおける電力スイッチ（ｐｏｗｅｒ ｓｗｉｔｃｈｅｓ）の電流が制限されてしまうために、所望される出力電力はＳＭＰＳによって供給され得ないが、最大のときにはＳＭＰＳの入力にあるヒューズ内へ電流が流れることができる、即ち、最大のときには変圧器を通して電流が流れ得る。多くの場合には、これらの制限は、結果として変圧器の可聴ノイズ（ａｕｄｉｂｌｅ ｎｏｉｓｅ）になるであろう。
【０００３】
ＳＭＰＳが低すぎる入力電圧レベルにおいて始動することを防止する（従って、可聴ノイズを防止する）ために、回路はＳＭＰＳの動作を無効にしなければならない。従来における整流されたライン（主要）電圧でのシステムの動作においては、外部要素がライン電圧のレベルを決定するために要求される。これらの外部要素は、少なくとも１つの追加のピンが回路において使用可能となっていることを必要とする。
【０００４】
整流されたライン電圧（Ｖｌｉｎｅ）から供給する従来のＳＭＰＳシステムにおいて、ライン電圧の検出は、例えば、外部電圧ドライバを用いて実行される。それに代えて、外部抵抗器を有する電流変換器への電圧が用いられてもよい。集積回路（ＩＣ）上の追加のピンがライン電圧のレベルを決定するために必要となることは従来のシステムにとって不利である。さらに、外部要素の使用によって、そのようなシステムの実施が複雑になってしまう。
【０００５】
オーミック抵抗分圧器（ｏｈｍｉｃ ｒｅｓｉｓｔｉｖｅ ｄｉｖｉｄｅｒｓ）の集積は次の理由により非常に困難である。高いオーミック抵抗分圧器は、ＩＣの非常に大きなシリコン領域を占有してしまうので、集積に適していない。低いオーミック抵抗分圧器の集積は、非常に大きな損失、それによって大きな発熱やＩＣにおける電力消費につながる。
【０００６】
（発明の概要）
本発明の目的は、ライン電圧の集積された検出機能（ｓｅｎｓｉｎｇ）／監視機能（ｍｏｎｉｔｏｒｉｎｇ）を有する改良されたＩＣを提供することである。
【０００７】
上記の目的は、変換器へ許可信号（ｅｎａｂｌｉｎｇ ｓｉｇｎａｌ）を与えるための集積回路および独立請求項に規定されたとおりのＳＰＭＳを提供することによって満たされる。実施の形態の利点は従属請求項に規定されている。
【０００８】
好適な実施の形態によれば、ライン電圧を検出／監視するための外部要素を使用することが回避される。さらに、ライン電圧を検出するために制御回路を外部要素へ接続するための追加のピンが不要になる。
【０００９】
本発明のこれらの特徴および他の特徴は、以下に記述される実施の形態に関連して明らかにされ説明される。
【００１０】
（発明の詳細な説明）
本発明は、電圧検出のための外部要素、即ち、追加のピンを用いることが回避されたＳＭＰＳ用の制御回路に関する。本発明に従った制御回路はライン電圧のレベルを内部で決定することを提案する。さらに、好適な実施の形態によれば、ＳＭＰＳ動作許可レベル（ｔｈｅ ＳＭＰＳ ｏｐｅｒａｔｉｏｎ ｅｎａｂｌｉｎｇ ｌｅｖｅｌ）が単一の外部抵抗器Ｒ１を用いて調整／調節され得る。
【００１１】
本発明に従った制御回路のさらなる利点は、例えば、ライン電解キャパシタ（ｌｉｎｅ ｅｌｃａｐ）（図２における電解キャパシタＣ２）が図２においてＦで示されているとおり接続されていない場合に本発明によってもたらされる安全性の特徴である。
【００１２】
図１において示されているとおり、ライン電圧検出はＩＣ内部で行われる。（高圧用の）電界効果トランジスタ（ＦＥＴ１）は、そのトランジスタにおいて最大電圧を制限する。トランジスタＦＥＴ１のピンチ・オフ電圧は、トランジスタＦＥＴ１のゲートが比較的高い（ツェナー）電圧に接続されているので、所望の許可レベル（１００ボルト程度の高さであり得る）より高い。内部のツェナーダイオードＤ１の高ツェナー電圧のために、検出は、電流が低く維持されている間に高いＶｌｉｎｅ電圧レベルまで行われ得る。ＳＭＰＳが記載されている機能（下記参照）によって許可された後、スイッチＳ１が閉じる。このようにして、トランジスタＦＥＴ１のピンチ・オフ電圧が充分に低下し、それによって、低電力消費が保証される。さらに、高耐圧トランジスタＦＥＴ１のより良いリサーフ（ｒｅｓｕｒｆ）が得られる。
【００１３】
スイッチＳ１は内部ロジック（図示せず）によって制御されているので、ＩＣはライン電圧を非常に低くするように操作することができるが、低いライン電圧では始動が防止される。
【００１４】
制御回路の動作特性が次に詳細に記述される。ＳＭＰＳアプリケーションの通常の始動においては、ラインスイッチ（図示せず）が作動し（ａｃｔｉｖａｔｅｄ）、続いて、図２におけるライン電圧キャパシタＣ２が充電され、それによって、ＩＣへ供給されるライン電圧−Ｖｌｉｎｅ−が上昇し始める。
【００１５】
始動回路においてトランジスタＦＥＴ２が動作できる程に充分にＶｌｉｎｅが高い場合には、内部電流源Ｉｓｔｒｔ‐ｕｐは外部キャパシタＣ１を充電しようとし始める。しかし、このことは、内部スイッチＳ２によって、このスイッチが閉じられている限り妨げられている。その閉じられている状態において、スイッチＳ２は外部キャパシタＣ１をグランドへ短絡させる。
【００１６】
スイッチＳ２は、同じＨＶ端子へ接続され、動作許可検出機能（ｔｈｅ ｏｐｅｒａｔｉｏｎ ｅｎａｂｌｉｎｇ ｓｅｎｓｅ ｆｕｎｃｔｉｏｎ）によって制御される。トランジスタＦＥＴ１はライン電圧Ｖｌｉｎｅを絶えず監視している。検出機能（ｄｅｔｅｃｔｉｏｎ ｆｕｎｃｔｉｏｎ）は非常に低い電流で行われるので、トランジスタＦＥＴ１のソース電圧（ソースは抵抗器Ｒ２に接続されている）は、ほとんどドレイン電圧（＝Ｖｌｉｎｅ）と同じである。
【００１７】
ツェナーダイオードＤ１は高い耐圧を有し、それによって、Ｖｌｉｎｅは比較的高い電圧であっても、電流を非常に低いレベルで維持するように監視され得る。好ましくは、ツェナーダイオードの耐圧は約８０ボルトである。好ましくは、耐圧は、外部から、例えば、４０ボルトに調節することができる。
【００１８】
Ｖｌｉｎｅが許可レベルを超えた場合には、ツェナーダイオードＤ１は、トランジスタＦＥＴ１、抵抗器Ｒ２およびツェナーダイオードを通して流れる電流によってブレークダウンしてしまう。この電流は電流ミラーＭによって反映され（ｍｉｒｒｏｒｅｄ）、基準電流Ｉｏと比較され、並びに、開放された何らかの（ラッチされた）ロジックスイッチＳ２によって内部電流源Ｉｓｔａｒｔ‐ｕｐが外部キャパシタＣ１を充電する。
【００１９】
外部キャパシタＣ１の電圧Ｖｃｃは予め定められた始動レベルＶｃｃ＿ｓｔｒｔ＿ｌｅｖに常に比較されている。ＶｃｃがＶｃｃ＿ｓｔｒｔ＿ｌｅｖを超えた場合に、許可信号ＥＮが与えられ、ＳＭＰＳが動作を開始する。
【００２０】
一旦、始動レベルＶｃｃ＿ｓｔｒｔ＿ｌｅｖに到達すると、動作許可機能（ｔｈｅ ｏｐｅｒａｔｉｏｎ ｅｎａｂｌｉｎｇ ｆｕｎｃｔｉｏｎ）が無効にされ（ｄｉｓａｂｌｅｄ）、従って、もはやＶｌｉｎｅに依存しない。また、それと同時に、Ｉｓｔｒｔ＿ｕｐ回路も無効にされる。動作許可機能は、スイッチＳ１を閉じることによって無効にされ、それによって、トランジスタＦＥＴ１のゲートは接地される。ゲートをゼロに接続することによって、トランジスタＦＥＴ１のピンチオフ電圧は劇的に低下し、その結果、ツェナーダイオードＤ１はもはやブレークダウン状態でなくなり、小さなリーク電流のみが、トランジスタＦＥＴ１および抵抗器Ｒ２を通して流れる。リーク電流が小さいことによりＩＣの電力消費が低減し、それによって、グリーン機能（ｇｒｅｅｎ ｆｕｎｃｔｉｏｎ）が達成される。好ましくは、電力消費は５０ｍＷよりも低い。
【００２１】
制御回路が、例えば、保護温度（ｔｅｍｐｅｒａｔｕｒｅ ｐｒｏｔｅｃｔｉｏｎ）を超えること、検出の失敗、保護電圧（ｖｏｌｔａｇｅ ｐｒｏｔｅｃｔｉｏｎ）を超えることなどのいずれの理由によっても動作を停止し、制御回路への供給電圧はいわゆる“低電圧ロックアウト（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）”へと低下し（変換器がもう切替えしないので、オーバー供給電圧を掛けることはもはやない）、ＩＣはＩｓｔｒｔ＿ｕｐを再度有効にし（ｒｅ−ａｃｔｉｖａｔｅｓ）、それによって、キャパシタＣ１は再充電される。許可レベルを超えたＶｌｉｎｅが与えられたときには、その機能は、ＶｃｃがＶｃｃ＿ｓｔｒｔ＿ｌｅｖを超えたときに再度許可される。従って、ＩＣは、Ｖｌｉｎｅが予め設定されたレベルを超えたときにのみ再始動するが、しかし、ライン電圧を非常に低くするように操作することができる。
【００２２】
抵抗器Ｒ１は、ライン電圧を許可レベルに調整または調節する機会を与える。ＨＶピン８から流れる電流は、始動時と常に同じ（例えば、１ｍＡ）である。従って、動作許可レベルを１ｍＡ＊Ｒ１のレベルだけ調整することは容易であり、それによって、ＨＶピンの電圧を１ｍＡ＊Ｒ１だけ低下させる。
【００２３】
本発明の利点は、図２のＦにおいて図示したとおり、電解キャパシタ（ｅｌｃａｐ）が開いた状態において制御回路の動作を保護することである。バッファされてはいないが、整流されたライン電圧は、外部キャパシタＣ１を（始動電流源によって）ほんの低い値へ充電する。ライン電圧が（そのライン周波数の２周期ごとにおいて）低ライントリップレベル（ｌｏｗ−ｌｉｎｅ ｔｒｉｐ ｌｅｖｅｌ）より小さいときに、外部キャパシタＣ１は放電される。外部キャパシタＣ１に掛かる電圧Ｖｃｃは、図３において示された通り、始動電圧レベルＶｃｃ＿ｓｔｒｔ＿ｌｅｖには達しない。図３において−Ｆで示されているように、電解キャパシタ（ｅｌｃａｐ）Ｃ２が再度接続されるだけで直ぐに、電圧Ｖｃｃは始動電圧レベルＶｃｃ＿ｓｔｒｔ＿ｌｅｖに達し、制御回路は動作し始める。
【００２４】
外部抵抗器Ｒ１を介して電圧降下を生じさせるために、外部抵抗器Ｒ１は、第１の接続端子８と主電圧Ｖｍａｉｎｓとの間に接続されることができ、それによって、第１の接続端子８の電圧を調整する。外部抵抗器Ｒ１の抵抗は、１から１０００キロオーム（ｋΩ）の範囲内であり得、例えば、１０から１００ｋΩキロオーム（ｋΩ）の範囲内でもよい。例えば、ツェナーダイオードＤ１などの電圧制限部（ｖｏｌｔａｇｅ ｌｉｍｉｔｉｎｇ ｍｅａｎｓ）の耐圧は、２５から１５０ボルトの範囲内（好適な代表的値として４０ボルトおよび８０ボルトを含む）であり得、例えば、５０から１００ボルトの範囲内、さらに、６０から９０ボルトの範囲内、さらに、約８０ボルトでもよい。電流制限部（ｖｏｌｔａｇｅ ｌｉｍｉｔｅｄ ｍｅａｎｓ）は、ＭＯＳＴトランジスタなどのトランジスタを含んでいてもよい。
【００２５】
上述の実施の形態は本発明を限定するものとして示されているのではなく、当業者は、請求項の範囲から逸脱することなく多くの代替の実施の形態を設計できる。“備える（ｃｏｍｐｒｉｓｉｎｇ）“という文言は、請求項において示されている要素またはステップ以外の他の構成要素またはステップの存在を除外するものではない。各構成要素は、そのような構成要素が複数であることを除外するものではない。
【図面の簡単な説明】
【図１】
しきい値レベルが外部抵抗器Ｒ１を用いて調節され得る機能を可能にする内部動作を有する本発明に従ったＳＭＰＳ制御ＩＣの実施の形態を示す図。
【図２】
オープン電解キャパシタ不良状態（ｏｐｅｎ ｅｌｃａｐ ｆａｕｌｔ ｃｏｎｄｉｔｉｏｎ）Ｆを有する本発明に従ったＳＭＰＳの実施の形態を示す図。
【図３】
“電解キャパシタの無い（ｍｉｓｓｉｎｇ ｅｌｃａｐ）”不良状態Ｆの間およびその後におけるＳＭＰＳ制御器の信号を示す図。
【国際公開パンフレット】
2004505359.tif 000003
2004505359.tif 000004
2004505359.tif 000005
2004505359.tif 000006
2004505359.tif 000007
2004505359.tif 000008
2004505359.tif 000009
2004505359.tif 000010
2004505359.tif 000011
2004505359.tif 000012
2004505359.tif 000013
【国際調査報告】
2004505359.tif 000014
2004505359.tif 000015
2004505359.tif 000016