(57)【要約】配線パターンが、銅が充填されたパターンから成るビア及びトレンチを備えた、シリコンウェハの表面上に形成される。ビア及びトレンチを充填するプロセスは、エッチストップとしてのシリコンニトリドフィルムの使用と、反射防止コーティングによりビアを充填することを具備している。
2004503089.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に形成するための方法であって、
半導体ウェハの中に及び／またはその上において、
誘電性接触領域を備え、半導体ウェハの上面に重ねあわせている絶縁層を貫通する複数のビアおよびいくつかのトレンチにて、銅を使用する配線パターンを有しているデバイスを備えており、
上記デバイス上に第１の絶縁層を形成するステップ；
第１の絶縁層の上面からビアを形成することで、上記ビアがデバイスの接触領域と導通するステップ；
導体によりビアを充填するステップ；
第１の絶縁層上に第２の絶縁層を形成するステップ；
第１の絶縁層の導体が充填されたビアと導通している第２の絶縁層を貫通して、ビアを形成するステップ；
第２の絶縁層を貫通して、銅によりビアを充填するステップ；
第２の絶縁層の上面上に、第３の絶縁層を形成するステップ；
第３の絶縁層の上面上に、上記第３の絶縁層に比べて異なるエッチング特性を有する第４の絶縁層を形成するステップ；
第３の絶縁層により、第２の絶縁層を貫通して銅が充填されたビアから分離されるが、第２の絶縁層を貫通しているビアの位置と合わせるようにビアを形成するため、第４の絶縁層のパターンを形成し、エッチングするステップ；
第４の絶縁層の上面上に、反射防止層を形成することで、反射防止材料によりビアを充填するステップ；
反射防止層および材料のパターンを形成して、第４の絶縁層にてトレンチの範囲を規定するステップ；
反射防止層および第４の絶縁層の部分を取り除いて、第４の絶縁層を貫通しているビアの上位部分と通じている第４の絶縁層にて、トレンチを形成し、上記第４の絶縁層を貫通するビアおよび、第２と第４の絶縁層のビア間にある第３の絶縁層部分において、反射防止材料を取り除くステップ；
第４の絶縁層および取り除かれた第３の絶縁層の部分において、トレンチおよびビアを銅により充填するステップを有することを特徴とする方法。
【請求項２】
上記第４の絶縁層のビアおよびトレンチは、銅によりはみ出るまで充填され、生成された構成を平坦化するために化学的機械研磨が用いられることを特徴とする請求項１に記載の方法のプロセス。
【請求項３】
上記第１の絶縁層がＢＰＳＧ、第２および第４の絶縁層がシリコンオキシド、第３の絶縁層がシリコンニトリドであることを特徴とする請求項１に記載の方法。
【請求項４】
上記導体は、タングステンであることを特徴とする請求項１に記載の方法。
【請求項５】
上記導体は、アルミニウムであることを特徴とする請求項１に記載の方法。
【請求項６】
第１の絶縁層を貫通して、分離しているビア各々と導通しており、導体により各々充填されているトレンチを第１の絶縁層の上面にて形成するステップ；
第１の絶縁層のビアおよびトレンチを、はみ出るまで導体により充填し、化学的機械研磨を用いて双方を平坦化するステップ；
第２の絶縁層の分離しているビア各々と導通しており、銅により各々充填されているトレンチを第２の絶縁層の上面にて形成するステップ；
第２の絶縁層のビアおよびトレンチを、はみ出るまで銅により充填し、化学的機械研磨を用いて双方を平坦化するステップを有することを特徴とする請求項１に記載の方法。
【請求項７】
反射防止層および反射防止材料は、第３の絶縁層に比べて異なるエッチング率を有することを特徴とする請求項７に記載の方法。
【請求項８】
上記反射防止層および反射防止材料は、ともにＤＵＶ３０であることを特徴とする請求項１２に記載の方法。
【請求項９】
上記シリコンニトリド層は、ＰＥＣＶＤによって堆積されることを特徴とする請求項７に記載の方法。
【請求項１０】
半導体ウェハに重ねあわせている絶縁層内にあり、上記ウェハの上面に対して並列に延びているトレンチに銅線を備えており、絶縁層を垂直に貫通するようにのびているビアを銅により充填している配線パターンを半導体ウェハ上に形成するための方法であって、
半導体ウェハの上面上に第１の絶縁層を形成するステップ；
第１の絶縁層の上層面にトレンチを形成し、上記トレンチと導通しており、トレンチの底から第１の絶縁層を貫通してデバイスの接触領域と導通しているビアを形成するステップ；
第１の絶縁層のビアおよびトレンチを、接触金属によってはみ出るまで充填し、半導体ウェハ上に第１の平面を残すように平坦化するステップ；
第１の絶縁層を充填したメタル上に、第２の絶縁層を形成するステップ；
第２の絶縁層にてビアおよびトレンチを形成し、ビア及びトレンチを銅によりはみ出るまで充填するステップ；
第２の絶縁層を充填した銅に第２の平面を形成するステップ；
上記平坦化した面上に、シリコンニトリド層を形成するステップ；
シリコンニトリド層に比べて異なるエッチング率を有する第３の絶縁層を、シリコンニトリド層上に堆積するステップ；
第３の絶縁層のパターンを形成することで、下層にある銅と合わせられたビア、エッチストップとして働くシリコンニトリドフィルムを形成するステップ；
結果としてビアもまた充填することとなる、第３の絶縁層の上面上に、反射防止材料層を形成するステップ；
反射防止層および反射防止材料を充填したビア上に、フォトレジスト層を堆積するステップ；
フォトレジストのパターンを形成し、ビアの反射防止層および反射防止材料の露出した部分ならびに第３の絶縁層部分をエッチングして、第３の絶縁層にトレンチを形成するステップ；
パターンをなしたフォトレジストを取り除き、ビアから反射防止材料を、そして第２と第３の絶縁層との間のシリコンニトリド部分を取り除き、その結果、第２の絶縁層のビアの１つとつながっている第３の絶縁層にて、各トレンチおよび該トレンチの下にあるビアとなるステップ；
第３の絶縁層のビアおよびトレンチ、ならびにシリコンニトリド層の開口を、銅によりはみ出るまで充填し、表面を平坦化して、ビアおよびトレンチを充填する第２の銅を、シリコンニトリド層の開口を通って第２の絶縁層にあるビアにて銅に接触している第３の絶縁層に残すステップを有することを特徴とする方法。
【請求項１１】
第１の絶縁層はＢＰＳＧであり、第２および第３の絶縁層は、シリコンオキシドからなることを特徴とする請求項１０に記載のプロセス。
【請求項１２】
化学的機械研磨は、絶縁層の表面がメタルにより充填された後、上記絶縁層の表面を平坦化するために用いられることを特徴とする請求項１０に記載のプロセス。
【請求項１３】
上記接触金属は、タングステンであることを特徴とする請求項１０に記載の方法。
【請求項１４】
上記接触金属は、アルミニウムであることを特徴とする請求項１０に記載の方法。
【請求項１５】
上記反射防止層および反射防止材料は、第３の絶縁層と比べて異なるエッチング率を有することを特徴とする請求項１０に記載の方法。
【請求項１６】
反射防止層および反射防止材料は、ともにＤＵＶ３０であることを特徴とする請求項１５に記載の方法。
【請求項１７】
シリコンニトリド層は、ＰＥＣＶＤによって成膜されていることを特徴とする請求項１０に記載の方法。
【発明の詳細な説明】
（発明の技術分野）
本発明は、半導体シリコンウェハのラインの後工程（ｔｈｅ ｂａｃｋ−ｅｎｄ−ｏｆ−ｔｈｅ−ｌｉｎｅ ｐｒｏｃｅｓｓｉｎｇ）部材としてディスクリート回路部品を配線するために、銅を用いる集積回路装置に関するものであり、特には、デュアルダマシン法にて、トレンチより先にビアがエッチングされる場合、ケミカルエッチングがなされている間、銅を保護することが必要なウェハ工程での改良に関するものである。
【０００１】
（本発明の背景）
高速集積回路（ｆａｓｔｅｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）に対する需要によって、技術者は、より小さいチップ上に、半導体の部品を形成し、記録密度を増加させるようとしている。この需要の結果、冶金学的配線（ｉｎｔｅｒｃｏｎｎｅｃｔ ｍｅｔａｌｌｕｒｇｙ）は、アルミニウムベースの金属からより固有抵抗の小さい銅を用いるように移行した。銅は、より高い導電性を有し、低コストであるので、回路部品を配線するのに非常に好ましい。また、銅は、ＡｌまたはＡｌ−Ｃｕよりもエレクトロマイグレーションを抑制するのにより適した電気抵抗を有しており、より信頼性が高い。
【０００２】
銅は、大変好ましい電気的特性を有しているが、いくつかの一般的に用いられる処理ケミカル（ｐｒｏｃｅｓｓｉｎｇ ｃｈｅｍｉｃａｌｓ）に接触すると、酸化し腐食する傾向がある。それ故、処理中に銅が曝された場合、つまり銅が覆われていない場合に上記したような周りの環境から影響を受けないようにした銅を用いたメタライゼーションを配線に用いるプロセスは重大である。ラインの後工程における配線材料ＡｌおよびＡｌ−Ｃｕのメタライゼーションは、これらの材料の金属表面を覆っている保護酸化物のため、腐食は抑制される。
【０００３】
シングル又はデュアルダマシン法が用いられた場合、銅は、ラインの後工程用金属として非常に発展性のある材料である。ダマシン法は、絶縁層に形成された一連のトレンチに用いる。トレンチが銅によりはみ出るまで充填された後、化学的機械研磨（ＣＭＰ）は、あふれ出た銅を取り除くために使われる。そしてトレンチは、ビアから区別されるようになる。トレンチは、伸ばされた溝であり、概してシリコンチップの上面と並列に伸ばされており、ラインの後工程と同じ階層に配線回路のパターンが形成される。一方、ビアは孔であり、概して上記面の法線となるようにのばされており、層間にて金属線を接合するようパターンが形成される。
【０００４】
現在の技術では、「トレンチを先に」処理するように取りかかる方法が取られている。当初は、比較的厚いシリコンニトリドフィルムの多層を要求したので、「ビアを先に」処理するように取りかかる方法で妥協された。処理中に銅を保護するシリコンニトリドは、必ず、多くの電極作用面の後に残る。しかしながら、これらのシリコンニトリド層は、上記したシリコンニトリドの堆積の絶縁特性が実質的に増加し、回路性能を低下させることとなった。しかし仮に、シリコンニトリドフィルムが薄層に作られたならば、シリコンニトリドフィルムは、ビアをエッチングしている間に劣化したであろうし、また、ビアのエッチングは、トレンチの範囲を規定している酸化物にまでエッチングを施すことになったであろう。０．２５μｍの設計基準（ｇｒｏｕｎｄ ｒｕｌｅ）である場合には、ライン範囲の規定での些細な変化でさえ、信頼性に対する深刻な問題が生じる。
【０００５】
銅は、その周りの影響に非常に敏感であることが知られているので、概して硫黄を含有するフォトレジストと酸化を促すケミカルとは、処理中に銅の表面に接触することは許されない。本発明のシリコンニトリドは、銅の層を保護するものとしておよびエッチストップとしての両方で用いられる。
【０００６】
しかしながら、「トレンチを先に」処理するように取りかかる方法もまた限界がある。この限界とは、ウェハのフォトリソグラフィ処理と関連するものである。トレンチの構成が、異なるフォトレジストの厚さを招来する場合に困難が生じる。上記厚さの変化は、例えばＤＲＡＭＳにより要求されるものとして、幅広なトレンチ（広幅ライン）または、非常に緻密なトレンチ（密な空間、狭いライン）が知られており、ビアイメージのプリントの歪みを引き起こす。
【０００７】
本発明は、ビアとトレンチとの同時エッチングを行う間、シリコンニトリドがダメージを受けないことを保証する新規性のある方法を用いる一方で、銅を覆うシリコンニトリドの保護層を提供することを目的とする。
【０００８】
（本発明の概要）
本発明は、デュアルダマシン法を用いて、不動態層にビア（開口、孔）およびトレンチ（溝）を形成するための、好ましい「ビアを先に」処理するように取りかかる方法の使用に関する。
【０００９】
実施例において、接触冶金（ｃｏｎｔａｃｔ ｍｅｔａｌｌｕｒｇｙ）は、ガラス層［ 例えば、ボロンホスホシリケイトガラス（ｂｏｒｏｎ ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＢＰＳＧ）］ のパターンを形成するように成膜させて、上記ガラスは、平坦化される。シリコンオキシドのような異なる絶縁材料が、上記ガラス層上に成膜され、接触面にあわせた浅いビア開口を形成するようにパターンが形成される。ビアは、銅で充填され、ビアの表面は、化学的機械研磨により平坦化される。薄いシリコンニトリド層は、保護層／エッチストップとしての役目を担うように平坦化された絶縁材料面上に成膜される。
【００１０】
ＳｉＯ２層は、シリコンニトリド層上に成膜され、従来のフォトリソグラフ技術によってパターンを形成され、ＳｉＯ２層の中に最初に形成したビアに合わせてビア孔を形成する。
【００１１】
本発明における新しい使用は、ウェハ上に回転塗布された反射防止膜（ＡＲＣ）を有利に構成する。ＡＲＣのコーティングは、ビアを充填し、薄いＡＲＣ層で残りの表面を覆う。所定位置にＡＲＣ材料があれば、フォトレジストは、ウェハ上に回転塗布して、トレンチの構成を形成するようにパターンを形成する。ビアを含むＳｉＯ２層は、トレンチを形成するため再度エッチングされる。トレンチのエッチングを行う間、ＳｉＯ２とは異なる割合でだが、ＡＲＣ材料もまたエッチングされる。この異なるエッチング率の結果、トレンチオープンプロセス（ｔｒｅｎｃｈ ｏｐｅｎ ｐｒｏｃｅｓｓ）が終了した後、ＡＲＣ材料のプラグは上記ビアの底に残ったままである。上記ＡＲＣプラグは、シリコンニトリドが分解してしまうことから保護し、そしてひいては、エッチング液が銅と接触しないように下層の銅を保護する。
【００１２】
このために、本発明の１つの特徴は、絶縁層のエッチングを行う際に銅を保護するためシリコンニトリドフィルムを使用することである。特には、上記シリコンニトリド層は、堆積の絶縁特性が最小限維持されるぐらいに薄い。
【００１３】
本発明の他の特徴は、シリコンニトリド層を保護するために、反射防止膜（ＡＲＣ）を用いることである。通常、半導体チップを製造する際、フォトレジスト材料は、シリコンと、絶縁体と、金属とからなる部品を解像するフォトリソグラフィ媒体を提供する以外にも、保護層として用いられる。
【００１４】
本発明に関する特徴として、ＡＲＣのエッチングが挙げられる。このエッチングによって、ＡＲＣがビアから完全には除去されていないことが保証されるのである。ビアおよびトレンチのエッチングが完了した後、ＡＲＣは、フォトレジスト除去工程（ｓｔｒｉｐ ｐｒｏｃｅｓｓ）の一環として除去される。
【００１５】
第１処理工程（ｐｒｏｃｅｓｓ ａｓｐｅｃｔ）では、本発明は、導電性の接触領域を備えるデバイスを半導体ウェハの中および／または上に有しており、半導体ウェハ上に、デバイスの配線パターンを形成する方法を示す。なお、この配線パターンには、半導体ウェハの上面を覆う絶縁層を貫通している複数のビアおよびいくつかのトレンチに銅が用いられる。本方法は、次のステップを有している。つまり、デバイス上に第１絶縁層を形成するステップと、第１絶縁層の上面からビアを形成することで、ビアがデバイスの接触領域と導通するステップと、導体によりビアを充填するステップと、第１絶縁層上に第２絶縁層を形成するステップと、第１絶縁層に位置する導体が充填されたビアと導通しているビアを第２絶縁層を貫通して形成するステップと、第２絶縁層を貫通するビアに銅を充填するステップと、第２絶縁層の上面に第３絶縁層を形成するステップと、第３絶縁層の上面に第３絶縁層とは異なるエッチング特性を有する第４絶縁層を形成するステップと、第３絶縁層により、第２絶縁層を貫通している銅が充填されたビアから分離されるが、第２絶縁層を貫通しているビアの位置と合わせるようビアを形成するために、上記第４絶縁層のパターンを形成し、エッチングするステップと、第４絶縁層の上面に反射防止膜を形成し、第４絶縁層を貫通しているビアを反射防止材料により充填するステップと、第４絶縁層にトレンチを固定するために、反射防止層と材料とのパターンを形成するステップと、第４絶縁層を貫いているビアの上部部分と導通している第４絶縁層において、トレンチを形成するために、反射防止層と第４絶縁層の一部とを除去し、第２・第４絶縁層のビア間に位置する第３絶縁層の一部と、第４絶縁層を貫通しているビアの反射防止材料を除去するステップと、トレンチおよび第４絶縁層と除去された第３絶縁層の部分のビアを銅により充填するステップとである。
【００１６】
第２処理工程では、本発明は、半導体ウェハ上における配線パターンの形成方法示す。なお、この配線パターンは、半導体ウェハに積層した絶縁層にあり、ウェハの上面に対して並列に伸びるトレンチにて銅線を備えており、絶縁層を貫通して垂直に伸びるビアに、銅が充填されている。本方法は、次のステップを有している。つまり、半導体ウェハの上面に第１絶縁層を形成するステップと、第１絶縁層の上面にトレンチを形成し、ビアがデバイスの接触領域と導通するように、第１絶縁層を貫通しているトレンチの底から、トレンチと導通しているビアを形成するステップと、接触金属を備えた第１絶縁層のビアとトレンチとを覆い、半導体ウェハ上に第１平面を残すために平坦化するステップと、上記メタルにより充填された第１絶縁層上に、第２絶縁層を形成するステップと、第２絶縁層にビアとトレンチとを形成し、ビアとトレンチとに銅を充填するステップと、銅が充填された第２絶縁層上に第２平面を形成するステップと、平坦化された表面上にシリコンニトリド層を形成するステップと、エッチストップとして作用しているシリコンニトリド層上に、シリコンニトリド層とは異なるエッチング速度を有する第３絶縁層を堆積するステップと、第３絶縁層を貫通して、下層に位置する銅に整合させたビアを形成するために、第３絶縁層のパターンを形成するステップと、第３絶縁層を貫通しているビアも結果として充填することとなる、反射防止材料層を第３絶縁層の上面に形成するステップと、反射防止材料が充填されているビアと反射防止層との上に、フォトレジスト層を堆積するステップと、フォトレジストのパターンを形成し、第３絶縁層にトレンチを形成するために、反射防止層の露光部分および第３絶縁層の部分とビアとに位置する反射防止材料をエッチングするステップと、ビアの１つと導通している第３絶縁層の下に位置する各トレンチとビアとが形成されるように、パターンを形成したフォトレジストと、ビアから反射防止材料と、第２・第３絶縁層間に位置するシリコンニトリド層の一部とを除去するステップと、第３絶縁層に位置するビアおよびトレンチと、シリコンニトリド層に位置する開口部とを銅により充填し、シリコンニトリド層に位置する開口部と、第２絶縁層に位置するビア中の接触銅とを貫通して広がる第３絶縁層に、銅が充填された第２ビアおよびトレンチを残すために、表面を平坦化するステップとである。
【００１７】
本発明は、発明の利点を正しく認識した上、添付図面に基づいて次の詳述および請求項によってさらに理解され得る。
【００１８】
（図面の簡単な説明）
各図１〜６は、半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す。
【００１９】
なお、本図は縮尺どおりではない。
【００２０】
（詳細な説明）
本明細書において、ラインの後工程におけるデュアルダマシン法に対して要求されることは、ビアとトレンチとの両方が、異なるレベルの導電性の配線パターン間に位置するシリコン酸化物またはシリカガラス絶縁層にエッチングされることである。「ビアを先に」処理するように取りかかる方法に対しては、銅が堆積する前に、ビアとトレンチとの両方を配置する必要がある。工程を簡易化するために、一堆積工程中に両方を充填することが有効である。その後、メタルの第１層を保護するように配置されたシリコンニトリドフィルムは、第１層の銅線と第１ビアとの間の金属接触となる金属があるために、実質的には取り除かれなければならない。
【００２１】
上述したように、通常の方法は、「トレンチを先に」処理するように取りかかる方法を用いることであった。銅の導電率を損なわないように、銅が処理中に保護されている限り、「ビアを先に」処理するように取りかかる方法の使用には多数の利点がある。
【００２２】
図１は、概してボロンホスホシリケイトガラス（ＢＰＳＧ）からなる絶縁（誘電）層１０が形成されているシリコンウェハ１００の一部を示している。ウェハ１００は、その上面１００ａに、および、その上面１００ａ上に形成された絶縁ゲート電界効果トランジスタと共に示されている。電界効果トランジスタ（デバイス）は、拡散領域１２ａおよび１２ｃ（ドレイン・ソース領域）と、ゲート領域１２ｂとをそれぞれ含んでいる。なお、ゲート領域１２ｂは、ウェハ１００の上面１００ａに位置する誘電ゲート層１３上にあり、領域１２ａと１２ｃとの中央に位置している。一般的には、誘電層１３およびゲート領域１２ｂは、領域１２ａおよび１２ｃが自己整合されてゲート領域１２ｂを形成し得るマスクとして働く領域１２ｂと共に、初めに形成される。従来のフォト処理工程（ｐｈｏｔｏｐｒｏｃｅｓｓｉｎｇ）では、拡散領域１２ａおよび１２ｃならびにゲート領域１２ｂを露光するために、層１０を貫通して、ビア（開口部）を形成するエッチングプロセスに続いて層１０のパターンの形成が行われる。概して、トレンチは、層１０の上面１０ａにエッチングされる。その際に、層１０のビアおよびトレンチは、概してタングステン（Ｗ）である金属１６ａ・１６ｂ・１６ｃがあふれ出るまで充填され、平面１０ａを得るために化学的機械研磨が行われる。概してＳｉＯ２からなる絶縁層１８は、平坦化された表面１０ａ上に堆積される。従来のフォトレジストおよび層１８のエッチングによって、ビアおよびトレンチが提供される。このビアおよびトレンチは、タングステン１６ａ・１６ｂ・１６ｃと金属接触する金属を提供するために、銅２２ａ・２２ｂ・２２ｃを用いてそれぞれ充填される。第１ダマシン工程は、化学的機械研磨を用いて平坦化された層１８の上面１８ａを備えることで完成される。
【００２３】
図２は、概してＰＥＣＶＤにより成膜された５０ｎｍのシリコンニトリドである絶縁層２４が、エッチングバリア／キャップ層（ｅｔｃｈ ｂａｒｒｉｅｒ／ｃａｐ ｌａｙｅｒ）として機能する表面１８ａ上に堆積され、概してＳｉＯ２からなる絶縁層２６が、シリコンニトリド層２４の上面２４ａ上に堆積された後のウェハ１００を示している。次に、フォトレジスト（図示せず）を層２６上に回転塗布させる。フォトレジストのパターンが形成された後、ビア２８ａ・２８ｂ・２８ｃを開口するために、層２６をそれぞれイオンエッチングする。フォトレジストと層２６の露出した部分とを除去するために用いられるエッチング前処理（ｐｏｓｔ ｅｔｃｈ ｔｒｅａｔｍｅｎｔ）は、シリコンニトリドバリア層（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｂａｒｒｉｅｒ ｌａｙｅｒ）２４でやめる。この工程によって、非反応性のイオンエッチング（ＲＩＥ）被覆材を用いて先端部（ｓｈａｒｐ ｅｎｄ ｐｏｉｎｔ）を形成し、ビア２８ａ・２８ｂ・２８ｃが十分に開口され得るという高度な選択性を提供する。
【００２４】
図３は、比較的薄い反射防止膜３０が表面を覆い、層２６のビア２８ａ・２８ｂ・２８ｃを充填するように、ウェハ１００上に回転塗布された後のウェハ１００を示している。空所が存在しないようにビア２８ａ・２８ｂ・２８ｃに確実に充填することが、重要である。実際としては、処理されたウェハの断面図は、トレンチ２８ａ・２８ｂ・２８ｃに、その高さの約４分の３までＡＲＣ材料を充填することを示している。
【００２５】
例えば、グレード（ｇｒａｄｅ）１１００ＡのＡＲＣ材料を（初めに９５℃で、続いて１８０℃で）ベークし、４０秒間、Ｃ４Ｆ８＋Ｏ２を用いてＳｉＯ２２６の表面に対し非選択的にＲＩＥを行う。その際に、概してＤＵＶ３０　ＭＣＳＩＩＩ／ＪＳＲ　１３０／６２５０であるフォトレジスト層３２を、ウェハ１００上に回転塗布して、層３０の部分を曝す開口部３１ａ・３１ｂ・３１ｃが形成されるようにパターン化される。ビア２８ａよりも幅の広い開口部３１ａは、ビア２８ａと導通するように配置される。ビア２８ｂよりも幅の広い開口部３１ｂは、ビア２８ｂと導通するように配置される。ビア２８ｃよりも幅の広い開口部３１ｃは、ビア２８ｃと導通するように配置される。
【００２６】
選択性の低い反応性イオンエッチングは、一般的には４０秒間、Ｃ４Ｆ８とＡｒとＯ２との組み合わせを用いて、同様にエッチングされる層２６の部分を曝しているＡＲＣ層３０の露出した部分をエッチングし続ける。このことが、結果として、ビア２８ａ・２８ｂ・２８ｃと導通しているトレンチ３６ａ・３６ｂ・３６ｃの形成につながる。図４は、エッチング後、ビア２８ａ・２８ｂ・２８ｃの底に残っている各ＡＲＣプラグ３０ａ・３０ｂ・３０ｃを示す。これは、ＡＲＣ材料が層２６のＳｉＯ２よりも低速度で除去されるためである。このことは、シリコンニトリド層２４に接触しないように、ＳｉＯ２の周囲がエッチングされることを防ぐ。図４はまた、トレンチ３６ａ・３６ｂ・３６ｃとビア２８ａ・２８ｂ・２８ｃとを一体化するために、オキシド層２６が、それぞれエッチングされたことを示している。
【００２７】
ＡＲＣ材料３０が、ビアにある場合、オキシド層２６のエッチングは、ＳｉＯ２と、まさにＳｉＯ２の代わりとなるＡＲＣ材料との両方のエッチングが両立するようにエッチングプロセスを修整することによって、「フェンス」を形成することなく達成される。エッチング液が、材料の配置に依存して異なる速度で、ビアから材料を除去する場合、フェンスは形成される。例えば、ＡＲＣ／オキシド境界面にてＡＲＣ材料と比較すると、ビアの中央においてＡＲＣ材料のエッチング率が異なることが分かる。
【００２８】
２０〜４０秒間のエッチング前処理によって、残りのＡＲＣ材料３０ａ・３０ｂ・３０ｃは、ビア２８ａ・２８ｂ・２８ｂからそれぞれ除去される。その際に、シリコンニトリド層２４は、約３５秒間、ＣＨＦ３＋Ｏ２を用いて選択的にエッチングされる。たとえトレンチが導通しているビアよりも幅広いとしても、全てのトレンチは、ビアの一面以上に広がることはない。
【００２９】
通常の洗浄段階が完了した後、図４に示す構成は、銅を用いて金属充填できるようになっている。
【００３０】
図５は、ビア／トレンチ開口部２８ａ／３６ａ・２８ｂ／３６ｂが、電気メッキされた銅４０によりはみ出るまで充填された後のウェハ１００を示している。
【００３１】
図６は、余分な銅を残す導体４０ａ・４０ｂ・４０ｃを除去するために、生じた上面４２が化学的機械研磨によって平坦化された後のウェハ１００を示している。図６はまた、この階層でのメタライゼーションに関して、デュアルダマシン方法を完了させた結果を示している。
【００３２】
上記した具体的な実施例は、本発明の一般原則を例証しているにすぎず、本方法において当業者が理解できる基本原則から離れることなく、他の様々な実施例を考案することが望まれるということが分かる。例えば、絶縁層は、シリコンジオキシド以外のものでよく、半導体本体のデバイスと接触している金属は、アルミニウムでもよい。さらに、処理例（ａｐｐｌｉｃａｔｉｏｎ）によっては、トレンチのいくつか、または、全てを、絶縁層を完全に貫通して拡大しているビアと共に使用する必要はない。その上、第１階層の導体からなるトレンチ部分を、金属１６ａ・１６ｂ・１６ｃがタングステンであるビアと銅であるトレンチとを備えるように組み合わせて本発明の新規性のあるプロセスを始動してもよい。
【図面の簡単な説明】
【図１】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図２】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図３】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図４】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図５】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【図６】半導体ウェハに形成された集積回路の導体の配線パターン部分として、金属が充填されているビアおよびトレンチを備えており、本発明の実施形態に基づくプロセスの連続した段階を示す図である。
【国際公開パンフレット】
2004503089.tif 000003
2004503089.tif 000004
2004503089.tif 000005
2004503089.tif 000006
2004503089.tif 000007
2004503089.tif 000008
2004503089.tif 000009
2004503089.tif 000010
2004503089.tif 000011
2004503089.tif 000012
2004503089.tif 000013
2004503089.tif 000014
2004503089.tif 000015
2004503089.tif 000016
2004503089.tif 000017
2004503089.tif 000018
2004503089.tif 000019
2004503089.tif 000020
2004503089.tif 000021
2004503089.tif 000022
【国際公開パンフレット（コレクトバージョン）】
2004503089.tif 000023
【国際調査報告】
2004503089.tif 000024
2004503089.tif 000025
2004503089.tif 000026