(57)【要約】本発明は、例えばレーザ・ダイオードをドライブするために使用される電流を、過電流を生じることなくターン・オンおよびターン・オフさせるための回路構造に関する。本発明の目的は、電流源をターン・オフさせる際の過電流を回避するべく、電流をターン・オンおよびターン・オフさせるための従来の回路構造を改善することである。この目的を達成するために、回路構造は、電流源（２０）と、電流源（２０）に結合した負荷（４０）と、電流源（２０）をターン・オンおよびターン・オフするための、制御電極（５１）と第１の出力電極（５２）の間に寄生キャパシタンス（６０）を有するスイッチング・トランジスタ（５０）と、スイッチング・デバイス（５０）の制御電極（５１）と第１の出力電極（５２）の間の、電流源（２０）をターン・オフするための短絡デバイス（３０）とを有している。
2004524766.tif 000002
【特許請求の範囲】
【請求項１】
過電流を生じることなく、電流（ＩＬ）をターン・オンおよびターン・オフさせるための回路構造（１０）であって、
電流源（２０）と、
電流源（２０）と結合した負荷（４０）と、
電流源（２０）をターン・オンおよびターン・オフするための、制御電極（５１）と、一定の電位にはない第１の出力電極（５２）との間に寄生キャパシタンス（６０）を有するスイッチング・トランジスタ（５０）と、
電流源（２０）をターン・オフするための、スイッチング・デバイス（５０）の制御電極（５１）と第１の出力電極（５２）の間の短絡デバイス（３０）とを有する回路構造。
【請求項２】
短絡デバイス（３０）が、制御電極（３１）にターン・オン／ターン・オフ信号（Ｐ）が印加され、また、一方の出力電極（３２）が第１の出力電極（５２）に接続され、かつ、もう一方の出力電極（３３）がスイッチング・トランジスタ（５０）の制御電極（５１）に接続されたトランジスタを備えた、請求項１に記載の回路構造。
【請求項３】
短絡デバイス（３０）が、関連するプルアップ・デバイス（７０）を有する、請求項１または２に記載の回路構造。
【請求項４】
電流源（２０）、スイッチング・トランジスタ（５０）、短絡デバイス（３０）および／またはプルアップ・デバイス（７０）が、バイポーラ・トランジスタおよび／または電界効果トランジスタの形態である、請求項１乃至３のいずれか１項に記載の回路構造。
【請求項５】
負荷（４０）がレーザ・ダイオードである、請求項１乃至４のいずれか１項に記載の回路構造。
【請求項６】
電流源（２０）の制御電極に印加されている一定の電圧（８０）が、電流源（２０）の閾値電圧とスイッチング・トランジスタ（５０）の閾値電圧の合計より小さい場合、スイッチング・トランジスタ（５０）によって電流（ＩＬ）がターン・オフされることを特徴とする請求項４に記載の回路構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばレーザ・ダイオードをドライブするために使用される電流を、過電流を生じることなくターン・オンおよびターン・オフさせるための回路構造に関する。
【背景技術】
【０００２】
負荷をドライブする電流をターン・オンおよびターン・オフさせるための回路構造については知られている。
【０００３】
図１は、このような回路構造を示したもので、電流源すなわち電流シンクとしてトランジスタ２０’が使用されている。トランジスタ２０’の制御電極は、ＤＣ電圧源８０’に接続されている。電流源２０’は、例えばレーザ・ダイオードなどの負荷４０’に直列に接続されている。同じく電流源２０’に直列に接続されているスイッチング・トランジスタ５０’は、電流源のスイッチとして使用されている。例えば電界効果トランジスタの形態のスイッチング・トランジスタ５０’は、そのゲート電極５１’によって、例えばトランジスタ７５’および７０’を備えたドライブ・デバイスに接続されている。ドライブ・デバイス７０’および７５’の入力部１には、例えば図２に示すようなターン・オン／ターン・オフ信号Ｐが印加されている。スイッチング・トランジスタ５０’のゲート５１’とドレイン電極５２’の間には、ミラー・キャパシタンスとしても知られている製造者依存型寄生キャパシタンス６０’が存在している。追って説明するように、この寄生キャパシタンスは、電流源２０’のターン・オフ時に生じる過電流の原因になっている。スイッチング・トランジスタ５０’のゲート／ソース電圧ＧＳが、スイッチング・トランジスタの状態を制御している。このゲート／ソース電圧ＧＳがスイッチング・トランジスタ５０’の閾値電圧より小さい場合、電流ＩＬは、スイッチング・トランジスタ５０’によって遮断される。ゲート／ソース電圧ＧＳは、ドライブ・デバイス７０’および７５’によって制御されているが、スイッチング・トランジスタ５０’が開放され、それにより電流源２０’が開放されると、スイッチング・トランジスタ５０’の寄生キャパシタンス６０’に起因する、電流スパイクとも呼ばれる過電流が生成される。これは、スイッチング・トランジスタ５０’のゲート／ソース電圧ＧＳの立下りエッジ（図４に示す前記ゲート／ソース電圧のプロファイル）によって、寄生キャパシタンス６０’が、制御電極５１’上の突然の電圧変化をスイッチング・トランジスタ５０’の出力電極５２’に伝達し、トランジスタ２０’をより高いレベルにドライブすることによるものであり、そのために、図３に示すように、時間ｔａにおいて、負荷４０’を介して過電流が生じる。この過電流は、寄生キャパシタンスの充電が反転するまで流れる。時間ｔａは、ドライブ・デバイス７０’および７５’の入力部１にターン・オフ信号が印加される時間を特性化したものである。アプリケーションによっては、例えばレーザ・ダイオードの場合のように、このような電流スパイクによって負荷４０’が破壊される場合もある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、電流源をターン・オフさせる際の過電流を回避するべく、上で説明した、電流をターン・オンおよびターン・オフさせるための回路構造を改善することである。
本発明は、特許請求の範囲の請求項１に記載の特徴によって、前述の技法の問題を解決している。
【課題を解決するための手段】
【０００５】
したがって、過電流を生じることなく、電流をターン・オンおよびターン・オフさせるための回路構造が提供される。この回路構造は、電流源と、電流源と結合した負荷と、電流源をターン・オンおよびターン・オフするためのスイッチング・トランジスタとを有している。製造者によっては、スイッチング・トランジスタには、制御電極と第１の出力電極の間に、電流源をターン・オフする際の充電反転電流の原因となる寄生キャパシタンスが含まれている。スイッチング・デバイスの制御電極と第１の出力電極の間に接続された、電流源をターン・オフするための短絡デバイスを使用することにより、充電反転電流が過電流として負荷に流れることを防止している。
【０００６】
短絡デバイスは、制御電極にターン・オン／ターン・オフ信号を印加することができるトランジスタの形態であることが好都合である。短絡デバイスの一方の出力電極は、スイッチング・トランジスタの第１の出力電極に接続され、短絡デバイスのもう一方の出力電極は、スイッチング・トランジスタの制御電極に接続されている。この方法により、短絡デバイスは、スイッチング・トランジスタを短絡し、延いては電流源をターン・オフしている。
【０００７】
入力サイクルおよび出力サイクルを短絡することができるようにするために、プルアップ・デバイスが短絡デバイスに並列に接続され、ターン・オン時におけるスイッチング・トランジスタの制御電極の電位を確実に上昇させている。
【０００８】
電流源、スイッチング・トランジスタ、短絡デバイスおよび／またはプルアップ・デバイスは、バイポーラ・トランジスタ、電界効果トランジスタ、詳細にはＭＯＳトランジスタ、またはこれらの技術を組み合わせた形態にすることも可能である。
【０００９】
この回路構造は、とりわけ、負荷としてレーザ・ダイオードのドライブに適している。
以下、本発明について、例示的実施形態を参照して、添付の図面に照らしてより詳細に説明する。
【発明を実施するための最良の形態】
【００１０】
図５は、図１に示す回路構造の構成要素を備えた回路構造１０を示したものである。電流源として動作する例示的ｎチャネル電界効果トランジスタ２０のドレイン電極に、負荷、例えばレーザ・ダイオード４０が接続されている。電流源２０のゲートには、ＤＣ電圧源８０によって供給される一定の電圧が印加されている。電流源２０のソース電極は、スイッチング・トランジスタ５０として作用する例示的ｎチャネル電界効果トランジスタのドレイン電極５２に接続されており、したがって、負荷４０、電流源２０およびスイッチング・トランジスタ５０は、直列回路を形成している。スイッチング・トランジスタ５０のソース電極５３は、接地されている。また、例えばｎチャネル電界効果トランジスタの形態の短絡トランジスタ３０が存在している。短絡トランジスタ３０のドレイン電極３３は、スイッチング・トランジスタ５０のゲート５１に接続され、一方、短絡トランジスタ３０のソース電極３２は、スイッチング・トランジスタのドレイン電極５２に直接接続されている。
【００１１】
短絡トランジスタ３０は、図１に示す回路構造とは異なり、導通状態において、スイッチング・トランジスタ５０のゲート５１を接地ではなく、スイッチング・トランジスタ５０のドレイン電極５２に接続していることを指摘しておくことは重要である。この方法により、追って詳細に説明するように、スイッチング・トランジスタ５０をターン・オフする時点で、スイッチング・トランジスタ５０のゲート５１とドレイン電極５２の間の製造者依存型寄生キャパシタンス６０を短絡し、同時に、両端間の閾値電圧が降下する２端子網にスイッチング・トランジスタ５０を接続することができる。
【００１２】
短絡トランジスタ３０のゲート３１は、図６に示すターン・オン／ターン・オフ信号Ｐが印加される入力接続部１に接続されている。短絡トランジスタ３０は、短絡トランジスタ３０に並列に接続されたプルアップ・エレメント７０を有している。プルアップ・エレメント７０は、例えば、ゲートが同じく回路構造の入力部１に接続されたｐチャネル電界効果トランジスタの形態のプルアップ・トランジスタである。短絡トランジスタ３０とは異なり、プルアップ・トランジスタ７０の形態は、ｐチャネル電界効果トランジスタである。プルアップ・トランジスタ７０のソース電極は動作電圧ＶＤＤに接続され、一方、ドレイン電極は、スイッチング・トランジスタ５０のゲート５１に接続されている。この方法により、ターン・オフ時に、スイッチング・トランジスタ５０のゲート５１を、スイッチング・トランジスタ５０の閾値電圧より高い電位により迅速に引っ張ることができる。これは、スイッチング・トランジスタをより迅速にターン・オンさせることができ、したがって電流源２０をより迅速にターン・オンすることができることを意味している。
【００１３】
次に、図６〜９に関連して、電流をターン・オフさせる際の回路構造１０の動作について詳細に説明する。
最初に、スイッチング・トランジスタ５０がオン、したがって電流源２０がオンであるフェーズについて考察する。このフェーズの間、図６に示すターン・オン信号Ｐが入力部１に印加されるが、説明する実施例では、このフェーズの間、低レベルが採用されている。低レベルでは、短絡トランジスタ３０がターン・オフし、スイッチング・トランジスタ５０のゲート５１の電位は、図７に示すように、この期間中オンであるプルアップ・トランジスタ７０によって動作電圧に保持される。動作電圧は、スイッチング・トランジスタ５０の閾値電圧より高くなるように選択されているため、その結果、図９に示すように、電流がスイッチング・トランジスタ５０を通って流れ、また、負荷電流ＩＬが、負荷４０および電流源２０を通って流れる。つまり、電流源２０はオンである。
【００１４】
ここで、ターン・オフ信号Ｐが、時間ｔ１で回路構造の入力部１に印加されると仮定すると、入力部１の電位がローからハイに変化する。この時間ｔ１は、図６に示されている。
【００１５】
この時点で、短絡トランジスタ３０は導通を開始し、スイッチング・トランジスタ５０のゲート５１をドレイン電極５２に接続する。その結果、図８に示すように、寄生キャパシタンス６０中の充電反転電流Ｉ２が、短絡トランジスタ３０を介して流れる。したがってこの充電反転電流は、過電流スパイクとして負荷４０を通って流れることはない。プルアップ・トランジスタ７０を介して流れる電流Ｉ１は、本質的に短絡トランジスタ３０を通り、次にスイッチング・トランジスタ５０を介して接地に流出する。このフェーズは時間ｔ２まで継続し、時間ｔ２で、スイッチング・トランジスタ５０のゲート５１の電圧が、スイッチング・トランジスタ５０の閾値電圧Ｖｔｈに到達する。このフェーズは、図７の、時間ｔ１とｔ２の間のゲート／ソース電圧の立下りエッジで示されている。スイッチング・トランジスタ５０のドレイン電極５２の電圧が、電流源２０の閾値電圧Ｖｔｈ未満への低下を達成するだけの十分な大きさになると、電流源２０は直ちにターン・オフする。短絡トランジスタ３０は、ゲート５１とドレイン電極５２を短絡するため、両方のポイントに同じ電位が印加され、その結果、既に言及したように、寄生キャパシタンス６０中の充電反転電流が、短絡トランジスタ３０を介して流れる。したがって、図９に示す過電流のない負荷電流ＩＬは、時間ｔ１とｔ２の間にほぼゼロになる。負荷電流ＩＬがスイッチング・トランジスタ５０によって開放される条件は、電流源２０のゲートに印加されている一定の電圧が、電流源２０の閾値電圧とスイッチング・トランジスタ５０の閾値電圧の合計より小さいことである。
【００１６】
入力スイッチング・プロセスおよび出力スイッチング・プロセスをさらにスピード・アップし、あるいは動作レンジを拡張することができるようにするために、電流源のゲートの電位またはスイッチング・トランジスタ５０のゲートの電位を、永久接続された、あるいは動的接続が可能な他の電流シンクによって、ターン・オフ時に小さくし、あるいはターン・オン時に大きくすることができる。
【図面の簡単な説明】
【００１７】
【図１】電流をターン・オン／オフさせるための従来技術による回路構造を示す回路図である。
【図２】ターン・オン／ターン・オフ信号の時間依存型線図である。
【図３】負荷４０’を流れる負荷電流ＩＬを示す図である。
【図４】図１に示すスイッチング・トランジスタの制御電極上の電位プロファイルを示す時間依存型線図である。
【図５】本発明による回路構造を示す回路図である。
【図６】図２によるターン・オン／ターン・オフ信号の時間依存型線図である。
【図７】図５に示すスイッチング・トランジスタの制御電極上の電位プロファイルを示す時間依存型線図である。
【図８】図５に示す寄生キャパシタンスを流れる電流を示す時間依存型線図である。
【図９】過電流のない負荷電流を示す時間依存型線図である。
【符号の説明】
【００１８】
１  入力部
１０  回路構造
２０、２０’  電流源
３０  短絡デバイス
３１  ゲート
３２  ソース電極
３３  ドレイン電極
４０、４０’  負荷（レーザ・ダイオード）
５０、５０’  スイッチング・トランジスタ
５１、５１’  制御電極（ゲート）
５２、５２’  ドレイン電極
５３、５３’  ソース電極
６０、６０’  寄生キャパシタンス
７０’、７５’  ドライブ・デバイス
７０  プルアップ・トランジスタ
８０、８０’  ＤＣ電圧源
ＶＤＤ  動作電圧
ＩＬ  負荷電流
ＧＳ  ゲート／ソース電圧
Ｐ  ターン・オン／ターン・オフ信号
【図１】
2004524766.tif 000003
【図２】
2004524766.tif 000004
【図３】
2004524766.tif 000005
【図４】
2004524766.tif 000006
【図５】
2004524766.tif 000007
【図６】
2004524766.tif 000008
【図７】
2004524766.tif 000009
【図８】
2004524766.tif 000010
【図９】
2004524766.tif 000011
【国際公開パンフレット】
2004524766.tif 000012
2004524766.tif 000013
2004524766.tif 000014
2004524766.tif 000015
2004524766.tif 000016
2004524766.tif 000017
2004524766.tif 000018
2004524766.tif 000019
2004524766.tif 000020
2004524766.tif 000021
2004524766.tif 000022
2004524766.tif 000023
2004524766.tif 000024
2004524766.tif 000025
2004524766.tif 000026
【国際調査報告】
2004524766.tif 000027
2004524766.tif 000028
2004524766.tif 000029
2004524766.tif 000030
2004524766.tif 000031
2004524766.tif 000032