(57)【要約】セグメント・スペクトル・クロック発生器（１００）は、スペクトル全体にわたって各個別セグメントのピーク振幅の両側に少なくとも１０ｄＢのシャープなロールオフを伴う複数のセグメントを有する周波数応答を信号（３００）に提供する。周波数シンセサイザ（好ましくは位相ロック・ループ）は、「下限」と「上限」変調周波数の間の所定のレートで出力周波数を変調することによって出力信号（１５４）を生成する。セグメント・スペクトル・プロフィルを生成し制御するために、フィードバック・カウンタ（１３８）に異なる値を導入して、ＶＣＯ（１３４）に新たな周波数または位相を放出させる。プログラム式プレディバイダ（１１４、１３６）およびポストディバイダ（１４２）回路をフィードバック・カウンタ（１３８）の両側に使用する。マイクロプロセッサまたは論理状態装置は、ディバイダをプログラム設定するレジスタ（１１４、１４０、１４４）に値をロードする。
2004509421.tif 000002
【特許請求の範囲】
【請求項１】
セグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、前記最大振幅と一対の最小振幅の各々の最小振幅との間の前記周波数応答の傾きが、ＣＩＳＰＲ−２２レシーバ上で、前記個別セグメントの中心周波数からの所定の周波数差において少なくとも１０ｄＢのロールオフを示すように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含む方法。
【請求項２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項１に記載の方法。
【請求項３】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項１に記載の方法。
【請求項４】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項３に記載の方法。
【請求項５】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の振幅が対象となる複数の個別セグメントの前記最大振幅より１６ｄＢ以上小さくなる程度にシャープである、請求項１に記載の方法。
【請求項６】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項５に記載の方法。
【請求項７】
前記変調プロフィルは、１５０ｋＨｚ以上２４０ｋＨｚ以下の範囲内に下限を有する変調周波数で動作する、請求項１に記載の方法。
【請求項８】
前記変調プロフィルは、２３４ｋＨｚ以上１３４０ｋＨｚ以下の範囲内に上限を有する変調周波数で動作する、請求項１に記載の方法。
【請求項９】
前記変調周波数が実質的に一定である、請求項７に記載の方法。
【請求項１０】
前記変調周波数が経時的に変化する、請求項７に記載の方法。
【請求項１１】
下限を上回る変調周波数においてセグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含むように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含み、
前記複数の出力周波数は、所定のオフセット値、閾値および高調波分離度に依存し、前記セグメント・スペクトル・クロック発生器を試験するのに使用されるレシーバの全体的な選択性の通過帯域限界を考慮に入れた下限より大きいレートで変調される方法。
【請求項１２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項１１に記載の方法。
【請求項１３】
前記最大振幅と前記最小振幅の間の実質的なロールオフは、前記個別セグメントの中心周波数からの前記所定のオフセット周波数において、セグメント波形の振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項１１に記載の方法。
【請求項１４】
前記個別セグメントの中心周波数からの前記所定のオフセット周波数は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項１３に記載の方法。
【請求項１５】
前記下限変調周波数は、
ｆ（ｘ）＝（６００．９０４）ｅｘｐ（−０．０２８ｘ）＋ｘ＋８０．１２２
（ただし、「ｘ」はｋＨｚ単位のオフセット周波数、閾値は１０ｄＢ、「ｆ（ｘ）」はｋＨｚ単位の下限変調周波数である）
に実質的に等しい、請求項１４に記載の方法。
【請求項１６】
前記変調プロフィルは、１５０ｋＨｚ以上２４０ｋＨｚ以下の範囲内に前記下限を有する変調周波数で動作する、請求項１１に記載の方法。
【請求項１７】
上限を下回る変調周波数においてセグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含むように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含み、
前記複数の出力周波数は、クロック周波数、周波数偏差、および減衰が望まれる所定のクロック高調波に依存する上限より小さいレートで変調される方法。
【請求項１８】
前記所定のクロック高調波より大きい高調波における減衰は、前記所定のクロック高調波における減衰より大きい、請求項１７に記載の方法。
【請求項１９】
前記上限は、さらに変調プロフィルの形状に依存する、請求項１７に記載の方法。
【請求項２０】
前記変調プロフィルは、２３４ｋＨｚ以上１３４０ｋＨｚ以下の範囲内に上限を有する変調周波数で動作する、請求項１９に記載の方法。
【請求項２１】
前記上限変調周波数は、ＭａｘＭｏｄＦｒｅｑ＝（ａ＋（ｂ＊Ｄ＊Ｎ＊Ｆ））＊Ｄ＊Ｎ＊Ｆ（ただし、「ａ」および「ｂ」は、前記変調プロフィル形状に依存する定数、「Ｄ」は、偏差率を１００で割った値、「Ｎ」は対象となるクロック高調波、「Ｆ」は基本クロック周波数、「ＭａｘＭｏｄＦｒｅｑ」はｋＨｚ単位の上限変調周波数である）に実質的に等しい、請求項１９に記載の方法。
【請求項２２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、
（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化し、「ａ」＝０．２４、「ｂ」＝−２．７６２×１０−９である実質的に尖った形状、
（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持し、「ａ」＝０．２７４、「ｂ」＝−２．８８８×１０−９である三角形、
（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化し、「ａ」および「ｂ」は前記三角形プロフィルに近い値である階段状三角形、
（ｄ）最小ピークと最大ピークの間の曲線が実質的に滑らかで、正弦曲線の偏差に応じて変化し、「ａ」＝０．３３４、「ｂ」＝−３．２３２×１０−９である正弦波形状、または
（ｅ）最小ピークと最大ピークの間の曲線の傾きが指数時定数によって変化し、「ａ」＝０．４０６、「ｂ」＝−５．７２１×１０−９である指数関数的もしくは鋸歯形状のいずれか１つを含む、請求項２１に記載の方法。
【請求項２３】
コントローラと、クロック信号入力を有する周波数シンセサイザ回路とを備えたセグメント・スペクトル・クロック発生器であって、前記コントローラの制御を受ける前記周波数シンセサイザは、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、前記最大振幅と一対の最小振幅の各々の最小振幅との間の前記周波数応答の傾きが、前記個別セグメントの中心周波数からの所定の周波数差において少なくとも１０ｄＢのロールオフを示すように、変調プロフィルに応じて経時的に前記複数の出力周波数を生成するセグメント・スペクトル・クロック発生器。
【請求項２４】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２５】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２６】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項２５に記載のセグメント・スペクトル・クロック発生器。
【請求項２７】
変調周波数が実質的に一定である、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２８】
変調周波数が経時的に変化する、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２９】
前記周波数シンセサイザは、位相ロック・ループ、デジタル・ロック・ループまたは遅延ロック・ループのいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項３０】
前記周波数シンセサイザは、前記複数の出力周波数の前記変調プロフィルおよび変調周波数を決定する、フィードバック・レジスタおよびアドレス・レジスタを含めたプログラム式レジスタを含む、請求項２９に記載のセグメント・スペクトル・クロック発生器。
【請求項３１】
前記コントローラは、順次論理、論理状態装置、またはコンピュータ・プログラムのインストラクションを使用するマイクロプロセッサのいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項３２】
前記コントローラおよび前記周波数シンセサイザは可変データを記憶するメモリ回路を使用し、前記メモリ回路は、ランダム・アクセス・メモリ、読取り専用メモリ、複数の論理ゲートまたは複数のプログラム式レジスタのいずれか１つを含む、請求項３１に記載のセグメント・スペクトル・クロック発生器。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、一般にはコンピューティングまたはマイクロプロセッサ・ベース装置に関し、詳細には、電磁干渉（ＥＭＩ）エミッションを低減するタイプのセグメント・スペクトル・クロック発生器を対象とする。本発明は、具体的には、シャープなロールオフを有する複数の低帯域幅成分にＥＭＩスペクトルを分割してＥＭＩエミッションを低減するセグメント・スペクトル・クロック発生器として開示される。
【０００２】
（発明の背景）
高速デジタルクロック動作システムは、当該クロック動作システムを導入した装置の設計段階で何らかの特殊な処置を講じなければ、典型的には電磁干渉（ＥＭＩ）エミッションに関してノイズが非常に高くなる。ＥＭＩエミッションを低減する１つの確実かつ低コストの方法は、米国特許第５，４８８，６２７号および第５，６３１，９２０号に開示されているような拡散スペクトル・クロックを使用することである。これらの特許には、プログラム式カウンタの使用によって、またメモリ回路に記憶されたデータによって拡散スペクトル周波数を変化させる回路が開示されている。これらの特許第５，４８８，６２７号および第５，６３１，９２０号はＬｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されている。
【０００３】
米国特許出願番号第０９／１６９，１１０号（１９９８年１０月８日出願）には、ランダム・アクセス・メモリおよびマルチプレクサを使用することによってクロックを可変状態にして、クロック回路が正常な実行に向けて準備完了状態になる前に初期化データを受領するデジタル拡散スペクトル・クロック回路が開示されている。この「可変拡散スペクトル・クロック（Ｖａｒｉａｂｌｅ　Ｓｐｒｅａｄ　Ｓｐｅｃｔｒｉｍ　Ｃｌｏｃｋ）」という題名の出願は、一般にＬｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されている。
【０００４】
米国特許出願番号第０９／３８８，０４３号（１９９９年９月１日出願）には、位相ロック・ループ上下信号を測定し、それらの実際のパルス幅を所定の値と比較して、差があればそれを補正する、拡散スペクトル・クロック発生器回路を自動的に補償する方法が開示されている。この出願は、「拡散スペクトル・クロック発生器の比較方法および装置（Ｍｅｔｈｏｄ　ａｎｄ　Ａｐｐａｒａｔｕｓ　ｆｏｒ　Ｃｏｍｐｅｎｓａｔｉｎｇ　ａ　Ｓｐｒｅａｄ　Ｓｐｅｃｔｒｕｍ　Ｃｌｏｃｋ　Ｇｅｎｅｒａｔｏｒ）」という題名がつけられ、Ｌｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されている。
【０００５】
位相ロック・ループ回路を使用した当該従来の拡散スペクトル・クロックがしばしば開示または構築されてきたが、デジタル・ロック・ループ回路および遅延ロック・ループ回路を含む他の種類の周波数シンセサイザ回路を拡散スペクトル・クロックにすることもできる。デジタル・ロック・ループ回路の一例が米国特許第５，０７９，５１９号に開示され、遅延ロック・ループ回路の一例が米国特許第５，７７１，２６４号に開示され、米国特許第６，０４６，６４６号および第５，６１０，９５５号には拡散スペクトル・クロックを生成する他の方法が開示されている。
【０００６】
従来利用可能な拡散スペクトル・クロック発生器設計は電圧制御発振器利得、電荷ポンプ電流、および（位相ロック・ループ回路に関連する）受動素子値に対する設計感度を有している。さらに、従来の拡散スペクトル・クロック発生器回路は、ＣＩＳＰＲ−２２規則の改定案として、ＲＡ参照番号ＡＹ３３７７（５１０００１８９１）に基づき、最近２０００年３月１８日に英国無線通信局によって公表された白書の中で提案されている特定のＥＭＩ試験を満たさない可能性が高い。
【０００７】
ＣＩＳＰＲ−２２提案規則では、これまでよりはるかに厳格なエミッション要件を満たす拡散スペクトル・クロック発生器回路の使用を要求し、またそれを使用することにより拡散スペクトル・クロックの使用に伴う利点のほとんどが潜在的に無効になるように、電子製品からの「広帯域」エミッションについての規制を変更しようとするものである。提案された規則では、放射信号に対するエミッション試験を行い、その信号が一定の特性を有している場合は広帯域信号と見なされ、新たなエミッション制限に従うものとする。放射信号が一定の特性を有しない場合は狭帯域信号として分類され、既存のエミッション制限に従うものとする。
【０００８】
提案された試験では、特定の放射周波数の振幅が、現行限界値の１０ｄＢ以内であるかどうかを判断し、そうである場合は、それが広帯域特性を有するものであるか狭帯域特性を有するものであるかを判断する試験を行う。提案された試験では、対象となる周波数の±１５０ｋＨｚでエミッションを測定する。これら２つの交叉またはオフセット周波数（すなわち±１５０ｋＨｚにおける周波数）が現行限界値の１０ｄＢ以内で測定された場合は、試験対象となる本来の信号を広帯域信号と見なす。それに該当する場合は、容認されるエミッション限界値が従来よりはるかに低くなる。
【０００９】
この報告書に提案されている新しい測定法を以下に示す。
（Ｌ−１０ｄＢ）（ただし、Ｌは対数単位の限界レベルである）を上回るレベルのあらゆる妨害について、妨害レベルが最大になる周波数ｆｎ、およびその周波数における妨害レベルｄｎを記録する。報告された妨害毎のアンテナ極性を記録する。（Ｌ−１０ｄＢ）を上回るレベルの妨害毎に、（ｆｎ＋１５０ｋＨｚ）における妨害レベルｄｎｈ、および（ｆｎ−１５０ｋＨｚ）における妨害レベルｄｎｌを測定する。ｄｎｈおよびｄｎｌがともに限界レベルを１０ｄＢ以上下回る場合は、その妨害を狭帯域妨害と見なし、表３または４の限界値を適用するものとする。ｄｎｈまたはｄｎｌが１０ｄＢ未満の差で限界レベルを下回る場合は、その妨害を広帯域妨害と見なし、以下の手順を実施するものとする。
【００１０】
（Ｌ−ｄｎｈ）＞１０ｄＢの場合に周波数ｆｎｈに達するまで、１００ｋＨｚを超えない分だけ測定レシ−バの周波数をｆｎから上方に調整する。次いで、（Ｌ−ｄｎｌ）＞１０ｄＢの場合に周波数ｆｎｌに達するまで、１００ｋＨを超えない分だけ測定レシーバの周波数をｆｎから下方に調整する。≒ｆ＝（ｆｎｈ−ｆｎｌ）から、エミッションが占める全帯域幅≒ｆを計算する。周波数ｆｎ、ｆｎ＋１などにおける各々の個別広帯域エミッションのレベルは、（Ｌ−１０Ｌｏｇ１０（≒ｆ／１２０ｋＨｚ）＊）と（Ｌ−１０ｄＢ＊）のうちのいずれか大きい方を上回らないものとする（ただし、Ｌは表３または４からの適用可能な対数単位の限界レベルである）。
【００１１】
従来の好ジッタの単一周波数クロック回路または従来の拡散スペクトル・クロック発生回路は、ヨ−ロッパにおいて実施されるようになると新しい基準を満たす問題を有する可能性が高い。標準的な拡散スペクトル・クロック発生回路はそれが存在する周波数スペクトルに比較的フラットな帯域幅を生成するため、新しいタイプのクロックは、提案された新しいＣＩＳＰＲ−２２の規則を満たす必要がある。新しいＣＩＳＰＲ−２２提案試験では、これは広帯域エミッションとして分類されることになる。狭帯域エミッションと見なすためには、クロック回路によって生成される周波数スペクトルは、スペクトル・プロフィルを刻む、または「分割する」周波数のピークおよび谷を有する必要がある。
【００１２】
（発明の概要）
したがって、本発明の利点は、対象となる周波数範囲内に複数のピークおよび谷を有する周波数領域にスペクトル形状を生成するセグメント・スペクトル・クロック発生器を提供することである。本発明の他の利点は、各ピークの両側に対するロールオフ・ポイントが、ピーク周波数の＋１５０ｋＨｚおよび−１５０ｋＨｚの間隔の交叉（オフセット）周波数において１０ｄＢを下回るように、適切な間隔で生じる複数のピークおよび谷を発生させるセグメント・スペクトル・クロック発生器を提供することである。本発明の他の利点は、複数のピークおよび谷を有する周波数領域にセグメント・スペクトル形状を設け、位相ロック・ループ、デジタル・ロック・ループ、遅延ロック・ループまたは他の類似の回路でありうる周波数シンセサイザ回路で電子装置の中心でそれを達成するセグメント・スペクトル・クロック発生器を提供することである。本発明の他の利点は、複数のピークおよび谷のセグメント集合体を有する周波数領域にスペクトル形状を生成するとともに、プログラム式の、または製造時に決定可能な特定の設定を変更することによって拡散スペクトル・クロック発生器回路としても使用できるように柔軟な設計の周波数シンセサイザ回路をベースとするセグメント・スペクトル・クロック発生器を提供することである。本発明のさらなる利点は、所定の変調プロフィルにおいてその動作周波数を変調するとともに、変調周波数に対する上限および下限を決定するセグメント・スペクトル・クロック発生器を提供することである。
【００１３】
本発明の追加的な利点および他の新奇な特徴は、一部は以下に記載され、一部は当業者であれば下記を検討すれば理解できるものであるか、または本発明を実践することによって習得できるものである。
【００１４】
先述の利点および他の利点を達成するために、また本発明の一態様に従って、セグメント・スペクトル・クロック発生器回路を制御するための方法は、クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、コントローラの制御を受ける周波数シンセサイザが経時的に複数の出力周波数を生成し、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、最大振幅と一対の最小振幅の各々の最小振幅との間の周波数応答の傾きが、個別セグメントの中心周波数からの所定の周波数差において１０ｄＢのロールオフを示すように、変調プロフィルに応じて少なくとも１つの時間間隔に対して複数の出力周波数を変調する。
【００１５】
本発明の他の態様によれば、下限を上回る変調周波数においてセグメント・スペクトル・クロック発生器回路を制御するための方法は、クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、コントローラの制御を受ける周波数シンセサイザが経時的に複数の出力周波数を生成し、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、複数の出力周波数は、所定のオフセット値、閾値および高調波分離に依存するとともに、セグメント・スペクトル・クロック発生器を試験するのに使用されるレシーバの全体的な選択制の通過帯域限界が考慮された下限より大きいレートで変調されるように、変調プロフィルに応じて少なくとも１つの時間間隔に対して複数の出力周波数を変調する。
【００１６】
本発明のさらなる態様によれば、上限を下回る変調周波数においてセグメント・スペクトル・クロック発生器回路を制御するための方法は、クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、コントローラの制御を受ける周波数シンセサイザが経時的に複数の出力周波数を生成し、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、複数の出力周波数は、クロック周波数、周波数偏差、および減衰が望まれる所定のクロック高調波に依存する上限より小さいレートで変調されるように、変調プロフィルに応じて少なくとも１つの時間間隔に対して複数の出力周波数を変調する。
【００１７】
本発明のさらなる態様によれば、コントローラと、クロック信号入力を有する周波数シンセサイザ回路とを備えたセグメント・スペクトル・クロック発生器回路であって、コントローラの制御を受ける周波数シンセサイザは、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、最大振幅と一対の最小振幅の各々の最小振幅との間の周波数応答の傾きが、個別セグメントの中心周波数からの所定の周波数差において１０ｄＢのロールオフを示すように、変調プロフィルに応じて経時的に複数の出力周波数を生成する、セグメント・スペクトル・クロック発生器回路が提供される。
【００１８】
本発明のさらに他の利点は、本発明を実施するのに考えられる最良の形態の１つにおける本発明の好ましい実施形態が記載され、かつ示された以下の説明および図面を参照することにより当業者であれば理解するであろう。認識されるように、本発明は他の異なる実施形態も可能であり、そのいくつかの詳細については、すべて本発明から逸脱することなく様々の明白な態様で改良が可能である。したがって、図面および説明は、性質上、限定的なものでなく例示的なものであると見なされる。
【００１９】
本明細書に組み込まれ、その一部を形成している添付の図面は、本発明のいくつかの態様を例示し、説明および請求項とともに本発明の原理を説明するのに寄与するものである。
【００２０】
（好ましい実施形態の詳細な説明）
次に、全図面を通じて同一の要素が同様の番号で示される添付の図面にその例が示される、本発明の好ましい実施形態を細部にわたって参照する。
【００２１】
周波数シンセサイザ回路を使用して、変調プロフィルにより変化する周波数出力を生成するセグメント・スペクトル・クロック発生器を提供する。ＲＡＭの如きメモリ素子に記憶されたデータ表によって変調プロフィルを制御し、このデータ表を適切な時間間隔でフィードバック・カウンタに入力して、基本的にはこの周波数シンセサイザ回路のフィードバック・カウンタに導入される新規の値によって、コマンドに応じてその周波数値を変更するクロック周波数を生成する。（フィードフォワードまたは基準カウンタを使用して周波数を変化させることも可能である。フィードバック・カウンタとフィードフォワード・カウンタの組合せを使用することもできる。概して、変調プロフィルに対してより良好な分解能を与えるためフィードバック・カウンタが好ましい。以後、フィードバック・カウンタ変調への参照をフィードフォワードおよび／またはフィードバック・カウンタに代えられる場合があることが理解されよう。）好ましい実施形態において、周波数シンセサイザ回路は、それ自体典型的には水晶発振器によって与えられる一定の周波数クロックによって駆動される位相ロック・ループ（ＰＬＬ）である。
【００２２】
好ましいセグメント・スペクトル・プロフィルは、周波数領域にかなり明確なピークおよび谷を有し、その変調プロフィルは、いわゆる「尖った」周波数対時間のグラフ（図４参照）の外観を有するが、その代わりに他の多くのプロフィル形状を使用することが可能である。これらのプロフィルは、フィードバック・カウンタに対して新しい値を導入し、位相周波数検出器（ＰＦＤ）回路に上りまたは下りパルスを電荷ポンプに出力させることにより、電圧制御発振器（ＶＣＯ）によって新しい周波数または位相を発生させることによって生成および制御される。好ましいプロフィルにおいて、ＶＣＯにより新たな周波数を連続的に発生させる複数の時間間隔が存在し、プロフィルは同じ間隔を連続的に繰り返すことが好ましい。プロフィルが繰り返す周波数は変調周波数である。この周波数は、図１０における周波数スペクトルのピーク間の分離度になる。変調周波数が増加するに従って、周波数スペクトルのピーク間の分離度も増加することになる。この関係は、周波数変調方形波クロック信号のフーリエ級数式から容易に導くことができる。セグメント・スペクトル・クロック発生器回路の変調周波数を「変調する」ことが可能であるが、多くの商業用途では、逆に変調周波数が極めて安定していることが好ましい。
【００２３】
ハードウェア回路設計を様々な用途に対してより普遍的に使用可能とするために、フィードバック・カウンタの両側により多数のプレディバイダ回路およびポストディバイダ回路を使用し、さらにディバイダ回路そのものを、除数値を与えるレジスタの使用によってプログラム設定可能とし、マイクロプロセッサの制御下で、または論理状態装置の制御下でレジスタに異なる数値をロードできるようにする。セグメント・スペクトル・クロック発生器を実現するための好ましい電子回路は、データ表を記憶するメモリ素子の大きさを最小に維持するベース・レジスタや、システムが初期化に際して被揮発性メモリの代わりにＲＡＭを使用することを可能にするスタート・レジスタを含めて、より設計者に優しい回路にするための他のレジスタをも含む。さらに、好ましい回路は、セグメント・スペクトル・クロック発生期と下流側または上流側の回路とを同期させることを可能にするリセット・シンク入力信号およびシンク・アウト出力信号を含む。
【００２４】
マイクロプロセッサ型回路をコンピュータ・プログラムとともに使用して、セグメント・スペクトル・クロック発生器回路の様々なレジスタおよびカウンタにロードされる数値を制御するのが好ましい。あるいは、正確な値をフィードバック・カウンタに順々に導入する機能を有するのであれば、マイクロプロセッサまたは他の順次プログラム・デバイスを伴わないハードウェア論理を代わりに使用することが可能である。論理状態装置を利用して、本発明の非マイクロプロセッサの実施形態を実現することが可能である。どちらの場合も、典型的には多くの論理ゲートおよび他の種類のデジタル回路が使用され、これらは、好ましくはＡＳＩＣ（特定用途向け集積回路）の如き単一集積回路内に設けられる。ＡＳＩＣは多くの論理ゲートを設ける極めて経済的な手段で、ランダム・アクセス・メモリ（ＲＡＭ）付きマイクロプロセッサを含むことも可能である。
【００２５】
（ＡＳＩＣ内に設けられたマイクロプロセッサの如き）処理回路を使用した実施形態において、処理回路の順序論理を用いて、ランダム・アクセス・メモリ（ＲＡＭ）または読取り専用メモリ（ＲＯＭ）に記憶されたデータ表に索引付けを行い、表のコンテンツを順次加算回路に導いて（「奇数」オフセットを与え）、次いでそのコンテンツをフィードバック・カウンタにロードする。このようにして、処理回路は値をリアルタイムで完全に制御し、次にＰＦＤ入力に供給されるフィードバック信号を完全に制御する。これによって、次に、電荷ポンプに供給される上りおよび下り信号が制御され、それによりＶＣＯに供給される出力電流の大きさが制御される。
【００２６】
非処理回路解を用いて本発明を実施する場合は、好ましくは論理状態装置を使用してフィードバック・カウンタ値を制御する。状態装置は、また、セグメント・スペクトル・クロック発生器回路全体を通じて様々なレジスタに適正にロードすることが可能でなければならず、さらにＲＡＭ（またはレジスタ群の如き他の種類の揮発性メモリ素子）に記憶されるルックアップ表への数値の初期ローディングを制御できなければならない。
【００２７】
そのいくつかの異なるプロフィルを以下に開示する変調プロフィルを使用して、好ましい回路（すなわち好ましい実施形態における位相ロック・ループ）の周波数シンセサイザからの出力周波数を変化させる。「理想的なＬｅｘｍａｒｋプロフィル」は好ましい実施形態で、それについても以下に詳細に開示する。セグメント・スペクトル・周波数応答を生成するためには、変調プロフィルが動作する変調周波数が、たいていの従来の拡散スペクトル・クロック発生器回路の場合よりもはるかに高くなければならないものと想定される。
【００２８】
セグメント・クロック出力信号は、全周波数スペクトルにわたって各々の個別セグメントのピーク振幅の両側にシャープなロールオフを示す複数のセグメントを有していなければならない。提案された新しい規則（すなわちＣＩＳＰＲ−２２規則案）を満たすためには、各セグメントは、各々のピークの両側（またはそのオフセット）上で±１５０ｋＨｚの隣接周波数において少なくとも１０ｄＢだけロールオフする必要がある。
【００２９】
変調プロフィルが動作する変調周波数は、理論的には１５０ｋＨｚになる下限を有する。しかし、レシーバは理想的なものではないという現実により、この下限には、ＥＭＩエミッション試験に使用されるタイプのレシーバを考慮する必要がある。そのことを考慮すると、下限は典型的には（最良のレシーバに対して）少なくとも１６０ｋＨｚになり、それよりはるかに大きくなる可能性もある。周波数応答が各セグメントにおけるピークからロールオフする所定の閾値に基づく、下限を求めるための経験的に導かれた式を以下に示す。
【００３０】
下限に加えて、本発明では、変調プロフィルが動作する変調周波数上限をも定める。この上限は以下では数式の形で示され、クロック周波数、周波数偏差、および減衰が必要とされるクロック高調波の関数になる。さらに、上限を求める上でのファクタは変調プロフィルの形状である。理想的なＬｅｘｍａｒｋプロフィルを含む様々な変調プロフィルを使用することができる。
【００３１】
次に図面を参照すると、図１は、従来技術において知られており、一般には参照番号１０によって示される従来の位相ロック・ループ（ＰＬＬ）を示す図である。４０における第２の「フィードバック」入力をも有する位相周波数検出器（ＰＦＤ）２２の入力に２０における参照信号を誘導する。ＰＦＤ２２は上り信号および下り信号と呼ばれる２つの信号を参照番号２４および２６においてそれぞれ出力し、それらは電荷ポンプ（ＣＰ）２８の入力に接続される。
【００３２】
電荷ポンプ電流は、信号を電圧制御発振器（ＶＣＯ）３４に送信する前に調整するループ・フィルタ３２に導かれる３０における出力である。ＶＣＯ３４の出力は、３０における電荷ポンプの出力電圧に比例する周波数信号である。ＶＣＯ３４の出力３６は、典型的にはＮ分割カウンタとして具現化され、Ｎの入力パルスの累積合計を受信した後にパルスを出力することになるＮ分割回路３８に導かれる。Ｎカウンタ３８の出力は、フィードバック信号４０としてＰＦＤ２２の入力に導かれる。
【００３３】
Ｎカウンタ３８に対するＮの値が一定に保たれれば、ＰＬＬ回路１０は標準的なＰＬＬとして作用する。しかし、本発明に使用される場合は、Ｎカウンタ３８におけるＮの値は経時的に変化し、その結果図１において、３８で示されるブロックはＮ（ｔ）の記号を胆持し、Ｎの値が経時的に変化することを表す。従来技術において知られているように、このＮの変化をある種の処理回路によって（例えばマイクロプロセッサの制御のもとで）制御することもできるし、または中央処理装置を含まないハードウェア論理回路によって制御することもできる。（既に述べたように、カウンタおよび／またはフィードバック・カウンタによる基準周波数の変化を併用して、ＰＬＬ出力周波数を変化させることができる。）
【００３４】
図２は、図１のＰＬＬ１０に使用される信号のいくつかの波形を示す図である。図２では、基準信号（ＲＥＦ）２０、フィードバック信号（ＦＢ）４０、上り信号２４および下り信号２６が、縦軸またはＹ軸の電圧信号対（横軸またはＸ軸の）時間として示されている。図２のグラフは、主に、従来技術のＰＬＬ回路１０における、それぞれ上りおよび下り信号２４および２６の生成を説明するために示されている。
【００３５】
Ｘ軸の時刻５０で開始して、基準信号２０は６０において正の変化を示し、フィードバック信号４０は７０において同程度の正の変化を示す。６０および７０におけるこれらの変化はともに実質的に同時に（すなわち時刻５０において）発生するため、上り信号２４にも下り信号２６にも論理変化は生じない。Ｘ軸の時刻５１において、基準信号２０およびフィードバック信号４０は負の論理変化を示して論理０に戻る。
【００３６】
次の時刻５２において、フィードバック信号４０は７２において論理０から論理１へと正の変化を示し、時間的にその後で（すなわち時刻５３で）、基準信号２０が６３において次の論理１への変化を示す。通称位相ロック・ループにおいて、位相周波数検出器（ＰＦＤ）２２は、ここで、フィードバック信号４０になるその有効出力パルスが、６３において基準信号が正の変化を示す前に到達したため、その到達が時間的に早すぎたとの理由からＶＣＯの実行速度が速すぎると判断しなければならない。その結果、図２の下り信号グラフ上の９２および９３における論理変化にみられるように、ＰＦＤ２２は下りパルスを生成する（すなわちＶＣＯを「減速させる」）。上りまたは下り信号のパルス幅は、フィードバック信号４０と基準信号６３の正の変化の間の時間差を表す。
【００３７】
図２の例において、基準およびフィードバック信号は、時刻５４で負の変化を示し、次いで時刻５５においてこれらの信号はどちらも実質的に同時に正の論理変化を示す。その結果、時刻５５において上りまたは下り信号の変化は生じない。時刻５６において、基準およびフィードバック信号はともに再び負の論理変化を示す。
【００３８】
図２の例において、基準信号２０は６７で正の論理変化を示すが、フィードバック信号４０は、７８において時間的に後になるまで次の正の論理変化を示さない。基準信号の論理変化６７は時刻５７において生じ、それは、次の時刻５８（フィードバック信号が７８の論理変化を示すとき）より時間的に早いため、時刻５７においてＰＦＤ２２により上りパルスが生成されることになる。これは、上り信号２４が８７で論理１への変化を示し、８８で論理０への負の変化を示すまで高論理レベルを維持する図２に示されている。基準およびフィードバック信号はともに時刻５９において実質的に同時に負の論理変化を示す。
【００３９】
実際、ＰＬＬ１０は、ループ・フィルタ３２で上りおよび下り信号を濾過することで、一般にＶＣＯ３４の出力周波数が連続的に変化するが、以下に説明する変調の周波数におけるスペクトル振幅の変動を伴う。
【００４０】
次に図３を参照すると、セグメント・スペクトル・クロック発生器回路１００は、図１に示されたものと同様のＰＬＬ回路に基づくものである。任意の種類の周波数合成回路、特にデジタル電子回路を使用して動作する回路を本発明に使用することが可能である。例えば、位相ロック・ループの代わりに、デジタル・ロック・ループ回路または遅延ロック・ループ回路を利用することも可能であるし、あるいは既に述べた変調手法を使用してもよい。図３において、ＰＬＬ回路は、主にＰＦＤ１２２、電荷ポンプ１２８、ループ・フィルタ１３２、ＶＣＯ１３４およびフィードバック（「ＦＢ」）カウンタ１３８から構成される。この例示的な実施形態において、フィードバック・カウンタは、その出力状態を変化させる前に１６までカウントすることが可能であるため、Ｎが１から１６の範囲にあるＮ分割回路として作用することができる。
【００４１】
ＰＦＤは、１２４において上り出力を有し、１２６において下り出力を有する。電荷ポンプ１２８の出力は、ループ・フィルタ１３２の中、または該フィルタに平行して進み、ＶＣＯ１３４の入力に入る。ＶＣＯ１３４の出力は、好ましくは１３６のプレディバイダ回路と１４２のポストディバイダ回路の両方に導かれる。これらのディバイダ１３６および１４２は、セグメント・スペクトル・クロック発生器回路１００における回路の他の部分に提示される周波数をさらにスケール調整する上で有用である。プレディバイダ１３６は、周波数を整数値で割ることが可能で、そのディバイダ値（例えばプレディバイダ１３６がＮ分割カウンタであれば「Ｎ」の値）は、好ましくは外部デバイスによってロードすることが可能である。図３において、１４０のプレディバイダ・レジスタは、Ｎの値をプレディバイダ１３６にロードするデバイスである。同様に、１４４のレジスタ＃４は、ディバイダ値「Ｍ」をポストディバイダ回路１４２にロードする。
【００４２】
１１２の内部発振器によって修正することが可能な一定の周波数出力を生成する非常に高精度の外部結晶または発振器回路を１１０に設ける。あるいは、１１０の「外部結晶」は、製造元から購入された単一の結晶クロック・デバイスを表すことができ、１１２の「内部発振器」は、１１０の結晶そのものに対する支持回路を表すことができる。１１２の「内部発振器」からの好ましい出力は４８ＭＨｚで、１２０のカウンタ回路に供給されるとともに、１１６の一定周波数基準出力として供給される。
【００４３】
１１２の「内部発振器」を他の位相ロック・ループの如き拡散周波数シンセサイザ回路として供給する場合は、１１０の外部結晶は、３．５ＭＨｚから１００ＭＨｚの範囲（要望によってはより広い範囲）の極めて広範囲の周波数を有することができ、その場合における１１２の内部発振器は、その結晶周波数を特定の用途に対して望まれる任意の固定基準周波数に合わせて修正することが可能である。
【００４４】
１１６の基準周波数は、また、図３におけるマルチクレクサ１５０に供給され、全体回路１００のクロック出力は、マルチクレクサ１５０に対する１５２の入力として供給される論理信号の状態に応じて、１１６の基準周波数または１４２のポストディバイダ回路の出力になりうる１５４のマルチプレクサの出力として供給される。図３において、１５２の論理信号を使用すれば、供給される１１６の一定周波数基準出力を代わりに選択することによってセグメント・スペクトル・クロック発生器回路を「バイパスする」ことができるため、この論理制御信号１５２に「ＳＳＣＧバイパス」と標示する。
【００４５】
カウンタ１２０は整数で周波数を割ることが可能で、図３の例示的な実施形態において、このカウンタ１２０は、１と３２の間の分割の範囲を有する。カウンタ１２０における除数「Ｐ」の値を、図３ではプレディバイダ・レジスタとして示されている１１４のレジスタからロードすることができる。このようにして、カウンタ１２０におけるＰの値をプログラム設定可能とすることができる。
【００４６】
上述したように、カウンタ１２０に導かれるクロック信号の周波数は好ましくは４８ＭＨｚで、これは、１１０の外部結晶そのものと１１２の支持回路から構成される結晶クロック発振器によって達成することが可能である。１１４のプレディバイダ・レジスタは、２４ＭＨｚの基準周波数をＰＦＤ回路１２２に供給するようなレートでカウンタ１２０に状態を変化させる２の値に設定されるのが好ましい。ＲＦＤ１２２は、好ましくは、ループ・フィルタ１３２および電圧制御発振器１３４に２５ｕＡを供給する電流源電荷ポンプである電荷ポンプ１２８に上りおよび下り信号を供給する。上述の動作周波数は好ましい例にすぎず、本発明の回路および手法により、それよりはるかに高いまたは低い周波数を利用することが可能であることが理解されるであろう。電荷ポンプは電流源または電圧源であってもよく、また電流の望ましい方向に応じてソース電流またはシンク電流とすることができることが理解されるであろう。
【００４７】
図３の主要ＰＬＬは、ＰＦＤ１２４、電荷ポンプ１２８、ループ・フィルタ１３２、ＶＣＯ１３４、プレディバイダ１３６およびフィードバック・カウンタ１３８を含むいくつかの主要要素から構成される。このＰＬＬは三番目のデバイスで、好ましくは以下の特性を有する：（上述したように）電荷ポンプは２５ｕＡの電流源である；電圧制御発振器（ＶＣＯ）１３４は１４３ＭＨｚ／ボルトの利得を有し、好ましい出力周波数は２６６．４ＭＨｚである；ループ・フィルタ１３２は、１０キロオームの直列抵抗器を有する３６ｐＦコンデンサと、３６ｐＦコンデンサおよび１０キロオーム抵抗器に平行する８５０ｐＦコンデンサとを備える；プレディバイダ１３６は、好ましくは、プレディバイダ・レジスタ１４０によってロードされる１の除数を有する；かつフィードバック・カウンタ１３８は、好ましくは１から１６の範囲を有する。（所望の動作モードに応じて、多くの異なる要素値の組合せを使用して同様の結果を導くことができることを当業者なら認識するであろう）。
【００４８】
フィードバック・カウンタ１３８にも影響する補助的な要素としては、ランダム・アクセス・メモリ（ＲＡＭ）回路１８０、ベース・レジスタ１８４およびスタート・レジスタ１８８が挙げられる。これらの要素は、１５４の出力周波数を変調するセグメント・スペクトル・プロフィルを制御するフィードバック・カウンタ１３８に数値を提供する。メモリ素子１８０にはアドレス・カウンタ１７０からの値をロードし、また１８２のアドレス・バスを介してマイクロプロセッサからアドレス値を直接ロードすることが可能である。さらに、Ｄ型双安定回路１６２によってラッチされる制御信号は、セグメント・スペクトル・クロック発生器回路に動作を開始させ、次いで継続させる。
【００４９】
アドレス・カウンタ１７０は、好ましくは２５６までのアドレス値をカウントし、出力バス１７８上の値をＲＡＭデバイス１８０に提供する。これは、フィードバック・カウンタ１３８から出力されるカウント値の制御に基づいて行われる。また、１７２のレジスタ＃３から入力される値の制御に基づいて行われる。レジスタ＃３にロードされる数値は、ＲＡＭデバイス１８０におけるルックアップ表に使用されるアドレスの数を表す。本発明の好ましい様式において、この数値は１０進法の１１４に等しい。したがって、アドレス・カウンタ１７０は、ＲＡＭデバイス１８０内の表に使用されるアドレスの数を順に（かつ繰り返して）カウントし、この数値は１７２のレジスタ＃３によって設定される。フィードバック・カウンタ１３８の出力からパルスが放出される毎に、１７０のアドレス・カウンタは他の増分値をカウントし、次いで１７８のその出力バス上の新たな数値をＲＡＭ表に出力する。このバス１７８上の数値は、ＲＡＭデバイス１８０内の特定のメモリ位置を示すアドレス・ポインタを表す。
【００５０】
アドレス・カウンタ１７０に影響する他の信号は、１７４の「リセット・シンク」信号である。この１７４のリセット・シンク信号が活性化すると、アドレス・カウンタの出力を初期値にリセットさせる。典型的には、その初期値はゼロ（０）のカウント値に設定されるが、図３のシステム構成では、初期値を０から２５５の範囲の任意の数値とすることができる。このリセット・シンク信号は、上流のクロック回路が、図３のセグメント・スペクトル・クロック発生器回路１００の開始値およびタイミングを制御することを可能にする。互いに同期する複数のセグメント・スペクトル・クロック発生器回路が望まれるときはこれは有用であり、または拡散スペクトル・クロック発生器の如き異なる種類のクロック発生器回路にも使用することが可能である。さらに、図３のセグメント・スペクトル・クロック回路１００は、拡散スペクトル・クロック発生器または他のセグメント・スペクトル・クロック発生器、あるいは実質的に任意の他の種類のデジタル・クロック・デバイスを含む下流のクロック発生器回路をさらに同期するのに使用できる１７６の「シンク・アウト」信号をも含む。
【００５１】
セグメント・スペクトル・クロック発生器回路１００を初期化すると、システム・マイクロプロセッサは、ゼロ（０）の初期ロードをＲＡＭデバイス１８０に提供する。パワーオン・リセット・シーケンスが問題なく行われると、マイクロプロセッサは、特定の所望の周波数および偏差出力に関連する数の所定の集合体をＲＡＭ１８０にロードする。図３の例示の実施形態において、ＲＡＭデバイス１８０は、４ビット精度を考慮し、極大点として２５６の当該値を有する２５６列４行のＲＡＭ回路を備える。上記のように、例示の実施形態では、これらのメモリ位置のうちの１１４のみがアドレス・カウンタ１７０によって利用される。
【００５２】
図３のクロック発生器回路１００におけるメモリ素子１８０にはＲＡＭ以外の他の種類のメモリ素子も利用可能であることが理解されるであろう。メモリ素子１８０に記憶された表の数値がこの回路１００の特定のアプリケーションについて変更されないことが明確にわかっている場合はＲＯＭ（読取り専用メモリ）を使用することが可能である。さらに、複数のレジスタも利用可能であるが、それらは、図３の例示の設計において有効になるバス１８２およびバス１７８によって個々にアドレス可能なものでなければならない。ＲＡＭのような揮発性メモリ素子の場合は、他の回路要素を利用して、１８８のスタート・レジスタの如き回路１００のパワーの初期化に際しての特定の欠点を克服することができる。これについて以下により詳細に説明する。
【００５３】
ＲＡＭメモリ素子１８０のルックアップ表に記憶する必要のある数が大きく、それらの数同士の差が比較的小さい場合は、基数を記憶値に加えてＲＡＭメモリ素子１８０のメモリ・サイズを小さく保つことができる。４ビット精度のデバイスが使用できるのはこのためである。これは、加算回路１８６に数値を提供するベース・レジスタ１８４を使用することによって達成される。ＲＡＭメモリ素子１８０からの出力も加算回路１８６に提供され、この加算回路１８６の出力が、ＲＡＭに提供された数値とベース・レジスタの数値との合計になる。
【００５４】
合理的な制約の範囲内でＲＡＭメモリ素子１８０のサイズを維持するために基数を必要としなければ、加算回路１８５は必要とされないことが理解されるであろう。もちろん、より大きなメモリ・チップを使用することでベース・レジスタ１８４を除くことが可能であるが、典型的には、別個のデバイスとして、または図３に示される回路のすべてを含まないとしてもその多くを含むのに使用されるＡＳＩＣの一部として、より多くの費用を要することになる。
【００５５】
メモリ素子１８０内のアドレス・ルックアップ表が揮発性の実際のＲＡＭを備える場合は、回路は、最初はブランクの数、または他の未知の値もしくは不信頼値で始まる。これは、初期化に応じてフィードバック・カウンタ１３８に現実的な数値を提供するためにスタート・レジスタ１８８を含めるのが好ましい状況である。これによって、フィードバック・カウンタ１３８は、パワーオン・リセット条件に応じて合理的な制御特性を提供することが可能になる。スタート・レジスタ１８８は、マルチプレクサ１６４に数値を提供する。初期化すると、マルチプレクサ１６４は、好ましくはスタート・レジスタ１８８から提供された値を出力することになる。後に、マルチプレクサは、加算回路１８６から提供される値を出力することになるが、それはマルチプレクサ１６４にも入力される。それが行われると、メモリ素子１８０内のＲＡＭルックアップ表の数値によって、フィードバック・カウンタ１３８が直接制御されることになる。
【００５６】
固定または変調加算器量を選択するのに使用される１６０の「ＳＳＣＧオン」レジスタを（レジスタとして、またはある外部信号からの入力として）設けることができる。それは、活性化されると、マルチプレクサ１６４への所望の入力を選択する出力を有する論理信号をＤ型双安定回路１６２に提供する。初期化すると、マルチプレクサ１６４は、加算機１８６から出力された値の代わりにスタート・レジスタ値に注意を向けるよう指示されることになる。１７６のシンク・アウト信号上の出力パルスによって示される、アドレス・カウンタ１７０がゼロ（０）に達したときに、クロック発生器回路１００のこの部分を使用してセグメント・スペクトル・クロック発生器サイクルを開始することが可能である。このシンク・アウト信号１７６は、Ｄ型双安定回路１６２に入力されるクロックとしても使用される。
【００５７】
上記の推断のように、メモリ素子１８０におけるアドレス・ルックアップ表がＲＯＭまたは他の種類の不揮発性メモリを備えている場合は、処理する正確な「実」数が常に存在することになり、スタート・レジスタ１８８は必要とされない。さらに、その状況では、マルチプレクサ１６４も必要とされない。当然、本発明の原理から逸脱することなく、セグメント・スペクトル・クロック発生器回路１００に加算機回路とマルチプレクサ回路の様々な組合せを利用することが可能である。
【００５８】
好ましい実施形態において、スタート・レジスタ１８８は、ＰＬＬがＲＡＭメモリ素子１８０におけるルックアップ表の値を通じてループしない場合に動作する周波数を設定する。その好ましい値は、１０進法の１１である。
【００５９】
ベース・レジスタ１８４は、ＲＡＭメモリ素子１８０におけるルックアップ表の値に関連する所定の数字を提供する。それは、所望の周波数出力偏差および基本周波数の値に応じて変化しうる。本発明の好ましい様式において、ルックアップ表は、１０進法で０から１５の値を記憶できる４ビット要素を有するＲＡＭを備える。
【００６０】
ポストディバイダ回路１４２は、その値が１４４のレジスタ＃４によって制御される。このレジスタ＃４には所望の出力周波数に関連する数がロードされ、好ましくは４の値に設定される。それにより、図３の例示の実施形態において、ポストディバイダ回路１４２は６６．６ＭＨｚの出力周波数を提供する。
【００６１】
特定の電子アプリケーションに対してレジスタの数値が変化しないことがわかっている状況において、図３に示されるレジスタの代わりにハード論理を用いることが可能である。しかし、セグメント・スペクトル・クロック発生器回路１００をできるだけ普遍的に有用なものとするためには、レジスタのほうがハード論理より好ましく、さらにマイクロプロセッサまたは他の種類の状態装置論理または順序論理によって直接アドレス可能である。そのように、特定のアプリケーションに対する適切な数値を各々のレジスタに提供することができ、レジスタにおける適切な数を用いることにより複数のクロック発生器のアプリケーションに同一のハードウェア設計を利用することができる。状況によっては、クロック・アウト信号１５４における出力クロック周波数については異なる周波数領域で動作するのが好ましく、しかるべき場合にはディバイダ回路または様々なカウンタを交換するのにレジスタを使用することができる。ＲＡＭメモリまたはレジスタ群の場合のように、メモリ素子が交換可能な場合におけるメモリ素子１８０のルックアップ表に異なる値をロードすることと併用することが可能である。
【００６２】
図４は、本発明の好ましいセグメント・スペクトル・クロック発生器に対する理想的な「Ｌｅｘｍａｒｋ」変調プロフィルを示す図である。このプロフィルは、２０２の左側極小点で始まり、２０６のピークまで上昇し、次いで２１０の右側極小点まで低下する参照番号２００で示される曲線によって表される。図４からわかるように、動作周波数の変化（すなわちｙ軸上に示される「偏差ファクタ」）は、最小点２０２または２１０と２０６の最大点との間の直線をなすものではない。その代わりに、好ましいプロフィルは、その周波数応答について一定の数学的特性を有する拡散スペクトルを生成するためのクロック回路を開示する米国特許第５，８７２，８０７号（ブース‘８０７）に開示されている拡散スペクトル・プロフィルに極めて類似している。
【００６３】
このブース‘８０７の特許は「拡散スペクトル・クロック発生器およびその関連方法（Ｓｐｒｅａｄ　Ｓｐｅｃｔｒｕｍ　Ｃｌｏｃｋ　Ｇｅｎｅｒａｔｏｒ　ａｎｄ　Ａｓｓｏｃｉａｔｅｄ　Ｍｅｔｈｏｄ）」という名称で、Ｌｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されているもので、その全体を本願に引用して援用する。この特許は、変調プロフィルを構成する周期波形を定めるのに使用できる一定のパラメータを数学的に記述するもので、本発明における図４の好ましい「理想的なＬｅｘｍａｒｋプロフィル」は極めて類似しているが、本発明における換算係数「ｐ」は好ましくは０．７５に設定されるのに対し、ブース‘８０７の特許では、それが０．５５に設定された。
【００６４】
ブース‘８０７の特許には、基本周波数を有し、基本周波数の高調波における振幅ＥＭＩスペクトル成分が減じられた拡散スペクトル・クロック出力信号を生成するクロック回路が記載されている。拡散スペクトル・クロック発生器は、一連のクロック・パルスを生成するクロック・パルス発生器と、クロック・パルス発生器を周波数変調して、さもなければ標準的なクロック・パルス発生器によって生成されるＥＭＩスペクトル成分の振幅を広げて平らにするための拡散スペクトル変調器とを含む。周波数偏差値対プロフィルの周期の特殊なプロフィルを用いて拡散スペクトル・クロック出力信号を周波数変調する。１つの好ましい変調プロフィル位相は、位相偏差プロフィルの割合を、所定の上下限によって定められる包洛線内部の周期波形の周期の割合（％周期）の関数とする周期波形でクロック・パルスを変調し、第二象限に対する上限は量：
Φ３＝１００％（（％周期／２５）２−１）
で定められ、下限は量：
Φ４＝１００％（（％周期／２５）４−１）
で定められる。−２５％から０％周期の第１象限については、下限はΦ４（−％周期）に等しく、上限はΦ３（−％周期）に等しい。２５％から５０％周期の第三象限については、下限は−Φ３（５０−％周期）に等しく、上限は−Φ４（５０−％周期）に等しい。第四象限については、下限は−Φ３（％周期−５０）に等しく、上限は−Φ４（％周期−５０）に等しい。
【００６５】
図４において、ゼロ（０）のｙ軸値に沿って見かけの周波数が示されており、傾きが正になるプロフィルの左側部分では、プロフィルは２０４でこの線と交差し、傾きが負になるプロフィルの右側部分では、プロフィルは２０８で見かけの周波数と交差している。ブース‘８０７の特許と比較すると、図４に示される「理想的なＬｅｘｍａｒｋプロフィル」では反射量が幾分減少しているが、曲線の対称性に関して左側部分２１２は実質的に右側部分２１４と同一である。
【００６６】
図５は、周波数対時間のグラフを見た場合にプロフィルの形状が三角形になる本発明における有用な変調プロフィルを示す図である。三角形のプロフィルに対応するこの曲線は２２０で示され、２２２に第１の極小点を、２２６に極大点を、そして２３０に第２の極小点を有する。該プロフィルは、２２４および２２８の２つの点において見かけまたは基本周波数と交差する。さらに、三角形のプロフィル２２０は、その右側部分２３４に比べて左側部分２３２が対称的である。
【００６７】
階段状の三角形変調プロフィルが図６に示されており、これも本発明に使用可能である。図６において、このプロフィル曲線は参照番号２４０によって示され、２４２の第１の極小点に開始点を有し、２４６に極大点を有し、２５０に最終点または第２の極小点を有する。プロフィル曲線２４０は２４４および２４８で示される２つの位置で基本周波数と交差する。この曲線２４０の左側部分２５２は、右側部分２５４と対称的であるが、この対称性は、本発明に使用されるすべてのプロフィルに必要とされるわけではない。また、図６に示されるステップの数は、使用されるステップの数を限定するものとしてとらえられるべきではない。他の実施形態ではわずか２つのステップしか使用されない場合もある。
【００６８】
図７は、２６２に第１の極小点を、２６６に極大点を、２７０に第２の極小点を有する正弦波変調プロフィルを示す図である。プロフィル曲線自体は参照番号２６０で表され、２つの点２６４および２６８において基本周波数と交差する。ここでも、左側部分２７２は、右側部分２７４と対称的である。
【００６９】
本発明は、「鮫ヒレ」曲線２８０が２８２に第１の極小点を、２８６に極大点を、２９０に第２の極小点を有する図８に示されるような指数関数的変調プロフィルをも扱う。このプロフィル曲線２８０は、２８４および２８８において基本周波数と交差し、その左側部分２９２と右側部分２９４は対称的であるが、それらは、ｙ軸に関して反対側の事象において、また曲線２８０の傾きの変化に関して対称的である。
【００７０】
図９は、その基本周波数、およびその最初の２つの高調波に関するセグメント・スペクトル・クロック発生器出力の周波数スペクトル曲線３００を示す図である。基本周波数は約２０ＭＨｚで、参照番号３０２で示される帯域にその最大振幅を有するものとして示される。図９におけるスペクトル・プロットは、曲線３００に見られるように、参照番号３０４で示される帯域に最大振幅を有する第２高調波に達するまで高周波数側に延びている。スペクトル応答曲線３００は、参照番号３０６で示される帯域を表す第３高調波極大点に達するまで延びる。必然的に、スペクトル応答曲線３００は、図９のグラフの延長線上のより高周波数側に延びるが、そこは、一般に図９に示される最初の３つの帯域より振幅が小さくなる。
【００７１】
図１０は、基本周波数（または第１高調波）の領域に存在するスペクトルの部分に対する周波数応答曲線３００の他のグラフである。ここでも周波数応答曲線３００を示すが、より詳細に示すためにｘ軸を拡大した。基本周波数における全体的な最大振幅は、参照番号３０２で示される帯域として示されている。
【００７２】
図１０に見られるように、周波数応答曲線３００は、周波数スペクトルにわたる歪み正弦波を組み合わせた一般外観を有する側波帯内の複数の個別的な高調波（以後個別「セグメント」と称する）に分割または区分けされる。例えば、３１４のセグメントは１８ＭＨｚ付近にあるものとして示され、約２４０ｋＨｚの帯域幅を有する。周波数スペクトルは、第１高調波周波数付近で極めて明白になる分割された単一セグメントの大きな集合体から主に構成されものとして確認できる。他の当該セグメントは参照番号３１０および３１２で示され、中心周波数に極めて近く、また他の当該単一セグメントは３１６で示され、基本周波数より大きな周波数で存在する。
【００７３】
図３に示されるセグメント・スペクトル・クロック発生器回路１００を使用する主点の１つは、図１０に見られるように、このセグメント・スペクトルを生成するようにクロック周波数を変調することにある。変調周波数が２４０ｋＨｚである場合は、図１０に示される単一セグメントの各々の帯域幅も２４０ｋＨｚになる。この用途における「帯域幅」という言葉は、単一セグメントの一端のより低い谷から高周波数側に延びて単一セグメントの他端を定めるもう一方の谷に達するまでの幅を意味する。図１０に見られるように、明らかに３１４および３１６のセグメントの場合についても、これらの谷は必ずしも振幅が同じではない。したがって、各個別セグメントの「帯域幅」は、スペクトルの傾きに沿う特定のロールオフ点によって定められるのではなく、この用途では、曲線３００の周波数スペクトル内の次のセグメントにおいて振幅が再び増加する前の負の「ピーク」（または谷）を意味する。
【００７４】
３１０および３１２に示されるセグメントは、これらの単一セグメントの両方の末端にほぼ同等の極小谷を有するが、図１０において容易にみられるように、それらの個別極大点は振幅が異なる。図１０の水平線３１８によって明確に示されるように、セグメント３１０は８２ｄＢｕＶ付近に極大点を有する。これは、セグメント・スペクトル・クロック信号の全周波数応答に対する最大振幅を表し、もちろん、ＦＣＣ規格またはＣＩＳＰＲ規格などの適切な規格に従って試験したときに最大許容エミッションを下回る必要がある。図１０において、水平線３１８に沿って上限に近づくほぼ同一のピークを有する他の２つのセグメントが存在することがわかる。セグメント３１２は、そのような同一の最大振幅を有していないが、セグメント３１２の両側の２つのセグメント（左側のセグメント３１０を含む）と同様に、ここに定められる帯域幅と同じ帯域幅を有する。
【００７５】
提案されているＣＩＳＰＲ−２２規則を満たすためには、セグメント・スペクトル・クロック周波数応答の各ピークの両側に少なくとも１０ｄＢのロールオフが発生しなければならない。この１０ｄＢのロールオフは、＋１５０ｋＨｚの点、およびピーク中心周波数から−１５０ｋＨｚに発生する必要がある。これについては後により詳細に説明し、より詳細な図例を図１３に示す。
【００７６】
図１１は、セグメント・スペクトル・クロック発生器の周波数応答曲線３００について、３０４付近の領域に全帯域幅を有するものとして示される、第２高調波付近の周波数応答をグラフで示す図である。図１１において、周波数応答の個別セグメントを形成する側帯域内の個別の単一高調波が容易に見分けられ、ここでも図１０の第１高調波のグラフ描写で見られたのと同じセグメントの帯域幅である約２４０ｋＨｚの同等の帯域幅を有する。第２高調波の中心付近のセグメントは、参照番号３２０、３２２および３２４で示される。図１１においてみられるように、セグメント３２０は、これら３つの個別セグメントのうち最大の振幅を有し、この振幅のピークはおよそ５３ｄＢｕＶである。セグメント３２２はピーク振幅がそれよりはるかに小さいのに対して、セグメント３２４の振幅は、ほぼ５３ｄＢｕＶポイントに近い。
【００７７】
第２高調波周波数応答のエッジには、第２高調波の中心より周波数の小さい３２６のセグメント、さらに第２高調波の中心より周波数の大きい３２８のセグメントの如きさらなる個別セグメントが存在する。上述したように、これら２つのセグメント３２６および３２８の「谷」の極小点は振幅が等しくないが、これらの極小点は、個別単一セグメントの帯域幅の始点と終点を定める。上述したように、セグメント・スペクトル・クロック発生器の周波数応答は、各個別セグメントの各ピークの両側に少なくとも１０ｄＢの比較的シャープなロールオフを示すものでなければならない。この１０ｄＢポイントは、セグメントの各個別ピークから±１５０ｋＨｚのオフセット周波数で測定されることになる。
【００７８】
図１２は、第３高調波付近の周波数におけるセグメント・スペクトル・クロック発生器の周波数応答曲線３００を示す図で、図１２には、参照番号３０６で示される第３高調波の全体帯域幅が示されている。先の図１０および１１の曲線と同様に、周波数応答曲線３００は複数の個別セグメントで形成され、第３高調波の中心付近には参照番号３３０および３３２で示されるセグメントが存在する。これらのセグメントの各々は、上述のセグメント帯域幅の定義を用いると、帯域幅が約２４０ｋＨｚである。
【００７９】
第３高調波の全体帯域幅内に、参照番号３３４で示されるように、２つのピーク間に（帯域幅としては）比較的長い谷が存在する。これは、第３高調波の部分は、多少相殺されるセグメントを有するため、図１２において見分けにくい極大点を有するためである。この状況において、３３４で示される２つのピークの間のシャープなロールオフが＋または−１５０ｋＨｚのオフセット周波数において１０ｄＢ規則を容易に満たすであろうことが容易にわかる。しかし、これは変則的なもので、セグメント・スペクトル・クロック発生器出力の周波数スペクトル３００の残りの広範囲な部分に対して一般的なものではない。
【００８０】
参照番号３３６および３３８で示される単一セグメントは、第３高調波の中心からかなり遠くまで引き離され、先の図に見られたように、それらの谷は振幅が等しくない。しかしながら、それらのロールオフはなおも比較的シャープで、それらの帯域幅は、クロック発生器信号の他のすべてのセグメントの帯域幅と同じ２４０ｋＨｚである。
【００８１】
おそらく提案されているＣＩＳＰＲ−２２規則を満たすという最大の問題を有する第３高調波の部分は、第３高調波の「ショルダ」の１つに存在する部分である。図１２に見られる「左の」ショルダはいくつかの個別セグメントで形成され、参照番号３４０、３４２、３４４、３４６および３４８で集合的に示される。図１２に見られるように、これらのセグメントの各々は比較的シャープなロールオフを有し、比較的大きいピーク振幅を有する近隣セグメントに直接延びる２つの谷を有し、第３高調波セグメントのいずれかの最大振幅の１０ｄＢ以内の比較的大きいピーク振幅を有する。図１３に示すように、第３高調波のこの部分をより詳細に解析する。
【００８２】
図１３は、図１２に示された第３高調波の左のショルダ部分のｘ軸（周波数領域）に沿う拡大プロットを示す図である。セグメント・スペクトル・クロック発生器出力の周波数スペクトル曲線３００に対して個別セグメント３４０、３４２、３４４、３４６および３４８が示されている。これらの個別セグメントの各々は特定のピーク値および２つの特定の谷の極小値を有し、一般に谷の極小値は必ずしも振幅が等しくない。ピークは参照番号３５０から３５５で示され、それらの対応する谷は３６０から３６４で示される。
【００８３】
最大ピーク（すなわち、最大振幅を有するピーク）は３５４で示され、約６９ｄＢｕＶの振幅を有する。図１３におけるその左のセグメント（すなわちセグメント３４４）のピーク３５３はほぼ同じ大きさの振幅を有し、（図１３における）さらに左のセグメント３４０および３４２は比較的大きいピークを有する。（図１３における）ピーク３５４の右側には、３５５にピークを有する３４８の他のセグメントが存在する。このピークは、３５４で示される６９ｄＢｕＶのピークより数ｄＢだけ小さく、さらに３６５の右側の谷は３６４で示される左側の谷より数ｄＢ小さいため、セグメント３４４の形状は大きく異なっている。
【００８４】
図１３における右側の次のピークは、参照番号３５６で示され、その右側の谷（すなわちより周波数が大きい谷）は３６６で示される。ピーク３５６は、６９ｄＢｕＶの最大ピーク３５４より１０ｄＢを上回る差で振幅が小さい。
【００８５】
図１３に示される最大ピークは参照番号３７０で示され、（図１２に見られる）第３高調波の中央に比較的近い。（図１３における）その左隣の谷は３７１で示されている。上述したように、提案されているＣＩＳＰＲ−２２規則を満たすためには、個別セグメントの各々についてのロールオフが極めてシャープでなければならない。しかし、個別セグメントのピーク振幅が解析されている特定の高調波の最大振幅の１０ｄＢより小さい場合は、その個別ピークはエミッション試験に含められないため、ロールオフ（すなわち、はるかに小さい振幅ピークに対するロールオフ）はさほどシャープである必要はない。これは、具体的には３７０のピークよりはるかに振幅が小さく、３７０のピークとの差が確実に１０ｄＢを上回るピーク３５６を示唆する。したがって、ピーク３５６に対する±１５０ｋＨｚのオフセット周波数ロールオフ・ポイントはその特定のセグメントに適応しない。
【００８６】
（図１３において）縦線３８０、３５４および３８２によって境界が定められた周波数オフセット３９０および３９２によるロールオフ試験が図１３にグラフで示されている。個別セグメントの中心からの周波数偏差（すなわちオフセット周波数）は、提案されている規則により、＋１５０ｋＨｚおよび−１５０ｋＨｚと規定されている。−１５０ｋＨｚは周波数の拡散または偏差３９０で示されているのに対して、＋１５０ｋＨｚの拡散または偏差は３９２で示されている。したがって、周波数標示３８０および３８２は、周波数応答が３５４のピークより少なくとも１０ｄＢ小さくなる臨界点である。さもなければ、提案されているＣＩＳＰＲ−２２規則は満たされず、周波数プロフィルが広帯域周波数出力と見なされ、より新規でより厳格なエミッション規則の適用を受けることになる。
【００８７】
図１３に見られるように、周波数応答曲線３００の振幅は、セグメント３４６の３５４のピークよりほぼ１０ｄＢ小さい。（このグラフ図は、特定のレシーバ、例えばロードおよびシュワイツ・モデルＥＳＩレシーバをエミッション試験に用いた場合の最悪の設計シナリオの例を示していることに留意されたい。）したがって、この特定のセグメント・スペクトル・クロック発生器周波数応答は、ヨーロッパで実施される場合は提案されているＣＩＳＰＲ−２２規則に合格するであろう。
【００８８】
提案されているＣＩＳＰＲ−２２規則は±１５０ｋＨｚの周波数オフセットを使用するため、各々のセグメントのピーク間の谷が＋１５０ｋＨｚまたは−１５０ｋＨｚのオフセット周波数範囲にそのまま適合するように、１５０ｋＨｚの変調周波数を使用することがまず論理的であると思われる。しかし、最良の変調周波数なるものを決定する前に試験手順の一定の側面を考慮する必要がある。エミッション試験に用いられたレシーバがほぼ理想的なものであれば、好ましい変調周波数はちょうど１５０ｋＨｚになる。しかし、そのような完全なレシーバが存在せず、実際、ＣＩＳＰＲ規則は、少なくとも「理想的」と見なされるものに対して現実に品質が高くないレシーバがこれらのエミッション試験で使用されることを見越している。
【００８９】
当該レシーバに対する全体的な選択性の通過帯域限界がＣＩＳＰＲ規格ＣＩＳＰＲ１６−１に規定され、バンドＣおよびＤについては、１９９３年付のこのＣＩＳＰＲ１６−１規格の初版の１８０頁の図２ｃにチャートが示されている。このチャートの例を図１４に示し、以下に説明する。これらのエミッション試験に使用されるレシーバはすべて等しくないため、ＥＭＩエミッションを測定する個々の様々な種類のレシーバが、それらのエミッションの周波数スペクトルを測定したときに同一の結果を与えることはない。このことが、当該ＥＭＩエミッションの試験を受ける電子デバイスに対する試験結果に残念な影響をもたらす可能性があり、どのレシーバも許容される選択性の通過帯域範囲に収まっていても、試験を受けるデバイスが完璧に設計され、特定のモデルタイプのレシーバを想定した試験には合格するものの、別のモデルタイプのレシーバを想定した試験には合格しない可能性がある。したがって、セグメント・スペクトル・クロック発生器の変調周波数は、特定の試験設定に応じて慎重に選択されなければならない。
【００９０】
１つの一般的な法則としては、クロック信号に対する変調周波数が低いほどそのクロックを実現するのが容易になり、そのクロックを生成するのに使用されるクロック回路の有用性が高まることが挙げられる。拡散スペクトル・クロック発生器回路は、わずか３０ｋＨｚに変調周波数を有する傾向がある。しかし、本発明のセグメント・スペクトル・クロック発生器は、先述したように、２００ｋＨｚを十分に上回るはるかに高い変調周波数を含めて、１５０ｋＨｚを上回る範囲のはるかに大きな変調周波数を必要とする。
【００９１】
変調周波数の下限
変調の下限を適切に定めるためには、製品からのエミッションを測定するレシーバの特性を考慮しなければならない。これは、本発明によるセグメント・スペクトル・クロックを利用する製品、または拡散スペクトル・クロックを利用する製品を含む。様々な理由により、規格内であることが知られている特定の試験装置にかけられる製品を設計するのが合理的である。
【００９２】
上述したように、レシーバ特性はＣＩＳＰＲ１６−１の１８０頁の図２ｃに定められている。このチャートは、規格内におさまるためのレシーバ通過帯域の範囲を示す（図１４の曲線４０２および４０４を参照のこと）。レシーバの同調中心周波数から離れるほど、減衰が大きくなる。通過帯域が狭くなると、変調周波数がはるかに小さくなる。
【００９３】
いくつかの異なるレシーバについての測定値に基づいて、これらのレシーバの通過帯域特性のうちの２つの特性を同様のチャートにプロットし、その結果を図１４に示す。上述したように、図１４において、ＣＩＳＰＲ１６の下限は曲線４０２としてプロットされ、ＣＩＳＰＲ１６の上限は曲線４０４としてプロットされ、それにより、レシーバが受け入れられる範囲である２つの境界４０２と４０４の間の領域４００が与えられる。測定した上記レシーバのすべてが、（曲線４１０および４１２に）プロットした２つのレシーバと一致するか、またはそれらの間におさまっていた。ロードおよびシュワイツによって製造された被験レシーバのうち、モデルＥＳＶＰが比較的狭い通過帯域を示したが、その特性曲線は図１４の曲線４１０によって示されている。ロードおよびシュワイツのモデルＥＳＩ通過帯域はそれよりはるかに広かったが、規格内にとどまっている。その特性曲線は、図１４の曲線４１２によって示されている。
【００９４】
規格内におさまるレシーバのいずれか１つを使用する、試験サイトで行われるＥＭＩエミッション試験に合格する電子装置を設計することができる。試験サイト（または試験施設）が認定されれば、その試験特性が知られているばかりでなく、電子装置の試験に対して承認されて（すなわち認定されて）いるため、認定に使用された特定のレシーバが将来的に利用されることになるであろう。その特定のレシーバに欠陥が生じたとしても、その代替として他の類似のレシーバ、おそらくは同じ製造元によって製造された同じ型番のレシーバが利用されることになるであろう。
【００９５】
電子装置設計者は、より通過帯域の広いレシーバを利用する試験施設でのエミッション試験（ＣＩＳＰＲ試験またはＦＣＣ試験を含む）に合格する電子装置を設計しようとするであろう。本発明の目的では、ロードおよびシュワイツのモデルＥＳＩの如きより通過帯域の広いレシーバを試験施設に設置することを想定する。これは、変調周波数の下限を判断する上での問題点を含めて、変調周波数を左右することになる。
【００９６】
本発明は、オフセット周波数および試験施設装置を考慮に入れた、変調周波数の下限および上限を判断するための手法を含む。試験施設では、主な検討項目の１つがレシーバの特性である。本発明のセグメント・スペクトル・クロックを設計する上でエミッション・レシーバがどのように動作するかを理解することが重要であり、エミッション・レシーバの動作原理および効果の一部を以下に説明する。
【００９７】
図１５は、レシーバが、例えば単一の周波数スパイクを測定する方法を示す図である。レシーバの通過帯域の形状は、図１５の左側部分の曲線４２０によって示される。レシーバは、その中心周波数を右方にスウィープさせながら、その通過帯域に現在の周波数コンテントを乗じ、個々の断片を合算する。レシーバ通過帯域の中心（図１５の矢印４２２を参照）には減衰が生じないため、振幅に「１」を乗じたのと同じになる（４２４の最上の振幅における実測振幅曲線４２６を参照）。矢印４２４、および矢印４２４の周囲の点線（すなわち曲線４２６）で表される単一高調波Ｈ１は、レシーバが実際に測定する対象を示す。単一高調波について、得られる実測振幅はレシーバ通過帯域４２０と同じ形状を有する（曲線４２６）ことに留意されたい。
【００９８】
図１６および１７は、レシーバ通過帯域が２つの高調波を包含するほどそれらの高調波が接近している場合に生じることを示す図である。図１６において、通過帯域形状４２０が２つの高調波Ｈ１（４３０）およびＨ２（４３２）に重ねられ、重なった通過帯域曲線が参照番号４３４で示される。この特定の時点に合わせて通過帯域の縁部における両高調波４３０および４３２を測定し、合算する前に大きく減衰させる（それぞれ振幅値４４０および４４２で表される）。
【００９９】
図１７は、ここでは参照番号４５０および４５２で示される２つの同様の高調波を示す図である。点線の曲線４６０は、レシーバによって測定および報告された振幅を示す。その形状は、直接２つの高調波４５０および４５２の間に参照番号４６６で示される重複領域が存在することを１つの例外として、各高調波を中心とするレシーバ通過帯域と同じであることに留意されたい。この重複領域４６６は、両高調波４５０および４５２が（図１６に示されるような）通過帯域内に存在し、合算される領域である。点線の曲線４６０の最大振幅は４５０の高調波付近の４６２で発生し、４５２の高調波付近の４６４で再び発生することに留意されたい。もちろん、４５０および４５２の２つの高調波Ｈ１およびＨ２の振幅が異なっていれば、これらの高調波付近の最大振幅（すなわち、領域４６２および４６４の点線の曲線）が、図１７の周波数応答曲線において実質的に等しい振幅を有することはない。
【０１００】
図１８は、所定の閾値についての隣接高調波間の最小周波数分離度を示す図である。ここでも、４６０の点線の曲線はレシーバによって測定され報告された振幅を示す。レシーバによって出力された最大振幅周波数応答は４５０および４５２の高調波Ｈ１およびＨ２付近の４６２および４６４で示され、重複領域は４６６で示される。
【０１０１】
２つの高調波Ｈ１とＨ２の間に高調波のピークの下の特定の実測振幅である谷が存在することが望まれる場合は、高調波分離度が最小になる必要がある。これは、最小変調周波数に対応しうる。この点は、両高調波がレシーバ通過帯域内に存在するときに発生しうる。
【０１０２】
図１８において、高調波Ｈ１とＨ２の間の高調波分離度が参照番号４５４で示されている。この分離度４５４の（周波数を単位とする）値は、以下に説明する本発明の手法によって求められる。本発明のセグメント・スペクトル・クロック発生器を使用する試験を受ける電子装置の設計において対象となるロールオフ値である閾値が参照番号４６８で示されている。図１９からわかるように、また以下に説明するように、閾値は、高調波分離度４５４を求める上での基準の１つになる。
【０１０３】
図１９は、所定の指定オフセット値および所定の所望閾値に必要な高調波分離度（同図の４７４）を示す図である。図１８と同様に、４８０の点線の曲線は、レシーバによって測定および報告される振幅を示し、レシーバによって出力される最大振幅周波数応答出は、４７０および４７２の２つの高調波Ｈ１およびＨ２付近の４８２および４８４で示され、重複領域は４８６で示される。図１９において、閾値は４８８で示され、高調波分離度は４７４で示される。
【０１０４】
オフセット値は、振幅がピーク実測値から測定される周波数オフセットである。例えば、ピークの両側に対して１２０ｋＨｚの地点では実測振幅がピークを６ｄＢ下回るような（干渉を防止する）特性を周波数スペクトルが有する必要があると判断される場合は、以下に与えられる式と同様の式から必要な高調波分離度を求めることができる。この高調波分離度は、本発明のセグメント・スペクトル・クロック発生器の変調周波数の下限と見なうことができる。上記の例において、１２０ｋＨｚは、参照番号４９０で示されるオフセット値で、６ｄＢは閾値４８８である。参照番号４９２で示される点はオフセット値４９０と閾値４８８と点線の曲線４８０の交点を表す。
【０１０５】
図２０は、図１９の状況に類似した状況を示す図である。５１０の点線の曲線は、レシーバによって測定および報告された振幅を示し、レシーバによって出力された最大周波数応答は５００および５０２の２つの高調波Ｈ１およびＨ２付近の５１２および５１４で示され、閾値は５１８で示され、高調波分離度は５０４で示されている。オフセット値は５２０で示され、オフセット値５２０と閾値５１８の交点によって特定される曲線５１０上の点は参照番号５２２で示される。
【０１０６】
図１９と図２０の主な違いは、高調波Ｈ１とＨ２の間の高調波分離度が大きいため、オフセット値５２０が同時にレシーバ通過帯域におさまらないことである。したがって、図１９の４８６で見られたような「重複領域」は存在しない。所定の閾値およびオフセット値について、典型的には変調周波数の下限によって特定されるものより大きい、この状況に対する必要な高調波分離度を数式によって与えることができる。重複領域が存在しないため、周波数応答曲線５１０は、５００および５０２の高調波Ｈ１およびＨ２を取り囲むレシーバ通過帯域形状の最大ロールオフの傾きの間にある５１６の最小値まで降下する。
【０１０７】
上述したように、変調周波数の下限（すなわち「下界」）は、セグメント・スペクトル・クロック発生回路が機能する装置を試験するのに使用されるレシーバに依存する。レシーバの通過帯域特性は、ＣＩＳＰＲ１６−１の１８０頁の図２ｃによって定められる規格内になければならない。レシーバ設計の違いにより、測定用レシーバの通過帯域特性はこれらの境界内の不特定の範囲に収まることになり、２つの典型的なレシーバが図１４に示されている。１００．０１３８ＭＨｚにおける純粋のクロック高調波を測定すること（ＣＩＳＰＲ擬似ピーク法）によってこれらの２つのレシーバの通過帯域を求めた。
【０１０８】
下限または下界の定義特性は、ピークから一定周波数（例えば１５０ｋＨｚ）オフセットした実測振幅は、少なくともピーク振幅を下回る一定の閾値（例えば１０ｄＢ）になることである。この手法の最初のステップとして、実測ピーク値は、振幅が０ｄＢの単一の純粋なクロック高調波によるものであると仮定する。
【０１０９】
次に第２のクロック高調波を導入し、（両周波数がレシーバ通過帯域内にあるものと仮定して）ちょうど２つのクロック周波数の間の振幅を測定する。ただ１つの高調波が存在すると仮定すれば、実測振幅は−１０ｄＢになる。しかし、２つの高調波が存在するため、実測振幅は以下のようになる。
−１０ｄＢ＋６ｄＢ＝−４ｄＢ
【０１１０】
最終ステップは、高調波の間の必要な分離度、したがって変調周波数の必要な下限を計算することである。これは、オフセット値の制約を伴わない可能な絶対最小変調周波数は、２つの高調波がともに１６ｄＢだけ減衰したときの点である（レシーバが両高調波の間の点に同調する）ことを意味する。これは、２つの高調波の間で、最大振幅からそのまま１０ｄＢ差し引いた実測振幅を与える。
【０１１１】
レシーバ、すなわちロードおよびシュワルツ・モデルＥＳＩの通過帯域を実験的に求め、曲線当てはめ法により多項式を導いた。これらの式から、レシーバの最小分離度を求めることができる。Ｒ／Ｓ　ＥＳＩレシーバは、ＣＩＳＰＲ規格に合致する許容されるレシーバに対する典型的な最悪のケースと見なされうるものを表す。
【０１１２】
セグメント・スペクトル・クロック発生回路がこのケースに対応して設計される場合は、以下に示される式＃１を用いて、任意の所定のオフセット値に対する最小変調周波数を求める。式＃１は、以下に記載するように、絶対最小変調周波数を上回るすべての変調周波数に対して有効である。この式＃１は、オフセット値が与えられた最小変調周波数、および該当するピーク振幅を１０ｄＢ下回る必要な最大実測振幅に対する値を導く。
式＃１
ｆ（ｘ）＝（６００．９０４）ｅｘｐ（−０．０２８ｘ）＋ｘ＋８０．１２２
【０１１３】
変数ｘは、ｋＨｚ単位のオフセット値である。式＃１は、１０ｄＢの閾値に基づいている。有効な数字的結果を与える式＃１の絶対最小変調周波数は１０９．９ｋＨｚで、これは、高調波分離度が少なくともその値の２倍（すなわち少なくとも２１９．８ｋＨｚ）になることを意味する。その結果ｆ（ｘ）は、ｋＨｚ単位の最小変調周波数になる。
【０１１４】
例として、必要なオフセット値が１５０ｋＨｚであると想定する。式＃１は、以下の結果を与える。
ｆ（１５０）＝（６００．９０４）ｅｘｐ（−０．０２８＊１５０）＋１５０＋８０．１２２＝２３９．１３ｋＨｚ
【０１１５】
上記の所定の値および閾値の想定に基づいて、式＃１の結果を実験的に導いた。上述したように、式＃１は実験データから導かれたものである。この式を導くのに、最良の多項式フィット曲線、ならびに最良の指数フィット曲線を用いた。
【０１１６】
本発明に使用されるセグメント・スペクトル・クロック発生器の変調周波数の下限の決定に関して、いくつかの一般的な所見を提示することができる。すなわち、ＥＭＩエミッションのピーク振幅がエミッションの限界にあると仮定すれば、高調波の分離度は、次のセグメントを測定する前に、受けた振幅が１０ｄＢだけ低下するものであることが必要である。概して、最小周波数間隔は、レシーバ帯域パスが振幅の等しい２つの高調波を有し、各々がピークを１６ｄＢ下回るものである。ＣＩＳＰＲの許容される通過帯域の中間にある典型的なレシーバについては、分離周波数は１６０ｋＨｚより大きい。レシーバがＣＩＳＰＲ−２２の通過帯域に基づいて許容される最悪のケースにある場合は、分離周波数は２２８ｋＨｚより大きくなる。これらの周波数値は、図３に示される回路１００の如きセグメント・スペクトル・クロック発生回路の変調周波数に対する下限である。
【０１１７】
変調周波数の上限
拡散スペクトル・クロックまたはセグメント・スペクトル・クロックに減衰便益を提供する一連の変調周波数が存在する。本発明によるセグメント・スペクトル・クロックの場合は、最大の有用変調周波数は、クロック周波数、周波数偏差、および減衰が必要な場合のクロック高調波の関数である。概して、最大有用変調周波数は、これらのファクタに正比例する。対象となる高調波を上回るすべての高調波が、対象となる実際の高調波以上の減衰を受けることになる。
【０１１８】
変調周波数を選択する際のさらなるファクタは、図４に示し、かつ上述した変調プロフィルの如き変調プロフィルの形状である。最大有用変調周波数、またはこの変調周波数に対する「上限」を、式＃２として以下に示す数式によって定めることが可能である。この式＃２は、すべての変調プロフィルについて全体的な形式が同一であるが、異なる種類の変調プロフィルに対しては異なる定数が適用されることになる。本発明において、最大変調周波数は以下の数値以下である。
式＃２
ＭａｘＭｏｄＦｒｅｑ＝（ａ＋（ｂ＊Ｄ＊Ｎ＊Ｆ））＊Ｄ＊Ｎ＊Ｆ
【０１１９】
上式において、「ａ」および「ｂ」は、変調プロフィル形状に依存する定数である。「Ｄ」は、偏差率を１００で割った値で、「Ｎ」は対象となるクロック高調波で、「Ｆ」は基本クロック周波数である。
【０１２０】
上式を用いて最大変調周波数を求める例を以下に示す。３３ＭＨｚのクロック周波数と±０．５％の偏差率を想定し、製品構成上の理由により、３３ＭＨｚの第３高調波のエミッションが高すぎると仮定する。「最良のケースの」変調プロフィルを想定すると、「ａ」および「ｂ」の推定値は、ａ＝０．２４、ｂ＝−２．７６２×１０−９になる。本例において、式＃２に使用される変数は、ａ＝０．２４、ｂ＝−２．７６２×１０−９、Ｄ＝２＊０．５／１００＝０．０１、Ｎ＝３およびＦ＝３３×１０６になる。上記ファクタを用いて計算を行った後、最大変調周波数は２３４．８９×１０３Ｈｚ以下になることがわかる。したがって、この場合の最大変調周波数（ＭＭＦ）は、２３４．８９ｋＨｚになる。
【０１２１】
以下の表＃１には、最良のケースの変調プロフィル（すなわち、図４に示される「理想的なＬｅｘｍａｒｋプロフィル」）を想定したいくつかの一般的なクロック周波数および偏差に対する最大変調周波数が示されている。
【表１】
2004509421.tif 000003
表１　所定のクロック周波数および偏差に対する最大変調周波数（最良の変調プロフィル）
【０１２２】
三角形型変調プロフィルについては、「ａ」および「ｂ」の推定値は、ａ＝０．２７４、ｂ＝−２．８８８×１０−９になる。正弦波変調プロフィルについては、「ａ」および「ｂ」の推定値は、ａ＝０．３３４、ｂ＝−３．２３２×１０−９で、指数関数的な変調プロフィル（「鮫ヒレ」形状を有するプロフィル）については、「ａ」および「ｂ」の推定値は、ａ＝０．４０６、ｂ＝−５．７２１×１０−９になる。図６に関して上記説明した階段状三角形プロフィルは、主に図５に示される三角形プロフィルに近い値を有することになる。階段状三角形プロフィルの他の実施形態としては、辺当たりステップを１つだけ有するものを挙げることができる。図６が、何らかの形で、見込まれるステップの数を制限することを意味するものではない。
【０１２３】
セグメント・スペクトル・プロフィルを生成する他の方法としては、経時的に変調周波数を変化させることにより、セグメント・スペクトル・クロック発生器回路に変調した変調周波数を与えることが考えられる。このようにして、上記変調プロフィルを変調させることが可能である。これは、必ずしも、提案されているＣＩＳＰＲ−２２規格を満たす低ノイズのセグメント・スペクトル・クロック発生出力を生成するための最良の形態ではないが、他の規格を満たすのに有用な他の利点を提供しうるものである。
【０１２４】
本発明のセグメント・スペクトル・クロック発生器を使用して、本発明の原理を逸脱することなくその出力１５４において任意の範囲の周波数を生成することが可能であることが理解されるであろう。特定の周波数を生成する外部結晶／発振器回路を使用することによってセグメント・スペクトル・プロフィルに対する一定の周波数範囲を生成するのがより効率的かもしれないが、成分を選択する上での最も重要な側面は、周波数出力が非常に安定した外部クロックを使用し、回路設計者がそのクロックの安定性を信頼できることである。
【０１２５】
本発明の原理は、正弦波プロフィルのみならず、非常に平滑なプロフィル、あるいは勿論本発明の好ましい実施形態である凸凹または「尖った」プロフィルを含むセグメント・スペクトル・プロフィルについての任意の種類の変調波形を扱うことも理解されるであろう。さらに、本発明のセグメント・スペクトル・クロックを取り入れたデバイスのＥＭＩエミッションを試験するのに用いられる所定の試験セットアップに対して、変調周波数そのものを下限と上限の間の周波数範囲の任意の周波数に設定することが可能である。望まれる場合は、変調周波数そのものを経時的に変調することも可能である。
【０１２６】
本発明の原理から逸脱することなく、＋１５０ｋＨｚ以外のオフセット周波数において１０ｄＢまたは１６ｄＢ以外の閾値ロールオフを有する周波数スペクトルを与えるようにセグメント・スペクトル・クロック発生回路を設計および構成することができることも理解されるであろう。実質的に、任意の閾値またはオフセット周波数をセグメント・スペクトル・クロック発生回路の設計に盛り込むことが可能であるとともに、スペクトル・プロフィルの変調周波数の下限および上限を求める際のファクタとして値の各集合体を使用することが可能である。
【０１２７】
本発明の好ましい実施形態について以上述べたことは、例示および説明を目的としたものである。すべて網羅すること、または本発明を開示された厳密な形式に限定することを意図するものではない。上記教示に鑑みて明らかな改造または変更が可能である。本発明の原理およびその実用的な応用を最も好適に例示することにより、当業者が様々な実施形態で、また意図する特定の用途に応じた様々な改造を加えて本発明を最大限に利用できるように、実施形態を選択し、説明した。本発明の範囲は、本明細書に添付される請求項の範囲によって定められるものとする。
【図面の簡単な説明】
【図１】
Ｎに対する値が経時的に変化するＮ分割回路を有する従来技術の位相ロック・ループ回路のブロック図である。
【図２】
図１に開示されている回路のいくつかの信号の関係を示すタイミング図である。
【図３】
本発明の原理に従って構築された、位相ロック・ループを使用した、セグメント・スペクトル・クロック発生器回路のブロック図である。
【図４】
Ｌｅｘｍａｒｋレーザ・プリンタに使用される、セグメント・スペクトル・クロック発生器の好ましい理想的なプロフィルのグラフである。
【図５】
セグメント・スペクトル・クロック発生器の模擬三角プロフィルのグラフである。
【図６】
セグメント・スペクトル・クロック発生器の階段状三角プロフィルのグラフである。
【図７】
セグメント・スペクトル・クロック発生器の正弦波プロフィルのグラフである。
【図８】
セグメント・スペクトル・クロック発生器の指数関数的プロフィルのグラフである。
【図９】
好ましいセグメント・スペクトル・クロック発生器によって生成される周波数スペクトルを示すグラフで、第１の３つのクロック高調波を示す図である。
【図１０】
好ましいセグメント・スペクトル・クロック発生器によって生成される周波数スペクトルを示すグラフで、延長ｘ軸上に基本周波数（すなわち第１高調波）を示す図である。
【図１１】
好ましいセグメント・スペクトル・クロック発生器によって生成される周波数スペクトルを示すグラフで、延長ｘ軸上に第２高調波を示す図である。
【図１２】
好ましいセグメント・スペクトル・クロック発生器によって生成される周波数スペクトルを示すグラフで、延長ｘ軸上に第３高調波を示す図である。
【図１３】
好ましいセグメント・スペクトル・クロック発生器によって生成される周波数スペクトルを示すグラフで、第３高調波の一部の拡大プロットを示す図である。
【図１４】
典型的なレシーバ通過帯域と、ＣＩＳＰＲ規格ＣＩＳＰＲ１６−１に規定される全体的な選択性の通過帯域限界との比較を示すグラフである。
【図１５】
高調波をサンプリングするときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【図１６】
２つの高調波を同時にサンプリングするときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【図１７】
２つの高調波を同時にサンプリングし、高調波が重複領域を有しながら何らかの形で分離されるときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【図１８】
２つの高調波を同時にサンプリングし、高調波分離度が、閾値より大きいロールオフを観察するのに十分大きいときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【図１９】
２つの高調波を同時にサンプリングし、高調波分離度が、所定のオフセット周波数における閾値より大きいロールオフを観察するのに十分大きいときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【図２０】
２つの高調波を同時にサンプリングし、高調波分離度が十分に大きく、所定のオフセット周波数における閾値より大きいロールオフを観察するときのレシーバ帯域幅形状を示す周波数スペクトル・グラフである。
【符号の説明】
１００　　セグメント・スペクトル・クロック発生器
１３８　　フィードバック・カウンタ
１１４，１３６　　プレディバイダ
１４２　ポストディバイダ
１１４，１４０，１４４　　レジスタ
【図１】
2004509421.tif 000004
【図２】
2004509421.tif 000005
【図３】
2004509421.tif 000006
【図４】
2004509421.tif 000007
【図５】
2004509421.tif 000008
【図６】
2004509421.tif 000009
【図７】
2004509421.tif 000010
【図８】
2004509421.tif 000011
【図９】
2004509421.tif 000012
【図１０】
2004509421.tif 000013
【図１１】
2004509421.tif 000014
【図１２】
2004509421.tif 000015
【図１３】
2004509421.tif 000016
【図１４】
2004509421.tif 000017
【図１５】
2004509421.tif 000018
【図１６】
2004509421.tif 000019
【図１７】
2004509421.tif 000020
【図１８】
2004509421.tif 000021
【図１９】
2004509421.tif 000022
【図２０】
2004509421.tif 000023
【国際公開パンフレット】
2004509421.tif 000024
2004509421.tif 000025
2004509421.tif 000026
2004509421.tif 000027
2004509421.tif 000028
2004509421.tif 000029
2004509421.tif 000030
2004509421.tif 000031
2004509421.tif 000032
2004509421.tif 000033
2004509421.tif 000034
2004509421.tif 000035
2004509421.tif 000036
2004509421.tif 000037
2004509421.tif 000038
2004509421.tif 000039
2004509421.tif 000040
2004509421.tif 000041
2004509421.tif 000042
2004509421.tif 000043
2004509421.tif 000044
2004509421.tif 000045
2004509421.tif 000046
2004509421.tif 000047
2004509421.tif 000048
2004509421.tif 000049
2004509421.tif 000050
2004509421.tif 000051
2004509421.tif 000052
2004509421.tif 000053
2004509421.tif 000054
2004509421.tif 000055
2004509421.tif 000056
2004509421.tif 000057
2004509421.tif 000058
2004509421.tif 000059
2004509421.tif 000060
2004509421.tif 000061
2004509421.tif 000062
2004509421.tif 000063
2004509421.tif 000064
2004509421.tif 000065
2004509421.tif 000066
2004509421.tif 000067
2004509421.tif 000068
2004509421.tif 000069
2004509421.tif 000070
2004509421.tif 000071
2004509421.tif 000072
2004509421.tif 000073
2004509421.tif 000074
2004509421.tif 000075
2004509421.tif 000076
2004509421.tif 000077
2004509421.tif 000078
2004509421.tif 000079
2004509421.tif 000080
2004509421.tif 000081
2004509421.tif 000082
2004509421.tif 000083
2004509421.tif 000084
2004509421.tif 000085
【手続補正書】
【提出日】平成14年6月28日(2002.6.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
セグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、前記最大振幅と一対の最小振幅の各々の最小振幅との間の前記周波数応答が、ＣＩＳＰＲ−２２レシーバ上で、前記個別セグメントの中心周波数からの所定の周波数差において少なくとも１０ｄＢのロールオフを示すように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含む方法。
【請求項２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項１に記載の方法。
【請求項３】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の最小振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項１に記載の方法。
【請求項４】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項３に記載の方法。
【請求項５】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の最小振幅が対象となる複数の個別セグメントの前記最大振幅より１６ｄＢ以上小さくなる程度にシャープである、請求項１に記載の方法。
【請求項６】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項５に記載の方法。
【請求項７】
前記変調プロフィルは、１５０ｋＨｚ以上２４０ｋＨｚ以下の範囲内に下限を有する変調周波数で動作する、請求項１に記載の方法。
【請求項８】
前記変調プロフィルは、２３４ｋＨｚ以上１３４０ｋＨｚ以下の範囲内に上限を有する変調周波数で動作する、請求項１に記載の方法。
【請求項９】
前記変調周波数が実質的に一定である、請求項７に記載の方法。
【請求項１０】
前記変調周波数が経時的に変化する、請求項７に記載の方法。
【請求項１１】
下限変調周波数を上回る変調周波数においてセグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含むように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含み、
前記複数の出力周波数は、所定のオフセット値、閾値および高調波分離度に依存し、前記セグメント・スペクトル・クロック発生器を試験するのに使用されるレシーバの全体的な選択性の通過帯域限界を考慮に入れた下限変調周波数をより大きいレートで変調される方法。
【請求項１２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項１１に記載の方法。
【請求項１３】
前記最大振幅と前記最小振幅の間の実質的なロールオフは、前記個別セグメントの中心周波数からの前記所定のオフセット周波数において、セグメント波形の振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項１１に記載の方法。
【請求項１４】
前記個別セグメントの中心周波数からの前記所定のオフセット周波数は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項１３に記載の方法。
【請求項１５】
前記下限変調周波数は、
ｆ（ｘ）＝（６００．９０４）ｅｘｐ（−０．０２８ｘ）＋ｘ＋８０．１２２　（ただし、「ｘ」はｋＨｚ単位の所定のオフセット周波数、閾値は１０ｄＢ、「ｆ（ｘ）」はｋＨｚ単位の下限変調周波数である）
に実質的に等しい、請求項１４に記載の方法。
【請求項１６】
前記変調プロフィルは、１５０ｋＨｚ以上２４０ｋＨｚ以下の範囲内に前記下限を有する変調周波数で動作する、請求項１１に記載の方法。
【請求項１７】
上限変調周波数を下回る変調周波数においてセグメント・スペクトル・クロック発生器を制御するための方法であって、
クロック信号を周波数シンセサイザ回路に供給するとともに、コントローラを設け、前記コントローラの制御を受ける前記周波数シンセサイザが経時的に複数の出力周波数を生成すること、および
前記複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含むように、変調プロフィルに応じて少なくとも１つの時間間隔に対して前記複数の出力周波数を変調することを含み、
前記複数の出力周波数は、クロック周波数、周波数偏差、および減衰が望まれる所定のクロック高調波に依存する上限変調周波数より小さいレートで変調される方法。
【請求項１８】
前記所定のクロック高調波より大きい高調波における減衰は、前記所定のクロック高調波における減衰より大きい、請求項１７に記載の方法。
【請求項１９】
前記上限変調周波数は、さらに変調プロフィルの形状に依存する、請求項１７に記載の方法。
【請求項２０】
前記変調プロフィルは、２３４ｋＨｚ以上１３４０ｋＨｚ以下の範囲内に上限を有する変調周波数で動作する、請求項１９に記載の方法。
【請求項２１】
前記上限変調周波数は、ＭａｘＭｏｄＦｒｅｑ＝（ａ＋（ｂ＊Ｄ＊Ｎ＊Ｆ））＊Ｄ＊Ｎ＊Ｆ（ただし、「ａ」および「ｂ」は、前記変調プロフィル形状に依存する定数、「Ｄ」は、偏差周波数率を１００で割った値、「Ｎ」は対象となるクロック高調波、「Ｆ」は基本クロック周波数、「ＭａｘＭｏｄＦｒｅｑ」はｋＨｚ単位の上限変調周波数である）に実質的に等しい、請求項１９に記載の方法。
【請求項２２】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、
（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化し、「ａ」＝０．２４、「ｂ」＝−２．７６２×１０−９である実質的に尖った形状、
（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持し、「ａ」＝０．２７４、「ｂ」＝−２．８８８×１０−９である三角形、
（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化し、「ａ」および「ｂ」は前記三角形プロフィルに近い値である階段状三角形、
（ｄ）最小ピークと最大ピークの間の曲線が実質的に滑らかで、正弦曲線の偏差に応じて変化し、「ａ」＝０．３３４、「ｂ」＝−３．２３２×１０−９である正弦波形状、または
（ｅ）最小ピークと最大ピークの間の曲線の傾きが指数時定数によって変化し、「ａ」＝０．４０６、「ｂ」＝−５．７２１×１０−９である指数関数的もしくは鋸歯形状のいずれか１つを含む、請求項２１に記載の方法。
【請求項２３】
コントローラと、クロック信号入力を有する周波数シンセサイザ回路とを備えたセグメント・スペクトル・クロック発生器であって、前記コントローラの制御を受ける前記周波数シンセサイザは、複数の出力周波数の周波数応答が振幅対周波数のスペクトル上にセグメント波形を示し、前記セグメント波形はそれぞれが（ａ）最大振幅および（ｂ）一対の最小振幅を示す複数の個別セグメントを含み、前記最大振幅と一対の最小振幅の各々の最小振幅との間の前記周波数応答が、前記個別セグメントの中心周波数からの所定の周波数差において少なくとも１０ｄＢのロールオフを示すように、変調プロフィルに応じて経時的に前記複数の出力周波数を生成するセグメント・スペクトル・クロック発生器。
【請求項２４】
前記変調プロフィルは、時間間隔に対して出力周波数をプロットしたチャート上に形状を示し、前記変調プロフィル形状は、（ａ）最小ピークと最大ピークの間の曲線の傾きが所定の変曲点で変化する実質的に尖った形状、（ｂ）最小ピークと最大ピークの間の曲線が実質的に一定の傾きを維持する三角形、（ｃ）最小ピークと最大ピークの間の曲線が概して実質的に一定の傾きを維持するが、所定のより短い時間間隔で、実質的に急な傾きと実質的に水平なライン・セグメントの間で変化する階段状三角形、（ｄ）最小ピークと最大ピークの間において、曲線は実質的に滑らかで正弦曲線の偏差に応じて変化する正弦波形状、または（ｅ）最小ピークと最大ピークの間の曲線の傾きが少なくとも１つの指数時定数によって変化する指数関数的形状のいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２５】
前記ロールオフは、前記個別セグメントの中心周波数からの前記所定の周波数差において、セグメント波形の最小振幅が対象となる複数の個別セグメントの前記最大振幅より１０ｄＢ以上小さくなる程度にシャープである、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２６】
前記個別セグメントの中心周波数からの前記所定の周波数差は、前記中心周波数から＋１５０ｋＨｚおよび−１５０ｋＨｚであることを含む、請求項２５に記載のセグメント・スペクトル・クロック発生器。
【請求項２７】
変調周波数が実質的に一定である、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２８】
変調周波数が経時的に変化する、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項２９】
前記周波数シンセサイザは、位相ロック・ループ、デジタル・ロック・ループまたは遅延ロック・ループのいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項３０】
前記周波数シンセサイザは、前記複数の出力周波数の前記変調プロフィルおよび変調周波数を決定する、フィードバック・レジスタおよびアドレス・レジスタを含めたプログラム式レジスタを含む、請求項２９に記載のセグメント・スペクトル・クロック発生器。
【請求項３１】
前記コントローラは、順次論理、論理状態装置、またはコンピュータ・プログラムのインストラクションを使用するマイクロプロセッサのいずれか１つを含む、請求項２３に記載のセグメント・スペクトル・クロック発生器。
【請求項３２】
前記コントローラおよび前記周波数シンセサイザは可変データを記憶するメモリ回路を使用し、前記メモリ回路は、ランダム・アクセス・メモリ、読取り専用メモリ、複数の論理ゲートまたは複数のプログラム式レジスタのいずれか１つを含む、請求項３１に記載のセグメント・スペクトル・クロック発生器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
米国特許番号第６，１６７，１０３号（１９９８年１０月８日出願）には、ランダム・アクセス・メモリおよびマルチプレクサを使用することによってクロックを可変状態にして、クロック回路が正常な実行に向けて準備完了状態になる前に初期化データを受領するデジタル拡散スペクトル・クロック回路が開示されている。この「可変拡散スペクトル・クロック（Ｖａｒｉａｂｌｅ　Ｓｐｒｅａｄ　Ｓｐｅｃｔｒｉｍ　Ｃｌｏｃｋ）」という題名の出願は、一般にＬｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されている。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
米国特許番号第６，２９２，５０７号（１９９９年９月１日出願）には、位相ロック・ループ上下信号を測定し、それらの実際のパルス幅を所定の値と比較して、差があればそれを補正する、拡散スペクトル・クロック発生器回路を自動的に補償する方法が開示されている。この出願は、「拡散スペクトル・クロック発生器の比較方法および装置（Ｍｅｔｈｏｄ　ａｎｄ　Ａｐｐａｒａｔｕｓ　ｆｏｒ　Ｃｏｍｐｅｎｓａｔｉｎｇ　ａ　Ｓｐｒｅａｄ　Ｓｐｅｃｔｒｕｍ　Ｃｌｏｃｋ　Ｇｅｎｅｒａｔｏｒ）」という題名がつけられ、Ｌｅｘｍａｒｋ　Ｉｎｔｅｒｎａｔｉｏｎａｌ社に授与されている。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図１５は、レシーバが、例えば単一の周波数スパイクを測定する方法を示す図である。レシーバの通過帯域の形状は、図１５の左側部分の曲線４２０によって示される。レシーバは、その中心周波数を右方にスウィープさせながら、その通過帯域に現在の周波数コンテントを乗じ、個々の断片を合算する。レシーバ通過帯域の中心（図１５の矢印４２２を参照）には減衰が生じないため、振幅に「１」を乗じたのと同じになる（４２４の最上の振幅における実測振幅曲線４２６を参照）。矢印４２２、および矢印４２２の周囲の点線（すなわち曲線４２６）で表される単一高調波Ｈ１は、レシーバが実際に測定する対象を示す。単一高調波について、得られる実測振幅はレシーバ通過帯域４２０と同じ形状を有する（曲線４２６）ことに留意されたい。




【国際調査報告】
2004509421.tif 000086
2004509421.tif 000087