(57)【要約】ディジタル・コンピュータ（１０３）をセンサ（１０１）及び被制御型装置（１０７）にインターフェースするための集積回路チップ（１０５）は、様々な離散的及びアナログの入力及び出力信号を受け入れ且つ与えるよう構成され得る。当該回路は、複数の信号条件付けセル（１１１）、複数の信号変換セル（１１３）、及び入力及び出力信号マルチプレクサを含む。【選択図】図１
2004515013.tif 000002
【特許請求の範囲】
【請求項１】
電気システム内で汎用インターフェースを与え、様々な特性を有する入力電気信号を受け入れ、且つ様々な特性を有する出力電気信号を与えることができる集積回路であって、
（ａ）複数の信号条件付けセルを備え、
当該複数の信号条件付けセルのそれぞれが、様々な特性を有する前記入力電気信号を受け入れ、且つ様々な特性を有する前記出力電気信号を与えることができ、更に
（ｉ）前記電気システムにおける各電気信号に対して物理的インターフェースを与えるための１対の物理的リード線と、
（ｉｉ）様々な特性を有する前記入力電気信号のそれぞれを標準の特性を有する入力電気信号になるようバッファすることができる入力条件付け回路と、
（ｉｉｉ）標準の特性を有する出力電気信号を、様々な特性を有する各前記出力電気信号になるようバッファすることができる出力条件付け回路と、を備え、
（ｉｖ）前記入力条件付け回路が前記物理的リード線に接続され、前記出力条件付け回路が前記物理的リード線に選択的に接続可能であり、
（ｂ）前記複数の信号条件付けセルのそれぞれに接続された信号変換セルを更に備え、
前記信号変換セルは更に、
（ｉ）標準の特性を有する前記入力電気信号のそれぞれを複数の入力ディジタル値に変換することができるアナログ／ディジタル変換回路と、
（ｉｉ）複数の出力ディジタル値を、標準の特性を有する前記出力電気信号のそれぞれに変換することができるディジタル／アナログ変換回路と、を備え、
（ｃ）前記信号条件付けセルと前記信号変換セルとの間に介挿され、前記信号条件付けセルのそれぞれを前記信号変換セルに選択的に接続し且つこれらの間で標準の特性を有する前記入力電気信号を通信することができる入力信号マルチプレクサと、
（ｄ）前記信号条件付けセルと前記信号変換セルとの間に介挿され、前記信号変換セルを前記信号条件付けセルのそれぞれに選択的に接続し且つこれらの間で標準の特性を有する前記出力電気信号を通信することができる出力信号マルチプレクサ手段と、を更に備える集積回路。
【請求項２】
各信号条件付けセルは、入力信号を受け入れるか又は出力信号を生成するかのいずれかであるようプログラム可能である、請求項１記載の集積回路。
【請求項３】
各信号条件付けセルは、特定の信号特性を有する、入力離散信号及び入力アナログ信号のうちのいずれかを取り扱うようプログラム可能である、請求項１記載の集積回路。
【請求項４】
各信号条件付けセルは、特定の信号特性を有する、出力電圧電気信号及び出力電流電気信号のうちのいずれかを与えるようプログラム可能である、請求項１記載の集積回路。
【請求項５】
前記信号条件付けセルの前記入力条件付け回路は更に、
（ａ）前記入力電気信号をバッファし、且つ第１の入力、第２の入力及び出力を含む入力増幅器と、
（ｂ）要求に応じて前記入力増幅器の第１の入力と第２の入力との間で選択的に切り換えられて、入力電流電気信号を前記入力増幅器のための電圧レベル入力に変換することができる負荷抵抗器と、
（ｃ）様々な特性を有する前記入力電気信号の電圧レベルを標準の特性電圧レベルに調整することができるプログラム可能な利得モジュールと
を備える、請求項１記載の集積回路。
【請求項６】
前記信号条件付けセルの前記入力条件付け回路が更に、
（ａ）前記入力増幅器の出力に接続されたプログラム可能な低域通過フィルタ
を備える請求項５記載の集積回路。
【請求項７】
前記入力信号マルチプレクサは更に、
（ａ）アナログ入力信号バスと、
（ｂ）高インピーダンス状態と低インピーダンス状態との間で個々に切り換えられることができ、且つ各前記信号条件付けセルの各前記入力増幅器の出力を前記アナログ入力バスと選択的に接続することができる複数の伝送ゲートと、
（ｃ）電圧レベルを保持するため、前記アナログ入力信号バスと前記信号変換セルの前記アナログ／ディジタル変換回路との間に介挿された入力サンプル兼ホールド回路と、
を備える、請求項５記載の集積回路。
【請求項８】
前記信号条件付けセルの前記出力条件付け回路は更に、
（ａ）入力及び出力を備える電圧ドライバと、
（ｂ）入力及び出力を備える電流ドライバと、を備え、
前記電流ドライバの入力は、前記電圧ドライバの入力に接続されており、
前記信号条件付けセルの前記出力条件付け回路は更に、
（ｃ）前記電圧ドライバの出力を前記信号条件付けセルの物理的リード線に選択的に接続することができる電圧ドライバ伝送ゲートと、
（ｄ）前記電流ドライバの出力を前記信号条件付けセルの物理的リード線に選択的に接続することができる電流ドライバ伝送ゲートと、を備える
請求項１記載の集積回路。
【請求項９】
前記出力信号マルチプレクサは更に、
（ａ）前記信号変換セルの前記ディジタル／アナログ変換回路に接続されたアナログ出力信号バスと、
（ｂ）電圧レベルを保持するため、前記アナログ出力信号バスと前記信号条件付けセルの前記電圧ドライバ及び前記電流ドライバのそれぞれの入力との間に介挿された複数のサンプル兼ホールド回路と、
を備える、請求項８記載の集積回路。
【請求項１０】
（ａ）前記アナログ／ディジタル変換回路の前記複数の入力ディジタル値を格納し、且つ外部のコンピュータによりアクセス可能である入力レジスタ・ファイルと、
（ｂ）前記複数の入力ディジタル値のそれぞれを、前記信号条件付けセルのうちの特定の信号条件付けセルに対応する前記入力レジスタ・ファイルのアドレスにマップするための入力ディジタル復号器と、
を更に備える、請求項１記載の集積回路。
【請求項１１】
（ａ）前記複数の出力ディジタル値を格納し、且つ外部のコンピュータによりアクセス可能である出力レジスタ・ファイルと、
（ｂ）前記信号条件付けセルのうちの特定の信号条件付けセルに対応する前記出力レジスタ・ファイルのアドレスからの前記複数の出力ディジタル値のそれぞれを前記ディジタル／アナログ変換回路にマップするための出力ディジタル復号器と、
を更に備える、請求項１記載の集積回路。
【請求項１２】
（ａ）様々な特性を有する前記入力及び出力電気信号と関連した１組の構成データを格納し、且つ外部のコンピュータによりアクセス可能である構成レジスタ・ファイルと、
（ｂ）前記構成レジスタ・ファイルに格納された前記１組の構成データに基づいて、前記複数の信号条件付けセル、前記信号変換セル、前記入力信号マルチプレクサ及び前記出力信号マルチプレクサとの間の動作を調整するためのシーケンサ及び制御モジュールと、
を更に備える、請求項１記載の集積回路。
【請求項１３】
前記集積回路は自己試験可能である、請求項１記載の集積回路。
【請求項１４】
前記プログラム可能な利得モジュールは−１５から＋２８ボルトの範囲内の電圧を扱うことが可能である、請求項５記載の集積回路。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、プログラム可能な入力及び出力インターフェースの分野に関し、特に、異なる特性を有する様々な入力／出力信号を同時に且つ上記インターフェースを介して適応させるようプログラムされることができる集積回路に関する。
発明の背景
コンピュータにより制御されるいずれの電気システムに対して、当該システムの構成要素間での入力及び出力の取り扱いは、当該システムの重要な局面である。システムの構成要素間のインターフェースは、別の構成要素に適合した入力信号になるように１つの構成要素からの出力信号を変換又は条件付けすることができる。この変換又は条件付けは、信号の保全性及び正確さを保ちながら実行されねばならない。
【０００２】
多くの場合、入力／出力インターフェースは、極めて異なる信号特性を有する入力及び出力信号を調整させねばならないであろう。例えば、１つの構成要素は、別の構成要素が解析するためディジタル信号に変換される必要があるアナログ信号を持つ場合がある。航空機が典型的であるが、別の事例においては、１つの構成要素からのアナログ信号が−１５から＋２８ボルトほど大きな電圧範囲を持つ場合がある一方、システムの別の構成要素は ＋／？５ミリボルトの電圧範囲を持つ。他の状況では、別の構成要素に入力されねばならない差動及びシングルエンデッドの両方の信号を利用する構成要素を持つことを必要とする。
【０００３】
広範囲の様々な信号が所与のシステム内に存在する可能性がある状況から、入力／出力インターフェースの設計は、通常、特定のシステムに適用するよう開発される。特に、航空機上のシステムにとって、航空機上のセンサは、航空機のコンピュータにより処理されるため変換され且つ条件付けされねばならない広範囲の異なった出力信号を生成する可能性がある。異なる入力／出力インターフェースは、全てのセンサに対して、航空機のコンピュータが読み取り可能であるディジタル・ストリームのデータを生成するよう通常開発される。
【０００４】
新しいセンサを用いる度毎に入力／出力インターフェースを再設計することは、設計者が新しいインターフェースを設計する前にこれらのセンサについての専門知識を獲得しなければならないので、貴重な時間と費用を浪費する。そのようなわけで、部品システムの中に容易に組み込むことができ、且つそのシステムの構成要素（部品）間に単一の標準インターフェースを生成するため多様な特性の多数の信号を取り扱うようプログラム可能であるコンパクトなデバイス（装置）に対する必要性が存在する。
発明の概要
本発明は、入力及び出力（Ｉ／Ｏ）信号を調整するための単一の小型チップに有利である構成可能な集積回路（ＩＣ）を備える。当該チップは、信号条件付け、アナログ／ディジタル及びディジタル／アナログ変換を実行する。シングルエンデッド信号と差動信号の両方をチップの各チャネルで取り扱うことができる。その上、各チャネルは、入力信号を受け入れ又は出力信号を発生するよう構成可能である。本発明は、複数の応用にわたりＩ／Ｏハードウエアの再使用を可能にし、そしてチップの数、ボード・スペース及び接続を低減し、従って設計の信頼性を増大させる。
【０００５】
１つの例証的実施形態においては、コンピュータにより制御される電気システム内の入力／出力インターフェースは、当該システム内の電気信号に対して物理的インターフェースを与えるための複数の信号条件付けセルを備え、そこにおいて当該複数の信号条件付けセルのそれぞれが、異なる特性を有する信号を取り扱うことが可能である。信号条件付けセルに接続された信号変換セルは、複数のチャネル上の電気信号のそれぞれを、コンピュータのためのディジタル・データ値となるよう変換することが可能である。その複数の信号には、離散信号、アナログ信号、差動信号、又はシングルエンデッド信号が含まれる。
発明の説明
図１は、本発明を採用し得る典型的な航空機システムを図示する。航空機上のセンサ１０１は、航空機のコンピュータ１０３が処理する必要がある、連続的に変化するアナログ又はオン／オフの離散信号を生成する。各センサ１０１は、異なる種類のセンサが航空機上にあることが必要であるので、他のセンサとは異なる特性を持つ信号を生成する可能性がある。本発明に従った集積回路１０５が、センサ１０１とコンピュータ１０３との間に介挿されている。集積回路１０５は、航空機のコンピュータと同じライン交換可能ユニット（ＬＲＵ）及び別個の「ブラック・ボックス」のうちのいずれかに取り付けることができる。各センサ１０１は、その信号を集積回路１０５に送信し、当該集積回路１０５は、当該信号を、航空機のコンピュータ１０３が読み取ることができるディジタル形式に条件付けし且つ変換する。次いで、航空機のコンピュータ１０３は、ディジタル信号を集積回路１０５に送り返すことができる。これらの信号はまた、集積回路１０５により条件付けされ、次いで航空機上の他の被制御装置１０７に送信されることになる。
【０００６】
図１はまた、本発明の集積回路１０５の一例証的実施形態のレイアウトを図示する。集積回路１０５の物理的実現形態が単一の半導体チップとして有利に具体化されているが、任意の他の類似の実現形態も用いることができる。
【０００７】
集積回路１０５は多くの信号条件付けセル（１１１Ａから１１１Ｎ）を含み、それぞれの信号条件付けセルは、１対の物理的リード線（１２１Ａから１２１Ｎ）及び（１２２Ａから１２２Ｎ）を設けて、当該集積回路を、部品システム内の様々な種類の信号と物理的に接続する。各信号条件付けセル１１１は、以下で説明するように多くの異なる信号のタイプを条件付けするよう航空機のコンピュータ１０３により構成されることができる。信号条件付けセル（１１１）は、入力信号特性を標準の信号特性、例えば−１０ボルトから＋１０ボルトまでにバッファすることにより各入力信号を条件付けする。なお、その標準の信号特性は、図３に示される共用のアナログ／ディジタル変換器３０３により変換されることができる。信号条件付けセル１１１は、図３に示す共用のディジタル／アナログ変換器３２５により与えられる標準の信号、例えば−１０ボルトから＋１０ボルトまでの信号を様々な信号特性を有する出力信号になるようバッファすることにより各出力信号を条件付けする。信号条件付けセル１１１は、出力マルチプレクサ、例えば共用の出力アナログ信号バス１１５、及び入力マルチプレクサ、例えば共用の入力アナログ信号バス１１７を介して信号変換セル１１３とインターフェースする。信号変換セル１１３は、入力及び出力信号のディジタル値を、且つまた信号条件付けセル１１１のそれぞれのための構成情報を格納するレジスタを含む。信号変換セル１１３はまた、図３に示される、シーケンサ及び制御モジュール３４３を含み、当該シーケンサ及び制御モジュール３４３は、集積回路１０５の様々な内部セル間の対話（相互作用）を編成する。
【０００８】
本発明に従った集積回路は、入力信号及び出力信号の両方に有利に適応することができる。図２は、信号に影響を与えることなく入力信号を受け入れ又は信号を生成するよう各チャネルをプログラムするのを可能にする信号条件付けセル回路を図示する。物理的リード線１２１及び１２２は、入力増幅器２０５の入力に接続され、且つ伝送ゲートを介して電流ドライバ２２５及び電圧ドライバ２２３の両方に接続される。本発明の一実施形態においては、入力増幅器２０５は演算増幅器であり、物理的リード線１２１がその非反転（＋）入力に接続され、物理的リード線１２２がその反転（−）入力に接続される。シーケンサ及び制御モジュール３４３は、電流ドライバ伝送ゲート２３４のオン／オフのセッティングを、航空機のコンピュータ１０３が図３に示される構成レジスタ・ファイル３４１に格納した値に基づいて制御する。シーケンサ及び制御モジュール３４３は、電圧ドライバ伝送ゲート２３５のオン／オフのセッティングを、航空機のコンピュータ１０３が構成レジスタ・ファイル３４１に格納した値に基づいて制御する。電圧ドライバ２２３はまた、例えば、出力を接続点１２３Ａに供給することにより隣接の信号条件付けセル１１１のための共通モード電圧基準として機能するようプログラムされることができる。信号条件付けセルが入力を受け取るよう構成されるとき、電流ドライバ伝送ゲート２３４及び電圧ドライバ伝送ゲート２３５は、図３に示されるシーケンサ及び制御モジュール３４３により高インピーダンス状態に設定される。
【０００９】
信号条件付けセル上の信号が出力されることになるとき、入力演算増幅器２０５は、依然活動状態にされ、そして出力信号への影響が全くないことになる。出力信号を生成しながら依然入力が活動状態にされることにより、この発明されたシステムが自己試験型になるのを可能にする。入力が常に最終出力に接続されているので、入力は、確実に出力が適正に機能しつつあるため任意の時間に検査されることができる。
【００１０】
再び図２を参照すると、集積回路１０５の信号条件付けセル１１１とインターフェースする物理的リード線１２１及び１２２は、１個の信号チャネルを生成するよう対にされている。１信号チャネル当たり２つのリード線を持つことは、差動信号及びシングルエンデッド信号の両方に適応することができるため必要である。これらの物理的リード線を設けることに加えて、信号条件付けセル１１１は、多くの異なる信号の種類を取り扱うことができるための回路を実現する。入力増幅器２０５は入力電圧信号をバッファする。負荷抵抗器２０１は、伝送ゲート２３２及び２３３を介して物理的リード線１２１と１２２との間に接続されて、入力電流信号を入力増幅器２０５のための電圧入力に変換する。本発明の一実施形態においては、伝送ゲート２３２及び２３３は１９０オームの「オン」インピーダンスを持つ電界効果トランジスタ（ＦＥＴ）であり、そして負荷抵抗器２０１は６２０オームの値を持つ。シーケンサ及び制御モジュール３４３は、伝送ゲート２３２及び２３３のオン／オフ・セッティングを、航空機のコンピュータ１０３が図３に示される構成レジスタ・ファイル３４１に格納した値に基づいて制御する。
【００１１】
信号条件付けセル１１１が出力信号を物理的リード線１２１及び１２２上に生成するとき、この出力信号は、組み込み型の試験目的のため折り返し戻され（ラップバック）され、且つ追加の入力信号としてモニタされる。全ての入力信号は差動信号入力として扱われる。例えば、航空機センサがシングルエンデッド信号を利用する例においては、各信号条件付けセル１１１は、物理的リード線の１つを共通接地点に接続するのを可能にする伝送ゲート２３１と、別の信号条件付けセルが共通モード電圧基準を与えるのを可能にする入力１２３（図１にまた図示されている）とを有する。差動信号のため２つのリード線を持つことにより、差動信号がその保全性を保ち、そしてシングルエンデッド信号はその局所的接地を基準に持つ。離散信号がシングルエンデッドのアナログ信号として扱われることにより、プログラム可能なヒステリシス及びプログラム可能なデバウンス（ｄｅｂｏｕｎｃｅ）の利点を追加する。
【００１２】
図１を参照すると、信号変換セル１１３は、各信号条件付けセル（１１１Ａから１１１Ｎ）から入力信号を受信するか、又はそれへ出力信号を送信するかのいずれかを行う。図３に戻って参照すると、信号選択モジュールからの入力信号に対してである。入力演算増幅器２０５は、その信号を、信号の保全性及び正確さを維持しながら、図３に示されるアナログ／ディジタル変換器３０３によりサポートされるフル・レンジまで拡大する。プログラム可能な利得モジュール２０７は、入力演算増幅器２０５の非反転入力に接続される。一実施形態においては、プログラム可能な利得モジュール２０７は、伝送ゲートと並列の抵抗器のシステムとして実行され、それらを切り換えて回路に接続し又はそれから切り、そしてフィードバック抵抗値を変えて、合計利得を次の式に従って決定する。
【００１３】
【数１】
2004515013.tif 000003
入力演算増幅器２０５のスケーリング・ステップは、単一の範囲変換器を用いて多数の信号範囲に対して最大解像度を生じる。例えば、信号に対するスケーリング範囲は、典型的には航空機で見られる範囲、−１５Ｖ信号から２８Ｖ信号程度の大きさの範囲を取り扱うことができるべきである。
【００１４】
信号はまた、入力演算増幅器２０５を通った後で任意のプログラム可能な低域通過フィルタ２０９を通してフィルタリングされ得る。信号のフィルタリングは、主にアンチエイリアシング低域通過フィルタとして用いられ、当該アンチエイリアシング低域通過フィルタは、スイッチド・キャパシタ回路網により実現することができる。
【００１５】
本発明は、入力信号マルチプレクサを含むのが有利である。例えば、信号がフィルタ２０９を任意に通過した後で、当該信号は多重伝送ゲート２４１に送られ、当該多重伝送ゲート２４１は、図１に示されるように、その信号が接続点１２７で入力アナログ信号バス１１７に接続されるときを選択的に決定する。
【００１６】
出力信号に対して、電流ドライバ２２５又は電圧ドライバ２２３のいずれかを使用可能にすることができる。電圧ドライバ２２３は、入力演算増幅器２０５に類似して電圧を可変利得で増幅する。電流ドライバ２２５は、プログラムされるとき選択されることができる設定された数の電流を有する。電流ドライバ及び電圧ドライバの両方からの出力信号がシングルエンデッドであるとみなされ、そして局所的接地に対する基準が信号の戻りとして与えられる。差動信号を生成するため本発明の一実施形態は２つの別個のチャネルを用いることにより、一方のチャネルは真の信号を送り、他方のチャネルは否定信号を送る。
【００１７】
図３は、信号変換セル１１３の幾つかの構成要素を図示する。入力信号をアナログ／ディジタル変換器モジュール３０３に送信する前に、信号変換セル１１３は、入力信号マルチプレクサ、例えば、図１に示される入力アナログ信号バス１１７、及びサンプル兼ホールド・モジュール３０１を用いて、アナログ／ディジタル変換器モジュール３０３により変換されるべき様々なアナログ入力信号を作成する。入力アナログ信号バス１１７は、集積回路１０５の各信号条件付けセル１１１に接続される。
【００１８】
本発明の入力信号マルチプレクサの一実施形態においては、シーケンサ及び制御モジュール３４３は、その特定のセルにおいて、図２に示される多重伝送ゲート２４１を活動状態にすることにより、選択された信号条件付けセル１１１からアナログ・データを経路選定して送る。その選択された信号は、接続点１２７から入力アナログ信号バス１１７及び接続点１３７を介してサンプル兼ホールド・モジュール３０１の入力に経路選定して送られる。サンプル兼ホールド・モジュール３０１は、所与の信号をサンプリングし、そして安定で変化しない信号がアナログ／ディジタル変換器３０３にとって確実に使用可能であるよう信号のアナログ値を保持する。アナログ／ディジタル変換器３０３は、適正な変換が確実に生じるよう安定な入力信号を持たねばならない。アナログ／ディジタル変換器３０３は、様々なアナログ信号をディジタル値に変換する。一実施形態においては、アナログ／ディジタル変換器は１２ビット精度を持つ。
【００１９】
ディジタル復号器３０５を用いて、ディジタル形式に変換後に、様々なディジタル信号を、適切な信号条件付けセル１１１に対応するアドレスにおける入力レジスタ・ファイル３０７に対してマップさせる。ラッチされるべきデータがレジスタ・ファイルに与えるバス上に置かれるとき、選択されたレジスタのアドレスは、シーケンサ及び制御モジュール３４３によりディジタル復号器３０５に供給される。ディジタル復号器３０５は、信号を、選択されたレジスタのイネーブル端子に送り、そして当該データはそのレジスタにラッチされる。
【００２０】
ディジタル信号が最初にディジタル復号器３２３に送信され、当該ディジタル復号器３２３は、入力レジスタ・ファイル３２１からのディジタル信号をパースする。ディジタル復号器３２３は、レジスタに格納された一時の唯一つの出力値がディジタル／アナログ変換器３２５に送られることを保証する。選択されたレジスタのアドレスがディジタル復号器３２３に供給されるとき、選択された信号入力がディジタル／アナログ変換器３２５に送られる。
【００２１】
ディジタル／アナログ変換器３２５が上記信号をディジタル形式からアナログ・フォーマットに変換した後で、その信号は、接続点１３５を介して、出力信号マルチプレクサ、例えば図１に示される出力アナログ信号バスに送られ、且つ各信号条件付けセルに接続点１２５において送られる。次いで、シーケンサ及び制御モジュール３４３は、ディジタル信号を、選択された信号条件付けセル（１１１Ａから１１１Ｎ）のサンプル兼ホールド・モジュール２２１に対してアサートし、次いで当該サンプル兼ホールド・モジュール２２１は、出力アナログ信号バス上に存在するアナログ信号値をホールドする。
【００２２】
入力経路に対する、伝送ゲート２４１、アナログ入力アナログ信号バス１１７、サンプル兼ホールド・モジュール３０１、及びディジタル復号器３０５の組み合わせと、出力経路に対する、ディジタル復号器３２３、出力アナログ信号バス１１５、及びサンプル兼ホールド・モジュール２２１の対応する組み合わせとにより、利用されるアナログ／ディジタル変換器３０３及びディジタル／アナログ変換器３２５の量の低減が可能になり、そのことは、コンパクトな汎用インターフェース集積回路１０５のスペースを節約する。各物理的入力／出力チャネルに対して別個の変換器を実行する代わりに、信号は、１個の変換器を複数のチャネルに対して用いることが可能になるよう多重化され且つ制御される。
【００２３】
変換器の内部レジスタから、データが、集積回路のレジスタ・ファイル３０７及び３２１に置かれ、又はそれから取り出される。レジスタ・ファイル３０７は、コンピュータ１０３からチップへのインターフェースを代表する。３グループのレジスタ・ファイルが、入力データ、出力データ及び構成データのため必要とされる。１ファイル当たりのレジスタ数は、チップにより取り扱われるよう設計された信号の数に依存する。各レジスタの大きさは、変換論理の精度に依存する。１２ビット精度に対しては、１２ビット・メモリ容量を備えるレジスタが必要とされる。
【００２４】
入力レジスタ・ファイルの読み出しにより、入力信号のサンプルと関連した値にアクセスすることができる。航空機のコンピュータは、これらの入力レジスタにアクセスすることによりセンサ１０１からの情報にアクセスすることができることになる。情報を本発明のシステムを介して出力するため、航空機のコンピュータ１０３は、データを出力レジスタ・ファイルに書き込むことができる。
【００２５】
航空機コンピュータの内部システム・ファイル及び本発明のインターフェース・レジスタ・ファイルを用いた前述の二重バッファリング・システムは、サンプリングされた値を処理する又はチップから読み出される前に当該サンプリングされた値の安定性を保証するためチップへの非同期アクセスに対して有効である。本発明の更なる実施形態は、航空機のコンピュータがまた直接にアナログ／ディジタル変換器のレジスタ及びディジタル／アナログ変換器のレジスタにアクセスするのを可能にする。
【００２６】
構成レジスタ・ファイル３４１は、各信号のための利得及び条件付けの種類を格納する。構成レジスタ・ファイル３４１に格納された値を用いて、シーケンサ及び制御モジュール３４３は、内部モジュール間の対話（相互作用）を編成し、そして上記の変換器の内部レジスタのマッピングを取り扱うことができる。シーケンサ及び制御モジュール３４３はまた、モジュールを再構成し、そして入力レジスタ・ファイル３２１及び出力レジスタ・ファイル３０７へのアクセスを制御することができる。シーケンサ及び制御モジュール３４３は、内部動作の正しい順序、及び入力及び出力データ・ストリームの同期化を保証する。
【００２７】
本発明は、その範囲を、本明細書で説明した好適な実施形態により制限されると考えられるべきでない。当業者による本明細書の考察及び本発明の実施から容易に生じるだろう追加の利点及び修正は、特許請求の範囲の範囲及び趣旨内であることを意図するものである。
【図面の簡単な説明】
【図１】
図１は、様々なセンサとインターフェースする航空機のコンピュータ、及び本発明の例証的実施形態に従った集積回路を用いている被制御装置の一般的ブロック図を図示する。
【図２】
図２は、本発明の一実施形態に従った単一の条件付けセルの回路図である。
【図３】
図３は、本発明の一実施形態に従った単一の変換セルの回路図である。
【図１】
2004515013.tif 000004
【図２】
2004515013.tif 000005
【図３】
2004515013.tif 000006
【国際公開パンフレット】
2004515013.tif 000007
2004515013.tif 000008
2004515013.tif 000009
2004515013.tif 000010
2004515013.tif 000011
2004515013.tif 000012
2004515013.tif 000013
2004515013.tif 000014
2004515013.tif 000015
2004515013.tif 000016
2004515013.tif 000017
2004515013.tif 000018
2004515013.tif 000019
2004515013.tif 000020
2004515013.tif 000021
2004515013.tif 000022
2004515013.tif 000023
2004515013.tif 000024
2004515013.tif 000025
【国際公開パンフレット（コレクトバージョン）】
2004515013.tif 000026
2004515013.tif 000027
【国際調査報告】
2004515013.tif 000028