(57)【要約】本発明は、幾つかのデジタルデータソース（４）によって受信されるデジタル入力データストリームをデジタル出力データストリームに処理し、これらデジタル出力データストリームをデータシンク（３２）に転送するデジタルリアルタイムデータ処理システムに関する。本デジタルデータ処理システム（１）は、マルチプレクサ（１３）、デマルチプレクサ（２５）、及びデジタルデータ処理ユニット（１７）を制御するための制御ユニット（２０）を備えることによって、制御ユニット（２０）は、サイクルタイム（Ｔｃｙｃｌｅ）の一定割合時間（Ｔｉ）中、マルチプレクサの入力部（１２）をデータ処理ユニット（１７）のデータ入力部（１６）に周期的に内部接続し、また、制御ユニットは、一定割合時間（Ｔｉ）中、デマルチプレクサ（２５）の出力部（２９）を、関連するデジタルデータシンク（３２）に周期的に内部接続し、また、制御ユニット（２０）は、マルチプレクサ（１３）によって接続され、所定のデータ伝送速度で受信されたデジタル入力データストリームに属するデータをデータ処理するためのデータ処理ユニット（１７）を、可変のデータ処理時間（Ｔａｃｔｉｖｅ）の間、アクティブ状態にする。
2004526362.tif 000002
【特許請求の範囲】
【請求項１】
複数のデジタルデータソース（４）から受信されたデジタル入力データストリームを処理して、デジタル出力データストリームを生成し、また、それらのデジタル出力データストリームをデジタルデータシンク（３２）に送信するデジタルリアルタイムデータ処理システム（１）であって、
（ａ）それぞれ受信されたデジタル入力データストリームが印加される複数の入力部（１２）を有する少なくとも１つの制御可能なマルチプレクサ（１３）と、
（ｂ）マルチプレクサ上の出力部（１４）から送信されたデジタル入力データストリームをデータ処理するための少なくとも１つのクロック制御されるデータ処理ユニット（１７）であって、全ての入力及び出力データストリームの最大データ伝送速度（Ｒｍａｘ）と、データソース及びデータシンクの数（Ｎ）との積に相当するクロック周波数を有するクロック信号でクロック制御される前記データ処理ユニット（１７）と、
（ｃ）少なくとも１つの制御可能なデマルチプレクサ（２５）であって、その出力部（２９）を介して、処理済みデータが、デジタル出力データストリームとして、デジタルデータシンク（３２）に送信される前記デマルチプレクサ（２５）と、
（ｄ）マルチプレクサ（１３）、デマルチプレクサ（２５）、及びデジタルデータ処理ユニット（１７）をアクティブ状態にするための制御ユニット（２０）であって、
サイクルタイム（Ｔｃｙｃｌｅ）のそれぞれの一定割合時間（Ｔｉ）中、マルチプレクサの入力部（１２）をデータ処理ユニット（１７）上のデータ入力部１６に周期的に接続し、
それぞれの一定割合時間（Ｔｉ）中、デマルチプレクサ（２５）の出力部（２９）を関連するデジタルデータシンク（３２）に周期的に接続し、
マルチプレクサ（１３）によって接続された、それぞれ可変のデータ処理時間（Ｔａｃｔｉｖｅ）の間、特定のデータ伝送速度で受信されたデジタル入力データストリームにおけるデータをデータ処理するためのデータ処理ユニット（１７）をアクティブ状態にする前記制御ユニット（２０）と、
を有するデジタルリアルタイムデータ処理システム。
【請求項２】
請求項１に記載のデジタルリアルタイムデータ処理システムであって、
受信されたデジタル入力データストリームのデータを各々バッファリングする複数の入力データバッファストア（９）が設けられていることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項３】
請求項１又は２に記載のデジタルリアルタイムデータ処理システムであって、
データ処理時間と利用可能なサイクルタイムの最大一定割合時間との間の比が、処理すべきデジタル入力データストリームのデータ伝送速度（Ｒｉ）と全ての入力及び出力データストリームの最大データ伝送速度（Ｒｍａｘ）との間の比に等しくなるように、制御ユニット（２０）が、データ処理時間を算出することを特徴とするデジタルリアルタイムデータ処理システム。
【請求項４】
請求項１乃至３のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
制御ユニット（２０）は、マルチプレクサによって接続された、デジタル入力データストリームにおけるデータをデータ処理するためのデータ処理ユニット（１７）を、第１のサイクル数（ｒ）の間、アクティブ状態にし、また、第２のサイクル数（ｓ）の間、イナクティブ状態にし、イナクティブ状態のサイクル数（ｓ）とアクティブ状態のサイクル数（ｒ）との間の比が、最大データ伝送速度（ｒｍａｘ）とデジタル入力データストリームのデータ伝送速度（Ｒｉ）との間の比に依存することを特徴とするデジタルリアルタイムデータ処理システム。
【請求項５】
請求項１乃至４のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
制御ユニット（２０）は、データ処理時間が経過した後、デジタルデータ処理ユニット（１７）をイナクティブ状態にすることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項６】
請求項１乃至５のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
デマルチプレクサの出力部（２９）から送信された処理済みのデータが、出力バッファストア（４７）にバッファリングされることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項７】
請求項１乃至６のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
関連する出力バッファストア（４７）の検出されたデータ充足レベルが設定可能な閾値を超える場合、制御ユニット（２０）は、デジタル入力データストリームのデータをデータ処理するためのデジタルデータ処理ユニット（１７）をイナクティブ状態にすることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項８】
請求項１乃至７のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
制御ユニット（２０）は、デジタルデータ処理ユニット（１７）をクロック制御するクロック信号を中断するためのスイッチングデバイス（４５）をアクティブ状態にすることによって、データ処理ユニット（１７）をイナクティブ状態にすることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項９】
請求項１乃至８のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
デジタル入力データストリームは、アナログ／デジタル変換器によって送信されることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１０】
請求項１乃至９のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
バッファストアは、スイングバッファ又はリングバッファであることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１１】
請求項１乃至１０のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
デジタルデータソース（４）の数は、デジタルデータシンク（４７）の数に等しいことを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１２】
請求項１乃至１１のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
入力及び出力データストリームのデータ伝送速度は、異なることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１３】
請求項１乃至１２のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
クロック信号生成回路（３６）は、全てのデジタル入力データストリームと、全てのデジタル出力データストリームのデータ伝送速度を検出し、検出された最大データ伝送速度（Ｒｍａｘ）に相当するクロック周波数を有するクロック信号を生成することを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１４】
請求項１乃至１３のいずれか１つに記載のデジタルリアルタイムデータ処理システムであって、
データ処理ユニット（１７）用のクロック信号を生成するために、クロック信号生成回路（３６）によって送信されたクロック信号のクロック周波数を、一定係数分だけ逓倍する周波数逓倍回路が設けられていることを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１５】
請求項１４に記載のデジタルリアルタイムデータ処理システムであって、
係数は、デジタルデータソース（４）の数とデジタルデータシンク（４７）の数に相当することを特徴とするデジタルリアルタイムデータ処理システム。
【請求項１６】
多数のデジタルデータソース（４）から送信されるデータをデジタルリアルタイムデータ処理するための方法であって、
（ａ）異なるデータ伝送速度を有する複数のデジタル入力データストリームが様々なデジタルデータソース（４）から受信される段階と、
（ｂ）全ての受信されたデジタル入力データストリームが、デジタルデータ処理ユニット（１７）によって、周期的に処理される段階であって、データ処理ユニット（１７）は、全ての入力及び出力データストリームの最大データ伝送速度（Ｒｍａｘ）と、デジタルデータソース及びデジタルデータシンクの数（Ｎ）との積に相当するクロック周波数を有するクロック信号でクロック制御され、また、デジタル入力データストリームを処理するためのそれぞれのデータ処理時間は、調整により変更が可能である前記段階と、
（ｃ）処理されたデジタル入力データストリームは、デジタルデータシンク（３２）にデジタル出力データストリームとして出力される段階と、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送速度が異なる複数のデジタル入力データストリームに対してデジタルリアルタイムデータ処理を行なうための方法とシステムに関する。
【背景技術】
【０００２】
検査及び通信技術用の数多くのデジタルデータ処理システムにおいて、単一の電子データ処理ユニットが、時分割多重方式による複数のデジタル入力データストリームのデータ処理に用いられている。データ処理ユニットは、アナログ／デジタル変換器を下流側に接続したアナログセンサ等のあらゆるデジタルデータソースから様々なデジタル入力データストリームを取り込み、データ処理を行ない、その処理済みのデータをデータシンクにデジタル出力データストリームとして送信する。
【０００３】
図１は、従来技術に基づく第１デジタルリアルタイムデータ処理システムを示す。複数のデータソースＤＱが、デジタルリアルタイムデータ処理システムにおいて、関連する入力バッファストアにバッファリングされるデジタル入力データストリームを送信する。バッファリングされたデータは、制御装置によってアクティブ状態にされるマルチプレクサの入力部へバッファから送信される。出力側において、このマルチプレクサは、クロック制御されるデータ処理ユニットに接続される。様々なデータソースからのバッファリングされたデータは、周期的にデータ処理ユニットの入力部に接続され、データ処理ユニットは、デジタルデータ処理を実行する。様々なデータソースＤＱからのデータは、ブロック単位でデータ処理ユニットに供給され、この場合、データ処理ユニットによってデジタル処理され、ブロック単位でデマルチプレクサを介して、様々なデータシンクＤＳに送信される。デジタルデータソースＤＱが連続したデジタルデータストリームを出力する場合、入力バッファストアＰが必要である。この場合、バッファストアＰは、データ処理ユニットが残りのデータソースからのデータをデータ処理するのに必要な時間の間、個々のデータソースからのデータをバッファリングする。
【０００４】
データ処理ユニットは、クロック入力部を介して、クロック信号によってクロック制御される。図１に示す従来技術に基づくリアルタイムデータ処理システムの場合、デジタルデータソースＤＱからのデータストリームのデータ伝送速度は、同じである。この場合、データ処理ユニットは、最大データ伝送速度の倍数に対応するクロック周波数を有するクロック信号でクロック制御される。
【０００５】
図１に示す従来技術に基づくデジタルリアルタイムデータ処理システムの場合、データ処理ユニットは、毎回、同じ時間の間、マルチプレクサの各入力部又はデマルチプレクサの各出力部に周期的に接続される。この従来のデジタルリアルタイムデータ処理システムの場合、図１に示す制御装置は、単純なカウンタの形態であってよい。データ処理ユニットは、連続的なデータ処理を行ない、マルチプレクサが切り替わる度に、リセットラインＲを介して特定の初期状態にリセットされる。一例として、データ処理ユニットは、マルチチャネルのデジタルオーディオシステム用のプログラム可能なデジタル信号プロセッサである。しかしながら、図１に示す従来のデジタルリアルタイムデータ処理システムは、全て同じデータ伝送速度を有する入力データストリームに対してのみ用い得る。
【０００６】
図２は、従来技術に基づくもう１つのデジタルリアルタイムデータ処理システムを示すが、このシステムにおいて、デジタルデータソースＤＱのデータ伝送速度は異なる。デジタルデータソースＤＱのデータ伝送速度は、互いに独立であり、また、デジタルデータソースＤＱは、例えば、クロック信号等、それぞれのデータ伝送速度を示す基準信号を出力する。様々なクロック信号のクロック周波数は、例えば、ＰＬＬ回路等の周波数逓倍回路によって、データ処理ユニットのデータ処理速度に整合され、他のマルチプレクサＭＵＸＢ上の対応する入力部に受け渡される。制御装置は、マルチプレクサＭＵＸＡを介して、デジタル入力データストリームを周期的にデータ処理ユニットに接続し、また同時に、第２マルチプレクサＭＵＸＢを介して、関連する整合済クロック信号をデータ処理ユニットに周期的に接続する。そして、データ処理ユニットは、印加されたデジタル入力データストリームのデータ処理を行なうが、データ処理ユニットは、データ処理速度に整合したデジタル入力データストリームのデータ伝送速度に相当するクロック周波数を有するクロック信号でクロック制御される。
【０００７】
従来技術に基づく本デジタルリアルタイムデータ処理システムの欠点は、図２に示すように、データ処理ユニットをクロック制御するためのクロック信号が、位相同期ループＰＬＬ等、複雑な回路構成のクロック逓倍回路を用いて生成する必要があることである。この場合、全ての関係するデータ伝送速度の共通倍数が基準信号として利用可能なことは、極めて稀なケースであるため、個別のクロック逓倍回路ＰＬＬを各データソースに対して設ける必要がある。位相同期ループＰＬＬの回路は、調整可能な発振器を含むため、相対的に複雑である。集積回路において、調整可能な発振器のようなアナログ構成要素は、用いられる製造技術に多大な負荷をかけるため、相対的に製造コストが高騰する。更に、ジッタが抑制された安定したクロック信号は、ＰＬＬ回路によって、回路の複雑さのレベルが高い場合にのみ出力が可能であり、このことは、これに対するパワー及び表面積の要求もまた相対的に大きいことを意味する。位相同期ループＰＬＬの同期時間は有限であるため、個別の位相同期ループを各デジタルデータソースに対して備える必要があり、このことはまた、３２デジタルデータソースＤＱの場合、例えば、３２の位相同期ループが、図２に示すように、従来のデジタルリアルタイムデータ処理システムにおいて必要であることを意味する。
【０００８】
図３は、従来技術に基づく第３のデジタルリアルタイムデータ処理システムを示す。従来技術に基づくこのデジタルリアルタイムデータ処理システムの場合、デジタルデータソースＤＱは、互いに独立に、データ処理ユニットに対して処理時間を要求する。この要求は、データソースＤＱが送信する制御信号によって、なされる。また、他の選択肢として、データ処理ユニットは、様々なデジタルデータソースに対して、データ処理時間の利用可能性を示すことが可能であり、こうして、これらデジタルデータソースはデータを提供する。
【０００９】
図３に示す従来技術に基づくデジタルリアルタイムデータ処理システムの欠点は、制御の複雑さのレベルが極めて高いことであるが、このことは、独立なデータ処理動作がデータ処理ユニットによって、連続的に優先順位付けされ又取り扱われる必要があるためである。従来技術に基づく本デジタルリアルタイムデータ処理システムの場合、図３に示すように、制御装置は、受信したデータ処理要求を管理する必要があり、また、データ処理ユニットによるデータ処理の順番を規定する必要がある。この場合、データソースＤＱから受信されたデータのデータ伝送速度は、取得された変化するデータ処理時間を支配し、この結果、バッファストアのメモリサイズは、相対的に大きくする必要がある。データ処理要求用の信号は、データソースＤＱ自体によって生成されるか又はバッファストアのデータ充足状態に基づき確認されるかの何れかである。このようなデジタルリアルタイムデータ処理システムの実現には、実際のデータ処理ユニットに対する回路の複雑ささえしのぐ極めて高いレベルの回路の複雑さが必要である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明の目的は、データ伝送速度が異なる複数の入力データストリームを処理し得るデジタルリアルタイムデータ処理のための方法とシステムであって、同時に回路の複雑さのレベルが低い方法とシステムを提供することである。
【課題を解決するための手段】
【００１１】
本発明は、特許請求項１に記載の特徴を有するデジタルリアルタイムデータ処理システムと、特許請求項１５に記載の特徴を有するデジタルリアルタイムデータ処理のための方法とによって、この目的を達成する。
【００１２】
本発明は、複数のデジタルデータソースから受信されたデジタル入力データストリームを処理して、デジタル出力データストリームを生成し、また、それらのデジタル出力データストリームをデジタルデータシンクに送信するデジタルリアルタイムデータ処理システムを提供する。本デジタルリアルタイムデータ処理システムは、
（ａ）受信されたデジタル入力データストリームのデータを各々バッファリングする複数の入力バッファストアと、
（ｂ）それぞれ入力バッファストアに接続された入力部を有する少なくとも１つの制御可能なマルチプレクサと、
（ｃ）マルチプレクサ上の出力部から送信されバッファリングされたデータをデータ処理するための少なくとも１つのクロック制御されるデータ処理ユニットであって、全ての入力及び出力データストリームの最大データ伝送速度と、データソース及びデータシンクの数との積に相当するクロック周波数を有するクロック信号でクロック制御される前記データ処理ユニットと、
（ｄ）少なくとも１つの制御可能なデマルチプレクサであって、その出力部を介して、処理済みデータが、デジタル出力データストリームとして、デジタルデータシンクに送信される前記デマルチプレクサと、
（ｅ）マルチプレクサ、デマルチプレクサ、及びデータ処理ユニットをアクティブ状態にするための制御ユニットであって、
サイクルタイムにおけるそれぞれの一定割合時間の間、マルチプレクサの入力部を関連するバッファストアに周期的に接続し、
それぞれの一定割合時間の間、デマルチプレクサの出力部を関連するデジタルデータシンクに周期的に接続し、
マルチプレクサによって接続された、それぞれ可変のデータ処理時間の間、特定のデータ伝送速度で受信されたデジタル入力データストリームにおけるデータのデータ処理を行なうためのデータ処理ユニットをアクティブ状態にする前記制御ユニットと、を有する。
【００１３】
この場合、本発明によるデジタルリアルタイムデータ処理システムの制御ユニットは、好適には、データ処理時間と利用可能なサイクルタイムの最大一定割合時間との間の比が、処理すべきデジタル入力データストリームのデータ伝送速度と全ての入力及び出力データストリームの最大データ伝送速度との間の比に等しくなるように、データ処理時間を算出する。
【００１４】
更に好適な実施形態において、本発明によるデジタルリアルタイムデータ処理システムの制御ユニットは、マルチプレクサによって接続された、デジタル入力データストリームにおけるデータのデータ処理を行なうためのデータ処理ユニットを、第１のサイクル数の間、アクティブ状態にし、また、第２のサイクル数の間、データ処理ユニットをイナクティブ状態にし、イナクティブ状態のサイクル数とアクティブ状態のサイクル数との間の比が、全ての入力及び出力データストリームの最大伝送速度と、処理すべきデジタル入力データストリームのデータ伝送速度との間の比に依存する。
【００１５】
本発明によるデジタルリアルタイムデータ処理システムの制御ユニットは、好適には、データ処理時間が経過した後、データ処理ユニットをイナクティブ状態にする。
本発明によるデジタルリアルタイムデータ処理システムの１つの好適な実施形態において、デマルチプレクサ上の出力部から送信された処理済みのデータは、出力バッファストアにバッファリングされる。
【００１６】
好適には、関連する出力バッファストアの検出されたデータ充足状態が設定可能な閾値を超える場合、データ処理ユニットは、デジタル入力データストリームのデータのデータ処理を行なうためのデータ処理ユニットをイナクティブ状態にする。
【００１７】
本発明によるデジタルリアルタイムデータ処理システムの特に好適な１つの実施形態において、制御ユニットは、データ処理ユニットに対してクロック制御を行なうためのクロック信号を中断するスイッチングデバイスをアクティブ状態にすることによって、データ処理ユニットをイナクティブ状態にする。
【００１８】
本発明によるデジタルリアルタイムデータ処理システムの１つの好適な実施形態において、デジタル入力データストリームは、アナログ／デジタル変換器によって出力される。
本発明によるデジタルリアルタイムデータ処理システムの特に好適な１つの実施形態において、入力バッファストアは、スイングバッファ又はリングバッファである。
【００１９】
デジタルデータソースの数は、デジタルデータシンクの数に等しいことが好ましい。
本発明によるデジタルリアルタイムデータ処理システムの１つの好適な実施形態において、前記システムは、クロック信号生成回路を含み、このクロック信号生成回路は、全てのデジタル入力データストリームと、全てのデジタル出力データストリームのデータ伝送速度を検出し、検出された最大データ伝送速度に相当するクロック周波数を有するクロック信号を生成する。
【００２０】
本発明によるデジタルリアルタイムデータ処理システムの１つの好適な実施形態において、データ処理ユニットに対してクロック制御を行なうためのクロック信号を生成するために、クロック信号生成回路から送信されたクロック信号の生成されたクロック周波数を、一定係数分だけ逓倍する周波数逓倍回路も設けられている。
【００２１】
この場合、係数は、データソースの数とデータシンクの数に相当することが好ましい。
また、本発明は、多数のデジタルデータソースから送信されるデータをデジタルリアルタイムデータ処理するための方法を提供する。この方法には、
（ａ）データ伝送速度が異なる複数のデジタル入力データストリームがデータソースから受信される段階と、
（ｂ）受信されたデジタル入力データストリームが、関連する入力バッファストアにバッファリングされる段階と、
（ｃ）全ての受信されたデジタル入力データストリームが、データ処理ユニットによって、周期的に処理される段階であって、
データ処理ユニットは、全ての入力及び出力データストリームの最大データ伝送速度と、デジタルデータソースの数との積に相当するクロック周波数を有するクロック信号でクロック制御され、また、デジタル入力データストリームを処理するためのそれぞれのデータ処理時間は、調整による変更が可能である前記段階と、
（ｄ）処理されたデジタル入力データストリームは、デジタル出力データストリームとしてデジタルデータシンクに出力される段階と、を有する。
【００２２】
本発明によるデジタルリアルタイムデータ処理システムと、デジタルリアルタイムデータ処理を行なうための本発明による方法の好適な実施形態について、本発明の基本的な特徴を説明するために、添付の図を参照して以下に述べる。
【発明を実施するための最良の形態】
【００２３】
図４は、本発明に基づくデジタルリアルタイムデータ処理システムの第１の実施形態を示す。デジタルリアルタイムデータ処理システム１の入力側は、データ入力部２を介して、デジタルデータソース４に接続されており、デジタルデータソース４は、データライン３、即ち、データバス３によって、デジタルデータストリームを断続的に又は連続的に送信する。デジタルデータソース４は、データ伝送速度Ｒが異なるデジタルデータストリームを送信する。本発明によるデジタルリアルタイムデータ処理システム１の第１の実施形態において、様々なデジタル入力データストリームのデータ速度は、予め定められている。他の選択可能な実施形態において、それ上のデジタルデータソースは、関連するデータストリームのデータ伝送速度に対応するクロック周波数を有するそれぞれの基準信号を生成する。この基準信号は、デジタルデータソースによって、ライン５を介して、デジタルリアルタイムデータ処理システム１上の基準信号入力部６に印加される。
【００２４】
データ入力部２は、内部データライン即ちデータバス７によって、入力バッファストア９上の入力部８に接続されている。各入力バッファストア９は、受信したデジタル入力データストリームのデータをバッファリングし、それらのデータをデータバス１１によって、出力部１０を介して、制御可能なマルチプレクサ１３上の入力部１２に送信する。バッファストア９即ちデータ速度変換器９は、必ずしも必要ではなく、むしろデジタルデータソース４が連続したデータストリームを出力する場合、設けるのが好ましい。マルチプレクサ１３には、信号出力部１４が備えられており、この信号出力部１４は、データラインによって、即ち、データバス１５によって、データ処理ユニット１７上のデータ入力部１６に接続されている。また、マルチプレクサ１３には、制御入力部１８が備えられており、この制御入力部１８は、デジタルリアルタイムデータ処理システム１における制御ユニット２０によって、制御ライン１９を介して、アクティブ状態にされる。更に、制御ユニット２０は、制御ライン２１によって、データ処理ユニット１７上の制御入力部２２に、また、制御ライン２３によって、デマルチプレクサ回路２５上の制御入力部２４に接続されている。デマルチプレクサ回路２５は、信号入力部２６を有し、この信号入力部２６は、データライン即ちデータバス２７によって、データ処理ユニット１７上のデータ出力部２８に接続されている。デマルチプレクサ２５は、複数の出力部２９を有し、これらの出力部２９は、データライン即ちデータバス３０によって、デジタルリアルタイムデータ処理システム１上のデータ出力部３１に接続されている。データ出力部３１は、データライン即ちバス３３によってデータ出力部３１に接続されているデジタルデータシンク３２を有する。
【００２５】
図１に示す実施形態において、様々なデジタルデータソース４のデータ伝送速度は、規定されておらず、従って、デジタルリアルタイムデータ処理システムは、基準信号入力部６に印加される基準信号から最大印加データ伝送速度を確認する。このために、基準信号入力部は、ライン３４によってクロック信号生成回路３６上の入力部３５に接続されている。関連するデータ伝送速度にそれぞれ対応するクロック周波数を有する印加された基準クロック信号から、クロック信号生成回路３６は、検出された最大データ伝送速度に対応するクロック周波数の基準信号を生成する。このクロック信号は、クロック信号生成回路３６によって、出力部３７及びライン３８を介して、例えば、ＰＬＬ回路等の周波数逓倍回路４０上の信号入力部３９に送信される。
【００２６】
周波数逓倍回路４０は、好適には、デジタルリアルタイムデータ処理システム１に接続されたデータソース４の数Ｎ又はデジタルデータシンク３２の数に等しく対応する定数分だけ、印加されたクロック信号のクロック周波数を大きくする。信号出力部４１を介して、周波数逓倍回路４０によって送信されたクロック信号は、クロックライン４２を介して、データ処理ユニット１７上のクロック入力部４３に受け渡される。従って、データ処理ユニット１７は、全ての入力データストリームの最大データ伝送速度と、接続されているデジタルデータソース４又はデジタルデータシンク３２の数Ｎとの積に相当するクロック周波数を有するクロック信号でクロック制御される。他の実施形態において、出力データストリームのデータ伝送速度は、更に、クロック信号生成回路３６によって検出され、クロック信号生成回路３６は、全ての入力及び出力データストリームの最大データ伝送速度と、接続されているデータソース４又はデータシンク３２の数との積に相当するクロック周波数を有するクロック信号を送信する。
【００２７】
本発明によるデジタルリアルタイムデータ処理システム１の１つの好適な実施形態において、デジタルデータソース４によって送信される入力データストリームの様々なデータ伝送速度及びデータシンク３２に送信される出力データストリームのデータ伝送速度は、予め規定されており、デジタルデータ処理ユニット１７をクロック制御するためのクロック信号は、発振回路で生成され、この発振回路は、全ての入力及び出力データストリームの所定の最大データ伝送速度と、データソース４又はデータシンク３２の数との積に相当するクロック周波数を有するクロック信号を送信する。
【００２８】
図４に示すデジタルリアルタイムデータ処理システム１の実施形態によって、データ伝送速度が未知のデジタルデータソースが存在する場合もこのデータ処理システムを用い得る。
【００２９】
制御ユニット２０は、マルチプレクサ１３、デマルチプレクサ２５、及びデータ処理ユニット１７の動作を司る。制御ユニット２０は、マルチプレクサ１３上の信号入力部１２が、周期的にマルチプレクサ１３上の信号出力部１４に接続されるように、制御ライン１９を介して、マルチプレクサ１３を動作させる。１周期の間、最初に、マルチプレクサ１３上の入力部１２−１、次に、他の入力部１２−２、１２−３乃至１２−Ｎが接続され、そして、この接続サイクルは、所望の頻度繰返される。この場合、サイクルタイムは一定である。各入力部は、マルチプレクサ１３上の出力部１４に接続され、そして、ある特定の一定割合時間の間、データ処理ユニット１７上のデータ入力部１６に接続される。同時に、制御ユニット２０は、デマルチプレクサ２５上の信号入力部２６を、制御ライン２３を介して、データ出力部２９−１乃至２９−Ｎに周期的に接続する。更に、制御ユニットは、制御ライン２１を用いて、データ処理ユニット１７を動作させ、データ入力部１６に印加された接続済みデータストリームのデータ処理を行ない、このデータストリームは、様々なデータ処理時間の間、それぞれ特定のデータ伝送速度で受信される。
【００３０】
図４に示す本発明によるデータ処理システム１の実施形態の場合、制御ユニット２０は、データ処理時間と利用可能なサイクルタイムの最大一定割合時間との間の比が、処理すべきデジタル入力データストリームのデータ伝送速度と全ての入力及び出力データストリームの最大データ伝送速度との間の比に等しくなるように、データ処理時間を算出する。
【００３１】
図７は、本発明によるデジタルデータ処理システム１の動作方法を説明するためのタイミング図を示す。Ｎ個のデジタルデータソース４からやって来る様々なデジタル入力データストリームは、マルチプレクサ１３によって、デジタルデータ処理ユニット上のデータ入力部１６に周期的に接続され、サイクルタイムＴｃｙｃｌｅが一定であり、その結果、サイクルタイムＴｃｙｃｌｅの一定割合時間Ｔｉは、データ処理ユニット１７がチャネル即ちデジタル入力データストリームのデータ処理を行なうために利用可能である。
【００３２】
第１の実施形態において、データ処理ユニット１７は、各割合時間の開始時点で、制御ライン２１を介した制御ユニット２０によるデータ処理のためにアクティブ状態にされ、制御ライン２１を介したこのチャネルに対する確認された可変のデータ処理時間後、イナクティブ状態にされる。
【００３３】
以下の式が適用される。即ち、
【００３４】
【数１】
2004526362.tif 000003
【００３５】
【数２】
2004526362.tif 000004
図４に示す実施形態の場合、制御ユニット２０は、以下の式に基づき、ｉ番目のデジタル入力データストリームに対するアクティブなデータ処理時間Ｔａｃｔｉｖｅｉを算出する。即ち、
【００３６】
【数３】
2004526362.tif 000005
ここで、Ｒｉは、今回処理すべきデジタル入力データストリームのデータ伝送速度であり、Ｒｍａｘは、全てのデジタル入力及び出力データストリームの最大データ伝送速度である。最大デジタルデータ伝送速度Ｒｍａｘは、既知であって制御ユニット２０に記憶されているか又は図４に示す実施形態における制御ユニット２０によってクロック信号生成回路３６からライン４４を介して読み込まれるかのいずれかである。同様に、今回処理すべきデジタル入力データストリームのデータ伝送速度Ｒｉは、既知であるか又は制御ユニット２０によって基準信号入力部６に読み込まれるかのいずれかである。
【００３７】
図７は、本発明によるリアルタイムデータ処理システムの他の選択可能な動作方法を示す。本実施形態の場合、リアルタイムデータ処理システムの入力側は、図４に示す入力データバッファを有し、このことは、デジタル入力データストリームに対する切断動作をサイクルタイムＴｃｙｃｌｅの全割合時間Ｔｉに伸ばし、尚且つ、リアルタイム処理を確保することが可能なことを意味する。図８に示す手順の利点は、データ処理ユニットの開始及び停止動作の回数は、図７に示す手順と比較して、大幅に低減されるということである。
【００３８】
図８に示すように、デジタル入力データストリームｉは、例えば、全体的な最大利用可能時間Ｔｉの間、即ち、サイクルタイムの総利用可能割合時間の間における最初の２サイクルの間、アクティブな状態になり、第３サイクルでは、完全にイナクティブな状態になる。連続的にアクティブな状態にされる割合時間Ｔｉの数と、その後イナクティブな状態にされる割合時間Ｔｉの数との間の比は、制御ユニット２０によって確認され、ここで、以下の式が成立する。即ち、
【００３９】
【数４】
2004526362.tif 000006
ここで、Ｓは、イナクティブ状態の時間区間（停止）の数を示し、Ｒは、アクティブ状態の時間区間（動作）の数を示す。
【００４０】
アクティブ状態の割合時間Ｒの間、データ処理ユニット１７は、最大クロック周波数で動作し、このことは、最大伝送速度Ｒｍａｘに相当する。
そのデータ量をバッファリングするために必要な各入力データバッファストア９のメモリサイズｍｉは、この場合、少なくとも以下の通りである。即ち、
【００４１】
【数５】
2004526362.tif 000007
入力バッファストア９が空くとすぐに、本発明によるデータ処理システムの好適な実施形態は、Ｓサイクルの間、このチャネルをイナクティブな状態にするためのデータ処理を行ない、その結果、入力バッファストア９は再度満杯になる。
【００４２】
この場合、イナクティブ状態になるサイクル数は、好適には、１である。
例えば、ｎを固定したＮ．ＦＦＴ変換の場合のように、データ処理ユニットが、各入力チャネル用の同じサイズのデータブロックを異なるデータ伝送速度ｒｉでアクセスする必要がある場合はいつでも図８を参照して説明した実施形態を用いると有利である。１つの特に好適な実施形態において、これには、入力データバッファ９のデータ充足状態が、制御ユニット２０によって監視されることが含まれる。入力側におけるデータバッファのデータ充足状態が、閾値を下回る場合、データ処理ユニット１７は、関連する割合時間の間、次のサイクルでイナクティブな状態になる。
【００４３】
図５は、図４に示す実施形態にその殆どを基礎に置く本発明によるデジタルデータ処理システム１の他の実施形態を示す。図５に示す実施形態の場合、制御ライン４６を用いて、制御ユニット２０によってアクティブ状態にされるスイッチングユニット４５が更に備えられている。図５に示す実施形態の場合、デジタルデータ処理ユニット１７は、クロック信号入力部４３に印加されるクロック信号をオン及びオフにすることによって、アクティブ状態及びイナクティブ状態になる。
【００４４】
図６は、本発明によるデータ処理システム１の他の実施形態を示すが、このシステムでは、様々な入力チャネル用の可変のデータ処理時間が、追加して設けられた出力データバッファ４７−１乃至４７−Ｎのデータ充足状態から制御ユニット２０によって確認される。この場合、関連する出力データバッファ４７の検出されたデータ充足状態が、設定可能な閾値を超過した場合、デジタルデータ処理ユニット１７は、制御ライン２１を介して、制御ユニット２０によってイナクティブ状態にされる。出力データバッファストア４７のデータ充足状態は、関連するライン４８を介して制御ユニット２０に報告される。ある量のデータＴｉ・Ｒｉが出力データバッファストア４７に記憶されると直に、データ処理ユニット１７は、残りの割合時間Ｔｉの間、接続が切断される。
【００４５】
図９は、本発明によるデジタルリアルタイムデータ処理の方法を説明するためのタイミング図を示す。開始ステップＳ０の後、チャネルカウンタは、ステップＳ１で、初期化すなわち０に設定される。図１０に示すサブプログラムＳ２において、ｉ番目の入力データストリームは、データ処理ユニット１７によってデータ処理され、チャネルカウンタは、ステップＳ３でインクリメントされる。ステップＳ４において、チェックが行なわれ、全ての入力データストリームがサイクル内で処理されたか否か、即ち、チャネルカウンタが最大チャネル数Ｎに達したか否か判断する。全ての入力データストリームがサイクル内で処理された場合、ステップＳ１に戻り、次のサイクルが開始できる。逆の場合、次の入力チャネルに対して、即ち、次のデジタル入力データストリームに対してデータ処理が行なわれる。
【００４６】
図１０は、図９に示すサブプログラムＳ２の好適な実施形態を示す。ステップＳ２−１において、チェックが行なわれ、カウンタｐが、ｉ番目のチャネルに対するアクティブなタイムサイクルｒの確認済みの数より小さいか否か判断する。アクティブな割合時間Ｔｉに対して必要な数に達していない場合、データ処理ユニット１７がステップＳ２−２におけるデータ処理のためにアクティブ状態にされ、誤差ｐが、ステップＳ２−３においてインクリメントされる。ステップＳ２−４において、パッシブタイムカウンタＴｐがアクティブ状態にされ、また、ステップＳ２−５において、・・・であり、チェックが行なわれ、残りのパッシブタイムＴｐａｓｓｉｖｅが経過したか否か判断する。残りのパッシブタイムＴｐａｓｓｉｖｅ従って割合時間Ｔｉが経過した場合、データ処理ユニット１７は、ステップＳ２−６でイナクティブ状態にされ、サブプログラムは、ステップＳ２−７で終了する。
【００４７】
ステップＳ２−１において、このチャネルに対するアクティブタイムサイクルの必要な回数に到達し終えた場合、ステップＳ２−８でチェックを行ない、必要なイナクティブ（停止）サイクルの回数に達したか否か判断する。カウンタｑが、イナクティブサイクルの必要な回数ｓに達した場合、２つのカウンタｐ、ｑは、ステップＳ２−９でリセットされる。逆に、カウンタｑは、データ処理ユニット１７をアクティブ状態にすることなく、ステップＳ２−１０におけるイナクティブサイクルに対して、インクリメントされる。
【００４８】
本発明によるデジタルリアルタイムデータ処理システムは、既知の一定のデータ伝送速度を有するデジタルデータソースに対して、また、変動するデータ伝送速度を有するデータソースの双方に対して用い得る。アクティブ状態において予想可能な最大データ伝送速度で動作するデータ処理ユニット１７によってデータ処理に短じかい中断が発生すると、時分割多重モードのデータ処理ユニットは、いずれの制御装置の回路も複雑になることなく、異なるデータ伝送速度を有するデジタルデータソースに接続される。
【００４９】
固定時間フレームでは、様々なデータソースに対して、データ伝播時間が等しくなり、バッファストア用のメモリサイズが最小になる。
図５に示す実施形態の場合、データ処理は、動作クロックの接続を切断することによって、中断されるが、このことは、本実施形態が、特に低消費電力を特徴とすることを意味する。本発明によるデジタルリアルタイムデータ処理システムは、特に、若干異なるデータ伝送速度を有する様々なデジタルデータソースが存在する用途に用いると利点が得られる。このような用途は、特に、従来技術では実現が困難である。バッファストアは、スイングバッファストアの形態又はリングバッファストアの形態であることが好ましい。データブロック処理に対する１つの実施形態の場合、バッファストアは必要ない。
【図面の簡単な説明】
【００５０】
【図１】従来技術に基づく第１のデジタルリアルタイムデータ処理システムを示す図。
【図２】従来技術に基づく第２のデジタルリアルタイムデータ処理システムを示す図。
【図３】従来技術に基づく第３のデジタルリアルタイムデータ処理システムを示す図。
【図４】本発明によるデジタルリアルタイムデータ処理システムの第１の実施形態を示す図。
【図５】本発明によるデジタルリアルタイムデータ処理システムの第２の実施形態を示す図。
【図６】本発明によるデジタルリアルタイムデータ処理システムの第３の実施形態を示す図。
【図７】本発明によるデジタルリアルタイムデータ処理システムの動作方法を説明するためのタイミング図を示す。
【図８】本発明に基づくデジタルリアルタイムデータ処理システムの他の実施形態における動作方法を説明するための他のタイミング図を示す。
【図９】本発明によるデジタルリアルタイムデータ処理方法を説明するための第１のフローチャートを示す図。
【図１０】本発明によるリアルタイムデータ処理方法の好適な実施形態を説明するための他のフローチャートを示す図。
【符号の説明】
【００５１】
１  デジタルデータ処理システム
２  データ入力部
３  データライン
４  デジタルデータソース
５  ライン
６  基準信号入力部
７  ライン
８  入力部
９  入力バッファストア
１０  出力部
１１  ライン
１２  マルチプレクサ入力部
１３  マルチプレクサ
１４  マルチプレクサ出力部
１５  ライン
１６  データ入力部
１７  データ処理ユニット
１８  制御入力部
１９  制御ライン
２０  制御ユニット
２１  制御ライン
２２  制御入力部
２３  制御ライン
２４  制御入力部
２５  デマルチプレクサ
２６  デマルチプレクサ入力部
２７  ライン
２８  データ出力部
２９  デマルチプレクサ出力部
３０  ライン
３１  データ出力部
３２  データシンク
３３  データライン
３４  基準信号ライン
３５  入力部
３６  クロック信号生成回路
３７  出力部
３８  ライン
３９  入力部
４０  周波数逓倍回路
４１  出力部
４２  ライン
４３  クロック入力部
４４  ライン
４５  スイッチングデバイス
４６  制御ライン
４７  出力データバッファ
４８  ライン
【図１】
2004526362.tif 000008
【図２】
2004526362.tif 000009
【図３】
2004526362.tif 000010
【図４】
2004526362.tif 000011
【図５】
2004526362.tif 000012
【図６】
2004526362.tif 000013
【図９】
2004526362.tif 000014
【図１０】
2004526362.tif 000015
【国際公開パンフレット】
2004526362.tif 000016
2004526362.tif 000017
2004526362.tif 000018
2004526362.tif 000019
2004526362.tif 000020
2004526362.tif 000021
2004526362.tif 000022
2004526362.tif 000023
2004526362.tif 000024
2004526362.tif 000025
2004526362.tif 000026
2004526362.tif 000027
2004526362.tif 000028
2004526362.tif 000029
2004526362.tif 000030
2004526362.tif 000031
2004526362.tif 000032
2004526362.tif 000033
2004526362.tif 000034
2004526362.tif 000035
2004526362.tif 000036
2004526362.tif 000037
2004526362.tif 000038
2004526362.tif 000039
2004526362.tif 000040
2004526362.tif 000041
2004526362.tif 000042
2004526362.tif 000043
2004526362.tif 000044
2004526362.tif 000045
2004526362.tif 000046
2004526362.tif 000047
2004526362.tif 000048
2004526362.tif 000049
2004526362.tif 000050
2004526362.tif 000051
2004526362.tif 000052
2004526362.tif 000053
【国際調査報告】
2004526362.tif 000054
2004526362.tif 000055
2004526362.tif 000056
2004526362.tif 000057