(57)【要約】バイポーラトランジスタが、第一のドーピング形を有する半導体物質のコレクタ領域と、第二のドーピング形を有する半導体物質のベース領域と、前記第一のドーピング形を有するエミッタ領域とを有する。接合部が、前記エミッタ領域と前記ベース領域との間にもたらされ、前記接合部から見て空乏領域が前記エミッタ領域に延在する。前記エミッタ領域は、第一の半導体物質の層及び第二の半導体物質の層を有する。前記第一の半導体物質は、前記第二の半導体物質よりも高い真性キャリア濃度を有する。前記第二の半導体物質の層は、前記空乏領域の外側に位置される。前記第二の半導体物質は、オージェ再結合が発生するようなドーピング濃度を有する。本発明は、当該バイポーラトランジスタを有する半導体デバイスにも関する。前記バイポーラトランジスタを製造する方法は、第一のドーピング形を備える半導体物質のコレクタ領域上に第一のドーピング形を有するエミッタ領域と、第二のドーピング形を有する半導体物質のベース領域とを形成するステップを有する。前記エミッタ領域は、第一の半導体物質の第一の層をエピタキシャルにより堆積し、続いて第二の半導体物質の第二の層をエピタキシャルにより堆積することによって形成される。前記第二の層は、オージェ再結合が発生するように前記第一のドーピング形でドーピングされる。前記第二の半導体物質の真性キャリア濃度は、前記第一の半導体物質の真性キャリア濃度よりも高い。オージェ再結合は、ベース電流で支配的に発生し、前記ベース電流及び前記バイポーラトランジスタの電流ゲインの正確なチューニングを可能にする。
2004538645.tif 000002
【特許請求の範囲】
【請求項１】
第一のドーピング形のコレクタ領域と、
第二のドーピング形のベース領域と、
前記第一のドーピング形のエミッタ領域と、
前記エミッタ領域と前記ベース領域との間に位置され、自身から見て空乏領域が前記エミッタ領域に延在する接合部と
を有し、
前記エミッタ領域が第一の半導体物質の層及び第二の半導体物質の層を有するバイポーラトランジスタにおいて、
前記第二の半導体物質の真性キャリア濃度が前記第一の半導体物質の前記真性キャリア濃度を上回り、前記第二の半導体物質の前記層が前記空乏領域の外側に位置され、前記第二の半導体物質はオージェ再結合が発生するようにドーピングされることを特徴とするバイポーラトランジスタ。
【請求項２】
前記第二の半導体物質が前記層の少なくとも一部に渡って少なくともほぼ一定である組成を有する請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記第一の半導体物質が少なくとも主としてシリコンを有し、前記第二の半導体物質がシリコンとゲルマニウムとの組成を有する請求項１又は２に記載のバイポーラトランジスタ。
【請求項４】
前記層が、少なくとも３×１０２０ｃｍ−３のドーピング濃度のドーピングを有する請求項１、２又は３に記載のバイポーラトランジスタ。
【請求項５】
前記組成におけるゲルマニウムの前記割合が３０％よりも低い請求項３に記載のバイポーラトランジスタ。
【請求項６】
前記層が、前記接合部から垂直に見て３ｎｍを上回る厚さを有する請求項１、３又は４に記載のバイポーラトランジスタ。
【請求項７】
前記エミッタ領域がエミッタコンタクトを有し、前記第二の半導体物質を備える前記層が前記エミッタコンタクトに少なくともほぼ隣接する請求項１に記載のバイポーラトランジスタ。
【請求項８】
前記第一の半導体物質の半導体本体を有し、請求項１乃至７の何れか一項に記載のバイポーラトランジスタを備える半導体デバイス。
【請求項９】
第一のドーピング形のコレクタ領域と、上に前記第一のドーピング形のエミッタ領域が形成される、第二のドーピング形のベース領域とを有し、前記エミッタ領域が第一の半導体物質の層及び第二の半導体物質の層を有するバイポーラトランジスタを製造する方法において、前記エミッタ領域が、前記第一の半導体物質の第一の層をエピタキシャルによりもたらすことによって形成され、後続して前記第二の半導体物質の第二の層は、オージェ再結合が発生するように前記第一のドーピング形でドーピングされると共にエピタキシャルによってもたらされ、前記第二の半導体物質の前記真性キャリア濃度が前記第一の半導体物質の前記真性キャリア濃度を上回ることを特徴とする方法。
【請求項１０】
前記第二の層における前記第二の半導体物質の前記組成が、少なくともほぼ一定である請求項９に記載の方法。
【請求項１１】
もたらされる前記第一の半導体物質が少なくともかなりシリコンを有し、もたらされる前記第二の半導体物質がシリコンとゲルマニウムとの組成を有する請求項９又は１０に記載の方法。
【請求項１２】
前記第二の層にもたらされる前記ドーピングが３×１０２０ｃｍ−３よりも高いドーピング濃度を有する請求項９、１０又は１１に記載の方法。
【請求項１３】
前記第二の半導体物質の前記第二の層が、前記エピタキシャルによる成長プロセスの間、前記第一のドーピング形でその場でドーピングされる請求項９、１０又は１１に記載の方法。
【請求項１４】
エミッタコンタクトが、前記エミッタ領域上において多結晶シリコン層に前記第一のドーピング形をもたらすことによって前記エミッタ領域上に形成され、前記第二の層が、前記多結晶シリコン層からの前記ドーピングの原子の外部拡散によってドーピングされる請求項９、１０、１１又は１２に記載の方法。
【請求項１５】
前記組成におけるゲルマニウムの前記割合が３０％よりも低くなるように選択される請求項１１に記載の方法。
【請求項１６】
前記第二の層の前記厚さが３ｎｍよりも高くなるように選択される請求項９に記載の方法。
【請求項１７】
請求項９乃至１６に記載の方法によって製造されるバイポーラトランジスタを備え、前記第一の半導体物質の半導体本体を有する半導体デバイスを製造する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、
第一のドーピング形のコレクタ領域と、
第二のドーピング形のベース領域と、
前記第一のドーピング形のエミッタ領域と、
前記エミッタ領域と前記ベース領域との間に位置され、自身から見て空乏領域が前記エミッタ領域に延在する接合部と
を有し、
前記エミッタ領域が第一の半導体物質の層及び第二の半導体物質の層を有するバイポーラトランジスタに関する。
【０００２】
本発明は、第一のドーピング形のコレクタ領域と、第二のドーピング形のベース領域とを有し、その上に前記第一のドーピング形のエミッタ領域が形成され、前記エミッタ領域が第一の半導体物質の層及び第二の半導体物質の層を含むバイポーラトランジスタを製造する方法にも関する。
【０００３】
【従来の技術】
米国特許第ＵＳ−Ａ５３５９１２号は、高い周波数で好適に動作し得るバイポーラトランジスタを開示している。前記バイポーラトランジスタは、通常１００ＧＨｚのカットオフ周波数を有しており、その結果として、前記トランジスタは、４０Ｇｂ／ｓを伝送するための光通信ネットワークにおけるコンポーネントとして好適に使用され得る。
【０００４】
前記バイポーラトランジスタは、シリコンから構成され、ＧｅｘＳｉ１−ｘ歪層（ＧｅｘＳｉ１−ｘ  ｓｔｒａｉｎｅｄ  ｌａｙｅｒ）を備えるベース領域を含んでいる。ＧｅｘＳｉ１−ｘの伝導帯（ｃｏｎｄｕｃｔｉｏｎ  ｂａｎｄ）がＳｉの伝導帯と一致し、ＧｅｘＳｉ１−ｘの価電子帯（ｖａｌｅｎｃｅ  ｂａｎｄ）がＳｉの価電子帯に対してエネルギー的にΔＥＶだけ移動している場合、ＧｅｘＳｉ１−ｘのバンドギャップはＳｉのバンドギャップよりも狭いので、同等の電流レベル（ｃｏｍｐａｒａｂｌｅ  ｃｕｒｒｅｎｔ  ｌｅｖｅｌ）におけるシリコンバイポーラトランジスタに比べてエミッタ領域及びベース領域における蓄積電荷（ｃｈａｒｇｅ  ｓｔｏｒａｇｅ）は低減される。前記トランジスタの動作速度を最大限化するために、前記ベース領域におけるゲルマニウムの割合（ｐｅｒｃｅｎｔａｇｅ）は可能な限り高くされる。
【０００５】
知られているバイポーラトランジスタにおいて、エミッタにおける前記蓄積電荷も低減される。このことは、前記接合部から見て前記バンドギャップが前記エミッタコンタクトの方向に直線的に減少するという事実に起因され得る。前記バイポーラトランジスタの動作中、少数電荷キャリアは、前記ベース領域から前記エミッタ領域に注入（ｉｎｊｅｃｔ）されると共に、前記エミッタ領域における内部電界によって加速され、その結果、平均滞在期間（ａｖｅｒａｇｅ  ｒｅｓｉｄｅｎｃｅ  ｔｉｍｅ）が低減される。
【０００６】
前記ベース領域におけるＧｅｘＳｉ１−ｘ歪層は、バンドギャップΔＥＶの変化をもたらす。その結果、前記コレクタ電流はΔＥＶによって指数関数的に増加する。その結果として、前記コレクタ電流と前記ベース電流との比率（ｑｕｏｔｉｅｎｔ）として規定される電流ゲインは非常に増加する。ＧｅｘＳｉ１−ｘを備えるベース領域の不利点は、前記電流ゲインが高すぎることにある。その結果、コレクタ・エミッタ間ブレークダウン（ｃｏｌｌｅｃｔｏｒ−ｅｍｉｔｔｅｒ  ｂｒｅａｋｄｏｗｎ）が急激に発生する。前記デバイスは、前記バイポーラトランジスタが内部で電流を増幅するため、ロバスト（ｒｏｂｕｓｔ）ではない。実際の用途では、約１００の電流ゲインしか所望されない。
【０００７】
知られているヘテロ接合型バイポーラトランジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）において、コレクタ電流は、ベースドーピングを増加させることによって低減される。更にエミッタコンタクトは、従来から使用されている多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）の代わりに、メタルから構成される。メタルコンタクトにおける少数電荷キャリアの再結合は、多結晶シリコンコンタクトにおける少数電荷キャリアの再結合を約一桁のオーダで上回っている。その結果、ベース電流は約一桁のオーダで増加される。
【０００８】
前記知られているバイポーラトランジスタの不利点は、前記ベース電流値のセットが困難なことにある。前記メタルコンタクトは、前記エミッタ領域と境界を接し、前記エミッタ領域の第二の半導体物質とのインタフェイスにおいて反応をおこすので、前記接合部から見て前記エミッタ領域の幅はバラツキ（ｖａｒｉａｔｉｏｎ）の影響を非常に受けやすい。
【０００９】
高速用途を目的とするバイポーラトランジスタの前記エミッタ領域の幅は非常に狭いので、前記エミッタ領域の一部を消費させる前記インタフェイスの反応により、前記エミッタ幅の減少は比較的大きくなる。前記ベース電流は、前記エミッタ領域の幅、及び前記エミッタ領域と前記メタルとの間のインタフェイスに非常に依存性がある。メタルコンタクトにより、バイポーラトランジスタ間のベース電流にかなりのバラツキがもたらされ、それ故に電流ゲインにかなりのバラツキがもたらされる。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、冒頭の段落に記載の種類のバイポーラトランジスタを提供することにある。これにより、前記ベース電流を介して電流増幅が非常に正確に調整可能となる。
【００１１】
【課題を解決するための手段】
本発明によるバイポーラトランジスタによれば、第二の半導体物質の真性キャリア濃度が第一の半導体物質の真性キャリア濃度を上回り、前記第二の半導体物質の層が前記空乏領域の外側の位置され、前記第二の半導体物質はオージェ再結合が起こるようにドーピングされることにより当該目的は達成される。
【００１２】
前記バイポーラトランジスタが動作しているとき、前記ベース領域から前記エミッタ領域に注入される少数電荷キャリアは、前記エミッタ領域と境界を接するエミッタコンタクトの方向に前記空乏領域から拡散する。第二の半導体物質の層において、少数電荷キャリアの真性濃度ｎｉは、第二の半導体物質の、より狭いバンドギャップのため、第一の半導体物質の層における真性濃度よりも高くなっている。半導体において、ｎが電子濃度でｐが正孔濃度である場合ｎｉ２＝ｎｐとなるので、少数電荷キャリアの増大した濃度が第二の半導体物質の層にもたらされる。ベース電流の増加をもたらす物理的効果はオージェ再結合と称される。
【００１３】
高いドーピング濃度を有する半導体物質において過剰な電荷キャリアが再結合する場合にオージェ再結合は発生する。再結合速度に関連して、捕獲（ｔｒａｐ）（ショットキーリードホール再結合（Ｓｃｈｏｔｔｋｙ  Ｒｅａｄ  Ｈａｌｌ  ｒｅｃｏｍｂｉｎａｔｉｏｎ））のため正孔と電子との間で直接再結合が発生する可能性は無視されてはならない。オージェ再結合の場合、相互に作用する三つの電荷キャリア、すなわち二つの電子及び一つの正孔か、二つの正孔及び一つの電子かの何れかが存在する。二つの電荷キャリアは再結合し、第三の電荷キャリアは入射電荷キャリア（ｉｎｃｉｄｅｎｔ  ｃｈａｒｇｅ  ｃａｒｒｉｅｒ）からのインパルスと前記再結合によって開放されるエネルギーとを占有する。
【００１４】
ｎ形エミッタに対して、オージェ再結合は電子濃度に二次元的な依存性があり、正孔濃度に一次元的な依存性がある。より狭いバンドギャップ、それ故により高い真性濃度を有する第二の半導体物質の使用によって、正孔濃度が何桁ものオーダで上昇する場合、オージェ再結合は主にベース電流に寄与する。少数電荷キャリアの増加は、バンドギャップの減少に指数関数的に依存している。従って、第二の半導体物質の組成（ｃｏｍｐｏｓｉｔｉｏｎ）の関数として前記バンドギャップを正確にセットすることによって、前記ベース電流は非常に正確にセットされ得るので、前記電流増幅も非常に正確にセットされ得る。
【００１５】
前記エミッタ領域における第一の半導体物質は例えばＩｎＡｌＡｓであってもよく、第二の半導体物質は例えばＩｎＧａＡｓであってもよい。当該物質に対するｎ形ドーピングは例えばシリコンであり、ｐ形ドーピングは例えばベリリウム（ｂｅｒｙｌｌｉｕｍ）である。代わりにシリコンは、第一の半導体物質としてのＳｉと第二の半導体物質としてのＧｅｘＳｉ１−ｘ組成とを有するバイポーラトランジスタのために使用されてもよい。ｎ形ドーピングに対しては、例えばＡｓ又はＰが使用され得ると共に、ｐ形ドーピングに対しては、例えばＢが使用され得る。
【００１６】
比較的高い真性濃度のため、Ｇｅは第二の半導体物質として特に好適に使用され得る。
【００１７】
有利なことに、第二の半導体物質は、前記層の少なくとも一部に渡って少なくともほぼ一定の組成を有する。その結果、前記真性キャリア濃度と共に、前記バンドギャップは前記部分に渡って少なくともほぼ一定となる。第二の半導体物質の組成が変化する状態と比較して、少なくともほぼ一定の組成を有する前記層の部分においてオージェ再結合のより良好なセッティングが実現され得るので、オージェ再結合が支配的な前記ベース電流はより正確にセットされ得る。
【００１８】
好ましくは、前記エミッタ領域の第一の半導体物質はシリコンで、第二の半導体物質はＳｉとＧｅとの組成を有する。
【００１９】
ＧｅｘＳｉ１−ｘの大きな利点は、エネルギー的に、ＧｅｘＳｉ１−ｘの伝導帯がシリコンの伝導体と同じレベルとなることにある。それによって、前記ベース電流が、第二の半導体層におけるＧｅの割合によって正確に調整され得る一方で、前記コレクタ電流に影響を及ぼさないことが可能となる。ＧｅｘＳｉ１−ｘ組成を備える前記層の部分の、より狭いバンドギャップのため、前記正孔濃度は前記半導体層において増大する。前記正孔濃度の増加は、前記バンドギャップの減少に指数関数的に依存している。ＧｅｘＳｉ１−ｘのバンドギャップは、Ｇｅの割合にほぼ直線的な依存性を有する。ＧｅｘＳｉ１−ｘを使用することによって前記正孔濃度が数桁のオーダで増加する場合、オージェ再結合は前記ベース電流に支配的に寄与する。
【００２０】
更なる利点は、とりわけカットオフ周波数ｆＴによって特徴付けられる前記デバイスの動作速度及び前記コレクタ電流が変化しないことにある。電流増幅が低減され得ると、前記エミッタ・コレクタ間ブレークダウン電圧ＢＶｃｅｏは増大し、それ故に積ｆＴ×ＢＶｃｅｏも増大する。
【００２１】
更なる利点は、前記電流増幅が、温度効果の影響を受けにくいことにある。パワートランジスタのように多量の電流を伝達するバイポーラトランジスタは前記電流によって内部発熱（ｉｎｔｅｒｎａｌｌｙ  ｈｅａｔ）する。その結果、前記電流増幅が増大する。前記エミッタ領域におけるＧｅｘＳｉ１−ｘの、より狭いバンドギャップのため、前記エミッタ領域におけるＧｅｘＳｉ１−ｘは電流増幅について負の温度効果を有している。当該負の温度効果は、正の温度効果を少なくとも部分的に補償する。その結果前記電流増幅は温度の関数として、より一定の状態を保つ。
【００２２】
高速バイポーラトランジスタにとって、少数電荷キャリアの寿命（ライフタイム（ｌｉｆｅｔｉｍｅ））が短いことは重要である。少数電荷キャリアの当該寿命τはおよそτ＝１／（ΓＮ２）となる。ここで、シリコンの場合、Γ＝２×１０−３１ｃｍ６ｓ−１となり、Ｎは前記エミッタ領域の層の部分におけるドーピングである。従って、３×１０２０ｃｍ−３のドーピング濃度において、前記寿命は通常０．０５ｎｓとなる。それ故、短い寿命を実現するために、ドーピング濃度は有利なことに、第二の半導体物質を含む前記層の部分において可能な限り、好ましくは３×１０−２０ｃｍ−３よりも高くされる。
【００２３】
第二の半導体物質を有する前記層の部分がｎ形ドーピングされることは有利となる。概して、ｎｐｎトランジスタはｐｎｐトランジスタよりも高速である。電子の移動度は正孔の移動度よりも数倍高いので、電子の電荷輸送（ｃｈａｒｇｅ  ｔｒａｎｓｐｏｒｔ  ｏｆ  ｅｌｅｃｔｒｏｎ）が高速となる。更に、ｎ形ドーピング、特にＡｓ（砒素）の可溶度（ｓｏｌｕｂｉｌｉｔｙ）はＢ（硼素）のようなｐ形ドーピングの可溶度よりもずっと高いので、比較的多くの電荷キャリアが電気的に活性（ａｃｔｉｖｅ）となる。
【００２４】
更にｎ形ドーピングにより、ずっとより浅い（ｓｈａｌｌｏｗ）エミッタが製造され得るので、前記エミッタにおける蓄積電荷は比較的少量となる。前記トランジスタの製造において、Ａｓ及びＳｂ（アンチモン）のようなｎ形ドーピング原子の拡散はＢのようなｐ形ドーピング原子の拡散よりずっと低いレートで行われるので、ずっとより急峻なドーピングプロファイルが製造され、前記エミッタはより浅くなる。
【００２５】
第二の半導体物質の組成におけるゲルマニウムの最大限の割合は、前記層の厚さと関連付けられる。ゲルマニウムの格子定数（５．６６Å）はシリコンの格子定数（５．４３Å）を上回るので、当該層がシリコン格子上にエピタキシャルによってもたらされる場合、圧縮ストレス（ｃｏｍｐｒｅｓｓｉｖｅ  ｓｔｒｅｓｓ）がＧｅｘＳｉ１−ｘ層において発生する。ＧｅｘＳｉ１−ｘ層における前記ストレスが大きすぎる場合、前記層の緩和（ｒｅｌａｘｔｉｏｎ）がなされる。ＧｅｘＳｉ１−ｘの割合が実際上３０％を上回る場合、ＧｅｘＳｉ１−ｘ層により前記ストレスは緩和されるので、前記層はもはや正しくエピタキシャルな態様とならず、格子誤差（ｌａｔｔｉｃｅ  ｅｒｒｏｒ）及び格子欠陥（ｌａｔｔｉｃｅ  ｄｅｆｅｃｔ）が発生する。従って、実際Ｇｅの割合は比較的低くなる。
【００２６】
少数電荷キャリアが前記層の部分を介してトンネルせず、代わりに第二の半導体物質におけるオージェ再結合を介してトンネルし得ることは重要である。このため、前記層の部分は、物質に依るが通常数ナノメートルを超す、少なくとも数層の原子層の幅を有している。しかしながら、３０％もの高いＧｅ濃度に対して、前記ストレス緩和のため前記層があまり厚くなりすぎないこと、すなわち前記厚さが通常１０ｎｍを下回ることは望ましい。
【００２７】
好ましくは、第二の半導体物質を備える前記層は前記エミッタコンタクトとほぼ隣接する。概して前記ドーピングは前記エミッタ領域内に拡散工程によって拡散されるので、第一の形のドーピング原子濃度は表面において最も高くなる。この場合、第二の半導体の層の部分におけるオージェ再結合は非常に活発（ｓｕｂｓｔａｎｔｉａｌ）となる。オージェ再結合の支配的な効果のため、前記ベース電流は、Ｇｅ濃度を変化させることによって完全に調整され得る。しかしながら、前記エミッタ領域における前記ドーピング濃度が少なくともほぼ一定の場合、第二の半導体物質を備える前記層が前記空乏領域と少なくともほぼ隣接している場合は有利となる。前記位置において少数電荷キャリア濃度が最も高くなるからである。
【００２８】
バイポーラトランジスタは、第一の半導体物質の半導体本体を有する半導体デバイスの部分であってもよい。本発明は当該デバイスにも関する。
【００２９】
前記半導体デバイスは、例えばバイポーラトランジスタとＣＭＯＳ回路との集積回路（ＢｉＣＭＯＳ）又はメモリであってもよい。第一の半導体物質の半導体本体は、例えばシリコンであってもよく、前記バイポーラトランジスタはＧｅｘＳｉ１−ｘＨＢＴであってもよい。
【００３０】
代わりに、前記半導体本体はＩｎＰ（インジウム燐）であってもよく、前記バイポーラトランジスタはＩｎＡｌＡｓ／ＩｎＧａＡｓ  ＨＢＴであってもよい。
【００３１】
本発明の他の目的は、冒頭の段落において記載されている種類のバイポーラトランジスタを製造する方法を提供することにあり、それによって、前記ベース電流値が正確に規定される。
【００３２】
本発明による方法によれば、第一の半導体物質の第一の層が前記ベース領域上にエピタキシャルによってもたらされ、その後第二の半導体物質の第二の層は、オージェ再結合が発生する態様で第一のドーピング形でドーピングされると共に、後続してエピタキシャルによってもたらされ、第二の半導体物質の真性キャリア濃度が第一の半導体物質の真性キャリア濃度を上回ることにより本発明の目的は達成される。
【００３３】
比較的より広いバンドギャップと、より低い真性キャリア濃度とを有する第一の半導体物質は、例えばＩｎＡｌＡｓであってもよく、第二の半導体物質はＩｎＧａＡｓであってもよい。前記層は、例えばガスソース分子線エピタキシ（ｇａｓ  ｓｏｕｒｃｅ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）によって前記ベース領域上にエピタキシャル成長される。前記エミッタについては、例えば深くドーピングされたｎ形エミッタが使用されることは可能で、前記ドーピングは例えばイオンインプランテーション及び拡散によってもたらされる。オージェ再結合が発生するドーピング濃度は前記半導体物質に依存性をもつ。前記ドーピング濃度は比較的高く、概してバンドギャップの狭帯化をもたらす。第二の半導体物質は、例えばＩＩＩ−Ｖ族半導体、ゲルマニウム、又はＳｉＧｅのようなゲルマニウムの化合物であってもよい。
【００３４】
有利なことに、第二の層における第二の半導体物質の組成は少なくともほぼ一定である。前記物質の一定の組成は、前記バンドギャップが少なくともほぼ一定であり、それ故電荷キャリアの前記真性濃度も少なくともほぼ一定となるという利点を有している。これにより、オージェ再結合の発生量（ｍａｇｎｉｔｕｄｅ  ｏｆ  Ａｕｇｅｒ  ｒｅｃｏｍｂｉｎａｔｉｏｎ）が正確に調整され得る。
【００３５】
前記エミッタ領域における半導体物質の有利な組み合わせとしては、第一の半導体物質としてのＳｉ、並びに第二の半導体物質としての、ＳｉとＧｅとの組成がある。大きな利点は、前記エピタキシが、ＭＢＥのような低速成長方法を使用して行われ得るばかりでなく、化学気相成長法（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）のような高速堆積方法によっても行われ得ることにある。前記堆積プロセス中、前記ドーピングはその場（ｉｎ  ｓｉｔｕ）でもたらされる。当該態様で、第二の半導体物質においてほぼ一定のドーピングレベルが保証される。全エミッタ領域が同じドーピング形、例えばｎ形を有していると、第一の半導体物質をｎ形ドーピングすることは有利となるので、同じｎ形ドーピングを有する第二の半導体物質の成長プロセスにおいてガスをスイッチオンすることは必要でなくなる。その結果、前記ドーピングはより均質となり、オートドーピング（ａｕｔｏｄｏｐｉｎｇ）が発生しない。
【００３６】
前記半導体物質においてその場（ｉｎ  ｓｉｔｕ）でもたらされ得るドーピングレベルは、前記堆積温度と前記ドーピング原子とに依存する。Ａｓの可溶度は、前記堆積が行われる温度に関係している。Ｐはより低い可溶度の生成物をもたらし、それ故に前記エミッタ領域における高いドーピングレベルにほとんど適していない。しかしながら、クラスタリング（ｃｌｕｓｔｅｒｉｎｇ）する場合、Ｓｂは比較的低い可溶度の生成物をもたらすが、１×１０２０ｃｍ−３のドーピング濃度が達成され得る。Ｓｂの利点は、拡散係数が比較的低いので急峻なプロファイルが得られ得ることにある。
【００３７】
代わりに、前記エミッタ領域における高いドーピングレベルは、前記エミッタコンタクトが、前記エミッタ領域上に第一のドーピング形のドーピングを有する多結晶シリコン層をもたらすことによって前記エミッタ領域上に形成され、第二の層が前記多結晶シリコン層のドーピング原子の外部拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）を介してドーピングされることによってもたらされ得る。前記ドーピングは、前記堆積プロセス中、前記多結晶シリコンにおいてもたらされてもよかったが、概して前記ドーピングはイオンインプランテーションを介して前記多結晶シリコン層にもたらされる。その後、約９００℃もの高温におけるステップ中、前記ドーピング原子は前記多結晶シリコン層から前記エミッタ領域に拡散される。浅いエミッタ領域を得るように、高温における前記拡散期間が短くなっていることを確認することは重要である。このことを実現するために、ＲＴＡ（ラピッドサーマルアニール（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ））又はレーザアニール（ｒａｓｅｒ  ａｎｎｅａｌｉｎｇ）がしばしば使用される。前記ドーピングがほんの数秒間しか高温状態にされない結果、外部拡散は少なくなる。
【００３８】
第一の半導体物質の半導体本体を有する半導体デバイスを製造する有利な方法において、前記コレクタ及び前記ベース領域が概して基板上に設けられる。ＩｎＡｌＡｓ／ＩｎＧａＡｓトランジスタの場合、前記半導体物質はＩｎＰとなる。
【００３９】
光電子ネットワーク（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  ｎｅｔｗｏｒｋ）におけるコンポーネントとして非常に好適に使用され得る光電子回路（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  ｃｉｒｃｕｉｔ）を形成するようにＩｎＰデバイスがＩｎＡｌＡｓ／ＧａＡｓのバイポーラトランジスタに組み込まれてもよい。シリコンのバイポーラトランジスタ及びＳｉの半導体本体を有する半導体デバイスがＢｉＣＭＯＳ及びエンベデッドメモリに対して特に好適に使用され得る。
【００４０】
バイポーラトランジスタは、ほんの数回の追加のマスキングステップしか必要としないＣＭＯＳプロセスで製造される。
【００４１】
国際特許第ＷＯ９７３７３７７号に記載されているように、前記エミッタ領域は、例えば酸化膜（ｏｘｉｄｅ）及び／又は窒化膜（ｎｉｔｒｉｄｅ）のエミッタ窓（ｅｍｉｔｔｅｒ  ｗｉｎｄｏｗ）において選択的にエピタキシャル成長され得る。
【００４２】
選択エピタキシ（ｓｅｌｅｃｔｉｖｅ  ｅｐｉｔａｘｙ）によってエミッタ窓において前記エミッタを成長させることは、追加のマスキングステップを必要としないため有利となる。選択成長は困難なので、米国特許第ＵＳ５８２１１４９号に記載されているように前記エミッタ領域は代わりにディファレンシャルエピタキシャル層（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｐｉｔａｘｉａｌ  ｌａｙｅｒ）で形成されてもよい。
【００４３】
概して、前記プロセスにおける遅い段階で前記エミッタを形成するので、前記エミッタの温度見積りは低くなり、その結果、前記エミッタが浅くなり、前記ドーピング原子が電気的に不活性化（ｄｅａｃｔｉｖａｔｅ）されないことは有利となる。
【００４４】
前記半導体デバイスにおける前記エミッタ領域を形成するために、上記の方法及び全ての組み合わせも前記半導体デバイスに適用される。
【００４５】
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明される。
【００４６】
【発明の実施の形態】
図１に示されているバイポーラトランジスタは、第一のドーピング形のコレクタ領域１と、第二のドーピング形のベース領域２と、第一のドーピング形のエミッタ領域３とを有している。接合部４がエミッタ領域３とベース領域２との間にもたらされており、前記接合部から見て空乏領域５がエミッタ領域３に延在している。エミッタ領域３は、第一の半導体物質の層６及び第二の半導体物質の層７を有している。
【００４７】
第二の半導体物質７の真性キャリア濃度は、第一の半導体物質６の真性キャリア濃度よりも高い。第二の半導体物質７は、空乏領域５の外側に位置されている。第二の半導体物質を有している層７は、比較的深くドーピングされている。前記ドーピングは深いので、オージェ再結合（Ａｕｇｅｒ  ｒｅｃｏｍｂｉｎａｔｉｏｎ）が発生する。示されている実施例において、第二の半導体物質の組成が少なくともほぼ一定の場合、層７の部分８は、層７全体と等しくなる。
【００４８】
図２に示されているバイポーラトランジスタの有利な実施例において、第一の半導体物質の層６はシリコンから構成されており、第二の半導体物質の層７はシリコン及びゲルマニウムを含む組成から構成されている。
【００４９】
ＳｉＧｅ（シリコンゲルマニウム）の層７は、砒素（Ａｓ）でドーピングされるｎ形であり、そのプロファイルは、３×１０２０ｃｍ−３より高いドーピング濃度において急峻となる。前記エミッタ領域におけるＳｉＧｅにより、正孔平衡濃度（ｅｑｕｉｌｉｂｒｉｕｍ  ｃｏｎｃｅｎｔｒａｔｉｏｎ）が局部的に上昇される。オージェ再結合は、ｎ形濃度の場合、二次元的にスケーリングされ、正孔濃度の場合、一次元的にスケーリングされている。オージェ再結合は、ベース電流を増加させるために使用される。ゲルマニウムの割合が１０％及び２０％の各々で上昇される場合、正孔濃度は数桁のオーダで増大する。層７において、ゲルマニウムを含まない正孔濃度の基準レベルが曲線ａによって示されている。１０％ゲルマニウムの正孔濃度は曲線ｂによって示され、２０％ゲルマニウムの正孔濃度は曲線ｃによって示されている。２０％ゲルマニウムにおいて、層７における正孔濃度は一桁のオーダより高く増大する。
【００５０】
当該実施例において、層７は１０ｎｍの厚さ９を有している。前記層の当該厚さ９は、ほぼ全部の正孔のオージェ再結合を発生させるのに十分な厚さである。当該実施例において、層７は、エミッタコンタクト１０の下部５ｎｍに位置されている。エミッタコンタクト１０において、正孔に対する平衡濃度がもたらされている。エミッタコンタクトにおける表面再結合（ｓｕｒｆａｃｅ  ｒｅｃｏｍｂｉｎａｔｉｏｎ）とオージェ再結合との両方が前記正孔濃度と線形な関係にあるとき、オージェ再結合がベース電流に対して支配的に寄与することは明らかである。結局、２０％ゲルマニウム（曲線ｃ）の場合、エミッタコンタクト１０における正孔平衡濃度は、基準曲線ａにおけるオーダより小さい、一桁のオーダよりも高くなる。
【００５１】
第二の半導体物質７の層７は、前記エミッタコンタクトと境界を接していてもよい。例えば多結晶シリコンのエミッタコンタクトと単結晶シリコン（ｍｏｎｏｓｉｌｉｃｏｎ）のエミッタ領域との間のインタフェイスが概して不完全だと、前記層の部分は前記エミッタコンタクト及び前記エミッタ領域の表面のちょうど下部に位置される。
【００５２】
ベース電流におけるゲルマニウムの割合増加の効果が、図３に示されている。１Ｖのコレクタ・ベース間電圧ＶＣＢにおいて、前記割合が０から２０％に増加すると、前記ベース電流は約１０分の１増加する。始めの過剰に高い電流ゲイン１３００は１３０に低減される。コレクタ電流値は、ゲルマニウムの割合が増加しても変化しないままである。カットオフ周波数も９０ＧＨｚで一定となる。
【００５３】
バイポーラトランジスタは、第一の半導体物質の半導体本体を有する半導体デバイスの一部であってもよい。前記バイポーラトランジスタの前記半導体物質は、結晶シリコン、ＩＩＩ−Ｖ族半導体、Ｓｉ−Ｇｅ、Ｓｉ−Ｃ層、又は他の化合物であってもよい。
【００５４】
図４において、図１の一部に対応する部分が、同じ参照番号によって示されている。本発明による方法において、第一のドーピング形のコレクタ領域１及び第二のドーピング形のベース領域２上に第一のドーピング形のエミッタ領域３が形成される。エミッタ領域３は、第一の半導体物質の第一の層６をエピタキシャルにより設けることによって形成される。その後、第二の半導体物質の第二の層７は、オージェ再結合が発生する態様で第一のドーピング形でドーピングされると共にエピタキシャルによってもたらされる。第二の半導体物質の真性キャリア濃度は、第一の半導体物質の真性キャリア濃度を上回っている。
【００５５】
本発明による有利な方法において、５×１０１７ｃｍ−３のｐ形ドーピングの０．４μｍのエピタキシャル層が、深くドーピングされたｎ形基板上にもたらされる。例えば２０ｎｍの真性ＧｅｘＳｉ１−ｘ（ｘ＝０．１８）、６×１０１９ｃｍ−３のボロン（ｂｏｒｏｎ）でドーピングされた５ｎｍのＧｅｘＳｉ１−ｘ（ｘ＝０．１８）及び１０ｎｍの真性ＧｅｘＳｉ１−ｘ（ｘ＝０．１８）の、別々のエピタキシャル成長層パケットのベース領域２から始まっている。
【００５６】
前記エミッタ領域は前記ベース領域上に形成される。１００ｎｍ厚のシリコン層は、前記ベース領域上にエピタキシャル成長される。当該第一の層６は、例えば３×１０１８ｃｍ−３の燐（ｐｈｏｓｐｈｏｒ）でドーピングされる。８５ｎｍがもたらされた後、第二の層の１０ｎｍのＧｅｘＳｉ１−ｘ（ｘ＝０．２）がエピタキシャル成長される。前記第二の層上の前記第二の半導体物質の組成は少なくともほぼ一定である。当該実施例において、ＧｅｘＳｉ１−ｘの当該第二の半導体層７も燐でドーピングされ、当該ドーピングレベルは３×１０１８ｃｍ−３となる。
【００５７】
図５に示されているように、前記エミッタ領域の前記エピタキシャル成長後の前記トランジスタの前記ドーピングプロファイルは、前記エミッタ表面のちょうど下部において高いゲルマニウムのピークを示している。前記エミッタ表面から見てゲルマニウム濃度はほぼ深さの関数として減少している。箱形のプロファイル（ｂｏｘ−ｓｈａｐｅｄ  ｐｒｏｆｉｌｅ）を成長させることは実際上不可能である。層７の比較的小さな部分８しか、ほぼ一定のＳｉＧｅ組成を有していない。このことは、オージェ再結合プロセスにいかなる制限も課すものではない。
【００５８】
多結晶シリコン１６の層が、エミッタ領域３上に堆積される。図４に示されている実施例において、多結晶シリコンは、絶縁物質の窓（ｗｉｎｄｏｗ）の内側に堆積される。前記絶縁物質は、酸化膜（ｏｘｉｄｅ）１７及び窒化膜（ｎｉｔｒｉｄｅ）１８である。前記多結晶シリコン層は、イオンインプランテーション（ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ）によってドーピングされ得るか、又はその場（ｉｎ  ｓｉｔｕ）でドーピングされ得る。当該実施例において、前記多結晶シリコンは、３×１０２０ｃｍ−３の燐原子でその場でドーピングされる。前記ｎ形ドーピング原子は、温度９８５℃で１０秒間前記多結晶シリコンから前記エミッタ領域に拡散される。
【００５９】
その後、前記多結晶シリコンエミッタコンタクトは、リソグラフィ及びエッチングによってパターニングされ、最終的にメタル１９に接続される。
【００６０】
図６に示されているガンメルプロット（Ｇｕｍｍｅｌ  ｐｌｏｔ）において、エミッタ領域３は、０．３×１０μｍ２の表面積を有している。０Ｖのコレクタ・ベース間電圧ＶＣＢにおいて、前記エミッタ領域にゲルマニウムがない場合のベース電流（曲線ｂ）に対して、前記エミッタ領域におけるゲルマニウムの割合２０％でのベース電流（曲線ａ）はかなりの増加を示している。前記エミッタ領域において２０％ゲルマニウムでのコレクタ電流値は、前記エミッタ領域にゲルマニウムがない場合のコレクタ電流値とほぼ等しい。約１０００である始めの電流ゲインは、増大したオージェ再結合のために、一桁のオーダよりも高く低減される。
【００６１】
図７に示しているように、０．７Ｖのエミッタ・ベース間電圧において、前記コレクタ電流は前記ゲルマニウムの割合に依存していないが、前記ベース電流は前記エミッタ領域において増大したゲルマニウムの割合において非常に増加している。
【００６２】
高周波動作がオージェ再結合によって影響を受けない。図８は、カットオフ周波数が、前記エミッタ領域におけるゲルマニウムの割合に依存しないと共に当該トランジスタに対して通常４０ＧＨｚの値を有していることを示している。しかしながら、更に高いカットオフ周波数が非常によく達成され得る。第一の実施例による、前記ベース領域にＳｉＧｅを有するトランジスタは、９０ＧＨｚのカットオフ周波数を有している。
【００６３】
図９は、エミッタ・コレクタ間のブレークダウン電圧ＢＶＣＥＯが、前記エミッタ領域の層の部分における２０％ゲルマニウムの添加（ａｄｄｉｔｉｏｎ）によって非常に増大していることを示している。積ｆＴ×ＢＶＣＥＯは、バイポーラトランジスタの動作速度を示している。前記カットオフ周波数は、前記エミッタ領域の層の部分におけるゲルマニウムの添加によって影響を受けないので、前記積ｆＴ×ＢＶＣＥＯは２５％増加しており、それ故に同じＢＶＣＥＯにおけるトランジスタの動作速度も２５％増加している。
【００６４】
図１０は、本発明により製造されるバイポーラトランジスタを備え、第一の半導体物質の半導体本体１２を有する半導体デバイス１１を示している。いわゆるＢｉＣＭＯＳプロセスにおいて、前記バイポーラトランジスタにＣＭＯＳが組み込まれる。前記バイポーラトランジスタは、エミッタ領域３における第二の層の半導体物質としてＳｉＧｅを有している。ＧｅｘＳｉ１−ｘ歪層は準安定状態なので、製造プロセス中延長された期間に温度を約９００℃まで上昇させることは所望されない。このため、概してまずＣＭＯＳデバイス、例えばエンベデッド不揮発性メモリが製造され、ＧｅｘＳｉ１−ｘの第二の層７を備えるエミッタ領域３が最終ステップにおいて形成される。
【００６５】
本発明が上記の例に限定されないと共に、本発明がバイポーラトランジスタ又は他のヘテロ構造のバイポーラトランジスタのそれぞれにおいて使用され得ることは注意されるべきである。更に、本発明はｎ形トランジスタに限定されず、ｐｎｐトランジスタに対しても使用され得る。更に、本デバイスは、シリコンに限定されず、代わりにゲルマニウム、ゲルマニウムシリコン、ＩＩＩ−Ｖ族、及びＳｉＣバイポーラデバイスにおいて使用され得る。
【００６６】
当業者に明らかなように、特定の実施例の特定のディメンション及び物質は変更され得る。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタを図示している。
【図２】本発明による前記バイポーラトランジスタの第一の実施例を示しており、ＧｅｘＳｉ１−ｘ層の一部が前記エミッタ領域に位置され、Ｇｅの割合が変化している。
【図３】第一の実施例によるバイポーラトランジスタのガンメルプロットを示している。
【図４】本方法により製造される前記バイポーラトランジスタの断面図を示している。
【図５】第一の実施例による前記バイポーラトランジスタの実験に基づくドーピングプロファイルを示している。
【図６】第一の実施例によるバイポーラトランジスタの、実験に基づくガンメルプロットを示しており、前記エミッタ領域の層の部分において２０％のＧｅと、Ｇｅがないレファレンスとを含んでいる。
【図７】前記コレクタ及びベース電流に対する、実験に基づくデータを、前記エミッタ領域の層の部分におけるＧｅの割合の関数として示している。
【図８】カットオフ周波数に対する、実験に基づくデータを、前記エミッタ領域の層の部分におけるＧｅの割合の関数として示している。
【図９】第一の実施例による前記バイポーラトランジスタのコレクタ・エミッタ間ブレークダウン電圧に対する、実験に基づくデータを示している。
【図１０】本方法により製造される前記バイポーラトランジスタを有する前記半導体デバイスの断面図を示している。
【図１】
2004538645.tif 000003
【図２】
2004538645.tif 000004
【図５】
2004538645.tif 000005
【図６】
2004538645.tif 000006
【図９】
2004538645.tif 000007
【国際公開パンフレット】
2004538645.tif 000008
2004538645.tif 000009
2004538645.tif 000010
2004538645.tif 000011
2004538645.tif 000012
2004538645.tif 000013
2004538645.tif 000014
2004538645.tif 000015
2004538645.tif 000016
2004538645.tif 000017
2004538645.tif 000018
2004538645.tif 000019
2004538645.tif 000020
2004538645.tif 000021
2004538645.tif 000022
2004538645.tif 000023
2004538645.tif 000024
2004538645.tif 000025
2004538645.tif 000026
2004538645.tif 000027
2004538645.tif 000028
2004538645.tif 000029
【国際調査報告】
2004538645.tif 000030
2004538645.tif 000031
2004538645.tif 000032