(57)【要約】本発明は全ての容量性負荷に対して安定な低ドロップアウト電圧レギュレータ（ＬＤＯ）を提供する。このＬＤＯは全ての容量性負荷に対して安定なために、もはやあらゆる容量性負荷内に生来的に存在する等価直列抵抗（ＥＳＲ）がＥＳＲと容量性負荷の組合せの等価値に影響を及ぼすことはなくなる。こうして、本発明によると、負荷に関するＥＳＲ制約も効果的に除去される。本発明によると、低ドロップアウト電圧レギュレータ（ＬＤＯ）が開示される。このレギュレータは、入力信号を受信するための第一の端子、出力信号を供給するための第二の端子および制御端子を持つスイッチング要素（例えば、トランジスタ）；スイッチング要素に結合され、スイッチング要素を制御するように構成された制御回路；およびスイッチング要素の第一の端子と制御端子の間に接続された第一のセグメントおよびスイッチング要素の制御端子と第二の端子の間に接続された第二のセグメントから成る補償回路を備える。この補償回路の第一のセグメントは第一の抵抗から成り、補償回路の第二のセグメントはＲＣ回路から成る。本発明の一つの実施例によると、このＲＣ回路は互いに直列に接続された第二の抵抗とコンデンサから成る。本発明のもう一つの実施例によると、このＲＣ回路は複数の抵抗とコンデンサから成る分布型ＲＣネットワークから成る。
2004504660.tif 000002
【特許請求の範囲】
【請求項１】
低ドロップアウト電圧レギュレータであって、このレギュレータが
入力信号を受信するための第一の端子、出力信号を供給するための第二の端子および制御端子を持つスイッチング要素と、
前記スイッチング要素に結合され、前記スイッチング要素を制御するように構成された制御回路と、
前記スイッチング要素の第一端子と制御端子の間に接続された第一のセグメントおよび前記スイッチング要素の制御端子と第二の端子の間に接続された第二のセグメントから成る補償回路と、
を備えることを特徴とするレギュレータ。
【請求項２】
前記補償回路の第一のセグメントが第一の抵抗を含み、前記補償回路の第二のセグメントがＲＣ回路を含むことを特徴とする請求項１記載のレギュレータ。
【請求項３】
前記ＲＣ回路が互いに直列に接続された第二の抵抗とコンデンサを含むことを特徴とする請求項２記載のレギュレータ。
【請求項４】
前記ＲＣ回路が複数の抵抗とコンデンサから成る分布型ＲＣネットワークを含むことを特徴とする請求項２記載のレギュレータ。
【請求項５】
前記スイッチング要素がＭＯＳトランジスタであり、前記スイッチング要素の第一、第二および制御端子が、このＭＯＳトランジスタのソース、ドレーンおよびゲート端子であることを特徴とする請求項１記載のレギュレータ。
【請求項６】
前記制御回路が前記スイッチング要素の制御端子に接続された出力端子を持つ演算増幅器を備えることを特徴とする請求項２記載のレギュレータ。
【請求項７】
前記制御回路がさらに、前記スイッチング要素の第二の端子と第一の電圧参照レベルの間に直列に接続された対の抵抗を含み、前記制御回路の増幅器が前記対の抵抗の間に接続された正の端子と第二の電圧参照レベルに接続された負の端子を持つことを特徴とする請求項６記載のレギュレータ。
【請求項８】
低ドロップアウト電圧レギュレータであって、このレギュレータが
入力信号を受信するためのソース端子、出力信号を供給するためのドレーン端子およびゲート端子を持つトランジスタと、
前記トランジスタに結合され、前記トランジスタを制御するように構成された制御回路と、
を備え、前記制御回路が前記トランジスタのゲート端子に接続された出力端子を持つ演算増幅器を含み、このレギュレータがさらに
前記トランジスタのソース端子とゲート端子の間に接続された第一の抵抗および前記トランジスタのゲート端子とドレーン端子の間に接続されたＲＣ回路を含む補償回路を備えることを特徴とするレギュレータ。
【請求項９】
前記ＲＣ回路が互いに直列に接続された第二の抵抗とコンデンサを含むことを特徴とする請求項８記載のレギュレータ。
【請求項１０】
前記ＲＣ回路が複数の抵抗とコンデンサから成る分布型ＲＣネットワークを含むことを特徴とする請求項８記載のレギュレータ。
【請求項１１】
前記制御回路がさらに、前記トランジスタのドレーン端子とアース電位の間に直列に接続された対の抵抗を含み、前記制御回路の増幅器が前記対の抵抗の間に接続された正の端子と電圧参照レベルに接続された負の端子を持つことを特徴とする請求項８記載のレギュレータ。
【発明の詳細な説明】
【０００１】
本発明はエレクトロニクスの分野、より詳細には低ドロップアウト電圧レギュレータに関する。
【０００２】
低ドロップアウト電圧レギュレータは、蓄電池用途に対して、例えば、セルラホーン等内で使用されている。図１は、負荷２０に接続された従来の低ドロップアウトレギュレータ（ｌｏｗ−ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ、ＬＤＯ）１０を示す。ＬＤＯ１０は、演算増幅器１２、ＰＭＯＳトランジスタＭ１、抵抗Ｒ１とＲ２、および参照電圧源Ｖｒｅｆを備える。負荷２０は抵抗性負荷ＲＬと容量性負荷ＣＬを含む。この回路と関連する非常に重大な問題は、これが全ての容量性負荷（ＣＬ）に対して安定ではないことである。周知の解決策によると、この回路は、約１μＦより大きなＣＬの値に対して安定化することができる。この回路と関連するもう一つの制約は、コンデンサのあらゆる容量性負荷内に生来的に存在する等価直列抵抗（ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）が、低く、かつ、非常に良く定義（制御）される（ｌｏｗ ａｎｄ ｖｅｒｙ ｗｅｌｌ−ｄｅｆｉｎｅｄ）ことを要求されることである。このようなＬＤＯの例として、それぞれ、Ｍａｘｉｍ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｄｕｃｔｓ，Ｉｎｃ．、Ｔｅｌｃｏｍ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，Ｉｎｃ．およびＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎから市販されるＭａｘｉｍ’ｓ ＭＡＸ８８６３、Ｔｅｌｃｏｍ’ｓ ＴＣ１０７２、およびＬｉｎｅａｒ’ｓ ＬＴ１１２１がある。
【０００３】
従って、全ての容量性負荷に対して安定で、これら負荷に関する等価直列抵抗（ＥＳＲ）制約を除去することができる改善された低ドロップアウト電圧レギュレータに対する必要性が存在する。
【０００４】
発明の要約
本発明は全ての容量性負荷に対して安定な低ドロップアウト電圧レギュレータ（ＬＤＯ）を提供する。このＬＤＯは全ての容量性負荷に対して安定なために、もはや（あらゆる容量性負荷内に生来的に存在する）等価直列抵抗（ＥＳＲ）がＥＳＲと容量性負荷の組合せの等価値に影響を及ぼすことはなくなる。こうして、本発明によると、負荷に関するＥＳＲ制約も効果的に除去される。
【０００５】
本発明によると、低ドロップアウト電圧レギュレータ（ＬＤＯ）が開示される。このレギュレータは、入力信号を受信するための第一の端子、出力信号を供給するための第二の端子および制御端子を持つスイッチング要素（例えば、トランジスタ）と、スイッチング要素に結合され、スイッチング要素を制御するように構成された制御回路と、スイッチング要素の第一の端子と制御端子の間に接続された第一のセグメントおよびスイッチング要素の制御端子と第二の端子の間に接続された第二のセグメントから成る補償回路と、を備える。
【０００６】
本発明によると、補償回路の第一のセグメントは第一の抵抗から成り、補償回路の第二のセグメントはＲＣ回路から成る。本発明の一つの実施例によると、このＲＣ回路は互いに直列に接続された第二の抵抗とコンデンサから成る。本発明のもう一つの実施例によると、このＲＣ回路は複数の抵抗とコンデンサから成る分布型ＲＣネットワークから成る。
【０００７】
本発明によると、上述の制御回路は、スイッチング要素の制御端子に接続された出力端子を持つ演算増幅器、及びスイッチング要素の第二の端子と第一の電圧参照レベルの間に直列に接続された対の抵抗を備える。この制御回路の増幅器は対の抵抗の間に接続された正の端子と第二の電圧参照レベルに接続された負の端子を持つ。
【０００８】
本発明のその他の目的及び効用並びにより完全な理解が以下の説明及びクレームを付属の図面を参照しながら読むことで明らかになるものである。
【０００９】
以下では、本発明を、単に一例として、付属の図面を参照しながらより詳細に説明する。図面を通じて同一の参照符号は類似の或いは対応する要素或いは機能を示す。
【００１０】
【発明の実施の形態】
図２Ａは本発明の第一の実施例による低ドロップアウトレギュレータ（ｌｏｗ−ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ、ＬＤＯ）３０を示す。ＬＤＯ３０は、ｇｍなる利得を持つ演算増幅器３２、ＰＭＯＳトランジスタＭ１、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒｍ、およびＭｉｌｌｅｒ補償コンデンサＣｍを備える。演算増幅器３２は、参照電圧Ｖｒｅｆに接続された負の端子、抵抗Ｒ１とＲ２の間に接続された正の端子、およびトランジスタＭ１のゲート端子に接続された出力端子を備える。抵抗Ｒ３はトランジスタＭ１（これはＬＤＯ３０の入力でもある）のソース端子とトランジスタＭ１のゲート端子の間に接続される。コンデンサＣｍと抵抗Ｒｍは、トランジスタＭ１のゲート端子とトランジスタＭ１のドレーン端子の間で互いに直列に接続される。コンデンサＣｍと抵抗Ｒｍは、零−極プロット（ｚｅｒｏ−ｐｏｌｅ ｐｌｏｔ）内に零を加える。抵抗Ｒ１とＲ２は、トランジスタＭ１のドレーン端子とアース電位の間に互いに直列に接続される。
【００１１】
図２Ｂは、図２Ａの回路に対する、Ｒｍを零にした場合の、様々な負荷条件下における零と極を示すグラフである。
【００１２】
図３には実線と点線の両方が示される。実線は、図２ＡのＬＤＯ３０の、Ｒｍ＝０オームのときの、位相マージンφをＣＬの関数として示す。この位相マージンのプロットは、ＬＯＤ内の増幅器を開ループ（ｏｐｅｎ ｌｏｏｐ）とした場合のものであり、この増幅器を閉ループ（ｃｌｏｓｅｄ ｌｏｏｐ）とした場合の位相マージンは零である。図３において、正の位相マージンは安定性を示し、負の値は発振を示す。殆どのＬＤＯアプリケーションは、安定状態にて動作するためには、４０度あるいはそれ以上の位相マージンを必要とする。Ｒｍ＝０オームの場合、この実線は、位相マージンφはＣＬの値が非常に小さなときと非常に大きなときにのみ正であることを示す。「Ａｎ Ｕｎｃｏｎｄｉｔｉｏｎａｌｌｙ Ｓｔａｂｌｅ Ｔｗｏ−Ｓｔａｇｅ ＣＭＯＳ Ａｍｐｌｉｆｉｅｒ（無条件に安定な２段ＣＭＯＳ増幅器）」，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．３０，Ｎｏ．５，Ｍａｙ １９９５，ｂｙ Ｒｉｃｈａｒｄ Ｊ．Ｒｅａｙ ａｎｄ Ｇｒｅｇｏｒｙ Ｔ．Ａ．Ｋｏｖａｃｓなる文献を参照されたい。
【００１３】
Ｒｍの値は、位相マージンがＣＬレンジの中央において、例えば、Ｒｍ＝０．５＊Ｒ３において改善されるように選択される。
【００１４】
図３において、点線は、図２ＡのＬＤＯ３０の、Ｒｍ≠０とＲｍ＝０．５＊Ｒ３のときの、位相マージンφをＣＬの関数として示す。点線上では、ＣＬ＝（ｇｍ）＊（Ｒ３）＊（Ｃｍ）のとき、位相マージンφは最大値となる。点線から、全ての位相マージン値は零より大きく、このためＬＤＯ３０はＣＬの全ての値に対して安定であることがわかる。ただし、ＣＬの幾つかの値では、位相マージンは零に接近し、これは幾つかのアプリケーションに対しては望ましくない。
【００１５】
図４Ａは、分布型のＲｍとＣｍの組合せ（ｄｉｓｔｒｉｂｕｔｅｄ ｃｏｍｂｉｎａｔｉｏｎ）が用いられる本発明の第二の実施例によるＬＤＯ４０を示す。この実施例は、図２Ａの第一の実施例と類似するが、分布型のＲｍとＣｍが用いられる点が異なる。図４Ｂは、図４Ａ内で用いられるＲｍとＣｍの組合せの等価ＲＣネットワーク６０を示す。ＲＣネットワーク６０は、おのおのが（１／ｎ）（Ｒｍ）なる値を持つｎ個の抵抗と、各々が（１／ｎ）（Ｃｍ）なる値を持つｎ個のコンデンサから成る。ｎ個の抵抗の合計はＲｍとなり、ｎ個のコンデンサの合計はＣｍとなり、従って、このＲＣネットワークの総サイズは、ＲｍとＣｍを組み合わせた場合のそれと同一となる。
【００１６】
本発明の第二の実施例は、零と対応する極が、図４Ｃのグラフに示すように、ＣＬの異なる値に対して、あるレンジに渡って分布（分散）するという長所を持つ。零の数は極の数より一つ多い。図４Ｃにおいて、大きな「Ｘ」は図２Ｂの極に対応し、図４Ｃには単に比較の目的で示される。
【００１７】
分散された零と対応する極の長所が、図３のグラフの上に第二の実施例によるＬＤＯ４０の位相マージン値を示す図５から明らかである。図５に示すように、ＬＤＯ４０の位相マージンは、ここでは、ＣＬの全レンジに対して少なくとも４５度となる。このため、ＬＤＯ４０をあらゆる容量性負荷に対して用いることが可能となる。
【００１８】
本発明によるＬＤＯは、あらゆる容量性負荷に安定なため、もはや（あらゆる容量性負荷内に生来的に存在する）等価直列抵抗（ＥＳＲ）がＥＳＲとＣＬの組合せの等価値に影響を及ぼすことはなくなる。こうして、本発明によると、負荷に関するＥＳＲ制約も効果的に除去される。
【００１９】
上述の図面においてはＰＭＯＳトランジスタＭ１が示されたが、代わりに、ｐｎｐバイポーラトランジスタを用いることもできる。
【００２０】
本発明が特定の実施例との関連で説明されたが、当業者においては上述の説明から多くの代替、修正およびバリエーションが明らかであると思われ、従って、これら全ての代替、修正およびバリエーションも本発明の精神および範囲内に入るものと解されるものである。
【図面の簡単な説明】
【図１】従来の低ドロップアウトレギュレータ（ＬＤＯ）を示す。
【図２Ａ】本発明の第一の実施例によるＬＤＯを示す。
【図２Ｂ】Ｒｍが零でない場合の図２Ａの回路の零と極を示すグラフである。
【図３】図２ＡのＬＤＯの位相マージン値を容量性負荷の関数として示す。
【図４Ａ】本発明の第二の実施例によるＬＤＯを示す。
【図４Ｂ】図４Ａにおいて用いられる分布型のＲｍとＣｍの組合せから成る等価ＲＣ網を示す。
【図４Ｃ】図４Ａの回路の零と極を示すグラフである。
【図５】図４ＡのＬＤＯの位相マージン値を容量性負荷の関数として示す。
【符号の説明】
１０　低ドロップアウトレギュレータ（ＬＤＯ）
１２　演算増幅器
２０　負荷
３０　低ドロップアウトレギュレータ（ＬＤＯ）
３２　演算増幅器
Ｍ１　　ＰＭＯＳトランジスタ
Ｖｒｅｆ　参照電圧源
ＲＬ　抵抗性負荷
ＣＬ　容量性負荷
【図１】
2004504660.tif 000003
【図２Ａ】
2004504660.tif 000004
【図３】
2004504660.tif 000005
【図４Ａ】
2004504660.tif 000006
【図５】
2004504660.tif 000007
【国際公開パンフレット】
2004504660.tif 000008
2004504660.tif 000009
2004504660.tif 000010
2004504660.tif 000011
2004504660.tif 000012
2004504660.tif 000013
2004504660.tif 000014
2004504660.tif 000015
2004504660.tif 000016
2004504660.tif 000017
2004504660.tif 000018
2004504660.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2004504660.tif 000020
【国際調査報告】
2004504660.tif 000021
2004504660.tif 000022