(57)【要約】ヒューズアレイ中のヒューズを測定する手段で、ロウアドレスのために使用されるＰ−ＭＯＳスイッチが、Ｐ−ＭＯＳデバイスと並列接続のＮ−ＭＯＳを備えるパスゲートデバイスによって置き換えられ、電圧降下がほとんどゼロである。この方法によると小さな電源電流がヒューズに加えられる。電圧降下が測定され、抵抗が得られる。このように、従来の方法では破壊テストであったのに対し、非破壊テストが実行される。
2004526164.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）  内部書込み電流源（１０）、書込み電流源をコントロールするためのコントローラ（３６）、およびテスト用の電流源（３４）を有する試験装置に、ロウ（１２）およびカラム（１４）に配列されたヒューズアレイ（２４）を位置決めし、
前記内部書込み電流源（１０）を動作しなくなるようにし、
前記テスト用の電流源（３４）から小電流を供給し、
（ｄ）  書込み手順を開始し、
（ｅ）  選択されたロウ（１２）および選択されたカラム（１４）をアドレスしてヒューズ（１６）を選択した後に前記書込み手順を終了し、前記小電流を前記選択されたヒューズ（１６）に加え、
（ｆ）  小電流の前記電流源（３４）の電圧を測定し、さらに
（ｇ）  ヒューズの抵抗を計算する、
ことを特徴とするヒューズアレイのヒューズの抵抗を測定する方法。
【請求項２】
前記テスト電流源（３４）からの前記小さい電流が、１００μＡから５００μＡの間であることを特徴とする請求項１記載の方法。
【請求項３】
前記（ａ）から（ｇ）のステップを繰り返して、前記アレイの中の多数のヒューズの抵抗を測定することを特徴とする請求項１記載の方法。
【請求項４】
前記ヒューズ抵抗を計算するためのシミュレーションデータの使用を含むことを特徴とする請求項１記載の方法。
【請求項５】
前記シミュレーションデータがＳＰＩＣＥシミュレーションデータであることを特徴とする請求項４記載の方法。
【請求項６】
リファレンスセルとしてあるヒューズセル（４０）を選択し、前記セル（４０）がヒューズ（１６）およびＮ−ＭＯＳデバイス（１８）を含み、前記ヒューズ（１６）はショートさせられていて、
前記選択されたセル（４０）の抵抗を測定して前記ヒューズ（１６）の抵抗の他に前記選択されたセル（４０）の抵抗を測定し、および
前記抵抗の値を、前記ステップ（ｇ）で得られた抵抗の値を修正するために使用する。
【請求項７】
（ａ）  ロウ（１２）およびカラム（１４）に配列されたヒューズアレイ（２４）を、試験装置に対して位置決めし、
（ｂ）  ヒューズ（１６）を選択するために前記試験装置によってアレイ（２４）のアドレスを指定し、
（ｃ）  前記試験装置から、前記選択されたヒューズに小電流の電流源３４を接続し、
（ｄ）  前記小電流の電流源（３４）の電圧を測定し、さらに
（ｅ）  前記ヒューズの抵抗を計算する、
ことを特徴とするヒューズアレイのヒューズ抵抗を測定する方法。
【請求項８】
前記小電流の電流源が、１００μＡから５００μＡの間であることを特徴とする請求項７記載の方法。
【請求項９】
前記（ａ）から（ｇ）のステップを繰り返して、前記アレイの中の多数のヒューズの抵抗を測定することを特徴とする請求項７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヒューズアレイのヒューズの抵抗を測定する方法に関し、特にヒューズアレイのサリサイド（salicide: self aligned silicide）ポリヒューズで、積層体破壊プロセスが不要なものに関する。
【背景技術】
【０００２】
近時、サリサイドポリヒューズを測定するためのウェーハまたはチップのマイクロプローブには、積層体除去プロセスを必要とする。これは破壊プロセスであり、どのようにやっても時間がかかる。一度上部の金属層が取り除かれヒューズが露呈されると、これらはマイクロプローブで測定可能になる。これは、長時間を要するプロセスである。せいぜい、１時間に数個のヒューズを測定することができるだけである。この積層体除去プロセスおよびマイクロプロ−ブによる測定プロセスは、とてもコストがかかる手順で多くの処理時間かかるし、破壊的なので１チップにつき１回しか行うことができない。
【発明の開示】
【課題を解決するための手段】
【０００３】
プログラミングミング前後のヒューズアレイ中のヒューズの抵抗を測定するための簡単な電気的方法は、アレイの設計に組み込まれる。全抵抗非破壊測定は、何回も繰り返すことができ、さまざまな条件でのヒューズの特性づけを可能にする。このプロセスは非常に高速で、試験装置上でなされる。アレイ上のすべてのヒューズは、測定および特性づけが可能である。統計的な情報を抽出することができ、プロセス、気温および他の条件によると考えられる。
【０００４】
ヒューズアレイ中のヒューズの抵抗の測定は、ヒューズを溶断させるプロセスと同様であるが、著しく低い電流を用い、例えば２０ｍＡに代えて１００μＡである。測定値すなわち全ヒューズ抵抗は、ワイアの抵抗と電流をスイッチするために使用されるデバイスの抵抗とである。改良により、ワイアおよびスイッチの、ヒューズを含まない、電圧降下を決めることができ、より正確な測定を与える。
【０００５】
概して、本発明は、試験装置に、ロウおよびカラムに配列されたヒューズアレイを位置決めする手段を備え、その試験装置は、内部の書込み源、この書込み源をコントロールする手段、および小電流テスト源を有する。この手順は、内部の書込み電流源を動作しなくなるようにし、１つのヒューズを選択するためにヒューズアレイのアドレスを指定し、上記ヒューズに小電流源を接続させ、および前記小電流源の電圧を測定することを含む。ヒューズの抵抗はこのようにして得られる。上記小電流源の適切な値は、１００μＡから５００μＡの間である。
【０００６】
上記抵抗値について高レベルの正確性があるＳＰＩＣＥシミュレーションデータを用いることもできる。ワイアおよびスイッチの抵抗に起因するエラーを取り除くために、１つのヒューズを短絡可能とし、ワイアのデータ値およびヒューズ以外のその他の項目のデータ値を与える。
【発明を実施するための最良の形態】
【０００７】
図１は、ヒューズを溶断させるための回路、２６で表されている１つのチップ上のヒューズアレイ、を示している。書込み電流は試験装置の１０に加えられ、アドレスによって１つのロウ（ｒｏｗ）１２、および１つのカラム（ｃｏｌｕｍｎ）１４を選択する。ロウ（横線）とカラム（縦線）の交差部分には、ヒューズ１６とＮ−ＭＯＳスイッチデバイス１８がある。カラムアドレス２０は、そのカラムのすべてのＮ−ＭＯＳスイッチデバイスを選択し、ロウアドレス２２は所定のロウのＰ−ＭＯＳスイッチデバイス２４を選択する。
【０００８】
電気の流路は、Ｐ−ＭＯＳスイッチ２４のソースから、ロウ、ヒューズ１６、およびＮ−ＭＯＳスイッチ１８のドレイン、グランド、に電流が流れることを許容するように、作られる。この電流が、書込みモードにおいて、大きく、２０ｍＡのオーダで、内部電流源により生じさせられ、ヒューズを溶断させるのに十分だと、ヒューズ内にいくつかの故障が起きやすい。この処理は、任意に、異なるロウおよびカラムを選ぶことによって他のヒューズにも繰り返される。
【０００９】
１回テストされると、ヒューズは溶断され、それ故このテストは通常は品質コントロールの形でのみ行われ、これは破壊プロセスであって、生産過程にあるヒューズ抵抗の表示度数を提供することができるに過ぎない。
【００１０】
図２は、本発明に合わせて修正された回路であり、この回路では書込みしている時に１つのヒューズの測定を許容する。図１のＰ−ＭＯＳスイッチデバイス２４は、パスゲートデバイス３０に置き換えられ、これは、Ｐ−ＭＯＳデバイスと並列接続のＮ−ＭＯＳを備え、電流が小さいとき（１００μＡ−５００μＡ）、端子は例えば数ミリボルトのほとんどゼロに近い電圧降下を有する。内部書込み電流源１０とパスゲートとの間の中間のＦＣＭＶ（force current measure voltage）接続ポイント３２は、アナログパッド３４に分岐されるように流路が定められている。書込み電流源のパワーダウン（PDN）信号は、規定の信号MESURE-R と一体に、３６に、加えられ、これは書込み電流源のみを停止する。チップ２４はＦＣＭＶ接続ポイント３２に接続されるＦＣＭＶピンを有する。この試験装置では、パッド３４に低電流源を接続している。
【００１１】
ヒューズをテストすなわち測定したりする際、チップ内またはチップ上で、１０における書込み電流はMEASURE-Rによって小さい値に下げられる。典型的な測定手順は、以下のとおりである。
【００１２】
まず従来の書込み（ヒューズの溶断）手順をはじめる。このとき、MEASURE-R信号を用いて内部書込み電流源を動作しなくなるようにし、３４の試験装置から例えば１００μＡから５００μＡの小電流をＦＣＭＶ端子３２に供給する。書込み処理を開始し、これによりロウおよびカラムを選択し、書込み処理が開始した後、停止する。試験装置ＰＭＶ（Processor Measurement Unit）は、ＦＣＭＶ接続ポイント３２の電圧を、（３４で）、測定する。ヒューズの全（aggregate）抵抗は、Ｒaggregate＝Ｖ（fcmv）／Ｉ（fcmv）となる。
【００１３】
この手順は、任意に、アレイの各ヒューズについても繰り返される。各ヒューズ１６の現実の抵抗を与えるのに加え、この手順は処理のばらつきの目安および他の起こりえる変数を与えるのに有用である。
【００１４】
この手順は、ヒューズアレイをチェックする非破壊の方法を提供する。従来は、ヒューズが溶断されるため、製造過程での品質の表示度数が得られたにすぎなかった。本発明では、使用されているヒューズの現実の値を得ることができる。
【００１５】
上記の全抵抗は、ワイア、パスゲートスイッチおよびＮ−ＭＯＳスイッチの抵抗である。ヒューズ抵抗を測定するためには小電流が用いられるため、ワイア、パスゲートおよびＮ−ＭＯＳスイッチにかかる電圧はとても小さく、数ミリボルトである。溶断されたヒューズの測定ヒューズ抵抗について、この電圧降下によって生じるエラーはとても小さく（エラー＜１％）、これ対して溶断されないヒューズの測定については１０％かまたはそれよりも小さいオーダーである。
【００１６】
もし、ヒューズ特性（characterization）が一定の状況下での調子（behavioral）によるもの、すなわち性質上のもの（qualitative）なら、これらのエラーは許容できる。しかし、このようなエラーを減らしてほとんど完全になくす方法が存在する。
【００１７】
ＳＰＩＣＥと呼ばれて知られているシミュレーションアプリケーションを用いることは、与えられたＰＶＴ（process、voltage、temperature）のばらつき、スイッチにおける最小、標準および最大の電圧効果、についてのシミュレーション結果を提供することができる。ＳＰＩＣＥの計算を用いることにより、ヒューズ測定が改善される。この場合の結論的なヒューズ抵抗は、次のように与えられる。
【００１８】
Ｒusing Spice＝Ｖ（fcvm）−Ｖ（Spice voltage drop）／Ｉ（fcvm）
この方法は、かなり正確であるが、そのチップが得られたロットのＰＣＭ(process control monitor）データおよびＳＰＩＣＥによるスイッチのシミュレートされた電圧降下が必要である。
【００１９】
さらなる方法は、付加的な特徴として、図２に示されている。ワイア（コンタクトおよびバイアスを含む）、パスゲートおよびＮ−ＭＯＳスイッチのすべての電圧降下の直接評価が、アレイの１つのセルを電圧降下のリファレンスセルとして用いることにより、行われる。このリファレンスは、テストセルとすることができる。図２の実施例では、テストカラムとテストロウとの交点のセルであり、４０で示される。リファレンスセル４０は、４２で短絡された抵抗１６を有している。
【００２０】
この短絡されたセルを通して小電流が加えられると、ＦＣＭＶピンで測定されるすべての電圧降下は、ワイアとスイッチの電圧降下であり、ヒューズのものではない。この電圧降下を用いることにより、アレイの残りのヒューズを正確に測定できる。この装置における結論的なヒューズ抵抗は、次のように与えられる。
【００２１】
Ｒusing shorted fuse＝ｖ（fcvm）−ｖ（shorted fuse）／Ｉ（fcvm）
本発明は、非破壊で、ヒューズ抵抗の現実のチェックおよび測定を可能にし、このヒューズは後に使用可能である。この全ての手順は、連続的手順としてヒューズをチェックするために、生産ラインの一部で、自動でなされることができる。
【００２２】
さまざまな他の実施例は、本発明の思想または範囲を逸脱しなければ、想定できる。
【図面の簡単な説明】
【００２３】
【図１】アレイの中のヒューズを溶断させるための周知の書込み回路の概略図。
【図２】アレイの中のヒューズを溶断させるための本発明の書込み回路の概略図。
【図１】
2004526164.tif 000003
【図２】
2004526164.tif 000004
【国際公開パンフレット】
2004526164.tif 000005
2004526164.tif 000006
2004526164.tif 000007
2004526164.tif 000008
2004526164.tif 000009
2004526164.tif 000010
2004526164.tif 000011
2004526164.tif 000012
2004526164.tif 000013
【国際調査報告】
2004526164.tif 000014
2004526164.tif 000015