(57)【要約】【課題】キャパシタバンクの容量値の総体的な広がりを最小限にすること、また、キャパシタバンクの離散的な−あるいは階段状の−容量変化が、そのいくつかの特定の応用において決定的な因子になることを回避すること。【解決手段】ＲＦ入力フィルタの同調周波数を同調範囲内で変化させるための、同調制御信号によって制御されているｎ個のキャパシタを備えたデジタル制御キャパシタバンクを含有するＲＦ入力フィルタを有する受信機。価格／性能比における受信機の改良のために、デジタル制御キャパシタバンクのｎ個のキャパシタが、モノリシックに集積され、一方、可変周波数ＲＦ入力フィルタのバンド幅が、当該キャパシタの最大の相対的な広がりに適合されている。連続同調制御信号が、アナログ−デジタル（ＡＤ）変換器を介して当該キャパシタバンクおよび差動段の第１の入力に供給され、前記ＡＤ変換器の出力が、デジタル−アナログ（ＤＡ）変換器を介して差動段の第２の入力に連結され、前記差動段の出力が、前記デジタル制御キャパシタバンクに並列に配置されている可変容量ダイオードの制御端子に連結されている。【選択図】図４
2004505485.tif 000002
【特許請求の範囲】
【請求項１】
プレーナ形状にモノリシックに集積されたｎ個のキャパシタを備え、また、同調制御信号によって制御されるデジタル制御キャパシタバンクを含有する同調回路を有する受信機において、当該ｎ個のキャパシタが、単位ＩＣ表面をカバーする単位キャパシタを含めて複数種の容量値を備え、当該単位キャパシタよりも小さい容量値を持つキャパシタが、それらの値に比例して、当該単位ＩＣ表面よりも小さいそれぞれのＩＣ表面をカバーし、また、当該単位キャパシタよりも大きい容量値を持つキャパシタが、当該単位ＩＣ表面に一致するＩＣ表面をそれぞれカバーするキャパシタのクラスタによって形成されていることを特徴とする受信機。
【請求項２】
当該ｎ個のキャパシタが、２０から２ｎ−１に渡る２進重み付けがなされた一連の容量値を形成し、当該単位キャパシタが、容量値２ｋ（ｋは１より大きくｎより小さく選ばれている）に一致することを特徴とする請求項１に記載の受信機。
【請求項３】
ｎが１０の大きさの程度であり、ｋが３と８との間の範囲で選ばれていることを特徴とする請求項２に記載の受信機。
【請求項４】
当該単位キャパシタが、前記同調範囲の上限を定めるように選ばれていることを特徴とする請求項２または３に記載の受信機。
【請求項５】
当該単位キャパシタのクラスタが、分離されたダミーキャパシタによって囲まれていることを特徴とする請求項１から４のいずれか１つに記載の受信機。
【請求項６】
当該キャパシタのクラスタが、寄生配線効果を最小限にするようにレイアウトされていることを特徴とする請求項１から５のいずれか１つに記載の受信機。
【請求項７】
アナログ同調制御信号をｍビット２進信号に変換するためのＡＤ変換器が、当該ｍビット２進信号をｎビット２進信号（ｍはｎより小さい）に変換するビット数変換デバイスに連結されており、当該ｎビット２進信号が、前記キャパシタバンクのキャパシタ１からキャパシタｎをそれぞれ制御するビット１からビットＮを含むことを特徴とする請求項１から６のいずれか１つに記載の受信機。
【請求項８】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの容量変化の前記同調制御信号への依存性を線形化する手段を有していることを特徴とする請求項７に記載の受信機。
【請求項９】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを、当該ｍビット２進信号の関数として制御する前記ｎビット２進信号を格納するためのｍ ＊ ｎ格納位置を有するルックアップテーブルを有していることを特徴とする請求項７または８に記載の受信機。
【請求項１０】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを制御する前記ｎビット２進信号を格納するためのｍ ＊ ｎ格納位置をそれぞれ有する複数種のルックアップテーブルを有していることを特徴とする請求項９に記載の受信機。
【請求項１１】
前記ビット数変換デバイスが、ｍビット２進信号をｎビット２進信号に変換するアルゴリズムを実行するためのマイクロプロセッサを有していることを特徴とする請求項７または８に記載の受信機。
【請求項１２】
前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタの前記容量値の絶対的な広がりを測定する較正回路が、当該絶対的な広がりを補償するように当該変換を適応させるために、前記ビット数変換デバイスに連結されていることを特徴とする請求項７から１１のいずれか１つに記載の受信機。
【請求項１３】
可制御発振器を有する位相同期ループを有し、連続同調制御信号が、アナログ−デジタル（ＡＤ）変換器を介して当該キャパシタバンクおよび差動段の第１の入力に供給され、前記ＡＤ変換器の出力が、デジタル−アナログ（ＤＡ）変換器を介して差動段の第２の入力に連結され、前記差動段の出力が、前記キャパシタバンクに並列に配置されている可変容量ダイオードの制御端子に連結されていることを特徴とする請求項１から１２のいずれか１つに記載の受信機。
【請求項１４】
前記可変容量ダイオードの容量変化範囲が、最小でも、前記ＡＤ変換器の出力信号がインクリメンタルに変化したときの前記キャパシタバンクの前記容量変化刻み幅に一致することを特徴とする請求項１３に記載の受信機。
【請求項１５】
前記差動段の前記第１の入力と第２の入力とにおける前記信号の相互の差を増幅するために、増幅手段が、当該可変容量ダイオードの前記制御端子の前に置かれていることを特徴とする請求項１３または１４に記載の受信機。
【請求項１６】
前記ＡＤ変換器の出力が、前記増幅手段の利得制御入力に連結されていることを特徴とする請求項１５に記載の受信機。
【請求項１７】
制御信号発生器によって制御されているさらなるキャパシタバンクを有するＲＦ入力フィルタを有し、前記制御信号発生器が、前記同調回路および前記ＲＦフィルタの並列トラッキングを規定する手段を有することを特徴とする請求項１から１６のいずれか１つに記載の受信機。
【請求項１８】
プレーナ形状にモノリシックに集積されたｎ個のキャパシタを備え、また、その容量を変化させるための同調制御信号によって制御されるデジタル制御キャパシタバンクを有する可変容量デバイスにおいて、当該ｎ個のキャパシタが、単位ＩＣ表面をカバーする単位キャパシタを含めて複数種の容量値を備え、当該単位キャパシタよりも小さい容量値を持つキャパシタが、それらの値に比例して、当該単位ＩＣ表面よりも小さいそれぞれのＩＣ表面をカバーし、また、当該単位キャパシタよりも大きい容量値を持つキャパシタが、当該単位ＩＣ表面に一致するＩＣ表面をそれぞれカバーするキャパシタのクラスタによって形成されていることを特徴とする可変容量デバイス。
【請求項１９】
当該ｎ個のキャパシタが、２０から２ｎ−１に渡る２進重み付けがなされた一連の容量値を形成し、当該単位キャパシタが、容量値２ｋ（ｋは１より大きくｎより小さく選ばれる）に一致することを特徴とする請求項１８に記載の可変容量デバイス。
【請求項２０】
ｎが１０の大きさの程度であり、ｋが３と８との間の範囲の中で選ばれることを特徴とする請求項１９に記載の可変容量デバイス。
【請求項２１】
当該単位キャパシタが、前記制御範囲の上限を定めるように選ばれていることを特徴とする請求項１９または２０に記載の可変容量デバイス。
【請求項２２】
当該単位キャパシタのクラスタが、分離されたダミーキャパシタによって囲まれていることを特徴とする請求項１８から２１のいずれか１つに記載の可変容量デバイス。
【請求項２３】
当該キャパシタのクラスタが、寄生配線効果を最小限にするようにレイアウトされていることを特徴とする請求項１８から２２のいずれか１つに記載の可変容量デバイス。
【請求項２４】
アナログ制御信号をｍビット２進信号に変換するためのＡＤ変換器が、当該ｍビット２進信号をｎビット２進信号（ｍはｎより小さい）に変換するビット数変換デバイスに連結されており、当該ｎビット２進信号が、前記キャパシタバンクのキャパシタ１からキャパシタｎをそれぞれ制御するビット１からビットＮを含むことを特徴とする請求項１８から２３のいずれか１つに記載の可変容量デバイス。
【請求項２５】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの容量変化の前記制御信号への依存性を線形化する手段を有していることを特徴とする請求項２４に記載の可変容量デバイス。
【請求項２６】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを、当該ｍビット２進信号の関数として制御する前記ｎビット２進信号を格納するためのｍ ＊ ｎ格納位置を有するルックアップテーブルを有していることを特徴とする請求項２４または２５に記載の可変容量デバイス。
【請求項２７】
前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを制御する前記ｎビット２進信号を格納するためのｍ ＊ ｎ格納位置をそれぞれ有する複数種のルックアップテーブルを有していることを特徴とする請求項２６に記載の可変容量デバイス。
【請求項２８】
前記ビット数変換デバイスが、ｍビット２進信号をｎビット２進信号に変換するアルゴリズムを実行するためのマイクロプロセッサを有していることを特徴とする請求項２４または２５に記載の可変容量デバイス。
【請求項２９】
可制御発振器を有する位相同期ループを有し、連続制御信号が、アナログ−デジタル（ＡＤ）変換器を介して当該キャパシタバンクおよび差動段の第１の入力に供給され、前記ＡＤ変換器の出力が、デジタル−アナログ（ＤＡ）変換器を介して差動段の第２の入力に連結され、前記差動段の出力が、前記キャパシタバンクに並列に配置されている可変容量ダイオードの制御端子に連結されていることを特徴とする請求項１８から３０のいずれか１つに記載の可変容量デバイス。
【請求項３０】
前記可変容量ダイオードの容量変化範囲が、最小でも、前記ＡＤ変換器の出力信号がインクリメンタルに変化したときの前記キャパシタバンクの前記容量変化刻み幅に一致することを特徴とする請求項１３に記載の可変容量デバイス。
【請求項３１】
前記差動段の前記第１の入力と第２の入力とにおける前記信号の相互の差を増幅するために、増幅手段が、当該可変容量ダイオードの前記制御端子の前に置かれていることを特徴とする請求項２９または３０に記載の可変容量デバイス。
【請求項３２】
前記ＡＤ変換器の出力が、前記増幅手段の利得制御入力に連結されていることを特徴とする請求項３１に記載の可変容量デバイス。
【請求項３３】
前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタの前記容量値の絶対的な広がりを測定する較正回路が、当該絶対的な広がりを補償するように当該変換を適応させるために、前記ビット数変換デバイスに連結されていることを特徴とする請求項２４から３２のいずれか１つに記載の可変容量デバイス。
【請求項３４】
共通入力が制御信号を供給され、出力が、第１および第２のフィルタ回路にそれぞれ使用される第１および第２のモノリシックに集積されたデジタル制御キャパシタバンクに連結されている第１および第２のルックアップテーブルを共通のハウジングに含有し、前記第１および第２のルックアップテーブルが、並列フィルタトラッキングに備えていることを特徴とする請求項２７から３３のなかの１つに記載の可変容量デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャパシタバンクと、プレーナ形状にモノリシックに集積され、また、同調制御信号によって制御されている、ｎ個のキャパシタを備えたデジタル制御キャパシタバンクを含有する同調回路を有する受信機と、に関するものである。このタイプのデジタル制御キャパシタバンクを用いた受信機は、例えば米国特許番号４，２１６，４５１によって、既知である。
【０００２】
【従来の技術】
その既知の受信機のキャパシタバンクは、フィルタ回路に含まれて可変容量を供給し、そのフィルタおよび／または受信機の同調周波数をインクリメンタルに変化させるように制御される。単一の可変容量ダイオードの代わりにキャパシタバンクを用いることは、バイアス電圧を低下させ、また、ＤＣ／ＤＣ変換器の必要性を回避させる。さらに、デジタル制御キャパシタバンクのｎ個のキャパシタをプレーナ形状にモノリシックに集積することは、上記の受信機および／またはそれに用いられるキャパシタバンクを、価格／性能比に関して、特に同調動作において、最適化することを可能にする。
【０００３】
【課題を解決するための手段】
しかしながら、実際には、プレーナ技術、とりわけ、集積回路（ＩＣ）技術でインプリメントされた回路素子のコンポーネント値は、絶対的ならびに相対的な広がりを持っている。絶対的な広がりは、実際のコンポーネント値の望みの値すなわち平均値からの広がりであると解され、一方、相対的な広がりは、素子相互間のコンポーネント値の広がりであると解される。絶対的な広がりは、主としてプレーナ層の厚さあるいは組成の変動によって引き起こされ、一方、相対的な広がりは、プレーナ層のＸ軸およびＹ軸に沿った不均一性によって引き起こされる。どちらのタイプの広がりも、集積された素子の実際の値を、目標値から予測できないほど逸脱させ、それは、とりわけ、比較的小さな容量値において３０％以上にも達することもある。このことが、これまで、受信機同調回路に用いるためにキャパシタバンクを集積することの妨げになってきている。しかしながら、本発明は、上記の集積されたキャパシタバンクにおいて、当該広がりが、キャパシタバンクの容量値および／または同調周波数の精度に影響を与えることを防ぐことができるという認識に基づいている。
【０００４】
従って、なかんずく、本発明の１つの目的は、キャパシタバンクの容量値の総体的な広がりを最小限にすることである。
【０００５】
したがって、その観点の１つによれば、本発明は、当該ｎ個のキャパシタが、単位ＩＣ表面をカバーする単位キャパシタを含めて複数種の容量値を備え、当該単位キャパシタよりも小さい容量値を持つキャパシタが、それらの値に比例して、当該単位ＩＣ表面よりも小さいそれぞれのＩＣ表面をカバーし、また、当該単位キャパシタよりも大きい容量値を持つキャパシタが、当該単位ＩＣ表面に一致するＩＣ表面をそれぞれカバーするキャパシタのクラスタによって形成されていることを特徴としている。
【０００６】
この方策は、集積された素子、とりわけ、集積されたキャパシタの相対的な広がりは、そのＩＣ表面が減少するにつれて増加し、一方、同一の素子構造は、それが使用されている多重度の平方根にしたがってその広がりを減少させるという認識に基づいている。当該方策は、それとともに、単位キャパシタの適切な選択によって、キャパシタバンクの容量値の総合的な広がりを最小限にすることを可能にする。
【０００７】
本発明の好適な１実施例において、当該ｎ個のキャパシタが、２０から２ｎ−１に渡る２進重み付けがなされた一連の容量値を形成し、一方、当該単位キャパシタが、容量値２ｋ（ｋは１より大きくｎより小さい）に一致するように選ばれている。
【０００８】
本発明の好適なさらなる１実施例において、ｎが１０の大きさの程度であり、一方、ｋが３と８との間の範囲の中で選ばれている。この方策の適用によって、同調範囲内の全ての各値においてキャパシタバンクの容量の総体的な広がりを最小にするように、キャパシタのＩＣ表面依存広がりの最適な使用がなされる。
【０００９】
当該単位キャパシタは、寄生効果を補償した状態で前記同調範囲の前記上限を定めるように選ばれるのが好ましい。
【００１０】
さらに、単位キャパシタをクラスタにした上記のキャパシタ構成は、レイアウト設計に、キャパシタバンクの個々に集積されたキャパシタの総体的な広がりをより最小化する自由度をもたらす。
【００１１】
本発明の他の好適な実施例は、したがって、当該単位キャパシタのクラスタが、分離されたダミーキャパシタによって囲まれていることを特徴としている。この方策は、近接効果によるキャパシタの容量値の広がりを補償することを可能にする。
【００１２】
寄生効果を減少させるために、そのような受信機は、キャパシタバンクのキャパシタが、最小の寄生配線効果を持つクラスタを形成するようにレイアウトされていることを特徴とするのが好ましい。
【００１３】
本発明の他の１つの目的は、キャパシタバンクの制御を改良し、また、簡単化することである。
【００１４】
したがって、本発明に係る、（同調）制御信号によって制御されているｎ個のキャパシタを有する受信機および／またはキャパシタバンクは、アナログ同調制御信号をｍビット２進信号に変換するためのＡＤ変換器が、当該ｍビット２進信号をｎビット２進信号（ｍはｎより小さい）に変換するビット数変換デバイスに連結されており、当該ｎビット２進信号が、前記キャパシタバンクのキャパシタ１からキャパシタｎをそれぞれ制御するビット１からビットＮを含むことを特徴としている。
【００１５】
この方策は、同調周波数に妥当な正確さを得るのに必要な２進重み付けがなされたキャパシタ値の個数は、同調範囲をカバーするために必要とされるキャパシタバンクの２進重み付けがなされたキャパシタの個数であるｎよりも少ないという認識に基づいている。この方策は、ＲＦ入力フィルタの同調にアナログ同調制御信号を用いることを可能にし、さらに、同調周波数に妥当な正確さを保持しながら、ＡＤ変換器の動作およびインプリメンテーションを単純化することを可能にする。
【００１６】
本発明の好適な１実施例は、前記ビット数変換デバイスが、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを制御するｎビット２進信号を格納するためのｍ ＊ ｎ格納位置を有するルックアップテーブルを有していることを特徴としている。
【００１７】
前記ビット数変換デバイスは、そうでなければ、ｍビット２進信号をｎビット２進信号に変換するアルゴリズムを実行するためのマイクロプロセッサを有していてもよい。
【００１８】
ビット数変換デバイスは、集積されたデジタル制御キャパシタバンクの容量変化の制御信号への依存性を調整するための手段、例えば、同調周波数と当該制御信号との間の線形依存性をもたらすための手段を有することが好ましい。
【００１９】
本発明の他の１つの目的は、キャパシタバンクのｎ個のキャパシタの制御を、容量値の実際の広がりに適応させることである。
【００２０】
本発明の好適な１実施例は、したがって、前記集積されたキャパシタバンクの前記ｎ個のキャパシタの前記容量値の絶対的な広がりを測定する較正回路が、当該絶対的な広がりを補償するように当該変換を適応させるために、前記ビット数変換デバイスに連結されていることを特徴としている。
【００２１】
この方策は、受信機、とりわけ、そのＲＦ入力フィルタの同調作用から絶対的な広がりを排除させる。
【００２２】
本発明のさらなる他の１つの目的は、受信機信号選択および処理を改良することである。
【００２３】
本発明に係る受信機の１実施例は、したがって、制御信号発生器によって制御されているさらなるキャパシタバンクを有するＲＦ入力フィルタを有し、前記制御信号発生器が、前記同調回路および前記ＲＦフィルタの並列トラッキングを規定する手段を有することを特徴としている。
【００２４】
そのような手段は、前記集積されたデジタル制御キャパシタバンクの前記ｎ個のキャパシタを制御する前記ｎビット２進信号を格納するためのｍ ＊ ｎ格納位置をそれぞれ有する複数種のルックアップテーブルを含有していてもよく、そうでなければ、同じタスクを遂行するアルゴリズムを実行するための手段を含有していてもよい。
【００２５】
本発明の別の１つの目的は、キャパシタバンクの離散的な−あるいは階段状の−容量変化が、そのいくつかの特定の応用において決定的な因子になることを回避することである。とりわけ、位相同期ループに応用されているときにおいてである。
【００２６】
したがって、本発明に係る受信機の好適な１実施例は、可制御発振器を有する位相同期ループを有し、連続同調制御信号が、アナログ−デジタル（ＡＤ）変換器を介して当該キャパシタバンクおよび差動段の第１の入力に供給され、前記ＡＤ変換器の出力が、デジタル−アナログ（ＤＡ）変換器を介して差動段の第２の入力に連結され、前記差動段の出力が、前記キャパシタバンクに並列に配置されている可変容量ダイオードの制御端子に連結されていることを特徴としている。
【００２７】
この方策は、位相同期ループが、デジタル制御キャパシタバンクの２つの容量設定を交互に繰り返して切り換えられることを回避する。
【００２８】
最後に述べた受信機に用いられる、本発明に係る可変容量デバイスは、連続同調制御信号が、アナログ−デジタル（ＡＤ）変換器を介してさらなるキャパシタバンクおよび差動段の第１の入力に供給され、前記ＡＤ変換器の出力が、デジタル−アナログ（ＤＡ）変換器を介して差動段の第２の入力に連結され、前記差動段の出力が、前記デジタル制御キャパシタバンクに並列に配置されている可変容量ダイオードの制御端子に連結されていることを特徴としている。
【００２９】
本発明に係るそれらの方策を適用することによって、制御範囲におけるデジタル制御キャパシタバンクの動作は、通常の可変容量ダイオードよりもはるかに低い供給電圧しか必要とせず、一方、本発明に係る可変容量デバイスに含まれる可変容量ダイオードは、デジタル制御キャパシタバンクの容量増分のたった１個分の刻み幅に一致する範囲で変化するだけでよい。
【００３０】
可変容量ダイオードの容量変化範囲は、ＡＤ変換機の出力信号のインクレメンタルな変化におけるキャパシタバンクの容量変化刻み幅に一致するように選ぶのが好ましい。
【００３１】
本発明の好適な１実施例において、、一方のオリジナルのアナログ制御信号と他方のキャパシタバンクへのデジタル化されたアナログ制御信号との差を、可変容量ダイオードの利用可能な容量制御範囲に適合させるために、増幅手段が用いられている。
【００３２】
容量変化範囲内において可変容量ダイオードの線形制御を可能にする本発明のさらなる好適な１実施例は、連続制御信号が当該制御入力を介して増幅手段の利得制御入力に印加されることを特徴としている。
【００３３】
本発明に係る可変容量デバイスの好適な他の１つの実施例は、広がり効果がさらに最小化されており、共通入力が同調制御信号を供給され、出力が、第１および第２のフィルタ回路にそれぞれ使用される第１および第２のモノリシックに集積されたデジタル制御キャパシタバンクに連結されている第１および第２のルックアップテーブルを共通のハウジングに含有し、前記第１および第２のルックアップテーブルが、並列フィルタトラッキングに備えていることを特徴としている。
【００３４】
【発明の実施の形態】
本発明の上述および他の目的および利点は、好ましい実施例の以下の記述と、その一部である添付図面とから、より容易に明白になる。
【００３５】
図１Ａは、デジタル１０ビットワードの制御の下に第１と第２の端子ｔ１とｔ２との間の各スイッチＳ０ − Ｓ９によって個々に切り替えることができる、２進重み付けがなされた一連の値２０〜２９を形成するｎ ＝ １０個のキャパシタＣ０ − Ｃ９を有する、本発明に係るモノリシックに集積されたデジタル制御キャパシタバンクＣｂの機能ダイアグラムを示している。トリマキャパシタＣｔが、第１と第２の端子ｔ１とｔ２との間のキャパシタＣ０ − Ｃ９に並列に接続されている。トリマキャパシタＣｔは、予測不可能な寄生容量（ＩＣインプリメンテーションにつきもので、例えば、ボンディングによって引き起こされる）を補償して、キャパシタバンクを挟んでできる総合的な（寄生）容量をあらかじめ定められた固定値Ｃｆｉｘにするためのものである。実際には、この固定値Ｃｆｉｘは、できるだけ小さく保たれる。インダクタＬが、当該第１と第２の端子ｔ１とｔ２との間に並列に連結されており、キャパシタＣ０ − Ｃ９とともに、ある周波数範囲（例えば５００〜１５００ ｋＨｚの範囲のＡＭラジオ放送周波数帯）上において同調周波数に制御されるＬＣ同調回路を形成している。この例において、同調周波数範囲を完全にカバーするために実際には１０ビットが要求されるが、キャパシタＣ０ − Ｃ９のコンポーネント値の相対的な広がりのために、本来の情報を伝えられるビットの数が、高々７ビットだけに限定されてしまう。７ビットで得られる容量値の精度は、ほぼ１％であり、それらは、集積インプリメンテーションにおいて得られる精度におよそ一致する。容量値が小さい場合には、最上位３ビットが常に０である、即ち、スイッチＳ７ − Ｓ９が常に開いており、一方、容量値が大きい場合には、最下位３ビットが、それらの値が当該１％の広がりよりも小さいので、意味をなさない。７ビットワードは、本発明によれば、当該７ビット同調制御信号をキャパシタバンクへの１０ビット同調制御信号に変換するビット数変換手段を利用することにより、受信機同調範囲内に１０個のキャパシタを持つキャパシタバンクの容量を変えるために用いることができる。このことは、連続的な同調制御信号をアナログ−デジタル変換するために７ビットＡＤ変換器を用いることを可能にする。
【００３６】
そのビット変換は、試行錯誤計算スキームを用いることによって動的に行なうことができる。そのビット変換は、あるいはまた、７ビットワードのデジタル同調制御電圧によってアドレスされる１０ビット読み出し専用メモリを用いて、与えられた型通りのルックアップテーブルから読み出すことができる。ビット数変換に加えて、ルックアップテーブルは、ＬＣ同調回路の同調周波数の、同調制御信号への線形依存をもたらすように、デジタル制御キャパシタバンクの容量変化の、当該同調制御信号への依存の補償あるいは調節に備えるためのデータを含んでいてもよい。
【００３７】
そのようなルックアップテーブルの機能は、図７を参照して、より詳細に説明されるであろう。
【００３８】
図１Ｂは、図１Ａに示されている要素に対応する要素が同じ参照番号を付されている受信機で使うための、本発明に係る可変容量デバイスＣｖの好ましい１具体例のブロックダイヤグラムである。可変容量デバイスＣｖは、第１と第２の端子ｔ１とｔ２との間に連結されて、ＬＣ同調回路を形成するようにインダクタＬに並列に接続されたキャパシタバンクＣｂを有している。可変容量デバイスＣｖは、Ｃｖの容量を変化させ、また、それによってＬＣ同調回路の同調周波数を変化させるための連続制御信号が供給される制御入力Ｉを有している。この制御信号は、以下において、同調制御信号Ｖｔｕｎｅとも呼ばれる。制御入力Ｉは、差動段ＤＳの第１の入力に連結されるとともに、アナログ−デジタル変換器ＡＤを介してデジタル制御キャパシタバンクＣｂの制御入力に連結されている。アナログ−デジタル変換器ＡＤの出力は、デジタル−アナログ変換器ＤＡを介して、差動段ＤＳの第２の入力に連結されている。差動段ＤＳの出力は、増幅手段ＡＭＰを介して、可変容量ダイオードＤの制御端子ｔｄに、直列配置の当該可変容量ダイオードＤと阻止キャパシタＣとの共通接続点において連結している。この直列配置は、当該第１と第２の端子ｔ１とｔ２との間で、キャパシタバンクＣｂに並列に連結している。増幅手段ＡＭＰは、可変容量ダイオードＤの有効な容量変化範囲に同一に適合するように、差動段ＤＳの出力信号、即ち、当該差動段ＤＳの第１の入力と第２の入力における信号の相互の差（以下、打切り差（ｄｉｓｃｒｅｔｉｏｎ ｄｉｆｆｅｒｅｎｃｅ）とも呼ばれる）を増幅する。さらに、同調制御電圧Ｖｔｕｎｅに応じて増幅手段ＡＭＰの利得を変えることによって、ダイオードＤの非線形な同調制御電圧依存容量変化の補償が得られる。図８に示す通常の可変容量ダイオードの容量対電圧特性に見られるように、当該特性の傾斜は、同調制御電圧を増加させるとともに顕著に減少する。同調制御電圧が増加するとともに上記の増幅手段ＡＭＰの利得を増加させることによって、ダイオードＤの容量の制御をより線形にすることができ、それによって、その制御の正確さを増加させることができる。
【００３９】
入力Ｉにおける同調制御電圧Ｖｔｕｎｅを連続的に変化させたときに容量値も同様に連続的に変化するようにするためには、可変容量ダイオードＤの容量変化範囲は、ＡＤ変換器の出力信号のインクリメンタルな変化に対するキャパシタバンクＣｂの容量変化刻み幅に、最小一致しなければならない。可変容量ダイオードＤの容量変化範囲は、最悪の場合のプロセス広がりの状況においてさえ、キャパシタバンクのインクリメンタルな容量変化刻み幅を安全にカバーするように選ばれる。しかしながら、キャパシタバンクの容量値が変化したときに、その容量値に誤った信号が発生することを防ぐためには、可変容量ダイオードＤの容量変化範囲は、キャパシタバンクのインクリメンタルな容量変化刻み幅よりも幾分（実際にはおよそ１０％）小さくなるように選ぶのが望ましい。
【００４０】
本発明に係る可変容量デバイスＣｖは、総括して、全ての従来の単一可変容量ダイオードを取って換えるのに非常によく適しており、そのような従来の可変容量ダイオードに必要とされる供給電圧よりかなり低い供給電圧で適切に機能する。これは、低バイアス電圧の受信機において、ＤＣ−ＤＣ電圧変換器の必要性を排除する。同調制御電圧を連続的に変化させたときに容量値も同様に連続的に変化するようにすることが要求されない場合には、従来の可変容量ダイオードの代替として、キャパシタバンクＣｂのような単一のキャパシタバンクを使用することで十分であろう。しかしながら、本発明に係る可変容量デバイスＣｖは、当該要求を完全に満たし、その利用分野には、例えば同調回路および／または例えば位相同期ループや周波数同期ループのようなループ回路の一部であるか否かに関わらず、全てのタイプの可変周波数フィルタが含まれる。
【００４１】
ｎ ＝ ３個の理想的なキャパシタバンクを含有する、図１Ｂに示されるような本発明に係る可変容量デバイスＣｖの容量変化が、図５に与えられている。そのような理想的なキャパシタバンクは、広がりを持たない３個のキャパシタを含有しており、２３ ＝ ８個の離散的な容量設定を持っている。ダイオードＤの容量変化範囲は、ＡＤ変換器の出力信号のインクリメンタルな変化に対するキャパシタバンクの容量変化刻み幅に一致するように選ばれる。図５の曲線ｃｂは、理想的なキャパシタバンクＣｂの容量を示しており、一方、この図５の曲線ｃｖは、可変容量デバイスＣｖの総合的な容量を示している。同調制御入力信号の全ての各値に対して、理想的なキャパシタバンクＣｂを持つ可変容量デバイスＣｖが、１つの定まった容量値を規定している。
【００４２】
ｎ ＝ ３個の非理想的なキャパシタバンクを含有する、集積形状の従来通りのインプリメンテーションの、図１Ｂに示されるような本発明に係る可変容量デバイスＣｖの容量変化が、図６に与えられている。この非理想的なキャパシタバンクは、２３ ＝ ８個の離散的な容量設定を持っており、第１から第３のキャパシタＣ１ − Ｃ３を含有している。ここで、Ｃ２ ＝ １．３ ＊ Ｃ１ ＊ ２， Ｃ３ ＝ ４ ＊ Ｃ１である。Ｃ２は、３０％の値の広がりを示している。ダイオードＤの容量変化範囲は、ＡＤ変換器の出力信号のインクリメンタルな変化に対するキャパシタバンクの容量変化刻み幅をカバーするように選ばれている。それによって、ダイオードＤの容量変化範囲は、ＡＤ変換器の出力信号の当該インクリメンタルな変化に対するキャパシタバンクの容量変化刻み幅に一致する。この図６の曲線ｃｂは、非理想的なキャパシタバンクＣｂの容量を示しており、一方、曲線ｃｖは、可変容量デバイスＣｖの総合的な容量を示している。ここでも、可変容量デバイスＣｖは、同調制御入力信号の全ての各値に対して１つの容量値を規定している。これは、図４を参照してより詳細に説明されるであろうように、位相同期ループに、図１Ｂに示されるような本発明に係る可変容量デバイスＣｖを用いることを可能にする。
【００４３】
図７は、同調制御信号が供給されている同調制御信号発生器ＣＳＧを有する本発明に係る可変容量デバイスの第２の好ましい実施例のブロックダイヤグラムを示している。同調制御信号は、連続信号であることもあり、その場合には、同調制御信号発生器ＣＳＧは、アナログ−デジタル変換器を含有している。あるいは、同調制御信号は、デジタル信号であることもあり、その場合には、同調制御信号発生器ＣＳＧは、デジタル信号処理手段を有していてもよく、また、最終的には省かれてもよい。同調制御信号発生器ＣＳＧは、第１および第２のルックアップテーブルＬＵ１およびＬＵ２の入力に、ｍビットのデジタル同調制御電圧を供給する。これらの第１および第２のルックアップテーブルＬＵ１およびＬＵ２は、各々、第１および第２のキャパシタバンクＣｂ１およびＣｂ２のｎ個のキャパシタに印加される、それぞれ第１および第２のｎビット２進信号を格納するためのｍ ＊ ｎ格納位置を有している。ここで、ｎは、ｍより大きい。第１および第２のキャパシタバンクＣｂ１およびＣｂ２は、絶対的な広がりを減少させるためにモノリシックにインプリメントされており、一般に、単一のハウジングに搭載されている。第１および第２のルックアップテーブルには、ビット数変換データとは別にさらに、フィルタの並列トラッキングを規定するデータも含有されており、そこにおいて、第１および第２のキャパシタバンクＣｂ１およびＣｂ２が、同調可能な容量デバイスとして使用されている。そのようなトラックフィルタ間の周波数差に依存しながら、並列トラッキングは、ｎビットデジタル同調制御信号の一定の変化とともに、第１のキャパシタバンクＣｂ１の容量が、第２のキャパシタバンクＣｂ２の容量と厳密に予測可能な（計算可能な）差を持って変化することを要求する。この容量差は、第１および第２のｎビットデジタル信号の生成に考慮に入れられることになる。それのインプリメンテーションは、当業者の標準的な能力内にあり、したがって、これ以上詳細には記述されない。
【００４４】
そのような可変容量デバイスの、本発明に係る受信機の第１の好適な実施例への応用が、図２に示されている。図示されている受信機は、インダクタＬ１および上記の第１の可変キャパシタバンクＣｂ１として機能するアンテナＡＮＴによって形成される第１のＬＣ並列回路Ｌ１Ｃｂ１を有するＲＦ入力フィルタを含有している。ＲＦ入力フィルタは、ＲＦ入力フィルタＲＦによって選択されているＲＦ信号をＩＦ信号に変換するためのミキサー段Ｍに連結されている。ＩＦ信号は、信号処理手段Ｐにおいて可聴信号へと既知の如くに処理されている。ミキサー段Ｍには、上記の第２の同調可能なキャパシタバンクＣｂ２に並列なインダクタＬ２を有する第２の同調可能なＬＣ回路Ｌ２Ｃｂ２を有する可変周波数発振器ＯＳＣによって生成される局部発振信号が供給される。可制御キャパシタバンクＣｂ１およびＣｂ２には、それぞれ、当該第１および第２のルックアップテーブルＬＵ１およびＬＵ２からの第１および第２のｎビットデジタル制御信号が供給されている。局部発振器ＯＳＣの周波数は、所望のＲＦ信号のキャリア周波数からＩＦ周波数分ずれている。受信機同調範囲内で所望のＲＦ信号に正確に同調するためには、第２の同調可能なＬＣ回路Ｌ２Ｃｂ２は、ＩＦ周波数に一致する一定の周波数差を越えて受信機同調範囲内で第１のＬＣ並列回路Ｌ１Ｃｂ１をトラックしなければならない。これは、第１および第２のキャパシタバンクＣｂ１およびＣｂ２に対する、上記の第１および第２のｎビットデジタル制御信号を適切に調整することによって達成される。
【００４５】
図４は、図１Ｂに示されるような可変容量デバイスＣｖの、本発明に係る受信機の第２の好適な実施例のＲＦ入力フィルタおよびＬＣ同調回路への応用を示している。図２の受信機と異なり、ここに示されている受信機は、可変周波数局部発振器ＯＳＣを含有する位相同期ループ（ＰＬＬ）を有している。局部発振器ＯＳＣの出力が、ＰＬＬの位相検出器中の水晶発振器ＸＯの発振周波数から導出される参照周波数と比較される。そのようなＰＬＬは、ＬＣ同調回路内で同調範囲内の全ての各周波数に対して容量値が定められていなければ、正確に機能しない。容量値の欠如（それは、可変容量ダイオードなしでキャパシタバンクのみを用いた場合に生じるであろう）があると、キャパシタバンクは、２つの容量設定値を交互に繰り返して切り換えられることになってしまう。
【００４６】
ＬＣ ＲＦ入力フィルタは、本発明に係るインダクタＬ１および第１の可変キャパシタバンクＣｖ１として機能するアンテナＡＮＴによって形成される第１のＬＣ並列回路Ｌ１Ｃｖ１を有している。そのＲＦ入力フィルタは、ＲＦ入力フィルタＲＦによって選択されているＲＦ信号をＩＦ信号に変換するためのミキサー段Ｍに連結されている。ＩＦ信号は、信号処理手段Ｐにおいて可聴信号へと既知の如くに処理されている。ミキサー段Ｍには、本発明に係る第２の可変容量デバイスＣｖ２に並列にインダクタＬ２を有する第２の同調可能なＬＣ回路Ｌ２Ｃｖ２を有する可変周波数発振器ＯＳＣによって生成される局部発振信号が供給される。第１および第２の可変容量デバイスＣｖ１およびＣｖ２のそれぞれの第１および第２のキャパシタバンクには、それぞれ、第１および第２のルックアップテーブルＬＵ１およびＬＵ２（図示せず）が含有されている。局部発振器ＯＳＣの周波数は、所望のＲＦ信号のキャリア周波数からＩＦ周波数分ずれている。受信機同調範囲内で所望のＲＦ信号に正確に同調するためには、第２の同調可能なＬＣ回路Ｌ２Ｃｖ２は、ＩＦ周波数に一致する一定の周波数差を越えて受信機同調範囲内で第１のＬＣ並列回路Ｌ１Ｃｖ１をトラックしなければならない。これは、本発明に係る第１および第２の可変容量デバイスＣｖ１およびＣｖ２の第１および第２のキャパシタバンクＣｂ１およびＣｂ２に対する、上記の第１および第２のｎビットデジタル制御信号を適切に調整することによって達成される。
【００４７】
図３は、２進重み付けがなされた一連の値を形成しているｎ個のキャパシタを備えた、図１Ａおよび図１Ｂのモノリシックに集積されたデジタル制御キャパシタバンクのインプリメンテーションに用いられるＩＣレイアウト構造を示している。集積されたｎ個のキャパシタは、酸化物層あるいはｐｎ接合の使用に基づいて製作されてもよく、いずれの技術もプレーナ技術であると認識されている。数字によって表現されているブロックが、各々、単位ＩＣ表面をカバーする単位キャパシタを表わしている。ｎ個のキャパシタの中に、参照数字１と同定され、単一の単位ＩＣ表面をカバーしている単一のブロックによって表現されている単位キャパシタがある。当該単位キャパシタ１より小さなキャパシタが、ブロックＡ， Ｂ， Ｃによって表現されている。それらのキャパシタは、それらの値に比例して、当該単位ＩＣ表面よりも小さいそれぞれのＩＣ表面をカバーし、以下において、縮小キャパシとも表現される。当該単位キャパシタより大きなキャパシタが、参照数字２， ４， ８， １６， ３２， ６４を付したブロックによって参照される、単位キャパシタの２進重み付けがなされた個数のクラスタによって形成されている。クラスタの単位キャパシタは、それぞれのクラスタの外境界には隣接するキャパシタが存在しないということを補償するために、分離されたダミー単位キャパシタによって囲まれており、それによって、複数種のキャパシタの相対的な広がりをさらに最小化させている。さらに、クラスタは、寄生配線効果を最小限にするように、レイアウトされている。
【００４８】
実際的な１実施例においては、単位キャパシタの容量値の総合的な広がりは、１％である。それによって、単位キャパシタより大きなキャパシタは全て、１％のそれらの容量値の総合的な広がりを持っている。単位キャパシタより小さなキャパシタ、即ち、キャパシタＡ − Ｃは、それらの容量値においてはるかに大きなｐｒｏｃｅｎｔｕａｌ広がりを示すが、これらのキャパシタは、単位キャパシタおよび／または単位キャパシタよりも大きな１つ以上のキャパシタと組み合わせてしか使われない。これは、制御範囲すなわち同調範囲内の全ての各値において、キャパシタバンクの総体的な容量への当該キャパシタＡ − Ｃの容量値の大きな広がりの影響を最小限にする。
【００４９】
キャパシタバンクのｎ個のキャパシタは、２０から２ｎ−１に渡る２進重み付けがなされた一連の容量値を形成するように選ばれ、一方、当該単位キャパシタは、容量値２ｋ（ｋは１より大きく、ｎより小さい）に一致するように選ばれるのが望ましい。実際的な１実施例において、ｎは１０の大きさの程度であるが、ｋを３から８の間の範囲に選ぶことによって、制御範囲内でキャパシタバンクに妥当な低さの容量値の広がりが得られる。
【００５０】
単位キャパシタの値は、また、上記のＣｆｉｘとともに、同調範囲の上限を決めるように選ばれてもよい。
【００５１】
図３のキャパシタバンクＣｂ内の最小キャパシタＣが、同調刻み幅を決めるように選ばれる。実際的な１実施例において、単位キャパシタは、１３．６ ｐＦの容量値に選ばれ、また、キャパシタバンク内の最小キャパシタＣは、１．７ ｐＦの容量値に選ばれる。
【００５２】
本発明は、それのいくつかの特定の実施例に関して例証され記述されているが、本発明は、決してそれに制限されることなく、付されている請求項の範囲内で可能な全ての変更および修正を網羅すると理解されるべきである。したがって、本発明に係る複数種の方策を別々に、および、互いから相互に独立に適用する場合に本発明を用いることも可能である。例えば、縮小キャパシタを単位キャパシタのクラスタと組み合わせて用いる方策、ビット数変換デバイスを用いる方策、および、キャパシタバンクに並列に可変容量ダイオードを適用する方策を、図面に示されているのとは異なって、別々に、あるいは、任意に相互に組み合わせて適用することは極めて容易に可能である。
【図面の簡単な説明】
【図１Ａ】本発明に係るモノリシックに集積されたデジタル制御キャパシタバンクの機能ダイアグラムである。
【図１Ｂ】ＬＣ回路の一部としての本発明に係る可変容量デバイスの第１の好適な実施例のブロック図である。
【図２】本発明に係る受信機の第１の好適な実施例のブロックダイアグラムである。
【図３】図１Ａのモノリシックに集積されたデジタル制御キャパシタバンクのインプリメンテーションに用いられるＩＣレイアウト構造である。
【図４】ＰＬＬを用いた本発明に係る受信機の第２の好適な実施例のフロントエンドのブロック図である。
【図５】広がりのない３個のキャパシタを用いて２３ ＝ ８個の離散的な容量値の設定のできる理想的なキャパシタバンクの制御範囲内の容量変化を示す信号プロットである
【図６】第２のキャパシタが３０％の広がりを持つ第１から第３のキャパシタを用いて２３ ＝ ８個の離散的な容量値の設定のできるモノリシックに集積されたデジタル制御キャパシタバンクの制御範囲内の容量変化を示す信号プロットである。
【図７】トラックフィルタに使われる本発明に係る可変容量デバイスの第２の好適な実施例のブロックダイヤグラムである。
【図８】従来の可変容量ダイオードの容量対電圧特性を示す信号プロットである。
【符号の説明】
Ｃｂ　キャパシタバンク
Ｃｖ　可変容量デバイス
Ｖｔｕｎｅ　同調制御電圧
【図１Ａ】
2004505485.tif 000003
【図１Ｂ】
2004505485.tif 000004
【図２】
2004505485.tif 000005
【図３】
2004505485.tif 000006
【図４】
2004505485.tif 000007
【図５】
2004505485.tif 000008
【図６】
2004505485.tif 000009
【図７】
2004505485.tif 000010
【図８】
2004505485.tif 000011
【国際公開パンフレット】
2004505485.tif 000012
2004505485.tif 000013
2004505485.tif 000014
2004505485.tif 000015
2004505485.tif 000016
2004505485.tif 000017
2004505485.tif 000018
2004505485.tif 000019
2004505485.tif 000020
2004505485.tif 000021
2004505485.tif 000022
2004505485.tif 000023
2004505485.tif 000024
2004505485.tif 000025
2004505485.tif 000026
2004505485.tif 000027
2004505485.tif 000028
2004505485.tif 000029
2004505485.tif 000030
2004505485.tif 000031
2004505485.tif 000032
2004505485.tif 000033
2004505485.tif 000034
2004505485.tif 000035
2004505485.tif 000036
2004505485.tif 000037
2004505485.tif 000038
2004505485.tif 000039
2004505485.tif 000040
2004505485.tif 000041
2004505485.tif 000042
2004505485.tif 000043
【国際調査報告】
2004505485.tif 000044
2004505485.tif 000045
2004505485.tif 000046