(57)【要約】水素により劣化しやすい化合物から形成される誘電体層によって電気的に分離された第１及び第２の電極層から形成される薄膜キャパシタを含む集積デバイスであって、ジルコニウム、バナジウム及び鉄の合金であり、随意に少量のマンガン及び／又は「希土類元素」族の元素を含有している合金、ジルコニウムと、鉄、コバルト及びニッケルからなる群の金属のうちの少なくとも１種との合金であり、随意に最高で１５重量％までの「希土類元素」族に属する元素を含有している合金からなる群のうちの材料の少なくとも１つのゲッター層を更に含むことを特徴とする集積デバイスが記載される。
2004505463.tif 000002
【特許請求の範囲】
【請求項１】
水素により劣化しやすい化合物からなる１つの誘電体層によって電気的に分離された第１及び第２の電極層から形成される薄膜キャパシタを含む集積デバイスであり、集積構造体が随意に、当該キャパシタの支持体と下部電極層とを接着する金属層、当該キャパシタの上部電極層の上の保護層、及び当該キャパシタの構造体を覆う中間誘電体層を含む集積デバイスであって、ジルコニウム、バナジウム及び鉄の合金であって、随意に少量のマンガン及び／又は「希土類元素」族の元素を含有している合金、ジルコニウムと、鉄、コバルト及びニッケルからなる群の金属のうちの少なくとも１種との合金であって、随意に最高で１５重量％までの「希土類元素」族の元素を含有している合金からなる群のうちの材料のゲッター層を含むことを特徴とする集積デバイス。
【請求項２】
前記支持体の上面に第２のゲッター層を含むことを特徴とする、請求項１記載のデバイス。
【請求項３】
前記キャパシタの電極層が、白金、イリジウム、ロジウム、ルテニウム、銀又は金と、前述の金属の合金と、イリジウム、ロジウム、ルテニウム及び鉛の導電性酸化物と、イリジウム及び／又はルテニウム及び／又はロジウムとＴｉ、Ｔａ及びＺｒ並びにこれらの金属の混合物からなる群のうちの少なくとももう１種の金属との非化学量論混合酸化物と、ポリシリコンと、そしてホウ素、リン又はヒ素をドープしたポリシリコンとからなる群に属する材料のものである、請求項１又は２記載のデバイス。
【請求項４】
前記第２のゲッター層も前記支持体と下部電極層との間の接着層として働く、請求項２記載のデバイス。
【請求項５】
前記ゲッター層の厚さが２００ｎｍ以下である、請求項１記載のデバイス。
【請求項６】
前記第２のゲッター層の厚さが１００ｎｍ以下である、請求項２記載のデバイス。
【請求項７】
半導体基板、この基板に形成されたＭＯＳトランジスタ、及びこのＭＯＳトランジスタの集積構造体の少なくとも１つの第１の絶縁層の上に形成された、当該ＭＯＳトランジスタの電流端子に機能上接続される少なくとも１つの強誘電体薄膜キャパシタを含む強誘電体記憶デバイスであり、当該キャパシタが第１の下部電極層、強誘電体酸化物層及び上部電極層で形成されている強誘電体記憶デバイスであって、当該強誘電体キャパシタの上部電極層の上に、ジルコニウム、バナジウム及び鉄の合金であって、随意に少量のマンガン及び／又は「希土類元素」族の元素を含有している合金、ジルコニウムと、鉄、コバルト及びニッケルからなる群の金属のうちの少なくとも１種との合金であって、随意に最高で１５重量％までの「希土類元素」族の元素を含有している合金からなる群のうちの材料のゲッター層が設けられていることを特徴とする強誘電体記憶デバイス。
【請求項８】
前記第１の絶縁層の上面に第２のゲッター層を含むことを特徴とする、請求項７記載のデバイス。
【請求項９】
前記キャパシタの電極層が、白金、イリジウム、ロジウム、ルテニウム、銀又は金と、前述の金属の合金と、イリジウム、ロジウム、ルテニウム及び鉛の導電性酸化物と、イリジウム及び／又はルテニウム及び／又はロジウムとＴｉ、Ｔａ及びＺｒ並びにこれらの金属の混合物からなる群のうちの少なくとももう１種の金属との非化学量論混合酸化物とからなる群のうちの材料のものである、請求項７又は８記載のデバイス。
【請求項１０】
前記第２のゲッター層が前記第１の絶縁層と下部電極層との間の接着層としても働く、請求項８記載のデバイス。
【請求項１１】
前記ゲッター層の厚さが２００ｎｍ以下である、請求項７記載のデバイス。
【請求項１２】
前記第２のゲッター層の厚さが１００ｎｍ以下である、請求項８記載のデバイス。
【請求項１３】
半導体基板、この基板に形成されたＭＯＳトランジスタ、及びこのトランジスタに結びつけられ、そして次の２つのレベルのポリシリコンで製作され且つ誘電体膜を介して連結された電極からなる、情報を電荷の形で記憶するための薄膜キャパシタを含むＤＲＡＭデバイスであって、当該ポリシリコンの電極の少なくとも容量結合の領域の上に、ジルコニウム、バナジウム及び鉄の合金であって、随意に少量のマンガン及び／又は「希土類元素」族の元素を含有している合金、ジルコニウムと、鉄、コバルト及びニッケルからなる群の金属のうちの少なくとも１種との合金であって、随意に最高で１５重量％までの「希土類元素」族の元素を含有している合金からなる群のうちの材料のゲッター層が設けられていることを特徴とするＤＲＡＭデバイス。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、一般的に言って集積回路に関し、詳しく言えば、記憶装置が情報を電荷の形でもって記憶するために強誘電性酸化物の残留分極の特性又は誘電性酸化物による容量結合を利用する両方の場合における、強誘電特性及び／又は高誘電率を有する容量結合の誘電性層を含む構造の記憶装置に関する。
【０００２】
［発明の技術背景］
強誘電体、特に混合酸化物を基にする誘電性化合物又は同等の化合物は、いろいろな分野で、特に半導体もしくは誘電体基材上に集積構造体を製造するのに、使用される。圧電フィルター、圧電特性を利用する超音波振動子、赤外線振動子、パイロ電気の特性を利用する光学センサー、光変調デバイス、電気光学特性の利用に基づく光学ダイアフラムが、これらの材料の一部の用途である。
【０００３】
強誘電特性を持つ材料の極めて薄い誘電体膜を製造する可能性は、キャパシタの強誘電性材料の薄い層の残留分極時の安定性を利用する強誘電体キャパシタを用いた不揮発性記憶デバイスの開発にとって好都合であった。これらのデバイス（記憶セル）は、記憶容量と集積デバイス全体の集積のレベルを増加させるよう極めてコンパクトな大きさで製造されるという理由、あるいは特に厳しい条件でも情報を保存する際だった能力の理由により、開発されてきた。
【０００４】
集積デバイスの製造プロセスで通常用いられる強誘電体は、チタン酸ジルコニウム鉛、すなわちＰＺＴの頭字語でよく知られるＰｂＺｒ（１−ｘ）Ｔｉ（ｘ）Ｏ３、ビスマスとストロンチウムのタンタル酸塩、すなわちＳＢＴの頭字語もしくはＹ１でよく知られるＳｒ２Ｂｉ２Ｔａ２Ｏ９、及びＢＬＴの頭字語でよく知られるランタンとビスマスのチタン酸塩である。これらは、いわゆるＦｅＲＡＭ記憶デバイスを製造するのに一番使用される材料のうちの一部である。
【０００５】
誘電体層として、特にＤＲＡＭセル構造のセルのコントロールゲート構造（ワードライン）とフローティングゲートとの容量結合の誘電性ポリ層間層（ｉｎｔｅｒｐｏｌｙ）として用いられるもう一つの同様の誘電性材料は、バリウムとストロンチウムのチタン酸塩、すなわちＢＳＴの頭字語でも知られるＢａ（ｘ）Ｓｒ（１−ｘ）ＴｉＯ３である。
【０００６】
それらの強誘電特性をＦｅＲＡＭにおいて活用するのに好ましく使用される材料は、上述のＰＺＴ、そしてまたＳＢＴ又はＢＬＴであるのに対し、ＢＳＴは、欠陥のない高誘電率の極めて薄い膜を堆積するという更なる可能性のために、ＤＲＡＭにおいて最もよく使用される。
【０００７】
強誘電特性を持つ誘電体化合物の上記の層を成長させる技術は、例えば「スパッタリング」による、あるいは気相からの化学的堆積（ＣＶＤ）による、といったように様々でよく、後者では分解性の化合物、普通には前駆体金属の有機金属化合物が、気相から適当な基材上に堆積する。
【０００８】
上記の層を形成するもう一つの方法は、いわゆる「ゾル−ゲル」法であり、この方法では基材上に膜を、一般には数回塗布したゾル−ゲル液の熱分解により形成するために、前駆体化合物の溶液を使用する。有機金属前駆体化合物の溶液の、ウエハ上に堆積するイオン化した液滴の「ミスト」を作るのを基にした方法もある。溶媒を蒸発させると、有機金属化合物は、複合酸化物の膜を形成するように強い酸化性の環境中において高温で分解される。この技術は文献において、液体源ミスト化学成長（Ｌｉｑｕｉｄ　Ｓｏｕｒｃｅ　Ｍｉｓｔｅｄ　Ｃｈｅｍｉｃａｌ　Ｄｅｐｏｓｉｔｉｏｎ）あるいは簡単にＬＳＭＣＤとして知られる。
【０００９】
その他の調製方法が文献中に知られている。
高誘電率を持ち、随意にまた著しい強誘電特性をも持つ、誘電性材料の薄膜キャパシタの、及びそれが属する関連の集積構造の、特定の機能の検討を抜きにすれば、ＦｅＲＡＭであれ、ＤＲＡＭであれ、その他のものであれ、普通の半導体集積デバイスの製造プロセスの流れにおける、例えばＣＭＯＳ技術における、薄膜キャパシタの形成は、一般に酸化物を基にする薄い層を水素に暴露するというほかならぬ危険のために、多数の問題を含む。実際のところ、集積デバイスの製造プロセスの通常の流れには、製造中のウエハに、一般的には半導体シリコン基板に、一部が捕捉されあるいは取り込まれたままになる水素が存在する多数の操作がある。
【００１０】
例えばＣＭＯＳプロセスでは、能動領域でもって範囲画定されるデバイス（トランジスタ）が、半導体とゲート酸化物との界面での表面電荷の問題を軽減するため半導体中にダングリングしたままになっている結合（ボンド）を中和するための水素雰囲気中でのアニーリング処理にさらされることがある。このアニーリング処理中に、水素が基板中に捕捉されたままになることがあり、かくしてそれが集積デバイスの有効寿命中の水素拡散の原因になる。水素への暴露のこのほかの原因は、プロセスのいわゆる「最終（バックエンド）」工程で、メタライズ用アルミニウム層の形成の際の、プロセス条件が水素の存在を伴うようなものであるコンタクト用のタングステンプラグとＩＤＬ層の形成工程に見ることができる。
【００１１】
水素はまた、セラミック「パッケージング」の場合に、集積デバイスのシール工程及び封止工程の際にも存在することがある。
デバイスの有効寿命の間でも、デバイス内部での水素のある程度の拡散が起きることがある。
【００１２】
一般に酸化物で形成される、あるいはもっとよくあるのは混合酸化物又は同等の化合物で形成される、随意に強誘電特性を持つ、誘電体膜の水素への暴露による劣化の影響は、よく知られており、そして文献において検討されている。特に、ＦｅＲＡＭの強誘電体膜の水素劣化は、ヒステリシス曲線の収縮の原因となって、縦軸の論理値１と０の分離を損ない、そしてこの影響は強誘電体薄膜キャパシタに保存された情報の読みとり工程での識別基準の難題をもたらしかねない。ＤＲＡＭの場合には、ポリ層間層の容量結合の薄い誘電体膜の劣化がフローティングゲートに保存された電荷のワードラインを通しての損失を決定する。
【００１３】
ほとんど避けがたい水素への暴露に対して高い誘電率を持つ誘電体及び強誘電体材料のこの重要な側面を克服するためにこれまでになされた提案は、様々であった。
【００１４】
ヨーロッパ特許出願公開第６０５９８０号明細書には、通常のＳｉＨ４／ＮＨ３／Ｎ２の混合物の代わりにＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）とＮ２を使用する、ＦｅＲＡＭデバイスの中間誘電性状態としての低水素含有量のＳｉ３Ｎ４及びＳｉＯＮ層のＰＥＣＶＤ成長技術が開示されている。
【００１５】
米国特許第５５２３５９５号明細書には、水素と湿分に対するバリア層の機能を持つ、ゾル−ゲル法により堆積したＰＺＴを使用するＦｅＲＡＭデバイス上へのＴｉＮ又はＴｉＯＮ層のスパッタリングが開示されている。
【００１６】
米国特許第５４８１４９０号明細書には、デバイスの製造プロセスにおいて予想され、その際に気体のＨ２とＮ２が使用される、アニーリング処理の際に、キャパシタの強誘電体膜の劣化を防ぐため強誘電体キャパシタにアルミニウム、ケイ素又はチタンの窒化物の薄い層を堆積することが開示されている。
【００１７】
米国特許第５５９１６６３号明細書には、通常の材料を使ってＦｅＲＡＭデバイスを製造するプロセスの、アニーリング処理の際の水素劣化を回避する特別の手順が開示されている。
【００１８】
ヨーロッパ特許出願公開第０８３７５０５号明細書には、強誘電体キャパシタを含む構造体が開示されていて、それでは強誘電体キャパシタの既に範囲画定された構造体の上に強誘電材料のＰＺＴの別の層を、ＰＺＴのこの別の層が犠牲層として働いてキャパシタのＰＺＴ層に水素が達してこれを劣化させるのを防ぐように、堆積させている。
【００１９】
ヨーロッパ特許出願公開第０９１１８７１号明細書には、強誘電体キャパシタ構造体の上に、キャパシタの強誘電体層に向かう水素の可能性のある拡散に対するバリア層の機能を持つタンタルとケイ素の窒化物の薄い層を形成することが開示されいている。
【００２０】
米国特許第５７６０４３３号明細書には、キャパシタ構造体の上にキャパシタの強誘電体層を保護するものとして配置される、水素に対し化学的に反応性の材料の犠牲層を使用することが開示されている。この犠牲材料は、Ｓｒ、Ｎｂ、Ｔａ及び／又はＢｉ、酸化ビスマス、酸化パラジウムを含有することができる。
【００２１】
米国特許第５７１６８７５号明細書には、ＦｅＲＡＭ構造体が開示されていて、それにおいてはＮ２＋Ｈ２中でのアニーリング後に、構造体を封止（分離）しそしてアニーリング処理後の水素の残留による可能性のある影響をその後において防ぐために、トランジスタの集積構造体の上と基板ウエハの背面に窒化ケイ素Ｓｉ３Ｎ４の層を堆積させている。収着した水素の拡散に関してそのように「分離」された構造体上に、強誘電体キャパシタが形成され、従ってそれはトランジスタ機能の劣化の原因となることなく酸素雰囲気中において都合よくアニールすることができる。その一方で、そのように「分離」されたウエハ構造体にことにより捕捉された水素は、上記の窒化物層により提供されるバリアのためにキャパシタの誘電体膜に達してそれを劣化させることができない。
【００２２】
ヨーロッパ特許出願公開第０９５１０５９号明細書には、メタライズプロセスの間に起こった水素劣化を酸素中での最終アニーリングが解決する特別な製造プロセスが開示されている。
【００２３】
米国特許第５９９０５１３号明細書には、セラミックで封止したデバイスの場合に水素雰囲気中でのアニーリング処理の際に強誘電体層を保護するため親水性を低下させた誘電体層により被覆された親水性の特性を持つ層間誘電体層の形成が記載されている。セラミックでの封止は、４４０℃でのアニールプロセスを一般に必要とする。
【００２４】
特開平１１−２９３０８９号公報には、１７５℃で９０分間の水素の放出が少ないという特徴を持つ、ＦｅＲＡＭデバイスを封止するのに有用なエポキシ樹脂の配合物が記載されている。
【００２５】
特開平１１−１８７６３３号公報には、製造工程の間に水素を蓄えることができる材料から形成した金属層をＦｅＲＡＭデバイスにおいて使用することが開示されている。その後、収着された水素は減圧下での熱処理により追い出される。用いられる材料は、Ｐｄ、Ｖ、Ｎｉ、Ｎｂ、Ｔｉ、Ｆｅ、Ｍｇ、ＴｉＦｅＬａＮｉ２、Ｔｉ２Ｍｎ３、ＶＮｂ、ＴｉＣｏ、ＺｒＭｎ２、Ｍｇ２Ｃｕ、Ｍｇ２Ｎｉ、ＬａＣｏ３、Ｔｉ２Ｖ８、Ｔｉ２Ｃ、Ｔｉ２Ｆｅ、Ｔｉ２ＣｏＭｎでよい。
【００２６】
特開平１１−４０７６１号公報には、強誘電体キャパシタを水素劣化から保護するため強誘電体キャパシタ上に堆積させたＴａ又はＶ又はＮｂの層を用いることが開示されている。
【００２７】
特開平１１−８３５５号公報には、強誘電体キャパシタの下部電極の下に配置した二酸化チタンもしくは窒化ケイ素から形成した水素バリア層、及び強誘電体キャパシタの上部電極の上に配置した、同じ材料あるいは窒化チタンもしくはＴｉＯＳｉのバリア層を用いることが開示されている。
【００２８】
特開２０００−４０７９９号公報には、強誘電体キャパシタのＰＺＴ強誘電体層とＰｔ上部電極との間にＰｂ−Ｐｔ−Ｔｉ−Ｏの反応性層を作ることによって、水素がキャパシタの誘電体の、多くの場合には強誘電体の、膜の方へ拡散するのを防止するのが可能であることが開示されている。
【００２９】
今日に至るまで、最も一般的に受け入れられているアプローチは、薄膜キャパシタの前もって形成した構造体を保護するものとして水素の拡散に対するバリア層を挿入することである。明らかに、このバリア層は「上方から」やってくる水素、すなわち集積デバイスの製造プロセスの最終段階の工程で存在している水素に対してのみ有効である。しかし、このバリア層は、「下方から」の水素、すなわちキャパシタを作る以前に形成されている能動構造体の水素中でのアニーリング処理の際にウエハに捕捉された水素からの、可能性のある拡散に対して有効ではない。いくつかの知られている解決策は、薄層キャパシタの下部電極の下でも水素の拡散に対するバリア層を形成することを示唆している。
【００３０】
提案された解決策の大多数におけるアプローチは、いずれにしてもキャパシタの誘電体及び／又は強誘電体材料の薄い層を、考えられる水素の拡散に対してそれを隔離するバリア層を用いて保護することである。
【００３１】
これらのバリア層は、電極の方へ向かう、従って高誘電率の材料を持つ誘電体及び／又は強誘電体の方へ向かう水素の拡散を、どちらかと言うと受け身の様式でもって停止させるものである。例えば酸化物の場合、この受け身的な効果のほかに、水素と酸素との水を生成する化学反応も存在する。この反応は水素を取り除いて、水素化合物を生成する。
【００３２】
更に別の特開平１１−１８７６３３号公報に開示される、その後デバイスを最終的に封止する前にそれを減圧下で熱処理することにより除去される水素を保持するための材料も、大気圧でのみ有意の様式でもって水素を吸着することができる。
【００３３】
［発明の目的及び概要］
本発明の主要な目的は、誘電体が高誘電率を有しそしてまた随意に強誘電特性を持つ材料で形成され、水素拡散による誘電体材料の劣化の危険から既知の技術で得ることができるよりも効果的な様式で且つ上述の欠点や制限なしに保護される、薄膜キャパシタを提供することである。
【００３４】
この重要な成果は、薄膜キャパシタの下部電極の下と上部電極の上に、水素との化学結合を引き起こす（反応する）ことなく及び／又は材料の形態的変化を生じさせることなく、大気圧より低い圧力でも水素を収着しそして保持することができるゲッター材料の層を設けることにより、得られる。
【００３５】
完成したデバイスにおいて保持されている水素を隔離するのに加えて、ゲッター材料が水素に対して及ぼす収着作用は、水を生じさせることなく且つ水素と化学反応することなしに、それが誘電性−強誘電性膜を劣化させかねないのをずっと持続して回避させる。
【００３６】
とは言え、この結果を得るためには、ゲッター材料が室温で１ｍｂａｒより低い水素平衡圧力を持つことと、存在している水素を保持するのに十分な厚さが集積構造体のコンパクトさの厳しい要件と矛盾しないこととが必要である。
【００３７】
基本的に、ゲッター材料は、ジルコニウム、バナジウム及び鉄から作られ、随意に少量のマンガンと「希土類元素」族の元素を含有している合金であり、あるいは「希土類元素」を最高で１５重量％随意に含有している、ジルコニウムと、鉄、コバルト、ニッケルからなる群の金属のうちの少なくとも１種との合金である。
【００３８】
ゲッター材料の一つの層を、キャパシタの上部電極を形成する材料の層の上に、そしてより好ましくは、薄膜キャパシタの下部電極を形成する層の下にも堆積させ、随意に、キャパシタの積層構造体と支持層との間に挿入された接着剤の、例えばチタンの、第１の層の上に堆積させる。
【００３９】
薄膜キャパシタの下部電極の下に設けられるゲッター層は、ウエハの以前の水素中でのアニーリング工程の際に基材によってそれが収着されている場合に、基材から拡散することがある水素を遮る。一般的に、この下部のゲッター層は、約２００ｎｍまでの厚さを持つことができる上部のゲッター層よりも小さい厚さ（５０〜１００ｎｍ程度）を持つことができる。
【００４０】
下部のゲッター層は、例えば貴金属又は貴金属の合金の、電極層と、下層の支持体層、よくあるＦｅＲＡＭ又はＤＲＡＭでは、ホウ素とリンをドープした酸化ケイ素（ＢＰＳＧ）のアモルファス層、との密着性をそれと分かるほどに増大させるのに効果的に寄与することができる。多くの場合、それは必要な密着力を提供することができ、そうして支持体層との特定の密着性層を挿入する必要性を回避することができる。
【００４１】
強誘電体キャパシタの上部電極の上に設けられるゲッター層は、場合によりデバイスの封止工程（パッケージング）も含めて、集積デバイスの製作プロセスのその後の工程の際に、強誘電体薄膜キャパシタの画定された構造体の上に一般に配置される絶縁層、メタライズ層及びパッシベーション層を通して拡散しかねない水素を遮断し且つ捕捉する。
【００４２】
キャパシタの上部電極の上に形成されるゲッター層とキャパシタの下部電極の下に随意に形成される（以前に堆積させた）ゲッター層の両方は、構造体の他の層と一緒に適切なマスキング工程とエッチング工程により範囲画定（ｄｅｆｉｎｅ）することができる。特に、上部ゲッター層は、キャパシタの画定領域の周囲境界線に自己整合させることができる。
【００４３】
あるいはまた、ゲッター層は適切なマスキング工程を通して範囲画定することができ、容量結合領域の周囲よりも広い周囲を持つこともできる。
【００４４】
本発明は、請求の範囲でもって範囲を明らかに定められる。
【００４５】
［発明の好ましい態様の説明］
図１は、本発明により作製された、上部ゲッター材料層と下部ゲッター材料層とを含む、高誘電率を有し且つ強誘電特性を有する酸化物の誘電体層１を備えた薄膜キャパシタ構造の断面を模式的に示している。
【００４６】
このキャパシタの強誘電特性を持つ誘電体層１は、上述のとおりのＰＺＴ、ＳＢＴ、ＢＳＴ、ＢＬＴで形成される群の材料のもの、又は同等物のものでよい。
【００４７】
強誘電体キャパシタの上部電極３と下部電極２の両方を形成する材料は、白金、イリジウム、ロジウム、ルテニウム、銀又は金と、前述の金属及びそれら自身との又は他の非貴金属との合金と、少なくとも１種の貴金属酸化物を含有し又は鉛を含有する導電性酸化物と、貴金属と例えばチタン、タンタル、ジルコニウムのような金属及び前述の金属の混合物との混合酸化物と、ポリシリコン及びホウ素、リン又はヒ素をドープしたポリシリコンと、そして同等の電気伝導性材料とから形成される群のうちの材料でよい。
【００４８】
下部ゲッター層４と上部ゲッター層５は、ジルコニウムとバナジウムと鉄の、随意に少量のマンガン及び／又は「希土類」族の元素を含有する合金、ジルコニウムと、鉄、コバルト、ニッケルからなる群の金属のうちの少なくとも１種との、随意に最高で１５重量％までの「希土類」族の元素を含有する合金、で製作される。
【００４９】
特に、ジルコニウム、バナジウム又は鉄を基礎材料とする合金は、普通のＣＭＯＳ製造プロセスの水素の存在下での極めて重要な処理工程の際に標準的に存在するもののような水素を、大気圧より低い圧力においても、収着し捕捉するのに大変に効果的である。
【００５０】
上述の合金のもう一つの特徴は、他のタイプの金属材料が収着された水素を目立って放出する場合に、水素を比較的高い温度で保持する能力がより高いことである。
【００５１】
図１の多層構造を製造するための方法の考えられる手順は、
・キャパシタの絶縁性支持体層を形成すること、
・スパッタリング、レーザーアブレーション、陰極アーチ及び蒸着といったような物理的な堆積技術、あるいは１種又は複数種のゲッター金属を含有する有機金属前駆体化合物から開始することによるＭＯＣＶＤ又はＬＳＭＣＤのような、化学的な堆積技術のうちから選ばれる任意の技術により、ゲッター材料４を堆積させること、
・スパッタリングにより下部電極２の材料を堆積させること、
・随意に強誘電特性又は高誘電率を有する、誘電体材料を、スパッタリング又はゾル−ゲル又はＭＯＣＶＤ又はＬＳＭＣＤにより、後者の２つの事例においては強誘電体材料の１種又は複数種の金属を含有している有機金属前駆体化合物から出発して、堆積させること、
・スパッタリングにより上部電極３の材料を堆積させること、
・スパッタリング、レーザーアブレーション、陰極アーチ及び蒸着といったような物理的な堆積技術、あるいは１種又は複数種のゲッター金属を含有する有機金属前駆体化合物から開始することによるＭＯＣＶＤ又はＬＳＭＣＤのような、化学的な堆積技術のうちから選ばれる任意の技術により、ゲッター材料５を堆積させること、
を含む。
【００５２】
強誘電性又は高誘電率の材料の誘電体層１の厚さは一般に２００ｎｍ以下程度である一方、電極材料とゲッター材料の２つの層２−４及び３−５の合計の厚さも一般に２００ｎｍ未満である。ゲッター材料の層４及び５の厚さは約１５０ｎｍでよい。下部ゲッター層４は、上部層５に関して減少した厚みを有することができる。
【００５３】
薄膜キャパシタと一方又は両方のゲッター層の範囲の画定は、通常のマスキング及びエッチング技術により行うことができる。特に、下部ゲッター層４は、下部電極と一緒に範囲を画定することができ、そしてそれへのコンタクト又は配線の通り道を確立することが必要なことがあるけれども、上部ゲッター層５は、キャパシタの上部電極層３及び誘電体層１と一緒に、単一のマスキング及びエッチング工程で範囲を画定することができる。あるいはまた、キャパシタの前もって範囲を画定された構造体の上に堆積させるゲッター材料の上部層５は、そのときになって下に位置するキャパシタ構造体の周囲境界線よりも広がった周囲境界線を用いるマスキング及びエッチング工程により範囲を画定することができる。
【００５４】
図２は、本発明に従って強誘電体キャパシタが製作されるＦｅＲＡＭ記憶セルの古典的な断面図である。
【００５５】
強誘電体薄膜キャパシタ構造体を上に形成する支持体層７は一般的に、半導体基板１０の上に成長させたフィールド酸化膜９により範囲を画定された能動領域に作製される、図中に全体として８で指示されたＭＯＳトランジスタ構造体の絶縁性誘電体層７である。
【００５６】
支持体層７は、通常、酸化ケイ素（例えば、気相からの化学成長により堆積されるホウ素とリンをドープしたガラス）から製作される。
【００５７】
支持体層７の上に、第１のマスキング及びエッチング工程によって範囲を画定される、下部ゲッター材料４が、そして続いて電極材料の層２が、堆積される。
【００５８】
その後、誘電性且つ強誘電性の膜１の材料を堆積させ、続いて上部電極層３と上部ゲッター層５を堆積させる。
【００５９】
このように形成した積重体を、その後更なるマスキング及びエッチング工程により範囲画定して、層１へ向かう考えられる水素の拡散を予防する２つのゲッター層４と５の間に薄膜キャパシタの範囲を画定する。
【００６０】
通常は、強誘電体キャパシタ構造体の範囲画定が完了したなら、トランジスタのコンタクトの上方部分及び、トランジスタに結合する強誘電体薄膜キャパシタの、それぞれ下部ゲッター層５と下部電極層２とに接続する配線の通り道１２及び１３が通り抜ける、第２の絶縁層１１を堆積させる。
【００６１】
次いで、第１レベルのメタライズ層（金属１）を堆積させ、続いてそれをマスキング及びエッチングにより範囲画定する。
【００６２】
図２に示した断面図は、第３の絶縁層の堆積を行うのも示している。
【００６３】
並外れた誘電特性と、欠陥なしに極めて薄くすることもできる厚さ（≦１０ｎｍ）の膜の形でもって形成（堆積）されるという可能性とのために、水素の存在下での劣化現象に対して敏感な同様の誘電体材料は、より著しいこともありあるいはそれほどでないこともあろう随意の強誘電特性とは無関係に、それらの高い誘電率を利用する用途にも一般に用いられる。
【００６４】
これらの材料の典型的な利用分野は、２つのレベルのポリシリコン（ポリ）を分離するポリ層間誘電体薄膜の形成用であり、従ってＤＲＡＭ記憶セルの電荷の形での情報の記憶用キャパシタの形成用である。
【００６５】
最も最近の技術によれば、ＤＲＡＭセルは、薄膜キャパシタが半導体基板の上に形成される「スタック」型の、あるいは半導体基板の前もって作られた溝内に構造体が一部分製作される「トレンチ」型の、古典的な構成を保持することができる。
【００６６】
図３は、ポリ３とポリ２でもってそれぞれ範囲を画定される電極２と３の間に挿入された薄い誘電体膜１を介しての容量結合により電荷の記憶用キャパシタが製作される最新のＤＲＡＭ構造体を示している。
【００６７】
このように形成された構造体を記憶デバイスの製造プロセスのいくつかのその後の工程において考えられる水素拡散から保護するために、ポリ３により範囲を画定される上部電極層２の上に、本発明によるゲッター層５を堆積させ、そしてそれが、ＤＲＡＭキャパシタの構造体を完全に封止することによって、容量結合の薄膜１の誘電特性を起こり得る劣化から保護し、水素を捕捉及び遮断し、そしてそれがポリ３の導電性電極層２に達しそれを通り抜け、こうして容量結合の薄い誘電体層１に達するのを防止する。
【００６８】
ゲッター層１は、２０ｎｍと１００ｎｍの間の厚さを持つことができる。
【００６９】
図４において、本発明の水素から保護する層を形成するのに使用される２つの好ましいゲッター材料の水素の動的収着の特性（曲線１と２）を、ジルコニウム及びチタンのような純粋金属のもの（曲線３と４）、及び上述の先行文献に記載されたバリア材料のもの（曲線５、６、７）と比較する。
【００７０】
曲線１に関係する組成は３％のＭＭを含む。ＭＭなる用語は、可変組成の希土類の混合物であるいわゆる「ミッシュメタル」を簡単に示すものである。
【００７１】
容易に気づかれるように、水素を途中で捕まえ遮断する本発明によるゲッター層は、既知の材料とは違って、コンパクトさの、より詳しく言うと記憶デバイスの最も進んだ製造プロセスの最大許容厚さの値の、厳しい要件と相性のよい、動的収着容量及び体積収着容量を有する。
【図面の簡単な説明】
【図１】
本発明による薄膜キャパシタの構造の模式断面図である。
【図２】
本発明に従って製作されたＦｅＲＡＭ記憶セルの模式断面図である。
【図３】
本発明に従って製作されたＤＲＡＭ記憶メモリの模式断面図である。
【図４】
本発明の２つの別の材料の水素収着特性を、室温での収着されたガスの量の関数として示しており、そしてまた既知の技術による３つのバリア材料についてと純粋な金属ジルコニウム及びチタンについて測定した対応の曲線を示している。
【図１】
2004505463.tif 000003
【図２】
2004505463.tif 000004
【図３】
2004505463.tif 000005
【図４】
2004505463.tif 000006
【国際公開パンフレット】
2004505463.tif 000007
2004505463.tif 000008
2004505463.tif 000009
2004505463.tif 000010
2004505463.tif 000011
2004505463.tif 000012
2004505463.tif 000013
2004505463.tif 000014
2004505463.tif 000015
2004505463.tif 000016
2004505463.tif 000017
2004505463.tif 000018
2004505463.tif 000019
2004505463.tif 000020
2004505463.tif 000021
2004505463.tif 000022
2004505463.tif 000023
2004505463.tif 000024
2004505463.tif 000025
2004505463.tif 000026
2004505463.tif 000027
【国際調査報告】
2004505463.tif 000028
2004505463.tif 000029
2004505463.tif 000030