(57)【要約】メモリコントローラハブは、システムメモリを使用してグラフィックスデータを記憶しかつそのシステムメモリの機能を制御するように構成されたデータストリームコントローラ、プロセッサインタフェース、システムメモリインタフェース、該データストリームコントローラに連結されかつグラフィックスデータにグラフィックスオペレーションを実行するように構成されたグラフィックスサブシステム、及び該メモリコントローラハブを外部グラフィックス装置に連結するように構成されたグラフィックスポートを備えている。
2004503859.tif 000002
【特許請求の範囲】
【請求項１】
メモリコントローラハブであって；
システムメモリを使用してグラフィックスデータを記憶しかつそのシステムメモリの機能を制御するように構成されたデータストリームコントローラ；
プロセッサインタフェース；
システムメモリインタフェース；
前記データストリームコントローラに連結されかつグラフィックスデータにグラフィックス操作を実行するように構成されたグラフィックスサブシステム；及び
前記メモリコントローラハブを外部グラフィックス装置に連結するように構成されたグラフィックスポート；
を備えてなるメモリコントローラハブ。
【請求項２】
請求項１に記載のメモリコントローラハブであって；さらに、前記グラフィックスサブシステムに連結されかつビデオ信号を前記メモリコントローラハブから出力するように構成されたビデオ出力ポートを備えているメモリコントローラハブ。
【請求項３】
請求項２に記載のメモリコントローラハブにおいて；前記ビデオ出力ポートがビデオ信号を表示装置に直接、提供するように構成されているメモリコントローラハブ。
【請求項４】
請求項２に記載のメモリコントローラハブにおいて；前記ビデオ出力ポートがアナログビデオ出力ポートを備えているメモリコントローラハブ。
【請求項５】
請求項２に記載のメモリコントローラハブにおいて；前記ビデオ出力ポートがディジタルビデオ出力ポートを備えているメモリコントローラハブ。
【請求項６】
請求項２に記載のメモリコントローラハブにおいて；該ビデオ出力ポートがアナログビデオ出力ポート及びディジタルビデオ出力ポートを備えているメモリコントローラハブ。
【請求項７】
請求項１に記載のメモリコントローラハブにおいて；前記グラフィックスポートが、前記メモリコントローラハブを、専用バスインタフェースを通じて前記外部グラフィックス装置に結合するように構成されているメモリコントローラハブ。
【請求項８】
請求項７に記載のメモリコントローラハブにおいて；前記専用バスインタフェースが加速グラフィックスポート（ＡＧＰ）を備えているメモリコントローラハブ。
【請求項９】
請求項７に記載のメモリコントローラハブにおいて；前記外部グラフィックス装置がＡＧＰインラインメモリモジュールを備えているメモリコントローラハブ。
【請求項１０】
請求項９に記載のメモリコントローラハブにおいて；前記グラフィックスポートが、前記データストリームコントローラと前記専用バスインタフェースを通じて、グラフィックスデータを前記システムメモリと前記ＡＧＰインラインメモリモジュールの間で転送するように構成されているメモリコントローラハブ。
【請求項１１】
請求項７に記載のメモリコントローラハブにおいて；前記外部グラフィックス装置がグラフィックスコントローラを備えているメモリコントローラハブ。
【請求項１２】
請求項１１に記載のメモリコントローラハブにおいて；前記グラフィックスポートが、前記データストリームコントローラと前記専用バスインタフェースを通じて、グラフィックスデータを前記システムメモリと前記グラフィックスコントローラの間で転送するように構成されているメモリコントローラハブ。
【請求項１３】
請求項１１に記載のメモリコントローラハブにおいて；前記グラフィックスコントローラが、ビデオ信号を該表示装置に提供するように構成されているメモリコントローラハブ。
【請求項１４】
コンピュータシステムであって；
ＣＰＵ；
表示装置；
ビデオデータ及び非ビデオデータを記憶するように構成されたシステムメモリ；並びに
前記ＣＰＵと前記システムメモリに連結されそしてメモリ制御とグラフィックスの機能を実行するように構成されたメモリコントローラハブであって、
ビデオ信号を前記表示装置に提供するビデオ出力ポート、及び
該メモリコントローラハブを外部グラフィックス装置に連結するグラフィックスポート、
を有するメモリコントローラハブ；
を備えてなるコンピュータシステム。
【請求項１５】
請求項１４に記載のコンピュータシステムにおいて；前記ビデオ出力ポートが、ビデオ信号を前記表示装置に直接、提供するよう構成されているコンピュータシステム。
【請求項１６】
請求項１４に記載のコンピュータシステムにおいて；前記ビデオ出力ポートがアナログ出力ポートを備えているコンピュータシステム。
【請求項１７】
請求項１４に記載のコンピュータシステムにおいて；前記ビデオ出力ポートがディジタル出力ポートを備えているコンピュータシステム。
【請求項１８】
請求項１４に記載のコンピュータシステムにおいて；前記ビデオ出力ポートがアナログ出力ポートとディジタル出力ポートを備えているコンピュータシステム。
【請求項１９】
請求項１４に記載のコンピュータシステムであって；さらに前記メモリコントローラハブを前記外部グラフィックス装置に連結するために、前記グラフィックスポートに連結された専用バスインタフェースを備えているコンピュータシステム。
【請求項２０】
請求項１９に記載のコンピュータシステムにおいて；前記専用バスインタフェースが加速グラフィックスポート（ＡＧＰ）を備えているコンピュータシステム。
【請求項２１】
請求項１９に記載のコンピュータシステムにおいて；前記外部グラフィックス装置がＡＧＰインラインメモリモジュールを備えているコンピュータシステム。
【請求項２２】
請求項２１に記載のコンピュータシステムにおいて；前記グラフィックスポートが、前記メモリコントローラバスと前記専用バスインタフェースを通じて前記システムメモリと前記ＡＧＰインラインメモリモジュールの間でグラフィックスデータを転送するように構成されているコンピュータシステム。
【請求項２３】
請求項１９に記載のコンピュータシステムにおいて；前記外部グラフィックス装置がグラフィックスコプロセッサを備えているコンピュータシステム。
【請求項２４】
請求項２１に記載のコンピュータシステムにおいて；前記グラフィックスポートが、前記メモリコントローラハブと前記専用バスインタフェースを通じて、前記システムメモリと前記グラフィックスコプロセッサの間でグラフィックスデータを転送するように構成されているコンピュータシステム。
【請求項２５】
請求項２１に記載のコンピュータシステムにおいて；前記グラフィックスコプロセッサが、ビデオ信号を前記表示装置に提供するように構成されているコンピュータシステム。
【請求項２６】
請求項１４に記載のコンピュータシステムであって；さらに、前記グラフィックスポートが外部グラフィックス装置に連結されているかどうかを確認するエンジンを備えているコンピュータシステム。
【請求項２７】
請求項２４に記載のコンピュータシステムにおいて；前記エンジンは、起動時に外部グラフィックス装置が前記グラフィックスポートに連結されているならば、グラフィックスデータの処理を制御するために外部グラフィックス装置を活動化する信号を発生するように構成され、そして、該エンジンは、起動時に外部グラフィックス装置が該グラフィックスポートに連結されていないならば、グラフィックスデータの処理を制御するために前記メモリコントローラハブを活動化する信号を発生するように構成されているコンピュータシステム。
【請求項２８】
コンピュータシステムのメモリコントローラハブに連結されている外部グラフィックス装置が、該コンピュータシステムのバスに連結されていることを確認されると、該外部グラフィックス装置を活動化して表示装置を制御し、及びそうでなければ該メモリコントローラハブ内のグラフィックスエンジンを活動化して該表示装置を制御することを含む方法。
【請求項２９】
請求項２８に記載の方法において、該方法は前記コンピュータシステムがリセットされた時に実施される方法。
【発明の詳細な説明】
【０００１】
本発明はメモリコントローラハブに関する。マイクロコンピュータシステムは、一般に、コンピュータのシステムメモリ、中央処理装置（ＣＰＵ）、および周辺機器の間のデータ転送を制御し調整する１又は２以上のメモリコントローラハブを備えている。グラフィックスのアプリケーションは、メモリコントローラハブに、機器、システムメモリ及びＣＰＵ間でデータを転送することを要求するグラフィックスコントローラとして知られる周辺機器によってサポートされ得る。
【０００２】
マイクロコンピュータシステムに関連する設計上の関心事は、二次元（２Ｄ）、三次元（３Ｄ）及びビデオ画像（以後「グラフィックス」と総合的に呼称することが多い）の処理の品質である。高性能のグラフィックス処理を行うには、プロセッサの集中的計算と大量データの高速処理が必要である。完成システムのコストを下げかつそのコンピュータシステムの性能のアップグレードを可能としながら、高性能のグラフィックス処理を達成するため、いくつもの設計が行われて来ている。
【０００３】
コンピュータシステムは、グラフィックスコントローラとシステムメモリ及び／又はＣＰＵの間で転送しなければならないデータの量を減らすために、グラフィックスデータを記憶するローカルメモリ（ｌｏｃａｌ ｍｅｍｏｒｙ）に連結されたグラフィックスコントローラを備えていてもよい。そのグラフィックスコントローラに使えるローカルメモリの量が増加するとグラフィックスの性能は改善されるが、ローカルグラフィックスメモリが比較的高価なのでコンピュータシステムのコストも増加する。しかし、専用のバス例えば加速グラフィックスポート（ＡＧＰ）を使用して前記コントローラをメモリコントローラに連結すると、同じグラフィックス性能を達成するために必要なローカルメモリは少なくなる。ＡＧＰは、前記コントローラに、システムメモリの一部を専用のローカルグラフィックスメモリとして取り扱わせるので、ローカルメモリの必要量が減少して全システムのコストが低下する。
【０００４】
また、コンピュータシステムのコストは、その周辺グラフィックスコントローラを除去し、その機能をメモリコントローラハブに統合することによっても低減することができる。このような配置構成のメモリコントローラハブは、メモリの制御及び転送の機能に加えてグラフィックスを処理する機能を実行するので、グラフィックス／メモリコントローラハブ（ＧＭＣＨ）として一層適切に記述される。その上に、メモリコントローラハブは、外部機器、例えば陰極線管（ＣＲＴ）や平面型モニタなどにグラフィックス信号を送る１又は２以上の出力ポートを備えている。この場合、ローカルグラフィックスメモリは取り除くことができる。
【０００５】
詳細な説明
１．概要
本発明のいくつかの実施態様では、メモリコントローラハブは、内部グラフィックスコントローラと統合されていて、外部グラフィックス装置とＡＧＰを通じてインタフェースすることができる。そのメモリコントローラハブはグラフィックスとメモリの機能の両方を制御するので、グラフィックス／メモリコントローラハブ（ＧＭＣＨ）と呼称される。このＧＭＣＨは、内部グラフィックス処理とスケーラブルなグラフィックス性能の両方をＡＧＰインタフェースを通じて提供する。
【０００６】
このＧＭＣＨは、二つの相互に排他的なモードのうちの一つのすなわちＡＧＰモード又はＧｆｘモードで使用することができ、ＡＧＰモードの場合、ＧＭＣＨは、その機能を使用して外部グラフィックスコントローラとインタフェースするが、その内部グラフィックス機能は動作不能になり、そしてＧｆｘモードの場合、ＧＭＣＨは、その内部グラフィックス性能を使用するが、外部グラフィックスコントローラとインタフェースする能力は動作不能になる。Ｇｆｘモードの場合、ＧＭＣＨは、依然としてＡＧＰを通じてローカルメモリモジュールとインタフェースし、内部グラフィックス機能が使用する追加のグラフィックスメモリを提供できる。ＧＭＣＨがＡＧＰモードで作動するか又はＧｆｘモードで作動するかは、コンピュータの起動シーケンス中に、自動的に決定し次いで設定することができる。
【０００７】
図１は、ＧＭＣＨを利用できるコンピュータシステム１の例を示す。コンピュータシステム１は、システムメモリコントローラハブを含んでいるＧＭＣＨ３に連結されたマイクロプロセッサ（例えば、中央処理装置すなわち「ＣＰＵ」）２を備えている。ＧＭＣＨ３は、「チップセット」又は「コアロジック（ｃｏｒｅ ｌｏｇｉｃ）」と呼ばれることもある。ＧＭＣＨ３は、ＣＰＵ２とシステムメモリ４の間、及びＣＰＵ２とバス例えば周辺コンポーネントインターコネクト（ＰＣＩ）バス又はＨｕｂｌｉｎｋ（登録商標）バス５の間のインタフェースを提供する。各種の入力／出力（Ｉ／Ｏ）装置６がＰＣＩバス５に連結され、そのＰＣＩバス５は、入力／出力コントローラハブ（ＩＣＨ）１１経由でＧＭＣＨ３に連結されている。又コンピュータシステム１はグラフィックス装置７を備えていてもよく、そのグラフィックス装置７は、ローカルメモリ８に連結されたグラフィックスコントローラでもよく、又は外部ローカルメモリを、ＧＭＣＨ３の内部グラフィックス機能に提供するＡＧＰのインラインメモリモジュール（ＡＩＭＭ）でもよい。共用されているＡＧＰ／ローカルメモリインタフェース９がＧＭＣＨ３とグラフィックス装置７の間の専用インタフェースバスを提供する。グラフィックスとビデオの信号は、グラフィックス装置７がコンピュータシステム中に存在している場合、グラフィックス装置７から表示装置１０に送ることができ、又はグラフィックス７がない場合、ＧＭＣＨ３から表示装置１０に送ることができる。
【０００８】
図２は、ＧＭＣＨ３の別の詳細図を示し、このＧＭＣＨ３は、ＡＧＰインタフェース２１に連結されたＣＰＵインタフェース２０、ローカルメモリインタフェース２２、入力／出力（Ｉ／Ｏ）ハブインタフェース２３及びシステムメモリインタフェース２４を備えている。グラフィックス機能は、内部グラフィックス要素（内部グラフィックスコンポーネント）２５によって実行することができ、その内部グラフィックス要素２５は、システムメモリインタフェース２４、ＣＰＵインタフェース２０、Ｉ／Ｏハブインタフェース２３、ＡＧＰインタフェース２１及びローカルメモリインタフェース２２の間のデータの流れを管理するデータストリームとディスパッチのコントローラ２６を備えている。
【０００９】
ＡＧＰインタフェース２１とローカルメモリインタフェース２２は、ＧＭＣＨ３を、専用バスインタフェースを経由して、外部グラフィックス装置７に連結することができる。ＡＧＰインタフェース２１は、ＧＭＣＨ３を外部グラフィックスコントローラ（図示せず）に連結し、そしてローカルメモリインタフェース２２は、ＧＭＣＨ３を、内部グラフィックスコントローラとともに使用するため、ＡＩＭＭカード（図示せず）に連結する。ＡＧＰインタフェース２１とローカルメモリインタフェース２２は一つの物理インタフェースを共用しているが、通信プロトコルとそのインタフェースを横切る信号は、そのインタフェースが、データストリームとディスパッチのコントローラ２６を、ＡＧＰグラフィックスアダプタ又はＡＩＭＭカードに連結するのに使用されるかどうかによって決まる。
【００１０】
２．ＡＧＰインタフェース
ＧＭＣＨ３のＡＧＰインタフェース２１は、専用バスを提供して、グラフィックス装置７とシステムメモリ４の間で、データとメモリアクセス要求を転送する。該ＡＧＰバスは、充分な帯域幅を、コンピュータシステムのグラフィックスコントローラに提供して、複雑な３Ｄグラフィックス及びフルモーションビデオのアプリケーション例えばゲーム及びアーキテクチュラルシミュレーションとエンジニアリングシミュレーションを実行する。ＡＧＰについては、米国カリフォルニア州サンタ・クララ所在のＩｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎが発行したｔｈｅ Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ ２．０（以後、「ＡＧＰ仕様書」と呼ぶ）に詳細に記載されている。ＡＧＰ準拠装置に加えてＰＣＩ準拠装置は、ＡＧＰインタフェース２１を通じて交信することができる。
【００１１】
図３は、ＧＭＣＨ３のＡＧＰ機能を示す模式ブロック図である。ＡＧＰのトランザクションは、データ転送の要求が、適時に、データ転送自体から切り離されるスプリット・トランザクション方式で実行される。ＡＧＰ準拠グラフィックスコントローラ（バスマスタ）７ａは、アクセス要求によってトランザクションを開始する。ＡＧＰインタフェース２１は、対応するデータの転送をその後に指示することによって該要求に応答して、データ転送の起こるのを待っている間、ＡＧＰグラフィックスコントローラ７ａにいくつものアクセス要求をパイプライン（ｐｉｐｅｌｉｎｅ）処理させることを許容する。パイプライン処理の結果、いくつもの読み取り及び／又は書き込みのアクセス要求が、同時に、リクエストキュー（要求キュー）１００内で未処理の状態となる。アクセス要求は、ＡＧＰのアドレス／データバス（ＡＤバス）１０５、１０７を横切ってパイプライン処理されるか又はＡＧＰ９のサイドバンドアドレスライン（ｓｉｄｅｂａｎｄ ａｄｄｒｅｓｓ ｌｉｎｅ）１０７を通じて転送されて、リクエストキュー１００に受け取らせることができる。
【００１２】
スケジューラ１０２は、リクエストキュー１００中のアクセス要求を処理する。読み取りデータは、システムメモリ４から得られ、次いでスケジューラ１０２のイニシアチブで、読み取りデータリターンキュー（ｒｅａｄ ｄａｔａ ｒｅｔｕｒｎ ｑｕｅｕｅ）１０４を通じかつＡＧＰ９のＡＤバス１０５を横切って戻される。書き込みデータは、書き込みデータキュー１０８中に利用可能なスペースがあれば、スケジューラ１０２の指示で、ＡＧＰ準拠グラフィックスコントローラ７ａが提供する。このように、ＡＧＰトランザクションには、一般にインタリーブされた（ｉｎｔｅｒｌｅａｖｅｄ）アクセス要求とデータ転送が含まれている。
【００１３】
ＧＭＣＨ３は、分散型アービトレーションモデル（ｄｉｓｔｒｉｂｕｔｅｄ ａｒｂｉｔｒａｔｉｏｎ ｍｏｄｅｌ）を使用して、ＡＧＰ準拠グラフィックスコントローラ７ａの機能を、ＧＭＣＨに接続されている他の要素と統合する。独立したバス及びインタフェース（すなわちＣＰＵインタフェース２０、ＡＧＰインタフェース２１、ローカルメモリインタフェース２２、ハブインタフェース２３及びシステムメモリインタフェース２４）及び分散型アービトレーションは、多数のトランザクションを同時に出すことができる。独立してアービトレートされたバス（ｉｎｄｅｐｅｎｄｅｎｔｌｙ ａｒｂｉｔｒａｔｅｄ ｂｕｓ）に対するトランザクションは、共通資源（ｃｏｍｍｏｎ ｒｅｓｏｕｒｃｅ）について競合しない限り、平行して進行できる。そのアービトレーションのアルゴリズムとポリシーは、特定エージェントの要求を満たして、システム性能の異なる側面、例えば短いバス／資源獲得待ち時間（ｌｏｗ ｂｕｓ／ ｒｅｓｏｕｒｃｅ ａｃｑｕｉｓｉｔｉｏｎ ｌａｔｅｎｃｙ）、最適化瞬間ピーク帯域幅（ｏｐｔｉｍｉｚｅｄ ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｅａｋ ｂａｎｄｗｉｄｔｈ）、又は最適化持続帯域幅（ｏｐｔｉｍｉｚｅｄ ｓｕｓｔａｉｎｅｄ ｂａｎｄｗｉｄｔｈ）を与えることができる。
【００１４】
ＡＧＰインタフェースのアービタ１０６は、外部要求信号１０９、ＣＰＵインタフェース２０からの内部要求信号１１１及びスケジューラ１０２からのデータキュー状態信号１１３を検出する。アービタ１０６は、ＡＧＰマスタ７ａ又はＧＭＣＨ３が物理インタフェースを所有しているかどうかを決定することに加えて、外部グラフィックス装置７ａ（ＡＧＰマスタ）に、該インタフェース信号をもっている間に実行できるトランザクションのタイプを指令する。ＡＧＰ信号のアービトレーションハンドシェーク（ａｒｂｉｔｒａｔｉｏｎ ｈａｎｄｓｈａｋｅ）と機能は、前記ＡＧＰ仕様書に詳細に記載されている。スケジューラ１０２からアービタ１０６に送られる書き込みデータ状態入力は、書き込みバッファ１０８のスペースが利用可能である場合、書き込みアクセス要求から生じる。スケジューラ１０２からアービタ１０６に送られる読み取りデータ状態入力は、メモリから読み取られ読み取りキュー１０４で利用可能になったデータから生じて、ＡＤバス１０５によって戻される。
【００１５】
アービタ１０６の決定は読み取りバッファ１０４と書き込みバッファ１０８の状態によって決まるので、そのアービタはスケジューラ１０２とともに機能する。スケジューラ１０２は、ＡＧＰのノンスヌーパブルリクエスト（ｎｏｎ−ｓｎｏｏｐａｂｌｅ ｒｅｑｕｅｓｔ）を、システムメモリインタフェース４の内部へディスパッチし、次にアービタ１０６が未決の要求を処理して新しい要求を受け入れなければならない優先順位を、ＡＧＰインタフェースアービタ１０６にアイデンティファイ（ｉｄｅｎｔｉｆｙ）する。スケジューラ１０２は、ＡＧＰ順位付け規則との適合を強制し、そしてシステムメモリアービトレーション論理（ｓｙｓｔｅｍ ｍｅｍｏｒｙ ａｒｂｉｔｒａｔｉｏｎ ｌｏｇｉｃ）（図示せず）とともに、高い優先順位の要求を、該システム内で優先順位が最高のイベントとして処理することができる。
【００１６】
３．ローカルメモリインタフェース
図４を参照すると、ＧＭＣＨ３のローカルメモリインタフェース２２は、ＧＭＣＨ３の内部グラフィックス要素２５と論理グラフィックスメモリ２０２の間でグラフィックスデータを転送する専用の３２ビット幅ＳＤＲＡＭチャネルを提供している。ローカルメモリインタフェース２２は、このような転送の制御とタイミングも管理する。ローカルメモリインタフェース２２は、内部グラフィックスコア２５から減結合（ｄｅ−ｃｏｕｐｌｅｄ）されているので、例えば１００メガヘルツ（ＭＨｚ）及び１３３ＭＨｚの周波数で作動することができ、該グラフィックスコアから独立している。
【００１７】
先に述べたように、ＡＧＰインタフェース２１とローカルメモリインタフェース２２は物理的に共用されて、同じ要素のピンが両インタフェースに用いられているが、所与の時間においては一方のインタフェースのみがサポートされ得る。インタフェースがこのように共用されると、二つの独立したインタフェースをサポートするのに必要なＧＭＣＨ３のピンの数が減少するので、ＧＭＣＨ３とカードホールディング（ｃａｒｄ ｈｏｌｄｉｎｇ）ローカルグラフィックスメモリ２０２が四つの層に差し込まれるマザーボードの設計が進めやすくなる。インタフェースが共用されると、ＧＭＣＨのコストと該ボードのコストが減少する。インタフェースが共用されているので、ほとんどすべてのローカルメモリインタフェース信号をＡＧＰインタフェース２１にマップすることができる。ＧＭＣＨ３がＡＧＰモードに配置構成されると、共用されているインタフェースはＡＧＰインタフェース２１をサポートする。ＧＭＣＨ３がＧｆｘモードに配置構成されると該インタフェースはローカルメモリインタフェース２２になるが、ローカルメモリは任意のものであり、ＳＤＲＡＭ装置はインタフェース２２に接続する必要がない。
【００１８】
ローカルメモリは、ＡＧＰ型ファクター（ＡＧＰ−ｆｏｒｍ ｆａｃｔｏｒ）に適合するアドインＡＩＭＭカード（ａｄｄ−ｉｎ ＡＩＭＭ ｃａｒｄ）７ｂ上に存在していてもよい。ユーザは、ＧＭＣＨシステムのＡＧＰスロットに、ＡＧＰグラフィックスカード７ａを配置して（ｐｏｐｕｌａｔｅ）、ＡＧＰモードのシステムが、ＡＧＰカードのグラフィックス機能を利用できるようにするか又はＡＩＭＭカード７ｂを配置してＧｆｘモードで最高の可能な内部グラフィックスの性能を可能にすることができる。あるいは、ＡＧＰスロットを空のままにしておいて、最低コストのＧｆｘモードのソリューションを得ることができる。ＡＩＭＭカード７ｂは、コンピュータシステムのマザーボード上の標準ＡＧＰコネクタ中に差し込まれるが、ＡＧＰ／ＰＣＩ機能を提供する代わりにそのカードは、グラフィックスメモリ例えば一つの２Ｍ×３２ＳＤＲＡＭ装置又は二つの１Ｍ×１６ＳＤＲＡＭ装置２０２を備えている。
【００１９】
ローカルメモリインタフェースは１００ＭＨｚと１３３ＭＨｚの周波数をサポートするので、ストラップを使用して、どちらの周波数を選択すべきかを決定することができる。ＡＩＭＭカード７ｂは、該マザーボードのＡＧＰスロット中に差し込まれると、ＧＭＣＨ３に対し、ローカルメモリインタフェース２２のピンのうちの一つの上にて適当な作動周波数を伝える。ＧＭＣＨ３は、リセット中、前記ピンをサンプリングするが、このピンの値は、ＧＭＣＨ配置構成レジスタ（ＧＭＣＨ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｒｅｇｉｓｔｅｒ）を通じてソフトウェアによって取り消すこともできる。
【００２０】
現行のＳＤＲＡＭ技法は、ＡＧＰでサポートされる１．５ボルト（Ｖ）オプションではなくて３．３Ｖのロジックを使用するので、ＡＩＭＭカード７ｂは、ローカルメモリインタフェース２２のピンに信号を設定して、それが３．３Ｖの電力を必要としていることを示す。さらにＡＩＭＭカードは、それが１．５Ｖオンリーのコネクタに挿入されないように、３．３Ｖキーだけを、ローカルメモリインタフェース２２に提供して、１．５Ｖキーを提供してはならない。
【００２１】
図５を見ると、ローカルメモリインタフェース２２の読み取りキュー３０４と書き込みキュー３０８が、ＡＧＰインタフェース２１の読み取り／書き込みキューと同様に機能している。しかし、キュー３０４、３０８は、追加のローカルメモリデータ経路を扱うため、わずかに改変されている。データは、ＡＩＭＭカード７ｂから読み取りデータキュー３０４に書き込まれそしてＡＧＰを通じて、ローカルメモリインタフェース２２内の書き込みデータキュー３０８からＡＩＭＭカード７ｂへ書き込まれる。スケジューラ３０２とローカルメモリアービタ３０６は、ともにローカルインタフェース２２を横切るデータの流れを制御する働きをする。
【００２２】
Ｇｆｘモードでは、ＧＭＣＨがＡＧＰモードで作動しているかまたはいないかを示すために使用されるＡＧＰインタフェース２１の特定のピンの信号は、３．３Ｖのローカルメモリデータ（ＬＭＤ）入力をサンプリングするための基準電圧として機能し続けなければならない。前記ピンの電圧レベルはＡＧＰモードで使用されるレベルと同一である。
【００２３】
４．ＡＧＰとローカルメモリ信号
ピンマッピングの割り当て（ｐｉｎ ｍａｐｐｉｎｇ ａｓｓｉｇｎｍｅｎｔ）は、該ＡＩＭＭカードのレイアウトを最適化するという基本目的で行うことができる。ＡＧＰ信号は、標準のＡＧＰコネクタに存在しているとき、ピンマッピングの基礎として役立つが、ストローブやオープンドレイン信号（ｏｐｅｎ−ｄｒａｉｎ ｓｉｇｎａｌ）などの特別のタイプのＡＧＰ信号は省略できる。また、該標準ＡＧＰコネクタに存在するいくつかの信号は、ＧＭＣＨのＡＧＰインタフェースには存在しないので、これらインタフェースはＬＭ信号に使用されない。ＡＧＰ信号とＬＭ信号についてのピンマッピング割り当ては図６Ａと６Ｂに示す表に列挙してある。
【００２４】
ＡＧＰアドレス指定信号としてはＰＩＰＥ＃信号とＳＢＡ信号がある。ＰＩＰＥ＃信号は、マスタ（すなわちグラフィックスコントローラ）からＧＭＣＨ３への持続３状態信号（ｓｕｓｔａｉｎｅｄ ｔｒｉ−ｓｔａｔｅ ｓｉｇｎａｌ）であり、パイプライン読み取りをトリガする。ＰＩＰＥ＃信号は、現行マスタによってアサートされて（アクティブな状態にされて）、全幅アドレス（ｆｕｌｌ ｗｉｄｔｈ ａｄｄｒｅｓｓ）がターゲットによってキューされるべきである（待ち行列に入れられるべきである）ことを示す。そのマスタは、ＰＩＰＥ＃信号がアサートされている間、一つの立ち上がりクロックエッジ（ｒｉｓｉｎｇ ｃｌｏｃｋ ｅｄｇｅ）当り一つずつの要求をキューする。ＰＩＰＥ＃信号がデアサート（ｄｅａｓｓｅｒｔ）されると、新しい要求はＡＤバスを横切ってキューされない。ＳＢＡ信号はサイドバンドバス１０７を横切って送られるサイドバンドアドレス信号であり、アドレス信号と指令信号をＡＧＰマスタからＧＭＣＨ３へ送るために使用される。
【００２５】
パイプライン読み取り（ｐｉｐｅｌｉｎｅ ｒｅａｄｓ）とサイドバンドのアドレス指定は、ＡＧＰマスタからの要求をキューするのに使用される互いに排他的な二つの機構である。ＰＩＰＥ＃信号がアドレスをキューするのに使用されるとき、そのマスタは、サイドバンドバス１０７を使用してアドレスをキューすることができない。配置構成時間（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｔｉｍｅ）中、マスタが、両方の機構を使用できることを示したならば、その配置構成ソフトウェアは、どちらの機構をマスタが使用するかを示す。マスタは、リセットされ次いで他のモードを使用するように再プログラムされるまで、選択された機構を使用する。モードの変更は動的には起こらず、その装置がリセットされた後、最初に配置構成されるときにしか起こらない。
【００２６】
ＡＧＰの流れ制御信号としてはＲＢＦ＃信号、ＷＢＦ＃信号及びＳＴ信号がある。ＲＢＦ＃信号［読み取りバッファ全信号（ｒｅａｄ ｂｕｆｆｅｒ ｆｕｌｌ ｓｉｇｎａｌ）］は、マスタが、前に要求された優先順位が低い読み取りデータを受け入れる準備ができているかどうかを示す。ＲＢＦ＃信号は、サイクルの開始時のみにサンプリングされ、そしてその信号がアサートされると、ＧＭＣＨ３は、優先順位が低い読み取りデータを、第一ブロック上のＡＧＰマスタに戻すことができない。ＷＢＦ＃信号（書き込みバッファ全信号）は、マスタが、高速書き込みデータをＧＭＣＨ３から受け入れる準備ができているかを示す。ＷＢＦ＃信号は、サイクルの開始時のみにサンプリングされ、そして、アサートされると、ＧＭＣＨ３は、高速書き込みデータをＡＧＰマスタへ送ることができない。ＳＴ信号は、状態情報を、アービタ１０６からＡＧＰマスタへ提供する。ＳＴ信号を使用して、前に要求された、優先順位が低いか又は高い読み取りデータがマスタに戻されているか、マスタが、先のキュー書き込み指令に対する優先順位が低いか又は高い書き込みデータを提供できるか、又はマスタが、バストランザクションを開始する許可を与えられているかを示すことができる。ＳＴ信号は、常に、ＧＭＣＨ３からの出力でありかつＡＧＰマスタへの入力である。
【００２７】
ＦＲＡＭＥ＃信号、ＩＲＤＹ＃信号、ＴＲＤＹ＃信号、ＳＴＯＰ＃信号、ＤＥＶＳＥＬ＃信号、ＲＥＱ＃信号、ＧＮＴ＃信号、ＡＤ信号、Ｃ／ＢＥ信号及びＰＡＲ信号を含むＡＧＰのｆｒａｍｅ＃（ＰＣＩ）信号類は、ＰＣＩ Ｃｏｍｐｏｎｅｎｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ ２．１で定義されているＰＣＩ信号に基づいているが、ＡＧＰトランザクションを実行するために使用されるときは再定義される。
【００２８】
ＦＲＡＭＥ＃信号は、高速書き込み中にＧＭＣＨ３によってアサートされて、データ転送のトランザクションの開始と期間を示す。ＲＥＱ＃信号は、バスへのアクセスを要求して、ＰＣＩ又はＡＧＰの要求を開始するのに使用される。高速書き込みトランザクションの場合、ＩＲＤＹ＃信号が、ＧＭＣＨ３によって送られて、ＡＧＰマスタがすべての書き込みデータを現行トランザクションに対しすぐに提供できることを示す。ＩＲＤＹ＃信号が一旦、書き込み操作のためアサートされると、マスタは待ち状態を挿入することができない。ＩＲＤＹ＃信号を読み取りのためにアサートすることは、マスタが書き込みデータをすぐ転送できることを示す。マスタは、待ち状態を、３２バイトのデータブロックを転送している期間どうしの間に待ち状態を挿入できるが、転送中には挿入できない。ＧＭＣＨ３はＩＲＤＹ＃信号をデアサートして、待ち状態を、データブロックの間に挿入する。ＴＲＤＹ＃信号は、高速書き込みトランザクション中、ＡＧＰマスタによって使用されて、ＡＧＰマスタが、読み取りデータの次のブロックを転送できるかどうかと転送できるときを示す。多数のブロックを送る場合、ターゲット（ｔａｒｇｅｔ）は、３２バイトのデータブロックを転送する間に待ち状態を挿入することができる。ＳＴＯＰ＃信号は、信号の切断又はターゲットの打ち切り終了を示すのに使用される。ＤＥＶＳＥＬ＃信号は、トランザクションがブロック転送中には完了できないことを示すために使用される。ＲＥＱ＃信号は、ＡＧＰインタフェースアービタ１０６に入力され、ＡＧＰ又はＰＣＩのトランザクションを開始するためＡＧＰバスへのアクセスを要求する。ＧＮＴ＃信号は、読み取りデータが読み取りデータリターンキュー１０４中で保留状態である場合、または書き込み指令が受け取られて、スペースが書き込みデータキュー１０８内で利用可能である場合にアサートされる。ＧＮＴ＃信号は、ＡＧＰインタフェースアービタ１０６に対するアクティブな入力がない場合にデアサートされる。ＡＤ信号は、ＡＤバス１０５、１０７を横切って送られるアドレス信号とデータ信号であり、アドレス信号と指令信号をＡＧＰマスタからＧＭＣＨ３に送るのに使用される。Ｃ／ＢＥ（指令／バイト　イネーブル）信号は、要求がパイプラインで転送されている間にキューされると、指令情報を提供し、そしてＡＧＰの書き込みトランザクション中、バイト情報を提供する。Ｃ／ＢＥ信号は読み取りデータが戻っている間、使用されない。ＰＡＲ信号は、ＰＣＩトランザクションのために使用されるパリティ信号であるが、ＡＧＰトランザクションには使用されず、ＡＧＰバスによって実行される。
【００２９】
ＡＧＰのクロッキング信号と雑信号としては、ＡＤ＿ＳＴＢ信号、ＳＢ＿ＳＴＢ信号、ＴＹＰＥＤＥＴ＃信号、ＲＳＴ＃信号、ＰＭＥ＃信号、及びＵＳＢ信号がある。ＡＤ＿ＳＴＢ（ＡＤバスストローブ）信号は、ＡＤバス１０５に対しＡＤ信号及びＣ／ＢＥ信号として転送される２×及び４×のクロックされたデータに対しタイミングを与える。ＳＢ＿ＳＴＢ（サイドバンドストローブ）信号は、ＳＢバス１０７に対してＳＢＡ信号として転送される２×及び４×のクロックされたデータに対しタイミングを与える。ＴＹＰＥＤＥＴ＃信号は、ＡＩＭＭカードがＡＧＰインタフェース中に差し込まれる場合、どんな種類の論理信号をＡＩＭＭカードで使用すべきかを示すために使用される。現行のＳＤＲＡＭ技法は、ＡＧＰによりサポートされている１．５Ｖオプションではなくて常に３．３Ｖであるから、ＡＩＭＭカードは、ＴＹＰＥＤＥＴ＃信号を正しく設定して（オープンは３．３Ｖを示し、接地（ｇｒｏｕｎｄｅｄ）は１．５Ｖを示す）、それが３．３Ｖの電力供給（接地ではない）を要求していることを示すはずである。さらに、ＡＩＭＭカードは、３．３Ｖキーだけを有し１．５Ｖキーをもたずに、１．５Ｖだけのコネクタに挿入されないようにしなければならない。ＲＳＴ＃信号は、ＩＣＨ１１から受信され、ＭＣＨ内のＡＧＰインタフェース論理をリセットするのに使用される。ＰＭＥ＃（電力管理事象）信号は、装置を一時停止状態からウェイクアップさせるのに使用される。ＵＳＢ信号はユニバーサルシリアルバス信号である。
【００３０】
ローカルメモリ信号としては、ＭＡ、ＭＤ、ＤＱＭ、ＣＳ＃、ＲＡＳ＃、ＣＡＳ＃、ＷＥ＃、ＦＲＥＱ＿ＳＥＬ及びＴＣＬＫの信号類がある。ＭＡ（メモリアドレス）信号は、多重化された行と列のアドレスを、ＧＭＣＨ３からローカルメモリ２００へ提供する。ＭＤ（メモリデータ）信号は、ローカルメモリデータバスとインタフェースをとるために使用される。ＤＱＭ信号はメモリアレイを制御し、読み取りサイクル中、同期化出力イネーブルとして作用し、そして書き込みサイクル中、バイトイネーブルとして作用する。ＣＳ＃［チップセットセレクト（ｃｈｉｐｓｅｔ ｓｅｌｅｃｔ）］信号は、アサートされるときローカルメモリＳＤＲＡＭ要素を選択し、そして有効ＳＤＲＡＭ指令が存在しているときを示す。ＲＡＳ＃信号とＣＡＳ＃信号はそれぞれ行のアドレスストローブ信号と列のアドレスストローブ信号である。ＷＥ＃（書き込みイネーブル）信号はローカルメモリ２００に書き込み中にアサートされる。ＦＲＥＱ＿ＳＥＬ信号は、ローカルメモリ２００が１００ＭＨｚで又は１３３ＭＨｚで実行されるべきかどうかを示す。ＴＣＬＫ信号は、ローカルメモリ２００に送られるクロック信号である。
【００３１】
５．内部グラフィックスサブシステム
図７を見ると、ＧＭＣＨ３の内部グラフィックス機能２５が一層詳細に示されている。ＧＭＣＨ３と内部グラフィックス２５は、メモリインタフェース２４又はローカルメモリインタフェース２２を介して、ＣＰＵ２、システムメモリ４及びＡＩＭＭカード２００から、形状、テクスチャ及びフレームバッファのデータを検索する。また内部グラフィックス機能２５は、最近使用されたテクスチャデータのメモリフェッチ（ｍｅｍｏｒｙ ｆｅｔｃｈ）を再々行うことを避けるためにキャッシュ３４を備えている。
【００３２】
オーバーレイストリームコントローラ（ｏｖｅｒｌａｙ ｓｔｒｅａｍ ｃｏｎｔｒｏｌｌｅｒ）（ＯＳＣ）４０２、ディスプレイストリームコントローラ（ＤＳＣ）４０４及び指令ストリームコントローラ（ＣＳＣ）４０６は、システムメモリインタフェース２４と通信するエージェントへ及びそれらエージェントからの要求及びデータの流れを管理する。これらストリームコントローラは、要求の一貫性を維持し、データの限定されたバッファリングを実行し、そしてデータのフォーマットに基づいた絶対メモリアドレスへ及びそのメモリアドレスからのアドレス変換を実施する。
【００３３】
３Ｄパイプラインサブシステム３０は、３Ｄレンダリングの加速を実施する。テクスチャマップが、システムメモリ２４にロードされ、次にシステムメモリインタフェース２４及びデータストリームとディスパッチのコントローラ２６を介して３Ｄパイプラインサブシステム３０に読み取られる。３Ｄパイプラインサブシステム３０は次に、パー−バーテックスデータ（ｐｅｒ−ｖｅｒｔｅｘ ｄａｔａ）を、例えばカラー、アルファ、ｚ−深度、フォッグ（ｆｏｇ）、テクスチャ座標などのデータをポリゴン中の画素においてインタポレート（ｉｎｔｅｒｐｏｌａｔｅ）するのに使用できるグラジェント（ｇｒａｄｉｅｎｔ）に、変換する。ポリゴンによってカバーされている画像は３Ｄパイプラインサブシステム３０によってアイデンティファイされ、次にそのサブシステムはパー画素テクスチャアドレスを計算する。
【００３４】
ブリットエンジン（ｂｌｉｔ ｅｎｇｉｎｅ）３１は、データをブロック転送するためのハードウェアでの加速を提供する［ブリッティング（ｂｌｉｔｔｉｎｇ）］。ブリットエンジン３１は、データのソースブロックをシステムメモリ４からコピーして、内部グラフィックス２５内で、ローカル的（局所的）にデータに対しオペレーション（例えばラスタオペレーション）を行うことができる。ブリットエンジン３１は、移動中の物体、例えばアニメーション、スクローリング（ｓｃｒｏｌｌｉｎｇ）及びグラフィカル・ユーザ・インタフェース（ＧＵＩ）の移動ウインドウの表示装置への表示を加速する。例えば、テキストは、あらゆるライン上のあらゆるキャラクタを処理するのではなくて、ブリットエンジン３１によって表示ウインドウの次の部分に連続ブロックとしてコピーされるとき、一層速くスクロールする。
【００３５】
フィルタブロック４１０は、いくつもの機能エンジン、例えば動き補償エンジン、テクスチャフィルタリングエンジン、オーバーレイエンジン及びストレッチビット（ｓｔｒｅｔｃｈｂｉｔ）エンジン間で共用されている。ストレッチビットエンジンは、原始データを、同じ大きさである必要がない宛先（ｄｅｓｔｉｎａｔｉｏｎ）に、ソース透明性で、移動させるのに使用される。
【００３６】
ＧＭＣＨ３のビデオ出力サブセクションとしては、主表示エンジン２７、オーバーレイエンジン２８及びカーソルエンジン２９があり、これらはすべて、表示ディジタル／アナログコンバータ（ＤＡＣ）３２に送りこまれる。ＤＡＣ３２は、表示装置にアナログ出力を提供する。ビデオの同期（ｓｙｎｃｓ）とタイミングはプログラムすることができ、内部的にＧＭＣＨ３に対して生成する。オーバーレイエンジン２８は、フルモーションビデオのストリームを、フレームバッファデータと結合させることができる。そのモーションビデオデータは、該フレームバッファデータと結合される前に、水平方向と垂直方向の両方に拡大縮小することができる。また、表示カーソルも、このサブセクションで、表示ストリームと統合される。該ビデオ表示セクションは、解像度を３２０×２００画素から１６００×１２００画素までサポートして、そのビデオデータに対してガンマ補正を行うことができる。またグラフィックスデータは、ディジタルビデオ出力ポート３３を通じて出力され次に処理されて、フラットパネル装置又はテレビジョン表示装置を駆動することができる。
【００３７】
該グラフィックス機能２５のビデオキャプチャサブセクション４２０はディジタルビデオのビデオキャプチャのために供される。そのキャプチャエンジンは、ＹＵＶフォーマットデータを捕獲することができる。そのキャプチャエンジンは、これらデータを、ローカルメモリに入力し、そして該ビデオディスプレイコントローラは、これらデータを、そのオーバレイ出力に、直接使用することができるか、又はアプリケーションが、それからテクスチャマップをつくるために、これらのデータに対してポインタを受けとることができる。
【００３８】
６．起動時におけるＡＧＰモードとＧｆｘモードのどちらか一つの選択
図８を見ると、コンピュータシステムは、リセットされると、外部グラフィックスコントローラ又はＡＩＭＭカードが共用されているＡＧＰ／ローカルメモリインタフェース中に差し込まれているかどうかを直接検出し、次いでそのコンピュータを、適当なグラフィックスモードに初期設定する。
【００３９】
コンピュータシステム１は、パワーアップされるとリセットされ（５００）、ユーザによってリセットされるか又はコンピュータシステムによって自動的にリセットされる。初期パワーオンセルフテスト（Ｐｏｗｅｒ ｏｎ ｓｅｌｆ ｔｅｓｔ）（ＰＯＳＴ）５０２中、そのシステムの基本入出力システム（ＢＩＯＳ）は、システムメモリの検出及びハードウェアとソフトウェアの基本初期化を含むコンピュータシステムのハードウェアとソフトウェアの各種テストを実行する。ＰＯＳＴ中、ＢＩＯＳは、ＰＣＩバスへの配置構成読み込みを実行することによって、ＡＧＰグラフィックスコントローラがＡＧＰスロット中に差し込まれているかどうかをテストする（５０４）。
【００４０】
ＡＧＰ互換性コントローラが存在していると、それはシステムＢＩＯＳによって検出されて、該コンピュータシステムのグラフィックスコントローラとして働く。そのコンピュータシステムは、ＡＧＰモードに初期設定され（５１０）、そしてＡＧＰ／Ｇｆｘセレクトビットは、該システムがこの事実を突き止められるように、配置構成レジスタでゼロに設定される。内部グラフィックスのさらなる初期設定を行う必要は、全くない。
【００４１】
ＡＧＰ互換性コントローラが配置されていない場合、コンピュータシステムは、内部グラフィックスを使用するためＧｆｘモードで作動するように初期設定され（５２０）、そしてＡＧＰ／Ｇｆｘのセレクトビットは１に設定される。Ｇｆｘモードが選択された後、ＢＩＯＳはＡＩＭＭカードの存在について試験する（５２２）。ＡＩＭＭカードが存在していない場合、コンピュータシステムは、システムメモリで内部グラフィックス機能を使用するように初期設定される（５２６）。ＡＩＭＭカードが検出されたならば、ローカルメモリインタフェースの動作周波数（１００ＭＨｚ又は１３３ＭＨｚ）が、ローカルメモリインタフェースのピンの信号をサンプリングすることによって決定される。メモリタイミングオプション、例えば列アドレスストローブ待ち時間及び行アドレスストローブプレチャージ（ｒｏｗ ａｄｄｒｅｓｓ ｓｔｒｏｂｅ ｐｒｅ−ｃｈａｒｇｅ）のサイクルが、システムのＢＩＯＳによって経験的に決定される。ＢＩＯＳは、低速タイミング（ｓｌｏｗ ｔｉｍｉｎｇ）をプログラムすることによって始まり、次いでメモリの機能を試験する。ＢＩＯＳは、次に、データの不一致がメモリ機能の試験中に起こるまで、タイミングを、速さを増大して設定しようと試みる。機能を損なうことなく性能を最適化する設定が選択される。
【００４２】
他の実施態様は本願の特許請求の範囲の範囲内に含まれる。
【図面の簡単な説明】
【図１】コンピュータシステムの模式ブロック図である。
【図２】グラフィックスメモリコントローラハブの模式ブロック図である。
【図３】グラフィックスメモリコントローラハブの加速グラフィックスポート（ＡＧＰ）インタフェースの模式ブロック図である。
【図４】ＡＧＰインラインメモリモジュール（ＡＩＭＭ）に連結されたグラフィックスメモリコントローラハブの模式ブロック図である。
【図５】グラフィックスメモリコントローラハブのローカルメモリインタフェースの模式ブロック図である。
【図６Ａ】ＡＧＰインタフェースを横切って通信するのに使用される信号の表と、ローカルメモリインタフェースを横切って通信するのに使われる信号の表である。
【図６Ｂ】ＡＧＰインタフェースを横切って通信するのに使用される信号の表と、ローカルメモリインタフェースを横切って通信するのに使われる信号の表である。
【図７】グラフィックスメモリコントローラハブの内部グラフィックスコンポーネントの模式ブロック図である。
【図８】グラフィックスメモリコントローラハブによって使われるＡＧＰモード又はグラフィックスモードを選択する方法のフローチャートである。
【図１】
2004503859.tif 000003
【図２】
2004503859.tif 000004
【図３】
2004503859.tif 000005
【図４】
2004503859.tif 000006
【図５】
2004503859.tif 000007
【図６Ａ】
2004503859.tif 000008
【図６Ｂ】
2004503859.tif 000009
【図７】
2004503859.tif 000010
【図８】
2004503859.tif 000011
【国際公開パンフレット】
2004503859.tif 000012
2004503859.tif 000013
2004503859.tif 000014
2004503859.tif 000015
2004503859.tif 000016
2004503859.tif 000017
2004503859.tif 000018
2004503859.tif 000019
2004503859.tif 000020
2004503859.tif 000021
2004503859.tif 000022
2004503859.tif 000023
2004503859.tif 000024
2004503859.tif 000025
2004503859.tif 000026
2004503859.tif 000027
2004503859.tif 000028
2004503859.tif 000029
2004503859.tif 000030
2004503859.tif 000031
2004503859.tif 000032
2004503859.tif 000033
2004503859.tif 000034
2004503859.tif 000035
2004503859.tif 000036
2004503859.tif 000037
2004503859.tif 000038
2004503859.tif 000039
2004503859.tif 000040
2004503859.tif 000041
2004503859.tif 000042
2004503859.tif 000043
2004503859.tif 000044
2004503859.tif 000045
2004503859.tif 000046
2004503859.tif 000047
2004503859.tif 000048
2004503859.tif 000049
2004503859.tif 000050
2004503859.tif 000051
【国際調査報告】
2004503859.tif 000052
2004503859.tif 000053
2004503859.tif 000054