(57)【要約】本発明は、変圧器から出力を受ける負荷中の短絡を検出する装置及び方法に関するものである。この変圧器は一次巻線と二次巻線とを有し、この二次巻線には負荷が接続されている。この装置は、変圧器の一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる波形変換回路を有する。この装置は更に位相検出器回路を有し、この位相検出器回路は、ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する制御信号を出力し、ほぼ方形波の電圧信号とほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する制御信号を出力する。この装置は更に、位相検出器回路によって出力された信号を濾波するフィルタを有する。一実施例では、この装置は更に、制御信号が第２状態を有すれば負荷を不動作状態にさせる回路を有する。一実施例では、本発明の装置及び方法は、変圧器から出力を受ける照明装置中の短絡を検出するのに用いられる。この変圧器は一次巻線と二次巻線とを有し、この二次巻線には負荷が接続されている。
2004509597.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と二次巻線とを有する変圧器から出力を受ける負荷であって、前記二次巻線に接続されている負荷中の短絡を検出する検出装置であって、この検出装置が、
前記一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる波形変換回路と、
前記ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する制御信号を出力させ、前記ほぼ方形波の電圧信号と前記ほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する制御信号を出力させる位相検出器回路と、
この位相検出器回路によって出力された信号を濾波するフィルタと
を有する検出装置。
【請求項２】
請求項１に記載の検出装置であって、前記位相検出器回路が、第１入力端子を具える排他的論理和ゲートを有し、前記第１入力端子がほぼ方形波の電圧波形とほぼ方形波の電流波形とを受けるようになっている検出装置。
【請求項３】
請求項１に記載の検出装置であって、前記フィルタがＲＣフィルタを有する検出装置。
【請求項４】
請求項１に記載の検出装置であって、この検出装置が更に、前記制御信号が前記第１状態を有する場合に短絡が前記負荷中に存在することを表わす手段を具えている検出装置。
【請求項５】
請求項１に記載の検出装置であって、前記ほぼ方形波の電圧信号と前記ほぼ方形波の電流信号との間の位相差が約７０度よりも大きい場合、前記位相検出器回路が、前記第２状態を有する制御信号を出力するようになっている検出装置。
【請求項６】
請求項１に記載の検出装置であって、この検出装置が更に、前記制御信号が前記第２状態を有する場合に前記負荷を不動作状態にさせる制御信号に応答する回路を具える検出装置。
【請求項７】
一次巻線と二次巻線とを有する変圧器と、この変圧器の二次巻線に接続され、この二次巻線から出力を受ける照明装置中の短絡を検出する検出装置とを具えるランプに電力を供給する安定器であって、前記検出装置が、
前記変圧器の前記一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる手段と、
前記ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する信号を発生させ、前記ほぼ方形波の電圧信号と前記ほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する信号を発生させる手段と、
位相検出器回路によって出力された信号を濾波する手段と
を有する安定器。
【請求項８】
一次巻線と二次巻線とを有する変圧器から出力を受ける負荷であって、前記二次巻線に接続されている負荷中の短絡を検出する検出方法であって、この検出方法が、
前記変圧器の前記一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号を発生させる工程と、
発生させた前記電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる工程と、
前記ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する制御信号を発生させ、前記ほぼ方形波の電圧信号と前記ほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する制御信号を発生させる工程と、
位相検出器回路によって出力された信号を濾波する工程と
を有する検出方法。
【請求項９】
請求項８に記載の検出方法であって、この検出方法が更に、前記制御信号が前記第２状態を有する場合に前記負荷に短絡が存在することを示す工程を有する検出方法。
【請求項１０】
請求項８に記載の検出方法であって、この検出方法が更に、前記制御信号が前記第２状態を有する場合に前記負荷を不動作状態にさせる工程を有する検出方法。
【発明の詳細な説明】
【０００１】
本発明は概して、変圧器の二次巻線に接続されている負荷中の短絡を検出する装置に関するものである。
【０００２】
共振変圧器は代表的に照明装置に用いられている。共振変圧器は一般に、比較的高い巻数比を有する。この高い巻数比によって、一次巻線と二次巻線との間の漏れインダクタのインピーダンスは比較的高い。共振周波数（誘導モード）よりも比較的高いスイッチング周波数が変圧器に与えられる場合、漏れインダクタのインピーダンスは変圧器の出力負荷のインピーダンスと殆ど同じである。漏れインダクタの高インピーダンスのため、出力負荷が短絡されている場合でさえ、変圧器の一次巻線電流は更に多く増大しない。一次巻線電流の振幅を検出する従来技術は、出力負荷が短絡されているかどうかを決定することができない。
【０００３】
従って、本発明の目的は、変圧器の二次巻線に接続されている負荷中の短絡を検出する特別な装置及び方法を提供することにある。
当業者にとって、本発明の他の目的及び利点は、本発明の以下の説明に照らして明らかとなるであろう。
【０００４】
一観点から、本発明は、変圧器から出力を受ける負荷中の短絡を検出する装置に関するものである。この変圧器は一次巻線と二次巻線とを有し、この二次巻線には負荷が接続されている。この装置は、変圧器の一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる波形変換回路を有する。この装置は更に位相検出器回路を有し、この位相検出器回路は、ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する制御信号を出力し、ほぼ方形波の電圧信号とほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する制御信号を出力する。この装置は更に、位相検出器回路によって出力された信号を濾波するフィルタを有する。一例では、この装置は更に、制御信号が第２状態を有すれば負荷を不動作状態にさせる回路を有する。一例では、この装置は、制御信号が第１状態を有する場合に負荷中に短絡が存在することを表示する手段を有する。
【０００５】
関連の観点から、本発明は、変圧器から出力を受ける照明装置中の短絡を検出する検出装置に関するものである。この変圧器は一次巻線と二次巻線とを有し、この二次巻線には照明装置が接続されている。この検出装置は、変圧器の一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる手段と、ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する信号を発生させ、ほぼ方形波の電圧信号とほぼ方形波の電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する信号を発生させる手段と、位相検出器回路によって出力された信号を濾波する手段とを有する。
【０００６】
更に他の観点から、本発明は、変圧器から出力を受ける負荷中の短絡を検出する方法に関するものである。この変圧器は一次巻線と二次巻線とを有し、この二次巻線には負荷が接続されている。この方法は、変圧器の一次巻線の電圧信号及び電流信号をそれぞれ表わす電圧信号及び電流信号を発生させる工程と、変圧器の一次巻線の電圧信号及び電流信号を表わす信号をほぼ方形波の電圧信号及び電流信号にそれぞれ変換させる工程と、ほぼ方形波の電圧信号及び電流信号が殆ど同位相であれば、第１状態を有する信号を発生させ、ほぼ方形波の電圧信号と電流信号との間の位相差が、予め決定された位相差よりも大きければ、第２状態を有する信号を発生させる工程と、位相検出器回路によって出力された信号を濾波させる工程とを有する。
【０００７】
本発明の特徴は新規性を有し、本発明の素子特性は請求の範囲に詳細に述べてある。本発明は、構成及び動作方法の双方に関して、詳細な説明を添付図面と一緒に参照することによって最も良く理解しうる。
【０００８】
以下の説明は、本発明を容易に理解するための共振変圧器の基本的な動作理論に関するものである。図１を参照するに、共振変圧器の等価回路が示されてある。比較的高い動作周波数が共振回路に供給される場合、変圧器の一次巻線電流ＩＰ 及び一次巻線電圧ＶＰ を容易に検出することができる。変圧器の一次巻線電圧ＶＰ は変圧器の二次巻線電圧ＶＳ と共に増大する。同様に、変圧器の一次巻線電流ＩＰ は変圧器の二次巻線電流ＩＳ と共に増大する。変圧器の一次巻線電圧ＶＰ 及び一次巻線電流ＩＰ は、振幅及び位相情報を有する。一次巻線電圧ＶＰ の位相は二次巻線電圧ＶＳ の位相と殆ど同じである。同様に、一次巻線電流ＩＰ の位相は二次巻線電流ＩＳ の位相と殆ど同じである。負荷電圧、負荷電流及び負荷抵抗をそれぞれＶＯ 、ＩＯ 及びＲＯ によって表わす。変圧器の励磁電流をＩｍ によって表し、この励磁電流は代表的に極めて低い。
【０００９】
図２を参照するに、常規動作での変圧器の電圧及び電流の位相図が示されてある。上述の説明を考慮して、二次巻線電圧ＶＳ は一次巻線電圧ＶＰ を示し、二次巻線電流ＩＳ は一次巻線電流ＩＰ を示す。常規動作下では、二次巻線電圧ＶＳ と二次巻線電流ＩＳ との間の位相角ＡＬＰＨＡは５０度よりも小さい。図３を参照するに、短絡動作中の、すなわち、変圧器の出力が短絡されている間の変圧器の二次巻線電圧ＶＳ 及び二次巻線電流ＩＳ の位相図が示されてある。短絡の結果として、二次巻線電圧ＶＳ と二次巻線電流ＩＳ との間の位相角ＡＬＰＨＡが７０度よりも大きくなることを確かめた。従って、本発明によれば、二次巻線電圧ＶＳ と二次巻線電流ＩＳ との間の位相角ＡＬＰＨＡを測定して、変圧器の出力が短絡されているかどうかを決定する。このことは、一次巻線電圧ＶＰ と一次巻線電流ＩＰ との間の位相角を測定することによっても達成される。その理由は、上述したように、一次巻線電圧ＶＰ 及び一次巻線電流ＩＰ の位相がそれぞれ二次巻線電圧ＶＳ 及び二次巻線電流ＩＳ の位相と殆ど同じであるためである。
【００１０】
図４を参照するに、本発明の装置１０のブロック図が示されてある。以下では、照明装置と共に用いられている装置１０に関して説明するが、共振変圧器から出力を受けるいかなる種類の負荷とでもこの装置１０を用いることができると理解すべきである。装置１０は一般に波形変換回路１２と位相検出回路１４と出力フィルタ回路１６とを有する。変圧器の一次巻線電圧ＶＰ 及び一次巻線電流ＩＰ の波形はそれぞれ波形変換回路１２に入力される。これら波形を波形変換回路１２が方形波信号に形成する。これらの形成された波形は位相検出回路１４に入力される。位相検出回路１４は、波形変換回路１２によって出力された方形波信号の電圧とその方形波信号の電流との間の位相差を検出し、方形波信号の電圧及び電流が殆ど同位相であれば、第１状態（例えば、ＴＴＬロジックレベル“ＬＯＷ”）を有する信号を出力し、方形波信号の電圧と方形波信号の電流との間の位相差が、予め決定された位相差を超えていれば、第２状態（例えば、ＴＴＬロジックレベル“ＨＩＧＨ”）を有する信号を出力する。方形波信号の電圧と方形波信号の電流との間の位相差が、予め決定された位相差を超えていれば、負荷中に短絡が存在する。一実施例では、予め決定された位相差は５０度である。他の実施例では、予め決定された位相差は７０度である。方形波信号の電圧と方形波信号の電流との間の位相差が、予め決定された位相差を超えていなければ、負荷中に短絡は存在しない。
【００１１】
図４を参照するに、位相検出器回路１４の出力は、いかなるＡＣ（交流）リプル、電圧スパイク或いは他のトランジェント信号をも除去する出力フィルタ回路１６に入力される。次に、出力フィルタ回路１６の出力は制御回路（図示せず）に入力される。出力フィルタ回路１６によって出力された電圧が、予め決定されたレベルを超えていれば、制御回路（図示せず）は、変圧器の二次巻線に接続されている負荷を不動作状態にする。例えば、出力フィルタ回路１６によって出力された信号がロジックレベル（“１”）であれば、制御回路（図示せず）は負荷を不動作状態にする。
【００１２】
図５を参照するに、本発明の装置１０の一実施例が示されてある。この特定の実施例では、直列の２つの変圧器であってこれら変圧器の各々が対応のランプと関連されている当該変圧器に対して短絡を検出するように装置１０が構成されている。しかし、図５の回路は１つ以上のランプに用いることができると理解すべきである。波形変換回路１２は一般に、対のランプと関連する変圧器の一次巻線電圧の波形と変圧器の一次巻線電流の波形とを受ける入力信号回路を有する。波形変換回路１２は、“Ｔ”回路網として構成されている抵抗Ｒ１及びＲ２とキャパシタＣ１とを具えている。抵抗Ｒ１の一端は、変圧器の一次補助巻線部分ＴＰＡ１ に接続されていて、一次巻線電圧ＶＰ と同位相である電圧ＶＰＡ１ を受ける。抵抗Ｒ１の他端は抵抗Ｒ２及びキャパシタＣ１の一端に接続されている。一次補助巻線部分ＴＰＡ１ は、第１の照明装置又はランプに印加される変圧器の二次巻線電圧に対応する。キャパシタＣ１の他端は接地電位点に接続されている。一実施例では、抵抗Ｒ１は１０ｋΩの抵抗値を有し、抵抗Ｒ２は１００ｋΩの抵抗値を有する。一実施例では、キャパシタＣ１は１００ｐｆ（ピコファラド）のキャパシタンスを有する。波形変換回路１２は更に抵抗Ｒ３とキャパシタＣ２とツェナーダイオードＤ１とを有する。抵抗Ｒ３の一端はキャパシタＣ２の一端とツェナーダイオードＤ１のアノードとに接続されている。キャパシタＣ２の他端は接地電位点に接続されている。一実施例では、抵抗Ｒ３は１００ｋΩの抵抗値を有する。キャパシタＣ２はバイパスキャパシタとして機能し、これによってＡＣ信号がツェナーダイオードＤ１へ供給されないようにし、一実施例では、キャパシタＣ２は０．０１μｆ（マイクロファラド）のキャパシタンスを有する。一実施例では、ツェナーダイオードＤ１のツェナー電圧は約３．３ボルトである。抵抗Ｒ３及びツェナーダイオードＤ１は電圧信号ＶＰＡ１ にＤＣ（直流）オフセット電圧を与える。
【００１３】
図５を参照するに、波形変換回路１２は更に、“Ｔ”回路網に構成されている抵抗Ｒ４及びＲ５とキャパシタＣ３とを有する。抵抗Ｒ４の一端は、変圧器の一次補助巻線部分ＴＰＡ２ に接続されていて、一次巻線電圧ＶＰ と同位相である電圧ＶＰＡ２ を受ける。抵抗Ｒ４の他端は、抵抗Ｒ５及びキャパシタＣ３の一端に接続されている。電圧ＶＰＡ２ は、第２の照明装置又はランプに印加される。キャパシタＣ３の他端は接地電位点に接続されている。一実施例では、抵抗Ｒ４は１０ｋΩの抵抗値を有し、抵抗Ｒ５は１００ｋΩの抵抗値を有する。一実施例では、キャパシタＣ３は１００ｐｆ（ピコファラド）のキャパシタンスを有する。波形変換回路１２は更に抵抗Ｒ６を有する。抵抗Ｒ６は抵抗Ｒ５とツェナーダイオードＤ１との間に接続されている。一実施例では、抵抗Ｒ６は１００ｋΩの抵抗値を有する。抵抗Ｒ６及びツェナーダイオードＤ１は共働して電圧信号ＶＰＡ２ にＤＣオフセット電圧を与える。
【００１４】
図５を参照するに、波形変換回路１２は更に、“Ｔ”回路網に構成されている抵抗Ｒ７及びＲ８とキャパシタＣ４とを有する。一実施例では、抵抗Ｒ７及びＲ８はそれぞれ１０ｋΩ及び１００ｋΩの抵抗値を有する。一実施例では、キャパシタＣ４は約１００ｐｆのキャパシタンスを有する。変圧器の二次巻線を流れる電流は抵抗Ｒ７の一端に入力される。抵抗Ｒ１０及びツェナーダイオードＤ１は共働して、変圧器の補助巻線部分ＴＰＡ１ 及びＴＰＡ２ を流れる電流ＩＰＡにＤＣオフセットを与える。電流ＩＰＡは比較器２２に入力される。
【００１５】
図５を参照するに、波形変換回路１２は更に、抵抗Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４及びＲ１５と、比較器１８、２０及び２２とを有する。抵抗Ｒ９は電源電圧＋ＶＣＣとツェナーダイオードＤ１のアノードとの間に接続されている。一実施例では、電源電圧＋ＶＣＣは約５．０ボルトのＤＣ（直流）である。抵抗Ｒ１０は抵抗Ｒ８とツェナーダイオードＤ１のアノードとの間に接続されている。抵抗Ｒ１０は比較器２２の非反転入力端子にも接続されている。抵抗Ｒ１１及びＲ１２は電圧分割回路内に構成されている。抵抗Ｒ１１はツェナーダイオードＤ１のアノードと抵抗Ｒ１２の一端との間に接続されている。抵抗Ｒ１２の他端は接地電位点に接続されている。抵抗Ｒ１１及びＲ１２の相互接続点は比較器１８、２０及び２２の反転入力端子に接続されており、これら比較器１８、２０及び２２の反転入力端子にバイアス電圧を与える。抵抗Ｒ２及びＲ３の相互接続点は比較器１８の非反転入力端子に接続されている。抵抗Ｒ５及びＲ６の相互接続点は比較器２０の非反転入力端子に接続されている。抵抗Ｒ１３、Ｒ１４及びＲ１５はプルアップ抵抗として機能し、電源電圧＋ＶＣＣとそれぞれの比較器１８、２０及び２２の出力端子との間に接続されている。一実施例では、抵抗Ｒ１０は１００ｋΩの抵抗値を有する。一実施例では、各抵抗Ｒ９、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４及びＲ１５は１０ｋΩの抵抗値を有する。
【００１６】
図５を参照するに、位相検出器１４は一般にＸＯＲ（排他的論理和）ゲート２４及び２６を有する。ＸＯＲゲート２４の一方の入力端子は比較器１８の出力端子に接続されている。ＸＯＲゲート２４の他方の入力端子は比較器２２の出力端子に接続されている。ＸＯＲゲート２６の一方の入力端子は比較器２０の出力端子に接続されている。ＸＯＲゲート２６の他方の入力端子は比較器２２の出力端子に接続されている。ＸＯＲゲート２４及び２６の出力は出力フィルタ回路１６に入力される。
【００１７】
図５を参照するに、出力フィルタ回路１６は一般に２つのＲＣフィルタ回路を有する。各ＲＣフィルタ回路はそれぞれのＸＯＲゲートから出力を受ける。一方のＲＣフィルタ回路は抵抗Ｒ１６とキャパシタＣ５とを有する。ＸＯＲゲート２４の出力端子は抵抗Ｒ１６に接続されている。他方のＲＣフィルタ回路は抵抗Ｒ１８とキャパシタＣ６とを有する。ＸＯＲゲート２６の出力端子は抵抗Ｒ１８に接続されている。一実施例では、各抵抗Ｒ１６及びＲ１８は１００ｋΩの抵抗値を有する。一実施例では、各キャパシタＣ５及びＣ６は０．１μｆのキャパシタンスを有する。ＲＣフィルタ回路はＸＯＲゲート２４及び２６の出力を平滑化し、いかなるＡＣリプル、リンギング又はトランジェントスパイクをも除去する。
【００１８】
動作
図５を参照するに、電圧ＶＰＡ１ は波形変換回路１２に入力される。特に、電圧ＶＰＡ１ は、抵抗Ｒ１及びＲ２とキャパシタＣ１とを有する入力回路に入力される。前述したように、抵抗Ｒ１及びＲ３とツェナーダイオードＤ１とは、電圧ＶＰＡ１ にＤＣオフセット電圧を与える。次に、電圧ＶＰＡ１ とオフセット電圧とは比較器１８の非反転入力端子に入力される。同様に、電圧ＶＰＡ２ が波形変換回路１２に入力される。特に、電圧ＶＰＡ２ は、抵抗Ｒ４及びＲ５とキャパシタＣ３とを有する入力回路に入力される。
【００１９】
図５を参照するに、電流ＩＰＡは抵抗Ｒ７において波形変換回路１２に入力される。電圧ＶＰＡ１ 及びＶＰＡ２ と電流ＩＰＡとは正弦波波形の形態をしている。後で説明するように、比較器１８、２０及び２２は正弦波波形をほぼ方形波の信号波形に変換する。第１ランプと関連する電圧ＶＰＡ１ は比較器１８の非反転入力端子に入力される。比較器１８の出力は位相検出器１４に入力される。特に、比較器１８の出力はＸＯＲゲート２４の一方の入力端子に入力される。電流ＩＰＡの波形は比較器２２によって出力され、ＸＯＲゲート２４の他方の入力端子に入力される。
【００２０】
図６を参照するに、波形３０及び３２はそれぞれ正常な状態での（すなわち短絡していない）電流ＩＰＡ及び電圧ＶＰＡ１ の波形であり、これら波形は、比較器１８及び２２からそれぞれ出力される。波形３０及び３２はオフセット電圧ＶＯＳを有する。波形３０及び３２はＸＯＲゲート２４に入力される。波形３４はＸＯＲゲート２４の出力である。電流ＩＰＡ及び電圧ＶＰＡ１ の波形が同位相であるので、波形３４は概して、電圧Ｖ１ によって表わしているＴＴＬロジックレベル“ＬＯＷ”にある。ＸＯＲゲート２４の出力は、抵抗Ｒ１６及びキャパシタＣ５を有するＲＣフィルタ回路に入力される。図７を参照するに、波形３６は上述のＲＣフィルタ回路によって出力され、電圧Ｖ２ によって表わしているＴＴＬロジックレベル“ＬＯＷ”にあり、一実施例では、この電圧Ｖ２ は約０．１〜０．２の範囲内にある。
【００２１】
図８を参照するに、波形４０及び４４は、第１ランプが短絡されている場合の電流信号ＩＳ及び電圧ＶＰＡ１ である。波形４０及び４４はそれぞれ比較器１８及び２２から出力され、ＸＯＲゲート２４に入力される。波形４０と波形４４との間の位相差が著しいので、ＸＯＲゲート２４は、電圧Ｖ３ によって表わしているＴＴＬ“ＨＩＧＨ”レベルを有する波形４６を出力する。次に、波形４６は、抵抗Ｒ１６及びキャパシタＣ５を有するＲＣフィルタ回路に入力される。このＲＣフィルタ回路は、図９に示す波形４８を出力する。波形４８は概して、約３．３ボルトのＴＴＬ“ＨＩＧＨ”レベルにあるＤＣ電圧Ｖ４ である。
【００２２】
図５を参照するに、装置１０を実現するために用いた回路設計の対称性によって、電流ＩＰＡと電圧ＶＰＡ２ との間の位相差は、比較器２０及び２２と、ＸＯＲゲート２６と、抵抗Ｒ１８及びキャパシタＣ６を有するＲＣフィルタ回路とを介して同じように検出されると理解すべきである。従って、上述のＲＣフィルタ回路は、第２ランプが短絡されていない場合、波形３６と類似の波形を出力し、第２ランプが短絡されている場合には波形４８と類似の波形を出力する。
【００２３】
抵抗Ｒ１６及びキャパシタＣ５を有するＲＣフィルタ回路と、抵抗Ｒ１８及びキャパシタＣ６を有するＲＣフィルタ回路とによって出力された波形を、一方又は双方のランプに短絡が生じれば、一方又は双方のランプを不動作状態にさせる制御回路（図示せず）に入力することができる。
【００２４】
ＲＣフィルタ回路の出力の電圧振幅が比較的大きいので、ＲＣフィルタ回路の出力リプルが高いとしても時定数が比較的小さくなるように各ＲＣフィルタ回路を構成することができる。時定数が比較的小さいことによって、装置１０は、比較的小さいデューティサイクルを有するＰＷＭ（パルス幅変調）に代表的に用いられるディープディミングコンフィギュレーション（ｄｅｅｐ−ｄｉｍｍｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）中の短絡をも検出することができる。
【００２５】
本発明の装置の重要な利点は、装置１０が変圧器の電圧及び電流の振幅を、又は、漏れインダクタンスＬＳ や結合係数のような回路パラメータを検出する必要がないため、装置１０の単位当たりコストが比較的低いということである。
【００２６】
図５には、２つのランプに用いるために構成されている回路を示すが、本発明は１つ以上のランプに用いることができると理解すべきである。更に、前述した抵抗やキャパシタの構成要素値（すなわち、抵抗値やキャパシタンス）は、適切な構成要素値の単なる一例に過ぎない。他の適切な構成要素値をも用いることができると理解すべきである。更に、図５に示す比較器は、１つの電源＋ＶＣＣで動作するように構成されているが、これら比較器を、２つの電源で動作するように構成させることができると理解すべきである。
【００２７】
本発明の原理、好適な実施例及び動作モードを先に述べた。しかし、本明細書で保護されるべき発明は、ここで開示した特定の形態に限定されると解釈すべきでない。本発明の精神から逸脱することなく様々な変形が当業者によって製造可能である。従って、先の詳細な説明の例は、事実上代表的なものであって、請求項で述べた本発明の範囲及び精神を限定するものではない。
【図面の簡単な説明】
【図１】変圧器の線図である。
【図２】常規動作の変圧器の電圧及び電流の位相図である。
【図３】短絡が存在する場合の変圧器の電圧及び電流の位相図である。
【図４】本発明の装置のブロック線図である。
【図５】図４の装置の一実施例の回路線図である。
【図６】図４に示す波形変換回路及び位相検出器によって出力された常規動作の信号波形である。
【図７】図４に示す波形変換回路及び出力フィルタ回路によって出力された常規動作の信号波形である。
【図８】図４に示す波形変換回路及び位相検出器によって出力された短絡状態の信号波形である。
【図９】図４に示す波形変換回路及び出力フィルタ回路によって出力された短絡状態の信号波形である。
【国際公開パンフレット】
2004509597.tif 000003
2004509597.tif 000004
2004509597.tif 000005
2004509597.tif 000006
2004509597.tif 000007
2004509597.tif 000008
2004509597.tif 000009
2004509597.tif 000010
2004509597.tif 000011
2004509597.tif 000012
2004509597.tif 000013
2004509597.tif 000014
2004509597.tif 000015
2004509597.tif 000016
2004509597.tif 000017
【国際公開パンフレット（コレクトバージョン）】
2004509597.tif 000018
【国際調査報告】
2004509597.tif 000019
2004509597.tif 000020