(57)【要約】エレクトロルミネセンス表示装置およびその駆動方法を提供する。複数画素を含む行を複数の副画素セットに分割し、隣合う副画素を含む上位集合体から幾つか別々の副画素セットをアドレスする。アドレスした副画素向け画像データは、隣合う副画素向け画像データと平均化され、数が少なくなったより大きな副画素に順に適用される。こうすることにより、入力された一連の所与フレームデータセットについて、パネルのいずれの個所においても、副画素の一部に対して１フレームにかかる時間平均は、従来技術によるパネルにおいて従来通りにアドレスされる副画素にかかる時間と実質的に同じになる。【選択図】図４
2004524555.tif 000002
【特許請求の範囲】
【請求項１】
アドレスできる複数の行と、ビデオデータの連続フレームが適用され、前記行と交差して、セットとしてグループ分けされると画素をなす複数の副画素を形成する複数列とを有するパッシブマトリクス表示装置の駆動方法における、前記ビデオデータの１フレームに含まれる各サブフレームセット用に、前記画素を取り囲んでいる前記副画素の上位集合体から、前記画素を形成している前記副画素の固定数からなるセットを選択するために、前記行の連続する複数対を同時にアドレスすることと、前記ビデオデータのフレームにかかるビデオデータの平均時間が前記フレームについて表示されるビデオ画像に基づくように、ビデオデータを前記副画素セットのそれぞれに適用することとを含む改良。
【請求項２】
固定された隣合う３列と、飛越しフォーマットにしたがって選択された隣合う２行と、が交差することでそれぞれが形成される副画素を６個含むセットを２セット有する、請求項１に記載の改良。
【請求項３】
固定された隣合う３列と、奇数セットおよび偶数セットに交互にグループ分けする順次フォーマットにしたがって選択された隣合う２行と、が交差することでそれぞれが形成される副画素を６個含むセットを２セット有する、請求項１に記載の改良。
【請求項４】
隣合う副画素を５個含む上位集合体から選択されて、２行にわたる副画素三つ組として組合わされた副画素を３個含むセットを３セット有し、各セットが共通の副画素を有する、請求項１に記載の改良。
【請求項５】
副画素の各セットが、フルカラー表示装置用に、赤の副画素２個と、緑の副画素２個と、青の副画素２個とからなる、請求項２または３に記載の改良。
【請求項６】
副画素を３個含む各セットが、フルカラー表示装置用に、赤の副画素１個と、緑の副画素１個と、青の副画素１個とからなる、請求項４に記載の改良。
【請求項７】
３行にわたって隣合う副画素を７個含む上位集合体から選択されて、２行にわたる副画素三つ組として組合わされた副画素を３個含むセットを６セット有し、各セットが共通の副画素を有する、請求項１に記載の改良。
【請求項８】
副画素を３個含む各セットが、フルカラー表示装置用に、赤の副画素１個と、緑の副画素１個と、青の副画素１個とからなる、請求項７に記載の改良。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してフラットパネルディスプレイに関し、特に、表示パネルの輝度およびエネルギ効率を向上させる、または、パネルの見かけ上の空間的解像度を向上させることを目的に、フラットパネルディスプレイに形成された行画素を共用しながらアドレスする方法に関する。
【背景技術】
【０００２】
エレクトロルミネセンスディスプレイは、陰極線管に対して動作電圧が低いこと、液晶ディスプレイに比べて画質が優れ、視野角が広く、応答時間が短いこと、また、プラズマ表示パネルよりもグレースケール性能が高く、プロファイルが薄いことから有利である。
図１および図２に示すように、エレクトロルミネセンスディスプレイは、２枚の誘電体フィルムの間に封入された蛍光体フィルムの両側に配置された、行（行１、行２など）および列（列１、列２など）と呼ばれる２組の交差する平列な導電性アドレス線のセットを有する。画素は、１つの行と１つの列との間の交点として定義されるものである。したがって、図２は、行４と列４との交点に形成された画素を通る断面図である。各画素は、電圧を行と列との交点を横切って印加することにより発光する。
【０００３】
行列をアドレスするには、閾値電圧より低い電圧を１行に印加すると同時に、その行を二分する各列に逆極性の変調電圧を印加する必要がある。この行および列に印加された電圧が合わさることで、所望照度に基づいた合計電圧が各副画素に付与され、その画像の１本の線が生成される。もう１つの方式は、その行に最大副画素電圧を印加し、同じ極性の変調電圧をその列に印加するものである。この場合、画素の電圧を所望画像にしたがって設定するように、変調電圧の大きさをその最大電圧と閾値との差に基づいて決定する。いずれの場合も、１行をアドレスしたら次の行を同様にアドレスして、行のすべてをアドレスする。非アドレス行は開回路として残る。
【０００４】
行すべてを順にアドレスすることにより、完全なフレームが形成される。通常、ヒトの目に見える、フリッカのないビデオ画像が生成されるまでに、新たなフレームは１秒当たり少なくとも約５０回の割合でアドレスされる。
通常、各副画素要素の電気容量が比較的高いことから、このようなパネルのエネルギ効率は極めて低い。一定範囲の電圧を、各行のアドレスに適当であるように列にも同時に印加すると、アドレスされていないために電気的に浮遊状態である、残りの行上の画素が部分的に充電される。高解像度ディスプレイの場合などのように列数が多ければ、アドレスされた行上の画素の充電および活性に使用されるエネルギに比較して、非アドレス画素の部分的充電に使われるエネルギの比率が、極めて高くなる可能性がある。このため、表示パネルのエネルギ効率全体が著しく低くなりかねず、解像度が高くなるにつれて、エネルギ効率は低くなりがちとなる。
【０００５】
画素の充電に伴う抵抗損失を最小限に抑えられれば、エレクトロルミネセンスディスプレイのエネルギ効率を高めることができる。この損失は、ピーク充電電流を最小限にし、充電回路における素子抵抗を最小にすることで、最小限に抑えられる。一般に、前者の条件は、画素を定電流で充電することで実現できる。画素内に格納された容量性エネルギを部分的に回収することでも、エネルギ効率を高めることができるが、これは、有効なパネルの電気容量が、非アドレス行上の画素の部分的充電程度次第で大きく変化するということから、複雑である。
【０００６】
エレクトロルミネセンスディスプレイの効率を高めるため、これまでにさまざまな手法がとられてきた。特許文献１には、蛍光体膜の厚さとディスプレイに使用する誘電体層の電気容量とを慎重に選択することでエレクトロルミネセンスディスプレイの電力消費を最小限に抑える技術が教示されている。特許文献２には、次のフレームでも同じ列電圧が特定行に必要な場合にはその列電圧をその行上に維持することで電力消費を削減するシステムが教示されている。この方式では、連続フレーム間で画像データを比較するという複雑なフィードバックシステムが必要である。特許文献３には、エレクトロルミネセンスディスプレイに対して３成分型駆動電圧が使用されて、電圧成分の１つが画素すべてに印加されることにより、点灯していない画素への電力散逸を削減することが開示されている。特許文献４には、これより効率のよいディスプレイ駆動装置が記載されている。この駆動装置では、エネルギの回収が最大限に行われ、抵抗損失が最小限に抑えられる。以上の方法により、エレクトロルミネセンスディスプレイの操作効率はかなり改良されたが、従来のＣＲＴビデオディスプレイに対抗する技術としてエレクトロルミネセンスディスプレイを提供するには、まだ改良の余地がある。そこで、本願発明者らは、非アドレス画素に伴う相対的エネルギ損失を削減すれば、こうした改良が得られることに気付いた。
【特許文献１】
米国特許第４，８４７，６０９号
【特許文献２】
米国特許第５，８５６，８１３号
【特許文献３】
米国特許第５，５１７，２０７号
【特許文献４】
米国特許出願第０９／５０４，４７２号
【発明の開示】
【０００７】
本発明の一態様における１つの目的は、輝度およびエネルギ効率を高め、アドレス線ドライバの数を削減して、従来技術によるシステムよりビデオデジタル処理回路を簡素化したエレクトロルミネセンスディスプレイと、これを駆動する方法とを提供することである。本発明において、この目的は、複数の画素を含む行を副画素グループまたはセットに分割し、隣接しているより大きなセットの副画素内から幾つかの異なる副画素セットを選択してアドレスすることにより実現される。アドレスした副画素の画像データは、隣接する副画素の画像データと平均化されて、数の少なくなったより大きな副画素に順に適用される。これにより、一連の所与入力フレームデータセットに対して、パネルのいずれの箇所においても、副画素部分に対して１フレームにかかる時間平均は、従来技術によるパネルにおいて従来の方法でアドレスされる副画素の場合と実質的に同じになる。
別法として、本発明は、上述した方法を用いて輝度およびエネルギ効率を維持しつつ、所定画素数を有するディスプレイの見掛上の空間的解像度を向上させることができる。
以上のみならず、本発明の他の利点および特徴が、添付の図面を参照しながら記載する以下の詳述から当業者には明白になるであろう。
【発明を実施するための最良の形態】
【０００８】
以下、本明細書内に本発明の実施形態を幾つか記載する。これらの中から、ディスプレイフォーマットや性能パラメータ、とりわけ、電力消費、光度、表示される画像の種類および画質間のトレードオフに応じて、最良な実施形態を選択することができる。
好ましくは、本発明による画素を共用しながらの複線走査方法を、図１および図２を参照しながら上述したように、厚膜誘電体層を有するカラーエレクトロルミネセンスディスプレイでの使用向けに最適化する。この厚膜エレクトロルミネセンスディスプレイとは、２層の誘電体層（図２参照）のうち一方が誘導率の高い厚膜層を含むという点で従来の薄膜エレクトロルミネセンスディスプレイと異なるものである。図２には示していないが、第２の誘電体層は誘導破壊に耐えられないものでもよい（すなわち、厚い方の層がこの機能を果たす）ことから、この層を、薄膜エレクトロルミネセンスディスプレイで使用されている誘電体層よりさらに実質的に薄くすることできる。Ｗｕら（米国特許第５，４３２，０１５号）により、こうしたディスプレイ用の厚膜誘電体層を形成する方法が教示されている。
【０００９】
厚膜エレクトロルミネセンスディスプレイに用いる誘電体層の性質により、図３に示した等価回路内の値は、薄膜エレクトロルミネセンスディスプレイの場合と実質的に異なるようになる。特に、Ｃd値は、薄膜エレクトロルミネセンスディスプレイの場合より大幅に大きくなる。Ｃd値が上昇することにより、パネル電気容量が、印加された行電圧および列電圧に応じて薄膜ディスプレイの場合の容量を上回るため、これが、非アドレス行に散逸される相対電力を削減するためのより大きな推進力となる。
【実施例１】
【００１０】
複線走査方式ディスプレイ
本発明の特徴的な事例によれば、２行または複線走査方法が得られる。この方法により、ディスプレイの隣合う２行が同じデータによりアドレスされるため、ビデオの１フレーム内でアドレスすべきビデオデータ量が削減される。この手段により、ディスプレイをアドレスするために必要な、フレーム毎の連続アドレスステップ数を削減できるため、ディスプレイのフレームレートを上げることができる。ディスプレイの光度はフレームレートにほぼ比例するため、このディスプレイでは光度がおよそ２倍となる。
【００１１】
複線走査は、順次走査および飛越し走査という２種類の方法の一方で実施可能である。順次走査方法では、各フレームについて同じ行対が用いられる。複線式順次走査の場合、上述したように、各ビデオフレームで表示されるビデオデータ量が減るため、解像度が低下することを理解されたい。一方、複線式飛越し走査の場合、画素は交互に２種類のセットに分けられる。本明細書ではこれを奇数セットおよび偶数セットとする。偶数セットは、図４の左側に示すように、行１および行２から、行３および行４など、最後の２行である（ｎ−１）行およびｎ行までの線対を含み、奇数セットは、図４の右側に示すように、行２および行３から、行４および行５など、（ｎ−２）行および（ｎ−１）行までの対を含む。行１および行ｎは、奇数フレームではアドレスされないため、ディスプレイの頂部および底部で画像データが欠けることになるが、このディスプレイに２行を追加すれば、このアーチファクトを克服することができる。
【００１２】
パッシブマトリクス方式のアドレス用ソフトウェアをわずかに変更するだけで、同じディスプレイで順次走査方法も飛越し走査方法も利用可能である。これに対して、他の表示技術は、順次走査から飛び越し走査への変換、およびその逆の変換に、複雑なデジタルエレクトロニクスを用いている。こうした複雑なデジタルエレクトロニクスを不要にすることで、本発明による線走査方法は、従来技術に比べてその回路を簡素化することができ、必要な構成要素数も少なくなっている。したがって、一定のフレームレートで動作してフィールドリフレッシュレートを６０Ｈｚ以上とする線数４８０本のディスプレイの場合、ビデオ解像度を低下させることなく（順次走査方式に比較して）、複線走査を用いて標準ＮＴＳＣ飛越し方式ビデオを見ることができる。上述したように、ＮＴＳＣ方式ビデオの各４８０線フレームは、奇数領域および偶数領域に分けられるが、そのビデオ画像は、視聴者の目により平均化されて、目だったアーチファクトのない滑らかなビデオ画像として認知される。
【００１３】
ディスプレイのエネルギ効率を向上できることが、本発明による線走査方法の特徴である。この特徴を、以下に、単線走査方法を用いる従来のディスプレイと本発明の複線走査方法を用いる点以外は従来と同じディスプレイとを比較して例示する。エネルギ効率は、表示される画像の性質に依存して変化するため、３２０×２４０画素で対角線が２２ｃｍであるカラーディスプレイに対する２つの試験パターンを用いて比較を行う。第１のパターンは、白い垂直バーをスクリーンの半分に形成したものであり（赤、緑および青の副画素が等電圧で照明されている）、第２のパターンは、均一に照明された白いスクリーンであった。
【００１４】
この試験のために、ディスプレイを、米国特許出願第０９／５４０，２８８号「ＥＬＥＣＴＲＯＬＵＭＩＮＥＳＣＥＮＴ  ＬＡＭＩＮＡＴＥ  ＷＩＴＨ  ＰＡＴＴＥＲＮＥＤ  ＰＨＯＳＰＨＯＲ  ＳＴＲＵＣＴＵＲＥ  ＡＮＤ  ＴＨＩＣＫ  ＦＩＬＭ  ＤＩＥＬＥＣＴＲＩＣ  ＷＩＴＨ  ＩＭＰＲＯＶＥＤ  ＤＩＥＬＥＣＴＲＩＣ  ＰＲＯＰＥＲＴＩＥＳ」に記載された方法にしたがって厚膜誘電体を用いて形成し、米国特許出願第０９／５０４，４７２号「ＥＮＥＲＧＹ  ＥＦＦＩＣＩＥＮＴ  ＲＥＳＯＮＡＮＴ  ＳＷＩＴＣＨＩＮＧ  ＥＬＥＣＴＲＯＬＵＭＩＮＥＳＣＥＮＴ  ＤＩＳＰＬＡＹ  ＤＲＩＶＥＲ」に記載された概念を取り入れた駆動回路を用い、日立製２１０３行ドライバおよびＳｕｐｅｒｔｅｘ製６２９列ドライバを用いて操作した。このディスプレイの閾値電圧は１５０ボルトであった。このディスプレイを、２４０Ｈｚのリフレッシュレートで動作させた。
【００１５】
この効率とは、ルーメン単位で測定される光学的出力値を、行および列への入力電力合計で割った比率として表されたものである。行電力のほとんどがアドレスされた行で消費されるが、アドレスされた行およびアドレスされなかった行から列へ移入する電力もあるため、行および列への入力電力を別々に測定した。
試験画像パターンのそれぞれについて、輝度と、列および行への電力入力と、数種類の変調電力を用いた単線走査および複線走査による全体的エネルギ効率とを、表１および表２にまとめる。複線走査によるエネルギ効率の単線走査によるエネルギ効率に対する比率も同時に掲載する。
【００１６】
【表１】
2004524555.tif 000003
【００１７】
【表２】
2004524555.tif 000004
１行走査に比較した２行走査による相対的エネルギ効率の分析を簡単に説明すると以下のようになる。アドレスされた行に散逸される電力をＰxとし、非アドレス行に散逸される電力をＰyとすると、ｎ行を含むディスプレイの単線走査の場合、このディスプレイに対する電気−光総合エネルギ効率Ｅｓは、
【００１８】
【数１】
2004524555.tif 000005
となる。このとき、ηpは、アドレスされた行に対する電気−光エネルギ変換効率であり、ηsは、単線走査における負荷条件下でのパネルへの電力移動効率である。複線走査方式を用いる場合、そのエネルギ効率は、
【００１９】
【数２】
2004524555.tif 000006
から得られ、このとき、ηdは、複線走査における負荷条件下でのパネルへの電力移動効率であり、他のパラメータは、上述した通りである。高解像度ディスプレイに限定した場合、すなわち、ｎＰy≫Ｐxとすると、上記式は簡略化されて、
【００２０】
【数３】
2004524555.tif 000007
【００２１】
【数４】
2004524555.tif 000008
となる。
上記式から、ηd■ηs／２であれば、複線走査における効率は、単線走査の場合より高くなることがわかる。無論、複線走査ではドライバの負荷が大きくなるためにηdは一般にηsを下回る数値であるが、ドライバのインピーダンスが比較的低い場合には特に、多くの環境で上記不等式が成立し得ることに留意されたい。
【００２２】
上記分析を考慮すると、表１および表２のデータを理解することができる。非アドレス行に対する列電力は、均一に点灯したパネルでは比較的低い（表２）。この場合、列すべてに印加された電圧は同じであり、列と容量結合しているために非アドレス行に散逸した電力は、最小限に抑えられている。複線走査における光度は、変調電圧が低いほど特に、単線走査に比較してさほど高くないことにも留意されたい。これは、複線走査の場合、負荷増加によってドライバの電圧が低下したために、画素に印加される電圧が大幅に減少したことを示している。したがって、単線走査の場合に比較した複線走査の効率比は１に近く、実際、低い調整電圧では１をやや下回っている。
【００２３】
これに対して、スクリーン半分のバーパターンの場合（表１）、非アドレス行への散逸電力が多く、このため、行および列ドライバに対する負荷が全体的に増加して電力移動効率ηsおよびηdが低下しているにもかかわらず、行電力値に比較して列電力値が高くなり、単線走査よりも複線走査の効率比が高くなっている。非アドレス行における相対的電力散逸が最高変調電圧で最大であるため、複線走査での効率ゲインは最高変調電圧で最も高くなっている。
【００２４】
表２の試験パターンの方が、通常のビデオ画像に近い構造であるため、本発明による複線走査方法の特徴であるエネルギ効率改良点をより一層理解できるものである。複線走査による効率ゲインは、インピーダンスがさらに低いドライバを用いれば、上述した場合よりさらに高くなることを理解されたい。
【実施例２】
【００２５】
共用型副画素の設計
図５は、本発明の別の実施形態を例示したものである。この実施形態では、フルカラーディスプレイ用の三つ組画素設計が提供されている。この実施形態によれば、複数の個別副画素からなる隣合う２行から、赤、緑および青の物理的表示画素が副画素の三角形アレイとして選択またはアドレスされる。例示した実施形態において、副画素セットを選択した上位集合体に含まれる物理的表示画素数は５個である。被選択セットに含まれる副画素数は３個であるため（赤の副画素１個、緑の副画素１個、および青の副画素１個）、各被選択セットにより図解され得るビデオデータの画素数も３個である。当業者であれば、三つ組画素設計に対する他の実施可能な構成を考えられるであろう。
【００２６】
図５の副画素共用構造を、順次走査方式(すなわち、行Ｒ１および行Ｒ２の中で画素を共用した後、行Ｒ３および行Ｒ４で同じことを行い、以下これに続く）でアドレスする。別法として、図６を参照しながら以下でさらに詳細に説明するように、飛越し走査方式を用いてもよい（すなわち、行Ｒ１および行Ｒ２の中で画素を共用した後、行Ｒ２および行Ｒ３で同じことを列い、以下これに続く）。図５の実施形態についてフレームレートを５０〜６０Ｈｚとするには、画素リフレッシュレートをその３倍にしなければならない。入ってくるビデオフレームは、別々の３領域に分割され、これらが連続して表示される。したがって、第１の領域では、赤（Ｒ１  Ｃｒ１）、青（Ｒ２  Ｃｂ１）、緑（Ｒ１  Ｃｇ１）；赤（Ｒ１  Ｃｒ２）、青（Ｒ２  Ｃｂ３）、緑（Ｒ１  Ｃｇ３）などにより画成される副画素セットが照明される。第２の領域では、青（Ｒ２  Ｃｂ１）、緑（Ｒ１  Ｃｇ１）、赤（Ｒ２  Ｃｒ２）；青（Ｒ２  Ｃｂ３）、緑（Ｒ１  Ｃｇ３）、赤（Ｒ２  Ｃｒ３）などにより画成される副画素セットが照明され、第３の領域では、緑（Ｒ１  Ｃｇ１）、赤（Ｒ２  Ｃｒ２）、青（Ｒ１  Ｃｂ２）などにより画成される副画素セットが照明される。視聴者がこれを見ると、視聴者の目で光学的にビデオフレームを平均化されるため、従来のビデオデータによる１フレームのように見える。
【００２７】
図５の実施形態によれば、従来のパッシブマトリクスディスプレイにおける副画素数に比較して、副画素数の６０％削減が実現される。同様に、見掛上の解像度を変えることなく列ドライバ数を削減でるため、ディスプレイ、ならびにそのディスプレイを組入れるあらゆる装置（テレビジョン製品など）のコストを実質的に削減することができる。
【実施例３】
【００２８】
複数行走査を併用する共用型副画素設計
実施例１および実施例２に記載した２つの技術を図６のように組合わせることにより、フラットパネルディスプレイの輝度およびエネルギ効率を改良できると同時にコストを下げることができる。例示したこの実施形態において、副画素セットを選択した上位集合体の物理的表示画素数は７個であり、被選択画素セットに含まれる副画素数は３個（赤の副画素１個、緑の副画素１個、および青の副画素１個）である。図５の実施形態と同様に、副画素共用設計に複線走査を併用するが、図６の実施形態では、順次走査方式ではなく飛越し走査方式を用いている。標準ＮＴＳＣビデオに対する入力ビデオフレームレート３０Ｈｚは、３つの偶数領域と３つの奇数領域との６つの領域に分割され、これらが連続的に表示される。上述したように、これら６つの領域は視聴者の目によって光学的に平均化されて、ＮＴＳＣデータの１フレームとなる。
【００２９】
以上、複数の特定実施形態を用いて本発明を説明してきたが、当業者であれば、本発明の趣旨や添付した請求の範囲に定める範囲を逸脱することなく、さまざまな変更を本明細書に加えられることが明白であろう。
【図面の簡単な説明】
【００３０】
以下、発明の背景ならびに好適実施形態の詳細な説明を、次の図面を参照しながら本明細書内に記載する。
【図１】従来技術による、エレクトロルミネセンスディスプレイに形成された画素の行列配置を示す平面図。
【図２】図１のエレクトロルミネセンスディスプレイにおける１画素を通る断面図。
【図３】図２の画素に対する等価回路。
【図４】本発明の画素アドレス方法である第１の実施形態によるサブフレーム画素の選択を示す概略図。
【図５ａ】本発明の画素アドレス方法である第２の実施形態によるサブフレーム画素の選択を示す概略図。
【図５ｂ】本発明の画素アドレス方法である第２の実施形態によるサブフレーム画素の選択を示す概略図。
【図５ｃ】本発明の画素アドレス方法である第２の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ａ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ｂ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ｃ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ｄ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ｅ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図６ｆ】本発明の画素アドレス方法である第３の実施形態によるサブフレーム画素の選択を示す概略図。
【図１】
2004524555.tif 000009
【図２】
2004524555.tif 000010
【図３】
2004524555.tif 000011
【図４】
2004524555.tif 000012
【図５ａ】
2004524555.tif 000013
【図５ｂ】
2004524555.tif 000014
【図５ｃ】
2004524555.tif 000015
【図６ａ】
2004524555.tif 000016
【図６ｂ】
2004524555.tif 000017
【図６ｃ】
2004524555.tif 000018
【図６ｄ】
2004524555.tif 000019
【図６ｅ】
2004524555.tif 000020
【図６ｆ】
2004524555.tif 000021
【国際公開パンフレット】
2004524555.tif 000022
2004524555.tif 000023
2004524555.tif 000024
2004524555.tif 000025
2004524555.tif 000026
2004524555.tif 000027
2004524555.tif 000028
2004524555.tif 000029
2004524555.tif 000030
2004524555.tif 000031
2004524555.tif 000032
2004524555.tif 000033
2004524555.tif 000034
2004524555.tif 000035
2004524555.tif 000036
2004524555.tif 000037
2004524555.tif 000038
2004524555.tif 000039
2004524555.tif 000040
2004524555.tif 000041
2004524555.tif 000042
2004524555.tif 000043
2004524555.tif 000044
2004524555.tif 000045
【国際公開パンフレット（コレクトバージョン）】
2004524555.tif 000046
2004524555.tif 000047
【国際調査報告】
2004524555.tif 000048
2004524555.tif 000049