(57)【要約】ＦＩＲ型式のデジタルローパスフィルタは、複数のタップを持つレジスタ手段に入力信号を記憶する。これらタップは、ルックアップテーブルをアドレッシングするために接続され、このフィルタリングされた出力信号は、このルックアップテーブルの出力部から得られる。このフィルタは、例えば１ビットのＤＳＤ（ｄｉｒｅｃｔ ｓｔｒｅａｍ ｄｉｇｉｔａｌ）が再量子化されなければならないシステムに用いられる。
2004509498.tif 000002
【特許請求の範囲】
【請求項１】
複数のタップを持つレジスタ手段と、直列から並列に変換された信号からローパスフィルタリングされた出力信号を得る手段とを有するデジタルローパスフィルタであって、デジタル入力信号は前記レジスタ手段に与えられ、前記直列から並列に変換された信号は前記タップから得られるデジタルローパスフィルタにおいて、前記直列から並列に変換された信号によりアドレッシングされるルックアップテーブルと、前記アドレッシングされたルックアップテーブルから前記ローパスフィルタリングされた出力信号を得るための手段とを特徴とするデジタルローパスフィルタ。
【請求項２】
前記デジタル入力信号は、１のワード長を持つことを特徴とする請求項１に記載のデジタルローパスフィルタ。
【請求項３】
前記レジスタ手段は複数のレジスタに分割され、前記レジスタの各々は複数のルックアップテーブルの１つをアドレッシングするように配され、前記ルックアップテーブルの前記アドレッシングの結果は前記ローパスフィルタリングされた出力信号を得るために加えられることを特徴とする請求項１に記載のデジタルローパスフィルタ。
【請求項４】
前記複数のレジスタの１つが前記デジタル入力信号によりロードされ、他のレジスタは、前記複数のレジスタの各々に記憶されるサンプル数により分割されるデジタル入力信号のサンプリングレートに等しいレートで前記１つのレジスタから並列にロードされることを特徴とする請求項３に記載のデジタルローパスフィルタ。
【請求項５】
前記複数のルックアップテーブルの前記アドレッシングから前記ローパスフィルタリングされた出力信号の２つの連続する値を復元する手段と、前記ローパスフィルタリングされた出力信号の前記連続する値から前記デジタル入力信号のサンプリングレートに等しいレートで中間値を得る手段とを特徴とする請求項４に記載のデジタルローパスフィルタ。
【請求項６】
前記複数のレジスタの各々に記憶された前記サンプル数は８であることを特徴とする請求項３に記載のデジタルローパスフィルタ。
【請求項７】
先行する請求項の何れか一項に記載のデジタルローパスフィルタが前に置かれた再量子化器を有する単一ビットのデジタル信号を処理するシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のタップを持つレジスタ手段と、直列から並列に変換された信号からローパスフィルタリングされた出力信号を得る手段とを有し、デジタル入力信号は前記レジスタ手段に与えられ、前記直列から並列に変換された信号は前記タップから得られるデジタルローパスフィルタに関する。各タップの出力信号が係数乗算器における係数で乗算され、全ての係数乗算器の出力信号がローパスフィルタ出力信号を構成するために合計される上記種類のフィルタは、例えばＡ．Ｗ．Ｍ． ｖａｎ ｄｅｎ Ｅｎｄｅｎ及びＮ．Ａ．Ｍ． Ｖｅｒｈｏｅｋｘ著の書籍“Ｄｉｇｉｔａｌｅ Ｓｉｇｎａａｌｂｅｗｅｒｋｉｎｇ”から当業者に十分知られていて、有限インパルス応答フィルタと通常は呼ばれるフィルタのカテゴリに属する。
【０００２】
【従来の技術】
ローパスフィルタリングするデジタル信号に対し、しばしば無限インパルス応答（ＩＩＲ）フィルタが用いられている。しかしながら、幾つかの場合において、有限インパルス応答（ＦＩＲ）フィルタの群遅延、特に対称性のＦＩＲフィルタがより一定であり、ＦＩＲフィルタの信号のワード長がＩＩＲフィルタの信号のワード長よりも通常は小さいために、ＦＩＲフィルタが好まれている。しかしながら、その利点があるにもかかわらず、上述されるＦＩＲフィルタは、乗算演算に比較的多くの時間を消費するために、高いサンプリングレートでデジタル信号をフィルタリングするのにはあまり適していない。このようなフィルタの処理速度を大幅に増大させることは、高い電力消費と大きなチップ領域とを必要とし、これはしばしば許容することができない。
【０００３】
【発明が解決しようとする課題】
それ故に、本発明の主な目的は、このフィルタは動作時には素早く、これにより比較的高いサンプリングレートでデジタル信号を扱うことが可能であり、従って本発明のローパスフィルタは、直列から並列に変換された信号によりアドレッシングされるルックアップテーブルと、そのようにアドレッシングされたルックアップテーブルからローパスフィルタの出力信号を得るための手段とを特徴とする、上述したような種類のデジタルローパスフィルタを提供することである。本発明の基本的な考えは、レジスタ手段のタップにより供給され、入力信号の複数のサンプルに属するビットの組合せがデジタルワードを形成することである。このデジタルワードは、ルックアップテーブルをアドレッシングするのに有利に用いられる。
【０００４】
本発明のローパスフィルタは、通常ではワード長が小さくなれば、サンプリングレートは高くなるので、小さなワード長を持つ前記入力信号に特に適している。特に、本発明は、デジタル入力信号がワード長１を持つ単一ビットのビットストリーム信号がフィルタリングされなければならないこれらアプリケーションに有利に用いられる。
【０００５】
【課題を解決するための手段】
本発明のローパスフィルタの重要なアプリケーションは、スーパーオーディオＣＤ（ＳＡＣＤ（Ｒ））システムである。これは、単一ビットの信号が、例えば２つの信号のミキシング（ｍｉｘｉｎｇ）を目的として、すなわち上記信号を圧縮／伸張する又は上記信号においてエラー隠匿するためにしばしば再量子化されなければならない。これらのアプリケーションにおいて、前記単一ビットの信号は、再量子化の前に、ローパスフィルタリングされなければならず、これは例えばΣ−Δ変調器において実行される。これらアプリケーションの実施例は、出願人が先に出願した欧州特許出願（当方整理番号ＩＤ６０２５８３及びＩＤ６０２６０４）に記載されている。
【０００６】
レジスタ手段のタップの数は、ルックアップテーブルがアドレッシングされる信号のワード長と、その結果ルックアップテーブルから得られる異なる値の数とを決めることが明らかである。例えば、前記レジスタ手段が１６個のタップを有するとき、ルックアップテーブルは、１６ビットワードによりアドレッシングされ、その後、２１６＝６５５３６個の異なる出力信号の値を供給する。この値が高くなれば、フィルタリングされる出力信号の解像度も高くなるが、各々大きくなったタップは、ルックアップテーブルの大きさを２倍にする。
【０００７】
しかしながら、大きいメモリは、十分に高い解像度が達成されなければならないときに用いられなければならない欠点を考慮する。本発明の他の特徴に従い、本発明のデジタルローパスフィルタは、レジスタ手段が複数のレジスタに分割され、これらレジスタの各々は複数のルックアップテーブルの１つをアドレッシングするように配され、これらルックアップテーブルのアドレッシングの結果がローパスフィルタリングされた出力信号を得るために加えられることを更なる特徴とするとき、この欠点は大幅に小さくなる。これにより、１６個のレジスタタップによりアドレッシングされる、例えば６５５３６個の位置からなる単一のルックアップテーブルの代わりに、フィルタは例えば各々が２５６個の位置からなる２つのルックアップテーブルを有し、これらはシフトレジスタ手段の８個のタップによってそれぞれアドレッシングされる。このとき、もう１つの追加の動作を犠牲にして、位置の総数が５１２に減少する。これら２つのルックアップテーブルは互いに独立してアドレッシングされるので、ローパスフィルタは依然として６５５３６個までの異なる結果を供給する。
【０００８】
高いサンプリングレートを持つ入力信号を扱う能力の更なる増大は、本発明のデジタルローパスフィルタが、複数のレジスタの１つがデジタル入力信号によりロードされ、他のレジスタは、前記複数のレジスタの各々に記憶されるサンプル数により分割されるデジタル入力信号のサンプリングレートに等しいレートで前記１つのレジスタから並列にロードされることを更なる特徴とするときに得られる。このように、一種のダウンサンプリングがアドレッシング動作及び付加動作に対し得られる。フィルタの出力信号が入力信号の本来のサンプリングレートで利用可能とならなければならないとき、出力部におけるアップサンプリングは、このアップサンプリング信号が複数のサンプル間で一定に保たれ、その後新しい値へジャンプするという結果を起こさなければならない。この動作は階段特性を持つ出力信号となるサンプリング及びホールド動作に似ている。
【０００９】
階段状の出力信号は信号のノイズレベルに寄与するので、このような階段状の出力信号を望まない場合、補間することによって改善が達成される。このために、本発明のデジタルローパスフィルタは、複数のルックアップテーブルのアドレッシングから、ローパスフィルタリングされた出力信号の２つの連続する値を復元する手段と、ローパスフィルタリングされた出力信号の前記連続する値から、デジタル入力信号のサンプリングレートに等しいレートで中間値を得る手段によって更に特徴付けられる。
【００１０】
複数のレジスタの各々に記憶されるべきサンプル数、及びその結果、ルックアップテーブルのアドレスのワード長は、如何なる適する数でもよいが、この選択は、標準的な、速くて容易に利用可能なバイト志向の回路構成の使用を許容するので、好ましくはこの数は８に等しい。
【００１１】
他の選択は、ルックアップテーブルに記憶され、デジタルフィルタの出力部に出力されるデジタル信号のワード長である。出力されるワード長が大きくなれば、出力信号の値は更に正確になり、このフィルタによって少ないノイズがもたらされる。他方では、ワード長は、フィルタリングされた信号を受信する配列に適応すべきである。例えば、フィルタがΣ−Δ再量子化器によって続く場合、前記出力されるワード長は、この再量子化器のフィルタが設計されるワード長に等しくなるべきである。従って、本発明は、本発明に従うデジタルローパスフィルタが前に置かれた再量子化器を有する単一ビットのデジタル信号を処理するシステムにも関する。
【００１２】
【発明の実施の形態】
本発明は、添付される図面を参照して更に説明される。
【００１３】
図１の従来のローパスフィルタは、デジタル入力信号が入力端子Ｉを介して与えられるシフトレジスタＲを有する。このシフトレジスタＲは、Ｎ−１個の遅延素子Ｄ１…ＤＮ−１からなり、これら素子の各々は、入力信号をサンプリングレートの一周期Ｔｓずつ遅延している。シフトレジスタＲの出力部は、Ｎ個のタップＰ１…ＰＮからなるので、各タップにおける信号は、先行するタップにおける信号に関し一周期Ｔｓずつ遅延している。これらタップ信号の各々は、係数乗算器Ｃ１…ＣＮに与えられ、これら乗算器の出力信号は、出力端子Ｏにおいてフィルタリングされた出力信号を構成するために加算器Ａに加えられる。
【００１４】
実際に、このローパスフィルタは、例えば４４．１ｋＨｚのサンプリングレート及び１４ビットのワード長を持つオーディオ信号をフィルタリングするのに使用されている。前記乗算器Ｃ１…ＣＮ及び加算器Ａは、出力端子Ｏにおける出力信号が例えば２０ビットのワード長を持つように、このワード長を増大させる。これら乗算器Ｃ１…ＣＮの係数がフィルタ特性、例えばカットオフ周波数、リップル（ｒｉｐｐｌｅ）及び群遅延（ｇｒｏｕｐ ｄｅｌａｙ）を決める。その場合にはフィルタの群遅延が一定であるので、好ましくは、このフィルタは対称（Ｃ１＝ＣＮ，Ｃ２＝ＣＮ−１，等）となる。
【００１５】
図１のフィルタは、例えばスーパーオーディオＣＤ（ＳＡＣＤ（Ｒ））フォーマットに用いられるＤＳＤ（Ｄｉｒｅｃｔ Ｓｔｒｅａｍ Ｄｉｇｉｔａｌ）フォーマットのようなかなり高いサンプリングレートを持ったデジタル入力信号をフィルタリングするのには適していない。これは、６４×４４．１ｋＨｚ＝２．８２２４ＭＨｚのサンプリングレートを持つ１ビット信号フォーマットである。現在の技術では、図１のフィルタの乗算／加算演算は、経済的に十分な速さで行われない。
【００１６】
図２のデジタルローパスフィルタにおいて、図１の乗算器Ｃ１…．ＣＮ及び加算器Ａは、レジスタＲのタップＴ１…ＴＮからＮビットのデジタルワードによってアドレッシングされるルックアップテーブルＬに置き換えられる。このルックアップテーブルＬの出力は、フィルタの出力を構成する。しばしば、ＤＳＤフォーマット信号は再量子化（ｒｅｑｕａｎｔｉｚｅ）されなければならず、このためにフィルタ出力信号はΣ−Δ変調器ＳＤに与えられる。図２の配列におけるルックアップテーブルのアドレッシングは、図１の配列における乗算及び加算演算よりも短い時間しか必要としないので、図２のフィルタは、かなり高いサンプリングレートを扱うことが可能である。
【００１７】
このルックアップテーブルに記憶される値は、フィルタ特性が図１のフィルタ特性と同じとなるように選択される。言い換えると、図２のフィルタの設計は、最初に普通のやり方で図１のフィルタの係数Ｃ１…ＣＮを設計し、次にその係数からルックアップテーブルに記憶すべき内容を計算することにより行われる。
【００１８】
既に序文に述べられたように、図２の配列は、比較的大きなルックアップテーブルを必要とする。実際の値がＮ＝１６の場合、ルックアップテーブルは、２１６＝６５５３６の位置を含む。このルックアップテーブルの大きさが大幅に減少することは図３の配列で達成され、ここで、好ましい実施例として、図４及び図５のような、レジスタ手段の総タップ数Ｎが１６に等しくなるように選択される。
【００１９】
図３の配列において、図２のルックアップテーブルＬは、２つの小さなルックアップテーブルＬ１及びＬ２に分割される。このルックアップテーブルＬ１は、レジスタのタップの前半部分Ｔ１…Ｔ８によりアドレッシングされ、ルックアップテーブルＬ２は、レジスタのタップの後半部分Ｔ９…Ｔ１６によりアドレッシングされる。これら２つのルックアップテーブルの出力信号は、加算器Ａ１に加えられる。ルックアップテーブルＬ１及びＬ２の各々は８個のタップしかアドレッシングされないので、これらルックアップテーブルは、それぞれ２８＝２５６しか持たないために、位置に関して１２８個の大幅な因子の減少が得られる。それでもやはり、ルックアップテーブルは互いに独立してアドレッシングされるので、加算器Ａ１により出力される出力信号は依然として６５５３６個の異なる値を持っている。
【００２０】
高速のサンプリングレートの他の改善された手法を持つローパスフィルタが図４に示されている。この図において、図３の素子に対応する素子は、対応する参照符号を与えている。図３の配列のレジスタＤ１…Ｄ１５は、２つのレジスタＲ１及びＲ２に分割され、レジスタＲ１は遅延素子Ｄ１…Ｄ７を有し、レジスタＲ２は遅延素子Ｄ９…Ｄ１５を有する。遅延素子Ｄ８は除かれ、代わりに、並列な８ビット幅のバスＢがレジスタＲ２及びレジスタＲ１に接続している。
【００２１】
動作中、レジスタＲ１はバイトｂ１を含むと仮定する。入力信号の８ビットからなる次のバイトｂ２がレジスタＲ１にシフトされる前に、前記バイトｂ１は、バスＢを通りレジスタＲ２に並列にロードされる。バイトｂ２のレジスタＲ１への移動が完了するとき、２つのルックアップテーブルはアドレッシングされる。つまり、ルックアップテーブルＬ２はバイトｂ１によりアドレッシングされ、ルックアップテーブルＬ１はバイトｂ２によりアドレッシングされ、これら２つのアドレス演算の結果が加算器Ａ１に加えられる。８個のサンプル期間の後、レジスタＲ２はバイトｂ２を含み、レジスタＲ１はバイトｂ３を含み、前記２つのルックアップテーブルの新しいアドレッシング及び加算器Ａ１による新しい加算が行われる。結果として、バイトｂ２によってアドレッシングされるとき、Ｅ１（ｂ２）はルックアップテーブルＬ１の出力を示し、バイトｂ２によってアドレッシングされるとき、Ｅ２（ｂ１）はルックアップテーブルＬ２の出力を示す場合、加算器Ａ１は信号Ｅ２（ｂ１） ＋Ｅ１（ｂ２）を出力する。８個のサンプル期間の後、加算器Ａ１は、信号Ｅ２（ｂ２）＋Ｅ１（ｂ３）等を出力する。
【００２２】
入力信号のサンプリングレートがｆｓで示されるとき、前記バイトが転送され、ルックアップテーブルがアドレッシングされ、加算器Ａ１が動作するレートはｆｓ／８であるので、因子８でのダウンサンプリングが行われる。再量子化器ＳＤは本来のサンプリングレートｆｓでの入力信号を必要とするために、加算器Ａ１の出力部においてアップサンプリングが起きなければならない。これは、信号がリフレッシュされる前に同じ信号レベルがこの再量子化器ＳＤへ８回出力され、これによって前記信号に階段状特性を与えることを意味する。これにより、図４の配列は、出力部においてダウンサンプリングされたローパスフィルタリング及びアップサンプリング並びにホールディングを実行する。
【００２３】
図４のローパスフィルタの出力部におけるサンプリング及びホールディング動作がノイズの大きい信号を与える場合、このフィルタの出力部における補間動作によって改善が達成される。これの実施例は、図４の素子に対応する素子に対応する参照符号を与えた図５に表される。図５のローパスフィルタは、レジスタＲ１に結合される付加レジスタＲ３と、レジスタＲ２に結合される付加レジスタＲ４とを有する。その上、前記ルックアップテーブルＬ１及びＬ２とそれぞれ同じ内容を持つ２つの付加ルックアップテーブルＬ１ａ及びＬ２ａが設けられる。前記ルックアップテーブルＬ１及びＬ２の出力が加算器Ａ１に加えられるのに対し、ルックアップテーブルＬ１ａ及びＬ２ａの出力は加算器Ａ１ａに加えられる。
【００２４】
動作中、バイトｂ１がレジスタＲ１へシフトされたとき、このバイトは続いてレジスタＲ２及びレジスタＲ３へ転送される。８個のサンプル期間の後、バイトｂ２がレジスタＲ１にロードされたとき、Ｒ２のバイトｂ１はＲ４に転送され、Ｒ１のバイトｂ２はＲ２及びＲ３に転送される。再び８個のサンプル期間の後、バイトｂ３がＲ１にロードされ、これらバイトが他のレジスタに転送される前に、それぞれのルックアップテーブルがアドレッシングされる。つまり、Ｌ１はＲ１からのバイトｂ３によりアドレッシングされ、Ｌ２はＲ２からのバイトｂ２によりアドレッシングされ、Ｌ１ａはＲ３からのバイトｂ２によりアドレッシングされ、Ｌ２ａはＲ４からのバイトｂ１によりアドレッシングされる。その後、バイトｂ２はＲ２からＲ４へ転送され、バイトｂ３はＲ１からＲ２及びＲ３へ転送され、バイトｂ４がＲ１にシフトされる等である。
【００２５】
ルックアップテーブルのアドレッシングの結果は、ルックアップテーブルＬ１は信号Ｅ１（ｂ３）を出力し、ルックアップテーブルＬ２は信号Ｅ２（ｂ２）を出力することである。これら２つの信号は、正確には図４の配列の場合と同様に、信号Ｅ２（ｂ２）＋Ｅ１（ｂ３）を得るために加算器Ａ１に加えられる。更に、加算器Ａ１ａが信号Ｅ２（ｂ１）＋Ｅ１（ｂ２）を出力するように、ルックアップテーブルＬ１ａは信号Ｅ１（ｂ２）を出力し、ルックアップテーブルＬ２ａは信号Ｅ２（ｂ１）を出力する。これは、図４の配列において８個のサンプリング期間（１つのサブサンプリング期間）より前に得られる信号と同じである。これら２つの信号は、これら２つの信号間の線形補間が本来のサンプリングレートｆｓで実行される補間器ＩＰにおいて結合される。この補間は、
【数１】
2004509498.tif 000003
によって示され、ｉは０から８へ増大する整数である。
【００２６】
他の補間方式が用いられてもよい。例えば、図４の加算器Ａ１の出力がレジスタに記憶されてもよいので、この出力は次のサブサンプリング期間中に利用可能である。このとき、レジスタのこの出力及び加算器Ａ１のリフレッシュされた出力は、線形又は非線形補間で結合されてもよい。
【図面の簡単な説明】
【図１】従来のデジタルローパスフィルタ。
【図２】単一ビット信号を再量子化するシステムにおける、本発明によるデジタルローパスフィルタの実施例。
【図３】単一ビット信号を再量子化するシステムにおける、本発明によるデジタルローパスフィルタの異なる実施例。
【図４】単一ビット信号を再量子化するシステムにおける、本発明によるデジタルローパスフィルタの異なる実施例。
【図５】単一ビット信号を再量子化するシステムにおける、本発明によるデジタルローパスフィルタの異なる実施例。
【国際公開パンフレット】
2004509498.tif 000004
2004509498.tif 000005
2004509498.tif 000006
2004509498.tif 000007
2004509498.tif 000008
2004509498.tif 000009
2004509498.tif 000010
2004509498.tif 000011
2004509498.tif 000012
2004509498.tif 000013
2004509498.tif 000014
2004509498.tif 000015
【国際調査報告】
2004509498.tif 000016