(57)【要約】プログラミング可能論理チップ（２１）および構成メモリチップ（２３）は、マルチチップモジュール（２５）内に搭載され、単一のパッケージを形成する。構成メモリは、セキュリティビット（２４）を有し、これは第１の状態で、パッケージの外部ピン（２９）を介してメモリチップ内の構成データのリードバックをプログラミングすることを可能にし、第２の状態で、外部ピンを介して消去コマンドのみがメモリチップに通信されるのを可能にする。メモリチップとプログラミング可能論理チップとの間の内部データ転送接続（２７）は、セキュリティビットが第２の状態であり、かつメモリチップがリードバックモードであるときのみ使用可能であり、始動時に構成データが論理チップにロードされるのを可能にする。
2004505534.tif 000002
【特許請求の範囲】
【請求項１】
安全なプログラミング可能論理集積回路システムであって、　外部ピンを有するマルチチップモジュールと、
前記マルチチップモジュール内に搭載され、前記外部ピンと通信する、プログラミング可能論理チップと、
前記マルチチップモジュール内に搭載された構成メモリチップとを含み、構成メモリチップは、前記マルチチップモジュール内のデータ転送接続を介して、前記プログラミング可能論理チップの構成をプログラミングするための構成データを記憶し、構成メモリは、プログラムおよび消去のコマンドならびに構成データが前記構成メモリチップ内に記憶されるように前記外部ピンと通信し、
前記構成メモリチップは、セキュリティビットを含み、前記セキュリティビットは、前記マルチチップモジュールの前記外部ピンを通じて構成データをプログラムおよびリードバックすることができる、第１の状態を有し、前記セキュリティビットは、前記外部ピンを介して消去コマンドのみを通信することができ、かつ前記内部データ転送接続が使用可能となる、第２の状態を有する、システム。
【請求項２】
前記プログラミング可能論理チップは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含む、請求項１に記載のシステム。
【請求項３】
前記プログラミング可能論理チップは、そこに一体化されたプログラミング可能でない論理ブロックを含む、請求項２に記載のシステム。
【請求項４】
前記プログラミング可能論理チップは、マイクロコントローラも組込む、請求項２に記載のシステム。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの、ＳＲＡＭをベースとしたプログラミング可能論理集積回路に関する。このような回路では、論理回路のプログラムされた機能を規定する構成コードが始動時に構成メモリまたはマイクロコントローラから論理回路にロードされる。この発明は、特に構成メモリの内容をコピーから守るための機構に関する。
【０００２】
【背景技術】
プログラミング可能論理集積回路がより高密度化し、より安く、より高速になるにつれ、これらは、今までゲートアレイまたはスタンダードセルＡＳＩＣを用いてきた大量生産用設計でどんどん使用されるようになっている。プログラミング可能論理回路へのこのような移行により、設計が盗用される機会が生まれているが、このような機会は、ＡＳＩＣでは同程度で発生しない。設計の盗用は、「構成されずに」始動し、別の構成メモリからロードされなければならない、ＳＲＡＭをベースとしたチップでは特に懸念される。セキュリティの立場からのこれらの装置の問題は、多くのＦＰＧＡなどの、ＳＲＡＭをベースとしたプログラミング可能論理回路が、電源を切るとそのプログラムされた構成を失うことである。ＳＲＡＭをベースとしたＦＰＧＡを始動するたびに、通常はＥＰＲＯＭまたはＥＥＰＲＯＭなどの不揮発性メモリチップであり、または時にはマイクロコントローラである、外部メモリ源からビットストリームが装置にロードされる。図１は、先行技術の典型的な安全でないシステムを例示している。プログラミング可能論理チップパッケージ１１および構成メモリ１３（またはマイクロコントローラ）チップパッケージはどちらも、始動時にプログラミング可能論理回路１１に構成データをロードすることができるように、それらの間にデータ接続１７を備えたプリント回路板１５上に搭載される。外部記憶装置１３は安全でない装置であり、容易に回路板から取外すことができる。市販のプログラマを使用して、記憶装置１３の内容を読出し、コピーすることができる。これに代えて、データライン１７とメモリの外部ピン１９とが安全でないリンクを形成し、データがプログラミング可能装置１１に転送される際に、プローブをプリント回路板のトレース１７または装置ピン１９上に置き、論理アナライザを使用してデータを捕捉することにより、構成ビットストリートを読むことができる。一旦捕捉されると、データは容易に複製することができ、回路設計全体を盗用することが可能となる。
【０００３】
アンチヒューズ、ＥＥＰＲＯＭおよびフラッシュメモリをベースとした装置も、リバースエンジニアリングまたは複製に免疫がない。もし設計が十分価値のあるものであれば、利口なクラッカーは、それを抜き出す方法をなんとか見つけ出そうとするであろう。外部ピンに高電圧を印加してその部分をテストモードにすること、およびダイプロービングがここで使用される技術の一部である。
【０００４】
回路設計に対する有効な著作権および特許請求をすべて無視する、または一部の国の知的財産に関する法律が弱いことに守られて、素早く新しい回路設計をコピーして目先の利益を得ることを躊躇しない、無節操なシステム製造業者が存在するため、構成メモリの内容を守るための方法を見つけることが益々望ましくなっている。
【０００５】
現在、セキュリティ機構は、記憶装置内のセキュリティビットと、プログラミング可能論理へ転送されるシリアルデータストリームを暗号化することとを組合せることを伴う。そのような技術は、米国特許第４，８１２，６７５号、４，８５２，０４４号、５，３４９，２４９号、５，３８８，１５７号、５，４４６，８６４号、５，６４０，３４７号、５，７６８，３７２号、５，９１５，０１７号および５，９７０，１４２号に開示される。しかしながら、セキュリティビットは容易に実現することができるが、データストリームの暗号化は、メモリチップおよびターゲットのプログラミング可能装置の両方に複雑さとコストを追加することになる。
【０００６】
この発明の目的は、不誠実な製造業者から構成データを守るための、より単純で、よりコストのかからない方法を提供することである。
【０００７】
【発明の概要】
この目的は、構成メモリにセキュリティビットを使用することと、メモリチップおよびプログラミング可能論理チップの両方を単一のパッケージに組込むこととを組合せることによって達成される。マルチチップモジュールの使用により、メモリから論理チップへのデータ転送は内部化され、パッケージを分解しなければ、それをプローブすることはできない。セキュリティビットは、構成メモリの内容をモジュールの外部ピンを通じて読出すことを防止する。
【０００８】
【発明を実施するためのベストモード】
図２において、外部ピン２９を備えるマルチチップモジュール２５は、内部にＳＲＡＭをベースとしたプログラミング可能論理チップ２１および構成メモリチップ２３が搭載されており、全部で単一のパッケージを形成している。プログラミング可能論理チップ２１は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システム内構成可能プログラミング可能論理装置（ＰＬＤ）、または始動時に構成がロードされることを必要とする他の論理であり得る。外部ピン２９は、チップ２１および２３に接続し、内部データ接続２７は、始動時に構成が論理チップ２１にロードされるのを可能にするように、構成メモリチップ２３を論理チップ２１に接続する。マルチチップモジュールは、論理、メモリおよびマイクロコントローラを単一のパッケージにまとめる、システムレベルの集積回路装置を形成し得る。
【０００９】
構成メモリ２３は、２つの点が変更されている。第１の変更点は、セキュリティビット２４の追加である。セキュリティビット２１が設定されると、通常のプログラミングピン２９を通じて装置２３の内容をリードバックすることは不可能である。装置２３上で行なうことができる唯一の動作は、装置２３の内容が取除かれる、チップの消去である。一旦装置２３が消去されると、製造業者／顧客は、新しいコードでこれを再プログラムすることができるが、装置２３から既存のコードを抜き出すことは不可能である。
【００１０】
第２の変更点は、内部接続２７の追加である。このライン２７は、完全にパッケージ２５内でデータがプログラミング可能論理装置２１にロードされるのを可能にする。これにより、データが装置２１にロードされる際に、論理アナライザまたは類似のテスト装置を使用して、データを捕捉することが防止される。（セキュリティビット２４が設定され、かつ構成メモリ２３がリードバックモードであるときのみ使用可能である）データ接続２７を内部化することにより、パッケージ２５の外部にメモリの内容を公開することなく、構成メモリ２３からプログラミング可能論理装置２１をロードすることが可能である。
【００１１】
外部データピン２９は、装置のプログラミング、およびＥＥＰＲＯＭをベースとしたセキュリティビット２４の設定を可能にする。セキュリティビット２４が設定されている（アクティブである）と、このプログラミング接続は、装置の消去コマンドにのみ応答するであろう。セキュリティビット２４が設定されていると、これらの外部プログラミング／データピン２９からデータを読出すことはできない。
【００１２】
内部接続２７は、データが外部から見られたり捕捉されたりすることなく、論理装置２１へのシリアルデータ転送を可能にする。
【図面の簡単な説明】
【図１】図１は、プログラミング可能論理装置および構成メモリ装置がプリント回路板上に搭載されている、先行技術の安全でない論理システムの概略的平面図である。
【図２】図２は、この発明の安全な論理システムの概略的平面図である。
【図１】
2004505534.tif 000003
【図２】
2004505534.tif 000004
【国際公開パンフレット】
2004505534.tif 000005
2004505534.tif 000006
2004505534.tif 000007
2004505534.tif 000008
2004505534.tif 000009
2004505534.tif 000010
2004505534.tif 000011
2004505534.tif 000012
2004505534.tif 000013
【国際調査報告】
2004505534.tif 000014
2004505534.tif 000015