(57)【要約】装置の通信速度検出方法が開示されており、この方法は、現在使用中の通信速度、または１ビットの通信速度を保存する段階と、受信データのうち最初に入力される最初のフレームのデータを用いて受信データの通信速度を検出する段階と、検出された通信速度と、初期化された通信速度とを比較することにより、一致する通信速度を検出する段階と、検出の結果、一致する通信速度がなければ通信エラーが発生したものと認識し、一致する通信速度があれば、一致する通信速度を両装置間の通信速度に設定する段階と、設定された通信速度を用いることにより受信データを入力し、対応する命令を実行する段階とを含む。
2004538687.tif 000002
【特許請求の範囲】
【請求項１】
現在使用中の通信速度、または１ビットの通信速度を保存することにより通信速度を初期化する段階と、
受信データのうち最初に入力される最初のフレームのデータを用いることにより、受信データの通信速度を検出する段階と、
前記検出された通信速度と、初期化された通信速度とを比較することにより、一致する通信速度を検出する段階と、
前記検出の結果、一致する通信速度がなければ通信エラーが発生したものと認識し、一致する通信速度があれば、前記一致する通信速度を両装置間の通信速度に設定する段階と、
前記設定された通信速度を用いることにより受信データを入力し、対応する命令を実行する段階とを備える装置の通信速度検出方法。
【請求項２】
現在使用中の通信速度は、９６０Ｂｐｓ、２４００Ｂｐｓ、４８００Ｂｐｓ、９６００Ｂｐｓ、又は１２８００Ｂｐｓである請求項１記載の方法。
【請求項３】
前記通信速度は、最初に入力される最初のフレームのスタートビットから停止ビットまでの時間を検出することに基づいている請求項１記載の方法。
【請求項４】
前記入力されるデータは、″００００  ００００″である請求項３記載の方法。
【請求項５】
前記通信速度は、最初に入力される最初のフレームのローエッジからハイエッジまでの時間を検出することに基づいている請求項１記載の方法。
【請求項６】
前記入力されるデータは、″１０００  ００００″である請求項５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は装置の通信速度検出方法に関し、特に、受信中の信号を用いることにより送信機の通信速度を検出するための方法に関する。
【背景技術】
【０００２】
一般に、通信可能な機器は、装置間の通信のために、内蔵式の中央処理装置と、万能非同期送受信機（ＵＡＲＴ）用のポートとを有している。これらの装置間で展形的に用いられる通信方法は、ＲＳ−２３２Ｃを使用したシリアル通信である。
【０００３】
シリアル通信速度は、装置内の中央処理装置の仕様、通信線路上の適正ポイント、及び通信時の使用用途によって変化する。
【０００４】
また、現在使用されているＥＭＳ（Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｎａｇｅｍｅｎｔ  Ｓｙｓｔｅｍ）の通信速度は、国際標準化機構（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ  Ｏｒｇａｎｉｚａｔｉｏｎ：ＩＳＯ）の通信プロトコルＩＳＯ９１４１に従って、９６００ｂｐｓ（ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）から１０４００ｂｐｓに変更されてきた。
【０００５】
この結果、ＲＳ−２３２Ｃを用いると各装置の通信速度が変化するので、各装置間のネットワーキングは今や不可能である。また、現在生産されている装置と、今後生産される装置との通信速度が異なる場合、ネットワーキングの最中に、全体のネットワークを全体として管理することが一層困難になる。
【０００６】
これらの問題を解決する試みとして、各装置に適用可能なプロトコルを通信前に定義する試みが多くなされた。
【０００７】
しかしながら、このような方法では通信速度を設定するのに多くの時間が消費され、且つ設定作業がそれぞれの機器に対して行われなければならなかった。
【０００８】
また、通信速度変換装置を別途に設置することで、全体的なシステムの容積が一層増加した。
【発明の開示】
【０００９】
本発明は上記問題点を解決するためのもので、事前通信プロトコルの設定なしに互いに異なる通信速度を有する２つ以上の機器間の通信が容易に行われるようにする装置の通信速度検出方法を提供することにその目的がある。
【００１０】
本発明の他の目的は、受信データに基づいて通信速度を検出することにより、別途の資源を必要としない装置の通信速度検出方法を提供することにある。
【００１１】
上記目的を達成するための本発明による装置の通信速度検出方法は、現在使用中の通信速度、または１ビットの通信速度を保存する段階と、受信データのうち最初に入力される最初のフレームのデータを用いて、受信データの通信速度を検出する段階と、前記検出された通信速度と初期化された通信速度とを比較することにより、一致する通信速度を検出する段階と、前記検出の結果、一致する通信速度がなければ、通信エラーが発生したものと認識し、一致する通信速度があれば、前記一致する通信速度を２つの装置間の通信速度として設定する段階と、前記設定された通信速度を用いて受信データが入力され、該当命令を実行する段階とを含めてなる。
【００１２】
前記通信速度検出段階で入力されるデータが″００００  ００００″であれば、最初に入力される最初のフレームのスタートビットから停止ビットまでの時間が検出される。
【００１３】
通信速度検出段階で入力されるデータが″１０００  ００００″であれば、最初の入力である最初のフレームのローエッジから次のローエッジまでの時間が検出される。
【００１４】
本発明の上記諸目的、諸特徴及び諸利益は、添付の図面を参照して以下の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好ましい実施例を添付の図面に基づいて説明する。
【００１６】
図１は本発明による装置間の通信の概略図である。
【００１７】
図に示されるように、内蔵式の万能非同期送受信（ＵＡＲＴ）（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ：ＵＡＲＴ）ポート１１，２１，及び３１と、中央処理部（ＣＰＵ）１２，２２，及び３２とを備えた多数個の装置が連結され、ＲＳ−２３２Ｃを使用してシリアル通信が行われる。
【００１８】
ＵＡＲＴポート１１，２１，３１は、ＣＰＵの制御にしたがって他の装置との通信を非同期で行い、ＣＰＵ１２，２２，及び３２は、ＵＡＲＴポートを介して伝送されるデータに基づいて受信データの通信速度を検出し、通信速度を自動的に設定する。
【００１９】
受信されたデータの通信速度をＣＰＵ１２，２２，及び３２がどのようにして検出するかの詳細を図面に基づいて説明する。
【００２０】
図２は本発明による中央処理部に入力される受信データを示す図面、図３は本発明による受信データの通信速度を検出するための第１実施例を示す図、そして図４は本発明による受信データの通信速度を検出するための第２実施例を示す図である。
【００２１】
図２に示すように、ＣＰＵ１２，２２，及び３２は、受信データのうち最初に入力される最初のフレームのデータのみを受信し、後に入力されるデータはシリアル入力部に送らされる。
【００２２】
この際、送信側から送信された最初のフレームのデータは、受信側で通信速度をより容易に検出できるような特別なデータ値を有している。受信側ではこの最初のフレームが受信されると、検出された通信速度のみを使用し、データ値は認識しない。
【００２３】
前記送信側が送信した最初のフレームのデータ値は、スタートと停止のためのそれぞれ１ビットを含み、データ値は８ビットとして定義されており、合計で１０ビットである。したがって、最初のフレームの全データの大きさは１０ビットとして定義される。
【００２４】
また、８ビットのデータ値は、図３に示すように、データ値を″００００  ００００″に設定するか、図４に示すように、データ値を″１０００  ００００″に設定して通信速度を検出する。
【００２５】
図３の場合を見ると、スタートビットが入力される時間から、停止ビットが終わる時間までの期間が１フレームに属している。通信速度が９６００Ｂｐｓであれば、１フレームの通信は９６００／１[ｓｅｃ]となる。
【００２６】
したがって、受信側のＣＰＵは、最初に入力される最初のフレームの総時間を検出することで、現在受信中のデータの通信速度を得ることができる。
【００２７】
図４に示すように、最初のデータ値を１に設定すると、ローエッジ（スタートビットが始まる時点）からハイエッジ（一番目のデータビットが終わる時点）までの時間が検出される。
【００２８】
そして、このように検出された１ビットの時間が受信データの通信速度を決定のために用いられる。
【００２９】
図４に示される実施例をより詳細に説明すると、全体のビット数が、スタートビット及び停止ビットを含み１０ビットに定義されており、通信速度は９６００Ｂｐｓと仮定すると、１ビットの通信速度は、次の式のように表すことができる。
【００３０】
【数１】
2004538687.tif 000003
【００３１】
このような方法で、通信速度が９６０Ｂｐｓ、２４００Ｂｐｓ、４８００Ｂｐｓ、９６００Ｂｐｓ、１２８００Ｂｐｓの時のそれぞれの１ビット当りの通信速度が計算される。次いで計算結果はＣＰＵに保存される。
【００３２】
そして、１ビット当りの通信速度と、ローエッジからハイエッジまでの検出時間とが互いに比較されて、全体の通信速度が決定される。
【００３３】
以下に、通信速度検出における動作を図面に基づいて説明する。
【００３４】
図５は本発明による装置の通信速度検出方法を示す流れ図である。
【００３５】
図示のように、ＣＰＵに通信速度を段階別に保存する。即ち、図３の実施例の場合には、ＣＰＵに９６０Ｂｐｓ、２４００Ｂｐｓ、４８００Ｂｐｓ、９６００Ｂｐｓ、１２８００Ｂｐｓが保存され、図４の実施例の場合には、ＣＰＵに９６０Ｂｐｓ、２４００Ｂｐｓ、４８００Ｂｐｓ、９６００Ｂｐｓ、１２８００Ｂｐｓを含む１ビット当りの通信速度がＣＰＵに保存される（Ｓ１０）。
【００３６】
通信速度の初期化の後に、ＣＰＵは、入力ポートを介して、最初に入力される最初のフレームのデータを受信する（Ｓ２０）。
【００３７】
最初のフレームの入力データに基づいて、スタートビットから停止ビットまでの総時間が検出される（図３参照）か、或いは１ビットの時間を検出することにより、受信されるデータの通信速度が検出される（Ｓ３０）。
【００３８】
次いで、検出された通信速度は、初期化された通信速度と比較されて、一定の通信速度を得る（Ｓ４０）。このような通信速度がなければ、通信エラーが発生したものと認識して、検出処理を終了する（Ｓ８０）。
【００３９】
一方、一定の通信速度があれば、それを両装置間の通信速度として設定する（Ｓ５０）。
【００４０】
その後、設定された通信速度を用いて、受信されるデータがＣＰＵのシリアル入力部に入力され、対応する命令が実行される（Ｓ６０）。
【００４１】
他の装置からのデータがあれば、上記処理が繰り返される（Ｓ７０）。
【００４２】
本発明を特定の好ましい実施例により記載してきたが、形式及び詳細における様々な変形が、特許請求の範囲で定義された発明の精神及び範囲から逸脱することなく可能であることは当業者に理解されるであろう。
【産業上の利用可能性】
【００４３】
本発明の原理を実施する装置の通信速度検出方法は、互いに異なる通信速度を有する両装置間の通信を、別途の資源なしに自動的に同等に設定することにより、通信に必要なハードウェアの大きさを減少させることができ、また、装置間の通信を一層容易に行うことができる。
【図面の簡単な説明】
【００４４】
【図１】本発明による装置間の通信を示す構成図である。
【図２】本発明による中央処理部に入力される受信データを示す図面である。
【図３】本発明による受信データの通信速度を検出するための第１実施例である。
【図４】本発明による受信データの通信速度を検出するための第２実施例である。
【図５】本発明による装置の通信速度検出方法を示す流れ図である。
【図１】
2004538687.tif 000004
【図２】
2004538687.tif 000005
【図３】
2004538687.tif 000006
【図４】
2004538687.tif 000007
【図５】
2004538687.tif 000008
【国際公開パンフレット】
2004538687.tif 000009
2004538687.tif 000010
2004538687.tif 000011
2004538687.tif 000012
2004538687.tif 000013
2004538687.tif 000014
2004538687.tif 000015
2004538687.tif 000016
2004538687.tif 000017
2004538687.tif 000018
2004538687.tif 000019
2004538687.tif 000020
2004538687.tif 000021
2004538687.tif 000022
2004538687.tif 000023
【国際調査報告】
2004538687.tif 000024