(57)【要約】紫外線波長に対して感知性の光検出器であって、室温とビデオ・フレーム・レートとにおいて単一光子を検出する感度を有している。この光検出器は、（ａ）それ自身のなだれ降伏スレショルドよりも低くバイアスされており、ＩＩＩ−ＩＶ族の元素成分を含み、可視光子のエネルギよりも高い遷移エネルギを伴うバンドギャップを有する化合物半導体フォトダイオード（３８）と、（ｂ）このフォトダイオード接合から信号を受け取りその信号を増幅するように構成されている高入力インピーダンスＭＯＳインターフェース回路（２６）とを備えている。このフォトダイオード接合は、第１の基板（３０）の上の第１のマイクロストラクチャ（２２）に一体化され、そのインターフェース回路は第２の基板（６６）の上の第２のマイクロストラクチャ（２６）に存在することが好ましい。これらのマイクロストラクチャは、共に、薄層状に結合されたサンドイッチ状の構造を有しており、導電性の接点（２４）を介して通信する。
2004510352.tif 000002
【特許請求の範囲】
【請求項１】
スペクトルの紫外線領域において放射を検出する室温での動作に適した高感度光検出器であって、
入射光子に応答して検出器電流を生じる化合物半導体フォトダイオードであって、そのなだれ降伏スレショルドよりも下にバイアスされており、ＩＩＩ−ＩＶ族の元素成分を含み、可視光子のエネルギよりも高い遷移エネルギを伴うバンドギャップを有する化合物半導体フォトダイオード（３８）と、
前記フォトダイオード接合から信号を受け取り前記信号を増幅するように構成されている高入力インピーダンス・インターフェース回路（２６）と、
を備えていることを特徴とする高感度光検出器。
【請求項２】
請求項１記載の光検出器において、前記フォトダイオード接合は第１の基板（３０）の上の第１のマイクロストラクチャ（２２）に一体化され、前記インターフェース回路は第２の基板（６６）の上の第２のマイクロストラクチャ（２６）に存在し、前記第１及び第２のマイクロストラクチャは薄層状に結合され、
前記第１及び第２のマイクロストラクチャは導電性の接点（２４）を介して通信することを特徴とする光検出器。
【請求項３】
請求項２記載の光検出器において、前記導電性の接点はインジウムを含むことを特徴とする光検出器。
【請求項４】
請求項３記載の光検出器において、前記インターフェース回路は、
前記フォトダイオードから小信号を受け取るソースを有する負荷ＦＥＴ（Ｑ１）と、
前記負荷ＦＥＴのゲート・ソース電圧の回りの負帰還ループに接続されている増幅器（Ａ１）と、
を備えていることを特徴とする光検出器。
【請求項５】
請求項４記載の光検出器において、前記インターフェース回路は、
前記増幅器の出力をサンプリングするサンプリング回路であって、
前記増幅器の出力を積分するコンデンサ（Ｃ１）と、
前記出力を読み取るサンプリング周波数でクロックされるアクセス・スイッチ（Ｑ４）と、
前記電圧が読み取られた後で前記コンデンサを放電するリセット・スイッチ（Ｑ３）と、
を備えているサンプリング回路を更に備えていることを特徴とする光検出器。
【請求項６】
請求項１記載の光検出器において、前記バンドギャップは少なくとも２．７６電子ボルトであることを特徴とする光検出器。
【請求項７】
請求項１記載の光検出器において、前記バンドギャップは少なくとも３．４０電子ボルトであることを特徴とする光検出器。
【請求項８】
請求項１記載の光検出器において、前記バンドギャップは少なくとも６．１０電子ボルトであることを特徴とする光検出器。
【請求項９】
請求項１記載の光検出器において、前記フォトダイオードは、
ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする光検出器。
【請求項１１】
請求項１記載の光検出器において、前記フォトダイオードは、
アルミニウム・インジウム・ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする光検出器。
【請求項１２】
請求項１記載の光検出器において、前記フォトダイオードは、
インジウム・ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする光検出器。
【請求項１３】
室温で用いられ、低レベル紫外線照射からの画像を検出する、ビデオ・フレーム・レートでの使用に適した画像化アレイであって、
複数のアドレシング可能な光検出セルであって、それぞれが、
入射光子に応答して検出器電流を生じる化合物半導体フォトダイオードであって、そのなだれ降伏スレショルドよりも下にバイアスされており、ＩＩＩ−ＩＶ族の元素成分を含み、可視光子のエネルギよりも高い遷移エネルギを伴うバンドギャップを有する化合物半導体フォトダイオード（３８）と、
前記フォトダイオード接合から信号を受け取り前記信号を増幅するように構成されている高入力インピーダンスＭＯＳインターフェース回路（２６）と、
を備えている光検出セルを備えていることを特徴とする画像化アレイ。
【請求項１４】
請求項１３記載の画像化アレイにおいて、前記フォトダイオード接合は第１の基板（３０）の上の第１のマイクロストラクチャ（２２）に一体化され、前記インターフェース回路は第２の基板（６６）の上の第２のマイクロストラクチャ（２６）に存在し、前記第１及び第２のマイクロストラクチャは薄層状に結合され、
前記第１及び第２のマイクロストラクチャは導電性の接点（２４）を介して通信することを特徴とする画像化アレイ。
【請求項１５】
請求項１４記載の画像化アレイにおいて、前記導電性の接点は共融材料を含むことを特徴とする画像化アレイ。
【請求項１６】
請求項１３記載の画像化アレイにおいて、前記インターフェース回路は、
前記フォトダイオードから小信号を受け取るソースを有する負荷ＦＥＴ（Ｑ１）と、
前記負荷ＦＥＴのゲート・ソース電圧の回りの負帰還ループに接続されている増幅器（Ａ１）と、
を備えていることを特徴とする画像化アレイ。
【請求項１７】
請求項１６記載の画像化アレイにおいて、前記インターフェース回路は、
前記増幅器の出力をサンプリングするサンプリング回路であって、
前記増幅器の出力を積分するコンデンサ（Ｃ１）と、
前記出力を読み取るサンプリング周波数でクロックされるアクセス・スイッチ（Ｑ４）と、
前記サンプリング周波数ディスクロックされ、前記電圧が読み取られた後で前記コンデンサを放電するリセット・スイッチ（Ｑ３）と、
を備えているサンプリング回路を更に備えていることを特徴とする画像化アレイ。
【請求項１８】
請求項１３記載の画像化アレイにおいて、前記バンドギャップは少なくとも２．７６電子ボルトであることを特徴とする画像化アレイ。
【請求項１９】
請求項１３記載の画像化アレイにおいて、前記バンドギャップは少なくとも３．４０電子ボルトであることを特徴とする画像化アレイ。
【請求項２０】
請求項１３記載の画像化アレイにおいて、前記バンドギャップは少なくとも６．１０電子ボルトであることを特徴とする画像化アレイ。
【請求項２１】
請求項１３記載の画像化アレイにおいて、前記フォトダイオードは、
アルミニウム・ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする画像化アレイ。
【請求項２２】
請求項１３記載の画像化アレイにおいて、前記フォトダイオードは、
ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする画像化アレイ。
【請求項２３】
請求項１３記載の画像化アレイにおいて、前記フォトダイオードは、
インジウム・ガリウム窒化物を含む検出器層（３２）と、
サファイアを含む基板層（３０）と、
を備えていることを特徴とする画像化アレイ。
【請求項２４】
請求項１３記載の画像化アレイにおいて、前記セルのそれぞれのインターフェース回路は可変ゲインを有することを特徴とする画像化アレイ。
【請求項２５】
請求項２４記載の画像化アレイにおいて、前記それぞれのインターフェース回路のゲインは前記セルのそれぞれのフォトダイオードの応答における非一様性に補完的な態様で可変的に設定されることを特徴とする画像化アレイ。
【発明の詳細な説明】
【０００１】
【関連出願】
この出願は、２０００年４月２５日に出願され同時継続中の米国特許第０９／５５７，１３３号の一部継続出願であり、その特許出願に基づく優先権を主張している。
【０００２】
【発明の属する技術分野】
本発明は、広くは光検出器に関し、更に詳しくは、ＩＩＩ−ＩＶ化合物半導体の光検出器を用いて紫外線放射を画像化する室温センサに関する。
【０００３】
【従来の技術】
紫外線センサは、スペクトルの紫外線領域（約０．０１から０．４０ミクロンまでの波長）の入射光を、データ収集、処理及び記憶に用いられる電気信号に変換する。そのようなセンサは、ビデオ又は静止フレーム画像化のためにイメージを捕捉することができる。従来型のソリッドステート・ビデオ・センサは、通常、シリコン光検出器を用いているが、その理由は、シリコン光検出器が、安価であり、適切な信号帯域幅を示し、可視光及び近赤外線放射を感知し、画像化アレイにおいて用いられると高いピクセル相互間の一様性を示すからである。
【０００４】
しかし、シリコン光検出器は、室温での紫外線波長検出に応用されると、著しい短所を露呈する。室温又はその近傍では、シリコン光検出器は、特徴的な「暗電流」を有するのであるが、これは、信号と比較して非常に大きく、相当なノイズ特性を生じさせる。暗電流は、検出器の物理の基本的な結果である。すなわち、一般的なシリコン光検出器は、１．１２ｅＶのエネルギ・バンドギャップを示すのであるが、この値は、紫外線波長吸収のためのスレショルドよりも相当に低い。この低いバンドギャップは、（通常の室温において）大きな暗電流を生じさせるのである。
低コストから中間的なコストで生産されるシリコン光検出器は、また、ほぼ単位利得に近い利得を有する。すなわち、それぞれの入射光子は、多くとも１つの電子を生じさせるだけである。小さな利得と大きな暗電流との組合せにより、シリコン光検出器の実際的な応用は、積極的な冷却が用いられない場合には、比較的明るい放射束密度（ｉｒｒａｄｉａｎｃｅ）を有する条件に制限される。光のレベルが低く、室温では、シリコン光検出器は、不適切なＳＮ比を生じてしまう。
【０００５】
シリコンに対する実際的な短い波長限度は約２５０ｎｍであるが、１９０ｎｍ程度の短い波長でも用いることができる。しかし、紫外線（ＵＶ）放射は、容易にシリコン光検出器に損傷を与える。ほんの数時間の紫外線への露出だけで応答性の低下が生じ、正確な測定には用いることができない状態になる。
【０００６】
紫外線放射を検出する際に遭遇するような光のレベルが低い条件では、従来型のシリコン・フォトダイオード検出器は、検出器内部の利得を容易にするためにシリコン・アバランシェ検出器によって代替され、それにより、従来型の検出器インターフェース増幅器と補助的なインターフェース回路とを用いて、ビデオ・フレーム・レートで高いＳＮ比を伴ってデータを読み出すことが可能になる。アバランシェ・フォトダイオードのこのような応用は、例えば、Ｈｕｔｈへの米国特許第５，１４６，２９６号やＥｌａｂｄへの米国特許第５，８１８，０５２号に開示されている。残念なことに、アバランシェ・フォトダイオードの製造は、標準的なフォトダイオードよりも困難であって高価であり、補助的な増幅が要求される場合も多い。現在入手可能なアバランシェ・フォトダイオードは、量子効率が低いために、一様性が比較的低く、感度も限られている。また、光に対する応答も内在的理由により非線形であるが、これは、多くの応用で望ましくない。
【０００７】
アバランシェ検出器や様々な燐光体やマイクロチャネル・プレートなどの倍増装置のアレイを用いて、エンハンス型の電荷結合素子（ＣＣＤ）において後続の検出のためにアバランシェ電子を増幅する別の紫外線画像化システムが知られている。そのようなＣＣＤ及びそれ以外の金属絶縁体半導体（ＭＩＳ）デバイスは、暗電流を瞬時に生じさせる表面状態を半導体／絶縁体のインターフェースにおいて有している。更に、電子ボンバードメントに伴う軟Ｘ線は、倍増されたＣＣＤを損なう。この損傷は、電荷処理容量の消費とノイズ増加との両方によって、ダイナミックレンジを縮小させる更に高い暗電流として生じる。ＣＣＤの製造業者は、暗電流を抑制するために様々な方式を用いる。その一例は、Ｓａｋｓ， ”Ａ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ Ｓｕｐｐｒｅｓｓｉｎｇ Ｄａｒｋ Ｃｕｒｒｅｎｔ Ｇｅｎｅｒａｔｅｄ ｂｙ Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅｓ ｉｎ Ｂｕｒｉｅｄ Ｃｈａｎｎｅｌ ＣＣＤ Ｉｍａｇｅｒｓ”， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ＥＤＬ−１， Ｎｏ． ７， Ｊｕｌｙ １９８０， ｐｐ． １３１−１３３において説明されている。しかし、ミッドギャップ状態は常に存在し、その結果として、シリコン・ベースであり光レベルの低いイメージ・センサの室温でも動作には受け入れられない暗電流が生じる。
【０００８】
従来型の検出器における別の問題として、スペクトル応答特性から生じる問題がある。紫外線放射を検出するのに必要な光応答とシリコン光検出器の実際のスペクトル応答との間には大きな不一致の結果として、高い暗電流が生じる。というのは、バンドギャップが必要であるよりもはるかに低いからである。半導体検出器では、半導体バンドギャップが、長い波長の検出限度を決定する。バンドギャップよりも長い波長では、材料は透過的になる。非常に短い波長の放射を吸収するには、空乏層は非常に薄くなくてはならない。
【０００９】
まとめると、従来型の紫外線光検出器は様々な実際上の限界を有している。すなわち、その暗電流は室温では高すぎ、そのデザインも紫外線放射の検出に適していないために、ＣＣＤは、通常の物でも倍増されたものでも、電磁スペクトルの紫外線部分において不十分な感度しか有していないのである。パルス化された放射にだけ応答するピロ電気検出器や、熱検出器は、広範囲な使用に十分な時定数を有していない。光電子倍増管は脆弱である。光学的な下方変換（ｄｏｗｎｃｏｎｖｅｒｓｉｏｎ）技術は、ＣＣＤセンサにおける後続の検出のために可視的な蛍光を生じさせるのに用いられる高感度の結晶プローブにおいて物理的な損傷を生じさせやすい。
【００１０】
【発明の概要】
以上の問題点を考慮して、本発明は、電磁スペクトルの紫外線領域における放射を検出する、室温での動作に適した高感度光検出器である。この光検出器は、（ａ）入射光子に応答して検出器電流を生じる化合物半導体フォトダイオードであって、それ自身のアバランシェ（なだれ）降伏スレショルドよりも低くバイアスされており、ＩＩＩ−Ｖ元素成分を含み、可視光子のエネルギよりも高い遷移エネルギを伴うバンドギャップを有する化合物半導体フォトダイオードと、（ｂ）それぞれのピクセルに位置しており、フォトダイオード接合から信号を受け取りその信号を増幅するように構成されているＭＯＳ検出器インターフェース回路とを備えている。
【００１１】
好ましくは、この光検出器のフォトダイオード接合は、第１の基板の上の第１のマイクロストラクチャ（２２）に一体化され、そのインターフェース回路は第２の基板の上の第２のマイクロストラクチャに存在している。そして、第１及び第２のマイクロストラクチャは、薄層状に結合されたサンドイッチ状の構造を有しており、導電性の接点（２４）を介して通信する。
【００１２】
ある実施例では、これらの光検出器は、室温で用いられ個々の光子を検出しＴＶと互換性を有し及びより高いフレーム・レートで画像を生じる画像化アレイにおいて一体化されている。この画像化アレイは、アドレシング可能な複数の光検出セルで構成される。それぞれのセルは、入射光子に応答して検出器電流を線形に生じる化合物半導体フォトダイオードであって、そのなだれ降伏スレショルドよりも低くバイアスされており、ＩＩＩ−Ｖ元素成分を含み、可視光子のエネルギよりも高い遷移エネルギを伴うバンドギャップを有する化合物半導体フォトダイオードを含む。それぞれのセルは、更に、それぞれのピクセルに位置しており前記フォトダイオード接合から信号を受け取り前記信号を増幅するように構成されているＭＯＳ検出器インターフェース回路を含む。
【００１３】
いくつかの実施例では、少なくとも複数のセルのインターフェース回路は、独立に可変的なゲインを有する。それぞれのピクセルにおけるゲインは、従って、このアレイ全体におけるフォトダイオードの応答の非一様性を補償するように設定することができる。
【００１４】
本発明による光検出器及びアレイは、ビデオ・フレーム・レート及び室温において、従来技術において可能であったよりも高い信号対雑音比で単一光子を検出する感度を有しており、スペクトルの紫外線領域における放射を検出し画像化することができる。
【００１５】
本発明に関する以上の及びそれ以外の特徴及び効果は、好適実施例に関する以下の詳細な説明を添付の図面を参照して読むことによって、この技術分野の当業者に対して、明らかになるはずである。
【００１６】
【発明の実施の形態】
本発明は、光検出器デバイスと増幅インターフェース回路とを含み、電磁スペクトルの紫外線領域における光レベルの低い条件（オーダーの光子束レベル、又は、１サンプリング周期あたり１光子）で高いパフォーマンスを生じることができる。本発明は、離散的な光検出器又は画像化アレイにおける特定のピクセルに衝突する入射光子を効果的に検出擦ることができる。低い光条件でのビデオ又は静止フレーム画像化に適しているある実施例では、複数のそのような光検出器デバイスとインターフェース回路とが、好ましくは、マトリクス状に作成され、複数のピクセルの画像化センサを提供している。
【００１７】
本発明によるデバイスの画像化マトリクスの例が、図１に示されている。光子２０（ｈをプランクの定数、νを周波数として、ｈνのエネルギを有する）が、複数の検出器ピクセルを含む光検出器層２２の上に衝突する。光検出器層２２は、好ましくは、例えば、分子ビーム・エピタキシ又は有機金属化学気相成長法を用いて透明な検出器基板の上に成長して、複数の独立なフォトダイオード検出器を画定している。図解では、検出器層２２は、その一部が切り取られており、複数の層間相互接続バンプ２４（典型的には、インジウム又はそれ以外の共融導電性材料で作られる）がよく示されるようになっている。バンプ２４の下側にありバンプ２４によって層２２と連絡するのはインターフェース層２６であり、この層には、好ましくは、高品質のＥＰＩ又は薄い酸化物を有する中性子変換ドープされたウエハを用いて適切なスレショルド電圧ＶＴの一様性を得ることによって、複数の独立なインターフェース回路が作られる。光検出層２２は、好ましくは、フォトダイオードを対応するインターフェース回路に接続する相互接続バンプ２４を用いて、インターフェース層２６に「フリップ・チップ」実装される。これらの層を実装するのに適切に用いられる技術に関するより詳細な説明は、Ｔｅｎｎａｎｔ他への米国特許第５，６２７，１１２号を参照のこと。また、インターフェース層の一部２８は、読出し及びアドレシング用の電子装置のために用いられる。
【００１８】
図２の断面図は、図１の画像化マトリクスの小さな領域を示している。光検出層２２は、検出器基板層３０と、特定の紫外線放射を検出するのに最適なバンドギャップを有し金属（典型的にはインジウム又はハンダ）バンプ２４を介してインターフェース回路層２６と連絡する検出器層３２とを含む。ここでは、「層」とは、単一で均一の層ではなく、様々な製造ステップを適用することによる複数のサブレイヤを有する半導体ウエハを一般に意味することを理解してほしい。従って、検出器層３２は、適切には、「ｐドープされた」領域３４と「ｎ＋ドープされた」領域３６とを含み、これらが両者でフォトダイオードを形成しているのである。この構成は製造には便利であるが、ｐ領域とｎ領域とを相互に反転して逆の接合極性を有するフォトダイオードを形成できることは容易に理解できるであろう。
【００１９】
インターフェース層２６は、好ましくは、検出器層２２の下にあり、検出器層２２に結合され、導電性の「バンプ」２４（明瞭にするために、ただ１つだけが示されている）を介して連絡している。これらの層は、サンドイッチのように相互に薄層状になっている。検出器層を図示されているように入射放射に最も近く配列するのは、光学的フィル・ファクタを最大化し、そうでなければメタライゼーション層によってマスクされるアパーチャ（能動表面）の限度をすべて回避するためには有利である。
【００２０】
検出器層２６は、５０及び５２のような複数のメタライゼーション層を含む。これらのメタライゼーション層は、従来型のフォトリソグラフィ又は類似の技術に従って適切な回路経路を用いて作成され、インターフェース回路の様々な能動及び受動コンポーネント（図５ないし図７との関係で後述する）を接続している。また、従来型の酸化物層５４と平坦化材料層５６とは、従来型の集積回路経路とコンポーネントとを画定し分離するために存在している。好ましくは、オーバグラス層５８が追加され、フリップチップ結合プロセスの間、回路を保護する。
【００２１】
層２６には、任意の数の従来型のメタライゼーション層又はそれ以外の製造層を、所望のインターフェース回路を製造する際の必要に応じて、含めることができる。明瞭にするために細部は省略するが、切り取り領域６０は複数の複雑な製造層を含みうるということを理解すべきである。典型的には、５又は６層が、インターフェースを提供するには適当であろう。
【００２２】
もっとも低い層は、典型的には、基板６６（典型的にはシリコン）の上にＭＯＳ能動コンポーネント６４を含むはずである。浅いトレンチ分離と深いサブミクロンＣＭＯＳプロセスとが用いられて、能動デバイスのサイズと固有のキャパシタンスとを制限し、よって、検出器セルのピクセル・サイズを減少させながら動作速度を増加させなければならない。従来型の製造技術に従って、ＭＯＳコンポーネント層６６は、好ましくは、多結晶シリコン（「ポリシリコン」）層６８ａ及び６８ｂによって、上側のメタライゼーション層から分離される。
【００２３】
オプションであるが、光検出器層の最上表面（入射光に最も近い）は、適切な光学コーティング７０を用いてコーティングして、屈折率の不一致に起因する反射を減少させる、又は、スペクトル応答を修正若しくはカスタマイズすることができる。また、光検出器層の最上表面の上に、（オプションであるが）マイクロレンズを形成して、様々な欠陥の固定的な断面を最小化することによって検出器キャパシタンス及び／又は欠陥ピクセル数の最小化を容易にしながら、それぞれのピクセル上に衝突する光の収集を最大化することもできる。
【００２４】
本発明に従って、フォトダイオード３８の光受容領域におけるバンドギャップは、可視又はそれよりも短い波長のために選択するのに十分に高いレベルに調整すべきである。もっとも望ましいバンドギャップは、デバイスのまさに意図されている環境と応用とに依存するが、これは、いくらかのカスタマイズが可能である。４００ｎｍまでの紫外光の検出のためには、フォトダイオード３８は、バンドギャップが少なくとも３．１ｅＶとなるように製造するのが好ましい。これにより、室温で生じる暗電流は、従来型のシリコンフォトダイオード（バンドギャップは１．１ｅＶ）よりも少なくとも数オーダー低くなる。
【００２５】
表１には、紫外線への応用のために適切な検出器及び基板材料の例が挙げられている。これらの材料は推奨されるが、本発明から離れることなく、同等の材料を用いて代替することも可能である。周期表のＩＩＩ及びＶ欄から選択された材料が好ましいのであるが、その理由は、表１に示されているように、所望の領域におけるバンドギャップの加工が可能であるからである。特に、ＩｎＧａＮの合金に対しては、０≦ｘ≦１であるｘに対して、ＩｎｘＧａ１−ｘＮのエネルギ・バンドギャップは、室温では次のように表すことができる。
【００２６】
【数１】
2004510352.tif 000003
【００２７】
ここで、Ｅｇ（ＧａＮ）＝３．４０ｅＶ、Ｅｇ（ＩｎＮ）＝１．９ｅＶであり、ｂに対するもっともよく適合する実験値は現時点では３．２ｅＶである。特定の検出器アーキテクチャでのｂに対する実際の値は、様々な複雑な成長ファクタに左右される。これには、圧電効果と非一様歪みとが含まれるが、前者の影響は、厚い膜を成長させることによって緩和されることが多い。後者の影響もまた厚い膜を成長させることによって改善されることがあるが、光子定数の緩和値は、バンドギャップと組成との依存性を設定調整するためには正確に知られていなければならないので、これは困難である。
【００２８】
【表１】
2004510352.tif 000004
【００２９】
このようなＩＩＩ−Ｖ半導体は、可視画像化システムのための光検出器としての応用にはいくつかの利点を有している。検出器が直接的なバンドギャップ半導体を有することにより光子が効率的かつ迅速に吸収されることは、非常に望ましい。バンドギャップは、所望の光子のエネルギよりも僅かに低いエネルギであるべきであり、それによって、望ましくないバンドギャップにわたるキャリアの熱発生は最小化される。ＩＩＩ−Ｖ合金の構成要素及び組成を適切に選択することによって、近赤外線、可視光線及び近紫外線をカバーするギャップ・エネルギを有する直接的なバンドギャップ半導体を実現することができる。
【００３０】
よい検出器のためのもう１つの要件として、欠陥密度が低いことがある。欠陥密度を最小にするためには、格子が一致した基板の上に成長させることが望ましい。ＧａＡｓとＩｎＰの両方の基板が市販されており、高品質である。材料の範囲は、ＩｎＰ基板と正確に格子が一致するように成長させることができる。ＩｎＧａＮは、約０．４未満から約０．５μまでの上側遮断波長をサポートすることができる。ＧａＮは、当然であるが、０．３６μｍのほぼ理想的な遮断をサポートしている。
【００３１】
これらのＩＩＩ−Ｖ合金の別の効果としては、バンドギャップがより広い材料をフォトダイオードの照射される側の上に通常配置することができ、それによって、入射光子が、ドープされている接触領域ではなくフォトダイオードの所望の空乏領域において吸収されるということがある。このようなより幅の広いギャップ・ウィンドウは、検出器の量子効率を改善する。
【００３２】
所望の波長が基板のバンドギャップよりも高いエネルギを有し、放射が背面から入射するような応用では、光検出器を成長させるのに用いられる基板を除去する技術は様々なものが存在する。この基板の除去は、ウエハ・レベルで行うことができるが、その場合には、エピタキシャル層を機械的な理由から別の基板に付着させることが必要である。又は、ハイブリッド化の後に行うこともでき、その場合には、更なる機械的な支持は不要である。
【００３３】
本発明によるフォトダイオードによって生じる暗電流Ｉｇｒは、発生・再合成機構によって支配され、従って、温度、バイアス電圧及びバンドギャップの関数として、次の式で表されるように変動する。
【００３４】
【数２】
2004510352.tif 000005
【００３５】
ここで、ｑは電子の電荷であり、τｅｆｆは有効キャリア寿命であり、ｎｉは固有のキャリア濃度であり、Ａは空乏領域境界の断面積であり、Ｗは急峻な一方側の接合に対する空乏幅である。Ｉｇｒの変動は、固有のキャリア濃度によってほとんどが支配されることが予測される。この濃度は、次の式で表される。
【００３６】
【数３】
2004510352.tif 000006
【００３７】
ここで、Ｅｇはバンドギャップであり、材料の品質はτｅｆｆによって表されている。
従って、与えられた温度において実際的な低レベル検出器を作成するには、バンドギャップは、この光検出器の単一光子電流出力よりも低い暗電流を所望の動作温度で生じるように作成されなければならない。例えば、大まかに言って一般的な周囲温度に対応する２８０−３００度（Ｋ）の範囲の温度では、サファイア基板上のＧａＮ検出器は、１．４０ｅＶバンドギャップを生じるが、これは、４００μ２の検出器面積に対して１０−２０アンペア未満の暗電流を生じる。このようなデバイスは、暗電流ノイズと区別できるようにすることによって、紫外光の単一量子の検出をサポートすることができる。
【００３８】
図３には、表１にリスト化されているものも含め、様々なＩＩＩ−Ｖ半導体化合物に関するエネルギ・バンドギャップと格子定数との関係が示されている。複数の格子一致するシステムをこの図において識別することができる。ＩｎＮが８０で示され、ＧａＮが８２で示されているように、二元化合物は点で示されている。三元及び四元化合物は、二元化合物の中間的な性質を有するように形成することができる。例えば、ＩｎＮとＧａＮとの間の線８４は、ＩｎＮ及びＧａＮの極端な値（表１においても参照されている）の中間的な混合物を有するＩｎＧａＮに対して達成可能なバンドギャップ及び格子定数をほぼ表している。同様に、線８６は、ＡｌＧａＮの材料で達成可能なバンドギャップと格子定数との関係の連続体を表している。他の化合物材料も、この図から及び既知の技術から明らかなように、形成することができる。
【００３９】
図４には、複数の色の（又は、より一般的には、複数の波長の）区別が可能で、スペクトル区別画像化マトリクスでの使用に適した、本発明による別の実施例の断面が示されている。この実施例の光検出器層９０は、９０及び９２のような複数の異なるフォトダイオード接合を含み、これらは、好ましくは、相互に上下の関係で薄層状に積層されている。示されている例では、ｐ層９６とｎ＋層９８とを含むフォトダイオード９２は、第２のｐ層１００と第２のｎ＋層１０２とで構成される第２のフォトダイオード９４の上に配置されている。好ましくは、第２の（下側の）フォトダイオード９４は、第１の（上側の）フォトダイオードよりも低いバンドギャップを生じさせる材料を用いて作られるべきである。このようにして、上側のフォトダイオードによって吸収されるには長すぎる波長は、上側のフォトダイオードを貫通して、下側のフォトダイオードによって吸収される。図２の実施例に示されていたように、フォトダイオード信号は、導電性（典型的にはインジウム）バンプ２４によってインターフェース回路に送られる。フォトダイオード出力は、相互に分離されている。これは、最上位層インターフェース回路と底部層インターフェース回路１１０とを提供することによって適切に達成される。ここで、フォトダイオード９２又は９４の一方の出力は、バイア１１４を介して下側のインターフェース回路１１０に到達する。両方のインターフェース回路は、好ましくは、ＣＭＯＳにおいて、深いサブミクロン・シリコンにおける浅いトレンチ分離を用いて作成される。
【００４０】
ただ２つのフォトダイオード９２及び９４だけが示されているが、特定の応用に適するように、３以上のフォトダイオードを用いることもできる。
低い入射光を用いて十分な信号を実現するには、上述の光検出器は、典型的には、高利得回路又は低利得回路による増幅を必要とする。ただし、この回路は、好ましくは、集積しも技術を用いて作られる（ｎＭＯＳ又はｐＭＯＳを用いることもできる）。好ましくは、ピクセルごとに１つのインターフェース回路が提供される。既に論じたように、ＣＭＯＳインターフェース層２８の製造は、光検出層２２の製造とは切り離して行うことができ、その後で、これらの層は、米国特許第５，６２７，１１２号に記載されているバンプ結合を介して、又は、それと同等の方法によって、接続される。
【００４１】
図５には、適切なインターフェース回路（又は、「読出回路」）の一例が示されており、この回路は、層２８においてＣＭＯＳ技術により製造され、ビデオ・フレーム速度において単一の光子イベントを読み出すのに十分な利得を提供する。低インピーダンス回路は、Ｋｏｚｌｏｗｓｋｉ他への米国特許第５，９２９，４３４号に開示されているものに類似する。
【００４２】
高利得増幅器Ａ１が、負荷ＦＥＴ　Ｑ１のソースからゲートまで負帰還構成で接続され入力インピーダンスが最小化される。特に、増幅器の入力１２０はＱ１のソースに接続され、その出力１２２はＱ１のゲートに接続される。増幅器Ａ１は、適切には、シングルエンデッドの反転増幅器又は差動増幅器でありうる。これに関しては、米国特許第５，９２９，４３４号で論じられている。ノード１２４における電圧Ｖｂｉａｓは、好ましくは、ＦＥＴ　Ｑ１がスレショルド以下（サブスレショルド）の領域で動作することを保証する電圧に設定される。この領域では、ＦＥＴのトランスインピーダンスは非常に小さいのであるが、これは、Ｑ１に対するＱ２のトランスコンダクタンスの比率を介して、高い電流利得を達成するのに必要である。
【００４３】
フォトダイオードＰＤ１は、化合物半導体フォトダイオードであり、バンドギャップ加工がなされ、図３及び表１との関係で上述した適切なバンドギャップを提供する。フォトダイオードＰＤ１は、好ましくは、アバランシェ降伏スレショルドよりも低い領域（「線形領域」と称されることもある。ただし、本発明では線形性は絶対的に要求されてはいない。）では逆バイアスされている。光子２０（エネルギｈνを有する）がフォトダイオードＰＤ１の上に衝突すると、電荷がノード１２０の中に注入され、Ｑ１のソースに接続され、結果的に小信号が生じる。増幅器Ａ１は、Ｑ１のソースからゲートまで負帰還構成で接続されているのであるが、この小信号を増幅して、Ｑ１のゲートにおける電圧がノード１２０における小信号に従わせ、それによって、ゲート・ソース間の電圧は、Ｑ１において実質的に一定に維持され、１２０における小信号がノード１２２においても現れるようになる。ＦＥＴの１／ｆノイズに対する不感知性を含むＡ１−Ｑ１バッファリング回路の長所に関する議論については、米国特許第５，９２９，４３４号を参照のこと。
【００４４】
ノード１２２における信号は、ＦＥＴ　Ｑ２によって更に増幅され、はるかに大きなソース・ドレイン電流Ｉ１にキャパシタＣ１を放電させる。従って、Ｃ１の両端の電圧は、光検出器の（増幅された）小信号出力の積分にほぼ等しい。ただし、ここで、積分は時間に関して実行される。ＦＥＴ　Ｑ３は、初期化期間の間に又はサンプルの間にキャパシタＣ１の両端の電圧をリセットするのに用いられるが、サンプリング積分の間はオフに維持される（開放回路にほぼ等しい）。Ｑ３のゲートに与えられる電圧Ｖｓａｍｐｌｅは、サンプリング周期を制御する。ＦＥＴ　Ｑ４は、また、スイッチとして作用し、積分の間はその高インピーダンス（「開放」）状態に保持され、そして、周期的にＶｒｅａｄによってその低インピーダンス（「閉鎖」）状態に切り換えられ、積分された電圧を読み出す（好ましくは、１サンプリング周期当たり、その周期の最後に１回）。回路の利得は、Ｑ１に対するＱ２のトランスコンダクタンス比を調整することによって、又は、回路が光子信号を積分する時間ウィンドウを調整することによって、変動させることができる。
【００４５】
図５と同様であるがシーンの照射とは独立でより予測可能な電流利得を提供する別のインターフェース回路が知られている。例えば、そのような回路の１つが、米国特許第５，９２９，４３４号に開示されている（この米国特許のコラム５の第４９行からコラム６の第２３行で論じられ、図３に示されている。）。
【００４６】
図６には、光レベルが低い画像化のために最適化され容量結合されたＣＭＯＳトランスインピーダンス増幅器を用いることによって、非常に低いノイズと高い利得とを提供する低入力インピーダンスを有する別のインターフェース回路が示されている。この回路では、カスコード構成に接続されているＦＥＴ　Ｑ１０及びＱ１１とが、ＰＤ２からの光検出器信号を増幅する。ＦＥＴ　Ｑ１０及びＱ１１と負荷ＦＥＴ　Ｑ１３とを含むカスコード・インバータ増幅器構成により、このコンパクトな増幅器の電圧利得が最大化され、信号の積分に用いられるミラー（Ｍｉｌｌｅｒ）キャパシタンスが最小化される。初期化期間の間は、相補的なＦＥＴ　Ｑ１２及びＱ１４で構成されるＣＭＯＳリセット・スイッチは、相補的なリセット・クロック信号φｒ及びφｒ＾（入力の関係で、このような表記（＾）をしているが、国際公開のテキストでは、φｒｅａｄの上全体にバーを付した表記である。以下でも同様。）によってオンに切り換えられる。このＣＭＯＳリセット・スイッチは、リセット・クロックのフィードスルーによって検出器ノードに発生されるｄｃオフセットを最小化する。Ｃｉｎｔは、Ｑ１１のゲート・ソース・オーバラップ・キャパシタンスを表すが、これは、０．２５μｍＣＭＯＳ技術の場合に、１ミクロンのＦＥＴの幅当たり、３００−４００ａＦである。
【００４７】
スイッチング・フィードスルーの更なる緩和は、リセット・クロックとピクセル読出クロック（φｒｅａｄ及びφｒｅａｄ＾）とを整形することによって達成される。この整形により、最小のフィードスルーで必要なクロッキングを実行するスルーレートが最適化される。読み出しの間に増幅器のバイアスを増加させその出力インピーダンスを簡単に減少させることによって、（φｒｅａｄ及びφｒｅａｄ＾）の整形の結果生じる読出速度の劣化が緩和される。
【００４８】
そのようなＣＭＯＳ増幅器の電圧利得は１０００よりも著しく大きく、ＩＩＩ−Ｖフォトダイオードはこの好適実施例の構成では１５ｆＦ未満のキャパシタンスを有しているので、ほぼ０．５ｆＦのＣｉｎｔが得られる。この増幅器に対する結果的な光学的利得は、従って、３００μＶ／ｅ−よりも大きくなることが可能であり、これは、ＣＣＤを用いて達成できた値よりも２０ないし６０倍大きい。
【００４９】
同様に、相補的なＦＥＴ　Ｑ１５及びＱ１６で構成されるＣＭＯＳ伝送ゲートによって、増幅された信号がＣＬを充電することが可能になり、これは、信号を帯域制限するように機能し、従って、トランスインピーダンス増幅器の広帯域ノイズが抑制される。この構成によれば寄生バス・キャパシタンスをバス上のすべてのピクセルの間で共有される任意の追加的帯域制限キャパシタンスと共に利用することにより、ピクセルの内部でそれ以外の場合には達成可能であるよりもはるかに大きなＣＬが可能になるので、この増幅器構成の高周波ノイズ・ブーストが緩和され、１ｅ−未満のノイズが達成される。
【００５０】
図６のトランスインピーダンス増幅器に対するノイズ伝達関数は、次の通りである。
【００５１】
【数４】
2004510352.tif 000007
【００５２】
ここで、Ｃｄｅｔは全検出器及び入力のキャパシタンスであり、Ｇは増幅器の利得である。増幅器のノイズ同等電荷は、次の通りである。
【００５３】
【数５】
2004510352.tif 000008
【００５４】
平方根の中の積分は次に示す１／４τに等しい。
【００５５】
【数６】
2004510352.tif 000009
【００５６】
そして、出力参照増幅器ノイズ電圧は、次の式で与えられる。
【００５７】
【数７】
2004510352.tif 000010
【００５８】
また、出力参照ノイズを電子で表現すると、増幅器の広帯域熱ノイズ又はチャネル・ノイズは、次の通りである。
【００５９】
【数８】
2004510352.tif 000011
【００６０】
ここで、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔは動作温度である。約１ｅ−のチャネル・ノイズを、ＣＬが１．２３ｐＦ未満で、２９５Ｋの場合に、Ｃｄｅｔが１５ｆＦでありＣｉｎｔが０．５ｆＦとして達成することができる。これは、典型的なビデオ・フォーマット・イメジャに対するバス・キャパシタンスに匹敵するので、これ以上の追加的なキャパシタンスは必要ない。
【００６１】
これまでの分析には、増幅器のゲート面積と反比例して増加する増幅器の１／ｆノイズは含まれていない。従って、増幅器の構成は、１／ｆノイズとオーバラップ・キャパシタンスとの両方を最小化するために、長く狭いものでなければならない。
【００６２】
これまでの分析では、Ｃｄｅｔ及びＣｉｎｔをリセットすることに伴うリセット・ノイズは考慮していない。そのようなノイズは、増幅器の利得の逆平方根によって抑制される。従って、増幅器の利得は、特定のキャパシタンスについて室温でこのノイズ・ソースを１つの電子まで減少させるには、２５００よりも大きくなければならない。このような増幅は、カスコード構成によりＣＭＯＳにおいて容易に達成でき、よって、そうでない場合であれば必ず必要な相関された二重サンプリングが不要になる。このように、この代替的な方法は、極めてコンパクトな増幅器を提供する。
【００６３】
コンパクトな増幅器からの帯域が制限された出力電圧は、相補的なクロックφｒｅａｄ及びφｒｅａｄ＾を適用し、よってピクセルの信号を読出しバスに接続することによって、それぞれのピクセルから読み出される。これにより、複数のそのようなインターフェース回路の出力は、例えば、光検出器のマトリクスのアレイを読み出す場合のように、共通のバスに多重化される。
【００６４】
図７には、高い入力インピーダンスを有する別のインターフェース回路が示されている。この回路は、ソース・フォロワ増幅器を用いて、光検出器ダイオードＰＤ４から読み出している。Φｒｓｔがハイのときには、Ｑ２７は光検出器ダイオードＰＤ４にバイアスを与える。ノード１３０におけるＰＤ４のキャパシタンスでの積分時間の間に生じる信号は、Ｑ２９によって電流バイアスされているソース・フォロワＦＥＴ　Ｑ２８によって増幅されバッファされる。電圧Ｖｂｉａｓ（Ｑ２９のゲートにおける）は、好ましくは、Ｑ２９をサブスレショルド領域にバイアスして、その自己ルミネセンスを最小化する。この自己ルミネセンスは、最小化がなされない場合には、ノイズを増加させ、利用可能なダイナミック・レンジを損なう。ソース・フォロワＦＥＴ　Ｑ２８は、Ｑ３１のゲートに与えられたリセット信号Φｃｌａｍｐの制御の下で、最初に直列のキャパシタＣｃｌａｍｐによって容量結合される。
【００６５】
このような態様でなされたクランピング及びサンプリングは、第２段のソース・フォロワを介して読み出されＣｃｌａｍｐに記憶されている電圧によってオフセットされる光発生された信号の相関された二重サンプリングに影響する。検出器のキャパシタンスをリセットすることによって発生した相関ノイズは、このようにして除去される。ＰＤ４とＦＥＴ　Ｑ２８のゲートのキャパシタンスを最小化することによって、典型的なビデオ速度で約１０ｅ−よりも低いノイズ・レベルを読み出すために、トランスインピーダンスが、最大化される。ＩＩＩ−Ｖ検出器のとＦＥＴ　Ｑ２８のゲートとの最大の全キャパシタンスは好ましくは５ｆＦ以下であり、光変換利得は３２μＶ／ｅ−であるから、１つの電子の背景信号のためのノイズ・レベルは約３２μＶｒｍｓである。ピクセル増幅器のノイズ帯域幅は１００ｋＨｚのオーダーである最大線速度の約１０倍に制限することができるので、これは、対処可能な数値である。この帯域幅における必要なホワイトノイズは、対処可能な０．１μＶ／（Ｈｚ）１／２である。ピクセル増幅器の出力は、Φａｃｃｅｓｓが信号をバスに供給することができるようにすることによって、ピクセルから読み出される。この信号は、寄生バスキャパシタンスＣＬ（明示的には記号は付されていない）とピクセルの外部の（オプショナルな）追加的キャパシタンスとを介して、ＭＯＳに応じて増幅器の広帯域熱ノイズを減少させるために必要である場合には、約１００ｋＨｚに帯域が適切に制限されている。図７の回路は、こうして、量子を検出することが可能である。
【００６６】
ある特に優れた実施例では、本発明による上述の複数の光検出器が、マトリクスのピクセル化されたアレイに集積されている。最も好ましくは、独立のインピーダンス回路が、それぞれのピクセルに対して提供される。例えば、図５、６及び７との関係で上述したような適切な可変利得インピーダンス回路を用いることによって、独立的に可変な利得をそれぞれのピクセルに対して提供することができる。こうして、光検出器の感度におけるピクセルごとの変動（予測される又は測定される）とは相補的な態様でピクセルごとにピクセル利得が変動するようなインターフェース・マトリクスを作ることができる。このような光検出器の変動は、例えば、非均一又は不規則的なものを処理する場合に生じうる。
【００６７】
本発明の基本的な利点の１つとして、本発明がアバランシェ光検出器ではなく単位利得を有する従来型のフォトダイオード又は光検出器を用いていることがある。光検出器のそのようなフォトダイオードは、より安価で、より一様で、製造がより容易で、信頼性が高く、ノイズにも強く、様々な遮断波長で別の材料において製造することによりそれぞれの応用に対して光応答の個別的な調整が可能である。第２の利点は、室温において暗電流がほとんど存在しないことである。典型的な周囲温度では、暗電流は、検出器のピクセル面積当たり１量子未満である（ビデオ速度でのサンプル時間当たり）。第３の利点は、垂直方向の集積ハイブリッドを介して達成可能な極めて小さな検出器キャパシタンスである。これにより、製造が容易な光検出器を用いてより低い読出ノイズが得られることになる。
【００６８】
図８は、本発明によって達成できる暗電流の減少を示している。暗電流と温度のグラフにおいて線１８０で示されている、ＧａＮで構成され波長が２００ｎｍから３６０ｎｍの紫外線放射に応答可能なＩＩＩ−Ｖ検出器は、最良のシリコンＣＣＤよりも大きさが数オーダー低い暗電流を有している。ＧａＮの暗電流が室温で１０−１８Ａ／ｃｍ２であることによって、単一の光子の検出が可能になる。可視放射のシリコンやそれ以外の検出器と比較して暗電流が低いことによって、示されているデータが及んでいる温度範囲ではイメジャを冷却する必要は全くなくなる（少なくとも３２０度Ｋまで、そして、外挿によって更に大きな値まで）。図に含まれているのは、標準的なＣＭＯＳベースのイメジャにおいて利用可能な様々な構成を含む従来型のシリコン光検出器に対する代表的なデータである。曲線１８４は、ＭＰＰ　ＣＣＤ（例えば、ソニーから入手可能なマルチ・ピン位相の電荷結合素子）に対する暗電流密度を示し、曲線１８６は、同様に、Ｐ基板ＣＣＤデバイスにおけるＣＭＯＳ　Ｎ＋に対する暗電流密度を示している。この図から明らかであるのは、本発明によって得られる暗電流は、対応する温度範囲におけるシリコンＣＣＤよりも大きさが数オーダー低い。
【００６９】
以上で、本発明の複数の実施例を示して説明したが、多くの変形や別の実施例を当業者であれば想到することができるであろう。速度の優先順位が高いような応用では、本発明による光検出器を、（十分な照射が与えられているとして）典型的なビデオ・フレーム速度をはるかに上まわる速度で用いることができるであろう。他方、非常に高い感度が要求される応用では、ビデオ・フレーム速度よりも低速でサンプリングが可能であり、速度を犠牲にしてはるかに大きな光子感度が提供される。極めて低い光の応用（例えば、天文学において）のために極端に低い暗電流で低ノイズの動作を達成するためには、オプションであるが、冷却を行うこともできる。このような変形例や代替的な実施例は、冒頭の特許請求の範囲において定義された本発明の精神及び範囲から逸脱することなく、実現が可能である。
【図面の簡単な説明】
【図１】
本発明による光検出器デバイスのアレイの全体図である。
【図２】
図１のアレイの代表的な部分（ピクセル）の拡大された断面図である。
【図３】
様々な既知の化合物半導体について、バンドギャップ・エネルギと格子定数との関係を表すグラフである。各点は二元化合物を表し、各線は三元及び四元化合物に関する達成可能なバンドギャップと格子との関係を表している。
【図４】
本発明による光検出器の別の実施例の断面図であり、これは、マルチ・スペクトルの検出及び区別に適したものである。
【図５】
図２又は４におけるインターフェース回路として用いるのに適した回路の回路図である。
【図６】
容量結合されたＣＭＯＳトランスインピーダンス増幅器を用いた別のインターフェース回路の回路図である。
【図７】
ＦＥＴソース・フォロワ増幅器を用いてフォトダイオード信号をバッファし増幅する別のインターフェース回路である。
【図８】
本発明による典型的な光検出器デバイスと典型的な従来型のデバイスとを比較するためのものであり、絶対温度（一次スケール）の関数として暗電流（対数スケール）を表したグラフである。
【図２】
2004510352.tif 000012
【図３】
2004510352.tif 000013
【図４】
2004510352.tif 000014
【図６】
2004510352.tif 000015
【図７】
2004510352.tif 000016
【図８】
2004510352.tif 000017
【国際公開パンフレット】
2004510352.tif 000018
2004510352.tif 000019
2004510352.tif 000020
2004510352.tif 000021
2004510352.tif 000022
2004510352.tif 000023
2004510352.tif 000024
2004510352.tif 000025
2004510352.tif 000026
2004510352.tif 000027
2004510352.tif 000028
2004510352.tif 000029
2004510352.tif 000030
2004510352.tif 000031
2004510352.tif 000032
2004510352.tif 000033
2004510352.tif 000034
2004510352.tif 000035
2004510352.tif 000036
2004510352.tif 000037
2004510352.tif 000038
2004510352.tif 000039
2004510352.tif 000040
2004510352.tif 000041
2004510352.tif 000042
2004510352.tif 000043
2004510352.tif 000044
2004510352.tif 000045
2004510352.tif 000046
2004510352.tif 000047
2004510352.tif 000048
2004510352.tif 000049
2004510352.tif 000050
2004510352.tif 000051
2004510352.tif 000052
2004510352.tif 000053
2004510352.tif 000054
2004510352.tif 000055
2004510352.tif 000056
2004510352.tif 000057
2004510352.tif 000058
【国際公開パンフレット（コレクトバージョン）】
2004510352.tif 000059
2004510352.tif 000060
【国際調査報告】
2004510352.tif 000061
2004510352.tif 000062
2004510352.tif 000063