(57)【要約】スイッチング・レギュレータ（図１の１０）は、出力インダクタ（３００）の固有ＤＣ抵抗値の両端の電圧降下を検知することによる、負荷（１５）に依存する出力電圧調節を提供し、スイッチング・レギュレータを制御するための誤差増幅器（１１０）にフィードバック検知電圧を供給する、第１の抵抗器（１０５）および第２の抵抗器（１０６）を有するパワー変換器の二次巻線およびコンデンサ（１０７）を提供する。レギュレータは、ともに出力を接続することによってより多くの出力電流のために並列にされることができ、全てのレギュレータに参照電圧を提供する。
2004535148.tif 000002
【特許請求の範囲】
【請求項１】
電位ＶＩＮ源に結合された入力と、マイクロプロセッサを含む負荷を給電するための出力電圧ＶＯおよび出力電流を提供する出力とを有するスイッチング・レギュレータであって、
少なくとも２つの制御可能なパワー・スイッチと、第２のノードで直列に結合された第１の整流器スイッチおよび第２の整流器スイッチを含む少なくとも２つの整流器スイッチとを有するスイッチング回路を備え、前記少なくとも２つの制御可能なパワー・スイッチが、それぞれ制御ノードを有し、前記第１の整流器スイッチおよび前記第２の整流器スイッチが、制御端子を有し、前記スイッチング・レギュレータがさらに、
前記少なくとも２つの制御可能なパワー・スイッチを介して前記入力に結合された少なくとも１つの一次巻線と、第１のノードでともに直列に結合された第１および第２の二次巻線とを有する変圧器を備え、前記第１の二次巻線が、第３のノードで前記第１の整流器スイッチに結合され、前記第２の二次巻線が、第４のノードで前記第２の整流器スイッチに結合され、前記第１の二次巻線および前記第２の二次巻線が、固有ＤＣ巻き線抵抗値を有し、前記スイッチング・レギュレータがさらに、
出力段入力および出力段出力を有する出力段を備え、前記出力段入力が、前記第１のノードおよび前記第２のノードに結合され、前記出力段出力が、負荷に結合され、前記出力段入力および前記出力段出力が、共通ノードを有し、前記スイッチング・レギュレータがさらに、
前記出力段入力に結合された第１の端子および前記出力段出力に結合された第２の端子と、それらの間の固有ＤＣ抵抗値とを有する前記負荷回路に出力電流を提供するためのインダクタと、
第１の抵抗器、第２の抵抗器、およびコンデンサとを備え、前記第１の抵抗器が、第１および第２の端子を有し、前記第２の抵抗器が、第１および第２の端子を有し、前記コンデンサが、第１および第２の端子を有し、前記第１の抵抗器の前記第１の端子が、前記第３のノードに結合され、前記第２の抵抗器の前記第１の端子が、前記第４のノードに結合され、前記第１の抵抗器の前記第２の端子が、第５のノードで前記第２の抵抗器の前記第２の端子および前記コンデンサの前記第１の端子に結合され、前記コンデンサの前記第２の端子が、前記インダクタの前記第２の端子に結合され、前記スイッチング・レギュレータがさらに、
駆動回路、誤差増幅器、および前記駆動回路に関する制御パルスを生成するモジュレータ回路を有する制御回路を備え、前記駆動回路が、前記制御可能なパワー・スイッチ、前記第１の整流器スイッチ、および前記第２の整流器スイッチに関する駆動信号を生成し、前記誤差増幅器が、前記第５のノードに結合された入力を有するスイッチング・レギュレータ。
【請求項２】
前記コンデンサと並列に配置された第３の抵抗器をさらに備える請求項１に記載されたスイッチング・レギュレータ。
【請求項３】
反転入力、非反転入力、および出力を有する誤差増幅器をさらに備え、前記反転入力が、第５のノードに結合され、前記非反転入力が、参照電圧に結合され、前記出力が、前記駆動信号を生成する前記駆動回路を制御する前記モジュレータ回路に結合される請求項１に記載されたスイッチング・レギュレータ。
【請求項４】
前記第５のノードと前記誤差増幅器の前記反転入力との間に結合された第１のインピーダンスと、
前記反転入力と前記誤差増幅器の出力との間に結合された第２のインピーダンスとをさらに備える請求項３に記載されたスイッチング・レギュレータ。
【請求項５】
前記誤差増幅器の前記反転入力に接続され第４の抵抗器をさらに備え、前記第３の抵抗器および前記第１のインピーダンスが、前記参照電圧に比例して前記スイッチング・レギュレータの電圧を実質的に決定する請求項４に記載されたスイッチング・レギュレータ。
【請求項６】
前記出力段出力と前記誤差増幅器の前記反転入力との間に結合された第３のインピーダンスをさらに備える請求項５に記載されたスイッチング・レギュレータ。
【請求項７】
前記第１のインピーダンスが、負荷に依存する出力電圧調節のためのＤＣフィードバック経路を提供し、前記第３のインピーダンスが、より安定した過渡応答のためのＡＣフィードバック経路だけを提供する請求項５に記載されたスイッチング・レギュレータ。
【請求項８】
前記第１のインピーダンスが、より安定した過渡応答のためのＡＣフィードバック経路だけを提供し、前記第３のインピーダンスが、負荷に依存しない出力電圧調節のためのＤＣフィードバック経路を提供する請求項５に記載されたスイッチング・レギュレータ。
【請求項９】
前記スイッチング・レギュレータが、ハーフブリッジ・レギュレータ、プッシュプル・レギュレータ、フルブリッジ・レギュレータ、およびそれらの派生形態の１つである請求項５に記載されたスイッチング・レギュレータ。
【請求項１０】
前記整流器スイッチが、さらにダイオードを含む請求項９に記載されたスイッチング・レギュレータ。
【請求項１１】
前記スイッチング・レギュレータが、負荷に結合された共通出力を共有する複数のスイッチング・レギュレータに並列に結合された請求項７に記載されたスイッチング・レギュレータ。
【請求項１２】
さらに、前記複数のスイッチング・レギュレータで共通参照電圧を共有する請求項１１に記載されたスイッチング・レギュレータ。
【請求項１３】
スイッチング・レギュレータを用いるマイクロプロセッサを含む負荷を給電するために入力源からの入力電圧を出力電圧に変換する方法のスイッチング・レギュレータへの使用であって、前記スイッチング・レギュレータが、
少なくとも２つの制御可能なパワー・スイッチおよび少なくとも２つの整流器スイッチを有するスイッチング回路と、少なくとも１つの一次巻線および固有ＤＣ抵抗値を有する少なくとも２つの二次巻線を有する電力変換器と、固有ＤＣ抵抗値を有するインダクタを有する出力段と、駆動回路および誤差増幅器を有する制御回路と、前記駆動回路に関する制御パルスを生成するモジュレータ回路とを有し、前記誤差増幅器が、フィードバック経路のための入力を有し、
スイッチング・レギュレータを調節するために信号を提供するためにフィードバック経路を構成する方法が、
前記整流器スイッチに２つのフィードバック抵抗器を結合する工程と、
前記スイッチング・レギュレータに関連付けられた一定の電位に結合された前記フィードバック抵抗器にコンデンサを直列に結合する工程とを含み、前記フィードバック・レギュレータ抵抗器およびコンデンサが、前記二次巻線および前記インダクタの固有ＤＣ抵抗値両端の電圧降下として、前記スイッチング・レギュレータを調節するために信号を提供するように構成される方法。
【請求項１４】
前記スイッチング・レギュレータがさらに、
少なくとも２つの制御可能なパワー・スイッチと、第２のノードで直列に結合された第１の整流器スイッチおよび第２整流器スイッチを含む少なくとも２つの整流器スイッチとを有するスイッチング回路を備え、前記少なくとも２つの制御可能なパワー・スイッチが、それぞれ制御ノードを有し、前記第１の整流器スイッチおよび前記第２の整流器スイッチが、制御端子を有し、前記スイッチング・レギュレータがさらに、
前記少なくとも２つの制御可能なパワー・スイッチを介して前記入力に結合された少なくとも１つの一次巻線と、第１のノードでともに直列に結合された第１および第２の二次巻線とを有する変圧器を備え、前記第１の二次巻線が、第３のノードで前記第１の整流器スイッチに結合され、前記第２の二次巻線が、第４のノードで前記第２の整流器スイッチに結合され、前記第１の二次巻線および前記第２の二次巻線が、固有ＤＣ巻線抵抗値を有し、前記スイッチング・レギュレータがさらに、
出力段入力および出力段出力を有する出力段を備え、前記出力段入力が、前記第１のノードおよび前記第２のノードに結合され、前記出力段出力が、負荷に結合され、前記出力段入力および前記出力段出力が、共通ノードを有し、前記スイッチング・レギュレータがさらに、
前記出力段入力に結合された第１の端子および前記出力段出力に結合された第２の端子と、それらの間の固有ＤＣ抵抗値とを有する前記負荷回路に出力電流を提供するためのインダクタと、
第１の抵抗器、第２の抵抗器、およびコンデンサとを備え、前記第１の抵抗器が、第１および第２の端子を有し、前記第２の抵抗器が、第１および第２の端子を有し、前記コンデンサが、第１および第２の端子を有し、前記第１の抵抗器の前記第１の端子が、前記第３のノードに結合され、前記第２の抵抗器の前記第１の端子が、前記第４のノードに結合され、前記第１の抵抗器の前記第２の端子が、第５のノードで前記第２の抵抗器の前記第２の端子および前記コンデンサの前記第１の端子に結合され、前記コンデンサの前記第２の端子が、前記インダクタの前記第２の端子に結合され、前記スイッチング・レギュレータがさらに、
駆動回路、誤差増幅器、および前記駆動回路に関する制御パルスを生成するモジュレータ回路を有する制御回路を備え、前記駆動回路が、前記制御可能なパワー・スイッチ、前記第１の整流器スイッチ、および前記第２の整流器スイッチに関する駆動信号を生成し、前記誤差増幅器が、前記第５のノードに結合さえた入力を有し、
誤差増幅器が、反転入力、非反転入力、および出力を有し、前記反転入力が、第５のノードに結合され、前記非反転入力が、参照電圧に結合され、前記出力が、前記駆動信号を生成する前記駆動回路を制御する前記モジュレータ回路に結合される、請求項１３に記載された方法。
【請求項１５】
前記コンデンサと並列に配置された第３の抵抗器をさらに備える請求項１３に記載された方法。
【請求項１６】
前記第５のノードと前記誤差増幅器の前記反転入力との間に結合された第１のインピーダンスと、
前記反転入力と前記誤差増幅器の出力との間に結合された第２のインピーダンスとをさらに備える請求項１３に記載された方法。
【請求項１７】
前記誤差増幅器の前記反転入力に接続され第４の抵抗器をさらに備え、前記第３の抵抗器および前記第１のインピーダンスが、前記参照電圧に比例して前記スイッチング・レギュレータの電圧を実質的に決定する請求項１６に記載された方法。
【請求項１８】
前記出力段出力と前記誤差増幅器の前記反転入力との間に結合された第３のインピーダンスをさらに備える請求項１５に記載された方法。
【請求項１９】
前記第１のインピーダンスが、負荷に依存する出力電圧調節のためのＤＣフィードバック経路を提供し、前記第３のインピーダンスが、より安定した過渡応答のためのＡＣフィードバック経路だけを提供する請求項１８に記載された方法。
【請求項２０】
前記第１のインピーダンスが、より安定した過渡応答のためのＡＣフィードバック経路だけを提供し、前記第３のインピーダンスが、負荷に依存しない出力電圧調節のためのＤＣフィードバック経路を提供する請求項１８に記載された方法。
【請求項２１】
前記スイッチング・レギュレータが、負荷に結合された共通出力を共有する複数のスイッチング・レギュレータに並列に結合された請求項１９に記載された方法。
【請求項２２】
前記スイッチング・レギュレータが、共通参照電圧を共有する複数のスイッチング・レギュレータに並列に結合された請求項１９に記載された方法。
【請求項２３】
前記スイッチング・レギュレータが、ハーフブリッジ・レギュレータ、プッシュプル・レギュレータ、フルブリッジ・レギュレータ、およびそれらの派生形態の１つである請求項１３に記載された方法。
【請求項２４】
前記整流器スイッチが、さらにダイオードを含む請求項１３に記載された方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、一般にスイッチ・モード・レギュレータに関し、より詳細には絶縁を有する低出力電圧スイッチング・レギュレータに関する。
【背景技術】
【０００２】
本願は、参照によって本明細書に組み込まれる、２００１年７月５日に出願された米国仮出願第６０／３０３１２５号の優先権を主張する。この出願は、参照によって本明細書に組み込まれる、２００２年７月３日に出願されたＭｉｋｉ  Ｂｒｋｏｖｉｃへの名称「Ｉｎｄｕｃｔｏｒ  Ｃｕｒｒｅｎｔ  Ｓｅｎｓｉｎｇ  Ｉｎ  Ｉｓｏｌａｔｅｄ  Ｓｗｉｔｃｈｉｎｇ  Ｒｅｇｕｌａｔｏｒｓ  Ａｎｄ  Ｒｅｌａｔｅｄ  Ｍｅｔｈｏｄｓ（絶縁されたスイッチング・レギュレータにおけるインダクタ電流検知および関連する方法）」との米国特許出願に関連する。
【０００３】
スイッチ・モード・レギュレータは、コンピュータ、プリンタ、通信機器、および他のデバイスなどの電子デバイスに対し電力を供給するために広く使用される。そのようなスイッチ・モード・レギュレータは、直流電気絶縁を有するまたは有さない、電源電圧からの所望の出力電圧または電流を生成するための様々な構成が利用可能である。直流電気絶縁を有する構成は、絶縁パワー・コンバータとしても知られ、また直流電気絶縁を有さない構成は、非絶縁パワー・コンバータと呼ばれる。
【０００４】
電力供給のためのより検討すべき負荷の１つは、マイクロプロセッサである。ほとんどのマイクロプロセッサは、相補型金属酸化物半導体（ＣＭＯＳ）技術で実装されるので、マイクロプロセッサの電力散逸は、クロック周波数に線形にかつ電源電圧の二乗で一般に増加する。電力散逸を低減するために使用される３つの一般的な技術が存在する。すなわち、電源電圧の低減と、選択クロック速度の低減と、マイクロプロセッサ内の内部ノードの容量性負荷の低減とである。初めの２つの技術は、組み合わせて使用されることができ、回路設計者によって制御されることができる。電源電圧におけるわずかな低減であっても、電力散逸を著しく低減させる。また、クロックが、任意の所与の時間で使用されないマイクロプロセッサの部分で取り除かれるまたは著しく遅くされるなら、非常にわずかの電力がそれらの部分で散逸され、散逸される全電力は著しく低減される。
【０００５】
しかしながら、これらの電力削減技術はコストがかかる。電源電流は、数百ミリアンペアから数十アンペアを超えて大きく変化することがあり、マイクロプロセッサは、数パーセントよりも大きな電圧における変化を許容することができない。さらに電流における変化は、数十ナノ秒で発生することがあり、１桁の大きさで変化することがある。マイクロプロセッサを給電するように設計された電源は、そのように動的な電力消費に給電するために、著しく低いインピーダンスおよび厳密な調節を有さなければならない。出力電圧が１Ｖまたはそれより低い電圧レベルにさえ近づき、負荷電流が数百アンペアに近づくと、電源は、給電しかつ制御すること、ならびにまた効率的に動作することも非常に困難になる。
【０００６】
さらに、マイクロプロセッサに専用の電源は、マイクロプロセッサに近く近接して配置されるべきである。したがって、電源は小さくかつ効率的でなければならない。これらの要件を満たすために、小さなＤＣ−ＤＣスイッチング・パワー・レギュレータが、通常使用される。より高い入力電圧（通常５Ｖまたは１２Ｖ）をより低い出力電圧レベルに変換するために、広く使用されるスイッチング・レギュレータは、“バック”レギュレータである。しばしばバス電圧と呼ばれる入力電圧が、１２Ｖよりも高い（例えば２４Ｖまたは４８Ｖ）適用において、“バック”レギュレータなどの単一の絶縁されていないスイッチング・レギュレータは、小さくかつ効率的に作ることは非常に困難になる。さらに、これらの適用において、直流電気絶縁は、非常にしばしば必要とされ、したがってスイッチング・レギュレータは、絶縁を有する必要がある。最も一般的な解決方法の１つは、２つの変換段を使用することである。第１の変換段は、直流電気絶縁を提供し、かつ高い電圧入力バス（一般に４８Ｖ）を低い電圧バス（５Ｖまたは３．３Ｖ）へステップダウンするために、絶縁されたスイッチング・レギュレータを使用して提供される。次に、第２の段は、“バック”スイッチング・レギュレータを使用して実現される。この解決方法の明らかな欠点は、２つのスイッチング・レギュレータを必要とすることであり、全体価格を増加させ、かつ全体効率を低減させる。
【０００７】
３種類のフィードバックが、一般にレギュレータの動作を制御するために使用される。すなわち、電圧単独（電流制限を有する）、ピーク電流制御を有する電圧、および平均電流制御を有する電圧である。１９９６年にＵｎｉｔｒｏｄｅ  Ｃｏｒｐｏｒａｔｉｏｎによって発行された、Ｂｏｂ  Ｍａｍｍａｎｏの「Ｆｕｅｌｉｎｇ  ｔｈｅ  Ｍｅｇａｐｒｏｃｅｓｓｏｒｓ−Ｅｍｐｏｗｅｒｉｎｇ  Ｄｙｎａｍｉｃ  Ｅｎｅｒｇｙ  Ｍａｎａｇｅｍｅｎｔ」を参照されたい。平均電流制御を有する電圧のタイプの調整は、一般に記述された理由のために他のタイプより好ましい。どのタイプのフィードバック制御が使用されるかに関わらず、直接または間接に出力電流を検知する必要がある。最も一般的な解決方法は、出力インダクタと直列の検知抵抗器である。
【０００８】
回路は、検知抵抗器両端の差分電圧として、出力インダクタ電流を再構成する。この解決方法を用いるほとんどの集積回路は、出力電圧を電流モード制御で調整し、出力電圧フィードバックのための信号を使用する。検知抵抗器の値は、検知抵抗器に結合された検知増幅器の入力オフセット誤差を解消するように、通常数十ミリボルトである十分に高い電圧を提供するために一方では十分に大きくなければならず、かつ過剰な電力散逸を防ぐためにまだ十分に小さくなければならない。検知抵抗器で散逸される電力は、電流の二乗で増大するので、この解決方法は、出力電流が高くおよび出力電圧が低い明らかな効率の欠点を有する。低い電圧で高い電流の適用に関して、検知抵抗器の値は、最大効率を最小化するパワー・スイッチおよびインダクタの抵抗値に近いか、またはその抵抗値より高いこともある。したがって、検知された信号は比較的小さく、より高価な比較器または増幅器を使用することを必要とする。さらに、平均電流制御技術を実装する回路は、他の２つの技術の回路よりかなり複雑である。
【０００９】
パワー・インダクタは、寄生（または固有）巻線抵抗値を有することが知られており、したがって、理想的なインダクタおよび抵抗器の直列の組み合わせの等価回路によって表現されることができる。直流（ＤＣ）電流が、インダクタを通って流れるとき（またはＤＣ成分を有する電流）、ＤＣ電圧降下がインダクタ両端に課され、その電圧は、ＤＣ（成分）電流の大きさと、インダクタの寄生抵抗値との積である。そのようなインダクタは、既に回路内に存在することがあるので、この目的でインダクタを使用することの追加の効率損失はない。
【００１０】
出力インダクタの寄生抵抗値を電流検知に使用することは、参照によって本明細書に組み込まれる以下の全ての特許に記載されている。すなわち、Ｃｏｈｅｎへ発行された米国特許第５４６５２０１号、Ｂｒｋｏｖｉｃへ発行された米国特許第５８７７６１１号、Ｗａｌｔｅｒｓら発行された米国特許第５９８２１６０号、およびＧｏｄｅｒに発行された米国特許第６１２７８１４号である。米国特許第５８７７６１１号および米国特許第５９８２１６０号において、インダクタ電流検知を用いる出力電圧調節に依存する負荷電流が提案された。再び、検知された信号は、インダクタの巻線抵抗値とインダクタ電流との積に制限され、能動増幅によってだけ増大されることができ、能動増幅は、複雑性、不正確性、および大部分の場合には追加の価格を加える。コンバータの効率を最大化するために、インダクタの寄生抵抗値（特に高電流適用で）は、最小化されなければならず、したがって検知された信号は、比較的小さく、より高価な比較器または増幅器の使用を必要とする。比較器および／または増幅器におけるオフセットのために非常に頻繁な誤差は、インダクタの巻線抵抗値（ＰＣＢ上に印刷された巻き線）における変動よりも大きい。
【００１１】
恐らく、間接的な絶縁技術で出力インダクタ電流を検知する最も一般的な解決方法は、パワー・スイッチに直列の検知抵抗器または電流検知変圧器を使用することである。例えば、フォワード、フライバックなどの単一の終端処理されたトポロジー、ならびにフルブリッジおよびプッシュプル・トポロジーにおける検知抵抗器の使用は、検知抵抗器の一方の端部が、入力リターンに結合される制御チップのＧＮＤピンに結合されることを可能にし、電流検知を単純化する。一方、検知抵抗器の値は、ノイズフロアより上に検知された信号を維持するために十分大きく、かつ過剰な電力散逸を避けるためにまだ十分小さくなければならない。例えば、ハーフブリッジ・コンバータの場合は、この解決方法は良くない。なぜなら、１つのパワー・スイッチだけが、入力リターンに結合され、検知された信号は、第２の浮動パワー・スイッチを通る電流を反映しないからである。リターン入力経路における検知抵抗器を使用することも、好ましい解決方法ではない。なぜなら、検知された電流は、正確には一次側のスイッチを通る電流ではなく、むしろ入力容量によって平滑化されたコンバータの入力電流であるからである。また、検知されたスイッチ電流は、同様に入力電圧とともに変化する絶縁変圧器の励磁電流による出力インダクタ電流とは異なる。電流検知変圧器を使用することは、以下の２つの主要な理由により実際的ではない。励磁しかつ反映された出力インダクタ電流の合計をまだ測定し、かつ低プロファイル高電力密度スイッチング・レギュレータの実施を困難にする。
【特許文献１】
米国仮出願第６０／３０３１２５号
【非特許文献１】
Ｂｏｂ  Ｍａｍｍａｎｏ、「Ｆｕｅｌｉｎｇ  ｔｈｅ  Ｍｅｇａｐｒｏｃｅｓｓｏｒｓ−Ｅｍｐｏｗｅｒｉｎｇ  Ｄｙｎａｍｉｃ  Ｅｎｅｒｇｙ  Ｍａｎａｇｅｍｅｎｔ」、Ｕｎｉｔｒｏｄｅ  Ｃｏｒｐｏｒａｔｉｏｎ、１９９６年
【特許文献２】
米国特許第５４６５２０１号明細書
【特許文献３】
米国特許第５８７７６１１号明細書
【特許文献４】
米国特許第５９８２１６０号明細書
【特許文献５】
米国特許第６１２７８１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明の目的は、電圧および電流制御技術を有する効果的な絶縁スイッチング・レギュレータを提供することである。
【００１３】
本発明の他の態様は、比較的単純な制御回路で高速過渡応答を有するスイッチング・レギュレータを提供することである。
【００１４】
本発明のさらなる態様は、並列動作を可能にするスイッチング・レギュレータ設計を提供することである。
【課題を解決するための手段】
【００１５】
本発明のこの態様および他の態様は、一般に計算システムで達成されることができ、入力電圧源を備え、かつマイクロプロセッサを含む負荷を給電するスイッチング・レギュレータと、少なくとも２つの制御可能なパワー・スイッチと第１および第２の整流器スイッチとを備えるスイッチング回路と、入力電圧源を出力段に結合する変圧器とを備え、変圧器は、少なくとも２つの制御可能なパワー・スイッチを介して入力電圧源に結合された少なくとも１つの一次巻線と、固有の抵抗を有する第１および第２の二次巻線とを備え、第１および第２の二次巻線は、第１のノードで共に直列に結合され、第１および第２の整流器スイッチは、第２のノードで直列に結合され、第１の二次巻線は、第３のノードで第１の整流器スイッチに結合され、第２の二次巻線は、第４のノードで第２の整流器スイッチに結合され、出力段は、出力段入力および出力段出力を有し、出力段入力は、第１のノードおよび第２のノードに結合され、出力段出力は、負荷回路に結合され、出力段入力および出力段出力は、共通ノードを有し、出力段は、負荷回路に出力電流を提供するインダクタを含み、インダクタが、出力段入力に結合するための第１の端子と出力段出力に結合するための第２の端子を有し、第１の抵抗器は、第１および第２の端子を有し、第２の抵抗器は、第１および第２の端子を有し、コンデンサは、第１および第２の端子を有し、第１の抵抗器の第１の端子は第３のノードに結合され、第２の抵抗器の第１の端子は第４のノードに結合され、第１の抵抗器の第２の端子は第２の抵抗器の第２の端子に結合され、コンデンサの第１の端子は第５のノードに結合され、コンデンサの第２の端子はインダクタの第２の端子に結合され、第５のノードは、スイッチング回路を制御する誤差増幅器の入力に結合される。
【００１６】
本発明の一実施形態において、第３の抵抗器が、電圧降下をさらに調整するためのコンデンサと並列に配置される。
【００１７】
本発明の一実施形態において、第１のインピーダンスは、第５のノードと誤差増幅器の反転入力との間に結合され、第２のインピーダンスは、誤差増幅器の出力と反転入力との間に配置される。
【００１８】
本発明の一実施形態において、第４の抵抗器が、出力電圧を参照電圧に調整するための誤差増幅器の反転入力に接続される。
【００１９】
本発明の一実施形態において、第３のインピーダンスは、出力段出力と前記誤差増幅器の反転入力との間に結合される。一実施形態において、第１のインピーダンスは、ＤＣカップリングを提供し、出力電圧は、負荷に依存し、一方第３のインピーダンスは、改善された過渡応答のためにスイッチング・レギュレータの出力電圧からのＡＣカップリングだけを提供する。さらに他の実施形態において、第１のインピーダンスは、ＡＣカップリングだけを提供し、一方第３のインピーダンスは、負荷に依存しない調節のためのスイッチング・レギュレータの出力電圧からのＤＣカップリングを提供する。ＡＣカップリングだけを提供するために第１のインピーダンスを選択することによって、電流フィードバックが、負荷電流過渡の間だけ誤差増幅器に供給され、したがってより安定な過渡応答を提供する。
【００２０】
本発明の一実施形態において、負荷依存調節を有するスイッチング・レギュレータは、共通参照電圧および負荷に結合された共通出力を共有する複数のスイッチング・レギュレータに並列に結合される。
【００２１】
本発明の目的、利点、および特徴は、添付の図面を関して読むとき、以下の詳細な記載からより明らかに理解されるであろう。
【発明を実施するための最良の形態】
【００２２】
図１を参照すると、マイクロプロセッサ１６を含む負荷１５を給電するスイッチング・レギュレータ１０を有する、例示的な計算システムが示される。スイッチング・レギュレータ１０は、例として示されるハーフブリッジであり、パワー・スイッチ１０１、１０２と、整流器スイッチ１０３および１０４と、入力コンデンサ１１および１２と、出力コンデンサ１０９と、変圧器２００と、インダクタ３００と、誤差増幅器１１０とを有する。誤差増幅器１１０は、パワー・スイッチ１０１および１０２と、整流器スイッチ１０３および１０４とを制御する入力を有する。変圧器２００は、１つの一次巻線２０３と、ノード９で直列に結合された２つの二次巻線２０１および２０２とを有する。二次巻線２０１は、ノード５で整流器スイッチ１０３に結合され、二次巻線２０２は、ノード６で整流器スイッチ１０４に結合される。インダクタ３００は、ノード９とノード８の出力コンデンサ１０９との間に結合される。第１の抵抗器１０５は、ノード５とノード７との間に結合される。第２の抵抗器１０６は、ノード６とノード７との間に結合される。コンデンサ１０７は、ノード７とノード８との間に結合される。ノード７は、次に誤差増幅器１１０の入力に結合される。したがって、第１の抵抗器１０５、第２の抵抗器１０６、およびコンデンサ１０７は組み合わせられ、スイッチング・レギュレータ１０を制御するためのフィードバック経路になる。
【００２３】
より詳細には、ここではハーフブリッジ・レギュレータであるスイッチング・レギュレータ１０は、入力電圧ＶＩＮを受け、入力電圧ＶＩＮを負荷１５で使用するために直流電気絶縁を有するより低い電圧に変換する。負荷１５は、複数のバイパス・コンデンサ１７の例示的な１つと、電源印刷回路板（ＰＣＢ）トレースの分散インダクタンスを示すインダクタンス１８（まとめてインダクタンスとして示される）とを有するマイクロプロセッサ１３としてここでは示される。
【００２４】
スイッチング・レギュレータ１０は、パワー・スイッチ１０１、１０２と、整流器スイッチ１０３および１０４と、入力コンデンサ１１および１２と、出力コンデンサ１０９と、変圧器２００と、インダクタ３００（以下に議論される、固有ＤＣ抵抗値ＲＷを含む）とを有する。入力電圧ＶＩＮは、ノードＢで直列に結合された入力コンデンサ１１および１２に分割される。パワー・スイッチは、入力電圧ＶＩＮを横切るノードＡで直列に結合される。変圧器２００は、ノードＡとノードＢとの間に結合された１つの一次巻線２０３（多数の巻回ＮＰを有する）と、ノード９でインダクタ３００に直列に結合された２つの二次巻線２０１および２０２（以下に記載される、それぞれ固有ＤＣ抵抗値ＲＳ１およびＲＳ２と、漏れインダクタンスＬＳ１およびＬＳ２とを含む）を有する。二次巻線２０１は、ノード５で整流器スイッチ１０３にも結合され、二次巻線２０２は、ノード６で整流器スイッチ１０４にも結合される。インダクタ３００は、ノード８で出力コンデンサ１０９にも結合される。スイッチのための駆動波形は、パワー・スイッチ１０１がオンのとき、パワー・スイッチ１０２および整流器スイッチ１０４が、両方ともオフであり、かつスイッチ１０３がオンであるような駆動波形である。パワー・スイッチ１０１がオン時間の間に、電力はＶＩＮから負荷１５に送られ、負荷電流は、パワー・スイッチ１０１、一次巻線２０３、整流器スイッチ１０３、二次巻線２０１、および出力インダクタ３００を通って流れる。反対に、パワー・スイッチ１０２がオンのとき、パワー・スイッチ１０１および整流器スイッチ１０３が、オフであり、かつ整流器スイッチ１０４がオンである。パワー・スイッチ１０２がオン時間の間に、電力はＶＩＮから負荷１５に送られ、負荷電流は、パワー・スイッチ１０２、一次巻線２０３、整流器スイッチ１０４、二次巻線２０２、および出力インダクタ３００を通って流れる。パワー・スイッチ１０１および１０２の両方がオフのとき、整流器スイッチ１０３および１０４は両方ともオンであり、負荷電流は、インダクタ３００から供給され、整流器スイッチ１０３および１０４と二次巻線２０１および２０２との間で分割される。したがって、パワー・スイッチ１０１および１０２のオフ時間（非導電時間）の間、変圧器２００の巻線は短絡される。第１の抵抗器１０５は、ノード５とノード７との間に結合され、第２の抵抗器１０６は、ノード６とノード７との間に結合される。コンデンサ１０７は、ノード７とノード８との間に結合され、ノード７は、次にインピーダンスＺ１、Ｚ２と演算増幅器１１１との組み合わせを有する誤差増幅器１１０に結合される。インピーダンスＺ１、Ｚ２は、レギュレータ１０の動作全体に対する最適な補償を達成するために反応性要素を含むことができる。
【００２５】
増幅器１１０の出力は、モジュレータ１１２を駆動する。モジュレータ１１２（ここでは、従来のパルス幅モジュレータとして示されている）は、駆動回路１１３の動作パラメータを調整するための信号を生成する。駆動回路１１３は、次に上述されたようにスイッチ１０１、１０２、２０１、および２０２を制御し、出力電圧ＶＯを調節するためにレギュレータの動作パラメータを調整する。当業者は、モジュレータ１１２および駆動回路１１３の様々な構成および動作を容易に理解するであろう。モジュレータは、例えば、パルス幅モジュレータ（ＰＷＭ）、ならびに一定または可変スイッチング周波数で動作する任意の他のタイプのモジュレータであることができる。
【００２６】
抵抗器１０５および１０６とコンデンサ１０７との組み合わせは、レギュレータ１０からの出力電圧ＶＯおよび出力インダクタ電流ＩＯを示す信号を、誤差増幅器１１０に提供するように作用する。出力電流は、インダクタ３００の抵抗値ＲＷの両端の電圧降下と、それぞれ巻線２０１および２０２の抵抗器ＲＳ１およびＲＳ２によって実質的に決定される。コンデンサ１０７両端のＤＣ電圧は、ＶＦ＝（ＲＷ＋ＲＳ／２）ＩＯである。ノード７の電圧は、ほぼＶＯ＋ＩＯ（ＲＷ＋ＲＳ／２）である。ノード７の電圧は、レギュレータ１０の閉鎖ループ特性によって電圧ＶＲＥＦに調節され、出力電圧ＶＯは、ＶＲＥＦ−ＩＯ（ＲＷ＋ＲＳ／２）に実質的に等しく維持される。したがって、出力インピーダンスは、ほぼ抵抗値の合計ＲＷ＋ＲＳ／２である。したがって、出力電圧ＶＯは、電流ＩＯの増加とともに降下する。降下の大きさは、次に、従来技術のように抵抗値ＲＷだけより抵抗値ＲＷおよびＲＳ／２の合計によって決定される。
【００２７】
本発明の主な利点は、コンデンサ１０７両端の電圧ＶＦが、出力インダクタのＤＣ抵抗値および負荷電流に関する、参照によって本明細書に組み込まれる従来技術である米国特許第５８７７６１１号より、（１＋０．５×ＲＳ／ＲＷ）倍大きいことである。なぜ、電圧ＶＦにおける０．５×ＲＳ／ＲＷ倍の増加が、従来技術に対して実際に著しい改善になるかを示すために、以下の例を考慮する。ＩＯ＝４０Ａ、ＲＷ＝０．５ｍΩ、およびＲＳ＝１ｍΩ。従来技術における最大電圧降下は２０ｍＶであるが、本発明においては４０ｍＶであり、したがって増幅のための任意の追加の能動回路なしに２倍大きい。本発明が、より大きい電圧降下を提供し、したがってマイクロプロセッサにおける電力散逸を低減することは明らかである。
【００２８】
上述のように、出力電圧ＶＯは、出力電流ＩＯの増加とともに低減する。ゼロ負荷電流（ＩＯ＝０）で、出力電圧ＶＯ＝ＶＲＥＦである。負荷電流が増加するとき、出力電圧ＶＯは低減し、したがって、ＶＯに等しい開放回路電圧と出力ＤＣ抵抗値（ＲＷ＋ＲＳ／２）とを有する電圧源として作用する。電圧降下の追加の調整が必要である場合には、抵抗器１０８が、コンデンサ１０７両端の電圧を低減するためにコンデンサ１０７両端に追加される。この場合、出力電圧ＶＯは、ほぼＶＲＥＦ−ＩＯ（ＲＷ＋ＲＳ／２）Ｒ１０７／（Ｒ１０７＋ＲＳ／２）であり、ここで、Ｒ１０７は抵抗器１０７の抵抗値である。
【００２９】
さらなる改良は、誤差増幅器１１０への抵抗器１１４の追加である。インピーダンスＺ１と組み合わされた抵抗器１１４は、出力電圧ＶＯが参照電圧ＶＲＥＦの大きさにされることを可能にし、したがって設定されることができる。
【００３０】
抵抗器１０５および１０６とコンデンサ１０７との選択は、出力電流における過渡に対するスイッチング・レギュレータの応答に影響する。スイッチング・レギュレータのパワー段に固有である第１の時定数は、それぞれ二次巻線２０１および２０２の漏れインダクタンスＬＳ１およびＬＳ２とインダクタ３００のインダクタンスＬ０と、それぞれそれらのＤＣ抵抗値ＲＳ１、ＲＳ２、およびＲＷによって限定される。第２の時定数は、それぞれ抵抗器１０５および１０６の抵抗値Ｒ１０５およびＲ１０６と、コンデンサ１０７の容量ＣＦによって限定される。第１の時定数は、等価抵抗値ＲＥＬ＝ＲＷ＋Ｒ１０５‖Ｒ１０６と等価インダクタンスＬＥＬ＝ＬＯ＋ＬＳ１‖ＬＳ２との比として定義され、すなわちＲＥＬ／ＬＥＬである。ここで、記号‖は、それぞれインダクタンスＬＳ１およびＬＳ２と、抵抗値Ｒ１０５およびＲ１０６との並列の組み合わせを表す。コンバータの最も実際的な実現において、漏れインダクタンスＬＳ１およびＬＳ２は、等価インダクタンスがほぼＬＥＬ≒ＬＯであり、かつ第１の時定数がほぼτ１＝ＲＥＬ／Ｌ０である場合のインダクタンスＬ０より、大きさが１桁より小さい。第２の時定数は、等価抵抗値Ｒ１０５‖Ｒ１０６とコンデンサ１０７の容量ＣＦとの積として定義され、τ２＝ＣＦ（Ｒ１０５‖Ｒ１０６）である。
【００３１】
第１の時定数と第２の時定数との間の相対比は、図２に示されるように、出力電流における過渡に対するスイッチング・レギュレータの応答に影響する。ほとんどの場合、最も平坦な応答が最も望ましいことがあり、この場合、第２の時定数が、第１の時定数に実質的に等しく選択され、すなわちτ２＝τ１である。
【００３２】
電流モード制御は、最も安定な過渡応答を提供し、電圧モード制御が、最も速い過渡応答を提供するが、しばしば出力電圧における望ましくない振動を伴うことは当業者には知られている。本発明の一実施形態において、インピーダンスＺ３が、図３に示されるように誤差増幅器１１０に加えられる。ノード７の出力電圧ＶＯおよび電圧に依存する電流は、演算増幅器１１１に供給され、かつ電圧ＶＲＥＦと比較される。最適な過渡応答が、所定の適用に関して達成されるように、インピーダンスＺ１、Ｚ２、およびＺ３が選択される。インピーダンスＺ１は、出力電流に比例する電圧（降下調節および安定過渡応答の両方に必要である）を、演算増幅器１１１に供給し、一方インピーダンスＺ２（高速応答に必要）は、出力電圧ＶＯを演算増幅器１１１に供給する。
【００３３】
本発明の一実施形態において、インピーダンスＺ１は、ノード７から演算増幅器１１１の入力へのＡＣ結合だけを提供するために選択され、一方インピーダンスＺ２は、出力Ｖ０から演算増幅器１１１の入力へのＤＣ結合を提供する。出力電圧調節は、負荷に無関係であって、インピーダンスＺ１を通る電流フィードバックは、負荷電流過渡の間だけ出力電圧調節ループに影響し、より安定な応答を提供する。
【００３４】
本発明の一実施形態において、インピーダンスＺ１は、ノード７から演算増幅器１１１の入力へのＤＣ結合を提供するために選択され、一方インピーダンスＺ３は、出力Ｖ０から演算増幅器１１１の入力へのＡＣ結合だけを提供する。出力電圧調節は、負荷に依存するが、インピーダンスＺ３が無い場合より速い過渡応答を有する。
【００３５】
図１に示されるように抵抗器１０８が使用されるなら、負荷に依存する出力電圧調節を有するいくつかのコンバータは、出力抵抗値ＲＷ＋ＲＳ／２またはその一部を介して提供される共有する固有電流と並列に接続されることができる。多数のレギュレータ１０は、１つのレギュレータ１０が個別に提供できるよりも多くの電流を負荷１５へ並列に提供するように動作することができる。レギュレータは、共通参照電圧ＶＲＥＦ（図１に示されるように）を共有できるか、または独立参照電圧（図１に示されていない）を有することができる。
【００３６】
当業者は、前述の記載および関連する図面に示された教示の恩恵を有する、本発明の多くの修正および他の実施形態に想到する。本明細書における本発明の実施形態は、絶縁されたハーフブリッジ・コンバータとして示された。本発明は、プッシュプル・コンバータ、フルブリッジ・コンバータ、それらの派生形態などの、他の同様のコンバータ・トポロジーに適用されることもできる。
【００３７】
したがって、本発明は、開示された特定の実施形態に限定されず、修正形態および実施形態が、添付の請求項の範囲内に含まれることが理解されるべきである。
【図面の簡単な説明】
【００３８】
【図１】それぞれ電圧および電流制御を有する例示的な並列ハーフブリッジ・スイッチング・レギュレータの例示的な概略図である。
【図２】図１のスイッチング・レギュレータのさらに改善された過渡応答に関する一実施形態の部分回路図である。
【図３】図１に示されるスイッチング・レギュレータの過渡応答に対する、電流センサーにおける異なる値の抵抗器およびコンデンサの効果を示す概略図である。
【符号の説明】
【００３９】
５〜９：ノード
１０：スイッチング・レギュレータ
１１，１２：入力コンデンサ
１３，１６：マイクロプロセッサ
１５：負荷
１７：バイパス・コンデンサ
１８：インダクタンス
１０１，１０２：パワースイッチ
１０３，１０４：整流器スイッチ
１０５，１０６：抵抗器
１０７：コンデンサ
１０９：出力コンデンサ
１１０：誤差増巾器
１１１：演算増巾器
１１２：モジュレータ
１１３：駆動回路
２００：変圧器
２０１，２０２：二次巻線
２０３：一次巻線
３００：インダクタ
【図１】
2004535148.tif 000003
【図２】
2004535148.tif 000004
【図３】
2004535148.tif 000005
【国際公開パンフレット】
2004535148.tif 000006
2004535148.tif 000007
2004535148.tif 000008
2004535148.tif 000009
2004535148.tif 000010
2004535148.tif 000011
2004535148.tif 000012
2004535148.tif 000013
2004535148.tif 000014
2004535148.tif 000015
2004535148.tif 000016
2004535148.tif 000017
2004535148.tif 000018
2004535148.tif 000019
2004535148.tif 000020
2004535148.tif 000021
2004535148.tif 000022
2004535148.tif 000023
2004535148.tif 000024
2004535148.tif 000025
2004535148.tif 000026
2004535148.tif 000027
2004535148.tif 000028
2004535148.tif 000029
2004535148.tif 000030
2004535148.tif 000031
2004535148.tif 000032
【国際公開パンフレット（コレクトバージョン）】
2004535148.tif 000033
2004535148.tif 000034
【国際調査報告】
2004535148.tif 000035