(57)【要約】本発明の１つの実施例に従って簡潔に説明すると、集積回路が、動作周波数および／または集積回路の電圧を調整するために使用可能な電圧調整器およびクロック・ディバイダを有し、動作中に集積回路の電力消費を低減する。
2004526219.tif 000002
【特許請求の範囲】
【請求項１】
ダイナミック・ランダムアクセス・メモリと、
スタティック・ランダム・アクセス・メモリに結合されたプロセッサと、
から構成される装置であって、そのプロセッサが、
出力信号を提供するために適合された位相ロック・ループと、
前記位相ロック・ループから前記出力信号を受信するために適合された第１ディバイダと、
前記位相ロック・ループから前記出力信号を受信し、かつ出力信号を提供するために適合された第２ディバイダと、
から構成されることを特徴とする装置。
【請求項２】
前記プロセッサの前記第２ディバイダが、さらに前記出力信号を少なくとも２つのトランジスタへ提供されるために適合されることを特徴とする請求項１記載の装置。
【請求項３】
前記プロセッサの前記第１ディバイダが、さらに出力信号を提供するために適合され、前記位相ロック・ループが前記第１ディバイダの前記出力信号を受信するために適合されることを特徴とする請求項２記載の装置。
【請求項４】
前記プロセッサの前記位相ロック・ループが、前記第２ディバイダの前記出力信号を受信するために適合されないことを特徴とする請求項３記載の装置。
【請求項５】
前記プロセッサが、さらに前記位相ロック・ループおよび前記第２ディバイダへ結合されたレベル・シフタから構成されることを特徴とする請求項１記載の装置。
【請求項６】
前記プロセッサの前記レベル・シフタが、前記位相ロック・ループの前記出力信号を受信し、かつ入力信号を伴って前記第２ディバイダに提供されるために適合されることを特徴とする請求項５記載の装置。
【請求項７】
前記プロセッサの前記位相ロック・ループが第１電圧領域内で動作するために適合され、かつ前記第２ディバイダが第２電圧領域内で動作するために適合されることを特徴とする請求項１記載の装置。
【請求項８】
前記プロセッサが、さらに、前記プロセッサが動作中に前記第１電圧領域に関連する前記第２電圧領域内の前記電圧を調整するために適合されることを特徴とする請求項７記載の装置。
【請求項９】
前記プロセッサが、さらに割り込み信号を提供するために適合される電圧調整器を含むことを特徴とする請求項１記載の装置。
【請求項１０】
フィードバック・ディバイダおよびクロック・ディバイダへ出力信号を提供するために適合される位相ロック・ループから構成され、前記位相ロック・ループが前記フィードバック・ディバイダの出力信号を受信するために適合されることを特徴とする集積回路。
【請求項１１】
前記位相ロック・ループが、前記クロック・ディバイダの出力信号に結合されないことを特徴とする請求項１０記載の集積回路。
【請求項１２】
前記フィードバック・ループが、前記クロック・ディバイダの出力信号に関連して位相外れにある出力信号を提供するために適合されることを特徴とする請求項１０記載の集積回路。
【請求項１３】
前記クロック・ディバイダからの出力信号を受信するために結合されたコア・ロジックからさらに構成されることを特徴とする請求項１０記載の集積回路。
【請求項１４】
前記コア・ロジックが前記フィードバック・ループの前記出力信号に結合されないことを特徴とする請求項１３記載の集積回路。
【請求項１５】
プロセッサが動作中に前記プロセッサの少なくとも１部へのクロック信号の周波数を低減する段階から構成されることを特徴とする方法。
【請求項１６】
前記周波数を低減する段階が、前記プロセッサが命令を実行している間にプロセッサの少なくとも１部への周波数を低減する段階を含むことを特徴とする請求項１５記載の方法。
【請求項１７】
前記周波数を低減する段階が、前記プロセッサがユーザ・アプリケーションを実行している間にプロセッサの少なくとも１部への周波数を低減する段階を含むことを特徴とする請求項１６記載の方法。
【請求項１８】
前記プロセッサが動作中に前記プロセッサの少なくとも１部への動作電圧範囲を低減する段階を含むことを特徴とする請求項１５記載の方法。
【請求項１９】
位相ロック・ループを伴なうクロック・ディバイダおよびフィードバック・ディバイダを提供する段階をさらに含むことを特徴とする請求項１５記載の方法。
【請求項２０】
前記クロック信号の前記周波数を低減する段階が、前記クロック・ディバイダの出力信号を低減する段階を含むことを特徴とする請求項１９記載の方法。
【請求項２１】
前記クロック・ディバイダの前記出力信号を低減する段階が、前記フィードバック・ディバイダの出力信号を実質上継続する間を含むことを特徴とする請求項２０記載の方法。
【請求項２２】
プロセッサによって消費される電力の総量を低減する方法であって、前記プロセッサは位相ロック・ループおよびクロック・ディバイダを有し、
前記位相ロック・ループへの入力信号の周波数を実質上継続する間に前記クロック・ディバイダの出力の周波数を低減する段階から構成されることを特徴とする方法。
【請求項２３】
前記プロセッサがフィードバック・ディバイダを含み、前記位相ロック・ループへの前記入力信号の前記周波数を実質上継続する段階がフィードバック・ループの出力信号の周波数を実質上継続する段階を含むことを特徴とする請求項２２記載の方法。
【請求項２４】
前記クロック・ディバイダの前記出力の前記周波数を低減する間に前記プロセッサの少なくとも１部の動作を継続する段階をさらに含むことを特徴とする請求項２２記載の方法。
【請求項２５】
前記プロセッサの少なくとも１部への電圧範囲を低減する段階をさらに含むことを特徴とする請求項２４記載の方法。
【請求項２６】
前記プロセッサの少なくとも１部への電圧範囲を上昇する段階をさらに含むことを特徴とする請求項２５記載の方法。
【請求項２７】
前記プロセッサを用いて実行する第１処理の少なくとも１部の動作を停止する割り込み信号を生成する段階をさらに含むことを特徴とする請求項２６記載の方法。
【請求項２８】
前記割り込み信号を生成する段階が、さらに前記プロセッサを用いて第２処理を実質上同時に実行する段階をさらに含むことを特徴とする請求項２６記載の方法。
【請求項２９】
コンピューティング・プラットフォームによって実行されるときに、
クロック・ディバイダの周波数を低減し、
フィードバック・ディバイダの出力信号の前記周波数を維持する、
結果となる命令を格納した格納媒体から構成されることを特徴とする物品。
【請求項３０】
前記命令が、実行されるときに、前記コンピューティング・プラットフォームの少なくとも１部への前記電圧範囲を低減する結果となることを特徴とする請求項２９記載の物品。
【請求項３１】
前記命令が、電圧調整器からの割り込み信号を受信すると実行されることを特徴とする請求項２９記載の物品。
【請求項３２】
フィードバック・ディバイダおよびクロック・ディバイダへ出力信号を提供するために適合される位相ロック・ループから構成され、前記位相ロック・ループが前記フィードバック・ディバイダの出力信号を受信するために適合され、かつ、前記クロック・ディバイダが少なくとも２つの異なった周波数のクロック信号を提供するために適合されることを特徴とする集積回路。
【請求項３３】
前記クロック・ディバイダが、少なくとも２つのクロック信号を前記集積回路の異なった部分へ提供するために適合されることを特徴とする請求項３２記載の集積回路。
【請求項３４】
前記フィードバック・ループが、前記クロック・ディバイダの出力信号に関連して位相外れにある出力信号を提供するために適合されることを特徴とする請求項３２記載の集積回路。
【発明の詳細な説明】
【０００１】
【従来の技術】
一般的に、携帯用の通信または演算装置（例えば、携帯電話、パーソナル・デジタル・アシスタント（ＰＤＡ）等）は、少なくともある程度は、バッテリによって供給される電力の総量により制限される。携帯用装置により消費される電力の総量を低減する従来技術は、携帯用装置の少なくとも一部が使用されないときに、その動作電圧範囲を低減させる。例えば、携帯用装置と関連するプロセッサを、そのプロセッサが使用されないときには、スタンバイ、低電力モードに設定することが望ましい。
【０００２】
一方、プロセッサの動作周波数は、プロセッサが使用されないときに低減する。しかしながら、従来のプロセッサでは、プロセッサによる命令の実行は、周波数が低い間は停止されるので、周波数が調整される間はプロセッサが同期化を失わない。プロセッサの停止は、プロセッサのスループットを減少するとともにユーザに不便な遅延を生み出す。したがって、プロセッサの効率への影響およびユーザにとって生じる不便さを低減しつつ、プロセッサの電力消費を低減させる要求がある。
【０００３】
【好適な実施例の詳細な説明】
本発明の主題は、本明細書において特に指摘されかつ明瞭に主張される。しかしながら、本発明は、構成および動作方法の双方に関し、その目的、特徴および利点とともに、次の詳細な説明を添付の図面とともに参照することにより、最もよく理解されるであろう。
【０００４】
図面に示される要素は、簡略化および明瞭化のために必ずしも正確に縮尺されたものでないことを理解されたい。例えば、いくつかの要素の寸法は他の要素と比較して明瞭化のために強調されている。さらに、適切と考えられるかぎり、参照番号は、関連する要素あるいは類似する要素を示すために繰り返されている。
【０００５】
以下の詳細な説明において、多数の特定された詳細な記述は、本発明を完全に理解するために記されたものである。しかしながら、本発明は、かかる特定の記述がなくても実行できることが、当業者には理解されるであろう。換言すれば、周知の方法、手順、装置、および回路が詳細な説明に記述されていないとしても、それによって本発明が不明瞭にはならない。
【０００６】
次の詳細な説明では、多くの特定の詳細事項が本発明の完全な理解を提供するために行われている。しかしながら、本発明は、これらの特定の詳細事項がなくても実施できることを当業者であれば理解するであろう。別言すると、周知の方法、手順、構成要素および回路は、本発明を曖昧にしないために詳細には述べられていない。
【０００７】
以下の詳細な説明におけるいくつかの部分は、コンピュータ・メモリ内のデータ・ビットまたはバイナリ・デジタル信号に関する動作をアルゴリズムおよびシンボリックな表現で提示されている。これらのアルゴリズム的な説明および表現は、データ処理技術分野の当業者によって用いられるもので、それによってこれらの作業の多くは他の当業者へ伝達され得るものである。
【０００８】
アルゴリズムは、ここでは一般的に、一連の動作の連続または所望の結果を導く動作と考えられる。これらは物理量を物理的に操作することを含む。通常、必ずしも必要ではないが、これらの量は、貯蔵され、転送され、結合され、比較され、および、操作され得る電気的または電磁的信号の形式をとる。主に共通して利用する理由のために、これらの信号をビット、値、要素、シンボル、文字、用語、番号またはそれに類似したものとして参照することは、多くの場合便宜であることがわかる。しかしながら、これらおよび類似した用語の全ては適切な物理量と結びつき、また単にこれらの量に適用される便利な表示に過ぎないと理解されるべきである。
【０００９】
特に別に述べない限り、次の議論から明らかなように、明細書を通じて「処理」、「演算」、「計算」、「判断」、またはこれらに類似する用語を用いる議論は、コンピュータおよびコンピュータ・システムの動作および／または処理、または類似した電気的な演算装置に関するものであり、それはコンピュータ・システムのレジスタおよびメモリ内の物理的な、例えば電気的な量として表されたデータをコンピュータ・システムのレジスタ、メモリまたは他の情報ストレージ、伝送または表示装置内に物理量として表された他のデータへ操作し、および／または変換する。
【００１０】
本発明の実施例は、ここでは動作を実行するための装置を含む。この装置は、望ましい目的のために特に作成されたものでもよく、または、装置内に格納されたプログラムによって選択的に活性化または変更される汎用演算装置を含むものでもよい。かかるプログラムは、例えば、フロッピー・ディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディスクを含むあらゆるタイプのディスク、リード・オンリー・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、電気的にプログラム可能なリード・オンリー・メモリ（ＥＰＲＯＭ）、電気的に消去およびプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）、磁気または光学式カード、または、電子的な命令を格納するために適切であり、かつ、演算装置のためにシステム・バスに結合され得る他のあらゆるタイプの媒体などの記憶媒体上に格納され得るが、これらの記憶媒体に限定されるものではない。
【００１１】
ここに示されるプロセスおよびディスプレイは、特定の演算装置または他の装置に固有的に関連するものではない。さまざまな汎用システムが、ここにおける技術に従ったプログラムで使用することができ、また、望ましい方法を実行するためのより特別な装置を作成するためにも便利であることがわかるであろう。多様なこれらのシステムのための望ましい構造は、以下の説明から明らかになるであろう。さらに、本発明の実施例は、特定のプログラミング言語に関して述べられたものではない。多様なプログラミング言語が、ここに述べられた発明の技術を実行するために使用できるであろう。
【００１２】
以下の説明および特許請求の範囲において、用語「結合」および「接続」が、それらの派生語とともに使用される。これらの用語は、互いに同義語であることを意図するものではない。むしろ、特定の実施例では、「接続」は２またはそれ以上の要素が、互いに直接に物理的または電気的に接触していることを意図するために用いられる。「結合」もまた、２またはそれ以上の要素が、直接に物理的または電気的に接触することを意味する。しかしながら、「結合」は、さらに、２またはそれ以上の要素が、直接に物理的または電気的に接触しないが、なおも互いに協動または相互作用することを意味する。
【００１３】
図１では、本発明に従った実施例１００が説明される。実施例１００は、移動通信装置（例えば、携帯電話）、双方向無線通信システム、一方向ページャ、双方向ページャ、パーソナル通信システム（ＰＣＳ）、携帯用コンピュータ、またはそれらと同等のもの、のような携帯用装置を含む。しかしながら、本発明の範囲および応用は、これらの例に制限されるものではないと理解されるべきである。
【００１４】
実施例１００は、ここではマイクロプロセッサ、デジタル・シグナル・プロセッサ、マイクロコントローラ、またはそれらと同等のものから構成される集積回路１０を含む。しかしながら、集積回路１０の一部のみが図１に含まれると理解すべきであり、本発明の範囲はこれらの例によって制限されない。集積回路１０は、１またはそれ以上のトランジスタから構成されるコア・デジタル・ロジックまたはコア・ロジック５０を含む。本発明の範囲はこの事項に制限されないが、コア・ロジック５０は、例えば、ユーザ・プログラムまたはアプリケーションに関連する命令などの命令を実行するトランジスタから構成される。
【００１５】
集積回路１０は、集積回路１０が動作中にコア・ロジック５０へ電力を供給するために適合された電圧調整器４０をさらに含む。図１に示すように、電圧調整器４０は、集積回路１０内へ集積される。例えば、電圧調整器４０は、集積回路１０と同じ半導体材料の部分上に形成される。しかしながら、本発明の範囲は、この事項に制限されない。他の実施例では、電圧調整器４０は、集積回路１０から分離してもよい。電圧調整器４０は、例えばバッテリような電源６０によって供給される電圧を制御または逓減するために使用されるが、この事項は本発明の範囲を制限するものではない。
【００１６】
集積回路１０が動作する間、電圧調整器は動作電圧範囲（例えば、Ｖｄｄ−Ｖｓｓ）でコア・ロジック５０に提供する。他の実施例では、電圧調整器４０は、制御レジスタ４１を含み、それがセットまたはプログラムされて供給される電圧を指示する。例えば、コア・ロジック５０は、制御レジスタ４１へ制御ワードで書き込まれ、電圧調整器４０によって提供される電圧を指示する。詳細については後述するが、電圧調整器４０によってコア・ロジック５０に供給される電圧範囲は、少なくともある程度は、コア・ロジック５０が動作するための望ましい周波数に応じて調整される。例えば、電圧調整器４０によって供給される電圧範囲は、コア・ロジック５０が低周波数で動作するときには、電力をセーブするために低減される。さらに、周波数の増加が望ましいときには、電圧範囲が増大される。
【００１７】
集積回路１０はまた、位相同期回路（ＰＬＬ）２０を含む。ＰＬＬ２０は、少なくともある程度は、集積回路１０の動作時に同期するクロック信号を提供するために使用される。この特定の実施例と関連する図１に示されるように、ＰＬＬ２０によって提供されるクロック信号は、フィードバック・ディバイダ２５およびクロック・ディバイダ３０へ提供される。ＰＬＬ２０は、フィードバック・ディバイダ２５によって提供された出力信号を基準クロック信号と比較して適切な調整を行い（例えば、電圧制御発振器に印加される電圧を増大または低減する）、その結果、ＰＬＬ２０が、出力信号に従って望ましいクロック信号を提供する。
【００１８】
例えば、ＰＬＬ２０は、位相または周波数検出器を含み、基準クロック・シグナルを、フィードバック構成内のフィードバック・ディバイダ２５の出力と比較するために用いられる。チャージ・ポンプは、電圧制御発振器（ＶＣＯ）に印加された電圧を増大または低減するために使用され、結果としてＰＬＬ２０によって提供されるクロック信号を調整する。図１に示すように、ＰＬＬ２０の出力はフィードバック・ディバイダ２５へ提供されるのみならずクロック・ディバイダ３０にも提供され、その結果クロック・ディバイダ３０は単独でクロック信号を分配するために使用され、その後クロック信号がコア・ロジック５０に提供される。他の実施例では、クロック・ディバイダ３０は、異なる周波数を有しかつ集積回路１０の異なった部分へ提供される複数のクロック信号（例えば、１以上のクロックシグナル）を発生するために使用される。
【００１９】
これに対して、従来のＰＬＬは、典型的には単独のフィードバック・ディバイダを含み、これが基準クロック信号と比較されるフィードバック・クロック信号を提供するのみならず、コア・ロジック・クロック（例えばマイクロプロセッサ）の動作を同期するために使用するクロック信号を提供する。したがって、従来の回路内のフィードバック・ディバイダは、コア・ロジックへクロック信号を提供するのみならず、典型的にはＰＬＬの動作を制御するために使用されるフィードバック・クロック信号を提供する。従来のＰＬＬ内のクロック・ディバイダによって提供されたクロック信号はまたコア・ロジックへ提供されるため、ＰＬＬと関連する電圧または周波数が調整されるときにコア・ロジックの動作を停止させる。プロセッサの動作は、周波数または電圧範囲が変化するときに停止するので、従来のプロセッサの効率やスループットが低減される。
【００２０】
しかしながら、図１に関連する本発明の特定の実施例では、ＰＬＬ２０に印加される電圧が調整されるときにもコア・ロジック５０が動作し続けるため、集積回路１０のスループットや効率を改善することができる。この理由は、少なくともある程度は、電圧調整器４０によってＰＬＬ２０に印加される電圧が調整されているときにも、ディバイダ３０がクロック信号を伴ってコア・ロジック５０を提供できるためである。図１に示すように、クロック・ディバイダ３０によって発生した出力クロック信号はＰＬＬ２０へ提供されず、フィードバック・ディバイダ２５によって提供される出力信号のためにコア・ロジック５０の動作が制約されたり停止されることがない。必ずしも全てではないが、いくつかの実施例において、クロック・ディバイダ３０によって提供されるクロック信号の位相は、フィードバック・ディバイダ２５またはシステム基準クロックの出力信号に関する位相よりもわずかに外れている。それ故に、いくつかの実施例では、コア・ロジック５０が非同期バスを含み、非同期入力／出力（Ｉ／Ｏ）信号を使用することが望ましい。
【００２１】
本発明の特定の実施例は、集積回路が動作している間の集積回路の電力消費を低減するために使用できる。例えば、ユーザが経験する顕著なパフォーマンス低下を生じさせることなく低周波数を使用して実行できるアプリケーションを実行している場合は、電力を節約するために周波数は低減される。図２では、本発明の実施例に従って電力消費を低減する方法が提供される。初めに、コア・ロジック５０によって使用される新たな周波数が、現在の周波数よりも低い場合（ブロック２００）は、コア・ロジック５０（図１参照）は制御信号をクロック・ディバイダ３０へ送り、その結果クロック・ディバイダ３０は、より低いクロック周波数をコア・ロジック５０へ提供することができる。
【００２２】
これはＰＬＬ２０の動作に影響を及ぼすことなく行うことができ、それ故に、フィードバック・ディバイダ２５によって提供されるクロックの周波数は、実質上安定または不変に保たれ得ることに注意されたい。同様に、クロック・ディバイダ３０によって提供されるクロック周波数は、コア・ロジック５０がまだ動作している（例えば、命令を実行している）間に変更することができる。電力は、周知のＰ＝ＣＶ２ｆ、ここでｆは動作周波数、Ｃはスイッチド・キャパシタンス、Ｖは電力供給電圧である、によって供給電圧と関係するので、周波数における低減は、電力供給において直線的な低減を生じる。したがって、集積回路１０は、コア・ロジック５０の周波数の低減によって、電力消費における利益をほとんど即時に認識できるであろう。
【００２３】
その後、コア・ロジック５０は制御信号を制御レジスタ４１へ送り、電圧調整器４０によって提供される電圧範囲を低減する。その結果、これがコア・ロジック５０の全部または１部に印加される電圧範囲を低減する。電力は電圧の２乗に比例するので、集積回路１０によって消費される電力の総量は、供給電圧を低減せしめることによって劇的に低減することができる。本実施例では、クロックは継続的に印加されるので、集積回路によって作業が停止することがない点に注意されたい。
【００２４】
コア・ロジック５０によって提供される新たな周波数が、現在の周波数よりも高い場合（ブロック２００）は、コア・ロジック５０へ印加される電圧は最初増大する。それ故に、コア・ロジック５０は最初に電圧調整器４０が安定か、あるいは変化しているのかを決定する（ブロック２０４）。例えば、電圧調整器４０がすでに生成された電圧を増大する過程にある場合は、ひとたびそれが新たな値に達すれば電圧を増大する必要がなくなる。従って、信号（例えば、Ｖｓｔａｂｌｅ）が非活性であるときは、これは、電圧調整器４０がすでに電圧を増大する過程にあることをコア・ロジック５０へ知らせるために使用される。従って、コア・ロジック５０は、Ｖｓｔａｂｌｅ信号が活性化されるまで待機する（ブロック２０５）。
【００２５】
電圧調整器が安定であるが、十分に高い電圧を生成していない場合は、コア・ロジック５０は制御レジスタ４１をプログラムし、電圧調整器４０は電圧範囲を上昇させる（ブロック２０６）。電圧が電圧調整器４０によって増大される間は、電圧を増大させる処理またはスレッドの実行を停止することが望ましい。したがって、コア・ロジック５０は、電圧調整器４０が安定するまで、この特定の処理の実行を停止する。信号Ｖｓｔａｂｌｅは、コア・ロジック５０内で割り込みを生成するために用いることができ、現在電圧範囲が高く、このスレッドが実行を継続してもよいことを示すが、本発明の範囲は、この事項に限定されるものではない。しかしながら、低い電圧でコア・ロジック５０によって実行されていた他の処理の実行を停止する必要はないことに注意すべきである。現在の電圧が十分である場合は、コア・ロジック５０の動作は継続し、それ故、この動作は、電圧が増大する間、ほとんど影響を受けることがない。その結果、停止される処理の数が減少するので、集積回路１０の全体のスループットおよび効率を増大する。
【００２６】
一旦電圧が増大されると、コア・ロジック５０は制御信号をクロック・ディバイダ３０へ送り、その結果、コア・ロジック５０へ提供されるクロック信号の周波数が増大する（ブロック２０８）。図１に示すように、実施例１００は、動作中に集積回路１０の周波数および電圧を増大または低減するために使用するイベントのシーケンスを制御するための命令を格納するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）７０のようなメモリ装置を含んでもよい。
【００２７】
図３では、本発明に従って実施例３００が提供される。図示のように、集積回路１０は、１またはそれ以上の電圧領域３０２−３０３に分割し得る。領域３０２−３０３における動作電圧範囲は、相互に関連して変更可能である。例えば、電圧領域３０２内のトランジスタは、大地に対して約３．０ボルトのＶｄｄ電圧が与えられ、一方、電圧領域３０３内のトランジスタは、大地に対して約０．９ボルトの電圧が与えられる。本発明の範囲は、これらの特定の電圧に限定されない理解されるべきである。他の実施例では、電圧領域３０２の電圧範囲は１から５ボルトの範囲でもよく、一方、電圧領域３０３の電圧範囲は、０．３から１ボルトの範囲でもよい。
【００２８】
本発明の範囲は、この事項に制限されるものではないが、ＰＬＬ２０は別の電源に接続されるので、領域３０３の電圧範囲は、ＰＬＬ２０の動作に影響を与えることなく電圧領域３０２に対して低くできる。集積回路１０はレベル・シフタ３０１を含み、これが電圧領域３０２から電圧領域３０３の適切な電圧範囲へ信号の電圧範囲を変換するために使用される。本発明の特定の実施例は、コンピュータの要求が低いときに、線形の周波数と２乗法則による電圧降下との結合による電力消費における改善であると認識される。プロセッサの電力供給電圧、そして電力消費は、動的なオン・デマンド方法における動作周波数と同様に、プロセッサ上で実行されるソフトウェアによって制御される。コンピュータ的に集約されたタスクの始まりを決定することにより、制御されるオペレーティング・システムは、動作周波数と電力供給電圧の双方を制御するビットを設定し、望ましいコンピュータのパフォーマンスを与えながらも、与えられたタスクのために電力消費の低減をもたらす。コンピュータ的に集約されたタスクが完成すると、同一のメカニズムが、非常に低い状態へ供給電圧および周波数を低減するために使用される。これらの変化の間に、クロックが走り続け、有益な仕事を遂行する。
【００２９】
図４は、プロセッサの動作周波数および電圧を変化することによって電力消費が調整されるときの、プロセッサのパフォーマンスを図示する。図５は、特定のユーザやシステム・アプリケーションにとって望ましいパフォーマンスを提供するためには、どのようにプロセッサの電力消費が調整されるのかを図示する。図６は、動作周波数および電圧範囲を調整することによって認識される消費電力の改善を図示する。
【００３０】
本発明のある種の特徴がここに図示されかつ説明される一方、多くの修正、代替、変更、および均等が当業者によってもたらせられるであろう。従って、添付の請求項は、本発明における真の精神の範囲に入るものとして、このような全ての修正や変更をカバーすることが意図されている。
【図面の簡単な説明】
【図１】本発明に従った実施例のブロック図である。
【図２】本発明の特定の実施例に従った電力消費を低減する方法のフロー・チャートである。
【図３】本発明の他の実施例のブロック図である。
【図４】本発明の特定の実施例によって認識される電力消費における改良を示すグラフである。
【図５】多様なアプリケーションによって消費される電力の総量を示すグラフである。
【図６】本発明の特定の実施例によって認識される電力消費における改良を示すグラフである。
【図１】
2004526219.tif 000003
【図２】
2004526219.tif 000004
【図３】
2004526219.tif 000005
【図４】
2004526219.tif 000006
【図５】
2004526219.tif 000007
【図６】
2004526219.tif 000008
【国際公開パンフレット】
2004526219.tif 000009
2004526219.tif 000010
2004526219.tif 000011
2004526219.tif 000012
2004526219.tif 000013
2004526219.tif 000014
2004526219.tif 000015
2004526219.tif 000016
2004526219.tif 000017
2004526219.tif 000018
2004526219.tif 000019
2004526219.tif 000020
2004526219.tif 000021
2004526219.tif 000022
2004526219.tif 000023
2004526219.tif 000024
2004526219.tif 000025
2004526219.tif 000026
2004526219.tif 000027
2004526219.tif 000028
2004526219.tif 000029
2004526219.tif 000030
2004526219.tif 000031
2004526219.tif 000032
2004526219.tif 000033
2004526219.tif 000034
2004526219.tif 000035
2004526219.tif 000036
2004526219.tif 000037
2004526219.tif 000038
【国際公開パンフレット（コレクトバージョン）】
2004526219.tif 000039
2004526219.tif 000040
【国際調査報告】
2004526219.tif 000041
2004526219.tif 000042