(57)【要約】【解決手段】多層及び多機能印刷回路板（ＰＣＢ）は、各々が４つ若しくは６つのレイヤーを有しかつ単一の巻線を含む複数のＰＣＢ（５２５，５３０及び５３５）及びプレーナ技術を使って形成された磁気コンポーネントを画成する。巻線（５４０）のひとつのセットはインダクタとして構成され、巻線の第２のセット（５２６，５２７及び５３６）は変圧器として構成される。ＰＣＢ上の巻線のひとつのセットをメイン回路板へ結合するピン（５０１−５０７）が巻線の他のセットを含むＰＣＢを貫通しないようにＰＣＢはオフセット構造で堆積される。本発明はインダクタ及び変圧器の両方として機能するように構成される。
2004503078.tif 000002
【特許請求の範囲】
【請求項１】
電気デバイスであって、
多層構造にまとめられた複数の印刷回路板と、
変圧器の一次巻線から成る少なくとも第１の複数の印刷回路板と、
変圧器の二次巻線から成る少なくとも第２の複数の印刷回路板と、
出力インダクタとして構成される少なくともひとつの導体プレートと、
一次巻線、二次巻線及び導体プレートをメイン回路板に電気的に結合するよう構成された複数の結合ピンと、
から成る電気デバイス。
【請求項２】
請求項１に記載のデバイスであって、複数の結合ピンの各ピンは、一次巻線から成る少なくとも第１の複数の印刷回路板のみ若しくは二次巻線から成る少なくとも第２の複数の印刷回路板のみを貫通する、ところのデバイス。
【請求項３】
請求項２に記載のデバイスであって、一次巻線から成る少なくとも第１の複数の印刷回路板及び二次巻線から成る少なくとも第２の複数の印刷回路板は互いに電気的に分離されている、ところのデバイス。
【請求項４】
請求項１に記載のデバイスであって、少なくとも第１の複数の印刷回路板は少なくとも第２の複数の印刷回路板からの２つの印刷回路板の間にサンドイッチされる、ところのデバイス。
【請求項５】
請求項１に記載のデバイスであって、さらにメイン回路板から成り、複数の結合ピンは一次巻線、二次巻線及び導体プレートを前記メイン回路板に結合する、ところのデバイス。
【請求項６】
請求項１に記載のデバイスであって、一次巻線から成る１つの印刷回路板及び二次巻線から成る２つの印刷回路板が存在する、ところのデバイス。
【請求項７】
請求項１に記載のデバイスであって、複数の印刷回路板の各々は多層板から成る、ところのデバイス。
【請求項８】
請求項１に記載のデバイスであって、導体プレートは銅プレートである、ところのデバイス。
【請求項９】
電気コンポーネントであって、
複数のコア部材と、
多層構造に堆積可能なように構成された複数の印刷回路板と、
複数のコア部材の第１コア部材と第２コア部材との間に配置された変圧器の一次巻線から成る複数の印刷回路板の少なくとも第１のひとつと、
複数のコア部材の第１コア部材と第２コア部材との間に配置された変圧器の二次巻線から成る複数の印刷回路板の少なくとも第２のひとつと、
複数のコア部品の前記第２コア部材と第３コア部材との間に配置された少なくともひとつの導体プレートと、
一次巻線、二次巻線及び導体プレートをメイン回路板へ電気的に結合するよう構成された複数の結合ピンであって、前記複数の結合ピンの各ピンは複数の印刷回路板の少なくとも第１のひとつ若しくは複数の印刷回路板の少なくとも第２のひとつのみを貫通する、ところの複数の結合ピンと、
から成る電気デバイス。
【請求項１０】
請求項９に記載の電気デバイスであって、コア部材はフェライト材料から製造される、ところの電気デバイス。
【請求項１１】
請求項９に記載の電気デバイスであって、導体プレートは銅プレートである、ところの電気デバイス。
【請求項１２】
請求項９に記載の電気デバイスであって、導体プレート並びに第２及び第３コア部材は出力インダクタとして構成される、ところの電気デバイス。
【請求項１３】
請求項９に記載の電気デバイスであって、複数の印刷回路板の少なくとも第１のひとつは複数の印刷回路板の少なくとも第２のひとつからの２つの印刷回路板の間にサンドイッチされる、ところの電気デバイス。
【請求項１４】
請求項１３に記載の電気デバイスであって、一次巻線から成るひとつの印刷回路板及び二次巻線から成る２つの印刷回路板が存在する、ところの電気デバイス。
【請求項１５】
請求項９に記載の電気デバイスであって、複数の印刷回路板の各々は多層板である、ところの電気デバイス。
【請求項１６】
請求項１５に記載の電気デバイスであって、複数の印刷回路板の各々は４から６層から成る、ところの電気デバイス。
【請求項１７】
請求項９に記載の電気デバイスであって、一次巻線から成る複数の印刷回路板の少なくとも第１のひとつ及び二次巻線から成る複数の印刷回路板の少なくとも第２のひとつは互いに電気的に分離されている、ところの電気デバイス。
【請求項１８】
電気デバイスを製造する方法であって、
少なくともひとつのコイルを複数の印刷回路板の各々に印刷する工程と、
少なくともひとつのコイルが変圧器の一次巻線から成るように複数の印刷回路板の少なくとも第１を配線する工程と、
少なくともひとつのコイルが変圧器の二次巻線から成るように複数の印刷回路板の少なくとも第２を配線する工程と、
複数の印刷回路板を多層構造に堆積する工程と、
導体プレートが出力インダクタとして構成されるように導体プレートを配線する工程と、
結合ピンを介して複数の印刷回路板及び導体プレートをメイン回路板に結合する工程と、
から成る方法。
【請求項１９】
請求項１８に記載の方法であって、結合ピンを介して複数の印刷回路板を結合することにより、結合ピンを介して導体プレートを結合することによって作成される磁束と対向する磁束が作成される、ところの方法。
【請求項２０】
請求項１８に記載の方法であって、複数の印刷回路板を結合する際に、複数の結合ピンの各ピンは一次巻線から成る複数の印刷回路板の少なくとも第１若しくは二次巻線から成る複数の印刷回路板の少なくとも第２のみを貫通する、ところの方法。
【請求項２１】
請求項１８に記載の方法であって、複数の印刷回路板の少なくとも第１は複数の印刷回路板の少なくとも第２と物理的若しくは電気的に接触しないように堆積される、ところの方法。
【請求項２２】
請求項１８に記載の方法であって、複数の印刷回路板のひとつの印刷回路板は変圧器の一次巻線から成り、複数の印刷回路板の２つの印刷回路板は変圧器の二次巻線から成る、ところの方法。
【請求項２３】
請求項２２に記載の方法であって、さらにメインスイッチを電源に結合する工程から成り、該メインスイッチは電気デバイスへの電力を制御するように構成される、ところの方法。
【請求項２４】
請求項２３に記載の方法であって、出力インダクタはメインスイッチがオンのときエネルギーを貯蔵するように構成され、メインスイッチがオフのとき貯蔵されたエネルギーを負荷へ与えるよう構成される、ところの方法。
【請求項２５】
請求項１８に記載の方法であって、導体プレートは銅プレートである、ところの方法。
【請求項２６】
請求項１８に記載の方法であって、複数の印刷回路板の各々は多層である、ところの方法。
【請求項２７】
請求項２６に記載の方法であって、複数の印刷回路板の各々は４から６層から成る、ところの方法。
【請求項２８】
請求項１８に記載の方法であって、さらにスイッチモード電源を通じて電気デバイスへ電力を供給する工程から成る方法。
【請求項２９】
電気コンポーネントであって、
複数のコア部品と、
多層構造で構成された複数の印刷回路板と、
変圧器の一次巻線をから成る少なくともひとつのコイルを画成するために複数の印刷回路板の少なくとも第１を配線するための手段と、
変圧器の二次巻線をから成る少なくともひとつのコイルを画成するために複数の印刷回路板の少なくとも第２を配線するための手段と、
複数の印刷回路板を多層構造に堆積するための手段と、
導体プレートが出力インダクタとして構成されるところの導体プレートと、
複数の印刷回路板及び導体プレートをメイン回路板へ結合するための手段と、から成る電気コンポーネント。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は概してマイクロ電子応用のためのミニチュア印刷回路板（ＰＣＢ）に関する。特に本発明は変圧器及びインダクタのような静電磁コンポーネント用の多層及び堆積可能なミニチュア印刷回路板に関する。
【０００２】
発明の背景
変圧器及びインダクタは電気デバイス及び電源ユニット内で使用される電磁コンポーネントとして広く知られている。概して、変圧器及びインダクタのような静磁コンポーネントは円形の断面を有する通常の導線の巻線を使用して伝統的に製造されてきた。従来の変圧器は一次コイルと二次コイルとの間の絶縁体ギャップから成り、二次コイル内で生成される電圧は一次コイルに適用される電圧に一次コイルと二次コイルとの間の巻率を掛け算することによって決定される。これら従来の構造体の製造はコア若しくはボビンの回りにワイヤを巻く工程を含み、その処理はしばしばかなりの量の高価な手作業を含む。また、高電力の適用にはしばしば大きいコア及び巻線用の大きいサイズのワイヤを有する磁気コンポーネントが必要である。たとえ変圧器及びインダクタが電気的装置の本質的なコンポーネントであるとしても、それらは歴史的に小型化することが最も困難であった。
【０００３】
回路サイズ及び電力密度に関する新しい動作要求及び回路製造コスト削減要求の高まりにより、従来の静磁気コンポーネントは回路コンポーネントとしてそれほど魅力的でなくなった。例えば、最近設計された回路は電力回路に許される減少した空間を収容するのに低プロファイルを必要とする。これらの目的を達成するには低プロファイル及び低コストのコンポーネント組立を達成するよう磁気コンポーネントの設計変更が必要であった。
【０００４】
フレキシブルな回路及び多層印刷回路板（ＰＣＢ）技術によって製造されたプレーナ磁気コンポーネントは新しい動作及びコスト要求をアドレスするための他の方法を提供する。プレーナ技術によって、変圧器は単一若しくは多層印刷回路板から形成された。図１Ａは印刷回路板から構成された典型的なプレーナ変圧器の例を示す。特に、図１Ａは電気的装置のメインボード１１０に取り付けられたそのようなコンポーネント１００の側面図を示す。コンポーネント１００は複数の内部レイヤーを有するＰＣＢ１３０を含む。ＰＣＢ１３０の巻線はピン１４０及び１５０と結合することによってメインボードに結合される。図１Ｂはコンポーネント１００が組み立てられる方法を示し、図２はＰＣＢ１３０の個々のレイヤーを略示する。
【０００５】
コンポーネント１００の基本的構造はひとつ若しくはそれ以上のインダクタターンを形成するＰＣＢ１３０の各レイヤー上の螺旋コンダクタから成る。図１Ｂに示されるように、コア１２０は２つの独立かつ同一のＥ形状の部位１２２及び１２４から成る。各Ｅ形状部位１２２、１２４は中央レッグ１２６及び２つの外側レッグ１２８を含む。穴１３２はＰＣＢ１３０の中心にドリルで開けられる。Ｅ形状部位１２２、１２４の中央レッグ１２６はコア１２０の一部を形成するよう穴１３２内で支持される。中央レッグ１２６は円形の断面を有し、外側レッグ１２８は円形若しくは長方形の断面を有する。Ｅ形状部位１２２、１２４の残りの部分はフェライト棒によって形成され、レッグ１２６、１２８へ接着される。各Ｅ形状部位のレッグ１２６、１２８が一緒に接着されるように、Ｅ形状部位１２２、１２４は組み立てられる。一次及び二次巻線を結合する一次及び二次ピンはそれぞれ以下で説明されるようにＰＣＢの外側エッジ付近にドリルで開けられた端子穴１３４を通じてＰＣＢを貫通する。
【０００６】
螺旋コンダクタの幅は通電要求に依存する。すなわち、通電要求が大きくなるほど、コンダクタの幅が広くなる。典型的に、所定の領域がインダクタ用に確保され、周知の印刷回路板技術（例えば、米国特許第５，５２１，５７３号）にしたがって、各レイヤー上にひとつ若しくはそれ以上のターンが印刷される。各レイヤーがそのように印刷された後、レイヤーはガラスエポキシによって多層ＰＣＢ内で一緒に接着される。異なるレイヤーのターンを相互に連結するために通孔バイア若しくはブラインドバイアが使用される。
【０００７】
通孔バイアは螺旋コンダクタの２つの端部を横切る位置でレイヤーを通じてドリルで穴を開け、その後水溶性接着剤によって穴の内側面を散布することによって形成される。次に、銅が導体を相互に連結するために接着剤の上に無電解めっきされる。次に、付加的な銅が所望の厚さで無電解銅めっき上に電解めっきされる。最後に、穴は銅めっきを保護するべくはんだで埋められる。すべてのターンを直列に接続するために隣りのレイヤーの螺旋コンダクタの各対に対して別々のバイアが要求される。そのような通孔バイアの各々は他の導体を横切らないように配置される。
【０００８】
レイヤーが一緒に接着される前に選択されたレイヤー内に穴をドリルで開けることでブラインドバイアが形成される。その後、レイヤーは連続的に一緒に接着され、露出しながら、穴の内面にはニッケルを散布され、銅で無電解めっきされ、その後はんだで埋められる。生成されたバイアは電気的に結合するように要求された２つのレイヤー間で伸長する。したがって、穴は他のレイヤーを通過せず、バイアをクリアするためにこれら他のレイヤーには領域が要求されない。しかし、ブラインドバイア製造処理は通孔製造処理より非常に高価である。図１Ａに戻って、一次巻線（図示せず）に結合する一次ピン１４０及び二次巻線（図示せず）に結合する二次ピン１５０はその後多層ＰＣＢ１３０を貫通するように配置される。
【０００９】
図２はＰＣＢの従来のプレーナ技術によって印刷コイルを製造するための処理を示す。図２のＰＣＢのレイヤーにおいて、一次巻線及び二次巻線は５つのレイヤー２００、２２０、２４０、２６０及び２８０からの複数のコイルトレースを結合することによって形成される。例えば、一次巻線はレイヤー２００上のコイルトレース２０４に結合された外側端子２０２を有する。コイルトレース２０４の内側端子はバイアを通じて内部周辺端子２０８によってレイヤー２４０上の結合トレース２４２の内側端子へ結合される。結合トレース２４２の外側端子はレイヤー２８０上のコイルトレース２８４の外側端子２８２へバイアを通じて一次端子２１０によって結合される。コイルトレース２８４の内部端子はバイアを通じて周辺端子２８６によってレイヤー２４０上の結合トレース２４４の内部端子へ結合される。結合トレース２４４は外側端子２４６へ結合され、それによってレイヤー２００及び２８０上のコイルトレース２０４及び２８４から外側端子２０２と２４６との間で一次コイルが形成される。
【００１０】
二次巻線はレイヤー２２０上のコイルトレース２２４及びレイヤー２６０上のコイルトレース２６４を同様に結合することによって形成される。コイルトレース２６４の外側端子２６２は一次端子２６６によってバイアを通じてコイルトレース２２４の対応する外側端子２２２へ結合される。コイルトレース２２４の内側端子は周辺端子２２６によってバイアを通じてコイルトレース２８４の内側端子へ結合される。各コイルトレース２２４及び２６４の内側端子は結合され各コイルトレース２２４及び２６４の外側端子は結合されているため、コイルトレース２２４及びコイルトレース２６４は並列に接続される。
【００１１】
図３は各個々のレイヤーが別々に示されるところの典型的な１２層レイアウトを示す。これらのレイヤーは一次巻線及び二次巻線を有するＰＣＢを形成するために図２を参照して上記されたものと類似の方法で結合される。この従来のレイアウトにおいて、１２層ＰＣＢは図２を参照して説明されたものと類似の一次及び二次巻線の両方のトレースを含む。しかし、結果として、一次及び二次巻線は物理的に互いに近接若しくは接触して配置されるため、電気的フラッシュオーバーの重大な危険性が生じる。
【００１２】
図４はＰＣＢからの一次巻線及び二次巻線がどのように変圧器として配設されるかを略示したものである。図２を再び参照して、ＰＣＢのレイヤー上にトレースされた巻線は外部端子２０２及び２８２を有する一次巻線及び外部端子２２６及び２６２を有する二次巻線を形成する。図４に示されるように、一次巻線４２０は端子２０２及び２８２においてピン４３０及び４４０によってメインボード１１０へ結合される。二次巻線４６０は端子２２６及び２６２においてピン４７０及び４８０によってメインボード１１０へ結合される。二次巻線４２０は線４９０で表されたコア１２０の絶縁材料によって二次巻線４６０と向かい側に構成される。
【００１３】
磁気コンポーネントの伝統的な構造に対してかなりの改良はされたが、これらの処理は現代の回路設計の性能及びコスト目標にはまだ合致していない。特に、この従来のプレーナ処理は多くの設計、コスト及び動作上の短所をもたらす。
【００１４】
上記したように、今日の応用は設計上の空間制限を益々要求している。結果的に、電気的コンポーネントのサイズをさらに減少させるための努力が続けられている。例えば、電源は過去数年の間にサイズが大きく縮小された。結果として、プレーナ磁気コンポーネントに利用可能な空間が極端に制限された。したがって、従来のプレーナ技術における１２層構造は回路設計を縮小するのに重大な障害をもたらす。
【００１５】
現在のサイズ制約に密接なのはより廉価でかつより信頼できる応用に対する増えつづける要求である。従来の１２層プレーナコンポーネントもまた極端にコスト高であることがわかる。従来のプレーナ磁気コンポーネントは要求されたパラメータ（例えば、ターン率）に依存して各回路設計に対してカスタマイズされなければならない。もしパラメータが変化すると、新しいプレーナ磁気コンポーネントがカスタム製造されなければならない。したがって従来のプレーナ技術を使った磁気コンポーネントの製造は回路パラメータが変化するたびに生じる新しいＰＣＢ構成に伴った実質的なコストを要求する。
【００１６】
さらに、現在のプレーナ技術は高ポテンシャル応用に関連する深刻な動作上の問題を生じさせる。従来のボード内のピンはさまざまな位置でＰＣＢレイヤーを貫通し、ほとんどすべてのレイヤーの厚みを通じて伝わるが、あるピンのみがあるレイヤーに電気的に結合される。従来のプレーナコンポーネント内のピンはさまざまな位置でボードを完全に貫通するため、あるレイヤーに電気的に接合されたあるピンによって、電気的なフラッシュオーバーによる破損の重大な危険性が存在する。最後に、そのような多くのレイヤーボードは重ね合わせるのに大きな圧力を要求し、それによって製造中にレイヤー上により高いせん断力が作られる。上下のレイヤーに関する各個々のレイヤーの横移動はコンポーネントの動作に重大な欠陥を生じさせ、特に一次と二次巻線との間で要求される最小空間を侵害する。
【００１７】
したがって、現在の電子技術の動作及びサイズ要求を満足させるだけでなくフラッシュオーバーの問題及び現在のプレーナ技術の高コストを避ける静電磁コンポーネントが必要とされる。また、特定の応用のニーズに合うようユーザーがコンポーネントのパラメータを変更できる構成可能でカスタマイズ可能な能力を与える付加的な利益を提供する電気デバイスが必要とされる。
【００１８】
発明の要旨
以下に説明される発明の実施例は、多層堆積可能ＰＣＢを利用する集積磁気コンポーネントを提供し、高周波、高密度の直流−直流（ＤＣ−ＤＣ）ＳＭＰＳコンバータ用にインダクタの貯蔵能力を変圧器の昇圧、降圧若しくは絶縁利益と単一構造内で組み合わせる。カスタマイズ可能な構成を有する本発明の新規な構成は従来技術に関連する欠点及び問題を克服することができる。
【００１９】
発明のひとつの実施例は複数のコア部材及びコア部材の間に多層構成で積み重ねられた複数の印刷回路板を含む。第１の印刷回路板は変圧器の一次巻線を形成するよう構成される。印刷回路板の第２セットは変圧器の二次巻線を形成するよう構成される。導体プレートは出力インダクタターンとして構成される。コネクタピンは複数の印刷回路板をメイン回路板に電気的に接続するよう構成される。各コネクタピンは一次巻線を含む印刷回路板若しくは二次巻線を含む印刷回路板のみを貫通する。
【００２０】
他の実施例は３つのフェライトコア部分を含む。ひとつのコア部分は変圧器内で使用され、ひとつのコア部分はインダクタ内で使用され、変圧器及びインダクタは中央コア部分を共有する。変圧器及びインダクタの巻線は、変圧器によって作られる磁束及びインダクタによって作られる磁束が互いに相殺するように結合され、それによって変圧器及びインダクタによって供給されるコア部分のサイズが最小化される。
【００２１】
他の実施例は、複数の印刷回路板の各々に少なくともひとつのコイルを印刷する工程、一次巻線及び二次巻線を画成するために印刷回路板上にコイルを含むよう複数の印刷回路板上に電気的結合を構成する工程を含む電気デバイスの製造方法から成る。導体プレートは出力インダクタとして構成される。印刷回路板及び導体プレートはスタック状に構成され、導体プレート、印刷回路板上の一次巻線及び印刷回路板上の二次巻線は、一次巻線に結合するコネクタピンが一次巻線を含む印刷回路板のみを貫通しかつ二次巻線に結合するコネクタピンが二次巻線を含む印刷回路板のみを貫通するように、コネクタピンによってメイン回路板に結合される。
【００２２】
発明の詳細な説明
図５及び６は集積磁気コンポーネント５００のひとつの実施例の斜視図である。集積磁気コンポーネント５００は多層堆積可能ＰＣＢを利用し、高周波、高密度の直流−直流（ＤＣ−ＤＣ）ＳＭＰＳコンバータ用にインダクタの貯蔵能力と変圧器の昇圧、降圧若しくは絶縁利益を単一の構造内で組み合わせる。集積磁気コンポーネント５００は上部コア部分５１０、中央コア部分５１５及び下部コア部分５２０を含む。銅プレート５４０は上部コア部分５１０と中央コア部分５１５との間に配置される。
【００２３】
図５に示される後方図を参照すると、一次ＰＣＢ５２５が下部コア部分５２０と中央コア部分５１５との間に配置される。図６に示される前方図を参照すると、２つの二次ＰＣＢ５３０、５３５が下部コア部分５２０と中央コア部分５１５との間に配置される。ＰＣＢ５２５、５３０、５３５は多層ＰＣＢであるが、単一層ＰＣＢも使用され得る。図５及び６に示されるように、一次ＰＣＢ５２５は二次ＰＣＢ５３０、５３５の間にサンドイッチされる。
【００２４】
７つの結合ピン５０１、５０２、５０３、５０４、５０５、５０６及び５０７が堆積したＰＣＢ５２５、５３０、５３５及び銅プレート５４０を以下に説明するように貫通する。変形的に、必要によりより多くの若しくはより少ないピンが使用されてもよい。ピン５０１、５０２、５０３、５０４、５０５、５０６及び５０７は各ＰＣＢ５２５、５３０、５３５及び銅プレート５４０内に埋め込まれた巻線（図示せず）のさまざまな外側端子をメイン回路板５９０に結合するよう作用する。
【００２５】
図７は明示のために上部コア部分５１０及び銅はく５４０を除去した状態の集積磁気コンポーネント５００の実施例の分解斜視図である。一次ＰＣＢ５２５及び２つの二次ＰＣＢ５３０及び５３５は下部コア部分５２０上に載置される。ＰＣＢ５２５、５３０及び５３５は中央コア部分５１５の円柱部材（図示せず）及び下部コア部分５２０の円柱部材（図示せず）を収容するための中空の中心を有する。したがって、ＰＣＢ５２５、５３０及び５３５が下部コア部分５２０上に配置される際に、下部コア部分５２０の円柱部材がＰＣＢ５２５、５３０及び５３５の中空中心内に適合する。同様に、中央コア部分５１５が下部コア部分５２０の頂部に配置される際、中央コア部分５１５の円柱部材はＰＣＢ５２５、５３０及び５３５の中空中心を通過する。コア部分５１５及び５２０並びにＰＣＢ５２５、５３０及び５３５の中空中心を通過する円柱部材はフェライト材料から製造される。
【００２６】
中央コア部分５１５は平坦な上面７１２で構成される。平坦上面７１２に対向する面は中央コア部分５１５の対端の２つの支持部材７１４で構成される。支持部材７１４は中央コア部分５１５の幅を通る。中央コア部分５１５の円柱部材（図示せず）は平坦外部面７１２と反対の面上の中央に置かれる。この構成は上述され図１Ｂに示された従来のプレーナ技術で使用されるコアのＥ形状と類似している。
【００２７】
下部コア部分５２０は中央コア部分５１５の鏡像を実質的に画成するように構成される。その後中央コア部分５１５は下部コア部分５２０の支持部材７１４の面７４２上に置かれた接着剤によって下部コア部分５２０へ貼着される。変形的に、下部コア部分はファスナー若しくはスナップを使って結合されてもよい。コア部分５１５及び５２０の支持部材７１４が面７４２で一緒に係合されるとき、中央コア部分５１５及び下部コア部分５２０の円柱部材（図示せず）はＰＣＢ５２５、５３０及び５３５の中空中心を通過し互いに接触するように配置される。
【００２８】
図８を参照して、一次ＰＣＢ５２５及び二次ＰＣＢ５３０、５３５は概して平坦な板として形成される。ＰＣＢ５２５、５３０、５３５の各々は中空中心８１０を有する実質的に円形の円形部分８１５を有する。上記したように、ＰＣＢ５２５、５３０、５３５の中空中心８１０の直径は実質的に等しく、中央コア部分５１５の円柱部材の直径を収容することができる。ＰＣＢ５２５、５３０、５３５の各々は円形の外端の接線に平行な前縁８２５を有する実質的に長方形の取付領域８２０を有する。取付領域８２０はＰＣＢ５２５及び５３０の円形部分８１５の円環と実質的に同じ広さの幅を有する。好適にはＰＣＢ５２５、５３０、５３５の取付領域８２０は結合ピンを収容するための複数の穴８３０を含む。さらに、各取付領域８２０は巻線トレースを結合するためにＰＣＢ５２５、５３０、５３５を結合するピンが取り付けられるところの導体面を与える。
【００２９】
図９はコア部分５１０、５１５及び５２０並びに銅はく５４０の無い磁気コンポーネント５００を示す。磁気コンポーネント５００は３つの多層ＰＣＢ５２５、５３０及び５３５を利用し、それらは上記したようにサンドイッチされる。
【００３０】
導電ピン５０１、５０２、５０３及び５０４は一次ＰＣＢ５２５を貫通し、導電ピン５０５、５０６及び５０７は二次ＰＣＢ５３０及び５３５を貫通する。一次ＰＣＢ５２５の取付領域８２０が二次ＰＣＢ５３０及び５３５の取付領域８２０に直接対向するように、一次ＰＣＢ５２５が配置される。この構成の結果、ピン５０１、５０２、５０３及び５０４のみが一次ＰＣＢ５２５を貫通しＰＣＢ５２５上の巻線と電気的結合を為し、ピン５０５、５０６及び５０７のみが二次ＰＣＢ５３０及び５３５を貫通しＰＣＢ５３０及び５３５上の巻線と電気的結合を為す。したがって、一次巻線と二次巻線との間には物理的若しくは電気的な結合は存在しない。結果として、電気的フラッシュオーバーによる破損の大きな危険性は最小化される。
【００３１】
各ＰＣＢは単一若しくは４つ、６つ若しくは他の必要数の複数レイヤーから成る。各レイヤーは所定の数の巻き数を有する個々の巻線（一次若しくは二次）を含む。これらの巻線は図２を参照して説明された従来の技術を使って形成される。結果として、異なる巻数比を有する新しいデザインが特定のＰＣＢを異なる巻数比を有する他のＰＣＢと単純に交換することによって短時間に構成される。ＰＣＢの層数を減少させる構成をユーザーに許すこの柔軟性はコンポーネントの全体のコストを減少させる助けとなる。
【００３２】
従来のプレーナ技術は単一の１２層ＰＣＢ内に一次及び二次巻線の両方を含んでいたことを思い出そう。さらに、これらの巻線の構成（並列若しくは直列）はトレース用に使用される特定の結合によって予め決定されていた。結果として、巻数比若しくは従来の磁気コンポーネントのパラメータを変更するために、新しいＰＣＢが設計されかつ製造される必要がある。
【００３３】
図１０は明示のために下部コア部分５２０（図示せず）及びＰＣＢ５２５、５３０及び５３５（図示せず）を除去した集積磁気コンポーネント５００の実施例の分解斜視図である。中央コア部分５１５に面する上部コア部分５１０は中央コア部分５１５の実質的に鏡像として構成され、上記したように中央コア部分５１５が下部コア部分５２０上に配置されるのと実質的に同じ方法で中央コア部分５１５上に配置される。上部コア部分５１０は平坦な外面１０１２を有しかつ上部コア部分５１０の対向端の２つの支持部材１０１４によって構成され、それによって上部コア部分５１０が中央コア部分５１５に隣接して配置されたときギャップ１０１６を画成するようにリセスが形成される。上部コア部分５１０はまたギャップ１０１６の中央に置かれた円柱部材（図示せず）を有する。上部コア部分５１０の円柱部材は２つの支持部材１０１４ほど長くはない。上部コア部分５１０が支持部材１０１４によって中央コア部分５１５の平坦上面７１２に隣接して配置される際、上部コア部分５１０の円柱部材は中央コア部材７１５の平坦上面７１２と接触しない。
【００３４】
図１０は２つの実質的に類似の銅プレート５４０Ａ及び５４０Ｂが上部コア部分５１０上に配置されるところの実施例を示す。変形的に、ひとつ若しくはそれ以上の銅プレート５４０が使用されてもよい。銅プレート５４０Ａ、５４０Ｂは、銅プレート５４０Ａ及び５４０Ｂの中空中心１０１０が上部コア部分５１０の円柱部材を収容するように上部コア部分５１０上に配置される。銅プレート５４０Ａ、５４０Ｂは、それぞれの銅プレート上に第１タブ１０２０Ａ、１０２０Ｂ及び第２タブ１０２２Ａ、１０２２Ｂを画成するよう円形部分から外側に曲げられた対向端を分離するギャップを有して本体の大部分が実質的に円形である。銅プレート５４０Ａの結合タブ１０２０Ａはピン５０５に結合する。銅プレート５４０Ｂの結合タブ１０２２Ｂはピン５０７に結合する。結合タブ１０２２Ａ及び１０２０Ｂはピン１０２４によって結合される。この方法で２つの銅プレート５４０Ａ及び５４０Ｂを結合することで、銅プレート５４０に各ターンが独立のレイヤーから成る複数のターンを有する効果が与えられる。これは回路内のより低いＤＣ抵抗を許容し、それによって電力損失が最小化されかつコンポーネント全体の効率が増加される。
【００３５】
集積磁気コンポーネント５００の等価回路図が図１１に示される。この実施例において、一次ＰＣＢ５２５（図示せず）は一次巻線５２６及び補助巻線５２７を含む。補助巻線５２７は電源（図示せず）内のメイン制御器用にバイアス電圧を供給する。ピン５０１及び５０２は一次巻線５２６をメイン回路板５９０（図示せず）に結合する。ピン５０３及び５０４は補助巻線５２７をメイン回路板５９０（図示せず）に結合する。
【００３６】
二次ＰＣＢ５３０、５３５（図示せず）は二次巻線５３６を含む。ピン５０６及び５０７は二次巻線５３６をメイン回路板５９０（図示せず）に結合するのに使用される。ピン５０５及び５０７は出力インダクタとしての銅プレート５４０をメイン回路板５９０（図示せず）に結合するのに使用される。ピン５０７は二次ＰＣＢ５３０、５３５の二次巻線及び銅プレート５４０の両方によって共有され、それによって総ピン数がひとつだけ減る。
【００３７】
略示されるように、ピン５０１及び５０２は一次巻線５２６（図１１で示される６つのターンを有する）に結合される。ピン５０３及び５０４は補助巻線５２７（図１１で示される２つのターンを有する）に結合される。ＰＣＢ５２５、５３０及び５３５の穴８１０を通じて配置されたコア部分５１０及び５１５（図示せず）の円柱部材の絶縁効果がライン５５０によって表される。ピン５０６及び５０７は二次巻線５３６（図１１で示される１つのターンを有する）に結合される。ピン５０７もまた出力インダクタ（図１１で示される２つのターンを有する）として銅プレート５４０と結合するのにピン５０５とともに使用される。
【００３８】
ＤＣ−ＤＣスイッチモード電源（ＳＭＰＳ）からの、一次巻線５２６に供給される直流入力電圧は周波数及びデューティサイクルに従って断続される。さらに、断続された入力電圧は変圧器の巻数比にしたがって昇圧若しくは降圧される。変圧器は一次巻線５２６と二次巻線５３６との間で必要な絶縁を達成し、二次巻線５３６を通じてピン５０６及び５０７へ交流（ＡＣ）出力電圧を与える。出力インダクタとして作用する銅プレート５４０はＡＣ二次電圧をスムースにするよう作用する。付加的に、銅プレート５４０によって形成された出力インダクタはオンの時間中にエネルギーを貯め、オフの時間中に負荷に要求されるエネルギーを通過させる。電源内に配置されるメインスイッチ（図示せず）はオン及びオフ時間を制御する。
【００３９】
図５、６、７、１０及び１１に示されるコンポーネントはひとつの集積磁気プレーナコンポーネント内でインダクタ及び変圧器の両方として動作する。集積磁気コンポーネント５００は、変圧器によって生じる磁力線がインダクタの磁力線を引き算するように、一次巻線５２６及び二次巻線５３６を同調させることによってコンパクトサイズでこの集積機能を達成する。
【００４０】
図１２は集積磁気コンポーネント５００の断面図であり、どのようにして変圧器によって生じた磁力線１２４０がインダクタによって生成された磁力線１２５０を引き算するかを示す。図１０を参照して上記されたように、中央コア部分５１５は上部コア部分５１０と下部コア部分５２０との間でサンドイッチされる。この構成の結果、変圧器の磁力線１２４０及びインダクタの磁力線１２５０は中央コア部分５１５を反対方向に横切って付勢される。ギャップの磁気抵抗は変圧器及びインダクタを独立に機能させるようにし、磁束の引き算は中央コア部分５１５に要求される領域を減少させ、それによって全体の高さが減少する。
【００４１】
図１３は集積磁気コンポーネント５００を製造する方法１３００を表す。図１３に示されるように、方法１３００は一連の処理工程から成り、それらのいくつかは他の工程と並行に実行される。
【００４２】
方法１３００は開始工程１３０１から工程１３０２に進み、そこで複数の内部レイヤーを有する印刷回路板５２５、５３０、５３５は通常の方法で印刷される。工程１３０３において、結合穴８３０が印刷回路板５２５、５３０、５３５にドリルで開けられる。工程１３０４において、一次巻線５２６を含む印刷回路板５２５用の結合穴８３０が下部コア部分５２０の一方側にあり、二次巻線５３６を含む印刷回路板５３０、５３５用の結合穴８３０が下部コア部分５２０の反対側にあるように、印刷回路板５２５、５３０、５３５は下部コア部分５２０上に配置される。工程１３０５において、中央コア部分５１５は下部コア部分５２０に貼着される。
【００４３】
次の工程１３０６において、変圧器の一次巻線５２６が印刷回路板５２５の第１セット上に作成され、変圧器の二次巻線５３６が回路板５３０、５３５の第２セット上に作成されるように、結合ピン５０１、５０２、５０３、５０４、５０５、５０６及び５０７は結合穴８３０内に挿入される。次の工程１３０７において、変圧器の一次及び二次巻線が中央コア部分５１５内に作成する磁束が出力インダクタの銅プレート５４０の配線によって作成される磁束と対向するように、銅プレート５４０は上記のように結合ピン５０５、５０７を選択して結合される。次の工程１３０８において、銅プレート５４０が中央と上部コア部分との間に配置されるように、上部コア部分５１０は中央コア部分５１５へ取り付けられる。次に処理は停止工程１３０９に進み、そこで処理は終了する。
【００４４】
上記方法は一連の特定の工程によって説明されたが、これらの工程の順序は変更され、または変形的に工程が付加若しくは削除されてもよいことが認識されるであろう。それら多くの変更は可能であり、発明の態様内にあると考えられる。
【００４５】
上記されたように、従来のプレーナ技術は単一の１２層ＰＣＢ内に一次及び二次巻線の両方を含んでいた。また従来の巻線の構成（並列若しくは直列）はトレース用に使用される特定の結合によって予め決定された。結果として、巻数比若しくは従来の磁気コンポーネントのパラメータを変更するために、新しいＰＣＢが設計されかつ製造される必要があった。上記実施例の堆積可能でユーザー構成可能なレイアウトはいくつかの独特な利点を与えることによって工業上の長年の問題を克服する。例えば、上記したように、この構成によりユーザーは巻数比を変化させるような方法でコンポーネントを形成することができ、それによって新しいコンポーネントを設計及び製造しなおす高いコストを避けることができる。さらに、オフセット構造は現在のプレーナ技術に共通のフラッシュオーバーの機会を効率的に除去する。付加的に、この構成は１２層ボードを作るよりも非常に単純かつ廉価な３、４若しくは６層ボードの組合せを使用することによって上記した従来の１２層ボードと置換することができる。この構成は図３の標準化された従来のデザインを使用して達成され、結果としていくつかの異なる構成が設計レイアウト処理を実施することなく作成される。
【００４６】
上記詳細な説明はさまざまな実施例に適用される発明の新規な特徴を示し、説明しかつ指摘したが、発明の思想から離れることなく示された装置若しくは処理の形式及び詳細におけるさまざまな省略、置換及び変更が当業者によって為され得ることが理解されよう。
【図面の簡単な説明】
【図１Ａ】
図１Ａは、従来のプレーナ技術を採用する磁気コンポーネントの断面側面図である。
【図１Ｂ】
図１Ｂは、図１Ａの磁気コンポーネントの分解斜視図である。
【図２】
図２は、磁気コンポーネント内で使用されるＰＣＢのレイヤーの分解斜視図である。
【図３】
図３は、図１Ａの磁気コンポーネントの複数レイヤーの平面図である。
【図４】
図４は、図１Ａの磁気コンポーネントの等価回路の略示図である。
【図５】
図５は、集積磁気コンポーネントのひとつの実施例を示す斜め後方図である。
【図６】
図６は、図５の集積磁気コンポーネントを示す斜め前方図である。
【図７】
図７は、上部コア部分及び銅プレートを除去した状態の図５の集積磁気コンポーネントの分解斜視図である。
【図８】
図８は、一次巻線を含む一次ＰＣＢ及び二次巻線を含む二次ＰＣＢを示す分解斜視図である。
【図９】
図９は、２つの二次ＰＣＢの間に配置された図８の一次ＰＣＢを示す斜視図である。
【図１０】
図１０は、下部コア部分及びＰＣＢを除去した状態の図５の集積磁気コンポーネントを示す分解斜視図である。
【図１１】
図１１は、図５の集積磁気コンポーネントの等価回路の略示図である。
【図１２】
図１２は、図５の線１２−１２に沿って取られた集積磁気コンポーネントのコア部分を示す断面図である。
【図１３】
図１３は、図５の集積磁気コンポーネントを作る方法を示すフローチャートである。
【図１Ａ】
2004503078.tif 000003
【図１Ｂ】
2004503078.tif 000004
【図２】
2004503078.tif 000005
【図３】
2004503078.tif 000006
【図４】
2004503078.tif 000007
【図５】
2004503078.tif 000008
【図６】
2004503078.tif 000009
【図７】
2004503078.tif 000010
【図８】
2004503078.tif 000011
【図９】
2004503078.tif 000012
【図１０】
2004503078.tif 000013
【図１１】
2004503078.tif 000014
【図１２】
2004503078.tif 000015
【図１３】
2004503078.tif 000016
【国際公開パンフレット】
2004503078.tif 000017
2004503078.tif 000018
2004503078.tif 000019
2004503078.tif 000020
2004503078.tif 000021
2004503078.tif 000022
2004503078.tif 000023
2004503078.tif 000024
2004503078.tif 000025
2004503078.tif 000026
2004503078.tif 000027
2004503078.tif 000028
2004503078.tif 000029
2004503078.tif 000030
2004503078.tif 000031
2004503078.tif 000032
2004503078.tif 000033
2004503078.tif 000034
2004503078.tif 000035
2004503078.tif 000036
2004503078.tif 000037
2004503078.tif 000038
2004503078.tif 000039
2004503078.tif 000040
2004503078.tif 000041
2004503078.tif 000042
2004503078.tif 000043
2004503078.tif 000044
2004503078.tif 000045
【手続補正書】
【提出日】平成14年2月28日(2002.2.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気デバイスであって、
複数のコア部材と、
多層構造で堆積可能なように構成された複数の印刷回路板と、
複数のコア部材の第１コア部材と第２コア部材との間に配置された変圧器の一次巻線から成る複数の印刷回路板の少なくとも第１のひとつと、
複数のコア部材の第１コア部材と第２コア部材との間に配置された変圧器の二次巻線から成る複数の印刷回路板の少なくとも第２のひとつと、
複数のコア部品の前記第２コア部材と第３コア部材との間に配置された少なくともひとつの導体プレートと、
一次巻線、二次巻線及び導体プレートをメイン回路板へ電気的に結合するよう構成された複数の結合ピンであって、前記複数の結合ピンの各ピンは複数の印刷回路板の少なくとも第１のひとつ若しくは複数の印刷回路板の少なくとも第２のひとつのみを貫通する、ところの結合ピンと、
から成る電気デバイス。
【請求項２】
請求項１に記載の電気デバイスであって、コア部材はフェライト材料から製造される、ところの電気デバイス。
【請求項３】
請求項１に記載の電気デバイスであって、導体プレートは銅プレートである、ところの電気デバイス。
【請求項４】
請求項１に記載の電気デバイスであって、導体プレート並びに第２及び第３コア部材は出力インダクタとして構成される、ところの電気デバイス。
【請求項５】
請求項１に記載の電気デバイスであって、複数の印刷回路板の少なくとも第１のひとつは複数の印刷回路板の少なくとも第２のひとつからの２つの印刷回路板の間にサンドイッチされる、ところの電気デバイス。
【請求項６】
請求項５に記載の電気デバイスであって、一次巻線から成るひとつの印刷回路板及び二次巻線から成る２つの印刷回路板が存在する、ところの電気デバイス。
【請求項７】
請求項１に記載の電気デバイスであって、複数の印刷回路板の各々は多層板である、ところの電気デバイス。
【請求項８】
請求項７に記載の電気デバイスであって、複数の印刷回路板の各々は４から６層から成る、ところの電気デバイス。
【請求項９】
請求項１に記載の電気デバイスであって、一次巻線から成る複数の印刷回路板の少なくとも第１のひとつ及び二次巻線から成る複数の印刷回路板の少なくとも第２のひとつは互いに電気的に分離されている、ところの電気デバイス。
【請求項１０】
電気デバイスを製造する方法であって、
複数の印刷回路板の各々に少なくともひとつのコイルを印刷する工程と、
少なくともひとつのコイルが変圧器の一次巻線を構成するように少なくとも第１の複数の印刷回路板を配線する工程と、
少なくともひとつのコイルが変圧器の二次巻線を構成するように少なくとも第２の複数の印刷回路板を配線する工程と、
複数の印刷回路板を多層構造に堆積する工程と、
導体プレートが出力インダクタとして構成されるところの導体プレートを配線する工程と、
結合ピンを介して複数の印刷回路板及び導体プレートをメイン回路板へ結合する工程であって、複数の結合ピンの各ピンは一次巻線を構成する少なくとも第１の複数の印刷回路板若しくは二次巻線を構成する少なくとも第２の複数の印刷回路板のみを貫通する、ところの工程と、
から成る方法。
【請求項１１】
請求項１０に記載の方法であって、結合ピンを介して複数の印刷回路板を結合することによって形成される磁束は結合ピンを介して導体プレートを結合することによって形成される磁束と対向する、ところの方法。
【請求項１２】
請求項１０に記載の方法であって、少なくとも第１の複数の印刷回路板は少なくとも第２の複数の印刷回路板と物理的若しくは電気的に接触しないように堆積される、ところの方法。
【請求項１３】
請求項１０に記載の方法であって、複数の印刷回路板のひとつの印刷回路板は変圧器の一次巻線を構成し、複数の印刷回路板の２つの印刷回路板は変圧器の二次巻線を構成する、ところの方法。
【請求項１４】
請求項１３に記載の方法であって、さらにメインスイッチを電源に結合する工程から成り、メインスイッチは電気デバイスへの電力を制御するよう構成される、ところの方法。
【請求項１５】
請求項１４に記載の方法であって、メインスイッチがオンのとき出力インダクタはエネルギーを貯蔵するように構成され、メインスイッチがオフのとき貯蔵されたエネルギーを負荷に与えるように構成される、ところの方法。
【請求項１６】
請求項１０に記載の方法であって、導体プレートは銅プレートである、ところの方法。
【請求項１７】
請求項１０に記載の方法であって、複数の印刷回路板の各々は多層である、ところの方法。
【請求項１８】
請求項１７に記載の方法であって、複数の印刷回路板の各々は４から６層から成る、ところの方法。
【請求項１９】
請求項１０に記載の方法であって、さらにスイッチモード電源を通じて電気デバイスへ電力を供給する工程から成る方法。
【国際調査報告】
2004503078.tif 000046
2004503078.tif 000047