(57)【要約】複数の負荷にパワーを供給する順次バーストモード調整装置である。例示的実施例では、本発明の装置（１０）は、単一のパルス幅変調信号から複数の位相シフトされたパルス幅変調信号（３６）を発生し、該位相シフトされた各信号は、各負荷へのパワーを調整する。例示的回路は、ＰＷＭ信号発生器と、ＰＷＭ信号（１２）を受けて各負荷へのパワーを調整するのに用いられる複数の位相シフトＰＷＭ信号を発生する位相遅延アレイを含む。固定又は可変周波数の基準信号を用いてＰＷＭ信号（３６）の周波数を設定する周波数選択回路（１４）を設けることができる。
2004519978.tif 000002
【特許請求の範囲】
【請求項１】
可変パワー調整回路であって、該回路は、
あるパルス幅を有するパルス信号を発生するパルス変調器と、
前記パルス信号及び周波数選択信号を受け、それぞれが前記周波数選択信号によって決まる周波数を有し、少なくとも二つが異なる開始タイミングである複数の位相シフトバースト信号を発生する位相遅延アレイと、
を具備することを特徴とする可変パワー調整回路。
【請求項２】
請求項１に記載の回路において、前記複数の位相シフトバースト信号の各位相シフトバースト信号は、各負荷を調整することを特徴とする可変パワー調整回路。
【請求項３】
請求項１に記載の回路において、前記パルス変調器は、前記パルス幅を選択するための可変セレクタを有することを特徴とする可変パワー調整回路。
【請求項４】
請求項３に記載の回路において、前記可変セレクタはＤＣ信号を提供するディマー回路と三角波を発生する発振器とを有し、前記パルス幅が前記ＤＣ信号と前記三角波との交点によって決まることを特徴とする可変パワー調整回路。
【請求項５】
請求項４に記載の回路において、前記ディマー回路は更に、前記ＤＣ信号のＤＣ値を設定するための調光セレクタと、前記パルス幅変調信号のパルス幅を発生するために用いられる、前記ＤＣ信号と前記三角波の前記交点を決めるための極性セレクタとを有することを特徴とする可変パワー調整回路。
【請求項６】
請求項１に記載の回路であって、更に、基準信号を受け、該基準信号に基づき前記周波数選択信号を発生する周波数セレクタを具備し、前記位相遅延アレイは、前記周波数選択信号を受け、前記パルス信号の周波数を前記周波数選択信号に設定することを特徴とする可変パワー調整回路。
【請求項７】
請求項１に記載の回路において、前記位相遅延アレイは、前記位相シフトバースト信号の少なくとも二つが異なる開始タイミングを有するように、前記複数の位相シフトバースト信号の各位相シフトバースト信号のタイミングを取るためのカウンタを有することを特徴とする可変パワー調整回路。
【請求項８】
請求項１に記載の回路において、各前記位相シフトバースト信号は、前記パルス信号の前記パルス幅に等しいパルス幅を有することを特徴とする可変パワー調整回路。
【請求項９】
請求項１に記載の回路において、前記位相遅延アレイは、少なくとも一つの位相遅延値を発生するための位相遅延発生器を有していることを特徴とする可変パワー調整回路。
【請求項１０】
請求項９に記載の回路において、前記少なくとも一つの位相遅延値は一定値であることを特徴とする可変パワー調整回路。
【請求項１１】
請求項１に記載の回路において、前記位相遅延アレイは、発生すべき前記位相シフトバースト信号の数を決定するための少なくとも一つの選択信号入力を有することを特徴とする可変パワー調整回路。
【請求項１２】
請求項１に記載の回路であって、更に、少なくとも一つの前記位相シフトバースト信号を受け、少なくとも一つの各負荷のために少なくとも一つの各パワー調整信号を発生する少なくとも一つの位相アレイドライバを具備し、前記パワー調整信号は前記位相シフトバースト信号の位相値に等しい位相値を有していることを特徴とする可変パワー調整回路。
【請求項１３】
請求項１２に記載の回路において、各前記位相アレイドライバは、１８０°位相が異なる二つの前記位相シフトバースト信号を受けて、１８０°位相が異なる二つの各パワー調整信号を発生することを特徴とする可変パワー調整回路。
【請求項１４】
請求項１２に記載の回路において、前記位相アレイドライバは更に、ソフトスタート期間の間、前記少なくとも一つの各負荷へのパワーを発生するソフトスタート回路を有し、前記ソフトスタート期間は、前記少なくとも一つの負荷がオフ状態から動作オン状態にパワーアップされる期間を画定し、前記負荷が一旦少なくとも動作オン状態になれば、前記負荷へのパワーは、バーストモード期間の間、前記各位相シフトバースト信号によって制御されることを特徴とする可変パワー調整回路。
【請求項１５】
請求項１２に記載の回路において、前記位相アレイドライバは更に、前記少なくとも一つの負荷の電圧を、所定電圧に制限するための少なくとも一つの比較器を有することを特徴とする可変パワー調整回路。
【請求項１６】
請求項１４に記載の回路において、前記位相アレイドライバは、前記ソフトスタート期間の間、前記負荷から帰還を受け、更に、前記少なくとも一つの位相シフトバースト信号から帰還を受ける少なくとも一つの誤差増幅器を有し、該誤差増幅器は、前記少なくとも一つの各パワー調整信号を発生することを特徴とする可変パワー調整回路。
【請求項１７】
請求項１２に記載の回路において、前記位相アレイドライバは更に、少なくとも一つの各負荷への電流を制御するか、又は前記少なくとも一つの各負荷の電圧を制御するかの何れかを選択するための少なくとも一つの電流又は電圧帰還セレクタを有することを特徴とする可変パワー調整回路。
【請求項１８】
請求項１７に記載の回路において、前記少なくとも一つの電流又は電圧セレクタはマルチプレクサからなることを特徴とする可変パワー調整回路。
【請求項１９】
請求項１４に記載の回路において、前記位相アレイドライバは更に、前記ソフトスタートモード期間又は前記バーストモード期間の何れかを選択するためのセレクタを有することを特徴とする可変パワー調整回路。
【請求項２０】
請求項１９に記載の回路において、前記セレクタはマルチプレクサからなることを特徴とする可変パワー調整回路。
【請求項２１】
請求項１２に記載の回路において、前記位相アレイドライバは更に、前記少なくとも一つの各負荷へのパワーを選択された電流又は最小電圧で制御するための最小電圧セレクタを有することを特徴とする可変パワー調整回路。
【請求項２２】
請求項２１に記載の回路において、前記セレクタはマルチプレクサからなることを特徴とする可変パワー調整回路。
【請求項２３】
請求項１２に記載の回路において、前記位相アレイドライバは更に、前記少なくとも一つの負荷にパワーを供給するためのランプ回路を有することを特徴とする可変パワー調整回路。
【請求項２４】
請求項１２に記載の回路において、前記位相アレイドライバは更に、少なくとも一つの各負荷へのＡＣ信号を発生するためのＤＣ／ＡＣコンバータ回路を有することを特徴とする可変パワー調整回路。
【請求項２５】
請求項２４に記載の回路において、前記コンバータは、前記ＡＣ信号に基づき前記負荷に高電圧を供給するためのトランスを有することを特徴とする可変パワー調整回路。
【請求項２６】
請求項１２に記載の回路において、前記位相アレイドライバは更に、不足電圧ロックアウトのための保護回路を有することを特徴とする可変パワー調整回路。
【請求項２７】
位相シフトバーストモード信号を発生する方法であって、該方法は、
あるパルス幅を有するパルス信号を発生する過程と、
周波数選択信号を発生する過程と、
前記周波数選択信号の周波数と前記パルス信号のパルス幅を有する複数の位相シフトバースト信号を発生する過程と、
前記位相シフトバースト信号の少なくとも一つを、前記位相シフトバースト信号の内の少なくとも一つの他のものとは異なる開始タイミングを有するように遅延させる過程と、
を具備することを特徴とする位相シフトバーストモード信号発生方法。
【請求項２８】
請求項２７に記載の方法であって、更に、前記複数の位相シフトバースト信号を用いて、複数の負荷へのパワーをそれぞれ調整する過程を具備することを特徴とする位相シフトバーストモード信号発生方法。
【請求項２９】
請求項２７に記載の方法であって、更に、各前記位相シフトバースト信号の間に一定の位相遅延を発生する過程を具備することを特徴とする位相シフトバーストモード信号発生方法。
【請求項３０】
請求項２８に記載の方法において、各前記位相シフトバースト信号の間に一定の位相遅延を発生する前記過程は、前記一定位相遅延のための値を発生するために、前記周波数選択信号の周期を前記複数の負荷の内利用されている負荷の数で除算する過程からなることを特徴とする位相シフトバーストモード信号発生方法。
【請求項３１】
位相シフトバーストモード調光装置であって、該装置は、
パルス幅変調信号を発生するパルス幅変調器と、
前記パルス幅変調信号のパルス幅を選択するための可変セレクタと、
前記パルス幅変調信号及び周波数選択信号を受け、少なくとも二つの前記パルス幅変調信号の間に位相遅延を発生することにより、複数の位相シフトバースト信号を発生する位相遅延アレイと、
を具備することを特徴とする位相シフトバーストモード調光装置。
【請求項３２】
請求項３１に記載の装置において、前記可変セレクタは、ＤＣ信号を提供するディマー回路と三角波を発生する発振器とを有し、前記パルス幅は、前記ＤＣ信号と前記三角波との交点によって決まることを特徴とする位相シフトバーストモード調光装置。
【請求項３３】
請求項３２に記載の装置において、前記ディマー回路は更に、ＤＣ信号のＤＣ値を設定するためのディマーセレクタと、前記パルス幅変調信号のパルス幅を発生するために用いられる、前記ＤＣ信号と前記三角波の前記交点を決めるための極性セレクタとを有することを特徴とする位相シフトバーストモード調光装置。
【請求項３４】
請求項３１に記載の装置であって、更に、基準信号を受けて周波数選択信号を発生する周波数セレクタを具備し、前記位相遅延アレイは、前記周波数選択信号を受け、前記パルス信号の周波数を前記周波数選択信号に設定することを特徴とする位相シフトバーストモード調光装置。
【請求項３５】
請求項３１に記載の装置において、前記位相遅延アレイは、前記位相シフトバースト信号の少なくとも二つが異なる開始タイミングを有するように、前記複数の位相シフトバースト信号の各位相シフトバースト信号のタイミングを取るためのカウンタを有することを特徴とする位相シフトバーストモード調光装置。
【請求項３６】
請求項３１に記載の装置において、各前記位相シフトバースト信号は、前記パルス信号のパルス幅に等しいパルス幅を有することを特徴とする位相シフトバーストモード調光装置。
【請求項３７】
請求項３１に記載の装置において、前記位相遅延アレイは、少なくとも一つの位相遅延値を発生するための位相遅延発生器を有することを特徴とする位相シフトバーストモード調光装置。
【請求項３８】
請求項３７に記載の装置において、前記少なくとも一つの位相遅延値は一定値であることを特徴とする位相シフトバーストモード調光装置。
【請求項３９】
請求項３１に記載の装置において、前記位相遅延アレイは、発生すべき前記位相シフトバースト信号の数を決定するための少なくとも一つの選択信号入力を有することを特徴とする位相シフトバーストモード調光装置。
【請求項４０】
請求項３１に記載の装置であって、更に、少なくとも一つの前記位相シフトバースト信号を受け、少なくとも一つの各負荷のために少なくとも一つの各パワー調整信号を発生する少なくとも一つの位相アレイドライバを具備し、前記パワー調整信号は前記位相シフトバースト信号の位相値に等しい位相値を有していることを特徴とする位相シフトバーストモード調光装置。
【請求項４１】
請求項４０に記載の装置において、各前記位相アレイドライバは、１８０°位相が異なる二つの前記位相シフトバースト信号を受けて、１８０°位相が異なる二つの各パワー調整信号を発生することを特徴とする位相シフトバーストモード調光装置。
【請求項４２】
請求項４０に記載の装置において、前記位相アレイドライバは更に、ソフトスタート期間の間、前記少なくとも一つの各負荷へのパワーを発生するソフトスタート回路を有し、前記ソフトスタート期間は、前記少なくとも一つの負荷がオフ状態から動作オン状態にパワーアップされる期間を画定し、前記負荷が一旦少なくとも動作オン状態になれば、前記負荷へのパワーは、バーストモード期間の間、前記各位相シフトバースト信号によって制御されることを特徴とする位相シフトバーストモード調光装置。
【請求項４３】
請求項４０に記載の装置において、前記位相アレイドライバは更に、前記少なくとも一つの負荷の電圧を、所定電圧に制限するための少なくとも一つの比較器を有することを特徴とする位相シフトバーストモード調光装置。
【請求項４４】
請求項４２に記載の装置において、前記位相アレイドライバは、前記ソフトスタート期間の間、前記負荷から帰還を受け、更に、前記少なくとも一つの位相シフトバースト信号から帰還を受ける少なくとも一つの誤差増幅器を有し、該誤差増幅器は、前記少なくとも一つの各パワー調整信号を発生することを特徴とする位相シフトバーストモード調光装置。
【請求項４５】
請求項４０に記載の装置において、前記位相アレイドライバは更に、前記少なくとも一つの各負荷への電流を制御するか、または前記少なくとも一つの各負荷の電圧を制御するかの何れかを選択するための少なくとも一つの電流又は電圧帰還セレクタを有することを特徴とする位相シフトバーストモード調光装置。
【請求項４６】
請求項４２に記載の装置において、前記少なくとも一つの電流又は電圧帰還セレクタはマルチプレクサからなることを特徴とする位相シフトバーストモード調光装置。
【請求項４７】
請求項４２に記載の装置において、前記位相アレイドライバは更に、前記ソフトスタートモード期間又はバーストモード期間の何れかを選択するためのセレクタを有することを特徴とする位相シフトバーストモード調光装置。
【請求項４８】
請求項４２に記載の装置において、前記少なくと一つのバーストモードセレクタはマルチプレクサからなることを特徴とする位相シフトバーストモード調光装置。
【請求項４９】
請求項４０に記載の装置において、前記位相アレイドライバは更に、前記少なくとも一つの各負荷へのパワーを選択された電流又は最小電圧で制御するための最小電圧セレクタを有することを特徴とする位相シフトバーストモード調光装置。
【請求項５０】
請求項４９に記載の装置において、前記セレクタはマルチプレクサからなることを特徴とする位相シフトバーストモード調光回路。
【請求項５１】
請求項４０に記載の装置において、前記位相アレイドライバは更に、前記少なくとも一つの負荷にパワーを供給するランプ回路を有することを特徴とする位相シフトバーストモード調光回路。
【請求項５２】
請求項４０に記載の装置において、前記位相アレイドライバは更に、少なくとも一つの各負荷へパワーを供給するために、ＡＣ信号を発生するＤＣ／ＡＣコンバータ回路を有することを特徴とする位相シフトバーストモード調光装置。
【請求項５３】
請求項５２に記載の装置において、前記コンバータは、前記ＡＣ信号に基づき前記負荷に高電圧を提供するためのトランスを有することを特徴とする位相シフトバーストモード調光回路。
【請求項５４】
請求項４０に記載の装置において、前記位相アレイドライバは更に、不足電圧ロックアウトのための保護回路を有することを特徴とする位相シフトバーストモード調光回路。
【請求項５５】
請求項６に記載の回路において、前記周波数セレクタは、前記基準信号の周波数を２倍化し、前記基準信号の周期の２倍の周期を有する前記周波数選択信号を発生する周波数ダブラを有することを特徴とする可変パワー調整回路。
【請求項５６】
請求項３４に記載の装置において、前記周波数セレクタは、前記基準信号の周波数を２倍化し、前記基準信号の周期の２倍の周期を有する前記周波数選択信号を発生する周波数ダブラを有することを特徴とする位相シフトバーストモード調光装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、順次バーストモード活性化回路に関する。より具体的には、本発明は、複数の負荷の活性化及び強度変動における動作の調和を改善するための回路を提供するものである。本発明は、強度変動がある複数の負荷が用いられるところにはどこにでも利用することができるものである。さらに、本発明は、複数の蛍光ランプ、特に、複数の冷陰極蛍光ランプ（ＣＣＦＬ）が、例えば、テレビ、コンピュータ画面、及び液晶装置のバックライトなどに用いられるところに有効に利用できる。
【０００２】
【従来の技術】
種々の発光及び調光回路、並びにランプの発光又は調光技術、または
負荷の強度を可変するいろいろな技術が知られている。特に、液晶表示器のバックライトとして用いられる蛍光ランプを調光する方法は、電圧制御型調光装置として知られている。電圧制御型調光装置は、電流制御と電流帰還制御を含むものである。電圧制御調光装置によれば、調光は、インバータからの出力電圧（即ち、蛍光ランプへの印加電圧）を調節するためにインバータへの入力電圧を変えることによって実行される。蛍光ランプは放電エネルギを用いて光を発するので、蛍光ランプへの印加電圧が低すぎるときは、放電が不安定となる。そのために、電圧制御型調光装置では、大きな調光範囲とすることはできない。可能な調光比はたかだか２：１である。ここで、調光比はランプ装置の調光可能な範囲を表わすものである。
【０００３】
もう一つの蛍光ランプ調光技術は、“バーストモード”調光装置である。この装置では、ランプにパワーを供給している交流信号が、ランプに与えられるパワーを減らすために可変幅のノッチでカットされ、それによって所望の調光を提供するようになっている。ランプに供給されるＡＣパワーの幅が小さくなればなるほど、ランプが動作する発光が低くなる。パルスの幅を可変することができる一般的な装置は、商業的に入手可能なパルス幅変調器（“ＰＷＭ”）である。
【０００４】
バーストモードの調光では、ライトオン期間とライトオフ期間との間の可変時間比でもって光源を周期的に点滅させることによって調光が行われる。したがって、この装置は、先に述べた電圧制御型調光方法に比較すると、潜在的には１００：１以上の広い調光比を提供するものである。
【０００５】
米国特許第５，８４４，５４０号は、ＬＣＤ（液晶表示装置）における、バックライト制御機能のための発光／調光回路を開示する。“ＰＷＭ調光駆動回路”は、液晶パネルの裏面にある蛍光ランプにインバータを通して供給される電流の大きさを変調する。この回路の一つの目的は、バックライト即ち蛍光ランプとＬＣＤの間の発光の不一致、即ちフリッカの発生を防ぐことであり、そして他の目的は、ノイズ音を減少させることである。ＰＷＭ及びインバータ回路は、ライトオンとライトオフ期間の可変時間比をもって、光源を周期的に点滅させるように、光源駆動手段を変調するものであって、それにより、異なる光の平均強度を提供することができる。ライトオン期間は、ＰＷＭ回路に入力を提供する“パルス計数回路”によって決まる。このパルス計数回路は、ＬＣＤパネル水平同期信号のパルスの数を計数し、バックライトがその発光信号をＬＣＤのそれと同期させるためのオン期間を提供する。さらに、光源の発光オン−オフ周波数は、ＬＣＤパネルの水平同期信号の水平駆動周波数を割ったものである。そうすることにより、ＬＣＤパネル表示とバックライトを互いに同相にすることができる。この回路は、“バーストモード”調光装置を提供するものではあるが、ただし、単一の蛍光ランプのためのものに過ぎない。この回路は更に、ＬＣＤとバックライトの間の発光の不一致を防ぐために、バックライトの発光とＬＣＤの発光の同期を提供する。蛍光ランプ、特に冷陰極蛍光ランプは、その初期通電時は、インピーダンスが高いことに注目すべきである。もし複数のＣＣＦＬ（冷陰極蛍光ランプ）が用いられていれば、一つの光源で全てのランプを同期させることはリップル電流を生じることになるであろう。リップル電流は、インバータの性能に悪い影響を与え、フリッカ発生の原因となる。その理由は、多数のＣＣＦＬが同期されると、電源は、全てのＣＣＦＬを同時にターンオンするために十分なパワーを提供することが必要になるからである。電源から提供されている現在のパワーは、その限られたダイナミックレスポンスによって供給電圧を降下させてしまう。したがって、ＰＷＭ信号の使用、即ち“バーストモード”調光は、それ自体は、複数のランプ構成においてフリッカ／ノイズ発生の解決を提供することにおいて有効的なものではない。
【０００６】
複数のＣＣＦＬを用いたバーストモード調光回路において、フリッカ又はノイズを補償するために用いられる一つの技術的方法は、電流リップルを生じさせる電力サージを吸収するために、電源に直列にキャパシタを設けることである。この方法における不都合な点は、ランプが各バーストモードのサイクル中にターンオフすると、本来的にインダクタンス成分を有する電源線は、キャパシタを充電する電流を流し続け、その結果、出力電圧を上昇させることである。
【０００７】
複数の負荷を活性化させる従来の技術は、その負荷が蛍光ランプでない場合には、複数のランプを活性化することによって生じるフリッカとかノイズの問題には関係ないことである。
【０００８】
【発明の概要】
したがって、本発明は、複数のバーストモード信号間に位相シフトを発生させることにより、複数の負荷のための順次バーストモード活性化回路を提供することにより従来技術における不都合な点を解決するものである。複数のバーストモード信号が負荷に供給されるパワーを調整するために用いられ、ここで、各負荷は、少なくとも二つの負荷が同時にターンオンされないように、個別の位相シフトバースト信号によって制御される。本発明の回路は、複数の負荷を同時にターンオンすることによる瞬間的な高リップル電流及びノイズの発生を排除することにより、従来の調整回路での欠点を克服するものである。
【０００９】
本発明によれば、あるパルス幅を有するパルス信号を発生するパルス変調器と、周波数選択信号を発生する周波数セレクタと、前記パルス信号と周波数選択信号を受け、複数の位相シフトバースト信号であって、少なくとも二つの該位相シフトバースト信号は異なる開始タイミングである位相シフトバースト信号を発生する位相遅延アレイとからなる、可変パワーレギュレータである順次バーストモード活性化回路が提供される。
【００１０】
本発明による方法の態様によれば、位相シフトバースト信号を発生する方法が提供される。該方法は、あるパルス幅を有するパルス信号を発生する過程と、周波数選択信号を発生する過程と、前記周波数選択信号の周波数と前記パルス信号のパルス幅を有する複数の位相シフトバースト信号を発生する過程と、前記位相シフトバースト信号の内の少なくとも一つの信号を、前記位相シフトバースト信号の内の少なくとも一つの他の信号とは異なる開始タイミングを有するように遅延させる過程とを具備する。
【００１１】
本発明はまた、位相シフトバーストモード調光装置を提供する。該調光装置は、パルス幅変調信号を発生するパルス幅変調器と、前記パルス幅変調信号のパルス幅を選択する可変セレクタと、前記パルス幅変調信号と前記周波数選択信号とを受け、少なくとも二つの前記パルス幅変調信号の間に位相遅延を生じさせることにより、複数の位相シフトバースト信号を発生する位相遅延アレイとを具備する。
【００１２】
本発明の一実施例では、複数の位相シフトバースト信号を用いて複数の負荷への電力の供給が制御される。さらに、各位相シフトバーストモード信号間に一定の又は可変の位相遅延が発生させられる。例示的装置では、本発明は、複数のランプのための順次バーストモード調光回路を提供する。特に、本発明の例示的装置は、複数の冷陰極蛍光ランプ（ＣＣＦＬ）のための順次バーストモード調光回路を提供する。操作者又はソフトウェアが、ＰＷＭ信号のパルス幅を変化させ、それにより、ランプに供給される電力が決められる。基準信号は、ＰＷＭ信号の周波数を選択するために２倍にされる。この選択された信号は、ランプがターンオン及びターンオフする周波数を決定する。カウンタとクロックを用いることにより、複数の冷陰極蛍光ランプＣＣＦＬのために、前記バースト信号から複数の位相シフトバースト信号が発生される。各位相シフトバースト信号は、少なくとも二つのランプが位相のずれたバースト信号を受けるように、一定の位相シフト量、位相がシフトされる。したがって、各ランプの順次バーストモード活性化が行われる。最後に、例示的装置においては、複数の位相アレイドライバが、それぞれに対応した複数のランプに電力を供給し且つその点灯強度を制御する。複数の位相アレイドライバのそれぞれは、対応するランプからの帰還を対応する位相シフト信号と組み合わせて利用する。
【００１３】
本発明の他の例示的装置は、バックライト負荷のための周波数選択信号であり、基準としてテレビ受像機のブラウン管（ＣＲＴ）の通常の画面更新又は掃引周波数に従った周波数選択信号を発生する周波数セレクタを有する。更に他の例示的装置では、位相遅延アレイは、二つの位相シフトバースト信号が異なる開始タイミングを持たないように、複数の位相シフトバースト信号を発生する。そのような実施例では、位相遅延アレイは、一定又は可変の位相遅延を生じ、その結果、位相シフトバースト信号のそれぞれは、位相シフトバースト信号の他のものからそのような位相遅延分だけ遅延される。
【００１４】
以下の詳細な説明は、本発明の好適実施例の装置及びその方法について行うが、当業者であれば、本発明がそれらの装置及び方法に限定されるものではないことは明らかである。むしろ、本発明は、実施例よりも広いものであり、その範囲は、特許請求の範囲によってのみ限定されるものである。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施例を説明する。全ての図面において、同一参照番号又は参照符号は、同一又は類似する構成要素を示すものである。
【００１６】
以下の説明は、複数の冷陰極蛍光ランプ（ＣＣＦＬ）のためのバーストモード調整回路について行う。ＣＣＦＬは、例えば、表示装置の広いパネルの内部に設けられる。典型的には、広いＣＣＦＬパネルは、それぞれ少なくとも６個のランプを用い、本発明は、６個又はそれ以上の数のＣＣＦＬを用いたバーストモード活性化回路について説明する。もちろん、本発明は最小数の負荷への適用に限られるものではなく、また、ＣＣＦＬ又は特定の形式の負荷への適用に限られたものではない。
【００１７】
図１は、本発明の例示的な順次バーストモード信号発生装置１０の詳細ブロック図である。順次バーストモード信号発生装置１０は、位相シフトバースト信号５０を発生し、これらのバーストモード信号をドライバ１００に送る。ドライバ１００は、時間遅延調整されたパワーを複数の負荷１８に提供する。本明細書で用いられ、そして従来から知られている用語“バーストモード”は、一般的には、ＰＷＭ信号のパルス幅に基づき負荷に供給されるパワーを変調するのにＰＷＭ信号を用いた、負荷へのパワーの調整を意味する。装置１０は、パルス変調された信号３６を発生する変調器１２と、パルス変調信号の周波数を設定するための周波数選択信号４０を発生する周波数セレクタ１４と、複数の位相シフトバースト信号５０を発生する位相遅延アレイ１６を有する。複数の負荷１８を複数の位相シフトバースト信号５０によって独立して制御することにより、単一の高パワー入力の必要性が複数の低パワー入力に置き換わることにより、本発明の装置１０は、従来の複数負荷パワー調整回路における前述した問題を解決するものである。
【００１８】
図２は、本発明の装置１０のより詳細なブロック図である。パルス変調器１２は、パルス幅Ｌで、そのデューティサイクル（即ち、パルス幅）が負荷１８へ供給されるパワーを決めるＰＷＭ（パルス幅変調）信号３６を発生する。周波数セレクタ１４は、周期Ｔの独立した基準信号３８に基づき、ＰＷＭ信号３６の周波数を選択する。例示的実施例では、以下の説明で明らかになる通り、周波数セレクタ１４は、（周期Ｔの）基準信号３８の周波数を係数ｋで乗算し、（周期Ｔ／ｋの）複数信号４０を発生するマルチプライヤからなる。ここで、複数信号４０は、ＰＷＭ信号３６の周波数を設定するために用いられる。例えば、システム１０が複数のＣＣＦＬを制御するために用いられる場合、同期信号、即ちＶｓｙｎｃを基準信号３８として用いてもよい。例えば、ＣＣＦＬがテレビ、ビデオ、又はＬＣＤ表示器に用いられる場合、Ｖｓｙｎｃ３８は、オンスクリーン表示の掃引に用いられるビデオ信号である。Ｖｓｙｎｃを用いることが望ましい。なぜならば、任意の基準信号がスクリーン掃引周波数と無関係に選択されると、“ビート”が生じるかも知れないからである。“ビート”とは、当業者において、以下のような現象と理解されている。ビデオ表示は、ブラウン管（ＣＲＴ）によってテレビモニターを横切って伝達される。ＣＲＴは、一画面の表示の伝達が終了すると、スタート位置に戻り、そして、次の画面表示の伝達へと進む。画面表示は、Ｖｓｙｎｃによって規定される周波数でリフレッシュされる。一画面の伝達から次の画面開始までの期間は、何の情報も放送されておらず、テレビ画面は暗い状態に維持される。もしこの期間に光が導入されると、開示位置へのＣＲＴの遷移が、異なる画面に重なる目に見える縞模様の線を現わすことになるかも知れない。これが、従来から知られている“ビート”である。もしランプのバーストモード制御の周波数がＶｓｙｎｃ周波数に従ったものでない場合、上で説明した期間の間に光が導入され、それによりビートの発生を許してしまうことになる。さらに、スクリーン掃引周波数は乗算される。なぜならば、ＣＣＦＬ周波数がスクリーン掃引周波数と同じで乗算されていないと、同時に発生した光の強度がフリッカ発生の原因となるかも知れないからである。したがって、Ｖｓｙｎｃは、上の例示的適用例では、基準信号として好ましいものである。
【００１９】
複数信号４０を発生するために基準信号３８が乗算されるようになった例示的実施例では、複数信号４０の周期Ｔ／ｋ（ｋは信号３８の倍係数）が信号３６の周期Ｌよりも大きいとき、即ち、信号３８の周期Ｔがｋ＊Ｌより大きいとき、各バースト信号５０は別々のパルスになる。もし周期Ｔがｋ＊Ｌと同等又は小さいと、各バースト信号５０は高ＤＣ信号（即ち、各バースト信号５０はフルパワー設定となる）となる。このことは下で更に説明する。図２の実施例では、周波数セレクタ１４は、独立基準信号Ｖｓｙｎｃ３８の周波数を２倍にし、それにより、周期Ｔ／２の周波数選択信号４０を発生することになる。信号３０と信号４０は共に、以下に説明する通り、複数の位相シフトされたバースト信号５０を発生するための位相遅延アレイ１６に入力される。
【００２０】
位相遅延アレイ１６は、連続した位相シフトバースト信号５０１，５０２，．．．，５０ｎの間の位相遅延値Ｄを決める位相遅延発生器５２と、負荷の数を決める負荷選択回路、及び複数の位相遅延されたパルス幅変調信号５０ｎを発生するための回路５４を有する。これらの構成要素のそれぞれは、以下に詳細に説明する。
【００２１】
図５（ａ）及び図５（ｂ）を参照すると、選択回路５８への“選択”信号入力の表が示されている。これらの入力は、本発明の回路１０に接続される負荷１８の数ｎの値を決めるのに用いられる。ｎはまた、位相シフトバースト信号５０の数を決めるものである。例示的実施例では、選択回路５８は、入力“選択”信号の二進値に基づき位相遅延発生器５２へ適当な信号を発生するための状態マシンとして作動する。図５（ａ）は、最小限である６個のＣＣＦＬが用いられた本発明の実施例での“選択”信号の発生を図示したものである。この表は、それぞれＣＣＦＬの数を表す二進値を発生する二つの入力である、Ｓｅｌ０とＳｅｌ１を有する。この表において、６個のＣＣＦＬは、Ｓｅｌ０＝０とＳｅｌ１＝０によって表わされる。これより数が多いＣＣＦＬ（２個単位で増える）はこの表の中に規定されている。図５（ｂ）の表は、上記図５（ａ）の例が、最小限の６個より少ない数の、及び最大限の１２個より多い数のＣＣＦＬを含むように一般化したものである。一般的には、より多くの数の選択信号５８は、より多くの数の負荷、即ち、大きいｎの使用を可能とする。本実施例の場合、追加の選択入力Ｓｅｌ２が設けられており、これにより、追加の負荷が規定できる。以下の説明で明らかとなる理由により、負荷としてＣＣＦＬを用いた実施例では、回路内に偶数個のランプが規定されることが好ましい。勿論、当業者であれば、図５（ａ），図５（ｂ）の表及び選択回路５８は、如何なる数の負荷を規定するのにも適用できることが理解できるものである。
【００２２】
図３は、変調器１２のパルス幅の信号波形を示す。パルス幅変調器１２は、可変セレクタ２４によって設定されるパルス幅Ｌのパルス幅変調信号３６を発生する。可変セレクタ２４は、ＰＷＭ信号のパルス幅Ｌを変化させることにより、負荷に供給されるパワーを可変させる（即ち、調光させる）。可変セレクタ２４は、所望とする調光設定に比例してＤＣ信号３０の値を可変する。例示的実施例では、可変セレクタ２４は、調光セレクタ２６と極性セレクタ２８とを有する。極性セレクタ２８については、以下で更に説明する。発振器２２は、パルス幅変調器２２への入力となる所定周波数の三角波３４を発生する。図３に示す例示的実施例では、各三角波３４の立上り２５ａ及び立下り２５ｂとＤＣ電圧３０が交差することによって画定される交点は、各パルスの立上りエッジと立下りエッジ、したがって、パルス幅変調信号３６のパルス幅Ｌを決定する。本実施例では、ＤＣ信号３０の値が高くなるとパルス幅Ｌの小さいパルス信号を、ＤＣ信号３０の値が低くなるとパルス幅Ｌの大きいパルス信号を発生する。他の実施例では、各立下りエッジ２５ｂと次の立上りエッジ２５ｃとの交点が、パルス幅Ｌの信号を発生するのに用いられる。この他の実施例では、ＤＣ信号３０の値が高くなるとパルス幅Ｌの大きいパルス信号を、ＤＣ信号３０の値が低くなるとパルス幅Ｌの小さいパルス信号を発生する。極性セレクタ２８は、ＤＣ信号３０と三角波３４のどの交点を用いてパルス幅Ｌのパルス信号を発生させるかを決定する。このように、パルス幅変調器１２は、ユーザセレクション２４によって決定されるパルス幅ＬのＰＷＭ信号３６を発生する。
【００２３】
図４は、位相遅延アレイ１６の詳細なブロック図及び波形図である。位相遅延アレイ１６は、位相遅延値Ｄを決定し、Ｌ，Ｔ／２及びｎの関数として位相シフトバースト信号５０を発生する。位相遅延アレイは、入力信号として、クロック信号１５、パルス幅Ｌを有するＰＷＭ信号３６、セレクト信号入力５８、及び周波数が２倍化された、即ちＴ／２の周期を有する基準信号４０を受ける。Ｄの値は、各位相シフトバースト信号５０の間の位相シフトが一定、即ちＤが一定となるように決められることが好ましい。さらに、位相遅延Ｄは、最後の位相シフトバースト信号と最初の位相シフトバースト信号との間で反復する。即ち、ｎ個の位相シフトバースト信号５０がある場合、位相シフトバースト信号ｎ，５０ｎの各パルスｐが、位相シフトバースト信号１，５０１の次のパルスｐ＋１から位相シフト量Ｄだけ進んでいることが好ましい。好適実施例においてこうするためには、位相遅延Ｄは（Ｔ／２）／ｎに等しく、ここで、Ｔは基準信号３８の周期、Ｔ／２は信号４０の周期、ｎは位相シフトバースト信号５０の数、各位相シフト信号５０の周波数は信号４０の周波数に等しい。当業者であれば、これに代えて、本発明は、位相遅延値が一定ではなく負荷１８の幾つか又は全てが異なるタイミングでターンオンされるような、可変の位相遅延でも構わないことが分かる。そのような代替実施例は、本発明の範囲に含まれるものである。
【００２４】
例示的実施例では、回路５４は、ｎ個の位相シフトバースト信号５０を発生するための、クロック入力１５を有するカウンタ５６を含む。具体的には、カウンタ５６は、直列に接続されたトグル動作をするフリップフロップで構成することができ、時刻ｔのクロックパルスが第１位相シフトバースト信号５０１の第１パルスをトリガし、また時刻ｔ＋Ｄのクロックパルスが第２位相シフトバースト信号５０２の第１パルスｐをトリガする。同様に、時刻ｔ＋２Ｄのクロックパルスは、第３位相シフトバースト信号５０３の第１パルスをトリガし、時刻ｔ＋（ｎ−１）＊Ｄのクロックパルスは、ｎ番目の位相シフトバースト信号５０ｎの第１パルスをトリガする。その後すぐに、時刻ｔ＋（ｎ−１）＊Ｄのクロックパルスは、第１位相シフトバースト信号５０１の第２パルスをトリガする。各信号の周期はＴ／２（Ｔは独立信号３８の周期）であるので、［（ｔ＋ｎＤ）−ｔ］はＴ／２と等しい。換言すれば、ｎ＊ＤはＴ／２に等しく、またはＤは（Ｔ／２）／ｎに等しい。
【００２５】
さらに、各位相シフトバースト信号５０はパルス幅Ｌを有する。そのために、ｍ番目の位相シフトバースト信号５０ｍの第１パルスは、可変パルス幅Ｌの期間、時刻ｔ＋（ｍ−１）Ｄで開始するクロック信号をサンプリングすることによって発生される。ここで、ｍは１より大きくｎより小さい整数である。それに続く位相シフトバースト信号５０は、上記と同一理論により発生する。したがって、第１位相シフトバースト信号５０の第１パルスは、クロックパルスｔ，ｔ＋１，ｔ＋２，．．．，ｔ＋（Ｌ−１）から発生する。前に記した通り、各位相シフトバースト信号５０に対して異なるパルスを発生するためには、Ｌは、Ｔ／２より小さくなければならない。すなわち、ＬがＴ／２より小さくないと、各位相シフトバースト信号５０は、区別がつかないパルスであるＤＣ信号となる。
【００２６】
図６は、図１−図５を参照して説明した例示的実施例の各信号をまとめたものである。信号３４は、発振器２２（図３参照）によって発生される三角波である。ＤＣ信号３０は信号３０に重ねられ、所望の調光とするために、シフトアップ又はダウン、即ち、増加又は減少される。信号３４と直流信号３０の交点は、パルス幅変調信号３６の各パルスの立上りエッジ及び立下りエッジを決め、従って、パルス幅変調信号３６の各パルスのパルス幅Ｌを決める。信号３６のパルス幅Ｌは、位相シフトバースト信号５０（即ち、５０１〜５０ｎ）を発生するために利用され、信号３６の周波数がそのために利用されるのではない。位相シフトバースト信号５０の周波数は、周期Ｔの独立基準信号Ｖｓｙｎｃ３８によって決まる。Ｖｓｙｎｃ３８は、周期Ｔ／２、即ち周波数２／Ｔの信号４０を発生するために２倍化される。位相シフトバースト信号５０の数は、用いられる負荷の数に関する入力によって決められる。例示実施例の場合、６個の負荷が用いられている。したがって、６個の位相シフトバースト信号５０が図示されている。各位相シフトバースト信号、例えば５０２は、前の位相シフトバースト信号、例えば５０１より、（Ｔ／２）／６＝Ｔ／１２だけ遅れる。
【００２７】
図７は、本発明の順次バーストモード信号発生装置１０の例示的ＩＣ（集積回路）構成６０を示す。ＩＣ６０は、ＰＷＭ発生器１２、Ｖｓｙｎｃ検出及び位相シフト検出器１３、周波数マルチプライヤ１４、及び位相遅延アレイ１６からなる。構成要素１２，１４，１６は、図１−図５を参照して上で説明したものである。例示的ＩＣ６０はまた、クロック１５、三角波３４を発生する発振器２２、位相シフトバースト信号の電流駆動能力を増幅するバッファ１９、及び不足電圧ロックアウト保護回路２を含む。
【００２８】
ＰＷＭ発生器１２は、入力として、ＤＩＭ、極性、ＬＣＴ、及びクロック信号（１００ＫＨｚ発生器）を受ける。ＰＷＭ発生器１２は、上で説明した通り、ＰＷＭ信号３６を発生する。さらに、上で説明した通り、ＰＷＭ発生器１２によって発生したＰＷＭ信号のパルス幅は、ＤＩＭ及び極性の入力を用いて選択される。例示ＩＣ６０のＬＣＴは、所定周波数の三角波を発生する発振器２２の入力である。クロック１５は、可変パルス幅がカウントされるように、時間の増加を測定するために用いられる。
【００２９】
Ｖｓｙｎｃ検出及び位相シフト検出器１３は、入力として、Ｖｓｙｎｃ３８、Ｓｅｌ１、Ｓｅｌ０、及びクロック１５を受ける。Ｖｓｙｎｃ３８は、既に説明した通り、独立の基準信号である。Ｖｓｙｎｃ検出及び位相シフト検出器１３は、独立基準信号Ｖｓｙｎｃの存在を検出し、上で説明した通り、位相遅延値Ｄを計算する。例示のＩＣでは、もしＶｓｙｎｃ３８が検出されないと、検出器１３は、基準信号３８を発生するために、発振器２２の周波数を利用する。検出器１３がＶｓｙｎｃ３８を検出したとき、検出器１３は、発振器２２の周波数の使用を放棄し、信号３８のためにＶｓｙｎｃ周波数を採用する。検出器１３は、位相遅延値Ｄと、独立の基準信号３８を出力する。信号３８はクロック１５と共に周波数ダブラ１４に送られ、Ｖｓｙｎｃの周波数は、バースト周波数を発生するために２倍化される。
【００３０】
例示のＩＣでは、位相遅延アレイ１６へ入力される信号には、ＰＷＭ発生器１２からのＰＷＭ信号３６、周波数ダブラ１４からのバースト周波数値、及びクロック１５を含む。上で説明した通り、位相遅延アレイ１６は、複数の位相遅延バースト信号を発生するためにカウンタを利用する。各位相シフトバースト信号は、負荷１８に対するパワーを調整するように作用する。各位相シフトバースト信号は、その電流駆動能力を増幅するバッファ１９を通して、そして更に各位相アレイドライバ１００を通して駆動される。このことは、更に以下で説明する。
【００３１】
保護回路２は、電源（Ｖｃｃ）の電圧レベルを検知するために用いられる。図６のピン２６に示されるＶｃｃが低電圧から高電圧に増加したとき、保護回路２は、ＩＣが機能的に初期状態となるように、ＩＣ全体をリセットする。Ｖｃｃが低電圧になったときは、保護回路２は、ＩＣへの可能性がある損傷を防ぐために、ＩＣを遮断する。
【００３２】
図８は、例示的位相アレイドライバ１００のより詳細なブロック図である。例示の構成では、各位相アレイドライバであるドライバ１，ドライバ２，．．．，ドライバｎ／２は、二つの位相シフトバースト信号を入力として受け、二つの各負荷にパワーを出力する。各負荷へのパワーの調整は、他の負荷へのパワーの調整とは独立して行われる。したがって、他の構成としては、各位相アレイドライバ１００が、全体の数が図示のものよりも多いもの又は少ないものを含む如何なる数の負荷を制御するように構成することもできる。例示の装置では、各位相アレイドライバ１００は、１８０°位相が異なる二つの位相シフトバースト信号５０を受け、１８０°位相が異なる二つの電力調整制御信号５１を発生する。位相アレイドライバ１００は、各可変パルス幅Ｌを、各負荷が各サイクルにおいてオンである期間に転換する。したがって、位相シフトバースト信号のパルス幅が広ければ広いほど、各サイクルにおける各負荷に供給されるパワーは大きくなる。また、各負荷は、各位相シフトバースト信号５０によって画定されるバースト周波数によってオン・オフされる。ドライバ１００は、例示の装置では相補信号を受けるので、位相シフトバースト信号５０の数は、この実施例では、偶数である。
【００３３】
図９は、位相アレイドライバ１００内で、負荷電流制御信号ＩＣＭＰを発生する例示的回路２００を示す。図１０は、図９の回路に関連したタイミング図である。以下の説明では、図９及び図１０が共に参照される。また、図１−図５も参照される。
【００３４】
回路２００は、電流制御信号ＩＣＭＰを発生する誤差増幅器１２０と、負荷１８と直列に結合された検知抵抗Ｒｓｅｎｓｅ１３８と、位相遅延アレイ１６へ回路２００を結合するスイッチ１３４と、帰還キャパシタＣＦＢからなる。さらに、例示の回路２００は、ノイズをフィルタリングするためのＲＣローパスフィルタ１３６を含み、そして、電流制御信号ＩＣＭＰを負荷１８に印加するためのトランス１６０を利用する。上記の構成要素は、以下さらに説明する。
【００３５】
一般的に、回路２００は、二つの動作モードの間、帰還信号ＶＩＦＢを受け、電流制御信号ＩＣＭＰを発生する。第１モードはソフトスタートモードであり、第２モードはバーストモードである。ソフトスタートモードでは、負荷１８は、外部ソフトスタートコントローラ（図示せず）を用いて、ウォームアップ期間の間、オフ状態から動作オン状態にパワーアップされる。ソフトスタートコントローラについては、以下更に説明する。バーストモードでは、前記した位相シフトバースト信号５０（ＰＷＭ）のデューティサイクルが、負荷１８の動作オン状態の間、負荷電流ＩＬを調整するのに利用される。すなわち、例示の実施例では、負荷電流ＩＬは、［Ｌ／（Ｔ／ｋ）］＊ＩＬｍａｘに比例することになり、ここで、Ｌは信号５０のパルス幅、Ｔ／ｋは信号５０の周期、ＩＬｍａｘは負荷が完全にパワーオンされたときの負荷電流である。このように、負荷１８は、バーストモードの間調光される。このことは以下で更に説明する。ソフトスタートモードがバーストモードに順番として先行することに注目すべきである。電流制御信号ＩＣＭＰは、バーストモードの間、負荷電流ＩＬを制御するが、ソフトスタートモードの間は負荷電流ＩＬを制御しない。ソフトモードの間は、ＩＣＭＰは、いつソフトスタートモードからバーストモードで転換するかを決めるために監視される。このことは、以下に更に説明する。
【００３６】
両方のモードにおいて、誤差増幅器１２０は、帰還信号ＶＩＦＢを基準信号ＡＤＪと比較し、制御信号ＩＣＭＰを発生する。例示の実施例では、誤差増幅器１２０は、負帰還演算増幅器である。ＡＤＪは、負荷１８の動作電流を表わす所定の一定基準電圧である。これについては、以下に更に説明する。電流制御信号ＩＣＭＰは、ＡＤＪと等しくするために、帰還信号ＶＩＦＢを増加又は減少するように変動する。すなわち、もしＶＩＦＢがＡＤＪより小さければ、誤差増幅器１２０はＩＣＭＰを増加させる。反対に、もしＶＩＦＢがＡＤＪより大きければ、誤差増幅器１２０はＩＣＭＰを減少させる。もしＶＩＦＢ＝ＡＤＪなら、ＩＣＭＰはＶＩＦＢをＡＤＪに維持するために一定である。ソフトスタートモード及びバーストモードの間における例示回路２００の動作は、この順番で以下詳細に説明する。
【００３７】
上で説明した通り、ソフトスタートモードでは、負荷１８は、オフ状態から動作オン状態にパワーアップされる。回路２００は、負荷電流ＩＬに基づき制御信号ＩＣＭＰを発生する。各位相シフトバースト信号ＰＷＭ５０に基づいて制御信号ＩＣＭＰを発生するのではない。すなわち、ソフトスタートの間、回路２００は、スイッチ１３４によって位相遅延アレイ１６からは非結合とされる。このことは、さらに以下で説明する。以下の説明は、ＩＬｒｍｓとＩＬｒｍｓ（ｓｐｅｃ）について行う。ＩＬｒｍｓは、任意時刻における負荷電流ＩＬの平均値を表わす。ここでのＩＬｒｍｓ（ｓｐｅｃ）は、負荷１８がフルパワーで動作しているときの製品の負荷仕様のことである。
【００３８】
ソフトスタートモードにおいて、帰還信号ＶＩＦＢは、負荷電流ＩＬの関数である。負荷電流ＩＬは、通常、正弦波である。オームの法則に従い、帰還信号ＶＩＦＢはＲｓｅｎｓｅ＊ＩＬに比例する。ＶＩＦＢはおよそ０．４５＊Ｒｓｅｎｓｅ＊ＩＬｒｍｓに等しく、以下により得られる。
【数１】
2004519978.tif 000003
ここで、ＴＬは正弦波の周期であり、ｔ１とｔ＋ＴＬはそれぞれ正弦波の一周期の開始及び終了点を画定し、ＩＬｐｅａｋはピーク負荷電流である。ダイオード１３７は負荷電流ＩＬの負の部分をカットし、図９ａに信号４００として示され、負荷に供給される半波整流電流波形である波形ＩＬ（＋）を発生する。位相シフトバースト信号ＰＷＭが回路２００から電気的に切り離されることにより、帰還信号ＶＩＦＢは、実質的にＲｓｅｎｓｅ両端の電圧である。すなわち、
【数２】
2004519978.tif 000004
2004519978.tif 000005
本発明は、帰還量ＶＩＦＢを決める本方法に限られるものではない。例示の実施例では、ソフトスタートモード及びバーストモードの両方において、一定基準電圧ＡＤＪは０．４５＊ＩＬｒｍｓ（ｓｐｅｃ）＊Ｒｓｅｎｓｅに等しく、ここで、ＩＬｒｍｓ（ｓｐｅｃ）は通常、先にも述べた通り、負荷動作仕様によって画定される一定値である。したがって、負荷１８がフルパワー、即ち、動作仕様通りのオン状態のとき、ＶＩＦＢはＡＤＪと等しくなる。負荷１８はソフトスタートモードの初期では、オフ状態からターンオンされるので、負荷電流ＩＬは実質的にゼロである。その結果、ＶＩＦＢは実質的にゼロ、即ちＡＤＪより小さい。したがって、ＩＣＭＰは高い。負荷電流ＩＬがソフトスタートコントローラ（図示せず）によって増加されるにつれて、ＶＩＦＢは増加し、それにより、ＶＩＦＢとＡＤＪの間の差が減少される。その結果、ＩＣＭＰが減少する。ＶＩＦＢ＝ＡＤＪのとき、負荷１８は、上で述べた通り、動作上オンであり、ＩＣＭＰは、負荷１８をその動作電流で制御するためのエネルギを搬送する。したがって、ソフトスタートモードで規定されるウォームアップ段階は、ソフトスタートコントローラ（図示せず）によって提供されるエネルギがＩＣＭＰによって提供されるエネルギに一致するまで増加したとき、終結する。この時点で、ソフトスタートコントローラ（図示せず）は制御を止め、そしてＩＣＭＰが負荷電流を制御する。つまり、この時点からバーストモードが開始する。
【００３９】
バーストモードでは、回路２００は、負荷電流ＩＬとＰＷＭ信号５０の両方に基づき、電流調整信号ＩＣＭＰを発生する。したがって、ＶＩＦＢはもはや等式ＶＩＦＢ＝（０．４５）＊Ｒｓｅｎｓｅ＊ＩＬｒｍｓに付帯しない。その代わり、上記等式は、ＰＷＭ信号５０の存在によって決まる因子によって補足される。その結果、バーストモードでは、ＩＣＭＰはＰＷＭ信号５０に従い、負荷１８を駆動する。このことは以下更に説明する。
【００４０】
スイッチ１３４は、バーストモードの間、回路２００を位相遅延アレイ１６に結合する。例示の装置では、スイッチ１３４は、基準電源ＲＥＦがそのソース（又はエミッタ）に、各位相シフトバーストモード信号（ＰＷＭ）５０がそのゲート（又はベース）に接続されたＰＮＰ型トランジスタ１３４である。基準電源のＲＥＦは、例えば、ＩＣ電源電圧ＶＣＣ（図示せず）を分圧する電圧分圧回路（図示せず）を通して得ることができる。ＰＷＭ５０によってトリガされたとき、スイッチ１３４は、ドレイン（又はコレクタ）をそのソースのＲＥＦに結合し、信号ＰＷＭ＿５２を回路２００に伝達する。好適実施例では、スイッチ１３４は、ゲートに印加されるロー信号によってトリガされ、そのため、ＰＷＭ＿５２はＰＷＭ５０に対して相補の関係にある。ＰＷＭ５０がハイレベルのとき、トランジスタ１３４はオフであり、ＰＷＭ＿５２はＰＮＰトランジスタ１３４から絶縁される。すなわち、バーストモードに関する情報は何にも回路２００に伝達されず、ＶＩＦＢは、本実施例の場合、式０．４５＊ＩＬｒｍｓ＊Ｒｓｅｎｓｅに従う。ＰＷＭ５０がローレベルのとき、トランジスタ１３４はオンとなり、ＰＷＭ＿５２はハイとなる。Ｒｌｉｍｉｔ１３５は、ＰＷＭ＿５２の電流を電圧に変換する。この電圧はＶＩＦＢに加算される。Ｒｌｉｍｉｔの値は、ＶＩＦＢに加算される電圧が、負荷電流を動作上のオン状態からオフ状態に変えるためにＩＣＭＰに影響を与えるように選択される。
【００４１】
ＰＷＭ信号５０が導入され、上記の通り、ＰＷＭ＿５２が発生される。ＰＷＭ５０がローレベルになると、ＰＷＭ＿５２がハイレベルとなり、その結果、ＶＩＦＢはＡＤＪを超える。ＶＩＦＢを減少し、ＶＩＦＢをＡＤＪと一致させるために、ＩＣＭＰが低くなる。ＩＣＭＰは負荷１８を駆動するため、負荷１８は実質的にターンオフとなる。当業者であれば、負荷１８がオフになると云うことは、必ずしも負荷１８への電流又は電圧がゼロになることではないことが分かる。電流又は電圧は、オフのとき、最小限、負荷１８に印加されていても構わない。そして、ＰＷＭ５０がハイレベルになるとき、ＰＷＭ＿５２は、基準電圧ＲＥＦから非結合とされる。例示の実施例では、ＶＩＦＢは、等式ＶＩＦＢ＝０．４５＊ＩＬｒｍｓ＊Ｒｓｅｎｓｅの関係に戻る。負荷は実質的にオフであるため、ＩＬｒｍｓはほぼゼロである。ＩＣＭＰは、ＶＩＦＢをほぼＡＤＪとするために、高くなる。その結果、負荷電流ＩＬは高くなり、負荷１８はターンオンとなる。その結果は、図１０の示す通り、負荷電流ＩＬは各位相シフトバースト信号ＰＷＭ５０に従うことになる。しかしながら、その負荷電流ＩＬはまた、各バースト信号ＰＷＭより遅れる。
【００４２】
図１１は、本発明による例示的装置のバーストモードの間のＰＷＭ＿５２、ＩＣＭＰ、及び負荷電流ＩＬの波形のオシロスコープによる観測図である。ＰＷＭ＿５２は、各位相シフトバースト信号ＰＷＭ５０によってタイミングが取られており、即ち、ＰＷＭ５０のハイからロー又はローからハイへの遷移と、ＰＷＭ＿５２の各ローからハイ又はハイからローへの遷移との間には重大な遅れはない。誤差増幅器１２０は、有限の充放電電流を有しているため、ＶＩＦＢがＡＤＪより高くなったり又は低くなったりするとき、キャパシタＣＦＢ１３９を充放電するのにそれぞれ時間が掛かる。その結果、図１１に示される通り、ＩＣＭＰはＰＷＭ＿５２より遅れる。ＩＣＭＰは、バーストモードの間、負荷１８を駆動するので、負荷電流ＩＬも同様に、ＰＷＭ＿５２より遅れる。
【００４３】
図１２は、位相アレイドライバ１００の例示的ＩＣ構成３００を示す。ＩＣ３００は、ハーフブリッジスイッチング構成のブレークビフォアメーク回路１３０を有する。これについては、後で更に説明する。他のＩＣ構成では、“フルブリッジ”，“フォワード”，“プッシュプル”等のスイッチング構成が、本発明の範囲を逸脱することなく用いることができる。ＩＣ３００の動作を、図９を再び参照しながら説明する。例示のＩＣ３００は、互いに１８０°位相が異なる二つの位相シフトバースト信号（ＰＷＭ信号）５０を受ける。例示のＩＣ３００は、互いに１８０°位相が異なるこれら二つのバースト信号５０を、二つの負荷それぞれを駆動するのに利用する。当業者であれば、二つのそれぞれの負荷を駆動するある構成要素（例えば、セレクタ１２２，１２４，１２６）が二重化されていることが分かる。もちろん、図示のＩＣ３００は一例に過ぎず、三つ又はそれ以上の負荷（又は単一の負荷）を駆動するように簡単に構成できる。最初は、以下に記述する通り、信号検出を行う一般的な比較回路からなるセレクタ１２２，１２４，１２６について説明する。
【００４４】
例示のＩＣ３００は、電圧検出のための誤差増幅器１２１、電流検出のための誤差増幅器１２０、電流又は電圧帰還セレクタ１２２、バーストモード又はソフトスタートモードセレクタ１２４、最小電圧セレクタ１２６を有する。セレクタ１２２，１２４，１２６は、一つの比較器と二つの伝達ゲートからなる同一構造とすることができ、マルチプレクサで構成することができる。
【００４５】
上で説明した通り、各誤差増幅器１２０は、ソフトスタートモードでは負荷電流ＩＬによって、またバーストモードでは負荷電流と位相シフトバースト信号ＰＷＭ５０の両方によって決まる帰還信号ＶＩＦＢ（例示のＩＣ３００ではピン３のところに示されている）とＡＤＪとを比較することによって、電流制御信号ＩＣＭＰ（例示のＩＣ３００ではピン４のところに示されている）を発生する。
【００４６】
同様に、図１３は、誤差増幅器１２１を示す例示的回路３５０を表わす。誤差増幅器１２１は、負荷電圧によって決まる電圧帰還信号ＶＦＢ（例示のＩＣ３０ではピン６）と基準電圧（例えば、２Ｖ）とを比較することによって、電圧制御信号ＶＣＭＰ（例示のＩＣではピン５）を発生する。例示的実施例では、負荷が最初にパワーオンされるとき、ソフトスタートコントローラ（入力１３２のところ）によって負荷に供給されるパワーは低い（以下、ＳＳＴと言う）。すなわち、トランス１６０の二次側の負荷電圧Ｖｘは低い。その結果、ＶＦＢは低い。ＶＦＢと基準信号（例えば、２Ｖ）との間の差は比較の閾値より大きいので、誤差増幅器１２１は大きいＶＣＭＰ信号を発生する。ＶＦＢと負荷電圧の間の関係は、以下に更に説明する。ＳＳＴが増加すると、ＶＦＢは増加し基準電圧（例えば、２Ｖ）に近づき、そしてＶＣＭＰは減少する。ＶＦＢが基準電圧（例えば、２Ｖ）と一致したとき、ＶＣＭＰが、負荷電圧を駆動するのにＳＳＴに代わって選択され、ＶＦＢが基準電圧（例えば、２Ｖ）と一致するように、負荷電圧を所定の値に効率的にクランプする。回路３６０は、ＶＦＢと、例示回路３５０ではトランスの二次側に提供される実際の負荷電圧Ｖｘとの間の次の関係を表わす。
ＶＦＢ＝Ｖｘ＊Ｃ１／（Ｃ１＋Ｃ２）
したがって、Ｃ１とＣ２は、電圧帰還信号ＶＦＢが負荷電圧Ｖｘの所望の要素を反映するように選択される。例えば、もしＣ２＝１０００＊Ｃ１なら、ＶＦＢ＝Ｖｘ／１０００、即ち、ＶＦＢは、負荷電圧Ｖｘの１／１０００である負荷電圧を表わす。本実施例では、もし基準電圧が２ボルトであれば、負荷電圧は２０００ボルトでクランプされる。さらに、図９の半波整流ダイオード１３７に類似して、ダイオード３６５は、半波整流電圧信号を発生する。Ｒｙ及びＣｙは、整流波形のピーク電圧を検出するピーク電圧検出器である。
【００４７】
電流又は電圧帰還セレクタ１２２（Ｉ＿又は＿Ｖ帰還）は、バーストモード動作の間、負荷を駆動する信号として、電圧制御信号ＶＣＭＰ又は電流制御信号ＩＣＭＰの何れか一方を選択する。例示のＩＣ３００では、セレクタ１２２は、もし負荷電圧が上記所定値を超えており且つ負荷電流が動作電流より小さければ（即ち、ＶＩＦＢ＜ＡＤＪ）、ＶＣＭＰを選択する。さもなければ、セレクタ１２２はＩＣＭＰを選択する。セレクタ１２２は、制御信号の選択を決めるのに他の比較を用いても構わない。例えば、セレクタ１２２は、負荷が動作上の又は所定フルパワーに達したか否かを決めるのに、ＡＤＪとＶＩＦＢを比較するように構成することもできる。以下、上で記したＩＣＭＰまたはＶＣＭＰの何れかである制御信号ＣＭＰについて説明する。
【００４８】
例示ＩＣ３００では、セレクタ１２２は、バーストモード又はソフトスタートセレクタ１２４（ＣＭＰ＿又は＿ＳＳＴ）に結合されている。例示のＩＣ３００のセレクタ１２４は、二つのモード、即ちソフトスタート又はバーストモードの内の何れの動作モードを適用するかを決定し、以下のように、適当な時期に、ソフトスタートモードからバーストモードに切り換える。セレクタ１２４は、どのモードを適用するかを決定するために、且つ、ソフトスタートモードでのソフトスタート信号ＳＳＴ又はバーストモードでの制御信号ＣＭＰの何れかである信号ＣＭＰＲを発生するために、ＣＭＰとＳＳＴ（ソフトスタートコントローラによって発生する負荷パワー制御エネルギ）とを比較する。上で記した通り、負荷１８が一旦動作上オン状態に達するとバーストモードがトリガされるので、ＣＭＰＲは、ＳＳＴがＣＭＰと等しくなる前はＳＳＴであり、一旦ＳＳＴがＣＭＰと等しくなるか又はそれを超えると、ＣＭＰＲはＣＭＰである。ソフトスタート信号（ＳＳＴ）を提供するソフトスタートコントローラは、例えば、ピン１３，１３２に外部的に接続され、その充電速度が負荷がパワーアップされる速度を決めるキャパシタ（図示せず）を用いることにより構成される。本実施例では、ＳＳＴ電圧はＩｓ／（Ｃ＊Ｔ）と等しく、ここで、Ｉｓは電源１３３によって提供される電流、Ｃは外部キャパシタ（図示せず）の容量である。外部キャパシタ（図示せず）の容量は、ソフトスタートモードの間の負荷電流ＩＬが増加する速度を変化させるために、変更しても構わない。ＣＭＰがＳＳＴと一致したとき、ソフトスタートモードは終了し、バーストモードが開始し、ＣＭＰがバーストモードの間の負荷へのパワーを制御するが、ＳＳＴはＶＣＣまで増加し続ける。
【００４９】
例示のＩＣ３００では、セレクタ１２４は最小電圧セレクタ１２６（ＣＭＰＲ＿又は＿ＭＩＮ１２６）に接続される。このセレクタの出力を、以下、ＲＥＳＣＯＭＰと称する。セレクタ１２６は、たとえ負荷がオフ状態のときでも、所定の最小パワーが負荷に供給されることを確実にする。すなわち、負荷に供給されるパワーが所定の最小値より小さいとき、ＲＥＳＣＯＭＰは最小電圧の例えば７４０ｍＶである。もし負荷電圧が所定の最小電圧より高ければ、ＲＥＳＣＯＭＰはＣＭＰＲ（即ち、上述した通りＣＭＰ又はＳＳＴの何れか）である。
【００５０】
その結果、バーストモードでは、ＰＷＭ５０が下がり、上で述べた通り負荷がターンオフする時はいつでも、所定の最小電圧が負荷の両端に維持される。負荷の両端に最小電圧を維持することの望ましい点を、例示的負荷としてＣＣＦＬ（冷陰極蛍光ランプ）に関して以下に説明する。
【００５１】
ＣＣＦＬは、オフのときは高インピーダンスである。したがって、ランプを流れる電流を最初に誘起する、即ちランプをターンオンするには、大きな電圧が必要とされる。例示のＩＣ３００では、ランプをターンオンするために、トランス１６０の二次側から、ＣＣＦＬに大きな電圧が印加される。一旦ランプを電流が流れ始めると、インピーダンスは下がり、その結果、電圧は、通常の動作レベルまで下げても構わない。ランプをターンオンするために大きな電圧の印加の繰返しを避けるために、それ以後は、所定の最小パワーが負荷の両端に維持される。
【００５２】
所定最小電圧がセレクタ２６によって選択されたとき、ランプ１２８はパルス幅変調器（ＰＷＭ）として機能し、負荷のパワーを決めるパルス幅のＰＷＭ信号を発生する。ランプ１２８の機能は、図３に関連して既に説明したパルス幅変調器１２の機能と類似したものである。この類似に関連して、ＰＷＭ信号の発生のためにランプ１２８によって利用されるＤＣ電圧は、前記の所定最小電圧である。所定最小電圧は、図３に関連して説明した三角波３４との交点において、信号を維持するために最小限間に合うＰＷＭパルス幅を発生する。ランプ１２８は、各バーストモードの間、負荷がオフのとき、負荷を最小限パワーオンのままにするために、セレクタ１２６によって提供される所定最小電圧を有効的に利用する。負荷電圧が所定最小値を超えたとき、前述バースト信号ＰＷＭ５０によって決まるパワー信号が利用される。
【００５３】
ブレークビフォアメーク回路１３０は、上で説明した適当な信号を、トランス１６０をオン・オフするために利用する。これに代えて、適当なスイッチをこの目的のために用いても構わない。例示のＩＣ３００は、ハーフブリッジ構成として用いた、即ち汎用のＤＣ／ＡＣコンバータとして二つのスイッチを有する。ブレークビフォアメーク回路１３０の出力（ＮＤＲＩ及びＰＤＲＩ）は、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴをそれぞれターンオン又はターンオフし、それにより、トランス１６０をグラウンド又はＶＣＣ（電源）にそれぞれスイッチングする。ブレークビフォアメーク回路１３０が、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴのそれぞれを、相手のものに対して排他独占的にターンオンすることが重要である。すなわち、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴは、重なり合わない一対の信号を発生する。他の実施例では、四つのスイッチが、トランス１６０をグラウンド又はＶＣＣにスイッチングするために、フルブリッジ（Ｈ−ブリッジ）構成に用いられる。スイッチは、ＤＣ電圧（ＶＣＣ）を、当業者には良く知られているように、トランスの一次側に供給されるＡＣ信号に変換する。
【００５４】
図１４（ａ）及び図１４（ｂ）は、それぞれハーフブリッジ及びフルブリッジスイッチング構成の従来のＤＣ／ＡＣコンバータの回路例を示す。図１４（ａ）のハーフブリッジ構成は、上記した例示のＩＣ３００に提供されている。フルブリッジ（Ｈ−ブリッジ）構成の実施例は図１４（ｂ）に示されている。フルブリッジ構成は、典型的には、重なり合わない二つの信号対を発生する二つのＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴの対を利用する。これについては、図１５を参照して以下に説明する。トランス１６０は、対角線上のスイッチの対、ＡとＤ（ＡＤ）及びＢとＣ（ＢＣ）の導電状態をそれぞれ交互とすることにより、ターンオン又はターンオフされる。ブレークビフォアメーク回路１３０は、ＡＤとＢＣが同時にオンとはならないことを確実にする。
【００５５】
図１５は、本発明による例示的実施例のフルブリッジ構成において、対角位置にあるスイッチの信号（即ち、ＡＤ及びＢＣ信号）の発生例を示すものである。図３に関連して既に述べた通り、発振器２２は三角波３４を発生する。信号３４は、信号３４´を発生するために反転される。ＲＥＳＣＯＭＰはセレクタ１２６の出力である。すなわち、ＲＥＳＣＯＭＰは、ＩＣＭＰ，ＶＣＭＰ，ＳＳＴ又はＭＩＮ（例えば、７４０ｍＶ）の内の一つである。したがって、ＲＥＳＣＯＭＰは可変である。基準信号ＣＬＫは、スイッチＡとＢを独立して切り換えるのに利用される。例示の実施例では、ＣＬＫは５０％のデューティサイクルを有し、信号３４に従う。第２基準信号ＰＳ＿ＣＬＫは、スイッチＣとＤを独立的に切り換えるのに利用される。例示の実施例では、ＰＳ＿ＣＬＫは、調整可能な遅延を以って位相シフトされたＣＬＫ信号であり、Ｄｃｌｋ−ＲＥＳＣＯＭＰはＤｃｌｋを決める。これについて以下説明する。ＰＳ＿ＣＬＫの各パルスの正のエッジと負のエッジは、信号３４の立上りとＲＥＳＣＯＭＰとの各交点、及び信号３４´の立上りとＲＥＳＣＯＭＰとの交点によって発生される。したがって、ＲＥＳＣＯＭＰが増加するとき、例えば、各位相シフトバースト信号５０が、バーストモードの間、高くなるとき、ＣＬＫとＰＳ＿ＣＬＫとの間の位相遅延Ｄｃｌｋは増加する。スイッチング対ＡＤ及びＢＣのオン時間は、ＣＬＫとＰＳ＿ＣＬＫの重なりによって決まる。したがって、Ｄｃｌｋが増加するとき、ＡＤ及びＢＣのオン時間は増加し、これにより、より多のパワーが各負荷に供給されることになる。しかしながら、本発明は、特定のドライバ構成に限定されるものではなく、したがって、ハーフブリッジ又はフルブリッジ構成に限られるものではない。
【００５６】
例示的実施例である、図１２のＩＣ３００に話を戻す。トランス１６０に供給される電圧がＩＣ３００への電源電圧を超える場合、ブレークビフォアメーク回路１３０は、“高電圧レベルシフティング”を利用する。“高電圧レベルシフティング”は、以下の例で説明される。ＶＣＣは５ボルトである。すなわち、ＰＭＯＳＦＥＴのゲート制御信号レベルは、グラウンド（０ボルト）からＶＣＣ（５ボルト）に変動する。もし１５ボルトがトランス１６０に送られれば、ブレークビフォアメーク回路１３０は、ＰＤＲＩ出力に１０ボルトのＤＣ電圧シフトを与え、それにより、ＰＭＯＳＦＥＴゲート制御信号が１５ボルトに達するようにする（ＤＣ高電圧レベルシフトによる１０ボルト＋電源電圧の５ボルト）。
【００５７】
例示のＩＣ３００は更に、保護回路１４０を有する。このＩＣ３００では、回路１４０は、不足電圧ロックアウト回路（ＵＶＬＯ）である。ソフトスタートモードの最後で、もしトランス１６０へ供給される電圧が減少せず、またはもし負荷電流ＩＬが特定のフル動作レベルに達しなければ、回路１４０は、ＩＣ３００を遮断する。最大パワーが負荷に供給されている間に、もしＶＩＦＢがＡＤＪよりも低ければ、回路１４０は負荷電流を検知し、バーストモード動作の間、ＩＣ３００を遮断する。ＶＩＦＢがＡＤＪよりも低いときは、上で説明した通り、誤差増幅器１２０は、負荷への出力パワーを増加する。そこで、回路１４０は、過度のパワー供給から構成要素又は部品の損傷を防ぐために、上記の状態になったとき、ＩＣを遮断するのである。また、保護回路１４０は、上で説明した通り、ソフトスタートモードの期間は、不能動化される。
【００５８】
上述した通り、本発明によれば、本発明の目的を満足する順次バーストモード調整回路が提供され得ることは明らかである。当業者であれば、図示して説明した実施例に対して、各種の改変、変更が、本発明の範囲を逸脱することなく可能であることが分かる。
【図面の簡単な説明】
【図１】
図１は、本発明の例示的な順次バーストモード信号発生装置のブロック図である。
【図２】
図２は、本発明の例示的な順次バーストモード信号発生装置のより詳細なブロック図である。
【図３】
図３は、本発明の例示的な順次バーストモード信号発生装置のパルス幅変調器の信号波形図である。
【図４】
図４は、本発明の例示的な順次バーストモード信号発生装置の位相遅延アレイの信号波形図である。
【図５（ａ）及び図５（ｂ）】
図５（ａ）及び図５（ｂ）は、負荷の数による“選択”信号入力の表である。
【図６】
図６は、図１から図５で説明した各種信号をまとめて表わした信号波形図である。
【図７】
図７は、本発明の順次バーストモード信号発生装置の例示のＩＣ構成を示す。
【図８】
図８は、本発明の位相アレイドライバの詳細図である。
【図９】
図９は、本発明において、位相アレイドライバがどのようにしてパワー調整信号を発生するかを示した回路例を示す。
【図９ａ】
図９ａは、負荷電流の信号波形図である。
【図１０】
図１０は、本発明において、位相アレイドライバがどのようにしてパワー調整信号を発生するかを示したタイミング図である。
【図１１】
図１１は、本発明による例示的位相アレイドライバによって発生されたパワー調整信号の波形図である。
【図１２】
図１２は、本発明における、位相アレイドライバの例示的ＩＣ構成を示す。
【図１３】
図１３は、本発明の例示的ＩＣにおいて、位相アレイドライバがどのようにして電圧クランプ信号を発生するかを示した回路例を示す。
【図１４（ａ）及び図１４（ｂ）】
図１４（ａ）及び図１４（ｂ）は、それぞれハーフブリッジ及びフルブリッジ（Ｈ−ブリッジ）構成の回路例を示す。
【図１５】
図１５は、フルブリッジ構成における交叉スイッチ信号の発生を示す信号発生例を示す。
【図１】
2004519978.tif 000006
【図２】
2004519978.tif 000007
【図３】
2004519978.tif 000008
【図４】
2004519978.tif 000009
【図５ａ】
2004519978.tif 000010
【図５ｂ】
2004519978.tif 000011
【図６】
2004519978.tif 000012
【図７】
2004519978.tif 000013
【図８】
2004519978.tif 000014
【図９】
2004519978.tif 000015
【図９ａ】
2004519978.tif 000016
【図１０】
2004519978.tif 000017
【図１１】
2004519978.tif 000018
【図１２】
2004519978.tif 000019
【図１３】
2004519978.tif 000020
【図１４ａ】
2004519978.tif 000021
【図１４ｂ】
2004519978.tif 000022
【図１５】
2004519978.tif 000023
【国際公開パンフレット】
2004519978.tif 000024
2004519978.tif 000025
2004519978.tif 000026
2004519978.tif 000027
2004519978.tif 000028
2004519978.tif 000029
2004519978.tif 000030
2004519978.tif 000031
2004519978.tif 000032
2004519978.tif 000033
2004519978.tif 000034
2004519978.tif 000035
2004519978.tif 000036
2004519978.tif 000037
2004519978.tif 000038
2004519978.tif 000039
2004519978.tif 000040
2004519978.tif 000041
2004519978.tif 000042
2004519978.tif 000043
2004519978.tif 000044
2004519978.tif 000045
2004519978.tif 000046
2004519978.tif 000047
2004519978.tif 000048
2004519978.tif 000049
2004519978.tif 000050
2004519978.tif 000051
2004519978.tif 000052
2004519978.tif 000053
2004519978.tif 000054
2004519978.tif 000055
2004519978.tif 000056
2004519978.tif 000057
2004519978.tif 000058
2004519978.tif 000059
2004519978.tif 000060
2004519978.tif 000061
2004519978.tif 000062
2004519978.tif 000063
2004519978.tif 000064
2004519978.tif 000065
2004519978.tif 000066
2004519978.tif 000067
2004519978.tif 000068
2004519978.tif 000069
【国際調査報告】
2004519978.tif 000070
2004519978.tif 000071