(57)【要約】本発明は、ビデオ信号のバックポーチ期間をクランプする方法、手段、および装置を教示するものであり、前記ビデオ信号の同期先端レベルを可変の基準電圧（３３）にクランプすること、同期先端がクランプされたビデオ信号のバックポーチ電圧レベルを所定の基準電圧（２２）と比較すること、バックポーチ電圧レベルと所定の基準電圧（２２）との差を表す誤差信号（２４）を生成すること、および、誤差信号（２４）が最小化されるように、誤差信号（２４）に応答して可変の基準電圧（３３）を調節することを含んでいる。
2004515125.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ信号のバックポーチ期間をクランプする方法であって、
前記ビデオ信号の同期先端レベルを可変の基準電圧にクランプすること、
前記同期先端がクランプされたビデオ信号のバックポーチ電圧レベルを所定の基準電圧と比較すること、
前記バックポーチ電圧レベルと前記所定の基準電圧との差を表す誤差信号を生成すること、および、
前記誤差信号を最小化するように、前記誤差信号に応答して前記可変の基準電圧を調節することを含む方法。
【請求項２】
前記比較するステップの前に、前記同期先端がクランプされたビデオ信号をディジタル化するステップを更に含む、請求項１に記載の方法。
【請求項３】
前記可変の基準電圧を調節するステップが、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップを含む、請求項２に記載の方法。
【請求項４】
前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項２に記載の方法。
【請求項５】
前記可変の基準電圧を調節するステップが、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップを含む、請求項１に記載の方法。
【請求項６】
前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項５に記載の方法。
【請求項７】
前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項１に記載の方法。
【請求項８】
前記可変の基準電圧を調節するステップが更に、
前記比較するステップの前に、前記同期先端がクランプされたビデオ信号をディジタル化するステップと、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップと、
前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップとを含む、請求項１に記載の方法。
【請求項９】
ビデオ信号のバックポーチ期間の間にビデオ信号のレベルを調節するための装置であって、
可変の基準電圧に応答して前記ビデオ信号の同期先端レベルを調節する手段と、
前記同期先端レベル調節されたビデオ信号のバックポーチ期間の間の、前記同期先端レベル調節されたビデオ信号の前記バックポーチ・レベルを、所定の基準電圧と比較する手段と、
前記同期先端レベル調節されたビデオ信号のバックポーチ期間レベルと、前記所定の基準電圧との差分信号を決定する手段と、
前記差分信号を０に向けて低減するようにして、前記差分信号に応答して前記可変の基準電圧を制御する手段とを備える装置。
【請求項１０】
前記同期先端レベル調節されたビデオ信号を、前記同期先端レベル調節されたビデオ信号のディジタル表現に変換する手段を更に備える、請求項９に記載の装置。
【請求項１１】
前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含む、請求項１０に記載の装置。
【請求項１２】
前記同期先端レベル調節されたビデオが最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項１０に記載の装置。
【請求項１３】
前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含む、請求項９に記載の装置。
【請求項１４】
前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項１３に記載の装置。
【請求項１５】
前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項９に記載の装置。
【請求項１６】
前記同期先端レベル調節されたビデオ信号を、前記同期先端レベル調節されたビデオ信号のディジタル表現に変換する手段を更に備え、
前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含み、
装置は更に、前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を備える、請求項９に記載の装置。
【請求項１７】
ビデオ信号のバックポーチ期間をクランプするための装置であって、
前記ビデオ信号を受け取るための端子と、
前記バックポーチ期間のレベルと所定の基準電圧との差を決定するためのキー・コンパレータであって、可変の基準電圧を供給するための出力を有するキー・コンパレータと、
前記キー・コンパレータの出力に応答して、前記入力されたビデオ信号に加えられるＤＣバイアスを、前記バックポーチ・レベルが前記所定の基準電圧とほぼ等しくなるようにするような量および極性に調節するように構成された同期先端クランプ回路とを備える装置。
【請求項１８】
前記ビデオ信号が前記キー・コンパレータに加えられる前に前記ビデオ信号をディジタル化するためのＡ／Ｄ変換器を更に備える、請求項１７に記載の装置。
【請求項１９】
パルス幅変調器を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力を受け取り、前記パルス幅変調器の出力にて、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧を前記同期先端クランプ回路に供給する、請求項１８に記載の装置。
【請求項２０】
前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項１８に記載の装置。
【請求項２１】
パルス幅変調器を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力を受け取り、前記パルス幅変調器の出力にて、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧を前記同期先端クランプ回路に供給する、請求項１７に記載の装置。
【請求項２２】
前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項２１に記載の装置。
【請求項２３】
前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項１７に記載の装置。
【請求項２４】
前記ビデオ信号が前記キー・コンパレータに加えられる前に前記ビデオ信号をディジタル化するためのＡ／Ｄ変換器と、
前記キー・コンパレータからの前記出力を入力端子にて受け取り、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を出力にて供給するパルス幅変調器であって、パルス幅変調器の前記出力が前記可変の基準電圧を前記同期先端クランプ回路に供給するパルス幅変調器と、
前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラとを更に備える、請求項１７に記載の装置。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、ビデオ信号処理に関するものである。
【０００２】
（発明の背景）
ビデオ信号処理システムでは、純粋にアナログのビデオ信号の場合でもディジタル化ビデオ信号の場合でも、信号のＤＣ（直流）動作点を所定の基準電圧に設定するためにバックポーチ・クランプを行うことが望ましい場合が多い。従来の実施例を理解するために、図１に示すブロードコム社（Ｂｒｏａｄｃｏｍ）７０２０ＩＣ　１０の推奨動作について説明する。ビデオ信号Ｖ１が、ビデオ・オペアンプ（Ｏｐ　Ａｍｐ）６によってバッファ（緩衝）され、結合コンデンサ８を介してＩＣ１０のビデオ信号入力に供給され、Ａ／Ｄ変換器１２によってディジタル化され、ビデオ・デコーダ（ＶＤＥＣ）１４とキー・コンパレータ（ｋｅｙｅｄ　ｃｏｍｐａｒａｔｏｒ：比較器）１８の一方の入力１６とに並列に加えられる。他方のコンパレータ入力２０は、所定の基準電圧（ｒｅｆｅｒｅｎｃｅ　ｖｏｌｔａｇｅ）２２を受け取る。コンパレータ出力２４は、誤差信号（ｅｒｒｏｒ　ｓｉｇｎａｌ）であり、コンパレータ入力１６のバックポーチ電圧レベルと所定の基準電圧２２との差を出力する。バックポーチ・クランプ（ＢＰＣ：Ｂａｃｋ−Ｐｏｒｃｈ　Ｃｌａｍｐ）パルス２６がビデオ・デコーダ（ＶＤＥＣ）１４中で生成され、バックポーチ期間の間、コンパレータ１８をイネーブル（ｅｎａｂｌｅ：作動化）状態にするのに使用される。誤差信号２４およびバックポーチ・クランプ（ＢＰＣ）パルス２６は、パルス幅変調器（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｏｒ：ＰＷＭ）２８に加えられるが、パルス幅変調器（ＰＷＭ）２８は、バックポーチ・クランプ（ＢＰＣ）パルス期間の間は、デューティ・サイクル（衝撃係数）変調信号３０を出力し、他のすべての時間の間は、その出力はトライステート（ｔｒｉｓｔａｔｅ）状態になって、実質的に開回路の状態になる。パルス幅変調器（ＰＷＭ）の出力３０は、水平レート（ｈｏｒｉｚｏｎｔａｌ　ｒａｔｅ）で動作するパルス列であり、その高レベルと低レベルは、それぞれ約０ボルトと約３．３ボルトである。また、パルス幅変調器（ＰＷＭ）の出力３０のパルス幅は、コンパレータ入力１６が所定の基準電圧２２と等しいときは約５０％であり、コンパレータ入力１６が所定の基準電圧２２と比較して最大限に高い値から、所定の基準電圧２２と比較して最大限に低い値まで変動するのに伴って、約０％から約１００％まで変動する（図２に示す）。このようにして、パルス幅変調器（ＰＷＭ）の出力３０は、ビデオ信号入力のＤＣ（直流）成分再生を修正するのに適した負のフィードバックを提供するような極性（ｐｏｌａｒｉｔｙ）である。パルス幅変調器（ＰＷＭ）の出力３０は、抵抗器３２およびコンデンサ３４によってローパス・フィルタをかけられ、このフィルタされた値は、抵抗器３６を介してビデオ信号入力に加えられる。ビデオ信号入力に加えられるＤＣバイアスの修正値は、結合コンデンサ８に記憶され、結合コンデンサ８は、この値を次の水平バックポーチ期間まで保持する。次の水平バックポーチ期間の間、新たに修正されたバイアスが加えられる。しかし、ビデオ信号が、最初にＡ／Ｄ変換器１２入力に加えられるとき、ビデオ・デコーダ（Ｖｉｄｅｏ　Ｄｅｃｏｄｅｒ：ＶＤＥＣ）１４入力のバイアス電圧は、ビデオ・デコーダ（ＶＤＥＣ）１４のダイナミック・レンジ（ｄｙｎａｍｉｃ　ｒａｎｇｅ）から外れる可能性が高く、従って、ビデオ・デコーダ（ＶＤＥＣ）１４が、水平同期の位置を決定することが難しくなり、そのため正しくタイミングのとれたバックポーチ・クランプ（ＢＰＣ）パルスが利用できなくなる。この理由で、ビデオ・デコーダ（ＶＤＥＣ）１４は、フィードバック・ループがゆっくりと応答し、ビデオ・デコーダ（ＶＤＥＣ）１４が水平同期を見つけ、次のバックポーチのＡ／Ｄ値が理想値２４０（１０２４個のＡ／Ｄ値のうちの）からどれくらい離れているかを測定し、コンパレータ入力１６におけるバックポーチ・レベルを正しい値に調節するよう修正するまで、自走モード（ｆｒｅｅ−ｒｕｎｎｉｎｇ　ｍｏｄｅ）で動作する。その後、ビデオ・デコーダ（ＶＤＥＣ）１４は、ロック・モード（ｌｏｃｋｅｄ　ｍｏｄｅ）で動作して、同期およびバックポーチ期間を正しく識別する。前述のようにバックポーチ・クランプを行うとき、幾つかの問題に直面する。第１に、ビデオ信号入力がパルス幅変調器（ＰＷＭ）信号で汚染されることによるループ中のオフセットを最小限に抑える目的で、ごく低い出力インピーダンスのドライバを提供するためのビデオ・オペアンプが必要である。第２に、ループ利得は、抵抗器３２と抵抗器３６の合計の逆数で決定され、従って相対的に低い。第３に、入力コンデンサ８およびフィルタ・コンデンサ３４に関連する２つの主極（ｄｏｍｉｎａｎｔ　ｐｏｌｅ）が採用されているので、ループ応答の安定を達成することは困難であり、Ａ／Ｄコンバータ１２およびビデオ・デコーダ（ＶＤＥＣ）１４が最初にそれらの最適なダイナミック・レンジから外れているときにバックポーチ期間を識別することが困難なことが原因で、ループの初期安定に時間が掛かる。本発明は、これらの問題をコスト効果の非常によい形態で解決することを目的とする。
【０００３】
（発明の概要）
本発明は、ビデオ信号のバックポーチ期間をクランプ（ｃｌａｍｐ）する方法および装置を開示する。この方法および装置は、ビデオ信号の同期先端（ｓｙｎｃ−ｔｉｐ）信号レベルを可変の基準電圧にクランプすること、同期先端（ｓｙｎｃ−ｔｉｐ）信号がクランプされたビデオ信号のバックポーチ電圧レベルを、所定の基準電圧と比較すること、バックポーチ電圧レベルと所定の基準電圧との差を表す誤差信号を生成すること、および、誤差信号が最小化されるように、誤差信号に応答して可変の基準電圧を調節することにより実現される。
【０００４】
図面において、複数の図で同一の参照符号を使用する場合、これは他の図中の同じまたは類似の構成要素を示す。
【０００５】
（好ましい実施形態の詳細な説明）
本発明の特徴および利点は、例として開示する以下の記述からより明らかになる。
【０００６】
図３を参照すると、ブロードコム社（Ｂｒｏａｄｃｏｍ）７０２０ＩＣなどのビデオ信号処理ユニットへのビデオ信号入力に関連して使用される例示的な同期先端クランプ回路（ｓｙｎｃ−ｔｉｐ　ｃｌａｍｐ）４０が示されている。トランジスタ４２と、トランジスタのベース上の回路（即ち、抵抗器４４、抵抗器４６、およびコンデンサ３４）と、エミッタ抵抗器４８とが、均一なＤＣ電圧を供給する。クランプ動作は、ダイオード５０、リーク（ｌｅａｋ）抵抗器５２、および結合コンデンサ８によって実行される。同期先端信号がクランプされることになる電圧は、抵抗器４４および４６から成る分圧器の分圧比率によって決定される。
【０００７】
次に、図４を参照すると、パルス幅変調器（ＰＷＭ）の出力信号３０が、抵抗器３２を介して同期先端クランプ基準入力３３に加えられると、パルス幅変調器（ＰＷＭ）の出力の３０は、コンデンサ３４によってローパス・フィルタをかけられ、可変の基準値を同期先端クランプ回路４０に供給する。このようにして、同期先端レベルを、従ってダイオード５０の陰極（ｃａｔｈｏｄｅ）端子にあるビデオ信号のバックポーチ・レベルを、パルス幅変調器（ＰＷＭ）の出力３０のデューティ・サイクル（ｄｕｔｙ　ｃｙｃｌｅ：衝撃係数）に応答して可変の基準値によって調節することができる。
【０００８】
次に、図５を参照するが、本発明の好ましい実施形態では、ブロードコム社（Ｂｒｏａｄｃｏｍ）７０２０ＩＣ　１０からのパルス幅変調器（ＰＷＭ）の出力３０が、抵抗器３２を介して同期先端クランプ入力３３に加えられることに留意されたい。ビデオ信号が最初に加えられると、コントローラ３１がパルス幅変調器（ＰＷＭ）２８をトライステート・モードに維持し、従ってフィードバック・ループを開く。抵抗器４４および抵抗器４６（図３および図４に示す）から成る同期先端をクランプする分圧器の分圧比率を適切に選択することにより、ビデオ信号入力はほぼ瞬時に、およそ正しいレベルにバイアス（ｂｉａｓ）される。この実施形態では、抵抗器４４および抵抗器４６の値は、ビデオ信号が最初に加えられたとき、パルス幅変調器（ＰＷＭ）の出力３０がトライステート・モードに保持された際に、トランジスタ４２のエミッタにてＤＣ約１．６ボルトを発生するように選択され、それにより、同期先端がクランプされたビデオ信号入力信号がバイアスされて、約１．３ボルトのバックポーチ電圧レベルを呈する。ビデオ・デコーダ（ＶＤＥＣ）１４がロックされたことをコントローラ３１に伝達すると、コントローラ３１は、パルス幅変調器（ＰＷＭ）２８をアクティブ・モードにし、ループは後続の各バックポーチ・クランプ（ＢＰＣ）パルス期間の間は、閉じられる。アクティブ・ビデオ（ａｃｔｉｖｅ　ｖｉｄｅｏ）中、パルス幅変調器（ＰＷＭ）２８は、コンデンサがＤＣレベルを保持するようにトライステートになる。バックポーチが約２４０の値に再生されると、ビデオ信号はＤＣ再生されており、パルス幅変調器（ＰＷＭ）２８は、あらゆるライン上の誤差信号２４に追従する。パルス幅変調器（ＰＷＭ）の出力３０は、同期先端クランプ基準入力３３でコンデンサ３４に加えられる前に直列抵抗器３２を通る。これにより、コンデンサ３４がどのくらい速くパルス幅変調器（ＰＷＭ）の出力３０を積分するかを設定することができる。コンデンサ３４と、抵抗器３２と、並列結合された抵抗器４４および抵抗器４６とによって形成される極（ｐｏｌｅ）は、フィードバック・ループの唯一の主極（ｄｏｍｉｎａｎｔ　ｐｏｌｅ）である。コンデンサ８も依然として極を形成するが、その極はクランプ・ダイオード５０のダイナミック・インピーダンスがごく低い値で形成され、従って周波数が非常に高く、無視することができる。コンデンサ８に加えられるビデオ信号が、適度に高いインピーダンスのドライバから提供される場合、クランプ電流によるオフセット（ｏｆｆｓｅｔ）は、同期期間の間に生じることになり、従って、バックポーチ期間の間にはオフセットは生じない。このようにすると、ごく低い出力インピーダンスのビデオ・オペアンプに対する条件（および関連コスト）が必要なくなる。この実施形態のループ利得（ｌｏｏｐ　ｇａｉｎ）は、並列結合された抵抗器４４および抵抗器４６（図２および図３に示す）の、抵抗器３２に対する比率によって決定される。この結果、ループ利得およびループ応答を、独立して調節可能な回路設計が実現される。
【０００９】
好ましい実施形態を電圧の点から述べたが、電圧および／または電流を用いることもできることを理解されたい。本発明を好ましい実施形態に関して述べたが、特許請求の範囲によって定める本発明の趣旨および範囲を逸脱することなく、これらの実施形態に様々な変更を加えることができることは明らかである。
【００１０】
以下に他の実施例を示す。
１．ビデオ信号（ＶＩＤＥＯ　ＩＮＰＵＴ）のバックポーチ期間をクランプするための装置であって、
前記ビデオ信号を受け取るための端子（Ｖ１）と、
前記バックポーチ期間のレベルと所定の基準電圧（２２）との差を決定するためのキー・コンパレータ（１８）であって、可変の基準電圧を供給するための出力（２４）を有するキー・コンパレータ（１８）と、
前記キー・コンパレータの出力（２４）に応答して、前記入力されたビデオ信号に加えられるＤＣバイアスを、前記バックポーチ・レベルが前記所定の基準電圧（２２）とほぼ等しくなるようにするような量および極性に調節するように構成された同期先端クランプ回路（４０）と、
前記入力ビデオ信号（Ｖ１）が最初に加えられた後で前記可変の基準電圧（３０）を一時的にディセーブルにするためのコントローラ（３１）を備えるクランプ装置。
２．前記ビデオ信号が前記キー・コンパレータ（１８）に加えられる前に前記ビデオ信号をディジタル化するためのＡ／Ｄ変換器（１２）を更に備える、１に記載のクランプ装置。
３．パルス幅変調器（２８）を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータ（１８）からの前記出力（２４）を受け取り、前記パルス幅変調器の出力（３０）にて、前記キー・コンパレータの前記出力（２４）に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力（３０）が、前記可変の基準電圧（３３）を前記同期先端クランプ回路（４０）に供給する、２に記載のクランプ装置。
４．パルス幅変調器（２８）を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータ（１８）からの前記出力（２４）を受け取り、前記パルス幅変調器の出力（３０）にて、前記キー・コンパレータの前記出力（２４）に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力（３０）が、前記可変の基準電圧（３３）を前記同期先端クランプ回路（４０）に供給する、１に記載のクランプ装置。
５．前記ビデオ信号が前記キー・コンパレータ（１８）に加えられる前に前記ビデオ信号をディジタル化するためのＡ／Ｄ変換器（１２）と、
パルス幅変調器（２８）とを更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力（２４）を受け取り、前記パルス幅変調器の出力（３０）にて、前記キー・コンパレータの前記出力（２４）に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧（３３）を前記同期先端クランプ回路（４０）に供給する、１に記載のクランプ装置。
【図面の簡単な説明】
【図１】
バックポーチ・クランプ回路の従来実施のブロック図である。
【図２】
パルス幅変調器（ＰＷＭ）の出力信号を特徴付ける様々な波形を示す図である。
【図３】
例示的な同期先端クランプ回路を示す図である。
【図４】
可変の基準電圧を利用する同期先端クランプ回路を示す図である。
【図５】
本発明の一実施形態を示すブロック図である。
【図１】
2004515125.tif 000003
【図２】
2004515125.tif 000004
【図３】
2004515125.tif 000005
【図４】
2004515125.tif 000006
【図５】
2004515125.tif 000007
【国際公開パンフレット】
2004515125.tif 000008
2004515125.tif 000009
2004515125.tif 000010
2004515125.tif 000011
2004515125.tif 000012
2004515125.tif 000013
2004515125.tif 000014
2004515125.tif 000015
2004515125.tif 000016
2004515125.tif 000017
2004515125.tif 000018
2004515125.tif 000019
2004515125.tif 000020
2004515125.tif 000021
2004515125.tif 000022
2004515125.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004515125.tif 000024
2004515125.tif 000025
【国際調査報告】
2004515125.tif 000026
2004515125.tif 000027
2004515125.tif 000028