(57)【要約】所望のＦＭ周波数偏移を発生するようにプログラム可能なＦＭ波形生成器と、位相発生を提供するデジタル累算器（１０８、１１０、１１２）とを備えるワイヤレス・セルラー装置において、ＩＱ変調に使用するための波形生成器である。第１および第２のルックアップ・テーブル（１１４および１１６）は、１２ビット・デジタル累算器の値の６個のＭＳＢおよび６個のＬＳＢを使用して、回路の他の部分から再使用される、複合乗算器（１３０、１４０）で組み合わされる位相空間値を参照する。本発明は、以下の利点（単数または複数）を提供する。即ち、それは、一定包絡線変調のためのＦＭおよびＩ／Ｑ変調技術の両方のサポート、低価格での実現、およびマルチモード・システムに対応する柔軟性である。
2004515970.tif 000002
【特許請求の範囲】
【請求項１】
ＩＱ変調に使用するための波形生成器（１００）であって、
所定の範囲の所望の周波数変調方式の任意のものを表すデジタル値を発生するためのデジタル周波数変調波形生成器手段（１０４）と、
前記デジタル周波数変調波形生成器手段によって生成されるデジタル値を累算するためのデジタル累算器手段（１０８、１１０、１１２）と
を備える波形生成器。
【請求項２】
前記デジタル累算器手段によって生成される複数のビットの最上位グループのみを受信し、且つ複数のビットの前記の受信された最上位グループに関連する位相空間値（ｃｏｓ（φＭＳＢ）、ｓｉｎ（φＭＳＢ））を、第１のルックアップ・テーブル（１１４）で参照するための第１のルックアップ手段と、
前記デジタル累算器手段によって生成される複数のビットの最下位グループのみを受信し、且つ複数のビットの前記の受信された最下位グループに関連する位相空間値（ｃｏｓ（φＬＳＢ）、ｓｉｎ（φＬＳＢ））を、第２のルックアップ・テーブル（１１６）で参照するための第２のルックアップ手段と、
前記第１および第２のルックアップ手段によって生成された前記位相空間値を組み合わせて、送信変調のための同相および直交位相値（Ｉ、Ｑ）を生成する組み合わせ手段（１３０、１４０）と
をさらに備える請求項１に記載の波形生成器。
【請求項３】
前記複数のビットの最上位グループおよび前記複数のビットの最下位グループはそれぞれ、前記デジタル累算器手段によって生成された値のほぼ半分のビットの数を有する請求項２に記載の波形生成器。
【請求項４】
前記デジタル累算器手段によって生成される前記値は、１２ビットを含み、
前記複数のビットの最上位グループは、７ビットを含み、
前記複数のビットの最下位グループは、５ビットを含み、
前記第１のルックアップ・テーブルは、３２ワードを含み、
前記第２のルックアップ・テーブルは、３２ワードを含む
請求項２または３に記載の波形生成回路。
【請求項５】
前記デジタル累算器手段によって生成される前記値は、１２ビットであり、
前記波形生成器は、
前記デジタル累算器によって生成される値の最上位の７ビットのみを受信し、且つ前記の受信された最上位７ビットに関連する位相空間値（ｃｏｓ（φＭＳＢ）、ｓｉｎ（φＭＳＢ））を、第１のルックアップ・テーブル（１１４）で参照するためのルックアップ手段と、
前記デジタル累算器手段によって生成される最下位の５ビットのみを受信し、且つ該最下位の５ビットに関連する余弦値を１に近似し、該最下位の５ビットに関連する正弦値を該最下位の５ビットの値に近似することによって、該最下位の５ビットに関連する位相空間値（ｃｏｓ（φＬＳＢ）、ｓｉｎ（φＬＳＢ））を該最下位の５ビットから導出するための近似手段と、
前記ルックアップ手段および前記近似手段によって生成される前記位相空間値を組み合わせて、送信変調のための同相および直交位相値（Ｉ、Ｑ）を生成する組み合わせ手段（１３０、１４０）とをさらに備える、請求項１に記載の波形生成器。
【請求項６】
前記組み合わせ手段は、
前記位相空間値の第１の対を乗算して、第１の乗算された値を生成するための第１の乗算手段（１３２または１４２）と、
前記位相空間値の第２の対を乗算して、第２の乗算された値を生成するための第２の乗算手段（１３６または１４６）と、
前記第１の乗算された値と前記第２の乗算された値を加算する加算手段（１３４または１４４）とを備える、請求項２から５のいずれか一項に記載の波形生成器。
【請求項７】
前記組み合わせ手段は、他の用途のために構成される手段を含む請求項２から５のいずれか一項に記載の波形生成器。
【請求項８】
ワイヤレス通信装置に使用するための集積回路送受信器構成であって請求項１から６のいずれか一項に記載の波形生成器を備える集積回路送受信器構成。
【請求項９】
請求項１から６のいずれか一項に記載の波形生成器を備えるワイヤレス通信装置。
【請求項１０】
ワイヤレス通信装置で使用するための送受信器であって、
デジタル周波数変調のための同相および直交位相信号（Ｉ、Ｑ）を生成するための波形生成器手段（１００）と、
受信電圧制御発振器（１５２）を有する第１の位相ロックド・ループ（１５０）と、
送信電圧制御発振器（１６２）を有し、前記受信電圧制御発振器から信号を受信する第２の送信ループ（１６０）と、
前記波形生成器手段から前記同相および直交信号を受信し、且つ送信のためＩＱ変調された信号を生成するためのＩＱ変調器手段（１７０）と
を備える送受信器。
【請求項１１】
前記デジタル周波数変調は、前記第２の送信ループ（１６０）における周波数乗算を補償するためにスケーリングされる、請求項１０に記載の送受信器。
【請求項１２】
前記第２の送信ループ（１６０）の出力はまた、前記第１の位相ロックド・ループ（１５０）のデバイダへのフィードバック点として使用される、請求項１０または１１に記載の送受信器。
【請求項１３】
前記第１の位相ロックド・ループ（１５０）および前記第２の送信ループ（１６０）の使用によってＦＭ変調するように構成されており、且つ前記ＩＱ変調器（１７０）の前記同位相および直交位相入力は、それらの最大値で信号を受信するように構成されている請求項１０から１２のいずれか一項に記載の送受信器。
【請求項１４】
請求項１０から１３のいずれか一項に記載の送受信器を備えるワイヤレス通信装置。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、ＩＱ（同相、直交位相）変調に使用するための波形生成器に関する。ＩＱ変調器は、とりわけ、移動電話器のようなワイヤレス通信用送受信器の回路に使用される。
【０００２】
［発明の背景］
本発明の分野において、別々のタイプの変調技術として、それ自体の専用回路をそれぞれ有する、ＩＱ変調またはＦＭ（周波数変調）直接ＰＬＬ（位相ロックド・ループ）変調のいずれかを提供することが知られている。
【０００３】
しかし、この手法は、単一回路が、マルチモード動作（すなわち、たとえば、ＧＳＭ（移動通信のための汎用システム（Ｇｅｎｅｒａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ））、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）、ホームＲＦ（ＨｏｍｅＲＦ）、ＡＭＰＳ（高度移動電話サービス（Ａｄｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃｅ））、ＴＥＴＲＡ（地上幹線無線（Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ））、ＣＤＭＡ（符号分割多重アクセス（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ））などの異なる変調方式を必要とする所望の範囲の通信プロトコルの任意のものでの動作）を提供することを望まれる場合、多数の可能性のある変調方式のために多数の変調回路を設ける必要性が、価格および電力消費を著しく増大させる。
【０００４】
例として、ＧＳＭのみの無線モードが必要とされる場合、ＦＭ変調が使用されるであろう。ＧＳＭおよびＥＤＧＥ変調が要求されそこにおいてＩＱ変調器がＥＤＧＥに対して必要とされている場合、ＧＳＭおよびＥＤＧＥ変調が必要とされる場合、ＲＦ・ＩＱ変調器がＴＸフィルタまたは送受切換器を使用するのを避けるための受信器雑音要件を満たしていると仮定すると、ＦＭ変調よりむしろＩＱ変調によるＧＳＭ変調が使用されるであろう。
【０００５】
したがって、ＦＭ変調および／またはＩＱ変調を同じ送受信器回路上に有すること、およびＩＱ変調に使用するための波形生成器に対する必要性が存在し、そこにおいて、上述の不都合（単数または複数）が避けられる可能性がある。
【０００６】
［発明の概要］
本発明によれば、請求項１に記載されたＩＱ変調器に使用される波形生成器が与えられる。
セルラー無線送受信器のＩＱ変調器に使用される、本発明を組み込んだ１つの波形生成器回路が、添付図面を参照して、例としてのみ説明される。
【０００７】
［好適な実施形態の説明］
まず図１を参照すると、セルラー無線送受信器回路１００の送信部のＦＭおよびＩＱ変調部は、（ホストプロセッサ・ユニット（図示せず）から受信される、送信用のシリアル・ビットを含む）送信信号ＳＤＴＸを受信するための位相マッピング回路１０２（たとえば、ＧＳＭにおける差動符号化器）を含む。位相マッピング回路１０２の出力は、プログラム可能ＦＭ事前歪み（ｐｒｅ−ｄｉｓｔｏｒｔｉｏｎ）波形生成器１０４に接続され、該波形生成器１０４は、ルックアップ・テーブル（図示せず）からデータ入力Ｘ１ｄ、Ｘ２ｄおよびＸ３ｄを受信し、そしてクロック信号生成器（図示せず）からオーバサンプリングされたクロック信号を受信する。ＦＭ波形生成器１０４は、デバイダ１０６（２９のファクタで割る）を介して、加算器１０８、レジスタ１１０および丸め器（ｒｏｕｎｄｅｒ）１１２で構成されるデジタル累算器に印加される１８ビット出力を生成する。レジスタ１１０は、ＦＭ波形生成器１０４と同じオーバサンプリングされたクロック信号によってクロッキングされ、ＤＭＣＳ信号（持続期間が送信バースト長にほぼ等しい、送信変調を開始するためのトリガー信号で、この信号は、通常、ホスト・プロセッサ（図示せず）に配置されたタイミング・ユニットから受信される。）の立ち上がりエッジでクリアされるように構成され、またレジスタ１１０の出力は加算器１０８の入力にフィードバックされる。
【０００８】
レジスタ１１０の２１ビット出力は、丸め器１１２において１２ビットに丸められ、この１２ビットは、丸められた累算器値の６個の最上位ビットおよび６個の最下位ビットをそれぞれ含む２つの並列データストリームに分割される。６個の最上位ビットは、１６ワードＭＳＢ位相ルックアップ・テーブル１１４に印加され、入力の６個の最上位ビットによって与えられた位相空間の点の余弦および正弦値（それぞれｃｏｓ（φＭＳＢ）およびｓｉｎ（φＭＳＢ））を表す１１ビット値の対を生成する。同様に、６個の最下位ビットは、６４ワードＬＳＢ位相ルックアップ・テーブル１１６に印加され、入力の６個の最下位ビットによって与えられた位相空間の点の余弦および正弦値（それぞれｃｏｓ（φＬＳＢ）およびｓｉｎ（φＬＳＢ））を表す１１ビット値の対を生成する。１２ビットの丸められた累算器信号をその６個の最上位ビットとその６個の最下位ビットに分割することは、各ルックアップ・テーブル１１４および１１６が、それぞれ１６ワードおよび６４ワードの大きさを有することを必要とすること、および、結果として得られる、組み合わされた８０ワードの大きさは最小の大きさであること、および、したがって、これらのルックアップ・テーブルによって占められる全集積回路領域の最小化が可能になることが理解されるであろう。
【０００９】
１２ビットの丸められた累算器信号をその７個の最上位ビットとその５個の最下位ビットに分割することもまた可能であり、（正弦および余弦関数の対称性を利用することによって）４分の１のテーブル長がテーブル１１４に格納されると仮定すると、ルックアップ・テーブル１１４および１１６が、それぞれ３２ワードおよび３２ワードの大きさを有することを必要とする。
【００１０】
また、φＬＳＢに対応する位相のｃｏｓ（φＬＳＢ）およびｓｉｎ（φＬＳＢ）を格納する、最下位ビット・ルックアップ・テーブル１１６は、φＬＳＢが非常に小さいために、それぞれ１およびφＬＳＢに近似でき、その場合、ルックアップ・テーブル１１６は除去できる。
【００１１】
さて、図１Ｂを参照すると、ルックアップ・テーブル１１４および１１６から生成されたＭＳＢおよびＬＳＢ正弦および余弦値は、複合乗算器構成１３０において組み合わされ、後続の送信のために、各デジタル／アナログ（Ｄ／Ａ）変換器（図示せず）に印加されるための、同相（Ｉ）および直交位相（Ｑ）変調値を生ずる。
【００１２】
複合乗算器構成１３０は、最上位ビット余弦値（ｃｏｓ（φＭＳＢ））をルックアップ・テーブル１１４から、そして最下位ビット余弦値（ｃｏｓ（φＬＳＢ））をルックアップ・テーブル１１６から受け取り、加算器１３４への乗算した出力を生成する乗算器１３２を有する。複合乗算器構成１３０はまた、最上位ビット正弦値（ｓｉｎ（φＭＳＢ））をルックアップ・テーブル１１４から、そして最下位ビット正弦値（ｓｉｎ（φＬＳＢ））をルックアップ・テーブル１１６から受け取り、加算器１３４への乗算した出力を生成する乗算器１３６を有する。加算器１３４は、２２ビット出力を生成し、この２２ビット出力は、丸め器１３８において１０ビットに丸められる。この１０ビットに丸められた値は、送信用の同相（Ｉ）Ｄ／Ａ変換器（図示せず）に印加される。したがって、複合乗算器構成１３０の出力における丸められた値（Ｉ）は、
【００１３】
【数１】
2004515970.tif 000003
で与えられることが理解されるであろう。。
【００１４】
複合乗算器構成１４０はまた、最上位ビット余弦値（ｃｏｓ（φＭＳＢ））をルックアップ・テーブル１１４から、そして最下位ビット正弦値（ｓｉｎ（φＬＳＢ））をルックアップ・テーブル１１６から受け取り、加算器１４４への乗算した出力を生成する乗算器１４２を有する。複合乗算器構成１４０はまた、最上位ビット正弦値（ｓｉｎ（φＭＳＢ））をルックアップ・テーブル１１４から、そして最下位ビット余弦値（ｃｏｓ（φＬＳＢ））をルックアップ・テーブル１１６から受け取り、加算器１４４への乗算した出力を生成する乗算器１４６を有する。加算器１４４は、２２ビット出力を生成し、この２２ビット出力は、丸め器１４８において１０ビットに丸められる。この１０ビットに丸められた値は、送信用の直交位相（Ｑ）Ｄ／Ａ変換器（図示せず）に印加される。したがって、複合乗算器構成１４０の出力における丸められた値（Ｑ）は、
【００１５】
【数２】
2004515970.tif 000004
で与えられることが理解されるであろう。
【００１６】
複合乗算器１３０および１４０は、送信用として、上述した使用のためだけに備わる必要はなく、代わりに、回路のどこか他の場所（たとえば、受信器部または有限インパルス応答（ＦＩＲ）回路を用いて、パルス成形フィルタリングが起こる送信部）に備わるＩＱ乗算器がこの目的のために再使用できることがさらに理解されるであろう。
【００１７】
ここで図２を参照すると、送受信器回路１００において、ＦＭ波形生成器１０４は、受信電圧制御発振器（ＲＸ  ＶＣＯ）１５２と関連する主受信位相ロックド・ループ（ＰＬＬ）１５０を駆動するように構成される。ＲＸ  ＶＣＯ信号が使用されて、送信電圧制御発振器（ＴＸ  ＶＣＯ）１６２と関連する、（既知のタイプの）１に近い（ｎｅａｒ−ｕｎｉｔｙ）送信ＰＬＬループ１６０が駆動される。ＴＸ  ＶＣＯ信号が使用されて、ＩＱ  ＲＦ変調器部１７０が駆動され、該ＩＱ  ＲＦ変調器部１７０は、図１に関連して上述した複合乗算器１３０および１４０によって生成されたＩおよびＱ信号を受信する。
【００１８】
２つのＰＬＬ、すなわち、ＰＬＬ１５０およびＰＬＬ１６０のカスケード接続は、基準クロック１５２は狭い帯域幅のループＰＬＬから導出されるが、１５２から導出される高い基準クロックで動作し、１に近いデバイダを使用するため、大きい帯域幅を有するループＰＬＬ内にＴＸ  ＶＣＯ１６２がある場合、送信ＶＣＯの任意の再変調効果を除去するための直接ＴＸ変調のために使用される。
【００１９】
ＦＭ変調は、ＩＱ変調器１７０の同相および直交位相入力をそれらの最大値に設定した状態で、第１の位相ロックド・ループ１５０および第２の送信ループ１６０を使用することによって達成できることが理解されるであろう。
【００２０】
また、図３を参照すると、雑音成形回路を通して第１のＰＬＬ１５０を変調することによって、（ＧＳＭ変調として既知の）１に近い送信ループ１６０を介して任意のＦＭ変調を通し、また、送信ループ１６０において１に近いデバイダ１６１の乗算ファクタを補償するように波形生成器の係数を再プログラムすることによって、ＦＭ周波数偏移をスケーリングすることができる。この時、出力周波数は、
【００２１】
【数３】
2004515970.tif 000005
であるため、
【００２２】
【数４】
2004515970.tif 000006
と表せる。ここで、ＮＵＤは１に近い値である。
【００２３】
図４を参照すると、図３に示す構成の近接（ｃｌｏｓｅ−ｉｎ）雑音を低減するために、ＴＸ  ＶＣＯ１６２のフィードバック点は、１に近い送信ループだけでなくまた１５０のＮＬデバイダに接続される。その理由は、ＰＬＬ１６０の位相比較器／周波数ステアリングおよびチャージ・ポンプ１６３に与える雑音源効果が、ループＰＬＬ１６０がループＰＬＬ１５０より広い帯域幅を有するために、ループＰＬＬ１６０がＰＬＬ１５０の内部を包含することによって、安定性を犠牲にすることなく低減されるためである。カスケード接続されたＰＬＬの全体の近接雑音を低減することによって、低い近接雑音で、ＦＭ変調を伝えることができる。
【００２４】
この変調は、ＴＸ  ＶＣＯ１６２に通され、それは、ＴＸ  ＶＣＯ１６２がＲＦスイッチを使用するのを回避する。
本発明および上述した実施形態は、１つまたは複数の集積回路の構成で実施される、集積回路形態での使用に容易に役立つことが理解されるであろう。その構成において、多くの本発明の利点がより重要な意味を持つ。
【００２５】
上述したＩＱ変調器に使用される波形生成器は、以下の利点を提供することが理解されるであろう。
・本発明は、一定包絡線変調のためのＦＭおよびＩ／Ｑ変調技術の両方をサポートする。
・本発明は、低価格の実現を提供する。
・本発明は、マルチモード・システムに対応する柔軟性を提供する。
・本発明は、直接駆動（Ｌａｕｎｃｈ）Ｉ／Ｑシステムで使用される、再変調による消去法のための、カスケード接続されたＰＬＬによるＦＭ変調を可能にする。
【図面の簡単な説明】
【図１】
図１Ａおよび図１Ｂは、波形生成回路の周波数変調およびＩＱ変調部のブロック略図を示す。
【図２】
図２は、本発明の回路で実施される波形スケーリングを説明するブロック略図である。
【図３】
図３は、任意の再変調効果を除去するための直接ＴＸ変調用の、図１の波形生成回路を組み込んだ、第１のカスケード接続されたＰＬＬ構成を示す。
【図４】
図４は、近接雑音を低減するための、図１の波形生成回路を組み込んだ、第２のカスケード接続されたＰＬＬ構成を示す。
【図１】
2004515970.tif 000007
【図２】
2004515970.tif 000008
【図３】
2004515970.tif 000009
【図４】
2004515970.tif 000010
【国際公開パンフレット】
2004515970.tif 000011
2004515970.tif 000012
2004515970.tif 000013
2004515970.tif 000014
2004515970.tif 000015
2004515970.tif 000016
2004515970.tif 000017
2004515970.tif 000018
2004515970.tif 000019
2004515970.tif 000020
2004515970.tif 000021
2004515970.tif 000022
2004515970.tif 000023
2004515970.tif 000024
2004515970.tif 000025
2004515970.tif 000026
2004515970.tif 000027
2004515970.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004515970.tif 000029
【国際公開パンフレット（コレクトバージョン）】
2004515970.tif 000030
【国際調査報告】
2004515970.tif 000031
2004515970.tif 000032
2004515970.tif 000033
2004515970.tif 000034
2004515970.tif 000035
2004515970.tif 000036
2004515970.tif 000037
2004515970.tif 000038
2004515970.tif 000039
2004515970.tif 000040