(57)【要約】メモリは、電流をキャリーするための入力領域（３）と、電流をキャリーするための出力領域（４）と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域（３および４）を分離する三次元的に制限された量子領域とを有し、それにより電荷キャリアが量子領域（４）を通るトンネリングによって入力領域から出力領域にだけ通過できる少なくとも１つのメモリ装置（１）を有する。入力および出力領域（３および４）がスピン成極されるように磁界（Ｂｄｃ）がメモリ装置のゼーマン分流を制御するのに用いられ、それにより入力および出力領域を通る伝導が一つのスピン極性の電荷によって行われる。一つの配列において、メモリ装置を通るトンネル電流を制御するように量子領域の最上方の電荷キャリアのスピン成極作用を制御するようにパルスの交流磁界（Ｂａｃ）が用いられる。別の配列において、出力領域に適用される磁界の成極作用は、メモリ装置が電流スイッチとして作用するように、メモリ装置を伝導状態と非伝導状態の間で切り替えるように用いられる。【選択図】図１
2004523097.tif 000002
【特許請求の範囲】
【請求項１】
電流をキャリーする（ｃａｒｒｙｉｎｇ）ための入力領域と、電流をキャリーするための出力領域と、クーロン封鎖レジーム（Ｃｏｕｌｏｍｂ ｂｌｏｃｋａｄｅ ｒｅｇｉｍｅ）で作動するように配列されかつ入力および出力領域を分離する三次元的に制限された（ｃｏｎｆｉｎｅｄ）量子領域とを有し、それにより電子が量子領域を通るトンネリング（ｔｕｎｎｅｌｌｉｎｇ）によって入力領域から出力領域にだけ通過できるメモリ装置と、
入力および出力領域がスピン成極（ｓｐｉｎ ｐｏｌａｒｉｓｅｄ）されるようにメモリ装置におけるゼーマン分流（Ｚｅｅｍａｎ ｓｐｌｉｔｔｉｎｇ）を制御し、それにより入力および出力領域を通る伝導が１つのスピン極性（ｓｐｉｎ ｐｏｌａｒｉｔｙ）の電子によって行われるゼーマン分流手段と、
メモリ装置を通るトンネル電流（ｔｕｎｎｅｌｌｉｎｇ ｃｕｒｒｅｎｔ）を制御するように量子領域における最上方の電子のスピン成極作用（ｓｐｉｎ ｐｏｌａｒｉｓａｔｉｏｎ）を制御するための制御手段と
から構成される、メモリ。
【請求項２】
電子流をキャリーするための入力領域と、電子流をキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電子が量子領域を通るトンネリングによって入力領域から出力領域にだけ通過できるメモリ装置と、
入力および出力領域がスピン成極し、それにより入力および出力領域を通る導通が１つのスピン極性の電子によって行われるようにメモリ装置におけるゼーマン分流を制御するためのゼーマン分流手段と、
メモリ装置を通るトンネル電子流を制御するように量子領域における最上段の電子のスピン成極作用を制御するための制御手段と
から構成される、メモリ。
【請求項３】
ゼーマン分流手段は直流磁界を適用するための手段により構成される、請求項１または２に記載のメモリ。
【請求項４】
制御手段は量子領域におけるゼーマン分流が交流磁界パルスとの共振を生じるようになるときに量子領域にラビ・スピン・フロップ（Ｒａｂｉ ｓｐｉｎ ｆｌｏｐ）を発生させるように交流磁界パルスを適用するための手段により構成される、請求項１、２または３に記載のメモリ。
【請求項５】
量子領域内でのゼーマン分流を調整するための調整手段をさらに備える、請求項１〜４のいずれか一項に記載のメモリ。
【請求項６】
調整手段は量子領域内でのエネルギ・レベルを調整するようにゲート電圧を量子領域に適用するための手段により構成される、請求項５に記載のメモリ。
【請求項７】
調整手段は量子領域に適用される直流磁界を局部的に制御するための手段により構成される、請求項５または６に記載のメモリ。
【請求項８】
制御手段は入力領域および出力領域の一方に関する入力領域および出力領域の他方のゼーマン分流の方向およびそれによるスピン成極作用を切り替えるための手段により構成される、請求項１、２または３に記載のメモリ。
【請求項９】
切替え手段は入力及び出力領域の一方並びに量子領域におけるゼーマン分流の方向を切り替えるように配列される、請求項８に記載のメモリ。
【請求項１０】
量子領域は磁性エレメントと協働されそして制御手段は量子領域における磁性エレメントおよびそれによる最上方の電荷キャリア（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）の成極作用を制御するように配列される、請求項１〜９のいずれか一項に記載のメモリ。
【請求項１１】
磁性エレメントは量子領域内の磁性不純物（ｍａｇｎｅｔｉｃ ｉｍｐｕｒｉｔｙ）により構成される、請求項１０に記載のメモリ。
【請求項１２】
量子領域はＩＩＩ−Ｖ半導体（ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）材料により構成される、請求項１〜１１のいずれか一項に記載のメモリ。
【請求項１３】
量子領域はＩＩＩ−Ｖ半導体材料により構成されそして磁性不純物はマンガンにより構成される、請求項１１に記載のメモリ。
【請求項１４】
ＩＩＩ−Ｖ半導体材料はヒ化ガリウムにより構成される、請求項１２または１３に記載のメモリ。
【請求項１５】
入力および出力領域はヘビードープド（ｈｅａｖｙ ｄｏｐｅｄ）ＩＩ−ＶＩ半導体材料により構成される、請求項１〜１４のいずれか一項に記載のメモリ。
【請求項１６】
入力および出力領域は組成、ＢｅｘＭｎｙＺｎ１−ｘ−ｙＳｅを有するｎ伝導形ベリリウム・マンガン・亜鉛・セレン化物合金により構成される、請求項１〜１４のいずれか一項に記載のメモリ。
【請求項１７】
ｘ＝０．０７、ｙ＝０．０３である、請求項１６に記載のメモリ。
【請求項１８】
量子領域は量子ドットにより構成される、請求項１〜１７のいずれか一項に記載のメモリ。
【請求項１９】
請求項１〜１７のいずれか一項に記載された特徴を有する複数のメモリ装置により構成される、請求項１〜１７のいずれか一項に記載のメモリ。
【請求項２０】
各々が電子流をキャリーするための入力領域と、電子流をキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電子が量子領域を通るトンネリングによって入力リードから出力リードにだけ通過できる複数の二次元アレイのメモリ装置と、
入力および出力領域がスピン成極されるようにメモリ装置にゼーマン分流を発生させ、それによりメモリ装置の入力および出力領域を通る伝導が１つのスピン極性の電子によるものであるゼーマン分流手段と、
個々のメモリ装置またはそれらの装置内におけるゼーマン分流を調整するための調整手段と、
一つのメモリ装置またはそれらの装置を通ってトンネル電流を電荷するように調整された個々のメモリ装置またはそれらの装置だけの量子領域における最上方の電子のスピン状態を切り替えるためのスピン状態切替え手段と、
各メモリ装置を個々にアドレス指定する（ａｄｄｒｅｓｓｉｎｇ）ためのアドレス指定手段と、
アドレス指定されたメモリ装置の量子領域における最上方の電子のスピン状態を電流の読取りから決定するようにアドレス指定されたメモリ装置によって供給される電流を読み取るための読出し手段と
から構成される、メモリ。
【請求項２１】
ゼーマン分流手段はアレイに直流磁界を適用するための手段により構成される、請求項２０に記載のメモリ。
【請求項２２】
スピン状態切替え手段はメモリ装置の量子領域におけるゼーマン分流が交流磁界パルスとの共振を生じるようになるときに当該メモリ装置の量子領域にラビスピンフロップを発生させるように交流磁界パルスを適用するための手段により構成される、請求項２０または２１に記載のメモリ。
【請求項２３】
スピン状態切替え手段は調整手段によってそのゼーマン分流を調整されるメモリ装置の量子領域にラビ・スピン・フロップを発生させるように交流磁界パルスを適用するように配列される、請求項２２に記載のメモリ。
【請求項２４】
調整手段はメモリ装置の量子領域内のエネルギ・レベルを調整するように量子領域にゲート電圧を適用するためのゲート駆動手段により構成される、請求項２０〜２４のいずれか一項に記載のメモリ。
【請求項２５】
ゲート駆動手段は各メモリ装置に個々にゲート電圧を適用するための手段により構成される、請求項２４に記載のメモリ。
【請求項２６】
調整手段は個々のメモリ装置の量子領域に適用される直流磁界を制御するための手段により構成される、請求項２０〜２５のいずれか一項に記載のメモリ。
【請求項２７】
調整手段は第１の方向へ相互に平行に配列された第１の組の伝導体と、第１の方向と直角な第２の方向へ相互に平行に配列された第２の組の伝導体と、第１の伝導体の選定された一つに電流を供給するための第１の駆動手段と、第２の伝導体の選定された一つに電流を供給するための第２の駆動手段とから構成され、伝導体の第１および第２セットは各メモリ装置が第１および第２の伝導体の間の一意性交差ポイント（ｕｎｉｑｕｅ ｃｒｏｓｓｏｖｅｒ ｐｏｉｎｔ）に位置するように配列され、それによりメモリ装置はメモリ装置と協働される第１および第２の伝導体に電流を供給することにより使用中に選定され、これにより組み合わされた電流は選定された第１および第２の伝導体の間の交差ポイントに選定されたメモリ装置の量子領域のゼーマン分流を電荷するのに十分である、請求項２６に記載のメモリ。
【請求項２８】
メモリ装置の量子領域はそれにより不揮発性メモリ装置を形成する磁性エレメントと協働され、調整手段は磁性エレメントの成極作用およびそれによるゼーマン分流の方向を制御するように配列される、請求項２０〜２７のいずれか一項に記載のメモリ。
【請求項２９】
各メモリ装置の量子領域は磁性エレメントと協働され、調整手段は選定されたメモリ装置の磁性エレメントの成極作用が選定されていないメモリ装置の磁性エレメントの成極作用に対向するように磁性エレメントの成極作用およびそれによるゼーマン分流の方向を制御するように配列される、請求項２７に記載のメモリ。
【請求項３０】
磁性エレメントは量子領域内の磁性不純物により構成される、請求項２８または２９に記載のメモリ。
【請求項３１】
各々が電子の流れをキャリーするための入力領域と、電子の流れをキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電子が量子領域を通るトンネリングによって入力リードから出力リードにだけ通過できるメモリ装置と、入力および出力領域がスピン成極されるようにメモリ装置にゼーマン分流を発生させ、それによりメモリ装置の入力および出力領域を通る伝導が１つのスピン極性の電子によって行わけるゼーマン分流手段と、入力および出力領域のゼーマン分流の方向およびそれによるスピン成極作用が同じである第１の状態と、入力および出力領域の一方のスピン成極作用が入力および出力領域の他方に関して切り替えられる第２の状態との間で各メモリ装置を切り替えることが可能であり、その配列は入力および出力領域が同一の方向のスピン成極作用を有するときに電流がメモリ装置を通ってだけ流れることができる切替え手段と、各メモリ装置を個々にアドレイ指定するためのアドレス指定手段と、メモリ装置が第１状態にあるか第２の状態にあるかを読み取り電流から決定するようにアドレス指定されたメモリ装置によってによって供給される電流を読み取るための読出し手段とから構成される、メモリ。
【請求項３２】
切替え手段はメモリ装置の入力および出力領域の一方と量子領域におけるゼーマン分流の方向を切り替えるように配列される、請求項３１に記載のメモリ。
【請求項３３】
各メモリ装置の量子領域は磁性エレメントと協働され、それにより不揮発性メモリ装置を形成し、切替え手段は磁性エレメントの成極作用およびそれによる量子領域のゼーマン分流の方向を制御するように配列される、請求項３２または３３に記載のメモリ。
【請求項３４】
磁性エレメントは量子領域内の磁性不純物により構成される、請求項３３に記載のメモリ。
【請求項３５】
量子領域はＩＩＩ−Ｖ半導体材料により構成される、請求項２０〜３４のいずれか一項に記載のメモリ。
【請求項３６】
量子領域はＩＩＩ−Ｖ半導体材料により構成され、磁性不純物はマンガンにより構成される、請求項３４に記載のメモリ。
【請求項３７】
ＩＩＩ−Ｖ半導体材料はヒ化ガリウムにより構成される、請求項３５または３６に記載のメモリ。
【請求項３８】
入力および出力領域はヘビードープドＩＩ−ＶＩ半導体材料により構成される、請求項２０〜３７のいずれか一項に記載のメモリ。
【請求項３９】
入力および出力領域は組成、ＢｅｘＭｎｙＺｎ１−ｘ−ｙＳｅを有するｎ伝導形ベリリウム・マンガン・亜鉛・セレン化物合金により構成される、請求項３０〜３７のいずれか一項に記載のメモリ。
【請求項４０】
ｘ＝０．０７、ｙ＝０．０３である、請求項３９に記載のメモリ。
【請求項４１】
量子領域は量子ドットにより構成される、請求項２０〜４１のいずれか一項に記載のメモリ。
【請求項４２】
電流をキャリーするための入力領域と、電流をキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電荷キャリーが量子領域を通るトンネリングによって入力リードから出力リードにだけ通過でき、入力および出力領域のｇファクタ（ｇ−ｆａｃｔｏｒ）の大きさは、使用時に磁界によってゼーマン分流が誘導されたときに入力および出力領域がスピン成極され、それにより入力および出力領域を通る伝導が一つのスピン極性の電荷キャリアによってあるように、量子領域のｇファクタ（ｇ−ｆａｃｔｏｒ）の大きさよりも相当に大きい、メモリ装置。
【請求項４３】
電流をキャリーするための入力領域と、電流をキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電荷キャリアが量子領域を通るトンネリングによって入力リードから出力リードにだけ通過でき、量子領域はＩＩＩ−Ｖ半導体材料で形成され、入力および出力領域は、磁界によってゼーマン分流が誘導されたときに入力および出力領域がスピン成極され、それにより入力および出力領域を通る伝導が一つのスピン極性の電荷キャリアによってあるように、ｎ伝導形ＩＩ−ＶＩ合金（ＩＩ−ＶＩ ａｌｌｏｙ）で形成される、メモリ装置。
【請求項４４】
電流をキャリーするための入力領域と、電流をキャリーするための出力領域と、クーロン封鎖レジームで作動するように配列されかつ入力および出力領域を分離する三次元的に制限された量子領域とを有し、それにより電荷キャリアが量子領域を通るトンネリングによって入力リードから出力リードにだけ通過でき、入力および出力領域のｇファクタの大きさは、使用時に磁界によってゼーマン分流が誘導されたときに入力および出力領域がスピン成極され、それにより入力および出力領域を通る伝導が一つのスピン極性の電荷キャリアによってあるように、量子領域のｇファクタ（ｇ−ｆａｃｔｏｒ）の大きさよりも相当に大きい切替えエレメントと、
入力および出力領域のゼーマン分流の方向およびそれによるスピン成極作用が同じである第１のゼーマン分流状態と、入力および出力領域の一方のスピン成極作用が入力および出力領域の他方に関して切り替えられる第２のゼーマン分流状態との間で間で切替えエレメントを切り替え可能であり、入力および出力領域が同じスピン成極作用を有するときに電流が切替えエレメントのみを通って流れることができるように配列される切替え手段と
により構成される、切替え装置。
【請求項４５】
量子領域はヒ化ガリウムにより構成される、請求項４２，４３または４４に記載の装置。
【請求項４６】
入量子領域はヒ化ガリウムにより構成され、入力および出力領域は組成、ＢｅｘＭｎｙＺｎ１−ｘ−ｙＳｅを有するｎ伝導形ベリリウム・マンガン・亜鉛・セレン化物合金により構成される、請求項４２，４３，４４または４５に記載の装置。
【請求項４７】
ｘ＝０．０７、ｙ＝０．０３である、請求項４６に記載の装置。
【請求項４８】
量子領域は磁性エレメントと協働される、請求項４２〜４６のいずれか一項に記載の装置。
【請求項４９】
磁性エレメントは量子領域内の磁性不純物により構成される、請求項４８に記載の装置。
【請求項５０】
磁性不純物はマンガンにより構成される、請求項４９に記載の装置。
【請求項５１】
量子領域は量子ドットにより構成される、請求項４２〜５０のいずれか一項に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリ装置およびメモリアレイに関する。
【０００２】
【従来の技術】
一般的にコンピュータ産業および情報技術の要望はより高速で作動するより一層大きなメモリである。しかしながら、従来の半導体ＦＥＴ構造と電荷（ｃｈａｒｇｅ）として情報を蓄えるためのコンデンサとを用いるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のようなメモリは、その作動サイズの限界に達している。かくして、電流Ｘ線（ｃｕｒｒｅｎｔ ｘ−ｒａｙ）、電子ビームおよび同様なリトグラフ技術がメモリサイズ寸法の更なる縮小を可能にしてきたが、このことは、コンデンサとＦＥＴの寸法に制限されるため、受け入れられない。
【０００３】
データ操作および記録ためには電荷よりもむしろ電子スピンの使用についての関心が増加している。試験の回数を増加することは、例えば、１９９８年１１月２７日のサイエンス、第２５２巻、１６６０〜１６６３頁のゲイリー・プリンツ（Ｇａｒｙ Ｐｒｉｎｚ）による「磁性電子技術（Ｍａｇｎｅｔｏｅｌｅｃｔｒｏｎｉｃｓ）」の再考論文や、１９９９年６月発行のフィジックス・トゥデイ（Ｐｈｉｓｉｃｓ Ｔｏｄａｙ）、３３〜３８頁のデイビッド・オーシャロム（Ｄａｖｉｄ Ａｗｓｈａｌｏｍ）およびジェームズ・キッカワ（Ｊａｍｅｓ Ｋｉｋｋａｗａ）による「半導体における電子スピンおよび光学的コヒーレンス（Ｅｌｅｃｔｒｏｎ ｓｐｉｎ ａｎｄ Ｏｐｔｉｃａｌ ｃｏｈｅｒｅｎｃｅ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）」の論文そして、例えば、ネイチャー、第３９７巻、１３９〜１４１頁に発表された同じ著者のザ・レター・トゥ・ネイチャー（ｔｈｅ ｌｅｔｔｅｒ ｔｏ Ｎａｔｕｒｅ）で述べられているような情報処理および記録の新しい方法を電子スピンが提供することを示されている。フィジカル・レビュー、第５７巻第１号、１２０〜１２６頁にダニエル・ロス（Ｄａｎｉｅｌ Ｌｏｓｓ）およびデイビッド・ディビンセンツォ（Ｄａｖｉｄ ＤｉＶｉｎｃｅｎｚｏ）により発表された論文に記載されているような従来の量子コンピューティング（ｑｕａｎｔｕｍ ｃｏｍｐｕｔｉｎｇ）と同様にスピン関連の現象も考慮に値する関心事である。スピン型の情報処理における関心はまた、顕微鏡的な間隔（典型的には、１００マイクロメートル）を超えるスピン・コヒーレンスおよび１００台のナノセカンドのスピン・ディフェージング（ｄｅｐｈａｓｉｎｇ）時間が観察される最近の試験結果により相当に増大している。
【０００４】
記録密度、速度および／またはその他の特性において従来の電荷型メモリ装置以上の利点を提供するスピン・メモリ装置のための種々の提案が行われてきた。例えば、アメリカ特許第６０２１０６５号には、スピン依存型トンネル・メモリを提供する異方性強磁性薄膜メモリ構造から構成されたメモリ装置が記載されている。さらに、アメリカ特許第５８０１９８４号では、メモリ・セルとして磁性トンネル結合装置の使用を提案しており、アメリカ特許第５６５４５６６号には、スピン型論理装置が記載されている。これらすべての装置はマルチ電子装置である。しかしながら、量子ドット装置およびシングル電子トランジスタを備えたシングル電子装置はすでに提案されており、ヨーロッパ特許第０６９７７３７号には、反強磁性材料によって結合された相互に隣接する量子ドットの２つのシングル電子のスピン状態を用いて作動する量子ドット計算エレメントが記載されている。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、シングル・スピン・レベルで作動し、例えば、効果的にデータの読込み、読出しを行うことができるメモリ装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の一形態は、入力および出力フェルミ（Ｆｅｒｍｉ）リードにトンネル・バリヤによって連結されたクーロン封鎖レジーム（Ｃｏｕｌｏｍｂ ｂｌｏｃｋａｄｅ ｒｅｇｉｍｅ）で作動するように配列される三次元的な量子制限（ｃｏｎｆｉｎｅｄ）領域により構成されるスピン検出器を提供する。入力および出力フェルミ・リードは量子制限領域よりも相当に大きなｇファクタ（ｇ−ｆａｃｔｏｒｓ）を有し、それにより磁界を適用することで量子制限領域およびフェルミ・リードにゼーマン分流（Ｚｅｅｍａｎ ｓｐｌｉｔｔｉｎｇ）を発生させ、フェルミ・リードは量子制限領域におけるよりも相当に大きなゼーマン分流をそのリード内に有し、それにより入力リードに適用される電流はスピン成極（ｓｐｉｎ ｐｏｌａｒｉｓｅｄ）され、そして量子制限領域を通る伝導は、主として、リードと同様なスピン成極作用（ｓｐｉｎ ｐｏｌａｒｉｓａｔｉｏｎ）を有する電子の連続的なトンネリング（ｔｕｎｎｅｌｌｉｎｇ）によって生じる。量子制限領域における電子のスピン成極作用は、ラビ・スピン・フロップ（Ｒａｂｉ ｓｐｉｎ ｆｌｏｐ）を誘導するように交流磁界パルスを用いる電子スピン共振技術によって制御され得る。このスピン・フロップはスピン状態をデータの記録に使用できるように十分に長い時間存在し、それによりスピン・アップ（ｓｐｉｎ ｕｐ）およびスピン・ダウン（ｓｐｉｎ ｄｏｗｎ）の一方が「０」を表し、他方が「１」を表す。メモリ装置のスピン状態は、量子制限領域のスピン状態がスピン成極されたフェルミ・リードのスピン状態と一致するとき、相当により高くなる量子制限領域を通る電流を検出することによって決定される。
【０００７】
このようなメモリ装置の二次元または同等な三次元アレイは、ダイナミック・ランダム・アクセス・メモリ装置を提供するように製造され得る。不揮発性メモリ装置は、硬質磁性層、ナノ単位の磁性粒子、磁性不純物または量子制限領域に近接した付近にオーバーハウザー磁界（Ｏｖｅｒｈａｕｓｅｒ ｆｉｅｌｄ）を提供する原子核のスピンの層によって提供され得る。
【０００８】
本発明は、別の形態において、量子制限領域がクーロン封鎖レジームで作動するように配列されるために、トンネル・バリヤによって入力および出力フェルミ・リードに連結され、使用時に、ゼーマン分流が誘導されたとき、フェルミ・リードのゼーマン分流が量子制限領域におけるよりも相当に大きくなるために、フェルミ・リードのｇファクタが量子制限領域におけるよりも相当に大きく、スピン成極作用（ｓｐｉｎ ｐｏｌａｒｉｓａｔｉｏｎ）が入力および出力リードに発生する三次元的な量子制限領域を有し、そして、入力および出力リードのスピン成極作用の方向を制御するための手段を有し、それにより入力および出力リードのスピン成極作用の方向が同じであるとき、量子制限領域を通る電子の連続的なトンネリング（ｔｕｎｎｅｌｌｉｎｇ）によって伝動を発生できるのに対し、入力および出力リードのスピン成極作用の方向が対向するとき、伝動が抑制されるスイッチを提供する。
【０００９】
図面を参照して本発明の実施の形態をその実施の例として説明する。
【００１０】
【発明の実施の形態】
図１および２を参照すると、本発明の実施例によるメモリ装置１の機能的なエレメントを示すための簡略化されたダイアグラムが示されている。
【００１１】
メモリ装置１は、高ドープド（ｄｏｐｅｄ）半導体領域により形成された入力および出力フェルミ・リード３および４にトンネル・バリアＴＢ１およびＴＢ２によってそれぞれ連結された量子ドット（ｑｕａｎｔｕｍ ｄｏｔ）領域２の量子ドットの形態の三次元的な量子制限領域により構成される。
【００１２】
量子ドットは、例えば、ソーン、コーベンホーフェン、およびショーン（Ｓｏｈｎ， Ｋｏｕｗｅｎｈｏｖｅｎ， ａｎｄ Ｓｃｈｏｅｎ）により編集された再調査テキスト「中間視的電子伝送（Ｍｅｓｏｓｃｏｐｉｃ Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ）」（ＩＳＢＮ Ｎｏ．０−７９２３−４７３７−４）のコーベンホーフェン他による「量子ドットにおける電子伝送（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｉｎ ｑｕａｎｔｕｍ ｄｏｔｓ）」の１１４〜１１８頁のセクション２．１に詳細に記載されているクーロン封鎖レジームで作動するように形成される。
【００１３】
量子ドット領域２並びにフェルミ・リード３および４は、フェルミ・リード３および４が量子ドット領域２のｇファクタよりも相当に大きなｇファクタを有するような材料で形成される。
【００１４】
直流磁界発生器（図２参照）５は、量子ドット並びにフェルミ・リード３および４にゼーマン分流を誘導するために設けられ、交流磁界発生器６は、直流磁界に垂直な交流磁界を発生するために設けられる。
【００１５】
入力および出力フェルミ・リード３および４は、それらの間に電圧源ＶＳが連結された接点Ｌ１およびＬ２にそれぞれ連結される。環状ゲートＧが量子ドット領域に接触しそしてゲート電圧源ＧＶに連結される。
【００１６】
装置１を通る電流を感知するように、電流センサＣＳが接点Ｌ２に連結される。
【００１７】
装置１は、例えば、ＭＢＥ（分子ビーム・エピタクシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ））またはＭＯＣＶＤ（金属有機化学蒸着（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ））のような周知の量子ドット製造技術や、Ｘ線または電子ビーム・リソグラフィのようなリソグラフィ技術を用いて製造される。直流磁界発生器５は、最大で数テスラのオーダーの同種の直流磁界を発生することが必要である。それ故、直流磁界発生器５は商業的に入手可能なナノマグネット（ｎａｎｏｍａｇｎｅｔ）で構成し得る。その他の可能性として、直流磁界発生器５は、ＩＢＭ社の磁性記録ディスクに使用されるのと同様な手段で設けられ得るかまたはジスプロジウム・ドットが用いられ得る。ナノマグネットまたはジスプロジウム・ドットが用いられる場合、それらは装置１と一体化され得る。別の可能性として、超伝導性磁石が直流磁界発生器５として用いられ得る。交流磁界発生器６は、交流磁界パルスを発生することができる電子スピン共振技術のために用いられる標準的な交流磁界発生器である。フェルミ・リードのｇファクタによっては、要求される磁界は、例えば、永久磁石或いは電動ソレノイドによっても供給され得る。
【００１８】
上述したように、装置１は標準的な量子ドット製作技術を用いて製造され得る。図３は、本装置に使用し得る構造の一例を示す、半導体本体１０の部分を通る非常に模式的な断面を示している。この例において、半導体本体１０は基板１１により構成される。基板１１は、ＭＢＥおよびＭＯＣＶＤ技術において知られているように、総体的に、クリーンな相対的に無欠陥（ｄｅｆｅｃｔ ｆｒｅｅ）な面を提供するように、その上にガリウム・ヒ化｜アルミニウム・ガリウム・ヒ化超格子構造ＳＬを成長され得る固有の（計画的にドープ（ｄｏｐｅｄ）されていない）ガリウム・ヒ化（ＧａＡｓ）基板である。
【００１９】
磁性ＩＩ−ＶＩ（ｍａｇｎｅｔｉｃ ＩＩ−ＶＩ）、非磁性ＩＩＩ−Ｖ（ｎｏｎ−ｍａｇｎｅｔｉｃ ＩＩＩ−Ｖ）および磁性ＩＩ−ＶＩの材料の交代層が表面Ｓに標準的なＭＯＣＶＤまたはＭＢＥ技術を用いて成長され得る。これらの層は、量子ドット領域２を画定するＩＩＩ−Ｖ領域によって分けられたフェルミ・リード３および４を画定する第１および第２のｎ伝導型ＩＩ−ＶＩ領域を提供するコラムＣを画定するように、標準的な垂直方向量子ドット制限リソグラフ技術を用いてパターン化される。図３から理解されるように、エッチング処理は底部のＩＩ−ＶＩ層全体を通過して連続するのではなく、むしろ底部のＩＩ−ＶＩ層の部分が残る。
【００２０】
絶縁材料（一般的に二酸化シリコン）の層１３、さらには金属（一般的にクロム）の層１４および別の絶縁層１５へと続くクロム層１２がフェルミ・リード３にオーム接点（ｏｈｍｉｃ ｃｏｎｔａｃｔ）できるように置かれている。バイアスＶ１およびＶ２は周知の手段でこれらの層を通ってエッチング（ｅｔｃｈｅｄ）されそしてクロム層１２に接触する第１接点Ｌ１、クロム層１４に接触するゲートＧおよびフェルミ・リード４に接触する接点Ｌ２を画定するように金属化（一般的にクロム）が行われる。
【００２１】
この例において、ＩＩ−ＶＩ材料は、ＩＩ−ＶＩ材料が、この例の場合、ガリウム・ヒ化物（ＧａＡｓ）である量子ドット領域２を形成するＩＩＩ−Ｖ材料に格子適合（ｌａｔｔｉｃｅ−ｍａｔｃｈｅｄ）されるような組成を有するｎ伝導型ベリリウム・マンガン亜鉛セレン化合金（ＢｅｘＭｎｙＺｎ１−ｘ−ｙＳｅ）である。典型的に、ＩＩ−ＶＩ合金は組成Ｂｅ０．０７Ｍｎ０．０３Ｚｎ０．９Ｓｅを有し得る。
【００２２】
ベリリウム・マンガン亜鉛セレン化合金は、フィーダーリング（Ｆｉｅｄｅｒｌｉｎｇ）他によるネイチャー、第４０２巻、１９９９年１２月１６日、第７８７〜７８９頁に掲載された論文で述べられているように、この材料はスピン成極電流の能率的な伝送そして、さらには、ガリウム・ヒ化物のような非磁性半導体材料へのスピン成極電流の能率的なインジェクションを提供するように示されるので、フェルミ・リードまたは領域３および４を形成するように選ばれる。
【００２３】
標準的なリソグラフ技術を用いて、コラムＣは、当業者によって理解されるように、量子ドット領域２内に量子ドットを画定するのには十分には小さくない約０．５マイクロメートルの直径の円形断面を有し得る。しかしながら、当業者にとってよく知られているように、図３の横方向における制限（ｃｏｎｆｉｎｅｍｅｎｔ）は、約５０ナノメートルの直径を有する量子ドットを量子ドット領域２内に画定するようにゲートＧに電圧を適用することによって達成され得る。
【００２４】
量子ドットは以下の事項を必要とする量子クーロン封鎖レジームで作動することが必要である：
ＫＢＴ ＜＜ ΔＥ，ｅ２／Ｃ                  （１）
ここにおいて、ＫＢは、ボルツマン接点（Ｂｏｌｔｚｍａｎｎ ｃｏｎｔａｃｔ）であり、
Ｔは、温度であり、
ΔＥは、量子領域におけるエネルギ・レベルの差であり、
ｅは、電子電荷であり、
Ｃは、量子ドットの容量
であり、そして「，」は不当性が右手側の両コンポーネントのために十分であることを意味している：
ＫＢＴ ＜＜ ΔＥ  および  ＫＢＴ ＜＜ ｅ２／Ｃ
であり、それにより量子ドットでの電子のトンネリング（ｔｕｎｎｅｌｌｉｎｇ）は、例えば、ゲートＧに適用される電圧によって追加のエネルギｅ２／Ｃが適用されたときのみ可能である。上述の材料および量子ドット寸法のために、量子化レベルの離間およびクーロン電荷エネルギは１ｍｅＶ（ミリ電子ボルト）のオーダーであり、それにより、この例において、装置は周知の低温発生技術を用いて液体ヘリウム温度（数ケルビン）で作動されるべきである。しかしながら、量子ドットのサイズを１０の係数で減少することが必要温度を１００の係数で上昇させ、かくして室温で作動できることは当業者にとって好適である。
【００２５】
図１〜３に示す装置１の主要な作動は図４〜８を参照して説明される。そこにおいて、図４は、量子ドット領域内に量子ドット２ａを画定するのに必要なさらる制限を提供するように電圧が環状ゲートＧに適用されたときの装置１の模式的な状態を示す。図４はまた、直流磁界発生器５および交流磁界発生器６によって適用されたときの直流磁界Ｂｄｃ（図４の用紙面への）および交流磁界Ｂａｃの相対的な向きをそれぞれ示している。
【００２６】
図５は、Ｂｄｃ＝０そしてＢａｃの＝０のときの装置１の伝導帯エネルギ・レベルのダイアグラムを示している。図５において、μ１およびμ２は、量子ドット２ａの最上方グランド状態（ｕｐｐｅｒｍｏｓｔ ｇｒｏｕｎｄ ｓｔａｔｅ）の一つの電子を有するクーロン封鎖レジームに、接点Ｌ１およびＬ２の間に適用される電圧Ｖ１，２に関して次のように関係付けられたフェルミ・リード３および４の化学的ポテンシャルを表す：
Ｖ１，２ ＝（μ１−μ２）／ｅ                    （２）
【００２７】
図５は、スピン・アップ状態（ｓｐｉｎ ｓｔａｔｅ ｕｐ）のときの量子領域２ａの最上方グランド状態における一つの電子２０を示す目的で示されている。
【００２８】
図６のａおよびｂに示される伝導帯ダイアグラムを参照して直流磁界Ｂｄｃを装置１に適用する効果を説明する。
【００２９】
０より大きい直流磁界（Ｂｄｃ＞０）を図４に示される方向へ適用することは、当該技術分野で周知のように、エネルギ・レベルのスピン減衰（ｓｐｉｎ ｄｅｇｅｎｅｒａｃｙ）並びにスピン・アップ状態とスピン・ダウン状態（ｓｐｉｎ ｓｔａｔｅ ｄｏｗｎ）のレベル間におけるゼーマン分流を上昇させ、そこにおけるゼーマン分流ΔＺは次式により与えられる：
ΔＺ ＝ μＢ｜ｇＢ｜                        （３）
ここにおいて、ｇは材料のｇファクタであり、μＢはボーア磁子であり、Ｂは適用された直流磁界である。
【００３０】
図６のａは量子ドットにおける最上方電子２０がスピン・アップ状態を有する場合を示す一方、図６のｂは最上方電子２０ａがスピン・ダウン状態を有する場合を示している。これらの図から明らかなように、直流磁界Ｂｄｃの方向は、スピン・アップ状態の電子２０がスピン・ダウン状態の最上方電子２０ａよりも低いエネルギを有するようになっている。もちろん、１構成（ｓｉｎｇｌｅｔ）ＥＳおよび３構成（ｔｒｉｐｌｅｔ）のエネルギ・レベルは共に分流することが好ましい。しかしながら、便利性のために、３構成状態の下方側レベルＥＴ＋だけが図６のａおよびｂに示されている。加えて、下方側エネルギ・レベルのグランド状態は便利性のために恣意的にゼロに設定されている。
【００３１】
上述したように、フェルミ・リード３および４は量子ドット領域２よりもさらに高いＧファクタを有する。上述の例において、ガリウム・ヒ化量子ドットは−０．４４のｇファクタを有する一方、ベリリウム・マンガン亜鉛セレン化合金のフェルミ・リード３および４は１００の範囲におけるｇファクタを有する。したがって、磁界Ｂｄｃを適用することから生じるフェルミ・リード３および４のゼーマン分流は、フェルミ・リード３および４のいかなる電子流も、図４に示される磁界Ｂｄｃの向きにするために、スピン・アップ状態を有してスピン成極されるまで、量子ドット２におけるよりも非常に大きい。
【００３２】
図７のａおよびｂは、Ｂｄｃ＞０でそして電子スピン・アップ状態を有するスピン成極電流が図７のａおよびｂの電子２１によって示されるようにフェルミ・リード３に流れるときの図６のａおよびｂに対応する伝導帯エネルギ・レベル・ダイアグラムを示している。
【００３３】
電流が装置１を通って流れるように、電子はフェルミ・リード３から量子ドット２ａにトンネル（ｔｕｎｎｅｌ）しなければならず、そして電子は量子ドット２ａを出てフェルミ・リード４にトンネルしなければならない。量子ドット２はクーロン封鎖レジームであるので、図５〜８に示されているように、ドットの電荷は電子電荷のユニットに量子化される。また、トンネル結合は弱いので、フェルミ・リード３および４と量子ドット２ａの間のトンネリングは、標準的なマスター方程式を固定的な限界における電流を計算するように用いることができる摂動として述べることができる。
【００３４】
トンネリング率の数値を求めることは、伝送の２つのレジーム、すなわち、連続的なトンネリング・レジームが自然に区別でき、そこにおいて、量子ドット２ａの電子Ｎの数はＮとＮ±１の間で変動しそしてエネルギ不滅の原理（ｅｎｅｒｇｙ ｃｏｎｓｅｒｖａｔｉｏｎ）のままに動く第１オーダーの遷移と、より高いオーダーの共トンネリング（ｃｏｔｕｎｎｅｌｌｉｎｇ）・レジームであり、それによりより一層小さな貢献を電流に提供し、そこにおいて電子は量子ドット２ａの実際上の（ｖｉｒｔｕａｌ）状態を介して一方のフェルミ・リード３から他方のフェルミ・リード４へ直接効果的にトンネルし、許容される処理は量子ドット２ａの最初および最後の電子番号が同じ、すなわちＮである第２オーダー遷移だけである。
【００３５】
装置にとって連続的なトンネリング・レジームであるために、次式で表すように、入力フェルミ・リード３の化学的ポテンシャルμ１は量子ドット２ａの次の非占有的レベルのエネルギと同等またはそれよりも大きくなければならず、一方、出力フェルミ・リード４の化学的ポテンシャルμ２はそのレベルのエネルギよりも小さいまたは同等であるべきである。
μ１ ≧ Ｅｓ ≧ μ２                         （４）
【００３６】
図７のａおよびｂは、Ｂｄｃ＞０であるときの伝導帯レベル・ダイアグラムを示し、そこにおいて、入力フェルミ・リード３の化学的ポテンシャルμ１は量子ドット２ａの第１の非占有的シングレット（ｓｉｎｇｌｅｔ）状態のエネルギＥｓと同等であり、出力フェルミ・リード４の化学的ポテンシャルμ２はエネルギ・レベルＥｓと同等若しくは僅少小さい。しかしながら、図７のａはスピン・アップ状態を有する電子２０をその最上方電子として有する量子ドットを示し、一方、図７のｂは、ゼーマン分流のおかげで、図７のａに示された電子２０のエネルギよりも高いエネルギΔＺであるスピン・ダウン状態を有する電子２０ａをその最上方電子として有する量子ドット２ａを示す。
【００３７】
上述したように、直流磁界Ｂｄｃを適用することで生じるフェルミ・リード３および４における非常に大きなゼーマン分流は、この場合、スピン・アップ状態を有するフェルミ・リード３によってキャリー（ｃａｒｒｙ）された電子２１を有するフェルミ・リード３にスピン成極電流を生じる。
【００３８】
量子ドットの最上方の電子は図７のａに示されるようなスピン・アップ状態の電子２０であり、そのとき、そこでは：
ＥＴ＋ − Ｅｓ，ΔＺ ＞ Δμ，ＫＢＴ
ただし、Δμ ＝｜μ１−μ２｜            （５）
であり、「，」はまた、不等式の各側の両要素が不等式を満足すること、すなわち：
ＥＴ＋−Ｅｓ＞Δμ、ＥＴ＋−Ｅｓ＞ＫＢＴ、ΔＺ＞Δμ  および  ΔＺ＞ＫＢＴ
を意味しており、このケースの場合、エネルギ不滅の原理によりグランド状態伝送だけが許容される。それ故、図７のａに示された環境状態において、量子ドット２ａのグランド状態がすでにスピン・アップ状態の電子２０を含んでいるので、電子２１はグランド状態にトンネルすることができず、従って電子にとって励起されたトリプレット（ｔｒｉｐｌｅｔ）状態にトンネルすることができるだけである。このことは、しかしながら、エネルギ不滅の原理により禁じられている。
【００３９】
これに対し、最上方のグランド状態の電子は、図７のｂに示されるように、スピン・ダウン状態を有する電子２０ａであり、そのとき追加のクーロン電荷エネルギｅ２／ｃと等しいエネルギを有するスピン・アップ状態の電子２１は、図７のｂに示されるように、ドット２ａにトンネルし、かくしてフェルミの黄金律（Ｆｅｒｍｉ’ｓ Ｇｏｌｄｅｎ ｒｕｌｅ）に従う。図７のｂに示されるように、このドットにおける電子２１のトンネリングは２つの電子２１および２１ａのエネルギ・レベルがエネルギ・レベルＥｓに上昇されるのを確実にする。
【００４０】
かくして、連続的なトンネリング・レジームにおいてドットでのスピン・アップ状態の電子をトンネリングするためにだけ可能な過程は、ドットの最上方の電子スピン・ダウン状態にある場合である。それ故、クーロン封鎖レジームにおいて量子ドット２ａは、量子ドットの最上方電子がスピン・アップ状態の電子であるとき、スピン・アップ状態の電子２１をフェルミ・リード３から阻止する。この過程は、ここで述べる効果と比較して、非スピン成極電流らために生じそして磁界の増加と共に消滅するので、フィジックス・レビュー・レター（Ｐｈｙｓｉｃｓ ｒｅｖｉｅｗ ｌｅｔｔｅｒｓ）、第７４巻、１９９５年、の第９８４頁に、ウィードマン（Ｗｉｅｄｍａｎｎ）他によって記述されているような、前もって導入されるスピン封鎖効果とは根本的に異なっている。
【００４１】
一旦、スピン・アップ状態の電子２１が図７のｂに示すように量子ドット２ａにトンネルすると、図８に示されるように、スピン・アップ状態の電子２１は、スピン・ダウン電子２０ａがその前のエネルギ・レベルに戻ってより低い化学的ポテンシャルμ２の出力フェルミ・リード４に量子ドット２ａからトンネルできる。量子ドット２０から出力フェルミ・リード４へのスピン・ダウン電子２０ａのトンネリングは出力リード４の大きなゼーマン分流のために禁止される。
【００４２】
上述または後述の連続的なトンネリング共振、すなわちＥＳが入力および出力フェルミ・リード３および４の化学的ポテンシャルよりも大きいかまたは入力および出力フェルミ・リード３および４の化学的ポテンシャルよりも小さいとき、装置は共トンネリング・レジームであり、そこにおいて、上述から明らかなように、トンネリングは一方のリードから他方へ量子ドットの実際上の状態にを介して直接発生できるだけである。ここにおいてΔμおよびＫＢＴＴは量子ドット２ａで離間するエネルギ・レベルよりも小さく（クーロン封鎖レジームにおいて容易に達成可能である。）、次いで弾性的な共トンネリングが生じる。このレジームにおいて、量子ドット２ａを通る伝送に対する主要な貢献は実際上の状態の相対的なエネルギが最小であるところである。かくして、例えば、量子ドット２ａが最初にスピン・アップ状態にある最上方電子を有してそのダウン状態にある場合（図７のａに示すように）、入ってくるスピン・アップ電子２１は、ドット２ａを離れて出力フェルミ・リード４にトンネルする前に、実際上のエネルギＥＴ＋−μ（ここにおいて、μ＝（μ１＋μ２）／２）を有する実際上のトリプレット状態からだけである。このことはより高いオーダーの移行であるので、共トンネル電流の大きさは連続的なトンネル電流の大きさよりも非常に小さい。
【００４３】
図９のａおよびｂは、直流磁界Ｂｄｃの存在下でそれに垂直な電子スピン共振交流パルスＢａｃを装置１に適用したときの効果を示す装置１の伝導帯ダイアグラムである。図９のａは最上方電子２０がスピン・アップ状態の電子である奇数の電子Ｎを有するような量子ドット２ａを示す。この場合、量子ドット２ａのスピン・アップ状態の電子２１の連続的なトンネリングは、励起されたトリプレット状態のレベルＥＴ＋により高いレベルでトンネリングすすることがエネルギ不滅の原理によって妨げられるので禁止され、そしてシングレット状態のエネルギ・レベルＥｓにトンネリングすることは、フェルミ・リード３および４がスピン・アップした電子を供給および受容できるだけであるのでスピン不滅の原理（ｓｐｉｎ ｃｏｎｓｅｒｖａｔｉｏｎ）により封鎖される。しかしながら、上述から明らかなように、共トンネル電流Ｉｃであるが、これはより高いオーダーであるので、共トンネル電流Ｉｃは、量子ドットの最上方電子がスピン・ダウン状態にある場合の連続的なトンネル電流よりも非常に小さい。当該技術分野において知られておりそして前述した論文「中間視的電子伝送」に説明されているように、連続的なトンネル電流と共トンネル電流の間の比率は２０〜１００：１であることができる。
【００４４】
電子スピン共振技術によって量子ドット２ａ内のゼーマン分流ΔＺに等しいエネルギを有する直流磁界Ｂｄｃに垂直な交流パルスＢａｃを周波数ωで適用することはラビ・スピン・フロップに帰着し、それにより、グランド状態の電子２０のスピン状態は図９のａに示されるスピン・アップ状態から図９のｂに示されるより高いエネルギのスピン・ダウン状態２０’に変化する。グランド状態の電子が図９のｂに示されるスピン・ダウン状態になると、図７のａおよびｂ並びに図８を参照して説明したように、りょうしどっと２ａの入力フェルミ・リード３からのスピン・アップ状態の電子２１の連続的なトンネリングは、連続的なトンネル電流Ｉｓ（漏れまたは共トンネル電流よりも高い大きさのオーダーである）を量子ドット２ａを介して流す可能性を生ずることができる。このスピン・フリッピング（ｓｐｉｎ ｆｌｉｐｐｉｎｇ）の論説は、フィジックス・レビューＢ（Ｐｈｙｓｉｃｓ Ｒｅｖｉｅｗ Ｂ）、１９９９年、第５９巻の第２０７０頁、バーカード（Ｂｕｒｋａｒｄ）他による論文に見ることができる。
【００４５】
図１０は、時間ｔｏの前のｔＢａｃに交流パルスＢａｃが適用されたときの時間（ｔ）に対する電流Ｉ（図１および２に示された電流センサＣによって測定された）のグラフを示す。図１０から明らかなように、連続的なトンネル電流Ｉｓは、スピンフリップ電子（ｓｐｉｎ ｆｌｉｐｐｅｄ ｅｌｅｃｔｒｏｎ）２０’のためのその本来の位置に戻る時間であるスピン弛緩（ｒｅｌａｘａｔｉｏｎ）時間と等しい間τｓだけ検出される。時間τｓのときに電子が本来のスピン・アップ状態に戻ると、図１０に示されるように、装置を通る電流Ｉｃは、共トンネリング過程から生じる小さな漏れ電流だけである。時間ｔＢａｃに引き続き交流パルスＢａｃが適用されると、電流は連続的なトンネル電流Ｉｓの大きさに戻る。ネイチャー、第３９７巻、第１３９頁（１９９９年）にオーシャロム（Ａｗｓｃｈａｌｏｍ）他により報告されているように、スピン弛緩時間は１００ナノ秒台（１００ｓ ｏｆ ｎａｎｏｓｅｃｏｎｄｓ）を越えるべきである。データの読込みおよび読出しのための時間尺度はギガ・ヘルツ（ＧＨｚ）の領域であると見積もることができる。従来のダイナミック・ランダム・アクセス・メモリの典型的な回復速度はこのスピン・コヒーレント時間よりも幾分か、すなわち１０ミリ秒のオーダーで長いが、本発明の実施例によるメモリ装置は作動時により速い反応時間とより低い消費電力の利点を有する。
【００４６】
当業者にとって明らかなように、本発明の実施例並びに、例えば、図３に示された構造を有するメモリ装置１の数は、同一の基板１１に一体化されそしてそれらの入力および出力接点Ｌ１およびＬ２並びにゲートＧは二次元メモリを提供するように結合され得る。
【００４７】
図１１および１２はこのようなメモリ３０の一例を図式的に示している。図１１はメモリのブロック・ダイアグラムを示し、図１２はアレイのレイアウト・ダイアグラムの部分を示す。簡略化のために、図１１はメモリ装置１の３×３列のアレイＭＡを示す。しかしながら、実際には、メモリ・アレイＭＡは総体的に非常に大きいことが好適である。
【００４８】
図１１に示されているように、列における各メモリ装置１の入力接点Ｌ１はそれぞれの列伝導体Ｒ１、Ｒ２およびＲ３に結合される一方、コラムにおける各メモリ装置１の出力接点Ｌ２は対応したコラム伝導体Ｃ１、Ｃ２、Ｃ３に結合される。２Ｄアレイ技術において知られているように、列伝導体Ｒ１、Ｒ２およびＲ３は、入力線１０１を介して供給される入力信号によって列が順番にアドレス指定（ａｄｄｒｅｓｓｅｄ）され得るように、入力ドライブまたはシフト・レジスタ１００に結合される一方、各コラム伝導体Ｃ１、Ｃ２およびＣ３はそこからメモリのコンテンツを読むことができる出力１０３を有する出力シフト・レジスタ１０２の形態の出力回路にそれぞれのセンス増幅器ＳＡ１、ＳＡ２およびＳＡ３を介して結合される。各メモリ装置のゲートＧは周知の手段により各メモリ装置１のゲートを個々にアドレス指定できるゲート・ドライブ回路１０４にゲート伝導体ＧＣによって別々に接続される。
【００４９】
上述したように、メモリ・アレイＭＡは、使用時、同種の直流磁界Ｂｄｃに置かれ、データはパルス状の交流磁界Ｂａｃを用いてメモリに記録される。このメモリにおいて、２つの異なったゲート電圧が適用され、一方の電圧はメモリ装置１が「０」を記録するとき適用され、他方のゲート電圧はメモリ装置１が「１」を記録するときに適用される。適用されるとき、これらのゲート電圧の一方はメモリ装置の量子ドット２ａの電子の波機能（ｗａｖｅ ｆｕｎｃｔｉｏｎ）を量子ドットのためにゼーマン分流を変化するようにより高い有効ｇファクタの領域に押し入れる。交流磁界パルスＢａｃの周波数ωは、ゲート電圧が適用されているそのドットだけのゼーマン分流に適合するように選定される。従って、ゲート電圧が適用されたメモリ装置だけにラビ・スピン・フリップが発生する。
【００５０】
アレイ内の個々のメモリ装置は、そのメモリ装置１を含む列Ｒ１、Ｒ２およびＲ３をアドレス指定しそしてそのメモリ装置１を含むコラムＣ１、Ｃ２、Ｃ３の電流を読むことによりアドレス指定される。かくして、例えば、メモリ装置１’は列Ｒ１をアドレス指定しそしてコラムＣ２を読むことにより選定される。このメモリ装置が追加のゲート電圧を適用されたメモリ装置であると、連続的なトンネル電流Ｉｓ（図１０参照）が検出されるのに対し、このメモリ装置が追加のゲート電圧を適用されないメモリ装置であると、非常に小さな共トンネル電流Ｉｃだけが検出される。従って、「０」または「１」を表す出力信号がそのメモリ装置のために得ることができる。
【００５１】
異なったゲート電圧を用いることによってより高い有効ｇファクタの領域への電子の波機能のプッシングを容易にするために、量子ドットは、その組成が図２の頂部から底部へと変化したＩＩＩ−Ｖ合金（ＩＩＩ−Ｖ ａｌｌｏｙ）で形成される。かくして、例えば、量子ドットはガリウム・インジウム・ヒ化組成物Ｇａ１−ｘＩｎｘＡｓで形成され得る。ここにおいてｘは量子ドットの深さ全体にわたって０から１に変化し、それによりｘが０でありそして材料がガリウム・ヒ化物であるときの−０．４４から、ｘが１でありそして材料がインジウム・ヒ化物である場合の＋０．１４までｇファクタを変化させる。当業者にとって理解されるように、この勾配付けられた組成物はＭＢＥまたはＭＯＣＶＤ技術を用いて容易に達成することができる。
【００５２】
図１２は、図１１に示されたメモリ・アレイＭＡの一つの可能性のあるレイアウトを示すために、メモリ装置１’のための列およびコラム伝導体Ｒ１およびＣ２並びにこのメモリ装置に接続されたゲート伝導体ＧＣの配列を示している。
【００５３】
本発明の実施例による別の例のメモリ３１について図１３および１４を参照して説明する。図１３は半導体本体１０の部分を通る断面図を示しており、そこにおいてメモリ装置１は一つのメモリ装置を形成するように示されており、図１４は、いかにして個々のメモリ装置がアドレス指定されるかを示すために図１１と同様なブロック・ダイアグラムを示している。
【００５４】
図１３から明らかなように、各メモリ装置１は図３に示されたものと同様な構造を有している。しかしながら、メモリ装置１と基板１１の間には、図１３のｙ方向へ伸びる平行に離間した第１伝導体２００と、絶縁層２０１によって第１伝導体から分離された、図１３のｘ方向へ延びる（用紙の面にある）平行に離間した第２伝導体２０２とから構成された電流グリッド配列が挟まれており、それにより第１および第２伝導体２００および２０２は相互に垂直である。
【００５５】
第２伝導体２０２は絶縁層２０３によってメモリ装置１から分離される。絶縁層は、当該技術において知られているように、二酸化シリコンまたは本質的なガリウム・ヒ化物から形成される。
【００５６】
相互に垂直な第１および第２伝導体２００および２０２は、各メモリ装置が一対の第１および第２伝導体２００および２０２間の交差点ＣＰ上に位置されるように配列される。
【００５７】
図１４は、メモリのためのドライブ配列を示すための本発明の実施例によるメモリの機能的なブロック・ダイアグラムを示している。再び簡略化のために、３×３のメモリ・アレイＭＡ’が示されている。しかしながら、メモリ・アレイは総体的により多くのメモリ装置から構成されるのが好ましい。
【００５８】
図１１に示された実施例におけるように、メモリ装置１の列の入力接点Ｌ１は、順々に列伝導体にアドレス指定できるように入力１０を有する入力シフト・レジスタ１００にそれぞれの列伝導体Ｒ１〜Ｒ３を介して結合される。同様に、コラムの出力接点Ｌ２の各々は対応するコラム伝導体Ｃ１〜Ｃ３および対応するセンス増幅器ＳＡ１〜ＳＡ３を介して出力１０３を有する出力シフト・レジスタ１０２に結合される。この例において、ゲートＧのすべては同じ電圧でドライブされそして当該技術において知られているように共通電極ＣＥを介してゲート・ドライブ回路（ＧＤ）１０４ａに結合される。第１電流伝導体２０１の各々が第１ドライブ回路２０４に結合される一方、第２電流伝導体２０２の各々が第２ドライブ回路２０５に結合される。
【００５９】
図１４に示されるように、第１および第２電流伝導体２０１および２０２のピッチは列およびコラム伝導体のピッチよりも小さく、それにより各メモリ装置１は一対の第１および第２伝導体２０１および２０２と一意性（ｕｎｉｑｕｅｌｙ）で協働される。かくして、例えば、メモリ装置１２２（ここにおいて「２２」はそのメモリ装置が第２列の第２コラムにあることを示す。）は５番目の第１伝導体２０１５と５番目の第２伝導体２０２５に結合される。
【００６０】
上述の実施例において述べたように、直流磁性信号発生器が（図１４には図示されていないが）直流磁界Ｂｄｃを発生するように設けられそして交流磁界発生器が直流磁界Ｂｄｃに垂直な交流磁界パルスＢａｃを発生するように設けられる。
【００６１】
図１３および１４に示される実施例において、電流グリッド第１および第２ドライブ回路２０４および２０５は、巣瀬１１のゲート・ドライブ回路１０４と同様な手段で、特定のメモリ装置のゼーマン分流を局部的に調整するように用いられる。このことは、図１３および１４に示された実施例において、選定されたメモリ装置と一意性で協働される第１および第２伝導体２０１および２０２（例えば、メモリ装置１２２のために第１伝導体２０１５および第２伝導体２０２５）に、Ｂａｃの交流磁界の交流共振周波数に適合させるように個々には不十分であるがそれらと共にゼーマン分流を発生するのに十分な磁界を設ける電流を供給することにより達成される。図１１に示される例におけるように、第１および第２ドライブ回路２０４および２０５によって直接アドレス指定されるメモリ装置（メモリ装置１２２のような）だけが交流磁界パルスＢａｃの交流共振周波数に適合するゼーマン分流を有し、従ってラビ・スピン・フロップがこれらの装置だけに生じる。このことは、スピン・フロップが導入されているか否かによって個々のメモリ装置が「０」か「１」のいずれかを表すことを可能にする。スピン弛緩および復帰時間は図１１を参照して説明したものと同様である。
【００６２】
図１５は、図１３に示されたメモリ装置の変形の図１３と同様な断面を示している。図１５に非常に図式的に示されているように、マンガンのような磁性不純物５０の形態の追加のエレメントが量子ドット領域２に入っており、それによりリードのスピン成極を影響するように迷走磁界がフェルミ入力および出力リード３および４へ漏れることはない。その他の可能性として、追加の磁性エレメントは硬質磁性層または磁性ナノ粒子（ｎａｎｏｐａｒｔｉｃｌｅｓ）であり得る。追加の磁性エレメントからの磁界は量子ドットのゼーマン分流を制御しそして保磁度は、ゼーマン分流エネルギ・レベルを反転する（スピン・ダウン・グランド状態をスピン・アップ・グランド状態に変えるかまたはその逆である）ために下にある電流グリッド２０１、２０２が追加の磁性エレメントの磁化方向を切り替えるよう使用できるようになっており、それ故に完全な不揮発性メモリシステムを可能にする。別の可能性として、追加の磁性エレメントは、標準的な原子磁性共振（ＮＭＲ）技術を用いて切り替えられ得るオーバハウザー磁界（Ｏｖｅｒｈａｕｓｅｒ ｆｉｅｌｄ）を設ける原子スピンの層によって置き換えられ得る。
【００６３】
図１１および１４を参照して説明した実施例において、各々の独立したメモリ装置１は、図１１のゲート・ドライブ回路１０４並びに図１４の第１および第２ドライブ回路２０４および２０５により一意性でアドレス指定される。しかしながら、複合ドライブ系を使用し得、それにより本発明の実施例のメモリが図１１および１４に示されたレイアウトを有し、図１６に示されるように変形され得る。図１６は、入力ドライブ回路１００に結合された列伝導体Ｒ〜Ｒにより劣情に結合されそしてそれぞれのセンス増幅器ＳＡ１〜ＳＡ３を介して出力回路１０２に結合されたコラムＣ１〜Ｃ３に結合されるメモリ装置１の３×３アレイＭＡ’’をまた有するメモリ３２を示している。
【００６４】
図１６において、別のドライブ回路Ａ、ＢおよびＣが設けられている。メモリ装置１の列はドライブ回路Ｂと組み合わされた伝導体Ｂ１〜Ｂ３と協働される一方、メモリ装置のコラムはドライブ回路Ａに組み合わされた伝導体Ａ１〜Ａ３と協働されそして共通電極ＣＣはドライブ回路Ｃと組み合わされる。
【００６５】
図１１に示されるようにメモリ・アレイがゼーマン分流を制御するようにゲート制御を使用すると、伝導体Ａ１〜Ａ３およびＢ１〜Ｂ３はメモリ装置のゲートＧに接続され、それにより電圧は伝導体Ａ１、Ａ２またはＡ３に供給され、伝導体Ｂ１、Ｂ２およびＢ３に供給される電圧は必要なゼーマン分流を発生させるのに不十分である一方、特定のメモリ装置と協働される２つの伝導体（例えば、図１６において、メモリ装置１２，２と協働される伝導体Ａ２およびＢ２）によって供給される組み合わされた電圧は、交流磁界パルスＢＡＣとの共振がラビ・スピン・フロップを発生できるようにその量子ドット２にゼーマン分流を発生させるのに十分である。この場合、ドライブＣおよび共通電極ＣＣはメモリ装置全体に共通な直流磁界Ｂｄｃを供給する。
【００６６】
図１６に示されたメモリ３２がゼーマン分流を制御するように磁界を制御することにより作動すると、ドライブＡおよびＢは図１４の第１および第２ドライブ回路２０４および２０５に相当し、ドライブＣはゲート・ドライブ回路となる。この場合、個々の伝導体Ａ１、Ａ２またはＡ３並びにＢ１、Ｂ２またはＢ３に供給される電流は、交流磁界パルスＢａｃとの共振を達成するのに必要なゼーマン分流を達成するように必要な磁界を発生させるのに不十分であり、必要なゼーマン分流を生じるのに十分な磁界は、選定された伝導体Ａ１、Ａ２またはＡ３並びにＢ１、Ｂ２またはＢ３間の交差のメモリ装置１、例えば、伝導体Ａ２およびＢ２の交点のメモリ装置１２，２によってのみ得られる。
【００６７】
図１６を参照して説明した実施例において、メモリ装置のアドレス指定および読み取りに複合ドライブ配列が用いられ、それにより、隣接するメモリ装置間のクロストークを解消するために、いかなるときも一つの伝導体Ａ１、Ａ２またはＡ３だけと一つの伝導体Ｂ１、Ｂ２またはＢ３だけが活性であるときだけ、一つのメモリ装置だけがアドレス指定または読まれる。
【００６８】
上述メモリ装置はまた、例えば、追加の磁性エレメントを量子ドット領域２およびフェルミ出力リード４に組み込むことにより量子ドット領域２およびフェルミ出力リード４の磁界の極性を制御することにより電流スイッチとして用いられ、そこにおいて、前述したように、量子ドット領域２は、負のｇファクタ（ガリウム・ヒ化物ではｇ＝−０．４４）を有するガリウム・ヒ化物のような材料で形成され、フェルミ入力および出力リード３および４は正でありそして、前述したｎ伝導型ベリリウム・マンガン亜鉛セレン化物の場合におけるように、量子ドット領域のｇファクタの大きさよりも相当に大きなｇファクタを有するＩＩ−ＶＩ磁性材料で形成される。
【００６９】
この電流スイッチの作動を図１７および１８を参照して説明する。各図はスイッチの伝導帯エネルギ・レベル・ダイアグラムを示す。
【００７０】
フェルミ入力リード３に適用される直流磁界Ｂｄｃｌは、フェルミ入力リード３がスピン・アップ状態のスピン成極状態を有するスピン成極作用状態にあるようにする。これに対し、量子ドット領域２およびフェルミ出力リード４に適用される直流磁界Ｂｄｃｒは対向する極性であり、それによりフェルミ出力リード４はスピン・ダウン状態であるスピン極性化される。図１７は、フェルミ入力リード３のスピン・アップ状態の電子２３とフェルミ出力リード４のスピン・ダウン状態の電子２４を模式的に示している。図１７に示されるように、量子ドット２の最上方グランド状態の電子２５はスピン・アップ状態の電子である。
【００７１】
図４〜８を参照して説明したように、スピン不滅の原理は、すでに量子ドット２の最上方電子２５がまたスピン・アップ状態にあるので、スピン・アップ状態の電子２３が量子ドット２ａのシングレット状態Ｅｓにトンネリングするのを阻止する。図８を参照して説明した配列において、実際上のトリプレット状態を介した共トンネル電流は起こり得る。しかしながら、これに対し、図１７に示された配列においては、フェルミ出力リード４はスピン・ダウン状態でスピン成極され、それによりスピン・アップ状態の電子を受け入れることができない。従って、実際上のトリプレット状態を介した共トンネル電流は図１７に示された状況下では禁止され、それ故、電流は量子ドット２ａを通って流れることはできない。
【００７２】
図１８は、量子ドット２ａおよびフェルミ出力リード４に適用される直流磁界Ｂｄｃｒの極性反転効果を示すための同様な伝導帯エネルギ・レベル・ダイアグラムを示す。図示のように、直流磁界Ｂｄｃｒの反転は量子ドット２の最上方電子２５ａに、フェルミ入力リード３からのスピン・アップ状態の電子２３が図１８に示されるようなシングレット・エネルギ・レベルＥｓにトンネルできるスピン・ダウン状態を採用させる。加えて、フェルミ出力リード４はスピン・アップ状態にスピン成極されるので、電子２３はそのとき量子ドットを出てフェルミ出力リード４にトンネルする。かくして、シングレット・エネルギ・レベルＥｓを介した規則的なトンネリングが許容されそして有限の規則的なトンネル電流Ｉｓである。
【００７３】
上述の説明から、図１７および１８を参照して説明されたスイッチのオンおよびオフ状態間の切替えは、量子ドット２およびフェルミ出力リード４に適用される直流磁界の極性の反転を要求するだけであり、上述した交流磁界パルスＢａｃには必要ではない。この電流スイッチは、オフ状態において漏れや共トンネリングがなく、さらに、磁界形成のジオメトリにおける要求を相当に簡略化すべきである適用される磁界の異なった方向間の唯一つのインターフェイスであるという利点を有する。
【００７４】
このような電流スイッチはまたメモリ装置として用いられそして図１４および１６を参照して説明したものと同様にメモリ・アレイに組み込まれ、そこにおいて各メモリ装置の状態は磁界によって制御されるのが好ましい。この場合、図１４に示された第１および第２ドライブ回路２０４および２０５並びに図１６に示されたドライブ回路ＡおよびＢは、量子ドット２ａおよびフェルミ出力リード４に適用される磁界の極性を制御するように用いられ、そして、上述のように、交流磁界パルスＢａｃは必要ではない。第１および第２ドライブ回路２０４および２０５（図１４参照）またはドライブ回路ＡおよびＢ（図１６参照）を用いて個々の電流スイッチに適用される磁界を制御することにより、各々の独立した電流スイッチは電流の通過を可能にするか否かであり、これらの２つの状態の一方は「０」を表すように使用でき、他方は「１」を表すように使用でき、それにより前述したようなダイナミック・ランダム・アクセス・メモリを提供する。メモリは、前述したように、量子ドット２ａおよびフェルミ出力リード４に追加の磁性エレメントを組み込むことによって不揮発性に作成し得る。もちろん、図１７および１８を参照して説明した電流スイッチはまた、固定された直流磁界をフェルミ入力リード３および量子ドット２に適用しそしてフェルミ出力リード４に適用される磁界だけを切り替えることによって実行されるのが好ましい。しかしながら、このようなスイッチはその作動が量子ドット２のスピン状態をそのグランド状態へいかに速く弛緩するかに依存するので有効性が少ない。
【００７５】
上述の実施例において、量子ドット領域２はガリウム・ヒ化物で形成される一方、フェルミ入力および出力リードはｎ伝導型ベリリウム・マンガン亜鉛セレン化合金で形成される。しかしながら、図１〜１６を参照して説明したメモリ装置は、量子ドット領域２を形成する材料のｇファクタの大きさがフェルミ入力および出力リード３および４を形成する材料のｇファクタの大きさよりも非常に小さく、そして、図１７および１８を参照して説明した電流スイッチの場合、量子ドット領域２を形成する材料のｇファクタが負であり、フェルミ入力および出力リード３および４を形成する材料のｇファクタが正でありかつ量子ドット領域のｇファクタよりも非常に小さいことを提供するその他の材料を用いて実行し得る。
【００７６】
上述のように、メモリ装置または電流スイッチは、量子ドットの寸法が非常に低い温度（典型的に、液体ヘリウム温度、すなわち数ケルビン）での作動を要求する約５０ナノ・メートルであるように、作成され得る。しかしながら、作動温度は量子ドット寸法の減少に伴って飛躍的に高くなっており、例えば、１０の因数（ｆａｃｔｏｒ）によるドット寸法の縮小が室温作動を許容する１００の因数により要求される温度を上昇する。当業者にとって好ましくは、カドミウム・セレン（ＣｄＳｅ）ナノ結晶体は６ナノ・メートルのドット直径と３０ミリ電子ボルトのクーロン電荷エネルギで作成される。クーロン封鎖作用はまたＣ６０分子でかつ炭素ナノチューブ（ｎａｎｏｔｕｂｅｓ； 例えば、前述したソーン他によるテキスト「中間視的電子伝送」参照）に高い温度で見られる。それどころか、量子ドットと大きな分子または同等な原子の間に基本的な物理的な不連続性はなく、かくして本発明はまたそのような量子制限ナノ構造または領域に適用され得る。
【００７７】
寸法抑制が接触を困難にすると、上述の実施例では、量子ドットのアドレス指定および読取りを行うようにトンネル電子スキャン・マイクロスコープ（ｓｃａｎｎｉｎｇ ｔｕｎｎｅｌｌｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ； ＳＴＭ）技術が用いられる。
【００７８】
上述した実施例において、フェルミ入力および出力リード３および４と量子ドット２ａの間のＧファクタの大きな差は、フェルミ入力および出力リード３および４内のゼーマン分流が量子ドットにおけるよりも相当に大きく、そして入力および出力リードがそれ故にスピン成極されることを確実にするよう用いられる。上述の実施例において、このことは、量子ドット領域２を形成するのにガリウム・ヒ化物を使用しそしてフェルミ入力および出力リードを形成するのにｎ伝導型ベリリウム・マンガン亜鉛セレン化合金を使用することにより達成される。フェルミ入力および出力リードのためにその他の磁性半導体材料も使用し得、そして量子ドット領域を形成するのにその他の非磁性半導体材料も使用し得る。例えば、フェルミ入力および出力リードはマンガンで処理されたガリウム・ヒ化物で形成され得る一方、量子ドット領域はインジウム・ガリウム・ヒ化物で形成され得ることが、１９９９年１２月１６日のネイチャー、第４０２巻、第７９０〜７９２頁に公開されたネイチャーへの書簡のオーノ（Ｏｈｎｏ）他による提言で再確認されている。その他の可能性としては、コンポーネントは、シオルガ（Ｃｉｏｒｇａ）他によって、演題「クーロンおよびスピン封鎖分光学からの横方向ドットの追加スペクトラム（Ｔｈｅ Ａｄｄｉｔｉｏｎ Ｓｐｅｃｔｒｕｍ ｏｆ ａ Ｌａｔｅｒａｌ Ｄｏｄ ｆｒｏｍ Ｃｏｕｌｏｍｂ ａｎｄ Ｓｐｉｎ Ｂｌｏｃｋａｄｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ）」（ａｒ  Ｘｉｖ：ｃｏｎｄ−ｍａｔ／９９１２４４６ｖ２、２０００年４月１９日）、そこには、例えば、ガリウム・ヒ化二次元電子ガス（２ＤＥＧ）等の同じ材料から作成し得ることが記載されている、に提案されているように、量子ホール・レジーム（Ｑｕａｎｔｕｍ Ｈａｌｌ ｒｅｇｉｍｅ）で働くことである。
【００７９】
本発明は、一つのスピン状態について封鎖または封鎖に近い状態にあり、対向するスピン状態について封鎖を解除される量子ドットを通る電流を検出することにより量子ドットのスピン状態が読み出すまたは決定できる装置を提供する。１０〜５０ナノ・メートルの長さの規模を有する量子ドットは、現在、前述のソーン他によるテキストに述べられているような周知の技術を用いて作成できる。５０ナノ・メートル×５０ナノ・メートルの全表面積を有するメモリ・エレメントの生産は約４０ギガ・ビット／ｃｍ２（２６０ギガ・ビット／ｉｎｃｈ２）のメモリ密度を有するアレイを可能にする。
【００８０】
上述した実施例は縦型（ｖｅｒｔｉｃａｌ）メモリ装置を示しているが、本装置は横型（ｌａｔｅｒａｌ）配列で半伝導性または絶縁性基板に製造し得る。上述のように、必要ならば、メモリ・アレイのアドレス指定および読出しは、分子または同等な原子レベルでの作動が可能であるために自動的に鋭敏であるスキャニング・トンネリング・チップ（ｓｃａｎｎｉｎｇ ｔｕｎｎｅｌｌｉｎｇ ｔｉｐｓ）の微視的アレイを用いて達成し得る。
【００８１】
本発明によるメモリは、例えば、従来のハード・ドライブを置き換えるために従来のコンピュータ設備に電子スピンの操作が要求または使用される量子計算および伝達に使用し得る。また、このような装置の非常に高速なスイッチング・アレイは、低および高電力工業機械装置の潜在的に大きな抵抗率を有する非常に高速なスイッチングを可能にする。
【００８２】
本発明によるメモリ装置およびスイッチはまた、例えば、ハイドロ・スピンおよび光電子装置の製造を可能にする光電子の分野にも適用し得る。
【００８３】
本発明によるメモリ装置およびスイッチはまた、タギングやトラッキング（ｔａｇｇｉｎｇ ａｎｄ ｔｒａｃｋｉｎｇ）の分野にも適用し得る。
【図面の簡単な説明】
【図１】本発明の実施例によるメモリの非常に模式的な機能のダイアグラムを示す。
【図２】図１に示すメモリの側面を示す。
【図３】図１および図２に示すメモリに用いるのに適したメモリ装置の一例の非常に模式的な断面を示す。
【図４】本発明の実施例のメモリ装置の作動を示すための代表的なダイアグラムを示す。
【図５】本発明の実施例のメモリ装置の主たる作動を説明するための伝導帯エネルギ・レベルのダイアグラムを示す。
【図６】本発明の実施例のメモリ装置の主たる作動を説明するための伝導帯エネルギ・レベルのダイアグラムを示す。
【図７】本発明の実施例のメモリ装置の主たる作動を説明するための伝導帯エネルギ・レベルのダイアグラムを示す。
【図８】本発明の実施例のメモリ装置の主たる作動を説明するための伝導帯エネルギ・レベルのダイアグラムを示す。
【図９】ａおよびｂはそれぞれ、電子スピン共振を含む交流磁界の本発明の実施例のメモリ装置の効果を示すための伝導帯エネルギ・レベルのダイアグラムを示す。
【図１０】電子スピン共振を含む交流磁界を本発明の実施例のメモリ装置に適用することで生じる電流の切替えを示すための時間（ｔ）に対する電流（Ｉ）のグラフを示す。
【図１１】本発明の実施例の二次元メモリ・アレイの一例を示す機能のブロック・ダイアグラムを示す。
【図１２】可能なレイアウトを示すための、図１１に示すメモリ・アレイの部分の簡略化された平面を示す。
【図１３】本発明の実施例のメモリ装置の別の例を示す、図３と同様な断面を示す。
【図１４】図１３に示すメモリ装置に用いる二次元メモリ・アレイの機能のダイアグラムを示す。
【図１５】図１３に示すメモリ装置の変形例を示す、図１３と同様な断面を示す。
【図１６】本発明の実施例の二次元メモリ・アレイの別の例の機能のダイアグラムを示す。
【図１７】本発明の実施例の電流スイッチの作動を示す伝導帯エネルギ・レベルのダイアグラムを示す。
【図１８】本発明の実施例の電流スイッチの作動を示す伝導帯エネルギ・レベルのダイアグラムを示す。
【符号の説明】
１    メモリ装置１
２    量子ドット領域
３    入力フェルミ・リード
４    出力フェルミ・リード
５    直流磁界発生器
６    交流磁界発生器
１０    半導体本体
１１    基板
１２    クロム層
１３    絶縁材料層
１４    金属層
１５    絶縁層
【図１】
2004523097.tif 000003
【図２】
2004523097.tif 000004
【図３】
2004523097.tif 000005
【図４】
2004523097.tif 000006
【図５】
2004523097.tif 000007
【図６】
2004523097.tif 000008
【図７】
2004523097.tif 000009
【図８】
2004523097.tif 000010
【図９】
2004523097.tif 000011
【図１０】
2004523097.tif 000012
【図１１】
2004523097.tif 000013
【図１２】
2004523097.tif 000014
【図１３】
2004523097.tif 000015
【図１４】
2004523097.tif 000016
【図１５】
2004523097.tif 000017
【図１６】
2004523097.tif 000018
【図１７】
2004523097.tif 000019
【図１８】
2004523097.tif 000020
【国際公開パンフレット】
2004523097.tif 000021
2004523097.tif 000022
2004523097.tif 000023
2004523097.tif 000024
2004523097.tif 000025
2004523097.tif 000026
2004523097.tif 000027
2004523097.tif 000028
2004523097.tif 000029
2004523097.tif 000030
2004523097.tif 000031
2004523097.tif 000032
2004523097.tif 000033
2004523097.tif 000034
2004523097.tif 000035
2004523097.tif 000036
2004523097.tif 000037
2004523097.tif 000038
2004523097.tif 000039
2004523097.tif 000040
2004523097.tif 000041
2004523097.tif 000042
2004523097.tif 000043
2004523097.tif 000044
2004523097.tif 000045
2004523097.tif 000046
2004523097.tif 000047
2004523097.tif 000048
2004523097.tif 000049
2004523097.tif 000050
2004523097.tif 000051
2004523097.tif 000052
2004523097.tif 000053
2004523097.tif 000054
2004523097.tif 000055
2004523097.tif 000056
2004523097.tif 000057
2004523097.tif 000058
2004523097.tif 000059
2004523097.tif 000060
2004523097.tif 000061
2004523097.tif 000062
2004523097.tif 000063
2004523097.tif 000064
2004523097.tif 000065
2004523097.tif 000066
2004523097.tif 000067
2004523097.tif 000068
2004523097.tif 000069
2004523097.tif 000070
2004523097.tif 000071
2004523097.tif 000072
2004523097.tif 000073
2004523097.tif 000074
2004523097.tif 000075
2004523097.tif 000076
2004523097.tif 000077
2004523097.tif 000078
2004523097.tif 000079
2004523097.tif 000080
2004523097.tif 000081
2004523097.tif 000082
2004523097.tif 000083
2004523097.tif 000084
2004523097.tif 000085
2004523097.tif 000086
2004523097.tif 000087
【国際調査報告】
2004523097.tif 000088
2004523097.tif 000089
2004523097.tif 000090
2004523097.tif 000091