(57)【要約】本発明は、導電素子である少なくとも１つのモノリシック集積コイルを備えた超小型電子回路の製造方法に関する。本方法では以下の３工程を行う。つまり、導電素子と少なくともその上方に位置する不動態化層とを備えて製造された超小型電子回路を提供する。さらに、導電素子の上方に位置する不動態化層の少なくとも一部を取り除く。そして、導電素子の上方に、金属層を、導電素子と電気的に接続するように形成する。
2004523100.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのモノリシック集積コイルを備えた超小型電子回路の製造方法であって、
モノリシック集積コイルと、少なくともモノリシック集積コイルの上方に位置する不動態化層とを備えて加工され完成した超小型電子回路を備え、
導電素子の上方に位置する不動態化層の少なくとも一部を除去し、
上記モノリシック集積コイルの上方に金属層を形成し、それによって金属層をモノリシック集積コイルと電気的に接続することを特徴とする方法。
【請求項２】
上記モノリシック集積コイルの上方に、少なくとも１つの導電補助層を形成し、
上記補助層の上に金属層を形成することを特徴とする請求項１に記載の方法。
【請求項３】
上記金属層を形成する前に上記補助層を除去し、その除去後に、
モノリシック集積コイルの上方、または、
モノリシック集積コイルの上方、および、不動態化層の除去されていない領域の上方に補助層が位置することを特徴とする請求項２に記載の方法。
【請求項４】
上記金属層がモノリシック集積コイルの真上に位置するように、金属層の領域を除去することを特徴とする請求項１〜３のいずれかに記載の方法。
【請求項５】
上記金属層が補助層の真上に位置するように、金属層の領域を除去することを特徴とする請求項２または３のいずれかに記載の方法。
【請求項６】
上記の不動態化層および／または金属層の除去を、ウェットエッチング方法またはドライエッチング方法を用いて行うことを特徴とする請求項１〜５のいずれかに記載の方法。
【請求項７】
上記補助層を、ウェットエッチング方法またはドライエッチング方法を用いて除去することを特徴とする請求項２〜５のいずれかに記載の方法。
【請求項８】
電着方法、無電解析出方法、スパッタ方法、蒸着方法、電着方法、または、プラズマＣＶＤ方法を用いて金属層を形成することを特徴とする請求項１〜７のいずれかに記載の方法。
【請求項９】
上記補助層を、請求項８に挙げた方法のいずれかを用いて形成することを特徴とする請求項２〜７のいずれかに記載の方法。
【請求項１０】
上記金属層の厚さが０．５μｍ〜１０μｍであることを特徴とする請求項１〜９のいずれかに記載の方法。
【請求項１１】
上記金属層の厚さが３μｍ〜６μｍであることを特徴とする請求項１０に記載の方法。
【請求項１２】
上記金属層をモノリシック集積コイルの金属と同じ金属から形成するか、または、モノリシック集積コイルの金属とは異なる金属から形成することを特徴とする請求項１〜１１のいずれかに記載の方法。
【請求項１３】
上記金属層は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、または、それらのいくつかからなることを特徴とする請求項１〜１２のいずれかに記載の方法。
【請求項１４】
上記補助層用の材料として、タングステン‐シリコン（ＷＳｉ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）、ニッケル‐クロム（ＮｉＣｒ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、または、ロジウム（Ｒｈ）を用いることを特徴とする請求項２〜１３のいずれかに記載の方法。
【請求項１５】
上記補助層の厚さが、０．５μｍ〜２０μｍであることを特徴とする請求項２〜１４のいずれかに記載の方法。
【請求項１６】
請求項１〜１６のいずれかに基づいて製造されているモノリシック集積コイルを少なくとも１つ備えた超小型電子回路。
【発明の詳細な説明】
導電素子（誘導コイル）を備えた集積半導体素子である超小型電子回路については、［１］に開示されている。
【０００１】
この従来技術によって開示されたこのような導電素子の問題点の１つは、導電素子の導電率が相対的に低いという点にある。この問題点は、例えば低温などの特定の駆動条件下で起こり、あるいは、一定の駆動条件（例えば一定の温度）下で、導電素子の性能を悪化させ、結果として、導電素子を備えた集積半導体素子の性能をも同様に悪化させることになる。
【０００２】
さらに、［２］には、セラミックス基板上に形成されたコイルが開示されている。
【０００３】
［３］では、半導体メモリーの修復方法が開示されている。それによると、ヒューズ、および、標準的なメモリーセルと交換可能な冗長性メモリーセルとを備えた半導体チップで標準的なメモリーセルが不具合を起こした場合、ヒューズが切除されことによって、不具合を起こす標準的なメモリーセルの代わりに、冗長性メモリーセルを接続できるようになる。
【０００４】
［４］には、半導体チップ上の誘導素子またはキャパシタ素子の製造方法が開示されている。所定の形状をした２つの金属層の間に位置し、チップ面に対して平行に配置された誘電体に、金属層とメッキを介して接続している金属層と同じ長さをした金属プラグの少なくとも１つを配置する。
【０００５】
［５］には、超小型電子回路におけるモノリシック集積コイルの製造方法が開示されている。この方法に従って、超小型電子回路の製造プロセスの間に、コイルを形成する。つまり、基板上に形成された第１導電層の上に、パターン化された誘電層を形成し、その上に、パターン化された第２導電層を形成する。誘電層によって、第１および第２導電層は互いに電気的に接続されている。
【０００６】
したがって、本発明の課題は、超小型電子回路に位置するモノリシック集積コイルの性能を改善することにある。
【０００７】
改善された導電素子を備えた本発明の超小型電子回路の製造方法を提示することによって、本課題を達成する。
【０００８】
導電素子である改善されたモノリシック集積コイルを備えた本発明の超小型電子回路を、以下の方法によって製造する。
・モノリシック集積コイルと、少なくともその上方に位置する不動態化層とを備えた製造を完了した超小型電子回路を準備する。
・モノリシック集積コイルの上方に位置する不動態化層の少なくとも一部を除去する。
・モノリシック集積コイルの上方に、モノリシック集積素子と電気的に接続するように、金属層を形成する。
【０００９】
また、モノリシック集積コイルを、導電性の材料から製造する。
【００１０】
本発明の基本的課題は、この方法に従って製造された導電素子であるモノリシック集積回路を少なくとも１つ備えた超小型電子回路を提供することによって、達成される。
【００１１】
本発明の方法によって、モノリシック集積コイルの金属と同じ、または、それより高い導電率を有する金属を備えた、製造を完了した超小型電子回路の既存の導電性モノリシック集積コイルは、厚くなる。こうすることによって、厚さを変えなかった場合と比べて多くの導電性材料を、モノリシック集積コイルの内部接続配線（Ｌｅｉｔｅｒｂａｈｎｅｎ）上に形成できる。この結果、厚さを変えなかった場合と比べて、インピーダンスは低下すると共に、超小型電子回路のモノリシック集積コイルの導電率は上昇する。
【００１２】
したがって、本発明によって、超小型電子回路の導電素子の性能を改善することが有効である。
【００１３】
本発明の方法の他の利点は、本方法が既に製造を完了した超小型電子回路の製造後に行われるという点にある。
【００１４】
「製造を完了した」という表現を、超小型電子回路が製造市場（Ｈｅｒｓｔｅｌｌｕｎｇｓｍａｒｋｔｓ）の次の段階に達した場合の超小型電子回路の状態であると理解できる。コンピュータ部品の製造者が超小型電子回路の性質を何も変えることなく、この超小型電子回路を１つのコンピュータ部品に取り付けでき、超小型電子回路およびコンピュータ部品自体もまた計画された機能を発揮できるならば、例えば、本発明では、この製品を製造を完了したものと見なす。
【００１５】
また、本発明では、製造を完了した超小型電子回路というのは、製造プロセスのさらなる方法工程を続ける必要なく、通常、この回路に見込まれた目的を機能的に満たすことができるかのように、従来の製造後の回路の状態が完璧で完全である回路のことである。
【００１６】
本発明の方法の他の利点は、形成された金属層の厚さを、同じ金属層の方法工程によって、特定の要求に対して望ましく整合できるという点にある。つまり、本発明の方法を用いて、さらなる方法工程を必要とせずに、形成された金属層の配置（Ａｕｓｇｅｓｔａｌｔｕｎｇ）に対する可変性を上げることができる。
【００１７】
本発明の方法の一実施形態に従って、金属層を形成する前に、さらに、少なくとも超小型電子回路のモノリシック集積コイルの上方に、導電補助層を形成できる。その結果、次に補助層の上に金属層を形成する。
【００１８】
導電補助層は、その厚さ、設計、性質に応じて、様々な目的に用いられる。
【００１９】
例えば、金属層とモノリシック集積コイルとの間の付着力が弱い場合、および／または、金属層と超小型電子回路の不動態化層の除去されなかった領域との間の付着力が弱い場合、導電補助層は、これらの付着力を改善するために用いられる。これによって、金属層は、超小型電子回路のモノリシック集積コイルの少なくとも表面には確実に固着されるのである。
【００２０】
他方、補助層は、拡散遮断機能を備えていてもよい。このため、補助層の上に装着された金属層の金属原子は、不動態化層の除去されなかった領域に拡散されず、したがって汚染されることはない。補助層のこの遮断機能が重要な役割を果たすのは、例えば、金属層用の金属として銅を用いた場合である。これは、銅原子が、不動態化層にしばしば用いられる材料である二酸化ケイ素に、長時間拡散するからである。このように、補助層の拡散遮断機能を利用することによって、銅原子の不動態化層への拡散を、ほぼ防止できる。
【００２１】
補助層は、超小型電子回路の導電素子上、または、超小型電子回路の導電素子と不動態化層のできる限り除去されない領域との上に形成されてもよい。
【００２２】
本発明の方法の可変性に関する一例を挙げると、金属層の領域および／または補助層の領域を、ウェットエッチング方法またはドライエッチング方法を用いてそれぞれ、または、一緒に除去することができる。つまり、例えば、モノリシック集積コイルの上方に位置する不動態化層の少なくとも一部を除去した後、金属層を超小型電子回路上の全面に形成する。それから、下に位置するモノリシック集積コイルの少なくとも上方で所望のパターン化が行われるように、ウェットエッチング方法またはドライエッチング方法を用いて、金属層を所望の位置で（ｓｔｅｌｌｅｎｗｅｉｓｅ）エッチバックする。なお、この場合は補助層を使用しない。
【００２３】
補助層を使用する場合、モノリシック集積コイルの上方に位置する不動態化層の少なくとも一部を除去した後、補助層が超小型電子回路の表面の全面に形成される。次に、この製造状態を続けるに当たって、処理をさらに行うために、特に以下の２つの可能性がある。
【００２４】
第１の可能性として、金属層を補助層上の全面に形成し、この金属層およびその下に位置する補助層を共に除去してもよい。つまり、厚みを増したモノリシック集積コイルが望ましくパターン化されるように、これらの層をウェットエッチング方法またはドライエッチング方法という一回の方法工程によって除去してもよい。
【００２５】
第２の可能性として、補助層を形成した後で補助層を望まくパターン化することによって、補助層を適切な位置でエッチバックし、既にパターン化された補助層の上に、金属層を形成してもよい。続いて、金属層の所望のパターン化が行われるように、第２エッチング工程において金属層を適切な位置で除去する。例えば、補助層の一部によってすでに覆われている導電素子のこの箇所の上方に金属層がなおも存在するように、金属層をエッチバックしてもよい。
【００２６】
さらに、エッチング方法のこのような食い違い（Ｓｔａｆｆｅｌｕｎｇ）の長所、つまり、補助層の除去と金属層の除去を継続的に行える（Ｎａｃｈｅｉｎａｎｄｅｒｓｃｈａｌｔｅｎ）という長所によって、導電率に影響を与える金属層にとって、性質の異なるあらゆる層の組合せを変更することや、各層の相対位置を変更することも十分に可能であるということである。
【００２７】
こうして、補助層および金属層のエッチング方法の順序をこのように継続的に行うことによって、個々の超小型電子回路が形成される。これによって、金属層は、例えば、
・超小型電子回路のモノリシック集積コイルの真上に位置しているか、
・本来超小型電子回路のモノリシック集積コイルの真上に位置している補助層の少なくとも一つの領域上に位置しているか、
・不動態化層の除去されていない領域の真上に位置しているか、
・本来不動態化層の除去されていない領域の真上に位置する補助層の少なくとも一つの領域上に位置しているかのいずれかである。
【００２８】
上記の可能性は、少なくとも１つのモノリシック集積コイルを備えた超小型電子回路を製造するための本発明の方法の可変性を示している。本発明の方法において、この超小型電子回路の性能は、モノリシック集積コイルの有するインピーダンスを減少させることによって改善される。
【００２９】
特筆すべきは、本方法の初めに実施される不動態化層の領域の除去を、ウェットエッチング方法またはドライエッチング方法を用いて行うことができるということである。さらに、上述したように、不動態化層と、金属層および／または補助層との特定の領域を所望のとおり除去することが、周知のフォトリソグラフィー方法を用いて可能である。
【００３０】
また、金属層および補助層を、電着方法、無電解析出方法、蒸着方法、スパッタ方法、電着方法またはプラズマＣＶＤ方法（ＣＶＤ＝化学蒸着）を用いて形成できる。
【００３１】
本発明では、厚さ０．５μｍ〜１０μｍの金属層、好ましくは厚さ３μｍ〜６μｍの金属層を形成する。この金属層は、導電素子の金属と同じ金属から形成してもよいし、または導電素子の金属とは異なる金属から形成してもよい。本発明では、金属層を形成する際、導電率の高い金属、例えば導電率がモノリシック集積コイルの材料の導電率を上回る金属が用いられる。例えば、本発明の方法に用いられる金属は、銅、金、銀、プラチナ、アルミニウム、または、それらのいくつかである。
【００３２】
「それらのいくつか」という表現に基づいて、いくつかの金属を別々に用いることによって、超小型電子回路の様々な領域をそれぞれ異なる金属によって覆ってもよいし、超小型電子回路の全面を覆う同質の合金であるいくつかの金属を使用してもよい。
【００３３】
特筆すべきは、本発明の方法では、導電率の高い任意の金属を使用できるということである。
【００３４】
また、補助層が存在する場合には、補助層を厚さ０．５μｍ〜２０μｍに形成することが好ましく、厚さ５μｍ〜１０μｍに形成することがさらに好ましい。補助層を形成するために、例えばタングステン‐シリコン、チタン、プラチナ、ニッケル、クロム、ニッケル‐クロム合金、モリブデン、パラジウム、または、ロジウムという導電材料を使用できる。
【００３５】
本発明には、本発明の方法に基づいて製造されている少なくとも１つのモノリシック集積コイルを備えた超小型電子回路も含まれている。
【００３６】
本発明の実施形態を図に示し、さらに詳述する。
【００３７】
図１ａは、基板１００、不動態化層１０１、および、導電素子として備えられたコイルの内部接続配線１０２を備えた超小型電子回路の概略部分図を示している。図１ａに示した製造を完了した超小型電子回路では、内部接続配線１０２は、不動態化層１０１の一部によってそれぞれ覆われている。
【００３８】
図１ｂは、図１ａから、内部接続配線１０２の上方に位置する不動態化層１０１の領域を除去した超小型電子回路の概略部分図を示している。こうすることによって、除去された領域１０３が、モノリシック集積コイルの各配線の上方に形成される。
【００３９】
図１ｃは、超小型電子回路の表面の全面に金属層１０４を形成した結果を示している。目的にあわせて、金属層１０４の金属は、内部接続配線１０２の金属の導電率と比べて真性導電率が高い。この金属層１０４は、コイルの内部接続配線１０２と、不動態化層１０１の除去されていない領域との両方と接触している。さらに、金属層１０４は、コイルの内部接続配線１０２の上方に位置する不動態化層１０１の領域を除去することによって生成された、図１ｂに示した除去された領域１０３の側壁と接触している。
【００４０】
図１ｄは、図１ｃから、金属層１０４の金属が上記内部接続配線と電気的に直接接触することによって、コイルの各内部接続配線１０２の上方でのみ残されるように、金属層１０４の特定の領域を除去した結果を示している。したがって、コイルの内部接続配線１０２は、その初期状態と比べて厚くなり、この結果、内部接続配線１０２の真性導電率が上昇する。こうして導電率が上昇することによって、コイルの性能は改善されるのである。
【００４１】
他の工程（図示せず）では、外部の影響から保護するために、不動態化層１０１の表面、および、金属層１０４によって厚くなったコイルの内部接続配線１０２は、他の不動態化層によって覆われる。
【００４２】
図２ａは、コイルの各内部接続配線２０２の上方に位置する不動態化層２０１の領域が除去された、図１ｂの製造状態にある超小型電子回路を示している。
【００４３】
図２ｂは、超小型電子回路の全表面上に補助層２０３を形成した結果を示している。このとき、除去されていない不動態化層２０１とコイルの内部接続配線２０２との全面は、補助層２０３によって覆われる。さらに、内部接続配線２０２の上方に位置する不動態化層２０１の領域を除去することによって、不動態化層２０１の露出面も、コイルの内部接続配線２０２に対して側面から補助層によって覆われる。
【００４４】
特筆すべきは、図２ｃに示した図は、断面図であり、つまり、内部接続配線２０２は紙面から紙の裏面へ伸びているということである。これによって、不動態化層２０１を除去することによって露出した領域は、不動態化層２０１の表面においてトレンチの形状をして長く伸びている空隙である。それゆえ、この空隙にぴったりと密着した補助層２０３も、トレンチの形状をして長く伸びている。
【００４５】
図２ｃは、補助層２０３の上に金属層２０４を形成した結果を示している。
【００４６】
図２ｄは、金属層２０４および補助層２０３を除去した結果を示しており、これによって、コイルの内部接続配線２０２より高い位置にある不動態化層２０１の領域のみが、補助層２０３および金属層２０４を除去した後に残ることになる。したがって、本実施形態によれば、補助層２０３によってコイルの各内部接続配線２０２から金属層２０４を分離する。補助層２０３が上述したように導電率を有しているので、各内部接続配線２０２と金属層２０４との間では確実に電気的接触が起こる。
【００４７】
図２に示した実施形態において特筆すべきは、金属層２０４および補助層２０３を、単一の工程、例えばウェットエッチングまたはドライエッチングによって除去できることである。
【００４８】
他の工程（図示せず）では、外部の影響から保護するために、不動態化層２０１の表面と、金属層２０４によって厚くなったコイルの内部接続配線２０２とを、他の不動態化層によって覆うことができる。
【００４９】
図３ａは、図１ｂから、超小型電子回路の全面に補助層３０３を形成した結果を示している。この場合、露出したコイルの内部接続配線２０２と、不動態化層３０１の部分を初めに除去することによって露出したコイルの内部接続配線２０２の領域および除去されなかった不動態化層３０１の領域との両方を、補助層３０３によって覆う。
【００５０】
図３ｂは、コイルの各内部接続配線３０２の真上に位置する補助層３０３の領域のみが残るように、補助層３０３を除去した後の超小型電子回路の製造状態を示している。例えば、ウェットエッチング方法またはドライエッチング方法を用いて、補助層をエッチバックする。
【００５１】
それから、金属層３０４を超小型電子回路上の全面に形成する。金属層３０４は、不動態化層３０１の最上面、および、コイルの各内部接続配線３０２の真上に位置する補助層３０３の領域とのみ接触する。
【００５２】
図３ｄは、補助層３０３の部分が存在している領域の上方に、金属層３０４がなおも残るように、金属層３０４の領域を除去した結果を示している。
【００５３】
特筆すべきは、図３に示した本方法の実施形態では、補助層３０３および金属層３０４の除去は、２つの互いに別々の方法工程によって行われるということである。
【００５４】
他の工程（図示せず）では、外部の影響から保護するために、不動態化層３０１の露出面、および、金属層３０４によって厚くなったコイルの内部接続配線３０２を、他の不動態化層によって覆うことができる。
【００５５】
図４ａに示した実施形態は、初めに、金属層１０４が補助層なしに超小型電子回路の全表面上に形成された図１ｃの製造状態を、出発点としている。図１ｃから、コイルの各内部接続配線４０２と、不動態化層４０１の除去されていない領域との真上の領域が残るように、金属層１０４を除去する。したがって、例えば不動態化層４０１の表面のどの残部領域も、すでに存在しているコイルを処理するために利用できるのである。
【００５６】
他の工程（図示せず）では、外部の影響から保護するために、不動態化層４０１の除去された領域、および、金属層４０３によって厚くなったコイルの内部接続配線４０２を、他の不動態化層によって覆うことができる。
【００５７】
図４ｂは、補助層２０３と金属層２０４との両方を超小型電子回路の表面に順番に形成した図２ｃの製造状態を、出発点としている。図４ｂは、コイルの各配線４０２の真上に位置している金属層４０３の領域（図２ｃの金属層１０４に相当する）と、補助層の上で不動態化層４０１の除去されていない領域の上方に位置する金属層４０３の他の領域との両方を除去した結果を示している。
【００５８】
図４ｃは、金属層４０３の存在しない補助層４０４の領域を除去した後の結果を示している。
【００５９】
特筆すべきは、金属層４０３の除去、および、補助層４０４の除去を、２つの互いに別々の方法工程によって、または、単一の方法工程として実施できるということである。
【００６０】
他の工程（図示せず）では、外部の影響から保護するために、不動態化層４０１の除去された領域、および、金属層４０３によって厚くなったコイルの内部接続配線４０２を、他の不動態化層によって覆うことができる。
【００６１】
そして、金属層および補助層の除去工程を別々にすることによって、コイルを多数の様々な形態にすることが可能であり、また、一般的には金属層および補助層の相対配置に関する超小型電子回路を多数の様々な形態にすることが可能であるという効果の一例として、図４に示した本発明の模範的な実施形態を理解することができる。
【００６２】
図５は、本発明の他の実施形態を示している。この図では、基板５００、不動態化層５０１、断面図におけるコイルの内部接続配線５０２、金属層５０３、および、フォトレジスト層５０４を確認できる。図５ａでは、不動態化層５０１の上に、初めに、フォトレジスト層５０４を形成し、その層を、コイルの内部接続配線５０２の上方に部分的に位置する不動態化層５０１の位置の上方でフォトリソグラフィーエッチングする。
【００６３】
図５ｂは、内部接続配線５０２の上方に位置する不動態化層５０１の領域をエッチングした後の結果を示している。
【００６４】
図５ｃでは、超小型電子回路は電着方法の影響を受けている。この結果、金属層５０３は、いわば「自動的」に内部接続配線上で成長する。したがって、フォトレジスト層５０４は、金属成長の位置特異性を決定するマスクとして作用することができる。
【００６５】
続いて、フォトレジスト層５０３を除去することによって、図５ｄに示した結果となる。この最終結果は、図１ｄの最終結果に相当する。
【００６６】
図６は、本発明の他の実施形態を示している。この図には、基板６００、不動態化層６０１、断面図にあるコイルの内部接続配線６０２、導電補助層６０３、金属層６０４、および、フォトレジスト層６０５が見てとれる。図６ａは、図１ｂの製造状態に相当する図である。図１ｂでは、コイルの内部接続配線６０２の上方に位置する不動態化層６０１の領域はすでにエッチバックされている。
【００６７】
図６ｂでは、不動態化層６０１の上に、初めにフォトレジスト層６０５を形成する。そして、この層を、コイルの内部接続配線６０２より上に部分的に位置する導電補助層６０１の位置の上方でフォトリソグラフィーエッチングする。
【００６８】
図６ｃでは、超小型電子回路は電着方法の影響を受けている。この結果、金属層６０４は、いわば「自動的」に内部接続配線上で成長する。したがって、フォトレジスト層６０５は、金属成長の場位置特異性を決定するマスクとして作用することができる。
【００６９】
続いて、フォトレジスト層６０５を除去することによって、図６ｄに示した結果となる。この最終結果は、図２ｄの最終結果に相当する。
【００７０】
本明細書では、次の刊行物を引用した。
［１］  ＥＰ  ５５１７３５
［２］  ＵＳ  ４  ６１３  ８４３
［３］  ＤＥ  １９７  ２１  ３１０  Ａ１
［４］  ＤＥ  １９７  ３７  ２９４  Ａ１
［５］  ＷＯ  ９５／０５６７８
【図面の簡単な説明】
【図１ａ】
金属層をコイルの配線の真上に形成するという本発明の方法に基づいた一実施形態の経過を示すものであり、各工程を経て加工され完成するモノリシック集積コイルの概略部分図である。
【図１ｂ】
金属層をコイルの配線の真上に形成するという本発明の方法に基づいた一実施形態の経過を示すものであり、各工程を経て加工され完成するモノリシック集積コイルの概略部分図である。
【図１ｃ】
金属層をコイルの配線の真上に形成するという本発明の方法に基づいた一実施形態の経過を示すものであり、各工程を経て加工され完成するモノリシック集積コイルの概略部分図である。
【図１ｄ】
金属層をコイルの配線の真上に形成するという本発明の方法に基づいた一実施形態の経過を示すものであり、各工程を経て加工され完成するモノリシック集積コイルの概略部分図である。
【図２ａ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、この方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図２ｂ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、この方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図２ｃ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、この方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図２ｄ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、この方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図３ａ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、互いに別々の方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図３ｂ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、互いに別々の方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図３ｃ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、互いに別々の方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図３ｄ】
補助層および金属層をコイルの配線上に形成するという本発明の方法に基づいた実施形態の経過を示すものであり、互いに別々の方法工程によって補助層および金属層がエッチバックされ、完成するモノリシック集積コイルの概略部分図である。
【図４ａ】
金属層がコイルの内部接続配線の上方に位置するだけでなく、その間に位置する補助層と共に、あるいは、補助層を伴わずに、不動態化層の除去されていない領域上に位置するという、本発明の方法のさらに可能な実施形態を示す図である。
【図４ｂ】
金属層がコイルの内部接続配線の上方に位置するだけでなく、その間に位置する補助層と共に、あるいは、補助層を伴わずに、不動態化層の除去されていない領域上に位置するという、本発明の方法のさらに可能な実施形態を示す図である。
【図４ｃ】
金属層がコイルの内部接続配線の上方に位置するだけでなく、その間に位置する補助層と共に、あるいは、補助層を伴わずに、不動態化層の除去されていない領域上に位置するという、本発明の方法のさらに可能な実施形態を示す図である。
【図５ａ】
本発明の他の実施の形態を示す図であり、不動態化層の上に、初めにフォトレジスト層を形成し、その層をコイルの内部接続配線の上方に位置する不動態化層の部分の上方においてフォトリソグラフィーエッチングした結果を示すものである。
【図５ｂ】
本発明の他の実施の形態を示す図であり、内部接続配線の上方に位置する不動態化層の領域をエッチングした後の結果を示すものである。
【図５ｃ】
本発明の他の実施の形態を示す図であり、電着方法の影響を受けた結果を示すものである。
【図５ｄ】
本発明の他の実施の形態を示す図であり、フォトレジスト層を除去した結果を示すものである。
【図６ａ】
本発明の他の実施の形態を示す図であり、図１ｂの製造状態に相当する図である。
【図６ｂ】
本発明の他の実施の形態を示す図であり、不動態化層の上に、初めにフォトレジスト層を形成し、その層をコイルの内部接続配線より上に位置する導電補助層の位置の上方でフォトリソグラフィーエッチングした結果を示すものである。
【図６ｃ】
本発明の他の実施の形態を示す図であり、電着方法の影響を受けた結果を示すものである。
【図６ｄ】
本発明の他の実施の形態を示す図であり、フォトレジスト層を除去した結果を示すものである。
【図３ａ】
2004523100.tif 000003
【図４ａ】
2004523100.tif 000004
【図４ｂ】
2004523100.tif 000005
【国際公開パンフレット】
2004523100.tif 000006
2004523100.tif 000007
2004523100.tif 000008
2004523100.tif 000009
2004523100.tif 000010
2004523100.tif 000011
2004523100.tif 000012
2004523100.tif 000013
2004523100.tif 000014
2004523100.tif 000015
2004523100.tif 000016
2004523100.tif 000017
2004523100.tif 000018
2004523100.tif 000019
2004523100.tif 000020
2004523100.tif 000021
2004523100.tif 000022
2004523100.tif 000023
2004523100.tif 000024
2004523100.tif 000025
2004523100.tif 000026
2004523100.tif 000027
2004523100.tif 000028
2004523100.tif 000029
2004523100.tif 000030
2004523100.tif 000031
2004523100.tif 000032
2004523100.tif 000033
2004523100.tif 000034
2004523100.tif 000035
2004523100.tif 000036
【国際調査報告】
2004523100.tif 000037
2004523100.tif 000038
2004523100.tif 000039
2004523100.tif 000040