(57)【要約】第１（ＤＰ１）および第２ハードウエアデータ経路（ＤＰ２、ＤＰ３）が割り当てられているデジタル信号処理器（ＤＳＰ）を備えるビタビ等化器。第１データ経路（ＤＰ１）が、ＡＣＳ演算を行うために設けられており、トレリス線図における目的状態の遷移メトリックを計算する。第２ハードウエアデータ経路（ＤＰ２，ＤＰ３）は、その構成に応じて、先行状態からトレリス線図における目的状態への遷移メトリック、あるいは、ソフトウエア出力値を計算する。
2004503141.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号処理器（ＤＳＰ）を有し、干渉を受けているチャンネルを介して伝送されるシンボル系列を等化するビタビ等化器であって、
トレリス線図における目的状態の状態メトリックを計算する、ＡＣＳ演算を行うための第１ハードウエアデータ経路（ＤＰ１）と、
チャンネル特性を考慮しながら、得られたシンボル系列を用いて、トレリス線図における先行状態から目的状態への遷移メトリックを計算する第２ハードウエアデータ経路（ＤＰ２）とを有しているビタビ等化器。
【請求項２】
デジタル信号処理器（ＤＳＰ）を有し、干渉を受けているチャンネルを介して伝送されるデータ信号を等化するビタビ等化器であって、
トレリス線図における目的状態の状態メトリックを計算する、ＡＣＳ演算を行うための第１ハードウエアデータ経路（ＤＰ１）と、
推定されるシンボル系列のためのソフト出力値を、目的状態につながる状態遷移から計算する第３ハードウエアデータ経路（ＤＰ３）とを有しているビタビ等化器。
【請求項３】
両方のハードウエアデータ経路（Ｄ１，Ｄ２；Ｄ１，Ｄ３）が、直接、相互に接続されている、すなわち、前に配置されたハードウエアデータ経路（ＤＰ２；ＤＰ１）において計算されたデータの中間処理を、デジタル信号処理器で行うことがないことを特徴とする、請求項１または２に記載のビタビ等化器。
【請求項４】
両方のハードウエアデータ経路（Ｄ１，Ｄ２；Ｄ１，Ｄ３）が、ＥＤＧＥ移動式無線規格に基づく等化と、ＧＳＭ移動式無線規格に基づく等化との双方を行うために配置されていることを特徴とする、請求項１から３のいずれか１項に記載のビタビ等化器。
【請求項５】
目的状態ベクトルの計算のための第４ハードウエアデータ経路（ＤＰ４）によって特徴付けられる、請求項１から４のいずれか１項に記載のビタビ等化器。
【請求項６】
上記第４ハードウエアデータ経路（ＤＰ４）から得られた目的状態に関する状態ベクトルを用いて、目的状態から始まり後続の時間工程における状態への遷移メトリック値の小計のアドレスを計算する第５ハードウエアデータ経路（ＤＰ５）によって特徴づけられる、請求項５に記載のビタビ等化器。
【請求項７】
決定されるデータシンボルを計算するための更なるハードウエアデータ経路（ＤＰ６）によって特徴づけられる、請求項１から６のいずれか１項に記載のビタビ等化器。
【請求項８】
ＡＣＳ演算を行うために、第１ハードウエアデータ経路（ＤＰ１）は、
メトリック値と特に２つの状態遷移の遷移メトリック値とから、合計の最小が決定される第１最小化段階（ＭＩＮ１）と、
第１最小化段階（ＭＩＮ１）の後に接続されており、連続的な処理によって、第１最小化段階（ＭＩＮ１）から出力された合計の最小を決定する第２最小化段階（ＭＩＮ２、ＲＥＧ４、ＭＵＸ２）とを有することを特徴とする、請求項１から７のいずれか１項に記載のビタビ等化器。
【請求項９】
両方の最小化段階（ＭＩＮ１、ＭＩＮ２）が、第４ハードウエアデータ経路（ＤＰ４）において、目的状態に関する状態ベクトルを算出するのに使用されるポインタ情報（Ｚ１２、Ｚ２）を出力することを特徴とする請求項５から８のいずれか１項に記載のビタビ等化器。
【請求項１０】
第２ハードウエアデータ経路（ＤＰ２）が、遷移メトリック値のための積の合計または遷移メトリック値の小計のための計算ループ（ＡＤＤ１、ＡＣＣＵ１、ＲＥＧ１）を備えていることを特徴とする、請求項１に記載のビタビ等化器。
【請求項１１】
上記計算ループ（ＡＤＤ１、ＡＣＣＵ１、ＲＥＧ１）が、小計を保存するための一時的なメモリー（ＲＥＧ１）を備えており、決定された先行状態の全遷移メトリック値を計算するために、その小計は使用可能であることを特徴とする、請求項１０に記載のビタビ等化器。
【請求項１２】
上記第２ハードウエアデータ経路（ＤＰ２）が、計算ループの後に接続された少なくとも１つの２乗段階（ｒＱＵＡＤ）と、少なくとも１つの更なる加算段階（ＡＤＤ２）とを備えていることを特徴とする、請求項１０または１１に記載のビタビ等化器。
【請求項１３】
上記第３ハードウエアデータ経路（ＤＰ３）は、最小ユニット（ＭＩＮ３−５）と、デマルチプレクサ（ＤＭＵＸ１−３）と、デマルチプレクサ（ＤＭＵＸ１−３）の出力側に配置された２つのメモリー（ＲＥＧ５−１０）と、マルチプレクサ（ＭＵＸ３−５）とを有する少なくとも１つの計算ループを備え、
メモリー（ＲＥＧ５−１０）の出力は、マルチプレクサ（ＭＵＸ３−５）を介して、最小ユニット（ＭＩＮ３−５）の入力部の１つに供給可能であることを特徴とする、請求項２に記載のビタビ等化器。
【発明の詳細な説明】
本発明は、干渉を受けている（ｇｅｓｔｏｅｒｔｅｎ）チャネルを介して伝送されるシンボル系列を等化するためのビタビ等化器に関するものである。
【０００１】
移動式無線の分野では、エアインターフェース（Ｌｕｆｔｓｃｈｎｉｔｔｓｔｅｌｌｅ）を介して伝送されるデータ信号が、適合性を有して等化されなければならない。その原因は、物理的な伝送チャンネルの特性が、送信された信号の回折、拡散、反射条件で常に変化するからである。
【０００２】
受信信号を等化するためにビタビ等化器を使用することは、既に知られている。ビタビ等化器は、再帰ＭＬＳＥ（最尤系列推定）系列推定器である。系列推定は、トレリス線図を通る最短経路を見出すことに基づいている。すなわち、時間別のチャンネル状態がプロットされている線図を通る最短経路を見出すことに、系列推定は基づいている。この際、考えられる時間工程における特定の目的状態と先行する時間工程における可能な先行状態との間の各遷移に対して、遷移の確からしさの尺度を示す遷移メトリックが、ビタビアルゴリズムに基づいて計算される。続いて、遷移メトリックが、先行状態の各状態メトリックに加算される（いわゆる「ＡＤＤ」演算）。そして、このような方法で得られた合計が、比較される（いわゆる「ＣＯＭＰＡＲＥ」演算）。遷移メトリックと先行状態のメトリックとの合計が最小である遷移が選択され（いわゆる「ＳＥＬＥＣＴ」演算）、目的状態においてこれまでに算出された経路の延長部（Ｖｅｒｌａｅｎｇｅｒｕｎｇ）を形成する。これら３つの演算は、ＡＣＳ演算と称される。
【０００３】
先行状態と目的状態の間の各遷移には、遷移を引き起こすデータシンボルが割り当てられているので、トレリス線図を通る最短経路を見出すことによって、送信されたデータシンボルの系列をも決定することになる。
【０００４】
ビタビアルゴリズム（ＶＡ）の既に知られている拡張は、このような「決定しにくい」データシンボルの生成に加えて、信頼性情報を出力することにもある。この信頼性情報は、下された難しい決定の確実性を示し、従って、後続の復号器において、有利に使用することができる。このような出力は、ソフト出力と称される。
【０００５】
簡素化された（ｒｅｄｕｚｉｅｒｔｅｎ）トレリス線図（すなわち、可能なチャンネル状態の一部のみが考慮されているトレリス線図）に由来するビタビアルゴリズムでは、とりわけ、目的状態へと導くような遷移を見出した後に、目的状態を再計算しなければならない。
【０００６】
高い段階のデータ信号用において、ビタビ等化器の演算の複雑さは、劇的に上昇する。ＧＳＭ（汎欧州デジタルセルラーシステム）が、２段階のデータ信号を使用している一方、新しいＥＤＧＥ（ＧＳＭ進化用強化データサービス）規格は、８段階のデータ信号を条件とする８ＰＳＫ（位相シフトキーイング）変調方法を基礎としている。このことは、各トレリス状態から８つ（ＧＳＭではたった２つ）の状態遷移が始まり、各トレリス状態において８つ（ＧＳＭではたった２つ）の状態遷移が終了することを意味している。
【０００７】
ビタビアルゴリズムを処理する際のＡＣＳ演算は、適切にプログラム化されたＤＳＰ（デジタル信号処理器）において行える。しかし、この際、不利なのは、４００ＭＩＰＳ（ｍｉｌｌｉｏｎ ｉｎｓｔｒｕｃｔｉｏｎｓ ｐｅｒ ｓｅｃｏｎｄ）台の大きさのまたはそれ以上の高い計算電力（Ｒｅｃｈｅｎｌｅｉｓｔｕｎｇ）が必要とされることである。加えて不利点は、このような計算電力は、高価な処理器によってのみ達成される。移動式無線通信の分野では、特に、高い計算電力が、高い電力消耗を常に引き起こすという問題も生じる。しかし、このことは、エネルギー源が制限されている移動式無線電話器では受け入れ難いことである。
【０００８】
従って、本発明の目的は、計算力を強化した（ｒｅｃｈｅｎｉｎｔｅｎｓｉｖｅ）処理工程をできるだけ資源を保護して実行するビタビ等化器を、提供することにある。特に、本ビタビ等化器は、ＥＤＧＥ規格に基づくデータシンボルの等化に適している。
【０００９】
本発明の第１の見解では、ＡＣＳ演算を行うための第１ハードウエアデータ経路と、第２ハードウエアデータ経路とが、ビタビ等化器に装備されていることが考えられる。第１ハードウエアデータ経路は、トレリス線図における目的状態の状態メトリックを計算し、第２ハードウエアデータ経路は、チャンネル特性を考慮しながら、得られたシンボル系列から、トレリス線図における先行状態から目的状態への遷移メトリックを計算する。これら両方のデータ経路を実現することは、適切な計算工程がハードウエアによって処理され、従って、ＤＳＰにおいて計算能力を消費しないということをもたらす。
【００１０】
本発明の第２の見解は、ＡＣＳ演算を行うための第１ハードウエアデータ経路と、第３ハードウエアデータ経路とが装備されているビタビ等化器に関するものである。第１ハードウエアデータ経路は、トレリス線図における目的状態の状態メトリックを計算し、第３ハードウエアデータ経路は、推定されるシンボル系列用のソフト出力値を、目的状態へと繋がる状態遷移から計算する。ここでも、ビタビ等化を促進する２つのハードウエアデータ経路によって、デジタル信号処理器の負荷が効果的に軽減される。
【００１１】
本発明におけるこれら２つの見解の好ましい実施の形態は、２つの各ハードウエアデータ経路が、直接、相互に接続されている、すなわち、それぞれ前に配置されているハードウエアデータ経路で計算されたデータを、デジタル信号処理器において中間処理することがないことが特徴である。この場合、第２ハードウエアデータ経路において計算された遷移メトリックは、第１ハードウエアデータ経路に、直接、伝送される。第１ハードウエアデータ経路において計算されたデータは、第３ハードウエアデータ経路に、直接、転送される。従って、この場合、中間計算工程を行うために、デジタル信号処理器は必要ではない。それゆえ、処理時間および計算用の電力を節約することができる。従って、両方のデータ経路に関連して、デジタル信号処理器の処理対象は、考えられるデータ経路の適切な系列制御および時間的な調整のみとなる。
【００１２】
本発明の特に好ましい形態は、ＥＤＧＥ移動式無線規格に基づく等化だけでなく、ＧＳＭ移動式無線規格に基づく等化をも行うように設計された、両データ経路に関するものである。このことは、ＧＭＳＫ変調された２段階のデータシンボルだけでなく８ＰＳＫ変調された８段階のデータシンボルをも、各ハードウエアデータ経路において処理できるということを意味している。従って、ビタビ等化器は、ＥＤＧＥ規格あるいはＧＳＭ規格に基づいて、選択的に作動される。
【００１３】
デジタル信号処理器の負荷をさらに軽減するため、トレリス線図における目的状態ベクトル（すなわち目的状態に関わる付加的な情報）を計算するための第４ハードウエアデータ経路、および／または、決定されるデータシンボルを計算するための第５ハードウエアデータ経路が備えられていることが好ましい。
【００１４】
ＡＣＳ演算を行うための第１ハードウエアデータ経路の特に好ましい実施は、第１ハードウエアデータ経路が、メトリックおよび少なくとも２つの状態遷移の遷移メトリックの合計の最小が決定される第１最小化段階と、第１最小化段階の後に接続されており、連続的な処理によって、第１最小化段階から出力される合計の最小を決定する第２最小化段階と、を備えていることを特徴とする。このような方法で、ＡＣＳ演算における「ＣＯＭＰＡＲＥ」工程を、一部平行しておよび一部連続して実行できることになる。したがって、２つの状態遷移（ＧＳＭの場合）の比較だけでなく、８つの状態遷移（ＥＤＧＥの場合）の比較をも助けることになる。
【００１５】
本発明のさらに有利な形態を、従属請求項に示す。
【００１６】
本発明を、一実施例を参照して図を基に、以下に説明する。
【００１７】
図１は、ＥＤＧＥ等化用の、相互に連続した２つの時間工程ｋ−１とｋとのトレリス線図の詳細を示す。
【００１８】
図２は、本発明のビタビ等化器を含む受信回路の構造を示す。
【００１９】
図３は、本発明のビタビ等化器のハードウエアデータ経路の概略図を示す。
【００２０】
図４は、遷移メトリックの計算用データ経路を実現する演算処理ユニットのブロック図を示す。
【００２１】
図５は、ＡＣＳ演算の実施のためのデータ経路を実現する演算処理ユニットのブロック図を示す。
【００２２】
図６は、ソフト出力値の計算用のデータ経路を実現する演算処理ユニットのブロック図を示す。
【００２３】
図７は、決定の難しいデータシンボルの計算のための演算処理ユニットのブロック図を示す。
【００２４】
図８は、新しい状態ベクトルの計算用データ経路を実現する演算処理ユニットのブロック図を示す。
【００２５】
本発明のビタビ等化器の実施例を説明する前に、よりよく理解できるように、まずビタビ等化器の原理を、簡単に説明する。
【００２６】
知られている等化回路に基づき、時間の異なる移動式無線チャンネルは、ｖ個のメモリーセルと、メモリーセルの前、間、および後ろのｖ＋１個のタップ（Ａｂｇｒｉｆｆｅｎ）と、時間の異なるチャンネルパラメータ（ｖ＋１片）によりタップに備えられているデータシンボルを多重化するためのマルチプレクサと、出力側の加算器とを有するシフトレジスタによってモデル化される。メモリーセルの数ｖは、チャンネルのメモリーと言われる。
【００２７】
このようなチャンネルモデルでは、シフトレジスタの占有によって、チャンネルの現在の状態が一義的に示される。８ＰＳＫデータシンボルの場合、８Ｖ個の可能なチャンネル状態（シフトレジスタの占有）が存在する。一方、ＧＭＳＫデータシンボルの場合は、２Ｖ個のみである。
【００２８】
別々の時間ｋＴに対してチャンネル状態がプロットされている、チャンネルの状態の線図は、トレリス線図と称される。Ｔは、シンボルタイム期間（Ｓｙｍｂｏｌｚｅｉｔｄａｕｅｒ）を示し、ｋは、考えられる時間工程の指数を示す。
【００２９】
移動式無線チャンネルを介してデータシンボルを送信することは、等化回路では、シフトレジスタにデータシンボルを入力することに相当する。チャンネル（シフトレジスタ）は、結果として、その状態（その占有）を変化させる。すなわち、チャンネルは、そのこれまでの状態（先行状態）から、出力されたデータシンボルによって一義的に決定された状態（目的状態）に移行する。
【００３０】
従って、送信されるデータシンボル系列は、トレリス線図を通る１つの経路を、事前に決める。この経路は、トレリス線図を通る最短経路とも称される。なぜなら、この経路は、下記の式の最小条件を満たすからである。
【００３１】
【数１】
2004503141.tif 000003
【００３２】
このとき、ｘｋは受信器によって受信されるデータシンボルを示す。ｈ０、ｈ１、・・ｈｖは、伝送チャンネルのチャンネルインパルス応答を示す。ａｋは、送信されるデータシンボルを示す。Ｌ＋１は、送信されるデータシンボル系列の長さ（要素の数）を示す。
【００３３】
送信されるデータシンボル系列およびそれによって決定されるトレリス線図を通る最短経路は、受信器では不明である。しかし、トレリス線図を通る最短経路が受信器側で算出されるとすぐに、送信されるデータシンボルの系列も決定される。ビタビアルゴリズムは、トレリス線図を通る最短経路を、段階的・再帰的に算出することに基づいている。
【００３４】
一般的には、ビタビアルゴリズムの場合、時間工程ｋのときの各目的状態のために、時間工程ｋ−１のときの各可能な先行状態（データシンボルの送信によって、考えられる目的状態に遷移することができる状態）が決定される。そして、状態遷移のそれぞれのために、遷移メトリックが計算される。遷移メトリックは、従って、該当する先行状態の（既に先行する再帰工程において計算された）メトリックに加算され、このようにして作られたメトリックと遷移メトリックとの合計は、相互に比較される。これら合計の最小のものが目的状態のメトリックとして決定され、この選択は、相当する先行状態および関連する状態遷移をも確定する。これが、トレリス線図において「生き残り」、目的状態に続く唯一の経路であり、他の経路は終わりとなる。
【００３５】
より高い段階の信号（例えば、ＥＤＧＥ規格の８ＰＳＫ変調された信号）をビタビ等化する際には、簡素化されたトレリス線図が使用される。なぜなら、そうでなければ、計算の複雑さに対応できなかったからである。８ＰＳＫ変調方法の場合、変調アルファベットは、８個のデータシンポルを含む。このことは、チャンネル記憶性の長さが例えばＶ＝６（８６片）の場合、各目的状態に対して、８個の可能な遷移が考慮される必要があるという結果に繋がる。このとき、８６個の目的状態のそれぞれに対して、それぞれ可能な先行状態を、事前に決定する必要がある。これは、現在利用できる計算能力の水準を、大きく超えている。
【００３６】
以下に、（劇的に）簡素化されたトレリス線図の８ＰＳＫ変調に基づく例を示す。この例では、８個の状態のみが考慮される。従って、各時間工程に対して、６４個の遷移メトリック（８個の遷移によってそれぞれ達することができる８個の目的状態）のみが計算される。
【００３７】
８ＰＳＫのデータシンボルは、ＰＳＫ０、ＰＳＫ１、ＰＳＫ２、．．、ＰＳＫ７と示す。これらの定義は、知られているように、ＰＳＫｉ＝ｅｘｐ（ｊ＊ｉ＊２π／８）であり、ｉ＝０、．．、７で、ｊは虚数単位である。
【００３８】
チャンネルの各状態は、シフトレジスタの入力側のメモリーセルに最後に保存されたデータシンボルによって確認できる。ｖ＝６用には、状態は、さらに最後の５つの先行状態に関する情報を含んでいる。従って、チャンネル状態を、次の６要素の状態ベクトルによって示すことができる。
【００３９】
【数２】
2004503141.tif 000004
【００４０】
ここで、ａ、ｂ、ｃ、ｄ、ｅ、ｐ＝０、．．．７である。この場合、表示を簡易化するために、時間工程を示す指数ｋは省略されている。下線は、状態を決定する、最後に得られたデータシンボルＰＳＫｐを、示している。そして、下線の引かれていない事前に得られた５つのデータシンボルは、この状態に関する付加的な情報として理解される。この情報は、以下においてさらに説明される様に、遷移メトリック値の計算の際にのみ重要である。
【００４１】
図１は、時間工程ｋ−１のときの８個の状態と、時間工程ｋのときの８個の状態とを、０から７までの連番を付けた小さな四角を用いて示す。これら状態番号は、状態の指標と称される。さらに、時間工程ｋ−１のときの状態の状態ベクトルが示されている。例えば、指数４（ＰＳＫ４に相当する）を有する状態は、先行状態ＰＳＫｉｉ０、ＰＳＫｉｉ１、ＰＳＫｉｉ２、ＰＳＫｉｉ３、ＰＳＫｉｉ４によって、時間工程ｋ−１において達成される。すなわち、この状態の状態ベクトルは［数３］である。
【００４２】
【数３】
2004503141.tif 000005
【００４３】
図１は、時間工程ｋ−１のときの全体の状態から、時間工程ｋのときの特定の目的状態、つまり、指数１を有する状態への遷移を示す。時間工程ｋのときに指数１を有する目的状態への付加的な情報は、考えられるそれぞれの遷移によって左右される。なぜなら、遷移が、その状態に対する付加情報を決定するからである。太い矢印によって示される、時間工程ｋ−１のときに指数４を有する状態から時間工程ｋのときに指数１を有する状態への遷移についての、付加的な情報は、ＰＳＫｉｉ３、ＰＳＫｉｉ２、ＰＳＫｉｉ１、ＰＳＫｉｉ０、ＰＳＫ４である。
【００４４】
時間工程ｋにおける指数ｍを有する状態についての状態ベクトルは、以下では、Ｚｋ（ｍ）と省略する。
【００４５】
指数４（時間工程ｋ−１）を有する先行状態から指数１（時間工程ｋ）を有する目的状態への、考えられる状態遷移のための遷移メトリックは、遷移データシンボル（この場合ＰＳＫ１）と同様に、受信されたデータシンボルｘｋと、推定されたチャンネルインパルス応答および先行状態に割り当てられた８ＰＳＫのシンボル（６片）の重畳積（Ｆａｌｔｕｎｇｓｐｒｏｄｕｋｔ）との間のユークリッド間隔から計算される。
【００４６】
【数４】
2004503141.tif 000006
【００４７】
時間工程ｋ−１のとき他の可能な先行状態（ｍ＝０，１，２，３，５，６，７）から、時間工程ｋのときの指数１を有する特定の目的状態への遷移を示す遷移メトリックＩｋ（ｍ→１）は、アナログの方法で計算される。次に示す表記Ｉｋ（ｍ→ｍ’）は、一般に、時間工程ｋ−１のときの状態ｍから、目的工程ｋのときの目的状態ｍ’への遷移（ｍ’＝０，．．，７）を意味する。
【００４８】
時間工程ｋのときの状態ｍ＝０，．．，７のメトリックは、Ｍｋ（ｍ）によって示される。ビタビアルゴリズムで示される再帰工程においては、ｋ番目の時間工程のための全てのメトリックＭｋ−１（ｍ）は知られていて、メトリックＭｋ（ｍ）は計算しなければならない。
【００４９】
ここまでの一般的な説明のように、ＡＣＳ演算の加算工程（「ＡＤＤ」）では、計算された遷移メトリックＩｋ（ｍ→ｍ’）が、このとき、既に計算された先行状態のメトリックＭｋ−１（ｍ）に加算される。すなわち、時間工程ｋのときの目的状態ｍ＝１のために、合計Ｍｋ−１（ｍ）＋Ｉｋ（ｍ→１）が構成される。比較工程（「ＣＯＭＰＡＲＥ」）の際に、最小値を有する合計が見出され、目的状態のメトリックＭｋ（１）として決定される。考慮されている例では、これは、太線で示された、時間工程ｋ−１のときに指数４を有する状態から、時間工程ｋのときに考えられる目的状態１への遷移に対して生じるメトリック値である。状態ベクトルＰＳＫｉｉ４，．．，ＰＳＫｉｉ０，ＰＳＫ４を有する最も可能性のある先行状態を選択することで、時間工程ｋのときに指数１を有する状態の新しい状態ベクトルが構成される。新しい状態ベクトルは、［数５］である。
【００５０】
【数５】
2004503141.tif 000007
【００５１】
時間工程ｋにおける全状態に対してＡＣＳ演算を行った後、これら状態のための全状態ベクトル（８片）も算出される。
【００５２】
記載の例では、全状態の間での遷移が可能である。このことは、８段階のシンボル文字の場合、８つの遷移が各目的状態に繋がり、ここで考えられる簡素化されたトレリス線図では、８つのチャンネル状態のみが考慮されるという事実から必然的に生じる。しかし、８つの状態のみを有する簡素化されたトレリス線図を選択することは本発明の必須条件ではなく、８個以上の状態を有するあまり簡素化されていないトレリス線図を基にしたビタビアルゴリズムの処理も可能である。
【００５３】
図２は、本発明の等化器を有する受信器回路の構造を、機能ブロックおよび機能ブロック間のデータ接続（データバス）の形式で示している。回路の中央の構成要素は、デジタル信号処理器ＤＳＰである。そのデジタル信号処理器ＤＳＰは、１つまたは複数の機器構成レジスタＣＯＮＦＩＧを介して、データの交換が可能なように、２つの演算処理ユニットＲＷ１およびＲＷ２と接続されている。第１演算処理ユニットＲＭ１は、受信されるデータ信号の等化に使用される。すなわち、第１演算処理ユニットＲＭ１は、送信器側の変調時およびエアインターフェースを介して変調された信号を伝送する時に生じる信号の歪み（Ｓｉｇｎａｌｖｅｒｚｅｒｒｕｎｇ）を、取り消す。第２演算処理ユニットＲＷ２は、チャンネル復号を行う、すなわち、適切なキャリア上に信号が変調される前における送信器側のチャンネル符号化の際に、送信される信号に加えられた冗長性を、この回路は取り除く。演算処理ユニットＲＷ１およびＲＷ２は、例えば、ＧＳＭ規格だけでなくＥＤＧＥ規格にも基づいて、等化およびチャンネル復号を行うことができる。
【００５４】
第１演算処理ユニットＲＷ１は、データの交換が可能なように、第１双方向データ接続ＤＬ１を介して第１揮発性データメモリーＲＡＭ１と、第２双方向データ接続ＤＬ２を介して第２揮発性データメモリーＲＡＭ２と、接続されている。相当する第３および第４双方向データ接続ＤＬ１’、ＤＬ２’は、第２演算処理ユニットＲＷ２と第１データメモリーＲＡＭ１との間、ならびに、第２データ演算処理ユニットＲＷ２と第２データメモリーＲＡＭ２との間に備えられている。
【００５５】
第１演算処理ユニットＲＷ１は、さらに詳しく説明する方法によって、２つの揮発性データメモリーＲＡＭＷ１とＲＡＭＷ２とに接続されている。第２演算処理ユニットＲＷ２も、データメモリーＲＡＭＷ１およびＲＡＭＷ２にアクセスする。演算処理ユニットＲＷ１、ＲＷ２のプログラム化とデジタル信号処理器ＤＳＰの初期化とのために、全内部データメモリーＲＡＭ１・ＲＡＭ２およびＲＡＭＷ１・ＲＡＭＷ２は、書き込みと読み出しとが可能である。ＤＳＰからのアクセスは、中央データバスＤＢを経由する２つのインターフェースＩＮＴ＿ＤＥＣおよびＩＮＴ＿ＥＱと、内部データバスＤＢ１（ＲＡＭ１）、ＤＢ２（ＲＡＭ２）、ＤＢ３（ＲＡＭＷ１）、およびＤＢ４（ＲＡＭＷ２）とを介して行われる。インターフェースＩＮＴ＿ＤＥＣは、チャンネル復号過程の間におけるＤＳＰのアクセスを意図しており、インターフェースＩＮＴ＿ＥＱは、等化過程の間におけるＤＳＰのアクセスを意図している。
【００５６】
別々の演算処理器の形式において、データバスＤＢ３、ＤＢ４とデータ接続ＤＬ１、ＤＬ２、ＤＬ１’、ＤＬ２’と同様に、演算処理ユニットＲＷ１、ＲＷ２、データメモリーＲＡＭ１、ＲＡＭ２、ＲＡＭＷ１、およびＲＡＭＷ２は、物理的に組み合わされることが可能である。
【００５７】
チャンネル復号を行うための第２演算処理ユニットＲＷ２の構造および演算方法は、ここでは詳細が記載されていないが、ドイツ特許公報１００６４１０２．４号（ＤＥ１００６４１０２．４）に記載されており、その記載を、引用によって本文献の開示内容に追加する。
【００５８】
図３は、第１演算処理ユニットＲＷ１の構造を示す。この構造は、以下の高速ハードウエアデータ経路を含んでいる。
・ＡＣＳ演算を行うためのデータ経路ＤＰ１
・遷移メトリックを計算するためのデータ経路ＤＰ２
・ソフト出力値を計算するためのデータ経路ＤＰ３
・新しい状態ベクトルを計算するためのデータ経路ＤＰ４
・遷移メトリックのための部分加数（Ｐａｒｔｉａｌｓｕｍｍａｎｄｅｎ）用のアドレスを計算するためのデータ経路ＤＰ５
・決定するのが難しいデータシンボルを計算するための経路ＤＰ６
さらに、図３は、データメモリーＲＡＭ１、ＲＡＭ２、ＲＡＭＷ１、およびＲＡＭＷ２のメモリーの内容と、メモリーＲＡＭ１／２、ＲＡＭＷ１／２をデータ経路ＤＰ１−６に接続し、データ経路ＤＰ１−６を相互に接続しているデータ接続とを示している。
【００５９】
データメモリーＲＡＭ１は、遷移メトリックを計算するデータ経路ＤＰ２用の、入力データメモリーに相当する。このデータメモリーＲＡＭ１は、受信されるデータシンボルｘｋが保管される第１メモリー領域と、チャンネルインパルス応答と８ＰＳＫデータシンボルの値との積が保管される第２メモリー領域とを備えている。個々の積の代わりに、２または多数のこのような積から構成される遷移メトリック値の部分加数が、データメモリーＲＡＭ１に保管されてもよい。
【００６０】
メモリーＲＡＭＷ１およびＲＡＭＷ２は、それぞれ３つのメモリー区画を備えている。これら区画は、遷移メトリック、状態ベクトルおよびメトリックを含んでいる。この際、データメモリーＲＡＭＷ１は、既に処理された時間工程ｋ−１のための値（つまり「古い」値）Ｉｋ−１（ｍ→ｍ’）、Ｚｋ−１（ｍ）およびＭｋ−１（ｍ）を備えている。一方、データメモリーＲＡＭＷ２には、対応する新しく計算された値Ｉｋ（ｍ→ｍ’）、Ｚｋ（ｍ）およびＭｋ（ｍ）が入力される。
【００６１】
データメモリーＲＡＭ２は、演算処理ユニットＲＷ１用の、出力データメモリーとして使用され、第１区画にはハード出力値ＨＯｋ（いわゆる決定するのが難しいデータシンボル）を保管し、第２区画にはソフト出力値ＳＯｋ（すなわち、信頼性情報）を蓄積する。
【００６２】
受信されるデータシンボルｘｋは、データ接続ＤＬ１．１を介して、データメモリーＲＡＭ１から第２データ経路ＤＰ２へと供給される。第２データ経路ＤＰ２において計算された遷移メトリックＩｋ（ｍ→ｍ’）は、第２データ接続ＤＬ６を介して出力される。データメモリーＲＡＭＷ１のメモリー区画を第１データ経路ＤＰ１に接続するために、データ接続ＤＬ３，ＤＬ４，ＤＬ５が備えられている。第１データ経路ＤＰ１は、新しいメトリックを計算し、これらメトリックを、データ接続ＤＬ１０を介して、データメモリーＲＡＭＷ２の相当する区画に提供する。さらに、第１データ経路ＤＰ１の出力側は、データ接続ＤＬ７を介して第６データ経路ＤＰ６と接続されており、データ接続ＤＬ８およびポインタ情報（Ｚｅｉｇｅｒｉｎｆｏｒｍａｔｉｏｎ）Ｚを介して、第４データ経路ＤＰ４と接続されている。
【００６３】
データ接続ＤＬ９は、第４データ経路ＤＰ４の出力側を、第５データ経路ＤＰ５に接続している。第５データ経路ＤＰ５は、アドレスを生成するが、そのアドレスは、データメモリーＲＡＭ１のアドレス復号器に、アドレス接続ＡＬ１を介して供給される。そのアドレスは、ＲＡＭ１の第２区画に保管されていて事前にＤＳＰにより計算されている積−ｈｉ＊ＰＳＫｊを、呼び出す。その積は、さらに、データ接続ＤＬ１．２を介して、第２データ経路ＤＰ２にロードされる。
【００６４】
新しく計算されたメトリックＭｋ（ｍ）は、データ接続ＤＬ１０を介して、第１データ経路ＤＰ１から、データメモリーＲＡＭＷ２の相当するメモリー区画へと供給される。データ接続ＤＬ１１は、第４データ経路ＤＰ４において計算された新しい状態ベクトルを、データメモリーＲＡＭＷ２の相当する区画へと伝送（Ｕｅｂｅｒｍｉｔｔｌｕｎｇ）するために使用される。さらに、第６経路ＤＰ６は、データ接続ＤＬ１３を介して、新しく計算された状態Ｚｋ（ｍ）にアクセスできる。
【００６５】
第６データ経路ＤＰ６によって計算されたハード出力値ＨＯｋは、データ接続ＤＬ２．１を介して、データメモリーＲＡＭ２へ供給される。第３データ経路ＤＰ３において計算されたソフト出力値ＳＯｋは、データ接続ＤＬ２．２を介して、ＲＡＭ２へと伝送される。
【００６６】
図４は、遷移メトリックを計算するための第２データ経路ＤＰ２のブロック図を示す。データ経路は、中間メモリーＺＳ１、加算器ＡＤＤ１、蓄積器ＡＣＣＵ１、一時的なメモリーＲＥＧ１およびマルチプレクサＭＵＸ０を備えている。さらに、第２データ経路ＤＰ２は、複合２乗ユニット（ｋｏｍｐｌｅｘｅ Ｑｕａｄｒｉｅｒｅｉｎｈｅｉｔ）ｋＱＵＡＤを含んでおり、そのｋＱＵＡＤは、実数の２つの２乗器（Ｑｕａｄｒｉｅｒｅｒｎ）ｒＱＵＡＤと、加算器ＡＤＤ２と、シフターＳＨ１とから構成されている。シフターＳＨ１の出力側は、データ接続ＤＬ６に接続されている。
【００６７】
以下に、第２データ経路ＤＰ２の演算方法を記載する。第２データ経路ＤＰ２は、等式２に示す公式に基づいて、遷移メトリックを順方向に計算する。順方向という語句は、まず、すべての遷移メトリック（８片）を特定の先行状態から計算し、次の先行状態が考慮されて、この状態から、またすべての遷移メトリックを計算する、というように続くことを意味している。
【００６８】
よりよく理解するために、任意の状態ベクトル［数６］を有する特定の先行状態Ｚｋ−１（ｍ）、（ただしｇ，ｆ，ｅ，ｄ，ｃ，ｂ＝０，．．，７）を用いる。
【００６９】
【数６】
2004503141.tif 000008
【００７０】
属するチャンネル係数を有するこれらデータシンボルの積は、アドレス接続ＡＬ１を介して選択され、データ接続ＤＬ１．２を介して、中間メモリーＺＳ１にロードされる。さらに、実際のデータシンボルｘｋは、中間メモリーＺＳ１に書き込まれる。
【００７１】
等式２に基づいて、考えられる先行状態から始まる８個の遷移メトリックは、次の式［数７］によって決定される。
【００７２】
【数７】
2004503141.tif 000009
【００７３】
この際、各遷移を代表するデータシンボルＰＳＫｉａは、全ての可能な値ＰＳＫｉａ（ｉａ＝０、．．、７）と考えることができる。従って、以下の計算順序が生じる。上記で言及された先行状態の選択の際に、まず、第１遷移メトリックの計算に必要な７つの積（ただし−ＰＳＫｉａ＊ｈ０＝−ＰＳＫ０＊ｈ０）を、中間メモリーＺＳ１に一時的に蓄積する。さらに、加算器ＡＤＤ１および蓄積器ＡＣＣＵ１を用いて、先行状態によって事前に与えられた最初の６つの積と受信されるデータシンボルｘｋとが加算され、（ただし、マイナスの印が既に付けられている積は、メモリーＲＡＭ１に保管される。その結果、これら積をマイナスにすること、もしくは、減算器を使用することは必要ではない。）そして、小計（Ｔｅｉｌｓｕｍｍｅ）は、続いて一時的なメモリーＲＥＧ１に保存される。次に、最後の加算工程では、遷移を決定する積−ＰＳＫｉａ＊ｈ０＝ＰＳＫ０＊ｈ０が加算され、相当する合計は、複合２乗器ｋＱＵＡＤ１へと供給される。
【００７４】
ただし、加算器ＡＤＤ１、蓄積器ＡＣＣＵ１、一時的なメモリーＲＥＧ１、および、既述のように、実数の２乗器ｒＱＵＡＤは、データシンボルの実数部分と虚数部分との処理を可能にするために、二重の形式になっている。二重の形式になっているこれらユニットを、点線で示す。
【００７５】
両方の実数の２乗器ｒＱＵＡＤは、受け取った合計の実数部分と虚数部分とをそれぞれ２乗する。２乗された実数部分および２乗された虚数部分は、加算器ＡＤＤ２において加算され、シフターＳＨ１に供給される。シフターＳＨ１は、得られたデータワードを１ビットずらし、次に、このデータワードを、考えられる先行状態に関する第１遷移メトリックとして、データ接続ＤＬ６を介して出力する。
【００７６】
−ＰＳＫｉａ＊ｈ０＝−ＰＳＫ１＊ｈ０を有する次の遷移メトリックを計算するために、マルチプレクサＭＵＸ０を用いて、一時的なメモリーＲＥＧ１に保管されている小計が、加算器ＡＤＤ１に供給され、そこで、このとき計算される第２遷移の積−ＰＳＫ１＊ｈ０と加算される。更なる処理は、これまでの記載と同じようにアナログで行われる。従って、考えられる先行状態からｍ＝１を有する目的状態への、計算された遷移メトリックは、同じくデータ接続ＤＬ６を介して出力される。
【００７７】
次に、考えられる先行状態のときの、残っている６個の遷移メトリックが計算される。次の先行状態への変更はそのときに行われ、同じ手順が実行される。
【００７８】
第２データ経路ＤＰ２を用いる順方向の遷移メトリックの計算は、ビタビアルゴリズムの処理の際に通常行われるような逆方向の遷移メトリックの計算よりも、動作が少なくて済むということは明らかである。その理由は、一時的なメモリーＲＥＧ１に積および小計が一時的に蓄積されているので、第２から第８遷移メトリックを計算するのに、メモリー呼び出しが常に１つ（−ＰＳＫｉａ＊ｈ０について）だけでよいからである。
【００７９】
図５は、ＡＣＳ演算を行うための第１データ経路ＤＰ１の構造を示す。
【００８０】
データ経路ＤＰ１は、入力側に２つの加算器ＡＤＤ３、ＡＤＤ４を備えており、これら加算器の加算器出力は、一時的なメモリーＲＥＧ２に供給される。一時的なメモリーＲＥＧ２は、第１最小ユニットＭＩＮ１の前に配置されている。第１最小ユニットＭＩＮ１の出力は、更なるメモリーＲＥＧ３を介して、第２最小ユニットＭＩＮ２に供給される。第２最小ユニットＭＩＮ２の出力は、更なる一時的なメモリーＲＥＧ４へと導入される。ＲＥＧ４のメモリー内容は、一方では、マルチプレクサＭＵＸ１へと供給され、他方では、マルチプレクサＭＵＸ２を介して、第２最小ユニットＭＩＮ２の第２比較入力部へとフィードバックされる。さらに、回路は、ポインタＺ（Ｚ１，Ｚ２）を生成するためのユニットＰＯを備えており、そのポインタは、最小ユニットＭＩＮ１、ＭＩＮ２から出力されたポインタ情報Ｚ１、Ｚ２により構成される。入力側のデータ接続ＤＬ４は、出力側のデータ接続ＤＬ８と同一である。これらデータ接続は、図５には示されていない。
【００８１】
図５に示す回路の演算方法を以下に示す。
まず、経路ＤＰ２によって計算された遷移メトリック値が、ＲＡＭＷ２からＲＡＭＷ１へと蓄積し直される。次に、両方の加算にＡＤＤ３、ＡＤＤ４には、データ接続ＤＬ５とＤＬ３とを介して、先行状態の２つのメトリックと、それに属する（ＤＰ２においてちょうど新しく計算された）時間工程ｋのときの特定の目的状態に関する２つの遷移メトリックとが、それぞれ供給される。図１に示す例（目的状態はｍ＝１）のために、第１の両方の遷移（０→１および１→１）に対する適切なメトリックおよび遷移メトリック値を、図５に示す。
【００８２】
各加算器ＡＤＤ３およびＡＤＤ４は、メトリックを、属する遷移メトリックに加算する。その結果、加算器段階ＡＤＤ３、ＡＤＤ４の出力部には、各処理工程において、２つの相当する合計値が出力される。両方の合計値は、目的状態（ｍ＝１）用として計算に供される最小メトリックの候補である。
【００８３】
両方の合計は事前に一時的なメモリーＲＥＧ２に保管されるが、その一時的なメモリーＲＥＧ２から、第１最小ユニットＭＩＮ１によって、両方の合計は呼び出される。そして、両方の合計のうち小さいほうが、第１最小ユニットＭＩＮ１の出力部に出現する。ポインタ情報Ｚ１は、この際、両方の考えられる遷移のどちらが、最小の合計を示すかを表示する。
【００８４】
最小の合計は、一時的なメモリーＲＥＧ３に中間蓄積された後、第２最小ユニットＭＩＮ２の入力部へと供給される。一方、他の入力部は、ＭＵＸ２という第２マルチプレクサを介して、最大の可能な値（例えば、１６ビットのワード長の場合、値は０ｘ７ＦＦＦ）にまず設定される。その結果、第２最小ユニットＭＩＮ２の入力部で得られる合計が、一時的なメモリーＲＥＧ４に書き込まれる。
【００８５】
一方、加算器ＡＤＤ３、ＡＤＤ４では、状態２→１および３→１の間の遷移に関連する次の合計が、既に計算されており、第１最小ユニットＭＩＮ１では、これら合計値の最小が決定される。同じく、ポインタ情報Ｚ１が生成され、両方の合計のうち小さい方が、第２最小ユニットＭＩＮ２へと導入される。両方の合計のうち小さい方は、この際、マルチプレクサＭＵＸ２を介して、事前に決定されている最小の合計と比較される。この最小の合計は、一時的なメモリーＲＥＧ４に保管されている。さらに、一時的なメモリーＲＥＧ４のメモリー内容は、第２最小ユニットＭＩＮ２の出力によって上書きされる。このとき、メモリー内容が変更されるか変更されないかは、最小構成（Ｍｉｎｉｍｕｍ−Ｂｉｌｄｕｎｇ）の結果に依る。第２ポインタ情報Ｚ２は、比較された両方の合計値のうち小さい方を使用する。
【００８６】
このような４つの処理工程に基づいて、最小の合計が、先行状態のメトリックと、属する遷移メトリックとから見出されることが明らかである。ポインタＺ（Ｚ１、Ｚ２）は、このとき、ＡＣＳ演算の範囲で算出された先行状態の状態ベクトルを示している。図１では、これはベクトル［数８］である。
【００８７】
【数８】
2004503141.tif 000010
【００８８】
このような方法で決定された目的状態のメトリックは、マルチプレクサＭＵＸ１とデータ接続ＤＬ１０とを介して、データメモリーＲＡＭＷ２へと取り込まれる。
【００８９】
図８は、概略した方法で、新しい状態ベクトルの計算のための第４データ経路ＤＰ４の構造を示す。「正しい」先行状態Ｚｋ−１（ｍ）（図１　指数ｍ＝４を有する状態）の状態ベクトル示すポインタＺ（Ｚ１，Ｚ２）を基に、新しい状態ベクトルが、データ接続ＤＬ４、ＤＬ８を介して、データメモリーＲＡＭＷ１の相当するメモリー区画から呼び出される。図８では、状態ベクトルの表示が選択されている。表示は、各ＰＳＫデータシンボルが、ビット三つ組によって符号化されていることを考慮している。すなわち、先行状態は、図８に示す６個のビット三つ組０ｎｍ｜ｌｋｊ｜ｉｈｇ｜ｆｅｄ｜ｃｂａ｜１００から成り立っている。
【００９０】
状態ベクトルは、このとき、データ経路ＤＰ４のシフトおよび挿入（Ｅｉｎｆｕｅｇｅ）レジスタＳＨＩＮの第１入力部に導入される。一方、レジスタＳＨＩＮの挿入（Ｅｉｎｓｃｈｉｅｂｅ）入力部には、ビット三つ組（例えば００１）が存在しており、このビット三つ組は、遷移ＰＳＫ記号を示す。シフトおよび挿入レジスタＳＨＩＮは、図８に、図式的に記録されている演算を行う。すなわち「最も古い」ビット三つ組０ｎｍは破棄され、他のビット三つ組が左へとシフトされて、遷移ビット三つ組００１が、格納されたビット−ワードの始まりに設定される。このような方法で形成された目的状態の状態ベクトルは、データ接続ＤＬ１１を介して、データメモリーＲＡＭＷ２の相当する区画へと書き込まれる。
【００９１】
新しく決定された状態ベクトルを基にして、ちょうど計算された状態から始まり時間工程ｋ＋１の最終状態で終わる次の状態遷移用の遷移メトリック値を計算するために、第５データ経路ＤＰ５を用いて、属する積の呼び出し用アドレスが実施される。さらに、第５データ経路ＤＰ５では、第４データ経路ＤＰ４において算出された状態ベクトルが、個々の要素に分割される。個々の要素は、ＲＡＭ１に保存された積のため、または、この状態から始まり次に続く時間工程の状態用の遷移メトリックの部分加数のためのアドレスとして使用される。
【００９２】
図６は、ソフト出力値を生成するための第３データ経路ＤＰ３の構造を示す。第３データ経路ＤＰ３は、３つの最小ユニットＭＩＮ３、ＭＩＮ４、ＭＩＮ５を備えている。これら最小ユニットの出力側には、それぞれ、デマルチプレクサＤＭＵＸ１、ＤＭＵＸ２、ＤＭＵＸ３が、後接続されている。デマルチプレクサＤＭＵＸ１−３は、それぞれ、２つの一時的なメモリーＲＥＧ５、ＲＥＧ６；ＲＥＧ７、ＲＥＧ８；ＲＥＧ９、ＲＥＧ１０に対して、信号を分割する。各メモリーの組ＲＥＧ５・ＲＥＧ６もしくはＲＥＧ７・ＲＥＧ８もしくはＲＥＧ９・ＲＥＧ１０からの２つの出力は、マルチプレクサＭＵＸ３、ＭＵＸ４、ＭＵＸ５へと供給されている。これらマルチプレクサは、それぞれ、相当する最小ユニットＭＩＮ３、ＭＩＮ４またはＭＩＮ５の各第２入力を形成する。
【００９３】
さらに、一時的なメモリーＲＥＧ５、ＲＥＧ７およびＲＥＧ９の出力部は、マルチプレクサＭＵＸｕ（ｕはｕｐを意味する）にある３つの入力部と接続されており、一時的なメモリーＲＥＧ６、ＲＥＧ８、ＲＥＧ１０の３つの出力部は、マルチプレクサＭＵＸｄ（ｄはｄｏｗｎを意味する）にある３つの入力部と接続されている。
【００９４】
ＭＵＸｕ、ＭＵＸｄからのマルチプレクサ出力は、減算器ＳＵＢへと導入される。減算器ＳＵＢは、３つのソフトビット値ｓ０、ｓ１およびｓ２を、データシンボル（３ビット）毎に、その出力部に出力する。
【００９５】
ソフト出力値を生成するための第３データ経路ＤＰ３の演算方法は、以下のとおりである。
８ＰＳＫデータシンボルを、三つ組（ｂ０、ｂ１、ｂ２）によって示す。ただし、ｉ＝０、１、２のときｂｉ＝０または１である。各時間工程のために、８ＰＳＫデータシンボルの各要素ｂｉ用の信頼値（Ｋｏｎｆｉｄｅｎｚｗｅｒｔ）が計算される。この信頼値は、その確率性によって、判断するのが難しいデータシンボルの相当する要素が、値１を備えるということを示す。ビットｂｉに対するソフトビット値ｓｉは、等式［数９］に基づいて計算される。
【００９６】
【数９】
2004503141.tif 000011
【００９７】
３つのソフトビット値は、ソフト出力値ＳＯｋを形成する。
【００９８】
ただし、考えられる時間工程の遷移に対するＡＣＳ演算がなされるのと同時に、ソフト出力値は計算される。さらに、最小ユニットＭＩＮ３−５には、データ接続ＤＬ１２を介して、古いメトリックと遷移メトリックとの合計が、常に供給されている。デマルチプレクサＤＭＵＸ１−３は、最小ユニットＭＩＮ３−５の出力部に生じる値を、６個の一時的なメモリーＲＥＧ５からＲＥＧ１０のうちのどれに格納するべきかを判断する。ｂ２＝１のときはＲＥＧ５に、ｂ２＝０のときはＲＥＧ６に、ｂ１＝１のときはＲＥＧ７に、ｂ１＝０のときはＲＥＧ８に、ｂ０＝１のときはＲＥＧ９に、ｂ０＝０のときはＲＥＧ１０に、それら値は格納される。従って、格納された合計は、（２つの隣り合う時間工程の間の６４個の遷移以外の遷移に基づく）次の比較工程のために、属する最小ユニットＭＩＮ３−５へとフィードバックされる。この際、各レジスタ（ＲＥＧ５またはＲＥＧ６；ＲＥＧ７またはＲＥＧ８；ＲＥＧ９またはＲＥＧ１０）は、属するビット要素ｂ２、ｂ１、またはｂ０の値次第であるマルチプレクサＭＵＸ３−５によって、選択される。最初の最小を形成する工程においては、時間工程毎に、最大の比較値（例えば、０ｘ７ＦＦＦ）が使用される。
【００９９】
各ビット要素に対して３２の遷移が生じるので、それぞれ３２個の状態遷移に関する上述の等式に応じて、最小化が行われる。ある時間工程に関するすべての状態遷移を処理した後、既述のような方法で再帰的に算出されて一時的なメモリーＲＥＧ５−１０に準備された（メトリック＋遷移メトリック）合計から、この時間工程のためのソフト出力値を、減算器ＳＵＢを用いて計算する。さらに、それぞれの場合に、マルチプレクサＭＵＸｕおよびＭＵＸｄは、時分割多重方式（ｉｍ Ｚｅｉｔｍｕｌｔｉｐｌｅｘ）で操作される。ソフトビット値ｓ０、ｓ１、ｓ２は、符号が付けられた２つの補足値であり、これら補足値は、データ接続ＤＬ２．２を介して、データメモリーＲＡＭ２へと供給される。
【０１００】
図７は、ハード出力値を計算するためのデータ経路ＤＰ６の構造を示す。データ経路６は、基本的には、最小ユニットＭＩＮ６、マルチプレクサＭＵＸ６および一時的なメモリーＲＥＧ１１から構成され、これらは、１つのループ状に接続されている。他のデータ経路について既に説明されたような方法によって、そのループは、データ接続ＤＬ７を介して得られた新しい状態メトリック（データ経路ＤＰ１における最小化順序によって見出されたメトリック）の最小値を、決定することができる。時間工程毎に、ハード出力値が算出されなければならないので、最小化順序は、全８個の新しく算出された状態メトリックに対して行われる。
【０１０１】
時間工程ｋのときの最小状態メトリックを有する状態ベクトルのアドレスは、アドレス接続ＡＬ２を介して、データメモリーＲＡＭＷ２のアドレス復号器に供給される。このことにより、データ接続ＤＬ１３を介して、相当する状態ベクトルが呼び出される。この状態ベクトルは、既述のように、各先行状態からの遷移データシンボルによって構成されている。
【０１０２】
出力されたハード出力値の確実さを高めるために、「トレースバック」演算が行われる。すなわち、ｐ時間工程前に判断された遷移データシンボルが選択される。例えば、ｐ＝６が選択されてもよい。
【０１０３】
ただし、ｐ＞ｖが可能、すなわち、「トレースバック」演算が時間的に後戻りした時間が、遷移メトリックの計算のために使用されるチャンネルのメモリーよりも大きくてもよい。この場合、相当してより大きい（少なくともｐの）ＰＳＫデータシンボルから構成されるより長い状態ベクトルが使用されなければならない。従って、状態は、図８に示すように、さらに再計算されるけれども、より長い状態ベクトルに相当して行われる。「より長い」状態ベクトルの使用は、遷移メトリックの計算に影響を与えない。なぜなら、このとき、最後のｖ個のデータシンボルと実際の遷移データシンボルとだけが、常に考慮されるからである。
【０１０４】
既述のデータ経路は、ＤＳＰにおける中間計算の必要なく、連動する。ＤＳＰは、基本的に、チャンネル推定を行うため、積−ｈｉ＊８ＰＳＫｊ（または、一般的に１つまたは複数のこのような積から構成される遷移メトリック値の部分加数）を計算するため、およびハードウエア演算処理ユニットＲＷ１とＲＷ２とのプログラム化および構成のため、のみに使用される。しかし、実際の計算順序は、ＤＳＰが関与することなく行われる。従って、適度な電力要求（Ｌｅｉｔｕｎｇｓａｎｆｏｒｄｅｒｕｎｇｅｎ）（＜１００ＭＩＰＳ）だけで十分なはずである。
【０１０５】
演算ユニットＲＷ１の演算方法は、これまで、８ＰＳＫデータシンボルを基礎とするＥＤＧＥ等化を例に説明された。しかし、全データ経路ＤＰ１からＤＰ６は、ＧＳＭ等化のために使用されてもよい。このために必要なのは、データ経路の適切な再構成のみである。
【０１０６】
例えば、ＧＳＭ等化は、長さｖ＝５を有するチャンネルメモリーを基本としている。すなわち、チャンネル係数ｈ０、ｈ１、ｈ２、ｈ３、ｈ４、ｈ５は、チャンネル推定工程の間におけるＤＳＰによって算出される。
【０１０７】
遷移メトリックＩｋ（ｍ→ｍ’）は、以下の公式によって計算される。
【０１０８】
【数１０】
2004503141.tif 000012
【０１０９】
ただしａｉはビット、すなわち、すべてのｉ＝０，１，．．，５に対してａｉ＝０、１である。
【０１１０】
形式ａ１、ａ２、ａ３、ａ４における状態を有する、簡素化されたトレリス線図が考えられる。遷移ビットは、ａ０によって示される。ビットａ５は、考えられる状態に対する状態情報を示す。この状態情報は、遷移メトリックの計算の範囲でのみ考慮される。状態ベクトルは、図１で説明された書き方と同じように、［数１１］の形式で示すことができる。
【０１１１】
【数１１】
2004503141.tif 000013
【０１１２】
この条件下で、トレリス線図は、各時間工程２４＝１６のときの状態を示す。各
（目的）状態は、２つの遷移によって達成できるので、各時間工程３２のために可能な遷移が生じる。
【０１１３】
遷移メトリックを計算するためのデータ経路ＤＰ２は、計算規則がＧＳＭの場合と同一なので、変更せずに使用できる。
【０１１４】
ＡＣＳ演算の計算のためのデータ経路ＤＰ１は、一時的なメモリーＲＥＧ３と、最小ユニットＭＩＮ２、一時的なメモリーＲＥＧ４およびマルチプレクサＭＵＸ２から構成される最小化ループとから再構成される。その結果、ポインタ情報Ｚ２が欠落している。ポインタ情報Ｚ＝Ｚ１は、バイナリフォームにのみ存在し、メモリーＰ０はブリッジ（ｕｂｅｒｂｒｕｃｋｔ）されることができる。
【０１１５】
ソフト出力値を計算するためのデータ経路ＤＰ３では、３支線のうち１つだけが活性化されていなければならない。その結果、両方のマルチプレクサＭＵＸｕおよびＭＵＸｄは、不活性化もしくはブリッジ（ｕｂｅｒｂｒｕｃｋｔ）される。このような再構成によって、ＧＳＭ等化のためにデータ経路ＤＰ３を使用することができる。
【０１１６】
同じくＧＳＭの場合、図７および図８に示すデータ経路を使用することができる。データ経路ＤＰ６（図７参照）では、最小化ループが、１６回の循環（Ｄｕｒｃｈｌａｅｕｆｅ）を繰り返し、図８に示すデータ経路ＤＰ４では、シフトおよび挿入レジスタＳＨＩＮをさらに使用できる。しかし、状態ベクトルの補正された定義を考慮しなければならない。同様のことが、図７に示すデータ経路ＤＰ６におけるトレースバック演算にも該当する。
【図面の簡単な説明】
【図１】
ＥＤＧＥ等化用の相互に連続した２つの時間工程ｋ−１とｋとのトレリス線図の詳細を示す図である。
【図２】
本発明のビタビ等化器を含む受信回路の構造を示す図である。
【図３】
本発明のビタビ等化器のハードウエアデータ経路の概略図である。
【図４】
遷移メトリックの計算用データ経路を実現する演算処理ユニットのブロック図である。
【図５】
ＡＣＳ演算の実施のためのデータ経路を実現する演算処理ユニットのブロック図である。
【図６】
ソフト出力値の計算用のデータ経路を実現する演算処理ユニットのブロック図である。
【図７】
判断の難しいデータシンボルの計算のための演算処理ユニットのブロック図である。
【図８】
新しい状態ベクトルの計算用データ経路を実現する演算処理ユニットのブロック図である。
【図１】
2004503141.tif 000014
【図２】
2004503141.tif 000015
【図３】
2004503141.tif 000016
【図６】
2004503141.tif 000017
【国際公開パンフレット】
2004503141.tif 000018
2004503141.tif 000019
2004503141.tif 000020
2004503141.tif 000021
2004503141.tif 000022
2004503141.tif 000023
2004503141.tif 000024
2004503141.tif 000025
2004503141.tif 000026
2004503141.tif 000027
2004503141.tif 000028
2004503141.tif 000029
2004503141.tif 000030
2004503141.tif 000031
2004503141.tif 000032
2004503141.tif 000033
2004503141.tif 000034
2004503141.tif 000035
2004503141.tif 000036
2004503141.tif 000037
2004503141.tif 000038
2004503141.tif 000039
2004503141.tif 000040
2004503141.tif 000041
2004503141.tif 000042
2004503141.tif 000043
2004503141.tif 000044
2004503141.tif 000045
2004503141.tif 000046
2004503141.tif 000047
2004503141.tif 000048
2004503141.tif 000049
2004503141.tif 000050
2004503141.tif 000051
2004503141.tif 000052
【手続補正書】
【提出日】平成14年10月15日(2002.10.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【書類名】明細書
【発明の名称】ＡＣＳおよび伝送メトリック演算用の様々なハードウエアデータ経路を用いるビタビ等化器
【特許請求の範囲】
【請求項１】
デジタル信号処理器（ＤＳＰ）を有し、干渉を受けているチャンネルを介して伝送される８ＰＳＫシンボル系列を等化するビタビ等化器であって、
トレリス線図における８ＰＳＫ目的状態の状態メトリックを計算する、ＡＣＳ演算を行うための第１ハードウエアデータ経路（ＤＰ１）と、
チャンネル特性を考慮しながら、得られたシンボル系列を用いて、トレリス線図における８ＰＳＫ先行状態から８ＰＳＫ目的状態への遷移メトリックを計算する第２ハードウエアデータ経路（ＤＰ２）とを有しているビタビ等化器。
【請求項２】
デジタル信号処理器（ＤＳＰ）を有し、干渉を受けているチャンネルを介して伝送される８ＰＳＫシンボル系列を等化するビタビ等化器であって、
トレリス線図における８ＰＳＫ目的状態の状態メトリックを計算する、ＡＣＳ演算を行うための第１ハードウエアデータ経路（ＤＰ１）と、
推定される８ＰＳＫシンボル系列のためのソフト出力値を、８ＰＳＫ目的状態につながる状態遷移から計算する第３ハードウエアデータ経路（ＤＰ３）とを有しているビタビ等化器。
【請求項３】
両方のハードウエアデータ経路（Ｄ１，Ｄ２；Ｄ１，Ｄ３）が、直接、相互に接続されている、すなわち、前に配置されたハードウエアデータ経路（ＤＰ２；ＤＰ１）において計算されたデータの中間処理を、デジタル信号処理器で行うことがないことを特徴とする、請求項１または２に記載のビタビ等化器。
【請求項４】
両方のハードウエアデータ経路（Ｄ１，Ｄ２；Ｄ１，Ｄ３）が、ＥＤＧＥ移動式無線規格に基づく等化と、ＧＳＭ移動式無線規格に基づく等化との双方を行うために配置されていることを特徴とする、請求項１から３のいずれか１項に記載のビタビ等化器。
【請求項５】
８ＰＳＫ目的状態ベクトルの計算のための第４ハードウエアデータ経路（ＤＰ４）によって特徴付けられる、請求項１から４のいずれか１項に記載のビタビ等化器。
【請求項６】
上記第４ハードウエアデータ経路（ＤＰ４）から得られた８ＰＳＫ目的状態に関する８ＰＳＫ状態ベクトルを用いて、８ＰＳＫ目的状態から始まり後続の時間工程における８ＰＳＫ状態への遷移メトリック値の小計のアドレスを計算する第５ハードウエアデータ経路（ＤＰ５）によって特徴づけられる、請求項５に記載のビタビ等化器。
【請求項７】
決定されるデータシンボルを計算するための更なるハードウエアデータ経路（ＤＰ６）によって特徴づけられる、請求項１から６のいずれか１項に記載のビタビ等化器。
【請求項８】
ＡＣＳ演算を行うために、第１ハードウエアデータ経路（ＤＰ１）は、
メトリック値と特に２つの状態遷移の遷移メトリック値とから、合計の最小が決定される第１最小化段階（ＭＩＮ１）と、
第１最小化段階（ＭＩＮ１）の後に接続されており、連続的な処理によって、第１最小化段階（ＭＩＮ１）から出力された合計の最小を決定する第２最小化段階（ＭＩＮ２、ＲＥＧ４、ＭＵＸ２）とを有することを特徴とする、請求項１から７のいずれか１項に記載のビタビ等化器。
【請求項９】
ポインタ情報（Ｚ１，Ｚ２）を出力する両方の小型化段階（ＭＩＮ１，ＭＩＮ２）が配置されており、
ポインタ情報（Ｚ１，Ｚ２）が、目的状態に関する８ＰＳＫ状態ベクトルを算出するために、第４ハードウエアデータ経路（ＤＰ４）に供給されることを特徴とする請求項５から８のいずれか１項に記載のビタビ等化器。
【請求項１０】
第２ハードウエアデータ経路（ＤＰ２）が、遷移メトリック値のための積の合計または遷移メトリック値の小計のための計算ループ（ＡＤＤ１、ＡＣＣＵ１、ＲＥＧ１）を備えていることを特徴とする、請求項１に記載のビタビ等化器。
【請求項１１】
上記計算ループ（ＡＤＤ１、ＡＣＣＵ１、ＲＥＧ１）が、小計を保存するための一時的なメモリー（ＲＥＧ１）を備えており、決定された８ＰＳＫ先行状態の全遷移メトリック値を計算するために、その小計は使用可能であることを特徴とする、請求項１０に記載のビタビ等化器。
【請求項１２】
上記第２ハードウエアデータ経路（ＤＰ２）が、計算ループの後に接続された少なくとも１つの２乗段階（ｒＱＵＡＤ）と、少なくとも１つの更なる加算段階（ＡＤＤ２）とを備えていることを特徴とする、請求項１０または１１に記載のビタビ等化器。
【請求項１３】
上記第３ハードウエアデータ経路（ＤＰ３）は、最小ユニット（ＭＩＮ３−５）と、デマルチプレクサ（ＤＭＵＸ１−３）と、デマルチプレクサ（ＤＭＵＸ１−３）の出力側に配置された２つのメモリー（ＲＥＧ５−１０）と、マルチプレクサ（ＭＵＸ３−５）とを有する少なくとも１つの計算ループを備え、
メモリー（ＲＥＧ５−１０）の出力は、マルチプレクサ（ＭＵＸ３−５）を介して、最小ユニット（ＭＩＮ３−５）の入力部の１つに供給可能であることを特徴とする、請求項２に記載のビタビ等化器。
【発明の詳細な説明】
本発明は、干渉を受けている（ｇｅｓｔｏｅｒｔｅｎ）チャネルを介して伝送されるシンボル系列を等化するためのビタビ等化器に関するものである。
【０００１】
移動式無線の分野では、エアインターフェース（Ｌｕｆｔｓｃｈｎｉｔｔｓｔｅｌｌｅ）を介して伝送されるデータ信号が、適合性を有して等化されなければならない。その原因は、物理的な伝送チャンネルの特性が、送信された信号の回折、拡散、反射条件で常に変化するからである。
【０００２】
受信信号を等化するためにビタビ等化器を使用することは、既に知られている。ビタビ等化器は、再帰ＭＬＳＥ（最尤系列推定）系列推定器である。系列推定は、トレリス線図を通る最短経路を見出すことに基づいている。すなわち、時間別のチャンネル状態がプロットされている線図を通る最短経路を見出すことに、系列推定は基づいている。この際、考えられる時間工程における特定の目的状態と先行する時間工程における可能な先行状態との間の各遷移に対して、遷移の確からしさの尺度を示す遷移メトリックが、ビタビアルゴリズムに基づいて計算される。続いて、遷移メトリックが、先行状態の各状態メトリックに加算される（いわゆる「ＡＤＤ」演算）。そして、このような方法で得られた合計が、比較される（いわゆる「ＣＯＭＰＡＲＥ」演算）。遷移メトリックと先行状態のメトリックとの合計が最小である遷移が選択され（いわゆる「ＳＥＬＥＣＴ」演算）、目的状態においてこれまでに算出された経路の延長部（Ｖｅｒｌａｅｎｇｅｒｕｎｇ）を形成する。これら３つの演算は、ＡＣＳ演算と称される。
【０００３】
先行状態と目的状態の間の各遷移には、遷移を引き起こすデータシンボルが割り当てられているので、トレリス線図を通る最短経路を見出すことによって、送信されたデータシンボルの系列をも決定することになる。
【０００４】
ビタビアルゴリズム（ＶＡ）の既に知られている拡張は、このような「決定しにくい」データシンボルの生成に加えて、信頼性情報を出力することにもある。この信頼性情報は、下された難しい決定の確実性を示し、従って、後続の復号器において、有利に使用することができる。このような出力は、ソフト出力と称される。
【０００５】
簡素化された（ｒｅｄｕｚｉｅｒｔｅｎ）トレリス線図（すなわち、可能なチャンネル状態の一部のみが考慮されているトレリス線図）に由来するビタビアルゴリズムでは、とりわけ、目的状態へと導くような遷移を見出した後に、目的状態を再計算しなければならない。
【０００６】
文献、欧州特許第０６３２６２３Ａ２号（ＥＰ０６３２６２３Ａ２）では、ビタビアルゴリズムに基づいて作動する応用的な系列推定器が記載されている。この系列推定器は、遷移メトリックを計算するためのユニットを備え、このユニットは、４つの連続して接続されているハードウエアデータ経路により構成されている。
【０００７】
文献、米国特許公報第５，５０２，７３５号（ＵＳ５，５０２，７３５）では、ＡＣＳ操作を行うためのハードウエアデータ経路、遷移メトリックを計算するためのハードウエアデータ経路、および、ソフト出力値を計算するためのデータ経路を備えている系列推定器が記載されている。全データ経路は、２値の記号を処理するために実施されている。
【０００８】
高い段階のデータ信号用において、ビタビ等化器の演算の複雑さは、劇的に上昇する。ＧＳＭ（汎欧州デジタルセルラーシステム）が、２段階のデータ信号を使用している一方、新しいＥＤＧＥ（ＧＳＭ進化用強化データサービス）規格は、８段階のデータ信号を条件とする８ＰＳＫ（位相シフトキーイング）変調方法を基礎としている。このことは、各トレリス状態から８つ（ＧＳＭではたった２つ）の状態遷移が始まり、各トレリス状態において８つ（ＧＳＭではたった２つ）の状態遷移が終了することを意味している。
【０００９】
ビタビアルゴリズムを処理する際のＡＣＳ演算は、適切にプログラム化されたＤＳＰ（デジタル信号処理器）において行える。しかし、この際、不利なのは、４００ＭＩＰＳ（ｍｉｌｌｉｏｎ ｉｎｓｔｒｕｃｔｉｏｎｓ ｐｅｒ ｓｅｃｏｎｄ）台の大きさのまたはそれ以上の高い計算電力（Ｒｅｃｈｅｎｌｅｉｓｔｕｎｇ）が必要とされることである。加えて不利点は、このような計算電力は、高価な処理器によってのみ達成される。移動式無線通信の分野では、特に、高い計算電力が、高い電力消耗を常に引き起こすという問題も生じる。しかし、このことは、エネルギー源が制限されている移動式無線電話器では受け入れ難いことである。
【００１０】
従って、本発明の目的は、計算力を強化した（ｒｅｃｈｅｎｉｎｔｅｎｓｉｖｅ）処理工程をできるだけ資源を保護して実行するビタビ等化器を、提供することにある。特に、本ビタビ等化器は、ＥＤＧＥ規格に基づくデータシンボルの等化に適している。
【００１１】
本発明の第１の見解では、ＡＣＳ演算を行うための第１ハードウエアデータ経路と、第２ハードウエアデータ経路とが、ビタビ等化器に装備されていることが考えられる。第１ハードウエアデータ経路は、トレリス線図における８ＰＳＫ目的状態の状態メトリックを計算し、第２ハードウエアデータ経路は、チャンネル特性を考慮しながら、得られた８ＰＳＫシンボル系列から、トレリス線図における８ＰＳＫ先行状態から８ＰＳＫ目的状態への遷移メトリックを計算する。これら両方のデータ経路を実現することは、適切な計算工程がハードウエアによって処理され、従って、ＤＳＰにおいて計算能力を消費しないということをもたらす。
【００１２】
本発明の第２の見解は、ＡＣＳ演算を行うための第１ハードウエアデータ経路と、第３ハードウエアデータ経路とが装備されているビタビ等化器に関するものである。第１ハードウエアデータ経路は、トレリス線図における８ＰＳＫ目的状態の状態メトリックを計算し、第３ハードウエアデータ経路は、推定される８ＰＳＫシンボル系列用のソフト出力値を、８ＰＳＫ目的状態へと繋がる状態遷移から計算する。ここでも、ビタビ等化を促進する２つのハードウエアデータ経路によって、デジタル信号処理器の負荷が効果的に軽減される。
【００１３】
本発明におけるこれら２つの見解の好ましい実施の形態は、２つの各ハードウエアデータ経路が、直接、相互に接続されている、すなわち、それぞれ前に配置されているハードウエアデータ経路で計算されたデータを、デジタル信号処理器において中間処理することがないことが特徴である。この場合、第２ハードウエアデータ経路において計算された遷移メトリックは、第１ハードウエアデータ経路に、直接、伝送される。第１ハードウエアデータ経路において計算されたデータは、第３ハードウエアデータ経路に、直接、転送される。従って、この場合、中間計算工程を行うために、デジタル信号処理器は必要ではない。それゆえ、処理時間および計算用の電力を節約することができる。従って、両方のデータ経路に関連して、デジタル信号処理器の処理対象は、考えられるデータ経路の適切な系列制御および時間的な調整のみとなる。
【００１４】
本発明の特に好ましい形態は、ＥＤＧＥ移動式無線規格に基づく等化だけでなく、ＧＳＭ移動式無線規格に基づく等化をも行うように設計された、両データ経路に関するものである。このことは、８ＰＳＫ変調された８段階のデータシンボルの他に、ＧＭＳＫ変調された２段階のデータシンボルも、各ハードウエアデータ経路において処理できるということを意味している。従って、ビタビ等化器は、ＥＤＧＥ規格あるいはＧＳＭ規格に基づいて、選択的に作動される。
【００１５】
デジタル信号処理器の負荷をさらに軽減するため、トレリス線図における８ＰＳＫ目的状態ベクトル（すなわち目的状態に関わる付加的な情報）を計算するための第４ハードウエアデータ経路、および／または、決定される８ＰＳＫデータシンボルを計算するための第５ハードウエアデータ経路が備えられていることが好ましい。
【００１６】
ＡＣＳ演算を行うための第１ハードウエアデータ経路の特に好ましい実施は、第１ハードウエアデータ経路が、メトリックおよび少なくとも２つの状態遷移の遷移メトリックの合計の最小が決定される第１最小化段階と、第１最小化段階の後に接続されており、連続的な処理によって、第１最小化段階から出力される合計の最小を決定する第２最小化段階と、を備えていることを特徴とする。このような方法で、ＡＣＳ演算における「ＣＯＭＰＡＲＥ」工程を、一部平行しておよび一部連続して実行できることになる。したがって、２つの状態遷移（ＧＳＭの場合）の比較だけでなく、８つの状態遷移（ＥＤＧＥの場合）の比較をも助けることになる。
【００１７】
本発明のさらに有利な形態を、従属請求項に示す。
【００１８】
本発明を、一実施例を参照して図を基に、以下に説明する。
【００１９】
図１は、ＥＤＧＥ等化用の、相互に連続した２つの時間工程ｋ−１とｋとのトレリス線図の詳細を示す。
【００２０】
図２は、本発明のビタビ等化器を含む受信回路の構造を示す。
【００２１】
図３は、本発明のビタビ等化器のハードウエアデータ経路の概略図を示す。
【００２２】
図４は、遷移メトリックの計算用データ経路を実現する演算処理ユニットのブロック図を示す。
【００２３】
図５は、ＡＣＳ演算の実施のためのデータ経路を実現する演算処理ユニットのブロック図を示す。
【００２４】
図６は、ソフト出力値の計算用のデータ経路を実現する演算処理ユニットのブロック図を示す。
【００２５】
図７は、決定の難しいデータシンボルの計算のための演算処理ユニットのブロック図を示す。
【００２６】
図８は、新しい状態ベクトルの計算用データ経路を実現する演算処理ユニットのブロック図を示す。
【００２７】
本発明のビタビ等化器の実施例を説明する前に、よりよく理解できるように、まずビタビ等化器の原理を、簡単に説明する。
【００２８】
知られている等化回路に基づき、時間の異なる移動式無線チャンネルは、ｖ個のメモリーセルと、メモリーセルの前、間、および後ろのｖ＋１個のタップ（Ａｂｇｒｉｆｆｅｎ）と、時間の異なるチャンネルパラメータ（ｖ＋１片）によりタップに備えられているデータシンボルを多重化するためのマルチプレクサと、出力側の加算器とを有するシフトレジスタによってモデル化される。メモリーセルの数ｖは、チャンネルのメモリーと言われる。
【００２９】
このようなチャンネルモデルでは、シフトレジスタの占有によって、チャンネルの現在の状態が一義的に示される。８ＰＳＫデータシンボルの場合、８Ｖ個の可能なチャンネル状態（シフトレジスタの占有）が存在する。一方、ＧＭＳＫデータシンボルの場合は、２Ｖ個のみである。
【００３０】
別々の時間ｋＴに対してチャンネル状態がプロットされている、チャンネルの状態の線図は、トレリス線図と称される。Ｔは、シンボルタイム期間（Ｓｙｍｂｏｌｚｅｉｔｄａｕｅｒ）を示し、ｋは、考えられる時間工程の指数を示す。
【００３１】
移動式無線チャンネルを介してデータシンボルを送信することは、等化回路では、シフトレジスタにデータシンボルを入力することに相当する。チャンネル（シフトレジスタ）は、結果として、その状態（その占有）を変化させる。すなわち、チャンネルは、そのこれまでの状態（先行状態）から、出力されたデータシンボルによって一義的に決定された状態（目的状態）に移行する。
【００３２】
従って、送信されるデータシンボル系列は、トレリス線図を通る１つの経路を、事前に決める。この経路は、トレリス線図を通る最短経路とも称される。なぜなら、この経路は、下記の式の最小条件を満たすからである。
【００３３】
【数１】
2004503141.tif 000053
【００３４】
このとき、ｘｋは受信器によって受信されるデータシンボルを示す。ｈ０、ｈ１、・・ｈｖは、伝送チャンネルのチャンネルインパルス応答を示す。ａｋは、送信されるデータシンボルを示す。Ｌ＋１は、送信されるデータシンボル系列の長さ（要素の数）を示す。
【００３５】
送信されるデータシンボル系列およびそれによって決定されるトレリス線図を通る最短経路は、受信器では不明である。しかし、トレリス線図を通る最短経路が受信器側で算出されるとすぐに、送信されるデータシンボルの系列も決定される。ビタビアルゴリズムは、トレリス線図を通る最短経路を、段階的・再帰的に算出することに基づいている。
【００３６】
一般的には、ビタビアルゴリズムの場合、時間工程ｋのときの各目的状態のために、時間工程ｋ−１のときの各可能な先行状態（データシンボルの送信によって、考えられる目的状態に遷移することができる状態）が決定される。そして、状態遷移のそれぞれのために、遷移メトリックが計算される。遷移メトリックは、従って、該当する先行状態の（既に先行する再帰工程において計算された）メトリックに加算され、このようにして作られたメトリックと遷移メトリックとの合計は、相互に比較される。これら合計の最小のものが目的状態のメトリックとして決定され、この選択は、相当する先行状態および関連する状態遷移をも確定する。これが、トレリス線図において「生き残り」、目的状態に続く唯一の経路であり、他の経路は終わりとなる。
【００３７】
より高い段階の信号（例えば、ＥＤＧＥ規格の８ＰＳＫ変調された信号）をビタビ等化する際には、簡素化されたトレリス線図が使用される。なぜなら、そうでなければ、計算の複雑さに対応できなかったからである。８ＰＳＫ変調方法の場合、変調アルファベットは、８個のデータシンポルを含む。このことは、チャンネル記憶性の長さが例えばＶ＝６（８６片）の場合、各目的状態に対して、８個の可能な遷移が考慮される必要があるという結果に繋がる。このとき、８６個の目的状態のそれぞれに対して、それぞれ可能な先行状態を、事前に決定する必要がある。これは、現在利用できる計算能力の水準を、大きく超えている。
【００３８】
以下に、（劇的に）簡素化されたトレリス線図の８ＰＳＫ変調に基づく例を示す。この例では、８個の状態のみが考慮される。従って、各時間工程に対して、６４個の遷移メトリック（８個の遷移によってそれぞれ達することができる８個の目的状態）のみが計算される。
【００３９】
８ＰＳＫのデータシンボルは、ＰＳＫ０、ＰＳＫ１、ＰＳＫ２、．．、ＰＳＫ７と示す。これらの定義は、知られているように、ＰＳＫｉ＝ｅｘｐ（ｊ＊ｉ＊２π／８）であり、ｉ＝０、．．、７で、ｊは虚数単位である。
【００４０】
チャンネルの各状態は、シフトレジスタの入力側のメモリーセルに最後に保存されたデータシンボルによって確認できる。ｖ＝６用には、状態は、さらに最後の５つの先行状態に関する情報を含んでいる。従って、チャンネル状態を、次の６要素の状態ベクトルによって示すことができる。
【００４１】
【数２】
2004503141.tif 000054
【００４２】
ここで、ａ、ｂ、ｃ、ｄ、ｅ、ｐ＝０、．．．７である。この場合、表示を簡易化するために、時間工程を示す指数ｋは省略されている。下線は、状態を決定する、最後に得られたデータシンボルＰＳＫｐを、示している。そして、下線の引かれていない事前に得られた５つのデータシンボルは、この状態に関する付加的な情報として理解される。この情報は、以下においてさらに説明される様に、遷移メトリック値の計算の際にのみ重要である。
【００４３】
図１は、時間工程ｋ−１のときの８個の状態と、時間工程ｋのときの８個の状態とを、０から７までの連番を付けた小さな四角を用いて示す。これら状態番号は、状態の指標と称される。さらに、時間工程ｋ−１のときの状態の状態ベクトルが示されている。例えば、指数４（ＰＳＫ４に相当する）を有する状態は、先行状態ＰＳＫｉｉ０、ＰＳＫｉｉ１、ＰＳＫｉｉ２、ＰＳＫｉｉ３、ＰＳＫｉｉ４によって、時間工程ｋ−１において達成される。すなわち、この状態の状態ベクトルは［数３］である。
【００４４】
【数３】
2004503141.tif 000055
【００４５】
図１は、時間工程ｋ−１のときの全体の状態から、時間工程ｋのときの特定の目的状態、つまり、指数１を有する状態への遷移を示す。時間工程ｋのときに指数１を有する目的状態への付加的な情報は、考えられるそれぞれの遷移によって左右される。なぜなら、遷移が、その状態に対する付加情報を決定するからである。太い矢印によって示される、時間工程ｋ−１のときに指数４を有する状態から時間工程ｋのときに指数１を有する状態への遷移についての、付加的な情報は、ＰＳＫｉｉ３、ＰＳＫｉｉ２、ＰＳＫｉｉ１、ＰＳＫｉｉ０、ＰＳＫ４である。
【００４６】
時間工程ｋにおける指数ｍを有する状態についての状態ベクトルは、以下では、Ｚｋ（ｍ）と省略する。
【００４７】
指数４（時間工程ｋ−１）を有する先行状態から指数１（時間工程ｋ）を有する目的状態への、考えられる状態遷移のための遷移メトリックは、遷移データシンボル（この場合ＰＳＫ１）と同様に、受信されたデータシンボルｘｋと、推定されたチャンネルインパルス応答および先行状態に割り当てられた８ＰＳＫのシンボル（６片）の重畳積（Ｆａｌｔｕｎｇｓｐｒｏｄｕｋｔ）との間のユークリッド間隔から計算される。
【００４８】
【数４】
2004503141.tif 000056
【００４９】
時間工程ｋ−１のとき他の可能な先行状態（ｍ＝０，１，２，３，５，６，７）から、時間工程ｋのときの指数１を有する特定の目的状態への遷移を示す遷移メトリックＩｋ（ｍ→１）は、アナログの方法で計算される。次に示す表記Ｉｋ（ｍ→ｍ’）は、一般に、時間工程ｋ−１のときの状態ｍから、目的工程ｋのときの目的状態ｍ’への遷移（ｍ’＝０，．．，７）を意味する。
【００５０】
時間工程ｋのときの状態ｍ＝０，．．，７のメトリックは、Ｍｋ（ｍ）によって示される。ビタビアルゴリズムで示される再帰工程においては、ｋ番目の時間工程のための全てのメトリックＭｋ−１（ｍ）は知られていて、メトリックＭｋ（ｍ）は計算しなければならない。
【００５１】
ここまでの一般的な説明のように、ＡＣＳ演算の加算工程（「ＡＤＤ」）では、計算された遷移メトリックＩｋ（ｍ→ｍ’）が、このとき、既に計算された先行状態のメトリックＭｋ−１（ｍ）に加算される。すなわち、時間工程ｋのときの目的状態ｍ＝１のために、合計Ｍｋ−１（ｍ）＋Ｉｋ（ｍ→１）が構成される。比較工程（「ＣＯＭＰＡＲＥ」）の際に、最小値を有する合計が見出され、目的状態のメトリックＭｋ（１）として決定される。考慮されている例では、これは、太線で示された、時間工程ｋ−１のときに指数４を有する状態から、時間工程ｋのときに考えられる目的状態１への遷移に対して生じるメトリック値である。状態ベクトルＰＳＫｉｉ４，．．，ＰＳＫｉｉ０，ＰＳＫ４を有する最も可能性のある先行状態を選択することで、時間工程ｋのときに指数１を有する状態の新しい状態ベクトルが構成される。新しい状態ベクトルは、［数５］である。
【００５２】
【数５】
2004503141.tif 000057
【００５３】
時間工程ｋにおける全状態に対してＡＣＳ演算を行った後、これら状態のための全状態ベクトル（８片）も算出される。
【００５４】
記載の例では、全状態の間での遷移が可能である。このことは、８段階のシンボル文字の場合、８つの遷移が各目的状態に繋がり、ここで考えられる簡素化されたトレリス線図では、８つのチャンネル状態のみが考慮されるという事実から必然的に生じる。しかし、８つの状態のみを有する簡素化されたトレリス線図を選択することは本発明の必須条件ではなく、８個以上の状態を有するあまり簡素化されていないトレリス線図を基にしたビタビアルゴリズムの処理も可能である。
【００５５】
図２は、本発明の等化器を有する受信器回路の構造を、機能ブロックおよび機能ブロック間のデータ接続（データバス）の形式で示している。回路の中央の構成要素は、デジタル信号処理器ＤＳＰである。そのデジタル信号処理器ＤＳＰは、１つまたは複数の機器構成レジスタＣＯＮＦＩＧを介して、データの交換が可能なように、２つの演算処理ユニットＲＷ１およびＲＷ２と接続されている。第１演算処理ユニットＲＭ１は、受信されるデータ信号の等化に使用される。すなわち、第１演算処理ユニットＲＭ１は、送信器側の変調時およびエアインターフェースを介して変調された信号を伝送する時に生じる信号の歪み（Ｓｉｇｎａｌｖｅｒｚｅｒｒｕｎｇ）を、取り消す。第２演算処理ユニットＲＷ２は、チャンネル復号を行う、すなわち、適切なキャリア上に信号が変調される前における送信器側のチャンネル符号化の際に、送信される信号に加えられた冗長性を、この回路は取り除く。演算処理ユニットＲＷ１およびＲＷ２は、例えば、ＧＳＭ規格だけでなくＥＤＧＥ規格にも基づいて、等化およびチャンネル復号を行うことができる。
【００５６】
第１演算処理ユニットＲＷ１は、データの交換が可能なように、第１双方向データ接続ＤＬ１を介して第１揮発性データメモリーＲＡＭ１と、第２双方向データ接続ＤＬ２を介して第２揮発性データメモリーＲＡＭ２と、接続されている。相当する第３および第４双方向データ接続ＤＬ１’、ＤＬ２’は、第２演算処理ユニットＲＷ２と第１データメモリーＲＡＭ１との間、ならびに、第２データ演算処理ユニットＲＷ２と第２データメモリーＲＡＭ２との間に備えられている。
【００５７】
第１演算処理ユニットＲＷ１は、さらに詳しく説明する方法によって、２つの揮発性データメモリーＲＡＭＷ１とＲＡＭＷ２とに接続されている。第２演算処理ユニットＲＷ２も、データメモリーＲＡＭＷ１およびＲＡＭＷ２にアクセスする。演算処理ユニットＲＷ１、ＲＷ２のプログラム化とデジタル信号処理器ＤＳＰの初期化とのために、全内部データメモリーＲＡＭ１・ＲＡＭ２およびＲＡＭＷ１・ＲＡＭＷ２は、書き込みと読み出しとが可能である。ＤＳＰからのアクセスは、中央データバスＤＢを経由する２つのインターフェースＩＮＴ＿ＤＥＣおよびＩＮＴ＿ＥＱと、内部データバスＤＢ１（ＲＡＭ１）、ＤＢ２（ＲＡＭ２）、ＤＢ３（ＲＡＭＷ１）、およびＤＢ４（ＲＡＭＷ２）とを介して行われる。インターフェースＩＮＴ＿ＤＥＣは、チャンネル復号過程の間におけるＤＳＰのアクセスを意図しており、インターフェースＩＮＴ＿ＥＱは、等化過程の間におけるＤＳＰのアクセスを意図している。
【００５８】
別々の演算処理器の形式において、データバスＤＢ３、ＤＢ４とデータ接続ＤＬ１、ＤＬ２、ＤＬ１’、ＤＬ２’と同様に、演算処理ユニットＲＷ１、ＲＷ２、データメモリーＲＡＭ１、ＲＡＭ２、ＲＡＭＷ１、およびＲＡＭＷ２は、物理的に組み合わされることが可能である。
【００５９】
チャンネル復号を行うための第２演算処理ユニットＲＷ２の構造および演算方法は、ここでは詳細が記載されていないが、ドイツ特許公報１００６４１０２．４号（ＤＥ１００６４１０２．４）に記載されており、その記載を、引用によって本文献の開示内容に追加する。
【００６０】
図３は、第１演算処理ユニットＲＷ１の構造を示す。この構造は、以下の高速ハードウエアデータ経路を含んでいる。
・ＡＣＳ演算を行うためのデータ経路ＤＰ１
・遷移メトリックを計算するためのデータ経路ＤＰ２
・ソフト出力値を計算するためのデータ経路ＤＰ３
・新しい状態ベクトルを計算するためのデータ経路ＤＰ４
・遷移メトリックのための部分加数（Ｐａｒｔｉａｌｓｕｍｍａｎｄｅｎ）用のアドレスを計算するためのデータ経路ＤＰ５
・決定するのが難しいデータシンボルを計算するための経路ＤＰ６
さらに、図３は、データメモリーＲＡＭ１、ＲＡＭ２、ＲＡＭＷ１、およびＲＡＭＷ２のメモリーの内容と、メモリーＲＡＭ１／２、ＲＡＭＷ１／２をデータ経路ＤＰ１−６に接続し、データ経路ＤＰ１−６を相互に接続しているデータ接続とを示している。
【００６１】
データメモリーＲＡＭ１は、遷移メトリックを計算するデータ経路ＤＰ２用の、入力データメモリーに相当する。このデータメモリーＲＡＭ１は、受信されるデータシンボルｘｋが保管される第１メモリー領域と、チャンネルインパルス応答と８ＰＳＫデータシンボルの値との積が保管される第２メモリー領域とを備えている。個々の積の代わりに、２または多数のこのような積から構成される遷移メトリック値の部分加数が、データメモリーＲＡＭ１に保管されてもよい。
【００６２】
メモリーＲＡＭＷ１およびＲＡＭＷ２は、それぞれ３つのメモリー区画を備えている。これら区画は、遷移メトリック、状態ベクトルおよびメトリックを含んでいる。この際、データメモリーＲＡＭＷ１は、既に処理された時間工程ｋ−１のための値（つまり「古い」値）Ｉｋ−１（ｍ→ｍ’）、Ｚｋ−１（ｍ）およびＭｋ−１（ｍ）を備えている。一方、データメモリーＲＡＭＷ２には、対応する新しく計算された値Ｉｋ（ｍ→ｍ’）、Ｚｋ（ｍ）およびＭｋ（ｍ）が入力される。
【００６３】
データメモリーＲＡＭ２は、演算処理ユニットＲＷ１用の、出力データメモリーとして使用され、第１区画にはハード出力値ＨＯｋ（いわゆる決定するのが難しいデータシンボル）を保管し、第２区画にはソフト出力値ＳＯｋ（すなわち、信頼性情報）を蓄積する。
【００６４】
受信されるデータシンボルｘｋは、データ接続ＤＬ１．１を介して、データメモリーＲＡＭ１から第２データ経路ＤＰ２へと供給される。第２データ経路ＤＰ２において計算された遷移メトリックＩｋ（ｍ→ｍ’）は、第２データ接続ＤＬ６を介して出力される。データメモリーＲＡＭＷ１のメモリー区画を第１データ経路ＤＰ１に接続するために、データ接続ＤＬ３，ＤＬ４，ＤＬ５が備えられている。第１データ経路ＤＰ１は、新しいメトリックを計算し、これらメトリックを、データ接続ＤＬ１０を介して、データメモリーＲＡＭＷ２の相当する区画に提供する。さらに、第１データ経路ＤＰ１の出力側は、データ接続ＤＬ７を介して第６データ経路ＤＰ６と接続されており、データ接続ＤＬ８およびポインタ情報（Ｚｅｉｇｅｒｉｎｆｏｒｍａｔｉｏｎ）Ｚを介して、第４データ経路ＤＰ４と接続されている。
【００６５】
データ接続ＤＬ９は、第４データ経路ＤＰ４の出力側を、第５データ経路ＤＰ５に接続している。第５データ経路ＤＰ５は、アドレスを生成するが、そのアドレスは、データメモリーＲＡＭ１のアドレス復号器に、アドレス接続ＡＬ１を介して供給される。そのアドレスは、ＲＡＭ１の第２区画に保管されていて事前にＤＳＰにより計算されている積−ｈｉ＊ＰＳＫｊを、呼び出す。その積は、さらに、データ接続ＤＬ１．２を介して、第２データ経路ＤＰ２にロードされる。
【００６６】
新しく計算されたメトリックＭｋ（ｍ）は、データ接続ＤＬ１０を介して、第１データ経路ＤＰ１から、データメモリーＲＡＭＷ２の相当するメモリー区画へと供給される。データ接続ＤＬ１１は、第４データ経路ＤＰ４において計算された新しい状態ベクトルを、データメモリーＲＡＭＷ２の相当する区画へと伝送（Ｕｅｂｅｒｍｉｔｔｌｕｎｇ）するために使用される。さらに、第６経路ＤＰ６は、データ接続ＤＬ１３を介して、新しく計算された状態Ｚｋ（ｍ）にアクセスできる。
【００６７】
第６データ経路ＤＰ６によって計算されたハード出力値ＨＯｋは、データ接続ＤＬ２．１を介して、データメモリーＲＡＭ２へ供給される。第３データ経路ＤＰ３において計算されたソフト出力値ＳＯｋは、データ接続ＤＬ２．２を介して、ＲＡＭ２へと伝送される。
【００６８】
図４は、遷移メトリックを計算するための第２データ経路ＤＰ２のブロック図を示す。データ経路は、中間メモリーＺＳ１、加算器ＡＤＤ１、蓄積器ＡＣＣＵ１、一時的なメモリーＲＥＧ１およびマルチプレクサＭＵＸ０を備えている。さらに、第２データ経路ＤＰ２は、複合２乗ユニット（ｋｏｍｐｌｅｘｅ Ｑｕａｄｒｉｅｒｅｉｎｈｅｉｔ）ｋＱＵＡＤを含んでおり、そのｋＱＵＡＤは、実数の２つの２乗器（Ｑｕａｄｒｉｅｒｅｒｎ）ｒＱＵＡＤと、加算器ＡＤＤ２と、シフターＳＨ１とから構成されている。シフターＳＨ１の出力側は、データ接続ＤＬ６に接続されている。
【００６９】
以下に、第２データ経路ＤＰ２の演算方法を記載する。第２データ経路ＤＰ２は、等式２に示す公式に基づいて、遷移メトリックを順方向に計算する。順方向という語句は、まず、すべての遷移メトリック（８片）を特定の先行状態から計算し、次の先行状態が考慮されて、この状態から、またすべての遷移メトリックを計算する、というように続くことを意味している。
【００７０】
よりよく理解するために、任意の状態ベクトル［数６］を有する特定の先行状態Ｚｋ−１（ｍ）、（ただしｇ，ｆ，ｅ，ｄ，ｃ，ｂ＝０，．．，７）を用いる。
【００７１】
【数６】
2004503141.tif 000058
【００７２】
属するチャンネル係数を有するこれらデータシンボルの積は、アドレス接続ＡＬ１を介して選択され、データ接続ＤＬ１．２を介して、中間メモリーＺＳ１にロードされる。さらに、実際のデータシンボルｘｋは、中間メモリーＺＳ１に書き込まれる。
【００７３】
等式２に基づいて、考えられる先行状態から始まる８個の遷移メトリックは、次の式［数７］によって決定される。
【００７４】
【数７】
2004503141.tif 000059
【００７５】
この際、各遷移を代表するデータシンボルＰＳＫｉａは、全ての可能な値ＰＳＫｉａ（ｉａ＝０、．．、７）と考えることができる。従って、以下の計算順序が生じる。上記で言及された先行状態の選択の際に、まず、第１遷移メトリックの計算に必要な７つの積（ただし−ＰＳＫｉａ＊ｈ０＝−ＰＳＫ０＊ｈ０）を、中間メモリーＺＳ１に一時的に蓄積する。さらに、加算器ＡＤＤ１および蓄積器ＡＣＣＵ１を用いて、先行状態によって事前に与えられた最初の６つの積と受信されるデータシンボルｘｋとが加算され、（ただし、マイナスの印が既に付けられている積は、メモリーＲＡＭ１に保管される。その結果、これら積をマイナスにすること、もしくは、減算器を使用することは必要ではない。）そして、小計（Ｔｅｉｌｓｕｍｍｅ）は、続いて一時的なメモリーＲＥＧ１に保存される。次に、最後の加算工程では、遷移を決定する積−ＰＳＫｉａ＊ｈ０＝ＰＳＫ０＊ｈ０が加算され、相当する合計は、複合２乗器ｋＱＵＡＤ１へと供給される。
【００７６】
ただし、加算器ＡＤＤ１、蓄積器ＡＣＣＵ１、一時的なメモリーＲＥＧ１、および、既述のように、実数の２乗器ｒＱＵＡＤは、データシンボルの実数部分と虚数部分との処理を可能にするために、二重の形式になっている。二重の形式になっているこれらユニットを、点線で示す。
【００７７】
両方の実数の２乗器ｒＱＵＡＤは、受け取った合計の実数部分と虚数部分とをそれぞれ２乗する。２乗された実数部分および２乗された虚数部分は、加算器ＡＤＤ２において加算され、シフターＳＨ１に供給される。シフターＳＨ１は、得られたデータワードを１ビットずらし、次に、このデータワードを、考えられる先行状態に関する第１遷移メトリックとして、データ接続ＤＬ６を介して出力する。
【００７８】
−ＰＳＫｉａ＊ｈ０＝−ＰＳＫ１＊ｈ０を有する次の遷移メトリックを計算するために、マルチプレクサＭＵＸ０を用いて、一時的なメモリーＲＥＧ１に保管されている小計が、加算器ＡＤＤ１に供給され、そこで、このとき計算される第２遷移の積−ＰＳＫ１＊ｈ０と加算される。更なる処理は、これまでの記載と同じようにアナログで行われる。従って、考えられる先行状態からｍ＝１を有する目的状態への、計算された遷移メトリックは、同じくデータ接続ＤＬ６を介して出力される。
【００７９】
次に、考えられる先行状態のときの、残っている６個の遷移メトリックが計算される。次の先行状態への変更はそのときに行われ、同じ手順が実行される。
【００８０】
第２データ経路ＤＰ２を用いる順方向の遷移メトリックの計算は、ビタビアルゴリズムの処理の際に通常行われるような逆方向の遷移メトリックの計算よりも、動作が少なくて済むということは明らかである。その理由は、一時的なメモリーＲＥＧ１に積および小計が一時的に蓄積されているので、第２から第８遷移メトリックを計算するのに、メモリー呼び出しが常に１つ（−ＰＳＫｉａ＊ｈ０について）だけでよいからである。
【００８１】
図５は、ＡＣＳ演算を行うための第１データ経路ＤＰ１の構造を示す。
【００８２】
データ経路ＤＰ１は、入力側に２つの加算器ＡＤＤ３、ＡＤＤ４を備えており、これら加算器の加算器出力は、一時的なメモリーＲＥＧ２に供給される。一時的なメモリーＲＥＧ２は、第１最小ユニットＭＩＮ１の前に配置されている。第１最小ユニットＭＩＮ１の出力は、更なるメモリーＲＥＧ３を介して、第２最小ユニットＭＩＮ２に供給される。第２最小ユニットＭＩＮ２の出力は、更なる一時的なメモリーＲＥＧ４へと導入される。ＲＥＧ４のメモリー内容は、一方では、マルチプレクサＭＵＸ１へと供給され、他方では、マルチプレクサＭＵＸ２を介して、第２最小ユニットＭＩＮ２の第２比較入力部へとフィードバックされる。さらに、回路は、ポインタＺ（Ｚ１，Ｚ２）を生成するためのユニットＰＯを備えており、そのポインタは、最小ユニットＭＩＮ１、ＭＩＮ２から出力されたポインタ情報Ｚ１、Ｚ２により構成される。入力側のデータ接続ＤＬ４は、出力側のデータ接続ＤＬ８と同一である。これらデータ接続は、図５には示されていない。
【００８３】
図５に示す回路の演算方法を以下に示す。
まず、経路ＤＰ２によって計算された遷移メトリック値が、ＲＡＭＷ２からＲＡＭＷ１へと蓄積し直される。次に、両方の加算にＡＤＤ３、ＡＤＤ４には、データ接続ＤＬ５とＤＬ３とを介して、先行状態の２つのメトリックと、それに属する（ＤＰ２においてちょうど新しく計算された）時間工程ｋのときの特定の目的状態に関する２つの遷移メトリックとが、それぞれ供給される。図１に示す例（目的状態はｍ＝１）のために、第１の両方の遷移（０→１および１→１）に対する適切なメトリックおよび遷移メトリック値を、図５に示す。
【００８４】
各加算器ＡＤＤ３およびＡＤＤ４は、メトリックを、属する遷移メトリックに加算する。その結果、加算器段階ＡＤＤ３、ＡＤＤ４の出力部には、各処理工程において、２つの相当する合計値が出力される。両方の合計値は、目的状態（ｍ＝１）用として計算に供される最小メトリックの候補である。
【００８５】
両方の合計は事前に一時的なメモリーＲＥＧ２に保管されるが、その一時的なメモリーＲＥＧ２から、第１最小ユニットＭＩＮ１によって、両方の合計は呼び出される。そして、両方の合計のうち小さいほうが、第１最小ユニットＭＩＮ１の出力部に出現する。ポインタ情報Ｚ１は、この際、両方の考えられる遷移のどちらが、最小の合計を示すかを表示する。
【００８６】
最小の合計は、一時的なメモリーＲＥＧ３に中間蓄積された後、第２最小ユニットＭＩＮ２の入力部へと供給される。一方、他の入力部は、ＭＵＸ２という第２マルチプレクサを介して、最大の可能な値（例えば、１６ビットのワード長の場合、値は０ｘ７ＦＦＦ）にまず設定される。その結果、第２最小ユニットＭＩＮ２の入力部で得られる合計が、一時的なメモリーＲＥＧ４に書き込まれる。
【００８７】
一方、加算器ＡＤＤ３、ＡＤＤ４では、状態２→１および３→１の間の遷移に関連する次の合計が、既に計算されており、第１最小ユニットＭＩＮ１では、これら合計値の最小が決定される。同じく、ポインタ情報Ｚ１が生成され、両方の合計のうち小さい方が、第２最小ユニットＭＩＮ２へと導入される。両方の合計のうち小さい方は、この際、マルチプレクサＭＵＸ２を介して、事前に決定されている最小の合計と比較される。この最小の合計は、一時的なメモリーＲＥＧ４に保管されている。さらに、一時的なメモリーＲＥＧ４のメモリー内容は、第２最小ユニットＭＩＮ２の出力によって上書きされる。このとき、メモリー内容が変更されるか変更されないかは、最小構成（Ｍｉｎｉｍｕｍ−Ｂｉｌｄｕｎｇ）の結果に依る。第２ポインタ情報Ｚ２は、比較された両方の合計値のうち小さい方を使用する。
【００８８】
このような４つの処理工程に基づいて、最小の合計が、先行状態のメトリックと、属する遷移メトリックとから見出されることが明らかである。ポインタＺ（Ｚ１、Ｚ２）は、このとき、ＡＣＳ演算の範囲で算出された先行状態の状態ベクトルを示している。図１では、これはベクトル［数８］である。
【００８９】
【数８】
2004503141.tif 000060
【００９０】
このような方法で決定された目的状態のメトリックは、マルチプレクサＭＵＸ１とデータ接続ＤＬ１０とを介して、データメモリーＲＡＭＷ２へと取り込まれる。
【００９１】
図８は、概略した方法で、新しい状態ベクトルの計算のための第４データ経路ＤＰ４の構造を示す。「正しい」先行状態Ｚｋ−１（ｍ）（図１　指数ｍ＝４を有する状態）の状態ベクトル示すポインタＺ（Ｚ１，Ｚ２）を基に、新しい状態ベクトルが、データ接続ＤＬ４、ＤＬ８を介して、データメモリーＲＡＭＷ１の相当するメモリー区画から呼び出される。図８では、状態ベクトルの表示が選択されている。表示は、各ＰＳＫデータシンボルが、ビット三つ組によって符号化されていることを考慮している。すなわち、先行状態は、図８に示す６個のビット三つ組０ｎｍ｜ｌｋｊ｜ｉｈｇ｜ｆｅｄ｜ｃｂａ｜１００から成り立っている。
【００９２】
状態ベクトルは、このとき、データ経路ＤＰ４のシフトおよび挿入（Ｅｉｎｆｕｅｇｅ）レジスタＳＨＩＮの第１入力部に導入される。一方、レジスタＳＨＩＮの挿入（Ｅｉｎｓｃｈｉｅｂｅ）入力部には、ビット三つ組（例えば００１）が存在しており、このビット三つ組は、遷移ＰＳＫ記号を示す。シフトおよび挿入レジスタＳＨＩＮは、図８に、図式的に記録されている演算を行う。すなわち「最も古い」ビット三つ組０ｎｍは破棄され、他のビット三つ組が左へとシフトされて、遷移ビット三つ組００１が、格納されたビット−ワードの始まりに設定される。このような方法で形成された目的状態の状態ベクトルは、データ接続ＤＬ１１を介して、データメモリーＲＡＭＷ２の相当する区画へと書き込まれる。
【００９３】
新しく決定された状態ベクトルを基にして、ちょうど計算された状態から始まり時間工程ｋ＋１の最終状態で終わる次の状態遷移用の遷移メトリック値を計算するために、第５データ経路ＤＰ５を用いて、属する積の呼び出し用アドレスが実施される。さらに、第５データ経路ＤＰ５では、第４データ経路ＤＰ４において算出された状態ベクトルが、個々の要素に分割される。個々の要素は、ＲＡＭ１に保存された積のため、または、この状態から始まり次に続く時間工程の状態用の遷移メトリックの部分加数のためのアドレスとして使用される。
【００９４】
図６は、ソフト出力値を生成するための第３データ経路ＤＰ３の構造を示す。第３データ経路ＤＰ３は、３つの最小ユニットＭＩＮ３、ＭＩＮ４、ＭＩＮ５を備えている。これら最小ユニットの出力側には、それぞれ、デマルチプレクサＤＭＵＸ１、ＤＭＵＸ２、ＤＭＵＸ３が、後接続されている。デマルチプレクサＤＭＵＸ１−３は、それぞれ、２つの一時的なメモリーＲＥＧ５、ＲＥＧ６；ＲＥＧ７、ＲＥＧ８；ＲＥＧ９、ＲＥＧ１０に対して、信号を分割する。各メモリーの組ＲＥＧ５・ＲＥＧ６もしくはＲＥＧ７・ＲＥＧ８もしくはＲＥＧ９・ＲＥＧ１０からの２つの出力は、マルチプレクサＭＵＸ３、ＭＵＸ４、ＭＵＸ５へと供給されている。これらマルチプレクサは、それぞれ、相当する最小ユニットＭＩＮ３、ＭＩＮ４またはＭＩＮ５の各第２入力を形成する。
【００９５】
さらに、一時的なメモリーＲＥＧ５、ＲＥＧ７およびＲＥＧ９の出力部は、マルチプレクサＭＵＸｕ（ｕはｕｐを意味する）にある３つの入力部と接続されており、一時的なメモリーＲＥＧ６、ＲＥＧ８、ＲＥＧ１０の３つの出力部は、マルチプレクサＭＵＸｄ（ｄはｄｏｗｎを意味する）にある３つの入力部と接続されている。
【００９６】
ＭＵＸｕ、ＭＵＸｄからのマルチプレクサ出力は、減算器ＳＵＢへと導入される。減算器ＳＵＢは、３つのソフトビット値ｓ０、ｓ１およびｓ２を、データシンボル（３ビット）毎に、その出力部に出力する。
【００９７】
ソフト出力値を生成するための第３データ経路ＤＰ３の演算方法は、以下のとおりである。
８ＰＳＫデータシンボルを、三つ組（ｂ０、ｂ１、ｂ２）によって示す。ただし、ｉ＝０、１、２のときｂｉ＝０または１である。各時間工程のために、８ＰＳＫデータシンボルの各要素ｂｉ用の信頼値（Ｋｏｎｆｉｄｅｎｚｗｅｒｔ）が計算される。この信頼値は、その確率性によって、判断するのが難しいデータシンボルの相当する要素が、値１を備えるということを示す。ビットｂｉに対するソフトビット値ｓｉは、等式［数９］に基づいて計算される。
【００９８】
【数９】
2004503141.tif 000061
【００９９】
３つのソフトビット値は、ソフト出力値ＳＯｋを形成する。
【０１００】
ただし、考えられる時間工程の遷移に対するＡＣＳ演算がなされるのと同時に、ソフト出力値は計算される。さらに、最小ユニットＭＩＮ３−５には、データ接続ＤＬ１２を介して、古いメトリックと遷移メトリックとの合計が、常に供給されている。デマルチプレクサＤＭＵＸ１−３は、最小ユニットＭＩＮ３−５の出力部に生じる値を、６個の一時的なメモリーＲＥＧ５からＲＥＧ１０のうちのどれに格納するべきかを判断する。ｂ２＝１のときはＲＥＧ５に、ｂ２＝０のときはＲＥＧ６に、ｂ１＝１のときはＲＥＧ７に、ｂ１＝０のときはＲＥＧ８に、ｂ０＝１のときはＲＥＧ９に、ｂ０＝０のときはＲＥＧ１０に、それら値は格納される。従って、格納された合計は、（２つの隣り合う時間工程の間の６４個の遷移以外の遷移に基づく）次の比較工程のために、属する最小ユニットＭＩＮ３−５へとフィードバックされる。この際、各レジスタ（ＲＥＧ５またはＲＥＧ６；ＲＥＧ７またはＲＥＧ８；ＲＥＧ９またはＲＥＧ１０）は、属するビット要素ｂ２、ｂ１、またはｂ０の値次第であるマルチプレクサＭＵＸ３−５によって、選択される。最初の最小を形成する工程においては、時間工程毎に、最大の比較値（例えば、０ｘ７ＦＦＦ）が使用される。
【０１０１】
各ビット要素に対して３２の遷移が生じるので、それぞれ３２個の状態遷移に関する上述の等式に応じて、最小化が行われる。ある時間工程に関するすべての状態遷移を処理した後、既述のような方法で再帰的に算出されて一時的なメモリーＲＥＧ５−１０に準備された（メトリック＋遷移メトリック）合計から、この時間工程のためのソフト出力値を、減算器ＳＵＢを用いて計算する。さらに、それぞれの場合に、マルチプレクサＭＵＸｕおよびＭＵＸｄは、時分割多重方式（ｉｍ Ｚｅｉｔｍｕｌｔｉｐｌｅｘ）で操作される。ソフトビット値ｓ０、ｓ１、ｓ２は、符号が付けられた２つの補足値であり、これら補足値は、データ接続ＤＬ２．２を介して、データメモリーＲＡＭ２へと供給される。
【０１０２】
図７は、ハード出力値を計算するためのデータ経路ＤＰ６の構造を示す。データ経路６は、基本的には、最小ユニットＭＩＮ６、マルチプレクサＭＵＸ６および一時的なメモリーＲＥＧ１１から構成され、これらは、１つのループ状に接続されている。他のデータ経路について既に説明されたような方法によって、そのループは、データ接続ＤＬ７を介して得られた新しい状態メトリック（データ経路ＤＰ１における最小化順序によって見出されたメトリック）の最小値を、決定することができる。時間工程毎に、ハード出力値が算出されなければならないので、最小化順序は、全８個の新しく算出された状態メトリックに対して行われる。
【０１０３】
時間工程ｋのときの最小状態メトリックを有する状態ベクトルのアドレスは、アドレス接続ＡＬ２を介して、データメモリーＲＡＭＷ２のアドレス復号器に供給される。このことにより、データ接続ＤＬ１３を介して、相当する状態ベクトルが呼び出される。この状態ベクトルは、既述のように、各先行状態からの遷移データシンボルによって構成されている。
【０１０４】
出力されたハード出力値の確実さを高めるために、「トレースバック」演算が行われる。すなわち、ｐ時間工程前に判断された遷移データシンボルが選択される。例えば、ｐ＝６が選択されてもよい。
【０１０５】
ただし、ｐ＞ｖが可能、すなわち、「トレースバック」演算が時間的に後戻りした時間が、遷移メトリックの計算のために使用されるチャンネルのメモリーよりも大きくてもよい。この場合、相当してより大きい（少なくともｐの）ＰＳＫデータシンボルから構成されるより長い状態ベクトルが使用されなければならない。従って、状態は、図８に示すように、さらに再計算されるけれども、より長い状態ベクトルに相当して行われる。「より長い」状態ベクトルの使用は、遷移メトリックの計算に影響を与えない。なぜなら、このとき、最後のｖ個のデータシンボルと実際の遷移データシンボルとだけが、常に考慮されるからである。
【０１０６】
既述のデータ経路は、ＤＳＰにおける中間計算の必要なく、連動する。ＤＳＰは、基本的に、チャンネル推定を行うため、積−ｈｉ＊８ＰＳＫｊ（または、一般的に１つまたは複数のこのような積から構成される遷移メトリック値の部分加数）を計算するため、およびハードウエア演算処理ユニットＲＷ１とＲＷ２とのプログラム化および構成のため、のみに使用される。しかし、実際の計算順序は、ＤＳＰが関与することなく行われる。従って、適度な電力要求（Ｌｅｉｔｕｎｇｓａｎｆｏｒｄｅｒｕｎｇｅｎ）（＜１００ＭＩＰＳ）だけで十分なはずである。
【０１０７】
演算ユニットＲＷ１の演算方法は、これまで、８ＰＳＫデータシンボルを基礎とするＥＤＧＥ等化を例に説明された。しかし、全データ経路ＤＰ１からＤＰ６は、ＧＳＭ等化のために使用されてもよい。このために必要なのは、データ経路の適切な再構成のみである。
【０１０８】
例えば、ＧＳＭ等化は、長さｖ＝５を有するチャンネルメモリーを基本としている。すなわち、チャンネル係数ｈ０、ｈ１、ｈ２、ｈ３、ｈ４、ｈ５は、チャンネル推定工程の間におけるＤＳＰによって算出される。
【０１０９】
遷移メトリックＩｋ（ｍ→ｍ’）は、以下の公式によって計算される。
【０１１０】
【数１０】
2004503141.tif 000062
【０１１１】
ただしａｉはビット、すなわち、すべてのｉ＝０，１，．．，５に対してａｉ＝０、１である。
【０１１２】
形式ａ１、ａ２、ａ３、ａ４における状態を有する、簡素化されたトレリス線図が考えられる。遷移ビットは、ａ０によって示される。ビットａ５は、考えられる状態に対する状態情報を示す。この状態情報は、遷移メトリックの計算の範囲でのみ考慮される。状態ベクトルは、図１で説明された書き方と同じように、［数１１］の形式で示すことができる。
【０１１３】
【数１１】
2004503141.tif 000063
【０１１４】
この条件下で、トレリス線図は、各時間工程２４＝１６のときの状態を示す。各
（目的）状態は、２つの遷移によって達成できるので、各時間工程３２のために可能な遷移が生じる。
【０１１５】
遷移メトリックを計算するためのデータ経路ＤＰ２は、計算規則がＧＳＭの場合と同一なので、変更せずに使用できる。
【０１１６】
ＡＣＳ演算の計算のためのデータ経路ＤＰ１は、一時的なメモリーＲＥＧ３と、最小ユニットＭＩＮ２、一時的なメモリーＲＥＧ４およびマルチプレクサＭＵＸ２から構成される最小化ループとから再構成される。その結果、ポインタ情報Ｚ２が欠落している。ポインタ情報Ｚ＝Ｚ１は、バイナリフォームにのみ存在し、メモリーＰ０はブリッジ（ｕｂｅｒｂｒｕｃｋｔ）されることができる。
【０１１７】
ソフト出力値を計算するためのデータ経路ＤＰ３では、３支線のうち１つだけが活性化されていなければならない。その結果、両方のマルチプレクサＭＵＸｕおよびＭＵＸｄは、不活性化もしくはブリッジ（ｕｂｅｒｂｒｕｃｋｔ）される。このような再構成によって、ＧＳＭ等化のためにデータ経路ＤＰ３を使用することができる。
【０１１８】
同じくＧＳＭの場合、図７および図８に示すデータ経路を使用することができる。データ経路ＤＰ６（図７参照）では、最小化ループが、１６回の循環（Ｄｕｒｃｈｌａｅｕｆｅ）を繰り返し、図８に示すデータ経路ＤＰ４では、シフトおよび挿入レジスタＳＨＩＮをさらに使用できる。しかし、状態ベクトルの補正された定義を考慮しなければならない。同様のことが、図７に示すデータ経路ＤＰ６におけるトレースバック演算にも該当する。
【図面の簡単な説明】
【図１】
ＥＤＧＥ等化用の相互に連続した２つの時間工程ｋ−１とｋとのトレリス線図の詳細を示す図である。
【図２】
本発明のビタビ等化器を含む受信回路の構造を示す図である。
【図３】
本発明のビタビ等化器のハードウエアデータ経路の概略図である。
【図４】
遷移メトリックの計算用データ経路を実現する演算処理ユニットのブロック図である。
【図５】
ＡＣＳ演算の実施のためのデータ経路を実現する演算処理ユニットのブロック図である。
【図６】
ソフト出力値の計算用のデータ経路を実現する演算処理ユニットのブロック図である。
【図７】
判断の難しいデータシンボルの計算のための演算処理ユニットのブロック図である。
【図８】
新しい状態ベクトルの計算用データ経路を実現する演算処理ユニットのブロック図である。
【国際調査報告】
2004503141.tif 000064
2004503141.tif 000065
2004503141.tif 000066
2004503141.tif 000067