(57)【要約】この発明は、中にフリップチップダイを受取るために第１の主要な面上に中央キャビティ面積を含む、改善された半導体フリップチップパッケージを提供する。パッケージ基板は、実質的に、支持部および補強材としての役割を果たす単一の材料からできており、シリコンダイへのフリップチップ配線のためのすべての接続点をキャビティ床内に備える。一体化されたキャビティ壁は、パッケージの補強材としての役割を果たし、別個の補強材料を接着しなくても、構成全体の所要の機械的安定性をもたらす。キャビティ壁は、電気的性能を高めるバイパスコンデンサを作り出すよう追加の金属化の工程を含み得る。この発明は、シリコンダイを覆ってパッケージの熱的性能を高めるためのオプションの方法を開示する。
2004523128.tif 000002
【特許請求の範囲】
【請求項１】
パッケージングされた集積回路装置であって、
高くなった周囲によって囲まれる凹型の中央領域を有する基板を含み、前記中央領域および前記周囲は、同じ材料から合わせて形成され、前記中央領域は、前記基板の外部にある導体から集積回路装置への電気的接続をもたらすための複数の接点を有し、前記パッケージングされた集積回路装置はさらに、
集積回路装置を含み、この集積回路装置は、上面上に接点を備えるよう形成され、裏返され、前記集積回路装置の接点が前記基板の前記中央領域の接点と接するように前記基板の前記中央領域に対して配置される、パッケージングされた集積回路装置。
【請求項２】
前記基板の前記中央領域の前記接点は、前記パッケージングされた集積回路装置の外面上ではんだボールに電気的に接続される、請求項１に記載のパッケージングされた集積回路装置。
【請求項３】
前記基板は、主としてセラミック材料から形成される、請求項１に記載のパッケージングされた集積回路装置。
【請求項４】
前記セラミック材料はまたガラスを含み、これにより、ガラスセラミック材料を含む、請求項３に記載のパッケージングされた集積回路装置。
【請求項５】
前記基板の前記中央領域の前記接点は、はんだバンプを含む、請求項１に記載のパッケージングされた集積回路装置。
【請求項６】
サーマルグリースで前記集積回路装置に接続されるヒートスプレッダをさらに含む、請求項１に記載のパッケージングされた集積回路装置。
【請求項７】
前記ヒートスプレッダはさらに、前記高くなった周囲に接触する、請求項６に記載のパッケージングされた集積回路装置。
【請求項８】
前記集積回路装置および前記ヒートスプレッダは、前記ヒートスプレッダの上方の面が前記高くなった周囲の上方の面と平面となるように凹部に配置される、請求項６に記載のパッケージングされた集積回路装置。
【請求項９】
前記高くなった周囲は、前記集積回路装置の電源および接地接点に電気的に接続されるコンデンサを組込む、請求項１に記載のパッケージングされた集積回路装置。
【請求項１０】
集積回路パッケージ基板であって、
集積回路装置に電気的に接触させるための複数の接点を有する凹型の中央領域と、
前記凹型の中央領域における接点に接続される少なくとも１つのコンデンサを組込む高くなった周辺面積とを含む、集積回路パッケージ基板。
【請求項１１】
前記コンデンサは、電源端子に接続される複数の電源プレートと交互する接地端子に接続される複数の接地プレートを含むサンドイッチ構造を有し、絶縁材料は隣接し合うプレート間に配置される、請求項１０に記載の集積回路パッケージ基板。
【請求項１２】
前記接地および電源端子は、前記集積回路装置の接地および電源端子にそれぞれ接続される、請求項１１に記載の集積回路パッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、集積回路のパッケージングに関し、特に、広範囲のダイの寸法に対する表面マウントアセンブリ温度のばらつきを最小限にするフリップチップ配線されたパッケージングに関する。
【背景技術】
【０００２】
発明の背景
過去数年間に、ネットワーク化、記憶、およびハイエンドＣＰＵ計算等の高性能のアプリケーションを対象とした集積回路パッケージにおいてフリップチップ配線を用いることを目指す取組みが急増してきた。フリップチップ配線されたパッケージにおけるこの取組みについてはいくつかの理由がある。この高レベルの取組みを促進する主要な原動力の１つは、これらのよりＩ／Ｏ集約型の集積回路に対するパッドの制限に対処するフリップチップ配線の能力である。現在の集積回路のダイは、数百万のトランジスタを一緒に組込んで、１つのチップ上に複雑なシステムを形成することができる。これらの複雑なシステムでは、信号ならびに関連する接地および多電圧パッドを、チップから支持パッケージへ、次いで数百の外部接続へと接続することが必要とされる。これらの装置においては、従来の周辺のパッド構造の空間が足りなくなり、フリップチップ配線で用いられるパッドアレイ構造が実行可能な好ましいオプションとなる。
【０００３】
フリップチップ配線がこれらの高性能の装置のために普及した別の理由は、短いＩ／Ｏ配線によってもたらされた付加的な電気的性能と、チップ上に必要とされる、正確な位置への電源および接地接続を支持するフリップチップ配線の能力とである。
【０００４】
フリップチップ配線を実現するための、現在一般的に利用可能な高性能パッケージングソリューションのうちいくつかは、積層された薄膜を用いる、多層セラミック基板、ガラスセラミック基板、および積層型多層プリント配線板（ＰＷＢ）を含む。表面マウントの応用例ではこれらのパッケージのほとんどが用いられる。フリップチップ配線を備えたパッケージは、表面マウントアセンブリ温度の衝撃に耐え得るものでなければならず、かつ、予期される使用条件に対して、フリップチップ接合部および外部のボール接合部に対する許容可能なボードレベルの信頼性を有する。
【０００５】
パッケージ内に配置されるフリップチップダイは、裏返され、ダイの活性面のほとんどを覆うバンプアレイ形式で、チップの活性面上の導電ボールまたはバンプを介して、パッケージまたは基板上にパターニングされた導体に接続されなければならない。ダイと基板の間の接合部の耐用年数を延ばすために、典型的にはエポキシの欠肉材料が供給され、接合部のまわりで硬化してその界面をともに保持することを可能にする。この段階では、結果として生じるアセンブリは一般的にキャップレスと称され、このキャップレス形式で装置を展開させるエンドユーザもいる。エンドアプリケーションに応じて、ヒートシンク、ヒートスプレッダ、および封止材料の組合せを伴うさまざまな熱強化方法を適用してもよい。これらの方法のうちいくつかの熱的かつ機械的な影響は、含まれる材料および界面の数のせいで、取組むべき課題となる可能性がある。
【０００６】
図１は、外部のプリント回路板に接続するための外部のはんだボール１０６を備えた典型的な基板１０５を用いる先行技術のフリップチップボールグリッドアレイパッケージの断面図を示す。リム（Lim）他による米国特許第６，０２０，２２１号には、この種類の構造が開示される。シリコンチップまたはダイ１０７は、ダイ１０７の活性面に形成されるはんだバンプ１０９によって基板１０５に接続されてから、シリコンウェハから分離される。組立中、これらバンプを備えたシリコンダイは、好ましくははんだリフローによって、パッケージ基板１０５の上方の面上のアレイ接点１１１にバンプ１０９が接するように設置されるが、但し、他の取付方法も可能である。ダイと基板との間の空間は、通常、欠肉材料１１０、たとえばエポキシでもって、毛管作用によって埋められる。次いで、材料１１０を適所で硬化させる。欠肉材料は、電気絶縁性であり、必要な場合、熱伝導性であってもよい。
【０００７】
基板の平坦性および剛性を維持するために、補強材１０３が基板１０５の周囲に配置され、エポキシ１０４により適所に保持され得る。リム（Lim）他による米国特許第６，０２０，２２１号にもこの補強材特性が開示される。場合によっては、ダイの装着プロセスの前に補強材を取付けてもよい。ダイ１０７の熱的性能のために、典型的には金属でできたヒートスプレッダまたは被覆ヒートシンク１０１は、サーマルグリース１０８でもってダイ１０７に接続され、エポキシ１０２でもって補強材１０３に接続される。熱強化された構造は公知である。たとえば、キア（Chia）他による米国特許第５，５６８，６８３号は、熱強化されたパッケージを示す。図１には示されないが、はんだバンプ１０９をそれぞれの外部のはんだボール１０６に接続する電気的接続が基板１０５内に形成される。
【０００８】
基板１０５のために有機積層材料を用いることができる。代替的には、米国特許第６，２０１，３０１号においてラン・ホアン（Lan Hoang）が指摘するように、窒化アルミニウム、炭化珪素、ガラスセラミック、およびポリイミドなどの他の材料を、基板１０５のために用いてもよい。これらのフリップチップパッケージ基板は、典型的には、絶縁層間に延在する導体で複数の層に形成される。基板の上面上の複数の電気伝導接触パッド１１１からのトレースは、このトレースが、ダイ１０７に接する面と反対側の外面における対応する外部のボールパッド１１３で終わるまで、次の層を接続する電気的バイアスを経由する。有機材料の場合、これらの層のいくつかは、いっしょに積層されるかまたは一連の積層技術を用いることにより、基板を形成する。セラミック基板の場合、金属回路を頂部に備えた薄いセラミック層を積み重ね、かつ高温で焼成して、所望の構造を得る。高性能のセラミックおよび積層ボールグリッドアレイパッケージ（ＢＧＡ）を提供する製造業者には、富士通、京セラ、ＮＴＫ、３Ｍ（ゴア（Gore））、ユニキャップ（Unicap）およびイビデン（Ibiden）が含まれる。
【０００９】
図２には、図１に記載されるものと類似の材料特性を共有するベース基板１０５を備えた別の先行技術のパッケージが示される。検討しやすくするために、同じ構造および機能を有する要素には同じ参照番号が付される。図２に示される構造では、一体成形のヒートスプレッダカバー２０１がベース基板の補強機能を果たす。一体成形の蓋は、同時に補強および放熱の機能を果たす。
【００１０】
これらの従来の高性能フリップチップパッケージング構造のうちのほとんどに関わる問題は、その構造が比較的複雑であり、製造が困難な可能性があるという点である。これらは、パッケージを形成するために接着されるいくつかの異なった種類の材料を含む。この構造が通常の製作プロセス温度にさらされると、これらの材料間の熱の相互作用により、歪み、平面性の欠如および接触の問題が生じるおそれがある。さらに、通常の構成要素のマウントリフロー温度およびその後の温度、ならびにこのように複雑な複合構造が使用中に経験する電源周期が、熱的かつ機械的な破損につながるおそれがある。
【００１１】
パッケージングされた装置は、異なる熱膨張係数（ＣＴＥ）を有するいくつかの材料をひとつにまとめる。中でもシリコンダイは、ＣＴＥが２．５〜３ｐｐｍ／℃である。基板の種類は、ＣＴＥが約５．０ｐｐｍ／℃であるセラミックから、ＣＴＥが典型的には８〜１２ｐｐｍ／℃であるガラスセラミック、さらには、ＣＴＥが１６．０ｐｐｍ／℃を超える有機積層と様々である。熱硬化性エポキシを基にした封止材料および欠肉は、ＣＴＥが、これらのガラス転移温度Ｔｇよりも低い約１２〜１８ｐｐｍ／℃であり、かつ、これらのＴｇよりはるかに高い５０〜７０ｐｐｍ／℃などの数値であり得る。ヒートシンクおよびヒートスプレッダは、典型的には銅でできており、典型的なＣＴＥ値は１６．５ｐｐｍ／℃である。現代の電子パッケージングにおける課題のうち１つは、対象の温度を超える、密接に適合したＣＴＥを伴う材料を選択することである。このように、構成要素の製造、試験、基板上へのリフロー中の温度のばらつきの通常の発生源と、その後の使用中における電源周期とにより、ＣＴＥの応力により誘起される破損が最小限となり、こうして信頼性が改善される。
【００１２】
図１の構造は、全体的なパッケージ剛性を得るために窓型補強材１０３を用いる。これがない場合、硬化後に欠肉が冷えると基板１０５が曲がる可能性がある。ＣＴＥ値が基板１０５および補強材１０３に適合するように材料を選択する努力がなされるが、温度の範囲に関して完全に適合させることが常に可能とは限らない。図２のカバー構造２０１は、類似の剛性機能を果たす。また、接着１０４におけるいかなる膨張差のばらつきまたは破損も、機能および信頼性の低下につながるおそれがある。ダイ１０７および基板１０５でできた複合構成要素の構造の曲げを最小限にすることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
発明の概要
この発明は、これらのパッケージをより簡単に組立て、組立中の歪みを減じ、高性能パッケージの基本となる機能を変えることなく界面応力を最小限にするために、これらパッケージを製造する際に用いられる構造を向上させることを目的としている。
【課題を解決するための手段】
【００１４】
この発明は、熱強化されたフリップチップＢＧＡパッケージ基板においてヒートシンクを実現するのに必要な材料の種類と界面との数を最小限にする、改善された半導体パッケージを提供する。この発明に従って、ダイのためのキャビティ面積を組込んだ単一の構造は、支持基板および補強材の両方としての役割を果たす。フリップチップ配線が装着されたダイが中にあるキャビティを備えた単一の硬質基板は、単純な製造工程で剛性機能に対処し、より重要なことには、パッケージの壁と床との間で完全に適合したＣＴＥを提供するので、ＣＴＥによる界面の信頼性の問題を生ずることはない。ＣＴＥを、キャビティパッケージの壁および床と適合させることにより、キャビティ床の周辺と内側のキャビティ壁の端部との間にある面内のＣＴＥとＺ−軸のＣＴＥとの差について懸念することなく、封止材料を用いることが可能となる。
【００１５】
外部のボールとの接触点は、ダイの境界内のキャビティ面積における一連のパッドで終わる。この構造上の構成により、動作温度の範囲を超える異なったＣＴＥを有する異質の材料から作られた接着された補強材に関連付けられる界面応力が実質的になくなる。単一体構造は、導電性の配線層を含み、ここでは、導体は、シリコンダイ上の導体を、パッケージの外部にあるはんだボール等の導体に接続するよう形成される。基部とともに用いることのできるいくつかのオプションの上面および封止材料を記載する。
【００１６】
この単一体構造の形状により、これを、ダイを保護する封止材料を受取るための容器またはダムとして用いることが可能となる。さらに、床および壁の性質が同じなので、この構成は、適切なＣＴＥを有する封止材料を選択するのに適している。
【００１７】
同様に、この発明の特徴として、キャビティ壁は連続する基板の一部であるので、回路機能をいくらか壁に延在させることが可能である。特に、壁におけるプレートコンデンサは、ダイの近くで高周波数のバイパスコンデンサとしての役割を果たすことができる。単一体構造の壁は、高周波数のバイパスのために１つ以上のチップコンデンサを形成する、間に差込まれた導電性の層を含み得る。単一体構造が、主として、セラミックまたはガラス材料などの適度な誘電率（５〜９ｐｐｍ／℃）を伴う材料から形成される場合、導電性および絶縁性の材料が、連続する薄い層に形成されて、誘電体としてセラミックを備えた平行なプレートコンデンサを作り出し得る。シリコンチップに隣接してコンデンサを配置することにより、シリコンチップが経験する電源および接地電圧に対し即座に電荷安定性がもたらされ、これにより、グラウンドバウンスが減じられ、集積回路装置の高速の切換特性が改善される。
【発明を実施するための最良の形態】
【００１８】
詳細な説明
図３は、パッケージ３０５が周囲の壁３０５ａによって囲まれる中央の凹型領域を備えた一体構造を含む、この発明の一実施例を示す。シリコンダイ１０７は中央の凹型領域内に位置決めされて、はんだバンプ１０９によって中央の凹型領域において複数の接点１１１に電気的に接続され、欠肉エポキシ１１０によって適所に保持される。図１および図２の先行技術の構造とは異なり、パッケージ３０５は単に平坦なだけではなく、下方の基板床領域３０５ｂを備えた単一の連続片として周囲の壁３０５ａを組込む。この構造自体は、先行技術の構造で用いられるのと類似の材料特性を有し得る。パッケージ３０５のための材料積層は、ＣＴＥが１２ｐｐｍ／℃であるＨｉＴＣＥ集積回路基板として、京セラ（日本）から調達され得る。パッケージ３０５では、図示のとおり、キャビティ床の接続金属は、ダイ１０７上のバンプ１０９の類似の配置に対応する一連の接触パッド１１１を規定するようパターニングされる。接触パッド１１１は好ましくは銅であり、これがニッケルおよび次に金でめっきされてから、バンプ１０９が形成される。接触パッド１１１からのバイアスおよびトレースは、金属化層および絶縁材料を通って進み、外部のボールパッド１１３に達して外部のボール１０６に接触するようにする。
【００１９】
床または下方の基板層３０５ｂを形成し、パッケージ３０５の壁３０５ａを単一の片として堅くすることにより、接着される従来の金属補強材１０３に通常関連付けられる熱の不整合がなくなり、図１および図２の構造に生じるおそれのある層間剥離の可能性もなくなる。
【００２０】
パッケージ３０５においてシリコンダイ１０７を実現するためのいくつかの構造が、より簡単な構造を利用して示される。
【００２１】
図３では、好ましくは薄さに対応した金属でできたヒートスプレッダ１０１が、サーマルグリース１０８でシリコンダイ１０７に接続され、エポキシ１０２で不連続な部分に接着させることによりパッケージ３０５の壁３０５ａの頂部に取付けられる（不連続なので、空気または溜まった水分をリフロー中に逃すことが可能となる）。これにより、完全なヒートシンクを備えた、熱強化されたパッケージが作り出される。
【００２２】
図４では、シリコンダイ１０７は露出されたままであるが、熱伝導性の封止材料４１１によって保持および保護される。シリコンダイ１０７の裏面は、キャビティ壁３０５ａの頂部と水平に位置決めされる。より低プロファイルの熱強化されたパッケージが結果として生じる。同様に、この実施例における封止材料は、一体型のキャビティ床およびダム壁と接触しており、異なった材料の膨張差とその付近で起こり得る層間剥離との可能性を最小限にする。
【００２３】
図５には、このパッケージングを用いて別の実施例が示され、ここでは、熱放散は主要な目的ではないかもしれないが、シリコンダイを覆い、かつ低プロファイルのパッケージを作り出す必要性を最優先にすることができる。この実施例では、シリコンダイ５０７は装着の前に薄くされるので、封止材料は、ダイ全体および近接する面積を完全に覆うことができる。この構成の熱の必要性に合わせて封止材料を選択することができる。こうして、図５では、ダイ５０７がパッケージ３０５内の凹部に配置され、封止材料５１１がダイ５０７の側面および露出された面の両方を覆う。
【００２４】
図６では、埋込型または組込式のヒートスプレッダ６０１は、ダイ５０７の露出された面を覆い、封止材料６１１と嵌合してダイ５０７を保護し、所望の場合、外部のヒートシンク（図示せず）のために取付けられる。
【００２５】
パッケージ壁におけるチップコンデンサ
図７には、パッケージ壁３０５ａおよび下方の基板面積３０５ｂの一部がより詳細に示され、パッケージ３０５内の電気的接続のいくつかが例示される。図７の実施例では、高くなった周囲の壁領域３０５ａは、１つ以上のチップコンデンサを含む。各コンデンサは、各コンデンサプレート７１２および７１３が複数の層を有し、１つのプレートの層が他のプレートの層と交互し、絶縁によって隔てられるように形成される。図７では、コンデンサプレート７１２の層７１２ａ、７１２ｂおよび７１２ｃは、コンデンサプレート７１３の層７１３ａ、７１３ｂおよび７１３ｃと交互する。薄い絶縁層によってのみ隔てられるこれらの層を近接させて配置することにより、静電容量値を大きくすることができる。さらに、チップコンデンサ（またはコンデンサ）をパッケージ壁内に配置することにより、チップの近くにコンデンサが据えられるので、高速の切換えが存在する状態で安定した電源電圧を維持することができる。特に、コンデンサは、シリアル入出力バス上で発生する高速の入出力切換に対応することができる。
【００２６】
図７はまた、下方の基板面積３０５ｂ内の金属化層７１４を示す。はんだボール１０６はボールパッド１１３に結合され、これらボールパッド１１３は、バイアス７１６を介して、金属化層７１４のうちの１つにおける導体７１５に接続される。１つの金属化層における導体は、さらに他のバイアス７１５を介して、さらに他の導体に接続され、最終的には（先の図に示される）パッケージ接触パッド１１１に接続され得る。こうして、パッケージの外部にあるはんだボール１０６と（先の図に示される）はんだバンプ１０９との間が電気的に接続される。
【図面の簡単な説明】
【００２７】
【図１】平坦な積層された基板を有する先行技術のパッケージ構造を示す断面図である。
【図２】平坦な積層された基板を有する先行技術のパッケージ構造を示す断面図である。
【図３】パッケージ基板および周囲の壁をともに含む一体構造を有し、かつ、熱強化のためのいくつかの異なる構成を有する、この発明に従ったパッケージ構造を示す図である。
【図４】パッケージ基板および周囲の壁をともに含む一体構造を有し、かつ、熱強化のためのいくつかの異なる構成を有する、この発明に従ったパッケージ構造を示す図である。
【図５】パッケージ基板および周囲の壁をともに含む一体構造を有し、かつ、熱強化のためのいくつかの異なる構成を有する、この発明に従ったパッケージ構造を示す図である。
【図６】パッケージ基板および周囲の壁をともに含む一体構造を有し、かつ、熱強化のためのいくつかの異なる構成を有する、この発明に従ったパッケージ構造を示す図である。
【図７】コンデンサをいかに周囲の壁に組込むかを示す、この発明に従ったパッケージ構造を詳細に示す断面図である。
【図１】
2004523128.tif 000003
【図２】
2004523128.tif 000004
【図３】
2004523128.tif 000005
【図４】
2004523128.tif 000006
【図５】
2004523128.tif 000007
【図６】
2004523128.tif 000008
【図７】
2004523128.tif 000009
【国際公開パンフレット】
2004523128.tif 000010
2004523128.tif 000011
2004523128.tif 000012
2004523128.tif 000013
2004523128.tif 000014
2004523128.tif 000015
2004523128.tif 000016
2004523128.tif 000017
2004523128.tif 000018
2004523128.tif 000019
2004523128.tif 000020
2004523128.tif 000021
2004523128.tif 000022
2004523128.tif 000023
2004523128.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004523128.tif 000025
【国際調査報告】
2004523128.tif 000026
2004523128.tif 000027
2004523128.tif 000028