(57)【要約】【課題】改良されたデータキャリアと改良された集積回路とを実現すること。【解決手段】データキャリア（２）、またはデータキャリア（２）用の集積回路（４１）は、メモリ（５４）を有し、このメモリは、データキャリア（２）または集積回路（４１）の中間動作状態の重要な中間動作状態情報（ＺＳ， ＣＩ１６， ＣＩ２０， ＢＲＳ）を格納するように設計されていて、かつ、メモリ制御装置（５１）を有し、このメモリ制御装置は、中間動作状態の重要な情報の発生後に、この中間動作状態情報がメモリ（５４）に格納されるように制御し、かつ、制御装置（５１）を有し、この制御装置は、障害発生なく動作するために必要な供給電圧（Ｖ）が存在しないことが検出された後に、この欠落によって中断された通信シーケンスの実行の間に、供給電圧（Ｖ）が再び存在することが次に検出された後に、データキャリア（２）または集積回路（４１）が、メモリ（５４）に重要な中間動作状態情報（ＺＳ， ＣＩ１６， ＣＩ２０， ＢＲＳ）が格納されている中間動作状態に制御されるように、設計されている。【選択図】図２
2004528663.tif 000002
【特許請求の範囲】
【請求項１】
通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するための通信手段を有するデータキャリアであって、前記通信シーケンスが、いくつかの通信ステップを有し、かつ、前記データキャリア内で、特定の通信ステップの１つの通信ステップの結果として中間動作状態が起こり、かつ、前記データキャリア内で、特定の中間動作状態の１つの中間動作状態の重要な中間動作状態情報が発生し、かつ、前記データキャリアが、前記データキャリアの動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段を有し、かつ、前記データキャリアが、情報を格納するためのメモリ手段を有し、前記メモリ手段が、中間動作状態の重要な前記中間動作状態情報を格納するように設計されていて、かつ、前記データキャリアが、メモリ制御手段を有し、当該メモリ制御手段が、中間動作状態の重要な中間動作状態情報が発生した後に、中間動作状態の重要なこの中間動作状態情報が前記メモリ手段に格納されるように制御するように設計されていて、かつ前記データキャリアが、制御手段を有し、当該制御手段が次のように設計されている、すなわち、前記少なくとも１つの動作変数が存在しないことが検出された後、前記少なくとも１つの動作変数が存在しないことに起因して中断された前記通信シーケンスの前記実行の間に、前記少なくとも１つの動作変数が再び存在することが前記検出手段によって次に検出された後に、前記データキャリアが、前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に制御されるように、設計されている、データキャリア。
【請求項２】
前記検出手段が、前記データキャリアが動作するための十分に高い供給電圧の存在を検出するように設計されている、請求項１に記載のデータキャリア。
【請求項３】
制御手段が次のように設計されている、すなわち、前記データキャリアが、少なくとも１つの動作変数が存在しないことが検出される前の最後の前記中間動作状態情報として前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に制御されるように設計されている、請求項１に記載のデータキャリア。
【請求項４】
前記制御手段が、競合防止手順を実行している間に起こる少なくとも１つの中間動作状態に前記データキャリアが制御されるように、設計されている、請求項１に記載のデータキャリア。
【請求項５】
前記制御手段が、パスワード手順を実行する結果として起こる中間動作状態に前記データキャリアが制御されるように、設計されている、請求項１に記載のデータキャリア。
【請求項６】
前記メモリ手段が、ＦＲＡＭによって形成されている、請求項１に記載のデータキャリア（２）。
【請求項７】
前記メモリ手段が、少なくとも２つのメモリ段を有し、各メモリ段が容量形セルを有し、かつ前記２つのメモリ段が、中間動作状態の重要な前記中間動作状態情報を限られた時間だけ格納するのに適している、請求項１に記載のデータキャリア。
【請求項８】
消去手段を有する請求項１に記載のデータキャリアであって、当該消去手段が、前記メモリ手段に格納されている中間動作状態の重要な前記それぞれの中間動作状態情報を削除できるように、前記メモリ手段を消去できる、データキャリア。
【請求項９】
通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するための通信手段を有する、データキャリア用の集積回路であって、前記通信シーケンスが、いくつかの通信ステップを有し、かつ、前記集積回路内で、特定の通信ステップの１つの通信ステップの結果として中間動作状態が起こり、かつ、前記集積回路内で、特定の中間動作状態の１つの中間動作状態の重要な中間動作状態情報が発生し、かつ、前記集積回路が、前記集積回路の動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段を有し、かつ、前記集積回路が、情報を格納するためのメモリ手段を有し、前記メモリ手段が、中間動作状態の重要な前記中間動作状態情報を格納するように設計されていて、かつ、前記集積回路が、メモリ制御手段を有し、当該メモリ制御手段が、中間動作状態の重要な中間動作状態情報が発生した後に、中間動作状態の重要なこの前記中間動作状態情報が前記メモリ手段に格納されるように制御するように設計されていて、かつ、前記集積回路が、制御手段を有し、当該制御手段が次のように設計されている、すなわち、前記少なくとも１つの動作変数が存在しないことが検出された後、前記少なくとも１つの動作変数が存在しないことに起因して中断された前記通信シーケンスの前記実行の間に、前記少なくとも１つの動作変数が再び存在することが前記検出手段によって次に検出された後に、前記集積回路が、前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に制御されるように、設計されている、集積回路。
【請求項１０】
前記検出手段が、前記集積回路が動作するための十分に高い供給電圧の存在を検出するように設計されている、請求項９に記載の集積回路。
【請求項１１】
制御手段が次のように設計されている、すなわち、前記集積回路が、少なくとも１つの動作変数が存在しないことが検出される前の最後の前記中間動作状態情報として前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に、制御されるように設計されている、請求項９に記載の集積回路。
【請求項１２】
前記制御手段が、競合防止手順を実行している間に起こる少なくとも１つの中間動作状態に前記集積回路が制御されるように、設計されている、請求項９に記載の集積回路。
【請求項１３】
前記制御手段が、パスワード手順を実行する結果として起こる中間動作状態に前記集積回路が制御されるように、設計されている、請求項９に記載の集積回路。
【請求項１４】
前記メモリ手段が、ＦＲＡＭによって形成されている、請求項９に記載の集積回路。
【請求項１５】
前記メモリ手段が、少なくとも２つのメモリ段を有し、各メモリ段が容量形セルを有し、かつ前記２つのメモリ段が、中間動作状態の重要な前記中間動作状態情報を限られた時間だけ格納するのに適している、請求項９に記載の集積回路。
【請求項１６】
消去手段を有する請求項９に記載の集積回路であって、当該消去手段が、前記メモリ手段に格納されている中間動作状態の重要な前記それぞれの中間動作状態情報を削除できるように、前記メモリ手段を消去できる、集積回路。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、データキャリアと、データキャリア用の集積回路であって、通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するための通信手段を有し、前記通信シーケンスが、いくつかの通信ステップを有し、かつ、前記データキャリア内で、特定の通信ステップの１つの通信ステップの結果として中間動作状態が起こり、かつ、前記データキャリア内で、特定の中間動作状態の１つの中間動作状態の重要な中間動作状態情報が発生し、かつ、前記データキャリアが、前記データキャリアまたは前記集積回路の動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段を有する、データキャリアと集積回路に関する。
【０００２】
【従来の技術】
このようなデータキャリアと、データキャリア用の集積回路は、規格ＩＳＯ／ＩＥＣ １８０００−３−５（２００１年３月１日）、参照番号ＩＳＯ／ＷＤ １８０００−３−ｖ４０−５の提案に開示されていて、従って公知である。提案された公知の実施例によると、次のことが予見される。すなわち、通信ステーションとこのタイプのデータキャリアまたはデータキャリア用の集積回路との間の通信シーケンスの実行の後、到達した最終的な動作状態の特性情報がメモリに格納される。正確に記すと、この格納は、通信ステーションからデータキャリアまたは集積回路に伝送される停止コマンドによって行われ、この停止コマンドの結果、該当するデータキャリアまたは該当する集積回路は停止してしまう。従って、このアイドル状態においては、データキャリアまたは集積回路は、この通信ステーションからのプロンプトコマンドに反応できない。このことは、上記規格の提案の第６．５．３．２．３．２．３項「Ｆｕｌｌｙ Ｍｕｔｅｄ Ｒｅｐｌｙ Ｍｏｄｅ（完全無応答モード）」に記載されている。
【０００３】
この公知のデータキャリアまたは公知の集積回路の場合、通信ステーションは、定期的に作動停止と再起動を繰り返すので、次のような状況が起こることがある。すなわち、通信シーケンスに従う通信の間に、通信ステーションが作動停止される結果として、データキャリアまたは集積回路において供給電圧が欠落し、この結果、その通信シーケンスの実行の間に特定の中間動作状態にしか達っせず、必要な最終動作状態に達しないという状況である。この場合、公知のデータキャリアまたは公知の集積回路が達した特定の中間動作状態に関する情報は、供給電圧が存在しないため失われる。この結果、通信ステーションが再起動されるとき、公知のデータキャリアは、中断された前の通信シーケンスを再び最初から開始しなければならない。この結果、通信ステーションと多数の公知のデータキャリアの間の通信を完了するのに必要な時間が、通信ステーションが不変に起動されたままである場合よりもずっと長いという不都合な状況が、相対的に頻繁に起こるという欠点がある。
【０００４】
【課題を解決するための手段】
本発明の目的は、前述した問題を解決して、改良されたデータキャリアと改良された集積回路を実現することである。
【０００５】
上記の目的を達成するため、本発明によるデータキャリアには、本発明による特徴が設けられていて、これによって本発明によるデータキャリアは、次のように特徴付けることができる。すなわち、
【０００６】
通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するための通信手段を有するデータキャリアであって、前記通信シーケンスが、いくつかの通信ステップを有し、かつ、前記データキャリア内で、特定の通信ステップの１つの通信ステップの結果として中間動作状態が起こり、かつ、前記データキャリア内で、特定の中間動作状態の１つの中間動作状態の重要な中間動作状態情報が発生し、かつ、前記データキャリアが、前記データキャリアの動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段を有し、かつ、前記データキャリアが、情報を格納するためのメモリ手段を有し、前記メモリ手段が、中間動作状態の重要な前記中間動作状態情報を格納するように設計されていて、かつ、前記データキャリアが、メモリ制御手段を有し、当該メモリ制御手段が、中間動作状態の重要な中間動作状態情報が発生した後に、中間動作状態の重要な前記中間動作状態情報が前記メモリ手段に格納されるように制御するように設計されていて、かつ前記データキャリアが、制御手段を有し、当該制御手段が次のように設計されている、すなわち、前記少なくとも１つの動作変数が存在しないことが検出された後、前記少なくとも１つの動作変数が存在しないことに起因して中断された前記通信シーケンスの前記実行の間に、前記少なくとも１つの動作変数（Ｖ）が再び存在することが前記検出手段によって次に検出された後に、前記データキャリアが、前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に制御されるように、設計されている、データキャリア。
【０００７】
前述した目的を達成するための、本発明による集積回路の特徴は、通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するための通信手段を有する、データキャリア用の集積回路であって、前記通信シーケンスが、いくつかの通信ステップを有し、かつ、前記集積回路内で、特定の通信ステップの１つの通信ステップの結果として中間動作状態が起こり、かつ、前記集積回路内で、特定の中間動作状態の１つの中間動作状態の重要な中間動作状態情報が発生し、かつ、前記集積回路が、前記集積回路の動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段を有し、かつ、前記集積回路が、情報を格納するためのメモリ手段を有し、前記メモリ手段が、中間動作状態の重要な前記中間動作状態情報を格納するように設計されていて、かつ、前記集積回路が、メモリ制御手段を有し、当該メモリ制御手段が、中間動作状態の重要な中間動作状態情報が発生した後に、中間動作状態の重要なこの前記中間動作状態情報が前記メモリ手段に格納されるように制御するように設計されていて、かつ前記集積回路が、制御手段を有し、当該制御手段が次のように設計されている、すなわち、前記少なくとも１つの動作変数が存在しないことが検出された後、前記少なくとも１つの動作変数が存在しないことに起因して中断された前記通信シーケンスの前記実行の間に、前記少なくとも１つの動作変数が再び存在することが前記検出手段によって次に検出された後に、前記集積回路が、前記メモリ手段に重要な中間動作状態情報が格納されている中間動作状態に制御されるように、設計されている点である。
【０００８】
本発明による特徴を設けることは、回路工学の観点においては簡単であり、また、次のことを実現するための追加のコストは小さい。すなわち、本発明によるデータキャリアと本発明による集積回路の場合、通信シーケンスの実行の間に達した特定の中間動作状態についての情報が格納されるようにし、これによって、データキャリアまたは集積回路が障害発生なく動作するために必要な動作変数の欠落時に、ある中間動作状態にすでに達したことの情報が保持され、これによって、データキャリアまたは集積回路が障害発生なく動作するために必要な動作変数が再び存在するときに、データキャリアまたは集積回路を、以前に達した中間動作状態に、簡単な方法によってただちに戻すことができるようにすることである。これは、通信シーケンスの実行の間にデータキャリアが障害発生なく動作するために必要な動作変数が欠落または欠如した後に、部分的に実行された通信シーケンスを再び最初から開始する必要性を回避する簡単な方法である。これによって、通信ステーションと、その通信ステーションとの通信リンク内の多数のデータキャリアの間の全体的な通信時間が大幅に短縮される。
【０００９】
本発明によるデータキャリアまたは本発明による集積回路の場合、データキャリアまたは集積回路の動作に必要な少なくとも１つの動作変数の存在を検出するための検出手段は、データキャリアまたは集積回路に作用する電磁界の強さを検出するように設計することができる。検出手段が、データキャリアまたは集積回路が動作するための十分に高い供給電圧の存在を検出するように設計される場合には、特に有利であることが判明した。このタイプの実施例は、回路工学の観点においては達成が特に簡単であることを特徴とする。
【００１０】
本発明によるデータキャリアまたは本発明による集積回路の場合、制御手段が、次のように設計される場合に、特に有利であることが判明した。すなわち、データキャリアまたは集積回路が、少なくとも１つの動作変数が存在しないことが検出される前の最後の中間動作状態情報としてメモリ手段に重要な中間動作状態情報が格納されている、中間動作状態に制御されるように、制御手段が設計されることである。これによって、著しく短い全体的な通信時間が保証される。しかしながら、本発明によるデータキャリアまたは本発明による集積回路の場合、特定の状況においては、最後ではなく最後の１つ前またはそれより前の中間動作状態情報として重要な中間動作状態情報が格納されている、中間動作状態に、データキャリアまたは集積回路を制御することが有利な場合があることが、明らかに判明している。また、このタイプのデータキャリアまたはこのタイプの集積回路は、少なくとも１つの参照変数が存在しないことが検出される前に中間動作状態情報が発生してなく、かつ少なくとも１つの参照変数が存在しないことが検出された後にのみ起こりうる中間動作状態に対応する中間動作状態、に制御することも可能である。
【００１１】
本発明によるデータキャリアまたは集積回路の場合、制御手段が次のように設計される場合に、特に有利であることが判明した。すなわち、データキャリアまたは集積回路が、競合防止手順を実行している間に起こる少なくとも１つの中間動作状態に制御されるように、制御手段が設計されることである。この実施例が特に有利である理由は、特に、競合防止手順の実行が、通信シーケンスの中で相対的に長い時間がかかるため、公知のデータキャリアまたは公知の集積回路の場合のように、通信シーケンスを絶えず再実行する、従って競合防止手順を再実行することが、相対的に大きな時間の浪費となるためである。このことは、本発明によるデータキャリアまたは本発明による集積回路においては有利に回避される。その理由は、本発明による方策を設けることによって、通信シーケンスの実行の間に、ある通信ステップが完了した後に中断された競合防止手順を、その完了した通信ステップの後から再び続行することができるためである。
【００１２】
本発明によるデータキャリアまたは集積回路の場合、データキャリアまたは集積回路が、パスワード手順を実行する結果として起こる中間動作状態に制御されるように、制御手段を設計することが、非常に有利であることも判明した。パスワード手順の実行は、通信シーケンスの実行において重要なステップであることが相対的にしばしばある。この理由により、すでに実行されたパスワード手順の後から通信シーケンスを（必要な場合に）続行するのが有利である。
【００１３】
重要な中間動作状態情報を格納するためのメモリ手段の実施例に関して、メモリ手段がＦＲＡＭによって形成される場合に、非常に有利であることが判明した。このタイプのメモリ手段は、記録が高速に行われ、かつ、情報は不揮発的に格納されるという利点を有する。
【００１４】
しかしながら、重要な中間動作状態情報を格納するためのメモリ手段の実施例に関して、メモリ手段が、少なくとも２つのメモリ段を有し、各メモリ段が容量形セル（ｃａｐａｃｉｔｉｖｅ ｃｅｌｌ）を有し、かつ２つのメモリ段が、中間動作状態の重要な中間動作状態情報を限られた時間だけ格納するのに適している場合も、有利であることが判明した。それ自体が公知であるこのタイプの解決策も、本発明によるデータキャリアまたは本発明による集積回路に関連して非常に有利である。
【００１５】
メモリ手段に関してさらに言及しておくべき点として、できるだけ高速に記録でき、かつ情報を不揮発的に格納できる他のメモリ手段、例えば、バッテリーバッファリング式（ｂａｔｔｅｒｙ−ｂｕｆｆｅｒｅｄ）またはコンデンサバッファリング式（ｃａｐａｃｉｔｏｒ−ｂｕｆｆｅｒｅｄ）のＳＲＡＭまたはＤＲＡＭ、またはさらに単純なフリップフロップ段も、使用できる。
【００１６】
本発明によるデータキャリアと本発明による集積回路の場合、重要な中間動作状態情報を格納するためのメモリ手段を消去することのできる消去手段が設けられる場合にも、特に有利であることが判明した。このタイプの実施例は、メモリ手段がＦＲＡＭによって形成される場合に特に有利であることが判明した。
【００１７】
本発明の上述した観点とさらなる観点は、実施例の以下の例から導くことができ、実施例のこれらの例を使用して以下に説明する。
【００１８】
以下に、図面に示されている実施例の例を参照して、本発明についてさらに説明する。しかしながら、本発明はこれらの実施例に限定されない。
【００１９】
【発明を実施するための形態】
図１は、通信ステーション１を示す。この通信ステーション１は、データキャリア２と通信するように設計されかつ設けられている。このデータキャリア２は、図２に示されていて、後に詳しく説明する。通信ステーション１は、通信手段３を有し、その実施例については後に詳しく説明する。通信手段３は、このタイプの通信時に実行される通信シーケンスに従ってデータキャリア２と通信するように設計されている。この通信シーケンスは、いくつかの通信ステップを有し、これらの通信ステップについては後からさらに詳しく説明する。
【００２０】
通信ステーション１は、マイクロコンピュータ４を有する。マイクロコンピュータ４の代わりに、ワイヤードロジック回路を設けることもできる。
【００２１】
マイクロコンピュータ４は、シーケンス制御手段５を有する。シーケンス制御手段５は、ホストコンピュータにバスリンクＢによって接続され、かつ、マイクロコンピュータ４によって実現される多数の手段を制御できる。シーケンス制御手段５は、スイッチング手段６を有し、このスイッチング手段を利用することにより、通信ステーション１と、結果的に通信シーケンスの実行を作動停止および再起動することができ、これは、このタイプの通信シーケンスの実行中であっても可能である。この場合、通信ステーション１が作動停止されると、信号、すなわちキャリア信号（後からさらに詳しく説明する）が通信ステーション１によって送られず、従ってデータキャリアに伝送されない。通信ステーション１においてこのことを実現する方法については、本明細書では詳しく説明しない。
【００２２】
マイクロコンピュータ４は、クロック信号生成手段７も有する。このクロック信号生成手段７は、クロック信号ＣＬＫ１を生成し、クロック信号ＣＬＫ１は、シーケンス制御手段５に送られる。さらに、マイクロコンピュータ４は、メモリ手段８を有する。このメモリ手段８は、データとその他の情報を格納できる。メモリ手段は、ステーションデータＲＤＡを格納する。データキャリアデータＴＤＡも、メモリ手段８に格納できる。
【００２３】
さらに、マイクロコンピュータ４の利用によって、多数の手段を実現でき、これらの手段については後から説明する。
【００２４】
マイクロコンピュータ４の利用によって、ウェイクアップ信号生成手段９が実現される。このウェイクアップ信号生成手段９は、ここにシーケンス制御手段５から制御情報ＣＩ１を送ることができ、かつ、ウェイクアップ信号ＷＵＰを生成するように設計されている。
【００２５】
マイクロコンピュータ４の利用によって、ウェイクアップ応答信号検出手段１０も実現される。このウェイクアップ応答信号検出手段は、ここにウェイクアップ応答信号ＵＰＲを送ることができ、かつ、制御情報ＣＩ４を生成することができる。制御情報ＣＩ４は、シーケンス制御手段５に送ることができる。
【００２６】
さらに、マイクロコンピュータ４の利用によって、第一連続番号問合せ信号生成手段１１が実現される。この第一連続番号問合せ信号生成手段１１は、ここにシーケンス制御手段５から制御情報ＣＩ５を送ることができ、かつ、第一連続番号問合せ信号ＳＮＡ１を生成できる。
【００２７】
さらに、マイクロコンピュータ４の利用によって、競合検出手段１３を有する連続番号信号検出手段１２が実現される。この連続番号信号検出手段１２には、連続番号信号ＳＮＳを送ることができる。連続番号信号検出手段１２は、連続番号データＳＮＤか、制御情報ＣＩ８または制御情報ＣＩ９のいずれかを生成して、シーケンス制御手段５に送信することができる。制御情報ＣＩ８は、少なくとも２つの連続番号信号ＳＮＳの競合が競合検出手段１３によって検出された場合に発生する。制御情報ＣＩ９は、少なくとも２つの連続番号信号ＳＮＳが競合検出手段１３によって検出された後、特定の時間ＴＶが経過した後に、連続番号信号検出手段１２によって連続番号が検出も判断もされなかった場合に発生する。連続番号データＳＮＤと、２種類の制御情報ＣＩ８とＣＩ９は、シーケンス制御手段５に送ることができる。
【００２８】
さらに、マイクロコンピュータ４の利用によって、競合表示信号生成手段１４が実現される。この競合表示信号生成手段１４は、ここにシーケンス制御手段５から制御情報ＣＩ１０を送ることができ、かつ、競合表示信号ＣＯＬを生成できる。
【００２９】
さらに、マイクロコンピュータ４の利用によって、第二連続番号問合せ信号生成手段１５が実現される。この第二連続番号問合せ信号生成手段１５は、ここにシーケンス制御手段５から制御情報ＣＩ１３を送ることができ、かつ、第二連続番号問合せ信号ＳＮＡ２を生成できる。
【００３０】
さらに、マイクロコンピュータ４の利用によって、アクノレッジ信号生成手段１６が実現される。このアクノレッジ信号生成手段１６は、ここにシーケンス制御手段５から制御情報ＣＩ１５を送ることができ、かつ、アクノレッジ信号ＱＩＴを生成できる。
【００３１】
さらに、マイクロコンピュータ４の利用によって、パスワード問合せ信号検出手段１７が実現される。このパスワード問合せ信号検出手段１７は、ここにパスワード問合せ信号ＰＷＡを送ることができ、かつ、制御情報ＣＩ１８を生成できる。この制御情報ＣＩ１８はシーケンス制御手段５に送ることができる。
【００３２】
さらに、マイクロコンピュータ４の利用によって、パスワード信号生成手段１８が実現される。このパスワード信号生成手段１８は、ここにシーケンス制御手段５から制御情報ＣＩ１９を送ることができ、かつ、パスワード信号ＰＷＳを生成できる。
【００３３】
さらに、マイクロコンピュータ４の利用によって、スタンバイ信号ＢＲＳを送ることができ、かつ、制御情報ＣＩ２２を生成するように設計されているスタンバイ信号検出手段１９を、実現する事が出来る。この制御情報ＣＩ２２は、シーケンス制御手段５に送ることができる。
【００３４】
さらに、マイクロコンピュータ４の利用によって、データ処理手段２０が実現される。このデータ処理手段２０は、データを処理するため、正確に記すと、ステーションデータＲＤＡを処理するためと、データキャリアデータＴＤＡを処理するために、設計されかつ設けられている。
【００３５】
さらに、マイクロコンピュータ４の利用によって、シーケンス制御手段５から制御情報ＣＩ２３を送ることができ、かつ、読み取りコマンドＬＣＯを生成できる読み取りコマンド生成手段２１が、実現される。
【００３６】
さらに、マイクロコンピュータ４の利用によって、シーケンス制御手段５から制御情報ＣＩ２５を送ることができ、かつ、書き込みコマンドＳＣＯを生成できる書き込みコマンド生成手段２２が、実現される。
【００３７】
さらに、マイクロコンピュータ４の利用によって、シーケンス制御手段５から情報ＣＩ２７を送ることができ、かつ、消去コマンドＥＣＯを生成できる消去コマンド生成手段２３が、実現される。
【００３８】
マイクロコンピュータ４の利用によって、その他の手段、例えば、アイドルコマンド生成手段と、他のいくつかの手段も実現される。これらの手段については、本明細書では詳しく説明しない。
【００３９】
上述したように、通信ステーション１は、少なくとも１つのデータキャリア２と通信するための通信手段３を有する。この場合、通信手段３は、シーケンス制御手段５と、上述した手段９〜２３とを有する。
【００４０】
さらに、マイクロコンピュータ４の利用によって、符号化手段２４と復号化手段２５とが実現される。符号化手段２４は、ここに送られる信号を符号化するように設計されかつ設けられている。ここで留意すべき点として、ＷＵＰ、ＳＮＡ１、ＳＮＡ２、ＱＩＴ、ＰＷＳ、ＲＤＡ、ＬＣＯ、ＳＣＯ、ＥＣＯを符号化するために符号化手段２４に送られる信号は、符号化手段２４によって符号化されるデジタルデータである。復号化手段２５は、符号化された形式で復号化手段２５に送られる信号を復号化するように設計されかつ設けられている。これによって復号化手段は、この実施例の場合、信号ＵＰＲ、ＳＮＳ、ＰＷＡ、ＢＲＳ、ＴＤＡを送信する。
【００４１】
さらに、通信ステーション１は、符号化手段２４のダウンストリームに変調手段２６を有する。さらに、キャリア信号ＣＳを生成できるキャリア信号発生器２７が設けられている。このキャリア信号ＣＳは、変調手段２６に送られ、符号化手段２４によって送信された信号に関連して変調される。この実施例の場合には、振幅変調が行われる。しかしながら、周波数変調、または位相変調、またはさらに別のタイプの変調を行うための手段を設けることもできる。変調手段２６のダウンストリームには、その出力信号が、適合化手段２９に送られる第一増幅器２８が存在する。この適合化手段２９からは、増幅された信号が伝送手段３０に転送される。伝送手段３０は、ここに送られた信号をデータキャリア２の伝送手段に伝送するために使用される。データキャリア２については、後からさらに詳しく説明する。この場合、伝送手段３０は、伝送コイルを有し、この伝送コイルは、データキャリア２の伝送手段の中の伝送コイルに変成器によって結合することができる。しかしながら、伝送手段３０は、容量性作用を用いて設計することもできる。また、伝送手段３０は、アンテナとして設計し、電磁波を伝送することによって機能させてもよい。
【００４２】
伝送手段３０は、単に信号の伝送に使用されるのみならず、信号の受信にも使用される。この場合、受信された信号は、通信ステーション１の適合化手段２９を経由して第二増幅器３１に送られる。第二増幅器３１は、そのダウンストリームに、復号化手段２５が接続されている復調手段３２を有する。この場合、復調手段３２は、負荷変調信号を復調するように設計されている。この負荷変調信号は、キャリア信号発生器２７によって生成される非変調キャリア信号ＣＳを負荷変調することによって得られる。負荷変調は、専門家らの間で長い間公知であり、従って本明細書ではこれ以上詳しく説明しない。
【００４３】
以下に、図２によるデータキャリア２の実施例について詳しく説明する。
【００４４】
データキャリア２は、伝送手段４０を有する。この伝送手段４０は、通信ステーション１の伝送手段３０と通信するように設計されている。データキャリア２は、集積回路４１も有する。この集積回路４１には、伝送手段４０が接続されるポート４２が設けられている。ポート４２は、内部の回路供給電圧生成手段４３と、復調手段４４と、変調手段４５とに接続されている。供給電圧生成手段４３は、伝送手段４０によってポート４２に送られる信号を使用して供給電圧Ｖを生成するように設計されかつ設けられている。供給電圧Ｖは、この供給電圧Ｖを必要とする集積回路４１の構成要素すべてに送ることができるが、図面が複雑になるのを避けるために、このことは図２に示されていない。
【００４５】
供給電圧生成手段４３は、いわゆるパワーオン検出手段４６を有する。このパワーオン検出手段４６は、データキャリア２の動作に必要な動作変数の存在を検出するため、正確に記すと、この実施例の場合には、データキャリア２または集積回路４１が障害発生なく動作するために必要な供給電圧Ｖの存在を検出するために、設けられている。供給電圧生成手段４３が、障害発生なく動作するための十分に高い供給電圧Ｖを供給する場合には、パワーオン検出手段４６が、特性信号、すなわちいわゆるパワーオンリセット信号ＰＯＲを「高」レベルで流す。供給電圧生成手段４３が、障害発生なく動作するための十分に高い供給電圧Ｖを供給しない場合には、パワーオンリセット信号ＰＯＲが存在しないか、またはパワーオンリセット信号がそれまでの「高」レベルから「低」レベルに変化する。
【００４６】
復調手段４４は、ポート４２からここに送られる信号を復調するように設計されかつ設けられている。この場合の信号は、通信ステーション１によって送信される。
【００４７】
変調手段４５は、ここに送られる信号を伝送手段４０によって通信ステーション１の伝送手段３０に変調形式で伝送するために、ここに送られる信号を変調するように設けられている。この場合、変調手段４５は、通信ステーション１のキャリア信号発生器２７によって生成される非変調キャリア信号ＣＳを負荷変調するように設計されかつ設けられている。負荷変調は、専門家らの間で長い間公知である。
【００４８】
データキャリア２は、マイクロコンピュータ４７を有する。マイクロコンピュータ４７の代わりに、ワイヤードロジック回路を設けることもできる。
【００４９】
マイクロコンピュータ４７の利用によって、復号化手段４８と符号化手段４９が実現される。復号化手段４８は、復調手段４４のダウンストリームにあり、かつ、通信ステーション１の符号化手段２４によって符号化された信号、すなわちデータ信号を復号化するように設計されかつ設けられている。符号化手段４９は、変調手段４５のアップストリームにあり、かつ、そこに送られる信号を符号化するように設計されていて、正確に記すと、この符号化手段４９によって符号化される信号を通信ステーション１の復号化手段２５によって復号化できるように符号化するように、設計されかつ設けられている。
【００５０】
さらに、マイクロコンピュータ４７の利用によって、データキャリア２または集積回路４１の通信手段５０が実現される。この通信手段５０は、このタイプの通信の間に実行される通信シーケンスに従って少なくとも１つの通信ステーションと通信するように設計されている。この場合、通信シーケンスは、通信ステーション１に関連してすでに説明したように、いくつかの通信ステップを有する。通信手段５０は、マイクロコンピュータ４７によって実現される多数の手段を有する。これらの手段については後からさらに詳しく説明する。
【００５１】
マイクロコンピュータ４７は、シーケンス制御手段５１を有する。このシーケンス制御手段５１は、多数の手段を制御できる。これらの手段については後からさらに詳しく説明する。
【００５２】
さらに、マイクロコンピュータ４７は、クロック信号生成手段５２を有する。このクロック信号生成手段５２は、クロック信号ＣＬＫ２を生成でき、この信号は、シーケンス制御手段５１に送られる。
【００５３】
さらに、マイクロコンピュータ４７は、第一メモリ手段５３と第二メモリ手段５４とを有する。第一メモリ手段５３は、特に、データを格納する、すなわちデータキャリアデータＴＤＡを格納し、かつステーションデータＲＤＡを格納するように設計されかつ設けられている。いわゆるＦＲＡＭによって形成されるのが有利である第二メモリ手段５４は、特殊な情報を格納するように設計されかつ設けられている。この情報については、後からさらに詳しく説明する。
【００５４】
マイクロコンピュータ４７の利用によって、ウェイクアップ信号検出手段５５が実現される。このウェイクアップ信号検出手段５５は、ここにウェイクアップ信号ＷＵＰを送ることができ、かつ、制御情報ＣＩ２を生成できる。この制御情報ＣＩ２は、シーケンス制御手段５１に送ることができる。
【００５５】
さらに、マイクロコンピュータ４７の利用によって、ウェイクアップ応答信号生成手段５６が実現される。このウェイクアップ応答信号生成手段５６は、ここにシーケンス制御手段５１から制御情報ＣＩ３を送ることができ、かつ、ウェイクアップ応答信号ＵＰＲを生成できる。
【００５６】
さらに、マイクロコンピュータ４７の利用によって、第一連続番号問合せ信号検出手段５７が実現される。この第一連続番号問合せ信号検出手段５７は、ここに第一連続番号問合せ信号ＳＮＡ１を送ることができ、かつ、制御情報ＣＩ６を生成できる。この制御情報ＣＩ６は、シーケンス制御手段５１に送ることができる。
【００５７】
さらに、マイクロコンピュータ４７の利用によって、連続番号信号生成手段５８が実現される。この連続番号信号生成手段５８は、ここにシーケンス制御手段５から制御情報ＣＩ７を送ることができ、かつ、連続番号信号ＳＮＳを生成できる。この連続番号信号ＳＮＳは、連続番号データＳＮＤのほかに、チェックサムデータと追加のセキュリティデータも有する。
【００５８】
さらに、マイクロコンピュータ４７の利用によって、競合表示信号検出手段５９が実現される。この競合表示信号検出手段５９は、ここに競合表示信号ＣＯＬを送ることができ、かつ、制御情報ＣＩ１１を生成できる。この制御情報ＣＩ１１は、シーケンス制御手段５１に送ることができる。
【００５９】
さらに、マイクロコンピュータ４７の利用によって、乱数発生器６０が実現される。この乱数発生器６０は、乱数を生成できるが、この実施例の場合には、その作用により２つの乱数、すなわち乱数「０」または「１」しか生成できない。乱数発生器６０によって生成される乱数「０」または「１」は、制御情報ＣＩ１２としてシーケンス制御手段５１に送ることができる。
【００６０】
さらに、マイクロコンピュータ４７の利用によって、カウンタ６１が実現される。このカウンタ６１の機能、すなわち、カウンタの読みをインクリメントさせるかデクリメントさせるかは、一方では乱数発生器６０によって行われ、他方ではマイクロコンピュータ４７による第二連続番号問合せ信号検出手段６２によって行われる。カウンタ６１は、カウンタの読みＺＳを生成でき、この読みＺＳは、シーケンス制御手段５１に送ることができる。このことは、この場合に非常に重要である。
【００６１】
マイクロコンピュータ４７の利用によって、第二連続番号問合せ信号ＳＮＡ２を送ることができ、かつ、制御情報ＣＩ１４を生成できる上述した第二連続番号問合せ信号検出手段６２が実現される。この制御情報ＣＩ１４は、シーケンス制御手段５１に送ることができ、かつ、カウンタ６１を制御するのに使用される。
【００６２】
さらに、マイクロコンピュータ４７の利用によって、アクノレッジ信号ＱＩＴを送ることができ、かつ、制御情報ＣＩ１６を生成できるアクノレッジ信号検出手段６３が実現される。この制御情報ＣＩ１６は、シーケンス制御手段５１に送ることができる。
【００６３】
さらに、マイクロコンピュータ４７の利用によって、シーケンス制御手段５１から制御情報ＣＩ１７を送ることができ、かつ、パスワード問合せ信号ＰＷＡを生成できるパスワード問合せ信号生成手段６４が実現される。
【００６４】
さらに、マイクロコンピュータ４７の利用によって、パスワード信号ＰＷＳを送ることができ、かつ、制御情報ＣＩ２０を生成できるパスワード信号検出手段６５が実現される。この制御情報ＣＩ２０は、シーケンス制御手段５１に送ることができる。
【００６５】
さらに、マイクロコンピュータ４７の利用によって、シーケンス制御手段５１から制御情報ＣＩ２１を送ることができ、かつ、スタンバイ信号ＢＲＳを生成できるスタンバイ信号検出手段６６が実現される。このスタンバイ信号ＢＲＳは、通信ステーション１へ伝送するために符号化手段４９に送られるのみならず、シーケンス制御手段５１にも送られる。従って、シーケンス制御手段５１は、このスタンバイ信号ＢＲＳを別の目的で使用するためにさらに転送することができ、このことはこの場合に重要であるため、後から詳しく説明する。
【００６６】
さらに、マイクロコンピュータ４７の利用によって、データを処理するように設計されかつ設けられているデータ処理手段６７が実現される。データ処理手段６７は、データキャリアデータＴＤＡとステーションデータＲＤＡを処理できる。
【００６７】
さらに、マイクロコンピュータ４７の利用によって、読み取りコマンドＬＣＯを送ることができ、制御情報ＣＩ２４を生成できる読み取りコマンド検出手段６８が実現される。この制御情報ＣＩ２４は、シーケンス制御手段５１に送ることができる。
【００６８】
さらに、マイクロコンピュータ４７の利用によって、書き込みコマンドＳＣＯを送ることができ、かつ、制御情報ＣＩ２６を生成できる書き込みコマンド検出手段６９が実現される。この制御情報ＣＩ２６は、シーケンス制御手段５１に送ることができる。
【００６９】
さらに、マイクロコンピュータ４７の利用によって、消去コマンドＬＣＯを送ることができ、かつ、制御情報ＣＩ２８を生成できる消去コマンド検出手段７０が実現される。この制御情報ＣＩ２８は、シーケンス制御手段５１に送ることができる。さらに、消去手段７１が設けられている。この消去手段７１は、前に第二メモリ手段５４に格納されたすべてのデータと情報を消去できる。
【００７０】
マイクロコンピュータ４７の利用によって、その他の手段、例えば、アイドルコマンド検出手段と他の手段も実現されるが、これらの手段については、本明細書ではこれ以上詳しく説明しない。
【００７１】
前述されているように、通信手段５０は、マイクロコンピュータ４７によって実現される。この場合、通信手段５０は、シーケンス制御手段５１と、上記に個別に詳しく説明されている手段５５〜６９とを含む。
【００７２】
図１による通信ステーション１と図２によるデータキャリア２との間の通信シーケンスについて、以下に説明する。ただし、これは通信シーケンスの一例であって、他の通信シーケンス、すなわち以下に説明する通信シーケンスとは特定の通信ステップが異なる通信シーケンスも可能であることを明記しておく。
【００７３】
原則的に、この時点で明確にしておくべき点として、通信ステーション１とデータキャリア２のいずれについても、以下に説明する通信シーケンスにおける特定の通信ステップの結果として、中間動作状態が起こり、かつ、通信ステーション１とデータキャリア２のいずれについても、それぞれの特定の中間動作状態に対して重要な中間動作状態情報が発生する。この事実については、後からさらに詳しく説明する。
【００７４】
以下の説明においては、通信ステーション１がオンに切り替えられていることと、このタイプの多数の他のデータキャリアと同類の図２によるデータキャリア２が通信ステーション１の通信領域の中に位置することとを想定する。さらに次の二点を言及しておく。１つは、この通信ステーション１の場合、通信ステーション１はスイッチング手段６によって定期的に作動停止され、この作動停止は、実行されている通信シーケンスが現在どの通信ステップにあるかに関係なく行われることである。もう１つは、以下の点である。すなわち、作動停止の後に必ずスイッチング手段６によって通信ステーション１が再起動されるが、この場合に作動停止の結果として、データキャリア２への非変調または変調キャリア信号ＣＳの伝送が中断される。この結果として、通信ステーション１が作動停止されている間は、データキャリア２の電圧供給が欠落し、従って、供給電圧生成手段４３は、データキャリア２、またはデータキャリア２の集積回路４１のための十分に高い供給電圧Ｖを出力しなくなる。この結果として、パワーオンリセット信号ＰＯＲが「高」レベルから「低」レベルに変化する。
【００７５】
通信シーケンスの開始時、通信ステーション１のシーケンス制御手段５が、制御情報ＣＩ１をウェイクアップ信号生成手段９に流す。この結果として、ウェイクアップ信号ＷＵＰが、通信ステーション１によってデータキャリア２に伝送され、ウェイクアップ信号検出手段５５によって検出される。これによって、制御情報ＣＩ２がシーケンス制御手段５１に送られる。この結果として、シーケンス制御手段５１が、制御情報ＣＩ３をウェイクアップ応答信号生成手段５６に送り、この結果として、ウェイクアップ応答信号ＵＰＲが生成される。この信号は、データキャリア２によって通信ステーション１に伝送され、通信ステーション１においてウェイクアップ応答信号検出手段１０によって検出される。この結果として、制御情報ＣＩ４が、シーケンス制御手段５に送られる。これによって、少なくとも１つのデータキャリア２によってウェイクアップ応答信号ＵＰＲが送られ、従って少なくとも１つのデータキャリア２が通信ステーション１の通信領域内に位置することが、通信ステーション１に通知される。
【００７６】
制御情報ＣＩ４が発生した結果として、シーケンス制御手段５によって制御情報ＣＩ５が生成されて、第一連続番号問合せ信号生成手段１１に送信される。この結果として、第一連続番号問合せ信号ＳＮＡ１が生成される。この信号は、通信ステーション１によってデータキャリア２に伝送され、第一連続番号問合せ信号検出手段５７によって検出される。これによって、制御情報ＣＩ６が生成され、シーケンス制御手段５１に送られる。この結果として、前と同様に、シーケンス制御手段５１は、連続番号データＳＮＤが第一メモリ手段５３から読み取られるように制御する。この第一メモリ手段５３は、連続番号データＳＮＤを格納するのに使用されている。読み取られた連続番号データＳＮＤは、シーケンス制御手段５１によって生成される制御情報ＣＩ７と一緒に連続番号生成手段５８に送られる。連続番号生成手段５８は、連続番号データＳＮＤとチェックサムデータと他のセキュリティデータによって連続番号信号ＳＮＳを形成する。次いで、この信号が、データキャリア２によって通信ステーション１に伝送され、通信ステーション１の中の連続番号信号検出手段１２に送られる。次に、少なくとも２つの連続番号信号ＳＮＳの間の競合が起きたか否かを判断するために、連続番号信号検出手段１２に含まれる競合検出手段１３によってチェックが行われる。
【００７７】
連続番号信号検出手段１２が１つの連続番号信号ＳＮＳを受信するのみである場合には、競合検出手段１３は競合を検出せず、この結果として、連続番号信号検出手段１２によって連続番号データＳＮＤがシーケンス制御手段５に送られる。この場合、いわゆる競合防止手順はすでに完了し、連続番号データＳＮＤが通信ステーション１に認識されたデータキャリア２が、通信ステーション１において棚卸が行われる（ｉｎｖｅｎｔｏｒｉｅｄ）。
【００７８】
しかしながら、競合検出手段１３によって競合が検出された場合には、少なくとも２つの連続番号信号ＳＮＳが連続番号信号検出手段１２に送られたことを意味し、この結果として、連続番号信号検出手段１２は、制御情報ＣＩ８をシーケンス制御手段５に送る。この結果として、前と同様に、シーケンス制御手段５は、制御情報ＣＩ１０を生成し、この情報を競合表示信号生成手段１４に送る。この結果として、競合表示信号ＣＯＬが生成され、通信ステーション１によってデータキャリア２に伝送され、データキャリア２において競合表示信号検出手段５９によって検出される。この検出は、図３によるフローチャート８１のブロック８０に示されている。
【００７９】
この結果として、競合表示信号検出手段５９が、制御情報ＣＩ１１を生成し、これをシーケンス制御手段５１に送る。シーケンス制御手段５１は、制御情報ＣＩ１１が乱数発生器６０に転送されるように制御する。この結果として、フローチャート８１のブロック８２に示されているように、乱数発生器６０が起動される。この時点で、乱数発生器６０は、２つの生成可能な乱数「０」または「１」の一方を生成し、生成した乱数を制御情報ＣＩ１２としてシーケンス制御手段５１に送る。次いで、乱数発生器６０によって生成された制御情報ＣＩ１２の値が「０」であるか「１」であるかを判断するために、フローチャート８１のブロック８３の手段（図には示されていない）によってチェックが行われる。
【００８０】
前に生成された乱数の値が「０」である場合には、カウンタ６１のカウンタの読みＺＳの値が「０」であるか否かを判断するため、フローチャート８１のブロック８４において、別の手段（図には示されていない）によってチェックが行われる。このために、カウンタの読みＺＳの値がシーケンス制御手段５１に送られる。カウンタ６１の値は、データキャリア２が最初に起動されてパワーオンリセット信号ＰＯＲが生成された後は常に「０」である。上記に想定されているように、ブロック８３において乱数「０」であると判断され、カウンタ６１の値は、まだその最初のカウンタの読みＺＳ、すなわち「０」である。この結果として、ブロック８４におけるチェックの結果が肯定（Ｙ）となり、従って、ブロック８４において、図に示されていない手段によるチェック後に、これに起因して制御情報ＣＩ７が生成される。この制御情報ＣＩ７は、連続番号信号生成手段５８に送られ、これによって、連続番号信号ＳＮＳが再び生成され、通信ステーション１に伝送される。
【００８１】
この時点で競合が起きていない場合には、その結果として、シーケンス制御手段５に連続番号データＳＮＤが送られる。新しい競合が起きた場合には、その結果として、競合表示信号ＣＯＬが再び生成され、この信号がデータキャリア２に再び伝送され、フローチャート８１のブロック８０に従って、競合表示信号検出手段５９によって検出される。
【００８２】
ブロック８０において競合表示信号ＣＯＬの発生が判断された後、乱数が制御情報ＣＩ１２として生成されるときに、乱数「１」が生成される場合には、この結果として、次のブロック８３におけるチェックの結果が否定（Ｎ）になり、これに起因してカウンタ６１がインクリメントされる、すなわちカウンタの読みＺＳが１だけ大きくなる。この結果として、次のブロック８４におけるチェックの結果も否定となり、この結果として、ブロック８５において連続番号信号生成手段５８が起動されない。従って、この場合には、通信ステーション１によってデータキャリア２に競合表示信号ＣＯＬが伝送されたにもかかわらず、データキャリア２によって連続番号信号ＳＮＳが通信ステーション１に伝送されない。従って、通信ステーション１の連続番号信号検出手段１２が連続番号信号ＳＮＳを受信することなく指定された時間期間ＴＶが経過し、このことが、連続番号信号検出手段１２またはこの中に含まれる競合検出手段１３によって検出される。この結果として、制御情報ＣＩ９が生成され、シーケンス制御手段５に送られる。
【００８３】
シーケンス制御手段５に制御情報ＣＩ９が送られる結果として、シーケンス制御手段５は、制御情報ＣＩ１３を第二連続番号問合せ信号生成手段１５に送り、これによって、第二連続番号問合せ信号ＳＮＡ２が通信ステーション１によってデータキャリア２に伝送される。次いで、この第二連続番号問合せ信号ＳＮＡ２は、図３によるフローチャート８１のブロック８７において、第二連続番号問合せ信号検出手段６２によって検出される。この結果として、制御情報ＣＩ１４が生成され、シーケンス制御手段５１に送られる。この結果として、前と同様に、制御情報ＣＩ１４がシーケンス制御手段５１からカウンタ６１に転送され、この結果として、フローチャート８１のブロック８８において、カウンタ６１がデクリメントされる。いま、カウンタ６１がこの時点までにブロック８６に従って一度のみインクリメントされていると想定すると、ブロック８８におけるデクリメントによって、カウンタ６１のカウンタの読みＺＳが再び「０」になり、このことは、次のブロック８４において判断される。結果的に、この場合には、ブロック８５において連続番号信号生成手段５８が制御情報ＣＩ７によって起動され、これによって、連続番号信号ＳＮＳが生成され、データキャリア２によって通信ステーション１に伝送される。
【００８４】
フローチャート８１から理解できるように、ブロック８０において競合表示信号ＣＯＬの生成が判断された後に、ブロック８２における乱数発生器６０が起動され、さらにブロック８６においてカウンタ６１がインクリメントされる場合がある。言い換えれば、カウンタ６１のカウンタの読みＺＳが「０」から離れるたびに、そのことは、実行されている通信シーケンスの中で競合防止手順がどれだけ進んだかを示す指標となる。競合防止手順中には、いくつかの中間動作状態が起こりうるため、いくつかのカウンタの読みＺＳが発生することがある。従って、カウンタの読みＺＳは、競合防止手順を実行している間に起こるデータキャリア２の中間動作状態を特徴的に示し、従って、競合防止手順内の特定の中間動作状態の重要な中間動作状態情報を表す。従って、カウンタの読みＺＳは、重要な中間動作状態情報であり、データキャリア２においてシーケンス制御手段５１によって第二メモリ手段５４に送られて格納される。このことは、カウンタ６１の現在のカウンタの読みＺＳが、第二メモリ手段５４から常に利用できることを意味する。この実施例の場合のように、第二メモリ手段５４がＦＲＡＭによって形成される場合には、ここに格納される情報は、電圧発生手段４３が十分に高い供給電圧Ｖの供給を停止した場合にも保持される。
【００８５】
ブロック８７においてデータキャリア２内で第二連続番号問合せ信号ＳＮＡ２が受信された後、通信シーケンスがさらに実行されている間に、ブロック８５において連続番号信号生成手段５８が起動され、その後にさらなる競合が起こらない場合には、通信ステーション１内で連続番号信号ＳＮＳが受信された後に、連続番号信号検出手段１２が、連続番号データＳＮＤをシーケンス制御手段５に送る。この場合、いわゆる競合防止手順が完了し、通信ステーション１において何回かの競合を回避した後に、連続番号データＳＮＤがデータキャリア２によって検出され、通信ステーション１において棚卸が行われる。この場合、シーケンス制御手段５が、制御情報ＣＩ１５をアクノレッジ信号生成手段１６に送り、これによって、アクノレッジ信号ＱＩＴが生成され、データキャリア２に伝送される。データキャリア２において、アクノレッジ信号ＱＩＴがアクノレッジ信号検出手段６３によって検出され、この結果として、制御情報ＣＩ１６が生成され、シーケンス制御手段５１に送られる。
【００８６】
制御情報ＣＩ１６も、重要な中間動作状態情報を表す。正確に記すと、制御情報ＣＩ１６は、競合防止手順が完了し、かつ通信ステーション１がこのことを該当するデータキャリア２にアクノレッジ信号ＱＩＴによって通知したことを示し、この理由で中間動作状態の重要である。この理由で、中間動作状態の重要なこの中間動作状態情報ＣＩ１６も、シーケンス制御手段５１によって第二メモリ手段５４に送られ、そこに格納される。
【００８７】
シーケンス制御手段５１において制御情報ＣＩ１６が受信された後、シーケンス制御手段５１は制御情報ＣＩ１７をパスワード問合せ信号生成手段６４に送る。これによって、パスワード問合せ信号ＰＷＡが生成され、データキャリア２によって通信ステーション１に伝送され、通信ステーション１のパスワード問合せ信号検出手段１７によって検出される。この結果として、制御情報ＣＩ１８がシーケンス制御手段５に送信される。この結果として、前と同様に、シーケンス制御手段５が、制御情報ＣＩ１９をパスワード信号生成手段１８に出力する。この結果として、パスワード信号ＰＷＳが生成され、通信ステーション１によってデータキャリア２に伝送され、データキャリア２においてパスワード信号検出手段６５に送られる。この結果として、パスワード信号検出手段６５は、通信ステーション１からデータキャリア２にパスワード信号ＰＷＳによって伝送されたパスワードデータと、データキャリア２に格納されているパスワードデータとを比較する。比較の結果が肯定である場合には、パスワード信号検出手段６５は、制御情報ＣＩ２０をシーケンス制御手段５１に送信する。制御情報ＣＩ２０は、パスワード手順が正常に完了したことを示すため、この制御情報ＣＩ２０も、重要な中間動作状態情報である。従って、制御情報ＣＩ２０も、シーケンス制御手段５１によって第二メモリ手段５４に送られ、そこに格納される。
【００８８】
制御情報ＣＩ２０がシーケンス制御手段５１に送られる結果として、シーケンス制御手段５１は、制御情報ＣＩ２１をスタンバイ信号生成手段６６に送信する。この結果として、スタンバイ信号ＢＲＳが生成され、通信ステーション１に伝送され、通信ステーション１においてスタンバイ信号検出手段１９によって検出される。この結果として、前と同様に、制御情報ＣＩ２２がシーケンス制御手段５に送信される。スタンバイ信号ＢＲＳは、さらなる重要な中間動作状態情報を表し、データキャリア２がさらなる通信ステップの準備ができていることを伝える。従って、スタンバイ信号ＢＲＳも、シーケンス制御手段５１によって第二メモリ手段５４に送られ、第二メモリ手段５４に格納される。
【００８９】
通信シーケンスにおいて、その後、通信ステーション１内で読み取りコマンドＬＣＯが読み取りコマンド生成手段２１によって生成されるか、または書き込みコマンドＳＣＯが書き込みコマンド生成手段２２によって生成される。読み取りコマンドＬＣＯは、通信ステーション１によってデータキャリア２に伝送された後、読み取りコマンド生成手段６８によって検出され、この結果として制御情報ＣＩ２４が生成される。これによって、読み取りプロセスが実行され、このプロセスにおいては、データキャリアデータＴＤＡが第一メモリ手段５３から読み取られ、通信ステーション１に伝送される。書き込みコマンドＳＣＯは、通信ステーション１によってデータキャリア２に伝送された後、書き込みコマンド検出手段６９によって検出され、この結果として、制御情報ＣＩ２６が生成される。これによって、書き込みコマンドが実行され、このプロセスにおいてステーションデータＲＤＡが第二メモリ手段５３に書き込まれる。
【００９０】
通信シーケンスの上記の説明から導かれるように、通信シーケンスを実行している間に、いくつかの通信ステップが実行され、これらの通信ステップの結果として、中間動作状態が起こり、各特定の中間動作状態に対して重要な中間動作状態情報、すなわち、この実施例の場合には、カウンタの読みＺＳと、制御情報ＣＩ１６およびＣＩ２０と、スタンバイ信号ＢＲＳとが生成される。これら中間動作状態情報は、シーケンス制御手段５１によって第二メモリ手段５４に格納される。この場合、シーケンス制御手段５１は、中間動作状態の重要な情報ＺＳ、ＣＩ１６、ＣＩ２０、ＢＲＳが生成された後、この中間動作状態情報ＺＳ、ＣＩ１６、ＣＩ２０、ＢＲＳが第二メモリ手段５４に格納されるように制御する。
【００９１】
データキャリア２の場合、実施例は、パワーオン検出手段４６によって生成されるパワーオンリセット信号ＰＯＲもシーケンス制御手段５１に送られるように設計されている。この場合、シーケンス制御手段５１は、パワーオンリセット信号ＰＯＲが最初に生成されたときに、シーケンス制御手段５１によって制御できるマイクロコンピュータ４７の手段すべてが初期状態に変更されるように、設計されている。初期状態に変更された後、供給電圧Ｖが欠落すると、すなわち、障害発生なく動作するために必要な供給電圧Ｖが存在しないと、その結果として、データキャリア２において通信シーケンスの実行が中断される。しかしながら、この中断の前に第二メモリ手段５４に格納されている重要な中間動作状態情報は、保持される。その後、供給電圧Ｖが回復する、すなわち通信シーケンスの実行の間に供給電圧Ｖが欠落した後に再び供給されると、パワーオン検出手段４６が、パワーオンリセット信号ＰＯＲを再送信し、この信号は、シーケンス制御手段５１に再び送られる。しかしながら、この実施例の場合、パワーオンリセット信号ＰＯＲがシーケンス制御手段５１に送られる結果として、データキャリア２または集積回路４１（このために適するように設計されている）は、重要な中間動作状態情報が第二メモリ手段５４に格納されている中間動作状態に、シーケンス制御手段５１によって導かれる。言い換えれば、データキャリア２または集積回路４１は、パワーオン検出手段４６を利用することにより、シーケンス制御手段５１によって、第二メモリ手段５４に格納されている重要な中間動作状態情報に対応する中間動作状態に、導くことができる。図２によるデータキャリア２または集積回路４１の場合、実施例は次のように設計されている。すなわち、パワーオン検出手段４６を利用することにより、シーケンス制御手段５１によって、データキャリア２を、供給電圧Ｖの欠落が検出される前の最後の中間動作状態情報として第二メモリ手段５４に重要な中間動作状態情報が格納されている中間動作状態、に導くことができる。
【００９２】
従って、図２によるデータキャリア２と集積回路４１の場合、供給電圧Ｖが欠落し、その後に供給電圧Ｖが再び供給された後に、データキャリア２と集積回路４１を、供給電圧Ｖが欠落する前にデータキャリア２または集積回路４１において達していた中間動作状態にただちに戻すことができるという重要な利点が得られる。このことは、特に、競合防止手順を実行する間に起こる中間動作状態の格納と関連して、非常に重要である。なぜなら、このことによって、競合防止手順を、供給電圧Ｖの欠落の前に達していた中間動作状態から必ず続行できるようになり、このことは、競合防止手順を実行するのに必要な全体的な時間の実質的な減少に関して有利であるためである。
【００９３】
さらに言及しておくべき点として、通信ステーション１による通信シーケンスの上述されている実行によると、消去コマンドＥＣＯも消去コマンド生成手段２３によって生成できる。この消去コマンドＥＣＯは、データキャリア２内で消去コマンド検出手段７０によって検出できる。消去コマンド検出手段７０は、消去コマンドＥＣＯを検出した後に制御情報ＣＩ２８を送信する。次いで、この制御情報ＣＩ２８が、消去手段７１に送られる。この場合に消去手段７１は、第二メモリ手段５４に対してシーケンス制御手段５１によって次のように作用する。すなわち、第二メモリ手段５４に消去手順が適用されて、これによって、第二メモリ手段５４に格納されている中間動作状態の重要な中間動作状態情報ＺＳ、ＣＩ１６、ＣＩ２０、ＢＲＳが消去される。
【００９４】
図２によるデータキャリア２においては、第二メモリ手段５４は、ＦＲＡＭによって形成される。このタイプの第二メモリ手段５４の実施例の別のオプションが、図４に示されている。図４による第二メモリ手段５４は、３つのメモリ段９０、９１、９２を有する。３つのメモリ段９０、９１、９２それぞれは、容量形セル９３、９４、９５と、２個の電界効果トランジスタ（ＦＥＴ） ９６、９７、９８、９９、１００、１０１とを有する。３つのメモリ段９０、９１、９２は、中間動作状態の重要な中間動作状態情報の各項目を限られた時間だけ格納するのに適している。この場合の限られた時間の格納は、図４による第二メモリ手段５４を有するデータキャリア２の通常の動作の間に起こる供給電圧Ｖの通常の欠落よりも長い時間の格納が保証される必要がある。
【図面の簡単な説明】
【図１】図２に示されているデータキャリアと通信するための、本発明の実施例の最初の例による通信ステーションを、ブロック線図の形式で示す。
【図２】本発明の実施例の最初の例によるデータキャリアを示す。このデータキャリアは、図１による通信ステーション１と通信するように設計されていて、かつ、重要な中間動作状態情報を格納するためのメモリ手段としてＦＲＡＭを有する。
【図３】図２によるデータキャリアのシーケンス制御手段において実行されるプログラムシーケンスのフローチャートを示す。
【図４】重要な中間動作状態情報を格納するためのメモリ手段を示す。このメモリ手段は、この場合、本発明の実施例の２番目の例によるデータキャリア（この図には示されていない）のための、容量型セルを有するメモリ段を有する。
【符号の説明】
１  通信ステーション
２  データキャリア
３  通信手段
４  マイクロコンピュータ
５  シーケンス制御手段
６  スイッチング手段
７  クロック信号生成手段
８  メモリ手段
９  ウェイクアップ信号生成手段
１０  ウェイクアップ応答信号検出手段
１１  第一連続番号問合せ信号生成手段
１２  連続番号信号検出手段
１３  競合検出手段
１４  競合表示信号生成手段
１５  第二連続番号問合せ信号生成手段
１６  アクノレッジ信号生成手段
１７  パスワード問合せ信号検出手段
１８  パスワード信号生成手段
１９  スタンバイ信号検出手段
２０  データ処理手段
２１  読み取りコマンド生成手段
２２  書き込みコマンド生成手段
２３  消去コマンド生成手段
２４  符号化手段
２５  復号化手段
２６  変調手段
２７  キャリア信号発生器
２８  第一増幅器
２９  適合化手段
３０  伝送手段
３１  第二増幅器
３２  復調手段
４０  伝送手段
４１  集積回路
４２  ポート
４３  回路供給電圧生成手段
４４  復調手段
４５  変調手段
４６  パワーオン検出手段
４７  マイクロコンピュータ
４８  復号化手段
４９  符号化手段
５０  通信手段
５１  シーケンス制御手段
５２  クロック信号生成手段
５３  第一メモリ手段
５４  第二メモリ手段
５５  ウェイクアップ信号検出手段
５６  ウェイクアップ応答信号生成手段
５７  第一連続番号問合せ信号検出手段
５８  連続番号信号生成手段
５９  競合表示信号検出手段
６０  乱数発生器
６１  カウンタ
６２  第二連続番号問合せ信号検出手段
６３  アクノレッジ信号検出手段
６４  パスワード問合せ信号生成手段
６５  パスワード信号検出手段
６６  スタンバイ信号検出手段
６７  データ処理手段
６８  読み取りコマンド検出手段
６９  書き込みコマンド検出手段
７０  消去コマンド検出手段
７１  消去手段
【図１】
2004528663.tif 000003
【図２】
2004528663.tif 000004
【図３】
2004528663.tif 000005
【図４】
2004528663.tif 000006
【国際公開パンフレット】
2004528663.tif 000007
2004528663.tif 000008
2004528663.tif 000009
2004528663.tif 000010
2004528663.tif 000011
2004528663.tif 000012
2004528663.tif 000013
2004528663.tif 000014
2004528663.tif 000015
2004528663.tif 000016
2004528663.tif 000017
2004528663.tif 000018
2004528663.tif 000019
2004528663.tif 000020
2004528663.tif 000021
2004528663.tif 000022
2004528663.tif 000023
2004528663.tif 000024
2004528663.tif 000025
2004528663.tif 000026
2004528663.tif 000027
2004528663.tif 000028
2004528663.tif 000029
2004528663.tif 000030
2004528663.tif 000031
2004528663.tif 000032
2004528663.tif 000033
2004528663.tif 000034
2004528663.tif 000035
2004528663.tif 000036
【国際調査報告】
2004528663.tif 000037
2004528663.tif 000038