(57)【要約】この発明は、通常動作中の論理値の安定を保持し、スキャンテスト動作中のこの論理値の操作を容易にするシステムおよび方法である。１つの実施形態において、この発明は、組み合わせ回路と、安定論理値スキャンテスト操作回路と、スキャンテスト素子と、を含む安定論理値操作スキャンテストチェインである。組み合わせ回路は、通常モードにおける機能動作を実行する。安定論理値スキャンテスト操作回路は、通常動作中の安定を残すと共にスキャンテスト動作中にスキャンテスト入力情報にしたがって変化する論理値出力を提供する。スキャンテスト素子は、機能構成要素にテストベクトルを通信し、通常動作を実行するために利用される機能論理と相互に作用する。この発明の例示的な実施態様において、組み合わせ回路は論理ゲートであり、安定論理値スキャンテスト操作回路により出力された論理値は前記論理ゲートの出力に接続されている。この論理ゲートの入力は、通常動作中の安定を残したままスキャンテスト動作中のスキャンテスト入力情報にしたがって操作されている。
2004510985.tif 000002
【特許請求の範囲】
【請求項１】
スキャンテスト入力論理値を格納するため設けられたスキャンフロップと、
前記スキャンフロップに接続されると共に、スキャンテスト入力信号を通信するため設けられたスキャンテスト入力と、
前記スキャンフロップに接続されると共に、スキャンテスト出力信号を通信するため設けられたスキャンテスト出力と、
前記スキャンフロップに接続されると共に、通常動作中の安定を残す論理値を保証し、前記スキャンフロップ内に格納された前記スキャンテスト入力の論理値に基づくスキャンテスト動作モードの間の前記論理値の操作を行なうため設けられた論理値生成回路と、
前記論理値生成回路に接続されると共に、スキャンテストモードで動作するとき、および、通常動作モードのときに、前記論理値生成回路を指示するスキャンテストモード信号を通信するため設けられたスキャンテストモード入力と、
前記論理値生成回路に接続されると共に、前記論理値を通信するために設けられた論理値出力と、
を備える安定論理値スキャンテスト操作回路。
【請求項２】
前記論理値生成回路に接続された複数の論理値出力を備える請求項１に記載の安定論理値スキャンテスト操作回路。
【請求項３】
前記論理値生成回路が、
前記スキャンフロップ内に格納された前記論理値とは関係のないスキャンテストモードでは動作しないときに出力される第１の論理値出力における安定した第１の論理値を提供すると共に、スキャンテスト動作中の前記スキャンフロップの出力にしたがって前記第１の出力値における前記第１の論理値を変化させるために設けられたアンドゲートと、
前記アンドゲートに接続されると共に、前記スキャンフロップ内に格納された前記論理値とは関係のないスキャンテストモードで動作するときに出力される第２の論理値出力における安定した第２の論理値出力を提供すると共に、スキャンテスト動作中の前記スキャンフロップの出力にしたがって前記第２の出力値における前記第２の論理値を変化させるために設けられたオアゲートと、
前記第２の論理値が前記第１の論理値を反転させることを確実にするために設けられたノットゲートと、
を備える請求項２に記載の安定論理値スキャンテスト操作回路。
【請求項４】
前記論理値生成回路は、前記スキャンテストモード信号が出力されたときに、スキャンテストモードで動作する請求項１に記載の安定論理値スキャンテスト操作回路。
【請求項５】
前記論理値出力は、通常動作組み合わせ回路の入力に接続されている請求項１に記載の安定論理値スキャンテスト操作回路。
【請求項６】
前記論理値出力は、論理ゲートの入力に接続されている請求項１に記載の安定論理値スキャンテスト操作回路。
【請求項７】
通常モードの間の機能的な動作を行なうため設けられた組み合わせ回路と、
前記組み合わせ回路に接続され、通常動作中の安定させたままであると共に、スキャンテスト動作中のスキャンテスト入力情報にしたがって変化する論理値出力を提供するために設けられた安定論理値スキャンテスト操作回路と、
テストベクトルを機能構成要素に通信するため、および、通常動作を実行するため用いられる機能論理と相互に作用するために設けられたスキャンテスト素子と、
を備える安定論理値操作スキャンテストチェイン。
【請求項８】
スキャンテストモード信号が、スキャンテストモードまたは通常動作モードを動作させるために、前記安定論理値スキャンテスト操作回路および前記スキャンテスト素子を指示している請求項７に記載の安定論理値操作スキャンテストチェイン。
【請求項９】
前記安定論理値スキャンテスト操作回路は請求項１に定義されたものである請求項７に記載の安定論理値操作スキャンテストチェイン。
【請求項１０】
通常機能モードで動作するための組み合わせ論理に接続されたスキャンテスト素子を指図するステップと、
前記組み合わせ論理の入力に論理値を提供するステップと、
通常動作中に前記論理値を安定に保持するステップと、
前記組み合わせ論理に接続されたスキャンテスト素子をスキャンテスト動作モードにするステップと、
テスト動作中に前記組み合わせ論理の入力へ供給される論理値を操作するステップと、
を備える安定論理値スキャンテスト操作方法。
【請求項１１】
前記スキャンテスト素子に通常動作モードまたはスキャンテストモードで動作することを指図するためのスキャンテストモード信号を利用するステップをさらに備える請求項１０に記載の安定論理値スキャンテスト操作方法。
【請求項１２】
前記スキャンテスト素子は、安定論理値スキャンテスト操作回路である請求項１０に記載の安定論理値スキャンテスト操作方法。
【請求項１３】
前記論理値は、論理ゲートの入力へと供給されている請求項１０に記載の安定論理値スキャンテスト操作方法。
【請求項１４】
前記組み合わせ論理の前記入力に供給された前記論理値は、スキャンテスト入力信号にしたがって操作されている請求項１０に記載の安定論理値スキャンテスト操作方法。
【請求項１５】
テスト動作中の論理ゲートへの入力の制御を容易にするために前記論理値入力を利用するステップをさらに備える請求項１０に記載の安定論理値スキャンテスト操作方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、電気的な集積回路をテストする分野に関する。さらに詳しくは、この発明は、スキャン動作中の論理値の操作を容易にすると共に、通常動作中の安定を残すシステムおよび方法に関する。
【０００２】
【従来の技術】
電子システムおよび回路は、近代社会の進歩を対して著しく貢献しており、優れた結果を達成するために多数の適用例で実現されている。例えばデジタルコンピュータ、カルキュレータ、オーディオ装置、ビデオ装置、電話システムなどの多数の電子技術は、ビジネス、科学、教育および娯楽興業などの多くの産業分野の多くの領域におけるやデータ、思想および傾向を分析し通信する際の生産性の増大とコストの低減とを容易にしていた。通常、電子システムの構成要素または装置は、実現されるべき所望の結果のため、電子システムが適正に動作することを保証するためにテストされている。通常、デジタル電子システムテスト手順はこの電子システムの構成要素または装置へと供給される論理値の操作を含んでいる。しばしば、デジタル電子システムは、通常動作中に個別の論理値に結びつけられる論理ゲートを含んでいる。通常の安定論理値の操作は、普通はより大きなテストの際の融通性を提供しているが、安定論理値を操作することは具体的には非常に困難である。
【０００３】
オンチップシステム（ｓｙｓｔｅｍ−ｏｎ−ｃｈｉｐ―ＳＯＣ―）デザインに含まれる共通使用（汎用）集積回路の複雑性は、急激に進歩しており、ビルトインセルフテスト（ｂｕｉｌｔ ｉｎ ｓｅｌｆ ｔｅｓｔ―ＢＩＳＴ―）診断法の能力は効果的な回路のテスティング、デバッギング、および補修に不可欠である。近代のＢＩＳＴ技術は、具体的にはＩＣにおけるスキャンテスト基本設計概念［アーキテクチャ］の挿入を含んでいる。複雑な電子システムおよび回路のスキャンテスティングは、しばしば、（例えば機能論理構成要素等の）回路の特定のアスペクトをシミュレートするためのテストベクトルのアプリケーションおよびこの回路から結果する出力の監視を含んでいる。通常は、スキャンテストアーキテクチャは、互いに接続されたスキャンテスト構成要素または装置（例えば、スキャンテストセル）を備えるスキャンテストチェインを含んでいる。スキャンテスト素子は、ＩＣの構成要素に対してテストベクトルを通信し、このＩＣの非テストまたは通常の動作を実行するために用いられる機能論理と相互作用している。具体的には、スキャンテストセルは、スキャンテストチェインを介して回路内の適切な位置にスキャンテスト情報（例えば、テストベクトル）をスキャンまたはシフトさせ、キャプチャスキャンテスト情報およびその後この情報をシフトアウトしたものをスキャンテストセルを介してスキャンまたはシフトするために設計されている。
【０００４】
通常、顕著なスキャンテストの受信範囲を有することが望まれており、テストの受信範囲が広がれば広がるほど、誤りを検出するためのスキャンテストシステムおよび方法の容量も大きくなっている。スキャンテスティングの境界は、典型的なＢＩＳＴスキームに含まれているスキャンテスティングの極めて普通の方法である。国際電気電子技術学会（ＩＥＥＥ）の標準１１４９．１（これはまた、ジョイント・タスク・アクション・グループ（ＪＴＡＧ）としても引用される）の境界スキャン準拠アーキテクチャは、最も普及している境界スキャンのテストアーキテクチャの１つである。内部のスキャンテスト能力をより広いスキャンテスト受信範囲を提供するように有することは、非常に重要なことである。
【０００５】
具体的には、個別の論理値に結びつけられた論理ゲートによるスキャンテストの関与（テストを取り入れること）は相対的に制限される。個別の論理値に結びつけられた正統的な論理ゲートの入力は、通常は所望のテスティングの活動を許容しないし、この活動の中で結びつけられた入力はテスティングの流れにより操作されている。この入力はまた、これに接続された他の論理構成要素のスキャンテスティングをもブロックすることができる。
【０００６】
【発明が解決しようとする課題】
要求されていることは、論理ゲートに結びつけられた論理値のスキャンテスト操作を容易にすると共に、通常動作中の安定状態を維持するために結び付けられたゲート入力の論理値を保証するシステムおよび方法である。ＡＴＰＧツールを備える集積回路構成要素のスキャンテスティングは支持されるべきであり、このシステムおよび方法はスキャンテスティングアーキテクチャが存在することの実用化を提供する。
【０００７】
【課題を解決するための手段】
この発明は、（例えば論理ゲートのような）入力された組み合わせ論理の論理値のスキャンテスト操作を容易にすると共に、組み合わせ論理入力の論理値ｖが動作中の安定した状態を維持するように結びつけられたシステムおよび方法である。この発明の１つの実施態様において、ＡＴＰＧツールを備える集積回路構成要素のスキャンテスティングは支持されており、このシステムおよび方法は存在しているスキャンテスティングアーキテクチャの実現を提供している。１つの実施態様において、この発明は、組み合わせ回路と、安定論理値スキャンテスト操作回路と、スキャンテスト素子と、を含む安定論理値操作スキャンテストチェインである。組み合わせ回路は、通常モードの間の機能的な動作を実行する。安定論理値スキャンテスト操作回路は、通常動作中の安定状態を維持すると共に、スキャンテスト動作中のスキャンテスト入力情報にしたがって変化する論理値出力を提供している。スキャンテスト素子は、機能構成要素にテストベクトルを通信し、通常動作を実行するために実現される機能論理と相互に作用している。この発明の１つの例示的な実施において、組み合わせ回路は論理ゲートであり、安定論理値スキャンテスト操作回路による論理値出力はこの論理ゲートの入力へ接続されている。論理値ゲートへの論理値入力は、通常動作中の安定を維持し、スキャンテスト動作中のスキャンテスト入力情報にしたがって操作されている。
【０００８】
【発明の実施の形態】
ここで、添付図面に詳細にその具体例が示されている、この発明の好適な実施形態に係る、通常動作中の安定を残す論理値を操作するためのシステムおよび方法について詳細な参照が行なわれる。
【０００９】
この発明は好適な実施形態に関連して説明されるが、これらの実施形態がこの発明をこれら実施形態に限定するように志向されるものではない。これに対してこの発明はこの明細書に添付されている請求の範囲により定義されるこの発明の範囲内に含まれるであろう選択的な例、変形例、均等例を保護することを目指している。さらに、以下に説明するこの発明の詳細な説明において、多数の特定の詳細例がこの発明の全体的な理解を提供するために、説明されている。しかしながら、この発明がこれら特有の詳細実施例以外にも実施可能であることはこの技術の分野における通常の知識を有する者にとって自明のことであろう。この他の実証例においては、公知の方法、手順、構成要素および回路は、この発明の要旨を不必要に曖昧にすることがないように敢えて詳細には説明されていない。
【００１０】
この発明の一実施形態は、安定論理値スキャンテスト操作システムおよび方法を含んでいる。この発明の一実施形態においては、安定論理値スキャンテスト操作システムおよび方法は、通常のスキャンテスティング方法論と両立できるものである。テスティング動作中に、安定論理値スキャンテスト操作システムおよび方法は、安定論理値出力を提供する。この発明の１つの例示的な実施において、安定論理値スキャンテスト操作システムおよび方法は、ＡＴＰＧツールにとって身近であり、ＡＴＰＧツールにより容易に接近し易いスキャンテストアーキテクチャと両立できるように構成されている。
【００１１】
図１は従来のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ―集積回路―）１００のブロック図であり、従来のＩＣの一例は、個別の論理入力値に結びつけられた論理ゲートである。設計回路ブロック１３０，１４０，１５０，１７０は、それぞれ論理ゲート１８１ないし１８４を備えており、これらのそれぞれは、１またはそれ以上の論理回路ゲートを備えている。例えば、設計回路ブロック１３０は、アンドゲート１９０を備えている。ゲート入力１９２およびゲート出力１９３は、設計回路ブロック１３０における他のゲート（図示されず）に接続されている。ゲート入力１９１は、論理０値ソース１１０に結びつけられている。スキャンテスト入力ポート１２１およびスキャンテスト出力ポート１２２は、スキャンテストチェイン１２８を介して、それぞれ設計回路ブロック１３０，１４０，１５０，１７０に備えられたテストフリップフロップ１３１，１３２；１４１，１４２；１５１，１５２；１７１，１７２をスキャンするために接続されている。論理ゲート回路１８１ないし１８４に設けられた論理ゲートのゲート入力は、論理０値ソース１１０または論理１値ソース１１５に接続されると共に、スキャンテストベクトルによるスキャンテスト動作中には操作されない。
【００１２】
図２は、この発明の一実施例としての、安定論理値操作スキャンテストチェイン２００を示すブロック図である。安定論理値操作スキャンテストチェイン２００は、安定論理値スキャンテスト操作回路２２１と、スキャンテスト素子２２５と、スキャンテスト素子２２７と、を備えている。安定論理値スキャンテスト操作回路２２１は、スキャンテスト素子２２７に接続されたスキャンテスト素子２２５に接続されている。安定論理値スキャンテスト操作回路２２１は、通常動作中は安定状態を維持し、スキャンテスト動作中は（例えばスキャンテストベクトルのような）スキャンテスト入力情報にしたがって変化する、例えば論理値出力１３３または論理値出力２３５を提供している。スキャンテスト素子２２５および２２７は、例えばスキャンテスト入力信号２１５のようなテストベクトルを、（図示されない）ＩＣの機能構成要素と通信し、このＩＣの非テストまたは通常動作を実行するために実現された機能論理に相互に作用させている。例えばスキャンテスト素子２２５および２２７は、スキャンを行なうかまたはスキャンテスト情報（例えば、テストベクトル）をスキャンテストチェインを介して通常機能回路へとシフトさせ、スキャンテスト情報を獲得して、その後、例えばスキャンテスト出力信号２１７のような情報出力をシフトする、スキャンテストセルを含んでいる。
【００１３】
この発明の一実施形態において、スキャンテスト信号２１０は、安定論理値操作スキャンテストチェイン２００の構成要素を通常機能モードまたはスキャンテストモードで動作させるように指示する。スキャンテストモード信号２１０が、安定論理値操作スキャンテストチェイン２００の構成要素に対して通常動作モードで動作するように指示したときに、安定論理値スキャンテスト操作回路２２１は、例えば論理値出力２３３または論理値出力２３５のような論理値出力を、安定した論理値で維持している。スキャンテスト信号２１０が、安定論理値操作スキャンテストチェイン２００の構成要素に対して通常動作モードで動作するように指示したときには、安定論理値スキャンテスト操作回路２２１は、スキャンテスト入力信号２１５にしたがって論理値出力を操作する。
【００１４】
この発明の１つの例示的な実施においては、安定論理値スキャンテスト操作回路２２１は論理値出力２３３および論理値出力２３５を維持したり、または操作したりしている。スキャンテスト入力信号２３５が論理０であるときには、安定論理値スキャンテスト操作回路２２１は、論理値出力２３３を論理０値とし、論理値出力２３５を論理１値とするように操作している。スキャンテスト入力信号２１５が論理１値であるときには、安定論理値スキャンテスト操作回路２２１は論理値出力２３３を論理１値とし、論理値出力２３５を論理０値とするように操作している。動作が通常機能モードであるとき、安定論理値スキャンテスト操作回路２２１は、スキャンテスト入力信号２１５の値に拘わらず変化しない論理値出力２３３および論理値出力２３５に関する安定論理値を提供している。論理値出力２３３および論理値出力２３５は、通常の機能組み合わせ論理回路（例えば図示されない論理ゲート回路）の入力へと接続されている。
【００１５】
図３は、この発明の一実施形態としての、安定論理値スキャンテスト操作回路３００を示すブロック図である。安定論理値スキャンテスト操作回路３００は、スキャンフロップ３０１と、論理値生成回路３０２と、スキャンテストモード入力３０３と、スキャンテスト入力３０４と、スキャンテスト出力３０５と、論理値出力３０７と、さらに論理値出力３０８と、を備えている。スキャンフロップ３０１は、スキャンテスト入力３０４とスキャンテスト出力３０５に接続されると共に論理値生成回路３０２にも接続され、この論理値生成回路３０２は、スキャンテストモード入力３０３と、論理値出力３０７と、論理値出力３０８と、に接続されている。スキャンフロップ３０１は、スキャンテスト入力３０４により通信されたスキャンテスト入力値を格納する。スキャンテスト出力３０５は、スキャンフロップ３０１からのスキャンテスト出力信号を通信している。論理値生成回路３０２は、論理値出力３０７および３０８へと通信された論理値が通常動作モード中に安定を維持すると共に、スキャンフロップ３０１内に格納されているスキャンテスト入力論理値に基づいてスキャンテスト動作モード中における論理値の操作を提供することを保証している。スキャンテスト入力３０３は、論理値生成回路３０２に対して、スキャンテスト動作モードで動作するためのときと通常動作モードで動作するためのときとを指示するスキャンテストモード信号を通信している。論理値出力３０７および３０８は、（図示されない）他の装置に結合さ（例えば、結びつけら）れた論理値を通信している。
【００１６】
スキャンテストモード信号３０３は安定論理値スキャンテスト操作回路３００のための制御信号として動作する。スキャンテストモード信号３０３は、スキャンテスト動作中に（例えば、論理１で）確立される。スキャンテストモード信号３０３が確立されたとき、第１の論理値出力および第２の論理値出力は、スキャンフロップ３０１内の論理値により制御されている。スキャンテストモード信号３０３が不確立のとき、スキャンフロップ３０１に格納されている論理値は、第１の論理値出力および第２の論理値出力に影響を与えない。この発明の例示的な実施において、第１の論理値出力は安定論理０値であり、第２の論理値出力は通常モードにおける安定論理１値であり、これはスキャンフロップ３０１に格納されている論理値とは無関係にそうなっている。スキャンテスト動作中に、もしもスキャンフロップ３０１に格納されている論理値が論理０値であるならば、第１の論理値出力は、論理０値であり、第２の論理値は論理１値である。テストモード信号３０３が確立されたとき（例えば、スキャンテスト動作中には）、もしもスキャンフロップ３０１に格納された論理値が論理１ならば、第１の論理値出力は論理１値であり、第２の論理値は論理０値である。
【００１７】
図４は、前記論理値生成回路３０２の１つの実施形態としての論理値生成回路４００を示すブロック図である。論理値生成回路４００は、アンドゲート４２１と、ノットゲート４２２と、さらに、オアゲート４２３と、を備えている。スキャンフロップ３０１は、ノットゲート４２２およびオアゲート４２３に接続されたアンドゲート４２１に接続されている。アンドゲート４２１は、スキャンフロップ３０１に格納された論理値に拘わらず、スキャンテストモード信号３０３が不確立である（例えば、論理０値）ときに、論理値出力３０７における安定した第１の論理値（例えば、論理０）を提供している。アンドゲート４２１は、スキャンテスト動作中（例えばスキャンテストモード信号３０３が確立されたとき）に、スキャンフロップ３０１の出力にしたがって論理値出力３０７における論理値を変更する。オアゲート４２３は、スキャンフロップ３０１に格納された論理値に拘わらず、スキャンテストモード信号３０３が不確立のときに、論理値出力３０８における安定した第２の論理値（例えば、論理１）を提供する。オアゲート４２３は、スキャンテスト動作中に、スキャンフロップ３０１の出力にしたがって論理値出力３０７における論理値を変更する。ノットゲート４２２は、第２の論理値が第１の論理値と反対であることを保証している。
【００１８】
図５は、この発明の一実施形態に係り、スキャンテストに制御可能に結ばれたゲート入力システム５００を示すブロック図である。従来のＩＣ５００は設計回路ブロック５３０と、設計回路ブロック５４０と、設計回路ブロック５５０と、さらに設計回路ブロック５７０と、を備え、さらに、安定論理値スキャンテスト操作回路５１０を備えている。安定論理値スキャンテスト操作回路５１０は、設計回路ブロック５３０と、設計回路ブロック５４０と、設計回路ブロック５５０と、さらに設計回路ブロック５７０とに接続されている。設計回路ブロック５３０ないし５７０は、論理ゲート回路５８１ないし５８４を備えており、そのそれぞれは、１つまたはそれ以上の論理回路ゲートを備えている。例えば、論理ゲート回路５８１は、アンドゲート５９０を備えている。ゲート入力５９２およびゲート出力５９３は、設計回路ブロック５３０内の（図示されない）他のゲートに接続されている。ゲート入力５９１は、安定論理値スキャンテスト操作回路５１０へと結合されている。
【００１９】
この発明の１つの例示的な実施においては、前記設計回路ブロック５３０ないし５７０のそれぞれは、スキャンテストチェイン５２８に含まれるスキャンテストフリップフロップのようなスキャンテスト素子を備えている。例えば、設計回路ブロック５３０はスキャンフリップフロップ５３１とスキャンフリップフロップ５３２を備え、設計回路ブロック５４０はスキャンフリップフロップ５４１とスキャンフリップフロップ５４２を備え、設計回路ブロック５５０はスキャンフリップフロップ５５１とスキャンフリップフロップ５５２を備え、設計回路ブロック５７０はスキャンフリップフロップ５７１とスキャンフリップフロップ５７２を備えている。スキャンテストフリップフロップは、設計回路ブロックの（図示されない）他の構成要素に接続されており、スキャンテスト動作中のスキャンテストキャプチャおよびシフティングを実行すると共に、通常動作中のレジスタ機能を実行する。安定論理値スキャンテスト操作回路５１０に結合された論理ゲート回路５８１ないし５８４に含まれる論理ゲートのゲート入力は、通常動作中は安定したまま保持され、スキャンテスト出力テストモード信号５２５の制御の下、スキャンテスト入力信号５２１にしたがって、テストスキャンベクトルによるテスト動作中に操作される。これらのゲートの値は、スキャンテスト出力信号５２２から取り出すことができる。
【００２０】
図６は、この発明の一実施例としてのスキャンテスト制御可能に結合されたゲート入力システム６００のブロック図である。スキャンテスト制御可能に結合されたゲート入力システム６００は、このスキャンテスト制御可能に結合されたゲート入力システム６００がより大きく粒状に結合された論理値の操作を提供していることを除いて、スキャンテスト制御可能結合入力システム５００と同様のものである。スキャンテスト制御可能に結合されたゲート入力システム６００は設計回路ブロック６３０と、設計回路ブロック６４０と、設計回路ブロック６５０と、設計回路ブロック６７０と、を備えている。スキャンテスト制御可能結合入力システム５００と同様に、設計回路ブロック６３０ないし６７０は、論理ゲート回路６８１ないし６８４を備えており、それぞれの論理ゲート回路は１つまたはそれ以上の論理回路ゲートをそれぞれ備えている。これに加えて、設計回路ブロック６３０ないし６７０は、安定論理値スキャンテスト操作回路６１１ないし６１４をそれぞれ含んでいる。
【００２１】
スキャンテスト制御可能結合入力システム５００と同様に、設計回路ブロック６３０ないし６７０は、スキャンテストチェイン６２８に含まれる、例えばスキャンテストフリップフロップ（例えば、スキャンフリップフロップ６３１，６３２，６５１，６５２，６４１，６４２，６７１，６７２）のようなスキャンテスト素子を含んでいる。これらのスキャンテストフリップフロップは、設計回路ブロックの他の構成要素（図示されず）に接続され、スキャンテスト動作中にスキャンテストキャプチャおよびシフティングを実行すると共に、通常動作中にはレジスタ機能を実行する。スキャンテスト操作回路６１１ないし６１４は、スキャンテストチェイン６２８に含まれている。例えば、スキャンテスト操作回路６１１は、スキャンフリップフロップ６３１と６３３に接続され、スキャンテスト操作回路６１３は、スキャンフリップフロップ６５１と６５３に接続され、スキャンテスト操作回路６１２は、スキャンフリップフロップ６４１と６４３に接続され、スキャンテスト操作回路６１４は、スキャンフリップフロップ６７１と６７３に接続されている。スキャンテスト入力信号６２１は、スキャンテストチェイン６２８を介して設計回路ブロック６３０ないし６７０に接続されている。
【００２２】
スキャンテスト操作回路６１１ないし６１４は、より大きく粒状に結合された論理値の操作を提供している。スキャンテスト操作回路６１１ないし６１４は、設計回路ブロック６３０，６４０，６５０，６７０に含まれる論理ゲートのゲート入力に接続されている。例えば、スキャンテスト操作回路６１１は、論理ゲート回路６８１に接続され、スキャンテスト操作回路６１３は、論理ゲート回路６８３に接続され、スキャンテスト操作回路６１４は、論理ゲート回路６８４に接続され、そしてスキャンテスト操作回路６１２は、論理ゲート回路６８２に接続されている。スキャンテスト操作回路６１１ないし６１４は、通常動作中に安定論理値を論理ゲート回路６１１ないし６１４にそれぞれ供給している。スキャンテスト操作回路６１１ないし６１４は、論理値を操作して、スキャンテスト動作中に個別に論理ゲート回路６８１ないし６８４へと供給している。ゲート入力システム５００と同様に、論理値は、スキャンテスト入力信号６２１にしたがって操作され、スキャンテスト出力信号６２２を介して出力されている。
【００２３】
この発明の一実施形態に係る安定値スキャンテスト操作方法において、安定論理は以下のように説明することができる。安定論理値スキャンテスト操作方法は通常のスキャンテスティングの方法論と両立できるものである。テスティング動作中に、安定論理値スキャンテスト操作方法は、組み合わせ論理入力に結合された論理値出力の操作を許容している。通常動作中は、安定論理値スキャンテスト操作方法は、安定論理値出力を供給する。
【００２４】
第１のステップにおいて、組み合わせ論理に結合されたスキャンテスト素子は通常機能モードで動作するように指示する。可能であるこの発明の一実施形態において、テストモード信号は、スキャンテスト素子を通常機能モードで動作させるように指示するために用いられている。安定論理値スキャンテスト操作方法の１つの例示的な実施において、スキャンテスト素子は、（例えば、安定論理値スキャンテスト操作回路２２１のような）安定論理値スキャンテスト操作回路である。
【００２５】
第２のステップにおいて、論理値は組み合わせ論理の入力へと供給され、通常動作中は安定状態を保持されている。この発明の１つの実施形態において、論理値は論理ゲートの入力へと供給されている。
【００２６】
組み合わせ論理に接続されたスキャンテスト素子は、第３のステップにおいてスキャンテスト動作モードに置かれる。この発明の１つの実施形態において、スキャンテスト素子はテストモード指令信号にしたがってスキャンテストモードに置かれる。
【００２７】
第４のステップにおいて、組み合わせ論理の入力へ供給される論理値は、テスト動作中に操作される。この発明の１つの実施形態において、（例えば、ゲートのような）組み合わせ論理の入力へ供給される論理値は、スキャンテスト入力信号にしたがって操作されている。この発明の１つの例示的な実施において、ゲートの論理値入力の操作は、テスト動作中の論理値に結合された論理ゲートの入力の制御を容易にするように実現されている。
【００２８】
したがって、この発明は、（例えば、論理ゲートのような）組み合わせ論理への論理値入力のスキャンテスト操作を容易にすると共に、通常動作中の安定を維持するために結合された組み合わせ論理入力の論理値ｖを保証するシステムおよび方法である。この発明の１つの実施形態において、ＡＴＰＧツールを備える集積回路構成要素のスキャンテスティングが供給され、システムおよび方法はスキャンテスティングアーキテクチャに存在する実施を提供している。
【００２９】
この発明の上述した特定の実施形態の説明は、図示し説明することのみを目的として表されていた。これらの図示および説明は、この発明を開示された精密な形態から排除したりこれに限定したりしようとするものではなく、明らかに多くの変更や変形が上述した教示に照らして可能である。実施形態は、この発明の原理および実用的な適用を最も良く説明するために、また、これによりこの技術分野の熟練者をしてこの発明および変更例を含む種々の実施例を、熟考された個別の使用に最適なように、最も良く実現することを可能とするために、選択され、さらに説明されている。この発明の範囲は、この明細書に添付された特許請求の範囲およびその均等範囲により定義されることが意図されている。
【図面の簡単な説明】
【図１】
個別の論理入力値に接続された論理ゲートを含む従来のＩＣを示すブロック図である。
【図２】
この発明の一実施例に係る安定論理値操作スキャンテストチェインを示すブロック図である。
【図３】
この発明の一実施例に係る安定論理値スキャンテスト操作回路を示すブロック図である。
【図４】
この発明の一実施例に係る論理値生成回路に含まれる論理値生成回路を示すブロック図である。
【図５】
この発明の一実施例に係るスキャンテスト制御可能結合ゲート入力システムを示すブロック図である。
【図６】
論理値の粒状の制御を提供するこの発明の一実施例に係るスキャンテスト制御可能結合ゲート入力システムを示すブロック図である。
【符号の説明】
２１０　スキャンテストモード信号
２２１　安定論理値スキャンテスト操作回路
２２５　スキャンテスト素子
３０１　スキャンフロップ
３０２　論理値生成回路
３０３　スキャンテストモード入力
３０４　スキャンテスト入力
３０５　スキャンテスト出力
３０７　論理値出力
３０８　論理値出力
４２１　アンドゲート
４２２　ノットゲート
４２３　オアゲート
５１０　安定論理値スキャンテスト操作回路（スキャンテスト素子）
５１１　論理値
５２１　スキャンテスト入力信号
５２５　スキャンテストモード信号
５３０　通常動作組み合わせ回路
５８１　論理ゲート
７１０　第１のステップ
７２０　第２のステップ
７３０　第３のステップ
７４０　第４のステップ
【図１】
2004510985.tif 000003
【図２】
2004510985.tif 000004
【図３】
2004510985.tif 000005
【図４】
2004510985.tif 000006
【図５】
2004510985.tif 000007
【図６】
2004510985.tif 000008
【図７】
2004510985.tif 000009
【国際公開パンフレット】
2004510985.tif 000010
2004510985.tif 000011
2004510985.tif 000012
2004510985.tif 000013
2004510985.tif 000014
2004510985.tif 000015
2004510985.tif 000016
2004510985.tif 000017
2004510985.tif 000018
2004510985.tif 000019
2004510985.tif 000020
2004510985.tif 000021
2004510985.tif 000022
2004510985.tif 000023
2004510985.tif 000024
2004510985.tif 000025
2004510985.tif 000026
2004510985.tif 000027
2004510985.tif 000028
2004510985.tif 000029
【国際公開パンフレット（コレクトバージョン）】
2004510985.tif 000030
【国際調査報告】
2004510985.tif 000031
2004510985.tif 000032