(57)【要約】本発明は、高速通信チャネルまたはインタフェースにおけるタイミング不確実性を低減することと、これを用いた方法に関するものである。本発明にかかる受信装置は、データをラッチするための複数のサンプリング回路を備える。本発明によれば、受信装置内の位相ノイズ特性を用いてチャネル特性を測定し、信号のタイミング特性を変化させることによってチャネル内の変化を補償する結果、チャネルと固有のレジスタノイズに対するビットエラー率が改善される。
2004535092.tif 000002
【特許請求の範囲】
【請求項１】
高速データ相互接続用受信装置であって、
データをサンプリングして、それぞれがビットエラー率分布を有する連続する信号コピーを与える少なくとも一つのサンプリング回路を備えるサンプリングシステムと；
単一の信号コピーのビットエラー率分布より狭いビットエラー率分布を有する合成信号を生成するように、信号コピーを合成する手段とを備える受信装置。
【請求項２】
サンプリングシステムは、連続するコピーを同時に生成する複数のサンプリング回路を備えることを特徴とする、請求項１に記載の受信装置。
【請求項３】
サンプリングシステムは、時間をあけて連続する信号コピーを与える、一組の遅延または１つの可変遅延に接続する少なくとも１つのサンプリング回路を備えることを特徴とする、請求項１に記載の受信装置。
【請求項４】
サンプリングシステムは、時間をあけて連続する信号コピーを与える、一組の遅延に接続する複数のサンプリング回路を備えることを特徴とする、請求項１に記載の受信装置。
【請求項５】
信号コピーを合成する手段は、各信号コピーに対するビットエラー値を比較する論理ネットワークと、最小ビットエラー率を有する信号コピーを選択する手段とを備えることを特徴とする、請求項１に記載の受信装置。
【請求項６】
信号コピーは固定遅延により時間をあけていることを特徴とする、請求項１に記載の受信装置。
【請求項７】
信号コピーは可変遅延により時間をあけていることを特徴とする、請求項１に記載の受信装置。
【請求項８】
信号コピーは時間間隔が均一であることを特徴とする、請求項１に記載の受信装置。
【請求項９】
論理ネットワークは、値Ｑと数Ｅとを与えるための少なくとも１つの多数決素子を備え、ただしＱは多数決素子の入力の大多数がとる値であり、Ｅは入力の大多数がとる値とは異なる値を持つ入力の数であることを特徴とする、請求項５に記載の受信装置。
【請求項１０】
遅延に対するビットエラーを判定する手段と、最小ビットエラーを持つコピーに対応する遅延を判定する手段と、これにより判定された遅延を他のサンプリング回路に適用する手段とをさらに備えることを特徴とする、請求項３に記載の受信装置。
【請求項１１】
サンプリング回路は、レジスタ、フリップフロップ、ラッチ、サンプルホールド、または追跡およびホールド装置として与えられることを特徴とする、請求項１に記載の受信装置。
【請求項１２】
サンプリング回路は、ＢＥＲ関数が極小を有する点でデータをラッチすることを特徴とする、請求項１に記載の受信装置。
【請求項１３】
レイテンシー調整素子のパイプラインをさらに備えることを特徴とする、請求項１に記載の受信装置。
【請求項１４】
前記遅延素子は、データ経路、クロック信号経路、あるいはデータ経路とクロック信号経路の両方に組み込まれることを特徴とする、請求項３に記載の受信装置。
【請求項１５】
多数決素子での最小入力数は３であることを特徴とする、請求項９に記載の受信装置。
【請求項１６】
１ビット当たりのサンプリング回路の数は１４から２０、好ましくは１６であることを特徴とする、請求項１に記載の受信装置。
【請求項１７】
サンプリング回路からの少なくとも１つの信号コピーが、閾値電圧源を制御して、サンプリングされたデータにおける１と０の値の数を釣り合わせるようにするためのフィードバックを生成するのに用いられることを特徴とする、請求項１に記載の受信装置。
【請求項１８】
高速データ相互接続のための方法であって、
少なくとも１つのサンプリング回路を用いてデータをサンプリングし、それぞれがビットエラー率分布を有する連続する信号コピーを与える工程と；
単一の信号コピーのビットエラー率分布より狭いビットエラー率分布を有する合成信号コピーを生成するように信号コピーを合成する工程とを備える方法。
【請求項１９】
連続する同時信号コピーが与えられることを特徴とする、請求項１８に記載の方法。
【請求項２０】
一定の時間をあけて連続する信号コピーを与えることを特徴とする、請求項１８に記載の方法。
【請求項２１】
信号コピーを合成する工程は：
信号コピーを比較して、最小ＢＥＲを有する信号コピー数を判定する工程と；
最小ＢＥＲを有する信号を選択する工程を備えることを特徴とする、請求項１８に記載の方法。
【請求項２２】
データは、ＢＥＲ関数が極小となる点でサンプリングされることを特徴とする、請求項１８に記載の方法。
【請求項２３】
時間間隔がある信号コピーが、一組の遅延または１つの可変遅延を用いて生成され、信号コピーを合成する工程は、遅延に対するビットエラーを判定し、最小ビットエラーを有するコピーに対応する遅延を判定する工程を備え、これによってデータをサンプリングする工程は判定された遅延に対応する時間に行われることを特徴とする、請求項２０に記載の方法。
【請求項２４】
多数決素子の入力の最小数は３であることを特徴とする、請求項１８に記載の方法。
【請求項２５】
１ビット当たりのサンプリング回路の数は１４から２０、好ましくは１６であることを特徴とする、請求項１８に記載の方法。
【請求項２６】
データは、複数の受信装置が配置された複数の並列バスを備える通信チャネルに沿って送信されることを特徴とする、請求項１８に記載の方法。
【請求項２７】
レイテンシー調整素子のパイプラインを用いてレイテンシーを調整する工程をさらに備えることを特徴とする、請求項１８に記載の方法。
【請求項２８】
初期のパイプライン値は、各ビットに同一のレイテンシーを与えるための初期化手順中に更新されることを特徴とする、請求項２７に記載の方法。
【請求項２９】
請求項１に記載の受信装置を用いる通信チャネル。
【請求項３０】
１ビット当たりのサンプリング回路の数は１４から２０、好ましくは１６であることを特徴とする、請求項２９に記載の通信チャネル。
【請求項３１】
請求項１に記載のような受信装置が複数配置されている並列バスを複数備えることを特徴とする、請求項２９に記載の通信チャネル。
【請求項３２】
各受信装置はレイテンシー調整素子のパイプラインを備えることを特徴とする、請求項３１に記載の通信チャネル。
【請求項３３】
初期のパイプライン値は、各ビットに同一のレイテンシーを与えるための初期化手順中に更新されることを特徴とする、請求項３２に記載の通信チャネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号通信に関し、特にデジタル信号の送受信に関するものである。より詳しくは、本発明は高速通信チャネルまたはインタフェースにおける静的および動的スキュー補償に関するものである。
【０００２】
本発明は特に、動的なスキュー補償を必要とする高速通信における集積回路間のインタフェースに適用可能である。
【背景技術】
【０００３】
通信システムの一つの共通する形態には、有線あるいはその他の通信媒体、いわゆる通信チャネルを介して送られるデータを表すデジタル信号が含まれる。送信装置と受信装置との距離は相対的に長いので、通信チャネルを介して運ばれるデジタル信号は「グリッチ」または「ノイズ」を捉えることがある。
【０００４】
現在、デジタル受信装置の最大データ速度を制限する様々な要因が知られているが、その中には次のようなものが含まれる：
−入力信号のタイミング不確実性
−受信レジスタ内の準安定性として知られる現象、これは実際のモデムＣＭＯＳシステムではレジスタ内部の位相ノイズ；
−クロックシンセサイザまたは回復システムの位相ノイズを含むチャネル内のノイズ；
−ビットエラーレベル要求。
【０００５】
従来、これらの問題に対しいくつかの方法で対処してきた。
【０００６】
その一つは、入力信号に条件をつけるアナログフィルタリング部を有するデジタルデータ受信装置を用いることである。このアナログフィルタリング部が、信号からのノイズと好ましくない周波数成分とを排除する。従来のデジタル受信装置では、フィルタリング回路は、入射信号の予期するボー速度を調整し、信号品質と受信データ品質を最適化するように設定された固定帯域幅を有している。
【０００７】
信号品質は、符号間干渉（ＩＳＩ）と隣接チャネル干渉（ＡＣＩ）のいずれによっても悪影響を受ける。アナログフィルタリング回路は一般には、ＩＳＩ、ＡＣＩ、またはデジタル信号送信に関するその他の電子ノイズを減少させるのに適用される。ＩＳＩはフィルタ帯域幅が広がると減少し、ＡＣＩは帯域幅が狭められると減少する。しかしながら、従来の固定帯域幅フィルタは本来、ＡＣＩを減少させるよう調整されるとＩＳＩ量を増加し、あるいはＩＳＩを減少させるよう調整されるとＡＣＩ量を増加する。そのため、デジタル受信装置における従来のアナログフィルタリング回路は、しばしば未知、すなわち仮定のＩＳＩとＡＣＩに対して最適帯域幅未満の帯域幅になるよう調整されることが多い。
【０００８】
従来の調整可能なアナログフィルタの帯域幅精度はわずか約１０パーセントにすぎない。このような精度はデジタル受信装置が符号同期を確立できるようにするには十分であるが、この低い帯域幅精度により、ＩＳＩまたはＡＣＩを原因とする受容しがたいビットエラー率（ＢＥＲ）が生じかねない。いくつかの用途においてＢＥＲを最小限にするためには、帯域幅精度は５パーセント以下に保つ必要がある。しかしながら、従来の固定帯域幅フィルタは、ＢＥＲ、ＩＳＩ、またはＡＣＩの変動に対応していない。
【０００９】
ここで、短時間、すなわち環境的な変化のない時間の間、観察したときの異なるノイズ源が信号に与える影響を詳細に検討する。説明を明瞭にして、理解しやすくするために、本分野を、これらの問題を技術的に管理するのに広く用いられている確率密度理論を用いて説明する。本理論は大学入学前に教えられることが多く、電子技術課程での１年次の入門的なトピックとして発展的に教えられるものであるので、当業者は非常にこの理論に精通しているだろう。
【００１０】
ガウス分布位相および振幅ノイズをもつチャネル内のデータエラーはノイズのない理想的なチャネルとみなすことができ、クロック信号に与えられるノイズは３に示されるようなサンプリング点の確率分布を生じさせる。符号Ｓ０、Ｓ１、Ｓ２は、ガウス分布に従った、時間ｘを中心に対称的に分布する時間内の一点でのデータをサンプリングする受信装置の入力時の符号を示し、次の式で表される：
2004535092.tif 000003
【００１１】
したがって、ここで、３つの連続する符号Ｓ０、Ｓ１、Ｓ２のチャネルが得られる。図３は、Ｓ１におけるサンプリング点の時間的な分布を示しているが、実際、各符号は同様な曲線を描くので、データストリームを連続する符号とみなすことができ、それぞれが連続する分布によりサンプリングされている。このことは図５に明確に示されている。
【００１２】
ビットエラー率（ＢＥＲ）は誤った符合をサンプリングする確率として算出することができ、Ｓ１のチャネル符号（図３のミシン掛け部分）以外をサンプルする場合の確率に符号Ｓ１が異なる値を持つ確率を掛けた値に等しく、これは等しく分布された０と１による二値符号化の場合では、ＢＥＲは０．５に等しい。このことは次の式で表すことができる：
2004535092.tif 000004
【００１３】
図３に示す分布の場合のＢＥＲ関数を図４に示す。
【００１４】
このＢＥＲ曲線は、１つの符号について、図４に示すように、ビット間隔の中間で極小点を取る。連続する符号の場合、本ＢＥＲ曲線は１ビット間隔に等しい周期を有する周期関数となる。これを図５に示す。
【００１５】
極小値は、分布幅σによって変化する。その結果得られる関数のグラフを図６に示す。
【００１６】
信号対ノイズ比は、ビット幅ｗとＲＭＳジッタについて次の式に従って算出することができる、ただし単位はｄＢ単位である：
2004535092.tif 000005
【００１７】
単一のフリップフロップの場合、論理状態（ａ０からａ１またはａ１からａ０）を収集する確率は、サンプリング点と入力信号が閾値に交差する点との時間差の関数となる。この関数は次のように近似することができる：
2004535092.tif 000006
【００１８】
ここでＰ（ｘ）は正確な論理状態を収集する確率、
ｘは入力信号が閾値に交差する時間とサンプリング点との時間差、
σはシステム内のノイズのＲＭＳ値であって、チャネル、駆動装置、および受信装置内のノイズの合計である。
【００１９】
図７は、ＳＳＴＬ１６８５７レジスタを用いて搭載されるインタフェースから得られるこの確率関数を実線で示し、理論関数を点線で示したプロット図である。この場合、測定した、ノイズを有する信号を観察すると、σ値は２１ピコ秒である。この分布はＰ（ｘ）＝１−Ｐ（−ｘ）である。
【００２０】
信号のノイズ分布だけでなく、環境変化の影響も考慮しなければならない。環境を考慮するのに必要な時間は位相とチャネルノイズを考慮する場合に含まれる時間より次数が大きく長いので、環境変化を同一のＢＥＲ分析で検討することができない。
【００２１】
通信チャネルでは、受信データの完全な状態を図２に示すような目視図を用いて観察することができる。その目のまさに中心が、データが安定してストロボ発信される領域でに当たる。目視図では、Ｘ領域は図２の場合ピコ秒単位の時間であり、Ｙ領域は図２の場合ｍＶ単位の電圧または電流である。確実にデータを受信するには、切り換え閾値を目の中心にできるだけ近づけながらデータをサンプリングする（すなわち時間領域でゲートを閉める）必要がある。電圧または電流領域で目の中心を追跡する技術については米国特許出願６０／３１５，９０７に記載されている。本発明は時間領域における目の追跡方法に関するものである。
【００２２】
この新しい発明が取り組む問題は、すでに検討してきたチャネルノイズによる移動だけでなく、各信号が環境の変化により時間的に移動できる非常に高速なシステムで生じる。例えば、信号が１０ＧＨｚで切り換わると、信号がケーブルを下り、ケーブルが折り曲がると、信号の到着時間が増減するのと同様に、だれかが手を信号トラックの近くに置いたために信号がクロック周期以上の周期で時間的に移動する。低周波ノイズ、振動、温度の変動、荷重、電源電圧変化、ならびにその他の電源がすべて信号のスキューに影響を与える。このことは、目視図によって表される静的図は動的環境を表すものではないことを意味する。環境的変化はチャネルの全体確率分布の長期間のシフト、すなわち図５に示す一連の分布のシフトとみなすことができる。この分布がシフトすると、サンプリング点が絶対時間で固定されていれば、エラーが増加する。つまり、該信号はＢＥＲ曲線の極小点でもはやサンプリングされないので、ビットエラーはシフトの関数として増加する。わずかなシフトであっても、チャネルがその最大データ速度であらゆるデータを伝達できる能力を完全に損なうことができる。
【００２３】
データサンプル位置を追跡して最適化するいくつかの技術が当該技術分野で知られている。より長い期間にわたる目のパターン遷移を統合化する技術がその一つである。いくつかのクロックサンプリングスキームを用いて初期の遷移だけを参照し、クロックサンプル位置が目のパターンのより不利な部分に追跡されるのを防ぐようにする。
【００２４】
米国特許６，１１１，９１１によれば、高度なチップ符号同期を用いてデータビット判定を測定する。送信機がチップ符号パターンに同期してデータビットを送信するので、チップ位置を、関連するデータビット位置に対する手がかりとして用いることが可能となる。データビットをサンプリングするための最適位置が既知であるので、ビットエラー率損失部分が排除される。本技術からの経験にもとづく結果は、検出可能な信号が最小の場合の搬送波対ノイズ比に対してエラー率が実質的に改善されることを示している。本技術は、該データがチップ符号クロックに同期して送信される場合、高度な同期が基本的に得られるあらゆる直接拡散に適用可能である。
【００２５】
しかしながら、特に高速通信では、ビットエラー率が現在のアプリケーションシステム要求によって定義されながら、こうした同期化が有効ではない場合がしばしば生じる。これらの要求が厳しければ厳しいほど、求められるビットエラーレベルを与えるデータ速度が低下する。
【００２６】
この特殊な場合というのは、通信チャネルがクロック回復を用いる場合、すなわちクロックが信号から回復してこのクロックを用いて受信データをラッチする場合に当たる。本対処方法は環境変化などの低周波ノイズの影響を、限られた範囲ではあるが、低減する。しかし、この方法の問題点は、クロック回復システムあるいは位相検出器のエラー全体がチャネル内のノイズに追加されて、非常に高い周波数で用いる場合にはこの精度の低さが深刻な問題となるということである。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
したがって、本発明の主要な目的はノイズを有するチャネル内でデジタルデータを伝達させるための改善されたシステムを提供することである。
【００２８】
本発明の別の主要な目的は、チャネルノイズ、生産許容誤差、およびチャネル長さの変動によって生じるスキューを静的、動的に補償することである。
【００２９】
本発明のさらに別の目的は、チップ対チップおよび高速デジタル通信で求められる高速ビット速度でデータを送受信するために改善された、低コストの装置を提供することである。
【００３０】
発明のさらに別の目的は、通信システムにおけるデジタル信号の処理に好適な高速の改善された、高精度かつ信頼性の高いデータの読み出しを提供することである。
【００３１】
発明のさらに別の目的は、半導体集積回路に低コストで搭載可能な、低タイミング不確実性で、改善された非常にコンパクトな受信回路を提供することである。
【００３２】
発明のさらに別の目的は、低ビットエラーレベルの信号送信速度で受信装置を介してデータの流れを与えるデジタル受信装置のための出力インタフェースを提供することである。
【００３３】
発明のさらに別の目的は、チャネルが、作動環境に適応したシステムによってチャネルを与えるのに必要な生産許容誤差を減少させることである。
【００３４】
本発明のさらに別の目的は、シリアル通信リンクにおけるクロック回復過程でタイミングエラーを減少させることである。
【課題を解決するための手段】
【００３５】
本発明のこれらの目的ならびにその他の目的は、複数の比較器に接続される複数のサンプリング回路を用いて、これによりチャネル特性を信号のタイミング特性を変化させることでチャネル内のスキューを補償するのに利用する受信装置によって達成される。
【００３６】
補償器とは、ある入力のその他の入力またはその補数に対する相似に比例する出力を生成する論理機能を意味する。ここで考慮する補償器は多数決状態にある入力と適合しない入力数の値を生成する。その中の最も単純な補償器は、２入力ＸＯＲ（排他的ＯＲ）機能で、３入力素子の場合、論理機能（Ｅ）は図１１に示すとおりである。
【００３７】
本発明の独特な形態は、高速ＩＯ、３ＧＩＯ、Ｉｎｆｉｎｉｂａｎｄ、ギガビットイーサネット、その他の高速通信標準でデジタルデータを送信するのに好適である。
【発明の効果】
【００３８】
本発明は、受信装置内の位相ノイズ特性を用いて、チャネル特性を測定し、信号のタイミング特性を変化させることによってチャネル内のスキューを補償する装置と方法に関するものである。本発明にはこの革新的技術のさまざまな応用、すなわち、複数のレジスタを組み合わせることによりタイミングエラーを減少させ、内部ノイズのレベルが低下した複合レジスタを製造することが含まれる。
【００３９】
最も基本的な形態では、本発明は、確率分布が合成され、全ての分布が単独で作用するレジスタのどの１つの分布より狭くなるように複数のレジスタを適用する。この文脈でのレジスタは一般にはデータサンプリング回路であるが、必ずしもデータサンプリング回路である必要はなく、動的フリップフロップまたは記憶ゲートなどの遷移的なレジスタ特性のみを有しているものであればよい。
【００４０】
本発明は、それぞれが時間的にわずかにずれている、例えば図８にあるようにレジスタ間の可変遅延か図９にあるように静的遅延を持つ、データをサンプリングする連続したレジスタを備える。最も簡単な実施例では、一組のレジスタを時間的に同一の瞬間でトリガすると、内部位相ノイズによってレジスタは図３に示される分布の関数として時間的に異なる時点でラッチするので、時間をあけた遅延素子は必要ない。
【００４１】
より高度な実施例では、本発明は、遅延素子か固有の遅延を持つ有線を用いて複数のレジスタを時間をあけて、これらのレジスタの出力を論理ネットワークに与えてどのレジスタのビットエラー率が最も低いかを判定する。この一組の遅延素子はレジスタ間の空間を均等にする多相クロック生成器を用いて与えることができる。
【００４２】
よって、本発明の一つの側面によれば、データをサンプリングし、それぞれが所定の時間間隔だけシフトしている一連の信号コピーを与える、一組の遅延装置と接続した複数のサンプリング回路と、前記サンプリング回路にラッチされる信号を比較する少なくとも１つの手段と、最小ＢＥＲを持つ信号コピーを選択する、たとえばマルチプレクサのような手段と、最小ＢＥＲを持つ信号コピーの数を判定する、たとえば状態マシンのような手段とを備え、さらに任意でレイテンシー調整のためのパイプラインを備える受信装置が提供される。
【００４３】
本発明の別の側面によれば、受信装置は、データをサンプリングして、連続する同時信号コピーを与える複数のサンプリング回路と、前記サンプリング回路にラッチされる信号を比較する少なくとも１つの手段と、最小ＢＥＲを持つ信号コピーを選択する手段と、最小ＢＥＲを持つ信号コピーの数を判定する手段とを備え、さらに任意でレイテンシー（待ち時間）調整のためのパイプラインを備える。
【００４４】
本発明のさらに別の側面によれば、受信装置は、一組の遅延または１つの可変遅延と接続して、データをサンプリングし、時間をあけて連続する信号コピーを与える少なくとも１つのサンプリング回路と、信号コピーを比較する手段と、最小ＢＥＲを持つ信号コピーを選択する手段と、このコピーに対応する遅延を判定する手段と、データサンプリング時に得られた遅延を他のサンプリング回路に与える手段とを備える。
【００４５】
ここで提案する受信装置は、データを高速で送信し、送信されたデータは信号の安定性が極大となる瞬間にラッチされる。
【００４６】
このサンプリング回路は、レジスタ、フリップフロップ、ラッチ、追跡およびホールド、サンプルホールド装置などとして設けられるのが好ましい。
【００４７】
比較器は、図１０にあるようなＸＯＲか多数決素子として設けられるか、あるいは図１１に示されるような回路構成を用いて、図１１では３個の入力として示されているが、入力ビットの大多数とは異なるビットの数であるエラー出力（Ｅ）を生成するのが好ましい。
【００４８】
別の側面によれば、受信レジスタ内のレジスタ内部の位相ノイズである準安定性の特性を用いて、チャネル特性を計測し、信号のタイミング特性を変化させることによってチャネル内の生産許容誤差を補償する高速通信方法が提供される。
【００４９】
さらに別の側面によれば、本発明の受信装置を用いた通信チャネルが提供される。
【００５０】
本発明とその効果をより理解しやすくして、発明がどのように実施されるかを示すために、一例として、ただし一般性を失うことなく、添付の図面を参照する。
【発明を実施するための最良の形態】
【００５１】
例示としての実施例と添付の図面に従って、ただし本発明の一般性を制限することなく本発明を詳細に説明する。
【００５２】
本発明の最も簡単な実施例は、多数決論理が出力に設けられ、並列に用いられたいくつかのサンプリング回路を備える。このことは、ＢＥＲ確率分布を組み合わせるという効果があるので、サンプリング回路が同様な種類のものである場合、得られるＢＥＲ分布は個々のサンプリング回路のいずれにおいても狭くなる。この例でのサンプリング回路は通常、レジスタの中の簡単な種類であるフリップフロップであってよい。これらのレジスタを組み合わせるための論理を３つのフリップフロップについて図１１に示す。必要なフリップフロップ数を増やすことの効果はより高度な実施例において後で説明するが、本発明のすべての実施例では同一の原理が適用される。
【００５３】
本発明の第２の実施例は、同一の原理を用いて図８で与えられるような単一のビット自己校正受信装置を設けるものである。この単一ビット自己校正受信装置は、３個の単調遅延バーニア６１、６２、６３と、遷移検出器６６と、２個のパイプラインアジャスタ付きサンプリング回路６７、６８と、コントローラ６９と、出力マルチプレクサ７０とを備える。
【００５４】
この場合のコントローラは、遷移検出器の入力においてバーニアを連続して走査し、その関数の極小点に対応する値を測定し、保存するという比較的単純な状態マシンである。これらのバーニアの好ましい範囲は、１つの局所極小点以上の極小点が得られるよう２つのチャネル間隔以上でなければならない。走査が必要なのは、２０ｋＨｚなどの低周波数のみであって、遷移検出器信号から受信データを容易にフィルタリングすることができる。
【００５５】
遷移検出器の入力でバーニアを走査する各周期の終わりに、中間極小点に最も近い値の座標がサンプリング回路においてバーニアの１つに与えられる。サンプリング回路はいずれも連続的に作動する。走査が終了して、極小点位置の新たな値が決定されると、スペアのバーニアが対応する位置に配置され、出力マルチプレクサがそのチャネルに切り換る。極小点の新しい位置が異なるビットに属する場合、適切なパイプライン調整を行わなければならない。パイプラインアジャスタは可能なすべてのスキュー値を包含できるのに十分な深さを有していなければならない。電源投入またはリセット後の初期位置は中間位置でなければならない。
【００５６】
入力を連続的にモニタリングすることにより、入力における、環境変化による変動や低周波ノイズが原因となるものを含むタイミング不確実性を補償することができる。
【００５７】
サンプリング回路はさまざまなやりかたで設けることが可能である。最も簡単なものは単一のフリップフロップであるが、性能を改善するまたはビットエラー率を低下させるためには、入力の半数以上が１に等しい場合、出力において１に等しい多数決論理を有するいくつかのフリップフロップを並列して用いることができる。総量が２ｎ＋１の場合であれば奇数のフリップフロップを用いればよい。その結果得られるビットエラー関数は次のように表される：
2004535092.tif 000007
【００５８】
異なるビットエラー関数によるプロットを図１３と１４に示す。サンプリング回路数の選択は、特に図１５に示されるようなプロットの場合、ＢＥＲ曲線から決定する。ここで、ＢＥＲは様々な量のノイズについてサンプリング回路数に対してプロットされるもので、図１５の各曲線は特定のビット間隔対ＲＭＳノイズ比についてのものである。これは、１６個のサンプリング回路は、１０ｐｓＲＭＳジッタと８０ｐｓビット間隔のチャネルの場合のように、ビット間隔対ＲＭＳノイズ比が８で作動するのに十分な数であることを示している。この値を図１５の曲線に従って１６サンプリング回路数未満まで減らすと、チャネルのビットエラー率を増加させる
【００５９】
本発明にかかるチャネルから得られるロービットエラー率がデータエラーなく効果的に用いられるためには、ヴィタビまたはブロッキング符号などのエラー訂正符号を用いて、ビットエラーが起こった場合にデータのエラー訂正をするかデータの再送信をする必要がある。図１７と１８に示すようなチャネルペイロード曲線を用いて、これらのエラー検出または訂正技術を取り入れたチャネルの有効データ容量を決定する。
【００６０】
上記複数のユニットを、広い並列バスを設ける際に用いることもできる。この場合、電源投入後、ビットごとにパイプラインアジャスタの深さを訂正して、同一のレイテンシーとなるようにさらに別の手順を用いる。インフィニバンドなどの標準プロトコルに記載されているようにビット整合をするためには様々な方法がある。簡単な方法としては、すべてのパターン１に対して０を用いるものであるが、ただし同一発明人による別の特許に記載されているパターン依存調整などの複雑なスキュー調整については、本発明のゲーチング関数を用いてデータストリーム内の個々のビットを選択すればよい。
【００６１】
さらに安定させるために、符号化を用いて、状態変化またはトグル間の空間を制限するのが好ましい。そのための適切な手段として、符号化技術を用いてデータ極性を変化させることにより、限られた周波数帯域幅のＤＣ平衡符号を得るために当該業界で広く用いられている８ｂ／１０ｂ符号化を用いるものがある。
【００６２】
図１は、本発明にかかる受信装置の第３の改善された実施例のブロック図を示している。受信装置は、サンプリング回路２と、多数決素子および遷移検出器３、４、５と、データセレクタ６と、コントローラ７と、ＦＩＦＯとして作動するパイプラインレイテンシー調整素子８とを備えているのが好ましい。
【００６３】
サンプリング回路２は、図９でより詳細に示されているデータラッチのための一組のレジスタとして設けられるのが好ましい。図９に示すように、レジスタ３１、３２、３３、３４は一組の遅延装置３５、３６、３７と接続し、各々が所定の時間間隔だけシフトした連続する信号コピーを出力する。これらのレジスタによって、図５に示す連続ＢＥＲ関数にしたがって異なる時点での信号が与えられる。
【００６４】
サンプリング回路を別のやりかたで設けることもできる。最も単純なものは単一フリップフロップであるが、性能を向上させるまたはビットエラー率を低下させるためには、本発明の最も基本的な実施例に従って多数決論理を出力に設けたいくつかのフリップフロップを並列に用いるのがよい。つまり、本発明は入れ子式に適用することができる。
【００６５】
サンプリング回路２の出力は、多数決素子３、４、５の入力に接続される。ここでは、入力の半数以上が「１」に等しければ、多数決素子のそれぞれの出力は、「１」に等しく、入力の半数以上が「０」に等しければ、多数決素子のそれぞれの出力は、「０」に等しくなる。総量が２ｎ＋１になる各多数決素子とともに奇数のサンプリング回路を用いればよい。
【００６６】
本発明にかかる、図１に示す受信装置は、その入力（Ｄ０、Ｄ１、Ｄ２）の大多数での値に対応する値Ｑと、入力の大多数の値とは異なる値を持つ入力数Ｅとを得るための一組の論理素子３、４、５を備える。
【００６７】
ｋ＝３のときのこれらの論理素子の詳細な例を図１１に示す。多数決機能を用いて任意の入力数を包含するようにこれを拡張することは簡単なことである。論理機能を拡張するための技術は広く普及している。入力数が奇数の場合、機能は単純にＸＯＲとなる。論理機能はつぎのようになる。すべての入力が０かすべての入力が１のとき、出力は０である。一つの入力のみが０か一つの入力のみが１のとき、出力は１である。二つの入力だけが１か二つの入力だけが０であって入力数が３より大きいとき、出力は２、などである。本論理を標準のツール、たとえばシノプシスやその他のＥＤＡベンダなどで合成することもできるし、手動で簡単に導出することもできる。
【００６８】
図１１の論理素子は、ＡＮＤ素子４１、４２、４３の大多数の入力での値に対応する値Ｑを与える１個のＯＲ素子４７に接続した３個のＡＮＤ素子４１、４２、４３と、大多数の入力の値とは異なる入力値を有するＡＮＤ素子の量Ｅを与えるＡＮＤ素子４６に接続したＮＡＮＤ素子４４とＯＲ素子４５とからなる。
【００６９】
図１の受信装置はさらに、最小ＢＥＲをもつ信号のコピーを選択するためのデータセレクタまたはマルチプレクサ６と、最小ＢＥＲを持つコピー数を判定する状態マシン７と、レイテンシー調整用パイプライン８とを備える。
【００７０】
本発明によれば、通信チャネルの性能をさらに向上させるために、ビット間隔は時間をあけたいくつかのサンプリング回路によってカバーされ、好ましくはＢＥＲ関数の極小点に最も近いサンプリング回路をデータ受信用に用いるサンプリング回路として選択するのがよい。
【００７１】
時間内にサンプリング回路を行き渡らせるための特に効果的な方法は、多相クロックを用いるものである。クロックツリーは、その遅延によって多相クロックを生成することができるか、クロックを、各クロック相が発振器の各インバータ段階から得られるリング発振器を用いて与えることもできる。より高い細分性を得るためにいくつかの追加の位相スプリッタを用いることも可能である。多相クロックを用いることによって、レジスタがわずかに異なる時点ごとに計時されるので各レジスタのサンプリング点が時間全体に行き渡る。
【００７２】
本発明の別の効果的な側面は、サンプリング回路それ自身からの出力が多くの周期にわたる信号内のＤＣバイアスを示しているということである。この情報は、目視図内の電圧または電流閾値を追跡するために、米国特許出願６０／３１５，９０７に記載の発明を用いて適用することができる。
【００７３】
サンプリング回路出力をこの目的を達成するために適用することは信号処理技術の当事者には明らかであるが、要すれば、ビットストリームが位相変調符号などのＤＣ平衡符号で８ｂ／１０ｂまたは１６ｂ／２０ｂ符号化すれば、サンプリング回路それぞれの値は５０パーセントが１または５０パーセントが０となる。１となる平均量が５０パーセントを超えると、終端電圧を下げるか別の段階で参照電圧を制御するなどして、閾値を増加させる必要がある。１となる平均量が５０パーセント未満であれば、閾値は高すぎるので参照電圧を下げる必要がある。電流モードシステムの場合でも同様に補償をすることができる。１つのレジスタを用いて、複数の周期にわたって平均化するだけで、ノイズの周期よりも長いループ応答が得られる。特に、たとえば電源ノイズなどのノイズがその他の論理が原因で引き起こされる現実のシステム、現在使われている低電圧ＤＣ−ＤＣコンバータでは、これはすでに約１０ＭＨｚの周波数で作動しているので、閾値の即時調整が必要となる。本発明は、各単一クロックから入力データを得て、この調整を行う。すなわち、サンプリング回路が時間的に行き渡っていると、出力は各データ遷移にガウス関数、つまり、図７の０．５レベルなどの閾値近くの対称関数の積分に近似される関数によって分布される。目視図内の閾値が移動する傾向はどんなものでも、これらサンプルの分布の不均衡からすぐに理解でき、目視図の目をチャネルの通常動作と並列に周期ごとにＹ領域内で追跡することができる。
【００７４】
動作
本発明の最も基本的な形態の動作は、当業者に容易に理解でき、ＭａｔｈＣＡＤなどのツールを使って行うことができる。より複雑な実施例の動作は、図１に示す受信装置の機能を考慮することで理解できる。次にこの受信装置の動作について、ただし一般性を損なうことなく、説明する。
【００７５】
ＢＥＲ関数が極小となる時間の位置を特定するために、いくつかの方法を用いることができる。サンプリング回路を時間内に行き渡らせることにより、時間的に信号が移動する方向についての情報を判定でき、コントローラがこの情報を用いてパイプライン遅延を導入し、複数のクロック周期にわたり目視図の目を追跡することができる。ただし、１ビット周期以上の周期あるいは１ビット周期においても時間内にこれらのサンプリング回路を行き渡らせることは必須条件ではない。
【００７６】
最も低いビットエラー率を持つサンプリング回路が上境界部に移動して、第１のサンプリング回路に包み込まれ、最小ビットエラー率を持つサンプリング回路まで移動し続けると、１周期内で２ビットを捉えることが必要になる。第１のサンプリング回路からと、最後のサンプリング回路からそれぞれ１ビットを捕らえる必要があり、次のクロック周期で第１のサンプリング回路からデータを取り出す。
【００７７】
最小ビットエラー率のサンプリング回路が下境界部まで移動すると、上記と反対の動作が行われて、次の２回のクロック周期で第１のサンプリング回路から最後のサンプリング回路までジャンプすることにより１つのサンプルが落とされる。
【００７８】
しかし、サンプリング回路間の時間遅延が十分に定義されていない場合、次のビット間隔で重なり合うようにさらにサンプリング回路を追加することもできる。
【００７９】
本発明の一つの対処方法は、１つの入力線ごとにサンプリング回路への入力の遅延が異なるいくつかのサンプリング回路を用いるというものである。これらの遅延素子をデータ経路内、クロック信号経路内、あるいはその両方の経路内に設けることができる。
【００８０】
図９に示す実施例によれば、各フリップフロップ３１、３２、３３、３４は、１つのビット符号間隔より広い間隔をカバーする時間のうち異なる瞬間に独自のサンプルを入力する。
【００８１】
各フリップフロップは、図３に示すように関数Ｐ（ｘ＋ｘn）で定義できる。ただし、ｘnは第１のサンプリング回路とサンプリング回路ｎとのサンプリング点の差であり、次の式で表される：
2004535092.tif 000008
【００８２】
次の各ｋ個の入力は論理素子３、４、５に送られる。各論理素子のＥ個の出力は、最小エラーレベルで論理素子を判定する状態マシン７に送られる。この素子の数が出力マルチプレクサ６に送られ、出力マルチプレクサ６がその素子からのデータ信号Ｑを出力に送る。状態マシン７は、ある時間内で論理素子３、４、５などのそれぞれから送られた１の数をカウントする。状態マシン７はその後、そのカウント値を比較して、数が最も小さいチャネルを見つけだす。このチャネル数が符号化されて、データセレクタ６に送られるので、データがそのサンプリング回路から選択され、ＦＩＦＯ８として用いられる出力パイプラインアジャスタに送られる。好ましい実施例において、このＦＩＦＯは１周期中符号をまったく捉えない、１つの符号を捉える、あるいは２つの符号を捉えることができるので、最も低いＢＥＲを有するサンプリング回路がビットフレーム境界部を横切る場合について説明したように、サンプリング回路を包み込むことが可能となる。
【００８３】
この状態マシン７はさらに、新たに選択された多数決素子がその前に用いた素子より１ビット間隔だけ離れているとき、受信装置の出力においてパイプラインの深さを調節するよう機能する。これにより、状態マシンが入力を連続してモニタリングして、受信装置の入力でのタイミング不確実性や環境変化による変動あるいは低周波ノイズが補償される。
【００８４】
ｋ＝３の場合の本発明にかかる受信装置の単一のビットチャネルを図５に示す。複数の受信装置を並列バスについて用いることができる。この場合、初期のパイプライン値は初期化手順中に更新されて、各ビットに同一ラテンシーを与える。
【００８５】
集団的なサンプリング回路ノイズはすべてのサンプリングノイズについて独立しているとみなしてもよい。このノイズはサンプリング回路自身が引き起こすものである。クロック生成器、信号送信機、チャネル媒体が生成するノイズがすべてのサンプリング回路に同時に与えられるのに対し、このノイズの関数は互いに独立している。
【００８６】
多数決素子を用いることによって達成される技術的効果を分析するために、サンプリング回路ノイズの比率が１００パーセントと０パーセントのときの２つの究極の二者択一について検討する。
【００８７】
サンプリング回路固有のノイズが１００パーセントであるとき、多数決素子の出力におけるＢＥＲ値は、ｋ＝１，３，５の場合、図６に示すように、その素子で用いられるサンプリング回路の数に大きく依存する。図６では、曲線上部は多数決素子１個につき１個のサンプリング回路を用いて得られ、曲線中間部は多数決素子１個につき３個のサンプリング回路を用いて得られ、曲線下部は５個のサンプリング回路を用いて得られる。
【００８８】
サンプリング回路固有のノイズが無視できるほど小さければ、多数決機能で用いられるサンプリング回路の数は図７に示すようにその結果得られるＢＥＲになんら大きな変化を与えない。
【００８９】
多数決素子の平均化、標準化されたＥ個の出力もまた、図８に示すように多数決素子の数に大きく依存するものではない。
【００９０】
ノイズが最大になる部分が駆動装置、チャネル媒体、およびクロック生成器に属するという予想から、多数決素子の入力として最小の数、すなわち３個の入力を用いるのが好ましいことは明らかである。
【００９１】
その結果得られるＢＥＲ値は、ビット間隔にわたり等しく分布されたサンプルの数が異なるごとに異なり、しかもビット間隔対ＲＭＳノイズ値の比が異なるごとに異なる。これらの機能を図９に示す。図９では、サンプリング回路の数が水平軸上にあり、ビット間隔とσとの比はＢＥＲ関数の指数となる。この図から明らかなように、１ビット当たりの最適なサンプリング回路数は１６近くになる。
【００９２】
図８は単純化した代替案としての構成を示している。この実施例によれば、単一のビット受信装置が３個の単調遅延バーニア６１、６２、６３と、遷移６６と、パイプラインアジャスタ６７、６８付き２個のサンプリング回路６４、６５と、コントローラ６９と、出力マルチプレクサ７０とを備える。
【００９３】
フィードバックループあるいは検出器６６は、サンプリング点の最適な位置を制御するのに用いられる。たとえば、この検出器は図１１に示すように設けることができる。２個の独立したフリップフロップ１１、１２は同時にその入力のサンプリングを行う。各フリップフロップは上記のＰ（ｘ）関数により定義される。
【００９４】
状態マシン６９は、遷移検出器６６の入力において連続的にバーニア６３を走査して、その関数の極小点に対応する値を測定し、保存する。これらのバーニアの好ましい範囲は、１つの局所極小点以上の極小点が得られるよう２つのチャネル間隔以上でなければならない。走査が必要なのは２０ｋＨｚなどの低周波のみであるので、遷移検出器から受信データを容易にフィルタリングすることができる。遷移検出器の入力でバーニアを操作する各周期の終わりに、中間極小点に最も近い値の座標がサンプリング回路においてバーニアの１つに与えられる。サンプリング回路６４と６５はいずれも連続的に作動する。走査が終了して極小点位置の新たな値が決定されると、スペアのバーニアが対応する位置に配置され、出力マルチプレクサ７０がそのチャネルに切り換る。極小点の新しい位置が異なるビットに属する場合、適切なパイプライン調整を行わなければならない。パイプラインアジャスタ６７と６８は可能なすべてのスキュー値を包含できるのに十分な深さを有していなければならない。電源投入またはリセット後の初期位置は中間位置でなければならない。
【００９５】
入力を連続的にモニタリングすることにより、入力における、環境変化による変動または低周波ノイズが原因のタイミング不確実性を含めたタイミング不確実性を補償することができる。
【００９６】
よって、本発明はチャネルと固有のレジスタノイズに対するビットエラー率を改善する。この改善は、回路素子の知的配置と、準安定性の特性を利用した結果得られるもので（準安定性とは１つのレジスタ内部の遷移位相ノイズの確率分布を意味する）、受信レジスタ内においてチャネル特性を測定し、信号のタイミング特性を変化させることでチャネル内部の生産許容誤差を補償する。
【００９７】
本発明の効果は、データビットを最適位置でサンプリングすることにより、あるビットエラー率について、最小のビット間隔を有するシステムを提供することが可能となり、そのシステムにおいて、データ速度を４σなどの１ビット当たり数σまで増加させられる。なお、σとは、チャネル、駆動装置、受信装置におけるノイズの合計であるシステム内のノイズＲＭＳ値である。
【００９８】
別の実施例では、サンプリング回路とそれに関連する論理回路を、ＦＩＦＯ内において、あるいはデータ経路によりパイプライン接続することができる。
【００９９】
最も基本的レベルでは、本発明はデータをサンプリングし、その後論理回路が完全な後知恵によりそのデータをサンプリングした最適時間を判定する。これは、本発明の高度な実施例の基本的側面である。これは、いくつかの追加の検出器をチャネル上で接続するか、過去のデータの関数としてチャネルの将来の変化を補償するために受信装置に検出器を追加するような現在行われている方法とはまったく逆の方法である。本発明においては、まずデータをサンプリングして、その後補償を行う。
【０１００】
本発明の別の効果は、閾値の訂正を、それらのサンプリング回路のコピーではなく、実際のデータをサンプリングするために同一のサンプリング回路を用いて決定する点にある。これは、適用される訂正が要求どおりに正確なものであることを意味する。
【０１０１】
ここで記載した補償はすべて、チャージポンプとなりうる閾値調整となっても専用デジタル回路を用いて行うことが好ましい。
【０１０２】
本発明を適用により得られる経験的な結果は、集合ノイズに対するエラー率を実質的に大きく改善し、タイミング不確実性を大きく低下させる。
【０１０３】
論理ファミリの中には、準安定状態がレジスタの振動を引き起こすものもある。準安定性は数学的には時間における漸近点であるとみなされる。漸近点に近づくにつれ、レジスタの出力には指数関数的に長い時間がかかり、既知の状態に落ち着く。このことは、レジスタの出力が多くのサンプルにわたる合計であるとみなされる位相ノイズの場合でも同様である。別の現象が、レジスタ内の有線遅延がゲート切り替え速度に比較して短い論理ファミリにおいて見られる。この場合、正のフィードバック状態が存在する。このような状況では、準安定点に近づくにつれ、レジスタが振動する。これはより適切にレイアウトすることによって訂正できるので、ここで用いるレジスタは平均遷移点における最大移送ノイズ点を示し、自続式振動を引き起こすことはない。
【図面の簡単な説明】
【０１０４】
【図１】受信装置を形成するための本発明の発展した実施例のブロック図である。
【図２】目の開口振幅が２０ｍＶと５５ｐｓである場合、１２．５Ｇｂｐｓで動作するチャネルの目視図である。
【図３】シリアルデータストリームにおけるビットＳ１に関するサンプリング点分布を示す図である。
【図４】実際のサンプル位置のビットフレーム内での時間の点に従ったビットエラー率分布を示す図である。
【図５】シリアルデータストリームにおける連続するビットエラー率分布を示す図である。
【図６】サンプリング点がビットエラー率分布の極小点上にある場合のビットエラー率のレベルをＲＭＳチャネルノイズに対するビット間隔の比の関数として示す図である。
【図７】サンプリング回路をＳＳＴＬ１６８５７レジスタを用いて搭載した場合の、サンプリング点と入力信号が閾値を交差する場合の点との時間差の関数としたときの０から１に移動する論理状態を捉える理論上の確率（点線）と実験上の確率（実線）の図である。
【図８】サンプリング回路間の可変遅延を用いた本発明の一実施例のブロック図である。
【図９】図１のブロック図に示されるサンプリング回路２の図である。
【図１０】本発明の実施例の一つにかかる遷移検出器を示す図である。
【図１１】大多数の入力ビットとは異なるビット数であるエラー出力（Ｅ）と、多数決素子出力であるＱとを、ただしＥはＱの直交関数である、形成するための３入力論理ブロックを示す図である。
【図１２】すべてのノイズがサンプリング回路の外部にある場合の多数決素子の異なる幅についての多数決素子の出力に関する連続するビットにおけるビットエラー率分布の関数ファミリを示す図である。
【図１３】すべてのノイズがサンプリング回路の内部にある場合の多数決素子の異なる幅についての多数決素子の出力に関する連続するビットにおけるビットエラー率分布の関数ファミリを示す図である。この重要性は、図１４でより明確に理解される。
【図１４】スケーリングを用いて、ログ目盛ではなく線形目盛で同一の曲線を示す図である。
【図１５】ビット間隔対ＲＭＳノイズ比の関数としてビット間隔に等しく分布した１ビット当たりのサンプリング回路数に対するＢＥＲを示す図である。
【図１６】１６個のクロック位相を用いてサンプリング回路間の時間間隔を制御する場合の、出力遷移センサ出力の確率が１であるときの曲線ファミリを示す図である。この図の各曲線は特定のビット間隔対ＲＭＳノイズ比についてのものである。
【図１７】１０ｐｓＲＭＳノイズを有するチャネルの例における（各曲線のビット単位での）パケットサイズの関数としての本発明にかかるチャネルの有効ボー速度を示す図である。
【図１８】１０ｐｓＲＭＳノイズという同一条件下でプロトコルを除いた実際のデータ速度を示す曲線ファミリを得るための図１７と同様の情報を示すが、プロトコルオーバーヘッドの６４ビットが各パケットから取り除かれた点が図１７とは異なっている図である。
【図１】
2004535092.tif 000009
【図３】
2004535092.tif 000010
【図４】
2004535092.tif 000011
【図５】
2004535092.tif 000012
【図６】
2004535092.tif 000013
【図７】
2004535092.tif 000014
【図８】
2004535092.tif 000015
【図９】
2004535092.tif 000016
【図１０】
2004535092.tif 000017
【図１１】
2004535092.tif 000018
【図１２】
2004535092.tif 000019
【図１３】
2004535092.tif 000020
【図１４】
2004535092.tif 000021
【図１５】
2004535092.tif 000022
【図２】
2004535092.tif 000023
【図１６】
2004535092.tif 000024
【図１７】
2004535092.tif 000025
【図１８】
2004535092.tif 000026
【国際公開パンフレット】
2004535092.tif 000027
2004535092.tif 000028
2004535092.tif 000029
2004535092.tif 000030
2004535092.tif 000031
2004535092.tif 000032
2004535092.tif 000033
2004535092.tif 000034
2004535092.tif 000035
2004535092.tif 000036
2004535092.tif 000037
2004535092.tif 000038
2004535092.tif 000039
2004535092.tif 000040
2004535092.tif 000041
2004535092.tif 000042
2004535092.tif 000043
2004535092.tif 000044
2004535092.tif 000045
2004535092.tif 000046
2004535092.tif 000047
2004535092.tif 000048
2004535092.tif 000049
2004535092.tif 000050
2004535092.tif 000051
2004535092.tif 000052
2004535092.tif 000053
2004535092.tif 000054
2004535092.tif 000055
2004535092.tif 000056
2004535092.tif 000057
2004535092.tif 000058
2004535092.tif 000059
2004535092.tif 000060
2004535092.tif 000061
2004535092.tif 000062
【国際公開パンフレット（コレクトバージョン）】
2004535092.tif 000063
2004535092.tif 000064
【手続補正書】
【提出日】平成15年6月27日(2003.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高速データ相互接続用受信装置であって、
デジタル信号を受信して、受信信号の連続した信号コピーを与えるための複数のサンプリング回路を備えるサンプリングシステムと；
各ビット間隔がいくつかのサンプリング回路にカバーされるようにサンプリング回路を時間内に行き渡らせるためのクロックを生成するクロック生成器と；
入力信号が閾値に交差する時間的な点を検出する遷移検出器と；
サンプリング回路を制御し、遷移検出器によって得られるデータを用いて受信信号の目視図の目を追跡するコントローラとを備え、
受信装置はさらに
単一の信号コピーについてのＢＥＲを、サンプリング点と入力信号が閾値に交差する点との時間差に基づき誤った符号をサンプリングする確率として判定する手段を備え；
最小ビットエラー率を有する信号を生成するサンプリング回路が異なるサンプリング回路におけるＢＥＲ値を用いて判定されるＢＥＲ分布に基づき選択され、前記ＢＥＲ分布内の極小点に最も近いサンプリング回路をデータ受信で用いるサンプリング回路と定義することを特徴とする受信装置。
【請求項２】
サンプリングシステムは、時間をあけて連続する信号コピーを与える、一組の遅延または１つの可変遅延に接続する少なくとも１つのサンプリング回路を備えることを特徴とする、請求項１に記載の受信装置。
【請求項３】
サンプリングシステムは、時間をあけて連続する信号コピーを与えるために、複数のサンプリング回路と、複数のクロック位相を生成する多相クロック生成器とを備えることを特徴とする、請求項１に記載の受信装置。
【請求項４】
サンプリングシステムは、時間をあけて連続する信号コピーを与える、一組の遅延に接続する複数のサンプリング回路を備えることを特徴とする、請求項１に記載の受信装置。
【請求項５】
各信号コピーに対するビットエラー値を比較する論理ネットワークと、最小ビットエラー率を有する信号コピーを選択する手段とをさらに備えることを特徴とする、請求項１乃至４のいずれか1項に記載の受信装置。
【請求項６】
信号コピーは時間間隔が均一であることを特徴とする、請求項１乃至５のいずれか1項に記載の受信装置。
【請求項７】
ＢＥＲ関数はＲＭＳチャネルノイズに対して決定されることを特徴とする、請求項１乃至６のいずれか1項に記載の受信装置。
【請求項８】
連続するＢＥＲ分布が一続きのデータストリーム内において複数のクロック周期にわたって定義されることを特徴とする、請求項１乃至７のいずれか1項に記載の受信装置。
【請求項９】
いくつかのサンプリング回路は、出力に多数決論理を設けて並列にして用いられることを特徴とする、請求項１乃至８のいずれか1項に記載の受信装置。
【請求項１０】
ＢＥＲは次のように決定されることを特徴とする請求項９に記載の受信装置、ただしｎはサンプリング回路数である：
2004535092.tif 000065
【請求項１１】
−遅延に対するビットエラーを判定する手段と；
最小ビットエラーを持つコピーに対応する遅延を判定する手段と；
これにより判定された遅延を他のサンプリング回路に適用する手段とをさらに備えることを特徴とする、請求項１乃至１０のいずれか1項に記載の受信装置。
【請求項１２】
サンプリング回路は、レジスタ、フリップフロップ、ラッチ、サンプルホールド、または追跡およびホールド装置として与えられることを特徴とする、請求項１乃至１１のいずれか1項に記載の受信装置。
【請求項１３】
レイテンシー調整素子のパイプラインをさらに備えることを特徴とする、請求項１乃至１２のいずれか1項に記載の受信装置。
【請求項１４】
上記遅延素子は、データ経路、クロック信号経路、あるいはデータ経路とクロック信号経路の両方に組み込まれることを特徴とする、請求項２乃至１３のいずれか1項に記載の受信装置。
【請求項１５】
ＢＥＲ関数はビット間隔対ＲＭＳチャネルノイズ比に対して決定されることを特徴とする、請求項１乃至１４のいずれか1項に記載の受信装置。
【請求項１６】
必要な数のサンプリング回路はチャネルノイズ量に応じて決定されることを特徴とする、請求項１５に記載の受信装置。
【請求項１７】
１ビット当たりのサンプリング回路の数は１４から２０、好ましくは１６であることを特徴とする、請求項１６のいずれか1項に記載の受信装置。
【請求項１８】
サンプリング回路からの少なくとも１つの信号コピーが、閾値電圧源を制御して、サンプリングされたデータにおける１と０の値の数を釣り合わせるようにするためのフィードバックを生成するのに用いられることを特徴とする、請求項１乃至１７のいずれか1項に記載の受信装置。
【請求項１９】
複数の並列バス上に配置される、請求項１乃至１８のいずれか1項に記載の複数の受信装置。
【請求項２０】
高速データ相互接続のための方法であって、
１組の遅延または１つの可変遅延に接続する、データをサンプリングする少なくとも１つのサンプリング回路を与え；
所定の時間間隔でサンプリング回路を計時して、少なくとも１ビット間隔をカバーする時間をあけて連続する信号コピーを与え；
信号が閾値に交差する時間的な点を検出することによって得られるデータを用いて、サンプリングされた信号の目視図の目を追跡することを含み、
さらに、単一の信号コピーについてのＢＥＲを、サンプリング点と入力信号が閾値に交差する点との時間差に基づき誤った符号をサンプリングする確率として判定し；
最小ビットエラー率を有する信号を生成するサンプリング回路を、異なるサンプリング回路におけるＢＥＲ値を用いて判定されるＢＥＲ分布に基づき選択し、前記ＢＥＲ分布内の極小点に最も近いサンプリング回路を定義することを特徴とする方法。
【請求項２１】
複数のサンプリング回路は、多相クロックが生成する複数のクロック位相によって計時されることを特徴とする、請求項２０に記載の方法。
【請求項２２】
データがまずサンプリングされ、その後、そのデータをサンプリングした最適時間をＢＥＲ関数が極小を取る点と判定することを特徴とする、請求項２０乃至２１のいずれかに記載の方法。
【請求項２３】
時間をあけた信号コピーが、一組の遅延または１つの可変遅延を用いて生成され、信号コピーを合成する工程は、遅延に対するビットエラーを判定し、最小ビットエラーを有するコピーに対応する遅延を判定する工程を備え、これによってデータをサンプリングする工程は判定された遅延に対応する時間に行われることを特徴とする、請求項２０に記載の方法。
【請求項２４】
さらに、ＢＥＲ関数はビット間隔対ＲＭＳチャネルノイズ比に対して決定されて、１ビット当たりのサンプリング回路数を定義することを特徴とする、請求項２０乃至２３のいずれか1項に記載の方法。
【請求項２５】
請求項１乃至２２のいずれか1項に記載の１つの受信装置または複数の受信装置を用いる通信チャネル。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号通信に関し、特にデジタル信号の送受信に関するものである。より詳しくは、本発明は高速通信チャネルまたはインタフェースにおける静的および動的スキュー補償に関するものである。
【０００２】
本発明は特に、動的なスキュー補償を必要とする高速通信における集積回路間のインタフェースに適用可能である。
【背景技術】
【０００３】
通信システムの一つの共通する形態には、有線あるいはその他の通信媒体、いわゆる通信チャネルを介して送られるデータを表すデジタル信号が含まれる。送信装置と受信装置との距離は相対的に長いので、通信チャネルを介して運ばれるデジタル信号は「グリッチ」または「ノイズ」を捉えることがある。
【０００４】
現在、デジタル受信装置の最大データ速度を制限する様々な要因が知られているが、その中には次のようなものが含まれる：
−入力信号のタイミング不確実性
−受信レジスタ内の準安定性として知られる現象、これは実際のモデムＣＭＯＳシステムではレジスタ内部の位相ノイズ；
−クロックシンセサイザまたは回復システムの位相ノイズを含むチャネル内のノイズ；
−ビットエラーレベル要求。
【０００５】
従来、これらの問題に対しいくつかの方法で対処してきた。
【０００６】
その一つは、入力信号に条件をつけるアナログフィルタリング部を有するデジタルデータ受信装置を用いることである。このアナログフィルタリング部が、信号からのノイズと好ましくない周波数成分とを排除する。従来のデジタル受信装置では、フィルタリング回路は、入射信号の予期するボー速度を調整し、信号品質と受信データ品質を最適化するように設定された固定帯域幅を有している。
【０００７】
信号品質は、符号間干渉（ＩＳＩ）と隣接チャネル干渉（ＡＣＩ）のいずれによっても悪影響を受ける。アナログフィルタリング回路は一般には、ＩＳＩ、ＡＣＩ、またはデジタル信号送信に関するその他の電子ノイズを減少させるのに適用される。ＩＳＩはフィルタ帯域幅が広がると減少し、ＡＣＩは帯域幅が狭められると減少する。しかしながら、従来の固定帯域幅フィルタは本来、ＡＣＩを減少させるよう調整されるとＩＳＩ量を増加し、あるいはＩＳＩを減少させるよう調整されるとＡＣＩ量を増加する。そのため、デジタル受信装置における従来のアナログフィルタリング回路は、しばしば未知、すなわち仮定のＩＳＩとＡＣＩに対して最適帯域幅未満の帯域幅になるよう調整されることが多い。
【０００８】
従来の調整可能なアナログフィルタの帯域幅精度はわずか約１０パーセントにすぎない。このような精度はデジタル受信装置が符号同期を確立できるようにするには十分であるが、この低い帯域幅精度により、ＩＳＩまたはＡＣＩを原因とする受容しがたいビットエラー率（ＢＥＲ）が生じかねない。いくつかの用途においてＢＥＲを最小限にするためには、帯域幅精度は５パーセント以下に保つ必要がある。しかしながら、従来の固定帯域幅フィルタは、ＢＥＲ、ＩＳＩ、またはＡＣＩの変動に対応していない。
【０００９】
ここで、短時間、すなわち環境的な変化のない時間の間、観察したときの異なるノイズ源が信号に与える影響を詳細に検討する。説明を明瞭にして、理解しやすくするために、本分野を、これらの問題を技術的に管理するのに広く用いられている確率密度理論を用いて説明する。本理論は大学入学前に教えられることが多く、電子技術課程での１年次の入門的なトピックとして発展的に教えられるものであるので、当業者は非常にこの理論に精通しているだろう。
【００１０】
ガウス分布位相および振幅ノイズをもつチャネル内のデータエラーはノイズのない理想的なチャネルとみなすことができ、クロック信号に与えられるノイズは図３に示されるようなサンプリング点の確率分布を生じさせる。符号Ｓ０、Ｓ１、Ｓ２は、ガウス分布に従った、時間ｘを中心に対称的に分布する時間内の一点でのデータをサンプリングする受信装置の入力時の符号を示し、次の式で表される：
2004535092.tif 000066
【００１１】
したがって、ここで、３つの連続する符号Ｓ０、Ｓ１、Ｓ２のチャネルが得られる。図３は、Ｓ１におけるサンプリング点の時間的な分布を示しているが、実際、各符号は同様な曲線を描くので、データストリームを連続する符号とみなすことができ、それぞれが連続する分布によりサンプリングされている。このことは図５に明確に示されている。
【００１２】
ビットエラー率（ＢＥＲ）は誤った符合をサンプリングする確率として算出することができ、Ｓ１のチャネル符号（図３のミシン掛け部分）以外をサンプルする場合の確率に符号Ｓ１が異なる値を持つ確率を掛けた値に等しく、これは等しく分布された０と１による二値符号化の場合では、ＢＥＲは０．５に等しい。このことは次の式で表すことができる：
2004535092.tif 000067
【００１３】
図３に示す分布の場合のＢＥＲ関数を図４に示す。
【００１４】
このＢＥＲ曲線は、１つの符号について、図４に示すように、ビット間隔の中間で極小点を取る。連続する符号の場合、本ＢＥＲ曲線は１ビット間隔に等しい周期を有する周期関数となる。これを図５に示す。
【００１５】
極小値は、分布幅σによって変化する。その結果得られる関数のグラフを図６に示す。
【００１６】
信号対ノイズ比は、ビット幅ｗとＲＭＳジッタについて次の式に従って算出することができる、ただし単位はｄＢ単位である：
2004535092.tif 000068
【００１７】
単一のフリップフロップの場合、論理状態（ａ０からａ１またはａ１からａ０）を収集する確率は、サンプリング点と入力信号が閾値に交差する点との時間差の関数となる。この関数は次のように近似することができる：
2004535092.tif 000069
【００１８】
ここでＰ（ｘ）は正確な論理状態を収集する確率、
ｘは入力信号が閾値に交差する時間とサンプリング点との時間差、
σはシステム内のノイズのＲＭＳ値であって、チャネル、駆動装置、および受信装置内のノイズの合計である。
【００１９】
図７は、ＳＳＴＬ１６８５７レジスタを用いて搭載されるインタフェースから得られるこの確率関数を実線で示し、理論関数を点線で示したプロット図である。この場合、測定した、ノイズを有する信号を観察すると、σ値は２１ピコ秒である。この分布はＰ（ｘ）＝１−Ｐ（−ｘ）である。
【００２０】
信号のノイズ分布だけでなく、環境変化の影響も考慮しなければならない。環境を考慮するのに必要な時間は位相とチャネルノイズを考慮する場合に含まれる時間より次数が大きく長いので、環境変化を同一のＢＥＲ分析で検討することができない。
【００２１】
通信チャネルでは、受信データの完全な状態を図２に示すような目視図を用いて観察することができる。その目のまさに中心が、データが安定してストロボ発信される領域でに当たる。目視図では、Ｘ領域は図２の場合ピコ秒単位の時間であり、Ｙ領域は図２の場合ｍＶ単位の電圧または電流である。確実にデータを受信するには、切り換え閾値を目の中心にできるだけ近づけながらデータをサンプリングする（すなわち時間領域でゲートを閉める）必要がある。電圧または電流領域で目の中心を追跡する技術については米国特許出願６０／３１５，９０７に記載されている。本発明は時間領域における目の追跡方法に関するものである。
【００２２】
この新しい発明が取り組む問題は、すでに検討してきたチャネルノイズによる移動だけでなく、各信号が環境の変化により時間的に移動できる非常に高速なシステムで生じる。例えば、信号が１０ＧＨｚで切り換わると、信号がケーブルを下り、ケーブルが折り曲がると、信号の到着時間が増減するのと同様に、だれかが手を信号トラックの近くに置いたために信号がクロック周期以上の周期で時間的に移動する。低周波ノイズ、振動、温度の変動、荷重、電源電圧変化、ならびにその他の電源がすべて信号のスキューに影響を与える。このことは、目視図によって表される静的図は動的環境を表すものではないことを意味する。環境的変化はチャネルの全体確率分布の長期間のシフト、すなわち図５に示す一連の分布のシフトとみなすことができる。この分布がシフトすると、サンプリング点が絶対時間で固定されていれば、エラーが増加する。つまり、該信号はＢＥＲ曲線の極小点でもはやサンプリングされないので、ビットエラーはシフトの関数として増加する。わずかなシフトであっても、チャネルがその最大データ速度であらゆるデータを伝達できる能力を完全に損なうことができる。
【００２３】
データサンプル位置を追跡して最適化するいくつかの技術が当該技術分野で知られている。
【００２４】
より長い期間にわたる目のパターン遷移を統合化する技術がその一つである。いくつかのクロックサンプリングスキームを用いて初期の遷移だけを参照し、クロックサンプル位置が目のパターンのより不利な部分に追跡されるのを防ぐようにする。
【００２５】
時間がたつにつれていくつかの信号サンプルを生成（オーバサンプリング）して、サンプルを多数決決定論理で合成して最尤結果を決定することは公知で、たとえば米国４，７７１，４２１、米国４，２４１，３１１、米国４，９６５，８８４、米国５，０１８，１４２および欧州０７９７，３２６、欧州０５７５，０００で用いられている。
【００２６】
米国４，７７１，４２１には、シフトレジスタの出力に接続される入力を有し、シフトレジスタの所定数の出力より多い数の出力が１ビット値を示すとき、特定の２進値を示すサンプリング手段を備えるシステムが記載されている。ＢＥＲ分布についてはなんら考慮されていない。
【００２７】
米国４，２４１，３１１には、クロック信号時に信号をサンプリングして、サンプリングした信号ビットのストリームをデジタルシフトレジスタに与え、その後、多数決ゲートに与える手段を備えるシステムが記載されている。最適コピーの選択については開示されていない。
【００２８】
米国４，９６５，８８４には、サンプリング手段と、データサンプルの大多数を代表するデータサンプルを選択する手段とを備えるシステムが記載されている。
【００２９】
米国５，０１８，１４２には、入力信号をサンプリングして、多数決回路を用いてこの値を持つ複数の連続するサンプルの一部に含まれないサンプルの値を変化させるサンプリング回路を備えるシステムが記載されている。
【００３０】
米国６，１２７，８６４には、３つの異なる時間にデータをサンプリングし、また、第４の時間に多数決信号を出力するシステムが記載されている。ＢＥＲ推定はなされていない。
【００３１】
欧州０５７５，０００には、ノイズのあるデータ信号からデータを推定する多数決論理構成を有し、シフトレジスタに対し入出力するデータサンプルと「１」状態と「０」状態との遷移をモニタリングするシステムが記載されている。
【００３２】
欧州０７９７，３２６には、信号を受信する工程と、信号を所定のサンプリング速度でサンプリングする工程と、第１のサンプルをシフトすることにより第２と第３のサンプルを生成する工程とを備え、サンプルを互いに比較して、訂正した信号値を示す多数決サンプル値を得る方法が記載されている。
【００３３】
欧州０  ９４２  ５５１に記載のオーバサンプリング式クロック回復回路は、位相差判定部と位相調整部とを有する。位相差判定部は、データ信号と複数のクロック信号との位相差を多数決判定を利用して判定し、位相調整信号を生成する。位相調整部は複数のクロック信号の位相を位相調整信号に基づき調整する。
【００３４】
上記の対処方法にはいくつかの信号をオーバサンプリングすることが含まれているが、上記技術のいずれも信号のＢＥＲ分布関数についてはなんら考慮していない。また、高速通信においては、多数決信号が多数決により合成された別個の信号よりも品質に優れているといくことはまったく明らかではない。高速通信でより速いデータ速度が求められるため、チャネル帯域幅はデータによってほとんど占められることとなり、このため目視窓に対するサンプリング位置を正確に推定しなければ多数決決定に頼ることができなくなる。
【００３５】
別の対処方法によれば、ビットエラー率を、多数決によって最もＢＥＲが低いと判定された信号について測定し、それを繰り返し受信したパターンそれぞれと比較する。
【００３６】
欧州０１９３，３３２には、最もエラー率が低いある信号パターンを多数決論理により決定するデジタル信号処理装置が記載されている。信号パターンは繰り返し送信されて、多数決信号パターンを参照パターンとして等価的に用いながら、送信経路内でビットエラー率を測定することにより信号パターンが受信装置内で処理される。よって、信号コピーは送信装置が生成し、サンプリングシステムは生成していない。したがって、コピーは周波数、ノイズ特性などが異なる。
【００３７】
欧州１  ０６１  ６９１によれば、デジタルＰＬＬ回路は、多相クロック信号を用いて受信したバーストモードのデータをサンプリングするためのサンプリング回路を備えている。ビットパターンの先頭が、識別パターンを用いて検出され、連続するビットの列について目視窓の目を追跡してそれぞれのビットがそのビット窓の中心点でサンプリングされていると推定することによりビットがサンプリングされる。そのために、各ビットの中心点に近づく可能性が最も高くなるよう複数のクロックが選択される。しかし、欧州１  ０６１  ６９１で行われるＢＥＲの推定は全体としてビットパターンに関係し、各信号コピーについてのＢＥＲを判定することには関係しない。さらに、ＢＥＲ判定に基づくサンプリング点の選択もなされていない。
【００３８】
米国５，１４０，６２０に記載の対処方法によれば、最適サンプリング点が「ビットエラー率」（ＢＥＲ）が最小となる点であると統計的手段により判定される。これは受信した１データビット当たりの誤って受信したビット数の平均を示す。公称サンプリング点（レジスタ出力）はクロックランインから判定され、データの多くの線についてのビットエラー率は公称サンプリング点を用いて判定される。その後、サンプリング点（選択されたレジスタ出力）は、ビットエラー率に改善が見られなくなるまで第１の方向に増加する。この結果ビットエラー率が改善しないと、サンプリング点は、改善がまったく見られなくなるまで反対方向に増加する。いずれの方向でも改善がない場合は、公称サンプリング点が最適点である。この方法はＢＥＲ判定に基づくものであるが、局所的な極値が得られるのはデータチャネル全体のＢＥＲが完全に分布していない場合に限られ、このため完全な画像を受信することができなくなり、したがって、もしＢＥＲ分布の極小点が移動していると、データは誤った位置でサンプリングされる。
【００３９】
米国４，８９１，８１２には、少なくとも３つの信号から多数決信号を生成する工程と、多数決信号とビットごとに比較して各信号におけるＢＥＲを判定する工程と、信号と多数決信号のいずれか一方を選択する工程とを備える方法が記載されている。ここでも同様に、信号は別々のチャネルから到来し、送信装置によって生成され、サンプリングシステムによって生成されない。したがって、システムは、受信信号の品質を改善しないが、いくつかの信号の中からより品質の優れた信号を選択する。ＢＥＲは多数決信号に関して異なるチャネル間で推定され、サンプリングクロックの位相関数として別のチャネル内のＢＥＲ分布には反映しない。
【００４０】
米国４，４３２，０９４によれば、方法は異なる時間に信号をサンプリングする工程と、情報エラー率の最も低い信号を多数決によって決定する工程とを備える。しかし、情報クロック周波数がこの特定の技術において取得可能な最大値に近い値であるときに複数の周波数を生成することができないので、サンプルは高速インタフェースではこの技術を利用できない情報クロック周波数の倍数で取り出される。
【００４１】
米国特許６，１１１，９１１によれば、高度なチップ符号同期を用いてデータビット判定を測定する。送信機がチップ符号パターンに同期してデータビットを送信するので、チップ位置を、関連するデータビット位置に対する手がかりとして用いることが可能となる。データビットをサンプリングするための最適位置が既知であるので、ビットエラー率損失部分が排除される。この技術からの経験にもとづく結果は、検出可能な信号が最小の場合の搬送波対ノイズ比に対してエラー率が実質的に改善されることを示している。本技術は、データがチップ符号クロックに同期して送信される場合、高度な同期が基本的に得られるあらゆる直接拡散に適用可能である。
【００４２】
しかしながら、特に高速通信では、ビットエラー率が現在のアプリケーションシステム要求によって定義されながら、こうした同期化が有効ではない場合がしばしば生じる。これらの要求が厳しければ厳しいほど、求められるビットエラーレベルを与えるデータ速度が低下する。この特殊な場合というのは、通信チャネルがクロック回復を用いる場合、すなわちクロックが信号から回復してこのクロックを用いて受信データをラッチする場合に当たる。この対処方法は限られた範囲ではあるが、低減する。しかし、この方法の問題点は、クロック回復システムあるいは位相検出器のエラー全体がチャネル内のノイズに追加されて、非常に高い周波数で用いる場合にはこの精度の低さが深刻な問題となるということである。
【発明の開示】
【発明が解決しようとする課題】
【００４３】
したがって、本発明の主要な目的はノイズを有するチャネル内でデジタルデータを伝達させるための改善されたシステムを提供することである。
【００４４】
本発明の別の主要な目的は、チャネルノイズ、生産許容誤差、およびチャネル長さの変動によって生じるスキューを静的、動的に補償することである。
【００４５】
本発明のさらに別の目的は、チップ対チップおよび高速デジタル通信で求められる高速ビット速度でデータを送受信するために改善された、低コストの装置を提供することである。
【００４６】
発明のさらに別の目的は、通信システムにおけるデジタル信号の処理に好適な高速の改善された、高精度かつ信頼性の高いデータの読み出しを提供することである。
【００４７】
発明のさらに別の目的は、半導体集積回路に低コストで搭載可能な、低タイミング不確実性で、改善された非常にコンパクトな受信回路を提供することである。
【００４８】
発明のさらに別の目的は、低ビットエラーレベルの信号送信速度で受信装置を介してデータの流れを与えるデジタル受信装置のための出力インタフェースを提供することである。
【００４９】
発明のさらに別の目的は、チャネルが、作動環境に適応したシステムによってチャネルを与えるのに必要な生産許容誤差を減少させることである。
【００５０】
本発明のさらに別の目的は、シリアル通信リンクにおけるクロック回復過程でタイミングエラーを減少させることである。
【課題を解決するための手段】
【００５１】
本発明のこれらの目的ならびにその他の目的は、複数の比較器に接続される複数のサンプリング回路を用いて、これによりチャネル特性を信号のタイミング特性を変化させることでチャネル内のスキューを補償するのに利用する受信装置によって達成される。
【００５２】
補償器とは、ある入力のその他の入力またはその補数に対する相似に比例する出力を生成する論理機能を意味する。ここで考慮する補償器は多数決状態にある入力と適合しない入力数の値を生成する。その中の最も単純な補償器は、２入力ＸＯＲ（排他的ＯＲ）機能で、３入力素子の場合、論理機能（Ｅ）は図１１に示すとおりである。
【００５３】
本発明の独特な形態は、高速ＩＯ（登録商標）、３ＧＩＯ、Ｉｎｆｉｎｉｂａｎｄ（登録商標）、ギガビットイーサネット、その他の高速通信標準でデジタルデータを送信するのに好適である。
【発明の効果】
【００５４】
本発明は、受信装置内の位相ノイズ特性を用いて、チャネル特性を測定し、信号のタイミング特性を変化させることによってチャネル内のスキューを補償する装置と方法に関するものである。本発明にはこの革新的技術のさまざまな応用、すなわち、複数のレジスタを組み合わせることによりタイミングエラーを減少させ、内部ノイズのレベルが低下した複合レジスタを製造することが含まれる。
【００５５】
最も基本的な形態では、本発明は、確率分布が合成され、全ての分布が単独で作用するレジスタのどの１つの分布より狭くなるように複数のレジスタを適用する。この文脈でのレジスタは一般にはデータサンプリング回路であるが、必ずしもデータサンプリング回路である必要はなく、動的フリップフロップまたは記憶ゲートなどの遷移的なレジスタ特性のみを有しているものであればよい。
【００５６】
本発明は、それぞれが時間的にわずかにずれている、例えば図８にあるようにレジスタ間の可変遅延か図９にあるように静的遅延を持つ、データをサンプリングする連続したレジスタを備える。最も簡単な実施例では、一組のレジスタを時間的に同一の瞬間でトリガすると、内部位相ノイズによってレジスタは図３に示される分布の関数として時間的に異なる時点でラッチするので、時間をあけた遅延素子は必要ない。
【００５７】
より高度な実施例では、本発明は、遅延素子か固有の遅延を持つ有線を用いて複数のレジスタを時間をあけて、これらのレジスタの出力を論理ネットワークに与えてどのレジスタのビットエラー率が最も低いかを判定する。この一組の遅延素子はレジスタ間の空間を均等にする多相クロック生成器を用いて与えることができる。
【００５８】
よって、本発明の一つの側面によれば、データをサンプリングし、それぞれが所定の時間間隔だけシフトしている一連の信号コピーを与える、一組の遅延装置と接続した複数のサンプリング回路と、前記サンプリング回路にラッチされる信号を比較する少なくとも１つの手段と、最小ＢＥＲを持つ信号コピーを選択する、たとえばマルチプレクサのような手段と、最小ＢＥＲを持つ信号コピーの数を判定する、たとえば状態マシンのような手段とを備え、さらに任意でレイテンシー調整のためのパイプラインを備える受信装置が提供される。
【００５９】
本発明の別の側面によれば、受信装置は、データをサンプリングして、連続する同時信号コピーを与える複数のサンプリング回路と、前記サンプリング回路にラッチされる信号を比較する少なくとも１つの手段と、最小ＢＥＲを持つ信号コピーを選択する手段と、最小ＢＥＲを持つ信号コピーの数を判定する手段とを備え、さらに任意でレイテンシー（待ち時間）調整のためのパイプラインを備える。
【００６０】
本発明のさらに別の側面によれば、受信装置は、一組の遅延または１つの可変遅延と接続して、データをサンプリングし、時間をあけて連続する信号コピーを与える少なくとも１つのサンプリング回路と、信号コピーを比較する手段と、最小ＢＥＲを持つ信号コピーを選択する手段と、このコピーに対応する遅延を判定する手段と、データサンプリング時に得られた遅延を他のサンプリング回路に与える手段とを備える。
【００６１】
ここで提案する受信装置は、データを高速で送信し、送信されたデータは信号の安定性が極大となる瞬間にラッチされる。
【００６２】
このサンプリング回路は、レジスタ、フリップフロップ、ラッチ、追跡およびホールド、サンプルホールド装置などとして設けられるのが好ましい。
【００６３】
比較器は、図１０にあるようなＸＯＲか多数決素子として設けられるか、あるいは図１１に示されるような回路構成を用いて、図１１では３個の入力として示されているが、入力ビットの大多数とは異なるビットの数であるエラー出力（Ｅ）を生成するのが好ましい。
【００６４】
別の側面によれば、受信レジスタ内のレジスタ内部の位相ノイズである準安定性の特性を用いて、チャネル特性を計測し、信号のタイミング特性を変化させることによってチャネル内の生産許容誤差を補償する高速通信方法が提供される。
【００６５】
さらに別の側面によれば、本発明の受信装置を用いた通信チャネルが提供される。
【００６６】
本発明とその効果をより理解しやすくして、発明がどのように実施されるかを示すために、一例として、ただし一般性を失うことなく、添付の図面を参照する。
【発明を実施するための最良の形態】
【００６７】
例示としての実施例と添付の図面に従って、ただし本発明の一般性を制限することなく本発明を詳細に説明する。
【００６８】
本発明の最も簡単な実施例は、多数決論理が出力に設けられ、並列に用いられたいくつかのサンプリング回路を備える。このことは、ＢＥＲ確率分布を組み合わせるという効果があるので、サンプリング回路が同様な種類のものである場合、得られるＢＥＲ分布は個々のサンプリング回路のいずれにおいても狭くなる。この例でのサンプリング回路は通常、レジスタの中の簡単な種類であるフリップフロップであってよい。これらのレジスタを組み合わせるための論理を３つのフリップフロップについて図１１に示す。必要なフリップフロップ数を増やすことの効果はより高度な実施例において後で説明するが、本発明のすべての実施例では同一の原理が適用される。
【００６９】
本発明の第２の実施例は、同一の原理を用いて図８で与えられるような単一のビット自己校正受信装置を設けるものである。この単一ビット自己校正受信装置は、３個の単調遅延バーニア６１、６２、６３と、遷移検出器６６と、２個のパイプラインアジャスタ付きサンプリング回路６７、６８と、コントローラ６９と、出力マルチプレクサ７０とを備える。
【００７０】
この場合のコントローラは、遷移検出器の入力においてバーニアを連続して走査し、その関数の極小点に対応する値を測定し、保存するという比較的単純な状態マシンである。これらのバーニアの好ましい範囲は、１つの局所極小点以上の極小点が得られるよう２つのチャネル間隔以上でなければならない。走査が必要なのは、２０ｋＨｚなどの低周波数のみであって、遷移検出器信号から受信データを容易にフィルタリングすることができる。
【００７１】
遷移検出器の入力でバーニアを走査する各周期の終わりに、中間極小点に最も近い値の座標がサンプリング回路においてバーニアの１つに与えられる。サンプリング回路はいずれも連続的に作動する。走査が終了して、極小点位置の新たな値が決定されると、スペアのバーニアが対応する位置に配置され、出力マルチプレクサがそのチャネルに切り換る。極小点の新しい位置が異なるビットに属する場合、適切なパイプライン調整を行わなければならない。パイプラインアジャスタは可能なすべてのスキュー値を包含できるのに十分な深さを有していなければならない。電源投入またはリセット後の初期位置は中間位置でなければならない。
【００７２】
入力を連続的にモニタリングすることにより、入力における、環境変化による変動や低周波ノイズが原因となるものを含むタイミング不確実性を補償することができる。
【００７３】
サンプリング回路はさまざまなやりかたで設けることが可能である。最も簡単なものは単一のフリップフロップであるが、性能を改善するまたはビットエラー率を低下させるためには、入力の半数以上が１に等しい場合、出力において１に等しい多数決論理を有するいくつかのフリップフロップを並列して用いることができる。総量が２ｎ＋１の場合であれば奇数のフリップフロップを用いればよい。その結果得られるビットエラー関数は次のように表される：
2004535092.tif 000070
【００７４】
異なるビットエラー関数によるプロットを図１３と１４に示す。サンプリング回路数の選択は、特に図１５に示されるようなプロットの場合、ＢＥＲ曲線から決定する。ここで、ＢＥＲは様々な量のノイズについてサンプリング回路数に対してプロットされるもので、図１５の各曲線は特定のビット間隔対ＲＭＳノイズ比についてのものである。これは、１６個のサンプリング回路は、１０ｐｓＲＭＳジッタと８０ｐｓビット間隔のチャネルの場合のように、ビット間隔対ＲＭＳノイズ比が８で作動するのに十分な数であることを示している。この値を図１５の曲線に従って１６サンプリング回路数未満まで減らすと、チャネルのビットエラー率を増加させる
【００７５】
本発明にかかるチャネルから得られるロービットエラー率がデータエラーなく効果的に用いられるためには、ヴィタビまたはブロッキング符号などのエラー訂正符号を用いて、ビットエラーが起こった場合にデータのエラー訂正をするかデータの再送信をする必要がある。図１７と１８に示すようなチャネルペイロード曲線を用いて、これらのエラー検出または訂正技術を取り入れたチャネルの有効データ容量を決定する。
【００７６】
上記複数のユニットを、広い並列バスを設ける際に用いることもできる。この場合、電源投入後、ビットごとにパイプラインアジャスタの深さを訂正して、同一のレイテンシーとなるようにさらに別の手順を用いる。インフィニバンドなどの標準プロトコルに記載されているようにビット整合をするためには様々な方法がある。簡単な方法としては、すべてのパターン１に対して０を用いるものであるが、ただし同一発明人による別の特許に記載されているパターン依存調整などの複雑なスキュー調整については、本発明のゲーチング関数を用いてデータストリーム内の個々のビットを選択すればよい。
【００７７】
さらに安定させるために、符号化を用いて、状態変化またはトグル間の空間を制限するのが好ましい。そのための適切な手段として、符号化技術を用いてデータ極性を変化させることにより、限られた周波数帯域幅のＤＣ平衡符号を得るために当該業界で広く用いられている８ｂ／１０ｂ符号化を用いるものがある。
【００７８】
図１は、本発明にかかる受信装置の第３の改善された実施例のブロック図を示している。受信装置は、サンプリング回路２と、多数決素子および遷移検出器３、４、５と、データセレクタ６と、コントローラ７と、ＦＩＦＯとして作動するパイプラインレイテンシー調整素子８とを備えているのが好ましい。
【００７９】
サンプリング回路２は、図９でより詳細に示されているデータラッチのための一組のレジスタとして設けられるのが好ましい。図９に示すように、レジスタ３１、３２、３３、３４は一組の遅延装置３５、３６、３７と接続し、各々が所定の時間間隔だけシフトした連続する信号コピーを出力する。これらのレジスタによって、図５に示す連続ＢＥＲ関数にしたがって異なる時点での信号が与えられる。
【００８０】
サンプリング回路を別のやりかたで設けることもできる。最も単純なものは単一フリップフロップであるが、性能を向上させるまたはビットエラー率を低下させるためには、本発明の最も基本的な実施例に従って多数決論理を出力に設けたいくつかのフリップフロップを並列に用いるのがよい。つまり、本発明は入れ子式に適用することができる。
【００８１】
サンプリング回路２の出力は、多数決素子３、４、５の入力に接続される。ここでは、入力の半数以上が「１」に等しければ、多数決素子のそれぞれの出力は、「１」に等しく、入力の半数以上が「０」に等しければ、多数決素子のそれぞれの出力は、「０」に等しくなる。総量が２ｎ＋１になる各多数決素子とともに奇数のサンプリング回路を用いればよい。
【００８２】
本発明にかかる、図１に示す受信装置は、その入力（Ｄ０、Ｄ１、Ｄ２）の大多数での値に対応する値Ｑと、入力の大多数の値とは異なる値を持つ入力数Ｅとを得るための一組の論理素子３、４、５を備える。
【００８３】
ｋ＝３のときのこれらの論理素子の詳細な例を図１１に示す。多数決機能を用いて任意の入力数を包含するようにこれを拡張することは簡単なことである。論理機能を拡張するための技術は広く普及している。入力数が奇数の場合、機能は単純にＸＯＲとなる。論理機能はつぎのようになる。すべての入力が０かすべての入力が１のとき、出力は０である。一つの入力のみが０か一つの入力のみが１のとき、出力は１である。二つの入力だけが１か二つの入力だけが０であって入力数が３より大きいとき、出力は２、などである。本論理を標準のツール、たとえばシノプシスやその他のＥＤＡベンダなどで合成することもできるし、手動で簡単に導出することもできる。
【００８４】
図１１の論理素子は、ＡＮＤ素子４１、４２、４３の大多数の入力での値に対応する値Ｑを与える１個のＯＲ素子４７に接続した３個のＡＮＤ素子４１、４２、４３と、大多数の入力の値とは異なる入力値を有するＡＮＤ素子の量Ｅを与えるＡＮＤ素子４６に接続したＮＡＮＤ素子４４とＯＲ素子４５とからなる。
【００８５】
図１の受信装置はさらに、最小ＢＥＲをもつ信号のコピーを選択するためのデータセレクタまたはマルチプレクサ６と、最小ＢＥＲを持つコピー数を判定する状態マシン７と、レイテンシー調整用パイプライン８とを備える。
【００８６】
本発明によれば、通信チャネルの性能をさらに向上させるために、ビット間隔は時間をあけたいくつかのサンプリング回路によってカバーされ、好ましくはＢＥＲ関数の極小点に最も近いサンプリング回路をデータ受信用に用いるサンプリング回路として選択するのがよい。
【００８７】
時間内にサンプリング回路を行き渡らせるための特に効果的な方法は、多相クロックを用いるものである。クロックツリーは、その遅延によって多相クロックを生成することができるか、クロックを、各クロック相が発振器の各インバータ段階から得られるリング発振器を用いて与えることもできる。より高い細分性を得るためにいくつかの追加の位相スプリッタを用いることも可能である。多相クロックを用いることによって、レジスタがわずかに異なる時点ごとに計時されるので各レジスタのサンプリング点が時間全体に行き渡る。
【００８８】
本発明の別の効果的な側面は、サンプリング回路それ自身からの出力が多くの周期にわたる信号内のＤＣバイアスを示しているということである。この情報は、目視図内の電圧または電流閾値を追跡するために、米国特許出願６０／３１５，９０７に記載の発明を用いて適用することができる。
【００８９】
サンプリング回路出力をこの目的を達成するために適用することは信号処理技術の当事者には明らかであるが、要すれば、ビットストリームが位相変調符号などのＤＣ平衡符号で８ｂ／１０ｂまたは１６ｂ／２０ｂ符号化すれば、サンプリング回路それぞれの値は５０パーセントが１または５０パーセントが０となる。１となる平均量が５０パーセントを超えると、終端電圧を下げるか別の段階で参照電圧を制御するなどして、閾値を増加させる必要がある。１となる平均量が５０パーセント未満であれば、閾値は高すぎるので参照電圧を下げる必要がある。電流モードシステムの場合でも同様に補償をすることができる。１つのレジスタを用いて、複数の周期にわたって平均化するだけで、ノイズの周期よりも長いループ応答が得られる。特に、たとえば電源ノイズなどのノイズがその他の論理が原因で引き起こされる現実のシステム、現在使われている低電圧ＤＣ−ＤＣコンバータでは、これはすでに約１０ＭＨｚの周波数で作動しているので、閾値の即時調整が必要となる。本発明は、各単一クロックから入力データを得て、この調整を行う。すなわち、サンプリング回路が時間的に行き渡っていると、出力は各データ遷移にガウス関数、つまり、図７の０．５レベルなどの閾値近くの対称関数の積分に近似される関数によって分布される。目視図内の閾値が移動する傾向はどんなものでも、これらサンプルの分布の不均衡からすぐに理解でき、目視図の目をチャネルの通常動作と並列に周期ごとにＹ領域内で追跡することができる。
【００９０】
動作
本発明の最も基本的な形態の動作は、当業者に容易に理解でき、ＭａｔｈＣＡＤ（登録商標）などのツールを使って行うことができる。より複雑な実施例の動作は、図１に示す受信装置の機能を考慮することで理解できる。次にこの受信装置の動作について、ただし一般性を損なうことなく、説明する。
【００９１】
ＢＥＲ関数が極小となる時間の位置を特定するために、いくつかの方法を用いることができる。サンプリング回路を時間内に行き渡らせることにより、時間的に信号が移動する方向についての情報を判定でき、コントローラがこの情報を用いてパイプライン遅延を導入し、複数のクロック周期にわたり目視図の目を追跡することができる。ただし、１ビット周期以上の周期あるいは１ビット周期においても時間内にこれらのサンプリング回路を行き渡らせることは必須条件ではない。
【００９２】
最も低いビットエラー率を持つサンプリング回路が上境界部に移動して、第１のサンプリング回路に包み込まれ、最小ビットエラー率を持つサンプリング回路まで移動し続けると、１周期内で２ビットを捉えることが必要になる。第１のサンプリング回路からと、最後のサンプリング回路からそれぞれ１ビットを捕らえる必要があり、次のクロック周期で第１のサンプリング回路からデータを取り出す。
【００９３】
最小ビットエラー率のサンプリング回路が下境界部まで移動すると、上記と反対の動作が行われて、次の２回のクロック周期で第１のサンプリング回路から最後のサンプリング回路までジャンプすることにより１つのサンプルが落とされる。
【００９４】
しかし、サンプリング回路間の時間遅延が十分に定義されていない場合、次のビット間隔で重なり合うようにさらにサンプリング回路を追加することもできる。
【００９５】
本発明の一つの対処方法は、１つの入力線ごとにサンプリング回路への入力の遅延が異なるいくつかのサンプリング回路を用いるというものである。これらの遅延素子をデータ経路内、クロック信号経路内、あるいはその両方の経路内に設けることができる。
【００９６】
図９に示す実施例によれば、各フリップフロップ３１、３２、３３、３４は、１つのビット符号間隔より広い間隔をカバーする時間のうち異なる瞬間に独自のサンプルを入力する。
【００９７】
各フリップフロップは、図３に示すように関数Ｐ（ｘ＋ｘn）で定義できる。ただし、ｘnは第１のサンプリング回路とサンプリング回路ｎとのサンプリング点の差であり、次の式で表される：
2004535092.tif 000071
【００９８】
次の各ｋ個の入力は論理素子３、４、５に送られる。各論理素子のＥ個の出力は、最小エラーレベルで論理素子を判定する状態マシン７に送られる。この素子の数が出力マルチプレクサ６に送られ、出力マルチプレクサ６がその素子からのデータ信号Ｑを出力に送る。状態マシン７は、ある時間内で論理素子３、４、５などのそれぞれから送られた１の数をカウントする。状態マシン７はその後、そのカウント値を比較して、数が最も小さいチャネルを見つけだす。このチャネル数が符号化されて、データセレクタ６に送られるので、データがそのサンプリング回路から選択され、ＦＩＦＯ８として用いられる出力パイプラインアジャスタに送られる。好ましい実施例において、このＦＩＦＯは１周期中符号をまったく捉えない、１つの符号を捉える、あるいは２つの符号を捉えることができるので、最も低いＢＥＲを有するサンプリング回路がビットフレーム境界部を横切る場合について説明したように、サンプリング回路を包み込むことが可能となる。
【００９９】
この状態マシン７はさらに、新たに選択された多数決素子がその前に用いた素子より１ビット間隔だけ離れているとき、受信装置の出力においてパイプラインの深さを調節するよう機能する。これにより、状態マシンが入力を連続してモニタリングして、受信装置の入力でのタイミング不確実性や環境変化による変動あるいは低周波ノイズが補償される。
【０１００】
ｋ＝３の場合の本発明にかかる受信装置の単一のビットチャネルを図５に示す。複数の受信装置を並列バスについて用いることができる。この場合、初期のパイプライン値は初期化手順中に更新されて、各ビットに同一ラテンシーを与える。
【０１０１】
集団的なサンプリング回路ノイズはすべてのサンプリングノイズについて独立しているとみなしてもよい。このノイズはサンプリング回路自身が引き起こすものである。クロック生成器、信号送信機、チャネル媒体が生成するノイズがすべてのサンプリング回路に同時に与えられるのに対し、このノイズの関数は互いに独立している。
【０１０２】
多数決素子を用いることによって達成される技術的効果を分析するために、サンプリング回路ノイズの比率が１００パーセントと０パーセントのときの２つの究極の二者択一について検討する。
【０１０３】
サンプリング回路固有のノイズが１００パーセントであるとき、多数決素子の出力におけるＢＥＲ値は、ｋ＝１，３，５の場合、図６に示すように、その素子で用いられるサンプリング回路の数に大きく依存する。図６では、曲線上部は多数決素子１個につき１個のサンプリング回路を用いて得られ、曲線中間部は多数決素子１個につき３個のサンプリング回路を用いて得られ、曲線下部は５個のサンプリング回路を用いて得られる。
【０１０４】
サンプリング回路固有のノイズが無視できるほど小さければ、多数決機能で用いられるサンプリング回路の数は図７に示すようにその結果得られるＢＥＲになんら大きな変化を与えない。
【０１０５】
多数決素子の平均化、標準化されたＥ個の出力もまた、図８に示すように多数決素子の数に大きく依存するものではない。
【０１０６】
ノイズが最大になる部分が駆動装置、チャネル媒体、およびクロック生成器に属するという予想から、多数決素子の入力として最小の数、すなわち３個の入力を用いるのが好ましいことは明らかである。
【０１０７】
その結果得られるＢＥＲ値は、ビット間隔にわたり等しく分布されたサンプルの数が異なるごとに異なり、しかもビット間隔対ＲＭＳノイズ値の比が異なるごとに異なる。これらの機能を図９に示す。図９では、サンプリング回路の数が水平軸上にあり、ビット間隔とσとの比はＢＥＲ関数の指数となる。この図から明らかなように、１ビット当たりの最適なサンプリング回路数は１６近くになる。
【０１０８】
図８は単純化した代替案としての構成を示している。この実施例によれば、単一のビット受信装置が３個の単調遅延バーニア６１、６２、６３と、遷移６６と、パイプラインアジャスタ６７、６８付き２個のサンプリング回路６４、６５と、コントローラ６９と、出力マルチプレクサ７０とを備える。
【０１０９】
フィードバックループあるいは検出器６６は、サンプリング点の最適な位置を制御するのに用いられる。たとえば、この検出器は図１１に示すように設けることができる。２個の独立したフリップフロップ１１、１２は同時にその入力のサンプリングを行う。各フリップフロップは上記のＰ（ｘ）関数により定義される。
【０１１０】
状態マシン６９は、遷移検出器６６の入力において連続的にバーニア６３を走査して、その関数の極小点に対応する値を測定し、保存する。これらのバーニアの好ましい範囲は、１つの局所極小点以上の極小点が得られるよう２つのチャネル間隔以上でなければならない。走査が必要なのは２０ｋＨｚなどの低周波のみであるので、遷移検出器から受信データを容易にフィルタリングすることができる。遷移検出器の入力でバーニアを操作する各周期の終わりに、中間極小点に最も近い値の座標がサンプリング回路においてバーニアの１つに与えられる。サンプリング回路６４と６５はいずれも連続的に作動する。走査が終了して極小点位置の新たな値が決定されると、スペアのバーニアが対応する位置に配置され、出力マルチプレクサ７０がそのチャネルに切り換る。極小点の新しい位置が異なるビットに属する場合、適切なパイプライン調整を行わなければならない。パイプラインアジャスタ６７と６８は可能なすべてのスキュー値を包含できるのに十分な深さを有していなければならない。電源投入またはリセット後の初期位置は中間位置でなければならない。
【０１１１】
入力を連続的にモニタリングすることにより、入力における、環境変化による変動または低周波ノイズが原因のタイミング不確実性を含めたタイミング不確実性を補償することができる。
【０１１２】
よって、本発明はチャネルと固有のレジスタノイズに対するビットエラー率を改善する。この改善は、回路素子の知的配置と、準安定性の特性を利用した結果得られるもので（準安定性とは１つのレジスタ内部の遷移位相ノイズの確率分布を意味する）、受信レジスタ内においてチャネル特性を測定し、信号のタイミング特性を変化させることでチャネル内部の生産許容誤差を補償する。
【０１１３】
本発明の効果は、データビットを最適位置でサンプリングすることにより、あるビットエラー率について、最小のビット間隔を有するシステムを提供することが可能となり、そのシステムにおいて、データ速度を４σなどの１ビット当たり数σまで増加させられる。なお、σとは、チャネル、駆動装置、受信装置におけるノイズの合計であるシステム内のノイズＲＭＳ値である。
【０１１４】
別の実施例では、サンプリング回路とそれに関連する論理回路を、ＦＩＦＯ内において、あるいはデータ経路によりパイプライン接続することができる。
【０１１５】
最も基本的レベルでは、本発明はデータをサンプリングし、その後論理回路が完全な後知恵によりそのデータをサンプリングした最適時間を判定する。これは、本発明の高度な実施例の基本的側面である。これは、いくつかの追加の検出器をチャネル上で接続するか、過去のデータの関数としてチャネルの将来の変化を補償するために受信装置に検出器を追加するような現在行われている方法とはまったく逆の方法である。本発明においては、まずデータをサンプリングして、その後補償を行う。
【０１１６】
本発明の別の効果は、閾値の訂正を、それらのサンプリング回路のコピーではなく、実際のデータをサンプリングするために同一のサンプリング回路を用いて決定する点にある。これは、適用される訂正が要求どおりに正確なものであることを意味する。
【０１１７】
ここで記載した補償はすべて、チャージポンプとなりうる閾値調整となっても専用デジタル回路を用いて行うことが好ましい。
【０１１８】
本発明を適用により得られる経験的な結果は、集合ノイズに対するエラー率を実質的に大きく改善し、タイミング不確実性を大きく低下させる。
【０１１９】
論理ファミリの中には、準安定状態がレジスタの振動を引き起こすものもある。準安定性は数学的には時間における漸近点であるとみなされる。漸近点に近づくにつれ、レジスタの出力には指数関数的に長い時間がかかり、既知の状態に落ち着く。このことは、レジスタの出力が多くのサンプルにわたる合計であるとみなされる位相ノイズの場合でも同様である。別の現象が、レジスタ内の有線遅延がゲート切り替え速度に比較して短い論理ファミリにおいて見られる。この場合、正のフィードバック状態が存在する。このような状況では、準安定点に近づくにつれ、レジスタが振動する。これはより適切にレイアウトすることによって訂正できるので、ここで用いるレジスタは平均遷移点における最大移送ノイズ点を示し、自続式振動を引き起こすことはない。
【図面の簡単な説明】
【０１２０】
【図１】受信装置を形成するための本発明の発展した実施例のブロック図である。
【図２】目の開口振幅が２０ｍＶと５５ｐｓである場合、１２．５Ｇｂｐｓで動作するチャネルの目視図である。
【図３】シリアルデータストリームにおけるビットＳ１に関するサンプリング点分布を示す図である。
【図４】実際のサンプル位置のビットフレーム内での時間の点に従ったビットエラー率分布を示す図である。
【図５】シリアルデータストリームにおける連続するビットエラー率分布を示す図である。
【図６】サンプリング点がビットエラー率分布の極小点上にある場合のビットエラー率のレベルをＲＭＳチャネルノイズに対するビット間隔の比の関数として示す図である。
【図７】サンプリング回路をＳＳＴＬ１６８５７レジスタを用いて搭載した場合の、サンプリング点と入力信号が閾値を交差する場合の点との時間差の関数としたときの０から１に移動する論理状態を捉える理論上の確率（点線）と実験上の確率（実線）の図である。
【図８】サンプリング回路間の可変遅延を用いた本発明の一実施例のブロック図である。
【図９】図１のブロック図に示されるサンプリング回路２の図である。
【図１０】本発明の実施例の一つにかかる遷移検出器を示す図である。
【図１１】大多数の入力ビットとは異なるビット数であるエラー出力（Ｅ）と、多数決素子出力であるＱとを、ただしＥはＱの直交関数である、形成するための３入力論理ブロックを示す図である。
【図１２】すべてのノイズがサンプリング回路の外部にある場合の多数決素子の異なる幅についての多数決素子の出力に関する連続するビットにおけるビットエラー率分布の関数ファミリを示す図である。
【図１３】すべてのノイズがサンプリング回路の内部にある場合の多数決素子の異なる幅についての多数決素子の出力に関する連続するビットにおけるビットエラー率分布の関数ファミリを示す図である。この重要性は、図１４でより明確に理解される。
【図１４】スケーリングを用いて、ログ目盛ではなく線形目盛で同一の曲線を示す図である。
【図１５】ビット間隔対ＲＭＳノイズ比の関数としてビット間隔に等しく分布した１ビット当たりのサンプリング回路数に対するＢＥＲを示す図である。
【図１６】１６個のクロック位相を用いてサンプリング回路間の時間間隔を制御する場合の、出力遷移センサ出力の確率が１であるときの曲線ファミリを示す図である。この図の各曲線は特定のビット間隔対ＲＭＳノイズ比についてのものである。
【図１７】１０ｐｓＲＭＳノイズを有するチャネルの例における（各曲線のビット単位での）パケットサイズの関数としての本発明にかかるチャネルの有効ボー速度を示す図である。
【図１８】１０ｐｓＲＭＳノイズという同一条件下でプロトコルを除いた実際のデータ速度を示す曲線ファミリを得るための図１７と同様の情報を示すが、プロトコルオーバーヘッドの６４ビットが各パケットから取り除かれた点が図１７とは異なっている図である。




【国際調査報告】
2004535092.tif 000072
2004535092.tif 000073