(57)【要約】プリント回路基板（ＰＣＢ）またはバックプレーンの高周波信号完全性性能を高めるための方法が提供される。方法は、ＰＣＢまたはバックプレーン内の単バイアまたはバイアの集合体の物理的寸法及び形状を最適化するための反復プロセスにともなう主要な経費因子としてのＳパラメータの使用を含むことができる。そのようなプロセスは、等価な、ランプ直列アドミッタンス及びインピーダンスとしての、さらにまた、二次特性の最適化、例えば、部分回路の抵抗値の最大化及び／または部分回路の容量の最小化のために、基本的回路解析を実施することができるＲＬＧＣ部分回路としての、バイアコンポーネントの表現を含む。反復プロセスは、二次特性が最適化されるような、バイアコンポーネントの物理的寸法及び形状の変更を含む。
2006526883.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのバイア構造の高周波性能を最適化する方法において、
（ａ）最適化のための最高レベルパラメータを定める工程、
（ｂ）前記最高レベルパラメータの関数として、最適化のための第２レベルパラメータを導く工程、
（ｃ）前記最高レベルパラメータ及び前記第２レベルパラメータの両者の最適化のための経費上の拘束を定める工程、
（ｄ）前記少なくとも１つのバイア構造をいくつかのタイプの伝送線路セグメントの内の１つに細分する工程、
（ｅ）前記少なくとも１つのバイア構造のスタブ区画長を最小化する工程、
（ｆ）前記いくつかのタイプの伝送線路セグメントを、等価な、直列インピーダンス、シャント素子アドミッタンス及び、１つまたはそれより多くの、抵抗Ｒ，インダクタＬ，コンダクタＧ及びキャパシタＣからなる、直列接続区分化ＲＬＧＣ部分回路に変換する工程、及び
（ｇ）前記第２レベルパラメータを最適化する工程、
を有してなることを特徴とする方法。
【請求項２】
前記最高レベルパラメータが前記少なくとも１つのバイア構造のＳパラメータであることを特徴とする請求項１に記載の方法。
【請求項３】
前記いくつかのタイプの伝送線路セグメントが、前記少なくとも１つのバイア構造に等価な電気回路をつくるために、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スラブ区画を含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記伝送線路曲折区画がランプ素子直列インピーダンス及びシャント素子アドミッタンスに変換されることを特徴とする請求項３に記載の方法。
【請求項５】
前記非一様伝送線路スルー区画が直列接続区分化ＲＬＧＣ部分回路に変換されることを特徴とする請求項４に記載の方法。
【請求項６】
前記装荷非一様伝送線路スタブ区画が直列接続区分化ＲＬＧＣ部分回路に変換されることを特徴とする請求項５に記載の方法。
【請求項７】
前記第２レベルパラメータが、前記伝送線路曲折区画の、等価な、ランプ素子直列インピーダンス及びシャント素子アドミッタンス並びに前記非一様伝送線路スルー区画及び前記装荷非一様伝送線路スタブ区画のＲ，Ｌ，Ｇ及びＣの個々の値であることを特徴とする請求項３に記載の方法。
【請求項８】
前記第２レベルパラメータの前記最適化が、前記伝送線路曲折区画の前記ランプ素子直列インピーダンス及び前記シャント素子アドミッタンスの値の最小化を含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記第２レベルパラメータの前記最適化が、前記非一様伝送線路スルー区画のＲ，Ｌ，Ｇ及びＣの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくする工程を含み、また、Ｒ，Ｌ，Ｇ及びＣの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくすることができない場合には、前記シャントアドミッタンスの総和に対する前記直列インピーダンスの総和の比を可能な限り等しくする工程を含むことを特徴とする請求項７に記載の方法。
【請求項１０】
前記第２レベルパラメータの前記最適化が、前記装荷非一様伝送線路スタブ区画の前記等価区分化ＲＬＧＣ部分回路において、Ｒ及びＬの前記個々の値を可能な限り大きくし、Ｇ及びＣの前記個々の値を可能な限り小さくする工程を含むことを特徴とする請求項７に記載の方法。
【請求項１１】
前記第２レベルパラメータの前記最適化が、前記少なくとも１つのバイア構造の物理的寸法の操作を含むことを特徴とする請求項１に記載の方法。
【請求項１２】
少なくとも１つのバイア構造の高周波性能を最適化する方法において、
（ａ）前記少なくとも１つのバイア構造の物理特性に依存する最適化特性を定める工程、
（ｂ）前記少なくとも１つのバイア構造に対する等価基本部分電気回路をつくる工程、及び
（ｃ）前記最適化特性を最適化する工程、
を有してなることを特徴とする方法。
【請求項１３】
前記最適化特性が、ランプ素子直列回路インピーダンス、シャント素子アドミッタンス及び直列接続区分化ＲＬＧＣ部分回路におけるＲ，Ｌ，Ｇ及びＣの個々の値を含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記等価基本部分電気回路をつくる工程が、前記少なくとも１つのバイア構造を、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画に変換する工程を含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記最適化特性の最適化が、前記少なくとも１つのバイア構造の前記物理特性の操作を含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
少なくとも１つのバイア構造の高周波性能を最適化する方法において、
（ａ）前記少なくとも１つのバイア構造を、等価な、決定可能な基本電気特性に変換する工程、
（ｂ）前記決定可能な基本電気特性の値を変えるために、前記少なくとも１つのバイア構造の物理特性を操作する工程、及び
（ｃ）前記決定可能な基本電気特性の値を最適化する工程、
を有してなることを特徴とする方法。
【請求項１７】
前記少なくとも１つのバイア構造を等価な基本電気特性に変換する工程が、
（ａ）前記少なくとも１つのバイア構造を、前記等価決定可能基本電気特性だけを含み、前記少なくとも１つのバイア構造に電気的に等価である電気回路をつくるために、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画に細分する工程、及び
（ｂ）前記伝送線路曲折区画、前記非一様伝送線路スルー区画及び前記装荷非一様伝送線路スタブ区画を、等価な、ランプ素子直列インピーダンス、シャント素子アドミッタンス及び直列接続区分化ＲＬＧＣ部分回路に変換する工程、
をさらに含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記決定可能基本電気特性の値を最適化する工程が、前記伝送線路曲折区画の前記ランプ素子直列インピーダンス及び前記シャント素子アドミッタンスの値を最小化する工程を含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記決定可能基本電気特性の値を最適化する工程が、前記非一様伝送線路スルー区画のＲ，Ｌ，Ｇ及びＣの個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくする工程を含み、また、Ｒ，Ｌ，Ｇ及びＣの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくすることができない場合には、前記シャントアドミッタンスの総和に対する前記直列インピーダンスの総和の比を可能な限り等しくする工程を含むことを特徴とする請求項１７に記載の方法。
【請求項２０】
前記決定可能基本電気特性の値を最適化する工程が、前記装荷非一様伝送線路スタブ区画に対する前記等価電気回路において、Ｒ及びＬの前記個々の値を可能な限り大きくし、Ｇ及びＣの前記個々の値を可能な限り小さくする工程を含むことを特徴とする請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的には、高周波で動作する様々な電子コンポーネントにおいて高められた信号完全性を保証する方法に関する。特に、本発明はそのようなコンポーネントにおけるバイア構造を最適化する方法に関する。さらに詳しくは、本発明はプリント回路基板及びバックプレーンの高周波性能を高めるためにバイア構造を最適化する方法に関する。
【背景技術】
【０００２】
コンピュータ、携帯電話及びネットワークシステムを含む、今日のエレクトロニクス製品は高まり続けるデータ伝送レートで動作する。データ伝送レートが高くなると、受動相互接続の、抵抗、誘電吸収、放射損失、クロストーク及び構造共振が、相互接続を通って伝搬する信号の品質をかなり劣化させ得る。アナログ信号、無線周波数信号及びデジタル信号を減衰させ、歪ませる、主要な回路素子の１つはバイアである。バイア信号劣化は周波数／データレートに依存する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
バイアスタブのドリルによる切除及び無機能パッドの除去を含む、数多くの技法が信号劣化問題を軽減するために用いられてきた。しかし、これらの技法には限界があることがわかり、ある程度、複雑なプリント回路基板及びバックプレーンの信号完全性を改善しようとして何とはなしに適用されてきた。したがって、そのようなプリント回路基板またはバックプレーン内のそれぞれのバイア構造の形状及び寸法の最適化のための、明確で、費用効果の高い方法を提供することが望ましい。さらに、相互接続コンポーネントの集合体（すなわち、バイア、配線及びコネクタを有するバックプレーンアセンブリ）のような、既存の回路のその他の素子に、その回路の全体的な信号完全性性能を高め、よって高動作周波数における使用に対する有効性を高めるために、適用され得るような方法を提供することが望ましい。
【課題を解決するための手段】
【０００４】
本発明は、電気回路に対する高周波性能の改善を目的とした従来技法に関する、様々な上述した限界及び決定並びにその他を認識し、対処する。したがって、本発明はプリント回路基板及びバックプレーンの高周波性能を高めるためにバイア構造を最適化する方法に向けられる。
【０００５】
したがって、本発明の主要な目的は、高周波電気回路の信号完全性性能を改善する方法を提供することである。さらに詳しくは、本発明の目的は、高周波信号完全性性能を改善するために回路の少なくとも１つの素子を最適化する方法を提供することである。そのような状況において、本発明のさらになお詳しい目的は、バイア構造の高周波信号完全性性能を高めるためにバイア構造の寸法及び形状を最適化する方法を提供することである。
【０００６】
さらにまた、本発明の主要な目的は、電気回路の信号完全性を改善するための費用効果の高い最適化方法を提供することである。そのような状況において、本発明の目的は、バイア構造の高周波信号完全性を改善するための費用効果の高い方法を提供することである。
【０００７】
本発明のさらなる目的及び利点は、以下の詳細な説明に述べられ、あるいは当業者には以下の詳細な説明から明らかであろう。さらにまた、特に示され、論じられる、本発明の特徴、方法工程及び材料に、本明細書を参照することにより、本発明の精神及び範囲を逸脱することなく、様々な改変及び変形が本発明の様々な実施形態及び使用において実施され得ることは当然である。そのような変形には、示されるかまたは論じられる、実施形態及び使用に対する、等価な、手段、特徴、方法工程及び材料の置換、並びに、様々な部品、特徴、方法工程等の機能または位置の反転があるが、これらには限定されない。
【０００８】
さらにまた、本発明の様々な現在好ましい実施形態を含む様々な実施形態は、（図面に明示的に示されていないかまたは詳細な説明において明示的に述べられていない、本発明の特徴または構成の組み合わせを含む）本明細書に開示される特徴、要素、方法工程またはこれらの等価物の様々な組み合わせまたは構成を含み得ることは当然である。
【０００９】
本発明の上記及びその他の特徴、態様及び利点は、以下の説明及び添付される特許請求の範囲を参照することによってよりよく理解されるであろう。本明細書に組み入れられて本明細書の一部をなす添付図面は、本発明の実施形態を示し、記述とともに、本発明の原理の説明に役立つ。
【００１０】
例示的実施形態の１つにおいて、ＰＣＢ（プリント回路基板）またはバックプレーン内の１つまたは複数のバイアの高周波性能を高めるためにそれらの物理的特性を操作する対話型最適化方法を提供することができる。一般に、そのような方法はバイアを、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画の、異なる３種の区画の内の１つまたはそれより多くに細分する工程を含む。可能であれば、（スタブが存在すれば）スタブ区画長が最小化されるようにＰＣＢ積層を設計するべきである。
【００１１】
伝送線路曲折区画はランプ素子直列インピーダンス及びシャント素子アドミッタンスに変換することができる。曲折区画コンポーネントの物理的寸法は、その区画の電気的に等価な部分回路のいくつかの第２レベル特性が最適化されるまで調節することができる。単バイアの場合、伝送線路曲折区画のそのような最適化は一般に、ランプ素子直列インピーダンス及びシャント素子アドミッタンスの絶対値の最小化と等価である。
【００１２】
さらに、非一様伝送線路スルー区画は、１つまたはそれより多くの、抵抗Ｒ，インダクタＬ，コンダクタＧ及びキャパシタＣからなる、直列接続区分化ＲＬＧＣ部分回路に変換することができる。それぞれの部分回路にともなうスルー区画コンポーネントの物理的寸法は、Ｒ，Ｌ，Ｇ及びＣの値が最適化されるまで操作することができる。単バイアの場合、非一様伝送線路スルー区画のそのような最適化は一般に、（１）個々のＲ，Ｌ，Ｇ及びＣ並びに隣接部分回路間の付随区分化特性インピーダンス値を可能な限り等しくするか、または（２）シャントアドミッタンスの総和に対する直列インピーダンスの総和の比を可能な限り等しくすることと等価である。
【００１３】
さらにまた、非一様伝送線路スタブ区画は、直列接続区分化ＲＬＧＣ部分回路に変換することができる。それぞれの部分回路にともなうスタブ区画コンポーネントの物理的寸法は、Ｒ，Ｌ，Ｇ及びＣの値が最適化されるまで操作することができる。単バイアの場合、非一様伝送線路スタブ区画のそのような最適化は一般に、直列Ｒ及び直列Ｌの絶対値を可能な限り大きくし、シャントＧ及びシャントＣの絶対値を可能な限り小さくすることと等価である。
【００１４】
最後に、最適化結果を検証するために、最適化後のバイア構造のＳパラメータを計算することができる。本発明は、経費が指数的にどんどん大きくなるわりに些細でしかない性能改善を回避するために、バイアの物理的特性の操作の継続に拘束を課すことができる。
【発明を実施するための最良の形態】
【００１５】
添付図面を参照する、当業者に向けられた、本発明の最良の態様を含む、本発明の十分な、実施を可能にする、開示が本明細書に述べられる。
【００１６】
本明細書及び添付図面の全体にわたり、本発明の同じかまたは類似の特徴または要素を表すために、同じ参照数字が反復使用される。
【００１７】
その例が添付図面に十分に表される、本発明の現在好ましい実施形態をここで詳細に参照する。そのような例は、本発明の限定ではなく、本発明の説明として提供される。実際、本発明の精神及び範囲を逸脱することなく本発明に様々な改変及び変形がなされ得ることが当業者には明らかであろう。例えば、一実施形態の一部として示されるかまたは説明される特徴は、別の実施形態に用いられてまた別の実施形態をもたらすことができる。さらにまた、特定の望ましいユーザ規準を満たすために、材料及び／または特性の選択における変形を実施することができる。したがって、本発明は本発明の特徴及びそれらの等価物の範囲内に入るような改変及び変形を包含すると目される。
【００１８】
上に開示したように、本発明は特にプリント回路基板及びバックプレーン１０の高周波性能を高めるためにバイア構造を最適化する方法に関する。バイア１２は、バイアを通って伝搬する、アナログ信号、無線周波数信号及びデジタル信号を減衰させ、歪ませるから、プリント回路基板相互接続の信号完全性性能を劣化させる。本発明は、バイア１２，バイア１２の集合体、並びに、バイア１２，相互接続配線及びコネクタを有するプリント回路基板及びバックプレーンアセンブリ１０のような、さらに高いレベルの相互接続を構成する、個々のコンポーネント構造を最適化するために用いることができる。
【００１９】
図１は複数のバイア１２をもつ一般的な多層プリント回路基板（ＰＣＢ）１０の断面を示す。多層ＰＣＢ１０は、一体結合された１つまたはそれより多くの硬質または可撓性の平絶縁誘電体層で隔てられ、電気的に相互接続された、２つまたはそれより多くの平導電層（Ｌ１，Ｌ２，Ｌ３等）からなるプリント基板である。異なる導電層上の２つまたはそれより多くのパターン間の電気的接続は、バイア１２として知られる。埋込バイア１４はＰＣＢ１０の外層まで達していないバイアである。盲バイア１６は一方の外層までしか達していない。盲バイア１６及び埋込バイア１４は貫入バイアとしても知られる。鍍金スルーホール（ＰＴＨ）バイア１８はＰＣＢ１０全体を（最上外層から最下外層まで）貫通して延びて、内層上または外層上あるいは両層の上の導電パターン間の電気的接続を形成することができる。
【００２０】
バイア１２はその位置にかかわらず多くのコンポーネントを有する。最低でも、バイア１２はバレル２０及び１つまたはそれより多くの機能パッド２２または無機能パッド２４を有する。適用可能な場合、バイア１２は、バイア１２が層と交差するがそのような層の上に配置されたいずれの導電パターンからも電気的に絶縁されていなければならない、（排パッド領域とも称される）クリアランス領域２６をそれぞれの層上に有することができる。パッド２２または２４は、バイア１２に電気的に取り付けられる局所導電パターンである。パッドが導電パターン（すなわち、信号配線、接地面または電圧面、あるいは受動デバイス等）に電気的にも接続されていれば、そのパッドは機能パッド２２である。
【００２１】
図２はバイア１２の信号完全性性能を改善するために現在用いられている２つの方法を示す。バイア１２の信号完全性性能を高めるための方法として無機能パッド２４を除去することは普通に行われている。「スタブ」区画２８を構成するバイア１２の導電部分をドリルで切除することによりＰＴＨバイア１８の使用していないスタブ区画２８を除去することも普通に行われている。
【００２２】
それぞれのバイア１２またはバイア１２の集合体に対する最適化を行わずに、上記の普通に受け入れられている方法をＰＣＢまたはバックプレーン１０に任意に利用することには多くの問題がある。無機能パッドのいくつかを除去すると、信号完全性性能が改善されず、実際は劣化する状況がある。
【００２３】
本発明の方法は、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画の、異なる３種の区画の内の１つまたはそれより多くにバイア１２を細分する工程を含む。可能であれば、ＰＣＢ積層１０はスタブ区画２８の長さが最小化されるように設計されるべきである。伝送線路曲折区画は、最適化されていないバイア１２を含む回路のスケーラブルＳパラメータに単調に関係付けられる、ランプ素子直列インピーダンス及びシャント素子アドミッタンスに変換することができる。したがって、本発明のプロセスに用いられる反復工程は単純逐次収束アルゴリズムに基づくことができる。
【００２４】
曲折区画コンポーネントの物理的寸法は、その区画の電気的に等価な部分回路のいくつかの第２レベル特性が最適化されるまで調節することができる。非一様伝送線路スルー区画及び非一様伝送線路スタブ区画は、直列接続区分化ＲＬＧＣ部分回路に変換することができる（図４〜６参照）。それぞれの部分回路にともなうスルー区画コンポーネントの物理的寸法は、Ｒ，Ｌ，Ｇ及びＣの値が最適化されるまで操作することができる。
【００２５】
これらの変換を達成するため、信号配線及び隣接導電面領域を図３に見られるようなプレーナ型伝送線路に構成することができる。プレーナ型伝送線路は、伝送線路に沿う基本伝搬モードが本質的にＴＥＭ波である導波構造である。高周波電気信号または挟パルス電気信号の伝送に適するプレーナ型伝送線路は、長さに沿って一様な、定められたコンダクタ及び誘電材料の寸法及び形状を有する。伝送線路は、分布抵抗、分布インダクタンス、分布コンダクタンス及び分布容量をもつ素子からなる等価電気回路（すなわちＲＬＧＣ部分回路）で表すことができる。マイクロストリップ伝送線路３２の構成は、誘電体を間に入れて導電面に重なり、導電面に平行に配置される、コンダクタからなる。ストリップライン伝送線路３４の構成は、誘電体を間に入れて２つの導電面の間に、２つの導電面と平行に配置される、コンダクタからなる。平衡伝送線路３６は、コンダクタの間に等しく分布する、分布抵抗、分布インダクタンス、分布コンダクタンス及び分布容量をもつ素子を有する、２線コンダクタ伝送線路である。不平衡伝送線路３８は、コンダクタの間に不等に分布する、分布抵抗、分布インダクタンス、分布コンダクタンス及び分布容量をもつ素子を有する、伝送線路である。不等配線幅は不平衡伝送線路３８をつくるための一法である。信号配線層をマイクロストリップ３２及びストリップライン３４の伝送線路構造に対する基準層として表すことは普通に行われている。図３において、不平衡マイクロストリップ、平衡差動マイクロストリップ及び不平衡差動マイクロストリップは層Ｌ１上に配置されるが、層Ｌ２上の導電面が伝送線路構造の一部を形成する。同様の態様において、不平衡ストリップライン、平衡差動ストリップライン及び不平衡差動ストリップラインは層Ｌ３上に配置されるが、層Ｌ２及びＬ４上の導電面も伝送線路構造の一部を形成する。
【００２６】
マイクロストリップ３２及びストリップライン３４は一様な（例えば線路に沿う距離によって断面が変化しない）導波構造であるから、同等のランプ素子ＲＬＧＣ回路４０の直列接続を通って線路を伝搬していく信号の効果をモデル化するために用いることができる。図４に見られるように、また例として図３の不平衡ストリップライン３４を用いれば、伝送線路は初めに無限小の増分ΔＺに分割される。電気的等価回路４０は全てのＴＥＭ波モード伝送線路が共通に有する４つの物理現象に基づいてつくることができる。伝送線路の導電領域内部での信号電力の熱への変換を量的に表すために、直列抵抗Ｒが用いられる。伝送線路の誘電体領域内部での信号電力の熱への変換を量的に表すために、シャントコンダクタンスＧが用いられる。伝送線路は導波構造であるから、伝搬信号がもつ電力の大半は伝送線路の導電部分を囲む誘電体領域に存在する電場内及び磁場内にある。伝送線路が電場に有する影響を量的に表すために、容量Ｃが用いられる。同様の関係がインダクタンスＬと磁場の間に存在する。伝送線路を作成するために用いられるコンダクタ及び誘電体材料の寸法及び形状を変えると、Ｒ，Ｌ，Ｇ及びＣの値が変わるであろう。
【００２７】
（マイクロストリップ３２及びストリップライン３４の相互接続配線のような）一様な伝送線路がバイア１２に接続される場合、バイア１２及びその局所周辺は、１つまたはそれより多くの曲折区画、１つまたはそれより多くのスタブ区画及び１つまたはそれより多くのスルー区画の、３種の異なる垂直領域に分割することができる。これらの区画を含む最上表面及び最下表面は、ＰＣＢ積層１０に依存し、どの層に入信号プレーナ型伝送線路及び出信号プレーナ型伝送線路が引かれているかに依存する。バイア曲折区画はバイア１２がプレーナ型伝送線路に接続される領域である。曲折は信号にともなう電流の方向が向きを変えなければならないことを示す。言い換えれば、相互接続配線に沿って水平方向に流れている電流はここでバイア１２に沿って垂直方向に流れなければならない。一般に、曲折区画は信号配線伝送線路構造を作成するために用いられる同じ層上に配置されたバイア１２の垂直区画からなる。マイクロストリップ伝送線路３２には２つの層が必要であるから、マイクロストリップ３２にともなう曲折は少なくとも２つの層を含む。
【００２８】
同様に、バイアスタブ区画２８は終端されていない一端を有するバイア１２の領域である。バイアスルー区画またはバイア曲折区画はバイアスタブ区画２８の一部になることができない。バイアスルー区画は、入信号伝送線路と出信号伝送線路の間の電気回路を完成するために必要であるが、曲折区画の一部ではない、バイア１２の領域である。バイア１２を通過する信号にともなう電場及び磁場は、排パッド領域２６の境界より先の、導電層間の領域に延び込むことが多い。
【００２９】
電場及び磁場が信号に含まれるエネルギーのかなりの比率を有する場合、バイア１２を最適化するときには、排パッド領域２６を含めなければならない。浸入距離は、パッド２２及び２４及び排パッド領域２６の寸法及び形状並びに注目する領域の導電層及び誘電体層の両者の厚さを含む、数多くの因子に依存する。コネクタの下及び多ピン集積回路で多く見られる、バイア密度が高いＰＣＢ領域においては、隣接バイア１２によって発生する電場及び磁場が混ざり合うことができ、混ざり合う。そのような場合、与えられたバイア１２の最適化には隣接バイア１２の最適化も必要である。
【００３０】
図５は、最適化のための、２−バイア構造５２の区分化セグメントへの変換の例を示す。本例において、２つのマイクロストリップ伝送線路３２は鍍金スルーホール（ＰＴＨ）バイア１８に接続されている。２つのマイクロストリップライン３２のための直接電流帰還経路を与えるために埋込バイア１４が用いられている。埋込バイア１４はＰＴＨバイア１８の極めて近くに配置されているため、２つのバイア１４及び１８における電流によって発生する電磁場が結合する。層Ｌ１と層Ｌ２の間の垂直方向距離が曲折領域を形成する。層Ｌ１１と層Ｌ１２の間の垂直方向距離が曲折領域を形成する。バイア１８の残りの部分、層Ｌ２から層Ｌ１１までがスルー区画を形成する。この構成にはスタブ区画２８がない。総高を連鎖する直列ＲＬセグメント５４及びシャントＧＣセグメント５６に分割することによってスルー区画に対する等価回路４０を定めることができる。直列Ｒ値はその領域に定められるバイアセグメントにともなう抵抗損失から計算することができる。
【００３１】
直列インダクタンスは層Ｌ２と層Ｌ３の間を伝搬する信号によって発生する磁場から計算することができる。シャント容量は層Ｌ３の周囲を伝搬する信号によって発生する電場から計算することができる。直列インピーダンスは層間隔が大きくなるにつれて大きくなる。シャントアドミッタンスは接地面がいずれかの無機能パッドにどれだけ近いかに依存する。層Ｌ６のシャントアドミッタンスは層７のシャントアドミッタンスより大きい。導電層厚もシャントアドミッタンスに影響する。導電層が厚いほどアドミッタンスは小さくなる。導電面を無機能パッド２４から離すか、あるいは無機能パッド２４を除去すると、シャントアドミッタンスは大きくなる。スルー区画の最適化には一般に個々の区分化ＲＬＧＣ回路４０間の区分化特性インピーダンスが可能な限り等しいことが必要であるから、誘電体材料厚、コンダクタ厚等の差を補償するために、パッド２２及び２４及び排パッド領域２６の直径を必要に応じて調節しなければならない。パッド／排パッド領域の直径の調節では十分な自由度が得られなければ、誘電体層の高さを調節することが必要になり得る。
【００３２】
与えられる伝送線路構造が本明細書に示される４つのＲＬＧＣ値に限定されないことに注意されたい。直列インピーダンス及び直列アドミッタンスに対する式を導くことができる限り、伝送線路構造のランプ素子特性インピーダンスを計算することができる。例として、図６に示される単バイア構造６２を考える。そのような場合、隣接ＤＣ帰還電流バイアがなく、等価回路４０はＡＣ変位電流に対する帰還経路を与える直列容量Ｃｐｐを有する。
【００３３】
周波数が高くなるにつれて、区分化特性インピーダンスは上述した２−バイア構造５２の場合に得られる区分化特性インピーダンスに近づく。２−バイア構造５２の場合においてＤＣ帰還バイアが解析しているバイア１２の直近になければ、図６で定められるモデルを用いなければならない。ここでの本質をなす重要な点は、与えられるバイア構造６２が定められてしまえば、バイア１２またはバイア１２の集合体の物理特性を最適化するために既知の計算を実施することができる区分化非一様伝送線路構造にバイア構造６２を変換できることである。
【００３４】
図７は、バイア構造１２の高周波性能を最適化するための本発明の方法のフローチャート７０を与える。本発明は第一義的に信号完全性の改善に関するから、プロセスの第１ステップ７２は、バイア１２の物理特性を操作することによってプリント回路基板の信号完全性における改善を証拠立てるために計算することができるパラメータを選択することである。そのようなパラメータの１つはＳパラメータである。物理パラメータの等価な電気的表現が評価されている反復プロセスにおける計算に固有の困難さのため、直列インピーダンス、シャント素子アドミッタンス並びに、Ｒ，Ｌ，Ｇ，Ｃの値及びアドミッタンス及びインピーダンスを迅速に計算することができる、直列区分化ＲＬＧＣ部分回路に関して、Ｓパラメータが最もよく表現される。Ｒ，Ｌ，Ｇ，Ｃの値及びアドミッタンス及びインピーダンスは、最適化を決定するための第２レベルパラメータとして選ぶことができる（ステップ７４）。
【００３５】
第２レベルパラメータを計算するため、バイアはいくつかのタイプの伝送線路セグメントの内の１つに細分されなければならない（ステップ７６）。これらには、少なくとも１つのバイア構造に等価な電気回路をつくるために、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画がある。計算を容易にするため及び反射信号効果を軽減するために、バイアのスタブ区画長は可能であれば最小化するべきである（ステップ７８）。
【００３６】
伝送線路セグメントは次いで、等価な、直列インピーダンス、シャント素子アドミッタンス及び、１つまたはそれより多くの、抵抗Ｒ，インダクタＬ，コンダクタＧ及びキャパシタＣからなる、直列接続区分化ＲＬＧＣ部分回路に変換することができる（ステップ８０）。これらの等価回路に対する第２レベルパラメータはベースラインとして計算することができる（ステップ８２）。次いでバイア１２の物理特性が第１の方向に操作される（すなわち、穴の寸法を大きくするかまたは小さくするかあるいは穴の形状を変える）（ステップ８４）。次いで、第２レベルパラメータの値がユーザの所望の方向に変化しているか否かを決定するために第２レベルパラメータが再計算される（ステップ８６）。
【００３７】
第２パラメータ値が最適化値に向けて変化していれば（ステップ８８）、第２レベルパラメータの計算値が最適化されるようなときまで（ステップ９２）、あるいはさらなる最適化が経費上禁止されるまで、バイアの物理特性を同じ態様で（すなわち、先に小さくする側にかえられていれば、やはり小さくする側に）さらに変えることができる（ステップ９０）。第２レベルパラメータが最適化値に向けて変化していなければ（ステップ９４）、第２レベルパラメータの計算値が最適化されるようなときまで（ステップ１００）、あるいはさらなる最適化が経費上禁止されるまで、バイアの物理特性を別の方向に（すなわち、小さくする側に変えられていれば、大きくする側に）変えることができる（ステップ９６）。必要に応じて、バイアの最適化によるプリント回路基板における高周波性能の改善を補償するために、最高レベルパラメータを計算することができる。
【００３８】
特定の用語及びデバイスを用いて本発明の好ましい実施形態を説明したが、そのような説明は例示を目的としているに過ぎない。用語は限定語ではなく説明語である。添付される特許請求の範囲に述べられる、本発明の精神または範囲を逸脱することなく変更または変形が当業者によってなされ得ることは当然である。さらに、様々なその他の実施形態の態様が全体的にまたは部分的に入れ換えられ得ることは当然である。したがって、添付される特許請求の範囲の精神及び範囲は、本明細書に含められる好ましい実施形態に限定されるべきではない。
【図面の簡単な説明】
【００３９】
【図１】一対の、個々の内部層を示す標準のプリント回路基板の断面図及び複数のバイアを有する層間の内部接続を示す対応図である
【図２】信号完全性性能を高めるためのバイア構造への従来技術の改変を含む図１に示されるようなプリント回路基板の一対の断面図である
【図３】個々の内部層を示すプリント回路基板の基本断面図及びそのようなプリント回路基板の上部３層に対するマイクロストリップ及びストリップライン伝送線路断面を示す対応部分断面図である
【図４】図３の非平衡終端ストリップラインの図を示すプリント回路基板の部分断面図並びにそのようなストリップラインの長さが同じセグメントへの分割及びそのセグメントの等価電気回路である
【図５】一対の、個々の内部層を示すプリント回路基板の断面図及び隣接帰還バイアをもつバイアスルー区画を有する層間の内部接続を示す対応図、並びに複数のバイアに対する等価回路である
【図６】隣接帰還バイアをもたないバイアスルー区画に対する図５に示されるような一対の断面図及びその等価回路である
【図７】本発明の基本的方法の概要を示すフローチャートである
【符号の説明】
【００４０】
１０    プリント回路基板（ＰＣＢ）
１２    バイア
１４    埋込バイア
１６    盲バイア
１８    鍍金スルーホール（ＰＴＨ）バイア
【図１】
2006526883.tif 000003
【図２】
2006526883.tif 000004
【図３】
2006526883.tif 000005
【図４】
2006526883.tif 000006
【図５】
2006526883.tif 000007
【図６】
2006526883.tif 000008
【図７】
2006526883.tif 000009