(57)【要約】極薄垂直ボデイトランジスタ（２００）を有するフラッシュメモリの構造及びその作製方法。フラッシュメモリは、フローティングゲートトランジスタ（２００）を備えたメモリセルのアレイを有する。各フローティングゲートトランジスタ（２００）は、半導体基板（２０２）から外方に延びるピラー（２０１）を有する。ピラー（２０１）は、酸化物層（２０８）により垂直方向に分離された第１の単結晶コンタクト層（２０４）と第２のコンタクト層（２０６）とを有する。単結晶垂直トランジスタ（２１０）がピラーの側部に沿って形成されている。単結晶垂直トランジスタ（２１０）は、極薄単結晶垂直ボデイ領域（２１２）が第１の極薄単結晶ソース／ドレイン領域（２１４）と第２の極薄単結晶垂直ソース／ドレイン領域（２１６）とを分離したものである。フローティングゲート（２１２）は極薄単結晶垂直ボデイ領域（２１２）と対向し、制御ゲート（２１８）は絶縁層（２２０）によりフローティングゲート（２１２）から分離されている。
2004527904.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲートトランジスタであって、
半導体基板から外方に延び、第１の単結晶コンタクト層と第２のコンタクト層とが酸化物層により垂直方向に分離されたピラーと、
ピラーの側部に沿って形成され、極薄単結晶垂直ボデイ領域が第１の極薄単結晶垂直ソース／ドレイン領域と、第２の極薄単結晶垂直ソース／ドレイン領域とを分離する単結晶垂直トランジスタと、
極薄単結晶垂直ボデイ領域に対向するフローティングゲートと、
絶縁層によりフローティングゲートから分離された制御ゲートとより成るフローティングゲートトランジスタ。
【請求項２】
極薄単結晶垂直ボデイ領域は、垂直方向長さが１００ナノメートル未満のチャンネルを有する請求項１のフローティングゲートトランジスタ。
【請求項３】
極薄単結晶垂直ボデイ領域の水平方向幅は１０ナノメートル未満である請求項１のフローティングゲートトランジスタ。
【請求項４】
極薄単結晶垂直ボデイ領域は固相エピタキシャル成長により形成される請求項１のフローティングゲートトランジスタ。
【請求項５】
メモリセルであって、
半導体基板から外方に延び、第１の単結晶コンタクト層と第２のコンタクト層とが酸化物層により分離されたピラーと、
ピラーの側部に沿って形成された単結晶垂直トランジスタとより成り、
単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層の側部に沿って形成され、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
さらに、絶縁層によりフローティングゲートから分離された制御ゲートと、
単結晶半導体材料により形成され、極薄単結晶垂直ボデイ領域の下方に位置し、第１のコンタクト層に結合された埋め込みビットラインと、
第２のコンタクト層に結合されたデータラインとより成るメモリセル。
【請求項６】
埋め込みビットラインは、第１のコンタクト層より多量のドーピングを施されており、第１のコンタクト層と一体的に構成されている請求項５のメモリセル。
【請求項７】
極薄単結晶垂直ボデイ領域は、垂直方向長さが１００ナノメートル未満のｐ型チャンネルを有する請求項５のメモリセル。
【請求項８】
極薄単結晶垂直ボデイ領域の水平方向幅は１０ナノメートル未満である請求項７のメモリセル。
【請求項９】
ピラーは半導体基板の絶縁部分から外方に延びる請求項５のメモリセル。
【請求項１０】
半導体基板はシリコン・オン・インシュレーター基板を含む請求項５のメモリセル。
【請求項１１】
メモリセルであって、
半導体基板から外方に延び、第１の単結晶コンタクト層と第２のコンタクト層とが酸化物層により分離されたピラーと、
ピラーの側部に沿って形成された単結晶垂直トランジスタとより成り、
単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層の側部に沿って形成され、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
さらに、絶縁層によりフローティングゲートから分離された制御ゲートと、
単結晶半導体材料により形成され、極薄単結晶垂直ボデイ領域の下方に位置し、第１のコンタクト層に結合された埋め込みビットラインと、
第２のコンタクト層に結合されたデータラインとより成り、
極薄単結晶垂直ボデイ領域にアドレスするために、フローティングゲートはピラーの上面の下方のトレンチに形成されているメモリセル。
【請求項１２】
制御ゲートはトレンチ内のピラーの上面の下方に形成されている請求項１１のメモリセル。
【請求項１３】
フローティングゲートは水平に向いたフローティングゲートを含み、水平に向いたフローティングゲートの垂直の側部の長さは１００ナノメートル未満である請求項１１のメモリセル。
【請求項１４】
フローティングゲートは、垂直方向長さが１００ナノメートルである垂直に向いたフローティングゲートを含む請求項１１のメモリセル。
【請求項１５】
フラッシュメモリセルであって、
半導体基板から外方に延び、第１の単結晶コンタクト層と第２のコンタクト層とが酸化物層により分離されたピラーと、
ピラーの両側部に沿って形成された一対の単結晶垂直トランジスタとより成り、
各単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層の側部に沿って形成され、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
第１及び第２の極薄単結晶垂直ソース／ドレイン領域の水平方向の接合深さは極薄単結晶垂直ボデイ領域の垂直方向長さと比べて各段に小さく、
さらに、絶縁層によりフローティングゲートから分離された制御ゲートと、
単結晶半導体材料により形成され、極薄単結晶垂直ボデイ領域の下方に位置し、第１のコンタクト層に結合された埋め込みビットラインと、
第２のコンタクト層に結合されたデータラインとより成るフラッシュメモリセル。
【請求項１６】
各フローティングゲートは、ピラーの両側の一対のトレンチ内においてピラーの上面の下方にそれぞれ位置する請求項１５のフラッシュメモリセル。
【請求項１７】
制御ゲートはトレンチ内においてピラーの上面の下方に形成されている請求項１６のフラッシュメモリセル。
【請求項１８】
各極薄単結晶垂直ボデイ領域は、垂直方向長さが１００ナノメートル未満のｐ型チャンネルを有する請求項１５のフラッシュメモリセル。
【請求項１９】
埋め込みビットラインは、第１のコンタクト層に一体的に形成され、酸化物により半導体基板から分離されている請求項１５のフラッシュメモリセル。
【請求項２０】
各フローティングゲートは、垂直方向の側部の長さが１００ナノメートル未満である水平に向いたフローティングゲートを含む請求項１５のフラッシュメモリセル。
【請求項２１】
各フローティングゲートは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを含む請求項１５のフラッシュメモリセル。
【請求項２２】
メモリセルのアレイであって、
各々が半導体基板から外方に延び、酸化物層により分離された第１の単結晶コンタクト層及び第２のコンタクト層を有する多数のピラーと、
ピラーの選択した側部に沿って形成された多数の単結晶垂直トランジスタとより成り、各単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層に対向し、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
さらに、単結晶半導体材料により形成され、メモリセルのアレイのピラーの下方に位置して、メモリセルのアレイの行が隣接するピラーの第１のコンタクト層と相互接続する複数の埋め込みビットラインと、
絶縁層により各フローティングゲートから分離された複数の制御ラインとより成るメモリセルのアレイ。
【請求項２３】
各フローティングゲートは、トレンチ内において各ピラーの上面の下方に形成されている請求項２２のメモリセルのアレイ。
【請求項２４】
各フローティングゲートは垂直方向の側部の長さが１００ナノメートル未満の水平に向いたフローティングゲートを含み、水平に向いたフローティングゲートは行が隣接するピラーのトレンチの両側の極薄単結晶垂直ボデイ領域からフローティングゲート酸化物により分離されている請求項２３のメモリセルのアレイ。
【請求項２５】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項２４のメモリセルのアレイ。
【請求項２６】
各単結晶垂直ボデイ領域は、垂直方向長さが１００ナノメートル未満のｐ型チャンネルを有する請求項２２のメモリセルのアレイ。
【請求項２７】
複数の埋め込みビットラインはそれぞれ半導体基板から酸化物層により分離されている請求項２２のメモリセルのアレイ。
【請求項２８】
各フローティングゲートは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを含む請求項２２のメモリセルのアレイ。
【請求項２９】
フラッシュメモリセルのアレイであって、
各々が半導体基板から外方に延び、酸化物層により分離された第１の単結晶コンタクト層及び第２のコンタクト層を有する多数のピラーと、
各ピラーの対向側部に沿って形成された一対の単結晶垂直トランジスタとより成り、各単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層の側部に沿って形成され、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
さらに、単結晶半導体材料により形成され、メモリセルのアレイのピラーの下方に位置して、メモリセルのアレイの行が隣接するピラーの第１のコンタクト層と相互接続する複数の埋め込みビットラインと、
絶縁層により各フローティングゲートから分離された複数の制御ラインと、
列が隣接するピラーの第２のコンタクト層に結合された複数のデータラインとより成るフラッシュメモリセルのアレイ。
【請求項３０】
各フローティングゲートはトレンチ内の各ピラーの上面の下方に形成されているため、各トレンチはその両側の行が隣接するピラーの極薄単結晶垂直ボデイ領域に対向する一対のフローティングゲートを収容し、一対のフローティングゲートは絶縁層により分離されている請求項２９のフラッシュメモリセルのアレイ。
【請求項３１】
複数の制御ラインは、トレンチ内において一対のフローティングゲートの間であって、ピラーの上面の下方に形成され、各フローティングゲートは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを含む請求項３０のフラッシュメモリセルのアレイ。
【請求項３２】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項３０のフラッシュメモリセルのアレイ。
【請求項３３】
各フローティングゲートは、垂直方向の側部の長さが１００ナノメートル未満の水平に向いたフローティングゲートを含み、水平に向いたフローティングゲートは行が隣接するピラーのトレンチの両側の極薄単結晶垂直ボデイ領域からフローティングゲート酸化物により分離されている請求項２９のフラッシュメモリセルのアレイ。
【請求項３４】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項２９のフラッシュメモリセルのアレイ。
【請求項３５】
各単結晶垂直トランジスタの垂直方向長さは１００ナノメートル未満、水平方向幅な１０ナノメートル未満である請求項２９のフラッシュメモリセルのアレイ。
【請求項３６】
電子システムであって、
プロセッサーと、
プロセッサーに結合されたメモリデバイスとより成り、メモリデバイスはメモリセルのアレイを有し、各メモリセルのアレイの各メモリセルは、
半導体基板から外方に延び、第１の単結晶コンタクト層と第２のコンタクト層とが酸化物層により垂直方向に分離されたピラーと、
各ピラーの選択された側部に沿って形成された単結晶垂直トランジスタとより成り、各単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層に対向し、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
さらに、単結晶半導体材料により形成され、メモリセルのアレイのピラーの下方に位置し、メモリセルのアレイの行が隣接するピラーの第１のコンタクト層と相互接続する複数の埋め込みビットラインと、
絶縁層によりフローティングゲートから分離された複数の制御ゲートとより成る電子システム。
【請求項３７】
各フローティングゲートは、トレンチ内において各ピラーの上面の下方に形成されている請求項３６の電子システム。
【請求項３８】
各フローティングゲートは垂直方向の側部の長さが１００ナノメートル未満の水平に向いたフローティングゲートを含み、水平に向いたフローティングゲートは行が隣接するピラーのトレンチの両側の極薄単結晶垂直ボデイ領域からフローティングゲート酸化物により分離されている請求項３６の電子システム。
【請求項３９】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項３６の電子システム。
【請求項４０】
各単結晶垂直ボデイ領域は、垂直方向長さが１００ナノメートル未満のｐ型チャンネルを有する請求項３６の電子システム。
【請求項４１】
複数の埋め込みビットラインはそれぞれ半導体基板から酸化物層により分離されている請求項３６の電子システム。
【請求項４２】
各フローティングゲートは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを含む請求項３６の電子システム。
【請求項４３】
電子システムであって、
プロセッサーと、
プロセッサーに結合されたメモリセルのアレイを有するメモリデバイスとより成り、メモリセルのアレイは、
各々が半導体基板から外方に延び、酸化物層により分離された第１の単結晶コンタクト層及び第２のコンタクト層を有する多数のピラーと、
各ピラーの対向側部に沿って形成された一対の単結晶垂直トランジスタとより成り、
各単結晶垂直トランジスタは、
第１のコンタクト層に結合された第１の極薄単結晶垂直ソース／ドレイン領域と、
第２のコンタクト層に結合された第２の極薄単結晶垂直ソース／ドレイン領域と、
酸化物層の側部に沿って形成され、第１のソース／ドレイン領域を第２のソース／ドレイン領域と結合する極薄単結晶垂直ボデイ領域と、
垂直ボデイ領域に対向し、ゲート酸化物により垂直ボデイ領域から分離されたフローティングゲートとより成り、
第１及び第２の極薄単結晶垂直ソース／ドレイン領域の水平方向の接合深さは極薄単結晶垂直ボデイ領域の垂直方向長さと比べて各段に小さく、
さらに、単結晶半導体材料により形成され、メモリセルのアレイのピラーの下方に位置し、メモリセルのアレイの行が隣接するピラーの第１のコンタクト層と相互接続する複数の埋め込みビットラインと、
絶縁層により各フローティングゲートから分離された複数の制御ゲートと、
列が隣接するピラーの第２のコンタクト層に結合された複数のデータラインとより成る電子システム。
【請求項４４】
各フローティングゲートはトレンチ内の各ピラーの上面の下方に形成されているため、各トレンチはその両側の行が隣接するピラーの極薄単結晶垂直ボデイ領域に対向する一対のフローティングゲートを収容し、一対のフローティングゲートは絶縁層により分離されている請求項４３の電子システム。
【請求項４５】
複数の制御ラインは、トレンチ内において一対のフローティングゲートの間であって、ピラーの上面の下方に形成され、各フローティングゲートは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを含む請求項４４の電子システム。
【請求項４６】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項４４の電子システム。
【請求項４７】
各フローティングゲートは、垂直方向の側部の長さが１００ナノメートル未満の水平に向いたフローティングゲートを含み、水平に向いたフローティングゲートは行が隣接するピラーのトレンチの両側の極薄単結晶垂直ボデイ領域からフローティングゲート酸化物により分離されている請求項４３の電子システム。
【請求項４８】
複数の制御ラインは、フローティングゲートの垂直上方に位置する請求項４３の電子システム４３の電子システム。
【請求項４９】
各単結晶垂直トランジスタの垂直方向長さは１００ナノメートル未満、水平方向幅な１０ナノメートル未満である請求項４３の電子システム。
【請求項５０】
フローティングゲートトランジスタを形成する方法であって、
半導体基板から外方に延びるピラーを形成し、
ピラーを形成するステップは、酸化物層により垂直方向に分離された第１の単結晶コンタクト層及び第２の単結晶コンタクト層を形成するステップを含み、
極薄単結晶垂直ボデイ領域が第１の極薄単結晶垂直ソース／ドレイン領域と第２の極薄単結晶垂直ソース／ドレイン領域とを分離する単結晶垂直トランジスタをピラーの側部に沿って形成し、
単結晶垂直ボデイ領域に対向するフローティングゲートを形成し、
絶縁層によりフローティングゲートから分離された制御ゲートを形成するステップより成るフローティングゲートトランジスタの形成方法。
【請求項５１】
極薄単結晶垂直トランジスタを形成するステップは、垂直方向長さが１００ナノメートル未満であり、水平方向幅が１０ナノメートル未満である極薄単結晶トランジスタを形成するステップを含む請求項５０の方法。
【請求項５２】
極薄単結晶垂直トランジスタを形成する方法は、固相エピタキシャル成長により極薄単結晶トランジスタを形成する請求項５０の方法。
【請求項５３】
フラッシュメモリセルを形成する方法であって、
半導体基板から外方に延びるピラーを形成し、
ピラーを形成するステップは、酸化物層により分離された第１の単結晶コンタクト層及び第２の単結晶コンタクト層を形成するステップを含み、
各ピラーの互いに対向側部に沿って一対の単結晶垂直トランジスタを形成し、
各単結晶垂直トランジスタを形成するステップは、
ピラー上にドーピングを少量施した第２の導電型のポリシリコン層を堆積させ、第２の導電型のポリシリコン層に方向性エッチングを施すことによりピラーの側壁上にだけ残るようにし、
ドーピングを少量施した第２の導電型のポリシリコン層が再結晶し、横方向エピタキシャル固相再成長が垂直方向に生じて垂直に向いた第２の導電型の単結晶材料が形成されるようにピラーにアニーリングを施すステップを含み、
アニーリングにより、第１の導電型の第１及び第２の単結晶コンタクト層が第１の導電型の単結晶材料のドーピングを施した第２の導電型のポリシリコン層内への成長の種となって、第２の導電型の垂直に向いた単結晶材料により分離され垂直に向いた第１の導電型の第１及び第２のソース／ドレイン領域が形成され、
さらに、垂直ボデイ領域に対向し、それからゲート酸化物により分離されたフローティングゲートを形成し、
さらに、絶縁層によりフローティングゲートから分離された制御ゲートを形成し、
単結晶半導体材料により形成され、極薄単結晶垂直ボデイ領域の下方に位置する埋め込みビットラインを形成し、
埋め込みビットラインを形成するステップは、埋め込みビットラインを第１のコンタクト層に結合するステップを含み、
第２のコンタクト層に結合されたデータラインを形成するステップより成り、
各フローティングゲートを形成するステップは、極薄単結晶垂直ボデイ領域にアドレスするためにトレンチ内のピラーの上面の下方に各フローティングゲートを形成するステップを含むフラッシュメモリセルの形成方法。
【請求項５４】
各フローティングゲートをトレンチ内の各ピラーの上面の下方に形成するステップは、各トレンチがその両側の行が隣接するピラーの極薄単結晶垂直ボデイ領域に対向する一対のフローティングゲートを収容するように各フローティングゲートを形成するステップを含み、一対のフローティングゲートは絶縁層により分離されている請求項５３の方法。
【請求項５５】
制御ラインを形成するステップは、制御ラインをトレンチ内において一対のフローティングゲートの間であって、ピラーの上面の下方に形成するステップを含み、各フローティングゲートを形成するステップは、垂直方向長さが１００ナノメートル未満の垂直に向いたフローティングゲートを形成するステップ含む請求項５４の方法。
【請求項５６】
制御ラインを形成するは、制御ラインをフローティングゲートの垂直上方に形成するステップを含む請求項５４の方法。
【請求項５７】
各フローティングゲートを形成するステップは、行が隣接するピラーのトレンチの両側の極薄単結晶垂直ボデイ領域からフローティングゲート酸化物により分離され、垂直方向の側部の長さが１００ナノメートル未満の水平に向いたフローティングゲートを形成するステップを含む請求項５３の方法。
【請求項５８】
制御ラインを形成するステップは、制御ラインをフローティングゲートの垂直上方に形成するステップを含む請求項５７の方法。
【請求項５９】
各単結晶垂直トランジスタを形成するステップは、垂直方向長さは１００ナノメートル未満、水平方向幅な１０ナノメートル未満である各単結晶垂直トランジスタを形成するステップを含む請求項５３の方法。
【請求項６０】
埋め込みビットラインを形成するステップは埋め込みビットラインを第１のコンタクト層を一体的に形成し、埋め込みビットラインを酸化物により半導体基板から分離されるように形成するステップを含む請求項５３の方法。
【請求項６１】
フラッシュメモリセルのアレイを形成する方法であって、
半導体基板から外方に延びる多数のピラーを形成し、
各ピラーを形成するステップは、酸化物層により分離された第１の単結晶コンタクト層及び第２の単結晶コンタクト層を形成するステップを含み、
各ピラーの対向側部に沿って一対の単結晶垂直トランジスタを形成し、
各単結晶垂直トランジスタを形成するステップは、
ピラー上にドーピングを少量施した第２の導電型のポリシリコン層を堆積させ、第２の導電型のポリシリコン層に方向性エッチングを施すことによりピラーの側壁上にだけ残るようにし、
ドーピングを少量施した第２の導電型のポリシリコン層が再結晶し、横方向エピタキシャル固相再成長が垂直方向に生じて垂直に向いた第２の導電型の単結晶材料が形成されるようにピラーにアニーリングを施すステップを含み、
アニーリングにより、第１の導電型の第１及び第２の単結晶コンタクト層が第１の導電型の単結晶材料のドーピングを施した第２の導電型のポリシリコン層内への成長の種となって、第２の導電型の垂直に向いた単結晶材料により分離され垂直に向いた第１の導電型の第１及び第２のソース／ドレイン領域が形成され、
さらに、垂直ボデイ領域に対向し、それからゲート酸化物により分離されたフローティングゲートを形成し、
さらに、単結晶半導体材料により形成され、メモリセルのアレイのピラーの下方に位置して、メモリセルのアレイの行が隣接するピラーの第１のコンタクト層と相互接続する複数の埋め込みビットラインを形成し、
絶縁層により各フローティングゲートから分離された複数の制御ゲートを形成し、
列が隣接するピラーの第２のコンタクト層に結合された複数のデータラインを形成するステップより成るフラッシュメモリセルのアレイの形成方法。
【発明の詳細な説明】
【関連出願との相互関係】
【０００１】
本願は、同一出願人に譲渡され、係属中の以下の米国特許出願：出願番号第０９/７８０，１２５号（発明の名称：”Open Bit Line DRAM with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００５ＵＳ１）；出願番号第０９/７８０，１３０号（発明の名称：”Folded Bit Line DRAM with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００４ＵＳ１）；出願番号第０９/７８０，０８７号（発明の名称：”Programmable Logic Array with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００７ＵＳ１）；出願番号第０９/７８０，１４４号（発明の名称：”Memory Address and Decode Circuits with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００６ＵＳ１）；出願番号第０９/７８０，１２６号（発明の名称：”Programmable Memory Address and Decode Circuit with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００８ＵＳ１）；及び出願番号第０９/７８０，１２９号（発明の名称：”In-Service Programmable Logic Array with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００９ＵＳ１）と関連があり、これらは同日に出願され、それぞれを本願の一部として引用する。
【技術分野】
【０００２】
本発明は、一般的に,集積回路に関し、さらに詳細には、極薄単結晶垂直ボデイトランジスタを有するフラッシュメモリに関する。
【背景技術】
【０００３】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような半導体メモリは、データを記憶させるためにコンピューターシステムに広く用いられている。ＤＲＡＭメモリセルは通常、アクセス用電界効果トランジスタ（ＦＥＴ）と記憶用キャパシタを有する。アクセス用ＦＥＴは、読み出し及び書き込み動作時にデータ電荷の記憶用キャパシタへの転送またはそのキャパシタからの転送を可能にする。記憶用キャパシタ上のデータ電荷は、リフレッシュ動作時に周期的にリフレッシュされる。
【０００４】
メモリ密度は通常、作製時に使用するリソグラフィー法により決まる最小リソグラフィフィーチャーサイズ（Ｆ）により制限される。例えば、２５６メガビットのデータを記憶できる現世代の高密度ダイナミックアクセスメモリ（ＤＲＡＭ）は、１データビットにつき８Ｆ2の領域を必要とする。当該技術分野では、さらにデータ記憶容量を増加させ製造コストを減少させるためにメモリのさらなる高密度化が求められている。半導体メモリのデータ記憶容量を増加させるには、各メモリセルのアクセス用ＦＥＴ及び記憶用キャパシタのサイズを減少させなければならない。しかしながら、サブスレショルド漏洩電流及びアルファ粒子によるソフトエラーのような他の要因により、大きな記憶用キャパシタを用いる必要がある。従って、漏洩電流及びソフトエラーに対して十分な排除性を与える記憶用キャパシタを用いながらメモリ密度を増加することが当該技術分野において求められている。また、広義の集積回路技術において高密度構造及び作製技術が求められている。
【０００５】
フラッシュメモリセルは、高密度メモリの必要性に対する１つの可能な解決法である。フラッシュメモリは単一のトランジスタを含み、高密度にするとコンピューターシステムのハードディスク駆動によるデータの記憶にとって代わる能力を有する。これにより、微妙な機械系システムが堅牢小型で耐久性のあるソリッドステートメモリパッケージにとって代わるであろうから、コンピューターシステムにとって重要な利点である。従って、可能な限り密度を増加させるかセル領域を最小化したフラッシュメモリが必要とされる。
【０００６】
しかしながら、このような微細化を突き進めると、フラッシュメモリの単一トランジスタは従来のＭＯＳＦＥＴ技術と同じ設計ルールによる制約を受けるため、フラッシュメモリでも問題が生じる。即ち、微細化がチャンネル長さが０．１ミクロン、１００ｎｍまたは１０００オングストローム以下のサブミクロン領域の奥にまで進むと、従来型トランジスタ構造には有意な問題がある。図１に示すように、接合深さは１０００オングストロームのチャンネル長さよりも各段に小さくなければならないが、これは接合深さが数百オングストロームであることを意味する。このような浅い接合は、従来のインプランテーション法及び拡散法では形成が困難である。ドレインによる障壁の低下、スレショルド電圧のロールオフ及びサブスレッショルド導通のようなショートチャンネル効果を抑制するには、チャンネルのドーピングを極めて高いレベルにする必要がある。サブスレショルド導通はＭＯＳＦＥＴ技術にとって特に問題であるが、その理由は、キャパシタセル上の電荷蓄積保持時間を減少させるからである。このように極めて高いレベルでドーピングを行うと、漏洩が増加しキャリア易動度が減少する。従って、性能を改善するためのチャンネルの短縮化は、キャリア易動度の低下により否定される。
【０００７】
従って、ドレインによる障壁低下、スレッショルド電圧のロールオフ及びサブスレッショルド導通、漏洩の増加及びキャリア易動度の減少のようなショートチャンネル効果の有害な影響を回避しながら、フラッシュメモリの密度を改善することが当該技術分野において求められている。同時に、電荷記憶保持時間を維持する必要がある。
【発明の概要】
【０００８】
半導体メモリの上記問題及び他の問題は、本発明により解決されるが、以下の説明を読めばわかるであろう。極薄ボデイを有するトランジスタまたは表面空間電荷領域がトランジスタの他の寸法の縮小と共に縮小するトランジスタのシステム及び方法が提供される。
【０００９】
本発明の一実施例によると、フラッシュメモリは、フローティングゲートトランジスタを備えたメモリセルのアレイを有する。各フローティングゲートトランジスタは、半導体基板から外方に延びるピラーを有する。このピラーは、酸化物層により垂直方向に分離された第１の単結晶コンタクト層と第２の単結晶コンタクト層とを有する。ピラーの側部には、それに沿って単結晶垂直トランジスタが形成されている。この単結晶垂直トランジスタは、極薄単結晶垂直ボデイ領域が第１の極薄単結晶垂直ソース／ドレイン領域と第２の極薄単結晶垂直ソース／ドレイン領域とを分離するものである。フローティングゲートは極薄単結晶垂直ボデイ領域に対向し、制御ゲートは絶縁層によりフローティングゲートから分離されている。
【００１０】
本発明の上記及び他の実施例、局面、長所及び特徴は、本発明の以下の説明及び添付図面を参照するか本発明を実施することにより当業者に部分的に明らかになるであろう。本発明の局面、長所及び特徴は、頭書の特許請求の範囲に詳述された装置、手順及びそれらの組み合わせにより実現される。
【実施例】
【００１１】
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、他の実施例も可能であって、本発明の範囲から逸脱することなく変形又は設計変更を行うことができるであろう。以下の説明中の用語「ウェーハ」及び「基板」は、集積回路がその上に形成される任意の構造、また集積回路作製の種々のステップにおけるかかる構造を一般的に意味するものとして互換的に使用される。これらの用語は共に、本発明の集積回路（ＩＣ）を形成する露出平面を有する任意の構造を包含する。用語「基板」は、半導体ウェーハを包含するものと理解されたい。用語「基板」はまた、ドーピングを施された、また施されていない半導体、支持用半導体または絶縁体上の半導体のエピタキシャル層、かかる層の組み合わせと共に当該技術分野で知られた他のかかる構造を包含する。以下の詳細な説明は限定的な意味で解釈すべきでなく、本発明の範囲は、頭書の特許請求の範囲だけによって規定される。
【００１２】
図２は、本発明に従って形成した極薄単結晶垂直トランジスタまたはアクセス用ＦＥＴ２００を示す図である。図２に示すように、アクセス用ＦＥＴ２００は、極薄垂直トランジスタ、別の言い方では極薄単結晶垂直トランジスタを含む。本発明によると、アクセス用ＦＥＴ２００の構造は、半導体基板２０２から外方に延びるピラー２０１を含んでいる。このピラーは、第１の単結晶コンタクト層２０４と、第２のコンタクト層２０６とが酸化物層２０８により垂直方向に分離されたものである。極薄単結晶垂直トランジスタ２１０はピラー２０６の側部に沿って形成されている。極薄単結晶垂直トランジスタ２１０は、極薄単結晶垂直ボデイ領域２１２により第１の極薄単結晶垂直ソース／ドレイン領域２１４と第２の極薄単結晶垂直ソース／ドレイン領域２１６とが分離されたものである。第１の極薄単結晶垂直ソース／ドレイン領域２１４は第１のコンタクト層２０４に結合され、第２の極薄単結晶垂直ソース／ドレイン領域２１６は第２のコンタクト層に結合されている。ゲート２１８は極薄単結晶垂直ボデイ領域２１２に対向し、薄いゲート酸化物層２２０によりそれから分離されている。
【００１３】
本発明によると、極薄単結晶垂直トランジスタ２１０は、１００ナノメートル未満の垂直方向長さと、１０ナノメートル未満の水平方向幅とを有する。かくして、１つの実施例では、極薄単結晶垂直ボデイ領域２１２は、垂直方向長さ（Ｌ）が１００ナノメートル未満のチャンネルを有する。また、極薄単結晶垂直ボデイ領域２１２の水平方向幅（Ｗ）は１０ナノメートル未満である。そして、第１の極薄単結晶垂直ソース／ドレイン領域２１４と第２の極薄単結晶垂直ソース／ドレイン領域２１６とは、１０ナノメートル未満の水平方向幅を有する。本発明によると、極薄単結晶垂直トランジスタ２１０は固相エピタキシャル成長により形成される。
【００１４】
当業者であれば本願の記載を読むとわかるように、本発明の極薄ボデイを有する極薄単結晶垂直トランジスタは、トランジスタの他の寸法の縮小につれて縮小される表面空間電荷領域を提供する。本発明のこの構造は、ドレインによる障壁の低下、スレッショルド電圧のロールオフ及びサブスレッショルド導通のようなショートチャンネル効果を抑制しながら容易に密度及び設計ルールの要求を増加できるようにする。
【００１５】
図２の実施例のトランジスタは、ｎチャンネルトランジスタである。しかしながら、当業者は、本願の開示をみれば、ドーピングタイプを変化させて導電タイプを逆にすることにより、本発明を垂直に向いた極薄の単結晶ｐチャンネル型トランジスタを有する構造に等しく利用できることがわかるであろう。
【００１６】
図３Ａ−３Ｃは、本発明に従ってフラッシュメモリセルを形成する方法の一部として、後で側部に極薄垂直ボデイトランジスタを形成するピラーを形成する最初のプロセスステップを示す。提案する寸法は０．１ミクロンセル寸法（ＣＤ）技術にとって好適であり、他のＣＤサイズではそれに従って寸法を変化できる。図３Ａの実施例では、出発材料としてｐ型のバルクシリコン基板３１０を使用する。イオンインプランテーション、エピタキシャル成長またはかかる技術の組み合わせのような方法により、基板３１０上に、第１の単結晶コンタクト層３１２として、ｎ＋＋及びｎ＋のシリコン複合コンタクト層を形成する。本発明によると、第１のコンタクト層３１２の導電性ドーピングを多量に施した下部はビットライン３０２として働く。第１のコンタクト層３１２のｎ＋＋部分の厚さは所望のビットライン３０２の厚さであり、約０．１乃至０．２５ミクロンでよい。第１のコンタクト層３１２の全厚は約０．２乃至０．５ミクロンでよい。第１のコンタクト層３１２の上には、厚さが約１００ナノメートル（ｎｍ）、即ち０．１ミクロンまたはそれ以下の酸化物層３１４が形成される。１つの実施例において、この酸化物層３１４は酸化物熱成長法により形成可能である。ｎ＋シリコンの第２のコンタクト層３１６は、酸化物層３１４上に公知の方法により、第２の多結晶コンタクト層３１６として形成される。第２のコンタクト層３１６は、１００ナノメートルまたはそれ以下の厚さに形成される。
【００１７】
次に、第２のコンタクト層３１６上に厚さ約１０ナノメートルの薄い二酸化シリコン層（ＳｉＯ2）３１８が堆積される。この薄い二酸化シリコン層（ＳｉＯ2）３１８上には、厚さが約１００ナノメートルの厚い窒化シリコン層（Ｓｉ3Ｎ4）３２０が堆積されて、パッド層、例えば層３１８、３２０を形成する。これらのパッド層３１８、３２０は、化学的気相成長（ＣＶＤ）のような任意適当な方法により堆積することができる。
【００１８】
フォトレジストを適用し、選択的に露光して、反応性イオンエッチング（ＲＩＥ）のような方法によりトレンチ３２５の方向性エッチングを行うためのマスクを形成する。方向性エッチングの結果、窒化物層３２０、パッド酸化物層３１８、第２のコンタクト層３１６、酸化物層３１４及び第１のコンタクト層３１２を積み重ねた複数の行バー３３０が得られる。トレンチ３２５を基板３１０の表面３３２に到達するに十分な深さまでエッチングして、導電性ドーピングを施したビットライン３０２間を分離する。フォトレジストを除去する。バー３３０は、ビットライン３０２の方向、例えば行方向に向いている。１つの実施例では、バー３３０の表面ライン幅は約１ミクロンまたはそれ以下である。各トレンチ３２５の幅はバー３３０のライン幅にほぼ等しいものでよい。この構造を図３Ａに示す。
【００１９】
図３Ｂでは、ＳｉＯ2のような隔離材料３３３を堆積させてトレンチ３２５を充填する。その後、化学的機械研磨／平坦化（ＣＭＰ）のような方法で使用表面を平坦化する。第２のフォトレジストを適用し、選択的に露光して、ビットライン３０２の方向に垂直な、例えば列方向にトレンチ３３５を方向性エッチングするためのマスクを形成する。トレンチ３３５は、反応性イオンエッチング（ＲＩＥ）のような任意適当な方法により形成可能である。トレンチ３３５のエッチングは、露出したＳｉＯ2及び露出した、窒化物層３２０、パッド酸化物層３１８、第２のコンタクト３１６及び酸化物層３１４の積層体を貫通して第１のコンタクト層３１２へ延び、ビットライン３０２が所望の厚さ、例えば残りの厚さが普通は１００ナノメートルになるような深さまで行う。この構造を、個々に形成されたピラー３４０−１、３４０−２、３４０−３及び３４０−４を有するものとして図３Ｂに示す。
【００２０】
図３Ｃは、切断線３Ｃ−３Ｃに沿う図３Ｂの構造の断面図である。図３Ｃは、任意所与の行の隣接するピラー３４０−１と３４０−２とを接続する連続ビットライン３０２を示す。トレンチ３３５は、以下に述べるように、隣接する列のピラー間に、例えばピラー３４０−１及び３４０−４により形成される列と、ピラー３４０−２及び３４０−３により形成される列との間に、後でフローティングゲート及び制御ゲートを形成するために残される。
【００２１】
図４Ａ−４Ｃは、図３Ａ−３Ｃに関連して述べた上記方法をバルクＣＭＯＳ技術の基板またはシリコン・オン・インシュレーター（ＳＯＩ）技術の基板上に使用できることを示す。図４Ａは、ドーピングを少量施したｐ型バルクシリコン基板４１０上に形成されるパッド層を除いて示す、図３Ａ−３Ｃのプロセスステップ全体である。図４Ａに示す構造は図３Ｃの断面図に似たものであり、その上にピラー積層体４４０−１及び４４０−２が形成された連続ビットライン４０２を示す。ピラー４４０−１及び４４０−２は、第１のｎ＋コンタクト層４１２、その上に形成した酸化物層４１４及び酸化物層４１４上に形成した第２のｎ＋コンタクト層４１６を有する。
【００２２】
図４Ｂは、ＳＩＭＯＸのような、市販のＳＯＩウェーハ上に形成されたパッド層を除いて示す、図３Ａ−３Ｃのプロセスステップ全体である。図４Ｂに示すように、基板４１０の表面上には埋め込み酸化物層４１１がある。図４Ｂに示す構造は図３Ｃの断面図に似たものであり、その上にピラー積層体４４０−１及び４４０−２が形成された連続ビットライン４０２を示すが、ここでは、連続ビットライン４０２は埋め込み酸化物４１１により基板４１０から分離されている。再び、ピラー４４０−１及び４４０−２は、第１のｎ＋コンタクト層４１２、その上に形成された酸化物層４１４及び酸化物層４１４上に形成された第２のｎ＋コンタクト層４１６を有する。
【００２３】
図４Ｃは、絶縁体４１３が酸化物をアンダーカットして形成されている所のＳＯＩのアイランドを形成する、パッド層を除いて示す、図３Ａ−３Ｃのプロセスステップ全体である。かかるプロセスは、１９９７年１１月２５日に発行されたLeonard Forbesの米国特許第５，６９１，２３０号（発明の名称：”Technique for Producing Small Islands of silicon on Insulator”）にさらに詳細に記載されたプロセスを含んでいるが、この特許を本願の一部として引用する。図４Ｃに示す構造は図３Ｃに示す断面図に似たものであり、その上にピラー積層体４４０−１及び４４０−２が形成された連続ビットライン４０２を示すが、ここでは、連続ビットライン４０２は、上述したプロセスによるなどして酸化物のアンダーカットにより形成された絶縁体４１３により基板４１０から分離されている。再び、ピラー４４０−１及び４４０−２は、第１のｎ＋コンタクト層４１２、その上に形成された酸化物層４１４及び酸化物層４１４上に形成された第２のｎ＋コンタクト層４１６を有する。従って、本発明によると、図３Ａ−図３Ｃに示すように、ピラーを形成する一連のプロセスステップに、図４Ａ−図４Ｃに示す少なくとも３つの異なるタイプの基板上にピラーを形成するステップを含めることができる。
【００２４】
図５Ａ乃至図５Ｃは、図３Ａ−図３Ｃに示すピラーを形成する実施例に続いて、図４Ａ−図４Ｃに示す任意の基板上に、図３Ｃのピラー３４０−１及び３４０−２のようなピラーの側部に沿って極薄垂直ボデイトランジスタを形成する一連のプロセスステップを示す。例示のみの目的のため、図５Ａは、ｐ型基板５１０上に形成されトレンチ５３０により分離されたピラー５４０−１及び５４０−２の実施例を示す。図５Ａ−図５Ｃに関連する説明と同様に、図５Ａは、１つの実施例において一部がｎ＋＋ビットライン５０２と一体的に形成される第１の単結晶ｎ＋コンタクト層５１２を示す。ピラー５４０−１及び５４０−２の第１のコンタクト層５１２上には、酸化物層領域５１４が形成されている。図示の第２のｎ＋コンタクト層５１６は、ピラー５４０−１及び５４０−２の酸化物層領域５１４上に形成されている。また、パッド層（ＳｉＯ2）５１８及び（Ｓｉ3Ｎ4）５２０はそれぞれ、ピラー５４０−１及び５４０−２の第２のコンタクト層５１６上に形成されるものとして示す。
【００２５】
図５Ｂにおいて、ドーピングを少量施したｐ型ポリシリコン層５４５を、ピラー５４０−１及び５４０−２上に堆積させ、方向性エッチングを施して、ピラー５４０−１及び５４０−２の側壁５５０上にドーピングを少量施したｐ型材料５４５が残るようにする。本発明による一実施例によると、ドーピングを少量施したｐ型ポリシリコン層に方向性エッチングを施して、ピラー５４０−１及び５４０−２の側壁５５０上に幅（Ｗ）または水平方向の厚さが１０ナノメートルまたはそれ以下のドーピングを少量施したｐ型材料５４５が残るようにする。この構造を図５Ｂに示す。
【００２６】
次の一連のプロセスステップを図５Ｃを参照して説明する。この時点において、上述したように、別のマスキングステップを用いてポリシリコン５４５を等方性エッチングすることにより一部の側壁５５０を除去し、或る特定の構成により必要であれば、例えばピラー５４０−１及び５４０−２の一方の側部上にだけ極薄ボデイトランジスタを形成するのであれば、ピラー５４０−１及び５４０−２の一方の側壁だけの上にポリシリコン５４５が残るようにする。
【００２７】
図５Ｃは、ピラー５４０−１及び５４０−２の一方の側部の上に極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタを形成する実施例を示す。図５Ｃにおいて、ウェーハを約５５０乃至約７００℃の温度に加熱する。このステップでは、ポリシリコン５４５が再結晶し、横方向エピタキシャル固相再成長が垂直方向で生じる。図５Ｃに示すように、ピラー５４０−１及び５４０−２の底部の単結晶シリコンがこの結晶成長の種となり、極薄単結晶垂直ＭＯＳＦＥＴトランジスタのチャンネルとして使用可能な単結晶極薄膜５４６が形成される。膜がピラーの一方の側だけに残される図５Ｃの実施例では、結晶化は垂直方向に進んで、ピラー５４０−１及び５４０−２の上面上の第２のｎ＋ポリシリコンコンタクト層５１６内へ至る。しかしながら、ピラー５４０−１及び５４０−２の両側が覆われている場合、結晶化によりピラー５４０−１及び５４０−２の上面上の中央に近い所に結晶粒界が残る。この実施例を図５Ｄに示す。
【００２８】
図５Ｃ及び５Ｄに示すように、ドレイン領域５５１及びソース領域５５２はそれぞれ、アニーリングプロセスにおいて、第１及び第２のコンタクト層５１２、５１６からのｎ＋ドーパントの外方拡散により、ピラー５４０−１及び５４０−２の側壁５５０に沿う単結晶極薄膜５４６に形成される。アニーリングプロセスでは、ｎ＋ドーパントを有する単結晶極薄膜５４６のこれらの部分は、横方向エピタキシャル固相再成長が垂直方向に起こるにつれて同様に再結晶して単結晶構造になる。ドレイン及びソース領域５５１、５５２は、ｐ型材料により形成される単結晶垂直ボデイ領域５５３により分離されている。本発明の一実施例では、単結晶垂直ボデイ領域の垂直方向長さは１００ナノメートル未満である。この構造を図５Ｃまたは５Ｄに示す。当業者であればこの説明からわかるように、従来型ゲート絶縁体をこの単結晶極薄膜５４６上に成長させるか堆積させることが可能である。そして、水平方向または垂直方向のゲート構造をトレンチ５３０内に形成することができる。
【００２９】
当業者であればこの説明を読むとわかるように、本発明によると、ドレイン及びソース領域５５１、５５２はそれぞれ単結晶極薄膜５４６内に形成されて、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタの一部を形成する。単結晶極薄膜５４６は、第１のコンタクト層５１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域５５１と、第２のコンタクト層５１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域５５２とを有する。ｐ型の極薄単結晶垂直ボデイ領域５５３は、酸化物層５１４の側部に沿ってそれに対向しており、第１のソース／ドレイン領域５５１を第２のソース／ドレイン領域５５２と結合する。このｐ型極薄単結晶垂直ボデイ領域５５３は、事実上、ドレイン領域５１１とソース領域５１２とを分離し、印加される電圧によりチャンネルが形成されると、ドレイン領域５５１とソース領域５５２とを電気的に結合することができる。ドレイン領域５５１及びソース領域５５２と、極薄ボデイ領域５５３とは、アニーリングステップで起こる横方向固相エピタキシャル再成長により単結晶材料で形成される。
【００３０】
この構造の寸法は、極薄単結晶ボデイ領域５５３の垂直方向長さが１００ナノメートル未満であり、その中に形成されるチャンネルの垂直方向長さが１００ナノメートル未満である。また、この寸法には、ドレイン領域５５１及びソース領域５５２の、単結晶極薄膜５４６の水平方向の厚さにより決まる接合深さが含まれるが、それは例えば１０ナノメートル未満である。従って、本発明はデバイスのチャンネル長さより格段に小さい接合深さを与え、この深さは、設計ルールがさらに縮小されるにつれて縮小可能である。さらに、本発明は、トランジスタのボデイの表面空間電荷領域がトランジスタの他の寸法の縮小につれて縮小する極薄ボデイを備えたトランジスタ構造を提供する。事実、この表面空間電荷領域は、ＭＯＳＦＥＴのボデイ領域を物理的に極薄、例えば１０ナノメートルまたはそれ以下にすることにより最小になっている。
【００３１】
当業者は、この説明を読めば、ドーパントのタイプを変えることにより上述した導電タイプを逆にすることが可能であるため、本発明を垂直方向に向いた単結晶ｐチャンネル型トランジスタを有する構造に利用できることがわかるであろう。本発明はそれに限定されない。上記プロセスの説明からわかるように、作製プロセスは、図面を参照して以下に説明するトレンチ５３０内に多数の異なる水平方向及び垂直方向ゲート構造を形成するように継続することができる。
【００３２】
図６Ａ−６Ｆは、本発明に関連して、水平置換ゲートと呼ぶ、フローティングゲート及び制御ゲートの水平積層構造を形成する一連のプロセスステップを示す。以下のプロセスステップにおいて提案する寸法は、０．１ミクロンＣＤ技術にとって好適であり、他のＣＤサイズではそれに応じて調整可能である。図６Ａは図５Ｃに似た構造を示す。即ち、図６Ａは、トレンチ６３０内のピラー６４０−１及び６４０−２の側壁６５２に沿う単結晶極薄膜６４６を示す。単結晶極薄膜６４６は、この点で、第１のコンタクト層６１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域６５１と、第２のコンタクト層６１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域６５２とを含む。ｐ型極薄単結晶垂直ボデイ領域６５３は、酸化物層６１４の側部に沿うか、それに対向した所にあり、第１のソース／ドレイン領域６５１を第２のソース／ドレイン領域６５２と結合する。図６Ａに示すプロセス実施例によると、当業者であればわかるように、ドーピングを施したｎ＋酸化物層６２１またはＰＳＧ層は、ＣＶＤ法などによりピラー６４０−１及び６４０−２の上に堆積させる。その後、ドーピングを施したｎ＋酸化物層６２１を平坦化して、ピラー６４０−１及び６４０−２の上面から除去する。エッチングを行って、トレンチ６３０の底部の所に約５０ナノメートルだけ残す。次に、ピラー６４０−１及び６４０−２上にドーピングを施していないポリシリコン層６２２または酸化物層６２２を堆積させ、ＣＭＰ平坦化によりこの層を再びピラー６４０−１及び６４０−２の上面からを除去する。その後、ドーピングを施していないポリシリコン層６２２をＲＩＥ法などによりエッチングして、トレンチ６３０内に酸化物層６１４の側部に沿うか対向させて厚さ１００ナノメートルまたはそれ以下の層を残す。次に、当業者であればわかるように、ドーピングを施した別のｎ＋酸化物層６２３またはＰＳＧ層を、ＣＶＤ法によるなどしてピラー６４０−１及び６４０−２の上に堆積させる。この構造を図６Ａに示す。
【００３３】
図６Ｂは、次の一連の作製ステップ後の構造を示す。図６Ｂにおいて、熱処理を行ってＰＳＧ層、例えば６２１及び６２３からそれぞれ単結晶垂直極薄膜６４６内にｎ型ドーパントを拡散させることにより、ドレイン領域６５１及びソース領域６５２をさらに形成する。次に、図６Ｂに示すが、当業者であればこの説明を読むとわかるように、選択的エッチングを行って、トレンチ６３０内の上方のＰＳＧ層６２３及びドーピングを施されていないポリシリコン層６２２または酸化物層６２２を除去する。この構造を図６Ｂに示す。
【００３４】
次に、図６Ｃに示すが、当業者であればわかるように、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタの薄いゲート酸化物層６２５を、極薄単結晶垂直ボデイ領域６５３の表面上に熱酸化などにより成長させる。次に、ドーピングを施したｎ＋型ポリシリコン層６４２を堆積させて、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタのゲート６４２を形成することができる。その後、この構造にＣＭＰプロセスを施して、ピラー６４０−１及び６４０−２の上面からドーピングを施したｎ＋型ポリシリコン層６４２を除去し、ＲＩＥエッチングを施して所望の厚さの極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタのゲート６４２を形成する。一実施例において、ドーピングを施したｎ＋型ポリシリコン層６４２をＲＩＥエッチングすることにより、垂直な側部が１００ナノメートル未満である一体的に形成した水平方向のフローティングゲート６４２を極薄単結晶垂直ボデイ領域６５３に対向して形成する。次に、ＣＶＤ法などにより酸化物層６４４を堆積させ、ＣＭＰプロセスにより平坦化してトレンチ６３０を充填する。上述の方法によるなどして、エッチングを施すことにより、この構造から窒化物層６２０を除去する。これは、リン酸を用いるリン酸エッチングプロセスを含むことができる。この構造を図６Ｃに示す。
【００３５】
図６Ｄは、次の一連の作製ステップを示す。図６Ｄにおいて、水平方向のフローティングゲート６４２の上面上の酸化物層６４４をマスキングしてＲＩＥなどによりエッチングすることにより、インターポリゲート絶縁体または制御ゲート絶縁体が形成させる領域の酸化物層６４４を除去する。次に、インターポリゲート絶縁体または制御ゲート絶縁体６６０を形成する。インターポリゲート絶縁体または制御ゲート絶縁体６６０は、当業者であればわかるように、熱成長させた酸化物層６６０または堆積させた酸窒化物制御ゲート絶縁体層６６０でよい。インターポリゲート絶縁体または制御ゲート絶縁体６６０は、約２乃至４ナノメートルの厚さに形成する。次に、ポリシリコン制御ゲート６６２を形成する。ポリシリコン制御ゲートは、パターン形成した後水平のフローティングゲート６４２上にポリシリコン制御ゲートラインをＣＶＤ法などにより堆積させる従来の光リソグラフィー法により形成することができる。この構造の表面上に、ＣＶＤ法などにより別の酸化物層を堆積させて、次の作製ステップへ進む。
【００３６】
当業者であればこの説明を読むとわかるように、ピラー６４０−１及び６４０−２の上の第２のコンタクト層６１６へのコンタクトを形成して、データライン６６４の形成及び標準のＢＥＯＬプロセスを継続することができる。これらの方法は、セル及び周辺回路の配線を完成するための従来のコンタクトホール、端子金属及びインターレベル絶縁体のステップを含むことができる。図６Ｅは完成した構造の斜視図である。また、この図６Ｆは切断ライン６Ｆ−６Ｆに沿うその構造の断面図である。
【００３７】
別法として、上述した一連の作製ステップを置換ゲートステップを除いて実行することが可能であったろう。この別の実施例では、そのプロセスを図５Ｃと同じ構造で開始したであろう。しかしながら、図６Ａでは、相似窒化物層を約１０ナノメートルの厚さに堆積させた後、方向性エッチングを施してピラーの側壁上の窒化物を残すようにしたであろう。酸化物を熱成長させて、ソースライン６０２またはｙアドレスラインバー６０２の露出セ部分を絶縁する。その後、この窒化物を等方性エッチング（例えば、リン酸を用いて）により除去し、露出した単結晶極薄膜６４６の壁の上に薄いトンネル効果フローティングゲート酸化物を約１乃至２ナノメートルの厚さに成長させる。ｎ型ポリシリコン層を堆積させてトレンチ（例えば、１００ナノメートル以上）を充填し、平坦化（例えば、ＣＭＰにより）した後、単結晶極薄膜６４６の上面レベルよりわずかに低い凹部を形成する。その後、このプロセスはただ、上述したようなエッチングプロセスを用いることによりこの構造から窒化物層６２０を除去する。これは、リン酸を用いるリン酸エッチングプロセスを含むことができる。上述したように、このプロセスは図６Ｃから先に進んでその構造を完成させる。
【００３８】
図７Ａ−７Ｅは、トランジスタ極薄垂直ボデイ構造の側部に沿って垂直フローティングゲート及び垂直制御ゲートを形成できる実施例のプロセスを示している。これらの構造は、集積回路作製技術の当業者がこの説明を読めば実現することができる。以下のプロセスステップにおいて提案された寸法は０．１ミクロンＣＤ技術にとって好適であり、他のＣＤサイズではそれに従って調整可能である。図７Ａは図５Ｃに似た構造を表す。即ち、図７Ａは、トレンチ７３０内のピラー７４０−１及び７４０−２の側壁に沿う単結晶極薄膜７４６を示す。単結晶極薄膜７４６は、この点で、第１のコンタクト層７１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域７５１と、第２のコンタクト層７１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域７５２とを含む。ｐ型極薄単結晶垂直ボデイ領域７５３は、酸化物層７１４の側部に沿うかそれに対向し、第１のソース／ドレイン領域７５１を第２のソース／ドレイン領域７５２に結合する。図７Ａに示すプロセス実施例によると、約１０ナノメートルの相似窒化物層をＣＶＤ法などにより堆積させ、方向性エッチングを施してピラー７４０−１及び７４０−２の側壁上だけに残す。その後、酸化物層７２１を熱酸化などにより約２０ナノメートルの厚さに成長させ、露出したビットラインバー７０２を絶縁させる。ピラー７４０−１及び７４０−２の側壁上の相似窒化物層は、単結晶極薄膜７４６に沿う酸化を阻止する。当業者であればわかるように、その後、従来式除去プロセスにより窒化物層を除去する。この構造を図７Ａに示す。
【００３９】
図７Ｂに示すように、露出した単結晶極薄膜７４６の側壁上に薄いトンネル効果酸化物層７５６を熱成長させる。この薄いトンネル効果酸化物層７５６は約１乃至２ナノメートルの厚さに成長させる。ＣＶＤ法によるなどして、ドーピングを施したｎ＋型ポリシリコン材料または適当な金属層７５０を堆積させ、トレンチを約４０ナノメートルまたはそれ以下の厚さに充填する。その後、ＣＭＰ法などにより、ドーピングを施したｎ＋型ポリシリコン材料７５６を平坦化し、ＲＩＥ法などにより単結晶極薄膜７４６の上面レベルよりわずかに低い凹部を形成する。その後、スペーサー形成のためにＣＶＤ法によるなどして窒化物層７６１を約２０ナノメートルの厚さに堆積させ、方向性エッチングを施して厚い酸化物パッド層７１８及び窒化物パッド層７２０のそれぞれの側壁上に残す。この構造を図７Ｂに示す。
【００４０】
図７Ｃは、次の一連の処理ステップ後の構造を示す。図７Ｃにおいて、窒化物スペーサー７６１をマスクとして用い、ピラー行間内の露出した酸化物、例えば図３Ｂの酸化物３３３をソースライン７０２間で選択的にエッチングしてソースライン／ｙアドレスライン７０２上の酸化物７２１とほぼ同じレベルの深さにする。次に、再び窒化物スペーサー７６１をマスクとして用い、露出したｎ＋型ポリシリコン材料７５０を選択的にエッチングしてソースライン／ｙアドレスライン７０２上の酸化物層７２１上で停止することにより、トレンチ７３０内に垂直に向いた一対のフローティングゲート７６３を形成する。この構造を図７Ｃに示す。
【００４１】
図７Ｄは、この作製プロセスの実施例の次の一連のステップを示す。図７Ｄにおいて、インターポリゲート絶縁体または制御ゲート絶縁体７６０をトレンチ７３０内に形成して、垂直に向いたフローティングゲート７６３を覆うようにする。当業者であればわかるように、インターポリゲート絶縁体または制御ゲート絶縁体７６０は、熱成長させた酸化物層７６０または堆積させた酸窒化物制御ゲート絶縁体層７６０でよい。このインターポリゲート絶縁体または制御ゲート絶縁体７６０は、約７乃至１５ナノメートルの厚さに形成させる。ドーピングを施したｎ＋型ポリシリコン材料または適当なゲート材料７６２を、ＣＶＤ法によるなどして約１００ナノメートルの厚さに堆積させることにより、トレンチまたはゲート貫通溝７３０を充填する。その後、ＣＭＰ法などにより、ドーピングを施したｎ+型ポリシリコン材料７６２を、厚い窒化物パッド層７２０上で止まるように平坦化する。その後、ＲＩＥ法などにより、ドーピングを施したｎ＋型ポリシリコン材料７６２に、単結晶極薄膜７４６のほぼ上面レベルの深さの凹部を形成する。次に、窒化物パッド層７２０をピラー７４０−１及び７４０−２から除去する。窒化物パッド層の除去はリン酸エッチングまたは他の適当な方法により行うことができる。その後、ＣＶＤ法によるなどして、酸化物７７５をその構造上に堆積させて、その表面が覆われるようにする。この構造を図７Ｄに示す。
【００４２】
当業者がこの説明を読めば、ピラー７４０−１及び７４０−２の上面上の第２のコンタクト層７１６にコンタクトを形成して、データライン７６０の形成及び標準のＢＥＯＬを継続することができることがわかるであろう。これらの方法は、セル及び周辺回路の配線を完成するための従来のコンタクトホール、端子金属及びインターレベル絶縁物ステップを含むことができる。図７Ｅは完成した構造の斜視図である。図７Ｆは切断線７Ｆ−７Ｆに沿うその断面図である。
【００４３】
図８Ａ−８Ｅは、垂直のフローティングゲートをトランジスタの極薄垂直ボデイ構造の側部に沿って、また水平に向いた制御ゲートを垂直のフローティングゲートの上方に形成できる一実施例のプロセスを説明するものである。これらの構造は、当業者であればこの説明を読むと実現できるであろう。以下のプロセスステップに提案される寸法は０．１ミクロンＣＤ技術にとって好適なものであり、他のＣＤサイズではそれに応じて調節することができる。図８Ａは、図５Ｃのものに似た構造を表す。即ち、図８Ａは、トレンチ８３０のピラー８４０−１及び８４０−２の側壁に沿う単結晶極薄膜８４６を示す。単結晶極薄膜８４６は、この点において、第１のコンタクト層８１６に結合された第１の極薄単結晶垂直ソース／ドレイン領域８５１と、第２のコンタクト層８１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域８５２とを有する。ｐ型極薄単結晶垂直ボデイ領域８５３は、酸化物層８１４の側部に沿うかそれと対向し、第１のソース／ドレイン領域８５１を第２のソース／ドレイン領域８５２に結合する。図８Ａに示すプロセス実施例によると、ＣＶＤ法によるなどして約１０ナノメートルの相似窒化物層を堆積させ、方向性エッチングによりピラー８４０−１及び８４０−２の側壁上のものだけを残す。その後、熱酸化によるなどして、酸化物層８２１を約２０ナノメートルの厚さに成長させて、露出したビットラインバー８０２を絶縁させる。ピラー８４０−１及び８４０−２の側壁上の相似窒化物層は、単結晶極薄膜８４６に沿う酸化を防止する。その後、当業者であればわかるように、従来式の除去プロセスにより窒化物層を除去する。この構造を図８Ａに示す。
【００４４】
図８Ｂに示すように、露出した単結晶極薄膜８４６の側壁上に薄いトンネル効果酸化物８５６を熱成長させる。薄いトンネル効果酸化物８５６は、約１乃至２ナノメートルの厚さに成長させる。ＣＶＤ法によるなどして、ドーピングを施したｎ＋型ポリシリコン材料または適当な金属８５０を堆積させ、トレンチを約４０ナノメートルまたはそれ以下の厚さで充填する。その後、ＣＭＰ法によるなどして、ドーピングを施したｎ＋型ポリシリコン材料８５０を平坦化し、ＲＩＥ法によるなどして、単結晶極薄膜８４６の上面よりわずかに低い凹部を形成する。その後、スペーサー形成のために、ＣＶＤ法によるなどして窒化物層８６１を約５０ナノメートルの厚さに堆積させ、方向性エッチングを施して、厚い酸化物パッド層８１８及び窒化物パッド層８２０のそれぞれの側壁上のものを残すようにする。この構造を図８Ｂに示す。
【００４５】
図８Ｃは、次の一連のプロセスステップ後の構造を示す。図８Ｃにおいて、窒化物スペーサー８６１をマスクとして使用し、ピラー行間の露出した酸化物、例えば図３の酸化物３３３をソースライン８０２間で選択的にエッチングして、ソースライン／ｙアドレスライン８０２上の酸化物８２０とほぼ同じレベルの深さにする。次に、再び窒化物スペーサー８６１をマスクとして用いて、ドーピングを施したｎ＋型の露出したポリシリコン材料８５０を選択的にエッチングしてソースライン／ｙアドレスライン８０２上の酸化物層８２１上で停止させることにより、トレンチ８３０内に一対の垂直なフローティングゲート８６３を形成する。この構造を図８Ｃに示す。
【００４６】
図８Ｄは、この作製プロセスの実施例における次の一連のステップを示す。図８Ｄにおいて、酸化物層８８０をトレンチ８３０内に堆積させて垂直のフローティングゲート８６３を覆うようにする。酸化物層８８０をＣＭＰ法によるなどして平坦化し、厚い窒化物パッド層８２０上で止める。その後、ＲＩＥ法によるなどして、酸化物層８８０に単結晶極薄膜８４６のほぼ上面の深さの凹部を形成する。次に、窒化物パッド層８２０をピラー８４０−１及び８４０−２から除去し、窒化物スペーサー８６１も除去する。窒化物パッド層８２０及び窒化物スペーサー８６１は、リン酸エッチングまたは他の適当な方法により除去することができる。インターポリゲート絶縁体または制御ゲート絶縁体８６０を、トレンチ８３０内の酸化物層８８０上に、また垂直のフローティングゲート８６３上に形成する。当業者であればわかるように、インターポリゲート絶縁体または制御ゲート絶縁体８６０は、熱成長させた酸化物８６０または堆積させた酸窒化物制御ゲート絶縁体８６０でよい。インターポリゲート絶縁体または制御ゲート絶縁体８６０は、垂直のフローティングゲート８６３上に約２乃至４ナノメートルの厚さに形成する。ＣＶＤ法によるなどしてドーピングを施したｎ＋型ポリシリコン材料８６２を、インターポリゲート絶縁体または制御ゲート絶縁体８６０の上に、また垂直のフローティングゲート８６３の上方に、約５０ナノメートルの厚さに堆積させる。その後、当業者であればわかるように、ドーピングを施したｎ＋型ポリシリコン材料８６２をパターン形成により水平バーまたは制御ゲートラインにする。その後、ＣＶＤ法によるなどして酸化物８７５を堆積させ、その表面を覆うようにすることができる。その構造を図８Ｄに示す。
【００４７】
当業者であればこの説明を読むとわかるように、ピラー８４０−１及び８４０−２の上面上の第２のコンタクト層８１６にコンタクトを形成して、データライン８６４の形成及び標準のＢＥＯＬプロセスを継続することができる。これらの方法は、セル及び周辺回路の配線を完成するための従来のコンタクトホール、端子金属及びインターレベル絶縁物ステップを含むことができる。図８Ｅは完成した構造の斜視図である。
【００４８】
図９は、本発明による電子システム９０１の実施例を示すブロックである。図９の実施例において、システム９０１はメモリデバイス９００を有し、このメモリデバイスはメモリセルのアレイ９０２、アドレスデコーダー９０４、列アクセス回路９０６、行アクセス回路９０８、制御回路及び入出力回路９１２を有する。図９に示すように、システム９０１は、プロセッサー９１４またはメモリアクセス用のメモリコントローラーを有する。メモリデバイス９００は、配線または金属化ラインを介してＷＥ＊、ＲＡＳ＊及びＣＡＳ＊のような制御信号をプロセッサー９１４から受ける。メモリデバイス９００は、Ｉ／Ｏラインを介してアクセスされたデータを記憶するために使用される。当業者であればわかるように、さらに別の回路及び制御信号を用いることが可能であるが、メモリデバイス９００は本発明に焦点を当てるために単純化されていることがわかるであろう。少なくとも１つのメモリセル９０２は、本発明の実施例に従って形成されるメモリセルを有する。
【００４９】
図９に示す実施例は、本発明の新規なメモリセルを用いる電子システム回路の実施例である。図９に示すようなシステム９０１の説明は、本発明の構造及び回路の一つの実施例を一般的に理解させるためのものであり、新規なメモリセル構造を用いる電子システムの全ての構成要素及び特徴を完全に説明する意図はない。さらに、本発明の新規なメモリセルを用いる任意サイズ及びタイプのメモリデバイス９０１に等しく利用可能であり、上述したものに限定されない。当業者であればわかるように、かかる電子システムは、プロセッサーとメモリデバイスとの間の通信時間を減少するために、シングルパッケージ処理ユニットとして、あるいは１つの半導体チップ上に製造することが可能である。
【００５０】
上述した本発明の新規なメモリセルを含む用途には、メモリモジュール、デバイスドライバー、パワーモジュール、通信モジュール、プロセッサーモジュール及び用途が特定したモジュールに用いるための電子システムが含まれ、多層、マルチチップモジュールを含むことができる。かかる回路はさらに、クロック、テレビ、携帯電話、パソコン、自動車、工業用制御システム、航空機などのような多種多様な電子システムのコンポーネントでよい。
【００５１】
図１０は、メモリデバイス、例えばメモリチップ／ダイ上に組み込める、本発明によるメモリアレイ１０００の実施例を示す。図１０に示すメモリアレイは、複数のメモリ１００２−０、１００２−１、・・・、１００２−Ｎを有する。複数のメモリセル、１００２−０、１００２−１、・・・、１００２−Ｎは、本発明に従って形成される少なくとも１つの新規なメモリセルを有する。図１０に示すように、複数のメモリセルは、多数のビットラインまたはデジットラインＤ０＊、Ｄ０、Ｄ１＊、Ｄ１、・・・、ＤＮ＊を介して複数または多数のセンスアンプ１００６−０、１００６−１、・・・、１００６−Ｎに結合されている。図１０は、本発明の新規なメモリセルを、従来型折り返しビットラインメモリアレイの代わりに折り返しビットライン構成で使用できる態様を示す。当業者であれば、この説明を読むとわかるように、本発明の新規なメモリセルは、オープンビットライン構成または他の任意のデジットラインツイスト方式で用いることができる。本発明はそれらに限定されない。
【００５２】
フローティングゲート上における電荷の存否は、ワードラインまたは制御ゲートラインと、ｙ行／ソースラインとをアドレスして特定のフローティングゲートにおけるアドレスの一致をとることにより読み出す。制御ゲートラインを、例えば、１．０ボルトのような電圧で正に駆動し、ｙ行ソースラインを接地すると、フローティングゲートに電子が注入されていなければ、垂直側壁トランジスタがオンになってその特定列のビットまたはデータラインを低レベルに保持し、そのセルに「１」が記憶されていることを示す。この特定のフローティングゲートに電子が注入されておれば、トランジスタはオンにならず、そのセルに「０」が記憶されていることを示す。このようにして、特定のフローティングゲートに記憶されたデータを読み出すことができる。実際、データは、単一のデータラインでなくて特定の制御ゲートアドレスラインの両側のデータラインを両方アドレスすることにより「ビット対」として読み出すことができて、大変有利である。データはホット電子注入によりセルに記憶させ、データラインは０．１ミクロン技術では２ボルトのような高いドレイン電圧により駆動し、制御ゲートラインはこの値の２倍の範囲内の或る公称電圧によりアドレスする。トランジスタチャンネルで発生されるホット電子は、ゲートまたはトンネル効果酸化物を通って、アドレス方式により選択されるトランジスタのフローティングゲート上へ注入される。消去は、制御ゲートラインを負の電圧で、またトランジスタのソースラインを正のバイアス電圧で駆動して、電圧差の合計を３ボルトのオーダーにし、電子がトンネル効果によりフローティングゲートから出るようにして行うことができる。制御ゲートの両側の両方の駆動ゲートを同時に消去することができるためデータは「ビット対」単位で消去されるが、このアーキテクチャーは、アレイをセクション単位で同時に消去しリセットするブロックアドレス方式に適している。
【結論】
【００５３】
極薄ボデイトランジスタを有するフラッシュメモリに関する構造及び作製方法について、例示的に、しかしながら非限定的に説明した。フラッシュメモリアレイを形成するために３つの異なるタイプの基板上に使用可能な種々のタイプのゲート構造を図示した。
【００５４】
メモリ密度の増加に対するさらなる要望により、構造及びトランジスタの寸法がますます縮小することが示されている。従来のプレーナ型トランジスタ構造は、サブミクロンの寸法領域の奥の方に寸法を合わせることは困難である。本発明は、酸化物ピラーの側壁に沿って成長させた極薄単結晶シリコン膜に形成する垂直のアクセス用または転送用トランジスタデバイスを提供する。極薄ボデイ領域を有するこれらのトランジスタは、小型デバイスの性能上の利点を保持しながら、さらに小さな寸法に縮小できる。高密度及び高性能を得るための寸法縮小化の利点は、フラッシュメモリアレイにおいて得られる。
【００５５】
本発明は、単一のデータビットに連携する領域がメモリセルの作製に用いる１つの最小寸法トランジスタ及び境界に関連する領域よりも小さいフラッシュメモリセルに関するものである。これは、（ｉ）垂直のトランジスタを形成し、（ii）各セルに２以上のトランジスタまたは記憶用素子を組み込み、（iii）セルにアドレスする埋め込みラインを最小フィーチャーサイズよりも小さくすることにより達成される。
【００５６】
ＤＲＡＭまたはフラッシュメモリの２５６メガビット世代までのセル構造は、最小フィーチャーサイズをＦとして８Ｆ2のサイズに限定されている。これは、その大部分が、半導電性基板表面上のソース、ゲート及びドレインのプレーナー構造により決まる。上述したセルは、垂直トランジスタ構造及び埋め込み制御ゲートまたはワードアドレスラインを備えることにより、セル表面領域を最小限に抑える。極薄垂直ボデイ構造によると、１００ナノメートル未満の寸法でトランジスタ動作が可能になり、さらに密度が増加する。メモリセルは基本的に最小可能寸法、即ち、４Ｆ2のサイズを有するが、各トランジスタは２ビットの情報を記憶できるため、ビット密度は面積２Ｆ2につき１ビットである。そのため、情報記憶のためのメモリ密度は、平方センチメートル当たり５ギガビットより大きい。
【図面の簡単な説明】
【００５７】
【図１】チャンネル長さが０．１ミクロン、１００ナノメートル、即ち、１０００オングストローム未満のサブミクロン領域の奥まで微細化が進む場合の従来型ＭＯＳＦＥＴの問題点を説明するためのＭＯＳＦＥＴトランジスタを示す図である。
【図２】本発明によるピラーの側部に沿って形成された極薄垂直ボデイトランジスタを示す図である。
【図３Ａ】本発明に従って後で極薄垂直ボデイトランジスタを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。
【図３Ｂ】本発明に従って後で極薄垂直ボデイトランジスタを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。
【図３Ｃ】本発明に従って後で極薄垂直ボデイトランジスタを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。
【図４Ａ】図３Ａ−３Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。
【図４Ｂ】図３Ａ−３Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。
【図４Ｃ】図３Ａ−３Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。
【図５Ａ】ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図４Ａ−４Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。
【図５Ｂ】ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図４Ａ−４Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。
【図５Ｃ】ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図４Ａ−４Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。
【図６Ａ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図６Ｂ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図６Ｃ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図６Ｄ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図６Ｅ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図６Ｆ】本発明による水平フローティングゲート及び制御ゲート積層構造を形成するための一連のプロセスステップを示す。
【図７Ａ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図７Ｂ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図７Ｃ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図７Ｄ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図７Ｅ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図７Ｆ】本発明に従って極薄垂直トランジスタボデイ構造に沿って垂直フローティングゲート及び垂直制御ゲートを形成する１つのプロセス実施例を説明する図である。
【図８Ａ】本発明に従って垂直フローティングゲートを垂直極薄ボデイトランジスタ構造の側部に形成し、水平制御ゲートを垂直フローティングゲートの上方に形成する１つのプロセス実施例の説明する図である。
【図８Ｂ】本発明に従って垂直フローティングゲートを垂直極薄ボデイトランジスタ構造の側部に形成し、水平制御ゲートを垂直フローティングゲートの上方に形成する１つのプロセス実施例の説明する図である。
【図８Ｃ】本発明に従って垂直フローティングゲートを垂直極薄ボデイトランジスタ構造の側部に形成し、水平制御ゲートを垂直フローティングゲートの上方に形成する１つのプロセス実施例の説明する図である。
【図８Ｄ】本発明に従って垂直フローティングゲートを垂直極薄ボデイトランジスタ構造の側部に形成し、水平制御ゲートを垂直フローティングゲートの上方に形成する１つのプロセス実施例の説明する図である。
【図８Ｅ】本発明に従って垂直フローティングゲートを垂直極薄ボデイトランジスタ構造の側部に形成し、水平制御ゲートを垂直フローティングゲートの上方に形成する１つのプロセス実施例の説明する図である。
【図９】本発明に従って形成された新規なメモリセルを有する電子システムの実施例を示すブロック図である。
【図１０】メモリデバイス、例えばメモリチップ／ダイに組み込むことが可能な本発明による新規なメモリセルを含むメモリアレイの実施例を示す。
【図１】
2004527904.tif 000003
【図３Ａ】
2004527904.tif 000004
【図３Ｂ】
2004527904.tif 000005
【図３Ｃ】
2004527904.tif 000006
【図４Ａ】
2004527904.tif 000007
【図４Ｂ】
2004527904.tif 000008
【図４Ｃ】
2004527904.tif 000009
【図５Ａ】
2004527904.tif 000010
【図５Ｂ】
2004527904.tif 000011
【図５Ｃ】
2004527904.tif 000012
【図６Ｃ】
2004527904.tif 000013
【図６Ｅ】
2004527904.tif 000014
【図６Ｆ】
2004527904.tif 000015
【図７Ａ】
2004527904.tif 000016
【図７Ｂ】
2004527904.tif 000017
【図７Ｃ】
2004527904.tif 000018
【図７Ｄ】
2004527904.tif 000019
【図７Ｅ】
2004527904.tif 000020
【図７Ｆ】
2004527904.tif 000021
【図８Ａ】
2004527904.tif 000022
【図８Ｂ】
2004527904.tif 000023
【図８Ｃ】
2004527904.tif 000024
【図８Ｄ】
2004527904.tif 000025
【図８Ｅ】
2004527904.tif 000026
【図９】
2004527904.tif 000027
【図１０】
2004527904.tif 000028
【国際公開パンフレット】
2004527904.tif 000029
2004527904.tif 000030
2004527904.tif 000031
2004527904.tif 000032
2004527904.tif 000033
2004527904.tif 000034
2004527904.tif 000035
2004527904.tif 000036
2004527904.tif 000037
2004527904.tif 000038
2004527904.tif 000039
2004527904.tif 000040
2004527904.tif 000041
2004527904.tif 000042
2004527904.tif 000043
2004527904.tif 000044
2004527904.tif 000045
2004527904.tif 000046
2004527904.tif 000047
2004527904.tif 000048
2004527904.tif 000049
2004527904.tif 000050
2004527904.tif 000051
2004527904.tif 000052
2004527904.tif 000053
2004527904.tif 000054
2004527904.tif 000055
2004527904.tif 000056
2004527904.tif 000057
2004527904.tif 000058
2004527904.tif 000059
2004527904.tif 000060
2004527904.tif 000061
2004527904.tif 000062
2004527904.tif 000063
2004527904.tif 000064
2004527904.tif 000065
2004527904.tif 000066
2004527904.tif 000067
2004527904.tif 000068
2004527904.tif 000069
2004527904.tif 000070
2004527904.tif 000071
2004527904.tif 000072
2004527904.tif 000073
2004527904.tif 000074
2004527904.tif 000075
2004527904.tif 000076
2004527904.tif 000077
2004527904.tif 000078
2004527904.tif 000079
2004527904.tif 000080
2004527904.tif 000081
2004527904.tif 000082
2004527904.tif 000083
2004527904.tif 000084
2004527904.tif 000085
2004527904.tif 000086
【国際調査報告】
2004527904.tif 000087