(57)【要約】本発明は、表面（２）を有する基板上に浮遊ゲート型半導体装置を製造する方法、及びそれによって製造した浮遊ゲート型半導体装置を提供する。本方法は、絶縁膜（４）、浮遊ゲート材料の第１の層（６）及び犠牲材料の層（８）を備えるスタックを基板表面に形成し、スタックを通って、基板（２）中に、少なくとも１つの分離領域（１８）を形成し、それによって浮遊ゲート材料の第１の層（６）が上表面及び側壁（２６）を有し、犠牲材料（８）を除去し、それによって分離領域（１８）及び浮遊ゲート材料の第１の層（６）の上表面によって画定される空所（２０）を残し、空所（２０）を浮遊ゲート材料の第２の層（２２）で充填し、それによって浮遊ゲート材料の第１の層（６）及び浮遊ゲート材料の第２の層（２２）が共に浮遊ゲート（２４）を形成する工程を備える。
2006509366.tif 000002
【特許請求の範囲】
【請求項１】
表面を有する基板上に浮遊ゲート型半導体装置を製造する方法であって、
絶縁膜、浮遊ゲート材料の第１の層及び犠牲材料の層を備えるスタックを前記基板表面に形成し、
前記スタックを通って、前記基板中に、少なくとも１つの分離領域を形成し、それによって前記浮遊ゲート材料の第１の層が上表面及び側壁を有し、
前記犠牲材料を除去し、それによって前記分離領域及び浮遊ゲート材料の前記第１の層の上表面によって画定される空所を残し、
前記空所を浮遊ゲート材料の第２の層で充填し、それによって浮遊ゲート材料の前記第１の層及び浮遊ゲート材料の前記第２の層が共に浮遊ゲートを形成する工程を備える方法。
【請求項２】
前記空所を充填した後、前記浮遊ゲートの側壁の一部を露出させるように前記分離領域を部分的に除去する工程をさらに備える請求項１に記載の方法。
【請求項３】
浮遊ゲート材料の前記第２の層が側壁を有し、前記分離領域は浮遊ゲート材料の前記第２の層の前記側壁及び浮遊ゲート材料の前記第１の層の前記側壁の一部を完全に露出させるように除去される請求項２に記載の方法。
【請求項４】
制御ゲート及び前記浮遊ゲートと前記制御ゲートとの間に層間誘電体を形成する工程をさらに備える請求項１乃至３いずれかに記載の方法。
【請求項５】
浮遊ゲート材料の前記第１の層と前記犠牲層の層との間に保護層を形成する工程をさらに備える請求項１乃至４いずれかに記載の方法。
【請求項６】
前記犠牲材料が窒化物層、酸化物層または炭化ケイ素層のいずれかである請求項１乃至５いずれかに記載の方法。
【請求項７】
前記空所を充填した後、前記空所外に存在する浮遊ゲート材料を除去する工程をさらに備える請求項１乃至６いずれかに記載の方法。
【請求項８】
浮遊ゲート材料の前記第１の層及び浮遊ゲート材料の前記第２の層が同じ材料である請求項１乃至７いずれかに記載の方法。
【請求項９】
表面を有する基板と、
絶縁膜と浮遊ゲート材料の第１の層を備える前記表面上の層のスタックと、
浮遊ゲート材料の前記第１の層上に分離して蒸着された浮遊ゲート材料の第２の層とを備える浮遊ゲート型半導体装置であって、前記第１及び第２の層が共に浮遊ゲートを形成する浮遊ゲート型半導体装置。
【請求項１０】
請求項９に記載の半導体装置を含む不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超高密度不揮発性メモリ（ＮＶＭ）を製造するために使用可能な浮遊ゲート（ＦＧ）装置を製作する方法、ならびに装置自体に関する。より詳細には、本発明は、自己整合シャロートレンチ分離（ＳＡ  ＳＴＩ）を備えるＦＧ装置を製造する方法ならびにＦＧ装置自体に関する。ＮＶＭのいくつかの例はＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュ・メモリ・セルを含む。
【背景技術】
【０００２】
ＮＶＭは、例えば携帯電話、ラジオ及びデジタル・カメラなど、種々様々な商用及び軍用電子装置及び機器において使用される。これらの電子装置の市場は装置のさらなる低電圧化、低電力消費化及び小チップ・サイズ化を要求し続けている。
【０００３】
フラッシュ・メモリまたはフラッシュ・メモリ・セルは制御ゲート（ＣＧ）とチャネル領域との間に１つ（または複数の）浮遊ゲート（ＦＧ）をもつＭＯＳＦＥＴを備え、ＦＧ及びＣＧは薄い誘電体層によって分離される。製造技術の改善によって、ＦＧサイズ及びＦＧ間のスペースはサブミクロンメートル・スケールまで縮小されている。これらの装置は基本的に電子（または正孔）がＦＧ中の酸化物バリヤに注入される微小ＥＥＰＲＯＭセルである。ＦＧ中に蓄積された電荷が装置しきい値電圧を変更する。このようにして、データが記憶される。ＣＧがＦＧを制御する。ＦＧとＣＧとの間の領域重複に関係するＦＧ−ＣＧ結合比は可能な限り大きくすべきである。それはフラッシュ・メモリの読取り／書込み速度に影響する。さらに、結合比がよくなるほど、メモリ・セルにとって必要とされる動作電圧をより小さくすることができる。
【０００４】
知られているＦＧメモリ・装置の欠点はそれらがＦＧとＣＧとの間の結合比が小さいことである。
【０００５】
ＵＳ−６４０３４２１及びＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．１９９４、ｐｐ．６１−６４からＳＡ−ＳＴＩセル構造を有するＦＧ型半導体ＮＶＭ装置を製作することが知られている。ＳＡ−ＳＴＩセルの作製は従来の技法を採用し、例えばＵＳ−６４０３４２１の図４及び図５に示されている。最初に、ゲート酸化物、ＦＧポリシリコン及びキャップ酸化物のスタック層を半導体基板上に形成する。次に、これらの３つの層をパターニングすることによってトレンチ分離領域を画定し、続いてトレンチエッチングを行い、ＬＰ−ＣＶＤ  ＳｉＯ２で充填する。その後、ＦＧポリシリコンの側壁が露出するまでＬＰ−ＣＶＤ  ＳｉＯ２をエッチ・バックする。その後、インターポリ誘電体（ＯＮＯ）及び制御ゲートポリシリコンを形成し、続いてスタックゲート・パターニングを行う。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のプロセスの欠点は、ＦＧ及びＳＴＩパターニングが同じレジスト・マスクを用いて実行されること、すなわちＦＧポリシリコン及びシリコン基板中のトレンチが一緒にエッチングされることである。このエッチング中、ＦＧポリシリコンが除去されるべきではない場所でそれを侵食しないように十分なレジスト、または従って厚いレジスト層が構造上に存在すべきである。レジストがＳＴＩエッチ中に消失した場合、シリコン基板及びポリシリコンＦＧは同じ速度でエッチングされ、従ってＦＧを劣化させる。従って、厚いレジスト層が必要とされる。しかしながら、厚い層が上にある場合、装置寸法が小さくなると装置を露出させることが不可能なので、レジスト層が厚くなると装置の寸法がさらに大きくなる。従って、基板中のＦＧポリシリコン及びＳＴＩ領域の同時エッチングは装置寸法のさらなる規模縮小と両立しない。
【０００７】
本発明の目的は、装置寸法をさらに規模縮小する場合に容易に採用することができるＦＧ半導体装置を製作する方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的は本発明による方法及び装置によって達成される。
【０００９】
本発明は、表面を有する基板上に浮遊ゲート型半導体装置を製造する方法を提供する。本方法は、絶縁膜、好ましくはトンネル絶縁層、浮遊ゲート材料の第１の層及び犠牲材料の層を備えるスタックを基板表面に形成し、前記スタックを通って、前記基板中に、例えばシャロートレンチ分離（ＳＴＩ）領域などの少なくとも１つの分離領域を形成し、それによって浮遊ゲート材料の第１の層が上表面及び側壁を有し、前記犠牲材料を除去し、それによって前記分離領域及び浮遊ゲート材料の前記第１の層の上表面によって画定される空所を残し、前記空所を浮遊ゲート材料の第２の層で充填し、それによって前記浮遊ゲート材料の前記第１の層及び浮遊ゲート材料の前記第２の層が共に浮遊ゲートを形成する工程を備える。
【００１０】
本発明による上記の方法の利点は、本方法の実行中に犠牲材料の層をハード・マスクとして使用することができることである。犠牲材料の層からハード・マスクを形成するために、従って犠牲材料の層の一部を選択的に除去するためにレジスト層などのマスキング層を使用することができる。このマスキング層は厚くする必要はなく、これは上記の方法によって形成された半導体装置の寸法を規模縮小する場合の利点である。犠牲材料の層を除去する場合にマスキング層を完全に除去した場合、残すことを意図された犠牲材料の層の一部も除去されることになるが、形成すべき装置の機能材料は損傷または薄化しないであろう。さらに、浮遊ゲート材料の第２の層及び浮遊ゲート材料の第１の層が共に浮遊ゲートを形成するように、犠牲材料の厚い層を除去することによって形成された空所を浮遊ゲート材料の第２の層で充填することによって、従来技術の浮遊ゲート装置と比較してより高い浮遊ゲートを得ることができる。後で（下記参照）浮遊ゲート上だけでなく、その側壁にも制御ゲートを形成する際、浮遊ゲートと結合ゲートとの間に含まれる重複領域が増加するので、浮遊ゲートと制御ゲートとの間の結合が高くなる。
【００１１】
前記空所を充填した後、浮遊ゲートの側壁の一部を露出させるように分離領域を部分的に除去することができる。好ましくは浮遊ゲートと制御ゲートとの間に層間誘電体を形成した後、浮遊ゲート上に制御ゲートを形成することができる。制御ゲートを形成する前に浮遊ゲートの側壁を露出させることによって、浮遊ゲートと制御ゲートとの間の結合が大きくなる。一実施形態によれば、分離領域を除去する場合、これは浮遊ゲート材料の第２の層の側壁及び浮遊ゲート材料の第１の層の側壁の一部を完全に露出させるように行われる。これは浮遊ゲートと制御ゲートとの間の結合がより大きくなるという利点を有する。
【００１２】
本発明による方法は浮遊ゲート材料の前記第１の層と前記犠牲材料の層との間に保護層を形成する工程をさらに備えることができる。そのような保護層は犠牲材料の層の除去中に浮遊ゲート層を保護する。
【００１３】
使用される犠牲材料は、例えば窒化物層、酸化物層または炭化ケイ素層とすることができる。しかしながら、このリストは網羅的ではない。
【００１４】
本発明による方法は、前記空所を充填した後、前記空所外に存在する浮遊ゲート材料を除去する工程をさらに備えることができる。これを行った場合、新たに形成された浮遊ゲートの上表面は分離領域の上表面と同じレベルになる。浮遊ゲート材料は研磨、例えば化学的機械研磨（ＣＭＰ）によって除去することができる。
【００１５】
好ましくは、装置の浮遊ゲートを共に形成する浮遊ゲート材料の前記第１の層及び浮遊ゲート材料の前記第２の層は同じ材料である。
【００１６】
本発明はまた浮遊ゲート型半導体装置を提供する。
【００１７】
そのような装置は、表面を有する基板と、絶縁膜、浮遊ゲート材料の第１の層を備える表面上の層のスタックと、浮遊ゲート材料の前記第１の層上に分離して蒸着された浮遊ゲート材料の第２の層とを備え、前記第１及び第２の層が共に浮遊ゲートを形成する。
【００１８】
浮遊ゲート層を共に形成する浮遊ゲートの両方の層が分離して蒸着されていることは、例えば電子顕微鏡または他の適切な撮像装置を用いて最終装置において見ることができる。埋め込み浮遊ゲート材料、例えば埋め込みポリシリコンを浮遊ゲート材料の両方の層に使用した場合、両方の浮遊ゲート層間の界面は、浮遊ゲート材料粒、例えばポリシリコン粒、及び界面におけるそれらの境界を検出することができるので、例えば透過電子顕微鏡（ＴＥＭ）によって見ることができる。ｉｎ−ｓｉｔｕドープ・浮遊ゲート材料、例えばｉｎ−ｓｉｔｕドープ・ポリシリコンを使用した場合、最初に蒸着した浮遊ゲート層の一部がトレンチエッチによって生じた損傷を修復するためにライナ酸化中に酸化するので、両方の浮遊ゲート層間の界面は見ることができる。この酸化工程は、例えばシリコン酸化物からなる分離トレンチ被覆膜をトレンチの内壁、従ってまた第１の浮遊ゲート層の自由面に形成する。しかしながら、浮遊ゲート材料の第２の層はその側面にそのようなライナ酸化物を有せず、従って完成した浮遊ゲート高さの一部のみがそのようなライナ酸化物で被覆されることが完成装置において見ることができる。
【００１９】
本発明は、本発明による上記で説明した半導体装置を含む不揮発性メモリをさらに提供する。本メモリは、例えばフラッシュ・メモリまたはＥＥＰＲＯＭとすることができる。
【００２０】
本発明のこれら及び他の特性、特徴及び利点は、例として本発明の原理を図示する添付の図面とともに行う以下の詳細な説明から明らかになろう。この説明は本発明の範囲を限定することなしに単に例のために与えられる。以下に示される参照数字は添付の図面をさす。
【発明を実施するための最良の形態】
【００２１】
異なる図において、同じ参照番号は同じまたは類似の要素をさす。
【００２２】
本発明について特定の実施形態に関していくつかの図面を参照しながら説明するが、本発明はそれに限定されない。本発明は添付の特許請求の範囲によって規定される。記載の図面は概略的なものにすぎず、限定的なものではない。図面において、要素のいくつかのサイズは説明の目的で誇張され、一定の縮尺で描かれていないことがある。「備える」という用語は本説明及び特許請求の範囲において使用される場合、他の要素または工程を除外しない。
【００２３】
本発明によれば、第１の工程において、基板２または基板中にウェルを設ける。本発明の実施形態において、「基板」という用語は、使用することができる、またはその上に装置、回路またはエピタキシャル層を形成することができる１つまたは複数の下部材料を含んでもよい。別の代替実施形態において、この「基板」は、例えばドープ・シリコン、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、ゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）基板などの半導体基板を含んでもよい。「基板」は、例えば、半導体基板部分に加えてＳｉＯ２やＳｉ３Ｎ４などの絶縁層を含んでもよい。従って、基板という用語はまたシリコン・オン・ガラス、シリコン・オン・サファイア基板を含む。従って、「基板」という用語は注目する層または部分の下にある層の要素を一般に定義するために使用される。また、「基板」は、その上に層を形成することができる他の基礎部分、例えばガラスまたは金属層とすることができる。以下において、処理については主としてシリコン処理に関して説明するが、当業者は本発明は他の半導体材料システムに基づいて実装することができること、及び当業者が以下で説明する誘電体及び導電性材料の均等物として適切な材料を選択することができることを諒解するであろう。
【００２４】
図１に示すように、基板２、例えばシリコン基板の上に、例えば二酸化ケイ素を備えるトンネル絶縁層４またはトンネル酸化物層を、好ましくは酸素蒸気環境中で、約６００℃と約１０００℃の間の温度で、約６ｎｍと約１５ｎｍの間の厚さまで、それを熱的に成長させることによって形成する。代替的に、ｉｎ−ｓｉｔｕ蒸気生成（ＩＳＳＧ）とともに急速熱酸化（ＲＴＯ）を採用してトンネル酸化物層４を得ることができる。
【００２５】
トンネル絶縁層４上に、例えば約５０ｎｍの厚さをもつ薄い層であり、いかなる場合でも形成しようとする浮遊ゲート２４の全厚さよりも薄い、第１の浮遊ゲート層６、例えばポリシリコン層を蒸着させる。この第１の浮遊ゲート層６は後で、第２の浮遊ゲート層２２と一緒にＦＧ２４を形成することになる。第１の浮遊ゲート層６がポリシリコン層である場合、それの蒸着は好ましくはＣＶＤ処理によって行われる。ポリシリコン層６のドープは、例えばシラン環境へのアルシンまたはフォスフィンの追加か、または、例えば真性ポリシリコン層に加えられるヒ素、リンまたはホウ素イオンを使用して、イオン注入処理のいずれかによって、蒸着中にｉｎ−ｓｉｔｕで達成される。
【００２６】
第１の浮遊ゲート層６上に、例えば窒化物層、ＳｉＯ２または炭化ケイ素層などの絶縁層からなる犠牲層８を形成する。他の材料も犠牲層８用に使用することができるが、それらはしばしば標準の半導体処理に組み込むことが容易でない。この犠牲層８の厚さは、この層８の厚さが、第１の浮遊ゲート層６の厚さと共に、形成しようとする浮遊ゲート２４の厚さに実質的に等しくなるようなものである。犠牲層８の厚さは、例えば約１００ｎｍとすることができる。
【００２７】
犠牲層８と第１の浮遊ゲート層６との間に、例えば薄い酸化物層などの任意の保護層９を形成、成長または蒸着させることができる。この保護層は、特にウェット・エッチの場合、後でプロセス中に犠牲層８を除去する間に浮遊ゲート層６を保護することになる。この余分の層は犠牲層８によって形成されるキャップ１４（以下参照）と同時に除去される。
【００２８】
マスク（図示せず）をスタック上に設け、これが活性浮遊ゲート及び分離領域を画定する。基板２中の犠牲層８、第１の浮遊ゲート層６、トンネル絶縁層４及びトレンチ１０は後のエッチング工程においてエッチングされる。このエッチ後、及びもしあればマスクの残りの部分の除去後の結果を図２に示す。浮遊ゲートの第１の部分１２が形成されており、その上に犠牲層８から形成されたキャップ１４が存在する。マスクが後のエッチング工程中に消失した場合、犠牲層８はハード・マスクとして機能する。犠牲層８をエッチングするためだけに十分な厚さを有するマスクを設けることが可能である。犠牲層８のエッチング後、マスクを除去することができ、すなわち、例えば、後のエッチング工程を実行する前に残りのレジストを剥離することができる。
【００２９】
浮遊ゲートは活性領域と自己整合するので、隣接する浮遊ゲートを分離するためにスリットをエッチングしなくてもよく、従ってＳＴＩトレンチ１０の幅を小さくすることができる。これにより増加した活性幅はトランジスタの読取り電流を増加させる。
【００３０】
次にトレンチエッチによって生じた損傷を修復するためにライナ酸化を実行する。これは窒素雰囲気中で熱処理を、続いて熱酸化を実行することによって行うことができる。この酸化工程は、例えばトレンチ１０の内壁のシリコン酸化物からなる分離トレンチ被覆膜（図示せず）を形成する。酸化工程の時に、基板２と浮遊ゲートの第１の部分１２の自由面との両方が酸化されることに留意すべきである。
【００３１】
この酸化工程後、トレンチ１０を酸化物（例えばＴＥＯＳまたはＨＤＰ酸化物）などの絶縁材料１６で充填する。この絶縁層１６は、例えば低圧化学気相蒸着（ＬＰＣＶＤ）処理によって、またはプラズマ増強化学気相蒸着（ＰＥＣＶＤ）処理によって約３００ｎｍと１５００ｎｍの間の厚さに蒸着されるシリコン酸化物層とすることができる。従って、シャロートレンチ１０は完全に充填される。シャロートレンチ１０の内側、従って犠牲層８によって形成されたキャップ１４の上部レベルまで以外の領域からの絶縁材料１６、例えばシリコン酸化物の除去は、化学的機械研磨（ＣＭＰ）処理または同様のプロセス（犠牲層８によって形成されたキャップ１４はＣＭＰ用の停止層として使用される）か、または適切なエッチング剤または同様の物質を使用してＲＩＥ処理のいずれかによって達成され、その結果、図３に示される絶縁体充填ＳＴＩ領域１８が生じる。
【００３２】
浮遊ゲートの第１の部分１２上の犠牲キャップ１４をウェット・エッチまたはドライ・エッチング工程または同様のプロセスのいずれかによって除去、例えばエッチングし、それによってＳＴＩ１８及び浮遊ゲートの第１の部分１２の上表面によって画定される空所２０を残す。また、図４に示すように保護層９を除去する。
【００３３】
清浄化工程（例えば短いＨＦディップ）後、ＦＧ材料の第２の層を形成する、例えばポリシリコンの第２の層を蒸着させる。ＦＧ材料の第２の層は好ましくは第１のＦＧ層６と同じ組成である。このＦＧ材料の第２の層の厚さはＳＴＩ絶縁材料１６間の空所２０を充填する厚みとする。このＦＧ材料の第２の層は、ＳＴＩ絶縁材料１６と同じ高さまで、例えば研磨によって、より具体的には、例えばＣＭＰによって、空所２０の内側以外の領域から除去される。ＦＧ材料の第２の層の研磨はＳＴＩ絶縁材料１６上で停止すべきである。ポリシリコンＣＭＰ用のスラリまたは固定研磨剤は酸化物に対して選択的であるべきである。空所２０の内側以外の領域からのＦＧ材料の第２の層の除去後の結果を図５に示す。ＦＧ材料の第２の層の残りの部分２２は浮遊ゲートの第２の部分を形成し、それによって浮遊ゲートの第１の部分１２及び第２の部分２２は共に浮遊ゲート２４を形成する。
【００３４】
ＳＴＩ絶縁材料１６はウェットまたはドライのいずれかでエッチ・バックすることができるが、図６に示すように、浮遊ゲートの第１の部分１２の下部の上に残るべきである。このエッチはＦＧ２４の側壁２６の一部を露出させる。ＦＧ２４の側壁２６の露出部は、ＦＧ２４の第２の部分２２の側壁の一部のみ、またはＦＧ２４の第２の部分２２の全側壁、またはＦＧ２４の第２の部分の全側壁及びＦＧ２４の第１の部分１２の側壁の一部とすることができる。ＦＧ２４の側壁をより多くを露出させると、ＦＧ側壁と制御ゲートとの間の容量のために、ＦＧ側壁と（まだ形成しようとする）制御ゲートとの間の結合が高まる。
【００３５】
次に、図６に示すようにインタポリ内誘電体２８（ＩＰＤ）を形成する。ＩＰＤ２８は好ましくは複数の絶縁材料、例えば酸化物窒化物酸化物（ＯＮＯ）層を備え、従来の技法によって形成または成長させることができる。ＯＮＯ層は好ましくは二酸化ケイ素、窒化ケイ素及び二酸化ケイ素の連続層を備える。ＯＮＯ層の全誘電体厚さは一般に約１０ｎｍと５０ｎｍの間である。
【００３６】
浮遊ゲート２４はＳＴＩをもつ「標準」の不揮発性メモリと同じ形状を有するので、（余分の）鋭いコーナが浮遊ゲート材料上に形成され、不揮発性セルの信頼性を劣化させる「自己整合」ＳＴＩとの結合を高めるための他の設計とは反対に、ＩＰＤ信頼性は十分ある。
【００３７】
ＩＰＤ層２８を形成した後、図６に示すように、制御ゲート材料３０、例えばポリシリコンを蒸着させる（好ましくはｉｎ−ｓｉｔｕドープする）。ＣＧポリシリコン層３０の蒸着はＬＰＣＶＤ処理または同様のプロセスによって約５０ｎｍと約４００ｎｍの間の厚さで行うことができる。ＣＧ層３０のドープは、シラン環境へのアルシンまたはフォスフィンなどの適切なドーパント不純物の追加か、または、ドーパント、例えば真性ポリシリコン層に加えられるヒ素、リンまたはホウ素イオンを使用して、イオン注入処理のいずれかによって、蒸着中にｉｎ−ｓｉｔｕで達成される。
【００３８】
本発明によるＮＶＭの形成における最後の工程において、ＣＧをパターニングする。制御ゲート・マスクの効果は図６の断面には見ることができない。ワード線は図７ａ及び図７ｂに示すように図６の断面に直角な断面に見ることができる。
【００３９】
この後、メモリ・セルを完成させるために、例えばソース／ドレイン形成、サリサイド化など、当業者によって知られている「標準」の処理を適用することができる。
【００４０】
好ましい実施形態、特定の材料及びプロセス・工程は本発明による装置について本明細書で議論したが、本発明の範囲及び主旨から逸脱することなしに形態及び細部の様々な変更または改変を行うことができることを理解すべきである。
【００４１】
上述の実施形態は本発明を限定するのではなく例示するものであり、当業者は添付の特許請求の範囲から逸脱することなしに多数の代替実施形態を設計することが可能になることに留意すべきである。「備える」という単語は請求項に記載のもの以外の要素または工程の存在を除外しない。
【図面の簡単な説明】
【００４２】
【図１】トンネル絶縁膜、浮遊ゲート材料の第１の層及び犠牲材料の層のスタックがその上に形成されている半導体基板の概略断面図である。
【図２】トレンチエッチ後の図１と同様の概略断面図である。
【図３】トレンチを分離材料で充填した後の図２と同様の概略断面図である。
【図４】犠牲材料を除去し、それによって分離材料間に空所を形成した後の図３と同様の概略断面図である。
【図５】分離材料間の空所を本発明の一実施形態による浮遊ゲート材料で充填した後の図４と同様の概略断面図である。
【図６】分離材料間を部分的に除去し、層間誘電体及び制御ゲート材料を形成した後の図５と同様の概略断面図である。
【図７ａ】本発明の一実施形態による装置における活性領域及び分離領域を通る図６に示される断面の方向に直角な概略断面図である。
【図７ｂ】本発明の一実施形態による装置における活性領域及び分離領域を通る図６に示される断面の方向に直角な概略断面図である。
【図１】
2006509366.tif 000003
【図２】
2006509366.tif 000004
【図３】
2006509366.tif 000005
【図４】
2006509366.tif 000006
【図５】
2006509366.tif 000007
【図６】
2006509366.tif 000008
【図７ａ】
2006509366.tif 000009
2006509366.tif 000010
【国際調査報告】
2006509366.tif 000011
2006509366.tif 000012