(57)【要約】半ブリッジゲートドライバ回路は、高電位側スイッチ（７）および低電位側スイッチ（９）を有するスイッチ回路を動作させるための、分離した２つのフローティング高電位側ドライバ回路（８および８’）を備える。これらのドライバ回路（８および８’）の各々は、これらのスイッチの負の共通端子（１２）に対して負になる電位を有する供給信号の基準となり、これによりスイッチ回路の動作を強化する入力制御ロジックを含む。この回路は、制御信号をドライバ回路（８または８’）の制御ロジックに変換するための信号変換ステージ（７０）をさらに含み得る。この信号変換ステージ（７０）は、中和キャパシタンスを提供してノイズを最小化する、カスケード接続された複数の寄生トランジスタ（７１）を含む。
2004527975.tif 000002
【特許請求の範囲】
【請求項１】
負の電位と結合された高電位側スイッチおよび該負の電位と結合された低電位側スイッチを有する半ブリッジ誘導スイッチング電力コンバータのゲートドライバ回路であって、
共通電位を基準とする第１の高電位側ドライバ回路であって、該高電位側スイッチを駆動して第１の出力を生成することができる、第１の高電位側ドライバ回路と、
該共通電位を基準とする第２の高電位側ドライバ回路であって、低電位側スイッチを駆動して第２の出力を生成することができる、第２の高電位側ドライバ回路と
を備え、該共通電位は、該第１の出力よりも負の状態で保持される、ゲートドライバ回路。
【請求項２】
前記共通電位には、前記負の電位および前記第１の出力のうちの１つが、該第１の出力の電圧の大きさの関数として選択的に提供される、請求項１に記載のゲートドライバ回路。
【請求項３】
前記共通電位には、前記負の電位、およびＡＣ電源によって駆動されるチャージポンプのうちの１つが選択的に提供される、請求項１に記載のゲートドライバ回路。
【請求項４】
前記第１および前記第２の高電位側ドライバ回路を通る信号伝播遅延は、実質的に同じである、請求項１〜３のいずれか１つに記載のゲートドライバ回路。
【請求項５】
前記第１および前記第２の高電位側ドライバ回路に提供される制御信号は、スイッチングからのノイズを最小化するために、互いに分離される、請求項１〜４のいずれか１つに記載のゲートドライバ回路。
【請求項６】
前記第１および前記第２の高電位側ドライバ回路の少なくとも１つと結合された信号変換ステージであって、複数のカスケード接続された共通ベースステージと１つのバッファとを備え、入力信号の基準を前記共通電位に変換するように動作可能である、信号変換ステージをさらに備える、請求項１〜５のいずれか１つに記載のゲートドライバ回路。
【請求項７】
前記信号変換ステージは、前記共通ベースステージの１つと結合された寄生トランジスタであって、ノイズ補償を前記変換された入力信号に注入するように動作可能である、寄生トランジスタを備える、請求項６に記載のゲートドライバ回路。
【請求項８】
前記信号変換ステージは、ＰＷＭ信号を変換する分圧器として動作可能である、請求項６または７に記載のゲートドライバ回路。
【請求項９】
前記共通ベースステージの各々は、トランジスタとキャパシタとを備え、該キャパシタは、ノイズの低減を提供するように動作可能である、請求項６〜８のいずれか１つに記載のゲートドライバ回路。
【請求項１０】
１つを除くすべての前記共通ベースステージは、接地電位にバイパスされるベースノードを有するトランジスタを備え、該残りの共通ベースステージは、抵抗を介して前記共通電位と結合されるトランジスタを備える、請求項６〜９のいずれか１つに記載のゲートドライバ回路。
【請求項１１】
前記第１および前記第２の高電位側ドライバ回路の少なくとも１つは、前記信号変換ステージによって提供された前記変換された入力信号の機能として、高電位側および低電位側のスイッチそれぞれを駆動することができる、請求項６〜１０のいずれか１つに記載のゲートドライバ回路。
【請求項１２】
前記変換ステージは、キャパシタを介してアースグラウンドにバイバスされるベースノードと各々がカスケード接続された３つ以上のトランジスタを備える、請求項６〜１１のいずれか１つに記載のゲートドライバ回路。
【請求項１３】
前記高電位側スイッチは、前記負の電位および正の電位と結合され、該負の電位および該正の電位は、その間の電位範囲を規定し、前記低電位側スイッチは、該正の電位および該負の電位とさらに結合され、前記共通電位は、前記第１の出力が該負の電位よりも負になる場合、該電位範囲の外になるように動的に適合可能である、請求項１〜１２のいずれか１つに記載のゲートドライバ回路。
【請求項１４】
前記共通電位は、前記第１の出力が前記負の電位よりも正である場合、該第１の出力と実質的に同じである、請求項１〜１３のいずれか１つに記載のゲートドライバ回路。
【請求項１５】
前記共通電位は、前記第１の出力が前記負の電位よりも負である場合、該第１の出力と実質的に同じであるように引き下げられる、請求項１〜１４のいずれか１つに記載のゲートドライバ回路。
【請求項１６】
前記共通電位は、前記高電位側スイッチの過渡エクスカーションの機能として、オフの間、動的に適合可能である、請求項１〜１５のいずれか１つに記載のゲートドライバ回路。
【請求項１７】
前記第１および前記第２の高電位側ドライバ回路とそれぞれ結合された第１および第２の変換ステージであって、各々がカスケード接続された複数のトランジスタと、該カスケード接続されたトランジスタの１つと結合された１つの寄生トランジスタとを備える、第１および第２の変換ステージをさらに含む、請求項１〜５または１２〜１５のいずれか１つに記載のゲートドライバ回路。
【請求項１８】
入力信号は、前記第１の高電位側ドライバ回路および前記第２の高電位側ドライバ回路内の実質的に同一のロジックを介して伝播される、請求項１〜１７のいずれか１つに記載のゲートドライバ回路。
【請求項１９】
前記第１および前記第２の高電位側ドライバ回路の両方は、パルス生成器と受信ステージとを備える、請求項１〜１８のいずれか１つに記載のゲートドライバ回路。
【請求項２０】
前記高電位側スイッチの前記出力は負の供給電圧と結合され、前記低電位側スイッチの前記出力は正の供給電圧と結合され、該高電位側スイッチの該出力と誘導的にさらに結合される、請求項１〜１９のいずれか１つに記載のゲートドライバ回路。
【請求項２１】
前記第１の高電位側ドライバ回路は、入力信号の機能としての前記高電位側スイッチを駆動するように動作可能であり、前記第２の高電位側ドライバ回路は、入力信号の機能としての前記低電位スイッチを駆動するように動作可能である、請求項１〜２０のいずれか１つに記載のゲートドライバ回路。
【請求項２２】
前記共通電位は、前記第１および前記第２の高電位ドライバ回路に供給される基準供給電圧である、請求項１〜２１のいずれか１つに記載のゲートドライバ回路。
【請求項２３】
前記高電位側スイッチおよび前記低電位側スイッチは、逆電流電力コンバータの部分である、請求項１〜２２のいずれか１つに記載のゲートドライバ回路。
【請求項２４】
前記高電位側スイッチは、前記第１の出力と前記負の供給電圧との間に結合されるダイオードを含み、前記基準供給電圧は、該高電位側スイッチが最初に開けられると、該ダイオードにわたる順方向電圧の整流を選択的に表す、請求項２２または２３に記載のゲートドライバ回路。
【請求項２５】
前記負の供給電圧と第２のダイオードとの間に結合される第１のダイオードと、該第１のダイオードと前記高電位側スイッチの出力との間に結合される該第２のダイオードとをさらに備え、前記基準供給電圧には、前記負の供給電圧、および該第１および該第２のダイオードの機能としての該高電位側スイッチの該出力における電圧の１つが選択的に提供される、請求項２２または２３に記載のゲートドライバ回路。
【請求項２６】
ＡＣ電源をさらに備え、前記基準供給電圧には、該ＡＣ電源と前記負の供給電圧の１つが選択的に提供される、請求項２２または２３に記載のゲートドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモードの、ゲートデバイスを用いる半ブリッジ電力回路に関し、より具体的には、内部フローティングゲートドライバ部分を有する集積回路ゲートドライバによって駆動される逆電流の電力コンバータ回路に関する。
【背景技術】
【０００２】
最近の半ブリッジ電力回路は、より正の電圧の半ブリッジの高電位側を駆動する内部フローティングゲートドライバ部分を有する集積回路（ＩＣ）ゲートドライバによって駆動されることが多い。高電位側および低電位側の入力制御信号は、ＩＣの最も負の部分に共通に供給される。ＩＣゲートドライバが高圧、ハードスイッチングの半ブリッジ電力コンバータにて用いられる場合、半ブリッジの正の電圧の高電位側のスイッチをオフにする際に問題が生じ得る。この状態で、高電位側スイッチのソースリード線上の瞬時電圧は、ＩＣの負の基板に関して瞬時に負になり得る。電圧スパイクが生じる主な理由は、ハードスイッチングインバータ内で、フリーホイルダイオードが瞬時に完全に導通になり得ないということである。従って、フリーホイルダイオードの順方向電圧は、ＤＣの場合に予測されるものと比較して、このタイムディレイの間、幾分大きくなり得る。過渡現象の場合、ダイオードは、非常に大きい抵抗のデバイスとして現れ、このデバイスにわたって２０ボルトの順方向バイアスを有し得る。２０ボルトの順方向バイアスは、ダイオードが完全に注入されるまで約１０〜２０ナノ秒の間持続し得る。その結果、ゲートドライブ電圧が、ＩＣの負の基板に関して負になり、インダクタンスが原因で２０ボルトに任意のさらなる電圧が追加される。その結果、ＩＣは、ドライバロジックの機能障害を引き起こし得、その結果、電力スイッチが同時に導通することにより電力ステージに故障が起こるか、またはゲートドライバＩＣを直接破壊する。少なくとも、ノイズがシステムに導入される。
【０００３】
方法は、この問題を修正するように開発された。１つの方法は、回路内の固有インダクタンスによって生成される追加的電圧を低減し、これにより、正のスイッチをオフにする際にＩＣに課された負の電圧スパイクを低減することを試みる。この方法は、本発明の分野において大きな不利な点を有する。設計者が回路の構成内のすべてのインダクタンスを補償すべき場合でさえ、フリーホイルダイオードにわたる過渡順方向電圧は、依然として回路内に存在し得る。
【０００４】
回路内の固有インダクタンスを補償する試みは、高速スイッチの高周波用途において成功する解決策を提供することに失敗している。なぜなら、フリーホイルダイオードにより生成された順方向電圧は、依然として電力スイッチの導通またはゲートドライバＩＣの直接的な破壊を引き起こすからである。
【０００５】
図１に示される公知の従来技術は、高電圧およびハードスイッチング特性を有する半ブリッジ誘導スイッチング電力インバータ用のゲートドライバ回路を開示する。ゲートドライバ回路は、正のスイッチおよび負のスイッチの両方を備える。高電位側ドライバ回路は正のスイッチを動作させ、他方、低電位側ドライバ回路は負のスイッチを動作させる。さらに、両方のスイッチは、同じ負の電位と結合される。
【０００６】
従来設計の別の問題は、これらの設計が、高電位側ゲートドライバにおけるカスケード接続されたステージの数が低電位側ゲートドライバと比較して多いために、低速の高電位側ゲートドライバを有することである。いくつかの設計は、低電位側経路に遅延を付加することによって、高電位側出力と低電位側出力との間の伝播遅延を一致させることを試みる。このような遅延を付加する典型的な方法は、偶数のインバータをカスケード接続することである。このような努力にもかかわらず、カスケード接続されたステージの数が増加した結果、回路内のタイミングを不正確にして、共通モード電流またはシュートスルー（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）がもたらされる。不正確なタイミングは、タイミングを時間および温度の変化の両方にわたって維持することを試みる場合に特に問題となる。電力スイッチ、ゲート駆動抵抗、温度閾値、ＩＣの不完全性の許容差および他のパラメータが考慮に入れられなければならない。許容差が緩い場合、例えば、パルス幅変調（ＰＷＭ）音声増幅器等の特定の用途において変形が生じる。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明は、逆電流電力インバータを駆動する場合、および他の同様の用途の場合等に高電圧、ハードスイッチングのゲートドライバＩＣへの影響を最小化するための回路を提供する。本発明は、単一の高電位側ゲートドライバを低電位側ゲートドライバとともに用いる従来の技術とは対照的に、２つの分離した高電位側ゲートドライバを利用して逆電流電力インバータを駆動することによって従来技術の不利な点を克服する。
【０００８】
本発明は、その１つの形態において、２つの分離したフローティング高電位側ゲートドライバを有するスイッチモード逆電流電力インバータを備える。回路からの低電位側ドライバの除去は、ＩＣの負の基板電位がＩＣを保護するために必要とされるだけ負であることを可能にする。その結果、所望の用途のために制御信号間を最大に分離する。制御信号間の分離は、１つのスイッチの、もう１つのスイッチへの変調プロセスへの遷移により生成されるノイズの有害な効果を低減する。本発明により取得された分離の利益は、単一のＩＣに複数の高電位ゲートドライバに組込まれることを可能にする。本発明は、例えば、増幅器、および６個の高電位ゲートドライバステージを有するＩＣを必要とする３相モータ等を含む種々の用途を有する。
【０００９】
高電位設計の構成は、動作中、両方の電力スイッチの負の共通端子に関して負になる負の基板電位を有する電源の基準となる入力制御ロジックを用いて、高電位スイッチおよび低電位スイッチの両方を動作させる。事実上、負の基板電位は、正のスイッチをオフにする際にフリーホイルダイオードにより生成される順方向電圧の可能な限り負である最も負のスパイクであり、これによりドライバロジックの機能不全を防止する。
【００１０】
入力制御ロジック基準供給電圧は、種々のソースから生成され得る。バッテリーは、必要な電圧を供給し得るが、これは、システムに複雑性とコストを付加する。例示の実施形態において、基準供給電圧は、ＩＣを保護するために要求される必要な電圧を取得するために、フリーホイルダイオードの順方向回復電圧を操作することによって獲得される。別の実施形態において、入力制御ロジック供給電圧は、回路内にすでに存在するＡＣ電源を用いることによって獲得される。上述の実施形態は、コストを増加させたり、余分な電源と関連する追加的複雑性を増すことなく入力制御ロジックに必要な電圧を入力制御ロジックに提供する。
【００１１】
本発明の１実施形態において、信号変換ステージが含まれ得、入力信号をゲートドライバの制御ロジックに変換するフロントエンドスキームを提供する。信号変換ステージは、ゲートドライバの制御ロジックへの入力信号と関連するノイズ問題を是正するために用いられ得る。信号変換ステージの補償が、後述されるように、負の供給電圧（−Ｖｃｃ）にて生じるか、または派生した基準供給電圧（−Ｖｃｘ）の生成物であるノイズ問題を是正する際に等しく有用である。信号変換ステージは、関連するバイパスキャパシタおよび抵抗を有するカスケード接続された３つ以上のトランジスタを含み、入力信号から制御ロジックに注入されたノイズをより容易に消散させる。信号変換ステージに含まれるのは、さらに、寄生トランジスタであり、これは、適切な非線形キャパシタンスを形成してカスケード接続鎖における電圧を追跡し、−Ｖｃｘ電源へのノイズの効果を完全に消去する。信号変換ステージの構成において利用されるトランジスタは、図面に示されるものを含むが、これらに限定されない。当業者は、他のタイプのトランジスタを現在の用途に容易に適合させ得る。信号変換ステージの例示的実施形態は、グラウンドからの信号を−Ｖｃｘ電源の負の電位に変換する一意的なタイプの高電位側ドライバＩＣである。
【００１２】
本発明の利点は、本発明がインバータの機能不全またはＩＣへの他の損傷を起こす危険を冒すことなく、高電位側電力スイッチのソースリード上に負の電圧スパイクを起こすことを可能にする。
【００１３】
本発明の別の利点は、対称的設計がＩＣの伝播の遅延が、高電位側および低電位側両方の電力スイッチに対してより均一であることを可能にする。
【００１４】
本発明のさらに別の利点は、インターリーブされたインバータの休止出力リップルの最小化である。
【００１５】
本発明のさらに別の利点は、ドライバの出力からの入力の分離がより完全なことであり、これによって、入力上に注入されたノイズを低減する。
【００１６】
本発明のさらに別の利点は、電界効果トランジスタを変換する内部ゲートドライバ上のドレインソース電圧の最大化であり、これにより、高電位側ドライバの伝播の遅延を低減する。
【００１７】
本発明の上述の、および他の特徴および利点、ならびにこれらを達成する態様は、より明らかになり、本発明それ自体は、添付の図面と関連付けられた本発明の実施形態の以下の説明を参照することにより良好に理解される。
【００１８】
対応する基準参照符号は、様々な図にわたって対応する部分を示す。本明細書中に示される例示は、本発明の実施形態を図示し、このような例示は任意の態様で本発明の範囲を限定するように解釈されるべきでない。
【００１９】
ここで図面を参照して、図１は、従来技術の逆電流電力インバータ１１を図示する。ＰＷＭ信号は、低電位入力信号インバータトランジスタ４０を通過した後、低電位側ドライバ回路６に入力され、高電位入力信号インバータトランジスタ４２を通過した後、高電位側回路８に入力される。入力信号は、高電位側スイッチ７および低電位側スイッチ９と連絡し、オンおよびオフ状態を生成する。高電位側スイッチ７の入力信号は、スイッチが雑音のある入力信号に対してあまり敏感でないようにするためにロジックにロバスト性を提供するシュミットトリガ１０によって受信される。ＮＯＲゲート１８は、シュミットトリガ１０および低電圧デバイス２０から出力信号を受信する。低電圧デバイス２０は、極度に小さい電圧が存在する場合、駆動信号を無効にすることによってインターロックとして機能する。パルス生成器２６は、ＮＯＲゲート１８からの高出力または低出力に応答してオンまたはオフになる。パルス生成器２６は、交流パルス信号を、最初に、変換用電界効果トランジスタ２７に、次に、変換用電界効果トランジスタ２５に提供する。変換する電界効果トランジスタ２５、２７からの出力は、ステージを受信ステージ３０に送信し、受信ステージ３０のフリップフロップ上の対応する入力ピンをセットおよびその後リセットする。低電圧デバイス２８は、受信ステージ３０上でリセットピンと接続され、極度に小さい電圧が存在する場合、駆動信号を無効にすることによってインターロックとして機能する。受信ステージ３０からの出力は、高電位ゲートドライバ３２に転送される。高電位ゲートドライバ３２は、電圧Ｖｂおよび電圧Ｖｓによって電力供給される。高電位側ゲートドライバ３２からの駆動および逆出力は、通常、２分の１（１／２）〜約３（３）アンペアの駆動を生成する。駆動出力は、抵抗Ｒｇｐを介して供給されて高電位側スイッチ７を駆動する。
【００２０】
低電位側スイッチ９のための入力信号は、同様に、時間遅延ブロック２２に接続されたシュミットトリガ１２によって受信される。ゲート２４は、時間遅延ブロック２２および低電圧デバイス２０からの出力信号を受信する。低電位側ゲートドライバ３４は、ゲート２４からの出力を受信する。低電位側ゲートドライバ３４は、電圧Ｖｃｃ１５によって電力供給され、かつＩＣの共通信号と接続される。低電位側ゲートドライバ３４からの駆動および逆出力は、抵抗Ｒｇｎを介して低電位側スイッチ９を駆動する。
【００２１】
図２は、本発明による２つの分離した高電位側ドライバ回路８、８’によって駆動される逆電流電力コンバータの模式図である。高電位側スイッチ７の入力信号は、シュミットトリガ１０によって受信される。ＮＯＲゲート１８は、シュミットトリガ１０および低電圧デバイス２０からの出力信号を受信する。低電圧デバイス２０は、上述のようにインターロックとして機能する。パルス生成器２６は、オンまたはオフにされるときを示すＮＯＲ１８からの高出力または低出力を受信する。パルス生成器２６は、交流パルス信号を、最初に変換用電界効果トランジスタ２７に、次に、変換用電界効果トランジスタ２５に提供する。トランジスタ２５、２７の出力は、受信ステージ３０に送信され、受信ステージ３０のフリップフロップの対応する入力ピンをセットおよびその後リセットする。低電圧デバイス２８は、受信ステージ３０上でリセットピンと接続されて、上述のようにインターロックとして機能する。受信ステージ３０からの出力は、高電位側ゲートドライバ３２にルートされ、このドライバは、電圧Ｖｂおよび電圧Ｖｓによって電力供給される。高電位側ゲートドライバ３２からの駆動および逆出力は、通常、２分の１（１／２）〜約３（３）アンペアの駆動を生成する。ドライバ３２の駆動出力は、抵抗Ｒｇを介して供給されて、高電位側スイッチ７を駆動する。
【００２２】
低電位側スイッチ９の高電位側ドライバ回路８’への入力信号は、高電位側スイッチ７の入力信号と同じロジックを介して変換される。しかしながら、低電位側スイッチ９の駆動出力は、低電位側スイッチ９を駆動するように抵抗Ｒｇを介して供給される。
【００２３】
バッテリー４８は、入力制御ロジック用の基準電圧を供給する電圧−Ｖｃｘ１３を生成する。２つの高電位側ドライバ回路８、８’のロジックは、ツェナーダイオード４６、バイパスキャパシタ４４、およびアースグラウンドに接続された抵抗５２を有する単純なシャントレギュレータによって電力供給される、バッテリー４８によって生成された電圧−Ｖｃｘ１３の値は、ダイオードＤｐ１４にわたる順方向電圧の最大の可動領域（ｅｘｃｕｒｓｉｏｎ）、すなわち最も負の値と同じ負であることが必要とされることが理解されるべきである。さらに、共通部分はダイオード１４を通る電圧のレクティフィケーション（ｒｅｃｔｉｆｉｃａｔｉｏｎ）であることが知られるべきである。
【００２４】
図３は、図２のものと同様の２つの分離した高電位側ドライバ回路８、８’の使用を図示し、かつ−Ｖｃｘ１３を生成する回路の別の実施形態を表す。ダイオードＤｐ１４はダイオードＤｌと接続される。大きい順方向電圧は、高電位側スイッチ７がオフの際にダイオードＤｐ１４にわたって現れ、ダイオードＤｌが導通を開始する。なぜなら、ダイオードＤｌの負の側、すなわち、ダイオードＤｐ１４と接続された側の電圧は−Ｖｃｃ１５よりも負であるためである。一旦ダイオードＤｌが導通を開始すると、−Ｖｃｘ１３がスイッチ７の過渡エクスカーションの間、Ｖｓの値が引き下げられる。このエクスカーションの間、−Ｖｃｘ１３は、ＶｓにダイオードＤｌのオンにされた電圧が加えられた値を有する。その結果、−Ｖｃｘ１３およびＶｓの電圧レベルは、互いに非常に近く、両方の電圧は、−Ｖｃｃ１５よりも負になる。ダイオードＤ２は、コンバータがスイッチングしていない場合、静止状態の間に−Ｖｃｘ１３を提供し、これにより、動作中でない場合ＩＣに問題が起こることを防止する。
【００２５】
図４は、図２におけるような−Ｖｃｘ１３を生成するための任意のＡＣ電圧ソース５４を有する２つの分離した高電位側ドライバ回路８、８’の使用を図示する。ソース５４は、キャパシタＣｐｕｍｐと接続され、このキャパシタは、次に、ダイオードＤｌ’およびダイオードＤ２の両方と接続される。ソース５４は、分離したＡＣ生成器、または音声用途のスイッチモードの電力コンバータといった典型的なアプリケーション回路内に存在するいくつかの小型ＡＣ電源の１つによって生成され得る。図４における点線は、ソース５４の２つの可能な接続点を示す。ソース５４は、回路全体が動作する同じ周波数か、またはその特定の高調波で動作して、所望でないうなり周波数を回避する。
【００２６】
動作中、電流は、ソース５４の正の電圧が変動する間、ダイオードＤ２を通じて生成される。従って、ソース５４の負の電圧変動に関して、ダイオードＤｌ’は、導通を開始し、これにより高電位側スイッチの瞬時エクスカーションの間、−Ｖｃｘ１３をＶｓに引き下げる。
【００２７】
図５は、ゲートドライバへの入力信号を処理するための信号変換ステージ７０を含む。信号変換ステージ７０は、さらに、図１〜図４の回路とともに用いられ得る。信号変換ステージ７０は、いくつかの、通常３つ以上の共通のカスコード接続されたベースステージ７１を備える（すなわち、ステージ７１の１つのトランジスタのコレクタ）。各ＰＷＭスイッチイネーブル信号は、それぞれの共通ベースステージ７１の各々のエミッタを通り、コレクタから出る。実用的な実施形態において、各ステージ７１は、ＰＷＭ信号が高電位側ドライバ回路８、８’に入力される前に、各アースグラウンドから、ＰＷＭ信号を下方に変換するように設計される分圧器である。いくつかの小さいステージ７１は、入力信号への大きい電圧を変換するために用いられる。なぜなら、小型のトランジスタは、大きい電圧の部分のみを変換し得るからである。他方、小型のトランジスタは有益である。なぜなら、これらのトランジスタは低出力キャパシタンスだからである。
【００２８】
各ステージ７１は、ノイズを低減するためにキャパシタ６０、６２を含む。追加的ステージは図示されない。同じ機能を実行するためにより多くのキャパシタが存在する。ステージ７１の鎖の各トランジスタのベースノードは、抵抗６４、６６それぞれを通ってＶｃｃ１５と接続されるトランジスタＱｂｎおよびＱｂｐを除いて、アースグラウンドにバイパスされる。ＰＷＭ信号から注入されたＡＣノイズは、トランジスタＱｂｎおよびＱｂｐを変換用ベースコレクタ接続部にわたって存在する。トランジスタＱｂｎおよびＱｂｐの変換は、ＰＷＭ信号からの電流を伝え、最小出力キャパシタンスのために選択される。これは、ノイズが−Ｖｃｘ１３とアースグラウンドとの間にノイズが付加された場合、コレクタ電流への最小の障害を可能にする。寄生トランジスタＱｃｎおよびＱｃｐは、トランジスタＱｂｎおよびＱｂｐを変換用コレクタ内に存在するノイズを消去するために用いられる。
【００２９】
動作中、図５の信号変換ステージ７０は、鎖を通って下方に流れる電流を増加させて、電流が変化するので、最小の電圧が抵抗ＲｉｐおよびＲｉｎにわたって誘導される電流を生成する。抵抗ＲｉｐおよびＲｉｎにわたる電圧に逆転が生じる。なぜなら、これらの抵抗は、信号経路と直列だからである。換言すると、−Ｖｃｘが瞬時に、より負になった場合、抵抗ＲｉｐおよびＲｉｎにわたる電圧は、バッファ５６、５８それぞれの入力ピンについて正になる。抵抗ＲｉｐおよびＲｉｎは、文字通り−Ｖｃｘ１３と位相がずれる。抵抗ＲｉｐおよびＲｉｎにより見出されたネットノイズ電流バッッファ５６および５８に注入された信号を汚染する。バッファ５６および５８は、−Ｖｃｘ１３を基準にする。この実施形態は、バッファ５６およびバッファ５８がそれらの入力にて存在するノイズを消去することを可能にする。
【００３０】
変換トランジスタＱｂｎおよびＱｂｐにわたるノイズ電圧は、トランジスタＱｃｎおよびＱｃｐにわたって存在することが所望されるものと同じ電圧である。電流の変化は、鎖にフィードバックされて、トランジスタＱｂｎおよびＱｂｐを変換するベースコレクタキャパシタンス内のノイズを消去する。しかしながら、変換トランジスタＱｂｎおよびＱｂｐは、寄生トランジスタＱｃｎおよびＱｃｐと同じ動作点を有しない。なぜなら、寄生トランジスタＱｃｎおよびＱｃｐは、これらを通る電流の流れを有しないからである。トランジスタの出力キャパシタンスは、電流がこれを通って流れる場合にわずかに増加する。電流は、変換用トランジスタＱｂｎおよびＱｂｐを通って流れるが、寄生トランジスタＱｃｎおよびＱｃｐを通らないので、トランジスタの出力キャパシタンスは異なる。このことは、寄生トランジスタＱｃｎおよびＱｃｐのコレクタと−Ｖｃｃ１５とを接続することによって補償される。なぜなら、これは、寄生トランジスタＱｃｎおよびＱｃｐの出力キャパシタンスを増加させ、かつ搬送バイアス（ｃａｒｒｙｉｎｇ  ｂｉａｓ）の欠如を補償するからである。この補償によって、寄生トランジスタＱｃｎおよびＱｃｐは、適切な非線形キャパシタンスを形成して、アレイ内の電圧を追跡し、−Ｖｃｘ１３供給線からの雑音の効果を適正に消去する。
【００３１】
本発明は、好適な設計を有すると記載されてきたが、本発明は、本開示の主旨および範囲内でさらに改変され得る。従って、本用途は、本発明の一般的な原理を用いて、本発明の任意の変形、使用または改造を含むことが意図される。さらに、本用途は、本発明が属する分野において公知の、または慣例的実施の範囲内に入るような本開示からの逸脱を含むことが意図される。
【図面の簡単な説明】
【００３２】
【図１】図１は、高電位側ゲートドライバおよび低電位側ゲートドライバを含む従来技術の回路の模式図である。
【図２】図２は、２つの分離した高電位側ゲートドライバおよびＩＣの入力制御ロジックを供給する独立した負の基板電位の模式図である。
【図３】図３は、２つの分離した高電位側ゲートドライバおよびＩＣの入力制御ロジックを供給する独立した負の基板電位（−Ｖｃｘ）を導出するための回路の模式図である。
【図４】図４は、２つの分離した高電位側ゲートドライバおよび−Ｖｃｘを導出するための回路の別の実施形態の模式図である。
【図５】図５は、２つの分離した高電位ゲートドライバ、−Ｖｃｘを導出するための回路、および信号変換ステージの模式図である。
【図１】
2004527975.tif 000003
【図２】
2004527975.tif 000004
【図３】
2004527975.tif 000005
【図４】
2004527975.tif 000006
【図５】
2004527975.tif 000007
【国際公開パンフレット】
2004527975.tif 000008
2004527975.tif 000009
2004527975.tif 000010
2004527975.tif 000011
2004527975.tif 000012
2004527975.tif 000013
2004527975.tif 000014
2004527975.tif 000015
2004527975.tif 000016
2004527975.tif 000017
2004527975.tif 000018
2004527975.tif 000019
2004527975.tif 000020
2004527975.tif 000021
2004527975.tif 000022
2004527975.tif 000023
2004527975.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004527975.tif 000025
2004527975.tif 000026
【国際公開パンフレット（コレクトバージョン）】
2004527975.tif 000027
2004527975.tif 000028
【国際調査報告】
2004527975.tif 000029
2004527975.tif 000030
2004527975.tif 000031