(57)【要約】本発明は、逆の導電型、例えば、ｐ型のウエル（１３）中で第１の導電型、例えば、ｎ型のゾーン（１２）という形態の電荷移動チャネルを含む埋め込みチャネル型のＣＣＤに関する。１つ以上のゲート（９、１０ａ）の下方でこのチャネル中にドリフト電場を生成して、電荷の転送効率を向上させるために、ウエルには、平均濃度が電荷の移動の方向に減少するようなドーピングプロフィールが与えられる。このようなプロフィールは、マスクでウエル打ち込み中にウエルの領域をカバーして、ゲート（９、１０ａ）の下方ではチャネルにおける他の部分の下方よりもイオンを少なく打ち込むことによって形成することが可能である。本発明によって、比較的長いゲート（１０ａ）を、例えば、出力ゲート（９）の前の出力ステージで生成することによって、高い移動速度を持つ十分な蓄積容量を得ることが可能である。
2004518296.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型のゾーンという形態で、表面に位置付けされた電荷移動チャネルが逆の導電型、すなわち第２の導電型のウエル中に生成された半導体本体を備える電荷結合デバイスであって、行を成す電極が、前記電荷移動チャネルの上方に生成された導電体トラックという形態で生成されており、前記導電体トラックが、前記下層の半導体本体から中間の誘電体層によって分離されており、前記行を成す電極が、少なくとも第１の電極と、前記電荷移動の方向で見た場合に前記第１の電極の背後に位置付けされた隣接する第２の電極とを含む、電荷結合デバイスにおいて、
前記ウエル中における前記第２の導電型の不純物原子の平均ドーピング濃度が、前記第１のロケーションにおけるより前記第２の電極のロケーションにおける方が低いことを特徴とする、電荷結合デバイス。
【請求項２】
請求項１記載の電荷結合デバイスにおいて、
前記電荷移動方法に対して平行な方向で見た場合に、前記第２の電極が、前記第１の電極の長さより大きいディメンジョン（以後、長さと呼ぶ）を有することを特徴とする、電荷結合デバイス。
【請求項３】
請求項１または２記載の電荷結合デバイスにおいて、
前記第２の電極の下方における前記ウエル中の前記平均ドーピング濃度が、前記電荷移動方向において減少するプロフィールを有することを特徴とする、電荷結合デバイス。
【請求項４】
請求項１ないし３の何れかに記載の電荷デバイスにおいて、
前記第２の電極が、これもまたリセットトランジスタに接続されたフローティングゾーンにカップリングされた増幅回路を有する出力ステージの前記フローティングゾーン（４）から中間出力電極によって分離されることを特徴とする、電荷結合デバイス。
【請求項５】
請求項４記載の電荷デバイスにおいて、
前記出力電極の下方における前記ウエル中の前記平均ドーピング濃度が、前記第１の電極より低いことを特徴とする、電荷結合デバイス。
【請求項６】
請求項５記載の電荷デバイスにおいて、
前記出力電極の下方における前記ウエル中の前記平均ドーピング濃度が、前記第２の電極より低いことを特徴とする、電荷結合デバイス。
【請求項７】
請求項４ないし６の何れかに記載の電荷結合デバイスにおいて、
前記フローティングゾーンのロケーションにおいて、前記電荷移動チャネルが、前記第１の電極のロケーションにおけるより狭いことを特徴とする、電荷結合デバイス。
【請求項８】
請求項１ないし７の何れかに記載の電荷デバイスにおいて、
前記半導体本体が、前記第１の導電型であり、前記第２の導電型の前記ウエルによって、前記第１の導電型の前記電荷移動チャネルから分離されることを特徴とする、電荷結合デバイス。
【請求項９】
請求項８記載の電荷結合デバイスにおいて、
前記電荷移動チャネルが、入射光線を電気信号に変換するイメージセンサの読み出しレジスタを形成することを特徴とする、電荷結合デバイス。
【請求項１０】
電荷結合デバイスの製造方法であり、マスクしてドーピングする方式を採用して、表面において、電荷移動チャネルを形成する第１の導電型のゾーンと、逆の導電型、すなわち第２の導電型を有し、前記表面から後出の半導体本体中に、前記ゾーンより深く延長して前記半導体本体の内部で前記ゾーンを囲むウエルとを有する半導体本体を生成する方法であって、
前記ウエルのドーピングステップにおいて、マスクを用いて、前記表面の、前記電荷移動チャネルが既に存在する、またはまだ形成されていないロケーションを局所的にマスクして、この結果、前記ウエル内で局所的に、前記電荷移動チャネルの下方では、前記ウエルの隣接する部分におけるより低いドーピング濃度が得られることを特徴とする、電荷結合素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、逆の導電型すなわち第２の導電型を持つウエル中に備えられた第１の導電型のゾーンという形態で表面に位置付けされる電荷移動チャネルを有する半導体本体を含む電荷結合デバイスに関し、このデバイスでは、導電性のトラックという形態を持つ行を成す電極が、電荷移動チャネルの上方に生成され、この導電性トラックは、下層の半導体本体とは中間の誘電体層によって分離され、この電極の行が、少なくとも第１の電極と、電荷移動方向で見ると第１の電極の背後に位置付けされる隣接した第２の電極を含む。本発明はまた、電荷結合デバイスの製造方法に関するが、この場合、マスクドーピング法によって、半導体本体に、表面で、電荷移動チャネルを形成する第１の導電型のゾーンと、表面から半導体本体内にこのゾーンより深く延長して半導体本体内部でこのゾーンを囲む逆の導電型すなわち第２の導電型のウエルとを備える。
【０００２】
【従来の技術】
電荷結合デバイスは、一般的に知られているタイプの集積回路に属し、また大規模に、例えば２次元イメージセンサとしてカメラで使用されて、局所的な光強度の尺度であるサイズを持つ電磁放射画像を一連の電気信号に変換する。イメージセンサは、一般的に、垂直方向電荷移動チャネルと、出力増幅器にその出力部を接続された水平方向読み出しレジスタとを有する記録マトリックスを備えている。ある周知の実施形態では、半導体本体は、ｎ型の電荷移動チャネルが形成されるｐ型ウエルを持つ表面に備えられるｎ型の基板を備える。
【０００３】
電荷結合デバイスは、イメージセンサとして用いられ得るだけではなく、信号の処理にも使用可能である。その結果、本発明は特にイメージセンサにとって重要であるとはいえ、これに限られるものではない。
【０００４】
【発明が解決すべき課題】
電荷結合デバイスが満足に動作するためには、電荷が、実質的に残留電荷を残すことなく、１つの電荷蓄積ロケーションから次の電荷蓄積ロケーションへと迅速に移動できることが重要である。これは、ドリフト電場の影響下で電荷の移動が発生するようにデバイスを設計することによって、達成することが可能である。この目的のために、電極の長さ（すなわち、移動方向と平行な方向で見た電極のディメンジョン）が、しばしば最小化される。
【０００５】
しかしながら、これは常に可能とは限らない。例えば、ＦＤ出力（フローティング拡散出力）の場合には、最後にクロックされた電極の下方に全電荷を蓄積することが可能でなければならない。この要件のため、電荷蓄積容量を決定する電極の実効表面面積の最小値に制限が課せられる。電極の幅（すなわち、移動方向に対して横断方向のディメンジョン）を増すためには、フローティング出力ゾーンの容量を増す必要があり、このため、出力の感度が減少する。電極の長さが増すと、電荷移動速度を増す作用がある電極の下方のドリフト電場が弱くなったり完全に消滅したりして、この結果、電荷移動効率が落ちるという不具合がある。
【０００６】
電極の長さを小さくする方法は別としても、それ自体が周知であるが、ドリフト電場を電荷移動チャネル中に誘導する方法も可能である。例えば、米国特許第５，１６４，８０７号明細書には、３つの読み出しレジスタを有するイメージセンサが記載されているが、この場合、レジスタ同士間の移動性が、電極の形状を大なり小なり円錐形とするように実現することで改善されている。
【０００７】
しかしながら、このような解決策は、例えば、上記のＦＤ出力ではしばしば不可能である。また、電荷移動チャネル内のドーピング濃度を移動方向にプロフィーリングすることが提案さている。
【０００８】
しかしながら、こうするためには、追加のプロセスステップが必要であり、このため、製造がより複雑になり、したがってより高価なものとなる。
【０００９】
本発明の目的は、とりわけ、追加のプロセスステップ無しおよび／または電極の形状をあまり変更することなく、電荷移動チャネル中にドリフト電場を形成する方法を提供することである。本発明はさらに、効率的で迅速な電荷移動性を持つ電荷結合デバイスを製造する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
最初のパラグラフで言及した電荷結合デバイスは、本発明によれば、ウエル中における第２の導電型の不純物原子の平均ドーピング濃度が、第１の電極のロケーションにおけるよりも第２の電極のロケーションにおける方が低いことを特徴とする。本発明は、ウエル中のプロフィーリングされたドーピングプロフィールによって、電荷移動チャネル中の電場に影響を及ぼすことが可能であるという認識に基づいている。以下の説明から明らかなように、追加のプロセスステップ無しで、簡単に、適切なドーピングプロフィールをウエル中で得ることが可能である。
【００１１】
最初のパラグラフで説明したタイプの方法は、本発明によれば、ウエルのドーピングステップにおいて、マスクを用いて、表面上にすでに存在しているか、またはまだ形成されていない電荷移動チャネルのロケーションを局所的にマスクし、その結果、ウエル中で、電荷移動チャネルの下方では、ウエルの隣接部分におけるよりも低いドーピング濃度が得られることを特徴とする。
【００１２】
さらなる実施形態は、従属クレームに記載されている。
【００１３】
【発明の実施の形態】
本発明の上記の態様と他の態様は、以下に記載する実施形態を参照すると明白かつ明瞭となるだろう。
【００１４】
図１に示すイメージセンサは、２次元画像を検出して、後出のマトリックス中に形成されて蓄積される電荷のパケットに変換することを可能とするマトリックス１を備えている。画像を記録したら、これらの電荷パケットは垂直方向ＣＣＤチャネル（図示せず）を介して水平方向レジスタ２にまで移動され、これにより、このレジスタの出力３で読み取られる。
【００１５】
このイメージセンサは、いわゆるインターラインタイプのものであって、感光素子が、例えば行列状に配置された光ダイオードによって形成され、垂直方向チャネルが、これらの列同士間に配置されている。これもまた本発明を適用すると利点がある、別のタイプのイメージセンサは、単に並置された垂直方向チャネルを含むマトリックス１を備えるが、これらのチャネルは、電荷の蓄積と移動に使用されるだけではなく、感光素子として使用されて光を電荷に変換する。
【００１６】
このデバイスは、フレームトランスファ型（ＦＴ型）のイメージセンサであってよいが、これは出力レジスタに隣接するマトリックスの部分が、入射光線からシールドされていて、メモリセクションを形成しており、ここで、マトリックス１の残余のシールドされていない部分に記録された画像（またはその１部）を蓄積することが可能である。別の実施形態では、マトリックス１全体を用いて画像を記録する。
【００１７】
画像がマトリックス１に記録されると、ラインが１つずつ水平方向レジスタ２によって移動され、次いでレジスタ２を介して出力３に送られ、そこで、電荷パケットが１つずつ読み取られる。レジスタ２の電極（図示せず）の長さは、マトリックス１のピッチに適応しなければならず、したがって、一般的に小さい。
【００１８】
マトリックス１を越えて突出している出力３のロケーションでは、この要件は適用されず、その結果、設計の自由度が大きくなる。図３に示すように、出力３は、高濃度ドーピングゾーン４を含むが、このゾーンは、環境から電気的に（フローティングゾーンとして）絶縁することが可能であり、ソースフォロア回路５の入力に接続され、その出力８を持つステージを図示するが、代わりに、カスケード配置された多数のステップを含むことがあり得る。ゾーン４は、さらにリセットゲート６およびドレイン７を有するリセットトランジスタに接続される。動作中は、正電圧（例えば、２０Ｖ）がリセットトランジスタを介してゾーン４に印加され、その後で、リセットトランジスタが開放され（非導電状態となり）、これによりゾーン４は電気的にフローティング状態となる。
【００１９】
この状態で、電荷パケットはフローティングゾーン４に蓄積され、これに伴って発生する電圧変化は、ソースフォロア５で測定することが可能である。高感度（電子１個当たりのボルト出力信号）とするためには、ゾーン４の容量をできる限り小さくする必要がある。このため、図１および図２に示すように、チャネルは出力３でテーパーが付くように実現されている。
【００２０】
出力ゾーン４のすぐ前に位置している電極９は、出力ゲートを形成しており、これにより、ゾーン４とクロック電圧との間のクロストークを防止している。ＤＣ電圧がゲート９に印加されるが、この電圧は、ゲート９の下方のチャネル電位が高電圧にある電極１０ａの下方のチャネル電位と低電圧にある電極１０ａの下方におけるチャネル電位との間の範囲の値となるように選ばれる。
【００２１】
参照番号１０を持つその他の電極は、クロックライン１１に接続され、このラインからクロック電圧ψ１からψ４が印加される。明らかに、本発明は４相ＣＣＤには限られない。本発明は、例えば、２相または３相のデバイスに適用しても利点がある。
【００２２】
このデバイスは、シリコン製の半導体本体１１を備えており、この本体は、その表面にｎ型ゾーン１２を持ち、これが埋め込まれたＣＣＤチャネルを形成していて、半導体本体内部で、ｐ型ウエル１３によって囲まれており、このウエルは、半導体本体内部で表面からこの半導体本体１１中の埋め込みチャネル１２より深いところまで延長している。表面とは反対側で、ｐウエル１３はｎ型領域１４と境界を接しており、このｎ型領域は、周知のように、例えば、露光過度の場合には電子のためのドレインとして用いることが可能である。もちろん、導電型もまた逆転して、ｐチャネルＣＣＤとすることも可能である。
【００２３】
このデバイスが正しく動作するためには、最大サイズの電荷パケットを、出力ゲート９の前に位置している図面中で、参照符号１０ａを持つ最後のクロック電極１０の下方に蓄積できることが重要である。ゲート９および１０ａの下方での電位差は、クロック電圧の低電圧レベルと高電圧レベルとによるチャネル中に発生する電位差より小さいので、ゲート１０ａの下方に蓄積される電荷は、チャネルの他の部分におけるより低いレベルにあるフローティングゾーンに流れる。このゲートの（実効）表面積のサイズを同じくロック電圧が印加される先行するゲートの表面積より大きくなるように増加させることによって、最大の電荷パケットをゲート１０ａの下方に蓄積することが可能である。ゲートの（及び下層のチャネルの）幅を増加させると、一般的に、フローティングゾーン４の容量が増すので、容易には実現しがたい。
【００２４】
したがって、図面に示すように、ゲート１０ａの長さを増加させて、蓄積容量を増加させる。図面では、例えば図３を参照すれば、このことが、電極１０ａの長さを、マトリックス１のピッチで決まる長さを持つ電極１０ｂの長さより大きくなるように増すことによって、可能となる。一般に、非常に長い電極では、チャネル中のドリフト電場は長さが小さい電極より弱い（またはドリフト電場は全く存在しない）ため、この結果、電極が長くなって電荷の移動に悪影響を及ぼす。
【００２５】
これを防止するために、電極１０の下方におけるｐウエル１３中の平均ドーピング濃度は、電極１０ｂの下方のｐウエル１３中での平均ドーピング濃度より低くなるように選択される。水平方向レジスタの出力ステージ３の全体においてドリフト電場を得るために、ウエル中のドーピング濃度のプロフィールは、ウエル中の平均ドーピングが、この例では電極１０ａから少なくとも高濃度ドーピングのＦＤゾーン４まで増加するようなプロフィールとされる。ｐウエル１３中でのドーピング濃度のこのプロフィールのため、電極１０ａおよび９の下方でドリフト電場が得られ、これが、電極１０ａからＦＤゾーン４への方向における電子の移動に好ましい影響を及ぼす。
【００２６】
所望のドーピングプロフィールを、追加のプロセスステップ無しで発生させることが可能である。分かり易いように、イメージセンサを製造する２つの段階を図４に示す。この図は、図２の線ＩＶ−ＩＶで切ったデバイスの断面図である。最初に、ｎ型ドーピングされた半導体本体中で、ドーピングされないことになっている部分がドレイン領域１４を形成する。領域１４のドーピング濃度は、例えば、５．１０１４ａｔ／ｃｍ３である。
【００２７】
半導体本体の表面上に、例えば、形成されるｐウエルの領域を画定する光レジスト層のマスク１５が形成される。マスク１５は、図中では参照番号１５ａを持つ、ｐウエルのエッジを画定する部分と、後の段階で形成されるＣＣＤチャネル１３における出力ステージの領域の上方に位置する部分１５ｂとから成る。マスク１５ｂが位置付けされるロケーション１９は、図２の平面図では鎖線で示されている。イオン打ち込みによって、ボロンをドーピングされた領域１６が、半導体本体１４のマスクされていない表面部分中に作られる。
【００２８】
この打ち込みは、例えば、１８０ｋｅＶのエネルギと約１×１０１２イオン／ｃｍ２というドーズ量で実行される。この打ち込みの後で、マスク１５が取り除かれて、打ち込まれたボロンイオンは、加熱によってさらに拡散して、ｐウエル１３を形成する（図４ｂ）。このｐウエルの深さは、例えば、３μｍである。マスク部分１５ｂがあるにも関わらず、この拡散によって、ウエル１３は、マスク部分１５ｂがなかった場合より低い平均ドーピング濃度を有する、連続したｐ型領域１３によって形成される。
【００２９】
図５に、ウエル１３中のドーピングプロフィールが電位に対して有する影響を示す。図中、電位Φは垂直方向（下向き）にプロットされ、水平方向軸には、表面までの距離ｄを表す。曲線１７および１８は、それぞれ、ｐウエル中における高いドーピング濃度および低いドーピング濃度における電位分布を示す。この図は、ウエル１３中のドーピングが低くなるに連れて、ＣＣＤチャネル１２での電位がより正（電子の場合にはより深い電位ウエル）になることを示している。
【００３０】
したがって、ウエルのドーピングを横方向のプロフィールで実行することによって、チャネル中に横方向の電場を発生させることが可能であり、この電場は、チャネル中での電荷の移動に好ましい影響を及ぼす。図２に示すように、ドーピングプロフィールは、ウエル中では、電極１０ａの下方で、図中では、ウエルの打ち込み中はマスクされる表面の部分の右から左に、段差的に何回にもわたって増加するようになっており、この結果、ウエル中の濃度が同じ方向に減少する。
【００３１】
実際の実施形態では、電極１０ｂのロケーションにおけるチャネル１２の幅は、約１５μｍである。電極１０ｂを越えると、チャネルは狭くなって、電極１０ａの下方では約６μｍとなり、出力ゲート９を越えると、さらに狭くなって幅が約３μｍとなる。電極１０ｂの（実効）幅は、約１．０μｍであり、電極１０ａの（実効）幅は、約５μｍであった。右から左を見ると、約０．５μｍの幅を有する比較的狭い領域１９ａが最初あるが、この領域は、ｐウエル１３の打ち込み中はマスクされていたが、電極１０ａの中間を過ぎると、約０．７５μｍという幅を有する少し広い領域１０ｂが次にあり、チャネルの中心では０．５μｍの幅の領域１９ｄも出てくる。領域１９ｂおよび１９ｄは、出力電極９のある部分の下方を延長し、そこで約１μｍ幅の領域１９ｃ中に入る。電極１０ａの長さは、約５μｍであり、これによって、この電極の下方で最大サイズの電荷パケットを蓄積するに十分な容量となり、同時に、ｐウエル中で得られたドーピングプロフィールによって、迅速で効率的な電荷移動を達成するに十分なドリフト電場が発生された。
【００３２】
本明細書に記載する例では、ｐウエル１３は、水平方向レジスタ２および記録セクション１のために用いられる１回の打ち込みで生成される。ウエルを２回の打ち込みステップで生成して、記録セクション１および読み出しレジスタ２のドーピングプロフィールが互いに異なるようにすれば利点があるかもしれないが、これらのドーピングプロフィールは、これらのセクションに課せられる様々な要件に適応している。
【００３３】
図６は、図４ａに示す断面図に対応する、その製造中でのこのような実施形態の断面図である。この図は、デバイスが、ｎ型基板１４にｐウエル２０が、記録セクション１および出力レジスタ２のロケーションで与えられる段階で図示されている。ウエル２０は、例えば、数１０１１ａｔ／ｃｍ２という比較的低いドーズ量を用いた打ち込みによって生成されるが、この値は、記録セクション１にとっては好ましい位置である。
【００３４】
次いで、記録セクション１全体をマスクし、形成される出力レジスタ２の出力ステージの上方で、図４ａのマスク１５ａおよび１５ｂに対応するパターン１５ａおよび１５ｂマスク１５から成るマスク１５を与える。
【００３５】
次に、打ち込みによって、マスクされた部分以外の出力レジスタの表面面積全体にわたって濃度が増加し、この結果、ゾーン１６が、出力部分に形成される。マスク１５を除去した後で、加熱して、ゾーン１６から半導体本体中にボロン原子をさらに拡散させて、出力レジスタのロケーションにｐウエル１３を得る。
【００３６】
本発明は、上記の例には限られないこと、また、本発明の範囲内で、多くの変更例が当業者にとっては可能であることが明らかであろう。例えば、最後の例では、ゾーン１６をｐウエル２０の前に打ち込みで生成することが可能である。領域１９の幅を段階的に増加させる代わりに、（移動方向に）徐々に幅が増すマスクされた領域１９を形成することが可能である。
【図面の簡単な説明】
【図１】
本発明による電荷結合イメージセンサを示す線図である。
【図２】
このイメージセンサにおける出力レジスタの出力の平面図である。
【図３】
図１に示す電荷結合イメージセンサの出力レジスタの断面図である。
【図４】
図２を線ＩＶ−ＩＶで切った、製造プロセスの２つの段階を示す、イメージセンサの断面図である。
【図５】
このデバイスのｐウエル中における２つのドーピング濃度の値における表面に対して横断方向の電位のグラフである。
【図６】
製造プロセス中での本発明によるデバイスの、別の実施形態の断面図である。
【国際公開パンフレット】
2004518296.tif 000003
2004518296.tif 000004
2004518296.tif 000005
2004518296.tif 000006
2004518296.tif 000007
2004518296.tif 000008
2004518296.tif 000009
2004518296.tif 000010
2004518296.tif 000011
2004518296.tif 000012
2004518296.tif 000013
2004518296.tif 000014
2004518296.tif 000015
2004518296.tif 000016
【国際調査報告】
2004518296.tif 000017
2004518296.tif 000018
2004518296.tif 000019