(57)【要約】【課題】低い制御電圧に対しても高い直線性を保って動作できるＲＦスイッチを提供する。【解決手段】整流器入力と整流器出力とＤＣ制御電圧入力とを有する整流回路であって、前記整流器入力で実質的に高い入力インピーダンスを呈しながら前記整流出力すなわち前記整流器入力への交流入力信号からの整流電圧の整流出力を生ずるように構成された整流回路と、抽出器入力と制御電圧入力と抽出器出力とを有し前記整流回路に接続されたバイアス抽出回路であって、前記ＤＣ制御電圧入力よりも大きいＤＣ電圧を前記抽出器出力に生ずるように構成されたバイアス抽出回路とを備えるバイアス回路。
2006526374.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数（ＲＦ）入力信号を受けるように構成した無線周波数スイッチ素子と、
第１のＤＣ供給電圧を受けるように構成した第１の電圧源端子と、
前記ＲＦ入力信号および前記第１のＤＣ供給電圧を受けるとともに、それらに応答して前記スイッチ素子の制御のためのバイアス電圧を生ずるように構成したブースト回路と
を含むスイッチシステム。
【請求項２】
前記ブースト回路が、
前記ＲＦ入力信号を受けるように接続した第１の端子を有する第１のキャパシタと、
前記キャパシタの第２の端子および前記第１の電圧源端子に接続され、前記ＲＦ入力信号および前記第１のＤＣ供給電圧に応答して前記バイアス電圧を生ずるように構成された整流回路と
を含む請求項１記載のスイッチシステム。
【請求項３】
前記整流回路が、前記第１の電圧源端子と前記第１のキャパシタの前記第２の端子との間に直列接続で接続した第１のダイオードおよび第１の抵抗器を含む請求項２記載のスイッチシステム。
【請求項４】
前記整流回路が、前記第１のキャパシタの前記第２の端子と前記スイッチ素子との間に直列接続で接続した第２のダイオードおよび第２の抵抗器をさらに含む請求項３記載のスイッチシステム。
【請求項５】
前記第１の電圧源端子と前記スイッチ素子との間に接続した第２のキャパシタをさらに含む請求項４記載のスイッチシステム。
【請求項６】
前記第２のキャパシタと前記直列接続の第２のダイオードおよび第２の抵抗器とを第１のノードで互いに接続し、前記第１のノードと前記スイッチ素子との間に接続した第３の抵抗器をさらに含む請求項５記載のスイッチシステム。
【請求項７】
第２の電圧源端子と前記スイッチ素子との間に接続した第２のキャパシタをさらに含む請求項４記載のスイッチシステム。
【請求項８】
前記第２のキャパシタと前記直列接続の第２のダイオードおよび第２の抵抗器とを第１のノードで互いに接続し、前記第１のノードと前記スイッチ素子との間に接続した第３の抵抗器をさらに含む請求項７記載のスイッチシステム。
【請求項９】
第２のキャパシタと、前記第２のダイオードおよび前記スイッチ素子の間に並列接続で接続した第３の抵抗器とをさらに含む請求項４記載のスイッチシステム。
【請求項１０】
前記第２の抵抗器および前記第２のダイオードと直列に接続した第３の抵抗器をさらに含む請求項４記載のスイッチシステム。
【請求項１１】
前記第１のダイオード素子の陰極を前記第１のキャパシタの前記第２の端子に接続した請求項３記載のスイッチシステム。
【請求項１２】
前記第１のダイオード素子の陽極を前記第１のキャパシタの前記第２の端子に接続した請求項３記載のスイッチシステム。
【請求項１３】
前記第１のダイオード素子の陰極と前記第２のダイオード素子の陽極とを前記第１のキャパシタの前記第２の端子に接続した請求項４記載のスイッチシステム。
【請求項１４】
前記第１のダイオード素子の陽極と前記第２のダイオード素子の陰極とを前記第１のキャパシタの前記第２の端子に接続した請求項３記載のスイッチシステム。
【請求項１５】
前記第１の供給電圧が接地電位である請求項１記載のスイッチシステム。
【請求項１６】
無線周波数（ＲＦ）スイッチを制御する方法であって、
ＲＦ入力信号を前記ＲＦスイッチおよびブースト回路に印加する過程と、
第１のＤＣ供給電圧を前記ブースト回路に印加する過程と、
前記第１のＤＣ供給電圧および前記ＲＦ入力信号に応答してバイアス電圧を生ずる過程と、
前記スイッチ素子を前記バイアス電圧で制御する過程と
を含む方法。
【請求項１７】
前記バイアス電圧を生ずる過程が、前記第１のＤＣ供給電圧および前記ＲＦ入力信号に応答して前記第１のキャパシタに充電を行わせるとともに放電を行わせる過程を含む請求項１６記載の方法。
【請求項１８】
前記バイアス電圧を生ずる過程が、前記第１のＤＣ供給電圧および前記ＲＦ入力信号に応答して前記第２のキャパシタに充電を行わせるとともに放電を行わせる過程をさらに含む請求項１７記載の方法。
【請求項１９】
前記バイアス電圧を生ずる過程が、第２のＤＣ供給電圧および前記ＲＦ入力信号に応答して第２のキャパシタに充電を行わせるとともに放電を行わせる過程をさらに含む請求項１７記載の方法。
【請求項２０】
前記バイアス電圧が前記第１のＤＣ供給電圧よりも高い請求項１７記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
この出願は２００３年５月１６日提出の米国特許仮出願第６０／４７１、１０９号に関連し、同出願の優先権を主張する。
【技術分野】
【０００２】
この発明は無線周波数（ＲＦ）入力信号を用いてＤＣ電圧を上昇させるブースト回路であってそのＲＦ入力信号の信号経路に目立つほどの負荷（減衰）を与えないブースト回路に関する。
【背景技術】
【０００３】
図１は慣用の単極四投（ＳＰ４Ｔ）大電力電界効果トランジスタ（ＦＥＴ）ＲＦスイッチ１００の回路図である。ＲＦスイッチ１００は、図示のとおりに互いに接続した抵抗器１００−１１３、１２０−１２３、１３０−１３３、１４０−１４３および１５０−１５４、キャパシタ１６０−１６４、ＲＦ供給源１７１−１７４、並びにｎチャネル電界効果トランジスタ１１４−１１６、１２４−１２６、１３４−１３６および１４４−１４６を含む。抵抗器１１０−１１３およびトランジスタ１１４−１１６は第１のスイッチ素子１９１を構成し、抵抗器１２０−１２３およびトランジスタ１２４−１２６は第２のスイッチ素子１９２を構成し、抵抗器１３０−１３３およびトランジスタ１３４−１３６は第３のスイッチ素子１９３を構成し、抵抗器１４０−１４３およびトランジスタ１４４−１４６は第４のスイッチ素子１９４を構成する。
【０００４】
通常の動作の期間中には、これらスイッチ素子１９１−１９４の一つをイネーブルする（またはいずれもイネーブルしない）。これらスイッチ素子１９１−１９４の一つをイネーブルするには、対応のＤＣ制御電圧ＶＣ１−ＶＣ４を活性化して、関連したスイッチトランジスタ組１１４−１１６、１２４−１２６、１３４−１３６または１４４−１４６をオンにする。例えば、ＤＣ制御電圧ＶＣ１を活性化することによってスイッチ素子１９１をイネーブルする。活性化された制御電圧ＶＣ１はトランジスタ１１４−１１６を（抵抗器１１０−１１３経由で）オンにし、ＲＦ供給源１７１からのＲＦ信号が入力抵抗器１５１、入力キャパシタ１６１、トランジスタ１１４−１１６および出力キャパシタ１６０から負荷抵抗器１５０への経路を通るようにする。入力抵抗器１５１と抵抗器１５０とは通常整合させてある。例えば、入力抵抗器１５１および負荷抵抗器１５０の抵抗値はともに５０オームにしてある。この例では、スイッチ素子１９１−１９４をディスエーブルするようにＤＣ制御電圧ＶＣ２−ＶＣ４は非活性化してある。
【０００５】
活性化した制御電圧（例えばＶＣ１）は通常はシステム電圧源から供給（または抽出）する。例えば、活性化した制御電圧ＶＣ１の公称値を約２．５ボルトにする。この制御電圧ＶＣ１の活性化時には、微弱なＤＣ制御電流ＩＣ１が抵抗器１１０経由で（抵抗器１１１−１１３に）流れる。
【０００６】
ＲＦスイッチ１００は低いレベルの制御電流（例えばＩＣ１）で直線性を保って動作するのが望ましい。しかし、ＲＦスイッチ１００などの半導体スイッチはもともと非直線性を備える。この半導体ＲＦスイッチ１００の非直線性が原因で、ＲＦ出力信号に歪をもたらす出力高調波成分が生ずる。これら高調波成分は制御電圧（例えばＶＣ１）が小さいほど著しく大きくなる。例えば、制御電圧ＶＣ１が２．５ボルト以下に低下すると著しく増加する。
【０００７】
【特許文献１】ＵＳＰ  ５  ０４７  ６７４
【特許文献２】ＵＳＰ  ４  ９８７  ３９２
【特許文献３】ＵＳＰ  ４  ６３９  ６１４
【非特許文献１】NUMATA K ET AL INSTITUTE OFELECTRICAL AND ELECTRONICS ENGINEERS, "A high-power-handling GSM switch ICwith new adaptive-control-voltage-generator circuit scheme" 2003 IEEERADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM. DIGEST OF PAPERS. PHILADELPHIA, PA, JUNE 8-10, 2003, IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM, NEW YORK, NY: IEEE, US, 8 JUNE 2003 (2003-06-08), pages 233-236
【非特許文献２】MIYATSUJI K ET AL: "A GaAs HIGH-POWER RF SINGLE-POLE DOUBLE-THROW SWITCH IC FORDIGITAL MOBILE COMMUNICATION SYSTEM" IEEE INTERNATIONAL SOLID STATECIRCUITS CONFERENCE, IEEE INC. NEW  YORK, US,vol.37, 1, February 1994 (1994-02-01), pages 34-35, 305
【非特許文献３】JONES S: "REDUCE INSERTIONLOSS IN GaAs FET RF SWITCH USING NEGATIVE VOLTAGEDERIVED FROM RF OUTPUT" MOTOROLA TECHNICAL DEVELOPMENTS、 MOTOROLA INC. SCHAUMBURG, ILLINOIS, US,vol.41, May 2000 (2000-05), pages 205-206
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、低い制御電圧に応答して高い直線性を保って動作できるＲＦスイッチが求められている。そのようなＲＦスイッチが半導体チップ上で余計なレイアウト面積を占めなければ一層望ましい。また、そのようなＲＦスイッチがＲＦ信号経路に著しい非直線性を加えなければさらに望ましい。さらに、そのようなＲＦスイッチの所要制御電流値は目立って大きくならない方が望ましい。また、上述のＲＦスイッチ１００に比べて挿入損失が著しく大きくならないようなＲＦスイッチが望ましい。
【課題を解決するための手段】
【０００９】
この発明はＲＦ入力信号に応答して昇圧ＤＣ出力電圧を生ずるＤＣ電圧ブースト回路を提供する。昇圧ＤＣ出力電圧は、ＤＣ電圧ブースト回路の構成に応じて負の電圧でも正の電圧でもあり得る。このＤＣ電圧ブースト回路は、ＲＦ入力信号を受けるように接続されたキャパシタと、そのキャパシタに接続された高インピーダンス整流回路と、その高インピーダンス整流回路に接続されたバイアス抽出回路（昇圧ＤＣ出力電圧を生ずる）とを含む。
【００１０】
上記高インピーダンス整流回路はＲＦ入力信号の供給源から大電流を取り出すことを防止するので有利である。そのために、このＤＣ電圧ブースト回路に起因するＲＦ入力信号への挿入損失を最小に抑えることができる。
【００１１】
一つの実施例では、ＤＣ制御電圧を上記整流回路に印加して、この電圧ブースト回路がＤＣ制御電圧を実効的にブーストして昇圧ＤＣ出力電圧を生ずるようにする。一つの実施例では、この昇圧ＤＣ出力電圧は上記ＤＣ制御電圧プラス約２ボルトに等しい。
【００１２】
この昇圧出力電圧は、例えば、ＲＦスイッチ素子の制御に用いることができる。この実施例では、ＲＦ入力信号はＲＦスイッチ素子を通るように経路づけされる。ＲＦスイッチ素子をオンに変えるのに比較的高い昇圧ＤＣ出力電圧を用いて、そのＲＦスイッチ素子を通るＲＦ出力信号中の出力高調波成分を最小にする。
【００１３】
以下の説明および図面を参照すればこの発明はよりよく理解されるであろう。
【発明の効果】
【００１４】
選択可能な複数の出力電力レベルを有するとともに所望の出力電力レベルの範囲にわたって高い電力効率を有するＲＦ電力増幅器を提供できる。
【発明を実施するための最良の形態】
【００１５】
図２はこの発明の一つの実施例によるブースト回路２０１−２０４を含む単極四投（ＳＰ４Ｔ）大電力ＦＥＴＲＦスイッチ２００の回路図である。この実施例はＳＰ４Ｔスイッチに接続して用いたブースト回路を備えているが、上記以外のスイッチ構成におけるこの発明のブースト回路の使い方は当業者には理解されよう。ＲＦスイッチ２００はＲＦスイッチ１００（図１）と同様であるので、図１および図２における共通の構成素子は同じ参照数字を付けて示してある。ＲＦスイッチ２００は、抵抗器１１０−１１３、１２０−１２３、１３０−１３３、１４０−１４３および１５１−１５４のほかに、ｎチャネルＦＥＴ１１４−１１６、１２４−１２６、１３４−１３６および１４４−１４６、キャパシタ１６０−１６４、ＲＦ供給源１７１−１７４、並びにＤＣブースト回路２０１−２０４を備える。ＤＣブースト回路２０１−２０４はスイッチ素子１９１−１９４の動作を変化させるので、これらのスイッチ素子は図２ではスイッチ素子２１１−２１４として示してある。
【００１６】
ＤＣブースト回路２０１−２０４は対応のＤＣ制御電圧ＶＣ１−ＶＣ４をそれぞれ受け、対応のＲＦ入力信号ＲＦＩＮ１−ＲＦＩＮ４をそれぞれ受けるように構成してある。入力信号に応答して、これらブースト回路２０１−２０４は昇圧ＤＣ出力電圧ＤＣＯＵＴ１−ＤＣＯＵＴ４をそれぞれ生ずる。これら昇圧ＤＣ出力電圧ＤＣＯＵＴ１−ＤＣＯＵＴ４をスイッチトランジスタ１１４−１１６、１２４−１２６、１３４−１３６および１４４−１４６のゲートにそれぞれ供給する。上述の実施例ではスイッチ素子２１１−２１４の各々に三つのスイッチトランジスタ（および三つの付属抵抗器）が備えられているが、他の実施例においてスイッチトランジスタ（および付属抵抗器）の数を上記以外の数にできることは理解されよう。また、上述の実施例ではスイッチ素子２１１−２１４をそれぞれ駆動するのに昇圧ＤＣ出力電圧ＤＣＯＵＴ１−ＤＣＯＵＴ４を用いているが、他の用途における他の目的のためのＤＣ出力電圧ＤＣＯＵＴ１−ＤＣＯＵＴ４の発生に上記ＤＣブースト回路２０１−２０４を用い得ることは理解されよう。
【００１７】
各時点ごとにこれらスイッチ素子２１１−２１４の一つだけを活性化する。したがって、スイッチ素子２１１およびそれに伴うＤＣブースト回路２０１に関連づけてこの実施例をより詳しく述べる。スイッチ素子２１２−２１４およびそれら素子にそれぞれ伴うＤＣブースト回路２０２−２０４も同様に動作することは理解されよう。
【００１８】
図３は抵抗器１５０−１５１、ＲＦ入力信号源１７１、ＤＣブースト回路２０１およびスイッチ素子２１１を示すブロック図である。図３では図示の明確化のためにキャパシタ１６０−１６１は示してない。ＤＣブースト回路２０１は、ＲＦ入力信号源１７１および抵抗器１５０−１５１を含む無線周波数信号経路と並列に接続してある。あとでより詳細に述べるとおり、ＤＣブースト回路２０１は、現有のＤＣ電圧源（ＤＣ制御電圧ＶＣ１を供給する）に伴う電圧を、ＤＣ電圧源からの電流（ＩＣ１）を大幅に増やすことなくより高い（またはより低い）値に昇圧するように使うことができる。
【００１９】
図４はこの発明の一つの実施例によるＤＣブースト回路２０１の回路図である。このＤＣブースト回路２０１は、図示のとおりに互いに接続したキャパシタ４０１−４０２、ダイオード素子４１１−４１２および抵抗器４２１−４２３を含む。ダイオード素子４１１−４１２および抵抗器４２１−４２２は整流回路４３１を形成するように接続する。キャパシタ４０２および抵抗器４２３はバイアス抽出回路４３２を形成するように接続する。概括的にいうと、ＤＣブースト回路２０１は正のＤＣ入力電圧ＶＣ１に応答して次のとおり動作する。ＲＦ入力信号ＲＦＩＮ１は負電圧と正電圧との間で変動する。この信号ＲＦＩＮ１が十分に低い／負の電圧値を有するときは、ダイオード素子４１１はオンになり、キャパシタ４０１が点線４５０の向きに充電される。この時点ではダイオード素子４１２はオフであり、上記電圧ＤＣＯＵＴ１が点線４５１で示したとおりキャパシタ４０２から供給される。
【００２０】
ＲＦ入力信号ＲＦＩＮ１が十分に高い／正の電圧値を有するときは、ダイオード素子４１２がオンになり、キャパシタ４０１が放電して、点線４５２で示した向きに出力電圧ＤＣＯＵＴ１を生ずる。この時点ではダイオード素子４１１はオフであり、キャパシタ４０２が点線４５３で示した向きに充電される。
【００２１】
上述のとおり、ダイオード素子４１１および４１２は整流回路として動作する。抵抗器４２１および４２２はＲＦ入力信号源１７１に対して高インピーダンスを呈する（すなわち、上記整流回路の入力インピーダンスを高くする）。その結果、抵抗器４２１および４２２がＲＦ入力信号源１７１からＤＣブースト回路２０１への電流流入の増大を防ぐので有利である。キャパシタ４０２（および抵抗器４２３）はバイアス抽出器、すなわち上記整流回路を通じて供給される電荷に応答してスイッチ素子１９１に昇圧ＤＣ出力電圧ＤＣＯＵＴ１を供給するバイアス抽出器として作用する。ＤＣブースト回路２０１はＤＣＯＵＴ１出力端子のＡＣインピーダンスを高くするので有利である。
【００２２】
さらに詳しく後述するとおり、ブースト回路２０１は、低いＤＣ制御電圧（例えばＶＣ１）が大電力ＦＥＴＲＦスイッチの高調波特性に及ぼす悪影響を解消するのに用いてある。この目的を達成するために、ブースト回路２０１は実効スイッチ制御電圧（例えば、スイッチトランジスタ１１４−１１６のゲート電圧）を上げるようにＲＦ入力信号（例えばＲＦＩＮ１）の一部を用いている。
【００２３】
上述のようにして、ＤＣブースト回路２０１は信号ＲＦＩＮ１および制御電圧ＶＣ１に応答して出力ＤＣＯＵＴ１を生ずる。特定の実施例では、キャパシタ４０１の容量は０．４ｐＦであり、キャパシタ４０２の容量は０．８ｐＦである。この実施例では、ダイオード素子４１１および４１２の各々はソース領域およびドレーン領域を共通接続したｎチャネルＦＥＴで構成してある。各トランジスタのチャネル領域の幅は約１０ミクロンである。上記トランジスタのゲートはダイオード素子の陽極を構成し、共通接続のソース領域およびドレーン領域はダイオード素子の陰極を構成する。上述の実施例ではダイオード素子４１１および４１２の各々は単一のダイオードで構成してあるが、他の実施例ではこれらダイオード素子４１１および４１２の各々を複数のダイオードで構成することもできる。これらダイオードは例えば直列接続にすることもできる。抵抗器４２１および４２２の各々の抵抗値は約１５キロオームであり、抵抗器４２３の抵抗値は約１０キロオームである。この実施例では、ＲＦ入力信号ＲＦＩＮ１１２ワットの場合に５乃至６ボルトのＤＣ昇圧（正または負）を容易に得ることができる。
【００２４】
図５はＲＦスイッチ１００（ＤＣブースト回路なし）の中のトランジスタ１１４−１１６のゲートに印加したＤＣ電圧（ＶＧ）およびＲＦスイッチ２００（ＤＣブースト回路２０１付き）の中のトランジスタ１１４−１１６のゲートに印加したＤＣ電圧（ＶＧ）とＤＣ制御電圧ＶＣ１との関係を表すグラフ５００である。このグラフ５００は、ＲＦ入力信号ＲＦＩＮ１の周波数を１ＧＨｚ、入力電力３４ｄＢｍとした場合のグラフである。ＲＦスイッチ１００のＤＣゲート電圧ＶＧは線５０１で示し、ＲＦスイッチ２００のＤＣゲート電圧ＶＧは線５０２で示してある。ＲＦスイッチ１００については、トランジスタ１１４−１１６のゲートへのＤＣゲート電圧ＶＧは制御電圧ＶＣ１よりも常に少し高い。しかし、ＲＦスイッチ２００については、トランジスタ１１４−１１６のゲートへのＤＣゲート電圧ＶＧは制御電圧ＶＣ１よりも約２ボルト高い。より詳しく後述するとおり、上記ゲート電圧の高い値は出力高調波成分を最小にしてＲＦスイッチの直線性を改善するので有利である。
【００２５】
図６はＲＦスイッチ１００およびＲＦスイッチ２００におけるＤＣ電圧源から流出するＤＣ制御電流（ＩＣ１）とＤＣ制御電圧ＶＣ１との関係を示すグラフ６００である。グラフ５００の場合と同様に、グラフ６００もＲＦ入力信号ＲＦＩＮ１の周波数を１ＧＨｚとし、入力電力を３４ｄＢｍとした場合のグラフである。ＲＦスイッチ１００の中のＤＣ電圧源からのＤＣ制御電流ＩＣ１を線６０１で示し、ＲＦスイッチ２００の中のＤＣ電圧源からのＤＣ制御電流ＩＣ１を線６０２で示す。ＤＣ制御電圧２．５ボルト以上の領域ではＲＦスイッチ２００の中のＤＣ電圧源からのＤＣ制御電流ＩＣ１は、ＲＦスイッチ１００の中のＤＣ電圧源からのＤＣ制御電流よりも僅かに大きいだけである。より詳細に述べると、ＲＦスイッチ２００の中のＤＣ電圧源からのＤＣ制御電流ＩＣ１は、制御電圧ＶＣ１が２．５ボルト以上の領域では、ＲＦスイッチ１００の中のＤＣ電圧源からのＤＣ制御電流ＩＣ１よりも約５乃至６マイクロアンペア（μＡ）大きいだけである。ＤＣブースト回路２０１はＤＣ電圧源から高レベルの電流の供給を受ける必要がないので有利である。
【００２６】
図７はＲＦスイッチ１００およびＲＦスイッチ２００における第２高調波および第３高調波と制御電圧ＶＣ１との関係を示すグラフである。グラフ５００および６００の場合と同様に、グラフ７００もＲＦ入力信号ＲＦＩＮ１の周波数を１ＧＨｚとし、入力電力を３４ｄＢｍとした場合のグラフである。ＲＦスイッチ１００の第２高調波および第３高調波を線７０１および７０２でそれぞれ示す。ＲＦスイッチ２００の第２および第３高調波を線７１１および７１２でそれぞれ示す。これら高調波成分は搬送波信号のデシベル値ｄＢｃからの低下値で測定した。このｄＢｃの値が大きい場合は高調波成分が少ないことを表し、ＲＦスイッチの中の伝達関数がより直線的であることを表す。制御電圧ＶＣ１２．５ボルト以下については、ＲＦスイッチ１００の出力の第２高調波成分がＲＦスイッチ２００の第２高調波成分よりも著しく少ない。すなわち、制御電圧ＶＣ１約２．５ボルト以下については、ＲＦスイッチ２００はＲＦスイッチ１００よりも著しく優れた直線性をもって動作するので有利である。
【００２７】
図８はＲＦスイッチ１００の挿入損失とＲＦスイッチ２００の挿入損失との比較をＲＦ入力信号ＲＦＩＮ１の周波数について示したグラフ８００を示す。概括的にいうと、挿入損失は入力電力に対する出力電力の尺度である。ＲＦスイッチ１００の挿入損失は線８０１で示し、ＲＦスイッチ２００の挿入損失は線８０２で示してある。図示のとおり、ＤＣブースト回路２０１の付加に伴う挿入損失はほとんどない。例えば、周波数１ＧＨｚでは、ＤＣブースト回路２０１の付加による挿入損失の増加は０．０５ｄＢ（約８％）だけである。概括的にいうと、ブースト回路２０１はＲＦ信号経路減衰量をわずか約０．０４−０．０５ｄＢに抑える。
【００２８】
図９はこの発明の一つの実施例によるＤＣブースト回路を示す部品レイアウト図である。このレイアウト図は、ダイオード接続のＦＥＴ（上述のとおり）から成るダイオード素子４１１−４１２、エピタキシアル層やバルク層や高抵抗率金属（例えばニッケル−クロム合金、ケイ化タングステン、窒化タングステン）やポリシリコン条片などで構成できる抵抗器４２１−４２３、および半導体基板とその基板の表面に形成した第１の金属層とその第１の金属層の上に形成した誘電体層とその誘電体層の上に形成した第２の金属層（例えば金）とで構成したキャパシタ４０１−４０２を示している。ＤＣブースト回路２０１は比較的小さい面積に標準的半導体製造手法を用いて実現できるので有利である。例えば、慣用の０．５ミクロンガリウム砒素シュードモルフィック高電子移動度トランジスタ（ＰＨＥＭＴ）プロセスを用いると、ＤＣブースト回路２０１の面積を約７０×１１０ミクロン２にすることができる。したがって、ＤＣブースト回路２０１は低コスト製品に適している。ＤＣブースト２０１の製造に用い得る上記以外のプロセスとしては、ＣＭＯＳプロセス、シリコンオンインシュレータ（ＳＯＩ）プロセス、任意のイオン打込みＭＯＳＦＥＴプロセスなどがある。
【００２９】
この発明の上記以外の実施例では、ＤＣブースト回路２０１は変形できる。図１０乃至２２はこの発明の種々の実施例によるＤＣブースト回路２０１の変形の回路図である。これら図１０乃至２２のＤＣブースト回路はＤＣブースト回路（図４）と類似であるので、図４とこれら図１０乃至２２における共通の構成要素は同じ参照数字を付けて示す。
【００３０】
図１０はこの発明の一つの実施例によるＤＣブースト回路１００１の回路図である。ＤＣブースト回路１００１はＤＣブースト回路２０１と同様である。しかし、キャパシタ４０２は電圧源ＶＣ１でなく接地電位点に接続してある。キャパシタ４０２を接地電位点に接続してあるために、この回路構成は少し複雑になる。この構成により整流回路１０３１およびバイアス抽出回路１０３２を構成する。
【００３１】
図１１はこの発明のもう一つの実施例によるＤＣブースト回路１１０１の回路図である。このＤＣブースト回路１１０１はＤＣブースト回路１００１に類似している。しかし、キャパシタ４０２は接地電位点でなくＤＣブースト回路の出力端子に接続してある。この構成によりバイアス抽出回路１１３２を形成する。
【００３２】
図１２はこの発明のさらにもう一つの実施例によるＤＣブースト回路１２０１の回路図である。このＤＣブースト回路１２０１もＤＣブースト回路１００１に類似している。しかし、キャパシタ４０２はＤＣブースト回路１２０１から除いてある。この実施例では、負荷の容量（例えばトランジスタ１１４−１１６のゲート容量）をキャパシタ４０２の代わりに用いている。この回路構成によりバイアス抽出回路１２３２を形成する。
【００３３】
図１３はこの発明のさらにもう一つの実施例によるＤＣブースト回路１３０１の回路図である。このＤＣブースト回路１３０１はＤＣブースト回路２０１と類似である。しかし、ダイオード素子４４１の陽極は電圧源ＶＣ１でなく接地電位点に接続してある。ダイオード素子４４１を接地電位点に接続することにより、回路構成はわずかに複雑になる。この回路構成により整流回路１３３１およびバイアス抽出回路１３３２を形成する。
【００３４】
図１４はこの発明のさらにもう一つの実施例によるスイッチ素子２１１に接続したＤＣブースト回路１４０１の回路図である。このＤＣブースト回路１４０１はＤＣブースト回路１３０１と類似である。しかし、キャパシタ４０２は電圧源ＶＣ１でなく接地電位点に接続してある。この回路構成によってＤＣブースト回路１４０１で整流器１３３１およびバイアス抽出回路１０３２を形成する。このＤＣブースト回路１４０１はＤＣ制御電圧ＶＣ１を必要としないので有利である。また、図示のとおり抵抗器１１１を接地電位点に接続することによってＤＣ制御電圧ＶＣ１をスイッチ素子２１１からも除去している。その結果、上記制御電圧の供給に関係する制御線を印刷回路基板またはモジュールから除去することができ、有利である。このＤＣブースト回路１４０１は無線ＬＡＮ送信機用など比較的に一定電力で動作するスイッチにとくに有用である。
【００３５】
図１５はこの発明のさらにもう一つの実施例によるＤＣブースト回路１５０１の回路図である。このＤＣブースト回路１５０１はＤＣブースト回路１４０１と類似である。しかし、ＤＣブースト回路１５０１ではキャパシタ１５０１は除去してある。この実施例では、負荷の容量（例えばトランジスタ１１４−１１６のゲート容量）をキャパシタ４０２の代わりに用いている。このＤＣブースト回路１５０１はＤＣ制御電圧ＶＣ１を必要としないので有利である。
【００３６】
図１６はこの発明の一つの実施例によるＤＣブースト回路１６０１の回路図である。このＤＣブースト回路１６０１はＤＣブースト回路２０１に類似している。しかし、ダイオード素子４１１および４１２の接続を逆極性にしてダイオード素子１６１１および１６１２としている。
【００３７】
ＲＦ入力信号ＲＦＩＮ１が十分に低い／負の電圧を有するときはダイオード素子１６１２がオンになり、キャパシタ４０１は図示の点線１６５０の向きに充電される。この時点では、ダイオード素子１６１１はオフであり、出力電圧ＤＣＯＵＴ１はキャパシタ４０２から供給される。
【００３８】
ＲＦ入力信号ＲＦＩＮ１が十分に高い／正の電圧を有する場合はダイオード素子１６１１がオンになり、キャパシタ４０１が図示の点線１６５１の向きに電圧源端子ＶＣ１に放電する。この時点ではダイオード素子１６１２はオフになっている。この回路構成により、「昇圧」出力電圧ＤＣＯＵＴ１はＤＣ制御電圧ＶＣ１よりも確実に低くなる。したがって、ＤＣ制御電圧ＶＣ１が負の電圧であれば、出力電圧ＤＣＯＵＴ１はより深い負の電圧（すなわち「昇圧」負電圧）になる。そこで、ＤＣブースト回路１６０１は負極性ＤＣブースト回路と呼ぶことができる。
【００３９】
図１７はこの発明の一つの実施例によるＤＣブースト回路１７０１の回路図である。このＤＣブースト回路１７０１はＤＣブースト回路１６０１に類似している。しかし、キャパシタ４０２は電圧源ＶＣ１でなく接地電位点に接続してある。キャパシタ４０２を接地電位点に接続したことにより、回路構成は少し複雑になっている。この回路構成により整流回路１７３１およびバイアス抽出回路１７３２を形成している。
【００４０】
図１８はこの発明のもう一つの実施例によるＤＣブースト回路１８０１の回路図である。このＤＣブースト回路１８０１はＤＣブースト回路１７０１と類似している。しかし、キャパシタ４０２は接地電位点でなくＤＣブースト回路の出力端子に接続してある。この回路構成によりバイアス抽出回路１８２２を形成している。
【００４１】
図１９はこの発明のさらにもう一つの実施例によるＤＣブースト回路１９０１の回路図である。このＤＣブースト回路１９０１はＤＣブースト回路１６０１と類似である。しかし、ＤＣブースト回路１９０１ではキャパシタ４０２は除去してある。この実施例では、負荷の容量（例えばトランジスタ１１４−１１６のゲート容量）をキャパシタ４０２の代わりに用いている。この回路構成によりバイアス抽出回路１９３２を形成する。
【００４２】
図２０はこの発明のさらにもう一つの実施例によるＤＣブースト回路２００１の回路図である。このＤＣブースト回路２００１はＤＣブースト回路１６０１に類似している。しかし、ダイオード素子１６１１の陽極は電圧源ＶＣ１でなく接地電位点に接続してある。ダイオード１６１１を接地電位点に接続したことにより回路構成は少し複雑になる。この回路構成によって整流回路２０３１およびバイアス抽出器２０３２を形成する。
【００４３】
図２１はこの発明のさらにもう一つの実施例によるＤＣブースト回路２１０１の回路図である。このＤＣブースト回路２１０１はＤＣブースト回路２００１に類似している。しかし、キャパシタ４０２は電圧源ＶＣ１でなく接地電位点に接続してある。このＤＣブースト回路２１０１は整流回路２０３１およびバイアス抽出回路１７３２を形成する。このＤＣブースト回路２１０１はＤＣ制御電圧ＶＣ１を必要としないので有利である。ＤＣブースト回路２１０１はＤＣブースト回路１４０１（図１４）と同様にしてスイッチ素子２１１に接続することもできる。
【００４４】
図２２はこの発明のさらにもう一つの実施例によるＤＣブースト回路２２０１の回路図である。このＤＣブースト回路２２０１ではキャパシタ４０２は除去してある。この実施例では、負荷の容量（例えばトランジスタ１１４−１１６のゲート容量）をキャパシタ４０２の代わりに用いる。ＤＣブースト回路２２０１はＤＣ制御電圧ＶＣ１を必要としないので有利である。
【００４５】
この発明は、整流器入力とＤＣ制御電圧入力と整流器出力とを有する整流回路であって、前記整流器入力で実質的に高いインピーダンスを呈しながら整流出力すなわち前記整流器入力への交流入力信号からの整流電圧の整流出力を生ずるように構成された整流回路と、抽出器入力と制御電圧入力と抽出器出力とを有し前記整流回路に接続されたバイアス抽出回路であって、前記ＤＣ制御電圧入力よりも大きいＤＣ電圧を前記抽出器出力に生ずるように構成されたバイアス抽出回路とを備えるバイアス回路を含む。
【００４６】
いくつかの実施例に関連づけてこの発明を上に説明してきたが、この発明がこれら実施例に限定されず当業者に自明の種々の変形が可能であることは理解されよう。
【産業上の利用可能性】
【００４７】
低い制御電圧でも高い直線性（良好な高調波特性）を維持し挿入損失の少ない小型大電力半導体ＲＦスイッチの製造に利用できる。
【図面の簡単な説明】
【００４８】
【図１】慣用のＳＰ４Ｔ大電力ＦＥＴＲＦスイッチの回路図。
【図２】この発明の一つの実施例による四ブースト回路付きＳＰ４Ｔ大電力ＦＥＴＲＦスイッチの回路図。
【図３】この発明の一つの実施例による図２のＲＦスイッチの一部を表すブロック図。
【図４】この発明の一つの実施例によるＤＣブースト回路の回路図。
【図５】ＤＣブースト回路なしのＲＦスイッチの中のトランジスタのゲートに印加したＤＣ電圧（ＶＧ）およびＤＣブースト回路付きのＲＦスイッチの中のトランジスタのゲートに印加したＤＣ電圧（ＶＧ）とＤＣ制御電圧ＶＣ１との間の関係を示すグラフ。
【図６】ブースト回路なしのＲＦスイッチおよびブースト回路付きのＲＦスイッチの中のＤＣ電圧源から流出するＤＣ制御電流（ＩＣ１）とＤＣ制御電圧ＶＣ１との関係を示すグラフ。
【図７】ブースト回路なしのＲＦスイッチおよびブースト回路付きのＲＦスイッチにおける第２高調波出力および第３高調波出力と制御電圧ＶＣ１との関係を示すグラフ。
【図８】ブースト回路付きのＲＦスイッチおよびブースト回路なしのＲＦスイッチの挿入損失の比較をＲＦ入力信号ＲＦＩＮ１の周波数について表したグラフ。
【図９】この発明の一つの実施例による図４のＤＣブースト回路を示す部品レイアウト図。
【図１０】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１１】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１２】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１３】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１４】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１５】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１６】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１７】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１８】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図１９】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図２０】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図２１】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【図２２】この発明の上記以外の実施例による図４のＤＣブースト回路の変形を示す回路図。
【符号の説明】
【００４９】
１００，２００    大電力ＦＥＴ  ＲＦスイッチ
１７１−１７４    ＲＦ入力信号源
１９１−１９４，２１１−２１４    スイッチ素子
２０１−２０４    ＤＣブースト（昇圧）回路
４３１            整流回路
４３２            バイアス抽出回路
【図１】
2006526374.tif 000003
【図２】
2006526374.tif 000004
【図３】
2006526374.tif 000005
【図４】
2006526374.tif 000006
【図５】
2006526374.tif 000007
【図６】
2006526374.tif 000008
【図７】
2006526374.tif 000009
【図８】
2006526374.tif 000010
【図９】
2006526374.tif 000011
【図１０】
2006526374.tif 000012
【図１１】
2006526374.tif 000013
【図１２】
2006526374.tif 000014
【図１３】
2006526374.tif 000015
【図１４】
2006526374.tif 000016
【図１５】
2006526374.tif 000017
【図１６】
2006526374.tif 000018
【図１７】
2006526374.tif 000019
【図１８】
2006526374.tif 000020
【図１９】
2006526374.tif 000021
【図２０】
2006526374.tif 000022
【図２１】
2006526374.tif 000023
【図２２】
2006526374.tif 000024
【国際調査報告】
2006526374.tif 000025
2006526374.tif 000026
2006526374.tif 000027