(57)【要約】伝送ライン装置が第１の複数の伝送ラインを有し、各伝送ラインは実効特性インピーダンスを有している。該装置は更に第２の複数の伝送ラインを有し、前記第１の複数の伝送ラインは複数のスイッチングエレメントに結合されている。これら複数のスイッチングエレメントは、上記第１の複数の伝送ラインのうちの１つの伝送ラインからの入力信号を、上記第２の複数の伝送ラインのうちの少なくとも１つの伝送ラインに振り向けるようになっている。該装置は、上記複数のスイッチングエレメントの各スイッチングエレメントが上記実効特性インピーダンスと比較して相対的に高い入力インピーダンスを有すると共に、上記実効特性インピーダンスと比較して相対的に高い出力インピーダンスを有することを特徴とする。更に、上記第１の複数の伝送ラインの各伝送ラインは、前記伝送ラインの実効特性インピーダンスに略等しいインピーダンスに結合されている。
2004537229.tif 000002
【特許請求の範囲】
【請求項１】
各々が実効特性インピーダンスを持つ第１の複数の伝送ラインを有すると共に、第２の複数の伝送ラインを有する伝送ライン装置であって、前記第１の複数の伝送ラインは複数のスイッチングエレメントに結合され、これら複数のスイッチングエレメントが前記第１の複数の伝送ラインのうちの１つの伝送ラインからの入力信号を前記第２の複数の伝送ラインのうちの少なくとも１つの伝送ラインに振り向けるようになっているような伝送ライン装置において、
−  前記複数のスイッチングエレメントの各々のスイッチエレメントが、前記実効特性インピーダンスと比較して相対的に高い入力インピーダンス及び前記実効特性インピーダンスに比較して相対的に高い出力インピーダンスを有し、
−  前記第１の複数の伝送ラインの各伝送ラインが、当該伝送ラインの前記実効特性インピーダンスに略等しいインピーダンスに更に結合されている、
ことを特徴とする伝送ライン装置。
【請求項２】
請求項１に記載の伝送ライン装置において、前記複数のスイッチングエレメントが、切り換え可能な電圧／電流変換器であることを特徴とする伝送ライン装置。
【請求項３】
請求項１又は請求項２に記載の伝送ライン装置において、前記複数のスイッチングエレメントが、差動スイッチングエレメントであることを特徴とする伝送ライン装置。
【請求項４】
請求項１に記載の伝送ライン装置において、前記第１の複数の伝送ラインが、入力信号に適応化するための第１の複数の入力バッファに更に結合され、前記第２の複数の伝送ラインが、前記振り向けられた信号を送出するための第２の複数の出力バッファに更に結合されていることを特徴とする伝送ライン装置。
【請求項５】
請求項１に記載の伝送ライン装置において、前記第１の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、前記第２の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、当該伝送ライン装置は前記伝送ラインの第１の部分を結合する第３の複数の遅延エレメント及び前記伝送ラインの第２の部分を結合する第４の複数の遅延エレメントを有し、これにより、前記第１の複数の伝送ラインのうちの何れかのライン及び前記第２の複数の伝送ラインのうちの何れかのラインを通過する信号の全遅延が、該信号が前記第１の複数の部分のうちの何れの部分及び前記第２の複数の部分のうちの何れの部分を通過するかに無関係となることを特徴とする伝送ライン装置。
【請求項６】
請求項５に記載の伝送ライン装置において、前記遅延エレメントが他のバッファであることを特徴とする伝送ライン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各々が実効特性インピーダンスを持つ第１の複数の伝送ラインを有すると共に、第２の複数の伝送ラインを有し、上記第１の複数の伝送ラインが複数のスイッチングエレメントに結合され、これら複数のスイッチングエレメントが上記第１の複数の伝送ラインのうちの１つの伝送ラインからの入力信号を上記第２の複数の伝送ラインのうちの少なくとも１つの伝送ラインに振り向けるような伝送ライン装置に関する。
【背景技術】
【０００２】
例えばクロスポイント・マトリクス・スイッチング回路のようなギガヘルツ（ＧＨｚ）で動作する現代の通信回路においては、回路の部分間の回路接続は、非常にしばしば、特性インピーダンスを持つ伝送ラインのように振る舞うと考えることができる。伝送ラインの例としては、電話回線、導波器、コンピュータ間の接続を引用することができる。
【０００３】
斯様なクロスポイント・マトリクス・スイッチング回路においては、入力信号はスイッチングエレメントを介して少なくとも１つの出力端に振り向けることができる。例えば、ブロードキャストモードにおいては、入力信号は同時に全出力端に振り向けられる。通常、このようなクロスポイント・マトリクス回路は、ｎ個の水平伝送ライン（即ち、第１の複数の伝送ライン）と、ｍ個の垂直伝送ライン（即ち、第２の複数の伝送ライン）とを有する二次元アレイとして記号的に表すことができる。何れかの水平伝送ラインと何れかの垂直伝送ラインとの間の何れかのクロスポイント（交差点）には、例えば水平伝送ライン上で到来する信号を少なくとも１つの垂直伝送ラインに振り向けるためのスイッチエレメントが存在する。従って、これらスイッチは水平ライン及び垂直ライン上に分布されていると考えることができる。スイッチエレメントは、入力端及び出力端を有し、二進信号により制御される電子デバイスである。上記二進信号が該信号の２つの可能性のある状態のうちの一方の状態（例えば、０）にある場合、当該スイッチの入力端に存在する信号が該スイッチの出力端にも存在し、該スイッチはオンである。それ以外として、上記二進信号が他の状態、例えば１である場合、当該スイッチの入力端に存在する信号は該スイッチの出力端には存在せず、該スイッチはオフである。各水平ラインに関して、上記スイッチの１以上、多分、全てをオンすることができる。各垂直ラインについては、１つのスイッチのみがオンとなる。また、上記水平伝送ラインの各々が、入力端及び出力端を有するドライバにより駆動されることも更に考えられる。該ドライバの入力端は、例えば５０オームなる入力インピーダンス接続に適合し、該ドライバの出力端は上記水平ラインの特性インピーダンスに適合する。水平伝送ラインは上記スイッチングエレメントに結合されるので、これらスイッチングエレメントの入力インピーダンスが当該伝送ラインの特性インピーダンスに影響を与え、該特性インピーダンスは実効特性インピーダンスとなる。従って、入力信号の状態を水平伝送ラインの実効特性インピーダンスに対して独立に維持するためには、上記ドライバは上記実効特性インピーダンスに適応化されねばならない。
【０００４】
斯かる解決策は、米国特許第６１７５２３９号から既知である。該既知の解決策によれば、バッファの出力端に結合された伝送ラインを有するような通信システムにおいて、当該伝送ラインの実効インピーダンスを決定するような装置が設けられる。この場合、該装置により提供される情報は、上記バッファの出力インピーダンスを制御するために使用される。該装置は更にコンピュータネットワークにおいて使用され、上記実効特性インピーダンスを決定する処理はコンピュータが始動される時に行われる。ここで、上述した装置はクロスポイント・マトリクス・スイッチング回路には適用可能ではない点に注意すべきである。何故なら、水平に分布された伝送ラインに結合されたスイッチの幾つかがオンとなると共に、他のものはオフとなり、当該水平伝送ラインの特性インピーダンスに影響を与えるからである。整合処理（例えばバッファの出力インピーダンスの伝送ラインの実効インピーダンスへの適応化）は、少なくとも１つのスイッチが状態を変えた場合に行わなければならない。斯かる整合処理は時間の掛かるものであるので、上記方法はＧＨｚ周波数で動作する回路には余り良好に適用し得ない。更に、水平ラインは常にスイッチのみに結合されているので、より簡単な整合方法を適用し得る。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、本発明の目的はクロスポイント・マトリクス回路に使用されるのに適した伝送ライン装置を提供することにある。また、本発明の他の目的は、如何なる入力信号に関しても経路（即ち、入力端から選択された出力端までの道程）に対して大幅に独立した遅延を持つ伝送ライン装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、上記目的は、導入段落で述べたような装置であって、前記複数のスイッチングエレメントの各スイッチングエレメントが、前記実効特性インピーダンスに対して相対的に高い入力インピーダンスと、前記実効特性インピーダンスに対して相対的に高い出力インピーダンスとを有し、前記第１の複数の伝送ラインの各伝送ラインが、前記伝送ラインの実効特性インピーダンスに略等しいようなインピーダンスに更に結合されるような装置において達成される。
【０００７】
スイッチングエレメントが互いから距離Ｄに配置されていると想定すると、伝送ラインの各区域は容量Ｃｄにより特徴付けられる。上記スイッチングエレメントの入力インピーダンスの影響を最小化するには、これらエレメントの入力容量はＣｄより大幅に小さくなければならない。
【０００８】
更に、上記エレメントの入力抵抗は、最悪の場合でも、即ち当該伝送ラインに結合された全てのスイッチがオンである場合でも、該伝送ラインの総インピーダンスが実質的に影響を受けないように、当該伝送ラインの特性インピーダンスよりも大幅に大きくなければならない。当該伝送ライン装置がチップ内に実現される場合、長さＤの部分の特性インピーダンス及び容量は既知であり、上記実効特性インピーダンスの全体の評価をなすことができる。これら状況の下で、上記実効伝送ラインインピーダンスに等しい抵抗が、当該伝送ラインの終端に結合される。
【０００９】
上記スイッチングエレメントの出力端は垂直伝送ラインに結合され、１つの時点では斯かるスイッチングエレメントの１個のみがオンされる。これらの状況下では、他のスイッチングエレメントの出力は当該伝送ラインを介しての信号の伝達に影響を与えてはならない、即ち斯かるスイッチングエレメントの何れも上記信号に対する受信者であってはならない。当然の結果として、上記スイッチングエレメントの出力インピーダンスは当該伝送ラインの実効特性インピーダンスより大幅に大きくなければならない。
【００１０】
本発明の一実施例においては、伝送ライン装置は、スイッチングエレメントとして、切り換え可能な電圧／電流（Ｖ−Ｉ）変換器を有する。該切り換え可能なＶ−Ｉ変換器は、前に提示した如くの前記スイッチングエレメントの条件を満たすような相対的に高い入力インピーダンス及び相対的に高い出力インピーダンスを有する。ここで、上記切り換え可能なＶ−Ｉ変換器は、説明の目的でスイッチングエレメントの一例として選択されたもので、当業者であればトランスインピーダンス増幅器のような高入力インピーダンス及び高出力インピーダンスを有する他のスイッチングエレメントを使用することもできることに注意されたい。
【００１１】
本発明の他の実施例においては、上記複数のスイッチングエレメントは差動的なものとする。このフィーチャは、当該伝送ラインが配置される基板に対するクロストークを低減する。さもなければ、シングルエンド信号が使用される場合、この影響は重大となる。
【００１２】
本発明の他の実施例においては、前記第１の複数の伝送ラインは入力信号に適合させるために第１の複数の入力バッファに更に結合され、前記第２の複数の伝送ラインは前記振り向けられた信号を送出するために第２の複数の出力バッファに更に結合される。これらのバッファは、当該伝送ラインを例えば２ｘ５０オームの外部入力接続に適合させるために有効であり、斯かるバッファの出力インピーダンスは当該伝送ラインの特性インピーダンスと略等しい（significantly equal）。
【００１３】
本発明の他の実施例においては、当該伝送ライン装置は、上記第１の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、上記第２の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有する。当該伝送ライン装置は、更に、上記伝送ラインの第１の部分を結合する第３の複数の遅延エレメント、及び上記伝送ラインの第２の部分を結合する第４の複数の遅延エレメントを有する。上記第１の複数の伝送ラインの何れかのライン及び上記第２の複数の伝送ラインの何れかのラインを介して通過する信号の全遅延は、該信号が上記第１の複数の部分の何れを及び上記第２の複数の部分の何れを通過するかには無関係となる。
【００１４】
非常に高い周波数の、即ちＧＨｚ範囲の入力信号が比較的長い伝送ラインを通過する場合、該入力信号は劣化し、該入力信号の当該装置を経る全遅延は信号経路に、即ち通過する伝送ラインに依存することがわかるであろう。略等しい遅延を得るために、上記伝送ラインは遅延エレメントに結合された伝送ラインの部分を有し、かくして、入力信号の当該装置を経る遅延は該装置を経る経路に対して実質的に無関係となる。
【００１５】
本発明の上述した及び他のフィーチャ及び利点は、添付図面を参照する本発明の実施例の下記の説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明による伝送ライン装置のブロック図を示す。該装置１は、水平ラインとして識別される第１の複数の伝送ライン３０と、垂直ラインとして識別される第２の複数の伝送ライン４０とを有している。該装置１は、更に、水平ライン３０に結合された入力バッファ１０と、垂直ライン４０に結合された出力バッファ２０とを有している。入力バッファ１０は、例えば２ｘ５０オームなる外部結合に整合された入力端と、上記水平ラインの特性インピーダンスに適合された出力端とを有している。出力バッファ２０は、入力端と出力端とを有している。上記入力端で入力された入力信号は再成形され、これらバッファの出力端は例えば２ｘ５０オームなる外部結合に適合されている。当該装置は、更に、複数のスイッチング可能な電圧／電流（Ｖ−Ｉ）変換器５０を有し、これらＶ−Ｉ変換器５０の各々は水平ライン３０に結合された入力端と、垂直ライン４０に結合された出力端とを有している。これらＶ−Ｉ変換器の何れも、２つの二進状態、即ち当該Ｖ−Ｉ変換器が入力端に提供された信号を出力端に伝達するオン状態と、入力端に存在する信号が当該Ｖ−Ｉ変換器の出力端に伝達されないオフ状態とを有する。各水平ライン３０に結合されたｍ個のＶ−Ｉ変換器５０と、各垂直ライン４０に結合されたｎ個のＶ−Ｉ変換器５０とが存在すると考えられる。同一の水平ラインに結合された入力端を有するＶ−Ｉ変換器５０は水平群の変換器と記される。同一の垂直ラインに結合された出力端を持つＶ−Ｉ変換器５０は垂直群の変換器と記す。更に、２つの連続する水平方向の変換器５０の間には物理的距離Ｄが存在し、２つの連続する垂直方向の変換器の間には他の物理的距離Ｄ’が存在すると仮定する。好ましくは、上記バッファ及びＶ−Ｉ変換器５０は差動的であり、当然の結果として、上記水平及び垂直ラインも差動的である。このフィーチャは、当該伝送ラインが配置される基板に対するクロストークを低減することにより信号対雑音比を改善する。シングルエンド信号が使用される場合は、この影響は大きくなる。
【００１７】
１つの時点においては、垂直ラインに結合された１つの垂直方向変換器のみがオンとなり、同時に、水平ラインに結合された少なくとも１つの水平方向変換器がオンとなる。所謂ブロードキャスト結合においては、水平ラインに結合された全ての水平方向変換器がオンとなる。水平ラインにｍ個の全ての水平方向変換器が結合される最悪の場合においては、即ちブロードキャストモードにおいては、当該水平ラインに負荷を掛ける全インピーダンスはＺｉ／ｍとなり、ここで、Ｚｉは何れもの水平方向変換器の入力インピーダンスである。上記水平ラインを介する信号伝送に対する影響を非常に小さくするために、何れもの水平方向変換器の入力インピーダンスも：
Ｚｉ＝１０＊ｍ＊Ｚ０                                        （１）
となるべきである。（１）式において、Ｚ０は上記水平ラインの特性インピーダンスである。残念ながら、（２）式におけるように計算することが可能な寄生容量が常に存在する。
【数１】
2004537229.tif 000003
（２）式において、εｒは上記伝送ラインの材料の非誘電率定数であり、ｃは光速である。水平方向変換器の入力容量の影響を最小化するためには、これら変換器の入力容量Ｃｉは上記容量Ｃｄより小さくなければならない。入力インピーダンスが条件（１）を満足するならば、これら容量の全体としての影響は、水平ラインの特性インピーダンスの修正となり、これが（３）式におけるような実効特性インピーダンスとなる。
【数２】
2004537229.tif 000004
何れの入力信号もの完全さを維持するためには、各水平ラインは上記実効特性インピーダンス６０で終端しなければならない。
【００１８】
図２は、本発明の一実施例による電圧／電流変換器のバイポーラ構成例を図示している。該Ｖ−Ｉ変換器は、エミッタフォロアとして接続されたトランジスタＴ１及びＴ２を用いて実現された入力段を有し、これらトランジスタＴ１及びＴ２は２つの入力端子Inputに結合されている。これらトランジスタＴ１及びＴ２は第１電流源Ｉ１を介して給電されると共に、第２電流源Ｉ２を介して給電されるトランジスタＴ３及びＴ４の差動対に更に結合されている。トランジスタＴ３及びＴ４の該対は、更に、エミッタフォロアとして接続されると共に第３電流源Ｉ３を介して給電されるトランジスタＴ５及びＴ６に結合されている。トランジスタＴ５及びＴ６は、更に、第４電流源Ｉ４を介して給電される他の差動対Ｔ７及びＴ８に結合されている。
【００１９】
トランジスタＴ７及びＴ８は、高出力インピーダンスを持つ差動電流発生器を形成している。該電流発生器の出力電流は、出力バッファ２０の入力端において充分な信号の振れを得るために充分に大きくなければならない。大きな出力電流を供給する場合、トランジスタＴ７及びＴ８の入力容量は大きくなり、同時に入力インピーダンスも相対的に小さくなる。これらの状況下では、上記差動電流発生器の入力端は水平ラインには結合することができない。更に、入力容量及び入力インピーダンスの値の間には、上記Ｖ−Ｉの状態に依存して、即ちＶ−Ｉがオンか又はオフかで大きな差が存在する。これが、エミッタフォロアとして作用するトランジスタＴ５及びＴ６が設けられる理由である。当該Ｖ−Ｉ変換器の入力端において、トランジスタＴ１及びＴ２には、トランジスタＴ７及びＴ８の上記他の差動対の電源電流Ｉ４よりも大幅に小さい電流が供給される。当然の結果として、入力容量は低下される一方、入力インピーダンスは増加される。何故なら、トランジスタＴ１及びＴ２はエミッタフォロアであるからである。上記入力端に到達する差動信号Inputは、トランジスタＴ１及びＴ２を介してトランジスタＴ３及びＴ４の差動対に伝達される。トランジスタＴ３及びＴ４の差動対は、上記入力信号を増幅して、当該Ｖ−Ｉ変換器における損失を補償する。該増幅された信号は、バッファの役割を有するエミッタフォロアＴ５、Ｔ６を介して上記他の差動対Ｔ７、Ｔ８に伝達される。
【００２０】
図３は、本発明の他の実施例により伝送ラインの部分を使用する伝送ライン装置を図示している。当該伝送ライン装置が高周波数アプリケーションで、即ちＧＨｚで使用され、水平及び垂直ラインの寸法が増加する場合、上記ラインの長さを、これらラインのパラメータを実効特性インピーダンスとして一層良好に制御するために制限するのが有効である。伝送ライン装置１は、バッファ７０を介して互いに結合された２つの部分Ｕ及びＵ’を持つ水平ラインを有し、上記部分Ｕ’は該部分Ｕ’の実効特定インピーダンス６０で終端されている。垂直ラインは、他のバッファ７０を介して互いに結合された伝送ラインの部分Ｖ及びＶ’を有している。ここで、上記バッファ７０及び８０は、入力及び出力が上記ラインの入力インピーダンス及び実効特性インピーダンスに各々適切に適合される図２に示す回路のようなものとすることができると指摘しておくべきであろう。更に、上記バッファは、選択された場合にのみ上記ラインに結合され、結果として全体の装置の低電力消費が得られる。
【００２１】
当該装置１の何れの入力端から何れの出力端へ通過する入力信号の時間遅延をも等化するために、２つの付加的なバッファ７１及び８１が追加される。例えば、入力端Ｉ１に供給され、出力端Ｏ１において出力される入力信号は、出力端Ｏｍにおいて出力される同じ信号と略等しく遅延される。上述した２つの信号の間の遅延差はスキューと呼ばれ、多くの状況においては最小化されるのが好ましい。上記付加的バッファ７１及び８１は、当該装置を経る如何なる入力信号の遅延も、信号経路とは実質的に独立したものとなるようにするために追加される。
【００２２】
尚、本発明の保護範囲は本明細書で説明した実施例に限定されるものではないことを注記しておく。また、本発明の保護の範囲は、請求項における符号によっても限定されるものではない。また、“有する”なる文言は、請求項に記載されたもの以外の他の構成部分を排除するものではない。また、単数形の構成要素は、複数の斯かる構成要素を排除するものではない。また、本発明の一部を構成する手段は、専用のハードウェアの形態で、又はプログラムされた汎用プロセッサの形態の両方で実施化することができる。また、本発明は各新フィーチャ又はフィーチャの組み合わせに存するものである。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明による伝送ライン装置のブロック図を示す。
【図２】図２は、本発明の一実施例による電圧／電流変換器のバイポーラ構成例を図示する。
【図３】図３は、本発明の他の実施例により伝送ラインの部分を用いた伝送ライン装置を図示する。
【国際公開パンフレット】
2004537229.tif 000005
2004537229.tif 000006
2004537229.tif 000007
2004537229.tif 000008
2004537229.tif 000009
2004537229.tif 000010
2004537229.tif 000011
2004537229.tif 000012
2004537229.tif 000013
2004537229.tif 000014
2004537229.tif 000015
2004537229.tif 000016
2004537229.tif 000017
2004537229.tif 000018
【国際公開パンフレット（コレクトバージョン）】
2004537229.tif 000019
【国際調査報告】
2004537229.tif 000020
2004537229.tif 000021
2004537229.tif 000022