(57)【要約】本発明はコンピュータ科学に関し、小型高性能コンピューティングシステムの設計に使用することができる。本発明の目的は、ＩＣ実装密度を高め、高性能コンピューティング超小型電子モジュールの組立てにおける手間を軽減することである。多層ハイブリッド電子モジュールは多層配線およびＩＣおよびソケットを取り付けられたバックプレーンを含む。ソケット本体は弾性誘電体の箱であり、その垂直壁にソケットの外側底面のコンタクトパッドに接続された垂直のメタライズされたコンタクトスロットを有する。ソケットに取り付けられるＩＣパッケージは、周囲に筒形リードを持つ剛性外周枠を有する。リードはパッケージの底面に平行であり、同一平面内に存在する。ＩＣパッケージの寸法および形状はソケット空洞のそれらと一致する。ＩＣリードの寸法および位置は、コンタクトスロットのそれらと一致する。またＩＣパッケージは、同じソケットに取り付けられたＩＣ間の適切な間隔のためとソケットからのＩＣの容易な取外しのために隆起タブを有してもよい。ソケット内のＩＣの強制冷却がチップ間の隙間に整列されたソケット本体内の空気通路によって可能である。ソケットコンタクトスロットおよびＩＣリード間のコンタクト面は２つの面に碁盤目状に配置された大きい直径のリードを使用することによって増加されることができる。【選択図】図１
2004516671.tif 000002
【特許請求の範囲】
【請求項１】
バックプレーンの両側の表面に多層配線、チップ、およびソケットが取り付けられた両面バックプレーンを含み、それらのリードがバックプレーンの対応するコンタクトパッドに接続され、各ソケットが相互に積み重ねられた最高Ｋ個までのチップを収容して成る多層ハイブリッド電子モジュールにおいて、ソケット本体が弾性誘電体で箱の形状に作られ、その側壁が垂直バッファおよびコンタクトスロットを有し、各コンタクトスロットの内面がメタライズされかつ該ソケットの外部底面のそれぞれのリードに接続され、隣接スロットによって形成される垂直リブが丸みを付けられた非メタライズ頂部を有してソケットに差し込むときのチップの誘導および配置に備え、ソケットに取り付けられるチップのパッケージがその外周に筒形リードを備えた剛性外周枠を有し、リードの軸がチップの底面に平行でありかつ同一面内にあり、該チップパッケージの寸法および形状が該ソケットの空洞のそれらと一致し、かつ、該チップのリードの寸法および位置が該コンタクトスロットのそれらと一致することを特徴とする電子モジュール。
【請求項２】
該チップのリードが該チップの底面に平行な２つの面に碁盤目状に配置され、異なる面内の隣接コンタクト間の間隔がこれらのリードに対応するスロットによって形成されるリブの厚さより大きく、該リードの直径が対応するスロットの幅より大きく、リードの直径および間隔の増加がソケット内へのチップの差込みを妨げないように選択されることを特徴とする、請求項１に記載のデバイス。
【請求項３】
該チップのパッケージが隆起タブを有し、その形状がソケットからのチップの取外しを容易にするだけでなく、同一ソケット内に積み重ねられたチップ間の間隔をもたらし、該ソケット本体が該チップの強制空冷に備えるためにそのような設置隙間と整列した空気通路を有することを特徴とする、請求項１または２に記載のデバイス。
【発明の詳細な説明】
【０００１】
本発明はコンピュータ科学に関し、小型高性能コンピューティングシステムの設計に使用することができる。
【０００２】
公知のデバイス、多層ハイブリッド電子モジュール（ＲＵ、１７５３９６１）において、各層はベアＩＣが表面に実装された基板を含む。一重ねの基板は永久的にモジュールとして組み立てられ、したがって素子の迅速な再構成および不良部品の交換が不可能になる。
【０００３】
これらの短所は、弾性コネクタを持つ超小型電子モジュールの別の公知の設計によってかなり緩和された（原型については、Ｖｏｚｈｅｎｉｎ，Ｉ．Ｎ．，Ｂｌｉｎｏｖ，Ｇ．Ａ．，Ｋｏｌｅｄｏｖ，Ｌ．Ａ．らのＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  ｅｑｕｉｐｍｅｎｔ  ｗｉｔｈ  ｕｎｐａｃｋａｇｅｄ  Ｉｃｓ，Ｉ．Ｎ．  Ｖｏｚｈｅｎｉｎ編，Ｍｏｓｃｏｗ，Ｒａｄｉｏ  ｉ  ｓｖｙａｚ，１９８５，ｐｐ．５２−５３を参照されたい）。該モジュールの多層構造は、モジュールの外部コネクタに電気的に接続されたバックプレーンの頂面に取り付けられる。該モジュールは、各々周囲の２面に弾性導通リードを持つ幾つかの積み重ねられた基板から成る。基板は１組のスタッドにより一緒に押し込まれ、こうして隣接基板のリード間で電気的接続が行われる。このデバイスの短所は、弾性導通リードの低い信頼性およびその低実装密度である。
【０００４】
本発明の目的は、ＩＣ実装密度を高め、高性能コンピューティングモジュールの組立てにおける手間を軽減することである。
【０００５】
当該問題は、提案する多層ハイブリッド電子モジュールによって解決される。それは、表面に多層配線およびＩＣおよびソケットを実装した両面バックプレーンを含む。それらのリードはバックプレーン上の対応するコンタクトパッドに接続され、各ソケットは相互に積み重ねられた最高Ｋ個までのチップを含む。本発明では、ソケット本体は弾性誘電体の箱であり、その垂直壁に垂直コンタクトおよびバッファスロットを有する。各コンタクトスロットの内面はメタライズされ、ソケットの外側底面の対応するリードに接続される。隣接スロットによって形成される垂直リブは頂部が丸みを付けられ、かつメタライズされず、ソケットに取り付けられるチップの誘導および位置決めに備える。ソケットに取り付けられるＩＣパッケージは、周囲に筒形リードを持つ剛性外周枠を有する。リードはパッケージの底面に平行であり、同一平面内に存在する。ＩＣパッケージの寸法および形状はソケット空洞のそれらと一致する。ＩＣリードの寸法および位置は、コンタクトスロットのそれらと一致する。
【０００６】
さらに、本発明では、ＩＣリードはパッケージの底面に平行な２つの面に碁盤目状に配置することができ、２つの隣接するリード（異なる面内にある）間の距離は、これらのリードに対応するスロットによって形成されるリブの厚さより大きく、リードの直径は対応するスロットの幅より大きい。リードの直径およびリード間の距離の増加は、ソケットへのチップの取り付けを妨げないように選択される。
【０００７】
さらに、本発明では、ＩＣパッケージは隆起タブを有し、その形状は、チップをソケットから取り外すためにそれらを使用することを可能にし、かつ、ソケットに嵌め込まれたチップ間に隙間を形成する。ソケットは、チップの強制空冷に備えるために、これらの隙間のレベルに空気通路を有する。
【０００８】
前記の特徴の組合せは新規性調査で見つからず、重要であり、それらの組合せにより、ＩＣ実装密度の増加および高性能コンピューティングシステムのモジュールを組み立てるときの手間の低減をもたらす。この改良は以下のようにして達成される。
【０００９】
高品質の組立ておよび信頼できるコンタクトのために受入れ可能なリードの最小直径は０．５ｍｍである。コンタクト間の最小間隔も０．５ｍｍである。リードが長さ１ｍｍであり、コンタクトスロットと外面との間のソケット本体の厚さが０．５ｍｍである場合、１つの外部コンタクトの表面積は１．５平方ｍｍである。ほとんどの種類のコネクタ（ブレード、ピン、および弾性）は２．５ｍｍの配置間隔で製造されるので、１つの外部コンタクトの表面積は６平方ｍｍを超える。したがって、前記ソケットの使用により、コンタクトの密度を４倍に増加し、かつ、したがって実装密度を増加することが可能である。
【００１０】
チップのソケットへの取付けは長く複雑な操作を必要とせず、差込みガイドの役割を果たすスロットにチップを差し込むだけでよい。高精度配置はスロット間のリブの頂部の形状によって確保されるので、自動組立ては高精度配置を必要としない。
【００１１】
多層ハイブリッド電子モジュールの設計を図１に示す。
【００１２】
多層ハイブリッド電子モジュール（図１）は、バックプレーンの表面に多層配線、チップ２、およびソケット３が取り付けられた両面バックプレーン１を含み、バックプレーンのそれぞれのコンタクトパッド４にリードが接続され、各ソケット３は相互に積み重ねられた最高Ｋ個までのチップ５を含む。ソケット本体６は弾性誘電体で箱の形状に作られ、その側面は垂直バッファスロット７およびコンタクトスロット８を有する。各コンタクトスロットの内面９はメタライズされ、ソケット底部の外面の対応するリード１０に接続される。隣接スロットによって形成される垂直リブは、頂部が丸みを付けられかつメタライズされず、ソケットへの取付け中のチップの誘導および位置決めに役立つ。ＩＣパッケージ５は剛性外周枠１２を有し、その外周に筒形リード１３を持つ。リードの軸はパッケージの底面に平行であり、同一平面内にある。ＩＣパッケージの寸法および形状はソケット空洞のそれらと一致する。チップのリードの寸法および位置は、コンタクトスロットのそれらと一致する。
【００１３】
ＩＣパッケージ５は隆起タブ１４を持ち、その形状は、チップをソケットから取り外すために使用することができるだけでなく、ソケットに積み重ねられるチップ間の間隔をもたらす。ソケット本体はこれらの隙間に整列した空気通路１５を有し、チップの強制空冷を可能にする。
【００１４】
多層ハイブリッド電子モジュールは、プロセッサが多数の外部接続を特徴とする共同コンピューティングシステムの主要な基礎的要素として使用することができる。例えば、１６の操作ユニットから成る３２ビットプロセッサは、命令およびデータを時間多重化しても、最低１６個の４０ビット経路、すなわち６４０本のデータリードを必要とする。プロセッサチップはバックプレーンの中央に配置することができる。データおよび命令メモリは、プロセッサの周囲に取り付けられた１６個のソケット（バックプレーンの各面に８個ずつのソケット）内に配置することができる。４０個ずつ１６群のコンタクトパッドがこの目的のためにバックプレーンに割り当てられ、ソケットはフリップチップ法を用いてそれらに取り付けられる。各ソケットは４個のメモリチップを収容する。Ｉ／Ｏチップはバックプレーンのプロセッサとは反対側の面の中心に配置される。外部結線はバックプレーンの縁に配置される。モジュールの強制空冷がバックプレーンの両側の２個のファンによってもたらされる。その結果、約６８平方ｃｍの総設置面積を持つ約６６個のチップが約１２６立方ｃｍ（６×６×３．５ｃｍ）の容積に実装される。
【図面の簡単な説明】
【図１】
多層ハイブリッド電子モジュールの設計を示す。
【図１】
2004516671.tif 000003
【国際公開パンフレット】
2004516671.tif 000004
2004516671.tif 000005
2004516671.tif 000006
2004516671.tif 000007
2004516671.tif 000008
2004516671.tif 000009
2004516671.tif 000010
2004516671.tif 000011
【国際公開パンフレット（コレクトバージョン）】
2004516671.tif 000012
2004516671.tif 000013
【国際調査報告】
2004516671.tif 000014
2004516671.tif 000015
2004516671.tif 000016