(57)【要約】要約書なし。【特許請求の範囲】
【請求項１】
第１の基準電圧と関連する制御信号を用いて、第２の基準電圧と関連する駆動出力を切り換える電圧変換回路であって、
（ａ）相補的信号対の一方の信号を制御信号としてそれぞれ受信する一対の引上げ装置と、
（ｂ）前記引上げ装置対の各引上げ装置にそれぞれ直列に接続され、前記引上げ装置の導通状態を表す正のフィードバック信号によりそれぞれ駆動される一対の引下げ装置と、
（ｃ）前記引下げ装置対の各引下げ装置にそれぞれ直列に接続した電流遮断装置であって、少なくとも一方の電流遮断装置が前記引下げ装置を直列に流れる電流を選択的に阻止する制御入力部を有する電流遮断装置とを具える電圧変換回路。
【請求項２】
請求項１に記載の電圧変換回路において、前記第２の基準電圧が前記第１の基準電圧よりも高い電圧変換回路。
【請求項３】
請求項１に記載の電圧変換回路において、前記引下げ装置をそれぞれＮＭＯＳトランジスタとし、前記引上げ装置をそれぞれＰＭＯＳトランジスタとした電圧変換回路。
【請求項４】
請求項１に記載の電圧変換回路において、前記電流阻止装置をそれぞれＰＭＯＳトランジスタとした電圧変換回路。
【請求項５】
請求項１に記載の電圧変換回路において、各引上げ装置のための正のフィードバック信号を、他方の引上げ装置とこれに直列に接続した引下げ装置との間の接続部のノード電圧とした電圧変換回路。
【請求項６】
さらに、前記引下げ装置対用の一対の相補信号を発生するインバータを具える請求項１に記載の電圧変換回路。
【請求項７】
請求項１に記載の電圧変換回路において、前記電流遮断装置対の一方の電流遮断装置が、流れる電流を制限するスタテック制御入力部を有し、他方の電流遮断装置が、流れる電流を選択的に変調する能動制御入力部を有する電圧変換回路。
【請求項８】
請求項１に記載の電圧変換回路において、前記電流遮断装置対の各電圧遮断装置が、前記第２の基準電圧と関連する制御入力信号を有する電圧変換回路。
【請求項９】
さらに、相補的デバイス転送ゲートを具える請求項１に記載の電圧変換回路において、前記引上げ装置対の引上げ装置間の各ノードからの相補的出力と前記引下げ装置とが前記相補的デバイス転送ゲートの入力を駆動する電圧変換回路。
【請求項１０】
請求項１に記載の電圧変換回路において、前記第１の基準電圧を論理回路の電源電圧とし、前記第２の基準電圧を液晶装置の電源とした電圧変換回路。
【請求項１１】
前記制御信号から相補信号を形成するインバータと、
相補的デバイス転送ゲートと、
シリコンの集積回路上に配置され、前記相補間的デバイス転送ゲートにより変調される液晶表示装置とをさらに具え、
前記引上げ装置対の引上げ装置と引下げ装置対の引下げ装置との間の各ノードからの相補的出力対が、前記相補的デバイス転送ゲートの制御入力部を駆動し、
前記引下げ装置対、前記引上げ装置対、前記電流遮断装置対、前記インバータ、及び前記相補的デバイス転送ゲートがシリコン集積回路上に形成されている電圧変換回路。
【請求項１２】
請求項１に記載の電圧変換回路を具えるマトリックス表示パネル。
【請求項１３】
第１の基準電圧と関連する電圧制御信号を変換して第２の基準電圧と関連する駆動出力を切り換える方法であって、
（ａ）一対の枝路を有する回路を設ける工程であって、これら各枝路が、
（ｉ）各枝路が電圧制御信号の相補的成分を受信する引下げ装置と、
（ｉｉ）前記引下げ装置に直列に接続され、導通状態を表す正のフィードバック信号によりそれぞれ駆動される引上げ装置と、
（ｉｉｉ）前記引上げ装置に直列に接続され、各引下げ装置を直列に流れる電流を遮断する制御入力部を有する電圧遮断装置とを具える回路を設ける工程と、
（ｂ）一方電流遮断装置の制御入力部を動作させることにより一方の枝路を流れる電流を選択的に遮断し、他方の枝路を流れる電流を通過させる工程と、
（ｃ）一方の枝路において電流を選択的に遮断する間に、前記電圧制御信号の状態を切り換える工程と、
（ｄ）前記電圧制御信号の状態を切り換えた後、電流を両方の枝路に選択的に流す工程とを具える電圧制御信号変換方法。
【請求項１４】
請求項１３に記載の方法において、前記第２の基準電圧が前記第１の基準電圧よりも高い方法。
【請求項１５】
請求項１３に記載の方法において、前記引下げ装置をそれぞれＮＭＯＳトランジスタとし、前記引上げ装置をそれぞれＰＭＯＳトランジスタとし、前記電流遮断それぞれをそれぞれＰＭＯＳトランジスタとし、前記引上げ装置用の正のフィードバック信号を他方の引上げ装置とこれに直列に接続した引下げ装置との間の接続部におけるノード電圧とした方法。
【請求項１６】
さらに、入力信号を受信する工程と、この入力信号を反転して電圧制御信号の相補的成分を形成する工程とを具える請求項１３に記載の方法。
【請求項１７】
一方の電流遮断装置を制御して部分的導通状態を達成する工程をさらに具える請求項１３に記載の方法。
【請求項１８】
前記引上げ装置と引下げ装置との間の各ノードからの相補的出力対を用いて相補的デバイス転送ゲートを駆動する工程をさらに具える請求項１３に記載の方法。
【請求項１９】
前記電圧制御信号に基づいて液晶表示装置の光学状態を変調する工程をさらに具える請求項１３に記載の方法。
【請求項２０】
さらに、入力信号を受信し、この入力信号をインバータにより反転して前記電圧制御信号の相補的成分を形成する工程と、
相補的デバイス転送ゲートを設け、各枝路の引上げ装置と引下げ装置との間のノードからの相補的出力対が前記相補的デバイス転送ゲートの制御入力部を駆動する工程と、
シリコン集積回路の表面上に液晶表示装置を設ける工程と、
前記相補的デバイス転送ゲートにより液晶表示装置の光学状態を変調する工程とを具え、
前記引下げ装置、前記引上げ装置、電流遮断装置、前記インバータ、及び相補的デバイス転送ゲートをシリコン集積回路にそれぞれ形成する請求項１３に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、電圧変換回路に関するものである。さらに、本発明はこのような電圧変換回路を具えるマトリックス表示パネル、並びに第１の基準電圧と関連する電圧制御信号を変換して第２の基準電圧と関連する駆動出力を切り換える方法に関するものである。
【０００２】
列駆動回路をシリコン表示パネルに集積化することは、表示装置のコストを低減するが、パネルの製造の歩留りが大幅に低下するおそれがある。これは、基板上に不安定な小型の能動回路素子を含む明瞭な結果である。
【０００３】
シリコンに液晶を有する反射型アクティブマトリックス投射表示装置を形成する利点の１つは、ドライバをアクティブマトリックス自身と一体化することができることである。これにより、性能及び信頼性が改善され装置全体のコストが一層安価になる。ディジタル−アナログ変換装置を表示パネルに一体化することにより、純粋にディジタルなインタフェースが形成され、高解像度、高いリフレッシュ速度及び単一パネルカラー順次操作に必要な高データ速度を達成するために従来のアナログデータ入力により課せられる負荷が軽減される。従って、パネル上にディジタルデータ入力を有し必要なディジタル−アナログ変換装置を集積化することは、性能において並びに装置のコストの面において極めて有益である。
【０００４】
勿論、この構成はパネル上の全量の能動回路素子に追加される。一般的に、この構成はダイの大きさに対してはほとんど影響を与えない。ダイの最小の大きさは、アクティブマトリックスの大きさ、液晶セルを封止する縁領域の大きさ及びボンディングパッドの大きさによりほぼ決定される。典型的には、データ変換回路及び駆動回路の大部分は縁の封止領域と一致する。
【０００５】
一方、能動回路領域が大きくなると、製造欠陥が生ずる機会が大幅に増大する。アクティブマトリックス表示パネル装置の場合、大面積のアクティブマトリックスの歩留りはより標準的な回路領域とは異なるものととして評価する必要がある。Ｓ．Ｍ．Ｓｚｅ 編集「ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ 」，ＭａＧｒａｗ−Ｈｉｌｌ，Ｔｏｋｙｏ，１９８３（ＩＳＢＮ ０−０７−０６６５９４）Ｗ．Ｊ．Ｂｅｒｔｒａｍ 著，「Ｙｉｅｌｄ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ 」を参照されたい。また、（Ｂｅｔｔｙ Ｐｒｉｎｃｅ： 「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｍｏｒｉｅｓ」Ｊｏｈｎ Ｗｉｌｅｙ ＆Ｓｏｎｓ Ｌｔｄ．，Ｃｈｉｃｈｅｓｔｅｒ，Ｅｎｇｌａｎｄ， 第２版，１９９１，ＩＳＢＮ０４７１９２４６５２ ）も参照されたい。アクティブマトリックスの画素回路は欠陥に対してあまり影響を受けることない。この理由は、この回路が少数種類の構成素子を比較的低密度で含んでいるからである。さらに、画素欠陥は、画像中に暗点欠陥を生ずるものである限り受け入れることができる。しかしながら、データ変換回路及び駆動回路の欠陥により、１個又はそれ以上の行又は列に故障が発生し、受け入れることができない結果が生じてしまう。従って、データ変換及びドライバ用の密度の高い能動回路領域が増大すると、反対に製造の歩留りが低下しコストが上昇してしまう。
【０００６】
データ変換回路及び駆動回路の歩留りを改善する１つの方法は、これらの回路を多数の同一の回路で構成すること利用することである。これは、欠陥が存在する可能性のある駆動回路に選択的代わることができる付加的な（予備の又は冗長性のある）駆動回路を設けることを意味する。例えば、参考として記載する米国特許第５４６５０５３号、第５７８１１７１号及び第５５５５００１号を参照されたい。この技術は、標準の生産工程における大きなメモリの補修と同等なものである。メモリ装置の場合（米国特許第５５５５００１号参照）、実際の回路の補修は工場での試験中に行われる。試験中に欠陥のある回路が検出され、欠陥を含む回路の機能がプログラム可能な回路ヒューズ（ｆｕｓｅ）により予備の回路と交換される。これは貴重な時間を費やす作業であり、ヒューズプログラムの機械加工の実施は困難なものである。
【０００７】
シリコン上の液晶必要装置において、回路素子は一体化された光シールドにより覆われ、強度の高い投射光によりシリコン中に誘導されるリーク電流に起因する不具合の発生が防止されている。従って、標準のレーザ処理のヒューズプログラミングを実行することは困難なものである。別の理由は、ヒューズを飛散させることは、ダイ表面に損傷を発生し、ダイの上側の液晶の狭いギャップに課せられる厳格な公差を容易に損なうことになる。
【０００８】
従って、表示パネル装置の従来技術は、表示画素自身ではなく欠陥に対して作用するデバイスの駆動回路の量を最小にすること、又はデバイスの後段の製造工程において実施される回路補修作業を実行するのいずれかを教示している。
【０００９】
本発明の目的は、マトリックス表示パネルの実効歩留りを改善することである。この目的は、請求項１及び１２に記載した本発明による電圧変換回路及びこの電圧変換回路を具えるマトリックス表示パネルにより達成される。
【００１０】
マトリックス表示装置の列駆動回路は、各列毎に１個の多数の同一の回路で構成される。ドライバの各ブロック内に少なくとも１個の予備の列ドライバ及び制御回路を設けることにより、当該表示装置は故障した列ドライバを自動的に検出し同定することができ、故障した列ドライバは予備のドライバで機能的に置換される。従って、少数の特別な回路を付加することにより、実効歩留りを改善することができる。
【００１１】
一実施例において、正規の列ドライバの出力は、例えばパワーオンのセルフ試験中又は動作中に連続して予備の列ドライバの出力と系統的に比較されて欠陥のある正規の列ドライバが検出される。エラーが検出された場合、予備の列ドライバはその出力を欠陥のある正規の列ドライバの出力と置換する。第２の実施例において、列ドライバの各隣接する対の出力を同一の入力信号と比較する。試験中の列ドライバはその列から接続解除すると共に、隣接する全ての「上側の」の列ドライバを切り換えて「下側の」隣接する列ドライバの列と関連させる。差がある場合、「上側の」列ドライバは有効に動作しているものとみなし、「下側の」列と置換する。列ドライバが共に同一の出力信号（特定の公差の範囲内において）を発生する場合、スキャン及び試験回路は次の隣接する列ドライバ対の試験を続行し、試験中の列ドライバ以外の全ての「下側の」列ドライバを関連する列に接続する。予備の列ドライバ回路はブロックの「上側」端部に設けられるので、１つの列ドライバの欠陥が同定されると、各列には有効なドライバ回路が与えられる。このようにして、各ブロックの欠陥のあるドライバがデバイスの全体の機能を損なうことが回避される。
【００１２】
本質的に、第１及び第２の技術は、ブロック当たりの予備の列ドライバの数が増大する場合にも拡大される。第１の側面において、各予備列ドライバ回路の出力は個別に多重化して各正規の列ドライバ回路の出力と置き換えることができる。第２の側面において、簡単な隣接する試験は多数の列ドライバ回路についての隣接する試験に拡大する。両方の方法を同時に利用してブロック当たり２個又はそれ以上の予備の列ドライバを設けることができる。
【００１３】
製造の歩留りを大幅に改善する統計学的な基本は、正規の列ドライバにおいてエラーが生ずる可能性は予備の列ドライバ並びにスキャン及び試験回路においてエラーが生ずる可能性よりもはるかに高いことである。例えば、ブロック中１０１個の列ドライバ（１００個は正規の列ドライバであり、１個は予備の列ドライバである）が存在し、各列ドライバが同一の欠陥が発生する確立を有する場合、他の全ての列ドライバが一緒になっている場合に予備のドライバに欠陥が生ずる可能性は高々１％である。スキャン、試験及び置換のための付加的な回路に欠陥が生ずる確立が５％（ドライバ回路自身に対する欠陥が生ずる確立）の場合、歩留りの全体としての改善は列ドライバ欠陥に対して約１８倍になる。上述したように、ウェハの表面積のコストはあまり重要ではない。この理由は、この回路はウェハ領域内に形成されので、回路が小型になってもウェハのサイズが大幅に減少しないためである。
【００１４】
欠陥が生ずる確立及びブロックの大きさ等に応じて、各ブロック毎に複数の予備の回路を設けることが望ましい。この場合、別のオーバヘッド回路及び予備の列ドライバを犠牲にすれば、ブロック中の複数の列ドライバ欠陥を訂正することができる。典型的には、補修回路自身に欠陥が生ずる可能性がありコストもかかるため、複雑になるにしたがって好ましくないものとなってしまう。
【００１５】
従って、好適実施例においては、零個又は１個の欠陥をだけを有可能性があり２個又はそれ以上の欠陥を有する可能性のない大きさのブロックに対して１個の予備の列ドライバを設ける。従って、ブロックの大きさは適切に制限される。しかし、一般的には、ブロックの大きさは別の性能や製造上の制約により制限されるので、スキャン、試験及び置換回路はこれらの制約に適合するように設計する。
【００１６】
本発明による装置は、デバイスのコストや複雑さが増大することなく、シリコン上に形成した反射型液晶表示装置のような一般的なパネル表示装置の実効歩留りを改善することができる。
【００１７】
補修用の予備列ドライバ回路を用いることは、駆動回路が多数のディジタル回路を含む場合に特に有用である。例えば、アナログ基準ランプディジタル対アナログ変換スキムを有する表示パネル装置において、入力ディジタルデータ信号はパネルにおいてアナログ列電圧に変換される。この設計において、全アナログランプ信号は各列期間毎に発生する。各列は、所望のグレイスケールに対応する電圧に達するまで全アナログランプ信号を追跡する。そして、アナログ基準ランプ信号の追従を停止し、行期間の終端に達するまでその電圧を維持する。ディジタルデータはパルス幅変調された信号に変換される。パルス幅変調された信号は、アナログ追跡及びホールドスイッチを表示列と全体のアナログランプ信号との間において制御する。このようにして、ディジタルビデオデータが列のアナログ電圧に変換される。この装置の既知の実施例において、例えば各列ドライバは約３００個の能動トランジスタを有する。
【００１８】
他の既知の列駆動スキムも欠陥による影響を受ける列ドライバを有している。同様に、この技術を用いて、これら他の形式の装置における欠陥を訂正することができる。
【００１９】
本発明は、回路セルフ補修の概念を改善するものである。本発明による装置においては、パワーアップした後直ちに表示パネルの画像が列ドライバ欠陥を瞬間的に示し、故障している駆動回路を自動的に検出し、故障してい駆動回路を予備の回路で置換する。表示装置の用途の場合、セルフ−リペアが素早く例えば１秒の数分の１で行われる限り、回路が誤った動作で始動することも許容される。従って、典型的なメモリや一般的て半導体デバイスとは異なり、顕著なエラーも許容でき、従ってより広い範囲の公差をリアルタイムスキャンで受け入れることができる。
【００２０】
使用中、列駆動回路の欠陥は明らかになり、すなわち欠陥は断続的に検出される。この場合、予備の回路を用いて欠陥のある駆動回路がリアルタイムで置き換えられる。一旦エラーが検出されると、例えばシステムがリセットするまで予備の駆動回路が欠陥の存在する駆動回路にとって代わる。一方、連続する欠陥に対しては列を周期的に再試験することもでき、欠陥が存在しない場合予備の列ドライバを自由にすることができる。
【００２１】
予備の駆動回路又はその関連するスキャン及び試験回路に欠陥が存在する可能性がある。多数（例えば、１個の予備の回路を有するシステムにおいて２個又はそれ以上の）の正規の列ドライバについて試験した結果欠陥が判明した場合このような事態が生じたものと決定又は推定することができる。この場合、試験及びスキャン回路はこの種の事故を決定し、全てのスキャン、試験及び補修動作を中止する。この場合、スキャン及び試験回路は、より多くの列ドライバに欠陥があり補修する必要があること、或いはスキャン及び試験回路自身に欠陥があるかのいずれかを決定する。後者の場合、この試験回路を取り外すことにより、他の機能ブロックを残すことができる。従って、この実施例で用いられる回路は、比較器により駆動され、閾値数以上の欠陥を検出するカウンタを具え、閾値を超える欠陥数を検出した場合スキャン及び試験回路又は予備の列駆動回路自身に欠陥があるものと推定する。
【００２２】
原理的に、列ドライバの各ブロックに対して１個又はそれ以上の予備の列駆動回路を設け、この予備の列駆動回路を簡単な列スキャンスキムと共に用いる。予備の駆動回路はプログラムされて、現在選択された列回路と同一のによりデータがロードされる。データ値を処理した後、正規の出力は予備回路の出力と比較する。予備の回路及び正規の回路が、例えばディジタル又はアナログ比較器により決定される同一の結果を発生した場合、正規の回路は訂正されたものみなされ、当該予備回路は次の列を試験するためにプログラムされる。一方、正規の回路の出力が予備回路の出力に等しくない場合、当該正規の回路は欠陥を有し交換すべきものとみなす。好ましくは、試験期間中、予備の列駆動回路は表示列の出力の駆動を引き継ぐので、正規の回路が故障している場合スキャンが単に中止され、当該予備の駆動回路はその回路構成中の残される。
【００２３】
従って、予備回路が１つしか存在しない場合に、欠陥が存在する列駆動回路が検出されると、欠陥のある列のスキャンが停止され、予備の列回路は欠陥の存在する回路の機能を引き継ぐように、好ましくは永久的に引き継ぐようにプログラムされる。複数の予備回路を利用できる場合、同一のスキャン回路又は各予備の列ドライバについて割り当てられたスキャン回路のいずれかを用いて一連の予備回路を利用して別の列について試験を行う。従って、補修スキムは、冗長回路に入力した入力データを用いて連続的にスキャンし比較することで構成される。予備回路（冗長回路）の出力と正規の回路の出力との間に差異が判明した場合、故障している回路を予備回路で置き換える。
【００２４】
好ましくは、予備の列ドライバは、スキャン、試験及び置換の作用を除き正規の列ドライバとほぼ同一とする。一方、デバイス性能を改善する機能又はパラメータを発揮することも望ましい。例えば、上述した第１の実施例の予備の列ドライバは、マルチプレクサ及びスイッチ回路に起因する高い負荷的な出力を駆動する必要がある。従って、予備の駆動回路はこの増大した出力負荷に適合するように適切に構成する。
【００２５】
典型的な実施において、複数の列を駆動する各回路ブロック毎に予備回路を存在させる。このブロックと予備回路は複数回駆動してパネルの全ての列を駆動する。ブロックの大きさは、レイアウト、ルーチング数及び歩留り統計に依存する。１つのブロック当たり１００列程度の典型的なブロックサイズの場合、ブロック当たりの予備回路及び関連するスキャン機構の領域は高々数％である。スキャンニング制御ロジックの一部は、実際の欠陥検出及びスキャン停止機構が各ブロックに対して局所的である限り、並列の全てのブロックに対して全体として構成することができる。
【００２６】
メモリの補修で用いられる技術とは異なり、アクセスマトリックス自身の欠陥が存在する列又は行を周辺に位置する予備の列又は行で交換することはできない。画像は空間的に構成する必要がある。従って、マトリックス必要パネルの補修は駆動回路自身に集中する。従って、列回路が互いに独立していることが重要である。ある列駆動回路が故障している場合、それは他の列駆動回路の機能に影響を与えることはない。
【００２７】
例えば、入力部から列回路へのデータの分配は、シフトレジスタ方位ではなく好ましくはバス方位とする。シフトレジスタを用いる構成の場合、シフトレジスタの単一の素子が故障していると、その故障出力がシフトレジスタ鎖の全ての順次のレジスタを通過する。他方において、データバスの単一の受信素子が故障している場合、その故障は、一般的には他の受信素子の機能に影響を与えない。この特性は、バス方位データ分布に対してシフトレジスタ方位のデータ分布の場合よりも一層優れた補修性能をもたらすことができる。
【００２８】
実施において、スキャン及び試験回路は、スター型のアーキテクチャを用いることにより中央制御化することができる。或いは、当該回路の一部は分布させることができる。例えば、各正規の列ドライバと共同して比較回路を設け、ブロック毎に誤り検出を行うことができ、これにより複雑なマルチプレクサの必要性が低減される。勿論、比較回路における欠陥はシステムの動作に反対の作用を及ぼすので、可能な有効ゲインを制限することになる。
【００２９】
列ドライバに対するデータ分布のバストポロジーに関して、本発明の実施例は、入力データバスに接続されたドライバアレイにおいて単一の選択パルスをシフトするシフトレジスタを形成する。これは極めて簡単であり領域を有効に活用する解決策であり、しかも小さくなるため欠陥が存在する可能性も低減し、少なくとも各データビット用のシフトレジスタに欠陥が存在する可能性よりも欠陥が存在する可能性は一層低減する。この単一の選択パルスを用いる予備挿入スキムにおいて、例えば第１の実施例においては、予備の列ドライバ回路は単にカウンタによりトリガされ、当該カウンタは試験される列ドライバのトラックを維持して同一の入力データバスからのデータを復帰する。例えば、第２実施例による列シフト補修スキムにおいて、欠陥が存在する列は単にスキップされるだけであ。
【００３０】
試験中の列ドライバの出力を比較する比較器及び予備の列ドライバは標準の形式のものとすることができ、電子装置の集積化された部分として或いは個別の素子として設けることができる。或いは、種々の簡単化する推定を適用して比較器の複雑性を軽減し及び／又は集積化された比較器の製造に用いられる製造プロセスとの互換性を増大することができる。列ドライバ回路は、典型的にはデュアル電圧回路、表示用の画像信号を発生する論理レベル回路、及び表示画素を変調するように構成した高電圧回路とする。例えば、高電圧出力は、例えば１２〜２０ＶＰＰの電圧とする。列ドライバ回路の複雑性の大部分は画像信号の論理処理にあり、高電圧で動作する比較的少数のデバイスだけに存在し、従って比較的大きな特徴を有しある種の欠陥に対して比較的感度が低いので、比較器は論理処理の後段で動作する論理レベルディジタルデバイスとすることができる。比較器が媒介電圧出力駆動信号自身で動作する場合、マルチプレクサ及び比較器を含む試験回路及び関連する回路もこの種類の信号を処理することができる。例えば、切り換えキャパシタ設計を設けることができる。ある表示パネル設計はフルディジタル画像信号処理を行い、各画素にディジタル信号を供給して画像表示を制御する。従って、試験回路がアナログ素子又は媒介電圧素子を含むことは必ずしも必要ではない。
【００３１】
ある環境下においては、電圧変換回路は欠陥が存在する可能性が低いので、列ドライバのスキャン、試験及び置換は、電圧変換回路の制御入力部に対する予備の列ドライバの出力を置き換える論理電圧レベル部分でだけ行うことができる。この場合、列ドライバの回路の試験及び比較は純粋のディジタル処理であり、例えば信号の差異を形成するエクスクルーシブＯＲ（ＸＯＲ）型のゲート又は検出器だけが必要となる。
【００３２】
列駆動回路のアナログ出力をモニタ及び試験するのに有用で適切な場合、試験自身がアナログ電圧を試験する必要はない。例えば、各列ドライバ回路はランプ及びホールド信号を発生するので、この信号の特性タイミングを試験中の列ドライバのアナログ出力から取り出しこの信号自身のアナログレベルの代用信号として用いることができる。これは、列ドライバ出力が正規のタイミング特性を維持せず従ってほぼ欠陥が存在する場合に有用である。従って、比較器は、試験の状況に応じてアナログ装置、ディジタル−アナログハイブリッド装置、又はディジタル装置とすることができるものと理解される。
【００３３】
本発明は、列ドライバを表示マトリックスパネルに集積化したシステムだけに限定されるものではない。すなわち、本発明は、駆動電子回路が表示装置に集積化されずシンタフェースを介して接続されている他の形式の表示システムにも適用される。従って、本発明により、集積化された駆動マトリックス表示システム及び個別の駆動マトリックス表示システムの両方について自動試験及び補修を行うことができる。
【００３４】
本発明の別の目的は、マトリックス表示パネルの実効歩留りを改善する方法を提供する。この目的は、請求項１３に記載の本発明による方法により達成される。
【００３５】
本発明のこれらの及び他の特徴は、以下の説明及び特許請求の範囲並びに添付図面により明らかにする。
【００３６】
本発明の理解を一層良好なものとするため、発明の詳細な説明と共同する図面を参照する。
【００３７】
以下図面に基づいて本発明を詳細に説明する。尚、図面中対応する参照する符号は対応する構成要素を示す。
【００３８】
実施例１
本発明の第１の実施例においては、図２に示すように、列ドライバ１１のブロックに対して予備の列駆動回路１０を設ける。各列駆動回路１２は比較的標準的なものであり、図１に示すように、データ入力レジスタ１と、シャドウレジスタ２と、ディジタル比較器３と、セット−リセットフリップフロップ４と、電圧変換器５と、トラック−ホールドスイッチ６とを有する。入力データバス１３はグレイスケールの入力データ信号を各列駆動回路１２に供給する。入力データは、ライン期間の残余期間中にラインレジスタ１に記憶する。ライン期間の終端において、全ての列に適当なグレイスケールの入力データが供給されると、これらのデータは全体水平同期パルス１６により制御されるシャドウレジスタ２に転送される。シャドウレジスタ２からのデータが全基準計数値７に等しい場合、ディジタル比較器３はセット−リセットフリップフロップ４をクリァし、列ドライバ回路１２が追跡終了状態又はホールド状態であることを知らせる。各ライン期間の開始時において、全体についての「追跡開始」信号８がセット−リセットフリップフロップ４を「追跡（ｔｒａｃｋｉｎｇ）」状態に設定する。このようにして、シャドウレジスタ２、ディジタル比較器３及びセット−リセットフリップフロップ４が ２進グレイスケールデータをパルス幅変調された制御信号に変換する。電圧０００００００回路５は、例えば５ボルトの論理電圧レベルを有する変調れさた制御信号を例えば１２〜２０ＶＰＰの論理電圧レベルを超える最大値を有するアナログ電圧に変換する。追跡及びホールドスイッチ６はパルス幅変調された制御信号により制御され、適切なグレイスケールに整合するまでアナログランプ信号９を列に移行させる。
【００３９】
データクロック１４、水平同期パルス１６及びシフトレジスタ１５は各列駆動回路１２に必要なアドレス信号を発生して適当なデータ信号を選択的に読み出す。水平同期パルス１６はカウンタ１７に入力信号を供給する。各列ドライバ１２により発生した出力はマルチプレクサ回路１９により試験ライン１８に対して（ｎ：１）に多重化され、さらに試験期間中列駆動回路２３の列駆動ラインに対して予備の列ドライバ１０の出力２１を用いてマルチプレクサ回路２０により（２：１）に多重化される。列の試験期間中、マルチプレクサ１９，２０は適切に制御され、試験期間中列駆動回路２３の出力は試験ライン１８に対して多重化されて比較器２５に供給され、その出力は試験スキャンコントローラ２４により受信される。予備の列駆動回路１０の出力を用いて、試験期間中列駆動回路２３に対応する列２２を駆動する。
【００４０】
マルチプレクサ１９及び２０は、シフトレジスタ２６を通る試験スキャンコントローラ２４からの制御信号により駆動される。試験スタートパルス２７も試験スキャンコントローラ２４により供給される。
【００４１】
試験スキャンコントローラ２４及びカウンタ１７はスキャン及び試験を制御する。予備の列駆動回路１０は試験中の列ドライバのデータ値を並列に出力する。試験中の列ドライバの出力は、マルチプレクサ１９，２０のスイッチにより試験ライン１８に対して多重化する。列ドライバ１２の出力はアナログ電圧（例えば、１２〜２０ＶＰＰ）であるので、一般的にマルチプレクサ１９，２０は転送ゲートとして配置した相補的なトランジスタ対を有する。多重化されたライン１８の出力はアナログ比較器２５に供給され、予備の列ドライバ１０の出力２１と比較する。電圧変換器５及び追跡ホールドスイッチ６に起因する歩留り損失が比較的少ない場合、全体の補修スキムは論理レベルだけで実行することができる。例えば、ディジタルの場合、マルチプレクサ、ディジタル試験比較器及び予備回路は全て各列管理のセット−リセットフリップフロップ４からの論理出力で動作する。
【００４２】
試験中の列駆動回路２３に欠陥があると比較器２５が決定した場合、スキャン動作は中止され、試験中の列駆動回路２３は予備の列駆動回路１０と機能的に置き換えられる。試験中の列駆動回路２３に欠陥が存在しないと比較器２５が決定した場合、スキャン動作は続行され隣接する列駆動回路１２が予備の列駆動回路１０に対して試験される。このプロセスは全ての列駆動回路１２が試験されるまで続行され、欠陥が存在する列駆動回路１２が識別されるまで連続的に繰り返される。
【００４３】
実施例２
図３は本発明の第２の実施例を示す。第２の実施例では、予備の列駆動回路３０を列ドライバ３２内に設ける。列ドライバ３２は、実施例１で説明され図１に示す列駆動回路１２と同様である。
【００４４】
データバス３４はデータ制御信号を各列ドライバ３２に供給する。データクロック３５、水平同期パルス３６及びシフトレジスタ３７は各列駆動回路３２に対する必要なアドレス信号を発生して適当なデータ信号を選択的に読み出す。水平同期パルス３６は試験スキャンコントローラ３８に入力信号を供給する。各列ドライバ３２から発生した出力は、マルチプレクサ回路４０により試験ライン３９に対して（ｎ：１）に多重化され、さらにマルチプレクサ回路４１により隣接する列ドライバ３２の出力信号を用いて列ドライバ３２の各列駆動ライン４２に対して（２：１）に多重化する。比較的簡単な比較器４７を各列駆動回路３２に対して設け、この比較器４７は隣接する列駆動回路３２の出力とリンクさせる。比較器４７は、例えばセットリセットフリップフロップ４からのデータに対して作用する論理レベルのディジタル装置とすることができ、或いは追跡及びホールドスイッチ６の出力に対して作用する媒介アナログ電圧装置とすることができる。
【００４５】
試験スキャンコントローラ３８はスキャン及び試験を制御する。１組の隣接する列駆動回路４３，４５は同一の列データ値を出力する。列駆動回路４３の試験中、マルチプレクサ４１，４１は試験スキャンコントローラ３８により適切に制御され、試験中の列駆動回路４３の試験を隣接する列駆動回路４５の出力と比較する比較器４４の出力をマルチプレクサ４０により試験ライン３９に対して多重化する。隣接する列駆動回路４５の出力を用いて試験中の列駆動回路４３に対応する列４６を駆動する。マルチプレクサ４０及び４１は、シフトレジスタ３７を通過する試験スキャンコントローラ３８からの制御信号により駆動する。比較器４４の出力がディジタル信号であるため、マルチプレクサ４０は例えば論理電圧レベルで駆動する簡単なＮＡＮＤゲートとすることができる。
【００４６】
試験中の列駆動回路４３に欠陥があると比較器４４が決定した場合、スキャン動作は中止され、列駆動回路４３は予備の列駆動回路４５と機能的に置き換えられる。この場合、予備の列駆動回路３０を用いてブロックの最新の列３３を駆動する。試験中の列駆動回路４３に欠陥が存在しないと比較器４４が決定した場合、スキャン動作は続行され隣接する列駆動回路４５が隣接する列駆動回路４８に対して試験される。このプロセスは全ての列駆動回路１２が試験されるまでシリアルに続行され、欠陥が存在する列駆動回路１２が識別されるまで連続的に繰り返される。
【００４７】
実施例１と実施例２との間の原理的な差異を説明するため、これらの動作を以下のように説明することができる。実施例１においては、欠陥が存在する回路は予備の回路で置換される。実施例２においては、欠陥が存在する回路はどちらかと云うとスキップされ、各順次の列はその前の列を置換する。
【００４８】
上述した詳細な説明は、種々の実施例に適用される本発明の基本的に新規な特徴を示し指摘したものであり、本発明の精神から逸脱しない範囲において当業者にとって形態、装置の細部及び図示の方法について種々の省略、変更及び変形が可能であると理解される。従って、本発明の全範囲は添付した特許請求の範囲から決定すべきである。
【図面の簡単な説明】
【図１】列ドライバ回路のブロック図を示す。
【図２】本発明の第１の実施例を示す。
【図３】本発明の第２の実施例を示す。
【国際公開パンフレット】
2004511022.tif 000002
2004511022.tif 000003
2004511022.tif 000004
2004511022.tif 000005
2004511022.tif 000006
2004511022.tif 000007
2004511022.tif 000008
2004511022.tif 000009
2004511022.tif 000010
2004511022.tif 000011
2004511022.tif 000012
2004511022.tif 000013
2004511022.tif 000014
2004511022.tif 000015
2004511022.tif 000016
2004511022.tif 000017
2004511022.tif 000018
2004511022.tif 000019
2004511022.tif 000020
2004511022.tif 000021
【国際公開パンフレット（コレクトバージョン）】
2004511022.tif 000022
【国際公開パンフレット（コレクトバージョン）】
2004511022.tif 000023
2004511022.tif 000024
2004511022.tif 000025