(57)【要約】【課題】  非常に小型で、かつＯＮ抵抗とゲート電荷が低く、電流の利用効率が高いパワーデバイスを提供する。【解決手段】  ダイ表面の凹部において、フィールド酸化膜を有し、かつ能動素子が形成される終端構造を形成する工程と、主たる酸化工程が終了した後、ソース領域を形成する工程によって、多様なトレンチを有し、小型で、特性が良好な半導体装置を製造する。
2006509350.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型のチャネル収容層を有する、半導体材料からなるダイを用意する工程と、
前記チャネル収容層上に、酸化抑制材の層を形成する工程と、
前記チャネル収容層に、トレンチを形成する工程と、
前記トレンチの周囲に、前記半導体材料の表面を露出させた終端構造用凹部を形成する工程と、
前記各トレンチの側壁と底部に、もう一つの酸化抑制材の層を形成する工程と、
前記終端構造用凹部における露出した半導体材料の表面に、酸化膜を成長させる工程とを含む半導体装置の製造方法。
【請求項２】
前記チャネル収容層上に、酸化抑制材の層を形成する工程の前に、このチャネル収容層に、第２の導電型のチャネルドーパントをインプラントする工程と、前記チャネル収容層上に、酸化抑制材の層を形成する工程の後に、前記チャネルドーパントを拡散させる工程をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記トレンチの底部から、酸化抑制材を除去する工程と、このトレンチの底部に酸化膜を形成する工程と、前記トレンチの側壁から、酸化抑制材を除去する工程と、このトレンチの側壁に、ゲート酸化膜を形成する工程をさらに含み、前記トレンチ底部の酸化膜を、前記ゲート酸化膜よりも厚く形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記各トレンチに、ゲート電極を形成する工程と、このゲート電極上に、絶縁層を形成する工程と、前記チャネル収容層におけるチャネル領域に、第１の導電型のドーパントをインプラントする工程をさらに含むことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記トレンチを充填し、かつ前記終端構造用凹部における酸化膜の上まで延びるように、前記ゲート電極を蒸着によって形成する工程と、このゲート電極が、前記トレンチの内部と前記終端構造用凹部にのみ残存するように、ゲート電極を形成している材料を除去する工程をさらに含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記トレンチと終端構造用凹部を覆うように低温酸化膜を形成する工程と、この低温酸化膜が、前記ダイにまで延びる孔を有し、かつ前記ゲート電極上に残存するように、低温酸化膜をパターン付けする工程と、前記トレンチに隣接して第１の導電型の導電領域を形成するために、前記第１の導電型のドーパントを拡散させる工程をさらに含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記低温酸化膜をパターン付けする工程は、この低温酸化膜上に、前記孔を形成するために除去されるべき領域を識別するための開口を有するマスクを形成する工程を含み、この方法は、前記マスクの下方において、この低温酸化膜の一部を横方向に除去する工程と、ついで、前記孔を形成するため、この低温酸化膜を垂直方向に除去する工程をさらに含み、前記孔は、前記ダイの方向に向かって先細りとなっていることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記トレンチに隣接する第１の導電型の導電領域まで延び、かつこの導電領域と電気的な接触をなす接触層を形成する工程をさらに含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記孔は、前記チャネル収容層におけるチャネル領域を露出させていることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１０】
前記孔によって露出されているチャネル領域におけるドーパントの濃度を高めるため、このチャネル領域に第２の導電型のドーパントをインプラントする工程をさらに含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記チャネル領域を露出させるくぼみを形成するため、前記孔の底部に位置するダイの一部を除去する工程をさらに含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記孔によって露出されているチャネル領域におけるドーパントの濃度を高めるため、このチャネル領域に第２の導電型のドーパントをインプラントする工程をさらに含むことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記酸化抑制材として窒化物を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１４】
前記チャネル収容層は、単一の層をなす第１の導電型の基板上に形成された第１の導電型のエピタキシャル層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１５】
前記半導体装置はＭＯＳＦＥＴであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１６】
第１の導電型のチャネル収容層を有する、半導体材料からなるダイを用意する工程と、
前記ダイに、前記チャネル領域を貫通する少なくとも１つのトレンチを形成する工程と、
前記トレンチに、ゲート構造を形成する工程と、
前記チャネル領域におけるトレンチの各側面に隣接する、第１の導電型の導電領域を形成する工程とを含むＭＯＳゲート半導体スイッチング装置の製造方法。
【請求項１７】
前記導電領域を形成する工程は、前記チャネル領域に第１の導電型のドーパントをインプラントする工程と、前記ダイ上に、前記導電領域を外部と電気的に接続させうる金属製接触層を形成するためのマスクを形成する工程と、前記導電領域を貫通して前記チャネル領域に達するくぼみを形成するために、前記マスクを用いてエッチングを行う工程と、前記くぼみの底部に第２の導電型のドーパントをインプラントする工程と、前記導電領域を形成するため、前記第１の導電型のドーパントを拡散させる工程とを含むことを特徴とする請求項１６記載のＭＯＳゲート半導体スイッチング装置の製造方法。
【請求項１８】
前記トレンチの側壁に酸化抑制材の層を形成する工程と、前記トレンチの底部に厚い酸化膜を形成する工程をさらに含むことを特徴とする請求項１６記載のＭＯＳゲート半導体スイッチング装置の製造方法。
【請求項１９】
前記ダイに、凹部をもつ終端構造を形成する工程を含むことを特徴とする請求項１６記載のＭＯＳゲート半導体スイッチング装置の製造方法。
【請求項２０】
前記ゲート構造は、前記導電層を形成する前に熱酸化により形成される絶縁層によって、前記トレンチの側壁から電気的に絶縁されているゲート電極を含むことを特徴とする請求項１６記載のＭＯＳゲート半導体スイッチング装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【０００２】
本出願については、米国仮特許出願第60/415,302号（２００２年９月３０日出願，発明の名称；「電気的接触用のトレンチを含むＭＯＳＦＥＴにおける自己整合型ソース領域」）、および米国仮特許出願第60/444,064号（２００３年１月２９日出願，発明の名称；「ＤＣ−ＤＣコンバータ用のトレンチを含むＭＯＳＦＥＴ製造技術」）に基づく優先権を主張する。
【背景技術】
【０００３】
より効率的なパワーサプライと、より長く持続する電池式電子装置への要求が高まっていることから、当業者にとって最も興味深い領域の一つであるパワーコントロールシステムにおける効率化が図られている。このため、パワーコントロールシステムに用いられるパワーＭＯＳＦＥＴのような離散型パワーデバイスにおいても、その特性を改善する努力が、継続的に払われ、半導体装置メーカーに対して、ＯＮ抵抗とゲート電荷が低く、電流の利用効率が高いデバイスを開発するよう促している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、非常に小型で、ＯＮ抵抗とゲート電荷が低く、電流の利用効率が高いパワーデバイス製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の方法によって製造されるパワーＭＯＳＦＥＴは、多様なトレンチを有する。すなわち、このパワーＭＯＳＦＥＴにおける能動領域は、単一の層をなす半導体基板上に成長させたエピタキシャル層に形成され、かつゲート構造を支える複数のトレンチを含む。能動領域の周囲には、終端構造が設けられている。能動領域の周囲の凹部に形成される終端構造は、凹部の表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される導電層と、この導電層上に低温で形成される低温酸化膜とを含んでいる。低温酸化膜の上には、接触層を形成し、低温酸化膜を隔てて、導電層と電気的に接続させることもできる。
【０００６】
終端構造は、パワーＭＯＳＦＥＴの終端領域における電界のクラウディング(crowding)を顕著に低減させることから、デバイスの絶縁破壊電圧と耐久性のいずれかを犠牲にしてガードリングを埋め込むという事態を回避することができる。この終端構造におけるアバランシェ効果によるエネルギーは、ＤＰＡＫ（ディスクリートパッケージング）におけるダイの場合、一般に１Ｊである。
【０００７】
終端構造におけるフィールド酸化膜は、終端領域の凹部がエッチングされた後に、例えばＬＯＣＯＳ（シリコンの局所酸化）プロセスによって成長させる。フィールド酸化膜は、ダイの表面より下方に位置するため、能動領域におけるトレンチのリソグラフィー段階におけるウエハの平面性は、著しく改善される。この結果、トレンチの大きさを２０％程度縮小することが可能となる。
【０００８】
トレンチが小型化すると、トレンチの密度を高くすることができ、ゲート電荷、特にＱGDとＱSWITCHを低く保ったまま、チャネル密度を増大させることが可能となる。また、デバイスの性能向上に加えて、チャネルの深さを浅くすることもできる。
【０００９】
本発明の方法は、高温過程が終了した後に、ソース領域を形成する工程を含む。このため、ソース領域は最小限のものとなり、チャネル領域の深さは浅く、したがって、デバイスのチャネルも短くすることができる。チャネルが短くなると、デバイスのＯＮ抵抗が改善される。さらに、チャネルが短いと、公知のデバイスに比して薄いエピタキシャル層が要求されるため、デバイスに共通の導電領域が短くなり、ＯＮ抵抗値を低下させるだけでなく、デバイスの製造コストが節減される。
【００１０】
本発明の方法は、次のような特徴を有する。
−終端領域の凹部と能動領域におけるトレンチを、窒化膜の硬いマスクで区画する。
−チャネルのドーパントを、酸化膜をスクリーンとして、エピタキシャル層にインプラントする。
−能動領域におけるトレンチの底部に、厚い酸化膜を形成する。
−ゲート構造を形成した後に、ソース領域を形成する。
【発明の効果】
【００１１】
本発明の方法によれば、パワーデバイスが顕著に小型化し、かつＯＮ抵抗とゲート電荷が低く、電流の利用効率が高いパワーデバイスが得られる。その結果、本発明の方法によって製造されるパワーＭＯＳＦＥＴのようなデバイスは、好ましくない熱の発生を防ぎつつ、高い周波数（例えば１MHz）の下で用いることができる。したがって、本発明の方法によって製造される半導体装置においては、パワー変換効率が改善される。
【発明を実施するための最良の形態】
【００１２】
上記以外の本発明の特徴と効果は、添付の図面を参照して行う以下の説明から明らかになると思う。
【００１３】
図１ａに示すように、本発明に係る半導体装置は、シリコン製のダイ（ウエハを賽の目状に切断したもの）５に形成され、第１の導電型のドレーン領域10と、第１の導電型とは反対の導電型を有するドーパントがわずかにドープされたチャネル領域12とを含んでいる。
【００１４】
この半導体装置は、ダイ５の表面からドレーン領域10にかけて延びる複数のトレンチ14を有している。トレンチ14の内部には、ドーパントを含むポリシリコン等の導電性材料によって、ゲート電極16が形成されている。ゲート電極16は、酸化膜18によって、チャネル領域12から電気的に絶縁されている。
【００１５】
各トレンチ14の側壁には、酸化膜18が形成されている。また、各トレンチ14の底部には、厚い酸化膜15が形成されていることに留意すべきである。
【００１６】
各トレンチ14の両側には、チャネル領域12の厚さよりも薄い自己整合型のソース領域20が形成されている。このソース領域20は、ドレーン領域10と同じ導電型のドーパントによってドープされている。
【００１７】
各ゲート電極16の表面には、ゲート絶縁膜22が形成されている。また、ゲート絶縁膜22の表面には、低温酸化膜24が形成されている。各ソース領域20に隣りには、チャネル領域12と同じ導電型のドーパントによって高濃度にドープされた接触領域26が、チャネル領域12の表面から、ソース領域20よりも浅い深さまで形成されている。接触領域26は、ダイ５の表面におけるくぼみの底部に位置している。
【００１８】
ソース接触層28は、通常アルミニウム合金製で、ソース領域20および接触領域26とオーミック接合をなし、ソース領域20および接触領域26を短絡させている。
【００１９】
ダイ５のソース接触層28と反対側の表面には、ドレーン領域10とオーミック接合をなし、三元合金、または他の半田付け可能な電気接触用金属からなるドレーン接触層30が形成されている。
【００２０】
図１ｂに示すように、本発明の第２の実施形態に係る半導体装置においては、ダイ５の表面に、高濃度にドープされた接触領域26が形成されている。
【００２１】
図１ａと図１ｂは、本発明の方法によって製造される半導体装置の一部のみを示している。当業者であるならば、実際の半導体装置においては、能動領域は、非常に多くのトレンチ14を含むことが理解できるはずである。
【００２２】
図１ａと図１ｂに示す半導体装置は、多様なトレンチを含みうる。トレンチを含む半導体装置は、酸化膜18に隣接する領域を避けて、ゲート電極16に電圧を印加し、ソース領域20をドレーン領域10と電気的に接続することによって作動する。この半導体装置は、Ｎチャネル型であるが、各領域におけるドーパントの導電型を反対のものにすることによって、Ｐチャネル型の半導体装置とすることもできる。
【００２３】
ダイ５は、好ましくは、単一の層をなすシリコン基板２から形成される。このダイの表面には、エピタキシャル層を成長させる。トレンチ14は、このエピタキシャル層に形成される。ドレーン領域10の作用は、基板２とチャネル領域12の間に位置するドリフト領域４に基づくものである。当業者であれば、他の材料または構造を有する半導体のダイであっても、本発明の技術的範囲を逸脱しない範囲で用いうることを理解できると思う。
【００２４】
図１ａに示す半導体装置は、以下の工程に従って製造される。
【００２５】
図２ａに示すように、シリコンダイ５のエピタキシャル層３上には、最初に、第１の導電型のドーパントによってドープされたパッド酸化膜32が形成される。図示の実施形態においては、第１の導電型のドーパントは、Ｎ型ドーパントである。ついで、浅いチャネルインプラント領域34を形成するために、第１の導電型と反対の導電型（Ｐ型）のドーパントが、パッド酸化膜32を通してインプラントされる。チャネルインプラント領域34は、この後、チャネル領域12（図１ａまたは図１ｂ参照）となるが、この過程については後述する。
【００２６】
図２ｂに示すように、パッド酸化膜32の上には、窒化膜36が蒸着される。窒化膜36の上には、終端領域40のみを露出させて、フォトレジスト38からなる能動領域用のマスクが、蒸着されている。
【００２７】
図２ｃに示すように、フォトレジスト38をマスクとして用いることにより、終端領域において、凹部42が、例えば公知のドライエッチングや、他の適当なエッチング方法によって形成される。ついで、フォトレジスト38は除去され、浅いチャネルインプラント領域34におけるドーパントは、図２ｄに示すチャネル領域12を形成するために、拡散される。図示していないが、終端領域における凹部42は、能動領域の周囲に設けられることに留意するべきである。
【００２８】
図２ｅに示すように、終端領域の凹部42には、フィールド酸化膜44が形成される。
【００２９】
図２ｆに示すように、窒化膜36とフィールド酸化膜44の表面には、トレンチを形成するためのマスク46が蒸着される。マスク46には、後にダイ５に形成するトレンチ14（図１ａまたは図１ｂ参照）の位置が分かるように、開口48が設けられている。
【００３０】
ついで、図２ｇに示すように、ダイ５の開口48の位置に、トレンチ14が形成される。トレンチ14は、ドライエッチングによって形成され、ダイ５の表面から、チャネル領域12を経て、ドリフト領域４の所定の深さまで延びている。トレンチ14は、ドリフト領域４の下方まで延ばすことも可能である。また、トレンチ14は、ＯＮ抵抗を減らしうるという点で、平行なストライプ形状が望ましいが、六角形状や他の形状にすることも可能である。
【００３１】
トレンチ14を形成した後は、トレンチ14の側壁と底部に犠牲酸化膜を成長させ、ついでエッチングする。この後、トレンチ用マスク46を除去する
【００３２】
次に、図２ｈに示すように、トレンチ14の内部に、パッド酸化膜32を形成する。ついで、トレンチ14の内部にまで侵入するように、窒化膜36を蒸着する。
【００３３】
図２ｉに示すように、各トレンチ14の底部における窒化膜36の一部を、例えばドライエッチングによって除去し、各トレンチ14の底部に、厚い酸化膜15を成長させる。各トレンチ14の側壁に蒸着されている窒化膜は、各トレンチの底部における厚い酸化膜の成長を可能にし、かつトレンチ14の側壁上での酸化膜の成長を妨げる酸化抑制材である。その結果、各トレンチ14の側壁は、非常の薄い酸化膜で覆われ、他方、各トレンチの底部は、厚い酸化膜15が存在するために、十分に絶縁される。
【００３４】
次に、図２ｊに示すように、トレンチ14の側壁を覆う窒化膜36の一部を、例えばウェットエッチングによって除去し、ついでゲート酸化膜18を各トレンチ14の内部に成長させる。この後、ポリシリコン50を、トレンチ14を埋め尽くすように蒸着する。
【００３５】
ついで、図２ｋに示すように、ポリシリコン用マスク52を、少なくとも終端領域40を覆うように形成する。次に、ゲート電極16を形成するため、各トレンチの底部からチャネル領域12の上方にかけて存在していたポリシリコンが、トレンチ14の内部に残存するよう、ポリシリコン50をエッチングする。
【００３６】
その結果、図２ｌに示すように、ポリシリコン用マスク52の下にも、ポリシリコン50の層が残され、半導体装置における終端構造の一部となる。
【００３７】
図２ｍに示すように、各トレンチ14のゲート電極16の表面は、ゲート絶縁膜22を形成するために、例えば熱酸化プロセスを通じて酸化される。
【００３８】
ついで、図２ｎに示すように、窒化膜36は、例えばウェットエッチングにより、終端構造の近傍にごく一部を残して除去される。
【００３９】
窒化膜36を概ね除去した後は、図２ｏに示すように、ソースインプラント領域54を形成するため、すでに説明したソース領域20の形成時に用いられたドーパントをインプラントする。
【００４０】
ソースインプラント領域54を形成した後には、図２ｐに示すように、ダイ５の全表面に、低温酸化膜24を蒸着する。ソースインプラント領域54は、ゲート絶縁膜22を形成するためにポリシリコンを熱酸化した後に、形成されることに留意するべきである。ポリシリコンの熱酸化の後に、ソース領域形成用のドーパントをインプラントすることにより、ソース領域20の最終的な厚さを最小限に保つことができる。その結果、チャネル領域12の深さ、およびエピタキシャル層３の厚さを最小限にすることができるため、チャネルを短絡させること、およびドリフト領域４の厚さを薄くすることによる効果と併せて、半導体装置のＯＮ抵抗を低下させることができる。
【００４１】
つぎに、図２ｑに示すように、低温酸化膜24の上に、ソース接触領域を形成するためのマスク56を形成する。このマスク56は、公知の方法により、フォトレジストが孔58を有するようにパターン形成することによって形成される。孔58は、低温酸化膜24の一部をエッチングする際、エッチングされた領域が、マスク56の下で横方向に延び、かつ垂直方向には、低温酸化膜24の厚さよりも浅く延びるよう、テーパ付けするために使用される。
【００４２】
ついで、図２ｒに示すように、ソースインプラント領域54を貫いて、これよりも深く延びるくぼみ25を形成するため、マスク56の孔58を用いたエッチングが継続して行われる。上述のテーパ付けを伴う低温酸化膜24のエッチングは、一旦ソース接触領域が形成された際のステップカバレッジ（成膜後の膜による被覆状態）を改善するのに役立つ。
【００４３】
つぎに、図２ｓに示すように、ソース接触領域用のマスク56を除去し、ソース領域20を形成するため、ソースインプラント領域54におけるドーパントを拡散させる。
【００４４】
拡散の終了後、図２ｔに示すように、低温酸化膜24をマスクとしてインプラントを行い、かつドーパントを拡散させることによって、高濃度でドープされた接触領域26が形成される。ついで、低温酸化膜24は、ダイ５の表面にソース領域20の一部を露出させるために、エッチバックされる。
【００４５】
つぎに、図２ｕに示すように、ダイ５の表面に、ソース接触層28を蒸着させ、他方、ダイ５の裏面に、ドレーン接触層30を形成する。なお、ソース接触層28を形成する前、または形成した後に、公知の方法によって、ダイ５の表面にゲート接触構造（図示せず）を形成することもできる。
【００４６】
図１ｂに示すような自己整合型のソース領域を有する半導体装置は、以下のプロセスに従って形成することができる。
【００４７】
図２ａを参照して説明したチャネルインプラント工程の後、図３ａに示すように、ダイ５の表面に、窒化膜36を形成する。ついで、窒化膜36の上に、低温酸化膜24を形成する。窒化膜の厚さは、約５００Åであり、低温酸化膜24の厚さは、約３０００Åである。
【００４８】
つぎに、図３ｂに示すように、低温酸化膜24の上にトレンチ用マスク46を蒸着し、すでに図２ｆおよび図２ｇを参照して説明した手順に従って、ダイ５にトレンチ14を形成する。
【００４９】
本発明の一つの様相においては、低温酸化膜24は、窒化膜36の表面の一部（トレンチ14の縁部と低温酸化膜24の間に位置する部分）を露出させるように、トレンチ14の縁部からエッチバックされる。
【００５０】
図３ｃに示すように、トレンチ用マスク46を除去し、ついで、トレンチ14の側壁と低部を含むダイ５の表面に、パッド酸化膜34を形成する。パッド酸化膜34の厚さは、約２４０Åである。ついで、パッド酸化膜34の表面に、窒化膜36を蒸着する。窒化膜36の厚さは、約２００Åである。
【００５１】
ついで、図３ｄに示すように、低温酸化膜24の上とトレンチ14の底部に位置する窒化膜36を、エッチングによって除去する。この後、各トレンチ14の底部を酸化し、図３ｅに示す構造を得るため、先に図２ｉ〜図２ｍを参照して説明した手順に従って、ゲート電極16とゲート絶縁膜22を形成する。
【００５２】
図３ｂを参照して説明した手順によるエッチバックを行う結果、各トレンチ14の入口の縁部に隣接して、段差形状の部分が形成される。ソースインプラント領域54を形成するため、マスクとしての低温酸化膜24の開口を利用し、上記段差形状の部分を通じて、ドーパントをインプラントする。
【００５３】
つぎに、図３ｆに示すように、ソース領域20を形成するため、ソースインプラント領域54におけるドーパントを拡散させる。この後、ダイ５の表面に、再び低温酸化膜24を形成する。
【００５４】
ついで、図３ｇに示すように、ダイ５の表面に、ソース接触領域を形成するためのマスク58を蒸着する。このマスク58は、例えばフォトリソグラフィーを利用して形成される。また、マスク58には、ソース接触層28（図１ｂ参照）とダイ５とを電気的に接触させるための位置を識別するための孔を、エッチングによって設ける。
【００５５】
つぎに、ダイ５の表面において接触領域を露出させるため、マスク58における各孔の底部に位置する低温酸化膜24をエッチングする。ついで、接触領域を、チャネル領域12と同じ導電型のドーパントによって、高濃度にドープする。ドーパントは、高濃度でドープされた接触領域26を形成するため、拡散させる。接触領域26を形成した後は、ソース領域20を露出させるため、低温酸化膜24をエッチバックする。
【００５６】
また、図３ｇに示すように、マスク58の下に位置する低温酸化膜24の表層部をエッチバックする。
【００５７】
この後、図３ｈに示すように、ソース領域20および高濃度でドープされた接触領域26との電気的な接触を確保するため、ダイ５の表面に、ソース接触層28を蒸着する。
【００５８】
つぎに、よく知られているように、ダイ５の裏面に、ドレーン接触層3０を形成する。なお、ソース接触層28を形成する前、または形成した後に、公知の方法によって、ダイ５の表面にゲート接触構造（図示せず）を形成することもできる。
【００５９】
以上、本発明を、特定の実施形態との関連において説明してきたが、当業者であれば、上記以外に多くの態様を想起しうると思う。したがって、本発明の技術的範囲は、明細書中の開示によってではなく、特許請求の範囲の記載によって定められるべきものである。
【図面の簡単な説明】
【００６０】
【図１ａ】本発明の一実施形態に係る方法によって製造される半導体装置の一部の断面図である。
【図１ｂ】本発明の他の実施形態に係る方法によって製造される半導体装置の一部の断面図である。
【図２ａ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｂ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｃ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｄ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｅ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｆ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｇ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｈ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｉ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｊ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｋ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｌ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｍ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｎ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｏ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｐ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｑ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｒ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｓ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｔ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図２ｕ】本発明の一実施形態に係る方法の一工程を示す断面図である。
【図３ａ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｂ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｃ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｄ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｅ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｆ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｇ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【図３ｈ】本発明の他の実施形態に係る方法の一工程を示す断面図である。
【符号の説明】
【００６１】
３  エピタキシャル層
４  ドリフト領域
５  ダイ
10  ドレーン領域
12  チャネル領域
14  トレンチ
15  酸化膜
16  ゲート電極
18  酸化膜
20  ソース領域
22  ゲート絶縁膜
24  低温酸化膜
25  くぼみ
26  接触領域
28  ソース接触層
30  ドレーン接触層
32  パッド酸化膜
34  チャネルインプラント領域
36  窒化膜
38  フォトレジスト
40  終端領域
42  凹部
44  フィールド酸化膜
46  マスク
48  開口48
54  ソースインプラント領域
56  マスク
58  孔
【図１ａ】
2006509350.tif 000003
【図１ｂ】
2006509350.tif 000004
【図２ａ】
2006509350.tif 000005
【図２ｂ】
2006509350.tif 000006
【図２ｃ】
2006509350.tif 000007
【図２ｄ】
2006509350.tif 000008
【図２ｅ】
2006509350.tif 000009
【図２ｆ】
2006509350.tif 000010
【図２ｇ】
2006509350.tif 000011
【図２ｈ】
2006509350.tif 000012
【図２ｉ】
2006509350.tif 000013
【図２ｊ】
2006509350.tif 000014
【図２ｋ】
2006509350.tif 000015
【図２ｌ】
2006509350.tif 000016
【図２ｍ】
2006509350.tif 000017
【図２ｎ】
2006509350.tif 000018
【図２ｏ】
2006509350.tif 000019
【図２ｐ】
2006509350.tif 000020
【図２ｑ】
2006509350.tif 000021
【図２ｒ】
2006509350.tif 000022
【図２ｓ】
2006509350.tif 000023
【図２ｔ】
2006509350.tif 000024
【図２ｕ】
2006509350.tif 000025
【図３ａ】
2006509350.tif 000026
【図３ｂ】
2006509350.tif 000027
【図３ｃ】
2006509350.tif 000028
【図３ｄ】
2006509350.tif 000029
【図３ｅ】
2006509350.tif 000030
【図３ｆ】
2006509350.tif 000031
【図３ｇ】
2006509350.tif 000032
【図３ｈ】
2006509350.tif 000033
【手続補正書】
【提出日】平成17年5月26日(2005.5.26)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１ａ】
2006509350.tif 000034
【図１ｂ】
2006509350.tif 000035
【図２ａ】
2006509350.tif 000036
【図２ｂ】
2006509350.tif 000037
【図２ｃ】
2006509350.tif 000038
【図２ｄ】
2006509350.tif 000039
【図２ｅ】
2006509350.tif 000040
【図２ｆ】
2006509350.tif 000041
【図２ｇ】
2006509350.tif 000042
【図２ｈ】
2006509350.tif 000043
【図２ｉ】
2006509350.tif 000044
【図２ｊ】
2006509350.tif 000045
【図２ｋ】
2006509350.tif 000046
【図２ｌ】
2006509350.tif 000047
【図２ｍ】
2006509350.tif 000048
【図２ｎ】
2006509350.tif 000049
【図２ｏ】
2006509350.tif 000050
【図２ｐ】
2006509350.tif 000051
【図２ｑ】
2006509350.tif 000052
【図２ｒ】
2006509350.tif 000053
【図２ｓ】
2006509350.tif 000054
【図２ｔ】
2006509350.tif 000055
【図２ｕ】
2006509350.tif 000056
【図３ａ】
2006509350.tif 000057
【図３ｂ】
2006509350.tif 000058
【図３ｃ】
2006509350.tif 000059
【図３ｄ】
2006509350.tif 000060
【図３ｅ】
2006509350.tif 000061
【図３ｆ】
2006509350.tif 000062
【図３ｇ】
2006509350.tif 000063
【図３ｈ】
2006509350.tif 000064
【国際調査報告】
2006509350.tif 000065