(57)【要約】【課題】高速の高電圧スイッチングまたは黒いアドレシングバーの問題を解決する、三相アドレシングスキームを用いた双安定キラルなネマチック液晶ディスプレイおよびその駆動方法を提供すること。【解決手段】キラルなネマチック液晶表示は、ピクセルアドレス回路の残りに電源電圧をスイッチしかつ行アドレスライン（１０）により制御される第一スイッチ素子（１４）と、電源電圧を液晶材料（１８）の各部分に供給するかまたは阻止することを可能にし、かつ列選択ライン（２０）により制御される第二スイッチ素子（１６）とを有する、ピクセルアドレス回路を有する。このピクセルレイアウトにより、材料がＰまたはＦＣ状態に留まろうとする場合、Ｈ状態への遷移を回避することが可能になるので、黒いアドレシングバーアーチファクトを、回避することが出来る。【選択図】図４
2004511019.tif 000002
【特許請求の範囲】
【請求項１】
双安定キラルなネマチック液晶材料の層と、
各ピクセルアドレス回路が、液晶材料の各部分に信号を加える出力を有する、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板とを有し、
各ピクセルアドレス回路が、
前記ピクセルアドレス回路の残りに電源電圧をスイッチし、かつ行アドレスラインにより制御される第一スイッチ素子と、
前記液晶材料の前記各部分への前記電源電圧の供給を可能にしまたは阻止し、かつ列選択ラインにより制御される第二スイッチ素子とを、
有するディスプレイ装置。
【請求項２】
前記液晶材料の前記各部分に対する電流放電パスを更に有し、これにより、前記液晶材料の前記各部への前記電圧の大きさを前記電源電圧の大きさから低減させることを可能にする請求項１に記載の装置。
【請求項３】
前記放電パスが、断路スイッチおよび電流シンクを有し、前記電流シンクを流れる電流が、前記電圧の大きさが低減する前記率を制御することを可能にするために制御可能な電流である請求項２に記載の装置。
【請求項４】
前記電流シンクが、前記ゲートがキャパシタに接続されているトランジスタを有し、前記キャパシタにかかる前記電圧が、入力電流をサンプリングする電流ミラー回路により決定され、前記入力電流が前記電圧の大きさの所望の減少率を供給するように選択されている、請求項３に記載の装置。
【請求項５】
第二列選択ラインが、前記ピクセルに前記入力電流を供給するために設けられている請求項４に記載の装置。
【請求項６】
前記電流ミラー回路が、前記液晶材料の前記各部分を前記電流ミラー回路から絶縁する前記断路スイッチにより、前記入力電流をサンプリングする請求項４または５に記載の装置。
【請求項７】
前記電源電圧が、正値と負値との間を振動し、かつ前記電流ミラー回路が、前記電源電圧が正であるか負であるかに応じて、前記キャパシタに電圧を供給するように構成することが出来る、請求項４〜６の何れかに記載の装置。
【請求項８】
各スイッチ素子が、トランジスタを有する前記何れかの請求項に記載の装置。
【請求項９】
以前および現在のフレームにおけるピクセル出力に基づいて、どのピクセルに、前記電源電圧が供給されるべきかを決定するフレーム記憶装置を含む前記何れかの請求項に記載の装置。
【請求項１０】
双安定キラルなネマチック液晶表示装置のアドレシング方法であって、
前記装置が、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板を有し、
各ピクセルアドレス回路が、前記液晶材料の各部分に信号を与える出力を有し、
前記方法が、
前記電源電圧が、前記液晶材料をホメオトロピック状態に到らせるのに十分な状態で、一列のピクセルを選択して各ピクセルに電源電圧を供給し、
以前のフレームにおいては反射平面状態にあったピクセルで、かつ現在のフレームにおいては反射平面状態に留まろうとしているピクセルについては、前記電源電圧を必要としないと決定するために、どのピクセルが、前記液晶材料の前記各部分に前記電源電圧を与える必要があるかを決定し、
前記電源電圧を必要とすると決定されたそれらのピクセルに前記電源電圧を供給し、
前記行における各ピクセルに、２つの値の内の一つを有する入力電流を供給し、
前記入力電流をサンプリングし、
前記液晶材料の前記各部分への前記電圧の前記大きさを、前記サンプリングされた入力電流に応じた率で変化させ、
前記電源電圧が供給されたそれらのピクセルに対し、前記入力電流の前記第一値により、前記液晶材料が反射プレーナ状態を採用する結果となり、かつ前記入力電流の前記第二値により、前記液晶材料が透過フォーカル　コニック状態を採用する結果となる、アドレシング方法。
【請求項１１】
前記入力電流の前記第一値が、前記入力電流の前記第二値より高くかつ前記液晶材料により高速な変化率の電圧を与える結果になり、これにより、前記ホメオトロピック状態から過渡的プレーナ状態に遷移する結果となる請求項１０に記載の方法。
【請求項１２】
前記電源電圧が、いくつかのフレームに対し正で、かつ他のフレームに対し負である請求項１０または１１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、キラルなネマティック反射双安定液晶材料を使用するディスプレイ、およびこのようなディスプレイを駆動する方法に関する。この材料は、コレストリックとも記述される。特に、本発明は、アクティブマトリックスピクセル構成および駆動スキームに関する。
【０００２】
【従来の技術】
コレステリック液晶材料は、強くカラー化された二進画像を提供する反射材料である。この材料は、双安定で、非常に広い視角を有し、かつ偏向子、カラーフィルタ、またはスーパーねじれネマチック（ＳＴＮ）型ディスプレイが必要とするラビングを必要としない。したがって、この材料は、高解像度で、高品質の単一カラー像を生じる低電力、低コストディスプレイを提供することができる。この種のディスプレイは、ハンドヘルド携帯装置および電子ブックまたは電子新聞装置のような、電子文書視聴装置に対して提案されている。
【０００３】
コレステリック材料は、３つの安定状態を有する。プレーナ（Ｐｌａｎａｒ（Ｐ））状態においては、この材料は、反射状態にあり、かつ加えられるフィールドがゼロの場合に安定する。フォーカル　コニック（Ｆｏｃａｌ Ｃｏｎｉｃ（ＦＣ））状態においては、この材料は、透過散乱状態にあり、かつ、加えられるフィールドがゼロの場合に安定する。ホメオトロピック（Ｈｏｍｅｏｔｒｏｐｉｃ（Ｈ））状態は、約３０Ｖより高い閾値電圧でのみ安定しかつ透明になる。この材料の後に黒い吸収層を配置することは、ＨおよびＦＣ状態が、黒に見えることを意味する。
【０００４】
Ｈ状態からの材料の緩和に応じて発生する可能性がある第四の不安定状態も存在する。これは、過渡的プレーナ（Ｔｒａｎｓｉｅｎｔ Ｐｌａｎａｒ（Ｐ＊））状態と呼ばれている。この状態は、Ｈ状態における材料への高電圧が高速（例えば、２ｍｓ以下）に低下する場合にのみ、生じる。過渡的プレーナ状態は、印加電圧が存在しなくなると、プレーナ状態（Ｐ）に緩和する。
【０００５】
この材料の使用に際しては、駆動スキームは、印加電圧がゼロで安定であるＰ状態とＦＣ状態の間で材料をスイッチするように構成される。第一の問題は、Ｐ状態とＦＣ状態間のいかなる遷移も、この材料が高電圧Ｈ状態を通過しなければならないことから、生じる。したがって、公知のパッシブマトリックスのスイッチングスキームは、高速の高電圧スイッチングを必要とする。従来の駆動スキームは、ピクセルがアドレスされるたびに、材料における遷移によりＨ状態が起こるように、構成されている。これは、例え、ピクセルが次のフィールド周期において反射Ｐ状態で駆動されることになっている場合であっても、反射Ｐ状態におけるピクセルは、透過Ｈ状態を通過しなければならないことを意味する。これは、黒いアドレッシングバーとして知られている視覚アーチファクトを生じる
【０００６】
この材料のさらなる問題は、応答時間が低速であることから生じる。材料がＨ状態に状態を遷移することを可能にするために、電圧を、例えば、少なくとも２０ｍｓ加える必要がある。この材料は、強い温度依存性も有する。
【０００７】
ゼロ印加電圧で材料が双安定となる性質は、この材料を使用するディスプレイが、連続する更新処理またはリフレッシングを必要としないことを意味する。ディスプレイ情報が変わらない場合、ディスプレイは、情報が一度書き込まれれば、消費電力なしで延長された周期に対しその情報を保持することが出来る。これにより、相対的に長い期間にゆっくり更新を行うことができる、画像用コレステリック液晶ディスプレイの使用が可能になった。しかしながら、上で述べた問題（特に、アドレッシング応答が低速であること）は、より広い応用分野でこのディスプレイを使用しようとするさらなる技術開発を制限している。
【０００８】
ＵＳ ５ ７４８ ２７７は、アドレシング時間を低減させようとするコレストリックディスプレイ用パッシブマトリックスアドレシングスキームを開示している。このスキームは、Ｈ状態からＰ＊状態への高速の遷移に依存する。電圧ターンオフが高速であると、Ｐ＊状態への遷移（そして次のＰ状態への遷移）が、達成される。一方、電圧ターンオフが低速であると、ＦＣ状態への遷移が行われる。この駆動スキームは、三相を有するアドレス電圧プロファイルを提供する。これらの相の一つは、長さが１ｍｓしかなく、かつ高速電圧ターンオフと低速電圧ターンオフの何れかを決める「選択相」である。他の２つの相は、隣接する行に対して同時に実行させることができるので、多数の行に対して、平均行アドレス周期が１ｍｓになる傾向があるだろう。このアドレシングスキームは、アドレシング時間を向上させるが、これは、高速な高電圧スイッチングまたは黒いアドレシングバーの温度依存性と言う他の問題は解決しない。
【０００９】
【課題を解決するための手段】
本発明によると、双安定キラルなネマチック液晶材料の層と、
各ピクセルアドレス回路が、液晶材料の各部分に信号を加える出力を有する、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板とを有し、
各ピクセルアドレス回路が、
前記ピクセルアドレス回路の残りに電源電圧をスイッチし、かつ行アドレスラインにより制御される第一スイッチ素子と、
前記液晶材料の前記各部分への前記電源電圧の供給を可能にしまたは阻止し、かつ列選択ラインにより制御される第二スイッチ素子とを、
有するディスプレイ装置が、提供される。
【００１０】
ピクセルのスイッチ素子は、材料がＰ状態またはＦＣ状態に留まろうとする場合には、Ｈ状態に遷移することを回避させることが出来る。特に、Ｐ状態からＨ状態への遷移が回避される場合、黒いアドレシングバーアーチファクトを回避することができる。第一スイッチ素子の制御に行アドレスラインを使用しかつ第二スイッチ素子の制御に列選択ラインを使用することにより、電源電圧を各ピクセルごとに独立に供給することが可能になる。電源電圧は、コレステリック材料をＨ状態に遷移させるために必要な電圧である。
【００１１】
この装置は、液晶材料の各部分に対して電流放電パスを更に含むことができる、これにより液晶材料の各部分への電圧の大きさを電源電圧の大きさから低減させることが可能になる。これは、Ｈ状態からＦＣ状態またはＰ状態への状態遷移を可能にする。
【００１２】
放電パスは、断路スイッチと電流シンクを有することが好ましい。ここで、電流シンクを流れる電流は、電圧大きさの低減率を制御することが出来るように、制御可能である。この率を制御することにより、この遷移がＰ＊状態に向かうかＦＣ状態に向かうかの選択が可能になる。例えば、電流シンクは、ゲートがキャパシタに接続されていて、キャパシタにかかる電圧が、入力電流をサンプリングする電流ミラー回路により決定され、その入力電流が、電圧大きさの減少の所望の率を供給するように選ばれているトランジスタを有することができる。この入力電流は、その一つが、ＦＣ状態への遷移と言う結果をもたらし、他方が、Ｐ＊状態への遷移と言う結果をもたらす、と言う２つの値の内の一つを取ることができる。
【００１３】
ピクセルに入力電流を供給するために、第二列選択ラインを設けることが、好ましい。したがって、入力電流のサンプリングは、行ごとに実行されなければならない。しかしながら、一旦ある行に対する入力電流がサンプリングされると、入力電流が他の行によりサンプリングされている間に、液晶材料を放電させることができる。これは、多数の行に対して、行アドレス周期が、行アドレスラインへの制御パルスの継続時間、または入力電流をサンプリングするために必要なサンプリング時間になる傾向があることを意味する。これらは、異なる行に対して同時に実行されない信号を駆動するピクセルに過ぎない。このようにして、速い駆動スキームを、実行することが可能になる。
【００１４】
以前のフレームと現在のフレームにおけるピクセル出力に基づいて、どのピクセルに電源電圧を供給すべきかを決定するために、フレーム格納装置を設けることができる。
【００１５】
本発明は、双安定キラルなネマチック液晶表示装置のアドレシング方法であって、
前記装置が、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板を有し、
各ピクセルアドレス回路が、前記液晶材料の各部分に信号を与える出力を有し、
前記方法が、
前記電源電圧が、前記液晶材料をホメオトロピック状態に到らせるのに十分な状態で、一列のピクセルを選択して各ピクセルに電源電圧を供給し、
以前のフレームにおいては反射平面状態にあったピクセルで、かつ現在のフレームにおいては反射平面状態に留まろうとしているピクセルについては、前記電源電圧を必要としないと決定するために、どのピクセルが、前記液晶材料の前記各部分に前記電源電圧を与える必要があるかを決定し、
前記電源電圧を必要とすると決定されたそれらのピクセルに前記電源電圧を供給し、
前記行における各ピクセルに、２つの値の内の一つを有する入力電流を供給し、
前記入力電流をサンプリングし、
前記液晶材料の前記各部分への前記電圧の前記大きさを、前記サンプリングされた入力電流に応じた率で変化させ、
前記電源電圧が供給されたそれらのピクセルに対し、前記入力電流の前記第一値により、前記液晶材料が反射プレーナ状態を採用する結果となり、かつ前記入力電流の前記第二値により、前記液晶材料が透過フォーカル　コニック状態を採用する結果となる、アドレシング方法も提供する。
【００１６】
この方法は、黒いアドレシングバーアーチファクトの除去を可能にし、かつ高電圧の高速スイッチングを不必要にする。入力電流の第一値は、入力電流の第二値より高く、かつ液晶材料への電圧より高速の変化率を有する結果になることが、好ましい。これにより、ホメオトロピック状態（Ｈ）から過渡的平面状態（Ｐ＊）への遷移が得られる。
【００１７】
【発明を実施するための形態】
本発明の具体例が、以下に、添付の図面を参照して詳細に記述される。
【００１８】
「行」および「列」の定義は、以下の明細書および請求項においていくらか任意性がある。これらの用語は、２つの直交軸により位置合わせされている素子の群を有する、素子の２次元のアレイを示す意図のためにのみ使用される。したがって、行または列は、ディスプレイの左右または上下に走ることができる。
【００１９】
図１は、双安定反射コレステリック液晶の電気−光学応答を示す。これらの曲線は、安定低電圧プレーナまたはフォーカル　コニック状態の何れかから始まる所定電圧の矩形波パルスを加えた後の反射率を示す。Ｖ１以下の電圧は、材料の状態を変更させない。Ｖ２とＶ３の間の電圧パルスは、材料をフォーカル　コニック状態にスイッチさせ、そして電圧はプレーナ状態においてＶ４以上になる。この材料を液晶ディスプレイにおいて使用するために、材料は、低い印加電圧（＜Ｖ１）で、安定プレーナまたはフォーカル　コニック状態において駆動される。しかしながら、プレーナ状態とフォーカル　コニック状態の間をスイッチさせるために、この材料は、この材料が透過性になる（図１には示されていない）高電圧状態に駆動されなければならない。次いで、この高電圧が材料から除去される状況によって、この材料が安定低電圧状態に緩和する態様が決る。電圧が高速に除去されると、この材料は、安定プレーナ状態に緩和する前に過渡的プレーナ状態を通過する。高電圧がよりゆっくり除去されると、この材料は、フォーカル　コニック低電圧安定状態に緩和する。
【００２０】
コレストリックディスプレイに対する従来の駆動スキームは、パッシブマトリックスアドレシングスキームを使用するが、これは液晶のメモリー効果をもたらす場合がある。アドレシングスキームの各フィールド周期の間、材料は、透過ホメオトロピック状態を通過しなければならない。これは、上述した黒いアドレシングバーアーチファクトを生じる。
【００２１】
本発明は、ピクセルの行に供給される高電圧を、行の各ピクセルの液晶材料に選択的にスイッチすることが可能であるアクティブマトリックスのアドレシングスキームを提供する。このようにして、ホメオトロピック状態を通過するか否かかを、各ピクセルごとに決めることが可能となる。反射プレーナ状態にあり、かつ反射プレーナ状態に留まろうするピクセルに対しては、ホメオトロピック状態になることを禁止することにより、黒いアドレシングバー問題を回避することが出来る。
【００２２】
図２は、本発明の第一アクティブマトリックスピクセルの設計例を示す。一行のピクセルにアドレッシングするために使用され、かつ高電源電圧「Ｖｐｒｅｐ」の液晶材料への供給を可能にする、第一行導体１０「サブ行 ０」により、各ピクセルは、アドレッシングされる。この電圧Ｖｐｒｅｐは、電圧ライン１２に供給される。行導体１０は、電源電圧をピクセルの残りの部分に供給することを可能にしまたは阻止する第一トランジスタ１４のゲートに、結合されている。一列のピクセルが行導体１０によりアドレッシングされると、この行におけるこれらのトランジスタ１４の全てが、ターンオンされ、電源電圧が、その行内の各ピクセルとにピクセルの残りの部分に加わる。第二トランジスタ１６は、電源電圧を、コレストリック液晶セル１８に供給することを可能にしまたは阻止し、かつこの第二トランジスタ１６のゲートには、列選択ライン２０「サブ列 ０」が設けられている。この行アドレスライン１０と列選択ライン２０の両者により、電源電圧を、各行の範囲内の個々のピクセルから切断しまたはそれらに供給することが可能になる。これにより、あるピクセルを電源電圧から絶縁させて、これらのピクセルがホメオトロピック状態に入らないようにすることが可能になる。特に、ピクセルが、一フィールド周期における反射状態から次のフィールド周期における反射状態に駆動されようとされている場合、第二トランジスタ１６は、列選択ライン２０の信号によりターンオフされる。勿論、これは、ピクセルの現況を記憶することができるようにフィールド格納装置を必要とする。
【００２３】
上述したように、コレステリック材料がホメオトロピック状態に駆動されているこれらのピクセルに対し、ホメオトロピック状態からの放電状態により、ピクセルが透過フォーカル　コニック状態または反射プレーナ状態の何れに戻るかが決まる。
【００２４】
放電条件の制御を可能にするために、第二列選択ライン２４「サブ列 １」への入力電流をサンプリングする電流ミラー回路２２が、設けられている。サンプリング動作を実行するために、第二行導体２６「サブ行 １」に、電流ミラー２２にサンプリング動作を実行させる信号が供給される。第二列選択ライン２４に沿って流れる電流が、これらの２つのトランジスタ２８、３０を通過するように、第二行導体２６への信号は、電流ミラー回路２２内の２つのトランジスタ２８、３０を導電状態にさせる。この段階で、電流ミラー回路２２の構成部分はピクセルの残りの部分から絶縁され、かつサンプリングされている電流は、サンプリングトランジスタ３２を介してアース接続３４に流れる。定常状態条件に達すると、サンプリングトランジスタ３２の適切なゲート電圧が、キャパシタ３６に格納される。さらに、この定常状態においては、キャパシタ３６に流れ込む電荷は皆無である。サンプリングトランジスタ３２のゲート電流を無視すると、第二列選択ライン２４に沿って供給される電流は全て、サンプリングトランジスタ３２を通過するであろう。
【００２５】
サンプリング動作の終わりに、第二行導体２６へのパルスが終了するので、トランジスタ２８、３０はターンオフされる。サンプリングトランジスタ３２は、次いで、絶縁されるが、第二列選択ライン２４からの電流サンプルに等しいドレイン−ソース電流に対応するキャパシタ３６により決定されるゲート−ソース電圧を有する。
【００２６】
液晶材料１８からの電源電圧の放電を開始するために、第三行導体３８「サブ行 ２」にパルスを加え、サンプリングトランジスタ３２を介してアース３４に電流が流れるようにする放電トランジスタ４０をスイッチオンさせ、これにより液晶材料１８を放電させる。液晶材料から流れ出る電流の率は、サンプリングトランジスタ３２を流れる電流により決定され、したがって、第二列選択ライン２４に沿って供給される電流により決定される。このようにして、列選択ライン２４が、液晶材料にかかる電圧が低減する率を決め、かつこれが、ピクセルの最終状態を決める。
【００２７】
図３におけるタイミング図は、このプロセスを示す。上述したように、行導体１０へのパルス５０により、電源電圧をピクセルの残り部分に供給することが可能になる。この時の第一列選択ライン２０「サブ列 ０」のレベルが、この電源電圧を液晶材料１８に渡しても良いか否かを決める。このようにして、第一列選択ライン２０の信号は、２つの値（一つの値は、少なくともパルス５０の継続時間に対応する時間間隔の間、維持されている）の間を振動する。パルス５０の終わりに、トランジスタ１６はターンオフされ、液晶材料１８は絶縁される。このようにして、電圧は、放電トランジスタ４０が閉じている期間ｔ１の間、材料に対し維持される。この時間ｔ１は、第三行導体３８「サブ行２」が低い状態にとどまっている時間である。これは、材料がホモトロピック状態に達するまでに要する準備時間であり、かつ典型的には、２０〜６０ミリ秒であろう。準備時間ｔ１の終端に向かって、電流ミラー２２は、第二列選択ライン２４の入力電流をサンプリングさせる。これは、第二行導体２６「サブ行 １」に与えられるパルス５２により達成される。この間の第二列選択ライン２４のレベルは、電流ミラー２２によりサンプリングされる。第二列選択ライン２４の信号は、２つの値の間を振動し、かつパルス５２のタイミングに対応する時間間隔の間、これらの２つの値の一つに維持される。
【００２８】
図３は、アレイの２つ連続する行に対するタイミング図を示す。具体例に示されるように、パルス５０および５２が同じ幅を有すると仮定すると、隣接する行に対するタイミングは、これらのパルスの幅（さらに、信号のスイッチングを可能にする付加的なガードバンド）によってのみ変位する。これは、準備時間ｔ１が、隣接するピクセル間で重なることができるからである。さらに、行パルス５０を、ピクセルの他の行においてパルス５２によりサンプリングされている第二列選択ライン電流信号と同時にピクセルの一行に与えることができる。
【００２９】
パルス５０および５２が異なる幅を有する場合、隣接する行の間の時間のずれは、これらの２つのパルスの長い方の継続時間に実質上対応するであろう。これは、高速アドレシングスキームを実行することができることを意味する。
【００３０】
パルス５０の継続時間は、液晶を電源電圧Ｖｐｒｅｐに如何に高速に充電することが出来るかにより決まる。パルス５２の継続時間は、電流ミラーを動作のその平衡状態に設定するために必要な時間により決まる。
【００３１】
行について必要な高電圧スイッチングの量は、パッシブマトリックススキームに比較して、かなり低減している。トランジスタ１４は、第一行導体１０により制御される、最高の電圧スイッチング能力を必要とする。
【００３２】
本発明のピクセルの設計は、極めて容易に温度変更を補償することを可能にする。例えば、これが、ホモトロピック状態への信頼性の高い遷移を確保するために必要である場合、電源電圧Ｖｐｒｅｐを、温度の関数として変更させることができる。同様に、２つの電流レベルをサンプリングして、所望の態様で材料の緩和の制御を確実に可能にするために、第二列選択ライン２４に供給される電流を、温度の関数として変化させることもできる。
【００３３】
図２の回路は、ディスプレイの全てのピクセルに供給される定電圧としての電源電圧Ｖｐｒｅｐを示す。しかしながら、大部分の液晶材料は、それらにかかるフィールドを規則的な間隔で反転させる必要があるので、時間平均電圧はゼロとなる。このことは、液晶材料の劣化を阻止するため、かつ画像リテンションを阻止するために、必要である。図４は、電源電圧が交番することを可能にする第二ピクセル回路を示す。
【００３４】
図２のそれらに対応しかつそれらと同じ機能を有する図４のピクセルレイアウトにおけるそれらの構成部分には、同じ参照番号が付されていて、かつそれらの構成部分を繰り返して説明することはしない。
【００３５】
図４のピクセルレイアウトにおいて、トランジスタ１４および１６は、ここでも、電源電圧が液晶材料１８に供給されるべきか否かを決定する。しかしながら、この回路の場合、電源電圧は正値と負値を取り得る。この結果、電流ミラー回路２２は、電源電圧の極性に応じて、液晶材料１８から電流を取り出すまたは液晶材料に電流を供給することが出来なければならない。この目的のために、２つの放電スイッチ４０ａ、４０ｂが、設けられている。
【００３６】
サンプリング回路２２において、２つのサンプリングスイッチ２８、３０を流れる電流は、アース３４への２つの可能なパスを有する。これらのパスの一つは、トランジスタ６０および６２を通り、かつ他のパスは、スイッチ６４を通る。
【００３７】
電源電圧が正である場合、第二放電スイッチ４０ｂはオフ状態にとどまらなければならない、トランジスタ６４はオフ状態で、かつトランジスタ６２はターンオンされる。この場合、付加的なトランジスタ６２が、サンプリング回路２２とアース線３４との間に連結されているが、この回路は、図２のそれと等価である。この場合も、キャパシタ３６に格納される電圧は、第二列選択ライン２４からサンプリングされる電流に等しいソース−ドレーン電流が、流れているときのトランジスタ６０のゲート−ソース電圧に対応する。液晶材料に対する放電パスは、第一放電トランジスタ４０ａを流れ、かつ２つのトランジスタ６０、６２を経由してアース３４に到る。
【００３８】
電源電圧が負である場合、第一放電トランジスタ４０ａはターンオフされ、トランジスタ６２もターンオフされ、そしてトランジスタ６４はターンオンされる。電流ミラー回路２２ｂのサンプリング動作は、同じであるので、電圧は、この場合も、サンプリングされる電流に対応するトランジスタ６０の所定のソース−ドレイン電流に対応するキャパシタ３６に格納される。しかしながら、トランジスタ６０を流れる電流は、液晶セル１８から流出するよりはむしろそれに供給される電流である。このようにして、放電サイクルの間、電流パスは、アース３４から、スイッチ６４、スイッチ６０、第二放電スイッチ４０ｂを介して、液晶材料までとなる。この回路は、このように図２のそれと同様に、しかしながら負の電圧で作動する。
【００３９】
図５は、電源電圧が、フィールド周期ごとに交番する図３と同様なタイミング図を示す。
【００４０】
電源が正である場合、タイミング図は図３に対応する。この場合、第二放電トランジスタ４０ｂはサブ行 １によりターンオフされ、トランジスタ６２はサブ行 ３によりターンオンされかつトランジスタ６４はサブ行 ４によりターンオフされる。
【００４１】
電源が負の場合、行波形は、準備周期ｔ１の間、同一である。このようにして、パルス５２を用いて、ここでも、トランジスタ６４をターンオフし、トランジスタ６２をターンオンし、かつ、両方の放電スイッチ４０ａ、４０ｂをターンオフして、電流サンプリングを行う。一旦電流サンプリングが行われると、パルス５２の終端で、第二放電スイッチ４０ｂが、サブ行 １によりターンオンされ、かつ、この場合、トランジスタ６４は、サブ行 ４によりターンオンされかつトランジスタ６２はサブ行 ３によりターンオフされる。
【００４２】
上述したように、液晶材料からアースまで、またはアースから液晶材料までの何れかにサンプリングされた電流をスイッチングすることを可能にするために、行導体の数は、３から６まで増大した。しかしながら、この機能を実行するために必要となる行導体の数を低減させることは可能であり、かつ図６は行導体の数を低減させたピクセル回路を示す。
【００４３】
サブ行 １および４が、正および負電源電圧相の両方において同じ信号を保持することは、図５におけるタイミング図から明らかである。したがって、単一行導体が、この信号を供給することができる。このようにして、図６の回路において、第二放電トランジスタ４０ｂおよびトランジスタ６４は、単一行ライン、サブ行 １により供給される。一行導体をさらに省略することは、共通制御ライン、サブ行 ２にトランジスタ６２および第一放電スイッチ４０ａを接続させることにより達成される。これにより、放電相の間、トランジスタ６２が、第一放電スイッチ４０ａにより必要に応じて確実にターンオンされる。しかしながら、相をサンプリングする間、トランジスタ６２は、アースへの必要な接続をもはや供給しないであろう。したがって、付加的なトランジスタ７０が、導入され、これは、サンプリング段の間、アース３４への必要なパスを提供する。この付加的なトランジスタ７０は、電流サンプリングパルス５２、サブ行 ３を設ける行導体により制御される。
【００４４】
図７は、図６の回路の２相に対するタイミング図を示す。
【００４５】
図８は、本発明の液晶ディスプレイ装置を示す。この装置には、それら（図示されていない）の間の液晶材料を保持するために相互に対向する２枚のガラス基板８０、８２が設けられている。下側基板８２は、上述したピクセルレイアウトを規定する能動板である。各ピクセルは、液晶材料のコンタクトパッド８４を規定する。各ピクセルは、多くの行導体８６（図８には、その内の一つのみが示されている）と多くの列導体８８（図８にはその内の一つのみが示されている）とによりアドレッシングされる。上側基板８０は、共通アース電位層９０を保持するので、液晶材料の個々の領域は、コンタクトパッド８４への電位により決まるそれらの間に規定される電位を有する。
【００４６】
能動板は、例えば、従来のアクティブマトリクス型液晶ディスプレイの能動板を形成するために使用されるものと同じプロセスを使用して、公知の技術を使用して製造することができる。このようにして、必要なトランジスタおよびキャパシタを、薄膜技術を使用して形成し、かつトランジスタをアモルファスシリコンまたは多結晶シリコン装置として規定することもできる。
【００４７】
本発明のアドレシングスキームにより、非常に速いアドレシングを達成することが可能になる。何故ならば、短い周期が、続いて液晶が放電される率を実質上決める電流をサンプリングするために必要とされるからである。黒いバーアドレシングアーチファクトは、更新処理を必要としないピクセルを絶縁させることを可能にすることにより除去される。高電圧の高速なスイッチングに対するニーズは、低減し、および、アドレシングスキームにより、温度安定性が改良され、または温度変化に対する容易な補償を可能にする。
【００４８】
種々の変更例が、当業者には、明らかであろう。
【図面の簡単な説明】
【図１】双安定反射コレステリック液晶の電気−光学応答を示す。
【図２】本発明のコレストリックディスプレイ用アクティブマトリックスピクセル回路を示す。
【図３】図３は、図２の回路に対するタイミング図である。
【図４】交互に変化する電源電圧を可能にする本発明のコレストリックディスプレイ用、第二アクティブマトリックスピクセル回路を示す。
【図５】図４の回路に対するタイミング図である。
【図６】交互に変化する電源電圧を可能にする本発明のコレストリックディスプレイ用、第三アクティブマトリックスピクセル回路を示す。
【図７】図６の回路に対するタイミング図である。
【図８】本発明のディスプレイを示す。
【符号の説明】
１０　第一行導体
１２　電圧ライン
１４　第一トランジスタ
１６　第二トランジスタ
１８　コレストリック液晶セル
２０　列選択ライン
２２　電流ミラー
２４　第二列選択ライン
２６　第二行導体
３２　列選択ライン
３４　アース
３６　保持キャパシタ
４０ａ　第一放電スイッチ
４０ｂ　第二放電スイッチ
４２　パルス
４６　パルス
４８　選択パルス
５０　パルス
６０　トランジスタ
６４　トランジスタ
７０　付加トランジスタ
８０　上側基板
８２　下側基板
８４　コンタクトパッド
８６　行導体
８８　列導体
９０　共通アース電位層
【図１】
2004511019.tif 000003
【図２】
2004511019.tif 000004
【図３】
2004511019.tif 000005
【図４】
2004511019.tif 000006
【図５】
2004511019.tif 000007
【図６】
2004511019.tif 000008
【図７】
2004511019.tif 000009
【図８】
2004511019.tif 000010
【国際公開パンフレット】
2004511019.tif 000011
2004511019.tif 000012
2004511019.tif 000013
2004511019.tif 000014
2004511019.tif 000015
2004511019.tif 000016
2004511019.tif 000017
2004511019.tif 000018
2004511019.tif 000019
2004511019.tif 000020
2004511019.tif 000021
2004511019.tif 000022
2004511019.tif 000023
2004511019.tif 000024
2004511019.tif 000025
2004511019.tif 000026
2004511019.tif 000027
2004511019.tif 000028
2004511019.tif 000029
2004511019.tif 000030
2004511019.tif 000031
2004511019.tif 000032
2004511019.tif 000033
2004511019.tif 000034
【国際調査報告】
2004511019.tif 000035
2004511019.tif 000036
2004511019.tif 000037
2004511019.tif 000038