(57)【要約】【課題】有機発光ダイオード（ＯＬＥＤ）画素回路を駆動する方法を提供すること。【解決手段】この方法は、画素回路（２００）の状態設定時にＯＬＥＤ（２２０）の端子に第１の信号（Ｖｄｄ１）を印加すること、および状態を表示する時にその端子に第２の信号（Ｖｄｄ２）を印加することを含む。この方法を用いる、ＯＬＥＤ画素回路用のドライバ（２３５）も提供される。【選択図】図２
2004531772.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）画素回路を駆動する方法であって、
前記画素回路の状態設定時に前記ＯＬＥＤの端子に第１の信号を印加すること、および
前記状態を表示する時に前記端子に第２の信号を印加すること
を含む方法。
【請求項２】
前記第１の信号により前記ＯＬＥＤがオフになる請求項１に記載の方法。
【請求項３】
前記第１の信号により前記ＯＬＥＤが逆バイアス状態になる請求項１に記載の方法。
【請求項４】
前記第２の信号により前記ＯＬＥＤが順バイアス状態になる請求項１に記載の方法。
【請求項５】
前記状態が電流駆動により設定される請求項１に記載の方法。
【請求項６】
前記第２の信号に対する前記第１の信号のデューティ・ファクタを変えることをさらに含む請求項１に記載の方法。
【請求項７】
前記画素回路が複数の画素回路の１つであり、前記複数の画素回路の各々の端子に前記第１の信号および前記第２の信号を印加することをさらに含む請求項１に記載の方法。
【請求項８】
有機発光ダイオード（ＯＬＥＤ）画素回路用ドライバであって、
スイッチを備え、
前記画素回路の状態設定時に、前記スイッチが前記ＯＬＥＤの端子に第１の信号を指し向け、かつ
前記状態を表示する時に、前記スイッチが前記端子に第２の信号を指し向ける
ドライバ。
【請求項９】
前記第１の信号により前記ＯＬＥＤがオフになる請求項８に記載のドライバ。
【請求項１０】
前記第１の信号により前記ＯＬＥＤが逆バイアス状態になる請求項８に記載のドライバ。
【請求項１１】
前記第２の信号により前記ＯＬＥＤが順バイアス状態になる請求項８に記載のドライバ。
【請求項１２】
前記状態が電流駆動により設定される請求項８に記載のドライバ。
【請求項１３】
前記スイッチが、前記第２の信号に対する前記第１の信号のデューティ・ファクタを変えるように制御される請求項８に記載のドライバ。
【請求項１４】
前記画素回路が、アモルファス・シリコン、ポリシリコンおよび結晶シリコンからなる群から選択される材料で構成される請求項８に記載のドライバ。
【請求項１５】
前記画素回路が、１つのトランジスタにより前記ＯＬＥＤを流れる電流を供給する請求項８に記載のドライバ。
【請求項１６】
前記スイッチが前記第２の信号を前記端子に指し向ける時、前記トランジスタが飽和領域で動作する請求項１５に記載のドライバ。
【請求項１７】
前記画素回路が複数の画素回路の１つであり、前記スイッチが前記複数の画素回路の各々の端子に前記第１の信号および前記第２の信号を指し向ける請求項８に記載のドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（ＯＬＥＤ）画素回路、より詳細には、ＯＬＥＤに電流を供給するＴＦＴ素子のストレスの影響を最少化する、画素回路駆動技術に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）の画素には、電流が流された時に発光する様々な有機材料の何れかが利用されうる。ＯＬＥＤディスプレイは配列されてアレイとなった複数のＯＬＥＤ画素を備える。
【０００３】
大型、大画面のＯＬＥＤディスプレイを実現する１つの方法は、アクティブ・マトリックス薄膜トランジスタ（ＴＦＴ）のバックプレーンを用いることである。ヘッド・マウント・ディスプレイおよび小さな携帯電話用の直視型ディスプレイでさえ、バックプレーンとしてポリシリコンもしくは結晶シリコンを用いうる。アモルファス・シリコン・フラット・パネル技術における投資の点で、より大きなＯＬＥＤディスプレイを作るためのバックプレーン技術として、ポリシリコン（ｐ−Ｓｉ）または結晶シリコン（ｃ−Ｓｉ）に対抗して、アモルファス・シリコン（ａ−Ｓｉ）を用いることに関心が持たれている。大面積の結晶シリコン・バックプレーンは、アモルファスもしくはポリシリコンほどコスト的に有利ではないであろう。
【０００４】
アモルファス・シリコンは、２つの理由で、ポリシリコンもしくは結晶シリコンでは得られるような相補型素子をもたない。
（１）アモルファス・シリコン・フラット・パネル・ディスプレイ（ＦＰＤ）の製造では、ポリシリコンに比べて、フォトリソグラフィ・ステップ数が少なく、従って低コストのため、ｎ−チャネル電界効果トランジスタ（ＮＦＥＴ）のみが使用可能である。
（２）ｐ−チャネル電界効果トランジスタ（ＰＦＥＴ）は、作製可能であるが、ｎ−チャネル電界効果トランジスタ（ＮＦＥＴ）より、移動度すなわちドリフトによる電荷移動が実質的に小さく（約５分の１ないし１０分の１）、従って駆動電流が少ない。通常の製造ラインでは、ＮＦＥＴは、約０．５ないし１．０ｃｍ２／Ｖ／ｓｅｃの平均移動度をもつ。
【０００５】
ＯＬＥＤが処理される方式のために、通常、ＮＦＥＴで構成された電流源でＯＬＥＤを駆動することは可能でない。通常のアクティブ・マトリックス・アドレス指定方式では、電圧信号が各画素の明るさを制御するために各画素に書き込まれる。アモルファス・シリコンの、移動度ならびにしきい値電圧および移動度の安定性は、小さな容量性負荷に電気的には似ているねじれネマチック液晶を駆動するのに適しており、この場合、駆動電圧は０．１％ないし０．００１％の範囲のデューティ・サイクルで印加される。しかし、動作に連続電流を必要とするＯＬＥＤの駆動では、アモルファス・シリコンの動作電圧は、実質的にかなりの時間、例えば１００％に達するデューティ・サイクルでゼローでない。高い電圧と連続電流はアモルファス・シリコンＴＦＴに激しくストレスを加える。特に、ゲート・ソースの電圧ストレスが、トラップされた電荷、ならびにゲート絶縁体−半導体の界面およびＴＦＴの半導体層での欠陥状態の生成と分子結合の切断などの他の効果により、しきい値電圧の変動を引き起こす。
【０００６】
ＴＦＴのしきい値電圧が変わると、ＴＦＴを流れる電流が変わるであろう。ＯＬＥＤの光出力は電流に比例するので、電流が変わるとＯＬＥＤの明るさも変わる。観察者は画素間の光出力の１％の小さな変化を感知できる。５％のレベルの大きな輝度の変動は通常、許容不可能と考えられている。
【０００７】
図１は、小さなａ−Ｓｉバックプレーン・ディスプレイ試験体に用いられる、従来技術の画素回路１００の概略図である。回路１００にはＮＦＥＴＱ１０１およびＱ１０２、キャパシタＣｓ１１０ならびにＯＬＥＤ１２０が含まれる。
【０００８】
ＮＦＥＴＱ１０１およびＣｓ１１０は画素電圧を蓄える。ゲート線１２５の高い電圧レベルがＮＦＥＴＱ１０１をオンにすることにより、データ線１３０からＣｓ１１０へ電圧を供給する。ある時間の後に、ＮＦＥＴＱ１０２のゲート電圧はデータ線１３０の電圧と同じになり、ゲート線１２５の電圧が低く設定される。ＮＦＥＴＱ１０２は電圧フォロアとして動作して、ＯＬＥＤ１２０を駆動する。ＯＬＥＤ１２０を流れる電流は供給電圧Ｖｄｄから供給され、供給電圧Ｖｓｓに戻る。ＯＬＥＤ１２０が駆動されると、ＮＦＥＴＱ１０２のしきい値電圧（Ｖｔ）は時間ｔと共に変化する。ＯＬＥＤ１２０にかかる電圧は、
Ｖｄｄ−Ｖｃｓ−Ｖｇｓ（ｔ）−Ｖｓｓ
であり、Ｖｃｓ      ＝Ｃｓ１１０にかかる電圧、
Ｖｇｓ（ｔ）＝時間ｔの関数としての、ＮＦＥＴＱ１０２のゲート・ソース電圧、
および
Ｖｓｓ      ＝負の供給電圧すなわちＯＬＥＤのカソード電圧
である。
【０００９】
ＮＦＥＴＱ１０２は、ドレイン・ソース電圧がＶｇｓ−Ｖｔ以上である、飽和または一定電流領域にバイアスされているので、ＯＬＥＤ１２０またはＮＦＥＴＱ１０２を流れる電流は（Ｖｇｓ−Ｖｔ）２に比例する。結果として、ＯＬＥＤ１２０にかかる電圧およびＯＬＥＤ１２０を流れる電流は、ＮＦＥＴＱ１０２のしきい値電圧（Ｖｔ）が変わると変化する。画素間の駆動履歴の違いで、画素間の電流および輝度に違いが生じる。これは、画素差分エージングとして知られている。動作に連続電流を求められるＮＦＥＴＱ１０２のしきい値変動は、多くの用途で許容できないと考えられている。しかし、その飽和領域で動作するＮＦＥＴＱ１０２のストレスは、ＮＦＥＴＱ１０２が、ドレイン・ソース電圧＜Ｖｇｓ−Ｖｔであるその線形領域にバイアスされている場合より小さい。
【００１０】
ａ−ＳｉのＴＦＴのバックプレーンと共に使用する場合、１つのＮＦＥＴ、すなわちＮＦＥＴ１０２だけが電源Ｖｄｄから、供給電圧Ｖｓｓに接続されているＯＬＥＤ１２０へと接続されているので、回路１００には比較的小さい電力と電圧が必要とされる。ＯＬＥＤ１２０の電流は１つのＮＦＥＴを通って流れるだけなので、電源ＶｄｄとＶｓｓの電圧差は最小に、すなわち最大のＯＬＥＤ１２０電圧およびＮＦＥＴＱ１０２が飽和領域に入って動作するためのドレイン・ソース電圧に保たれる。
【００１１】
回路１００の類似回路では、ＮＦＥＴＱ１０１およびＮＦＥＴＱ１０２がそれぞれ、ポリシリコンもしくは結晶シリコン技術では用いることができる、ＰＦＥＴＱ１０１およびＰＦＥＴＱ１０２に置き換えられる。ＰＦＥＴＱ１０２は、電圧フォロア電流源として動作する。ＯＬＥＤ１２０を流れる電流が、Ｖｇｓ＝Ｖｃｓで、（Ｖｃｓ−Ｖｔ）２に比例するので、ＰＦＥＴＱ１０２のしきい値電圧は、ＯＬＥＤ１２０への電流に一層大きな影響がある。相互コンダクタンスが大きい結晶シリコンが用いられる場合、画素寸法が通常非常に小さいので１００／ｃｄ／ｍ２の程度の明るさレベルでＯＬＥＤ１２０を駆動するのに十分なだけ小さい電流を生成するように、電圧ＶｇｓはＶｔより小さくなければならないであろう。サブスレショルド領域でのしきい値電圧の変動は、しきい値電圧が６０ミリボルト変化する毎に１桁の大きさの電流変化があるので、すなわちトランジスタのドレイン電流−ゲート電圧の逆サブスレショルド・スロープ、すなわち約６０ｍＶ／１０進電流、により規定されるように、ドレイン電流の変動に一層大きな影響がある。
【００１２】
ＯＬＥＤ電流を供給するＴＦＴ素子のストレスの影響を最小化するため、画素回路に蓄えられる電圧の書き込みに電流駆動が用いられる。日本、〒１４１−０００１、東京都品川区北品川６−７−３５のソニー（株）は、対角１３インチ、８００×６００カラー・アクティブ・マトリックスＯＬＥＤ（ＡＭＯＬＥＤ）ディスプレイにおいて、ポリシリコンのカレント・ミラー画素を示した。ソニーの回路は、T. Sasaoka外、”A 13.0-inch AM-OLED Display with top emitting structure and adaptivecurrent mode programmed pixel circuit (TAC)”、2001 SID International Symposium Digest of Technical Papers、volumeXXXII、p384-387に発表された。ソニーの回路では、そのデータ線上のデータは電圧ではなく電流の形態である。しかし、ソニーの回路はＯＬＥＤ駆動トランジスタのしきい値の変動を補正していない。
【００１３】
ポリシリコンを用いる４ＰＦＥＴトランジスタ回路が、R.M. A. Dawson外、”The impact of the transient response of organic light emitting diodeson the design of active matrix OLED displays”、IEDM、p875-878、1998に記載されたように、ニュージャージー州０８５４３−５３００、ワシントン・ロード・プリンストン２０１のサーノフ社により開発された。サーノフの回路は、データ線電流を用いて、ＯＬＥＤを駆動するトランジスタの電流を直接設定する。しかし、回路はポリシリコンを必要とし、ＯＬＥＤと電源の間に直列に２つのトランジスタを用い、さらに高解像度ディスプレイのダーク・グレー・スケール機能のために使用される第３の入力制御信号をもつ。第３の入力制御は画素回路の物理的設計およびアレイ設計の複雑さを増大させる。
【００１４】
代替の４ポリシリコン・トランジスタ構成が、T. van de Biggelaar外、”Passive and activematrix addressed polymer light emitting diode displays”、Flat Panel Display Technology and Display Metrology II of the Proceedingsof the SPIE、Vol.4295、p134-146、2001に記載されるように、オランダ、アイントホーフェン５６５６ＡＡのフィリップス・リサーチにより開発された。この構成は、サーノフの回路の第３の入力制御信号を無くしているが、やはり電源とＯＬＥＤの間に直列に２つのトランジスタを用いる。第３の入力を無くしたために、ダーク・グレー・スケール機能がある高解像度ディスプレイにそれを使用できない。
【００１５】
データ線電流を用い、４つのアモルファス・シリコンＮＦＥＴトランジスタを用いる類似の回路が、ミシガン州４８１０９、アン・アーバーのミシガン大学により、より詳細には、Yi He外、”Current-source a-Si:H thin film transistor circuit for active-matrix organiclight-emitting displays”、IEEE Electron DeviceLetters、vol.21、No.12、p590-592、2000により発表された。この回路の１つの限界は、第２のトランジスタが、ＯＬＥＤ電流生成トランジスタと直列に、電源へ接続されていることである。この画素回路はまた、ダーク・グレー・スケール機能がある高解像度ディスプレイに用いられないであろう。
【非特許文献１】
T. Sasaoka外、”A 13.0-inch AM-OLED Display with top emitting structure and adaptivecurrent mode programmed pixel circuit (TAC)”、2001 SID International Symposium Digest of Technical Papers、volumeXXXII、p384-387
【非特許文献２】
R.M. A. Dawson外、”The impact of the transient response of organic light emitting diodeson the design of active matrix OLED displays”、IEDM、p875-878、1998
【非特許文献３】
T. van de Biggelaar外、”Passive and active matrix addressed polymer light emitting diodedisplays”、Flat Panel DisplayTechnology and Display Metrology II of the Proceedings of the SPIE、Vol.4295、p134-146、2001
【非特許文献４】
Yi He外、”Current-source a-Si:H thin film transistorcircuit for active-matrix organic light-emitting displays”、IEEE Electron Device Letters、vol.21、No.12、p590-592、2000
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、有機発光ダイオード（ＯＬＥＤ）画素回路を駆動する方法を提供する。本発明はまた、ＯＬＥＤ画素回路のドライバを提供する。
【課題を解決するための手段】
【００１７】
前記方法は、画素回路の状態設定時にＯＬＥＤの端子に第１の信号を印加すること、および状態を表示する時に端子に第２の信号を印加することを含む。前記ドライバは、画素回路の状態設定時に第１の信号をＯＬＥＤの端子に伝えるスイッチ、および状態を表示する時に端子に第２の信号を伝えるスイッチを含む。
【発明を実施するための最良の形態】
【００１８】
本発明は、ＯＬＥＤに電流を供給するＴＦＴ素子のストレスの影響を最少化する、画素回路の駆動技術を提供する。画素回路に蓄えられる電圧の書き込みに、電流駆動が用いられる。回路はＴＦＴ素子のしきい値変動を補正する。ＯＬＥＤ電流は１個のトランジスタを通って流れ、同時に、高解像度ディスプレイでダーク・グレー・スケール機能を可能にする。
【００１９】
図２は、本発明に従って駆動される画素回路２００の概略図である。データ線電流を用い、ＯＬＥＤを流れる電流を、しきい値電圧または移動度の変動に適応できる３ＮＦＥＴ回路を用いて、正確に設定することができる。回路２００には、ＮＦＥＴＱ２０１、Ｑ２０２およびＱ２０３、データ記憶キャパシタＣｓ２１０、ＯＬＥＤ２２０ならびにスイッチ２３５が含まれる。回路２００には、ゲート線２３０、データ線２４０、および供給電圧ＶｄｄおよびＶｓｓも含まれる。
【００２０】
スイッチ２３５は、画素回路２００の状態設定時に、第１の信号（Ｖｄｄ１）をＯＬＥＤ２２０のアノード端子に印加、すなわち指し向け、状態を表示する時にアノード端子に第２の信号（Ｖｄｄ２）を印加するように動作する。「状態設定」は、画素回路２００にデータを書き込むことを、また「状態を表示する」は、ＯＬＥＤ２２０の発光を観察することを表す。スイッチ２３５により、回路２００へのデータの書き込みでは、Ｖｄｄはロー、すなわちＶｄｄ１に設定され、また回路２００のデータを提示または表示するために、ハイ、すなわちＶｄｄ２に設定される。Ｖｓｓは一定の電位または電圧に保たれる。スイッチ２３５は任意の適切なスイッチング素子でよいが、好ましくは、トランジスタを用いた電気制御スイッチとして構成される。
【００２１】
ゲート線２３０の高い電圧が、ＮＦＥＴＱ２０１およびＮＦＥＴＱ２０２をオンにし、一方ＯＬＥＤ２２０はオフである、すなわち全く発光していない状態で、データ線２４０への電流の形態のデータが、回路２００に書き込まれる。ＯＬＥＤ２２０は、Ｖｄｄ１が、＜Ｖｓｓ＋２Ｖである時はオフである。ＯＬＥＤ２２０は、ＯＬＥＤ２２０にかかる電圧が２Ｖ以下である時、オフであり、実質的に非導通であると考えられる。ＯＬＥＤ２２０のアノードへのＶｄｄ１の印加は、ＯＬＥＤ２２０を実質的に非導通にするが、これは順バイアスまたは逆バイアスのいずれでもよい。ＯＬＥＤ２２０がオフの時、ＯＬＥＤ２２０を流れる電流は非常に小さいので、回路２００の動作に影響を与えない。ＮＦＥＴＱ２０１のオン状態により、電流すなわちデータが、データ線２４０から、ＮＦＥＴＱ２０２およびＮＦＥＴＱ２０３のドレインに流れる。ＮＦＥＴＱ２０２のオン状態は、ＮＦＥＴＱ２０３のドレインおよびゲート端子を互いに接続し、ＮＦＥＴＱ２０３のドレインおよびゲート電圧を等しくさせる。このことにより、確実に、ＮＦＥＴＱ２０３は、そのドレイン・ソース電圧が、ゲート・ソース電圧−しきい値電圧以上である、その飽和または定電流領域にあることになる。ＮＦＥＴＱ２０２のオン状態は、ＮＦＥＴＱ２０２がいかなる電流も流さなくなり、かつＮＦＥＴＱ２０３のドレイン・ソース電流が、データ線２４０へのデータまたは電流に一致するまで、データ記憶キャパシタＣｓ２１０を充電または放電する。データ記憶キャパシタＣｓ２１０にかかる電圧は、ＮＦＥＴＱ２０３のゲート・ソース電圧を維持する。このことにより、ゲート線２３０がローで飽和領域で動作する時、ＮＦＥＴＱ２０３のドレイン・ソース電流が、ゲート線２３０がハイであった時データ線２４０に流された電流と、実質的に等しくなる。ゲート線２３０がローに設定されると、データ線２４０への電流を、ＮＦＥＴＱ２０３を流れるドレイン・ソース電流を変更することなく、任意の他の値に設定することができる。
【００２２】
ゲート線２３０の低い電圧は、ＮＦＥＴＱ２０１およびＮＦＥＴＱ２０２をオフにする。ＯＬＥＤ２２０のアノードへのＶｄｄ２の印加により、ＯＬＥＤ２２０がオンになる、すなわち発光する。ここで、スイッチ２３５により、Ｖｄｄはハイに、Ｖｇｓ−Ｖｔ＋Ｖｏｌｅｄ（最大）＋Ｖｓｓより大きい電圧Ｖｄｄ２になって、ＮＦＥＴＱ２０３のドレイン・ソース電圧が確実に、ＮＦＥＴＱ２０３のピンチ・オフ電圧Ｖｇｓ−Ｖｔより大きくなる。Ｖｏｌｅｄ（最大）は、最大動作輝度でのＯＬＥＤ２２０の電圧である。仮にゲート線２３０のローへのスイッチングおよびＶｄｄのＶｄｄ２へのスイッチングによる容量カップリング効果がなければ、ＮＦＥＴＱ２０３には、データ線２４０からの元の電流に一致する電流が、ＯＬＥＤ２２０を通して流入するであろう。ＯＬＥＤ２２０を流れる電流は、ＮＦＥＴＱ２０３を流れるドレイン・ソース電流である。
【００２３】
ゲート線２３０がローになると、Ｑ２０２のゲート・ソース容量は記憶キャパシタＣｓ２１０の電圧を下げようとする。Ｖｄｄがハイになると、ＯＬＥＤ２２０の容量は、ＮＦＥＴＱ２０３のドレイン端子電圧を上げる傾向があり、そのドレイン・ゲート容量は、記憶キャパシタＣｓ２１０の電圧を上げようとする。ゲート線２３０と供給電圧Ｖｄｄは逆向きに変わるので、ＮＦＥＴＱ２０２およびＱ２０３のチャネル幅と長さを注意深く設計することで、組み合わさったカップリングを完全にゼローにすることが可能である。データの書き込みと表示の駆動方法、および記憶キャパシタＣｓ２１０への、組み合わさった容量電圧カップリングは、ディスプレイの全ての画素で同じであるから、データ線２４０へのデータすなわち電流を変更することにより、記憶キャパシタＣｓ２１０への、この組み合わさった容量電圧カップリングを相殺する、すなわち補正することもできる。
【００２４】
回路２００は、ＯＬＥＤ２２０のアノードが、供給電圧Ｖｄｄへの接続により他のＯＬＥＤのアノード（示されていない）と共通である、ＯＬＥＤ２２０の共通アノード構成を組み込んでいる。こうして、スイッチ２３５は複数の画素回路のアノード端子へＶｄｄ１またはＶｄｄ２を選択的に指し向ける。一般に、共通アノードＯＬＥＤ構成の製造は共通カソードＯＬＥＤ構成より困難である。
【００２５】
ＯＬＥＤ有機層への電子およびホールの効率的な注入のために、仕事関数すなわち、最高被占有分子軌道（ＨＯＭＯ）と最低非占有分子軌道（ＬＵＭＯ）のエネルギーに一致する真空エネルギー・レベルとフェルミ・エネルギー・レベルのエネルギー差をもつアノードおよびカソード材料を選択することが、極めて重要である。典型的な仕事関数はアノードで４〜５ｅＶ、カソードで２．７〜５．３ｅＶである。
【００２６】
効率をより大きくするために、ＯＬＥＤアノード材料は、隣接する有機層のＨＯＭＯへの効率的なホールの注入を容易にするために、仕事関数の大きい導体でなければならず、一方、ＯＬＥＤのカソード材料は、隣接する有機層のＬＵＭＯへの効率的な電子注入を行うために仕事関数の小さい導体でなければならない。仕事関数の大きい金属は、インジウム・スズ酸化物ＩＴＯ、インジウム亜鉛酸化物ＩＺＯ、ニッケルＮｉなどであり、通常、アノード電極と有機ホール輸送層との間の界面において界面酸化物処理を受ける。界面酸化物処理は、与えられたアノード電極での仕事関数障壁を、確実に可能な最高の高さにするもので、処理業界におけるいくつかの手段、例えば１分ないし数分の酸素Ｏ２プラズマ処理によりそれを実施することができる。
【００２７】
対照的に、ＯＬＥＤカソード材料は、仕事関数の小さい金属導体、例えば、フッ化リチウムＬｉＦ、カルシウムＣａ、マグネシウム金ＭｇＡｕなどでなければならず、有機層界面での導体電極の如何なる酸化も電子注入効率を低下させる。上面または下面発光構造が可能であるが、処理は、アノード材料と有機層界面の酸化物処理が、有機層およびカソード材料が存在する前に終えられると、ずっと簡単である。共通のカソードを用いると、有機層を堆積させた後、アクティブ画素領域のパターン形成の必要がないので、処理はさらに簡単になる。
【００２８】
図３は、本発明に従い、共通カソード構造を組み込む画素回路３００の概略図である。データ線電流を用い、ＯＬＥＤを流れる電流を、しきい値電圧または移動度の変動に適応できる３ＮＦＥＴ回路で正確に設定することができる。
【００２９】
回路３００は、フローティング電流源／シンク回路構成を組み込んでいる。回路３００には、ＮＦＥＴＱ３０１、Ｑ３０２およびＱ３０３、データ記憶キャパシタＣｓ３１０、ＯＬＥＤ３２０ならびにスイッチ３２５が含まれる。回路３００には、ゲート線３３０およびデータ線３４０も含まれる。
【００３０】
スイッチ３２５により、供給電圧Ｖｓｓが、回路３００にデータを書き込むために、ハイ、すなわちＶｓｓ２に設定され、回路３００に書き込まれたデータを表示するために、ロー、すなわちＶｓｓ１に設定される。正の供給電圧Ｖｄｄは、一定に保たれる。スイッチ３３５は、任意の適切なスイッチング素子でよいが、好ましくは、トランジスタを用いた電気制御スイッチとして構成される。
【００３１】
ゲート線３３０の電圧がハイになった時、ＮＦＥＴＱ３０１およびＱ３０２がオンになる。Ｖｓｓはハイに、すなわち＞Ｖｄｄ−２Ｖである電圧Ｖｓｓ２に設定される。ＯＬＥＤ３２０のカソードにＶｓｓ２を印加することにより、ＯＬＥＤ３２０がオフになり、全く発光しない。ＯＬＥＤ３２０がオフの時、ＯＬＥＤ３２０を流れる電流は非常に小さいので、回路３００の動作に影響を与えない。電流の形態のデータがデータ線３４０から流入する、すなわち取り出される。ＮＦＥＴＱ３０２は、ＮＦＥＴＱ３０３のゲートをＶｄｄに接続し、電流がデータ記憶キャパシタＣｓ３１０を通して流れることを止め、ＮＦＥＴＱ３０３を通してだけ流れる時に、確実に、ＮＦＥＴＱ３０３を飽和領域で動作させる。ＮＦＥＴＱ３０３は電流源として動作し、データ線３４０から流入している電流に一致する。
【００３２】
Ｖｏｌｅｄ（最大）を最大輝度での発光時にＯＬＥＤ３２０にかかる電圧として、ＯＬＥＤ３２０のカソードに、ある電圧＜Ｖｄｄ−Ｖｇｓ＋Ｖｔ−Ｖｏｌｅｄ（最大）、Ｖｓｓ１を印加することにより、ＯＬＥＤ３２０がオンになる、すなわち発光する。ゲート線３３０の電圧がローになり、ＶｓｓがローのＶｓｓ１に設定されてＮＦＥＴＱ３０３が飽和領域（Ｖｄｄ−Ｖｇｓ＋Ｖｔ−Ｖｏｌｅｄ）にあることが確実である時に、ＮＦＥＴＱ３０３のドレイン・ソース電流はＯＬＥＤ３２０を通って流れるであろう。
【００３３】
ゲート線３３０がローに設定されると、ＮＦＥＴＱ３０２のゲート・ソース容量は、データ記憶キャパシタＣｓ３１０の電圧を下げようとする。ゲート線３３０がローに設定されると、ＮＦＥＴＱ３０１のゲート・ドレイン容量は、データ記憶キャパシタＣｓ３１０の電圧を上げようとする。ＶｓｓがローのＶｓｓ１に設定されると、ＯＬＥＤ３２０の容量およびＮＦＥＴＱ３０３のゲート・ドレイン容量は、データ記憶キャパシタＣｓ３１０の電圧を上げようとする。ＮＦＥＴＱ３０１、Ｑ３０２およびＱ３０３のチャネルの長さおよび幅の注意深い設計により、データ記憶キャパシタＣｓ３１０の電圧カップリングをゼローにすることが可能である。データの書き込みと表示の駆動方法、および記憶キャパシタＣｓ３１０への、組み合わさった容量電圧カップリングは、ディスプレイの全ての画素で同じであるから、データ線３４０から取り出されたデータすなわち電流を変更することにより、記憶キャパシタ３１０への、組み合わさった容量電圧カップリングを相殺する、すなわち補正することもできる。データ記憶キャパシタＣｓ３１０およびＮＦＥＴＱ３０３を、基準の供給電圧がないフローティング電流源と考えることができる。
【００３４】
本発明の別の態様は、表示を効果的に短縮して、画素を大きな書き込み電流で書き込めるようにする。このような回路は、８ビット・グレー・スケール動作を制御することが望ましい。これを実現するためには、ＯＬＥＤ電流は少なくとも２桁は変化する必要があろう。
【００３５】
画素回路に電流を適切に書き込むために、低グレー・レベルの電流でデータ線の容量を充電または放電するのに要する時間は、高解像度ディスプレイにおけるゲート線オン時間より長くなりうる。１つの解決策は、より大きな電流をデータ線に使い、画素回路のデータ表示時間を短縮することである。図２の供給電圧Ｖｄｄが、ハイのＶｄｄ２に設定されている時間を調節することにより、また図３の供給電圧Ｖｓｓが、ローのＶｓｓ１に設定されている時間を調節することにより、表示時間を調節することができる。従来技術に示されるような第４のトランジスタおよび第３の画素回路入力信号が無いのは、この様にしてである。このことは、従来技術で用いられる第４のトランジスタでの電圧降下が無くなっているので、電源電圧および電力消費を減らす助けとなる。
【００３６】
複数の画素をもつディスプレイでは、ＯＬＥＤへの電源接続、回路２００のＶｄｄ、回路３００のＶｓｓは、そのディスプレイの全ての画素で同一の接続である。しかし、各々が別のスイッチ、回路２００ではスイッチ２３５、回路３００ではスイッチ３２５をもち、各々が個別の表示タイミングをもつ複数の接続に、ＶｄｄまたはＶｓｓの接続を分けると有用でありうる。例えば、表示時刻を互いにずらして、分散させ、ピーク、すなわち最大のＶｄｄおよびＶｓｓ電流を減らすことができる。電流が小さくなると、ＶｄｄまたはＶｓｓの配電の電圧降下が減少するであろう。
【００３７】
通常の動作電圧による、回路２００のＮＦＥＴＱ２０１およびＱ２０２ならびに回路３００のＮＦＥＴＱ３０１およびＱ３０２への電気的ストレスは、アクティブ・マトリックス液晶ディスプレイのそれと同様である。これらのＮＦＥＴは、デューティ・ファクタが非常に小さい電気的スイッチとして機能する。本発明は、従来技術の回路に比べて、ＯＬＥＤに電流を供給するＮＦＥＴ、回路２００のＱ２０３および回路３００のＱ３０３、のストレスの影響を最少化する。本発明では、データ書き込み時、ＯＬＥＤをオフにするだけでなく、回路２００のＮＦＥＴＱ２０３および回路３００のＮＦＥＴＱ３０３の、ドレイン・ソースおよびゲート・ドレイン電圧極性を変えるように、回路２００のＶｄｄ１電圧および回路３００のＶｓｓ２電圧を設定することができる。極性の反転は、ゲート・ドレイン酸化物およびドレイン・ソース・チャネル領域にトラップされた電荷を取り除く助けとなる。回路２００のＮＦＥＴＱ２０３、および回路３００のＱ３０３のゲート・ソース電圧極性を反転させることも可能であることが認められるであろう。書き込み時、回路２００のデータ線２４０にＶｓｓより小さい電圧、あるいは回路３００のデータ線３４０にＶｄｄより大きい電圧を印加することができる。回路２００のＮＦＥＴＱ２０３、および回路３００のＱ３０３のゲート・ソース電圧を反転するための、データ線上の電圧の書き込みは、前の画素状態の表示後で、画素に次の状態を書き込む前に行われるであろう。
【００３８】
アモルファス・シリコン、ポリシリコンまたは結晶シリコンで、回路２００および３００を実現することができる。回路２００および回路３００を、ＰＭＯＳ素子を使用するように容易に変更することができる。
【００３９】
様々な代替と変更が当分野の技術者により考案されうることが理解されるであろう。本発明は、添付の特許請求の範囲内にある、このような代替、変更および変形形態の全てを包含すると解釈される。
【図面の簡単な説明】
【００４０】
【図１】従来技術の画素回路の概略図である。
【図２】本発明に従って、共通アノードが駆動される画素回路の概略図である。
【図３】本発明に従って、共通カソードが駆動される画素回路の概略図である。
【図１】
2004531772.tif 000003
【図２】
2004531772.tif 000004
【図３】
2004531772.tif 000005
【国際公開パンフレット】
2004531772.tif 000006
2004531772.tif 000007
2004531772.tif 000008
2004531772.tif 000009
2004531772.tif 000010
2004531772.tif 000011
2004531772.tif 000012
2004531772.tif 000013
2004531772.tif 000014
2004531772.tif 000015
2004531772.tif 000016
2004531772.tif 000017
2004531772.tif 000018
2004531772.tif 000019
2004531772.tif 000020
2004531772.tif 000021
2004531772.tif 000022
2004531772.tif 000023
2004531772.tif 000024
2004531772.tif 000025
2004531772.tif 000026
2004531772.tif 000027
【国際調査報告】
2004531772.tif 000028