(57)【要約】【課題】誘電体鏡及び自動整合ゲインガイドを持つＶＣＳＥＬを製造するための方法及び装置を提供する。【解決手段】本発明は、エピタキシャル成長層にフォトレジストを付着する工程、前記フォトレジストにパターンを付けてアパーチャ領域を形成する工程、前記パターンをなしたフォトレジストに誘電体を付着する工程、前記誘電体にリフトオフ層を付着する工程、前記アパーチャ領域を境界付ける前記誘電体及びリフトオフ層の部分を除去する工程、前記アパーチャ領域を境界付ける前記エピタキシャル成長層の領域に注入する工程、及び金属層を前記誘電体に付着する工程を含む、レーザー装置製造方法を提供する。本発明は、更に、エピタキシャル層及びアパーチャ領域を含む基材、前記アパーチャ領域の上に形成された誘電体鏡、及び前記アパーチャ領域を境界付ける、前記エピタキシャル層内の注入領域を含む、装置を提供する。
2004531896.tif 000002
【特許請求の範囲】
【請求項１】
レーザー製造方法において、
（ａ）エピタキシャル成長層にフォトレジストを付着する工程、
（ｂ）前記フォトレジストにパターンを付けてアパーチャ領域を形成する工程、
（ｃ）前記パターンをなしたフォトレジストに誘電体を付着する工程、
（ｄ）前記誘電体にリフトオフ層を付着する工程、
（ｅ）前記アパーチャ領域を境界付ける前記誘電体及びリフトオフ層の部分を除去する工程、
（ｆ）前記アパーチャ領域を境界付ける前記エピタキシャル成長層の領域に注入する工程、及び
（ｇ）金属層を前記誘電体に付着する工程を含む、方法。
【請求項２】
請求項１に記載の方法において、前記エピタキシャル成長層は、下半導体分配ブラッグ反射器スタック、活性領域、及び上半導体分配ブラッグ反射器スタックを含む、方法。
【請求項３】
請求項２に記載の方法において、前記上半導体分配ブラッグ反射器スタックは、アルミニウム、ガリウム、砒素、インジウム、燐、及びその組み合わせからなる群から選択された材料を含む、方法。
【請求項４】
請求項３に記載の方法において、前記上半導体分配ブラッグ反射器スタックは、アルミニウムガリウム砒素層の対でできた交互の層を含む、方法。
【請求項５】
請求項４に記載の方法において、前記上半導体分配ブラッグ反射器スタックにはドーピングが施してある、方法。
【請求項６】
請求項２に記載の方法において、前記上半導体分配ブラッグ反射器スタックは４０又はそれ以下の個々の層を含む、方法。
【請求項７】
請求項６に記載の方法において、前記上半導体分配ブラッグ反射器スタックは２０又はそれ以下の個々の層を含む、方法。
【請求項８】
請求項７に記載の方法において、前記上半導体分配ブラッグ反射器スタックは１１又はそれ以下の個々の層を含む、方法。
【請求項９】
請求項８に記載の方法において、前記上半導体分配ブラッグ反射器スタックは７又はそれ以下の個々の層を含む、方法。
【請求項１０】
請求項１に記載の方法において、前記誘電体は、二酸化珪素、二酸化チタニウム、窒化珪素、及びこれらの組み合わせからなる群から選択される、方法。
【請求項１１】
請求項１０に記載の方法において、前記誘電体は、二酸化珪素、二酸化チタニウム、及びこれらの組み合わせからなる群から選択される、方法。
【請求項１２】
請求項１１に記載の方法において、前記誘電体は二酸化珪素である、方法。
【請求項１３】
請求項１に記載の方法において、前記装置は、面発光型垂直共振器レーザーである、方法。
【請求項１４】
請求項１に記載の方法により生じるレーザー。
【請求項１５】
レーザーにおいて、
エピタキシャル層及びアパーチャ領域を含む基材、
前記アパーチャ領域の上に形成された誘電体鏡、及び
前記アパーチャ領域を境界付ける、前記基材内の注入領域を含む、レーザー。
【請求項１６】
請求項１５に記載のレーザーにおいて、前記エピタキシャル層は、下半導体分配ブラッグ反射器スタック、活性領域、及び上半導体分配ブラッグ反射器スタックを含む、レーザー。
【請求項１７】
請求項１６に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは、アルミニウム、ガリウム、砒素、インジウム、燐、及びその組み合わせからなる群から選択された材料を含む、レーザー。
【請求項１８】
請求項１７に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは、アルミニウムガリウム層の対でできた交互の層を含む、レーザー。
【請求項１９】
請求項１６に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックにはドーピングが施してある、レーザー。
【請求項２０】
請求項１６に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは４０又はそれ以下の個々の層を含む、レーザー。
【請求項２１】
請求項２０に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは２０又はそれ以下の個々の層を含む、レーザー。
【請求項２２】
請求項２１に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは１１又はそれ以下の個々の層を含む、レーザー。
【請求項２３】
請求項２２に記載のレーザーにおいて、前記上半導体分配ブラッグ反射器スタックは７又はそれ以下の個々の層を含む、レーザー。
【請求項２４】
請求項１５に記載のレーザーにおいて、前記誘電体鏡は、二酸化珪素、二酸化チタニウム、窒化珪素、及びその組み合わせからなる群から選択される、レーザー。
【請求項２５】
請求項２４に記載のレーザーにおいて、前記誘電体鏡は、二酸化珪素、二酸化チタニウム、及びこれらの組み合わせからなる群から選択される、レーザー。
【請求項２６】
請求項２５に記載のレーザーにおいて、前記誘電体鏡は、二酸化珪素を含む、レーザー。
【請求項２７】
請求項１５に記載のレーザーにおいて、前記装置は面発光型垂直共振器レーザーである、レーザー。
【請求項２８】
面発光型垂直共振器レーザーは、
基材、
下半導体分配ブラッグ反射器スタック
光を放射するアパーチャを含む活性領域、
上半導体分配ブラッグ反射器スタック、及び
前記活性領域の前記アパーチャ上で前記上半導体分配ブラッグ反射器スタック上に位置決めされた誘電体鏡を含み、
前記半導体分配ブラッグ反射器スタック、及び前記上半導体分配ブラッグ反射器スタックは、エピタキシャル層を含み、前記下半導体分配ブラッグ反射器スタックは前記上半導体分配ブラッグ反射器スタックよりも多くのエピタキシャル層を含む、面発光型垂直共振器レーザー。
【請求項２９】
請求項２８に記載の面発光型垂直共振器レーザーにおいて、前記上半導体分配ブラッグ反射器スタックを構成するエピタキシャル層の数は、前記下半導体分配ブラッグ反射器スタックを構成するエピタキシャル層の数の５％以下である、面発光型垂直共振器レーザー。
【請求項３０】
請求項２９に記載の面発光型垂直共振器レーザーにおいて、前記上半導体分配ブラッグ反射器スタックの前記エピタキシャル層の数は、約４である、面発光型垂直共振器レーザー。
【請求項３１】
請求項２８に記載の面発光型垂直共振器レーザーにおいて、前記下半導体分配ブラッグ反射器スタック及び前記上半導体分配ブラッグ反射器スタックは特定の反射能を有し、前記下半導体分配ブラッグ反射器スタックの反射能は前記上半導体分配ブラッグ反射器スタックの反射能よりも高い、面発光型垂直共振器レーザー。
【請求項３２】
面発光型垂直共振器レーザーにおいて、
基材、
下半導体分配ブラッグ反射器スタック、
光が放射されるアパーチャ領域を含む活性領域、
上半導体分配ブラッグ反射器スタック、
前記アパーチャ領域を境界付ける、前記基材内の注入領域、及び
前記活性領域の前記アパーチャ領域上で前記上半導体分配ブラッグ反射器スタック上に位置決めされた、前記注入領域を形成するためのガイドとして機能する誘電体鏡を含み、
前記半導体分配ブラッグ反射器スタック及び前記上半導体分配ブラッグ反射器スタックはエピタキシャル層を含み、前記下半導体分配ブラッグ反射器スタックは前記上半導体分配ブラッグ反射器スタックよりも多くのエピタキシャル層を含む、面発光型垂直共振器レーザー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として、面発光型垂直共振器レーザー（ＶＣＳＥＬ）（ｖｅｒｔｉｃａｌ  ｃａｖｉｔｙ  ｓｕｒｆａｃｅ  ｅｍｉｔｔｉｎｇ  ｌａｓｅｒ）及びこのようなレーザーを製造するための方法に関する。更に詳細には、本発明は低抵抗で小径の低しきい値電流のレーザー装置の製造方法に関する。
【背景技術】
【０００２】
高効率で信頼性のある面発光型垂直共振器レーザー（ＶＣＳＥＬ）装置を製造する上で、電気抵抗及びしきい値電流を減少することが非常に重要である。
ＶＣＳＥＬの電気抵抗は、ＶＣＳＥＬの製造に使用される材料の抵抗を小さくすることによって低下させることができる。導電路の幅及び長さを変えることによって抵抗を減少するため、ＶＣＳＥＬの物理的構造を最適にすることもできる。
【０００３】
ＶＣＳＥＬの全体としての電気抵抗の大部分は、レーザー共振器（ｌａｓｅｒ  ｃａｖｉｔｙ）の入力鏡及び出力鏡として使用される半導体分配ブラッグ反射器（ＤＢＲ）に帰せられる。ＤＢＲ構成要素の抵抗を減少するための一つの手段は、上半導体ＤＢＲ鏡に代えて誘電体薄膜ＤＢＲを使用することである。構造的には、これにより誘電体薄膜を装置の活性領域に置く。この方法には、誘電体薄膜とＶＣＳＥＬで使用された他の材料との間の熱膨張率の差のため、懸念がある。熱膨張率の差により材料間で歪みが生じ、製造プロセス及び装置の作動を複雑にする。
【０００４】
しきい値電流は、ＶＣＳＥＬアパーチャの直径を小さくすることによって減少できる。小径のＶＣＳＥＬアパーチャは、ＶＣＳＥＬアパーチャが比較的大径の装置と比較したとき、しきい値電流が比較的低い。ＶＣＳＥＬアパーチャの直径は、電流閉じ込めアパーチャの製造手段でほぼ決まる。多くの場合、小径のアパーチャは、陽子ストラグル（ｐｒｏｔｏｎ  ｓｔｒａｇｇｌｅ）のため、イオン注入技術では製造が困難である。「ストラグル」現象は、従来の半導体ＤＢＲの結晶光子を通した陽子の散乱により生じる。装置が小型である程、整合許容差が重要である。この許容差は、利用可能なフォトリソグラフィープロセスで決まる。
【０００５】
ＶＣＳＥＬ装置を開示する二つの例示の特許は、モリ等の米国特許第５，５３７，６６６号及び米国特許第５，５８７，３３５号である。モリ等は、有機金属蒸気成長プロセスにより、多相半導体鏡、クラッディング、及び活性層を含む半導体層を基材上に順次形成することによるレーザー装置の製造を教示した。しかしながら、モリ等は上文中に論じたように解決策を越えてＶＣＳＥＬ装置の問題点に関与しない。
【特許文献１】
米国特許第５，５３７，６６６号
【特許文献２】
米国特許第５，５８７，３３５号
【０００６】
その結果、電気抵抗及びしきい値電流を減少するプロセス及びそれによって製造された装置に対する必要が残った。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の以下の概要は、本発明に独特の幾つかの新規な特徴の理解を促すために提供されるものであって、完全に説明することを意図していない。明細書、特許請求の範囲、添付図面、及び要約書を全体として読むことによって、本発明の様々な特徴を完全に理解することができる。
【課題を解決するための手段】
【０００８】
本発明によれば、レーザー製造方法において、基材にフォトレジストを付着する工程、フォトレジストにパターンを付けてアパーチャ領域を形成する工程、パターンをなしたフォトレジストに誘電体を付着する工程、誘電体にリフトオフ層を付着する工程、アパーチャ領域を境界付ける誘電体及びリフトオフ層の部分を除去する工程、アパーチャ領域を境界付ける基材の領域に注入する工程、及び金属層を基材に付着する工程を含む、方法が提供される。
【０００９】
本発明の別の特徴によれば、エピタキシャル層及びアパーチャ領域を含む基材、アパーチャ領域上に形成された誘電体鏡、及びアパーチャ領域を境界付ける、基材内の注入領域を含む、レーザーが提供される。
【００１０】
本発明は、上ＤＢＲでの抵抗が小さい小径で低しきい値電流のＶＣＳＥＬを提供する。上半導体ＤＢＲの少なくとも９０％を、ＶＣＳＥＬの出力アパーチャの上にだけ形成された誘電体鏡に代える。装置電流は、高抵抗半導体ＤＢＲの２〜３の層だけを通過すればよい。誘電体鏡の実際の大きさは、製造に亘って、レーザーアパーチャよりも大きくてはならない。その結果、装置に及ぼされる応力の量が最少となる。
【００１１】
これと同時に、本発明は整合したゲインガイドを含むと同時に、フォトリソグラフィー工程を制限する。上半導体ＤＢＲ材料の大部分が除去してあるため、注入ストラグルもまた減少する。その結果、低エネルギ注入を使用でき、予め付着させた誘電体鏡を自動整合注入マスクとして機能させることができる。その結果、潜在的に小さな電流閉じ込めアパーチャが形成される。
【００１２】
本発明の一つの特徴によれば、部分的に製造したＶＣＳＥＬ型エピタキシャルレーザー構造を、分子線エピタキシャル成長法（ＭＢＥ）又は有機金属化学蒸着法（ＭＣＶＤ）を使用して基材に形成する。フォトレジストを基材に付けて現像し、ＶＣＳＥＬについての設計を形成する。次いで誘電体層を基材に付着させる。リフトオフ工程により、部分的に製造したＶＣＳＥＬのアパーチャ上に位置決めされていない誘電体の部分を除去する。次いで、基材にイオン注入又は他の閉じ込め技術を、ＶＣＳＥＬ活性領域の近くに電流閉じ込め領域を形成するのに十分なレベルで行う。本発明で使用するのに適した別の閉じ込め技術は、米国特許第５，９０３，５８８号（ゲンター等）に開示されている。同特許に触れたことにより、この特許に開示された内容は本明細書中に含まれたものとする。誘電体鏡は、イオン注入マスクとして作用し、鏡の真下の領域（ＶＣＳＥＬのレーザー領域）が注入により損傷しないようにする。誘電体鏡は、注入エネルギが低いため、注入マスクとして機能する。誘電体鏡を使用するため、低い注入エネルギを使用でき、これにより装置の厚さを減少することができる。
【００１３】
本発明の新規な特徴は、本発明の以下の詳細な説明を検討することにより、当業者に明らかになるであろうし、本発明を実施することによって学ぶことができる。しかしながら、本発明及びその特定の例の詳細な説明は、本発明の特定の実施例を示すけれども、単に例示の目的で提供されたものであるということは理解されるべきである。これは、本発明の範疇の様々な変形及び変更が、本発明の詳細な説明及び特許請求の範囲から当業者に明らかになるためである。
【００１４】
異なる図面に亘って同じ又は機能的に同様のエレメントに同じ参照番号が付してある、本明細書に組み込まれ且つ本明細書の一部を形成する添付図面は本発明を例示し、本発明の詳細な説明とともに本発明の原理を説明する上で役立つ。
【００１５】
添付図面は必ずしも縮尺通りでなく、実施例は、グラフィックシンボル、仮想線、概略図及び部分図を使用して例示される。特定の場合では、本発明の理解に不要の又は他の詳細を認知し難くする詳細は省略してある。勿論、本発明は、必ずしも本明細書中に例示した特定の実施例に限定されないということは理解されるべきである。
【発明を実施するための最良の形態】
【００１６】
図１乃至図１０には一つの装置が示してあるが、多くの装置を基材上に、例えばアレイ構成で製造できるということは理解されるべきである。更に、図１乃至図１０は断面図であり、従って、図１乃至図１０に示されている装置は、紙面の内外に延長できるということは理解されるべきである。
【００１７】
図１は、従来技術のＶＣＳＥＬを示す。図１に示すように、ＶＣＳＥＬ１００は多くのエレメント、即ち、基材１２、及びエピタキシャル層１９を含む。このエピタキシャル層は、下半導体分配ブラッグ反射器（ＤＢＲ）スタック１０１、上半導体ＤＢＲスタック１０２、及び活性領域１０３を含む。光出力１０４は基材１２に対して垂直であり、ＶＣＳＥＬ１００のレーザー領域１３’から放射される。
【００１８】
ＶＣＳＥＬ１００は、基材１２上でエピタキシャル層１９を成長させることによって製造される。第１に、下半導体ＤＢＲスタック１０１を成長させる。例えば、下半導体ＤＢＲスタック１０１は、アルミニウム（ｘ）ガリウム（１−ｘ）砒素の交互の層からなる対によって製造できる。各層対は、ｘの値が異なる。一般的には、下半導体ＤＢＲスタック１０１をドーピングする。下半導体ＤＢＲスタック１０１上に位置決めされた活性領域１０３もまた様々な層で形成されており、一般的にはアルミニウムガリウム砒素及びガリウム砒素でできている。活性領域１０３上には上半導体ＤＢＲスタック１０２が位置決めされる。一般的には、上半導体ＤＢＲスタック１０２は、逆のドーピングが施されていることを除くと、下半導体ＤＢＲスタック１０１と同じである。活性領域１０３は、代表的には、厚さがλ／ｎであるように設計されている。ここで、λはエミッションの波長であり、ｎはこの波長での材料の屈折率である。このことは、活性領域１０３の厚さが２００ｎｍ程度である（可視光を放射するＶＣＳＥＬについて）ということを意味する。活性領域１０３の厚さが小さいため、光子は、キャビティを通って伝播するときに大きなゲインを受けない。従って、下半導体ＤＢＲスタック１０１及び上半導体ＤＢＲスタック１０２は、活性領域１０３からの光をコヒーレントに反射するように機能し、これによって、活性領域１０３からの光出力１０４を維持し、場合によっては増大する。
【００１９】
使用された特定の材料及び層の形体は、最終的な装置で所望の特定の波長及び作動パラメータに応じて選択される。
図２は、ＶＣＳＥＬであってもよい本発明の一つの特徴による装置１１を示す。装置１１は、基材１２、エピタキシャル層２０、及び誘電体鏡１６’を含む。エピタキシャル層２０は、下半導体ＤＢＲスタック１０１、活性領域１０３、及び部分上半導体ＤＢＲスタック１０５を含む。
【００２０】
装置１１は、基材１２上でエピタキシャル層２０を成長させることによって製造される。先ず最初に、下半導体ＤＢＲスタック１０１が成長する。例えば、下半導体ＤＢＲスタック１０１は、アルミニウムガリウム砒素の層で形成できる。一般的には、下半導体ＤＢＲスタック１０１にはドーピングがなされる。下半導体ＤＢＲスタック１０１の上に位置決めされた活性領域１０３もまた様々な層で形成されており、一般的にはアルミニウムガリウム砒素及びガリウム砒素で形成されている。活性領域１０３上には部分上半導体ＤＢＲスタック１０５が位置決めされる。
【００２１】
一般的には、部分上半導体ＤＢＲスタック１０５は、逆のドーピングが施されていることを除くと、下半導体ＤＢＲスタック１０１と同じである。部分上半導体ＤＢＲスタック１０５は、完全な上半導体ＤＢＲスタック１０２でないことを除くと、ＶＣＳＥＬ１００の上半導体ＤＢＲスタック１０２と同様である。部分上半導体ＤＢＲスタックという用語は、本明細書中で使用されているように、エピタキシャル層対の数が通常よりも少ない（例えば、３０層乃至４０層に対して２層乃至６層）上半導体ＤＢＲスタックを意味する。本発明の一実施例では、部分上半導体ＤＢＲスタック１０５を形成するエピタキシャル層の最少数は、部分的には、活性領域１０３を部分上ＤＢＲスタック１０５の高度にドーピングされた上層から隔離するのに必要な距離によって決定される。本発明のこの実施例では、部分上ＤＢＲスタック１０５の個々の層は最少で４個である。別の態様では、隔離に必要な距離は、少なくとも約１５００オングストロームとして与えることができる。
【００２２】
誘電体鏡１６’は、部分上半導体ＤＢＲスタック１０５の上に位置決めされる。誘電体鏡１６’は、上半導体ＤＢＲスタック１０２の失われた部分の機能を果たす。装置１１は、光子が活性領域１０３で発生し、下半導体ＤＢＲスタック１０１及び部分上半導体ＤＢＲスタック１０５によってコヒーレントに反射されるという点で、ＶＣＳＥＬ１００と同様に機能する。誘電体鏡１６’及び部分上半導体ＤＢＲスタック１０５により、完全な上半導体ＤＢＲスタック１０２と同じ方法で機能する完全な上ＤＢＲを形成する。
【００２３】
誘電体鏡１６’は、更に、レーザー領域１３（基材１２、下半導体ＤＢＲスタック１０１、活性領域１０３、及び部分上半導体ＤＢＲスタック１０５の一部でできている）の周囲にイオン注入を差し向け、注入領域１５（図９乃至図１１参照）を形成するガイドとして機能する。
【００２４】
本発明の一つの特徴による装置１１にはＶＣＳＥＬ１００にはない多くの利点がある。半導体ＤＢＲスタックを形成する材料は高い電気抵抗を有する。本発明の装置１１は、完全な上半導体ＤＢＲスタックに電流を通す必要がないため、抵抗が全体として減少する。レーザーしきい値電流もまた、本発明の装置１１で低下する。これは、小さなレーザーアパーチャを使用できるためである。誘電体鏡１６’は、イオン注入用注入ガイドとして役立ち、イオンストラグルの問題を生じることなく、比較的小さな領域の周囲に注入するために低エネルギ注入を使用できる。
〔装置〕
本発明の一つの特徴による例示の装置１１を図２及び図１０に示す。本発明による装置１１は、基材１２、レーザー領域１３、誘電体鏡１６’、及び注入領域１５（図９乃至図１１参照）を含む。
【００２５】
本発明で使用するためのレーザー領域１３が図２に示してあり、これを、完成したＶＣＳＥＬを示す図１と比較する。レーザー領域１３は、完全な上半導体ＤＢＲスタック１０２が存在しないという点で、完成したＶＣＳＥＬと異なる。一般的には、完全な上半導体ＤＢＲスタックの約５％が装置１１のレーザー領域１３に存在する。レーザー領域１３は、一般的に受け入れられた任意のＶＣＳＥＬ製造方法を使用することによって、基材１２上に製造される。レーザー領域１３の製造は、エピタキシャル層２０の成長及びその後に行われるイオン注入又は他の囲い込み技術（ｃｏｎｆｉｎｅｍｅｎｔ  ｔｅｃｈｎｉｑｕｅ）を含み、一般的に受け入れられた任意の方法によって行うことができる。レーザー領域１３の例示の製造方法は、米国特許第５，４７５，７０１号（「ヒッブス及びブレンナー」）及び米国特許第５，８９３，７２２号（「ヒッブス及びブレンナー等」）から推定できる。
【００２６】
本発明の一つの特徴による装置は、誘電体鏡１６’を更に含む。誘電体鏡１６’は、装置１１のレーザー領域１３と比較したときにＶＣＳＥＬ１００における程完全には形成されていない第２の完全なＤＢＲスタックの部分の機能を果たす。誘電体鏡１６’は、レーザー領域１３のアパーチャ上にだけ位置決めされている。誘電体鏡１６’は、当業者に明らかな任意の従来の方法によって形成できる。誘電体鏡１６’を形成する材料は、二酸化珪素（ＳｉＯ２）、二酸化チタニウム（ＴｉＯ２）、及びこれらの組み合わせを含むがこれらに限定されない一般的に使用されている任意の化合物から選択できる。
【００２７】
誘電体鏡１６’及びそのフォーメーション（ｆｏｒｍａｔｉｏｎ）は、装置１１の注入領域１５の注入用の自動整合注入マスクとして役立つ。これにより、基材１２に低エネルギで（浅く）注入でき、これによりストラグルを減少し、レーザー領域１３を注入中に損傷しないように保護する。注入領域１５は、任意の従来の方法で形成でき、水素を含むがこれに限定されない任意の様々なイオンを注入できる。
【００２８】
本発明の一つの特徴による装置１１は、別の態様で特徴付けることができ、以下に論じるように装置製造方法を参照して説明する。
〔加工〕
図３乃至図１０は、本発明の一つの特徴による一つの装置製造方法を示す。図３乃至図１０は断面図であり、従って、図３乃至図１０に示されている装置は、紙面の内外に延長でき、これによって装置のアレイを図示できるということは理解されるべきである。
【００２９】
図３は、下半導体ＤＢＲスタック１０１、活性領域１０３、及び部分上半導体ＤＢＲスタック１０５（図２参照）を含むエピタキシャル成長層２０を持つ装置１１の基材１２を示す。
【００３０】
エピタキシャル成長層２０は、一般的に受け入れられた任意のＶＣＳＥＬ製造方法を本発明の教示に従って変更することによって形成できる。上述のように、ヒッブス及びブレンナーの特許及びヒッブス及びブレンナー等の特許の両方が、変更できる製造プロセスの例を提供する。変更されたヒッブス及びブレンナーによるプロセスが、本発明によるエピタキシャル層２０の一つの製造方法の一例として提供されるけれども、この他の方法を使用できるということは当業者には理解されよう。
【００３１】
エピタキシャル成長層２０は、図４でわかるように、下半導体ＤＢＲスタック１０１、活性領域１０３、及び部分上半導体ＤＢＲスタック１０５を含む。
図４を参照すると、基材１２上に置かれた下半導体ＤＢＲスタック１０１の例示の形体は、層１２０、１２２（好ましくは、例えば８５０ｎｍレーザーについて全部で２５回繰り返した）、及び１２４を含む。下半導体ＤＢＲスタック１０１は、６０．５ｎｍのＡｌ０．１５Ｇａ０．８５Ａｓ材料層１２０で開始する。この上に７１．１ｎｍのＡｌＡｓ層１２２が置かれる。これらの層の厚さは、λ／４ｎによって示される。ここで、λは波長（８５０ｎｍ）であり、ｎは層の屈折率である。この場合、層１２０及び１２２を２５回繰り返し、全部で２６の交互の層を形成する。交互の２６層の上にＡｌ０．１５Ｇａ０．８５Ａｓ層１２４を置く。
【００３２】
下半導体ＤＢＲスタック１０１上に置かれた活性領域１０３の例示の形体は、層１２６、１２８、１３０、１２８、１３０、１２８、及び１３２を含む。活性領域１０３は、適当な厚さのＡｌ０．２５Ｇａ０．７５Ａｓ層及び層１２６を含む。層１２６の上にＧａＡｓの第１層１２８が位置決めされる。次は、Ａｌ０．２５Ｇａ０．７５Ａｓの第１層１３０である。この層上にＧａＡｓの第２層１２８が位置決めされる。第２層１２８の上にＡｌ０．２５Ｇａ０．７５Ａｓの第２層１３０が位置決めされる。第２層１３０の上にＧａＡｓの第３層１２８が位置決めされる。第３層１２８上にＡｌ０．２５Ｇａ０．７５Ａｓの層１３２が位置決めされる。
【００３３】
活性領域１０３の上に置かれた部分上半導体ＤＢＲスタック１０５の例示の形体は、繰り返し層１３４及び１３６、層１３８、及び１４０を含む。部分上半導体ＤＢＲスタック１０２は、ＡｌＡｓ層である層１３４で開始する。層１３４上に別のＡｌ０．１５Ｇａ０．８５層１３６が位置決めされる。次いでこれらの層１３４及び１３６をｘ回繰り返し、ｘ＋１個の交互の層を形成する。その後、ＡｌＡｓ層１３８を形成する。この層１３８上にＡｌ０．１５Ｇａ０．８５Ａｓ層１４０を位置決めする。
【００３４】
部分上半導体ＤＢＲスタック１０５を構成する層の数を決めるｘの値を変更してもよい。ｘの値は、用途に応じて約０乃至２２であってもよい。好ましくは、ｘの値は、約０乃至１０である。更に好ましくは、ｘの値は約１乃至５であり、例えば３である。このことは、部分上半導体ＤＢＲスタック１０５が４個の交互の層を含むということを意味する。部分上ＤＢＲスタック１０５の高度にドーピングした上層を含む実施例では、部分上ＤＢＲスタック１０５は少なくとも約４個の交互の層を含む。
【００３５】
図３を参照すると、本発明の一つの特徴による方法の次の工程は、フォトレジスト層１４を付ける工程である。装置１１の基材１２上に位置決めされたエピタキシャル層２０上でフォトレジスト層１４を拡げる。フォトレジスト層１４は、任意の適当な材料であってもよく、当業者に周知の任意の方法によって付けることができる。
【００３６】
図５を参照すると、本発明の装置を製造する方法の次の工程は、フォトレジスト層１４にパターンを付ける工程である。フォトレジスト層１４にパターンを付け、装置のパターンをなしたフォトレジスト層１４’を形成する。パターンをなしたフォトレジスト層１４’は、レーザー領域１３の真上の領域が除去してあり、アパーチャ領域２１を形成するフォトレジスト層１４を含む。アパーチャ領域２１は、一般的には２μｍ乃至２５μｍ程度であり、好ましくは５μｍ乃至１５μｍであり、更に好ましくは約１０μｍである。パターンをなしたフォトレジスト層１４’は、当業者に周知の任意の方法によってフォトレジスト層１４から形成できる。
【００３７】
図６を参照すると、本発明の装置の製造方法の次の工程は、誘電体を付着する工程である。装置１１の誘電体層１６をエピタキシャル層２０の実質的に全面に亘って付着し、これによって、パターンをなしたフォトレジスト層１４’及びアパーチャ領域２１の真上の層２０と接触する。誘電体層１６は、化学蒸着法（ＣＶＤ）、低圧化学蒸着法（ＬＰＣＶＤ）、プラズマ化学蒸着法（ＰＥＣＶＤ）、等を含むがこれらに限定されない当業者に周知の任意の方法によって形成できる。誘電体層１６は、誘電体鏡として一般的に使用される、二酸化珪素（ＳｉＯ２）、二酸化チタニウム（ＴｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）及びこれらの組み合わせを含むがこれらの材料に限定されない材料の任意の組み合わせから形成できる。誘電体層１６の厚さは、鏡材料の夫々の屈折率に応じて、約３０００オングストローム乃至８０００オングストロームである。
【００３８】
図７を参照すると、本発明の装置の製造方法の次の工程は、リフトオフ材料の付着である。リフトオフ材料を誘電体層１６の全面に亘って付着し、装置１１のリフトオフ層１８を形成する。リフトオフ層１８は、任意の方法で付着でき、任意の適当な材料から形成できる。
【００３９】
図８を参照すると、本発明の装置の製造方法の次の工程は、層除去工程である。パターンをなしたフォトレジスト層１４’全体を誘電体層１６及びリフトオフ層１８の部分とともに除去する。この除去後に基材１２上に残るのは、層２０、レーザー領域１３上に直接位置決めされた、誘電体鏡１６’と呼ぶ誘電体層１６の一部、及び誘電体鏡１６’の上に位置決めされた、鏡層と呼ぶリフトオフ層１８の一部が全てである。この除去工程は、当業者に周知の任意の方法で行うことができる。
【００４０】
図９を参照すると、本発明の装置１１の製造方法の次の工程は、イオン注入工程である。イオンを基材１２に注入することによって層２０内に注入領域１５を形成する。イオン注入工程は、当業者に周知の任意の方法で行うことができ、硼素、インジウム、ガリウム、水素、等を含むがこれらに限定されない任意の適当なイオンを注入できる。注入領域１５はアパーチャ領域２１の周囲に形成され、誘電体鏡１６’及び鏡層１８’のためアパーチャ領域２１に進入しない。一般的には、注入領域１５は活性領域１０３’（図２参照）の真上に位置決めされる。この浅い深さまで水素イオンを注入するのに有用な状態の一例は、約２００ＫｅＶのエネルギで且つ２．５×１０14の線量である。上文中に論じたように、本発明で使用するのに適した別の閉じ込め技術が米国特許第５，９０３，５８８号（ゲンター等）に開示されている。同特許に触れたことにより、この特許に開示された内容は本明細書中に含まれたものとする。
【００４１】
図１０を参照すると、本発明の装置の製造方法の次の工程は、装置１上にオーミック材料を付着する工程である。オーミック材料を層２０の上面全体に亘って付着し、オーミック金属層１７を形成する。オーミック金属層１７は、当業者に周知の任意の方法で形成でき、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、亜鉛（Ｚｎ）、及びプラチナ（Ｐｔ）を含むがこれらに限定されない任意の適当な金属から形成できる。好ましくは金が使用され、約２５００オングストローム乃至１００００オングストローム付着させる。更に好ましくは、金を約８０００オングストローム付着させる。
【００４２】
図１１を参照すると、本発明の装置の製造方法の最後の工程は、オーミック金属層１７の一部を除去する工程である。オーミック金属層１７の一部（即ち１８’の上にある部分）を鏡層１８’とともに誘電体鏡１６’の上から除去し、オーミック金属１７’を残す。これらの部分の除去は、当業者に周知の任意の方法で行うことができる。
【００４３】
本明細書中に説明した実施例及び例は、本発明及びその実際の用途を最も良く説明するため、及びこれによって当業者は本発明を製作し使用できるようにするために提供されたものである。しかしながら、以上の説明及び例は単なる例示の目的で提供されたものであるということは当業者には理解されよう。本発明のこの他の変形及び変更は当業者には明らかであろう。添付の特許請求の範囲は、このような変形及び変更を含もうとするものである。以上の説明は、本発明を余すことなく説明しようとするものでも本発明の範囲を限定しようとするものでもない。以上の教示に照らして、以下の特許請求の範囲の精神及び範囲から逸脱することなく、多くの変形及び変更が可能である。本発明を使用することには様々な性質の構成要素を使用することが含まれる。本発明の範囲は、全ての点に関する等価物に対する完全な認識を提供する特許請求の範囲によって定義される。
【図面の簡単な説明】
【００４４】
【図１】面発光型垂直共振器レーザー（ＶＣＳＥＬ）の垂直断面図である。
【図２】本発明の一つの特徴による面発光型垂直共振器レーザー（ＶＣＳＥＬ）の垂直断面図である。
【図３】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図４】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図５】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図６】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図７】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図８】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図９】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【図１０】本発明の一つの特徴による製造方法及びこの方法によって形成された装置を示す図である。
【符号の説明】
【００４５】
１１  装置
１２  基材
１３  レーザー領域
１５  注入領域
１６’  誘電体鏡
２０  エピタキシャル層
１０１  下半導体ＤＢＲスタック
１０２  完全な上半導体ＤＢＲスタック
１０３  活性領域
１０５  部分上半導体ＤＢＲスタック
【図１】
2004531896.tif 000003
【図４】
2004531896.tif 000004
【国際公開パンフレット】
2004531896.tif 000005
2004531896.tif 000006
2004531896.tif 000007
2004531896.tif 000008
2004531896.tif 000009
2004531896.tif 000010
2004531896.tif 000011
2004531896.tif 000012
2004531896.tif 000013
2004531896.tif 000014
2004531896.tif 000015
2004531896.tif 000016
2004531896.tif 000017
2004531896.tif 000018
2004531896.tif 000019
2004531896.tif 000020
2004531896.tif 000021
2004531896.tif 000022
2004531896.tif 000023
2004531896.tif 000024
2004531896.tif 000025
2004531896.tif 000026
2004531896.tif 000027
【国際公開パンフレット（コレクトバージョン）】
2004531896.tif 000028
【国際調査報告】
2004531896.tif 000029
2004531896.tif 000030
2004531896.tif 000031