(57)【要約】【課題】従来技術の問題を解決するバックエンド金属被覆工程を提供すること。【解決手段】本発明は、銅で満たされており、後に続く当該銅のガルヴァーニ堆積のために前記凹部表面にメッキベースを形成するステップを含み、前記メッキベースの形成に続き、しかしながら当該銅の前記ガルヴァーニ堆積の前に、前記メッキベースによって覆われていない表面領域に吸収されるように機能する凹部に、改変剤を導入し、かつ、これによって、銅メッキの充填が始まる前に、初期のメッキベースを効果的に埋めるべく、銅成長を促進するために表面領域を改変するというバックエンド金属被覆工程を備える。【選択図】図２Ｃ
2004531645.tif 000002
【特許請求の範囲】
【請求項１】
凹部が銅で満たされることになっていて、かつ、後に続く当該銅のガルヴァーニ堆積のために前記凹部の表面にメッキベースを形成するステップを含む電子デバイスの製造方法において、
前記メッキベースの形成に続き、しかしながら当該銅の前記ガルヴァーニ堆積の前に、前記メッキベースによって覆われていない表面領域に吸収されるように機能する凹部に、改変剤を導入し、かつ、これによって、そこへの銅のガルヴァーニ堆積を促進するために前記表面領域を改変することを特徴とする電子デバイスの製造方法。
【請求項２】
前記改変剤が、改変表面に対して電気化学的銅堆積反応を増進するために、当該表面領域内に吸収される請求項1に記載の方法。
【請求項３】
これを用いなければ当該表面のメッキ割合の減少が阻止されるように機能するであろう、ガルヴァーニメッキ浴の有機添加剤の影響を、相殺するように機能する態様で、前記改変剤が当該表面内に吸収されるように構成されている請求項1に記載の方法。
【請求項４】
前記改変剤は、金属的なナノ粒子を含む請求項1から3のいずれかに記載の方法。
【請求項５】
前記金属的なナノ粒子がパラジウムまたはパラジウム／スズ合金の少なくとも一つで形成される請求項4に記載の方法。
【請求項６】
前記改変剤は、官能性シランを含む請求項1から3のいずれかに記載の方法。
【請求項７】
前記シランは、シアニド基、アミン基またはチオール基の官能性を含む請求項6に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法、特に、凹部が銅で満たされることになっていて、かつ、後に続く当該銅のガルヴァーニ堆積のために凹部表面にメッキベースを形成するステップを含むバックエンド金属被覆処理に関する。
【背景技術】
【０００２】
バックエンド金属被覆を達成するための公知のダマシン工程の一部として、凹部（例えば、バイアおよびホール）は、ガルヴァーニ堆積工程によって、銅により充填される。この工程では、凹部の表面に形成され、かつ、たとえば、後に続くガルヴァーニ銅堆積の間に、凹部が充填されるウェーハ基板全体に均一な電流分布を可能とするために充分なコンダクタンスが得られように機能する、いわゆる銅シード層のようなメッキベースの存在が必要となる。
【０００３】
しかしながら、このようなメッキベース層を、高アスペクト比（たとえば、18μmより小さい凹部の直径に対して4より大きい比）の凹部のウェーハに塗布すると、その品質および確実性が、制限されてしまうと言う欠点が生じることが判明している。この層は、それが薄過ぎる、または不均一である場合、不適切であるということも判明している。このような、厚さおよび均一性が変化してしまうことによって、後に続くガルヴァーニ堆積の間、凹部が銅により完全に充填されず、銅が存在しない空洞が、構造体の内部に残ってしまうことが発生する。
【０００４】
特許文献1は、メッキベースを形成する最初の銅シード層が、専用のアルカリ溶液を用いる電極堆積反応によって、その後、増進されるダマシン工程に関する。一旦、所定の銅厚さが得られると、発生する如何なるギャップも充填するために、更なるメッキステップが行われる。
【０００５】
しかしながら、相対的に大きいウェーハの場合、後に続く増進ステップの間に、高いシート抵抗値に起因して不均一性の問題が発生するという理由から、通常の厚さの最初の銅シード層に関して、この公知の工程を、実施することができないという点でこの公知の工程は、問題を有する。更に、この公知の工程は、必要な表面変化を得るために電気的なコンタクトを必要とし、かつ、アルカリメッキ溶液の使用は、大きいpH変化を、もたらすことになり、これは、結局、さまざまな工程ステップ間の洗浄条件に関し、厳しい条件を課すことになると言う問題を有する。
【０００６】
本発明は、公知のこのような工程の問題を解決したバックエンド金属被覆工程を提供するものである。
【０００７】
【特許文献１】
国際公開第99/47731号パンフレット
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の一態様では、上述のタイプのバックエンド金属被覆工程が提供される。そして、当該銅の前記ガルヴァーニ堆積の前に、後に続く前記メッキベースの形成を行い、改変剤を前記メッキベースによって覆われていない表面領域に吸収されるために機能する凹部に導入し、かつ、それによって、そこへの銅のガルヴァーニ堆積を促進するために前記表面領域を改変することを特徴とする。
【０００９】
本発明は、この工程を、標準の厚さまたはそれより薄い厚さの銅シード層に適用でき、さらに、表面を変化させるために電気的コンタクトを必要とせず、かつそれを酸性溶液または中性溶液によって達成することができると言う効果を有する。一定時間の期間後に、たとえば、凹部が形成されるウェーハ全体にわたって、表面変化を均一に達成することができる自己限定式である点でも、この工程は、効果がある。
【００１０】
したがって、本発明は、pHが大きく変化せず、かつ一般に利用できる優れた溶液を使用することが出来る相対的に単純な工程を提供する。たとえば、酸性銅メッキ浴は、現行の電流ダマシンバックフィル工程で標準的に用いられているものと、同じまたは類似のタイプのものとすることができる。
【００１１】
したがって、半導体ウェーハに形成されている、ヴィアやホールのような凹部の側壁表面を、銅シード層を堆積した後に改変できるということは、理解されるであろう。このような改変により、ヴィアまたはホールの側壁表面の全領域が、銅で覆われるまで、横方向の、後に続くガルヴァーニ銅成長が増進されるので、上述した空洞が残存すると言う問題無しに、通常のガルヴァーニ銅成長を行うことが可能になる。銅シード層によって覆われていない壁領域に適用される工程ステップを、銅シード層が存在する領域に適用することも、もちろん、可能である。
【００１２】
請求項2の特徴は、銅の横方向の高成長速度を増進させる点で、特に有利である。
【００１３】
同様に、請求項3の特徴は、銅シード層が存在しない側壁表面領域の銅の改善された横方向の成長を増強させる点でも有利である。
【００１４】
残りの請求項の特徴は、銅充填ダマシン工程が適用される基板層の標準組な組成物に関連する改変剤の有利な形態に関する。
【００１５】
したがって、本発明が、たとえば、ガルヴァーニ銅の横方向の成長を促進する、凹部側壁表面の改変を提供することは、理解されるであろう。このような横方向の成長は、ウェーハ表面に対する垂直方向の成長速度よりも平行方向の成長速度が大きい成長として、定義される。たとえば、不十分な銅シード層は、まず、通常の凹部の充填に関するステップの前の横方向の成長によって、埋まる。
【００１６】
電子デバイスとは、半導体デバイスのことで、特に、集積回路のことである。この実施例では、凹部は、トランジスタやダイオードのような複数の半導体素子が、規定されている半導体基板の側面に存在する。当業者に公知であるように、集積回路は、通常3〜6の相互接続層を含む。本発明において形成されるようなヴィアは、これらの相互接続層の間と、相互接続層と個々のトランジスタのコンタクトとの間に存在する。これに代えて、電子デバイスを、複数の受動素子を含む薄膜デバイス、およびオプションとして、任意の薄膜トランジスタとすることも出来る。
【発明を実施するための最良の形態】
【００１７】
以下、本発明について、更に添付の図面に基づいて説明する。
【００１８】
最初に、図1Aを参照すると、ここには、ホール12のような凹部が形成されていて、かつガルヴァーニ堆積銅のバックエンド銅充填ダマシンプロセスに従って、銅によって充填させることになる半導体ウェーハ10の概略断面図が示されている。図示されているホールの大きさは、相対的に高アスペクト比（たとえば、18μmより小さい凹部の直径に対して4より大きい比）を示している。0.13μm、0.10μｍおよびこれより小さいものが、近い将来、採用される可能性が、高く、かつより長期的にはより小さいサイズが求められる可能性が高いので、この高アスペクト比は、将来世代のダマシン製品では、広く採用されるものとなるであろう。
【００１９】
銅シード層14を、ガルヴァーニ銅堆積の前に、凹部12の表面を含めてウェーハ10の露出表面上にスパッターリングによって堆積する。しかしながら、このようなアスペクト比の値に対して、このようなプロセスは、凹部の壁の被覆率が悪いという結果をもたらす問題を生じる場合がある。これは、図1Aにおいて、銅シード層14によって覆われていない凹部12の側壁の表面の一部16によって示されている。図1Bに示されるように、銅メッキ18によって凹部12を銅で充填させるために、銅のガルヴァーニ堆積を行う場合、空洞20が、構造物の中に残存することが、特に問題となり得るので回避すべきであるということは、理解すべきである。
【００２０】
相対的に単純で、かつすぐに適合できる態様で、このような空洞の形成を防止することが、本発明に対する要請である。
【００２１】
つぎに、図2A-2Cを参照する。ここには、図1Aおよび1Bに示される構造体に対応するベーシックウェーハ構造体が示されている。しかしながら、図2Aに示されるように、ここでは、少なくとも凹部12の側壁表面の露出表面を改変するために、改変剤をウェーハに塗布するという点で、処理ステップが異なるということが重要である。本発明にとって本質的ではないが、改変剤を、図2Aに示されるように、銅シード層の表面に塗布することもできる。しかしながら、たとえば、品質が悪いシード層の塗布後に出現する露出表面領域を改変することが、本発明の重要な態様であるということを理解すべきである。
【００２２】
図示の例では、本発明のこの図示された実施例に従って改変される銅シード層の導入の前に、凹部12の側壁表面上に形成されるバリヤー層には、実際には、タンタル(T)または窒化タンタル(TaN)が用いられている。
【００２３】
この改変が、上述の改変バリヤー層上のガルヴァーニ銅層の横方向の成長を増進するように機能することは、理解されるであろう。このような表面改変は、改変剤が、露出表面（例えば、上述したようなバリヤー層の露出表面16）で吸収されることを必要とする。更に、このような改変は、銅に対する過大な核生成を制限しつつ、電子移動反応のスピードを増やすべく、銅堆積に対する電気化学反応を改善するように機能する効果を有する。すなわち、改変バリヤー表面の電流密度は、銅シード層表面の電流密度よりも高いので、ダマシン工程において普通に発生するような定電流電気メッキのもとでは、電流が、改変バリヤー表面に向かって集中するという効果が得られ、かつ上述した必要な横方向の成長が達成される。
【００２４】
代替工程では、このような添加剤が、銅シード層での吸収によって、所定電位での銅メッキの割合が減少するように機能するので、表面改変剤は、ガルヴァーニメッキ浴内に通常見出される有機添加物の混合物のベースに機能する。
【００２５】
露出表面22に吸収される表面改変剤は、バリヤー剤、次いで上述したメッキ浴添加剤に、より強く結合されるということがわかるので、メッキ割合の減少は、銅シード層に発生するのみである。これにより、必要な露出凹部表面上で相対的には横方向に成長が行われるという結果になる。したがって、凹部の改変露出表面22は、ガルバニック銅メッキの早い段階では、銅が存在しない表面領域22に対し、最初の銅成長24を供給する。これにより、図2Cに示されるように、ガルヴァーニ銅メッキ26が完成したときに、空洞の形成が、少なくとも制限されているかまたは完全に阻止されていると言う効果が得られる。
【００２６】
改変剤は、パラジウム、またはパラジウム／スズ合金のような金属ナノ粒子により構成され、または、シアニド基、アミン基またはチオール基のような、適切な官能性を示す塩性を含むことが、有利である。このように、本発明のこの観点によると、シアニド、アミン、チオールなどの1つの官能基を有するシランと、基板へのシランの正確な結合を確実にする機能を有する3つのアルコキシ基とを、用いることができる。もちろん、このような分子のクラスが、シラン、チタン酸塩等に限定されずに使用できることは、理解されるであろう。
【００２７】
したがって、本発明が、特にアスペクト比の理由から、凹部の露出した側表面壁に供給するために十分な厚さの変動を示す、最初の銅シード層を、効率的に埋める、相対的に簡易でかつ適合できる工程を供給することは、理解されるであろう。
【００２８】
しかしながら、本発明が前述した例の詳細に制限されないことは、理解されるべきである。たとえば、この工程は、ヴィアやホール等を含むか否かに関わらずいくつかの適切な構造体の銅充填に、組込むことができ、更に表面改変剤の選択は、上述したものに限定されず、銅の最初の成長が増進するように、凹部の露出した側壁表面に吸収されるように機能する、任意の適切な試剤を含むことができる。
【図面の簡単な説明】
【００２９】
【図１Ａ】従来技術に従うガルヴァーニ堆積工程を含み、かつ高アスペクト比のヴィアを有するウェーハに関するステップを示す。
【図１Ｂ】従来技術に従うガルヴァーニ堆積工程を含み、かつ高アスペクト比のヴィアを有するウェーハに関するステップを示す。
【図２Ａ】本発明の実施例に従う銅充填を含むバックエンド金属被覆工程の3段階を示す。
【図２Ｂ】本発明の実施例に従う銅充填を含むバックエンド金属被覆工程の3段階を示す。
【図２Ｃ】本発明の実施例に従う銅充填を含むバックエンド金属被覆工程の3段階を示す。
【符号の説明】
【００３０】
10  半導体ウェーハ
12  ホール（凹部）
14  銅シード層
16  （凹部側壁）表面
18  銅メッキ
20  空洞
22  改変露出表面
24  銅成長
26  銅メッキ
【図１Ａ】
2004531645.tif 000003
【図１Ｂ】
2004531645.tif 000004
【図２Ａ】
2004531645.tif 000005
【図２Ｂ】
2004531645.tif 000006
【図２Ｃ】
2004531645.tif 000007
【国際公開パンフレット】
2004531645.tif 000008
2004531645.tif 000009
2004531645.tif 000010
2004531645.tif 000011
2004531645.tif 000012
2004531645.tif 000013
2004531645.tif 000014
2004531645.tif 000015
2004531645.tif 000016
【国際調査報告】
2004531645.tif 000017
2004531645.tif 000018
2004531645.tif 000019