(57)【要約】マイクロマシンセンサを製造する方法及びこの方法により製造されるセンサにおいて、半導体基板（１）に複数の開口（２）を設けることが提案される。これらの開口（２）を半導体基板（１）内に設けた後に熱処理が行われ、この熱処理では、基板（１）の深部に設けられた中空室への開口（２）が転移せしめられる。
2004531882.tif 000002
【特許請求の範囲】
【請求項１】
マイクロマシンセンサを製造する方法であって、半導体基板（１）に複数開口（２）を設け、次いで熱処理を施す形式の方法において、前記開口（２）の幾何学形状的な寸法設定及び熱処理の温度・時間継続を、基板（１）の深部に中空室（３）が形成されるように選択することを特徴とする、マイクロマシンセンサを製造する方法。
【請求項２】
前記複数の開口（２）が、所定の深さを備えた半導体基板（１）の表面から出発して、該半導体基板（１）の内部にまで延びており、かつ開口（２）の両側壁が、該開口（２）の深さよりも少ない間隔を有している、請求項１記載の方法。
【請求項３】
半導体基板（１）の表面に設けられた複数の開口（２）が、一方向では１μｍよりも少なく、かつ２μｍよりも多い深さを有している、請求項２記載の方法。
【請求項４】
９００°Ｃよりも高い温度、有利には１０００°Ｃよりも高い温度で熱処理を行う、請求項１から３までのいずれか１項記載の方法。
【請求項５】
センサを形成するための別の作業ステップを行う、請求項１から４までのいずれか１項記載の方法。
【請求項６】
別のプロセスステップとして、エピタクシ層（１１）を半導体基板（１）の表面で分離する、請求項５記載の方法。
【請求項７】
エピタクシ層（１１）を分離する前又は後に、半導体材料をドープするのためのドーピング剤を注入する、請求項５又は６記載の方法。
【請求項８】
ドーピング剤によって、単結晶の半導体材料内にピエゾ抵抗性のエレメント（１２，７３）を形成する、請求項７記載の方法。
【請求項９】
開口（２）を設ける前にドーピング剤を半導体基板（１）内に注入する、請求項５から８までのいずれか１項記載の方法。
【請求項１０】
中空室（３）の上方に上側のドーピング層（３１）が設けられており、かつ中空室（３）の下方に下側のドーピング層（３２）が設けられており、該両方のドーピング層がｐｎ接合によって互いに絶縁されていることを特徴とする、請求項１から９までのいずれか１項記載の方法により製造されるセンサエレメント。
【請求項１１】
中空室（３）の上方で半導体内に深溝構造（５１）が設けられており、これらの深溝構造（５１）が、表面から中空室（３）にまで延びている、請求項１から９までのいずれか１項記載の方法により製造されるセンサ。
【請求項１２】
深溝（５１）によりバルク構造（５５）が形成され、このバルク構造（５５）が、基板（１）の表面に対して平行に可動になっている、請求項１１記載のセンサ。
【請求項１３】
バルク構造（５５）が側壁を有しており、これらの側壁が、ドーピング剤の注入により導電性に設計される、請求項１２記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の上位概念部に記載の、マイクロマシンセンサを製造する方法若しくはこの方法によって製造されるマイクロマシンセンサに関する。Mizushima et al.の論文（Applied Physics Letter, Vol.77,Nr.20,13. November 2000, 3290頁以下）に基づき、開口を設け、引き続き熱処理を施すことによって半導体基板内に中空室を設ける方法が既に知られている。このような構造は、しかしながら組み込まれた回路を使用するためにのみ使用される。センサの製造のためには多数の他の製造プロセス、特にいわゆる犠牲層技術が公知である。この場合、シリコン層が犠牲層で生ぜしめられる。この犠牲層は、次いでシリコン層の構造化後に再び取り除かれる。
【０００２】
発明の利点
これに対して請求項１の特徴を備えた本発明による方法は、有利には、特にマイクロマシンセンサを製造する簡単な方法を述べている。マイクロマシンセンサはこの場合、単結晶のシリコンから形成されたセンサエレメントを形成している。さらに、本発明の方法は回路エレメントを組み込むために適している。
【０００３】
中空室の確実な形成を保証するためには、設けられた開口は直径よりも深く、有利には１μｍよりもわずかな直径を有していて、２μｍよりも深く形成されていることが望ましい。十分に高い温度によって、基板におけるシリコン原子の十分な運動性が保証される。次いで別の作業ステップによって、実際のセンサエレメントが形成される。この場合に有利には、特にエピタクシ層の分離とドーピング剤の注入が行われる。
【０００４】
次に本発明の実施例を図面につき詳しく説明する。
【０００５】
図１、図２、図３及び図４には、本発明による方法を明確化するプロセス順序が示されている。図１には、シリコン基板１の横断面図が示されている。このシリコン基板１内には開口２が設けられている。この開口２は、長く細い止まり孔として形成されている。この止まり孔は、典型的に１μｍよりも少ない直径を有しており、１μｍよりも多くシリコン基板１の深部へ延びている。シリコン基板１は、特に単結晶のシリコン基板である。このような開口２は、反応性イオンエッチングによって、すなわち、シリコン基板１の表面にガスのイオンを注入し、このイオンをシリコン材料とガス状に化合させることによって作製することができる。通常は、シリコン基板１の表面の、エッチングすることが望ましくない部分は、例えばシリコンオキシダーゼ、窒化ケイ素、金属又はガラス層によるマスキングによって保護される。選択的に、純粋に解離するプラズマエッチング法を用いることもできる。
【０００６】
図１の横断面図に示したシリコン基板１は熱処理を受ける。この場合に、シリコン原子の転位が生じ得る温度、すなわち９００°Ｃよりも高い温度が選択される。特に適しているのは、例えば１１００°Ｃの熱処理である。有利には、このような熱処理は水素雰囲気において実施される。なぜならば、これによってシリコン１の表面で生成される酸化物がシリコン１の表面若しくは開口２の壁から取り除かれるからである。高い温度によってシリコン原子の可動性が高められ、これにより転位が起こりシリコンの表面が減少せしめられる。このことによって、図２から判るように、開口２の上側の範囲すなわちシリコン基板１の表面に極めて近い範囲には開口２の直径の減少が生じ、かつ開口２の下側の範囲には膨らみが生じる。このプロセスがしばらく継続されると、図３に示したようにシリコン基板１の表面にはわずかな凹設部だけが残り、シリコン基板１の内部には中空室３が形成されるという状態が生じる。しかし、中空室３のこのような形成は、図１に示したように開口２が十分に深くかつ十分に狭く形成されている場合にのみ得られる。そうでなければ、表面張力を最小化するためには、ただ１つの凹設部４が形成されている場合、エネルギ的に好都合である。したがって開口２は十分に深く形成されていなければならず、かつ横断面は十分に小さくに形成されていなければならない。少なくとも、シリコン基板１内に向かう開口２の深さは表面における開口２の直径よりも大きく形成されている必要がある。図３には、表面に関してはまだ最小の状態は達成されていない。シリコン基板１の表面は依然として凹設部４を有しており、中空室３はまだ楕円状の形状を有している。熱処理の継続により、この状態はしかしながらさらに変化せしめられ、ほぼ球状の中空室３が形成され、この中空室３の上方には凹設部４はもはや配置されていない。このような状態が図４に示されている。
【０００７】
このようにして開口２を設け、かつ引き続く熱処理を施すことによって、シリコン基板１内に中空室３を形成することが可能である。
【０００８】
本発明によるプロセスは、単結晶のシリコンに限定されるものではなく、その他の半導体材料、例えばＧａＡｓ（ガリウムヒ素）においても実施することができる。さらに、多結晶の半導体材料を使用することもできる。半導体は、別の作業ステップによって導電性の範囲と非導電性の範囲とを生ぜしめることができるという利点をもたらす。このことは、センサの製造のためには不可欠である。
【０００９】
中空室に水素のみが閉じ込められている場合、別の熱処理によって、十分な真空が生ぜしめられる。なぜならば、水素はシリコンによって容易に外方拡散されるからである。このことは特に圧力センサにとっては興味深い。なぜならば、このようにして基準真空が形成されるからである。別の熱処理が、例えばドーピング剤の注入とアニーリング（焼鈍し）とによって行われる。
【００１０】
図５、図６、図７及び図８には、この方法によってどのようにしてダイアフラムが生ぜしめられ、このダイアフラムが中空室の上方に配置され得るのかが示されている。図５には、シリコン基板１の横断面図が示されている。このシリコン基板１には、狭く深い止まり孔として形成された多数の開口２が設けられている。図７には、図５の基板の平面図が示されている。図７から判るように、多数の開口２は互いに狭い間隔をおいて配置されており、これらの開口２の間隔は開口２の直径にほぼ対応している。図５及び図７から出発して熱処理が行われると、それぞれの開口２から出発して、図１、図２、図３及び図４に示したようにシリコン原子の変位が行われる。その結果、図６のシリコン基板の横断面図に示したようにつながった、面の大きい中空室３が生じる。この面の大きい中空室３の上方には、シリコンの薄い層からなるダイアフラム範囲４が配置されている。シリコン基板１が単結晶のシリコン基板である場合、このダイアフラム４の形成もまた単結晶のシリコンによって行われる。なぜならば、シリコン原子は変位した場合、再び対応する結晶格子位置に配置されるからである。したがって、シリコン基板１の単結晶構造は中空室３の上方のダイアフラム範囲４においても維持される。図８には平面図が示されているが、この平面図では当然、中空室３を見ることはできない。したがって、図８に示した面の大きい中空室３は平面図では当然見えないことになるが、それにもかかわらず図８では、図７に見られる開口２から出発して中空室３がどのようにしてシリコン基板１の深部で形成されるのか、イメージが得られるようにこの中空室３が図示されている。
【００１１】
図５及び図７に示したように開口２を配置する場合、開口２の直径、開口２の相互間隔及び開口２の深さの間には関連性がある。図８に示したように、貫通する中空室３をさらに形成するためには、シリコン基板１内に設けられる開口２が深ければ深い程、それだけ図７における隣接した複数の開口２の間の間隔は離れていてよい。開口２の直径、開口２の相互間隔及び開口２の深さの間の正確な大きさ比率は、場合によっては実験的に算出しなければならず、この大きさ比率は、別のパラメータ、例えば熱処理の温度、必要に応じて注入されたドーピング剤、熱処理中の不活性ガスの組成及びこれに類するパラメータにも関係している。
【００１２】
図１〜図８までに示した方法から出発してセンサ構造を達成するためには、しかしながらシリコン基板１のさらに別の処理が必要である。
【００１３】
図９には、本発明によるセンサのための第１の実施例が示されている。このセンサは、図６及び図８に示したようなシリコン基板１から出発している。シリコン基板１は中空室３を有しており、この中空室３の上方に配置されたダイアフラム範囲４を有している。例えば図６、図７及び図８に示したようなシリコン基板１から出発して、エピタクシ層１１が被着される。このエピタクシ層１１は、ダイアフラム範囲４を含むシリコン基板１の上側全体を覆う。シリコン基板１は単結晶であり、かつ単結晶のシリコン構造はダイアフラム４の範囲にも存在しているので、エピタクシ層１１は単結晶状に成長する。このようなエピタクシ層１１のための典型的な厚さは、数μｍから数十μｍの規模である。エピタクシ層１１の上側には、通常のプロセスによってドーピング剤が注入される。例えば、ピエゾ抵抗（圧抵抗）性の抵抗エレメントのためのドーピング帯域１２を設けることができ、このドーピング帯域１２は、強度にドープされた導体帯域１３によってパッシベーション層１５のコンタクト開口１４に接続される。ピエゾ抵抗性の抵抗エレメント１２は、この場合、中空室３の縁部範囲に設けられたエピタクシ層１１に配置される形で配置されている。強度にドーピングされた導体エレメント１３によって、コンタクト開口１４において金属導体路（図示していない）を介して電気的な信号を読み取り、特にピエゾ抵抗性のエレメント１２の電気的な抵抗を測定することができる。中空室３に対して相対的に配置されていることに基づいてピエゾ抵抗性の抵抗エレメント１２は、中空室３の上方でエピタクシ層１１及びダイアフラム範囲４の変形が生じた場合に著しい機械的応力が生ぜしめられる範囲に位置している。このような変形は例えば、周辺圧力が中空室３に閉じ込められた圧力と異なることによって起こり得る。これにより、周辺圧力の変化を中空室３内の圧力に対して相対的に検出する装置が生み出される。すなわち圧力センサである。パッシベーション層１５の上側に設けられた金属の導電層によって、ピエゾ抵抗性のエレメント１２の電気的な信号を評価回路２０に供給することができる。この評価回路２０は同じくエピタクシ層１１及びシリコン基板１に形成されている。簡略化のためにパッシベーション層１５の上側に設けられた金属の導体路は図示していない。
【００１４】
電気的な評価回路２０は同様に拡散帯域２１，２２，２３によって示唆されているだけであり、実際の回路エレメントには対応していない。埋め込まれたドーピング帯域２１を通って、既にエピタクシ層１１の分離前にドーピング剤はシリコン基板１の上側に注入されている。ドーピング帯域２２，２３は、従来の半導体エレメントの製造時に設けられるような通常のドーピング帯域である。この場合、ピエゾ抵抗性のエレメント１２と強度にドープされた導体１３とを製造するためにも用いられるプロセスが用いられる。中空室３を生ぜしめるための本発明の方法は、半導体構造を作製する通常の方法と共に問題なく用いることができるので、中空室３も従来の回路エレメント２０も、同じ１つのプロセス順序で作製することができる。
【００１５】
図１０、図１１及び図１２には、圧力センサのための別の製造方法が示されている。図１〜図８までに記載の方法ステップに補足して、中空室３を作製する前後にも付加的にドーピング剤をシリコン基板１に注入する。均一にドープされたシリコン基板１、例えばｐ型にドープされたシリコン基板から出発して、このｐ型にドープされたシリコン基板内には、相反するタイプのドーピング部３０、例えばｎ型ドーピング部が挿入される。次いで、図５及び図７のように複数の開口２が設けられる。これらの開口２が配置された範囲は、ｐ型にドープされた基板１内にも、挿入されたドーピング部３０にも延びている。開口２の深さはドーピング部３０の深さよりもわずかに形成されているので、開口２の下方にはまだドーピング部３０が存在する。このような状態が図１０ａに示されている。次いで、熱処理によって中空室３が形成される。この中空室３は基板１の内部に延びていて、かつ挿入されたｎ型ドーピング部３０を水平方向に横断しており、これによりシリコンは中空室３の上方と下方とにｎ型ドーピング部を有することになる。中空室３はドープ範囲をいわば水平方向に横断する。これにより、上側のドーピング部３１と下側のドーピング部３２とが形成される。ｎ型にドープされた帯域内に再ドーピング帯域３３を設けることにより、すなわち大量数のｐ型ドーピング剤を注入することにより、上側のｎ型ドーピング部３１と下側のｎ型ドーピング部３２とを互いに電気的に絶縁させることができる。図１０ｂにはこのようにして形成されたシリコン基板１の横断面図が示されている。このシリコン基板１では、上側のｎ型ドーピング部３１が中空室３と再ドーピング帯域３３とによって、下側のｎ型ドーピング部３２に対して電気的に絶縁されている。図１１には、図１０ｂの平面図が示されている。図から判るように、再ドーピング帯域３３はｎ型ドーピング部３２とｎ型ドーピング部３１との間に電気的に配置されている形で配置されている。選択的に、再ドーピング帯域３３は、上側のｎ型ドーピング部３１を完全に取り囲むような形で配置することもできる。さらに、図１０及び図１１には、二極回路の作製において一般的であるように、埋め込まれたドーピング帯域のためのもう１つのドーピング帯域２１が示されている。
【００１６】
図１０及び図１１から出発して、ｎ型にドープされたエピタクシ層１１の被着が行われ、これによりセンサエレメントが得られる。この場合にエピタクシ層１１内には、同じくｎ型にドープされた深いコンタクト部３５，３６が設けられる。深いコンタクト部３５は、上部のｎ型ドーピング部３１が電気的に接続されるように配置されており、深いコンタクト部３６は、下部のｎ型ドーピング部３２が電気的に接続されるように配置されている。相互の電気的な絶縁のためには、深いコンタクト部３６の周囲及び上部のｎ型ドーピング部３１の周囲にｐ型にドープされた絶縁リング３７が設けられる。上側には、次いで再びパッシベーション層１５が被着される。このパッシベーション層１５内にはコンタクト開口１４が設けられている。これらのコンタクト開口１４は、図示していない表面の金属フィルムによって深いコンタクト部３５の接続が行われるように設けられており、これにより半導体基板１とエピタクシ層１１とに形成された回路エレメント２０への表面の電気的な接続も同様に得ることができる。半導体回路エレメント２０はここでも、埋め込まれたドーピング帯域２１と別のドーピング帯域２２，２３とによって概略的にしか図示していない。
【００１７】
図１２に示した装置は容量型圧力センサを示している。中空室３と周辺との間に圧力差が存在する場合には、エピタクシ層１１と、半導体基板１の、中空室３の上方に配置された範囲とに変形が生じる。この変形により、上側のドーピング帯域３１と下側のドーピング帯域３２との間の間隔が変化する。これら両帯域は互いに電気的に絶縁されているので、これらの帯域は平板コンデンサを形成する。この平板コンデンサの容量は、ドーピング帯域３１とドーピング帯域３２との間隔に依存する。深いコンタクト部３５，３６を介して、この容量は対応する評価回路によって検出される。このように容量の測定によって、エピタクシ層１１若しくは半導体基板１の変形がどの程度の強さなのかを推定することができ、そしてこれによって、中空室３内の圧力に対する周辺圧力の相対的な比率がどの程度であるかのを確定することができる。容量の測定原理は、温度に依存しないので特に有利である。さらに、容量は直接の近傍に配置された回路によって特に良好に評価され得る。
【００１８】
図１３には、本発明によるセンサのための別の実施例が示されている。図６及び図８に示した基板１から出発して、エピタクシ層１１が被着される。この場合に、ダイアフラム３の上方の範囲には強度なドーピング部５０が設けられ、これによりエピタクシ１１層のこの範囲は強い導電性を帯びている。さらに、強度な表面ドーピング部５２が設けられる。この表面ドーピング部５２は、パッシベーション層１５に設けられたコンタクト孔１４への電気的な導体として働く。その後、エッチングプロセスによって深溝５１が設けられる。この深溝５１は、エピタクシ層１１の上側から中空室３内にまで延びている。このようにしてバルク構造５５が形成される。このバルク構造５５は、例えば加速によって基板１の上側に対して平行に運動することができるように幾何学形状的に設計されている。さらに、図示していない縁部範囲には、バルク構造５５を互いにかつエピタクシ層１１に対して相対的に隔離するための手段もまた形成することができる。このようにして、バルク構造間の、若しくはバルク構造５５とエピタクシ層１１の他の部分との間の容量を測定することができる。この容量は、バルク構造５５がどの程度変形されているのかに関連している。この容量の信号は、表面的にドープされた導体層５２とコンタクト開口１４とを介して、図示していない金属被覆された導体路によって、同じくエピタクシ層１１に形成されている電子的な回路２０に供給される。このようにして、容量型の力センサ、例えば加速度センサが形成される。
【００１９】
図１４には、図６及び図８による基板から出発したセンサのための別の実施例が示されている。図６に示したようにダイアフラム層４のみから形成された上側のシリコン層、又は対応するエピタクシ層１１から成る上側のシリコン層から、可動なエレメントが構造化された。この可動なエレメントには、中空室３にまで達する深溝５１が設けられている。中空室３の境界は、図１４のシリコン基板１の平面図に破線６２で示されている。前記深溝５１によって、上側のシリコン層から振動質量体７１が形成された。この振動質量体７１は、４つのバルクエレメント７２に懸吊されている。それぞれのバルクエレメント７２には、ピエゾ抵抗性のエレメント７３が配置されている。このピエゾ抵抗性のエレメント７３によって、振動質量体７１に加えられる力、特に加速力の作用が検出され得る。すなわち質量体７１に力が作用する場合には懸吊アーム７２が変形され、対応する抵抗変化がピエゾ抵抗性のエレメント７３において検出される。この場合、基板１に垂直に作用する力も、基板１の表面に対して平行に作用するも検出することができる。
【００２０】
図９〜図１４までに示したセンサにおいて、センサ構造が全て単結晶のシリコンからなっていると有利である。これにより、高い精度と耐用寿命を備えたピエゾ抵抗性の抵抗エレメントを設けることができる。さらに、単結晶のシリコンから成る可動なエレメントは特に価値が高く、極わずかな経時変化しか示さない。さらに本発明による方法は、完全に通常の半導体製造プロセスによって組み込み可能なので、同じ基板上に二極回路もＣＭＯＳ回路も組み込むことができる。したがって、１つの基板上にセンサエレメントと半導体回路エレメントとを一緒に組み込むことができる。さらに、通常の半導体製造プロセスのみが用いられる。
【図面の簡単な説明】
【００２１】
【図１】中空室を作製するための第１のプロセス順序を示す側面図である。
【図２】中空室を作製するための第１のプロセス順序を示す側面図である。
【図３】中空室を作製するための第１のプロセス順序を示す側面図である。
【図４】中空室を作製するための第１のプロセス順序を示す側面図である。
【図５】中空室を作製するための別のプロセス順序を示す側面図である。
【図６】中空室を作製するための別のプロセス順序を示す平面図である。
【図７】中空室を作製するための別のプロセス順序を示す平面図である。
【図８】中空室を作製するための別のプロセス順序を示す平面図である。
【図９】本発明によるセンサの第１実施例を示す側面図である。
【図１０】本発明によるセンサの第２実施例を作製する別のプロセス順序を示す側面図である。
【図１１】本発明によるセンサの第２実施例を作製する別のプロセス順序を示す平面図である。
【図１２】本発明によるセンサの第２実施例を作製する別のプロセス順序を示す側面図である。
【図１３】本発明によるセンサの別の１実施例を示す側面図である。
【図１４】本発明による別のセンサを示す平面図である。
【国際公開パンフレット】
2004531882.tif 000003
2004531882.tif 000004
2004531882.tif 000005
2004531882.tif 000006
2004531882.tif 000007
2004531882.tif 000008
2004531882.tif 000009
2004531882.tif 000010
2004531882.tif 000011
2004531882.tif 000012
2004531882.tif 000013
2004531882.tif 000014
2004531882.tif 000015
2004531882.tif 000016
2004531882.tif 000017
2004531882.tif 000018
2004531882.tif 000019
2004531882.tif 000020
2004531882.tif 000021
2004531882.tif 000022
2004531882.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004531882.tif 000024
【国際調査報告】
2004531882.tif 000025
2004531882.tif 000026
2004531882.tif 000027
2004531882.tif 000028
2004531882.tif 000029
2004531882.tif 000030