(57)【要約】半導体装置はバルク部分とそのバルク部分上に配置されたメサ部分とを含む第１の導電型の多量にドープされた第１の層を備えている。第２の導電型の第２の層は第１の層のメサ部分上に配置されてｐ−ｎ接合を形成している。第２の層は第１の層よりも低いドープ濃度である。第２の導電型のコンタクト層が第２の層上に形成されている。第１および第２の電極は第１の層のバルク部分とコンタクト層とにそれぞれ電気的に接触している。
2006503438.tif 000002
【特許請求の範囲】
【請求項１】
バルク部分とそのバルク部分上に配置されたメサ部分とを含む第１の導電型の多量にドープされた第１の層と、
第１の層のメサ部分上に配置され、第１の層よりも低いドープ濃度である第２の導電型の第２の層と、
第２の層上に形成された第２の導電型のコンタクト層と、
第１の層のバルク部分とコンタクト層とにそれぞれ電気的に接触している第１および第２の電極とを具備している半導体装置。
【請求項２】
さらに、メサ部分の側壁上に形成されているパッシベーション層を具備している請求項１記載の半導体装置。
【請求項３】
第２の層は、化学蒸気付着により形成されている請求項１記載のの半導体装置。
【請求項４】
メサ部分は正の傾斜角度を有している請求項１記載の半導体装置。
【請求項５】
第２の層は、エピタキシャル層である請求項１記載の半導体装置。
【請求項６】
装置の絶縁破壊電圧は４４０Ｖ以上である請求項１記載の半導体装置。
【請求項７】
第１の導電型の多量にドープされた基体を提供し、
その基体上に第２の導電型のエピタキシャル層を成長させてｐ−ｎ接合を形成し、前記エピタキシャル層は基体よりも低いドープ濃度であり、
エピタキシャル層上に第２の導電型のコンタクト層を形成し、
ｐ−ｎ接合が終端するエッジ終端領域を形成する半導体装置の製造方法。
【請求項８】
エッジ終端領域を形成するステップは、ｐ−ｎ接合が位置しているメサを規定するために基体の少なくとも一部を通って溝をエッチングするステップを含んでいる請求項７記載の方法。
【請求項９】
メサは正の傾斜角度で傾斜している請求項７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に過渡電圧抑制装置（ＴＶＳ）に関し、特に、オフィス装置、落雷バラスト、および高強度放電落雷、或いはマイクロプロセッサベースの装置のためのアバランシェ絶縁破壊ダイオード（ＡＱＢＤ）に関する。
【背景技術】
【０００２】
通信装置、コンピュータ、ホームステレオ増幅器、テレビジョン、その他の電子装置は小型の電子部品を使用した製造が増加しており、それらは電気エネルギサージ（すなわ過渡的な過電圧）による非常に損傷を受けやすい。電力および伝送ライン電圧のサージの変化は電子装置に重大な損傷を与え、および、または破壊する可能性が高い。さらに、これらの電子装置は修理および交換に費用がかかる。それ故、廉価で電力サージからこれらの部品を保護する方法が必要とされている。過渡電圧抑制装置（ＴＶＳ）として知られている装置がこのような電力サージ或いは過渡的な過電圧からこれらの形式の装置を保護するために開発されている。典型的にディスクリートな電圧基準ダイオードに類似しているディスクリートな装置であるこれらの装置が、電源の高い電圧の過渡現象または過渡現象に到達する前の同様の現象、および集積回路または類似の構造の潜在的な損傷を抑制するために使用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ｐ−ｎ接合を使用する半導体サージ抑制装置では、ｐ−ｎ接合は時には反対導電型の基体中に所定の導電型の層を拡散することによって形成される。そのような装置は多くの応用に対しては満足すべきものであるが、多くの問題がそれに関連して生じている。例えば、電圧の均一性および電力処理能力は常に満足すべきものではない。特に、カストマの特定する重要なパラメータである絶縁破壊電圧は装置ごとに変化してカストマの許容誤差を外れた絶縁破壊電圧の大きな変化を生成する。これらの変化は基体が高比抵抗領域（すなわち低いドープ濃度）である場合に基体中に生じるために生成され、基体およびそれが得られるインゴットの比抵抗を正確に制御することは一般に困難であるからである。その結果として、そのような装置の生産効率は比較的低い。さらに、得られる絶縁破壊電圧の値は制限される。何故ならば、装置のパッシベーションの効果を低下させるような装置のエッジにおける高い電界を生じさせてｐ−ｎ接合部の終端領域付近で絶縁破壊が生じる傾向があるからである。変化を増加させながら絶縁破壊電圧を減少させる表面における高い電界によって別の問題が生じ、それはまた絶縁破壊電圧付近の漏洩電流を増加させる。電圧クランピング比の値は、装置の直列抵抗に関係しているために悪影響を生じて、装置の高比抵抗領域（例えばｎ型領域）の厚さに関係する。結果として、装置は所望のクランプ電圧よりも高い電圧を有する。
【課題を解決するための手段】
【０００４】
本発明は、バルク部分とそのバルク部分上に配置されたメサ部分とを含む第１の導電型の多量にドープされた第１の層を含む半導体装置を提供する。第２の導電型の第２の層は第１の層のメサ部分上に付着されてそれとの間にｐ−ｎ接合を形成している。第２の層は第１の層よりも低いドープ濃度である。第２の導電型のコンタクト層は第２の層上に形成されている。第１および第２の電極は第１の層のバルク部分とコンタクト層とにそれぞれ電気的に接触している。
【０００５】
本発明の１特徴によればパッシベーション層がメサ部分の側壁上に形成される。  
本発明の別の特徴によれば第２の層は化学蒸気付着によって形成されている。  
本発明のさらに別の特徴によればメサ部分は正の傾斜角度で傾斜している。
【発明を実施するための最良の形態】
【０００６】
図１を参照すると、シリコンチップ10上に形成された従来技術のシリコンダイオードが示されている。この装置はしばしば過渡電圧抑制装置として使用されている。製造においてスタート時のウエハはそのような多数のチップが適合するのに十分な大きさであり、多数のチップが各ウエハで並列に処理される。ウエハは続いて切断されて個々のダイスまたはチップが形成され、それぞれ１以上のダイオード装置を含んでいる。多くの場合に、単一の装置が各ウエハで形成されるように説明するのが便利である。
【０００７】
シリコンチップ10はチップ10の主体を形成しているバルク部分または基体11を有している。それは典型的にｎ導電型またはｐ導電型の比較的高比抵抗の材料である。図１ではバルク部分11はｎ導電型ｑである。知られているようにこの高比抵抗のバルク部分11の比抵抗はほぼダイオードの絶縁破壊電圧を決定し、比抵抗が高いほど絶縁破壊電圧は高くなる（バルク部分11は電圧を維持するように十分に広いと仮定する）。チップ10はメサ部分12を含み、その上に拡散された上部層13が形成され、それはバルク部分11と反対の導電型であり、多量にドープされている。すなわち、図１において、上部層13の導電型はｐ＋型である。メサ部分12のエッジは傾斜された側壁12Ａで規定されている。上部層13とバルク部分11とは整流ｐ−ｎ接合14を形成し、それはメサ部分12の側壁12Ａまで延在している。チップ10の底面は典型的にコンタクト層15を含んでおり、それはバルク部分11と同じ導電型であるが低い比抵抗を有している。拡散された上部層13と同様に、コンタクト層15は基体11中への適当なドープ材料の拡散によって形成されている。コンタクト層15はバルク部分11へ低抵抗のオーム接続を形成するのを容易にする。典型的には金属の導電層の電極接続部16Ａおよび16Ｂが上下の拡散層13および15にそれぞれ設けられる。１以上の誘電体材料のパッシベーション層18がメサの側壁に沿って延在して上部層13のエッジをほぼ部分的に覆ってエッジの絶縁破壊効果を減少させている。メサ12の側壁12Ａはパッシベーション層18による被覆を容易にするように傾斜されている。典型的に、個々のチップはチップ間の溝の中間で切断されてウエハから分離され、チップの残部よりも薄い周辺縁部を各チップに残す。
【０００８】
図１に示されたメサ構造は、多くの理由に対して適切なエッジ終端領域を有する装置を提供するポピュラーな手段である。それは比較的簡単なプロセスであり、結果的に製造コストを低下させ、パッシベートを容易にする。しかしながら、この構造の１つの問題は、装置の絶縁破壊電圧に到達したとき、絶縁破壊がバルクよりは装置のエッジ付近で生じる傾向があることである。バルク中の絶縁破壊は装置のエッジにおける絶縁破壊よりも好ましい。その理由は、表面におけるよりもバルク中の欠陥は少なく、したがってバルク中で絶縁破壊が生じたとき一層安定であり、予測可能であり、容易にパッシベートされ、より多くのエネルギを処理することができる。図１に示された構造の別の問題は、高い比抵抗の領域がずっと広くそれは逆電圧を保持するために必要であり、不必要に直列抵抗、および、したがって電圧Ｖc を付加することである。
【０００９】
本発明者は絶縁破壊が装置のエッジで生じるか、またはバルクで生じるかは、部分的にメサ側壁のいわゆる傾斜角度に依存していることを認識した。さらに、傾斜角度と絶縁破壊が発生した位置との関係を説明する前に、傾斜角度を図１および２を参照にして規定する。ここで使用される傾斜角度とは傾斜のスロープと水平線との間の角度であり、それはｐ−ｎ接合を形成する領域11および13のドープ濃度の高いもの（符号に関係なく、大きさ）を横切る角度である。９０度以下の傾斜角度は負の傾斜角度と呼び、一方、９０度よりも大きい傾斜角度は正の傾斜角度と呼ぶ。例えば図１の上部層13は領域11よりも多量にドープされており、傾斜角度θは上部層13を横切って示されている。さらに、それは９０度よりも小さいから、傾斜角度は負である。他方、図２は図１に示された同じ層構造に対するシリコンチップの終端領域を示しているが、傾斜角度は正である。
【００１０】
本発明は前述のように規定した傾斜角度によりさらに詳しく説明する。特に本発明者は一般的に、傾斜角度が負である場合には装置のエッジにおいて絶縁破壊が発生し、一方、傾斜角度が正である場合には装置のバルク中において絶縁破壊が発生することを明らかにした。すなわち、バルクの絶縁破壊は図２に示されている構造中で発生し、一方図１に示された構造のエッジにおいては絶縁破壊が生じる。この理由により、図２に示されている構造は図１に示されている構造よりも好ましい。
【００１１】
傾斜角度が正である場合には絶縁破壊はバルク中で生じる可能性が高い。その理由は、ｐ−ｎ接合の一方の側の空乏領域中の電荷が、ｐ−ｎ接合の反対側の電荷とバランスしなければならないからである。これを行うために、高比抵抗領域中の空乏領域は負の傾斜角度によりｐ−ｎ接合の方向に曲がり、正の傾斜角度（図１および３に示された空乏領域Ｄ）ではｐ−ｎ接合から離れる方向に曲がる。この屈曲の結果としてエッジ付近の空乏領域は正の傾斜角度に対しては広くなる。電圧の大部分は空乏領域中に生じるから、所定の電圧に対して、ピーク電界は空乏領域が広い場合には低くなる（Ｅ＝Ｖ／Ｗ、ここでＶ＝電圧、Ｗ＝空乏領域の幅である）。それ故、臨界的電界は、傾斜角度が正であるときには、バルク中で早く到達する。
【００１２】
残念ながら、図２に示されている傾斜のスロープは実際に製造することが困難である。何故ならば、傾斜は典型的にエッチング処理によって形成され、それは当然図１に見られるような傾斜を与えるからである。また、図２に示される形態では適切なパッシベーション層被覆を形成することが困難である。それ故、理想的にはシリコンチップは図２に示される正の傾斜角度を有するのではなく、図１に示される傾斜部を有する必要がある。以下詳細に説明するように、本発明はこの要求を満足させる構造およびその構造の形成方法を開発したものである。
【００１３】
図３は本発明によるシリコンチップ310 を示している。チップ300 はｐ＋型バルク部分または基体311 と、メサ構造312 上に形成されたｎ型の上部層313 と、上部層313 上に配置されたｎ＋型コンタクト層315 とを含んでいる。チップ300 は正の傾斜角度を有するメサ側壁を有しており、それはエッチング処理によって容易に形成されることができる。この構造は図１に示された構造とは異なっており、基体311 は上部層313 よりも多量にドープされており、導電型は図１のものに対して反対である。その結果、メサ側壁 312Ａと多量にドープされた基体を横切る水平線との間の傾斜角度は鈍角であり、傾斜角度は正である。
【００１４】
前述のように、図１に示された従来技術の上部層13は典型的に基体11中に適当なドープ物質を拡散することにより形成される。当業者が認識するように、所定の導電型の層を反対の導電型の基体中に拡散するとき、基体は一般的に多量にドープされてはならない。その理由は多量にドープされた基体に対して補償するために必要な多量のドープ物質は容易に基体の格子に適合することができないからである。そのために、シリコンチップの製造においては一般的に軽くドープされた基体（導電型には関係なく）が使用され、そのため拡散された上部層13は容易に拡散されることができる。しかしながら、図３に示されている本発明のシリコンチップでは、比較的多量にドープされた基体が使用されているから、前述の理由で拡散処理により製造することは困難である。したがって本発明では異なった製造方法が必要である。
【００１５】
本発明のシリコンチップを製造するプロセスについて以下その製造の種々の段階のシリコンチップを示している図４の（ａ）乃至（ｄ）を参照にして説明する。  
図４の（ａ）は製造開始時のウエハ511 を示しており、図３に示された形式の単一チップ500 が形成される。典型的な応用では、開始時の材料は比較的多量にドープされたｐ＋またはｎ＋導電型の単結晶シリコンである。例示としてウエハ511 はｐ＋導電型であると仮定する。
【００１６】
図４の（ｂ）では、ｎ型のエピタキシャル表面層513 がウエハ511 の表面上に成長されて整流ｐ−ｎ接合514 が形成される。エピタキシャル表面層513 は、化学蒸気付着法（それに限定されるものではない）等の当業者に知られている任意の技術を使用して成長させることができる。図４の（ｃ）では、ｎ＋コンタクト層515 がエピタキシャル層513 中に適当なドープ不純物を拡散することによって形成される。その代わりにコンタクト層515 はエピタキシャル層513 上に別のエピタキシャル層を付着させることによって形成されてもよい。
【００１７】
図４の（ｄ）は、整流ｐ−ｎ接合514 を含む中央のメサ512 を規定する溝（または堀）555 が形成された後のチップ500 を示している。メサ512 は堀555 によって規定された側壁 512Ａで終端している。溝555 は通常等方性の湿式エッチングによってエッチングされることが好ましく、メサ512 の側壁 512Ａが形成される。前述のように側壁の傾斜はその上に付着される層の良好な被覆を容易にする。溝555 はチップ500 がエッチング液にさらされる前にエッチングされてはならない領域をフォトレジストマスクで被覆する通常の技術で規定される。溝の深さは示されているメサ512 の側壁 512Ａでｐ−ｎ接合が終端するような充分な深さにする必要がある。
【００１８】
１以上の誘電体のパッシベーション層518 はメサ512 の側壁 512Ａに沿って、通常コンタクト層515 のエッジを覆って延在している。パッシベーション層518 は、例えば、窒化シリコン、２酸化シリコン、半絶縁性ポリシリコン、ケイ酸ガラスまたはそれらの組合わせにより形成されることができる。装置は続いて金属被覆を形成されてコンタクト層515 およびバルク部分511 への電気接続（図示せず）が設けられる。ウエハから多数のチップが形成される場合には、ウエハを個々のチップに切断する処理が残っており、それは典型的にはウエハを溝555 の領域または隣接する溝の間で切断することによって行われる。ウエハは通常はパッシベーション層の形成された後で切断されるが、本発明はまたパッシベーション層の形成前に装置が切断される場合も含んでいる。  
種々の処理工程および種々の領域の寸法に関する詳細は当業者の予測の範囲内のものであり、特定の構成は装置の形成される応用に依存している。
【００１９】
図１に示されている従来技術のシリコンチップとは対照的に、本発明では上部層513 を拡散技術の代わりに付着技術によって形成している。これは得られた上部層513 がウエハ基体511 中のドープ不純物レベルに関係なく形成できる利点を有している。特に、成長技術が使用され、上部層513 が形成されるときドープ不純物をウエハ511 の内部に拡散させる必要がないため、ウエハ511 は多量にドープされることが可能であり、前述のように多量にドープされたウエハでは拡散により多量にドープすることは困難である。したがって、ウエハ511 は多量にドープされることが可能であるから、図２および３に示されているような正の傾斜角度を有するチップが容易に形成されることができ、したがって装置のエッジでの絶縁破壊ではなく、バルクの絶縁破壊を可能にする。
【００２０】
本発明は過渡電圧抑制装置として使用されるときに多くの有効な効果が得られる。本発明の過渡電圧抑制装置の動作特性は図５に示された電流電圧曲線を参照にして説明することができる。装置の特性は典型的には以下の定格で特定される：すなわち、ＶWM（最大動作電圧）と、Ｖ(BR)（絶縁破壊電圧）と、ＶC （クランプ電圧）とである。最大動作電圧ＶWMは過渡電圧抑制装置により保護される回路の最大の正常の動作電圧のことである。絶縁破壊電圧Ｖ(BR)は装置が実質的な電流の導通を開始する電圧のことであり、一方、クランプ電圧ＶC は最大定格のサージ電流Ｉppに装置がさらされる電圧のことである。クランプ電圧ＶC の値の選択は保護される回路を損傷する可能性のある最小電圧より低くなければならない。
【００２１】
過渡電圧抑制装置の性能指数は電圧クランピング比であり、それは絶縁破壊電圧Ｖ(BR)に対するクランプ電圧ＶC の比として表される。所定のＶ(BR)に対して、ＶC はできるだけ低くして（しかしながらＶ(BR)より高く）、できるだけ大きい電圧の保護を行うようにしなければならない。クランピング比は理想的には１であるが、一般的には１よりも大きい。以下説明するように本発明の装置は図１に示される従来技術の装置よりも良好なクランピング比（すなわちより１に近い比）を得ることができる。当業者はクランピング比が装置の絶縁破壊特性の差抵抗に比例していることをよく知っている。図１に示される従来技術の装置を参照にすると、チップの比抵抗は基体311 の比較的厚いバルク部分から大きく上昇する。基体のこの部分は逆電圧を持続するために必要な厚さよりも遥かに厚い。その理由は、上部層13を拡散することは実際的ではなく、バルク部分311 はｎ型であるために比較的低いドープ濃度であり、比較的大きい比抵抗を有しているので、したがって比較的高い直列抵抗が生成され、それにより絶縁破壊特性の傾斜が増加され、クランピング比が増加する。他方、図３に示された本発明のチップでは、エピタキシャル層313 は高い比抵抗領域である。図３の装置の高い比抵抗領域は図１の高比抵抗領域よりも遥かに薄いから、図３に示された本発明のチップは低い直列抵抗であり、低い差抵抗を生成し、したがって１により近い低いクランピング比を生じる。さらに、低いクランピング比はまた装置の製造効率を改善する。何故ならばＶ(BR)が低下し、その一方で依然として定格ピークパルス電流Ｉppにおいて特定されたクランプ電圧を装置が満足させることを許容する大きい範囲を与えるからである。これは低電圧ＴＶＳに対してはこのような結果は存在せず、その場合には高い比抵抗領域の比抵抗はそのように高くはないことに注意する必要がある。このため、上部層に対する拡散層の代わりにエピタキシャル層を使用することに関連するコストの増加は一般に低電圧ＴＶＳに対しては適切なものではない。高い電圧（すなわち約４５０Ｖ以上の電圧）用に対しては、従来技術の構造のクランピング比は許容できず、したがって本発明はこの領域で特に有効である。約２００乃至４５０Ｖの範囲の電圧に対して、従来技術の装置は問題となるクランプ比を有するが、この問題はしばしばもっと大きいチップサイズの装置を使用することによって補償される。
【００２２】
本発明の過渡電圧抑制装置の別の利点は、それが改善された電流処理能力を有していることである。これは、装置によって消費されるピークパルスパワーＰppがピークパルス電流Ｉppとクランプ電圧Ｖc との積に等しいことを認識することにより明らかにされる。すなわち、
Ｐpp＝ＩppＶc である。
【００２３】
装置によって消費されるピークパルスパワーＰppは固定され、その熱抵抗によってほぼ決定され、それは直接チップの頂面と底面の表面積に関係する。さらに、所定のＶ(BR)に対して、本発明の抑制装置は改善されたクランプ比のために低いクランプ電圧Ｖc を有する。したがってＶc が減少することによって装置が処理できるピークパルス電流Ｉppが増加される。
【００２４】
装置の電流処理能力はまた、ｐ−ｎ接合が拡散層の代わりに基体上に形成されたエピタキシャル層を使用することにより改善される。従来の技術の抑制装置で使用されている拡散層とは対照的に、エピタキシャル層はさらに均質であり、欠陥がない。さらに、本発明における絶縁破壊電圧は従来の技術の装置の高比抵抗の基体ではなく、高比抵抗のエピタキシャル層中において主として生じる。従来技術の装置は前述したようにエピタキシャル層よりも多くの欠陥を有している。そのような不均一および欠陥は漏洩を生じさせ、欠陥が存在する区域でホットスポットを形成する。これらのホットスポットは過渡現象の抑制にダイオードを維持するときダイオードの接合部の焼損を生じさせる。正の傾斜角度の使用はまた、欠陥密度が最高である表面の絶縁破壊を阻止することにより装置の耐サージ能力を改善する。正の傾斜角度は表面絶縁破壊を減少させる。何故ならば電圧は広い表面に広がり、電界は（Ｖ／Ｗ）はその臨界値に到達しないからである。
【００２５】
要約すると、本発明は高い絶縁破壊電圧を得ることのできる電圧抑制装置を提供する。特に、装置のｐ−ｎ接合を形成する上部層に対して拡散層ではなくエピタキシャル層を使用することによって、低い比抵抗の基体が使用されることが可能になり、６００Ｖのような高い絶縁破壊電圧を得ることができる。それと対照的に、図１に示された従来技術の装置は、絶縁破壊電圧が主として約４４０Ｖ以下に制限される。
【図面の簡単な説明】
【００２６】
【図１】過渡電圧抑制装置として使用されることのできる通常のシリコンダイオードチップの断面図。
【図２】図１に示されたものと同じ層構造であるが正の傾斜角度で傾斜しているシリコンダイオードチップの終端領域を示す図。
【図３】本発明により構成されたシリコンダイオードチップの断面図。
【図４】図３に示されたシリコンダイオードチップを製造するために使用される一連の処理ステップを示す図。
【図５】図３に示された電圧抑制装置に対する電流電圧曲線を示す特性図。
【図１】
2006503438.tif 000003
【図２】
2006503438.tif 000004
【図３】
2006503438.tif 000005
【図４】
2006503438.tif 000006
【図５】
2006503438.tif 000007
【国際調査報告】
2006503438.tif 000008