(57)【要約】プラス電圧（＋Ｖ）とアンプへのプラス動力入力（５４）との間に配置され、最初のプラス電圧を発生する第１の巻線と、マイナス電圧（−Ｖ）とアンプ（３０’’）へのマイナス動力入力（５６）との間に配置され、最初のマイナス電圧を発生する第２の巻線と、グランドとアンプ（３０’’）へのプラス入力（５８）との間に配置され、フィードバックパス（feedback path）を提供する第３の巻線とを有する、三巻線変圧器（５２）を含む差動演算増幅器（３０’’）にブートストラップされた動力源を提供するためのメカニズムである。該差動演算増幅器（３０’’）の出力はグランドに接続されている。該増幅器（３０’’）のマイナス入力（１６）はシグナル（Ｖｓ）に接続されており、該シグナル（Ｖｓ）が第１電圧（Ｖｉ）からの第１の量（first amount）変位したとき、該プラス及びマイナス動力入力は最初のプラス電圧（Ｖｉ）とマイナス電圧（Ｖｏ）からのほぼ同一量変位する。
2004531745.tif 000002
【特許請求の範囲】
【請求項１】
プラス及びマイナス入力と、プラス及びマイナス動力入力と、出力とを有する、差動演算増幅器へブートストラップされた動力源を供給するメカニズムであり、前記メカニズムは、
三巻線変圧器を備え、前記三巻線の第１の巻線は正電圧と前記プラス動力入力の間に配置され、最初のプラス電圧を発生し、前記三巻線の第２の巻線は負電圧と前記マイナス動力入力の間に配置され、最初のマイナス電圧を発生し、前記三巻線の第３の巻線はグランドと前記プラス入力の間に配置され、フィードバックパスを提供し；
前記グランドに接続された前記差動演算増幅器の出力を備え、
更に前記差動演算増幅器のシグナルに接続されたマイナス入力を備え、前記シグナルが第１電圧からの第１の量変位したとき、前記プラス及びマイナス動力入力は前記最初の正電圧及び前記最初のマイナス電圧からの前記第１の量変位する、
メカニズム。
【請求項２】
前記三巻線変圧器が同じ巻数を有し、密接につながれている、
請求項１に記載のメカニズム。
【請求項３】
三巻線変圧器を利用して差動演算増幅器にブートストラップされた動力源を提供する方法であり、前記方法は、
前記差動演算増幅器差動演算の出力をグランドに接地し、
前記変圧器の第１の巻線を正動力源と前記差動演算増幅器の正動力入力の間に接続し、
前記変圧器の第２の巻線を負動力源と前記差動演算増幅器の負動力入力の間に接続し、
更に、前記変圧器の第３の巻線をグランドと前記差動演算増幅器の正入力の間に接続する、
方法。
【請求項４】
励起ソースと、
バッファとして構成されたアンプと、
前記励起ソースの一端と前記バッファの負入力との間に接続された基準キャパシタと、
前記アンプの前記負入力とグランドとの間に接続されたプローブキャパシタと、
グランドに接続された前記アンプの出力と、
正電圧と前記アンプの正動力接続部との間に接続された三巻線変圧器の第１の巻線と、
負電圧と前記アンプの負動力接続部との間に接続された三巻線変圧器の第２の巻線と、
更に、グランドと前記バッファの正入力との間に接続された三巻線変圧器の第３の巻線と、を備え、
更に前記バッファの前記正入力が前記プローブキャパシタのガードに接続された、
容量変位センサ。
【請求項５】
前記三巻線変圧器が密接に接続された同一巻数を有する、
請求項４に記載の容量変位センサ。
【請求項６】
入力を反映する出力を提供するユニタリゲインアンプであって、
ユニタリゲインにバイアスされた差動アンプと、
グランドに接地された前記差動アンプの出力と、
前記差動演算増幅器の負入力に接続された前記入力と、
正動力源と前記差動演算増幅器の正動力入力の間に接続された三巻線変圧器の第１の巻線と、
負動力源と前記差動演算増幅器の負動力入力の間に接続された前記三巻線変圧器の第２の巻線と、
更に、グランドと前記差動演算増幅器の正入力の間に接続された前記三巻線変圧器の第３の巻線と、を備え；
前記正入力は前記増幅器の出力である、
ユニタリゲインアンプ。
【請求項７】
プラス及びマイナス入力と、プラス及びマイナス動力入力と、出力とを有する差動演算増幅器にブートストラップされた動力源を提供するメカニズムであり、前記メカニズムは：
三巻線変圧器を備え、前記三巻線の第１の巻線は正電圧と前記プラス動力入力との間に配置され、最初のプラス電圧を発生し、前記三巻線の第２の巻線は負電圧と前記マイナス動力入力との間に配置され、最初のマイナス電圧を発生し、前記三巻線の第３の巻線は安定基準と前記プラス入力との間に配置され、フィードバックパスを提供し、
前記安定基準に接続された前記差動演算増幅器の出力を備え、
前記差動演算増幅器の、シグナルに接続されたマイナス入力を備え、前記シグナルが第１電圧から第１の量変位したとき、前記プラス及びマイナス動力入力は前記最初のプラス電圧及び前記最初のマイナス電圧から第１の量変位する、
メカニズム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はセルフブートストラッピングトランスデューサインターフェースに関する。
【０００２】
＜関連出願について＞
なし
【０００３】
＜連邦政府の後援による研究開発に関する宣明＞
なし
【背景技術】
【０００４】
＜発明の背景＞
従来技術において容量変位検出ゲージ（Capacitive displacement-sensing gauges）が知られている。これらのゲージは容量変位プローブ（capacitive displacement probe）（プローブ）とそれが上を覆うように配置されている構造物（ターゲット）との間の電気容量の変化を利用して、プローブとターゲット間の距離の変化を測定する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらのゲージは平行プレートキャパシタ（parallel-plate capacitor）の電気容量について説明した式によって特徴づけられる。
【数１】
2004531745.tif 000003
ここで、
Ｃ＝電気容量
ε０＝真空の誘電率（permittivity of free space）
ｋ＝誘電率（dielectric constant）
Ａ＝プレートの面積（plate area）
ｄ＝プレート間の距離
【０００６】
容量変位プローブを使用する場合、プローブの検出要素であるプレートの面積は一定に保たれ、誘電率、一般的には空気、もまた一定である。この構成では、距離（ｄ）は電気容量（Ｃ）に対して反比例する。
【０００７】
キャパシタ内の電圧（ｖ）と電流（ｉ）は式２によって関連づけられる。
【数２】
2004531745.tif 000004
ここでｓは複合周波数変数（complex frequency variable）である。
式１を式２に代入すると、ｖは式３で示される。
【数３】
2004531745.tif 000005
式３は周波数（ｓ）と電流（ｉ）が一定に保たれている場合に、電圧ｖがプローブとターゲット間の距離ｄに比例することを示している。この関係が容量変位プローブを共通に定電流で駆動する操作モードへと導き、またプローブ全体に亘る電圧は距離の変化に伴って直線的に変化する出力を提供する。この電圧は直接使用しにくいため、通常使用される前に、例えばユニティゲインバッファ（unity-gain buffer）によって処理される。
【０００８】
回路の伝達関数と距離間のリニアな関係が実際に持続することを確保するため、該プローブは、寄生電気容量（parasitic capacitances）が該プローブの電気容量と並行して現れることがないようにガードされなくてはならない。プローブの電気容量の合計は屡々１ピコファラドの数１０分の１或いは数１００分の１にもなる。回路の伝達関数と距離との直線的な関係は、入力を受信する回路において高インピーダンス入力ステージ（high impedance input stage）を利用することにより、更に確実になる。ユニティゲインバッファがプローブと接続している場合、バッファアンプのパワーサプライ接続部（the buffer amplifier's power-supply connections）は、入力インピーダンスがゲージの伝達関数を維持できるほど十分に高いことを確保するため、ブートストラップ（bootstrapped）されなくてはならない。
【０００９】
このユニティゲインバッファの周波数レスポンス（frequency response）は電気容量に追従するために均一かつ広帯域であるべきである。該パワーサプライ特性がバッファの周波数レスポンスに影響を及ぼすため、この構成においてより高価で複雑なパワーサプライを使用することが必要となる。
【００１０】
このプローブに接続し、望ましい伝達関数を維持するための別の方法が、ユニティゲインバッファの代わりに、接地された出力を有する演算増幅器（operational amplifier）などの差動アンプ（differential amplifier）を利用することである。従来技術では、出力を接地可能にするために、アンプはフローティングパワーサプライ（floating power supply）により電力供給されている。このフローティングパワーサプライはゲージシステムの大きさと複雑さを増長させる付加的な構成要素である。要求される変圧器は大型かつ高価である必要があるかもしれないし、電場と磁場を浮遊しやすいかもしれない。望ましい機能を達成するために、特注する必要があるかもしれない。
【課題を解決するための手段】
【００１１】
＜発明の概要＞
トランスデューサインターフェースステージ（transducer interface stage）が自己をブートストラップする電圧を発生させる容量変位検出ゲージは、より小型でコスト効果の高いゲージを提供する。接地出力を有する差動アンプはトランスデューサインターフェースステージとして利用され、ステージへの動力及び共通接続部は三巻線変圧器（3-winding transformer）を経由して作られ、３本の巻線は巻数が同じで、密接につながれている。該ステージの接地出力を通り、必要に応じて地面に流れる電流は該変圧器の巻線の中を流れ、一般電圧と両方の供給電圧を生じさせて、完全にブートストラップさせる。
【００１２】
位相及び周波数レスポンスの制限を付随する能動回路要素（ active circuitry）は、全く必要とされない。コストと大きさは能動回路要素及び／又はフローティングパワーサプライを作り出すために必要な手段を排除することにより縮小される。信頼性は必要とされる回路要素の数を減らすことにより向上する。本発明の他の面、特徴、そして利点は以下の詳細な説明において開示される。
【発明を実施するための最良の形態】
【００１３】
＜発明の詳細な説明＞
容量変位検出ゲージは容量変位プローブ（プローブ）とそれがその上に配置されている構造物（ターゲット）との間の電気容量の変化を用いて、プローブとターゲット間の距離の変化を測定する。
【００１４】
容量変位プローブを使用する場合、距離（ｄ）が電気容量（Ｃ）に反比例するよう、プローブ検出要素の面積であるプレートの面積は一定に保たれ、誘電率、一般的には空気、もまた一定である。
【００１５】
該プローブにわたる電圧を検知している間に、該プローブにインターフェースし、定電流駆動（constant-current drive）を提供する一般的な技術は図１に概略的に示されている。図１及びここで使用される全ての図面は概念的な概略図であり、特定の実施における細部に関する回路の詳細は省略していることに注意されたい。この簡略化により本説明の明瞭さを増し、実施例の詳細が各アプローチの広い概念を不明瞭とすることを防いでいる。図１では入力電力ＶｉとＶｏの和が容量ディバイダ（capacitive divider）（Ｃｒｅｆ＋Ｃｐｒｏｂｅ）に与えられる電圧Ｖｓと等しい。プローブキャパシタＣｐｒｏｂｅ上の電圧は出力電圧Ｖｏを有するユニタリバッファ（unitary buffer）２への入力である。理想化されたユニタリバッファは無限の入力インピーダンスを有しており、入力と出力において同一の電圧を示す。
【００１６】
図１に適用される回路分析は該出力電圧と該入力電圧間の関係を示しており、この入力電圧は式４によって表される。
【数４】
2004531745.tif 000006
ここで、ＶｏとＶｉは出力電圧及び入力励起ソースをそれぞれ表し、ＣｒｅｆとＣｐｒｏｂｅは基準キャパシタ（reference capacitor）とプローブキャパシタをそれぞれ表している。基準キャパシタと励起ソース（excitation source）の組合せは、プローブ内の電流を、望ましい範囲内の出力電圧を生ずる一定値にセットする。式１を式４に代入すると、式５で表されるＶｏとＶｉ間の関係が与えられる。
【数５】
2004531745.tif 000007
式５は図１の回路についてＶｏとｄとの間にリニアな関係があることを確認している。
【００１７】
図１の回路はプローブの電気容量を寄生効果（parasitic effects）から保護しない。回路の伝達関数と距離間のリニアな関係を実現するためには、プローブは寄生電気容量がプローブの電気容量と並行して現れないよう保護されなくてはならない。プローブ電圧に追従する出力電圧（式４ａ）は、図２に示されるように、一般的にはプローブキャパシタを保護するために使用される。
【００１８】
図２では、Ｃｐプローブの更なる詳細が示されている。ターゲット１０は一般的には接地されている。キャパシタＣｐプローブのプレート１２はターゲット１０から距離ｄだけ離れている。出力電圧Ｖｏはプレート１２を保護しているシールド１４とユニティゲインバッファ２の入力へのプレート接続部に接続されている。
【００１９】
図２に図示されているような接続のメカニズムは十分機能的であるように見えるが、問題は存在する。一般的なプローブ電気容量Ｃｐプローブは、屡々１ピコファラドの数１０分の１もしくは数１００分の１にまでなる。点１６でこの回路に接続されたユニティゲインバッファ２の入力インピーダンスは、容量分割回路（capacitive divider circuit）の伝達関数を実質的に変化させないよう、十分に高くなくてはならない。バッファアンプ２に関して、高入力インピーダンスを確実にするための主な手段は、このバッファアンプのパワーサプライ接続部（図示せず）をブートストラップすることである。アンプのパワーサプライがブートストラップされると、＋と−のパワー入力はアンプの出力電圧に従う。出力が上がるに従い、＋と−は双方ともその電圧を差動に保ちながら、しかし出力と連動して中心点を移動させながら上がる。
【００２０】
ユニタリバッファアンプ２’へブートストラップされたパワー入力を組み込んだ回路の概略図が図３に示されている。ユニタリバッファアンプ２’へのパワー入力は＋ＶＤと−ＶＤで明確に示されている。図３では、＋Ｖと−Ｖは変圧器への外部のパワー接続部を表し、出力Ｖｏは差動アンプ２０に接続し、差動アンプ２０の出力Ｖｄはブートストラップされた電圧＋ＶＤと−ＶＤを与える変圧器を駆動する。該２つの駆動された電圧＋ＶＤと−ＶＤはユニティゲインバッファ２’に動力を供給するために使用される。Ｒ１とＲ２の比率は一般的にはそれらを通過するゲイン（gain）が１よりも少し下回るように設定される。図３では＋ＶＤと−ＶＤを唯一のユニティゲインバッファ２’への電力供給接続部として示しているが、＋Ｖ及び−Ｖ同様、＋ＶＤと−ＶＤを該バッファに接続する実施形態も可能である。図３の例においては変圧器が被駆動供給を実施するが、他の方法も知られており、この目的のために使用することが可能である。
【００２１】
供給ドライバ回路（supply-driver circuit）は均一で広帯域な周波数レスポンスを有しなくてはならない。何故ならば、バッファステージ（buffer stage）への供給入力が実質的に該バッファの周波数レスポンスに影響を及ぼすからである。動力供給において求められる均一で広帯域な周波数レスポンスは、コストと複雑さを図３の設計に加えてしまう。
【００２２】
図４に示した別の実施例では、ユニティゲインバッファ２，２’の代わりに、例えば演算増幅器のような差動アンプ３０を使用して所望の伝達関数を獲得する。この実施例では差動アンプの出力３２を接地させている。この技術において知られているように、差動アンプの出力３２が接地されているとき、フローティングパワーサプライ３４により該アンプ３０に動力を供給するという代替例がある。フローティングパワーサプライ３４は、直流（ＤＣ）でグランドから絶縁し、差動アンプ３０に過度の負荷をかけないように十分な交流絶縁（AC isolation）を有したものである。図４の回路トポロジー（circuit topology）は図３のものとは非常に異なって見えるが、回路分析ではこれらが同一の伝達関数を示し、それによって同一の機能を実行していることを示している。差動アンプの動力供給接続部＋ＶＦ、−ＶＦは該アンプのサミングジャンクション（summing junction）１６と共に移動するため、図４の該トポロジーは本質的にブートストラップされる。このアンプの不利な点は、フローティングサプライ（floating supply）に関するコストと大きさ、複雑さである。
【００２３】
図５に示したこの技術において周知の他の実施例では、図４のフローティングサプライよりもむしろ被駆動サプライ４０を有する差動アンプ３０’を使用している。この供給駆動回路（supply-driver circuit）４４はトランスデューサインターフェースアンプ（transducer-interface amplifier）３０’の出力４２を接地電位で維持する。Ｃ１と名付けた構成要素は補償ネットワーク（compensation network）で、従来技術において知られているように、あらゆる個々の実施例において、他の構成要素から組み立てることも可能である。従動供給回路(driven supply circuit)４４の機能についての他の実施例が従来技術において知られている。図３と図５の回路では供給駆動回路（supply driver circuit）４４の位相（phase）及び周波数レスポンスが、被駆動び外部の動力供給への接続部を有することが可能な差動アンプ３０，３０’のレスポンスに影響を与えるという特徴を共に有している。図３から図５までの従来技術における回路は、それぞれ上述のように従動もしくはフローティングサプライの必要性に関する不都合を有している。
【００２４】
図６はトランスデューサインターフェースステージ（transducer interface stage）が自己をブートストラップする電圧を発生させる回路を示している。出力５０を接地させた状態の差動アンプ３０’’は、図４の回路に関して上述したように、トランスデューサインターフェースステージとして使用される。このトランスデューサインターフェースステージへの動力５４，５６及びコモン５０の接続部は、三巻線変圧器５２を通して作られ、３つの巻線は巻数が等しく密接につながれている。この回路では、接地された出力５０を通じ、必要に応じてグランドに流れる電流は、図示された変圧器の巻線の１つを通じて流れ、共通電圧を発生させ、双方の供給電圧は完全にブートストラップされる。
【００２５】
例えば、ライン１６上の入力電圧が下がろうとすると、出力５０は同時に上がろうとする。これが電流が変圧器５２の＋Ｖアーム（+V arm）を流れる原因となる。この変圧器は、入力５４に動力を供給するために高インピーダンスの負荷を与え、５４の電圧を低下させる。変圧器５２は密接につながれているため、＋Ｖ／５４のラインにおける電圧降下は、−Ｖ／５６ラインとＧＮＤ／５８ラインにおける降下を引き起こす。
【００２６】
この変圧器の巻線は同一であり、機能は対称的に入力１６の変化に左右される。差動アンプ３０’’の内部にあり、＋Ｖ入力５４と出力３０の間に接続されたトランジスタのスイッチが入ると、変圧器５２の上部巻線が第１次（the primary）として作動し、下の２つの巻線が第２次（secondaries）として作動する。同じように、差動アンプ３０’’の内部にあり、−Ｖ入力５６と出力５０の間に接続されたトランジスタのスイッチが入ると、変圧器５２の下部巻線が第１次として作動し、上の２つの巻線が第２次として作動する。
【００２７】
図６の回路は従来技術の方法よりもいくつかの利点を備えている。該回路が能動素子（active components）を全く利用しないため、能動素子によって課される位相及び周波数レスポンスの制限は見られず、また能動回路要素（active circuitry）に関するコストも削減される。コストは更に被駆動もしくはフローティングパワーサプライの排除により削減される。該回路を包むパッケージの大きさは能動回路要素とフローティングサプライに必要な手段の排除により縮小される。能動及び受動の要素数の削減は該製品の信頼性を向上させる。
【００２８】
新回路で使用される変圧器５２は従来技術において使用されている変圧器４０よりも製造が容易である。巻線は全て同一で、巻線内の電気容量についての心配は全くない。変圧器５２は、共通のコアを使用して製造が容易であり、非常に正確な広帯域の伝達関数を提供するトリファイラー（tri-filer）であってもよい。本発明は別々のパワーサプライを全く必要としない。
【００２９】
本発明の最良の実施例を上述したが、この技術分野における通常の知識を有する者にとって、これらの概念を組み入れた他の実施例が使用可能であることは直ちに明白となるであろう。従って、本発明は上述の実施例によって制限されるべきではなく、むしろ添付特許請求の範囲の精神と範囲によってのみ制限されるべきことを申し述べておく。
【図面の簡単な説明】
【００３０】
本発明は以下の図面に関する詳細な説明により理解される。
【図１】図１は、従来技術において知られる、ユニティゲインバッファによって処理された出力を有する、理想化された容量変位プローブの概念図である。
【図２】図２は、プローブの電気容量が保護された、図１の容量変位プローブの概念図である。
【図３】図３は、ブートストラップされた動力入力をユニティバッファアンプに組み込んだ容量変位プローブ回路の概念図である。
【図４】図４は、従来技術において知られるフローティングサプライと差動アンプによって処理された出力を有する、理想化された容量変位プローブの概念図である。
【図５】図５は、従来技術において知られる被駆動供給（driven supply）と差動アンプによって処理された出力を有する、理想化された容量変位プローブの概念図である。
【図６】図６は、セルフブートストラッピングトランスデューサインターフェースステージを有する、理想化された容量変位プローブの概念図である。
【図１】
2004531745.tif 000008
【図２】
2004531745.tif 000009
【図３】
2004531745.tif 000010
【図４】
2004531745.tif 000011
【図５】
2004531745.tif 000012
【図６】
2004531745.tif 000013
【国際公開パンフレット】
2004531745.tif 000014
2004531745.tif 000015
2004531745.tif 000016
2004531745.tif 000017
2004531745.tif 000018
2004531745.tif 000019
2004531745.tif 000020
2004531745.tif 000021
2004531745.tif 000022
2004531745.tif 000023
2004531745.tif 000024
2004531745.tif 000025
2004531745.tif 000026
2004531745.tif 000027
2004531745.tif 000028
2004531745.tif 000029
2004531745.tif 000030
2004531745.tif 000031
2004531745.tif 000032
2004531745.tif 000033
【国際調査報告】
2004531745.tif 000034