(57)【要約】プログラム可能な基準回路としてフローティングゲートＭＯＳＦＥＴ（５２０）を使用するためのシステムおよび方法が記載される。プログラム可能な基準回路の１つの例は、プログラム可能な電圧基準源（７０５）であり、プログラム可能な基準回路のもう１つの例は、プログラム可能な基準電流源（８０５）である。プログラム可能な電圧基準源（７０５）および／または基準電流源（８０５）は、比較器回路、カレントミラー回路（９００）、および変換器回路などのいくつかのタイプの回路に組み込まれてもよい。比較器回路およびカレントミラー回路は、変換器回路などの回路に組み込まれることが多い。変換器回路は、アナログ・デジタル変換器（７００、１７５）およびデジタル・アナログ変換器（８００、１００）を含む。
2006526306.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲート電荷プログラマ（５１５、８２５）と、
第１のフローティングゲート電荷を蓄積し、前記第１のフローティングゲート電荷に比例する第１の基準電圧および第１の基準電流の少なくとも１つを生成するために、前記フローティングゲート電荷プログラマによってプログラム可能である第１のフローティングゲート電界効果トランジスタ（５２０、７０５、８０５、９１０）とを備える、システム。
【請求項２】
前記第１のフローティングゲート電界効果トランジスタ（７０５）が、電圧比較器回路の一部である、請求項１に記載のシステム。
【請求項３】
電圧比較器（７２５）をさらに備え、前記第１の基準電圧が、前記電圧比較器の第１の入力に接続され、前記電圧比較器の第２の入力にアナログ入力信号が接続され、前記電圧比較器が、前記第１の基準電圧と前記アナログ入力信号との間の振幅差のデジタル表示である出力信号を生成する、請求項１に記載のシステム。
【請求項４】
アナログ・デジタル変換器（７００）をさらに備え、前記電圧比較器（７２５）が、複数の電圧比較器の１つであり、前記第１のフローティングゲート電界効果トランジスタ（７０５）が、複数の基準電圧を生成するために使用される複数のフローティングゲート電界効果トランジスタの１つである、請求項３に記載のシステム。
【請求項５】
第２のフローティングゲート電荷を蓄積し、前記第２のフローティングゲート電荷に比例する第２の基準電圧および第２の基準電流の少なくとも１つを生成するために、前記フローティングゲート電荷プログラム（８２５）によってプログラム可能な第２のフローティングゲート電界効果トランジスタ（８１０）を含むデジタル・アナログ変換器（８００）をさらに備える、請求項１に記載のシステム。
【請求項６】
カレントミラー回路（９００）を形成するために、前記第１のフローティングゲート電界効果トランジスタ（９１０）に接続された第２のフローティングゲート電界効果トランジスタ（９１５）をさらに備え、前記第２のフローティングゲート電界効果トランジスタのソース・ドレイン電流が、前記第１のフローティングゲート電界効果トランジスタのソース・ドレイン電流に比例する、請求項１に記載のシステム。
【請求項７】
複数の電圧比較器を含むフラッシュアナログ・デジタル変換器（７００）と、
前記複数の電圧比較器において第１の電圧比較器（７２５）に接続され、第１のフローティングゲート電荷を蓄積し、前記第１のフローティングゲート電荷に比例する第１の基準電圧出力を生成するようにプログラム可能な、第１のフローティングゲート電界効果トランジスタ（７０５）とを備える、システム。
【請求項８】
フローティングゲート電界効果トランジスタ（５２０）を設けるステップと、
前記フローティングゲート電界効果トランジスタへの電荷をプログラムするステップと、
電圧基準および電流基準の少なくとも１つとして、前記フローティングゲート電界効果トランジスタを使用するステップとを含む、基準を設ける方法。
【請求項９】
フローティングゲート電界効果トランジスタ（５２０）を設けるステップと、
前記フローティングゲート電界効果トランジスタのドレイン端子を第１の供給電圧に接続するステップと、
前記フローティングゲート電界効果トランジスタのソース端子を注入電圧源に接続するステップと、
前記フローティングゲート電界効果トランジスタに蓄積された電荷の振幅を所望の振幅に調節するために、ホットエレクトロン電荷注入プロセスおよびトンネル現象プロセスの内の１つを前記フローティングゲート電界効果トランジスタに選択的に与えるステップと、
前記注入電圧源から前記フローティングゲート電界効果トランジスタの前記ソース端子を切断するステップと、
前記フローティングゲート電界効果トランジスタの前記ソース端子を前記第１の供給電圧に接続するステップと、
前記フローティングゲート電界効果トランジスタを基準電圧ノードとして使用するステップとを含む、基準を設ける方法。
【請求項１０】
フローティングゲート電界効果トランジスタ（５２０）を設けるステップと、
前記フローティングゲート電界効果トランジスタのドレイン端子を第１の供給電圧に接続するステップと、
前記フローティングゲート電界効果トランジスタのソース端子を注入電圧源に接続するステップと、
前記フローティングゲート電界効果トランジスタに蓄積された電荷の振幅を所望の振幅に調節するために、ホットエレクトロン電荷注入プロセスおよびトンネル現象プロセスの内の１つを前記フローティングゲート電界効果トランジスタに選択的に与えるステップと、
前記注入電圧源から前記フローティングゲート電界効果トランジスタの前記ソース端子を切断するステップと、
前記フローティングゲート電界効果トランジスタの前記ソース端子を前記第２の供給電圧に接続するステップと、
前記フローティングゲート電界効果トランジスタを基準電流源として使用するステップとを含む、基準を設ける方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電圧および／または電流基準回路の分野に関する。さらに詳しくは、本発明は、電圧／電流基準としてプログラム可能なフローティングゲート電界効果トランジスタに関する。
【背景技術】
【０００２】
電子回路で使用される基準回路の２つの種類を、一般的に、「基準電圧ノード」および「基準電流源」と呼ぶ。固定値基準電圧ノードは、抵抗分割器回路に構成された固定値のディスクリートな（孤立型の）抵抗器を使用することによって作ることができる。このような抵抗分割器回路によって作られる基準電圧の精度は、固定値抵抗器の精度および抵抗器に接続された電圧源の精度によって決定される。固定値抵抗器の精度は、典型的には、公称抵抗値からの抵抗の許容変動を特定する許容パラメータによって規定される。例えば、９０〜１１０オームの抵抗の変動を許容する回路には、１００オーム、１０％の抵抗器が使用され得るし、９９〜１０１オームの抵抗の変動のみを許容する回路には、１００オーム、１％抵抗器が使用され得る。
【０００３】
抵抗器の許容パラメータは、いくつかの要因によって制御され、それらの要因のうちの１つは、抵抗器の製造中に実行されるトリミング手順に関係する。トリミング手順は、正確な公称抵抗値を生成するように抵抗器から過度な抵抗材料を除去するために使用される。このようなトリミング手順は、ディスクリートな抵抗器だけではなく、プリント回路基板（ＰＣＢ）上に採用され、または集積回路（ＩＣ）パッケージ内に埋め込まれたもののようなプラナーな（平らな）抵抗器にも適用可能である。例えば、ノードがＩＣ内の大きめの回路の一部であるような基準電圧ノードの抵抗器は、所望の基準電圧を獲得するためにトリミングされてもよい。このようなトリミングは、多数のＩＣ上に実行されると、非常に高価なプロセスになることで、回路の性能とコストとの間で望ましくないトレードオフを生じる可能性がある。
【０００４】
固定値基準電圧ノードと対照的に、可変値基準電圧ノードは、ポテンショメータとも呼ばれる可変抵抗器を使用することによって作られうる。可変抵抗器により、回路のユーザが、可変抵抗器の値を変動させる柔軟性を得ることで、特定の要求に基づいて基準電圧値をプログラムすることができるようになる。このような要求は、可変抵抗器の製造後の任意のときに、多数の顧客の要求に応じて、または１人の顧客の多数の要求に応じて、可変的な性質のものであってもよい。ポテンショメータを使用することによる、基準電圧のユーザ制御されたプログラミングにより、使用の柔軟性という点で利点が得られるが、これを行う際の１つの欠点は、ポテンショメータの不慮の誤調整により、回路の誤作動を招きかねない可能性がある。
【０００５】
電子制御されたポテンショメータは、限られた範囲内でＩＣ内に与えられてきた。しかしながら、同一のＩＣ内の追加の回路とともに、このような電子制御されたポテンショメータを使用することは、比較的稀であり、典型的には、コスト的に効率よく行われないこともある。例えば、可変値基準電圧ノードの一部として、電子ポテンショメータを提供することはあまり典型的ではなく、このような電圧ノードは、同一のＩＣ内の比較器回路とともに使用される。当業者に公知であるように、比較器回路は、アナログ・デジタル変換器などの変換器回路を含む多くの用途において使用される。
【０００６】
基準電圧ノードに加えて、比較器や変換器などのさまざまな用途において使用される基準回路のもう１つの種類を、基準電流源と呼ぶことが多い。基準電流源は、典型的には、１つ以上の電圧および１つ以上の抵抗器を組み込んだトランジスタ回路から作られる。抵抗器の値は、適切な固定値ディスクリート抵抗器を選択することによって、または適切なポテンショメータを選択することによって、トランジスタ回路に適切な電流を発生するように選択される。基準電流源として使用される回路の１つの例は、カレントミラー（電流ミラー）回路として当業者に知られている。また、電圧源について前述した抵抗器に関する欠点は、基準電流源にも大いに当てはまるものである。
【０００７】
従来技術の図面を用いて、基準電圧ノードおよび基準電流源を使用する応用についてより詳細に記載する。１つのこのような従来技術の図面である図１は、アナログ・デジタル変換器（ＡＤＣ）を示す。このようなＡＤＣは、ＰＣＢ上に置かれた複数の電圧比較器および抵抗器などのディスクリートデバイス（孤立型のデバイス）を用いて構成することができるが、ＡＤＣは、ＩＣ内の基板上に作製されたデバイスを用いて構成されることが多い。ＩＣパッケージングは多数の利点を与えるが、前述した抵抗器関連のマイナス面もある。例えば、ＡＤＣ回路で使用される基準電圧値Ｖref（ｎ）〜Ｖref（０）の各々の精度は、各々の抵抗器の精度に応じたものであることによって、製造中、比較的高価なトリミングプロセスが必要となる。さらに、ＩＣがひとたび製造されると、抵抗器が他の抵抗値を作り出すように容易に修正することができないため、基準電圧値を変更することはできない。
【０００８】
基準電圧値の変更が望ましい理由の１つの例は、線形ＡＤＣから非線形ＡＤＣへの変換を必要とするユーザ要求の変更から生じ得る。従来技術の線形ＡＤＣの１つの例では、抵抗器の値の各々が同一になるように選択されることによって、任意の１つの電圧基準ノードと、それに隣接した電圧基準ノードとの間の電圧差が、抵抗分割器チェーンを通じて同一のままであるような、多数の基準電圧を生じる。例えば、Ｖref（ｎ）とＶref（ｎ−１）との差が０．５Ｖであれば、Ｖref（ｎ−１）とＶref（ｎ−２）との差も０．５Ｖとなる。
【０００９】
一方で、非線形ＡＤＣにおいては、抵抗器の値の各々は、任意の１つの電圧基準ノードと、それに隣接した電圧基準ノードとの間の電圧差が、第２の電圧基準ノードと、それに隣接した電圧基準ノードと異なるように、多数の基準電圧を生成するのに適した倍率に変更される。例えば、Ｖref（ｎ）とＶref（ｎ−１）との差が０．５Ｖであれば、Ｖref（ｎ−１）とＶref（ｎ−２）との差は１．５Ｖに設定され、この場合の倍率は３である。このような非線形ＡＤＣでは、結果的に、抵抗器の値を同一でない値に設定することが必要になる。
【００１０】
図２は、複数ビットのデジタル入力信号を受信し、デジタル入力信号の状態を反映するアナログ出力電圧を生成する従来技術のデジタル・アナログ変換器（ＤＡＣ）２００の１つの例示的な実施形態を示す。ＤＡＣ２００は、電流切換器２０５内に位置するｎ個の電流スイッチによって出力に切り換えられるｎ個のバイナリ重み付けされた（ｂｉｎａｒｉｌｙ  ｗｅｉｇｈｔｅｄ）電流源Ｉ0、Ｉ0／２、Ｉ0／２1、Ｉ0／２2、．．．Ｉ0／２n-1を組み込む。デジタル入力信号の最上位ビット（ＭＳＢ）は、Ｉ0電流を切り換えるスイッチの状態を決定するのに対して、デジタル入力信号の最下位ビット（ＬＳＢ）は、Ｉ0／２n-1電流を切り換えるスイッチの状態を決定する。電流乗算ＤＡＣとして使用される場合、精密カレントミラー回路２１５は基準電流Ｉrefを発生することが一般的であり、この電流は、出力精密電流ＭＩ0に直接関係する。アナログ出力電流ＭＩ0は、一般に、増幅器２２０によってアナログ出力電圧に変換される。
【００１１】
カレントミラー２１５は、トランジスタ２１６を流れる電流Ｉrefが、トランジスタ２１７を流れる電流Ｉrefによって「ミラリングされる（ｍｉｒｒｏｒｅｄ）」ように互いに接続される２つのトランジスタ２１６および２１７を使用する。図２には、カレントミラー回路２１５に組み込まれた抵抗器を示していないが、ほとんどの実用的な用途では、Ｉref電流の値に影響を与えるコレクタおよび／またはエミッタ抵抗器が利用される。これらの抵抗器を使用することで、トリミングのコストやユーザのプログラム可能性の欠如などの制限を含む、前述した制限が生じる。
【００１２】
図３は、図２の電流スイッチ２０５および重み付け電流発生器２１０のさらなる詳細を示す。トランジスタ３１２および３１４は、電流切換器２０５内でいくつかの差動比較器の１つを構成する。デジタル入力信号のＬＳＢは、トランジスタ３１２を流れる全電流（ＭＩ0）の小数値の切り換えを制御する。（Ｉ0／２n-1）に等しい小数値は、重み付け電流発生器２１０内のエミッタ抵抗器３１６の値によって決定される。
【００１３】
トランジスタ３２２および３１８は、電流切換器２０５内でいくつかの差動比較器の第２の比較器を構成する。デジタル入力信号のＭＳＢは、トランジスタ３１８を流れる全電流（ＭＩ0）の小数値の切り換えを制御する。（Ｉ0）に等しい小数値は、重み付け電流発生器２１０内のエミッタ抵抗器３２４の値によって決定される。デジタル入力信号の対応するビットによってオンに切り換えられたさまざまなトランジスタによって任意の段階で生成された電流の合計は、任意の特定のデジタル入力信号の全電流（ＭＩ0）を構成する
【００１４】
抵抗器３１６および３２４は、抵抗器のバイナリ重み付けセットの一部であり、それらの一部は、並列に接続された多数の抵抗器によって作られる。前述した固定抵抗器と可変抵抗器の欠点は、この回路にも当てはまる。
【００１５】
図４は、複数ビットのデジタル入力信号を受信し、デジタル入力信号の状態を反映するアナログ出力電圧を生成する従来技術のデジタル・アナログ変換器（ＤＡＣ）４００の第２の例示的な実施形態を示す。ＤＡＣ４００は、ｎ個のトランジスタ４０５、４１０、．．．４１５によって出力に切り換えられるｎ個のバイナリ重み付けされた電流源Ｉ0、Ｉ0／２、Ｉ0／２1、Ｉ0／２2、．．．Ｉ0／２n-1を使用する。デジタル入力信号の最上位ビット（ＭＳＢ）は、Ｉ0電流を切り換えるトランジスタ４０５の状態を決定するのに対して、デジタル入力信号の最下位ビット（ＬＳＢ）は、Ｉ0／２n-1電流を切り換えるトランジスタ４１５の状態を決定する。任意の特定のデジタル入力信号に対して、トランジスタ４０５、４１０、．．．および４１５を流れる電流の合計であるアナログ出力電流ＭＩ0は、一般に、増幅器４２０によってアナログ出力電圧に変換される。アナログ出力電流ＭＩ0は、カレントミラー回路（図示せず）によって発生した基準電流Ｉrefに比例するように倍率を変えられる。
【００１６】
トランジスタ４０５、４１０、および４１５は、ＤＡＣ４００において使用されるｎ個のトランジスタの３個を構成する。これらのトランジスタは、典型的には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。これらのトランジスタの任意のものを流れるドレイン電流の値は、印加されたゲート電圧およびデバイスのソース・ゲート・ドレイン形状（ｇｅｏｍｅｔｏｒｙ）によって決定される。ゲート電圧とドレイン電流との間の関係を決定するパラメータの１つを、ＭＯＳＦＥＴ内のソース、ドレイン、およびゲートを規定するチャネルの幅／長さ（Ｗ／Ｌ）比率と呼ぶ。典型的には、ゲート電圧の特定の値に対して、あるドレイン電流が得られるならば、ＭＯＳＦＥＴの（Ｗ／Ｌ）比率が２倍になると、ゲート電圧を変化させずに維持すると、ドレイン電流は、２倍になる。
【００１７】
一例として、トランジスタ４１０は、所与のゲート電圧に対して、（Ｉ0／２）のドレイン電流を有するＭＯＳＦＥＴである。この場合のゲート電圧は、ＭＳＢより１だけ小さいデジタルビットになる。図４に、（２n-1（Ｗ／Ｌ））に等しい（Ｗ／Ｌ）比率を有するトランジスタ４１０を示す。トランジスタ４０５は、第２のデジタルビット（ＭＳＢ）に等しいため、トランジスタ４１０に適用されたゲート電圧と同一のゲート電圧を有する。したがって、トランジスタ４１０を流れるドレイン電流（Ｉ0／２）の２倍の（Ｉ0）に等しいドレイン電流をトランジスタ４０５において得るために、トランジスタ４０５は、典型的に、（２n（Ｗ／Ｌ））に等しい（Ｗ／Ｌ）を有するように構成される。トランジスタ４０５のこの（Ｗ／Ｌ）比率は、トランジスタ４１０の（Ｗ／Ｌ）比率の２倍である。
【００１８】
デジタル入力信号値の範囲に対応するようにトランジスタサイズを指数関数的に倍率変更することは、いくつかの理由から望ましくない。例えば、同一のトランジスタのセットを使用してＩＣ内に与えられる場合のＤＡＣ回路のコンポーネントエリアは、バイナリサイズのトランジスタのセットを使用する場合のコンポーネントエリアよりかなり小さい。基板の次善の使用とは別に、ＤＡＣの性能はまた、いくつかの要因により低下してしまう。１つのこのような要因は、高い寄生性（ｐａｒａｓｉｔｉｃｓ）であり、これによりサンプリング速度と帯域幅制約に制限が課せられる。第２の要因は、各トランジスタの電気動作特徴をトランジスタのセットと整合することに関する。典型的に、ＤＡＣ４００などのＤＡＣの精度は、高精度にバイナリ電流を倍率変更する際にトランジスタをどの程度十分に互いに整合させるかによって決定される。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
アナログ・デジタル変換器とデジタル・アナログ変換器などのさまざまな回路において使用される従来技術の基準電圧ノードおよび基準電流ノードの欠点を考慮すると、このような欠点を解消する他のシステムおよび方法を提供することが望まれる。
【課題を解決するための手段】
【００２０】
本発明の実施形態によれば、プログラム可能な基準回路としてフローティングゲートＭＯＳＦＥＴを使用するための方法およびシステムが提供される。プログラム可能な基準回路の１つの例は、電圧基準源であり、プログラム可能な基準回路の第２の例は、基準電流源である。
簡潔に記載すると、アーキテクチャにおいて、とりわけ、第１のフローティングゲート電荷を蓄積し、第１のフローティングゲート電荷に比例する第１の基準電圧および第１の基準電流の少なくとも１つを生成するために、フローティングゲート電荷プログラマによってプログラム可能である第１のフローティングゲート電界効果トランジスタとともに使用されるフローティングゲート電荷プログラマとして、システムの１つの実施形態が与えられうる。
方法の１つの実施形態において、とりわけ、フローティングゲート電界効果トランジスタを設けるステップと、フローティングゲート電界効果トランジスタへの電荷をプログラムするステップと、電圧基準および電流基準の少なくとも１つとして、フローティングゲート電界効果トランジスタを使用するステップとで概して要約できる。
【００２１】
本発明の他のシステム、方法、特徴、および利点は、以下の図面および詳細な記載を考察することで当業者に明らかであろうし、明らかになるであろう。このような追加のシステム、方法、特徴、および利点のすべては、本願明細書内に含まれ、本発明の範囲内のものであり、添付の特許請求の範囲によって保護されることが意図される。
【００２２】
本発明の多くの態様は、添付の図面を参照しながらより深く理解することができる。図面のコンポーネントは、必ずしも一定の比率ではなく、強調したいことは、本発明の原理を明確に示すことである。さらに、図面において、同様の参照番号は、いくつかの図にわたって対応する部品を指し示す。
【発明を実施するための最良の形態】
【００２３】
以下の記載において、いくつかの例示的な実施形態について言及するが、本発明は、これらの特定の実施形態に限定されるものではないことを理解されたい。一方で、添付の特許請求の範囲によって規定されるような本発明の趣旨および範囲内に含まれるすべて代替物、修正物、および等価物に及ぶことが意図されている。また、本願明細書において使用される用語は、記載を目的としたものであって、制限を課すものではない。
【００２４】
図５は、プログラムモードで動作する例示的なシステム５０５を使用してプログラムされるプログラム可能なフローティングゲートＭＯＳＦＥＴ５２０を組み込んだ基準回路５００の回路図である。動作のプログラムモードは、フローティングゲート電荷プログラマ５１５を使用することによって、フローティングゲートＭＯＳＦＥＴ５２０のフローティングゲートに電荷をプログラムするように与えられる。
【００２５】
フローティングゲートＭＯＳＦＥＴ５２０は、典型的にＳｉＯ2によって囲まれたポリシリコンゲートであるが必須ではないフローティングゲートを含む。フローティングゲート上に固有のまたは外部から注入された電荷が存在するとき、フローティングゲートが絶縁体によって囲まれているため、電荷は無制限に蓄積される。フローティングゲート電荷はゲートバイアス電圧として挙動するので、蓄積された電荷は、フローティングゲートＭＯＳＦＥＴ５２０においてソース・ドレイン電流フローを制御するために使用されてもよい。
【００２６】
結果的に、ＭＯＳＦＥＴ５２０は、ゲートに注入された電荷の量を変えることによって、基準電圧ノードおよび／または基準電流源として動作するように構成されてもよい。ゲートに注入された電荷の量の変動は、例えば、このような基準電圧源および／または基準電流源を組み込むＩＣの製造中に、１回の動作として実行されてもよい。これはまた、例えば、１つ以上の回路の応答において、このような可変基準電圧源および／または可変基準電流源をユーザが組み込むことによって、複数回実行されてもよい。
【００２７】
本願明細書において使用される基準電流源という用語は、基準電流シンク（ｓｉｎｋ）として同一の回路を使用してもよい用途を包含することに留意されたい。当業者であれば、電流優先の回路が、このような回路が別の回路に接続される方法に応じて、ソースまたはシンクとして交換可能に動作できるということを認識するであろう。
【００２８】
図５を参照すると、フローティングゲートＭＯＳＦＥＴ５２０のソース端子は、適切な供給電圧に接続され、ゲート端子は、電圧バッファ５１０の入力端子に接続され、ドレイン端子は、スイッチ５２５に接続される。スイッチ５２５は、２つの電圧のうちの１つ、すなわち、フローティングゲート電荷プログラマ５１５によって供給されてもよい注入電圧Ｖｉｎｊ、またはソース端子供給電圧と同一の供給電圧に、フローティングゲートＭＯＳＦＥＴ５２０のドレイン端子を接続するために、フローティングゲート電荷プログラマ５１５によって動作される。フローティングゲート電荷プログラマ５１５はまた、トンネル電圧ＶｔｕｎをフローティングゲートＭＯＳＦＥＴ５２０に供給する。
【００２９】
フローティングゲート電荷プログラマ５１５は、例えば、ＶｔｕｎおよびＶｉｎｊ電圧を供給するための電圧源と、スイッチ５２５などの１つ以上のスイッチを制御するための制御論理と、フローティングゲート電荷および他の電圧を測定するための電圧測定回路と、ソース・ドレイン電流およびＭＯＳＦＥＴ５００などの１つ以上のＭＯＳＦＥＴに関係する他の電流を測定するための電流測定回路とを含む。
【００３０】
電圧バッファ５１０には、負のフィードバックコンデンサとして、コンデンサ５３０が接続される。電圧バッファ５１０の正の入力端子に、入力電圧が供給される。電圧バッファ５１０の出力電圧Ｖｏｕｔは、基準電圧回路を使用する他の回路に接続されてもよく、測定電圧としてフローティングゲート電荷プログラマ５１５に供給される。
【００３１】
プログラムモード動作を実行するとき、フローティングゲート電荷プログラマ５１５は、フローティングゲートＭＯＳＦＥＴ５００のソース端子にＶｉｎｊを接続するように、スイッチ５２５を設定する。フローティングゲートＭＯＳＦＥＴ５００がｐＦＥＴであるとき、フローティングゲートの正の電荷は、フローティングゲートから電子をトンネル通過させることで孔密度を高めるために、ファウラーノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル現象を用いることによって増大し得る。フローティングゲートの負の電荷は、Ｖｉｎｊで電子を注入することによって実行されたホットエレクトロン注入プロセスを用いることによって増大され得る。ｐＦＥＴのフローティングゲートで正の電荷を増大すると、ソース・ドレイン電流が減少するが、ｐＦＥＴのフローティングゲートで正の電荷を減少させると、ソース・ドレイン電流が増大する。
【００３２】
ソース・ドレイン電流の所望の値を得るために、フローティングゲートにプログラムされる電荷の適切な量を決定するように、フローティングゲートプログラマ５１５によって、Ｖｉｎｊ接続でのソース・ドレイン電流測定機構が使用されてもよい。このソース・ドレイン電流は、他の図面を用いて以下に説明するさまざまな用途において、基準電流源としてフローティングゲートＭＯＳＦＥＴ５００が採用されるときに使用される。
【００３３】
フローティングゲート電荷の振幅は、電圧バッファ５１０を介して測定される。電圧バッファ５１０により、このような測定の精度は、フローティングゲートで電圧を直接測定することによって得られるものより高くすることができる。電圧バッファ５１０の正の端子に供給された入力電圧により、出力電圧Ｖｏｕｔのレベルを、フローティングゲート電荷プログラマ５１５における測定に適した値に設定することができる。
【００３４】
図５の回路を与えるために、いくつかの別の接続方式が使用されてもよいことを理解されたい。例えば、スイッチ５２５は、フローティングゲートＭＯＳＦＥＴ５２０のドレイン端子ではなく、フローティングゲートＭＯＳＦＥＴ５２０のソース端子に接続されてもよく、および／または、フローティングゲートＭＯＳＦＥＴ５２０のゲート端子は、電圧バッファ５０５の負の入力端子ではなく正の入力端子に接続されてもよい。ドレインおよび／またはソースに接続された供給電圧の極性および振幅はまた、フローティングゲートＭＯＳＦＥＴ５２０の動作特徴を著しく変化させることなく適切に変更されてもよい。
【００３５】
図６は、図５の例示的なシステム５０５がランモードに置かれるときの図５の基準回路５００の回路図である。動作のランモードにおいて、図５の電圧バッファ５１０の出力に接続されたコンデンサ５３０の端子は接地される（グランドに接続される）。このように接続することで、フローティングゲートＭＯＳＦＥＴ５２０内のフローティングゲート電荷と並列接続された補助蓄積要素としてコンデンサ５３０が動作することができるようになる。
【００３６】
フローティングゲートＭＯＳＦＥＴ５００のソース端子に接続された供給電圧に一致する供給電圧に、フローティングゲートＭＯＳＦＥＴ５００のドレイン端子を結果的に接続するスイッチ５２５を作動させるために、フローティングゲート電荷プログラマ５１５が使用される。この接続の結果として、フローティングゲートＭＯＳＦＥＴ５００は、非伝導状態に置かれ、フローティングゲート端子は、基準電圧ノードとして使用されてもよい。
【００３７】
電圧バッファ５１０により、フローティングゲートの過度の負荷がなくても、基準電圧ノードとしてフローティングゲートＭＯＳＦＥＴ５００を使用することができる。このような負荷は、フローティングゲートに外部回路が直接接続されれば生じることがある。電圧バッファ５１０の使用が任意であり、いくつかの応用において、フローティングゲートＭＯＳＦＥＴ５００が基準電圧ノードとして使用されるとき、基準電圧として直接使用されてもよいことを理解されたい。電圧基準ノードおよび／または基準電流源としてフローティングゲートＭＯＳＦＥＴを使用することについては、他の図面を用いてさらに説明する。
【００３８】
一般的に、電圧基準ノードおよび／または基準電流源を供給するための方法が、以下の手順を実行することによって理解されるであろう。
【００３９】
フローティングゲートＭＯＳＦＥＴのドレイン端子（または、ソース端子）が、供給電圧（ドレイン端子の使用時、Ｖｄｄ、ソース端子の使用時、Ｖｓｓ）に接続される。ＭＯＳＦＥＴのソース端子（または、ドレイン端子）は、注入電圧源に接続される。フローティングゲートの電荷は、トンネル現象プロセスおよびホットエレクトロン注入プロセスを選択的に使用することによってプログラムされる。電圧バッファからの出力電圧は、電荷の測定値を獲得するために測定される。この出力電圧が適切でなければ、トンネル現象／ホットエレクトロン注入プロセス電圧は、所望のレベルの電荷がプログラムされるまで繰り返し継続される。
【００４０】
ゲートの電荷が適切にプログラムされると、ソース端子は、注入電圧源から切断されてもよく、ドレイン端子として同じ供給電圧に接続されてもよい。これにより、ソースおよびドレイン端子の両方が、同一の電圧電位にあるため、ＭＯＳＦＥＴが非伝導状態に置かれる。次いで、ＭＯＳＦＥＴのプログラムされたゲート端子は、基準電圧ノードとして使用される。ＭＯＳＦＥＴが、基準電流源として使用されれば、ソース端子は、ソース端子を適切にバイアス付与し、ソース・ドレイン基準電流が流れるようにする供給電圧に接続されうる。
【００４１】
上記に説明した方法を参照すると、ＭＯＳＦＥＴのドレインおよびソース端子が、適切な供給電圧バイアス付与および注入電圧の接続により、ゲート端子でフローティングゲート電荷を供給して、交換可能に使用されてもよいことを理解されたい。また、電荷を測定するために電圧バッファを使用したが、ＭＯＳＦＥＴのソース・ドレイン電流を測定することによって実行される電流測定値が、プログラムされた電荷を測定するための別の方法として使用されてもよい。
【００４２】
図７は、図５および図６を用いて記載したフローティングゲートＭＯＳＦＥＴ５００などの、１つ以上のフローティングゲートＭＯＳＦＥＴを組み込んだ、プログラム可能なアナログ・デジタル変換器（ＡＤＣ）７００の例示的な実施形態のブロック図である。フローティングゲート電荷プログラマ７４５を使用してプログラムされたフローティングゲートＭＯＳＦＥＴは、この例の応用において基準電圧として使用される。フラッシュＡＤＣとして構成された例示的なＡＤＣが示されているが、基準電圧ノードとしてフローティングゲートＭＯＳＦＥＴを使用することは、逐次近似、デュアルスロープ積分、階段ＡＤＣシステムなどであるが、これらに限定されるものではない種々のＡＤＣに適用可能である。
【００４３】
ＡＤＣ７００が、ｎ個の電圧比較器を含み、この場合、ｎは、ＡＤＣ７００によって出力されたデジタルビットの数である。ｎの値は、ｎ個の電圧比較器の同じ極性の入力端子にライン７２１を介して接続されたアナログ入力信号にＡＤＣ７００によって供給可能な分解能を規定する。典型的なシステムにおいて、ｎデジタルビットは、ｎデジタルビットの組み合わせの各々に対して、固有のバイナリ出力の組み合わせを生成するエンコーダ回路内に接続される。
【００４４】
ＡＤＣ７００はまた、基準電圧ノードとして構成されたｎ個のフローティングゲートＭＯＳＦＥＴを含む。ｎ個のフローティングゲートＭＯＳＦＥＴの各々は、ｎ個の電圧比較器の同じ極性の入力端子に個々に接続される。これらの同じ電圧極性端子は、アナログ入力信号が接続される同じ極性の入力端子とは反対の極性のものである。例えば、フローティングゲートＭＯＳＦＥＴ７０５は、電圧比較器７２５の負の極性の入力端子に接続されるのに対して、アナログ入力信号は、電圧比較器７２５の正の極性の入力端子に接続される。アナログ入力信号はまた、他の電圧比較器の正の極性の入力端子に接続される。
【００４５】
図７は、電圧比較器に直接接続された各ＭＯＳＦＥＴのゲート端子を示すが、比較器によってゲート端子の変化の負荷を最小限に抑えるために、ゲート端子と比較器との間でバッファ／ドライバが任意に使用されてもよいことを理解されたい。また、簡潔にするために、図７に、個々のＭＯＳＦＥＴとフローティングゲート電荷プログラマ７４５との間の接続は示していない。図５および図６を用いて記載したもののような回路が、フローティングゲート電荷プログラマ７４５をｎ個のＭＯＳＦＥＴにインタフェース接続させるために用いられてもよいことを理解されたい。
【００４６】
ＡＤＣ７００の動作は、いくつかのサンプル基準電圧値を用いて示されてもよい。例えば、５．０Ｖの基準電圧を供給するようにフローティングゲートＭＯＳＦＥＴ７０５をプログラムし、４．０Ｖの基準電圧を供給するように、フローティングゲートＭＯＳＦＥＴ７１０をプログラムし、３．０Ｖの基準電圧を供給するために、フローティングゲートＭＯＳＦＥＴ７１５をプログラムし、隣接するＭＯＳＦＥＴ間で１．０Ｖの差を与えるために、残りのフローティングゲートＭＯＳＦＥＴ（図示せず）をプログラムしたと仮定する。この例において、アナログ入力電圧の振幅が３．５Ｖであれば、電圧比較器７２５および７３０は、０（低）デジタル出力状態を生成する。これは、アナログ入力電圧の振幅がこれらの２つの比較器の対応する負の入力端子に供給された基準電圧より小さいためである。他の電圧比較器はすべて１（高）デジタル出力状態を生成する。これは、アナログ入力電圧の振幅がこれらの比較器の対応する負の入力端子に供給された基準電圧より高いためである。次いで、デジタル出力ビット（Ｄ１からＤｎ）は、３．５Ｖのアナログ入力電圧に対応する固有のバイナリ値を生成するように、エンコーダ（図示せず）によって符号化される。
【００４７】
次に、アナログ入力電圧が、４．１Ｖに変えられれば、比較器７２５のみが、０（低）デジタル出力を生成するのに対して、比較器７３０を含む他のすべての比較器は、１（高）デジタル出力状態を生成する。次いで、デジタル出力の新しいセット（Ｄ１からＤｎ）は、４．２Ｖアナログ入力電圧に対応する第２の固有バイナリ値を生成するために、符号器（図示せず）によって符号化される。
【００４８】
上述した例において、隣接するフローティングゲートＭＯＳＦＥＴによって供給された基準電圧の差は、定数１．０Ｖとして記載されることによって、ＡＤＣ７００は、入力アナログ電圧の可変の振幅に応答する。非線形応答が望ましければ、フローティングゲートＭＯＳＦＥＴは、隣接するフローティングゲートＭＯＳＦＥＴ間に非線形値を有する適切な基準電圧を与えるようにプログラムされてもよい。例えば、フローティングゲートＭＯＳＦＥＴ７０５は、５．０Ｖの基準電圧を供給するようにプログラムされてもよく、フローティングゲートＭＯＳＦＥＴ７１０は、４．３Ｖの基準電圧を供給するようにプログラムされてもよく、フローティングゲートＭＯＳＦＥＴ７１５は、３．１Ｖの基準電圧を供給するようにプログラムされてもよく、残りのフローティングゲートＭＯＳＦＥＴ（図示せず）は、適切な電圧でプログラムされてもよい。
【００４９】
このようなプログラミングの柔軟性により、ＡＤＣは、エンドユーザによって任意にプログラム可能である種々の動作モードにおいて動作できるようになる。このような動作モードは、指数、対数、μ−ｌａｗ、およびＡ−ｌａｗ応答などであるが、これらに限定されるものではない非線形のものであるＡＤＣ応答を包含する。また、プログラミングにより、あるタイプのデバイスエラーを補償できるようになるため、ＡＤＣ精度がより高くなる。
【００５０】
このようなＡＤＣプログラミングの柔軟性は、１つの固有の動作モードを与えるために、製造中に「配線接続」されたＡＤＣデバイスと対照的なものである。配線接続とは、抵抗分割器チェーンの抵抗器などのコンポーネントの使用を指す。
【００５１】
図８は、図５および図６に示すフローティングゲートＭＯＳＦＥＴなどの、１つ以上のフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なデジタル・アナログ変換器（ＤＡＣ）８００の例示的な実施形態のブロック図である。フローティングゲート電荷プログラマ８２５を使用してプログラムされるフローティングゲートＭＯＳＦＥＴは、この例の応用において基準電流源として使用される。ＤＡＣは、１つの例示的な構成で示されているが、基準電流源としてフローティングゲートＭＯＳＦＥＴを使用することは、種々のＤＡＣシステムに適用可能である。
【００５２】
ＤＡＣ８００は、マルチビット入力信号を受信し、デジタル入力信号の状態を反映するアナログ出力電圧を生成する。ＤＡＣ８００は、ｎ個のフローティングゲートＭＯＳＦＥＴ８０５、８１０、．．．および８１５によって出力に切り換えられるｎ個のバイナリ重み付けされた電流源Ｉ0、Ｉ0／２、Ｉ0／２1、Ｉ0／２2、．．．Ｉ0／２n-1を使用する。デジタル入力信号のＭＳＢは、Ｉ0電流を切り換えるフローティングゲートＭＯＳＦＥＴ８０５の状態を決定するのに対して、デジタル入力信号のＬＳＢは、Ｉ0／２n-1電流を切り換えるフローティングゲートＭＯＳＦＥＴ８１５の状態を決定する。任意の特定のデジタル入力信号に対して、フローティングゲートＭＯＳＦＥＴ８０５、８１０、．．．および８１５を流れる電流の合計であるアナログ出力電流ＭＩ0は、一般に、増幅器８２０によってアナログ出力電圧に変換される。アナログ出力電流ＭＩ0は、カレントミラー回路（図示せず）によって発生したライン８２３に流れる基準電流Ｉrefに関係する。カレントミラー回路については、別の図面を参照しながら説明する。
【００５３】
ｎ個の重み付け電流源Ｉ0、Ｉ0／２、Ｉ0／２1、Ｉ0／２2、．．．Ｉ0／２n-1は、別の形態として、非バイナリの関係を有しうる。例えば、個々の電流は、互いに指数、対数、または二乗の関係のものでありうる。
【００５４】
フローティングゲートＭＯＳＦＥＴ８０５、８１０、．．．および８１５の任意の１つを流れるソース・ドレイン電流の振幅は、フローティングゲートＭＯＳＦＥＴのフローティングゲートにプログラムされた電荷によって決定される。フローティングゲートＭＯＳＦＥＴ８０５、８１０、．．．８１５の各々の幅・長さの形態などの物理的特徴は、互いに同一になるように製造されることによって、デバイスごとに良好な整合性をもたらすなどのいくつかの利点が与えられる。このような整合性により、バイナリまたは非バイナリのソース・ドレイン電流の倍率変更を正確に実行できるようになる。
【００５５】
このようなデバイスごとの整合性が最適な状態より低い場合、個々のＭＯＳＦＥＴのゲート電界は、非整合性を相殺するように適切にプログラムされることによって、バイナリおよび非バイナリの関係を用いて、多数のソース・ドレイン電流の倍率変更の精度が増すことも理解されたい。例えば、ＭＯＳＦＥＴ８０５が、１Ｖのゲート電圧に１Ａの基準電流を生成させることを要求し、０．５Ｖのゲート電圧に０．５Ａの基準電流を生成させることを要求すれば、ＭＯＳＦＥＴ８０５と同一のものでなくてもよいＭＯＳＦＥＴ８１０には、０．５Ａの所望の基準電流を生成するために、０．５Ｖではなく０．６Ｖの「補償された」ゲート電圧が供給されてもよい。
【００５６】
図９は、図８で使用されたカレントミラー回路などの例示的なプログラム可能なカレントミラー回路９００を示す。カレントミラー回路９００は、一対のフローティングゲートＭＯＳＦＥＴ９１０および９１５を含む。ＭＯＳＦＥＴ９１０のゲート端子は、ＭＯＳＦＥＴ９１５のゲート端子に接続されることによって、ＭＯＳＦＥＴ９１０のソース・ドレイン電流が、ＭＯＳＦＥＴ９１５のソース・ドレイン電流によって「ミラリング」される。ＭＯＳＦＥＴ９１０のソース・ドレイン電流は、フローティングゲート電界プログラマ９２５によって、ＭＯＳＦＥＴ９１０のフローティングゲートにプログラムされた電荷によって決定される。
【００５７】
結果的に、ＭＯＳＦＥＴ９１０は、ＭＯＳＦＥＴ９１５のソース・ドレイン電流を規定するプログラム可能な基準電流源として動作する。図９は、２つのＩｒｅｆ電流が同一であることを示すが、一方または両方のＭＯＳＦＥＴのソース・ドレイン経路に抵抗器を適切に追加することによって、他の線形および非線形関係を有するように構成されてもよいことを理解されたい。
【００５８】
また、２つのＭＯＳＦＥＴが互いに非線形の動作関係になるように個々にプログラムされ得ることを理解されたい。さらに、入力信号と２つのＭＯＳＦＥＴを流れる１つ以上の基準電流とが相互作用できるように、デジタル信号および／またはアナログ信号などの入力信号が回路９００、または同様の回路に組み込まれてもよい。
【００５９】
図１０は、図５および図６に示すフローティングゲートＭＯＳＦＥＴなどの、１つ以上のフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なデジタル・アナログ変換器（ＤＡＣ）１００の第２の例示的な実施形態のブロック図である。フローティングゲート電荷プログラマ１７０を用いてプログラムされるフローティングゲートＭＯＳＦＥＴは、この例の応用において基準電圧ノードとして使用される。ＤＡＣ１００は、マルチビットデジタル入力信号を受信し、デジタル入力信号の状態を反映するアナログ出力電圧Ｖｏｕｔを出力する。
【００６０】
ＤＡＣ１００は、容量において互いにバイナリ関係を有する図１０に示すコンデンサはしご形回路網においてｎ個のコンデンサを使用する。詳しくは、コンデンサ１６０は、容量Ｃを有するように示されているが、コンデンサ１５０は、２1Ｃの容量を有し、コンデンサ１４０は、２nＣの容量を有する。スイッチ１３５、１４５、および１５５は、ｎ個のスイッチのうちの３つである。個々のスイッチ状態は、デジタル入力の値によって決定される。例えば、デジタル入力のＭＳＢは、スイッチ１３５のスイッチ状態を決定するのに対して、デジタル入力のＬＳＢは、スイッチ１４４のスイッチ状態を決定する。
【００６１】
ｎ個のコンデンサは、ＭＯＳＦＥＴの各々を対応するコンデンサに接続するスイッチの状態に応じて、ｎ個のＭＯＳＦＥＴ１０５、１１０、．．．および１１５によって帯電される。ｎ個のコンデンサの１つ以上に含まれた電荷は、引き続き増幅器１６５によって合計される。増幅器１６５は、デジタル入力信号のアナログ表示であるＶｏｕｔを供給する。
【００６２】
ＭＯＳＦＥＴ１０５、１１０、および１１５は、互いに線形および／または非線形の関係になるようにプログラムされてもよく、それによって、ＤＡＣ１００は、デジタル入力に対して線形または非線形の関係になるアナログ信号を出力する。
【００６３】
図１１は、図５および図６のプログラム可能なフローティングゲート基準回路を組み込んだシグマデルタアナログ・デジタル変換器回路の例示的な実施形態のブロック図である。図１１は、シグマデルタ変換器回路とも呼ばれるｎ番目の１ビットシグマデルタ変換器回路を示すが、以下の記載は、電圧基準ノードまたは基準電流源を利用するｎビット変換器を含む、いくつかの他の変換器回路にも適用可能である。また、図１１は、１ビットオーバーサンプリング変換器回路を示すが、本願明細書において提供する例は、マルチビットの実施例に適用されてもよい。
【００６４】
変換器１７５は、ライン１９６を通じてアナログ入力電圧を受信し、ライン１９７上に１ビットデジタル出力を出力する。この１ビットデジタル出力は、マルチプレクサ、結合器、信号変換ブロックからなるフィードバックループを使用することによって入力電圧を比較される。信号変換ブロックが積分回路である場合、比較の積分結果は、ライン１９７上で次の１ビットデジタル出力を生成するために使用される。ライン１９７上のデジタル出力は、結果的に、「１」および「０」の比率としてアナログ入力電圧を表す「１」および「０」のストリームを含む。
【００６５】
変換器１７５は、フローティングゲート電荷プログラマ１８０を使用して個々にプログラム可能な２ｎ個のフローティングゲートＭＯＳＦＥＴを含む。ＭＯＳＦＥＴは、この例の応用において基準電圧ノードとして使用される。ライン１９７は、ｎ個の結合器１８４、１８９、．．．および１７６に接続されたｎ個の２入力マルチプレクサ１８３、１９４、．．．および１７７に接続される。各結合器の出力は、信号変換ブロックに接続される。変換ブロック１９８は、出力変換器１９２と接続し、この出力変換器は、ライン１９７を駆動する任意のラッチ１９３と接続する。変換ブロック１９８以外の他の残りの変換ブロック１９１．．．１８７の各々の出力は、（ｎ−１）個の２入力マルチプレクサ１８６．．．１８８の第１の入力に個々に接続される。ライン１９６上のアナログ入力信号は、（ｎ−１）個の２入力マルチプレクサ１８６．．．１８８の各々の第２の入力に供給される。
【００６６】
ｎ番目の１ビットシグマデルタ変調器回路のｎ番目の動作を決定する値ｎは、（ｎ−１）個の２入力マルチプレクサ１８６．．．１８８の制御ライン１５６および１５７（他のラインは図示せず）に存在する論理（論理コントローラは図示せず）によって決定される。例えば、１番目の１ビット変換器としてｎ番目の１ビットシグマデルタ変調器回路を構成するために、マルチプレクサ１８６の制御ライン１５６上にある論理は、ライン１９６上のアナログ入力信号を結合器１８４に送るように設定される。このような構成により、変換ブロック１９１からの２番目の入力とともに、他の変換ブロックからのより高次の入力が、結合器１８４に現れないように効率的に行うことができる。
【００６７】
動作の次数を２に増大するために、マルチプレクサ１８６の制御ライン１５６に存在する論理は、変換ブロック１９１からの信号を結合器１８４に送るように適切に選択されるのに対して、マルチプレクサ１８８の制御ライン１５７に存在する論理は、ライン１９６上のアナログ入力信号を結合器１８９に送るように適切に選択される。
【００６８】
ｎ個の２入力マルチプレクサ１８３、１９４、．．．および１７７に接続されたライン１９７上の１ビットデジタル出力の論理状態は、マルチプレクサに接続された２つのＭＯＳＦＥＴのうちどちらがそれぞれの結合器の各々に送られるかを決定する。例えば、論理状態が１（高）であれば、ＭＯＳＦＥＴ１８２、１７２、．．．および１７９は、マルチプレクサ１８３、１９４、．．．および１７７を通って送られ、論理状態が０（低）であれば、ＭＯＳＦＥＴ１８１、１７１、．．．および１７８は、マルチプレクサ１８３、１９４、．．．および１７７を通って送られる。
【００６９】
２ｎ個のＭＯＳＦＥＴによって供給された規準電圧値は、フローティングゲート電荷プログラマ１８０を使用してプログラムされる。２ｎ個のＭＯＳＦＥＴの各々の内部にフローティングゲート電荷を個々または集合的にプログラムするようにプログラミングが実行されてもよい。これらの基準電圧値は、変換器１７５のフィードバックループの係数を決定する。これらの係数は、変換ブロック１９１．．．および１８７において、積分および／またはフィルタリングなどの信号変換用に使用される。
【００７０】
フローティングゲート電荷は、１回、反復的、ランダム、繰り返し、または他の動的なシーケンスで修正されることによって、変換器１７５の動作特徴を空間的または動的に変更可能であることを理解されたい。変換器１７５の動作特徴を変化する際のこのような柔軟性により、いくつかの利点が得られる。例えば、アナログ入力信号の振幅の所与の範囲に対して、動作の精度および安定性を確保しながら、ループゲインを最適化することができる。
【００７１】
本発明の上述した実施形態、特に、任意の「好ましい」実施形態が、可能な実施例にすぎず、本発明の原理を明確に理解するために示したにすぎないことを強調したい。本発明の趣旨および原理から実質的に逸脱することなく、本発明の上述した実施形態に多くの変更および修正が施されてもよい。このような修正および変更はすべて、本願明細書および本発明の範囲内において本願明細書に含まれ、特許請求の範囲によって保護されることが意図される。
【図面の簡単な説明】
【００７２】
【図１】従来技術のアナログ・デジタル変換器の１つの実施形態のブロック図である。
【図２】従来技術のデジタル・アナログ変換器の１つの実施形態のブロック図である。
【図３】図２の従来技術のデジタル・アナログ変換器に使用される電流切換器ブロックおよび重み付け電流発生器回路の略図である。
【図４】従来技術のデジタル・アナログ変換器の第２の実施形態のブロック図である。
【図５】プログラムモードで動作する例示的なシステムを使用してプログラムされるプログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだ基準回路の回路図である。
【図６】図５の例示的なシステムがランモードに置かれたときの図５の基準回路の回路図である。
【図７】図５および図６に示すフローティングゲートＭＯＳＦＥＴなどの、プログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なアナログ・デジタル変換器（ＡＤＣ）の例示的な実施形態のブロック図である。
【図８】図５および図６に示すフローティングゲートＭＯＳＦＥＴなどの、プログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なデジタル・アナログ変換器（ＤＡＣ）の例示的な実施形態のブロック図である。
【図９】図５および図６のフローティングゲートＭＯＳＦＥＴなどのプログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なカレントミラー回路の例示的な実施形態のブロック図である。カレントミラー回路は、図８のデジタル・アナログ変換器の一部である。
【図１０】図５および図６のフローティングゲートＭＯＳＦＥＴなどの、プログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだプログラム可能なデジタル・アナログ変換器の第２の例示的な実施形態のブロック図である。
【図１１】図５および図６のフローティングゲートＭＯＳＦＥＴなどの、プログラム可能なフローティングゲートＭＯＳＦＥＴを組み込んだシグマデルタアナログ・デジタル変換器回路の例示的な実施形態のブロック図である。
【図１】
2006526306.tif 000003
【図２】
2006526306.tif 000004
【図３】
2006526306.tif 000005
【図４】
2006526306.tif 000006
【図５】
2006526306.tif 000007
【図６】
2006526306.tif 000008
【図７】
2006526306.tif 000009
【図８】
2006526306.tif 000010
【図９】
2006526306.tif 000011
【図１０】
2006526306.tif 000012
【図１１】
2006526306.tif 000013
【国際調査報告】
2006526306.tif 000014