(57)【要約】半導体本体（２２）を有した半導体装置であって、活性領域（７）及び活性領域を取り囲む終端構造（１６）を備えた半導体装置、並びにこの半導体装置を製造するための方法。この発明は、特に、活性領域内にトレンチによるゲート電極を有するその種の装置のための終端構造に関する。この終端構造は直列に接続され且つ活性領域から半導体本体の周辺端部（４２）に向かって延在する複数の横型トレンチゲートトランジスタ装置（２ａ乃至２ｄ）を備える。これら横型装置は活性領域と周辺端部との間の電圧差がこれら横型装置に渡って分配されるように設けられる。この終端構造はコンパクトであり、この終端構造の要素は活性領域の要素と同一処理工程で形成しやすい。
2006526286.tif 000002
【特許請求の範囲】
【請求項１】
半導体本体を有した半導体装置であって、活性領域及び該活性領域を取り囲む終端構造を備え、前記終端構造は直列に接続され且つ前記活性領域から前記半導体本体の周辺端部に向かって延在する複数の横型トレンチゲートトランジスタ装置を備え、各横型装置は、ゲート絶縁材料の層により前記半導体本体から分離されているゲート電極を内部に有するトレンチを備え、前記複数横型装置の前記複数トレンチ、ゲート電極及びゲート絶縁材料の層は前記活性領域内の複数装置の複数トレンチ、その内部の複数絶縁電極及び該複数絶縁電極を絶縁する材料の複数層と同じ各処理工程で形成され、前記複数横型装置の前記複数ゲート電極は第一導電型の領域、そして、反対の第二導電型の下部領域の一部を貫いて延在し、前記活性領域と前記周辺端部との間の電圧差が前記複数横型装置に渡って分配されるように、各横型装置はそのゲート電極と前記第一導電型領域との間に、前記横型装置の前記活性領域に近い側部において導電接続部を含む半導体装置。
【請求項２】
前記活性領域は前記複数横型装置の前記第一導電型領域と同じ処理工程で形成される前記第一導電型の領域を有する複数装置を備える請求項１に記載の半導体装置。
【請求項３】
前記活性領域複数装置の前記複数絶縁電極は複数トレンチゲートトランジスタ装置の複数ゲート電極であり、前記活性領域複数装置の前記第一導電型領域が前記複数トレンチゲートトランジスタ装置のチャネル形成領域を形成する請求項１又は２に記載の半導体装置。
【請求項４】
前記活性領域複数装置の前記複数絶縁電極は複数ショットキー整流器のトレンチによる複数電極である請求項１又は２に記載の半導体装置。
【請求項５】
前記ゲート絶縁材料の層は、少なくとも前記複数トレンチの横壁の一部上より、前記複数横型装置の前記複数トレンチの底部上において厚い先行する如何なる請求項に記載の半導体装置。
【請求項６】
前記複数横型装置の複数ゲートトレンチの各々の底部近傍の前記第二導電型領域の各部分のドーピングレベルが前記第二導電型領域の残部より高い先行する如何なる請求項に記載の半導体装置。
【請求項７】
前記半導体本体は該本体の平面が四角形であり、前記複数接続部が前記本体の一つ以上の角部に向かって設けられている先行する如何なる請求項に記載の半導体装置。
【請求項８】
半導体本体を有した半導体装置であって、活性領域及び該活性領域を取り囲む終端構造を備え、前記終端構造は直列に接続され且つ前記活性領域から前記半導体本体の周辺端部に向かって延在する複数の横型トレンチゲートトランジスタ装置を備え、各横型装置は、ゲート絶縁材料の層により前記半導体本体から分離されているゲート電極を内部に有するトレンチを備え、前記複数横型装置の前記複数ゲート電極は第一導電型の領域、そして、反対の第二導電型の下部領域の一部を貫いて延在し、前記活性領域と前記周辺端部との間の電圧差が前記複数横型装置に渡って分配されるように、各横型装置はそのゲート電極と前記第一導電型領域との間に、前記横型装置の前記活性領域に近い側部において導電接続部を含む半導体装置において、
前記複数横型装置の前記複数トレンチ、ゲート電極及びゲート絶縁材料の層を前記活性領域内の複数装置の複数トレンチ、その内部の複数絶縁電極及び該複数絶縁電極を絶縁する材料の複数層と同じ各処理工程で形成する半導体装置の製造方法。
【請求項９】
前記複数横型装置の前記第一導電型領域と同じ処理工程で前記活性領域の複数装置に前記第一導電型の領域を形成する請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、絶縁ゲート電界効果型電力トランジスタ（通常、“ＭＯＳＦＥＴ”と称される）、絶縁ゲートバイポーラトランジスタ（通常、“ＩＧＢＴ”と称される）、又は、ショットキー整流器等の半導体装置のための電界終端構造、そして、その構造の製造に関する。
【背景技術】
【０００２】
半導体装置は、通常、複数活性構造のアレイを内部に有する活性領域を備える半導体本体を含む。この発明は活性領域内にトレンチによる電極構造を有する装置に関する。活性領域周辺における装置の早期絶縁破壊を防止するために活性領域周辺に電界終端構造を含み過度な高電界が生じることを防止するが屡々必要となる。浮遊電界プレートや浮遊電界リング等の各種電界終端構造が当技術分野で知られている。これらの構造は、例えば、引用例としてその内容がこの参照により開示に含まれる、Ｂ．Ｊ．Ｂａｌｉｇａによる１９９６年発行の“Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ”の８１乃至１１３頁に論じられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この発明は活性領域内にトレンチによる電極構造を有する装置のための終端構造を提供し、一方で、終端構造を形成するために必要な余剰プロセスを最小限に抑えようというものである。
【課題を解決するための手段】
【０００４】
この発明は、半導体本体を有した半導体装置であって、活性領域及び該活性領域を取り囲む終端構造を備え、前記終端構造は直列に接続され且つ前記活性領域から前記半導体本体の周辺端部に向かって延在する複数の横型トレンチゲートトランジスタ装置を備え、各横型装置は、ゲート絶縁材料の層により前記半導体本体から分離されているゲート電極を内部に有するトレンチを備え、前記複数横型装置の前記複数トレンチ、ゲート電極及びゲート絶縁材料の層は前記活性領域内の複数装置の複数トレンチ、その内部の複数絶縁電極及び該複数絶縁電極を絶縁する材料の複数層と同じ各処理工程で形成され、前記複数横型装置の前記複数ゲート電極は第一導電型の領域、そして、反対の第二導電型の下部領域の一部を貫いて延在し、前記活性領域と前記周辺端部との間の電圧差が前記複数横型装置に渡って分配されるように、各横型装置はそのゲート電極と前記第一導電型領域との間に、前記横型装置の前記活性領域に近い側部において導電接続部を含む半導体装置を提供する。
【０００５】
従って、この発明の半導体装置はこの装置の活性領域内のトレンチによる複数電極要素と同じ処理工程で形成される複数要素を有するコンパクトな終端構造を含み、終端構造のこれら要素を形成するための余計な処理工程が避けられる。
【０００６】
前記複数横型装置が上記の如く規定された態様により配されるので、各横型装置はその両端の電圧がその閾値電圧を超えた時のみ完全にターンオンする。従って、前記終端構造はその両端において前記複数横型装置の各閾値電圧の和まで電圧を維持する。この限界未満の電圧で使用すると、各横型装置は無視できる閾値に満たない電流を流し、その両端にかかる全電圧のある割合降下させ、これはその閾値電圧より低い。従って、印加電圧はほぼ均等に分配又は分割され、高電界ピークを避けられる。
【０００７】
好ましくは、前記活性領域は前記複数横型装置の前記第一導電型領域と同じ処理工程で形成される前記第一導電型の領域を有する複数装置を備える。このようにして、前記終端構造の他の要素が前記活性領域の要素と同じ処理工程で形成できる。
【０００８】
好ましい一実施形態では、前記活性領域複数装置の前記複数絶縁電極は複数トレンチゲートトランジスタ装置の複数ゲート電極であり、前記活性領域複数装置の前記第一導電型領域が前記複数トレンチゲートトランジスタ装置のチャネル形成領域を形成する。
【０００９】
さらなる実施形態では、前記活性領域複数装置の前記複数絶縁電極は複数ショットキー整流器のトレンチによる複数電極である。
【００１０】
前記ゲート絶縁材料の層は、少なくとも前記複数トレンチの横壁の一部上より、前記複数横型装置の前記複数ゲートトレンチの底部上において厚くてもよい。これが前記複数横型トランジスタ装置の閾値電圧を増加させるように機能し、以下にさらに詳細に記載されるように、ターンオン時に、この増加した閾値電圧がそれら装置両端の電圧降下を増加させる。
【００１１】
さらに、前記複数横型装置の複数ゲートトレンチの各々の底部近傍の前記第二導電型領域の各部分のドーピングレベルが前記第二導電型領域の残部より高くてもよい。これもやはり前記複数横型トランジスタ装置の閾値電圧を増加させ、従って、それら装置両端の電圧降下を増加させる。
【００１２】
上記のように各横型装置両端に維持される電圧が増加すると前記終端構造の絶縁破壊電圧が増加し、所定の絶縁破壊電圧を達成するために必要な横型装置数が少なくて済み、それにより、前記終端構造に必要な面積が少なくなる。
【００１３】
典型的には前記半導体本体は該本体の平面が四角形である。前記終端構造により占められる面積を少なくするために、前記本体の一つ以上の角部に向かって前記導電接続部が設けられてもよい。隣り合う横型トランジスタの間隔が局部的に広げられて前記一つ以上の角部内のみに前記導電接続部が収容されてもよい。
【００１４】
この方法はさらに半導体本体を有した半導体装置であって、活性領域及び該活性領域を取り囲む終端構造を備え、前記終端構造は直列に接続され且つ前記活性領域から前記半導体本体の周辺端部に向かって延在する複数の横型トレンチゲートトランジスタ装置を備え、各横型装置は、ゲート絶縁材料の層により前記半導体本体から分離されているゲート電極を内部に有するトレンチを備え、前記複数横型装置の前記複数ゲート電極は第一導電型の領域、そして、反対の第二導電型の下部領域の一部を貫いて延在し、前記活性領域と前記端部との間の電圧差が前記複数横型装置に渡って分配されるように、各横型装置はそのゲート電極と前記第一導電型領域との間に、前記横型装置の前記活性領域に近い側部において導電接続部を含む半導体装置において、前記複数横型装置の前記複数トレンチ、ゲート電極及びゲート絶縁材料の層を前記活性領域内の複数装置の複数トレンチ、その内部の複数絶縁電極及び該複数絶縁電極を絶縁する材料の複数層と同じ各処理工程で形成する半導体装置の製造方法を提供する。
【００１５】
好ましい一実施形態では前記方法は前記複数横型装置の前記第一導電型領域と同じ処理工程で前記活性領域の複数装置に前記第一導電型の領域を形成する。
【００１６】
さらに、以下に記載されるように、前記終端構造の他の要素が前記活性領域の要素と同じ処理工程で形成されてもよい。
【００１７】
この発明の実施形態が例として、そして、添付概略図面を参照して記載される。
【発明を実施するための最良の形態】
【００１８】
各図面は概略的でありスケール通りには描かれていないことに留意されたい。これら図面の各部の相対的な寸法及び比率は、図面の簡潔性、利便性のためにサイズが拡大又は縮小されている。変形又は異なる実施形態において対応する又は同様な要素を引用するのに通常同じ参照符号が用いられている。
【００１９】
図１はこの発明の一実施形態の半導体装置の終端構造に用いられる互いに直接接続された一連のｐチャネルＭＯＳＦＥＴ２ａ乃至２ｄを示している。例として４個のＭＯＳＦＥＴが示されているが、ＭＯＳＦＥＴ両端に維持される電圧に応じて異なる数の装置が用いられることが理解される。後の横断面図では、簡潔性のために、終端構造において３個の横型装置のみが示されている。
【００２０】
各ＭＯＳＦＥＴのゲート電極４がコネクタ８によりそのドレイン電極６に接続されている。一連のＭＯＳＦＥＴの内の第一ＭＯＳＦＥＴ２ａのソース電極１０が一連のＭＯＳＦＥＴの内の次のＭＯＳＦＥＴ２ｂのドレイン電極に接続され、そして、一連のＭＯＳＦＥＴに沿って以下同様である。各ＭＯＳＦＥＴは共通本体領域を有し、従って、それらの本体端子１２が図示されているように互いに接続されている。
【００２１】
ある終端構造においては、一連のＭＯＳＦＥＴの一端が、これは第一ＭＯＳＦＥＴ２ａのドレイン電極であり、半導体装置の第一主電極に接続され、一連のＭＯＳＦＥＴの他端が、これは最終ＭＯＳＦＥＴ２ｄのソース電極１０であり、半導体装置の第二主電極に接続されている。
【００２２】
図１のＭＯＳＦＥＴは図示されているような態様で互いに接続されているので、各ＭＯＳＦＥＴ両端の電圧が、電流が流れ始める起点において、そのＭＯＳＦＥＴの閾値電圧に等しい。従って、各装置はその両端の電圧をその閾値電圧の最大値まで維持できる。一連のＭＯＳＦＥＴの両端に加えられた電位が各ＭＯＳＦＥＴで分割され、ほぼ均等にその電位に伴う電界を分配し、従って、早期絶縁破壊につながる如何なる電界の集中も避けられる。
【００２３】
この発明を具体化する半導体装置の横断面図が図２に示されている。この横断面は（典型的には単結晶シリコンで作られる）半導体本体の平面に垂直になっている。この装置の活性領域７が図の左側に示され、終端構造１６が右側に示されている。例として、図示されている活性領域は複数トレンチゲートトランジスタセルを備えている。各々が第一導電型（この例ではｎ型）であるソース及びドレイン領域９及び１４が半導体本体２２内の反対の第二導電型（即ち、この例ではｐ型）のチャネル形成領域１５により分離されている。領域９及び１５を貫いてドレイン領域１４下部へと延在するトレンチ２０内に、典型的にはｎ型多結晶シリコンで形成される、ゲート電極１１が存在している。ゲート絶縁材料の層２５によりゲート電極が半導体本体から分離されている。装置オン状態でのゲート電極１１への電圧信号の印加は、既知の態様で、領域１５内に導電チャネル１７を誘起させ、ソース及びドレイン領域９及び１４間のこの導電チャネル１７に流れる電流を制御する。
【００２４】
この例ではソース電極２３により具体化されている半導体装置の第一主電極によりソース領域９のコンタクトがとられている。このコンタクトは装置本体の上部主表面２２ａで施されている。図示されている例ではソース領域９を介して溝２６をエッチングすることにより「堀を巡らした」ソースから装置本体へのコンタクトを含み、これにより、ソース電極２３とチャネル形成領域１５との直接的なコンタクトを可能にしている。そのような構造により、ソース領域のパターンインプランテーションにマスクが不要になる等、装置製造プロセスにおけるマスク数を低減することも可能となろう。図２の活性領域７内に見られる構造を有するトレンチゲート装置の製造方法の一例がＥＰ−Ａ−０８８９５１１に開示されており、引用例としてその内容が開示に含まれる。
【００２５】
例として図２は縦型装置構造を示しており領域１４が高導電性（ｎ＋）の基板領域１４ｂ上に高抵抗性（ｎ−、低ドーピング）のエピタキシャル層により形成されたドレインドリフト領域１４ａを備える。この基板領域１４ｂは領域１４ａと同じ導電型（この例ではｎ型）で縦型ＭＯＳＦＥＴとしてもよく、又は、それは反対の導電型（この例ではｐ型）で縦型ＩＧＢＴとしてもよい。ＭＯＳＦＥＴの場合ではドレイン電極と称され、そして、ＩＧＢＴの場合ではアノード電極と称される半導体装置の第二主電極２４により基板領域１４ｂが装置本体の底部主表面２２ｂにおいてコンタクトが取られている。
【００２６】
図２に示された終端構造は直列接続された複数横型トレンチゲートトランジスタセルを備える。各横型装置はゲート絶縁材料の層３２により半導体本体２２から分離されたゲート電極３１を内部に有するトレンチ３０を備える。絶縁キャップ３４（例えばＴＥＯＳで形成される）が半導体本体の上部主表面２２ａ上に延在している（活性領域内の溝２６間の表面に限られる）。オン状態では、チャネル３５がｎ型領域１４ａ内に形成され、トレンチ３０のいずれかの側のｐ型領域１５間に延在する。活性領域に近い横型装置側部上のｐ型領域が横型装置のドレインを形成し、反対側のｐ型領域が横型装置のソースを形成する。図示された例ではチャネル３５がｐ型電荷キャリアとして形成される。
【００２７】
活性領域近傍の横型装置のドレイン領域がソース電極２３に接続されている。ウエハからの半導体本体２２の切り出しの際に形成される周辺端部４２のラフな表面により最も外側の横型装置のソース領域がドレイン電極２４に短絡されてもよい。これとは別に、半導体本体表面上に延在するさらなる導電コネクタにより領域１５がドレイン電極２４に接続されてもよい。
【００２８】
終端構造の要素であるトレンチ３０，ゲート絶縁材料層３２，そして、ゲート電極３１が活性領域のトレンチ２０，ゲート絶縁材料層２５，そして、ゲート電極１１に対応することが図２に見られる。これらは対応活性領域要素と同じプロセスで効率的に形成され、終端構造のこれら要素を形成するための余計な工程が避けられる。
【００２９】
活性領域７内の装置のソース領域を形成する高濃度にドーピングされた第一導電型領域９が、終端構造１６を貫いて延在するように図２に示されている。これとは異なり、この領域を形成する注入の際に終端構造領域がマスクされてもよい。図２の実施形態では、これはブランケット注入であり、終端構造領域をマスクするのにさらなるマスクが必要となる。
【００３０】
図１に見られるように、終端構造内の横型トンランジスタのゲート電極がコネクタ８により各ドレイン領域に短絡されている。このアスペクトにおける実施態様が図３に示されている。これは図２の半導体装置の異なる部分における活性領域及び終端構造の横断面図を示している。この部分は、以下に議論されるように半導体本体の角部に向かって設けられてもよい。
【００３１】
図２に見られる活性領域のトレンチ間に存在する溝２６が図３に見られる終端構造の部分内にも存在し、半導体本体表面におけるｎ型領域９下部のｐ型領域１５への接続を容易にしている。典型的には、絶縁キャップ３４が溝をエッチングする時に活性領域内でマスクとして用いられる。好都合なことに、キャップ３４は活性領域内のそれらと同時に終端構造内で適切にパターン化されてもよく、溝２６は活性領域内のそれらと同一プロセスで終端構造内でエッチングされてもよい。同様に、以下に議論するさらなる実施形態において、キャップ３４が活性領域及び終端構造内で同一プロセスで確定されてもよい。
【００３２】
導電材料のコネクタ８が各横型トランジスタ（活性領域に最も近い横型トランジスタを除く）に対して設けられ、ゲート電極３１とトランジスタの活性領域に近い側部のｐ型領域１５との電気的接続を形成する。コネクタが溝２６の壁部においてｐ型領域とコンタクトが取られる。図３に示されている実施形態におけるゲート電極への接続を容易にするために、ゲート電極材料がトレンチ３０の外部に拡張され、そして、この拡張部３９の表面３７がコネクタ８とのコンタクトのために露出される。活性領域に最も近い横型トランジスタの場合、そのゲート拡張部３９がソース電極２３によりトランジスタの活性領域に近い側部においてｐ型領域１５と電気的に接続される。
【００３３】
拡張部３９は、例えば、ゲート電極材料が堆積されてゲートトレンチを満たし、そして、絶縁キャップ３４を覆った後に、ゲート電極材料をトレンチ上部レベルまでエッチバックする間に、ゲート電極材料をマスクして形成してもよい。
【００３４】
さらなる特定用途処理工程の必要性を避けるために、この実施形態及び以下に議論するそれら実施形態及においては、ソース電極と同じ処理工程でコネクタ８が終端構造内に形成されてもよい。
【００３５】
図４は図２の横断面図に似た横断面図を示しているが、ここでは、装置の活性領域内にソース領域９を確定するのに別のマスクによる注入工程が用いられ、従って、図２の溝２６が存在しない。
【００３６】
図５及び６は図４に示された実施形態におけるゲート電極とｐ型領域１５とを接続する方法を示している。図３に示された態様と同様に、図５では、ゲート電極材料が終端構造内でトレンチ３０上部に延在して拡張部３９を形成する。コネクタ８がこの拡張部とコンタクトが取られ、そして、半導体本体の上部主表面２２ａでｐ型領域１５と接続される。図３に示されるように、最も内側の横型トランジスタの場合、そのゲート電極はソース電極２３によりｐ型領域１５に電気的に接続される。
【００３７】
図６の実施形態では、横型装置の各ゲート電極３１上の絶縁キャップ３４を活性領域７から横方向にシフトさせてコネクタ８とのコンタクトのためのゲート電極の一部分を露出させることにより（又は最も内側の横型トランジスタの場合ソース電極２３）、ゲート電極３１が各トレンチを超えることが避けられる。
【００３８】
終端構造の大部分においてトレンチ間隔を狭め、そして、図３、５及び６に関連して記載したコネクタ８のために必要な間隔のみを広げることにより終端構造に占められる面積を縮小することができる。例えば、図７及び８に模式的に示されるように、半導体本体の周辺端部４２近傍の半導体本体の一角部にコネクタを設けてもよい。これとは別に、半導体本体の二つ以上の角部間にコネクタを分配してもよい。説明の目的から拡張部３９及びトレンチ３０を覆う要素が図７及び８では示されていない。これらの例では、図７及び８各々の態様の終端構造１６において、ストライプ形状の５個及び６個のトレンチ３０が活性領域７を取り囲んでいる。活性領域７のトレンチ２０もストライプ形状であり、例えば、四角形や最密六角形形状等の他の形状も活性領域に用いることができることが理解されるところである。
【００３９】
図２に示される例（以下、「例１」と称する）では、終端構造１６内の横型装置のピッチが２．４ミクロンで、トレンチ幅が０．５ミクロンである。ゲート絶縁材料層２５は二酸化シリコンの４０ｎｍの層であり、ｎ型領域１４ａのドーピングレベルはｃｍ３当たり燐又は砒素原子１ｘ１０１６であり、ｐ型領域のドーピングレベルはｃｍ３当たりボロン原子１ｘ１０１７であり、そして、ｃｍ３当たり燐原子１ｘ１０１９のドーピングレベルでｎ型多結晶シリコンでゲート電極が形成されている。この例では、装置の周辺端部４２の近傍のトランジスタの閾値電圧が約２．３Ｖである。従って、この電圧（又は少し高い）で導電が開始し、この電圧を近傍横型装置のソースに転送する。これは、従って、そのソース及び領域１４ａ間でバックバイアスとなり、その閾値電圧を約２．７Ｖまで若干上げ、これが一連の横型装置に沿って次々と行われる。一連の１２個の装置を備えることにより終端構造の絶縁破壊電圧が約３５Ｖ又はそれ以上となる。横型装置のピッチが２．４ミクロンなので、終端構造を収容するのに必要なのはわずか２８．８ミクロンである。
【００４０】
図３，５及び６に示されたコネクタ８を収容するには横型装置のピッチは、例えば、局部的に１５ミクロン程度増えるであろう。
【００４１】
少なくともトレンチ横壁の一部分に対してゲート電極トレンチ３０の底部の絶縁層３２の厚みを増すことにより終端構造の横型装置のゲート閾値電圧を高くすることができる。これが図９の実施形態に説明されている。これには各横型トランジスタ両端に維持される電圧を増加させ、横型トランジスタトレンチ数を削減させ、従って、終端構造により占められる面積を縮小することができる。より厚い絶縁層が、当然ながら、活性領域内のトレンチ２０の底部に含まれ、これにより、活性領域トランジスタのゲート・ドレイン容量を低減させ、それら装置のスイッチングパワー損失の程度を低くすることができる。従って、同じ処理工程で活性領域及び終端構造両方のトレンチの底部に厚い絶縁層が含まれることになる。トレンチ底部により厚い絶縁層を形成するには各種の方法を用いることができる。数例がＵＳ−Ａ−４９９２３９０に開示されており、引用例としてその内容が開示に含まれる。
【００４２】
例えば、トレンチ底部の絶縁層の厚みを１００ｎｍまで増やし（トレンチ横壁上の厚みを４０ｎｍとし、そうでなければ、装置は上記例１と同じパラメータを有し）、最も外側の装置の閾値電圧を約３Ｖまで上げ、他の装置も同様とする。この場合、７個しかない一連の装置により絶縁破壊電圧が約４０Ｖ又はそれ以上となる。
【００４３】
終端構造の横型トランジスタのゲート閾値電圧を高くするさらなる技術が図１０に示されている。この方法では、第一導電型ドーパント（この例では燐や砒素等のｎ型ドーパント）がトレンチ底部に注入されて横型装置の各ゲートトレンチの底部近傍に注入領域５０を形成する。例えば、領域５０においてｃｍ２当たり３ｘ１０１２原子のド−ズ量（そうでなければ、装置は上記例１と同じパラメータを有し）により、上記の第一例の最も外側の装置の閾値電圧が２．３Ｖから約５．６Ｖと増加するであろうし、他の装置も同様となるう。従って、一連のそのような装置６個の絶縁破壊電圧が約３５Ｖとなるであろう。
【００４４】
例えば、ＥＰ−Ａ−１０４１６４０に記載されているように、深いチャネル形成領域との組み合わせで、そのような第一導電型注入領域５０が活性領域内のゲートトレンチ底部近傍にも含まれると効果的であろう。ＥＰ−Ａ−１０４１６４０の内容が引用例として開示に含まれる。この実施形態では、同じ処理工程で活性領域及び終端構造内に領域５０が効率的に形成できる。チャネル形成領域がトレンチより深く延在するが、トレンチ下部の領域５０によりオーバードーピングとなる。この組み合わせにより、チャネル形成領域の深さが、そのトレンチの近傍のトレンチのチャネル形成領域と自己整合される。このパラメータを精密に制御することにより活性領域内のゲート・ドレイン容量を低減させ、従って、スイッチング損失を低減させることができる。領域５０は、さらに、活性領域内で局部的に導電率を高め、ゲートトレンチ下部に集中する電流による損失を低減する。
【００４５】
図２乃至６，９及び１０に示されるように、上部主表面２２ａ近傍のソース領域９間のチャネル形成領域１５内にｐ型領域３６が含まれてもよく、これはチャネル形成領域１５より高濃度にドープされる。これらの領域は適当なマスクを用いる開口を介した注入により形成されてもよい。これらの領域は既知の態様でチャネル形成領域１５とソース電極２３との間に良好なコンタクトを与えるよう機能する。これらの領域は、さらに、終端構造内に含まれて領域１５とコネクタ８との間のコンタクトを高めてもよい。領域３６は、さらに、活性領域内且つ又は終端構造内のチャネル形成領域により深く延在させて近傍トレンチ底部近くの電界を低減させてもよい。
【００４６】
この発明の終端構造は図２乃至１０に示された以外の活性領域にトレンチによる電極を有する装置に効果的に用いられることが理解されるところである。例えば、そのような終端構造を活性領域にトレンチによるショットキー整流器を有する装置に用いると有益である。この態様の実施形態が図１１に示されている。そのような整流器が、例えば、ＵＳ−Ａ−４６４６１１５（弊社整理番号ＰＨＢ３３０４７）及びＵＳ−Ａ−５６１２５６７に開示されており、引用例としてそれらの内容が開示に含まれる。
【００４７】
図１１に示されるようにアノード電極６０が半導体本体の上部主表面２２ａ上部及び活性領域７内のトレンチ６２内部に延在している。アノード電極は絶縁層６４によりトレンチ６２の壁部及び底部から分離されている。これは、表面２２ａ上に、第一導電型（この例ではｎ型ドーパント）のドリフト領域６６と共にショットキーバリア整流器を形成している。この実施形態では、ドリフト領域６６下部の第一導電型より高濃度にドープされた領域６８が、カソード電極７０により底部主表面２２ｂにてコンタクトが取られるカソード領域を形成している。
【００４８】
上記例では特定導電型が示されているが、ｎ型がｐ型と置き換えられ、又、この逆にも置き換えられというように、導電型が置き換えられることもこの発明の範疇である理解されるところである。図に示されたれ例では活性領域はｎチャネル装置であり、領域９及び１４がｎ導電型で、領域１５がｐ型で、ゲート電極１１により電子反転チャネル１７が領域１５内に誘起される。反対の導電型のドーパントを用いることによりこれら装置はｐチャネル装置となる。この場合、領域９及び１４がｐ導電型で、領域１５がｎ型で、ゲート電極１１により正孔反転チャネル１７が領域１５内に誘起される。さらに、この実施形態では、終端構造内に誘起されたチャネル３５がｐ型領域１４ａ内で電子反転チャネルとなる。
【００４９】
この開示を読むことにより他の各種の変形及び変更が当業者にとって明らかとなる。そのような変形及び変更はこの技術分野ですでに知られている同等物及び他の要素を含むことができ、そして、ここに開示された要素の代わりに又は加えて用いることができる。
【００５０】
特許請求の範囲はある特定の要素の組み合わせとして編成されているが、この発明の開示の範疇は、ここに明瞭に又は暗に記載された如何なる新規な要素又は新規な要素の組み合わせ、又は、それから派生する要素を、いかなる請求項に規定されたこの発明に関係するかしないに関わらず、又は、この発明が解決する如何なる又はすべての技術的課題を軽減するかしないに関わらず含むものである。
【００５１】
各実施形態のコンテクストにて記載された要素は組み合わされて単一の実施形態としてもよい。これとは逆に、簡潔さのために単一の実施形態のコンテクストにて記載された要素は別々に又は如何なる適切な組み合わせとされてもよい。そのような要素及び又はそのような要素の組み合せに対して新規な請求項が、この出願の継続中に、又は、これから派生するいかなるさらなる出願の継続中においても作成されうることを出願人はここに告知するものである。
【図面の簡単な説明】
【００５２】
【図１】この発明の終端構造に共に接続された複数トランジスタ装置の回路図である。
【図２】この発明の一実施形態の半導体装置の活性領域及び終端構造の横断面図である。
【図３】図２の半導体装置の角部の活性領域及び終端構造の横断面図である。
【図４】この発明のさらなる実施形態の半導体装置の活性領域及び終端構造の横断面図である。
【図５】図４の半導体装置の別の態様における角部の活性領域及び終端構造の横断面図である。
【図６】図４の半導体装置の別の態様における角部の活性領域及び終端構造の横断面図である。
【図７】この発明の一実施形態の半導体装置の活性領域及び終端構造の一部の平面図である。
【図８】この発明の一実施形態の半導体装置の活性領域及び終端構造の一部の平面図である。
【図９】この発明のさらなる実施形態の半導体装置の活性領域及び終端構造の横断面図である。
【図１０】この発明のさらなる実施形態の半導体装置の活性領域及び終端構造の横断面図である。
【図１１】この発明のさらなる実施形態の半導体装置の活性領域及び終端構造の横断面図である。
【図１】
2006526286.tif 000003
【図２】
2006526286.tif 000004
【図３】
2006526286.tif 000005
【図４】
2006526286.tif 000006
【図５】
2006526286.tif 000007
【図６】
2006526286.tif 000008
【図７】
2006526286.tif 000009
【図８】
2006526286.tif 000010
【図９】
2006526286.tif 000011
【図１０】
2006526286.tif 000012
【図１１】
2006526286.tif 000013
【国際調査報告】
2006526286.tif 000014
2006526286.tif 000015
2006526286.tif 000016