(57)【要約】本発明は、基板（１）に埋設されているトレンチ（２）と、基板（１）に第１キャパシタ電極として備えられている第１領域（１ａ）と、キャパシタ誘電体としてトレンチ壁に備えられている誘電層（１０）と、第２電極としてトレンチ（２）に備えられている金属製重点物質（３０’’）とを備え、半導体メモリーセルにおいて使用するために適したトレンチキャパシタに関するものである。伝導性の金属製充填物質（３０’’）に加えて、誘電性充填物質（３５）が、空所（４０）と共にトレンチ（２）に備えられている。本発明はさらに、対応する製造方法に関するものである。
2004531092.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリーセルに使用するために適したトレンチキャパシタであって、
基板（１）に形成されているトレンチ（２）と、
基板（１）に第１キャパシタ電極として備えられている領域（１ａ）と、
トレンチ壁におけるキャパシタ誘導体としての誘電性層（１０）と、
トレンチ（２）に第２キャパシタ電極として金属製の充填物質により構成されている領域（３０’’）とを備え、
トレンチ（２）の伝導性の金属製の充填物質により構成される領域（３０’’）の上側に、誘電性の充填物質（３５）により構成され、機械的な応力を吸収するための空所（４０）を有する領域（３５）が形成されている、トレンチキャパシタ。
【請求項２】
絶縁つば部（１５）は、トレンチ（２）の上部領域に形成されていることを特徴とする、請求項１に記載のトレンチキャパシタ。
【請求項３】
金属製の充填物質は、アルミニウムを含むことを特徴とする、請求項１または２に記載のトレンチキャパシタ。
【請求項４】
上記キャパシタ誘電体は、ＡｌＮおよび／またはＳｉＮ層（１０）を備えていることを特徴とする、請求項１〜３のいずれか一項に記載のトレンチキャパシタ。
【請求項５】
誘電性の充填物質により構成されている領域（３５）の上側に、金属製の充填物質の拡散を防止するための拡散障壁層（４２）が備えられていることを特徴とする、請求項１〜４のいずれか一項に記載のトレンチキャパシタ。
【請求項６】
金属製の充填物質により構成されている領域（３０’’）は、トレンチ壁の伝導性の接触層（２０）を介して、上部トレンチ領域と電気的に接続できることを特徴とする、請求項１〜５のいずれかに記載のトレンチキャパシタ。
【請求項７】
半導体メモリーセルにおいて使用するために適したトレンチキャパシタの製造方法であって、
第１キャパシタ電極としての役割を果たす第１領域（１ａ）を有するトレンチ（２）を基板（１）に形成する工程と、
キャパシタ誘電体としてトレンチ壁に誘電性層（１０）を形成する工程と、
金属製の物質により構成される領域（３０’’）を第２キャパシタ電極として備える工程と、
誘電性の充填物質（３５）により構成されており、機械的な応力を吸収するための空所（４０）を有する領域を、トレンチ（２）の伝導性の金属製の充填物質により構成される領域（３０’’）の上側に備える工程とを含む方法。
【請求項８】
金属製の充填物質により構成される層（３０）を、トレンチ（２）上に析出させる工程と、
金属製の充填物質により構成される領域（３０’’）を形成するために層（３０）を溶解しエッチバックする工程とを含むことを特徴とする、請求項７に記載の方法。
【請求項９】
上記空所（４０）が、稜部被覆性の低い誘電性の物質の析出により形成することを特徴とする、請求項７または８に記載の方法。
【請求項１０】
誘電性の充填物質により構成される領域（３５）の上側に、金属製の充填物質の拡散を防止するための拡散障壁層（４２）を備える、請求項７〜９のいずれか一項に記載の方法。
【請求項１１】
絶縁つば部（１５）を、トレンチ（２）の上部領域に形成することを特徴とする、請求項７〜１０のいずれか一項に記載の方法。
【請求項１２】
金属製の充填物質により構成される領域（３０’’）を、トレンチ壁の伝導性の接触層（２０）を介して、上部トレンチ領域と電気的に接続することを特徴とする、請求項７〜１１のいずれか一項に記載の方法。
【請求項１３】
上記層（３０）の析出前に、ぬれ層（２０）を析出させることを特徴とする、請求項８に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、トレンチキャパシタ（Grabenkondensator）および対応する製造方法に関するものである。
【０００２】
集積回路（ＩＣ）またはチップは、電荷蓄積（Ladungsspeicherung）を目的として、キャパシタを使用する。電荷を蓄積するためにキャパシタを使用するＩＣの一例は、無作為アクセスによる動的書き／読み記憶部（einen dynamischen Schreib-/Lesespeicher mit wahlfreiem Zugriff;ＤＲＡＭ）用のチップなどのメモリーＩＣ（Speicher-IC）である。この場合、キャパシタにおける電荷状態（「０」または「１」）は、データビット（Datenbit）を表している。
【０００３】
ＤＲＡＭチップは、行列の形状に接続されているメモリーセルのマトリックス（Matrix）を含んでいる。通常、行接続（Zeilenverbindungen）は、ワード線と呼ばれ、列接続（Spaltenverbindungen）は、ビット線と呼ばれている。メモリーセルからのデータ読み出し（Auslesen von Daten）、または、メモリーセルへのデータ書き込み（Schreiben von Daten）は、適切なワード線およびビット線を活動化すること（Aktivierung）により行われる。
【０００４】
一般に、ＤＲＡＭメモリーセルは、キャパシタと接続されているトランジスタを備えている。上記トランジスタは、２つの拡散領域（Diffusionsbereiche）を備えている。これら２つの拡散領域は、チャネルによって分断されており、チャネル上にゲートが配置されている。電流フロー（Stromflusses）の方向に応じて、一方の拡散領域をドレイン、他方をソースと呼ぶ。本願では（hier）、「ドレイン」および「ソース」という呼称（Bezeichnungen）は、拡散領域に関して、相互に（gegenseitig）交換可能に（austauschbar）使用される。ゲートは、ワード線と接続されており、拡散領域の一方は、ビット線と接続されている。他方の拡散領域は、キャパシタと接続されている。ゲートに適切な電圧を印加することにより、トランジスタをスイッチオンし、キャパシタとビット線との間に接続が確立されるように、チャネルを通る拡散領域間の電流フローを可能にする。トランジスタをスイッチオフすることにより、チャネルを通る電流フローが中断しこの接続を切断する。
【０００５】
キャパシタに蓄積された電荷は、時間が経つと固有の漏電流（inhaerenten Leckstroms）により減衰する。電荷が、（閾値よりも低い）不特定レベルに（unbestimmten Pegel）減衰する前に、蓄積キャパシタ（Speicherkondensator）を更新（aufgefrischt）しなければならない。
【０００６】
蓄積装置（Speichervorrichtungen）の小型化が継続的に試行されると、高密度で特徴的な大きさ（characteristischer Groesse）がより小さい、すなわち、メモリーセル面積（Speicherzellenflaeche）をより小さくしたＤＲＡＭの設計（Entwurf）が必要となる。表面領域がより小さいメモリーセルを製造するため、より小さな部品、例えば、キャパシタが使用される。しかし、より小さなキャパシタを使用すると、蓄積容量（Speicherkapazitaet）が減少してしまう。このことは、同じく蓄積装置の機能性（Funktionstuechtigkeit）および使用性（Verwendbarkeit）に不利な影響を与えることがある。例えば、センスアンプ（Leseverstaerker）がメモリーセルの情報を確実に読み出すためには、十分な信号レベル（Signalpegel）が必要である。蓄積容量対ビット線容量（Bitleitungskapazitaet）の比率は、信号レベルを決定する際に重要なものである。蓄積容量が少なすぎる場合、上記比率が小さすぎて、十分な信号を生成できないことがある。同じく、蓄積容量がより少ない場合、より高い更新周波数（Auffrischfrequenz）が必要である。
【０００７】
ＤＲＡＭに一般に使用されるキャパシタ型（Kondensatortyp）は、トレンチキャパシタである。トレンチキャパシタは、立体構造（dreidimensionale Struktur）としてシリコン基板に形成されている。トレンチキャパシタの体積または容量は、基板をより深くエッチングすることにより増加する。この場合、トレンチキャパシタの容量が増加しても、メモリーセルが占める表面積は増大しない。
【０００８】
一般的なトレンチキャパシタは、基板にエッチングされたトレンチを備えている。このトレンチは、一般的にはｐ+またはｎ+にドープされているポリシリコンが充填されており、このポリシリコンは、（蓄積キャパシタとも呼ばれる）キャパシタ電極としての役割を果たす。第２キャパシタ電極は、基板または「埋め込みプレート（vergrabene Platte）」である。キャパシタ誘電体は、例えば、窒化物を含み、通常、２つのキャパシタ電極を絶縁するために使用される。
【０００９】
誘電性のつば部（dielektrischer Kragen）（好ましくは酸化物領域）は、トレンチの上部領域に、漏電流を防止するため、または、キャパシタの上部部分を絶縁するために生成される。
【００１０】
近年、非常に注目されていることは、このようなトレンチキャパシタの電極の比抵抗（spezifischen Widerstand）を減少させることであり、特に、当該トレンチキャパシタを半導体メモリーの製造に使用する場合に、上記抵抗を減少させることである。例えば、トレンチに存在する電極の抵抗を減少させることにより、関連付けられている選択トランジスタについての条件をかなり緩めることができる。このことは、特に、ゲート長が９０ｎｍ未満のＤＲＡＭ世代（DRAM-Generationen）に該当する。
【００１１】
従来、トレンチに存在する電極は、通常、高ドープされたポリシリコンにより構成されてきた。なお、高ドープされたポリシリコンとは、９０％を上回る良好な稜部被覆性（Kantenabdeckung）と、５００×１０-6Ωｃｍを上回る中位の(mittelmaessigen)比抵抗とを有するものである。
【００１２】
従って、本発明の目的は、改良されたトレンチキャパシタと、電極抵抗（Elektrodenwiderstand）の低い、対応する製造方法とを提供することである。
【００１３】
本発明によると、上記目的は、請求項１に記載のトレンチキャパシタによって達成される。さらに、上記目的は、請求項７に記載の方法によって達成される。
【００１４】
好ましい発展形態（Weiterbildungen）を、各従属請求項に記載する。
【００１５】
本発明の基礎となる発想（Idee）は、トレンチに存在する電極を、有利には１００％を上回る稜部被覆性を可能にする金属充填（Metallfuellung）、特にアルミニウム充填により形成することである。金属と基板との膨張係数（Ausdehnungskoeffizienten）が異なることにより生じる熱応力（thermische Spannungen）は、空所（Hohlraums）の形状の機械的な安定装置（mechanisch Sicherung）により吸収される（aufgefangen）。なお上記空所は、電極の上側の誘電性の充填部（dielektrischen Fuellung）に備えられている。トレンチに存在する電極の比抵抗は、対応する金属を使用することにより、一般的に、５×１０-6Ωｃｍにまで減少される。
【００１６】
好ましい発展形態では、絶縁つば部（Idolationskragen）が、トレンチの上部領域に形成されている。
【００１７】
他の好ましい発展形態では、金属製の充填物質（metallische Fuellmaterial）が、アルミニウムを含んでいる。
【００１８】
他の好ましい発展形態では、キャパシタ誘電体が、ＡｌＮ／ＳｉＮ層を備えている。
【００１９】
他の好ましい発展形態では、金属製の充填物質が外側へ拡散する（Ausdiffusion）のを防止するための拡散障壁層（Diffusionsbarrierenschicht）が、誘電性の充填物質により構成される領域の上側に備えられている。
【００２０】
他の好ましい発展形態では、金属製の充填物質により構成される領域を、トレンチ壁（Graebenwaenden）の伝導性接触層（leitende Kontaktschicht）を介して、上部トレンチ領域に電気的に接続できる。
【００２１】
他の好ましい発展形態では、金属製の充填物質領域（Fuellmaterialbereich）を、キャパシタ電極として、以下のように、金属製の充填物質により構成される層をトレンチ上に析出し、上記層を溶解し（Einschmelzen）、エッチバックする（Rueckaetzen）ことによって形成する。
【００２２】
他の好ましい実施形態では、稜部被覆性の低い誘電性の物質を析出させることにより空所を形成する。
【００２３】
他の好ましい実施形態では、金属製の充填物質により構成される層を析出させる前に、ぬれ層（Benetzungsschicht）を析出させる。
【００２４】
本発明の実施例を、図に示し、以下の記述において詳しく説明する。
【００２５】
図１〜図８は、本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【００２６】
任意のトレンチキャパシタを使用できるが、以下では、本発明および本発明の基礎となる課題（Problematik）を、ＤＲＡＭメモリーセルに使用されるトレンチキャパシタについて説明する。
【００２７】
図１ａ〜ｆは、本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す。
【００２８】
図１において、１はシリコン基板である。トレンチ２を、シリコン基板１に、エッチングプロセスによる公知の方法で形成する。パッド窒化物層（Padnitridschicht）５を、後続のプロセス工程において、機械的および化学的な侵食（Abgriff）からシリコン基板を保護する層として使用する。
【００２９】
その後、例えば、酸化シリコンにより構成される絶縁つば部１５を、公知の方法で上部トレンチ領域に形成する。次に、同じく、公知の方法で、ＡｌＮ／ＳｉＮにより構成される障壁層１０またはノード誘電体（Node-Dielektrikum）を、トレンチ壁に形成する。
【００３０】
後続のプロセス工程では、上記の結果として生じた構造上に、例えば、ＴａＳｉxまたはＴａにより構成される低抵抗の接触層（niederohmigen Kontaktschicht）２０を析出させる。プロセスの稜部被覆性は、通常、低抵抗の電極をトレンチ２の全長に生成させるためには十分なものではない。アルミニウム金属（Aluminiummetall）は、後に、高温でＴａＳｉからシリコンを溶出（herausloesen）させる。しかし、生じるＡｌ−Ｔａ結合は、熱安定的（temperaturbestaendig）である。
【００３１】
他のプロセス工程において、ＴｉＮ、ポリシリコンまたはゲルマニウムにより構成される薄いぬれ層２５を、稜部が良好に被覆されるように析出させる。このぬれ層２５は、以下に説明するように、後の温度循環過程（Temperaturzyklen）で消費される（verbraucht）。
【００３２】
次のプロセス工程では、上記の結果として生じた構造上に、アルミニウム製の金属層３０を析出させる。このプロセス工程の稜部被覆性は低いが、アルミニウム製の層３０の層厚は、後続のプロセス工程において、全トレンチ２を充填するために十分なものでなければならない。
【００３３】
次に、図２ａ，ｂを参照すると、上記構造が６００℃に加熱されている。その結果、アルミニウムである金属層３０が、トレンチ２へ完全に溶解（eingeschmolzen）し、変形された金属層３０’となる。これに関して、図２ａは、上部トレンチ領域を示し、図２ｂは、下部トレンチ領域を示している。同じく、図２ｂには、基板１に第１キャパシタ電極（埋め込みプレート）として備えられている領域１ａがはっきりと記載されている。
【００３４】
このプロセスの時に、図２ａに破線で示すように、ぬれ層２５が消耗する。ぬれ層２５が、ポリシリコンまたはゲルマニウムを含む場合、アルミニウムである金属層３０は、トレンチ２へ引き寄せられる（getreiben）。なぜなら、アルミニウムとシリコンとは、融点（Schmelzpunkt）の低い、低温で融解する（eutektische）合金を形成するからである。この際、ポリシリコンまたはゲルマニウムが、アルミニウムと合金化される（legiert）。ＴｉＮ製のぬれ層２５の場合、アルミニウムに対するＴｉＮ表面の良好なぬれ性（Benetzung）を利用し、その結果、アルミニウム金属をトレンチ２へ引き寄せることができる。ＴｉＮは、後続のプロセス工程において、アルミニウム中に溶解（aufgeloest）させることができる。
【００３５】
次に、図３を参照すると、まず、トレンチ２にアルミニウム電極３０’’を形成するために、エッチバックが行われている。アルミニウムエッチバック（Aluminium-Rueckaetzung）は、Ｈ3ＰＯ4（１リットルにつき１１．８モル）−ＨＮＯ3（１リットルにつき０．６モル）を使用して湿式化学式に、Ｔａ−ＳｉxまたはＴａにより構成される接触層２０に対して選択的に行う。これに関連して、ＨＢｒプラズマを用いるプラズマエッチングも可能である。
【００３６】
後続のプロセス工程において、上記の結果として生じる構造上に、誘電性層３５を析出させる。誘電性層３５は、例えば、ＳｉＯ2またはＳｉＮにより構成できる。この析出の際に、稜部被膜性のより少ない析出プロセスを使用する。その結果、空所４０が、アルミニウム電極３０’’に形成される。アルミニウム金属が、後の温度循環過程のときに、周囲の基板１またはその上に存在する層よりも強く拡張する場合、この空所４０は、拡張空間（Expansionsraum）としての役割を果たす。空所４０を形成することにより、構造の欠陥となる可能性のある熱応力の発生が防止される。
【００３７】
図４を参照すると、誘電性層３５と接触層２０とが、構造の表面から、化学機械研磨工程によってエッチバックされている。このとき、バッド窒化物５は、研磨停止部（Polierstopp）としての役割を果たす。
【００３８】
次に、図５を参照すると、絶縁つば部１５の末端（Ende）の下まで誘電性層３５が選択的にエッチングされている。
【００３９】
図６に記載のように、後続のプロセス工程において、同時にキャパシタ誘電体としての役割も果たす接触層２０と障壁層１０とは、酸化物に対して選択的に、同じく誘電体層３５の発端部（Ansatz）までエッチバックされている。
【００４０】
次に、図７に示すように、稜部被覆性が悪質なプロセス工程によりＴａＳｉの析出とエッチバックとを行う。その結果、両側で接触層２０と接触している伝導性の拡散障壁４２が、誘電性層３５上に形成される。
【００４１】
絶縁つば部１５をさらにエッチングすることにより、誘電性物質をさらに深く沈めることができる。
【００４２】
続いて、図８を参照すると、シリコン基板１の露出した側壁は、窒化により密閉（versiegelt）されている（簡易化のため、図８には記載せず）。また、トレンチに存在する金属電極３０’’に対する接触を確立するため、高ドープしたポリシリコン４５が析出され、エッチバックされている。
【００４３】
他のプロセス経過、特に、メモリーセルアレイにおいて使用する場合に、相当する選択トランジスタを形成することは、従来技術によりよく知られている。
【００４４】
本発明は、上記において、好ましい実施例を参考にしながら説明してきたが、本発明は、それに制限されることなく、様々な方法により補正できる。
【００４５】
特に、記載した物質は、単なる例であり、適切な特性を有するほかの物質により置き換えることができる。同じことが記載のエッチングプロセスおよび析出プロセスに当てはまる。
【００４６】
また、記載したアルミニウムの溶解は、単なる例であり、ＰＡＳプロセスにより行うこともできる。この場合、ポリシリコンとアルミニウムは、相互拡散（interdiffundiert）される。これについては、「ポリシリコン-アルミニウム置換を用いるＣＯＢ  ＤＲＡＭのためのアルミニウムワード線およびビット線製造技術（Aluminium word line and bi line fabrication technology for COB DRAM using a polysilicon-aluminium substitute）」Nakamura他著、１９９９年 Symposium on VLSI Technology, Digest of Technical Papers） （IEEE目録番号99CH36325を参照）。
【図面の簡単な説明】
【００４７】
【図１】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図２】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図であり、図２ａは、上部トレンチ領域を示し、図２ｂは、下部トレンチ領域を示す図である。
【図３】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図４】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図５】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図６】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図７】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図８】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【符号の説明】
【００４８】
１    シリコン基板
１ａ    基板電極
２    トレンチ
５    パッド窒化物
１０    障壁としてのＡｌＮ／ＳｉＮまたはノード誘電体
１５    絶縁つば部
２０    接触層
２５    ぬれ層
３０、３０’    例えばアルミニウム製の金属層
３０’’    例えばアルミニウム製の金属電極
３５    誘電性層
４０    空所
４２    伝導性障壁層
４５    ポリシリコン層
【国際公開パンフレット】
2004531092.tif 000003
2004531092.tif 000004
2004531092.tif 000005
2004531092.tif 000006
2004531092.tif 000007
2004531092.tif 000008
2004531092.tif 000009
2004531092.tif 000010
2004531092.tif 000011
2004531092.tif 000012
2004531092.tif 000013
2004531092.tif 000014
2004531092.tif 000015
2004531092.tif 000016
2004531092.tif 000017
2004531092.tif 000018
2004531092.tif 000019
2004531092.tif 000020
2004531092.tif 000021
2004531092.tif 000022
2004531092.tif 000023
2004531092.tif 000024
2004531092.tif 000025
2004531092.tif 000026
2004531092.tif 000027
2004531092.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004531092.tif 000029
【手続補正書】
【提出日】平成15年5月2日(2003.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体メモリーセルに使用するために適したトレンチキャパシタであって、
基板（１）に形成されているトレンチ（２）と、
基板（１）に第１キャパシタ電極として備えられている領域（１ａ）と、
トレンチ壁におけるキャパシタ誘導体としての誘電性層（１０）と、
トレンチ（２）に第２キャパシタ電極として金属製の充填物質により構成されている領域（３０’’）とを備えるトレンチキャパシタであって、
伝導性の金属製の充填物質により構成される上記領域（３０’’）が、トレンチ（２）の下部領域を充填し、
伝導性の金属製の充填物質により構成される上記領域（３０’’）の上側において、誘電性の充填物質（３５）により構成され、機械的な応力を吸収するための空所（４０）を有する領域（３５）が、トレンチ（２）の上部領域を充填しているとともに、
金属製の充填物質により構成される上記領域（３０’’）は、誘電性層（１０）上に塗布されているトレンチ壁の伝導性接触層（２０）を介して、トレンチキャパシタを電気的に接続するためにトレンチ（２）の誘電性の充填物質（３５）により構成される領域（３５）の上側に備えられている電気的接触部（４５）に接続されていることを特徴とする、トレンチキャパシタ。
【請求項２】
絶縁つば部（１５）は、トレンチ（２）の上部領域に形成されていることを特徴とする、請求項１に記載のトレンチキャパシタ。
【請求項３】
金属製の充填物質は、アルミニウムを含むことを特徴とする、請求項１または２に記載のトレンチキャパシタ。
【請求項４】
上記キャパシタ誘電体は、ＡｌＮおよび／またはＳｉＮ層（１０）を備えていることを特徴とする、請求項１〜３のいずれか一項に記載のトレンチキャパシタ。
【請求項５】
誘電性の充填物質により構成されている領域（３５）の上側に、金属製の充填物質の拡散を防止するための拡散障壁層（４２）が備えられていることを特徴とする、請求項１〜４のいずれか一項に記載のトレンチキャパシタ。
【請求項６】
請求項１に記載の、半導体メモリーセルに使用するために適したトレンチキャパシタの製造方法であって、金属製の充填物質により構成される領域（３０’’）を備えるために、
金属製の充填物質により構成される層（３０）を、トレンチ（２）上に析出させる工程と、
金属製の充填物質により構成される層（３０’’）を形成するために、層（３０）を溶解しエッチバックする工程とを実行することを特徴とする方法。
【請求項７】
上記空所（４０）が、稜部被覆性の低い誘電性の物質の析出により形成することを特徴とする、請求項６に記載の方法。
【請求項８】
誘電性の充填物質により構成される領域（３５）の上側に、金属製の充填物質の拡散を防止するための拡散障壁層（４２）を備える、請求項６または７に記載の方法。
【請求項９】
絶縁つば部（１５）を、トレンチ（２）の上部領域に形成することを特徴とする、請求項６〜８のいずれか一項に記載の方法。
【請求項１０】
上記層（３０）の析出前に、ぬれ層（２０）を析出させることを特徴とする、請求項６〜９のいずれか一項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【０００１】
本発明は、トレンチキャパシタ（Grabenkondensator）および対応する製造方法に関するものである。請求項１の前提構成に記載のトレンチキャパシタは、欧州特許公報第０９８１１６４号Ａ２（EP0981164A2）に記載されている。米国特許公報第５，５４１，４５４号Ａ（U.S.5,541,454A）に、静電容量性素子（elektrostatischen kapazitativen Element）を有する半導体装置の製造が開示されている。低抵抗のアルミニウムワード線の製造方法は、Nakamura S. 他著「ポリシリコン-アルミニウム置換を用いるcob dramのためのアルミニウムワード線およびビット線製造技術（Aluminum word line and bit line fabrication technology for cob dram using a polysilicon-aluminum substitute）」１９９９年 Symposium on VLSI Technology, Digest of Technical Papers, Kyoto, １９９９年６月１４〜１６日, Symposium on VLSI Technology, New York, NY: IEEE, US,３５〜３６ページにより知られている。ＰＣＴ特許公報第０１／１７０１４Ａ１（WO 01/17014A1）に、キャパシタ電極は、金属製の電極として構成されている、トレンチキャパシタを有するメモリーセル構造（Speicherzellenanordnung）とその製造方法とが開示されている。
【０００２】
集積回路（ＩＣ）またはチップは、電荷蓄積（Ladungsspeicherung）を目的として、キャパシタを使用する。電荷を蓄積するためにキャパシタを使用するＩＣの一例は、無作為アクセスによる動的書き／読み記憶部（einen dynamischen Schreib-/Lesespeicher mit wahlfreiem Zugriff;ＤＲＡＭ）用のチップなどのメモリーＩＣ（Speicher-IC）である。この場合、キャパシタにおける電荷状態（「０」または「１」）は、データビット（Datenbit）を表している。
【０００３】
ＤＲＡＭチップは、行列の形状に接続されているメモリーセルのマトリックス（Matrix）を含んでいる。通常、行接続（Zeilenverbindungen）は、ワード線と呼ばれ、列接続（Spaltenverbindungen）は、ビット線と呼ばれている。メモリーセルからのデータ読み出し（Auslesen von Daten）、または、メモリーセルへのデータ書き込み（Schreiben von Daten）は、適切なワード線およびビット線を活動化すること（Aktivierung）により行われる。
【０００４】
一般に、ＤＲＡＭメモリーセルは、キャパシタと接続されているトランジスタを備えている。上記トランジスタは、２つの拡散領域（Diffusionsbereiche）を備えている。これら２つの拡散領域は、チャネルによって分断されており、チャネル上にゲートが配置されている。電流フロー（Stromflusses）の方向に応じて、一方の拡散領域をドレイン、他方をソースと呼ぶ。本願では（hier）、「ドレイン」および「ソース」という呼称（Bezeichnungen）は、拡散領域に関して、相互に（gegenseitig）交換可能に（austauschbar）使用される。ゲートは、ワード線と接続されており、拡散領域の一方は、ビット線と接続されている。他方の拡散領域は、キャパシタと接続されている。ゲートに適切な電圧を印加することにより、トランジスタをスイッチオンし、キャパシタとビット線との間に接続が確立されるように、チャネルを通る拡散領域間の電流フローを可能にする。トランジスタをスイッチオフすることにより、チャネルを通る電流フローが中断しこの接続を切断する。
【０００５】
キャパシタに蓄積された電荷は、時間が経つと固有の漏電流（inhaerenten Leckstroms）により減衰する。電荷が、（閾値よりも低い）不特定レベルに（unbestimmten Pegel）減衰する前に、蓄積キャパシタ（Speicherkondensator）を更新（aufgefrischt）しなければならない。
【０００６】
蓄積装置（Speichervorrichtungen）の小型化が継続的に試行されると、高密度で特徴的な大きさ（characteristischer Groesse）がより小さい、すなわち、メモリーセル面積（Speicherzellenflaeche）をより小さくしたＤＲＡＭの設計（Entwurf）が必要となる。表面領域がより小さいメモリーセルを製造するため、より小さな部品、例えば、キャパシタが使用される。しかし、より小さなキャパシタを使用すると、蓄積容量（Speicherkapazitaet）が減少してしまう。このことは、同じく蓄積装置の機能性（Funktionstuechtigkeit）および使用性（Verwendbarkeit）に不利な影響を与えることがある。例えば、センスアンプ（Leseverstaerker）がメモリーセルの情報を確実に読み出すためには、十分な信号レベル（Signalpegel）が必要である。蓄積容量対ビット線容量（Bitleitungskapazitaet）の比率は、信号レベルを決定する際に重要なものである。蓄積容量が少なすぎる場合、上記比率が小さすぎて、十分な信号を生成できないことがある。同じく、蓄積容量がより少ない場合、より高い更新周波数（Auffrischfrequenz）が必要である。
【０００７】
ＤＲＡＭに一般に使用されるキャパシタ型（Kondensatortyp）は、トレンチキャパシタである。トレンチキャパシタは、立体構造（dreidimensionale Struktur）としてシリコン基板に形成されている。トレンチキャパシタの体積または容量は、基板をより深くエッチングすることにより増加する。この場合、トレンチキャパシタの容量が増加しても、メモリーセルが占める表面積は増大しない。
【０００８】
一般的なトレンチキャパシタは、基板にエッチングされたトレンチを備えている。このトレンチは、一般的にはｐ+またはｎ+にドープされているポリシリコンが充填されており、このポリシリコンは、（蓄積キャパシタとも呼ばれる）キャパシタ電極としての役割を果たす。第２キャパシタ電極は、基板または「埋め込みプレート（vergrabene Platte）」である。キャパシタ誘電体は、例えば、窒化物を含み、通常、２つのキャパシタ電極を絶縁するために使用される。
【０００９】
誘電性のつば部（dielektrischer Kragen）（好ましくは酸化物領域）は、トレンチの上部領域に、漏電流を防止するため、または、キャパシタの上部部分を絶縁するために生成される。
【００１０】
近年、非常に注目されていることは、このようなトレンチキャパシタの電極の比抵抗（spezifischen Widerstand）を減少させることであり、特に、当該トレンチキャパシタを半導体メモリーの製造に使用する場合に、上記抵抗を減少させることである。例えば、トレンチに存在する電極の抵抗を減少させることにより、関連付けられている選択トランジスタについての条件をかなり緩めることができる。このことは、特に、ゲート長が９０ｎｍ未満のＤＲＡＭ世代（DRAM-Generationen）に該当する。
【００１１】
従来、トレンチに存在する電極は、通常、高ドープされたポリシリコンにより構成されてきた。なお、高ドープされたポリシリコンとは、９０％を上回る良好な稜部被覆性（Kantenabdeckung）と、５００×１０-6Ωｃｍを上回る中位の(mittelmaessigen)比抵抗とを有するものである。
【００１２】
従って、本発明の目的は、改良されたトレンチキャパシタと、電極抵抗（Elektrodenwiderstand）の低い、対応する製造方法とを提供することである。
【００１３】
本発明によると、上記目的は、請求項１に記載のトレンチキャパシタによって達成される。さらに、上記目的は、請求項６に記載の方法によって達成される。
【００１４】
好ましい発展形態（Weiterbildungen）を、各従属請求項に記載する。
【００１５】
本発明の基礎となる発想（Idee）は、トレンチに存在する電極を、有利には１００％を上回る稜部被覆性を可能にする金属充填（Metallfuellung）、特にアルミニウム充填により形成することである。金属と基板との膨張係数（Ausdehnungskoeffizienten）が異なることにより生じる熱応力（thermische Spannungen）は、空所（Hohlraums）の形状の機械的な安定装置（mechanisch Sicherung）により吸収される（aufgefangen）。なお上記空所は、電極の上側の誘電性の充填部（dielektrischen Fuellung）に備えられている。トレンチに存在する電極の比抵抗は、対応する金属を使用することにより、一般的に、５×１０-6Ωｃｍにまで減少される。
【００１６】
好ましい発展形態では、絶縁つば部（Idolationskragen）が、トレンチの上部領域に形成されている。
【００１７】
他の好ましい発展形態では、金属製の充填物質（metallische Fuellmaterial）が、アルミニウムを含んでいる。
【００１８】
他の好ましい発展形態では、キャパシタ誘電体が、ＡｌＮ／ＳｉＮ層を備えている。
【００１９】
他の好ましい発展形態では、金属製の充填物質が外側へ拡散する（Ausdiffusion）のを防止するための拡散障壁層（Diffusionsbarrierenschicht）が、誘電性の充填物質により構成される領域の上側に備えられている。
【００２０】
他の好ましい発展形態では、金属製の充填物質領域（Fuellmaterialbereich）を、キャパシタ電極として、以下のように、金属製の充填物質により構成される層をトレンチ上に析出し、上記層を溶解し（Einschmelzen）、エッチバックする（Rueckaetzen）ことによって形成する。
【００２１】
他の好ましい実施形態では、稜部被覆性の低い誘電性の物質を析出させることにより空所を形成する。
【００２２】
他の好ましい実施形態では、金属製の充填物質により構成される層を析出させる前に、ぬれ層（Benetzungsschicht）を析出させる。
【００２３】
本発明の実施例を、図に示し、以下の記述において詳しく説明する。
【００２４】
図１〜図８は、本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【００２５】
任意のトレンチキャパシタを使用できるが、以下では、本発明および本発明の基礎となる課題（Problematik）を、ＤＲＡＭメモリーセルに使用されるトレンチキャパシタについて説明する。
【００２６】
図１ａ〜ｆは、本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す。
【００２７】
図１において、１はシリコン基板である。トレンチ２を、シリコン基板１に、エッチングプロセスによる公知の方法で形成する。パッド窒化物層（Padnitridschicht）５を、後続のプロセス工程において、機械的および化学的な侵食（Abgriff）からシリコン基板を保護する層として使用する。
【００２８】
その後、例えば、酸化シリコンにより構成される絶縁つば部１５を、公知の方法で上部トレンチ領域に形成する。次に、同じく、公知の方法で、ＡｌＮ／ＳｉＮにより構成される障壁層１０またはノード誘電体（Node-Dielektrikum）を、トレンチ壁に形成する。
【００２９】
後続のプロセス工程では、上記の結果として生じた構造上に、例えば、ＴａＳｉxまたはＴａにより構成される低抵抗の接触層（niederohmigen Kontaktschicht）２０を析出させる。プロセスの稜部被覆性は、通常、低抵抗の電極をトレンチ２の全長に生成させるためには十分なものではない。アルミニウム金属（Aluminiummetall）は、後に、高温でＴａＳｉからシリコンを溶出（herausloesen）させる。しかし、生じるＡｌ−Ｔａ結合は、熱安定的（temperaturbestaendig）である。
【００３０】
他のプロセス工程において、ＴｉＮ、ポリシリコンまたはゲルマニウムにより構成される薄いぬれ層２５を、稜部が良好に被覆されるように析出させる。このぬれ層２５は、以下に説明するように、後の温度循環過程（Temperaturzyklen）で消費される（verbraucht）。
【００３１】
次のプロセス工程では、上記の結果として生じた構造上に、アルミニウム製の金属層３０を析出させる。このプロセス工程の稜部被覆性は低いが、アルミニウム製の層３０の層厚は、後続のプロセス工程において、全トレンチ２を充填するために十分なものでなければならない。
【００３２】
次に、図２ａ，ｂを参照すると、上記構造が６００℃に加熱されている。その結果、アルミニウムである金属層３０が、トレンチ２へ完全に溶解（eingeschmolzen）し、変形された金属層３０’となる。これに関して、図２ａは、上部トレンチ領域を示し、図２ｂは、下部トレンチ領域を示している。同じく、図２ｂには、基板１に第１キャパシタ電極（埋め込みプレート）として備えられている領域１ａがはっきりと記載されている。
【００３３】
このプロセスの時に、図２ａに破線で示すように、ぬれ層２５が消耗する。ぬれ層２５が、ポリシリコンまたはゲルマニウムを含む場合、アルミニウムである金属層３０は、トレンチ２へ引き寄せられる（getreiben）。なぜなら、アルミニウムとシリコンとは、融点（Schmelzpunkt）の低い、低温で融解する（eutektische）合金を形成するからである。この際、ポリシリコンまたはゲルマニウムが、アルミニウムと合金化される（legiert）。ＴｉＮ製のぬれ層２５の場合、アルミニウムに対するＴｉＮ表面の良好なぬれ性（Benetzung）を利用し、その結果、アルミニウム金属をトレンチ２へ引き寄せることができる。ＴｉＮは、後続のプロセス工程において、アルミニウム中に溶解（aufgeloest）させることができる。
【００３４】
次に、図３を参照すると、まず、トレンチ２にアルミニウム電極３０’’を形成するために、エッチバックが行われている。アルミニウムエッチバック（Aluminium-Rueckaetzung）は、Ｈ3ＰＯ4（１リットルにつき１１．８モル）−ＨＮＯ3（１リットルにつき０．６モル）を使用して湿式化学式に、Ｔａ−ＳｉxまたはＴａにより構成される接触層２０に対して選択的に行う。これに関連して、ＨＢｒプラズマを用いるプラズマエッチングも可能である。
【００３５】
後続のプロセス工程において、上記の結果として生じる構造上に、誘電性層３５を析出させる。誘電性層３５は、例えば、ＳｉＯ2またはＳｉＮにより構成できる。この析出の際に、稜部被膜性のより少ない析出プロセスを使用する。その結果、空所４０が、アルミニウム電極３０’’に形成される。アルミニウム金属が、後の温度循環過程のときに、周囲の基板１またはその上に存在する層よりも強く拡張する場合、この空所４０は、拡張空間（Expansionsraum）としての役割を果たす。空所４０を形成することにより、構造の欠陥となる可能性のある熱応力の発生が防止される。
【００３６】
図４を参照すると、誘電性層３５と接触層２０とが、構造の表面から、化学機械研磨工程によってエッチバックされている。このとき、バッド窒化物５は、研磨停止部（Polierstopp）としての役割を果たす。
【００３７】
次に、図５を参照すると、絶縁つば部１５の末端（Ende）の下まで誘電性層３５が選択的にエッチングされている。
【００３８】
図６に記載のように、後続のプロセス工程において、同時にキャパシタ誘電体としての役割も果たす接触層２０と障壁層１０とは、酸化物に対して選択的に、同じく誘電体層３５の発端部（Ansatz）までエッチバックされている。
【００３９】
次に、図７に示すように、稜部被覆性が悪質なプロセス工程によりＴａＳｉの析出とエッチバックとを行う。その結果、両側で接触層２０と接触している伝導性の拡散障壁４２が、誘電性層３５上に形成される。
【００４０】
絶縁つば部１５をさらにエッチングすることにより、誘電性物質をさらに深く沈めることができる。
【００４１】
続いて、図８を参照すると、シリコン基板１の露出した側壁は、窒化により密閉（versiegelt）されている（簡易化のため、図８には記載せず）。また、トレンチに存在する金属電極３０’’に対する接触を確立するため、高ドープしたポリシリコン４５が析出され、エッチバックされている。
【００４２】
他のプロセス経過、特に、メモリーセルアレイにおいて使用する場合に、相当する選択トランジスタを形成することは、従来技術によりよく知られている。
【００４３】
本発明は、上記において、好ましい実施例を参考にしながら説明してきたが、本発明は、それに制限されることなく、様々な方法により補正できる。
【００４４】
特に、記載した物質は、単なる例であり、適切な特性を有するほかの物質により置き換えることができる。同じことが記載のエッチングプロセスおよび析出プロセスに当てはまる。
【００４５】
また、記載したアルミニウムの溶解は、単なる例であり、ＰＡＳプロセスにより行うこともできる。この場合、ポリシリコンとアルミニウムは、相互拡散（interdiffundiert）される。これについては、「ポリシリコン-アルミニウム置換を用いるＣＯＢ  ＤＲＡＭのためのアルミニウムワード線およびビット線製造技術（Aluminium word line and bi line fabrication technology for COB DRAM using a polysilicon-aluminium substitute）」Nakamura他著、１９９９年 Symposium on VLSI Technology, Digest of Technical Papers） （IEEE目録番号99CH36325を参照）。
【図面の簡単な説明】
【００４６】
【図１】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図２】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図であり、図２ａは、上部トレンチ領域を示し、図２ｂは、下部トレンチ領域を示す図である。
【図３】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図４】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図５】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図６】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図７】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【図８】本発明を理解するために重要な、本発明のトレンチキャパシタの実施例を製造するための方法工程を示す図である。
【符号の説明】
【００４７】
１    シリコン基板
１ａ    基板電極
２    トレンチ
５    パッド窒化物
１０    障壁としてのＡｌＮ／ＳｉＮまたはノード誘電体
１５    絶縁つば部
２０    接触層
２５    ぬれ層
３０、３０’    例えばアルミニウム製の金属層
３０’’    例えばアルミニウム製の金属電極
３５    誘電性層
４０    空所
４２    伝導性障壁層
４５    ポリシリコン層




【国際調査報告】
2004531092.tif 000030
2004531092.tif 000031
2004531092.tif 000032
2004531092.tif 000033
2004531092.tif 000034
2004531092.tif 000035