(57)【要約】本発明は、行及び列アレイのアクティブ素子（１０）であって、各画素（１１）が、対応の行導体（１５）に接続されたゲート電極（３０６）と、対応の列導体（１４）に接続されたソース電極（３２０）及びドレイン電極（３２１）とを有するＴＦＴ（１３）に関連されているアクティブ素子と、ＴＦＴを静電気放電（ＥＳＤ）から保護するように少なくとも１つの行導体に接続されたＥＳＤ保護回路（２０）とを有するアクティブマトリクス基板（１）の製造方法に関する。この製造方法は、ＴＦＴの半導体領域（３０２）及びＥＳＤ保護回路の半導体領域（３０３）を形成する工程と、ＴＦＴのゲート電極（３０６）と対応の行導体（１５）とを堆積する工程と、ＴＦＴのソース電極（３２０）及びドレイン電極（３２１）と対応の列導体（１４）とを堆積する工程とを有し、この製造方法では、列導体（１４）の堆積前にＥＳＤ保護回路（２０）がＥＳＤを制御するように動作する。
2004518278.tif 000002
【特許請求の範囲】
【請求項１】
行及び列アレイのアクティブ素子であって、各画素が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されている前記アクティブ素子と、前記ＴＦＴを静電気放電（ＥＳＤ）から保護するように少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法であって、この製造方法が、
前記ＴＦＴ及び前記ＥＳＤ保護回路の半導体領域を形成する工程と、
前記ＴＦＴのゲート電極と対応の行導体とを堆積する工程と、
前記ＴＦＴのソース及びドレイン電極と対応の列導体とを堆積する工程と
を有し、この製造方法において、前記列導体の堆積前に前記ＥＳＤ保護回路がＥＳＤを制御するように動作する製造方法。
【請求項２】
請求項１に記載の製造方法であって、前記列導体の堆積前に前記ＥＳＤ保護回路が、前記基板とその外部の環境との間のＥＳＤを制御するように動作する製造方法。
【請求項３】
請求項２に記載の製造方法であって、前記列導体の堆積前の前記ＥＳＤ保護回路が、前記行導体を堆積すると、前記基板とその外部の環境との間のＥＳＤを制御するように動作する製造方法。
【請求項４】
請求項２または３に記載の製造方法であって、前記半導体領域の前記行導体に接続された部分から前記半導体領域を通って前記基板の外部の環境に緩やかな導電通路を形成し、電流が前記半導体領域を通って反対方向に流れないように前記ＥＳＤ保護回路の半導体領域を前記列導体の堆積前にドープする製造方法。
【請求項５】
請求項２〜４のいずれか一項に記載の製造方法であって、前記基板の外部の環境から前記半導体領域を通って、前記半導体領域の前記行導体に接続された部分に穏やかな導電通路を形成し、電流が前記半導体領域を通って反対方向に流れないように前記ＥＳＤ保護回路の半導体領域を前記列導体の堆積前にドープする製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の製造方法であって、前記ＥＳＤ保護回路が、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つを有する製造方法。
【請求項７】
請求項６に記載の製造方法であって、前記ＥＳＤ保護回路が、行及び列導体間に並列に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの対向対の少なくとも１つを有する製造方法。
【請求項８】
請求項６または７に記載の製造方法であって、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つの半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分を有し、第１の部分を前記行導体に接続し、前記アクティブ領域の一端に配置された第２の部分が前記第１の部分の寸法よりも少なくとも２倍大きくなるようにする製造方法。
【請求項９】
請求項８に記載の製造方法であって、前記第２の部分を前記第１の部分の寸法よりも少なくとも１０倍大きくする製造方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の製造方法であって、前記アクティブマトリクス基板の製造を完成すると、前記ＥＳＤ保護回路が、前記列導体の堆積前にＥＳＤを制御するのに用いられたのとは異なるようにＥＳＤを制御するように動作する製造方法。
【請求項１１】
請求項１０に記載の製造方法であって、前記ＥＳＤ保護回路が、前記列導体の堆積前に前記基板と外部の環境との間のＥＳＤを制御するように動作し、前記アクティブマトリクス基板の製造を完成すると、行及び列導体間のＥＳＤを制御するように動作する製造方法。
【請求項１２】
請求項１〜１１のいずれか一項に記載の製造方法により製造されたアクティブマトリクス基板。
【請求項１３】
行及び列アレイのアクティブ素子であって、各画素が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されている前記アクティブ素子と、前記ＴＦＴを静電気放電（ＥＳＤ）から保護するように少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板であって、前記ＥＳＤ保護回路が、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つを有し、前記ＥＳＤ保護回路の横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの少なくとも１つの半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分を有し、第１の部分が前記行導体に接続され、前記アクティブ領域の一端に配置された第２の部分が前記第１の部分の寸法の少なくとも２倍となっているアクティブマトリクス基板。
【請求項１４】
請求項１３に記載のアクティブマトリクス基板であって、前記第２の部分が前記第１の部分の寸法の少なくとも１０倍となっているアクティブマトリクス基板。
【請求項１５】
請求項１３または１４に記載のアクティブマトリクス基板であって、前記ＥＳＤ保護回路が、行及び列導体間に並列に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのいずれかの対向対の少なくとも１つを有するアクティブマトリクス基板。
【請求項１６】
請求項１２〜１５のいずれか一項に記載のアクティブマトリクス基板を有するアクティブマトリクス液晶表示装置（ＡＭＬＣＤ）。
【発明の詳細な説明】
【０００１】
本発明は、各画素がスイッチング薄膜トランジスタ（ＴＦＴ）と関連する行及び列アレイのアクティブ素子と、静電気放電（ＥＳＤ）からＴＦＴを保護するようにＴＦＴに接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法に関する。本発明は、特に、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いたアクティブマトリクス基板の製造、例えば、ＣＭＯＳに基づいたＴＦＴのスイッチングＴＦＴまたは、ＣＭＯＳに基づき、集積化された行及び列駆動回路を有するアクティブマトリクス液晶表示装置（ＡＭＬＣＤ）の製造に関するが、これに限定されない。
【０００２】
以後、本発明をＡＭＬＣＤに関して説明するが、本発明はＡＭＬＣＤだけに限定されるものではなく、薄膜データ記憶装置または画像センサのような他の種類の広域電子装置に対しても用いるものと理解すべきである。
【０００３】
周知のように、静電気は、薄肉な誘電層を有する薄膜装置を破壊する可能性があり、特に、破壊を受け易いのはＭＯＳＴＦＴのゲート領域である。ＴＦＴゲート電極が対応の行導体に連結され、ＴＦＴソース及びドレイン電極が対応の列導体に連結されているＡＭＬＣＤに関し、行導体と列導体と間の電流の流れを調整する保護回路を設けることによりＴＦＴをＥＳＤから保護することが知られている。このことは、例えば、並列に接続された一対の対向する部分的な抵抗ダイオードを介して行及び列導体の双方をグランドリングに接続することにより達成される。このような回路は国際公開パンフレットＷＯ９７／１３１７７、米国特許第５５８５９４９号明細書及び米国特許第５９３０６０７号明細書に開示されている。
【０００４】
本発明の目的は、前述した種類のアクティブマトリクス基板であって、ＥＳＤ保護回路の特性を高めたアクティブマトリクス基板の製造方法を提供することにある。
【０００５】
本発明によれば、行及び列アレイのアクティブ素子であって、各画素が、対応の行導体に接続されたゲート電極と、対応の列導体に接続されたソース及びドレイン電極とを有する薄膜トランジスタ（ＴＦＴ）に関連されているアクティブ素子と、静電気放電（ＥＳＤ）からＴＦＴを保護するように少なくとも１つの行導体に接続されたＥＳＤ保護回路とを有するアクティブマトリクス基板の製造方法を提供する。この製造方法は、前記ＴＦＴ及び前記ＥＳＤ保護回路の半導体領域を形成する工程と、前記ＴＦＴのゲート電極と対応の行導体とを堆積する工程と、前記ＴＦＴのソース及びドレイン電極と対応の列導体とを堆積する工程とを有し、この製造方法では、前記列導体の堆積前に前記ＥＳＤ保護回路がＥＳＤを制御するように動作する。
【０００６】
従来のＥＳＤ保護回路は、動作中、ＡＭＬＣＤをＥＳＤから保護することは明らかであるが、ＥＳＤ保護回路を、製造中、可能な限り早い段階で動作させるのが望ましく、このことを列導体の堆積前に行うことができることを本発明者は見出した。
【０００７】
列導体の堆積前にＥＳＤ保護回路を、基板とその外部の環境との間のＥＳＤを制御するように動作させることができ、特に、行導体を堆積すると、このように動作させることができる。
【０００８】
このことを、半導体領域の行導体に接続された部分から半導体領域を通って基板の外部の環境に緩やかな導電通路を形成し、電流が半導体領域を通って反対方向に流れないようにＥＳＤ保護回路の半導体領域をドープすることにより達成できる。
【０００９】
或いはまた、基板上に蓄積される負電荷を消散するため、基板の外部の環境から半導体領域を通って、半導体領域の行導体に接続された部分に穏やかな導電通路を形成し、電流が半導体領域を通って反対方向に流れないようにＥＳＤ保護回路の半導体領域をドープすることができる。
【００１０】
アクティブマトリクス基板の製造が完成すると、ＥＳＤ保護回路は、列導体の堆積前にＥＳＤを制御するのに用いられたのとは異なるようにＥＳＤを制御するように動作することができる。例えば、列導体の堆積前にＥＳＤ保護回路は、基板とその外部の環境との間のＥＳＤを制御するように動作し、アクティブマトリクス基板の製造を完成すると、行及び列導体間のＥＳＤを制御するように動作することができる。
【００１１】
ＥＳＤ保護回路は、行及び列導体間に接続された横方向ダイオードまたはゲート短絡横方向ＴＦＴのどちらかを有するのが便利であり、好ましくは、行及び列導体間に並列に接続されたこのようなダイオードまたはＴＦＴの対向対の少なくとも１つを有し、特に、その半導体領域が、前記ダイオードまたはＴＦＴのアクティブ領域の両端に配置された２つの部分、すなわち、行導体に接続された第１の部分と、アクティブ領域の一端に配置された第２の部分であって、第１の部分の寸法の少なくとも２倍で、好ましくは１０倍である第２の部分とを有する。
【００１２】
本発明によれば、更に、本発明による方法で製造されたアクティブマトリクス基板と、請求項１３〜１５のいずれか一項に記載のアクティブマトリクス基板と、このようなアクティブマトリクス基板を有するＡＭＬＣＤとを提供する。
【００１３】
例示として添付図面を参照して本発明を説明する。
これら図面は線図的であって、断面図及び回路構成での部品の相対寸法及び比率は、図面を明確にするため、誇張または縮小してある。同一の符号は一般に、異なる実施例で対応または同様の構成要素を付すのに用いられている。
【００１４】
図１には、本発明による方法で製造されたＡＭＬＣＤ１を示し、このＡＭＬＣＤ１は表示パネル１８上に表示領域１０を有し、この表示領域はｍ行（１〜ｍ）及びｎ列（１〜ｎ）の同一画素１１より成る。図面の簡易化のため、ほんのわずかな画素のみを示すが、実際には、表示領域１０内の画素（ｍ×ｎ）の全個数を２０００００個以上とすることができる。各画素１１は、画素電極１２と、これに関連され、図３Ａ〜３Ｅに示す方法により製造した種類のスイッチングＴＦＴ１３とを有し、このスイッチングＴＦＴは、画素電極に印加されるデータ信号電圧を制御するように作用する。スイッチングＴＦＴ１３は共通の動作特性を有し、各々は関連の画素に隣接して配置され、それぞれのドレインは画素電極に接続されている。一列の画素と関連されたすべてのスイッチングＴＦＴのソースは一組の平行な列導体１４のそれぞれ１つに接続され、一行の画素と関連されたすべてのスイッチングＴＦＴのゲートは一組の平行な行導体１５のそれぞれ１つに接続されている。表示パネル１８上に配置され、ＣＭＯＳに基づいた行駆動回路１６により行導体を介して供給されるゲート信号によりスイッチングＴＦＴ１３が制御される。同様に、同一列の画素と関連されたスイッチングＴＦＴには、この場合も表示パネル上に配置され、ＣＭＯＳに基づいた列駆動回路１７により画素電極に対するデータ信号電圧が供給される。もちろん、このようなＡＭＬＣＤ内の画素の動作は周知であり、従って、ここではこれ以上詳細に述べない。
【００１５】
ＡＭＬＣＤの表示パネル１８では、集積化されたＥＳＤ保護回路２０が行導体１５及び列導体１４の双方の両端に設けられ、各々は、共通の電力レール１９を介して行及び列導体に接続されている。このような保護回路２０の１つを図２に詳細に示す。一対の対向したｐｉｎ接合横方向ダイオード２１及び２１’は並列に接続され、従って、電流をどちらか一方向に選択的に流すことにより、行及び列導体にわたる電圧を調整できる。
【００１６】
図１のアクティブマトリクス基板の製造方法を図３Ａ〜Ｅに示す。この製造方法は、画素または、集積化された行及び列駆動回路のどちらかに対するＣＭＯＳのｐ型（領域Ｒ１内）及びｎ型（領域Ｒ２内）トランジスタと、ＥＳＤ保護回路に対するｐｉｎダイオード（領域Ｒ３内）との形成を含む。
【００１７】
図３Ａを参照するに、ガラス基板３０１上にポリシリコン層を形成し、ｐ型及びｎ型トランジスタに対する半導体装置島状構造３０２及び３０２’と、ｐｉｎダイオードのアクティブ領域を含み、基板に対して外側のグランドに電気接続される表示パネル１８の周囲まで延在する突出したポリシリコン領域３０３とを得るようにパターン化する。このような電気接続は、例えば、製造処理中にガラス基板を固定するのに用いられるクランプ（図示せず）により周囲との不注意な電気接続となるおそれがあり、または、外部の電気グランドコネクタに接触するため、突出したポリシリコン領域３０３内に形成された接触パッド（図示せず）のような故意の接触を含む。
【００１８】
従来の製造方法及び材料を用い、図３Ｂ及び３Ｃに示すように、後続するマスキング３０６，３１１及びドーピング工程を行って、ｐｉｐトランジスタＲ１のｐ型ドープ領域３０７と、ＬＤＤ領域３１４を含むｎｉｎトランジスタＲ２のｎ型ドープ領域３１３と、ｐｉｎダイオードＲ３のｐ型及びｎ型ドープ領域３０９及び３１２とを形成する。
【００１９】
次に、図３Ｄに示すように、トランジスタＲ１及びＲ２のゲート電極３１５を形成し、好ましくは、図示のように行導体に接続された、または、行導体と一体化された金属領域に接続された高濃度にドープされたシリコン層とする。ゲート電極をｐｉｎダイオードＲ３のｐ型領域の３０９に接触するように行導体１５を堆積する。ゲート電極３１５及び行導体１５の堆積後、ＴＦＴのゲート電極に集められた電荷を、矢印３１７に示すようにｐｉｎダイオードを通ってグランドに消散することができる。同様に、ダイオード接合の極性は、外部の環境から発生する例えば基板の取扱いにより生じるＥＳＤからＴＦＴを保護する。
【００２０】
その後、図３Ｅに示すように、トランジスタＲ１及びＲ２のソース電極３２０及びドレイン電極３２１と、列導体３２２と、行及び列導体を接続するグランドリング（図示せず）とを形成する。列導体の形成後、ＥＳＤ保護回路は、行及び列導体間の電流の流れを制御するように作用し、これにより、ＴＦＴのゲート電極に集められた電荷を、矢印３１８に示すようにｐｉｎダイオードを通ってグランドに消散することができる。ｐｉｎダイオードＲ３は、並列に接続された一対の対向する部分的抵抗ダイオードの１つであり、従って、電流の流れをどちらかの方向に選択することにより、行及び列導体にわたる電圧を調整する。
【００２１】
図４Ａ〜４ＣはＥＳＤ保護回路の他の構造を示す。特に、図４Ａは、図３Ａ〜３Ｅに示すｐｉｎダイオードＲ３のように動作できるｎｉｎゲート短絡（ｇａｔｅ ｓｈｏｒｔｅｄ）ＴＦＴ構造体を示す。すなわち、ｎｉｎゲート短絡ＴＦＴ構造体は、製造処理の初期に、突出したシリコン領域を通って電荷を消散させ、列導体の堆積後、行及び列導体間の電荷の流れを制御することができる。同様に、図４Ｂ及び４Ｃに示すようなｎｉｐダイオード構造体またはｐｉｐゲート短絡ＴＦＴ構造体を通って負電荷（実際は、周囲からプレートに流れる電流）を消散することができる。
【００２２】
製造処理の初期にプレートと外部の環境との間の電荷の流れを制御し、列導体の堆積後、行及び列導体間の電荷の流れを制御するというＥＳＤ保護回路の２つの役割はこのようなＥＳＤ保護回路のアクティブ層の幾何学的形状をある程度まで決定することができる。例えば、図３Ｅに示すようなｐｉｎ構造体に対して、基板の周囲に向かって延在するダイオード構造体のｎ型（ドープ）部分３１２のサイズをダイオード構造体のｐ型（ドープ）部分３０９よりも大きくする、例えば２倍、５倍または１０倍大きくすることができる。この逆を、図４Ｂに示すようなｎｉｐ構造体に適用してダイオード構造体のｎ型部分３１２をｐ型部分３０９より小さくすることができ、この場合、電荷の流れは、矢印４００に示すように逆になる。同様に、ｎ型部分３１２及びｐ型部分３０９を有するｎｉｎ及びｐｉｐゲート短絡ＴＦＴ構造体は、図４Ａ及び４Ｃにそれぞれ示すように、一方のドープ部分３０９及び３１２のサイズよりも大きい他方のドープ部分３０９’及び３１２’を有する。
【００２３】
例えば、カラー及び偏光フィルタ層、液晶材料、スペーサ及び物理保護層を含んだＡＭＬＣＤの残りの製造は全く従来技術なので、簡潔のため、このようなＡＭＬＣＤの残りの製造に関する更なる説明を省略する。もちろん、薄膜トランジスタ及び、上述した構成要素を含むアクティブマトリクス装置の実際の製造に対して特に考慮すべき事柄は当業者には明らかであり、アクティブマトリクス基板の設計に適用すべき事柄は本発明によるアクティブマトリクス基板の設計にも適用するべきである。しかるべき正確な処理条件は当業者には通常の設計手続きの問題であるので、この明細書では説明しない。
【図面の簡単な説明】
【図１】本発明により製造され、ＥＳＤ保護回路を有するＡＭＬＣＤのアクティブマトリクス基板を線図的に示す。
【図２】図１のアクティブマトリクス基板のより詳細なＥＳＤ保護回路を線図的に示す。
【図３Ａ】図１のアクティブマトリクス基板の製造方法の最初の工程を示す。
【図３Ｂ】図３Ａの次の工程を示す。
【図３Ｃ】図３Ｂの次の工程を示す。
【図３Ｄ】図３Ｃの次の工程を示す。
【図３Ｅ】図３Ｄの次の工程を示す。
【図４Ａ】アクティブマトリクス基板のＥＳＤ保護回路の他の構造を示す。
【図４Ｂ】アクティブマトリクス基板のＥＳＤ保護回路の更なる他の構造を示す。
【図４Ｃ】アクティブマトリクス基板のＥＳＤ保護回路の更なる他の構造を示す。
【国際公開パンフレット】
2004518278.tif 000003
2004518278.tif 000004
2004518278.tif 000005
2004518278.tif 000006
2004518278.tif 000007
2004518278.tif 000008
2004518278.tif 000009
2004518278.tif 000010
2004518278.tif 000011
2004518278.tif 000012
2004518278.tif 000013
2004518278.tif 000014
2004518278.tif 000015
2004518278.tif 000016
2004518278.tif 000017
2004518278.tif 000018
【国際調査報告】
2004518278.tif 000019
2004518278.tif 000020
2004518278.tif 000021