(57)【要約】測定端回路構成要素（３０）及び短絡端回路構成要素（１３２）を有するＬＡＮケーブルテスタ回路（１００）を開示する。測定端回路構成要素（３０）は、従来のものであり、マルチプレクサ（３４）を含む。マルチプレクサ（３４）は、それに電気的に接続された電流源（３６）及び電圧検出回路（３８）を有する。また、マルチプレクサ（３４）は、それに接続された試験対象のケーブル（１２）に含まれる複数対の同伴導電線（１４、１６）を有する。短絡端回路構成要素（１３２）には、他のマルチプレクサ（１５０）が含まれる。マルチプレクサ（１５０）は、それに接続された導電線の対向端を有し、また、更に、それに電気的に接続された差動電圧増幅器（１５２）及び２つの電流出力差動増幅器（１５４）を有する。短絡端回路構成要素（１３２）は、半導体集積回路マルチプレクサに起因するオン抵抗の影響を除去する能動短絡部を提供する。
2004537889.tif 000002
【特許請求の範囲】
【請求項１】
複数対の電気的ノードから選択した一対の電気的ノード間に選択可能な短絡部を提供するための回路であって、
ａ）第１対の前記ノードの第１ノードに電気的に接続された第１端子と、前記第１対の前記ノードの第２ノードに電気的に接続された第２端子と、第２対の前記ノードの第１ノードに電気的に接続された第３端子と、前記第２対の前記ノードの第２ノードに電気的に接続された第４端子と、第５端子と、第６端子と、第７端子と、第８端子と、を有するマルチプレクサ回路と、
ｂ）前記マルチプレクサ回路の前記第５端子に電気的に接続された第１入力端子と、前記マルチプレクサ回路の前記第６端子に電気的に接続された第２入力端子と、出力端子と、を有する差動電圧増幅器回路と、
前記差動電圧増幅器回路の前記出力端子に電気的に接続された第１入力端子と、所定の電圧レベルに保持される第２入力端子と、前記マルチプレクサ回路の前記第７端子に電気的に接続された出力端子と、を有する第１電流出力差動増幅器回路と、
前記差動電圧増幅器回路の前記出力端子に電気的に接続された第１入力端子と、所定の電圧レベルに保持される第２入力端子と、前記マルチプレクサ回路の前記第８端子に電気的に接続された出力端子と、を有する第２電流出力差動増幅器回路と、を備え、
第１の状態において、前記マルチプレクサ回路は、その前記第１端子をその前記第５端子とその前記第７端子とに電気的に接続し、更に、その前記第２端子をその前記第６端子とその前記第８端子とに電気的に接続し、また、第２の状態において、前記マルチプレクサ回路は、その前記第３端子をその前記第５端子とその前記第７端子とに電気的に接続し、更に、その前記第４端子をその前記第６端子とその前記第８端子とに電気的に接続する、前記回路。
【請求項２】
請求項１に記載の回路であって、
前記マルチプレクサ回路は、四線式差動マルチプレクサスイッチング回路を備える、前記回路。
【請求項３】
請求項１に記載の回路であって、
前記マルチプレクサ回路は、第１、第２、第３、第４の個別のマルチプレクサを備え、
前記第１の個別マルチプレクサは、前記差動電圧増幅器回路の前記第１入力端子に電気的に接続され、前記第２の個別マルチプレクサは、前記差動電圧増幅器回路の前記第２入力端子に電気的に接続され、前記第３の個別マルチプレクサは、前記第１電流出力差動増幅器回路の前記出力端子に電気的に接続され、前記第４の個別マルチプレクサは、前記第２電流出力差動増幅器回路の前記出力端子に電気的に接続される、前記回路。
【請求項４】
請求項１に記載の回路であって、
前記マルチプレクサ回路は、比較的高いインピーダンスの集積回路マルチプレクサ回路を備える、前記回路。
【請求項５】
請求項１に記載の回路であって、
前記マルチプレクサ回路の前記第１端子は、第１導電線の端部に電気的に接続され、前記マルチプレクサ回路の前記第２端子は、第２導電線の端部に電気的に接続され、前記マルチプレクサ回路の前記第３端子は、第３導電線の端部に電気的に接続され、前記マルチプレクサ回路の前記第４端子は、第４導電線の端部に電気的に接続される、前記回路。
【請求項６】
請求項１に記載の回路であって、
前記差動電圧増幅器回路は、高い入力インピーダンスを有する、前記回路。
【請求項７】
請求項１に記載の回路であって、
前記差動電圧増幅器回路は、大きい利得を有する、前記回路。
【請求項８】
請求項１に記載の回路であって、
前記差動電圧増幅器回路の前記第１入力端子は、非反転入力端子を備え、また、前記差動電圧増幅器回路の前記第２入力端子は、反転入力端子を備える、前記回路。
【請求項９】
請求項１に記載の回路であって、
前記差動電圧増幅器回路は、それに積分周波数応答機能を持たせる回路構成要素を備える、前記回路。
【請求項１０】
請求項１に記載の回路であって、
前記第１電流出力差動増幅器回路は、高い出力インピーダンスを有する、前記回路。
【請求項１１】
請求項１０に記載の回路であって、
前記第２電流出力差動増幅器回路は、高い出力インピーダンスを有する、前記回路。
【請求項１２】
請求項１に記載の回路であって、
前記第１電流出力差動増幅器回路の前記第１入力端子は、反転入力端子を備え、
また、前記第１電流出力差動増幅器回路の前記第２入力端子は、非反転入力端子を備える、前記回路。
【請求項１３】
請求項１に記載の回路であって、
前記第１電流出力差動増幅器回路の前記第２入力端子は、接地基準電圧レベルに保持される、前記回路。
【請求項１４】
請求項１３に記載の回路であって、
前記第２電流出力差動増幅器回路の前記第２入力端子は、接地基準電圧レベルに保持される、前記回路。
【請求項１５】
請求項１に記載の回路であって、
前記第１電流出力差動増幅器回路は、前記第２電流出力差動増幅器回路と平衡状態である、前記回路。
【請求項１６】
請求項１に記載の回路であって、
前記第１電流出力差動増幅器回路は、低域通過型周波数応答機能を有する被制御電流源又はシンクを備える、前記回路。
【請求項１７】
請求項１６に記載の回路であって、
前記第２電流出力差動増幅器回路は、低域通過型周波数応答機能を有する被制御電流源又はシンクを備える、前記回路。
【請求項１８】
請求項１に記載の回路であって、
前記差動電圧増幅器回路は、前記マルチプレクサ回路が前記第１の状態にある場合、前記第１対の前記ノードにおける電圧差を監視し検出し、また、前記差動電圧増幅器回路は、前記マルチプレクサ回路が前記第２の状態にある場合、前記第２対のノードにおける電圧差を監視し検出する、前記回路。
【請求項１９】
請求項１８に記載の回路であって、
前記差動電圧増幅器回路は、その第１入力端子とその第２入力端子との間に存在する電圧差に応じて、電圧誤差検出信号を生成する、前記回路。
【請求項２０】
請求項１９に記載の回路であって、
前記電圧誤差検出信号は、前記第１電流出力差動増幅器回路の前記第１入力端子と、前記第２電流出力差動増幅器回路の前記第１入力端子とに印加され、前記第１入力電流出力差動増幅器回路が第１位相で駆動されるようにし、また、前記第２電流出力差動増幅器回路が、前記第１位相とは反対の第２位相で駆動されるようにし、また、これに応じて、前記第１及び第２電流出力差動増幅器回路が等化電流を生成する、前記回路。
【請求項２１】
選択した対の同伴導電線の総抵抗値を求めるための試験回路であって、
ａ）第１対の第１導電線の第１端部に電気的に接続された第１端子と、前記第１対の第２導電線の第１端部に電気的に接続された第２端子と、第２対の第１導電線の第１端部に電気的に接続された第３端子と、前記第２対の第２導電線の第１端部に電気的に接続された第４端子と、第５端子と、第６端子と、第７端子と、所定の電圧レベルに保持される第８端子と、を有する第１マルチプレクサ回路と、
ｂ）前記第１マルチプレクサ回路の前記第５端子に電気的に接続された電流源と、
ｃ）前記第１マルチプレクサ回路の前記第６端子に電気的に接続された第１入力端子を有し、また、前記第１マルチプレクサ回路の前記第７端子に電気的に接続された第２入力端子を有する差動電圧検出回路と、
ｄ）前記第１対の前記第１導電線の第２端部に電気的に接続された第１端子と、前記第１対の前記第２導電線の第２端部に電気的に接続された第２端子と、前記第２対の前記第１導電線の第２端部に電気的に接続された第３端子と、前記第２対の前記第２導電線の第２端部に電気的に接続された第４端子と、第５端子と、第６端子と、第７端子と、第８端子と、を有する第２マルチプレクサ回路と、
ｅ）前記第２マルチプレクサ回路の前記第５端子に電気的に接続された第１入力端子と、前記第２マルチプレクサ回路の前記第６端子に電気的に接続された第２入力端子と、出力端子と、を有する差動電圧増幅器回路と、
ｆ）前記差動電圧増幅器回路の前記出力端子に電気的に接続された第１入力端子と、所定の電圧レベルに保持される第２入力端子と、前記第２マルチプレクサ回路の前記第７端子に電気的に接続された出力端子と、を有する第１電流出力差動増幅器回路と、
ｇ）前記差動電圧増幅器回路の前記出力端子に電気的に接続された第１入力端子と、所定の電圧レベルに保持される第２入力端子と、前記第２マルチプレクサ回路の前記第８端子に電気的に接続された出力端子と、を有する第２電流出力差動増幅器回路と、を備え、
ｈ）第１の状態において、前記第１マルチプレクサ回路は、その前記第１端子をその前記第５端子とその前記第６端子とに電気的に接続し、更に、その前記第２端子をその前記第７端子とその前記第８端子とに電気的に接続し、また、第２の状態において、前記第１マルチプレクサ回路は、その前記第３端子をその前記第５端子とその前記第６端子とに電気的に接続し、更に、その前記第４端子をその前記第７端子とその前記第８端子とに電気的に接続し、
ｉ）前記第１の状態において、前記第２マルチプレクサ回路は、その前記第１端子をその前記第５端子とその前記第７端子とに電気的に接続し、更に、その前記第２端子をその前記第６端子とその前記第８端子とに電気的に接続し、また、前記第２の状態において、前記第２マルチプレクサ回路は、その前記第３端子をその前記第５端子とその前記第７端子とに電気的に接続し、更に、その前記第４端子をその前記第６端子とその前記第８端子とに電気的に接続する、前記試験回路。
【請求項２２】
請求項２１に記載の回路であって、
前記第２マルチプレクサ回路は、四線式差動マルチプレクサスイッチング回路を備える、前記回路。
【請求項２３】
請求項２２に記載の回路であって、
前記第２マルチプレクサ回路は、第１、第２、第３、第４の個別のマルチプレクサを備え、
前記第１の個別マルチプレクサは、前記差動電圧増幅器回路の前記第１入力端子に電気的に接続され、前記第２の個別マルチプレクサは、前記差動電圧増幅器回路の前記第２入力端子に電気的に接続され、前記第３の個別マルチプレクサは、前記第１電流出力差動増幅器回路の前記出力端子に電気的に接続され、前記第４の個別マルチプレクサは、前記第２電流出力差動増幅器回路の前記出力端子に電気的に接続される、前記回路。
【請求項２４】
請求項２１に記載の回路であって、
前記第２マルチプレクサ回路は、比較的高いインピーダンスの集積回路マルチプレクサ回路を備える、前記回路。
【請求項２５】
請求項２１に記載の回路であって、
前記差動電圧増幅器回路は、高い入力インピーダンスを有する、前記回路。
【請求項２６】
請求項２１に記載の回路であって、
前記差動電圧増幅器回路は、大きい利得を有する、前記回路。
【請求項２７】
請求項２１に記載の回路であって、
前記差動電圧増幅器回路の前記第１入力端子は、非反転入力端子を備え、また、前記差動電圧増幅器回路の前記第２入力端子は、反転入力端子を備える、前記回路。
【請求項２８】
請求項２１に記載の回路であって、
前記差動電圧増幅器回路は、それに積分周波数応答機能を持たせる回路構成要素を備える、前記回路。
【請求項２９】
請求項２１に記載の回路であって、
前記第１電流出力差動増幅器回路は、高い出力インピーダンスを有する、前記回路。
【請求項３０】
請求項２９に記載の回路であって、
前記第２電流出力差動増幅器回路は、高い出力インピーダンスを有する、前記回路。
【請求項３１】
請求項２１に記載の回路であって、
前記第１電流出力差動増幅器回路の前記第１入力端子は、反転入力端子を備え、
また、前記第１電流出力差動増幅器回路の前記第２入力端子は、非反転入力端子を備える、前記回路。
【請求項３２】
請求項２１に記載の回路であって、
前記第１電流出力差動増幅器回路の前記第２入力端子は、接地基準電圧レベルに保持される、前記回路。
【請求項３３】
請求項３２に記載の回路であって、
前記第２電流出力差動増幅器回路の前記第２入力端子は、接地基準電圧レベルに保持される、前記回路。
【請求項３４】
請求項２１に記載の回路であって、
前記第１電流出力差動増幅器回路は、前記第２電流出力差動増幅器回路と平衡状態である、前記回路。
【請求項３５】
請求項２１に記載の回路であって、
前記第１電流出力差動増幅器回路は、低域通過型周波数応答機能を有する被制御電流源又はシンクを備える、前記回路。
【請求項３６】
請求項３５に記載の回路であって、
前記第２電流出力差動増幅器回路は、低域通過型周波数応答機能を有する被制御電流源又はシンクを備える、前記回路。
【請求項３７】
請求項２１に記載の回路であって、
前記差動電圧増幅器回路は、前記マルチプレクサ回路が前記第１の状態にある場合、前記第１対の導電線の前記第２端部における電圧差を監視し検出し、また、前記差動電圧増幅器回路は、前記マルチプレクサ回路が前記第２の状態にある場合、前記第２対の導電線の前記第２端部における電圧差を監視し検出する、前記回路。
【請求項３８】
請求項３７に記載の回路であって、
前記差動電圧増幅器回路は、その第１入力端子とその第２入力端子との間に存在する電圧差に応じて、電圧誤差検出信号を生成する、前記回路。
【請求項３９】
請求項３８に記載の回路であって、
前記電圧誤差検出信号は、前記第１電流出力差動増幅器回路の前記第１入力端子と、前記第２電流出力差動増幅器回路の前記第１入力端子とに印加され、前記第１入力電流出力差動増幅器回路が第１位相で駆動されるようにし、また、前記第２電流出力差動増幅器回路が、前記第１位相とは反対の第２位相で駆動されるようにし、また、これに応じて、前記第１及び第２電流出力差動増幅器回路が等化電流を生成する、前記回路。
【請求項４０】
請求項２１に記載の回路であって、
前記導電線は、ＬＡＮケーブルの一部である、前記回路。
【請求項４１】
請求項４０に記載の回路であって、
前記同伴導電線の選択した対は、ＬＡＮケーブルのテスタ対である、前記回路。
【請求項４２】
１対のノード間の電圧差を等化するための方法であって、
前記対のノード間の電圧差を検出する段階と、
前記電圧差の検出に応じて、電圧誤差検出信号を生成する段階と、
前記電圧誤差検出信号に応じて、等化電流を生成する段階と、が含まれる方法。
【請求項４３】
請求項４２に記載の方法であって、更に、
複数のノード対から前記ノード対を選択する段階、が含まれる方法。
【請求項４４】
１対のノード間の電圧差を等化するための装置であって、
（ａ）前記対のノード間の電圧差を検出し、また、それに応じて、電圧誤差検出信号を生成する第１回路と、
（ｂ）前記電圧誤差検出信号に応じて、等化電流を生成する第２回路と、を備える装置。
【請求項４５】
請求項４４に記載の装置であって、更に、
複数のノード対から前記ノード対を選択する第３回路を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、計測用途に用いる電気回路に関し、特に、複数の導線対を有する伝送線路において、同伴導電線対における総抵抗値の測定等の計測用途に用いるための選択可能な短絡回路を提供する電子回路に関する。
【背景技術】
【０００２】
電子回路を計測用途に用いることは、公知である。このような用途には、複数の同伴導電線対を有する伝送線路内に含まれた一対の同伴導電線における総抵抗値の測定が含まれる。このような伝送線路の１つは、複数の同伴導電線対を有するケーブルである。ローカル・エリア・ネットワーク（ＬＡＮ）ケーブルテスタ等の多対ケーブルテスタは、ケーブルがその要求仕様に基づき正常に機能することを保証するために行なう試験の一部として、線対抵抗を測定するために一般的に利用されることを当業者は認識されたい。線対抵抗試験は、試験対象のケーブル内に含まれる各同伴導電線対に対して行なわれる。この試験は、一度に一対づつ行なう。他の選択肢として、選択した１対の同伴導電線は、ケーブルテスタ対又はサーティファイア対を構成し、試験を受ける導線対となる。
【０００３】
線対抵抗試験を行なうために、各導電線対の場合、伝送線路の一端（即ち、短絡端）に配置する隣接端は、これらの端部間に設置する短絡回路によって、選択的に互いに電気的に接続される。試験対象の対の場合、電流源が、伝送線路の他端（即ち、測定端）に配置されるその対向端へ選択的に電気的に接続される。このように、電流源は、その対の導電線に、また、導線を電気的に接続する選択可能な短絡部に、そして、その対の他の導電線に電流を選択的に流す。その対における他の導線の測定端が、指定された基準電圧又は復路に選択的に電気的に接続され、これによって、電流源がその対の同伴導線に流す電流用の回路の経路が完成する。
【０００４】
測定端において、電圧検出回路は、その対の同伴導電線間に選択的に電気的に接続される。導線の差動電圧は、電圧検出回路によって測定され、導電線と選択可能な短絡回路間の電圧降下を示す。測定された電圧及び試験電流から、導電線の総抵抗値を求め得る。実際、この値は、検出された電圧の大きさを、電流源が生成した既知の大きさの電流で除算して求め得る。この計算は、オームの法則の応用として当業者には公知である。
【０００５】
伝送線路において同伴導電線対の試験を行なう場合、各導線対に対して幾つかの試験を行なう。その結果、当業者は認識するように、対の各導線の短絡端に簡単な短絡部を電気的に接続することは実用的ではない。総抵抗値に加えて、容量、電気的な長さ、及び無線周波数（ＲＦ）応答パラメータ等、他のパラメータも測定する。一般的に、試験中行なう様々な測定のために、選択対の同伴導線が測定回路及び／又は短絡回路に電気的に接続できるように、マルチプレクサ回路が、伝送線路の導電線の各端部に電気的に接続される。
【０００６】
図１は、全体的に１０で示す従来技術によるケーブル導線対抵抗試験回路を示す。試験回路１０は、測定対象の導線対間に選択可能な短絡部を設けることによって、図1に示すケーブル１２等の伝送線路内に含まれる被選択導電線対の総抵抗値を求め得るように構成されている。図示したように、ケーブル１２には、第１対の同伴導電線１４、１６、第２対の同伴導電線１８、２０、第３対の同伴導電線２２、２４、及び第４対の同伴導電線２６、２８が含まれる。
【０００７】
試験回路１０には、共にグループ化され、試験回路の測定端に配置され、参照番号３０によって関連付けられた測定回路構成要素、及び共にグループ化され、試験回路の短絡端に配置され、参照番号３２によって関連付けられた短絡回路構成要素が含まれる。図示したように、測定回路構成要素３０には、四線式差動４：１マルチプレクサの形態で示すマルチプレクサ回路３４が含まれる。マルチプレクサ回路３４には、集積回路パッケージに組み込むピン等の複数の端子が含まれる。マルチプレクサ回路３４の端子中、ここでの検討のために、それらの端子の内選択したものを、ＤＲＶ＋、ＤＲＶ−、ＳＥＮ＋、ＳＥＮ−、Ａ＋、Ａ−、Ｂ＋、Ｂ−、Ｃ＋、Ｃ−、Ｄ＋、及びＤ−で示す。
【０００８】
また、測定回路構成要素３０には、電流源３６、差動電圧検出増幅器３８、及び直列接続抵抗４０と電圧源４２との組み合わせが含まれ、これらは全て、マルチプレクサ回路３４に電気的に接続される。特に、図示したように、電流源３６は、その一方の端部が、マルチプレクサ回路３４のＤＲＶ＋端子に電気的に接続され、又、その他方の端部が、基準電圧部に電気的に接続される。差動増幅器３８の入力端子は、マルチプレクサ回路３４のＳＥＮ＋及びＳＥＮ−端子に電気的に接続されるが、その出力端子は、他の電圧検出回路（図示せず）に電気的に接続するのが好ましい。抵抗４０と電圧源４２の組み合わせは、その一方の端部が、マルチプレクサ回路３４のＤＲＶ−端子に電気的に接続され、又、その他方の端部が、電圧基準部に電気的に接続される。
【０００９】
更に図示したように、ケーブル１２に含まれる導電線の場合、導線１４は、マルチプレクサ回路３４の端子Ａ＋に電気的に接続され、導線１６は、マルチプレクサ回路３４の端子Ａ−に電気的に接続され、以下、図示の通りである。この構成により、ケーブル１２における同伴導電線対の総抵抗値は、測定回路３０によって測定により求め得る。
【００１０】
短絡回路構成要素３２には、差動４：１マルチプレクサとして示すマルチプレクサ回路４４が含まれる。マルチプレクサ回路３４と同様に、マルチプレクサ回路４４には、集積回路パッケージ技術で用いる種類のピン等、複数の端子が含まれる。マルチプレクサ回路４４の端子中、ここでの検討のために、選択した端子を、Ａ＋、Ａ−、Ｂ＋、Ｂ−、Ｃ＋、Ｃ−、Ｄ＋、Ｄ−、ＳＥＮ＋、及びＳＥＮ−で示す。
【００１１】
また、短絡回路３２には、２つの端子を有するリレーすなわち半導体スイッチ４６が含まれる。リレー／スイッチ４６の一方の端子は、マルチプレクサ４４のＳＥＮ＋端子に電気的に接続されるが、リレー／スイッチ４６の他方の端子は、マルチプレクサ回路４４のＳＥＮ−端子に電気的に接続される。
【００１２】
ケーブル１２内に含まれる導電線の場合、試験中、リレー／スイッチ４６による短絡回路によって電気的に接続される導電線のそれぞれの短絡端は、マルチプレクサ回路４４用の端子の内、選択した端子に電気的に接続される。特に、図示したように、導電線１４は、マルチプレクサ回路４４の端子Ａ＋に電気的に接続され、導電線１６は、マルチプレクサ回路４４の端子Ａ−に電気的に接続され、以下図示した通りである。
【００１３】
この構成によって、当業者は認識されるように、短絡回路３２は、ケーブル１２内に含まれる同伴導電線間に短絡回路を選択的に設けることが可能である。
動作中、測定回路３０は、短絡回路３２が試験対象の導線の対向端に短絡回路を提供する場合、ケーブル１２内の選択対における２つの同伴導電線の総抵抗値を求め得る。特に、選択対の同伴導線の総抵抗値を求めたい場合、その対に電気的に接続されるマルチプレクサ回路３４のチャンネルが使用可能状態になり、これによって、電流源３６と差動増幅器３８の非反転入力端子を、選択対の同伴導電線の一方にその測定端で電気的に接続し、また、差動増幅器３８の反転入力端子、及び抵抗４０と電圧源４２との組み合わせを、選択対における他方の同伴導電線の測定端に電気的に接続する。
【００１４】
同時に、マルチプレクサ回路４４の対応するチャンネルは、選択対における同伴導線の一方が、リレー／スイッチ４６の一方の端子に電気的に接続されるように、また、選択対における他方の導電線が、リレー／スイッチ４６の他方の端子に電気的に接続されるように、使用可能状態になる。次に、リレー／スイッチ４６は、閉じて、形成された回路の経路を通して、電流源３６が所定の電流を供給し得る。特に、この電流は、マルチプレクサ回路３４の選択したチャンネルを通り、選択した対の第１導電線を通り、マルチプレクサ回路４４の選択したチャンネルを通り、リレー４６を通り、マルチプレクサ回路４４を再び通り、選択した対の他方の導電線を通り、マルチプレクサ回路３４を再び通り、そして抵抗４０を通り流れる。
【００１５】
電流源３６が出力する既知の電流は、選択された対における２つの同伴導電線それぞれの測定端間で電圧差を生じる。この差動電圧は、これら２つの導電線の総線抵抗値に直接関係する。この差動電圧は、差動電圧検出増幅器３８、及びその出力端子に電気的に接続された任意の対応する回路（図示せず）によって測定される。選択した対の同伴導電線の総抵抗値は、オームの法則に基づき、又は一般的に利用可能な他の任意の方法で、この測定した電圧から求め得ることを認識されたい。
【００１６】
図２は、図１に示す四線式差動４：１マルチプレクサ回路３４の概略を示す。図示したように、マルチプレクサ回路３４には、Ｍ＿Ｄ−で示す第１の４：１マルチプレクサ回路５０、Ｍ＿Ｓ−で示す第２の４：１マルチプレクサ回路５２、Ｍ＿Ｓ＋で示す第３の４：１マルチプレクサ回路５４、及びＭ＿Ｄ＋で示す第４の４：１マルチプレクサ回路５６が含まれる。図示したように、マルチプレクサ回路５０、５２、５４、５６は、各々、マルチプレクサ回路３４の端子ＤＲＶ＋、ＤＲＶ−、ＳＥＮ＋、及びＳＥＮ−の１つに電気的に接続される。更に、マルチプレクサ回路５０、５２、５４、５６は、各々、マルチプレクサ回路３４の選択端子を介して、ケーブル１２内に含まれる（図１参照）各導線対の同伴導電線の１つに電気的に接続される。
【００１７】
例えば、マルチプレクサ回路５０は、マルチプレクサ回路３４のＤＲＶ−端子に電気的に接続され、更に、マルチプレクサ回路３４の端子Ａ−、Ｂ−、Ｃ−、及びＤ−に電気的に接続され、これらは、総抵抗線対試験を受ける各対の同伴導電線それぞれ１つに電気的に接続される。図１に示す回路に適用した、図２に示すマルチプレクサ回路３４の構成は、そのオン抵抗が、試験に如何なる影響も及ぼさないように効果的に除去されていることを当業者は認識されたい。
【００１８】
図１に戻ると、上述したように、選択された同伴導電線対の総抵抗値を求める場合、測定端のマルチプレクサ回路３４がその対を選択し、短絡端のマルチプレクサ回路４４もその対を選択し、又、リレーすなわち半導体スイッチ４６が閉じる。そして、電流が電流源３６によって回路を流れると、同伴導電線のそれぞれの測定端における電圧差が測定され、これによって、同伴導電線のこれら２つの測定端間における導線経路の総抵抗値を求め得る。
【００１９】
抵抗測定誤差は、マルチプレクサ回路４４及びリレー／スイッチ４６のオン抵抗に起因することを当業者は認識されたい。例えば、第１対の同伴導電線１４、１６が、線対抵抗試験を受けている場合、計算される総抵抗値は、導線１４の測定端Ｅ２０と導線１６の測定端Ｅ２１との間における回路の全経路に沿って見える抵抗値の合計に等しい。この総抵抗値は、望み通り導線１４、１６の往復導線抵抗を含むだけでなく、マルチプレクサ回路４４及びリレー／スイッチ４６を介した往復抵抗も含むが、このことは望ましくない。
【００２０】
従来技術の用途では、マルチプレクサ回路４４及びリレー／スイッチ４６に付随するオン抵抗の影響を打ち消す及び／又は最小限に抑えるという試みがなされてきた。従来技術の用途で実施された１つの解決策は、本質的にオン抵抗特性が小さい電気機械式リレーマルチプレクサを用いることである。しかしながら、電気機械式リレーは、本質的に、それらに相当する半導体集積回路マルチプレクサと比較して、相対的に大きく、動作が遅く又信頼性が低いため、この解決策には大きな制約があることを当業者は認識されたい。その結果、この解決策は、重大な欠点があることが分かっている。
【００２１】
従来技術の用途で実施される他の解決策は、マルチプレクサ及びリレー／スイッチのオン抵抗の一因を数学的に調整するシステム及び方法の開発である。この解決策は、特定の限定した用途には適しているが、マルチプレクサ及びリレー／スイッチのオン抵抗が、システムが調整された時間と試験が行われる時間との間で変動する状況に対しては適さない。この誤差は、通常の半導体マルチプレクサのオン抵抗が、１区間当たり１００Ω（即ち、往復マルチプレクサのオン抵抗の二倍）の範囲にあるため、重要な意味を持ち得る。更に、通常の半導体マルチプレクサのオン抵抗は、温度と共に大きく変動する。その結果、１Ω以下の分解能で総抵抗値測定又は計算を行なうことは、従来技術のやり方では極めて困難である。
【００２２】
上述した内容を考慮すると、計測用途に用いる新規の改善された電子回路を開発することが望ましい。
更に、計測用途に用いる選択可能な短絡回路を提供する新規の改善された電子回路を開発することが望ましい。
【００２３】
更に、複数の導線対を有する伝送線路において、同伴導電線対の総抵抗値を求め得る新規の改善された電気回路を開発することが望ましい。
更に、新規の改善されたＬＡＮケーブルテスタ回路を開発することが望ましい。
【００２４】
更に、ＬＡＮケーブルテスタ又はサーティファイアに対応する一対の同伴導電線の総抵抗値を求める新規の改善されたＬＡＮケーブルテスタ回路を開発することが望ましい。
更に、ケーブル線対試験回路において、短絡端でのマルチプレクサ・オン抵抗の影響を打ち消す電気回路を開発することが望ましい。
【００２５】
更に、２つの同伴導電線の短絡端を短絡するために用いるリレー又はスイッチの影響を打ち消す電気回路を開発することが望ましい。
更に、短絡回路をエミュレートする能動電子回路構成要素を備えた電気回路を開発することが望ましい。
【００２６】
更に、能動短絡回路が、それに電気的に接続された半導体集積回路マルチプレクサに起因するオン抵抗を本質的に打ち消す電気回路を開発することが望ましい。
更に、半導体集積回路マルチプレクサ回路を用い得る電気回路を開発することが望ましい。
【００２７】
更に、ある計測用途において、相当する回路で用いるものよりも小さい回路構成要素を用い得る電気回路を開発することが望ましい。
更に、ある計測用途において、相当する回路で用いるものよりも安価な回路構成要素を用い得る電気回路を開発することが望ましい。
【００２８】
更に、ある計測用途に用いる他の相当する回路よりも消費電力が小さい電気回路を開発することが望ましい。
更に、信頼性が高い電気回路を開発することが望ましい。
【００２９】
更に、ある計測用途において、電気機械式リレーバンクを除去し得る電気回路を開発することが望ましい。
更に、様々な同伴導電線対又は接点対に適用される精密な短絡回路を必要とする計測用途に用いる電子回路を開発することが望ましい。
【００３０】
本発明の好適な形態における全ての望ましい利点が、以下の説明によって明らかになる。しかしながら、以下の説明から見出される利点を含むこれらの望ましい利点を全て実現しない場合でも、システムあるいは方法が、請求項に記載された発明に供し得ることを理解されたい。これらの所望の利点ではなく、添付の請求項が、本発明の本題を規定する。全ての利点は、必ずしも本発明全体としてではなく、本発明の好適な形態から得られる。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
本発明の好適な側面において、本発明は、複数対の電気的ノードから選択した一対の電気的ノード間に選択可能な短絡を設けるための回路に関する。この回路には、マルチプレクサ回路、差動電圧増幅器回路、並びに第１及び第２電流出力差動増幅器回路を含む。
【課題を解決するための手段】
【００３２】
マルチプレクサ回路は、第１対のノードの第１ノードに電気的に接続された第１端子を有する。第２端子は、第１対のノードの第２ノードに電気的に接続される。第３端子は、第２対のノードの第１ノードに電気的に接続される。第４端子は、第２対のノードの第２ノードに電気的に接続される。また、マルチプレクサには、少なくとも４つの他の端子が含まれる。
【００３３】
差動電圧増幅器回路は、マルチプレクサ回路の第５端子に電気的に接続された第１入力端子を有する。また、マルチプレクサ回路の第６端子に電気的に接続された第２入力端子を有する。更に、出力端子を有する。
【００３４】
第１電流出力差動増幅器回路は、差動電圧増幅器回路の出力端子に電気的に接続された第１入力端子を有する。また、所定の電圧レベルに保持される第２入力端子を有する。更に、マルチプレクサ回路の第７端子に電気的に接続された出力端子を有する。
【００３５】
第２電流出力差動増幅器回路は、差動電圧増幅器回路の出力端子に電気的に接続された第１入力端子を有する。また、所定の電圧レベルに保持される第２入力端子を有する。更に、マルチプレクサ回路の第８端子に電気的に接続された出力端子を有する。
【００３６】
第１の状態において、マルチプレクサ回路は、その第１端子をその第５端子とその第７端子とに電気的に接続する。また、同時に、その第２端子をその第６端子と第８端子とに電気的に接続する。
【００３７】
第２の状態において、マルチプレクサ回路は、その第３端子をその第５端子と第７端子とに電気的に接続する。また、同時に、その第４端子をその第６端子と前記第８端子とに電気的に接続する。
【発明を実施するための最良の形態】
【００３８】
この説明全体を通して、同様な構成要素は、同様な参照番号を有する図面の添付図を参照しており又参照する。
図３は、全体的に１００で示されたケーブル導線対抵抗試験回路を示すが、このケーブル導線対抵抗試験回路は、本発明の原理に基づき設計された回路構成要素及びモジュールを有する。試験回路１００は、ケーブル１２等の伝送線路内に含まれる導電線の選択対の総抵抗値を求め得るように構成されている。図示したように、ケーブル１２には、第１対の同伴導電線１４、１６、第２対の同伴導電線１８、２０、第３対の同伴導電線２２、２４、及び第４対の同伴導電線２６、２８が含まれる。この点において、ケーブル１２は、図１に示すその構成と同じである。
【００３９】
試験回路１００には、共にグループ化され、試験回路の測定端に配置された参照番号３０によって識別する測定回路構成要素が含まれ、また、共にグループ化され、試験回路の短絡端に配置された参照番号１３２によって識別する短絡回路構成要素が含まれる。明らかなように、測定回路構成要素３０は、図１のそれらの形態と同じである。一方、短絡回路構成要素１３２は、図１に示す短絡回路構成要素３２とは異なる。特に、短絡回路構成要素１３２は、本発明の原理に基づき構成されている。
【００４０】
図示したように、測定回路構成要素３０には、図１及び２において述べたように、四線式差動４：１マルチプレクサの形態で示すマルチプレクサ回路３４が含まれる。更に述べたように、測定回路構成要素３０には、電流源３６、差動電圧検出増幅器３８、及び直列接続抵抗４０と電圧源４２との組み合わせが含まれ、それらは全てマルチプレクサ回路３４に電気的に接続される。ケーブル１２内に含まれる導電線は、図１に示す方法でマルチプレクサ回路３４の端子に電気的に接続される。
【００４１】
短絡回路構成要素１３２には、四線式差動４：１マルチプレクサとして示すマルチプレクサ回路１５０が含まれる。マルチプレクサ回路１５０には、集積回路パッケージに組み込まれたピン等の複数の端子が含まれる。ここでの検討のために、マルチプレクサ回路１５０の端子の中、選択された端子を、Ａ＋、Ａ−、Ｂ＋、Ｂ−、Ｃ＋、Ｃ−、Ｄ＋、Ｄ−、ＤＲＶ＋、ＤＲＶ−、ＳＥＮ＋、及びＳＥＮ−で示す。
【００４２】
また、短絡回路構成要素１３２には、差動電圧増幅器回路１５２、電流出力差動増幅器回路１５４、及び対応する電流出力差動増幅器回路１５６が含まれる。図示したように、差動電圧増幅器回路１５２の非反転入力端子は、マルチプレクサ回路１５０のＳＥＮ＋端子に電気的に接続される。増幅器回路１５２の反転入力端子は、マルチプレクサ回路１５０のＳＥＮ−端子に電気的に接続される。その出力端子は、電流出力差動増幅器回路１５４の反転入力端子と電流出力差動増幅器回路１５６の非反転入力端子とに電気的に接続され、図３においてＥ５として示すノードを形成する。
【００４３】
更に図示したように、電流出力差動増幅器回路１５４の非反転入力端子は、基準電圧に電気的に接続され、その出力端子は、マルチプレクサ回路１５０のＤＲＶ＋端子に電気的に接続される。電流出力差動増幅器回路１５６の場合、その反転入力端子は、基準電圧に電気的に接続されるが、その出力端子は、マルチプレクサ回路１５０のＤＲＶ−端子に電気的に接続される。
【００４４】
差動電圧増幅器回路１５２は、その入力が、回路に供給されず、導線１４及び１６のそれぞれの測定端（即ち、ノードＥ１０及びＥ１１）で検出されるような非常に高い入力インピーダンスを有する。入力インピーダンスがこのように高いために、また、当業者は認識されるように、マルチプレクサ回路の端子Ａ＋とＳＥＮ＋との間に存在するマルチプレクサ回路１５０のオン抵抗は、これらの端子間に容易に検出し得る電圧差を生じない。同様に、その端子Ａ−とＳＥＮ−と間のマルチプレクサ回路１５０のオン抵抗は、これらの端子間に容易に検出し得る電圧差を生じない。
【００４５】
差動電圧増幅器回路１５２は、その出力端子に存在する電圧が、導電線１４、１６の短絡端間に存在する差動電圧（即ち、ノードＥ１０とＥ１１と間の差動電圧）の関数であるような非常に高い電圧利得を有する。差動電圧増幅器回路１５２の出力端子に存在する電圧は、その入力端子間の差動電圧に定数Ｋ１を乗じたものに等しく、定数Ｋ１は、一般的に大きい正の数であり、通常、約１０５（１００、０００）程度以上である。実際、ＶＥ５＝Ｋ１（ＶＥ１−ＶＥ２）であり、ここで、ＶＥ５は、増幅器回路１５２の出力端子の電圧であり、Ｋ１は、上記の定数であり、ＶＥ１は、増幅器回路１５２の非反転入力端子の電圧であり、ＶＥ２は、増幅器回路１５２の反転入力端子の電圧である。
【００４６】
電流出力差動増幅器回路１５４は、出力インピーダンスが非常に高い電流源又はシンクである。電流出力差動増幅器回路１５４の公称動作範囲内において、その出力端子に存在する電圧の変化は、その端子に流れ込んだり、その端子から供給したりする電流に影響を及ぼさない。言い換えると、増幅回路１５４の出力電流は、あくまでも、その反転入力端子に印加される電圧の関数である。増幅回路１５４は、その出力電流が、その反転入力端子に存在する電圧に定数Ｋ２の負の値を乗じたものに等しくなるような固定の有限利得を有する。一般的に、定数Ｋ２は、０．０２モー（ｍｈｏ）等、固定した有限の正の値である。実際、Ｉ２＝（−Ｋ２）（ＶＥ５）であり、ここで、Ｉ２は、増幅器回路１５４から供給される電流であり、Ｋ２は、上記の定数であり、ＶＥ５は、増幅器回路１５４の反転入力端子の電圧である。この式は、接地基準電圧が、増幅器回路１５４の非反転入力端子に電気的に接続されるものと仮定する。
【００４７】
電流出力差動増幅器回路１５６は、基本的に、増幅器回路１５４と同様である。また、出力インピーダンスが非常に高い電流源又はシンクである。その公称動作範囲内において、その出力端子に存在する電圧の変化は、その端子に流れ込んだり、その端子から供給したりする電流に影響を及ぼさない。言い換えると、その出力電流は、その非反転入力端子に印加される電圧のみの関数である。増幅器回路１５６は、その出力電流が、その非反転入力端子上に存在する電圧に定数Ｋ３を乗じたものに等しくなるような固定された有限の利得を有する。この場合、定数Ｋ３は、０．０２モー等、固定した有限の正の値である。増幅回路１５４及び１５６は、この定数Ｋ３の値が、増幅器回路１５４の出力電流を求めるために用いられる定数Ｋ２の値とちょうど同じであると定義されるような整合特性を有する。この増幅器回路１５６の場合、Ｉ３＝（Ｋ３）（ＶＥ５）であり、ここで、Ｉ３は、増幅器回路１５６から供給される電流であり、Ｋ３は、上記の定数であり、ＶＥ５は、増幅器回路１５６の非反転入力端子の電圧である。上述したように、Ｋ３＝Ｋ２である。更に、この式は、接地基準電圧が、増幅器回路１５６の反転入力端子に電気的に接続されると仮定する。
【００４８】
増幅器回路１５４の出力インピーダンスが非常に高いため、増幅器回路の出力部と直列にマルチプレクサ回路１５０のオン抵抗を追加しても、その出力電流に殆ど影響を及ぼさない。どのような実際の用途の場合でも、この出力電流は、その反転入力端子に存在する電圧によってのみ制御される。
【００４９】
同様に、増幅器回路１５６の出力インピーダンスは非常に高いため、その増幅器回路の出力部と直列にマルチプレクサ回路１５０のオン抵抗を追加しても、その出力電流に殆ど影響を及ぼさない。上述したように、どのような実際の用途の場合でも、増幅器回路１５６の出力電流は、その非反転入力端子に存在する電圧によってのみ制御される。
【００５０】
当業者は認識されるように、増幅器回路１５２、１５４、１５６は、増幅器回路１５２が電圧誤差増幅器として機能するように動作する。電圧差動が試験用に選択された対の同伴導線の短絡端間に存在する場合、誤差電圧信号が生成され、増幅器回路１５４の反転入力端子に印加され、また同様に、増幅器回路１５６の非反転入力端子に印加される。次に、等化電流が生成され、これら導線の短絡端間の電圧差を等しくする。この動作は、以下の例において更に詳述する。
【００５１】
この例の場合、同伴導電線対の一方が、試験回路１００によってその総抵抗値を求めて試験を行なうために選択される。任意の導線対が試験用に選択し得ることを当業者は認識されたい。導線１４、１６に対応する対を試験用に選択し、測定端におけるマルチプレクサ回路３４が、その端子ＤＲＶ＋及びＳＥＮ＋をその端子Ａ＋に電気的に接続し、更に、その端子ＤＲＶ−及びＳＥＮ−をその端子Ａ−に電気的に接続する。連動した動作を行なう図２に示す４つのマルチプレクサ回路５０、５２、５４、５６は、マルチプレクサ回路３４における端子をこのように電気的に接続する。
【００５２】
これによって、電流源３６は、その測定端で導電線１４に電気的に接続され、抵抗４０と電圧源４２の組み合わせは、その測定端で導電線１６に電気的に接続される。電流源３６は、導電線１４を通して固定基準電流を流す。電流量が異なるのが適切な場合もあるが、この例においては、１０ｍＡ等、固定の量を用いることが好ましい。
【００５３】
増幅器回路１５４に電流が流れない場合、導電線１４の短絡端（ノードＥ１０）に存在する電圧は、着実に増加する。その結果、電圧差が、導電線１４及び１６の短絡端間（ノードＥ１０及びＥ１１間）に発生し、増幅器回路１５２は、電圧誤差検出信号を生成し、その信号を増幅器回路１５４及び１５６に印加する。次に、増幅器回路１５４及び１５６は、等化電流を生成して、導電線１４及び１６の短絡端間の電圧差を等しくする。一旦電圧が平衡状態になると、電圧の平衡状態が保持されている間、増幅器回路１５４への出力シンク電流又は電源電流は、電流源３６が出力する電流に等しい。同様に、増幅器回路１５６への出力シンク電流又は電源電流は、増幅器回路１５４の出力電流と（極性は反対であるが）同じ大きさを有する。その点に関しては、増幅器回路１５６への出力電流は、電流源３６が出力する電流に等しく、これによって、導電線１４の短絡端から導電線１６の短絡端（即ち、ノードＥ１０からノードＥ１１）に至る回路が完成する。電流源３６が出力する電流は、一定のＤＣ電流、パルスＤＣ電流、又はＡＣ電流であってよい。
【００５４】
差動電圧増幅器回路１５２の電圧平衡動作は、導電線１４の短絡端と導電線１６の短絡端との間における短絡回路をエミュレートする。電流出力差動増幅器回路１５４、１５６の出力インピーダンスが高く、差動電圧増幅器回路１５２の入力インピーダンスが高く、また、増幅器回路１５４、１５６の利得が等しいため、試験回路１００内に含まれる残りの回路から短絡回路構成要素１３２を効果的に絶縁する。即ち、ケーブル１２の測定端からケーブルの短絡端に流れる正味の電流は存在しない。特に、導線１４及び１６は、平衡電流を有する。
【００５５】
当業者は認識されるように、抵抗４０及び電圧源４２は、電流源３６が出力する測定電流に復路を提供する。電圧源４２は、バイアス電圧を供給して、マルチプレクサ回路３４、１５２は、それらの公称動作範囲内で動作し得る。
【００５６】
図３に示す試験回路１００は、半導体集積回路マルチプレクサのオン抵抗（その短絡端で用いられるオン抵抗）を本質的に相殺するという重要な利点を有する。半導体集積回路マルチプレクサを用い得るため、特に、厳密に試験を行なうために往々にして電気機械式リレーを用いる必要がある従来技術と比較して、小さくて安価な構成要素の使用が可能になり、また更に、所要電力の低減や動作の信頼性向上等、機能が改善される。これらの利点は、様々な導線対又は接点対に適用すべき精密な短絡部を必要とするあらゆる計測用途において、大きな利点を提供する。これらの利点は、特に、ＬＡＮケーブルテスタ用途等の携帯型低電力用途の場合、注目に値する。
【００５７】
マルチプレクサ回路を通る漏れ電流、差動電圧増幅器回路の有限入力インピーダンス、電流出力差動増幅器回路の一方又は両方の有限インピーダンス、及び／又はこれらの回路の不均衡な利得等、何らかの理想的でない特性が実際には存在することが認識されている。これらの非理想的特性は、試験対の導線の短絡端におけるゼロでない短絡インピーダンス及び／又はゼロでないネット電流を生じるが、当業者は、それらに起因するあらゆる誤差が、従来技術に用いるマルチプレクサ回路のオン抵抗に起因する誤差よりも大幅に小さいことを認識されたい。
【００５８】
図４は、図３に示す増幅器回路１５２、１５４、１５６の好適な実施例を示す。この実施例は、ＬＡＮケーブルテスタに用い得る。
図４に示す幾つかの回路構成要素は、図３の差動電圧増幅器回路１５２に対応する。これらの回路構成要素には、高入力インピーダンスを有する演算増幅器１６０、抵抗１６２乃至１６３、及びコンデンサ１６４乃至１６７が含まれる。これらの回路構成要素は、図４に示すように構成される。
【００５９】
この構成に基づき、動作中、抵抗１６２及び１６３、並びにコンデンサ１６５及び１６７が、増幅器回路１５２の積分周波数応答を生成することを当業者は認識されたい。この積分周波数応答は、試験対象のケーブル上で検出される、ハム音等の、ノイズや他の望ましくない信号特性に対する試験回路の感受性を低減する。図示したように、コンデンサ１６４、１６６は、演算増幅器１６０の電源からのあらゆる望ましくない高周波数成分を基準電圧に電気的に接続する。
【００６０】
図４に示す他の幾つかの回路構成要素は、図３の電流出力差動増幅器回路１５４に対応する。これら他の回路構成要素には、演算増幅器１７０、抵抗１７１乃至１７５、コンデンサ１７６乃至１７９、及び好適にはＰＮＰ型構成を有するバイポーラ接合トランジスタ１８０が含まれる。この回路構成要素は、図４に示すように配置される。
【００６１】
当業者は認識されるように、これらの回路構成要素は、双方向性電流源又はシンク回路の標準的な演算増幅器型実装品を含む。端子ＡＳＨＯＲＴ＋におけるこの構成の回路要素へのネット直流（ＤＣ）電流は、このＬＡＮケーブルテスタ用途では正であることが分かっているため、単一トランジスタ１８０を用いて、低電力演算増幅器１７０から１０ｍＡオーダの比較的高い駆動レベルを提供し得る。
【００６２】
コンデンサ１７６及び１７９は、電圧対電流動作の低域通過型周波数応答機能を実現するために、また、容量交流（ＡＣ）出力インピーダンスを提供するために回路に付加される。その結果、試験対象のケーブルに存在するノイズ及びハム音の影響が減少する。増幅器回路１５４に対応する回路要素のこの特定の構成は好ましいが、あらゆる適切な実装例の固定利得精密電圧対電流源回路構成を用い得ることを当業者は認識されたい。
【００６３】
図４に示す他の幾つかの回路構成要素は、図３の電流出力差動増幅器回路１５６に対応する。後で明らかになるように、これらの回路構成要素は、増幅器回路１５４に用いるものに類似している。これら他の回路構成要素には、演算増幅器１９０、抵抗１９１乃至１９５、コンデンサ１９６乃至１９９、及び好適にはＰＮＰ型構成を有するバイポーラ接合トランジスタ２００が含まれる。回路構成要素は、図４に示すように配置される。
【００６４】
当業者は認識されるように、これらの回路構成要素は、双方向性電流源又はシンク回路の標準的な演算増幅器型実装例も含む。端子ＡＳＨＯＲＴ−におけるこの構成の回路要素へのネットＤＣ電流が、このＬＡＮケーブルテスタ用途において負であることが分かっているため、単一トランジスタ２００を用いて、低電力演算増幅器１９０から１０ｍＡオーダの比較的高い駆動レベルを提供し得る。
【００６５】
コンデンサ１９６及び１９９は、電圧対電流動作の低域通過型周波数応答機能を実現するために、また、容量交流（ＡＣ）出力インピーダンスを提供するために回路に付加されている。その結果、試験対象のケーブルに存在するノイズ及びハム音の影響が減少する。増幅器回路１５６に対応する回路要素のこの特定の構成は好ましいが、あらゆる適切な実装例の固定利得精密電圧対電流源回路構成を用い得ることを当業者は認識されたい。
【００６６】
図４に示す回路構成要素と共に用いられる名称は、当業者は理解されるであろう。更に、これらの構成要素に対して示す値は、それらの標準測定単位に基づくことを認識されたい。例えば、図４に示す抵抗１６２は、好適には、１００ｋΩの抵抗を有する。同様に、図４に示すコンデンサ１６４は、好適には、１００ｎＦの容量を有する。図示した特定の一群の構成要素値が説明のための例であること、また、他のスケール変更した値が同じ結果を与えること、を当業者は認識されたい。
【００６７】
図５は、図３に示す四線式差動４：１マルチプレクサ回路１５０の好適な実施例を示す。図５は、４つの同一の８：１集積回路マルチプレクサ回路２０１乃至２０４を示す。各マルチプレクサ回路２０１乃至２０４には、入力端子Ｘ０乃至Ｘ７、チップ選択端子／ＣＳ、制御端子Ａ、Ｂ、Ｃ、接地及び電源端子ＧＮＤ、Ｖ＋、Ｖ−、並びに出力端子Ｘが含まれる。
【００６８】
図示したように、各マルチプレクサ回路２０１乃至２０４の入力端子Ｘ０乃至Ｘ７は、検査対象のケーブルの信号導線に電気的に接続される。各マルチプレクサ回路２０１乃至２０４のチップ選択端子は、各マルチプレクサ回路が使用可能状態になるように、基準電圧に電気的に接続される。
【００６９】
マルチプレクサ回路２０１及び２０２の制御入力端子は、第１組の制御信号に電気的に接続されるが、マルチプレクサ回路２０３及び２０４の制御端子は、第２組の制御信号に電気的に接続される。これら２組の制御信号は、マルチプレクサ回路２０１及び２０２が対になって試験対象の同伴導電線の一方に電気的に接続される場合、マルチプレクサ回路２０３及び２０４が、その対における他方の同伴導電線に電気的に接続されるように区別される。
【００７０】
マルチプレクサ回路２０１の出力端子（ＤＲＩＶＥ＋）は、図３に示す電流出力差動増幅器回路１５４の出力端子（即ち、図４に示す端子ＡＳＨＯＲＴ＋）に電気的に接続される。マルチプレクサ回路２０２の出力端子（ＳＥＮ＋）は、図３に示す差動電圧増幅器回路１５２の非反転入力端子（即ち、図４に示す端子ＡＳＨＯＲＴ＿ＳＥＮＳＥ＋）に電気的に接続される。マルチプレクサ回路２０３の出力端子（ＤＲＩＶＥ−）は、図３に示す電流出力差動増幅器回路１５６の出力端子（即ち、図４に示す端子ＡＳＨＯＲＴ−）に電気的に接続される。また、マルチプレクサ回路２０４の出力端子（ＳＥＮ−）は、図３に示す差動電圧増幅器回路１５２の反転入力端子（即ち、図４に示す端子ＡＳＨＯＲＴ＿ＳＥＮＳＥ−）に電気的に接続される。図示しないが、好適には、２次マルチプレクサ切換動作を用いて、上述したように、図５に示すマルチプレクサ回路２０１乃至２０４の出力を増幅器回路１５２、１５４、１５６に電気的に接続することを当業者は認識されたい。この２次切換動作によって、マルチプレクサ回路２０１乃至２０４の出力は、試験中に行ない得る他の測定に対して用い得ることも認識されたい。
【００７１】
本発明について、特定の例示の形態を参照して説明してきたが、この説明は、限定して解釈してはならないことを理解されたい。むしろ、様々な変更及び修正が、以下の請求項によって規定されるように、本発明の真の精神と範囲から逸脱することなく例示した実施形態に対して成し得る。更に、このような如何なる変更及び修正も、上述した請求項の１つ以上の要素に対する等価なものとして当業者が認識し、また、法律で許される最大限の範囲でこのような請求項によって網羅されるものとすることを認識されたい。
【図面の簡単な説明】
【００７２】
【図１】従来技術のケーブル導線対抵抗試験回路内に含まれる回路構成要素の概略回路図。
【図２】図１に示す電子回路を実現するために用いる回路構成要素の好適な形態の概略回路図。
【図３】本発明の原理に基づき構成された導線対抵抗試験回路内に含まれる回路構成要素の概略回路図。
【図４】図３に示す或る回路構成要素の好適な形態を表す概略回路図。
【図５】図３に示す電子回路構成要素を実現するために用いる回路構成要素の好適な形態を表す概略回路図。
【図１】
2004537889.tif 000003
【図２】
2004537889.tif 000004
【図３】
2004537889.tif 000005
【図４】
2004537889.tif 000006
【国際公開パンフレット】
2004537889.tif 000007
2004537889.tif 000008
2004537889.tif 000009
2004537889.tif 000010
2004537889.tif 000011
2004537889.tif 000012
2004537889.tif 000013
2004537889.tif 000014
2004537889.tif 000015
2004537889.tif 000016
2004537889.tif 000017
2004537889.tif 000018
2004537889.tif 000019
2004537889.tif 000020
2004537889.tif 000021
2004537889.tif 000022
2004537889.tif 000023
2004537889.tif 000024
2004537889.tif 000025
2004537889.tif 000026
2004537889.tif 000027
2004537889.tif 000028
2004537889.tif 000029
2004537889.tif 000030
2004537889.tif 000031
2004537889.tif 000032
2004537889.tif 000033
2004537889.tif 000034
2004537889.tif 000035
2004537889.tif 000036
2004537889.tif 000037
2004537889.tif 000038
【国際調査報告】
2004537889.tif 000039