(57)【要約】【課題】グループ化したゲート制御論理により、一グループ内の１つ以上の入力を任意の所与の時点にアクティブにする。【解決手段】一グループ内の一入力信号（２１０〜２１４）が一旦アクティブになると、同じグループで受ける他の全てのパルス列をロックアウトすることができる。従って、ゲート・パルス（２４０〜２４４）を制御するために有限状態機械を使用することにより、ゲート装置のノイズ余裕を調整することができ、且つ複数の入力信号（２１０〜２１４）のうちの１つが不完全である場合に付加的なレベルの保護が得られる。【選択図】図１
2004512800.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの入力制御信号（２１０〜２１４）と、ゲート・パルス制御システム（２００）と、少なくとも１つのゲート・パルス出力（２４０〜２４４）信号とを有するゲート・パルス制御システム（２００）であって、前記ゲート・パルス制御システム（２００）はグループ化した一組の入力制御信号（２１０〜２１４）を分析して、少なくとも１つのゲート・パルス出力（２４０〜２４４）信号を決定することを特徴とする、ゲート・パルス制御システム（２００）。
【請求項２】
更に、前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号のタイミングを制御する少なくとも１つのゲート状態機械（２３０〜２３４）を含んでいる、請求項１記載のシステム。
【請求項３】
前記ゲート状態機械（２３０〜２３４）の動作が少なくとも１つの有限状態機械に基づいたものである、請求項２記載のシステム。
【請求項４】
更に、エッジ検出器、フィルタ、出力パルス・オン／オフ時間制御回路（２０，３０）、ロックアウト論理回路（１２２０）、波形成形装置及び信号制御装置のうちの少なくとも１つを含んでいる、請求項１記載のシステム。
【請求項５】
前記グループ化した一組の入力制御信号（１０）のうちの１つの入力制御信号（１０）がアクティブである場合、残りの入力制御信号（１０）が無視される、請求項１記載のシステム。
【請求項６】
更に、前記少なくとも１つの入力制御信号（１０）の立上り又は立下りエッジをフィルタ処理すること及び前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号について出力オン／オフ時間（２０，３０）を決定することのうちの少なくとも一方を行うができるカウンタ（２５０）を含んでいる、請求項１記載のシステム。
【請求項７】
請求項１記載のシステムを有している電源装置。
【請求項８】
請求項１記載のシステムを有しているシリコン制御整流器型電力装置（１３２０）。
【請求項９】
更に、被ゲート・パルス作動型システム（３００）からの情報を前記ゲート・パルス制御システム（２００）へ供給する帰還ループ（７５）を含んでいる、請求項１記載のシステム。
【請求項１０】
制御論理をグループ化する方法であって、
少なくとも１つの入力制御信号（１０）を受け取るステップと、
グループ化した一組の入力制御信号（１０）の分析に基づいて少なくとも１つのゲート・パルス出力（２４０〜２４４）信号を決定するステップと、
を有する当該方法。
【請求項１１】
更に、前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号のタイミングを決定するステップを含んでいる、請求項１０記載の方法。
【請求項１２】
前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号のタイミングが少なくとも１つの有限状態機械に基づいて決められる、請求項１１記載の方法。
【請求項１３】
更に、エッジを検出するステップ、フィルタ処理するステップ、出力パルス・オン／オフ時間（２０，３０）を決定するステップ、論理のロックアウト（１２２０）を決定するステップ、波形成形するステップ及び信号制御を決定するステップのうちの少なくとも１つを含んでいる、請求項１０記載の方法。
【請求項１４】
前記グループ化した一組の入力制御信号（１０）のうちの１つの入力制御信号（１０）がアクティブである場合、残りの入力制御信号（１０）を無視する、請求項１０記載の方法。
【請求項１５】
更に、前記少なくとも１つの入力制御信号（１０）の立上り又は立下りエッジをフィルタ処理するステップ及び前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号について出力パルス・オン／オフ時間（２０，３０）を決定するステップのうちの少なくとも一方を含んでいる、請求項１０記載の方法。
【請求項１６】
前記方法を電源装置に用いる、請求項１０記載の方法。
【請求項１７】
前記方法をシリコン制御整流器型電力装置（１３２０）に用いる、請求項１０記載の方法。
【請求項１８】
更に、被ゲート・パルス作動型システム（３００）から情報を受け取るステップと、前記グループ化した一組の入力制御信号（２１０〜２１４）と前記情報との分析に基づいて前記少なくとも１つのゲート・パルス出力（２４０〜２４４）信号を決定するステップとを含んでいる、請求項１０記載の方法。
【発明の詳細な説明】
【０００１】
【発明の背景】
本発明は制御論理に関するものである。より具体的に述べると、本発明は制御論理のゲート式グループ化に関するものである。
【０００２】
従来、制御用電子工学の分野において、不適切なゲート駆動を防止するためのロックアウト装置及びその他の装置を提供するために広範なアルゴリズムの開発がなされている。特に、電力用電子工学の分野において、電力変換器のシリコン制御整流器の不適切なゲート駆動を防止するためのアルゴリズムによる方式が用いられている。さらに、電気的差動インターフェース、光学式結合装置及び光学繊維インターフェースを含む高ノイズ排除性信号伝送技術も用いられている。さらに、ノイズを低減するために電力変換システムのゲート・パルス増幅器部分にアナログ・フィルタが使用されている。
【０００３】
【発明の概要】
しかしながら、ゲート・パルス増幅器カードに関連した電力レベルが高いので多量のディジタル論理の使用は一般に避けられている。さらに、ゲート・パルス増幅器カードに印加される信号は、ゲート・パルス列ではなくゲート・イネーブル信号である場合が多い。この方式では、イネーブル信号がアクティブである期間中にパルス列を発生するためにゲート・パルス増幅器カード上に論理装置が必要とされる。この方式は伝送媒体に関して帯域幅及び波形要件を低減するが、多変換器環境においてゲート駆動のスキュー（ｓｋｅｗ）を招く恐れがある。その上、ゲート入力信号がオン状態にし損なった場合、変換器の誤ったゲート駆動及びゲート・パルス増幅器カードでの過大な電力消費が生じる恐れがある。
【０００４】
本発明によるシステム及び方法はゲート制御論理をグループ化する。このグループ化したゲート制御論理は電力変換システムに適用することができる。しかしながら、本発明のグループ・ゲート制御論理システム及び方法は任意の制御システムに適用できることを理解されたい。例えば、機械式リレーのような複数の相互に排他的な出力、又は例えば照明装置を制御するシステムに、本発明の方法及びシステムを使用することができる。
【０００５】
具体的に述べると、論理装置はゲート・パルス制御システム内に付加される。ゲート・パルス制御システムは、入ってくるパルス列からノイズ・グリッチを濾波（フィルタ処理）し、また送出するパルスについて最小のオン及びオフ時間を与える。さらに、ゲート状態機械を使用することにより、ゲート・パルス制御システムのタイミング及びフィルタ処理を特定の用途の環境に基づいて修正することができる。
【０００６】
本発明のこれらの及び他の特徴は、以下の「好ましい実施形態の詳しい説明」に記載され、或いはその記載から明らかである。
【０００７】
【発明の実施の形態】
以下に、添付の図面を参照して本発明の好ましい実施形態を説明する。
【０００８】
グループ化したゲート制御論理により、一グループ内の１つ以上の入力を任意の所与の時点にアクティブにすることができる。一グループ内の一入力信号が一旦アクティブになると、同じグループで受ける他の全てのパルス列をロックアウトすることができる。従って、ゲート装置のノイズ余裕を調整することができ、且つ複数の入力信号のうちの１つが不完全であった場合に付加的なレベルの保護が得られる。
【０００９】
図１は、グループ化ゲート制御論理システムの代表的な実施形態を示す。具体的に述べると、グループ・ゲート制御論理システムは、制御システム１００と、ゲート・パルス制御システム２００と、被ゲート・パルス作動型システム（ゲート・パルスで作動されるシステム）３００と、オプションの帰還ループ７５を有しており、これらは全てリンク５０によって相互接続されている。
【００１０】
リンク５０は、任意の有線又は無線のリンク、或いは、接続される要素間で電子データを伝送することのできる任意の他の既知の要素又は将来開発される要素であってよい。さらに、リンク５０は、直接接続、分散型ネットワーク、例えば、イントラネット、局部領域ネットワーク、都市領域ネットワーク、広域ネットワーク、衛星通信ネットワーク、赤外線通信ネットワーク、インターネット、光ファイバ又は光ファイバ混成ネットワークなどの任意の１つ又はそれらの組合せであってよい。
【００１１】
制御システム１００は、論理レベルのゲート・パルス情報を発生又は転送する任意の制御システムであってよい。具体的に述べると、制御システム１００は、ソフトウエアで駆動されるシステム、ハードウエアで駆動されるシステム、又は専用の論理レベル・ゲート・パルス発生装置であってよい。一般的に云えば、論理レベルのゲート・パルス制御信号を発生及び／又は転送することのできる任意の装置が本発明のシステム及び方法に関して等しくよく動作する。
【００１２】
制御システム１００は、１つ以上のリンク５０を介して１つ以上の制御信号をゲート・パルス制御システム２００へ転送する。ゲート・パルス制御システム２００は、制御システム１００からのグループ化した一組の制御信号入力を分析することによって、ゲート・パルス出力制御信号を被ゲート・パルス作動型システム３００へリンク５０を介して供給する。従って、ゲート・パルス制御システム２００は、被ゲート・パルス作動型システム３００へ分配する前に、制御システム１００からの複数の入力制御信号を処理する。
【００１３】
オプションの帰還ループ７５は、当該分野で周知のように、被ゲート・パルス作動型システム３００から制御システム１００へ帰還情報を供給するために使用することができる。例えば、電力変換システムでは、帰還情報としては、変換器出力電圧や電流、電力スイッチング装置の導通状態など、システムの制御及び診断に使用することのできる任意の情報が挙げられる。
【００１４】
図２は、単一入力ゲート制御論理回路の代表的な実施形態を示す。具体的に述べると、このシステムは入力システム１０と、パルス「オン」時間制御部２０と、パルス「オフ」時間制御部３０とを有している。
【００１５】
入力フィルタ１０がゲート入力を受け取る。このゲート入力信号はパルス「オン」時間制御部２０及びパルス「オフ」時間制御部３０によって処理された後、ゲート出力として送出される。多入力システムの場合、一般的なシステムで必要とされることのある他のゲート入力とは独立に、各ゲート入力について図２に示したシステムの複製が必要となる。従って、各ゲート入力は、他のゲート回路と相互作用することなく、調整し増幅した後で、そのそれぞれの装置へ出力される。しかしながら、図２に示すような各ゲート・チャンネルに独立にディジタル論理を適用すると、各ゲート入力について別個の論理が必要になる。
【００１６】
図３は、本発明の第１の実施形態によるグループ化ゲート制御論理システムの簡略化したブロック図である。具体的に述べると、ゲート・パルス制御システム２００が複数のゲート入力を受け取る。これらのゲート入力は、例えば、エッジ検出器、フィルタ、出力パルス・オン／オフ時間制御部、ロックアウト論理回路、又は他の波形成形及び信号制御機能部などの作用を受けて処理することができる。複数のゲート入力は全て単一のゲート・パルス制御システム２００によって制御され処理されるので、必要とされる論理の量が低減する。
【００１７】
図４は、ゲート・パルス制御システム２００の代表的な実施形態を示す。具体的に述べると、ゲート・パルス制御システム２００は、複数の制御信号入力２１０〜２１４と、複数の同期回路２２０〜２２４と、複数のオア回路２５０〜２５４と、複数のゲート状態機械２３０〜２３４と、複数のゲート・パルス出力２４０〜２４４と、オア・ゲート２６０と、カウンタ２５０と、ゲート・ディスエーブル入力２６５とを有する。
【００１８】
図４のゲート・パルス制御システム２００は３つの入力及び３つの出力を有しているが、入力及び出力の数はゲート・パルス制御システムを具現する特定の動作環境に基づいて変えられることが理解されよう。例示を簡単にするために、一組３個の入力及び出力と、対応するゲート状態機械回路が、図４に示されている。従って、追加の制御信号入力の各々については、各制御信号入力／出力部についての論理装置を複製すればよい。
【００１９】
マスタ・クロック（図示していない）がゲート・パルス制御システム２００全体にわたるクロック動作を制御する。従って、各ゲート入力２１０〜２１４は、それぞれフリップフロップのような同期回路２２０〜２２４によりクロックと同期化する。この同期化により、入力がシステム・クロックのエッジ近くで遷移したとしても、下流側の全ての論理装置がゲート入力から同じ値を受け取ることができるようになる。同期化の後、各々の制御信号入力はそのそれぞれのゲート状態機械２３０〜２３４へ転送される。これらのゲート状態機械２３０〜２３４はゲート・パルス出力を制御する。図示の３つのゲート状態機械２３０〜２３４はカウンタ２５０と連絡する。カウンタ２５０は、立上り及び立下りエッジ入力フィルタを達成し且つ出力オン及びオフ時間信号幅を調時するために必要なタイミング機能を実行する。
【００２０】
ゲート・ディスエーブル入力２６５は、１つ以上の故障の論理装置から受け取るゲート信号を無効にするために使用される。例えば、無効にされるゲート信号は、温度制御回路、フォールト型論理遠隔センサ、グローバル・ロックアウト、保守用インターロック、又は電源装置監視装置などから来るものである。
【００２１】
図５は、ゲート・パルス制御システム２００の動作を示す。具体的に述べると、状態機械は図４のゲート状態機械２３０〜２３４の動作を表す。この代表的な実施形態では、３つの制御信号入力と３つのゲート・パルス出力があるので、各々のゲート状態機械２３０〜２３４は３バイトのみ必要とする。状態機械の起こり得る８つの状態は、バイトについての通常の二進コードを使用して、０〜７の番号が付けられ、状態５〜７は使用されない。従って、図５には、状態機械の５つの有効な状態と、一状態から別の状態への遷移が生じるのに必要な論理条件とが示されている。
【００２２】
動作について説明すると、状態機械は状態０にある。ゲート状態機械のゲート入力が「高」レベルになったとき、グローバル・ゲート信号無効化がセットされていない場合、又はこのゲート・グループ内の他の状態機械の１つが既にカウンタを使用していない場合、状態機械は状態１に遷移する。いずれかの状態機械が状態０でないとき、すなわち、０より大きい状態であるとき、カウンタ２５０はイネーブルされる。状態機械が状態０を出るやいなや、この状態機械はカウンタをイネーブルし、且つグループ内の他の状態機械をロックアウトして、他の状態機械がカウンタを使用しないように又は状態０から出て行かないようにする。
【００２３】
状態１はゲート入力フィルタを構成する。状態機械は、カウンタの計数が所定の時間に達するまでは、通常は状態１に留まる。しかしながら、ゲート入力がグリッチであった場合、又はこの状態にある間にグローバル・ゲート信号無効化がアクティブになった場合、状態機械は状態０にリセットされて、再開始する。さらに、別のゲート入力がそのそれぞれの状態機械を全く同時に状態１に遷移させた場合、両方の状態機械はそれらのカウンタのビジー入力が「真」になると判断する。これにより、両方の状態機械は状態０に戻される。このようにして、図４に示す論理装置の組合せは、一グループ内の唯一つのゲートだけが最終的にゲート動作するように保証する。例えばノイズ・グリッチや信号エラーなどにより、複数のゲート入力を同時に受け取った場合、状態機械は、唯一つのゲート入力が「真」に留まるまで、状態０と状態１との間を振動する。
【００２４】
状態機械は、所定の時間にわたって状態１に留まると、状態４に遷移する。図５は、例えば、カウンタが１から１６まで増数計数している間、状態１に留まっていることを示している。状態４の間に、ゲート出力「オン」時間が決定される。状態５〜７は使用されないので、状態４は、３ビット状態機械のビット２が使用される唯一の有効な状態である。従って、状態機械のビット２がゲート出力として直接に使用され、ハードウエアに基づいた具現化において要求される論理動作を更に低減する。状態機械が一旦状態４になると、図示のように状態４、２及び３を通るシーケンスを完成することによってのみ状態０に戻ることが出来る。状態機械は、所定の時間がカウンタ上で経過するまで、例えば、図示例ではカウントが１６から１７６に達するまで、状態４に留まり、これにより所要のゲート・パルス幅が得られ且つ尖ったパルスを生じさせないことを保証する。次いで、状態機械は状態２に遷移し、そこで、カウンタを監視して、必要とされる所定の「オフ」時間が設定されることを保証する。図５では、９ビットカウンタが１７７から５１１まで計数して、０へ戻り、次いで１４４まで計数することにより、オフ時間を決定することを示している。最後に、状態機械は状態３で待機して、ゲート入力が所定の時間までに０に戻れるように保証する。この時点で、状態機械は状態０に戻り、カウンタ資源を開放して、ゲート・グループ内の他の状態機械によって使用できるようにする。
【００２５】
特定のハードウエアの実施形態では、時たま、電気ノイズや電源装置のグリッチが、論理動作を妨害して、状態機械のビットを不使用の状態５〜７へ遷移させることがある。この場合、図５は、例えば、有効な状態０へ戻すことによって、論理動作が自動的に回復することを示している。
【００２６】
図６は、シリコン制御整流器型電源回路に使用するために変形したゲート・パルス制御システムの代表的な実施形態を示す。具体的に述べると、装置は、制御用電子装置１１００と、ゲート・パルス・カード１２００と、電力変換器１３００とを有する。さらに、装置は、ライン・ドライバ１１１０と、交流電源１３１０と、リンク５０とを有する。
【００２７】
ゲート・パルス・カード１２００は、ライン受信器１２１０と、フィルタ処理及びロックアウト論理装置１２２０と、ゲート・パルス増幅装置１２３０とを有する。電力変換器１３００は複数のシリコン制御整流器１３２０を有する。
【００２８】
このように、図６は電力変換システムの典型的な構成部品の代表的な実施形態を示している。制御用電子装置１１００は、電力変換器１３００内の電力半導体装置を制御するのに必要なゲート駆動パターンを決定する。制御用電子装置１１００が電力変換器１３００と同じ場所にないときは、ライン・ドライバ１１１０、ライン受信器１２１０及び関連するリンク５０のような構成部品を追加することが必要なこともある。フィルタ処理及びロックアウト論理装置１２２０は、前に説明したゲート・パルス制御システム２００に匹敵するものである。しかしながら、ゲート・パルス制御システム１２２０は、電力変換器１３００に対して６個の制御入力及び６個のゲート・パルス出力を持つこの特定の代表的な実施形態で使用するために変形されている。従って、フィルタ処理及びロックアウト回路１２２０によってフィルタ処理及びロックアウト論理を実行した後、制御信号をゲート・パルス増幅装置１２３０へ転送する。これらの信号は、次いで、電力変換器１３００を駆動するのに必要なレベルまで増幅される。
【００２９】
例示の目的のために、電力変換器１３００は、６個のシリコン制御整流器１３２０で構成された三相交流−直流変換器として示されている。しかしながら、当業者には、本書で開示した基本概念を改変して、図示の変換器以外の様々な他の変換器方式を構成し得ることが理解されよう。図６に示す電力変換システムの場合、６個のシリコン制御整流器が使用されている。ゲート・パルス・カード１２００に供給されるゲート入力はほぼ１２マイクロ秒の幅であり、これらのパルスはほぼ２２ｋＨｚの速度で印加される。従って、１マイクロ秒未満の幅のグリッチはゲート出力に生じさせるべきではない。ゲート・パルス変成器を飽和させることなく適切なゲート・パルスを保証するため、有効なゲート出力は１０マイクロ秒の幅にし、それに続くオフ時間は少なくとも３０マイクロ秒にすべきである。入力が「オン状態に固着」する場合の信頼性のために、出力パルスが発生された後、入力は次の入力パルスを受ける前に少なくとも１マイクロ秒にわたって低レベルにしていなければならない。負荷分担のために、ゲート・パルス・カード及びディジタル論理装置に起因する複数の電力変換器相互間のスキューは１００ナノ秒未満にすべきである。
【００３０】
図４及び図６は、電力変換器１３００の３個の上側シリコン制御整流器のゲート信号についてのこれらの要件を具現するために使用される装置を示している。この論理装置は３個の下側の信号のために複製される。この代表的な実施形態では、１６ＭＨｚのクロックが使用される。１６ＭＨｚのクロックは６２．５ナノ秒の周期を持つ。論理装置及び設計の全てがこの速度で動作するので、全てのゲート・パルス・カード１２００は６２．５ナノ秒以内の同期化され、従って１００ナノ秒のスキュー要件を満足する。前に述べたように、各ゲート入力はフリップフロップを介してクロックに同期している。従って、全ての下流側の論理装置は、入力の遷移がシステム・クロックのエッジ近くであるときでも、ゲート入力から同じ値を受け取る。３つの同期化したゲート入力の各々は、それ自身のゲート状態機械に供給され、該ゲート状態機械はゲート出力を形成する。３つの状態機械は単一のカウンタを共有し、該カウンタは、立上り及び立下りエッジ入力フィルタ並びに出力オン時間及びオフ時間信号の幅について必要な全てのタイミング機能を実行する。この代表的な実施形態では、５１２の状態を持つ９バイトのカウンタが使用される。これは、１６ＭＨｚで動作するので、カウンタに最大３２マイクロ秒までの時間長を与え、この時間長は指定された時間遅延の全てのために充分である。
【００３１】
図６に示す６個のシリコン制御整流器の電力変換回路の場合、各ゲート入力は、同期化のための１つのフリップフロップと、状態機械のための３つのフリップフロップを必要とする。２つのグループの９バイトのカウンタの各々のために９個のフリップフロップが必要とされる。従って、この代表的な実施形態では、設計全体が４２個のフリップフロップと関連する組合せの論理装置とによって具現化される。
【００３２】
図７は、本発明に従ってグループ化したゲート入力を使用する方法を示す。詳しく述べると、制御はステップＳ１００で開始して、ステップＳ１１０へ進む。ステップＳ１１０で、ゲート信号を受け取る。次いで、ステップＳ１２０で、２つ以上のゲート信号を同時に受け取ったかどうか判定する。もし２つ以上のゲート信号を同時に受け取った場合、制御は分岐してステップＳ１１０へ戻る。そうでない場合は、制御はステップＳ１３０へ進む。
【００３３】
ステップＳ１３０で、ゲート無効化がセットされているかどうか判定する。ゲート無効化がセットされていた場合、制御は分岐してステップＳ１１０へ戻る。そうでない場合は、制御はステップＳ１４０へ進む。
【００３４】
ステップＳ１４０で、ゲート・グループが既に使用中であるかどうか判定する。ゲート・グループが使用中である場合、制御は分岐してステップＳ１１０へ戻る。そうでない場合は、制御はステップＳ１５０へ進む。
【００３５】
ステップＳ１５０で、カウンタをイネーブルし、他の状態機械をロックアウトする。次に、ステップＳ１６０で、計数を開始する。次いで、ステップＳ１７０で、受け取った入力がグリッチであるかどうか判定する。受け取った入力がグリッチである場合、制御は分岐してステップＳ１１０へ戻る。そうでない場合は、制御はステップＳ１８０へ進む。
【００３６】
ステップＳ１８０で、ゲート無効化がアクティブになっているかどうか判定する。ゲート無効化がアクティブになっていた場合、制御は分岐してステップＳ１１０へ戻る。そうでない場合は、制御はステップＳ１９０へ進む。
【００３７】
ステップＳ１９０で、ゲート「オン」時間を設定する。次に、ステップＳ２００で、ゲート「オフ」時間を設定する。次いで、ステップＳ２１０で、ゲート入力が０に戻す。そこで、制御はステップＳ２２０へ進む。
【００３８】
ステップＳ２２０で、カウンタを解放する。次いで、制御はステップＳ２３０へ進み、そこで制御シーケンスは終了する。
【００３９】
図１及び図３〜６に示されているように、グループ化ゲート制御論理システムはプログラマブル論理装置で具現化するのが好ましい。しかしながら、グループ化ゲート制御論理システムは、シングル・プログラム汎用コンピュータ、セパレート・プログラム汎用コンピュータ、専用コンピュータ、プログラム内蔵マイクロコンピュータ又はマイクロプロセッサ及び周辺集積回路素子、ＡＳＩＣ又は他の集積回路、ディジタル・プロセッサ、ハードワイヤード電子装置又は論理回路、ＰＬＡ，ＰＬＤ，ＦＰＧＡ，ＰＡＬなどのようなプログラマブル論理装置、等々で具現化することができる。一般的には、図７に示す流れ図を具現化することの可能な有限状態機械及び／又は図５の状態機械を具現化することのできる任意の装置を使用して、グループ化ゲート制御論理システムを具現化することができる。
【００４０】
さらに、開示した方法は、様々なコンピュータ又はワークステーション・ハードウエア・プラットフォームで使用できるポータブル・ソース・コードを提供する環境でオブジェクト又はオブジェクト指向ソフトウエア開発手法を使用して、ソフトウエアで容易に具現化し得る。或いは、グループ化ゲート制御論理システムは、標準の論理回路又はＶＬＳＩ設計を使用して、ハードウエアで部分的に又は全体を具現化し得る。本発明によるシステム及び方法を具現化するためにソフトウエア又はハードウエアを使用するかどうかは、システムの速度及び／又は効率についての要件、特定の機能、及び利用している特定のハードウエア又はソフトウエア・システムやマイクロコンピュータ又はマイクロプロセッサ・システムに応じて決められる。とは云え、上述のグループ化ゲート制御論理システム及び方法は、任意の既知の又は将来開発されるシステムや構造、装置、及び／又はソフトウエアを使用して、コンピュータについての一般的な知識と、本書での機能的な説明とから、過度の実験を行うことなく、当業者によって、ソフトウエア又はハードウエアで容易に具現化することができる。更に、開示した方法は、プログラム内蔵汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、サーバ等で実行されるソフトウエアとして容易に具現化し得る。この場合、本発明のシステム及び方法は、専用グループ化ゲート制御論理システム、分散型ネットワークをベースとした制御システム、ＰＤＡインターフェースなどに埋め込まれるルーチンとしてサーバ又はグラフィックス・ワークステーション上に常駐する資源として、ＪＡＶＡ（商標）又はＣＧＩスクリプトのような、パーソナル・コンピュータ又はサーバに埋め込まれるルーチンとして具現化することができる。グループ化ゲート制御論理システムはまた、グラフィックス・ワークステーション又は専用グループ化ゲート制御論理システムのハードウエア及びソフトウエア・システムのような、ソフトウエア及び／ハードウエア・システムに、本システム及び方法を物理的に組み込むことによって、具現化することができる。
【００４１】
従って、本発明によってグループ化ゲート制御論理システム及び方法を提供した。本発明を好ましい実施態様について詳述したが、当業者には種々の置換、変更および変形をなし得ることは明らかである。従って、出願人は本発明の精神および趣旨の範囲内に入るこの様な全ての置換、変更および変形を包含するものとする。
【図面の簡単な説明】
【図１】
本発明によるグループ化ゲート制御論理システムの第１の実施形態を示す機能的ブロック図である。
【図２】
本発明による一つのゲート制御論理回路を示す機能的ブロック図である。
【図３】
本発明による図１のグループ化ゲート制御論理システムの簡略化したブロック図である。
【図４】
本発明による図１のゲート・パルス制御システムをより詳しく示す機能的ブロック図である。
【図５】
本発明による第１の実施形態に従った代表的な状態機械の論理図である。
【図６】
本発明によるグループ化したゲート制御論理の第２の実施形態を示す機能的ブロック図である。
【図７】
本発明に従ってゲート式制御論理をグループ化する方法の代表的な実施形態の概要を示す流れ図である。
【図１】
2004512800.tif 000003
【図２】
2004512800.tif 000004
【図３】
2004512800.tif 000005
【図４】
2004512800.tif 000006
【図５】
2004512800.tif 000007
【図６】
2004512800.tif 000008
【図７】
2004512800.tif 000009
【国際公開パンフレット】
2004512800.tif 000010
2004512800.tif 000011
2004512800.tif 000012
2004512800.tif 000013
2004512800.tif 000014
2004512800.tif 000015
2004512800.tif 000016
2004512800.tif 000017
2004512800.tif 000018
2004512800.tif 000019
2004512800.tif 000020
2004512800.tif 000021
2004512800.tif 000022
2004512800.tif 000023
2004512800.tif 000024
2004512800.tif 000025
2004512800.tif 000026
2004512800.tif 000027
2004512800.tif 000028
2004512800.tif 000029
2004512800.tif 000030
【国際公開パンフレット（コレクトバージョン）】
2004512800.tif 000031
【国際調査報告】
2004512800.tif 000032
2004512800.tif 000033
2004512800.tif 000034