(57)【要約】低電力で高性能な増幅器を可能にする相補技術によって低電力で低い雑音指数により高いインターセプトを行う、１つが高電圧構成で、１つが低電圧構成のクラスＡＢ（プッシュプル）増幅器の装置である。例示的実施形態において、本発明は入力信号を受取る第１の回路と、その入力信号のレベルをシフトする第２の回路と、その入力信号を増幅する第３の回路とを含んでいる。示されている実施形態において、第３の回路はプッシュプル構成で接続された第１および第２のトランジスタＱ３ およびＱ４ を含んでいる。特定の例示的な実施形態において、第１および第２のトランジスタＱ３ およびＱ４ はクラスＡＢ増幅器を形成するように接続され、第１のトランジスタＱ３ は第１のタイプであり、第２のトランジスタＱ４ は第２のタイプである。本発明の教示は、第１および第２の対称的な回路を有する差動増幅器で示されている。第１の回路は第１の差動入力信号を受取るための第１の端子と、その第１の差動入力信号のレベルをシフトする装置と、その第１の差動入力信号を増幅する回路とを備えている。その増幅回路は、プッシュプル構成で接続された第１および第２のトランジスタＱ３ およびＱ４ を含んでいる。第２の回路は、第２の差動入力信号を受取る第２の端子と、その第２の差動入力信号のレベルをシフトする装置と、その第２の差動入力信号を増幅する回路とを備えている。第２の差動入力信号を増幅する回路は、プッシュプル構成で接続された第３および第４のトランジスタＱ６ およびＱ５ を含んでいる。第１および第２の回路を結合するための装置が含まれている。例示的実施形態において、第１および第２のトランジスタＱ３ およびＱ４ はクラスＡＢ増幅器として接続され、第３および第４のトランジスタＱ６ およびＱ５ はクラスＡＢ増幅器として接続されている。この実施形態では、第１および第３のトランジスタＱ３ およびＱ６ はクラスＡ増幅器として接続され、第２および第４のトランジスタＱ４ およびＱ５ はクラスＡ増幅器として接続されている。しかしながら別の実施形態において、第１および第３のトランジスタＱ３ およびＱ６ はクラスＡＢ増幅器として接続され、第２および第４のトランジスタＱ４ およびＱ５ はクラスＡＢ増幅器として接続されている。【選択図】図２
2004529511.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受取る第１の回路（ＲＢ１）と、
前記入力信号のレベルをシフトする第２の回路（Ｑ１ ，Ｑ２ ）と、
前記入力信号を増幅し、プッシュプル構成で接続された第１および第２のトランジスタ（Ｑ３ およびＱ４ ）を含んでいる第３の回路とを含んでいる増幅器（１００） 。
【請求項２】
前記第１および第２のトランジスタ（Ｑ３ およびＱ４ ）はクラスＡＢ増幅器として接続されている請求項１記載の増幅器。
【請求項３】
前記第１のトランジスタ（Ｑ３ ）は第１のタイプであり、前記第２のトランジスタ（Ｑ４ ）は第２のタイプである請求項１記載の増幅器。
【請求項４】
前記第１および第２のトランジスタ（Ｑ３ およびＱ４ ）は前記第１のトランジスタ（Ｑ３ ）の出力端子が前記増幅器の出力端子に接続され、前記第２のトランジスタ（Ｑ４ ）の出力端子が前記増幅器の出力端子に接続されるように接続されている請求項３記載の増幅器。
【請求項５】
前記第２の回路は前記第２のタイプの第３のトランジスタ（Ｑ１ ）および前記第１のタイプの第４のトランジスタ（Ｑ１ ）を含んでいる請求項４記載の増幅器。
【請求項６】
前記第３のトランジスタ（Ｑ１ ）の出力端子は、第１の電流源を介して接地されている請求項５記載の増幅器。
【請求項７】
前記第３のトランジスタ（Ｑ１ ）の出力端子は、前記第２のトランジスタ（Ｑ４ ）の入力端子に接続されている請求項６記載の増幅器。
【請求項８】
前記第３のトランジスタ（Ｑ１ ）の入力端子は抵抗（ＲＦ ）を介して前記増幅器の前記出力端子に接続されている請求項７記載の増幅器。
【請求項９】
前記第３のトランジスタ（Ｑ１ ）の前記入力端子は前記第４のトランジスタ（Ｑ２ ）の入力端子に接続されている請求項８記載の増幅器。
【請求項１０】
前記第４のトランジスタ（Ｑ２ ）の出力端子は前記第１のトランジスタ（Ｑ３ ）の入力端子に接続されている請求項９記載の増幅器。
【請求項１１】
前記第１のタイプはＰＮＰであり、前記第２のタイプはＮＰＮである請求項３記載の増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路およびシステムに関する。とくに、本発明は、通信受信機において使用される中間周波数増幅器に関する。
【０００２】
【従来の技術】
電力消費量は、電子回路およびシステムの、とくに通信システム中で使用される受信機の設計および動作の重大な考慮事項である。通常、通信受信機ではクラスＡ増幅器が使用される。クラスＡ増幅器では単一の導電型トランジスタが使用される。信号電流を負荷に供給するために、大量の直流（ＤＣ）電流が必要である。これは、クラスＡ増幅器において最大負荷信号電流が直流バイアス電流に対して制限されるためである。プッシュプル動作において、負荷信号電流は直流バイアス電流の２倍に制限される。これは事実上、並列の２個のクラスＡ段の対称的な動作の結果である。負荷信号電流は、２個のクラスＡ増幅器からの大きさが等しいが、反対の信号電流によってプッシュプル動作で供給される。したがって、プッシュプル増幅器に対する直流バイアス電流は、同じ負荷信号電流を生成するためにクラスＡ増幅器の直流バイアス電流の半分にすることができる。この一例として、上方のクラスＡのＰＮＰ増幅器の負荷信号電流が＋ｉ／２だけ増加した場合、下方のクラスＡのＮＰＮ増幅器の信号電流は＋ｉ／２だけ減少し、それによってプッシュプル動作が生じる。
【０００３】
【発明が解決しようとする課題】
残念ながら、クラスＡ増幅器は、雑音および３次のインターセプト（ｉｎｔｅｒｃｅｐｔ） （歪み相互変調積）に対する現在の性能要求を達成するために大量の電力を消費する。
【０００４】
したがって、ベースバンドから１５０ＭＨｚまでの中間周波数（ＩＦ）で低電力動作を行う改善された設計の増幅器が技術的に必要とされている。
【０００５】
【課題を解決するための手段】
本発明は、低電力で低い雑音指数により高いインターセプトを行う、１つが高電圧構成であり、１つが低電圧構成であるクラスＡＢ（プッシュプル）増幅器を使用する。この相補技術は低電力で高性能な増幅器を可能にする。
【０００６】
例示的な実施形態において、本発明は入力信号を受取る第１の回路と、その入力信号のレベルをシフトする第２の回路と、その入力信号を増幅する第３の回路とを含んでいる。示されている実施形態において、第３の回路はプッシュプル構成で接続された第１および第２のトランジスタＱ３ およびＱ４ を含んでいる。第１のトランジスタＱ３ は第１のタイプであり、第２のトランジスタＱ４ は第２のタイプである。特定の例示的な実施形態において、第１および第２のトランジスタＱ３ およびＱ４ はクラスＡＢ増幅器を形成するように接続されている。
【０００７】
本発明の教示は、第１および第２の対称的な回路を有する差動増幅器で示されている。第１の回路は第１の差動入力信号を受取るための第１の端子と、その第１の差動入力信号のレベルをシフトする装置と、その第１の差動入力信号を増幅する回路とを備えている。その増幅回路は、プッシュプル構成で接続された第１および第２のトランジスタＱ３ およびＱ４ を含んでいる。第２の回路は、第２の差動入力信号を受取るための第２の端子と、その第２の差動入力信号のレベルをシフトする装置と、その第２の差動入力信号を増幅する回路とを備えている。第２の差動入力信号を増幅する回路は、プッシュプル構成で接続された第３および第４のトランジスタＱ６ およびＱ５ を含んでいる。第１および第２の回路を結合するための装置が含まれている。
【０００８】
例示的な実施形態において、第１および第２のトランジスタＱ３ およびＱ４ はクラスＡＢ増幅器を形成するためにプッシュプル構成でクラスＡ増幅器として接続されている。同様に、第３および第４のトランジスタＱ６ およびＱ５ はクラスＡＢ増幅器を形成するためにプッシュプル構成でクラスＡ増幅器として接続されている。この実施形態では、第１および第３のトランジスタＱ３ およびＱ６ はクラスＡ増幅器として接続され、第２および第４のトランジスタＱ４ およびＱ５ はクラスＡ増幅器として接続されている。しかしながら別の実施形態において、第１および第３のトランジスタＱ３ およびＱ６ はクラスＡＢ増幅器として接続され、第２および第４のトランジスタＱ４ およびＱ５ はクラスＡＢ増幅器として接続されている。
【０００９】
本発明は、理想的には５０オームである特性インピーダンスで良好なＩＰ３ （３次の相互変調積）性能、低い雑音指数および低い電力消費量を実現する。これらの利点は、真に相補的なＮＰＮおよびＰＮＰ装置が使用されることによって提供される。その結果、プッシュプルアーキテクチャのクラスＡＢ動作は、これまで達成可能であったものを越える周波数範囲に拡張されることができる。これによって、多くの適用に関連した問題が解決され、さらに高い周波数範囲の使用が可能になる。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して例示的な実施形態および適用を説明し、本発明の利点を開示する。
本発明はここにおいて特定の適用に対する例示的な実施形態を参照して記載されているが、本発明はそれに限定されないことを理解しなければならない。当業者は、本発明の技術的範囲内の付加的な修正、適用および実施形態、ならびに本発明が非常に有用な付加的分野を認識するであろう。
図１は、通常の設計および構成のＩＦ増幅器において現在使用されている典型的なクラスＡ増幅器の簡単化された回路図である。増幅器１０’ は、縦続接続された第１および第２のＮＰＮ型トランジスタＱ１’およびＱ２’を含んでいる。各トランジスタはエミッタ抵抗Ｒｅ を有している。第１のトランジスタＱ１’は電圧源Ｖｃｃに接続されている。第２のトランジスタＱ２’は、フィードバック抵抗ＲＦ が接続されているノードにおいてコレクタ抵抗Ｒｃ を介して電圧源Ｖｃｃに接続されている。それによってフィードバック抵抗ＲＦ は第２のトランジスタＱ２’のコレクタを第１のトランジスタＱ１’のベースに接続する。
【００１１】
図１のクラスＡタイプの増幅器１０’ は典型的に５０オームの整合された増幅器であり、この増幅器は高い３次のインターセプトを行うために大きな電力を消費する。クラスＡアーキテクチャでは、それがシングルエンド・差動変換器に構成された場合に、高電力および高雑音指数という犠牲を伴って高い３次のインターセプト性能が提供される傾向がある。
【００１２】
図２は、本発明の教示によるクラスＡＢ動作を行うようにプッシュプル（クラスＡＢ）構成でクラスＡ増幅器により構成されたシングル・差動または差動・差動変換回路の簡単化された回路図である。このシステム１００ は、第１の入力端子Ｖｉｎ＋ に関してエミッタフォロワ構成で配置されたＮＰＮトランジスタＱ１ およびＰＮＰトランジスタＱ２ を含んでいる。すなわち、Ｑ１ のベースはＱ２ のベースに接続されている。第１のトランジスタＱ１ のコレクタは、電圧源Ｖｃｃに接続されている。示されている実施形態において、Ｖｃｃは５ボルトである。
【００１３】
トランジスタＱ１ のエミッタは、第１の電流源Ｉ１ を通って接地端子に接続されている。バイアス抵抗ＲＢ１はトランジスタＱ１ のベースとベース電圧源ＶＢ との間に接続されている。電圧ＶＢ は回路１００ に対して共通モードの直流レベルを設定する。フィードバック抵抗ＲＦ はトランジスタＱ２ のベースと出力端子との間に接続されている。フィードフォワード抵抗ＲＦ は、所望のインピーダンス（たとえば５０オーム）で整合するように入力インピーダンスＺｉｎおよび出力インピーダンスＺｏｕｔ を設定する。トランジスタＱ２ のエミッタは第２の電流源Ｉ２ を通って電圧源Ｖｃｃに接続されている。Ｑ２ のコレクタは接地されている。
【００１４】
図２に示されているように、トランジスタＱ２ およびＱ１ のエミッタは第３および第４のトランジスタＱ３ およびＱ４ のベース端子にそれぞれ接続されて、レベルシフトを行う。示されている実施形態において、トランジスタＱ３ のエミッタは第３の電流源Ｉ３ を介してＶｃｃに接続されている。同様に、トランジスタＱ４ のエミッタは第４の電流源Ｉ４ を介して接地端子に接続されている。
【００１５】
回路１００ は完全に対称的な平衡のとれたものである。すなわち、回路１００ の第２の半分は第１の半分の鏡像であり、トランジスタＱ３ とＱ６ との間およびＱ４ とＱ５ との間にそれぞれ接続された第１および第２のエミッタ抵抗Ｒｅ１およびＲｅ２によって第１の半分に接続されている。当業者は、この回路の各半分の設計が新しいものであり、またその対称的な構造が新しい差動増幅器の設計を可能にすることを認識するであろう。
【００１６】
回路１００ の第２の半分は、プッシュプル構成で接続されたトランジスタＱ５ およびＱ６ を含んでおり、トランジスタＱ５ はＮＰＮ型であり、トランジスタＱ６ はＰＮＰ型である。トランジスタＱ７ およびＱ８ は、エミッタフォロワ構成で接続され、トランジスタＱ１ およびＱ２ のようにレベルシフトを行う。第２の入力端子Ｖｉｎ− は整合されたインピーダンス（たとえば５０オーム）で終端されていてもよく、回路１００ はシングル・差動変換器として動作する。その代り、第２の入力端子Ｖｉｎ− は差動的に駆動されてもよく、回路１００ は差動・差動増幅器として動作する。
【００１７】
シングルエンド入力に関して、他方の入力は浮遊状態のままにされるか、あるいは接地端子に交流結合された５０Ωインピーダンスを有することができる。ＰＮＰおよびＮＰＮ差動対中のＲｅ は、増幅器がシングルエンドモードで駆動された場合、差動動作へのシングルエンド入力が発生することを可能にする。回路の利得は、以下の歪み仕様を考慮して以下の関係にしたがって設定される。線形の大信号モデルまたはハイブリッドπの小信号モデルを使用することによって、図１中のクラスＡ増幅器および図２のプッシュプル増幅器に対する電圧利得が決定されることができる。図１中のクラスＡ増幅器に対する電圧利得は、
ｖＯＵＴ ／ｖＩＮ＝ＲＬ ／ＲＥ                  ［１］
であるように決定される。ここでＲＬ は出力における抵抗負荷であり、ＲＥ はそのトランジスタに対する縮退（ｄｅｇｅｎｅｒａｔｉｏｎ）抵抗である。同様に、図２のプッシュプル増幅器に対する電圧利得は、
ｖＯＵＴ ／ｖＩＮ＝２（ＲＬ ／ＲＥ ）            ［２］
である。ここで、ＲＬ は出力における抵抗負荷であり、ＲＥ はクラスＡ差動増幅器に対する縮退抵抗である。両方の利得ファクタは、図２中の増幅器が上方および下方差動増幅器から対称的にプッシュプル信号電流動作を行うことから得られる。これによって単一のクラスＡ増幅器の２倍の信号電流が発生する。当業者は簡単な方法で上記の利得の式を導くことが可能である。
【００１８】
上記から明らかなように、当業者がＲｅ１，２およびＲＦ を設定して、回路１００ の利得および歪みならびに入力および出力インピーダンス整合を定めてもよい。ＲＢ１は、入力をバイアスするために必要なバイアス電圧になる高い値を有する抵抗である。ＲＢ１の値は回路１００ の入力インピーダンスよりはるかに高いように選択され、電圧ＶＢ に関して選択された値となる。
【００１９】
Ｑ３ およびＱ６ はクラスＡ差動対であり、Ｑ４ およびＱ５ はクラスＡ差動対であることを認識すべきである。電流源Ｉ１ ，Ｉ２ ，Ｉ７ およびＩ８ は、クラスＡ差動対を駆動するのに十分に大きいように選択されたエミッタフォロワ電流源である。電流源Ｉ３ ，Ｉ４ ，Ｉ５ およびＩ６ は、所定の適用に必要な雑音および歪み性能特性に依存する。当業者は、所定の適用の要求を満足させるように電流源の大きさを設定することができる。
【００２０】
示されている実施形態において、増幅回路１００ は５０オームのシステムとして設計されている。したがって、差動入力および出力インピーダンスは１００オームである（差動）。これによって、標準的な５０オームのインターフェースへの直接接続が可能になり、この適用のために現在販売されているある装置の場合のように入力および出力インターフェースでインピーダンス変換をすることが不要になる。
【００２１】
本発明は、理想的には５０オームであるインピーダンスで良好なＩＰ３ （３次の相互変調積）性能、低い雑音指数および低い電力消費量を実現する。他の増幅器は、高いインピーダンスのインターフェース（１００乃至２００Ω）を使用することもまた認識しなければならない。これは、低電力で良好な歪み性能を達成するために行われる。本発明のアーキテクチャは、低い（標準的な）５０オームのインターフェースを使用しながら低電力および良好な歪み性能を達成する。これらの利点は、ＮＰＮおよびＰＮＰ装置が真に相補的な装置であることによって与えられる。その結果、プッシュプルアーキテクチャのクラスＡＢ動作は、これまで達成可能であったものを越える周波数範囲に拡張されることができる。これによって、多くの適用に関連した問題が解決され、もっと高い周波数範囲の使用が可能になる。
【００２２】
当業者に明らかになるように、Ｑ３ およびＱ４ はプッシュプル構成で配置されて、それ故クラスＡＢ増幅器を含んでいる。すなわち、第１の入力端子Ｖｉｎ＋ は高くなり、Ｑ４ 中の電流は増加し、Ｑ３ 中の電流は減少する。Ｑ３ およびＱ４ が寸法および性能特性において等しく整合された装置ならば、各トランジスタ中の電流はその合計の正確に半分となる。トランジスタＱ３ およびＱ４ からの信号電流が負荷抵抗に与える影響によって、振幅が等しくなり、極性が逆になる。これがプッシュプル動作を規定する。たとえば、出力電圧が高くなったとき、トランジスタＱ３ 中の全電流は出力信号電流の１／２だけ増加し、トランジスタＱ４ 中の全電流は出力信号電流の１／２だけ減少する。このようにして、Ｑ３ およびＱ４ の信号電流の関係は、振幅が等しく、位相が逆である。これらの等しいおよび逆の信号電流が構成的に結合して出力信号電流を生成する。
【００２３】
したがって、出力電流ΔＩを得るために、ΔＩの半分の定常（ｓｔａｎｄｉｎｇ）電流があれば、所望の信号電流ΔＩが生成される。図１中のクラスＡ増幅器に対しては、最大の信号電流はその増幅器中の直流の静止（または定常）電流に等しい。すなわち、
ΔＩ（ｍａｘ） ＝ＩＤＣ              ［３］
図２中のプッシュプル増幅器に関しては、その最大信号電流はクラスＡＢ動作のために以下のようになる：
［ΔＩ（ｍａｘ） ／２］＝ＩＤＣ      ［４］
または  ΔＩ（ｍａｘ） ＝２ＩＤＣ          ［５］
【００２４】
上記から、図１および２中のクラスＡおよびプッシュプル増幅器に対する最大信号電流が等しい場合には、
ＩＤＣ（クラスＡ）＝２ＩＤＣ（プッシュプル）    ［６］
であり、したがって同じ最大信号電流が得られることが認識できる。当業者は上記の式を簡単に導くことが可能である。
【００２５】
クラスＡ構成では、２倍の定常電流が必要になる（すなわち、トランジスタの遮断を避けるために２×ΔＩ／２＝ΔＩが要求される）。これは、本発明に関連した有効な電力節約を考慮している。上述したように、Ｑ３ およびＱ６ はクラスＡ差動対であり、Ｑ４ およびＱ５ がクラスＡ差動対である。しかしながら、Ｑ４ に対するＱ３ およびＱ５ に対するＱ６ の関係がもっと重要である。これらの各対はクラスＡＢ構成で配置されている。電源Ｖｃｃに関してさらに高いヘッドルームが可能ならば、差動対もまたクラスＡＢ動作に同調されることができる。以下、図３を参照してこれを説明する。
【００２６】
図３は本発明の教示によるクラスＡＢ増幅器により構成されたシングル・差動または差動・差動変換回路の別の実施形態の簡単化された回路図である。図３の増幅器２００ は以下の２点をのぞいて図２の増幅器１００ に類似している：
（１）レベルシフトトランジスタＱ９ ，Ｑ１０，Ｑ１３，Ｑ１４，Ｑ１７，Ｑ１８，Ｑ１９およびＱ２０および関連した電流源Ｉ９ ，Ｉ１０，Ｉ１３，Ｉ１４，Ｉ１７，Ｉ１８，Ｉ１９およびＩ２０がそれぞれ追加されている
（２）電流源Ｉ３ ，Ｉ６ ，Ｉ４ およびＩ５ がプッシュプルトランジスタＱ１１，Ｑ１２，Ｑ１５およびＱ１６によりそれぞれ置換されている。したがって、クラスＡ差動対Ｑ３ ，Ｑ６ およびＱ４ ，Ｑ５ を使用する代りに、クラスＡＢ動作がプッシュプル構造内において行われる。すなわち、図２の電流源はトランジスタおよびＲｅ１，２を通って直流電流に導かれることのできる信号電流の量を制限するので、Ｑ３ ，Ｑ６ およびＱ４ ，Ｑ５ はこの電流源を使用することによってクラスＡ装置となるためである。図３では、トランジスタＱ１１，Ｑ１２，Ｑ１５およびＱ１６の使用によりＱ３ ，Ｑ６ およびＱ４ ，Ｑ５ をクラスＡＢ装置にしている。これは、電流を制限する原因が取り除かれて、トランジスタおよび縮退抵抗Ｒｅ１，２を通って直流電流に導かれることのできる信号電流量が対称的な装置の場合の直流電流の２倍になるためである。
【００２７】
クラスＡＢ段のエミッタにおいて、Ｒｅ１，２を通って導かれることのできる信号電流はΔＩＥ である。トランジスタ中の直流（または静止あるいは定常）電流に関連した最大信号電流は：
［ΔＩＥ （ｍａｘ） ／２］＝ＩＤＣ          ［７］
または
ΔＩＥ （ｍａｘ） ＝２ＩＤＣ                ［８］
【００２８】
これは、相補的で対称的なトランジスタのクラスＡＢ動作の結果である。したがって、直流（または静止あるいは定常）電流に対する図３のクラスＡＢ段における縮退抵抗中の信号電流の関係は、図２のプッシュプル増幅器に対する出力信号電流の関係と同じである。縮退抵抗中の信号電流は、直流バイアス電流の２倍であることができる。その結果、図２の設計により節約される電力が多くなり、これはもっと高い供給電圧レールが利用できる適用において有用である。電力の節約は、図３のクラスＡＢ差動対Ｑ３ −Ｑ１１，Ｑ６ −Ｑ１２およびＱ４ −Ｑ５ ，Ｑ５ −Ｑ１６が図２のクラスＡタイプＱ３ ，Ｑ６ およびＱ４ ，Ｑ５ の差動対より低い定常電流要求を有することによって結果的に達成される。
【００２９】
図２中の縮退抵抗中の最大有効信号電流は、
ΔＩＥ （ｍａｘ） ＝ＩＤＣ              ［９］
に制限される。図３におけるクラスＡＢ増幅器に関しては、縮退抵抗中の最大有効信号電流は、
ΔＩＥ （ｍａｘ） ＝２ＩＤＣ            ［１０］
である。したがって、縮退抵抗中の信号電流が直流バイアス電流に制限されないので、縮退抵抗において図３のクラスＡＢ増幅器は図２のプッシュプル増幅器にまさる利点を有している。これは、その回路のクラスＡＢ動作の結果であり、クラスＡより優れたクラスＡＢの利点を示している。
【００３０】
図３において、一方の側のＱ１ ，Ｑ２ ，Ｑ９ ，Ｑ１０，Ｑ１３およびＱ１４と、他方の側のＱ７ ，Ｑ８ ，Ｑ１７，Ｑ１８，Ｑ１９およびＱ２０は、図２のエミッタフォロワ回路によりクラスＡＢ増幅器Ｑ１１−Ｑ１２，Ｑ３ −Ｑ６ ，Ｑ４ −Ｑ５ およびＱ１５−Ｑ１６に直流レベルシフトを行う。図３では、電流源Ｉ１ ，Ｉ２ ，Ｉ７ ，Ｉ８ ，Ｉ９ ，Ｉ１０，Ｉ１３，Ｉ１４，Ｉ１７，Ｉ１８，Ｉ１９およびＩ２０は、所定の適用に対して求められる何等かの電圧源制限考慮事項に応じて、アクチブであってもよいし、あるいは抵抗性であってもよい。
【００３１】
以上、本発明を特定の適用の特定の実施形態を参照して説明してきた。当業者は、本発明の技術的範囲内の付加的な修正、適用および実施形態を認識するであろう。たとえば、当業者は、図２および図３に示されている回路について、本発明の技術的範囲を逸脱することなく、ＮＰＮおよびＰＮＰトランジスタが交換されたＣＭＯＳまたは増加／空乏ＭＥＳＦＥＴ装置であってもよいことを認識するであろう。さらに、本発明はバイポーラ技術に限定されない。本発明は、本発明の技術的範囲を逸脱することなく他のトランジスタ技術で構成されることができる。
【００３２】
したがって、添付された請求の範囲は、本発明の技術的範囲内のこのような適用、修正および実施形態の任意および全てのものをカバーするものである。
【図面の簡単な説明】
【図１】
通常の設計および構成のＩＦ増幅器において現在使用されている典型的なクラスＡ増幅器の簡単化された回路図。
【図２】
プッシュプル（クラスＡＢ）構成のクラスＡ（Ｂ）増幅器により構成されたシングル・差動または差動・差動変換回路の簡単化された回路図。
【図３】
本発明の教示によるクラスＡＢ増幅器により構成されたシングル・差動または差動・差動変換回路の別の実施形態の簡単化された回路図。
【図１】
2004529511.tif 000003
【図２】
2004529511.tif 000004
【図３】
2004529511.tif 000005
【国際公開パンフレット】
2004529511.tif 000006
2004529511.tif 000007
2004529511.tif 000008
2004529511.tif 000009
2004529511.tif 000010
2004529511.tif 000011
2004529511.tif 000012
2004529511.tif 000013
2004529511.tif 000014
2004529511.tif 000015
2004529511.tif 000016
2004529511.tif 000017
2004529511.tif 000018
2004529511.tif 000019
2004529511.tif 000020
2004529511.tif 000021
2004529511.tif 000022
【国際調査報告】
2004529511.tif 000023
2004529511.tif 000024