(57)【要約】本明細書は、高効率キャパシタ構造を開示している。本発明の第１実施例はここでは、縦平行板（ＶＰＰ）構造として呼ばれている。本発明のこの実施例によると、キャパシタ構造は複数の縦板を具える。縦板は、互いに略平行で、各縦板は多数の導電ストリップを具えている。これらの導電ストリップは、互いに略平行で、１又は２以上のビアによって互いに接続される。縦板は互いに交互に接続され、縦板の第１部分及び第２部分を形成し、縦板の第１部分はキャパシタ構造の第１端子を形成し、縦板の第２部分はキャパシタ構造の第２端子を形成するようにする。スロットビア、又は個別ビアの何れかが、導電ストリップを接続するのに用いられ得る。本発明の他の実施例はここでは、縦バー（ＶＢ）構造として呼ばれている。本発明のこの実施例によると、キャパシタ構造は、複数行の縦バーを具え、各行内にて縦バーは互いに略平行であり、各縦バーは多数の導電パッチを具えている。これらの導電パッチは、１又は２以上のビアにて互いに接続されている。縦バーの行は、第１の方向及び第２の方向を形成し、第２の方向は第１の方向に直交している。第１の方向にて、縦バーは互いに交互に接続され、縦板の第１部分及び第２部分を形成している。縦板の第１部分は、キャパシタ構造の第１端子部を形成し、縦板の第２部分は、キャパシタ構造の第２端子部を形成する。第２の方向にて、縦バーは互いに交互に接続されて、縦板の第３部分及び第４部分を形成する。縦板の第３部分はキャパシタ構造の第１端子の残り部を形成し、縦板の第４部分はキャパシタ構造の第２端子の残り部を形成する。スロットビア、又は個別ビアの何れかが、導電ストリップを接続するのに用いられ得る。
2004511899.tif 000002
【特許請求の範囲】
【請求項１】
互いに略平行で、各々が多数の導電ストリップを具えた複数の縦板を具え、
導電ストリップは、互いに略平行であり、１又は２以上のビアによって互いに接続され、
縦板は互いに交互に接続されて、縦板の第１部分及び第２部分を形成し、縦板の第１部分はキャパシタ構造の第１端子を形成し、縦板の第２部分はキャパシタ構造の第２端子を形成するキャパシタ構造。
【請求項２】
スロットビアが、導電ストリップを接続するのに用いられる請求項１に記載のキャパシタ構造。
【請求項３】
個別ビアが、導電ストリップを接続するのに用いられる請求項１に記載のキャパシタ構造。
【請求項４】
交互配置ビアが、導電ストリップを接続するのに用いられる請求項１に記載のキャパシタ構造。
【請求項５】
導電ストリップは、金属導電ストリップである請求項１に記載のキャパシタ構造。
【請求項６】
導電ストリップは、ポリ結晶性シリコンストリップである請求項１に記載のキャパシタ構造。
【請求項７】
各縦板は、隣の縦板から所定の距離を置いて位置する請求項１に記載のキャパシタ構造。
【請求項８】
複数行の縦バーを具え、各行内にて縦バーは互いに略平行であり、各縦バーは多数の導電パッチを具え、
導電パッチは、１又は２以上のビアにて互いに接続され、
縦バーの行は、第１の方向及び第２の方向を形成し、第２の方向は第１の方向に直交し、
第１の方向にて、縦バーは互いに交互に接続されて、縦板の第１部分及び第２部分を形成し、縦板の第１部分はキャパシタ構造の第１端子部を形成し、縦板の第２部分はキャパシタ構造の第２端子部を形成するようにし、
第２の方向にて、縦バーは互いに交互に接続されて、縦板の第３部分及び第４部分を形成し、縦板の第３部分はキャパシタ構造の第１端子の残り部を形成し、縦板の第４部分はキャパシタ構造の第２端子の残り部を形成するようにしたキャパシタ構造。
【請求項９】
スロットビアが、導電ストリップを接続するのに用いられる請求項８に記載のキャパシタ構造。
【請求項１０】
個別ビアが、導電ストリップを接続するのに用いられる請求項８に記載のキャパシタ構造。
【請求項１１】
導電ストリップは、金属導電ストリップである請求項８に記載のキャパシタ構造。
【請求項１２】
導電ストリップは、ポリ結晶性シリコンストリップである請求項８に記載のキャパシタ構造。
【請求項１３】
各縦バーは、隣の縦バーから所定の横距離を置いて位置する請求項８に記載のキャパシタ構造。
【請求項１４】
各パッチは横サイズを有し、該横サイズはキャパシタ構造の実効的な直列抵抗に影響を及ぼす請求項８に記載のキャパシタ構造。
【請求項１５】
各パッチは横サイズを有し、該横サイズはキャパシタ構造の品質因子に影響を及ぼす請求項８に記載のキャパシタ構造。
【請求項１６】
第１の方向内で、第１層は、複数の第１層縦板を具え、第１層縦板は互いに略平行で、各第１層縦板は多数の第１層導電ストリップを具え、
第１層導電ストリップは、互いに略平行であり、１又は２以上の第１層ビアによって互いに接続され、
第１層縦板は、互いに交互に接続され、第１層縦板の第１部分及び第２部分を形成し、第１層縦板の第１部分はキャパシタ構造の第１端子部を形成し、第１層縦板の第２部分はキャパシタ構造の第２端子部を形成するようにし、
第１の方向に直交した第２の方向内で、第２層は、複数の第２層縦板を具え、第２層縦板は互いに略平行で、各第２層縦板は多数の第２層導電ストリップを具え、
第２層導電ストリップは、互いに略平行であり、１又は２以上の第２層ビアによって互いに接続され、
第２層縦板は、互いに交互に接続され、第２層縦板の第１部分及び第２部分を形成し、第２層縦板の第１部分はキャパシタ構造の第１端子の残り部を形成し、第２層縦板の第２部分はキャパシタ構造の第２端子の残り部を形成するようにし、
それによって、第２層は上から見て第１層の上に横たわっているキャパシタ構造。
【請求項１７】
スロットビアが、導電ストリップを接続するのに用いられる請求項１６に記載のキャパシタ構造。
【請求項１８】
個別ビアが、導電ストリップを接続するのに用いられる請求項１６に記載のキャパシタ構造。
【請求項１９】
導電ストリップは、金属導電ストリップである請求項１６に記載のキャパシタ構造。
【請求項２０】
導電ストリップは、ポリ結晶性シリコンストリップである請求項１６に記載のキャパシタ構造。
【請求項２１】
各第１層縦板は、隣の第１層縦板から所定の横距離を置いて位置し、各第２層縦板は、隣の第２層縦板から所定の横距離を置いて位置する請求項１６に記載のキャパシタ構造。
【請求項２２】
縦板の２以上の層を具え、各層は以下の如く位置付けられる。
第１の方向内にて、先の層は複数の先層縦板を具え、該先層縦板は互いに略平行であり、各先層縦板は多数の先層導電ストリップを具え、
先層導電ストリップは、互いに略平行であり、１又は２以上の先層のビアによって互いに接続され、
先層縦板は互いに交互に接続されて、先層縦板の第１部分及び第２部分を形成し、先層縦板の第１部分はキャパシタ構造の第１端子部を形成し、先層縦板の第２部分はキャパシタ構造の第２端子部を形成するようにし、
第１の方向に直交した第２の方向にて、次の層は、複数の次層縦板を具え、次層縦板は互いに略平行であり、各次層縦板は多数の次層導電ストリップを具え、
次層導電ストリップは、互いに略平行であり、１又は２以上の次層ビアによって互いに接続され、
次層縦板は互いに交互に接続されて、次層縦板の第１部分及び第２部分を形成し、次層縦板の第１部分はキャパシタ構造の第１端子の残り部を形成し、次層縦板の第２部分はキャパシタ構造の第２端子の残り部を形成するようにし、
それによって、次の層は上から見て先の層の上に横たわっているキャパシタ構造。
【請求項２３】
スロットビアが、導電ストリップを接続するのに用いられる請求項２２に記載のキャパシタ構造。
【請求項２４】
個別ビアが、導電ストリップを接続するのに用いられる請求項２２に記載のキャパシタ構造。
【請求項２５】
導電ストリップは、金属導電ストリップである請求項２２に記載のキャパシタ構造。
【請求項２６】
導電ストリップは、ポリ結晶性シリコンストリップである請求項２２に記載のキャパシタ構造。
【請求項２７】
各第１層縦板は、隣の第１層縦板から所定の横距離を置いて位置し、各第２層縦板は、隣の第２層縦板から所定の横距離を置いて位置する請求項２２に記載のキャパシタ構造。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、集積回路キャパシタに於いて、単位面積当たりの静電容量密度を増やす横領域キャパシタ構造を用いることに関するものである。特に金属層領域と同様に、内部金属隔離領域内のフラックスの使用を最大にする、新規で最適な高効率横領域キャパシタ構造を用いることに関する。
【０００２】
関連技術の記載
キャパシタは、ラジオ周波数（ＲＦ）ブロックと同様に、サンプルホールド回路、アナログ−デジタル（Ａ／Ｄ）変換器及びデジタル−アナログ（Ｄ／Ａ）変換器、切換えキャパシタ、連続時間フィルタのような集積回路内にて重要な要素である。これらの多くの用途にて、キャパシタはチップの面積の大部分を占める。
このようにして、キャパシタの面積効率は、最も重要である。アナログ用途に於いては、キャパシタについて要望されている他の特性は、隣接するキャパシタとの整合特性が近似していること、線形性、底板の小さなキャパシタ、及びこれらほど重要でないが、値の絶対的正確性（即ち、許容範囲）である。ＲＦ用途に於いては、キャパシタにとって重要なのは、自己共振周波数が関係する周波数を大きく上回ること及び大きな品質因子（Ｑ）を有することである。良好な線形性と大きなブレイクダウン電圧は、良いＲＦキャパシタにとって要望されている他の２つの特性である。
【０００３】
キャパシタの面積効率を改善するのに、幾つかのアプローチが採られてきた。例えば、接合型又はゲート酸化膜キャパシタのような高い静電容量密度の非線形キャパシタが、キャパシタの線形性及び品質因子Ｑが重要とされていない用途にて、長い間用いられてきた。残念ながら、これらのキャパシタは、直流バイアスを必要とし、処理工程と温度の影響を大きく受ける。データコンバータのような高精度回路に於いては、それらキャパシタの使用は、バイパス及びカップリングキャパシタ、又はＲＦ回路内のバラクタに限定されている。
【０００４】
他方では、金属対金属、及び金属対樹脂キャパシタが、非常に良好な線形性と、品質因子Ｑを有している。しかし、それらは静電容量密度が低いという欠点がある。静電容量密度が低いのは、図１に示す水平平行板（ＨＰＰ）構造の静電容量を決定する金属対金属／金属対樹脂の垂直方向の大きな隙間が主たる原因である。残念なことに、今日の処理技術ではこの垂直方向の大きな隙間は、異なる層のデジタル金属線間の過度のクロストークを避ける為に横方向の分離程には、早急には縮まらない。このようにして、平行板キャパシタの大部分は、無駄な領域を費やしている。２つの金属又は樹脂層間に絶縁体の薄層を挿入することを含む処理工程を付加することにより、垂直隙間の問題はある程度までは緩和されるが、この工程を付加することは、多くのシリコンベースの技術には利用できない。そのような特殊なキャパシタ層が利用できたとしても、平行板構造は、必ずしも、可能性のある最高の静電容量密度にならない。
【０００５】
静電容量密度は、横及び縦の両方向の電界要素を用いる構造を採ることにより改善できる。そのような構造のよく知られた例は、図２に示すように、交互配置平行ワイヤ構造（２００）（別名、水平バー即ちＨＢとして知られる）である。近年、単位面積当たりの高い静電容量を得る方法として、幾つかの新規な構造が提案されている。これらの構造には、準フラクタル（ｑｕａｓｉ−ｆｒａｃｔａｌ）構造（２０８）、ビア（２１０）を用いて接続された織り（ｗｏｖｅｎ）構造（２０２）（織り構造（２０２）の平面図は、また示されている）、及びビア（２１０）による内部接続を用いない第２の織り構造（２０６）などがある。新規な構造（２００）（２０２）（２０６）（２０８）は、金属対金属、及び金属対樹脂キャパシタの両方を含むＨＰＰ構造（１００）と基本的には同じ線形性を示す。新規な構造（２００）（２０２）（２０６）（２０８）とＨＰＰ構造（１００）（図１に示す）との唯一の差は、高い静電容量密度である。これらの構造（２００）（２０２）（２０６）（２０８）はまた、基板に対向すると、より多くのフィールドラインが最終には隣の金属ライン上となるから、底板の静電容量が低い。
【０００６】
これらの利点にも拘わらず、準フラクタル構造（２０８）、織り構造（２０２）（２０６）は、単一パスのアナログ回路には広くは使用されていない、なぜならそれらのキャパシタの絶対値を予想することは、複雑で時間がかかるからである。また、準フラクタル構造（２０８）、織り構造（２０２）（２０６）は、交互配置平行ワイヤ構造（２００）のように、規則的な構造を超えて常に有利かは、明らかでない。
【０００７】
このようにして、当該技術にあっては、通常のＨＰＰ構造（１００）（図１に示す）及び前記の準フラクタル構造（２０８）（図２参照）、織り構造（２０２）（２０６）（図２に示す）に比べて、より高い静電容量密度と、より優れた整合特性を示す高効率の新規なキャパシタ構造のニーズがある。
【０００８】
発明の要約
上記の従来技術の制約を克服し、この明細書を読み理解することにより明らかになる他の制約を克服するために、この明細書は高い静電容量密度、優れた整合性、許容範囲、及び自己共振周波数を示す幾つかのキャパシタ構造を開示している。
【０００９】
本発明の第１実施例はここでは、縦平行板構造（ＶＰＰ）として呼ばれている。第１実施例によると、キャパシタ構造は複数の縦板を具える。縦板は、互いに略平行で、各縦板は多数の導電ストリップを具えている。これらの導電ストリップは、互いに略平行で、１又は２以上のビアによって互いに接続される。縦板は互いに交互に接続され、縦板の第１部分及び第２部分を形成し、縦板の第１部分はキャパシタ構造の第１端子を形成し、縦板の第２部分はキャパシタ構造の第２端子を形成するようにする。スロットビア、交互配置ビア、又は個別ビアの何れかが、導電ストリップを接続するのに用いられる。
【００１０】
本発明の第２実施例はここでは、縦バー構造（ＶＢ）として呼ばれている。本発明の第２実施例によると、キャパシタ構造は、複数行の縦バーを具え、各行内にて縦バーは互いに略平行であり、各縦バーは多数の導電パッチを具えている。
導電パッチは、１又は２以上のビアにて互いに接続されている。縦バーの行は、第１の方向及び第２の方向を形成し、第２の方向は第１の方向に直交している。第１の方向にて、縦バーは互いに交互に接続され、縦板の第１部分及び第２部分を形成している。縦板の第１部分は、キャパシタ構造の第１端子部を形成し、縦板の第２部分は、キャパシタ構造の第２端子部を形成する。第２の方向にて、縦バーは互いに交互に接続されて、縦板の第３部分及び第４部分を形成する。縦板の第３部分はキャパシタ構造の第１端子の残り部を形成し、縦板の第４部分はキャパシタ構造の第２端子の残り部を形成する。
【００１１】
各パッチは、横のサイズを有する。横のサイズは、キャパシタ構造の実効的な直列抵抗に影響を与える。横のサイズはまた、キャパシタ構造の品質因子に影響を与える。
【００１２】
第４実施例は、第１実施例に似ており、ここでは２層ＶＰＰと呼ばれる。２層ＶＰＰ構造は、２つのＶＰＰ構造を具え、第１のＶＰＰは第１の方向内に位置している。第２のＶＰＰは第１のＶＰＰの頂部に位置し、第２のＶＰＰは第２の方向内に位置している。第２の方向は、第１の方向に直交している。
【００１３】
第５実施例はまた、第１の実施例に似ており、ここでは多層ＶＰＰと呼ばれる。多層ＶＰＰ構造は、多数（２以上）のＶＰＰ構造を具え、先のＶＰＰは第１の方向内に位置している。次のＶＰＰは、先のＶＰＰの頂部に位置し、該次のＶＰＰは第２の方向内に位置している。第２の方向は、第１の方向に直交している。
【００１４】
上記の各実施例は、従来技術のキャパシタ構造に比して、高い静電容量密度、優れた整合性及び許容特性に帰する高効率を有するキャパシタ構造を付与することについて、有用である。
【００１５】
好ましい実施例の詳細な記載
横領域であって、最適な高効率のキャパシタ構造の幾つかが記載される。これらの各キャパシタ構造は、金属層領域と同じように、金属分離領域である中間層におけるフラックスの使用量が最大である。
【００１６】
図３は、ここで縦平行板構造（ＶＰＰ）キャパシタとして述べられるキャパシタ構造（３００）を示す。ＶＰＰ構造（３００）は、何枚かの縦板（３０２）を有する。各縦板（３０２）は互いに略平行で、隣の縦板（３０２）から所定の横距離を隔てて配置される。
縦板（３０２）は、多数の導電ストリップ（３０６）を具える。導電ストリップ（３０６）は、金属導電ストリップ又はポリ液晶性シリコンストリップの何れかである。導電ストリップ（３０６）は、互いに平行であり、それらは１又は２以上のビア（３０４）によって互いに接続される。ビア（３０４）は、スロットビア、交互配置ビア、個別ビアの何れかである。
【００１７】
縦板（３０２）は交互に接続され、影が付けられた全縦板（３０２）は互いに接続され、縦板（３０２）の第１部分を形成し、影のない全縦板（３０２）は互いに接続されて縦板（３０２）の第２部分を形成している。縦板（３０２）の第１部分は、キャパシタ構造の端子を形成し、縦板（３０２）の第２部分はキャパシタ構造の他の端子を形成している。
図面の説明を簡略化し、キャパシタの端子を示すために、図３の幾つかの縦板（３０２）には、影を付けている。同様の影付けは図４から図９を通して用いられる。この影付けは、それが何であれ、本発明の範囲を限定又は制限しない。
【００１８】
ＶＰＰ構造（３００）は、導電性のストリップ（３０６）からなる縦板（３０２）を用いることにより、横方向のフラックスの使用量を最大にする。導電ストリップ（３０６）は、縦板（３０２）の横面積を最大にするビア（３０４）を用いて接続される。ビア（３０４）による相互接続により、縦板（３０２）の実効横面積は最大となり、交流電流のパスを導入することにより、直列電気抵抗を下げ、所定の静電容量値に対して品質因子Ｑを高くする結果となる。
更に、縦板（３０２）内の反対方向の電流流れにより、固有インダクタンスは減少する。また、ＶＰＰ構造（３００）はより高いキャパシタンス密度を達成するから、所定のキャパシタ値に対してより小さな物理的サイズが実現され、このようにして平均信号パスがより短かくなり、故に自己共振周波数が高くなる。スロットビア（３０４）は全ての処理技術にサポートされないけれども、これらの構造に近似した構造は、図４に示す個別ビア（３０４）、又は図５に示す交互配置ビア（３０４）を用いることにより、製造され得る。通常は厚層であり、異なるデザイン規則で作られる上部金属層は、キャパシタ端子と外部回路間の接続を作るのに用いられる。多数のビア（３０４）の配置、及び幾つかの信号パス交差接続により、低い直列抵抗が保証される。
【００１９】
図６は、ここで縦バー（ＶＢ）構造（６００）と呼ぶ構造を示している。ＶＢ構造（６００）は、数行の縦バー（６０２）を具えている。縦バー（６０２）は互いに略平行であり、縦バー（６０２）は互いに所定の横距離だけ離れて位置している。
各縦バー（６０２）は多数の導電パッチ（６０４）（即ち、四角形）を有する。導電パッチ（６０４）は、金属導電パッチ、又はポリ結晶性シリコン導電パッチである。各導電パッチ（６０４）は、横寸法を有する。横寸法はキャパシタ構造（６００）の実効直列抵抗に影響を及ぼす。横寸法はまた、キャパシタ構造（６００）の品質因子Ｑにも影響を及ぼす。導電パッチ（６０４）は、１又は２以上のビア（６０６）によって互いに接続される。ビア（６０６）はスロットビア又は個別ビアの何れかである。
【００２０】
縦バー（６０２）の長さは、金属層の数及び厚みによって制限される。ＶＢ構造（６００）は、ＶＰＰ構造（３００）に比して一層大きな直列抵抗を示すことができる。しかし、ＶＢ構造（６００）の直列抵抗は、主にビア抵抗により決定される。並列形式の多数の小さなキャパシタは、構造物の全静電容量を形成し、それ故に全体的な直列抵抗は、これらの抵抗の並列結合であり、それは個別ビア（６０６）よりも遙かに小さい。
【００２１】
ＶＢ構造（６００）はＶＰＰ構造（４００）よりも高い静電容量密度を有する、なぜならＶＢ構造（６００）は横及び縦両方の電界を利用するからである。図６に示す矢印（６０８）は横方向を示し、矢印（６１０）は縦方向を示す。横方向は縦方向に直交していることに注目されたい。横方向に於いては、縦バー（６０２）は交互に接続されていて、影を付けた全ての縦バー（６０２）が互いに接続され、縦バー（６０２）の第１部分を作り、影を付けていない全ての縦バー（６０２）が互いに接続され、縦バー（６０２）の第２部分を作っている。縦バー（６０２）の第１部分は、キャパシタ構造の第１端子部分を形成し、縦バー（６０２）の第２部分は、キャパシタ構造の他の端子を形成する。
【００２２】
縦方向に於いては、縦バー（６０２）は交互に接続されていて、影を付けた全ての縦バー（６０２）が互いに接続され、縦バー（６０２）の第３部分を作り、影を付けていない全ての縦バー（６０２）が互いに接続され、縦バー（６０２）の第４部分を作っている。縦バー（６０２）の第３部分は、キャパシタ構造の第１端子部分の残り部分を形成し、縦バー（６０２）の第４部分はキャパシタ構造の他の端子の残り部分を形成する。
図面の説明を簡素化するために、及び図示の目的のみの為に、図６の幾つかの縦バー（６０２）には影を付けている。何れにせよ、この影は、本発明の範囲を限定又は制限しない。
【００２３】
図７は、修正型ＶＢ構造（７００）と以下称する他の構造を示す。修正型ＶＢ構造（７００）は、縦バー（６０２）の一方の横方向幅を広げ、ＶＰＰ構造（３００）（図３に示す）とＶＢ構造（６００）（図６に示す）との折衷である（ｃｏｍｐｒｏｍｉｓｅ）。ＶＢ構造（６００）のように、修正型ＶＢ構造（７００）は横及び縦両方向の電界を利用し、故に修正型ＶＢ構造（７００）はＶＰＰ構造（３００）に比して高い静電容量密度を有する。修正型ＶＢ構造（７００）については、各四角（７０４）の横寸法は、修正型ＶＢ構造（７００）の実効直列抵抗に影響を及ぼす。各四角（７０４）の横寸法はまた、修正型ＶＢ構造（７００）の品質因子Ｑに影響を及ぼす。
【００２４】
図８は、２層縦平行板ＶＰＰ構造（８００）と以下称する４番目の構造を示す。２層ＶＰＰ構造（８００）は、２つのＶＰＰ構造（８０２）を具え、第１のＶＰＰ構造（８０２）は第１の方向に位置付けられている。第２のＶＰＰ構造（８０２）は、第１のＶＰＰ構造（８０２）の頂部に位置し、第２のＶＰＰ構造（８０２）は第２の方向に位置付けられている。第２の方向は、第１の方向に直交している。２つのＶＰＰ構造（８０２）は、異なるタイプのビア（８０４）を有することに注目されたい。例えば、第１のＶＰＰ構造（８０２）は個別ビア（８０４）を有し、第２のＶＰＰ構造（８０２）は交互配置ビア（８０４）を有する。勿論、当業者は本発明の範囲を超えることなく、どんなタイプのビアの組み合わせをも用いられることが判るだろう。
【００２５】
図９は、多層縦平行板ＶＰＰ構造（９００）と以下称する５番目の構造を示す。多層縦平行板ＶＰＰ構造（９００）は多数の（２つ以上の）ＶＰＰ構造（９０２）を具え、先のＶＰＰ構造（９０２）は第１の方向に位置付けられている。次のＶＰＰ構造（９０２）は、先のＶＰＰ構造（９０２）の頂部に位置決めされ、次のＶＰＰ構造（９０２）は第２の方向に位置付けられている。第２の方向は、第１の方向に直交している。全てのＶＰＰ構造（９０２）が積み重ねられるまで、ＶＰＰ構造（９０２）は上記の方法で、互いの頂部に位置決めされる。各ＶＰＰ構造（９０２）は、異なるタイプのビア（９０４）を有し、又は各ＶＰＰ構造（９０２）は同じタイプのビア（９０４）を有することに注目されたい。図９に於いては、各ＶＰＰ構造（９０２）はスロットビア（９０４）を有している。当業者は本発明の範囲から離れることなく、どんなビアの組み合わせも用いられることが判るだろう。
【００２６】
図１の通常の水平平行板キャパシタ（１００）の静電容量値は、主として酸化物の厚みによって決まる。他方では、ＶＰＰ（３００）及びＶＰＰ（６００）キャパシタ構造の正確な静電容量値は、リソグラフィ及びエッチングにより決まる。これら２つの処理は、今日の処理技術では、かなり精度が高い。故に、これらのキャパシタの横方向の要素は更に繰り返して繋ぐことが可能であり、そしてウェハーを横断して変動はより小さいと推測するのは合理的なことである。
この場合、横及び縦の電界要素を繋ぐ如何なる構造も、低級な整合及び許容特性となる縦の静電容量要素の精度に欠点を有することは明らかである。実際には、現在の全ての集積型静電容量構造は縦電界を用い、それ故に可能性のある最良の精度を達成することができない。この仮説は、後記するように、実験的に証明され得る。
【００２７】
金属対金属キャパシタ構造に於ける横及び縦の電界を用いることの有効性をもっと考察するために、本目的の為に開発されたシュミレータを用い、多数の金属層であると仮定して、上記の各キャパシタ構造についての静電容量密度が、シュミレートされた。図１０は、シュミレーションの結果のグラフ（１０００）である。横軸（１００２）は最小横寸法を表し、縦軸（１００４）は単位体積当たりの静電容量を表す。
【００２８】
シュミレートされた構造は、以下を含む。それは、ＨＰＰ構造（１００）（図１に示す）、ＶＰＰ構造（３００）（図３に示す）、織り構造（２０２）及びビア（２０６）のない織り構造（両方とも図２に示される）、平行ワイヤ（２００）（図２に示すようにまた、交互配置されていてＨＢと称する）、準フラクタル構造（２０８）（図２に示す）、ＶＢ構造（６００）（図６に示す）、３Ｄキューブ構造（図示せず）である。
【００２９】
理論的な枠組みは、種々のキャパシタ構造の比較を理解する上で必要である。以下のパラグラフは、任意のどんな静電容量構造であっても、その静電容量は３つの直交した寸法に対応した３つの要素に分解され得ることを示す。この分解は直方体構造（Ｍａｎｈａｔｔａｎ）に用いられ、全静電容量の理論的上限を見いだすのに用いられる。これは、キャパシタＣの全静電容量エネルギーＵＥが、以下の式によって与えられることを記すことにより為される。
【式１】
2004511899.tif 000003
【００３０】
但し、ΔＶは、キャパシタの２つの端子間の電圧降下である。任意の構造の静電容量は、全誘電量体積に亘って静電エネルギー密度ｕを積分することにより計算され、キャパシタの２つの端子間の所定の電圧降下ΔＶについての全蓄積静電エネルギーＵＥを得る。即ち、
【式２】
2004511899.tif 000004
但し、ベクトルｒは位置ベクトルであり、ｄｖは体積の微分量単位である。等方性の誘電材料については、静電エネルギー密度は以下によって与えられる。
【式３】
2004511899.tif 000005
【００３１】
但し、ベクトルＥ及びＤは電気及び変位ベクトルであり、ε０は空き領域の誘電率、εｒは誘電体の比誘電率、ｕｘ、ｕｙ、ｕｚは、３つの直交軸に沿った電界成分、即ち夫々Ｅｘ、Ｅｙ、Ｅｚによる静電エネルギー密度である。従って、密度（単位体積当たりの静電容量）は、誘電量全体の３つの静電領域エネルギー密度の和を積分することにより計算される。即ち、
【式４】
2004511899.tif 000006
【００３２】
但し、ｃは構造体の静電容量密度（立方メートル当たりのファラッド）、ｃｘ、ｃｙ、ｃｚは、夫々電界成分Ｅｘ、Ｅｙ、Ｅｚによる静電容量密度である。
【００３３】
図１１に示すように，最小の横スペーシングＬｍｉｎ（１１００）、最小金属幅Ｗｍｉｎ（１１０２）、２つの隣接する金属層間の縦スペーシングｔｏｘ（１１０４）及び金属厚ｔｍｅｔａｌ（１１０６）についての処理技術を考える。全静電容量密度ｃは個々の成分、即ちｃｘ、ｍａｘ、ｃｙ，ｍａｘ、ｃｚ，ｍａｘの和の最大値を超えることができない。換言すれば、密度の上限を得るには、各電界成分による静電容量密度を別々に最大化する必要がある。図１２は、ｘ軸に沿った電界の静電容量ｃｘの効果（ｃｏｎｔｒｉｂｕｔｉｏｎ）（他の電界への効果を制約することなく）は、最小板厚Ｗｍｉｎ（１２０２）、及びｘ軸に垂直な最小スペースＬｍｉｎ（１２０４）を有する平行板構造（１２００）を用いることによって、最大化されることを示している。
ｙ軸及びｚ軸に沿った静電容量成分は、これらの軸（１２０６及び１２０８）に垂直な最小スペーシング平行板構造を用いることにより、同様に最大化される。従って、全静電容量密度の上限は、静電容量密度の個々の最大値を加えることにより、得られる。即ち、
【式５】
2004511899.tif 000007
【００３４】
これは、単位体積当たりの静電容量であり、既知数の金属層について単位面積当たりの静電容量に容易に変換できる。この静電容量密度の最大値は、理論限界１（ＴＬ１）と呼ばれる。式５は、如何なる金属構造についての静電容量密度についての上限を決め、種々の静電容量構造を比較する参考として役立つ。
【００３５】
図１２の横及び縦平行板キャパシタ構造は、夫々最大の横及び縦電界を用いているけれども、それらは同じ空間位置で同時には実施できない。これにより、ｘ、ｙ、ｚ次元にて、最大の電界を同時に用いることはできない。従って、式（５）は正確である一方、厳格すぎる。電界成分の直交性は、図１３に示すように、横及び縦平行板静電容量密度ｃｘ、ｃｙ、ｃｚが、静電容量密度を分解する直交基礎を形成することを示す。この直交成分への分解により、直方体（Ｍａｎｈａｔｔａｎ）境界を具えた構造の静電容量密度についての新規な、より厳しい上限を得ることができる。図１３は、最大の静電容量は、ｃｘ、ｍａｘ、ｃｙ，ｍａｘ、ｃｚ，ｍａｘのベクトル和の大きさによって与えられることを示している。どんな所定の処理技術についての最大の静電容量密度も、理論限界２（ＴＬ２）と呼ばれる以下の式により与えられる。
【式６】
2004511899.tif 000008
【００３６】
図１０に戻り、グラフ（１００）は最小の横スペーシングＬｍｉｎの関数として、単位体積当たりのシュミレートされた静電容量密度を示している。金属の横方向のスペーシング（１１００）及び幅（１１０２）（両方とも図１１に示される）は等しいと仮定する、即ち、Ｌｍｉｎ＝Ｗｍｉｎである。ｔｏｘ（１１０４）及びｔｍｅｔａｌ（１１０６）の両方（両方とも図１１に示される）はまた、一定値８μｍに保たれる。これはリソグラフィが進むにつれ、横スペーシングが小さくなる一方で、縦の寸法は同じ割合で小さくならないとの観察に基づく。グラフ（１０００）は特定の値であるｔｏｘ（１１０４）及びｔｍｅｔａｌ（１１０６）についてであるけれども、ｔｏｘ＝ｔｍｅｔａｌであり、Ｌｍｉｎ＝Ｗｍｉｎである限り、簡単なスケーリングにより、他の縦スペーシングについても、容易に用いられる。ＴＬ１（１００６）及びＴＬ２（１００８）もまた、グラフ（１０００）内にプロットされる。図から判るように、静電容量密度はＴＬ１（１００６）又はＴＬ２（１００８）の何れもを超えない。
【００３７】
２つの重要な領域が、図１０のシュミレーション結果に認められる。大きな横スペーシング、即ちＬｍｉｎ＞＞ｔｏｘ（グラフ（１０００）の右手側）については、横方向の領域の効果が弱まり、静電容量には縦方向の領域が大部分を占めるにつれ、静電容量密度が停滞状態（ｐｌａｔｅａｕｓ）に達する。図から判るように、ＨＰＰ構造（１０１０）は、縦領域を最適に用いることにより、この領域にて最良の性能を有するが、ＶＰＰ（１０１２）及びＶＢ（１０１４）はいかなる縦領域要素もないから、連続的に低くなる。他の構造は、これら２つの極端例の中間に位置し、その縦対横領域を効率的に用いることにより制御される容量限界に達する。
【００３８】
他端にて、最小の横スペーシングが縦方向の離間距離よりも遙かに小さいとき、即ちＬｍｉｎ＜＜ｔｏｘ（グラフの左手側）のとき、横領域構造の静電容量密度はＬｍｉｎ２に反比例するようになる、なぜなら横板スペーシングは、横収縮とともに線形的に減少し、板毎の静電容量を線形的に増加させる結果になる。さらに、金属幅及びスペーシングはより小さくなるために、単位体積当たりの板の数は、減少するＬｍｉｎとともに線形に大きくなり、Ｌｍｉｎ２に逆比例する結果になる。従って、主要なサイズが縮まると、最大の横領域を用いるキャパシタを選択するのが望ましい。横及び縦領域を利用することの間には、固有の二律背反性がある故に、そのように選択すれば、最小の縦領域を用いるキャパシタを選択する結果となるだろう。換言すれば、横領域の使用は、同じ層内の金属線間に誘電領域を導入することによってのみ増加し、その代わりに（ｉｎ ｔｕｒｎ）縦方向の成分を失なう結果になる。図から判るように、ＨＰＰ構造（１０１０）は、この領域では最悪の性能を有し、ＶＰＰ（１０１２）及びＶＢ（１０１４）は最高の静電容量密度に達する。
【００３９】
特に、Ｌｍｉｎ＝Ｗｍｉｎ＝０．１μｍであり、ｔｏｘ＝ｔｍｅｔａｌ＝１μｍ（又は、他のどんな場合についても最小横寸法が縦寸法の１／１０である）の場合は、ＴＬ２（１００８）に比較して、ＶＢ（１０１４）及びＶＰＰ（１０１２）は、８８％と６８％の著しい静電容量密度に達する。対照的に、織り構造（１０１８）及び準フラクタル構造（１０１６）は、夫々４８％と２５％の効率しか示さない。従って、ＴＬ２（１００８）は効率を比較する手段として用いられる。
【００４０】
厚い金属層を更に具えた２金属層ＣＭＯＳ技術は、夫々０．１２ｍｍ２、０．３３ｍｍ２、０．１９ｍｍ２を占めるＶＰＰ（３００）、交互配置、即ち水平バー（ＨＢ）（２００）及びＨＰＰ（１００）構造を製造するのに用いられる。２つの低金属層は、Ｌｍｉｎ＝Ｗｍｉｎ＝０．５μｍであり、ｔｏｘ＝０．９５μｍ、ｔｍｅｔａｌ＝０．６３μｍである。これらの構造についての性能を示す数値（ｐｅｒｆｏｒｍａｎｃｅ ｎｕｍｂｅｒ）は、表１に要約される。図から判るように、ＶＰＰキャパシタは、２つの金属層のみを用いる標準的なＨＰＰを超えた静電容量密度を４．４倍改善した要因となる。そればかりか、等しい静電容量値であれば、ＨＰＰ構造よりも高い自己共振周波数を示す。これは表１に記載された標準サイズの構造の自己共振周波数に基づく。直列抵抗の点では、ＶＰＰキャパシタは、ＨＰＰキャパシタ（図１に示す）の０．５５Ωのｒｓに匹敵する０．５７Ωの直列抵抗ｒｓを有する。一般に用いられる組み合わせ（即ち、ＨＢ）構造（２００）（図２に示す）は、静電容量密度、品質因子、及び自己共振周波数の点で、新たに導入されるＶＰＰキャパシタ（３００）（図３参照）に比して劣ることは注目に値する。
【００４１】
ＶＰＰキャパシタ（３００）（図３に示す）の許容特性を調べる為に、これら３つの構造の静電容量が、２つの異なる８インチウエハーの２つの４つ割体上の異なる位置である２２箇所の異なる位置にて測定される。図１４に於いて、棒グラフ（１４００）は１／４ウエハーの中の１つを横切る相対的静電容量値を示す。これらの３つの構造について平均値に標準化された静電容量の標準偏差はまた、表１に示される。ＶＰＰキャパシタ（３００）の絶対的静電容量の正確さは、概略従来のＨＰＰ（１００）構造よりも良好な程度の大きさであることが容易に判る。２つの異なるウエハーについての測定を比較すると、リソグラフィの高い繰り返し精度のおかげで、純然たる横構造のウエハ対ウエハ静電容量の変動もまた、かなり改善される。最終的に、誘電体の高いブレークダウン電圧により、実施されるキャパシタについて測定されるブレークダウン電圧は、表１に図から判るように、３５０Ｖを超えている。
【００４２】
【表１】測定結果（第１のセット）
2004511899.tif 000009
ａ： キャパシタのみが変化し、インダクタは増加（ｓｃａｌｅ）しないと仮定して、６．９４ｐＦ（ＨＰＰの値）の静電容量について計算された標準化された自己共振周波数
ｂ： キャパシタとインダクタの両方がサイズを増加する、６．９４ｐＦ（ＨＰＰの値）の静電容量について計算され、標準化された自己共振周波数
【００４３】
第２のセットのキャパシタは、Ｌｍｉｎ＝Ｗｍｉｎ＝０．２４μｍで、ｔｏｘ＝０．７μｍ、ｔｍｅｔａｌ＝０．５３μｍであり、純然たるデジタルＣＭＯＳ５金属層処理技術で製造された。実施されるキャパシタは、５金属層ＨＰＰ（１００）、５金属層ＶＰＰ（３００）、及び修正された４金属層ＶＢ（７００）構造を含む。公平に比較するために、３つの異なるタイプのキャパシタの値は、等しいように設計されている。１ｐＦ及び１０ｐＦ仕様の各構造は、構造、静電容量密度、自己共振周波数、許容及び整合特性を偏りのない比較ができるように、同じ金型（ｄｉｅ）で製造された。
【００４４】
１ｐＦキャパシタの測定の概要は、表２に示される。比較の為に、１ｐＦの金属−絶縁体−金属（ＭＩＭ）キャパシタの性能測定結果が表２に含まれる。用いられた純然たるデジタルＣＭＯＳ技術に於いては、ＭＩＭキャパシタが用いられていないので、これらの性能測定結果は、Ｌｍｉｎ＝０．２８μｍで処理技術が非常に近似していて、且つ信号能力が混在するＭＩＭキャパシタについての設計マニュアル情報から得られる。
【００４５】
新たに提案された構造は、高い横領域効率を有するから、ＶＰＰ（３００）及びＶＢ（６００）のキャパシタは、図１の標準的な多板ＨＰＰ（１００）よりも、夫々７．４３倍及び６．２９倍の静電容量密度を示し、これらは今日までのところ報告された中では最も高い。これは１．５１ｆＦ／μｍ２の静電容量密度に対応する。図から判るように、ＶＰＰキャパシタの静電容量密度は、ＭＩＭキャパシタの静電容量密度よりも３７％も高い。
【００４６】
【表２】測定結果（第２のセット−１ｐＦキャパシタ）
2004511899.tif 000010
【００４７】
多数のビア接続及び平行に接続されている多数の縦板がある故に、ＶＰＰ構造（３００）はＨＰＰ（１００）の品質因子よりも、一層高い品質因子を示す。ところが、表２に概要されるように、処理技術のビア抵抗が比較的高い故に、ＶＢ（６００）構造の品質因子は、多少低下する。
【００４８】
提案した構造は、高い静電容量密度を達成するから、それらの物理的寸法は小さくなり、それ故に、より高い自己共振周波数を示す。図１５のアドミッタンス対周波数測定結果（１５００）は、１ｐＦのＶＰＰ（１５０２）及びＶＢ（１５０４）キャパシタについての４０ＧＨｚを超える自己共振周波数を示す。これは、ＨＰＰキャパシタ（１５０６）の２倍の自己共振周波数であり、ＭＩＭキャパシタの４倍の自己共振周波数である。
【００４９】
純然たる横構造のより良い許容性及び整合特性についての先の仮説を立証すべく、異なる構造を用いて実施される同じ値のキャパシタの静電容量が、８インチウエハの使用可能な３７の場所を横断して測定された。各１ｐＦの平均値に標準化された標準偏差は、表２に示される。図１６の棒グラフ（１６００）は、ウエハを横切る３つの異なるキャパシタ構造の変動を示す。図から判るように、ＶＰＰ（３００）構造は、ウエハを横切るＨＰＰ（１００）構造よりも大体５倍の良好な許容範囲を示す。
【００５０】
多くのアナログ用途に於いて、キャパシタの許容範囲は、定量化には重要な特性であるけれども、より重要なパラメータは、２つの隣接するキャパシタ間の比である。新規な構造のより良い整合特性を確認すべく、隣接する同じタイプ、同じ場所の１０ｐＦ及び１ｐＦのキャパシタの比が、ウエハを横断して比較された。その平均値に標準化されたこの比の変動は、σｒ／γａｖｅとして示される。ＶＰＰ（３００）、ＶＢ（６００）、ＨＰＰ（１００）構造は夫々、０．６％、１％、１．３％のσｒ／γａｖｅを示す。リソグラフィ処理のより高い精度により、２つの新規な横領域構造は、先に提案したように、標準的な水平平行板キャパシタ、即ちＨＰＰ（１００）よりも良好な整合特性を示す。実際には正確に決められた比は、同じサイズ及び形状の多数の平行キャパシタを用いることにより、達成されることは、注目に値する。
【００５１】
最後に、１０ｐＦのキャパシタについての測定概要は、表３に示される。比較の為、表３はまた、１０ｐＦのＭＩＭキャパシタの性能測定の推定値を含む。図から判るように、ＶＰＰ（３００）及びＶＢ（６００）キャパシタは、図１の１０ｐＦの標準的な多板ＨＰＰ（１００）よりも８．０及び６．６倍の静電容量密度を示す。ＭＩＭに比較して、これはＶＰＰ（３００）キャパシタの静電容量密度よりも３４％高いことに対応している。提案された構造の自己共振周波数は、１１ＧＨｚを超え、これはＨＰＰ（１００）キャパシタの自己共振周波数の大体２倍であり、ＭＩＭの自己共振周波数の約３倍高い。図から判るように、１０ｐＦのＶＰＰ（３００）及びＶＢ（６００）キャパシタは、ウエハを横切るＨＰＰ（１００）構造よりも大体３倍の静電容量許容範囲を示す。
【００５２】
【表３】測定結果（第２のセット−１０ｐＦキャパシタ）
2004511899.tif 000011
【００５３】
異なるキャパシタ構造の静電容量限界を示す新規な理論的枠組みが、示された。この新規な枠組みは、現在の静電容量構造の性能を評価するのに用いられ、２つの純然たる横キャパシタ構造、即ちＶＰＰ（３００）及びＶＢ（６００）に繋がる。これらの構造は、同等の品質因子を維持する一方、高い静電容量密度、良好な許容範囲及び整合特性、先に報告したキャパシタ構造よりも高い自己共振周波数のＭＩＭ及び標準的なＨＰＰキャパシタを、明らかにする。これらの新規な２つの構造は、特殊なＭＩＭキャパシタとは互換性がある標準的なＣＭＯＳであり、余分な処理工程は必要でない。
【００５４】
発明は好ましい実施例のみを参照して詳細に説明されてきたが、当業者ならば発明から外れることなく、種々の変更が判るであろう。従って、発明は以下の請求の範囲のみによって定義される。
【図面の簡単な説明】
図面を通じて、同じ符号は対応する部分を示す。
【図１】
従来の平行板の構成を示す。
【図２】
横及び縦の両方向の電界を利用する従来構造を示す。
【図３】
本発明の縦平行板（ＶＰＰ）構造を示す例である。
【図４】
積層されたビアを用いて実施される本発明の縦平行板（ＶＰＰ）構造を示す例である。
【図５】
交互配置ビアを用いて実施される本発明の縦平行板（ＶＰＰ）構造を示す例である。
【図６】
本発明の縦バー（ＶＢ）構造を示す例である。
【図７】
本発明の修正されたＶＢ構造を示す例である。
【図８】
本発明の２層ＶＰＰ構造を示す例である。
【図９】
本発明の多層ＶＰＰ構造を示す例である。
【図１０】
最小横スペーシングの関数として、単位体積当たりの静電容量密度をシュミレートしたグラフである。
【図１１】
金属ラインの寸法を示す。
【図１２】
直角軸に直交した平行板構造を示す。
【図１３】
横及び縦の平行板内の静電容量の直交軸への成分を示す。
【図１４】
ＶＰＰ、ＨＢ、ＨＰＰ構造の相対的な静電容量の変化を示す。
【図１５】
ＶＰＰ構造、ＨＢ構造、ＨＰＰ構造の高周波１ポート測定のグラフである。
【図１６】
ＶＰＰ、ＶＢ、ＨＰＰ構造の相対的な静電容量の変化を示す。
【図１】
2004511899.tif 000012
【図２】
2004511899.tif 000013
【図３】
2004511899.tif 000014
【図４】
2004511899.tif 000015
【図５】
2004511899.tif 000016
【図６】
2004511899.tif 000017
【図７】
2004511899.tif 000018
【図８】
2004511899.tif 000019
【図９】
2004511899.tif 000020
【図１０】
2004511899.tif 000021
【図１１】
2004511899.tif 000022
【図１２】
2004511899.tif 000023
【図１３】
2004511899.tif 000024
【図１４】
2004511899.tif 000025
【図１５】
2004511899.tif 000026
【図１６】
2004511899.tif 000027
【国際公開パンフレット】
2004511899.tif 000028
2004511899.tif 000029
2004511899.tif 000030
2004511899.tif 000031
2004511899.tif 000032
2004511899.tif 000033
2004511899.tif 000034
2004511899.tif 000035
2004511899.tif 000036
2004511899.tif 000037
2004511899.tif 000038
2004511899.tif 000039
2004511899.tif 000040
2004511899.tif 000041
2004511899.tif 000042
2004511899.tif 000043
2004511899.tif 000044
2004511899.tif 000045
2004511899.tif 000046
2004511899.tif 000047
2004511899.tif 000048
2004511899.tif 000049
2004511899.tif 000050
2004511899.tif 000051
2004511899.tif 000052
2004511899.tif 000053
2004511899.tif 000054
2004511899.tif 000055
2004511899.tif 000056
2004511899.tif 000057
2004511899.tif 000058
2004511899.tif 000059
2004511899.tif 000060
2004511899.tif 000061
2004511899.tif 000062
2004511899.tif 000063
2004511899.tif 000064
2004511899.tif 000065
2004511899.tif 000066
2004511899.tif 000067
2004511899.tif 000068
2004511899.tif 000069
【国際公開パンフレット（コレクトバージョン）】
2004511899.tif 000070
【国際調査報告】
2004511899.tif 000071
2004511899.tif 000072
2004511899.tif 000073