(57)【要約】本発明は、不利な影響を及ぼすカスケード接続の電流モードブロックの間を伝わるＤＣ電流のコントロールについての見出された利点に関する。特定の例示的な適用によれば、本発明は、第１及び第２のカスケード接続の電流モード回路ブロックを含んでおり、回路模倣及び比較ブロックは、第１の電流モード回路ブロックの動作及び出力インピーダンスを模倣し、第２の電流モード回路ブロックの動作及び入力インピーダンスを模倣する。この模倣比較ブロックは、前記第１の電流モード回路ブロック及び前記第２の電流モード回路ブロックからの電流の伝達に相当する電圧差分を検出し、且つ、これにより校正する、差分比較器を含んでいる。このアプローチは、例えば、電力消費低減を含む、様々な動作上の観点からの改良に関する多くの利点を、もたらすことができる。
2004512722.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の電流モード回路ブロックであって、前記第１の電流モード回路ブロックは、前記第２の電流モード回路ブロックのポートの入力インピーダンスよりも著しく高い出力インピーダンスを有しており、前記ポートは前記第１の電流モード回路ブロックにより電流駆動される、第１及び第２の電流モード回路ブロックと、
前記第１の電流モード回路ブロックの動作及び出力インピーダンスを模倣し、前記第２の電流モード回路ブロックの動作及び入力インピーダンスを模倣するように、構成され配置された、第３の回路ブロックと、
前記第１の電流モード回路ブロック及び前記第２の電流モード回路ブロックからの電流の伝達に相当する、前記第３の電流モード回路ブロックにおける電圧差分に、前記電圧差分を取り除くことにより応答するように、構成され配置された、ＤＣコントロールブロックと、
を備えることを特徴とする電流モード回路装置。
【請求項２】
前記ＤＣコントロールブロックは、さらに、前記第１、第２及び第３の電流モード回路ブロックの少なくとも１つをバイアスすることにより、前記電圧差分に応答するように、構成され配置されてている、ことを特徴とする請求項１に記載の電流モード回路装置。
【請求項３】
前記ＤＣコントロールブロックは、さらに、前記第３の電流モード回路ブロックを、並びに、前記第１及び第２の電流モード回路ブロックの少なくとも１つを、バイアスすることにより、前記電圧差分に応答するように、構成され配置されてている、ことを特徴とする請求項１に記載の電流モード回路装置。
【請求項４】
前記第１の電流モード回路ブロックは、高周波信号処理回路における複数のステージの１つである、ことを特徴とする請求項１に記載の電流モード回路装置。
【請求項５】
前記第２の電流モード回路ブロックは、前記高周波信号処理回路における別の第２ステージである、ことを特徴とする請求項４に記載の電流モード回路装置。
【請求項６】
前記第２の電流モード回路ブロックは、前記第１の電流モード回路ブロックから出力された信号を増幅する、ことを特徴とする請求項５に記載の電流モード回路装置。
【請求項７】
前記高周波信号処理回路は、パワーミキサトランスミッタである、ことを特徴とする請求項５に記載の電流モード回路装置。
【請求項８】
前記第１の電流モード回路ブロックは、位相直交信号を生成する中間周波数フェイズシフタである、ことを特徴とする請求項５に記載の電流モード回路装置。
【請求項９】
前記第２の電流モード回路ブロックは、前記位相直交信号を増幅する、ことを特徴とする請求項８に記載の電流モード回路装置。
【請求項１０】
前記第３の電流モード回路ブロックは、前記第１の電流モード回路ブロックの出力ステージのレプリカを含んでいる、ことを特徴とする請求項９に記載の電流モード回路装置。
【請求項１１】
前記第３の電流モード回路ブロックは、前記第２の電流モード回路ブロックの入力ステージのレプリカを含んでいる、ことを特徴とする請求項９に記載の電流モード回路装置。
【請求項１２】
第１及び第２の電流モード回路ブロックであって、前記第１の電流モード回路ブロックは、高周波入力信号を処理し、且つ、前記第２の電流モード回路ブロックのポートの入力インピーダンスよりも著しく高い出力インピーダンスを有しており、前記ポートは前記第１の電流モード回路ブロックにより電流駆動される、第１及び第２の電流モード回路ブロックと、
前記第１の電流モード回路ブロックの動作及び出力インピーダンスを模倣し、前記第２の電流モード回路ブロックの動作及び入力インピーダンスを模倣するように、構成され配置された、回路模倣及び比較ブロックであって、前記第１の電流モード回路ブロック及び前記第２の電流モード回路ブロックからの電流の伝達に相当する電圧差分を検出し、且つ、これにより校正する、回路模倣及び比較ブロックと、
を備えることを特徴とする電流モード回路装置。
【請求項１３】
前記第２の電流モード回路ブロックは、前記第１の電流モード回路ブロックから出力されたフェイズベース信号を増幅する、ことを特徴とする請求項１２に記載の装置。
【請求項１４】
前記回路模倣及び比較ブロックは、さらに、第１の電流モード回路ブロックをバイアスすることにより、前記電圧差分を取り除くように、構成され配置されている、ことを特徴とする請求項１２に記載の装置。
【発明の詳細な説明】
【０００１】
本発明は、増幅器、ミキサ等の電流モード回路をコントロールするための回路及び技術に関する。特に、本発明は、電流モード回路がその入力ポート及び／又はその出力ポートの電圧変動に敏感な回路環境にある場合に、特に有利な適用を見い出した。
【０００２】
電気工業は、ハイパワー及び高機能回路と争いつづけている。この観点における重要な業績は、シリコンウエハの小さなエリアに、極めて大規模な集積回路を形成したことである。高周波数通信の分野において、そのような装置の設計及び製造における主な目的は、一般に小さい占有面積で、且つ実際の電力が最も小さくなるような回路を得ることであるが、これと同時に、信号により通信されたデータの完全性を保持することである。
【０００３】
通信分野においてしばしば用いられる回路の１つのタイプは、一般に、電流モード回路と呼ばれている。電流モード回路は、グローバルポジショニング（ＧＰＳ）レシーバ、コードレス及びセルラーフォン回路、ワイヤレスローカルユリアネットワーク、及び、モバイル通信レシーバ及びトランスミッタ（トランシーバ）の他のタイプを含む幅広い電気製品で用いられているが、これらに限られるものでもない。
【０００４】
電流モード回路においては、電流増幅が考慮され、電圧スイングの非線形性は重要でない。そのような回路においては、他の回路ブロックへのＤＣカップリングが必要とされるべきであり、回路全体の動作は、ＤＣカップリングに関連する電圧スイングの著しい非線形により、望ましくないＤＣ電圧の影響を受けやすいかもしれない。この望ましくないＤＣ電圧は、オフセット電流を生成することがあり、このオフセット電流は回路ブロックの出力を飽和させることがあり、これにより、全体動作を著しく悪化させるかもしれない。
【０００５】
そのようなＤＣ電圧の影響は、無線周波数（ＲＦ）、中間周波数（ＩＦ）及び低周波数、及び／又は、ベースバンド信号処理などの様々なタイプの通信分野において、許容しがたい動作を生じさせることがある。例えば、パワーミキサ回路において、最終ミキサステージに流れ込む外部からのＤＣ電流は、電流消費について、耐えられない大きな増加をもたらすことがあり、いくつかの回路設計においては、受け入れられない信号の歪みをもたらすかもしれない。
【０００６】
一般的な電流モード回路ブロックにおいて、各機能ブロックの出力インピーダンスは、できるだけ高い方が好しい。理想的には、各機能ブロックは、理想的な電流ソースを模倣した出力インピーダンスと、ゼロオーム回路を追った入力インピーダンスにより、設計される。そのような回路設計の主たる目的は、入力及び出力インピーダンスレベルをコントロールし、望ましいレベルに電圧を維持することを含んでいる。入力インピーダンスの維持に失敗すると、出力インピーダンス又はコントロール電圧は、電力消費の大きな増加をもたらし、例えば、著しいノイズの増加及び線形パフォーマンスの悪化を含む、他の不利益な動作をもたらす。
【０００７】
したがって、上述した欠点を克服する電流モード回路及び技術の提供が、必要とされている。
【０００８】
本発明は、以下の説明を注意深く見ることにより明らかになるであろう上記分野及び装置並びに他の利点に関する様々な実施形態で実現される。例えば、本発明のある観点によれば、電流モードブロックの間のインターフェースにおけるコントロールＤＣ電圧レベルへのフィードバックループを用いることにより、カスケード接続の電流モードブロックの間を流れる電流をコントロールすることに関する有利な発見に関連するものである。適切に実現化された場合、このアプローチは、電力消費の低減の改善に関する多くの利点をもたらすことができ、また、例えばダイナミックレンジ及び線形性に関する他の問題の軽減をもたらすことができる。
【０００９】
特定の実施例の適用によれば、本発明は、第１及び第２のカスケード接続の電流モード回路ブロックを含んでおり、第１の電流モード回路ブロックの動作及び出力の振る舞い（例えばインピーダンス）を模倣し、第２の電流モード回路ブロックの動作及び出力の振る舞いを模倣する回路模倣及び比較ブロックを含んでいる。この模倣比較ブロックは、第１の電流モード回路ブロックと第２の電流モード回路ブロックから流れる電流に対応する電圧差分を検出して校正する差分比較器を含んで実現することができる。このアプローチは、例えば、電力消費の低減を含む様々な動作上の観点の改善に関する多くの利点を、もたらすことができる。
【００１０】
上記要約は、本発明のすべての観点の総覧を提供することを意図するものではない。本発明の他の観点は、詳細な説明に関して、例示的に記述される。
【００１１】
【発明の実施の形態】
本発明は、種々の変形及び代替の形式になじむものであり、その限定されたものが一例として図面に示されており、詳細に説明されるであろう。しかしながら、本発明は特定の記述された形態の発明に限定されないと、理解すべきである。一方、本発明は、添付したクレームにより定義された発明の精神及び範囲内において、すべての変形、均等及び代替をカバーする。
【００１２】
本発明は、様々な電流モード回路及び分野に適用可能であると考えられる。１つの電流モード回路からカスケード接続の第２の電流モード回路に流れる外部ＤＣ電流が動作上の欠点となり得る高周波信号処理回路装置に対して、本発明は特に有益であることが見い出されており、この欠点には限定するものではないが、許容できない電流消費の増大が含まれており、いくつかの回路設計においては、受け入れられない信号の歪みが含まれている。本発明は、そのような回路又は分野に必ずしも限られるものではないが、本発明の種々の観点は、そのような環境で動作する実施形態の議論により、最も高く評価される。
【００１３】
ここで、本発明に基づいて、図面を参照すると、図１は、カスケード接続の電流モード回路装置１００の一例のブロック図を示しており、電流モード回路装置は、第１の電流モード回路ブロック１１０と第２の電流モード回路ブロック１１２を含んでいる。第１の電流モード回路ブロック１１０は、第２の電流モード回路ブロック１１２の出力インピーダンスレベルより、著しく小さい入力インピーダンスレベルを有している。理想的には、入力インピーダンスレベルは事実上ゼロオームであり、出力インピーダンスレベルは、極めて大きく事実上無限大のオームである。別の電流モード回路ブロック１１４は、第１の電流モード回路ブロック１１０の出力ステージの動作及びインピーダンスのレプリカとして機能するように設計されており、また同様に、第２の電流ブロック１１２の入力ステージの動作及びインピーダンスのレプリカとして機能するように設計されている。第１の電流モード回路ブロックから第２の電流モード回路ブロックにＤＣ電流を直接供給するのではなく、第１の電流モード回路ブロックから第２の電流モード回路ブロックに信号のＡＣ成分を伝え、信号のＤＣ成分（ＡＣ成分なし）はレプリカ電流モード回路ブロック１１４を用いてモニタされ、ＤＣコントロール／フィードバックブロック１１６により取り除かれる。第１の電流モード回路ブロック１１０の出力と第２の電流モード回路ブロック１１２の入力のレプリカステージを接続する抵抗パスを横切る電圧差分を検出することにより、ＤＣコントロール／フィードバックブロック１１６は、この電流をモニタする。カスケード接続の電流モード回路ブロック１１０及び１１２の間にＤＣ電流を実際に伝えることなく、この伝えるＤＣ電流を有効にモニタリングし、取り除くことにより、ＤＣカップリングに伴う電圧スイングにおける著しい非線形性を原因とする望ましくないＤＣ電圧変動を回避する。先に述べたように、この望ましくないＤＣ電圧は、オフセット電流を生成するかもしれず、このオフセット電流は、回路ブロックの出力を飽和させ、これにより全体動作を著しく低下させる。
【００１４】
本発明の１つの特別な例である実施形態及び適用においては、カスケード接続の電流モード回路装置１００は、パワーミキサトランスミッタとして用いられており、例えば、セルラー通信システムトランスミッタとして用いられてもよい。この場合には、第１の電流モード回路ブロック１１０はその第１ステージであり、多重フェイズフィルタを含む中間周波数（ＩＦ）位相シフタなどである。第１ステージは、信号入力１２０（ＤＣ電流を取り除くためにフィルタされている）を、第２の電流モード回路ブロック１１２にパワー（信号増幅）ミキサの形で提供するために、位相直交の形式に変換する。
【００１５】
一例である信号処理の適用は、図示されているこの動作において、有効である。この適用において、第１の電流モード回路ブロック１１０の出力ステージはベースを共通にするトランジスタ装置であり、これは、それぞれが入力としてのエミッタと出力としてのコレクタとを有する４つの整合されたベースを共通にするバイポーラトランジスタ（Ｉ，Ｑ，Ｉｂａｒ及びＱｂａｒ）を、備えている。この出力ステージに相当するレプリカ回路１１４の部分は、別の整合されたベースを共通にするにするバイポーラトランジスタである。同様にこの別の整合されたベースを共通にするバイポーラトランジスタは、同じそれぞれの整合回路に接続されたエミッタ及びコレクタを有しており、この整合回路は、前述の４つの整合されたベース共通のバイポーラトランジスタのぞれぞれに接続する回路に相当している。しかしながら、４つの整合されたベース共通のバイポーラトランジスタのそれぞれとは異なり、この別の整合されたベース共通のバイポーラトランジスタは、ＡＣ信号成分を伝えず、逆に、４つの整合されたベース共通のバイポーラトランジスタの出力ステージに実際には現れないＤＣ成分のみを伝える。この結果、このＤＣ成分は、このレプリカトランジスタ回路のコレクタから、第２の電流モード回路ブロック１１２のレプリカ入力ステージに接続する抵抗パスを通して、伝えられる。このレプリカ入力ステージは、ローインピーダンス回路であり、このローインピーダンス回路は、４つの整合された共通ベースのバイポーラトランジスタの１つの出力を受ける入力ステージの動作及び振る舞いを模倣する。これにより、この抵抗パスは、ＤＣ電流を伝え、電圧差分を生成するために用いられ、この電圧差分は、図１に示すレプリカブロック１１４並びにブロック１１０及び１１２の少なくとも１つにフィードバックされるバイアスを用いることにより、モニタされ、取り除かれる。もう１つの特定の実施形態においては、レプリカ入力ステージは、インピーダンス整合したバイポーラトランジスタのベース・エミッタパスを用いて、ローインピーダンス回路を実現する。
【００１６】
したがって、生成された電圧差分に応じて、ＤＣコントロール／フィードバックブロック１１６は、望ましくない電圧変動を生じさせることなく、レプリカ電流モード回路ブロック１１４で、並びに、第１及び第２の電流モード回路ブロック１１０及び１１２の少なくとも一方で、電流バイアスレベルを調整することができる。さらに、レプリカ電流モード回路ブロック１１４をこのような態様で用いることにより、また、入力信号周波数より低い周波数で動作させることにより、第２の電流モード回路ブロック１１２に実際に現れるＤＣ電圧が、望ましいレベルに維持され、一般的な整流非線形信号によっては影響されない。
【００１７】
図２は、上述したパワーミキサへの適用及び実施形態に関する説明を示しており、対応する回路ブロックを図示するのには、同じ符号を用いている。この例示の実施形態において、４つの出力ステージのそれぞれは、抵抗２１２を通じて何らかのＤＣ電流オフセットを供給するレプリカ出力ステージ２１０を用いて、模倣される。この抵抗２１２を横断して検出された電圧差分は、作動増幅器２１６により検出される。この差分増幅器２１６は、ＤＣコントロール及びフィードバック回路２２０に供給する。そして、ＤＣコントロール及びフィードバック回路２２０は、レプリカ出力ステージ２１０のそれぞれにおいて、及び、第１のブロック１１０’において、ＤＣ電流を調整するためのバイアス信号を供給するために用いられる。
【００１８】
そのようなブロックに相当する追加の例示の回路については、添付した４ページの付録がリファインレスになり、上述した適用及び実施形態の例示的な回路図となる。
【００１９】
種々の分野において、レプリカ電流モード回路ブロックの特定の実現は、第２の電流モード回路ブロックと比べれば、変更されるであろう。上述したように、レプリカ電流モード回路ブロックの動作の機能上のレプリカであり、必ずしも回路複製ではない。さらに、第２のブロックの入力に対するレプリカに関しては、縮小された部品サイズ及び評価により、パワーセーブが実現されており、１つの例示的な手段においては、この縮小化は、４段階のサイズ及び評価のファクターを用いて、達成される。
【００２０】
したがって、本発明は、２つの電流モード回路装置の間におけるＤＣカップリングの回路装置に関するものであり、他の観点の中でもとりわけ、電力消費についての大きな利点を実現する信号処理のアプローチに関する。上述した種々の実施形態は、説明のためだけに提供されており、本発明を限定する意図ではない。当業者は、厳密には、ここで図示して述べた例示的な実施形態及び適用に従うものではないが、本発明に対してなし得る種々の変形及び変更を容易に認識するであろう。本発明の範囲は、クレームに述べられている。
【図面の簡単な説明】
本発明は、添付した図面に関する本発明の種々の実施形態の説明を考慮することにより、より完全に理解することができる。
【図１】
図１は、本発明の一例である実施形態に係る電流モード回路のブロック図を示している。
【図２】
図２は、本発明に係る図１の回路装置の特定の例の実現を示している。
【図１】
2004512722.tif 000003
【図２】
2004512722.tif 000004
【国際公開パンフレット】
2004512722.tif 000005
2004512722.tif 000006
2004512722.tif 000007
2004512722.tif 000008
2004512722.tif 000009
2004512722.tif 000010
2004512722.tif 000011
2004512722.tif 000012
2004512722.tif 000013
2004512722.tif 000014
2004512722.tif 000015
2004512722.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2004512722.tif 000017
【国際調査報告】
2004512722.tif 000018
2004512722.tif 000019