(57)【要約】パルス位置変調（ＰＰＭ）デコーダ回路を有する無線周波数識別（ＲＦＩＤ）タグデバイス。上記パルス位置変調デコーダ回路は、上記ＲＦＩＤタグデバイスの内部発振器と、外部ＰＰＭソース（例えば、ＲＦＩＤタグ読取器）との間の相対的な周波数関係を計算する。上記ＰＰＭデコーダ回路は、上記外部ＰＰＭソース（すなわち、ＲＦＩＤタグ読取器）と、上記ＲＦＩＤタグデバイスの内部クロック発振器との間の差に対して較正される。この較正工程は、１回の較正シンボル期間の間の１回の測定で行なわれる。【選択図】図２
2004502176.tif 000002
【特許請求の範囲】
【請求項１】
パルス位置変調（ＰＰＭ）デコーダであって、
シンクロナイザーと、
ＰＰＭデコーダ状態マシンと、
較正／再ロード機能と、
ビットダウンカウンタと、
ビットウィンドウカウンタと、
データシンボル出力を有するシンボルレジスタと、
を備え、
該シンクロナイザーは、検出されたＰＰＭ信号を受信するように適合された第１の入力と、内部発振器に接続された第２の入力と、該ＰＰＭデコーダ状態マシンの第１の入力および該シンボルレジスタの第１の入力に接続された出力とを有し、
該ＰＰＭデコーダ状態マシンは、該内部発振器に接続された第２の入力と、該較正／再ロード機能の第１の入力に接続された第１の出力と、該ビットダウンカウンタの第２の入力に接続された第２の出力と、該ビットウィンドウカウンタの第２の入力に接続された第３の出力とを有し、
該較正／再ロード機能は、該内部発振器に接続された第２の入力と、該ビットダウンカウンタの第１の入力に接続された出力とを有し、
該ビットダウンカウンタは、該内部発振器に接続された第３の入力と、該ビットウィンドウカウンタの第１の入力に接続された出力とを有し、
該ビットウィンドウカウンタは、該内部発振器に接続された第３の入力と、該シンボルレジスタの第２の入力に接続された第１の出力と、該ＰＰＭデコーダ状態マシンの第３の入力に接続された第２の出力とを有し、
該シンボルレジスタは、シンボルデータを含む出力を有する、
ＰＰＭデコーダ。
【請求項２】
前記較正／再ロード機能は、
較正カウンタ制御器と、
較正カウンタと、
較正コードレジスタと、
再ロードレジスタと、
「８のＮ」機能と、
「１ずつインクリメントする」機能と、
ロード固定値機能と、
該「１ずつインクリメントする」機能と該ロード固定値機能との間を切り換えるための回路と、
を備え、
該較正カウンタ制御器は、前記ＰＰＭデコーダ状態マシンの出力に接続された第１の入力と、前記ビットダウンカウンタの出力に接続された第２の入力と、前記ビットウィンドウカウンタの出力に接続された第３の入力と、該較正コードレジスタの第１の出力に接続された第４の入力と、該較正カウンタの入力に接続された出力とを有し、
該較正カウンタは、該較正コードレジスタの入力に接続された出力を有し、
該較正コードレジスタは、該「８のＮ」機能の第１の入力および該再ロードレジスタの入力に接続された第２の出力を有し、
該「８のＮ」機能は、該ビットウィンドウカウンタの第１の出力に接続された第２の入力と、該「１ずつインクリメントする」機能の第１の入力に接続された出力とを有し、
該再ロードレジスタは、該「１ずつインクリメントする」機能の第２の入力に接続された出力を有し、
該切換え回路は、該「１ずつインクリメントする」機能の出力に接続された第１の入力と、該ロード固定値機能の出力に接続された第２の入力と、該ビットダウンカウンタの第１の入力に接続された出力とを有する、
請求項１に記載のＰＰＭデコーダ。
【請求項３】
前記切換え回路はマルチプレクサである、請求項１に記載のＰＰＭデコーダ。
【請求項４】
パルス位置変調（ＰＰＭ）デコーダをＰＰＭ信号に対して較正する方法であって、
ａ）ビットウィンドウカウンタに０１６（００００ｂ）をロードする工程と、
ｂ）第１のＰＰＭパルスが検出された場合、ビットダウンカウンタに５１６（０１０１ｂ）をロードする工程と、
ｃ）各クロックパルスにおいて、該ビットダウンカウンタをデクリメントする工程と、
ｄ）第２のＰＰＭパルスが検出される場合を判定する工程であって、
該第２のＰＰＭパルスが検出された場合、工程Ｉ）に進み、該第２のＰＰＭパルスが検出されなかった場合、工程ｅ）に進む、工程と、
ｅ）該ビットダウンカウンタが０１６（００００ｂ）に等しくなる場合を判定する工程であって、該ビットダウンカウンタが０１６（００００ｂ）に等しくない場合、工程ｃ）に戻り、該ビットダウンカウンタが０１６（００００ｂ）に等しい場合、工程ｆ）に進む、工程と、
ｆ）該ビットダウンカウンタを再ロードする工程と、
ｇ）該ビットウィンドウカウンタをインクリメントする工程と、
ｈ）該ビットウィンドウカウンタがオーバーフロー状態か否かを判定する工程であって、該ビットウィンドウカウンタがオーバーフロー状態である場合、工程ａ）に戻り、オーバーフローが無い場合、工程ｃ）に戻る、工程と、
ｉ）該ビットウィンドウカウンタが５１６（０１０１ｂ）〜７１６（０１１１ｂ）にあるか否かを判定する工程であって、
該ビットウィンドウカウンタが５１６（０１０１ｂ）〜７１６（０１１１ｂ）に無い場合、該ビットウィンドウカウンタが１１６（０００１ｂ）〜２１６（００１０ｂ）にあるか否かを判定し、
該ビットウィンドウカウンタが１１６（０００１ｂ）〜２１６（００１０ｂ）にある場合、高速読出しコマンドデコードを実行し、
該ビットウィンドウカウンタが１１６（０００１ｂ）〜２１６（００１０ｂ）に無い場合、工程ａ）に戻り、
該ビットウィンドウカウンタが５１６（０１０１ｂ）〜７１６（０１１１ｂ）にある場合、工程ｊ）に進む、工程と、
ｊ）該ビットウィンドウカウンタに６１６（０１１０ｂ）をロードする工程と、  ｋ）該ビットダウンカウンタに５１６（０１０１ｂ）をロードする工程と、
ｌ）較正開始機能が真となる場合を判定し、次いで、
ｌ１）各クロックパルスにおいて較正カウンタをインクリメントし、
ｌ２）第３のＰＰＭパルスが検出されたか否かを判定する工程であって、
該第３のＰＰＭパルスが検出された場合、該較正カウンタを停止して工程ｔ）に進み、
該第３のＰＰＭパルスが検出されなかった場合、工程ｍ）に進む、工程と、
ｍ）該較正カウンタが２Ｆ１６（００１０  １１１１ｂ）に等しいか否かを判定する工程であって、
該較正カウンタが２Ｆ１６（００１０  １１１１ｂ）に等しくない場合、工程ｌ１）に進み、
該較正カウンタが２Ｆ１６（００１０  １１１１ｂ）に等しい場合、該較正カウンタを停止させ、工程ｏ）に進む、工程と、
ｎ）各クロックパルスにおいて該ビットダウンカウンタをデクリメントする工程と、
ｏ）該第３のＰＰＭパルスが検出されたか否かを判定する工程であって、
該第３のＰＰＭパルスが検出された場合、工程ｔ）に進み、
該第３のＰＰＭパルスが検出されなかった場合、工程ｐ１）に進む、工程と、
ｐ１）該ビットダウンカウンタが０１６（００００ｂ）に等しいか否かを判定する工程であって、
該ビットダウンカウンタが０１６（００００ｂ）に等しくない場合、工程ｎ）に戻り、
該ビットダウンカウンタが０１６（００００ｂ）に等しい場合、工程ｑ）に進む、工程と、
ｐ２）該ビットダウンカウンタを再ロードする工程と、
ｑ）該ビットウィンドウカウンタがＦ１６（１１１１ｂ）に等しいか否かを判定する工程であって、
該ビットウィンドウカウンタがＦ１６（１１１１ｂ）に等しい場合、工程ａ）に戻り、
該ビットウィンドウカウンタがＦ１６（１１１１ｂ）に等しくない場合、工程ｓ）に進む、工程と、
ｒ）該ビットウィンドウカウンタをインクリメントして、次いで工程ｎ）に戻る工程と、
ｓ）該ビットウィンドウカウンタがＣ１６（１１００ｂ）〜Ｆ１６（１１１１ｂ）にあるか否かを判定する工程であって、
該ビットウィンドウカウンタがＣ１６（１１００ｂ）〜Ｆ１６（１１１１ｂ）に無い場合、工程ａ）に進み、
該ビットウィンドウカウンタがＣ１６（１１００ｂ）〜Ｆ１６（１１１１ｂ）にある場合、工程ｕ）に進む、工程と、
ｔ）較正シンボルを違反ＰＰＭコードを認識する工程と、
ｕ）該ビットウィンドウカウンタにＥ１６（１１１０ｂ）をロードする工程と、  ｖ）該ビットダウンカウンタに５１６（０１０１ｂ）をロードする工程と、
ｗ）該較正カウンタ中の値を該較正コードレジスタにロードする工程と、
ｘ）各クロックパルスにおいて、該ビットダウンカウンタをデクリメントする工程と、
ｙ）第４のＰＰＭパルスが検出される場合を判定する工程であって、
該第４のＰＰＭパルスが検出された場合、工程ａ）に進み、
該第４のＰＰＭパルスが検出されなかった場合、工程ａａ）に進む、工程と、
ｚ）該ビットダウンカウンタが０１６（００００ｂ）に等しくなる場合を判定する工程であって、
該ビットダウンカウンタが０１６（００００ｂ）に等しくない場合、工程ｙ）に戻り、
該ビットダウンカウンタが０１６（００００ｂ）に等しい場合、工程ｂｂ）に進む、工程と、
ａａ）該ビットダウンカウンタを再ロードする工程と、
ｂｂ）該ビットウィンドウカウンタをインクリメントする工程と、
ｃｃ）該ビットウィンドウカウンタが０１６（００００ｂ）に等しくなる場合を判定する工程であって、
該ビットウィンドウカウンタが０１６（００００ｂ）に等しくない場合、工程ｙ）に戻り、
該ビットウィンドウカウンタが０１６（００００ｂ）に等しい場合、工程ｅｅ）に進む、工程と、
ｄｄ）ＰＰＭシンボルの受信を開始する工程と、
ｅｅ）各クロックパルスにおいて、該ビットダウンカウンタをデクレメントする工程と、
ｆｆ）別のＰＰＭパルスが検出される場合を判定する工程であって、
該別のＰＰＭパルスが検出された場合、工程ｋｋ）に進み、
該別のＰＰＭパルスが検出されなかった場合、工程ｈｈ）に進む、工程と、
ｇｇ）該ビットダウンカウンタが０１６（００００ｂ）に等しくなる場合を判定する工程であって、
該ビットダウンカウンタが０１６（００００ｂ）に等しくない場合、工程ｆｆ）に戻り、
該ビットダウンカウンタが０１６（００００ｂ）に等しい場合、工程ｉｉ）に進む、工程と、
ｈｈ）該ビットダウンカウンタを再ロードする工程と、
ｉｉ）該ビットウィンドウカウンタをインクリメントし、次いで工程ｆｆ）に戻る工程と、
ｊｊ）該ビットダウンカウンタに５１６（０１０１ｂ）をロードする工程と、
ｋｋ）該ビットウィンドウカウンタを用いて、シンボル値をデコードする工程と、
を包含する、方法。
【請求項５】
前記ビットダウンカウンタを再ロードする工程は、
「８のＮ」機能が真になる場合を判定する工程であって、
該「８のＮ」機能が真の場合、前記再ロードレジスタのコンテンツに１を加算したものを前記ビットダウンカウンタに再ロードする工程と、
該「８のＮ」機能が真ではない場合、該再ロードレジスタのコンテンツを該ビットダウンカウンタに再ロードする工程と、
を包含する、請求項４に記載の方法。
【請求項６】
前記ビットウィンドウカウンタのコンテンツと、較正コードの下位３ビットとが、（ビットウィンドウカウンタ，較正コード）（０，３）、（０，６）、（０，７）、（１，３）、（１，４）、（１，６）、（１，７）、（２，３）、（２，６）、（２，７）、（３，２）、（３，４）、（３，５）、（３，７）、（４，５）、（４，６）、（４，７）、（５，４）、（５，５）、（５，６）、（５，７）、（６，５）、（６，６）、（６，７）、（７，１）、（７，２）、（７，４）、（７，５）、（８，３）、（８，６）、（８，７）、（９，３）、（９，４）、（９，６）、（９，７）、（１０，３）、（１０，５）、（１０，６）、（１０，７）、（１１，２）、（１１，４）、（１１，５）、（１１，２）、（１１，４）、（１１，５）、（１１，２）、（１１，４）、（１１，５）、（１１，２）、（１１，４）、（１１，５）、（１１，７）、（１２，５）、（１２，６）、（１２，７）、（１３，４）、（１３，５）、（１３，６）、（１３，７）、（１４，５）、（１４，６）、（１４，７）、（１５，１）、（１５，２）、（１５，４）および（１５，５）からなる群から選択された場合、前記「８のＮ」機能は真である、請求項５に記載の方法。
【請求項７】
受信したＰＰＭ信号に対して較正を行うパルス位置変調（ＰＰＭ）デコーダを有する無線周波数識別（ＲＦＩＤ）タグシステムであって、
ＰＰＭ変調検出器と、
内部発振器と、
該ＰＰＭ変調検出器および該内部発振器に接続された入力と、シンボルデータを有する出力とを有するＰＰＭデコーダであって、該ＰＰＭデコーダは、該ＰＰＭ変調検出器によって検出されたＰＰＭ信号と、該内部発振器からのクロック場合とを受信するように適合され、
シンクロナイザーと、
ＰＰＭデコーダ状態マシンと、
較正／再ロード機能と、
ビットダウンカウンタと、
ビットウィンドウカウンタと、
データシンボル出力を有するシンボルレジスタと、
を含む、ＰＰＭデコーダと
を備え、
該シンクロナイザーは、該検出されたＰＰＭ信号を受信するように適合された第１の入力と、該内部発振器に接続された第２の入力と、該ＰＰＭデコーダ状態マシンの第１の入力および該シンボルレジスタの第１の入力に接続された出力とを有し、
該ＰＰＭデコーダ状態マシンは、該内部発振器に接続された第２の入力および該較正／再ロード機能の第１の入力に接続された第１の出力と、該ビットダウンカウンタの第２の入力に接続された第２の出力および該ビットウィンドウカウンタの第２の入力に接続された第３の出力とを有し、
該較正／再ロード機能は、該内部発振器に接続された第２の入力と、該ビットダウンカウンタの第１の入力に接続された出力とを有し、
該ビットダウンカウンタは、該内部発振器に接続された第３の入力と、該ビットウィンドウカウンタの第１の入力に接続された出力とを有し、
該ビットウィンドウカウンタは、該内部発振器に接続された第３の入力と、該シンボルレジスタの第２の入力に接続された第１の出力と、該ＰＰＭデコーダ状態マシンの第３の入力に接続された第２の出力とを有し、
該シンボルレジスタは、シンボルデータを含む出力を有する、
ＲＦＩＤタグシステム。
【請求項８】
前記較正／再ロード機能は、
較正カウンタ制御器と、
較正カウンタと、
較正コードレジスタと、
再ロードレジスタと、
「８のＮ」機能と、
「１ずつインクリメントする」機能と、
ロード固定値機能と、
該「１ずつインクリメントする」機能と該ロード固定値機能との間を切り換えるための回路と、
を備え、
該較正カウンタ制御器は、前記ＰＰＭデコーダ状態マシンの出力に接続された第１の入力と、前記ビットダウンカウンタの出力に接続された第２の入力と、前記ビットウィンドウカウンタの出力に接続された第３の入力と、該較正コードレジスタの第１の出力に接続された第４の入力と、該較正カウンタの入力に接続された出力とを有し、
該較正カウンタは、該較正コードレジスタの入力に接続された出力を有し、
該較正コードレジスタは、該「８のＮ」機能の第１の入力および該再ロードレジスタの入力に接続された第２の出力を有し、
該「８のＮ」機能は、該ビットウィンドウカウンタの第１の出力に接続された第２の入力と、該「１ずつインクリメントする」機能の第１の入力に接続された出力とを有し、
該再ロードレジスタは、該「１ずつインクリメントする」機能の第２の入力に接続された出力を有し、
該切換え回路は、該「１ずつインクリメントする」機能の出力に接続された第１の入力と、該ロード固定値機能の出力に接続された第２の入力と、該ビットダウンカウンタの第１の入力に接続された出力とを有する、
請求項７に記載のＲＦＩＤタグシステム。
【請求項９】
前記切換え回路はマルチプレクサである、請求項７に記載のＲＦＩＤタグシステム。
【請求項１０】
前記ＲＦＩＤタグシステムは、集積回路ダイ上に作製される、請求項７に記載のＲＦＩＤタグシステム。
【請求項１１】
前記集積回路ダイは、集積回路パッケージでパッケージングされる、請求項１０に記載のＲＦＩＤタグシステム。
【発明の詳細な説明】
【０００１】
本発明は概して、無線周波数識別（ＲＦＩＤ）タグデバイスに関し、より詳細には、ある較正シンボル時間内に受信されるパルス位置変調（ＰＰＭ）信号からのデコーダのタイミングを較正する無線周波数識別タグデバイスに関する。
【０００２】
無線周波数識別（ＲＦＩＤ）タグデバイスは、在庫の管理、有料道路上の車の自動識別、セキュリティシステム、電子アクセスカード、キーレスエントリなどに用いることが可能である。塗料、水、汚れ、塵、人体、コンクリート通して、またはタグ付けされたアイテム自体を通して、ＲＦＩＤタグデバイスを読むことができるため、ＲＦＩＤタグデバイスは、バーコードラベルより過酷な環境下で機能することができる。ＲＦＩＤタグデバイスは、無線周波数タグ読み取り器（呼掛け器）と共に用いられる。無線周波数タグ読み取り器（呼掛け器）は、持続波（ＣＷ）無線周波数（ＲＦ）または近距離の範囲でＲＦＩＤタグデバイスを起動させる電磁キャリアを生成する。ＲＦＩＤタグデバイスは、受動的であり、内部電源を有さなくてもよい。むしろ、ＲＦＩＤタグデバイスは、ＲＦＩＤタグ読み取り器によるＣＷ　ＲＦまたは電磁キャリア内の電力のいくらかを用いて、格納された内部デジタルコードを読み出す内部回路に電力供給し、これにより、ＲＦＩＤタグデバイスが格納された内部デジタルコードをＲＦＩＤタグ読み取り器に信号発信するようになる。
【０００３】
ＲＦＩＤタグデバイスは、ＣＷキャリアに同調された共鳴回路に同調および離調することによって、ＲＦＩＤタグ読み取り器のＣＷキャリアの増幅を変更する。ＲＦＩＤタグデバイスは、例えば、ＣＷ無線周波数または電磁キャリアの周波数に同調されたパラレル共鳴回路あるいはアンテナと、ＲＦから直流電流（ＤＣ）への変換機と、パラレル共鳴回路／アンテナに同調および離調するための回路と、内部デジタルコードを格納するロジックと、内部デジタルコードを読み出し、これにより、パラレル共鳴回路／アンテナに同調および離調する回路に、内部に格納されたデジタルコードと協働して動作させるロジックとを含む。
【０００４】
ＲＦＩＤタグデバイスの優れた用途は、アイテムレベルのタグ付け（例えば、同じ読み取り器のフィールドで多くのＲＦＩＤタグを読んだり、そして書いたりすることが可能な、小売および在庫の管理）である。読み出し／書き込みメモリは、ＲＦＩＤタグデバイスに組み込まれ、例えば、在庫の番号、製品の耐用年数、重量、製品の説明など（ただし、これらに限定されない）のデバイス動作（プログラム）およびユーザデータに割り当てることも可能である。ＲＦＩＤタグデバイスには、例えば２つの動作モード：１）「タグが最初に話す」モードおよび２）「読み取り器が最初に話す」モードがあり得る。「タグが最初に話す」モードでは、ＲＦＩＤタグデバイスは、ＲＦＩＤタグ読み取り器によって電力供給されるとすぐに、データを伝送する。「読み取り器が最初に話す」モードでは、ＲＦＩＤタグデバイスは、ＲＦＩＤタグ読み取り器によってデータを伝送するように命令されない限り、伝送しない。
【０００５】
ＲＦＩＤタグ読み取り器は、ＲＦまたは電磁キャリア信号を変調することによって、コマンド信号をＲＦＩＤタグデバイスに送信する。適切なタイミングのギャップパルスによって（例えば、ＲＦまたは電磁キャリア信号のパルス位置変調（ＰＰＭ）を用いて）、これらのコマンド信号を表すことが可能である。ＰＰＭは、デジタル伝送方式であり、このため、データは、シンボルフレームとして公知の時間ウィンドウ内のパルス（単数または複数）の一時的な場所によって表される。
【０００６】
ＲＦＩＤタグデバイスの電力および空間を考慮すると、ＰＰＭ伝送シンボルをデコードするために必要なクロックのタイミングを与える、オンボードの発振器を用いることが望ましい。しかし、ＲＦＩＤタグデバイスの内部発振器の周波数は、半導体製造プロセス、動作電圧および／または温度が変化するため、プラスまたはマイナス２５パーセントも変化し得る。ＲＦＩＤタグデバイスの内部発振器のクロック周波数が、これほどまでに大きく変動するため、補正せずに放置する場合、ＰＰＭ伝送を正確にデコードすることが不可能となる。
【０００７】
ＲＦＩＤタグデバイス内部のクロック発振器の周波数を外部のＰＰＭ周波数に整合させる公知の方法は、内部のクロック発振器の周波数を調整することに関し、数サイクルの較正シンボルが、ＲＦＩＤタグ読み取り器によって伝送されるＰＰＭ周波数に内部のクロック発振器を厳密にロックすることが必要である。位相がロックされたループは、このようにして、内部のクロック発振器の周波数を調整するために用いられてきた。米国特許第４，６４８，１３３号および第５，３５４，３１９号には、外部のＰＰＭ信号をロックするＰＰＭデコーダのクロック発振器の周波数を制御する位相がロックされたループが開示されている。米国特許第ＲＥ．３１，２５４号には、マイクロプロセッサ上で動作するソフトウェアプログラムアルゴリズムを用いて、ローカル発振器と外部の周波数源とのエラー成分を計算する工程が開示されている。
【０００８】
従って、ＰＰＭ受信器／デコーダの発振器と外部に送信されるＰＰＭ信号との間の相対周波数の関係を計算し、次いで、１較正シンボル時間（ｏｎｅ　ｃａｌｉｂｒａｔｉｏｎ　ｓｙｍｂｏｌ　ｔｉｍｅ）内における正確なＰＰＭ復号化に必要な時間の精度にＰＰＭデコーダの回路を較正する、より単純で、高速な、そしてより効果的な方法が必要である。
【０００９】
本発明は、ＲＦＩＤタグデバイス内に、ＲＦＩＤタグデバイスの内部発振器とＲＦＩＤタグ読み取り器などの外部ＰＰＭソースとの間の相対周波数の関係を計算する回路を提供することによって、上記の問題と従来技術の他の欠陥および不備とを克服し、次いで、高信頼ＰＰＭシンボル復号化に必要な精度にＲＦＩＤタグデバイスのＰＰＭデコーダ回路を較正する。本発明の実施形態において、ＰＰＭデコーダは、外部ＰＰＭ周波数ソース（すなわち、ＲＦＩＤタグ読み取り器）とＲＦＩＤタグデバイスの内部クロック発振器との差異を較正し、１較正シンボル時間の間、単一の測定を実施する。
【００１０】
ＲＦＩＤタグ読み取り器は、持続波（ＣＷ）キャリア信号を変調することによって、ＲＦＩＤタグデバイスにコマンドおよび受領信号を送信する。ＲＦＩＤタグ読み取り器は、例えば、２種類の符号化信号を使用して変調する。これらは、（ａ）データ伝送のための１６ＰＰＭの内の１ＰＰＭ（１−ｏｆ−１６　ＰＰＭ）、および（ｂ）ギャップパルスシーケンスからなる高速読取りコマンドである。ギャップパルスシーケンスは、パルス幅、およびコマンドを符号化するパルスと動作パラメータとの間の時間間隔によって制御される。ＲＦＩＤタグ読み取り器はまた、時間基準パルスを送信して、ＲＦＩＤタグデバイス内のデコーダの時間ベースを較正する。
【００１１】
ＲＦＩＤタグ読み取り器は、タグの受領、タグブロックの読取り、タグブロックの書込みなどの制御コマンドのために、１６ＰＰＭの内の１ＰＰＭを使用する。１６ＰＰＭの内の１ＰＰＭは、４ビットのシンボル（２４＝１６）を送信するための通信メカニズムとして、１６の可能な時間スロットの内の１つのスロットにおけるパルス位置を使用する。全ての通信は、例えばパルス位置が、これらには限定されないが、０、６および１４の３つのパルスから構成される妨害コード較正シーケンスから始まる。
【００１２】
シンボルフレームの開始および終了は、はっきりと転送されず、最後に受信したシンボル、次に受信するパルスへのカウント、およびパルス幅ごとのカウントについての知識から復元される。この関係を表す式は、以下の通りである。
【００１３】
（ｓｙｍ）ｎ＝ＣＢＰ／ＣＰＰ−１６＋（ｓｙｍ）ｎ−１
ただし、ＣＢＰ＝パルス間の内部発振器カウントの数
ＣＰＰ＝パルス幅ごとの内部発振器カウントの数
（ｓｙｍ）ｎ−１＝以前に受信したシンボル
（ｓｙｍ）ｎ＝新たに受信したシンボル
同期の開始は、コード妨害較正シンボルを認識し、ＲＦＩＤタグデバイスの内部発振器の「パルス幅ごとのカウント」（ＣＰＰ）を判定することによって達成される。同期の維持は、新たなパルスを用いて、ＲＦＩＤタグデバイス時間軸（ｂａｓｅ）と転送されたＰＰＭ時間軸との間の蓄積された任意の誤差を訂正し、ＲＦＩＤタグデバイス時間軸の時間軸をＰＰＭパルス間の十分な精度に維持する能力を必要とする。３１個のパルス位置の最大パルス分割について、許容される最大誤差は、好ましくは、１／２個のパルス位置である。これによって、最大誤差は、６２分の１、または＋／−１．６％になり得る。
【００１４】
ＰＰＭ無線周波数（ＲＦ）、または電磁転送からこれらのコマンドを検出（復調）するタイミングは、ＲＦＩＤタグデバイスの内部にあるクロック発振器によって生成される。ＲＦＩＤタグ読み取り器とＲＦＩＤタグデバイスとの間の通信は、ＲＦＩＤタグデバイスの内部発振器に対して非同期に行われる。ＲＦＩＤタグデバイスの検出精度を高めるために、ＲＦＩＤタグ読み取り器は、３つの特にタイミングを取られた基準パルスを送り、続いて、コマンドおよびプログラムデータ信号が送られる。ＲＦＩＤタグデバイスは、較正タイミングパルスを用いて、ＰＰＭデコーダにおけるタイミングの基準を較正する。ＲＦＩＤタグ読み取り器は、コマンドの開始時に、タイミングパルスを転送する。タイミングパルス間の期間は、ＲＦＩＤタグデバイスの適切なＰＰＭデコードのためのタイミングを較正するために用いられる。本発明によると、ＲＦＩＤタグデバイスは、復調された時間基準パルス間の期間を測定し、これらの期間を用いて内部ＰＰＭデコーダ回路を較正して、ＣＰＰを判定する。
【００１５】
ＲＦＩＤタグデバイスのＰＰＭデコーダは、状態マシンとして実施され得る。ＰＰＭデコーダ状態マシンは、ビットウィンドウカウンタを使用して受信されたＰＰＭ送信の状態を追跡する。ＲＦＩＤタグデバイスを起動すると、そのＰＰＭデコーダ状態マシンはコード違反較正シンボルの送信を待つ。較正シンボルの書式は、一般にコードシンボル中の１６の可能なタイムスロットのうちのタイムスロット０、６および１４における３つの変調パルスを含む。他の数の変調パルスおよびタイムスロットも使用され得、そして本明細書中において想定される。
【００１６】
ＰＰＭデコーダがその初期状態にある間、ビットウィンドウカウンタは０１６にリセットされ、そして第１の変調パルスが検出されるまでそのまま保持される。一旦較正シンボルの第１の変調パルスが受信されると、ビットダウンカウンタに再ロード値（例えば、５１６）がロードされ、内部クロックの速度でカウントダウンし得る。ビットダウンカウンタがアンダーフローする場合、ビットウィンドウカウンタは１だけインクリメントされ、そしてビットダウンカウンタに再ロードレジスタの内容がロードされる。再ロードレジスタ中に格納された値は、較正コードレジスタの上位３ビットと最上位ビット中の１からなり、４ビット再ロードワードをなす。較正コードレジスタ中に格納された初期値は２０１６である。ビットダウンカウンタの各アンダーフローにおいて、ビットウィンドウカウンタは１だけインクリメントされ、そしてビットダウンカウンタは再ロードされる。
【００１７】
次の変調パルスを受信した際、ビットウィンドウカウンタが５１６〜７１６の範囲内にあれば、ビットウィンドウカウンタは５１６にセットされ、そしてビットダウンカウンタに５１６が再ロードされる。本発明の動作は上記のように進行し、ビットダウンカウンタによってビットウィンドウカウンタが各アンダーフローごとにインクリメントし、そしてビットダウンカウンタに再ロードレジスタの内容が再ロードされる。この期間中に、較正コントローラは、較正コードレジスタ中に格納された値に基づいて較正カウンタ、ビットダウンカウンタおよびビットウィンドウカウンタを開始させる。較正カウンタは、０８１６〜２Ｆ１６の範囲内でカウントし、そして内部発振器の速度でインクリメントする。第３の変調パルスがＣ１６〜Ｆ１６のビットウィンドウ範囲内で生じる場合、このパルスは較正シンボルであると仮定される。ビットウィンドウカウンタはＥ１６にリセットされ、ビットダウンカウンタに５１６が再ロードされ、そして較正コードレジスタに較正カウンタの現在の値（０８１６〜２Ｆ１６）がロードされる。
【００１８】
ＰＰＭシンボルの受信は、一旦ビットウィンドウカウンタが０１６にされると開始する。ＰＰＭは、シンボルフレーム内のビット位置を使用してデータを表す。ビットウィンドウカウンタを使用してこのシンボル値をデコードする。各変調パルスごとに、ビットダウンカウンタに５１６がロードされる。５１６は、較正コードレジスタ中に見られるすべての許される値に対して各ウィンドウのおよそ中間点にあたる。いずれの時点においても、較正シンボルはシンボル時間内に正しくフレームされる限り生じ得る。較正コントローラは、現在の較正コード、ビットウィンドウカウンタ、およびビットダウンカウンタに基づいて較正カウンタを開始する。現在の較正コードが正しいならば、較正シンボルの３番目のビットの受信は、ビットウィンドウカウンタおよびビットダウンカウンタ中の値がそれぞれＥ１６および５１６に等しい場合に生じる。これらの条件下で、較正カウンタ中の値は、較正コードレジスタ中の値に常に等しい。その古い較正コードレジスタの値と新しい値との差は、８ビット回にわたるクロックサイクル中に累積されたエラーを表す。例えば、較正コードレジスタ中の古い値とその新しい値との差が１ならば、累積された較正エラーは、８ビット期間中１カウント、または１ビット期間当たり１クロックの１／８である。
【００１９】
この例は、本発明の本実施形態を表す。必要な精度のレベルは、シンボル０１６の後にシンボルＦ１６が続くような最悪の場合の送信によって決定される。シンボル０１６とシンボルＦ１６との間のスペーシングは、３１ビットウィンドウスペースである。したがって、所定の精度での最悪の場合の蓄積されたエラーは、８より小さい全ウィンドウエラーに対してプラスまたはマイナス３１／８またはおよそ４であり得る。送信が成功するためには、最悪の場合のエラーがビットウィンドウ中のカウント数よりも小さくなければならない。各シンボルごとのカウントの１／８を、カウント周波数の８倍で動作する発振器を使用することなしに生成することは可能でない。このことは電力消費の点で好ましくないことがあり得るので、分数のウィンドウの値が全シンボル時間にわたる平均として実施され得る。これは、８回のうちのＮ回、再ロードレジスタの値を１だけインクリメントすることによって実施される。ここでＮは、較正コードレジスタの下位３ビット中の値である。
【００２０】
本発明の利点は、ＰＰＭデコーダを内部クロック発振器と、受信されたＰＰＭ周波数との間の差に合わせて較正するということである。
【００２１】
別の利点は、単一の簡単な発振器が用いられ、位相ロックループ等のローカル発振器を整合またはロックする周波数よりも消費する電力が少ないことである。
【００２２】
本発明の１つの特徴は、新しい較正モードを生成するために、単一の低電力式カウンタが用いられるということである。
【００２３】
添付の図面において示されるように、本発明の前述の、および他の特徴と利点は、本発明の好適な実施形態のより具体的な以下の説明から明らかである。
【００２４】
本発明は、ＲＦＩＤタグデバイスの内部発振器と、ＲＦＩＤタグ読み取り器等の外部ＰＰＭソースとの間の相対周波数関係を計算する回路を含むＲＦＩＤタグデバイスであり、さらにＲＦＩＤタグデバイスは、ＰＰＭデコーダ回路を信頼できるＰＰＭシンボル復号のために必要とされる精度に合わせて較正する。本発明の実施形態において、ＰＰＭデコーダは、外部ＰＰＭ周波数ソース（すなわちＲＦＩＤタグ読み取り器）と、ＲＦＩＤタグデバイスの内部発振器との間の差に合わせて較正され、これは、１つのコード妨害較正シンボル期間（以下較正シンボル期間）の間、内部発振器は１度の計測において実行される。
【００２５】
図面を参照して、本発明の好適な実施形態の詳細が模式的に図示される。図面上のエレメントは、同一の符号および／または文字によって同じものが示され、同じエレメントは、異なった小文字の文字接尾語を有する同一の符号および／または文字によって示される。
【００２６】
図１を参照して、ＲＦＩＤタグシステムの模式的ブロック図が示される。トランスミッタ、すなわちＲＦＩＤタグ読み取り器のＰＰＭ変調器の部分は、通常、数字１０２によって表示され、トランスミッタ１０４および無線周波数（ＲＦ）を変調するためのＰＰＭ変調器１０６、またはトランスミッタ１０４からの電磁伝送１０８を含む。ＲＦＩＤタグデバイスの受信器デコーダ部分は、通常、数字１１０によって表示され、ＰＰＭ変調検出器１１４と、内部発振器１１２と、ＰＰＭデコーダ１１６およびシンボルデータ１１８とを含む。ＲＦＩＤタグデバイス１１０は、単一の半導体集積回路ダイ（図示せず）上に製作され、複数の異なった集積回路パッケージ（図示せず）において製造され得るということが想定され、本発明の範囲にある。
【００２７】
操作上、コマンド、データ等（以下情報）は、ＰＰＭ変調器１０６によって変調されたトランスミッタ１０４からの伝送１０８を介して、ＲＦＩＤタグデバイス１１０に転送される。情報は、ＲＦＩＤタグ読み取り器１０２の部分であるクロックソース（図示せず）と共にＰＰＭ変調器１０６に付与される。この情報は、ＲＦＩＤタグデバイス１１０のＰＰＭ変調検出器１１４によって受信される。ＰＰＭデコーダ１１６は、シンボルデータ１１８を製作するためのＰＰＭ復号プロセスにおけるタイミング関数のために内部発振器１１２を用いる。内部発振器１１２のタイミングは、ＰＰＭパルスタイミングまたは伝送１０８におけるＰＰＭ情報を正確に復号するために検出されるＰＰＭパルスタイミングまたは周波数と較正されなければならない。ＰＰＭデコーダ１１６は、状態機械としてまたはデジタル論理回路の当業者に公知の他の方法で実施され得る。
【００２８】
図１Ａに、図１のＰＰＭデコーダ１１６のより詳細な模式的ブロック図を示す。ＰＰＭデコーダ１１６は、シンクロナイザ１２０と、ＰＰＭデコーダ状態マシン１２２と、較正／再ロード機能１２４と、ビットダウンカウンタ１２６と、ビットウインドウカウンタ１２８と、シンボルレジスタ１３０とを含む。シンクロナイザ１２０は、ＰＰＭ変調検出器１１４から、検出されたＰＰＭ信号を受け取る。ＰＰＭデコーダ１１６は、送信１０８の状態を追跡する。パワーアップ時およびＲＦＩＤタグデバイス１１０の動作中、ＰＰＭデコーダ１１６は、コード違反較正シンボル（図３参照）の送信を予想する。シンクロナイザ１２０、ＰＰＭデコーダ状態マシン１２２、較正／再ロード機能１２４、ビットダウンカウンタ１２６およびビットウインドウカウンタ１２８用のクロックとして内部発振器１１２が用いられる。ＰＰＭデコーダコーダ状態マシン１２２は、較正／再ロード機能１２４、ビットダウンカウンタ１２６およびビットウインドウカウンタ１２８の動作を制御する。ＰＰＭシンボルのデコードの後、シンボルレジスタ１３０の出力側でシンボルデータが入手可能となる。
【００２９】
図２に、ＰＰＭデコーダ１１６の較正／再ロード機能１２４部分の模式的機能ブロック図を示す。較正／再ロード機能１２４は、較正カウンタコントローラ２１０と、較正カウンタ２１２と、較正コードレジスタ２０８と、再ロードレジスタ２０６と、８のうちのＮ機能２１４と、１インクリメント機能２２０と、ロード固定値５１６機能２１８とマルチプレクサ２１６とを含む。較正カウンタコントローラ２１０は、ＰＰＭ変調検出器１１４から、検出されたＰＰＭ信号を受け取る。
【００３０】
図３に、コード違反較正シンボルのフォーマットの模式的タイミング図を示す。概して参照符号３００で示す較正シンボルは、１シンボル期間内に送信される３つの異なるＰＰＭパルスを含む。シンボル期間は、１６のタイムスロットを含み、３つのパルスに関しては、第１のパルス３０２はタイムスロット位置０に、第２のパルス３０４は位置６に、第３のパルス３０６は位置１４にある。シンボル期間に他の数のタイムスロットも用いられ得るし、他の数および位置の較正パルスも用いられ得、これらは本明細書中において本発明の範囲内に含まれると考えられる。図３のタイムスケールは、例示のためだけのものであり、本発明の構成によっては他のタイムスケールも用いられ得る。
【００３１】
図３Ａに、２つの連続するデータシンボルの模式的タイミング図を示す。第１のデータシンボルはタイムスロット０においてパルス３１２を有し（シンボル「０」）、第２のデータシンボルはタイムスロット１５においてパルス３１４を有する（シンボル「Ｆ１６」）。第２のデータシンボルＦの前の第１のデータシンボル０は、受信したＰＰＭシンボルおよび内部発振器１１２を同期する最悪の筋書き（２つのシンボルパルス間の時間間隔が最大である）を表す。パルス３１２および３１４は、３１のタイムスロット（１６ＰＰＭのうちの１）によって分離される。ＰＰＭパルスは、信号検出閾値を越えるため、立ち上がりエッジで認識される。
【００３２】
図４〜図９に、ＰＰＭデコーダ１１６の動作を表す模式的フロー図を示す。ステップ４０２において、ＰＰＭデコーダ１１６は、たとえば、ビットウインドウカウンタ１２８がステップ４０４において０１６（００００ｂ）にリセットされることによって、スタートアップまたはパワーオンリセット時に初期化される。ステップ４０６において、第１のＰＰＭパルス３０２をチェックし、ビットウインドウカウンタ１２８をリセット状態に保持する。ステップ４０６で一旦第１のＰＰＭパルス３０２が検出されると、ステップ４０８においてビットダウンカウンタ１２６に５１６（０１０１ｂ）がロードされる。ステップ４１０において、ビットダウンカウンタ１２６が、内部発振器１１２の各クロックパルスでデクリメントされる。
【００３３】
ステップ４１１において、第２のＰＰＭパルス３０４をチェックする。ＰＰＭパルス３０４がない場合、ステップ４１２においてビットダウンカウンタ１２６が０１６（００００ｂ）にあるかどうかをチェックする。ビットダウンカウンタ１２６が０１６（００００ｂ）にない場合、ステップ４１０において、ビットダウンカウンタ１２６をデクリメントし続ける。ビットダウンカウンタ１２６が０１６（００００ｂ）にある場合、サブルーチンＲＥＬＯＡＤ＿ＢＤＣ９００（図９参照）内のステップにおいて、ビットダウンカウンタ１２６を再ロードレジスタ２０６の内容で再ロードする。ステップ４１４において、ビットウインドウカウンタ１２８をインクリメントする。ステップ４１５において、ビットウインドウカウンタ１２８のオーバーフローをチェックする。オーバーフローがない場合、ステップ４１０において再びビットダウンカウンタ２１６をデクリメントする。オーバーフローがある場合、ステップ４０４において、ビットウインドウカウンタ１２８を０１６（００００ｂ）にリセットする。
【００３４】
工程４１１が、第２のＰＰＭパルス３０４を検出する場合、工程５５２は、ビットウィンドウカウンタ１２８のコンテンツが、５１６（０１０１ｂ）から７１６（０１１１ｂ）までか否かを調べる。そうでない場合、工程５５３は、ビットウィンドウカウンタ１２８のコンテンツが、１１６（０００１ｂ）から２１６（００１０ｂ）までであるか否かを調べる。ビットウィンドウカウンタ１２８のコンテンツが、１１６（０００１ｂ）から２１６（００１０ｂ）までである場合、工程５５３ａは、高速読み出しコマンドデコードが用いられると判定する。ビットウィンドウカウンタ１２８のコンテンツが、１１６（０００１ｂ）から２１６（００１０ｂ）まででない場合、工程４０４は、ビットウィンドウカウンタ１２８を、０１６（００００ｂ）にリセットする。ビットウィンドウカウンタ１２８のコンテンツが、５１６（０１０１ｂ）から７１６（０１１１ｂ）までであると工程５５２が判定する場合、工程５５４は、６１６（０１１０ｂ）をビットウィンドウカウンタ１２８にロードし、工程５６０は、５１６（０１０１ｂ）をビットダウンカウンタ１２６にロードする。
【００３５】
工程５６２は、内部発振器１１２の各クロックパルスで、ビットダウンカウンタ１２６をデクリメントする。工程５６４は、第３のＰＰＭパルス３０６について調べ、第３のＰＰＭパルス３０６が検出される場合、工程６０４は、ビットウィンドウカウンタ１２８のコンテンツがＣ１６（１１００ｂ）からＦ１６（１１１１ｂ）までか否かを調べ、そうでない場合には、工程４０４は、上述したように、ビットウィンドウカウンタ１２８を０１６（００００ｂ）にリセットする。
【００３６】
第３のＰＰＭパルス３０６が、工程５６４で検出されない場合、工程５６６は、ビットダウンカウンタ１２６のコンテンツが０１６（００００ｂ）であるか否かを調べる。そうでない場合、工程５６２は、ビットダウンカウンタ１２６のデクリメントを再開し、そうである場合、サブルーチンＲＥＬＯＡＤ＿ＢＤＣ９００における工程（図９参照）は、再ロードレジスタ２０６のコンテンツをビットダウンカウンタ１２６に再ロードする。その後、工程５７０は、ビットウィンドウカウンタ１２８のコンテンツがＦ１６（１１１１ｂ）であるか否かを調べ、そうでない場合には、工程５７２は、ビットウィンドウカウンタ１２８をインクリメントし、工程５６２は、上述したように、ビッドダウンカウンタ１２６をデクリメントする。ビットウィンドウカウンタ１２８のコンテンツがＦ１６（１１１１ｂ）であると工程５７０が判定した場合、工程４０４は、上述したように、ビットウィンドウカウンタ１２８を０１６（００００ｂ）にリセットする。
【００３７】
次に、図８を参照すると、工程８０２は、較正開始関数が真であるか否かを判定する（図１１の表２参照）。較正開始関数が真である場合、工程８０４は、内部振幅器１１２の各クロックパルスで、較正カウンタ２１２をインクリメントする。工程８０６は、第３のＰＰＭパルス３０６がいつ検出されるのかを判定する。第３のＰＰＭパルス３０６が検出されない場合、工程８１０は、較正カウンタ２１２が２Ｆ１６（００１０１１１１ｂ）と等しいか否かを判定し、等しくない場合、工程８０４は、較正カウンタ２１２をインクリメントする。較正カウンタ２１２が２Ｆ１６（００１０１１１１ｂ）と等しいと工程８１０が判定する場合、工程８１２は、較正カウンタ２１２を停止させ、動作を工程５６４に戻す（図５参照）。工程８０６が第３のＰＰＭパルス３０６を検出する場合、工程８０８は、較正カウンタ２１２を停止させ、動作を工程６０４に戻す。
【００３８】
ビットウィンドウカウンタ１２８のコンテンツがＣ１６（１１００ｂ）からＦ１６（１１１１ｂ）までであると工程６０４が判定する場合、ＰＰＭコード違反較正シンボル３００が工程６０６において認識される。その後、工程６０８は、Ｅ１６（１１１０ｂ）をビットウィンドウカウンタ１２８にロードし、工程６１０は、５１６（０１０１ｂ）をビッドダウンカウンタ１２６にロードし、工程６１２は、較正カウンタ２１２の値を較正コードレジスタ２０８にロードする。工程６１４は、内部振幅器１１２の各クロックパルスで、ビットダウンカウンタをデクリメントする。
【００３９】
工程６１５は、他のＰＰＭパルスについて調べ、ＰＰＭパルスが検出される場合、工程４０４は、ビットウィンドウカウンタ１２８を０１６（００００ｂ）にリセットする。ＰＰＭパルスが工程６１５で検出されない場合、工程６１６は、ビットダウンカウンタ１２６のコンテンツが０１６（００００ｂ）であるか否かを判定する。そうでない場合、工程６１４は、内部振幅器１１２の各クロックパルスで、ビットダウンカウンタをデクリメントする。そうである場合、サブルーチンＲＥＬＯＡＤ＿ＢＤＣ９００における工程（図９参照）は、再ロードレジスタ２０６のコンテンツをビットダウンカウンタ１２６に再ロードする。工程６１８は、ビットウィンドウカウンタ１２８をインクリメントし、工程６２０は、ビットウィンドウカウンタ１２８のコンテンツが０１６（００００ｂ）であるか否かを判定する。そうでない場合、工程６１４は、内部振幅器１１２の各クロックパルスで、ビットダウンカウンタ１２６をデクリメントし、工程６１６は、上述したように、ビットダウンカウンタのコンテンツが０１６（００００ｂ）であるか否かを判定する。
【００４０】
工程６２０は、ビットウィンドウカウンタ１２８のコンテンツが０１６（００００ｂ）であるか否かを判定し、工程６２２は、ＰＰＭシンボル受信を開始する。次に、図７を参照すると、工程７０２は、内部振幅器１１２の各クロックパルスで、ビットダウンカウンタ１２６をデクリメントする。工程７０４は、ＰＰＭパルスについて調べ、ＰＰＭパルスが検出される場合、工程７１０は、５１６（０１０１ｂ）をビッドダウンカウンタ１２６にロードし、工程７１２は、ビットウィンドウカウンタ１２８を用いて、１６個のＰＰＭシンボル値のうちの１個をデコードする。
【００４１】
ステップ７０４でＰＰＭパルスが検出されない場合、ステップ７０６は、ビットダウンカウンタの中身が０１６（００００ｂ）であるかどうかを判定する。ビットダウンカウンタの中身が０１６でない場合、ステップ７０２は、上述のように、内部発振器１１２のクロックパルス毎にビットダウンカウンタ１２６をデクリメントする。ビットダウンカウンタの中身が０１６である場合、サブルーチンＲＥＬＯＡＤ＿ＢＤＣ  ９００内のステップ（図９参照）が、ビットダウンカウンタ１２６に再ロードレジスタ２０６の中身を再ロードする。その後、ステップ７０８がビットウィンドウカウンタ１２８をインクリメントし、ステップ７０２が、上述のように、内部発振器１１２のクロックパルス毎にビットダウンカウンタ１２６をデクリメントする。
【００４２】
図２に戻ると、現在の較正コードが正確なら、ビットウィンドウカウンタ１２８の値がＥ１６に等しく、ビットウィンドウカウンタ１２６の値が５１６に等しい場合に、第３ビットへの較正シンボル（変調パルス３０６）の受け取りが行われる。これらの条件下では、較正カウンタ２１２の値は、較正コードレジスタ２０８の値に常に等しい。較正コードレジスタ２０８の古い値と新しい値との差分が、８ビット時間に亘るクロックサイクルにおいて蓄積されたエラーを示す。例えば、較正コードレジスタ２０８の古い値と新しい値との差分が１である場合、蓄積された較正エラーは、８ビット期間内に１カウント、または１ビット期間あたり８分の１クロックである。
【００４３】
この例は、本発明の本実施形態の精度を示す。本実施形態において好適な精度のレベルは、図３Ａに示す最悪の場合の伝送、つまり、シンボルＦ１６の前のシンボル０１６によって決定される。シンボル０１６とシンボルＦ１６との間隔は３１ビット期間である。したがって、所与の精度での最悪の場合の蓄積されたエラーは、＋３１／８または−３１／８、あるいは８未満の合計ウィンドウエラーのうちの約４となる。成功した伝送について、最悪の場合のエラーは、ビット期間内のカウントの数よりも少ない。しかし、カウント速度の８倍で動作する発振器を用いずに、ビット期間毎に１／８カウントを生成することはできない。このことは電力消費の点で望ましくないので、全シンボル時間に亘る平均値として、分数のウィンドウ値が設けられる。これは、８回のうちＮ回（参照符号２１４によって表される）、再ロードレジスタ２０６の値を１インクリメントすることによって実施される。ここで、Ｎは、較正コードレジスタ２０８の下位の３ビットの値である。
【００４４】
図９を参照すると、サブルーチンＲＥＬＯＡＤ＿ＢＤＣの全体を参照符号９００で示す。ＲＥＬＯＡＤ＿ＢＤＣ  ９００が上記のステップから呼び出された場合、ステップ９０２はこのサブルーチンを開始し、ステップ９０４は、８のうちのＮ機能が真かどうかを判定する。図１０の表１は、本発明の一実施形態による、ステップ９０４の真理値表を含む。ステップ９０４が８のうちのＮ機能を真であると判定した場合（図１０）、ステップ９０６は、ビットダウンカウンタ１２６に再ロードレジスタ２０６の中身に１を加えたものを再ロードする（図２参照）。８のうちのＮ機能が真でない場合（図１０）、ステップ９０８はビットダウンカウンタ１２６に再ロードレジスタ２０６の中身だけを再ロードする。ステップ９１０は、サブルーチンＲＥＬＯＡＤ＿ＢＤＣ  ９００のステップから上記のステップへと戻る。
【００４５】
ここで図１１を参照すると、較正開始関数が所与の現在の較正コードについて真であると評価する、ビットウィンドウカウンタ１２８の値（ＢＷＣ１６）が表２に示される。
【００４６】
したがって、本発明は、目的を実施し、説明した目標および利点、ならびに他の固有の利点を達成するように上手く適合されている。本発明の特に好適な実施形態を参照することにより、本発明を図示し、説明し、且つ規定したが、そのような参照は、本発明に対する限定を意味するものでなく、そのような限定を推測してはならない。本発明は、関連技術の当業者が思いつくような、かなりの改変、変更、ならびに形態および機能についての均等物が可能である。本発明の、図示および説明した好適な実施形態は、例示のみを目的としており、本発明の範囲を網羅するものではない。結果的に、本発明は、添付の請求の範囲の趣旨および範囲によってのみ限定されるものであり、あらゆる点についての均等物の完全な認識が与えられる。
【図面の簡単な説明】
【図１】
図１は、非同期パルス位置変調（ＰＰＭ）ＲＦＩＤタグシステムの模式的ブロック図である。
【図１Ａ】
図１Ａは、図１において図示されるＲＦＩＤタグシステムのＰＰＭデコーダのより詳細な模式的ブロック図である。
【図２】
図２は、図１Ａにおいて示されたＰＰＭデコーダの較正／再ロードのより詳細な模式的ブロック図である。
【図３】
図３は、ＰＰＭ較正シンボルの模式的タイミング図である。
【図３Ａ】
図３Ａは、２つの連続的なデータシンボルの模式的タイミング線である。
【図４】
図４は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図５】
図５は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図６】
図６は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図７】
図７は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図８】
図８は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図９】
図９は、図２において図示された較正／再ロード機能の動作を示す模式的フロー図である。
【図１０】
図１０は、８のうちＮ関数の真理表である。
【図１１】
図１１は、較正開始機能が与えられた現在の較正コードのための真理を評価するビットウインドカウンタおよびビットダウンカウンタの値の表である。
【図１】
2004502176.tif 000003
【図１Ａ】
2004502176.tif 000004
【図２】
2004502176.tif 000005
【図３】
2004502176.tif 000006
【図３Ａ】
2004502176.tif 000007
【図４】
2004502176.tif 000008
【図５】
2004502176.tif 000009
【図６】
2004502176.tif 000010
【図７】
2004502176.tif 000011
【図８】
2004502176.tif 000012
【図９】
2004502176.tif 000013
【図１０】
2004502176.tif 000014
【図１１】
2004502176.tif 000015
【国際公開パンフレット】
2004502176.tif 000016
2004502176.tif 000017
2004502176.tif 000018
2004502176.tif 000019
2004502176.tif 000020
2004502176.tif 000021
2004502176.tif 000022
2004502176.tif 000023
2004502176.tif 000024
2004502176.tif 000025
2004502176.tif 000026
2004502176.tif 000027
2004502176.tif 000028
2004502176.tif 000029
2004502176.tif 000030
2004502176.tif 000031
2004502176.tif 000032
2004502176.tif 000033
2004502176.tif 000034
2004502176.tif 000035
2004502176.tif 000036
2004502176.tif 000037
2004502176.tif 000038
2004502176.tif 000039
2004502176.tif 000040
2004502176.tif 000041
2004502176.tif 000042
2004502176.tif 000043
2004502176.tif 000044
2004502176.tif 000045
2004502176.tif 000046
2004502176.tif 000047
2004502176.tif 000048
2004502176.tif 000049
2004502176.tif 000050
【国際公開パンフレット（コレクトバージョン）】
2004502176.tif 000051
2004502176.tif 000052
【国際調査報告】
2004502176.tif 000053
2004502176.tif 000054