(57)【要約】ダマシンプロセスにおいて誘電体バリアフィルム（５０，９０，９１）が用いられ、段差の被覆性が向上し、接触抵抗も低減する。本発明の実施形態においては、二つの相異なる誘電体フィルム（５０，３１）が用いられ、ミスアラインメントに起因する問題を回避している。また、上記実施形態においては、更に、Ｃｕメタライゼーション（１００）を用いたデュアルダマシン（１００Ａ，１００Ｂ）プロセスが含まれる。
2004527909.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
基板（１０）を覆う第１誘電体層（３０）を形成し、
第１誘電体バリア材を含んだ第１のバリア層（３１）を前記第１誘電体層（３０）上に形成するステップと、
エッチングによって、前記第１誘電体層（３０）の側面（３０Ａ）と底面とによって画定される第１開口部（３２）を形成し、
前記第１誘電体バリア材（３１）とは異なる第２誘電体バリア材を含んだ第２バリア層（４０）を、前記第１誘電体層（３０）を覆う前記第１バリア層の表面、前記第１開口部を画定する前記第１誘電体層の側面、及び前記開口部の底面に形成し、
前記第１バリア層を、前記第１バリア層の上方の面から前記第２バリア層が除去されるとともに前記第１バリア層が残るように、かつ、前記第１開口部の底面から前記第２バリア層が除去されて、前記第１開口部（３２）を画定する前記第１誘電体層（３０）の側面（３０Ａ）に前記第２バリア層の一部がライナー（５０）として残るように、前記第１バリア層に対して選択的にエッチングを行い、
前記開口部を金属で充填して下方金属フィーチャー（６０）を形成する、方法。
【請求項２】
前記第１誘電体バリア材（３１）と前記第２誘電体バリア材（４０）とは、窒化珪素、酸窒化珪素、及び炭化珪素のうちから選択され、更に、前記第１バリア層及び第２バリア層を化学蒸着により形成する、請求項１記載の方法。
【請求項３】
前記開口部（３２）を銅または銅合金（６０）で充填する、請求項１記載の方法。
【請求項４】
前記第１誘電体バリア材とは異なる第３の誘電体バリア材を含んだ第３バリア層（７０）を、前記第１バリア層（３１）上と前記下方金属フィーチャー（６０）上とに形成し、
前記第３バリア層（７０）上に第２誘電体層（７１）を形成し、
前記第２誘電体層（７１）上に第４誘電体バリア材を含んだ第４バリア層（７２）を形成し、
前記第４バリア層（７２）上に第３誘電体層（７３）を形成し、
前記第３誘電体層（７３）上に第５誘電体バリア材を含んだ第５バリア層（７４）を形成し、
エッチングにより、前記第３誘電体層（７３）の側面（７３Ａ）により画定されるとともに、下方バイアホール（７５）に接続された上方溝部（７６）を含んだダマシン開口部を形成し、前記下方バイアホール（７５）は、前記第２誘電体層（７１）の側面（７１Ａ）と前記下方金属フィーチャー（６０）の上方の面の少なくとも一部上にある底面とにより画定されるものであり、
前記第１誘電体バリア材（３１）、前記第４誘電体バリア材（７２）、前記第５誘電体バリア材（７４）のいずれとも異なる第６誘電体バリア材を含んだ第６バリア層（８０）を、前記第３誘電体層（７３）を覆う第５バリア層（７４）上と、前記溝部（７６）を画定する前記第２誘電体層の前記側面（７３Ａ）上と、前記バイアホール（７５）を画定する前記第２誘電体層の前記側面（７１Ａ）上と、前記溝部と前記バイアホール（７５）との間の前記第４バリア層（７２）の一部と、前記バイアホールの底面と、に形成し、
前記第６バリア層を、前記第５バリア層上、前記第４バリア層上、前記バイアホールの底面からそれぞれ除去するとともに当該第５バリア層及び当該第４バリア層は残しておき、これにより前記第６バリア層の一部をライナー部（９１，９０）として前記溝部を画定する前記第３誘電体層（７３）の側面（７３Ａ）上と、前記バイアホール（７５）を画定する前記第２誘電体層（７１）の側面（７１Ａ）上に残すようにし、
前記デュアルダマシン開口部に金属を充填して金属ライン（１００Ｂ）を形成し、当該金属ラインがその下方の金属バイアホール（１００Ａ）と接続される、請求項１記載の方法。
【請求項５】
前記ダマシン開口部を銅又は銅合金（１０Ｃ）で充填して、前記下方金属フィーチャー（６０）に電気的に接続された銅又は銅合金（１００Ａ）に接続された、銅又は銅合金ライン（１００Ｂ）を形成する請求項４記載の方法。
【請求項６】
第７誘電体バリア材を含んだ第７バリア層（１０１）を前記第６バリア層（７４）の上方の面及び前記金属ライン（１００Ｂ）の上方の面に形成する、請求項４記載の方法。
【請求項７】
第１誘電体層（３０）の側面（３０Ａ）により画定される開口部に形成されるとともに銅又は銅合金を含む下方金属フィーチャー（６０）を有し、前記第１誘電体層は第１誘電体バリア材を含んだ第１バリア層（３１）を備えており、
前記第１誘電体バリア材（３１）とは異なる第２誘電体バリア材を含むとともに前記下方金属フィーチャー（６０）と前記第１誘電体層（３０）との間の前記第１誘電体層（３０）の前記側面（３０Ａ）上に形成された第１バリアライナー（５０）を有し、前記第１バリアライナー（５０）は、その上方の面が、前記第１誘電体層（３０）の上方の面の下にのびている、半導体デバイス。
【請求項８】
前記第１誘電体層（３０）を覆う前記第１バリア層（３１）上に形成されるとともに前記第１誘電体バリア材とは異なる第３誘電体バリア材を含んだ第２バリア層（７０）を有し、
前記下方金属フィーチャー上に電気的に接続されて形成されたデュアルダマシン構造を有し、当該デュアルダマシン構造は、
前記第２バリア層（７０）上に形成された第２誘電体層（７１）を備え、
前記第２誘電体層（７１）上に形成されて第４誘電体バリア材を含んだ第３バリア層（７２）を備え、
前記第３バリア層（７２）上に形成された第３誘電体層（７３）を備え、
前記第３誘電体層（７３）上に形成されて第５誘電体バリア材を含んだ第４バリア層（７４）を備え、
バイアホール（７５）に接続されて前記第３誘電体層（７３）の側面（７３Ａ）により画定される溝部（７６）を備えたデュアルダマシン開口部を備え、前記バイアホール（７５）は、前記第２誘電体層（７１）の側面（７１Ａ）と前記下方金属フィーチャー（６０）の上方の面の少なくとも一部上にある底面とにより画定されるものであり、
前記第１誘電体バリア材、前記第４誘電体バリア材、前記第５誘電体バリア材のいずれとも異なる第６誘電体バリア材を含む第２バリアライナー（９０，９１）を備え、当該第２バリアライナー（９０，９１）は、前記バイアホール（７５）を画定する第２誘電体層（７１）の側面（７１Ａ）上と前記溝部（７６）を画定する前記第３誘電体層（７３）の側面（７３Ａ）上とに形成されるものであり、
更に、前記半導体デバイスは、前記デュアルダマシン開口部に充填されて前記第３誘電体層（７３）内に銅又は銅合金ライン（１００Ｂ）を形成する銅又は銅合金（１００）を有し、前記第３誘電体層（７３）は、前記第２誘電体層（７１）内のバイアホール（１００Ａ）に接続されてこれにより電気的に前記下方金属フィーチャー（６０）に接続されるものである、請求項７記載の半導体デバイス。
【請求項９】
前記第２誘電体層（７１）の前記側面（７１Ａ）上の前記第２バリアライナー（９０）の上方の面は、前記第３バリア層（７２）の上方の面の下にのびており、
前記第３誘電体層（７３）の前記側面（７３Ａ）上の前記第２バリアライナー（９１）の上方の面は、前記第４バリア層（７４）の前記上方の面の下にのびている、請求項８記載の半導体デバイス。
【請求項１０】
前記第１誘電体バリア材（３０）、前記第２誘電体バリア材（５０）、前記第３誘電体バリア材（７０）、前記第４誘電体バリア材（７２）、前記第５誘電体バリア材（７４）、及び前記第６誘電体バリア材（９０，９１）は、窒化珪素、炭化珪素、及び酸窒化珪素のうちから選択される、請求項８記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バリアフィルムを備えた配線パターンを有する半導体デバイスに関する。本発明は、特に、超大規模集積回路（Ultra Large-Scale Integrated circuit:ULSI）デバイスであって、ディープサブミクロン領域において特徴を有するものに特に適している。
【背景技術】
【０００２】
集積回路の大きさがディープサブミクロン領域に到達するにつれて、集積技術における問題も数多く出現し、また、その重大性も増している。ULSI半導体の配線に対する要求から、配線間の距離をより短くして最小化してアレイの密度を向上させることが求められている。約0.13ミクロンまたはこれより小さい設計ルールにより半導体デバイスを製造することは、実現が困難となっている。
【０００３】
従来の半導体デバイスは、通常単結晶シリコンがドーピングされた半導体基板と、順次形成された複数の層間誘電体及び配線パターンと、を有する。集積回路は、配線間同士の間隔をあけて形成された複数の配線パターンと、バス線、ビット線、ワード線、及びロジック線のような複数の配線を有する。通常、配線パターンが異なるレベルにある場合、つまり上方層と下方層に分かれている場合、これらは、バイアホールを充填するコンダクティブプラグ（conductive plug）によって電気的に接続され、一方、コンタクトホールを充填するコンダクティブプラグは、半導体基板におけるアクティブ領域、例えばソース領域やドレイン領域との電気的接続を確立する。コンダクティブラインは、通常は半導体基板に対して実質的に水平にのびるトレンチ（trench）即ち溝内に形成される。フィーチャーサイズがディープサブミクロン領域へと縮小するにつれて、５レベル又はそれ以上のレベルのメタライゼーション（metallization：金属配線）がなされている半導体”チップ”が広く用いられるようになってきている。
【０００４】
バイアホールを充填するコンダクティブプラグは、通常、層間誘電体（interlayer dielectric:ＩＬＤ)を、少なくとも一つのコンダクティブフィーチャーが形成されてパターンが形成された導電層上に配し、このＩＬＤを貫通する開口部を従来のフォトリソグラフ及びエッチング技術により形成し、この開口部を導電材料で充填することで形成される。ＩＬＤ表面に残った過剰な導電材料は、通常は、化学的機械研磨（chemical mechanical polish:ＣＭＰ）により除去される。このような方法の一つとして、ダマシン法が知られており、この方法には、基本的に、ＩＬＤに開口部を形成し、この開口部を金属で埋める過程が含まれる。デュアルダマシン技術においては、下方コンタクトあるいはバイアホールを含む開口部を、上方の溝セクションとともに形成し、この開口部は、導電材料、通常は金属、により充填されるものであり、導電性プラグを配線と電気的に接続した状態で同時に形成するようになっている。
【０００５】
一方、金属配線においてアルミニウムに代わる金属として、銅及び銅合金が注目を集めている。銅は、比較的安価で処理が容易であり、かつ、アルミニウムよりも電気抵抗が低い。加えて、銅は、タングステンに比較して優れた電気特性を有し、配線としてのみならず導電性プラグとしても望ましい金属となっている。しかし、銅は、例えば二酸化珪素のような誘電材料に拡散してしまうことから、銅の配線構造は、金属拡散バリアによってカプセル化して密閉する必要がある。典型的な拡散バリア金属としては、タンタル（Ｔa）、窒化タンタル（ＴaＮ）、チタン（Ｔi）、窒化チタン（ＴiＮ）、チタニウムタングステン（ＴiＷ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン−窒化チタン（Ｔi−ＴiＮ）、チタン−窒化珪素（ＴiＳiＮ）、タングステン窒化珪素（ＷＳiＮ）、タンタル窒化珪素（ＴaＳiＮ）及び窒化珪素が挙げられる。これらのバリア金属を用いることは、銅とＩＬＤとの間に限定されるわけではなく、他の金属との間でも用いられ得る。
【０００６】
銅配線技術では、概して、ダマシン技術が用いられており、酸化珪素層等のような第１誘電体層、例えばオルト珪酸テトラエチル（Tetraethyl orthosilicate：ＴＥＯＳ）あるいはシランから誘導される酸化珪素層、あるいは低誘電率材料、即ち誘電率が４以下の材料（真空の誘電率を１として）が、キャップ層に覆われている下層パターン、例えば窒化珪素のキャップ層に覆われた銅もしくは銅合金、の上に形成される。その後、バリア層及び必要であればシード層が積層（デポジット）され、更に銅の積層が、電着又は無電解メッキによりなされる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ダマシン技術のような従来の配線技術、特にＣｕ金属配線を用いた技術を実施するにあたって、フィーチャーサイズがディープサブミクロン領域に突入するにつれて、様々な問題が生じている。例えば、従来の金属バリアフィルム、例えばＴa、ＴaＮ、ＴiＮ、ＷＮ、及びＷ、を用いると、種々の点で問題が生じる。これらの金属バリアフィルムは、電気抵抗が銅、アルミニウム及び銀よりも高い。更に、種々のバリアフィルム、特にＴa及びＴaＮ、において、そのバリア金属層は、スパッタリング等の物理蒸着（physical vapor deposition:ＰＶＤ）技術でしか積層できない。このような従来におけるスパッタリングにより形成されたフィルムは、段差を等角に覆うことが困難である。更に、フィーチャーサイズが小さくなるにつれ、上述の等角段差被覆や抵抗に関する問題に加えて、エレクトロマイグレーション及びキャパシタンスに関する問題も重大なものとなる。また、マルチレベルに配線を行う技術において、ミスアラインメントを調整することが一層困難になってしまう。
【０００８】
従って、フィーチャーサイズが小さくなること、段差の被覆に難があること、接触抵抗、エレクトロマイグレーション、キャパシタンスやミスアラインメント等に起因する問題を解決するために、配線技術、特に銅におけるダマシン技術の向上が必要とされている。特に、フィーチャーサイズが約0.13ミクロン未満である非常に小さな回路の製造が可能となるように銅のダマシン技術を改良することが求められている。
【課題を解決するための手段】
【０００９】
本発明によれば、ディープサブミクロン領域におけるフィーチャサイズに関して信頼性が非常に高い配線パターンを備えた半導体デバイスを提供できるという利点が得られる。
【００１０】
本発明の他の利点としては、ディープサブミクロン領域におけるフィーチャサイズに関して信頼性が非常に高い配線パターンを備えた半導体デバイスの製造方法を提供できることが挙げられる。
【００１１】
本発明の他の利点及び特徴は、以下の記述により、あるいは本発明の実施により、当業者には明白となるであろう。
本発明によれば、上述の利点の一部は、半導体デバイスの製造方法であって、基板を覆う第１誘電体層を形成し、第１誘電体バリア材を含んだ第１のバリア層を前記第１誘電体層上に形成するステップと、エッチングによって、前記第１誘電体層の側面と底面とによって画定される第１開口部を形成し、前記第１誘電体バリア材とは異なる第２誘電体バリア材を含んだ第２バリア層を、前記第１誘電体層を覆う前記第１バリア層の表面、前記第１開口部を画定する前記第１誘電体層の側面、及び前記開口部の底面に形成し、前記第１バリア層を、前記第１バリア層の上方の面から前記第２バリア層が除去されるとともに前記第１バリア層が残るように、かつ、前記第１開口部の底面から前記第２バリア層が除去されて、前記第１開口部を画定する前記第１誘電体層の側面に前記第２バリア層の一部がライナーとして残るように、前記第１バリア層に対して選択的にエッチングを行い、前記開口部を金属で充填して下方金属フィーチャーを形成する方法により達成される。
【００１２】
本発明の他の形態により提供される半導体デバイスは、第１誘電体層の側面により画定される開口部に形成されるとともに銅又は銅合金を含む下方金属フィーチャーを有し、前記第１誘電体層は第１誘電体バリア材を含んだ第１バリア層を備えており、前記第１誘電体バリア材とは異なる第２誘電体バリア材を含むとともに前記下方金属フィーチャーと前記第１誘電体層との間の前記第１誘電体層の前記側面上に形成された第１バリアライナーを有し、前記第１バリアライナーは、その上方の面が、前記第１誘電体層の上方の面の下にのびるものとなっている。
【００１３】
本発明の実施形態においては、前記下方金属フィーチャーに電気的に接続されたラインやバイアホールを備えたデュアルダマシン構造を形成するようにデュアルダマシン技術を実施している。このデュアルダマシン構造は、デュアルダマシン開口部を形成し、その後に、誘電体ライナーを、このデュアルダマシン開口部が形成されている誘電体層の側面上に形成することで得られる。ここで用いられたバリア層は、種々の誘電体材から選択することができ、例えば窒化珪素、酸窒化珪素、炭化珪素から選択することができ、かつ、例えば５０オングストローム〜５００オングストロームの適切な厚みで形成することができる。本発明の実施形態においては、更に、銅メタライゼーションを含むデュアルダマシン構造が提供される。
【００１４】
本発明における更なる利点は、以下の記載から、当業者であれば容易に把握することができるであろう。なお、本発明の実施形態は、単に本発明を実施するうえでの最適な形態を例示するものにすぎない。本発明は、その他の異なる形態で実施可能であり、その詳細は、本発明の趣旨を逸脱することなく種々の点から変形等が可能である。従って、明細書及び図面はあくまでも例示的なものであり、本発明を限定するものではないことは明らかであろう。
【発明を実施するための最良の形態】
【００１５】
図１〜１０に、本発明の実施形態における処理過程の概略説明図を順に示す。図１〜１０において、同一部には同一の参照番号を付す。
本発明によれば、段差の被覆を良好に行い、接触抵抗を低減し、エレクトロマイグレーションに対する耐性が向上され、キャパシタンスが小さく、かつミスアラインメントに対するトレランス即ち公差が大きくされた、配線パターンを有する半導体デバイスの製造方法が提供される。これらの目的は、金属含有バリア層もしくは金属バリア層に代えて誘電体バリア層を巧みに用いることで達成される。本実施形態において有利な点としては、誘電体バリア層が化学蒸着（ＣＶＤ）によって形成され、従って、段差の被覆を良好に行うことができ、特に、従来のスパッタリングにより形成された金属層に対して優れた特性を示すことが挙げられる。更に、従来の金属含有バリア層に比較して優れた均一性を実現しながら誘電体バリア層を形成することが可能である。本発明の種々の実施形態を実施するにあたって、誘電体バリア層に適切な誘電体バリア材を含ませることができ、例えば窒化珪素、炭化珪素あるいはシリコン酸窒化物（silicon oxynitride）等を含ませることができる。加えて、金属含有バリア層がバイアホールやライン（配線）上に形成されることはないので、誘電体バリア層を用いることで、接触抵抗が実質的に減少される。更に、銅によりバイアホール／配線が直接接触するので、エレクトロマイグレーションが向上している。本発明の実施形態によれば、寄生容量（parasitic capacitance)を減少させることができる。本発明の実施形態においては、相異なる二種類の誘電体バリア層を用いることでミスアラインメントに対する公差を大きくすることもできる。
【００１６】
本発明を実施するに当たって、誘電体層は、従来半導体デバイスの製造に用いられている種々の誘電材料、特に、「low-k」誘電材料のようにプリミティビティ（primitivity）の値が低い誘電材料により形成することができる。「low-k」材料とは、真空の誘電率を１として、誘電率が約3.9未満の材料である。本発明の実施形態において好適な誘電材料としては、ヒドロゲンシルセスキオキサン（hydrogen silsesquioxane ：HSQ）やメチルシルセスキオキサン( methyl silsesquioxane ：MSQ)、種々の有機「low-k」材料であって通常は誘電率が2.0〜3.8であるもの、例えばフレア２０[FLARE 20(TM)]誘電体、ポリ（アリーレン）エーテル[アライドシグナル、アドバンストマイクロメカニックマテリアルズ社（Allied Signal, Advanced Micromechanic Materials, Sunnyvale, California）より入手可能である]、ブラック-ダイアモンド[Black-Diamond（TM）]誘電体[アップライドマテリアル社（Applied Materials, Santa Clara, California）より入手可能である]、ＢＣＢ（ジビニルシロキサンビスベンゾシクロブテン：divinylsiloxane bis-benzocyclobutene）及びBCBに類似の有機ポリマーであるSilk（TM）誘電体[BCB、Silkともにダウケミカル社（Dow Chemical Co., Midland, Michigan）より入手可能である]等の、流動可能な酸化物（flowable oxides）が挙げられる。その他の好適な「low-k」誘電体としては、ポリ（アリーレン）エーテル、ポリ（アリーレン）エーテルアゾール、パリレン-N、ポリイミド、ポリナフタレン-N、ポリフェニルキノキサリン(polyphenyl-quinoxalines :PPQ)、ポリフェニレンオキサイド、ポリエチレン及びポリプロピレン等が挙げられる。本発明の実施形態において好適な更なる「low-k」誘電体材料としては、ＦＯＸ(TM)（HSQベース）、ＸＬＫ(TM) （HSQベース）、ＳＩＬＫ(TM)、芳香族炭化水素ポリマー[それぞれダウケミカル社（Dow Chemical Co., Midland, MI)より入手可能である]、Ｃｏｒａｌ(TM), カーボンがドープされた酸化珪素[ノベラスシステムズ社(Novellus Systems, San Jose, CA)より入手可能である]、Ｆｌａｒｅ(TM)、有機ポリマー、 ＨＯＳＰ(TM)、ハイブリッドシロキサン有機ポリマー（hybrid-sioloxane-organic polymer）及びNanoglass(TM),ノノポーラスシリカ（nonoporous silica）[それぞれハネウェルエレクトロニックマテリアル社（Honeywell Electronic Materials）より入手可能である]、及びオルト珪酸テトラエチル(tetraethyl orthosilicate:TEOS) 由来のハロゲンがドープされた(例えばフッ素がドープされた）二酸化珪素、及びフッ素がドープされた珪酸塩グラス（fluorine-doped silicate glass：FSG)が挙げられる。
【００１７】
本発明は、特にダマシン技術を含む配線技術に有用である。従って、本発明の実施形態においては、low-k材料を含む層を形成し、デュアルダマシン技術等のダマシン技術によりlow-k誘電体層に開口部を形成する。low-k誘電体層に形成された開口部は、実質的に金属、例えば銅や銅合金が充填されて上層の金属ラインと下層の金属ラインとをバイア接続するバイアホール、あるいはコンタクトホールとすることができ、いずれの場合においても、銅又は銅合金が充填されたコンタクトホールが第１金属層を半導体のソース／ドレイン領域と電気的に接続する。low-k誘電体層の開口部は、また、溝とすることもでき、いずれの場合においても、充填がなされた溝は、配線ラインを形成することになる。この開口部は、デュアルダマシン技術により形成することもでき、この場合、金属層形成により、配線につながったバイアホール／コンタクトが同時に形成される。
【００１８】
銅ダマシン技術を実施するに際し、バリア層が通常最初にダマシンの開口部に形成され、シード層がその上に形成される。適切なシード層としては、銅合金であってマグネシウム、アルミニウム、亜鉛、ジルコニウム、スズ、ニッケル、パラジウム、銀又は金を適切な量、例えば原子百分率で約0.3〜約12at％含んだものが挙げられる。
【００１９】
図１〜１０は、本発明の実施形態における各段階を順次説明する図である。図１に示されるように、半導体基板１０のアクティブ領域は、ＳＴＩ（shallow trench isolation:浅い溝による素子分離）による溝部１１によって分離されている。このようなアクティブ領域には、ゲート酸化物層１２Ａとゲート酸化物層１２Ａ上に形成されたゲート電極１２Ｂとソース／ドレイン領域１２Ｃとを含んだトランジスタ１２が含まれる。基板を覆うように層間誘電体（interlayer dielectric:ＩＬＤ）１３が形成され、炭化珪素や酸窒化珪素あるいは窒化珪素のようなバリア層１４が形成され、通常は約５０オングストローム〜約５００オングストロームの厚みとされる。図２に示されるように、プラグ開口部がＩＬＤ１３に形成されてタングステンのような金属が充填され、トランジスタ１２に接続されたプラグ２０及びソース／ドレイン領域１２Ｃに接続されたプラグ２１が形成される。
【００２０】
図３に示されるように、ＩＬＤ１３を覆ってバリア層１４上に誘電体層３０が形成され、バリア層３１がＩＬＤ３０上に形成され、ダマシン開口部、例えば溝部３２が誘電体層３０に形成される。これにより、この溝部３２は、誘電体層３０の側面部３０Ａによって画定される。図４に示されるように、誘電体バリア層４０がその後に化学蒸着によりバリア層３１上に形成されて溝部３２を覆うように、つまり溝部を覆うライナー部となっている。バリア層４０は、非常に高い適合性を示し、また、溝部３２のコーナー部において、角が丸められた曲線的なコーナー部４０Ａを形成している。バリア層４０は、バリア層３１がその後のエッチング処理においてエッチングストップ層となるように、バリア層３１とは異なる誘電材料を有する。本発明の実施形態において形成される種々のバリア層においては、窒化珪素、酸窒化珪素、あるいは炭化珪素等のような材料を含むことができる。
【００２１】
その後、異方性エッチング（anisotropic etching）によってバリア層４０がバリア層３１の上方の面及び溝部３２の底面から除去され、図５に示されるように、この溝部３２を画定する誘電体層３０の側面部３０Ａ上に誘電体の被覆部、つまり誘電体ライナー５０が残される。異方性エッチング後において、誘電体ライナー５０の上方の面は、参照番号５１で示されるように誘電体バリア層３１の上方の面の下にまで伸びている。通常、誘電体ライナー５０の上方の面と誘電体バリア層３１の上方の面との距離は、約５０オングストローム〜５００オングストロームである。
【００２２】
その後、溝部３２に金属が充填されて化学的機械研磨（ＣＭＰ）が行われ、図６に示されるように金属ライン６０が形成される。本発明の実施形態では、電着又は無電解メッキによって銅の層が形成され、金属ライン６０が形成される。この場合、バリア層とシード層とは、通常、開口部３２の充填前に行われる。
【００２３】
本発明の実施形態においては、種々のタイプのデュアルダマシン構造が含まれ、例えばバイアホール形成が先で溝部形成が後（via first-trench last）、及び溝部形成が先でバイアホール形成が後（trench first-via last）としたデュアルダマシン技術が含まれる。その後、図７に示されるように、誘電体バリア層３１とは種類の異なる誘電体バリア材を含んだ誘電体バリア層７０が形成される。その後、誘電体バリア層７２を挟んで誘電体層７１，７３が形成され、誘電体バリア層７４が誘電体層７３上に形成される。その後に、誘電体層７３の側面部７３Ａにより画定される溝部７６を備えた、デュアルダマシン技術による開口部と、これに接続されて誘電体層７１の側面７１Ａにより画定されるバイアホール７５が形成される。このデュアルダマシン構造は、従来の、バイアホール形成が先で溝部形成が後（via first-trench last）、あるいは溝部形成が先でバイアホール形成が後とする技術により形成することができる。
【００２４】
本発明の実施形態においては、ミスアラインメントに対するトレランスを提供することができるという利点がある。図７に示されるように、バイアホール７５は下方の金属フィーチャー６０に対してミスアラインメント状態（不整列状態）であり、バイアホール７５の底面の一部が金属ライン６０の上方の面に形成され、またその一部が誘電体バリア層３１の上方の面に形成されるようになっている。これは、スパイキングを避けるために意図的になされたものである。従って、バイアホール７５は、下方の金属フィーチャー６０からはみ出るように、金属フィーチャー６０の側面から距離「Ｍ」だけずらして形成される。
【００２５】
図８に示されるように、その後、誘電体バリア層８０が形成されてデュアルダマシン開口部が覆われ、また、誘電体バリア層７４の上方の面にも誘電体バリア層８０が形成されるとともに、角が丸くなったコーナー部８０Ａが形成される。誘電体層バリア８０は、誘電体バリア層７４、誘電体バリア層７２及び誘電体バリア層３１に用いられた誘電材料とは異なる誘電材料で形成され、誘電体バリア層７４，誘電体バリア層７２，及び誘電体バリア層３１が、デュアルダマシン開口部の形成のための誘電体ライナー形成時においてエッチングストップ層として機能するようになっている。その後、異方性エッチングが行われ、誘電体バリア層７４の上方の面、バイアホール７５と溝部７６との間の誘電体バリア層７２の露出部の上方の面から誘電体バリア層８０の一部が除去され、また、バイアホール７５の底面から誘電体層８０の一部が除去される。図９に上記処理を行った結果得られる構造が示され、この図においては、小さなギャップ９０Ａが、誘電体層７１の側面上に形成された誘電体ライナー９０の上方の面と誘電体バリア層７２の上方の面との間に形成され、また小さなギャップ９１Ａが誘電体ライナー９１の上方の面と誘電体バリア層７４の上方の面との間に、例えば約50〜500オングストローム幅で形成されている。デュアルダマシン開口部には、その後、Ｃｕ等の金属が充填され、形成された金属部１００の上方の面が実質的にバリア層７４の上方の面と同一平面を形成するようにＣＭＰが行われる。その後、他方の誘電体バリア層あるいはキャップ層１０１が形成され、メタライゼーション（金属被膜）により形成された金属部１００が覆われる。この金属部１００は、下方のメタルフィーチャー６０に電気的に接続されたバイアホール１００Ａに接続された金属ライン１００Ｂを有する。銅によるメタライゼーションを実施するにあたって、バリア層及びシード層が形成される。
【００２６】
本発明の実施形態に係る半導体デバイスは、エレクトロマイグレーションが低く、寄生容量が小さく、かつ接触抵抗が小さくなっていて信頼性の高い配線パターンを有する。誘電体バリア層を用いることで、ステップ部を均一にカバーすることができ、ミスアラインメントに対する公差をより大きくすることができる。
【００２７】
本発明は、種々のタイプの半導体デバイスの製造において産業的に利用することができる。本発明は、特に、ディープサブミクロン領域において設計フィーチャーを有して演算速度にすぐれた半導体デバイスの製造に用いることができる。
【００２８】
上述の詳細な説明において、本発明を特定の例示的実施形態を用いて説明した。しかし、特許請求の範囲に記載された本発明の趣旨及び範囲を逸脱することなく、種々の修正、変形を行うことが可能であることは、当業者には明らかであろう。従って、明細書及び図面は、例示的なものであり、本発明を限定するものではない。本発明は、種々の組み合わせや状況において用いることができ、また、本発明の概念の範囲内で、種々の修正や変形が可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態における処理過程の概略説明図。
【図２】本発明の実施形態における処理過程の概略説明図。
【図３】本発明の実施形態における処理過程の概略説明図。
【図４】本発明の実施形態における処理過程の概略説明図。
【図５】本発明の実施形態における処理過程の概略説明図。
【図６】本発明の実施形態における処理過程の概略説明図。
【図７】本発明の実施形態における処理過程の概略説明図。
【図８】本発明の実施形態における処理過程の概略説明図。
【図９】本発明の実施形態における処理過程の概略説明図。
【図１０】本発明の実施形態における処理過程の概略説明図。
【国際公開パンフレット】
2004527909.tif 000003
2004527909.tif 000004
2004527909.tif 000005
2004527909.tif 000006
2004527909.tif 000007
2004527909.tif 000008
2004527909.tif 000009
2004527909.tif 000010
2004527909.tif 000011
2004527909.tif 000012
2004527909.tif 000013
2004527909.tif 000014
2004527909.tif 000015
2004527909.tif 000016
2004527909.tif 000017
2004527909.tif 000018
2004527909.tif 000019
2004527909.tif 000020
2004527909.tif 000021
2004527909.tif 000022
2004527909.tif 000023
【国際公開パンフレット（コレクトバージョン）】
2004527909.tif 000024
2004527909.tif 000025
【手続補正書】
【提出日】平成15年4月10日(2003.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
基板（１０）を覆う第１誘電体層（３０）を形成し、
第１誘電体バリア材を含んだ第１の金属拡散バリア層（３１）を前記第１誘電体層（３０）上に形成するステップと、
エッチングによって、前記第１誘電体層（３０）の側面（３０Ａ）と底面とによって画定される第１開口部（３２）を形成し、
前記第１誘電体バリア材（３１）とは異なる第２誘電体バリア材を含んだ第２金属拡散バリア層（４０）を、前記第１誘電体層（３０）を覆う前記第１バリア層の表面、前記第１開口部を画定する前記第１誘電体層の側面、及び前記開口部の底面に形成し、
前記第１バリア層を、前記第１バリア層の上側の面から前記第２バリア層が除去されるとともに前記第１バリア層が残るように、かつ、前記第１開口部の底面から前記第２バリア層が除去されて、前記第１開口部（３２）を画定する前記第１誘電体層（３０）の側面（３１Ａ）に前記第２バリア層の一部がライナー（５０）として残るように、前記第１バリア層に対して選択的に前記第２バリア層のエッチングを行い、
前記開口部を金属で充填して下方金属フィーチャー（６０）を形成する、方法。
【請求項２】
前記第１誘電体バリア材（３１）と前記第２誘電体バリア材（４０）とは、窒化珪素、酸窒化珪素、及び炭化珪素のうちから選択され、更に、前記第１バリア層及び第２バリア層を化学蒸着により形成する、請求項１記載の方法。
【請求項３】
前記開口部（３２）を銅または銅合金（６０）で充填する、請求項１記載の方法。
【請求項４】
前記第１誘電体バリア材とは異なる第３の誘電体バリア材を含んだ第３バリア層（７０）を、前記第１バリア層（３１）上と前記下方金属フィーチャー（６０）上とに形成し、
前記第３バリア層（７０）上に第２誘電体層（７１）を形成し、
前記第２誘電体層（７１）上に第４誘電体バリア材を含んだ第４バリア層（７２）を形成し、
前記第４バリア層（７２）上に第３誘電体層（７３）を形成し、
前記第３誘電体層（７３）上に第５誘電体バリア材を含んだ第５バリア層（７４）を形成し、
エッチングにより、前記第２誘電体層（７１）の側面（７１Ａ）と前記下方金属フィーチャー（６０）の上側の面の少なくとも一部上にある底面とにより画定される上方溝部（７６）を含んだダマシン開口部を形成し、
前記第１誘電体バリア材（３１）、前記第４誘電体バリア材（７２）、前記第５誘電体バリア材（７４）のいずれとも異なる第６誘電体バリア材を含んだ第６バリア層（８０）を、前記第３誘電体層（７３）を覆う第５バリア層（７４）上と、前記溝部（７６）を画定する前記第２誘電体層の前記側面（７３Ａ）上と、前記バイアホール（７５）を画定する前記第２誘電体層の前記側面（７１Ａ）上と、前記溝部と前記バイアホール（７５）との間の前記第４バリア層（７２）の一部と、前記バイアホールの底面と、に形成し、
前記第６バリア層を、前記第５バリア層上、前記第４バリア層上、前記バイアホールの底面からそれぞれ除去するとともに当該第５バリア層及び当該第４バリア層は残しておき、これにより前記第６バリア層の一部をライナー部（９１，９０）として前記溝部を画定する前記第３誘電体層（７３）の側面（７３Ａ）上と、前記バイアホール（７５）を画定する前記第２誘電体層（７１）の側面（７１Ａ）上に残すようにし、
前記デュアルダマシン開口部に金属を充填して金属ライン（１００Ｂ）を形成し、当該金属ラインがその下方の金属バイアホール（１００Ａ）と接続される、請求項１記載の方法。
【請求項５】
前記ダマシン開口部を銅又は銅合金（１０Ｃ）で充填して、前記下方金属フィーチャー（６０）に電気的に接続された銅又は銅合金（１００Ａ）に接続された、銅又は銅合金ライン（１００Ｂ）を形成する請求項４記載の方法。
【請求項６】
第７誘電体バリア材を含んだ第７バリア層（１０１）を前記第６バリア層（７４）の上側の面及び前記金属ライン（１００Ｂ）の上側の面に形成する、請求項４記載の方法。
【請求項７】
第１誘電体層（３０）の側面（３０Ａ）により画定される開口部に形成されるとともに銅又は銅合金を含む下方金属フィーチャー（６０）を有し、前記第１誘電体層は第１誘電体バリア材を含んだ第１金属拡散バリア層（３１）を備えており、
前記第１誘電体バリア材（３１）とは異なる第２誘電体バリア材を含むとともに前記下方金属フィーチャー（６０）と前記第１誘電体層（３０）との間の前記第１誘電体層（３０）の前記側面（３０Ａ）上に形成された第１金属拡散バリアライナー（５０）を有し、前記第１バリアライナー（５０）は、その上側の面が、前記第１誘電体層（３０）の上側の面の下にのびている、半導体デバイス。
【請求項８】
前記第１誘電体層（３０）を覆う前記第１バリア層（３１）上に形成されるとともに前記第１誘電体バリア材とは異なる第３誘電体バリア材を含んだ第２金属拡散バリア層（７０）を有し、
前記下方金属フィーチャー上に電気的に接続されて形成されたデュアルダマシン構造を有し、当該デュアルダマシン構造は、
前記第２バリア層（７０）上に形成された第２誘電体層（７１）を備え、
前記第２誘電体層（７１）上に形成されて第４誘電体バリア材を含んだ第３金属拡散バリア層（７２）を備え、
前記第３バリア層（７２）上に形成された第３誘電体層（７３）を備え、
前記第３誘電体層（７３）上に形成されて第５誘電体バリア材を含んだ第４バリア層（７４）を備え、
バイアホール（７５）に接続されて前記第３誘電体層（７３）の側面（７３Ａ）により画定される溝部（７６）を備えたデュアルダマシン開口部を備え、前記バイアホール（７５）は、前記第２誘電体層（７１）の側面（７１Ａ）と前記下方金属フィーチャー（６０）の上側の面の少なくとも一部上にある底面とにより画定されるものであり、
前記第１誘電体バリア材、前記第４誘電体バリア材、前記第５誘電体バリア材のいずれとも異なる第６誘電体バリア材を含む第２金属拡散バリアライナー（９０，９１）を備え、当該第２バリアライナー（９０，９１）は、前記バイアホール（７５）を画定する第２誘電体層（７１）の側面（７１Ａ）上と前記溝部（７６）を画定する前記第３誘電体層（７３）の側面（７３Ａ）上とに形成されるものであり、
更に、前記半導体デバイスは、前記デュアルダマシン開口部に充填されて前記第３誘電体層（７３）内に銅又は銅合金ライン（１００Ｂ）を形成する銅又は銅合金（１００）を有し、前記第３誘電体層（７３）は、前記第２誘電体層（７１）内のバイアホール（１００Ａ）に接続されてこれにより電気的に前記下方金属フィーチャー（６０）に接続されるものである、請求項７記載の半導体デバイス。
【請求項９】
前記第２誘電体層（７１）の前記側面（７１Ａ）上の前記第２バリアライナー（９０）の上側の面は、前記第３バリア層（７２）の上側の面の下にのびており、
前記第３誘電体層（７３）の前記側面（７３Ａ）上の前記第２バリアライナー（９１）の上側の面は、前記第４バリア層（７４）の前記上側の面の下にのびている、請求項８記載の半導体デバイス。
【請求項１０】
前記第１誘電体バリア材（３０）、前記第２誘電体バリア材（５０）、前記第３誘電体バリア材（７０）、前記第４誘電体バリア材（７２）、前記第５誘電体バリア材（７４）、及び前記第６誘電体バリア材（９０，９１）は、窒化珪素、炭化珪素、及び酸窒化珪素のうちから選択される、請求項８記載の半導体デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の他の利点及び特徴は、以下の記述により、あるいは本発明の実施により、当業者には明白となるであろう。
本発明によれば、上述の利点の一部は、半導体デバイスの製造方法であって、基板を覆う第１誘電体層を形成し、第１誘電体バリア材を含んだ第１金属拡散バリア層を前記第１誘電体層上に形成するステップと、エッチングによって、前記第１誘電体層の側面と底面とによって画定される第１開口部を形成し、前記第１誘電体バリア材とは異なる第２誘電体バリア材を含んだ第２金属拡散バリア層を、前記第１誘電体層を覆う前記第１バリア層の表面、前記第１開口部を画定する前記第１誘電体層の側面、及び前記開口部の底面に形成し、前記第１バリア層を、前記第１バリア層の上側の面から前記第２バリア層が除去されるとともに前記第１バリア層が残るように、かつ、前記第１開口部の底面から前記第２バリア層が除去されて、前記第１開口部を画定する前記第１誘電体層の側面に前記第２バリア層の一部がライナーとして残るように、前記第１バリア層に対して選択的に第２バリア層のエッチングを行い、前記開口部を金属で充填して下方金属フィーチャーを形成する方法により達成される。




【国際調査報告】
2004527909.tif 000026
2004527909.tif 000027
2004527909.tif 000028