(57)【要約】大信号用マイクロ波ＣＡＤツール（図１９）として、物理的デバイス・モデルを実現するために、正確なデータ適合モデルと、半物理的デバイス・モデルとから形成されるハイブリッド・モデルである。該モデルは、半物理的モデルと、測定されたバイアス依存の特性を組み込んでいる。
2004501509.tif 000002
【特許請求の範囲】
【請求項１】
半導体をモデル化する方法において、
（ａ）半物理的モデルを開発するステップと、
（ｂ）データ適合（フィッティング）モデルを開発するステップと、
（ｃ）前記半物理的モデル及びデータ適合モデルを結合して、ハイブリッド・モデルを形成するステップと
からなることを特徴とする方法。
【請求項２】
請求項１記載の方法において、ステップ（ｃ）は、
（ｄ）データ適合モデル用に、電流−電圧（Ｉ−Ｖ）及び容量−電圧（Ｃ−Ｖ）のデータを生成するために半物理的モデルを使用するステップと、
（ｅ）データ適合モデルが半物理的にモデル化された特性に適合するように、該データ適合モデルのパラメータを導出するステップと
を含むことを特徴とする方法。
【請求項３】
請求項２記載の方法において、ステップ（ｃ）がさらに、
（ｆ）大信号用のマイクロ波回路コンピュータ支援製図（ＣＡＤ）ツール内に、データ・フィリング・デバイス・モデルを実現するステップ
を含むことを特徴とする方法。
【請求項４】
請求項３記載の方法において、該方法はさらに、
（ｇ）半物理的デバイスへの任意の物理的変化に関して、ステップ（ｄ）〜（ｆ）を繰り返すステップ
を含むことを特徴とする方法。
【請求項５】
請求項１記載の方法において、ステップ（ａ）は、
（ｈ）エピ・スタック内に含まれる材料の、導電帯オフセットと、電気的誘電率と、材料組成との間の関係を決定するステップ
を含むことを特徴とする方法。
【請求項６】
請求項５記載の方法において、ステップ（ｈ）は、分析的に実行されることを特徴とする方法。
【請求項７】
請求項５記載の方法において、ステップ（ｈ）は、物理的シミュレータからシミュレーションにより得られたデータに適合させることにより、実行されることを特徴とする方法。
【請求項８】
請求項５記載の方法において、ステップ（ａ）はまた、（ｉ）エピ・スタック内の材料における基本的な電子移動（トランスポート）特性を決定するステップ
を含むことを特徴とする方法。
【請求項９】
請求項８記載の方法において、ステップ（ａ）はまた、（ｊ）非空乏の線形チャネル移動度を決定するステップ
を含むことを特徴とする方法。
【請求項１０】
請求項９記載の方法において、ステップ（ｊ）は、材料の特徴によって決定されることを特徴とする方法。
【請求項１１】
請求項９記載の方法において、ステップ（ｊ）は、物理的シミュレーションによって決定されることを特徴とする方法。
【請求項１２】
請求項９記載の方法において、ステップ（ａ）はまた、（ｋ）ショットキー・バリアの式を決定するステップを含むことを特徴とする方法。
【請求項１３】
請求項１記載の方法において、ステップ（ａ）は、
ゲート端子電圧によって制御されるようにアクティブ・チャネル内の面（シート）電荷に対する基本的電荷制御物理特性と、
アクティブ・チャネル幅内の面電荷の平均重心位置と、
ゲート、ドレイン及びソース端子の電圧の関数としての、電荷を区分する境界の位置と、
表面空乏領域における線形チャネル移動度のバイアス依存性と、
電界を飽和する速度のバイアス依存性と、
飽和電子速度と、
ゲート下のチャネルの線形導電領域の電気コンダクタンスと、
ソース及びドレイン・アクセス領域内の電気コンダクタンスと
からなる特性のうちの１つ以上を半物理的にモデル化するステップを含むことを特徴とする方法。
【請求項１４】
請求項１３記載の方法において、ステップ（ｃ）は、（ｅ）半物理的モデルの経験的項を、測定された値に対するＩ−Ｖ特性に適合するよう調整するステップを含むことを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、半物理的モデルの経験的項は、測定されたＩ−Ｖ特性及びＣ−Ｖ特性に同時に適合するよう、双方向に調整されることを特徴とする方法。
【請求項１６】
請求項１５記載の方法において、経験的項は、将来の使用のために利用されることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【関連出願に関する引用】
本願は、２０００年４月２８日に出願した米国特許出願第６０／２００，６４８号の一部継続出願であり、その優先権を主張する。
本願は、以下にあげる、２０００年１０月５日に出願され本願と所有権者を同くする同時係属中の米国特許出願第０９／６８０，３３９号、Ｒｏｇｅｒ Ｔｓａｉによる”ＭＥＴＨＯＤ ＦＯＲ ＵＮＩＱＵＥ ＤＥＴＥＲＭＩＮＡＴＩＯＮ ＯＦ ＦＥＴ ＥＱＵＩＶＡＬＥＮＴ ＣＩＲＣＵＩＴ ＭＯＤＥＬ ＰＡＲＡＭＥＴＥＲＳ”（ＦＥＴ等価回路モデル・パラメータの一意決定方法）に関連がある。また、この出願は、以下にあげる、本願と所有権者を同じくする同時係属中の米国特許出願第に関連がある。これらは全て２０００年４月２８日に出願された。米国特許出願第６０／２００，３０７号（弁理士整理番号第１２−１１１４号）、Ｒｏｇｅｒ Ｔｓａｉによる”Ｓ−ＰＡＲＡＭＥＴＥＲ ＭＩＣＲＯＳＣＯＰＹ ＦＯＲ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ”（半導体デバイス用Ｓ−パラメータ顕微鏡分析）、米国特許出願第６０／２００，８１０号（弁理士整理番号第１２−１１１６号）、Ｒｏｇｅｒ Ｔｓａｉによる”ＥＭＢＥＤＤＩＮＧ ＰＡＲＡＳＩＴＩＣ ＭＯＤＥＬ ＦＯＲ ＰＩ−ＦＥＴ ＬＡＹＯＵＴＳ”（ＰＩ−ＦＥＴレイアウト用寄生モデルの埋め込み）、米国特許出願第６０／２００，２９０号（弁理士整理番号第１２−１１１９号）、Ｒｏｇｅｒ Ｔｓａｉによる”ＳＥＭＩ−ＰＨＹＳＩＣＡＬ ＭＯＤＥＬＩＮＧ ＯＦ ＨＥＭＴ ＨＩＧＨ ＦＲＥＱＵＥＮＣＹ ＮＯＩＳＥ ＥＱＵＩＶＡＬＥＮＴ ＣＩＲＣＵＩＴ ＭＯＤＥＬＳ（ＨＥＭＴ高周波ノイズ等価回路モデルの半物理モデリング）、米国特許出願第６０／２００，６６６号（弁理士整理番号第１２−１１２０号）、Ｒｏｇｅｒ Ｔｓａｉによる”ＳＥＭＩ−ＰＨＹＳＩＣＡＬ ＭＯＤＥＬＩＮＧ ＯＦ ＨＥＭＴ ＨＩＧＨ ＦＲＥＱＵＥＮＣＹ ＳＭＡＬＬ−ＳＩＧＮＡＬ ＥＱＵＩＶＡＬＥＮＴ ＣＩＲＣＵＩＴ ＭＯＤＥＬＳ”（ＨＥＭＴ高周波小信号等価回路モデルの半物理モデリング）、米国特許出願第６０／２００，６２２号（弁理士整理番号第１２−１１２７号）、Ｒｏｇｅｒ Ｔｓａｉ及びＹａｏｃｈｕｎｇ Ｃｈｅｎによる”ＨＹＢＲＩＤ ＳＥＭＩ−ＰＨＹＳＩＣＡＬ ＡＮＤ ＤＡＴＡ ＦＩＴＴＩＮＧ ＨＥＭＴ ＭＯＤＯＥＬＩＮＧ ＡＰＰＲＯＡＣＨ ＦＯＲ ＬＡＲＧＥ ＳＩＧＮＡＬ ＡＮＤ ＮＯＮ−ＬＩＮＥＡＲ ＭＩＣＲＯＷＡＶＥ／ＭＩＬＬＩＭＥＴＥＲ ＷＡＶＥ ＣＩＲＣＵＩＴ ＣＡＤ”（大信号及び非線形マイクロ波／ミリ波回路ＣＡＤ用混成半物理及びデータ当てはめＨＥＭＴモデリング手法）、及び米国特許出願第６０，２００，３０２号（弁理士整理番号第１２−１１２８号）、及びＲｏｇｅｒ Ｔｓａｉによる”ＰＭ２： ＰＲＯＣＥＳＳ ＰＥＲＴＵＲＢＡＴＩＯＮ ＴＯ （ＭＥＡＳＵＲＥ ＭＯＤＥＬ ＭＥＴＨＯＤ ＦＯＲ ＳＥＭＩＣＯＮＤＣＵＴＯＲ ＤＥＶＩＣＥ ＴＥＣＨＮＯＬＯＧＹ ＭＯＤＥＬＩＮＧ”（ＰＭ２：半導体デバイス技術モデリング用測定モデル方法に対するプロセス摂動）。
【０００２】
【発明の技術分野】
本発明は、半導体デバイスをモデル化する方法に関係し、特に、大信号用のマイクロ波回路のコンピュータ支援設計（ＣＡＤ）ツール内で使用するための比較的正確な物理デバイス・モデルを形成するために、データ適合（ｆｉｔｔｉｎｇ：あてはめ）モデルに加えて、半物理的デバイス・モデルを利用する、電界効果トランジスタ（ＦＥＴ）及び高電子移動度トランジスタ（ＨＥＭＴ）のような半導体デバイスをモデル化する方法に関係する。
【０００３】
【従来の技術】
ＨＥＭＴ技術は、高周波（マイクロ波からミリメートル波）において、比類なき高性能特性を提供する。これにより、ＨＥＭＴは様々なＲＦアプリケーションの中で使用されている。そのようなデバイスのパフォーマンス（性能）を正確に予測するために、その高周波で非線形でかつ大信号の特性に基づいて素子の物理構造の影響を正確にモデル化することが必要である。従って、どのプロセス変更がＲＦ製品の歩留まりを向上させるのに受入可能であるか、そしてＲＦ製品の歩留まりを減少させるどのプロセス変化が受入不可であるかを判定するために、デバイスへの物理変化がデバイス性能にどのように影響を与えるかを知ることが必要である。
【０００４】
大信号用マイクロ波回路のコンピュータ支援設計（ＣＡＤ）は、高いマイクロ波入力パワーレベルで、モデル化された回路の性能を予測するために使用される。大信号用マイクロ波回路ＣＡＤの大部分は、周波数領域の解析である高調波平衡法に基づく。この方法は、回路内のエレメントが、その方法のアルゴリズム内のすべてのステップに対して、電荷保存則のような自己矛盾のない状態を満たすことを必要とする。
現時点で、ＨＥＭＴデバイスの大信号特性をモデル化するための圧倒的に多用されている２つの方法は、テーブル・ベースのデバイス・モデリング、及びデータ適合形式の非線形デバイス・モデリングである。
【０００５】
テーブル・ベースのデバイス・モデリングは、デバイス用の完全な大信号モデルを表すためのソフトウェア・ベースのアルゴリズムに加えて、デバイス用の測定されたバイアス依存の小信号特性を利用する。測定されるデータは、通常、可能なデバイス・バイアスのほとんど全範囲にまたがるので、データの大きなテーブルが作成されなければならない。したがって、この方法は、テーブル・ベース又はデータベース・モデルとして知られている。このようなテーブル・ベースのモデルが、２０００年３月のＩＥＥＥ　Ｔｒａｎｓ．、Ｍｉｃｒｏｗａｖｅ　Ｔｈｅｏｒｙ　Ｔｅｃｈ（マイクロ波理論技術）の第４８巻３号のＭ．Ｆｅｒｎａｎｄｅｚ−Ｂａｒｃｉｅｌａ等による、「Ａ　Ｓｉｍｐｌｉｆｉｅｄ　Ｂｒｏａｄ−Ｂａｎｄ　Ｌａｒｇｅ　Ｓｉｇｎａｌ　Ｎｏｎ−Ｑｕａｓｉ−Ｓｔａｔｉｃ　Ｔａｂｌｅ−Ｂａｓｅｄ　ＦＥＴ　Ｍｏｄｅｌ（単純化された広帯域大信号の非準静的テーブル・ベースのＦＥＴモデル）」において開示されている。この方法を構築するアルゴリズムは、高調波バランス・シミュレーションで要求される電荷保存の制約を満たすモデリングの式を生成するように設計されている。従って、テーブル・ベースの方法は、大信号用マイクロ波回路ＣＡＤの中で好適に機能することが知られている。
【０００６】
テーブル・ベースの方法は、大信号用マイクロ波回路ＣＡＤにとって、正確で融通が利くことが分かったが、いくつかの欠点を持つ。その一つは、その方法が、いくつかの商用ソフトウェア・パッケージを通してのみ利用可能な特別なソフトウェア・ベースのアルゴリズムの使用を必要とすることである。これらのパッケージのいくつかは、マイクロ波設計システム（ＭＤＳ）、上級設計システム（ＡＤＳ）及びＡｇｉｌｅｎｔ　ＴｅｃｈｎｏｌｏｇｉｅｓによるＩＣＣＡＰを含む。次に、この方法は、デバイスの物理学に基づかないので、その物性のいずれの観点からも、デバイスの性能を記述しない。従って、その方法は、物理的データに基づいてデバイス性能を予測することができない。マイクロ波回路設計者及びデバイス技術者は、電荷保存則を満たす半導体デバイスの測定された直流と、小信号特性との両方に適合できる、経験的なデータ適合分析式を開発した。従って、いわゆる非線形データ適合デバイス・モデルは、高調波バランス・ベースの大信号シミュレーションの中で充分に機能するので、大信号用マイクロ波回路ＣＡＤに対して使用するには理想的である。しかしながら、これらのモデルは完全に経験的なものなので、実際の物性を、予測されるデバイス性能に関係づけることができない。ＨＥＭＴデバイス用のデータ適合非線形モデルの例は、１９９２年１２月のＩＥＥＥ　Ｔｒａｎｓ．Ｍｉｃｒｏｗａｖｅ　Ｔｅｃｈの第４０巻１２号のＩ．Ａｎｇｅｌｏｖによる「Ａ　Ｎｅｗ　Ｅｍｐｉｒｉｃａｌ　Ｎｏｎ−Ｌｉｎｅａｒ−Ｍｏｄｅｌ　ｆｏｒ　ＨＥＭＴ　ａｎｄ　ＭＥＳＦＥＴ　Ｄｅｖｉｃｅｓ（ＨＥＭＴとＭＥＳＦＥＴデバイス用の新しい経験的非線形モデル）」に開示されている。従って、その予測される性能に、物理的なデバイス特性を関係づけることができる大信号用マイクロ波回路ＣＡＤモデルを提供する必要性がある。
【０００７】
【発明の概要】
端的に言えば、本発明は、大信号用マイクロ波回路のコンピュータ支援設計（ＣＡＤ）ツールにおいて使用可能なモデルとして比較的正確な物理的デバイス・モデルを実行するために、正確なデータ適合モデルと半物理的デバイス・モデルとからモデルを形成する、ハイブリッド・モデリング方法に関する。半物理的デバイス・モデルは、既知の物理的デバイス特性、及び測定されたバイアス依存特性、の正確な表現を可能にする。このモデルは、バイアス依存特性上の、プロセスの変異及び環境変化の影響を正確にシミュレートするために使用される。データ適合モデルは、比較的忠実に、これらの特性をモデル化するために使用される。データ適合モデルの式は、電荷保存となるように構築される。これにより、該ハイブリッド・モデルは、よく知られた大信号マイクロ波回路ＣＡＤツールによって使用される高調波バランス・アルゴリズム内で、計算上、そのデバイスが有効であることを物理的に示す。
【０００８】
【発明の実施の態様】
本発明は、大信号マイクロ波回路コンピュータ支援設計（ＣＡＤ）で使用するための、データ適合（フィッティング）非線形モデルと共に半物理的モデルを使用することに基づくハイブリッド・モデルに関する。組合せすなわちハイブリッド・モデル化（モデリング）アプローチの目標は、高調波バランスに基づく回路シミュレーション中で使用される能力に、半物理的なアプローチの物理的モデリング機能を結合することである。基本的なアプローチは以下のようである。
１．測定された直流Ｉ−Ｖ特性及びバイアス依存の小信号特性を非常に正確に模写することができる、半物理的デバイス・モデルを導出する。
２．電荷保存則法を満たす式で表されるように、データ適合非線形デバイス・モデルを選択する。
３．データ適合非線形デバイス・モデル用のＣ−Ｖ（容量／電圧）データにおいて、必要なＩ−Ｖ（電流／電圧）特性を生成するための半物理的デバイス・モデルを使用する。
４．半物理的にモデル化された特性に適合するような、データ適合モデル用のモデル・パラメータを導出する。
５．大信号用マイクロ波回路ＣＡＤツール内に、データ適合デバイス・モデルを実装する。
【０００９】
半物理的デバイスへの任意の物理変化に対して、上記のステップ３〜５が繰り返される。半物理的デバイス・モデルは、Ｉ−Ｖ及びＣ−Ｖ特性の点で、これらの変化の影響を反映することができる。結果的に、データ適合モデルの使用を通して、パフォーマンスにおける変化が、大信号形態の中でシミュレートされることができる。
上に言及されたように、処理手順のステップ１は、ＨＥＭＴデバイスに対する半物理的デバイス・モデルを導出することである。半物理的デバイス・モデルは、図１〜１４に関連して、以下に説明される。ハイブリッド・モデルは、図１５〜１８に関連して説明される。
【００１０】
小信号等価回路についての半物理的な決定
半物理的モデルは、標準的な小信号等価回路モデル又はＦＥＴのモデル要素を与える。これを図１に示す。しかしながら、従来の方法とは異なり、モデル要素は、デバイス内部の固有電荷及び電界の小信号励起分析から得られる。したがって、シミュレートされた小信号モデル要素は、実物のＦＥＴの物理的等価回路の記述を比較的高精度で表す。
【００１１】
固有の電荷、導電性、及び電界の半物理モデリングの一般的な方法論について、以下に明示する。第１に、エピ・スタックにおける種々の材料について、導電帯オフセット、透電率及び物質組成の関係を決定する。これらの関係は、分析的に、又は物理的シミュレータからのシミュレートしたデータを適合する（ｆｉｔｉｎｇ：あてはめる）ことによって、決定することができる。続いて、エピ・スタックにおいて適用可能な任意のバルク材料において、基本的電子移動（伝達）特性を決定する。一旦電子移動特性が決定されたなら、非空乏（ｕｎｄｅｐｌｅｔｅｄ）の線形チャネル移動度を、材料の特徴化又は物理的シミュレーションのいずれかによって決定する。続いて、ショットキ・バリアの高さ値又は式を決定する。ショットキ・バリアの高さ値が決定されたなら、半物理式を構築し、以下の特性をモデル化する。
【００１２】
・ゲート端子電圧によって制御されるアクティブ・チャネル内の面電荷（ｓｈｅｅｔ ｃｈａｒｇｅ）に対する基本的な電荷制御物理的性質。
・アクティブ・チャネル幅以内における面電荷の平均重心位置。
・ゲート、ドレイン及びソース端子電圧の関数としての、電荷区分境界の位置。
・線形チャネル移動度及び表面空乏領域のバイアス依存性。
・チャネル内の速度飽和電界のバイアス依存性。
・飽和電子速度。
・ゲート下にあるチャネルの線形領域内部の導電度。
・ソース及びドレイン・アクセス領域内部の導電度。
半物理式を決定したなら、半物理的モデリング式の経験項を調節し、測定値に対するモデルＩ−Ｖ（電流−電圧）特性にあてはめる。続いて、経験項を対話的に再調節し、測定Ｃ−Ｖ（容量−電圧）及びＩ−Ｖ特性の同時適合（あてはめ）を行う。最後に、今後の使用のために、経験的モデリング項を固定する。
【００１３】
前述のように物理現象の全てを包含する総合的な１組の半物理式を構築することにより、ＨＥＭＴデバイス内部における物理的パフォーマンス機構を、比較的精度高く決定することができる。図７は、ここで論じている半物理的モデリングを用いてＨＥＭＴに対して測定及びモデル化を対比的に表す、比較的精度が高い１組のＩ−Ｖ特性を示す。即ち、図７は、種々のゲート・バイアス、例えば、０．４Ｖ〜−１．０Ｖについて、ドレイン−ソース間電圧Ｖｄｓの関数として、ドレイン−ソース電流Ｉｄｓを示す。図７に示すように、実線は半物理的モデルを表すために用いられ、×は測定値を表すために用いられている。図７に示すように、測定値及びモデル化パラメータ間には、近似した関係が存在する。
【００１４】
本発明による物理的デバイス動作の半物理モデリングの一例を以下に示する。この例は、図８及び図９に示すような例示デバイスを利用する。表１は、デバイスの物理的断面パラメータの値の一例を表す。図１０は、表１に示したパラメータに相関付けた拡大Ｔ−ゲート特性（ｂｌｏｗｎ ｕｐ Ｔ−ｇａｔｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）に関する。
【表１】
2004501509.tif 000003
【００１５】
前述のように、ＨＥＭＴデバイス内部の固有の電荷及び電界の半物理的モデリングを開始すると、エピ・スタック内の種々の材料に対する導電帯オフセット、透電性、及び材料組成間の関係を決定する。材料組成に関係する導電帯オフセット及び透電性の関係は、Ｍｉｃｈａｅｌ Ｓｈｕｒの”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”（半導体デバイスの物理的性質）， Ｐｒｅｎｔｉｃｅ Ｈａｌｌ， Ｅｎｇｌｅｗｏｏｄ Ｃｌｉｆｆｓ， Ｎｅｗ Ｊｅｒｓｅｙ １９９０のような、種々の参考文献から得ることができる。例えば、バルクＧａＡｓキャップ層内の電子キャリアの線形移動度に対する基本電子移動特性は、前述の”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”から得られる、１３５０ｃｍ２／Ｖｓと決定することができる。非空乏チャネル内の電子キャリアの線形移動度は、５５００ｃｍ２／Ｖｓと仮定する。この値は、ＧａＡｓキャップ層における多少の差を除いて、この例の中のスタックと同一に成長したエピ・スタックを有するホール効果サンプルによって測定することができる。ショットキ・バリア高さは、１．０５１ボルトと仮定する。これは、ＡｌＧａＡｓ材料上のプラチナ金属の典型である。
【００１６】
以下の式は、サンプル内の電荷制御及び重心位置をモデル化するための半物理的分析式を表す。
2004501509.tif 000004
2004501509.tif 000005
【００１７】
本明細書においては、Ｎｓはアクティブ・チャネル内部のモデル面キャリア濃度を表す。Ｎｓ’は、理想的な電荷制御法則を表し、チャネル対ゲート電圧の関係内におけるエネルギ状態に対して、状態充填率の実際の密度を表す半物理的性質としてモデル化する。電荷制御に用いられるゲート−チャネル間電圧Ｖｇｔは、ショットキ・バリア高さ、導電帯オフセット、及びエピ・スタック内のドーピングの関数である。これは当技術分野では既知である。以下の式は、ＨＥＭＴデバイス内部の局部電荷境界の位置をモデル化するために用いられる半物理式を表す。これらの式により、異なる端子の影響間において、モデル電荷をどのように区分するかが左右される。
【００１８】
2004501509.tif 000006
2004501509.tif 000007
【００１９】
以下の式は、空乏領域における線形チャネル移動度のバイアス依存性をモデル化するために用いられる半物理的式を表す。
2004501509.tif 000008
以下の式は、飽和電界及び飽和速度のバイアス依存性をモデル化するために用いられる半物理的式である。
2004501509.tif 000009
図１１は、前述の例において、ソース及びドレイン・アクセス領域における導電度（ｅｌｅｃｔｒｉｃａｌ ｃｏｎｄｕｃｔａｎｃｅ）をどのようにしてモデル化するか概略的に示している。
【００２０】
以下の式は、ソース・アクセス領域の導電度の半物理的モデルを記述している。
2004501509.tif 000010
2004501509.tif 000011
【００２１】
以下の式はドレイン・アクセス領域の導電度を記述している。
2004501509.tif 000012
【００２２】
小信号等価回路の半物理的決定
図１に示すような、よく見かける小信号等価回路の値を導出するためには、半物理的にモデル化した物理式に小信号励起分析を適用しなければならない。このような分析を適用する方法は、次の通りである。
１）ゲート端子電圧励起
ゲート−ソース端子間に、所望のバイアス条件で小さい＋／−電圧差を印加する。
等価回路要素Ｇｍ＝Δ（Ｉｄｓ）／Δ（Ｖｇｓ’）。ここで、Δ（Ｖｇｓ’）はほとんどの場合、印加された電圧差であるが、先の図１１におけるＲｓＣｏｎｔ、ＲｓｕｎｄｅｐＣａｐ、ＲｓｕｎｄｅｐＲｅｃ、ＲｅｓｄｅｐＲｅｃ、及びＲｓＢｏｕｎｄａｒｙとして示す、ゲート・ソース・アクセス領域において低下した電圧も差し引く。
等価回路要素Ｃｇｓ及びＣｇｄは、Δ（Ｎｓｎ）／Δ（Ｖｇｓ）＊Ｌｇｎという形式を取る。ここで、Δ（Ｎｓｎ）は近似電荷制御式であり、Ｌｇｎはゲート・ソース又はゲート・ドレイン電荷区分境界長である。
等価回路要素Ｒｉ＝Ｌｇｓ（Ｃｇｓｃｈａｎｎｅｌ＊ｖｓ）。ここで、Ｃｇｓｃｈａｎｎｅｌは、チャネルのみに帰せられるゲート・ソース容量の部分であり、ｖｓは飽和電子速度である。
２）ドレイン端子電圧励起
上記１）と同じバイアス条件で小さい＋／−信号（電圧差）を印加するが、ドレイン・ソース端子間に該電圧差を印加する。
等価回路要素Ｒｄｓ＝１／［Δ（Ｉｄｓ）／Δ（Ｖｄｓ’）］。ここで、Ｖｄｓ’はほとんどの場合印加された電圧差であるが、ゲート・ソース及びゲート・ドレインのアクセス領域双方において低下した電圧も差し引く。
等価回路要素Ｃｄｓは、近似漏れ容量の半物理的モデルの和として表されるか、あるいはΔ（Ｎｓｄ）／Δ（Ｖｄｓ’）＊Ｘｓａｔという形式を取ることもできる。ここで、Ｎｄｓは、適宜のソース及びドレイン電荷境界間における電荷蓄積に対する電荷制御式であり、Ｘｓａｔは、飽和している場合の飽和領域の長さである。
３）オン・メサ寄生要素：等価回路要素Ｒｓ及びＲｄは、ソース及びドレインのアクセス領域の適宜の電導率モデルによって表される。
【００２３】
ＲＦ動作は、任意のバイアス点において予測することができる。
表２は、等価回路モデルの抽出及び表１に示したサンプルの半物理的モデリングから導出した、高周波等価回路モデルの値の比較を示す。
【表２】
2004501509.tif 000013
半物理的モデリング方法の結果から、小信号等価回路の値が得られる。この場合、これらは、物理的デバイス・シミュレータよりも比較的高精度である。更に、寄生埋め込みにおいて差がある場合、結果を表２に示す２つの手法の処理により、等価回路値の比較よりもはるかに近い結果が得られる。
【００２４】
表３は、モデル導出において用いた寄生要素の値をまとめて示す。抽出された等価回路モデルと半物理的に導出したモデルとの間における重要な相違は、Ｃｐｇ及びＣｐｄを用いて、検査対象構造の開始容量（ｌａｕｎｃｈ ｃａｐａｃｉｔａｎｃｅ）の影響をモデル化することにある。この差により、抽出モデルの結果は、最適な物理的有意解からは多少ずれることになる。
【表３】
2004501509.tif 000014
図１２、図１３及び図１４に示すように、半物理的に導出した等価回路モデルを用いてシミュレートしたモデル化の結果は、測定した高周波Ｓ−パラメータ・データを非常に高精度で複製している。
【００２５】
以下の式は、小信号等価回路でモデル化したＧｍの小信号励起導出を表す。図６５は、測定データと比較した、小信号Ｇｍの半物理的にシミュレートしたバイアス式を示す。
2004501509.tif 000015
【００２６】
以下の式は、Ｒｄｓの小信号励起による導出を表す。図６６は、小信号Ｒｄｓの半物理的にシミュレートしたバイアス依存性を示す。
2004501509.tif 000016
【００２７】
以下の式は、Ｃｇｓ及びＣｇｄの小信号励起による導出を例示するために用いることができる。図６７は、半物理的にシミュレートした小信号Ｃｇｓ及びＣｇｄのバイアス依存性を示す。
2004501509.tif 000017
【００２８】
以下の式は、小信号励起によるＲｉの導出に関与する。続く図６８は、半物理的にシミュレートした小信号Ｒｉのバイアス依存性を示す。
2004501509.tif 000018
図６９は、オン・メサ寄生アクセス抵抗Ｒｓ及びＲｄの、半物理的にシミュレートされたバイアス依存性を示す。
【００２９】
半物理的モデル並びにバイアス依存性小信号源及びドレイン抵抗Ｒｓ、Ｒｄの例
以下の例では、半物理小信号デバイス・モデルはいかにしてバイアス依存小信号動作に対して高精度の推定が可能であるかについて検証する。この例では、先の例で用いたのと同じ半物理的デバイス・モデルを用いる。これは、本例のＭＭＩＣ回路は、同じＨＥＭＴデバイス技術を利用して製作されたからである。
この例では、二段平衡型ＫバンドＭＭＩＣ　ＬＮＡ増幅器のバイアス依存小信号利得及びノイズ特性を、マイクロ波回路シミュレーションによって複製する。この場合、半物理的モデルによって生成した小信号及びノイズ等価回路を用いる。測定結果及びモデル化の結果を以下の表４に示す。これらの結果からわかるように、半物理的デバイス・モデルは、バイアス変動が極めて大きくても、測定したバイアス依存動作を精度高くシミュレートすることができた。
【００３０】
【表４】
2004501509.tif 000019
上の表４に提示した値に対して測定した利得及びモデル化した利得をプロットして、図７０に示す。
【００３１】
半物理的モデルの実際の物理的な特性例
以下の例では、半物理的小信号デバイス・モデルが、いかにして物理的に依存する小信号動作に対して高精度の推定が可能であるかを検証する。この例では、先の例で用いたのと同じ半物理的デバイス・モデルを用いた。
この例では、既知の平均、相互相関、及び標準偏差についての統計的変動に関して、物理的プロセス変動を半物理的デバイス・モデルに入力した。この演習の目標は、測定したＤＣ及び小信号デバイスの変動を複製することであった。高精度複製の度合いは、半物理的モデルの物理的精度の度合いを示す。
【００３２】
以下の表５は、シミュレートしたプロセス変動及び既知のプロセス変動をリストアップしたものである。
【表５】
2004501509.tif 000020
【００３３】
微小電子部品生産の間、加工中のサンプル・デバイスを検査して、統計的プロセス制御監視（ＰＣＭ）データを取得する。図７１Ａ及びＢは、ＰＣＭ検査中に測定したデバイスＩ−Ｖ特性から抽出し記録したデータの種類を概略的に示す。
半物理的デバイス・モデルはＩ−Ｖ特性をシミュレートすることができるので、物理的プロセス変動によるＩ−Ｖ特性の変動もシミュレートすることができた。これらのＩ−Ｖ特性を同様に分析し、同じパラメータを抽出し、ＰＣＭ検査のために記録した。図７２、図７３、及び図７４は、シミュレーション結果がいかに高精度に、測定したプロセス変動と一致するかを示す。図７２は、半物理的にシミュレートしたＶｇｐｋ及びＧｍｐｋが実際の製造測定と一致する様子を示す。図７３も、シミュレートしたＩｄｐｋ及びＧｍｐｋが一致する様子を示す。最後に、図７４も、シミュレートしたＩｍａｘ及びＶｐｏが非常によく一致する様子を示す。
また、プロセス制御監視のために、加工中に小信号Ｓ−パラメータ測定値も採取する。これらの測定値は、測定したＳ−パラメータにあてはまる単純な等価回路モデルを抽出する際に用いられる。半物理的デバイス・モデルはこれらの等価回路モデルをシミュレートすることができるので、物理的プロセス変動によるモデル・パラメータの変動もシミュレートすることができた。
【００３４】
図７５及び図７６は、小信号モデル・パラメータに対して、シミュレーション結果がいかに高精度に測定／抽出したプロセス変動と一致するかを示す。図７５は、半物理的にシミュレートしたＲｄｓ及びＧｍが実際に抽出したモデル・プロセス変動と非常によく一致する様子を示す。
半物理的モデルの高精度な物理的性質を支持する、より直接的で説得力のある証拠を示すには、シミュレートし測定したパフォーマンスの依存性を実際の物理変数と比較すればよい。図７７に示すように、半物理的モデルは、Ｉｍａｘのゲート長に対する依存性を非常に高精度で再現することができる。加えて、半物理的モデルは、高周波小信号等価回路の物理的依存性も複製することができる。これを図７８に示す。図７８は、Ｒｄｓのリセス・アンダーカット幅に対する依存性を再現できることを示す。
【００３５】
ハイブリッド・アプローチ
上述したように、本発明に従ったモデリング・アプローチは、半物理的モデリングとデータ適合（あてはめ）モデリングのハイブリッド（混合）である。ハイブリッド・モデリング・アプローチの第一歩は、上に説明されたような半物理的デバイス・モデルを導き出すことである。次に、電荷保存法則を満たす式となるようにデータ適合非線形装置モデルを選定する。典型的なデータ適合非線形装置モデルは、Ｙ．Ｃ．Ｃｈｅｎによる１９９８年１０月のＩＥＥＥマイクロウェーブ・ガイド・ウェーブ・レター（ＩＥＥＥ　Ｍｉｃｒｏｗａｖｅ　Ｇｕｉｄｅｄ　Ｗａｖｅ　Ｌｅｔｔｅｒｓ）のＶｏｌ．８，Ｎｏ．１０の「Ａ　Ｎｅｗ　Ｅｍｐｉｒｉｃａｌ　Ｍｏｄｅｌ　ｆｏｒ　ＨＥＭＴ　Ｄｅｖｉｃｅｓ（ＨＥＭＴデバイス用の新しい経験的モデル）」に開示されている。このモデルは、電流に対する電荷保存法則の制約を満たす。非線形モデルの説明を達成するために、次の電荷式が使用される。
2004501509.tif 000021
この式は、以下のように、電荷の保存条件を満足する。
δＱｇ／（δＶｇｓδＶｄｓ）≡δＱｇ／（ＶｄｓδＶｇｓ）
表わされた電荷の経路統合化の独立性にとって不可欠であるこの条件は、上記の式によって満足される。
【００３６】
図１５は、選択された非線形データ適合モデルが、半物理的モデル化されたＩ−Ｖ特性に比較的正確に適合することを示している。この例において選択された非線形モデルは、上記の「ＨＥＭＴデバイス用の新しい経験的モデル」である。図１６は、半物理的モデルが、測定されたＩ−Ｖ特性をどれほど正確にモデル化しているかを示している。遷移性によって、非線形のデータ適合モデルは、測定された特性に適合する。
【００３７】
以下の表６は、半物理的モデル化されたデータを適合させるために、データ適合モデルと共に使用されるモデル・パラメータをリストアップしたものである。
【表６】
2004501509.tif 000022
【００３８】
図１７は、市販されている入手可能なマイクロ波ＣＡＤツール、例えば、Ａｇｉｌｅｎｔ　ＴｅｃｈｎｏｌｏｇｉｅｓによるＬＩＢＲＡ６．１への、非線形データ適合モデルの実装を示す。ＬＩＢＲＡ６．１ＣＡＤツールは、高調波平衡アルゴリズムに基づいた大信号シミュレーション能力を持っている。図１７に図示されたものは、実装された回路エレメントの概略図を示すが、ＬＩＢＲＡ６．１へのコンピュータ・プログラム・コードの拡張として通常は実行されるユーザ定義モデルの実際に可能な実装ではない。ユーザ定義モデルがＬＩＢＲＡ６．１に追加される手順は、ヒューレット・パッカード社のＨＰ部品番号Ｅ４６０５−９００３３である１９９５年７月のシリーズＶＩユーザ・マニュアル、リリース６．０の「ユーザ定義エレメント」と題されたユーザ・マニュアルに詳細に説明されている。
【００３９】
図１８Ａ及び１８Ｂは、ハイブリッド・デバイス・モデリング手法が、どれほど比較的正確な大信号シミュレーション結果を生成するかを示す。特に、入力パワー応答が、２２．５ＧＨｚの周波数で２段平衡高性能増幅器に関して示されている。シミュレートされた応答が図１８Ａに示され、一方、測定された応答が図１８Ｂに示される。図示のように、測定された応答とモデル応答とを対比すると、相互に近似しており、よって、デバイス・モデリング・プロセスが比較的高精度であることを示している。
【００４０】
次の例は、効果がよく知られた物理的プロセスの変更を、大信号デバイス特性のシミュレーションの中に正確に組み込むアプローチの能力を示している。図１８Ａ及び１８Ｂの各プロットに示されている複数の曲線は、測定されたデータの場合には複数（つまり１３）のウェーハからいくつか測定された回路から得られ、そして、シミュレートされた物理的なプロセス変異によるシミュレートされたパフォーマンス（性能）変動から得られる。使用されたシミュレートされたプロセス変動は、「半導体デバイス技術モデリングのための、測定されたモデル化法へのＰＭ２プロセス摂動」という見出しの下に、説明される通りである。プロセス変動をシミュレートするために使用されるパラメータは、以下の表７に示すように提供される。
【００４１】
この表は、０．１５マイクロメータＨＥＭＴのプロセス用に生成され、物理的プロセス変動の現実的な分布に符号する。従って、プロセス・パラメータは、表７に示されるように変更された。
【表７】
2004501509.tif 000023
物理的な相関は、リセス空間とゲート長との間でシミュレートされる。ゲート長と両方のリセス寸法との間の０．５という相関係数は、半物理的モデル統計値に組み入れられる。上述されたプロセス変動は単純で現実的であるが、それは、ウェーハの平均値／中央値に対するＤＣ及びＲＦパフォーマンスの変動のすべてを記述するには、充分である。
【００４２】
半導体デバイス技術モデリングのための測定されたモデル化法へのプロセス摂動　測定されたものからモデル化へ向かうプロセス摂動（ＰＭ２）の方法論に基づいて半導体デバイスをモデル化する方法は、ますます多くのプロセス摂動実験が実行されるにつれて、究極的にますます正確になる物理的ベースの技術モデルを開発するために使用可能である。図１９に示されるように、デバイスのスケーリング、バイアス依存性、温度依存性、レイアウト依存性、及びプロセス依存性のような様々なパラメータを、任意の想像できる一組のプロセス摂動に対して得られた測定値を分析するために、この技術を使用して、モデル化することができる。より多くの測定値が得られると、半物理的モデルはますます「補正される」ことになる。例えば、高電子移動度トランジスタ（ＨＥＭＴ）のゲート長のサンプルが、元来研究されたよりもはるかに長い長さに変更されるＰＭ２実験をより多く実行することによって、速度飽和及び有効なゲート・ソース電荷制御長のためのモデルが、より長いゲート長に対してより正確な結果を提供するように洗練される。また、温度依存性の測定を実行することによって、材料パラメータ上の温度依存性を、モデル化された結果を測定された結果に最も適合させるように洗練することができる。
【００４３】
ＰＭ２モデリング方法論の重要な部分は、半導体デバイスの「中身」を調査することができる、測定されたものをモデル化する顕微鏡（つまり、Ｓ−パラメータ顕微鏡）である。この機能により、デバイス技術全体に対する比較的包括的な物理的ベースのモデルを開発することができる。
摂動法が、図１９〜２４に関連して以下に説明される。摂動法の重要な側面は、図２５〜３９に関連して以下に説明されるような、測定されたものをモデル化する顕微鏡（Ｓ−パラメータ顕微鏡）である。測定されたものをモデル化する顕微鏡は、モデル化された電気特性へのデバイス・レイアウト寄生の関与を取り除くためにフィルタを利用する。これは、測定されたデバイスに対する内側の物理的な動作の明瞭な表現を実現するために行われる。Ｐ−ＦＥＴレイアウト用のフィルタの１つの実施例が、図４０〜５８に関連して説明される。典型的な測定されたものをモデル化する顕微鏡は、Ｓ−パラメータ顕微鏡とも呼ばれ、図５９〜６４に関連して一般に説明されるような、モデル化されたパラメータを抽出するための抽出アルゴリズムを利用する。
【００４４】
次の例は、ＨＥＭＴデバイスのソース抵抗用の、完全な物理的ベースのモデルを作成するためのＰＭ２モデリング概念の使用を示している。ＰＭ２実験は、以下のような物理的モデル特性を決定するために使用される。
１）標準のＨＥＭＴサンプルの特徴を決定する
Ａ）標準のデバイス・レイアウト内に埋め込まれるＨＥＭＴサンプルを生成するための標準の組立てプロセスを使用する。
Ｂ）走査電子顕微鏡（ＳＥＭ）により、ソース・アクセス領域の物理的な寸法に関する情報を収集する。
Ｃ）物理的に代表的な等価モデルを設定するために、Ｓ−パラメータ顕微鏡検査を使用してサンプル・デバイスをテストする。
２）デバイス・レイアウト実験により、標準のＨＥＭＴサンプルの特徴を決定する。
Ａ）ソース・アクセス領域の物理的な寸法、例えば、ゲート・ソース空間などを変更するデバイス・レイアウト実験を持つＨＥＭＴサンプルを生成するために、標準の組立てプロセスを使用する。
Ｂ）ＳＥＭにより、ソース・アクセス領域の物理的な寸法に関する情報を収集する。
Ｃ）物理的に代表的な等価モデルを設定するＳ−パラメータ顕微鏡検査でもってサンプル・デバイスをテストする。
３）薄いＧａＡｓ「キャップ」を備えたＨＥＭＴサンプルの特徴を決定する。
Ａ）標準のデバイス・レイアウト内に埋め込まれた薄いキャップＨＥＭＴサンプルを生成するために、標準の組立てプロセスを使用する。
Ｂ）ＳＥＭにより、ソース・アクセス領域の物理的な寸法に関する情報を収集する。
Ｃ）物理的に代表的な等価モデルを設定するために、Ｓ−パラメータ顕微鏡検査を使用してテストする。
【００４５】
この例の中で使用されるＨＥＭＴサンプルの横断面図が、図２１Ａに示される。標準的なＰｉ−ＦＥＴの例のレイアウト用の標準的なデバイスが、図５１Ａに示される。ＨＥＭＴの中にある材料エピ・スタックの横断面図が、図７Ｂに示される。上記のＰＭ２実験の第３番目の項目については、ＧａＡｓキャップが、同じドーピング密度を保つ５０ｎｍという標準的な厚さの代わりに、７．５ｎｍまで薄くされる。
【００４６】
サンプル・ウェーハが標準のＨＥＭＴサンプル用に組立てられた後、走査型電子顕微鏡検査（ＳＥＭ）が、重要な構造的コンポーネントの寸法を決定するために使用される。測定されたものと、計画された構造寸法が、以下の表８に示されるが、ただし、測定されたというのは、ＳＥＭで決定された寸法のことであり、標準というのは、標準的なあるいは計画された仕様を意味する。表８の中にリストアップされた寸法の各々が、図２１Ａで示される横断面図に関連づけられている。
【表８】
2004501509.tif 000024
【００４７】
次に、以下に説明されるような、そして図２５〜６４と関連するＳ−パラメータ顕微鏡検査が、ソース・アクセス抵抗のモデル表現を物理的に表現していると判定するために、使用される。典型的なＰｉ−ＦＥＴがモデル化され、一般に記述されるようなＳ−パラメータ顕微鏡検査の中でフィルタとして使用される。これは、Ｓ−パラメータ顕微鏡検査に関連して詳細に以下に説明するように、４０ＧＨｚまでの、サンプル・デバイスのＳ−パラメータを測定し、続いて、等価小信号回路モデルを抽出することによって、達成される。小信号等価回路モデルは、測定されたデバイスの物理的構造の電気的な表現として役立ち、その内側構造の詳細を大まかにスケッチするために使用されることができる。デバイス内の、等価回路エレメントと構造的な事項との間の相応関係が、図２８の中に示される。数量「Ｒｓ」とソース・アクセス領域の関係が示されている。
【００４８】
Ｓ−パラメータ顕微鏡検査の測定値の結果が、ソース抵抗Ｒｓのバイアス依存特性をプロットしている図３６に示される。これらのバイアス依存特性から、測定されたデータに適合する予備の物理モデルを構築することができる。
領域の前のアクセス領域の抵抗と、ソース・アクセス・リセス内の抵抗と、ゲート直下のソース・アクセスとチャネルとの間のシート・キャリア濃度における突然の変化によって引き起こされる境界抵抗との、３つの物理的な影響が、測定されたソース抵抗の全体的な作用を引き起こす一因であることが分かった。これらの現象及びソース・アクセス・リセス内でのそれらの物理的な位置を、図２３に示すが、該図中、領域１、２及び３が、上に説明した影響の各々に対応する。
【００４９】
これらの観察から、ＨＥＭＴデバイスにおけるＲｓのバイアス依存特性について説明する、半物理的モデルの形態を、以下の式に示されるように確立することができる。
2004501509.tif 000025
【００５０】
ＰＭ２実験の２の項目において、ＨＥＭＴデバイスサンプルが、組立てられテストされ、また、ソース・アクセス領域の長さが故意に変えられる。サンプルが組立てられた後、計画された寸法がＳＥＭを通して検証される。また、Ｓ−パラメータ顕微鏡検査が、比較のためのソース抵抗を抽出するために使用される。Ｖｄｓ＝１．０でＶｇｓ＝０．０１のバイアス点での、抽出されたソース抵抗と共に、実験のソース・ゲートの寸法が、以下の表９に示されている。
【表９】
2004501509.tif 000026
【００５１】
テーブル９内のデータは、上に示された領域１のソース−アクセス抵抗（Ｒｓｕｎｄｅｐ  Ｃａｐ）用の予備段階の半物理的モデルを確認するために使用される。この確認は、Ｓ−パラメータ顕微鏡検査によって抽出されたシート抵抗（Ｒｓｈ）と、依存しないＶａｎ ｄｅｒ Ｐａｕｗ測定値によって抽出されたシート抵抗に対するＰＭ２実験とを比較することにより、検証することができる。１９９０年のマサチューセッツのＮｏｒｗｏｏｄ、Ａｒｔｅｃｈ  Ｈｏｕｓｅのラルフ・ウィリアムズ（Ｒａｌｐｈ  Ｗｉｌｌｉａｍｓ）による「Ｍｏｄｅｒｎ  ＧａＡｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｍｅｔｈｏｄｓ（現代的なＧａＡｓの取り扱い方）」。たとえ、異なる材料あるいはエピ・スタックを備えたＨＥＭＴデバイスを使用して実験が行なわれても、その実験は、領域１の抵抗に対する半物理的モデルの形態の検証を示す。また、用語ＲＥＣｓｇ及びＬｇは、Ｄｓｇテスト・サンプルのすべてに対して、大ざっぱに一定であると仮定される。ＰＭ２実験の最後の項目では、半物理的ソース抵抗モデルの完全な形態が確認される。項目１の完全なバイアス依存の測定に基づいて、ゲート及びドレイン・バイアスの関数としての完全な半物理的モデル式のソース抵抗を、下の式で表すことができる。
2004501509.tif 000027
【００５２】
ＰＭ２実験の項目１で組立てられたサンプルに対してシミュレートされた結果を、図２４Ａに示す。図２４Ａを図３６と比較すると、半物理的モデルが、測定された結果を十分に複写していることが示される。実験の結果は、図２４Ｂの下に示される。予想通りに、薄い「キャップ」サンプルのバイアス依存ソース抵抗は、ソース・アクセスの領域１のＲｓｈの変化に対応する量によって、ほんの少し、より高くずらされるが、同じ形態を持つ。
【００５３】
Ｓ−パラメータ顕微鏡分析
Ｓ−パラメータ顕微鏡分析（ＳＰＭ）は、バイアス依存のＳ−パラメータ測定値を顕微鏡分析の一形態として利用し、未知の半導体構造の内部電荷及び電界構造の定性的分析を行う。小信号モデルとして抽出したＳ−パラメータ測定値の形態で疑似画像を収集し、電荷制御マップを形成する。有限要素デバイス・シミュレーションがこれまで半導体デバイスの内部電荷／電界を計算するために用いられてきたが、このような方法は比較的精度が低いことが知られている。Ｓ−パラメータ顕微鏡分析は、半導体デバイス内部における内部電荷及び電界を決定するための比較的精度が高い方法を提供する。内部電荷及び電界を精度高くモデル化することにより、半導体デバイスの外部電気的特性全てを、その高周波特性も含めて、比較的精度高くモデル化することが可能となる。このように、本システムは、デバイス技術モデルを作成するのに適しており、製造分析のための高周波ＭＭＩＣ歩留まり分析予測及び設計を可能にする。
【００５４】
Ｓ−パラメータ顕微鏡分析は、他の顕微鏡分析技法と同様に、ＳＰＭがサンプルに反射したエネルギ及びサンプルから反射されたエネルギの測定値を利用して、情報を得る。更に具体的には、ＳＰＭは、透過及び反射マイクロ波ならびにミリ波電磁パワー、即ち、Ｓ−パラメータに基づく。したがって、Ｓ−パラメータ顕微鏡分析は、走査型及び透過型電子顕微鏡（ＳＥＭ及びＴＥＭ）の動作を組み合わせたものに類似している。散乱したＲＦエネルギは、ＳＥＭ及びＴＥＭにおける電子ビームの反射及び透過と類似している。しかしながら、ＳＥＭ及びＴＥＭにおけるように電子検出器を用いる代わりに、Ｓ−パラメータ顕微鏡分析ではネットワーク・アナライザにおける反射計を用いて信号を測定する。Ｓ−パラメータ顕微鏡分析は、他の顕微鏡分析技法と同様に、双方共散乱現象の測定値をデータとして利用し、解像度を高めるために測定値を絞る機構を含み、測定値の複数の部分を対比し（ｃｏｎｔｒａｓｔ）、以下の表１０に示すように詳細を判別する機構を含んでいる。
【表１０】
2004501509.tif 000028
【００５５】
結果：デバイスの内部電荷及び電界構造の詳細な「画像」
ここでＳ−パラメータ顕微鏡分析と関連付けて論ずる画像は、実際の画像とは関係なく、デバイスの内部動作に関する洞察及び定量的詳細を得るために用いられる。更に具体的には、Ｓ−パラメータ顕微鏡分析では、従来の顕微鏡分析形態の場合におけるような視覚画像は得られない。むしろ、Ｓ−パラメータ顕微鏡分析画像は、計算によって得られ非直観的測定値の集合に基づいたマップに似ていると言った方がよい。
【００５６】
図２５は、本発明によるＳ−パラメータ顕微鏡の概念図を示し、該顕微鏡は、全体として参照番号２０で識別されている。Ｓ−パラメータ顕微鏡２０は、ＳＥＭ及びＴＥＭの原理を組み合わせた顕微鏡に類似している。ＳＥＭは反射を測定し、ＴＥＭは透過を測定するのに対して、２ポートＳ−パラメータ顕微鏡２０は、反射パワー及び透過パワーの双方を測定する。その結果、２ポートＳ−パラメータ顕微鏡から得られるデータは、デバイスの固有又は内的（ｉｎｔｒｉｎｓｉｃ）及び外的（ｅｘｔｒｉｎｓｉｃ）電荷構造に関する情報を含む。更に特定すると、従来技術において知られているが、ＳＥＭは、反射電子によって、サンプルの表面における比較的詳細な画像を提供し、一方ＴＥＭは透過電子によって内部構造の画像を提供する。反射信号は、サンプルの外部詳細を形成するために用いられ、透過電子はデバイスの内部構造に関する情報を提供する。本発明の重要な態様によれば、Ｓ−パラメータ顕微鏡分析は、反射信号及び透過信号を測定するプロセスを利用し、半導体デバイスの電荷構造と同様の「画像」を提供する。ここで用いる場合、半導体デバイスの内部及び外部電気的構造を、通常では固有デバイス領域２２及び外的寄生付随領域（ｅｘｔｒｉｎｓｉｃ ｐａｒａｓｉｔｉｃ ａｃｃｅｓｓ ｒｅｇｉｏｎ）２４と呼ぶことにする。これらを図２６に示す。また、デバイスの内部電気的構造に関与するのは、図示しない、その電極及び相互接続部に付随する寄生成分である。これらは、いわゆるレイアウト寄生（ｌａｙｏｕｔ ｐａｒａｓｉｔｉｃｓ）である。
【００５７】
図２５を参照すると、ポート２６及び２８が、Ｓ−パラメータ測定によってエミュレートされている。全体的に参照番号３０で示す半導体デバイスに対するＳ−パラメータ測定値は、本発明にしたがって処理され、円３２内に示す電荷制御マップが得られる。これは、他の顕微鏡分析技法における画像に類似している。これらの電荷制御マップ３２は、以下で更に詳しく論ずるが、等価回路モデルの形態で表現される。図２７に示すように、モデルでは線形回路エレメントを用いて、半導体デバイス３０内部の電荷／電界、即ち、いわゆる内部電気的構造の大きさ及び状態を表す。モデル・トポロジ（ｍｏｄｅｌ ｔｏｐｏｌｏｇｙ）内における回路エレメントの位置は、デバイス構造内における物理的位置と大まかに近似しているので、電荷制御マップはデバイスの内部電気的構造図を表す。
【００５８】
半導体デバイス内において測定した電荷／電界の正確な位置の推定は曖昧であることが知られている。これは、電荷／電界の分布構造を表す際に、例えば、図２８に示すような単体の線形エレメントを用いた等価回路モデルを用いるからである。測定量間の物理的境界を区別する正確な方法はないが、バイアス依存性を用いると、Ｓ−パラメータをいかにして判別し、分離し、対比するのかが明確になる。即ち、バイアス条件の変化が、デバイス内の電荷及び電界の大きさを変化させ、それらの間の境界を移動させることがわかっている。この変化は、通常、殆どの技術では予測可能であり、定性的によく把握される。したがって、電荷制御マップは、電荷及び電界の大きさ、位置及び分離における物理的変化の特徴付けを図示するマップとして、容易に用いることができる。
【００５９】
他の形態の顕微鏡分析と同様、本発明によるＳ−パラメータ顕微鏡２０も、参照番号４０で示すレンズ（図２５）をエミュレートする。レンズ４０のシミュレーションは、一意的な等価回路モデルの抽出方法によって行い、これも、測定したＳ−パラメータを高精度でシミュレートする。更に特定すれば、Ｓ−パラメータをシミュレートする等価回路モデルのためのパラメータ抽出方法は、よく知られている。しかしながら、唯一の目標がＳ−パラメータの適合（あてはめ）及び測定を精度高く行うことである場合、可能な等価回路パラメータ値には有限数の解しか存在しない。したがって、本発明の重要な態様によれば、デバイスの物理的電荷制御マップを高精度で記述する、単一で一意の解のみを抽出する。この等価回路モデル・パラメータを一意に抽出する方法は、電荷制御マップの解に焦点を合わせるレンズとして作用する。ここで論じかつ例示する場合、レンズ４０は、見かけ上のレイアウト寄生埋め込みモデルに基づくフィルタによって、続いてシミュレートされる。以下で論ずるように、レイアウト寄生埋め込みモデルは、デバイスの電極及び相互接続のその外部電気的特性に対する影響をシミュレートする線形エレメントで構成されている。ＰｉＦＥＴ埋め込みモデル４２について、以下に説明する。このモデルは、付随する外的寄生の暫定的な電荷制御マップ解に対する関与の電気的構造を除去するフィルタとして効果的に作用する。フィルタ処理後に得られる電荷制御マップ解は、明確化した「画像」を表し、デバイスの固有電気的構造のみを示す。この画像化の改良は、可能な限り高い精度で内部電荷及び電界を可視化するために必要となる。図３０に示したような従来の抽出技法は、一意でない等価回路モデルを抽出することができず、しかも一意の電荷制御マップを抽出することができないが、これとは異なり、本発明によるＳ−パラメータ顕微鏡２０は、半導体デバイス内における内部電荷／電界の構造を比較的高精度でモデル化することができる。
【００６０】
Ｓ−パラメータ顕微鏡の一応用例を以下に詳細に示す。この例では、４つのゲート・フィンガ、及び図３１に概略的に示すようなＰｉ−ＦＥＴレイアウトに形成された２００μｍの全ゲート外周を有し、参照番号４３で識別されているＧａＡｓ  ＨＥＭＴデバイスを一例として用いる。ＧａＡｓ  ＨＥＭＴ４３は、ウェハ上でのＳ−パラメータ測定を容易に行えるように、１００μｍピッチの共面検査構造に埋め込まれるような構造となっている。
まず、図３２及び図３３に示すように、デバイスのＩ−Ｖ特性を測定する。即ち、図３２に示すように、種々のゲート電圧Ｖｇｓにおけるドレイン−ソース間電圧Ｖｄｓの関数として、ドレイン・ソース電流Ｉｄｓをプロットする。図３３は、異なるドレイン電圧Ｖｄｓにおいて、ゲート電圧Ｖｇｓ及びトランスコンダクタンスＧｍ（即ち、Ｖｇｓに対するＩｄｓの導関数）の関数として、ドレイン−ソース電流Ｉｄｓを示す。これらのＩ−Ｖ特性は、ＨＥＭＴデバイス及びほとんどの半導体デバイスの典型であり、三端子半導体デバイス技術の一種である。
【００６１】
表１１は、Ｓ−パラメータを測定したバイアス条件を示す。各バイアス条件においては、Ｓ−パラメータを０．０５〜４０ＧＨｚで測定した。図３４は、０．０５〜４０．０ＧＨｚの周波数において測定したＳ−パラメータＳ１１、Ｓ１２及びＳ２２を示すスミス・チャートである。図３５は、０．０５〜４０．０ＧＨｚの周波数において測定したＳ−パラメータＳ２１について、角度の関数として大きさを示すグラフである。
【表１１】
2004501509.tif 000029
【００６２】
図２８に示す小信号モデルを用い、各バイアス条件において抽出した小信号等価回路値を、Ｓ−パラメータごとに表１２に示すように得た。用いた抽出方法について、以下に説明する。
【表１２】
2004501509.tif 000030
2004501509.tif 000031
2004501509.tif 000032
【００６３】
表１２における値は、電荷制御マップに近似する解を表し、ＦＥＴの電気的構造の物理的に有意な解を表す。しかしながら、表１２に示す値は、外部レイアウト寄生（ｅｘｔｅｒｎａｌ ｌａｙｏｕｔ ｐａｒａｓｉｔｉｃｓ）の影響を含んでおり、本発明の重要な態様によれば、埋め込み寄生用モデルを用いてこれらの外部レイアウト寄生を除去し、固有デバイス特性に対して最も精度が高い電荷制御マッピングを得る。即ち、埋め込みモデルを適用して、抽出した等価回路モデル値にフィルタ処理を行い、固有デバイス特性を一層適切に表す値を得る。即ち、実施形態の一例では、ＰｉＦＥＴ埋め込み寄生モデルを用いて、電極間及びオフ・メサ・レイアウト寄生の影響による容量性関与を除去する。このフィルタは、本質的に、当該デバイス・レイアウトに依存するパラメータＣｇｓ、Ｃｇｄ及びＣｄｓから形成される既知の量を除去する。この例では、誘導性パラメータの埋め込みは必要ない。何故なら、これらの量は外的であり、固有デバイス電荷制御マップには関与しないからである。
【００６４】
先に論じたように、フィルタ付きレンズを用いて、一意の電荷制御マップを生成する。即ち、図３６〜図３９は、バイアスの関数として、パラメータＲＳ、ＲＤ、ＲＩ、ＣＧＳ及びＣＧＤのバイアス依存電荷制御マップを示す。更に特定すれば、図２７は、バイアスの関数として、ソース抵抗Ｒｓによって示されるオン・メサ・ソース・アクセス領域における電荷及び電界分布の電荷制御マップを示す。図３７は、バイアスの関数として、ドレイン抵抗Ｒｄで示されるオン・メサ・ドレイン・アクセス領域における電荷及び電界分布の電荷制御マップを示す。図３８は、異なるドレイン・バイアス点に対するゲート・バイアスの関数として、固有デバイス充電抵抗Ｒｉによって示される非疑似静的多数キャリア移動（ｎｏｎ−ｑｕａｓｉ ｓｔａｔｉｃ ｍａｊｏｒｉｔｙ ｃａｒｒｉｅｒ ｔｒａｎｓｐｏｒｔ）の電荷制御マップを示す。図３９は、バイアスの関数として、ゲート容量Ｃｇｓ及びＣｇｄで示す、ゲートの下におけるゲート変調電荷及び分布の電荷制御マップを示す。
【００６５】
フィルタ
前述のように、Ｓ−パラメータ顕微鏡２０は、フィルタを利用して明確化した電荷制御マップを得て、半導体デバイスの内部電荷／電界をモデル化する。多数のゲート・フィンガを有するＰｉＦＥＴに関連付けてフィルタを示したが、図４０及び図４１に示すように、本発明の原理は他の半導体デバイスにも適用可能である。
【００６６】
図４０に示すように、ＰｉＦＥＴは、ゲート・フィンガ及びアクティブ領域のエッジが、図示のように、ギリシャ文字のπに似ているデバイスである。このようなＰｉＦＥＴのレイアウトでは、例えば、図４１に示すように、多数のフィンガを有する周囲が大きなデバイス・セルの構築が容易に行われる。本発明の重要な態様によれば、マルチフィンガ半導体デバイスをモデル化するには、複数の単一フィンガ・デバイス・セルを組み合わる。単一フィンガ・デバイス・セルの各々を４つのモデル階層（ｈｉｅｒａｒｃｈｙ）で表し、相互接続用モデルを用いてこれらを組み立てて一体化し、任意のマルチフィンガ・デバイス・セルを表す。これを図４２に示す。４つのモデルは、オフメサ又は境界寄生モデル、電極間寄生モデル、オン・メサ寄生モデル、及び固有モデルである。
【００６７】
オフ・メサ寄生モデルを図４３に示す。このモデルは、各ゲート・フィンガ毎にアクティブＦＥＴ領域外部に存在する寄生を表す。このモデルでは、アクティブ・デバイス領域外の各ゲート・フィンガの漏れ容量（ｆｒｉｎｇｉｎｇ ｃａｐａｃｉｔａｎｃｅ）、及びオフ・メサ・ゲート・フィンガ抵抗をモデル化する。
【００６８】
電極間寄生モデル及び対応する等価回路を図４４〜図４６に示す。このモデルは、各ゲート・フィンガに沿った金属電極間の寄生を示す。図４５に概略的に示すように、以下の漏れ容量寄生が、ゲート−ソース間エア・ブリッジ（ａｉｒ ｂｒｉｄｇｅ）、ゲート−ソース間エア・ブリッジ、ゲート−ソース間オーミック、ゲート−ドレイン間オーミック、及びソース−ドレイン間オーミックに対してモデル化されている。
【００６９】
オン・メサ寄生モデル及び対応する等価回路を図４７及び図４８に示す。このモデルは、各ゲート・フィンガに沿ったアクティブＦＥＴ領域周囲の寄生を表し、種々の容量漏れ寄生及び抵抗性寄生を含む。即ち、ゲート−ソース側リセス（ｒｅｃｅｓｓ）、ゲート−ドレイン側リセス、ゲート−ソース・アクセス電荷（ｇａｔｅ−ｓｏｕｒｃｅ ａｃｃｅｓｓ ｃｈａｒｇｅ）／ドープ・キャップ（ｄｏｐｅｄ ｃａｐ）、及びゲート−ドレイン・アクセス電荷／ドープ・キャップ容量漏れ寄生をモデル化する。加えて、ゲート・メタライゼーション及びオーミック・コンタクト抵抗性寄生もモデル化する。
【００７０】
固有モデル及び対応する等価回路を図４９及び図５０に示す。固有モデルは、ＦＥＴの動作決定を支配する物理的現象を表す。即ち、ＤＣ及び電流電圧応答は、固有電荷の大きさ及び位置を表す、物理的現象に基づく分析式によって決定することができる。これは、当技術分野では一般に公知であり、例えば、Ｈｕｇｈｅｓ ｅｔ ａｌ．，の”Ｎｏｎｌｉｎｅａｒ Ｃｈａｒｇｅ Ｃｏｎｔｒｏｌ Ｉｎ ＡｌＧａＡｓ Ｍｏｄｕｌａｔｉｏｎ−Ｄｏｐｅｄ ＦＥＴｓ”（ＡｌＧａＡｓ変調ドープＦＥＴにおける非線形電荷制御）、ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ． ＥＤ−３４， Ｎｏ． ８（１９８７年４月）において論じられている。その内容は、この言及により本願にも含まれるものとする。小信号モデルの振る舞い（ｐｅｒｆｏｒｍａｎｃｅ）をモデル化するには、適切な電荷又は電流制御式の導関数を求め、ＲＩ、ＲＪ、ＲＤＳ、ＲＧＳ、ＲＧＤ、ＧＭ、ＴＡＵ、ＣＧＳ、ＣＤＳ及びＣＧＤというような種々の項を導出する。このような制御式は、当技術分野では一般に知られており、先に述べて本願にもその内容が含まれるものとしたＨｕｇｈｅｓ等の参考文献に詳細に開示されている。ノイズ特性をモデル化するには、電流又は電圧摂動分析を用いることができる。Ｈ． Ｓｔａｔｚ， ｅｔ ａｌ． の”Ｎｏｉｓｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ”（ガリウム砒素電界効果トランジスタのノイズ特性）， ＩＥＥＥ−Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ． Ｅｄ−２１ Ｎｏ． ９（１９７４年９月）、及びＡ． Ｖａｎ Ｄｅｒ Ｚｉｅｌの”Ｇａｔｅ Ｎｏｉｓｅ ｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ａｔ Ｍｏｄｅｒａｔｅｌｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｉｅｓ”（適度な高周波数での電界効果トランジスタにおけるゲート・ノイズ）， Ｐｒｏｃ． ＩＥＥＥ， ｖｏｌ． ５１（１９６３年３月）、Ｈ． Ｓｔａｔｚの”Ｇａｔｅ Ｎｏｉｓｅ ｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ａｔ Ｍｏｄｅｒａｔｅｌｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｉｅｓ”（適度な高周波での電界効果トランジスタにおけるゲート・ノイズ），ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ． ＥＤ−２１， Ｎｏ． ９ （１９７４年９月）、Ｓｔａｔｚ ｅｔａｌ．の”Ｎｏｉｓｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｇａｌｌｉｕｍ Ａｒｓｅｎｏｌｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ”（ガリウム砒素電界効果トランジスタのノイズ特性），ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ． ＥＤ−２１， Ｎｏ． ９（１９７４年９月）を参照のこと。
【００７１】
先に論じたＳ−パラメータ顕微鏡分析と共に用いる寄生モデルの一例を図５１〜図５８に示す。半導体デバイスの具体的な実施形態を示して説明するが、本発明の原理は、種々の半導体デバイスにも適用可能である。図５１Ａを参照すると、Ｐｉ−ＦＥＴが示されている。図示のように、Ｐｉ−ＦＥＴは４つのゲート・フィンガを有する。図５１Ｂでは、４フィンガＰｉ−ＦＥＴがモデル化されている。即ち、図５１Ｂは、図５１Ａに示すＰｉ−ＦＥＴの等価回路モデルを示す。これは、公知のＣＡＤプログラム、例えば、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓが製造するＬＩＢＲＡ ６．１によって実現した。図示のように、等価回路モデルは、寄生埋め込みモデル実現に伴う等価回路エレメントやネットワーク接続の全てを示すのではなく、むしろ完成した製品を具体的に示す。図５１Ｂは、図４１のものに対して再構築するためのシンボル表現を示している。ネットワーク及びその等価回路エレメントの構築に関する実際の技術的情報は、通常模式図で与えられる。
【００７２】
図５２〜図５６は、Ｓ−パラメータ顕微鏡を用いた寄生モデルのアプリケーションを示している。寄生モデルの重要な観点は、マルチゲート・フィンガ・デバイスを複数の単一ゲート・フィンガ・デバイスとしてモデル化することである。ここで用いる場合、単一単位デバイス・セルとは、単一のゲート・フィンガを伴うデバイスのことを意味する。例えば、図５１に示す４フィンガＰｉ−ＦＥＴは、４つの単位デバイス・セルとしてモデル化する。
【００７３】
最初に、図５１に示す４フィンガＰｉ−ＦＥＴを、図５２及び図５３に示すように、固有モデル１０２を有する単一フィンガ単位デバイス・セル１００としてモデル化する。即ち、第１レベルの埋め込みを規定するブロック１０２の代わりに、Ｐｉ−ＦＥＴ固有ＦＥＴモデル１０４を用いる。図５３に示すように、Ｐｉ−ＦＥＴ固有モデルのパラメータ値を、単一フィンガ単位デバイス・セル固有モデルのパラメータ値と共に加算する。先に論じたように、固有デバイス・モデル１０４をＳ−パラメータ顕微鏡分析によって形成することもできる。次に、図５４に示すように、相互接続レイアウト寄生エレメントを等価モデルに追加する。この場合、モデル項を単に適切な回路エレメントの値に加算し、第２レベルの埋め込みを規定する単一の単位デバイス・セルを形成する。単一単位デバイス・セルが定型化されたならば、このデバイスを用いて、マルチフィンガ・デバイスのモデルを構築する。この場合、４つのゲート・フィンガを有するＰｉ−ＦＥＴを、図５５に示すような４つの単一フィンガ・デバイス単位セルとしてモデル化する。続いて、オフ・メサ・レイアウト寄生エレメントをマルチフィンガ・レイアウトに接続し、図５６に示すような第３レベルの埋め込みを規定する。これらのオフ・メサ・レイアウト寄生エレメントを、参照番号１０８及び１１０で全体的に識別する。これらは、等価回路構造の主要な外部ノードに接続された新たな回路エレメントとして実装される。続いて、図５７に全体的に示すように、第４レベルの埋め込みを実施する。即ち、種々の単位デバイス・セルの各々のソースにインダクタ・モデルを接続し、図５４に全体的に示すような、金属ブリッジ相互接続部を表す。最後に、図５８に示すように、第５レベルの埋め込みを実施する。ここでは、フィード電極モデル１１４及び１１６を、集中線形エレメント（即ち、コンデンサ及びインダクタ）として、そして分散エレメント（即ち、マイクロストリップ・ライン及び接合部）としてモデル化し、図５８に示すゲート・フィード及びドレイン接続を形成する。図示のように、分散エレメントは、ＬＩＢＲＡ６．１において実現されるように、マイクロストリップ・エレメントの分散モデルである。
【００７４】
ＦＥＴ等価回路モデルを一意的に決定するための抽出方法
先に論じたＦＥＴ等価回路パラメータを決定する方法を、図５８〜図６４に示す。この方法は、図２８に示したコモン・ソースＦＥＴ等価回路モデルのような、等価回路モデルに基づいている。図５８を参照すると、ステップ１２２で最初にモデルを生成する。図２８に示したモデルは、ＦＥＴ用の小信号モデルとして使用されている。このアルゴリズムの重要な観点によれば、等価回路パラメータは、測定したＦＥＴのＳ−パラメータに基づいている。半導体デバイスのＳ−パラメータの測定は、当技術分野では周知である。図６２Ａは、０．０５〜４０ＧＨｚの周波数において測定したＳ−パラメータＳ１１、Ｓ１２及びＳ２２を一例として示すスミス・チャートである。図６２Ｂは、０．０５〜４０ＧＨｚの周波数で測定したＳ−パラメータＳ２１の大きさ／角度チャートを表す。ステップ１２４（図５９）に示すように、Ｓ−パラメータを測定した後、ステップ１２６において、測定が適当であるか否か確認する。これを行うには、手作業で検査結果の異常を調査するか、あるいはアルゴリズムによって検査集合（ｔｅｓｔ ｓｅｔ）の有効性を判断する。測定が適当であれば、ステップ１２８においてＳ−パラメータの測定値を格納する。
【００７５】
試行用開始インピーダンス点の値の空間を、例えば、表１３に示すように選択する。次いで、Ｍｉｎａｓｉａｎアルゴリズムとして知られている直接モデル牽引アルゴリズムを用いて、開始フィードバック・インピーダンスの値毎に、等価回路モデル・パラメータの暫定値を生成する。このような抽出アルゴリズムは、当技術分野では周知であり、例えば、Ｍ． Ｂｅｒｒｏｔｈ， ｅｔ ａｌ．の”Ｂｒｏａｄｂａｎｄ Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ｔｈｅ ＦＥＴ Ｓｍａｌｌ Ｅｑｕｉｖａｌｅｎｔ Ｓｍａｌｌ Ｓｉｇｎａｌ Ｃｉｒｃｕｉｔ”（ＦＥＴ小等価小信号回路の広帯域判定），ＩＥＥＥ−ＭＴＴ， Ｖｏｌ． ３８， Ｎｏ．７ （１９８０年７月）に開示されている。表１４に示す開始インピーダンス点値の各々について、モデル・パラメータ値を決定する。特に、図５９Ａに示すように、表１２における各インピーダンス点を、ブロック１３０、１３２等によって処理し、インピーダンス点の各々についてモデル・パラメータ値を算出し、エラー・メトリック（ｅｒｒｏｒ ｍｅｔｒｉｃ）を形成する。更に、エラー・メトリックを用いて、一意の小信号デバイス・モデルを作成する。これについては、以下で論ずる。ブロック１３０、１３２の各々における処理は同様である。したがって、表１３に示したインピーダンス点の例について論ずるのは、一方のブロック１３０のみとする。この例では、１．７Ωのソース抵抗Ｒｓ及び０．００４５ｐＨのソース・インダクタンスＬｓと相関のあるインピーダンス点１７を用いる。
【００７６】
【表１３】
2004501509.tif 000033
【００７７】
選択した値Ｒｓ＝１．７Ωについて、初期固有等価回路パラメータ及び初期寄生等価回路パラメータを決定する。例えば、ステップ１３４及び１３６において明示したように、先に論じかつ表１４及び表１５に示すＭｉｎａｓｉａｎアルゴリズムを用いる。ステップ１３８において、例えば、図６２に示すように、シミュレーションによる回路パラメータを、Ｓ−パラメータ測定値と比較する。処理ブロック１３０及び１３２等の各々は、固定数のサイクルを完全に実行するが、この例においては、６回のサイクルを完全に実行する。したがって、システムは、ステップ１４０において、６回のサイクルが完了したか否か判定を行う。
【表１４】
2004501509.tif 000034
【表１５】
2004501509.tif 000035
【００７８】
処理ブロック１３０の各サイクルは、直接抽出、及び固定の最適化繰り返し回数、例えば、６０回を用いた、後続の最適化から成る。抽出−最適化サイクルの回数を最適化の繰り返し回数と共に固定にすることによって、モデル解を導出しなければならない固定の「距離」即ち計算時間を規定する。したがって、このアルゴリズムは、全エラー・メトリック（ｇｌｏｂａｌ ｅｒｒｏｒ ｍｅｔｅｒｉｃ）の収束速度要件を組み入れる。この際、各試行モデル解が互いに競合する環境を設定する。このために、固定計算時間に対して最低の適合（あてはめ：ｆｉｔｔｉｎｇ）誤差を達成することにより、「レース」（ｒａｃｅ）評価基準を組み入れる。ここでは、各処理ブロック１３０、１３２等に対して「収束速度」を暗示的に計算する。
【００７９】
システムは、ステップ１４０においてレースが行われたか否か判定した後、ブロック１４２に進み、モデル・パラメータを最適化する。種々の市販ソフトウエア・プログラムが利用可能である。例えば、ＨＰ−ｅｅｓｏｆが製造するＬＩＢＲＡ ３．５ソフトウエアを、回路のシミュレーション及び最適化機能の双方に用いることができる。最適化は、フィードバック抵抗Ｒｓを固定値に固定することに加えて、表１６に明示する制約にしたがって実行する。
【表１６】
2004501509.tif 000036
【００８０】
Ｒｓの値を固定することによって、このアルゴリズムのセグメントは、開始した試行フィードバック・インピーダンス点のみについて、試行モデル解を得るように制約を与える。表１７は、ＬＩＢＲＡ ３．５のような市販のソフトウエアを用いて最適化した固有等価パラメータ値を示す。これらの値は、表１８に示す最適化寄生値と共に、最初の抽出−最適化サイクル（即ち、６回の内の１つ）に対する最初の最適化モデル解を形成する。次いで、最適化モデル・パラメータを機能ブロック１３４及び１３６（図６３Ａ及び図６３Ｂ）にフィードバックし、新たな初期モデル解のために用いる。これらの値を、図６３に示す、Ｓ−パラメータの測定値と比較する。システムは、前述と同様に、このサイクルを６回繰り返す。６回の抽出−最適化サイクルの後、試行インピーダンス点１７に対する最終試行モデル解が完成し、測定データに対するその最終適合誤差が同時に得られ、新たなエラー・メトリック１４４を形成する。重要な観点によれば、抽出−最適化アルゴリズムは、各点の最終最適化適合誤差に、測定値のモデル値に対する適合誤差、及び収束速度双方に関する情報を暗示的に持たせる。これを行うには、固定の最適化時間制約を設け、種々の試行モデル解の間に競合レースを設定する。
【００８１】
【表１７】
2004501509.tif 000037
【表１８】
2004501509.tif 000038
【００８２】
図６０及び図６１に全体を示すように、ステップ１４６における抽出最適化サイクルの実施によって、試行インピーダンス点の全てから、最良かつ最速解決の解（ｓｏｌｖｉｎｇ ｓｏｌｕｔｉｏｎ）が最終適合誤差に対するグローバル極小（ｇｌｏｂａｌ ｍｉｎｉｍａ）として現れる。更に具体的には、図６０を参照すると、新たなエラー・メトリックを用いたグローバル小解が、Ｒｓ＝１．７オーム付近で求められる。表１９及び表２０は、このグローバル解の最終モデル等価回路パラメータを纏めており、ステップ１４８（図５９）で明示した固有及び寄生パラメータを含む。
【００８３】
【表１９】
2004501509.tif 000039
【表２０】
2004501509.tif 000040
【００８４】
解の精度を検査するために、図６４に示すように、解の最終モデルをＳ−パラメータの測定値と比較する。図示のように、シミュレートしたモデルの値とＳ−パラメータの測定値との間には高い相関性があり、シミュレートしたモデルの値が、比較的精度が高い一意の小信号デバイス・モデルを表すことが確認された。
【００８５】
以上の教示から、本発明には多くの変更や変形が可能であることは明らかである。したがって、添付した請求項の範囲内で、本発明はこれまでに具体的に説明した以外でも実施可能であることは理解されるであろう。
【図面の簡単な説明】
【図１】
ＨＥＭＴデバイスに対する典型的な小信号用等価回路モデルの概要図である。
【図２】
図１の小信号用回路モデル内に描かれている等価回路エレメントの各々に対する物理的な原型への大まかな変換を図示した典型的なＨＥＭＴの断面図である。
【図３】
図１の小信号用等価回路モデル内の様々な回路エレメントに対応する、ＨＥＭＴ内の領域を図示するＨＥＭＴの横断面図である。
【図４】
従来の物理的デバイス・シミュレーション・ツールによる物理的ＨＥＭＴデバイス構造の横断面の記述入力の例である。
【図５】
既知の物理的デバイス・シミュレーション・ツール用の物理的ＨＥＭＴデバイス構造のエピ・スタックの記述入力の例である。
【図６】
デバイス構造の横断面図内でのエピ・スタックの位置を図示する例である。
【図７】
本発明に従った、半物理的モデリング方法を使用する比較的正確な、測定されたものとモデルのＩ−Ｖ特性との対比の一例である。
【図８】
典型的なＨＥＭＴ用のエピ・スタックを図示する立面図である。
【図９】
図８に示された典型的なエピ・スタックに対するＨＥＭＴの横断面図である。
【図１０】
図８に示された典型的なエピ・スタックに対するＴゲート形状に関して、横断面のパラメータについての拡大された図である。
【図１１】
半物理的な例で使用される電気コンダクタンス・モデルの図である。
【図１２】
本発明に従った方法によってシミュレートされた、測定されたものと、モデル化されたＳ−パラメータＳ１１、Ｓ１２及びＳ２２との対比を示すスミス・チャートである。
【図１３】
図１２と同様のものであり、Ｓ２１パラメータに対して、測定された値とモデル化された値との対比を示す図である。
【図１４】
図１２と同様のものであるが、Ｓ−パラメータＳ１２に対する図である。
【図１５】
本発明に従った、非線形データ適合モデルが半物理的モデル化されたＩ−Ｖ特性に適合していることを示すグラフである。
【図１６】
半物理的モデリング方法の測定されたものとモデルとのＩ−Ｖ特性の対比例を示すグラフである。
【図１７】
ＬＩＲＢＡ６．１においてユーザが定義したモデルと同様の、非線形データ適合モデルの実現例である。
【図１８】
Ａ及びＢは、２２〜２３ＧＨｚの高出力増幅器に対する出力パワーの関数としての、測定された入力パワーとモデル化された入力パワーとの対比を示す図である。
【図１９】
本発明に従った、半導体の半物理的モデリングを示するブロック図である。
【図２０】
本発明に従ったＳ−パラメータ顕微鏡検査を利用する半導体をモデル化するための、測定されたものからモデルへと処理する摂動法の中で使用される半物理的モデルのブロック図である。
【図２１】
Ａは、ＰＭ２実験で使用される標準ＨＥＭＴの概略の横断面図である。
Ｂは、モデルを実証するために使用される典型的なＨＥＭＴデバイス用のエピ・スタックを示す横断面図である。
【図２２】
小信号用等価回路コンポーネントの、デバイスの物理的構造の詳細への対応関係を示す概要図である。
【図２３】
ＨＥＭＴのソース・アクセス・コンダクタンスの概要図である。
【図２４】
Ａは、ドレイン・ソース間の電圧差Ｖｄｓに対するバイアス電圧Ｖｇｓの関数としてのソース抵抗Ｒｓを示すグラフである。
Ｂは、測定されたものと半物理的モデル化されたアプローチとの対比を示す、ゲート・ソース間の電圧の関数としてのソース抵抗Ｒｓを示すグラフである。
【図２５】
本発明に従った典型的なＳ−パラメータ顕微鏡を表す。
【図２６】
典型的なＨＥＭＴデバイスの内側領域と外側領域の図である。
【図２７】
図２５と同様のものであるが、図２５に示されたＨＥＭＴ  ＦＥＴデバイス内のモデル・エレメントの概略位置を示す図である。
【図２８】
コモン・ソースのＦＥＴ等価回路モデルの概要図である。
【図２９】
図２５に示されたＳ−パラメータ顕微鏡の特定アプリケーションの説明図である。
【図３０】
図２５に類似しているが、半導体デバイスの内側の電荷及び電界構造を正確に予測するための、既知のシステムの無能さを実証するための図である。
【図３１】
４つフィンがの２００μｍのＧａＡｓのＨＥＭＴデバイスの平面図である。
【図３２】
図３１に示されたサンプルＦＥＴデバイスに対して、ドレイン・ソース間の電圧Ｖｄｓの関数としての、測定されたドレイン・ソース間の電流Ｉｄｓを示すグラフである。
【図３３】
図３１に示されたサンプルＦＥＴデバイスのゲート・ソース間の電圧Ｖｇｓの関数としての、ドレイン・ソース間の電流Ｉｄｓ及びトランスコンダクタンスＧｍを示すグラフである。
【図３４】
図３１に示されたＦＥＴデバイスに対して、０．０５〜４０．０ＧＨｚの周波数までの、測定されたＳ１１、Ｓ１２及びＳ２２パラメータを示すスミス・チャートである。
【図３５】
図３１に示された典型的なＦＥＴに対して、０．０５〜４０ＧＨｚの周波数に関して、Ｓ−パラメータＳ２１に対する角度の関数としての大きさを示すグラフである。
【図３６】
本発明に従った、バイアスの関数としてのＲｓで示された、オン・メサ・ソース・アクセス領域（ｏｎ  ｍｅｓａ  ｓｏｕｒｃｅ  ａｃｃｅｓｓ  ｒｅｇｉｏｎ）での、電荷及び電界分布についての電荷制御マップを示すグラフである。
【図３７】
本発明に従った、バイアスの関数としてのＲｄで示された、オン・メサ・ドレイン・アクセス領域での、電荷及び電界の分布についての電荷制御マップを示すグラフである。
【図３８】
本発明に従った、バイアスの関数としてのＲｉで示された、非準静的多数キャリア移動（ｎｏｎ−ｑｕａｓｉ  ｓｔａｔｉｃ  ｍａｊｏｒｉｔｙ  ｃａｒｒｉｅｒ  ｔｒａｎｓｐｏｒｔ）に対する電荷制御マップを示すグラフである。
【図３９】
本発明に従った、バイアスの関数としてのＣｇｓ及びＣｇｔで示された、ゲート下の、ゲート変調された電荷及び分布に対する電荷制御マップを示すグラフである。
【図４０】
２つのゲート・フィンガを備えた典型的なπ−ＦＥＴの平面図である。
【図４１】
４つのゲート・フィンガを備えたπ−ＦＥＴの平面図である。
【図４２】
本発明に従ったπ−ＦＥＴの寄生モデルの図である。
【図４３】
本発明に従ったπ−ＦＥＴ用のオフ・メサ寄生モデルの説明図である。
【図４４】
本発明に従った、図４１で示されたような４つのゲート・フィンガを備えたπ−ＦＥＴ用の、相互接続及び境界の寄生モデルの図である。
【図４５】
本発明に従った内部電極寄生モデルの図である。
【図４６】
図４５で示された内部電極寄生モデルの回路図である。
【図４７】
本発明に従ったオン・メサ寄生モデルの図である。
【図４８】
図４７で示されたオン・メサ寄生モデルの回路図である。
【図４９】
本発明に従った固有モデルの図解である。
【図５０】
図４９で示された固有モデルの回路図である。
【図５１】
Ａは、４つのゲート・フィンガを備えたπ−ＦＥＴの典型的なデバイス・レイアウトの図である。
Ｂは、図３７のＡに示されたπ−ＦＥＴ用の等価回路モデルの図である。
【図５２】
本発明に従った、単一フィンガ・ユニットのデバイス・セルの固有モデルである。
【図５３】
図５２と同様のものであり、本発明に従った埋込の第１レベルを示す図である。
【図５４】
図５２と同様のものであり、本発明に従った埋込の第２レベルを示す図である。
【図５５】
本発明に従った、図５１のＡに示されたπ−ＦＥＴの等価回路モデルの図である。
【図５６】
図５４と同様のものであり、本発明に従った埋込の第３レベルを示す図である。
【図５７】
図５４と同様のものであり、本発明に従った埋込の第４レベルを示す図である。
【図５８】
図５４と同様のものであり、本発明に従った埋込の第５レベルを示す図である。
【図５９】
Ａ及びＢは、本発明の一部を形成するパラメータ抽出モデリング・アルゴリズムのフローチャートである。
【図６０】
フィルタリング試行錯誤モデル解決策の収束速度に関与する全体的な誤差測定基準の評価を示す図である。
【図６１】
フィルタリング試行錯誤モデル解決策の収束速度に関与する全体的な誤差測定基準の評価を示す図である。
【図６２】
Ａは、０．０５〜４０．０ＧＨｚの周波数において、Ｓ−パラメータＳ１１、Ｓ１２及びＳ２２に対して測定されたものと最初のモデル解決策との対比を示すスミス・チャートである。
Ｂは、０．０５〜４０ＧＨｚの周波数において、最初にモデル化されたＳ−パラメータＳ２１に対する角度対大きさを示すグラフである。
【図６３】
Ａは、最初の抽出最適化サイクルに関して、周波数０．０５〜４０ＧＨｚに対して測定されたものと、シミュレートされたＳ−パラメータＳ１１、Ｓ１２及びＳ２２との対比を示すスミス・チャートである。
Ｂは、最初の最適化サイクルに関して、周波数０．０５〜４０ＧＨｚに対して測定されたものと最初の最適化されたモデルＳ−２１パラメータに対する角度の関数としての大きさを示すグラフである。
【図６４】
Ａは、最終的な解のための、０．０５〜４０ＧＨｚ周波数に対するＳ−パラメータＳ１１、Ｓ１２及びＳ２２に対する最終モデル策の関数として、その測定を示すスミス・チャートである。
Ｂは、周波数０．０５〜４０ＧＨｚにおける、最終モデル解に関するＳ−パラメータＳ２１に対する角度の関数としての大きさを示すグラフである。
【図６５】
半物理的モデル化された場合と測定された場合との小信号Ｇｍの対比を示すグラフである。
【図６６】
小信号出力コンダクタンスＲｄｓの半物理的シミュレートされたバイアス依存を示すグラフである。
【図６７】
小信号ゲート・ソース及びゲート・ドレイン静電容量Ｃｇｓ及びＣｇｄの半物理的シミュレートされたバイアス依存性を示すグラフである。
【図６８】
小信号ゲート・ソース充電抵抗Ｒｉの半物理的シミュレートされたバイアス依存性を示すグラフである。
【図６９】
小信号のソース及びドレイン抵抗Ｒｓ、Ｒｄの半物理的バイアス依存性を示すグラフである。
【図７０】
ＫバンドＭＭＩＣ増幅器に対する、２３．５ＧＨｚでの、測定された場合とモデル化された場合とのバイアス依存利得の対比を示すグラフである。
【図７１】
Ａ及びＢは、プロセス制御モニタ試験用に測定されたデバイスＩ−Ｖから導出されたパラメータを示すグラフである。
【図７２】
Ｇｍｐｋ及びＶｇｓｐｋに関して、測定された場合と半物理的シミュレートされた場合とのプロセス変異の対比を示すグラフである。
【図７３】
Ｉｄｐｋ及びＧｍｐｋに関して、測定された場合と半物理的シミュレートされた場合とのプロセス変異の対比を示すグラフである。
【図７４】
Ｉｍａｘ及びＶｐｏに関して、測定された場合と半物理的シミュレートされた場合とのプロセス変異の対比を示すグラフである。
【図７５】
小信号等価モデルＲｄｓ及びＧｍに関して、測定／抽出された場合と半物理的シミュレートされた場合とのプロセス変異の対比を示すグラフである。
【図７６】
小信号等価モデルＣｇｓ及びＧｍに関して、測定／抽出された場合と半物理的シミュレートされた場合とのプロセス変異の対比を示すグラフである。
【図７７】
物理的なゲート長の関数としてのＩｍａｘに関して、測定された場合と半物理的シミュレートされた場合との物理的依存性の対比を示すグラフである。
【図７８】
物理的リセスのアンダーカット幅の関数としてのＲｄｓに関する、測定され／導出されたモデルの場合と半物理的シミュレートされた場合との物理的依存性との対比を示すグラフである。
【図１】
2004501509.tif 000041
【図２】
2004501509.tif 000042
【図３】
2004501509.tif 000043
【図６】
2004501509.tif 000044
【図７】
2004501509.tif 000045
【図８】
2004501509.tif 000046
【図９】
2004501509.tif 000047
【図１０】
2004501509.tif 000048
【図１１】
2004501509.tif 000049
【図１２】
2004501509.tif 000050
【図１３】
2004501509.tif 000051
【図１４】
2004501509.tif 000052
【図１５】
2004501509.tif 000053
【図１６】
2004501509.tif 000054
【図１８】
2004501509.tif 000055
【図１９】
2004501509.tif 000056
【図２０】
2004501509.tif 000057
【図２１】
2004501509.tif 000058
2004501509.tif 000059
【図２２】
2004501509.tif 000060
【図２３】
2004501509.tif 000061
【図２４】
2004501509.tif 000062
【図２５】
2004501509.tif 000063
【図２６】
2004501509.tif 000064
【図２７】
2004501509.tif 000065
【図２８】
2004501509.tif 000066
【図２９】
2004501509.tif 000067
【図３０】
2004501509.tif 000068
【図３２】
2004501509.tif 000069
【図３３】
2004501509.tif 000070
【図３４】
2004501509.tif 000071
【図３５】
2004501509.tif 000072
【図３６】
2004501509.tif 000073
【図３７】
2004501509.tif 000074
【図３８】
2004501509.tif 000075
【図３９】
2004501509.tif 000076
【図４０】
2004501509.tif 000077
【図４２】
2004501509.tif 000078
【図４３】
2004501509.tif 000079
【図４４】
2004501509.tif 000080
【図４５】
2004501509.tif 000081
【図４６】
2004501509.tif 000082
【図４７】
2004501509.tif 000083
【図４８】
2004501509.tif 000084
【図４９】
2004501509.tif 000085
【図５０】
2004501509.tif 000086
【図５２】
2004501509.tif 000087
【図５３】
2004501509.tif 000088
【図５４】
2004501509.tif 000089
【図５５】
2004501509.tif 000090
【図５６】
2004501509.tif 000091
【図５７】
2004501509.tif 000092
【図５８】
2004501509.tif 000093
【図５９】
2004501509.tif 000094
2004501509.tif 000095
【図６０】
2004501509.tif 000096
【図６１】
2004501509.tif 000097
【図６２】
2004501509.tif 000098
【図６３】
2004501509.tif 000099
【図６４】
2004501509.tif 000100
【図６５】
2004501509.tif 000101
【図６８】
2004501509.tif 000102
【図７０】
2004501509.tif 000103
【図７２】
2004501509.tif 000104
【図７３】
2004501509.tif 000105
【図７４】
2004501509.tif 000106
【図７５】
2004501509.tif 000107
【図７６】
2004501509.tif 000108
【図７７】
2004501509.tif 000109
【図７８】
2004501509.tif 000110
【国際公開パンフレット】
2004501509.tif 000111
2004501509.tif 000112
2004501509.tif 000113
2004501509.tif 000114
2004501509.tif 000115
2004501509.tif 000116
2004501509.tif 000117
2004501509.tif 000118
2004501509.tif 000119
2004501509.tif 000120
2004501509.tif 000121
2004501509.tif 000122
2004501509.tif 000123
2004501509.tif 000124
2004501509.tif 000125
2004501509.tif 000126
2004501509.tif 000127
2004501509.tif 000128
2004501509.tif 000129
2004501509.tif 000130
2004501509.tif 000131
2004501509.tif 000132
2004501509.tif 000133
2004501509.tif 000134
2004501509.tif 000135
2004501509.tif 000136
2004501509.tif 000137
2004501509.tif 000138
2004501509.tif 000139
2004501509.tif 000140
2004501509.tif 000141
2004501509.tif 000142
2004501509.tif 000143
2004501509.tif 000144
2004501509.tif 000145
2004501509.tif 000146
2004501509.tif 000147
2004501509.tif 000148
2004501509.tif 000149
2004501509.tif 000150
2004501509.tif 000151
2004501509.tif 000152
2004501509.tif 000153
2004501509.tif 000154
2004501509.tif 000155
2004501509.tif 000156
2004501509.tif 000157
2004501509.tif 000158
2004501509.tif 000159
2004501509.tif 000160
2004501509.tif 000161
2004501509.tif 000162
2004501509.tif 000163
2004501509.tif 000164
2004501509.tif 000165
2004501509.tif 000166
2004501509.tif 000167
2004501509.tif 000168
2004501509.tif 000169
2004501509.tif 000170
2004501509.tif 000171
2004501509.tif 000172
2004501509.tif 000173
2004501509.tif 000174
2004501509.tif 000175
2004501509.tif 000176
2004501509.tif 000177
2004501509.tif 000178
2004501509.tif 000179
2004501509.tif 000180
2004501509.tif 000181
2004501509.tif 000182
2004501509.tif 000183
2004501509.tif 000184
2004501509.tif 000185
2004501509.tif 000186
2004501509.tif 000187
2004501509.tif 000188
2004501509.tif 000189
2004501509.tif 000190
2004501509.tif 000191
2004501509.tif 000192
2004501509.tif 000193
2004501509.tif 000194
2004501509.tif 000195
2004501509.tif 000196
2004501509.tif 000197
2004501509.tif 000198
2004501509.tif 000199
2004501509.tif 000200
2004501509.tif 000201
2004501509.tif 000202
2004501509.tif 000203
2004501509.tif 000204
2004501509.tif 000205
2004501509.tif 000206
2004501509.tif 000207
2004501509.tif 000208
2004501509.tif 000209
2004501509.tif 000210
2004501509.tif 000211
2004501509.tif 000212
2004501509.tif 000213
2004501509.tif 000214
2004501509.tif 000215
2004501509.tif 000216
2004501509.tif 000217
2004501509.tif 000218
2004501509.tif 000219
2004501509.tif 000220
2004501509.tif 000221
2004501509.tif 000222
2004501509.tif 000223
2004501509.tif 000224
2004501509.tif 000225
【国際調査報告】
2004501509.tif 000226