(57)【要約】キャパシタのような高Ｑのマイクロメカニカルデバイス、及びキャパシタの誘電体を静電気で移動することによりこれを同調する方法が提供される。高Ｑの同調可能なマイクロメカニカルキャパシタは、ＩＣ適合の、電気メッキ金属、表面マイクロ加工技術を使用して実現され、そして１ＧＨｚ付近の周波数においてオンチップの同調可能なキャパシタに対して今日まで報告されている最大値である２９０を越えるＱ係数を実証する。オンチップ（又はオフチップ）の高Ｑインダクタと組み合わされたときには、これら同調可能なキャパシタは、低位相ノイズの集積ＶＣＯアプリケーションだけでなく、同調可能な低ロスＲＦフィルタ及び同調可能な整合ネットワークにも有用であることが予想され、その両方の重要な機能は、ワイヤレス通信ハンドセットのマルチバンドプログラム性を改善できることである。このような高いオンチップＱを可能にするこの設計の重要な特徴は、従来の設計のようにキャパシタプレート自体を移動するのではなく、キャパシタプレート間で誘電体を移動することをベースとする容量性同調方法である。この設計の１つの態様は、１０Ｖの制御電圧に対し７．７％の同調範囲で１ＧＨｚにおいて２９１のＱ測定値を達成し（Ｃ＝１．２１ｐＦ）、そして予想自己共振周波数（ＳＲＦ）は、１９ＧＨｚである。この設計の別の形態では、１０Ｖに対して４０％の広い同調範囲で、２１８のＱが１ＧＨｚにおいて得られる（Ｃ＝１．１４ｐＦ）。
2004518290.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板に支持された一対の導電層であってそれらの間に容量性ギャップを有する導電層と、これら導電層間のギャップに配置された誘電体と、上記導電層間のギャップ内の誘電体を変位させて同調範囲にわたってキャパシタを同調させるための手段とを備えた高Ｑのマイクロメカニカルデバイス。
【請求項２】
上記変位させる手段は、上記ギャップ内の誘電体を静電気で変位させる請求項１に記載のデバイス。
【請求項３】
上記層間で誘電体を移動させるために誘電体に接続された少なくとも１つのスプリング素子を更に備えた請求項１に記載のデバイス。
【請求項４】
上記少なくとも１つのスプリング素子は、上記基板に支持された横方向のスプリング素子を含む請求項３に記載のデバイス。
【請求項５】
上記少なくとも１つのスプリング素子は、上記基板に支持された垂直方向のスプリング素子を含む請求項３に記載のデバイス。
【請求項６】
上記導電層の一方は、上部プレートの少なくとも一部分を形成し、他方の導電層は、下部プレートの少なくとも一部分を形成し、そして上部及び下部プレートの両方が基板に固定される請求項１に記載のデバイス。
【請求項７】
上記導電層の各々は、導電性金属である請求項６に記載のデバイス。
【請求項８】
上記基板は、半導体基体である請求項１に記載のデバイス。
【請求項９】
上記同調範囲は、上記誘電体の厚みと、上記導電層間のギャップの厚みとの比に基づく請求項１に記載のデバイス。
【請求項１０】
上記デバイスのＱ係数は、５０より大きい請求項１に記載のデバイス。
【請求項１１】
上記デバイスのＱ係数は、２００より大きい請求項１０に記載のデバイス。
【請求項１２】
上記Ｑ係数は、２９０より大きい請求項１１に記載のデバイス。
【請求項１３】
上記デバイスは、キャパシタである請求項１に記載のデバイス。
【請求項１４】
上記デバイスは、容量性スイッチである請求項１に記載のデバイス。
【請求項１５】
マイクロメカニカルデバイスを同調する方法において、
基板に支持された一対の導電層であってそれらの間に容量性ギャップを有する導電層を用意し、
上記導電層間のギャップに誘電体を設け、そして
上記導電層に電圧バイアスを印加して、上記導電層間で誘電体を静電気で変位させる、
という段階を備えた方法。
【請求項１６】
上記層間で誘電体を移動させる段階を更に備えた請求項１５に記載の方法。
【請求項１７】
上記デバイスは、キャパシタである請求項１５に記載の方法。
【請求項１８】
上記デバイスは、容量性スイッチである請求項１５に記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、キャパシタや容量性スイッチのような高Ｑのマイクロメカニカルデバイス及びその同調方法に係る。
【０００２】
【背景技術】
ＭＥＭＳ技術を使用して構成された同調可能なマイクロメカニカルキャパシタは、Ｑが６０程度あることがこれまでに実証されており、この値は、従来のＩＣ技術により製造される半導体ダイオード対応部分によって得られる値を遥かに越えるものである。このようなマイクロメカニカルキャパシタは、多くの場合に、懸架された上部メタルプレートを下部メタルプレート上で静電気により変位させて（印加電圧により）、両プレート間のキャパシタンスを変化できるようにしたものである。これらのキャパシタは、低抵抗率のメタル材料で構成できるので、相当に大きなＱを示し、それらの半導体ダイオード対応部は、過剰な半導体直列抵抗のために大きな損失を受けることになる。今日まで、マイクロメカニカルキャパシタは、低位相ノイズの通信グレードの電圧制御発振器（ＶＣＯ）に使用するためにオンチップ型、高ＱのＬＣタンクの実施に向かって首尾良く適用されている。
【０００３】
しかしながら、同調可能なマイクロメカニカルキャパシタ技術における最近の進歩は、このようなデバイスの適用範囲を、ＶＣＯ用のＬＣタンクに最初に焦点が合わせられたことを越えて、マルチバンドの再構成可能なワイヤレス通信ハンドセット用の同調可能な前選択フィルタの新たな課題へと向かって拡張し始めている。このような用途では、約２００以上の非常に高いＱが要求される。金属を使用して構成するにも関わらず、今日までのマイクロメカニカルキャパシタのＱは、スチフネス値を充分に下げて充分に低い動作電圧を保証するためにしばしば長くなければならない金属懸架ビームの抵抗率が限定されていることから生じる損失のために依然として制限される。実際に、従来のマイクロメカニカルキャパシタ設計は、Ｑ・対・動作電圧の妥協を明確に示している。
【０００４】
バウハン氏の米国特許第５，６９６，６６２号は、プレート対に電圧を印加してプレート対を互いに直線的に移動することにより同調できる静電気作動式マイクロメカニカルキャパシタを開示している。
チャン氏等の米国特許第５，９５９，５１６号及び第６，０９４，１０２号は、マスター即ち中心キャパシタに印加された中心電圧がスレーブ即ち信号キャパシタのキャパシタンスをセットするような高ＱのＭＥＭＳキャパシタを開示している。
【０００５】
【発明の開示】
本発明の目的は、長い上部プレート懸架ビームの必要性を排除することにより上記妥協を克服するキャパシタのような高Ｑのマイクロメカニカルデバイス及びその同調方法を提供することである。より詳細には、移動可能な上部プレートを使用して同調性を実施するのではなく、上部プレートは固定とされ、そして金属プレート間の誘電体が可動とされる。実際に、容量性の同調が、同調可能な誘電体を介して達成され、この誘電体は、デバイスのＱに影響せず、ひいては、２９０以上ものＱを許す誘電体ビームにより懸架される可動の誘電体プレートを介して実現される。
【０００６】
本発明の上記目的及び他の目的の達成において、キャパシタのような高Ｑのマイクロメカニカルデバイスが提供される。このキャパシタは、基板と、該基板に支持された一対の導電層であってそれらの間に容量性ギャップを有する導電層と、それら導電層間のギャップに配置された誘電体とを備えている。又、キャパシタは、上記導電層間のギャップ内の誘電体を変位させて同調範囲にわたってキャパシタを同調させるための手段も備えている。
上記変位する手段は、ギャップ内の誘電体を静電気で変位させる。
上記キャパシタは、更に、上記層間で誘電体を移動するために誘電体に接続された少なくとも１つのスプリング素子も備えている。
【０００７】
上記少なくとも１つのスプリング素子は、基板に支持された横方向又は垂直方向のスプリング素子を含む。
導電層の一方は、上部プレートの少なくとも一部分を形成し、他方の導電層は、下部プレートの少なくとも一部分を形成し、そして上部及び下部プレートの両方が基板に固定される。
導電層の各々は、導電性金属である。
基板は、半導体基体である。
上記同調範囲は、誘電体の厚みと、導電層間のギャップの厚みとの比をベースとする。
キャパシタのＱ係数は、５０、２００又は２９０より大きい。
上記デバイスは、容量性スイッチである。
【０００８】
更に、本発明の上記目的及び他の目的の達成において、キャパシタのようなマイクロメカニカルデバイスを同調する方法が提供される。この方法は、基板に支持された一対の導電層であってそれらの間に容量性ギャップを有する導電層を用意し、そしてそれら導電層間のギャップに誘電体を設ける段階を含む。この方法は、更に、上記導電層に電圧バイアスを印加して、導電層間で誘電体を静電気で変位させる段階を含む。
上記方法は、更に、上記層間で誘電体を移動する段階も含む。
本発明の上記目的及び他の目的、特徴並びに効果は、添付図面を参照して以下に詳細に説明した本発明を実施する最良の態様から容易に明らかとなろう。
【０００９】
【発明を実施するための最良の形態】
添付図面を参照すれば、図１及び２は、本発明の同調可能なキャパシタを１０で全体的に示し、重要な各要素を示すと共に、好ましい動作電圧構成を特定する概念図及び斜視図である。図示されたように、キャパシタ１０は、基板１４に固定された下部キャパシタプレート１２と、この下部プレート１２の上に懸架されるが基板１４にしっかり固定されて移動することのできない上部キャパシタプレート１６とを備えている。両プレート１２及び１６は、それらの全直列抵抗を最小にし、ひいては、デバイスのＱを最大にするために銅（Ｃｕ）で作られる。
【００１０】
誘電体スラブ１８が２つのプレート１２と１６との間に懸架され、そして２つのプレート１２及び１６の外側でスプリング構造体２０を経て基板１４に固定される。この誘電体１８は、自由に移動し、そしてそれとキャパシタプレート１２及び１６との間の重畳度を変更するか又はそれらの間の縁電界を変更するように静電気で変位することができる。前者のケースでは、ＤＣバイアスが２つのプレート１２と１６との間に印加されたときに、キャパシタプレート１２及び１６の電荷が、誘電体１８に誘起される電荷に静電力を及ぼし、図１に示すように、プレート１２と１６との間のギャップに向かって誘電体１８を引っ張る。図２に示すワッフル形状のキャパシタ１０は、所与のキャパシタンス変化に必要とされる移動距離（又は必要な電圧）を最小にし、そして以下に述べるように製造プロセスにおける犠牲層エッチング段階中にエッチング剤アクセス通路を与えるように設計される。
【００１１】
可動の上部キャパシタプレート（以前の設計のような）ではなく可動の誘電体１８を使用することにより、本発明の同調可能なマイクロメカニカルキャパシタ１０は、次のような重要な効果を発揮する。
１．従来のものとは異なり、上部キャパシタプレート１６は、直列抵抗を付加し、ひいては、Ｑを下げる長いスプリングによって懸架される必要がない。むしろ、プレート１６は、比較的厚みがあり、懸架せずに使用されて、直列抵抗を下げ、Ｑを相当に高くすることができる。
２．以下の式（１）により左右されるように、キャパシタ１０の同調範囲は、誘電体の厚みと容量性プレートのギャップとの比によって設定され、従来の可動上部プレート設計をしばしば制限したプルダウン現象に関与せずに、適切な設計により非常に大きくすることができる。
３．この可動誘電体キャパシタ１０では、上部−下部プレートの電気的短絡が生じない。
【００１２】
同調可能な誘電体キャパシタ設計
適当な静電気分析を介して、同調可能なキャパシタ１０に対する誘電体変位ｘ及び動作電圧Ｖａの関数としてキャパシタンスＣの近似分析式を次のように導出しそして要約することができる。
【数１】
2004518290.tif 000003
【００１３】
上記の式は、一次設計には充分であるが、特に、図２の場合と同程度に複雑な構造において全キャパシタンス変化に著しく影響し得る縁電界キャパシタンスを考慮していない。従って、半導体デバイスシミュレータＭＥＤＩＣＩを使用して、本発明の同調可能なキャパシタ１０に対するキャパシタンス・対・電圧伝達関数を微同調することができる。
【００１４】
製造
図３ａ−３ｅは、本発明のキャパシタ１０に使用される製造プロセスを示す側面断面図である。このプロセスは、図３ａにおいて、シリコンウェハ即ち基体３２と最終的な金属構造体との間の分離層即ち誘電体層として働くようにＳｉＯ２の１μｍ層３０を熱的成長させることから始まる。その後、先ず、３００Å／２０００ÅのＣｒ／Ｃｕの種層３４を蒸着し、次いで、銅（Ｃｕ）の５μｍ層３６（シート抵抗＝４．２ｍΩ／平方）を電気メッキすることにより、下部キャパシタプレート１２を形成する。次いで、Ｃｕ層３６の上にニッケル（Ｎｉ）の３０００Å層３８を電気メッキして（図３ａを参照）、その後のＲＩＥプロセス中にエッチングチャンバのＣｕ汚染を防止するために緩衝層として働くようにする。
【００１５】
図３ｂを参照すれば、次いで、第１の２０００Åのアルミニウム（Ａｌ）犠牲層４０を蒸着してパターン化し、その後続層ＰＥＣＶＤの窒化物誘電体フィルム４２がその下のＮｉ層３８に接着するところの通路を形成する。窒化物フィルム４２は、ＲＩＥによりパターン化されて、可動の誘電体プレート１８を形成し、次いで、０．９μｍの第２犠牲Ａｌフィルム４４の下に沈ませ、これは、図３ｃに示すように、誘電体層１８と最終的な上部金属プレート１６との間隔を定義する。エッチングされた誘電体のフィンガー間の谷状のトポグラフィーのために、０．９μｍのＡｌ層４４の付着は、実際には、上部プレート１６と誘電体１８とが係合されたときにそれらの間に０．３μｍのギャップのみを生じる。
【００１６】
Ａｌ層４４を通る通路をエッチングして上部プレートの固定部（図３ｃ参照）を形成した後に、図３ｄに示すように、先ず、薄いＣｒ／Ｃｕの種層４６を蒸着し、次いで、画成ホトレジストモールド５０を介してＣｕ層４８を７μｍの厚み（これは、上部プレート１６が動作電圧印加のもとで曲がらないように確保するに充分な厚みである）に電気メッキすることにより、上部プレート１６を形成する。この点において、ＰＲ及びＰＲの下の種層（上部プレート構造体の下の種層ではない）を除去する。最終的に、Ｋ３Ｆｅ（ＣＮ）６／ＮａＯＨ溶液を使用して、２つのＡｌ犠牲層４０及び４４を選択的にエッチングして誘電体４２を解放し、この溶液は、Ａｌを侵食するが、Ｃｕ及び窒化物誘電体４２はそのまま残し、図３ｅの最終的断面を形成する。解放の後、臨界点乾燥剤をしばしば使用してキャパシタ１０を乾燥し、くっつきを防止する。この流れにおける全てのプロセス段階は、２００℃以下で行われるので、このプロセスは、トランジスタ回路とのポストＩＣ一体化に従って行うことができる。
【００１７】
結果及び考察
デバイスの性能を特徴付けるために、ＨＰ８７５３ＥＳのｓパラメータネットワーク分析器を、ＧＳＧチップ付きカスケード・マイクロテクのマイクロウェーブプローブと一緒に使用して、０．６ないし６ＧＨｚのＲＦ測定を行った。図２のデバイス１０の螺旋状スプリング２０に対するＲＦ性能を要約する測定及びモデリングされたデータは、同調バイアス０Ｖの状態で１ＧＨｚにおいて２９１の非常に高いＱ（１．２１ｐＦ）を示す。回路モデルを使用してそのリアクタンスプロットを拡張すると、このデバイスに対して予想される自己共振周波数（ＳＲＦ）は、１９ＧＨｚである。
【００１８】
上述した横方向キャパシタデバイス１０に加えて、図４は、１０’で全体的に示された本発明の別のキャパシタのデバイス構造を示し、ここでは、垂直方向スプリング６０を使用して、誘電体１８’を上部プレート１６’と下部プレート１２’との間で垂直方向のみに移動する。この構造は、縁電界（縁キャパシタンス）の変化によって動作する。このキャパシタデバイス１０’の製造されたものは、フィルムストレスという点から有利であり、１ＧＨｚにおいて２１８のＱ係数で４０％の同調範囲を得ることができた。
本発明を実施する最良の態様を以上に詳細に説明したが、当業者であれば、特許請求の範囲内で種々の変更がなされ得ることが明らかであろう。
【図面の簡単な説明】
【図１】
本発明により構成された同調可能なマイクロメカニカルキャパシタの側面図である。
【図２】
横方向／垂直方向スプリング素子を有する図１のキャパシタの斜視図である。
【図３ａ】
本発明のキャパシタの製造プロセスを示す側面断面図である。
【図３ｂ】
本発明のキャパシタの製造プロセスを示す側面断面図である。
【図３ｃ】
本発明のキャパシタの製造プロセスを示す側面断面図である。
【図３ｄ】
本発明のキャパシタの製造プロセスを示す側面断面図である。
【図３ｅ】
本発明のキャパシタの製造プロセスを示す側面断面図である。
【図４】
図２と同様であるが、垂直方向のスプリング素子をもつことを示す図である。
【国際公開パンフレット】
2004518290.tif 000004
2004518290.tif 000005
2004518290.tif 000006
2004518290.tif 000007
2004518290.tif 000008
2004518290.tif 000009
2004518290.tif 000010
2004518290.tif 000011
2004518290.tif 000012
2004518290.tif 000013
2004518290.tif 000014
2004518290.tif 000015
2004518290.tif 000016
2004518290.tif 000017
【国際調査報告】
2004518290.tif 000018
2004518290.tif 000019
2004518290.tif 000020