(57)【要約】一実施形態では、本発明は、ビット・ストリームを逆多重化して第１のブロックと第２のブロックに分け、第１のブロックを畳み込み符号化し、第２のブロックをブロック符号化する操作を含む。本発明はさらに、ブロック符号化された第２のブロックを機能モジュールに適用して複数のさまざまな機能のうち１つを適用し、モジュールの出力に第３のブロックを形成する操作と、畳み込み符号化された第１のブロックと第３のブロックを送信用の変調コンステレーションに、適用された機能に応じて異なるコンステレーション点を得られるようにマッピングするようにこのマッピングで操作を含む。
2004516774.tif 000002
【特許請求の範囲】
【請求項１】
ビット・ストリームを逆多重化して第１のブロックと第２のブロックに分けることと、
第１のブロックを畳み込み符号化することと、
第２のブロックをブロック符号化することと、
ブロック符号化された第２のブロックを機能モジュールに適用し、複数の異なる機能のうちの１つを適用してモジュールの出力のところに第３のブロックを形成することと、
畳み込み符号化されている第１のブロックと第３のブロックを送信用の変調コンステレーションに、適用される機能に応じてさまざまなコンステレーション点となるようにマッピングすることを含む方法。
【請求項２】
複数の異なる機能の１つを適用することが複数の異なる検索表のうち１つを適用することを含み、検索表は第３のブロックの他の部分を含む請求項１に記載の方法。
【請求項３】
複数の検索表のそれぞれでさまざまな数のビットを受け取り、第３のブロックがすべての検索表について同じ桁数を持つ整形されたブロックを含む請求項２に記載の方法。
【請求項４】
通信チャネル上で最適な送信を行えるように第３のブロックが整形される請求項１に記載の方法。
【請求項５】
ブロック符号化された第２のブロックが第３のブロックと同じである請求項１に記載の方法。
【請求項６】
適用することが、適用された機能に応じてさまざまな数のビットを受け取ることを含み、第３のブロックを形成することが、すべての機能について同じ桁数を持つ整形されたブロックを形成することを含む請求項１に記載の方法。
【請求項７】
第３のブロックを形成することが、３進数で表される第３のブロックを形成することを含む請求項１に記載の方法。
【請求項８】
第３のブロック内の３進数の個数が畳み込み符号化された第２のブロック内の数の個数に等しい請求項７に記載の方法。
【請求項９】
変調コンステレーションが位相シフトキーイングされたコンステレーションを含む請求項１に記載の方法。
【請求項１０】
マッピングが、適用される機能に応じてコンステレーション点のさまざまな組にマッピングすることを含み、コンステレーション点のさまざまな組がさまざまな数のコンステレーション点を含む請求項１に記載の方法。
【請求項１１】
コンステレーション点のさまざまな組が逆多重化されたビット・ストリームに基づきさまざまな１シンボル当たりのビット・レートに対応する請求項１０に記載の方法。
【請求項１２】
マッピングが、畳み込み符号化された第１のブロックと第３のブロックのうちいずれか１つに基づきコンステレーション内の１セクタ内の座標の位置をマッピングすることを含む請求項１に記載の方法。
【請求項１３】
マッピングが、セクタ内のマッピングされている座標と組み合わせて、畳み込み符号化された第１のブロックと整形されたブロックのうちいずれか他方に基づき、コンステレーション内の座標の符号をマッピングすることを含む請求項１２に記載の方法。
【請求項１４】
ブロック符号がパリティ符号を含む請求項１に記載の方法。
【請求項１５】
第３のブロックを形成する際に機能モジュールがブロック符号化された第２のブロックのパリティを保存する請求項１４に記載の方法。
【請求項１６】
さらに、畳み込み符号化の前に第１のブロックに一組のテール・ビットを付加することを含む請求項１に記載の方法。
【請求項１７】
逆多重化することが、適用される複数の機能のうちの１つに基づき、さまざまな割合のビット群を第１のブロックおよび第２のブロックに逆多重化することを含む請求項１に記載の方法。
【請求項１８】
一連の命令を表すデータを格納しているマシン読み取り可能媒体であって、この命令をマシンが実行したときに、マシンが、
ビット・ストリームを逆多重化して第１のブロックと第２のブロックに分けるオペレーションと、
第１のブロックを畳み込み符号化するオペレーションと、
第２のブロックをブロック符号化するオペレーションと、
ブロック符号化された第２のブロックを機能モジュールに適用し、複数の異なる機能のうちの１つを適用してモジュールの出力のところに第３のブロックを形成するオペレーションと、
畳み込み符号化されている第１のブロックと第３のブロックを送信用の変調コンステレーションに、適用される機能に応じてさまざまなコンステレーション点となるようにマッピングするオペレーションとを
実行するマシン読み取り可能媒体。
【請求項１９】
複数の異なる機能のうち１つを適用することを含むオペレーションをマシンに実行させる命令が、さらに複数の異なる検索表のうち１つを適用することを含むオペレーションをマシンに実行させる命令を含み、検索表は第３のブロックの他の部分を含む請求項１８に記載の媒体。
【請求項２０】
複数の検索表のそれぞれでさまざまな数のビットを受け取り、第３のブロックがすべての検索表について同じ桁数を持つ整形されたブロックを含む請求項１９に記載の媒体。
【請求項２１】
適用することを含むオペレーションをマシンに実行させる命令がさらに、適用される機能に応じてさまざまな個数のビットを受け取ることを含むオペレーションをマシンに実行させる命令を含み、第３のブロックを形成することを含むオペレーションをマシンに実行させる命令がさらにすべての機能について同じ数の数が設定されている整形されたブロックを形成することを含むオペレーションをマシンに実行させる命令を含む請求項１８に記載の媒体。
【請求項２２】
マッピングすること含むオペレーションをマシンに実行させる命令がさらに適用される機能に応じてさまざまなコンステレーション点の組にマッピングすることを含むオペレーションをマシンに実行させる命令を含み、さまざまなコンステレーション点の組がさまざまな数のコンステレーション点を含む請求項１８に記載の媒体。
【請求項２３】
マッピングすることを含むオペレーションをマシンに実行させる命令がさらに、畳み込み符号化された第１のブロックと第３のブロックのうちいずれか１つに基づきコンステレーション内の１セクタ内の座標の位置をマッピングすること含むオペレーションをマシンに実行させる命令を含む請求項１８に記載の媒体。
【請求項２４】
マッピングを含むオペレーションをマシンに実行させる命令がさらに、セクタ内のマッピングされている座標と組み合わせて畳み込み符号化された第１のブロックと整形されたブロックのうちいずれか他方に基づきコンステレーション内の座標の符号をマッピングすることを含むオペレーションをマシンに実行させる命令を含む請求項２３に記載の媒体。
【請求項２５】
ビット・ストリームを第１のブロックと第２のブロックに分割するデマルチプレクサと、
第１のブロックを受信してエンコードするためデマルチプレクサに結合されている畳み込みコーダと、
デマルチプレクサに結合され、第２のブロックを受信してエンコードするブロック・コーダと、
ブロック・コーダに結合され、ブロック符号化された第２のブロック受信し、複数の異なる機能のうちの１つを適用してモジュールの出力に第３のブロックを形成する機能モジュールと、
畳み込み符号化されている第１のブロックと第３のブロックを送信用の変調コンステレーションに、適用される機能に応じてさまざまなコンステレーション点となるようにマッピングするマッパと、
第１のブロックと第２のブロックのサイズを制御するデマルチプレクサおよび複数の機能のうちどれを適用するかを制御する機能モジュールに結合されたコントローラと
を備える装置。
【請求項２６】
機能モジュールが複数の異なる検索表を含み、検索表は第３のブロックの他の部分を含む請求項２５に記載の装置。
【請求項２７】
複数の検索表のそれぞれでさまざまな数のビットを受け取り、第３のブロックがすべての検索表について同じ桁数を持つ整形されたブロックを含む請求項２６に記載の装置。
【請求項２８】
マッパが、適用される機能に応じてコンステレーション点のさまざまな組にマッピングし、そのコンステレーション点のさまざまな組がさまざまな数のコンステレーション点を含む請求項２５に記載の装置。
【請求項２９】
ブロック符号がパリティ符号を含み、第３のブロックを形成する際に機能モジュールがブロック符号化された第２のブロックのパリティを保存する請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
発明の背景
発明の分野
本発明は、デジタル通信システムの分野に適用されるものであり、具体的には、マルチ値（ｍｕｌｔｉ−ａｒｙ）変調システムのフレキシブル・ビット・レート・エンコーディング・システムに適用される。
【０００２】
従来技術の説明
現在、雑音の多いチャネルでデジタル・データを送受信する際に、帯域幅効率と送信された信号の復元性に関する適当な妥協点を見つけることは難しい。高速データ伝送速度では、信号を正確に受信し、復調し、復元することができない。控え目なデータ伝送速度ではシステムの効率が低下する。信頼性の高い通信リンクを確立するためには、データ伝送速度を制限する必要がある。しかし、チャネルが絶えず変わる場合、この制限も変わり、単一のデータ伝送速度にのみ対応するシステムではそのような環境のもとで常に最適なデータ伝送速度を採用することはできない。
【０００３】
システムによっては、信号送信のビット・レート、つまりシンボル・レートを可変にすることはできるが、多くの場合、システムを実装するのに必要なハードウェアとソフトウェアが複雑化する。変調方式を変えることができるシステムもあるが、コストが高くなる。本発明を採用すると、送信されるビット・レートをチャネルの品質の変化に応じて変えることができ、しかもハードウェアおよびソフトウェアが著しく複雑になることはない。このため、使用可能なチャネルに対して誤り訂正符号化をより良い形で組み合わせることができる。どのような種類のデジタル通信にも対応できるが、特に、移動性の低いワイヤレス・デジタル・データ通信システムに適している。
【０００４】
発明の概要
一実施態様では、本発明は、ビット・ストリームを逆多重化して第１のブロックと第２のブロックに分け、第１のブロックを畳み込み符号化し、第２のブロックをブロック符号化することを含む。本発明はさらに、ブロック符号化された第２のブロックを機能モジュールに適用して複数のさまざまな機能のうち１つを適用し、モジュールの出力に第３のブロックを形成することと、畳み込み符号化された第１のブロックと第３のブロックを送信用の変調コンステレーションに、適用された機能に応じて異なるコンステレーション点になるようにマッピングすることを含む。
【０００５】
本発明は、類似の参照番号は類似の要素を指す付属の図面の図で、例を使って説明するが、これに限定されるわけではない。
【０００６】
発明の詳細な説明
基地局の構造
本発明は、ワイヤレス通信システムに関するものであり、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、符号分割多元接続（ＣＤＭＡ）などの多元接続システムと組み合わせた空間分割多元接続（ＳＤＭＡ）技術を用いた固定アクセスまたは移動式アクセスのワイヤレス・ネットワークである。多元接続方式は、周波数分割デュプレキシング（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｄｕｐｌｅｘｉｎｇ：ＦＤＤ）または時分割デュプレキシング（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｄｕｐｌｅｘｉｎｇ：ＴＤＤ）と組み合わせることができる。図１は、本発明を実装するのに適しているワイヤレス通信システムまたはネットワークの基地局の例を示している。このシステムまたはネットワークは、図２に示されているような遠隔端末またはユーザ端末とも呼ばれる多数の加入者局を含む。必要なデータ・サービスを提供し、近くのワイヤレス・システムへの外部接続を行うために、基地局はホストＤＳＰ２３１を通じてワイド・エリア・ネットワーク（ＷＡＮ）に接続接続される。空間ダイバーシティをサポートするために、複数のアンテナ１０３、例えば４本のアンテナを使用しているが、アンテナの本数をこれ以外の数に選ぶこともできる。
【０００７】
これらのアンテナの出力は、このＴＤＤシステムではタイムスイッチであるデュプレクサ・スイッチ１０７に接続される。スイッチ１０７の可能な２つの実装として、周波数分割デュプレックス（ＦＤＤ）システムの周波数デュプレクサと時分割デュプレックス（ＴＤＤ）システムのタイムスイッチがある。受信時に、アンテナ出力はスイッチ１０７を介して受信機２０５に接続され、ＲＦ受信機（「ＲＸ」）モジュール２０５により搬送周波数からＦＭ中間周波数（「ＩＦ」）へアナログでミックト・ダウンさせられる。その後、この信号はアナログ・デジタル・コンバータ（「ＡＤＣ」）２０９によりデジタル化（サンプリング）される。ベースバンドへの最終ダウン変換はデジタルで実行される。ダウン変換は有限インパルス応答（ＦＩＲ）フィルタリング技法を使用して実行される。これは、ブロック２１３として示される。本発明は、手直ししてさまざまなＲＦおよびＩＦ搬送波周波数および帯域に合わせることができる。
【０００８】
本発明の実施例では、各アンテナのデジタル・フィルタ・デバイス２１３から、受信タイムスロット毎に１つ合計４つのダウン変換された出力を使用する。ネットワークの要求条件に合わせてタイムスロットの指定数を変更することができる。本発明の実施例では４つのアップリンクと４つのダウンリンクのタイムスロットを各ＴＤＤフレームに対して使用しているが、望ましい結果は、各フレーム内でアップリンクとダウンリンクに対して３つのタイムスロットを使用しても得られる。４つの受信タイムスロットのそれぞれについて、本発明の一態様により、４本のアンテナからの４つのダウン変換出力がデジタル・シグナル・プロセッサ（ＤＳＰ）デバイス２１７に供給され（以下、「タイムスロット・プロセッサ」と呼ぶ）、さらに較正などの処理が行われる。４つのＭｏｔｏｒｏｌａ  ＤＳＰ５６３０３  ＤＳＰを、受信タイムスロット毎に１つずつ、タイムスロット・プロセッサとして使用できる。タイムスロット・プロセッサ２１７は、受信した信号電力を監視し、周波数オフセットおよび時間的整合を推定する。さらに、アンテナ素子毎にスマート・アンテナ重みを決定する。これらは、空間分割多元接続方式で使用し、特定の遠隔ユーザからの信号を判別し、判別された信号を復調する。
【０００９】
タイムスロット・プロセッサ２１７の出力は、４つの受信タイムスロットのそれぞれについて復調されたバースト・データである。主機能がシステムのすべての要素を制御し、上位レベルの処理機能とインターフェイスするホストＤＳＰプロセッサ２３１にこのデータが送信される。上位レベルの処理機能は、システムの通信プロトコルで定義されている異なるすべての制御およびサービス通信チャネルでの通信に必要な信号を取り扱う処理である。ホストＤＳＰ２３１はＭｏｔｏｒｏｌａ  ＤＳＰ５６３０３とすることができる。さらに、タイムスロット・プロセッサは各ユーザ端末について判別された受信重みをホストＤＳＰ２３１に送信する。ホストＤＳＰ２３１は、状態およびタイミング情報を維持し、タイムスロット・プロセッサ２１７からアップリンク・バースト・データを受信し、タイムスロット・プロセッサ２１７をプログラムする。さらに、検出訂正符号を解読し、スクランブルを解き、チェックし、アップリンク信号のバーストを分解し、基地局の他の部分での上位レベルの処理のため送信されるアップリンク信号をフォーマットする。基地局の他の部分に関して、基地局の他の上位処理のためサービス・データおよびトラフィック・データをフォーマットし、基地局の他の部分からダウンリンク・メッセージおよびトラフィック・データを受信し、ダウンリンク・バーストを処理し、２３７に示されているように、ダウンリンク・バーストをフォーマットして、送信コントローラ／変調装置に送信する。ホストＤＳＰはさらに、送信コントローラ／変調装置２３７および２３３に示されているＲＦタイミング・コントローラを含む基地局の他のコンポーネントのプログラミングを管理する。
【００１０】
ＲＦタイミング・コントローラ２３３は、ブロック２４５に示されているように、ＲＦシステムとインターフェイスし、さらにＲＦシステムとモデムの両方で使用する多数のタイミング信号も出力する。ＲＦコントローラ２３３は、その電力監視および制御値を読み取って送信し、デュプレクサ１０７を制御し、ホストＤＳＰ２３１からのバースト毎にタイミング・パラメータおよびその他の設定を受信する。
【００１１】
送信コントローラ／変調装置２３７は、ホストＤＳＰ２３１から送信データを一度に４つのシンボルとして受信する。送信コントローラは、このデータを使って、ＲＦ送信機（ＴＸ）モジュール２４５に送信されるアナログＩＦ出力を発生する。特に、受信したデータ・ビットは、複素変調信号に変換され、ＩＦ周波数にアップ変換され、４倍過剰サンプリングされ、ホストＤＳＰ２３１から得られた送信重み付けを乗算され、送信コントローラ／変調装置２３７の一部であるデジタル・アナログ・コンバータ（「ＤＡＣ」）を介してアナログ送信波形に変換される。アナログ波形は送信モジュール２４５に送信される。
【００１２】
送信モジュール２４５は、それらの信号を送信周波数にアップ変換し、信号を増幅する。増幅された送信信号出力は、デュプレクサ／タイムスイッチ１０７を介してアンテナ１０３に送信される。
【００１３】
ユーザ端末の構造
図２は、データまたは音声通信を行う遠隔端末内のコンポーネント配列例を示している。遠隔端末のアンテナ４５は、デュプレクサ４６に接続されており、アンテナ４５を送受信に使用することができる。アンテナは無指向性でも指向性でもよい。最適な性能を得るためには、アンテナを複数の素子で構成し、基地局に対して上述したような空間処理機能を採用する。他の実施形態では、受信と送信に別々のアンテナを使用して、デュプレクサ４６を使用しなくて済むようにしている。さらに他の実施形態では、時分割デュプレクシングを使用している場合、当業でよく知られているように、デュプレクサの代わりに送信／受信（ＴＲ）スイッチを使用することができる。デュプレクサ出力４７は、受信機４８への入力となる。受信機４８は、復調装置５１への入力であるダウン変換された信号４９を出力する。復調され受信された音声信号６７がスピーカ６６に入力される。
【００１４】
遠隔端末は、送信されるデータまたは音声が変調装置５７で変調される対応する一連の送信を行う。変調装置５７によって出力された、送信される変調された信号５９は、送信機出力信号６１を発生する送信機６０によりアップ変換され増幅される。送信機出力６１は、その後、デュプレクサ４６に入力され、アンテナ４５から送信される。
【００１５】
復調５０前の受信データと同様に、復調された受信データ５２が遠隔端末の中央処理装置６８（ＣＰＵ）に供給される。遠隔端末ＣＰＵ６８は、Ｍｏｔｏｒｏｌａシリーズ５６３００  ＤＳＰなどの標準ＤＳＰ（デジタル・シグナル・プロセッサ）デバイスで実装することができる。このＤＳＰは、さらに、復調装置５１の機能および変調装置５７の機能を実行することもできる。遠隔端末ＣＰＵ６８は、線６３を通じて受信機を、線６２を通じて送信機を、線５２を通じて復調装置を、線５８を通じて変調装置を制御する。さらに、線５４を通じてキーボード５３と、線５５を通じてディスプレイ５６と通信する。マイク６４およびスピーカ６６が、音声通信遠隔端末用に、それぞれ、変調装置５７および複調装置５１を介し、また回線６５および６６を介して接続される。他の実施形態では、マイクおよびスピーカはさらに音声またはデータを通信するためＣＰＵと直接通信する。
【００１６】
マイク６４から伝送される遠隔端末の音声信号６５は、変調装置５７に入力される。送信されるトラフィックおよび制御データ５８は、遠隔端末のＣＰＵ６８により供給される。登録、セッション開始、および終了時に、さらに後で詳述するセッション時に、制御データ５８が基地局に送信される。
【００１７】
他の実施形態では、スピーカ６６およびマイク６４は当業でよく知られているデジタル・インターフェイスで置き換えるか、または補強し、外部データ処理デバイス（例えば、コンピュータ）との間でデータを送受信するようにできる。一実施形態では、遠隔端末のＣＰＵが外部コンピュータとのＰＣＭＣＩＡインターフェイスなどの標準デジタル・インターフェイスに結合され、ディスプレイ、キーボード、マイク、およびスピーカは外部コンピュータの一部である。遠隔端末のＣＰＵ６８は、デジタル・インターフェイスおよび外部コンピュータのコントローラを通じてこれらのコンポーネントと通信する。データ専用通信では、マイクおよびスピーカを省くことができる。音声専用通信では、キーボードおよびディスプレイを省くことができる。
【００１８】
信号の変調
図３は、本発明の一実施形態による、図１のブロック６２または図２のブロック２３７に対応する、信号変調装置のブロック図を示している。エンコーディングに関係する部分のみ示されているが、本発明は、図１の信号復調装置５２で実装されている、当業でよく知られているような、説明されているステップを適宜逆にしたステップによりデコードする場合にも同様に適用することができる。一実施例では、図３に示されているブロックは、Ｍｏｔｏｒｏｌａ５６３００シリーズＤＳＰなどの汎用ＤＳＰ（デジタル・シグナル・プロセッサ）で実装されている。
【００１９】
一実施形態では、受け取ったビット・ストリーム３１０は、可変ビット・サイズ・ブロックで処理される。ビットの正確な個数は、ここだけでなく説明全体を通しても、特定のアプリケーションに合わせて変えることができる。本発明では、異なるサイズのブロックを受け付け、変調装置の他端で異なる１シンボル当たりのビット・レートに対応できるように、コントローラ・モジュール３１１でデマルチプレクサ３１２を設定することができる。一実施例では、入力ブロックには、選択された１シンボル当たりのビット・レートに応じて１４５８、１７０５、または１９５２ビットのいずれかが含まれる。これらの数を選択したのは、各時分割デュプレックス・フレームの各ダウンリンク・タイムスロットでの送信に対する選択したシンボルの個数が４９４と選択されているからである。
【００２０】
後述のように、本発明の方法を適用することで、３つの異なるブロック・サイズを４９４個のシンボルにマッピングする。一例示的実施形態では、１８２個のシンボルがアップリンク・スロット毎に選択されており、したがって、アップリンク・スロットに対する入力ブロックはダウンリンク・スロットに対するのと異なる。アップリンク・スロットについては、説明を簡単にするためここでは述べないが、ここでダウンリンク・スロットに適用する同様の原理はアップリンク・スロットにも適用される。シンボル・レートおよび入力ブロック・サイズの特定の選択について、適宜特定のアプリケーションに合わせて個々に選択することができる。入力ブロックは暗号化され、最後の１６ビット位置の１６ビット巡回冗長符号などの誤り訂正符号化が含まれる。この暗号化および符号化は、同じ汎用ＤＳＰにより物理レイヤ処理のはじめの段階で実行するのが普通である。
【００２１】
入力ブロック・ビットは、デマルチプレクサ３１２でほぼ半分に分割され、おおよそ半分が上位経路３１４に入り、おおよそ半分が下位経路３１６に入る。本発明の実施例のあらゆる場合において、上位経路で７３３ビットを受け取る。この分割では、入力ブロック内の最初の７３３ビットを上位経路３１４に割り当て、残りのビットを下位経路３１６に割り当てる。そのため、下位経路は入力サイズ・ブロックに応じて７２５、９７２、または１２１９ビットのいずれかを受け取る。ただし、これらのビットは、受信チャンネルでリバーシブルである任意の方法で分割することができる。
【００２２】
上位経路は最初に、テール・ビット付加ブロックに送られる。このブロックは、８個の０値のテール・ビットを上位ブロックに加えて、７４１ビット・ブロックとする。テール付加ブロックは、まとめて修正または削除することができ、あるいは特定のシステムの要求条件に応じて１値のビットを使用することもできる。この８個の付加テール・ビットを持つ上位ブロックを畳込みコーダ３１８に送る。
【００２３】
一実施形態では、この畳み込みコーダ３１８は２５６通りの状態を持ち、制約長は９で、符号化ビット２つにつきメッセージ・ビットが１つある。このコーダは、２つのジェネレータ系列５６１と７５３（８進数）またはそれと同等の１０１１１０００１と１１１１０１０１１（２進数）によって定義される。第１および第２のジェネレータ系列により、それぞれ第１および第２のエンコーダ出力ビットのシフト・レジスタ・タップが決まる。コーダは、各７４１ビット・ブロックの前に０状態に初期化される。エンコーダの出力は、シリアルに連結され、ジェネレータ系列の２つのシフト・レジスタ・タップを交互に切り換え、１４８２ビットの符号化された出力ビット・ストリームを形成する。本発明では、当業でよく知られているように特定の応用に合わせて他の多くの畳み込み符号を使用することができる。１４８２ビット畳み込み符号化ブロックは、パンクチュアラ３１９に渡される。
【００２４】
一実施形態では、符号化された出力ビット・ストリームをパンクさせ、６個のビットのすべての集合から４番目と６番目のビットを削除する。したがって、畳み込みコーダの出力符号化ビット・ストリーム３２０は、９８８ビットに縮小され、２４７個の４ビット・ブロックにされる。パンクの後のこの構造は、ｃ１ｃ２ｃ３ｃ５、ｃ７ｃ８ｃ９ｃ１１、ｃ１３ｃ１４ｃ１５ｃ１７、．．．．．であり、ｃは畳み込み符号化ビットを表す。他のパンク方式を選択して、当業でよく知られている手法を適用することもできる。パンクチュアラをコントローラ３１１に結合して、有効にしたり無効にしたりでき、またパンク・レートを変更することもできる。
【００２５】
次にパンクされた上位経路を振幅偏移変調マッパ３２２に送り、後で詳しく説明する１２、１６、または２４直交振幅変調（ＱＡＭ）コンステレーションにマッピングしたＩおよびＱ信号線３３４、３３６を提供する。
【００２６】
デマルチプレクサ３１２の下位出力３１６を単純パリティ・コーダ３２４に与える。パリティ・コーダは、１６個のパリティ・ビットを入力ブロックに加えて、それらのブロックをそれぞれ７４１ビット、９８８ビット、および１２３５ビットのサイズにする。各パリティ・ビットは、それぞれ４７、６３、または７９個の入力ビットのビット毎の排他または（ＸＯＲ）演算を実行して計算する。入力ビットの最後のブロックは、適宜短くする。それとは別に、システムに用意されている計算資源または復調方式の必要条件に応じてハミング・コーダまたはその他の種類のブロック・コーダを使用することもできる。本発明の実施形態のパリティ符号化オペレーションは、異なるサイズの入力ブロックに作用するので、パリティ・コーダはコントローラに結合されているものとして示されている。必要ならば、さらにブロック・コーダをコントローラに結合し、別のブロック符号化方式をサポートするようにもできる。
【００２７】
次に符号化されたブロックをブロック・シェーパなどの機能モジュール３２８に渡す。一実施形態におけるこの機能モジュールは、入力ビットを出力列に変換するブロック整形検索表の集合である。この表および出力列の性質は、入力ブロックのサイズによって異なり、したがって、コントローラによって設定される。これらの表は、通信チャネル上で変調用の適切な整形されたブロックを出力するように選択される。それとは別に、機能モジュールを複数の異なる機能のうち１つを入力ビットに適用し、線３３０上にビットの３番目のブロックを出力するソフトウェア・モジュール群とすることもできる。ブロック・シェーパは、さらに、ＡＳＩＣやその他のＤＳＰの一組の論理ゲートまたは機能ゲートとすることもできる。ゲートの選択、したがって適用される機能もまた、コントローラ３１１により決定される。線３３０上の出力列は、第３のブロック出力と上位経路ビットとを組み合わせてＱＡＭコンステレーションにマッピングされているＩおよびＱ信号線３３４、３３６を実現するＡＳＫマッパ３２２に第３ブロックとして接続される。
【００２８】
一実施形態では、シェーパの出力は、値として０、１、または２を取るトリット、つまり３値または３進数である。ＡＳＫマッパで２つのトリットを上位経路からの２つのビットと組み合わせて、図４に示されているＱＡＭコンステレーション内のコンステレーション点、つまりシンボルを決定する。ＱＡＭが１２か、１６か、２４かに関係なく、ブロック・シェーパ３２８により実行されるマッピング機能によりコンステレーションの特定の性質が決まる。第１のトリットおよびビットにより、コンステレーション内のＩ座標が決まり、第２のトリットおよび第２のビットにより、Ｑ座標が決まる。表１は、ＡＳＫマッパで使用できるマッピング構造を示している。座標は、図４に示されているようなＩまたはＱ軸上の値である。
【００２９】
表１からわかるように、トリットにより、変調の振幅、つまり、原点から軸に沿った距離が判別される。このビットから、符号の大きさ、つまり、点に関する図４のセクタの符号がわかる。この区別により、受信機によるシンボルの復調が行いやすくなる。それとは別に、その関係を切り換えたり、別の関係を使用したりすることもできる。わかりやすくするために本明細書の説明では、トリット、ビットの組み合わせを使用しているが、トリットについて同等の２進数値を代わりに使用することもできる。当業ではよく知られているように、２進数であろうと、３進数であろうと、１０進数であろうと、１６進数であろうと、あるいは他の数体系であろうと、関連する特定の実装に最もよく適する進法の基底を選択することができる。
【表１】
2004516774.tif 000003
【００３０】
図４は、３６値ＱＡＭコンステレーションの例を示している。このコンステレーションには、Ｉ（同相）軸４０２と直角Ｑ（直交）軸４０４がある。３６個のコンステレーション点はそれぞれ、当業でよく知られているように、座標軸上の±１、±３、または±５の値と一致している。ＩおよびＱ軸上の値は、上の表１に示されている「座標」行に対応する。表１に示されているように、各点はトリット、００から２１までのビットの組み合わせと関連付けられており、対応するＩおよびＱ座標を持つ。本実施形態では、シンボルは直接、Ｉ、Ｑ軸上の対応する点に直接マッピングされるが、これは必要ない。他のさまざまなマッピング方式を使用することができる。それとは別に、２進値を、コンステレーション周辺の１つおきまたは２つまたは３つおきの点にマッピングし、送信により望ましい形でシンボルを分配することができる。それとは別に、円形、三角形、および六角形のコンステレーションなど他のコンステレーションを、図４に示されている長方形コンステレーションの代わりに使用することもできる。さらに、マルチ値ＱＡＭコンステレーションが図の実施形態で示されているが、その代わりに位相シフトキーイング（ＰＳＫ）や周波数偏移変調（ＦＳＫ）などの他のマルチ値送信技術を使用することもできる。
【００３１】
ブロック・シェーパでは、別の表を使って、入力ブロックのサイズに応じてトリットを形成する。最小ブロック、つまり７４１ビット・ブロックに対する一実施形態の適当な表が以下の表２に示されている。この表では、一度に３つのビットを考慮しており、３ビット毎に４つのトリットの出力を発生する。この表では、値２の３進数値を使用せず、したがって、出力されるトリットは、４個の２進数であるかのように見えるが、ＡＳＫマッパではトリットとみなす。これらのトリットは、本発明を実装するために開発されているソフトウェアまたはハードウェアにより２進数値として表現することができる。異なるシステムの要求条件に合わせて表を変更することができる。以下の表は、入力から出力へのパリティを保存し、トリット値を最小にし、２は使用せず、最低限１を使用する。上の表１のマッピング方式では２および１のトリットをＱＡＭコンステレーションの高い電力レベルに割り当てるので、２と１の使用を最小限に抑えると、送信される信号の平均電力が低減される。
【表２】
2004516774.tif 000004
【００３２】
図４を参照すると、表２のトリットが表１のマッピングに対して適用されると、可能なコンステレーション点のうちごく少数がマッピングされることがわかる。これらの点は、実線４０６で囲まれ、図４では中に丸に十字４０８で示されており、１２値コンストレーションとなっている。表２の出力トリットの２つのペア中で１は第１のペアまたは第２のペアに連続して出現することはない。こうして、表１から、座標（±３、±３）の四隅の点を使用しないようにし、これらの点について、原点に近い位置にある点に比べて必要な電力が大きくなるのを回避している。これらの四隅の点は、図４では正方形４１２で示されている。
【００３３】
さらに大きな９８８ビット・ブロックでは、コントローラによって選択された別の表を使用する。この表により、４つの入力ビットからなる各組を直接、４つの出力トリットにマッピングする。各入力２進数は各出力３進数と同じである。表２の場合のように、パリティは保存され、３進数２は完全に回避される。再び表１を参照すると、可能なコンステレーション点は波線４１０で囲まれている点である。これは、１２値コンステレーションの点４０８と図４で正方形で示されている隅の点４１２を含む。座標が±５のいずれかの軸上のあるコンステレーション点は回避され、変調信号の平均電力が制限される。これらの点は、図４では三角形４１６と十字４１８で示されている。可能な点は、従来の１６値ＱＡＭコンステレーションを占有する。
【表３】
2004516774.tif 000005
【００３４】
最大の入力ブロックである１２３５ビット入力ブロックでは、第３の表が使用される。この表により、５つの入力ビットを４つの出力トリットにマッピングする。表の３２個の列は、以下の表４に示されているように表すことができる。この表で、０か１かに関係なくｉ２は第２の入力ビットを指している。それに応じて、ｉ３、ｉ４、およびｉ５はそれぞれ、第３の入力ビット、第４の入力ビット、および第５の入力ビットを意味している。１−ｉ５は第５の入力ビットの２進数補数を指している、つまり、ｉ５が０であれば１−ｉ５は１であり、ｉ５が１であれば１−ｉ５は０である。この表は、表２および３のように、入力と出力との間のパリティを保存し、１および２のトリット値は同じパリティを持つように取られる。表４はさらに、いくつかの２と１を示しており、それに応じて、上述のようにシンボルを送信するために必要な電力が低減される。
【表４】
2004516774.tif 000006
【００３５】
表１と図４のコンステレーションを再び参照する。トリットのペアをビットのペアと組み合わせて、コンステレーション点を生成する。トリット２で、軸の１つで座標±５が呼び出される。表４には２、２の出力トリットのペアはないので、ＡＳＫマッパでは図４の３６値コンステレーションの一番端の隅を使用しない。さらに、２と１を含むトリットのペア、例えば（２，１）および（１，２）はないので、座標（±３、±５）および（±５、±３）の点も回避される。これらの点は、図４では十字４１８で示されている。最大の入力ブロックの可能なシンボルである残りの点は、図４では点線４１４で囲まれており、２４値ＱＡＭコンステレーションを構成する。
【００３６】
上の説明からわかるように、１シンボル当たりのビット・レート毎に、ＡＳＫマッパは９８８ビットと９８８トリットを取り、それらを組み合わせて１２、１６、または２４値ＱＡＭコンステレーションの４９４シンボルにマッピングする。これらのシンボルは、最上位トリットとしてブロック・シェーパ３２８からの下位線３３０と最下位ビットとして上位畳み込み符号化線３２０を使用して構築されるが、これらのビットは別の組み合わせ方を使用することもできる。したがって、主入力線３１０上のデマルチプレクサ３１２へのどれか１つの入力ブロックが４９４個の連続するシンボルにマッピングされる。これらは、当業でよく知られているように、チャネル上で送信するため、ＩおよびＱ線３３４、３３６上のＩおよびＱ座標として示される。図１のシステム・アーキテクチャでは、ＱＡＭコンステレーションは、適切な搬送波に変調され、アンテナ１０３または遠隔端末４５のアンテナを通じて送信される。
【００３７】
上述のように、システムに入力されるブロックのサイズは、異なるシステム要件に応じて変えることができる。本明細書では３つの実施例について説明したが、当業でよく知られているようにさらに多くの応用例を開発することができる。上述の特定の実施例からわかるように、本発明では、１４５８ビット、１７０５ビット、または１９５２ビットのブロックを２つの４９４ビットまたはトリット・ブロックに変換し、これらを４９４個のシンボルにマッピングする。したがって、このシステムでは他に、１シンボル当たりおおよそ３、３（１／２）、および４ビットのものが実現される。このようにレートを変えられることで、品質が可変のチャネルに自在に対応できる。さらにビット・レートのバリエーションを追加して、本発明の教示をいくつかの方法で用いることができる。他の表をブロック・シェーパに追加して、他のビット・レート・マッピングをサポートするようにできる。これにより、例えば、図４に示されているように、４値、３２値、および３６値ＱＡＭを使用できると思われる。パンク・レートを変え、上位線に付加されるテール・ビットの個数を変えることもできる。ブロック符号の種類も、異なるビット・レートに合わせて変えることができ、下位線にパンクを追加することができる。
【００３８】
以上の説明では、説明のため本発明を完全に理解できるように多数の具体的内容を述べている。ただし、当業者であれば、こうした具体的内容がなくても本発明を実践できることは明白であろう。他の場合には、よく知られている構造およびデバイスがブロック図形式で示されている。
【００３９】
本発明にはさまざまなステップが含まれる。本発明のステップは、図１および２に示されているようなハードウェア・コンポーネントによって実行することも、またマシン実行可能な命令で実現することもでき、これらの命令で汎用または専用のプロセッサまたは論理回路をプログラムしてこれらのステップを実行することができる。それとは別に、これらのステップは、ハードウェアとソフトウェアの併用により実行することもできる。これらのステップは、基地局またはユーザ端末のいずれかより実行するものとして説明されている。しかし、基地局により実行されると説明されているステップは、ユーザ端末で実行でき、またその逆も可能である。本発明は、基地局、ユーザ端末、遠隔端末、または加入者局として指定せずに互いに端末が通信するシステムに等しく応用することができる。
【００４０】
本発明は、本発明に従ってプロセスを実行するようにコンピュータ（またはその他の電子デバイス）をプログラムするために使用できる命令が格納されているマシン読み取り可能媒体を備えるコンピュータ・プログラム製品として実現することができる。マシン読み取り可能媒体としては、フロッピー（登録商標）・ディスク、光ディスク、ＣＤ−ＲＯＭ、および光磁気ディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気または光カード、フラッシュ・メモリ、または電子命令を格納するのに適しているその他の種類の媒体／機械読み取り可能媒体などがある。さらに、本発明は、コンピュータ・プログラム製品としてダウンロードすることもでき、その場合、プログラムは通信リンク（例えば、モデムまたはネットワーク接続）を介して搬送波またはその他の伝搬媒体で実現されているデータ信号を使用してリモート・コンピュータから要求側コンピュータに転送される。
【００４１】
重要なのは、本発明は、携帯電話機のワイヤレス・インターネット・データ・システムを背景に説明してきたが、データ交換が行われるさまざまな種類のワイヤレス・システムに応用できるという点である。このようなシステムとしては、音声システム、ビデオ・システム、音楽システム、放送システム、およびその外部接続を行わない他の種類のデータ・システムがある。本発明は、固定された遠隔端末に応用できるだけでなく、移動性の低い端末、移動性の高い端末にも応用できる。これらの方法の多くは、最も基本的な形で説明されているが、ステップをこれらの方法に追加したり削除したり、情報を説明したメッセージに追加したり取り去ったりすることができ、しかも本発明の基本的な範囲を逸脱することはない。当業者であれば、数多くの他の修正および改造を加えられることを理解するであろう。特定の実施形態は、本発明を制限するためではなく、説明するため提示されている。本発明の範囲は、上記の特定の例で決定されず、特許請求の範囲でのみ決まる。
【図面の簡単な説明】
【図１】
本発明の一実施形態で使用するのに適しているワイヤレス通信システムの基地局のアーキテクチャ例を示すブロック図である。
【図２】
本発明の一実施形態で使用するのに適しているワイヤレス通信システムの遠隔端末のアーキテクチャ例を示すブロック図である。
【図３】
本発明の一実施形態によるコーデックのブロック図である。
【図４】
本発明の一実施形態で使用する直交振幅変調コンステレーションの図である。
【図１】
2004516774.tif 000007
【図２】
2004516774.tif 000008
【図３】
2004516774.tif 000009
【図４】
2004516774.tif 000010
【国際公開パンフレット】
2004516774.tif 000011
2004516774.tif 000012
2004516774.tif 000013
2004516774.tif 000014
2004516774.tif 000015
2004516774.tif 000016
2004516774.tif 000017
2004516774.tif 000018
2004516774.tif 000019
2004516774.tif 000020
2004516774.tif 000021
2004516774.tif 000022
2004516774.tif 000023
2004516774.tif 000024
2004516774.tif 000025
2004516774.tif 000026
2004516774.tif 000027
2004516774.tif 000028
2004516774.tif 000029
2004516774.tif 000030
2004516774.tif 000031
2004516774.tif 000032
2004516774.tif 000033
2004516774.tif 000034
2004516774.tif 000035
2004516774.tif 000036
【国際公開パンフレット（コレクトバージョン）】
2004516774.tif 000037
【国際調査報告】
2004516774.tif 000038
2004516774.tif 000039
2004516774.tif 000040