(57)【要約】本発明は、パワーエレクトロニクス用の多段スイッチ回路に関する。該スイッチ回路は、あらゆるタイプの負荷に電力を供給するよう意図されている。本発明は、ブリッジ回路内の一対のスイッチ切換え部およびブリッジ回路の中心と負荷との間に接続されたＬＣフィルタを各々含んでなる電源段と、スイッチ切換え部のオン／オフ切換えを制御するための制御段とを含んでなり、負荷に対して電力を供給するための電源回路を提供する。本発明によると、少なくとも２つの電源段は、負荷に対する共通出力と並列接続されており、前記電源段は共通のマスター制御ユニットによって同期化されている。電源回路はさらに、必要とされる出力電力特性に応じて残りの電源段を無効化できる一方で、ある数の電源段を有効化するためのユニットを含む。好ましくは、有効化された電源段の数は、出力電力（電圧および電流）によって左右され、かくして電源回路のスイッチ周波数範囲が、予め定められた制限内に保たれるようになっている。
2004531196.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ回路内の一対のスイッチ切換え部およびブリッジ回路の中心と負荷との間に接続されたＬＣフィルタを各々含んでなる電源段と、前記スイッチ切換え部のオン／オフ切換えを制御するための制御段と、を含んでなり、負荷（７）に対して電力を供給するための電源回路において、少なくとも２つの前記電源段が、前記負荷への共通出力に並列接続されており、前記電源段は共通マスター制御ユニットによって同期化されており、前記電源回路は、必要とされる出力電力特性に応答して所定数の電源段を有効化すると共に残りの前記電源段を無効化可能なユニットをさらに含むことを特徴とする電源回路。
【請求項２】
前記の有効化された電源段の数は出力電力（電圧および電流）に依存し、かくして前記電源回路のスイッチ周波数範囲が、予め定められた制限内に保たれるようになっていることを特徴とする請求項１に記載の電源回路。
【請求項３】
マスター制御ユニットが、外部信号（ＩRef）に対する応答として全ての電源段に対しターンオフパルスを生成するための制御論理と共に動作するように構成され、かつ、１つの電源段のＬＣフィルタのインダクタの電流が予め定められた値に達したとき、前記１つの電源段はマスター電源段として動作し、一方、残りの電源段はスレーブ電源段として動作することを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記制御段はさらに、各電源段について１つずつの個別制御ユニットを含み、該個別制御ユニットは、それぞれの電源段のＬＣフィルタのインダクタの電流が実質的にゼロであるときに、内部信号（Ｅi）に対する応答としてその電源段に対し自動的に独自のターンオンパルスを生成することを特徴とする請求項３に記載の電源回路。
【請求項５】
前記電源段は所定数のグループに割当てられ、ここに異なるグループは異なる数の電源段を含み、前記グループは異なる出力電力範囲で動作するように構成されていることを特徴とする請求項１〜４のいずれか一項に記載の電源回路。
【請求項６】
連続するグループ内の電源段の数は等比級数（１，２，４…）にて設定され、従って、各さらなるグループはより高い出力電力範囲で動作するように設計されることを特徴とする請求項５に記載の電源回路。
【請求項７】
前記電源段の組合せの選択が、予め計算されたメモリテーブルを用いて行われることを特徴とする請求項５または６に記載の電源回路。
【請求項８】
前記メモリテーブルは、所望の電流および電圧値を表わす入力データを受信し、前記所定数の電源段の有効化を制御するための制御信号（±ｓi）を送出するように構成されていることを特徴とする請求項７に記載の電源回路。
【請求項９】
その給電特性に関して全ての前記電源段が同一であることを特徴とする請求項５〜８のいずれか一項に記載の電源回路。
【請求項１０】
前記マスター制御ユニットへの前記外部信号（ＩRef）が、前記の有効化された電源段の数に応じてスケーリングされることを特徴とする請求項９に記載の電源回路。
【請求項１１】
前記電源段の前記割当てはグループ間でシフトするように構成され、かくしてマスター電源段としての動作を含めたそれぞれのグループ内での動作タスクが、各前記電源段の間で巡回させられていることを特徴とする請求項９また１０に記載の電源回路。
【請求項１２】
前記マスター制御ユニットからそれぞれの前記電源段への前記ターンオフパルスが位相シフトされることを特徴とする請求項３〜１１のいずれか一項に記載の電源回路。
【請求項１３】
前記の位相シフトが前記マスター制御ユニット内の合計パルス時間に基づいて作られ、該合計パルス時間は、前記の有効化された電源段の数に対応する整数でもって、さらに短いパルス時間へと分割されることを特徴とする請求項１２に記載の電源回路。
【請求項１４】
制御パルス（ｐi）を前記電源段に送出するための位相シフトユニットを有することを特徴とし、該位相シフトユニットは、クロック入力と、スイッチサイクルを表わす入力パルスをクロックに同期化するためのシンクロナイザと、スイッチサイクル中におけるクロックパルスの数を計数するためのカウンタと、スイッチサイクルの終了時に当該計数値を格納するためのバッファと、各前記電源段に適合した値に該計数値をデコードするためのデコーダと、を含んでなる請求項１３に記載の電源回路。
【請求項１５】
各前記スレーブ電源段が、それぞれのスレーブ電源段への制御パルス（ｐi）のタイミング誤差を補正するための同期化ユニットを含んでなり、該同期化ユニットは、位相シフト遅延時間から補正項（Δt）を減算することを特徴とする請求項１４に記載の電源回路。
【請求項１６】
前記補正項（Δt）が下式
【数１】
2004531196.tif 000009
に従って計算され、式中、
ｔ1は、前記マスター電源段内のＯｎ時間（Ｔ１）とそれぞれの前記スレーブ電源段内のＯｎ時間（Ｔ２）との間の時間差であり、
Ｅは、前記ブリッジ回路の電圧であり、
Ｕは出力電圧である、
ことを特徴とする請求項１５に記載の電源回路。
【請求項１７】
各前記スレーブ電源段が、前記マスター回路内で測定され新しい電源段の最初のターンオンとの関係における該マスター回路内のトランジスタスイッチのＯＦＦ時間を表わす遅延時間（Ｔ２）だけ前記制御信号（±ｓi）を遅延させるための同期化回路（２３，２４，２５）を含んでなることを特徴とする請求項８〜１６のいずれか一項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス用の特殊スイッチ回路に関する。該スイッチ回路は、あらゆるタイプの負荷に対して電力を供給するように意図されている。標準的な利用分野は、周波数インバータを用いた三相交流モータの制御である。かかるインバータは、通常三相を有し、各相がスイッチ回路を伴う。当該記述は、１つのかかる位相におけるスイッチ回路について行う。該スイッチ回路は通常、固定直流電圧源（ＤＣリンク）、標準的には整流ライン電圧またはバッテリから電力の供給を受ける。本発明の目的は、特殊スイッチ回路の実用性および性能を改善すること、特に該スイッチ回路を多段並列接続段を用いて高出力用に適したものにすることにある。
【背景技術】
【０００２】
米国特許第４，９４７，３０９号「ブリッジ回路を制御するための方法および手段」は、負荷に対して真正正弦波形の電圧を供給できることから「シヌス（Ｓｉｎｕｓ）スイッチ」と現在呼ばれている特殊なタイプのスイッチ回路について記述している。当該記述では、「スイッチ回路」という表現は、この特殊なタイプのスイッチ回路に関するものである。
【０００３】
スイッチ回路は、正および負の供給電圧間に直列に接続された２つのフリーホイールダイオードおよび２つのトランジスタスイッチからなる従来のブリッジ回路である。かかるブリッジ回路は、通常、負荷のパルス幅変調制御のために使用される。しかしながら、従来のトランジスタブリッジ回路は、トランジスタブリッジの出力にあるＬＣフィルタおよびトランジスタのための特殊なスイッチシーケンスを生成する制御回路と組合されている。
【０００４】
ＬＣフィルタの主たる目的は、同一スイッチサイクル中において負荷電流が一定またはほぼ一定であるとはいえ、ブリッジ電流が同じサイクル中にゼロに至ることができるように、負荷電流からブリッジ電流を隔離することにある。かかる負荷電流は、電気モータといったような誘導負荷に典型的である。ＬＣフィルタおよび特殊スイッチシーケンスのおかげで、ゼロのトランジスタ電流および基本的にゼロのトランジスタ電圧で上側または下側トランジスタをターンオンすることが可能である。こうして、従来のブリッジ回路のターンオン中に発生する電気的損失および高い電気的ストレスを排除する。
【０００５】
ＬＣフィルタの第２の目的は、ブリッジ回路内での切換え過渡時をスイッチ回路の出力から隔離することにある。このおかげで、スイッチ回路の出力における電気的雑音を低くしながら、高レベルの電力を制御することが可能である。
【０００６】
ＬＣフィルタの第３の目的は、モータケーブルを介してスイッチ回路の出力に入力することのできる過渡電流から、トランジスタブリッジ回路を保護することにある。
【０００７】
ＬＣフィルタの第４の目的は、ＡＣラインからの正常な正弦波状電圧に近似した十分にろ過された電圧波形をモータに送り出すことにある。
【特許文献１】
米国特許第４，９４７，３０９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
先行技術によるスイッチ回路は、低負荷で標準的に２００ｋＨｚ，全負荷で２０ｋＨｚの可変スイッチ周波数で動作する。残念なことに、高出力スイッチトランジスタは、このような高周波での動作に適さない。本発明は、実際の動作条件に応じて、並列動作する複数のスイッチ回路により周波数範囲をいかに低減できるかを示している。
【０００９】
従来のトランジスタブリッジが並列接続されている場合、対称な負荷分担を得ることは困難である。いくつかのコンポーネントは、より大きい負荷電流の分担を受けもつことがあり、このことはこれらのコンポーネントの過熱そして最悪の場合には熱暴走を導く可能性がある。幸い、スイッチ回路は並列接続にきわめて良く適合している。これは、以下の２つの事実に基づいている、すなわち
スイッチ回路からの出力（インダクタ電流）は、明確な電流パルスである。従って、スイッチ回路は、制御された電流源として作用する。このおかげで、複数のかかる電流源を並列に接続することが可能である。これらは、負荷を同等に分担することになる。
全ての新しいスイッチサイクルは、明確なゼロ電流で開始し、外界からの指令により停止する。これにより、完全な同期状態で動作するばかりでなく、以下で記述するように、正確に規定された位相シフトで動作するように複数のスイッチ回路を同期化することも可能になる。
【００１０】
スイッチ回路を並列接続することによって、複数の利点を得ることができる。トランジスタスイッチの全体としての動作範囲は、同じタイプのトランジスタを用いて拡張される。これらトランジスタにより必要とされる周波数範囲が減少する。電流リプルは低減される。トランジスタスイッチは、大形で高価なコンデンサを必要としない。より高い周波数に伴う、インダクタ内での高損失は回避される。
【課題を解決するための手段】
【００１１】
本発明は、各々が、ブリッジ回路内の一対のスイッチ切換え部および、ブリッジ回路の中心と負荷との間に接続されたＬＣフィルタを有してなる電源段と、該スイッチ切換え部のオン／オフ切換えを制御するための制御段と、を含んでなり、負荷に対して電力を供給するための電源回路を提供する。
【００１２】
本発明によると、少なくとも２つの電源段は、負荷への共通出力に並列接続されており、前記電源段は、共通のマスター制御ユニットによって同期化される。該電源回路はさらに、必要とされる出力電力特性に応答して所定数の電源段を有効化すると共に残りの電源段を無効化可能なユニットを含む。
【００１３】
好ましくは、有効化された電源段の数は、出力電力（電圧および電流）に依存し、かくして電源回路のスイッチ周波数範囲が、予め定められた制限内に保たれるようになっている。
【００１４】
好ましくは、マスター制御ユニットは、外部信号に対する応答として全ての電源段に対しターンオフパルスを生成するための制御論理と共に動作するように構成され、かつ、１つの電源段のＬＣフィルタのインダクタの電流が予め定められた値に達したとき、前記１つの電源段はマスター電源段として動作し、一方、残りの電源段はスレーブ電源段として動作する。
【００１５】
制御段はさらに、各電源段について１つずつの個別制御ユニットを含み、前記個別制御ユニットは、それぞれの電源段のＬＣフィルタのインダクタの電流が実質的にゼロであるときに、内部信号に対する応答としてその電源段に対し自動的に独自のターンオンパルスを生成する。
【００１６】
好ましい実施形態においては、電源段は所定数のグループに割当てられており、ここで異なるグループは異なる数の電源段を含み、前記グループは異なる出力電力範囲で動作するように構成される。
【発明を実施するための最良の形態】
【００１７】
本発明について添付の図面を参照しながら以下に詳述する。
【００１８】
図１は、先行技術によるスイッチ回路をやや簡略化した回路図を示す。トランジスタブリッジ１は、ここでは従来のオン／オフスイッチとして示す２つのスイッチトランジスタ２および３からなる。トランジスタ記号内部にフリーホイールダイオードが示されており、これらは、スイッチ回路の動作のために必要である。インダクタ４がトランジスタブリッジと出力端との間に接続されている。２つのコンデンサ５および６が、インダクタと共にＬＣフィルタを作り出す。負荷７は、三相モータの１相を表わすものとする。
【００１９】
２つの論理ＡＮＤゲート８および９はスイッチトランジスタを制御する。（スイッチトランジスタのための駆動回路は示されていない。その駆動回路のうちの一方または両方は、周知の通り、信号回路から直流絶縁されている。）ＡＮＤゲートは２つの比較器１０および１１からの論理信号の組合せによって制御される。下方のＡＮＤゲートには２つの信号インバータ１２および１３が用いられる。
【００２０】
図２は、正の出力電流についての２つの典型的なスイッチサイクルを示す。波形は理想化されているが、実際の波形も基本的にこの理想的波形に近似している。ＬＣフィルタのおかげで、出力電圧Ｕ（図示せず）は、全スイッチサイクルの間ほぼ一定である。なお基準電流ＩRefの値は、正であるものとする。
【００２１】
上側トランジスタ２は、導通しており、従って電圧Ｅは高い。インダクタ電流Ｉは、一定の速度で増大する。電流比較器１０は、電流Ｉが予め定められたレベルＩRefに達した場合に反応し、上側トランジスタをターンオフする負のパルスを生成する。インダクタ４にある測定巻線を用いて電流Ｉを測定することが可能である。インダクタ電流を突然ターンオフするのは不可能であることは周知である。従って、インダクタ電流Ｉは、下側トランジスタ３内のフリーホイールダイオードを通って新しいパスを作り出し、これが電圧Ｅを強制的に負に向かわせる。こうして、インダクタ電流Ｉは、電流がゼロになるまで一定速度で低減する。この瞬間に、「自動転流」（ａｕｔｏｍａｔｉｃ  ｃｏｍｍｕｔａｔｉｏｎ）が起こり、これが新しいスイッチサイクルを開始させる。電流波形の上昇および下降勾配は、インダクタの両端間の実際の電圧により左右される。
【００２２】
上記自動転流は、フリーホイールダイオード内の「逆方向回復電流」（ｒｅｖｅｒｓｅ  ｒｅｃｏｖｅｒｙ  ｃｕｒｒｅｎｔ）に基づいている。このプロセスは、インダクタ電流が丁度にゼロであるときに開始する。（導通していた）下側ダイオードはなおも開のままであり、インダクタの両端間の電圧は負である。逆方向回復電流は、該ダイオードがその「逆方向回復電荷」を受け取るまで、インダクタを通って負の方向におよび下側ダイオードを通って反対方向に流れ始める。これが起きた場合に、下側ダイオードはターンオフするが、もう１度インダクタは、直ちにはターンオフできない電流を増大させる。今度は、インダクタ電流は負の方向に流れる。インダクタは反撃し、フリーホイールダイオードが導通し始めて電圧Ｅを正の電源にクランプするまで、ブリッジ電圧Ｅを強制的に上昇させる。この電圧ステップは非常に短時間、標準的には１マイクロセカンドよりはるかに短時間で起こる。
【００２３】
ダイオードを通る負の電流パルスは、図２に示されていない。これは非常に小さく、好適に設計されたスイッチ回路ではほとんど見ることができない。小さい逆方向回復電荷をもつダイオードは、小さい負の電流パルスを与えることから、スイッチ回路に最も適している。
【００２４】
電圧比較器１１は、正の電圧ステップＥを検出して、上側スイッチトランジスタがターンオンし新しいスイッチサイクルを開始できるようにする論理信号「１」を生成する。スイッチ回路の主たる利点は、ターンオンが自動的に、かつ、トランジスタ電流がまさにゼロになった瞬間に正確に生成されるという点にある。従って、これは、トランジスタ内の電気的ストレスまたは電気的損失のない、ゼロ電流での「ソフト」ターンオンである。
【００２５】
基準電流ＩRefの値が負である場合に、同様の負のスイッチサイクルを生成することができる。これは、下側スイッチトランジスタ３を用いて行われる。論理ＡＮＤゲート９は、ＡＮＤゲート８と同じ制御信号により制御されるが、その入力信号は反転されている。
【００２６】
先行技術によると、電圧比較器１１は、２つの出力をもつ「ウィンドウ」比較器として設計される。電圧Ｅが上側および下側レベルの間の途中にある場合、小さいウィンドウが存在する。このウィンドウの内側では、電圧比較器からの出力は、両方のスイッチトランジスタがターンオンできるようなものである。これは、電力がターンオンされた直後に第１のスイッチサイクルを開始する助けとなる。
【００２７】
インダクタ内の三角電流波形のため、出力電流の平均値はつねにピークインダクタ電流ＩRefの５０％である。
【００２８】
以上では、先行技術によるスイッチ回路について記述してきた。本発明は、先行技術に基づいているものの、電力回路と信号回路との両方において変形が加えられている。
【００２９】
電気モータは、パワーエレクトロニクスにとって非常にむずかしい負荷を代表するものである。モータ速度およびトルクに応じて、出力電圧と出力電流のほぼ全ての組合せが求められている。図３は、電圧および電流の１００％限界内での方形領域として理想的動作範囲を示す。本発明の目的は、並列動作する各スイッチ回路の組合せを用いて、最適な動作領域を作り出すことにある。
【００３０】
単に比較を目的として、負荷抵抗がはるかに制御し易いものであることを指摘しておくべきである。抵抗器の動作範囲をもし図３のダイヤグラムに示すならば、それは単一の直線となるだろう。
【００３１】
大半の周波数インバータは、ＤＣリンクコンデンサを充電する整流されたＡＣライン電圧からある一定電圧へと動作する。システムのこの部分に対する代替的解決法は数多く存在する。
【００３２】
整流器は、安定化されたＤＣリンク電圧を生成するために能動的に制御できる。整流器は、インバータからラインに戻るような再生電力の流れを可能にするように、「双方向」とすることができる。整流器は、ライン電圧の高調波ひずみを最小限におさえるべく、特殊な設計とすることができる。これらの全ての解決法がここで論述されているわけではない。しかしながら、第１のスイッチ回路が負荷を制御し、第２のスイッチ回路がラインに向かって動作する「バックツーバック」構成にて、２つのスイッチ回路を使用することができるということを指摘しておくべきである。該第２のスイッチ回路は、正弦波形を有し従ってライン電圧のひずみのない理想的な双方向整流器として動作するように設計可能である。
【００３３】
明らかに、低電力用よりも高電力用の整流器の方が製造コストが高くなろう。また、スイッチ回路がバッテリまたは別の電源から制限された出力電力で動作する場合、最大出力電力を制限するのが有利である。従って、周波数インバータは、最大出力電力について制限を有するべきである。
【００３４】
図３は、低い出力電圧では非常に高い電流で開始し、高い出力電圧では非常に低い電流で終わる一定の出力電力を表わすライン（ＶＩ＝２０００）を示す。この特性はスイッチ回路の出力特性と類似していることが、後に示されることになる。これもまた有利な特性である。モータトルクは電流に正比例し、従ってモータは、一定の出力電力で動作させられた場合には、低速でより多くのトルクを生成することができる。これは、しばしば、例えば重量列車の起動用といった実際のモータ駆動機構において利点となる。
【００３５】
電気モータは、「４象限」で動作することができなければならない。このことはすなわち、電気モータが両方の回転方向で動作でき、両方向でトルクを生成できる、ということを意味している。また、スイッチ回路も図４に示すように４象限で動作できなくてはならない。以下の記述では最初の象限（右上の象限）のみが示されているが、スイッチ回路は出力電圧および出力電流の正負符号に関して完全に対称であり、他の三つの象限は、第１の象限の鏡像である。
【００３６】
以下の説明は、論理的設計プロセスについての例として役立つように意図されている。考慮すべき個々のパラメータおよび要因が数多く存在することから、１つの「最良」の解決法を定義づけすることは可能でない。システム設計者であれば、全て本発明の範囲内で、異なる組合せまたは選択を行うことが可能である。
【００３７】
スイッチ回路のパワーコンポーネントは、全システムの主要コストを占めている。従って、設計には、システムコストを最小限におさえるべく全てのパワーコンポーネントが効率良く使用されなくてはならない。スイッチ回路には３種類のパワーコンポーネント、すなわち、ダイオードを伴うスイッチトランジスタ、フィルタインダクタおよびフィルタコンデンサ、が存在する。一般的には、スイッチトランジスタが、システムの最も主要な部分であり、これが設計の残りの部分を決定づける。
【００３８】
パワートランジスタの選択から設計を開始することが合理的である。２つの主要な候補（今日）は、ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）とＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）である。ＭＯＳＦＥＴは、標準的にＩＧＢＴのものよりも１０倍高い（例えば２０ｋＨｚ対２００ｋＨｚ）有用な周波数範囲をもつ。一方、ＩＧＢＴは、同等のＭＯＳＦＥＴよりも小型でかつ安価である。高い電力については、唯一の現実的な選択はＩＧＢＴであり、以下では、ＩＧＢＴの解決法について記述されている。当然のことながら、同じ設計原則は、その他のパラメータを伴うものの、ＭＯＳＦＥＴの解決法にもあてはまることになる。
【００３９】
モータ制御のための２つの主要なパラメータは、出力電圧および電流である。最大出力電圧は、主として利用可能なＤＣリンク電圧によって左右される。モータのサイズは、スイッチ回路により供給される最大電流を規定する。従って、設計全体は、必要とされるモータ電圧Ｕおよびモータ電流Ｉに基づいていなければならない。
【００４０】
図２は、スイッチ回路内のインダクタが、のこぎり歯状の電流波形をフィルタコンデンサまで送出することを示す。その他のパラメータ全てが与えられた場合、全スイッチサイクルのための切換え時間を計算することが可能である。
【００４１】
図２は、正の電流パルスを示す。
【００４２】
インダクタの両端間電圧は、時間Ｔ１の間（Ｖ−Ｕ）である（上側トランジスタはＯＮである）。
【００４３】
電流はゼロからＩRefまで上昇する。
【００４４】
インダクタ内の抵抗電圧降下を無視するならば、時間Ｔ１を計算することが可能である。
【００４５】
【数１】
2004531196.tif 000003
【００４６】
インダクタの両端間電圧は、時間Ｔ２の間（−Ｖ−Ｕ）である（下側フリーホイールダイオードは導通している）。電流は時間Ｔ２中、ＩRefからゼロまで減少する。時間Ｔ２を計算することが可能である。
【００４７】
【数２】
2004531196.tif 000004
【００４８】
（Ｔ１＋Ｔ２）の逆数からスイッチ周波数ｆが得られる。
【００４９】
【数３】
2004531196.tif 000005
【００５０】
先行技術によるスイッチ回路は、標準的に２０ｋＨｚから２００ｋＨｚまでの周波数範囲内で動作する。この周波数範囲を実質的に低減させることが本発明の目的である。最後の式を書き直すと、スイッチ周波数が与えられた場合に電流ＩRefをいかに計算できるかがわかる。
【００５１】
【数４】
2004531196.tif 000006
【００５２】
実際の回路には、最大スイッチ周波数および最小スイッチ周波数の選択のための異なる基準が存在する。低いスイッチ周波数は大きいフィルタコンポーネントを必要とし、これらのコンポーネントのコストおよびサイズを考慮しなくてはならない。これが最小スイッチ周波数を規定する。実用回路では、１０ｋＨｚが最小スイッチ周波数として良い選択でありうる。
【００５３】
スイッチトランジスタは通常、最大スイッチ周波数を規定する。スイッチ回路内のスイッチトランジスタのソフト・ターンオンのおかげで、トランジスタは、従来のハード切換え回路に比べ高いスイッチ周波数で動作できる。例えば、最近のＩＧＢＴを伴うスイッチ回路について現実的な最大スイッチ周波数は、２０ｋＨｚでありうる。この例から、最大および最小周波数の間の２：１という比率が得られる。
【００５４】
スイッチ回路が例えば高速モータを制御する高い周波数の信号で使用される場合、１０ｋＨｚよりも高い最小スイッチ周波数を使用することが必要であるかもしれない。経験則では、出力正弦波の１つの全周期について少なくとも２０のサンプルが存在することになると言われている。
【００５５】
最大スイッチ周波数の制限によって、低損失でインダクタを設計することがより容易になる。インダクタのコア内の損失は、動作周波数と共に非常に急速に増加する。周波数が下がれば、より安価なコア材料またはより高い飽和磁束をもつ材料を選択することが可能になる。
【００５６】
図５は、正規化された出力電圧Ｕを水平軸とし、正規化された出力電流Ｉを垂直軸とするダイヤグラムの形で、スイッチ回路についての動作領域を示す。上述の式に従った固定スイッチ周波数が、該ダイヤグラム内でラインを画定している。最大スイッチ周波数について１本のライン、および最小スイッチ周波数について１本のラインが引かれたならば、これら２本のラインの間の領域は、そのスイッチ回路についての有用な動作領域を表わす。例では、１０ｋＨｚと２０ｋＨｚのスイッチ周波数を表わす２本のラインを示す。斜線の施された領域は、有用な動作領域である。
【００５７】
明らかに、このような動作範囲には重大な制限がある。出力電圧が低い場合低い出力電流を得ることは不可能であり、また出力電圧が高い場合に高い出力電流を得ることは不可能である。本発明の目的は、並列接続された回路を用いてスイッチ回路の有用な範囲を増大させることにある。
【００５８】
図６は、スイッチ回路の４つのグループについての全動作範囲例を示す。個々のスイッチ回路は同一であると想定され、各スイッチ回路、同じインダクタ値Ｌを有する。数字「ｎ」は、各グループ内の並列接続された回路の数を表わす。全てのグループは、１０〜２０ｋＨｚの同じ周波数範囲内で動作する。定格トルクでのモータ電流を１００％と定義すると、ゼロ出力電圧での最大出力電流は２００％となる。ダイヤグラムは、ＤＣリンク電圧の最高７０％までの出力電圧について、１００％の電流を得ることができるということを示している。残念なことに、１００％の電圧まで１００％の電流を得ることは不可能であるが、これは、低出力電圧で２００％の電流を得る可能性によって補償される。このことはすなわち、モータが２００％の起動トルクを有することができるということを意味し、これはしばしば大きな利点である。出力電圧は制限されるものの、モータの動作範囲もまた、弱め界磁によりさらに高い速度まで拡大可能である。
【００５９】
異なるスイッチ回路グループの動作範囲は、相互に重なり合うことなく正確に組合わせられる。可能な電流比は、追加の回路を用いて８倍拡大された。単一のスイッチ回路であれば、同じ電流範囲を得るのに、２：１ではなく１６：１のスイッチ周波数比を必要とするであろう。
【００６０】
図６では、公称電流の１２．５％から２５％の間の電流範囲およびインダクタンスＬをもつ１つのモジュール（ｎ＝１）からの低電流で始まっている。第２のモジュールグループ（ｎ＝２）は、合計等価インダクタンスＬ／２および最大電流５０％を有する。第３のモジュールグループ（ｎ＝４）は、合計等価インダクタンスＬ／４および最大電流１００％を有する。第４のモジュールグループ（ｎ＝８）は、合計等価インダクタンスＬ／８および最大電流２００％を有する。
【００６１】
図６中の例は、周波数限界１０ｋＨｚと２０ｋＨｚについて行われたものである。しかしながら、現実には、絶対的な周波数限界は全く存在しない。少なくとも一時的により低い周波数を使用することも可能であると考えられ、この可能性は、より高い出力電流を得るために高い出力電圧で用いることができる。図６の破線は、５ｋＨｚまで下げて動作させた場合での８つのユニットからの出力を表わす。斜線領域は、拡張された出力範囲を表わす。出力電圧Ｕが高い場合にのみ、追加の低周波数を使用すべきである。そうでなければ、トランジスタとインダクタとの両方にとって過度に電流が高くなる。
【００６２】
電流Ｉが低い場合、過度に高いトランジスタ損失を作り出すことなしに、スイッチ周波数を増大させることが可能であるべきである。図６は、低電流領域内の拡張された動作範囲を示す。斜線領域は、スイッチ周波数が２０ｋＨｚから４０ｋＨｚまで倍増させられた場合の拡張された範囲を表わしている。
【００６３】
先行技術によるスイッチ回路は、共通の出力端を伴ってかつ、各回路が図１に従って個別に制御されている状態で、並列動作するように接続できる。このような場合には、該スイッチ回路は同期化されないであろう。しかしながら、回路がわずかに異なる周波数で動作した場合に発生しうる出力での「うなり」効果または副高調波周波数を回避するためには、回路を同期化することが有利であろう。
【００６４】
先行技術によるスイッチ回路は、実際の動作条件によって左右される可変スイッチ周波数をもって自己発振する。このスイッチサイクル内でのトランジスタのターンオンは、回路自身により、まさにその瞬時に生成される。従って、外部信号によりトランジスタのターンオンを制御しようと試みるべきではない。しかしながら、外部信号によりトランジスタのターンオフを制御することは、それが従来の「ハード」ターンオフであることから、可能である。この可能性は、本発明において使用されている。
【００６５】
図７は、２つのスイッチ回路を同期化する好ましい構成および方法を示す。電流比較器１０は、上側スイッチ回路内のインダクタ電流により制御される。それは、トランジスタのターンオフ信号Ｐ１を生成する。上側および下側スイッチ回路は両方共この信号によって制御される。しかしながら、各スイッチ回路は独自の電圧比較器１１をもち、各電圧比較器は独自の回路からの電圧信号（Ｅ１およびＥ２）によって制御される。こうして、インダクタ電流がゼロのときに、トランジスタの臨界ターンオンがまさに正しい瞬間に行われるように保証される。２つの回路内のインダクタ電流は、インダクタが同じインダクタンス値を有する場合にほぼ等価となる。
【００６６】
図７の上側スイッチ回路は、「マスター」回路と称し、下側スイッチ回路は「スレーブ」回路と称する。
【００６７】
実際には、マスターおよびスレーブの両方のスイッチ回路の全てが、各々独自の電流比較器１０および電圧比較器１１をもつ同一のモジュールである。スレーブ回路の電流比較器１０は使用されないだけで、図示しない。以下で論述するように、必要であれば、またはより等しい負荷の分担のために、制御信号を変更することにより、スレーブ回路は、マスター回路の機能を引受けることができ、逆も可能である。
【００６８】
図７中の２つの同期化されたスイッチ回路からの三角波インダクタ電流は、フィルタコンデンサ５および６の両端間にある電圧リプルを生成することになる。スレーブ回路からの電流最大値が、マスター回路からの２つの電流最大値の間のちょうど半分のところに来るような形で、２つの電流間に位相シフトを作り上げることがきわめて有利であると思われる。かかる位相シフトは、電流比較器１０からスレーブ回路までのストップパルスが１８０度の位相遅延を得た場合に、容易に作り出すことができる。（マスター回路内の１回の完全なスイッチサイクルは３６０度とする）。かかる位相シフトの場合、コンデンサに到達する電流リプルは、少なくとも２分の１に低減される。丁度のリプル低減は、実際の動作条件により左右される。もっとも有利な動作点において、リプルは、完全に低減される。いずれの場合でも、リプル周波数は倍増される。従って、コンデンサの両端間電圧リプルは、少なくとも４分の１に低減される。換言すると、ある電圧リプルが規定された場合に、上記位相シフトのおかげで、より小さく安価なコンデンサを使用することが可能である。
【００６９】
電圧リプルの低減は、数多くのスイッチ回路が並列接続されている場合、さらに良くなる。図６は、８並列のスイッチ回路を有する例を示す。図８は、１つのマスター回路および７つのスレーブ回路を有するようなグループの中で、８つの異なる位相シフトされたストップパルスをいかに生成すべきかを示す。上方のタイムチャートは、マスター回路内の電流比較器１０からの出力Ｐ１を示す。パルスＰ１は、他のパルスに対する基準である。スレーブ回路を１つしかもたない図７に従ったシステムにおいては、スレーブ回路のためにストップパルスＰ５（１８０度の位相シフト）を使用すべきである。３つのスレーブ回路をもつシステム内では、９０度の位相シフトで均等に分配したストップパルスＰ３，Ｐ５およびＰ７を使用すべきである。
【００７０】
このような多数の位相シフトされたインダクタ電流が出力コンデンサに対しほぼリプルなしの電流を作り出すことになるということは明白である。このことは、並列接続のもつ主たる利点であり、かつ並列接続された回路を多数使用する主たる理由である。フィルタコンデンサの合計キャパシタンス値は、同じ合計電流について単一の回路に比べはるかに小さいものとすることができる。全てのフィルタコンデンサが、低減された数のスイッチ回路が動作状態にある場合でも、つねに出力に接続されているということに留意すべきである。
【００７１】
図９は、マスター回路から生じるパルスＰ１との関係において、位相シフトされたパルスＰ２〜Ｐ８をいかに生成できるかについての例を示す。マスター回路内の電流比較器１０からのターンオフパルスＰ１は、ＸＯＲゲート１４（排他的ＯＲ）に接続されている。別の「極性信号」は、電流基準値ＩRefの正負符号に応じて「１」または「０」の論理値を有する。この信号は、極性が変わるとき信号Ｐ１を逆転させる目的でＸＯＲゲート１４の第２の入力に接続される。このおかげで、ＸＯＲゲートからの出力信号は、電流極性とは無関係に、意図された目的のためにつねに適正なものとなる。標準的に１００倍以上という最大スイッチ周波数よりもはるかに高いクロック周波数が「シンクロナイザ」１５および「カウンタ」１６に印加される。カウンタ１６は、連続的に動作し、クロックパルスを計数する。
【００７２】
シンクロナイザ１５は、パルスＰ１をクロックパルスに同期化する。図１０は、かかるシンクロナイザの適切な回路を示す。その適切な回路とは、デジタルシステムから周知である「one-and-only-one（単発）」回路である。それは、外界の指令に応答した出力として丁度１つのクロック間隔を与える。標準的ＣＭＯＳ回路４０１３での２つのフリップフロップが直列に接続されている。外界の指令は、この例では正のエッジＰ０として示す。その指令は、図８からの反転信号Ｐ１でありうる。これは第１のフリップフロップをセットする。第１のフリップフロップは、外界信号の到着とクロックのエッジ部との間の時間差を吸収する。第２のフリップフロップは、１クロック幅の出力パルスを生成し、第１段をリセットする。回路が外界指令によりトリガーされる毎に、それは、単発のクロック間隔パルスを出力として生成する。
【００７３】
シンクロナイザからの出力パルスは、バッファ１７およびカウンタ１６に至る。パルスの立ち上りは、バッファ１７に対し直ちに「格納」の指令を与え、バッファはカウンタからの計数値Ｄを格納する。パルスの立ち下りは、カウンタをゼロにリセットする。カウンタは、次のクロックパルスについて、ただし今度はゼロから、計数を続ける。従って、カウンタはいかなるクロックパルスも失うことなしに、リセットパルスの全ての立ち下りの間の時間を計数することになる。かくして、完全なスイッチサイクルの時間が測定され、それは、格納された計数器の値Ｄによって表わされる。
【００７４】
図９は、バッファ１７内の格納された値Ｄが１／８Ｄから７／８Ｄまでの７つの異なるデジタルデータ値を生成する「デコーダ」１８までいかにして至るかを示す。かかる値の各々は、デコードされた値をカウンタからの実際の値と比較する各「比較」ユニット１９に至る。比較ユニット１９は、２つの値が等しいときに出力パルスを与える。結果は、図８に示すように、７つの位相シフトされたパルスＰ２〜Ｐ８である。比較ユニット１９は、例えば５マイクロセカンドといった適切な長さのパルスを与える「パルス整形器」を含み得る。
【００７５】
マスター回路は、連続的に動作するものと想定する。また、図９のシステムも連続的に動作する。このことはすなわち、マスター回路内の全てのスイッチ回路が測定されることを意味する。計算回路は、ほぼ瞬時に反応し、全てのスレーブ回路内のスイッチ回路を制御することになるストップパルスＰ２〜Ｐ８を生成する。従って、マスター回路内の全てのスイッチサイクルの後にはすぐ、スレーブ回路からの位相シフトされたスイッチサイクルが続くことになる。全てのスイッチサイクルは、マスター回路内の最も最近のスイッチサイクルに関係づけられることになる。計算プロセスによるから、余分な時間遅延は全く存在しない。
【００７６】
図６は、実際の出力電圧および出力電流に応じて、異なる構成の中で８個の個別スイッチ回路がいかに動作できるかを示す。図１１は、電圧および電流の関数として、異なるスイッチ回路を選択する方法の例を示す。「メモリ」２２は、メモリアドレス用の８本の入力ラインおよびメモリコンテンツ用の１６本の出力ラインを有する。アドレスライン上の全てのデータワードは、１６本の出力ピンについて予め計算された値でプログラミングされたメモリセルに対し、アドレスを与える。１６の出力ピンは、８つの異なるスイッチ回路内のスイッチトランジスタを選択制御するために使用される。
【００７７】
例えば、４つのアドレスラインが、２進で表示した負の最大値から正の最大値までの実際の出力電圧を表わし、残りの４つのアドレスラインが同じく負の最大値から正の最大値までの実際の出力電流を表わすものとする。これは、１６×１６＝２５６要素のマトリクスを与える。かかる要素は各々、この動作点における各スイッチ回路の最適な組合せを定める。
【００７８】
システム全体が動作中である場合、電圧および電流は変化し、この変化により、スイッチ回路を選択制御するメモリセルに与えるアドレスが変わる。セル間における不確実性および不要な遷移を回避するため、メモリ２２に与えるアドレスを生成するときにはある種のヒステリシス効果が存在すべきである。
【００７９】
図１２は、１つのマスター回路および３つのスレーブ回路を有する例を示す。マスター回路は、電流基準値ＩRefによって制御され、スレーブ回路は、図９の回路からのパルスＰ２〜Ｐ８および図１１からの制御信号±Ｓ１〜Ｓ８によって制御される。基準電流がゼロであるかまたはゼロに近いときには、マスター回路のみが動作状態にされるべきである。ストップパルスＰ３，Ｐ５およびＰ７は、上側と下側トランジスタとの両方に対して正しい形態を有することになり、その結果、これらのパルスについてはいかなるインバータ１２も必要でない。
【００８０】
上述の例は、１０ｋＨｚ〜２０ｋＨｚの周波数範囲に基づいたものであった。
【００８１】
２：１という周波数範囲を有する必要はないが、それには実用上の利点がある。より多くのユニットを並列接続することによって、各段階において出力電力を倍増させることが容易である。しかしながら、周波数範囲は、例えば３：１または４：１といった異なるものでありうる。並列接続されたモジュールの数を低減させるために、異なる出力電力のモジュールを構築することも可能である。かかる標準モジュールの範囲を、異なる応用のために組合わせることが可能である。ＩＧＢＴの代わりにＭＯＳＦＥＴが使用される場合、最適な周波数範囲はさらに一層大きくてよい。当然のことながら、例えば低電流についてはＭＯＳＦＥＴ，高電流についてはＩＧＢＴといったように、同じモジュールグループ内でＭＯＳＦＥＴおよびＩＧＢＴとスイッチ回路とを組合わせることが可能である。
【００８２】
図６は、最適化のもう１つの可能性を示している。高出力電圧を得るためには、並列に８個のスイッチ回路を備えるグループを有することが必要となろうが、低出力電圧で２００％の出力電流を得るためにはおそらく必要でないだろう。このような場合、８ユニットのグループと等価であるが、例えば１００％というように電流容量が制限された特殊ユニットを、設計することができる。コンポーネントのサイズおよびコストはさらに低いものとなる。また、出力電圧が高いときのみに動作させるように、Ｌが小さくて電流容量も制限されている１つのスレーブユニットを設計することが可能となろう。
【００８３】
図６によると、定格電流の１２．５％未満に電流を制御することはできない。現実には、この問題は先行技術によって解決される。電流が非常に低い場合、スイッチ回路は、動作モードを自動的に変更しまたインダクタ電流の正および負の値を切換える。そうすると、このＡＣ電流の平均値は、ＤＣオフセットを持つことになる。このＤＣオフセットは所要電流値を表わす。
【００８４】
並列接続で数多くの同一のスイッチ回路が使用される場合、ある電流レベルのために使用されるのがいつも同じユニットであるべきはない。等しく負荷を分担すべく全ての回路が等しく使用されるように、巡回する動作順序とすることが可能である。ただし、「マスター」回路としてつねに動作する１つの回路を有することが最も実用的であると思われる。
【００８５】
〔制御上の考慮事項〕
以下では、上記スイッチ回路にとっての主たる応用であるモータ制御に関して特に論述する。
【００８６】
電気回路は、「電圧制御」および「電流制御」できる。制御システムが電圧源（例えばコンデンサ）から給電される場合、通常それは電圧制御システムである。制御システムが電流源（例えばインダクタ）から給電される場合、それは通常電流制御システムである。このことは、「真の」電圧制御および「真の」電流制御としてそれぞれ表現することができる。しかしながら、フィードバックループを用いて、電圧制御システムを電流制御システムに変換することは可能である。また、電流制御システムを電圧制御システムに変換することも可能である。
【００８７】
モータ制御システムは、上述の制御方法の全てを使用することができ、この差を理解することが重要である。ＡＣモータの制御のための大半の最近の周波数インバータは、電圧制御で動作する。周波数インバータは、モータ位相毎に１つのトランジスタブリッジを有する出力段を備える。トランジスタブリッジは、「ＤＣリンク」（コンデンサ）から固定ＤＣ電圧の供給を受ける。モータへの出力電圧は、電圧パルスの平均値が意図されたモータ制御電圧となるように、「パルス幅変調」される。
【００８８】
古い型の周波数インバータ、特にサイリスタ技術に基づいた周波数インバータは、電流制御を用いていた。ＤＣリンクはインダクタであり、ＤＣリンク電流はサイリスタスイッチにより異なるモータ位相に向けられた。
【００８９】
最近の周波数インダクタは電圧制御で動作するが、電流フィードバックループを用いて、電圧制御を電流制御に変換するというのが一般的な実践方法である。これを行うことには非常に良い理由がある。電流制御のおかげで、モータ電流を正確に制御することが可能である。このことはそれ自体、モータトルクを正確に制御し、明確な電流限界によって、過負荷からモータおよびインバータを保護することを可能にする。この技術は、全てのタイプのモータ制御システムで使用でき、その制御は、固定子座標ならびに「界磁座標」内で行うことができる。（「界磁指向制御」（Ｆｉｅｌｄ  ｏｒｉｅｎｔｅｄ  ｃｏｎｔｒｏｌ）はＡＣモータのための最近の制御システムである）。
【００９０】
先行技術によるスイッチ回路は、基本的に電流制御システムである。出力インダクタは、明確な電流によって「充電され」、これはその後、負荷へ送出される。インダクタ電流は、内部フィードバックループによって制御される。このループは、基準信号ＩRefによって制御される。電流制御システムは、スイッチ技術に基づいており、従って、それをサンプリングされたシステム（ｓａｍｐｌｅｄ  ｓｙｓｔｅｍ）として記述し制御することができる。しかしながら、サンプリング周波数が外部制御ループの帯域幅と比べて高い場合、それを連続するシステム（ｃｏｎｔｉｎｕｏｕｓ  ｓｙｓｔｅｍ）として近似することもできる。上記制御信号ＩRefは、連続信号またはサンプリング信号であり得る。
【００９１】
制御信号ＩRefを用いてモータを制御する電流源として、スイッチ回路の内部コアを使用することが可能である。別の可能性は、電圧制御フィードバックループを用いて、スイッチ回路を電圧制御システムに変換することにある。このとき電圧制御システムは、パルス幅変調を備えた最近の周波数インバータ内での電圧制御システムと等価になる。かかる電圧制御フィードバックループは、先行技術によるスイッチ回路として記述されている。
【００９２】
マスター回路は、制御信号ＩRefを用いて出力電流を制御する。マスター回路の電流利得は一定である。しかしながら、より多くのスイッチ回路がマスター回路と並列接続される場合、スイッチ回路の全グループからの電流利得は増大することになる。従って、利得定数を調整することが必要となる。これは、スイッチ回路を制御する外部制御ループ内で行うのが適切である。
【００９３】
パワーエレクトロニクスにおける最近の傾向は、予め計算された増分磁束変化（ｉｎｃｒｅｍｅｎｔａｌ  ｆｌｕｘ  ｃｈａｎｇｅ）によりモータを制御することである。磁束を電圧と時間の積（ボルト−秒）として記述することができ、これが、電流制御でなく電圧制御が好まれる理由である。電圧制御フィードバックループを、連続アナログシステムとしてかまたはサンプリングデジタルシステムとして、設計することができる。最近のデジタルシステムは、かかる目的にとって十分高速である。
【００９４】
〔安定性の考慮事項〕
本発明の目的は、マスター回路と同期して動作する並列接続されたスレーブ回路を用いて、スイッチ回路の有用な範囲を拡張することにある。しかしながら、マスター回路とスレーブ回路との間には重要な差が存在する。マスター回路は、全ての動作条件において安定した閉ループ制御システムとして設計される。マスター回路からのパルスは、スレーブ回路を制御するが、スレーブシステム内には全くフィードバックが存在しない。従って、全てのスレーブ回路は、開ループ制御システムである。このような理由から、スレーブ回路の安定性を分析することが必要である。１つのかかる回路について検討すれば、その結果は、全てのスレーブ回路について個々に適用可能である。
【００９５】
図１３は、スレーブ回路内の完全な１スイッチサイクルを示している。時間間隔Ｔ１およびＴ２は図２のものと同じである。これらは、実線で示された理想的スイッチサイクルを表わしている。スレーブ回路内の実際の電流は、破線で示されている。新しい時間間隔Ｔ１は、時間誤差ｔ1を伴って、スレーブ回路内で過度に早く開始する。該時間誤差は、ΔＩという振幅誤差をもって過度に高いピーク電流を結果としてもたらす。最終的に、振幅誤差は、次のスイッチサイクルの始めにおいて新しい時間誤差ｔ2を結果としてもたらす。以下の式を用いて、時間誤差ｔ1とｔ2の関係を計算することが可能である。
【００９６】
【数５】
2004531196.tif 000007
【００９７】
該時間誤差が理想タイミング点のあたりで「振動する」点に留意すべきである。１つのスイッチ回路が過度に早く（ｔ1）開始した場合、次のスイッチ回路は過度に遅く（ｔ2）開始することになり、その逆も成り立つ。
【００９８】
これは全く問題がない。重要なのは、時間誤差が、スイッチサイクル後に増加するか減少するかを知ることである。その答えは、ｔ2とｔ1との間の商を示す上記の式から得られる。時間誤差は、電圧Ｕが正である場合に減少し、電圧Ｕが負である場合に増大することになる。この例では、電流Ｉは正であり、従って、正の電圧Ｕは、スイッチ回路が「モータリング」モードで動作する、すなわちそれが負荷に対し電力を送出していることを教える。負の電圧Ｕは、回路が負荷から電力を受取る、すなわち、それが再生モードで動作していることを教える。この場合、誤差は増大し、その結果回路は不安定にある。
【００９９】
電圧Ｕがゼロであるとき、回路は、一定の時間誤差ｔ1＝ｔ2で「振動する」ことになる。
【０１００】
モータ制御システムは、再生モードで動作できなくてはならず、従って全てのスレーブ回路は、フィードバック信号によって安定化される必要がある。図１４は、図１３から拡大した一部分を示す。この図は、ストップパルスが通常のストップパルスよりも早く到着した場合に、元のタイミング誤差ｔ1を排除することが可能であろうということを示している。最適な時間調整は、図に示されているようにΔｔとなる。スレーブ回路の下降勾配は、理想的なスイッチ回路と同じ勾配に従うことになり、次のタイミング誤差はゼロとなる。
【０１０１】
幸いなことに、最適な時間調整Δｔを計算することが可能である。まず第１に時間誤差ｔ1が定義される。その後、２つの異なる式を用いて電流誤差ΔＩが表わされ、これらの式から、時間調整Δｔが得られる。
【０１０２】
【数６】
2004531196.tif 000008
【０１０３】
最後のスイッチサイクルの実際の長さが過度に短い（図１３にあるように）場合、調整されたストップパルスはより早く到着するはずであることが、図１４から結論付けられる。類似の分析から、最後のスイッチサイクルが過度に長い場合、調整されたストップパルスはより遅く到着するはずであることが分かる。
【０１０４】
図９に従って、スレーブ回路について予め計算された遅延時間に対する補正として、時間調整を行うことは容易である。時間調整Δｔは、元の遅延時間から差引かれることになる。Δｔの計算は、例えばデジタルプロセッサによって行うことができる。全ての必要な変数（ｔ1，ＥおよびＵ）が利用可能であるかまたは測定によって利用可能にすることができる。
【０１０５】
上記の調整は、タイミング誤差の「デッド−ビート」（ｄｅａｄ−ｂｅａｔ）制御として記述することができる。誤差全体は、単一の段階で処理される。当然のことながら、全てのスレーブ回路は、個々の計算および補償を備えていなくてはならない。
【０１０６】
安定化システムは、スレーブ回路が動作状態にある限り連続して動作することになる。通常、時間誤差は、非常に小さく保たれるが、理論的には、システムは、大きい誤差も含め、あらゆる誤差を処理することができる。１つの大きい誤差は、スレーブ回路が非動作状態から動作状態へと状態を変えた場合に発生し得る。スレーブ回路内の最初のパルスは、１つのスイッチトランジスタがターンオンした時点で開始する。これが、図１３に従って、第１の期間Ｔ１を開始させる。この期間の長さは不定である。この最初のパルスを同期化する必要がある。
【０１０７】
図１５は、スタートパルス用の同期化回路の例を示す。回路は連続して動作し、図９中のストップパルスＰ２〜Ｐ８の１つによってトリガーされる。図１５は、トランジスタ＋Ｓ４および−Ｓ４を有する対応するスレーブ回路についてのストップパルスＰ４を示している。全てのスレーブ回路は独自の同期化回路を必要とする。
【０１０８】
カウンタ２３は、連続的に動作し、クロックパルスを計数する。それはストップパルスＰ４により規則的にゼロにリセットされる。別のカウンタ（図示せず）が、マスター回路内で最後の期間Ｔ２の長さを計数した。比較器２４は、Ｔ２の値とカウンタ２３からの出力とを比較する。それは、２つの入力値が等しいとき、正の出力パルスＤＳ（遅延ストップ）を与える。パルスＤＳは、従来のＤ型フリップフロップ２５（例えばＣＭＯＳ４０１３）のクロック入力に至る。トランジスタＳ４についてのターンオン信号は、フリップフロップ２５のデータ入力に印加される。クロックパルスは、フリップフロップ２５の出力Ｑをデータ入力と同じ値にセットする。結果は、まさにその瞬間にトランジスタをターンオンすることになる、同期化されたターンオン信号Ｓ４である。同期化された信号Ｓ４は、データ入力Ｓ４がハイであり続ける限り、ハイであり続ける。Ｓ４はいつでもロウになることができるが、スレーブ回路のターンオフを同期化する必要は全くない。そのターンオフの時間は、重大ではない。
【０１０９】
〔結論〕
スイッチ回路は、あらゆる種類の電気モータを含めた全ての種類の負荷に対して使用することができる。
【０１１０】
出力電圧および電流に関するスイッチ回路の出力特性が、モータ駆動機構に十分適合したものであると結論付けることができる。きわめて往々にして、モータは、低速において、高い起動トルクおよび高い加速を有することが求められる。全速度範囲に亘って、一定の出力電力で動作することは利点である。なぜなら、それが電力線またはバッテリのいずれであれ、電源にとって有利であるからである。電気自動車および電車が、かかる駆動機構の好例である。また、電気モータが、弱め界磁領域（ｆｉｅｌｄ−ｗｅａｋｅｎｉｎｇ  ｒｅｇｉｏｎ）内で一定の出力電力で動作するということにも留意すべきである。
【０１１１】
最近のパワーエレクトロニクスは、「デジタル」になる傾向を有している。全ての出力パルスは、デジタル計算され、応答は次のパルス内で直ちに測定され補正される。本発明は、この可能性を利用し、これは、同じような旧来の制御システムにおいて不可能であった高い柔軟性と精度を提供する。
【０１１２】
信号回路のコストは、特に高い電力レベルが制御される場合には、電力回路に比べ非常に低いものである。個々のスレーブ回路全てについて別々のＤＳＰ（デジタル信号プロセッサ）を使用することも非現実的ではない。これは、設計においてほぼ無限の自由度を提供する。
【０１１３】
ある実用的および経済的考慮事項は、設計に影響を及ぼす。同じモジュールの場合、開発コストは削減される。さらに多数生産可能な同一のパワーモジュールを実現することも利点でありうる。これは、生産コストの低下という結果をもたらすことになる。
【０１１４】
最近の電子式電力回路に対しては多くの必要条件があるが、なかでもそれは信頼性のあるものでなくてはならない。通常の実践から、わずかなコンポーネントしか備えないシステムは、数多くのコンポーネントを備えるシステムよりもさらに信頼性が高い、と言われている。本発明は、数多くの並列電力回路を備えたシステムを結果としてもたらす。これは、本発明に基づく特定のスイッチプロセスによる論理的結果である。しかしながら、特定のスイッチプロセスの結果、切換えストレスは小さくなる。こうして信頼性は改善され、かくして、より多数のコンポーネントが補償される。並列接続されたさらに小型のユニットの別の利点は、システム設計者が、非常に高い電力用よりも中低の電力用の適切なコンポーネントのより多い選択肢を有するという点にある。
【０１１５】
非常に高い電力に対しては、数多くの並列モジュールを有することは明らかに利点である。適切なコンポーネントが欠如しているから、非常に高い電力用のモジュールを実現することは不可能である。
【０１１６】
当該記述では、最近のパワーコンポーネントについての標準的な値が採用されている。つねに本発明の範囲内で将来においてより新しく優れたパワーコンポーネントがより高い周波数で動作でき、これにより、はるかに大きい設計上の自由度を提供することになるということを期待することができる。
【図面の簡単な説明】
【０１１７】
【図１】先行技術によるスイッチ回路の回路図である。
【図２】図１に従った回路内で得られる正の出力電流についての２つの典型的スイッチサイクルを示す図である。
【図３】理想の動作範囲を示す図である。
【図４】電流および電圧の４つの象限を示す図である。
【図５】標準的なスイッチ回路についての動作領域を示す図である。
【図６】本発明によるスイッチ回路の４グループについての全動作範囲を示す図である。
【図７】本発明による２つのスイッチ回路を同期化するための構成の回路図である。
【図８】８つの異なる位相シフトされたストップパルスを示す図である。
【図９】本発明による位相シフトされたパルスを生成するための構成の回路図である。
【図１０】パルスＰ１をクロックパルスに同期化するための同期化回路の回路図および対応するタイムチャートである。
【図１１】制御信号を転送するため電圧および電流値によりアドレス指定されたメモリ回路のブロック図である。
【図１２】本発明による１つのマスター回路と３つのスレーブ回路を有する多段スイッチ回路の回路図である。
【図１３】スレーブ回路内のスイッチサイクルを示す図である。
【図１４】図１３の一部分の拡大図である。
【図１５】スタートパルス用の同期化回路の回路図および対応するタイムチャートである。
【図３】
2004531196.tif 000010
【図５】
2004531196.tif 000011
【図８】
2004531196.tif 000012
【図９】
2004531196.tif 000013
【図１０】
2004531196.tif 000014
【図１１】
2004531196.tif 000015
【図１５】
2004531196.tif 000016
【国際公開パンフレット】
2004531196.tif 000017
2004531196.tif 000018
2004531196.tif 000019
2004531196.tif 000020
2004531196.tif 000021
2004531196.tif 000022
2004531196.tif 000023
2004531196.tif 000024
2004531196.tif 000025
2004531196.tif 000026
2004531196.tif 000027
2004531196.tif 000028
2004531196.tif 000029
2004531196.tif 000030
2004531196.tif 000031
2004531196.tif 000032
2004531196.tif 000033
2004531196.tif 000034
2004531196.tif 000035
2004531196.tif 000036
2004531196.tif 000037
2004531196.tif 000038
2004531196.tif 000039
2004531196.tif 000040
2004531196.tif 000041
2004531196.tif 000042
2004531196.tif 000043
2004531196.tif 000044
2004531196.tif 000045
2004531196.tif 000046
2004531196.tif 000047
2004531196.tif 000048
2004531196.tif 000049
2004531196.tif 000050
2004531196.tif 000051
2004531196.tif 000052
2004531196.tif 000053
【手続補正書】
【提出日】平成15年7月17日(2003.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ブリッジ回路内の一対のスイッチ切換え部およびブリッジ回路の中心と負荷との間に接続されたＬＣフィルタを各々含んでなる電源段と、各前記電源段のために設けられる制御段であってここでは前記スイッチ切換え部が特殊スイッチシーケンスをもって制御され、該特殊スイッチシーケンスにおいては、ターンオフパルスが外部に生成可能であると共にフィルタインダクタ内の電流が実質的にゼロのときにターンオンパルスが生成されるような該ターンオンパルスを、各前記電源段の内部の論理部によって形成し、かくしてスイッチ周波数が出力電圧と出力電流とに依存して変化するようにした制御段と、を含んでなり、負荷（７）に対して電力を供給するための電源回路において、少なくとも２つの前記電源段が、前記負荷への共通出力に並列接続されており、前記電源段は共通マスター制御ユニットによって同期化されており、前記電源回路は、必要とされる出力電力特性に応答して所定数の電源段を有効化すると共に残りの前記電源段を無効化可能なユニットをさらに含むことを特徴とする電源回路。
【請求項２】
マスター制御ユニットが、外部信号（ＩRef）に対する応答として全ての電源段に対しターンオフパルスを生成するための制御論理と共に動作するように構成され、かつ、１つの電源段のＬＣフィルタのインダクタの電流が予め定められた値に達したとき、前記１つの電源段はマスター電源段として動作し、一方、残りの電源段はスレーブ電源段として動作することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記電源段は所定数のグループに割当てられ、ここに異なるグループは異なる数の電源段を含み、前記グループは異なる出力電力範囲で動作するように構成されていることを特徴とする請求項１または２に記載の電源回路。
【請求項４】
連続するグループ内の電源段の数は等比級数（１，２，４…）にて設定され、従って、各さらなるグループはより高い出力電力範囲で動作するように設計されることを特徴とする請求項３に記載の電源回路。
【請求項５】
前記電源段の組合せの選択が、予め計算されたメモリテーブルを用いて行われることを特徴とする請求項３または４に記載の電源回路。
【請求項６】
前記メモリテーブルは、所望の電流および電圧値を表わす入力データを受信し、前記所定数の電源段の有効化を制御するための制御信号（±ｓi）を送出するように構成されていることを特徴とする請求項５に記載の電源回路。
【請求項７】
その給電特性に関して全ての前記電源段が同一であることを特徴とする請求項３〜６のいずれか一項に記載の電源回路。
【請求項８】
前記マスター制御ユニットへの前記外部信号（ＩRef）が、前記の有効化された電源段の数に応じてスケーリングされることを特徴とする請求項７に記載の電源回路。
【請求項９】
前記電源段の前記割当てはグループ間でシフトするように構成され、かくしてマスター電源段としての動作を含めたそれぞれのグループ内での動作タスクが、各前記電源段の間で巡回させられていることを特徴とする請求項７また８に記載の電源回路。
【請求項１０】
前記マスター制御ユニットからそれぞれの前記電源段への前記ターンオフパルスが位相シフトされることを特徴とする請求項２〜９のいずれか一項に記載の電源回路。
【請求項１１】
前記の位相シフトが前記マスター制御ユニット内の合計パルス時間に基づいて作られ、該合計パルス時間は、前記の有効化された電源段の数に対応する整数でもって、さらに短いパルス時間へと分割されることを特徴とする請求項１０に記載の電源回路。
【請求項１２】
制御パルス（ｐi）を前記電源段に送出するための位相シフトユニットを有することを特徴とし、該位相シフトユニットは、クロック入力と、スイッチサイクルを表わす入力パルスをクロックに同期化するためのシンクロナイザと、スイッチサイクル中におけるクロックパルスの数を計数するためのカウンタと、スイッチサイクルの終了時に当該計数値を格納するためのバッファと、各前記電源段に適合した値に該計数値をデコードするためのデコーダと、を含んでなる請求項１１に記載の電源回路。
【請求項１３】
各前記スレーブ電源段が、それぞれのスレーブ電源段への制御パルス（ｐi）のタイミング誤差を補正するための同期化ユニットを含んでなり、該同期化ユニットは、位相シフト遅延時間から補正項（Δt）を減算することを特徴とする請求項１２に記載の電源回路。
【請求項１４】
前記補正項（Δt）が下式
【数１】
2004531196.tif 000054
に従って計算され、式中、
ｔ1は、前記マスター電源段内のＯｎ時間（Ｔ１）とそれぞれの前記スレーブ電源段内のＯｎ時間（Ｔ２）との間の時間差であり、
Ｅは、前記ブリッジ回路の電圧であり、
Ｕは出力電圧である、
ことを特徴とする請求項１３に記載の電源回路。
【請求項１５】
各前記スレーブ電源段が、前記マスター回路内で測定され新しい電源段の最初のターンオンとの関係における該マスター回路内のトランジスタスイッチのＯＦＦ時間を表わす遅延時間（Ｔ２）だけ前記制御信号（±ｓi）を遅延させるための同期化回路（２３，２４，２５）を含んでなることを特徴とする請求項６〜１４のいずれか一項に記載の電源回路。
【国際調査報告】
2004531196.tif 000055
2004531196.tif 000056
2004531196.tif 000057