(57)【要約】チャンネル復号器により復号されたデータをプロセッサーで負荷を減少しつつ伝送するための出力バッファ制御装置及び方法を提供する。本発明の装置は、順方向パケットデータ制御チャンネルに受信された情報を用いてパケットデータチャンネルに受信されたパケットデータを復号し、復号されたデータのバッファ情報を出力する高速ターボ復号器と、パケットデータを受信して貯蔵するバッファと、復号器から復号されたデータの情報及びバッファ情報を受信し、受信されたデータ情報及びバッファ情報を用いてバッファに貯蔵されたデータを読み取るための割り込み信号及び読み取りアドレスを発生する出力バッファ制御器と、出力バッファ制御器から割り込み信号を受信したときに受信された読み取りアドレスによって出力バッファに貯蔵されたデータを読み取るプロセッサーと、を含む。
2006515972.tif 000002
【特許請求の範囲】
【請求項１】
移動通信システムでパケットデータを受信して復号し、該復号されたパケットデータを上位階層に伝達するための端末装置であって、
前記パケットデータを復号するターボ復号器と、
前記復号されたパケットデータを貯蔵し、読み取り要求時にデータを出力するバッファと、
前記復号器から復号完了信号を受信し、前記バッファに貯蔵されたデータの読み取りのための割り込み信号及び読み取りアドレスを発生するバッファ制御器と、
前記バッファ制御器から割り込み信号を受信したときに、前記受信された読み取りアドレスによって前記バッファに貯蔵されたデータを読み取るプロセッサーと、
を含むことを特徴とする装置。
【請求項２】
前記バッファは、復号されたデータを貯蔵するために二重化され、前記二重化された各バッファは一定サイズを有する数個の領域に分けて復号されたデータを前記区分された領域に貯蔵すること
を特徴とする請求項１記載の装置。
【請求項３】
前記読み取りアドレスは、前記復号されたデータが貯蔵された前記バッファの領域情報とアドレス情報を含むこと
を特徴とする請求項2記載の装置。
【請求項４】
前記バッファ制御器は、
前記受信器のシステムタイム信号を受信し、前記システムタイム信号から決定された１スロットの遅延応答方式により、前記二重化されたバッファのうちの一つを選択し、前記選択されたバッファの所定ページを決定するページバッファ選択器と、
前記システムタイム信号と復号クロックを受信し、一つのスロット内で任意に設定可能な停止位置信号を発生する停止位置選択器と、
前記受信器のシステムタイムによってクリアされ、前記パケットデータのターボ復号活性化信号によるフラグを出力するフラグ発生器と、
前記フラグ発生器の信号、前記停止位置選択器の出力信号、及びターボ復号活性化信号を受信し、前記２スロットの遅延応答方式により前記二重化されたバッファのうちの一つを選択するバッファ選択器と、
前記２スロットの遅延応答方式により前記選択されたバッファのページを選択するページ選択器と、
前記ページバッファ選択器からの信号、前記バッファ選択器及び前記ページ選択器からの信号、及び前記二重化されたバッファから受信されるバッファ状態信号を受信して割り込み信号を発生する割り込み制御器と、
を含むことを特徴とする請求項１記載の装置。
【請求項５】
前記バッファ制御器は、物理階層に位置するＨＡＲＱ制御器の内部に含まれること
を特徴とする請求項1記載の装置。
【請求項６】
前記復号されたデータ情報は、前記復号されたデータの誤り情報、前記復号器の状態情報、及び復号完了情報のうち少なくとも一つを含むこと
を特徴とする請求項１記載の装置。
【請求項７】
前記バッファ制御器は、システムタイム信号を受信してＡＣＫ/ＮＡＣＫ遅延応答方式を決定し、前記決定された遅延応答方式により前記バッファの二重化されたバッファのうちの一つを選択すること
を特徴とする請求項１記載の装置。
【請求項８】
前記バッファ制御器は、前記バッファに復号されたデータの有無を決定し、復号されたデータがない場合に前記割り込みを発生しないこと
を特徴とする請求項１記載の装置。
【請求項９】
前記出力バッファ制御器は、少なくとも２個以上のパケットデータの復号完了信号を受信したときに、前記読み取りのための割り込み信号及び読み取りアドレスを発生すること
を特徴とする請求項１記載の装置。
【請求項１０】
前記バッファ制御器は、５ｍｓｅｃごとに前記割り込み信号を発生すること
を特徴とする請求項１記載の装置。
【請求項１１】
前記バッファ制御器は、プロセッサーの負荷程度により割り込み信号を発生すること
を特徴とする請求項１記載の装置。
【請求項１２】
前記ターボ復号器は、復号が完了すると、前記復号されたデータと、前記復号されたデータを記録するバッファアドレス信号とを前記バッファに提供すること
を特徴とする請求項１記載の装置。
【請求項１３】
前記パケットデータを受信して復号する復号器を備える端末装置で、前記復号されたデータを上位階層に伝達するための方法であって、
前記復号器から復号されたデータを受信する段階と、
予め定められた時間が経過した場合に、前記復号されたデータを上位階層に伝達するための割り込み信号及びバッファ読み取りアドレスを発生する段階と、
前記割り込み信号及びバッファ読み取りアドレスに基づいて、前記バッファから前記上位階層に復号されたデータを伝送する段階と、
を含むことを特徴とする方法。
【請求項１４】
前記割り込み信号及びバッファ読み取りアドレスを発生する段階は、
システムタイム信号を受信し、該受信されたシステムタイム信号によってＡＣＫ/ＮＡＣＫ遅延応答方式を決定する段階と、
前記決定された遅延応答方式により前記二重化されたバッファのうちいずれか一つを選択する段階と、
を含むことを特徴とする請求項１３記載の方法。
【請求項１５】
前記復号器で前記高速パケットデータの復号を完了した後に、復号完了信号を受信する段階をさらに含むこと
を特徴とする請求項１３記載の方法。
【請求項１６】
前記復号されたデータ情報は、前記復号されたデータの誤り情報、前記復号器の状態情報、及び復号完了情報のうち少なくとも一つを含むこと
を特徴とする請求項１３記載の方法。
【請求項１７】
前記予め定められた時間が５ｍｓｅｃであること
を特徴とする請求項１３記載の方法。
【請求項１８】
前記予め定められた時間で、前記バッファに復号されたデータが存在しないときに、前記割り込み信号と前記データ読み取り情報は発生しないこと
を特徴とする請求項１３記載の方法。
【請求項１９】
前記パケットデータを受信して復号する復号器を備える端末装置で、前記復号されたデータを上位階層に伝達するための方法であって、
前記復号器から復号されたデータを受信する段階と、
前記復号器でデータが予め定められた個数だけ復号され、前記出力バッファに貯蔵される場合に、前記復号されたデータを上位階層に伝達するための割り込み信号及びバッファ読み取りアドレスを発生する段階と、
前記割り込み信号及びバッファ読み取りアドレスに基づいて前記上位階層に復号されたデータを伝送する段階と、
を含むことを特徴とする方法。
【請求項２０】
前記バッファ情報は、前記復号されたデータが貯蔵される前記バッファの領域情報とアドレス情報とを含むこと
を特徴とする請求項１９記載の方法。
【請求項２１】
予め定められた時間内に前記パケットデータチャンネルを通じてパケットデータが受信されない場合に、割り込み信号を発生しないこと
を特徴とする請求項１９記載の方法。
【請求項２２】
前記予め定められた時間が５ｍｓｅｃであること
を特徴とする請求項２１記載の方法。
【請求項２３】
前記予め定められた個数は、少なくとも２以上であること
を特徴とする請求項１９記載の方法。
【請求項２４】
移動通信システムで高速パケットデータを受信して復号し、前記復号されたパケットデータを上位階層に伝達するための端末装置であって、
基地局の送信器から無線（ＲＦ）信号の高速符号化パケットを受信するアンテナと、
前記アンテナから受信されたＲＦ信号の高速パケットを基底帯域に変換する無線部と、
前記無線部から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換部と、
前記デジタル信号に変換された高速パケットデータを復号するターボ復号器と、
前記復号されたパケットデータを貯蔵し、読み取り要求時にパケットデータを出力するバッファと、
前記ターボ復号器から復号されたデータを受信し、前記バッファに貯蔵されたデータの読み取りのための割り込み信号及び読み取りアドレスを発生するバッファ制御器と、
前記 バッファ制御器から割り込み信号を受信したときに前記受信された読み取りアドレスにより前記バッファに貯蔵されたデータを読み取るプロセッサーと、
を含むことを特徴とする装置。
【請求項２５】
前記アナログ/デジタル変換部から信号を受信し、前記信号を制御信号と高速パケットデータに分離して出力する基底帯域インターフェースと、
前記基底帯域インターフェースから出力される高速パケットデータを復号化前に臨時に貯蔵する入力バッファと、
をさらに含むことを特徴とする請求項２４記載の装置。
【請求項２６】
高速パケットデータを伝送する移動通信システムの端末機で、前記高速パケットデータを受信して復号し、前記復号されたパケットデータを上位階層に伝達するための方法であって、
基地局の送信器から送信されるＲＦ信号の高速符号化パケットを受信する段階と、
前記受信されたＲＦ信号の高速符号化パケットを基底帯域に変換する段階と、
前記基底帯域でアナログ信号をデジタル信号に変換する段階と、
前記デジタル信号に変換された高速符号化パケットデータを復号し、前記パケットデータを貯蔵する段階と、
少なくとも２回以上の復号が完了すると、前記貯蔵されたデータを読み取るための割り込み信号及び読み取りアドレスを発生する段階と、
前記割り込み信号に応答して前記読み取りアドレスに貯蔵された前記復号データを読み取る段階と、
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動通信システムにおけるバッファの制御装置及び方法に関するもので、特に、複合再伝送(Ｈｙｂｒｉｄ  Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  Ｒｅｑｕｅｓｔ：以下、“ＨＡＲＱ”とする)方式を使用する移動通信システムを使用したバッファの制御装置及び方法に関するものである。
【背景技術】
【０００２】
、移動通信システムは使用者に移動しながら円滑な通話を提供するために開発された。移動通信システムが発展するにつれて、より多いデータを使用者に伝達するための方法の研究が継続してすすまれている。また、移動通信システムは、既にアナログ方式からデジタル方式に切り替えがなされた状態である。したがって、デジタル方式を使用することで、移動通信システムは、使用者に多量のデータをより高速に伝達することができる。
【０００３】
一般に、デジタル移動通信システムのようにチャンネル状態の変化が激しく、かつ他の種類のサービストラフィックチャンネルが共存する特徴を有するチャンネルでは、高速データ伝送を必要とする場合に伝送効率、すなわち伝送処理率(ｔｒａｎｓｍｉｓｓｉｏｎ  ｔｈｒｏｕｇｈｐｕｔghput)を増加させるためにＨＡＲＱ方式を使用する。特に、高速データ伝送サービスの商用化が実現されるに伴い、既存の固定符号率誤り訂正符号を使用する複合再伝送方式で、可変符号率誤り訂正符号を使用するＨＡＲＱ方式を效率的にシステムに適用する技術に関する分析と研究が活発に進められている。このような高速伝送用のチャンネル構造のために、変調方式として、一般的なＢＰＳＫ(Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ)又はＱＰＳＫ(Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ)以外に８-ＰＳＫ(８-ａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ)、１６-ＱＡＭ(１６-ａｒｙ  Ｑｕｓｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ)のような高次変調方式(ｈｉｇｈ  ｌｅｖｅｌ  ｍｏｄｕｌａｔｉｏｎ)を使用する方式も共に考慮されている。
【０００４】
現在、３ＧＰＰ２(Ｔｈｉｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ)同期方式のＣＤＭＡ２０００(Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ２０００)の新たな伝送規格であるＣＤＭＡ２０００  １ｘＥＶ-ＤＶシステムは、準補完ターボ符号(Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｔｕｒｂｏ  Ｃｏｄｅｓ：ＱＣＴＣ)を使用する符号方式を標準規格として採択した。この準補完ターボ符号は、高速データのＨＡＲＱ方式のための符号方式で可変符号率を提供し、ＨＡＲＱによるソフト結合(soft combining)性能の向上をもたらす特徴を有する。上記した１ｘＥＶ-ＤＶシステムにおいて、パケットデータ送受信は物理階層のＨＡＲＱ又は高速ＨＡＲＱ動作によって遂行される。これを、図１及び図２を参照して詳細に説明する。
【０００５】
図１は、従来方式によりＡＲＱ処理のための上位階層と物理階層との関係を示すブロック構成図である。図１を参照すれば、物理階層(ｐｈｙｓｉｃａｌ  ｌａｙｅｒ)１１０は、無線チャンネルを通じて受信されたデータを復号(decode)し、復号されたフレームデータを提供する。物理階層１１０は、この復号されたフレームデータを上位階層であるＭＡＣ階層１２０に伝達する。ＭＡＣ階層１２０は、物理階層１１０から受信された復号されたフレームデータがＭｕｘＰＤＵ(Ｐｒｏｔｏｃｌ  Ｄａｔａ  Ｕｎｉｔ)の誤りを有するか否かを決定する。誤りが発生すると、ＭＡＣ階層１２０は欠陥データを再伝送する。しかしながら、誤りが発生しないと、ＭＡＣ階層１２０は、新たなフレームを伝送する。このような処理がＭＡＣ階層１２０で遂行される場合に、物理階層で復号されたデータが上位階層に伝達されなければならないため、ＡＲＱ処理速度が減少するという問題があった。また、高速のデータ処理を遂行しなければならないため、ＭＡＣ階層１２０の負荷が増加するという問題があった。そのため、上位階層で遂行される動作が物理階層で遂行される方法が提案された。この方法は、物理階層、すなわちハードウェアでの動作がソフトウェアでの動作と同一の方式で遂行される構造を提供する。したがって、図１の動作の一部を物理階層に適用すると、図２に示すように、物理階層でＡＲＱ動作の一部を処理するための構造が提案される。
【０００６】
図２は、改善された構造の高速(ｐｈｙｓｉｃａｌ)ＨＡＲＱ処理のための上位階層と物理階層との関係を示すブロック構成図である。以下に、図２を参照して、改善された構造の高速ＨＡＲＱ処理のための物理階層と上位階層との関係を説明する。図２の構造は、図１の構造が物理階層で遂行されるように適用する場合に予想される構成図である。この構造は、今まで実際に提案されたことがないことを注目すべきである。言い換えれば、図２の構造は、最近提案された方法を適用することによって予期されることに注目すべきである。この構造は、実際には実現されず、また、下記の詳細な説明の部分で後述する動作について何の論議も行われていない。
【０００７】
図２において、高速ＡＲＱ応答と処理のために、ＭＡＣ階層２３０で遂行されるＡＲＱ動作の一部を物理階層又はその中間階層で遂行するように構成する。すなわち、物理階層２００は、図１と同一の動作を遂行する基本物理階層２１０と、ＨＡＲＱ制御器２２０とを有する。ＨＡＲＱ制御器２２０は、従来のＭＡＣ階層で遂行された動作の一部を遂行する。したがって、ＨＡＲＱ制御器２２０は、構造的に物理階層に含まれ、動作的にはＭＡＣ階層２３０の動作の一部を遂行する。物理階層でデータ再伝送に対する判断を遂行するため、同一のデータに対する処理時間が短縮される。
【０００８】
また、上位階層におけるＮＡＫ伝送は、同一のデータに対するソフト結合を遂行することができない。その理由は、物理階層がそれぞれのシンボルに対するソフト結合値(soft combined value)を維持可能である。しかしながら、物理階層からＭＡＣ階層に伝達されるデータシンボルは、すべて２進値(ｂｉｎａｒｙ  ｖａｌｕｅ：０又は１)で表示されるため、再伝送によってシンボルが反復されても、反復されるシンボルをソフト結合する方法がない。唯一の方法は、２進値を有するシンボルを０又は１の数を求めて、これらを相互比較して優れたシンボルを決定する多数決定(ｍａｊｏｒｉｔｙ  ｖｏｔｉｎｇ)方式によって選択する方法である。しかしながら、この方法も要求される演算量のため、上位階層ではほとんど使用されない。一方、物理階層におけるＮＡＫ伝送は、同一の符号化パケット(ｅｎｃｏｄｅｒ  ｐａｃｋｅｔ)に関する符号シンボルをソフト結合可能にし、効率的なチャンネル資源の使用が可能である。したがって、ＨＡＲＱ制御器２２０は、ＭＡＣ階層の多重副階層(Ｍｕｌｔｉｐｌｅｘｉｎｇ  ｓｕｂｌａｙｅｒ)２３０の下に設けることが望ましい。すなわち、物理階層で機能を遂行するようにするのが望ましい。
【０００９】
このような構造は、従来のＲＬＰ(Ｒａｄｉｏ  Ｌｉｎｋ  Ｐｒｏｔｏｃｏｌ)に基づいて動作するＡＲＱ制御方式に比べて、その処理速度が速くなる。これを、既存の方式と対比して説明する。図１の従来方式において、ＮＡＫ信号は、一つのパケット伝送から受信され、それによる再伝送パケットが伝送される時点まで最小２００ｍｓｅｃ程度の全体経路遅延(ｒｏｕｎｄ  ｔｒｉｐ  ｄｅｌａｙ)が発生する。その反面、図２のような方式を適用すると、ＨＡＲＱは、数msec程度の非常に短い全体経路遅延のみが発生する。したがって、ＡＭＣ(Ａｄａｐｔｉｖｅ  Ｍｏｄｕｌａｔｉｏｎ  ＆  Ｃｏｄｉｎｇ)を実現するのに非常に良い構造を有する。
【００１０】
図１及び図２の上位階層と物理階層の構造を有するＨＡＲＱを実質的に作動するためには、再伝送要求(すなわち、受信器から伝達されるＮＡＫ)による送信器の再伝送プロトコル(ｐｒｏｔｏｃｏｌ)が必要である。このために、３ＧＰＰ２のＣＤＭＡ２０００ １ｘ ＥＶ-ＤＶシステムは、パケットデータ伝送においてＡＡＩＲ(Ａｓｙｎｃｈｒｏｎｏｕｓ  ａｎｄ  Ａｄａｐｔｉｖｅ  Ｉｎｃｒｅｍｅｎｔ  Ｒｅｄｕｎｄａｎｃｙ)方式を使用する。その内容を簡単に説明すると、下記のようである。
【００１１】
基地局は、順方向チャンネルの品質に応じて該当移動局(ｍｏｂｉｌｅ  ｓｔａｔｉｏｎ)にパケット伝送を非同期方式(ａｓｙｎｃｈｒｏｎｏｕｓ)で遂行する。このとき、伝送されるパケットの変調方式と符号率は、チャンネル状態によって適応的に適用する。また、初期伝送に失敗したパケットは再伝送され、再伝送の際に、初期伝送と異なる符号シンボルパターンが伝送されることができる。このようなＡＡＩＲ再伝送方式は、再伝送回数の増加によるパケットデータのＳＮＲを増加させ、符号率の減少によるコーディング利得(ｃｏｄｉｎｇ  ｇａｉｎ)を増加させ、それにより、パケットデータの送受信性能を向上させる。
【００１２】
１ｘＥＶ-ＤＶでの順方向パケットデータの伝送に使用されるチャンネルは、ペイロードトラヒック(ｐａｙｌｏａｄ  ｔｒａｆｆｉｃ)のためのＦ-ＰＤＣＨ(Ｆｏｒｗａｒｄ  Ｐａｃｋｅｔ  Ｄａｔａ  Ｃｈａｎｎｅｌ)と、このＦ-ＰＤＣＨを制御する制御チャンネルのＦ-ＰＤＣＣＨとを含む。Ｆ-ＰＤＣＨは、伝送データブロックの符号化パケット(Ｅｎｃｏｄｅｒ  Ｐａｃｋｅｔ：ＥＰ)を伝送するチャンネルであって、同時に２つの移動局にＴＤＭ/ＣＤＭ方式でそれぞれの符号化パケットを伝送するために、最大２チャンネルまで使用される。符号化パケットは、ターボ符号器によって符号化され、符号化されたシンボルの一部は、ＱＣＴＣシンボルセレクション(ｓｙｍｂｏｌ  ｓｅｌｅｃｔｉｏｎ)によって相互に異なるＩＲ(Ｉｎｃｒｅｍｅｎｔ  Ｒｅｄｕｎｄａｎｃｙ)パターンを有するサブパケットとして選択される。サブパケットは、初期伝送と再伝送の伝送単位であり、それぞれの伝送時に、サブパケットのＩＲパターンはＳＰＩＤ(Ｓｕｂｐａｃｋｅｔ  Ｉｄｅｎｔｉｆｉｅｒ)によって区分される。サブパケットの変調方式(ＱＰＳＫ、８ＰＳＫ、又は１６ＱＡＭ)と伝送スロット長(１、２、又は４スロット)は、移動局から伝送される順方向チャンネル品質情報と基地局の資源(Ｆ-ＰＤＣＨに割り当てられるウォルシュコードの個数とパワー)によって決定される。
【００１３】
Ｆ-ＰＤＣＨの復調及び復号に関連した情報は、制御チャンネルのＦ-ＰＤＣＣＨを通じてＦ-ＰＤＣＨと共に同一のスロット区間で他の直交チャンネルを通じて多重化されて伝送される。Ｆ-ＰＤＣＣＨに含まれた情報は、移動局が物理階層のＨＡＲＱ動作を遂行するのに非常に重要な情報であって、次のような事項が必要である。
【００１４】
１) 数十〜数百msごとにＦ-ＰＤＣＨに使用可能な断片化された(ｆｒａｇｍｅｎｔｅｄ)ウォルシュコード情報
２) ＭＡＣ_ＩＤ：Ｆ-ＰＤＣＨが割り当てられた移動局のＭＡＣ_ＩＤ
３) ＡＣＩＤ：４個のＡＲＱチャンネルを区分するためのＩＤ(ＡＲＱ ｃｈａｎｎｅｌ  ＩＤ)
４) ＳＰＩＤ：サブパケットのＩＲパターンを区分するためのＩＤ
【００１５】
５)ＥＰ_ＮＥＷ：同一のＡＲＱチャンネルで連続する２個の符号化パケットを区分するための情報
６) ＥＰ_ＳＩＺＥ：符号化パケットのビットサイズ
７)ＬＷＣＩ(Ｌａｓｔ  Ｗａｌｓｈ  Ｃｏｄｅ  Ｉｎｄｅｘ)：Ｆ-ＰＤＣＨに使用されたウォルシュコードに関する情報
【００１６】
一方、移動局におけるパケットデータの受信は、Ｆ-ＰＤＣＣＨの復号から遂行される。移動局は、Ｆ-ＰＤＣＣＨをまず復号して自分のパケットが伝送されているか否かを判断し、自分のパケットが伝送されていると判断された場合に、移動局はＦ-ＰＤＣＨに対して復調及び復号を遂行する。現在受信したサブパケットが以前に受信された符号化パケットに対して再伝送されたものであると、以前に受信して貯蔵している符号化パケットの符号シンボルとコード結合(ｃｏｄｅ  ｃｏｍｂｉｎｉｎｇ)して復号する。復号が成功すると、移動局は、逆方向ＡＣＫ/ＮＡＫ伝送チャンネル(Ｒ-ＡＣＫＣＨ)を通じてＡＣＫ信号を伝送する。したがって、基地局が次の符号化パケットを伝送するようにする。もし、復号が成功しない場合に、移動局は、ＮＡＫ信号を伝送して基地局が同一の符号化パケットに対する再伝送をするように要求する。
【００１７】
このような一つの符号化パケットに関して物理階層ＨＡＲＱ動作が遂行される単位は、“ＡＲＱチャンネル”と呼ばれる。ＣＤＭＡ２０００ １ｘＥＶ-ＤＶでは、最大４個のＡＲＱチャンネルが同時に動作可能である。これを、“Ｎ＝４高速ＨＡＲＱチャンネル”と呼ぶ。 
【００１８】
１ｘＥＶ-ＤＶ標準では、移動局がパケット受信動作を処理し、ＡＣＫ/ＮＡＫを伝送するのに必要なＡＣＫ/ＮＡＫ遅延と同時に作動可能なＡＲＱチャンネル数を移動局が基地局に通報し、これを端末の実施課題(implementation issue)としている。したがって、移動局で支援するＡＣＫ/ＮＡＫ遅延は１スロット(＝１．２５ｍｓｅｃ)又は２スロット(＝２．５ｍｓｅｃ)が可能で、ＡＲＱチャンネルの数は２、３、又は４チャンネルが可能である。図３及び図４を参照して、ＡＣＫ/ＮＡＫ遅延とＡＲＱチャンネルの数による動作を説明する。
【００１９】
図３は、移動通信システムにおいて、ＨＡＲＱにおいてＡＣＫ/ＮＡＫ遅延が１スロットの場合に基地局と移動局との間のタイミング図である。図４は、移動通信システムにおいて、ＨＡＲＱにおいてＡＣＫ/ＮＡＫ遅延が２スロットの場合の基地局と移動局との間のタイミング図である。
【００２０】
図３及び図４で、移動局Ａに順方向パケットデータチャンネル(Ｆ-ＰＤＣＨ)が割り当てられた場合を仮定して説明する。そして、基地局(ＢＳ)と移動局(ＭＳ)共に、所定の時点で０番目から順次にタイムスロットにインデックスを与えて説明を容易にした。また、図３及び図４で、Ａ(ｘ，ｙ)は、下記のような意味を有する。斜線部分は、移動局Ａに送信するデータを意味する。また、“ｘ”はＡＲＱチャンネルを意味し、“ｙ”は同一の符号化パケットに対するＩＲパターンを区分するためのものである。これに基づいて、図３にＡＣＫ/ＮＡＫ遅延が１スロットの場合を説明する。
【００２１】
図３を参照すると、基地局からのデータは、０番目のスロットで移動局Ａに伝送される。すると、移動局Ａは、同一のスロットでパケットデータを受信する。図３及び図４において、基地局と移動局は、絶対時間に基づいて移動局と基地局との間の伝送遅延が発生するため、スロットのスタート位置が相互に異なる。このとき、基地局は、順方向パケットデータ制御チャンネル(Ｆ-ＰＤＣＣＨ)と順方向パケットデータチャンネル(Ｆ-ＰＤＣＨ)を通じて、パケットデータとパケットデータ制御信号を、それぞれ伝送する。すると、移動局は、一つのスロットの処理時間の間に、このデータの誤り有無を検査した後に、基地局にＡＣＫ又はＮＡＫを送信する。“処理時間”とは、受信されたパケットデータに対して一つのスロットで復調及び復号を遂行し、その結果を次のスロットに逆方向チャンネル(Ｒ-ＡＣＫＣＨ)を通じて伝送するために必要とされる時間を意味する。図３では、ＮＡＫを伝送する例を説明する。すると、基地局は、３番目のスロットでＮＡＫを受信し、４番目のスロットで誤りが発生したデータの再伝送のためのスケジューリングを遂行する。そして、スケジューリングにより、以後に同一の符号化パケットに対して異なるパターンのデータを伝送する。
【００２２】
次に、図４を参照して、ＡＣＫ/ＮＡＫ遅延が２スロットの場合について説明する。図４において、基地局から移動局Ａに伝送したデータのうちの第１のデータに誤りが発生した場合を仮定し、１番目に伝送されるパケットデータに焦点をあてて説明する。基地局は、遅延時間が２スロットなので、移動局Ａに伝送するパケットデータを順次に第０のスロット、第１のスロット、及び第２のスロットで継続してデータを伝送する。移動局は、第１のスロットから第２のスロットで第０のスロットでの送信データの誤りを検査(check)し、第２のスロットから第３のスロットで第１のスロットでの送信データの誤りを検査し、第３のスロットから第４のスロットで第２のスロットでの送信データの誤りを検査する。したがって、第０のスロットで受信されたデータに対するＡＣＫ/ＮＡＫの伝送は、第３のスロットで遂行され、第１のスロットで受信されたデータに対するＡＣＫ/ＮＡＫの伝送は、第４のスロットで遂行され、第２のスロットで受信されたデータに対するＡＣＫ/ＮＡＫの伝送は、第５のスロットで遂行される。基地局は、第４のスロットで、第０のスロットで送信したパケットデータに対してＮＡＫを受信すると、次のスロットで、第０のスロットで送信した符号化パケットに対して再伝送を遂行する。このとき、再伝送されるパケットデータは、以前に送信した符号化パケットと同一のパケットであるが、ＩＲパターンの異なるパケットデータとなる。
【００２３】
図３及び図４からわかるように、移動局は、受信したパケットに対してＡＣＫ又はＮＡＫを１スロット又は２スロット以後に必ず伝送すべき同期(ｓｙｎｃｈｒｏｎｏｕｓ)ＡＣＫ/ＮＡＫ伝送を遂行する。基地局は、同一のＡＲＱチャンネルに対して移動局によって以前に伝送されたパケットに対するＡＣＫ/ＮＡＫを受信した後に、いずれのスロットでもパケット伝送が遂行可能な非同期伝送を遂行する。
【００２４】
また、図３及び図４には、それぞれ１チャンネルと４チャンネルのＡＲＱ動作が遂行されることを示す。図３の１チャンネルのＡＲＱ動作において、一つの移動局に対するデータ伝送が基地局資源の一部のみを用いることによって、該当移動局のパケットデータ伝送率が低くなる。一方、図４の４チャンネルのＡＲＱ動作において、基地局のすべての資源を一つの移動局が使用可能になることによって、該当移動局は最大のパケットデータ伝送率が得られるようになる。
【００２５】
図４に示すように、パケットＡ(０，０)，Ａ(１，１)，Ａ(２，０)を受信すると、受信器はこれらパケットをソフト結合して復号し、或いは受信されたパケットをそのまま復号する。受信器は、復号されたデータに対して誤りが発生するか否かを確認するためのＣＲＣ(Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ)を遂行し、そのＣＲＣ結果により逆方向チャンネルを通じてＡＣＫ/ＮＡＫを伝送する。このような動作は、１．２５ｍｓｅｃごとに遂行可能である。
【００２６】
しかしながら、１ｘＥＶ-ＤＶのような高速データサービスシステムにおいて、受信されたパケットを復号し、これをホスト(又はＣＰＵ)に伝送する出力バッファとホストとの間の構造が、また重要な設計要因となる。その理由は、現在までの技術とは異なって、１ｘＥＶ-ＤＶのような高速データサービスシステムの場合に、伝送フレームの一種であるパケットの伝送時間が１．２５ｍｓｅｃ程度で非常に短い反面、一つのパケットに含まれるビットの数は、数千ビットに大きく増加するためである。これは、一つのパケットを復号するために要求されるチャンネル復号時間が非常に増加することを意味する。したがって、受信器に割り当てられた処理時間中にデータ伝送に割り当てることができる時間が相対的に急激に減少することを意味する。また、再伝送による順序の不一致のため、成功的に受信した誤りのない伝送パケットでも復号時間の差によって連続性が損なわれる。すなわち、受信されたパケットが連続性のなしに不連続的でありえる。
【００２７】
一般に、現在までの中/低速データシステムはチャンネル復号器でターボ復号器又はビタビ復号器(ｖｉｔｅｒｂｉ  ｄｅｃｏｄｅｒ)のような種類の復号器を使用する。このようなシステムで、復号器からホストにデータを伝送するために単一出力バッファ又は二重出力バッファを使用する。しかしながら、１ｘＥＶ-ＤＶシステムのように高速のデータサービスが主要サービスとなり、それによって既存の出力バッファ構造は下記のような問題点を有する。下記の問題が解決できない場合に、既存の処理能力を有したホストが大部分の処理能力をデータ伝送のみに割り当てられるべきである。したがって、ホストが、他の周辺ブロックと上位プロトコル処理などを遂行できない。そして、このような問題を解決するために非常に高速のホストを採用すると、データ伝送以外に他の機能を遂行するための不必要な電力消費のような問題が発生する。現在のシステムで高速データサービスを処理しようとする場合に発生可能な問題点について、具体的に説明する。
【００２８】
(１)現在、大部分のシステムは、チャンネル復号器がホストにデータを伝送するときに、チャンネル復号器からホストへのデータ伝送は、チャンネル復号器によって制御される。したがって、チャンネル復号器は、復号完了時にホストにデータ伝送のための割り込みを送信するように設計される。低速データを処理するシステムの場合に、データを貯蔵するバッファは単一バッファ構造を有する。また、復号のために与えられた全体処理時間中に一部をデータ伝送のための時間として割り当て、この期間中にすべてのデータの伝送を完了する。しかしながら、データの速度が増加し、これに比例して復号時間が増加するようになる。したがって、単一バッファで復号に与えられた全体処理時間のうちの一部を利用してデータを伝送するような構造は、もはや使用が不可能であるという問題があった。
【００２９】
(２)低速システム又はこの低速システムより速いデータ処理が要求されるシステムでは、上述した問題を解決するために二重バッファ構造(ｄｏｕｂｌｅ  ｂｕｆｆｅｒ  ｓｔｒｕｃｔｕｒｅ)を使用する。二重バッファ構造は、２個のバッファを交互に読み取り/書き込みモードに指定することによって、復号時間とデータ伝送時間を拡張する方法を提供する。この方法は、データ伝送のための割り込みが発生する間隔が相対的に長い。したがって、ホストの立場から見ると、この方法は、一回の割り込みによって多くのデータが伝送される場合に効率的である。しかしながら、高速データサービスを支援する１ｘＥＶ-ＤＶシステムにおいて、大部分の復号フレームは非常に短い時間を有する反面、該当復号フレームに含まれるビットの数は非常に大きく増加する特徴を有する。したがって、このような方法を使用しても、ホストの立場ではあまりにも頻繁に発生される割り込みによって、過度なデータ伝送処理の負担が加重されてホストが固有の任務を遂行できないかもしれない。
【００３０】
(３)加えて、高速データサービスを支援する１ｘＥＶ-ＤＶシステムは、チャンネル復号器を含んで受信器の処理負担を減少させるために可変処理時間モードを使用する。１ｘＥＶ-ＤＶシステムの場合は、可変処理時間モードをＡＣＫ_ＤＥＬＡＹを用いて区分し、端末は、ＡＣＫ_ＤＥＬＡＹの値により１スロット(１．２５ｍｓｅｃ)又は２スロット(２．５ｍｓｅｃ)の処理時間が割り当てられることができる。このような条件で、受信器の出力バッファ構造も処理時間モードにより可変的に動作する構造を有することが効率的である。しかしながら、既存のシステムは、一つの固定処理時間モードのみを使用するため、ＡＣＫ_ＤＥＬＡＹにより適応的に使用できないという問題があった。
【００３１】
(４)また、現在のシステムの大部分は、回路モードサービスを支援するチャンネルを使用する。したがって、現在のシステムは物理階層ＨＡＲＱを支援せず、受信器で再伝送によるソフト結合を使用しない。つまり、チャンネル復号器によって復号された復号フレームのＩＤは必要としない。しかしながら、１ｘＥＶ-ＤＶのような高速データサービスシステムは純粋なパケットモードを支援する。したがって、各パケットの受信時間と復号完了時間が、該当パケットの伝送順序と一致しない可能性がある。このような問題を解決するためには、これを区別するための装置が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【００３２】
したがって、本発明の目的は、高速データサービスシステムでチャンネル復号器により復号されたデータをプロセッサーで負荷を減少しつつ伝送するための出力バッファ制御装置及び方法を提供することにある。
本発明の他の目的は、高速データサービスシステムで、チャンネル復号器の復号時間を確保することができる出力バッファ制御装置及び方法を提供することにある。
本発明の目的は、高速データサービスシステムで応答遅延時間ＡＣＫ_ＤＥＬＡＹ_ＴＩＭＥに拘らず、チャンネル復号されたデータをプロセッサーに伝達することができる出力バッファ制御装置及び方法を提供することにある。
【００３３】
また、本発明の目的は、高速データサービスシステムでＨＡＲＱに基づいて再伝送パケットデータの不連続性によって間違った誤り検出を防止することができる出力バッファ制御装置及び方法を提供することにある。
本発明の他の目的は、高速データサービスシステムで受信されたパケットデータに対する高速応答が可能である出力バッファ制御装置及び方法を提供することにある。
【課題を解決するための手段】
【００３４】
上記した目的を達成するために、本発明は、順方向パケットデータチャンネルに送信されるパケットデータを送信し、前記順方向パケットデータチャンネルを通じて伝送されるパケットデータの復調及び復号情報を、順方向パケットデータ制御チャンネルを通じて送信する移動通信システムで、パケットデータチャンネルに伝送されたパケットデータを受信して復号し、これを上位階層に伝達するための端末装置を提供する。この装置は、順方向パケットデータ制御チャンネルに受信された情報を用いてパケットデータチャンネルに受信されたパケットデータを復号し、前記復号されたデータを貯蔵し、前記貯蔵されたデータのバッファ情報を出力する高速ターボ復号器と、前記パケットデータを受信して貯蔵し、読み取り要求時にデータを出力するバッファと、前記復号器から復号されたデータの情報及びバッファ情報を受信し、前記受信されたデータ情報及びバッファ情報を用いて前記バッファに貯蔵されたデータを読み取るための割り込み信号及び読み取りアドレスを発生する出力バッファ制御器と、前記出力バッファ制御器から割り込み信号を受信したときに受信された読み取りアドレスによって前記出力バッファに貯蔵されたデータを読み取るプロセッサーと、を含む。
【００３５】
望ましく、上記出力バッファは、復号されたデータを貯蔵するための領域が二重化されて構成され、前記出力バッファのある領域で読み取りが遂行されたときに、前記高速ターボ復号器は、読み取りデータを復号し、復号完了後に他の領域に前記復号されたデータを貯蔵する。
望ましく、上記バッファ情報は、前記復号されたデータが貯蔵された前記バッファの領域情報とアドレス情報を含む。そして、復号されたデータ情報は、復号データの誤り情報、復号器の状態情報、及び復号完了情報のうち少なくとも一つを含む。
【００３６】
望ましく、上記出力バッファ制御器は、前記受信器のシステムタイム信号を受信し、前記システムタイム信号から決定された１スロットの遅延応答方式により、前記二重化されたバッファのうちの一つを選択し、前記選択されたバッファの所定ページを決定するページバッファ選択器と、前記システムタイム信号と復号クロックを受信し、一つのスロット内で任意に設定可能な停止位置信号を発生する停止位置選択器と、前記受信器のシステムタイムによってクリアされ、前記パケットデータのターボ復号活性化信号によるフラグを出力するフラグ発生器と、前記フラグ発生器の信号、前記停止位置選択器の出力信号、及びターボ復号活性化信号を受信し、前記２スロットの遅延応答方式により前記二重化されたバッファのうちの一つを選択するバッファ選択器と、前記２スロットの遅延応答方式により前記選択されたバッファのページを選択するページ選択器と、前記ページバッファ選択器からの信号、前記バッファ選択器及び前記ページ選択器からの信号、及び前記二重化されたバッファから受信されるバッファ状態信号を受信して割り込み信号を発生する割り込み制御器と、から構成される。
【００３７】
望ましく、前記出力バッファ制御器は、物理階層に位置するＨＡＲＱ制御器の内部に含まれる。
前記復号されたデータ情報は、前記復号されたデータの誤り情報、前記復号器の状態情報、及び復号完了情報のうち少なくとも一つを含む。
前記出力バッファ制御器は、少なくとも２個以上のパケットデータの復号完了信号を受信したときに、データを読み取るための割り込み信号及び読み取りアドレスを発生する。
【００３８】
他の目的を達成するために、本発明は、順方向パケットデータチャンネルに送信されるパケットデータを送信し、前記順方向パケットデータチャンネルに伝送されたパケットデータの復調及び復号情報を順方向パケットデータ制御チャンネルに送信する移動通信システムで、パケットデータを受信して復号する復号器と、前記復号されたデータを貯蔵する二重化された出力バッファと、前記出力バッファに貯蔵されたデータを上位階層に伝達するための出力バッファ制御器とを備える移動端末装置で、前記復号されたデータを上位階層に伝達するための方法を提供する。前記方法は、復号器から復号されたデータ情報及びバッファ情報を受信する段階と、予め定められた時間が経過した場合に前記復号されたデータを上位階層に伝達するための割り込み信号及び出力バッファ情報を発生する段階と、前記上位階層にデータの伝送が完了した場合に割り込みを停止する段階と、を含む。
望ましく、上記バッファ情報は、前記復号されたデータが貯蔵された前記バッファの領域情報とアドレス情報を含む。そして、復号されたデータ情報は、復号データの誤り情報、復号器の状態情報、及び復号完了情報のうち少なくとも一つを含む。
【００３９】
他の目的を達成するために、本発明は、順方向パケットデータチャンネルに送信されるパケットデータを送信し、前記順方向パケットデータチャンネルに伝送されたパケットデータの復調及び復号情報を順方向パケットデータ制御チャンネルに送信する移動通信システムで、パケットデータを受信して復号する復号器と、前記復号されたデータを貯蔵する二重化された出力バッファと、前記出力バッファに貯蔵されたデータを上位階層に伝達するための出力バッファ制御器とを備える移動端末装置で、前記復号されたデータを上位階層に伝達するための方法を提供する。前記方法は、復号器から復号されたデータ情報及びバッファ情報を受信する段階と、復号器によって予め定められた個数のデータが復号されて出力バッファに貯蔵された場合に、前記復号されたデータを上位階層に伝達するための割り込み信号及び出力バッファ情報を発生する段階と、前記上位階層にデータの伝送が完了した場合に割り込みを停止する段階と、を含む。
【００４０】
望ましく、上記バッファ情報は、前記復号されたデータが貯蔵された前記バッファの領域情報とアドレス情報を含む。そして、復号されたデータ情報は、復号データの誤り情報、復号器の状態情報、及び復号完了情報のうち少なくとも一つを含む。
さらに、予め定められた時間内に前記パケットデータチャンネルにパケットデータが受信されない場合に、前記復号されたデータを上位階層に伝達するための割り込み信号及び出力バッファ情報を発生する段階と、前記上位階層にデータの伝送が完了した場合に割り込みを停止する段階と、を含む。
【発明の効果】
【００４１】
本発明は、ＨＡＲＱ方式の移動通信システムで１スロット又は２スロットの構造に関係なく復号されたデータをプロセッサーに負荷を加重することなく伝達することができる利点がある。また、高速ターボ復号器の復号時間を確保でき、ＨＡＲＱ方式によって再伝送パケットデータの不連続性によって間違った誤り検出を防止でき、迅速な応答が可能である効果がある。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。図面の説明において、同一の構成要素に対してはできるだけ同一の参照番号及び参照符号を付して説明する。以下の説明において、関連した公知の機能又は構成に関する具体的な説明が、本発明の要旨を不明にすると判断された場合には、その詳細な説明を省略する。
【００４３】
本発明によるシステムは、現在使用されている技術と対比して詳細に説明する。
第１に、現在使用される大部分のシステムはチャンネル復号器(例えば、ターボ復号器又はビタビ復号器)に出力バッファを備え、ホストは、このバッファのデータをアドレスバスとデータバスを用いて伝送する構造を維持する。すなわち、現在使用される方式で、チャンネル復号器は、出力バッファのデータをホストに伝送しようとするとき、直接ホストに割り込みを発生する。しかしながら、本発明の実施形態で、出力バッファ制御器(Ｏｕｔｐｕｔ  Ｂｕｆｆｅｒ  Ｃｏｎｔｒｏｌｌｅｒ：ＯＢＵＦＣ)は、データ伝送のための割り込みをホストに伝達し、チャンネル復号器のデータを伝送するようにする。このため、出力バッファ制御器は、チャンネル復号器から復号が完了したことを表示する信号、例えば、割り込み、シグナリング、又はフラグを通じて受信する。そして、この信号の値と出力バッファ制御器に貯蔵されている出力バッファの状態情報に基づいて、データ伝送が必要であると判断される場合に、出力バッファ制御器はホストにデータ伝送のための割り込みを伝送する。
【００４４】
第２に、出力バッファ制御器は、ホストに割り込みを発生するために２種類の新たなインターフェース構造を有する。
最初のインターフェースは、出力バッファ制御器とチャンネル復号器との間のインターフェースである。出力バッファ制御器とチャンネル復号器との間のインターフェースは、チャンネル復号器で復号が完了したデータを貯蔵している出力バッファの貯蔵場所を決定するアドレス生成情報をチャンネル復号器に伝達する。また、出力バッファ制御器とチャンネル復号器との間のインターフェースは、チャンネル復号器で復号が完了したことを示す割り込み、シグナリング、又はフラグを出力バッファ制御器に伝達する。
【００４５】
他のインターフェースは、出力バッファ制御器とホストとの間のインターフェースである。出力バッファ制御器とホストとの間のインターフェースは、出力バッファに貯蔵されたデータをホストに伝達する。したがって、出力バッファ制御器とホストとの間のインターフェースは、出力バッファ制御器からホストにチャンネル復号器によって復号されたデータを伝達するために、下記のような情報を伝達する。（１）チャンネル復号データが出力バッファに貯蔵された位置を示すアドレス情報を伝達する。（２）チャンネル復号データに関連した各種情報、例えばフレームのサイズ、タイプ、時間の情報を伝達する。（３）インタフェースは、出力バッファに貯蔵されたデータの伝送を要求する割り込みを伝達する。また、出力バッファ制御器とホストとの間のインターフェースは、ホストから出力バッファ制御器に、出力バッファでデータの伝送が完了したことを示すシグナシング又はフラグを伝達する。
【００４６】
第３に、チャンネル復号器は、複数の復号されたデータフレームを貯蔵可能な出力バッファを含む。現在使用されるシステムでは、一つの復号されたフレームを貯蔵するための出力バッファを備える。しかしながら、本実施形態で、チャンネル復号器は、複数の出力バッファ空間を有するように構成する。チャンネル復号器に含まれた出力バッファの最大サイズは、チャンネル復号器から出力されるデータブロックである復号フレームのサイズと、ホストで要求する累積された復号フレームの最大数によって決定される。また、チャンネル復号器に含まれた出力バッファは、二重バッファ構造を有する。このように二重バッファで構成する理由は、チャンネル復号器が最大復号時間を確保するため、そして、ホストにデータ伝送のための最大利用可能時間を確保するためである。
【００４７】
第４に、出力バッファは、１ｘＥＶ-ＤＶシステムで提供するＡＣＫ_ＤＥＬＡＹの２種類モードで動作するように構成される。すなわち、出力バッファは、新たな回路の設計なしに一つの回路で２つのモードをすべて支援する構造を有する。このため、ＡＣＫ_ＤＥＬＡＹに基づいた出力バッファ制御器は、別途に設計され、これを一つの全体出力バッファ制御器に統合する構造を有する。特に、ＡＣＫ_ＤＥＬＡＹ＝２スロットである場合に、データ伝送のための制御信号は、チャンネル復号器に最大復号時間を提供するために適応的な信号制御方式を使用して発生される。したがって、可変的なデータ伝送割り込みタイミング制御が利用可能である。
【００４８】
第５に、出力バッファ制御器は、チャンネル復号器の出力バッファに復号誤りのない復号フレームが存在しない場合のみに、ホストにデータ伝送のための割り込みを伝達する。その他の場合に、出力バッファ制御器は、割り込みを発生しないように“空きバッファ（ｅｍｐｔｙ  ｂｕｆｆｅｒ）”を自動的に検査する。このように出力バッファ制御器を構成する理由は、次のようである。通常、ホスト(ＣＰＵ)は、データ伝送のための割り込みから実際のデータ伝送を始める以前まで相当数の命令を遂行する初期遅延が存在する。したがって、このようなオーバーヘッドは、割り込み処理において少なくない部分を占める。したがって、誤りなしに復号された伝送データがない場合に、出力バッファ制御器は、割り込みを発生すべきではなく、それによって、ホストのデータ処理負担を減少する。
【００４９】
第６に、出力バッファ制御器は、各復号フレームの受信時間、例えばシステム時間ＳＹＳ_ＴＩＭＥを復号データと共にホストに伝送する。ホストは、出力バッファ制御器から割り込みが発生する場合のみに、復号されたデータを出力バッファに伝達する。すなわち、チャンネル復号器で復号された数個のフレームが累積され、ホストに伝送される。ホストに伝達された復号データは、実際のチャンネル復号が遂行される時点とデータがホストに伝達される時点との時間的な差、すなわち、タイミングギャップを有する。一般的なサービストラヒックの場合に、タイミングギャップは無視してもよい。しかしながら、迅速な応答を要求する制御メッセージ、例えばチャンネル設定、監視（ｓｕｐｅｒｖｉｓｉｏｎ）メッセージを受信する場合に、端末のホストは、正確な受信時間情報を必要とする。したがって、出力バッファ制御器は、このような場合を考慮して各復号フレームの受信時間情報を提供する。このような方法で、ホストは、受信されたシステム時間情報を用いてそれぞれの復号フレームの受信時間を確認することができる。また、受信器で観測される上位階層が必要とする各種パラメータを集めて伝送することができる。例えば、正常モードで、ホストはパラメータだけを伝送し、テストモード又は観測モードで、ホストは、受信器で観測される様々なパラメータを集めて上位階層に伝送することができる。したがって、本発明の実施形態で、上位階層に伝達されるパラメータは上記した特定パラメータに限定されない。
【００５０】
同様に、１ｘＥＶ-ＤＶシステムで、最大４個のＡＲＱチャンネルが連続的に使用される。したがって、ホストは、ＡＲＱチャンネルを認識するための情報であるＡＣＩＤを必要とする。その結果、本発明の実施形態により、出力バッファ制御器は、各復号フレームのＡＣＩＤをデータ伝送時にホストに伝送する。
【００５１】
図５は、本発明の望ましい実施形態により、ＨＡＲＱ制御器、出力バッファ制御器、及び出力バッファ間の接続を示すブロック構成図である。以下、図５を参照して、出力バッファ制御器の接続構成及び動作について説明する。
【００５２】
図５に示すように、出力バッファ制御器３００はＨＡＲＱ制御器３０の内部に含まれる。しかしながら、実際に出力バッファ制御器３００が、ＨＡＲＱ制御器３０の内部に含まれないように構成することも可能である。このように、出力バッファ制御器３００がＨＡＲＱ制御器３０の内部に含まれる理由は、ＨＡＲＱ制御器３０が出力バッファ制御器３００で必要とする信号を既に受信していると仮定された構造であるためである。説明の便宜のために、以下に、出力バッファ制御器３００がＨＡＲＱ制御器３０の内部に備えられると仮定して説明する。ＨＡＲＱ制御器３０の内部には、出力バッファ制御器３００以外にもＨＡＲＱ制御器３０の各動作モードによる状態遷移信号を出力する状態部(図示せず)と、これら各状態による動作制御のための状態機能部(図示せず)と、内部で処理されされたデータを貯蔵し、或いは信号を貯蔵するためのレジスタ(図示せず)と、が含まれる。また、ＨＡＲＱ制御器３０は、高速ターボ復号器４０からパケットデータチャンネルのターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥを受信する。パケットデータチャンネルのターボ復号完了信号は、パケットデータチャンネルからパケットデータが受信されて高速ターボ復号器４０でターボ復号を遂行し、復号が完了した場合にＨＡＲＱ制御器３０に入力される。この状態で、高速ターボ復号器４０は、復号が完了したデータを出力バッファ４００に貯蔵する。このようにパケットデータチャンネルのターボ復号了信号が受信されると、ＨＡＲＱ制御器３０の内部に備えられた出力バッファ制御器３００は、パケットデータチャンネルのターボ復号完了信号をカウントする。カウントした値が、予め定められた値より大きい場合に、出力バッファ制御器３００はプロセッサー５０に出力バッファ４００に貯蔵されたデータ読み取りのための信号を出力し、プロセッサー５０は出力バッファ４００に貯蔵されたデータを読み取る。このとき、予め定められたカウント値は２以上に設定する。ここで、予め定められたカウント値を２以上の値に設定する理由は、プロセッサー５０が、パケットが受信される度に出力バッファ４００に貯蔵されたデータを読み取ることなく、出力バッファ４００に貯蔵された復号が完了したパケットデータを少なくとも２以上ずつ読み取るためである。その理由は、復号が完了する度にプロセッサー５０が出力バッファ４００からデータを読み取る場合に、プロセッサー５０の負荷が増加するためである。
【００５３】
また、本発明の実施形態では、出力バッファ制御器３００が、パケットデータチャンネルのターボ復号完了信号が２回以上受信された場合に、プロセッサー５０に出力バッファ４００の読み取りを要求する割り込みを提供することを説明する。しかしながら、プロセッサー５０の予想負荷(expected load)によりこのターボ復号完了信号の受信の回数又は割り込みを発生する時点を異なるように設定することができる。すなわち、出力バッファ制御器３００は、ターボ復号完了信号の回数の設定に加えて、５ｍｓｅｃのような予め定められた時間をカウントして割り込みを発生することができる。
【００５４】
高速ターボ復号器４０は、その内部に二重化された出力バッファ４００を含む。この二重化された出力バッファ４００は、高速ターボ復号器４０によってターボ復号されたデータを貯蔵する。このデータが貯蔵される位置は、ＨＡＲＱ制御器３０に備えられた出力バッファ制御器３００からの制御信号に基づいて指定される。
【００５５】
プロセッサー５０は、ＨＡＲＱ制御器３０から受信された割り込みに基づいて高速ターボ復号器４０の内部に備えられている出力バッファ４００に貯蔵されたデータを読み取る。このプロセッサー５０は、多重化（ＭＵＸ）階層とラジオリンクプロトコル(Ｒａｄｉｏ  Ｌｉｎｋ  Ｐｒｏｔｏｃｏｌ：ＲＬＰ)処理を遂行することができる。
【００５６】
図５に示す各ブロックから入/出力される信号とその動作について説明する。ＨＡＲＱ制御器３０は、パケットデータチャンネルＰＤＣＨを通じてデータを受信する場合に、高速ターボ復号器４０を活性化させるべきである。すなわち、ＨＡＲＱ制御器３０は、パケットデータチャンネルにデータが受信される場合に、高速ターボ復号器４０にターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを出力する。そして、ＨＡＲＱ制御器３０は、パケットデータチャンネルを通じて受信される符号化パケットのサイズ情報ＥＰ_ＳＩＺＥ_ＴＵＲＢＯを高速ターボ復号器４０に伝達する。これによって、高速ターボ復号器４０は、ターボ復号を遂行することができる。高速ターボ復号器４０は、パケットデータチャンネルＰＤＣＨに対するターボ復号が完了すると、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥをＨＡＲＱ制御器３０に出力する。このように、復号動作は、高速ターボ復号器４０で遂行される。１ｘＥＶ-ＤＶシステムは、１スロットＡＣＫ_ＤＥＬＡＹと２スロットＡＣＫ_ＤＥＬＡＹを支援する。したがって、高速データサービスモデムで使用される出力バッファ４００とＨＡＲＱ制御器３０は、下記の<表１>のように２つの場合により、復号とデータ伝送時間を区分できる。下記の＜表１＞でＮＯＳは“Ｎｕｍｂｅｒ  ｏｆ  Ｓｌｏｔｓ”であって、一つの符号化パケットが伝送のために占めるスロットの数を意味する。
【００５７】
【表１】
2006515972.tif 000003
【００５８】
すなわち、１スロットのＡＣＫ_ＤＥＬＡＹである場合に、パケットデータチャンネルに受信されたデータに対して復調(ｄｅｍｏｄｕｌａｔｉｏｎ)と復号(decoding)は、１．２５ｍｓ内に完了すべきである。しかしながら、２スロットのＡＣＫ_ＤＥＬＡＹである場合に、パケットデータチャンネルに受信されたデータに対して復調と復号を２．５ｍｓ以内に完了すべきである。
【００５９】
図６〜図８を参照して、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥのタイミングを説明する。図６は、本発明により、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮによるターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの出力可能な場合に対するタイミング図である。
【００６０】
図６に示すターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥとの間には、前述したように大きく２つの場合に区分できる。一つの場合は１スロットＡＣＫ_ＤＥＬＡＹの場合で、他の場合は２スロットＡＣＫ_ＤＥＬＡＹの場合である。前者の場合も、図６に示したように２つの場合に区分される。第１の場合は、復号時間ｔ_ＤＥＣが１．２５ｍｓ以内である。すなわち、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが、ＨＡＲＱ制御器３０からターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを受信した後に１スロット内で発生することである。このような場合は、符号化パケット(ＥＰ)が小さく、或いはチャンネル状態が良好なため、高速ターボ復号器４０でターボ復号が迅速に完了する。したがって、この場合には復号時間ｔ_ＤＥＣが１．２５ｍｓ以内である。第２の場合は、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが、スロットの境界(ｂｏｕｎｄａｒｙ)で発生する。このような場合は、チャンネル状態が良好でなく、或いは符号化パケットのサイズが大きくて復号時間ｔ_ＤＥＣが長くなる。
【００６１】
２スロットＡＣＫ_ＤＥＬＡＹを有する第２の場合にも、チャンネル状態が良好で、或いは符号化パケット(ＥＰ)のサイズが適当な場合には、２スロット内でターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが発生する。しかしながら、チャンネルの状況が良好でなく、或いは符号化パケット(ＥＰ)のサイズが非常に大きい場合に、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが２スロットの境界で発生する。
【００６２】
図７は、本発明により、復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥとターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの出力可能な場合に対するタイミング図である。以下、図７を参照して、本発明によって発生できる復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥとターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮについて説明する。
【００６３】
図７で、ターボ復号器活性化時間ｔ_ＧＡＰは、パケットデータチャンネルに受信されたデータの復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが出力されてターボ復号器４０が活性化されるまでの時間である。もし、ＨＡＲＱ制御器が、パケットデータチャンネル復調器(ＰＤＣＨ  ｄｅｍｏｄｕｌａｔｏｒ)から復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥを受信すると、該当スロットに復号のための符号化パケットが待っているという意味である。したがって、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを該当スロットで必ず設定すべきである。ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが受信される場合に、ターボ復号器４０は、データの復号化が可能である。したがって、ＨＡＲＱ制御器３０は、復調が完了するスロットでターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを発生すべきである。図７に、このように復調が完了する場合に、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生できる場合を示す。最悪の場合には、１．２５ｍｓの境界でターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが出力される。このようなターボ復号器活性化時間ｔ_ＧＡＰは、下記のような４つの関係を有するようになる。
【００６４】
（１）ｋ番目のターボ復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが特定スロットで発生すると、そのスロットで必ずｋ番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する。
（２）これら信号間の時間間隔であるターボ復号器活性化時間ｔ_ＧＡＰは、常に１．２５より小さい。
（３）１スロットＡＣＫ_ＤＥＬＡＹではターボ復号器活性化時間ｔ_ＧＡＰを最小化することが望ましい。
（４）２スロットＡＣＫ_ＤＥＬＡＹではターボ復号器活性化時間ｔ_ＧＡＰを符号化パケットのサイズと信号対干渉比(Ｃ/Ｉ)によって可変的に設定する。
【００６５】
上記の（４）のような適応的な信号制御は、以前符号化パケットのサイズＥＰ_ＳＩＺＥが非常大きく、或いは信号対干渉比(Ｃ/Ｉ)が非常に低くて高速ターボ復号器４０の反復が多く要求される場合に発生する。このために、以前符号化パケットのサイズ、信号対干渉比（Ｃ/Ｉ）の結果、現在符号化パケットのサイズ、現在信号対干渉比(Ｃ/Ｉ)を考慮する決定テーブル又はアルゴリズムが必要である。これによる効果は、逆方向ＮＡＫを減少可能なため、端末にとってより高い処理量(ｔｈｒｏｕｇｈｐｕｔ)が提供できることである。このように可変的なターボ復号器活性化時間ｔ_ＧＡＰを設定するために、ＨＡＲＱ制御器３０は、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの可能な位置の数を１６に制限する。ここで、１６は設計詩に考慮される変数で、設計者が設定可能なＰＤＣＨ_ＴＵＲＢＯ_ＥＮの位置の最大数である。すなわち、これは、一つのスロットでＨＡＲＱ制御器３０が、人為的に設定できるＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生位置の数を意味する。したがって、もし、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの位置設定を非常に精密な間隔で調整したいと、この値を大きく設定する。その反面、この設定位置の精密度が高くないと、この値を小さく設定する。本発明で、この値を１６に設定することは、この精密度ならばターボ復号器の反復復号による性能差を十分に分別できるためである。しかしながら、この値は、設計によっては３２又は６４の値も使用可能である。
このようにＨＡＲＱ制御器３０が１６つ以上の設定位置を使用しても、反復復号による性能結果をみると、その差を区別できる弁別力がないことである。
【００６６】
図８は、本発明によるターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続的ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとのタイミングを例示する図である。以下、図８を参照して、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥとターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとの機能について説明する。
【００６７】
図８に示すように、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続して発生するターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとの関係は、大きく２つに区分される。第一に、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続して発生するターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが、相互に異なるスロットで発生する場合、すなわち図８における上位２つの波形である。第２に、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続して発生するターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとが、同一のスロットで発生する場合、すなわち図８における残りの３つの波形を示す場合である。
【００６８】
まず、第１の場合において、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが現在のスロットで発生した後、ｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが次のスロットで発生する。この場合は、符号化パケットのサイズＥＰ_ＳＩＺＥが小さく、或いはチャンネル状態が良好な場合である。符号化パケットのサイズＥＰ_ＳＩＺＥが小さく、或いはチャンネル状態が良好な場合に、高速ターボ復号器４０がターボ復号を迅速に完了可能である。したがって、高速ターボ復号器４０は、ＨＡＲＱ制御器３０から次のスロットで受信される符号化パケットのサイズに対する情報を受信するために待機する。その理由は、新たな符号化パケットのサイズに対する情報がないと、高速ターボ復号器４０は復号を遂行することができないためである。このような場合の一番極端な場合は、図８の第２の場合であって、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥがｋ＋１番目のスロット境界で発生するようになる。
【００６９】
次に、上記した第２の場合、すなわち、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続して発生するターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが、相互に同じスロットで発生する場合について説明する。第２の場合が、実際に装置で実現される場合に最も頻繁に発生する場合である。また、ＡＣＫ/ＮＡＫ_ＤＥＬＡＹ＝２スロットである場合に、ＨＡＲＱ制御器３０が、人為的にターボ復号時間を長くするために、ｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが前記スロットの後部で発生するように設定することも、この場合に該当する。極端な例として、ＨＡＲＱ制御器３０がｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを出力し、このスロットで復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが出力される場合が発生できる。この場合に、ＨＡＲＱ制御器３０は、更にその次のスロットでターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを出力するようになる。したがって、一つのスロット内にＨＡＲＱ制御器３０から高速ターボ復号器４０に出力される制御信号の数は、３個である。このような場合は、図８の４番目の波形で示す。また、図８の最後に示す場合に、ＨＡＲＱ制御器３０が、２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹで人為的にターボ復号時間を増加する場合に、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの出力有無に関係なく、ｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生位置をｋ＋１スロットの後部に設定する。このような場合、高速ターボ復号器４０が、復号遂行後にｋ＋１スロットの境界で、ｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが出力される。
【００７０】
図８と以上に述べた内容は、下記のように２つの規則で整理できる。
（１）もし、連続した２個の復号のための符号化パケットが存在する場合に、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥとｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとの間の時間であるｔ_ＴＢ_ＧＡＰは、図８に示したように大部分１．２５ｍｓｅｃより短い。
（２）一つのスロット内に、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ、ｋ＋１番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ、及びｋ＋１番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが共存できる。
【００７１】
以上に説明した図６、図７、及び図８を組み合わせて最大復号時間とデータ伝送時間を決定可能で、これについて、次に説明する。
例えば、ｋ番目の復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが発生すると、ｋ番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは必ず発生し、１スロット内に存在する。次に、ｋ番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮから高速ターボ復号器４０が、復号以後にｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが発生するまで、最大２スロットが要求される。したがって、全体的にかかる時間は、ｋ番目のターボ復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが発生されたスロットから２スロット、すなわち、２．５ｍｓｅｃ以内である。この間に発生可能な場合は、上述した図６と図７を組み合わせて決定できる。ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥから新たなターボ復号に必要な時間は、最小限２スロットになるため、つまり、ｋ番目のターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮから最大３スロット以内に新たなターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生できる。
【００７２】
次に、本発明の実施形態による出力バッファの構成及び出力バッファ制御器の構成について説明する。
図９は、本発明の望ましい実施形態による出力バッファの構造を簡略に示すブロック構成図である。以下、図９を参照して、本発明による出力バッファの内部構成及びそれによる動作について説明する。
【００７３】
図５に示したように、ＨＡＲＱ制御器３０から出力される信号のうち、バッファページ選択信号ＯＢＵＦ_ＰＡＧＥ[１：０]と第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが、出力バッファ４００に出力される。高速ターボ復号器４０は、ターボ復号が完了すると、復号が完了したデータＤＡＴＡ[１５：０]を出力し、同時にこれを貯蔵するアドレスＯＢＵＦ_ＡＤＤＲ[７：０]を出力する。高速ターボ復号器４０から出力されたデータは、デマルチプレクサー４０１に入力される。デマルチプレクサー４０１は、第１のバッファ(ＯＢＵＦ０)４１０を選択し、又は第２のバッファ(ＯＢＵＦ１)４２０を選択して復号されたデータを記録するための記録活性化入力端を有する。記録活性化入力端に、第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが入力される。第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮは、“ハイ”又は“ロー”レベルを有する。例えば、第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが“ハイ”状態でデマルチプレクサー４０１の記録活性化入力端に入力されると、デマルチプレクサー４０１は入力されたデータを第１のバッファ４１０に出力する。その反対に、第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが“ロー”状態でデマルチプレクサー４０１の記録活性化入力端に入力されると、デマルチプレクサー４０１は入力データを第２のバッファ４２０に出力する。
【００７４】
出力バッファの実際的なバッファは、第１のバッファ４１０と第２のバッファ４２０で構成される。第１のバッファ４１０と第２のバッファ４２０は、同一のサイズと同一の内部構成を有する。第１のバッファ４１０と第２のバッファ４２０は、本発明の実施形態によりそれぞれ４ページで構成され、各ページはＰＡＧＥ０，ＰＡＧＥ１，ＰＡＧＥ２，ＰＡＧＥ３に区分される。各ページのサイズは、１６ｘ２５６である。第１のバッファ４１０と第２のバッファ４２０は、チップ選択信号入力端ＣＳと読み取り/書き込み(以下、“記録”とする)信号入力端Ｒ/Ｗを共通に有する。そして、第１のバッファ４１０は、データの読み取り/記録アドレス入力端ＡＤＤＲ_ＯＢＵＦ０[９：０]を有し、第２のバッファ４２０はデータの読み取り/記録アドレス入力端ＡＤＤＲ_ＯＢＵＦ１[９：０]を有する。
【００７５】
第１のバッファ４１０と第２のバッファ４２０の読み取り/記録(read.write)信号入力端には、デマルチプレクサー４０１の記録活性化入力端(write enable input terminal)に入力される第１の記録バッファ活性化信号ＯＢＵＦ０_Ｗ_ＥＮが入力される。第１のバッファ４１０と第２のバッファ４２０の出力端は、第１のマルチプレクサー４０２の入力端に接続される。第１のマルチプレクサー４０２は、第１の記録バッファ活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて第１のバッファ４１０と第２のバッファ４２０の出力のうちの一つを選択して出力する。
【００７６】
第１のバッファ４１０のアドレス入力端は、第２のマルチプレクサー４０３の出力端と接続され、第２のマルチプレクサー４０３から第１のバッファ４１０の読み取り/記録アドレス信号ＡＤＤＲ_ＯＢＵＦ０[９：０]を受信する。そして、第２のバッファ４２０のアドレス入力端は、第３のマルチプレクサー４０４の出力端と接続され、第３のマルチプレクサー４０４から第２のバッファ４２０の読み取り/記録アドレス信号ＡＤＤＲ_ＯＢＵＦ１[９：０]を受信する。
【００７７】
第２のマルチプレクサー４０３は、プロセッサー５０から全体１０ビットに該当するＲＡＤＤＲ０[９：８]、ＲＡＤＤＲ０[７：０]からなる第１のバッファ読み取りアドレス信号ＯＢＵＦ_ＲＡＤＤＲ[９：０]を受信する。すなわち、プロセッサー５０は読み取りアドレス信号を一度に出力し、１０ビットのうちの上位２ビットは該当する出力バッファのページを示す。また、第２のデマルチプレクサー４０３は、高速ターボ復号器４０からＷＡＤＤＲ０[１：０]、ＷＡＤＤＲ０[７：０]からなる第１のバッファ記録アドレス信号ＯＢＵＦ_ＷＡＤＤＲ[９：０]を受信する。このような信号は、第２のマルチプレクサー４０３に入力される第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて選択的に出力される。
【００７８】
第３のマルチプレクサー４０４は、プロセッサー５０からＲＡＤＤＲ１[９：８]、ＲＡＤＤＲ１[７：０]からなる第２のバッファ読み取りアドレス信号ＯＢＵＦ_ＲＡＤＤＲ[９：０]を受信する。また、第３のマルチプレクサー４０４は、高速ターボ復号器４０からＷＡＤＤＲ１[９：８]、ＷＡＤＤＲ１[７：０]からなる第２のバッファ記録アドレス信号ＯＢＵＦ_ＷＡＤＤＲ[９：０]を受信する。このような信号は、第２のマルチプレクサー４０３に入力される第１のバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて選択的に出力される。このとき、第３のマルチプレクサー４０４は、第２のマルチプレクサー４０３と同一の信号を受信する。したがって、これら２つのマルチプレクサーのうちの一つの選択信号入力端は反転端子(inverse terminal)で構成すべきである。したがって、本発明の実施形態では、第３のマルチプレクサー４０４の選択信号入力端子を反転端子で構成する。
【００７９】
次に、上記した構成による動作を説明する。高速ターボ復号器４０から復号が完了したデータＤＡＴＡ[１５：０]と出力バッファアドレス信号ＯＢＵＦ_ＡＤＤＲ[７：０]が受信される。また、ＨＡＲＱ制御器３０の出力バッファ制御器３００から高速ターボ復号器４０で復号されたデータが貯蔵されるページを指定するバッファページ選択信号ＯＢＵＦ_ＰＡＧＥ[１：０]と、第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが、出力バッファ４００に入力される。復号が完了したデータＤＡＴＡ[１５：０]はデマルチプレクサー４０１に入力され、第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて第１のバッファ４１０又は第２のバッファ４２０を選択し、この選択されたバッファに復号が完了した信号を出力する。
【００８０】
このとき、選択信号によりチップ選択信号ＣＳが、第１のバッファ４１０または第２のバッファ４２０を選択して活性化させる。第２のマルチプレクサー４０３又は第３のマルチプレクサー４０４から出力される第１の出力バッファ記録信号ＡＤＤＲ_ＯＢＵＦ０[９：０]又は第２の出力バッファ記録信号ＡＤＤＲ_ＯＢＵＦ１[９：０]に基づいて、該当するページのアドレスに復号の完了したデータが記録される。
【００８１】
上述した過程を通じて、所定のデータが貯蔵されてプロセッサー５０からデータを読み取る場合に、第２のマルチプレクサー４０３に第１のバッファ読み取りアドレス信号ＯＢＵＦ_ＲＡＤＤＲ[９：０]が入力され、第３のマルチプレクサー４０４に第２のバッファ読み取りアドレス信号ＯＢＵＦ_ＲＡＤＤＲ[９：０]が入力される。このとき、第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮが、出力バッファ制御器３００から出力バッファ４００に入力される。これに基づいて該当するバッファが選択され、この選択されたバッファからデータが出力される。このように第１のバッファ４１０又は第２のバッファ４２０から出力されるデータは第１のマルチプレクサー４０２に入力され、出力バッファ制御器３００から受信される第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮによって、選択的に復号が完了したデータを出力する。
【００８２】
図１０は、本発明の望ましい実施形態による出力バッファ制御器の構造を詳細に示すブロック構成図である。以下、図１０を参照して、本発明による出力バッファ制御器の内部ブロック構成及びそれによる動作について詳細に説明する。
【００８３】
本発明では、ＥＶ-ＤＶシステムが１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合又は２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合について説明する。したがって、本発明の実施形態による出力バッファ制御器３００は、ＥＶ-ＤＶシステムが１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合と、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合を、すべて受容可能に構成される。図１０で、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合に使用されるブロックは、ページ/バッファ選択器３１０を含む。また、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹを有する場合に使用されるブロックは、ページ選択器３２０と、バッファ選択器３３０と、停止位置選択器３４０と、を含む。それ以外のブロック３５０,３６０，３０１，３０２，３０３は共通に使用される。以下に、各ブロックの動作及び構成について説明する。
【００８４】
まず、ページ/バッファ選択器３１０について説明する。ページ/バッファ選択器３１０は、前述したように１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで出力バッファにターボ復号されたデータを記録するためにバッファ選択信号とページ信号を出力する。ページ/バッファ選択器３１０から出力されるバッファ選択信号ＯＢＵＦ_Ｗ_ＥＮ_１Ｓは、第１のバッファ４１０と第２のバッファ４２０とのうちの一つのバッファを選択するための信号である。また、ページ/バッファ選択器３１０から出力される選択されたバッファのページを選択するための信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]を生成して出力する。なお、ページ/バッファ選択器３１０は、５ｍｓｅｃごとにデータ伝送のための割り込み信号ＩＮＴ_ＴＵＲＢＯ_１Ｓを生成して出力する。割り込み信号を生成するために、システム同期信号ＳＹＮＣ_１２５を入力信号として使用し、高速ターボ復号器４０の初期化時に一度クリア(ｃｌｅａｒ)され、以後には継続してＳＹＮＣ_１２５によって動作される。図１１を参照して、ページ/バッファ選択器３１０の詳細な構成及び動作について説明する。
【００８５】
図１１は、本発明の望ましい実施形態によるページ/バッファ選択器の内部を示すブロック構成図である。ページ/バッファ選択器３１０は、前述したように、高速ターボ復号器４０の初期化時に一度入力されるクリア信号を受信する。また、ページ/バッファ選択器３１０は、システム同期信号ＳＹＮＣ_１２５を受信する。クリア信号とシステム同期信号は、３ビットカウンター３１１に入力される。したがって、３ビットカウンター３１１は、クリア信号が受信される場合に、カウント値をクリアして初期化し、以後にシステム同期信号を受信してカウントした後、これによって１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮ_１Ｓ[２]を反転して出力し、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファページ信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]を出力する。反転された信号は、インバータ３１２によって正常の信号に変換され、ページ選択信号はすぐ出力される。また、このページ選択信号とシステム信号は、ＡＮＤゲート３１３に入力される。ＡＮＤゲート３１３は、入力された信号を論理積して１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによる割り込み信号ＩＮＴ_ＴＵＲＢＯ_１Ｓを生成して出力する。
【００８６】
図１０を参照して、ページ選択器３２０について説明する。ページ選択器３２０は、前述したように、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで使用される。ページ選択器３２０は、ターボ復号の完了したデータが第１のバッファ４１０と第２のバッファ４２０とのうちの一つに記録されるときに、記録されるページを設定するためのページ選択信号ＯＢＵＦ_ＰＡＧＥ_２Ｓ[１：０]を生成する。ページ選択器３２０は、２ビットカウンターで構成可能である。このとき、２ビットカウンターは、パケットデータチャンネルターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥを入力する。また、ページ選択器３２０は、高速ターボ復号器４０を初期化するときにクリアされ、後述するバッファ選択器３３０から出力される信号ＩＮＴ_ＴＵＲＢＯ_２Ｓに同期してクリアされる。
【００８７】
次に、バッファ選択器３３０について説明する。バッファ選択器３３０は、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで使用される。バッファ選択器３３０は、ターボ復号されたデータを貯蔵するために第１のバッファ４１０又は第２のバッファ４２０とのうちの一つのバッファを選択するためのバッファ選択信号ＯＢＵＦ_Ｗ_ＥＮ_２Ｓを生成して出力する。バッファ選択信号ＯＢＵＦ_Ｗ_ＥＮ_２Ｓは、出力バッファ４００のマルチプレクサー選択信号として使用されるため、“ハイ”又は“ロー”レベルを有する。バッファ選択器３３０は、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹに基づいて５ｍｓｅｃの境界付近ごとにデータ伝送のための割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓを生成して出力する。図１２を参照して、バッファ選択器３３０の内部ブロック構成について説明する。
図１２は、本発明の望ましい実施形態によるバッファ選択器の内部を示すブロック構成図である。バッファ選択器３３０は、４個の入力信号を受信する。まず、入力される４個の信号について説明する。
【００８８】
（１）ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]：ＩＮＴ_ＳＴＯＰの発生位置を提供する値である。すなわち、この値は、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの位置設定が発生されない限界時点を示す値で、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは常にこのＩＮＴ_ＳＴＯＰ_ＰＯＳより小さい値を有しなければならない。したがって、ＩＮＴ_ＳＴＯＰ_ＰＯＳは、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとこの値を比較することによって、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮがこれ以上該当スロットで発生できない状況になることを感知するために使用する。 
【００８９】
（２）ＴＵＲＢＯ_ＥＮ_ＡＣＴ : １．２５ｍｓｅｃの一つのスロットでターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生可否を知らせる信号であって、一つのスロット内で少なくとも一つのターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮがないと、“０”の値を有する。
（３）ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ
【００９０】
（４）１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファページ信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]：１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファページ信号は、前述した図１１に示したように、システム同期信号ＳＹＮＣ_１２５と３ビットカウンター３１１の出力信号の論理積によって発生する信号である。この信号は、ページ切り替え（ｓｗｉｔｃｈｉｎｇ）情報を検出するために使用する。これによる検出情報は、図１２を参照してより詳細に説明する。
【００９１】
１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファページ信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]は、ページ検出器３３１に入力される。ページ検出器３３１は、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファページ信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]が“０ページ”を示す場合に、“１”の値を出力し、そうでない場合に、ページ検出器３３１は“０”値を出力する。また、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]は、しきい値比較器３３２に入力される。ここで、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]は、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの位置設定が発生されない限界時点を示す値で、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは常にこのＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]より小さい値を有しなければならない。したがって、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]は、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとこの値を比較することによって、ＰＤＣＨ_ＴＵＲＢＯ_ＥＮがこれ以上該当スロットで発生できないことを感知するために使用される信号である。しきい値比較器３３２は、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]の値が予め定められたしきい値Ｍより大きい場合に、“１”の値を出力し、そうでない場合に、しきい値比較器３３２は“０”の値を出力する。ページ検出器３３１の出力信号とターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは第１のＡＮＤゲート３３３に入力され、この第１のＡＮＤゲート３３３は、２個の入力された信号を論理積（ＡＮＤ）して出力する。また、第２のＡＮＤゲート３３４は、ＴＵＲＢＯ_ＥＮ_ＡＣＴの値を反転して受信し、ページ検出器３３１としきい値比較器３３２の出力値を入力として論理積演算を遂行する。
【００９２】
このように、第１のＡＮＤゲート３３３と第２のＡＮＤゲート３３４によって論理積された信号は、ＯＲゲート３３５に入力される。ＯＲゲート３３５は、入力された２個の信号を論理和して出力する。ＯＲゲート３３５の出力信号は２つに分岐され、分岐された信号のうちの一つの出力はパルス発生器３３６に入力され、他の出力はトグル器３３７に入力される。パルス発生器３３６は、論理和信号に基づいて一つのパルス信号ＩＮＴ_ＴＵＲＢＯ_２Ｓを発生する。また、トグル器３３７は、ＯＲゲート３３５の出力に基づいて２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮ_２Ｓを出力する。
【００９３】
これを総合して説明すると、図１２に示すバッファ選択器３３０の出力信号であるパルス信号ＩＮＴ_ＴＵＲＢＯ_２Ｓと、２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファ記録活性化信号ＯＢＵＦ_Ｗ_ＥＮ_２Ｓは、下記の条件を満たす場合に発生する。第１の場合で、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファ記録活性化信号により“０ページ”が検出され、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生した場合である。この場合に、第１のＡＮＤゲート３３３の出力が“１”となる。第２の場合で、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによるバッファ記録活性化信号によって“０ページ”が検出され、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生しない状態で、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]が予め定められたしきい値より大きい場合である。このような場合は、第２のＡＮＤゲート３３４の出力が“１”となる。
【００９４】
すなわち、５ｍｓｅｃを検出するために、“０ページ”を指示子(ｉｎｄｉｃａｔｏｒ)として使用し、この条件でバッファ選択器３３０は、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生可否に基づいて動作を決定する。もし、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生した場合に、その瞬間に割り込みとバッファの切り替えを遂行する。しかしながら、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生しないと、バッファ選択器３３０は、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが有することができる最大遅延位置であるしきい値Ｍ（＝Ｍａｘｉｍｕｍ  ｐｏｓｉｔｉｏｎ、一例として、Ｍ＝１６）の位置まで待機する。その後、しきい値を超える瞬間、バッファ選択器３３０は、バッファを強制的に切り替える。ここで、ターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する事件と、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]によって最大遅延位置であるしきい値の位置まで待機する事件は、相互に排他的である。したがって、必ず２つの事件のうちの一つのみが発生される。これを利用することが、ＴＵＲＢＯ_ＥＮ_ＡＣＴフラグである。
【００９５】
停止位置選択器（ＩＮＴ_ＳＴＯＰ ｐｏｓｉｔｉｏｎ  ｓｅｌｅｃｔｏｒ）３４０は、一つのスロット内で任意に設定可能なＩＮＴ_ＳＴＯＰの位置情報を提供する。停止位置選択器３４０は、システム同期信号ＳＹＮＣ_１２５、ターボクロックＴＵＲＢＯ_ＣＬＫ、及びクリア信号ＣＬＥＡＲを受信する。クリア信号は、毎システム同期信号ＳＹＮＣ_１２５によりクリアされ、１．２５ｍｓｅｃ区間で３１カウントを遂行する。ここで、３１は任意に与えられた値であって、実現において設計者の意図によって精密なＰＤＣＨ_ＴＵＲＢＯ_ＥＮ間隔が必要な場合に、異なる値に設定されることができる。また、停止位置選択器３４０は、予め定められた所定ビットの数だけカウントを遂行するカウンターで構成され、１．２５ｍｓｅｃを有する１スロットで、０からＭまでのビット数をカウントする。ここで、ＩＮＴ_ＳＴＯＰは、ＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]が指定可能な０から３１までの値を有し、このとき、ＭはＭＡＣによって決定された値である。したがって、Ｍより大きいＩＮＴ_ＳＴＯＰ_ＰＯＳではこれ以上のターボ復号が発生できないことを意味する。この停止位置選択器３４０から出力されるＩＮＴ_ＳＴＯＰ_ＰＯＳ[４：０]の信号は、ＨＡＲＱ制御器３０が、ＩＮＴ_ＳＴＯＰを任意の位置に設定するのに使用されうる。
【００９６】
フラグ発生器３５０は、一つのスロット内で高速ターボ復号器の活性化信号が発生するか否かを検査し、高速ターボ復号器４０の活性フラグ信号ＴＵＲＢＯ_ＥＮ_ＡＣＴを出力する。このとき、フラグ出力器３５０は、システムクロックＳＹＮＣ_１２５、パケットデータチャンネルのターボ復号器活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを受信する。フラグ発生器３５０は、上記した信号のうち、毎システムクロックＳＹＮＣ_１２５によってクリアされ、１．２５ｍｓｅｃ区間でただ一度でも高速ターボ復号器の活性フラグ信号ＴＵＲＢＯ_ＥＮ_ＡＣＴが発生されると、“１”のフラグ信号を出力する。フラグ発生器３５０は、フリップフロップで構成でき、クリア信号としてシステムクロックＳＹＮＣ_１２５を受信する。入力信号“１”がパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとして入力される場合に、フラグ発生器３５０は、入力信号“１”を高速ターボ復号器４０の活性フラグ信号ＴＵＲＢＯ_ＥＮ_ＡＣＴとして出力する。
【００９７】
割り込み制御器３６０は、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹと２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹで発生される５ｍｓｅｃ割り込みを受信し、これをＨＡＲＱ制御器３０に伝達する。割り込み制御器３６０は、一般的なバイパスとは違って５ｍｓｅｃで記録モードの出力バッファ（ＯＢＵＦ０又はＯＢＵＦ１）４００にただ一つでも誤りなしに復号された符号化パケットが存在する場合のみに、割り込みが発生される。図１３を参照して、割り込み制御器３６０について詳細に説明する。
【００９８】
図１３は、本発明の望ましい実施形態による割り込み制御器の構造を詳細に示す回路図である。図１３を参照すると、割り込み制御器３６０は、２個のＯＲゲート３６１、３６２と、２個のマルチプレクサー３６３、３６４と、一つのＡＮＤゲート３６５とを有する。第１のＯＲゲート３６１は、第１の出力バッファ４１０の各ページ状態情報を入力信号として有し、第２のＯＲゲート３６２は第２の出力バッファ４２０の各ページ状態情報を入力信号として有する。したがって、本発明の実施形態では、図９に示したように、各出力バッファごとに４ページを有するように構成したため、第１及び第２のＯＲゲート３６１、３６２は、４個の入力信号を有する。出力バッファ４１０、４２０は、出力バッファ状態信号ＯＢＵＦ０_ＳＴＡＴＵＳ、ＯＢＵＦ１_ＳＴＡＴＵＳをそれぞれ出力する。第１及び第２の出力バッファ４００、４２０は、各状態情報としてデータがない場合に、“空き（ｅｍｐｔｙ）”信号を出力する。“空き”信号が受信される場合に、割り込み制御器３６０は、ＩＮＴ_ＴＵＲＢＯ_１Ｓ又はＩＮＴ_ＴＵＲＢＯ_２Ｓが発生してもＨＡＲＱ制御器３０に割り込み信号を送信しない。すなわち、割り込み制御器３６０は、プロセッサー５０に伝達される割り込み信号ＩＮＴ_ＨＯＳＴをディスエーブル(ｄｉｓａｂｌｅ)させる。
【００９９】
また、第１のＯＲゲート３６１と第２のＯＲゲート３６２の出力信号は、第１のマルチプレクサー３６３に入力され、この第１のマルチプレクサー３６３は、第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて出力信号のうちの一つを選択する。また、第２のマルチプレクサー３６４は、第１の出力バッファと第２の出力バッファの状態信号ＯＢＵＦ０_ＳＴＡＴＵＳ、ＯＢＵＦ１_ＳＴＡＴＵＳを受信し、第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮに基づいて２個の状態信号のうちの一つを出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳ[４Ｎ＋１９：０]として出力する。第１のマルチプレクサー３６３の出力信号とＩＮＴ_ＴＵＲＢＯ信号を入力とするＡＮＤゲート３６５は、２個の入力信号を論理積してプロセッサー５０に割り込み信号ＩＮＴ_ＨＯＳＴを出力する。 
【０１００】
これによって、ＨＡＲＱ制御器３０は、第１及び第２の出力バッファの状態信号らＯＢＵＦ０_ＳＴＡＴＵＳ、ＯＢＵＦ１_ＳＴＡＴＵＳと、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する度に、ＥＰ_ＳＩＺＥ_ＴＵＲＢＯ値をこのレジスターに記録する。このとき、記録する例は、下記の＜表２＞のように示す。
【０１０１】
【表２】
2006515972.tif 000004
【０１０２】
また、割り込み制御器３６０は、プロセッサー割り込み信号ＩＮＴ_ＨＯＳＴと読み取りモードに設定された第１及び第２の出力バッファの状態信号ＯＢＵＦ０_ＳＴＡＴＵＳ、ＯＢＵＦ１_ＳＴＡＴＵＳをプロセッサー５０に出力する。このとき、割り込み制御器３６０は、第２のマルチプレクサー３６４から出力される出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳ[４Ｎ＋１９：０]を伝達する。出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳ[４Ｎ＋１９：０]で、“Ｎ”は、プロセッサー５０に受信したパケットの時間情報を知らせるための情報のビット数を示し、総４個のパケットを同時にプロセッサー５０に伝送することを考慮して４Ｎ個のビットを割り当てる。なお、割り込み制御器３６０は、受信器で観測される上位階層が必要とする各種パラメータを集めて一緒に伝送することもできる。例えば、割り込み制御器３６０は、正常のモードではパラメータのみを伝送し、テストモード或いは観測モードでは受信器から観測される多様なパラメータを集めて上位階層に伝送することができる。したがって、本発明では上位階層に伝達されるパラメータを上記した特定パラメータに制限しない。
【０１０３】
プロセッサー５０は、この値を受信し、読み取りモードに設定された出力バッファのデータのサイズを決定し、該当ページから設定されたサイズのデータを読み取る。このデータのサイズは、正確に表現すれば、復号された符号化パケットブロックのサイズ、再伝送チャンネルＩＤ、及びシステムタイムＳＹＳ_ＴＩＭＥとなる。
【０１０４】
各ページに貯蔵された符号化パケットのサイズは、＜表２＞に示すコードによって決定される。したがって、“０００ｂ”は該当ページにデータがないことを意味するため、プロセッサー５０は、該当ページをスキップ(ｓｋｉｐ)できる。プロセッサー５０は、出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳと各ページのデータサイズから読み取りアドレスを生成して出力バッファに接近する。
【０１０５】
図１４は、本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで出力バッファ制御器から出力される信号のタイミング図である。以下、図１４を参照して、本発明の１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹによって出力バッファ制御器から出力される信号のタイムを詳細に説明する。
【０１０６】
図１４に示すように、高速ターボ復号器４０は、ターボデコーダークロックＴＵＲＢＯ_ＣＬＫをシステムクロックとして使用し、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮもこのシステムクロックを使用する。ＨＡＲＱ制御器３０から入力されるパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは、基地局がパケットデータチャンネルをスケジューリングすることにしたがって連続的にスロットごとに発生することができ、或いは不連続的に発生することもできる。図１４に示す、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮと、高速ターボ復号器４０の動作完了を示すターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥとの関係は、前述した図８から可能な代表的な例を選択して示す。特に、極端な場合で、継続して１．２５ｍｓｅｃスロットごとに新たなサブパケットが受信され、それによって、ＨＡＲＱ制御器３０がスロットごとに連続的なパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを発生させる場合を示す。また、図１４には、２個のバッファが備えられた二重バッファのみを使用し、上記した４個の復号された符号化パケットを一緒に伝送する場合は考慮しない。
【０１０７】
高速ターボ復号器４０の復号動作は、一つのスロット内でｋ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ(ｋ)と、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ(ｋ)との間で遂行され、ｋ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ(ｋ)と連続したｋ＋１番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ(ｋ＋１)との間では動作を遂行しない。しかしながら、高速ターボ復号器４０の出力バッファの動作は、高速ターボ復号器４０の復号動作が停止しても継続して遂行され、ｋ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ(ｋ)が発生したスロットから最大２スロット(２．５ｍｓｅｃ)の時間で動作が遂行されることができる。すなわち、二重出力バッファを使用する。図１４からわかるように、ｋ＋１番目の符号化パケットＥＰ(ｋ＋１)の復号結果は、ｋ＋３番目のスロットまで維持される。
【０１０８】
高速ターボ復号器４０は、ターボ復号時間で反復復号を遂行するので、図１４に示すように、ＤＥＣ１とＤＥＣ２を反復的に遂行し、ＤＥＣ２の結果ごとにＣＲＣチェックを行い、その結果をＨＡＲＱ制御器３０に報告する。ここで、ＤＥＣ１とＤＥＣ２は、各々ターボ復号器で使用されるコンポーネント復号器（ｋｏｍｐｏｎｅｎｔ  ｄｅｃｏｄｅｒ）１とコンポーネット復号器２を意味する。高速ターボ復号器４０の反復回数は、受信チャンネルの状態と符号化パケットのサイズにより決定される。図１４に示すように、第１の出力バッファ(ＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０の記録活性化は、次のように切り替えられる。
【０１０９】
（１）第１の出力バッファＯＵＴ_ＢＵＦ０は、ｋ＋２ｍ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ＋２ｍ]が設定されているとき、記録活性化信号ＷＲＩＴＥ_ＥＮＡＢＬＥが出力される。（ここで、ｍ＝０，１，２，…）
（２）第１の出力バッファＯＵＴ_ＢＵＦ０は、ｋ＋２ｍ番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ[ｋ＋２ｍ]が設定されているとき、読み取り活性化信号ＲＥＡＤ_ＥＮＡＢＬＥが出力される。（ここで、ｍ＝０，１，２，…）
【０１１０】
（３）第２の出力バッファＯＵＴ_ＢＵＦ１は、ｋ＋２ｍ＋１番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ＋２ｍ＋１]が設定されているとき、記録活性化信号ＷＲＩＴＥ_ＥＮＡＢＬＥが出力される。（ここで、ｍ＝０，１，２，…）
（４）第２の出力バッファＯＵＴ_ＢＵＦ０は、ｋ＋２ｍ＋１番目のターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ[ｋ＋２ｍ＋１]が設定されているとき、読み取り活性化信号ＲＥＡＤ_ＥＮＡＢＬＥが出力される。（ここで、ｍ＝０，１，２，…）
【０１１１】
図１４を参照して説明すると、ｋ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ]からデータ伝送が完了する時点まで３スロットにかけてパケットデータチャンネルの復号が進行されることが分かる。しかしながら、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹで、できるだけｋ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ]をＨＡＲＱ制御器３０がｋ番目の復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥ[ｋ]を設定した後に、最大限迅速に設定することが最適である。したがって、２つの信号の時間間隔が長くない。したがって、図１４で、ＥＰ[ｋ]のデータ伝送をスロット境界部分で中断しても、データの伝送時間に大きい差は発生しない。
【０１１２】
図１５は、本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、高速ターボ復号器の復号時間とデータ伝送時間の合計が２.５ｍｓｅｃを超えないように制限した例を示すタイミング図である。以下、図１５を参照して、本発明の望ましい実施形態により、高速ターボ復号器４０の復号時間とデータ伝送時間の合計が２．５ｍｓｅｃを超えないように制限した場合について、詳細に説明する。
【０１１３】
このように高速ターボ復号器４０の復号時間とデータ伝送時間との合計が２．５ｍｓｅｃを超えないように制限する理由は、出力バッファの制御を単純化するためである。１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合に、大部分のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮをスロット境界に一番近く与えることが、最も多い復号時間を割り当てるものである。したがって、大部分この方式により減少するデータ伝送時間は、“ｔ_ｄｅｍｏｄ＋ｔ_ＧＡＰ”より小さくなる。“ｔ_ｄｅｍｏｄ”は非常に小さい値なため、事実上、大きい差がない。したがって、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合に、パケットデータチャンネルの復調、デマッピング（ｄｅｍａｐｐｉｎｇ）、高速ターボ復号器４０の復号、データ伝送を含んで、すべての動作が２スロット（２．５ｍｓｅｃ）以内に遂行されるように設計する。
【０１１４】
図１６及び図１７は、本発明の望ましい実施形態により、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、高速ターボ復号器の出力バッファ動作によるタイミング図である。以下、図１６及び図１７を参照して、本発明の望ましい実施形態によって２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹが与えられた場合にに、高速ターボ復号器の出力バッファ動作を詳細に説明する。
【０１１５】
図１６に示すように、高速ターボ復号器４０の出力バッファは、ターボ復号クロックＴＵＲＢＯ_ＣＬＫをシステムクロックとして使用し、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮも同一のクロックを使用する。２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合は、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹとは違って出力バッファの読み取り/記録切り替えが不規則的な間隔で発生する。読み取り/記録切り替えは、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの発生位置によって、不規則的であることがわかる。図１６に示すように、高速ターボ復号器４０は、ｋ番目の符号化パケットの復号遂行時にｋ＋１番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ＋１]が発生する時点まで持続できる。したがって、出力バッファの読み取り/記録切り替え時点も、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮによって決定される。また、図１６を参照すれば、、ｋ番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ]からデータ伝送が完了する時点まで３スロットにかけてパケットデータチャンネルの復号及びデータ伝送が遂行されることが分かる。図１６に示すように、データ伝送時間は、最小１．２５ｍｓｅｃ以上である。
【０１１６】
次に、図１７は、データ伝送と高速ターボ復号器４０の復号時に極端な例を示す。図１７に示すように、ｋ＋１番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ＋１]がスロットの後部境界で発生し、加えてｋ＋２番目のパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮ[ｋ＋２]が次のスロットの後部境界で発生する場合に、パケットデータチャンネルの復号とデータ伝送はほぼ３スロットの区間にかけて発生できる。
【０１１７】
図１８は、本発明により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードと２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、出力バッファ制御タイミングと高速ターボ復号器の動作の中で可能な様々な組み合わせのうち、代表的ないくつの場合のタイミングを示す図である。以下、図１８を参照すると、本発明により１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹと２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹで代表的な出力バッファ制御タイミングと高速ターボ復号器の動作について説明する。
【０１１８】
出力バッファ制御器３００は、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹと２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹをすべて支援するため、それぞれの場合に独立的に動作が可能でなければならない。まず、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合を説明する。図１８に示すように、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合には規則的に出力バッファＯＢＵＦ０及びＯＢＵＦ１の選択と各出力バッファでのページ選択が一定に遂行される。なお、プロセッサー５０は、割り込み負荷を減少するために、４個の復号された符号化パケットを集めて５ｍｓｅｃごとに伝送する方式を支援する。以下に、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹでの主要動作を説明する。
【０１１９】
（１）第１の出力バッファ(ＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０の切り替え及び特定出力バッファでページの切り替えは、一つのスロットでパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生位置と関係なく、システムタイムＳＹＮＣ_１２５（１．２５ｍｓｅｃ  slot  ＳＹＮＣ）により動作するカウンター値によって決定される信号である１スロットバッファページ選択信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[２]、ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]によって遂行される。
【０１２０】
（２）第１の出力バッファ(ＯＢＵＦ０)４１０及び第２の出力バッファ(ＯＢＵＦ１)４２０は、ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]によって各々４個のページに区分される。また、各出力バッファでページ切り替えは３ビットカウンターによって周期的に生成される０〜３の値によって一定に発生される。
（３）パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生すると、高速ターボ復号器４０は、ＨＡＲＱ制御器３０から割り当てられた出力バッファのページ情報にしたがって復号されたデータを出力バッファの該当ページに貯蔵する。
【０１２１】
（４）ＨＡＲＱ制御器３０が、プロセッサー５０にデータ伝送のために割り込みを伝達するために５ｍｓｅｃごとにターボ割り込み信号ＩＮＴ_ＴＵＲＢＯが発生され、この信号はシステムタイムＳＹＮＣ_１２５（１．２５ｍｓｅｃ  slot  ＳＹＮＣ）により動作するカウンター値により決定される。
（５）第１の出力バッファ（ＯＢＵＦ０）４１０と第２の出力バッファ（ＯＢＵＦ１）４２０との読み取り/記録モードの切り替えは、ターボ割り込み信号ＩＮＴ_ＴＵＲＢＯにより決定される。
（６）第１の出力バッファ(ＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０との読み取り/記録は、相互に排他的に動作される。
【０１２２】
（７）もし、連続的に４個の符号化パケットが伝送される場合には、出力バッファのページ０、ページ１、ページ２、ページ３にすべてのデータが貯蔵される。一方、部分的に数個の符号化パケットだけが伝送され、残りの区間にデータの伝送がない場合には、４個の出力バッファページのうち、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生されたスロットのみでデータが貯蔵される。但し、読み取り/記録モードの切り替えは、ターボ割り込み信号ＩＮＴ_ＴＵＲＢＯにより必ず遂行されるべきである。
【０１２３】
次に、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合を説明する。図１８からわかるように、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合には、出力バッファＯＢＵＦ０及びＯＢＵＦ１の選択と、各出力バッファにおけるページ選択が不規則的に遂行される。これは、スロットの境界を超えて高速ターボ復号器４０で復号が遂行されるためである。なお、１スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合のように、プロセッサー５０は、割り込み負荷を減少するために４個の復号された符号化パケットを集めて５ｍｓｅｃ境界付近でデータを伝送する方式を支援する。下記に、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹで主要動作を説明する。
【０１２４】
（１）第１の出力バッファ(ＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０の切り替え及び特定出力バッファでページの切り替えは、一つのスロットでパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの発生位置と、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの発生位置に関連されて発生する。また、システムタイムＳＹＮＣ_１２５（１．２５ｍｓｅｃ  slot  ＳＹＮＣ）により動作するカウンター値によって決定される信号である１スロットバッファページ選択信号ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]を考慮してその値が決定される。
【０１２５】
（２）第１の出力バッファ(ＯＢＵＦ０)４１０及び第２の出力バッファ(ＯＢＵＦ１)４２０は、２スロット出力バッファ選択信号ＯＢＵＦ_ＰＡＧＥ_２Ｓ[１：０]によってそれぞれ４個のページに区分される。この値は、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの発生によって更新される。すなわち、各出力バッファでページ切り替えはターボ割り込みＩＮＴ_ＴＵＲＢＯでクリアされる２スロットの出力バッファ選択信号ＯＢＵＦ_ＰＡＧＥ_２Ｓ[１：０]でページ０から始まって以後に発生されるターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥによってアップカウントされるカウンター値によって出力バッファのページが決定される。
【０１２６】
（３）パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生すると、高速ターボ復号器４０は、ＨＡＲＱ制御器３０から割り当てられた出力バッファのページ情報にしたがって復号されたデータを出力バッファの該当ページに貯蔵する。そして、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが発生する以前まで出力バッファパージを必ずしも切り替えない。したがって、場合によっては一つのページが４スロットの間に持続されることもできる。これは、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹとの一番大きい差である。
【０１２７】
（４）ＨＡＲＱ制御器３０が、プロセッサー５０にデータ伝送のために割り込みを伝達するために５ｍｓｅｃごとにターボ割り込み信号ＩＮＴ_ＴＵＲＢＯが発生され、この信号は、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの前記ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]で発生されるページ０の情報と、このページ０でパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＲＵＢＯ_ＥＮの発生可否、そして、以前の４個のスロットでパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＲＵＢＯ_ＥＮの発生可否によって決定される。
【０１２８】
（５）第１の出力バッファ（ＯＢＵＦ０）４１０と第２の出力バッファ（ＯＢＵＦ１）４２０との読み取り/記録モードの切り替えは、ターボ割り込み信号ＩＮＴ_ＴＵＲＢＯにより決定される。
（６）第１の出力バッファ(ＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０との読み取り/記録は、相互に排他的に動作される。
【０１２９】
（７）もし、連続的に４個の符号化パケットが伝送される場合には、出力バッファのページ０、ページ１、ページ２、ページ３にすべてのデータが貯蔵される。一方、部分的に数個の符号化パケットだけが伝送され、残りの区間にデータの伝送がない場合には、４個の出力バッファページのうち、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生されたスロットのみでデータが貯蔵される。但し、読み取り/記録モードの切り替えは、ターボ割り込み信号ＩＮＴ_ＴＵＲＢＯにより必ず遂行されるべきである。
【０１３０】
上述したように、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合に、図１８に示すように、実質的に第１の出力バッファＯＢＵＦ０)４１０と第２の出力バッファ(ＯＢＵＦ１)４２０のデータ読み取り/記録モードの切り替えは、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥによって独立的に遂行されるべきである。しかしながら、以前スロットで高速ターボ復号器が復号を完了した状況ではできるだけ迅速な時間内にパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生することが最適である。したがって、この二つの場合の時間差が非常に小さいため、読み取り/記録モードの切り替えをパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮを持って決定される。
【０１３１】
図１９は、本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、プロセッサー、ＨＡＲＱ制御器及び高速ターボ復号器間の動作タイミング図である。以下、図１９を参照して、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによってプロセッサー、ＨＡＲＱ制御器、及び高速ターボ復号器間の動作タイミングを詳細に説明する。
【０１３２】
１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合について、説明する。１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合には、ＨＡＲＱ制御器３０は、上述したように、記録(writing)のための出力バッファＯＢＵＦ０又はＯＢＵＦ１を選択するための１スロット出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮ_１Ｓと、選択された出力バッファでページ選択のための信号であるＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]が周期的に提供する。パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは、ＨＡＲＱ制御器３０によって復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが発生された後に、最大限速い時間内に発生される。高速ターボ復号器４０は、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮと復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥとの間の区間で復号動作を遂行する。また、ＨＡＲＱ制御器３０は、第１の出力バッファ状態信号ＯＢＵＦ０_ＳＴＡＴＵＳと第２の出力バッファ状態信号ＯＢＵＦ１_ＳＴＡＴＵＳにパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する度に、符号化パケットのサイズによるターボ復号信号ＥＰ_ＳＩＺＥ_ＴＵＲＢＯのような値をこのレジスターに記録する。但し、上記の＜表２＞のコードを使用して記録する。５ｍｓｅｃごとに発生される１スロットターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_１Ｓにより第１及び第２の出力バッファＯＢＵＦ０、ＯＢＵＦ１の読み取り/記録モードの切り替えが遂行され、データ伝送は５ｍｓｅｃ区間で遂行できる。出力バッファ状態ＯＢＵＦ_ＳＴＡＴＵＳ情報は、図１９に示すように、１スロットターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_１Ｓが発生するときにＨＡＲＱ制御器３０からプロセッサー５０に伝達され、以後に記録モードに切り替えられた出力バッファの状態レジスターをすべてクリアさせる。また、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの活性フラグは、１．２５ｍｓｅｃごとにクリアされる。
【０１３３】
図１０の説明に示したように、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生されると、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの活性化フラグは状態が“１”に切り替えられ、スロットの境界でシステムタイム信号ＳＹＮＣ_１２５によって再びクリアされる。もし、ターボ完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが設定され、パケットデータチャンネルのＣＲＣが“Ｂａｄ”である場合、或いはＨＡＲＱ制御器３０が故意的な停止（ｉｎｔｅｎｔｉｏｎａｌ  ｓｔｏｐ）ＩＮＴ_ＳＴＯＰを設定する場合に、ＨＡＲＱ制御器３０は、現在記録出力バッファのページに対応する出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳ０又はＯＢＵＦ_ＳＴＡＴＵＳ１にパケットデータチャンネルのＣＲＣ結果により、パケットデータチャンネルのＣＲＣが“Ｂａｄ”である場合に“ｅｍｐｔｙ(＝０００ｂ)”を設定する。すると、プロセッサー５０は、データを読み取ることなくてこの部分をスキップ（ｓｋｉｐ）可能である。もし、第１又は第２の出力バッファＯＢＵＦ０又はＯＢＵＦ１にＣＲＣが“Ｂａｄ”のページ以外に他のページに全くデータがない場合には、プロセッサー割り込み信号ＩＮＴ_ＨＯＳＴが発生しない。また、ＨＡＲＱ制御器３０が、停止割り込み信号ＩＮＴ_ＳＴＯＰを設定する場合を考慮して、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ又は停止割り込み信号ＩＮＴ_ＳＴＯＰをＰＡＧＥ_ＳＥＬＥＣＴＯＲ（２ＡＣＫ_ＴＩＭＥ）入力信号として使用する。すなわち、停止割り込み信号ＩＮＴ_ＳＴＯＰが発生する場合に、プロセッサー５０は、“ＣＲＣ  Ｂａｄ”によるターボ完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと見なしてページ切り替えを実施する。このようにの停止割り込み信号ＩＮＴ_ＳＴＯＰが発生したページ情報を維持することは、停止割り込み信号ＩＮＴ_ＳＴＯＰ以後にＣＲＣを検査し、このとき、“ＣＲＣ  Ｇｏｏｄ”が発生できるためである。
【０１３４】
図２０は、本発明の望ましい実施形態により、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、プロセッサー、ＨＡＲＱ制御器及び高速ターボ復号器間の動作タイミング図である。以下、図２０を参照して、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹによりプロセッサー、ＨＡＲＱ制御器、及び高速ターボ復号器間の動作タイミングを詳細に説明する。
【０１３５】
２スロットＡＣＫ/ＮＡＫ_ＤＥＬＡＹの場合に、上記したように、ＨＡＲＱ制御器３０は、記録のための出力バッファＯＢＵＦ０又はＯＢＵＦ１のための信号である２スロットの第１の出力バッファ記録活性化信号ＯＢＵＦ０_Ｗ_ＥＮ_２Ｓと、選択された出力バッファでからページ選択のための信号である２スロットの出力バッファページ信号ＯＢＵＦ_ＰＡＧＥ_２Ｓ[１：０]が非周期的に提供する。また、５ｍｓｅｃごとにデータ伝送のための２スロットのターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２ＳもＨＡＲＱ制御器３０によって非周期的に生成される。パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮは、ＨＡＲＱ制御器３０によって復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥが発生された以後に、任意の位置で発生できる。また、復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥは、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生されたスロット以後の次のスロットまで遅延されて発生される。高速ターボ復号器４０は、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮと復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥとの間の区間で復号動作を遂行する。また、ＨＡＲＱ制御器３０は、第１の出力バッファ状態信号ＯＢＵＦ０_ＳＴＡＴＵＳと第２の出力バッファ状態信号ＯＢＵＦ１_ＳＴＡＴＵＳにパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する度に、符号化パケットのサイズによるターボ復号信号ＥＰ_ＳＩＺＥ_ＴＵＲＢＯのような値をこのレジスターに記録する。但し、上記の＜表２＞のコードを使用して記録する。５ｍｓｅｃごとに発生される２スロットターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓにより第１及び第２の出力バッファＯＢＵＦ０、ＯＢＵＦ１の読み取り/記録モードの切り替えが遂行され、データ伝送は５ｍｓｅｃ区間で遂行できる。
【０１３６】
出力バッファ状態ＯＢＵＦ_ＳＴＡＴＵＳ情報は、図２０に示すように、２スロットターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓが発生するときにＨＡＲＱ制御器３０からプロセッサー５０に伝達され、以後に記録モードに切り替えられた出力バッファの状態レジスターをすべてクリアさせる。また、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの活性フラグは、１．２５ｍｓｅｃごとにクリアされる。
【０１３７】
図１０に示したように、一つのスロット内で、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生されると、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの活性化フラグは状態が“１”に切り替えられ、スロットの境界でシステムタイム信号ＳＹＮＣ_１２５によって再びクリアされる。もし、ターボ完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥが設定され、パケットデータチャンネルのＣＲＣが“Ｂａｄ”である場合、或いはＨＡＲＱ制御器３０が故意的な停止（ｉｎｔｅｎｔｉｏｎａｌ  ｓｔｏｐ）ＩＮＴ_ＳＴＯＰを設定する場合に、ＨＡＲＱ制御器３０は、現在記録出力バッファのページに対応する出力バッファ状態信号ＯＢＵＦ_ＳＴＡＴＵＳ０又はＯＢＵＦ_ＳＴＡＴＵＳ１にパケットデータチャンネルのＣＲＣ結果により、パケットデータチャンネルのＣＲＣが“Ｂａｄ”である場合に“ｅｍｐｔｙ(＝０００ｂ)”を設定する。すると、プロセッサー５０は、データを読み取ることなくてこの部分をスキップ（ｓｋｉｐ）可能である。もし、第１又は第２の出力バッファＯＢＵＦ０又はＯＢＵＦ１にＣＲＣが“Ｂａｄ”のページ以外に他のページに全くデータがない場合には、プロセッサー割り込み信号ＩＮＴ_ＨＯＳＴが発生しない。また、ＨＡＲＱ制御器３０が、停止割り込み信号ＩＮＴ_ＳＴＯＰを設定する場合を考慮して、ターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥ又は停止割り込み信号ＩＮＴ_ＳＴＯＰをＰＡＧＥ_ＳＥＬＥＣＴＯＲ（２ＡＣＫ_ＴＩＭＥ）入力信号として使用する。すなわち、停止割り込み信号ＩＮＴ_ＳＴＯＰが発生する場合に、プロセッサー５０は、“ＣＲＣ  Ｂａｄ”によるターボ完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと見なしてページ切り替えを実施する。このようにの停止割り込み信号ＩＮＴ_ＳＴＯＰが発生したページ情報を維持することは、停止割り込み信号ＩＮＴ_ＳＴＯＰ以後にＣＲＣを検査し、このとき、“ＣＲＣ  Ｇｏｏｄ”が発生できるためである。図２０からわかるように、ＯＢＵＦ０_ＰＡＧＥ_２Ｓ[１：０]は、ＯＢＵＦ０_ＰＡＧＥ_１Ｓ[１：０]とは違って、スロットの境界を超えて切り返されずに維持され、最大４スロットの区間で同一の値に維持されることができる。
【０１３８】
図２０に示すように、２スロットターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓは最初のスロットの場合のように、ＯＢＵＦ_ＰＡＧＥ_１Ｓ[１：０]によって生成されるページ０でパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生する場合以外にも、５番目のスロットの例のように、パケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮが発生しなくても現在ＨＡＲＱ制御器３０が観測するＴＵＲＢＯ_ＥＮ_ＰＯＳ[３：０]がパケットデータチャンネルのターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮのしきい値Ｍを超える場合に、強制的に２スロットのターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓを発生させる。これは、５ｍｓｅｃごとに第１の出力バッファ（ＯＢＵＦ０）４１０と第２の出力バッファ(ＯＢＵＦ１)４２０を切り替えなければならないためだ。もちろん、以前の４個のスロットに復号された符号化パケットが一つもない場合に、図１０で説明した割り込み制御器３６０によって２スロットのターボ割り込み信号ＩＮＴ_ＴＵＲＢＯ_２Ｓがディスエーブルされてプロセッサー５０に実質的に割り込みが発生されない。
【０１３９】
図２１は、本発明の望ましい実施形態により、出力バッファ制御器によって遂行される全体制御を示すフローチャートである。以下、図２１を参照して、本発明による出力バッファ制御器で遂行される制御流れを詳細に説明する。
【０１４０】
まず、出力バッファ制御器３００の初期化動作について説明する。出力バッファ制御器３００は、ステップ５００で初期化状態を遂行する。初期化状態はで、出力バッファ制御器３００は、パラメータの初期化及び出力バッファの初期化を遂行し、カウンターの初期値を“０”に設定し、カウンターの最大値を予め定められた所定の値ＣＭに設定する。ここで、ＣＭは、設計者により決定される任意の定数（ｃｏｎｓｔａｎｔ）を意味する。上記のような初期化動作は、アドレス生成器のパラメータを初期化する過程である。その後、出力バッファ制御器３００は、ステップ５０２に進んで、ＡＣＫ_ＤＥＬＡＹが１スロットであるか否かを検査する。その結果、ＡＣＫ_ＤＥＬＡＹが１スロットである場合は、ステップ５０４に進行し、そうでない場合は、すなわち、２スロットＡＣＫ_ＤＥＬＡＹの場合は、ステップ６００に進行する。出力バッファ制御器３００は、ステップ５０４で、１スロットのＡＣＫ_ＤＥＬＡＹによる出力バッファアドレス発生器を選択し、ステップ６０２に進む。上記したように、出力バッファ制御器３００で１スロット又は２スロットのＡＣＫ_ＤＥＬＡＹによる設定を遂行する理由は、１ｘＥＶ-ＤＶのようなシステムは可変復号時間が与えられるためである。したがって、システムで提供するＡＣＫ_ＤＥＬＡＹにより出力バッファアドレス生成信号の発生器がことなるため、これを予め決定すべきである。
【０１４１】
初期化が終了すると、出力バッファ制御器３００は、ステップ６００〜６２８を遂行する。以下に、出力バッファ制御器３００で遂行されるステップ６００〜６２８について詳細に説明する。
【０１４２】
出力バッファ制御器３００は、ステップ６００で、２スロットのＡＣＫ_ＤＥＬＡＹによる出力バッファアドレス発生器を選択した後に、ステップ６０２に進む。このように、１スロット又は２スロットのＡＣＫ_ＤＥＬＡＹによる出力バッファアドレス発生器を選択した後に、出力バッファ制御器３００は、ステップ６０２でカウント値を１増加させた後にステップ６０４に進行する。出力バッファ制御器３００は、ステップ６０４で、新たなパケットが受信されてチャンネル復号が必要であるか否かを検査する。もし、現在のスロット境界で、受信器からパケットが入力されないと、出力バッファ制御器３００は、次のスロット境界まで継続して待つべきである。特に、２スロットのＡＣＫ_ＤＥＬＡＹの場合は、一つのスロットで最大２度のチャンネル復号が遂行されるため、スロット境界に至る前に他のパケットがチャンネル復号のために受信される可能性がる。したがって、これを制御するために、スロット境界であるかどうかを検査し、受信されない場合に、受信を待機する過程を遂行すべきである。ステップ６０４の検査結果、新たなパケットが受信された場合、出力バッファ制御器３００は、ステップ６０８に進む。そうでないと、ステップ６０６に進んで、出力バッファ制御器３００は、現在のタイミングが次のスロットの境界地域であるか否かを検査する。その結果、出力バッファ制御器３００は、次のスロットの境界地域である場合はステップ６０２に戻って、カウント値を１増加させた後にステップ６０４を遂行する。しかしながら、ステップ６０６の検査結果、次のスロットの境界地域でない場合に、出力バッファ制御器３００はステップ６０４を遂行する。
【０１４３】
出力バッファ制御器３００は、ステップ６０８で、出力バッファ決定パラメータを計算する。このとき、出力バッファ決定パラメータは、高速ターボ復号器４０と出力バッファ制御器３００で使用されるパラメータ値となる。パラメータの計算が完了すると、出力バッファ制御器３００は、ステップ６１０に進んで、高速ターボ復号器４０に出力バッファ決定パラメータを伝送し、同時にプロセッサー５０に伝達するための受信データに関連した情報を貯蔵する。その後、ステップ６１２で、出力バッファ制御器３００は、高速ターボ復号器４０に復号命令を伝達する。すなわち、受信器から受信されたパケットが到着すると、これを復号するための情報と出力バッファの貯蔵位置に対する情報、すなわち、二重化された出力バッファのうちの一つを選択し、その選択された出力バッファのページを選択し、読み取り/記録モード設定に関する情報を予め高速ターボ復号器４０に伝達したり、復号開始信号と共に伝達すべきである。これを通じて、高速ターボ復号器４０は、ターボ復号過程を遂行する。そして、出力バッファ制御器３００は、ステップ６１４で、高速ターボ復号器４０のターボ復号が完了することを待機する。すなわち、出力バッファ制御器３００は、ターボ復号完了を待機してからステップ６１５に進み、ターボ復号が完了したか否かを検査する。その検査結果、ターボ復号が完了した場合はステップ６１６に進行し、そうでない場合にはステップ６１４を継続して遂行する。
【０１４４】
出力バッファ制御器３００は、ステップ６１６で、出力バッファの貯蔵時間が超過したか否かを検査する。その結果、出力バッファの貯蔵時間が超過した場合にステップ６１８に進行し、超過しない場合はステップ６０６に進行する。パケットデータチャンネルのターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥを受信した出力バッファ制御器３００は、出力バッファのデータ貯蔵時間が最大貯蔵時間を超過したか否かを検査する。このとき、もし、その間に累積されたデータをプロセッサー５０に移動するときであると、このために出力バッファ４００に貯蔵されたパケットの情報と出力バッファの貯蔵位置に対する情報をプロセッサー５０に予め伝送したり、割り込みと共に伝達する。このような最大貯蔵時間の検査は、ＣＮＴとＣＮＴ_ＭＡＸの比較を通じて決定し、予め最大貯蔵時間を決定してこれをＣＮＴ_ＭＡＸに設定できる。
【０１４５】
出力バッファ制御器３００は、ステップ６１８で、プロセッサー５０にデータ伝送のための割り込み信号を発生する。その後、ステップ６２０で、プロセッサー５０は、出力バッファ制御器３００が貯蔵した出力バッファ関連パラメータを読み取り、且つ、出力バッファ４００と接続を遂行する。このとき、出力バッファ制御器３００は、プロセッサー５０の接続のために待機状態を維持する。また、ステップ６２２で、プロセッサー５０は、接続された出力バッファ４００に貯蔵された復号された符号化パケットのデータを読み取る。このときにも、出力バッファ制御器３００は、待機状態を維持する。出力バッファ制御器３００は、ステップ６２４で、出力バッファ４００からプロセッサー５０へのデータ伝送が完了するか否かを検査する。その結果、出力バッファ４００からプロセッサー５０にデータの伝送が完了すると、ステップ６２６に進行し、そうでないと、プロセッサー５０がデータを読み取る間に待機状態を維持する。図２１に、理解の便宜のために、ステップ６２０とステップ６２２で、プロセッサー５０の動作をそれぞれの段階で構成して示す。、実際に、出力バッファ制御器３００は、このときに待機状態を維持する。
【０１４６】
出力バッファ制御器３００は、ステップ６２６で、読み取り出力バッファと関連したパラメータを初期化し、出力バッファ制御器３００でプロセッサー５０に伝達したパラメータを初期化した後に割り込み信号を初期化する。このような動作が完了すると、出力バッファ制御器３００は、ステップ６２８で、カウンター値を“０”に設定した後にステップ６０６に戻る。上述した過程を通じて、出力バッファ制御器３００は、復号されたデータの貯蔵及び貯蔵されたデータをプロセッサー５０に伝達できる。
【０１４７】
図２２は、本発明の望ましい実施形態により、出力バッファ制御器を含む端末を示すブロック構成図である。以下、図２２を参照して、本発明による出力バッファ制御器３００を含む端末のブロック構成及びその動作について詳細に説明する。
【０１４８】
基地局の送信器から伝送される無線(Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ：ＲＦ)信号は、端末のアンテナを通じて受信して無線部７０１に入力される。無線部７０１は、アンテナから入力されたＲＦ信号を中間周波数（ＩＦ）処理を遂行した後、基底帯域信号に変換して出力する。基底帯域信号は、基底帯域アナログ処理器(Ｂａｓｅｂａｎｄ  Ａｎａｌｏｇ  Ｐｒｏｃｅｓｓｏｒ：ＢＢＡ)７０３を経てアナログ信号からデジタル信号に変換される。
【０１４９】
変換されたデジタル信号は、モデム７１０の基底帯域インターフェース７１１に入力される。基底帯域インターフェース７１１は、トラフィックデータと制御データを分離して出力する。分離されたトラフィックデータは、入力バッファ７１３の所定領域に貯蔵される。また、分離された制御データは、出力バッファ制御器３００に入力される。出力バッファ制御器３００に入力された制御情報は、出力バッファ制御器が動作するための基本的なデータとして使用される。
【０１５０】
また、入力バッファ７１３に貯蔵されたデータは、ターボ復号器４０がターボ復号を遂行する前にターボ復号器４０に入力される。これによって、出力バッファ制御器３００は、ターボ復号を遂行する前にターボ復号器４０で復号されたデータが貯蔵されるべき書き取りアドレスと関連した情報を出力する。それにより、ターボ復号器４０は、復号が終了すると、出力バッファ制御器３００によって予め決まった出力バッファ４００に復号されたデータを貯蔵する。また、ターボ復号器４０は、復号終了信号及び復号結果に対する情報を出力バッファ制御器３００に出力する。
【０１５１】
出力バッファ制御器３００は、一定時間でターボ復号器４０から受信された復号終了信号及び復号結果に対する情報に基づいて決まった割り込み発生条件を満たすか否かを検査する。その検査結果、条件が満たされた場合に限り、ホストが出力バッファ４００のデータを読み取るように指示する割り込みを発生させ、同時に出力バッファ４００のデータを読み取るための読み取りアドレス関連情報をホストに出力する。
【０１５２】
割り込み及び読み取りアドレス関連情報を受信したホストは、読み取りアドレス関連情報に基づいて出力バッファ４００の読み取りアドレスを計算した後、出力バッファ４００の読み取りアドレスに貯蔵されている復号データを読み取る。
【図面の簡単な説明】
【０１５３】
【図１】従来方式によりＡＲＱ処理のための上位階層と物理階層との関係を示すブロック構成図である。
【図２】改善された構造の高速(Physical)ＨＡＲＱ処理のための上位階層と物理階層との関係を示すブロック構成図である。
【図３】移動通信システムにおいて、複合再伝送時にＡＣＫ/ＮＡＫ_ＤＥＬＡＹ＝１スロットである場合に基地局と端末との間のタイミング図である。
【図４】移動通信システムにおいて、複合再伝送時にＡＣＫ/ＮＡＫ_ＤＥＬＡＹ＝２スロットである場合に基地局と端末との間のタイミング図である。
【図５】本発明の望ましい実施形態により、ＨＡＲＱ制御器、出力バッファ制御器、及び出力バッファ間の接続を示すブロック構成図である。
【図６】本発明により、ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮによるターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥの出力可能な場合に対するタイミング図である。
【図７】本発明により、復調完了信号ＰＤＣＨ_ＤＥＭＯＤ_ＤＯＮＥとターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮの出力可能な場合に対するタイミング図である。
【図８】本発明によるターボ復号完了信号ＰＤＣＨ_ＴＵＲＢＯ_ＤＯＮＥと連続的ターボ復号活性化信号ＰＤＣＨ_ＴＵＲＢＯ_ＥＮとのタイミング例示図である。
【図９】本発明の望ましい実施形態による出力バッファの構造を簡略に示すブロック構成図である。
【図１０】本発明の望ましい実施形態による出力バッファ制御器の構造を詳細に示すブロック構成図である。
【図１１】本発明の望ましい実施形態によるページ/バッファ選択器の内部を示すブロック構成図である。
【図１２】本発明の望ましい実施形態によるバッファ選択器の内部を示すブロック構成図である。
【図１３】本発明の望ましい実施形態による割り込み制御器の構造を詳細に示す回路図である。
【図１４】本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで出力バッファ制御器から出力される信号のタイミング図である。
【図１５】本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、高速ターボ復号器の復号時間とデータ伝送時間の合計が２.５ｍｓｅｃを超えないように制限した例を示すタイミング図である。
【図１６】本発明の望ましい実施形態により、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、高速ターボ復号器の出力バッファ動作によるタイミング図である。
【図１７】本発明の望ましい実施形態により、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、高速ターボ復号器の出力バッファ動作によるタイミング図である。
【図１８】本発明により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードと２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、出力バッファ制御タイミングと高速ターボ復号器の動作の例を示すタイミング図である。
【図１９】本発明の望ましい実施形態により、１スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、プロセッサー、ＨＡＲＱ制御器及び高速ターボ復号器間の動作タイミング図である。
【図２０】本発明の望ましい実施形態により、２スロットのＡＣＫ/ＮＡＫ_ＤＥＬＡＹモードで、プロセッサー、ＨＡＲＱ制御器及び高速ターボ復号器間の動作タイミング図である。
【図２１】本発明の望ましい実施形態により、出力バッファ制御器によって遂行される全体制御を示すフローチャートである。
【図２２】本発明の望ましい実施形態により、出力バッファ制御器を含む端末を示すブロック構成図である。
【図１】
2006515972.tif 000005
【図２】
2006515972.tif 000006
【図３】
2006515972.tif 000007
【図４】
2006515972.tif 000008
【図５】
2006515972.tif 000009
【図６】
2006515972.tif 000010
【図７】
2006515972.tif 000011
【図８】
2006515972.tif 000012
【図９】
2006515972.tif 000013
【図１０】
2006515972.tif 000014
【図１１】
2006515972.tif 000015
【図１２】
2006515972.tif 000016
【図１３】
2006515972.tif 000017
【図１４】
2006515972.tif 000018
【図１５】
2006515972.tif 000019
【図１６】
2006515972.tif 000020
【図１７】
2006515972.tif 000021
【図１８】
2006515972.tif 000022
【図１９】
2006515972.tif 000023
【図２０】
2006515972.tif 000024
【図２１】
2006515972.tif 000025
【図２２】
2006515972.tif 000026
【国際調査報告】
2006515972.tif 000027