(57)【要約】本発明は、スイッチモード電源及びこのような電源のための電流モード制御回路に関する。本発明の説明された実施例の1つにおいて、一次回路に検出レジスタを直接使用する代わりに、電源電圧及び一次電流は、一次側上の補助巻線(130)によってエミュレートされる。レジスタ(R1)を流れる電流は、第1の及び第2の電流ミラー(312、313)によってバッファされ、パルス幅変調器(322)の入力で時間と共に変化する電圧を供給する。この電圧は、スイッチモード電源の電流モード制御動作を与えるように利用される。
2004531199.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード電源のための電流モード制御回路において、
入力電流に応答して時間と共に変化する電圧を供給するための、周期的にリセットされるように構成された手段と、
時間と共に変化する電圧を供給する前記手段の出力に接続された第1の入力と、制御電圧に接続され、前記時間と共に変化する電圧が前記制御電圧に到達したら前記スイッチモード電源の一次電流の流れを中断するようにスイッチコントローラに出力信号を供給するための第2の入力とを有し、前記時間と共に変化する電圧は、前記一次電流を表すが前記一次電流からは絶縁されている、パルス幅変調器と、
を有する回路。
【請求項２】
請求項1に記載の回路において、前記入力電流は前記スイッチモード電源の変圧器の補助巻線によって供給される、回路。
【請求項３】
請求項1に記載の回路において、前記時間と共に変化する電圧は時間と共に上昇する、回路。
【請求項４】
請求項3に記載の回路において、前記時間と共に変化する電圧はランプ電圧を有する、回路。
【請求項５】
請求項1に記載の回路において、時間と共に変化する電圧を供給するための前記手段による処理の前に前記入力電流をバッファするための入力電流バッファ手段が設けられる、回路。
【請求項６】
請求項5に記載の回路において、前記入力電流バッファ手段は、前記入力電流を受けて、バッファされた電流を時間と共に変化する電圧を供給する前記手段に供給するための電流ミラーリング手段を有する、回路。
【請求項７】
請求項6に記載の回路において、前記電流ミラーリング手段は第1の及び第2の電流ミラーを有し、前記第1の電流ミラーは、前記入力電流を受けて第1のミラー出力を供給するように構成され、前記第2の電流ミラーは、前記第1のミラー出力を受けて、前期バッファされた電流を形成する第2の電流ミラー出力を時間と共に変化する電圧を供給する前記手段に供給するように構成されている、回路。
【請求項８】
請求項7に記載の回路において、時間と共に変化する電圧を供給する前記手段は、キャパシタ及びリセット手段を有し、前記キャパシタは、前記リセット手段の非動作期間中は前記バッファされた入力電流によって充電される、回路。
【請求項９】
請求項8に記載の回路において、前記リセット手段は、前記キャパシタと並列に構成される制御スイッチを有し、前記制御スイッチは、前記キャパシタが短絡される閉位置で動作状態にあり、前記キャパシタが前記バッファされた入力電流に従って充電されるのを可能にする開位置で非動作状態にあるように構成されている、回路。
【請求項１０】
請求項9に記載の回路において、前記制御スイッチは、スイッチモード電源の所望の周波数に従って選択的に開閉され、前記スイッチは、前記スイッチモード電源の一次ストロークの開始時に開けられ、前記スイッチモード電源の一次ストロークの終了時に閉じられる、回路。
【請求項１１】
請求項10に記載の回路において、前記スイッチコントローラは、スイッチモード電源の一次回路の電源スイッチを制御して、前記スイッチモード電源の変圧器の一次巻線を接続又は切断するように構成される、回路。
【請求項１２】
請求項11に記載の回路において、前記スイッチモード電源の通常動作サイクルで、前記パルス幅変調器の前記第2の入力の前記制御電圧は、前記一次電流の流れの中断のタイミングを決定するよう構成される、回路。
【請求項１３】
請求項11に記載の回路において、前記制御スイッチ及び前記電源スイッチは反対に開閉する、回路。
【請求項１４】
請求項1に記載の回路において、過電流保護を更に有し、保護電圧入力は、コンパレータに入力され、前記コンパレータは、前記コンパレータの入力電圧が前記保護電圧を上回る場合、前記スイッチコントローラに過電流状態の存在を示す出力を供給するように構成され、前記スイッチコントローラは前記スイッチモード電源の前記一次電流の流れを中断するように構成されている、回路。
【請求項１５】
請求項1に記載の回路において、更に、基準電流をバッファするためのバッファ手段と、遅延回路と、前記基準電流に応答してセットされることができるセット/スタートアップラッチとを有する一次短絡保護回路を有し、前記遅延回路によるセット/スタートアップラッチの前記セッティングは、前記スイッチコントローラに一次短絡状態の存在を示す、回路。
【請求項１６】
請求項15に記載の回路において、前記バッファ手段は第3の電流ミラーを有し、該第3の電流ミラーは、一次短絡巻線検知を提供するためのバッファされた基準電流を供給するように構成される、回路。
【請求項１７】
請求項1に記載の回路を有するスイッチモード電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御機能を組み込んだスイッチモード電源、スイッチモード電源のための過電流保護回路及び一次短絡保護回路に関する。
【背景技術】
【０００２】
多くの公知のフライバックコンバータ(スイッチモード電源の種類である)において、一次電流は直接、電流モード制御動作のために、そして、過電流防止のために利用される。一次電流の直接の検出は、検出抵抗器を通じて行われ、保護レベルは比較的高価な変圧器の飽和電流に可能な限り近くなるように構成される。検出レジスタは主要な一次電流経路中にあるので、レジスタにおけるワット損を低く保つことが重要である。このために、レジスタ値は可能な限り低く維持され、これは、このレジスタにおいて検出される電圧も低いことを意味する。このような低電圧をハイパワーの環境において検出することは、この検出される電圧がノイズに非常に敏感であることを意味する。これは、また、電流モード制御に関する問題につながる可能性がある。寄生容量、インダクタンス等からの信号は検出された信号を妨害することがあり、適当で信頼性が高い動作を提供するためには多くの場合精巧な補償が必要とされる。本発明が対象とする技術的な問題を明らかにするのを助けるために、公知の電流検知コンバータの幾つかの問題の詳細な説明が与えられる。
【０００３】
図1は、一次電流検出を用いるフライバックコンバータの典型的な構成の一部を示す。図1において、変圧器100、電源スイッチ200(S2とも呼ばれる)、スイッチモード電源回路300、検出レジスタRSense、二次側出力回路400、回路ブロックB及びフィルタブロックFが示される。変圧器100は、一次巻線110及び二次巻線120を有する。一次巻線110は、一方で入力電圧VLineを受信して、更に、電源スイッチS2 200の第1の端末に接続されている。変圧器100の二次巻線120は二次側出力回路400に接続されており、該二次側出力回路400は、整流化された安定した出力電圧Voutを供給するための整流ダイオード410及び安定化キャパシタCout420を有する。
【０００４】
電源スイッチS2 200は、上記したように、一次巻線110に接続された第1の端末を有する。電源スイッチS2 200は、RSenseの第1の端末に接続された第2の端末及びスイッチモード電源回路300からスイッチング制御信号を受信する制御入力を有する。RSenseの第2の端末は、アースに接続されている。
【０００５】
回路ブロックBは、S2の第1の端末とアースとの間に接続されており、示されるように、キャパシタCB、ダイオードD及びレジスタRを有する。
【０００６】
フィルタブロックFは、直列になったキャパシタCF及びレジスタRFを有する。CF及びRFはRSenseの両端に接続されており、これらの中間点で、スイッチモード電源回路300に対する「検出」接続が設けられる。
【０００７】
スイッチモード電源回路は、S2を制御するためのスイッチコントローラ350と、Rsenseを介して電流制御動作を提供すると共に前縁ブランキング及び過電流防止等の補助機能を提供するための回路340とを有する。
【０００８】
ここで、図1の回路の動作が説明される。前縁ブランキング/過電流防止(LEB/OCP)ブロックがRSense上の電圧を制御レベル(以後vControlと呼ばれる)及び過電流レベル(以後vProtectionと呼ばれる)の両方と比較することにより、一次電流がRSenseを通じて検出される。vprotectionは、vControlよりも大きくなくてはならない。説明を簡単にするため、図1のコンバータが固定周波数コンバータとして動作すると仮定するが、説明される原理は、他の電源コンバータトポロジにも等しく適用される。
【０００９】
実際には、S2は多くの場合、第1の端末がソース端末であり、第2の端末がドレインであり、制御入力がゲートである電力MOSFETである(但しこれに限定されるわけではない)。
【００１０】
固定周波数コンバータにおいては、一次ストロークは規則的な時間間隔で開始し(即ちS2がスイッチオンされる)、二次ストロークはvSenseが最初にvControlに等しくなったら開始する(即ちS2がスイッチオフされる)。vControlを変化させることによって二次ストロークの開始のタイミングを変えることは、コンバータの電力出力が制御されることを可能にする。
【００１１】
回路ブロックB、特にキャパシタCBは、S2がスイッチする際のdvdrain/dtを制限する。これは、近くにある他の回路に有害であり得るスイッチング過渡電流からの電磁界干渉(EMI)を低減させるのに必要である。あいにく、寄生インダクタンスは、当該CBと共に共振回路を形成し、これは、一次ストロークの開始の際にRSenseに減衰振動電流を流れさせる。vsenseの振動は所望のランプに重畳され、振動のピークは、予想される時間以前にvSenseがvControlを上回る場合に、二次ストロークの早すぎる開始を生じさせ得る。加えて、vsense振動の初期のピークがvControlのみならずvProtectionを上回ることもあり得る。二次ストロークの開始のタイミングにおける早すぎるスイッチオフの問題を回避するために、LEB/OCPブロック360は、前縁ブランキング(LEB)を実行する。LEBは、一次ストロークの開始の後スイッチング周波数の一部だけRsense上の信号を無視させる。LEBの使用は、LEB時間(S2の「on」時間)が最小電力レベルを決定するため、ロード動作及び低電力動作が妨げられないという欠点を有する。
【００１２】
図2に示される低い方のトレースは、電圧Vsenseが時間と共にVDrain(図2の上のトレース)に対して如何に変化するかを示す。低い方のトレースの安定したランプ電圧は理想状態を表す一方、リンギングは、上述の振動状態でVsenseに何が実際に起こるかを示す。ここで、初期振動がVProtectionを明らかに上回る(そして、LEBの非存在下では早すぎるスイッチオフを引き起こす)ことが分かる。t1と示される時点で、振動はVcontrolを上回ることができ、これは、電流制御モードの下での一次ストロークの早すぎる終了(上のトレースの破線によって示される)を生じさせることとなる。LEB間隔の後のこのような振動によって、vsenseがvcontrolに接近するにつれて二次ストロークの早すぎる開始が起こる。このジッタの問題を緩和させるために、レジスタRf及びキャパシタCfを有するフィルタFは、vsenseがVcontrolに接近するにつれて振動が十分に減衰することを保証するために使用され、これは、正しい時点t2で、一次ストロークの終了/二次ストロークの開始を可能にする目的を有する。
【００１３】
CBがなかったとしても、一次、二次又はほかの場所における寄生容量は同じ問題を生じさせ得る。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、改良されたスイッチモード電源を提供することである。このために、本発明は独立請求項に記載の電流モードが制御されるスイッチモード電源を提供する。従属請求項は、有利な実施例を規定する。本発明の好適な実施例の目的は、安定で簡略化された電流モード制御機能を組み込んだスイッチモード電源を提供することである。
【課題を解決するための手段】
【００１５】
本発明の説明された実施例の1つにおいて、一次回路において検出レジスタを直接使用する代わりに、電源電圧及び一次電流は、一次側の補助巻線によってエミュレートされる。レジスタを流れる電流は、パルス幅変調器の入力で時間と共に変化する電圧を提供するために、第1の及び第2の電流ミラーによってバッファされる。この電圧は、スイッチモード電源の電流モード制御動作を提供するために利用される。
【００１６】
本発明によって提供される絶縁は、従来技術と関連したジッタ及び前縁ブランキングの問題を回避するという利益を与える。入力電流は、また、電源電圧も表す。好適には、入力電流はスイッチモード電源の補助巻線によって提供される。パルス幅変調器は、コンパレータを有してもよい。
【００１７】
好適には、時間と共に変化する電圧は、時間と共に上昇する。好適には、時間と共に変化する電圧は、ランプ電圧を有する。この電圧は、一次電流の形式をエミュレートする。
【００１８】
スイッチモード電源は、更に、過電流保護を有してもよい。過電流保護は、コンパレータへの保護電圧入力を有してもよく、このコンパレータは、時間と共に変化する電圧が保護電圧を上回る場合にスイッチコントローラに過電流状態の存在を示す出力を提供するように構成されている。好適には、スイッチコントローラは、このような過電流状態の検出の際にスイッチモード電源の一次電流の流れを中断するように構成される。
【００１９】
スイッチモード電源は、更に、一次短絡保護回路を有してもよい。一次短絡保護回路は、基準電流をバッファするためのバッファ手段と、遅延回路と、入力電流の欠如に応答してセットされてもよいセット/スタートアップラッチとを有してもよく、前記遅延回路によるセット/スタートアップラッチのセッティングは、スイッチコントローラに一次短絡状態の存在を示す。好適には、バッファ手段は第3の電流ミラーを有する。好適には、第3の電流ミラーは、バッファされた基準電流を提供するように構成される。好適には、遅延回路はフィルタ又は他のあらゆる適切な回路も有してよい。
【発明を実施するための最良の形態】
【００２０】
本発明のより良い理解のため、また、本発明の実施例が如何に実効されるかを示すため、添付の概略図面が例示により参照される。
【００２１】
図3を参照すると、変圧器100、電源スイッチ200、スイッチモード電源回路300、2次側出力回路400、補助出力回路500、及び、2次側出力電圧Voutに依存するがこれからは絶縁されている制御信号Vcontrolを提供するためのVout制御手段600を有するスイッチモード電源が模式的な形式で示される。
【００２２】
変圧器100は、一次巻線110、二次巻線120及び補助巻線130を有する。二次巻線120は、二次側出力回路400に接続されており、この二次側出力回路400は、整流手段410及び電圧安定化手段420を有し、これらはそれぞれダイオードDout及びキャパシタCoutとしてここで示される。
【００２３】
一次巻線110は、スイッチモード電源コントローラ300の制御出力CNTRLに制御される電源スイッチ200によってスイッチされる入力電圧VLINEを受ける。一般的に、この電源スイッチ200は、電力MOSFETである。
【００２４】
変圧器100の補助巻線130は、整流化された電圧を補助出力回路500によって送出する電力及び検出巻線である。補助出力回路500は、補助電圧整流器510及び補助電圧安定器520を有し、これらはそれぞれダイオードDaux及びキャパシタCauxを有する。レジスタR1は、補助電圧を検出するための検出レジスタであって、第1の端が補助巻線130に接続され、第2の端がスイッチモード電源300の端末330に接続される。
【００２５】
スイッチモード電源IC 300は、スイッチコントローラ350と電流モード制御及び電流保護回路310とを有する。
【００２６】
Vout制御手段600は、二次側出力電圧を調整して、また、スイッチモード電源内で使用するための制御電圧Vcontrolを生成する。Vout制御手段600は、例えばオプトカップラによって一次側を二次側機能から分離する。
【００２７】
VAUXの時間に対する変化が図4に示される。ここで、一次ストロークは期間TPによって示され、二次ストロークは期間TSによって示される。
【００２８】
図5を参照する。電流モード制御及び電流保護回路310は、入力電流バッファ手段を有し、この入力電流バッファ手段は、第1の及び第2の電流ミラー312及び313と、キャパシタ316(以後C1とも呼ばれる)を有する電圧制御手段と、スイッチ318(S1とも呼ばれる)と、コンパレータ322とから構成される。
【００２９】
また、第3の電流ミラー314と、遅延素子370と、リセット/スタートアップラッチ360との形のバッファを有する一次短絡保護回路も提供される。示される抵抗R1及びR2は、一般的にディスクリート部品である。変圧器及び関連した要素は、図3と関連して既に説明された要素に対応する。
【００３０】
図5において、明確にするためVout制御手段600は省略された。しかし、制御信号Vcontrolと該信号の電流モード制御及び保護回路310に対する接続とは示されている。
【００３１】
ここで、図5の回路の詳細な構成が説明される。既に述べたように、レジスタR1は補助巻線130に接続された第1の端末を有する。R1の第2の端は、第1の電流ミラー312の第1の入力3121に接続されている。電流ミラー312は、端末3122でミラー電流出力を提供する。精度に関する理由のために、3121における電圧は、アースレベルに近くなければならない。このようにして、レジスタR1を流れる電流(以下ではIR1と呼ばれる)は、一度、電流ミラー312によって反射される。この反射電流は、第2の電流ミラー313の第1の入力端子3131に入力される。次に、この電流は、第2の電流ミラーの出力3132においてもう一度反射される。出力3132の電流は、レジスタR1を通じて流れている電流IR1と同じ極性を有する電流であると理解されるであろう。これにより、電流ミラー312、314の対は、電圧及び電流補正がなされたバッファされた電流を与える。電流IR1は、電源電圧Vlineをエミュレートする。以下の式が成り立つ：
【数１】
2004531199.tif 000003
ここで、Nは一次巻線と補助巻線との間の巻数比である。第2の電流ミラー313の出力3132はキャパシタC1 316の第1の端に接続されており、キャパシタC1 316の他端はアースに接続されている。キャパシタC1の第1の端は、また、スイッチS1 318のスイッチされる端末にも接続されている。スイッチS1は、スイッチコントローラ350の制御出力に従ってキャパシタC1 316の第1の端をアースに選択的にスイッチするメークオアブレーク(make or break)スイッチである。スイッチS1の電圧Vc1は、以下に従って変化する：
【数２】
2004531199.tif 000004
【数３】
2004531199.tif 000005
これは特定のアプリケーションにおいては一定である。
これを、検出レジスタを用いる従来技術の場合と比較するとき、
【数４】
2004531199.tif 000006
【数５】
2004531199.tif 000007
これは全アプリケーションにおいて一定である。
従って、電圧Vc1は、時間と共に変化するランプ電圧であり、 時間に対して変化する一次電流を表す従来技術の理想化されたVSense電圧をエミュレートするものであることが分かる。これは、図6において示される。
【００３２】
キャパシタC1 316の第1の端は、また、コンパレータ322の第1の入力3221に接続されており、該コンパレータ322は、制御電圧Vcontrolを受ける第2の入力3222及び出力過電圧レベル表示信号Vprotection(回路310の内部で又は外部で生成可能である)を受信するための第3の入力3223を有する。コンパレータ322は、選択的に電源スイッチ200を開けてS1を閉じるように出力される信号をスイッチコントローラ350に提供する。要素322は、単一のコンパレータとして示され参照されているが、これが多くのコンパレータを表してもよいことが理解されるであろう。
【００３３】
第1の電流ミラー312は、更に、第2の反射される電流3123を提供し、これは、第3の電流ミラー314の出力3142及び遅延素子370に接続されている。第3の電流ミラー314の電流入力3141は、抵抗R2を通過して、最小許容VLineレベルを表す。遅延素子370の出力は、セット/スタートアップラッチ360に供給される。セット/スタートアップラッチ360は、更に、スタートアップ時にリセット信号3601を受信して、また、スイッチコントローラ350に接続されている。
【００３４】
図3及び5の回路の動作がここで説明される。スイッチモード電源の一般の原理によれば、スイッチングが電源スイッチに適用されて一次電流を選択的に許可又は阻止する。アプリケーションによって、このスイッチングは、一次及び二次のストロークに対して所与の期間で、所与の周波数で実行される。電力が流れている期間は、一次ストロークと呼ばれる。固定周波数フライバックコンバータにおいて、この一次ストロークは、特定の経過期間の後に開始する。自己発振電源等の他の種類のスイッチモード電源において、一次ストロークは、検出された電圧に基づいて開始する。
【００３５】
一般に、スイッチモード電源300のスイッチコントローラ350は、所望のとおりに電源スイッチ200及びS1をスイッチする。電源スイッチ200が閉じられると、電圧vauxが補助巻線130において生成されることが理解されるであろう。電圧vauxの生成は、エミュレーション電流IR1をレジスタR1を通じて流れさせ、電流ミラー312を介してキャパシタ316を充電させる。このとき、キャパシタ316が充電されている間、スイッチS1は開いている。実際に、スイッチコントローラ350は、スイッチモード電源300によって集められる内部情報によって、スイッチS1のスイッチングを制御するように構成される。特に、スイッチS1 318の制御入力に対する駆動は、スイッチング部分350によってスイッチS2に供給される駆動と逆である。これは、通常の運転の際には、S2が閉じているときにはS1が開いており、S2が開くときにはS1が閉じることを意味する。
【００３６】
上記の説明から、エミュレーション電流IR1はキャパシタC1 316を充電して、その第1の端末は、ゼロボルトから充電されてVcontrolに近づくことが理解されるであろう。従って、パルス幅変調器として機能するコンパレータ322の第1の入力3221にはランプ電圧がある。キャパシタC1 316は、入力電流に応答して、コンパレータ/パルス幅変調器322に、時間と共に変化する電圧を提供する。パルス幅変調器322は、制御電圧Vcontrolに接続された第2の入力3222を有する。このような態様で、キャパシタC1 316の第1の端末に現れる電圧vc1がVcontrolを上回ったら、コンパレータ322は第1の状態から第2の状態に変化し、これによりスイッチコントローラ350に信号を提供するよう構成される。このような信号に応答して、スイッチコントローラは、S1及びS2を、C1を放電して二次ストロークを開始するように動作させる。
【００３７】
スイッチコントローラ350は、スイッチS1と組み合わせられ、一次ストローク終了後C1に生じた電圧をリセットするリセット手段を提供する。
【００３８】
上記の説明から、また、図6の電圧トレース(図5のノードAの電位を図3のトレースに類似した態様で示す)を考えると、vcontrolの適切な設定により、スイッチ200の動作によって生じる二次ストロークの開始は制御可能であり、これは、SMPSが電流モード制御を有することを意味することが理解されるであろう。また、何らかの理由で一次電流が所望の値を上回ったら(特に、変圧器の飽和レベルに接近したら)、電圧がまず保護電圧vprotectionに到達したときに、電源が、一次過電流を検出して通常の電流フロー動作を停止することも理解されるであろう。
【００３９】
一次短絡保護回路の動作が、次に説明される。
【００４０】
通常運転の間、入力電流は基準電流よりも大きく、ノードX(電流ミラー出力3123、3142と遅延370の入力との間の接続部)は低く、不活性セット信号を示す。
【００４１】
一次短絡の場合には、電圧は補助巻線に誘導されず、従って、制御回路に対しては入力電流は生じない。ミラー電流3123もまた存在しない。しかし、このような状況で、電流は第3の電流ミラー314の出力3142から流れる。一次短絡の間、入力電流が基準電流より低い(即ち、反射されたVlineレベルがR2によって規定される基準レベルより低い)ので、ノードXは高くなり、アクティブ信号は遅延回路370を介してラッチ360に送信される。セット/スタートアップラッチ360は、スイッチコントローラ350に、一次短絡が発生し、SMPSの通常の動作が終わると示す。スイッチコントローラ350が通常動作を再開するのを許可する前に、セット/スタートアップラッチの入力3601に対して電源電圧の切断及び引き続きのパワーオンリセット信号が必要である。
【００４２】
図5の破線の箱は、単一のパッケージに集積化されてもよいスイッチモード電源コントローラ300の部分を示す。また、制御及び保護回路がワンチップ/パッケージに提供され、スイッチング部分200が他のチップ/パッケージに提供されてもよいことも理解されるであろう。
【００４３】
レジスタR1は、一次巻線110を補助巻線130と連結させる巻数比によって選択されてもよいディスクリート部品である。このようにして、異なった巻数比が収容されることができ、同時に、所望の保護レベルが回路設計者又はエンドユーザによって適当にセットされてもよい。
【００４４】
本発明の実施例において、電圧Vc1は、一次電流と同じ特性形状を有し、この電流をエミュレートするが、電圧Vc1は、従来の検出レジスタに対する検出電圧と同じようには妨害に影響されやすくないことが理解されるであろう。更に、電圧Vc1に対する妨害の欠如は、二次ストロークの開始のタイミングのジッタの潜在的な原因を回避する。更に、動作信号はより大きく、ノイズに影響されにくい。一次電流保護を提供するための本発明の教示を用いることにより、検出レジスタの除去が可能であり、それに伴う該検出レジスタにおける損失は回避される。例えば、150ワットフルレンジコンバータにおいて、このような損失は、低いライン動作において1ワットにまで高くなることができる。他の利点は、電力電流経路がより小さく、雑音を制限するということである。検出された電圧の振動を減衰させるのに用いられる図1のフィルタF等の他の回路又は検出レジスタと並列に配置されるダイオード等の安全対策もまた、省略されることができる。ICパッケージに組み込まれるSMPSコントローラの他の利点は、検出電圧が外付け部品への追加の接続を必要とするということである。本発明は集積回路ピンの数を低下させることを可能にし、従ってコストを低下させる。
【００４５】
要約すると、本発明の装置では、一次電流がエミュレートされている結果、実際の一次電流は測定されない。一次巻線の短絡の場合、補助巻線に電圧は発生せず、従って、電源の動作は直ちに終了されて、電源電圧切断が起こったあとにのみ復活することができる。
【００４６】
本発明の実施例の他の利点は、図1のフィルタF等の特定の外部要素が回避されることができることと、電流モード制御動作のためのR1への接続のために用いられるのと同じパッケージの接続ピンが、過電流/過電圧/一次短絡防止等の他の機能のために利用されることとである。ここでは説明されないが、この同じピンがまた、消磁保護及び/又は出力過電圧保護のために利用されてもよい。
【００４７】
当業者には、本発明の範囲内で多数の変形例を作ることが可能であることが理解されるであろう。変圧器は、示されるよりも多い又は少ない巻線を有してもよい。例えば、補助巻線は省略されてもよく、一次巻線110からの他の(バッファされた)接点によって置換されてもよい。他の変形例において、第1の及び第2の電流ミラーを省略してR1が直接C1に結合されることができる。しかし実際には、好適には、精度及びバッファリングのためバッファがミラーの形で提供される。R2は、ディスクリート部品であってもよく、又は、チップ上へ集積化される若しくはパッケージ中に設けられてもよい。他の変形例において、R2は内部電流源機能によって置換されてもよい。従って、本発明の範囲は、添付の請求の範囲のみによって制限される。請求項において、括弧内に配置されたいかなる引用符号も当該請求項を制限するように解釈されてはならない。「有する(comprising)」なる用語は、請求項に記載されたもの以外の要素又はステップの存在を排除するものではない。要素の前の「1つの(a又はan)」なる用語は、複数のこのような要素の存在を排除するものではない。本発明は、幾つかの個別素子を有するハードウェアにより、及び適切にプログラムされたコンピュータによって実行されることができる。幾つかの手段を列挙している装置請求項において、複数のこれらの手段を、ハードウェアの全く同一のアイテムによって具体化することもできる。特定の手段が相互に異なる従属請求項において記載されているという事実のみでは、これらの手段の組合せが有利に用いられることができないということを示すことにはならない。
【図面の簡単な説明】
【００４８】
【図１】従来技術のスイッチモード電源の例を示す。
【図２】vsenseの発振が2次ストロークの開始のタイミングに如何にジッタを生じ得るかを示す。
【図３】本発明の実施例によるスイッチモード電源を模式的な形式で示す。
【図４】スイッチングサイクルにおける時間に対するVAUXの変化を示す。
【図５】図3のスイッチモード電源の制御及び防止回路の詳細を示す。
【図６】本発明の実施例に従ってSMPSの電流制御動作を提供するために利用される時間に対して変化する電圧を示す。
【図５】
2004531199.tif 000008
【国際公開パンフレット】
2004531199.tif 000009
2004531199.tif 000010
2004531199.tif 000011
2004531199.tif 000012
2004531199.tif 000013
2004531199.tif 000014
2004531199.tif 000015
2004531199.tif 000016
2004531199.tif 000017
2004531199.tif 000018
2004531199.tif 000019
2004531199.tif 000020
2004531199.tif 000021
2004531199.tif 000022
2004531199.tif 000023
2004531199.tif 000024
2004531199.tif 000025
2004531199.tif 000026
2004531199.tif 000027
2004531199.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004531199.tif 000029
2004531199.tif 000030
【国際調査報告】
2004531199.tif 000031
2004531199.tif 000032