(57)【要約】本発明はフリップ・フロップを形成するよう組み合わせられた四つの差動増幅器(1、2、3、4)を使用したフリップ・フロップ回路の構造を提供する。本発明によれば、差動増幅器(1、2、3、4)の両共通エミッタノード (E1、E2) は供給電位部に対して一対のスイッチ (S1、S2) を介して接続されており、微分クロック入力信号により制御入力部 (CN、CP)において駆動される。本フリップ・フロップ回路はきわめて少量の供給電圧により動作することが可能であり、好ましくは周波数分割器または変換レジスタの構成に適用される。
2006515142.tif 000002
【特許請求の範囲】
【請求項１】
微分クロック入力信号を入力可能に設けられた一対の入力端子(CP、CN)と、
微分出力信号を取り出し可能に設けられた一対の出力端子(QP、QN)と、
四つの差動増幅器(1、2、3、4)を備え、これらの差動増幅器はそれぞれ2個のトランジスタ(5、5; 7、8; 9、10; 11、12)を有し、各トランジスタの制御経路はそれぞれ抵抗器(R1、R2、R3、R4)を一つずつ有する一つの直列回路に設けられ、これらの直列回路は供給電位端子(VCC)と、第一または第二共通エミッタノード(E1、E2)との間に配置されており、前記エミッタノードの制御端子が互いに結合されていながらDフリップ・フロップ構造を形成しており、上記差動増幅器の少なくとも一つの差動増幅器(3)の出力部において前記一対の出力端子(QP、QN)が形成されており、更に
上記第一共通エミッタノード(E1)と基準電位端子(VEE)とを接続する第一電源(Q1)と、
上記第二共通エミッタノード(E2)と上記基準電位端子(VEE)とを接続する第二電源(Q2)と、
その制御経路と共に上記供給電位端子(VCC)と第一エミッタノード(E1)の間で設けられる第一スイッチ(S1)と、
その制御経路と共に上記供給電位端子(VCC)と第二エミッタノード(E2)の間で設けられる第二スイッチ(S2)を備え、
上記第一スイッチと上記第二スイッチ(S1、S2)はそれぞれ制御端子を一つずつ有し、この二つの制御端子が上記一対の入力端子を形成していることを特徴とするフリップ・フロップ回路の構造。
【請求項２】
前記請求項1によるフリップ・フロップ回路の構造であって、更に
第一差動増幅器(1)は第一エミッタノード(E1)においてエミッタ結合された第一の一対のトランジスタ(5、6)からなり、これらのトランジスタのコレクタ端子は第一回路ノード(ON1)と第二回路ノード(OP1)を形成し、それらのベース端子は上記コレクタ端子と交差接続され、
第二差動増幅器(2)は第二エミッタノード(E2)においてエミッタ結合された第二の一対のトランジスタ(7、8)からなり、これらのトランジスタのコレクタ端子が第一回路ノード(ON1)または第二回路ノード(OP1)に接続され、それらのベース端子が第三回路ノード(ON2)または第四回路ノード(OP2)を形成し、
第三差動増幅器(3)は第二エミッタノード(E2)においてエミッタ結合された第三の一対のトランジスタ(9、10)からなり、これらのトランジスタのコレクタ端子は第三回路ノード(ON2)または第四回路ノード(OP2)に接続され、それらのベース端子は上記コレクタ端子と交差接続され、
第四差動増幅器(4)は第一エミッタノード(E1)においてエミッタ結合された第四の一対のトランジスタ(11、12)からなり、これらのトランジスタのコレクタ端子は第三回路ノード(ON2)または第四回路ノード(OP2)に接続され、それらのベース端子は第二回路ノード(OP1)または第一回路ノード(ON1)に接続されていることを特徴とする請求項1記載のフリップ・フロップ回路の構造。
【請求項３】
請求項2に記載のフリップ・フロップ回路の構造において、第一、第二、第三、第四回路ノード(ON1、OP1、ON2、OP2)の各々がそれぞれ抵抗器(R1、R2、R3、R4)を介して供給電位端子(VCC)に接続されていることを特徴とするフリップ・フロップ回路の構造。
【請求項４】
請求項1〜3のいずれかに記載のフリップ・フロップ回路の構造において、第一、第二、第三、第四差動増幅器(1、2、3、4)及び第一、第二回路(S1、S2)がバイポーラ技術により設けられていることを特徴とするフリップ・フロップ回路の構造。
【請求項５】
請求項1〜4のいずれかに記載のフリップ・フロップ回路の構造において、第一電源と第二電源(Q1、Q2)はそれぞれMOS技術によるトランジスタを1個ずつ有することを特徴とするフリップ・フロップ回路の構造。
【請求項６】
請求項1〜5のいずれかに記載のフリップ・フロップ回路の構造が、エミッタ結合論理技術により実現されることを特徴とするフリップ・フロップ回路の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップ・フロップ回路の構造に関するものである。
【背景技術】
【０００２】
IC技術によるフリップ・フロップ回路はIC技術における基本的な回路ブロックの一つであり、その用途は広範囲である。
【０００３】
フリップ・フロップ回路は例えばエミッタ結合型トランジスタを用いてエミッタ結合論理（以下ECL）技術により設けることができる。
【０００４】
フリップ・フロップ回路は迅速な信号処理に使用する場合、通常対称的に設けられ、微分信号処理用に設計されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年、特に通信電子工学の分野では、最小限の供給電圧量で動作するフリップ・フロップ回路が望ましい。しかし、ECL技術による従来のフリップ・フロップ回路ではその構造の上、常に両供給電位間において少なくとも二つのベース・エミッタ間電圧が必要となるために、比較的高い動作電圧を要するといった問題が残っている。
【０００６】
そこで、本発明の目的はECL技術を用いて作ることができ、わずかの供給電圧でも動作可能なフリップ・フロップ回路の構造を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は上記問題を解消するものであり、下記記載の構成を持ったフリップ・フロップ回路を提供するものである。すなわち、本発明にかかるフリップ・フロップ回路の構造は
微分クロック入力信号を入力可能に設けられた一対の入力端子と、
微分出力信号を取り出し可能に設けられた一対の出力端子と、
四つの差動増幅器を備え、これらの差動増幅器はそれぞれ2個のトランジスタを有し、各トランジスタの制御経路はそれぞれ抵抗器を一つずつ有する一つの直列回路に設けられ、これらの直列回路は供給電位端子と、第一または第二共通エミッタノードとの間に配置されており、前記エミッタノードの制御端子が互いに結合されていながらDフリップ・フロップ構造を形成しており、上記差動増幅器の少なくとも一つの差動増幅器の出力部において前記一対の出力端子が形成されており、更に
上記第一共通エミッタノードと基準電位端子とを接続する第一電源と、
上記第二共通エミッタノードと上記基準電位端子とを接続する第二電源と、
その制御経路と共に上記供給電位端子と第一エミッタノードの間で設けられる第一スイッチと、
その制御経路と共に上記供給電位端子と第二エミッタノードの間で設けられる第二スイッチを備え、
上記第一スイッチと上記第二スイッチはそれぞれ制御端子を一つずつ有し、この二つの制御端子が上記一対の入力端子を形成しているものである。
【０００８】
このように、本発明で提案されたフリップ・フロップ回路の構造は対称的に配列され、微分信号を取り扱うことができるように設計されている。
【０００９】
本発明のフリップ・フロップ回路はECL技術を用いて実現することが好ましい。
【００１０】
本発明によれば、微分クロック信号で駆動される上記両スイッチは直接両エミッタノードから供給電位に関連させることができる。
【００１１】
従って、差動増幅器用トランジスタとスイッチをバイポーラ技術によって実現させるに当たり、供給電位端子と基準電位端子の間でベース・エミッタ間電圧UBEのみが必要となり、これにより全回路は極わずかな電圧で動作可能になるという利点が生じるのである。
【００１２】
また、本発明によれば、両方の共通エミッタノードを結合するための電源は二つしか必要としない。従って、すべての差動増幅器のための電源は一対の電源部にまとめることができるという効果がある。
【００１３】
本発明のさらなる効果としては、必要な電源部数が極めて少数なので回路の電気消費を低減することが挙げられる。
【００１４】
本発明のさらなる好適な実施形態によれば、微分クロック信号で駆動される第一及び第二スイッチをエミッタフォロワとして動作するトランジスタとすることにより、回路の電気消費をさらに低減させることができる。これによって、フリップ・フロップ回路の出力側でエミッタフォロワを設ける必要がなくなるという効果が得られる。
【００１５】
本発明によれば、出力側でエミッタフォロワなしに、本発明のフリップ・フロップ回路の出力側に同一のまたは他の同種のフリップ・フロップ回路を直接接続できる。従って、本発明のフリップ・フロップ回路を使って出力側でエミッタフォロワを設けずに周波数分割器及び／または変換レジスタを問題なく組み立てることが可能である。
【００１６】
また、本発明のさらなる好適な他の実施形態では、請求項1によるフリップ・フロップ回路において四つの差動増幅器としては、第一差動増幅器、第二差動増幅器、第三差動増幅器、第四差動増幅器をそれぞれ設け、
第一差動増幅器は第一エミッタノードにおいてエミッタ結合された第一の一対のトランジスタからなり、これらのトランジスタのコレクタ端子は第一回路ノードと第二回路ノードを形成し、それらのベース端子は上記コレクタ端子と交差接続され、
第二差動増幅器は第二エミッタノードにおいてエミッタ結合された第二の一対のトランジスタからなり、これらのトランジスタのコレクタ端子が第一回路ノードまたは第二回路ノードに接続され、それらのベース端子が第三回路ノードまたは第四回路ノードを形成し、
第三差動増幅器は第二エミッタノードにおいてエミッタ結合された第三の一対のトランジスタからなり、これらのトランジスタのコレクタ端子は第三回路ノードまたは第四回路ノードに接続され、それらのベース端子は上記コレクタ端子と交差接続され、
第四差動増幅器は第一エミッタノードにおいてエミッタ結合された第四の一対のトランジスタからなり、これらのトランジスタのコレクタ端子は第三回路ノードまたは第四回路ノードに接続され、それらのベース端子は第二回路ノードまたは第一回路ノードに接続されている。
【００１７】
本発明のさらに好ましい実施形態によれば、各差動増幅器のトランジスタのコレクタ端子で形成されている第一、第二、第三、第四回路ノードの各々がそれぞれ一つの抵抗器を通って供給電位端子に接続されている。
【００１８】
抵抗器は電源の形態にして実施することもできる。また、電源は電源を目的に他の素子と適当に接続されたトランジスタの形態にして実施することもできる。この場合、電源トランジスタは電界効果トランジスタとして形成されることが好ましい。
【００１９】
差動増幅器及び、微分クロック信号で駆動する両スイッチはバイポーラ技術により設けることが好ましい。また、スイッチ・差動増幅器のトランジスタはNPNトランジスタとして形成することが好ましい。
【００２０】
フリップ・フロップ回路の両共通エミッタノードを基準電位端子に接続する第一及び第二電源はMOS技術により設けられ、一つのトランジスタをそれぞれ有していることが好ましい。この電源トランジスタはデプリーション・モードのNトランジスタとすることが好ましい。第一及び第二電源部を形成するトランジスタの制御端子は互いに結ばれ、一定の基準電位に接続されることが好ましい。但し、この場合にはそれぞれの電源トランジスタを電流ミラーの出力トランジスタとすることが好ましいが、別の方法として第一及び第二電源を抵抗器またはバイポーラ・トランジスタとしてもよい。
【００２１】
また、本発明のさらなる好適な形態及び詳細は従属請求項に記載されている。
【発明を実施するための最良の形態】
【００２２】
本発明は図を参照しながら一実施例を挙げて次のとおり詳細に説明する。
【００２３】
図1は、本発明の一実施例を示す回路図であり、ECL技術に基づいて構成されるフリップ・フロップ回路の構造を示している。
【００２４】
回路図が示すとおり、微分信号の処理のために設計された本フリップ・フロップ回路は対称的な構造をとり、ECL技術に基づき構成されており、IC回路として実施することが好ましい。
【００２５】
本実施例のフリップ・フロップ回路は微分クロック信号を供給可能な一対の入力接続CP、CNを含有し、一対の入力端子CP、CNは関連しているトランジスタS1、S2のそれぞれのベース端子にて形成されている。スイッチとして動作するNPNトランジスタS1、S2は各々の両コレクタ端子を使用して直接供給電位端子VCCに接続されている。また、第一スイッチS1のエミッタ端子は第一共通エミッタノードE1に接続されている。第二スイッチS2のエミッタ端子は第二共通エミッタノードに接続されている。第一及び第二エミッタノードE1、E2はそれぞれ定電流電源Q1、Q2を介して基準電位端子VEEに接続されている。定電流電源Q1、Q2はN型のMOS電界効果トランジスタ（MOSFET)として設けられている。電源トランジスタQ1、Q2のゲート端子は互いに接続されており、基準レベルを供給するための端子VNBを形成している。この端子には、トランジスタQ1、Q2が電流ミラーの出力側のトランジスタを形成するように、トランジスタ・ダイオードを介して電源部を接続することが好ましい。
【００２６】
本フリップ・フロップ回路の中心部は、合わせて四つの差動増幅器1、2、3、4から形成されており、これらは下記の説明どおりそれぞれの入力部・出力部において加算ノードE1、E2に接続されている。差動増幅器1〜4のトランジスタはバイポーラ技術によりNPNトランジスタとして形成されていると共に、それらの動作はECL回路技術により行われている。
【００２７】
第一差動増幅器1は二つのエミッタ結合トランジスタ5、6を有し、それらのエミッタ端子は直接互いに接続されていると共に第一エミッタノードE1とも接続されている。第一差動増幅器1の第一トランジスタ5のコレクタ端子は第一回路ノードON1を形成し、また第一差動増幅器1の第二トランジスタ6のコレクタ端子は第二回路ノードOP1を形成する。第一トランジスタ5のベース端子は第二トランジスタ6のコレクタ端子に接続されており、第二トランジスタ6のベース端子は第一トランジスタ5のコレクタ端子に接続されている。第一回路ノードON1は第一抵抗器R1を介して供給電位接続VCCに接続されている。第二回路ノードOP1は第二抵抗器R2を通じて供給電位接続VCCに接続されている。
【００２８】
第二差動増幅器2は第一トランジスタ7と第二トランジスタ8を有し、それらのエミッタ端子は互いに接続されていると共に第二共通エミッタノードE2にも接続されている。第二差動増幅器2の第一トランジスタ7のコレクタ端子は第一回路ノードON1に接続され、第二差動増幅器2の第二トランジスタ8のコレクタ端子は第二回路ノードOP1に接続されている。第一トランジスタ7のベース端子は第三回路ノードON2に接続されており、第二トランジスタ8のベース端子は第四回路ノードOP2に接続されている。
【００２９】
第三差動増幅器3は第一トランジスタ9と第二トランジスタ10を有し、それらのエミッタ端子は互いに接続されていると共に回路の第二エミッタノードE2にも接続されている。第三差動増幅器3のトランジスタ9、10のコレクタ端子及びベース端子は第一差動増幅器1のトランジスタ5、6と同様に互いに交差して互いに接続されている。第三差動増幅器3の第一トランジスタ9のコレクタ端子は第三回路ノードON2に接続されており、第三差動増幅器3の第二トランジスタ10のコレクタ端子は第四回路ノードOP2に接続されている。
【００３０】
第四差動増幅器4は二つのエミッタ結合トランジスタ11、12を有し、それらの共通エミッタ端子は互いに第一加算ノードまたは共通エミッタノードE1に接続されている。第四差動増幅器4の第一トランジスタ11のコレクタ端子は第三回路ノードON2に接続されており、その第二トランジスタ12のコレクタ端子は第四回路ノードOP2に接続されている。第四差動増幅器4の第一トランジスタ11のベース端子は第二回路ノードOP1に接続されており、その第2一トランジスタ12のベース端子は第一回路ノードON1に接続されている。
【００３１】
第三及び第四回路ノードON2、OP2は本フリップ・フロップ回路構造における出力端子QN、QPの一対を形成する。
【００３２】
本フリップフロップ回路構造の第四回路ノードON1、OP1、ON2、OP2はそれぞれR1、R2、R3、R4の抵抗器を介して供給電位端子VCCに接合されている。
【００３３】
図が示す通り、回路の動作に必要な供給電圧は供給電位端子VCCと基準電位端子VEEの間における電位差動から生ずる。最小限に必要な電圧は、三つの電圧の和、すなわち(1)抵抗器R1〜R4を亘って生じる電圧、(2)トランジスタ5〜12、S1、S2を亘って生じるベース・エミッタ電圧、(3)電源部Q1、Q2を亘って生じる電圧から生ずるものである。図面で示されている回路では、例えばコレクタ抵抗を通じて0.3Vのストロークが起こり、電流ミラーのトランジスタQ1、Q2では同じく0.3Vの電圧が生じ、トランジスタ5〜12、S1、S2では0,9Vのベース・エミッタ電圧が生じるように設計されているが、この数値例ではD-フリップ・フロップの動作に必要な最小供給電圧は1.5Vに抑えることができる。
【００３４】
両回路S1、S2はエミッタフォロワとして動作し、バイパス回路により差動増幅器1〜4の加算ノードE1、E2に接続されている。従って、出力エミッタフォロワの機能性は回路に内蔵されているので、回路の出力部QN,QPでエミッタフォロワが不要であるという利点が得られる。これにより、更なる電気消費の節約が図れる。
【００３５】
図示の回路は特に周波数を二つに分割する周波数分割器として使用するのに適している。この用途で使用するためには、D型である本フリップ・フロップの出力部QN、QPは負帰還により互いに接続する必要がある。この際、信号を出力部QN,QPでクロック入力部CN、CPにおけるクロック周波数の半分の周波数で取り出すことができる。
【００３６】
本発明の回路の更なる好ましい用途としては、変換レジスタが挙げられる。本発明の回路を用いて変換レジスタを構成するためには、図1に示すフリップ・フロップの出力部QN、QPを負荷側に設けられた同種のフリップ・フロップ回路のデータ入力部に接続する。このように本発明の回路を用いて変換レジスタを構成する場合、使用されるすべてのフリップ・フロップのクロック入力部CN、CPをそれぞれ互いに接続すると共に変換レジスタの共通クロック入力部にも接続する。
【００３７】
本発明の更なる実施方法としては、抵抗器R1〜R4の代わりにトランジスタを設けることができる。また、単極電界効果トランジスタの代わりにバイポーラ・トランジスタ及び／またはバイポーラ・トランジスタの代わりに単極電界効果トランジスタを使用することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例を示す回路図であり、ECL技術に基づいて構成されるフリップ・フロップ回路の構造を示す。
2006515142.tif 000003
【国際調査報告】
2006515142.tif 000004
2006515142.tif 000005
2006515142.tif 000006
2006515142.tif 000007
2006515142.tif 000008
2006515142.tif 000009