(57)【要約】本発明による集積回路チップはカスコード増幅器を含む。このカスコード増幅器は、第一と第二のＮＭＯＳトランジスタを備え、第一のＮＭＯＳトランジスタのゲートは入力信号を受信し、ソースはインダクタンスを通じてアースに接続され、ドレーンは第二のＮＭＯＳトランジスタのソースに接続される。第二のトランジスタのドレーンはもう１つのインダクタンスを通じて電源電圧に接続される。第二のトランジスタのゲートは抵抗を通じてＤＣバイアス電圧に接続され、加えてオンチップ並列プレートコンデンサの第一のプレートに接続される。このコンデンサの他方のプレートはワイヤボンドパッドに接続され、ワイヤボンドパッドはボンドワイヤを通じて回路ボードに接続される。このコンデンサとボンドワイヤのインダクタンスは一体となってこの増幅器の動作電圧において短絡回路を形成する。
2004516737.tif 000002
【特許請求の範囲】
【請求項１】
入力信号路と、
増幅出力信号路と、
ＤＣバイアス電圧路と、
参照電圧路と、
アース路と、
無線周波数カスコード電力増幅器と、を備える集積回路チップであって、この集積回路チップが更に：
１つ或いは複数のオンチップ並列プレートコンデンサであって、各コンデンサが第一のプレートと第二のプレートを有し、前記第一のプレートが異なる対応する接続パッドに接続され、この接続パッドが誘導性要素を通じて回路ボード上のアース路に接続されるオンチップ並列プレートコンデンサと、
第一の端子と、第二の端子と、前記第一の端子と前記第二端子の間の電流を制御する制御端子とを有し、前記第一の端子が前記アース路に接続され、前記制御端子がＲＦ周波数入力信号を受信するために前記入力信号路に接続される第一のトランジスタと、
、第一の端子と、第二の端子と、前記第一の端子と前記第二の端子の間の電流を制御する制御端子を有し、前記第一の端子は前記第一のトランジスタの第二の端子に接続され、前記第二の端子は増幅出力信号路に接続されるとともにプルアップインダクタを通じて参照電圧路に接続され、前記制御端子は、各オンチップ並列プレートコンデンサの第二のプレートに接続されるとともに電流制限要素を通じてバイアス電圧路に接続される第二のトランジスタと、
を備えたことを特徴とする集積回路チップ。
【請求項２】
前記集積回路がＧｓＡｓ基板を含み、
前記電流制限要素がオンチップ抵抗であり、
前記チップが更に前記参照電圧路からのバイアス電圧を供給するための手段を備え、
前記集積回路がＣＭＯＳ回路であり、前記第一と第二のトランジスタがＭＯＳＦＥＴトランジスタであり、前記制御端子がこれらＭＯＳＦＥＴトランジスタのゲートであり、
前記第一と第二のトランジスタが両方ともＮＭＯＳトランジスタであり、両トランジスタについて、前記第一の端子がソース端子であり、前記第二の端子がドレーン端子であり、
それぞれの第一のプレートが異なる対応するワイヤボンドパッドに接続され、それぞれの第二のプレートが前記第二のトランジスタの制御端子に接続される複数のオンチップ並列プレートコンデンサが設けられ、
前記複数のオンチップコンデンサの１つが、低周波数における第二のトランジスタのゲートの所の入力信号に対する負のインピーダンスを低減するために、動作周波数において常駐短絡回路が形成されるように選択されたキャパシタンスを有し、
前記複数のオンチップコンデンサもう１つが、低周波数における第二のトランジスタのゲートの所の入力信号に対する負のインピーダンスを低減するために、高調波回路が形成されるように選択されたキャパシタンスを有し、
複数の第一のトランジスタが設けられ、これら各トランジスタの制御端子が前記入力信号路に接続され、更に複数の第二のトランジスタが設けられ、これら第二のトランジスタのそれぞれの第二の端子が前記増幅信号出力路に接続され、前記第一のトランジスタの第二の端子が前記第二のトランジスタの第一の端子に接続されることを特徴とする請求項１記載のチップ。
【請求項３】
回路ボードと、
前記回路ボードの第一のワイヤボンドパッドと第三のワイヤボンドパッドを相互接続する前記回路ボードのアース路と、
前記回路ボードの第二のワイヤボンドパッドに接続された参照電圧路と、
前記回路ボード上に搭載された集積回路チップと、を備える回路ボードアセンブリであって、この集積回路チップが
このチップ面上の第一のワイヤボンドパッドに接続されたアース路と、
このチップ面上の第二のワイヤボンドパッド（３３２）に接続された参照電圧路と、
ＤＣバイアス電圧路と、
各々が第一のプレートと第二のプレートを有し、前記第一のプレートが前記チップ面上の異なる第三のワイヤボンドパッドに接続される１つ或いは複数の並列プレートコンデンサと、
第一の端子と、第二の端子と、前記第一の端子と前記第二の端子の間の電流を制御する制御端子を有し、前記第一の端子が前記アース路に接続され、前記制御端子が無線周波数入力信号を受信するために前記入力信号路に接続される第一のトランジスタと、
第一の端子と、第二の端子と、前記第一の端子と前記第二の端子の間の電流を制御する制御端子とを有し、前記第一の端子が前記第一のトランジスタの第二の端子に接続され、前記第二の端子が前記増幅信号出力路に接続されるとともにプルアップインダクタを通じて参照電圧路に接続され、前記制御端子が各オンチップ並列プレートコンデンサの第二のプレートに接続される第二のトランジスタと、
前記バイアス電圧路と前記第二のトランジスタの制御端子の間に接続された電流制限要素とを含み、
前記回路アセンブリが更に、
前記チップにアース電位を供給するために前記回路ボード面の第一のワイヤボンドパッドと前記チップ面上の第一のワイヤボンドパッドを接続する第一のボンドワイヤと、
前記チップに参照電位を供給するために前記回路ボード面の第二のワイヤボンドパッドと前記チップ面上の第二のワイヤボンドパッドを接続する第二のボンドワイヤと、
１つ或いは複数の第三のボンドワイヤとを備え、各ボンドワイヤによって前記回路ボード面の第三のワイヤボンドパッドの対応する１つと前記チップ面上の第三のワイヤボンドパッドの対応する１つの間が接続され、対応するオンチップ並列プレートコンデンサの第二のプレートとこの回路ボードのアース路との間に接続された誘導性要素が形成されることを特徴とする回路ボードアセンブリ。
【請求項４】
前記集積回路がＧａＡｓ基板を含み、
前記電流制限要素がオンチップ抵抗であり、
前記チップが更に前記参照電圧路からのバイアス電圧を供給するための手段を含み、
前記集積回路がＣＭＯＳ回路であり、前記第一および第二のトランジスタがＭＯＳＦＥＴトランジスタであり、前記制御端子が前記トランジスタのゲートであり、
前記第一および第二のトランジスタが両方ともＮＭＯＳトランジスタであり、、前記第一の端子がソース端子であり、前記第二の端子がドレーン端子であり、
複数のオンチップ並列プレートコンデンサが設けられ、各コンデンサの第一のプレートが異なる対応するワイヤボンドパッドに接続され、第二のプレートが前記第二のトランジスタの制御端子に接続され、
前記複数のオンチップコンデンサの１つが、それに接続された対応するボンドワイヤとの組合せで、低周波数における第二のトランジスタの制御端子の所の入力信号に対する負のインピーダンスを低減するために、動作周波数において常駐短絡回路が形成されるように選択されたキャパシタンスを有し、
前記複数のオンチップコンデンサもう１つが、それに接続された対応するボンドワイヤとの組合せで、低周波数における第二のトランジスタの制御端子の所の入力信号に対する負のインピーダンスを低減するために、高調波回路が形成されるように選択されたキャパシタンスを有し、
複数の第一のトランジスタが存在し、前記第一のトランジスタの各制御端子が前記入力信号路に接続され、更に複数の第二のトランジスタが存在し、前記第二のトランジスタの各第二の端子が前記増幅信号出力路に接続され、前記第一のトランジスタの第二の端子が前記第二のトランジスタの第一の端子に接続されることを特徴とする請求項３記載のアセンブリ。
【請求項５】
請求項１記載の集積回路チップを用いる送信機であって、この送信機が
入力信号を供給するための手段と、
前記入力信号を増幅するための手段と、
前記増幅された信号を伝送媒体上に送信するための手段と、を備え
前記増幅手段が請求項１記載の集積回路チップを含むことを特徴とする送信機。
【発明の詳細な説明】
【０００１】
本発明はカスコード無線周波数電力増幅器の分野に関する。
【０００２】
発明の背景
無線周波数（ＲＦ）電力増幅器（ＰＡ）の分野においては、アナログ回路のミラー容量（Ｍｉｌｌｅｒ ｃａｐａｃｉｔａｎｃｅ）を抑圧し、利得及び周波数応答を改善するためにカスコード段が用いられる。これらは入力電力条件の広い範囲に渡って高い利得と効率を実現する。これら増幅器は、しばしば、高い電力出力が要求されるトランシーバシステムにおいて用いられる。このようなトランシーバにおいては、カスコード段は、しばしば、高い電力増幅を得るために並列に接続された複数のトランジスタを含む。
【０００３】
トランシーバに対するカスコード無線周波数（ＲＦ）電力増幅器（ＰＡ）のバイポーラ実現においては、第一の段のトランジスタはエミッタ共通（ｃｏｍｍｏｎ−ｅｍｉｔｔｅｒ，ＣＥ）構成に接続され、第二の段のトランジスタはベース共通（ｃｏｍｍｏｍ−ｂａｓｅ，ＣＢ）構成に接続される。このようなシステムがＷｅｎに付与された米国特許第５，２７４，３４２号明細書において説明されている。この特許においては、各段内に複数の並列トランジスタが設けられ、各ＣＥ段のトランジスタの出力はＣＢ段の対応するトランジスタの入力にのみ接続される。こうして、ＣＥ接続されたトランジスタとＣＢ接続されたトランジスタの各ペアは、同相信号の遅延不整合を低減するため、及びこれらトランジスタの１つが他のトランジスタよりヒートアップした際の熱暴走を防止するために他の別個の増幅器と並列な別個の増幅器として動作する。
【０００４】
さらに関連する技術としてＭａｓｈａｈｉｒｏ ＭｕｒａｇｕｃｈｉらによってＩＥＥＥ ＭＴＴ−Ｓ， ７９３−７９６，１９９３に掲載の論文「Ａ Ｎｏｖｅｌ ＭＭＩＣ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｐｏｃｋｅｔ−Ｓｉｚｅ Ｃｅｌｌｕｌａｒ Ｔｅｌｅｐｈｏｎｅｓ（ポケットサイズのセルラ電話機用の新規のＭＭＩＣ電力増幅器」がある。
【０００５】
本明細書を読むに当たっては上述の文献も参照されたい。
【０００６】
発明の概要
本発明によると、ＣＭＯＳ集積回路チップは、カスコード無線周波数（ＲＦ）電力増幅器（ＰＡ）を備え、これは、並列に接続された１つ或いは複数の第一のトランジスタから成る第一のカスコード段と、並列に接続された１つ或いは複数の第二のトランジスタから成る第二のカスコード段を有する。第二の段のトランジスタの入力は第一の段のトランジスタの出力に直列に接続される。第一の段のトランジスタの入力はアースに接続され、第二の段のトランジスタの出力はインピーダンスを通じて参照電圧に接続される。ＲＦ入力信号は第一の段のトランジスタのゲートに供給され、信号出力は第二のトランジスタの出力から供給される。バイアス電圧がインピーダンスを通じて第二のトランジスタのゲートに接続される。２つの段を用いることで、各トランジスタのゲートと、入力と出力との間のピーク電圧が低減され、ゲート酸化物の破壊が防がれる。
【０００７】
ＭＯＳＦＥＴ実現においては、第一のトランジスタに対して上で説明された接続構成はゲート共通構成（ｃｏｍｍｏｎ ｇａｔｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）と呼ばれ、こうして第一の段はゲート共通段（ｃｏｍｍｏｎ ｇａｔｅ ｓｔａｇｅ）と呼ばれる。同様にして、ＭＯＳＦＥ回路においては、第二のトランジスタに対して上で説明された接続構成はソース共通構成（ｃｏｍｍｏｎ ｓｏｕｒｃｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）と呼ばれ、こうして電力増幅器（ＰＡ）の第二の段はソース共通段（ｃｏｍｍｏｎ ｓｏｕｒｃｅ ｓｔａｇｅ）と呼ばれる。
【０００８】
第二のトランジスタのゲートは、動作周波数において良く制御された共振短絡回路（ｒｅｓｏｎａｎｔ ｓｈｏｒｔ ｃｉｒｃｕｉｔ）を得るために、小さなオンチップコンデンサとオフチップインダクタンスとの直列の組合せを通じてアースに接続される。この成端（ｔｅｒｍｉｎａｔｉｏｎ）方式は、ゲートの所のインピーダンスを相殺し、第二のトランジスタの出力から第二のトランジスタのゲートへの帰還を除去することで、第二のトランジスタのゲートで負の抵抗の発生を抑圧する。この構成では、さらに、コンパクトな実現が可能で、寄生効果と望ましくない発振を最小に押さえられる。
【０００９】
ワイヤボンド実現においては、オフチップインダクタンスは、オンチップコンデンサに接続されたボンドパッドに接続されたボンドワイヤによって実現される。フリップチップ実現においては、インダクタンスは、回路ボードの誘導性トレースによって、或いはフリップチップジョイントを通じてオンチップコンデンサに接続された外部ワイヤコイルによって実現される。好ましくは、オンチップコンデンサと対応するオフチップコンデンサのサイズ及び／或いは数は、ＣＧ段の負の抵抗をさらに抑圧するために、動作周波数の一次高調波において良く制御された共振短絡回路が得られるように選択される。
【００１０】
好ましくは、これらトランジスタはメタルオンシリコン（ｍｅｔａｌ−ｏｎ−ｓｉｌｉｃｏｎ）電界効果トランジスタ（ＭＯＳＦＥＴ）とされ、より好ましくは、ＮＭＯＳトランジスタとされる。２段増幅器を用いることで、深サブミクロンＣＭＯＳ  ＩＣにおけるゲート破壊（例えば、０．２５ミクロンＣＭＯＳ技術ではゲートの破壊が６Ｖにて起こるが、この６Ｖという値は電力増幅器のゲート端子とドレーン端子の間でＲＦ動作の際に２．５Ｖという電源電圧であっても簡単に超過される）を阻止することが可能となる。本発明によると、純粋なＣＭＯＳ設計の使用が可能となり、こうしてトランシーバのコストを最小に押さえることができる。また、好ましくは、ＣＧ段のゲートのバイアス入力に対してゲートへの電流を制限するためにオンチップ抵抗が設けられる。
【００１１】
本発明と、本発明の追加の目的と利益が、以下の好ましい実施例の説明を、クレームの構成要件を解説する図面を参照しながら読むことで、一層明らかになるものである。
【００１２】
ベストモードを含む好適な実施形態の詳細な説明
図１は本発明の無線周波数（ＲＦ）カスコード電力増幅器（ＰＡ）を備えるＣＭＯＳ集積回路チップ２００の一部を回路図を示す。入力信号路２０１はＲＦ信号を電力増幅器（ＰＡ）に供給し、出力信号路２０５は電力増幅器（ＰＡ）からの増幅されたＲＦ信号出力を送信する。この入力信号はチップ内で発生することも、或いはチップ外で発生することもでき、ボンドワイヤを通じて回路ボードからチップ上に導かれる。この出力信号は電力増幅器（ＰＡ）から整合網２０６と抵抗負荷２０７から成る回路を通じて送信される。この整合網と負荷抵抗も、チップ上に設けることも、或いはチップ外に設けることもできる。ＤＣバイアス電圧路２１０はバイアス電圧を電力増幅器（ＰＡ）に供給し、参照電圧路２１５は参照電圧を電力増幅器（ＰＡ）に供給する。参照電圧は回路ボードからボンドワイヤを通じて供給される（図２参照）。アース路２２０は異なる参照電圧を電力増幅器（ＰＡ）に供給する。ここでは、アースなる用語は、単に、参照電圧路２１５を通じて供給される参照電圧とは異なる電圧レベルを有する第二の参照電圧を意味する。バイアス電圧はアース電圧レベルと参照電圧レベルの中間の電圧レベルを有する。
【００１３】
ＲＦカスコード電力増幅器（ＰＡ）は、１つ或いは複数のオンチップ並列プレートコンデンサ（ｏｎ−ｃｈｉｐ ｐａｒａｌｌｅｌ−ｐｌａｔｅ ｃａｐａｃｉｔｏｒｓ）２２５，２２６を含み、各コンデンサの第一のプレート２２７，２２８は別個のコネクタ２２９，２３０に接続され、これらコネクタは、インダクタンス２３１，２３２を通じて回路ボードのアースへと接続される。ワイヤボンドチップの場合は、コネクタ２２９，２３０はチップ面上のワイヤボンドパッドであり、インダクタンス２２７，２２８はボンドワイヤである。フリップチップの場合は、コネクタ２２９，２３０はフリップチップジョイント（ｆｌｉｐ ｃｈｉｐ ｊｏｉｎｔｓ）に対する接続パッドであり、インダクタンス２２７，２２８は回路ボード上の誘導性トレース（ｉｎｄｕｃｔｉｖｅ ｔｒａｃｅ）、或いは離散インダクタ（ｄｉｓｃｒｅｔｅ ｉｎｄｕｃｔｏｒｓ）、例えば、ワイヤコイルである。各オンチップコンデンサ２２５，２２６は、更に、第二のコンデンサプレート２３３，２３４を含む。
【００１４】
この電力増幅器（ＰＡ）は更に第一のＭＯＳトランジスタ２４０を含み、このトランジスタのゲート２４１は、第一のトランジスタの第一の端子２４２と第二の端子２４３との間の電流を制御する。この第一のトランジスタの第一の端子はアース路に接続され、この第一のトランジスタのゲートはＲＦ入力信号を受信するために入力信号路に接続される。
【００１５】
この電力増幅器（ＰＡ）は更に第二のＭＯＳトランジスタ２４５を含み、このトランジスタのゲート２４６はこの第二のトランジスタの第一の端子２４７と第二の端子２４８との間の電流を制御する。この第二のトランジスタの第一の端子は、第一のＭＯＳトランジスタの第二の端子に接続される。この第二のトランジスタの第二の端子も出力路に接続され、加えてプルアップインダクタ２１６を通じて参照電圧路に接続される。この第二のトランジスタのゲートは、各オンチップ並列プレートコンデンサの第二のプレートに接続され、加えて、電流制限要素２１２を通じてバイアス電圧路に接続される。
【００１６】
好ましくは、この電流制限要素２１２は、第二のトランジスタのゲートとバイアス電圧路の間に接続されたオンチップ抵抗から成る。プルアップインダクタ２１６は、ドレーン電圧がＲＦ増幅のために概ね供給電圧に達するようにする。このプルアップインダクタは、チップ上に設けることも、チップ外に設けることもできる。例えば、チップ或いは回路ボード上の誘導性トレースとすることも、或いは回路ボードに接続されたワイヤコイルとすることもできる。バイアス電圧は、分圧器２１２によって参照電圧からチップ内で得ることも、或いは図２との関連で以下に説明するように、ボンドワイヤを通じて回路ボードから得ることもできる。
【００１７】
更に、１つの好ましい実施例においては、集積回路はＣＭＯＳ回路であり、第一と第二のトランジスタはＮＭＯＳタイプのＭＯＳＦＥＴトランジスタであり、こうして、これらトランジスタの第一の端子はソース端子であり、第二の端子はドレーン端子である。代替の実施例においては、これらトランジスタはＰＭＯＳトランジスタであり、この場合は、これらの第一の端子はドレーン端子であり、第二の端子はソース端子である。更に、本発明は、バイポーラトランジスタを用いて実現することもできる。この場合は、ゲートはバイポーラトランジスタのベースであり、ＮＰＮトランジスタの場合は、これらの第一の端子はエミッタであり、第二の端子はコレクタであり、ＰＮＰトランジスタの場合は、この逆となる。第一のトランジスタはこのカスコード増幅器の第一の段を構成し、第二のトランジスタはこのカスコード増幅器の第二の段を構成する。第一の段は複数の第一のトランジスタを含み、各トランジスタのゲートは同一の入力信号路に接続され、第二の段は複数の第二のトランジスタを含み、各トランジスタのドレーンは増幅信号出力路に接続され、これら第一のトランジスタの出力はこれら第二のトランジスタの入力に接続される。
【００１８】
本発明の増幅器チップを形成するための用いられる特定の技術によっては、示される２つのオンチップコンデンサの内の１つのみを必要とされることもある。ただし、好ましくは、複数のオンチップ並列プレートコンデンサが設けられ、各コンデンサの第一のプレートは異なる対応するワイヤボンドパッドに接続され、第二のプレートは第二のトランジスタのゲートに接続される。図１のコンデンサ間の省略符号「・・・」は、１つ或いはそれ以上の追加のコンデンサを設けることができることを示す。更に、好ましくは、これらオンチップコンデンサは、低周波数における第二のトランジスタのゲートの所の入力信号に対する負のインピーダンスを低減するために、動作周波数において常駐短絡回路（ｒｅｓｉｄｅｎｔ ｓｈｏｒｔ ｃｉｒｃｕｉｔ）が形成されるように選択された結合キャパシタンスを有し；別の１つ或いは複数のオンチップキャパシタは、低周波数における第二のトランジスタのゲートの所の入力信号に対する負のインピーダンスを低減するために、高調波回路（ｈａｒｍｏｎｉｃ ｃｉｒｃｉｕｔ）が形成されるように選択されたキャパシタンスを有する。
【００１９】
図１にはＮＭＯＳＦＥＴトランジスタが示されるが、ただし、当業者においては容易に理解できるように、回路の極性を反転させることで、代りに、ＰＭＯＳＦＥＴトランジスタを用いることもできる。更に、当業者においては容易に理解できるように、ＮＭＯＳトランジスタの代りに、ＰＮＰ或いはＮＰＮバイポーラトランジスタを用いることもできる。
【００２０】
図２は、回路ボードの部分３０１と、図１の集積回路の部分２００を含む本発明の回路ボードアセンブリ３００の一部を示す。この回路ボードは、絶縁材の層３０３を含み、この上に複数のワイヤボンドパッド３１０〜３１５が配列される。この回路ボードのアース路３２０は第一のワイヤボンドパッド３１２と第三のワイヤボンドパッド３１１を相互接続する。参照電圧路３２１がこの回路ボードの第二のワイヤボンドパッド１３１に接続される。
【００２１】
図１の集積回路チップ２００が回路ボード上に回路ボードアセンブリが形成されるように搭載され、このチップはこのチップ面上に複数のワイヤボンドパッド３３１〜３３４と２２９〜２３０を含む。ボンドワイヤ３６０が回路ボード面上のワイヤボンドパッド３３２とチップ面上のワイヤボンドパッド３１３の間に接続され、これによって回路ボードの参照電圧路３２１とチップ上の参照電圧路２１５が接続される。ボンドワイヤ３６１が回路ボード面上のワイヤボンドパッド３１２とチップ面上のワイヤボンドパッド３３１の間に接続され、これによってチップのアース路２２０が回路ボードのアース路３２０に接続される。図１との関連で上述したように、オンチップ並列プレートコンデンサ２２５，２２６の第一のプレート２２７，２２８はチップ面上の対応するワイヤボンドパッド２２９，２３０に接続され、第二のプレート２３３，２３４は抵抗２１２を通じてバイアス電圧路２１０に接続される。ボンドワイヤ２３２、２３２は、チップ面上のワイヤボンドパッド２９９，２３０と、基板面（回路ボード）上のアース路３２０に接続されたワイヤボンドパッド３１０，３１１とを接続する。
【００２２】
図３は図１及び図２の実施例と類似するが、ただし、各カスコード段内に複数のトランジスタを有する本発明のカスコード電力増幅器（ＰＡ）の１つの特定の実施例を示す。第一のペアのトランジスタ２４０，２４５については、第一のトランジスタ２４０のドレーン端子２４３は第二のトランジスタ２４５のソース端子２４７に接続される。同様にして、第二のトランジスタペア２６０，２６１については、第一のトランジスタ２６０のドレーン端子２６２は第二のトランジスタ２６１のソース端子２３６に接続される。トランジスタ２４０のソース端子２４２はトランジスタ２６０のソース端子２６４と、アースに接続される。トランジスタ２４５のドレーン端子２４８はトランジスタ２６１のドレーン端子２６５と、信号出力路２０５に加えて、プルアップインダクタ２６６を通じて参照電圧入力路２１５に接続される。こうして、これらトランジスタの各ペアは互いに直列に接続され、トランジスタの他のペアに対して並列に接続される。
【００２３】
第一のトランジスタ２４０、２６０のゲート端子２４１、２６７は、互いに接続され、入力信号路２０１に接続される。第二のトランジスタ２４５、２６１のゲート端子２４６、２６８は互いに接続され、オンチップ抵抗２１２を通じてバイアス電圧路に接続され、加えてオンチップコンデンサ２２５、２２６の第一のプレート２３３，２３４に接続される。図１の場合と同様に、コンデンサ２２５，２２６の第二のプレート２２７，２２８は異なる対応するワイヤボンドパッド２２９，２３０に接続され、これらワイヤボンドパッドは異なる対応するボンドワイヤ２３１，２３０を通じて回路ボードに接続される。
【００２４】
第一と第二のトランジスタペアの間の省略記号「・・・」は、同様なやり方にて接続された追加のペアのトランジスタを設けることができることを意味する。
【００２５】
図４は、トランジスタ２４５、２６１のゲート２４６、２６８が互いに直接に接続されてない点を除いて図３の実施例と類似する本発明のもう１つの特定の実施例を示す。トランジスタ２４５のゲート２４６は、オンチップ抵抗２１２を通じてバイアス電圧路２１０に接続され、加えて対応するオンチップコンデンサ２２５，２２６の第一のプレート２３３，２３４に接続される。トランジスタ２６１のゲート２６８はオンチップ抵抗２７０を通じてバイアス電圧路２１０に接続され、加えて対応するオンチップコンデンサ２７１，２７２の第一のプレート２７３，２７４に接続される。
【００２６】
図５は本発明の送信機３００を示す。この送信機は、アンテナからの無線周波数電磁信号を地上或いは衛星放送するための送信機、例えば、携帯無線機（例えば、セルラ電話機）若しくは光ディスクドライブや磁気ハードドライブなどのメモリデバイスであることも；例えば、コンピュータデバイス間でワイヤを通じて電気信号を送信するための送信機であることも、或いは他の周知の無線周波数信号を使用する送信機であることもあり得る。
【００２７】
この送信機は、マイクロホンや光ディスクドライブ或いはブロードキャストされるべき信号の信号源などの信号源３０１を含む。この信号源からの信号は、図１及び図２との関連で上で説明したような集積回路チップ２００を含む増幅器３０２によって増幅される。この増幅された信号は、媒体へと送信するために送信機３０３に供給される。これには、例えば、ワイヤを通じて伝送する電気接続、光ディスクへの書き込みを行う光ディスクドライブ、空中波を通じて放送するアンテナ、レーザ送信機による光ファイバを通じての送信などが含まれる。
【００２８】
上では本発明が特定の実施例との関連で当業者が本発明を製造及び使用できるように、及び本発明を実施するための最良の形態を解説するために開示された。ただし、当業者においては本発明の精神から逸脱することなく、これら実施例を修正或いは追加することも、或いは他の実現を行うことも可能であり、従って、本発明の範囲はクレームによってのみ制限されるものである。
【図面の簡単な説明】
【図１】
本発明のカスコード電力増幅器を備える集積回路チップの一部の回路図。
【図２】
回路ボード基板に接続された図１の集積回路チップの一部を備える回路ボードアセンブリの一部の図。
【図３】
図１のカスコード電力増幅器のもう１つの実施例の構成を示す回路図。
【図４】
図１のカスコード電力増幅器のさらにもう１つの実施例の構成を示す回路図。
【図５】
本発明の送信機の構成を示すブロック図。
【符号の説明】
２００  ＣＭＯＳ集積回路チップ
２０１  入力信号路
２０５  出力信号路
２０６  整合網
２０７  抵抗負荷
２１０  ＤＣバイアス電圧路
２１５  参照電圧路
２２５，２２６  オンチップ並列プレートコンデンサ
２２７，２２８  第一のコンデンサプレート
２２９，２３０  コネクタ
２３３，２３４  第二のコンデンサプレート
２４０  第一のＭＯＳトランジスタ
２４５  第二のＭＯＳトランジスタ
２１６  プルアップインダクタ
２１２  電流制限要素
２１２  分圧器
３００  回路ボードアセンブリ
３０１  回路ボードの部分
３０３  絶縁材の層
３１０−３１５  ワイヤボンドパッド
３２０  アース路
３２１  参照電圧路
３３１−３３４、２２９−２３０  ワイヤボンドパッド
４０１  信号源
４０２  増幅器
４０３  媒体ドライブ
【図１】
2004516737.tif 000003
【図５】
2004516737.tif 000004
【国際公開パンフレット】
2004516737.tif 000005
2004516737.tif 000006
2004516737.tif 000007
2004516737.tif 000008
2004516737.tif 000009
2004516737.tif 000010
2004516737.tif 000011
2004516737.tif 000012
2004516737.tif 000013
2004516737.tif 000014
2004516737.tif 000015
2004516737.tif 000016
2004516737.tif 000017
2004516737.tif 000018
2004516737.tif 000019
2004516737.tif 000020