(57)【要約】ベースパッド（１４）、及びベースパッド（１４）上に形成されたスタッド（１７）を有し、ベースパッド（１４）から延びたフリップチップ構造などの相互接続構造（１０）が開示される。スタッド（１７）及びベースパッド（１４）は、連続するように形成され、かつ実質的に同一の導電性基材からなる。通常、はんだ構造（２６）はスタッド（１７）上に形成されるが、はんだ構造（２６）は、後続する、別の構造へのリフロー実装のために露出される。本発明は、集積回路のパッケージングに関する。より詳細には、標準的な下地バンプ金属を有さない、スタッド（１７）及びスタッド及びバンプの構造、並びに加工に関する。
2004501504.tif 000002
【特許請求の範囲】
【請求項１】
その上に形成された電子デバイスを有する半導体基板と、
前記半導体基板上に存在し、前記電子デバイスと電気的に接続されたベースパッドと、
前記ベースパッドと前記半導体基板との間のバリア層と、
前記ベースパッド上に形成され、前記ベースパッドから延びているスタッドと、前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備えるフリップチップ構造。
【請求項２】
その上に形成された電子デバイスを有する半導体基板と、
前記半導体基板上に存在し、前記電子デバイスと電気的に接続されたベースパッドと、
前記ベースパッドと前記半導体基板との間のバリア層と、
半導体基板上に存在するパッシベーション層と、前記パッシベーション層は前記ベースパッド上に開口部を画定する端部を有していることと、前記パッシベーション層と前記端部とは弾性層で被覆されていることと、
前記開口部内の前記ベースパッド上に形成され、前記パッド基部から延びているスタッドと、前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備えるフリップチップ構造。
【請求項３】
相互接続構造を形成するための方法において、
ベースパッドを形成する工程と、
前記相互接続構造上にパッシベーション層を形成する工程と、前記パッシベーション層はベースパッドの開口部を画定する端部を有していることと、
前記ベースパッドから前記開口部を介して延びるスタッドを、前記ベースパッド上に直接形成する工程と、
前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備える方法。
【請求項４】
請求項３に記載の方法において、前記スタッドを形成する工程が、
（ａ）前記ベースパッドと実質的に同一の導電性基材のシード層を前記相互接続構造上にスパッタすることと、前記シード層は、前記ベースパッド上に前記開口部を介してスパッタされることと、
（ｂ）前記ベースパッドと実質的に同一の導電性基材を使用して、電気メッキによりスタッドを前記ベースパッドから延長させることと、
（ｃ）前記スタッドの周縁の外側にある、前記相互接続構造上の前記シード層を除去することとをさらに備える方法。
【請求項５】
相互接続構造を形成するための方法において、
ベースパッドを形成する工程と、
前記相互接続構造上にパッシベーション層を形成する工程と、前記パッシベーション層は前記ベースパッド上に第一の開口部を画定する端部を有していることと、
前記パッシベーション層と、前記パッシベーション層の前記端部とを弾性層で被覆する工程と、
前記ベースパッドと実質的に同一の導電性基材のシード層を前記相互接続構造上にスパッタする工程と、前記シード層は、前記ベースパッド上に前記第一開口部を介してスパッタされることと、
前記相互接続構造上にフォトレジスト部分を形成する工程と、前記フォトレジスト部分は、前記ベースパッド上に第二開口部を提供することと、
前記ベースパッドと実質的に同一の導電性基材を使用して、電気メッキにより、前記ベースパッドから前記第一開口部内及び前記第二開口部を介してスタッドを延長させる工程と、前記スタッドと前記ベースパッドとは連続するように形成されることと、
前記フォトレジスト部分を除去する工程と、
前記スタッドの周縁の外側の、前記相互接続構造上の前記シード層を除去する工程とをさらに備える方法。
【発明の詳細な説明】
【０００１】
本発明は、集積回路のパッケージングに関する。より詳細には、標準的な下地バンプ金属（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ ）のないスタッド及びバンプの構造、並びに加工に関する。
【０００２】
（背景）
本発明は、集積回路チップ上に、スタッド及びバンプなどを有する相互接続構造を形成するためのプロセス及び構造に関する。半導体産業において現在、下地バンプ金属（ＵＢＭ：ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌ）がベースパッドの上部に形成されており、このベースパッドは典型的にはアルミニウム又は銅、又はこれらの合金である。ＵＢＭは一般に、クロム層、クロム銅（ＣｒＣｕ）層、銅（Ｃｕ）層、及び金（Ａｕ）層からなり、蒸着により形成したバンプスタッド（ｅｖａｐｏｒａｔｉｖｅ ｂｕｍｐ ｓｔｕｄ ）の下部に存在する。メッキ形成されたバンプの場合、ＵＢＭは通常、窒化チタンタングステン（ＴｉＷＮｘ）層、チタンタングステン（ＴｉＷ）層、及び銅層から構成され、スタッドの下部に存在する。この下地バンプ金属は、はんだ拡散防止バリアとして用いられ、これによりベースパッドとスタッドとの間で密着性が向上し、かつ応力が緩和される。
【０００３】
本発明は、ＵＢＭを必要としない相互接続構造を提供することにより、プロセス工程と製造コストの削減、及び信頼性の向上がもたらされる。本発明では、実質的に同一の基材を使用して、スタッドをベースパッドに直接形成する。本発明の利点としては、実質的に同等の基材をスタッドとボンドパッドとに使用することにより、スタッドとベースパッド間の密着性の問題を生じることなく、応力を緩和できることと、プロセス工程とコストを削減できることとがある。
【０００４】
図面を引用して本発明を説明しているのは、例示が目的であり、限定するためではない。図面において、同一の符号は類似する要素を示している。
当業者は、図面が簡略化、明確化を目的としたものであり、必ずしも実寸どおりに記載されているわけではないことを理解する。例えば、図中の一部の要素は、本発明の実施の形態の理解を深めるように、強調のため他の要素と比較して寸法を誇張して記載されていることがある。
【０００５】
（図面の詳細な説明）
図１に、タンタルなどのバリア層１２をベースパッド１４の下に有する相互接続構造１０を示す。また、バリア金属としては、窒化タンタル、タングステン、窒化タングステン、窒化チタンシリコン、窒化タンタルシリコン、ニッケルなどの金属も利用することができる。バリア層１２は、ベースパッド１４の材料が基板（図示なし）内に拡散するのを防止するために使用される。ベースパッド１４の導電性基材は銅であることが望ましい。しかし、ベースパッド１４の基材は、銅合金、ニッケルバナジウム、又は、その基材が導電性金属であり、はんだ材料と悪性の反応を起こして好ましからざる影響を与えることがない任意の材料でもよい。例えば、はんだに含まれるスズは、ベースパッド１４の基材（銅など）と反応して、金属性のもろいスズ／銅化合物を生成することがある。スズが銅欠乏の状態になく、十分な銅が存在していれば、前記材料を使用することが可能である。基材は、ベースパッド１４を形成する材料の主成分と定義されている。例えば、銅合金は、若干のドーパント成分を含む銅を主成分として有する。
【０００６】
ベースパッド１４上には、約５０ナノメートルのＰＥＮ（プラズマ窒化物）層などの、絶縁性バリア−シード層、すなわちエッチストップ層１６が存在する。エッチストップ層１６上には、約４５０ナノメートルの膜厚を有する酸窒化シリコン（ＳｉＯＮ）層などの、パッシベーション層１８が存在する。この相互接続構造では、通常、チップ上に複数のボンドパッド１４、すなわちベースパッドを備え、これらは互いにテトラエチルオルソシリケート（ＴＥＯＳ、すなわちＳｉ（ＯＣ２Ｈ５）４）などの絶縁性材料（図示なし）により隔離されている。上記絶縁性材料は、フッ素添加ＴＥＯＳ（ＦＴＥＯＳ）や、任意の低誘電率材料（多孔性酸化物など）でもよい。構造１０は、フォトレジスト１９によりパターン形成される。ベースパッド１４の上部のパッシベーション層１８がエッチングされて、ベースパッド１４の領域上のパッシベーション層１８の残留膜厚が、例えば約５０ナノメートルとなる。エッチングに使用した化学物質によって、パッシベーション層の側面が垂直形状となることも、図２のパッシベーション層１８のように傾斜を有することもある。
【０００７】
図３に示すように、パッシベーション層上にポリイミド等の弾性層２０が堆積され、第二フォトレジスト層２３が堆積されてパターン形成される。フォトレジストパターン形成プロセスの一部として、ポリイミドもパターン形成される。ポリイミドは、後続のパッシベーションのエッチングの際のマスクとして残されたまま、続いて、フォトレジストの剥離試験が実施される。弾性層２０及びパッシベーション層１８は、通常のエッチングプロセスを使用することで、同時にエッチングされる。エッチングにより、図４Ａ及び図４Ｂに示す２つの実施の形態のいずれかが得られる。フォトレジスト層２３に示すフォトレジストパターンを使用した場合、弾性層２０の端部とパッシベーション層１８の端部とは、図４Ａにあるように、ほぼ同じ点で終端している。これを端部間被覆（ｅｄｇｅ−ｔｏ−ｅｄｇｅ ｃｏｖｅｒａｇｅ ）と呼ぶ。フォトレジスト層２１のような、開口部の狭いフォトレジストパターンを使用した場合、図４Ｂに示すように、パッシベーション層１８の端部が弾性層２０で被覆される。図４Ａ及び図４Ｂでは、弾性層２０及びパッシベーション層１８の端部形状は傾斜を有している。弾性層２０及びパッシベーション層１８の湾曲した端部形状は、図２に示されるエッチングプロセス工程で使用するエッチング用の化学物質に間接的に依存し、図４Ａ及び４Ｂに示されるエッチングプロセス工程で使用する化学物質に直接的に依存する。図２の、パッシベーション層１８のエッチングに使用するエッチング用の化学物質によって、図３に示す弾性層２０の堆積時の弾性層２０の形状が決定される。この端部形状には、傾斜を有する壁面によって、端部に貯留する汚染物質の量が減少するという利点がある。別法として、弾性層２０とパッシベーション層１８がほぼ垂直の端部形状を有し得るが、端部に貯留する汚染物質の量が増大する。
【０００８】
弾性層２０及びパッシベーション層１８のエッチング後に、図５のようにエッチストップ層１６のエッチングが実施され、ベースパッド１４の開口部が画定される。図５に示す実施の形態では、弾性層２０及びパッシベーション層１８はマスクとして使用される。その後、高周波プレクリーンが実施され、図４Ａ又は図４Ｂのプロセス工程の実行時及びその後にボンドパッド１４上に成長した自然金属酸化膜層が除去される。この酸化膜層の膜厚は、例えば約１０ナノメートルである。
【０００９】
図６のように、真空状態を解除することなく、シード層１５がウェハー１０上にスパッタされる。シード層１５は、ベースパッド１４の導電性基材と実質的に同等の材料からなる。ベースパッド１４は銅の基材から形成されると示したが、この例では、シード層１５も銅の基材からなる。ベースパッド１４に関して説明したとおり、銅合金、ニッケルバナジウム、又は基材が導電性金属であり、はんだ材料と反応を起こして好ましからざる影響を与えることがなく、シード層１５の材料がベースパッド１４の基材と実質的に同等である他の材料をシード層１５に使用することができる。例えば、スパッタ形成したシード層１５の膜厚は１００ナノメートル未満である。シード層１５が薄ければ、後のプロセス工程においてエッチングがより容易になるため、シード層１５を薄くスパッタ形成することは有益である。本発明の実施の形態において、スパッタ形成したシード層１５は、電気的導通を提供するとともに、ウェハー基板のための接着層の役割を果たす。
【００１０】
図７において、フォトレジスト層２４が形成されている。図８のように、ベースパッド１４と連続するようにスタッド１７が形成される。スタッド１７は、ベースパッド１４と実質的に同一の導電性基材からなる。スタッド１７は、電気メッキ、蒸着、又はスパッタリングなどにより、ベースパッド１４の開口部を介して形成される。ベースパッド１４が銅の基材からなる前述の実施例では、スタッド１７の導電性基材は銅が好ましい。しかし、スタッド１７の基材は、銅合金、ニッケルバナジウム、又は基材が導電性金属であり、はんだ材料と反応を起こして好ましからざる影響を与えることがなく、ベースパッド１４の基材と実質的に同等である任意の材料でもよい。図では、スタッド１７の上部表面が、フォトレジスト層２４の上部表面よりも下方にある。スタッド１７の厚みは充分厚く、デバイスの耐用寿命の間にはんだ材料によって完全に消費されないことが望ましい。例えば、携帯電話端末用デバイスでは、スタッド１７は約５マイクロメートルを超える。
【００１１】
図９において、電気メッキ又は蒸着により、スタッド１７上にはんだ層２６が形成される。一般に、使用される材料は鉛を９０重量パーセント以上、スズを１０重量パーセント含有する高有鉛−スズ、鉛を６３重量パーセント、スズを３７重量パーセント含有する鉛−スズ共晶である。他のはんだとして、スズ銀、スズ銀銅、スズ銀ビスマスなどの環境に配慮した無鉛はんだも使用し得る。図１０において、フォトレジスト層２４が除去され、通常のエッチングプロセスによってシード層１５が除去される。図１１において、使用したはんだ材料に適した温度プロファイルを用いて、はんだ層２６がリフローされ、後続のリフロー実装のために、はんだ構造が露出される。一般に、スタッド１７を取り巻くバンプ、すなわち球体は、リフロープロセスにより形成される。一実施の形態では、図１１に示した構造が半導体基板内部に電子デバイスを形成するフリップチップ構造上における、制御された折り畳み可能なチップ接続、すなわちダイと基板との間の電気的接続として使用されている。
【００１２】
本発明の別の実施の形態では、はんだ層２６を形成せずに、別の構造に対する後続の実装のためにスタッド１７が露出される。このため、図８のプロセス工程の後に、図１２に示すように、通常のエッチングプロセスを使用してフォトレジスト層２４が除去される。通常のプロセスを使用してシード層１５がエッチングされ、図１３に示すようにスタッド１７が形成される。シード層１５のエッチング時に、スタッド１７も一部エッチングされる。しかし、エッチング量があまり問題とならないか、或いはシード層１７のエッチング時にエッチングされるスタッド１７の量を補うようにスタッド１７が厚く形成されている。
【００１３】
図１４から図１６に、蒸着によりスタッド１７を形成する場合を特に示す。１つの実施の形態では、図５のエッチングプロセス工程の後に、モリブデン等のマスク５１が弾性層２０上に形成される。図１５において、スタッド１７が所望の厚みが得られるまで蒸着によって形成されている。このとき、スタッド１７の基材は、ベースパッド１４の基材と実質的に同等である。スタッド１７を形成するための蒸着プロセスにおいて、基材の蒸着層５３がマスク５１上に形成され得、蒸着層５３はその後除去される。図１６のように、必要であれば鉛−スズをスタッド１７上に蒸着することで、はんだ層１９が形成される。マスク５１が除去され、続いて別の構造への実装のためにはんだ層１９がリフローされ得る。図１４から図１６に示した実施の形態においては、スタッド層及びはんだ層に対し電気的バスが不要であるため、シード層１５は必要とされない。
【００１４】
図１７Ａ及び図１７Ｂに、スタッド１７（はんだ層又ははんだ構造を有さない）が続いて別の構造に実装される場合を示す。例えば、その上部に形成された電子デバイス、例えばフリップチップダイを有する半導体基板３０は、本発明による複数の相互接続構造３２を包含し、その相互接続構造は、半導体基板３０に電気的に接合されている。この複数の相互接続構造３２は、導電フィラー３４を包む絶縁マトリックス３６からなる材料を用いて、テストボード４０上に存在する複数の導電パッド３８に接続されている。熱及び圧力が加えられると、図１７Ｂに示すように相互接続構造３２と導電パッド３８とが整合することにより、導電フィラー３４は、複数の相互接続構造３２とテストボード４０上の複数の導電パッド３８とを電気的に接続する。
【００１５】
一般に、フリップチップ構造の相互接続構造の製造及びパッケージングにおける後続のプロセス工程には、はんだ構造又はバンプをリフロー実装するための熱の付加、ベースパッドと半導体構造の電子デバイス間での適切な相互接続の形成、ボード又は半導体構造へのスタッドのボンディングすなわち実装がある。後続のプロセス工程は従来技術であり、ここに繰り返す必要はない。同様に、ここに開示されている主要なプロセス工程は、当業者に明らかな他の工程と組み合わされ得る。説明のため、単一のスタッドとバンプのみを示したが、実際の実施においては、当業界で広く実施されているように、単一の相互接続構造上に複数のスタッドとバンプが形成されることが理解される。
【００１６】
前述の詳細説明においては、特定の実施の形態を引用して本発明を説明した。しかし、特許請求の範囲に記載された本発明の範囲から逸脱せずに、本発明を様々に修正及び変更し得るということは、通常の知識を有する当業者は理解するだろう。したがって、本明細書や図面は、限定的な意味を有するのではなく例証的な意味を有すると解釈される。この種の修正はすべて、本発明の範囲内に含まれるとされる。
【００１７】
特定の実施の形態に関し、利益、他の利点、及び問題に対する解決策を上記に記載した。しかし、利益、他の利点、問題に対する解決策、及びいかなる利益、利点、解決策をもたらす、又はより明白にし得るいかなる要素は、特許請求の範囲の一部又は全ての、決定的、必要とされる、又は不可欠な特徴或いは要素として構成されていない。ここに使用されている、「を備える」や「を備えた」という表現、又はこれらの変形は、非排他的な包含を表すためのものであり、一連の要素を備えるプロセス、方法、物品、又は装置は、これらの一連の要素を有するのみならず明示的に記載されていない、又は固有のプロセス、方法、物品、装置などの要素を有する可能性がある。
【図面の簡単な説明】
【図１】相互接続構造を形成するための連続プロセス工程の断面図。
【図２】相互接続構造を形成するための連続プロセス工程の断面図。
【図３】相互接続構造を形成するための連続プロセス工程の断面図。
【図４Ａ】本発明に基づく、相互接続構造のエッチングを含む連続プロセス工程の断面図。
【図４Ｂ】本発明に基づく、相互接続構造のエッチングを含む連続プロセス工程の断面図。
【図５】本発明に基づく、相互接続構造のエッチングを含む連続プロセス工程の断面図。
【図６】本発明に基づく、スタッドを形成するための連続プロセス工程の断面図。
【図７】本発明に基づく、スタッドを形成するための連続プロセス工程の断面図。
【図８】本発明に基づく、スタッドを形成するための連続プロセス工程の断面図。
【図９】本発明に基づく、はんだ構造を形成するための連続プロセス工程の断面図。
【図１０】本発明に基づく、はんだ構造を形成するための連続プロセス工程の断面図。
【図１１】本発明に基づく、はんだ構造を形成するための連続プロセス工程の断面図。
【図１２】本発明に基づく、はんだ構造を使用せずに、スタッドをさらに形成するための連続プロセス工程の断面図。
【図１３】本発明に基づく、はんだ構造を使用せずに、スタッドをさらに形成するための連続プロセス工程の断面図。
【図１４】本発明の別の実施の形態に基づく、スタッド及びはんだ構造を形成するための連続プロセス工程の断面図。
【図１５】本発明の別の実施の形態に基づく、スタッド及びはんだ構造を形成するための連続プロセス工程の断面図。
【図１６】本発明の別の実施の形態に基づく、スタッド及びはんだ構造を形成するための連続プロセス工程の断面図。
【図１７Ａ】本発明に基づく、本発明の応用例の断面図。
【図１７Ｂ】本発明に基づく、本発明の応用例の断面図。
【国際公開パンフレット】
2004501504.tif 000003
2004501504.tif 000004
2004501504.tif 000005
2004501504.tif 000006
2004501504.tif 000007
2004501504.tif 000008
2004501504.tif 000009
2004501504.tif 000010
2004501504.tif 000011
2004501504.tif 000012
2004501504.tif 000013
2004501504.tif 000014
2004501504.tif 000015
2004501504.tif 000016
2004501504.tif 000017
2004501504.tif 000018
2004501504.tif 000019
2004501504.tif 000020
2004501504.tif 000021
2004501504.tif 000022
2004501504.tif 000023
2004501504.tif 000024
2004501504.tif 000025
2004501504.tif 000026
2004501504.tif 000027
【国際公開パンフレット（コレクトバージョン）】
2004501504.tif 000028
【国際調査報告】
2004501504.tif 000029
2004501504.tif 000030
2004501504.tif 000031