(57)【要約】ウェハレベルで形成される集積回路パッケージ（７０）。集積回路パッケージ（７０）は、最終使用印刷回路基板上の最小の空間を占める。金属回路（３４）および誘電体ベース（３２）からなる予め製造された中間基板（３０）が、複数のメタライズされた開口部を有し、これらがシリコンウェハ（２１）の上面にあるメタライズされたワイヤボンディングパッド（２３）と整列させられる。はんだ（４０）または導電性接着剤が、メタライズされた開口部を通して堆積形成され、中間層（３０）上の回路とウェハ（２１）上の回路との間に電気的接続を形成する。はんだボール（５０）を次に中間基板（３０）上の金属パッド開口部に置き、リフローしてウェハレベルのＢＧＡ構造を形成する。ウェハレベルのＢＧＡ構造は次に個々のＢＧＡチップパッケージへと切断される。
2004537841.tif 000002
【特許請求の範囲】
【請求項１】
ウェハレベルで形成される集積回路パッケージであって、
或る面積を有しかつ複数のボンディングパッドが第１の表面上に配置されたシリコンダイと、
前記ダイの前記第１の表面の大部分を覆う接着層とを含み、前記複数のボンディングパッドは露出したままであり、前記集積回路パッケージはさらに
前記接着層上に配置されかつ複数の金属回路トレースおよび複数のメタライズされた開口部を含む中間基板を含み、前記開口部は前記ダイの前記複数のボンディングパッドと整列させられ、前記集積回路パッケージはさらに
前記中間基板の前記複数のメタライズされた開口部と前記ダイ上の前記複数のボンディングパッドとを電気的に接続する手段と、
前記中間基板の前記複数のメタライズされた開口部上に形成された複数のＩ／Ｏ配線とを含む、集積回路パッケージ。
【請求項２】
前記複数のＩ／Ｏ配線は前記中間基板上に形成されたはんだボールである、請求項１に記載の集積回路パッケージ。
【請求項３】
前記複数のメタライズされた開口部と前記複数のボンディングパッドとを電気的に接続する手段ははんだである、請求項１に記載の集積回路パッケージ。
【請求項４】
前記複数のメタライズされた開口部と前記複数のボンディングパッドとを電気的に接続する手段は導電性接着剤である、請求項１に記載の集積回路パッケージ。
【請求項５】
前記中間基板は前記ダイの前記面積と同じサイズの面積を有する、請求項１に記載の集積回路パッケージ。
【請求項６】
ウェハレベルで集積回路チップパッケージを形成する方法であって、
複数のボンディングパッドがシリコンウェハの第１の表面上に配された、前記シリコンウェハを提供するステップと、
前記複数のボンディングパッドを再びメタライズするステップと、
前記ウェハの前記第１の表面上に接着材料の層を堆積形成するステップとを含み、前記複数のボンディングパッドは露出したままであり、前記方法はさらに
誘電材料と複数のメタライズされたトレースとからなる中間基板を前記接着材料の層に固定することによりウェハアセンブリを形成するステップを含み、前記中間基板は前記複数のボンディングパッドに整列させられた複数のメタライズされた開口部を含み、前記方法はさらに
前記複数のメタライズされた開口部と前記複数のボンディングパッドとの間に電気的接続を形成するステップと、
複数のＩ／Ｏ配線を前記中間基板の前記表面上の前記複数のメタライズされた開口部に付着させるステップと、
前記ウェハアセンブリを複数の個々の集積回路チップパッケージへとダイシングするステップとを含む、方法。
【請求項７】
前記中間基板を前記接着材料の層に固定する前記ステップは、前記ウェハアセンブリを硬化させるステップをさらに含む、請求項９に記載の方法。
【請求項８】
前記複数のＩ／Ｏ配線は複数のはんだボールである、請求項９に記載の方法。
【請求項９】
前記複数のＩ／Ｏ配線を前記複数のメタライズされた開口部に付着させる前記ステップは、
前記複数のはんだボールを前記複数のメタライズされた開口部に置くステップと、
前記複数のはんだボールをリフローして複数の配線を形成するステップとを含む、請求項１１に記載の方法。
【請求項１０】
前記複数のボンディングパッドを再びメタライズさせる前記ステップは、
亜鉛の層を前記ボンディングパッドの各々の上に堆積形成するステップと、
無電解ニッケルめっきの層を前記ボンディングパッドの各々の上にある前記亜鉛の層の上に堆積形成するステップと、
無電解金めっきの層を前記ボンディングパッドの各々の上にある前記無電解ニッケルめっきの層の上に堆積形成するステップとを含む、方法。
【請求項１１】
前記接着材料の層を前記ウェハの前記第１の表面上に堆積形成する前記ステップは、スクリーン印刷処理によって実行される、請求項９に記載の方法。
【請求項１２】
前記接着材料の層はシリコーンエラストマからなる、請求項９に記載の方法。
【請求項１３】
前記複数のメタライズされた開口部と前記複数のボンディングパッドとの間に電気的接続を形成する前記ステップは、
はんだの層を前記メタライズされた開口部上に堆積形成するステップと、
前記はんだの層をリフローして電気的接続を形成するステップとを含む、請求項９に記載の方法。
【請求項１４】
前記複数のメタライズされた開口部と前記複数のボンディングパッドとの間に電気的接続を形成する前記ステップは、
導電性接着剤の層を前記メタライズされた開口部上に堆積形成するステップと、
前記導電性接着剤の層を硬化させて電気的接続を形成する、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は一般的に集積回路パッケージに関し、より特定的には、ウェハレベルで形成されるボールグリッドアレイ集積回路パッケージに関する。
【０００２】
【背景技術】
回路基板上の集積回路パッケージのフットプリントとは、パッケージが占める基板の面積である。一般的に、フットプリントを最小化しパッケージ同士を近づけて置くことが望ましい。近年、ボールグリッドアレイ（ＢＧＡ）パッケージが、より普及したパッケージの種類の１つとして出現したが、これはそれが高密度、最小フットプリントおよびより短い電気経路を提供し、以前の種類の半導体パッケージよりも良好な性能を有するからである。
【０００３】
典型的なＢＧＡパッケージを図９に示す。ＢＧＡパッケージ１１０においては、集積回路チップ１２２が基板材料からなるベース１１２の上面に、接着剤によって搭載される。金属ボンディングワイヤまたはワイヤボンディングリード１２０が、チップ１２２の上面に形成された複数の金属チップパッド１２６を、ベース１１２の上面に形成されたワイヤボンディングパッド１２８と電気的に接続する。ベース１１２は、ベース１１２の上面から下部表面へと回路を接続するためのめっきされたスルーホールバイア１１８および金属トレース（ｔｒａｃｅ）１１４を含む。複数のはんだボール１１６がベース１１２の底面に置かれてベースの金属トレース１１４に電気的に接続される。はんだボール１１６は、全底面にわたる均一の全マトリクス配列として、千鳥全配列として、または底面の周辺における複数の列として配置され得る。次にはんだボールを用いてチップパッケージを最終使用製品における印刷回路基板上に固定する。
【０００４】
先行技術のＢＧＡパッケージは、高密度および高Ｉ／Ｏ能力に関しては以前の種類のパッケージに対し大きく改善されているが、その一方で、ＩＣパッケージをさらに小さくすることにより、パッケージの収容に必要な印刷回路基板上の空間をさらに減少させることが常に望ましい。ワイヤボンディングリードは予め定められた長さであり、かつボンディング工具のために十分な空間を提供するために隣接するボンディング部位間に或る最小間隔を必要とするため、基板ベースはチップよりも大きくなければならず、よりコンパクトなパッケージを製造することができない。理想的には、基板ベースをチップのサイズよりも大きくする必要のないパッケージを作ることが望ましい。
【０００５】
先行技術では、上述のように、通例各々の個々のダイにつき１つのパッケージを製造する。その一方、ウェハレベルで、すなわち、個々のチップがウェハ上に形成された後に、かつウェハが個々のチップへとダイシングされる前に、ＩＣパッケージを形成することが有利だとの認識がなされてきた。これによって、チップパッケージをより容易に大量生産し、かつウェハ上にマトリクス形式で配置されたいくつかのチップパッケージをすべて一度に生産および検査することが可能となる。これにより、ＩＣチップを実装および検査する工程において時間および費用を減少させることができる。
【０００６】
先行技術における、ウェハレベルで行なわれる実装方法のいくつかの例は、キャップウェハを用いて半導体装置を装置ウェハ上に実装する方法を開示する、ウォーフィールド（Ｗａｒｆｉｅｌｄ）に対する米国特許第５，６０４，１６０号と、半導体装置基板ウェハにボンディングされた保護被覆ウェハを有し、ウェハレベルで気密実装された集積回路を記述する、サラティーノ（Ｓａｌａｔｉｎｏ）他に対する米国特許第５，７９８，５５７号と、複数のダイを含むウェハを用意し、研磨またはエッチングでウェハの裏側を薄くし、薄くされたウェハを基板に装着し、そしてウェハをダイシングすることにより、半導体パッケージを形成する方法を開示する、ウッド（Ｗｏｏｄ）他に対する米国特許第５，８５１，８４５号とを含む。
【０００７】
この発明の目的は、ＩＣパッケージがＩＣチップの面積よりも多くの空間を取らないような、最小サイズのボールグリッドアレイＩＣパッケージを提供することである。
【０００８】
この発明のさらなる目的は、ウェハレベルでのＩＣパッケージを提供することにより、大量生産におけるより大きな効率と、ＩＣパッケージを並列に検査できることとの利を活かすことである。
【０００９】
【発明の概要】
上述の目的は、単一のウェハのフリップチップ設計を用いてウェハレベルで形成される集積回路パッケージにおいて達成された。集積回路パッケージは、まず、上に複数の超小型電子回路が製造されかつ複数の標準アルミニウムボンディングパッドが露出している、製品としてのシリコンウェハを提供することにより形成される。アルミニウムボンディングパッドは、はんだ付けできるように再びメタライズされる。次に、ボンディングパッドが露出した状態で、ウェハ表面上に接着剤の層を堆積形成する。メタライズされた開口部を有する予め製造された中間基板をウェハに整列させ、次にこのアセンブリを硬化させる。次にはんだまたは導電性接着剤を基板の開口部を通して堆積形成し、アセンブリはリフローまたは硬化させられて基板上の回路とシリコンウェハ上のボンディングパッドとの間の電気的接続を形成する。次にはんだボールを基板上の金属パッドに置き、リフローしてＢＧＡ構造を形成する。次にウェハをダイシングして個々のＢＧＡパッケージを形成する。ＢＧＡパッケージを裏返し、回路基板上に搭載する。
【００１０】
この発明の集積回路パッケージは、ワイヤボンディングリードの使用のために通常必要とされる追加的な空間が必要でない分、先行技術のＢＧＡパッケージよりも小さい。ウェハ全体をすべて一度に実装できるので、各ダイを個々に実装するより効率的であり、かつこれにより、まだウェハの形で、実装されたダイを並列に検査することが可能となる。
【００１１】
【発明の実施のベストモード】
図１を参照すると、シリコンウェハ２１の上に複数の超小型回路が製造されている。超小型回路は、個々のチップまたはダイ２４、２５のマトリクスへと配置される。複数のアルミニウムボンディングパッド２３が各チップの周辺に配置される。先行技術の実装作業で、通常この時点でウェハ２１を個々のチップへとダイシングし、次に個々のチップの各々を実装する。この発明では、チップはウェハ上に形成されるが、ウェハ上の実装作業が完了するまでダイシングされず、したがって、チップの実装はウェハレベルで行なわれる。
【００１２】
図２を参照すると、ウェハ２１の２−２の切断面が示され、ここでアルミニウムボンディングパッド２３はウェハ２１の上面に配される。実装処理の第１のステップでは、アルミニウムボンディングパッド２３を再びメタライズしてボンディングパッドをはんだ付け可能にする。アルミニウムはＩＣのワイヤボンディングパッドによく用いられているが、アルミニウムは酸化しやすく、これはボンディング上の問題を生じさせるため、はんだ接続に使用するのに理想の金属とは言い難い。この発明のＩＣパッケージの形成においては、アルミニウムボンディングパッドははんだに対してぬれ性があるか、または導電性接着剤の適用のために低いオーム接触抵抗を有する必要がある。したがって、ボンディングパッドを再びメタライズする必要がある。ボンディングパッドを再びメタライズするための、安価でかつ実行に便利な１つの処理は、無電解ニッケル−金めっきを用いることである。図３を参照すると、亜鉛の層がまずアルミニウムボンディングパッド２３上に堆積形成され、次に無電解ニッケルめっきの層が亜鉛の層の上に堆積形成され、次に無電解金めっきの層が無電解ニッケルめっきの上に堆積形成されてニッケル−金めっき１９を形成し、こうしてボンディングパッド２３をはんだ付けしやすくする。これに代えて、薄膜メタライゼーションの処理を行なってボンディングパッドを再びメタライズすることもできる。
【００１３】
次に、図４を参照すると、ボンディングパッド２３が剥き出しとなるように接着剤２７の層をウェハ２１の上面に堆積形成する。接着剤はシリコーンエラストマ製であってもよい。接着剤層２７は、シリコーンエラストマ材料がステンシルまたはメッシュスクリーンの開口部を押し通されるスクリーン印刷処理によって、適用され得る。スクリーンはスクリーン印刷機の上に載せられ、ウェハに合わせて正確に位置付けられる。ある量のシリコーンエラストマ材料がスクリーンの一端に沿って塗布され、空気動作式スキージがスクリーンを押圧しこれにわたって押し流しを行ない、材料を一定の圧力でせん断する。あるせん断圧力を超えると、材料はより高い流動性を獲得し、こうして材料はスクリーンを通り、スクリーンのワイヤメッシュが与える隙間を満たすことが可能となる。ボンディングパッド２３の上の区域を遮ることにより、材料がボンディングパッドの上に置かれないようにする。スクリーンを取外すと、材料の均一の層がウェハの上に形成されている。これに代えて、接着層プリフォーム用いて、ウェハ２１の上面に、または中間基板層の裏側に、接着層２７を接着することもできる。シリコーンエラストマは封止物となり、環境に対してウェハを保護する。シリコーンエラストマはまたウェハ２１に対して、ＩＣパッケージを搭載するのに用いられるパッケージはんだボールとウェハとの間の熱膨張係数のずれ、またはＩＣパッケージを搭載する最終使用印刷回路基板とウェハとの間のずれなどの外部応力の緩衝物としても働く。
【００１４】
図５を参照すると、中間基板層３０を次にエラストマ層２７の上に固定してウェハアセンブリ３９を形成する。中間基板３０は、金属回路３４および誘電体ベース３２からなる、予め形成された基板である。金属回路３４は典型的には、基板全体にわたり形成される銅トレースからなる。中間基板３０はまた、銅金属回路上のはんだぬれ区域を規定する助けとなるはんだ抵抗被覆をも含み得る。金属回路３４は、中間基板３０の単一または複数の層の上に形成され得る。銅金属回路はニッケル−金めっきされても、または有機材料によって被覆されてもよい。誘電体ベース材料３２は典型的に、ポリアミドベースの基板からなる。これに代えて、ＢＴ樹脂および他のエポキシガラス基板もまた、誘電体ベース材料３２として用いることができる。金属回路３４は一般的に配線回路となり、トレースを基板全体にわたり経路付けることにより、さまざまなボンディングパッド２３から、図７に関して後述するようにウェハアセンブリ３９に追加されることになる入力／出力（Ｉ／Ｏ）配線へと、回路を相互接続することができる。
【００１５】
中間基板３０の鍵となる特徴が銅回路上の複数の開口部３６である。中間基板３０はウェハ２１とおよそ同じサイズであることができ、開口部３６がボンディングパッド２３と並ぶようにウェハ２１と整列される。開口部３６には、はんだまたは導電性接着剤に適切な接続を与えるのに十分な量の銅が存在しなければならない。開口部３６のまわりの環状の銅リングか、開口部３６のまわりの銅片かを用いて、この要件を満たしやすくすることができる。中間基板３０を次にボンディング接着剤によってエラストマ層２７に接着し、次にウェハアセンブリを硬化させる。こうして中間基板は整列させられ、ウェハにボンディングされる。
【００１６】
図６を参照すると、はんだペースト４０の層が中間基板３０の開口部３６を通して堆積形成される。これは、エラストマ層２７の堆積形成に関して上述したのと同じやり方で、スクリーンまたはステンシル印刷処理により実行され得る。中間基板ベース３２の層を覆い隠し、かつはんだペースト４０を空気動作式スキージで開口部３６へと堆積形成することにより、はんだペースト４０をウェハ上にすべて一度に堆積形成する。ウェハ２１は次にリフローされ、ウェハ２１上のボンディングパッド２３と中間基板層３０の銅金属回路３４との間に複数の電気接続を形成する。自動塗布装置を用いて、またははんだプリフォーム配置によって、はんだペーストを中間基板の開口部を通して堆積形成することもできる。代替的に、ボンディングパッド２３と金属回路３４とを電気的に接続するために、はんだペーストに代えて導電性接着剤を用いてもよい。接着剤は開口部３６に堆積形成され、次に硬化させられて電気接続を形成する。はんだ接続を保護するのにエポキシ材料を任意に用いてもよい。エポキシ材料の適用もまた上述のスクリーンまたはステンシル印刷処理によって行ない、次に保護被覆を硬化させることになる。
【００１７】
次のステップでは、パッケージのはんだボールをウェハに置く。パッケージのはんだボールはパッケージのＩ／Ｏ配線となり、完成したＩＣパッケージを最終使用印刷回路基板に固定するのに用いられることになる。図７を参照すると、はんだボール５０が、予め形成されたはんだボールを機械的に移動させることにより、メタライズされた開口部３６に置かれる。これに代えて、はんだボール５０をスクリーンまたはステンシル印刷はんだペーストによって形成してもよい。はんだは次にリフローされてパッケージはんだボールを形成する。はんだボール５０は、全表面にわたる均一の全マトリクスなどのあらゆる種類の所望のパターンで適用される。
【００１８】
この時点で、ウェハアセンブリ３９はマトリクス形式に配置された仕上がったダイを含んでいるので、ウェハアセンブリ３９に対し電気的検査を行なうことができる。こうして並列検査が可能となり、これはウェハレベルで行なわれ、検査の時間および経費を節約することができる。次にウェハアセンブリ３９をダイシングし、または個別に切り分け、個々のチップサイズＢＧＡパッケージ７０、７２を形成する。個別に切り分ける通常の技術では、ダイヤモンドまたはレジノイドの鋸歯を備えたウェハソーを用いる。図８を参照すると、仕上がったＢＧＡパッケージ７０は次に、先行技術のＢＧＡパッケージと同じやり方で最終使用印刷回路基板上に搭載され得る。この発明のＢＧＡパッケージ７０のフットプリントは、ワイヤボンディングリードまたはより大きな基板ベースを収容するための余分の空間を必要としないため、個々のシリコンダイと同じとなる。こうして、この発明の集積回路パッケージは、パッケージのサイズがより小さいという利点とウェハレベルで実装するという便利さとをもたらす。
【図面の簡単な説明】
【図１】複数のチップが上面に形成されたシリコンウェハの斜視図である。
【図２】図１に示すシリコンウェハの２−２の切断面の断面図である。
【図３】この発明のＩＣパッケージを形成するのに用いられる一処理ステップを示す、図１のシリコンウェハの断面図である。
【図４】この発明のＩＣパッケージを形成するのに用いられる一処理ステップを示す、図１のシリコンウェハの断面図である。
【図５】この発明のＩＣパッケージを形成するのに用いられる一処理ステップを示す、図１のシリコンウェハの断面図である。
【図６】この発明のＩＣパッケージを形成するのに用いられる一処理ステップを示す、図１のシリコンウェハの断面図である。
【図７】この発明のＩＣパッケージの仕上がったウェハアセンブリを示す、図１のシリコンウェハの断面図である。
【図８】この発明の仕上がったＩＣパッケージの断面図である。
【図９】先行技術で公知のボールグリットアレイパッケージの断面図である。
【国際公開パンフレット】
2004537841.tif 000003
2004537841.tif 000004
2004537841.tif 000005
2004537841.tif 000006
2004537841.tif 000007
2004537841.tif 000008
2004537841.tif 000009
2004537841.tif 000010
2004537841.tif 000011
2004537841.tif 000012
2004537841.tif 000013
2004537841.tif 000014
2004537841.tif 000015
2004537841.tif 000016
2004537841.tif 000017
2004537841.tif 000018
2004537841.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2004537841.tif 000020
【国際調査報告】
2004537841.tif 000021
2004537841.tif 000022
2004537841.tif 000023