(57)【要約】本発明は、通信チャネルを監視し、時々通信チャネルの特性を推定し、それによってチャネル特性の動的推定を提供する。チャネル特性に基づいて、制御プロセッサが、現チャネル特性に対して利用可能なエネルギーを最良に管理するデジタル信号処理（及び、オプションでアナログ信号処理）の好ましい構成を計算する。次いで実行中に、選択された構成が、余分なメモリに格納された通信モジュールにダウンロードされる。通信モジュールは、（調節可能なコード長と複数のコード選択肢を有する）再構成可能前方誤り訂正コーデック、調節可能な深さを有する再構成可能インターリーバ、再構成可能なタップ数を有する判定フィードバックイコライザ（ＤＦＥ）、調節可能な状態数を有する最尤シーケンス推定器、調節可能なホップ数又はホップ速度を有する周波数ホッピングコーダ、及び調節可能なビット当たりのチップ数を有する直接拡散（又は直接スペクトラム拡散）コーデックのうち１つ又は複数を含むことが好ましい。
2004531913.tif 000002
【特許請求の範囲】
【請求項１】
調節可能パラメータを用いた再構成可能デジタル信号処理ブロックの制御を可能にする再構成可能無線において使用するのに適しており、通信チャネル条件に基づいて電力効率の良い又は適応的な通信のために無線アーキテクチャを適応的に再構成する方法であって、
チャネルモニタに基づいて信号対雑音比（ＳＮＲ）と信号対妨害比（ＳＩＲ）とを推定するステップと、
チャネルインパルス応答を推定するステップと、
前記チャネルインパルス応答の推定に基づいて、周波数選択性フェージングを緩和するように前記再構成可能デジタル信号処理ブロックのパラメータを設定するステップと、
ＳＩＲ及びＳＮＲの前記推定に基づいて、妨害、ノイズ、及び時間選択性フェージングを緩和するように前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定するステップと、
を含むことを特徴とする方法。
【請求項２】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックのパラメータを設定する前記ステップは、
信号の時間分散を決定する際に、そのしきい値を超えると信号電力が考慮されないシステム調節可能なしきい値を設定することにより、前記チャネルインパルス応答からの遅延拡散を決定するステップと、
判定フィードバックイコライザ（ＤＦＥ）でタップ数を設定するステップと、
を含むことを特徴とする方法。
【請求項３】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックのパラメータを設定する前記ステップは、
最尤シーケンスイコライザの状態数を、再構成可能な状態数を用いて調節するステップを含むことを特徴とする方法。
【請求項４】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックのパラメータを設定する前記ステップは、
レーキ受信機のフィンガ数を設定するステップを更に含むことを特徴とする方法。
【請求項５】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定する前記ステップは、
前記推定されたＳＩＲ及びＳＮＲに基づいて、前方誤り訂正コーデックのコード速度を設定するステップを含むことを特徴とする方法。
【請求項６】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定する前記ステップは、前方誤り訂正コーデックを再構成するステップを含むことを特徴とする方法。
【請求項７】
請求項６記載の方法において、前記前方誤り訂正コーデックは、動作可能（イネーブル）な状態又は動作不能（ディセーブル）な状態に再構成可能であることを特徴とする方法。
【請求項８】
請求項６記載の方法において、前記前方誤り訂正コーデックは、複数のコードタイプに構成可能であることを特徴とする方法。
【請求項９】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定する前記ステップは、
再構成可能な深さを用いてインターリーバの深さを設定するステップを更に含むことを特徴とする方法。
【請求項１０】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定する前記ステップは、再構成可能なホップ数及びホッピング速度を用いて周波数ホッピングモジュールを再構成するステップを含むことを特徴とする方法。
【請求項１１】
請求項１記載の方法において、前記再構成可能デジタル信号処理ブロックの追加的なパラメータを設定する前記ステップは、
再構成可能直接シーケンシング拡散スペクトラム処理モジュールの、ビット当たりのチップ数を再構成するステップを更に含むことを特徴とする方法。
【請求項１２】
請求項１記載の方法において、前記再構成可能信号処理ブロックのパラメータの設定と、前記再構成可能信号処理ブロックの追加的なパラメータの設定とを再構成する前記ステップは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）回路をプログラミングするステップを含むことを特徴とする方法。
【請求項１３】
通信チャネルの特性の変化に応答して、適応的に再構成することができるデジタル無線であって、
通信チャネルの特性の推定を生成するチャネルモニタと、
前記チャネルモニタから推定を受け取るように構成され、前記推定に基づいて好ましい信号処理構成を計算するようにプログラムされたプログラマブルプロセッサと、
前記プログラマブルプロセッサからコマンドを受け取り、前記コマンドに応答して再構成するように構成された少なくとも１つの再構成可能デジタル信号処理モジュールと、
無線信号を送信及び受信するために、前記再構成可能信号処理モジュールからの入力と前記再構成可能信号プロセッサモジュールへの出力とを有する無線トランシーバと、
を備えていることを特徴とするデジタル無線。
【請求項１４】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、前方誤り訂正（ＦＥＣ）コーデックを備えていることを特徴とするデジタル無線。
【請求項１５】
請求項１４記載のデジタル無線において、前記再構成可能ＦＥＣコーデックは、前記プログラマブルプロセッサからのコマンドに応答して、動作可能（イネーブル）な状態又は動作不能（ディセーブル）な状態に再構成可能であることを特徴とするデジタル無線。
【請求項１６】
請求項１５記載のデジタル無線において、前記再構成可能ＦＥＣコーデックは、前記プロセッサからのコマンドに応答して、複数のコードの中の任意のものに更に再構成可能であることを特徴とするデジタル無線。
【請求項１７】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは調節可能なタップ数を有する判定フィードバックイコライザを備え、前記タップ数は前記プロセッサからのコマンドに応答して調節可能であることを特徴とするデジタル無線。
【請求項１８】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、再構成可能な状態数を有する最尤シーケンスイコライザを備えていることを特徴とするデジタル無線。
【請求項１９】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、再構成可能な深さを有するインターリーバを備えていることを特徴とするデジタル無線。
【請求項２０】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、再構成可能なホップ数及びホッピング速度を有する周波数ホッピングモジュールを備えていることを特徴とするデジタル無線。
【請求項２１】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、調節可能なビット当たりのチップ数を有する再構成可能直接シーケンシング拡散スペクトラム処理モジュールを備えていることを特徴とするデジタル無線。
【請求項２２】
請求項１３記載のデジタル無線において、前記再構成可能デジタル信号処理モジュールは、前記プロセッサにインターフェースされ、前記プロセッサからのコマンドに応答して再構成されるように構成されたフィールド・プログラマブル・ゲート・アレイ回路を備えていることを特徴とするデジタル無線。
【発明の詳細な説明】
【０００１】
【関連出願】
本願は、２０００年１０月２６日に出願された米国特許仮出願第６０／２４３７０７号の特典を主張し、それに基づく優先権を主張するものである。
【０００２】
【発明の属する技術分野】
本発明は、一般にワイヤレス通信に関し、より詳細には、デジタル符号化及び信号処理を利用する無線トランシーバ用の電力管理に関する。
【０００３】
【従来の技術】
デジタル無線トランシーバは、様々なデジタル符号化方法や信号処理方法を利用して、雑音が多く誤りがちなチャネルを介した通信を達成する。例えば、前方誤り訂正（ＦＥＣ）とインターリービングは、共に、チャネルフェージングを補償するために一般的に使用されている。このような方法は極めて有用であるが、電力使用量が増大するというコストを伴う。
【０００４】
フェージングのないチャネルの例を考えてみよう。このような場合、０．００１％のビットエラー率ＢＥＲを達成するためには、２進位相シフトキーイングを使用し、１００メートル当たり２．５ｄＢｍの送信電力で、５ｄＢｍの雑音指数、０ｄＢの公称アンテナ利得、及び５ｄＢｍのリンクマージンを伴う単純な無線構成で十分である。一方、高速フェージングの存在下では、送信は、信号対雑音比（ＳＮ比）で追加の４０ｄＢの損失を受ける可能性があり、このことは、５２．５ｄＢｍすなわち１７８Ｗまで送信機電力を増加させることが必要であることを示唆する。必要電力を減少させるために、ほとんどのシステムは、前方誤り訂正とインターリービングとを利用して、最悪の場合のフェージングシナリオに対処する。しかし、そのようなポイントソリューションは依然として、チャネルがフェージングを示さない場合、ＦＥＣコーデック及びインターリーバにより電力を不要に消費してしまう。説明の都合上、単純なＢＰＳＫデジタルモデムのＦＰＧＡ実装が１０ｍＷを消費すると仮定する。ＦＥＣとインターリービングを有する同様のＦＰＧＡデジタルモデムは、一般に約１ワットを放散する。したがって、ＦＥＣとインターリービングがすべての場合で使用される場合、チャネルがフェージングを示さないときに、必要な電力の１００倍を超える電力が消費されることになる。
【０００５】
ある応用例では、不要な電力消費を許容することができる。しかし、多くの通信応用例は、電池などの限られた電源に依拠する。このような応用例では、より効率的な電力管理システムが非常に好ましい。
【０００６】
現在のワイヤレスシステムは既に、様々な手段（例えば電力制御）によって高いエネルギー効率及びリンク性能で動作するように電力を管理している。しかし、それらは単なるポイントソリューションでしかなく、非常に動的な動作シナリオや環境に対して、電源及び性能を十分に管理することができない。
【０００７】
【発明の概要】
上記の問題に鑑みて、本発明は、デジタル信号処理モジュールを再構成し、また、オプションであるが、アナログ信号処理モジュールも再構成することによって、無線信号処理のソフトウェア制御を可能にする適応的で再構成可能な無線アーキテクチャを提供する。
【０００８】
本発明の方法は、通信チャネルを監視し、その時々の通信チャネルの特性を推定し、それによってチャネル特性の動的推定を提供する。チャネル特性に基づいて、制御プロセッサが、現チャネル特性に対して利用可能なエネルギーを最良に管理するデジタル信号処理（及び、オプションで、アナログ信号処理）の好ましい構成を計算する。次いで、実行中に、選択された構成が、余分なメモリに格納された通信モジュールにダウンロードされる。通信モジュールは、（調節可能なコード長と複数のコード選択肢を有する）再構成可能前方誤り訂正コーデック、調節可能な深さを有する再構成可能インターリーバ、再構成可能なタップ数を有する判定フィードバックイコライザ（ＤＦＥ）、調節可能な状態数を有する最尤シーケンス推定器、調節可能なホップ数又はホップ速度を有する周波数ホッピングコーダ、及び調節可能なビット当たりのチップ数を有する直接シーケンス（又は直接シーケンス拡散スペクトラム）コーデックの中の１つ又は複数を含むことが好ましい。各モジュールを、送信及び受信される情報ビット当たり必要なエネルギー量が既知となるように、適切に特徴付けることが好ましい。各モジュールは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）又は他のタイプの再構成可能ハードウェア上で、制御プロセッサからのコマンドに応答して、様々な例を動的に再構成し、測定通りに動的チャネル状態に対して適切な信号処理を実現できるように、適切にパラメータ化される。
【０００９】
本発明による装置は、通信チャネルの特性の推定を生成するチャネルモニタと、前記チャネルモニタからの推定を受け取るように構成され、前記推定に基づいて好ましい信号処理構成を計算するようにプログラムされたプログラマブルプロセッサと、前記プログラマブルプロセッサからコマンドを受け取り、前記コマンドに応答して再構成するように構成された少なくとも１つの再構成可能デジタル信号処理モジュールと、無線信号を送信及び受信するために、前記再構成可能信号処理モジュールからの入力と前記再構成可能信号プロセッサモジュールへの出力とを有する無線トランシーバと、を含む。
【００１０】
本発明の以上の及びそれ以外の特徴は、添付の図面と共に以下の好ましい実施形態の詳細な説明を読むことにより当業者には明らかとなるであろう。
【００１１】
【発明の実施の形態】
本発明の以下の説明では、一般的な頭字語を多数使用する。便宜のために、以下の用語集を与える。
頭字語の用語集
ＳＮＲ：信号対雑音比
ＳＩＲ：信号対妨害比
ＳＩＮＲ：信号対妨害及び雑音比
ＭＬＳＥ：最尤シーケンス推定器
ＤＦＥ：判定フィードバックイコライザ
ＦＨ：周波数ホッピング
ＦＨＳＳ：周波数ホップ拡散スペクトラム
ＤＳ：直接シーケンス
ＤＳＳＳ：直接シーケンス拡散スペクトラム
ＳＳ：拡散スペクトラム
ＧＭＳＫ：ガウス最小シフトキーイング
ＣＰＭ：連続位相変調
ＱＡＭ：直交振幅変調
ＲＳＳＩ：受信信号強度インジケータ
ＢＥＲ：ビット誤り率
ＰＥＲ：パケット誤り率
ＩＩＰ３：入力３次インターセプトポイント
ＲＡＭ：ランダムアクセスメモリ
ＬＮＡ：低ノイズ増幅器
ＰＡ：電力増幅器
ＮＦ：雑音指数
ＦＰＧＡ：フィールド・プログラマブル・ゲート・アレイ
ＬＭＳ：最小２乗平均
ＲＬＳ：再帰的最小２乗
ＴＤＭＡ：時分割多重アクセス
ＦＤＭＡ：周波数分割多重アクセス
ＣＤＭＡ：符号分割多重アクセス
ＣＩＲ：チャネルインパルス応答
ＩＳ−９５：暫定標準９５（米国で開発された符号分割多重アクセス規格）
ＧＳＭ：モバイル通信用グローバルシステム（欧州で開発されたＴＤＭＡシステム）
図１に、本発明による装置を示す。無線トランシーバモジュール２０は、インターフェース２６を介して制御プロセッサ２４にチャネル状態（条件）の推定を提供するチャネルモニタ２２とインターフェースする。複数の再構成モジュールが外部メモリ２８に格納される。制御プロセッサ２４は、リアルタイムオペレーティングシステム、スケジューラ、及びミドルウェアを用いて、現チャネル特性に基づいて適切な信号処理無線構成を選択するようにプログラムされる。再構成は、適切な再構成モジュールを再構成可能信号プロセッサ３０にロードすることによって実施される。言い換えれば、構成可能信号処理（ＤＳＰ）モジュール３０は、制御プロセッサ２４からコマンドを受け取り、そのようなコマンドに応答して、構成可能信号処理モジュール３０自体を再構成する。再構成可能信号処理モジュール３０は、無線トランシーバ２０、アナログインターフェース３２、及びモデム３４にリンクされ、選択された構成に従って通信信号を処理する。適切には、信号処理モジュール３０はＦＰＧＡ上に実装されるが、以下で論じるように、様々な異なるパラメータに対して処理を再構成するための装備を有する任意の再構成可能ハードウェア又はソフトウェアプラットフォーム上にも実現することができる。好ましくは、現在の電源状態を制御プロセッサ２４に通知する電源状態モニタ３８も設けられる。
【００１２】
２８に格納され（かつ信号プロセッサ３０上に実装され）るモジュールは、以下のうちの１つ又は複数を含む。
ａ）再構成可能なタップ数を有するＤＦＥ
ｂ）再構成可能な状態数を有するＭＬＳＥ
ｃ）再構成可能なフィンガ数を有するレーキ
ｄ）再構成可能な変調タイプ（例えばＧＭＳＫ、ＱＡＭ、ＣＰＭ、ＦＳＫ）及びコンステレーションサイズを有する変調器
ｅ）再構成可能なホップ数及びホップ速度を有するＦＨトランシーバ
ｆ）再構成可能なビット当たりのチップ数（すなわち処理利得）を有するＤＳトランシーバ
ｇ）再構成可能な深さ及びスパン、ならびにタイプ（例えば、たたみこみ又はブロック）を有するインターリーバ
ｈ）再構成可能なコード速度及びタイプ（例えば、ブロックコード、畳込みコード、ターボコード）を有するＦＥＣ
本発明の典型的な実施形態では、再構成可能信号プロセッサモジュール３０は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）回路を使用して実現することが好ましい。本発明の方法は、ＦＰＧＡ実装だけに限定されず、コード速度、データ速度、帯域幅などの様々な異なるパラメータに対して処理を再構成するための装備を有するどんな再構成可能ハードウェアプラットフォームにも適用することができる。実際、追加的な電力節約のために、アナログＲＦフロントエンド回路の適応的再構成をオプションで適用することもできる。
【００１３】
ここで実質上説明する装置は、以下に説明する本発明の方法を実施して、所与の動作要件（通常、効率的な電力管理）に適合するように無線性能を適合させる無線パラメータを再構成するのに適している。
【００１４】
本発明の方法は、図２に示すように、制御プロセッサ２４（図１に図示）上で動作するソフトウェア中のプログラム制御の下で適切に動作する。まず（ステップ５０）、チャネルモニタ２２が、通信チャネルの現状態に基づいてチャネル特性を推定する。適切な推定方法の詳細は、表１と、チャネルモニタ２２のより詳細な説明と共に後述する。
【００１５】
次に（ステップ５２）、チャネルインパルス応答の推定に基づいて、（２８に格納された）再構成可能信号処理ブロックのパラメータを、周波数選択性フェージングを緩和するように設定する。このようなパラメータは、判定フィードバックイコライザ、最尤シーケンスイコライザ、及びレーキ受信機上のフィンガ数を含むことが好ましい。これらのパラメータは、チャネルの遅延拡散に従って設定すべきである。遅延拡散は、送信する信号の時間分散を決定する際に、しきい値を超えると信号電力が考慮されないシステム調節可能なしきい値を設定することにより、ｈ＾（ｔ）から決定される。例えば、レーキ受信機中のフィンガ数は、チャネルの遅延拡散全体を含むように設定することができる。ＭＬＳＥは、２Ｌで決定される状態数を有することができる。ただし、Ｌ＋１は、シンボルレートに対して正規化された遅延拡散の長さであり、ＤＦＥ中のタップ数は、シンボルレートに対して正規化された遅延拡散の長さに設定することができる。
【００１６】
次に（ステップ５４）、推定されるＳＩＲ、ＳＮＲ、及びＳＩＮＲに基づいて、限定はしないが、インターリーバ、前方誤り訂正コーデック、周波数ホップトランシーバ、及び直接スペクトラム拡散トランシーバを含む、妨害及び／又は時間選択性フェージングを軽減することができる再構成可能ブロックに対するパラメータを設定する。表１に、ＳＩＲ及びＳＮＲ推定を使用して、関連する再構成可能ブロックに対する設定を決定することができる、可能な１組の制約を示す。しかし、表１は、制御パラメータに対する設定を決定する唯一の方法を表すわけではない。システム全体の要件に応じて、チャネル推定に基づく他の制御フローを実現することもできる。例えば、ＳＩＲが大きく、ＳＮＲが小さい場合、又はＳＩＲが小さく、ＳＮＲが大きい場合に、ＳＩＲ及びＳＮＲの相対的比較を行うことも可能である。しきい値Ｖ１からＶ１８が、使用する再構成可能ブロックに依存する調節可能パラメータであることに留意されたい。一般に、Ｖ３〜Ｖ６は、ＢＥＲ性能が所与の時間の動作要件を満たす領域となるように選択される。
【００１７】
【表１】
2004531913.tif 000003
【００１８】
2004531913.tif 000004
【００１９】
表１の第３行、第４行、第５行によって表されるケースで適用される制御設定では、制御設定をシーケンシャルに調節することができることに留意されたい。例えば、高ＳＩＲかつ低ＳＮＲの場合、好ましい方法は、インターリービング深さを増加させる前に、まず符号化速度を減少させることである。「フェージング持続時間よりも大きいインターリーバ深さを選択」などの単純な規則に基づいて推定されるフェージング持続時間及びフェージング速度に従って、設定を調整することも可能である。行３は、行２の制約が満たされるか、又は基礎となる再構成可能ブロックによってサポートされる範囲制限にパラメータ調節が達するまで反復される。前者の場合、制御はステップ６０に移り、後者の場合、制御はステップ５６に移る。ＳＩＮＲに関する推定だけが利用可能である場合、行３と４が組み合わされる。すなわち、この条件は以下のようになる。
【００２０】
【数１】
2004531913.tif 000005
【００２１】
次に、ステップ５６では、ＲＳＳＩを使用して、データ転送速度（アナログフロントエンド帯域幅）とＲＦフロントエンドの雑音指数を適合させる。ＲＳＳＩ≧Ｖ１９であり、かつＳＩＲがＶ１１からＶ１２の間に来るか、又はＶ１５未満である場合、ＮＦを更に増加させることができなくなるまで、あるいはＳＩＲがＶ３とＶ４の間にまで増加し、又はＶ１よりも大きくなるまで増加するときにＮＦを増加させる。次に、ＳＮＲがＶ９とＶ１０の間に来る場合、又はＶ１６未満である場合、ＮＦ又はデータ転送速度を更に減少させることができなくなるまで、あるいはＳＮＲがＶ５とＶ６の間に来るまで、又はＶ２よりも大きくなるまで、データ転送速度を減少させ、又はＮＦを減少させる。ＳＮＲまたＳＩＲが依然として動作要件を満たさない場合、すなわち表１の行１及び２で指定される範囲内にある場合、ステップ４に進む。
【００２２】
次に、ステップ５８では、表１の第１行又は第２行の条件が満たされるまで、送信電力を増加させる。可能な最高の送信電力を使用した後でもその条件が満たされない場合、この方法はリンク障害を宣言する。ステップ５４又は５６への遷移は、表１の行１〜２に記載の条件が満たされるときはいつでも行われるべきである。
【００２３】
ステップ６０では、ＢＥＲに従って調節を改良する。このＢＥＲは、ステップ１〜４に示すのと同じ１組の制御を有するが、ここではＳＩＲ／ＳＮＲをＢＥＲで置換する。細密調節を実施するために、以下の領域を使用する。
【００２４】
【表２】
2004531913.tif 000006
【００２５】
ＳＩＲがＶ３とＶ４によって設定された範囲外に来る場合、又はＳＮＲがＶ５とＶ６によって設定された範囲外に来る場合には、制御はステップ５４、５６、又は５８に戻る。上述のステップは、制御アルゴリズムの状態とみなすこともできる。
【００２６】
ここで説明した再構成手順では電力を明示的には述べなかったが、電力を、電池レベルインジケータと、現在及び／又は将来の構成に対して必要なエネルギー量の推定の対象とすることができる。電池レベルが臨界レベルＶ２６未満に降下した場合、システムは、より低電力の構成を得ることができるように性能制約を緩和させることができ、又はスリープ／待機モードに入り、重要なタスクを実施しなければならないときにだけウェイクアップすることができる。言い換えれば、スリープモードは、電池がなくなる前にいくつかの重要な通信を依然として実施することができるようにシステムが電力を保持することができる手段である。ＰＡタイプと変調タイプの選択の再構成に関する可能なシナリオは、導入部分で説明した。
【００２７】
更に、主制御ループとは別に他の独立な制御ループを動作させ、妥当な独立パラメータを制御することができる。特定のパラメータは、無線で利用可能な再構成可能ブロックと、特定のシステム応用例に依存する。例えば、導入部分で先に説明したように、通常状態と緊急状態の２つの状態を有する制御ループを実装することができる。ただし、通常状態の間は、電池レベルがＶ２６を超えるとき、非線形増幅を用いたＧＭＳＫ変調を使用する。しかし、電池レベルがＶ２６未満に降下するとき、線形増幅を用いた高次ＱＡＭ変調を使用する。この制御ループは、主制御ループによる再構成可能ＰＡ又は再構成可能変調器の使用を妨げないことに留意されたい。例えば、主ループは、望むならコンステレーションサイズを変更することにより、依然としてデータ転送速度を調節することができる。
【００２８】
最後に、ステップ６２では、制御プロセッサが最も適切な信号処理構成を選択し、（記憶装置２８に格納される）格納モジュールのパラメータを設定した後、コマンドによってその構成がプログラマブル信号処理ハードウェアモジュール３０にダウンロードされ、プログラマブル信号処理ハードウェアモジュール３０は無線信号処理を制御する。時々推定がリフレッシュされ、この方法は、戻り経路６４を介してループバックして反復される。
チャネル特性を推定する方法：
典型的かつ適切なチャネルモニタは以下のように要約することができる。
【００２９】
【表３】
2004531913.tif 000007
【００３０】
これらのパラメータに対する推定は、以下の方法によって計算することができるが、本発明の方法は、特定の推定方法に限定されない。
ＳＩＲ、ＳＮＲ、ＳＩＮＲ：
多数の妨害要素が存在する場合、特にそれらが互いに直交し、所望の信号に対して直交する場合、以下の２つの方法を適用してＳＩＮＲ（信号対妨害及び雑音比）の推定を得ることができる。直交性近似は、符号分割多元接続（ＣＤＭＡ）システムに対して成り立つ。当技術分野で周知の他の方法も適用することができることに留意されたい。
【００３１】
受信信号を、ｒ（ｔ）＝Ａ（ｔ）ｃ（ｔ）＋ｉ（ｔ）＋ｎ（ｔ）と仮定する。ただし、Ａ（ｔ）は振幅であり、ｃ（ｔ）は所望の信号（又は、ＣＤＭＡの場合ユーザコード）であり、ｉ（ｔ）は妨害であり、ｎ（ｔ）はノイズプロセスである。次いで、
【００３２】
【数２】
2004531913.tif 000008
【００３３】
ただし、Ａ＾（ｔ）は推定される振幅であり、σＮ２及びσＩ２は、それぞれ雑音信号及び妨害信号の分散である。（ここで、Ａ＾は本来は一体として表記されるべきであるが、入力の関係で分けて表記されている。この表記方法は、これ以後も用いられている。）
方法１：
【００３４】
【数３】
2004531913.tif 000009
【００３５】
【数４】
2004531913.tif 000010
【００３６】
ｃ＊（ｔ）は複素共役を示す。
方法２：
【００３７】
【数５】
2004531913.tif 000011
【００３８】
【数６】
2004531913.tif 000012
【００３９】
Ｅ｛｝は平均演算子を示す。
ＴＤＭＡ又はＦＤＭＡなどの妨害要素のほとんどないシステムでは、以下の代替的な方法を適用することができる。受信信号を、ｒ（ｔ）＝Ａ（ｔ）ｓ（ｔ）＋Ｉ（ｔ）ｇ（ｔ）＋ｎ（ｔ）と仮定する。ただし、ｓ（ｔ）は所望の信号によって使用されるパルスの形であり、ｇ（ｔ）は、妨害要素によって使用されるパルスの形である。すると、ＳＮＲ及びＳＩＲは、以下の式によって推定することができる。
【００４０】
【数７】
2004531913.tif 000013
【００４１】
【数８】
2004531913.tif 000014
【００４２】
ＳＮＲ及びＳＩＲの推定のために必要なパラメータは、以下の式によって導出される。
【００４３】
【数９】
2004531913.tif 000015
【００４４】
【数１０】
2004531913.tif 000016
【００４５】
【数１１】
2004531913.tif 000017
【００４６】
【数１２】
2004531913.tif 000018
【００４７】
実装の問題：
上記の２つの方法は、乗算器や加算器など、当技術分野で周知のデータ経路構成要素を使用して、デジタル領域で実装することができる。ある単純化を達成して、除算を不要にすることができる。例えば、振幅を推定するのに必要な除算は、フィルタ後の信号エネルギーが一定であると仮定することによって回避することができる。更に、ＳＮＲやＳＩＲの計算での除算は、ｄＢ単位で推定を計算することによって不要にすることができ、対数関数は、べき級数などの近似方法、又はテーブルループアップによって実装することができる。
【００４８】
推定器への入力は、パイロットシンボル又はパケット全体に基づくことができる。将来のＳＩＲ値及び／又はＳＮＲ値の予測は、フィルタとして実装される予測子のトレインフィルタ係数に対するＬＭＳ又はＲＬＳ、例えば自己回帰を使用することによって実装することができる。カルマン・フィルタリング技法を使用することもできる。予測により、システムがチャネルパラメータの変化に応答するためにより多くの時間が許される。最も単純なケースでは、忘却因子を有する単極フィルタ、又はウィンドウイング機能（例えば指数関数的な重み付け）を有するＦＩＲフィルタを使用して、ＳＩＲ又はＳＮＲの平均を得ることもできる。予測される推定及び／又は重み付けした推定は、後で議論する再構成制御で使用する。
チャネルインパルス応答推定：
再び、受信信号を、ｒ（ｔ）＝ｈ（ｔ）＊ｃ（ｔ）＋Ｉ（ｔ）ｇ（ｔ）＋ｎ（ｔ）と仮定する。ただし、ｈ（ｔ）はチャネルインパルス応答である。２つの方法を説明するが、他の技法を利用することもできる。
【００４９】
第１の方法では、チャネルインパルス応答を以下の式に従って推定する。
【００５０】
【数１３】
2004531913.tif 000019
【００５１】
第２の方法では、当技術分野で周知のパイロットトーンによって周波数領域応答を推定する。時間領域でのチャネル応答は逆ＦＦＴで導出される。
ＳＩＲ及びＳＮＲでのｈ（ｔ）の効果を含めるために、上述のＳＩＲ及びＳＮＲの推定でｈ＾（ｔ）を使用することができることに留意されたい。
【００５２】
具体的には、ｓ（ｔ）又はｃ（ｔ）の代わりに、推定プロセス全体を通してそれぞれｓ（ｔ）＊ｈ＾（ｔ）又はｃ（ｔ）＊ｈ＾（ｔ）が使用される。
ＲＳＳＩ推定：
受信信号強度は、以下の式に従って容易に計算することができる。
【００５３】
【数１４】
2004531913.tif 000020
【００５４】
ＢＥＲ／ＰＥＲ推定：
パケット誤り率（ＰＥＲ）は、送られたパケットの合計数が与えられたとして、パケットがエラーとなる回数を推定することによって推定することができる。エラー検出は、ＣＲＣなどの当技術分野で周知のエラー検出コードを用いて達成することができる。
【００５５】
ＢＥＲは、ＰＥＲから以下のように推定することができる。
１つの方法では、ＢＥＲは以下の式に従って計算される。
【００５６】
【数１５】
2004531913.tif 000021
【００５７】
代替的な方法では、ＢＥＲは以下の式によって計算することができる。
【００５８】
【数１６】
2004531913.tif 000022
【００５９】
他の方式も可能である。例えば、ブロックコードで得られるシンドロームから推論されるＢＥＲは、ビタビ累積メトリック、デコーダから推論することができるし、又は、ターボコーデックの外因性／内因性メトリックから推論することができる。
ドップラシフト推定：
速度を推定するのに、いくつかの周知の方法のいずれも、使用することができる。例えば、この装置は、搭載慣性センサを用いて、速度を推定することができる。あるいは、搭載ＧＰＳ及びカルマントラッキングを用いて速度ベクトルを推定することもできる。別の方法として、この装置は、一連の小さいパケットをバックツーバックに送信し、損失統計を決定することによって、フェージング持続時間及びフェードの期間を推定することができる。多数の損失は、フェードを示す。
【００６０】
更に別の方法として、ＲＦフロントエンドでの信号電力がこの場合は予測子に対する入力として使用されることを除いてＳＮＲ／ＳＩＲに対する予測子と類似の予測子によって、フェージング速度を推定することが可能である。予測子フィルタ係数は、収束してフェージング時系列を生成する。このフェージング時系列から、フェージング持続時間及びフェード期間を決定することができる。フェージング持続時間及びフェード期間を使用して、ドップラシフトを推定することができる。より重要なことに、再構成制御に関連して、注目のパラメータは実際にフェード期間及びフェージング持続時間である。受信ＲＦ信号（受信入力電力）は、以下の式によって推定することができる。
【００６１】
【数１７】
2004531913.tif 000023
【００６２】
上式で、ＺｉｎはＲＦフロントエンドの入力インピーダンスであり、ＧＲＦは、推定を実施した時点のＲＦフロントエンドの全電力利得である。
受信入力電力がしきい値未満となったときに信号がフェード状態にあると言えるようにしきい値Ｖ３０を設定できることに留意されたい。このようにして、信号がしきい値Ｖ３０未満である時間量を指摘することにより、フェージング期間及びフェード持続時間を推定することができる。この場合、予測子を回避することができる。
【００６３】
以上で、本発明のいくつかの例示的な実施形態を図示し説明したが、当業者であれば、多数の変形や別の実施例を想到することができるはずである。このような変形例や別の実施例は、冒頭の特許請求の範囲によって定義される本発明の精神及び範囲から逸脱することなく、考慮し作成することが可能である。
【図面の簡単な説明】
【図１】
本発明による再構成可能無線装置のブロック図である。
【図２】
本発明による方法の流れ図である。
【図１】
2004531913.tif 000024
【図２】
2004531913.tif 000025
【国際公開パンフレット】
2004531913.tif 000026
2004531913.tif 000027
2004531913.tif 000028
2004531913.tif 000029
2004531913.tif 000030
2004531913.tif 000031
2004531913.tif 000032
2004531913.tif 000033
2004531913.tif 000034
2004531913.tif 000035
2004531913.tif 000036
2004531913.tif 000037
2004531913.tif 000038
2004531913.tif 000039
2004531913.tif 000040
2004531913.tif 000041
2004531913.tif 000042
2004531913.tif 000043
2004531913.tif 000044
2004531913.tif 000045
2004531913.tif 000046
2004531913.tif 000047
2004531913.tif 000048
2004531913.tif 000049
2004531913.tif 000050
2004531913.tif 000051
2004531913.tif 000052
2004531913.tif 000053
2004531913.tif 000054
2004531913.tif 000055
【国際公開パンフレット（コレクトバージョン）】
2004531913.tif 000056
2004531913.tif 000057
【国際公開パンフレット（コレクトバージョン）】
2004531913.tif 000058
2004531913.tif 000059
【国際調査報告】
2004531913.tif 000060
2004531913.tif 000061
2004531913.tif 000062