(57)【要約】電子放出構造物（６４）が上に配置された複数の列導体（５７、５９）を有する電界放出ディスプレイ（５０）での隣接する列導体間のクロストークを低減する方法および構造。電界放出ディスプレイ（５０）は複数の行導体（６７，６８）も有する。隣接する列導体間には電界終了構造物（５８）が形成される。電界終了構造物（５８）は、切替列導体により作成された電圧異常を軽減し、それにより電圧異常が隣接する非切替列導体に影響を及ぼすのを防止する。
2004511005.tif 000002
【特許請求の範囲】
【請求項１】
電界放出ディスプレイの列導体間のクロストークを低減する方法であって、該電界放出ディスプレイは電子エミッタ構造物が上に配置された第１および第２の列導体と、孔が形成された複数の行導体とを有し、前記複数の列導体と前記複数の行導体は協力してサブピクセルを形成し、前記方法は、
前記第１および第２の列導体上に配置された電子エミッタ構造物の一部分に電子を放出させ、放出電流を形成する工程；および
前記第１列導体に関連する電子エミッタ構造物が第１の作動状態から第２の作動状態に切り替わった時に生成した電界を終了させる工程であって、前記電界は前記第１の列導体と前記第２の列導体との間かつ第１および第２の列導体から離間した位置で終了する工程；
から成る方法。
【請求項２】
電界放出ディスプレイでのクロストークを低減する方法であって、該電界放出ディスプレイは、互いに離間した第１および第２の列導体と、少なくとも１つの行導体と、および前記第１および第２の列導体上に配置された複数の電子エミッタ構造物とを有し、前記方法は、
前記第１および第２の列導体上に配置された前記複数の電子エミッタ構造物の一部分に電子を放出させ、放出電流を形成する工程；
前記第１の列導体からの放出電流をオフにする工程であって、切替電界は、前記第１の列導体の放出電流がオフである時に生成される工程；および
前記第１の列導体からの放出電流がオフである時に、前記切替電界が前記第２の列導体からの放出電流を変えるのを防止する工程；
から成る方法。
【請求項３】
クロストークに対する改良された免疫を有する電界放出ディスプレイであって、
第１の導体；
前記第１の導体に接続された第１の導体ドライバ回路；
前記第１の導体から離間され、第１のキャパシタンスを介して前記第１の導体に接続された第２の導体；
前記第２の導体に接続された第２の導体ドライバ回路；
前記第１導体と第２の導体の間にあり、前記第１および第２の導体と離間された電界終了構造物；
第２および第３のキャパシタンスを介して前記第１および第２の導体に接続された第３の導体；
第３の導体に接続された第３の導体ドライバ回路；および
前記第１の導体上に配置された複数の電子放出構造物；
を備えた電界放出ディスプレイ。
【発明の詳細な説明】
【０００１】
（関連出願の相互参照）
本発明は、Ｒｏｂｅｒｔ Ｔ． Ｓｍｉｔｈ の発明の名称「電界放出ディスプレイおよび方法（ＦＩＥＬＤ ＥＭＩＳＳＩＯＮ ＤＩＳＰＬＡＹ ＡＮＤ ＭＥＴＨＯ）」、特許弁護士整理番号ＦＤ２００２４の米国特許出願に関連する。該出願は引用により本願に組込まれる。
【０００２】
（発明の属する技術分野）
本発明は概して電界放出ディスプレイに関し、より詳細には電界放出ディスプレイでの放出電流を制御する方法および回路に関する。
（発明の背景）
電界放出ディスプレイ（ＦＥＤ）は当該技術分野において周知である。電界放出ディスプレイは、薄いエンベロープを形成する陽極板と陰極板を備えている。陰極板は、列導体と行導体から成るマトリクスを有し、それらの導体はＳｐｉｎｄｔチップのような電子エミッタ構造物からの電子放出を引き起こすために使用される。ＦＥＤはさらに、電子放出電流を制御するための安定抵抗器を電子エミッタ構造物と陰極板の間に備えている。所望のＦＥＤ構成要素に加えて、隣接する列導体間には、寄生フリンジキャパシタンスが形成される。この寄生フリンジキャパシタンスは、列導体の１つが高インピーダンス状態から高圧状態まで切り替わる時の、隣接する列導体間のクロストークを許容する。クロストークは、高インピーダンス状態の列導体に異常を生じさせ、そのような異常は電界放出ディスプレイに現われる画像に発生するエラーを招来する恐れがある。
【０００３】
従って、上記の欠点の少なくとも一部を克服する、電界放出ディスプレイの隣接する列のキャパシタンスを制御する方法および手段に対する要求が依然として存在する。
【０００４】
（図面の詳細な説明）
図による説明を簡単かつ明瞭にするため、図面の要素は必ずしも正しい縮尺ではなく、また、異なる図面中の同じ参照数字は同じ要素を指す。
一般に、本発明は、電界放出ディスプレイ（ＦＥＤ）での隣接する列間のクロストークを低減するための方法および電界放出ディスプレイに関する。該方法は、切替列導体が非切替列導体に干渉しないように隣接する列導体間のフリンジ電界を終了することを含む。
【０００５】
図１は、先行技術の電界放出ディスプレイ１０を示す回路図である。図１には、行導体１３とサブピクセルキャパシタンス２２，２３を介して列導体１１，１２に接続された行導体ドライバ回路１９が示される。サブピクセルキャパシタンス２２は、安定抵抗器２４を介して列導体ドライバ回路１７の出力端子に接続される。また、サブピクセルキャパシタンス２２は電子放出構造物２５に接続される。列導体ドライバ回路１７の出力はさらに、等価抵抗器２６および等価キャパシタンス２７を介して行導体１４に接続される。行導体１４には行導体ドライバ回路２０が接続される。
【０００６】
サブピクセルキャパシタンス２３は、抵抗器３１を介して列導体ドライバ回路１８の出力端子に接続される。また、サブピクセルキャパシタンス２３は電子放出構造物３２に接続される。列導体ドライバ回路１８の出力はさらに、等価安定抵抗器３３および等価キャパシタンス３４を介して行導体１４に接続される。
【０００７】
図１には２個の行導体と２個の列導体のみが示されているが、通常のＦＥＤには、２個の行導体と２個の列導体よりもずっと多い数が一般に存在する。本発明の説明を容易にするために、ｎ行の行導体（ｎは整数）があると仮定する。抵抗器２６，３３は、（ｎ−１）個の安定抵抗器を表す一括回路モデルを示し、キャパシタンス２７，３４は（ｎ−１）個のサブピクセルキャパシタンスを示す。同様に、電子放出構造物２５は列導体１１と行導体１３に関連する電子放出構造物を示し、電子放出構造物３２は列導体１２と行導体１３に関連する電子放出構造物を示す。行導体１４は、行導体１３が電界放出ディスプレイ１０の１つの行導体を表す場合に、電界放出ディスプレイ１０の（ｎ−１）個の行導体を示す。したがって、キャパシタンス２７，３４は有効キャパシタンスを示し、抵抗器２６，３３は有効安定抵抗を表わす。有効キャパシタンスと有効抵抗の値は以下の式より与えられる。
【０００８】
Ｃ２７＝（ｎ−１）＊Ｃ２２
Ｒ２６＝１／（ｎ−１）＊Ｒ２４
【０００９】
式中、
Ｃ２７は、列導体１１に接続された（ｎ−１）個の非作動の行導体に関連する一括キャパシタンスを表わし、
Ｃ２２は、列導体１１に接続された１個の作動された行導体に関連するキャパシタンスを表わし、
Ｒ２６は、列導体１１に接続された（ｎ−１）個の非作動の行導体に関連する一括安定抵抗を表わし、
Ｒ２４は、列導体１１に接続された１個の作動された行導体に関連する安定抵抗を表わし、
ｎはＦＥＤの行導体の数である。
【００１０】
各列導体は、自身に関連する同様な有効キャパシタンスと有効安定抵抗を有することが理解される。例えば、行導体１３以外のすべての行導体が非作動のときの列導体１２に関連する有効キャパシタンスと有効安定抵抗は、以下の式から与えられる。
【００１１】
Ｃ３４＝（ｎ−１）＊Ｃ２３
Ｒ３３＝１／（ｎ−１）＊Ｒ３１
【００１２】
式中、
Ｃ３４は、列導体１２に接続された（ｎ−１）個の非作動の行導体に関連する一括キャパシタンスを表わし、
Ｃ２３は、列導体１２に接続された、１個の作動された行導体に関連するキャパシタンスを表わし、
Ｒ３３は、列導体１２に接続された（ｎ−１）個の非作動の行導体に関連する一括安定抵抗を表わし、
Ｒ３１は、列導体１２に接続された１個の作動された行導体に関連する安定抵抗を表わし、
ｎはＦＥＤの行導体の数である。
【００１３】
列導体１１は寄生フリンジキャパシタンス３５を介して列導体１２に接続される。キャパシタンス３５は、高インピーダンス状態から高圧状態まで切り替わっている列導体間のクロストークを接続する。例えば、サブピクセル３６，３７がいずれも「オン」すなわち電流を放出している場合、列ドライバ回路１７，１８は高インピーダンス状態にあり、行導体ドライバ回路１９は高出力状態にある。キャパシタンス２７，３４は、それぞれのサブピクセル３６，３７により放出されている電流により定義された速度で充電している。サブピクセル３６が十分な電荷を放出した場合、列導体ドライバ回路１７は高圧ＶＣＯＬに切り替わり、サブピクセル３６をオフにする。サブピクセル３７がまだ十分な電荷を放出していない場合には、列導体ドライバ回路１８は高インピーダンス状態のままとなる。しかしながら、列導体ドライバ回路１７の切替により列導体１２上に電圧異常が生じる恐れがある。
【００１４】
電圧異常（ＶＧＬＩ）の振幅は以下の式により近似される。
ＶＧＬＩ　≒　ＶＣＯＬ＊Ｃ３５／Ｃ３４
式中、
ＶＣＯＬは列切替電圧であり、
Ｃ３５はキャパシタンス３５のキャパシタンス値であり、
Ｃ３４はキャパシタンス３４のキャパシタンス値である。
【００１５】
電圧異常が大きすぎる場合、ＦＥＤ１０の表示の品質は下がるだろう。
【００１６】
図２は本発明の１実施形態による電界放出ディスプレイ（ＦＥＤ）５０を示す部分破断等角図および回路図である。ＦＥＤ５０はＦＥＤ装置５１と放出電流の制御のための制御回路５２とを備えている。
【００１７】
ＦＥＤ装置５１は陰極板５３と陽極板５４とを有する。陰極板５３は基板５６を含む。基板５６はガラスやシリコンなどから作ることができる。基板５６の上には第１の列導体５７と第２の列導体５９が配置される。基板５６の上には電界終了構造物５８が配置され、電界終了構造物５８は列導体５７と列導体５９の間にあり、列導体５７，５９から離間している。列導体５７，５９上ならびに終了構造物５８上には、誘電層６１が配置される。誘電層６１はさらに複数のウェル６２を画成する。
【００１８】
各ウェル６２には、例えばＳｐｉｎｄｔチップのような電子エミッタ構造物６４が配置される。誘電層６１上には行導体６７，６９が形成される。行導体６７，６９は電子エミッタ構造物６４から離間し、かつ電子エミッタ構造物６４の付近にある。行導体６７，６９は、対応するウェル６２および電子エミッタ構造物６４と協力して電流放出領域７１を形成する、複数の孔６０を備えている。列導体５７，５９と行導体６７，６９は電子エミッタ構造物６４を選択的にアドレスするために使用される。
【００１９】
理解を促進するために、図２には、１つの電界終了構造物に２個の列導体と行導体しか描いていない。しかしながら、任意の数の列導体と行導体を使用できることものと理解されることが望ましい。ただし、カラム終了構造物は、隣接する列導体の各組の間に好ましくは形成される。ＦＥＤ装置の行導体の例証的な数は２４０個であり、列導体の例証的な数は９６０個である。マトリクスアドレス可能な電界放出ディスプレイ用の陰極板を製作する方法は当業者に周知である。
【００２０】
陽極５４は放出電流７２を受け取るために配置され、放出電流は電子エミッタ構造物６４により放出された電子により定義される。陽極５４は、例えばガラスで作られた透明基板７３を含む。陽極７４は透明基板７３に配置される。陽極７４はインジウム−スズ酸化物のような透明な導電材料で好ましくは作られる。好ましい実施形態では、陽極７４は陰極版５３の全放出領域に対向する１つの連続層である。すなわち、陽極７４は好ましくは電子エミッタ構造物６４の全体に対向する。
【００２１】
陽極７４の上には複数の蛍光体（ｐｈｏｓｐｈｏｒ）７６が配置される。蛍光体７６は陰極線蛍光体である。したがって、蛍光体７６は、放出電流７２による活性化時に光を放出する。マトリクスアドレス可能な電界放出ディスプレイ用の陽極を製作する方法は当業者に周知である。
【００２２】
本発明の１実施形態によれば、制御回路５２は行導体ドライバ回路７７，７８と列導体ドライバ回路８７，８８とを有する。行導体ドライバ回路７７，７８は導体６７，６９にそれぞれ接続され、列導体ドライバ回路８７，８８は列導体５７，５９にそれぞれ接続される。
【００２３】
終了構造物５８は電圧Ｖ１を受け取るように接続される。好ましくは電圧Ｖ１は０ボルトまたは地電位である。
【００２４】
図３はＦＥＤ５０の陰極板５３の略図である。図３では、列導体５７，５９、列導体ドライバ回路８７，８８、行導体６７，６９、行導体ドライバ回路７７，７８が略図で示される。図には、各行導体が行導体ドライバ回路によって駆動され、各列導体が列導体ドライバ回路によって駆動される、２個の行導体ドライバ回路と２個の列導体ドライバ回路のみが示されているが、これは本発明を限定するものではない。
【００２５】
列導体５７，５９間には電界終了構造物５８があり、電界終了構造物５８は固有キャパシタンス８６，８９により構成される。キャパシタンス８６は電圧源Ｖ１と行導体６７の間で接続され、キャパシタンス８９は電圧源Ｖ１と行導体６９の間で接続される。電圧Ｖ１は地電位で作動することが好ましい。
【００２６】
図３はさらに、ＦＥＤ５０の各行導体と列導体に関連する電子放出構造物、サブピクセルキャパシタンス、および安定抵抗器を例示する。より詳しくは、サブピクセル９０に関連するサブピクセルキャパシタンス９１、サブピクセル安定抵抗器９２、および電子放出構造物６４（６７，５７）が、行導体６７と列導体５７に接続されるものとして示されている。電子放出構造物６４（６７，５７）は、サブピクセル９０に関連するすべての電子放出構造物を表わす一括モデル要素として示される。
【００２７】
サブピクセル９７に関連するサブピクセルキャパシタンス９３、サブピクセル安定抵抗器９４、および電子放出構造物６４（６８，５７）は、行導体６８と列導体５７に接続されるものとして示されている。電子放出構造物６４（６８，５７）は、サブピクセル９７に関連するすべての電子放出構造物を表わす一括モデル要素として示される。
【００２８】
サブピクセル１００に関連するサブピクセルキャパシタンス１０１、サブピクセル安定抵抗器１０２、および電子放出構造物６４（６７，５９）は、行導体６７と列導体５９に接続されるものとして示されている。電子放出構造物６４（６７，５９）は、サブピクセル１００に関連するすべての電子放出構造物を表わす一括モデル要素として示される。
【００２９】
サブピクセル１０７に関連するサブピクセルキャパシタンス１０３、サブピクセル安定抵抗器１０４、および電子放出構造物６４（６８，５９）は、行導体６８と列導体５９に接続されるものとして示されている。電子放出構造物６４（６８，５９）は、サブピクセル１０７に関連するすべての電子放出構造物を表わす一括モデル要素として示される。
【００３０】
列導体５８は寄生キャパシタンス１１１により電界終了構造物５８に接続される。同様に、列導体５９は寄生キャパシタンス１１２により電界終了構造物５８に接続される。
【００３１】
作動時、行導体ドライバ回路７７が高電圧（例えば８０ボルト）を出力し、行導体ドライバ回路７８が低電圧（例えば０ボルト）を出力し、そのためサブピクセル９０，１００が作動されると仮定し、また、隣接する列導体は非切替状態にあるとさらに仮定する。列導体ドライバ回路８７が高インピーダンス状態から「オフ」あるいは高圧状態に変化し、列導体ドライバ回路８８の状態は変化しない場合、列−列間のキャパシタンスは電界終了構造物５８が存在するため無視してよい程に小さいので、電圧異常は列導体８７を切り替えることによっては生じない。
【００３２】
今や、電界放出ディスプレイの隣接する列導体間のクロストークを低減する構造物と方法が提供されたことが理解されているはずである。構造物は、切替列導体より生成された電界を終了する、隣接する列導体間の電界終了構造物を含む。
【００３３】
本発明の特定の実施形態を示すと共に説明してきたが、さらなる改変および改良が当業者には思い浮かぶだろう。本発明は、示された特定の形式に限定されず、特許請求の範囲は、本発明の精神および範囲から逸脱しないすべての改変を包含するものとする。
【図面の簡単な説明】
【図１】先行技術の電界放出ディスプレイを示す回路図。
【図２】本発明の１実施形態による電界放出ディスプレイ（ＦＥＤ）を示す部分破断等角図および回路図。
【図３】本発明の１実施形態による電界放出ディスプレイを示す回路図。
【図１】
2004511005.tif 000003
【図２】
2004511005.tif 000004
【図３】
2004511005.tif 000005
【国際公開パンフレット】
2004511005.tif 000006
2004511005.tif 000007
2004511005.tif 000008
2004511005.tif 000009
2004511005.tif 000010
2004511005.tif 000011
2004511005.tif 000012
2004511005.tif 000013
2004511005.tif 000014
2004511005.tif 000015
2004511005.tif 000016
2004511005.tif 000017
2004511005.tif 000018
2004511005.tif 000019
2004511005.tif 000020
2004511005.tif 000021
2004511005.tif 000022
2004511005.tif 000023
【国際調査報告】
2004511005.tif 000024
2004511005.tif 000025