(57)【要約】コンピュータ照明装置を制御コンピュータに接続する改良技術を開示する。ハードウェアデバイスは、制御コンピュータと照明装置との間に挿入される。そのハードウェアデバイスは、ハードウェア内で所定の機能を実行し、それによって、照明装置におけるマイクロプロセッサは、処理負荷を大幅に軽減することが可能となる。
2004518263.tif 000002
【特許請求の範囲】
【請求項１】
制御コンピュータから信号を受信し、その信号を用いて照明装置を制御する装置であって、当該装置は、
前記信号をシリアルからパラレルの形式に変換するシリアルパラレル変換器を有するハードウェアデバイスと、
バスを経て前記シリアルパラレル変換器から前記パラレル信号を受信し、前記信号を命令として変換し、前記命令に従って前記照明装置を制御する照明装置マイクロプロセッサと、
を備える装置。
【請求項２】
さらに、ハードウェアエッジ検出を実行するエッジ検出回路を備え、該エッジ検出回路は、前記照明装置マイクロプロセッサの内部に存在しない請求項１に記載の装置。
【請求項３】
請求項２に記載の装置において、前記シリアルパラレル変換器は、シフトレジスタとプレシフトレジスタとを備え、さらに、前記データがエラー検出テストを通過するまで前記プレシフトレジスタに当該データを保持するための制御ロジックを備える装置。
【請求項４】
請求項１、２または３に記載の装置に使用するハードウェアデバイスにおいて、前記照明装置を制御する命令及びデータを示すシリアル信号を送信及び受信する手段と、前記データ及び命令が予め決められたときにエッジを含むことをハードウェアを経て認めるための手段と、前記信号をパラレル形式に変換し、デコードのために及び前記照明装置を制御するときに利用するために、マイクロプロセッサに前記信号をパラレル形式で伝達するための手段と、を備えるハードウェアデバイス。
【請求項５】
請求項４に記載のハードウェアデバイスにおいて、さらに、マニュアル操作を利用しているときに前記照明装置を制御する値を格納するためのレジスタを備え、当該ハードウェアデバイスが、前記マイクロプロセッサから完全に独立した回路基板上に設けられているハードウェアデバイス。
【請求項６】
請求項５に記載のハードウェアデバイスにおいて、当該ハードウェアデバイス及び前記マイクロプロセッサが、同一のクロック信号により駆動するハードウェアデバイス。
【請求項７】
照明装置において中央コンピュータから照明制御信号を受信し処理する方法であって、ハードウェア回路でパラレルからシリアルへの変換及びエラー検出を実行し、その後前記信号をマイクロプロセッサに送出し、前記信号を前記マイクロプロセッサでデコードし、該デコードに応じて前記マイクロプロセッサにより前記照明装置を制御する方法。
【請求項８】
請求項７に記載の方法において、送出する前記ステップが、シフトレジスタから格納レジスタに信号を移動させ、前記移動後まで、前記シフトレジスタに更なるあらゆるデータを入力することを遅らせてデータの損失を避ける方法。
【請求項９】
請求項８に記載の方法において、パラレルからシリアルへの変換を実行する前記ステップ。
【請求項１０】
請求項７、８または９に記載の方法において、
ａ．前記信号の一部をプレシフトレジスタに入力し、前記部分のエラーをチェックするステップと、
ｂ．前記部分にエラーが無い場合、当該部分をシフトレジスタにシフトするステップと、
ｃ．前記信号を前記シフトレジスタから照明装置にシフトする前に、ステップａ及びｂを複数回繰り返すステップと、
を備える方法。
【請求項１１】
請求項１０に記載の方法において、前記信号は、優先順序制御ロジックの個別の組からの命令に応じて、前記シフトレジスタからシフトされる方法。
【請求項１２】
請求項１１に記載の方法において、前記優先順序制御ロジックは、前記照明装置をマニュアルで制御するためのマニュアル操作を制御する方法。
【請求項１３】
請求項１２に記載の方法において、プレシフトレジスタでエラーを有するものと決定された信号が、前記中央コンピュータから前記プレシフトレジスタに再送信される方法。
【発明の詳細な説明】
【０００１】
本発明は、照明制御ネットワークに関し、特に、照明システム用のネットワーク制御コンピュータへのシリアルインターフェースとして動作する改良された通信ポート制御モジュール（“ＣＰＣＭ”）に関するものである。本発明は、制御される照明装置におけるマイクロプロセッサに通常要求される処理負荷の多くを無くし、その代わりに、制御される照明装置と、該照明装置を制御する制御コンピュータとの間に挿入されるインターフェースデバイスに備えたハードウェアにおいて同様の処理を実行するシステムに関するものでもある。
【０００２】
当該技術分野において、集中照明制御システムは既知である。一般的に、中央コンピュータは、建物または設備全体の照明システムを制御し、そのような照明システムは、周知の照明制御規格であるＤＡＬＩ規格によって定義されている。制御される照明装置は、シリアルインターフェースを介して中央コンピュータに接続される。照明装置におけるマイクロプロセッサは、通常、入力される命令及びデータのパラレルからシリアルへの変換と、エラー検出と、入力されるデータ及び命令と出力されるデータ及び命令との間の優先順序制御とを実行する。
【０００３】
図１に、ＤＡＬＩ制御コンピュータにおける一般的な従来技術のインターフェースを示す。図に示すように、制御コンピュータ１０７は、種々のデータ及び命令をライン１０３及び１０４を介してシリアルに受信及び送信する。マイクロプロセッサ１０１は、照明装置に設けられ、命令を受信し処理し、パラレルバス１０２を介して照明装置の他の素子を制御する。マイクロプロセッサ１０１により実行される機能には、ＤＡＬＩ規格により要求されているように、エラー検出及び訂正と、パラレルからシリアルへの変換と、エッジ検出とが含まれる。照明装置への通信及び照明装置からの通信の優先順序の制御も、マイクロプロセッサ１０１の内部で実行される。
【０００４】
図１に示したような従来技術のシステムにおける１つの問題は、コストの理由から、マイクロプロセッサ１０１が一般的に８０５１のような基本的な低価格帯の能力をもったプロセッサであることである。マイクロプロセッサ１０１により実行されるよう要求されたタスクにより、プロセッサの制限された能力及び低下した性能に対して大きな負荷が生じてしまう。これは、特に、多くの数学的な処理が要求されるエラー検出及び訂正アルゴリズムに関していえるものである。
【０００５】
前述の見地に立てば、コマンド及び予め定めたプロトコルの標準の組を用いて１個またはそれ以上の照明装置を制御する中央照明制御コンピュータとのインターフェース技術を改良する必要性が存在する。
【０００６】
また、その技術には、制御コンピュータにより制御されるＤＡＬＩに従った照明装置に一般的に用いられている基本的能力をもったマイクロプロセッサに課せられる処理負荷を最小化する技術を改良する必要性も存在する。
【０００７】
従来技術の上述した問題及び他の問題は本発明により解決され、本発明は、中央照明制御コンピュータを照明装置にインターフェースするために用いる改良手法及び装置に関するものである。本発明によれば、照明装置に配置されたマイクロプロセッサとその照明装置を制御する制御コンピュータとの間に独立したハードウェアデバイスを挿入する。
【０００８】
その独立したハードウェアデバイスは、ハードウェアとして設けられ、エラー検出、ノイズフィルタリング、並びにマイクロプロセッサにより予め実行される他の選択的な機能、例えば、パラレルからシリアルへの変換、シリアルからパラレルへの変換、エッジ検出、優先順序制御及び他の可能な機能を実行する。このハードウェアデバイスは、照明装置と制御コンピュータとの間に挿入され、多くの機能をマイクロプロセッサからなくすことにより、より高速な処理スピードを与え、そのような照明装置に一般的に用いられるより安価なマイクロプロセッサを一層良好に利用することができる。好適な実施例では、パラレルからシリアルへの変換は、プレシフトレジスタ及びシフトレジスタとして実行され、エラー検出は、パラレルからシリアルへの変換とともに共通するハードウェアで実行される。
【０００９】
本発明の実施例を、図面を用いてさらに説明する。
図２は、マイクロプロセッサ２０２に接続されたハードウェアデバイスであるＣＰＣＭ２０１のブロック図である。図２には、マイクロプロセッサ２０２により制御される照明装置は示されていない。図２は、ＣＰＣＭ２０１とマイクロプロセッサ２０２との間をインターフェースする複数の信号を含む。
【００１０】
デコーダ２１９とアドレスライン２１６は、当該技術分野において知られているように、パラレルコンピュータバスを介して、ＣＰＣＭ２０１への通信及びＣＰＣＭ２０１からの通信が可能になるように動作する。さらに具体的には、ＣＰＣＭ２０１は、特別なアドレスとしてマイクロプロセッサ２０２に認識されており、ＣＰＣＭ２０１との通信がそのマイクロプロセッサにより要求されているときに、そのアドレスは、バス上に明確に示される。アドレスラインのいくつかは、チップセレクト信号２１８のために使用され、残りは、信号２１６としてＣＰＣＭ２０１内の適切なロケーションを選択するために使用される。一般的には、アドレスの最上位ビットを用いてチップ選択信号をデコードし、残りのビットを用いて、ＣＰＣＭ内のロケーションを識別する。
【００１１】
信号２１４及び２１５はデータバスを表しており、マイクロプロセッサ２０２とＣＰＣＭ２０１との間でデータを交換する。通常通りの手法においても、読出し及び書込み信号２１３及び２１２はそれぞれ使用され、ＣＰＣＭ２０１がデータを転送したいときに、割込み信号２１１はマイクロプロセッサ２０２に知らせる。リセット信号及びクロック信号２２１も通常通りに使用される。好ましくは、クロック信号２２１は、ＣＰＣＭ２０１とマイクロプロセッサ２０２との両方のために使用されるクロック信号と同一のクロック信号としてシステムを同期させることに注意されたい。
【００１２】
シリアルインターフェース２３０及び２３１は、それぞれ制御コンピュータへのインターフェース及び制御コンピュータからのインターフェースであり、照明装置を制御コンピュータにインターフェースするように動作するので、制御コンピュータは従来技術のように構成することができる。特に、制御コンピュータは、ＣＰＣＭハードウェアデバイス２０１が制御コンピュータと照明装置マイクロプロセッサ２０２との間に挿入されていることを認識する必要がない。従って、以下に説明する例示的なＤＡＬＩ規格に示すように、強さ、タイミング等を制御する規格の命令を用いることができる。このような回路配置により、制御される照明装置と制御コンピュータとの間に独立したハードウェアデバイスが設けられているという事実に関係することなく、制御コンピュータが通常のシステムに使用するソフトウェアと同じソフトウェアで処理することが可能になる。
【００１３】
好ましくは、図２の回路配置は、例示的なＤＡＬＩ規格のインターフェースを実行し、そのインターフェースは、ライン２３０及び２３１の命令及びデータの交換をシリアルの態様で行う。ＤＡＬＩインターフェースは、広く公表されていて利用することができ、その技術について専門的知識を有する人々が一般にその規格をよく知っている。
【００１４】
図３は、ＣＰＣＭ２０１に入力される信号及びＣＰＣＭ２０１から出力される信号のエラー検出、シリアルからパラレルへの変換、エッジ検出及び優先順序制御の機能を実行する、より詳細なハードウェア図を表している。ホストインターフェース３１０は、通常通りにＰＣに対するパラレルデータを送信し受信する。
【００１５】
動作中は、データは制御コンピュータからシリアルに受信され、プレシフトレジスタ３０１に入力される。エラー検出、ノイズフィルタリング及びパラレルからシリアルへの変換は、プレシフトレジスタ及びシフトレジスタ３０１及び３０２が共働して実行される。エラー検出は、入力するデータのパリティ規則または他のエラー検出技術に反する特別なビットパターンを検出するハードウェア回路により行われる。
【００１６】
エッジ検出回路３０４は、あるエラーをさらに検出する補助を行う。特に、ＤＡＬＩ規格を使用する例示的な実施例では、各ビットで状態の変化が起こるという手法でデータがエンコードされるため、各ビットがエッジを有しなければならない。論理１は第一の方向の状態遷移を有し、論理０は第二の方向の状態遷移を有する。そのようなエッジの検出の失敗は、エッジ検出回路３０４により検出されるべきエラーを表す。論理回路のストレートフォワード回路により、エラーが発生したか否かを確かめるために、このようなエッジの欠落を検出し、またはその状態をラッチすることが可能である。
【００１７】
さらに、データの先頭は、エッジ検出回路３０４により検出される立下縁を用いてＤＡＬＩ規格で記述され、優先順序制御ロジック３０６に送られる。優先順序制御ロジック３０６は、ロケーション３２１から３２７に保持されているデータが、マイクロプロセッサに読み出される前に、新しいデータによって上書きされないことを保証する。通常のロジックを用いて、以前のデータが読み出されるまでに、新しいデータがレジスタ３２１から３２７のいずれにも再書き込みされないようなシステムを実行することができる。クロック分割器３４０は、パラレルからシリアルへの変換を可能にするのに十分なレートでＣＰＣＭを動作させるように動作する。
【００１８】
レジスタ３２１から３２７は、特別な機能レジスタとする。レジスタ３２１は、計時レジスタであり、データレートを設定しまたは調整するために使用され、マイクロプロセッサと制御コンピュータへまたはマイクロプロセッサと制御コンピュータから異なるレートで読み書きされる信号を供給する。特に、パラレルからシリアルへの変換は、シリアルインターフェースが、パラレルに送信されるデータに追従するために、多くの場合パラレルインターフェースの速度で動作することを必要とする。
【００１９】
レジスタ３２２−３２４は、アドレス信号、規格データ及び他のＤＡＬＩ命令のようなＤＡＬＩ規格として知られた命令を格納する。これらの命令及びデータは、一般に、従来のシステムではマイクロプロセッサのメモリに格納されるが、これは、ハードウェアＣＰＣＭが制御コンピュ−タと照明装置との間に挿入されていないからである。ＭＯＰレジスタ３２５は、マニュアル調光操作を用いて制御コンピュータではなくむしろマニュアルで照明装置を制御する場合に、マニュアル調光の示す値を格納するために使用される。診断レジスタ３２７は、通常の手法で問題を診断するために、エラーコード及び動作状態を格納する。
【００２０】
動作中は、シリアルデータは、ライン３５１を経て入力し、プレシフトレジスタ３０１にシフトされる。データは、エラー検出及びＰ／Ｓ制御ブロック３０３を経て正しいと検証されるまでは、レジスタ３０２にシフトされない。一般的に、プレシフトレジスタ３０１はシフトレジスタ３０２よりも小さいので、プレシフトレジスタ３０１からのデータは、シフトレジスタ３０２からそれぞれ読出すために、複数回シフトレジスタ３０２にシフトされる。エラー検出は、小さい方のプレシフトレジスタ３０１で実行され、データは、プレシフトレジスタ３０１でエラー検出テストを通過した後に、シフトレジスタ３０２にシフトされるだけである。ハードウェアデバイス３０３は、信号エラーが発生した場合、極めて迅速に信号エラーを検出するエラー検出システムである。そのようなエラーが発生すると、制御コンピュータに信号が送り返され、ＤＡＬＩプロトコルは、そのように誤って送信された信号の再送信を行う。
【００２１】
加えて、エッジ検出器３０４がＤＡＬＩプロトコルの違反を検出すると、そのようなエラーもマイクロプロセッサに伝達される。例示的なＤＡＬＩプロトコルでは、例えば、予め決められた長さの“ｌｏｗ”信号によって続く立下り縁はデータの送信のために必要とされ、エッジは各ビット時間の間で必要とされる。この規則違反はエラーになる。
【００２２】
インターフェース３１０から、パラレルデータのみが、マイクロプロセッサインターフェースに送信され並びにマイクロプロセッサインターフェースから送信され、また、そのようなパラレルデータは、すでにエラー及びプロトコル違反が検査され、デコードのために用意される。つまり、照明装置におけるマイクロプロセッサは、ＤＡＬＩ命令及びデータをデコードすること以外は実行しない。そのようなシステムでは、マイクロプロセッサのソフトウェアがテーブル照合及び基本的な制御機能を実行するだけであり、あらゆるエラー訂正アルゴリズムまたは優先順序制御を必要としない。これにより、処理速度は大幅に高速になる。
【００２３】
上述したように、本発明の好ましい実施例を説明したが、様々な他の変形や拡張が発明の範囲に含まれることは当業者にとって明らかである。そのような変形や拡張は、請求の範囲によって解釈される。
【図面の簡単な説明】
【図１】制御コンピュータに接続される従来技術の照明装置マイクロプロセッサを示す図である。
【図２】本発明の例示的な実施例を示すブロック図であり、照明装置マイクロプロセッサとネットワーク制御コンピュータとの間に挿入されるハードウェアデバイスを示す。
【図３】本発明のハードウェアデバイスの例示的な実施例におけるさらに詳細なブロック図である。
【図１】
2004518263.tif 000003
【図２】
2004518263.tif 000004
【図３】
2004518263.tif 000005
【国際公開パンフレット】
2004518263.tif 000006
2004518263.tif 000007
2004518263.tif 000008
2004518263.tif 000009
2004518263.tif 000010
2004518263.tif 000011
2004518263.tif 000012
2004518263.tif 000013
2004518263.tif 000014
2004518263.tif 000015
2004518263.tif 000016
【国際調査報告】
2004518263.tif 000017
2004518263.tif 000018