(57)【要約】可変勾配または振幅を有するアナログ信号を、可変動作点を有しかつ第１および第２の安定動作領域に結合する安定動作領域によって特徴付けられる伝達関数を有する回路に提供することにより、発振信号がアナログ信号から発生する。不安定動作領域は、第１および第２の基準点を含む。回路は、可変デューティサイクルを有する発振信号を発生させることができ、デューティサイクルは、可変動作点が第１の基準点のより近くに位置する場合に増加する。デューティサイクルは、可変動作点が第２の基準点のより近くに位置する場合に減少する。可変動作点は、発振信号を発生させるために、不安定領域内に実質的に位置決めされる。第１および第２の基準点に対する動作点の位置決めは、アナログ信号の可変勾配または振幅の関数である。発振信号は、アナログ信号に対応するデルタ変調器またはシグマデルタ変調器を直接的または間接的に発生させるために利用し得る。【選択図】図３
2004531155.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号から発振信号を発生させる方法であって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路に、可変勾配を有するアナログ信号を提供する工程であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、工程と、
該発振信号を発生させるために該可変動作点を実質的に該不安定領域内に位置決めする工程であって、該可変動作点を位置決めする工程は、該アナログ信号の該可変勾配に依存する、工程とを包含し、
該第１および該第２の基準点に対して該動作点を該位置決めする工程は、該アナログ信号の該可変勾配の関数であり、
該発振信号は、該アナログ信号に対応するデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、方法。
【請求項２】
前記第１および前記第２の基準点は、前記回路の所望の動的範囲を提供するように調整され得る、請求項１に記載の方法。
【請求項３】
前記アナログ信号の前記勾配のより正の値は、前記第１および前記第２の基準点の１つに対して前記可変動作点をより近くに位置決めする工程に対応し、該アナログ信号の該勾配のより負の値は、該第１および該第２の基準点のもう一方に対して該可変動作点をより近くに位置決めする工程に対応する、請求項１に記載の方法。
【請求項４】
前記不安定動作領域は、前記第１の基準点と前記第２の基準点との中心位置について対称であり、該中心位置におけるまたは該中心位置の傍に前記可変動作点を位置決めする工程は、前記デューティサイクルが５０％であるかまたは５０％の前後に対応する、請求項１に記載の方法。
【請求項５】
前記発振信号は、複数のパルスを含む、請求項１に記載の方法。
【請求項６】
前記発振信号から前記デルタ変調信号を発生させる工程をさらに包含する、請求項１に記載の方法。
【請求項７】
アナログ信号から発振信号を発生させる装置であって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、回路と、
可変勾配を有するアナログ信号を該回路に提供する入力であって、該可変動作点は、該発振信号を発生させるために実質的に該不安定領域内に位置決めされ、該第１および該第２の基準点に対する該動作点の該位置決めは、該アナログ信号の該可変勾配に対応する、入力とを備え、
該発振信号は、該アナログ信号に対応するデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、装置。
【請求項８】
前記第１および第２の基準点は、前記回路の所望の動的範囲を提供するように調整され得る、請求項７に記載の装置。
【請求項９】
前記アナログ信号の前記勾配のより正の値は、前記第１および前記第２の基準点の１つに対して前記可変動作点をより近くに位置決めする工程に対応し、該アナログ信号の該勾配のより負の値は、該第１および該第２の基準点のもう一方に対して該可変動作点をより近くに位置決めする工程に対応する、請求項７に記載の装置。
【請求項１０】
前記不安定動作領域は、前記第１の基準点と前記第２の基準点との中心位置について対称であり、該中心位置においてまたは該中心位置の傍での前記可変動作点の位置決めは、前記デューティサイクルが５０％であるかまたは５０％前後に対応する、請求項７に記載の装置。
【請求項１１】
前記発振信号は、複数のパルスを含む、請求項７に記載の装置。
【請求項１２】
アナログ信号から発振信号を発生させるシステムであって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路に、可変振幅を有するアナログ信号を提供する手段であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、手段と、
該発振信号を発生させるために該可変動作点を実質的に該不安定領域内に位置決めする手段であって、該第１および第２の基準点に対する該可変動作点の位置決めは、該アナログ信号の該可変振幅に対応する、手段とを備え、
該発振信号は、該アナログ信号に対応するデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、システム。
【請求項１３】
アナログ信号から発振信号を発生させる方法であって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路に、可変振幅を有するアナログ信号を提供する工程であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、工程と、
該発振信号を発生させるために該可変動作点を実質的に該不安定領域内に位置決めする工程であって、該第１および該第２の基準点に対して該可変動作点を位置決めする工程は、該アナログ信号の該可変振幅に対応する、工程とを包含し、
該発振信号は、該アナログ信号に対応するシグマデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、方法。
【請求項１４】
前記第１および前記第２の基準点は、前記回路の所望の動的範囲を提供するように調整され得る、請求項１３に記載の方法。
【請求項１５】
前記アナログ信号の前記振幅のより正の値は、前記第１および前記第２の基準点の１つに対して前記可変動作点をより近くに位置決めする工程に対応し、該アナログ信号の該振幅のより負の値は、該第１および該第２の基準点のもう一方に対して該可変動作点をより近くに位置決めする工程に対応する、請求項１３に記載の方法。
【請求項１６】
前記不安定動作領域は、前記第１の基準点と前記第２の基準点との中心位置について対称であり、該中心位置におけるまたは該中心位置の傍に前記可変動作点を位置決めする工程は、前記デューティサイクルが５０％であるかまたは５０％前後に対応する、請求項１３に記載の方法。
【請求項１７】
前記発振信号は、複数のパルスを含む、請求項１３に記載の方法。
【請求項１８】
アナログ信号から発振信号を発生させる装置であって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、回路と、
可変振幅を有するアナログ信号を該回路に提供する入力であって、該可変動作点は、該発振信号を発生させるために実質的に該不安定領域内に位置決めされ、該第１および該第２の基準点に対する該可変動作点の該位置決めは、該アナログ信号の該可変振幅に対応する、入力とを備え、
該発振信号は、該アナログ信号に対応するデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、装置。
【請求項１９】
前記第１および第２の基準点は、前記回路の所望の動的範囲を提供するように調整され得る、請求項１８に記載の装置。
【請求項２０】
前記アナログ信号の前記勾配のより正の値は、前記第１および前記第２の基準点の１つに対して前記可変動作点をより近くに位置決めする工程に対応し、該アナログ信号の該振幅のより負の値は、該第１および該第２の基準点のもう一方に対して該可変動作点をより近くに位置決めする工程に対応する、請求項１８に記載の装置。
【請求項２１】
前記不安定動作領域は、前記第１の基準点と前記第２の基準点との中心位置について対称であり、該中心位置においてまたは該中心位置の傍での前記可変動作点の位置決めは、前記デューティサイクルが５０％であるかまたは５０％前後に対応する、請求項１８に記載の装置。
【請求項２２】
前記発振信号は、複数のパルスを含む、請求項１８に記載の装置。
【請求項２３】
アナログ信号から発振信号を発生させるシステムであって、
可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路に、可変振幅を有するアナログ信号を提供する手段であって、該不安定動作領域は、第１および第２の基準点を含み、該回路は、可変デューティサイクルを有する発振信号を発生させることができ、該デューティサイクルは、該可変動作点が該第１の基準点のより近くに位置決めされる場合に増加し、該デューティサイクルは、該可変動作点が該第２の基準点のより近くに位置決めされる場合に減少する、手段と、
該発振信号を発生させるために該可変動作点を実質的に該不安定領域内に位置決めする手段であって、該第１および第２の基準点に対する該可変動作点の位置決めは、該アナログ信号の該可変振幅に対応する、手段とを備え、
該発振信号は、該アナログ信号に対応するシグマデルタ変調信号を直接的、または、間接的に発生させるために利用することができる、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、本発明の譲受人の所有する１９９９年１０月２８日に出願された米国出願第０９／４２９，５２７号「ＭＥＴＨＯＤ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＧＥＮＥＲＡＴＩＮＧ  ＰＵＬＳＥＳ  ＦＲＯＭ  ＡＮＡＬＯＧ  ＷＡＶＥＦＯＲＭＳ」に関し、全ての目的に対して、本明細書において参照として援用する。
【０００２】
（連邦政府後援の研究開発の下に行われた発明に対する権利の陳述）
適用されない
（コンパクトディスクで提出された「配列リスト」、表またはコンピュータプログラムリストの付録に対する参照）
適用されない
【背景技術】
【０００３】
デルタ変調器およびシグマデルタ変調器は、長年存在し、例えば、通信システム、精密測定機器、オーディオシステムおよび他の広範囲の用途において利用されるべき潜在能力を有する。デルタ変調器およびシグマデルタ変調器の動作は、出力信号の出力パルスおよび密度が入力信号によって変調されるように、帯域制限入力信号を１ビット出力信号に変換する。変換処理は、入力信号をオーバーサンプリングすることによって達成される。これらの変調器についての情報は、Ｗｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ、テクニカルノートおよび雑誌刊行物において容易に入手することができる。Ｂ．Ｐ．ＡｇｒａｗａｌおよびＫ．Ｓｈｅｎｏｉ，  Ｄｅｓｉｇｎ  Ｍｅｔｈｏｄｏｌｏｇｙ  Ｆｏｒ  Ｓｉｇｍａ−Ｄｅｌｔａ−Ｍ，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｃｏｍｍｕｎ．，  ｖｏｌ．ＣＯＭ−３１，  ｐｐ．３６０−３７０，  Ｍａｒ．  １９８３、Ｊ．Ｗ．Ｓｃｏｔｔ，  Ｗ．Ｌ．Ｃ．  ＧｉａｎｃａｒｉｏおよびＣ．Ｇ．Ｓｏｄｉｎｉ，  Ａ  ＣＯＭＳ  ｓｌｏｐｅ  ａｄａｐｉｖｅ  ｄｅｌｔａ  ｍｏｄｕｌａｔｏｒ，  Ｐｒｏｃ．ＩＥＥＥ  Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆ．，  Ｆｅｂ．  １９８６，  ｐｐ．１３０−１３１、Ｄａｖｉｄ  Ｊａｒｍａｎ，  Ａ  Ｂｒｉｅｆ  Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ｃｏｎｖｅｒｓｉｏｎ，  Ｈａｒｒｉｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ａｐｐｌｉｃａｔｉｏｎ  Ｎｏｔｅ，  Ｍａｙ  １９９５、およびＡＤＤＡ  ＣＤ  Ｄａｔａ  Ｃｏｎｖｅｒｓｉｏｎ（Ｎｏｖ．２８，  １９９９に最後に修正された）＜ｈｔｔｐ：／／ｗｗｗ．ｏｗｌｅｔ．ｒｉｃｅ．ｅｄｕ／〜ｅｌｅｃ３０１／Ｐｒｏｊｅｃｔｓ９９／ａｄｄａ／ｉｎｄｅｘ．ｈｔｍｌ＞を参照されたい。
【０００４】
図１Ａは、デルタ変調器１０の従来の実装の基礎的要素を示している。入力信号１２は、加算回路１４に受信される。加算回路１４はさらに、積分器１６から積分された出力パルスを受信する。加算回路１４からの差信号は、量子化器１８に印加される。量子化器１８は、積分器１６に印加される出力信号１９を発生させる。量子化器１８により発生した出力信号１９は、差信号が負である場合は正のパルスである。量子化器１８により発生した出力信号１９は、差信号が正である場合は負のパルスである。外部のオーバーサンプリングクロック１１は、デルタ変調器１０を駆動する。これは、デルタ変調器の出力が入力信号の勾配により変調したパルスからなることを示している。
【０００５】
図１Ｂは、シグマデルタ変調器２０の従来の実装の基本的要素を示す。シグマデルタ変調器は、デルタ変調器を修正したものである。低オーバーサンプリング率による勾配過負荷を避ける修正がなされる。入力２２は、加算回路２４に受信される。加算回路２４はまた、出力信号２９を受信する。加算回路２４からの差信号は、積分器２６に印加される。積分器２６からの積分信号は、量子化器２８に印加される。量子化器は、出力信号２９を発生させる。外部のオーバーサンプリングクロック２１は、シグマデルタ変調器２０を駆動する。これは、シグマデルタ変調器の出力は、入力信号の振幅により変調したパルスからなることを示す。
【０００６】
図２は、デルタ変調器またはシグマデルタ変調器の従来の実装における出力信号および量子化雑音両方の計測電力を示す。ここで、オーバーサンプリング速度は、示される量子化雑音の周波数範囲を決定する。理解し得るように、オーバーサンプリング速度が低すぎると、量子化雑音は、所望の出力信号から十分に分離されないことになり得、それは、出力信号の質に深刻な影響を与え得る。
【０００７】
量子化雑音がオーバーサンプリング率に直接関係するので、オーバーサンプリング率を増加させることは、量子化雑音の効果を低減する論理的なアプローチである。しかし、図１Ａおよび図１Ｂに示されるように、デルタ変調器およびシグマデルタ変調器の両方の従来の実装は、積分器、加算器、量子化器および変調器を駆動する外部のオーバーサンプリングクロック等の多くの回路ブロックを必要する。通常入力信号帯域よりずっと大きいオーバーサンプリングされた速度においてこのハードウェアの全てを作動させることは、多大な回路の複雑性を要求する。さらに、より高いオーバーサンプリング率は、著しく高価なコストを付加し得るより高速の外部のオーバーサンプリングクロックを必要とする。従って、オーバーサンプリング速度を増加させることは、デルタおよびシグマデルタ変調器の従来の実装において実際的ではなかった。変調器の次数を増やすこともまた、量子化雑音を減少させ得、しかし、そのようなアプローチはまた、回路の複雑性を増大させ、より不安定なシステムを生じさせる傾向がある。
【０００８】
上記の理由のために、従来のデルタ変調器およびシグマデルタ変調器の実装は、これらの概念的に優れたデバイスの利用を低周波数での適用に制限してきた。
【発明の開示】
【課題を解決するための手段】
【０００９】
（発明の要旨）
本発明によると、可変勾配または振幅を有するアナログ信号は、可変動作点を有し、かつ、第１および第２の安定動作領域と結合する不安定動作領域によって特徴付けられる伝達関数を有する回路に提供することによって、発振信号は、アナログ信号から発生する。不安定動作領域は、第１および第２の基準点を含む。本回路は、可変デューティサイクルを有する発振信号を発生させることができ、このデューティサイクルは、可変動作点が第１の基準点のより近くに位置するように増加し、このデューティサイクルは、可変動作点が第２の基準点のより近くに位置するように減少する。可変動作点は、不安定領域内に実質的に位置し、発振信号を発生させる。第１および第２の基準点に対する動作点の配置は、アナログ信号の可変勾配および振幅の関数である。発振信号は、アナログ信号に対応したデルタ変調器またはシグマデルタ変調器信号を、直接または間接的に発生させるために利用され得る。
【００１０】
ある実施形態において、発振信号は複数のパルスを含む。
【００１１】
ある実施形態において、アナログ信号の勾配または振幅のより正の値は、第１および第２の基準点の１つに対する可変動作点のより近い配置に対応する。ここで、アナログ信号の勾配または振幅のより負の値は、第１および第２の基準点のもう一方に対する可変動作点のより近い配置に対応する。
【発明を実施するための最良の形態】
【００１２】
本発明は、添付の図面に関連する以下の説明を参照してよりよく理解される。
（特定の実施形態の説明）
図３は、第１安定動作領域３０５および第２の安定動作領域３０７と結合する不安定動作領域３０６により特徴付けられるＳ型伝達関数３０４を有する回路３０２の利用を示す。デルタ変調器は、入力信号３０８を回路３０２に印加することによって実装され得る。任意の所与の時間において、回路３０２は、ＸおよびＹ軸上に定義されるＳ型伝達関数３０４に沿った動作点で動作する。デルタ変調器を実装するために、動作点は、不安定動作領域３０６内に基本的に保たれる。不安定動作領域３０６の上下の領域は、それぞれ安定動作領域３０５および３０７である。好ましい一実施形態では、不安定動作領域３０６は、少なくとも１つの特性において、ＸおよびＹ軸の原点について対称であり、入力信号３０８に応答して対称性のいくつかの計測を提供する。動作点を不安定動作領域３０６内に保つことは、回路３０２に回路３０２の出力３１０のパルスを発生させる。
【００１３】
不安定領域３０６内で動作点の位置を移動することは、パルスのデューティサイクルを変化させる。ある実施形態において、動作点が不安定動作領域３０６の中心にあるとき、回路３０２により発生するパルスのデューティサイクルは、５０％かまたはその前後である。動作点が基準点Ｙｕｐのより近くまで動かされるとき、デューティサイクルは、より大きくなり（すなわち、５０％より大きくなる）、動作点がもう一方の基準点Ｙｌｏに近くに動かされるとき、デューティサイクルは、より小さくなる（すなわち５０％よりも小さい）。基準点ＹｕｐおよびＹｌｏは、回路３０２の所望の動的範囲を提供するように調節される。回路３０２の動作を説明する例となる式の組は、
【００１４】
【数１】
2004531155.tif 000003
となる。
【００１５】
Ｓ型伝達特性回路の動作点は、ｄＹ／ｄｔ＝０かつｄＸ／ｄｔ＝０とすることによって得られ得る。これは、直線Ｙ＝Ψ（ｘ）とＸ＝ｄＶｓ／αｄｔとの間の交点に等しく、ここで、ｄＶｓ／ｄｔは入力信号３０８の勾配を示す。ここで、それは、動作点を移動させ、それにより、出力において発生したパルスのデューティサイクルを判定する入力信号３０８の勾配であることを理解し得る。
【００１６】
図４は、図３に示されるシステムの例における回路４００を示す。ここで、状態変数ＸおよびＹは、電流Ｉ（４０２）および電圧Ｖ（４０４）にそれぞれ対応する。入力４０６は、キャパシタ４０８の一端に接続される。キャパシタ４０８の他端は、オペアンプ４１０の反転入力端子に接続される。オペアンプ４１０の反転入力端子はまた、抵抗器４１６の一端に接続される。抵抗器４１６の他端は、オペアンプ４１０の出力端子に接続される。オペアンプ４１０の非反転入力端子はまた、抵抗器４１８の一端に接続される。抵抗器４１８の他端は、オペアンプ４１０の出力端子に接続される。オペアンプ４１０の非反転入力端子はまた、抵抗器４２０の一端に接続される。抵抗器４２０の他端は、グランドに接続される。オペアンプ４１０の出力端子は、出力４２２に接続される。
【００１７】
図４に示される回路４００は、極めて単純であり、あらゆる外部のオーバーサンプリングクロックを必要としない。回路４００により発生するパルスの周波数は、回路４００のコンポーネントの値を単に修正することにより、増加または減少し得る。従って、この回路は、任意の複雑な回路または外部のオーバーサンプリングクロックを利用することなく、デルタ変調器の動作の実装を可能にする本発明の能力を示す。
【００１８】
ここで、オペアンプ４１０のＤＣバイアスＶ１（４１２）およびＶ２（４１４）は、それぞれ１．５Ｖおよび−１．５Ｖが設定される。Ｖ１およびＶ２を変化させることによって、ＹｌｏおよびＹｕｐは、所望の値に調節され得る。キャパシタ４０８は、Ｃ１＝０．０２μＦの容量を有するように選択される。抵抗器４１６、４１８および４２０は、それぞれ１ｋΩ、１００Ω、１００Ωに選択される。ここに示される回路パラメータは、パルス密度等のシステムの特性に寄与する。例えば、抵抗器４１８および４２０が固定される場合、ＤＣをバイアスすると、発生するパルス周波数は、Ｒ２Ｃ１を減少させることによって増加し得る。ここで、Ｒ２は、抵抗器４１６の抵抗を表わし、Ｃ１は、キャパシタ４０８の容量を表わす。しかしながら、本出願においてここまたは他で示される回路（単数および複数）は、単に例を示すに過ぎない。異なる構成、パラメータ、コンポーネント値および／または設定も利用され得、本発明のこの実施形態を達成する。
【００１９】
従って、回路４００は、入力４０６および入力４２２を有するデルタ変調器の動作を実現したものである。この回路では、入力４０６からの信号の勾配が負である場合、出力４２２で発生するパルスのデューティサイクルは、動作点がＹｕｐにより近いので、５０％より大きい。一方、入力４０６からの信号の勾配が正である場合、出力４２２で発生するパルスのデューティサイクルは、動作点がＹｌｏにより近いので、５０％より小さい。この場合には、回路の動作点は、直線Ｙ＝Ψ（Ｉ）およびＩ＝Ｃ１ｄＶｓ／ｄｔの交点になり得る。ここで、Ｖｓは、入力４０６からの信号の電圧である。
【００２０】
図５は、図４に示される回路等の、Ｓ型伝達特性を有する回路構成を用いたデルタ変調器の入力および出力を示す。入力信号５０２は、正弦波である。入力信号５０２に対応する出力信号５０４は、変化する幅を有するパルスの列である。図５に見られるように、パルスは変調される。例えば、パルス幅は、入力信号勾配がより負である場合により広くなり、入力信号の勾配がパルスを変調させているという事実を証明する。
【００２１】
図６は、第１の安定動作領域６０５および第２の安定領域６０７と結合する不安定動作領域６０６によって特徴付けられるＮ型伝達関関数６０４を有する回路６０２の利用を示す。シグマデルタ変調器は、入力信号６０８を回路６０２に印加することによって実装され得る。任意の所与の時間において、回路６０２は、ＸおよびＹ軸上に定義されるＮ型伝達関数６０４に沿って動作点を動作させる。シグマデルタ変調器を実装するためには、不安定動作領域６０６内で基本的に保たれる。不安定動作領域６０６の左および右の領域は、それぞれ安定動作領域６０５および６０７である。図６はまた、ある好適な実施形態では、不安定動作領域６０６が、ＸおよびＹ軸の原点について対称であることを示し、入力信号６０８に応答して対称性のいくつかの計測を提供する。動作点を不安定動作領域６０６内に保つことは、回路６０２に回路６０２の出力６１０のパルスを発生させる。
【００２２】
不安定領域６０６内で動作点の位置を移動することは、パルスのデューティサイクルを変化させる。ある実施形態において、動作点が不安定動作領域６０６の中心にあるとき、回路６０２により発生するパルスのデューティサイクルは、５０％かまたはその前後である。動作点が基準点Ｙｕｐのより近くまで動かされるとき、デューティサイクルは、より大きくなり（すなわち、５０％より大きくなる）、動作点がもう一方の基準点Ｙｌｏに近くに動かされるとき、デューティサイクルは、より小さくなる（すなわち５０％よりも小さい）。基準点ＹｕｐおよびＹｌｏは、回路６０２の所望の動的範囲を提供するように調節される。回路６０２の動作を説明する例となる式の組は、
【００２３】
【数２】
2004531155.tif 000004
となる。
【００２４】
Ｎ型伝達特性回路の動作点は、ｄＹ／ｄｔ＝０かつｄＸ／ｄｔ＝０とすることによって得られ得る。これは、直線Ｘ＝Ψ（Ｙ）とＹ＝Ｖｓとの間の交点に等しく、ここで、Ｖｓは入力信号６０８を示す。ここで、それは、動作点を移動させ、それにより、出力において発生したパルスのデューティサイクルを判定する入力信号６０８の振幅であることを理解し得る。
【００２５】
図７は、図６に示されるシステムの例となる回路７００を示す。ここで、状態変数ＸおよびＹは、電流Ｉ（７０２）および電圧Ｖ（７０４）にそれぞれ対応する。入力７０６は、キャパシタ７０８の一端に接続される。キャパシタ７０８の他端は、オペアンプ７１０の非反転入力端子に接続される。オペアンプ７１０の非反転入力端子はまた、抵抗器７１６の一端に接続される。抵抗器７１６の他端は、オペアンプ７１０の出力端子に接続される。オペアンプ７１０の反転入力端子はまた、抵抗器７１８の一端に接続される。抵抗器７１８の他端は、オペアンプ７１０の出力端子に接続される。オペアンプ７１０の反転入力端子はまた、抵抗器７２０の一端に接続される。抵抗器７２０の他端は、グランドに接続される。オペアンプ７１０の出力端子は、出力７２２に接続される。
【００２６】
図７に示される回路７００は、極めて単純であり、あらゆる外部のオーバーサンプリングクロックを必要としない。回路７００により発生するパルスの周波数は、回路７００のコンポーネントの値を単に修正することにより、増加または減少し得る。例として、ＤＣバイアス、抵抗器７１８および７２０が固定される場合、発生したパルスの周波数は、Ｌ／Ｒを変化させることによって変化し得、ここで、Ｌは、インダクタ７０８であり、Ｒは、抵抗器７１６である。従って、この回路は、任意の複雑な回路または外部のオーバーサンプリングクロックを利用することなく、シグマデルタ変調器の動作の実装を可能にする本発明の能力を示す。
【００２７】
ここで、オペアンプ７１０のＤＣバイアスＶｃｃ（７１２）およびＶｄｄ（７１４）は、それぞれ５Ｖおよび−５Ｖに設定される。ＶｃｃおよびＶｄｄを変化させることによって、ＹｌｏおよびＹｕｐは、所望の値に調節され得る。インダクタ７０８は、Ｌ＝１ｍＨのインダクタンスを有するように選択される。抵抗器７１６、７１８および７２０は、それぞれ１ｋΩ、１ｋΩおよび５００Ωになるように選択される。ここで示される回路パラメータは、パルス密度等のシステムの特性に寄与する。例えば、抵抗器７１８および７２０が固定される場合、ＤＣをバイアスすると、発生したパルスの周波数は、Ｌ／Ｒを変化させることによって調節され得る。ここで、Ｌは、インダクタ７０８のインダクタンスであり、Ｒは、抵抗器７１６の抵抗である。しかしながら、本出願においてここまたは他で示される回路（単数または複数）は、単に例であるに過ぎない。異なる構成、パラメータ、コンポーネント値および／または設定も利用され、本発明の実施形態を達成し得る。
【００２８】
従って、回路７００は、入力７０６および出力７２２を有するシグマデルタ変調器の動作を実現したものである。この回路７００の動作は、デルタ変調器の動作を実現する上述の回路４００と、この回路７００のパルスのデューティサイクルが、入力信号の勾配とは反対に、振幅に応答することを除いて同じであり得る。
【００２９】
図８は、図７に示される回路等の、Ｎ型伝達特性を有する回路構成を用いたシグマデルタ変調器の典型的な計測応答を示す。入力信号８０２は、正弦波である。入力信号８０２に対応する出力信号８０４は、変化する幅を有するパルスの列である。図８に見られるように、パルスは変調される。パルス幅は、入力信号の振幅に依存し、入力信号の振幅がパルスを変調するという事実を証明する。
【００３０】
本発明は、特定の実施形態について記載されたが、本発明の範囲が、記載された特定の実施形態に制限されないことは、当業者に理解されるべきである。
【００３１】
従って、明細書および図面は、限定的な意味ではなく例として考えられるべきである。しかしながら、特許請求の範囲において示される本発明のより広範な意図および範囲から逸脱することなく、足し、引き、置き換えおよび他の改変がなされ得る。
【図面の簡単な説明】
【００３２】
【図１Ａ】図１Ａは、デルタ変調器の従来の実装の基本的要素を示す。
【図１Ｂ】図１Ｂは、デルタシグマ変調器の従来の実装の基本的要素を示す。
【図２】図２は、デルタ変調器またはシグマデルタ変調器の従来の実装における出力信号および量子化雑音両方の計測電力を示す。
【図３】第１の安定動作領域および第２の安定動作領域と結合する不安定動作領域によって特徴付けられるＳ型伝達関数を有する回路の利用を示す。
【図４】図４は、図３に示されるシステムの例となる回路を示す。
【図５】図５は、図４に示される回路等の、Ｓ型伝達特性を有する回路構成を利用したデルタ変調器の入力および出力を示す。
【図６】図６は、第１の安定動作領域および第２の安定動作領域と結合する不安定動作領域によって特徴付けられるＮ型伝達関数を有する回路の利用を示す。
【図７】図７は、図６に示されるシステムの例となる回路を示す。
【図８】図８は、図７に示される回路等の、Ｎ型伝達特性を有する回路構成を利用するデルタ変調器の典型的な計測応答を示す。
【図１Ａ】
2004531155.tif 000005
【図１Ｂ】
2004531155.tif 000006
【図２】
2004531155.tif 000007
【図３】
2004531155.tif 000008
【図６】
2004531155.tif 000009
【国際公開パンフレット】
2004531155.tif 000010
2004531155.tif 000011
2004531155.tif 000012
2004531155.tif 000013
2004531155.tif 000014
2004531155.tif 000015
2004531155.tif 000016
2004531155.tif 000017
2004531155.tif 000018
2004531155.tif 000019
2004531155.tif 000020
2004531155.tif 000021
2004531155.tif 000022
2004531155.tif 000023
2004531155.tif 000024
2004531155.tif 000025
2004531155.tif 000026
2004531155.tif 000027
2004531155.tif 000028
2004531155.tif 000029
2004531155.tif 000030
2004531155.tif 000031
2004531155.tif 000032
2004531155.tif 000033
【国際公開パンフレット（コレクトバージョン）】
2004531155.tif 000034
【国際調査報告】
2004531155.tif 000035
2004531155.tif 000036
2004531155.tif 000037