(57)【要約】ディスプレイシステム（２００）は、デジタルビデオデータを受けてディスプレイパネル（２１２）の画素行に対応するデジタル画素値を得るディスプレイドライバ（２０２）を有する。得られたデジタル画素値を、デジタルカウンタ（３３５）により生ぜしめられたデジタル計数値とデジタル的に比較し、このデジタル画素値とデジタル計数値との比較により決定した遷移時間に、データランプ電圧を信号に与える。このデータランプ電圧信号は時間的に変化するように構成し、データランプ電圧信号を画素に供給する遷移時間を用いて所望の画像値に対応する画素電圧を形成する。一例では、第１の行の画素に対応するデジタル画素値を処理し、各画素と関連するデジタル画像により決定される遷移時間に、データランプ電圧信号が、第１の行の各画素に与えられるようにする。
2004527783.tif 000002
【特許請求の範囲】
【請求項１】
画素の行及び列のアレイを規定しているディスプレイパネルと、
対応するデジタル画像値を受けるように構成配置された比較器入力端及び前記ディスプレイパネルの対応する列につながっている比較器出力端とを有する複数の比較器を具える比較器モジュールと、
デジタルランプ計数値を前記比較器モジュールに供給し、前記比較器が対応するデジタル画像値とデジタルランプ計数値との比較に基づいた比較器出力を生じるように構成配置したデジタルカウンタと
を具えるディスプレイシステム。
【請求項２】
請求項１に記載のディスプレイシステムにおいて、画素の選択行と関連するデジタル画像値を受け、これら画素の選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
【請求項３】
請求項２に記載のディスプレイシステムにおいて、画素の非選択行と関連するデジタル画像値を受けて、これら画素の非選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
【請求項４】
請求項１に記載のディスプレイシステムにおいて、画素の非選択行と関連するデジタル画像値を受けて、これら画素の非選択行と関連するデジタル画像値を前記比較器モジュールに供給するように構成した行メモリを更に具えているディスプレイシステム。
【請求項５】
請求項４に記載のディスプレイシステムにおいて、デジタル画像値を前記比較器モジュールに供給するように構成したシフトレジスタを更に具えているディスプレイシステム。
【請求項６】
請求項５に記載のディスプレイシステムにおいて、前記シフトレジスタがデジタル画像入力端／出力端を有しているディスプレイシステム。
【請求項７】
請求項５に記載のディスプレイシステムにおいて、前記シフトレジスタが、シフト方向を決定するように構成したシフト方向入力端を有しているディスプレイシステム。
【請求項８】
請求項５に記載のディスプレイシステムにおいて、前記行メモリが並列ラッチを有しているディスプレイシステム。
【請求項９】
請求項１に記載のディスプレイシステムにおいて、比較器出力を受け、対応する列制御電圧をディスプレイパネルに供給するように構成されたフリップフロップモジュールを更に有しているディスプレイシステム。
【請求項１０】
請求項１に記載のディスプレイシステムにおいて、前記デジタルカウンタによる計数を開始又は終了させるように構成されたディスプレイコントローラを更に有しているディスプレイシステム。
【請求項１１】
デジタル画素値を受けるように構成されたシフトレジスタと、
このシフトレジスタからのデジタル画素値を受け、これらデジタル画素値をラッチ入力端に印加される制御電圧による制御の下で記憶するように構成されたラッチと、
デジタルランプ信号を生じるように構成したデジタルカウンタと、
デジタルランプ信号及び前記ラッチからのそれぞれのデジタル画素値を受けるように構成した比較器入力端と、比較器出力端とを有し、デジタル画素値とデジタルランプ信号との間の差に基づいた出力電圧を生じるように構成したデジタル比較器と
を具えるディスプレイドライバ。
【請求項１２】
請求項１１に記載のディスプレイドライバにおいて、前記デジタル画素値が少なくとも２ビットを有しているディスプレイドライバ。
【請求項１３】
請求項１１に記載のディスプレイドライバにおいて、前記デジタル画素値が少なくとも８ビットを有しているディスプレイドライバ。
【請求項１４】
請求項１３に記載のディスプレイドライバにおいて、前記デジタルランプ信号が少なくとも８ビットを有しているディスプレイドライバ。
【請求項１５】
請求項１１に記載のディスプレイドライバにおいて、画素の行と関連するデジタル画素値に対応する複数個のフリップフロップを更に具えており、これらフリップフロップはそれぞれ比較器出力を受け、処理した比較器出力を画素の行に供給するように構成したディスプレイドライバ。
【請求項１６】
請求項１１に記載のディスプレイドライバにおいて、画素出力を調整するように構成されたレベルシフタを更に有しているディスプレイドライバ。
【請求項１７】
請求項１１に記載のディスプレイドライバにおいて、このディスプレイドライバをディスプレイパネルに電気接続するように構成したはんだバンプ接点を更に有しているディスプレイドライバ。
【請求項１８】
行及び列に配置した画素を有するディスプレイパネルにおける画素の行にデジタル画素値を供給するデジタル画素値供給方法において、
画素の第１の行に対応するデジタル画素値を受けて記憶する工程と、
デジタルランプ計数を開始する工程と、
記憶したデジタル画素値とデジタルランプ計数値とをデジタル的に比較し、この比較に基づいた時間にデータランプ信号を画素に供給する工程と
を具えるデジタル画素値供給方法。
【請求項１９】
請求項１８に記載のデジタル画素値供給方法において、記憶したデジタル画素値とデジタルランプ計数値とを比較している間に画素の第２の行に対応するデジタル画素値を受ける工程を更に有するデジタル画素値供給方法。
【請求項２０】
請求項１８に記載のデジタル画素値供給方法において、前記デジタル画素値が少なくとも４データビットを有するようにするデジタル画素値供給方法。
【請求項２１】
請求項２０に記載のデジタル画素値供給方法において、前記デジタル画素値が少なくとも８データビットを有するようにするデジタル画素値供給方法。
【請求項２２】
請求項１８に記載のデジタル画素値供給方法において、記憶したデジタル画素値とデジタルランプ信号とを比較することにより画素に対する遷移時間を規定し、画素に印加される電圧をそれぞれの遷移時間に依存させるようにするデジタル画素値供給方法。
【請求項２３】
画素の行に対応するデジタル画素値に対するデータストアと、
デジタル計数値信号を生じるカウンタと、
画素の行のそれぞれの画素に対応するデジタル比較器であって、デジタル計数値信号とそれぞれのデジタル画素値とを受け、デジタル計数値信号とデジタル画素値との間の差に応答して第１のレベルから第２のレベルに変化する出力比較信号を生じるように構成された当該デジタル比較器と
を具えているディスプレイパネルドライバ。
【請求項２４】
ディスプレイの行における複数の画素にデジタル画素値を供給するデジタル画素値供給回路において、
デジタル計数値を生じるデジタルカウンタと、前記複数の画素に対応する複数の比較器であって、デジタル計数値とこれに対応するデジタル画素値とを受け、デジタル計数値とデジタル画素値との比較に基づいたそれぞれの出力を生じるように構成した当該比較器と
を具えているデジタル画素値供給回路。
【請求項２５】
請求項２４に記載のデジタル画素値供給回路において、デジタル画素値を受け、デジタル画素値を対応する比較器に供給するように構成されたラッチモジュールを更に具えているデジタル画素値供給回路。
【請求項２６】
第１の組の表示列と第２の組の表示列とに対応する第１のビデオ信号部分と第２のビデオ信号部分とを識別するように構成したビデオセレクタと、
第１のビデオ信号部分を第１の組の表示列に供給するように構成された第１の列ドライバと、
第２のビデオ信号部分を第２の組の表示列に供給するように構成された第２の列ドライバと
を具えているディスプレイコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイパネルのようなディスプレイをアドレスする方法及び装置、並びにこのような方法及び装置を導入したディスプレイシステムに関するものである。
【背景技術】
【０００２】
ポリシリコン基板上に形成した液晶層に基づくプロジェクションディスプレイでは、ポリシリコン基板上に規定された能動回路を用いてディスプレイ画素をアドレスしている。これに対し、受動性の基板上に形成した液晶層に基づくディスプレイには、画素をアドレスする外部回路を設ける必要があり、代表的に回路の費用及び複雑性が増大する。更に、外部回路とディスプレイパネルとの相互接続が困難であるとともに、これには多大な費用がかかる。
【０００３】
ある従来のディスプレイでは、画素マルチプレクサをディスプレイ上に設け、外部のドライバ回路により生ぜしめられる画素電圧を供給することにより、画素をアドレスして到来データを順次の画素列に供給している。しかし、多数の画素を有するディスプレイの場合で、特に動きを表示するのに充分迅速に画像を更新する必要がある場合には、各画素を適切な信号電圧でアドレスするのが困難となるおそれがある。代表的なリフレッシュレート、すなわちフレームレートは６０Hz〜７０Hzである。６０Hzのフレームレートの場合、１フレームを書込むのに約１６．７ミリ秒の期間が得られる。１行当り８００画素とした６００行を有するディスプレイの場合、１行を書込むのに約１６．７／６００ミリ秒、すなわち約２８μ秒得られる。各行では数個（代表的に６個）の画素が同時に書込まれる為、各画素を書込むのに２００ナノ秒得られる。しかし、ある高解像度のディスプレイの場合、不運にもこのような長時間を得ることができず、他のディスプレイの場合にはエラーの余裕度が得られなくなる。例えば、列キャパシタンスが約３３ｐＦで、列抵抗が約５００Ωであるディスプレイパネルの場合、対応するＲＣ時定数は約１６ナノ秒である。画素における信号電圧を、供給される信号電圧に近似させる必要がある場合で、所望の画素電圧を得るにはＲＣ時定数の５倍が必要となる。従って、各列の１つの画素をアドレスするのに８０ナノ秒の期間が必要となる。又、代表的には、マルチプレクサの切換えや、セットアップ及びホールド時間や、セッティング時間に対し５０〜７５ナノ秒だけ追加する必要がある。従って、画素をアドレスするのに、少なくとも約１５０ナノ秒得られるようにする必要がある。６００×８００画素のディスプレイの場合、この長い時間が得られるが、エラーの余裕度が殆ど或いは全く無く、高解像度のディスプレイの場合、１５０ナノ秒よりも短い時間しか得られない。各行で６個よりも多い画素を同時に書込むようにすると、より小さくより複雑なＦＥＴが必要となり、その抵抗値が大きくなり、画素書込み時間が増大する。従って、同時に書込む画素の個数を増大させると、一般に高解像度のディスプレイのアドレシングを行えなくなる。
【０００４】
これらの欠点に加えて、従来のディスプレイシステムは一般に、アナログビデオデータを表示及び処理するように構成されている。このようなシステムをデジタルビデオデータに対して用いる必要がある場合には、デジタル‐アナログ変換が行われる。このような変換は、システムの価格を高める追加の回路を必要とするばかりではなく、いかなる変換処理の不完全によっても生じるエラーを画像信号に導入してしまう。
【０００５】
従来技術の上述した欠点及びその他の欠点に鑑みて、ディスプレイや、ディスプレイドライバや、ディスプレイパネル制御方法を改善する必要があり、特にシステム及び方法をデジタルビデオデータに対するように構成する必要がある。
【０００６】
発明の概要
行及び列を有する画素のアレイを規定するディスプレイパネルを含むディスプレイシステムを提供する。行メモリは、ディスプレイパネルの選択行の画素に対応するデジタル画素値を受けるように構成する。選択行の画素に対応するデジタル比較器を有するデジタル比較器モジュールを設ける。デジタル比較器は、行メモリから対応するデジタル画素値を受けるように位置し及び構成した比較器入力端と、ディスプレイパネルの対応する列につながっている比較器出力端とを有する。ある例では、比較器出力を受け、この比較器出力を処理したものをディスプレイの列に供給するレベルシフタ又は他のバッファを設ける。デジタルランプ計数値をデジタル比較器モジュールに供給し、デジタル比較器が対応するデジタル画素値との比較に基づく比較器出力を生じるようにするデジタルカウンタを構成配置する。代表的な例では、デジタルビデオ信号を受けて、デジタル画素値を行メモリに供給するディスプレイコントローラをもディスプレイシステムが有するようにする。
【０００７】
他の例によれば、前に選択した行に対応するデジタル画素値を比較器モジュールに供給している間にディスプレイパネルの追加の行に対応するデジタル画素値を受けるように構成した行入力モジュールをディスプレイシステムが有するようにする。前に選択した行のデジタル画素値の処理を比較器により終了した際に、追加の行に対応するデジタル画素値を比較器に供給するようにディスプレイコントローラを構成する。代表的な例によれば、行入力モジュールにシフトレジスタモジュール設ける。他の代表的な例では、行入力モジュールに、画素に対し８ビットデジタル画素値を処理するように構成した双方向性シフトレジスタモジュールを設ける。特定例では、双方向性シフトレジスタモジュールに、シフト方向入力端に供給される信号に基づいて入力端又は出力端として作用するようにしうる２つのデジタル入力端／出力端を設ける。シフトレジスタモジュールは、デジタル画素値をデジタル比較器に供給するデジタル画素値出力端を有する。他の例によれば、行入力モジュールに、比較器により処理するためのデジタル画素値を保持するように構成した並列ラッチを設ける。
【０００８】
他の例では、比較器出力を受け、列制御電圧をディスプレイパネルに供給するように構成したフリップフロップモジュールをディスプレイシステムに設ける。他の例によれば、デジタルカウンタによる計数を開始又は終了させ、受けたデジタル画素値を記憶するか、又は追加の画素データを受けることを並列ラッチ又は他の行入力モジュールに指示するようにディスプレイコントローラを構成する。
【０００９】
又、画素の行又は画素の行の一部に対応するデジタル画素値を受けるように構成したシフトレジスタモジュールを有するディスプレイドライバを設ける。ラッチは、シフトレジスタモジュールのシフトレジスタからデジタル画素値を受け、ラッチ入力端に印加される制御電圧による制御の下でデジタル画像値を記憶するように構成する。デジタルカウンタは、デジタルランプ電圧とラッチからのそれぞれのデジタル画素値とを受けるように構成した比較器入力端を有する複数のデジタル比較器にデジタルランプ電圧を与えるように構成する。比較器には、デジタル画素値とデジタルランプ電圧との間の差（又はこれらの他の比較）に基づく出力電圧を生じる比較器出力端をも設ける。代表的な例によれば、デジタル画素値が少なくとも２データビットを有するようにする。他の例では、デジタル画素値が８データビット、又は１０データビット、又は１２データビット、又はそれよりも多いデータビットを有するようにする。更に他の例では、デジタルランプ電圧が少なくとも８ビット、又は１０ビット、又は１２ビット、又はそれよりも多いビットを有するようにする。他の例によれば、ディスプレイドライバが、ディスプレイパネルに供給する比較器出力を調整するように構成したレベルシフタを有するようにする。
【００１０】
又、本発明によれば、行及び列に配置した画素を有するディスプレイパネルにおける画素の行にデジタル画素値を供給する方法を提供する。この方法は、画素の第１の行における複数の画素に対応するデジタル画素値を受ける工程を有するようにする。デジタルランプ計数を開始し、デジタル画素値をデジタルランプ計数値と比較する。デジタル画素値とデジタルランプ計数値との比較により決定された遷移（トランジション）時間に対応する時間に、データランプ信号を画素の各々に与える。他の方法によれば、第１の行の画素に対応するデジタル画素値をデジタルランプ計数値と比較している間に、画素の追加の行に対応するデジタル画素値を受ける。
【００１１】
代表的な例では、デジタル画素値が少なくとも２データビット、又は４データビット、又は８データビットを有するようにする。更なる例では、デジタルランプ計数値が約８ビット有するようにする。
【００１２】
又、１行の画素に対応するデジタル画素値を保持するデータストアを有するディスプレイパネルドライバを設ける。カウンタはデジタル計数値信号を生じるように構成する。画素の行のそれぞれの画素に対応するデジタル比較器を設ける。これらデジタル比較器は、画素の各々と関連するデジタル画素値及びデジタル計数値を受けるとともに、比較により決定される遷移時間に第１のレベルから第２のレベルに変化する出力比較信号を生じるように構成する。画素に印加する電圧は、対応する遷移時間により決定し、代表的な例では、データに依存する遷移時間と関連する時間に、時間的に変化するデータランプ信号を画素に印加する。
【００１３】
ディスプレイの行における複数の画素にデジタル画素値を供給する回路を設ける。この回路は、デジタル計数値を生じるデジタルカウンタと、これらの複数の画素の各々に対応する複数の比較器とを有するようにする。これら比較器は、デジタル計数値とこれに対応するデジタル画素値とを受けるとともに、これらのデジタル計数値及びデジタル画素値の比較に基づくそれぞれの出力を生じるように構成する。他の例では、前記回路が、デジタル画素値を受けるとともにデジタル画素値を対応する比較器に供給するラッチモジュールを有するようにする。
【００１４】
本発明の上述した及びその他の特徴及び利点を以下に添付図面を参照して説明する。
図１を参照するに、ディスプレイシステム１００は１つ以上の行及び１つ以上の列に配置した画素を有する。図１は、画素１６０、１６１で代表して表わす列１６５及び行１５０、１５１のみを示し、他の画素や、これら画素の行及び列は図示していない。代表的なディスプレイシステムは、２００〜２０００行及び２００〜２０００列の画素を有する。画素１６０、１６１はそれぞれ、ＦＥＴ１３５、１３８と、画素キャパシタ１３６、１３９と、画素電極１３７、１４０とを有している。画素電極１３７、１４０は、幾つかの又は全ての画素に共通なバックプレーン（ BACKPLANE）電極１７０に印加する電圧ＶCOMMONに対する画像依存画素電圧を液晶又はその他の表示素子に与えるように配置されている。
【００１５】
データランプ（DATARAMP）電圧源１０２は、時間依存電圧１０３のようなデータランプ電圧をバッファ１０４に供給する。バッファを通過したデータランプ電圧は次に、代表的に示す列ＦＥＴ１０６のような一連の列ＦＥＴに与えられる。ディスプレイシステム１００は代表的に、各画素列に対応して追加の列ＦＥＴを有している。ランプ（RAMP）電圧源１１０は、時間依存電圧１０９のようなランプ電圧を比較器１１１に与え、この比較器はサンプル‐ホールド（Ｓ／Ｈ）モジュール１１２から画像素子（画素）に対応する電圧をも受ける。Ｓ／Ｈモジュール１１２は、ビデオ源又はその他の画像源（図１に図示せず）に接続されたビデオ入力端１１８からサンプル入力スイッチ１１６、１１７を介して画像電圧を受けるサンプルキャパシタ１１４、１１５を有している。このＳ／Ｈモジュール１１２は、サンプルキャパシタ１１４、１１５に対応するサンプル出力スイッチ１１９、１２０をも有している。スイッチ１１６、１１７、１１９、１２０は一般に、キャパシタ１１４、１１５の一方が、それぞれ対応するスイッチ１１６、１１７を経て画素電圧に対応するサンプル電圧に充電され、一方、キャパシタ１１４、１１５の他方に蓄積された画素電圧が対応するスイッチ１１９、１２０を経て比較器１１１に与えられるように構成されている。特定例としては、スイッチ１１６が閉成されてキャパシタ１１４が充電され、スイッチ１２０が閉成してキャパシタ１１５の電圧が比較器１１１に与えられる。この場合スイッチ１１７、１１９が開放している。キャパシタ１１４の充電と、比較器１１１へのキャパシタ１１５の電圧の供給とが終了されると、スイッチ状態が反転し、キャパシタ１１５が他の画素に対応する画素電圧に充電され、キャパシタ１１４のサンプル電圧が比較器１１１に与えられる。モジュール１１２は、１つの列における画素に対する画素電圧を得て蓄積するサンプルキャパシタ１１４、１１５を有し、他の列に対しては追加のモジュールを設けることができる。代表的な例では、列が８つの群に分割され、（ビデオ入力端１１８のような）８つのビデオ入力端が列と関連するサンプル‐ホールドモジュールに順次に切換る。例えば、第１のビデオ入力端が列１、９、１７、…に対するサンプル‐ホールドモジュールに順次に切換り、第２のビデオ入力端が列２、１０、１８…に対するサンプル‐ホールドモジュールに順次に切換り、以下同様に他のビデオ入力端が切換る。図面を簡単とするために、図１には１つのみのサンプル‐ホールドモジュールを示してある。
【００１６】
行１５０へのデータの供給は、画素キャパシタ１３６における電圧がデータランプ電圧を追従するように構成された列ＦＥＴ１０６及びスキャナ出力１２８で開始される。サンプルキャパシタ１１４は、ビデオ入力端１１８に供給されるビデオ信号により決定される電圧に充電される。スイッチング時間ＴSで、ランプ電圧とサンプルキャパシタ１１４の電圧とに応答して比較器がスイッチオフされる。その結果、列ＦＥＴ１０６もターンオフされ、スイッチング時間ＴSと関連するデータランプ電圧が画素キャパシタ１３６に保持され、この画素キャパシタ１３６の電圧はデータランプ電圧における更なる変化を追従しない。他の行及び列の画素も、画素キャパシタがデータランプ電圧の追従を停止させるスイッチング時間を制御することにより同様にアドレスされる。例えば、スキャナ出力１２９を、画素キャパシタ１３９が同様に制御されうるように構成する。
【００１７】
（キャパシタ１１４のような）キャパシタの電圧をランプ入力（時間依存電圧）１０９と比較することにより、ビデオ入力電圧からの画素電圧を比較器１１１においてスイッチング時間ＴSに変換する。このスイッチング時間ＴSは列ＦＥＴ１０６を制御して、データランプ入力（時間依存電圧）１０３により画素に印加される電圧を選択する。この処理は、画素依存スイッチング時間への画素電圧の変換とみなすことができ、この画素依存スイッチング時間が後に画素電圧に再変換される。
【００１８】
図２Ａを参照するに、ディスプレイシステム２００は、ディスプレイパネル２１２に接続されているレベルシフタの組２０８と電気通信を行う画素ドライバ２０２、２０４、２０６を有する。ディスプレイシステム２００は行スキャナ２２０と、デジタルビデオ信号を受けるように構成したビデオ入力端２２２のような１つ以上のビデオ入力端と、ビデオクロック入力端２２４と、同期入力端２２６と、電源入力端２２８と、（電圧ＶCOMMONに対する）バックプレーン入力端２２９と、データランプ電圧入力端２３０とを有し、これら入力端はディスプレイコントローラ２０３から与えるのが便利である。ディスプレイパネル２１２は、６００行及び８００列に配置された画素のアレイを有し、これら画素はそれぞれ図１に示すものに類似する画素キャパシタ及び画素ＦＥＴを有する。図２Ｂを参照するに、代表的に示す画素２４０は、行選択電極２４８に接続されたゲート２４３と、列電極２５０に接続されたソース（又はドレイン）電極２４５とを有する画素ＦＥＴ２４２を具えている。画素ＦＥＴ２４２は画素キャパシタ２４４の充電を制御し、従って画素電極２４６により液晶層又はその他の表示素子に印加される電圧を制御する。更に、画素２４０は、バックプレーン電圧、代表的に約−２Ｖに維持しうるバックプレーン電極２５２を有する。
【００１９】
図２Ａに示すように、画素ドライバ２０２、２０４、２０６の各々は、それぞれ画素の２６８列に対し画素出力２６１、２６３、２６５を生じる。画素がより少ない又はより多いディスプレイに対しては他の構成が可能であり、又画素ドライバ２０２、２０４、２０６は必ずしも互いに同じ個数の画素出力を生じるようにする必要はない。更に、画素ドライバ２０２、２０４、２０６はデジタルビデオ入力／出力（Ｉ／Ｏ）ポート２６７、２６９、２７１、２７３を有し、相互接続されたデータバス２７５、２７７を介してこれら画素ドライバ２０２、２０４、２０６間でデジタルビデオデータ及び制御信号を伝送しうるように構成されている。代表的に、デジタルビデオ入力端２２２に与えられるデジタルビデオ信号は、画素ドライバ２０２、２０４、２０６の各々によりアドレスしうる列数の画素よりも多い画素に対するデータを有しており、デジタルビデオデータは相互接続データバス２７５、２７７を用いて１つの画素ドライバから他の画素ドライバにシフトされ、行全体の画素データ値を得ることができる。
【００２０】
図３は画素ドライバ２０２のブロック線図である。上述したように、画素ドライバ２０４、２０６も一般には同様に構成しうるが、列又は画素数が異なるように、又はそれ以外で異なるように構成することもできる。従って、図３の構成は代表的に示すだけであり、他のディスプレイパネル構造に対して更なる実施例が可能である。図３に示すように、画素ドライバ２０２は双方向性シフトレジスタモジュール３０２と、並列ラッチモジュール３０４と、８ビット比較器モジュール３０６と、セット‐リセット（Ｓ‐Ｒ）フリップフロップ３０８とを有する。図３の例では、画素ドライバ２０２は、８ビットデジタルビデオデータにより決定された画素制御電圧を２６８列の画素に供給するように構成されている。シフトレジスタモジュール３０２は２６８ワード長である為、２６８個の８ビットデジタルデータ値を、シフトレジスタモジュール３０２内でシフトさせることができる。図２に示す構成では、デジタルビデオデータは行全体の画素に対し８ビット値を有する。例えば、８００列の画素により規定される画像に対応するデジタルビデオの場合、バス２７５、２７７を経て画素ドライバ２０４、２０６に通信するのに約５３２個のデジタルデータ値がシフトレジスタモジュール３０２を経てシフトされる。
【００２１】
シフトレジスタモジュール３０２は、シフトイネーブル入力端３１０と、クロック入力端３１１と、シフト方向入力端３１２とを有し、これらはディスプレイコントローラ２０３と電気通信するためのものである。ディスプレイコントローラ２０３によりシフトイネーブル入力端３１０に印加される電圧は、シフトレジスタモジュール３０２がビデオ入力端３１３で受けるビデオデータに応答しうるようにする。シフトレジスタモジュール３０２がイネーブリング（使用可能化）されると、２６８列の画素データがシフトし終るまで、クロック入力端３１１に供給されるビデオクロック信号により決定されるレートでビデオデータが画素毎にシフトされる。追加のビデオデータを受けると、ビデオデータはシフトレジスタ３０２から出力端２６７及びデジタルビデオバス２７７にシフトされる。デジタルビデオバス２７７は代表的に、画素ドライバ２０４、２０６のような追加の画素ドライバの対応する入力端に接続されている。ビデオデータは図３では左から右にシフトされるように示しているが、ビデオデータはシフト方向入力端３１２に印加されるシフト方向電圧に応じて右から左へ又は左から右へシフトさせることができる。更なる実施例では、シフトレジスタモジュール３０２を、一方向モジュールとして構成し、デジタルビデオを一方向にシフトさせる。
【００２２】
シフトレジスタモジュール３０２は、データを並列ラッチモジュール３０４に伝達するデータ出力端３２０を有する。図３の例では、並列ラッチモジュール３０４は、シフトレジスタモジュール３０２内に保持される各データ値に対応する２６８データバイトを受けるように構成されている。例えば、ディスプレイコントローラ２０３のようなディスプレイコントローラからラッチ制御電圧を受け、並列ラッチモジュール３０４に送られたデータバイトが記憶されているかどうかを決定するように構成されたラッチ制御入力端３２４が並列ラッチモジュール３０４に設けられている。ラッチ出力端３３１は比較器モジュール３０６のＢ入力端３３３につながっている。
【００２３】
比較器モジュール３０６は、Ｂ入力端３３３の対応部分から８ビットデータバイトを受けるように構成された８ビット比較器３６８を２６８個有する。８ビット比較器の各々は、８ビットデジタルランプカウンタ３３５によりＡ入力端３３６に与えられる８ビット比較電圧を受けるように構成された入力端をも有している。８ビット比較器の各々は、それぞれの比較器モジュール出力端３３７に接続された対応する比較器出力端を有している。
【００２４】
デジタルランプカウンタ３３５は、Ａ入力端３３６に接続された８ビットカウンタ出力端３４２に加えて、カウントイネーブル（ＣＥ）入力端３３９と、クロック入力端（ＣＬＫ）と、クリア入力端（ＣＬＲ）３４１とを有する。フリップフロップモジュール３０８は、それぞれ対応するセット入力端３５０、リセット入力端３５１及び出力端３５３を有する２６８個のＳ‐Ｒフリップフロップを具えている。出力端３５３は、図１に示す列ＦＥＴ１０６と類似の列ＦＥＴのゲート入力端に出力を与えるためのレベルシフタ２０８に接続されている。
【００２５】
図２〜３を更に参照するに、ディスプレイシステム２００は次のように動作する。ディスプレイコントローラ２０３がデジタルビデオ信号を受け、このデジタルビデオ信号からビデオタイミング情報を取出す。このタイミング情報は、特定のデジタルビデオデータ値をディスプレイパネル２１２の対応する画素と関連させる。例えば、データ値を適切な行及び列に割当て、行の開始時及び終了時における画素に対応する画素値を決定することができる。更に、画素データ値をデジタルビデオ信号中で伝送するレートに相当するクロック信号が供給され、水平及び垂直同期データを決定しうる。
【００２６】
行の開始時に、ディスプレイコントローラ２０３がモジュール３０８のフリップフロップにセット電圧を与える。特定例として、Ｓ‐Ｒフリップフロップ３６０がイネーブリングされ、電圧が列ＦＥＴ３６２のゲートに印加され、この列ＦＥＴ３６２に印加されているデータランプ電圧が画素の列に与えられる。更に、デジタルランプカウンタ３３５がクリアされる。初期時間として規定された時間に、ランプイネーブル電圧がランプイネーブル入力端３６４に印加され、デジタルランプカウンタ３３５が計数を開始する。比較器３６８のＢ入力端３６６に供給されるデジタル画素値と、比較器３６８のＡ入力端３７０に供給されるデジタルランプ計数値とに依存するスイッチング時間ＴSにおいて、フリップフロップ３６０がリセットされ、データランプ電圧が画素の列から分離される。デジタル画素値は、シフトレジスタ３７２及びラッチ３７４から与えられる。画素の他の列に対しても同様にデータランプ電圧を与えたり分離させたりするが、図面を簡単にするために、関連のフリップフロップ、比較器、ラッチ、シフトレジスタ及び対応の列ＦＥＴは図３に図示していない。デジタル画素値と関連する遷移時間ＴSに対しデータランプ電圧を時間依存させることにより、追加の行と関連するデジタル画素値を得ている間に、画素依存電圧を選択された行中の全ての画素に印加しうるようになる。
【００２７】
画素ドライバ２０２、２０４、２０６、…、レベルシフタ、ビデオメモリ、又はその他の回路を有するディスプレイコントローラは、ＣＭＯＳ回路技術のような処理技術を用いて１つ以上の半導体基板上に形成するのが便利である。ディスプレイパネルと電気通信を行なう部分には例えば、一連のはんだバンプ接点を設け、これらを用いてディスプレイコントローラ回路をディスプレイパネルに取付けるようにすることができる。
【００２８】
図４を参照するに、ディスプレイシステム４００は画素ドライバ４０１、４０２を有し、これら画素ドライバは、行４０４と、奇数列４０５及び偶数列４０６とにおける画素にそれぞれそれぞれ画像データを書込むように構成されている。列セレクタ４０８はビデオ入力端４１０を有し、奇数列データ及び偶数列データを画素ドライバ４０１及び４０２にそれぞれ供給するように構成されている。
【００２９】
上述した実施例は例示にすぎず、本発明の原理及び範囲を逸脱することなく、種々の変更を加えうること、当業者にとって明らかである。例えば、１つの集積回路で又は集積回路の組合せで種々の画素ドライバ機能を得ることができる。更に、回路機能を集積回路の組合せや、個別の回路によって与えることができ、ある実施例では上述した実施例で与えた機能のうち１つのみの機能又は幾つかの機能を含めることができる。ディスプレイシステム、画素ドライバ及びその他の構成素子は各種の個数の画素に対して構成でき、ディスプレイシステムにはＴＦＴ‐ＬＣＤ以外のディスプレイデバイスを含めることができる。更に、ディスプレイコントローラ及び画素ドライバの双方又はいずれか一方に対し専用の回路を設けることができ、ソフトウェア可制御素子はプログラミング言語を用いて適切に構成できる。実施例のディスプレイシステム及び画素ドライバの動作は、電圧又は時間に応じて変化する電圧として規定した種々の信号につき前述したが、電流に基づく又は電流と電圧との組合せに基づく構成も可能である。デジタルランプカウンタは、低い値から高い値に向けて、又は高い値から低い値に向けて、又は中間値から中間値に戻って計数するように構成することができる。他の実施例では、画素ドライバ回路はその一部又は全部を、ディスプレイパネルを有する共通基板上に規定しうる。その他の変形は特許請求の範囲に包含される。
【図面の簡単な説明】
【００３０】
【図１】２行の画素に対応するサンプル‐ホールドキャパシタを含むサンプル‐ホールドモジュールを具えているディスプレイシステムを示すブロック線図である。
【図２Ａ】デジタルビデオ信号を受け、デジタル画像値を、画素のアレイを含むディスプレイパネルに供給するデジタル画素ドライバを有するディスプレイシステムを示すブロック線図である。
【図２Ｂ】図２Ａのディスプレイパネルの代表的な画素を示すブロック線図である。
【図３】図２Ａに示すデジタル画素ドライバを示す線図である。
【図４】偶数列及び奇数列ディスプレイドライバを有するディスプレイシステムを示すブロック線図である。
【図１】
2004527783.tif 000003
【図２Ａ】
2004527783.tif 000004
【図２Ｂ】
2004527783.tif 000005
【図３】
2004527783.tif 000006
【図４】
2004527783.tif 000007
【国際公開パンフレット】
2004527783.tif 000008
2004527783.tif 000009
2004527783.tif 000010
2004527783.tif 000011
2004527783.tif 000012
2004527783.tif 000013
2004527783.tif 000014
2004527783.tif 000015
2004527783.tif 000016
2004527783.tif 000017
2004527783.tif 000018
2004527783.tif 000019
2004527783.tif 000020
2004527783.tif 000021
2004527783.tif 000022
2004527783.tif 000023
2004527783.tif 000024
2004527783.tif 000025
2004527783.tif 000026
2004527783.tif 000027
2004527783.tif 000028
2004527783.tif 000029
2004527783.tif 000030
【国際調査報告】
2004527783.tif 000031
2004527783.tif 000032