(57)【要約】【解決手段】高速クロスポイントスイッチは、好適にはシリコン基板上に設けられ、バイポーラトランジスタスイッチング素子を使用する。バイポーラトランジスタはSiGeバイポーラ接合トランジスタである。交差する導電性入力及び出力マイクロストリップは、好適にはそれらの交点で細く形成されて結合線間のシャントキャパシタンスを減少する。また、入力バッファは、増幅段を形成するために、スイッチングトランジスタとカスコード状に接続されることが好ましい。信号及びその逆信号は、平衡線路対の中央での電磁場強度を減少するために平衡マイクロストリップに搬送されることにより、２個の交差平衡対間の隔離を改良する。
2006503498.tif 000002
【特許請求の範囲】
【請求項１】
一面を有する半導体基板と、
前記一面上を第１方向に延びるよう形成された複数の平行な細長導電性の入力マイクロストリップと、
前記一面上を前記第１方向と所定角度の第２方向に延びるよう形成された複数の平行な細長導電性の出力マイクロストリップと、
前記入力マイクロストリップ及び前記出力マイクロストリップの交点に近接して配置され、各々が交差する前記入力マイクロストリップの一つを交差する前記出力マイクロストリップの一つに接続するよう作動するスイッチとを具備し、
該スイッチの各々が、前記一面に形成された少なくとも１個のヘテロ結合バイポーラトランジスタを具備し、
該トランジスタはゲルマニウムを含むベースを具備することを特徴とするクロスポイントスイッチ。
【請求項２】
前記入力マイクロストリップ及び前記出力マイクロストリップは各々平衡対に配列され、
前記対の各々の第１は信号を搬送し、
前記対の各々の第２は前記信号の逆信号を搬送し、
前記入力マイクロストリップの対は、対交点で前記出力マイクロストリップの対と交差し、
前記対交点の各々は、第１入力マイクロストリップを第１出力マイクロストリップに選択的に接続する第１ヘテロ結合バイポーラトランジスタと、第２入力マイクロストリップを第２出力マイクロストリップに選択的に接続する第２ヘテロ結合バイポーラトランジスタとを有し、
前記第１及び第２のヘテロ結合バイポーラトランジスタのベースは、単一のスイッチング制御信号源に共通結合されていることを特徴とする請求項１記載のクロスポイントスイッチ。
【請求項３】
一面を有する半導体基板と、
前記一面上を第１方向に延びるよう形成され、長さに沿ってほぼ一様な第１の一般幅を有する複数の平行な細長導電性の入力マイクロストリップと、
前記一面上を前記第１方向と所定角度の第２方向に延びるよう形成され、長さに沿ってほぼ一様な第２の一般幅を有し、複数の交点で前記入力マイクロストリップと交差する複数の平行な細長導電性の出力マイクロストリップと、
前記入力マイクロストリップ及び前記出力マイクロストリップの交点に形成され、前記入力マイクロストリップの一つを前記出力マイクロストリップの一つに接続するよう制御可能なスイッチとを具備し、
前記交点近傍の前記入力マイクロストリップ及び前記出力マイクロストリップの幅が、前記第１及び第２の一般幅よりそれぞれ狭いことを特徴とするクロスポイントスイッチ。
【請求項４】
前記スイッチの各々はヘテロ結合バイポーラトランジスタを具備することを特徴とする請求項３記載のクロスポイントスイッチ。
【請求項５】
前記ヘテロ結合バイポーラトランジスタはゲルマニウムを含むベースを具備することを特徴とする請求項４記載のクロスポイントスイッチ。
【請求項６】
前記入力マイクロストリップ及び前記出力マイクロストリップは、逆極性の同様な信号の伝送のために平衡対にそれぞれ形成され、
マイクロストリップ対の各交点について、第１入力マイクロストリップは第１スイッチにより第１出力マイクロストリップに切換え可能に接続され、第２入力マイクロストリップは第２スイッチにより第２出力マイクロストリップに切換え可能に接続されることを特徴とする請求項３記載のクロスポイントスイッチ。
【請求項７】
一面を有する半導体基板と、
前記一面上を第１方向に延びるよう形成された複数の平行な導電性の入力マイクロストリップと、
前記一面上を前記第１方向と所定角度の第２方向に延びるよう形成された複数の平行な導電性の出力マイクロストリップと、
前記入力マイクロストリップ及び前記出力マイクロストリップの交点に形成され、各々が制御電極を有するスイッチングトランジスタと、
該各スイッチングトランジスタの制御電極に所定の制御電圧を加えることにより、前記入力マイクロストリップの一つに前記出力マイクロストリップの一つを接続するよう作動可能な制御器とを具備し、
該制御器は、各行制御信号を搬送する複数の行制御信号線、各列制御信号を搬送する複数の列制御信号線、及び行制御信号と列制御信号の可能な組合せのために設けられた複数のＸＯＲゲートを具備し、
該ＸＯＲゲートの各々は、インバータに結合された出力、積分器に結合された前記インバータの出力、及び前記行制御信号及び前記列制御信号により選択された行及び列を少なくとも１個の前記スイッチングトランジスタが結合するために前記制御電圧として利用可能な前記積分器の出力を有することを特徴とするクロスポイントスイッチ。
【請求項８】
前記入力マイクロストリップ及び前記出力マイクロストリップは各々、第１及び第２のマイクロストリップの対で設けられ、
前記第１マイクロストリップは切り換えられた信号を搬送するよう接続可能であり、
前記第２マイクロストリップは前記切り換えられた信号の逆信号を搬送するよう接続可能であり、
前記第１マイクロストリップの対は、対交点で前記第２マイクロストリップの対と交差し、
各対交点において、第１スイッチングトランジスタは第１入力マイクロストリップを第１出力マイクロストリップに接続するよう制御可能であり、第２スイッチングトランジスタは第２入力マイクロストリップを第２出力マイクロストリップに接続するよう制御可能であり、前記制御器からの制御電圧信号は前記第１及び第２スイッチングトランジスタの制御電極に結合されていることを特徴とする請求項７記載のクロスポイントスイッチ。
【請求項９】
前記スイッチングトランジスタはSiGeヘテロ結合バイポーラトランジスタであることを特徴とする請求項７記載のクロスポイントスイッチ。
【請求項１０】
一面を有する半導体基板と、
前記一面上を第１方向に延びるよう形成された複数の平行な導電性の入力マイクロストリップと、
前記一面上を前記第１方向と所定角度の第２方向に延びるよう形成された複数の平行な導電性の出力マイクロストリップと、
前記入力マイクロストリップ及び前記出力マイクロストリップの交点に形成され、各々が制御電極を有するスイッチングトランジスタと、
該各スイッチングトランジスタの制御電極に所定の制御電圧を加えることにより、第１マイクロストリップの一つに第２マイクロストリップの一つを接続するよう作動可能な制御器とを具備し、
該制御器は、複数の行制御信号線、複数の列制御信号線、及び行制御信号と列制御信号の可能な組合せのために設けられた複数のＡＮＤゲートを有し、
該各ＡＮＤゲートは、該ＡＮＤゲートの出力に結合されたクロック入力を有するトグルフリップフロップ、及び少なくとも１個のスイッチングトランジスタのために前記所定の制御電圧を生成する前記トグルフリップフロップのＱ出力を有することを特徴とするクロスポイントスイッチ。
【請求項１１】
前記入力マイクロストリップ及び前記出力マイクロストリップは各々、第１及び第２のマイクロストリップの対で設けられ、
前記第１マイクロストリップは切り換えられた信号を搬送するよう接続可能であり、
前記第２マイクロストリップは前記切り換えられた信号の逆信号を搬送するよう接続可能であり、
前記第１マイクロストリップの対は、対交点で前記第２マイクロストリップの対と交差し、
各対交点において、第１スイッチングトランジスタは第１入力マイクロストリップを第１出力マイクロストリップに接続するよう制御可能であり、第２スイッチングトランジスタは第２入力マイクロストリップを第２出力マイクロストリップに接続するよう制御可能であり、前記制御器からの制御電圧信号は前記第１及び第２スイッチングトランジスタの制御電極に結合されていることを特徴とする請求項１０記載のクロスポイントスイッチ。
【請求項１２】
半導体基板の一面上を第１方向に延びる複数の平行な細長導電性の入力マイクロストリップと、
前記半導体基板の前記一面上を前記第１方向と所定角度の第２方向に延びると共に交点で前記入力マイクロストリップと交差する複数の平行な細長導電性の出力マイクロストリップと、
前記交点の各々について、バイポーラトランジスタ、及び前記入力マイクロストリップを前記出力マイクロストリップに選択的に結合する前記バイポーラトランジスタのエミッタ・コレクタ電流経路をそれぞれ有するスイッチと、
前記入力マイクロストリップの端部を終端する入力バッファとを具備し、
前記入力バッファの少なくとも１個のバイポーラトランジスタは、前記スイッチの前記バイポーラトランジスタとカスコード増幅器を形成することを特徴とするクロスポイントスイッチ。
【請求項１３】
前記入力マイクロストリップは第１及び第２の入力マイクロストリップの対で設けられ、
前記出力マイクロストリップは第１及び第２の出力マイクロストリップの対で設けられ、
前記第１マイクロストリップの対は、対交点で前記出力マイクロストリップの対と交差し、
前記第１マイクロストリップは信号を搬送するよう接続可能であり、
前記第２マイクロストリップは、前記第１マイクロストリップの対応する一つに現われる前記信号の逆信号を搬送するよう接続可能であり、
各対交点において、第１バイポーラトランジスタは第１入力マイクロストリップを第１出力マイクロストリップに選択的に接続するコレクタ・エミッタ経路を有し、第２バイポーラトランジスタは第２入力マイクロストリップを第２出力マイクロストリップに選択的に接続し、
前記入力バッファの対は、前記対交点の前記第１及び第２バイポーラトランジスタでカスコード増幅器を形成し、
前記入力バッファのバイポーラトランジスタの前記対は差動増幅器を形成するよう結合されていることを特徴とする請求項１２記載のクロスポイントスイッチ。
【請求項１４】
半導体基板の一面上に第１方向に延びる複数の平行な細長導電性の入力マイクロストリップを付着させる工程と、
前記一面上に前記第１方向と所定角度の第２方向に延びる複数の平行な細長導電性の出力マイクロストリップを付着させる工程と、
前記入力マイクロストリップの少なくとも１個に信号を入力する工程と、
前記少なくとも１個の入力マイクロストリップ及び前記出力マイクロストリップの交点に形成され、且つゲルマニウムを含むベースを有するヘテロ結合バイポーラトランジスタを使用して、前記少なくとも１個の入力マイクロストリップからの信号を出力マイクロストリップに切り換える工程と
を具備することを特徴とする信号の切換え方法。
【請求項１５】
第１入力マイクロストリップ上に信号を入力する工程と、
前記第１入力マイクロストリップと平衡マイクロストリップ対を形成する第２入力マイクロストリップ上に前記信号の逆信号を入力する工程と、
前記ヘテロ結合バイポーラトランジスタを使用して前記第１入力マイクロストリップを第１出力マイクロストリップに接続する工程と、
前記第２マイクロストリップの前記交点に形成された第２ヘテロ結合バイポーラトランジスタを使用して、前記第１出力マイクロストリップと出力マイクロストリップの平衡対を形成する第２出力マイクロストリップに前記第２入力マイクロストリップを接続する工程と
をさらに具備することを特徴とする請求項１４記載の方法。
【請求項１６】
半導体基板の一面上を第１方向に延びる複数の平行な細長導電性の入力マイクロストリップの少なくとも１個に信号を入力する工程と、
前記入力マイクロストリップを、前記一面上を前記第１方向と所定角度の第２方向に延びる複数の平行な細長導電性の出力マイクロストリップと交差させる工程と、
前記少なくとも１個の入力マイクロストリップと前記出力マイクロストリップの選択された１個の交点に形成されたスイッチングを使用して、前記信号を前記選択された１個の出力マイクロストリップに切り換える工程と、
前記交点で、前記入力マイクロストリップの一般幅を及び前記出力マイクロストリップの一般幅を狭くし、前記結合された線の間の短絡キャパシタンスを減少させる工程と
を具備することを特徴とする信号の切換え方法。
【請求項１７】
半導体基板の一面上を第１方向に延びる複数の平行な細長導電性の入力マイクロストリップを形成する工程と、
前記一面上を前記第１方向と所定角度の第２方向に延びる複数の平行な細長導電性の出力マイクロストリップを形成する工程と、
入力バッファにおいて、入力バッファバイポーラトランジスタのコレクタで切り換えられる信号を発生する工程と、
前記コレクタを、前記入力マイクロストリップの予め選択された１個に接続する工程と、
前記予め選択された１個の入力マイクロストリップと選択された出力マイクロストリップの交点に形成されたバイポーラスイッチングトランジスタのエミッタに信号を受ける工程と、
前記バイポーラスイッチングトランジスタのベースに所定のバイアス電圧を印加し、前記エミッタからの前記信号を前記バイポーラスイッチングトランジスタのコレクタに通す工程と、
前記バイポーラスイッチングトランジスタの前記コレクタを前記出力スイッチングトランジスタに接続し、前記信号を切り換える工程と、
前記入力バッファバイポーラトランジスタ及び前記バイポーラスイッチングトランジスタのカスコード作動により前記信号を増幅する工程と
を具備することを特徴とする信号の切換え方法。
【請求項１８】
前記入力マイクロストリップ及び前記出力マイクロストリップはそれぞれ第１入力マイクロストリップ及び第１出力マイクロストリップであり、
前記方法は、
前記入力バッファにおいて、前記信号から逆信号を派生させる工程と、
第２入力バッファバイポーラトランジスタのコレクタからの前記逆信号を第２入力マイクロストリップに伝送する工程と、
入力マイクロストリップの平衡対を形成するように、前記第１入力マイクロストリップと平行に前記半導体基板の一面上を前記第１方向に前記第２入力マイクロストリップを延ばす工程と、
前記第２入力マイクロストリップと、前記第１出力マイクロストリップと平行に前記一面上を延びると共に前記第１出力マイクロストリップと出力マイクロストリップの平衡対を形成する第２出力マイクロストリップとの交点に、形成された第２バイポーラスイッチングトランジスタのエミッタに前記逆信号を受ける工程と、
前記第２バイポーラスイッチングトランジスタのベースに所定のバイアス電圧を印加し、前記逆信号を前記第２バイポーラスイッチングトランジスタのコレクタに通す工程と、
前記第２バイポーラスイッチングトランジスタの前記コレクタを前記第２出力マイクロストリップに接続し、前記逆信号を切り換える工程と、
前記第２入力バッファバイポーラトランジスタ及び前記第２バイポーラスイッチングトランジスタのカスコード作動により前記逆信号を増幅する工程と
をさらに具備することを特徴とする請求項１７記載の信号の切換え方法。
【請求項１９】
前記第１及び第２入力バッファバイポーラトランジスタのエミッタを共通に結合する工程と、
前記第１及び第２入力バッファバイポーラトランジスタを差動対として作動させる工程と
をさらに具備することを特徴とする請求項１８記載の信号の切換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高速クロスポイントスイッチに関し、より詳細にはシリコンゲルマニウム・ヘテロ結合バイポーラトランジスタを使用した高速クロスポイントスイッチに関する。
【背景技術】
【０００２】
クロスポイントスイッチは、光通信システム、試験機器及びトランシーバに広く使用されている。代表的なクロスポイントスイッチは図１に示される。より特定すると、高周波クロスポイントスイッチは、光・ミリ波・光（ＯＭＯ）スイッチに広く使用されている。ＯＭＯスイッチにおいて、光スイッチは、最初にミリ波（mm波）ベースバンド信号に変換される。次に、スイッチングは、要求事項に従って実行される。最後に、信号は、レーザダイオードを変調することにより、再び光の一波長に変換される。このスキームは、信号の再整形、再タイミング及び再生を可能にする。というのは、これらの機能は電気的領域において実施されているからである。
【０００３】
このスキームの重大な要求事項は帯域幅が非常に広いことである。40ＧBitのデータ速度に対しては、クロスポイントスイッチは少なくとも0.1ＧHzから25ＧHzの３dB帯域幅を有しなければならない。25ＧHzを過ぎると、帯域は円滑に落ちるべきである。
【０００４】
別の重要な点は、バイアスラインのスイッチング素子への寄与に関係する。小さなスイッチ寸法（２ｘ２、４ｘ４）についてこの寄与は扱いやすいが、比較的大きなマトリクス寸法（１６ｘ１６、１６ｘ３２）については、全バイアスラインに寄与することは非常に困難であるか、殆ど不可能である。バイアスラインは、個々のスイッチング素子を動作させ動作停止するために使用される。これに加え、スイッチング素子が能動素子からなる場合、直流電力もスイッチング素子に供給される。
【０００５】
スイッチ損失は第３の重要な考慮事項である。多数の高周波入力及び出力を有する高周波受動クロスポイントスイッチは通常、高い入力損失を有する。高い挿入損失は、パルス形状（図１参照）を劣化させる反射を無くすためにマトリクスを形成する伝送線が抵抗１０と同様に終端されなければならないという事実が原因である。ラインの全てが同じ特性インピーダンスを有して同じインピーダンスで終端されると、高周波クロスポイントスイッチの理論的挿入損失は最小の６dBという結果になる。信号の過渡、金属化及び損失の多い誘電体による損失は、この数字の上であろう。しかし、挿入損失の絶対値は、臨界レベルの上にある限り、光スイッチにとっては主課題ではない。というのは、システムがあるレベルで３Ｒ（再生、再整形及び再タイミング）の機能を有するからである。従って、オン／オフの挿入損失比が最も高い作動周波数で約30dBより大きい限り、７〜10dBの挿入損失は容認できる。他方、スイッチマトリクス当たりの７〜10dBの挿入損失は扱いやすいかもしれないが、より高いポートカウントマトリクスを達成するこのようなマトリクス素子を縦列にすること（cascading）は、中間増幅段を挿入することなく信号レベルを高めることは煩雑になる。
【０００６】
従って、挿入損失の絶対値は多くの場合、光スイッチにとって最重要の考慮事項ではないが、チャンネル間の結合は最重要の考慮事項である。従って、スイッチング構成は、チャンネルからチャンネルまでの結合を最小にするよう設計されなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
GaAs工程に基づくラッチングＰＩＮダイオードを使用するスイッチマトリクスは、或る程度までこれらの課題を成功裏に対処できる。おそらく、ラッチングＰＩＮダイオードの主な利点は、スイッチング信号を流す高周波ラインを使用（すなわちｘ−ｙアドレス）する可能性である。これは、バイアスラインの要求を大きく減少させる。例えば、１６ｘ１６スイッチについては、各結合を個別にバイアスしようとする場合、２５６本のバイアスラインを要する。しかし、ラッチングダイオードを使用する場合、高周波ラインと同じにできる３２本のバイアスのみで足りる。ラッチングＰＩＮダイオードは、長い間、低周波ネットワーク（すなわち電話回線）で使用されてきた。クロスポイントスイッチアーキテクチャにミリ波ラッチングＰＩＮダイオードを使用することは、比較的最近起こったことである。従来のＰＩＮダイオードスイッチマトリクスを超える利点があるにもかかわらず、GaAsラッチングＰＩＮダイオードマトリクスは次の欠点を有する。すなわち、回路寸法が大きいこと、コストが比較的高いこと（すなわち低歩留り）、オンチップ増幅器を組み込むことが困難であること及びデジタル回路を組み込むことが困難であることである。
【課題を解決するための手段】
【０００８】
過去２〜３年の間、高周波用途にSiGe技術を使用することが多くなってきた。シリコン基板はGaAs基板よりも著しく高い誘電損失を有するが、基板内の電場の低い集中を可能にする適当な伝送線及び高いカットオフ周波数を有するトランジスタを使用すると、SiGe技術を高周波用途に実現可能にする。本発明は、SiGeヘテロ結合バイポーラトランジスタ（ＨＢＴ）技術に基づいた高周波クロスポイントスイッチマトリクス、その製造方法及びその使用方法を提供する。本発明の一側面において、誘電損失を低減するために、スイッチ結合部へ及びスイッチ結合部からの伝送線として平衡線が使用される。好適には、伝送線すなわちマイクロストリップは、行及び列の交点で小さな幅を有する。スイッチング素子は、好適にはSiGeのＨＢＴを使用して実施される。この技術により、30ＧHzまでの大きな寸法のクロスポイント（１６ｘ１６及び３２ｘ３２）スイッチの構築が可能になる。また、隔離を改善し付加的ゲインを与えるために入力及び出力バッファを追加することが可能になる。入力及び出力バッファは、スイッチマトリクスを縦列にすることが決定された場合、著しい利点を与える。好適な一実施形態において、本発明は、スイッチングトランジスタと組み合わせてカスコード（cascode）増幅器として作用する入力バッファを具備する。
【０００９】
SiGeのＨＢＴベースのクロスポイントスイッチは、GaAs上のラッチングＰＩＮダイオードを越える次の利点を提供する。１）回路寸法をより小さくすること、２）大量で比較的コストが低いこと、３）同一チップ上に増幅器を組み込むことができること、及び４）同一チップ上にデジタル回路を組み込むことができることである。最後の２点は特に重要である。というのは、スイッチマトリクスが、計装等の光システム以外の用途に適用するゲインを有し、スイッチング素子としてラッチングＰＩＮダイオードの代わりにＨＢＴを使用することができる。以前に示されたように、終端抵抗による固有損失があるので、ゲインの提供は重要である。デジタル回路の組込みにより、ラッチングダイオードを使用するものに類似したバイアスラインとして高周波ラインを使用することができる。
【発明を実施するための最良の形態】
【００１０】
図２（Ａ）を参照すると、参照番号１００で総括して示されたＭｘＮスイッチマトリクスは、Ｍ個の入力（行）１０２及びＮ個の出力（列）１０４を有する。Ｍ個の入力１０２は、半導体基板等の基板１０８の面上に一方向で平行に延びるよう配列された複数の導電性マイクロストリップ１０６上で切り換えられる１個以上の信号を導入する。第２組の導電性マイクロストリップ１１０は、マイクロストリップ１０６に対して所定角度、好適には９０°で基板１０８の面上で平行に走る。入力マイクロストリップ１０６及び出力マイクロストリップ１１０の交点にスイッチング素子１１２が形成される。これらのスイッチング素子１１２は入力１０２の一つを出力１０４の一つに選択的に接続するよう作動するので、入力１０２の入力信号を所望の出力１０４に切り換えることができる。
【００１１】
図２（Ａ）に示されるＭｘＮスイッチは、単一のマイクロストリップ１０６が各入力線に対して示され、単一のマイクロストリップ１１０が各出力線に対して示されるという点で概念的である。好適な実際の構造は図２（Ｂ）に示される。各入力信号源について実際には１対のマイクロストリップ１１６，１１８があり、各出力信号経路について実際には１対のマイクロストリップ１２０，１２０がある。本明細書に記載されたマイクロストリップは、金属等の任意の好適な材料から形成されてもよい。このような金属の付着技法は当業者には周知である。マイクロストリップ１１６は信号を搬送し、付随するマイクロストリップ１１８は逆信号（反転信号）、すなわち同等であるが反対の極性の信号を搬送する。従って、マイクロストリップ１１６，１１８に搬送される信号により生成される電磁場は、これら２本の線の中間点で打ち消しあう。マイクロストリップ１１６，１１８は互いに対して平衡と言われる。同様に出力マイクロストリップ対１２０，１２２は出力信号及びその逆信号を搬送する。対１１６，１１８及び１２０，１２２の交点に形成されるトランジスタスイッチング素子１２４，１２６は、入力線１１６を出力線１２２に、入力線１１８を出力線１２０に同時に接続するよう制御される。
【００１２】
これらのトランジスタが実施されるシリコン基板は代表的には0.05シーメンス/m等の比較的高い導電率を有するので、平行マイクロストリップライン対の使用はSiGeスイッチングトランジスタの使用に伴う一問題を解決する。通常のマイクロストリップラインは絶縁性誘電体としてシリコン基板を使用するので、これは普通のマイクロストリップラインが経験する損失を増大させる。図示されたような平衡線の場の成分は線自体の近傍に殆ど集中するので、平衡線１１６，１１８；１２０，１２２の使用は誘電体損失及び回路寸法を小さくする。従って、比較的大きな導電率を有する（GaAsと対極の）シリコン基板は、通常の非平衡マイクロストリップラインアーキテクチャでの損失ほど損失を生じない。二重線の平衡アーキテクチャの使用の代替として、本発明は、SiGe基板上のマイクロストリップ基板として使用する介在酸化物層を使用してもよい。この場合、SiGe基板の表面は、適切に金属化されてマイクロストリップライン媒体を形成しなければならない。このアプローチを実行可能にするために、好適には比較的厚い（少なくとも10μm）酸化物層が導電性マイクロストリップを基板から絶縁するために使用されるので、結果として得られるマイクロストリップラインの幅は50Ωの特定インピーダンスに対して十分に広い。そうしないと、導体の損失は著しく増大する。
【００１３】
クロスポイントスイッチアーキテクチャとして平衡線１１６，１１８；１２０，１２２を使用する別の利点は、互いに直角に通過する２本の平衡線間の隔離は無限に接近するということである。図３は、互いの交点の近傍のマイクロストリップ対の好適な一実施形態を示す。各導電性マイクロストリップ１１６〜１２２は、一般的な幅と、基板１０８の面を横切って延びると互いからの一般的分離とを有する。図示の実施形態において、導電性マイクロストリップの一般的幅は36μmであるのに対し、交点以外の場所での分離は約４μmである。しかし、マイクロストリップ１１６〜１２２の幅は、好適には他のマイクロストリップとの交点近傍でかなり狭くなっている。狭い部分１２８の幅は例えば４μmのオーダーにすることができる。狭い部分１２８は、平衡線間のシャント容量を最小にして電圧定在波比（ＶＳＷＲ）を改善する。
【００１４】
スイッチングトランジスタ１２４，１２６は、好適にはSiGeヘテロ結合バイポーラトランジスタである。好適には、トランジスタ１２４，１２６は（１）代表的にはシリコンコレクタ間に形成されたSiGe合金ベースと、（２）例えば多くドープされた他結晶シリコンでできてもよいエミッタとを有する。トランジスタ１２４，１２６のベースは制御電極として接続されるのに対し、このようなトランジスタのエミッタ及びコレクタ間の経路は信号電流経路を形成する。SiGeベースは、例えばシリコン及びゲルマニウムの合金製であってもよい。SiGeヘテロ結合バイポーラトランジスタの構造は当業者には周知である。
【００１５】
本発明と共に使用するための入力及び出力バッファは、代表的な信号経路用のスイッチング素子を含んだ図４の回路図に示される。図示されるのは、入力バッファ１５０、ＨＢＴスイッチング対１５２及び出力バッファ１５４である。ＭｘＮマトリクスに関して、Ｍ個の入力バッファ回路１５０、ＭｘＮスイッチ１５２及びＮ個の出力バッファ１５４がある。入力バッファ１５０は、直列のキャパシタ１６０，１６２を介して差動トランジスタ対１６４，１６８のベースにそれぞれ接続された正及び負の入力信号線１５６，１５８を有する。インダクタ１７０はトランジスタ１６４のベースを基準電圧Ｖ1に接続するのに対し、インダクタ１７２はトランジスタ１６８のベースを基準電圧Ｖ1に接続する。トランジスタ１６４，１６８のエミッタは、インダクタ１７４を介して基準電圧Ｖ2に共通接続される。入力バッファ段１５０の出力はマイクロストリップ伝送線１７６，１７８上にそれぞれ現れ、その端部はバイポーラトランジスタ１６４，１６８のコレクタに接続される。
【００１６】
SiGeのＨＢＴスイッチングトランジスタ１８０，１８２は好適には、平衡マイクロストリップ入力トランジスタ対１６７，１６８及び出力マイクロストリップ信号伝送線の対１８４，１８６の交点に形成される。互いに逆の信号を搬送する入力伝送線１７６，１７８は、入力トランジスタ１６０，１６２とカスコード対を形成するトランジスタ１８０，１８２のエミッタにそれぞれ接続される。これらトランジスタ１８０，１８２のベースは、抵抗１８７を介して図３に示される電圧ＶBと同一であるスイッチング電圧Ｖ3に接続されている。トランジスタ１８０はトランジスタ１６４にカスコード状に接続され、トランジスタ１８２はトランジスタ１６８にカスコード状に接続されるので、図示の入力バッファ／スイッチの組合せは信号利得という結果になる。
【００１７】
次に平衡出力マイクロストリップ伝送線対１８４，１８６は、出力バッファ１５４に入る集積回路のダイの周辺に好適には進む。信号線１８４は、キャパシタ１８８を介してバイポーラトランジスタ１９０のベースに接続される。また、信号線１８４は、インダクタ１９２を介して基準電圧Ｖ4に接続される。同様の方法で、出力信号線１８６は、直列キャパシタ１９４を介してトランジスタ１９６のベースに接続される。トランジスタ１９０のベースは、抵抗１９８を介して基準電圧Ｖ5に接続される。同様に、トランジスタ１９６のベースは、抵抗２００を介して基準電圧Ｖ5に接続される。出力信号線１８６は、インダクタ２０２を介して基準電圧Ｖ4に接続される。
【００１８】
差動対として作動するトランジスタ１９０，１９６のエミッタは、インダクタ２０４を介して基準電圧Ｖ6に共通接続される。トランジスタ１９０のコレクタは、キャパシタ２０６を介して出力端子２０８に、インダクタ２１０を介して基準電圧Ｖ7に接続される。トランジスタ１９６のコレクタは、キャパシタ２１２を介して出力２１４に、インダクタ２１６を介して基準電圧Ｖ7に接続される。
【００１９】
ＨＢＴスイッチングトランジスタを選択するために使用され得るアドレス論理回路には多くの可能な構成がある。本明細書には２つのアドレス論理回路が開示される。積分器アプローチが図５（Ａ）に示される。スイッチング波形は行制御線３００に印加されるのに対し、更なる波形は列制御線３０２に印加される。行及び列の双方について、それらに印加されるスイッチング波形は、選択された行に従い異なる。図６（Ａ）は、このような４つの行のスイッチング波形を示す。
【００２０】
行制御線及び列制御線からの波形は、排他ゲートすなわちＸＯＲゲート３０４への入力として供給される。ＸＯＲゲートは、行及び列により供給される２個の信号のスカラー積をとるために使用される。信号３００，３０２のスカラー積はインバータ３０６で反転し、結果はキャパシタ３０８の使用により積分される。この結果は、端子３１０で利用可能なスイッチング信号Ｖb又はＶ3である。行信号及び列信号が互いに全く等しい場合、キャパシタ出力３１０で最大電圧が期待できる。しかし、行信号及び列信号が異なる場合、キャパシタ出力３１０での電圧は降下する。例えば、これら電圧の位相が１８０°異なる場合、端子３１０での電圧Ｖbは理想的には０になる。スイッチング波形を注意深く選択することにより、スイッチマトリクスの任意の結合部すなわち交点を選択的に動作させることができる。図５（Ａ）及び図６（Ａ）に図示されたアプローチの利点は、結合部当たりに要する論理回路の数が比較的少ないことである。不利な点は、スイッチング信号を連続的に印加して結合部のオン状態を保たねばならないことである。
【００２１】
第二のアプローチが図５（Ｂ）の回路図に示され、付随するタイミングチャートは図６（Ｂ）に示される。この論理回路において、制御線３００上の行信号波形及び制御線３０２上の列信号波形はＡＮＤゲート３１２の入力として供給され、その出力はトグルフリップフロップ３１４のクロック入力に接続される。トグルフリップフロップ３１４のＱ出力は、出力３１０で得られるスイッチングトランジスタバイアス電圧になる。図６（Ｂ）に示されるように、スイッチングパルスは、特定の結合部の状態の変更が必要となる度に印加される。このアプローチは、図５（Ａ）及び図６（Ａ）に図示されたスキームよりも非常に簡単なスイッチング波形を要する。このアプローチの利点は、スイッチング波形を連続的に印加する必要がないことである。不利な点は、回路を複雑にするトグルフリップフロップ３１４を各結合部に具備する必要があることである。第三のアプローチ（図示せず）において、シフト素子を動作させるために蛇行して配列されたシフトレジスタを実施することができる。しかし、このアプローチは、高周波線のみを使用する場合よりも著しく多くのデジタル領域を要する。
【００２２】
図５（Ａ）及び図５（Ｂ）において、端子３１０で得られるスイッチング信号は、高周波線によって種々のスイッチングトランジスタのベースに搬送される。
【００２３】
要約すると、好適にはSiGeのＨＢＴスイッチング素子を使用し、入力及び出力平衡対の交点でマイクロストリップの幅を狭くし、入力バッファ及び対のスイッチング素子の相互作用によりカスコード増幅器を提供するクロスポイントマトリクスを図示し、説明した。本発明の好適な実施形態を詳細な説明で説明し図面で図示したが、本発明はそれらに限定せず、添付の特許請求の範囲のみにより限定される。
【図面の簡単な説明】
【００２４】
【図１】従来技術のＮｘＭ高周波クロスポイントスイッチの概略図である。
【図２】（Ａ）本発明に従って実施されたクロスポイントスイッチの上位概念の概略図であり、（Ｂ）（Ａ）に示されたクロスポイントスイッチの下位概念の概略図である。
【図３】本発明の一側面に従った、狭い部分を有するマイクロストリップ対の交点とＨＢＴ接続部を示す、クロスポイントスイッチマトリクスの詳細を示す平面図である。
【図４】本発明の別の側面に従った入力バッファ、ＨＢＴスイッチング対及び出力バッファの素子を示す概略回路図である。
【図５】（Ａ）本発明の一実施形態に従ったスイッチング素子アドレス回路を示す概略回路図であり、（Ｂ）本発明の別の実施形態に従ったスイッチング素子アドレス回路を示す概略回路図である。
【図６】（Ａ）図５（Ａ）に示されたスイッチング素子アドレス回路により使用されるスイッチング波形のタイミングチャートであり、（Ｂ）図５（Ｂ）に示されたアドレス回路と共に生成される波形のタイミングチャートである。
【符号の説明】
【００２５】
１００  ＭｘＮスイッチマトリックス（クロスポントスイッチ）
１０６  入力マイクロストリップ
１１０  出力マイクロストリップ
１１２  スイッチング素子
３０４  ＸＯＲゲート
３１２  ＡＮＤゲート
３１４  トグルフリップフロップ
【図１】
2006503498.tif 000003
【図２】
2006503498.tif 000004
【図３】
2006503498.tif 000005
【図４】
2006503498.tif 000006
【図５】
2006503498.tif 000007
【図６】
2006503498.tif 000008
【国際調査報告】
2006503498.tif 000009
2006503498.tif 000010
2006503498.tif 000011
2006503498.tif 000012
2006503498.tif 000013