(57)【要約】有機発光ダイオード（ＯＬＥＤ）表示器が、陰極層とＯＬＥＤ駆動回路との間に少なくとも１つの遮蔽電極を含んでいる。上記ＯＬＥＤ駆動回路は少なくとも１つの薄膜トランジスタ（ＴＦＴ）を有し、上記遮蔽電極は該薄膜トランジスタに対応するように、且つ、上記陰極層の一層近くに配置され、上記薄膜トランジスタのソースとドレインとの間の全領域を覆う。上記遮蔽電極は接地されるか又は上記薄膜トランジスタのゲートに接続され、これにより、当該表示器のピクセルにおける寄生容量を最小化して、表示性能を向上させる。提示されたアーキテクチャは、アモルファスシリコン又は他の技術での高密度の駆動回路の集積を可能にし、それでいて高表示開口比を維持する。
2004531752.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）表示器において、
基板と、
前記基板上に形成されると共に、各々が動作中に漏れ電流を生じさせるような寄生容量を低減する手段を有する複数のピクセルと、
を有していることを特徴とするＯＬＥＤ表示器。
【請求項２】
請求項１に記載のＯＬＥＤ表示器において、前記寄生容量を低減する手段が接地されることを特徴とするＯＬＥＤ表示器。
【請求項３】
請求項１に記載のＯＬＥＤ表示器において、前記寄生容量を低減する手段が導電体の少なくとも１つの遮蔽電極により形成されることを特徴とするＯＬＥＤ表示器。
【請求項４】
請求項３に記載のＯＬＥＤ表示器において、前記ピクセルの各々が、
光を放出するＯＬＥＤと、
該ＯＬＥＤを電気的に駆動する駆動回路と、
を有し、前記少なくとも１つの遮蔽電極が前記ＯＬＥＤの層と前記駆動回路との間に配置されることを特徴とするＯＬＥＤ表示器。
【請求項５】
請求項４に記載のＯＬＥＤ表示器において、前記ＯＬＥＤは陽極層と、エレクトロルミネッセント層と、陰極層とを含み、前記駆動回路は少なくとも１つの薄膜トランジスタを有し、前記少なくとも１つの遮蔽電極は前記陰極層と前記少なくとも１つの薄膜トランジスタとの間において該少なくとも１つの薄膜トランジスタに対応するように配置されることを特徴とするＯＬＥＤ表示器。
【請求項６】
請求項５に記載のＯＬＥＤ表示器において、前記寄生容量を低減する手段は前記少なくとも１つの薄膜トランジスタのゲートに電気的に接続されることを特徴とするＯＬＥＤ表示器。
【請求項７】
請求項５に記載のＯＬＥＤ表示器において、前記少なくとも１つの遮蔽電極は前記少なくとも１つの薄膜トランジスタのソースとドレインとの間の全領域を覆うことを特徴とするＯＬＥＤ表示器。
【請求項８】
請求項７に記載のＯＬＥＤ表示器において、前記少なくとも１つの遮蔽電極は前記陰極層に対して一層近くに配置されることを特徴とするＯＬＥＤ表示器。
【請求項９】
請求項８に記載のＯＬＥＤ表示器において、前記ＯＬＥＤ及び前記駆動回路は前記基板上に垂直方向に積層されることを特徴とするＯＬＥＤ表示器。
【請求項１０】
請求項９に記載のＯＬＥＤ表示器において、前記ピクセルの各々はトップ放射用に形成されることを特徴とするＯＬＥＤ表示器。
【請求項１１】
請求項１０に記載のＯＬＥＤ表示器において、前記駆動回路は逆スタガ薄膜構造で形成されることを特徴とするＯＬＥＤ表示器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、更に詳細には遮蔽電極を有する有機発光ダイオード表示器に関する。
【背景技術】
【０００２】
高分子又は有機発光ダイオード（ＯＬＥＤ）は、１以上の有機ＥＬ層又は斯かる層の有機ＥＬ領域内での注入された電子及び正孔の放射的再結合により発生される光を放出するようなエレクトロルミネッセント（ＥＬ）層である。
【０００３】
ＯＬＥＤを使用するＯＬＥＤ表示器は、簡単な構造、速い応答時間及び広い視野角を含む種々の利点のために、益々注目を集めている。
【０００４】
図１Ａは、一般的なアクティブマトリクスＯＬＥＤ（ＡＭＯＬＥＤ）表示装置の上面図である。図１Ａにおいて、符号１０はＯＬＥＤ表示装置を示す。該ＯＬＥＤ表示装置１０は、ＯＬＥＤ表示器１２と、ゲートマルチプレクサ１６と、ドライバ１８とを有している。ＯＬＥＤ表示器１２は、例えば画像を表示するためのマトリクスアレイ形態の複数のピクセル１４からなっている。符号Ｃは、ピクセルの拡大のための、ＯＬＥＤ表示器１２の一部を示している。
【０００５】
図１Ｂは、図１Ａの部分Ｃから取り出された、図１ＡのＯＬＥＤ表示器の部分拡大図である。図１Ｂに示されるように、ピクセル１４の各々は、ＯＬＥＤ２２と薄膜（ＴＦＴ）駆動回路２４とを有している。実施例１Ｂにおけるアドレス及びデータラインは、図１Ａに示されるように、ゲートマルチプレクサ１６及びドライバ１８に各々接続されている。
【０００６】
図１Ｃは、１つのピクセルの図１ＢのＡ−Ａ’線に沿う断面図であり、ＯＬＥＤ２２及びＴＦＴ駆動回路２４がガラス基板３２上に形成されていることを示している。
【０００７】
基板３２は透明でも又は不透明でもよい。このように、該ＯＬＥＤ表示器は光を基板３２を介して又は陰極層を介して放出するように構成することができる。図１Ｃは、基板３２を介して光を放出するようなピクセルを示している。
【０００８】
ＯＬＥＤ２２において、陽極層は典型的には透明導電材料から形成される一方、陰極層は典型的には低仕事関数の導電金属から形成される。
【０００９】
上記陽極層は透明ボトム電極として形成され、上記陰極層は当該ＯＬＥＤ層上に連続したトップ電極として形成される。
【００１０】
一般的なAMOLED表示器においては、光放出表示面積の全ピクセル面積に対する比として定義される開口比又はフィルファクタが表示品質を保証する程度充分に高いことを保証することが重要である。
【００１１】
図１ＡのAMOLED表示器は、バックプレーン電子回路が集積されるガラス基板３２上の開口を介しての光放出に基づくものである。安定した駆動電流のためにＴＦＴ集積のピクセル上（オンピクセル）密度を増加させることは、上記開口の寸法を減少させることになる。同様の問題が、ピクセルサイズが縮小（下方スケーリング）される場合にも起こる。
【００１２】
スケーリング又はオンピクセル集積密度に対して不変な開口比を有するための解決策は、ＯＬＥＤ層をバックプレーン電子回路又はＴＦＴ駆動回路上に透明トップ電極と共に垂直方向に積層することである。図２はバックプレーン電子回路上に垂直方向に積層されたＯＬＥＤにより形成されたピクセルの断面図である。図２において、符号１４はピクセルを示している。該ピクセル１４は、基板３２上に垂直方向に積層されたＯＬＥＤ３１と、バックプレーン電子回路２４とを有している。符号Ｔ１及びＴ２は薄膜トランジスタを各々示している。図２に関する更なる説明は、後に、図３が説明される際になされる。
【００１３】
上述した構造を持つAMOLED表示装置１０の動作を図１Ａないし１Ｄを参照して詳細に説明する。
【００１４】
図１Ｄは図１Ｃの等価回路を示す説明図である。該等価回路として、例えばポリシリコン技術により実現された２トランジスタ式ドライバ回路が図示されている。該等価回路は図２に示すようにアモルファスシリコン技術を用いてAMOLED表示器に適用することができるが、ＴＦＴの型式及びＯＬＥＤの位置の変更を伴う。
【００１５】
ゲートマルチプレクサ１６からの電圧Ｖaddressがアドレスラインの１つを活性化すると、薄膜トランジスタＴ１がオンされるので、ドライバ１８からの電圧Ｖdataがデータラインの１つを介してコンデンサＣｓの充電を開始する。この時点で、上記電圧Ｖdataはドライバ薄膜トランジスタＴ２のゲート容量も生じさせる。上記データライン上の電圧Ｖdataに依存して、コンデンサＣｓはドライバトランジスタＴ２をオンさせるまで充電され、次いで該ドライバトランジスタＴ２が導通開始して、ＯＬＥＤ２２を適切なレベルの電流により駆動する。上記アドレスラインがオフされると、トランジスタＴ１はオフされるが、ドライバトランジスタＴ２のゲートにおける電圧は殆ど同一のまま残存する。従って、上記ＯＬＥＤを介しての電流は、トランジスタＴ１がオフされた後も変化されないままとなる。該ＯＬＥＤの電流は、異なる電圧が当該ピクセルに書き込まれる次の時点にのみ変化する。
【００１６】
しかしながら、連続したバック電極はトランジスタＴ１の漏れ電流を生じさせるような寄生容量を招来し、斯かる寄生容量の作用は、該連続したバック電極がスイッチング及び他の薄膜トランジスタ上に延びる場合にドライバトランジスタＴ２の動作に影響を与えるほど重大になる。即ち、上記の連続したバック電極の存在は薄膜トランジスタに大きな漏れ電流を引き起こすような寄生チャンネルを生じさせ得る。該漏れ電流とは、薄膜トランジスタＴ１のゲートがオフ状態の場合に該薄膜トランジスタＴ１のソースとドレインとの間に流れる電流のことである。
【００１７】
上記漏れ電流はドライバ薄膜トランジスタＴ２のゲート上の電荷を、当該容量を放電させることにより排出し得、該トランジスタを連続的にオン状態に維持する。従って、該漏れ電流は当該表示器の総電力消費を増加させる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、性能を向上させるために寄生容量を最小化する遮蔽電極を有するような高分子又は有機発光ダイオード（ＯＬＥＤ）表示器を提供することにある。
【００１９】
また、本発明の他の目的は、高開口比のための垂直方向のピクセル回路集積を介しての表面放射を可能にするような遮蔽電極を有するＯＬＥＤ表示器を提供することにある。
【課題を解決するための手段】
【００２０】
上記アーキテクチャは、アモルファスシリコン又は他の技術での高密度の駆動回路の集積を可能にし、それでいて、高開口比は維持する。
【００２１】
上記目的を達成するため、本発明によるＯＬＥＤ表示器は、基板と、該基板上に形成されると共に、各々が漏れ電流を生じさせるような寄生容量を低減させるためのユニットを有するような複数のピクセルとを有している。
【００２２】
上記寄生容量低減ユニットは導電体の少なくとも１つの遮蔽電極により形成される。上記ピクセルの各々は光を放出するＯＬＥＤ層と、該ＯＬＥＤ層を電気的に駆動する駆動回路とを有し、上記少なくとも１つの遮蔽電極は上記ＯＬＥＤ層と上記駆動回路との間に配置される。
【００２３】
好ましくは、上記ＯＬＥＤ層は陽極層と、エレクトロルミネッセント層と、陰極層とを有し、上記駆動回路は少なくとも１つの薄膜トランジスタを有し、上記少なくとも１つの遮蔽電極は前記陰極層と前記少なくとも１つの薄膜トランジスタとの間において該少なくとも１つの薄膜トランジスタに対応するように配設される。該少なくとも１つの遮蔽電極は、上記少なくとも１つの薄膜トランジスタのソースとドレインとの間の全体の領域を覆う。好ましくは、上記少なくとも１つの遮蔽電極は上記陰極層に一層近づけて配置される。
【００２４】
上記ＯＬＥＤ層及び駆動回路は上記基板上に垂直方向に積層することができ、これら垂直方向に積層されたＯＬＥＤ層及び駆動回路はトップ放射部を形成し、上記駆動回路は逆スタガ薄膜トランジスタ構造で形成することができる。上記少なくとも１つの遮蔽電極は、アルミニウム、モリブデン、又はＬＣＤ製造工程における標準の金属化層から長方形形状に形成される。前記寄生容量低減ユニットは電気的に接地されるか又は前記少なくとも１つの薄膜トランジスタのゲートに接続される。
【００２５】
本発明による上記構造を備えるようなＯＬＥＤ表示器は、駆動回路における寄生容量を最小化すると共に、ドライバ薄膜トランジスタのゲートにおける電圧を保持することにより薄膜トランジスタの漏れ電流を最小化する。
【００２６】
更に、本発明によるＯＬＥＤ表示器は、ＯＬＥＤ層をバックプレーン電子回路上に、トップ又は表面放射用の透明トップ電極と共に垂直方向に積層されるのを可能にする。
【発明を実施するための最良の形態】
【００２７】
本発明の上記目的及び特徴は、本発明の好ましい実施例を添付図面を参照して詳細に説明することにより一層明らかとなるであろう。
【００２８】
以下、本発明の実施例による有機発光ダイオード表示器について添付図面を参照して詳細に説明する。尚、全開示を通して同様の符号は同様の構成要素を示している。
【００２９】
図３は、本発明の一実施例により駆動回路上に形成された遮蔽電極を備えるAMOLED表示器のピクセルを示す断面図である。
【００３０】
前述したように、該AMOLED表示器は、ピクセルのマトリクスアレイからなるものであるが、図３は説明の簡略化のために１つのピクセルのみを示している。
【００３１】
図３に示されるように、ピクセル３０は、ＯＬＥＤ層３１と、中間又は遮蔽電極ＳＥと、駆動回路３４と、基板３２とを含んでいる。
【００３２】
ＯＬＥＤ３１は、陽極電極即ち陽極層３１Ａと、ＥＬ層３１Ｂと、陰極層３１Ｃとを有している。図３は、トップ又は表面放射ピクセルを示している。陰極電極３１Ｃは連続したバック電極を形成している。
【００３３】
駆動回路３４は２つの薄膜トランジスタＴ１及びＴ２からなっている。該駆動回路３４は３以上の薄膜トランジスタにより構成することもでき、ピクセル３０は基板３２上に形成された駆動回路３４上に垂直方向に積層されたＯＬＥＤ３１により構成することができる。上記駆動回路３４は、逆スタガ薄膜トランジスタ構造により形成することができる。ａ−Ｓｉ：Ｈ及びａ−ＳｉＮ：Ｈはピクセル３０に使用される材料を示している。図３は、ピクセル３０が陰極層３１Ｃと駆動回路３４との間に誘電体層を有していることも示している。
【００３４】
ＴＦＴトランジスタＴ１はソースＳ１と、ドレインＤ１と、ゲートＧ１とを有し、ＴＦＴトランジスタＴ２はソースＳ２と、ドレインＤ２と、ゲートＧ２とからなっている。図３においては、薄膜トランジスタＴ２のソースＳ２は陰極層３１Ｃに電気的に接続されている。
【００３５】
基板３２は、当業者により既知のガラス、プラスチック又は半導体ウェファから形成することができる。
【００３６】
遮蔽電極ＳＥは、ＯＬＥＤ３１と駆動回路３４との間に配置される。これら遮蔽電極ＳＥは、好ましくは、連続するバック電極３１Ｃの一層近くに配置される。
【００３７】
遮蔽電極ＳＥはアルミニウム又はモリブデンから形成することができ、ＬＣＤ製造工程における標準の金属化層を該遮蔽電極ＳＥ用に形成することができる。
【００３８】
遮蔽電極ＳＥは、例えば、長方形形状に形成され、薄膜トランジスタＴ１及びＴ２の各々のソースとドレインとの間の全体領域を覆うべきである。各遮蔽電極ＳＥは電気的に接地されるか、又は薄膜トランジスタＴ１及びＴ２のゲートに各々電気的に接続される。
【００３９】
図４は、図３のピクセルを、該ピクセルの動作中に誘導される寄生容量Ｃp1及びＣp2と共に示す説明図である。
【００４０】
図５は、図４の第１等価回路を示す説明図で、遮蔽電極ＳＥはドライバＴＦＴトランジスタＴ１及びＴ２のゲートに各々電気的に接続されている。
【００４１】
図６は、図４の第２等価回路を示す説明図で、遮蔽電極ＳＥは電気的に接地されている。
【００４２】
図４、５及び６は、ピクセル３０の動作中に、連続するバック電極３１Ｃと遮蔽電極ＳＥとの間に寄生容量Ｃp1及びＣp2が誘導されることを示している。
【００４３】
図４、５及び６に示すような遮蔽電極ＳＥを有するピクセルの動作は、これら遮蔽電極ＳＥが電気的に大地に接続され、又は上記薄膜トランジスタのゲートに各々電気的に接続されるとしても、図１Ｄのものと依然として同一となる。即ち、前記ゲートマルチプレクサ１６からの電圧Ｖaddressがアドレスラインの１つを活性化すると、薄膜トランジスタＴ１がオンされるので、前記ドライバ１８からの電圧Ｖdataがデータラインの１つを介してコンデンサＣｓの充電を開始する。この時点で、上記電圧Ｖdataはドライバ薄膜トランジスタＴ２のゲート容量も生じさせる。上記データライン上の電圧Ｖdataに依存して、コンデンサＣｓはドライバトランジスタＴ２をオンさせるまで充電され、次いで該ドライバトランジスタＴ２が導通開始して、ＯＬＥＤ３１を適切なレベルの電流により駆動する。上記アドレスラインがオフされると、トランジスタＴ１はオフされるが、ドライバトランジスタＴ２のゲートにおける電圧は殆ど同一のまま残存する。従って、上記ＯＬＥＤを介しての電流は、トランジスタＴ１のオフ後も変化されないままとなる。該ＯＬＥＤの電流は、異なる電圧が当該ピクセルに書き込まれる次の時点にのみ変化する。この時点で、前記の連続したバック電極はトランジスタＴ１の漏れ電流を生じさせるような寄生容量を引き起こし得る。斯かる寄生容量の影響を最小化するために、上記遮蔽電極ＳＥが導入されている。即ち、上記のような動作の間において、遮蔽電極ＳＥは電位が薄膜トランジスタＴ１及びＴ２に伝搬するのを遮断し、従って、電荷が当該ピクセル３０の不所望な領域に誘導されるのを防止する。そして、遮蔽電極ＳＥにより生じた寄生容量Ｃp1及びＣp2は、上記陰極における電圧を一定に保持することにより当該ＯＬＥＤの動作を安定化させるように作用する。
【００４４】
以上、本発明の好ましい実施例を説明したが、当業者によれば、本発明が上述した好ましい実施例に限定されるものではなく、添付請求項に記載された本発明の趣旨及び範囲内において種々の変更及び変形を実施することができると理解されるであろう。
【図面の簡単な説明】
【００４５】
【図１】図１Ａは、駆動ユニットを備える一般的なアクティブマトリクスＯＬＥＤ（AMOLED）表示器の上面図であり、図１Ｂは、図１ＡのAMOLED表示器の部分的拡大図である。
【００４６】
【図１Ｃ】図１Ｃは、１つのピクセルの図１ＢのＡ−Ａ’線に沿う断面図である。
【００４７】
【図１Ｄ】図１Ｄは、図１Ｃの等価回路を示す説明図である。
【００４８】
【図２】図２は、バックプレーン電子回路上に垂直方向に積層されたＯＬＥＤにより形成されたピクセルの断面図である。
【００４９】
【図３】図３は、本発明の一実施例により駆動回路上に形成された遮蔽電極を備えるAMOLED表示器のピクセルを示す断面図である。
【００５０】
【図４】図４は、動作の間に誘導される寄生容量を伴うような図３のピクセルを示す説明図である。
【００５１】
【図５】図５は、図４の第１等化回路を示す説明図である。
【００５２】
【図６】図６は、図４の第２等価回路を示す説明図である。
【図１】
2004531752.tif 000003
【図１Ｃ】
2004531752.tif 000004
【図１Ｄ】
2004531752.tif 000005
【図２】
2004531752.tif 000006
【図３】
2004531752.tif 000007
【図４】
2004531752.tif 000008
【図５】
2004531752.tif 000009
【図６】
2004531752.tif 000010
【国際公開パンフレット】
2004531752.tif 000011
2004531752.tif 000012
2004531752.tif 000013
2004531752.tif 000014
2004531752.tif 000015
2004531752.tif 000016
2004531752.tif 000017
2004531752.tif 000018
2004531752.tif 000019
2004531752.tif 000020
2004531752.tif 000021
2004531752.tif 000022
2004531752.tif 000023
2004531752.tif 000024
2004531752.tif 000025
2004531752.tif 000026
2004531752.tif 000027
2004531752.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004531752.tif 000029
2004531752.tif 000030
【国際調査報告】
2004531752.tif 000031
2004531752.tif 000032
2004531752.tif 000033