(57)【要約】トランジスタ装置の製造において、特に移動体通信に使用される低電圧高周波トランジスタの性能及び高周波特性を向上させるためのトランジスタ製造方法において、絶縁領域（４）に囲まれたｎ型ドープコレクタ層（５）を有する半導体基板を用意し、薄膜高濃度ｎ型ドープ層（１８）がコレクタ層の最上部に形成されるようにアンチモニ・イオンをコレクタ層に注入し、かつ薄膜高濃度ｎ型ドープ層（１８）の上部にベースを形成する。
2004502300.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ装置の製造、特に移動体通信に使用される低電圧高周波トランジスタの性能及び高周波特性を向上させるためのトランジスタ装置の製造方法において、
−　絶縁領域（４）に囲まれたｎ型ドープコレクタ層（５）を有する半導体基板（１）を用意し、
−　薄膜高濃度ｎ型ドープ層（１８）が前記コレクタ層の最上部に形成されるようにアンチモニ・イオンを前記コレクタ層に注入し、
−　前記薄膜高濃度ｎ型ドープ層（１８）の上部にベースを形成する、ことを特徴とする方法。
【請求項２】
低エネルギで少量のアンチモニを注入して高濃度ｎ型ドープ表面を形成することを特徴とする請求項１に記載の方法。
【請求項３】
前記低エネルギで少量のアンチモニは２０ ｋｅＶ 以下であり、好ましくは１５ ｋｅＶ 以下であり、かつ、さらに好ましくは１から１０ ｋｅＶ であることを特徴とする請求項２に記載の方法。
【請求項４】
前記少量のアンチモニは１ｘ１０１１から１ｘ１０１３ｃｍ−２であることを特徴とする請求項２または３に記載の方法。
【請求項５】
前記イオン注入が、前記薄膜高濃度ｎ型ドープ層内に約１０から１０００の割合だけドーピングレベルを増加させることを特徴とする請求項２から４のいずれかに記載の方法。
【請求項６】
前記アンチモニ・イオンの注入は、前記薄膜高濃度ｎ型ドープ層を約１−１００ ｎｍの厚みにすることを特徴とする請求項１から３のいずれかに記載の方法。
【請求項７】
前記注入の段階は、高温焼きなましに続いて前記コレクタ層の結晶特性を回復させることを特徴とする請求項１から６のいずれかに記載の方法。
【請求項８】
前記焼きなましは、通常の炉で６００℃以上の温度で行うかまたは急速加熱焼きなまし（ＲＴＡ）によることを特徴とする請求項７に記載の方法。
【請求項９】
２次注入コレクタ（ＳＩＣ）を形成することを特徴とする請求項１から８のいずれかに記載の方法。
【請求項１０】
前記ベースはボロン自然ドープ（ｂｏｒｏｎ ｉｎ−ｓｉｔｕ ｄｏｐｅｄ）として形成され、かつエピタキシャル成長Ｓｉ層構造として形成されることを特徴とする請求項１から９のいずれかに記載の方法。
【請求項１１】
前記ベースはＳｉ／ＳｉＧｅ多層構造として形成されることを特徴とする請求項１から９のいずれかに記載の方法。
【請求項１２】
前記アンチモニ・イオン注入の段階の前に、マスク（１２、１４）が前記基板上に位置付けられ、前記マスクは前記ｎ型ドープコレクタ層の上に開口を構成し、かつ
−  前記アンチモニ・イオンは前記マスクの開口を通して注入されることを特徴とする請求項１から１１のいずれかに記載の方法。
【請求項１３】
マスクが位置付けられる前記段階は、前記コレクタ層上に熱酸化物を成長させる段階と、前記酸化物上にシリコン窒化物層を堆積する段階と、前記シリコン窒化物層及び酸化物層をパターン化しかつエッチングする段階とを含み、即ち前記マスクの開口を定義することを特徴とする請求項１２に記載の方法。
【請求項１４】
トランジスタ装置、特に移動体通信に使用される低電圧高周波トランジスタ装置において、前記トランジスタ装置が、請求項１から１３のいずれかに記載の方法にしたがって製造されることを特徴とするトランジスタ装置。
【請求項１５】
トランジスタ装置、特に移動体通信に使用される低電圧高周波トランジスタ装置において、前記トランジスタ装置が、該トランジスタ装置のコレクタ（５）とベース（２０）の間に位置した高濃度ドーピングレベルの薄膜アンチモニ・イオン注入層（１８）を含むことを特徴とするトランジスタ装置。
【請求項１６】
集積回路、特に移動体通信に使用される低電圧高周波トランジスタを有する前記集積回路において、該集積回路が、少なくとも請求項１５に記載のトランジスタ装置を含むことを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
（発明の技術分野）
本発明は概してトランジスタ装置に関するもので、特に移動体通信に使用される低電圧高周波トランジスタに関するものである。更に特に本発明は高周波特性を改善したトランジスタ装置の製造方法に関するものであり、トランジスタ装置そのものと、そのトランジスタを含む集積回路に関するものである。
【０００２】
（関連技術の説明）
バイポーラ集積回路は最新通信システムの主要な役割を担う。回路は主にアナログ機能の為に使用され、即ち電流と電圧の開閉、高周波無線機能（混合器、増幅器、検波器等）である。
【０００３】
今日の約５０Ｈｚ ｆＴ（最大伝送周波数）を有するシリコンバイポーラ接合トランジスタ（ＢＪＴ）の速度は、その基板層の厚さと固有抵抗の間の干渉のために物理的限界に来ている。従来のＢＪＴ のベースにゲルマニウムをドープすることによって高周波特性は実質的に向上した。そのような装置はＳｉＧｅ（シリコンゲルマニウム）ＨＢＴ（多接合バイポーラトランジスタ）構成である。通常、層構成はＭＢＥ（分子ビームエピタクシ）又はＣＶＤ（化学蒸着）により成長し、しかしまた、シリコン中にゲルマニウムを注入する事が類似の効果を実証する為に可能であるが、ドーピングプロファイルを制御しにくい。
【０００４】
過去数年間、ＳｉＧｅ ＨＢＴはｆＴ及びｆｍａｘ（最大発振周波数）に関して記録的な高周波性能を示してきた。高周波応用の為に、例えば、無線通信においてＳｉＧｅ ＨＢＴは現在の二重ポリシリコンＨＦ−ＩＣ’ｓ及びＢｉＣＭＯＳ技術の性能を増大させるために使用することができる。そこにはしかしながら、特に高周波において高電流を増幅する必要がある装置の為に、装置の周波数特性を向上させることにまだ関心がある。
【０００５】
トランジスタ性能の向上の為にランチャ構想（ｌａｕｎｃｈｅｒ ｃｏｎｃｅｐｔ）が最近より知られ、更に詳細には文献“破壊電圧及び速度の向上による最新ＢＪＴのエピタキシャル・コレクタの為の最適化指標”、Ｐ． Ｐａｌｅｓｔｒｉ， Ｃ． Ｆｉｅｇｎａ， Ｌ． Ｓｅｌｍｉ， Ｇ．Ａ．Ｍ． Ｈｕｒｋｘ， Ｊ．Ｗ． Ｓｌｏｔｂｏｏｍ 及びＥ．Ｓａｎｇｉｏｒｇｉ， 国際電子機器会議技術抄報、１９９８、７４１頁及び“高濃度非均一コレクタのドーピングプロファイルを有するシリコンＢＪＴの効果へのより良い考察”、Ｐ． Ｐａｌｅｓｔｒｉ， Ｃ． Ｆｉｅｇｎａ， Ｌ． Ｓｌｅｍｉ， Ｍ．Ｓ． Ｐｅｔｅｒ， Ｇ．Ａ．Ｍ． Ｈｕｒｋｘ， Ｊ．Ｗ． Ｓｌｏｔｂｏｏｍ， Ｅ．Ｓａｎｇｉｏｒｇｉ， ＩＥＥＥ 会報−電子機器、４７巻、５号、１０４４頁、２０００年５月に記載されている。ベースとコレクタの間に高電界層を生成する基本的な考えは非常に薄いので分散することなく高電界でキャリアの速度は実質的に増加することである。厚さは分散と他のコレクタより実質的に高いドーピングレベルの間のフリーパスのものと比較できる。代表的な厚さの値は１０−１００ ｎｍでドーピングレベルは１ｘ１０１７− １ｘ１０２０ｃｍ−３である。もし適切な値を使用できるならば、破壊電圧は殆ど変わらず装置の速度が増加する。
【０００６】
ランチャ層機能の実験的確認は文献“１６０ ＧＨｚ Ｆｍａｘに増強されたＳｉＧｅヘテロ接合バイポーラトランジスタ”、Ａ． Ｓｃｈｔｉｐｐｅｎ， Ｕ． Ｅｒｂｅｎ， Ａ． Ｇｒｕｈｌｅ， Ｈ． Ｋｉｂｂｅｌ， Ｈ． Ｓｃｈｕｍａｃｈｅｒ， Ｈ． Ｋｏｎｉｇ， 国際電子機器会議技術抄報１９９５、７４３頁に示され、ここで、ダブルメサ型ＳｉＧｅトランジスタの性能は向上し１６０ ＧＨｚ のｆｍａｘの記録を達成した。
【０００７】
ダブルメサ型ＳｉＧｅトランジスタにて向上した装置の性能を示す為に使用される装置構造は分子ビームエピタクシ（ＭＢＥ）により成長した。そのような構造は特に大量生産や、大型集積回路の製造には特別適さない。
【０００８】
また、そのようなコレクタ・ランチャ層を有するダブルメサ型ＳｉＧｅトランジスタはドイツ特許Ｎｏ．１９６ １７ ０３０ Ａ１に発表されている。
【０００９】
（発明の要約）
単純化した製造方法がシリコン／シリコンゲルマニウムＲＦ−ＩＣバイポーラトランジスタに適用する事ができ、現存の処理方法を最小限の変更でなし得る。
【００１０】
本発明の目的は、トランジスタ装置の製造方法を提供することにあり、特に単純でフレキシブルにコレクタ・ランチャ層を形成するために無線周波数応用のトランジスタ装置を提供することにある。
【００１１】
本発明の更なる目的は、いくつかの技術とも両立でき集積化フレキシビリティーを増大する方法を提供することにある。
【００１２】
これらの目的は、本発明の一つの特徴によれば、次の段階を含む方法によって満たされる。
−  絶縁領域に囲まれたｎ型ドープコレクタ層と共に半導体基板を用意し、
−  薄膜高濃度ｎ型ドープ層がコレクタ層の最上部に形成されるようにアンチモニ・イオンをコレクタ層に注入し、−  薄膜高濃度ｎ型ドープ層の上部にベースを形成する。
【００１３】
なるべくなら、基板の上にマスクを位置付け、マスクはｎ型ドープコレクタ層の上に開口を形成し，ここにアンチモニ・イオンがマスク開口を通して注入される。
【００１４】
更に、本発明の目的は、上記の製造方法の結果から半導体トランジスタ装置を提供することにある。
【００１５】
本発明の第２の特徴によれば、コレクタとベース間の高濃度ドープレベルの薄膜アンチモニ・イオン注入層を含む半導体トランジスタを提供する。
【００１６】
既存のバイポーラＲＦ−ＩＣ処理におけるベース層を堆積する前にアンチモニ（Ｓｂ）を低エネルギで注入することで、ベースの下にコレクタ・ランチャ層を生成し、トランジスタの高周波性能と電流許容能力を実質的に向上させる。
【００１７】
Ｓｂを使用することによって、イオン注入中にＳｂの低成長範囲のために、薄膜高濃度ドープ層がベースの下に生成される。また、Ｓｂは低拡散係数を有するので、薄形層は、層の鋭いドーププロファイルを損ねること無しに通常の処理の流れにおいて過熱サイクルに耐えることができる。
【００１８】
本発明の更なる効果と特性は具体例の詳細説明にて次に明らかにする。
【００１９】
（実施例の詳細な説明）
次の説明において、本発明の完全な理解を提供する為に、具体例を特定のハードウェア、応用、技術等について説明しかつこれに限定することなく述べる。しかしながら、本発明は特定の具体例から逸脱した他の実施例で行い得ることが当業者にとって明らかであるが、他の実施例において、周知の方法、プロトコル、装置および回路の詳細な説明は、不必要な説明により本発明が曖昧にならないように省略した。
【００２０】
図１から図３を参照し、本発明の処理順序の具体例を、イオン注入ランチャ層の構成を含むように説明する。
【００２１】
処理はエピタキシャル成長ベースを有するバイポーラ／ＢｉＣＭＯＳ集積回路を生成するための通常の処理フローに従い、また付随的にベース中のＳｉＧｅも含む。こうして、基板１はｎｐｎ素子の埋込みコレクタ３を形成する為にｎ＋にドープされる。埋込みコレクタ５上において、分離ｎ−ドープコレクタ層３がＬＯＣＯＳ（局所酸化）又はＳＴＩ（浅溝分離）４の助成によって形成される。
【００２２】
コレクタ５及び分離領域４の上に、通常、熱酸化物１２が１００−３００Åほど成長する。その後、通常、１００−３００Åの窒化シリコン１４がＣＶＤによって酸化物１２の上に堆積される。Ｅ／Ｂ開口マスク（通常、約１μの寸法）がフォトレジストにてパターン化され、その後、窒化物および熱酸化物はドライエッチングされ、こうしてＥ／Ｂ窓が定められる。次いで、残ったフォトレジストを取り除く。その結果の構造を図１に示す。
【００２３】
図２を参照し、浅いコレクタ・ランチャ層を形成するために、図上に矢印１６で表示するように、Ｅ／Ｂ窓内でコレクタ層５へアンチモニＳｂイオンが注入される。
【００２４】
Ｓｂは、シリコン内のｎドーパントにおいて、重い質量（１２２ ｇ／ｍｏｌ， Ｓｉ ２８ ｇ／ｍｏｌ）を有し、これが浅いドーピングプロファイルを生成するのに適しておリかつ非常に低い熱拡散係数を有し、続く焼きなましに対し感度がなくなる。低エネルギ（通常、５−１０ ｋｅＶ）で少量（通常、１ｅ１２−１ｅ１３ ｃｍ−２）のＳｂ注入が、高濃度ｎドープ表面を生成し、これがコレクタ・ランチャ層を形成する。
【００２５】
短時間高温焼きなまし（＞６００℃）はコレクタ層の結晶特性を回復させる。この焼きなましは従来の炉で行うことができ、又は急加熱焼きなまし（ＲＴＡ）或いはＳｉ／ＳｉＧｅ多層構造を堆積する前に、通常用いられる予熱の一部を使用し、これがＮＰＮトランジスタのベースを形成する。ランチャ層は図３に参照番号１８で模式的に示す。
【００２６】
処理はベースのためのシリコンのエピタキシャル堆積を続ける。こうして、外因ベースコンタクトのための約２０００Åのポリシリコン２０が堆積される。外因ベースはＢ又はＢＦ２を低エネルギで注入することによってドープされる。層２０の代わりにＳｉ及びＳｉ／ＳｉＧｅまたはそのいずれかの多層構造を形成できる。
【００２７】
製造処理は従来の方法（図示せず）によって続けられる。即ち、１０００−２０００ÅのＴＥＯＳが堆積され、エミッタ開口を定め、ＴＥＯＳ及びポリシリコン２０をシリコン表面に向けてエッチングし、かつベースの注入前にエミッタ開口に薄膜熱酸化物を成長させる。ベースのドーピングに続いて、エミッタポリシリコンから外因ベースポリシリコンを分離しかつエミッタ開口を更に減少させる為に、約２０００Åの窒化物を適度に堆積し、その後、異方性にエンチングされ、エミッタ開口の内壁に窒化物内部スペーサを残す。
【００２８】
処理はドーピング（通常、多量の砒素注入）に続いてエミッタポリシリコン（通常、２０００−３０００Å）を堆積することにより続けられ、エミッタポリシリコンのマスキングとドライエッチングがおこなわれる。更に、高温で短時間の構造の焼きなましは、ドーパントを活性化しドーピングプロファイルを設定する。通常、ＲＴＡは≧１０００℃で１０−３０秒間おこなわれる。最後に、珪化物形成と金属化によるシートの抵抗値低下が続く。
【００２９】
コレクタコンタクト形成の詳細は従来の方法にておこなうことができる為ここでは省略する。
【００３０】
本発明の課題を確証する為に、アンチモニ・イオン注入のランチャ層を有する本高周波バイポーラトランジスタを従来の高周波バイポーラトランジスタとシミュレートしかつ比較する。
【００３１】
図４にイオン注入ランチャ層付き高速バイポーラトランジスタ及び従来の高速バイポーラトランジスタのためのドーピングプロファイルを示す。ランチャ層は上記説明の処理順序を使用して形成される。
【００３２】
図５には、ランチャ付きトランジスタと従来のトランジスタに印加した通常のバイアスポイントのための電子速度を示す。速度分布はランチャによって変わる。ピーク値は上昇し、ベース領域の速度が上がり、かつエピコレクタ（ｅｐｉｃｏｌｌｅｃｔｏｒ）領域速度が下がる。通常大きな素子に有りがちな分散限定速度（約１ｅ７ ｃｍ／ｓ）と比較して本質的な速度のオーバーシュートがあることに注目すべきである。最後に達成したコレクタ電流はそれらの速度の重み平均値として考えるべきである。本発明の主要点は高速／フィールド領域が分散を生じないように薄いことである。
【００３３】
図６はランチャ層とランチャ層＋ ＳＩＣ（２次注入コレクタ、ＲＦバイポーラトランジスタ性能向上の通常の方法）による改善されたＲＦ性能を実証する。最大ｆＴの増加と高周波性能（大電流における電流増幅率降下）が伺える。
【００３４】
本発明の特徴はなかでも次の事項を含む。
＊  バイポーラＲＦトランジスタのＨＦ周波数と電流許容能力の向上
＊  ＲＦ−ＩＣの既存製造フローの単純集約化
【００３５】
系統的に説明した上記のバイポーラＲＦ−ＩＣ工程は一例のみである。
【００３６】
上記で処理を図示したようにウェファの残りの部分が酸化物と窒化物の層で覆われていない開口コレクタ領域にも代りに本発明によるＳｂ注入は実行できる。
【００３７】
さらに、代わりの方法としてマスキングの段階でＳｂイオン注入の前において構造の上にどのようなマスキング材料でも位置付けることができるということである。そのような方法では、ランチャ層の横の寸法は程よく制御できる。
【００３８】
本発明が複数の方法で変化することは明らかである。そのような変化が本発明の範囲から逸脱することからは無関係である。すべてのそのような当業者による付加した改変は請求の範囲内に含まれることは明白である。
【図面の簡単な説明】
本発明は以下に示すＦｉｇｓ． １ないし６及び本発明の具体的例の詳細説明からより良く理解することができ、これらは図解のみのためで発明を限定するものではない。
【図１】
本発明による処理中における半導体構造部分を大きく拡大した断面図である。
【図２】
本発明による処理中における半導体構造部分を大きく拡大した断面図である。
【図３】
本発明による処理中における半導体構造部分を大きく拡大した断面図である。
【図４】
バイポーラトランジスタのドーピングプロファイルのダイヤグラムであり、発明のイオン注入ランチャ層によって紹介した相違点が明確に示されている。
【図５】
本発明のイオン注入ランチャ層を有するトランジスタと従来のトランジスタの性能を示すダイヤグラム。
【図６】
本発明のイオン注入ランチャ層を有するトランジスタと従来のトランジスタの性能を示すダイヤグラム。
【図４】
2004502300.tif 000003
【図５】
2004502300.tif 000004
【図６】
2004502300.tif 000005
【国際公開パンフレット】
2004502300.tif 000006
2004502300.tif 000007
2004502300.tif 000008
2004502300.tif 000009
2004502300.tif 000010
2004502300.tif 000011
2004502300.tif 000012
2004502300.tif 000013
2004502300.tif 000014
2004502300.tif 000015
2004502300.tif 000016
2004502300.tif 000017
2004502300.tif 000018
2004502300.tif 000019
2004502300.tif 000020
2004502300.tif 000021
【国際調査報告】
2004502300.tif 000022
2004502300.tif 000023
2004502300.tif 000024