(57)【要約】下部表面と上部表面とを有する半導体基板（１０２）と、基板の下部表面に沿って配置された下部電気接点（１０４）と、ｎ型材料から形成され、基板の上部表面上に配置された下部ミラー（１０６）と、下部ミラー部分上に配置された複数の量子井戸を有する活性領域（１０８）と、等方性物質から形成され、活性領域上に配置された上部ミラー（１１０）と、上部ミラー部分上に配置された等電位層（１１２）と、第１の上部電気接点から特定の距離（１２４）をおいて等電位層上に配置された第１の上部電気接点（１２０）と、第１の上部接点の下に配置され、等電位層、上部ミラー、活性領域、下部ミラーを横切る第１の分離領域（１２６）と、第２の上部接点の下に配置され、等電位層、上部ミラー、活性領域、下部ミラーを横切る第２の分離領域（１２８）と、上部ミラーと等電位層との間に挿入され、第１の上部接点と第２の上部接点との間の特定の距離より小さい寸法の開口（１１８）をそれらの間に形成するように適合された絶縁層（１１４、１１６）とを含む、単一モードＶＣＳＥＬ（垂直空洞共振器表面発光ダイオードレーザ）コンポーネント（１００）を提供するためのシステムおよび方法を開示する。【選択図】図１
2004529487.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の下部表面上に配置された底部接点部分と、前記基板の上部表面上に配置された下部ミラー部分と、前記下部ミラー部分上に配置された活性領域と、電気的等方性物質から形成され、活性領域上に配置された上部ミラー部分とを有するＶＣＳＥＬ構造を形成するステップと、
前記上部ミラー部分上に配置された実質的等電位層を設けるステップと、
前記上部ミラー部分と前記等電位層との間に電気的絶縁層を選択的に挿入して、それらの間に開口を形成するステップと、
前記等電位層上に配置された上部接点部分を設けるステップと、
を含む単一モードＶＣＳＥＬを生産する方法。
【請求項２】
前記基板はガリウムヒ素材料から形成される、請求項１に記載の方法。
【請求項３】
前記下部ミラー部分はｎ型材料から形成され、前記上部ミラー部分はｐ型材料から形成される、請求項１に記載の方法。
【請求項４】
前記下部ミラー部分はｐ型材料から形成され、前記上部ミラー部分はｎ型材料から形成される、請求項１に記載の方法。
【請求項５】
前記下部ミラー部分と前記上部ミラー部分はいずれもｎ型材料から形成される、請求項１に記載の方法。
【請求項６】
前記下部ミラー部分と前記上部ミラー部分はいずれもｐ型材料から形成される、請求項１に記載の方法。
【請求項７】
前記等電位層を設けるステップは、０．０１オーム／ｃｍの抵抗率を有する材料の層を設けるステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記等電位層を設けるステップは、ヒ化アルミニウムガリウムの層を設けるステップをさらに含む、請求項１に記載の方法。
【請求項９】
電気的絶縁層を選択的に挿入する前記ステップは、開口を形成するように適合された複数の遠位分離絶縁領域を挿入するステップをさらに含む、請求項１に記載の方法。
【請求項１０】
前記絶縁層は酸化物を含む、請求項１に記載の方法。
【請求項１１】
前記絶縁層はＡｌ２Ｏ３を含む、請求項１０に記載の方法。
【請求項１２】
前記絶縁層は空気を含む、請求項１に記載の方法。
【請求項１３】
前記等電位層を設ける前記ステップは、前記上部ミラー部分のコンダクタンスよりかなり大きいコンダクタンスを有する材料の層を設けるステップをさらに含む、請求項１に記載の方法。
【請求項１４】
前記等電位層を設けるステップは、前記上部ミラー部分のコンダクタンスより少なくとも４倍大きいコンダクタンスを有する材料の層を設けるステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記等電位層を設けるステップは、前記上部ミラー部分のコンダクタンスより少なくとも１０倍大きいコンダクタンスを有する材料の層を設けるステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
ＶＣＳＥＬ構造を形成する前記ステップは、低い横方向コンダクタンスを有する材料から前記上部ミラー部分を形成するステップをさらに含む、請求項１に記載の方法。
【請求項１７】
前記開口外部の反射率を低減するように前記絶縁層が形成される、請求項１１に記載の方法。
【請求項１８】
前記開口外部の実効屈折率を増加し、それにより、前記開口外部でより長い共振波長を発生するように前記絶縁層が形成される、請求項１１に記載の方法。
【請求項１９】
反射率を低減し、前記開口外部の実効屈折率を増加するように前記絶縁層が形成される、請求項１１に記載の方法。
【請求項２０】
ＶＣＳＥＬ構造を形成する前記ステップは、トンネル接合によって互いに分離された複数のｐｎ接合を有する活性領域を形成するステップをさらに含む、請求項１に記載の方法。
【請求項２１】
ＶＣＳＥＬ構造を形成する前記ステップは、前記下部ミラー部分と前記活性領域との間の第１の熱伝導層と、前記上部ミラー部分と活性領域との間の第２の熱伝導層とを形成するステップをさらに含む、請求項１に記載の方法。
【請求項２２】
前記熱伝導層を形成するステップは、層内の電界の最小値および最大値に対応して熱伝導層に選択的にドーピングを施すステップをさらに含む、請求項２１に記載の方法。
【請求項２３】
基板と、前記基板の下部表面上に配置された底部接点部分と、前記基板の上部表面上に配置された下部ミラー部分と、前記下部ミラー部分上に配置された活性領域と、電気的等方性物質から形成され、前記活性領域上に配置された上部ミラー部分とを有するＶＣＳＥＬ構造と、
前記上部ミラー部分上に配置された等電位層と、
前記上部ミラー部分と前記等電位層との間に挿入され、それらの間に開口を形成するように適合された絶縁層と、
前記開口の外周部の外側の前記等電位層上に配置された上部接点部分と、を含む単一モードＶＣＳＥＬ。
【請求項２４】
前記絶縁層は酸化物を含む、請求項２３に記載のＶＣＳＥＬ。
【請求項２５】
前記絶縁層は空気を含む、請求項２３に記載のＶＣＳＥＬ。
【請求項２６】
前記等電位層は、前記上部ミラー部分のコンダクタンスより少なくとも４倍大きいコンダクタンスを有する材料の層を含む、請求項２３に記載のＶＣＳＥＬ。
【請求項２７】
前記等電位層は、前記上部ミラー部分のコンダクタンスより少なくとも１０倍大きいコンダクタンスを有する材料の層を含む、請求項２３に記載のＶＣＳＥＬ。
【請求項２８】
前記上部ミラー部分は、低い横方向コンダクタンスを有する材料を含む、請求項２３に記載のＶＣＳＥＬ。
【請求項２９】
基板と、該基板の下部表面上に配置された底部接点部分と、前記基板の上部表面上に配置された下部ミラー部分と、前記下部ミラー部分上に配置された活性領域と、等方性物質から形成され、前記活性領域上に配置された上部ミラー部分とを有するＶＣＳＥＬ構造を形成するステップと、
前記上部ミラー部分上に配置された実質的等電位層を設けるステップと、
前記上部ミラー部分と前記等電位層との間に電気的絶縁層を選択的に挿入して、それらの間に開口を形成するステップであって、前記電気的絶縁層が前記開口内部より前記開口外部の方がより大きい公称空洞共振を提供するように適合されるステップと、
前記等電位層上に配置された上部接点部分を設けるステップと、
を含むＶＣＳＥＬにおけるアンチガイドモード選択性を提供する方法。
【請求項３０】
下部表面と上部表面とを有する半導体基板と、
前記半導体基板の前記下部表面に沿って配置された下部電気接点と、
ｎ型材料から形成され、前記半導体基板の上部表面上に配置された下部ミラーと、
前記下部ミラー部分上に配置された複数の量子井戸を有する活性領域と、
電気的等方性物質から形成され、前記活性領域上に配置された上部電流拡散ミラーと、
前記上部ミラー部分上に配置された等電位層と、
ＶＣＳＥＬコンポーネントの第１の横方向端部で前記等電位層上に配置された第１の上部電気接点と、
前記第１の上部電気接点から特定の距離をおいてＶＣＳＥＬコンポーネントの第２の端部で前記等電位層上に配置された第２の上部電気接点と、
前記上部ミラーと前記等電位層との間に挿入され、それらの間に開口を形成するように適合された絶縁層と、
を含む広い電流範囲にわたって単一モード動作を提供するように適合されたＶＣＳＥＬコンポーネント。
【請求項３１】
基板と、前記基板の下部表面上に配置された底部接点部分と、前記基板の上部表面上に配置された下部ミラー部分と、前記下部ミラー部分上に配置された活性領域と、電気的等方性物質から形成され、前記活性領域上に配置された上部ミラー部分とを有するＶＣＳＥＬ構造を形成するステップと、
前記上部ミラー部分上に配置された実質的な等電位層を設けるステップと、
前記上部ミラー部分と前記等電位層との間に電気的絶縁層を選択的に挿入して、それらの間に開口を形成するステップであって、反射率を低減し、前記開口外部の実効屈折率を増加するように絶縁層が形成されるステップと、
前記等電位層上に配置された上部接点部分を設けるステップと、
を含む単一モードＶＣＳＥＬを生産する方法。
【発明の詳細な説明】
【０００１】
発明の技術分野
本発明は、一般に半導体レーザに関し、特に単一横モード垂直共振器表面発光ダイオードレーザ（ＶＣＳＥＬ）を生産するための多機能システムに関する。
【０００２】
発明の背景
垂直空洞共振器表面発光ダイオードレーザ（ＶＣＳＥＬ）は、急速に半導体オプトエレクトロニクスのための中心的技術になっている。ＶＣＳＥＬは通常、他のレーザ源（たとえば、エッジ発光レーザ）を使用するところであればどこでも発光源として使用することができ、システム設計者に対しいくつかの利点を提供することができる。このため、ＶＣＳＥＬは、最新の高速短波長通信システムや、光学エンコーダ、反射／透過センサ、光学読取り／書込み応用例などのその他の大容量応用例のためのえり抜きの光源として浮上しつつある。
【０００３】
表面発光レーザは、ダイの上部または下部から半導体基板平面に対して垂直な放射線を放出する。ＶＣＳＥＬは、それらの間に光空洞共振器を形成し、それを囲むウェハ表面に対して平行に配置されたミラーを有する表面発光レーザである。ＶＣＳＥＬは通常、その上に第１のミラースタックと第２のミラースタックが配置された基板を有し、それらの間に量子井戸活性領域がある。パス当たりの利得は、端面発光レーザよりＶＣＳＥＬの方がかなり低く、これは、より優れたミラー反射率を必要とする。このため、ＶＣＳＥＬ内のミラースタックは通常、複数の分布ブラッグ反射型（ＤＢＲ）ミラーを含み、これは９９％以上の反射率を有する可能性がある。電気接点は通常、第２のミラースタック上に位置決めされ、もう１つの接点は基板と接触している反対側端部に設けられる。２つの接点間を流れるように電流が誘導されると、レイジングが活性領域から誘導され、ＶＣＳＥＬの上部または下部いずれかの表面を通って放出される。
【０００４】
ＶＣＳＥＬはマルチ横モードと単一横モードに大まかに類別することができ、各カテゴリはそれぞれ異なる状況で有利である。単一モードＶＣＳＥＬを製造する際の目標は、他の動作特性を損なわずに、すべての動作条件にわたる単一モード挙動を想定することである。一般に、単一モードＶＣＳＥＬの活性領域は小さい横寸法を必要とし、直列抵抗とビーム広がり角を増加させる傾向がある。さらに、ある動作条件では単一モードであるデバイスが他の動作条件ではマルチモードになる可能性があり、その結果、ＶＣＳＥＬの放出放射線のスペクトル幅およびビームの広がりが劇的に増加する。
【０００５】
応用例に応じて、ＶＣＳＥＬの出力モードは、信号伝送およびその他の応用例での使用にプラスまたはマイナスの影響を及ぼす可能性がある。モードが異なると、伝送媒体（たとえば、光ファイバ）への結合方法が異なる可能性があるので、モード構造は重要である。そのうえ、モードが異なると、異なるしきい値電流を有する可能性があり、異なる立上りおよび立下り時間を示す可能性もある。各種モードによって発生する可能性のあるしきい値電流の変動は、各種モードの各種結合効率と組み合わせると、伝送媒体への結合が電流に関して非常に非線形に変動する可能性がある。伝送媒体への可変結合は、様々なモードの各種立上りおよび立下り時間と組み合わせると、信号パルス波形がその結合の特定の特性に応じて変動する可能性がある。これにより、伝送が一貫し信頼性のある信号に依存するような信号通信応用例の問題が提示される可能性がある。その他の応用例（たとえば、印刷装置、分析機器）は、複数モードソースを非効率的または使用不能にするような一貫した集束光源またはスペクトル純度特性を必要とする場合がある。
【０００６】
モード制御および高動作特性を備えたＶＣＳＥＬを製造することは、いくつかの難題を提起する。下位モード（単一モード）で効率よく動作するＶＣＳＥＬを製造することは難しい。ほとんどの従来のＶＣＳＥＬは上位モードでレーザ発振する傾向があるが、センサなどの一部の応用例には単一横モードレイジングが好ましい。単一モードＶＣＳＥＬを生産しようという従来の試みは一般に、小さい電流範囲のみにわたって単一モードを維持するので、ほとんどの応用例での実用には不十分な出力電力を有する構造になっている。通常、ＶＣＳＥＬを製造するには、低い直列抵抗と高い電力出力を達成するために比較的大きい電流開口径を必要とする。大きい電流開口に関する問題は、（仮にあるとしても）しきい値のすぐ上でのみ単一モードレイジングが発生するように上位レイジングモードが導入されることである。単一モード挙動を得るためにより小さい電流開口を備えたＶＣＳＥＬを製造すると、複数の問題が発生する。すなわち、直列抵抗が大きくなり、ビーム広がり角が大きくなり、達成可能な電力が小さくなる。一部の従来のアンチガイド構造は、これを達成することができるが、特にエピタキシャル成長の中断、パターン形成ステップ、後続の追加エピタキシを必要とする際に製造上の困難が発生する可能性がある。他の大型単一モードＶＣＳＥＬでは、製造のためにマルチステップＭＢＥまたはＭＢＥ／ＭＯＣＶＤの組合せを必要とし、アライメントおよび歩留まりの問題を発生し、生産コストが増加し、商業上の実現性が低下する。
【０００７】
発明の概要
以下に示す本発明の概要は、本発明に固有の革新的特徴の一部を理解しやすくするために示すものであり、完全に記述するためのものではない。本発明の様々な態様に対する完全な理解は、明細書全体、特許請求の範囲、添付図面、要約を全体として考慮することによって得ることができる。
【０００８】
したがって、前述の従来の方法の制約を克服しながら、商業上実現可能なＶＣＳＥＬの電力出力と動作を提供し、すべての電流範囲にわたって単一モード動作を維持し、費用効果が高く効率的に単一モードＶＣＳＥＬを生産するための多機能システムが必要とされている。
【０００９】
本発明では、ＶＣＳＥＬコンポーネントの電気特性、熱特性、幾何光学特性は、最下位モードのピークと一致してＶＣＳＥＬデバイスの中心で電流がピークに達し、上位モードで損失を最大限にするかまたは完全に除去するように設計され選択されている。任意選択で、基本モードの方を選ぶように損失プロファイルを光学的に調整するために、本発明の技法とともに他のモード制御技法を使用することができる。
【００１０】
本発明は、基板と、基板の下部表面上に配置された底部接点部分と、基板の上部表面上に配置された下部ミラー部分と、下部ミラー部分上に配置された活性領域と、電気的等方性物質から形成され、活性領域上に配置された電流拡散上部ミラー部分と、上部電流拡散ミラー部分上に配置され、追加ミラーを含むことができる等電位部分と、上部電流拡散ミラー部分と等電位部分との間に挿入され、それらの間に開口を形成するように適合された絶縁層と、開口の外周部の外側の等電位層上に配置された上部接点部分とを含む、単一モードＶＣＳＥＬを生産するための構造および方法を提供する。
【００１１】
本発明は、広い電流範囲にわたって単一モード動作を提供するように適合され、下部表面と上部表面とを有する半導体基板と、半導体基板の下部表面に沿って配置された下部電気接点と、ｎ型材料から形成され、半導体基板の上部表面上に配置された下部ミラーと、下部ミラー部分上に配置された複数の量子井戸を有する活性領域と、電気的等方性物質から形成され、活性領域上に配置された上部電流拡散ミラーと、上部ミラー部分上に配置され、他のミラーを含むことができる等電位層と、ＶＣＳＥＬコンポーネントの第１の横方向端部で等電位層上に配置された第１の上部電気接点と、第１の上部電気接点から特定の距離をおいてＶＣＳＥＬコンポーネントの第２の端部で等電位層上に配置された第２の上部電気接点と、第１の上部接点の下に配置され、等電位層、上部ミラー、活性領域、下部ミラーを横切る第１の分離領域と、第２の上部接点の下に配置され、等電位層、上部ミラー、活性領域、下部ミラーを横切る第２の分離領域と、上部ミラーと等電位層との間に挿入され、それらの間に開口を形成するように適合された絶縁層とを含む、ＶＣＳＥＬコンポーネントを提供する。
【００１２】
本発明はさらに、基板と、基板の下部表面上に配置された底部接点部分と、基板の上部表面上に配置された下部ミラー部分と、下部ミラー部分上に配置された活性領域と、電気的等方性物質から形成され、活性領域上に配置された上部電流拡散ミラー部分とを有するＶＣＳＥＬ構造を形成するステップと、上部ミラー部分上に配置された実質的等電位層を設けるステップと、上部ミラー部分と等電位層との間に電気的絶縁層を選択的に挿入して、それらの間に開口を形成するステップであって、電気的絶縁層が開口内部より開口外部の方がより大きい公称空洞共振を提供するように適合されるステップと、等電位層上に配置された上部接点部分を設けるステップとを含む、ＶＣＳＥＬにおけるアンチガイドモード選択性を提供する方法を提供する。
【００１３】
本発明の新規の特徴は、以下に示す本発明の詳細な説明を考察すると当業者には明らかになるか、または本発明を実施することによって知ることができる。しかし、本発明の範囲内の様々な変更および修正は以下に示す本発明の詳細な説明と特許請求の範囲から当業者には明らかになるので、本発明の詳細な説明と提示する特定の例は、本発明の所与の実施形態を示しているが、例証のみのために示されていることを理解されたい。
【００１４】
添付図面では同様の参照番号は個別の図面全体を通して同一または機能的に同様の要素を参照しており、添付図面は明細書に組み込まれ、明細書の一部を形成しているが、さらに本発明を例証するものであり、本発明の詳細な説明と相俟って本発明の原理を説明する働きをするものである。
【００１５】
添付図面は必ずしも一定の縮尺で描かれているわけではなく、図形記号、架空線、線図表現、断片図を使用して実施形態が例示されていることを理解されたい。所与の例では、本発明の理解に不要である細部または他の細部を認識しにくくするような細部が省略されている可能性がある。当然のことながら、本発明は必ずしもここに例証した特定の実施形態に限定されないことを理解されたい。
【００１６】
発明の詳細な説明
本発明の様々な実施形態の作成および使用について以下に詳細に述べるが、本発明は広範囲の特定の情況で実施可能な数多くの適用可能な発明概念を提供するものであることを理解されたい。本明細書で述べる特定の実施形態は、単に本発明を作成し使用するための特定の方法の例証となるものにすぎず、本発明の範囲の限界を定めるものではない。
【００１７】
本明細書で開示する原理および応用例は広範囲のオプトエレクトロニクス応用例で適用可能であることを理解されたい。説明および例証のため、本発明はＶＣＳＥＬレーザ源に関連して以下に説明する。しかし、単一モードソースを使用する他の応用例でも同じシステムを適用可能である。
【００１８】
前述の通り、従来の単一モードＶＣＳＥＬ手法の制限の１つは、電流が増加するにつれてマルチモードになる傾向があり、その結果、有効電流範囲が非常に小さくなり、このため、単一モード動作の電力出力が最小限になることである。従来のＶＣＳＥＬは一般に、放出領域のエッジ付近に電流が集中し、その結果、デバイスの中心で得られる利得が低下するために、電流が増加するにつれてマルチモードになるが、その利得の低下は中心における最下位モードの鋭いピークによっても発生するものである。これは、モード制御構造を有する従来のデバイスでも当てはまることである。
【００１９】
対照的に、本発明では、基本（すなわち、最下位）モードのピークと一致してＶＣＳＥＬデバイスの中心で電流がピークに達する。任意選択で、基本モードの方を選ぶように損失プロファイルを光学的に調整するために、本発明の技法とともに他のモード制御技法を使用することができる（たとえば、長い空洞、上部表面のパターン形成を使用する）。
【００２０】
したがって、本発明は、費用感度の高い商業応用例のパフォーマンス要件を満たすのに十分な出力電力を有する単一モードＶＣＳＥＬを提供する。まず、図１を参照すると、本発明によるＶＣＳＥＬコンポーネント１００の断面図が示されている。ＶＣＳＥＬ１００は、適当な半導体材料（たとえば、ガリウムヒ素［ＧａＡｓ］、リン化インジウム［ＩｎＰ］、またはその組合せ）から形成された基板１０２を含む。ＶＣＳＥＬ１００は、適当な金属またはその他の導体材料から形成され、基板１０２の下部表面に隣接する裏面接点部分１０４をさらに含む。第１の半導体ミラースタック１０６は、基板１０２の上部表面に沿って配置されている。ミラー１０６は、低屈折率材料と高屈折率材料が交互になっている複数のミラー対（たとえば、ＤＢＲミラー）を含み、たとえば、ｎ型ドープを施すことができる。ミラー１０６の上部表面上には活性領域１０８が配置されている。活性領域１０８は、いくつかの量子井戸（たとえば、３つのＧａＡｓ量子井戸）を含む。第２の半導体電流拡散ミラースタック１１０は、領域１０８の上部部分に沿って配置され、たとえば、ｐ型ドープ材料からなる複数のミラー対を含むことができる。伝導層１１２は、電流拡散ミラー１１０の上に、それに隣接して配置されている。ミラー１１０の抵抗率は層１１２よりかなり高く、ミラー１１０の伝導率は可能な限り等方性である。層１１２は、ミラー１１０の上に非常に高い導電率の層（たとえば、ミラー１１０のコンダクタンスの４〜１０倍）を含み、これは実質的に等電位線と同様に作用する（たとえば、約０．０１オーム／ｃｍの抵抗率）。層１１２は、ＶＣＳＥＬ１００の下部構造上で成長させたハイドープの半導体（たとえば、ＡｌＧａＡｓ）を含むことができる。また、層１１２は、ＤＢＲミラー構造を具備するかまたは含むこともできる。別法として、層１１２は、ミラー１１０の実質的等電位部分を含むことができる。ｎ型ミラーは通常、異方性伝導を有するので、ミラー１１０を形成するためにｐ型材料を使用することが好ましい可能性がある。トンネル接合により通常のｐｎ接合特性なしでｎ型領域とｐ型領域の間にほとんどオーム接点を生成するＶＣＳＥＬ生産プロセスでは、図４に関連してより詳細に以下に記載するように、ミラー１０６および１１０はどちらも、ｐ型材料またはｎ型材料のいずれかで形成することができる。
【００２１】
一般に、いずれかの使用材料の組成が３つ以上の化学元素を含む場合、その材料の熱伝導率は大幅に低下する。これにより、熱レンズは増大し、最大電力は低下する。したがって、特に領域１０８の近傍（すなわち、ミラー１０６および１１０内）では二元組成を使用することが望ましい。
【００２２】
ＶＣＳＥＬ１００は、互いに遠位分離関係にあって、ミラー１１０と伝導層１１２との間に挿入され、ミラー１１０と層１１２との間に開口１１８を形成する、第１の電気絶縁領域１１４と第２の電気絶縁領域１１６とをさらに含む。図１の断面図に示すように、領域１１４および１１６は別構造であるが、そこに形成された開口（たとえば、円形開口）を有する単一の連続した絶縁領域のセグメントを含むことができることに留意することは重要である。この実施形態では、開口１１８のエリアを除き、層１１２とミラー１１０との間に何らかの電気絶縁があるはずである。これは、ＶＣＳＥＬ１００の中心に向かう電流を制限する。任意選択で、後で図３を参照して記載するように、領域１１４および１１６は層１１０内に（すなわち、層１１２に直接隣接しない）さらに形成することができる。絶縁領域１１４および１１６は、酸化物または所望の半導体プロセスで使用可能なその他の適当な絶縁体を含むことができる。絶縁領域は、任意の厚さの任意の絶縁材料（たとえば、Ａｌ２Ｏ３または空気）にすることができるが、絶縁領域の厚さおよび位置の選択によって、領域１０８から測定したミラー１１０の反射率が最小限になる場合が最適である。これにより、上位モードではより多くの損失が発生する。したがって、絶縁領域は、基本モードに向かって動作の選択性が増大するように設計またはパターン形成することができる。また、絶縁領域の厚さおよび位置決めも、開口１１８外部の公称空洞共振が内部より長い波長になり、アンチガイド効果をもたらすように最適化することができる。Ａｌ２Ｏ３などの材料の実際の指数が低いにもかかわらず、絶縁領域の厚さおよび位置決めが適切であれば、より高い実効屈折率がもたらされ、その結果、より長い共振波長が得られることになる。使用するプロセスおよび材料に応じて、ＶＣＳＥＬ１００のパフォーマンスに対して異なる電気および光学効果を有する領域１１４および１１６から拡張した絶縁領域が広がる可能性がある。この現象を利用すると、絶縁領域の組成を変更すること（たとえば、その領域にプロトン注入を加えること）により、光学および抵抗効果の独立制御を可能にすることができる。
【００２３】
ＶＣＳＥＬコンポーネント１００は、第１の上部接点部分１２０と第２の上部接点部分１２２とをさらに含む。接点１２０および１２２は、スパン１２４だけ分離され、互いに遠位分離関係にあって、伝導層１１２の上に適当な金属またはその他の導体材料から形成される。図示の通り、領域１１４および１１６は、開口１１８がスパン１２４より小さくなるように、それぞれ接点１２０および１２２の下に形成され、その上に延びている。別法として、接点１２０および１２２と領域１１４および１１６は、接点１２０および１２２が領域１１４および１１６の上に重なり、その結果、開口１１８がスパン１２４より大きくなるように形成することができる。図１に示すように、第１の分離領域１２６は、接点１２０の下に注入され、層１１２、領域１１４、ミラー１１０、領域１０８の一部分を横切り、ミラー１０６内に延びている。同様に、第２の分離領域１２８は、接点１２２の下に注入され、層１１２、領域１１６、ミラー１１０、領域１０８の一部分を横切り、ミラー１０６内に延びている。
【００２４】
層１１２の伝導率およびシートコンダクタンスは、ミラー１１０の数倍（たとえば、１桁違い）である。層１１２は、ミラー１１０の反射率を強化するのに十分な厚さに形成される。ミラー１１０の横方向コンダクタンスは、横方向電流拡散が最小限になるように低くなければならない。ミラー１１０および１１２は、この組合せ構造によって開口１１８内部で最大反射率が得られるような位相関係を有するように設計される。層１１２は、その外界との境界面のために、ミラー反射率を提供する。
【００２５】
ミラー１１０の垂直コンダクタンスは、抵抗を過度に増大しないように十分な高さでなければならない。ミラースタックは異なるバンドギャップの半導体から作られるので、ミラーは、横方向電流を低減するのに妥当な限り等方導電性のものとして設計しなければならない。このため、より高い移動度を有する層はより低いドーピングを必要とし、より低い移動度を有する層はより高いドーピングを必要とするので、抵抗率は全面的に方向とは無関係にほとんど同じになる。ホール濃度と移動度との積は、ミラー１１０のできるだけ多くの部分について定数になる必要がある。半導体間の境界面は、そのグレードの中間組成の方が移動度が低く、より広いギャップ材料に隣接してより低いギャップ材料が変調ドーピングされるので、より高濃度にドープし、グレイジングする必要がある。
【００２６】
等電位部分１１２と、前述の特性を備えた電流拡散ミラー１１０を形成し、それらの間に電流制限開口１１８を設けることにより、本発明は、フリンジ電流を最小限にして分散させ、上位モードを効果的に除去しながら、最下位モードでデバイスの中心にＶＣＳＥＬ電流を集束させる。前述の通り、本発明の安置ガイド効果により、さらにモード選択性が提供される。図２は、本発明の利点を例証するものである。インジケータ２００はＶＣＳＥＬ１００の動作電流を示している。電流密度は、最下位モードのピークと一致して、ＶＣＳＥＬ１００の中心部分２０２で最大限になる。上位モードと一致する電流は広く分散し、このようなモードでの損失を最大限にし、最下位モード以外のすべてのものを効果的に減衰させる。したがって、本発明は、広い電流範囲にわたって動作可能な単一モード（すなわち、最下位モード）のＶＣＳＥＬデバイスを提供する。
【００２７】
前に示した通り、本発明に関連してモード選択性をさらに増大させるためにいくつかの任意選択の措置を実現することができる。ＶＣＳＥＬ１００の様々なコンポーネント層の間隔および厚さを変更して、上位モードに関連する電流の拡散効果（すなわち、損失）を増加させることができる（たとえば、層１１４および１１６の厚さを増加させることができる）。ＶＣＳＥＬ１００に追加構造を追加して、光学選択性を強化することができる。図１に戻って参照すると、ＶＣＳＥＬ１００に関連して、１つのこのようなオプションが示されている。層１１２の上に、誘電体スタックモード制御構造が配置されている。この構造は、スパン１２４に沿って層１１２の上部表面上に配置された第１の誘電体層１３０と、層１３０の上に配置された第２の誘電体層１３２とを含む。層１３２は、開口１１８と位置合せされるように位置決めすることができる。層１３０は、ＶＣＳＥＬ１００によって供給される光の波長の１／４（またはその何らかの倍数）と同等の厚さの適当な材料（たとえば、ＳｉＯ２）から形成される。層１３２は、層１３０の厚さと組み合わせた場合に、ＶＣＳＥＬ１００によって供給される光の波長の１／２（またはその何らかの倍数）と同等の厚さの適当な材料（たとえば、Ｓｉ３Ｎ４）から形成される。層１３０の下の有効ミラー反射率は低減され、層１３２を形成するために使用する材料に応じて、ミラー反射率が影響を受けないかまたは強化される層１３２の下の領域は除き、光損失は増加する。したがって、層１３２の下のミラーに戻る反射は増加し、より大きい上位モードは抑制される。このような効果は、本発明の他の教示と組み合わせると、単一モード選択および出力をさらに増強することができる。
【００２８】
次に、図３を参照すると、本発明によるＶＣＳＥＬコンポーネント３００の代替実施形態の断面図が示されている。ＶＣＳＥＬ３００は、材料および構造の点で図１のＶＣＳＥＬ１００と実質的に同様であり、例外について以下に詳述する。ＶＣＳＥＬ３００は、基板３０２と、基板３０２の下部表面に隣接する裏面接点部分３０４とを含む。第１の半導体ミラースタック３０６は、基板３０２の上部表面に沿って配置されている。ミラー３０６の上部表面上には活性領域３０８が配置されている。第２の半導体ミラースタック３１０は領域３０８の上部部分に沿って配置され、伝導層３１２はミラー３１０の上にそれに隣接して配置されている。ＶＣＳＥＬ３００は、互いに遠位分離関係にあって、領域３０８と伝導層３１２との間のミラー３１０内の中央に挿入され、開口３１８を形成する、第１の電気絶縁領域３１４と第２の電気絶縁領域３１６とをさらに含む。ＶＣＳＥＬ３００は、ピーク利得および電流密度がＶＣＳＥＬ３００の中心に向かって実現されるような長さに形成することができる。この実施形態では、領域３１４および３１６の上にあるミラー３１０の一部分（すなわち、層３１２に直接隣接する部分）は、制御制約および自由キャリア吸収制約に基づいて、妥当な限り低い抵抗率を有するものでなければならない。
【００２９】
前に教示した通り、加熱は防止しなければならない。自由キャリア吸収によりＶＣＳＥＬデバイス内に大量の熱が発生する。電界ピークで可能な限り低いドーピングを施すことにより、加熱を最小限にすることができる。ドーピングを過度に低減して自由キャリア吸収を削減する場合、Ｉ−Ｒ加熱は重大なものになる可能性がある。これを銘記して、次に図４を参照すると、同図は、このような懸念に対処し、上記の教示に基づく本発明の一実施形態を示している。
【００３０】
図４は、本発明によるＶＣＳＥＬコンポーネント４００の一実施形態の断面図を示している。ＶＣＳＥＬ４００は、適当な半導体材料（たとえば、ガリウムヒ素［ＧａＡｓ］、リン化インジウム［ＩｎＰ］、またはその組合せ）から形成された基板４０２を含む。ＶＣＳＥＬ４００は、基板４０２の上部表面に沿って配置された第１の半導体ミラースタック４０４をさらに含む。ミラー４０４は、低屈折率材料と高屈折率材料が交互になっている複数のミラー対（たとえば、ＤＢＲミラー）を含む。熱伝導率を改善するための最低指数値としてＡｌＡｓを使用するＡｌＧａＡｓのＤＢＲミラーを使用することができる。別法として、可能な限り極端な組成のＩｎＰによりＩｎＰに格子整合したＡｌＩｎＧａＡｓＰＳｂを使用して熱伝導率を改善することができる。ミラー４０４の上部表面上には第１の熱伝導層４０６が配置されている。層４０６は、基板に適した材料（たとえば、ＧａＡｓ基板の場合はＡｌＡｓ、ＩｎＰ基板の場合はＩｎＰ）を含む。層４０６は、最小限の電界でドーピングを最大限にするために定期的にドープし、１ミクロン程度の厚さに形成することができる。この定期的ドーピングは、電界がゼロのときの高濃度ドーピングと、電界がピークのときの低濃度ドーピングとを含むことができる。この定期的ドーピングにより、伝導率が改善され、自由キャリア吸収が削減される。均一高濃度ドーピングを使用すると、一般に、直列抵抗が低減される。
【００３１】
層４０６上には活性領域４０８が配置されている。活性領域４０８は、層４０６上に配置された下部ｐｎ接合層４１０と、層４１０上に配置された第１のトンネル接合４１２と、接合４１２上に配置された上部ｐｎ接合層４１４と、層４１４上に配置された第２のトンネル接合４１６とを含む。層４１０および４１４はいくつかの量子井戸を含むことができる。トンネル接合４１２および４１６を使用することにより、ミラーおよび熱伝導層にｎ型材料を使用し、所与の伝導率の場合に自由キャリア吸収を大幅に削減することができる。領域４０８内では、これは、電流および加熱効果を低減するために特に効果的な方法である。
【００３２】
領域４０８の上部表面上には第２の熱伝導層４１８が配置されている。層４１８も、電流拡散器として等方性に形成されている。層４１８は、低濃度ドープを施し、基板に適した材料（たとえば、ＧａＡｓ基板の場合はＡｌＡｓ、ＩｎＰ基板の場合はＩｎＰ）を含む。
【００３３】
第２の半導体ミラースタック４２０は、層４１８の上に配置されている。ミラー４２０は、第１の上部ミラー層４２２と、第２の上部ミラー層４２４と、第３の上部ミラー層４２６とを含む。層４２２は、可能な限り等方性になるように形成され、自由キャリア吸収のために低濃度ドープが施されている。層４２２は、４．５周期にほぼ等しい厚さになるように形成することができる。層４２２は、上記の通り、使用するプロセスに応じて、ｎ型ドープまたはｐ型ドープのいずれかを施した材料の複数のミラー対を含むことができる。ｎ型材料を使用する場合、層４２２は層４２４の上に形成することができる（図示せず）。層４２２を図４に示すように形成する場合、層４１８は、たとえば約１ミクロンの厚さに形成することができる。層４２２を層４２４の上に形成する場合、層４１８は、より厚く、たとえば約２．６ミクロンの厚さに形成しなければならない。
【００３４】
ＶＣＳＥＬ４００は、互いに遠位分離関係にあって、層４２４内に挿入され、それらの間に開口４３２を形成する、第１の電気絶縁領域４２８と第２の電気絶縁領域４３０とをさらに含む。開口４３２の形成は、ＶＣＳＥＬ４００の中心に向かう電流を制限する。前述の通り、絶縁領域４２８および４３０は、任意の厚さの任意の適切な絶縁材料（たとえば、酸化物）を含むことができるが、領域４０８から測定したミラー４２０の反射率を最小限にし、さらにアンチガイドを可能にするように公称空洞共振を最適化する方向に向かって形成されるものとする。この場合も、使用するプロセスおよび材料に応じて、ＶＣＳＥＬ４００のパフォーマンスに対して異なる電気および光学効果を有する領域４２８および４３０から拡張した抵抗領域４３４および４３６が広がる可能性がある。前に教示した通り、領域４３４および４３６は、独立した光学および抵抗制御を可能にするために設計により操作することができるが、一般に、これらの領域は領域４２８および４３０の隣接領域周囲のできるだけ狭い範囲に制限されることが望ましい。
【００３５】
図５に関連して後で例証するように、開口４３２内部の電流密度は他の場所より高くなっている。この電流密度により相当なＩＲ加熱が発生するが、これは防止しなければならない。したがって、層４２４は、高濃度のｐ型ドープ材料または適度な濃度のｎ型ドープ材料、あるいは開口４３２内で直列抵抗および加熱効果の低減を可能にするその他の適切な材料（たとえば、ＩｎＰベースのＶＣＳＥＬの場合はｎ−ＩｎＰ）を含むことができる。任意選択で、先端を電界ゼロに位置決めして領域４２８および４３０の両端にテーパ４３８を形成し、電流制限およびモード選択性を強化することができる。層４２６は、抵抗を最適化し、伝導層４４０に関連して等電位線を形成するように適切な厚さ（たとえば、ＡｌＧａＡｓ材料の場合は約１６周期）で形成した高濃度ドープの材料を含む。伝導層４４０は、ミラー４２０の上にそれに隣接して配置され、抵抗を最小限にするように非常に高濃度のドープ材料から形成される。ミラー４２０の抵抗率は層４４０内より高く、ミラー４２０の伝導率は可能な限り等方性である。層４４０はミラー４２０の上に非常に高い伝導率の層を含み、これは実質的に等電位線と同様に作用する。
【００３６】
ＶＣＳＥＬコンポーネント４００は、第１の上部接点部分４４２と第２の上部接点部分４４４とをさらに含む。接点４４２および４４４は、スパン１２４だけ分離され、互いに遠位分離関係にあって、伝導層４４０の上に適当な金属またはその他の導体材料から形成される。ＶＣＳＥＬ４００は、前述の誘電体ミラーまたはモード制御構造などの適切なモード選択性構造４４６をさらに含むことができる。
【００３７】
図５は、ＶＣＳＥＬ４００の電流を例証するものである。インジケータ５００はＶＣＳＥＬ４００の動作電流を示している。電流密度は、最下位モードのピークと一致して、ＶＣＳＥＬ４００の中心部分５０２で最大限になる。上位モードと一致する電流は広く分散し、このようなモードでの損失を最大限にし、最下位モード以外のすべてのものを効果的に減衰させる。したがって、前に教示したように、本発明は、広い電流範囲にわたって動作可能な単一モード（すなわち、最下位モード）のＶＣＳＥＬデバイスを提供する。
【００３８】
本明細書に示す実施形態および例は、本発明およびその実用的な応用例を最も良く説明し、それにより、当業者が本発明を作成し使用できるようにするために提示するものである。しかし、当業者であれば、上記の説明および例が例証および実例のみのために提示されたものであることが分かるだろう。本発明の教示および概念は、（１００）配向以外で生産されたＶＣＳＥＬコンポーネントなど、他のタイプのコンポーネント、パッケージ、構造に適用することができる。本発明は、特定のパッケージ構成とは無関係に適用可能である。本発明のその他の変形形態および変更形態は当業者にとって明白になり、このような変形形態および変更形態を含むことが特許請求の範囲の意図である。ここに示す説明は、網羅的なものではなく、本発明の範囲を制限するためのものでもない。特許請求の範囲の精神および範囲を逸脱せずに、上記の教示を考慮すると、数多くの変更形態および変形形態が可能である。本発明の使用は各種特性を有するコンポーネントを含むことができることが企図されている。すべての点で同等のものを完全に認識し、特許請求の範囲によって本発明の範囲が定義されるものとする。
【図面の簡単な説明】
【図１】
本発明によるＶＣＳＥＬコンポーネントの概略図である。
【図２】
図１のＶＣＳＥＬコンポーネントの動作を示す説明図である。
【図３】
本発明による他のＶＣＳＥＬコンポーネントの概略図である。
【図４】
本発明によるＶＣＳＥＬコンポーネントの概略図である。
【図５】
図４のＶＣＳＥＬコンポーネントの動作を示す説明図である。
【国際公開パンフレット】
2004529487.tif 000003
2004529487.tif 000004
2004529487.tif 000005
2004529487.tif 000006
2004529487.tif 000007
2004529487.tif 000008
2004529487.tif 000009
2004529487.tif 000010
2004529487.tif 000011
2004529487.tif 000012
2004529487.tif 000013
2004529487.tif 000014
2004529487.tif 000015
2004529487.tif 000016
2004529487.tif 000017
2004529487.tif 000018
2004529487.tif 000019
2004529487.tif 000020
2004529487.tif 000021
2004529487.tif 000022
2004529487.tif 000023
2004529487.tif 000024
2004529487.tif 000025
2004529487.tif 000026
2004529487.tif 000027
2004529487.tif 000028
2004529487.tif 000029
2004529487.tif 000030
2004529487.tif 000031
2004529487.tif 000032
2004529487.tif 000033
【国際公開パンフレット（コレクトバージョン）】
2004529487.tif 000034
【国際調査報告】
2004529487.tif 000035
2004529487.tif 000036
2004529487.tif 000037