(57)【要約】本発明は、少なくとも１つのアナログ-デジタル変換器（５）、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を備えるフィードバックＡ／Ｄ変換器に関するものである。上記フィードバックＡ／Ｄ変換器は、少なくとも１つのアナログ-デジタル変換器（５）に対して第１基準電圧を供給するための第１手段、および、少なくとも１つのデジタル-アナログ変換器（８）に対して第２基準電圧を供給するための第２手段を備えている。上記第１および第２基準信号は、少なくとも１つのアナログ-デジタル変換器（５）の出力部において、所望の出力信号レベルが得られるように設計されている。
2004529559.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのアナログ-デジタル変換器（５）、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を備えているフィードバックＡ／Ｄ変換器であって、
少なくとも１つのアナログ-デジタル変換器（５）に対して少なくとも１つの第１基準電圧を供給するための第１手段と、
少なくとも１つのデジタル-アナログ変換器（８）に対して少なくとも１つの第２基準電圧を供給するための第２手段とを備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つのアナログ-デジタル変換器（５）の所望の出力信号レベルを生成するように設計されていることを特徴とするフィードバックＡ／Ｄ変換器。
【請求項２】
上記少なくとも１つのアナログ-デジタル変換器（５）の上流に接続されている少なくとも１つの増幅器を備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの増幅器の利得係数（ａ，ｂ）に応じて設計されていることを特徴とする請求項１に記載のフィードバックＡ／Ｄ変換器。
【請求項３】
上記少なくとも１つの増幅器が、少なくとも１つの増幅器の利得係数（ａ，ｂ）を決定する電気部品を備えていることを特徴とする請求項２に記載のフィードバックＡ／Ｄ変換器。
【請求項４】
上記フィードバックループの出力信号のレベルと、上記アナログ-デジタル変換器（５）の出力信号のレベルとは、増幅器の利得係数（ｂおよび／またはａ）と、少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とする請求項２または３に記載のフィードバックＡ／Ｄ変換器。
【請求項５】
上記第１手段が、少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段が、少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項１〜４の１つ以上に記載のフィードバックＡ／Ｄ変換器。
【請求項６】
少なくとも１つのアナログ-デジタル変換器（５）、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を、および、少なくとも１つのデジタル-アナログ変換器（５）の下流に接続されている少なくとも１つの積分器（４）を備えるシグマ-デルタＡ／Ｄ変換器（１）であって、
少なくとも１つのアナログ-デジタル変換器（５）に対して少なくとも１つの第１基準電圧を供給するための第１手段（１０）と、少なくとも１つのデジタル-アナログ変換器（８）に対して少なくとも１つの第２基準電圧を供給するための第２手段（１１）とを備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの積分器（４）の利得係数（ａ，ｂ）に応じて設計されていることを特徴とするシグマ-デルタＡ／Ｄ変換器。
【請求項７】
上記少なくとも１つの積分器（４）は、少なくとも１つの積分器（４）の利得係数（ａ，ｂ）を決定する少なくとも１つの電気部品、特に、少なくとも１つの抵抗器、および／または、少なくとも１つのキャパシタを備えることを特徴とする請求項６に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項８】
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つのアナログ-デジタル変換器（５）の出力信号に応じて設計されていることを特徴とする請求項６または７に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項９】
上記少なくとも１つのフィードバックループの出力信号のレベル、および、上記少なくとも１つのアナログ-デジタル変換器（５）の出力信号のレベルは、積分器（４）の利得係数（ｂおよび／またはａ）と、少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とする請求項６〜８のいずれか１項に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項１０】
上記第１手段は、少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする、請求項６〜９のいずれか１項に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項１１】
直列回路に、少なくとも２つの、請求項６〜１０の１つ以上に記載されているシグマ-デルタＡ／Ｄ変換器（１，１’）を備えることを特徴とする直列シグマ-デルタＡ／Ｄ変換器（１４）。
【請求項１２】
少なくとも１つのデジタル-アナログ変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器を備えるフィードバックＤ／Ａ変換器であって、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を供給するための第１手段と、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給するための第２手段とを備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つのデジタル-アナログ変換器の所望の出力信号レベルを生成するように設計されていることを特徴とするフィードバックＤ／Ａ変換器。
【請求項１３】
少なくとも１つのデジタル-アナログ変換器の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つの増幅器の利得係数に応じて設計されていることを特徴とする請求項１２に記載のフィードバックＤ／Ａ変換器。
【請求項１４】
上記少なくとも１つの増幅器は、少なくとも１つの増幅器の利得係数を決定する電気部品を備えることを特徴とする請求項１３に記載のフィードバックＤ／Ａ変換器。
【請求項１５】
上記少なくとも１つのフィードバックループからの出力信号のレベル、および、上記少なくとも１つのデジタル-アナログ変換器からの出力信号のレベルは、上記少なくとも１つの増幅器の利得係数と、上記少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とする請求項１３または１４に記載のフィードバックＤ／Ａ変換器。
【請求項１６】
上記第１手段は、上記少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、上記少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項１２〜１５の１つ以上に記載のフィードバックＤ／Ａ変換器。
【請求項１７】
少なくとも１つのデジタル-アナログ変換器、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのアナログ-デジタル変換器の下流に接続されている少なくとも１つの積分器を備えるシグマ-デルタＤ／Ａ変換器であって、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を供給するための第１手段と、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給するための第２手段とを備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの積分器の利得係数に応じて設計されていることを特徴とするシグマ-デルタＤ／Ａ変換器。
【請求項１８】
上記少なくとも１つの集積器が、少なくとも１つの積分器の利得係数を決定する少なくとも１つの電気部品、特に、少なくとも１つの抵抗器、および／または、少なくとも１つのキャパシタを備えることを特徴とする、請求項１７に記載のシグマ-デルタＤ／Ａ変換器。
【請求項１９】
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つのデジタル-アナログ変換器の出力信号に応じて設計されていることを特徴とする請求項１７または１８に記載のシグマ-デルタＤ／Ａ変換器。
【請求項２０】
上記少なくとも１つのフィードバックループからの出力信号のレベル、および、上記少なくとも１つのデジタル-アナログ変換器からの出力信号のレベルが、上記少なくとも１つの増幅器の利得係数と、上記少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とする請求項１７〜１９の１つ以上に記載のシグマ-デルタＤ／Ａ変換器。
【請求項２１】
上記第１手段は、上記少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、上記少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項１７〜２０の１つ以上に記載のシグマ-デルタＤ／Ａ変換器。
【請求項２２】
直列回路に、請求項１７〜２１の１つ以上に記載されている少なくとも２つのシグマ-デルタＤ／Ａ変換器を備えることを特徴とする直列シグマ-デルタＤ／Ａ変換器。
【請求項２３】
少なくとも１つのアナログ-デジタル変換器（５）、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を備えるフィードバックＡ／Ｄ変換器に使用できる方法であって、
少なくとも１つのアナログ-デジタル変換器（５）に対して少なくとも１つの第１基準電圧を、および、少なくとも１つのデジタル-アナログ変換器（８）に対して少なくとも１つの第２基準電圧を供給し、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つのアナログ-デジタル変換器（５）の出力信号の所望のレベルを生成するように設計することを特徴とする方法。
【請求項２４】
上記フィードバックＡ／Ｄ変換器が、少なくとも１つのアナログ-デジタル変換器（５）の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２電圧を、少なくとも１つの増幅器の利得係数（ａ，ｂ）に応じて設計することを特徴とする請求項２３に記載の方法。
【請求項２５】
少なくとも１つのデジタル-アナログ変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器を備える、フィードバックＤ／Ａ変換器に使用できる方法であって、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を、および、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給し、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つのデジタル-アナログ変換器の出力信号の所望のレベルを生成するように設計することを特徴とする方法。
【請求項２６】
上記フィードバックＤ／Ａ変換器が、少なくとも１つのデジタル-アナログ変換器の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つの増幅器の利得係数に応じて設計することを特徴とする請求項２５に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、基準信号（Referenzsignale）の振幅増加減少（Skalierung）によって、従来のＡ／ＤおよびＤ／Ａ変換器と比べて電力消費を少なくした、フィードバックＡ／ＤおよびＤ／Ａ変換器に関するものである。本発明は、特に、シグマ-デルタＡ／Ｄおよびシグマ-デルタＤ／Ａ変換器に関するものである。
【０００２】
Ａ／Ｄ変換器（アナログからデジタルへの変換器、ＡＤＣ）は、アナログ信号を、デジタル信号に変換する役割を果たす。その逆の場合、デジタル信号からアナログ信号に変換するためには、Ｄ／Ａ変換器（デジタルからアナログへの変換器、ＤＡＣ）が用いられる。
【０００３】
アナログ領域からデジタル領域へ変換するとき、Ａ／Ｄ変換器は、基準電圧（Referenzspannung）を参照する。基準電圧は、一般的に、Ａ／Ｄ変換器に供給される入力電圧と、出力されるデジタル値との間の比例定数を示している。同様のことが、Ｄ／Ａ変換器に該当する。Ａ／ＤおよびＤ／Ａ変換器は、「半導体回路技術（Halbleiter-Schaltungstechnik）」という本の第１８章「ＤＡおよびＡＤ変換器（DA- und AD-Umsetzer）」（ウルリッヒ・ティーツェ（Ulrich Tietze）およびクリストフ・シェンク（Christoph Schenk）著、シュプリンガー（Springer）出版、ベルリン、１９９９年、ＩＳＢＮ３-５４０-６４１９２-０）により公知である。従って、この章を、本特許申請の開示内容に含める。
【０００４】
フィードバックＡ／Ｄ変換器では、信号経路が、Ａ／Ｄ変換器の出力部からＤ／Ａ変換器へと導かれている。Ｄ／Ａ変換器から出力されるアナログ信号は、合流点（Summationspunkt）において、フィードバックＡ／Ｄ変換器のアナログ入力信号から差し引かれる。合流点から出力される差分信号は、Ａ／Ｄ変換器の入力部に供給される。Ａ／Ｄ変換器を、Ｄ／Ａ変換器と交換することによって、フィードバックＡ／Ｄ変換器からフィードバックＤ／Ａ変換器が得られる。
【０００５】
フィードバックＡ／ＤおよびＤ／Ａ変換器のグループは、シグマ-デルタＡ／ＤおよびＤ／Ａ変換器を含んでいる。上記フィードバックＡ／Ｄ変換器と比較した、シグマ-デルタＡ／Ｄ変換器の他の特徴としては、Ｄ／Ａ変換器の下流に接続されている積分器を備えていることが挙げられる。シグマ-デルタＡ／ＤおよびＤ／Ａ変換器は、ウド・ツェルツァー（Udo Zoelzer）著の「デジタル音声信号処理（digitale Audiosignalverarbeitung）」という本（トイプナー（Teubner）出版、シュトゥットガルト、１９９７年，ＩＳＢＮ３-５１９-１６１８０-Ｘ）により公知である。特に、シグマ-デルタ変換器が、その第３章「ＡＤ／ＤＡ変換（AD／DA-Umsetzung）」に記載されている。従って、この章を、本特許申請の開示内容に含める。
【０００６】
図１は、従来技術において使用されるシグマ-デルタＡ／Ｄ変換器１の概略的接続図を示す。シグマ-デルタＡ／Ｄ変換器１には、入力部２から、アナログ信号３が印加される。シグマ-デルタＡ／Ｄ変換器１は、積分器４、および、アナログ-デジタル変換器５を使用して、アナログ信号３の電圧に相当する中間電圧を有し、過走査された（ueberabgetastetes）デジタル信号７を、出力部６に生成する。デジタル-アナログ変換器８は、デジタル信号７を、アナログ基準信号（analoges Bezugssignal）に戻す。このアナログ基準信号は、反転符号を付けて、合流点９を介して、積分器４の入力部へフィードバックされる。
【０００７】
上記接続図には、利得係数（Verstaerkungsfaktoren）ａおよびｂが記載されている。利得係数ａおよびｂは、一般的に、電子部品と理解されるのではなく、対応する信号経路を通して伝送される信号に印加される利得（Verstaerkung）としてそれぞれ表される。例えば、利得係数ａおよびｂの一方、または、両方は、積分器４におけるハードウェア回路の形式で（schaltungstechnisch）表してもよい。通常、積分器４は、フィードバック容量（Rueckkoppelkapazitaet）と切替えられる（geschalteten）入力部容量とに接続されている演算増幅器を備えている。回路技術的に実現できる可能性としては、入力部容量の一方の電極を共通のアース（Masse）と接続して（beaufschlagt）おくことが挙げられる。入力部容量の他方の電極は、適切な切り替え手段によって、積分器４の入力信号、または、演算増幅器の入力部と交互に接続される。入力部容量とフィードバック容量との比率が、積分器４の利得係数を決定し、これに伴って、利得係数ａの値も決定される。同じように、利得係数ｂが決定される。同様に、利得係数ａおよびｂは、制御ループ(Regelkreises)の特徴を決定する。利得係数ａおよびｂは、シグマ-デルタＡ／Ｄ変換器１の選択された設計のために規定されているか、あるいは（bzw.）、利得係数ａおよびｂを、狭い制限範囲内において自由に選択することができる。利得係数ａおよびｂが大きいと、積分器４の２つの容量の比率が大きくなる。２つの容量の少なくとも１つは、常に大きくなければならない。なぜなら、最小容量は、２つの理由から任意に縮小できないからである。第１の理由は、利得係数ａおよびｂの必要な精度を保証するために、容量の良好な適合が必要だからである。第２の理由は、容量が小さいと、熱ノイズが上昇するからである。しかし、大きな容量の不利点としては、積分器４の演算増幅器を、高い容量性負荷で駆動させ（treiben）なければならない。積分器４の出力電流は、負荷容量に比例して上昇する。その結果、シグマ-デルタＡ／Ｄ変換器１の時間単位のエネルギー需要が増える。公知のシグマ-デルタＡ／Ｄ変換器の場合、積分器の負荷容量を減らすことにより、エネルギー需要の削減できる。このことは、特に、シグマ-デルタＡ／Ｄ変換器の特性に影響を与える。
【０００８】
他のフィードバックＡ／Ｄ変換器は、大抵、同じく信号増幅された部品を備えている。公知のフィードバックＡ／Ｄ変換器の場合、エネルギーの需要を減らすために、信号増幅された部品の利得係数を小さくする。不利点としては、同じく、フィードバックＡ／Ｄ変換器の伝送機能の特性が変更されることが挙げられる。
【０００９】
従って、本発明の目的は、公知のフィードバックＡ／Ｄ変換器、または、公知のシグマ-デルタＡ／Ｄ変換器と比較して、エネルギー消費の少ないフィードバックＡ／Ｄ変換器、または、シグマ-デルタＡ／Ｄ変換器を供給することである。ただし、供給するフィードバックＡ／Ｄ変換器、または、供給するシグマ-デルタＡ／Ｄ変換器の伝送機能は、本質的に変化してはならない。本発明は、特に、フィードバックＤ／Ａ変換器、および、シグマ-デルタＤ／Ａ変換器に使用できるものである。
【００１０】
本発明の基礎となっている目的を、独立特許請求項に記載の特徴により達成できる。有利な発展形態と形態とを、従属請求項に挙げる。
【００１１】
本発明に基づくフィードバックＡ／Ｄ変換器は、少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器を備えている。さらに、フィードバックＡ／Ｄ変換器は、少なくとも１つの第１基準電圧を供給するための手段を供えている。少なくとも１つのアナログ-デジタル変換器は、この第１基準電圧を、アナログ信号からデジタル信号に変換するときに参照する。また、フィードバックＡ／Ｄ変換器は、少なくとも１つの第２基準電圧を供給するための第２手段を備えている。少なくとも１つのデジタル-アナログ変換器は、この第２基準電圧を、デジタル信号からアナログ信号に変換するときに参照する。本発明の基本的な概念は、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧を、少なくとも１つのアナログ-デジタル変換器から所望の出力信号のレベルを生成するように設計できる（auslegbar）ことである。本発明に基づくフィードバックＡ／Ｄ変換器の場合、例えば、ホイール・オフセットＡ／Ｄ変換器（Nachlauf-A/D-Wandler）（追跡アナログ-デジタル変換器（Tracking Analog to Digital Converter））というようなどの種類のフィードバックＡ／Ｄ変換器でもよい。
【００１２】
電気部品のまたは装置からの出力信号を、当該電気部品または装置の出力部に存在する（anliegende）電圧、または、出力部から出力連結することのできる電流と解釈する。
【００１３】
本発明に基づくフィードバックＡ／Ｄ変換器の場合、少なくとも１つの第１、および、少なくとも１つの第２基準電圧を、少なくとも１つのフィードバックループの信号が余禄（zusaetzliche Verstaerkung）となるように設計できる。この場合、少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのデジタル-アナログ変換器は、それぞれ、まだ、全く利得を生成していない。なぜなら、これらは、それぞれ、数値を１つだけ、他の数体系（Zahlensystem）に変換するからである。しかし、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧を適切に選択する場合、少なくとも１つのアナログ-デジタル変換器と少なくとも１つのデジタル-アナログ変換器との相互作用で、少なくとも１つのフィードバックループ中で余禄が発生する。例えば、少なくとも１つの第２基準電圧よりも小さい少なくとも１つの第１基準電圧は、少なくとも１つのフィードバックループにおいて余禄を生じさせる。なぜなら、少なくとも１つのフィードバックループにおける利得は、少なくとも１つの第２基準電圧、および、少なくとも１つの第１基準電圧の上昇比率に伴って同じく上昇するからである。その結果、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧が、適切に設計されている場合、少なくとも１つのアナログ-デジタル変換器の出力部に所望の伝送機能を引き出すことができる。従って、変更され信号増幅される部品は、従来のフィードバックＡ／Ｄ変換器よりもエネルギー消費の少ない少なくとも１つのフィードバックループに生じる。それゆえ、本発明によって、少なくとも１つのフィードバックループの信号増幅定数(signalverstaerkender Faktor)は、アナログ領域からデジタル領域にずらされる。参照とアナログ領域における信号増幅される部品とを同時に変更することにより、フィードバックＡ／Ｄ変換器のエネルギー需要は低減されるが、伝送機能は、維持されたままである。
【００１４】
本発明の有利な形態では、フィードバックＡ／Ｄ変換器が、少なくともも１つのアナログ-デジタル変換器の上流に接続されている少なくとも１つの増幅器を含んでいる。さらに、少なくとも1つの第１基準電圧、および、少なくとも1つの第２基準電圧を、少なくとも１つの増幅器の利得係数に応じて設計できる。少なくとも１つの増幅器は、出力側に信号を生成する。この信号のレベルは、少なくとも１つの増幅器の入力信号の、利得係数によって増幅されたレベルに相当している。
【００１５】
利得係数は、出力信号と入力信号との間の比率と解釈すればよい。利得係数は、電気部品を適切に選択することにより実現される。
【００１６】
公知のフィードバックＡ／Ｄ変換器における少なくとも１つのフィードバックループの信号は、少なくとも１つの増幅器の利得係数を適切に選択することによって増幅される。本発明に基づくフィードバックＡ／Ｄ変換器は、第１および第２手段を備え、この第１および第２手段は、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧を、少なくとも１つの増幅器の利得係数に応じて設計するものである。少なくとも１つのフィードバックループの利得は、少なくとも１つの増幅器の利得係数、ならびに、少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率の積に応じている。その結果、少なくとも１つの第１基準電圧および少なくとも１つの第２基準電圧を適切に読み出す場合、少なくとも１つの増幅器の利得係数を低減でき、フィードバックＡ／Ｄ変換器の少なくとも１つのフィードバックループの利得を、基本的に一定に維持しておくことが可能である。この対処により、フィードバックＡ／Ｄ変換器のエネルギー需要が低減し、フィードバックＡ／Ｄ変換器の伝送機能は、基本的に維持されたままである。
【００１７】
少なくとも１つの増幅器は、少なくともひとつの増幅器の利得係数を決定する電気部品を備えていることが有利である。少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧が適切に設計されている場合、少なくとも１つのエネルギー消費が低減されるように、電気部品を選択する。
【００１８】
本発明のほかの有利な形態は、第１手段によって少なくとも１つの第１基準電圧を調節し、第２手段によって少なくとも１つの第２基準電圧を調節するということを特徴としている。この方法によって、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧を、一定の値で回路に入力できるが、必要に応じて変化させることもできる。
【００１９】
本発明に基づくシグマ-デルタＡ／Ｄ変換器は、少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器を備えており、また、このシグマ-デルタＡ／Ｄ変換器は、デジタル-アナログ変換器の下流に接続されている少なくとも１つの積分器を備えている。第１手段は、少なくとも１つのアナログ-デジタル変換器の少なくとも１つの第１基準電圧を供給する役割を果たし、第２手段は、少なくとも１つのアナログ-デジタル変換器の少なくとも１つの第２基準電圧を供給する役割を果たす。少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧を、少なくとも１つの積分器の利得係数に応じて設計する。
【００２０】
本発明に基づくシグマ-デルタＡ／Ｄ変換器は、本発明に基づくフィードバックＡ／Ｄ変換器に相当する長所を有している。本発明に基づくシグマ-デルタＡ／Ｄ変換器の場合、第１および第２手段を用いて、少なくとも１つの第１基準電圧を、少なくとも１つの第２基準電圧よりも小さく選択できる。その結果、少なくとも１つのフィードバックループの利得が増すことになる。同時に、少なくとも１つのフィードバックループにおける全ての利得を所望のように維持する場合、少なくとも１つの積分器の利得係数を低減する。少なくとも１つの積分器の利得係数は、容量比率によって規定されていてもよい。容量比率の減少により、少なくとも１つの積分器を通る電流の流れが少なくなり、シグマ-デルタＡ／Ｄ変換器のエネルギー消費が減少する。少なくとも１つの積分器が、少なくとも１つの抵抗器、および／または、少なくとも１つの容量と接続されているということも考えられる。この場合も、本発明に基づき、利得係数、および、少なくとも１つの積分器のエネルギー消費が低減される。
【００２１】
本発明に基づくシグマ-デルタＡ／Ｄ変換器は、少なくとも２つの本発明に基づくシグマ-デルタＡ／Ｄ変換器が、対応して相互に接続されている直列接続構造（kaskadierte Struktur）をさらに備えていてもよい。
【００２２】
本発明の他の観点としては、フィードバックＡ／Ｄ変換器のために使用される方法に関することが挙げられる。このため、フィードバックＡ／Ｄ変換器は、少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのデジタル-アナログ変換器を、少なくとも１つのフィードバックループに備えている。本発明に基づく方法の場合、アナログ信号をデジタル信号に変換するときに、少なくとも１つのアナログ-デジタル変換器によって参照される上記少なくとも１つの第１基準電圧が、また、デジタル信号をアナログ信号に変換するときに、少なくとも１つのデジタル-アナログ変換器によって参照される上記少なくとも１つの第２基準電圧が供給される。この場合、少なくとも１つの第１基準電圧、および、少なくとも１つの第２基準電圧は、少なくとも１つのアナログ-デジタル変換器の所望の伝送機能を生成するために設計可能される。フィードバックＡ／Ｄ変換器のエネルギー消費はできる限り削減されるが、フィードバックＡ／Ｄ変換器の所望の伝送機能は引き出せるように設計することが有利である。例えば、信号を増幅する部品の利得係数を減少することにより、エネルギーを節約できる。
【００２３】
上記の本発明に基づくフィードバックＡ／Ｄ変換器、これに関する本発明に基づく方法、および、本発明に基づくシグマ-デルタＡ／Ｄ変換器と同じように、本発明は、フィードバックＤ／Ａ変換器、対応する方法、および、シグマ-デルタＤ／Ａ変換器にも関するものである。この発明の利点は、上記で既に説明した利点に相当している。
【００２４】
本発明を、以下に、図を参照しながら詳しく説明する。
【００２５】
図１は、従来技術のシグマ-デルタＡ／Ｄ変換器の概略的接続図を示す。図２は、本発明に基づくシグマ-デルタＡ／Ｄ変換器の実施例の概略的接続図を示す。図３は、本発明に基づき、直列接続されているシグマ-デルタＡ／Ｄ変換器の実施例の概略的接続図を示す。
【００２６】
図２に示す本発明の実施例は、図１に記載の公知のシグマ-デルタＡ／Ｄ変換器にいくつかの部分が一致している。シグマ-デルタＡ／Ｄ変換器１の入力部２に、アナログ信号３が、入力連結されている。積分器４と、後続のアナログ-デジタル変換器５が、アナログ信号３に相当し、出力部６において電圧降下（abgegriffen）、または、出力できるデジタル信号７を生成する。デジタル-アナログ変換器８を備えるフィードバックループにおいて、デジタル信号７が、アナログ基準信号に再び変換され、アナログ信号３の反転符号を付けて、合流点９へ加えられる。合計信号が、積分器４の入力部へ供給される。積分器４からの出力信号の利得は、利得係数ａおよびｂを用いて調節できる。
【００２７】
図１に記載のシグマ-デルタＡ／Ｄ変換器と異なり、本発明の本実施例は、アナログ-デジタル変換器５の基準電圧を調節するユニット１０、および、デジタル-アナログ変換器８の基準電圧を調節するユニット１１を備えている。例えば、アナログ-デジタル変換器５の基準電圧を上回るように、デジタル-アナログ変換器８の基準電圧を調節する場合、アナログ-デジタル変換器５およびデジタル-アナログ変換器８により特定される信号経路を流れる信号が増幅される。積分器４から出力される信号、または、基準電圧を調節する前に、ユニット１０および１１により与えられているデジタル信号７の元来の利得を再現するために、積分器４の利得係数ｂおよび／またはａを、適切に小さくする。この場合、積分器４は、場合によっては、同じく調節可能な他の利得係数を含んでいてもよい。このことは、例えば、積分器４の容量比率を減少することによって行える。それゆえ、積分器４の出力電流が減少し、結果としてエネルギーの節約となる。
【００２８】
さらに、本発明に基づくフィードバックＡ／Ｄ変換器、または、シグマ-デルタＡ／Ｄ変換器が、より上位のＡ／Ｄ変換器、または、シグマ-デルタＡ／Ｄ変換器であるということが供給される。この場合、フィードバックＡ／Ｄ変換器、または、シグマ-デルタＡ／Ｄ変換器は、他のデジタル-アナログ変換器を有する他のフィードバックループ、および、場合によっては、他の積分器を備えており、このとき、各デジタル-アナログ変換器、および、各アナログ-デジタル変換器は、異なる基準電圧を有していることがある。フィードバックＡ／Ｄ変換器、または、シグマ-デルタＡ／Ｄ変換器の種類（Der Grad der Ordunun）は、フィードバックループの数により決定される。同じことが、本発明に基づく、フィードバックＤ／Ａ変換器、または、シグマ-デルタＤ／Ａ変換器に該当する。
【００２９】
図３に、本発明の特徴を有する、直列接続されているシグマ-デルタＡ／Ｄ変換器１４の概略的接続図を示す。直列接続されているシグマ-デルタＡ／Ｄ変換器１４は、図２に示すシグマ-デルタＡ／Ｄ変換器１と同じ構造であるシグマ-デルタＡ／Ｄ変換器１、および、１’を備えている。さらに、上記の概略的接続図において、シグマ-デルタＡ／Ｄ変換器１の積分器４の出力信号が、シグマ-デルタＡ／Ｄ変換器１’の入力部２’に供給される。シグマ-デルタＡ／Ｄ変換器１、および、１’により生成されるデジタル信号７、および、７’は、合流点１２において加算され、直列接続されているシグマ-デルタＡ／Ｄ変換器１４の出力信号である、デジタル信号１３を搬出する。
【図面の簡単な説明】
【００３０】
【図１】従来技術のシグマ-デルタＡ／Ｄ変換器の概略的接続図である。
【図２】本発明に基づくシグマ-デルタＡ／Ｄ変換器の実施例の概略的接続図である。
【図３】本発明に基づく直列シグマ-デルタＡ／Ｄ変換器の実施例の概略的接続図である。
【国際公開パンフレット】
2004529559.tif 000003
2004529559.tif 000004
2004529559.tif 000005
2004529559.tif 000006
2004529559.tif 000007
2004529559.tif 000008
2004529559.tif 000009
2004529559.tif 000010
2004529559.tif 000011
2004529559.tif 000012
2004529559.tif 000013
2004529559.tif 000014
2004529559.tif 000015
2004529559.tif 000016
2004529559.tif 000017
2004529559.tif 000018
2004529559.tif 000019
2004529559.tif 000020
2004529559.tif 000021
2004529559.tif 000022
2004529559.tif 000023
2004529559.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004529559.tif 000025
2004529559.tif 000026
【手続補正書】
【提出日】平成15年7月4日(2003.7.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのアナログ-デジタル変換器（５）、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を備え、
少なくとも１つのアナログ-デジタル変換器（５）に対して、少なくとも１つの第１基準電圧を供給するための第１手段と、
少なくとも１つのデジタル-アナログ変換器（８）に対して、少なくとも１つの第２基準電圧を供給するための第２手段とをさらに備え、
少なくとも１つのアナログ-デジタル変換器（５）からの所望の出力信号レベルを生成するために、少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が設計されるフィードバックＡ／Ｄ変換器であって、
上記少なくとも１つのアナログ-デジタル変換器（５）の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの増幅器の利得係数（ａ，ｂ）に応じて設計されており、
上記フィードバックループの出力信号のレベルと、上記アナログ-デジタル変換器（５）の出力信号のレベルとは、上記増幅器の利得係数（ｂおよび／またはａ）と、少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とするフィードバックＡ／Ｄ変換器。
【請求項２】
上記少なくとも１つの増幅器が、少なくとも１つの増幅器の利得係数（ａ，ｂ）を決定する電気部品を備えていることを特徴とする請求項１に記載のフィードバックＡ／Ｄ変換器。
【請求項３】
上記第１手段は、少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項１または２に記載のフィードバックＡ／Ｄ変換器。
【請求項４】
少なくとも１つのアナログ-デジタル変換器（５）、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）、および、少なくとも１つのデジタル-アナログ変換器（５）の下流に接続されている少なくとも１つの積分器（４）を備え、
少なくとも１つのアナログ-デジタル変換器（５）に対して、少なくとも１つの第１基準電圧を供給するための第１手段（１０）と、
少なくとも１つのデジタル-アナログ変換器（８）に対して、少なくとも１つの第２基準電圧を供給するための第２手段（１１）とをさらに備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つの積分器（４）の利得係数（ａ，ｂ）に応じて設計できるシグマ-デルタＡ／Ｄ変換器（１）であって、
上記少なくとも１つのフィードバックループの出力信号のレベル、および、上記少なくとも１つのアナログ-デジタル変換器（５）の出力信号のレベルが、積分器（４）の利得係数（ｂおよび／またはａ）と、少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とするシグマ-デルタＡ／Ｄ変換器。
【請求項５】
上記少なくとも１つの積分器（４）が、少なくとも１つの積分器（４）の利得係数（ａ，ｂ）を決定する少なくとも１つの電気部品、特に、少なくとも１つの抵抗器、および／または、少なくとも１つのキャパシタを備えることを特徴とする請求項４に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項６】
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つのアナログ-デジタル変換器（５）の出力信号に応じて設計されていることを特徴とする請求項４または５に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項７】
上記第１手段は、少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項４〜６のいずれか１項に記載のシグマ-デルタＡ／Ｄ変換器（１）。
【請求項８】
直列回路中に、少なくとも２つのシグマ-デルタＡ／Ｄ変換器（１，１’）を備える、直列シグマ-デルタＡ／Ｄ変換器（１４）であって、
上記シグマ-デルタＡ／Ｄ変換器（１，１’）は、それぞれ、少なくとも１つのアナログ-デジタル変換器（５）、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）、および、少なくとも１つのデジタル-アナログ変換器（５）の下流に接続されている少なくとも１つの積分器（４）を備え、
上記シグマ-デルタＡ／Ｄ変換器（１，１’）は、少なくとも１つのアナログ-デジタル変換器（５）に対して、少なくとも１つの第１基準電圧を供給するための第１手段（１０）と、少なくとも１つのデジタル-アナログ変換器（８）に対して少なくとも１つの第２基準電圧を供給するための第２手段（１１）とをそれぞれ備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの積分器（４）の利得係数（ａ，ｂ）に応じて設計されることを特徴とする直列接続されているシグマ-デルタＡ／Ｄ変換器。
【請求項９】
少なくとも１つのデジタル-アナログ変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器を備え、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を供給するための第１手段、および、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給するための第２手段をさらに備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つのデジタル-アナログ変換器の出力信号の所望のレベルを生成するように設計されている、フィードバックＤ／Ａ変換器であって、
少なくとも１つのデジタル-アナログ変換器の上流に接続されている少なくとも１つの増幅器を備えており、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、上記少なくとも１つの増幅器の利得係数に応じて設計されており、
上記少なくとも１つのフィードバックループの出力信号のレベル、および、上記少なくとも１つのデジタル-アナログ変換器の出力信号のレベルが、上記少なくとも１つの増幅器の利得係数と、上記少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とするフィードバックＤ／Ａ変換器。
【請求項１０】
上記少なくとも１つの増幅器は、当該少なくとも１つの増幅器の利得係数を決定する電気部品を備えることを特徴とする請求項９に記載のフィードバックＤ／Ａ変換器。
【請求項１１】
上記第１手段は、上記少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、上記少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項９または１０に記載のフィードバックＤ／Ａ変換器。
【請求項１２】
少なくとも１つのデジタル-アナログ変換器、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのアナログ-デジタル変換器の下流に接続されている少なくとも１つの積分器を備え、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を供給するための第１手段、および、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給するための第２手段をさらに備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧が、少なくとも１つの積分器の利得係数に応じて設計されるシグマ-デルタＤ／Ａ変換器であって、
上記少なくとも１つのフィードバックループの出力信号のレベル、および、上記少なくとも１つのデジタル-アナログ変換器の出力信号のレベルは、上記少なくとも１つの増幅器の利得係数と、上記少なくとも１つの第２基準電圧および少なくとも１つの第１基準電圧の比率との積の関数であることを特徴とするシグマ-デルタＤ／Ａ変換器。
【請求項１３】
上記第１手段は、上記少なくとも１つの第１基準電圧を調節できるように設計されており、
上記第２手段は、上記少なくとも１つの第２基準電圧を調節できるように設計されていることを特徴とする請求項１２に記載のシグマ-デルタＤ／Ａ変換器。
【請求項１４】
直列回路に、少なくとも２つのシグマ-デルタＤ／Ａ変換器を備える、直列シグマ-デルタＤ／Ａ変換器であって、
上記シグマ-デルタＤ／Ａ変換器は、それぞれ、少なくとも１つのデジタル-アナログ変換器、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器、および、少なくとも１つのアナログ-デジタル変換器の下流に接続されている少なくとも１つの積分器を備え、
上記シグマ-デルタＤ／Ａ変換器は、それぞれ、少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を供給するための第１手段、および、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給するための第２手段を備え、
上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧は、少なくとも１つの積分器の利得係数に応じて設計されていることを特徴とする直列シグマ-デルタＤ／Ａ変換器。
【請求項１５】
少なくとも１つのアナログ-デジタル変換器（５）、および、少なくとも１つのフィードバックループ中にある少なくとも１つのデジタル-アナログ変換器（８）を備えるフィードバックＡ／Ｄ変換器に使用でき、
少なくとも１つのアナログ-デジタル変換器（５）に対して少なくとも１つの第１基準電圧を、および、少なくとも１つのデジタル-アナログ変換器（８）に対して少なくとも１つの第２基準電圧を供給し、少なくとも１つのアナログ-デジタル変換器（５）からの所望の出力信号レベルを生成するように、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を設計する方法であって、
上記フィードバックＡ／Ｄ変換器が、少なくとも１つのアナログ-デジタル変換器（５）の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つの増幅器の利得係数（ａ，ｂ）に応じて設計することを特徴とする方法。
【請求項１６】
少なくとも１つのデジタル-アナログ変換器、および、少なくとも１つのフィードバックループ中にある少なくとも１つのアナログ-デジタル変換器を備えるフィードバックＤ／Ａ変換器に使用でき、
少なくとも１つのデジタル-アナログ変換器に対して少なくとも１つの第１基準電圧を、および、少なくとも１つのアナログ-デジタル変換器に対して少なくとも１つの第２基準電圧を供給し、
少なくとも１つのデジタル-アナログ変換器のからの所望の出力信号レベルを生成するように上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を設計する方法であって、
上記フィードバックＤ／Ａ変換器が、少なくとも１つのデジタル-アナログ変換器の上流に接続されている少なくとも１つの増幅器を備え、上記少なくとも１つの第１基準電圧、および、上記少なくとも１つの第２基準電圧を、少なくとも１つの増幅器の利得係数に応じて設計することを特徴とする方法。
【国際調査報告】
2004529559.tif 000027
2004529559.tif 000028
2004529559.tif 000029
2004529559.tif 000030