(57)【要約】準共振電力変換器の力率補正回路内の高調波歪みとスイッチング損失を減少させる方法であって、電力変換器のスイッチング装置に印加された電圧を検知することから得られるデータを使用して、電力変換器の駆動回路のタイミングを変換器の無効要素の自然共振遷移のタイミングに整列させる、多数のイベント時間が、計算される。スイッチング装置電圧に印加された電圧のオーバーサンプリングは、変換器のインダクタンスの”ゼロ電流”クロスオーバー状態の正確な検知を可能とする。
2004531195.tif 000002
【特許請求の範囲】
【請求項１】
力率補正を有する電圧変換器のスイッチング損失を減少させる方法であって、
ａ）第１の測定手段を使用して第１の電圧信号を記録するステップと、
ｂ）第２の測定手段を使用して第２の電圧信号を記録するステップと、
ｃ）計算手段を使用して共通の時間原点からの少なくとも第１と第２の時間遅延を計算するステップと、
ｄ）第１の遅延時間の最後でスイッチング装置を活性化するステップと、
ｅ）第２の遅延時間の最後で前記スイッチング装置を不活性化するステップと、
ｆ）実質的に連続するようにステップａ）からｅ）を繰返すステップと、
を有する、方法。
【請求項２】
前記第１の電圧信号は、前記変換器の入力電圧を有する、請求項１に記載の方法。
【請求項３】
前記第２の電圧信号は、前記変換器の出力電圧を有する、請求項２に記載の方法。
【請求項４】
前記第１と第２の測定手段は、半導体サンプリング装置を使用して変圧器をわたり印加されたノード電圧をオーバーサンプリングするステップを有する、請求項１に記載の方法。
【請求項５】
前記第１と第２の時間遅延を計算するステップは、更に、
記憶手段から複数のデータ値を取り出すステップと、
第１のアルゴリズムを使用して、前記データ値を前記第１と第２の電圧信号へ適用するステップと、
第１の係数を得るステップと、
第２の係数を得るステップと、
第２のアルゴリズムを使用して第１と第２の時間遅延値を得るステップと、
前記記憶手段へ、前記第１と第２の時間遅延値を一時的に記憶するステップと
を有する、請求項１に記載の方法。
【請求項６】
前記第１の係数を得るステップは、式
【数１】
2004531195.tif 000006
を評価することを含む、請求項５に記載の方法。
【請求項７】
前記第２の係数を得るステップは、式
【数２】
2004531195.tif 000007
を評価するステップを含む、請求項６に記載の方法。
【請求項８】
前記第２の時間遅延値を得るステップは、式
【数３】
2004531195.tif 000008
を評価することを含む、請求項７に記載の方法。
【請求項９】
前記第１の時間遅延値は、電圧変換器の複数の予め定められた無効要素の自然共振からの結果の電圧最小値の時間に対応する、請求項５に記載の方法。
【請求項１０】
前記複数の係数は、変圧器に関連する漏れインダクタンス、磁化インダクタンス、変成比、共振及び寄生キャパシタンスに比例するパラメータ値を有する、請求項５に記載の方法。
【請求項１１】
電力変換器の入力電圧信号内の高調波発振を減少させる方法であって、
ａ）第１の測定手段を使用して第１の電圧信号を記録するステップと、
ｂ）第２の測定手段を使用して第２の電圧信号を記録するステップと、
ｃ）計算手段を使用して共通の時間原点からの少なくとも第１と第２の時間遅延を計算するステップと、
ｄ）第１の時間遅延の最後でスイッチング装置を活性化するステップと、
ｅ）第２の時間遅延の最後で前記スイッチング装置を不活性化するステップと、
ｆ）実質的に連続するようにステップａ）からｅ）を繰返すステップと、
を有する、方法。
【請求項１２】
前記第１の電圧信号は、前記変換器の入力電圧を有する、請求項１１に記載の方法。
【請求項１３】
前記第２の電圧信号は、前記変換器の出力電圧を有する、請求項１２に記載の方法。
【請求項１４】
前記第１の測定手段は、半導体サンプリング装置を使用して変圧器をわたり印加されたノード電圧をオーバーサンプリングするステップを有する、請求項１１に記載の方法。
【請求項１５】
前記第１と第２の時間遅延を計算するステップは、更に、
記憶手段から複数のデータ値を取り出すステップと、
第１のアルゴリズムを使用して、前記データ値を前記第１と第２の電圧信号へ、それぞれ、適用するステップと、
第１の係数を得るステップと、
第２の係数を得るステップと、
第２のアルゴリズムを使用して第１と第２の時間遅延値を得るステップと、
前記記憶手段へ、前記第１と第２の時間遅延値を一時的に記憶するステップと
を有する、請求項１１に記載の方法。
【請求項１６】
前記第１の係数を得るステップは、式
【数４】
2004531195.tif 000009
を評価することを含む、請求項１５に記載の方法。
【請求項１７】
前記第２の係数を得るステップは、式
【数５】
2004531195.tif 000010
を評価するステップを含む、請求項１６に記載の方法。
【請求項１８】
前記第２の時間遅延値を得るステップは、式
【数６】
2004531195.tif 000011
を評価することを含む、請求項１７に記載の方法。
【請求項１９】
前記第１の時間遅延値は、電圧変換器の複数の予め定められた無効要素の自然共振からの結果の電圧最小値の時間に対応する、請求項１５に記載の方法。
【請求項２０】
前記複数の係数は、変圧器に関連する漏れインダクタンス、磁化インダクタンス、変成比、共振及び寄生キャパシタンスに比例するパラメータ値を有する、請求項１５に記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、電子電力変換器の分野に関連し、特に、力率補正回路を改善する方法に関連する。
【０００２】
従来のスイッチド電力変換器回路では、大きな入力電圧フィルタリングキャパシタンスが、入力電圧と入力電流の間の有意の位相差を起こし、そして入力整流器とともに、入力電流に高調波歪を発生する。そのような位相シフトは上流電力分配設備での性能の劣化を発生するので、力率補正（ＰＦＣ）回路は、この無効位相シフトを最小化し且つ電流と電圧信号を位相整列にするために、しばしば使用される。
【０００３】
１つの従来のＰＦＣ実行は、動作の回路境界モード（ＣＢＭ）を使用し、入力フィルタリングキャパシタンスは、正弦入力電圧波形が、変換器スイッチング回路に印加されるように除去される。スイッチング回路は、変圧器のような磁気部品を充電及び放電するために交互にオン及びオフする電力スイッチング装置を含む。変換器のオンとオフの時間期間の比は、磁気部品の出力へ変換された電圧を供給する。入力電圧はバッファされていないので、入力電流は、入力電圧と同相で且つ比例するように、成形される。
【０００４】
不利なことに、そのような応用は典型的には、一定のオン時間を使用しそして、望ましいタイミング比を達成するようにオフ時間を変える。所定の期間の磁気部品内のピーク電流は、その磁気部品をわたり印加される電圧の関数であるので、そのような一定のオン時間は、入力電流波形に歪みを発生する。未バッファの入力電圧の包絡線は、数１００ヘルツの周波数で正弦波形を追跡するので、１０Ｋ−１００ＫＨｚ周波数で発生する多数のオン−オフスイッチングサイクルは、各々が異なる入力電圧と従って異なるピークと平均入力電流を有する。この電流変化は、変換器の高調波周波数による入力電流の包絡線の歪みを生成する。
【０００５】
典型的には、低から中電力応用で使用される単純な且つ安価な構成は、フライバックモーで動作する、単一のスイッチング装置と単一の変圧器を特徴とする。フライバック変換器の動作は、変圧器をわたり入力電圧を加えるために、スイッチング装置をオンすることを含む。変圧器を流れる電流は、所定の値へ線形に増加し、その時に、装置はオフする。変圧器の電圧は、そして、磁化電流をゼロに戻すために線形に放電するために、印加された入力電圧を超えると、フライバックする。変圧器の２次出力巻線は典型的には、この放電の導電経路を提供する。
【０００６】
ゼロ電流検知回路は、これは変圧器の補助巻線として実装されうるが、ゼロ電流条件を検出するのに使用され、そのときに、スイッチング装置は、次のサイクルのためにオンされる。次のオンのために適切な調整時間を提供することに加えて、ゼロ電流検知回路は、スイッチング装置の変化電力消費を最小化するために最適点も提供できる。不利なことに、変圧器内のそのような補助巻線は、電力変換器にコストと設計の複雑さを加える。
【０００７】
上述の効果の更なる欠点は、電力変換器に供給される入力電圧内の変化に依存することである。この依存性は電力変換器の調整と応答性に劣化を生じる。
【０００８】
フライバック電力変換器の力率補正回路内の高調波歪みとスイッチング損失を減少させる方法であって、最適な時間期間、ｔｏｎ，ｔｏｆｆ及びｔｄが、電力システムの動作パラメータに基づいて計算される。これらの３つの期間を均衡させることにより、駆動回路の動作は、変換器の無効要素に関連する自然の共振信号に整列されることが可能である。３つの時間期間を得るデータは、電力変換器の変圧器及びスイッチドノードで電圧波形を監視することにより得られる。
【０００９】
力率補正（ＰＦＣ）回路を有する従来の電圧変換器は、１）不充分に制御されたスイッチング損失による抵抗率又は、２）高調波歪みを有する入力電流信号のいずれかにより特徴化される。従って、本発明の選択実施例に従って、動作の不連続モードを使用することにより、オン時間Ｔｏｎ、オフ時間Ｔｏｆｆ、及び、不連続時間ｔｄは、スイッチング損失と高調波歪みの両方を最小化する点で変換器の動作を可能とするように、最適に選択される。
【００１０】
図１は、ＰＦＣを有する従来のフライバック変換器１０の例示の回路図を示す。正弦電圧信号１２は、半波電圧信号１６を発生するように、全波整流ブリッジ１４により整流される。信号１６は、半導体スイッチング装置２２によりフライバック変圧器２０の1次巻線インダクタンス１８をわたり加えられる。ノード２４の単純化された印加された電圧信号は、スイッチ２２のオン時間中に変圧器２０をわたり与えられた入力電圧を有するとして特徴化されそして、インダクタ１８は充電され、つづいて、スイッチ２２のオフ時間中に示された出力電圧２６の反転された反射が続き、インダクタ１８は、図２に示されたように放電される。また、図1に示されたように、放電時間の終了即ち、ゼロ電流状態を検出するためにいくつかのフライバック応用で使用される変圧器２０の検知巻線２８がある。
【００１１】
図２は、図１に示された変換器１０の動作サイクルをわたる、スイッチング電圧信号３０、変圧器1次磁化電流信号３２、及び変圧器２次磁化電流信号３４対時間のプロットを示す。スイッチング装置２２としてＦＥＴを使用する典型的な実施例では、スイッチ２２が（図示していない）制御回路によりスイッチ２２が”オン”にされ、１次磁化電流３２がインダクタンス１８で上昇を開始する。磁化電流３２は、ピーク電流Ｉｐｋに到達する所定のオフ時間３６まで線形に上昇し、そして、スイッチ２２は”オフ”される。
【００１２】
時点３６でインダクタンス１８をわたる電圧は、（破線４４で示されている）入力電圧レベル１６を超えると”フライバックする”。初期電圧のオーバーシュート３８の後に、ノード２４での電圧信号は、逆電圧”安定期”４０で整定し、インダクタ１８を通る磁化電流は、時間４２で発生するゼロに向かって線形に放電する。動作の臨界境界モード（ＣＢＭ）を使用する応用については、スイッチ２２は次のサイクルの時間４２でオンされる。
【００１３】
図３は、図１に示された回路の複数の動作のサイクルをわたる入力電圧及び電流信号対時間のプロットを示す。整流された入力電圧信号１６の包絡線は、電力変換器１０の各サイクル４６についての与えられた電圧を供給する。代表的なサイクル時間４６中に、電流セグメント（実線）は、”オン”時間中の、スイッチ２２とインダクタンス１８を通しての図２の上昇電流３２を示し、そして、電流レベル５０でピークとなり、そして、”オフ”時間中に２次巻線電流セグメント５２（破線）のように放電する。
【００１４】
複数のサイクル４６は、等しいオン時間継続時間であるので、いずれのサイクル中に変換器１０により入力信号１２から引かれるピーク電流は、インダクタンス１８に加えられる電圧１６に比例する。点５４でのピークのような、より高い加えられた電圧を有するサイクル中には、関連する電流もより高いピークに比例して上昇する。曲線５６は、半サイクルをわたる電流の平均を表す。これよりわかるように、平均電流５６の包絡線は電圧１６と同相である（即ち、平均電流は、電圧信号と同じにピークになる）。
【００１５】
この平均入力電流は、式
【００１６】
【数７】
2004531195.tif 000003
により示され、Ｉｉｎ（ａｖｅ）は単一のサイクルの平均入力電流であり、Ｉｐｋはオン時間の最後で達成される電流ピークであり、Ｔはサイクル期間であり、Ｔｏｎはスイッチ２２が活性化（即ち、オン）されている時間、Ｌｍは変圧器２０の磁化インダクタンス１８、Ｌｌｋは変圧器２０の漏れインダクタンスであり、Ｖｉｎは整流された入力電圧１６そして、Ｖｒは、反射された２次電圧である。
【００１７】
任意の１つのサイクルの継続時間をわたり、ＶｉｎとＶｒは、一定とみなされることに、注意すべきである。明確のために、式[１]の電圧と電流は、時変信号であっても大文字により表されそして、通常は小文字で表される。
【００１８】
不利なことに、図１に示されたような、固定のＴｏｎの従来の電力変換器では、ＴｏｎとＴｏｆｆは、出力電力対変圧器に印加される入力電圧及び電流（即ち、電圧３０と電流３２）の比により固定される。固定の出力電圧Ｖｒについては、そのような固定のＴｏｎは、入力で電圧依存して非線形である入力電流を発生し、それにより、入力電流波形の歪みとり力率補正性能の劣化を発生する。
【００１９】
図４は、図１に示された回路についての例示の異なる入力電圧について正規化された入力電流対時間のプロットを示す。理想化された正弦入力電流信号５８は、入力電圧に独立な最適化された力率補正からの結果である。式[１]を使用して、９０と２７０ボルトの入力電圧が、入力電圧項に関連する効果により、それぞれ、正規化された入力電流信号６０と６２のような、正弦信号５８からの偏差を発生する。電流のこの歪みは、そのような電力変換器のシステム負荷内の有意な高調波歪みを発生する。
【００２０】
本発明に従った選択実施例では、Ｔｏｎは、入力電圧信号の変化を補償するようにそして入力電流信号内の高調波歪みをゼロにするように変化できる。このＴｏｎは、回路内に存在する寄生無効インピーダンスに関連する効果を含めるように更に正確に計算されることが可能である。これらの追加のインピーダンスを測定し且つ含めることは、遷移スイッチング損失を最小化するために、オン時間の間の適切な時間遅延の正確な決定を可能とする。
【００２１】
選択実施例では、追加の時間期間は、調整する帰還ループの要求に従って、ＴｏｎとＴｏｆｆ時間の均衡を可能とするために追加される。この時間期間は、Ｔｏｆｆ時間の一部であり、エネルギー転送不活性又は不連続の期間Ｔｄである。
【００２２】
図５は、本発明の選択実施例に従った単一の動作サイクルをわたるスイッチング電流及び電圧信号対時間のプロットを示す。図５のタイミングと動作は、時間４２で（放電活動の最後で）、スイッチング装置２２がすぐにオフされないことを除いては、図２に示されたものと同一である。代わりに、時間４２は、不連続時間Ｔｄ６４の最後まで遅延され、ここで、変圧器は、変換器の寄生要素の自然共振に基づいた発振により特徴化される、緩和モードになる。このように、図５に示されたように、サイクルは、オン時間６８、放電時間６６及び不連続時間６４を有する。
【００２３】
Ｔｄ６４の間に示された電圧波形３０正弦セグメントは、入力電圧４４上で中心にされ、これらの寄生要素流れる寄生電流を発生する。スイッチング装置２２が、これらの発振の電流が流れる部分中にオンされる場合には、スイッチング装置２２は、高電圧の時に電流を必ず供給しなければならない。これは、スイッチング装置２２に損害を与える及び／又は、変換器の効率を有意に減少する遷移電力スパイクを発生する。従って、スイッチング装置２２は、これらの遷移電力スパイクの発生を防止するために、ゼロ電流の点までオンすることから防止される。
【００２４】
図６は、本発明に従った準共振フライバック力率補正装置の選択実施例の回路図７０を示す。図１に示された電力変換器要素に加えて、漏れインダクタンスLｌｋ、７２が測定されそして、関連するデータ値が好ましくは、式を使用してオン時間継続時間について繰返し評価に使用するためにメモリに記憶される。
【００２５】
【数８】
2004531195.tif 000004
Iｉｎ（ａｖｅ）は、ラインサイクルをわたる平均入力電流である。
【００２６】
漏れインダクタンス７２を測定する主な方法は、変圧器２０に関連する寄生キャパシタンスよりも有意に大きい共振キャパシタ７４を含めることを介して可能である。図５の電圧波形３０の正確な測定は、不連続時間６４の共振活動の周期性を抽出しそして、知られたキャパシタ７４から、磁化と漏れインダクタンスが得られる。
【００２７】
漏れインダクタンスを含めるのに、回路７０について、適切なオン時間Ｔｏｎが,式により得られる。
【００２８】
【数９】
2004531195.tif 000005
Ｌｌｋは、スイッチ２２の例示のドレーン（ｄｒａｉｎ）に接続された多数の部品の累積漏れインダクタンス及びこれらの部品に関連する特定のプリント基板レイアウトのインピーダンスであり、Ｐｏｕｔは、出力電力消費、Ｖｉｎ（ｒｍｓ）は、入力源から引くＲＭＳ電圧である。項ｋは好ましくは、Ｖｉｎの効果を最小化するために調整する帰還ループから得られる定数であるように評価されそして、Ｔｄは、スイッチのターンオンがスイッチドレーン電圧の共振の谷と一致するように、選択される。共振の”谷”は好ましくは、スイッチング装置２２のターンオンの点として選択され、これは、共振電流が、その時にゼロを通るためであり、他の電圧及び／又は電流も変換器７０の設計の特定の動作のトレードオフに依存して選択される。
【００２９】
サンプリング回路７６で、ノード２４で電圧波形を監視し且つ分析することにより、式２から５を評価するために必要な全てのパラメータは、技術的に知られているように得られる。例えば、図５に示された電圧波形３０のような例示の電圧波形から、入力電圧Ｖｉｎ１６は、不連続時間６４中の２次発振の最大及び最小値を平均することにより得られ、そして、出力反射電圧Ｖｒは、入力電圧Ｖｉｎと安定期電圧４０の間の差としてあらわされる。サンプリング回路７６は、単純な半導体増幅器又は、高度なサンプル／ホールド装置でもよい。不連続期間Ｔｄ６４中に２次共振周波数と関連する波形形状を確かめるために十分に高速であることがのみ必要である。
【００３０】
そのような、監視活動は連続して又はＶｉｎを除き、変換器の動作中に発生し、パラメータ値は、製造の時に測定されそして、読出し専用メモリ（ＲＯＭ）装置又は、ＰＲＯＭ又はＥＥＰＲＯＭのような再プログラム可能な半導体装置に又は、交換可能な磁気又は光媒体に、半永久的に記憶される。選択実施例では、Ｖｉｎは、従来のサンプリング手段（図示していない）又は、ノード２４での電圧波形の分析を介して、連続して、監視されそして、必要により記憶される。
【００３１】
図６に示された選択実施例は、優れた力率補正を提供する。そのような実施例の結果の共振入力電流波形は、図４に示された理想的な電流信号５８に実質的に同一である信号により特徴化される。
【００３２】
図７は、図６に示された回路の多数の動作サイクルをわたる入力電圧及び電流信号対時間のプロットを示す。図７は、各サイクルに不連続時間７８が存在することを除いて図３と同一である。
【００３３】
図８は、本発明の選択実施例に従って、単一動作サイクルをわたり図６に示された電力スイッチング装置についてのスイッチングドレーン電圧信号対時間のサンプリングプロットを示す。各サンプル時間８０で、ノード２４に存在する電圧波形の表示が記録されそして、好ましくはメモリに記憶される。
【００３４】
従って、共通の時間原点からの時間期間Ｔｏｎ、Ｔｏｆｆ及びＴｄの最適値を決定する方法は、以下のステップ有し：
１）Ｌｍ及びＬｌｋについてのデータ信号値を測定する又は得るステップ；
２）ＶｉｎとＶｒについてのサンプリング手段電圧信号値を使用して測定するステップ；
３）記憶手段を使用して、ステップ１）と２）からの測定された値を維持するステップ、
４）処理手段を使用し、
ａ）２次共振周波数；
ｂ）それそれ式４と５を使用してデータ値ｋとＴｋ；
ｃ）Ｔｏｎ時間と不連続時間Ｔｄ；
を計算するステップ、
５）サンプリング及びホールディング手段を使用して、変圧器２０とスイッチ２４（即ち、例示のＦＥＴ装置のドレーン又は、例示のトランジスタのコレクタ）の共通接続ノードでの電圧を測定し且つ記憶するステップ、及び、
６）ステップ２）から５）を連続して繰返すステップ。
【００３５】
前述の方法は、従来の電力変換器のオン時間の入力電圧依存性に関連する高調波歪みを除去する。上述の方法は、メモリ内の検索テーブルのような、予め定められた値の配列を使用して、等しく適用され、そして、本発明の範囲内である。
【００３６】
また、図６に示された実施例は、時間期間Ｔｄ内の例示のドレーン電圧の最小値を検知する手段は、図１に示された検知巻線２６の使用を通してよりは、技術的に知られている半導体オーバーサンプリング回路６８を使用して達成される。そのような半導体の実施例は、変換器のコストと性能の両方で、有意な改善を提供する。サンプリング回路６８の目的は好ましくは、ゼロ電流が変圧器２０を流れる場合の時間の点を検知することであり、電圧の最小値を監視することはその点を生じそれは、式ν＝Ｖ０＋Ｌｄｉ／ｄｔから電流の方向の変化（即ち、ゼロ傾斜）と一致するためである。このように、電圧最小値で、スイッチ２４は、共振の組み合わせへ電流を供給するために必要とされる。
【００３７】
低電力ブースト変換器は、磁気部品として変圧器の代わりにインダクタを使用するので、変圧器によってのみ提供されることが可能な２次分離は、通常は実際の応用では通常は望ましい。準共振フライバック変圧器を使用する上述の例は、例示のみであり、本発明の範囲を限定することを意味せず、電圧フライバックのアプローチを使用する電力変換器の全ての変形に適用可能であることに注意すべきである。
【００３８】
本発明の多くの修正及び代わりの実施例は、前述の説明を考慮して、当業者に明らかである。従って、この記載は、説明のためのみであると解釈すべきであり、本発明を実行するベストモードを当業者に教示するためである。実施例の詳細は、本発明の精神から離れること無しに変更され得、そして、添付の請求項の範囲内の全ての修正の排他的な使用は、残される。
【図面の簡単な説明】
【００３９】
【図１】力率補正を有する従来のフライバック電力変換器の回路図を示す図である。
【図２】図１に示された回路の単一の動作サイクルをわたるスイッチング電流及び電圧信号対時間のプロットを示す図である。
【図３】図１に示された回路の複数の動作サイクルをわたる入力電圧及び電流信号対時間のプロットを示す図である。
【図４】図１に示された回路についての異なる入力線電圧についての正規化された入力電流対時間のプロットを示す図である。
【図５】本発明に従った単一の動作サイクルをわたるスイッチング電流及び電圧信号対時間のプロットを示す図である。
【図６】本発明に従った準共振フライバック力率補正装置の選択実施例の回路図を示す。
【図７】図６に示された回路の複数の動作サイクルをわたる入力電圧及び電流信号対時間のプロットを示す図である。
【図８】本発明の選択実施例に従った単一動作サイクルをわたる図６に示された電力スイッチング装置についてのスイッチングドレーン電圧信号対時間のサンプリングプロットを示す図である。
【図２】
2004531195.tif 000012
【図３】
2004531195.tif 000013
【図４】
2004531195.tif 000014
【図５】
2004531195.tif 000015
【図７】
2004531195.tif 000016
【図８】
2004531195.tif 000017
【国際公開パンフレット】
2004531195.tif 000018
2004531195.tif 000019
2004531195.tif 000020
2004531195.tif 000021
2004531195.tif 000022
2004531195.tif 000023
2004531195.tif 000024
2004531195.tif 000025
2004531195.tif 000026
2004531195.tif 000027
2004531195.tif 000028
2004531195.tif 000029
2004531195.tif 000030
2004531195.tif 000031
2004531195.tif 000032
2004531195.tif 000033
2004531195.tif 000034
2004531195.tif 000035
【国際公開パンフレット（コレクトバージョン）】
2004531195.tif 000036
【国際調査報告】
2004531195.tif 000037
2004531195.tif 000038