(57)【要約】電子放出構造体（２４）が配置される複数の列導体（１７Ａ，１７Ｂ，１７Ｃ，１８Ａ，１８Ｂ，１８Ｃ）を有する電界放出ディスプレイ（１０）内の隣接する列導体間のクロストークを低減する方法。電界放出ディスプレイ（１０）は、複数の行導体（２７，２８，２９）も有する。隣接する列導体が、同時に作動状態にならないようにすることにより、クロストークを防止することができる。
2004518989.tif 000002
【特許請求の範囲】
【請求項１】
電子エミッタ構造体が上に位置する複数の列導体と複数の行導体とを有し、前記複数の列導体および複数の行導体がサブピクセルを形成するために協力する電界放出ディスプレイの、列導体間のクロストークを低減するための方法であって、
相互に隣接している第１および第２の列導体上に位置する電子エミッタ構造体の一部に電子を放出させ、それにより第１および第２の放出電流をそれぞれ形成するステップと、
前記第２の時に、前記第１の放出電流の値が実質的に変化するのを防止するステップと、
前記隣接している列導体の中の一方が高インピーダンス状態になった時に、前記複数の列導体の隣接する列導体が切り替わるのを防止するステップと、を含む方法。
【請求項２】
第２の列導体に隣接し第２の列導体から離間している第１の列導体と、前記第２の列導体に隣接し第２の列導体から離間している第３の列導体と、少なくとも１本の行導体とを有し、各列導体がその上に位置する電子エミッタ構造体を有する電界放出ディスプレイ内の、クロストークを低減するための方法であって、
前記第２の列導体が高インピーダンス状態にある場合に、前記第１の列導体が第１の動作状態から第２の動作状態に切り替わるのを防止するステップを含む方法。
【請求項３】
ライン時間の第２の期間中に作動される第２の複数の列導体と互いに入れ込んでいる、ライン時間の第１の期間中に作動される第１の複数の列導体を有し、かつ、各列導体上に位置する少なくとも１つの電子エミッタ構造体と、前記第１および第２の複数の列導体の各々に接続している少なくとも１つの行導体とを有する電界放出ディスプレイ内の、クロストークを低減するための方法であって、
前記ライン時間の前記第１の期間中、前記第２の複数の導体をオフ状態に維持するステップと、
前記ライン時間の前記第１の期間中、前記第１の複数の導体の一部を作動するステップと、を含む方法。
【発明の詳細な説明】
【０００１】
（関連出願の相互参照）
本発明は、引用により本明細書に組み込まれる、「電界放出ディスプレイおよび方法」（ＦＩＥＬＤ ＥＭＩＳＳＩＯＮ ＤＩＳＰＬＡＹ ＡＮＤ ＭＥＴＨＯＤ ）という発明の名称の代理人整理番号ＦＤ２００２５のロバート  Ｔ．スミスの米国特許出願に関する。
【０００２】
（発明の分野）
本発明は、概して、電界放出ディスプレイに関し、特に電界放出ディスプレイ内の放出電流を制御するための方法および回路に関する。
（発明の背景）
電界放出ディスプレイ（ＦＥＤ）は当該技術分野で周知である。電界放出ディスプレイは、薄いエンベロープを形成する陽極プレートと陰極プレートを備えている。陰極プレートは、スピントチップ（Ｓｐｉｎｄｔ  ｔｉｐ）のような電子エミッタ構造体から電子を放出させる列導体と行導体から成るマトリックスを有する。ＦＥＤはさらに、電子放出電流を制御するための電子エミッタ構造体と陰極プレートとの間に位置する安定抵抗器を含む。必要なＦＥＤ構成部品の他に、寄生フリンジキャパシタンスが、隣接する列導体間に形成される。これらの寄生フリンジキャパシタンスにより、列導体の中の１つが高インピーダンス状態から高電圧状態に切り替わると、隣接列導体間でクロストークが起こる。クロストークが起こると、その結果、高インピーダンス状態にある列導体上に突然の故障（ｇｌｉｔｃｈ、グリッチ）が発生する恐れがあり、その場合、グリッチが電界放出ディスプレイ上の画像に現れるエラーを招く。
【０００３】
それ故、これら欠点の中の少なくともいくつかを克服する、電界放出ディスプレイ内の隣接する列キャパシタンスを制御するための方法が求められている。
説明を簡単かつ明確にするために、図面中の要素は必ずしも正しい縮尺ではなく、異なる図面中の同じ参照番号は同じ要素を示す。
【０００４】
（図面の詳細な説明）
概して、本発明は、電界放出ディスプレイ（ＦＥＤ）内の隣接する列間のクロストークを低減する方法である。該方法は、隣接する列導体が１回のライン時間の同じ期間中に両方とも切り替わらないように、ＦＥＤの１つおきの列導体を作動させることを含む。本発明の１実施形態では、１回の走査中、１つのフレームは、各サブフレーム内で１つおきの列導体が作動される、２つのサブフレームに分割される。本発明の別の実施形態では、１回のライン時間は、２つの期間に分割される。次に、１つの行が選択され、１回のライン時間の第１の期間中に、ディスプレイの１つおきの列導体が作動する。１回のライン時間の第２の期間中に、第１の期間中に作動しなかった列導体が作動する。すなわち、１回のライン時間の第１の期間中に作動しなかった１つおきの列導体が１回のライン時間の第２の期間中に作動する。
【０００５】
図１は、本発明のある実施形態の電界放出ディスプレイ（ＦＥＤ）１０の部分破断等角図および回路の略図である。ＦＥＤ１０は、ＦＥＤデバイス１１と、ＦＥＤデバイス１１内で放出電流を制御するための制御回路１２とを備えている。
【０００６】
ＦＥＤデバイス１１は、陰極プレート１３と陽極プレート１４を含む。陰極プレート１３は、ガラス、シリコン等から作ることができる基板１６を含む。複数の列導体１７Ａ，１７Ｂ，１７Ｃと複数の列導体１８Ａ，１８Ｂ，１８Ｃが基板１６上に配置されている。複数の列導体１７Ａ，１７Ｂ，１７Ｃは、複数の列導体１８Ａ，１８Ｂ，１８Ｃと互いに入れ込んだ状態で配置されている。列導体１７Ａ、１７Ｂおよび１７Ｃは、ライン時間の同じ期間中に作動することができるという点で相互に関連しているが、同時に列導体１８Ａ，１８Ｂ，１８Ｃはオフになっているか、または非作動状態にあることに留意されたい。同様に、列導体１８Ａ，１８Ｂ，１８Ｃは、ライン時間の同じ期間中に作動することができるという点で相互に関連しているが、同時に列導体１７Ａ，１７Ｂ，１７Ｃはオフになっているか、または非作動状態にある。列導体１７Ａ，１７Ｂ，１７Ｃ，１８Ａ，１８Ｂ，１８Ｃ上には誘電体層２１が位置しており、さらに、複数のウェル２２を形成している。
【０００７】
各ウェル２２内には、例えばスピントチップのような電子エミッタ構造体２４が位置している。誘電体層２１上には行導体２７，２８，２９が形成される。行導体２７，２８，２９は電子エミッタ構造体２４から離間し、電子エミッタ構造体２４の近くに位置する。行導体２７，２８，２９は、電流放出領域３１を形成するために対応するウェル２２および電子エミッタ構造体２４と協力する、複数の開口部３０を備えている。列導体１７Ａ，１７Ｂ，１７Ｃ，１８Ａ，１８Ｂ，１８Ｃ、および行導体２７，２８，２９は、電子エミッタ構造体２４に選択的にアドレスするために使用される。
【０００８】
本発明の理解を容易にするために、図１には、３つの行導体と６つの列導体しか示していない。しかし、任意の数の行導体および列導体を使用することができることを理解されたい。ＦＥＤデバイスの行導体の例示としての数は２４０個であり、列導体の例示としての数は９６０個である。マトリックスアドレスすることができる電界放出ディスプレイ用の陰極プレートの製造方法は、当業者にとって周知のものである。
【０００９】
陽極プレート１４は、電子エミッタ構造体２４が放出する電子により形成される放出電流３２を受信するように配置される。陽極プレート１４は、例えばガラスでできた、透明な基板３３を含む。陽極３４は、透明な基板３３上に配置される。陽極３４は、インジウムスズ酸化物のような透明な導電性材料で作ることが好ましい。好ましい実施形態では、陽極３４は、陰極プレート１３の全放射領域に対向する一続きの層である。すなわち、陽極３４は電子エミッタ構造体２４全体に対向することが好ましい。
【００１０】
陽極３４上には複数の蛍光体（ｐｈｏｓｐｈｏｒ）３６が配置される。蛍光体３６は陰極蛍光性である。それ故、蛍光体３６は放出電流３２の活性化時に光を放出する。マトリックスアドレスすることができる電界放出ディスプレイ用の陽極プレートの製造方法も当業者にとって周知のものである。
【００１１】
本発明の１実施形態によれば、制御回路１２は、行導体ドライバ回路３７，３８，３９と、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ，４８Ａ，４８Ｂ，４８Ｃとを有する。行導体ドライバ回路３７，３８，３９は、それぞれ行導体２７，２８，２９に接続し、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ，４８Ａ，４８Ｂ，４８Ｃは、それぞれ列導体１７Ａ，１７Ｂ，１７Ｃ，１８Ａ，１８Ｂ，１８Ｃに接続している。
【００１２】
図２は、ＦＥＤ１０の陰極プレート１３の略図である。図２には、列導体１７Ａ，１７Ｂ，１７Ｃ，１８Ａ，１８Ｂ，１８Ｃ、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ，４８Ａ，４８Ｂ，４８Ｃ、行導体２７，２８，２９および行導体ドライバ回路３７，３８，３９が略図で示されている。この図には、３つの行導体ドライバ回路と６つの列導体ドライバ回路しか示してないが、行導体ドライバ回路の数は、これより少なくても多くてもよいし、列導体ドライバ回路の数も、これより少なくても多くてもよいことを理解されたい。
【００１３】
図２はさらに、ＦＥＤ１０の各行および列に関連する電子放出構造体、サブピクセルキャパシタンス、寄生フリンジキャパシタンス、および安定抵抗器を示す。より詳細に説明すると、サブピクセル５０に関連するサブピクセルキャパシタンス５１、サブピクセル安定抵抗器５２、および電子放出構造体２４（２７，１７Ａ）は、図に示すように、行導体２７と列導体１７Ａに接続している。電子放出構造体２４（２７，１７Ａ）は、サブピクセル５０に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。参照番号２４は、電子エミッタ構造体全体を示すために使用していることを理解されたい。図２に示す実施形態の理解を助けるために、電子放出構造体は、さらに、参照番号２４に付してある下付き文字で定義される。例えば、行導体２７と列導体１７Ａに関連する電子放出構造体は参照番号２４（２７，１７Ａ）で識別され、行導体２８と列導体１７Ａに関連する電子放出構造体は参照番号２４（２８，１７Ａ）で識別され、行導体２７と列導体１８Ａに関連する電子放出構造体は参照番号２４（２７，１８Ａ）で識別され、以下同様である。
【００１４】
サブピクセル５７に関連するサブピクセルキャパシタンス５３、サブピクセル安定抵抗器５４、および電子放出構造体２４（２８，１７Ａ）は、図に示すように、行導体２８と列導体１７Ａに接続している。電子放出構造体２４（２８，１７Ａ）は、サブピクセル５７に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。
【００１５】
サブピクセル５８に関連するサブピクセルキャパシタンス５５、サブピクセル安定抵抗器５６、および電子放出構造体２４（２９，１７Ａ）は、図に示すように、行導体２９と列導体１７Ａに接続している。電子放出構造体２４（２９，１７Ａ）は、サブピクセル５８に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。
【００１６】
サブピクセル６０に関連するサブピクセルキャパシタンス６１、サブピクセル安定抵抗器６２、および電子放出構造体２４（２７，１８Ａ）は、図に示すように、行導体２７と列導体１８Ａに接続している。電子放出構造体２４（２７，１８Ａ）は、サブピクセル６０に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。
【００１７】
サブピクセル６７に関連するサブピクセルキャパシタンス６３、サブピクセル安定抵抗器６４、および電子放出構造体２４（２８，１８Ａ）は、図に示すように、行導体２８と列導体１８Ａに接続している。電子放出構造体２４（２８，１８Ａ）は、サブピクセル６７に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。
【００１８】
サブピクセル６８に関連するサブピクセルキャパシタンス６５、サブピクセル安定抵抗器６６、および電子放出構造体２４（２９，１８Ａ）は、図に示すように、行導体２９と列導体１８Ａに接続している。電子放出構造体２４（２９，１８Ａ）は、サブピクセル６８に関連するすべての電子放出構造体を示ひとまとまりの要素として示されている。
【００１９】
サブピクセル７０に関連するサブピクセルキャパシタンス７１、サブピクセル安定抵抗器７２、および電子放出構造体２４（２７，１７Ｂ）は、図に示すように、行導体２７と列導体１７Ｂに接続している。電子放出構造体２４（２７，１７Ｂ）は、サブピクセル７０に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２０】
サブピクセル７７に関連するサブピクセルキャパシタンス７３、サブピクセル安定抵抗器７４、および電子放出構造体２４（２８，１７Ｂ）は、図に示すように、行導体２８と列導体１７Ｂに接続している。電子放出構造体２４（２８，１７Ｂ）は、サブピクセル７７に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２１】
サブピクセル７８に関連するサブピクセルキャパシタンス７５、サブピクセル安定抵抗器７６、および電子放出構造体２４（２９，１７Ｂ）は、図に示すように、行導体２９と列導体１７Ｂに接続している。電子放出構造体２４（２９，１７Ｂ）は、サブピクセル７８に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２２】
サブピクセル８０に関連するサブピクセルキャパシタンス８１、サブピクセル安定抵抗器８２、および電子放出構造体２４（２７，１８Ｂ）は、図に示すように、行導体２７と列導体１８Ｂに接続している。電子放出構造体２４（２７，１８Ｂ）は、サブピクセル８０に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２３】
サブピクセル８７に関連するサブピクセルキャパシタンス８３、サブピクセル安定抵抗器８４、および電子放出構造体２４（２８，１８Ｂ）は、図に示すように、行導体２８と列導体１８Ｂに接続している。電子放出構造体２４（２８，１８Ｂ）は、サブピクセル８７に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２４】
サブピクセル８８に関連するサブピクセルキャパシタンス８５、サブピクセル安定抵抗器８６、および電子放出構造体２４（２９，１８Ｂ）は、図に示すように、行導体２９と列導体１８Ｂに接続している。電子放出構造体２４（２９，１８Ｂ）は、サブピクセル８８に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２５】
サブピクセル９０に関連するサブピクセルキャパシタンス９１、サブピクセル安定抵抗器９２、および電子放出構造体２４（２７，１７Ｃ）は、図に示すように、行導体２７と列導体１７Ｃに接続している。電子放出構造体２４（２７，１７Ｃ）は、サブピクセル９０に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２６】
サブピクセル９７に関連するサブピクセルキャパシタンス９３、サブピクセル安定抵抗器９４、および電子放出構造体２４（２８，１７Ｃ）は、図に示すように、行導体２８と列導体１７Ｃに接続している。電子放出構造体２４（２８，１７Ｃ）は、サブピクセル９７に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２７】
サブピクセル９８に関連するサブピクセルキャパシタンス９５、サブピクセル安定抵抗器９６、および電子放出構造体２４（２９，１７Ｃ）は、図に示すように、行導体２９と列導体１７Ｃに接続している。電子放出構造体２４（２９，１７Ｃ）は、サブピクセル９８に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２８】
サブピクセル１００に関連するサブピクセルキャパシタンス１０１、サブピクセル安定抵抗器１０２、および電子放出構造体２４（２７，１８Ｃ）は、図に示すように、行導体２７と列導体１８Ｃに接続している。電子放出構造体２４（２７，１８Ｃ）は、サブピクセル１００に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００２９】
サブピクセル１０７に関連するサブピクセルキャパシタンス１０３、サブピクセル安定抵抗器１０４、および電子放出構造体２４（２８，１８Ｃ）は、図に示すように、行導体２８と列導体１８Ｃに接続している。電子放出構造体２４（２８，１８Ｃ）は、サブピクセル１０７に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００３０】
サブピクセル１０８に関連するサブピクセルキャパシタンス１０５、サブピクセル安定抵抗器１０６、および電子放出構造体２４（２９，１８Ｃ）は、図に示すように、行導体２９と列導体１８Ｃに接続している。電子放出構造体２４（２９，１８Ｃ）は、サブピクセル１０８に関連するすべての電子放出構造体を示すひとまとまりの要素として示されている。
【００３１】
列導体１７Ａは寄生フリンジキャパシタンス１１１により列導体１８Ａに接続している。キャパシタンス１１１は、高インピーダンス状態から高電圧状態に切り替えられる列導体間のクロストークにつながる。例えば、サブピクセル５０とサブピクセル６０が両方ともオンである場合、すなわち、電流を放出している場合には、列導体ドライバ回路４７Ａ，４８Ａは高インピーダンス状態にある。キャパシタンス５１，６１は放電し、キャパシタンス５３，６３，５５，６５は、各サブピクセル５０，６０が放出している電流により決まる一定速度で放電している。サブピクセル５０が十分な電荷を放出した場合には、列ドライバ回路１７Ａが高電圧状態ＶＣＯＬに切り替わり、それによりサブピクセル５０はオフになる。サブピクセル６０が十分な電荷を放出していないと仮定した場合、列導体ドライバ回路４８Ａは高インピーダンス状態になる。しかし、列導体ドライバ回路４７Ａの切替えにより、電圧グリッチが列導体１８Ａ上に発生する。
【００３２】
電圧グリッチＶＧＬＩ４７Ａの大体の大きさは、ほぼ下式に近似する通りである。
ＶＧＬＩ４７Ａ≒ＶＣＯＬ＊Ｃ１１１／（Ｃ５１＋Ｃ５３＋Ｃ５５）
式中、
ＶＣＯＬは、列切替電圧であり、
Ｃ１１１は、キャパシタンス１１１のキャパシタンス値であり、
Ｃ５１は、キャパシタンス５１のキャパシタンス値であり、
Ｃ５３は、キャパシタンス５３のキャパシタンス値であり、
Ｃ５５は、キャパシタンス５５のキャパシタンス値である。
【００３３】
他の例では、サブピクセル９７，１０７が両方とも「オン」状態である場合、すなわち、電流を放出している場合には、列ドライバ回路４７Ｃおよび４８Ｃが高インピーダンス状態にある。キャパシタンス９３，１０３は放電状態で、キャパシタンス９１，９５，１０１，１０５は、各サブピクセル９７，１０７が放出している電流により決まる一定速度で充電している。サブピクセル１０７が十分な電荷を放出した場合には、列ドライバ回路４７Ｃは高電圧状態に切り替わり、それによりサブピクセル１０７はオフになる。サブピクセル９７が十分な電荷を放出していないと仮定した場合、列ドライバ回路４８Ｃは高インピーダンス状態を維持する。しかし、列導体ドライバ回路４８Ｃの切替えにより、電圧グリッチが列導体１７Ｃ上に発生する。
【００３４】
電圧グリッチＶＧＬＩ４８Ｃの大体の大きさは、下式に示す通りである。
ＶＧＬＩ４８Ｃ≒ＶＣＯＬ＊Ｃ１１５／（Ｃ１０３＋Ｃ１０１＋Ｃ１０５）
式中、
ＶＣＯＬは、列切替電圧であり、
Ｃ１１５は、キャパシタンス１１５のキャパシタンス値であり、
Ｃ１０３は、キャパシタンス１０３のキャパシタンス値であり、
Ｃ１０１は、キャパシタンス１０１のキャパシタンス値であり、
Ｃ１０５は、キャパシタンス１０５のキャパシタンス値である。
【００３５】
グリッチが大きすぎる場合には、ＦＥＤ１０のディスプレイの画質が劣化するだろう。各列導体は、寄生フリンジキャパシタンスにより、隣接列導体に接続していることに留意されたい。この実施形態の場合には、列導体１８Ａはフリンジキャパシタンス１１２により列導体１７Ｂに接続している。列導体１７Ｂは、フリンジキャパシタンス１１３により列導体１８Ｂに接続している。列導体１８Ｂは、フリンジキャパシタンス１１４により列導体１７Ｃに接続している。また、列導体１７Ｃは、フリンジキャパシタンス１１５により列導体１８Ｃに接続している。
【００３６】
図３は、１つのフレームが２つのサブフレームに分割されているある実施形態の表示モードでＦＥＤ１０を作動するための方法を示すタイミング図２００である。第１のサブフレームにおいては、第１組の列導体、すなわち、列導体１７Ａ，１７Ｂ，１７Ｃが作動し、第２のサブフレームにおいては、第１組の列導体に隣接している第２組の列導体、すなわち、列導体１８Ａ，１８Ｂ，１８Ｃが作動する。この表示モードの特徴は、陽極１４のところに表示画像が形成されることである。図３のタイミング図２００は、図１および図２と共に説明される。図３には、サブピクセル５０，５７，５８，６０，６７，６８，７０，７７，７８，８０，８７，８８，９０，９７，９８，１００，１０７，１０８の選択的アドレスおよび作動を示す。本発明によれば、フレーム２００のサブフレーム２０１の間、１つおきの列導体は作動モードにある。すなわち、列導体１７Ａ，１７Ｂ，１７Ｃは作動モードにあり、列導体１８Ａ，１８Ｂ，１８Ｃは非作動モードまたはオフの状態にある。フレーム２００のサブフレーム２０２の間は、列導体１８Ａ，１８Ｂ，１８Ｃが作動モードにあり、列導体１７Ａ，１７Ｂ，１７Ｃは非作動モードにある。すなわち、サブフレーム２０１の間は、列導体１７Ａ，１７Ｂ，１７Ｃに関連するサブピクセル、すなわち各サブピクセル５０，５７，５８，７０，７７，７８，９０，９７，９８が電流を流すことができ、列導体１８Ａ，１８Ｂ，１８Ｃに関連するサブピクセル、すなわち各サブピクセル６０，６７，６８，８０，８７，８８，１００、１０７，１０８はオフ状態になる。フレーム２００のサブフレーム２０２の間は、列導体１８Ａ，１８Ｂ，１８Ｃに関連するサブピクセル、すなわちサブピクセル６０，６７，６８，８０，８７，８８，１００，１０７，１０８は電流を通すことができ、列導体１７Ａ，１７Ｂ，１７Ｃに関連するサブピクセル、すなわち各サブピクセル５０，５７，５８，７０，７７，７８，９０，９７，９８はオフ状態になる。
【００３７】
それ故、ＦＥＤ１０は、隣接する列導体が同時に作動モードでないように作動する。例えば、列導体１８Ａが作動モードの場合には、列導体１７Ａ，１７Ｂは、非作動モード、すなわちオフ状態にある。作動モードにある場合には、電子エミッタ構造体は電子を放出することができることを理解されたい。すなわち、電子エミッタ構造体は必ずしも電子を放出しなくてもよく、非作動モードでは電子エミッタ構造体は電子を放出できない。何故なら、列導体ドライバ回路が、電子エミッタ構造体２４が電流を放出するのを防止する電圧を列導体にかけるからである。
【００３８】
ｔ０の時点では、表示キャパシタンス５１，５３，５５，７１，７３，７５，９１，９３，９５は、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ，４８Ａ，４８Ｂ，４８Ｃの出力電圧を駆動することによりゼロボルトまで放電され、行導体ドライバ回路３７，３８，３９は、対応する電子エミッタ構造体が電流を放出するのを阻止する電圧にされる。一例を挙げて説明すると、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力電圧、および行導体ドライバ回路３７，３８，３９の出力電圧はゼロ電圧になり、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧は、例えば８０ボルトのような、高電圧状態になる。それ故、キャパシタンス５１，５３，５５，７１，７３，７５，９１，９３，９５は放電する。
【００３９】
ｔ１の時点では、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは高インピーダンス状態になり、そのためＦＥＤ１０から電気的に切り離される。次に、行導体ドライバ回路３７，３８，３９が、図３のタイミング図２００に示すように順次作動する。行導体ドライバ回路３７，３８，３９のような行導体ドライバ回路の作動は、対応する行電極に対する行選択電圧の供給とも称される。同様に、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ，４８Ａ，４８Ｂ，４８Ｃのような列導体ドライバ回路の作動は、対応する列導体に対する列選択電圧の供給とも称される。ｔ１の時点で、行導体ドライバ回路３７，３８，３９は、例えばゼロボルトを出力している。これにより、行導体２７，２８，２９にはそれぞれゼロ電圧が供給される。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力は高インピーダンス状態に維持され、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力は高電圧状態にある。
【００４０】
ｔ２の時点では、行導体ドライバ回路３７が作動し、電子エミッタ構造体の閾値電圧より高い電圧を行導体２７にかける。一例を挙げて説明すると、行導体２７に供給される電圧は８０ボルトである。行導体ドライバ回路３８，３９は、引き続き行導体２８，２９をそれぞれゼロボルトに維持する。
【００４１】
列導体ドライバ回路が高インピーダンス状態にあり、電子エミッタ構造体が電流を放出している場合には、列導体ドライバ回路は、列導体上の電圧を監視することが好ましい。列導体上の電圧の変化の測定値は、電子エミッタ構造体が放出した電荷または電流に比例する。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧をそれぞれ監視し、電子エミッタ構造体２４（２７，１７Ａ），２４（２７，１７Ｂ），２４（２７，１７Ｃ）は電子または電流を放出することを理解されたい。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、各列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧の変化の測定値を、サブピクセル５０，７０，９０の所望の輝度に比例する電圧と比較する。この比例電圧は、引用により本明細書に組み込まれる、モトローラ社に譲渡されたロバート  Ｔ．スミスの代理人整理番号ＦＤ２００２４の米国特許出願に開示されているように以前に測定済みである。電子エミッタ構造体２４（２７，１７Ａ），２４（２７，１７Ｂ），２４（２７，１７Ｃ）は必要な電流を放出した後、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ３の時点で起こる様子として示されている。
【００４２】
ｔ４の時点では、行導体ドライバ回路３７と列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力電圧は、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１７Ａ，１７Ｂ，１７Ｃに関連するキャパシタンス５１，７１，９１をそれぞれ放電する。
【００４３】
ｔ５の時点では、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは高インピーダンス状態になり、行導体ドライバ回路３８の出力電圧は、例えばゼロボルトのような低電圧から、例えば８０ボルトのような高電圧状態に切り替わる。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧を監視し、電子エミッタ構造体２４（２８，１７Ａ），２４（２８，１７Ｂ），２４（２８，１７Ｃ）は電流を放出する。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、各列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧の変化の測定値を、それぞれサブピクセル５７，７７，９７の所望の輝度に比例する電圧と比較する。この比例電圧は、以前に測定済みである。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、適当な量の電荷または電流が放出された後で、サブピクセル５７，７７，９７をそれぞれオフにする。電子エミッタ構造体２４（２８，１７Ａ），２４（２８，１７Ｂ），２４（２８，１７Ｃ）は必要な電流を放出した後、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ６の時点で起こる様子として示されている。
【００４４】
ｔ７の時点では、行導体ドライバ回路３８と列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力電圧は、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１７Ａ，１７Ｂ，１７Ｃに関連するキャパシタンス５３，７３，９３をそれぞれ放電する。
【００４５】
ｔ８の時点では、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは高インピーダンス状態になり、行導体ドライバ回路３９の出力電圧は、例えばゼロボルトのような低電圧から、例えば８０ボルトのような高電圧状態に切り替わる。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧を監視し、電子エミッタ構造体２４（２９，１７Ａ），２４（２９，１７Ｂ），２４（２９，１７Ｃ）は電流を放出する。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧の変化の測定値を、それぞれサブピクセル５８，７８，９８の所望の輝度に比例する電圧と比較する。この比例電圧は、以前に測定済みである。列導体ドライバ回路４７Ａ，４７Ｂ，Ｃは、適当な量の電荷または電流が放出された後で、サブピクセル５８，７８，９８をオフにする。
【００４６】
電子エミッタ構造体２４（２９，１７Ａ），２４（２９，１７Ｂ），２４（２９，１７Ｃ）は必要な電流を放出した後、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ９の時点で起こる様子として示されている。ｔ９の時点では、行導体ドライバ回路３９が、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力は高電圧状態に維持されることにも留意する。何故なら、列導体１７Ａ，１７Ｂ，１７Ｃに関連するピクセルは、フレーム２００の第２のサブフレーム２０２の間、非作動状態のままでなければならないからである。それにより、列導体１７Ａ，１７Ｂ，１７Ｃに関連するキャパシタンス５５，７５，９５がそれぞれ放電する。
【００４７】
フレーム２００の第２のサブフレーム２０２は、時点ｔ９とｔ１０との間の時点でスタートする。第２の半分の期間２０２中、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、例えば８０ボルトを出力し、それにより、列導体１７Ａ，１７Ｂ，１７Ｃをそれぞれ非作動状態にする。一方、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは作動する。ｔ１０の時点では、表示キャパシタンス６１，６３，６５，８１，８３，８５，１０１，１０３，１０５がゼロボルトに放電される。何故なら、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃおよび行導体ドライバ回路３７，３８，３９の出力電圧が、電子エミッタ構造体２４が電流を放出するのを阻止する電圧であるからである。一例を挙げて説明すると、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧と行導体ドライバ回路３７，３８，３９の出力電圧はゼロボルトになる。
【００４８】
ｔ１０の時点では、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは高インピーダンス状態になり、そのためＦＥＤ１０から電気的に切り離される。次に、行導体ドライバ回路３７，３８，３９は、図３のタイミング図２００に示すように順次作動する。ｔ１０の時点では、行導体ドライバ回路３７，３８，３９は、例えば、ゼロボルトを出力している。それにより、行導体２７，２８，２９にそれぞれゼロボルトがかかる。
【００４９】
ｔ１１の時点では、行導体ドライバ回路３７が作動し、電子エミッタ構造体の閾値電圧より高い電圧を行導体２７にかける。一例を挙げて説明すると、行導体２７に供給される電圧は８０ボルトである。行導体ドライバ回路３８，３９は、引き続き行導体２８，２９をそれぞれゼロボルトに維持する。
【００５０】
列導体ドライバ回路が高インピーダンス状態にあり、電子エミッタ構造体が電流を放出している場合には、列導体ドライバ回路は列導体上の電圧を監視することが好ましい。列導体上の電圧の変化の測定値は、電子エミッタ構造体が放出した電荷または電流に比例する。電子エミッタ構造体２４（２７，１８Ａ），２４（２７，１８Ｂ），２４（２７，１８Ｃ）は必要な電流を放出した後、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ１２の時点で起こる様子として示されている。
【００５１】
ｔ１３の時点では、行導体ドライバ回路３７と列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧は、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１８Ａ，１８Ｂ，１８Ｃに関連するキャパシタンス６１，８１，１０１を放電する。
【００５２】
ｔ１４の時点では、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは高インピーダンス状態になり、行導体ドライバ回路３８の出力電圧は、例えばゼロボルトのような低電圧から、例えば８０ボルトのような高電圧状態に切り替わる。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧をそれぞれ監視し、電子エミッタ構造体２４（２８，１８Ａ），２４（２８，１８Ｂ），２４（２８，１８Ｃ）は電流を放出する。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、各列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧の変化の測定値を、サブピクセル６７、８７および１０７の所望の輝度に比例する電圧と比較する。この比例電圧は、以前に測定済みである。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、必要な量の電荷または電流を放出した後で、各サブピクセル６７，８７，１０７をオフにする。電子エミッタ構造体２４（２８，１８Ａ），２４（２８，１８Ｂ），２４（２８，１８Ｃ）は必要な電流を放出した後、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ１５の時点で起こる様子として示されている。
【００５３】
ｔ１６の時点では、行導体ドライバ回路３８と列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧は、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１８Ａ，１８Ｂ，１８Ｃに関連するキャパシタンス６３，８３，１０３をそれぞれ放電する。
【００５４】
ｔ１７の時点では、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは高インピーダンス状態になり、行導体ドライバ回路３９の出力電圧は、例えばゼロボルトのような低電圧から、例えば８０ボルトのような高電圧状態に切り替わる。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧を監視し、電子エミッタ構造体２４（２９，１８Ａ），２４（２９，１８Ｂ），２４（２９，１８Ｃ）は電流を放出する。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧の変化の測定値を、それぞれサブピクセル６８，８８，１０８の所望の輝度に比例する電圧と比較する。この比例電圧は、以前に測定済みである。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、適当な量の電荷または電流が放出された後で、サブピクセル６８，８８，１０８をオフにする。
【００５５】
電子エミッタ構造体２４（２９，１８Ａ），２４（２９，１８Ｂ），２４（２９，１８Ｃ）は必要な電流を放出した後、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図３のｔ１８の時点で起こる様子として示されている。ｔ１８の時点では、行導体ドライバ回路３９の出力電圧が、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１８Ａ，１８Ｂ，１８Ｃに関連するキャパシタンス６５，８５，１０５がそれぞれ放電することに留意されたい。
【００５６】
図４は、１つのライン時間が２つのサブライン時間に分割されている別の実施形態の表示モードでＦＥＤ１０を作動するための方法を示すタイミング図３００である。この実施形態では、１つの行が選択され、表示の１つおきの列がライン時間の第１の半分の期間中に作動し、表示の１つおきの列がライン時間の第２の半分の期間中に作動する。例えば、行２７だけが選択され、表示の列１７Ａ，１７Ｂ，１７Ｃがライン時間の第１の半分の期間中に作動し、列１８Ａ，１８Ｂ，１８Ｃがライン時間の第２の半分の期間中に選択される。次に、例えば行２８のような、もう１つの行が選択される。
【００５７】
この実施形態では、ライン時間３０１の一部の期間３０２中に、行ドライバ回路３７が行２７を選択し、１つおきの列導体が作動モードになる。すなわち、列導体１７Ａ，１７Ｂ，１７Ｃが、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃにより、それぞれ作動モードになる。同時に、列導体１８Ａ，１８Ｂ，１８Ｃが、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃによりそれぞれ非作動モード、すなわちオフになる。ライン時間３０１の一部の期間３０３中、行２７は依然として選択された状態のままであるが、列導体１８Ａ，１８Ｂ，１８Ｃは、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃによりそれぞれ作動モードになり、列導体１７Ａ，１７Ｂ，１７Ｃは、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃによりそれぞれ非作動モードになる。すなわち、一部の期間３０２中、サブピクセル５０，７０，９０は電流を通すことができるが、サブピクセル６０，８０，１００はオフになる。ライン時間３０１の一部の期間３０３中、サブピクセル６０，８０，１００は電流を通すことができるが、サブピクセル５０，７０，９０はオフになる。表示１０の他の行に関連するサブピクセル、すなわち、行２８，２９はオフになる。何故なら、これらの行は、上記時間の間選択されないからである。
【００５８】
ｔ０の時点では、表示キャパシタンス５１，５３，５５，７１，７３，７５，９１，９３，９５は、列導体ドライバ回路４７Ａ、４７Ｂおよび４７Ｃ、および行導体ドライバ回路３７，３８，３９の出力電圧を、対応する電子エミッタ構造体が電流を放出するのを阻止する電圧にするために、ゼロボルトまで放電する。一例を挙げて説明すると、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃの出力電圧と行導体ドライバ回路３７，３８，３９の出力電圧はゼロ電圧になる。同様に、表示キャパシタンス６１，６３，６５，８１，８３，８５，１０１，１０３，１０５は、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧を高電圧にするので、高電圧に充電される。
【００５９】
ｔ１の時点では、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃ、は高インピーダンス状態になり、そのため、ＦＥＤ１０から電気的に切り離される。ｔ１の時点では、行導体ドライバ回路３７は、例えば、ゼロボルトを出力している。これにより、行導体２７にゼロボルトが供給される。列導体ドライバ回路４７Ａ、４７Ｂおよび４７Ｃの出力は、高インピーダンス状態に維持され、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力は高電圧状態のままである。
【００６０】
ｔ２の時点では、行導体ドライバ回路３７が作動し、電子エミッタ構造体の閾値電圧より高い電圧を行導体２７にかける。一例を挙げて説明すると、行導体２７に供給された電圧は、８０ボルトである。行導体ドライバ回路３８，３９は引き続き行導体２８，２９をそれぞれゼロボルトに維持する。
【００６１】
列導体ドライバ回路が高インピーダンス状態にあり、電子エミッタ構造体が電流を放出している場合には、列導体ドライバ回路は、各列導体上の電圧を監視することが好ましい。列導体上の電圧の変化の測定値は、電子エミッタ構造体が放出した電荷または電流に比例する。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧をそれぞれ監視し、電子エミッタ構造体２４（２７，１７Ａ），２４（２７，１７Ｂ），２４（２７，１７Ｃ）は電流を放出することを理解されたい。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、各列導体１７Ａ，１７Ｂ，１７Ｃ上の電圧の変化の測定値を、サブピクセル５０，７０，９０の所望の輝度に比例する電圧と比較する。この比例電圧は、、引用により本明細書に組み込まれる、モトローラ社に譲渡されたロバート  Ｔ．スミスの代理人整理番号ＦＤ２００２４の米国特許出願に開示されているように以前に測定済みである。電子エミッタ構造体２４（２７，１７Ａ），２４（２７，１７Ｂ），２４（２７，１７Ｃ）は必要な電流を放出した後、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、ライン時間３０１が終了するまでこの状態に維持され、そのため上記ドライバ回路は非作動状態のままである。これは図４のｔ３の時点で起こる様子として示されている。
【００６２】
時点ｔ０とｔ４との間の時間は、ライン時間３０１の第１の半分の期間３０２を表していることを理解されたい。時点ｔ４の後に、ライン時間３０１の第２の半分の期間３０３がスタートする。ライン時間の第２の半分の期間３０３中、列導体１８Ａ，１８Ｂ，１８Ｃは、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃによりそれぞれ作動される。ライン時間の第２の半分の期間３０２中、列導体ドライバ回路４７Ａ，４７Ｂ，４７Ｃは、引き続き列導体１７Ａ，１７Ｂ，１７Ｃに高電圧を供給し、そのため、列導体１７Ａ，１７Ｂ，１７Ｃに関連するピクセルは、ライン時間３０１の第２の半分の期間３０３中、非作動状態に維持される。
【００６３】
ｔ４の時点では、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは低電圧状態に切り替わり、それにより、キャパシタンス６３，６５，８３，８５，１０３，１０５を放電し、キャパシタンス６１，８１，１０１を充電する。
【００６４】
ｔ５の時点では、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは高インピーダンス状態になり、そのため、ＦＥＤ１０から電気的に切り離される。時点ｔ４からｔ５までの時間の長さは、キャパシタンスを充電したり、放電したりするのに十分長い時間であることを理解されたい。
【００６５】
列導体ドライバ回路が高インピーダンス状態にあり、電子エミッタ構造体が電流を放出している場合には、列導体ドライバ回路は、列導体上の電圧を監視することが好ましい。列導体上の電圧の変化の測定値は、電子エミッタ構造体が放出した電荷または電流に比例する。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧をそれぞれ監視し、電子エミッタ構造体２４（２７，１８Ａ），２４（２７，１８Ｂ），２４（２７，１８Ｃ）は電流を放出することを理解されたい。列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃは、各列導体１８Ａ，１８Ｂ，１８Ｃ上の電圧の変化の測定値を、サブピクセル６０，８０，１００の所望の輝度に比例する電圧と比較する。この比例電圧は、以前に測定済みである。電子エミッタ構造体２４（２７，１８Ａ），２４（２７，１８Ｂ），２４（２７，１８Ｃ）は必要な電流を放出した後、列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃが高インピーダンス状態から高電圧状態に切り替わるため、オフになる。これは図４のｔ６の時点で起こる様子として示されている。
【００６６】
ｔ７の時点では、行導体ドライバ回路３７と列導体ドライバ回路４８Ａ，４８Ｂ，４８Ｃの出力電圧は、例えば８０ボルトのような高電圧から、例えばゼロボルトのような低電圧に切り替わり、それにより、列導体１８Ａ，１８Ｂ，１８Ｃに関連するキャパシタンス６１，８１，１０１をそれぞれ放電する。
【００６７】
次に、例えば、行導体２８のような次の行導体を作動するために、このプロセスが反復して行われる。上記プロセスは、１回に１つの行ずつ、すべての行導体が作動するまで、反復して行われる。
【００６８】
今や、電界放出ディスプレイ内のクロストークにより生じる電圧グリッチを防止する方法が提供されたことを理解されたい。本発明は、列導体を切り替えた際の電圧グリッチが、隣接している切替えを行わない列導体に容量的に影響するのを防止し、それにより、ＦＥＤによる画像出力を劣化させるのを防止する。より詳細に説明すると、本発明の方法は、列導体ドライバ回路が隣接列導体を高インピーダンス状態にしている時に、列導体がある動作状態からもう１つの動作状態に切り替わるのを防止するステップを含む。
【００６９】
本発明の特定の実施形態を示すと共に説明してきたが、さらなる改変および改良が当業者には思い浮かぶだろう。本発明は、示された特定の形式に限定されず、特許請求の範囲は、本発明の精神および範囲から逸脱しないすべての改変を包含するものとする。例えば、マイクロプロセッサを用いて、本発明の行導体ドライバ回路と列導体ドライバ回路を実施することができる。
【図面の簡単な説明】
【図１】本発明のある実施形態で使用するための電界放出ディスプレイの部分破断等角図および回路の略図。
【図２】図１の電界放出ディスプレイ部分の等価回路図。
【図３】本発明のある実施形態の、図１の電界放出ディスプレイの動作のタイミング図。
【図４】本発明の別の実施形態の、図１の電界放出ディスプレイの動作のタイミング図。
【図１】
2004518989.tif 000003
【図２】
2004518989.tif 000004
【国際公開パンフレット】
2004518989.tif 000005
2004518989.tif 000006
2004518989.tif 000007
2004518989.tif 000008
2004518989.tif 000009
2004518989.tif 000010
2004518989.tif 000011
2004518989.tif 000012
2004518989.tif 000013
2004518989.tif 000014
2004518989.tif 000015
2004518989.tif 000016
2004518989.tif 000017
2004518989.tif 000018
2004518989.tif 000019
2004518989.tif 000020
2004518989.tif 000021
2004518989.tif 000022
2004518989.tif 000023
2004518989.tif 000024
2004518989.tif 000025
2004518989.tif 000026
2004518989.tif 000027
2004518989.tif 000028
2004518989.tif 000029
2004518989.tif 000030
2004518989.tif 000031
2004518989.tif 000032
2004518989.tif 000033
2004518989.tif 000034
2004518989.tif 000035
2004518989.tif 000036
2004518989.tif 000037
2004518989.tif 000038
2004518989.tif 000039
2004518989.tif 000040
【国際調査報告】
2004518989.tif 000041
2004518989.tif 000042