(57)【要約】半導体ウェハ上の金属層を電解研磨する際、半導体ウェハ(図示せず)上に誘電体層(100)が形成される。誘電体層(100)には、凹状領域(102)および非凹状領域(103)が形成される。複数のダミー構造(200)は、誘電体層(100)上に次いで形成された金属層(106)の平坦性を増大すべく付形された不活性領域である。次に、凹状領域(102)を充填すべく且つ非凹状領域(103)および複数のダミー構造(200)を覆うべく、金属層(106)が形成される。金属層(106)は次に、非凹状領域(102)を露出すべく電解研磨される。
2004527126.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に、凹状領域および非凹状領域が形成された誘電体層を形成する段階と、
上記凹状領域内に、上記誘電体層上に次いで形成される金属層の平坦性を増大すべく付形された不活性領域である複数のダミー構造を形成する段階と、
上記凹状領域を充填すべく且つ上記非凹状領域および上記複数のダミー構造を覆うべく、金属層を形成する段階と、
上記金属層を電解研磨して上記非凹状領域を露出する段階と、
を備えて成る、半導体ウェハ上の金属層を電解研磨する方法。
【請求項２】
前記凹状領域は、
電解研磨の後に当該凹状領域内に残存する前記金属層の厚みに対応する深度と、
電解研磨後に露出されるべき前記非凹状領域の表面と、電解研磨後に当該凹状領域内に残存する上記金属層の表面との間の距離に対応するオフセット高さと、
を有する、請求項１に記載の方法。
【請求項３】
前記露出された非凹状領域を前記オフセット高さに等しい深度まで除去する段階を更に備えて成る、請求項２に記載の方法。
【請求項４】
前記オフセット高さは約5ナノメータ乃至約100ナノメータである、請求項３に記載の方法。
【請求項５】
金属層を形成する段階は該金属層を沈着する段階を含む、請求項１に記載の方法。
【請求項６】
金属層を形成する段階は該金属層を電気メッキする段階を含む、請求項１に記載の方法。
【請求項７】
前記複数のダミー構造の各々は所定幅を有し、
前記金属層は厚みを有し、
上記厚みは、前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する幅の比率は約0.1乃至約1の間である、請求項１に記載の方法。
【請求項８】
前記比率は0.3である、請求項７に記載の方法。
【請求項９】
前記複数のダミー構造は相互に所定距離だけ離間され、
前記金属層は厚みを有し、
上記厚みは前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する距離の比率は約1乃至約5の間である、請求項１に記載の方法。
【請求項１０】
前記比率は2未満である、請求項９に記載の方法。
【請求項１１】
前記金属層を形成する前に前記誘電体層上に障壁層を形成する段階を更に備えて成る、請求項１に記載の方法。
【請求項１２】
前記金属層を形成する前に前記誘電体層上にシード層を形成する段階を更に備えて成る、請求項１に記載の方法。
【請求項１３】
前記金属層を電解研磨した後に半導体ウェハ上にカバー層を形成する段階を更に備えて成る、請求項１に記載の方法。
【請求項１４】
前記凹状領域は前記金属層により充填されたときに相互接続部を形成すべく付形された広幅トレンチである、請求項１に記載の方法。
【請求項１５】
前記凹状領域は前記金属層により充填されたときにパッドを形成すべく付形された大寸矩形構造である、請求項１に記載の方法。
【請求項１６】
前記露出された非凹状領域を、電解研磨された金属層の表面を越えて除去することにより、前記誘電体層を越えて突出するパッドを形成し、これにより、上記パッドと電気試験用のプローブとの間の接触を促進する段階を更に備えて成る、請求項１５に記載の方法。
【請求項１７】
前記大寸矩形構造は丸形に付形されたコーナーを有する、請求項１５に記載の方法。
【請求項１８】
前記金属層は銅である、請求項１に記載の方法。
【請求項１９】
前記複数のダミー構造は前記誘電体層と同一の材料を含む、請求項１に記載の方法。
【請求項２０】
前記複数のダミー構造は金属を含む、請求項１に記載の方法。
【請求項２１】
半導体ウェハ上に、凹状領域および非凹状領域が形成された誘電体層を形成する段階と、
上記凹状領域内に、上記誘電体層上に次いで形成される金属層の平坦性を増大すべく付形された不活性領域である複数のダミー構造を形成する段階と、
上記凹状領域、上記非凹状領域および上記複数のダミー構造を覆うべく障壁層を形成する段階と、
上記凹状領域を充填すべく且つ上記非凹状領域および上記複数のダミー構造を覆うべく、金属層を形成する段階と、
上記金属層を電解研磨し、上記非凹状領域上に沈着された上記障壁層を露出する段階と、
上記露出された障壁層を第1速度で除去する段階と、
上記誘電体層の上記非凹状領域を第2速度で除去する段階と、
を備えて成る、半導体ウェハ上の金属層を電解研磨する方法。
【請求項２２】
前記露出された障壁層が第1速度で除去され且つ前記誘電体層の前記非凹状領域が第2速度で除去された後、上記露出された障壁層と上記誘電体層の上記非凹状領域とは平坦面を有する、請求項２１に記載の方法。
【請求項２３】
前記露出された障壁層が第1速度で除去され且つ前記非凹状領域が第2速度で除去された後、上記露出された障壁層は上記非凹状領域を越えて突出する、請求項２１に記載の方法。
【請求項２４】
前記第1速度は前記第2速度に等しい、請求項２１に記載の方法。
【請求項２５】
前記第1速度は前記第2速度よりも低速である、請求項２１に記載の方法。
【請求項２６】
前記露出された障壁層を第3速度で除去する段階と、
前記誘電体の前記非凹状領域を第4速度で除去する段階とを更に備えて成る、請求項２１に記載の方法。
【請求項２７】
前記第3速度は前記第4速度よりも高速である、請求項２６に記載の方法。
【請求項２８】
前記第4速度はゼロである、請求項２７に記載の方法。
【請求項２９】
前記第4速度は前記第3速度よりも高速である、請求項２６に記載の方法。
【請求項３０】
前記第3速度はゼロである、請求項２９に記載の方法。
【請求項３１】
前記第1速度は前記第2速度より高速である、請求項２６に記載の方法。
【請求項３２】
前記露出された障壁層が第3速度で除去され且つ前記非凹状領域が第4速度で除去された後、上記露出された障壁層および上記非凹状領域は平坦面を有する、請求項２６に記載の方法。
【請求項３３】
前記露出された障壁層が第3速度で除去され且つ前記非凹状領域が第4速度で除去された後、上記露出された障壁層は上記非凹状領域を越えて突出する、請求項２６に記載の方法。
【請求項３４】
前記複数のダミー構造の各々は所定幅を有し、
前記金属層は厚みを有し、
上記厚みは、前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する幅の比率は約0.1乃至約1の間である、請求項２１に記載の方法。
【請求項３５】
前記複数のダミー構造は相互から所定距離だけ離間され、
前記金属層は厚みを有し、
上記厚みは前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する距離の比率は約1乃至約5の間である、請求項２１に記載の方法。
【請求項３６】
前記金属層を析出する前に前記誘電体層上にシード層を沈着する段階を更に備えて成る、請求項２１に記載の方法。
【請求項３７】
前記金属層を電解研磨する前に前記半導体ウェハ上にカバー層を沈着する段階を更に備えて成る、請求項２１に記載の方法。
【請求項３８】
前記凹状領域は前記金属層により充填されたときに相互接続部を形成すべく付形された広幅トレンチである、請求項２１に記載の方法。
【請求項３９】
前記凹状領域は前記金属層により充填されたときにパッドを形成すべく付形された大寸矩形構造である、請求項２１に記載の方法。
【請求項４０】
前記露出された障壁層および前記誘電体の非凹状領域を、前記金属の表面を越えて除去することにより、前記誘電体層を越えて突出するパッドを形成し、これにより、上記パッドと電気試験用のプローブとの間の接触を促進する段階を更に備えて成る、請求項３９に記載の方法。
【請求項４１】
前記大寸矩形構造は丸形に付形されたコーナーを有する、請求項３９に記載の方法。
【請求項４２】
前記金属層は銅である、請求項２１に記載の方法。
【請求項４３】
前記複数のダミー構造は前記半導体ウェハと同一の材料を含む請求項２１に記載の方法。
【請求項４４】
前記複数のダミー構造は金属を含む、請求項２１に記載の方法。
【請求項４５】
金属層を形成する段階は上記金属層を析出する段階を含む、請求項２１に記載の方法。
【請求項４６】
金属層を形成する段階は上記金属層を電気メッキする段階を含む、請求項２１に記載の方法。
【請求項４７】
半導体ウェハ上に、凹状領域および非凹状領域が形成された誘電体層を形成する段階と、
上記凹状領域内に少なくとも一個のダミー構造を形成する段階と、
上記ダミー構造および上記非凹状領域を覆うべく且つ上記凹状領域を充填すべく金属層を形成する段階と、
上記凹状領域および非凹状領域から上記金属層を過剰研磨して上記非凹状領域を露出し、この過剰研磨により、該非凹状領域が上記凹状領域内の上記金属層の表面を越えて突出するのを許容する段階と、
を備えて成る、半導体ウェハ上の金属層を電解研磨する方法。
【請求項４８】
前記表面を越えて突出する前記非凹状領域の一部を除去する段階を更に備えて成る、請求項４７に記載の方法。
【請求項４９】
除去される前記非凹状領域の部分は約5ナノメータ乃至約100ナノメータの間の厚みを有する、請求項４８に記載の方法。
【請求項５０】
金属層を形成する段階は該金属層を沈着する段階を含む、請求項４７に記載の方法。
【請求項５１】
金属層を形成する段階は該金属層を電気メッキする段階を含む、請求項４７に記載の方法。
【請求項５２】
前記ダミー構造は所定幅を有し、
前記金属層は厚みを有し、
上記厚みは前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する幅の比率は約0.1乃至約1の間である、請求項４７に記載の方法。
【請求項５３】
前記比率は0.3である、請求項５２に記載の方法。
【請求項５４】
前記ダミー構造は前記非凹状領域から所定距離だけ離間され、
前記金属層は厚みを有し、
上記厚みは上記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する距離の比率は約1乃至約5の間である、請求項４７に記載の方法。
【請求項５５】
前記金属層を形成する前に前記誘電体層上に障壁層を形成する段階を更に備えて成る、請求項４７に記載の方法。
【請求項５６】
前記金属層を形成する前に前記誘電体層上にシード層を形成する段階を更に備えて成る、請求項４７に記載の方法。
【請求項５７】
前記金属層を電解研磨した後に前記半導体ウェハ上にカバー層を形成する段階を更に備えて成る、請求項４７に記載の方法。
【請求項５８】
前記凹状領域は前記金属層により充填されたときに相互接続部を形成すべく付形された広幅トレンチである、請求項４７に記載の方法。
【請求項５９】
前記凹状領域は前記金属層により充填されたときにパッドを形成すべく付形された大寸矩形構造である、請求項４７に記載の方法。
【請求項６０】
前記露出された非凹状領域を、前記金属層の表面を越えて除去することにより、前記誘電体層を越えて突出するパッドを形成し、これにより、上記パッドと電気試験用のプローブとの間の接触を促進する段階を更に備えて成る、請求項５９に記載の方法。
【請求項６１】
前記金属層は銅である、請求項４７に記載の方法。
【請求項６２】
前記ダミー構造は前記誘電体層と同一の材料を含む、請求項４８に記載の方法。
【請求項６３】
前記ダミー構造は金属を含む、請求項４７に記載の方法。
【請求項６４】
半導体ウェハ上に誘電体層を形成する段階であって、上記層には、凹状領域、非凹状領域、および、上記凹状領域内に配設された複数のダミー構造が形成されており、上記ダミー構造は上記層上に次いで形成される金属層の平坦性を増大すべく付形された不活性領域である、段階と、
上記凹状領域を充填すべく且つ上記非凹状領域および上記ダミー構造を覆うべく金属層を形成する段階と、
上記金属層を電解研磨して上記非凹状領域を露出する段階と、
を備えて成る、半導体ウェハ上の金属層を電解研磨する方法。
【請求項６５】
前記露出された非凹状領域の表面を越えて前記金属層を過剰研磨する段階と、
電解研磨の後で上記凹状領域内における上記金属層に対して不等面である上記露出された非凹状領域の一部分を除去する段階とを更に備えて成る、請求項６４に記載の方法。
【請求項６６】
前記非凹状領域の前記除去された部分は約5ナノメータ乃至約100ナノメータの厚みを有する、請求項６５に記載の方法。
【請求項６７】
金属層を形成する段階は上記金属層を沈着する段階を含む、請求項６４に記載の方法。
【請求項６８】
金属層を形成する段階は上記金属層を電気メッキする段階を含む、請求項６４に記載の方法。
【請求項６９】
前記複数のダミー構造の各々は所定幅を有し、
前記金属層は厚みを有し、
上記厚みは上記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する幅の比率は約0.1乃至約1の間である、請求項６４に記載の方法。
【請求項７０】
前記比率は0.3である、請求項６９に記載の方法。
【請求項７１】
前記複数のダミー構造は相互から所定距離だけ離間され、
前記金属層は厚みを有し、
上記厚みは前記非凹状領域上に沈着される上記金属層に基づくものであり、且つ、
上記厚みに対する距離の比率は約1乃至約5の間である、請求項６４に記載の方法。
【請求項７２】
前記比率は2未満である、請求項７１に記載の方法。
【請求項７３】
前記金属層を沈着する前に前記誘電体層上に障壁層を形成する段階を更に備えて成る、請求項６４に記載の方法。
【請求項７４】
前記金属層を沈着する前に前記誘電体層上にシード層を形成する段階を更に備えて成る、請求項６４に記載の方法。
【請求項７５】
前記金属層を電解研磨した後に前記半導体ウェハ上にカバー層を形成する段階を更に備えて成る、請求項６４に記載の方法。
【請求項７６】
前記凹状領域は前記金属層により充填されたときに相互接続部を形成すべく付形された広幅トレンチである、請求項６４に記載の方法。
【請求項７７】
前記凹状領域は前記金属層により充填されたときにパッドを形成すべく付形された大寸矩形構造である、請求項６４に記載の方法。
【請求項７８】
前記露出された非凹状領域を、前記凹状領域内の金属層の表面を越えて除去することにより、前記誘電体層を越えて突出するパッドを形成し、これにより、上記パッドと電気試験用のプローブとの間の接触を促進する段階を更に備えて成る、請求項７７に記載の方法。
【請求項７９】
前記大寸矩形構造は丸形に付形されたコーナーを有する、請求項７７に記載の方法。
【請求項８０】
前記金属層は銅である、請求項６４に記載の方法。
【請求項８１】
前記複数のダミー構造は前記誘電体層と同一の材料を含む、請求項６４に記載の方法。
【請求項８２】
前記複数のダミー構造は金属を含む、請求項６４に記載の方法。
【請求項８３】
金属層と、
プラグを形成すべく上記金属層が当該バイアを充填する複数のバイアと、上記金属層の平面性を増大すべく付形された不活性領域である複数のダミー構造とを有する誘電体層と、
を備えて成る、半導体ウェハにおける相互接続部に対して電気接続を提供するパッド構造体。
【請求項８４】
前記誘電体層と前記金属層との間に配設された障壁層を更に備えて成る、請求項８３に記載のパッド構造体。
【請求項８５】
前記誘電体層と前記金属層との間に配設されたシード層を更に備えて成る、請求項８３に記載のパッド構造体。
【請求項８６】
前記金属層および誘電体層の表面上に配設されたカバー層を更に備えて成る、請求項８３に記載のパッド構造体。
【請求項８７】
前記金属層は銅である、請求項８３に記載のパッド構造体。
【請求項８８】
前記複数のダミー構造は前記誘電体層と同一の材料を含む、請求項８３に記載のパッド構造体。
【請求項８９】
前記複数のダミー構造は金属を含む、請求項８３に記載のパッド構造体。
【請求項９０】
請求項１に記載の方法に従い半導体ウェハ上に形成されたライン。
【請求項９１】
請求項１５に記載の方法に従い半導体ウェハ上に形成されたパッド構造体。
【請求項９２】
請求項１５に記載の方法に従い半導体ウェハ上に形成された相互接続構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、2001年4月24日に出願された“ダミー構造を備えたトレンチもしくはバイアを有するウェハ上の金属層を電解研磨する方法(ELECTROPOLISHTNG  METAL  LAYERS  ON  WAFERS  HAVING  TRENCHES  OR  VIAS  WITH  DUMMY  STRUCTURES)”なる名称の先の米国仮特許出願第60/286,273号の優先権を主張し、その開示内容の全体をここで言及したことにより本明細書中に記入するものである。
【０００２】
発明の分野
本発明は、一般的に半導体ウェハに関する。より詳細には、本発明は半導体ウェハのトレンチまたはバイア内のダミー構造に関する。
【背景技術】
【０００３】
一般的に、半導体デバイスは、ウェハもしくはスライスと称される半導体材料製のディスク上に製造もしくは加工される。より詳細には、ウェハは先ずシリコン・インゴットから薄く切り取られる。ウェハは次に複数のマスキング工程、エッチング工程および沈着（デポジッション）工程を経て、半導体デバイスの電子回路が形成される。
【０００４】
特に、ウェハにおけるトレンチ、バイアなどの凹状領域を形成するには、複数のマスキング工程およびエッチング工程が使用され得る。一定の用途においてこれらの凹状領域は、広幅トレンチを形成し得る。沈着工程は、ウェハの広幅トレンチおよび非凹状領域の両者に対して金属を沈着すべく使用され得る。沈着の後で上記金属はウェハの非凹状領域から除去されることから、広幅トレンチ内に残置された金属は相互接続部を形成し得る。しかし非凹状領域から金属が除去されるときに、広幅トレンチに沈着した金属の一部もまた該広幅トレンチの幅の故に所望深度を超えて除去され得る。ディッシング（段差形成）と称されるこの過剰除去は相互接続部の断面積を減少することから、相互接続部の抵抗が増大され得る。この様に抵抗が増大すると、半導体デバイスの信頼性に問題が生じ得る。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
故に広幅トレンチ内におけるダミー構造の形成は、ウェハの非凹状領域から金属を除去すべく化学的機械的研磨(CMP)が用いられるときに、ディッシングを減少すべく使用されて来た。特に上記ダミー構造は、CMP研磨用パッドが該ダミー構造を越えて移動して広幅トレンチ内の金属が過剰研磨されるのを防止し得る。しかし広幅トレンチがダミー構造を含む場合でも、非凹状領域から金属を除去すべく電解研磨が用いられるなら、ディッシングは依然として生じ得る。
【課題を解決するための手段】
【０００６】
本発明は、半導体ウェハ上の金属層の電解研磨方法に関する。本発明の一態様においては、半導体ウェハ上に誘電体層が形成される。該誘電体層には、凹状領域および非凹状領域が形成される。凹状領域内には複数のダミー構造が形成され、その場合にダミー構造は、上記誘電体層上に次いで形成される金属層の平坦性を増大すべく付形される。次に、上記凹状領域を充填すべく且つ上記非凹状領域および複数のダミー構造を覆うべく、金属層が形成される。該金属層は次に、上記非凹状領域を露出すべく電解研磨される。一態様においては、そのときに上記非凹状領域の一部が除去される。
【発明を実施するための最良の形態】
【０００７】
本発明の更に完全な理解を提供すべく、以下の記述は、特定の構成、パラメータ、実施例などの多くの特定詳細を示している。但し、斯かる記述は本発明の範囲の限定を意図するのではなく例示的態様のより良い記述を企図することを理解すべきである。
【０００８】
図１は、大きな幅、面積などを有する凹状領域を含む半導体デバイスに相互接続部を形成すべく用いられ得るダマシンプロセスの一例を示している。特に図１Ａを参照すると、半導体デバイスは凹状領域102および非凹状領域103を有する誘電体100を含み得るが、この場合に凹状領域102は広幅トレンチ、大寸矩形構造などの構造とされ得る。これに加えて誘電体100は、二酸化ケイ素などの材料、または、弗化ケイ酸塩ガラス、ポリイミド、弗化ポリイミド、混成物／複合物、シロキサン、有機ポリマ、[α]-C:F、Si-O-C、パリレン／弗化パリレン、ポリテトラフルオロエチレン、ナノ多孔性シリカ、ナノ多孔性有機物などの、二酸化ケイ素より小さな誘電率を有する材料を含み得る。二酸化ケイ素よりも小さな誘電率を有する材料は、半導体デバイスにおける金属製相互接続部間のキャパシタンスを減少すべく使用され得る。
【０００９】
この例示的プロセスにおいて、凹状領域102および非凹状領域103の両者を当該障壁層104が覆う如く、化学的蒸着(CVD)、物理的蒸着(PVD)、原子層沈着(ALD)などの任意の好都合な沈着方法により誘電体100上に障壁層(バリア層)104が沈着され得る。誘電体100は多孔性の微小構造を有し得ることから、障壁層104は、以下に記述される如く引き続き沈着される金属層106が誘電体100内に拡散もしくは浸出するのを防止し得る材料を含み得る。更に、障壁層104は、誘電体100および金属層106の両者に付着する導電材料で形成され得る。たとえば障壁層104は、チタン、タンタル、タングステン、窒化チタン、窒化タンタル、窒化タングステン、タンタルケイ素窒化物、タングステンケイ素窒化物などの材料を含み得る。但し、一定の用途においては障壁層104が省略され得ることを理解すべきである。たとえば、次いで形成される金属層106の拡散に耐性を有する材料で誘電体100が形成される場合、または、次いで形成される金属層106の拡散が半導体デバイスの性能に悪影響しない場合には、障壁層104は省略され得る。
【００１０】
次に図１Ｂを参照すると、金属層106は、PVD、CVD、ALD、電気メッキ、無電解メッキなどの任意の好都合な方法により障壁層104上に沈着され得る。更に、金属層106を沈着すべくメッキが使用される場合などの一定の用途においては、金属層106を沈着する前に障壁層104上にシード層が沈着され得る。シード層は、CVD、PVD、ALDなどの任意の好都合な方法により沈着され得る。上記シード層は、障壁層104に対しまたは障壁層104が用いられなければ誘電体100に対する金属層106の沈着および接合を促進すべく、金属層106と同一の材料を含み得る。示された如く、金属層106は、凹状領域102を充填し且つ非凹状領域103を覆い得る。付加的に、金属層106は、銅、アルミニウム、ニッケル、クロム、亜鉛、カドミウム、銀、金、ロジウム、パラジウム、白金、スズ、鉛、鉄、インジウム、超伝導体材料などの、種々の導電材料を含み得る。好適には、金属層106は、銅を含み得る。更に金属層106は、種々の導電材料の任意のものの合金または超伝導体のコンパウンドを含み得ることを理解すべきである。
【００１１】
次に図１Ｃを参照すると、金属層106が沈着された後、金属層106はCMP、電解研磨などの任意の好都合な方法により非凹状領域103から除去され得る。非凹状領域103から金属層106を研磨する段階は、誘電体100上に沈着された障壁層104などの任意の中間層の非凹状領域から金属層106を除去する段階を含み得ることを理解すべきである。電解研磨の説明に関しては、その開示内容全体をここで言及したことにより本明細書中に記入したものとする“半導体デバイス上の金属製相互接続部を電解研磨する方法および装置(METHODS  AND  APPARATUS  FOR  ELECTROPOLISHING  METAL  INTERCONNECTIONS  ON  SEMICONDUCTOR  DEVICES)”なる名称の2000年2月4日に出願された米国特許出願第09/497,894号を参照されたい。
【００１２】
図１Ｄを参照すると、非凹状領域103から金属層106を除去した後、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により障壁層104は非凹状領域103から除去され得る。特に、プラズマエッチングが用いられるなら、異方性エッチングもしくは等方性エッチングのいずれかが使用され得る。更に、プラズマエッチングに用いられるエッチングガスは、CF4、SF6、C4F8、O2、Ar、COなどの単一のガスもしくはガスの組み合わせを含み得る。もし乾式化学エッチングが用いられるならHF、H2O、NH4F、N2などの蒸気状気体が用いられ得るが、その場合にN2はHFおよびH2Oの蒸気を生成するためにHF液体(49％濃度)のバブリングが使用され得る。もし湿式エッチングが用いられるなら、HF、NH4Fなどのエッチング液体が使用され得る。
【００１３】
この例示的プロセスにおいて示される如く、金属層106が非凹状領域103から除去されるときには金属層106の一部が凹状領域102から除去もしくは過剰研磨されることから、凹状領域102内における金属層106の表面は非凹状領域103に対して不等面とされ得る。凹状領域102内における金属層106のこの過剰研磨すなわちディッシングは、凹状領域102の大きな幅の故に生じ得る。このディッシングは凹状領域102内における金属層106の断面積を減少し得ることから、金属層106により形成された相互接続部の抵抗を増大し得る。この様に抵抗が増大すると、半導体デバイスは動作不良を起こし得る。
【００１４】
故に図２Ａ乃至図２Ｄに示される如く、非凹状領域103に対する金属層106の不等面性を減少すべく、凹状領域102内にはダミー構造200が含まれ得る。但し以下に記述される如く、電解研磨方法を用いる場合に金属層106が過剰研磨されると、各ダミー構造200間の凹状領域内のディッシングは依然として生じ得る。
【００１５】
図２Ａ乃至図２Ｄに示されたプロセスは、ダミー構造200が凹状領域102内に含まれることを除き、図１Ａ乃至図１Ｄに示されたプロセスと多くの点で類似する。特に図２Ａを参照すると、誘電体100の凹状領域102内にはダミー構造200が含まれ得る。ダミー構造200は、非凹状領域103の一部を形成し得ると共に、用途に依存して誘電体100と同一の材料を含み得るか他の任意の材料を含み得る。たとえばダミー構造は、二酸化ケイ素などの材料、弗化シリケートガラス、ポリイミド、弗化ポリイミド、混成物／複合物、シロキサン、有機ポリマ、[α]-C:F、Si-O-C、パリレン／弗化パリレン、ポリテトラフルオロエチレン、ナノ多孔性シリカ、ナノ多孔性有機物などの、二酸化ケイ素より小さな誘電率を有する材料、および、銅、アルミニウム、ニッケル、クロム、亜鉛、カドミウム、銀、金、ロジウム、パラジウム、白金、スズ、鉛、鉄、インジウムなどの金属を含み得る。
【００１６】
もしダミー構造200が誘電体100と同一の材料で形成されるなら、ダミー構造200は凹状領域102が形成されるのと同時に形成され得る。但し、ダミー構造200が誘電体100と同一の材料で形成されるとしても、ダミー構造は凹状領域が形成された後にでも形成され得る。代替的に、ダミー構造200が誘電体100と異なる材料で形成されるなら、ダミー構造200は凹状領域102が形成された後で形成され得る。たとえば凹状領域102が形成された後、アルミニウムなどの金属が該凹状領域内に沈着され得る。この金属は次にマスキングかつエッチングされ、金属から成るダミー構造200が形成され得る。
【００１７】
図２Ｃに示される如く、凹状領域102内に含まれたダミー構造200の個数および各ダミー構造200間の距離W1は、半導体デバイス上に沈着された金属層の平坦性に影響し得る。故に、非凹状領域103上に沈着される金属層の厚みTに対する各ダミー構造200間の距離W1の比率(W1/T)は、約1乃至約5の範囲で選択され得ると共に、好適には約2未満とされ得る。但し、この比率は特定用途に依存して該範囲外となり得ることを理解すべきである。更に、用途に依存して任意数のダミー構造が用いられ得ることを理解すべきである。
【００１８】
W1は沈着された金属層の平坦性に影響し得るが、ダミー構造200の幅W2は沈着された金属層の平坦性に影響しないのが通常である。但しW2は、凹状領域102内に沈着された金属層106により形成された相互接続部の有効断面積に影響し得る。故にW2は、相互接続部の有効断面積を増大すべく減少され得る。特に、非凹状領域103上に沈着された金属層の厚みTに対する各ダミー構造200の幅W2の比率(W2/T)は、約0.1乃至約1の範囲で選択され得ると共に、好適には約0.3とされ得る。但し、この比率は特定用途に依存して該範囲外となり得ることを理解すべきである。
【００１９】
この例示的プロセスにおいて、凹状領域102内にダミー構造200が含まれた後、当該障壁層104がダミー構造200を含め凹状領域102および非凹状領域103の両者を覆う如く、障壁層104は沈着され得る。上述された如く、障壁層104は一定の用途において省略され得ることを理解すべきである。
【００２０】
次に図２Ｂおよび図２Ｃを参照すると、当該金属層106が凹状領域102を充填し且つ非凹状領域103を覆う如く、障壁層104上には金属層106が沈着され得る。図２Ｃに示される如く、ダミー構造200を有する凹状領域102上に沈着された金属層106の表面は、ダミー構造のない凹状領域102上に沈着された金属層106よりも平面的とされ得る(図１Ｂ)。
【００２１】
次に図２Ｄを参照すると、金属層106が沈着された後で該金属層106は非凹状領域103から電解研磨され得る。但し、非凹状領域103から金属層106が除去された後で電解研磨の継続が許容されると、凹状領域102においてディッシングが生じ得る。近接する相互接続部における短絡を引き起こすリスクを減少すべく一定量の過剰研磨が望ましいこともあるが、ディッシングは、次いで沈着される誘電体層、不導態化層、カバー層などの層の平坦性に影響し得る。一方、沈着される次の層の平坦性は、引き続く層において相互接続部を形成すべく用いられるリソグラフィなどの後続工程に影響し得る。ダミー構造が用いられたときのディッシングの発生は、電解研磨に固有のものであることを理解すべきである。これと対照的に、金属層106を除去すべくCMPのみを用いる場合、ダミー構造200はCMP研磨用パッドが該ダミー構造200を越えて移動するのを防止し得る。故にダミー構造200は、CMP研磨用パッドが凹状領域102から金属層106を過剰研磨するのを防止し得る。
【００２２】
故に図３に示される如く、非凹状領域103に対する金属層106の平坦性を増大すべく、金属層106に対して不等面となる非凹状領域103の一部分は除去され得る。図３に示された例示的プロセスは、凹状領域102から金属層106を過剰研磨する段階と、次に金属層106と非凹状領域103とにより形成された表面の平坦性を増大すべく非凹状領域103の一部分を除去する段階を含むことを除き、多くの点で図２に示されたプロセスと類似する。
【００２３】
特に図３Ａを参照すると、ダミー構造200は、誘電体100の凹状領域102に含まれ得ると共に、非凹状領域103の一部を形成し得る。以下に記述される如く、hは凹状領域102に形成される最終的な金属製相互接続部の所望高さであり且つδhはオフセット高さとすると、凹状領域102はh+δhの深度を有し得る。凹状領域102内にダミー構造200が含まれた後、当該障壁層104がダミー構造200を含む凹状領域102および非凹状領域103の両者を覆う如く、障壁層104は沈着され得る。上述された如く、障壁層104は一定の用途において省略され得ることを理解すべきである。
【００２４】
次に図３Ｂおよび図３Ｃを参照すると、当該金属層106が凹状領域102を充填し且つ非凹状領域103を覆う如く、障壁層104上には金属層106が沈着され得る。図３Ｄを参照すると、金属層106が沈着された後で該金属層106は非凹状領域103から電解研磨され得る。非凹状領域103から金属層106を電解研磨する段階は、誘電体100上に沈着された障壁層104などの一切の中間層の非凹状領域から金属層106を除去する段階を含み得る。更に、電解研磨は、金属層106が凹状領域102からδhの量すなわち上記オフセット高さだけ過剰研磨されるまで継続され得る。本発明の一態様によれば、上記オフセット高さは約5nm乃至約100nmの範囲で選択され得る。但し、上記オフセット高さは特定用途に依存して任意の高さとされ得ることを理解すべきである。
【００２５】
次に図３Ｅを参照すると、凹状領域102から金属層106が過剰研磨された後、金属層106に対して不等面である非凹状領域103の一部分が除去され得る。より詳細には、障壁層104、誘電体100およびダミー構造200は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチングなどの任意の好都合な方法により除去され得る。特に、プラズマエッチングが用いられるなら、異方性エッチングもしくは等方性エッチングのいずれかが使用され得る。更に、プラズマエッチングに用いられるエッチングガスは、CF4、SF6、C4F8、O2、Ar、COなどの単一のガスもしくはガスの組み合わせを含み得る。もし乾式化学エッチングが用いられるならHF、H2O、NH4F、N2などの蒸気状気体が用いられ得るが、その場合にN2はHFおよびH2Oの蒸気を生成するためにHF液体(49％濃度)のバブリングが使用され得る。もし湿式エッチングが用いられるなら、HF、NH4Fなどのエッチング液体が使用され得る。更に、もし誘電体100およびダミー構造200上に障壁層104が沈着されないのであれば、誘電体100およびダミー構造200はCMPなどの平坦化プロセスを用いて除去され得る。但し、誘電体100およびダミー構造200はエッチングもしくは他の任意の好都合な工程により除去され得ることを理解すべきである。
【００２６】
図４を参照すると、誘電体100の例示的な形式が示される(図１乃至図３)。この凹状領域は、距離LおよびWだけ離間された各ダミー構造200を含む広幅トレンチ構造である。図示される如く、広幅トレンチ構造102内に沈着された金属層が該金属層の全体に亙り電流を導通し得る如く、ダミー構造200は不連続とされ得る。更にダミー構造200は、電流が金属層に亙り更に均一に流れることで、該金属層により形成された相互接続部の信頼性が増進され得る如く位置され得る。特に、広幅トレンチ構造の非凹状領域上に沈着された金属層の厚みTに対する各ダミー構造200間の距離Lの比率(L/T)は、約1乃至約5の範囲で選択され得ると共に、好適には約2未満とされ得る。但し、この比率は特定用途に依存して該範囲外となり得ることを理解すべきである。
【００２７】
図５を参照すると、本発明に係る例示的なダマシンプロセスを示すフローチャートが示される。段階500において、凹状領域および非凹状領域を有するウェハが配備され得る。段階502において、凹状領域内にダミー構造が含まれて非凹状領域の一部を形成し得る。段階504において、当該金属層が凹状領域を充填し且つ非凹状領域を覆う如く金属層が沈着され得る。段階506において、上記金属層は非凹状領域から電解研磨され且つ凹状領域から過剰研磨され得る。段階508において、凹状領域内の金属層に対して不等面である非凹状領域の部分は除去され得る。
【００２８】
但し、本フローチャートに示されたプロセスに対して種々の改変がなされ得ることを理解すべきである。たとえば段階502と504との間には、障壁層を沈着する段階が付加され得る。付加的に、図５に示された各段階は多くの段階を含み得ることを理解すべきである。たとえば段階504は、金属層を沈着する段階の前にシード層を沈着する段階を含み得る。更に図５に示された各段階は、単一のダマシンプロセスもしくはデュアルダマシンプロセスなどの任意のダマシンプロセスに対して用いられ得ることを理解すべきである。
【００２９】
図６には、半導体デバイスに金属パッドを形成する例示的プロセスが示される。図６に示されたプロセスは、半導体デバイスにバイア602および大寸矩形構造600が含まれること以外、図１に示されたプロセスと多くの点で類似している。
【００３０】
次に図６Ａおよび図６Ｂを参照すると、誘電体100は、非凹状領域103と、大寸矩形構造600を形成する凹状領域とを含み得る。大寸矩形構造600は、バイア602と接続され得る。以下に記述される如く、金属層106により充填されたとき、大寸矩形構造600はパッドを形成し得る。付加的に、これもまた以下に記述される如く、バイア602が金属層106で充填されたときに該バイア602は、当該パッドから半導体デバイスにおける他のパッドもしくは相互接続部に対して電流を導通し得るプラグを形成し得る。図６Ａに示される如く、大寸矩形構造600、バイア602および非凹状領域103上には障壁層104が沈着され得る。但し上述された如く、障壁層104は一定の用途においては省略され得る。
【００３１】
次に図６Ｃを参照すると、金属層106は、該金属層106が大寸矩形構造600、バイア602および非凹状領域103を充填する如く、障壁層104上に沈着され得る。
【００３２】
図６Ｄを参照すると、金属層106が沈着された後、該金属層106は非凹状領域103から除去され得る。非凹状領域103から金属層106を除去する段階は、誘電体100上に沈着された障壁層104などの一切の中間層の非凹状領域から金属層106を除去する段階を含み得る。図６Ｅを参照すると、非凹状領域103から金属層106を除去した後、障壁層104は非凹状領域103から除去され得る。
【００３３】
この例示的プロセスにおいて示された如く、非凹状領域103から金属層106が除去されるとき、金属層106の一部は大寸矩形構造600から除去または過剰研磨され得ることから、大寸矩形構造600内の金属層106の表面は非凹状領域103に対して不等面とされ得る。大寸矩形構造600内における金属層106のこの過剰研磨すなわちディッシングは、大寸矩形構造600の大寸の故に生じ得る。このディッシングは大寸矩形構造600内の金属層106の断面積を減少することから、金属層106により形成されたパッドの抵抗を増大し得る。この様に抵抗が増大すると、半導体デバイスは動作不良を起こし得る。
【００３４】
故に、図７に示される如く、非凹状領域103に対する金属層106の不等面性を減少すべく大寸矩形構造600内にはダミー構造700が含まれ得る。図７に示された例示的プロセスは、該プロセスが、大寸矩形構造600から金属層106を過剰研磨する段階と、金属層106および非凹状領域103により形成された表面の平坦性を増大すべく非凹状領域103の一部を除去する段階とを含むことを除き、多くの点で図６に示されたプロセスと類似する。
【００３５】
特に図７Ａおよび図７Ｂを参照すると、ダミー構造700は、誘電体100の大寸矩形構造600内に含まれ得ると共に、非凹状領域103の一部を形成し得る。以下に記述される如く、hは最終的な金属製相互接続部の所望高さであり且つδhはオフセット高さとすると、大寸矩形構造600はh+δhの深度を有し得る。大寸矩形構造600内にダミー構造700が含まれた後、当該障壁層104がダミー構造700を含む大寸矩形構造600、バイア602および非凹状領域103を覆う如く、障壁層104が沈着され得る。上述された如く、障壁層104は一定の用途において省略され得ることを理解すべきである。更に、これもまた上述された如く、任意数のダミー構造700が使用され得る。
【００３６】
次に図７Ｃを参照すると、金属層106は、該金属層106が大寸矩形構造600およびバイア602を充填し且つ非凹状領域103を覆う如く、障壁層104上に沈着され得る。図７Ｄを参照すると、金属層106が沈着された後、該金属層106は非凹状領域103から電解研磨され得る。非凹状領域103から金属層106を電解研磨する段階は、誘電体100上に沈着された障壁層104などの一切の中間層の非凹状領域から金属層106を除去する段階を含み得る。更に、大寸矩形構造600から金属層106が量δhすなわちオフセット高さだけ過剰研磨されるまで、電解研磨段階は継続され得る。本発明の一態様によれば、上記オフセット高さは約5nm乃至約100nmの範囲で選択され得る。但し、上記オフセット高さは特定用途に依存して任意の高さとされ得ることを理解すべきである。
【００３７】
次に図７Ｅを参照すると、大寸矩形構造600から金属層106が過剰研磨された後、金属層106に対して不等面である非凹状領域103の一部は除去され得る。より詳細には、障壁層104、誘電体100およびダミー構造700は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチングなどの任意の好都合な方法により除去され得る。特に、プラズマエッチングが用いられるなら、異方性エッチングもしくは等方性エッチングのいずれかが使用され得る。更に、プラズマエッチングに用いられるエッチングガスは、CF4、SF6、C4F8、O2、Ar、COなどの単一のガスもしくはガスの組み合わせを含み得る。もし乾式化学エッチングが用いられるならHF、H2O、NH4F、N2などの蒸気状気体が用いられ得るが、その場合にN2はHFおよびH2Oの蒸気を生成するためにHF液体(49％濃度)のバブリングが使用され得る。もし湿式エッチングが用いられるなら、HF、NH4Fなどのエッチング液体が使用され得る。更に、もし誘電体100およびダミー構造700上に障壁層104が沈着されないのであれば、誘電体100およびダミー構造700はCMPなどの平坦化プロセスを用いて除去され得る。但し、誘電体100およびダミー構造700はエッチングもしくは他の任意の好都合な工程により除去され得ることを理解すべきである。
【００３８】
図８には、別の例示的プロセスが示される。図８に示された例示的プロセスは、大寸矩形構造600から金属層106が過剰研磨された後で、非凹状領域103の露出部分が金属層106の表面の下方までエッチングされる得ることを除き、多くの点で図７に示されたプロセスと類似している。
【００３９】
特に図８Ｃを参照すると、当該金属層106が凹状領域600を充填し且つ非凹状領域103を覆う如く金属層106が半導体デバイス上に沈着された後、金属層106は、該金属層106が大寸矩形構造600から過剰研磨されるまで非凹状領域103から電解研磨され得る。
【００４０】
次に図８Ｄを参照すると、大寸矩形構造600から金属層106が過剰研磨された後、非凹状領域103は金属層106の表面の下方までエッチングされ得る。より詳細には、障壁層104、誘電体100およびダミー構造700は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチングなどの任意の好都合な方法により除去され得る。図８Ｄに示される如く、そのときに金属層106の一部は半導体デバイスの表面から突出し得る。
【００４１】
この例示的プロセスは、典型的には通常のウェハ製造に対して有用でないが、品質制御目的もしくは研究および開発に関する電気試験を実施するに適したウェハの製造に対して有用であり得る。特に、電気試験に用いられるプローブは金属層106の表面に対して更に確実にかつ容易に接触し得ることから、半導体デバイスのパッドと電気試験デバイスのプローブとの間の導電性が増大され得る。この様に導電性が増大されると、試験結果は更に精確とされ得る。
【００４２】
図９を参照すると、図７に示されたプロセスと共に用いられ得る半導体デバイスの別の例示的態様が示される。図９に示された例示的な半導体デバイスは、付加的ダミー構造900が付加されたこと以外、多くの点で図７Ｂに示された例示的な半導体デバイスと類似する。これらの付加的ダミー構造900は、半導体デバイス上に沈着された金属層106の平坦性を増大することで、大寸矩形構造600内に沈着された金属層106のディッシングの量を減少し得る。先に論じられた如く、用途に依存して任意数のダミー構造が用いられ得ることを理解すべきである。更に、用途に依存して任意の構成のダミー構造が用いられ得ることを理解すべきである。
【００４３】
図１０を参照すると、図７に示されたプロセスと共に用いられ得る半導体デバイスの別の例示的態様が示される。図１０に示された例示的な半導体デバイスは、大寸矩形構造600が丸形コーナーを有することを除き、図９Ｂに示された例示的な半導体デバイスと多くの点で類似する。丸形コーナーは、半導体デバイスにおける応力を減少し得る。
【００４４】
図１１を参照すると、図７に示されたプロセスと共に用いられ得る半導体デバイスの別の例示的態様が示される。図１１に示された例示的な半導体デバイスは、付加的ダミー構造1100が付加されたことを除き、図１０に示された例示的な半導体デバイスと多くの点で類似する。これらの付加的ダミー構造1100は、半導体デバイス上に沈着された金属層106の平坦性を増大することで、大寸矩形構造600内に沈着された金属層106のディッシングの量を減少し得る。先に論じられた如く、用途に依存して任意数のダミー構造が含まれ得ることを理解すべきである。更に、用途に依存して任意の構成のダミー構造が用いられ得ることを理解すべきである。
【００４５】
図１２を参照すると、図７に示されたプロセスと共に用いられ得る半導体デバイスの別の例示的態様が示される。図１２に示された例示的な半導体デバイスは、付加的バイア1200が付加されたことを除き、図１１Ｂに示された例示的な半導体デバイスと多くの点で類似する。これらの付加的バイア1200は、金属層106により充填されたときにプラグを形成し得る。これらのプラグは、近接するパッド間の導電性を増大し得ると共に、半導体デバイスにおけるボンディングパッドの機械的強度を増進し得る。低い誘電率を有することから低い機械的強度を有する誘電体が半導体デバイスに用いられる場合、ボンディングパッドの機械的強度を増進することはボンディングの間において特に好適である。低誘電率を有する材料の幾つかの例としては、水素シルセスキオキサン(HSQ)、キセロゲル、ポリマ、エーロゲルなどが挙げられる。低誘電率の材料は、該材料内に形成された相互接続部をバイア信号が通過する速度を高めるべく使用され得ると共に、該相互接続部を介して信号を送信するために必要な電力消費を減少すべく使用され得る。たとえばSiO2は約4.0の誘電率を有し、HSQは約3.0乃至2.5の低誘電率を有し、キセロゲルは約2.0という更に低い誘電率を有する。
【００４６】
図１３を参照すると、図７に示されたプロセスと共に用いられ得る大寸矩形構造の例示的レイアウトが示される。特に、大寸矩形構造600はダミー構造900および700を含み得る。各ダミー構造700は相互から距離a1およびb2だけ離間して載置され得ると共に、各ダミー構造900は相互から距離a2およびb1だけ離間して載置され得る。更に、各ダミー構造700は大寸矩形構造600の縁部から距離b3だけ離間して載置され得ると共に、各ダミー構造900は大寸矩形構造600の縁部から距離a3だけ離間して載置され得る。
【００４７】
この例示的レイアウトにおいて、ダミー構造700および900の間の距離は、図７に示されたプロセスに従い半導体デバイスの非凹状領域103上に厚みTで沈着された金属層106の平坦性に影響し得る。特に、厚みに対する各ダミー構造間距離の比率a1/T、ab/T、a1/T、b2/T、および、厚みに対するダミー構造と大寸矩形構造600の縁部との間の距離の比率a3/Tおよびb3/Tが約1乃至約5の範囲であり、好適には約2未満である如く各ダミー構造間の距離を選択することで、半導体デバイス上に沈着される金属層106の平坦性は増大され得る。但し、特定用途に依存してこの範囲外の他の比率が選択され得ることを理解すべきである。
【００４８】
各ダミー構造間の距離は大寸矩形構造内に沈着された金属層の平坦性に影響し得るが、ダミー構造700および900の幅Wは沈着される金属層の平坦性に影響しないのが通常である。但しWは、大寸矩形構造600内に沈着された金属層により形成されるパッドの有効断面積に影響し得る。故にWは、パッドの有効断面積を増大すべく減少され得る。特に、非凹状領域103上に沈着された金属層の厚みTに対するダミー構造700および900の幅Wの比率(W/T)は約0.1乃至約1の範囲で選択され得ると共に、好適には約0.3とされ得る。但し、この比率は特定用途に依存して該範囲外となり得ることを理解すべきである。
【００４９】
図１４を参照すると、図７に示されたプロセスと共に用いられ得る大寸矩形構造の別の例示的レイアウトが示される。図１４における例示的レイアウトは、付加的バイア1200が付加されたことを除き、図１３に示された例示的レイアウトと多くの点で類似する。上述された如く、金属層106により充填されたときにこれらの付加的バイア1200は、近接する各パッド間の導電性を増大し得るプラグを形成し得ると共に、半導体デバイスにおけるボンディングパッドの機械的強度を増進し得る。これもまた上述された如く、低い誘電率を有することから低い機械的強度を有する誘電体が半導体デバイスに用いられる場合、ボンディングパッドの機械的強度を増進することはボンディングの間において特に好適である。
【００５０】
図１５を参照すると、図７に示されたプロセスと共に用いられ得る大寸矩形構造の別の例示的レイアウトが示される。図１５における例示的レイアウトは、付加的バイア1500が付加されたことを除き、図１４に示された例示的レイアウトと多くの点で類似する。概略的に上述された如く、金属層106により充填されたときにこれらの付加的バイア1500は、近接する各パッド間の導電性を増大し得るプラグを形成し得ると共に、半導体デバイスにおけるボンディングパッドの機械的強度を増進し得る。これもまた上述された如く、低い誘電率を有することから低い機械的強度を有する誘電体が半導体デバイスに用いられる場合、ボンディングパッドの機械的強度を増進することはボンディングの間において特に好適である。
【００５１】
図１６を参照すると、図７に示されたプロセスと共に用いられ得る大寸矩形構造の別の例示的レイアウトが示される。図１６における例示的レイアウトは、0°乃至360°などの任意の角度で選択され得る角度αだけダミー構造700および900の全体パターンが回転されたことを除き、図１３に示された例示的レイアウトと多くの点で類似する。
【００５２】
図１７Ａ乃至図１７ＡＡを参照すると、ダミー構造を形成すべく用いられ得る種々の例示的形状が示される。特に、矩形、円形、楕円形、三角形、台形、八角形、六角形、五角形などの形状が使用され得る。図１７Ａ乃至図１７ＡＡには特定の例示的形状が示されるが、特定用途に依存してダミー構造を形成すべく任意の形状が用いられ得ることを理解すべきである。ダミー構造は、二酸化ケイ素などの材料、弗化シリケートガラス、ポリイミド、弗化ポリイミド、混成物／複合物、シロキサン、有機ポリマ、[α]-C:F、Si-O-C、パリレン／弗化パリレン、ポリテトラフルオロエチレン、ナノ多孔性シリカ、ナノ多孔性有機物などの、二酸化ケイ素より小さな誘電率を有する材料、および、銅、アルミニウム、ニッケル、クロム、亜鉛、カドミウム、銀、金、ロジウム、パラジウム、白金、スズ、鉛、鉄、インジウムなどの金属から形成され得る。上述された如く、一定の用途においてダミー構造は、用いられる誘電体と同一の材料で形成され得る。
【００５３】
図１８に示される如く、上述のプロセスに従うダミー構造を用いる場合には問題が生じ得る。図１８に示されたプロセスは、非凹状領域103の一部が除去されるときに障壁層104が過剰除去され得ることを除き、図３に示されたプロセスと同様である。特に図１８Ｃおよび図１８Ｄを参照すると、金属層106が凹状領域102から過剰研磨された後、金属層106に対して不等面である非凹状領域103の一部分が除去され得る。特に、障壁層104の露出部分はエッチング、CMPもしくは他の任意の好都合な工程により除去され得る。
【００５４】
図１８Ｅを参照すると、障壁層104の露出部分が除去された後、半導体デバイス上にはカバー層もしくは不導態化層1802が沈着され得る。カバー層もしくは不導態化層1802は、SiN、ダイアモンドなどの絶縁材料を含み得る。但し障壁層104が先行段階において過剰除去されるなら、特に、障壁層104の過剰除去により引き起こされた空間をカバー層1802が充填しなければ、金属層106と誘電体100との間には間隙1800が形成され得る。間隙1800は、金属層106が銅から形成され且つ誘電体100は低誘電率を有する材料であるときの様に特定の金属および誘電物質が使用されたとき、金属層106が誘電体100へと拡散するのを許容し得る。誘電体100への金属層106の斯かる拡散によれば、半導体デバイスに信頼性の問題が生じ得る。
【００５５】
故に図１９乃至図２７は、図１８に示された問題に対する解決策の種々の態様を示している。これらの例示的態様の幾つかにおいて、誘電体100に対して障壁層104が同一もしくは同様のレベルである如く、非凹状領域103は除去され得る。これらの例示的態様の他のものにおいては、障壁層104が誘電体100の表面を越えて突出する如く、非凹状領域103は除去され得る。
【００５６】
図１９は、障壁層104、金属層106および誘電体100の各々が同一もしくは同様のレベルにおける表面を有する如く非凹状領域103を除去する例示的プロセスを示している。特に図１９Ａを参照すると、凹状領域102から金属層106が過剰研磨された後(図１８)、障壁層104および誘電体100は、障壁層104および誘電体100が同一もしくは同様のレベルの表面を形成するのを許容すべく、同一速度で除去され得る。特に図１９Ｂを参照すると、障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。たとえばプラズマエッチングが用いられるなら該プラズマエッチングは、低密度プラズマ(反応性イオン・エッチング)、高密度プラズマ(誘導結合プラズマ(ICP)、ヘリコンプラズマ(HP)、電子サイクロトロン共鳴(ECR))、大気圧プラズマ(無音放電プラズマ)などとされ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約30mTorr乃至約100mTorrの間、好適には約50mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならC4F8、O2およびArの気体流速は夫々、約8sccm、約2sccmおよび約100sccmとされ得る。これに加え、障壁層104として用いられ得るTaNは約150nm/分の速度で除去され得ると共に、誘電体100として用いられ得るSiO2は約150nm/分の速度で除去され得る。
【００５７】
この例示的態様において、図１９Ｃを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有する場合、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。
【００５８】
図２０は、障壁層104が金属層106および誘電体100の表面を越えて突出する如く非凹状領域103を除去する例示的プロセスを示している。特に図２０Ａを参照すると、凹状領域102から金属層106が過剰研磨された後(図１８)、障壁層104が誘電体100および金属層106の表面を越えて突出するのを許容すべく障壁層104は誘電体100よりも低速で除去され得る。特に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。たとえばプラズマエッチングが用いられるなら、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約50mTorr乃至約120mTorrの間、好適には約90mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならC4F8、O2およびArの気体流速は夫々、約8.5sccm、約6.7sccmおよび約115sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約70nm/分の速度で除去され得ると共に、TiNが用いられるならば約90nm/分の速度で除去され得る。更に、誘電体100として用いられ得るSiO2は約300nm/分の速度で除去され得る。
【００５９】
この例示的態様において、図２０Ｃを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104が誘電体100および金属層106の表面を越えて突出したとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。また、この様に障壁層104が突出するのを許容すると、障壁層104を誘電体100および金属層106と同一もしくは同様のレベルで形成した場合よりも拡散は更に良好に防止され得る。但し、この様に障壁層104が突出したときにカバー層1802の一定の平坦性は喪失され得る。記述された如く、この様に平坦性が喪失されると、半導体デバイスの後続層を形成する場合に問題が生じ得る。但し、この平坦性の喪失は用途次第では容認可能とされ得る。
【００６０】
図２１は、障壁層104が金属層106および誘電体100の表面を越えて突出する如く非凹状領域103を除去する別の例示的プロセスを示している。特に図２１Ａを参照すると、金属層106が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２１Ｂを参照すると、第１段階において、障壁層104および誘電体100は同一速度で除去され得る。図２１Ｃを参照すると、第２段階において、障壁層104が誘電体100および金属層106のレベルを越えて突出するのを許容すべく誘電体100は障壁層104よりも高速で除去され得る。一定の用途においては、速度がゼロである如く障壁層104の除去は上記第２段階において停止され得る。更に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。たとえば、第１段階においては、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約30mTorr乃至約100mTorrの間、好適には約50mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならC4F8、O2およびArの気体流速は夫々、約8sccm、約2sccmおよび約100sccmとされ得る。これに加え、TaNを含む障壁層104およびSiO2を含む誘電体100の両者は、約150nm/分の速度で除去され得る。
【００６１】
この例の第２段階において、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約30mTorr乃至約100mTorrの間、好適には約80mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならSF6の気体流速は約50sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約250nm/分の速度で除去され得ると共に、TiNが用いられるならば約300nm/分の速度で除去され得る。更に、誘電体100として用いられ得るSiO2は約20nm/分の速度で除去され得る。
【００６２】
この例示的態様において、図２１Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104が誘電体100および金属層106のレベルを越えて突出したとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。上述された如く、この様に障壁層104が突出するのを許容すると、カバー層1802の平坦性の一定の喪失が生じ得る。但し、この平坦性の喪失は用途次第では容認可能とされ得る。
【００６３】
図２２は、障壁層104が金属層106の表面を越えて突出する如く非凹状領域103を除去する更に別の例示的プロセスを示している。特に図２２Ａを参照すると、金属層106が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２２Ｂを参照すると、第１段階において障壁層104は誘電体100よりも高速で除去され得る。図２２Ｃを参照すると、第２段階において、障壁層104が誘電体100および金属層106の表面を越えて突出するのを許容すべく、誘電体100は高速で除去され得る一方、障壁層104はゼロの速度で除去され得る。特に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。
【００６４】
たとえば第１段階においては、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約30mTorr乃至約100mTorrの間、好適には約80mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならSF6の気体流速は約50sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約250nm/分の速度で除去され得ると共に、TiNが用いられるならば約300nm/分の速度で除去され得る。更に、SiO2を含む誘電体100は約20nm/分の速度で除去され得る。本例の第２段階において、障壁層104の除去が停止されてゼロの速度に設定され得ることを除き、設定は第１段階と同一とされ得る。
【００６５】
この例示的態様において、図２２Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104が誘電体100および金属層106の表面を越えて突出したとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。上述された如く、この様に障壁層104が突出するのを許容すると、カバー層1802の平坦性の一定の喪失が生じ得る。但し、この平坦性の喪失は用途次第では容認可能とされ得る。
【００６６】
図２３は、障壁層104、金属層106および誘電体100の各々が同一もしくは同様のレベルの表面を有する如く非凹状領域103を除去する別の例示的プロセスを示している。特に図２３Ａを参照すると、凹状領域102から金属層106が過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２３Ｂを参照すると、第１段階において障壁層104は誘電体100よりも高速で除去され得る。図２３Ｃを参照すると、第２段階において、障壁層104および誘電体100が同一もしくは同様のレベルにて表面を形成するのを許容すべく、誘電体100は障壁層104よりも高速で除去され得る。特に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法で除去され得る。
【００６７】
たとえば第１段階においては、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約30mTorr乃至約100mTorrの間、好適には約80mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならSF6の気体流速は約50sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約250nm/分の速度で除去され得ると共に、TiNが用いられるならば約300nm/分の速度で除去され得る。更に、SiO2を含む誘電体100は約20nm/分の速度で除去され得る。
【００６８】
第２段階においては、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約50mTorr乃至約120mTorrの間、好適には約90mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならC4F8、O2およびArの気体流速は夫々、約8.5sccm、約6.7sccmおよび約115sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約70nm/分の速度で除去され得ると共に、TiNが用いられるならば約90nm/分の速度で除去され得る。更に、SiO2を含む誘電体100は約300nm/分の速度で除去され得る。
【００６９】
この例示的態様において、図２３Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が析出され得る。図示される如く、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有するとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。この例示的プロセスにより製造された半導体デバイスの平坦性は誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスよりも良好とされ得るが、この例示的プロセスにより製造された半導体デバイスは、誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスと比較して、金属層106が誘電体100内に拡散するリスクは大きい。
【００７０】
図２４は、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有する如く非凹状領域103を除去する更に別の例示的プロセスを示している。特に図２４Ａを参照すると、金属層106が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２４Ｂを参照すると、第１段階において、障壁層104は高速で除去され得る一方、誘電体100はゼロの速度で除去され得る。図２４Ｃを参照すると、第２段階において、障壁層104および誘電体100が同一もしくは同様のレベルの表面を形成するのを許容すべく、誘電体100は高速で除去され得る一方、障壁層104はゼロの速度で除去され得る。特に、障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法で除去され得る。
【００７１】
この例示的態様において、図２４Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有するとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。上記半導体デバイスの平坦性は誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスよりも良好とされ得るが、この例示的プロセスにより製造された半導体デバイスは、誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスと比較して、金属層106が誘電体100内に拡散するリスクは大きい。
【００７２】
図２５は、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有する如く非凹状領域103を除去する別の例示的プロセスを示している。特に図２５Ａを参照すると、金属層106が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２５Ｂを参照すると、第１段階において、障壁層104は誘電体100よりも低速で除去され得る。図２５Ｃを参照すると、第２段階において、障壁層104および誘電体100が同一もしくは同様のレベルの表面を形成するのを許容すべく、障壁層104は高速で除去され得る一方、誘電体100はゼロの速度で除去され得る。特に、障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。たとえば第１段階においては、プラズマエッチングが用いられ得ると共に、プラズマ電力は約500W乃至約2,000Wの間、好適には約1,000Wに選択され得る。更に、本例において、真空圧は約50mTorr乃至約120mTorrの間、好適には約90mTorrに選択可能であり、半導体デバイスの温度は約20℃に選択可能であり、且つ、もし用いられるならC4F8、O2およびArの気体流速は夫々、約8.5sccm、約6.7sccmおよび約115sccmとされ得る。これに加え障壁層104は、TaNが用いられるならば約70nm/分の速度で除去され得ると共に、TiNが用いられるならば約90nm/分の速度で除去され得る。更に、SiO2を含む誘電体100は約300nm/分の速度で除去され得る。本例の第２段階において、誘電体100の除去が停止されてゼロの速度に設定され得ることを除き、設定は第１段階と同一とされ得る。
【００７３】
この例示的態様において、図２５Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。図示される如く、障壁層104、誘電体100および金属層106が同一もしくは同様のレベルの表面を有するとき、間隙1800(図１８)は排除され得ると共に、誘電体100内への金属層106の拡散は減少され得る。上記半導体デバイスの平面性は誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスよりも良好とされ得るが、この例示的プロセスにより製造された半導体デバイスは、誘電体100および金属層106を越えて突出する障壁層104を含む半導体デバイスと比較して、金属層106が誘電体100内に拡散するリスクは大きい。
【００７４】
図２６は、金属層106が誘電体100および障壁層104のレベルを越えて突出する如く非凹状領域103を除去する例示的プロセスを示している。この例示的プロセスは典型的には通常のウェハ製造に対して有用でないが、品質制御目的もしくは研究および開発に関する電気試験を実施するに適したウェハの製造に対して有用であり得る。特に、電気試験に用いられるプローブは金属層106の表面に対して更に確実にかつ容易に接触し得ることから、半導体デバイスのパッドと電気試験デバイスのプローブとの間の導電性が増大され得る。この様に導電性が増大されると、試験結果は更に正確とされ得る。
【００７５】
図２６Ａを参照すると、障壁層104が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２６Ｂを参照すると、第１段階において、障壁層104は誘電体100よりも高速で除去され得る。図２６Ｃを参照すると、第２段階において、誘電体100は高速で除去され得る一方、障壁層104はゼロの速度で除去され得る。特に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。
【００７６】
この例示的プロセスにおいて、図２６Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。カバー層1802は、存在する各層が順次形成される層内に拡散するのを防止すべく使用され得る。
【００７７】
図２７は、金属層106が誘電体100および障壁層104のレベルを越えて突出する如く非凹状領域103を除去する別の例示的プロセスを示している。図２６に示されたプロセスと同様に、この例示的プロセスは典型的には通常のウェハ製造に対して有用でないが、品質制御目的もしくは研究および開発に関する電気試験を実施するに適したウェハの製造に対して有用であり得る。特に、電気試験に用いられるプローブは金属層106の表面に対して更に確実にかつ容易に接触し得ることから、半導体デバイスのパッドと電気試験デバイスのプローブとの間の導電性が増大され得る。この様に導電性が増大されると、試験結果は更に正確とされ得る。
【００７８】
図２７Ａを参照すると、金属層106が凹状領域102から過剰研磨された後(図１８)、障壁層104および誘電体100は２段階で除去され得る。図２７Ｂを参照すると、第１段階において、障壁層104は高速で除去され得るとともに誘電体100はゼロの速度で除去され得る。図２６Ｃを参照すると、第２段階において、誘電体100は高速で除去され得る一方、障壁層104はゼロの速度で除去され得る。特に障壁層104および誘電体100は、湿式エッチング、乾式化学エッチング、乾式プラズマエッチング、CMPなどの任意の好都合な方法により除去され得る。
【００７９】
この例示的態様において、図２７Ｄを参照すると、障壁層104および誘電体100の所望部分が除去された後、半導体デバイス上にはカバー層1802が沈着され得る。カバー層1802は、存在する各層が順次形成される層内に拡散するのを防止すべく使用され得る。
【００８０】
第１表は、図１９乃至図２７に関して記述された種々の例示的態様の要約を提供する。特に、各列は第１段階における障壁層104および誘電体100に対する除去速度の種々の組み合わせを含み、且つ、各行は第２段階における障壁層104および誘電体100に対する除去速度の種々の組み合わせを含む。
【００８１】
【表１】
2004527126.tif 000003
【００８２】
第１表は誘電体100および障壁層104の除去速度の特定の組み合わせを示しているが、用途に依存して除去速度の他の組み合わせが用いられ得ることを理解すべきである。
【００８３】
本発明は特定の態様、実施例および用途に関して記述されたが、当業者であれば本発明から逸脱せずに種々の改良および変更が為され得ることは明らかであろう。
【図面の簡単な説明】
【００８４】
本発明は、添付図面に係る上記の詳細な説明を参照すれば最適に理解され得、なお、図中、同様の部材は同様の参照番号で表される。
【００８５】
【図１Ａ−Ｄ】図１Ａ〜図１Ｄは、例示的なダマシンプロセスの断面図である。
【図２Ａ−Ｄ】図２Ａ〜図２Ｄは、別の例示的なダマシンプロセスの断面図である。
【図３Ａ−Ｅ】図３Ａ〜図３Ｅは、別の例示的なダマシンプロセスの断面図である。
【図４】図４は、例示的な広幅トレンチ構造を示す図である。
【図５】図５は、本発明に係る例示的なダマシンプロセスの各段階を示すフローチャートである。
【図６Ａ−Ｅ】図６Ａ〜図６Ｅは、半導体デバイスに金属パッドを形成する例示的なプロセスを示す図である。
【図７Ａ−Ｅ】図７Ａ〜図７Ｅは、半導体デバイスに金属パッドを形成する別の例示的なプロセスを示す図である。
【図８Ａ−Ｄ】図８Ａ〜図８Ｄは、半導体デバイスに金属パッドを形成する別の例示的なプロセスを示す図である。
【図９Ａ．Ｂ】図９Ａおよび図９Ｂは、本発明の種々の例示的プロセスで用いられ得る半導体デバイスの一例を示す図である。
【図１０Ａ．Ｂ】図１０Ａおよび図１０Ｂは、本発明の種々の例示的プロセスで用いられ得る別の半導体デバイスの例を示す図である。
【図１１Ａ．Ｂ】図１１Ａおよび図１１Ｂは、本発明の種々の例示的プロセスで用いられ得る別の半導体デバイスの例を示す図である。
【図１２Ａ．Ｂ】図１２Ａおよび図１２Ｂは、本発明の種々の例示的プロセスで用いられ得る別の半導体デバイスの例を示す図である。
【図１３】図１３は、大寸矩形構造のレイアウトの一例を示す図である。
【図１４】図１４は、大寸矩形構造の別のレイアウトの例を示す図である。
【図１５】図１５は、大寸矩形構造の別のレイアウトの例を示す図である。
【図１６】図１６は、大寸矩形構造の別のレイアウトの例を示す図である。
【図１７Ａ−ＡＡ】図１７Ａ〜図１７ＡＡは、ダミー構造を形成すべく用いられ得る種々の例示的形状を示す図である。
【図１８Ａ−Ｅ】図１８Ａ〜図１８Ｅは、例示的なダマシンプロセスの断面図である。
【図１９Ａ−Ｃ】図１９Ａ〜図１９Ｃは、別の例示的なダマシンプロセスの断面図である。
【図２０Ａ−Ｃ】図２０Ａ〜図２０Ｃは、別の例示的なダマシンプロセスの断面図である。
【図２１Ａ−Ｄ】図２１Ａ〜図２１Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２２Ａ−Ｄ】図２２Ａ〜図２２Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２３Ａ−Ｄ】図２３Ａ〜図２３Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２４Ａ−Ｄ】図２４Ａ〜図２４Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２５Ａ−Ｄ】図２５Ａ〜図２５Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２６Ａ−Ｄ】図２６Ａ〜図２６Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２７Ａ−Ｄ】図２７Ａ〜図２７Ｄは、別の例示的なダマシンプロセスの断面図である。
【図２Ｄ】
2004527126.tif 000004
【図５】
2004527126.tif 000005
【図６Ｄ】
2004527126.tif 000006
【図１０Ｂ】
2004527126.tif 000007
【国際公開パンフレット】
2004527126.tif 000008
2004527126.tif 000009
2004527126.tif 000010
2004527126.tif 000011
2004527126.tif 000012
2004527126.tif 000013
2004527126.tif 000014
2004527126.tif 000015
2004527126.tif 000016
2004527126.tif 000017
2004527126.tif 000018
2004527126.tif 000019
2004527126.tif 000020
2004527126.tif 000021
2004527126.tif 000022
2004527126.tif 000023
2004527126.tif 000024
2004527126.tif 000025
2004527126.tif 000026
2004527126.tif 000027
2004527126.tif 000028
2004527126.tif 000029
2004527126.tif 000030
2004527126.tif 000031
2004527126.tif 000032
2004527126.tif 000033
2004527126.tif 000034
2004527126.tif 000035
2004527126.tif 000036
2004527126.tif 000037
2004527126.tif 000038
2004527126.tif 000039
2004527126.tif 000040
2004527126.tif 000041
2004527126.tif 000042
2004527126.tif 000043
2004527126.tif 000044
2004527126.tif 000045
2004527126.tif 000046
2004527126.tif 000047
2004527126.tif 000048
2004527126.tif 000049
2004527126.tif 000050
2004527126.tif 000051
2004527126.tif 000052
2004527126.tif 000053
2004527126.tif 000054
2004527126.tif 000055
2004527126.tif 000056
2004527126.tif 000057
2004527126.tif 000058
2004527126.tif 000059
2004527126.tif 000060
2004527126.tif 000061
2004527126.tif 000062
2004527126.tif 000063
2004527126.tif 000064
2004527126.tif 000065
2004527126.tif 000066
2004527126.tif 000067
2004527126.tif 000068
2004527126.tif 000069
2004527126.tif 000070
2004527126.tif 000071
2004527126.tif 000072
2004527126.tif 000073
2004527126.tif 000074
2004527126.tif 000075
2004527126.tif 000076
2004527126.tif 000077
2004527126.tif 000078
2004527126.tif 000079
2004527126.tif 000080
2004527126.tif 000081
2004527126.tif 000082
2004527126.tif 000083
2004527126.tif 000084
【国際調査報告】
2004527126.tif 000085
2004527126.tif 000086