(57)【要約】【課題】エレクトレットマイクロホン（１）とシグマ−デルタＡ／Ｄ変換器（９、５、７、８）の組合せを提供する。【解決手段】このシグマ−デルタＡ／Ｄ変換器はＤＣフィードバックループ（８）を有し、このループはエレクトレットマイクロホンの接合形ＦＥＴ（２）にバイアス電流（ＩＤＣ）を供給する。このようにして、ＦＥＴ（２）に直列の信号用抵抗器を必要とせずに、ＦＥＴ（２）からの信号電流をシグマ−デルタＡ／Ｄ変換器の入力積分器（９）に直接入力することができる。【選択図】図４
2004502391.tif 000002
【特許請求の範囲】
【請求項１】
バイアス信号を要するマイクロホンと該マイクロホンが生成する信号を出力でデジタル信号に変換するための、前記マイクロホンの出力に接続する入力を有するＡ／Ｄ（アナログ−デジタル）変換器の組合せであって、前記Ａ／Ｄ変換器が前記マイクロホンにバイアス信号を供給するように動作可能である、組合せ。
【請求項２】
前記Ａ／Ｄ変換器が、ループフィルタ、サンプラ、第１のＤ／Ａ（デジタル−アナログ）変換器を含むＡＣ信号用第１のフィードバック回路及び第２のＤ／Ａ変換器を含むＤＣ信号用第２のフィードバック回路を含むシグマ−デルタ変換器であり、前記マイクロホンのバイアス信号が前記第２のフィードバック回路から導出され、前記第１及び第２のフィードバック回路が両方とも前記ループフィルタの入力に接続されることを特徴とする請求項１に記載の組合せ。
【請求項３】
前記第２のフィードバック回路が、前記Ａ／Ｄ変換器の最低信号周波数よりも低い遮断周波数を有するローパスフィルタを含むことを特徴とする請求項２に記載の組合せ。
【請求項４】
前記ループフィルタ、前記サンプラ及び前記第２のフィードバック回路を含む前記第２のフィードバックループのゲインの大きさが、１よりも数オーダ高いことを特徴とする請求項２又は３に記載の組合せ。
【請求項５】
前記ローパスフィルタがデジタルフィルタであり、前記第２のフィードバック回路において前記第２のＤ／Ａ変換器より前に含まれることを特徴とする請求項３又は４に記載の組合せ。
【請求項６】
前記第１及び第２のフィードバック回路が組合せられて、ローパスフィルタに接続する入力を有する単一のＤ／Ａ変換器と前記ローパスフィルタをバイパスするバイパス回路を含む一体化したフィードバック回路を形成することを特徴とする請求項５に記載の組合せ。
【請求項７】
前記第１の積分器が、その分岐が電流源を含むブリッジ回路を含み、前記ブリッジ回路は電源に接続する相対する接合部の第１の対と、コンデンサとマイクロホンとによって互いに接続する相対する接合部の第２の対とを有し、前記第２の対の接合部は前記それぞれサンプラ回路の入力に接続し、一対の相対する電源は前記フィードバック回路の出力信号によって制御されることを特徴とする請求項２に記載の組合せ。
【請求項８】
前記積分器が、前記サンプラ回路の入力と電源ラインのうちの１本との間に接続する制御可能な電流源の入力を駆動制御する出力を有するコモンモード増幅器を含むことを特徴とする請求項７に記載の組合せ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロホンとＡ／Ｄ（アナログ−デジタル）変換器回路の組合せに関する。このような組合せは、中でも補聴器及び携帯電話セットで用いられる。
【０００２】
本発明は特に、エレクトレットマイクロホンなどの、外部で生成したバイアス信号を要するマイクロホンとＡ／Ｄ変換器回路の組合せに関する。
【０００３】
【従来の技術】
エレクトレットマイクロホンは、その精度、サイズが小さいことや軽量であることから特に、ポータブル装置に適している。エレクトレットマイクロホンの動作のためには、外部で生成したバイアス信号を供給する必要がある。エレクトレットマイクロホンは通常、単一のハウジングにＪＦＥＴと共に実装される。
【０００４】
エレクトレットマイクロホンの一般的に有用な特徴を利用するためには、バイアス電流を外部で生成しこの電流をエレクトレットマイクロホンに供給する必要がある。
【０００５】
国際出願番号ＷＯ−Ａ−９６／１７４９３号は、外部で生成したバイアス信号を要するマイクロホンとマイクロホンが生成したＡＣ信号をその出力でデジタル信号に変換するためのマイクロホンの出力に接続する入力を有するＡ／Ｄ変換器との組合せが開示されている。
【０００６】
【発明が解決しようとする課題】
この文献はマイクロホンにバイアス電流を供給するのに必要な回路を開示していないが、この目的のために別個の回路を使用することは知られている。図１は、このような従来技術の回路を示す。この回路は４つの外部要素、即ち２つの抵抗器と２つのコンデンサを使用する。これらは、集積回路に簡単に組み込めない回路要素である。さらに、これらの要素の値を正確に制御することは難しい。
【０００７】
本発明の目的は、従来技術の欠点を排除する組合せを提供することである。
【０００８】
Ａ／Ｄ変換器がマイクロホンにバイアス信号を供給するように動作可能であることで、この目的を達成する。
【０００９】
【発明を解決するための手段】
この特徴によって、別個の電源やこの電源をマイクロホンに接続するのに必要な４つの余分な要素が必要なくなる。さらに、この特徴によってマイクロホンの電源用の余分なピンが必要なくなる。
【００１０】
第１の好適な実施形態によると、Ａ／Ｄ変換器は、ループフィルタ、サンプラ、第１のＤ／Ａ変換器を含むＡＣ信号用第１のフィードバック回路及び第２のＤ／Ａ変換器を含むＤＣ信号用第２のフィードバック回路を含むΣΔ変換器であり、マイクロホンへのバイアス信号は第２のフィードバック回路から導出され、第１及び第２のフィードバック回路は両方ともループフィルタの入力に接続される。
【００１１】
本実施形態が、簡略で要素の精度に対する要求が低いなどのΣΔ変調器の公知の利点を有するのは明らかである。ループフィルタは通常、積分器の形態をとる。
【００１２】
しかしながらこれらの利点以外に、ΣΔ変調器がマイクロホンへのバイアスの供給にも有用であることが分かった。その理由は、ΣΔ変調器を用いるＡ／Ｄ変換器がフィードバック回路を含むためである。フィードバック回路はΣΔ変調器のＡＣ出力信号のフィードバックに必要なだけでなく、変調器のＤＣ出力信号のフィードバックにも必要である。従来技術では、フィードバックＤＣ信号はΣΔ変調器の入力のあらゆるＤＣオフセットの補償のために用いられていた。しかしながら、このようなＤＣフィードバックループが存在することによって、マイクロホンなどのかなりの電力を消費する装置に電力を供給できる可能性が生じる。必要な直流をマイクロホンに供給するためには、もちろんフィードバックループの寸法を決めるべきである。
【００１３】
この構造の他の利点は、ΣΔ変調器とマイクロホンの間に余分な接続が要らないことである。電源の場合もＡＣ信号と同じ２つの接続経路を使用することができる。
【００１４】
さらに、マイクロホンが電流として信号を供給することに注目されたい。外部回路の抵抗器がこの信号を電圧に変換する。ΣΔ変調器はコンデンサを有する積分器回路を使用する。これは、コンデンサが積分するために信号を電流に再度変換する必要があることを意味する。多くの要素を必要としこれらの要素で雑音が生じることになるため、これは信号を処理するには非効率的な方法である。本実施形態は、これらの欠点をなくす。
【００１５】
さらなる好適な実施形態では、第２のフィードバック回路が、Ａ／Ｄ変換器の最低信号周波数よりも低い遮断周波数を有するローパスフィルタを含む。この特徴によって、ＡＣフィードバックループとＤＣフィードバックループを適切に切り離すことができるため、両方のループをそれぞれの目的のために最適化することができる。
【００１６】
他の実施形態によると、ループフィルタ、サンプラ及び第２のフィードバック回路を含む第２のフィードバックループのゲインの大きさが１よりも数オーダ高い場合に、この最適化を利用する。この構造では、ＤＣループの高いループゲインを得る目的は、ΣΔ変調器の入力でオフセットを補償しながら、マイクロホンが正確に動作するようにマイクロホンに適切な電流を供給することである。
【００１７】
他の有用な実施形態によると、ローパスフィルタはデジタルフィルタであり、第２のフィードバック回路において第２のＤ／Ａ変換器の前に含まれている。デジタルフィルタは、アナログフィルタで必要なコンデンサ、抵抗器及びインダクタンスを集積回路に集積しなければならない場合に、これらの要素に関して生じる問題をなくすため、集積回路における集積に非常に適している。
【００１８】
他の好適な実施形態では、第１及び第２のフィードバック回路を組合せて、ローパスフィルタに接続する入力を有する単一のＤ／Ａ（デジタル−アナログ）変換器とローパスフィルタをバイパスするバイパス回路を含む一体化したフィードバック回路を形成する。この回路によって、第２のＤ／Ａ変換器が必要なくなる。
【００１９】
さらに好適な実施形態では、積分器が、その分岐が電流源を含むブリッジ回路を含み、このブリッジ回路はまた、電源に接続する相対する接合部の第１の対と、コンデンサによって互いに接続する相対する接合部の第２の対と、マイクロホンとを有し、第２の対の接合部がそれぞれサンプラ回路の入力に接続し、一対の相対する電源はフィードバック回路の出力信号によって制御される。大部分の要素が半導体装置として実現できるため、この構造は単一チップへの集積に非常に適している。
【００２０】
【発明の実施の形態】
添付図面を参照して本発明を説明する。
携帯電話や補聴器などの音声入力を用いるアプリケーションとしては通常、エレクトレットコンデンサマイクロホンを使用する。このようなエレクトレットマイクロホンのハウジングにＪＦＥＴを含めるのが一般的である。ＪＦＥＴは、マイクロホンの一端に接続するゲートとマイクロホンの他端に接続するドレインを有する。さらに、同じハウジングに組み込まれたバイアス抵抗器は、マイクロホンに並列に接続する。ＪＦＥＴは空乏装置である。これは、ＪＦＥＴのゲート−ソース電圧がＶＧＳ＝０Ｖであるならば直流を供給することを意味する。近傍の気圧の変化を表す出力信号を得るために、エレクトレットマイクロホンとＪＦＥＴの組合せはバイアス電流を必要とする。
【００２１】
図１は、ハウジング３内に配置されたマイクロホン１、バイアス抵抗器ＲＢＩＡＳ及びＪＦＥＴ（接合形ＦＥＴ）２の組合せにこのようなバイアス電流を供給するための一般的な従来技術の回路図を示す。この回路は、電源ＶＣＣからのバイアス電流を供給する２つの外部抵抗器Ｒ１及びＲ２ならびに増幅器（図示せず）などの後続の回路の入力に信号を接続させる２つのコンデンサＣ１及びＣ２を含む。
【００２２】
ＤＣバイアス電流は通常、実際のＡＣ信号電流よりも約１０〜５０倍大きい。バイアス抵抗器ＲＢＩＡＳは、ＪＦＥＴのゲート−ソース電圧がＶＧＳ＝０Ｖとなるように、ＪＦＥＴのゲートをバイアスする。典型的なアプリケーションでは、ＪＦＥＴとマイクロホンの組合せは３００μＡの電流を供給し、この電流は抵抗器Ｒ１及びＲ２によって電圧に変換される。多くの場合後続の回路は、コンデンサを伴う積分器を備える。その場合、積分器のコンデンサで積分するために、電圧信号を電流信号に変換し直す必要がある。したがって、この従来技術の回路では２つの正反対の変換が必要である。
【００２３】
本発明によると、これらの変換をなくしマイクロホンがＪＦＥＴと共に後続の回路からバイアスを受け取る回路が提案されている。
【００２４】
このことを達成するためには、後続の回路はフィードバック回路を含むべきである。バイアス電流を供給するためにこのフィードバック回路を用いる。このようなフィードバック回路はΣΔ変調器に存在し、これらのΣΔ変調器はマイクロホンの信号出力を処理するのに非常に適しており、特にＡ／Ｄ変換（アナログ−デジタル変換）に非常に適している。しかしながら、他のタイプの回路を本発明で用いることもできることは明らかである。
【００２５】
図２は、ΣΔ変調器４を図示する。ΣΔ変調器４は、フィルタＧ１、ｍ．ｆｓ（ｆｓはナイキストサンプリング速度であり、ｍはオーバーサンプリング係数である）の速さでサンプリングするサンプリング装置及び量子化回路５を備える。一般にフィルタはデジタルでもアナログでもよいが、本アプリケーションではフィルタはアナログである。量子化回路５の出力信号はＤ／Ａ（デジタル−アナログ）変換器６を介してフィードバックされ、マイクロホン１とＪＦＥＴ２の組合せの出力に加算され、加算信号はフィルタＧ１の入力に送られる。このような回路自体は、従来技術から知られている。
【００２６】
図３は、本発明の実施形態で用いる回路図を示す。この回路はフィードバックループを含み、このフィードバックループは、Ｄ／Ａ変換器７を含む、ＡＣ信号用フィードバックループとＤ／Ａ変換器８を含む、ＤＣ信号用フィードバックループに分岐される。この点において、本発明の説明ではゆっくりと変化する信号もＤＣ信号とみなすことに注目されたい。
【００２７】
ＡＣ信号からＤＣ信号を分離するために、フィルタＧ２を用いる。このフィルタＧ２は、ＤＣフィードバックループに含まれる。フィルタＧ２はＤ／Ａ変換器８よりも前に配置されるため、デジタルフィルタを用いる必要がある。ＤＣフィルタの遮断周波数は、最低の信号周波数よりも低くなければならない。電話へのアプリケーションでは、信号の帯域幅は３００〜４００Ｈｚであるので、遮断周波数は３００Ｈｚよりも低くなければならない。
【００２８】
この回路では、ＤＣフィードバックループの出力、即ちＤ／Ａ変換器８の出力がマイクロホン１とＪＦＥＴ２の組合せにバイアスとして与えられる。もちろんＤＣフィードバックループが供給するバイアスによって、ΣΔ変調器の出力信号にＤＣオフセットが生じる。このオフセットを最小にするために、ＤＣフィードバックループのループゲインは高くなければならない。
【００２９】
この回路はＡＣ信号用フィードバックループをさらに含む。このフィードバックループは、Ｄ／Ａ変換器７を含む。このループは、ΣΔ変調器の通常の動作のために使用する。
【００３０】
ΣΔ変調器の例を図４に示す。このΣΔ変調器は、積分器９、サンプラ／量子化器５及びＤＣ信号とＡＣ信号それぞれのフィードバックパスを含む。例えばＧｍ−Ｃ積分器を用いて連続時間ループフィルタの能力を上げることで、より性能を上げることができる。ＡＣ−Ｄ／Ａ変換器７を有するＡＣループはΣΔ変調器であり、そこでは入力電流とフィードバック電流がＦＥＴＭ１及びＭ２のソースで減じられる。フードバック電流ＩＡＣは、変調器のビットストリームコードによって正又は負となり得る。
【００３１】
ＤＣループは、超低周波数信号又はＤＣ信号の場合だけにフィードバックを提供する。ＤＣループの帯域幅はフィルタＧ２（ｚ）によって決められる。
【００３２】
差動積分器のコモンモード出力電圧は、コモンモード増幅器ＡＣＯＭと制御された電源ＩＣＯＭ１及びＩＣＯＭ２を用いて制御される。ここで簡単にするために、ＩＣＯＭ１＝ＩＣＯＭ２＝０のときにこのコモンモード電圧が、正規の値であると仮定する。このときマイクロホン電流ＩＭＩＣがＤＣ要素Ｉ０と信号要素ｉｓｉｇｎａｌを含むならば、以下のようになる。
【数１】
2004502391.tif 000003
【００３３】
式中、ａｖ（ＩＡＣ）はスイッチング電流源ＩＡＣの平均値を示す。フィードバックループにおけるＡＣ信号とＤＣ信号の分離には、以下の関係が必要である。
【数２】
2004502391.tif 000004
【数３】
2004502391.tif 000005
【００３４】
ΣΔ変調器の出力は電圧であり、Ｄ／Ａ変換器７及び８は出力電流を提供する。ＡＣ−Ｄ／Ａ変換器７の電圧−電流変換は相互コンダクタンスｇｍ，ＡＣを有し、ＤＣ−Ｄ／Ａ変換器８は相互コンダクタンスｇｍ，ＤＣを有すると仮定する。量子化器は、ΣΔ変調器では一般的であるが、ゲインｃと付加的な雑音源Ｎによってモデリングされる。さらに、上記の例ではΣΔ変調器のループフィルタは伝達関数Ｇ１（ｓ）を有する。簡単にするために、周波数が低い場合は、Ｄ／Ａ変換器の保持機能の効果を無視することができ、保持機能を伴う伝達関数Ｇ２（ｚ）は連続時間伝達関数Ｇ２（ｓ）であると仮定する。周波数ドメインでは、ΣΔ変調器の出力信号Ｙは以下のようになる。
【数４】
2004502391.tif 000006
【００３５】
信号帯域以下の周波数の場合、即ちオーバーサンプリング周波数ｍｆｓよりもかなり低い周波数の場合、ｃＧ１（ｇｍ，ＤＣＧ２＋ｇｍ，ＡＣ）＞＞１となる。さらに、ＤＣフィルタの帯域内の信号の場合はｇｍ，ＤＣＧ２＞＞ｇｍ，ＡＣとなるため、以下のようになる。
【数５】
2004502391.tif 000007
【００３６】
ΣΔ変調器の信号帯域内の周波数の場合、即ちＤＣパスの遮断周波数より高いが依然としてｍｆｓよりもかなり低い周波数の場合、ｇｍ，ＤＣＧ２＞＞ｇｍ，ＡＣとなるため、以下のようになる。
【数６】
2004502391.tif 000008
【００３７】
式（５）と（６）を組み合わせ、マイクロホン電流ＩＭＩＣがＤＣ要素Ｉ０とＡＣ要素ｉｓｉｇｎａｌからなると仮定すると、出力信号Ｙは以下のようになる。
【数７】
2004502391.tif 000009
【００３８】
式（５）の雑音項は式（６）の雑音項よりも小さいため、無視できる。
【００３９】
式（７）は、ＤＣパスの適切なゲインによって抑えられるべきである、出力信号におけるオフセット要素を示す。ＤＣパスの遮断周波数は、ｇｍ，ＤＣＧ２＝ｇｍ，ＡＣの場合の周波数である。
【００４０】
この技術は２つのＩＣピンしか必要とせず、外部要素が要らない。図１と比較すると、一つのＩＣピンと４つの要素が省かれている。さらに、正の供給電圧ＶＤＤから負の供給電圧ＶＳＳへのパスが２つの電流源と一つのトランジスタを含むため、この構造は非常に低い供給電圧で動作することができる。これはドレイン−ソース電圧の３倍を必要とし、その値は０．４Ｖほどである。もちろん出力ノード（図４のトランジスタＭ１及びＭ２のドレイン）でいくらかの信号スイングが必要になる。さらに、トランジスタＭ１及びＭ２のゲートを適切にバイアスしなければならない。これは、供給電圧の下限が約０．７Ｖであることを意味する。
【００４１】
図５は、フィードバックループで１つのＤ／Ａ変換器しか使用しない他の実施形態を示す。ＤＡＣのすぐ前でデジタルドメインのＡＣフィードバック信号とＤＣフィードバック信号を加算することで、これを達成する。ＤＣ信号に対するＡＣ信号の適切なスケーリングのためにゲインαＡＣが必要となり、これは上記の例では
【数８】
2004502391.tif 000010
に等しい。
【００４２】
添付の請求項に定義した本発明の範囲から逸脱しない限り、上述した本発明の実施形態の多くの変更が可能であることは明らかであろう。
【図面の簡単な説明】
【図１】エレクトレットマイクロホンをバイアスするための従来の回路図である。
【図２】従来のΣΔ変調器の図である。
【図３】本発明の第１の実施形態で使用するΣΔ変調器の図である。
【図４】図３に示すΣΔ変調器の積分回路をより詳細に示す図である。
【図５】図４に類似しているがフィードバックループのＤ／Ａ変換器がＡＣ信号とＤＣ信号用に組み合わされている変調器の図である。
【国際公開パンフレット】
2004502391.tif 000011
2004502391.tif 000012
2004502391.tif 000013
2004502391.tif 000014
2004502391.tif 000015
2004502391.tif 000016
2004502391.tif 000017
2004502391.tif 000018
2004502391.tif 000019
2004502391.tif 000020
2004502391.tif 000021
2004502391.tif 000022
2004502391.tif 000023
2004502391.tif 000024
【国際公開パンフレット（コレクトバージョン）】
2004502391.tif 000025
【国際調査報告】
2004502391.tif 000026
2004502391.tif 000027