(57)【要約】【課題】高速の高電圧スイッチングまたは黒いアドレシングバーの問題を解決する、三相アドレシングスキームを用いた双安定キラルなネマチック液晶ディスプレイおよびその駆動方法を提供すること。【解決手段】キラルなネマチック液晶表示は、ピクセルアドレス回路の残りに電源電圧をスイッチしかつ行アドレスライン（１０）により制御される第一スイッチ素子（１４）と、電源電圧を液晶材料（１８）の各部分に供給するかまたは阻止することを可能にし、かつ列選択ライン（３２）により制御される第二スイッチ素子（１６）とを有する、ピクセルアドレス回路を有する。このピクセルレイアウトにより、材料がＰまたはＦＣ状態に留まろうとする場合、Ｈ状態への遷移を回避することが可能になるので、黒いアドレシングバーアーチファクトを、回避することが出来る。【選択図】図３
2004511018.tif 000002
【特許請求の範囲】
【請求項１】
双安定キラルなネマチック液晶材料の層と、
各ピクセルアドレス回路が、液晶材料の各部分に信号を加える出力を有する、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板とを有し、
各ピクセルアドレス回路が、
前記ピクセルアドレス回路の残りに電源電圧をスイッチし、かつ行アドレスラインにより制御される第一スイッチ素子と、
前記液晶材料の前記各部分への前記電源電圧の供給を可能にしまたは阻止し、かつ列選択ラインにより制御される第二スイッチ素子とを、
有するディスプレイ装置。
【請求項２】
前記ピクセルアドレス回路に選択電圧をスイッチし、かつ第二行アドレスラインにより制御される第三スイッチ素子をさらに有し、
前記選択電圧が、列ラインに供給されていて、
前記第二スイッチ素子が、前記液晶材料の前記各部分への前記選択電圧の供給を可能にしまたは阻止する請求項１に記載の装置。
【請求項３】
前記液晶材料にアース電圧をスイッチし、かつ第三行アドレスラインにより制御される第四スイッチ素子を更に含む請求項１または請求項２に記載の装置。
【請求項４】
前記列選択ラインへの信号が、サンプルホールド回路に供給される前記何れかの請求項に記載の装置。
【請求項５】
前記第二スイッチ素子が、トランジスタを有し、
前記列選択ラインへの前記信号が、前記トランジスタに対するゲート信号であり、
前記サンプルホールド回路が、サンプリングトランジスタと、保持キャパシタとを有し、
ゲート電圧が、前記トランジスタを制御可能にオン／オフするために前記キャパシタに格納されている請求項４に記載の装置。
【請求項６】
各スイッチ素子がトランジスタを有する前記何れかの請求項に記載の装置。
【請求項７】
以前および現在のフレームにおける前記ピクセル出力に基づいて、どのピクセルに前記電源電圧を供給すべきかを決定するために、フレーム格納装置を含む前記何れかの請求項に記載の装置。
【請求項８】
双安定キラルなネマチック液晶表示装置のアドレシング方法であって、
前記装置が、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板を有し、
各ピクセルアドレス回路が、前記液晶材料の各部分に信号を与える出力を有し、
前記方法が、
前記電源電圧が、前記液晶材料をホメオトロピック状態に到らせるのに十分な状態で、一列のピクセルを選択して各ピクセルに電源電圧を供給し、
以前のフレームにおいては反射平面状態にあったピクセルで、かつ現在のフレームにおいては反射平面状態に留まろうとしているピクセルについては、前記電源電圧を必要としないと決定するために、どのピクセルが、前記液晶材料の前記各部分に前記電源電圧を与える必要があるかを決定し、
前記液晶材料を前記ホモトロピック状態に置く前記電源電圧を必要とすると決定されたそれらのピクセルに前記電源電圧を供給し、
前記電源電圧を必要とすると決定されたそれらのピクセルに選択電圧を供給し、
前記選択電圧が、前記液晶材料が前記フォーカル　コニックまたはプレーナ状態に緩和するか否かを決定し、かつ
前記ホモトロピック状態から前記液晶材料への緩和を可能にするために電圧を供給する、アドレシング方法。
【請求項９】
前記電源電圧が、いくつかのフレームに対し正で、かつ他のフレームに対し負である請求項１０または１１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、キラルなネマティック反射双安定液晶材料を使用するディスプレイ、およびこのようなディスプレイを駆動する方法に関する。この材料は、コレストリックとも記述される。特に、本発明は、アクティブマトリックスピクセル構成および駆動スキームに関する。
【０００２】
【従来の技術】
コレステリック液晶材料は、強くカラー化された二進画像を提供する反射材料である。この材料は、双安定で、非常に広い視角を有し、かつ偏向子、カラーフィルタ、またはスーパーねじれネマチック（ＳＴＮ）型ディスプレイが必要とするラビングを必要としない。したがって、この材料は、高解像度で、高品質の単一カラー像を生じる低電力、低コストディスプレイを提供することができる。この種のディスプレイは、ハンドヘルド携帯装置および電子ブックまたは電子新聞装置のような、電子文書視聴装置に対して提案されている。
【０００３】
コレステリック材料は、３つの安定状態を有する。プレーナ（Ｐｌａｎａｒ（Ｐ））状態においては、この材料は、反射状態にあり、かつ加えられるフィールドがゼロの場合に安定する。フォーカル　コニック（Ｆｏｃａｌ Ｃｏｎｉｃ（ＦＣ））状態においては、この材料は、透過散乱状態にあり、かつ、加えられるフィールドがゼロの場合に安定する。ホメオトロピック（Ｈｏｍｅｏｔｒｏｐｉｃ（Ｈ））状態は、約３０Ｖより高い閾値電圧でのみ安定しかつ透明になる。この材料の後に黒い吸収層を配置することは、ＨおよびＦＣ状態が、黒に見えることを意味する。
【０００４】
Ｈ状態からの材料の緩和に応じて発生する可能性がある第四の不安定状態も存在する。これは、過渡的プレーナ（Ｔｒａｎｓｉｅｎｔ Ｐｌａｎａｒ（Ｐ＊））状態と呼ばれている。この状態は、Ｈ状態における材料への高電圧が高速（例えば、２ｍｓ以下）に低下する場合にのみ、生じる。過渡的プレーナ状態は、印加電圧が存在しなくなると、プレーナ状態（Ｐ）に緩和する。
【０００５】
この材料の使用に際しては、駆動スキームは、印加電圧がゼロで安定であるＰ状態とＦＣ状態の間で材料をスイッチするように構成される。第一の問題は、Ｐ状態とＦＣ状態間のいかなる遷移も、この材料が高電圧Ｈ状態を通過しなければならないことから、生じる。したがって、公知のパッシブマトリックスのスイッチングスキームは、高速の高電圧スイッチングを必要とする。従来の駆動スキームは、ピクセルがアドレスされるたびに、材料における遷移によりＨ状態が起こるように、構成されている。これは、例え、ピクセルが次のフィールド周期において反射Ｐ状態で駆動されることになっている場合であっても、反射Ｐ状態におけるピクセルは、透過Ｈ状態を通過しなければならないことを意味する。これは、黒いアドレッシングバーとして知られている視覚アーチファクトを生じる
【０００６】
この材料のさらなる問題は、応答時間が低速であることから生じる。材料がＨ状態に状態を遷移することを可能にするために、電圧を、例えば、少なくとも２０ｍｓ加える必要がある。この材料は、強い温度依存性も有する。
【０００７】
ゼロ印加電圧で材料が双安定となる性質は、この材料を使用するディスプレイが、連続する更新処理またはリフレッシングを必要としないことを意味する。ディスプレイ情報が変わらない場合、ディスプレイは、情報が一度書き込まれれば、消費電力なしで延長された周期に対しその情報を保持することが出来る。これにより、相対的に長い期間にゆっくり更新を行うことができる、画像用コレステリック液晶ディスプレイの使用が可能になった。しかしながら、上で述べた問題（特に、アドレッシング応答が低速であること）は、より広い応用分野でこのディスプレイを使用しようとするさらなる技術開発を制限している。
【０００８】
ＵＳ ５ ７４８ ２７７は、アドレシング時間を低減させようとするコレストリックディスプレイ用パッシブマトリックスアドレシングスキームを開示している。このスキームは、Ｈ状態からＰ＊状態への高速の遷移に依存する。電圧ターンオフが高速であると、Ｐ＊状態への遷移（そして次のＰ状態への遷移）が、達成される。一方、電圧ターンオフが低速であると、ＦＣ状態への遷移が行われる。
【０００９】
この駆動スキームは、三相を有するアドレス電圧プロファイルを提供する。これらの三相は、「準備」、「選択」および「発展」として知られている。準備相は、液晶材料をホメオトロピック状態に置き、かつ約５０ｍｓの間ピクセルの行に高電圧（典型的には３５Ｖ）を与えることにより達成される。選択相は、長さが１ｍｓしかなく、かつ命令が高速の電圧ターンオフであるか低速の電圧ターンオフであるかを決める。行に与えられる電圧は、典型的には７Ｖで、列電圧は、−３Ｖ〜＋３Ｖの範囲にある。この相の間、列に加えられる電圧により、ピクセルがどの状態で終了するかが決定される。発展相は、液晶材料が、前の選択相によって定まるプレーナ状態またはフォーカル　コニック状態に緩和することを可能にする。この相の間、２５Ｖの電圧を、典型的には４０ｍｓ与えることができる。三相プロセスの終わりに、液晶材料にかかる電圧は、ゼロに戻る。
【００１０】
準備相および発展相は、隣接する行に対し同時に実行させることができるので、多数の行に対して、平均行アドレス周期は、１ｍｓの選択相の継続時間になる傾向にある。
【００１１】
他の液晶材料とも共通して、ＬＣ状態は、ＬＣセルにかかるＲＭＳ電圧により決定される。一方、セルにかかる平均電圧は、電気化学劣化を阻止するためにゼロでなければならない。この目的のために、行電圧は、ＲＭＳ電圧はゼロではないが、平均電圧はゼロであるようなＡＣパルス列により構成される。典型的には、行電圧信号の周波数は、１０００Ｈｚであるので、選択相は、１ｍｓ継続時間の単一波長信号を有する。これは、行電極に多数の高電圧遷移を課し、パワーを消費することになる。
【００１２】
この三相アドレシングスキームは、アドレシング時間を改善させるが、これは、高速の高電圧スイッチングまたは黒いアドレシングバーの問題は解決しない。
【００１３】
【課題を解決するための手段】
本発明によると、双安定キラルなネマチック液晶材料の層と、
【００１４】
各ピクセルアドレス回路が、液晶材料の各部分に信号を加える出力を有する、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板とを有し、
【００１５】
各ピクセルアドレス回路が、
【００１６】
前記ピクセルアドレス回路の残りに電源電圧をスイッチし、かつ行アドレスラインにより制御される第一スイッチ素子と、
【００１７】
前記液晶材料の前記各部分への前記電源電圧の供給を可能にしまたは阻止し、かつ列選択ラインにより制御される第二スイッチ素子とを、
有するディスプレイ装置が、提供される。
【００１８】
ピクセルのスイッチ素子は、材料がＰ状態またはＦＣ状態に留まろうとする場合には、Ｈ状態に遷移することを回避させることが出来る。特に、Ｐ状態からＨ状態への遷移が回避される場合、黒いアドレシングバーアーチファクトを回避することができる。第一スイッチ素子の制御に行アドレスラインを使用しかつ第二スイッチ素子の制御に列選択ラインを使用することにより、電源電圧の供給を各ピクセルごとに独立に制御することが可能になる。電源電圧は、コレステリック材料をＨ状態に遷移させるために必要な電圧である。
【００１９】
前記選択電圧が、列ラインに供給されていて、前記第二スイッチ素子が、前記液晶材料の前記各部分への前記選択電圧の供給を可能にしまたは阻止する、前記ピクセルアドレス回路に選択電圧をスイッチし、かつ第二行アドレスラインにより制御される第三スイッチ素子をさらに設けることも出来る。これにより、選択相の実行が可能になるが、第二スイッチ素子により、選択相の電圧プロファイルが液晶材料に達することを阻止することが出来る。
【００２０】
前記液晶材料にアース電圧をスイッチし、かつ第三行アドレスラインにより制御される第四スイッチ素子を設けることも可能である。これにより、ピクセルが、材料内で相転移の終わりに安定したゼロ電圧状態に維持される。
【００２１】
列選択ラインの信号は、サンプルホールド回路に供給することができるので、ピクセルへの信号供給は短い時間で済む。これにより、列選択ラインが、高速の遷移でピクセルの異なる行に対して信号を供給することが可能になる。第二スイッチ素子は、トランジスタを有することができる。この場合、列選択ラインへの信号は、トランジスタに対するゲート信号である。サンプルホールド回路は、好ましくは、サンプリングトランジスタおよび保持キャパシタを有する。ゲート電圧は、トランジスタを制御可能にオン／オフするために、キャパシタに格納される。
【００２２】
以前のフレームと現在のフレームにおけるピクセル出力に基づいて、どのピクセルに電源電圧を供給すべきかを決定するために、フレーム格納装置を設けることができる。
【００２３】
本発明は、双安定キラルなネマチック液晶表示装置のアドレシング方法であって、
【００２４】
前記装置が、ピクセルアドレス回路の行および列を規定するアクティブマトリックス基板を有し、
【００２５】
各ピクセルアドレス回路が、前記液晶材料の各部分に信号を与える出力を有し、
【００２６】
前記方法が、
【００２７】
前記電源電圧が、前記液晶材料をホメオトロピック状態に到らせるのに十分な状態で、一列のピクセルを選択して各ピクセルに電源電圧を供給し、
【００２８】
以前のフレームにおいては反射平面状態にあったピクセルで、かつ現在のフレームにおいては反射平面状態に留まろうとしているピクセルについては、前記電源電圧を必要としないと決定するために、どのピクセルが、前記液晶材料の前記各部分に前記電源電圧を与える必要があるかを決定し、
【００２９】
前記液晶材料を前記ホモトロピック状態に置く前記電源電圧を必要とすると決定されたそれらのピクセルに前記電源電圧を供給し、
【００３０】
前記電源電圧を必要とすると決定されたそれらのピクセルに選択電圧を供給し、
【００３１】
前記選択電圧が、前記液晶材料が前記フォーカル　コニックまたはプレーナ状態に緩和するか否かを決定し、かつ
【００３２】
前記ホモトロピック状態から前記液晶材料への緩和を可能にするために電圧を供給する、アドレシング方法も提供する。
【００３３】
この方法は、黒いアドレシングバーアーチファクトの除去を可能にし、かつ高電圧の高速のスイッチングを不必要とする。しかしながら、いくつかのフレームに対して電源電圧を正にしかつ他のフレームに対して負にすることにより、平均電圧を、依然としてゼロにすることができる。
【００３４】
【発明を実施するための形態】
本発明の具体例が、以下に、添付の図面を参照して詳細に記述される。
【００３５】
「行」および「列」の定義は、以下の明細書および請求項においていくらか任意性がある。これらの用語は、２つの直交軸により位置合わせされている素子の群を有する、素子の２次元のアレイを示す意図のためにのみ使用される。したがって、行または列は、ディスプレイの左右または上下に走ることができる。
【００３６】
図１は、双安定反射コレステリック液晶の電気−光学応答を示す。これらの曲線は、安定低電圧プレーナまたはフォーカル　コニック状態の何れかから始まる所定電圧の矩形波パルスを加えた後の反射率を示す。Ｖ１以下の電圧は、材料の状態を変更させない。Ｖ２とＶ３の間の電圧パルスは、材料をフォーカル　コニック状態にスイッチさせ、そして電圧はプレーナ状態においてＶ４以上になる。この材料を液晶ディスプレイにおいて使用するために、材料は、低い印加電圧（＜Ｖ１）で、安定プレーナまたはフォーカル　コニック状態において駆動される。しかしながら、プレーナ状態とフォーカル　コニック状態の間をスイッチさせるために、この材料は、この材料が透過性になる（図１には示されていない）高電圧状態に駆動されなければならない。次いで、この高電圧が材料から除去される状況によって、この材料が安定低電圧状態に緩和する態様が決る。電圧が高速に除去されると、この材料は、安定プレーナ状態に緩和する前に過渡的プレーナ状態を通過する。高電圧がよりゆっくり除去されると、この材料は、フォーカル　コニック低電圧安定状態に緩和する。
【００３７】
コレストリックディスプレイに対する従来の駆動スキームは、パッシブマトリックスアドレシングスキームを使用するが、これは液晶のメモリー効果をもたらす場合がある。アドレシングスキームの各フィールド周期の間、材料は、透過ホメオトロピック状態を通過しなければならない。これは、上述した黒いアドレシングバーアーチファクトを生じる。
【００３８】
本発明は、ピクセルの行に供給される高電圧を、行の各ピクセルの液晶材料に選択的にスイッチすることが可能であるアクティブマトリックスのアドレシングスキームを提供する。このようにして、ホメオトロピック状態を通過するか否かかを、各ピクセルごとに決めることが可能となる。反射プレーナ状態にあり、かつ反射プレーナ状態に留まろうするピクセルに対しては、ホメオトロピック状態になることを禁止することにより、黒いアドレシングバー問題を回避することが出来る。
【００３９】
図２は、本発明の第一アクティブマトリックスピクセルの設計例を示す。一行のピクセルにアドレッシングするために使用され、かつ高電源電圧を、電圧ライン１２「ＶＰＥ」から液晶材料に供給することを可能にする第一の行導体１０「ＴＰＥ」により、各ピクセルは、アドレッシングされる。この電圧ライン１２は、準備相および発展相の電圧を保持する。行導体１０は、ライン１２からの電圧を残りのピクセルに供給することを可能にしまたは阻止する第一トランジスタ１４のゲートに、結合されている。一列のピクセルが行導体１０によりアドレッシングされると、この行におけるこれらのトランジスタ１４の全てが、ターンオンされ、電源電圧が、その行内の各ピクセルとにピクセルの残りの部分に加わる。第二トランジスタ１６は、トランジスタ１４の出力での電圧を、コレストリック液晶セル１８に供給することを可能にしまたは阻止する。この第二トランジスタ１６のゲートには、ラッチング回路２０が設けられている。この回路の動作については、以下に、詳細に説明する。
【００４０】
行アドレスライン１０とラッチング回路２０の両者により、各行の範囲内の個々のピクセルに／から、準備相および発展相に対する電源電圧を供給し／切断することが、可能になる。これにより、あるピクセルをこれらの電圧から絶縁させて、これらのピクセルがホメオトロピック状態に入らないようにすることが可能になる。特に、ピクセルが、一フィールド周期における反射状態から次のフィールド周期における反射状態に駆動されようとされている場合、第二トランジスタ１６は、ラッチング回路２０によりターンオフされる。勿論、これは、ピクセルの現況を記憶することができるようにフィールド格納装置を必要とする。
【００４１】
上述したように、コレステリック材料がホメオトロピック状態に駆動されているこれらのピクセルに対し、ホメオトロピック状態からの放電状態により、ピクセルが透過フォーカル　コニック状態または反射プレーナ状態の何れに戻るかが決まる。
【００４２】
上述したパッシブマトリックスのアドレシングスキームの場合のように、この目的に対して、選択電圧が、液晶材料に加えられる。選択電圧ＶＡが、列ライン２２に供給されると、それは、第三トランジスタ２４により、第二トランジスタ１６の入力にスイッチされるかまたは第二トランジスタ１６の入力から絶縁される。この第三トランジスタ２４に対するゲート信号は、第三行導体２６「ＴＡ」により供給される。第四トランジスタ２８は、アース電圧２９が、液晶材料１８にスイッチされることを可能にし、かつこれは、第四行導体３０「ＴＧＮＤ」により制御される。これにより、状態遷移の終わりに材料のゼロ電圧安定動作が得られる。
【００４３】
電圧ライン１２に供給される準備電圧および発展電圧は、ＤＣレベルとすることができる。これは、従来のパッシブマトリックスのアドレシングスキームよりパワーが低いアドレシング方法が得られると言う結果をもたらす。しかしながら、依然として、液晶セルにかかる平均電圧を確実にゼロにするニーズがある。このことは、逐次フレームで準備相および発展相に対して（例えば、３５ボルト）の正および負電源電圧を使用して、ピクセルを交互にアドレシングすることにより、達成される。
【００４４】
上述したように、ラッチング回路２０は、材料がホメオトロピック状態に駆動されるか否かの制御を可能にすることにより、黒いバー効果を除去することが出来る。ラッチング回路２０の具体的構成は、図３に、より詳細に示されている。図３において、図２に記載の構成部品と同じものには、同じ参照番号が使用され、そしてその説明は繰り返されない。
【００４５】
ラッチング回路２０は、列選択ライン３２からラッチ信号を受信する。このラッチ信号「ＶＳＥＬ」は、実際上、第二トランジスタ１６に対するゲート電圧である。これにより、トランジスタのオン／オフが決定され、次いで、そのトランジスタの入力１７の電圧が、液晶材料１８に転送されるか否かが決定される。ラッチング回路２０は、列選択ライン３２の電圧をサンプリングするサンプルホールド回路として、機能する。この目的のために、サンプリング周期の間、列選択ライン３２の電圧に対応する電圧に保持キャパシタ３６を充電するために、サンプリングトランジスタ３４が設けられている。このキャパシタ３６は、第二トランジスタ１６のゲートとアース２９との間に接続されている。したがって、サンプリング周期の間、トランジスタ１６をターンオンする、またはトランジスタ１６を確実にターンオフ状態に留めるのに充分な電圧が、第二トランジスタ１６のゲートのキャパシタ３６に、格納される。サンプルホールド回路の使用は、列選択ライン３２上のラッチング信号を、非常に短い期間ピクセルの行に供給することを可能にするので、ピクセルの行を、高速の遷移でアドレッシングさせることができる。サンプリング動作は、さらなる行導体３７「ＴＳＥＬ」により制御されるので、ラッチング信号は、行における各ピクセルに対し、同時に供給され、かつ各保持キャパシタ３６に格納される。
【００４６】
図４は、ディスプレイのピクセルの２つの連続する行をアドレシングするための、図３の回路の動作を示すタイミング図である。
【００４７】
最初、トランジスタ２８は、行導体３０「ＴＧＮＤ」によりターンオンされる。これは、液晶セル１８にかかる電圧をゼロにし、プレーナまたはフォーカル　コニック状態の何れかにおいて安定動作状態にセルを維持する。アドレシングシーケンスが開始すると、トランジスタ２８は、図４に示される立下りエッジ４０によりターンオフされる。保持キャパシタ３６は、次いで、列選択ライン３２「ＶＳＥＬ」の電圧に依存する電圧に充電される。ラッチ２０のサンプルホールド動作を実行するために、行３７「ＴＳＥＬ」に、パルス４２が供給される。図４の具体例の場合、行Ｎに対し、電圧ＶＳＥＬは、第二トランジスタ１６をターンオンさせるのに十分な電圧まで保持キャパシタ３６を充電する電圧である。
【００４８】
準備電圧が、次いで、例えば、３５ボルトの電圧パルス４４として第二行導体１２に加えられる。この間に、第一トランジスタ１４は、パルス４６によって第一行導体１０によりスイッチオンされる。このようにして、準備電圧が、第二トランジスタ１６により液晶セル１８に供給される。この準備相の終わりに、第一トランジスタ１４はスイッチオフされ、そして、列選択ラインＶＡに供給される選択パルス４８が、トランジスタ２４により、行導体２６「ＴＡ」のパルス５０によって、液晶材料１８にスイッチされる。
【００４９】
選択相の終わりに、ピクセルは発展相に入り、そして第一トランジスタ１４は、第二トランジスタ１６により、発展電圧５４（例えば、２５ボルト）をセル１８に渡すパルス５２によって、再びスイッチオンされる。
【００５０】
アドレシングシーケンスの終わりに、サンプリングトランジスタ３４は、矢印６０により示されるように、列選択ライン３２のゼロボルトのパルス５８を簡潔に使用することによりターンオンされる。これにより、０ボルトが、確実に保持キャパシタ３６に加えられ、第二トランジスタ１６が、この時確実にターンオフされるようになる。最後に、行導体３０への立上り５６により、確実に、セル１８には電圧がかからなくなり、その結果セルは低電圧安定状態に維持される。
【００５１】
図４に示される行Ｎ＋１に対する波形は、液晶セル１８がホメオトロピック状態に充電されることがない場合を示す。この場合、列選択ライン３２「ＶＳＥＬ」の電圧は、パルス４２Ｂの間、低い値に保持されるので、０ボルトが、保持キャパシタ３６に格納される。したがって、第二トランジスタ１６は、ターンオンされない。
【００５２】
行アドレシング信号がオーバーラップしていると言うことは、実効的な行アドレシング時間が、選択相（典型的には１ｍｓ）の長さに等しいことを意味する。したがって、多数の行に対しては、平均行アドレス周期は、選択相の継続時間になる傾向がある。
【００５３】
行波形は、第二行導体１２に交流電圧を示していない。例えば、電圧極性逆転を、ディスプレイのすべてのフィールド周期ごとに実行することが可能である。
【００５４】
本発明は、黒いバー現象を除去することを可能にするが、平均行アドレス周期が、短い選択相の継続時間になる傾向がある、速いアドレシングスキームも提供する。正および負電圧レベル間の高速のスイッチングも、不必要である。これは、電力を削減することになる。
【００５５】
図５は、本発明の液晶ディスプレイ装置を示す。この装置には、これらの間に液晶材料（図示されていない）を保持するために対向する２枚のガラス基板８０、８２が設けられている。下側基板８２は、上述したピクセルレイアウトを規定する能動板である。各ピクセルは、液晶材料に対するコンタクトパッド８４を規定する。各ピクセルは、多くの行導体８６（その内の一つだけが、図５に示されている）と、多くの列導体８８（この場合も、その内の一つだけが、図５に示されている）とによりアドレッシングされる。上側基板８０が、共通アース電位層９０を保持するので、液晶材料の個々の領域は、コンタクトパッド８４の電位により決まる、それらの領域の間で規定される電位を有する。
【００５６】
能動板は、例えば、従来のアクティブマトリックス液晶ディスプレイの能動板を形成するために使用されるものと同じプロセスを使用する、既知の技術を使用して製造することができる。このようにして、必要とされるトランジスタとキャパシタを、薄膜技術を使用して形成し、かつトランジスタを、アモルファスシリコンまたは多結晶シリコン装置として規定することができる。
【００５７】
種々の変更例が、当業者には、明らかであろう。
【図面の簡単な説明】
【図１】双安定反射コレステリック液晶の電気−光学応答を示す。
【図２】本発明のコレストリックディスプレイ用アクティブマトリックスピクセル回路を示す。
【図３】より詳細に図２のピクセル回路を示す。
【図４】図３の回路に対するタイミング図である。
【図５】本発明のディスプレイを示す。
【符号の説明】
１０　第一の行導体
１２　電圧ライン
１４　第一トランジスタ
１６　第二トランジスタ
１８　コレストリック液晶セル
２０　ラッチング回路
３２　列選択ライン
３６　保持キャパシタ
４２　パルス
４６　パルス
４８　選択パルス
５０　パルス
８０　上側基板
８２　下側基板
８４　コンタクトパッド
８６　行導体
８８　列導体
９０　共通アース電位層
【図１】
2004511018.tif 000003
【図２】
2004511018.tif 000004
【図３】
2004511018.tif 000005
【図４】
2004511018.tif 000006
【図５】
2004511018.tif 000007
【国際公開パンフレット】
2004511018.tif 000008
2004511018.tif 000009
2004511018.tif 000010
2004511018.tif 000011
2004511018.tif 000012
2004511018.tif 000013
2004511018.tif 000014
2004511018.tif 000015
2004511018.tif 000016
2004511018.tif 000017
2004511018.tif 000018
2004511018.tif 000019
2004511018.tif 000020
2004511018.tif 000021
2004511018.tif 000022
2004511018.tif 000023
2004511018.tif 000024
2004511018.tif 000025
【国際調査報告】
2004511018.tif 000026
2004511018.tif 000027
2004511018.tif 000028