(57)【要約】液晶セルのアレイと、各液晶セル（２０）に対応する表示ドライバ回路（１０）のアレイとを有する表示ユニットにおいて、対応するアレイ中の各表示ドライバ回路は、アナログ・メモリ素子（１４）と、アナログ・メモリ素子と液晶セルとの間に結合された差動増幅器（１６）とを備える。差動増幅器は、アナログ・メモリ素子と液晶セルとの間の分離を与える。
2004518993.tif 000002
【特許請求の範囲】
【請求項１】
液晶セルのアレイを有する表示装置において、
前記液晶セルそれぞれについて表示ドライバ回路のアレイを備え、所定の表示ドライバ回路が、
記憶キャパシタンスと、
前記記憶キャパシタンスと前記液晶セルとの間に結合された増幅器とを備える表示ドライバ回路。
【請求項２】
前記増幅器が、差動増幅器を含む、請求項１に記載の表示ドライバ回路。
【請求項３】
前記差動増幅器が、前記記憶キャパシタンスと前記液晶セルとの間の分離を与える、請求項２に記載の表示ドライバ回路。
【請求項４】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタの対の一方からのドレインが前記液晶セルへの出力として働く、請求項２に記載の表示ドライバ回路。
【請求項５】
前記差動増幅器が、１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタが、結合されたそれぞれのソースと、別のＮチャネル・トランジスタによってゲート制御される電流源とを有し、前記別のＮチャネル・トランジスタが、前記電流源をゲート制御してピクセル上で所定の電圧を確保する、請求項２に記載の表示ドライバ回路。
【請求項６】
前記記憶キャパシタンスと前記差動増幅器との間に結合された大域スイッチ素子を更に備え、前記大域スイッチ素子がデータをメモリ・セルから前記表示ドライバに転送する、請求項２に記載の表示ドライバ回路。
【請求項７】
電力消費を低減するために前記増幅器が、ゲート信号に応答する、請求項１に記載の表示ドライバ回路。
【請求項８】
表示装置を駆動する方法であって、
差動増幅器を使用して記憶コンデンサと液晶セルとの間の分離を与えるステップと、
前記差動増幅器から供給される追加の電流を使用してピクセル上で所定の電圧レベルを急速に確保するステップと、
前記液晶セル上の電圧を継続的にリフレッシュするステップとを含む方法。
【請求項９】
前記記憶コンデンサからの漏れ電流を低く維持するステップを更に含む、請求項８に記載の方法。
【請求項１０】
前記差動増幅器に供給される電流源をゲート制御するステップを更に含む、請求項８に記載の方法。
【請求項１１】
前記液晶セルに閉ループ補正電圧を加えるステップを更に含む、請求項８に記載の方法。
【請求項１２】
前記記憶コンデンサと前記差動増幅器との間に結合された大域スイッチ素子を使用して残像およびフリッカを減少させるステップを更に含む、請求項８に記載の方法。
【請求項１３】
液晶素子のアレイ全体を同時に更新するステップを更に含む、請求項１２に記載の方法。
【請求項１４】
前のフレームから変化した前記メモリ・セルだけを更新するステップを更に含む、請求項１２に記載の方法。
【請求項１５】
ライン間走査アーティファクトを表示することなくメモリ・アレイをインタレース・モードで駆動するステップを更に含む、請求項１２に記載の方法。
【請求項１６】
共通電極電圧をフレーム間で変調して、必要とされる液晶駆動電圧を低減するステップを更に含む、請求項１２に記載の方法。
【請求項１７】
行と列のマトリックスに構成された複数の表示素子を含む表示装置用の表示ドライバ回路であって、
前記行と列のマトリックスのうちの少なくとも１つにある表示素子に複数の電圧のうちの１つを切替え可能に出力するためのドライバ回路であって、デコーダ、および前記デコーダの出力信号によって開閉するように制御される複数の半導体スイッチを備えるドライバ回路と、
前記デコーダと前記複数の表示素子それぞれについての前記半導体スイッチとの間に結合された記憶コンデンサと、
前記記憶コンデンサと前記複数の表示素子それぞれとの間に結合された差動増幅器とを備え、それにより前記差動増幅器が、前記記憶コンデンサと、前記複数の表示素子それぞれを形成する液晶セルとの間の分離を与える表示ドライバ回路。
【請求項１８】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタの対の一方からのドレインが前記液晶セルへの出力として働く、請求項１７に記載の表示ドライバ回路。
【請求項１９】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記ソースが、別のＮチャネル・トランジスタによってゲート制御される電流源として働き、前記別のＮチャネル・トランジスタが前記電流源をゲート制御してピクセル上で所定の電圧を確保する、請求項１７に記載の表示ドライバ回路。
【請求項２０】
前記記憶コンデンサと前記差動増幅器との間に結合された大域スイッチ素子を更に備え、前記大域スイッチ素子がデータをメモリ・セルから前記表示ドライバ回路に転送する、請求項１７に記載の表示ドライバ回路。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）または液晶オン・シリコン（ＬＣＯＳ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｏｎ  Ｓｉｌｉｃｏｎ）を利用したビデオ・システムの分野に関し、より詳細には、このような表示装置用のドライバ回路（ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）に関する。
【０００２】
（発明の背景）
液晶オン・シリコン（ＬＣＯＳ）は、シリコン・ウエーハ（ｓｉｌｉｃｏｎ  ｗａｆｅｒ）上に形成された大きな１つの液晶と考えることができる。シリコン・ウエーハは、小さなプレート電極（ｐｌａｔｅ  ｅｌｅｃｔｒｏｄｅ）の増分（ｉｎｃｒｅｍｅｎｔａｌ）アレイ（ａｒｒａｙ：配列）に分割される。液晶の小さな増分領域が、小さな各プレートおよび共通プレート（ｃｏｍｍｏｎ  ｐｌａｔｅ）によって発生される電界の影響を受ける。このような小さな各プレートおよび対応する液晶領域は、合わせてイメージャ（ｉｍａｇｅｒ）のセル（ｃｅｌｌ）と呼ばれる。各セルは、個別に制御可能なピクセル（ｐｉｘｅｌ）に対応する。液晶（ＬＣ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）の反対側には、共通プレート電極が配置される。駆動電圧が、液晶オン・シリコン（ＬＣＯＳ）アレイの各側のプレート電極に供給される。各セルまたはピクセルは、入力信号が変更されるまで同じ強度で輝き続け、従って、（電圧が維持され、ピクセル輝度が減衰しない限り）サンプル・アンド・ホールド（ｓａｍｐｌｅ  ａｎｄ  ｈｏｌｄ）回路として働く。共通プレート電極と可変プレート電極の各セット（組）が、イメージャを形成する。イメージャは、通常各色につき１つ供給され、この場合は赤、緑、青にそれぞれ１つのイメージャが供給される。
【０００３】
通常、液晶オン・シリコン（ＬＣＯＳ）表示装置のイメージャは、３０Ｈｚのフリッカを防止するために、フレームを２倍に倍増させた信号で駆動する。これは、所定の入力ピクチャ（画像）に応答して、各セルに関連する電極の電圧が、共通電極の電圧に対して正（ｐｏｓｉｔｉｖｅ）である第１の正常フレーム（ｎｏｒｍａｌ  ｆｒａｍｅ）（正ピクチャ（ｐｏｓｉｔｉｖｅ  ｐｉｃｔｕｒｅ））を送り、次いで、各セルに関連する電極の電圧が共通電極の電圧に対して負（ｎｅｇａｔｉｖｅ）である逆フレーム（ｉｎｖｅｒｔｅｄ  ｆｒａｍｅ）（負ピクチャ（ｎｅａｔｉｖｅ  ｐｉｃｔｕｒｅ））を送ることにより行われる。正と負のピクチャを生成することにより、各ピクセルは、確実に、正の電界で描かれてから負の電界で描かれることになる。その結果、得られる駆動電界のＤＣ（直流）成分は、０（零）であり、これは画像の焼き付き、および究極的にはイメージャの永久劣化を防止するのに必要である。人間の目は、フレーム・レートが１２０Ｈｚより高い限り、これらの正と負のピクチャによって生成されるピクセルの輝度の平均値に応答することが分っている。
【０００４】
液晶オン・シリコン（ＬＣＯＳ）の現在の技術では、ＶＩＴＯ（またはＶＩＴＯ）として表されるコモンモード電極電圧（ｃｏｍｍｏｎ  ｍｏｄｅ  ｅｌｅｃｔｒｏｄｅ  ｖｏｌｔａｇｅ）を、正確に液晶オン・シリコン（ＬＣＯＳ）についての正と負のフィールド駆動の間に入るように調節することが必要である。下付き文字のＩＴＯは、材料のインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を表す。フリッカ（ｆｌｉｃｋｅｒ：ちらつき）を最小限に抑え、更に画像の焼き付き（ｉｍａｇｅ  ｓｔｉｃｋｉｎｇ）と呼ばれる現象を防止するには、平均バランス（ａｖｅｒａｇｅ  ｂａｌａｎｃｅ）が必要である。
【０００５】
現在の技術では、液晶オン・シリコン（ＬＣＯＳ）駆動セル（ｄｒｉｖｅ  ｃｅｌｌ）は、従来のアクティブ・マトリックスＬＣＤドライバと類似している。これは、文献で論じられている様々なアーティファクト（ａｒｔｉｆａｃｔ）が原因で、余りうまく機能しない。主な原因は、液晶（ＬＣ）材料のイオン漏出およびバルク抵抗率による、寄生容量漏話（ｐａｒａｓｔｉｃ  ｃａｐａｃｉｔａｎｃｅ  ｃｒｏｓｓ−ｔａｌｋ）、液晶（ＬＣ）セル中の残留電圧、および液晶（ＬＣ）の電圧ドループ（ｄｒｏｏｐ：電圧降下ひずみ）である。これは、主に次のことにより解決されてきた。即ち、１．セル・キャパシタンスを増加させること（物理的領域によって制限される）、２．より高い抵抗率の液晶（ＬＣ）材料に変更すること（フレキシビリティおよび応答時間を制限する）、３．フレーム走査レートを増加させて６０Ｈｚよりも高くすること（高価であり、より多くの帯域幅を要する）、４．デバイスの温度を積極的に制御して高い電圧保持率（ＶＨＲ：Ｖｏｌｔａｇｅ  Ｈｏｌｄｉｎｇ  Ｒａｔｉｏ）を維持することである。
【０００６】
上述のすべての問題の主な原因は、利用可能な電荷が１フレームにつき１度だけしか液晶（ＬＣ）セルに転送されないということである。このことにより、非常に多数のピクセルを有する表示装置では、利用可能な電力が制限され、また、所望の電圧が実際にピクセル電極上で実現されたことを調べる如何なる閉ループ・チェック方法も存在しない。従って、記憶コンデンサと液晶セルとの間に適切な分離（ｉｓｏｌａｔｉｏｎ）を与え、所望の電圧がピクセル電極上で確実に達成される表示ドライバ回路および方法が必要とされている。
【０００７】
（発明の概要）
本発明の第１の態様では、液晶セル・アレイ中の１つの液晶セルのための表示ドライバ回路は、記憶キャパシタンスと、このキャパシタンスと液晶セルとの間に結合された増幅器とを備える。
【０００８】
本発明の第２の態様では、表示装置を駆動する方法は、差動増幅器を使用して記憶コンデンサと液晶セルとの間の分離を与えるステップと、差動増幅器から供給される追加の電流を使用してピクセル上で所望の電圧レベルを急速に確保するステップと、液晶セル上の電圧を継続的にリフレッシュ（ｒｅｆｒｅｓｈ）するステップを含んでいる。
【０００９】
本発明の第３の態様は、行と列のマトリックスに構成された複数の表示素子と、メモリ素子と、液晶セルとを備える表示ユニット装置用の表示ドライバ回路である。表示ユニット装置は、行と列のマトリックスのうちの少なくとも１つにある表示素子に複数の電圧のうちの１つを切替え可能に出力するためのドライバ回路を備えることが好ましく、ドライバ回路は、デコーダおよび複数のアナログ・スイッチを備え、各アナログ・スイッチは、半導体スイッチで形成され、デコーダの出力信号により開閉するように制御される。また、表示ドライバ回路は、デコーダと半導体スイッチとの間に結合された記憶コンデンサと、記憶コンデンサと液晶セルとの間に結合された差動増幅器を備え、それにより差動増幅器は、記憶コンデンサと液晶セルとの間の分離を与える。
【００１０】
（好ましい実施形態の詳細な説明）
前述の問題を解決するため、図１に示すように、内部記憶コンデンサ（ｉｎｔｅｒｎａｌ  ｓｔｏｒａｇｅ  ｃａｐａｃｉｔａｎｃｅ）１４と液晶（ＬＣ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）セル２０との間に差動増幅器（ｄｉｆｆｅｒｅｎｔｉａｌ  ａｍｐｌｉｆｉｅｒ）１６などの増幅器を追加することを提案する。言い換えれば、駆動液晶セルに駆動増幅器（ｄｒｉｖｅ  ａｍｐｌｉｆｉｅｒ）を追加する。これにより、記憶コンデンサ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）と液晶（ＬＣ）セルとの間に分離（ｉｓｏｌａｔｉｏｎ）を加える。電流駆動機能を追加することにより、ピクセル上の電圧が素早く所望の電圧になり、そこに維持されることが保証される。また、これによって、記憶コンデンサからの漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）をごく少なくし（ＦＥＴが非常に高い入力インピーダンスを有するので）、液晶（ＬＣ）セル上の電圧を継続的にリフレッシュ（ｒｅｆｒｅｓｈ）することができる。これは電圧の下降を引き起こす「ドループ（ｄｒｏｏｐ）」問題を無くし、更に、セルに蓄積される残留ボルタ電位も無くす。これは、フリッカの問題と、セル中のＤＣ（直流）バランスを達成できないことに関連する「画像の焼き付き」問題との両方を改善する。また、いくぶん高温の状況でもセルが良好に動作することを可能にする。
【００１１】
この技法の不利な点は、液晶セルを流れるＤＣ電流が増加することである。この点は、差動増幅器の底部の電流源をゲート制御することによって場合により部分的に解決することができる。これには、デバイス中で「ピクセル選択（ｐｉｘｅｌ  ｓｅｌｅｃｔ）」または「行選択（ｒｏｗ  ｓｅｌｅｃｔ）」ビットを使用することができる。このようにして、電力消費を１／ｎｒｏｗだけ低減しながら、電圧の定期的なリフレッシュを達成することができる。ｎｒｏｗはデバイス中の行の数である。加熱が均一なので、状況によっては、このゲーティング（ｇａｔｉｎｇ）が必要とされない場合もある。
【００１２】
図１には、ＣＭＯＳ（相補型ＭＯＳ）中の典型的な実施形態を示す。各構成要素は、概略的に表すものであり、一般性を失わずに代替構成を用いることができる。重要なポイントは、液晶（ＬＣ）セルに閉ループ補正電圧を加える増幅器１６と、電力消費の低減を可能にする場合によりゲート制御された電流源である。
【００１３】
通常、この回路は３つのトランジスタを使用して実現することができ、これらのトランジスタは、液晶オン・シリコン（ＬＣＯＳ）表示デバイス中の液晶セルの下に配置することができる。図１の構成で、増幅器１６は液晶（ＬＣ）セルをメモリ素子（記憶コンデンサ１４）から分離している。図１には、液晶表示装置用の液晶セル・ドライバ１０が示してある。この液晶セル・ドライバ１０は、複数のトランジスタ（１２、１５、１７、１８）と、記憶コンデンサ１４などの記憶キャパシタンスと、複数の抵抗器１９および２１と、液晶キャパシタンス２０で表す液晶セルとを備えることが好ましい。トランジスタ１５、１７、１８などの３つのトランジスタが増幅器１６を形成することが好ましく、これは差動増幅器の形式をとることが好ましい。差動増幅器１６は、結合されたそれぞれのソースを有するＮチャネル・トランジスタで構成されることが好ましく、トランジスタ１７のドレインが液晶セル（２０）への出力として働く。加えて、差動増幅器１６の各ソースは結合され、差動増幅器中の平衡電流（ｂａｌａｎｃｅ  ｃｕｒｒｅｎｔ）を設定するトランジスタ１８など別のＮチャネル・トランジスタである電流源によって駆動される。差動増幅器１６は、記憶コンデンサ１４との間に結合され、記憶コンデンサ１４と液晶セル２０またはピクセルとの間の分離を与える。
【００１４】
図２の構成では、データを記憶素子からドライバに転送するための大域スイッチ素子（ｇｌｏｂａｌ  ｓｗｉｔｃｈ  ｅｌｅｍｅｎｔ）３２を追加している。このことは、同じ回路動作電圧に対してピクセル駆動能力を増大させることを可能にし、また、ピクセル駆動電圧およびＩＴＯ透過性導電電極をフレーム間で反転できるようにすることによって残像（ｉｍａｇｅ  ｒｅｔｅｎｔｉｏｎ）およびフリッカを減少させる。
【００１５】
図２を参照すると、図１の液晶セル・ドライバ１０に類似する別の液晶セル・ドライバ３０が示されている。セル・ドライバ１０に関して先に挙げた要素に加えて、セル・ドライバ３０は更に、記憶コンデンサ１４と差動増幅器１６との間に結合された、トランジスタの形式をとる大域スイッチ素子３２も備える。大域スイッチ素子は、データをメモリ・セル１４から表示ドライバのドライバ・コンデンサ３６に転送する。
【００１６】
フリッカの問題は、過去に多くの方法によって対処されてきた。また、駆動電圧および残像の問題は、ディジタル駆動液晶オン・シリコン（ＬＣＯＳ）表示装置では対処されてきた。
【００１７】
本明細書に開示する技法の主な利点は、液晶セル（２０）を記憶コンデンサから分離することにある。図２に示すこの分離により、望むなら、液晶（ＬＣ）アレイ全体のセルすべてを一度に更新することができる。この利点には２つの側面がある。第１に、この分離により（液晶（ＬＣ）セルがフレーム間で変化したことを決定するための前処理を追加して）、液晶（ＬＣ）アレイ中で前のフレームから変化したセルだけを更新することもできる。言い換えれば、液晶（ＬＣ）セル上の表示内容を瞬時に変更することなく記憶コンデンサ１４の内容を変更することができる。これにより、静的なピクチャ（画像）に必要なデータ・レート（ｄａｔａ  ｒａｔｅ）が大きく低減される。また、ライン間走査アーティファクトを表示することなく表示装置をインタレース・モード（ｉｎｔｅｒｌａｃｅｄ  ｍｏｄｅ）で駆動することも可能になる。通常、インタレースされるシステムでは、第１の走査（ｓｃａｎ）で奇数ラインが描かれ、第２の走査（ｓｃａｎ）で偶数ラインが描かれる。この走査方式は、「ライン間フリッカ（ｉｎｔｅｒｌｉｎｅ  ｆｌｉｃｋｅｒ）」と呼ばれるアーティファクトを生じる。これはフィルムなど、本来はインタレースされないデータの場合でも発生する。「ライン間フリッカ」の理由は、あるフレームからの偶数ラインが、前のフレームからの奇数ラインが表示されるのと同時に表示されるからである。フレームのどんな変化部分も、「ライン間フリッカ」を呈することになる。本発明によれば、液晶（ＬＣ）セル・アレイに対応する記憶コンデンサ（１４）アレイを有する表示装置を通常どおり（偶数ラインに続いて奇数ライン）更新するが、例外として、次いで記憶アレイが満たされた後で液晶（ＬＣ）アレイ全体を更新する。従って、異なるフレームからのラインが同時に表示されることはない。
【００１８】
この技法の第２の利点は、共通電極電圧をフレーム間で変調できることである。この変調により、ドライバ回路の所定の動作電圧で液晶（ＬＣ）に加えることのできる実効電界が増大する。プロセス・ジオメトリ（ｐｒｏｃｅｓｓ  ｇｅｏｍｅｔｒｙ）が、精緻になるほど最大許容駆動電圧は低下するので、これは大きな利点である。
【００１９】
この技法は、図１で述べた回路によって最も簡単に実現することができ、図２に示すように変更することもできる。図２の電圧Ｖｎｎは、トランジスタ１５および１７のための電流源を制御する静的な電圧である。行と列のアドレスは、アクティブ・マトリックス・ディスプレイに於ける通常のアドレッシングである。制御信号（転送（Ｔｒａｎｓｆｅｒ）および放電（Ｄｉｓｃｈａｒｇｅ））は、大域的に制御される別々の信号であり、これらの信号は記憶コンデンサ１４上の電荷を駆動コンデンサ３６に転送し、駆動コンデンサ３６は液晶（ＬＣ）セルを駆動する。デバイス上の追加のトランジスタ３４とコンデンサ３６を加えることにより、この新しい回路を実現し、各転送後に記憶コンデンサ１４から適切に電流が放電されるように動作させる。プロセス製造技術が０．１ミクロン以下に向かって進歩しているので、構成要素の追加は、それほど問題にはならない。
【００２０】
図３を参照すると、前述の表示ドライバ１０または３０を利用することができる表示ユニット５０が示されている。表示ユニット５０は、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）のマトリックス（ｍａｔｒｉｘ）に構成された複数の表示素子と、メモリ素子と、液晶セルとを備えることが好ましい。各表示素子用ドライバは、複数の電圧のうちの１つを、行と列のマトリックスのうちの少なくとも１つにある表示素子に切替え可能に出力することが好ましく、表示ユニットはデコーダ５１を備え、従来型デコーダ５１によって制御される。ドライバ（図３には図示せず）は、記憶コンデンサと、記憶コンデンサと液晶セルとの間に結合された差動増幅器とを備えることができ、それにより差動増幅器は記憶コンデンサと液晶セルとの間の分離を与える。表示ユニットは、デコーダ５１と、デコーダ５１の出力信号によって開閉するよう制御される図１または２に示したような複数の半導体スイッチとを備えることができる。図３に示すように、表示ユニット５０は、複数の行（走査）アドレス・ライン５６を有する行駆動回路６０と、複数の列（データ）アドレス・ライン５８を有する列駆動回路６２とを備えることができる。
【００２１】
図４を参照すると、本発明による表示装置駆動方法２００を表すフロー・チャートが示されている。方法２００は、差動増幅器を使用して記憶コンデンサと液晶セルとの間の分離を与えるステップ２０２と、差動増幅器から供給される追加の電流を使用してピクセル上で所望の電圧レベルを素早く確保するステップ２０４と、液晶セル上の電圧を継続的にリフレッシュするステップ２０６を含むことが好ましい。方法２００は、更に、記憶コンデンサからの漏れ電流を低く維持するステップ２０８と、差動増幅器に供給される電流源をゲート制御するステップ２１０を含むこともできる。加えて、方法２００は、更に、液晶セルに閉ループ補正電圧を加えるステップ２１２を含むこともできる。図２の表示ドライバ３０について当てはまる通り、方法２００は、記憶コンデンサと差動増幅器との間に結合された大域スイッチ素子を使用して残像およびフリッカを減少させるステップ２１４を含んでいてもよく、更に、液晶素子のアレイ全体を同時に更新するステップ２１６を含むこともできる。この方法は、更に、前のフレームから変化したメモリ・セルだけを更新するステップ２１８を含むこともできる。方法２００の追加の利点として、ライン間走査アーティファクトを表示することなくメモリ・アレイをインタレース・モードで駆動するステップ２２０、および／または、共通電極電圧をフレーム間で変調して、必要とされる液晶駆動電圧を低減するステップ２２２を含むこともできる。
【００２２】
本明細書に開示する実施形態に関連して本発明について述べたが、以上の記述は本発明を例示するものであり、特許請求の範囲で定める本発明の範囲を限定するものではないことを理解されたい。
【図面の簡単な説明】
【図１】
本発明による液晶セル・ドライバのブロック図である。
【図２】
本発明による別の液晶セル・ドライバのブロック図である。
【図３】
本発明による液晶セル・ドライバを利用する表示ユニットのブロック図である。
【図４】
本発明による表示装置駆動方法を示すフロー・チャートである。
【図１】
2004518993.tif 000003
【図２】
2004518993.tif 000004
【図３】
2004518993.tif 000005
【図４】
2004518993.tif 000006
【国際公開パンフレット】
2004518993.tif 000007
2004518993.tif 000008
2004518993.tif 000009
2004518993.tif 000010
2004518993.tif 000011
2004518993.tif 000012
2004518993.tif 000013
2004518993.tif 000014
2004518993.tif 000015
2004518993.tif 000016
2004518993.tif 000017
2004518993.tif 000018
2004518993.tif 000019
2004518993.tif 000020
2004518993.tif 000021
2004518993.tif 000022
2004518993.tif 000023
2004518993.tif 000024
【手続補正書】
【提出日】平成15年5月9日(2003.5.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
液晶セルのアレイを有する表示装置において、
前記液晶セルそれぞれについて表示ドライバ回路のアレイを備え、所定の表示ドライバ回路が、
記憶キャパシタンスと、
前記記憶キャパシタンスと前記液晶セルとの間に結合された増幅器とを備え、
前記増幅器が、ピクセル上で所定の電圧を確保するためにトランジスタによってゲート制御される電流源を備える表示ドライバ回路。
【請求項２】
前記増幅器が、差動増幅器を含む、請求項１に記載の表示ドライバ回路。
【請求項３】
前記差動増幅器が、前記記憶キャパシタンスと前記液晶セルとの間の分離を与える、請求項２に記載の表示ドライバ回路。
【請求項４】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタの対の一方からのドレインが前記液晶セルへの出力として働く、請求項２に記載の表示ドライバ回路。
【請求項５】
前記差動増幅器が、１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタが、前記Ｎチャネル・トランジスタによってゲート制御される前記電流源に結合されたそれぞれのソースとを有し、前記Ｎチャネル・トランジスタが、前記電流源をゲート制御して前記ピクセル上で前記所定の電圧を確保する、請求項２に記載の表示ドライバ回路。
【請求項６】
前記記憶キャパシタンスと前記差動増幅器との間に結合された大域スイッチ素子を更に備え、前記大域スイッチ素子がデータをメモリ・セルから前記表示ドライバに転送する、請求項２に記載の表示ドライバ回路。
【請求項７】
電力消費を低減するために前記増幅器が、ゲート信号に応答する、請求項１に記載の表示ドライバ回路。
【請求項８】
表示装置を駆動する方法であって、
差動増幅器を使用して記憶コンデンサと液晶セルとの間の分離を与えるステップと、
前記差動増幅器から供給される追加の電流を使用してピクセル上で所定の電圧レベルを急速に確保するステップと、
前記液晶セル上の電圧を継続的にリフレッシュするステップと、
前記差動増幅器に供給される電流源をゲート制御するステップとを含む方法。
【請求項９】
前記記憶コンデンサからの漏れ電流を低く維持するステップを更に含む、請求項８に記載の方法。
【請求項１０】
前記液晶セルに閉ループ補正電圧を加えるステップを更に含む、請求項８に記載の方法。
【請求項１１】
前記記憶コンデンサと前記差動増幅器との間に結合された大域スイッチ素子を使用して残像およびフリッカを減少させるステップを更に含む、請求項８に記載の方法。
【請求項１２】
液晶素子のアレイ全体を同時に更新するステップを更に含む、請求項１１に記載の方法。
【請求項１３】
前のフレームから変化した前記メモリ・セルだけを更新するステップを更に含む、請求項１１に記載の方法。
【請求項１４】
ライン間走査アーティファクトを表示することなくメモリ・アレイをインタレース・モードで駆動するステップを更に含む、請求項１１に記載の方法。
【請求項１５】
共通電極電圧をフレーム間で変調して、必要とされる液晶駆動電圧を低減するステップを更に含む、請求項１１に記載の方法。
【請求項１６】
行と列のマトリックスに構成された複数の表示素子を含む表示装置用の表示ドライバ回路であって、
前記行と列のマトリックスのうちの少なくとも１つにある表示素子に複数の電圧のうちの１つを切替え可能に出力するためのドライバ回路であって、デコーダ、および前記デコーダの出力信号によって開閉するように制御される複数の半導体スイッチを備えるドライバ回路と、
前記デコーダと前記複数の表示素子それぞれについての前記半導体スイッチとの間に結合された記憶コンデンサと、
前記記憶コンデンサと前記複数の表示素子それぞれとの間に結合された差動増幅器とを備え、それにより前記差動増幅器が、前記記憶コンデンサと、前記複数の表示素子それぞれを形成する液晶セルとの間の分離を与え、
前記差動増幅器が、ピクセル上で所定の電圧を確保するために別のトランジスタによってゲート制御されるゲート電流源を形成する表示ドライバ回路。
【請求項１７】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記Ｎチャネル・トランジスタの対の一方からのドレインが前記液晶セルへの出力として働く、請求項１６に記載の表示ドライバ回路。
【請求項１８】
前記差動増幅器が、結合されたそれぞれのソースを有する１対のＮチャネル・トランジスタを備え、前記ソースが、別のＮチャネル・トランジスタによってゲート制御される電流源として働き、前記別のＮチャネル・トランジスタが前記電流源をゲート制御してピクセル上で所定の電圧を確保する、請求項１６に記載の表示ドライバ回路。
【請求項１９】
前記記憶コンデンサと前記差動増幅器との間に結合された大域スイッチ素子を更に備え、前記大域スイッチ素子がデータをメモリ・セルから前記表示ドライバ回路に転送する、請求項１６に記載の表示ドライバ回路。
【国際調査報告】
2004518993.tif 000025