(57)【要約】サイクル単位同期波形整形を行う手段は、方形および／またはインパルス状信号のフィルタおよび組み合わせによって提供される。複数の第１方形状信号は生成され、少なくとも１つの第１フィルタを使用してフィルタリングされ、少なくとも１つのフィルタ信号を生成する。複数の第２方形状信号は生成され、少なくとも１つの第２フィルタを使用してフィルタリングされ、少なくとも１つの第２フィルタ信号を生成する。少なくとも１つの第１および少なくとも１つの第２フィルタ信号は、組み合わされて、データ速度を定義する複数の各データ期間内に特有の形状を有する連続形状波形を生成する。あるいは各正のインパルスおよび負のインパルスを含む複数の正弦波インパルスを有する少なくとも１つのインパルス信号が生成される。少なくとも１つのインパルス信号は、少なくとも１つのフィルタを使用してフィルタリングされ、連続形状の波形を生成する。【選択図】図２
2004531167.tif 000002
【特許請求の範囲】
【請求項１】
通信システムにおける送信のための連続形状波形を生成するための方法であって、
複数の第１方形状信号を生成するステップと、
該第１方形状信号をフィルタリングして、少なくとも１つのフィルタ信号を生成するステップと、
複数の第２方形状信号を生成するステップと、
該第２方形状信号をフィルタリングして、少なくとも１つの第２フィルタ信号を生成するステップと、
該少なくとも１つの第１および少なくとも１つの第２フィルタ信号を組み合わせて、該連続形状波形を生成するステップであって、該連続形状波形はデータ速度を定義する複数のデータ期間の各期間内において特有形状を有する、ステップと
を含む、方法。
【請求項２】
前記第１フィルタ信号は、前記データ期間のうちの少なくとも１つにおいて互いに著しく相殺する、請求項１に記載の方法。
【請求項３】
前記第２フィルタ信号は、前記データ期間のうちの少なくとも１つにおいて互いに著しく付加する、請求項２に記載の方法。
【請求項４】
前記連続形状波形は、少なくとも第１周波数成分および第２周波数成分を有する周波数偏移キーイング（ＦＳＫ）信号であり、該第１周波数成分は前記第１方形状信号に基づき、かつ該第２周波数成分は前記第２方形状信号に基づく、請求項１に記載の方法。
【請求項５】
前記第１および第２方形状信号はデジタル信号である、請求項１に記載の方法。
【請求項６】
前記第１および第２方形状信号は同期信号である、請求項１に記載の方法。
【請求項７】
前記第１および第２方形状信号からＤＣ成分を取り出すステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記第１方形状信号をフィルタリングするためのステップの前に、該第１方形状信号を組み合わせるステップと、
前記第２方形状信号をフィルタリングするためのステップの前に、該第２方形状信号を組み合わせるステップと
をさらに含む、請求項１に記載の方法。
【請求項９】
前記第１方形状信号は、前記データ期間のうちの少なくとも１つにおいて互いに著しく相殺する、請求項８に記載の方法。
【請求項１０】
前記第２方形状信号は、前記データ期間のうちの少なくとも１つにおいて互いに著しく付加する、請求項９に記載の方法。
【請求項１１】
前記少なくとも１つの第１フィルタ信号および前記少なくとも１つの第２フィルタ信号は、差分組み合わされる、請求項１に記載の方法。
【請求項１２】
前記第１方形状信号は差分組み合わされ、かつ前記第２方形状信号は差分組み合わされる、請求項８に記載の方法。
【請求項１３】
前記第１方形状信号をフィルタリングするステップは、ガウシアンフィルタリング、ベッセルフィルタリング、およびベターワースフィルタタリング演算のうちの１つを行うステップを含む、請求項１に記載の方法。
【請求項１４】
前記連続形状波形は位相偏移キーイング（ＰＳＫ）信号である、請求項１に記載の方法。
【請求項１５】
前記ＰＳＫ信号はバイナリ位相偏移キーイング（ＢＰＳＫ）信号である、請求項１４に記載の方法。
【請求項１６】
通信システムにおける送信に適切な連続形状波形を生成するためのシステムであって、
複数の第１方形状信号を生成するための手段と、
該第１方形状信号をフィルタリングして、少なくとも１つのフィルタ信号を生成するための手段と、
複数の第２方形状信号を生成するための手段と、
該第２方形状信号をフィルタリングして、少なくとも１つの第２フィルタ信号を生成するための手段と、
該少なくとも１つの第１および少なくとも１つの第２フィルタ信号を組み合わせて、該連続形状波形を生成するための手段であって、該連続形状波形はデータ速度を定義する複数のデータ期間の各期間内において特有形状を有する、手段と
を含む、システム。
【請求項１７】
通信システムにおける送信に適切な連続形状波形を生成するための方法であって、
複数の正弦波インパルスを有する少なくとも１つのインパルス信号を生成するステップであって、各該正弦波インパルスは正のインパルスおよび負のインパルスを含む、ステップと、
該少なくとも１つのインパルス信号をフィルタリングし、該連続形状波形を生成するステップであって、該連続形状波形はデータ速度を定義する複数のデータ期間の各期間内において特有形状を有する、ステップと
を含む、方法。
【請求項１８】
前記第フィルタリングするステップの前に、前記インパルス信号を組み合わせるステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記第フィルタリングすテップの後に、前記インパルス信号を組み合わせるステップをさらに含む、請求項１７に記載の方法。
【請求項２０】
前記正弦波インパルスのうちの少なくとも１つは、方形状信号を、該方形状信号を遅延した信号と差分組み合わせすることによって生成される、請求項１７に記載の方法。
【請求項２１】
前記方形状信号はデジタル信号である、請求項２０に記載の方法。
【請求項２２】
前記方形状信号は同期信号である、請求項２０に記載の方法。
【請求項２３】
前記インパルス信号は差分組み合わされる、請求項１８または１９に記載の方法。
【請求項２４】
前記フィルタリングするステップは、ガウシアンフィルタリングリング、ベッセルフィルタリングリング、およびベターワースフィルタタリングタリング演算のうちの１つによって行われる、請求項１７に記載の方法。
【請求項２５】
前記連続形状波形は位相偏移キーイング（ＰＳＫ）信号である、請求項１７に記載の方法。
【請求項２６】
前記ＰＳＫ信号はバイナリ位相偏移キーイング（ＢＰＳＫ）信号である、請求項２７に記載の方法。
【請求項２７】
前記連続形状波形は周波数偏移キーイング（ＦＳＫ）信号である、請求項１７に記載の方法。
【請求項２８】
通信システムにおける送信に適切な連続形状波形を生成するためのシステムであって、
複数の正弦波インパルスを有する少なくとも１つのインパルス信号を生成するための手段であって、各該正弦波インパルスは正のインパルスおよび負のインパルスを含む、手段と、
該少なくとも１つのインパルス信号を少なくとも１つのフィルタを使用してフィルタリングし、該連続形状波形を生成するための手段であって、該連続形状波形はデータ速度を定義する複数のデータ期間の各期間内において特有形状を有する、手段と
を含む、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への参照）
本出願は、２００１年６月２５日出願の米国出願第６０／３０１，０５５号（題名「Ｃｙｃｌｅ−ｂｙ−ｃｙｃｌｅ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｗａｖｅｆｏｒｍ  Ｓｈａｐｉｎｇ  Ｃｉｒｃｕｉｔｓ  Ｂａｓｅｄ  ｏｎ  Ｔｉｍｅ−ｄｏｍａｉｎ  Ｓｕｐｅｒｐｏｓｉｔｉｏｎ  ａｎｄ  Ｃｏｎｖｏｌｕｔｉｏｎ」）の優先権を主張する。
【０００２】
（連邦助成研究または開発に基づく発明に対する権利に関する記載）
なし
（コンパクディスク上で提出する添付の「配列表」、表、またはコンピュータプログラムリスト）
なし
本発明は、一般に波形整形技術に関する。より詳細には、本発明は、搬送波形の個々のサイクルを整形する技術に関する。
【背景技術】
【０００３】
基本帯域での波形整形は、通信信号の送信の際の重要な処理である。そのような波形整形は一般に、特定周波数帯域上での送信を可能にする搬送波に変調する前により帯域効率の良い信号を得るために行われる。周波数偏移キーイング（ＦＳＫ）などの公知の変調方式のための従来の変調技術は、受信器が元の信号に含まれる個々の記号を有効にロックし、かつ検出するために、搬送波の複数サイクルを処理する必要がある。そのような技術はまた一般に、変調信号の位相が連続であることを必要とする。そのような従来の技術を使用するシステムに対して送信される信号は、サイクル単位に波形整形を行う必要がない。なぜなら、記号は搬送波形の複数のサイクルにまたがって広がるからである。しかし、通信信号が搬送波の比較的少ないか、あるいはたった１つのサイクルを使用して各信号を表す場合、搬送波の各サイクルの整形が必要となる。さらに、変調信号の位相が連続であることがなお必要である。
【発明の開示】
【課題を解決するための手段】
【０００４】
サイクル単位同期波形整形を行う手段は、方形および／またはインパルス状信号のフィルタおよび組み合わせによって提供される。特に、複数の第１方形状信号は、生成され、そして少なくとも１つの第１フィルタを使用してフィルタリングされ、少なくとも１つのフィルタ信号を生成する。複数の第２方形状信号は、生成され、少なくとも１つの第２フィルタを使用してフィルタリングされ、少なくとも１つの第２フィルタ信号を生成する。少なくとも１つの第１および少なくとも１つの第２フィルタ信号は、組み合わされて、データ速度を定義する複数のデータ期間の各期間内に特有の形状を有する連続形状波形を生成する。１つの実施形態において、連続形状波形は、少なくとも第１および第２周波数を有する周波数偏移キーイング（ＦＳＫ）信号である。ここで、第１方形状信号および少なくとも１つの第１フィルタは第１周波数に対応し、かつ第２方形状信号および少なくとも１つの第２フィルタは第２周波数に対応する。
【０００５】
あるいは、それぞれ正のインパルスおよび負のインパルスを含む複数の正弦波インパルスを有する少なくとも１つのインパルス信号が生成される。少なくとも１つのインパルス信号は、少なくとも１つのフィルタを使用してフィルタリングされ、連続形状の波形を生成する。１つの実施形態において、正弦波インパルスの少なくとも１つは、方形状信号を遅延した方形状信号と差分組み合わせすることによって生成される。
【発明を実施するための最良の形態】
【０００６】
図１は、サイクル単位同期波形整形のための特定の技術を使用して生成され得る周波数偏移キーイング（ＦＳＫ）を例示する。この技術は、混合方形波形を低域通過フィルタを通して送信することによってＦＳＫ信号を生成する。各予め定義されたフレーム内において、混合方形波形は、より低い周波数方形波か、またはより高い周波数方形波のいずれかである。したがって、フィルタ出力はＦＳＫ信号を表す。しかし、混合方形波形はより低いおよびより高い周波数方形波形の両方を含むので、１つの低域通過フィルタでは十分でない。なぜなら、より低い方形波形の高調波は除去されないからである。したがって、より低い周波数方形波形の高調波は、出力信号のより高い周波数成分と干渉する。図１から分かるように、このアプローチは歪んだＦＳＫ信号を生成する。サイクル単位同期波形整形に対するより有効なアプローチを以下に記載する。
【０００７】
図２は、本発明によるＦＳＫサイクル単位同期波形整形回路の例示的実施形態の高位機能ブロック図である。回路２００は、データ期間２９２、２９４、２９６、および２９８を含む異なるデータ期間を有するＦＳＫサイクル単位同期波形２９０を生成する。４つの同期デジタル信号２０１、２０２、２０３、および２０４は、回路への入力として提供される。デジタル信号２０１および２０２はそれぞれ、長さＴのサイクルを有し、その時間の間に信号レベルは高レベルから低レベルに、あるいはその逆に遷移する。同様に、デジタル信号２０３および２０４はそれぞれ、長さＴ／２のサイクルを有し、その時間の間に信号レベルは高レベルから低レベルに、あるいはその逆に遷移する。通常、デジタル信号２０１、２０２、２０３、および２０４は、デジタル論理、プロセッサ、または他の実装部などの多くの従来技術のいくつかによって生成され得る。
【０００８】
デジタル信号２０１は、デジタルブロック部２１１および低域通過フィルタ２２１を通され、フィルタ信号２３１を生成する。デジタル信号２０２は、デジタルブロック部２１２および低域通過フィルタ２２２を通され、フィルタ信号２３２を生成する。デジタル信号２０３は、デジタルブロック部２１３および低域通過フィルタ２２３を通され、フィルタ信号２３３を生成する。最後に、デジタル信号２０４は、デジタルブロック部２１４および低域通過フィルタ２２４を通され、フィルタ信号２３４を生成する。デジタルブロック部２１１、２１２、２１３、および２１４はそれぞれ、デジタル信号２０１、２０２、２０３、および２０４の各々からそれぞれＤＣ成分を取り出す。フィルタ信号２３１および２３２は、コンバイナ２４２において組み合わさり、第１組み合わせ信号２５２を形成する。フィルタ信号２３３および２３４は、コンバイナ２４４において組み合わさり、第２組み合わせ信号２５４を形成する。
【０００９】
第１組み合わせ信号２５２は、信号中に「ヌル」領域を含み得る。例えば、入力信号２０１、２０２の領域「Ａ」を考える。図は、領域「Ａ」において、デジタル信号２０１および２０２の間で１８０°の位相差がある。その結果、デジタル信号２０１および２０２に対応するフィルタ信号２３１および２３２は、コンバイナ２４２において組み合わされる場合に、領域「Ａ」において互いに著しく相殺する。したがって、第１組み合わせ信号２５２は、領域「Ａ」に対応する領域においてヌル信号を有する。他方、領域「Ａ」に対応する組み合わせ信号２５４の同じ領域において、信号は増幅される。すなわち、領域「Ａ」において、デジタル信号２０３および２０４の間の位相差は０°である。したがって、デジタル信号２０３および２０４に対応するフィルタ信号２３３および２３４は、コンバイナ２４４において組み合わされる場合に、領域「Ａ」において互いに著しく付加する。
【００１０】
同様に、第２組み合わせ信号２５４は、所定の他の領域において有効にヌル信号である。例えば、例示の領域「Ｂ」において、理想では、デジタル信号２０３および２０４の間に１８０°の位相差がある。その結果、デジタル信号２０３および２０４に対応するフィルタ信号２３３および２３４は、コンバイナ２４４において組み合わされる場合に、領域「Ｂ」において互いに著しく相殺する。したがって、第２組み合わせ信号２５４は、領域「Ｂ」内で有効にヌル信号である。他方、同じ領域において、組み合わせ信号２５２は増幅信号である。すなわち、領域「Ｂ」において、理想では、デジタル信号２０１および２０２の間の位相差は０°である。したがって、デジタル信号２０１および２０２に対応するフィルタ信号２３１および２３２は、コンバイナ２４２において組み合わされる場合に、領域「Ｂ」において互いに著しく付加する。
【００１１】
第１および第２組み合わせ信号２５２および２５４は、コンバイナ２６０において互いに組み合わされ、送信に適切なＦＳＫサイクル単位同期波形２９０を形成する。波形２９０は、データ期間２９２、２９４、２９６、および２９８を含む異なるデータ期間を有する。なお、データ期間２９２、２９４、および２９８は、第１組み合わせ信号２５２が長さＴのサイクルを有する信号に寄与し、かつ第２組み合わせ信号２５４が有効なヌル信号に寄与する領域に対応する。また、なお、データ期間２９６は、第２組み合わせ信号２５４が長さＴ／２の２サイクルを有する信号に寄与し、かつ第１組み合わせ信号２５２が有効なヌル信号に寄与する領域に対応する。
【００１２】
図２から分かるように、重ね合わせ原理は、フィルタを行う前に、デジタル信号２０１〜２０４を組み合わせて中間デジタル信号を生成する代替構成を提供する。次いで、中間デジタル信号は、ＤＣブロック化され、必要に応じてＤＣ成分を取りだし、そして次いで、１つの適切に設計された低域通過フィルタを使用して低域通過フィルタリングされる。
【００１３】
図３は、ＦＳＫサイクル単位同期波形整形回路２００の実施例のブロック図３００である。この実施例は、ビット「１」を表すための周波数ｆ０を有する信号の１サイクル（１サイクルは１／ｆ０周期を有する）およびビット「０」を表すための周波数ｆ１を有する信号の２サイクル（２サイクルはそれぞれ、１／ｆ１周期を有する）を生成する。ここで、ｆ１はｆ０の２倍の周波数である。
【００１４】
遅延ロックループ（ＤＬＬ）回路３０２は、生（ＲＡＷ）データ信号３０４および非同期クロック信号３０６を受信し、かつ入力生データ信号３０４のタイミングにロックする機能を行う。ＤＬＬ回路３０２は、Ｓｙｎｃ  Ｃｌｋ信号３０８、Ｓｙｎｃ  Ｄａｔａ信号３１０、および２ｘ  Ｓｙｎｃ  Ｃｌｋ信号３１２を出力する。Ｓｙｎｃ  Ｃｌｋ信号３０８は、Ｓｙｎｃ  Ｄａｔａ信号３１０のデータ速度に等価な周波数を有する。２ｘ  Ｓｙｎｃ  Ｃｌｋ信号３１２は、Ｓｙｎｃ  Ｄａｔａ信号３１０のデータ速度の２倍の周波数を有する。クロック信号３０８および３１２はともに、Ｓｙｎｃ  Ｄａｔａ信号３１０と同期である。
【００１５】
Ｓｙｎｃ  Ｃｌｋ信号３０８、Ｓｙｎｃ  Ｄａｔａ信号３１０、および２ｘ  Ｓｙｎｃ  Ｃｌｋ信号３１２は、Ｌｏｗ  Ｄｏｕｔ信号３２１、Ｌｏｗ  Ｃｌｋ信号３２２、Ｈｉｇｈ  Ｄｏｕｔ信号３２３、およびＨｉｇｈ  Ｃｌｋ信号３２４を生成する組み合わせ論理回路３１４に入力される。Ｌｏｗ  Ｄｏｕｔ信号３２１は、結合キャパシタ３３１および低域通過フィルタ３４１を通過し、フィルタ信号３５１を形成する。Ｌｏｗ  Ｃｌｋ信号３２２は、結合キャパシタ３３２および低域通過フィルタ３４２を通過し、フィルタ信号３５２を形成する。Ｈｉｇｈ  Ｄｏｕｔ信号３２３は、遅延ブロック３２６、結合キャパシタ３３３および低域通過フィルタ３４３を通過し、フィルタ信号３５３を形成する。Ｈｉｇｈ  Ｃｌｋ信号３２４は、遅延ブロック３２８、結合キャパシタ３３４および低域通過フィルタ３４４を通過し、フィルタ信号３５４を形成する。
【００１６】
なお、Ｌｏｗ  Ｄｏｕｔ信号３２１およびＬｏｗ  Ｃｌｋ信号３２２はまとめて、ビット「１」を示すために使用されるより低い周波数ｆ０信号のサイクルを表す。しかし、この実施例において、Ｌｏｗ  Ｄｏｕｔ信号３２１は単独で、ビット「１」の位置に関連する情報を搬送する。Ｌｏｗ  Ｃｌｋ信号３２２は、Ｌｏｗ  Ｄｏｕｔ信号３２１に同期する単なるクロック信号である。にもかかわらず、Ｌｏｗ  Ｃｌｋ信号３２２は、Ｌｏｗ  Ｄｏｕｔ信号３２１と組み合わせて使用され、デジタル信号３２１または３２２のいずれかの上の非ゼロ値の時間スパンが最高で２ＴＬであることを確実にする。ここで、ＴＬは、信号３２１または３２２のいずれかの上の２つの可能な送信の間の時間スパンである。
【００１７】
同様に、Ｈｉｇｈ  Ｄｏｕｔ信号３２３およびＨｉｇｈ  Ｃｌｋ信号３２４はまとめて、ビット「０」を示すために使用されるより高い周波数ｆ１のサイクルを表す。Ｈｉｇｈ  Ｄｏｕｔ信号３２３は単独で、ビット「０」の位置に関連する情報を搬送する。Ｈｉｇｈ  Ｃｌｋ信号３２４は、Ｈｉｇｈ  Ｄｏｕｔ信号３２３に同期する単なるクロック信号である。組み合わせて使用される２つの信号は、デジタル信号３２３または３２４のいずれかの上の非ゼロ値の時間スパンが最高で２ＴＨであることを確実にする。ここで、ＴＨは、信号３２３または３２４のいずれかの上の２つの可能な送信の間の時間スパンである。
【００１８】
また、なお、低域通過フィルタ３４１および３４２はまとめて、低域通過フィルタグループ１を形成する。このグループにおいて、各フィルタは、低域通過フィルタ３４１および３４２の供給するデジタル信号（Ｌｏｗ  Ｄｏｕｔ信号３２１およびＬｏｗ  Ｃｌｋ信号３２２）のパルス周波数１／２ＴＬに対応するカットオフ周波数を有する。低域通過フィルタ３４３および３４４はまとめて、低域通過フィルタグループ２を形成する。このグループにおいて、各フィルタは、低域通過フィルタ３４３および３４４の供給するデジタル信号（Ｈｉｇｈ  Ｄｏｕｔ信号３２３およびＨｉｇｈ  Ｃｌｋ信号３２４）のパルス周波数１／２ＴＨに対応するカットオフ周波数を有する。したがって、低域通過フィルタ３２１、３２２、３２３、および３２４は、フィルタリングされる種々の信号における高調波を適切に低減する。低域通過フィルタ３２１、３２２、３２３、および３２４は、アナログ無限応答インパルス応答フィルタとして実施され得る。バターワースフィルタ、ベッセルフィルタリング、などの任意の種類の適切な従来公知のフィルタが使用され得る。本発明の特定の実施形態において、例えば、低域通過フィルタは、フィルタリングされる信号の隣接パルスにおける歪みが小さくなるように寄与することが公知のガウシアンフィルタリングとして実施され得る。
【００１９】
遅延ブロック３２６および３２８は、低域通過フィルタグループ１に関連する遅延と低域通過フィルタグループ２に関連する遅延との間の差を補償するためにＨｉｇｈ  Ｄｏｕｔ信号３２３およびＨｉｇｈ  Ｃｌｋ信号３２４に遅延を付加するために使用される。遅延ブロック３２６および３２８は、調節可能なデジタル遅延、長い送信経路または配線、もしくはその他として実施され得る。
【００２０】
再度図３を参照する。フィルタ信号３５１および３５２は、差分コンバイナ３６０において差分組み合わされ、第１差分組み合わせ信号３６４を生成する。ビット「０」に関連するデータ期間を表す領域内において、フィルタ信号３５１および３５２は、差分コンバイナ３６０において互いに著しく相殺し、かつ第１差分混み合わせ信号３６４は、領域内で有効にヌル信号である。同様に、フィルタ信号３５３および３５４は、差分コンバイナ３６２において差分組み合わされ、第２差分組み合わせ信号３６８を生成する。ビット「１」に関連するデータ期間を表す領域内において、フィルタ信号３５３および３５４は、差分コンバイナ３６２において互いに著しく相殺し、かつ第２差分混み合わせ信号３６８は、領域内で有効にヌル信号である。
【００２１】
第１および第２差分組み合わせ信号３６４および３６８は、差分コンバイナ３７０において互いに差分組み合わされ、送信に適切なＦＳＫサイクル単位同期波形２９０を生成する。なお、差分コンバイナ３６０、３６２、および３７０が使用されるのは、種々の信号が差分モードで送信されるからであり、これによりノイズ除去および正弦波形の形成における改善を可能にする。この実施形態における差分発信は、組み合わせ論理回路３１４を使用してＬｏｗ  Ｄｏｕｔ信号３２１、Ｌｏｗ  Ｃｌｋ信号３２２、Ｈｉｇｈ  Ｄｏｕｔ信号３２３、およびＨｉｇｈ  Ｃｌｋ信号３２４の極性を適切に制御することによって達成される。
【００２２】
なお、図３はＦＳＫサイクル単位同期波形の生成を例示したが、異なる位相のデジタル信号の生成ならびにそのようなデジタル信号のフィルタおよび／または組み合わせによってバイナリ位相偏移キーイング（ＢＰＳＫ）または他のタイプの位相偏移キーイング（ＰＳＫ）サイクル単位同期波形を生成するための同様の実施例が使用され得る。
【００２３】
図４Ａ、４Ｂ、５Ａ、および５Ｂは、所望のＦＳＫサイクル単位同期波形２９０を生成するために、差分組み合わせされるべき種々のフィルタ信号を表す時間ドメインプロットである。図４Ａおよび４Ｂは、それぞれフィルタ信号３５１および３５２を表す。なお、２つの信号は時間スパンＴＬによって特徴付けられる。図５Ａおよび５Ｂは、それぞれフィルタ信号３５３および３５４を表す。なお、２つの信号は時間スパンＴＨによって特徴付けられる。図６は、図３において示す回路によって生成された所望のＦＳＫサイクル単位同期波形２９０を表す時間ドメインプロットである。
【００２４】
図７Ａは、本発明によるサイクル単位同期波形整形回路の第２実施形態８００（図８）において使用される畳み込み処理の機能図である。データパルス７０２および遅延データパルス７０４は、差分コンバイナ７０６において差分組み合わせされ、正のインパルス７１２および負のインパルス７１４を有するインパルス対７１０を生成する。
【００２５】
遅延データパルス７０４は、データパルス７０２に対して正確な量だけ時間において遅延するが、そうでなければデータパルス７０２に類似する。データパルス７０２および遅延データパルス７０４は、デジタル論理、プロセッサ、または他の実装部によって生成され得る。データパルス７０２および遅延データパルス７０４は、長さＴ／２−Ｔｓの期間において重複する。差分組み合わせされる場合、データパルス７０２および遅延データパルス７０４はこの重複期間において互いに相殺し、かつパルス７０２および７０４の非重複部分はインパルス対７１０の正のインパルス７１２および負のインパルス７１４を形成する。
【００２６】
インパルス対７１０は、時間ドメインにおいてガウシアンフィルタリング７２０と畳み込まれ、正の半サイクル７３２および負の半サイクル７３４を有する正弦波パルス７３０を生成する。インパルス対７１０の正のパルス７１２は、ガウシアンフィルタリング７２０のインパルス応答に類似する正の半サイクル７３２を生成する。インパルス対７１０の負のインパルス７１４は、ガウシアンフィルタリング７２０のインパルス応答の負に類似する負の半サイクル７３２を生成する。ガウシアンフィルタリング７２０は、他のフィルタ設計に比較して、コンパクトなインパルス応答および低い発振性を有する。ガウシアンフィルタリング７２０はまた、ＬＣ回路の形態で実現され得る。しかし、バターワースフィルタおよびベッセルフィルタリングなどの他のタイプのフィルタもまた使用され得る。
【００２７】
図７Ｂおよび７Ｃは、図７Ａに示す畳み込み処理をどのように使用して周波数偏移キーイング（ＦＳＫ）またはバイナリ位相偏移キーイング（ＢＰＳＫ）信号を生成し得るかの例をそれぞれ示す。図７Ａに示す畳み込み処理は、特定の時刻に正弦波パルスを生成する際に、高度に制御可能かつ正確である。時間の特定の部分において適切な正弦波パルスを生成および重ね合わせすることによって、ＦＳＫおよびＢＰＳＫ信号などの適切なデータ変調信号が生成され得る。図７Ｂは、ＦＳＫ信号の一部が、長さ２Ｔを有する正弦波インパルスをそれぞれ長さＴを有する２つの正弦波パルスに連結することによって生成され得ることを例示する。図７Ｃは、ＢＰＳＫ信号の一部が長さＴを有する正弦波インパルスを、長さＴを有するが振幅の反転した別の正弦波パルスに連結することによって生成され得ることを例示する。
【００２８】
図８は、本発明によるＢＰＳＫ信号を生成するサイクル単位同期波形整形回路の第２実施形態８００のブロック図である。ここで、２つの異なる正弦波パルス８０２および８０４は、時間における特定の位置において生成され、そして差分組み合わせされて、所望のＢＰＳＫサイクル単位同期波形８０６の一部を形成する。正弦波パルス８０２および８０４だけが図８に示されるが、正弦波パルス８０２および８０４に先行する、後続する、または重複さえする他の正弦波パルスがまた差分組み合わせされてＢＰＳＫサイクル単位同期波形８０６の他の部分を形成することが理解されるべきである。
【００２９】
図８を参照する。長さＴのデータパルスを含むデジタル信号８１０が生成され、そして回路８００に提供される。ＡＮＤ機能ブロック８１１は、デジタル信号８１０およびクロック信号８１２を受信する。クロック信号８１２は、長さＴ／２のパルスを有し、かつデジタル信号８１０に同期する。ＡＮＤ機能ブロック８１１は、半サイクル信号８１３を出力する。このように、ビット「１」（またはビット「高」）を表すデータ信号８１０における各データパルスは、抽出され、そして半デューティサイクルに低減され、半サイクル信号８１３を生成する。遅延ブロック８１４は、半サイクル信号８１３を受信し、Ｔｓの遅延を導入し、そして遅延半サイクル信号８１５を生成する。半サイクル遅延信号８１３および遅延半サイクル信号８１５は、差分コンバイナ８１６において差分組み合わせされ、インパルス対信号８１８を生成する。
【００３０】
デジタル信号８１０は、インバータ８１９において反転され、反転デジタル信号８２０を生成する。ＡＮＤ機能ブロック８２１は、反転デジタル信号８２０およびクロック信号８１２を受信する。クロック信号８１２は、長さＴ／２のパルスを有し、かつ反転デジタル信号８１２に同期する。ＡＮＤ機能ブロック８１１は、半サイクル信号８２３を出力する。このように、ビット「０」（またはビット「低」）を表すデータ信号８１０における各データパルスは、抽出され、そして半デューティサイクルに低減され、半サイクル信号８２３を生成する。遅延ブロック８２４は、半サイクル信号８２３を受信し、Ｔｓの遅延を導入し、そして遅延半サイクル信号８２５を生成する。半サイクル遅延信号８２３および遅延半サイクル信号８２５は、差分コンバイナ８２６において差分組み合わせされ、インパルス対信号８２８を生成する。
【００３１】
インパルス再生回路８３０は、インパルス対信号８１８を受信し、そして再生インパルス対信号８３２を生成する。同様に、インパルス再生回路８４０は、インパルス対信号８２８を受信し、そして再生インパルス対信号８４２を生成する。所定の条件下において、インパルス対信号８１８および８２８は、十分なインパルス信号であるべき適正な信号レベルおよび／または形態を有さないこともあり得る。例えば、デジタルデータバッファがデジタル信号８１３、８１５、８２３、および８２５を供給することによって引き起こされるこれらの信号に関連する低いスルーレートは、インパルス対信号８１８および８２８の正のパルスおよび負のパルスのスメア化（ｓｍｅａｒｉｎｇ）を生じ得る。したがって、これらの正および負のパルスは、適正な信号レベルおよび／または形態を欠き得る。インパルス再生回路８３０および８４０は、そのような問題を、再生されたインパルス対信号８３２および８４２の信号レベルおよび／または他の特性を調節して、それらが十分なインパルス信号提供することによって訂正する。
【００３２】
差分コンバイナ８５４は、インパルス対信号８３２および８４２を受信し、そして組み合わされた再生インパルス対信号８５２を生成する。長さＴ／２−Ｔｓのガウシアンフィルタ８５４は、組み合わされた再生インパルス対信号８５２を受信して、そしてＢＰＳＫサイクル単位同期波形８０６を生成する。あるいは、再生インパルス対信号８３２および再生インパルス対信号８４２は、別々にフィルタリングされ得、そして次いで差分組み合わせされ得る。そのような場合、２つのガウシアンフィルタリングが必要である。図９は、図８に示す実施例によって生成される所望のＢＰＳＫサイクル単位同期波形を表す時間ドメインプロットである。
【００３３】
なお、図８はＢＰＳＫサイクル単位同期波形の生成を例示するが、異なる周波数に対応するインパルス対を生成し、そしてそのようなインパルス対をフィルタおよび／または組み合わせすることによってＦＳＫサイクル単位同期波形を生成するために同様の実施例が使用され得る。
【００３４】
本発明を特定の実施形態に関して記載してきたが、本発明の範囲は記載の特定の実施形態に制限されないことは当業者に明らかである。
【００３５】
したがって、明細書および図面は限定ではなく例示を意味するものと見なされる。しかし、付加、除去、置換、および他の変更が特許請求の範囲に記載する本発明のより広い精神および範囲から逸脱せずになされ得ることが明らかである。
【図面の簡単な説明】
【００３６】
【図１】サイクル単位同期波形整形のための特定の技術を使用して生成され得る周波数偏移キーイング（ＦＳＫ）を例示する図である。
【図２】本発明によるＦＳＫサイクル単位同期波形整形回路の実施形態を例示する図である。
【図３】ＦＳＫサイクル単位同期波形整形回路の実施例のブロック図である。
【図４Ａ】所望のＦＳＫサイクル単位同期波形を生成するために、差分組み合わせされるべきフィルタ信号を表す時間ドメインプロットである。
【図４Ｂ】所望のＦＳＫサイクル単位同期波形を生成するために、差分組み合わせされるべきフィルタ信号を表す時間ドメインプロットである。
【図５Ａ】所望のＦＳＫサイクル単位同期波形を生成するために、差分組み合わせされるべきフィルタ信号を表す時間ドメインプロットである。
【図５Ｂ】所望のＦＳＫサイクル単位同期波形を生成するために、差分組み合わせされるべきフィルタ信号を表す時間ドメインプロットである。
【図６】図３において示す実施例によって生成された所望のＦＳＫサイクル単位同期波形を表す時間ドメインプロットである。
【図７Ａ】本発明によるサイクル単位同期波形整形回路の第２実施形態において使用される畳み込み処理の機能図である。
【図７Ｂ】図７Ａに示す畳み込み処理をどのように使用して周波数偏移キーイング（ＦＳＫ）信号を生成し得るかの例を示す図である。
【図７Ｃ】図７Ａに示す畳み込み処理をどのように使用してバイナリ位相偏移キーイング（ＢＰＳＫ）信号を生成し得るかの例を示す図である。
【図８】本発明によるＢＰＳＫ信号を生成するサイクル単位同期波形整形回路の第２実施形態８００のブロック図である。
【図９】図８に示す実施例によって生成される所望のＢＰＳＫサイクル単位同期波形を表す時間ドメインプロットである。
【図３】
2004531167.tif 000003
【図４Ａ】
2004531167.tif 000004
【図７Ａ】
2004531167.tif 000005
【図８】
2004531167.tif 000006
【国際公開パンフレット】
2004531167.tif 000007
2004531167.tif 000008
2004531167.tif 000009
2004531167.tif 000010
2004531167.tif 000011
2004531167.tif 000012
2004531167.tif 000013
2004531167.tif 000014
2004531167.tif 000015
2004531167.tif 000016
2004531167.tif 000017
2004531167.tif 000018
2004531167.tif 000019
2004531167.tif 000020
2004531167.tif 000021
2004531167.tif 000022
2004531167.tif 000023
2004531167.tif 000024
2004531167.tif 000025
2004531167.tif 000026
2004531167.tif 000027
2004531167.tif 000028
【国際公開パンフレット（コレクトバージョン）】
2004531167.tif 000029
2004531167.tif 000030
【国際調査報告】
2004531167.tif 000031
2004531167.tif 000032
2004531167.tif 000033
2004531167.tif 000034