(57)【要約】本発明は、所定のインターリーブ規定に基づいてブロックにおいてインターリーブされたデータ信号を脱インターリーブするための方法に関する。この方法によって、脱インターリービング標的アドレスが、脱インターリーブされるデータ符号の所定の第１部分に基づいて算出され、標的アドレスメモリーに記憶される。次に、算出された標的アドレスによって、データ符号のその部分は脱インターリーブされる。続いて、これら両方の工程が、全データブロックが断片的に脱インターリーブされるまで、何度も繰り返される。
2004511179.tif 000002
【特許請求の範囲】
【請求項１】
所定のインターリーブ規定に基づいて、ブロックにインターリーブされたデータ信号を脱インターリーブする方法であって、
１つのデータブロックがＫのデータ符号を含んでおり、
脱インターリーブされるＫのデータ符号の、所定の第１部分に基づいて、脱インターリーブ標的アドレス（Ｅ−Ａｄｒ（ｎ））を算出するとともに標的アドレスメモリーに記憶し、
上記標的アドレスメモリーに記憶された脱インターリーブ標的アドレスに従って、データ符号の上記第１部分を脱インターリーブし、
第２工程では、上記データブロックの脱インターリーブされるＫのデータ符号の、所定の第２部分に対して、新たな脱インターリーブ標的アドレスを算出するとともに標的アドレスメモリーに記憶し、
上記標的アドレスメモリーに記憶された新たな脱インターリーブ標的アドレスに従ってデータ符号の第２部分を脱インターリーブし、
このようにして、すべてのデータブロックを断片的に脱インターリーブすることを特徴とする方法。
【請求項２】
予め標的アドレスメモリーに記憶された脱インターリーブ標的アドレスを上書きすることで、上記第２工程において算出された脱インターリーブ標的アドレスを保存することを特徴とする請求項１に記載の方法。
【請求項３】
複数の異なるインターリーブ規定に従って上記インターリーブを実行し、
上記異なるインターリーブ規定を算出するために生成規則を備え、
予めインターリーブ用の標的アドレスを算出することなく、上記データ符号の部分に基づいた脱インターリーブ標的アドレスを生成規則によって予め直接的に計算することを特徴とする請求項１または２に記載の方法。
【請求項４】
上記脱インターリーブは、ターボ脱インターリーブ、つまりターボインターリーバを用いてインターリーブされたデータ信号の脱インターリーブであることを特徴とする請求項３に記載の方法。
【請求項５】
上記所定の生成規則は、各データブロック長Ｋに対して、Ｒ列とＣ行とからなる座標変換行列の形状にインターリーブ規定を定義しているＵＭＴＳ規格ＴＳ２５．２１２であり、
上記所定の部分のそれぞれは、インターリーブされたデータ信号のｎｚ・Ｃの連続的なデータ符号数を有しており、ｎｚは１以上の整数であることを特徴とする請求項３に記載の方法。
【請求項６】
ｎｚ＝１であることを特徴とする請求項５に記載の方法。
【発明の詳細な説明】
本発明は、ブロックにインターリーブされたデータ信号の脱インターリーブ方法に関する。
【０００１】
電気通信技術では、通常、チャネルを介して伝送されるデータ信号と、送信側のインターリーブとには関連がある。インターリーブを行わずに統計的に変化する（群に発生する）検出エラーに影響を及ぼすと考えられる障害は、代わりにインターリーブを行うことによって統計的な影響を受けない検出エラーを生成できる。統計的な影響を受けない検出エラーのエラー防御度は、チャネル符号化を行うことによって統計的に変化する検出エラーよりも高いエラー防御度となる。
【０００２】
データ信号のインターリーブおよび脱インターリーブは、データブロックによって、それぞれ同じインターリーブ規定に従って送信側のインターリーバによってインターリーブされ、（同様にそれぞれ同じ）逆脱インターリーブ規定に従って、受信側の脱インターリーバから脱インターリーブされる。
【０００３】
このため、第１インターリーブまたは第１脱インターリーブの前に、その標的アドレス（インターリーブ標的アドレスまたは脱インターリーブ標的アドレス）を、データ符号の再配置のために算出する必要がある。従来は、第１インターリーブ工程または脱インターリーブ工程を実施する前に、標的アドレスがデータブロックの全データ符号用に算出され、インターリーブ標的アドレスメモリーまたは脱インターリーブ標的アドレスメモリーに記憶されるという工程であった。Ｋのデータ符号からなる１つのデータブロックの場合、標的アドレスメモリーは、それぞれＫの標的アドレスメモリー面積を含む必要がある。したがって、標的アドレスメモリーには、完全なインターリーブ情報または脱インターリーブ情報が含まれている。
【０００４】
しかし、この脱インターリーブ方法では、受信部に大きなメモリー配置領域を備える必要があるという点において不利である。４０〜５１１４ビットのデータブロック長Ｋを可能にするＵＭＴＳ（ユニバーサル移動電話システム）規格の場合、脱インターリーブ標的アドレスを保存するために、アドレスデータ幅が１３ビットのメモリーセルを５１１４個有するメモリーが必要である。
【０００５】
通常、データ信号のインターリーブは、チャネル符号化の後に行われる。しかし、チャネル符号化の特別な形式（ターボ符号化と呼ばれる）の場合、チャネル符号化と同時にインターリーブ工程が行われる。ターボ符号化の過程において行われるこのインターリーブを、以下では、ターボインターリーブと呼ぶことにする。
【０００６】
ターボ符号は、２値の、平行に連結した、帰納的で体系的な畳み込み符号である。ターボ符号を用いることによって、例えば１０００ビットより大きなビットからなる大きなデータブロックを伝送する際に、通常の畳み込み符号を用いた場合よりも、エラー防御の度合いを著しく改善できる。ターボ符号の構造と、集積化されたターボインターリーバとを備えたターボ符号器を用いてターボ符号を形成することとは知られており、例えばＰ．Ｊｕｎｇ「デジタル移動式無線システムの分析と構想「」（シュトゥットガルト、Ｔｅｕｂｎｅｒ出版社、１９９７年、付録Ｅ、３４３〜３６８ページ）に詳述されている。
【０００７】
伝送チャネル（例えば移動式無線チャネル）を介して伝送され、ターボ符号化されたデータ信号を受信する際、受信部においては、ターボ復号化の過程でターボインターリーブもまた逆行（ｒｕｅｃｋｇａｅｎｇｉｇ）させる必要がある。この工程は、ターボ脱インターリーブ（Ｔｕｒｂｏ−Ｅｎｔｓｃｈａｃｈｔｅｌｕｎｇ）と呼ばれ、ターボ復号器に集積されたターボ脱インターリーバによって実行される。データ信号のターボインターリーブとターボ脱インターリーブとは、同様に、データブロックにおいて行われる。
【０００８】
本発明の課題は、ブロックでインターリーブされたデータ信号の脱インターリーブ、特にターボ脱インターリーブを行うために改善された方法を提供することにある。特に、本脱インターリーブ方法によって、メモリーの所要面積をできる限り減少することができる。
【０００９】
本課題を解決するために、請求項１の特徴部分を提供する。
【００１０】
請求項１の特徴部分によると、脱インターリーブ標的アドレスが初めにデータブロックの所定の部分用にのみ算出されることによって、各データブロックは連続的に脱インターリーブされる。続いて、得られた（インターリーブされた）データブロックに対応する断片的な脱インターリーブが行われる。そして、全データブロックが断片的に脱インターリーブされるまで、この工程は頻繁に繰り返される。このようにして、脱インターリーブの場合、データブロック部分の（全データブロックではない）脱インターリーブ標的アドレスのみを保存すればよいので、メモリー所要面積をはるかに縮小することができる。
【００１１】
したがって、本発明の有効な実施形態の特徴は、次の工程において算出される脱インターリーブ標的アドレスが既に標的アドレスメモリーに記憶された標的アドレスを上書きすることによって保存されるという点にある。
【００１２】
本発明の方法にかかる他の有効な実施形態の特徴は、以下の３点である。つまり、第１に、インターリーブを、複数の異なるインターリーブ規定に従って実施できる。第２に、様々なインターリーブ規定を算出するための生成規則（Ｅｒｚｅｕｇｕｎｇｓｒｅｇｅｌ）が存在する。第３に、データ符号の部分に基づいた脱インターリーブ標的アドレスを、インターリーブ用の標的アドレスを予め算出せずに生成規則によって予め直接的に計算するという３点である。インターリーブ標的アドレスの算出を省略することによって、脱インターリーブ用のメモリー所要面積をさらに縮小できる。
【００１３】
生成規則は、各データブロック長Ｋに対してターボインターリーブ規定をＲ列とＣ行からなる座標変換行列の形状に定義しているＵＭＴＳ規格ＴＳ２５．２１２であってもよい。この場合、データブロックの所定の各部分は、インターリーブされたデータ信号のｎｚ・Ｃの連続的なデータ符号数を有することができる。このとき、ｎｚは１以上の整数である。
【００１４】
ｎｚ＝１であることが好ましい。つまり、データブロックのターボ脱インターリーブが列において行われる。
【００１５】
次に、本発明を、（ＵＭＴＳ規格ＴＳ２５．２１２）ターボ脱インターリーブに関する実施形態に基づいて、添付図面を参照しながら説明する。図１は、ターボ符号を生成するための、従来のターボ符号器を示すブロック図である。図２は、ターボ符号化された受信信号を復号するための、従来のターボ復号器を示すブロック図である。図３は、インターリーブ置換行列、逆置換行列、および本発明にかかる断片的なターボ脱インターリーブの原理を説明する図である。図４は、ＵＭＴＳ規格でＫ＝３８４０のインターリーブ変換行列を生成するための、列内置換（Ｉｎｔｒａ−Ｚｅｉｌｅｎ）を説明する図である。図５は、図４に相当する図であり、ＵＭＴＳインターリーブ変換行列を生成するために、列内置換を実施するための２つの座標変換と、列間置換（Ｉｎｔｅｒ−Ｚｅｉｌｅｎ）を実施するための１つの座標変換との連続的な実施を示す図である。
【００１６】
図１に、ターボ符号化されたデータ信号Ｄを生成するためにＵＭＴＳ送信機で使用されることの可能なターボ符号器ＴＣＯＤを例として示すブロック図である。本発明では、他のターボ符号器を使用してもよい。
【００１７】
ターボ符号器ＴＣＯＤは、１つのターボインターリーバＩＬと、２つの同一の帰納的で体系的な畳み込み符号器ＲＳＣ１およびＲＳＣ２（例えば８状態畳み込み符号器）と、２つの任意のパンクチャ（Ｐｕｎｋｔｉｅｒｅｒ）ＰＫＴ１およびＰＫＴ２と、１つのマルチプレクサＭＵＸとを備えている。
【００１８】
ターボ符号器ＴＣＯＤの課題は、エラー防御符号化を行うために、デジタル入力信号Ｘに冗長性を付加することにある。この入力信号は、データ符号（例えばビット）の系列から成り立っている。このデジタル入力信号Ｘは、例えばソース源符号化された音声信号または映像信号であってもよい。
【００１９】
ターボ符号器ＴＣＯＤは、デジタル出力信号Ｄを生成する。このデジタル出力信号Ｄは、入力信号Ｘ（いわゆる組織的信号）と、ＲＳＣ１によって符号化され、ＰＫＴ１によって任意にパンクチャされた信号Ｙ１と、ＩＬによってインターリーブされ、ＲＳＣ２によって符号化され、ＰＫＴ２によって任意にパンクチャされた信号Ｙ２とを多重化することによって生成される。
【００２０】
ターボインターリーバＩＬは、入力信号Ｘのブロックによるインターリーブを実施する。つまり、ターボインターリーバＩＬは、Ｋデータ符号（Ｋは正の整数であり、データブロック長を示す）を繰り返し受信し、整理し直し、順序を変えて再び出力する。データ符号の整理（置換）は、一定のデータブロック長Ｋと同じ規則に従って行われる。
【００２１】
ＵＭＴＳ規格では、ブロック長Ｋは可変であり、４０〜５１１４ビットである。また、規格では、各データブロック長に対して特有なインターリーブ規則が定められている。このことについては後で説明する。
【００２２】
そして、エラー防御符号化されたデータ信号Ｄを、キャリア上で適切に変調し、伝送チャネル（例えば移動式無線チャネル）を介して伝送する。
【００２３】
次に、受信機におけるターボ符号化された受信信号の復号化について、図２の従来の復号器ＴＤＥＣを参照して説明する。また、このターボ復号器の設計を変えることも可能であり、本発明の方法を実施するために、このターボ復号器とは異なる設計で使用できる。
【００２４】
ターボ復号器ＴＤＥＣは、第１および第２デマルチプレクサＤＭＵＸ１およびＤＭＵＸ２と、記憶装置ＭＥＭと、第１および第２畳み込み復号器ＤＥＣ１およびＤＥＣ２と、ターボインターリーバＩＬ´と、第１および第２ターボ脱インターリーバＤＩＬ１およびＤＩＬ２と、決定論理素子（Ｅｎｔｓｃｈｅｉｄｕｎｇｓｌｏｇｉｋ）（閾値決定器）ＴＬとを含んでいる。
【００２５】
受信機の復調器（図示せず）によって、受信機で復元された、符号化されたデータシーケンスＤである均等化データシーケンスＤ＾が与えられる。
【００２６】
図２のターボ復号器ＴＤＥＣの作動形態について、以下に簡単に説明する。
【００２７】
第１デマルチプレクサＤＭＵＸ１は、均等化データ信号Ｄ＾を均等化組織的データ信号Ｘ＾（入力信号Ｘの復元型）と均等化冗長性信号Ｙ＾とに分割する。そして、第２デマルチプレクサＤＭＵＸ２は、２つの均等化冗長性信号Ｙ＾１およびＹ＾２（冗長性信号Ｙ１およびＹ２の復元型）に分割する。
【００２８】
２つの畳み込み復号器ＤＥＣ１およびＤＥＣ２は、例えばＭＡＰ符号推定器であってもよい。第１畳み込み復号器ＤＥＣ１は、データ信号Ｘ＾およびＹ＾１と、フィードバック信号Ｚとから、対数信頼性データΛ１をＬＬＲ（対数尤度比）で算出する。
【００２９】
この信頼性データΛ１をターボインターリーバＩＬ´によってインターリーブし、インターリーブされた信頼性データΛ１Ｉを第２畳み込み復号器ＤＥＣ２に入力する。なお、ターボインターリーバＩＬおよびＩＬ´の作動形態は同じである。第２畳み込み復号器ＤＥＣ２は、インターリーブされた信頼性データΛ１Ｉと、記憶装置ＭＥＭに存在する復元された冗長性信号データＹ＾２とから、インターリーブされたフィードバック信号ＺＩとインターリーブされた第２対数信頼性データΛ２Ｉとを、ＬＬＲ’ｓと同じ形で算出する。
【００３０】
そして、インターリーブされたフィードバック信号ＺＩは、第１ターボ脱インターリーバＤＩＬ１によって脱インターリーブされ、フィードバック信号Ｚを生成する。
【００３１】
こうして上記の帰納ループを何度も（例えば５回）環流するのである。各環流は、同じデータブロックのデータに基づいて行われる。最後の環流の際に存在しインターリーブされる第２信頼性データΛ２Ｉを、第２脱インターリーバＤＩＬ２によって脱インターリーブし、脱インターリーブされた信頼性データΛ２を決定論理素子ＴＬに入力する。この決定論理素子ＴＬは、入力信号Ｘのデータ符号に関する推定値のシーケンスであるデータ信号Ｅ（Ｘ）を決定する。
【００３２】
データブロックのターボ復号器の下流、つまり推定値Ｅ（Ｘ）の適切なシーケンスの出力部では、次のデータブロックをターボ復号化する。
【００３３】
ターボ復号器の作動形態の詳細については、Ｐ．Ｊｕｎｇ「帰納ＭＡＰ符号推定」のＥ．３．３章３５３〜３６１ページに開示されている。これについては、本明細書に記載した。
【００３４】
例えば図２のターボ復号器ＴＤＥＣから明らかなように、ターボ復号化は、各ループ環流に、ターボインターリービング処置（ＩＬ´）と、ターボ脱インターリーブ処置（ＤＩＬ１）と、最終的なターボ脱インターリーブ処置（ＤＩＬ２）とを含んでいる。なお、この２つのターボ脱インターリーブ処置は同一である。
【００３５】
インターリーブ規定を、置換によって数学的に記述できる。データブロックのデータ信号を整理し直すために、この置換は、独自に各出力アドレスあるいはソースアドレスに標的アドレスを割り当てる。ソースアドレスとは、データブロックにおけるデータ符号の本来の位置のことであり、標的アドレスは、インターリーブされたデータブロックにおいて、整理し直されたデータ符号の位置のことである。
【００３６】
図３を用いて、本発明に基づく原理を簡単な例に基づいて説明する。
【００３７】
まず、インターリーブ規定について考える。このインターリーブ規定に基づいてデータブロックを形成しており、Ｋ＝９のデータ符号｛ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ｝からなるデータシーケンスがインターリーブされる。図３の上に、３×３メモリーセル行列で表されるインターリーブ入力データメモリーＶ＿ｉＤＳと、３×３メモリーセル行列で表されるインターリーブ出力データメモリーＶ＿ｆＤＳと、要素が同様にメモリー（標的アドレスメモリー）に記憶されている３×３置換行列Ｐとを示す。
【００３８】
このデータシーケンスは、インターリーブ入力データメモリーＶ＿ｉＤＳに読み込まれ、そこで（図３に示すように）列方向に保存される。
【００３９】
データメモリーＶ＿ｉＤＳおよびＶ＿ｆＤＳのメモリー領域には、アドレスｎ＝１〜９の通し番号が列方向に付けられる。このアドレスｎは、各メモリーセルの右上部の角に記入される。
【００４０】
置換行列Ｐは、アドレスｎのメモリーセルのインターリーブ入力データメモリーＶ＿ｉＤＳに保存されたデータ符号のために、インターリーブ出力データメモリーＶ＿ｆＤＳのインターリーブ標的アドレスＶ−Ａｄｒ（ｎ）を指定する。したがって、インターリーブしている間、Ｖ＿ｉＤＳのメモリー領域１に保存されたデータ符号（つまりａ）は、Ｖ＿ｆＤＳのメモリー領域３に保存され、Ｖ＿ｉＤＳのメモリー領域２に保存されたデータ符号（つまりｂ）は、Ｖ＿ｆＤＳのメモリー領域７に保存され、・・・と続く。インターリーブ出力データメモリーＶ＿ｆＤＳの読み出しは、同様に列方向に行われる。つまりインターリーブされたデータシーケンスは、｛ｇ，ｅ，ａ，ｃ，ｈ，ｆ，ｂ，ｉ，ｄ｝となる。
【００４１】
図３の下の部分に示すように、脱インターリーブは、インターリーブに類似してはいるが、Ｐ−１で表される逆置換行列（逆という表現は、置換を連続的に実行する演算に関する）を用いた方法によって実施される。この逆置換行列Ｐ−１を図３に示す。逆置換行列の要素は、脱インターリーブ標的アドレスメモリーに保存される。
【００４２】
ここで、インターリーバは複数の異なるインターリーブ規定を実施することができると仮定する。この仮定に従うと、異なるインターリーブ規定は、インターリーバに保存された複数の置換行列の形状としては維持されない。しかし、様々な置換行列を１つまたは複数の生成パラメータ（例えばデータブロック長Ｋ）に応じて形成できる特殊な生成規則が存在すると仮定すると、以下で説明するように、この仮定を、ターボインターリーブを行う場合にＵＭＴＳ規格によって実現できるのである。
【００４３】
次に、脱インターリーブを実施するための従来の方法を示す。初めに、生成規則に従って望ましい置換行列Ｐの全て（つまり全インターリーブ標的アドレス）を算出する。次に、算出された全ての置換行列Ｐを反転する。そして、反転した置換行列Ｐ−１を用いて、脱インターリーブを行う。
【００４４】
ターボ脱インターリーブに関する本発明の方法は、以下の点で従来の方法とは異なっている。つまり、初めに逆置換行列Ｐ−１の所定の部分のみが、つまり例えば、第１列に指定された脱インターリーブ標的アドレスＥ‐Ａｄｒ（ｎ）＝７、５、１（破線で示される）が、ｎ＝１，２，３に対して決定される。次に、他の脱インターリーブ標的アドレスの決定前に、インターリーブされたデータ信号の初めの脱インターリーブを行う。脱インターリーブ入力データメモリーＥ＿ｉＤＳ（Ｖ＿ｆＤＳに相当する）において、初めの３つのメモリー領域に保存されているインターリーブされたデータシーケンスの初めの３つのデータ符号ｇ，ｅ，ａは、脱インターリーブ出力データメモリーＥ＿ｆＤＳのメモリー領域７，５，１に書き込まれる。次に、逆置換行列Ｐ−１の他の所定の部分、つまり例えば第２列に指定された脱インターリーブ標的アドレス３，８，６が算出される。そして、再び、これらの書き込み工程が行われる。この方法を、インターリーブされたデータシーケンスが全て脱インターリーブされるまで続行する。
【００４５】
言い換えると、置換行列Ｐと、それに基づいた逆置換行列Ｐ−１とは、完全に算出されるのではなく、脱インターリーブされたデータブロックの所定の部分を脱インターリーブするために正確さが要求される逆置換行列Ｐ−１の行列要素（脱インターリーブ標的アドレス）が、その都度算出されるのである。その利点は、脱インターリーブ標的アドレスを脱インターリーブ標的アドレスメモリーに保存するためのメモリーの所要面積を縮小できるという点にある。なぜなら、各脱インターリーブ工程では、その前の脱インターリーブ工程で用いられた標的アドレスを上書きできるからである。上述の例（つまり列ごとの脱インターリーブ）の場合、脱インターリーブ標的アドレスメモリーは、９個ではなく３個のメモリーセルのみを含んでいればよい。
【００４６】
言い添えると、所定の部分に適するように生成規則を用いてインターリーブ置換行列Ｐを算出できるということは、予め与えられた部分に基づいて、逆置換行列Ｐ−１の断片的算出もまた可能であるということである。例えば置換行列Ｐの第１列のインターリーブ標的アドレスを算出すると、その値は３，７，４となる。この値で逆置換行列Ｐ−１（点で示されている）のアドレス１，２，３を算出できる。しかし、このアドレスは、データ符号の所定の部分、例えば、メモリーＥ＿ｉＤＳの第１列に保存されたデータ符号の所定の部分を十分に脱インターリーブできない。したがって、この例から、仮に置換行列Ｐの断片的算出が可能であったとしても、通常、逆置換行列Ｐ−１の、所定の部分の算出には、初めに全置換行列Ｐを算出する必要があることが明らかである。
【００４７】
次に、ＵＭＴＳ規格を用いた場合に、逆置換行列Ｐ−１（脱インターリーブ標的アドレス行列）の断片的算出が可能かどうかについて述べる。このような逆置換行列Ｐ−１の断片的算出がＵＭＴＳ規格によって可能であるという認識が、本発明の一部である。
【００４８】
上述したように、ＵＭＴＳ規格によって、各ブロック長Ｋに対する特有なインターリーブ規定を形成できる生成規則が提示される。また、各インターリーブ規定は、脱インターリーブ入力データメモリーＥ＿ｉＤＳと脱インターリーブ出力データメモリーＥ＿ｆＤＳとの間の座標変換の形によって提示される。
【００４９】
本発明をより理解しやすくするために、初めに、付属の座標変換行列を決定するために、ＵＭＴＳ規格ＴＳ２５．２１２Ｖ３．３．０と一致する生成規則について以下に再び示す。座標変換行列は、図３に基づいて説明した置換行列と同じ情報を含んでいる。なお、この情報は、置換規定が２次元的な座標変換（そして１次元的な標的アドレス割り当て工程ではない）を用いて示されるという点において、この置換行列とは異なるものである。
【００５０】
第１工程（変換行列の定義）
１．１　列数Ｒの定義：
Ｒ＝５，　　　Ｋ＝４０〜１５９ビットの場合（第１例）
Ｒ＝１０，　　Ｋ＝１６０〜２００ビット、または、Ｋ＝４８１〜５３０ビットの場合（第２例）
Ｒ＝２０，　　それ以外（第３例）
１．２　行数Ｃの定義：
第２例（Ｋ＝４８１〜５３０ビット）の場合：Ｃ＝ｐ＝５３、
それ以外：
（ｉ）最小素数ｐを求める
０≦（ｐ＋１）−Ｋ／Ｒ
（ｉｉ）０≦ｐ−Ｋ／Ｒの場合、（ｉｉｉ）へ進み、
それ以外：Ｃ＝ｐ＋１
（ｉｉｉ）０≦ｐ−１−Ｋ／Ｒの場合、Ｃ＝ｐ−１
それ以外：Ｃ＝ｐ
１．３　次に、入力データシーケンスを、列ごとにＲ×Ｃ入力データメモリー行列（Ｖ＿ｉＤＳに相当する）に書き込む。
【００５１】
第２工程（列内置換）
第Ａ例：Ｃ＝ｐ
（Ａ１）次の表からの原始根の選択：
【００５２】
【表１】
2004511179.tif 000003
【００５３】
（Ａ２）次の式に従う列内置換用基底シーケンスｃ（ｉ）の形成：
ｃ（ｉ）＝［ｇ・ｃ（ｉ−１）］ｍｏｄｐ，
ｉ＝１，２，・・，（ｐ−２）
ｃ（０）＝１
ｍｏｄはモジュロ演算を示している。
【００５４】
（Ａ３）以下を伴う最小素数ｊ＝１，２，・・，Ｒ−１，の最小素数のセット｛ｑｊ｝の検索：
‐ｇｇＴ｛ｑｊ，ｐ−１｝＝１（ｇｇＴ＝最大公約数）
‐ｑｊ＞６
‐ｑｊ＞ｑｊ−１
‐ｑ０＝１
（Ａ４）セット｛ｑｊ｝を置換し、置換によって得られたセットを｛ｐｊ｝と表し、置換工程は：
ＰＰｘ（ｊ）＝ｑｊ，ｊ＝０，１，・・，Ｒ−１
ＰＸ（ｊ）は、第３工程で定義された列間置換である。
【００５５】
（Ａ５）以下の式に従うｊ番目の列内置換ｊ＝０，１，・・，Ｒ−１：
ｃｊ（ｉ）＝ｃ（［ｉ・ｐｊ］ｍｏｄ（ｐ−１）），
ｉ＝０，１，２，・・，（ｐ−２）および
ｃｊ（ｐ−１）＝０
ｃｊ（ｉ）は、ｊ番目の列の置換後のｉ番目の出力の入力ビットの位置である。
【００５６】
第Ｂ例：Ｃ＝ｐ＋１
（Ｂ１）　第Ａ１例と同様
（Ｂ２）　第Ａ２例と同様
（Ｂ３）　第Ａ３例と同様
（Ｂ４）　第Ａ４例と同様
（Ｂ５）　以下の式に従って、ｊ番目の列内置換ｊ＝０，１，・・，Ｒ−１を行う：
ｃｊ（ｉ）＝ｃ（［ｉ・ｐｊ］ｍｏｄ（ｐ−１）），
ｉ＝０，１，２，・・，（ｐ−２）および
ｃｊ（ｐ−１）＝０
ｃｊ（ｐ）＝ｐ
（Ｂ６）　Ｋ＝Ｃ・Ｒの場合、ＣＲ−１（ｐ）とＣＲ−１（０）とを交換する。このとき、ｃｊ（ｉ）は、ｊ番目の列の置換後のｉ番目の出力の入力ビットの位置である。
【００５７】
第Ｃ例：Ｃ＝ｐ−１
（Ｃ１）第Ａ１例と同様
（Ｃ２）第Ａ２例と同様
（Ｃ３）第Ａ３例と同様
（Ｃ４）第Ａ４例と同様
（Ｃ５）以下の式に従って、ｊ番目の列内置換ｊ＝０，１，・・，Ｒ−１を行う：
ｃｊ（ｉ）＝ｃ（［ｉ・ｐｊ］ｍｏｄ（ｐ−１））−１，
ｉ＝０，１，２，・・，（ｐ−２）
ｃｊ（ｉ）は、ｊ番目の列の置換後のｉ番目の出力部の入力ビットの位置である。
【００５８】
第３工程（列間置換）
以下の理論体系に従って、列間置換ＰＸ（ｊ）（ｊ＝０，１，・・，Ｒ−１，Ｘ＝Ａ，Ｂ，ＣまたはＤ）を行う。ＰＸ（ｊ）は、ｊ番目の置換された列の本来の位置である：
ＰＡ：｛１９，９，１４，４，０，２，５，７，１２，１８，１０，８，１３，１７，３，１，１６，６，１５，１１｝　　　　　　Ｒ＝２０に対して
ＰＢ：｛１９，９，１４，４，０，２，５，７，１２，１８，１６，１３，１７，１５，３，１，６，１１，８，１０｝　　　　　　Ｒ＝２０に対して
ＰＣ：｛９，８，７，６，５，４，３，２，１，０｝　Ｒ＝１０に対して
ＰＤ：｛４，３，２，１，０｝　　　　　　Ｒ＝５に対して
様々な理論体系を以下のように使用する：
【００５９】
【表２】
2004511179.tif 000004
【００６０】
Ｘ＝ＡあるいはＢあるいはＣあるいはＤ
図４では変換行列の構造を説明するために、Ｋ＝３８４０に対する例を用いている。このとき各行列要素は、行列の列／行座標（ｊ・ｉ）に基づいて確認され、上述の規格によって示された座標変換が見られる。
【００６１】
１．１および１．２の定義に従うと、結果は、Ｃ＝１９２（行数）およびＲ＝２０（列数）である。最小素数はｐ＝１９１である。
【００６２】
第２工程において第Ｂ例は有効である。Ｂ１工程に従って、原始根ｇをｐ＝１９１とする。結果は、ｇ＝１９である。
【００６３】
工程Ｂ２では、基底シーケンスｃ（ｉ）が算出される。この算出値ｃ（ｉ）は、図４では、水平方向に太字で囲まれた領域に示されている。
【００６４】
工程Ｂ３では、最小素数（ｊ＝０〜Ｒ−１）のセット｛ｑｊ｝が算出される。最小素数のセットは、｛１，７，１１，１３，１７，２３，２９，３１，３７，４１，４３，４７，５３，５９，６１，６７，７１，７３，７９，８３｝である。
【００６５】
次の例では、工程Ｂ５が最小素数のセット｛ｑｊ｝を用いて行われる。つまり、置換された最小素数のセットへの移行は、列間置換の後で初めて行われる。従って、ｊ番目の列に関する列内置換は、方程式ｃｊ（ｉ）＝ｃ（［ｉ・ｑｊ］ｍｏｄ（ｐ−１））を用いて算出される。列内置換がインターリーブ入力データメモリーＶ＿ｉＤＳにおいてデータ符号に対して別々に実施される限り（列内置換が変換行列を形成するためにのみ用いられない場合）、列内置換規定ｃｊ（ｉ）によって、インターリーブ入力データメモリーＶ＿ｉＤＳにおいて列／行座標（ｊ・ｉ）に読み込まれたデータ符号が、列／行座標（ｊ、ｃｊ（ｉ））を有する（架空の）バッファーのメモリーセルに保存される。
【００６６】
この列内置換ｃｊ（ｉ）は、列指数ｊに応じて決まる。つまり、各列によって異なっている。
【００６７】
工程Ｂ５に示された方程式に基づいて、内部列内置換は、規定
ｃ＿ｉｎｊ（ｉ）＝［ｉ・ｑｊ］ｍｏｄ（ｐ−１））
に従う「内部」列内置換と、規定
ｃ＿ｏｕｔ（ｉ）＝ｃ（ｉ）
に従う「外部」列内置換とによって連続的に実施される。
【００６８】
内部列内置換ｃ＿ｉｎｊ（ｉ）は、列によって異なっているのに対して、外部列内置換ｃ＿ｏｕｔ（ｉ）は全ての列において同一である。
【００６９】
内部列内置換の際に得られる行標的座標値ｃ＿ｉｎｊ（ｉ）のいくつかは、図４に示されるＲ×Ｃ変換行列に書き込まれる。ｉ＝１（第１行）の場合、最小素数のシーケンスは｛ｑｊ｝である。
【００７０】
行ｉ＝４の場合の値は、図４では太線で囲まれている。これらの値は、方程式ｃ＿ｉｎｊ（４）＝［４・ｑｊ］ｍｏｄ１９０に従って算出される。
【００７１】
座標ｉ＝４，ｊ＝３のメモリーセルに関して、値はｃ＿ｉｎ３（４）＝［４・１３］ｍｏｄ１９０＝５２である。
【００７２】
図５では、座標（３，４）を座標（３，５２）に配置する内部列内置換を、矢印Ａによって具象的に説明している。
【００７３】
外部列内置換ｃ＿ｏｕｔ（ｉ）は、矢印Ｂによって示されている。外部列内置換用の出力座標である内部列内置換の標的座標（３，５２）は、外部列内置換の標的座標（３，８６）に配置される。（したがって、外部列内置換の標的座標は、全ての列内置換の標的座標でもある。）
この例の計算結果は、
ｃ３（４）＝ｃ＿ｏｕｔ（ｃ＿ｉｎ３（４））＝８６
となる。
【００７４】
第３工程では、列間置換は理論体系ＰＡに基づいて行われる。ＰＡ（ｊ＝３）＝４であるので、列内置換の標的座標（３，８６）は、列間置換の標的座標（４，８６）に配置される。この列間置換とは、座標（３，８６）の架空のバッファーのメモリーセルに保存されたデータ符号を、座標（４，８６）のインターリービング出力データメモリーＶ＿ｆＤＳのメモリーセルに変換することである（実際には行われない）。図５では、この列間置換を矢印Ｃによって示している。
【００７５】
したがって、通常、インターリーブに関して、ＵＭＴＴ座標配置規定は：
（ｊ，ｉ）→（ＰＸ（ｊ），ｃｊ（ｉ））
となる。
【００７６】
変換行列の座標配置規定から、置換行列Ｐの一次元的なインターリーブ標的アドレスを、次の関係に基づいて算出できる：
ソースアドレス：ｎ＝ｊ・Ｃ＋ｉ
インターリーブ標的アドレス：Ｖ−Ａｄｒ（ｎ）＝ＰＸ（ｊ）・Ｃ＋ｃｊ（ｉ）
したがって、置換行列は、図３の上の部分のとおりに算出可能である。
【００７７】
この例の場合、
ソースアドレス：ｎ＝３・１９２＋４＝５８０
インターリーブ標的アドレス：Ｖ‐Ａｄｒ（５７９）＝４・１９２＋８６＝８５４
となる。
【００７８】
つまり、置換行列Ｐには、アドレスｎ＝５８０（座標（３，４）に相当する）の領域に、インターリーブ標的アドレス値８５４が存在しているのである。
【００７９】
次に、本発明に基づいて、予め置換行列Ｐの算出を行う必要なく、逆置換行列Ｐ−１の第１列の脱インターリーブ標的アドレスを算出できるということについて説明する。
【００８０】
初めに、逆置換行列Ｐ−１の列および行数が決定される。この決定は、工程１に基づいて行われる。つまり、置換行列Ｐの列および行数の決定と同じである。
【００８１】
逆置換行列Ｐ−１の座標は、形状（ｊ，ｉ）、つまり列および行座標と同様に示される。
【００８２】
初めに、工程３のＵＭＴＳ規格によって定義された列間置換の逆配置が行われる。逆列間置換ＰＸ−１（ｊ）（ｊ＝０，１，・・，Ｒ−１）は、Ｘ＝Ａ，Ｂ，ＣまたはＤの場合には、以下のようになる：
Ｐ−１Ａ：｛４，１５，５，１４，３，６，１７，７，１１，１，１０，１９，８，１２，２，１８，１６，１３，９，０｝　　Ｒ＝２０の場合
Ｐ−１Ｂ：｛４，１５，５，１４，３，６，１６，７，１８，１，１９，１７，８，１１，２，１３，１０，１２，９，０｝　　Ｒ＝２０の場合
Ｐ−１Ｃ：｛９，８，７，６，５，４，３，２，１，０｝　　Ｒ＝１０の場合
Ｐ−１Ｄ：｛４，３，２，１，０｝　　Ｒ＝５の場合
逆列間置換の選択Ｘ＝Ａ，Ｂ，ＣまたはＤは、工程３に示された図式によって行われる。
【００８３】
逆列間置換の座標配置規定は、以下のとおりである。
（ｊ，ｉ）→（ＰＸ−１（ｊ），ｉ）
このとき、（ｊ・ｉ）は、脱インターリーブ入力データメモリーＥ＿ｉＤＳのメモリーセルの出力座標である。
【００８４】
次の工程では、外部列内置換と内部列内置換との逆転配置（Ｕｍｋｅｈｒａｂｂｉｌｄｕｎｇｅｎ）を連続的に実施することによって、列座標が算出される。
【００８５】
逆外部列内置換に基づいた座標変換は、以下の通りである。
（ＰＸ−１（ｊ），ｉ）→（ＰＸ−１（ｊ），ｃ＿ｏｕｔ−１（ｉ））
このとき、ｃ＿ｏｕｔ−１（ｉ）＝ｃ−１（ｉ）は、逆外部列内置換を示している。
【００８６】
最後の座標変換工程では、逆内部列内置換が実施される。この配置規定は、以下の通りである。
【００８７】
【数１】
2004511179.tif 000005
【００８８】
脱インターリーブ標的アドレスＥ−Ａｄｒ（ｎ）は、次の省略形
【００８９】
【数２】
2004511179.tif 000006
【００９０】
を用いた、方程式　Ｅ−Ａｄｒ（ｎ）＝ｄｊ・Ｃ＋ｄｉ
に基づいて行われる。
【００９１】
このとき、ｎ＝ｊ・ｃ＋ｉは、脱インターリーブ入力データメモリーＥ＿ｉＤＳに保存されたインターリーブされたデータ信号のソースアドレスである。
【００９２】
この脱インターリーブ理論体系の例外が、事例Ｃ＝ｐ＋１で行がｐ−１およびｐの場合、および、事例Ｃ＝ｐで行がｐ−１の場合に起こる。
【００９３】
この行は、列内置換の影響を受けない。つまり、行では、外部列内置換も内部列内置換も行われないということである。したがって、脱インターリーブサイクルは、列間置換の逆変換に限定される。
【００９４】
脱インターリーブの場合、行ｐに基づいて、列間置換のみが行われる。したがって、脱インターリーブの計算結果は以下のようになる。
ｄｉ＝ｉ＝ｐ
ｄｊ＝Ｐｘ−１−１（ｊ）　　　　　　（Ｘ＝Ａ，Ｂ，ＣまたはＤ）
行ｐ−１は、インターリーブの場合、列間置換に従い、行０に配置される。脱インターリーブサイクルの計算結果は、以下のとおりである。
ｄｉ＝ｐ−１　　　ｉ＝０の場合
ｄｊ＝Ｐ（ｊ）　　　Ｘ＝ＡまたはＢまたはＣまたはＤ
脱インターリーブ標的アドレスの算出は、ここでも、すでに提示された定式Ｅ−Ａｄｒ（ｎ）＝ｄｊ・Ｃ＋ｄｉに従って行われる。
【００９５】
脱ンターリーブ工程を実施する際、第１に、標的脱インターリーブアドレスＥ−Ａｄｒ（ｎ）は、脱インターリーブ入力データメモリーＥ＿ｉＤＳのある所定の部分用に（例えば、上述した例において、脱インターリーブアドレスｎ＝０，１，・・，１９１はある所定の列ｊ用に）算出される。このために、列指数ｊに関して、列座標値ｄｊおよび全ての行座標値ｄｉを算出する必要がある。列ｊ用の算出された脱インターリーブ標的アドレスＥ−Ａｄｒ（ｎ）は、標的アドレスメモリーに保存される。このために、この標的アドレスメモリーは、本例の場合、例えば１３ビットのワード幅の、１９２のメモリーセル（一般的には最大２５６のメモリーセル）だけを備える必要がある。複数の列からなるデータブロック部分に対応して、標的アドレスメモリーは大きく設計される。
【００９６】
そして、このインターリーブされたデータ信号の、初めの１９２のデータ符号が、これら１９２の標的アドレスによって脱インターリーブされる。このサイクルは、図３に基づいて説明した方法に相当する。
【００９７】
初めの１９２のデータ符号（または、これらとは別の、インターリーブされたデータブロックの自由に選択可能な部分）が脱インターリーブされた後、脱インターリーブ標的アドレス値Ｅ−Ａｄｒ（ｎ）の次のセットが算出され、算出された脱インターリーブ標的アドレス値に基づいて、データブロックの、第２部分のデータ符号の再保存が行われる。列ごとの脱インターリーブが行われる場合、データブロックは、Ｒ＝５またはＲ＝１０またはＲ＝２０の交互脱インターリーブ標的アドレス算出工程と、脱インターリーブ標的アドレス保存工程（直前の工程で用いられた標的アドレスが上書きされる）と、データ符号再保存工程との後、完全に脱インターリーブされる。ブロックによってインターリーブされたデータ信号の断片的、または連続的な脱インターリーブ方法は、ＵＭＴＳ規格に従うターボ脱インターリーブに基づいて説明してきたが、この条件に限定されず、一般にブロックでインターリーブされたデータ信号の脱インターリーブ工程として用いることもできる。
【図面の簡単な説明】
【図１】
ターボ符号を生成するための、従来のターボ符号器を示すブロック図である。
【図２】
ターボ符号化された受信信号を復号するための、従来のターボ復号器を示すブロック図である。
【図３】
インターリービング置換行列、逆置換行列、および本発明にかかる断片的なターボ脱インターリーブの原理を説明する図である。
【図４】
ＵＭＴＳ規格でＫ＝３８４０のインターリーブ変換行列を形成するための、列内置換を説明する図である。
【図５】
図４に相当する図であり、ＵＭＴＳインターリーブ変換行列を形成するために、列内置換を実施するための２つの座標変換と、列間置換を実施するための１つの座標変換との連続的な実施を示す図である。
【図１】
2004511179.tif 000007
【図２】
2004511179.tif 000008
【図３】
2004511179.tif 000009
【図４】
2004511179.tif 000010
【図５】
2004511179.tif 000011
【国際公開パンフレット】
2004511179.tif 000012
2004511179.tif 000013
2004511179.tif 000014
2004511179.tif 000015
2004511179.tif 000016
2004511179.tif 000017
2004511179.tif 000018
2004511179.tif 000019
2004511179.tif 000020
2004511179.tif 000021
2004511179.tif 000022
2004511179.tif 000023
2004511179.tif 000024
2004511179.tif 000025
2004511179.tif 000026
2004511179.tif 000027
2004511179.tif 000028
2004511179.tif 000029
2004511179.tif 000030
2004511179.tif 000031
2004511179.tif 000032
2004511179.tif 000033
2004511179.tif 000034
2004511179.tif 000035
2004511179.tif 000036
2004511179.tif 000037
2004511179.tif 000038
2004511179.tif 000039
2004511179.tif 000040
2004511179.tif 000041
【国際公開パンフレット（コレクトバージョン）】
2004511179.tif 000042
2004511179.tif 000043
【手続補正書】
【提出日】平成14年9月13日(2002.9.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
可変のインターリーブ規定に基づいて、ブロックにインターリーブされたデータ信号を脱インターリーブする方法であって、
１つのデータブロックがＫのデータ符号を含んでおり、用いられるインターリーブ規定は、ＵＭＴＳ規格ＴＳ２５．２１２の所定の生成規則から様々なインターリーブ規定を算出するようになっており、
脱インターリーブされるＫのデータ符号の、所定の第１部分に基づいて、脱インターリーブ標的アドレス（Ｅ‐Ａｄｒ（ｎ））を算出するとともに標的アドレスメモリーに記憶し、
インターリーブのための標的アドレスの算出を予め行わずに、生成規則によってデータ符号の部分に基づいた脱インターリーブ標的アドレスの算出を直接行い、
上記標的アドレスメモリーに記憶された脱インターリーブ標的アドレスに従って、データ符号の上記第１部分を脱インターリーブし、
第２工程では、上記データブロックの脱インターリーブされるＫのデータ符号の、所定の第２部分に対して、新たな脱インターリーブ標的アドレスを算出するとともに標的アドレスメモリーに記憶し、
再び、インターリーブのための標的アドレスの算出を予め行わずに、生成規則によってデータ符号の該第２部分に基づいた脱インターリーブ標的アドレスの算出を行い、
上記標的アドレスメモリーに記憶された新たな脱インターリーブ標的アドレスに従ってデータ符号の第２部分を脱インターリーブし、
このようにして、すべてのデータブロックを部分的に脱インターリーブすることを特徴とする方法。
【請求項２】
予め標的アドレスメモリーに記憶された脱インターリーブ標的アドレスを上書きすることで、上記第２工程において算定された脱インターリーブ標的アドレスを保存することを特徴とする請求項１に記載の方法。
【請求項３】
上記脱インターリーブは、ターボ脱インターリーブ、つまりターボインターリーバを用いてインターリーブされたデータ信号の脱インターリーブであることを特徴とする請求項１または２に記載の方法。
【請求項４】
ＵＭＩＴＳ規格ＴＳ２５．２１２に基づいて、各データブロック長に対してＲ列とＣ行とからなる座標変換行列の形状のインターリーブ規格を定義する生成規則であって、
上記所定の部分のそれぞれは、インターリーブされたデータ信号のｎｚ・Ｃの連続的なデータ符号数を有しており、ｎｚは１以上の整数であることを特徴とする、請求項１〜３のいずれかに記載の方法。
【請求項５】
ｎｚ＝１であることを特徴とする請求項４に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
伝送チャネル（例えば移動式無線チャネル）を介して伝送され、ターボ符号化されたデータ信号を受信する際、受信部においては、ターボ復号化の過程でターボインターリーブもまた逆行（ｒｕｅｃｋｇａｅｎｇｉｇ）させる必要がある。この工程は、ターボ脱インターリーブ（Ｔｕｒｂｏ−Ｅｎｔｓｃｈａｃｈｔｅｌｕｎｇ）と呼ばれ、ターボ復号器に集積されたターボ脱インターリーバによって実行される。データ信号のターボインターリーブとターボ脱インターリーブとは、同様に、データブロックにおいて行われる。ＰＣＴ特許ＷＯ９９／０７０７６号には、異なるアルゴリズム規定に基づくインターリーブアドレスが制御装置を用いて直接的に算出されるインターリーブ方法が開示されている。本明細書によると、逆脱インターリーブ工程は、逆の順序で実施されるということである。米国特許ＵＳ５，６７７，９１１号には、以前にインターリーブされたデータ電流（Ｄａｔｅｎｓｔｒｏｍｓ）の部分的な脱インターリーブ方法が提示されている。インターリーブが行われる間に起こる時間遅延は、脱インターリーブ工程が行われる間に、データ語によって再び短縮されることによって、部分的な脱インターリーブが達成されるのである。米国特許ＵＳ６，１０８，３８８には、ＵＭＴＳ規格と同様に、列間置換と列内置換との両方が行われる、インターリーブ方法が開示されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項１の特徴部分によると、本発明は、可変のインターリービング規定に基づいてブロックにインターリーブされたデータ信号の脱インターリーブ方法に関する。用いられるインターリーブ規定は、ＵＭＴＳ規格ＴＳ２５．２１２の所定の生成規則から様々なインターリーブ規定およびブロック長Ｋを算出するために行われる。脱インターリービング標的アドレスが、インターリーブのための標的アドレスの算出を予め行わずに、生成規則から、初めにデータブロックの所定の部分用にのみ算定されることによって、各データブロックは連続的に脱インターリーブされる。続いて、得られた（インターリーブされた）データブロックに対応する断片的な脱インターリーブが行われる。そして、全データブロックが断片的に脱インターリーブされるまで、この工程は頻繁に繰り返される。このようにして、脱インターリーブの場合、データブロックの部分の（全データブロックではない）脱インターリーブ標的アドレスのみを保存すればよいので、メモリー所要面積をはるかに縮小することができる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
他の利点は、以下の３点である。つまり、第１に、インターリーブを、複数の異なるインターリーブ規定に従って実施できる。第２に、様々なインターリーブ規定を算出するための生成規則（Ｅｒｚｅｕｇｕｎｇｓｒｅｇｅｌ）が存在する。第３に、データ符号の部分に基づいた脱インターリーブ標的アドレスを、インターリービング用の標的アドレスを予め算出せずに生成規則によって予め直接的に計算するという３点である。インターリーブ標的アドレスの算出を省略することによって、脱インターリーブ用のメモリー所要面積をさらに縮小できる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
生成規則は、各データブロック長Ｋに対してターボインターリーブ規定をＲ列とＣ行からなる座標変換行列の形状に定義しているＵＭＴＳ規格ＴＳ２５．２１２である。この場合、データブロックの所定の各部分は、インターリーブされたデータ信号のｎｚ・Ｃの連続的なデータ符号数を有することができる。このとき、ｎｚは１以上の整数である。




【国際調査報告】
2004511179.tif 000044
2004511179.tif 000045
2004511179.tif 000046
2004511179.tif 000047