(57)【要約】ＩＣ（２０）を、これらＩＣが形成されている半導体基板（１０）からほぼ分離する。その後、半導体基板を上下反対にし、液晶の位置に接着剤（２１）が設けられた基板（担持体）（３）上に配置する。液晶を担持体に取付けた後、半導体基板を除去し、例えば行及び列の交点に液晶を担持体に取付けたままにする。分離した液晶はＴＦＴ（簡単なＡＭアドレス）だけでなく複雑な電子装置（メモリの画素のアドレス及びアイデンティフィケーション）をも含めることができる。
2004518177.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの画素のグループと導体パターンとが基板に設けられ、駆動電圧を前記画素に印加する半導体デバイスが前記基板に固着された表示装置の製造方法であって、この製造方法が、
複数の半導体デバイスであって、それらの表面上に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
前記電気接続接点を前記導体パターンに結合する工程と、
その後、前記半導体デバイスを前記半導体基板から分離する工程と
を有する製造方法。
【請求項２】
請求項１に記載の製造方法であって、前記電気接続接点の少なくとも一部分を導電的に前記導体パターンに接続する製造方法。
【請求項３】
少なくとも１つの画素のグループが基板に設けられ、駆動電圧を前記画素に印加する半導体デバイスが前記基板に固着された表示装置の製造方法であって、この製造方法が、
複数の半導体デバイスであって、それらの表面上に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と、
その後、前記半導体デバイスを前記半導体基板から分離する工程と、
その後、少なくとも前記半導体デバイスの位置で導体パターンを前記基板に設け、前記電気接続接点を前記導体パターンに結合する工程と
を有する製造方法。
【請求項４】
請求項３に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導電パターンに導電的に接続する製造方法。
【請求項５】
請求項１または３に記載の製造方法であって、前記半導体デバイスのピッチを画素のグループと少なくとも１つの次元で同一にする製造方法。
【請求項６】
請求項１または３に記載の製造方法であって、半導体デバイスを複数の画素に関連づける製造方法。
【請求項７】
請求項６に記載の製造方法であって、前記半導体デバイスが前記画素に対する駆動電子装置を有する製造方法。
【請求項８】
請求項１または３に記載の製造方法であって、前記半導体基板の表面領域をエッチング処理することにより前記半導体デバイスを分離する製造方法。
【請求項９】
請求項１または３に記載の製造方法であって、前記半導体デバイスを絶縁層上の半導体層に設け、エッチング処理により分離する製造方法。
【請求項１０】
請求項１または３に記載の製造方法であって、前記基板を可撓性とする製造方法。
【請求項１１】
少なくともスイッチング素子を有する機能グループが少なくとも基板に設けられ、駆動電圧を前記スイッチング素子に加える半導体デバイスが前記基板に固着された電子装置の製造方法であって、この製造方法が、
前記基板に導体パターンを形成する工程と、
複数の半導体デバイスであって、それらの表面に電気接続接点を有する半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と
前記電気接続接点を前記導体パターンに結合する工程と
その後、前記半導体デバイスを前記半導体基板から分離する工程と
を有する製造方法。
【請求項１２】
請求項１１に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導体パターンに導電的に接続する製造方法。
【請求項１３】
少なくともスイッチング素子を有する機能グループに少なくとも基板が設けられ、駆動電圧を前記スイッチング素子に加える半導体デバイスが前記基板に固着された電子装置の製造方法であって、この製造方法が、
表面に電気接続接点を有する複数の半導体デバイスを半導体基板に設ける工程と、
前記半導体基板の表面領域で前記半導体デバイスを相互に分離する工程と
その後、前記半導体デバイスを半導体基板から分離し、前記基板に導体パターンを形成し、前記電気接続接点を前記導体パターンに結合する工程と
を有する製造方法。
【請求項１４】
請求項１３に記載の製造方法であって、前記電気接続接点の少なくとも一部分を前記導体パターンに導電的に接続する製造方法。
【請求項１５】
請求項１１または１３に記載の製造方法であって、前記半導体デバイスのピッチを前記機能グループと少なくとも１つの次元で同一にする製造方法。
【発明の詳細な説明】
【０００１】
この発明は、少なくとも１つの画素のグループと導体パターンとが基板に設けられ、駆動電圧を画素に印加する半導体デバイスが基板に固定された表示装置の製造方法に関するものである。
【０００２】
このようなアクティブマトリクス表示装置の一例にＴＦＴＬＣＤまたはＡＭＬＣＤがあり、これらは、ラップトップコンピュータやオーガナイザに用いられているだけでなく、ＧＳＭ電話の分野でますます広く用いられてきている。ＬＣＤの代わりに、例えば（ポリマー）ＬＥＤ表示装置を用いることができる。
特に、この発明は、少なくともスイッチング素子を有する機能グループが少なくとも基板に設けられ、駆動電圧をスイッチング素子に加える半導体デバイスが基板に固着された電子装置の製造方法に関するものである。
【０００３】
“Ｆｌｅｘｉｂｌｅ Ｄｉｓｐｌａｙｓ ｗｉｔｈ Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ Ｅｌｅｃｔｒｏｎｉｃｓ”， ＳＩＤ Ｉｎｔ． Ｄｉｓｐｌａｙ Ｃｏｎｆ．（２０００年９月）第４１５〜４１８頁の論文には、液晶懸濁液に特別に形成された半導体デバイスが基板にわたって移動し、基板内に対応するように形成された“アパーチャ”またはインデンテーションに到達する過程が記載されている。半導体デバイスは、標準の技術により製造されたＩＣである。ＩＣが形成された後、画素との接触が確立される。
【０００４】
この場合に生じる問題は、ＩＣを設ける場合に、かなりの公差を考慮する必要があるという事実である。半導体デバイス（ＩＣ）をいわゆるインデンテーション内に移動しなければならないだけでなく、半導体デバイスはある厚さ（約５０マイクロメートル）を有する。すべてのＩＣが同一のウェファから得られるとは限らない場合は必ず、厚さの変化や、基板の表面上の“アパーチャ”またはインデンテーションの深度の変化に応じて、基板上に設けられた電気光学層の厚さに変化が生じ、この厚さは数マイクロメートルに達するおそれがある。このことは、例えば（Ｓ）ＴＮ効果のような、厚さに影響を受けやすい効果が用いられる場合に特に、不所望な変色や、スイッチング特性の変化につながる。
【０００５】
ＩＣの配置中に生じる誤差も考慮する必要がある。ＩＣが“インデンテーション内に滑って移動する”場合、ＩＣはインデンテーション内の任意の位置に最終地点を見つける可能性がある。その結果、インデンテーションは、半導体デバイス（ＩＣ）よりも広い空間を占め、これにより、特に透過型表示装置ではアパーチャが犠牲になる。この不正確な配置では、ＩＣを満足のいくように接触できるようにするため、これらＩＣに広い接触面を設ける必要があり、このことにより、ＩＣの表面領域が犠牲になり、極めて高価と分かる技術になる。
【０００６】
更なる問題は、インデンテーションの深さの変化に関連して半導体デバイス（ＩＣ）の厚さが変化し、局部の厚さの変化が基本的な表面領域（基板の一般的な表面領域）で生じるようになるということである。これにより、埋設された半導体デバイス（ＩＣ）にわたって示される装置内に延在する導体細条を破損するおそれが大きい。
【０００７】
このため、この発明による半導体基板に、電気接続接点を具える表面を有する複数の半導体デバイスを設け、これら半導体デバイスを半導体基板の表面領域で相互に分離し、電気接続接点を（導電的に）導体パターンに連結し、その後、半導体デバイスを半導体基板から分離する。
【０００８】
半導体デバイス（ＩＣ）を、それらが基板に固着している間、半導体基板上に相互に同様に配置するので、ＩＣは極めて正確なピッチで設けられる。このピッチは、マトリックス形状構成の画素のように一方向で一定のピッチにすることができる。あるいはまた、このピッチを変化させることができる。
【０００９】
更に、この方法の固着により、半導体基板の表面領域のアクティブ素子を形成する部分だけを表示装置の基板上に設けることができる。これらの部分は、無視できる厚さを有する（１マイクロメートルよりも小さい）ので、前記の厚さに影響を受けやすい効果は生じない。ＩＣの位置にスペーサが存在しても、もちろん、弾性エンベロープを有するスペーサが選択された場合でも、液晶層の有効厚さは、従って表示装置の動作はいかなる影響も受けない、あるいは殆ど影響を受けない。
【００１０】
更なる利点は、ＩＣは画素の位置に駆動電子装置を有することができるということである。これにより、設計の自由度を広げる。
【００１１】
半導体基板の表面領域で例えばエッチング処理を行うことにより、半導体デバイスを分離する。他の方法では、絶縁層上の半導体層に半導体デバイスを設け（ＳＯＩ技術）、代表的に０．２マイクロメートルの厚さを有するこの半導体層にエッチング処理を行うことにより分離する。この結果として、完成した表示装置のこれら半導体デバイスは、液晶層の有効厚さに比較して、無視できる厚さを有する（１マイクロメートルよりも小さい）ので、ＩＣの位置でスペーサが存在する場合であっても、前記の厚さに影響を受けやすい効果は生じない。この場合、更に、余分な防止策を講じずに、ＩＣを極めて正確に配置する。この場合、接点面をかなり小さくすることができ、これにより、ＩＣの表面を占領する領域は小さくなる。
【００１２】
以下に説明する実施例を参照して、この発明の上述した観点及びその他の観点を明らかにする。
図面は線図的であって、各部の寸法は実際のものに正比例していない。対応する構成要素には一般に同一の符号を付してある。
【００１３】
図１は、液晶材料２を有する光変調セル１の一部分を示す線図的断面図である。液晶材料は、例えばガラスまたは合成材料より成る２つの基板３及び４の間に存在し、これら基板には（ＩＴＯまたは金属の）電極５及び６が設けられている。中間電気光学層と相俟って、電極パターンの一部が画素を規定する。必要に応じて、表示装置は、基板の内壁に配置された液晶材料を配向する配向層（図示せず）を有する。液晶材料を、例えば、正の光学的異方性及び正の誘電異方性を有する（ツイスト）ネマチック材料とすることができるだけでなく、液晶材料はＳＴＮ効果、双安定効果、キラルネマチック効果またはＰＤＬＣ効果を用いることもできる。基板３及び４は通常のようにスペーサ７だけ離間され、セルは、充填孔が通常通りに設けられた封止リム８で封止されている。液晶材料２の層の代表的な厚さは、例えば５マイクロメートルである。電極５及び５’は０．２マイクロメートルの代表的な厚さを有し、一方、この例では、半導体デバイス（ＩＣ）２０の厚さは約０．２マイクロメートルである。図１では、電極５’及びＩＣ２０の位置にスペーサ７を示す。電極及びＩＣ２０の全体の厚さは、液晶材料２の層の厚さに比べてごくわずかである。スペーサ７の存在は、特に、中核８と、約０．２マイクロメートルの厚さを有する弾性エンベロープ９とを具えたスペーサが選択された場合、表示装置の光電気特性にいかなる影響も与えない、あるいは殆ど影響を与えない。
【００１４】
半導体デバイス（トランジスタまたはＩＣ）２０を製造する場合、従来の技術を用いる。出発材料は、半導体ウェファ１０（図２の工程Ｉａ 、図３参照）好ましくはシリコンとし、低濃度（１０１４原子／ｃｍ３ ）にドープされたｎ型エピタキシャル層１５を成長させたｐ型基板１１を有する。この成長工程以前に、高濃度（約１０１７原子／ｃｍ３ ）にドープされたｎ型層１３をエピタキシャル成長または拡散により形成する。他の処理工程（注入、拡散等）はエピタキシャル層１５にトランジスタ、電子回路またはその他の機能ユニットを実現する。その後、図３ａの例の表面をシリコン酸化物のような絶縁層で被覆する。接点孔を介して絶縁層内に接点電極形成部分１７を、半導体技術において通常の技術により形成する。ｎ型領域１４（ドーピング約１０１７原子／ｃｍ３ ）をトランジスタ、電子回路（ＩＣ）またはその他の機能ユニット間に（絶縁層１６を形成する以前またはその後）マスクドーピングにより同様に形成する。
【００１５】
図３ｂは、薄肉表面領域１５を絶縁層１９内に埋設するＳＯＩ技術でトランジスタ、電子回路またはその他の機能ユニットが実現される図３ａの変形例を示す。図３ｂの例では、接点電極形成部分１７を半導体デバイスのトランジスタの接点領域上に直接に形成する。
【００１６】
次に、マスクを介してｎ型領域１４に（電界の影響下で）ＨＦでエッチング処理を行う。この処理では、高濃度にドープされたｎ型領域１４と、その下側のｎ型エピタキシャル層１３とを等方的にエッチングする。しかし、低濃度にドープされたｎ型エピタキシャル層１５を、所定の期間後、この層に小領域２５だけを残す（図２、図３の工程Ｉｂ 参照）ように異方的にエッチングする。
【００１７】
しかし、トランジスタ、電子回路（ＩＣ）またはその他の機能ユニットは依然として、最初に規定された位置にある。このようなユニットの一定パターンを一定のピッチで通常通りに製造する。
【００１８】
この処理の前または後、あるいはこの処理と同時に、（この場合も規定の位置に）１つ以上の電極５’を具える電極形成パターンを表示装置の基板３に形成する（図２の工程ＩＩａ ，ＩＩｂ ）。この例では、基板３上の電極形成パターンの部分５’を半導体ウェファ１０の電子回路（ＩＣ）２０と同様に（異なる方向に同一ピッチで）配置する。
【００１９】
次の工程では、半導体ウェファ１０を上下反対にし、基板３上の電極形成パターン５’を半導体ウェファ１０の電子回路（ＩＣ）２０に対して正確に整列し（図４）、その後、電極形成パターン５’と接点電極形成部分１７との間で電気接触を実現する。この目的のため、例えば、電極５’上に導電接着剤２１または異方性導電接点を用いる。電子回路（ＩＣ）２０を振動またはその他の方法により半導体ウェファ１０から離脱させる。これにより、画素電極５と、画素電極５に対しても、また相互にも極めて正確に整列されたＩＣ２０とが設けられた基板３を得る（図２の工程ＩＩＩ）。更に、アパーチャの減少をＩＣ（またはトランジスタ）の寸法のみにより決定する。
【００２０】
ＳＯＩ技術を用いる場合でも、種々の電子回路（ＩＣ）２０間での最初の分離をＨＦエッチング処理または、半導体技術で既知であるその他の方法により行うことができ、その後、ＩＣを基板から離脱させるのに、この場合も振動またはその他の手段を用いる。
【００２１】
この工程中、基板１０のすべてのＩＣ（トランジスタ）を基板から離脱させるわけではない。その理由は、電極形成パターン５’のピッチｐ０ が通常、ＩＣ２０のピッチｐ１ 及びｐ２ よりもずっと大きいからである。このことを、図５を参照して更に説明する。基板３が、離脱可能なＩＣのブロック２２により示す領域程度の（またはこの領域よりも小さい）寸法を有する場合、ＩＣ２３（図５のブロックＩＣ）のみ離脱させ、基板に形成する。
【００２２】
基板３が、線図的に図示した離脱可能なＩＣのブロック２２よりも大きければ、ＩＣ２３（図５のブロックＩＣ）を最初に離脱させ、基板１０の部分２６に形成する（図６参照）。次に、隣接のＩＣ２４（図５参照）を離脱させ、基板１０の部分２７に形成する。同様に、ＩＣ２０を部分２８及び２９に形成する。
【００２３】
次に、表示装置１を通常のように完成し、必要に応じて、液晶材料を配向する配向層を基板の内壁に設ける。スペーサ７と、充填孔が通常通りに設けられた封止リム８とを基板３及び４間に通常通り設け、この例では、その後、表示装置にＬＣ材料を充填する（図２の工程ＩＶ）。
【００２４】
半導体デバイス（ＩＣ）２０を前もって製造するので、従来のポリシリコン技術の場合よりも電子機能を広げることができる。特に、単結晶シリコンを用いる場合、従来のマトリクス構造とは異なる種類の構造の表示装置を可能にする機能を実現できる。このような表示装置３０を図７に示し、この表示装置は、バス構造を有する装置である。ＩＣ（半導体デバイス）２０は、接続線３１及び３２を介して電源電圧に接続され（この場合、接続線３１は接地されている）、一方、接続線３３及び３４は情報例えばクロック信号を発生する。上述したように、設けるべきＩＣの位置は既知であるので、ＩＣに（ＩＣ処理中、またはｅ−ＰＲＯＭ技術により）例えばアドレスレジスタ及び１つ以上のデータレジスタを設けることができる。あるＩＣ（及び関連の画素３５（のグループ））の場合、ＩＣによりアドレスを認識し、画像情報を記憶し、その後、この場合も接続線３３及び３４を通って供給されるコマンドに応じて画素３５に画像情報を与える。
【００２５】
図８は、基板に固着した場合（図２の工程Ｉｂ ）の半導体基板の電子顕微鏡画像を示す。
この発明の保護されるべき範囲は、記載した実施例のみに限定されるものではない。前述したように、別々にまたは１つの組立体として設けることができる（ポリマー）ＬＥＤにより画素を形成することもできるが、この発明は、他の表示装置例えばプラズマ表示装置、ホイル（ｆｏｉｌ）表示装置及び、電界放出または電気光学または電気機械効果（切換え可能ミラー）に基づいた表示装置にも適用することができる。例示として直交座標系でピッチを説明したが、位置決めを放射座標系またはツリー構造（フラクタル構造）でも行うことができる。前述したように、ピッチを変化させることもできる。これにより、例えば円形または楕円形の表示装置を製造することができる。
【００２６】
一例では、電極形成パターン５’上にＩＣとの直接的な電気接触が既に存在する。離脱されるＩＣの厚さが薄いので、ＩＣを基板３上に直接に設けることもでき、この場合、金属化されるアパーチャをエッチング方法により層１５を通してエッチングする。次に、接点電極形成部分１７をＩＣにわたって延在させ、通し金属化接続部と（例えば、絶縁層の接点孔により）接触させる。
【００２７】
前記接点を導電接点とする必要はない。所定の用途では、接点電極形成部分１７と電極形成パターン５’との間に容量結合を、例えば、一方または双方に薄肉の絶縁層を設けることにより形成するのが有利である。
【００２８】
前述したように、この方法は表示装置に限定されない。この発明は、特に、基板に機能的なグループが設けられている電子装置（センサ）に適用できる。
【００２９】
あるいはまた、前述したように（合成材料の）可撓性基板を（着用可能な表示装置、着用可能な電子装置に）用いることができる。
この発明は、各新規な特徴及びこれらの任意の組み合わせにある。
【図面の簡単な説明】
【図１】この発明による表示装置の一部分を示す線図的断面図である。
【図２】この発明の方法を線図的に示すフローチャートである。
【図３ａ】図１の表示装置の製造中の一工程を線図的に示す。
【図３ｂ】図３ａの変形例を示す。
【図４】図１の表示装置の製造中の他の工程を線図的に示す。
【図５】図１の表示装置の製造中の表示装置の半導体基板を線図的に示す。
【図６】図１の表示装置の製造中の表示装置の基板を線図的に示す。
【図７】この発明による表示装置の実現可能な一実施例の電気等価図を示す。
【図８】表示装置を基板に固着した場合の半導体基板の電子顕微鏡画像を示す。
【国際公開パンフレット】
2004518177.tif 000003
2004518177.tif 000004
2004518177.tif 000005
2004518177.tif 000006
2004518177.tif 000007
2004518177.tif 000008
2004518177.tif 000009
2004518177.tif 000010
2004518177.tif 000011
2004518177.tif 000012
2004518177.tif 000013
2004518177.tif 000014
2004518177.tif 000015
2004518177.tif 000016
2004518177.tif 000017
【国際調査報告】
2004518177.tif 000018
2004518177.tif 000019
2004518177.tif 000020
2004518177.tif 000021