(57)【要約】【課題】一貫して自己整合されかつ一定幅のチャネルを有するゲート導体を含むダブルすなわちデュアル・ゲート論理デバイスを提供すること。【解決手段】本発明のプロセスは、また、近接するシリコン・チャネル材料を著しくエッチングすることなくゲルマニウム含有ゲート導体材料を選択的にエッチングする方法を提供する。このようにして、シリコン・チャネルの長さを変えることなく、ゲート導体を誘電体外殻の中に入れることができる。単結晶シリコン・ウェーハがチャネル材料として使用される。自己整合デュアル・ゲートＭＯＳＦＥＴの柱すなわちスタックは、部分的に重なり合うゲルマニウム含有ゲート導体領域の並置により、エッチングで作られる。ゲート導電性材料と誘電体絶縁材料の両方の領域を通して垂直にエッチングすることで、基本的に完全な自己整合デュアル・ゲート・スタックが実現される。チャネル材料をエッチングすることなくゲート導体材料を選択的にエッチングすることができるプロセスが説明される。【選択図】図１８
2004529509.tif 000002
【特許請求の範囲】
【請求項１】
デュアル・ゲート論理デバイスの中間製品であって、
少なくとも１つの主要側面を有するシリコン基板と、
第１の領域および第２の領域を備える第１の層であって、前記第１の領域が誘電体充填材料を備え、前記第２の領域が連続して第１の絶縁体層、第１のゲルマニウム含有ゲート導体層、ゲート誘電体層、および単結晶シリコン層を備え、前記第１および第２の領域が前記主要側面に存在するものである第１の層と、
第３の領域および第４の領域を備える第２の層であって、前記第３の領域が第２の誘電体充填材料を備え、前記第４の領域が第２のゲート誘電体層、第２のゲルマニウム含有ゲート導体層、および第２の絶縁体層を備えるものである第２の層とを備え、
前記第４の領域が少なくとも部分的に前記第２の領域に重なり、さらに前記第３の領域が少なくとも部分的に前記第１の領域に重なる、デュアル・ゲート論理デバイスの中間製品。
【請求項２】
前記基板が、エピ・シリコンを含む、請求項１に記載のデュアル・ゲート論理デバイスの中間製品。
【請求項３】
前記基板が、単結晶シリコンを含む、請求項１に記載のデュアル・ゲート論理デバイスの中間製品。
【請求項４】
前記第１および第２のゲルマニウム含有ゲート導体が、独立に、最高で５０％のシリコンを含む、請求項１に記載のデュアル・ゲート論理デバイスの中間製品。
【請求項５】
デュアル・ゲート・デバイスで使用するための中間構造を形成する方法であって、
上面を備えるシリコン基板を供給するステップであって、前記上面に第１の柱および空隙で隔てられた第２の柱が存在し、前記第１の柱が前記上面から連続して付けられた、第１の絶縁層、第１のゲルマニウム・ゲート導体層、第１のゲート誘電体層、シリコン・チャネル、第２の誘電体ゲート層、第２のゲルマニウム・ゲート導体層および第２の絶縁体層を備える層を備え、前記第１の柱が上端面を備え、前記第２の柱が第１の誘電体充填層および第２の誘電体充填層を備え、前記第２の柱が上端面を備え、全ての層がさらに外側表面を備える、層を備えるステップと、
第１のゲルマニウム・ゲートのくぼんだ表面および第２のゲルマニウム・ゲートのくぼんだ表面を作るために、前記チャネルまたは前記第１または第２のゲート誘電体外側表面または前記第１または第２の絶縁層外側表面を著しくくぼますことなしに、前記第１および前記第２のゲルマニウム・ゲート導体外側表面を選択的にくぼますステップとを備える方法。
【請求項６】
前記シリコン・チャネルが、単結晶シリコンを含む、請求項５に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項７】
前記くぼますステップが、前記第１および第２のゲルマニウム・ゲート導体外側表面の等方性エッチングまたは酸化を備える、請求項５に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項８】
前記くぼますステップが、前記第１および第２のゲルマニウム・ゲート導体外側表面の等方性エッチングを備える、請求項５に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項９】
前記等方性エッチングが、ＣＦ２Ｃｌ２を用いて、１００ミリトルおよび約５００から１５００ワットの電力レベルで達成される、請求項８に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１０】
前記くぼますステップが、
前記ゲルマニウム含有外側表面を酸化して酸化ゲルマニウム被膜を形成するステップを備える、請求項８に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１１】
さらに、
誘電体被膜層を前記第１および第２のゲルマニウム・ゲート導体のくぼんだ表面に付けるステップを備え、前記誘電体被膜が、窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンを備える、請求項５に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１２】
さらに、
誘電体被膜層を前記第１および第２のゲルマニウム・ゲート導体のくぼんだ表面に付けるステップを備え、前記誘電体被膜が窒化ゲルマニウムを含む、請求項５に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１３】
さらに、
ａ）窒素イオン・プラズマを使用して、前記酸化ゲルマニウムを窒化ゲルマニウムまたは酸窒化ゲルマニウムに変えるステップを備える、請求項１０に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１４】
さらに、
室温または高温での水洗いによって前記酸化ゲルマニウム被膜を洗い落として、第１および第２のゲルマニウム・ゲートのくぼんだ表面を形成するステップと、
誘電体被膜層を前記第１および第２のゲルマニウム・ゲートのくぼんだ表面に付けるステップとを備え、前記誘電体被膜が、窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンを含む、請求項１０に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【請求項１５】
前記空隙が、前記第１および第２の柱の上端面より下の高さまで、ＮまたはＰ材料をドープされたポリシリコン材料で充填される、請求項１２または１３に記載のデュアル・ゲート・デバイスで使用するための中間構造を形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、バルク単結晶半導体基板に形成された半導体デバイスに関し、より詳細には、ゲルマニウム含有ゲート導体で構成され、かつ自己整合プロセスで製造されるデュアル・ゲート論理半導体デバイスに関する。
【背景技術】
【０００２】
相補型メタル・オン・シリコン集積回路（ＣＭＯＳ  ＩＣ）では、主要な性能要素は、速度、電力損失およびデバイス集積密度である。したがって、過去数十年にわたって、集積チップ製造業者は、１つの重要目的を、超小型電子デバイスのサイズの減少としていた。製造業者と消費者の両方が、コストの低減か、またはより優れた性能特性かどちらかで、このサイズの減少から恩恵を受ける。しかし、ＩＣの構成要素のサイズの単なる減少は、望ましくないＩＣ性能の問題をもたらす。特に、デバイス漏れ電流の増加による電力損失が増加するかもしれないし、または回路速度が低下するかもしれない。ホット・キャリア劣化、ゲート酸化膜のへたり、およびエレクトロマイグレーションを含んだ、メタル・オン・シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）を悩ますことがある信頼性の問題は、また、悪くなるかもしれない。明らかに、プロセス制御の程度が向上しなければ、デバイスがさらに小さくなるにつれて、これらのパラメータのばらつきはいっそう大きくなる（パーセント・ベースで）。したがって、そのようなデバイスの製造業者は、一方ではより高い集積密度を依然として実現しながら、新規な設計を使用すること、および性能および信頼性の問題を軽減するより厳しい処理制御を有するプロセスを使用することが必要となる。
【非特許文献１】
タナカ（Tanaka）（富士通（Fujitsu））、１９９４年度ＶＬＳＩシンポジウム
【非特許文献２】
ヨンホー・リー等（Jong-Lee, et al.）、ＩＥＥＥ  ＩＥＤＭ９９−７１からＩＥＤＭ９９−７４
【非特許文献３】
ホンサム・フィリップ・ワン等（Hon-Sum PhilipWong,et al.)、ＩＥＥＥ  ＩＥＤＭ９８−４０７からＩＥＤＭ９８−４１０
【非特許文献４】
ホンサム・フィリップ・ワン等（Hon-Sum PhilipWong,et al.）、ＩＥＥＥ  ＩＥＤＭ９７−４２７からＩＥＤＭ９７−４２９
【非特許文献５】
エス・ウォルフおよびアール・エヌ・タウバー（S.Wolf andR.N.Tauber）、シリコン加工（SILICON PROCESSING）（著作権、１９８６年）、１巻、１ページ
【非特許文献６】
シー・モンゲ（C. Monget）、エー・シュルツ（A.Schiltz）、オー・ジョーベルト（O. Joubert）、エル・バリエル（L. Vallier）、エム・グイラーメット（M. Guillermet）、ビー・トーメン（B.Tormen）、「０．１８ミクロン相補型金属酸化膜半導体のゲート・パターン形成用途の高密度プラズマ中ゲルマニウム・エッチング（GERMANIUMETCHING IN HIGH DENSITY PLASMAS FOR 0.18 MICRON COMPLENTARYMETAL-OXIDE-SEMICONDUCTOR GATE PATTERNING APPLICATIONS）」
【非特許文献７】
真空科学技術誌Ｂ（J. Vac. Sci. Technol. B）、１６巻（Vol16）、１９９８年、１８３３〜１８４０頁
【非特許文献８】
ユエ・クオ（ＩＢＭ研究所）（Yue Kuo from IBMResearch）、材料研究会シンポジウム予稿集、３１６巻、１９９４年、１０４１〜１０４６頁（Material Research SocietySymposium Proceedings Vol 316, 1994, pages 1041 to 1046）
【非特許文献９】
サン・ザオキ（Sun Zhaoqi）、リュー・チュンロン（LiuChunrong）、「ゲルマニウム表面のプラズマ陽極酸化および窒化（Plasma Anodic Oxidation and Nitridation ofGermanium Surface）」、半導体科学技術（Semiconductor Science and Technology）、８巻、１９９３年９月、１７７９〜１７８２頁
【発明の開示】
【発明が解決しようとする課題】
【０００３】
いくつかのプレーナ・ダブル・ゲートＭＯＳＦＥＴデバイスの製造プロセスにおける１つの特定の問題は、上および下のゲート導体が互いに自己整合されない可能性があり、さらにゲート導体は様々な幅である可能性があることである。ゲート導体のそのような位置合せ不良によって、および相対的なチャネル長の大きな偏差によって、デバイスの歩留および性能は相当に制限される。例えば、位置合せ不良によって、電流駆動の低下の外に、余分なゲートとソース／ドレインの重なりキャパシタンスが生じることが報告されている。位置合せ不良の影響についてのその他の情報は、１９９４年度ＶＬＳＩシンポジウムで富士通（Fujitsu）のタナカ（Tanaka）が述べている。
【０００４】
このプレーナ・ダブル・ゲートＭＯＳＦＥＴデバイスの製造プロセスの他の問題は、チャネル厚さが一様な厚さおよび／または一様な純度でないことである。例えば、ダブル・ゲートＭＯＳＦＥＴデバイスは、一様な薄い（１０から２５ｎｍ）シリコン・チャネルを有すべきである。一般に、従来の製造プロセスは、化学気相成長法またはスパッタリングのようなプロセスによるエピタキシャル成長シリコンを使用して、このチャネルを形成した。しかし、このプロセスは、厚さまたは純度の十分な一様性を必ずしも実現しない。後者は、不純物の閉じ込めによる。従来技術のデュアル・ゲートＭＯＳＦＥＴ製造プロセスについての文献は、ヨンホー・リー等（Jong-Ho Lee,et al.)、ＩＥＥＥ  ＩＥＤＭ９９−７１からＩＥＤＭ９９−７４まで、ホンサム・フィリップ・ワン等（Hon-SumPhilip Wong,et al.)、ＩＥＥＥ  ＩＥＤＭ９８−４０７からＩＥＤＭ９８−４１０、およびホンサム・フィリップ・ワン等（Hon-SumPhilip Wong,et al.)、ＩＥＥＥ  ＩＥＤＭ９７−４２７からＩＥＤＭ９７−４２９に見出すことができる。
【０００５】
長年にわたって、集積チップ技術用の特に優れた半導体材料はシリコンであった。例えば、エス・ウォルフおよびアール・エヌ・タウバー（S.Wolf and R.N.Tauber）は、シリコン加工（SILICON PROCESSING）（著作権、１９８６年）の１巻、１ページで、「ゲルマニウムは、ダイオードおよびトランジスタを製造するために使用された最初の半導体材料であった。しかし、Ｇｅの狭いバンドギャップ（０．６６ｅＶ）のために、Ｇｅの逆バイアスｐ−ｎ接合は比較的大きな漏れ電流を生じる。これによって、動作は約１００Ｃ以下の温度に制限される。その上、集積回路プレーナ処理では、半導体表面にパシベーション層を製造することができることが必要である。ゲルマニウム酸化物は、そのようなパシベーション層として作用するかもしれないが、形成し難く、水溶性であり、８００Ｃで解離する。これらの制限のために、Ｇｅは、シリコンに比べて、集積回路の製造のために劣った材料になっている」と述べている。
【０００６】
ゲルマニウムおよびゲルマニウム合金の使用は、前の文献で、ゲート導電性材料として報告されている。例えば、シー・モンゲ（C. Monget）、エー・シュルツ（A. Schiltz）、オー・ジョーベルト（O. Joubert）、エル・バリエル（L.Vallier）、エム・グイラーメット（M. Guillermet）、ビー・トーメン（B. Tormen）、「０．１８ミクロン相補型金属酸化膜半導体のゲート・パターン形成用途の高密度プラズマ中ゲルマニウム・エッチング（GERMANIUMETCHING IN HIGH DENSITY PLASMAS FOR 0.18 MICRON COMPLENTARYMETAL-OXIDE-SEMICONDUCTOR GATE PATTERNING APPLICATIONS）」、および真空科学技術誌Ｂ（J. Vac.Sci. Technol. B）、１６巻（Vol 16）、１９９８年、１８３３〜１８４０頁を参照されたい。
【課題を解決するための手段】
【０００７】
したがって、本発明はデュアル・ゲート論理デバイスの中間製品を提供し、この中間製品は、少なくとも１つの主要側面を有するシリコン基板と、第１の領域および第２の領域を備える第１の層であって、前記第１の領域が誘電体充填材料を備え、かつ前記第２の領域が連続して第１の絶縁体層、第１のゲルマニウム含有ゲート導体層、ゲート誘電体層および単結晶シリコン層を備え、前記第１および第２の領域が前記主要側面に存在するものである第１の層と、第３の領域および第４の領域を備える第２の層であって、前記第３の領域が第２の誘電体充填材料を備え、かつ前記第４の領域が第２のゲート誘電体層、第２のゲルマニウム含有ゲート導体層および第２の絶縁層を備えるものである第２の層とを備え、前記第４の領域が少なくとも部分的に前記第２の領域に重なり、さらに前記第３の領域が少なくとも部分的に前記第１の領域に重なる第２の層とを備える。
【０００８】
本発明は、好ましくは、高精度に研削されかつ研磨された単結晶シリコン・ウェーハを使用して、従来技術のエピタキシャル成長シリコン・チャネルよりも優れた物理的かつ電気的特性を有するシリコン・チャネルを実現する。
【０００９】
好ましい実施例では、シリコン・チャネルと向かい合っているゲルマニウム含有ゲート導電性材料は、選択的にエッチングでくぼまされる。
【００１０】
基板はエピ・シリコンであってもよい。基板は単結晶シリコンであってもよい。
【００１１】
一実施例の第１および第２のゲルマニウム含有ゲート導体は、独立に、最高で５０％のシリコンを含む。
【００１２】
本発明は、好ましくは、新規な製造プロセスおよびそれによるダブルすなわちデュアル・ゲート論理デバイスを可能にし、このデュアル・ゲート論理デバイスは、一貫して自己整合されたゲート導体を含み、かつ一定幅のチャネルを有する。デバイス歩留りおよび性能は、ゲート導体のそのような位置合せ不良によって、および相対的なチャネル長の大きな偏差によって著しく制限されることがあるので、これらの特徴はこの業界では重要である。また、好ましくは、このプロセスは、近接するシリコン・チャネル材料を著しくエッチングすることなく、ゲルマニウム含有ゲート導体材料を選択的にエッチングする方法を提供する。このようにして、ゲート導体は、シリコン・チャネルの長さを変えることなく、誘電体外殻の中に入れることができる。上述のように、チャネルの寸法の変化が、不都合な動作特性を引き起こすことがある。
【００１３】
また、多くの従来技術のプレーナ・デュアル・ゲート構造は、チャネル領域を製造するために、側面エピ・シリコン層の形成に依拠している。このエピ層の欠陥によって、デバイス歩留りおよび性能が著しく低下することがある。本発明は、好ましくは、チャネル材料として単結晶シリコン・ウェーハを使用することで、この問題を軽減する。
【００１４】
したがって、一実施例では、単結晶シリコンを含む一様に薄いチャネルの形成に関するプロセスが説明される。
【００１５】
他の実施例では、プロセスは、部分的に重なるゲルマニウム含有ゲート導体領域の並置により自己整合デュアル・ゲートＭＯＳＦＥＴの柱すなわちスタックを生成するようにエッチングすること、およびゲート導電性材料と誘電体絶縁材料の両方を備える領域を通して垂直にエッチングすることを含む。この実施例では、両方のゲルマニウム含有ゲート導体領域を通して垂直にエッチングして形成された縁端部が、基本的に完全な自己整合デュアル・ゲート・スタックを可能にする。
【００１６】
他の実施例では、チャネル材料をエッチングすること無しに、ゲート導体材料を選択的にエッチングすることができるプロセスが説明される。
【００１７】
一実施例に従って、本発明は、デュアル・ゲート論理デバイスの中間製品を提供する。この中間製品は、少なくとも１つの主要側面を備えるシリコン基板と前記主要側面に配置された少なくとも１つの複合柱とを備え、この複合柱は連続して第１の絶縁領域、断面積および外側表面を有する第１のゲルマニウム含有領域、第１のゲート誘電体領域、断面積を有する単結晶シリコン領域、および第２のゲート誘電体層、断面積および外側表面を有する第２のゲルマニウム含有ゲート導体領域、および第２の絶縁領域とを備える。
【００１８】
一実施例では、本デバイスは、さらに、連続して第１の誘電体絶縁体充填層および第２の誘電体絶縁体充填層を備える、主要側面に配置された少なくとも１つの積層領域を備え、この第１の誘電体絶縁体充填層は前記主要側面に付けられている。
【００１９】
一実施例では、複合柱および積層領域は、主要側面に沿った距離で互いに物理的に隔てられ、この距離が空隙領域を画定する。
【００２０】
シリコン基板は、エピ・シリコンであってもよい。シリコン基板は、単結晶シリコンであってもよい。
【００２１】
一実施例では、単結晶シリコン領域の断面積は、前記第１および第２のゲルマニウム含有領域の断面積に基本的に等しい。
【００２２】
一実施例では、単結晶シリコン領域の断面は、第１および第２のゲルマニウム含有領域の断面よりも大きい。
【００２３】
一実施例では、本デバイスは、さらに、前記第１および第２のゲルマニウム含有層の前記外側表面に誘電体被膜を備える。
【００２４】
一実施例では、単結晶シリコン領域は、厚さが、ほぼ３００からほぼ１０００オングストローム（３００＊１０−１０メートルからほぼ１０００＊１０−１０メートル）である。
【００２５】
一実施例では、ゲルマニウム含有領域は、ほぼ０．０５から約０．３ミクロンの厚さである。
【００２６】
第１および第２の絶縁領域は、独立に、例えば酸化シリコン、窒化シリコン、または酸化アルミニウムを含むことができる。
【００２７】
誘電体被膜は、例えば、窒化ゲルマニウム、酸窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンを含むことができる。
【００２８】
一実施例では、前述の空隙は、ポリシリコン充填材を充填される。ポリシリコン充填材は、ＮまたはＰ材料でドープすることができる。ＮまたはＰドーパントは、ジボラン、アルシンまたはホスフィンを含むことができる。
【００２９】
本発明は、さらに、デュアル・ゲート・デバイスで使用するための中間構造を形成する方法を提供する。この方法は、上面を備えるシリコン基板を供給するステップであって、前記上面に第１の柱および空隙で隔てられた第２の柱が存在し、前記第１の柱が、前記上面から連続して付けられた第１の絶縁層、第１のゲルマニウム・ゲート導体層、第１のゲート誘電体層、シリコン・チャネル、第２の誘電体ゲート層、第２のゲルマニウム・ゲート導体層および第２の絶縁体層を含む層を備え、前記第１の柱が上端面を備え、前記第２の柱が第１の誘電体充填層および第２の誘電体充填層を備え、前記第２の柱が上端面を備え、全ての前記層がさらに外側表面を備えるものであるステップと、第１のゲルマニウム・ゲートのくぼんだ表面および第２のゲルマニウム・ゲートのくぼんだ表面を作るために、前記チャネルまたは前記第１または第２のゲート誘電体外側表面または前記第１または第２の絶縁層外側表面を著しくくぼますことなしに、前記第１および前記第２のゲルマニウム・ゲート導体外側表面を選択的にくぼますステップとを備える。
【００３０】
一実施例では、シリコン・チャネルは単結晶シリコンを含む。
【００３１】
一実施例では、くぼますステップは、前記第１および第２のゲルマニウム・ゲート導体外側表面の等方性エッチングまたは酸化を含む。
【００３２】
一実施例では、くぼますステップは、前記第１および第２のゲルマニウム・ゲート導体外側表面の等方性エッチングを含む。
【００３３】
一実施例では、等方性エッチングは、ＣＦ２Ｃｌ２を用いて、１００ミリトル（１３．３２８パスカル）および約５００から１５００ワットの電力レベルで達成される。
【００３４】
一実施例では、くぼますステップは、前記ゲルマニウム含有外側表面を酸化して酸化ゲルマニウム被膜を形成するステップを備える。
【００３５】
一実施例では、酸化は、約５５０Ｃおよび約０．５から約０．７トル（６６．６６１３から９３．３２５８２パスカル）の酸素で前記ゲルマニウム・ゲート外側表面を熱酸化することを含む。
【００３６】
一実施例では、酸化は、約５５０Ｃ、約０．５から約０．７トル（６６．６６１３から９３．３２５８２パスカル）の酸素、および前記基板への約１０〜１５０ボルトのバイアスでのプラズマ酸化を含む。
【００３７】
一実施例では、本デバイスを形成する方法は、さらに、誘電体被膜層を第１および第２のゲルマニウム・ゲート導体のくぼんだ表面に付けるステップを備え、この誘電体被膜は、窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンを含む。
【００３８】
一実施例では、本方法は、さらに、誘電体被膜層を前記第１および第２のゲルマニウム・ゲート導体のくぼんだ表面に付けるステップを備え、前記誘電体被膜が窒化ゲルマニウムを含む。
【００３９】
一実施例では、本方法は、さらに、ａ）窒素イオン・プラズマを使用して、前記酸化ゲルマニウムを窒化ゲルマニウムまたは酸窒化ゲルマニウムに変えるステップを含む。
【００４０】
一実施例では、本方法は、さらに、室温または高温での水洗いによって前記酸化ゲルマニウム被膜を洗い落として、第１および第２のゲルマニウム・ゲートのくぼんだ表面を形成するステップと、誘電体被膜層を前記第１および第２のゲルマニウム・ゲートのくぼんだ表面に付けるステップとを含み、前記誘電体被膜が、窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンを含む。
【００４１】
一実施例では、前述の空隙は、第１および第２の柱の上端面より下の高さまで、ＮまたはＰ材料をドープされたポリシリコン材料で充填される。
【００４２】
一実施例では、ＮまたはＰドープ材料は、約１０Ｅ１９から１０Ｅ２１原子／ｃｍ２のジボラン、アルシン、およびホスフィンを含む。
【００４３】
一実施例では、前述の空隙は、第１および第２の柱の上端面より下の高さまで、ＮまたはＰ材料をドープされたポリシリコンで充填される。
【００４４】
一実施例では、ＮまたはＰドープ材料は、約１０Ｅ１９から１０Ｅ２１原子／ｃｍ２のジボラン、アルシン、およびホスフィンを含む。
【００４５】
一実施例では、ポリシリコン材料は、ＮまたはＰ材料をドープされる。
【００４６】
一実施例では、ＮまたはＰドープ材料は、約１０Ｅ１９から１０Ｅ２１原子／ｃｍ２のジボラン、アルシン、およびホスフィンを含む。
【００４７】
一実施例に従って、本発明は、デュアル・ゲート・デバイスで使用するための中間構造を形成する方法を提供する。この方法は、上面および下面および内部ボディを備える単結晶シリコン基板を供給するステップであって、前記上面が隆起したアイランド、前記隆起したアイランドから連続して一様なゲート誘電体層、ゲルマニウム・ゲート導電性層および絶縁層を備える複数の柱を備え、前記柱が外部側壁および上端面を備えるものであるステップと、前記柱の前記外部側壁と前記上端面および前記単結晶シリコン基板の前記残っている上面に共形的に誘電体被膜を付けるステップと、少なくとも前記柱の前記上端面の前記誘電体被膜の高さまで前記共形誘電体被膜を誘電体充填材で覆うステップと、前記上端面から前記誘電体被膜を除去して前記柱の新しい上端面を作り、かつ前記誘電体充填材を前記新しい柱上端面まで平坦化するステップと、前記平坦化された誘電体充填材表面および前記新しい柱上端面にシリコン・ウェーハを付けるステップと、前記下の単結晶シリコン表面を前記単結晶シリコン上面の前記共形誘電体被膜の深さまでエッチングするステップとを備え、前記共形被膜がエッチング停止として作用し、それによって、分離された単結晶チャネルが作られる。
【００４８】
一実施例に従って、本発明は、デュアル・ゲート・デバイスで使用するための中間構造を形成する方法を提供し、この方法は、上面を備えるシリコン基板を供給するステップであつて、前記上面に存在する第１の層が第１の柱および第１の領域を備え、前記第１の層がさらに上端面を備え、前記第１の柱が前記上面から連続して第１の絶縁層、第１のゲート導電性層、第１の誘電体ゲート層およびシリコン・チャネルを備え、前記第１の柱がさらに共形誘電体被膜で被覆された側壁を備え、前記第１の領域が誘電体充填材を備え、前記第１の被覆された柱および前記第１の領域が第１の境界面に隣接し、前記第１の層の上端面に存在する第２の層が第２の柱および第２の領域および上端面を備え、前記第２の柱が前記第１の層の上端面から連続して第２の誘電体ゲート層、第２のゲート導体層および第２の絶縁層を備え、前記第２の領域が第２の誘電体充填材を備え、前記第２の柱および前記第２の誘電体充填領域が第２の境界面に隣接し、そこで、前記第１および第２の柱が少なくとも部分的に重なりさらに前記第１および第２の領域が部分的に重なっているものであるステップと、前記第１および第２の境界面を備える領域を選択的にエッチングし、それによって第１および第２の自己整合柱を作るステップであって、前記第１の自己整合柱が前記上面から連続して第３の絶縁層、第３のゲート導体層、第３のゲート誘電体層、第２のシリコン・チャネル、第４のゲート誘電体層、第４のゲルマニウム・ゲート導体層、および第４のゲート絶縁層を備え、前記第２の自己整合柱が第３の誘電体充填層および第４の誘電体充填層を備え、前記第１および第２の自己整合柱が前記上面に沿って空隙で分離されているものであるステップとを備える。
【００４９】
一実施例では、第１および第２のゲート導電性層は、独立に、ゲルマニウム含有材料を含む。
【００５０】
一実施例では、前述のチャネルは、単結晶シリコンを含む。
【００５１】
一実施例では、第１および第２のゲート導電性層は、独立に、ゲルマニウム含有材料を含む。
【００５２】
これから本発明の好ましい実施例は、ただ例としてだけ、また以下の図面に関連して説明する。
【００５３】
実際的な理由のために、好ましい実施例の半導体デバイスの特徴の配列のために、配置の一部だけを示す。理解されることであるが、同じ要素は、図１から図２４まで一貫して維持された同様な数の参照で示される。
【発明を実施するための最良の形態】
【００５４】
本発明の実施例の構成要素
基板１０
本発明は、好ましくは、半導体製造の技術分野で一般に使用されるような標準的な基板を使用する。基板を製造するために最も一般的に使用される材料は、単結晶シリコン・ウェーハであり、シリコンは随意に低濃度にドープされている。ポリシリコン・インゴットから単結晶シリコン・インゴットへの変換および精製、および単結晶シリコン・ウェーハの最終的な形成は、当技術分野で十分に記録に残されており、これ以上は議論しない。一実施例に従って、本発明の特有の特徴は、単結晶シリコン・ウェーハ・ボディ１０の上面すなわち一番上の面１５および下面１８を通してエッチングすることによって、製造プロセス中に、出発単結晶基板がチャネル領域に変えられることである。
【００５５】
第１のゲート誘電体すなわちゲート酸化物２０
一実施例のゲート誘電体材料は、当技術分野で使用されるものから選ばれる。有用な材料の例には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化チタン、またはそれらの複合物がある。最も好ましいゲート誘電体材料は、当技術分野で知られている標準的な方法で成長された二酸化シリコンである。他の材料は、スパッタされるか、同じく当技術分野で知られているジェット気相成長（Jet Vapor Deposition）のような化学気相成長法によって堆積される。本発明のゲート誘電体層の厚さは、約１０オングストロームと約４０オングストローム（１０＊１０−１０メートルと約４０＊１０−１０メートル）の間である。
【００５６】
第１のゲート導体層３０
本発明に好ましいゲート導体は、ゲルマニウムである。理解すべきことであるが、ゲルマニウムは純粋な状態で使用することができるが、ゲルマニウム含有合成物を使用することも可能である。そのようなゲルマニウム含有合成物には、ゲルマニウムとシリコンの混合物があり、この混合物では、シリコンの濃度は５０重量％程度である。ゲート導体は、最初に一様な層として堆積し、それから、減法プロセスで選択的にエッチングすることができ、または、加法プロセスで最初のゲート誘電体の露出領域に選択的に堆積することができる。一般に、ゲルマニウムおよびそれの混合物は、当技術分野で知られているように、化学気相成長法またはスパッタリングによって付けられる。ゲルマニウム層の有用な厚さは、０．０１と１ミクロンの間である。ゲルマニウムの第１の層に好ましい厚さは、０．０５と０．０３ミクロンの間であるが、第１のゲルマニウム層に最も好ましい厚さは、０．０５と０．３ミクロンの間である。
【００５７】
第１の誘電体絶縁領域５０
一実施例では、当技術分野で使用されているような、知られている絶縁材料すなわち充填材料が使用される。この材料には、ゲート誘電体と同じ材料、すなわち、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化チタン、またはそれらの複合物がある。これらの材料は、ゲート誘電体２０の材料と無関係に選ぶことができる。好ましい誘電体絶縁材料は二酸化シリコンである。好ましいプロセスでは、酸化物を堆積する熱ＣＶＤプロセスにＴＥＯＳプロセス（テトラキス・エトキシ・シラン）が使用される。
【００５８】
共形被膜１１０
窒化シリコンまたは炭化シリコンの被膜が、第１の中間ゲルマニウム・ゲート・スタック３８の外側表面およびシリコン・ウェーハの露出面に堆積される。共形層１１０は、一実施例のプロセスの後ろの方の処理ステップでエッチング停止として作用し、また側面部分は、最終ゲルマニウム含有デュアル・ゲート製品から研磨ステップで、随意に取り除くことができる。
【００５９】
チャネル層１１
一実施例では、２つの導体ゲートを分離するシリコン・チャネル層が使用される。シリコン・チャネル層は、ゲート導体３０に間接的に結合された単結晶シリコン・ウェーハからか、またはゲート導体層３０のゲート酸化物領域２０の上面へのエピタキシャル成長シリコン（さもなければ、エピ・シリコンとして知られている）の一般的な慣習によってかどちらかで形成することができる。好ましくは、シリコン・チャネル層１０は、単結晶シリコン・ウェーハを導体ゲートの酸化物領域２０に結合することで実現される。一実施例でゲートを分離するためにチャネルとして使用される単結晶ウェーハは、最初の基板１０として使用される単結晶ウェーハであることができる。これは、処理中のデバイスの向きを逆にすることによって達成される（すなわち、底面の単結晶シリコン基板１０が今度は一番上の層になるようにデバイスを回転する）。この構成にした後で、デバイスを０．１ミクロンよりも薄く、好ましくは、０．０３と０．１ミクロンの間まで薄くすることができる。デバイスを調整する最適ゲート制御および最適デバイス駆動電流は、この厚さにある。この第２のウェーハを貼り付け、薄くし／研削し、さらに研磨するプロセスは、以下で、処理部分で議論する。絶縁体に横方向に成長されたエピ・シリコンに比べて、結合された単結晶ウェーハを使用することの重要な１つの利点は、このチャネル層１１をエピタキシャル成長することに関連した欠陥の減少である。
【００６０】
第２のゲート誘電体すなわちゲート酸化物２０ａ
一実施例では、第１のゲート誘電体２０の材料に関して議論したものから同じ材料が使用されるが、独立に選択される。同様に、第２のゲート誘電体層を付けるためのプロセスは、同様であるが、第１のゲート誘電体層に関して説明したそれらのプロセスに対して独立に選ばれる。
【００６１】
第２のゲート導体３０ａ
一実施例では、同じ材料およびプロセスが使用されるが、第１のゲート導体３０の材料およびプロセスに関して述べたものから独立に選ばれる。ゲルマニウム層の有用な厚さは、０．０１と１ミクロンの間である。ゲルマニウムの第１の層に好ましい厚さは、０．０５と０．０３ミクロンの間であるが、第１のゲルマニウム層に最も好ましい厚さは、０．０５と０．３ミクロンである。第１および第２のゲルマニウム層の厚さは、独立に選ばれる。
【００６２】
第２の誘電体絶縁領域５０ａ
一実施例では、同じ材料が使用されるが、第１の誘電体絶縁５０の材料に関して述べたものから独立に選ばれる。
【００６３】
フォトレジスト層４０および４０ａ
フォトレジスト、およびそれを使用するフォトリソグラフィ・プロセスは、半導体チップ製造の技術分野ではよく知られている。一般に、フォトレジスト材料は、ポジティブ・ワーキングかネガティブ・ワーキングかどちらかであり、中間製造製品に塗布されるときに、乾燥塗膜か液状かどちらかであることができる。さらに詳細に説明するように、フォトレジスト材料の使用によって、他の部分または領域を変更することなしに、あるやり方で変更すべき下にある表面または層の一部または領域を変えることが可能になる。このことは、フォトレジストの領域を選択的に除去し、それによって、そのフォトレジストの下の層の部分の覆いを取ることで達成される。そして、この覆いを取られた領域を化学的または機械的なプロセスで変更することができる。一般に、化学的な変更は、露出層の表面か、または覆いを取られた層全体かどちらかに対して行うことができる。例えば、覆いを取られた表面は、イオン打込みで変更することができ、または、スパッタリングまたは化学気相成長法のようなプロセスを使用するような追加の層の成長場所として使用することができる。もしくは、露出領域をエッチングで除去して、厚さを減らすか、または覆いを取られた領域の層を完全に除去して、その下の層の覆いを取ることさえもできる。
【００６４】
フォトレジストの部分を選択的に除去するプロセスは、当技術分野でよく知られており、一般に、フォトリソグラフィ手段として知られている。このプロセスは、通常、マスクを使用してフォトレジストの特定の所定領域を粒子または電磁放射にさらすことを伴う。照射プロセスによって、露出されたフォトレジスト部分で化学変化が起こり、その結果、露出されない領域に比べて物理的性質の変化が得られる。最も重要な性質は、エッチング調合物中での可溶性である。照射後、フォトレジスト層は、露出領域と露出されない領域を区別するエッチング液にさらされる。ポジティブ・ワーキング・フォトレジストの場合、露出された領域は、エッチング液調合物に対してより可溶性になり、そのために除去される。ネガティブ・ワーキング・フォトレジストは、露出後、露出されない領域よりもエッチングを受け難い領域を生成する。いずれにしても、区別エッチング・プロセスは、当技術分野で「現像」として知られている。ポジティブ・ワーキング・フォトレジストかネガティブ・ワーキング・フォトレジストかどちらかを使用することができる。ポジティブ・ワーキング湿式フォトレジストが好ましい。
【００６５】
トリム・マスク７０
トリム・マスクは、特にフォトレジスト４０ａに関して先に述べた種類のフォトレジスト材料の代わりに使用することができる。この場合、マスクは、中間物の表面と物理的に接触して配置され、前のフォトレジストに関して説明したように、特定の所定領域を処理することができるようになる。処理は、一般に、覆われていない領域を、第１の絶縁領域１０２の下の面１０３に対応する深さまでエッチングすることを含む。第１の絶縁領域は、単結晶シリコン基板６０の著しいエッチングを防ぐエッチング停止として作用する。それから、現像ステップを必要としないで、マスクが取り除かれる。随意に、トリム・マスクは、ソースおよびドレインの位置を形成するために、ゲート電極に近接した単結晶基板中にドーパントを選択的にイオン打込みするプロセスを補助することもできる。
【００６６】
中間および最終製品の設計
好ましくは、半導体または集積チップ技術の技術分野で知られているプロセスおよび材料の多くが利用される。しかし、最終製品が、最終ゲート領域３４と３４ａの両方がゲルマニウム含有ゲート導体を備え、かつこれらのゲート導体がシリコン・チャネル領域１３で隔てられているデュアル・ゲート半導体デバイスである点で、本発明は従来技術と違っていることが好ましい。好ましくは、シリコン・チャネル層１０および領域１３は、単結晶シリコン・ウェーハで構成される。この設計に特有なのは、最終製品を作るプロセスの一部として、２つのゲート導体３４および３４ａが、好ましくは、１つのものが他に重なって完全に位置合せされていることである。当技術分野で、この構成を作るプロセスは、「自己整合」プロセスと呼ばれている。位置合せの問題はこの産業に広がっているので、そのようなプロセスの多くの例が当技術分野で知られている。しかし、「自己整合」の新規なプロセスが提供され、それによって、新規な「自己整合」ゲルマニウム含有デュアル・ゲート論理半導体デバイスが製造される。
【００６７】
留意すべきことであるが、自己整合プロセスについての従来技術参照は、必ずしも好ましい実施例の特定のプロセスに関係しない。例えば、「自己整合」という用語は、イオン打込みでドーピングするプロセスと関連することが多い。しかし、好ましい実施例の場合、自己整合という用語は、ダブル・ゲートＭＯＳＦＥＴスタックにおいて下部ゲートに対する上部ゲートの垂直方向の位置合せを特に意味するつもりである。
【００６８】
好ましい実施例の利点を実現するために、特定の設計の特徴が必要になる。特に、先行のゲルマニウム含有ゲート構造３２および３２ａは、３２ａの少なくとも一部が３２の少なくとも一部と部分的に重なり合うように、位置付けされなければならない。さらに、フォトレジスト４０ａまたはトリム・マスク７０は、ゲルマニウム含有ゲート導体３２および３２ａの部分とまた誘電体絶縁体領域５２および５２ａの部分との両方の上にある開口を作るように準備されなければならない。フォトレジスト４０ａまたはトリム・マスク７０は、また、エッチングが行われるべきでない２つの型の所定領域に対する保護を実現しなければならない。第１の型の覆われた領域７２ａは、好ましくは、第１および第２のゲルマニウム含有ゲート導体領域３２および３２ａよりも大きさが小さく、完全に領域３２および３２ａの上にだけ存在する。第２の型の覆われた領域７２ｂは、好ましくは、完全に誘電体絶縁５２および５２ａの領域の上に存在する。
【００６９】
好ましい実施例に従って、エッチング・プロセスで作られた柱２００の側壁２１０および誘電体複合物領域２５０の側壁２６０は、基本的に垂直である。このようにして、柱２００は、ゲルマニウム含有ゲート導体領域を備える側壁２１０を備えるが、一方で、空隙領域３００としても説明したエッチングされた領域は、一方の側がゲルマニウム含有ゲート導体の柱２００に接しているが、他方の側に誘電体絶縁複合物領域２５０を備える。
【００７０】
さらに好ましくは、本発明は、ゲルマニウム含有ゲート導体の選択的処理を可能にし、それらのゲート導体を隔てている単結晶チャネルを変えることは基本的にない。特に、自己整合された柱２００の部分を構成するゲルマニウム含有ゲート導体は、以下で説明する垂直エッチング・プロセスで要求されるように、単結晶シリコン・チャネルの断面と初期に等しい断面を有する。垂直エッチング・プロセスの後で、柱２００のゲルマニウム含有領域３４および３４ａの露出された側壁は、その断面を減らすために、単結晶シリコン・チャネルに比べて優先的にエッチングされる。このプロセスは、好ましくは、ゲルマニウム含有露出表面の等方性エッチングかまたは酸化かどちらかで行われ、それぞれ新しい側壁面３６および３６ａを生成する。シリコン表面に対して相対的なゲルマニウム含有表面のエッチングは、ＣＦ２Ｃｌ２を用いて、１００ミリトル（１３．３２８パスカル）および約５００から１５００ワットの電力レベルで達成することができる。この条件の下で、ゲルマニウムは、シリコンよりも５〜１０倍速くエッチングされる（ユエ・クオ（ＩＢＭ研究所）（Yue Kuo from IBM Research）、材料研究会シンポジウム予稿集、３１６巻、１９９４年、１０４１〜１０４６頁（MaterialResearch Society Symposium Proceedings Vol 316, 1994, pages 1041 to 1046）を参照されたい）。シリコンの存在している状態で最初にゲルマニウムを優先的に酸化することで行われる間接プロセスによって、シリコンに対して優先的にゲルマニウムをエッチングすることもできる。これは、熱的かプラズマ・プロセスによるかどちらかで実現することができる。プラズマ・プロセスの条件は、約５００Ｃ、約０．５から約０．７トル（６６．６６１３から９３．３２５８２パスカル）の酸素、および約１０〜１５０ボルトのウェーハのバイアスである。この条件の下で、３０分の酸化時間で、約８００オングストローム（８００＊１０−１０メートル）の酸化が実現される。ゲルマニウムの熱酸化は、約５５０Ｃおよび約０．５から約０．７トル（６６．６６１３から９３．３２５８２パスカル）の酸素で達成することができる。この条件の下で、２時間後に、約６３０オングストローム（６３０＊１０−１０メートル）のゲルマニウム酸化物を成長させることができる。
【００７１】
ゲルマニウム酸化物は、室温または高温での水洗いによって洗い落とすことができる。この酸化および水洗いの条件は、サン・ザオキ（Sun Zhaoqi）、リュー・チュンロン（Liu Chunrong）、「ゲルマニウム表面のプラズマ陽極酸化および窒化（PlasmaAnodic Oxidation and Nitridation of Germanium Surface）」、半導体科学技術（Semiconductor Scienceand Technology）、８巻、１９９３年９月、１７７９〜１７８２頁に記載されている。
【００７２】
好ましい実施例では、露出されたゲルマニウム含有表面のための一般的なエッチングくぼみ距離は、約０．０１から１．０ミクロンである。最も好ましいエッチング深さは０．０３ミクロンである。
【００７３】
そして、第１および第２のゲルマニウム含有領域のエッチングされた側壁表面３６および３６ａは、カプセル封入され、それによって、誘電体被膜材料８０で不活性化される。この誘電体被膜層は、好ましくは、窒化ゲルマニウム、酸化ゲルマニウム、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、または酸化チタンで構成される。最も好ましくは、誘電体被膜材料は、窒化ゲルマニウムである。好ましいプロセスでは、ゲルマニウム含有層は、窒素イオン・プラズマを使用して低温の下で酸化して、酸化ゲルマニウムを窒化ゲルマニウムまたは酸窒化ゲルマニウムに変換する。
【００７４】
その後で、空隙領域３００は、カプセル封入されたゲルマニウム含有柱２００と、第１の誘電体絶縁充填層および第２の誘電体絶縁充填層（垂直エッチング・プロセス中に生成された）を備える柱２５０とを備える柱または領域の間に、ポリシリコンまたは同様な充填物９０を有する。ポリシリコンが使用されるとき、ポリシリコンは、随意に、ジボラン、アルシン、またはホスフィンの堆積でドープされる。堆積プロセスは、バッチ熱化学気相成長法、プラズマ化学気相成長法、またはプラズマ増速化学気相成長法のようなプロセスによって、好ましくは、３００から約５００Ｃで行うことができる。ソースおよびドレインの位置を準備するために、ドーピングは、ポリシリコン充填の堆積の前かまたは後かどちらかで行うことができる。ジボラン、アルシン、またはホスフィンをドーピングすることで、ＰまたはＮ型のドープ位置が生成される。
【００７５】
ポリシリコン充填中間物は、さらに、プラズマ反応性イオン・エッチング（ＲＩＥ）・プロセスを用いて、ポリシリコン充填９０の高さを柱２００および誘電体絶縁複合物領域２５０の高さよりも下まで減らすことによって処理される。好ましくは本発明で使用されるＲＩＥプロセスは、当産業界で知られているように、塩素かまたはフッ素かどちらかをベースにしたプラズマを使用する。
【００７６】
ポリシリコン充填をくぼみに設けた後で、ソース、ドレインおよびゲートを電気的に接続するために必要な配線が設けられる。
【００７７】
本発明のための処理ステップの実施例
デュアルロジック・デバイスを製造するプロセスの１つの好ましい実施例は、図１〜１８に示し、以下のステップを含む。
第１の単結晶シリコン・ウェーハ１０の第１の外側表面１５に、連続して、ゲート誘電体の一様な層２０、ゲルマニウム含有ゲート材料の一様な層３０が付けられ、二酸化シリコンの一様な層１００が形成され、そしてフォトレジスト材料の一様な層４０が塗布される（図１）。
それから、フォトレジスト層４０が、二酸化シリコン層１００の上面１０５の領域を露出させる現像領域４４を生成するように、像形成され、かつ現像される（図２）。
それから、開口４４が、エッチング液で処理されて、下に横たわっている領域の二酸化シリコン１００、ゲルマニウム含有ゲート導体３０、ゲート誘電体２０が完全に除去され、さらに、単結晶シリコン・ウェーハ１０を部分的にエッチングして、新しい表面１６を生成する。これらは全て、開口４４の下にある（図３）。
それから、フォトレジストを除去して、ゲルマニウム含有ゲート導体領域３２および残りゲート誘電体領域２２を覆っている残りの二酸化シリコン層１０２の上面１０３の覆いを取って、ゲート・スタック３８を形成する。
窒化シリコンまたは炭化シリコン１１０の一様な共形層の誘電体被覆材料が、単結晶シリコン・ウェーハ１６の裸の領域と、二酸化シリコン領域１０２、ゲルマニウム含有ゲート導体領域３２およびゲート誘電体領域２２を備える柱３８の最上面１０３および垂直な側壁３５の裸の領域とに付けられる。
酸化物充填材５０が、単結晶シリコン・ウェーハ１０と、二酸化シリコン１０２で覆われたゲルマニウム含有ゲート導体領域すなわち層３２との窒化シリコン１１０で被覆された表面の上に塗布される（図４）。
平坦化が行われて、ゲルマニウム含有ゲート導体の上の二酸化シリコン被膜の最上面１０３の覆いを取り（窒化シリコン被膜１１０は、また、二酸化シリコンの最上面１０３からすでにエッチングされている）、さらに、ゲルマニウム含有ゲート導体領域３８および酸化物充填領域５２のための一様な高さを作る（図５）。
第２のシリコン・ウェーハ６０は、約５００オングストローム（５００＊１０−１０メートル）の熱成長酸化シリコンの層を有し（図示しない）、前記の熱成長二酸化物層が平坦化表面１０３に結合される（図６）。
はっきりさせるために、次のステップで説明するような構成は、ステップ１〜８で処理中のデバイスの構成を１８０°回転させることで得られる（例えば、上側は下側になっている）。この回転は、実際の製造プロセスでは必ずしも行われないが、上側に対して製造のプロセスを続けるために、この明細書では使用する（図７）。
第１の単結晶シリコン・ウェーハ１０は、窒化シリコンの現在下面１７（３９）の深さまで研削され、さらに研磨されて、単結晶シリコン・ウェーハ１０の厚さを減らし、それによって、第１の単結晶シリコン・ウェーハ１０の上に初めから水平に存在する窒化シリコン１１０を除去し、かつチャネルをゲルマニウム含有ゲート導体領域３２から分離する誘電体ゲート領域２２の上に存在する少なくとも１つのシリコン・チャネル１１を作る。前記のチャネルは、約３００から約１０００オングストローム（１０００＊１０−１０メートル）の厚さを有する（図８）。
チャネル１１と誘電体酸化物充填（すなわち、誘電体絶縁材充填）５２の領域の両方の上に、連続して、第２のゲート誘電体材料２０ａ、第２のゲルマニウム含有ゲート導体３０ａ、窒化シリコン１２０、およびフォトレジスト４０ａを一様な層にコーティングする（図９）。
フォトレジスト４０ａは、覆われた領域４２ａおよび開口４４ａを作るように像形成され、さらに現像され、この覆われた領域は、第１のゲルマニウム含有ゲート導体領域３２の一部および近接した誘電体充填領域５２の一部と少なくとも部分的に重なるべきである。フォトレジストの開口４４ａが位置する領域では、第２の誘電体絶縁層１２０、第２のゲルマニウム含有ゲート導体層３０ａおよび第２のゲート誘電体層２０ａの部分が、第１の誘電体充填材５２または第１のゲルマニウム含有領域３２の部分の覆いを取るように全てエッチングされて、誘電体絶縁領域１２２、ゲルマニウム含有領域３２ａ、およびゲート誘電体領域２２ａを備えるエッチングされない領域すなわちスタックを作り、また空隙領域４６ａを作る（図１０および１１）。
残っているフォトレジスト領域４２ａが除去され、酸化物充填材５０ａが、１２２の最上面および外側表面、第２のゲルマニウム含有ゲート導体領域３２ａの外側表面３５ａ、およびゲート誘電体領域２２ａの外側表面にコーティングされ、また前のステップ中に形成されたエッチングされた領域４６ａの中にコーティングされる（図１２）。
平坦化が標準的な化学機械処理で行われて、ゲルマニウム含有ゲート導体３２ａの上の窒化シリコン被膜１２２の覆いが取られ、かつ窒化シリコンで覆われたゲルマニウム含有ゲート導体領域３２ａおよび酸化物充填領域５２ａが一様な高さにされる（図１３）。
ゲルマニウム含有ゲート導体３２と３２ａおよびまた誘電体絶縁体層５２と５２ａの両方の上にありかつこの両方を含む開口を作るように、トリム・マスクまたはフォトレジスト７０が平坦化表面に印刷され貼り付けられる。フォトレジストまたはトリム・マスク７０は、また、垂直エッチングが行われない２つの型の所定領域に被覆範囲を実現すべきである。第１の型の覆われた領域７２ａは、第１および第２のゲルマニウム含有ゲート導電性領域３２および３２ａよりも大きさが小さくあるべきであり、さらに領域３２および３２ａの上にだけ存在すべきである（すなわち、５２または５２ａの領域は７２ａの下にない）。したがって、７２ａの底面積は、領域３２または３２ａのうちの小さい方の底面積以下であるべきである。第２の型の覆われた領域７２ｂは、５２および５２ａを含む誘電体絶縁積層物の領域の上に完全に存在すべきである（すなわち、３２または３２ａの領域は７２ｂの下に存在しない）（図１４）。
垂直エッチング（すなわち、トリミング）は、開口３００を作り、さらにゲルマニウム含有ゲート導体で構成されかつ側壁２１０を有するゲート・スタック柱２００を形成するように行われる。この柱は、誘電体充填の領域２５０からシリコン・ウェーハ６０に沿った距離で分離されている。この柱は、第２のシリコン基板６０の上に配置され、始めのその基板から連続して、酸化シリコン１０４、第１のゲルマニウム含有ゲート導体３４、第１のゲート誘電体領域２４、シリコン・チャネル１３、第２のゲート誘電体領域２４ａ、第２のゲルマニウム含有ゲート導体領域３４ａ、および窒化シリコン上端被覆１２４で構成されて、前の下部ゲート・スタック３２および２２を上部ゲート・スタック３２ａおよび２２ａと位置合せする（図１５）。
ゲルマニウム含有ゲート導体の側壁３５および３５ａは、ウェットかドライかどちらかの等方性エッチングを使用して、約２００オングストローム（２００＊１０−１０メートル）の深さまでくぼまされて、それぞれ３６および３６ａを形成し、窒化シリコン表面被覆１２４、シリコン・チャネル１３、第１および第２のゲート誘電体領域２４および２４ａ、および二酸化シリコン領域１０４を含む残りの側壁２１０は変化を受けない状態のまま残される（図１６）。
くぼんだゲルマニウム含有ゲート導体スタック２００の側壁３６および３６ａは、最初に酸化され、それから、窒化ゲルマニウム・ケース層８０に変換される（図１７）。
くぼんだゲルマニウム含有ゲート導体スタックすなわち柱２００を酸化物充填領域５４および５４ａから分離する空隙領域３００に、約１０Ｅ１９から約１０Ｅ２１原子／ｃｍ２でＮ＋ドープされた、または最適には１０Ｅ２０でＡｓまたはＰドープされたポリシリコン９０が充填されて、チャネルへのソース／ドレイン・コンタクトを形成する（ポリシリコン中のドーパントは単結晶シリコン・チャネル中に拡散し、それによって、ダブル・ゲート・デバイスのソース／ドレイン拡張部分を形成する）。
ポリシリコン充填領域の高さを、くぼんだゲルマニウム含有ゲート導体スタック２００および酸化物充填領域５４および５４ａの高さ６５より下まで減らし、それから、ポリシリコン領域（ソースおよびドレイン）を単結晶シリコン・チャネル領域に電気的に接続する（図１８）。このプロセスで、ポリシリコンからのドーパントは、単結晶シリコン中に拡散して、ダブル・ゲートＦＥＴデバイスのソース／ドレイン拡張部分を形成する。
【００７８】
上述の実施例は、適切に機能するために、外部電源への電気接続を必要とする。デュアル・ゲルマニウム・ゲート領域とソース／ドレイン領域の間の電気接続を形成する有用な方法の例には、ランド・パッド３８０の組立てがある。図１９で理解することができるように、デュアル・ゲート要素２７０は、その両側でポリシリコン領域９０に接している。この要素の製造期間中に、ランド・パッド３８０は、デュアル・ゲート要素２７０と同じ部品で組み立てられ、そして、それ自体、デュアル・ゲート要素２７０の端部に位置しかつデュアル・ゲート要素２７０および側面を接する２つのポリシリコン充填領域９０を含む幅を有する一体化要素である。一般的な組立ては、上面図および断面表現を備える図１９に示す。上面図および断面表現図の向きは、図１〜１８に示す図に直交している。
【００７９】
図１９および２０を参照すると、電気接続を作るプロセスは、中間デュアル・ゲート・デバイス２７０の上面にフォトレジスト３４０をコーティングし、さらにフォトレジストに像を形成し現像することから始まり、所定の断面を基本的に有する開口３５０を作る。開口３５０は、ランド・パッド３８０と呼ばれるデュアル・ゲート柱２００の一部の上にあり、開口の他の部分は、二酸化シリコン充填領域５４の部分３２０の上にある。開口３５０を通したＲＩＥによるエッチングは、一番上のゲルマニウム・ゲート３６ａ、一番上のゲート誘電体領域２４ａ、シリコン・チャネル１３、および下部ゲート誘電体領域２４に対して、および部分的に下部ゲルマニウム・ゲート３４中に行われる。このようにして、上部ゲルマニウム・ゲート３４ａ、シリコン・チャネル１３、およびランド・パッド３８０の側面が露出される（図２０）。
【００８０】
未現像フォトレジストは上面からはがされ、露出表面全てが、一般に高温の酸素プラズマを含む酸化条件にさらされる。有用な温度は５００から７００Ｃの範囲にあり、最適には６００Ｃである。この条件の下で、シリコン・チャネル１３および両方のゲルマニウム・ゲート３４および３４ａの露出表面は、それぞれの酸化物に変えられる。このように形成されたゲルマニウム酸化物被膜３７および３７ａの深さは、一般に、約５０オングストローム（５０＊１０−１０メートル）であるが、一方で、このように形成された二酸化シリコン被膜１９の深さは、一般に、約２０オングストローム（２０＊１０−１０メートル）である（図２１）。
【００８１】
酸化ゲルマニウム被膜３７および３７ａの除去は、酸化シリコン被膜１９を同時に除去すること無しに、室温または高温での水洗いで達成される。このようにして、シリコン・チャネル１３は、絶縁層１９で保護され、それによって、以下で説明する後のステップから電気的に分離される（図２２）。
【００８２】
それから、従来の化学気相成長法（ＣＶＤ）によって、ドープされたポリシリコン９０がコンタクト穴すなわち空隙３００に加えられ、さらに上面が化学機械研磨（ＣＭＰ）で平坦化される（図２３）。
【００８３】
次に、平坦化されたウェーハ面に二酸化シリコンのような誘電体を堆積し、それから二酸化シリコン層にフォトレジストのパターンを形成し（図示しない）、そしてレジスト・パターンを誘電体層５５ａにエッチングして、コンタクトおよび配線方法が完成される。エッチングされたパターン５５ａは、最小で３つのビア開口を作るように設計されている。第１のビアは、充填されたコンタクト穴３５０の上にほぼ位置付けされ、そして、第２および第３のビアは、一部がデュアル・ゲルマニウム・ゲート柱２００に側面を接するポリシリコン充填９０の各側部の上に、また一部が周囲の二酸化シリコン絶縁体５４の上に位置付けされる。従来技術を使用して、この少なくとも３つのビアにタングステンまたは銅のような導電性材料を充填して、ソース／ドレインの位置４００とランド・パッド３８０の間の電気接続が完成する。一般に、導電性配線は、各ビアの最上面に取り付けられて、デュアル・ゲート・デバイスを外部電源に電気的に接続する。
【００８４】
２つの好ましい実施例を詳細に説明したが、本発明の精神の範囲内にやはり含まれるかもしれない他の置換が存在することは容易に理解することができる。例として、絶縁体層１０２、ゲート導体領域３２、およびゲート誘電体領域２２のような様々な材料（それぞれ１つが他の上にある）を基板の個別の領域に付け、一方で基板の残りの個別領域に絶縁領域を堆積することができる。このようにして、ゲート・スタックを直接形成することができる。もしくは、全てのゲート・スタック材料は、最初に、一様な被膜として基板上に付けることができる。この場合、特定の領域のエッチングは、最終ゲート・スタックを形成するように行われ、それに続いて、エッチングされた領域への絶縁体充填材の堆積が行われる。他の実施例では、二酸化シリコン充填が最初に適用され、そして、開口を作るエッチングの後で、エッチングされた領域にゲート・スタックが形成される。シリコン・チャネルを付けた後で、第１のゲート・スタックを形成するように説明したのと同じ実施例を、第２のゲート・スタックを形成するように独立に選ぶことができる。これらの代替えプロセスの条件は、第１および第２のゲート・スタックの領域の重なりがあるべきであることである。
【００８５】
他の実施例では、元のシリコン基板以外のシリコン・ウェーハをチャネルとして使用することが望ましい。このプロセスでは、元の基板は、初期の構成の状態のままである（すなわち、デュアル・ゲート要素は、元のシリコン基板の上面に存在する）。そして、第２のシリコン・ウェーハはチャネル層として使用される。この第２のウェーハは単結晶シリコンで構成されるのが好ましい。
【００８６】
また、特に考えられることであるが、製造ステップの順序は変えてもやはり基本的に本発明と同じ機能を行う最終製品を生成することができる。この種の置換全ては本発明の範囲内で考えられる。
【図面の簡単な説明】
【００８７】
【図１】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図２】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図３】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図４】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図５】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図６】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図７】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図８】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図９】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１０】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１１】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１２】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１３】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１４】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１５】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１６】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１７】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１８】デュアル・ゲート論理デバイスが本発明の一実施例のステップによって処理されるときに、誘電体充填絶縁体スタック２５０で分離された２つの最終的なゲート柱２００を含む領域を示すデュアル・ゲート論理デバイスの一実施例の部分を示す拡大断面図である。
【図１９】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図２０】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図２１】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図２２】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図２３】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図２４】本発明の第２の実施例のステップによって処理されるときの、ポリシリコン充填材９０に側面を接する単一ゲート要素２００を示す拡大平面図および断面部分である。ゲート要素２００は、さらに、デュアル・ゲート論理デバイスを外部電源に接続するのを補助するランドの特徴３８０を備える。
【図１】
2004529509.tif 000003
【図２】
2004529509.tif 000004
【図３】
2004529509.tif 000005
【図４】
2004529509.tif 000006
【図５】
2004529509.tif 000007
【図６】
2004529509.tif 000008
【図７】
2004529509.tif 000009
【図８】
2004529509.tif 000010
【図９】
2004529509.tif 000011
【図１０】
2004529509.tif 000012
【図１１】
2004529509.tif 000013
【図１２】
2004529509.tif 000014
【図１３】
2004529509.tif 000015
【図１４】
2004529509.tif 000016
【図１５】
2004529509.tif 000017
【図１６】
2004529509.tif 000018
【図１７】
2004529509.tif 000019
【図１８】
2004529509.tif 000020
【図１９】
2004529509.tif 000021
【図２０】
2004529509.tif 000022
【図２１】
2004529509.tif 000023
【図２２】
2004529509.tif 000024
【図２３】
2004529509.tif 000025
【図２４】
2004529509.tif 000026
【国際公開パンフレット】
2004529509.tif 000027
2004529509.tif 000028
2004529509.tif 000029
2004529509.tif 000030
2004529509.tif 000031
2004529509.tif 000032
2004529509.tif 000033
2004529509.tif 000034
2004529509.tif 000035
2004529509.tif 000036
2004529509.tif 000037
2004529509.tif 000038
2004529509.tif 000039
2004529509.tif 000040
2004529509.tif 000041
2004529509.tif 000042
2004529509.tif 000043
2004529509.tif 000044
2004529509.tif 000045
2004529509.tif 000046
2004529509.tif 000047
2004529509.tif 000048
2004529509.tif 000049
2004529509.tif 000050
2004529509.tif 000051
2004529509.tif 000052
2004529509.tif 000053
2004529509.tif 000054
2004529509.tif 000055
2004529509.tif 000056
2004529509.tif 000057
2004529509.tif 000058
2004529509.tif 000059
2004529509.tif 000060
2004529509.tif 000061
2004529509.tif 000062
2004529509.tif 000063
2004529509.tif 000064
2004529509.tif 000065
2004529509.tif 000066
【国際公開パンフレット（コレクトバージョン）】
2004529509.tif 000067
【手続補正書】
【提出日】平成15年8月25日(2003.8.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
自己整合デュアル・ゲート論理デバイスのための中間製品であって、
少なくとも１つの主要側面を有するシリコン基板と、
第１の領域および第２の領域を備える第１の層であって、前記第１の領域が誘電体充填材料を備え、前記第２の領域が連続して第１の絶縁体層、第１のゲルマニウム含有ゲート導体層、ゲート誘電体層、および単結晶シリコン層を備え、前記第１および第２の領域が前記主要側面に存在するものである第１の層と、
第３の領域および第４の領域を備える第２の層であって、前記第３の領域が第２の誘電体充填材料を備え、前記第４の領域が第２のゲート誘電体層、第２のゲルマニウム含有ゲート導体層、および第２の絶縁層を備えるものである第２の層とを備え、
前記第４の領域が少なくとも部分的に前記第２の領域に重なり、前記第３の領域が少なくとも部分的に前記第１の領域に重なり、さらに前記中間製品がさらに、
前記第２および第４の領域に側面を接する導電性充填材と、
前記第２および第４の領域の上に部分的にあり、かつ前記第１および第３の領域の上に部分的にある充填されたコンタクト穴と、
導電性材料で充填された少なくとも３つの垂直なビア開口であって、第１の開口が前記充填されたコンタクト穴の上に位置付けされ、第２および第３のビア開口が前記導電性充填材の各側部の上に部分的に位置付けされるものである３つのビア開口とを備える自己整合デュアル・ゲート論理デバイスの中間製品。
【国際調査報告】
2004529509.tif 000068
2004529509.tif 000069
2004529509.tif 000070