(57)【要約】入力端子（１３）、出力端子（１７）、接地端子（１５）を有する反転ヒステリシス性トランジスタ・スイッチは、一実施例（１１）で、オン・スイッチ状態とオフ・スイッチ状態を有する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を有している。このＭＯＳＦＥＴは、出力端子に接続されたドレイン端子、ゲート端子、接地端子に接続されたソース端子を有している。このスイッチは、更に入力端子とＭＯＳＦＥＴのゲート端子に接続されたヒステリシス回路（１２）を有している。使用に際して、低から高および高から低への入力電圧変化を有する入力電圧が入力端子に加えられる場合、ヒステリシス回路は、低から高への入力電圧変化時に第１の閾値電圧でＭＯＳＦＥＴをオン・スイッチ状態に切り替える。更に、ヒステリシス回路は、高から低への入力電圧変化時に第１の閾値電圧よりも低い第２の閾値電圧でＭＯＳＦＥＴをオフ・スイッチ状態に切り替える。
2004511121.tif 000002
【特許請求の範囲】
【請求項１】
入力、出力及び接地である３つの端子のみを有し、低から高への入力電圧変化及び高から低への入力電圧変化をする入力電圧を前記入力端子に加えるようにした反転ヒステリシス性トランジスタ・スイッチであって、
ａ．第１の端子、第２の端子、第３の端子を有し、前記第１の端子が前記出力端子に接続され、前記第２の端子が前記接地端子に接続され、オン・スイッチ状態とオフ・スイッチ状態を有するトランジスタと、
ｂ．前記入力端子と、前記トランジスタの前記第３の端子とに接続されたヒステリシス回路とを含み、前記ヒステリシス回路は、低から高への入力電圧変化時に第１の閾値電圧で前記トランジスタをオン・スイッチ状態に切り替え、高から低への入力電圧変化時に第２の閾値電圧で前記トランジスタをオフ・スイッチ状態に切り替え、前記第１の閾値電圧は、前記第２の閾値電圧より高い反転ヒステリシス性トランジスタ・スイッチ。
【請求項２】
入力端子、出力端子及び接地端子の３つの端子のみを有する反転ヒステリシス性トランジスタ・スイッチであって、
ａ．ドレイン端子、ソース端子、ゲート端子を有し、前記ソース端子が前記接地端子に接続された第１の電界効果トランジスタ（ＦＥＴ）と、
ｂ．ドレイン端子、ソース端子、ゲート端子を有する第２の電界効果トランジスタ（ＦＥＴ）であって、前記ソース端子が前記接地端子に接続され、前記第２のＦＥＴの前記ゲート端子が前記第１のＦＥＴの前記ドレイン端子に接続されたた第２の電界効果トランジスタ（ＦＥＴ）と、
ｃ．ドレイン端子、ソース端子、ゲート端子を有する第３の電界効果トランジスタ（ＦＥＴ）であって、前記ソース端子が前記接地端子に接続され、前記第３のＦＥＴの前記ドレイン端子が前記出力端子に接続され、前記第３のＦＥＴの前記ゲート端子が前記第１のＦＥＴのゲート端子に接続された前記第３の電界効果トランジスタ（ＦＥＴ）と、
ｄ．第１の端子と第２の端子を有し、前記第１の端子が前記入力端子に接続され、前記第２の端子が前記第１のＦＥＴのドレイン端子に接続された第１の抵抗と、
ｅ．第１の端子と第２の端子を有する第２の抵抗であって、前記第１の端子が前記入力端子に接続され、前記第２の抵抗の前記第２の端子が前記第１のＦＥＴのゲート端子に接続された第２の抵抗と、
ｆ．第１の端子と第２の端子を有する第３の抵抗であって、前記第１の端子が前記第１のＦＥＴのゲート端子に接続され、前記第３の抵抗の前記第２の端子が前記第２のＦＥＴの前記ドレイン端子に接続されてた第３の抵抗とを含むトランジスタ・スイッチ。
【請求項３】
前記第１、第２、第３の電界効果トランジスタは、各々、Ｎチャネルのエンハンスメント・モード金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である請求項２記載のトランジスタ・スイッチ。
【請求項４】
前記第１、第２、第３の電界効果トランジスタは、各々、等しい閾値電圧を有する請求項３記載のトランジスタ・スイッチ。
【請求項５】
前記第１、第２、第３の抵抗は、約１２０キロオームである請求項４記載のトランジスタ・スイッチ。
【請求項６】
第１の端子と第２の端子を有し、前記第１の端子が前記第３のＦＥＴのゲート電極に接続され、前記第２の端子が接地点に接続された第４の抵抗を更に含む請求項５記載のトランジスタ・スイッチ。
【請求項７】
入力、出力及び接地の３つの端子のみを有する反転ヒステリシス性トランジスタ・スイッチにおいて、
ａ．コレクタ端子、ベース端子、前記接地端子に接続されたエミッタ端子を有する第１のトランジスタと、
ｂ．コレクタ端子、前記第１のバイポーラ・トランジスタの前記コレクタ端子に接続されたベース端子、接地点に接続されたエミッタ端子を有する第２のトランジスタと、
ｃ．前記出力端子に接続されたコレクタ端子、ベース端子、接地点に接続されたエミッタ端子を有する第３のトランジスタと、
ｄ．前記入力端子に接続された第１の端子と、前記第１のトランジスタの前記コレクタ端子に接続された第２の端子とを有する第１の抵抗と、
ｅ．前記入力端子に接続された第１の端子と、前記第３のトランジスタの前記ベース端子に接続された第２の端子とを有する第２の抵抗と、
ｆ．前記第３のトランジスタの前記ベース端子に接続された第１の端子と、前記第２のトランジスタの前記コレクタ端子に接続された第２の端子とを有する第３の抵抗と、
を含む反転ヒステリシス性トランジスタ・スイッチ。
【請求項８】
前記第３のトランジスタは、ダーリントン接続の複合バイポーラ・ジャンクション・トランジスタである請求項７記載のトランジスタ・スイッチ。
【請求項９】
前記第３のトランジスタの前記ベースに接続された第１の端子と、前記第１のトランジスタの前記ベース端子に接続された第２の端子とを有する第４の抵抗を更に含む請求項８記載のトランジスタ・スイッチ。
【請求項１０】
前記第４の抵抗の前記第２の端子に接続された第１の端子と、前記接地端子に接続された第２の端子を有する第５の抵抗を更に含む請求項９記載のトランジスタ・スイッチ。
【請求項１１】
入力、出力及び接地の３つの端子のみを有し、低から高への入力電圧の変化及び高から低への入力電圧の変化を行う入力電圧を前記入力端子に加えるようにした反転ヒステリシス性トランジスタ・スイッチであって、
ａ．ドレイン端子、ソース端子及びゲート端子を有し、前記ドレイン端子が前記出力端子に接続され、前記ソース端子が前記接地端子に接続され、オン・スイッチ状態とオフ・スイッチ状態を有する電界効果トランジスタ（ＦＥＴ）と、
ｂ．前記入力端子に接続された入力電圧ピンと、前記接地端子に接続された接地ピンと、前記ＦＥＴのゲート端子に接続された出力ピンとを有する集積回路（ＩＣ）チップとを有し、
ｃ．前記ＩＣチップは、低から高への入力電圧変化中に第１の閾値電圧で前記トランジスタをオン・スイッチ状態に切り替え、前記ヒステリシス回路は、高から低への入力電圧変化中に第２の閾値電圧で前記トランジスタをオフ・スイッチ状態に切り替え、前記第１の閾値電圧は、前記第２の閾値電圧より高い請求項９記載のトランジスタ・スイッチ。
【請求項１２】
前記ＦＥＴのゲートに接続された第１の端子と前記接地点に接続された第２の端子とを有する第４の抵抗を更に備えた請求項１１記載のトランジスタ・スイッチ。
【請求項１３】
入力、出力及び接地の３つの端子のみを有する反転ヒステリシス性トランジスタ・スイッチであって、
ａ．ドレイン端子、ソース端子、ゲート端子を有する第１の電界効果トランジスタ（ＦＥＴ）と、
ｂ．ドレイン端子、ソース端子、ゲート端子を有し、前記ソース端子が前記第１のＦＥＴの前記ソース端子に接続された第２の電界効果トランジスタ（ＦＥＴ）と、
ｃ．ドレイン端子、ソース端子、ゲート端子を有する第３の電界効果トランジスタ（ＦＥＴ）であって、前記ソース端子が前記接地端子に接続され、前記第３のＦＥＴの前記ドレイン端子が前記出力端子に接続された前記第３の電界効果トランジスタ（ＦＥＴ）と、
ｄ．ドレイン端子、ソース端子、ゲート端子を有する第４の電界効果トランジスタであって、前記ソース端子が前記接地端子に接続され、前記第４のＦＥＴの前記ドレイン端子が前記第３のＦＥＴの前記ゲート端子に接続され、前記第４の電界効果トランジスタの前記ドレイン端子が前記第３のＦＥＴの前記ゲート端子に接続され、前記第４の電界効果トランジスタの前記ゲート端子が前記第１のＦＥＴの前記ゲート端子に接続された前記第４の電界効果トランジスタと、
ｅ．ドレイン端子、ソース端子、ゲート端子を有する第５の電界効果トランジスタであって、前記ソース端子が前記入力端子に接続され、前記第５のＦＥＴの前記ドレイン端子が前記第３のＦＥＴの前記ゲート端子に接続され、前記第５のＦＥＴの前記ゲート端子が前記第２のＦＥＴの前記ドレイン端子に接続された前記第５の電界効果効果トランジスタと、
ｆ．第１の端子と第２の端子を有し、前記第１の端子が前記入力端子に接続され、前記第２の端子が前記第２のＦＥＴの前記ゲート端子に接続された第１の抵抗と、
ｇ．第１の端子と第２の端子を有する第２の抵抗であって、前記第１の端子が前記入力端子に接続され、前記第２の抵抗の前記第２の端子が前記第５のＦＥＴの前記ゲート端子に接続された前記第２の抵抗と、
ｈ．第１の端子と第２の端子を有する第３の抵抗であって、前記第３の抵抗の前記第１の端子が前記第２のＦＥＴの前記ゲート端子に接続され、前記第３の抵抗の前記第２の端子が前記第１のＦＥＴの前記ドレイン端子に接続された前記第３の抵抗と、
を含む反転ヒステリシス性トランジスタ・スイッチ。
【請求項１４】
第１の端子と第２の端子を有する第４の抵抗を更に備え、前記第１の端子は、前記第３のＦＥＴの前記ゲート端子に接続され、前記第４の抵抗の前記第２の端子は、接地点に接続された請求項１３記載のトランジスタ・スイッチ。
【発明の詳細な説明】
【０００１】
（発明の背景）
本発明は、一般的にトランジスタ・スイッチに関し、特に、反転トランジスタ・スイッチに関する。
【０００２】
トランジスタ・スイッチ、すなわちトランジスタは、当業界で公知であり、一般に使用されている。トランジスタは、増幅及び切り替え可能な子固体電子装置である。
【０００３】
反転トランジスタは、当業界で公知であり、入力信号の反転のために一般に使用される。バイポーラ・トランジスタ及び金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような反転トランジスタは、一般的には３端子だけを有している。特に、反転トランジスタは、入力端子と出力端子を有し、この出力端子は、負荷と接地端子に反転トランジスタを接続するために使用される。非反転トランジスタの構成とは逆に、反転トランジスタは、電源に接続される４番目の端子を必要とはせず、これにより反転トランジスタは、非反転トランジスタよりも更に望ましい。
【０００４】
Ｊ．Ｓ．Ｃｏｎｇｄｏｎに付与された米国特許第５，１３４，３２３号では、３端子のみを有する非反転トランジスタが開示されている。一実施例では、３端子非反転トランジスタ・スイッチは、第１、第２、第３の端子を有し、電流路を画定すると共に、それぞれ第３と第２の端子に接続されたドレイン電極とソース電極並びにその電流路の電流の流れを制御するゲート電極とを備えたデプレッション・モード電解効果トランジスタ（ＦＥＴ）を備えている。入力電極、出力電極及びリターン電極とを備えた負電圧変換器は、その出力電極をＦＥＴのゲート電極に接続し、そのリターン電極をソース電極に接続し、その入力電極を第１の端子に接続している。動作時において、ドレイン電極とソース電極との間を流れる電流は、ソース電極に対して低信号が入力電極に加えられると高となり、ソース電極に対してより高い信号が入力電極に加えられるとより低となる。他の実施例では、３端子のみを有する非反転スイッチは、第１、第２、第３のトランジスタを有し、この第３のトランジスタは、第１の端子の入力閾値電圧のヒステリシス、すわなち（シュミット・トリガ装置）に似た変化を生じる正帰還の制御量を提供するように非反転トランジスタ・スイッチの第１の端子に回路を介して結合されている。
【０００５】
３端子反転トランジスタは、一般的には顕著な欠点を有する。特に、３端子反転トランジスタの閾値電圧に近い雑音性の入力信号により、このトランジスタは、しばしば不所望の状態変化を有し、またはオン・スイッチ状態とオフ・スイッチ状態との間に留まることがある。この状態は、発振と高電力消費を発生する傾向がある。
【０００６】
従って、ヒステリシスを有するスイッチ装置が望ましい。ヒステリシス性スイッチは、２つの異なる閾値電圧を使用することによってスイッチ装置に不所望の状態条件を有する雑音性の入力信号の問題を減少する。ヒステリシスを有するスイッチ装置は、低から高への入力信号の変化時にスイッチ装置を切り替えるために上昇または正の閾値電圧と一般に呼ばれる高閾値電圧と、高から低への入力信号の変化時にスイッチ装置を切り替えるために下降または負の閾値電圧と一般に呼ばれる低閾値電圧とを使用する。
【０００７】
シュミット・トリガ装置とは、ヒステリシス性スイッチ装置の１つの公知の種類である。シュミット・トリガ装置は、双安定マルチバイブレータの形をしていて、一定振幅の矩形波が必要とされ、または正弦波が矩形波への変換を必要とする用途でしばしば使用される。そのヒステリシス特性のために、シュミット・トリガ装置は、雑音性の入力信号のピーク・ピーク振幅がそのスイッチ装置の上昇閾値電圧と下降閾値電圧との差よりも小さい限り、雑音性の入力信号に対して効果的な反応を示さない。
【０００８】
シュミット・トリガ装置は、使用に際し次のように機能する。すなわち、シュミット・トリガ装置の出力電圧は、入力信号電圧が装置の上昇閾値電圧を横切るまで低に留まる。入力信号電圧がその装置の上昇閾値電圧を一度横切ると、シュミット・トリガ装置は、作動されて、その出力電圧は、急速に上昇する。入力信号電圧が装置の下降閾値電圧より低くなると、シュミット・トリガ装置は、低電圧状態にほとんど直ちに低下する出力電圧を発生する。
【０００９】
シュミット・トリガ装置は、３端子のみを必要とする反転トランジスタに対抗して４端子を必要とするので望ましくない。入力端子、出力端子及び接地端子の他に、シュミット・トリガ装置は、電源端子を必要とするが、これは好ましくない。
【００１０】
シリコン制御整流器（ＳＣＲ）は、双安定切り替え用の４層単向性装置である。シリコン制御整流器は、本質的には、制御要素を更に有する整流ダイオードである。
【００１１】
なお、シリコン制御整流器は、反転型でヒステリシスを有し、３端子のみを有し、望ましいものである。
【００１２】
しかし、シリコン制御整流器は、顕著な欠点がある。特に、シリコン制御整流器は、出力信号作動のヒステリシスを有するが、これは、シュミット・トリガ装置のような入力信号により発生するヒステリシスを有するスイッチング装置より望ましいものではない。特に、シリコン制御整流器は、負荷依存型であり、それ故、非常に望ましくない出力電流により発生されるヒステリシスを有する。
【００１３】
使用に際し、シリコン制御整流器は、次のように機能する。シリコン制御整流器は、入力信号電圧が装置の上昇閾値を横切るまでオフのままである。入力信号電圧がこの装置の上昇閾値電圧を一度横切ると、シリコン制御整流器は作動され、出力電流は、急激に上昇する。しかし、入力信号電圧が接地電圧より低下するときでも、シリコン制御整流器の出力電流は、ゼロまで降下することはない。シュミット・トリガ装置とは異なって、シリコン制御整流器は、下降入力閾値電圧を有するとは言えない。これとは逆に、ターン・オフ期間に、シリコン制御整流器は、出力信号依存型である。これは、シリコン制御整流器がオフになるには出力電流をほぼゼロにしなければならないからである。
【００１４】
電気機械式リレー回路は、電子機械式コイル接点装置であり、これは、絶縁された入力回路を付勢することにより負荷に分配される電力を制御する。電気機械式リレー回路は、電気的に絶縁された入力回路と出力回路を使用して作ることができる。使用に際し、入力信号は、一般にアーマチュアと呼ばれているヒンジ付きばね荷重要素を吸引する電磁石を付勢する。アーマチュアに取り付けられてはいるが、このアーマチュアから絶縁された出力接点は、このアーマチュアの移動により開閉される。閉成位置で接点は、電力を負荷に加える。開放位置で接点は、負荷への電力を除去する。
【００１５】
なお、電気機械式リレー回路は、反転するように接続し、入力信号により発生されるヒステリシスを有し、３端子のみを有するようにできる。これは、非常に望ましい。
【００１６】
しかし、反転電気機械式リレー回路は、若干の別の欠点を有する。特に、電気機械式リレー回路は、大入力電力を必要とし、大型かつ緩慢で信頼性がなく、従って、非常に望ましくない。
【００１７】
（発明の要約）
本発明の目的は、新規で改良になるトランジスタ・スイッチを提供することである。
【００１８】
本発明の他の目的は、反転するトランジスタ・スイッチを提供することである。
本発明の更に他の目的は、３端子のみを含む上記のトランジスタ・スイッチを提供することである。
【００１９】
本発明の更に他の目的は、ヒステリシスを有する上記のトランジスタ・スイッチを提供することである。
【００２０】
本発明の更に他の目的は、入力信号により発生するヒステリシスを有する上記のトランジスタ・スイッチを提供することである。
【００２１】
本発明の更に他の目的は、大量生産可能で最少数の部品を有し、サイズが制限され、迅速動作で信頼性が有り、有限な電力量しか必要とせず、非常に容易に使用可能な上記のトランジスタ・スイッチを提供することである。
【００２２】
したがって、入力端子、出力端子及び接地端子の３つの端子のみを有し、低から高への入力電圧変化及び高から低への入力電圧変化をする入力電圧を入力端子に加えるようにした反転ヒステリシス性トランジスタ・スイッチにおいて、第１の端子、第２の端子、第３の端子を有し、第１の端子が出力端子に接続され、第２の端子が接地端子に接続されていて、オン・スイッチ状態とオフ・スイッチ状態を有するトランジスタと、入力端子に接続されたヒステリシス回路とを有し、このヒステリシス回路は、低から高への入力電圧の変化時に第１の閾値電圧でトランジスタをオン・スイッチ状態に切り替え、高から低への入力電圧の変化時に第２の閾値電圧でトランジスタをオフ・スイッチ状態に切り替え、第１の閾値電圧は、第２の閾値電圧より大きい反転ヒステリシス性トランジスタ・スイッチが提供される。
【００２３】
本発明の更に他の目的、特徴及び利点は、次の記載で一部述べられ、一部は、その記載から明らかとなり、または、本発明の実施により理解される。その記載においては、その一部を形成すると共に、本発明の実施のための特定の実施例を例示のために示す添付図面を参照する。実施例は、当業者が本発明の実施が可能となるように充分詳細に記載する。なお、他の実施例も利用することができ、構造上の変更は、本発明の範囲から逸脱せずに成し得る。従って、次の詳細な説明は、限定的な意味で理解されるべきではなく、本発明の範囲は、上記の請求項により最もよく明示される。
【００２４】
この明細書に組み込まれてその一部を形成する添付図面は、本発明の特定実施例を示し、記載と共に、本発明の原理を説明するに役立つ。図面において、同様の参照数字は、同様の部材を示す。
【００２５】
（好適な実施例の詳細な説明）
次に図１を参照すると、本発明の教示により構成された３端子反転ヒステリシス性のトランジスタ・スイッチの第１の実施例が示される。このスイッチは、参照数字１１により全体を示される。以下、更に詳細に記載するように、スイッチ１１は、反転型であって、入力信号発動のヒステリシスを有し、３端子のみを有している。
【００２６】
スイッチ１１は、入力端子１３、接地端子１５、出力端子１７を有している。理解し得るように、入力スイッチ１１用の上昇閾値ヒステリシス・端子１３、接地端子１５、出力端子１７のみがスイッチ１１の端子である。これは、本発明の目的である。
【００２７】
スイッチ１１は、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３をも有している。第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、同一である。特に、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、全てＮチャネルでエンハンスメント・モードのＶＮ２２２２ＬＬ型ＭＯＳＦＥＴが好ましく、各々、約１．２ボルトのＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨを有することが好ましい。しかし、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、約１．２ボルトの閾値電圧を有するという点に制限されない。更に、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、等しい閾値電圧を有するという点に制限されない。むしろ、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、各々、本発明の主旨から逸脱せずに互いに異なる閾値電圧を有することができる。
【００２８】
第１のＭＯＳＦＥＴＱ１は、ドレイン電極１９、接地点接続のソース電極２１、ゲート電極２３を有している。第２のＭＯＳＦＥＴＱ２は、ドレイン電極２５、接地点接続のソース電極２７、第１のＭＯＳＦＥＴＱ１のドレイン電極１９に接続されたゲート電極２９を有している。第３のＭＯＳＦＥＴＱ３は、出力端子１７に接続されたドレイン電極３１、接地端子１５に接続されたソース電極３３、第１のＭＯＳＦＥＴＱ１のゲート電極２３に接続されたゲート電極３５を有している。
【００２９】
スイッチ１１は、更に、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３を有している。第１の抵抗Ｒ１は、約１２０キロオームの値を有することが好ましく、入力端子１３に接続された第１の端子３７と第１のＭＯＳＦＥＴＱ１のドレイン電極１９に接続された第２の端子３９を有している。第２の抵抗Ｒ２は、約１２０キロオームの値を有することが好ましく、入力端子１３に接続された第１の端子４１と第１のＭＯＳＦＥＴＱ１のゲート電極２３に接続された第２の端子４３を有している。第３の抵抗Ｒ３は、約１２０キロオームの値を有することが好ましく、第１のＭＯＳＦＥＴＱ１のゲート電極２３に接続された第１の端子４５と第２のＭＯＳＦＥＴＱ２のドレイン電極２５に接続された第２の端子４７を有している。
【００３０】
スイッチ１１は、更に第４の抵抗Ｒ４を有している。第４の抵抗Ｒ４は、約１．０メグオームの値を有することが好ましく、第１のＭＯＳＦＥＴＱ１のゲート電極２３に接続された第２の端子４９と接地点に接続された第２の端子５１を有している。なお、第４の抵抗Ｒ４は、必要である。これは、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、同一であるからである。しかし、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３が使用時に第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３よりも低い入力電圧で第２のＭＯＳＦＥＴＱ２をターン・オンする互いに等しくない閾値電圧値を有すると、第４の抵抗Ｒ４は、本発明の主旨から逸脱せずにスイッチ１１から除去することができる。
【００３１】
出力端子１７は、抵抗負荷ＲＬを介して供給電圧ＶＣＣに対して接続することができる。負荷抵抗ＲＬは、なるべく１．０キロオームの値を有することが好ましい。理解し得るように、抵抗負荷ＲＬと供給電圧ＶＣＣの両方は、スイッチ１１の外部にあるので、本発明の一部と考えるべきではない。
【００３２】
なお、ダイオード、ＰＮＰバイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ユニジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに、第２の抵抗Ｒ２と並列に入力端子１３とゲート電極３５にオプションで接続することができる。理解し得るように、この装置は、第３のＭＯＳＦＥＴＱ３のゲート電極３５からの電荷除去のために役立つ。
【００３３】
第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３は、共に第３のＭＯＳＦＥＴＱ３のヒステリシス回路１２を形成する。特に、第３のＭＯＳＦＥＴＱ３は、スイッチ１１の出力スイッチとして動作する。ヒステリシス回路１２は、低から高への入力信号変化時に第３のＭＯＳＦＥＴＱ３をオンにするために上昇または正の閾値電圧と一般に呼ばれるゲート電極３５への高閾値電圧と、高から低への入力信号変化時に第３のＭＯＳＦＥＴＱ３をオフにするために下降または負の閾値電圧と一般に呼ばれるゲート電極３５への低閾値電圧を提供する。このことは、以下詳細に記載する。
【００３４】
使用に際し、スイッチ１１は、次のように動作する。図２は、スイッチ１１の入力電圧信号Ｖｉｎを出力電圧信号Ｖｏｕｔと比較するグラフを表し、このグラフは、電圧を表す垂直軸５３と時間を表す水平軸５５を有している。図１３は、入力電圧信号Ｖｉｎの選択時点で、第１、第２、第３のＭＯＳＦＥＴＱ１、Ｑ２、Ｑ３の切り替え状態を示す図である。図１から図３までを参照すると、入力電圧信号Ｖｉｎは、台形波を表し、時間がゼロの時、入力電圧信号Ｖｉｎは、ゼロである。入力電圧信号Ｖｉｎがゼロの時、第１のＭＯＳＦＥＴＱ１、第２のＭＯＳＦＥＴＱ２、第３のＭＯＳＦＥＴＱ３は、全てオフである。第３のＭＯＳＦＥＴＱ３がオフの時、電流は負荷抵抗ＲＬを流れない。結果として、出力端子１７の出力電圧Ｖｏｕｔは、ほぼＶｃｃで漏電をゼロにする。
【００３５】
入力電圧Ｖｉｎが徐々に増大され、一度、入力電圧Ｖｉｎが１．０×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨ（約１．２ボルト）に等しくなると、第２のＭＯＳＦＥＴＱ２は、オンにされる。これは、第１の抵抗Ｒ１にほとんど電流が流れない場合、第２のＭＯＳＦＥＴＱ２のゲート電極２９の電圧は、ほぼ入力電圧Ｖｉｎの値であるからである。入力電圧Ｖｉｎが一度ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨに等しくなると、第２のＭＯＳＦＥＴＱ２は、ゲート電極２９のＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨの値を有する。従って、第２のＭＯＳＦＥＴＱ２は、オンされ、第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３は、オフのままである。第２のＭＯＳＦＥＴＱ２が一度オンになると、電流は、第２の抵抗Ｒ２と第３の抵抗Ｒ３を流れる。第２の抵抗Ｒ２と第３の抵抗Ｒ３は、共に分圧器として動作する。結果として、第２の抵抗Ｒ２と第３の抵抗Ｒ３の接続点の電圧は、第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３のゲート電極２３、３５にそれぞれ加わり、第３のＭＯＳＦＥＴＱ３のゲート電極３５は、入力電圧Ｖｉｎの約２分の１を受け、第１のＭＯＳＦＥＴＱ１のゲート電極２３も入力電圧Ｖｉｎの約２分の１を受ける。
【００３６】
入力電圧Ｖｉｎが増加するに従い、入力電圧Ｖｉｎが一度、約２．１×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨ（約２．５ボルト）に等しくなると、結局、第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３は、オンにされる。Ｖｉｎのこの値は、図２のスイッチ１１に対する上昇閾値電圧ＶＴＨ＋として識別される。第１のＭＯＳＦＥＴＱ１がオンになると、第１のＭＯＳＦＥＴＱ１は、第２のＭＯＳＦＥＴＱ２のゲート電極２９の電圧を引き下げて、第２のＭＯＳＦＥＴＱ２をついにオフにする。第２のＭＯＳＦＥＴＱ２がオフされる場合、第３の抵抗Ｒ３を介して電流が流れない。従って、第３のＭＯＳＦＥＴＱ３のゲート電極３５の電圧は、約１．０×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨから約１．９×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨに上昇する。結果として、スイッチ１１は、突然オンになり、それにより出力電圧信号Ｖｏｕｔを図２に示したように、ほぼゼロボルトまで降下させるスイッチ１１の上昇閾値ヒステリシスを生じさせる。
【００３７】
入力電圧Ｖｉｎが台形波の尾部の所で降下し始めて、入力電圧Ｖｉｎが一度、約１．１×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨ（約１．３ボルト）に等しくなると、第３のＭＯＳＦＥＴＱ３は、オフになる。Ｖｉｎのその値は、図２のスイッチ１１の下降閾値電圧ＶＴＨとなる。特に、第２の抵抗Ｒ２と第４の抵抗Ｒ４の特定値のために、入力電圧Ｖｉｎが一度、約１．１×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨに等しくなると、第３のＭＯＳＦＥＴＱ３のゲート電極３５は、ほぼＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨの電圧を有する。同様に、入力電圧Ｖｉｎが、一度、約１．１×ＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨより低下すると、第１のＭＯＳＦＥＴＱ３はオフになる。第１のＭＯＳＦＥＴＱ１がオフになると、第２のＭＯＳＦＥＴＱ２はオンに戻る。第２のＭＯＳＦＥＴＱ２がオンに戻ると、第３のＭＯＳＦＥＴＱ３のゲート電極３５の電圧は、低下し、それにより、第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３は、オフになる。第１のＭＯＳＦＥＴＱ１と第３のＭＯＳＦＥＴＱ３が一度オフになると、出力端子１７のＶｏｕｔは、突然図２に示したようにほぼＶｃｃまで復帰し、漏電を停止する。
【００３８】
なお、上昇閾値電圧ＶＴＨ＋（約２．５ボルト）は、図２に示したように、下降閾値電圧ＶＴＨ−（約１．３ボルト）よりかなり高い。結果として、雑音性の入力電圧信号Ｖｉｎによりスイッチ１１が不所望の状態変化を受けることはない。これは、望ましいことである。
【００３９】
次に図４を見ると、本発明の教示に従って構成された３端子反転ヒステリシス性のトランジスタ・スイッチの第２の実施例が示してあり、このスイッチは、参照数字１１１で示される。スイッチ１１１は、同様に反転型で、入力信号により発生されるヒステリシスを有し、３端子のみを有するという点でスイッチ１１に類似している。
【００４０】
スイッチ１１１とスイッチ１１との主な相違は、スイッチ１１１が第１のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０１と、第２のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０２と、第３のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０３とをスイッチ１１の第１のＭＯＳＦＥＴＱ１と、第２のＭＯＳＦＥＴＱ２と、第３のＭＯＳＦＥＴＱ３とのそれぞれの代わりに有するということである。使用の際、スイッチ１１とスイッチ１１１は同様に機能する。
【００４１】
なお、スイッチ１１は、３つのＭＯＳＦＥＴを有するものとして示し、スイッチ１１１は、３つのバイポーラ・ジャンクション・トランジスタを有するものとして示したが、ＭＯＳＦＥＴとバイポーラ・ジャンクション・トランジスタの組み合わせを含む別のスイッチの実施例は、本発明の主旨から逸脱せずに容易に作成することができる。
【００４２】
スイッチ１１１は、入力端子１１３、接地端子１１５、出力端子１１７を有する。理解し得るように、入力端子１１３、接地端子１１５、出力端子１１７のみがスイッチ１１１の端子である。これは、本発明の目的である。
【００４３】
第１のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０１、第２のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０２、第３のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０３は、同一である。特に、第１のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０１、第２のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０２、第３のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ１０３は、全てなるべくＮＰＮで２Ｎ２２２２型のバイポーラ・ジャンクション・トランジスタであることが好ましく、この各バイポーラ・ジャンクション・トランジスタは、約０．７ボルトのＢＪＴ閾値電圧ＶＢＪＴＴＨを有することが好ましい。しかし、第１のＢＪＴＱ１０１、第２のＢＪＴＱ１０２、第３のＢＪＴＱ１０３は、約０．７ボルトの閾値電圧を有するという点に限定されないということは理解されるべきである。更に、第１のＢＪＴＱ１０１、第２のＢＪＴＱ１０２、第３のＢＪＴＱ１０３は、等しい閾値電圧を有するという点に限定はされない。むしろ、第１のＢＪＴＱ１０１、第２のＢＪＴＱ１０２、第３のＢＪＴＱ１０３は、本発明の主旨から逸脱せずに互いに異なる閾値電圧値を各々有することができる。
【００４４】
第１のＢＪＴＱ１０１は、コレクタ電極１１９、接地点接続のエミッタ電極１２１、ベース電極１２３を有している。第２のＢＪＴＱ１０２は、コレクタ電極１２５、接地点接続のエミッタ電極１２７、第１のＢＪＴＱ１０１のコレクタ電極１１９に接続されたベース電極１２９を有している。第３のＢＪＴＱ１０３は、出力端子１１７に接続されたコレクタ電極１３１、接地端子１１５に接続されたエミッタ電極１３３、ベース電極１３５を有している。
【００４５】
スイッチ１１１は、更に、第１の抵抗Ｒ１０１、第２の抵抗Ｒ１０２、第３の抵抗Ｒ１０３を有している。第１の抵抗Ｒ１０１は、約１．０メグオームの値を有することが好ましく、入力端子１１３に接続された第１の端子１３７と、第１のＢＪＴＱ１０１のコレクタ電極１１９に接続された第２の端子１３９を有している。第２の抵抗Ｒ１０２は、約２２キロオームの値を有することが好ましく、入力端子１１３に接続された第１の端子１４１と、第３のＢＪＴＱ１０３のベース電極１３５に接続された第２の端子１４３を有している。第３の抵抗Ｒ１０３は、約１２０キロオームの値を有することが好ましく、第３のＢＪＴＱ１０３のベース電極１３５に接続された第１の端子１４５、第２のＢＪＴＱ１０２のコレクタ電極１２５に接続された第２の端子１４７を有している。
【００４６】
スイッチ１１１は、更に、第４の抵抗Ｒ１０４を有している。第４の抵抗Ｒ１０４は、約１２０キロオームの値を有することが好ましく、第３のＢＪＴＱ１０３のベース電極１３５に接続された第１の端子１４９と、接地点に接続された第２の端子１５１を有している。なお、第４の抵抗Ｒ１０４は、必要である。これは、第１のＢＪＴＱ１０１、第２のＢＪＴＱ１０２、第３のＢＪＴＱ１０３は、同一であるからである。しかし、第１のＢＪＴＱ１０１、第２のＢＪＴＱ１０２、第３のＢＪＴＱ１０３が使用時に第１のＢＪＴＱ１０１、第３のＢＪＴＱ１０３より前に第２のＢＪＴＱ１０２をオンする不等のターンオン閾値電圧値を有する場合、第４の抵抗Ｒ１０４は、本発明の主旨から逸脱せずにスイッチ１１１から除去することができる。
【００４７】
出力端子１１７は、負荷抵抗ＲＬを介して供給電圧Ｖｃｃに接続することができる。負荷抵抗ＲＬは、１．０キロオームの値を有することが好ましい。理解し得るように、負荷抵抗ＲＬと供給電圧Ｖｃｃの両方は、スイッチ１１１の外部にあるので本発明の一部と考えるべきではない。
【００４８】
スイッチ１１１は、更に第５の抵抗Ｒ１０５を有している。第５の抵抗Ｒ１０５は、約１．０メグオームの値を有することが好ましく、第３のＢＪＴＱ１０３のベース電極１３５に接続された第１の端子１５３と、第１のＢＪＴＱ１０１のベース電極１２３に接続された第２の端子１５５を有している。しかし、第１のＢＪＴＱ１０１のベース電極１２３に流れ込む電流が第３のＢＪＴＱ１０３のベース電極１３５を駆動するのに利用可能な電流量を減少させず、従って、スイッチ１１１のしかるべき動作を保証する場合、第５の抵抗Ｒ１０５は、本発明の主旨から逸脱せずに代わりにゼロオームの値を有することもできる。第５の抵抗Ｒ１０５がゼロオームの値を有する場合、第１の端子１５３と第２の端子１５５は、共に接続される。
【００４９】
なお、ダイオード、ＰＮＰ各バイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに第２の抵抗Ｒ１０２と並列に入力端子１１３とベース電極１３５にオプションで接続することもできる。理解し得るように、個々の装置は、第３のＢＪＴＱ１０３のベース電極からの電荷除去のために役立つ。
【００５０】
使用に際して、スイッチ１１１は、スイッチ１１と同様に機能する。特に、スイッチ１１１は、図５に示すように、その下降閾値電圧よりも著しく高い上昇閾値電圧を同様に有している。結果として、雑音性の入力信号により、スイッチ１１１は不所望の状態変化を受けることはない。これは、望ましいことである。
【００５１】
次に図６を参照すると、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタ・スイッチの第３の実施例が示してある。このスイッチは、参照数字２１１で示される。スイッチ２１１は、反転型であり、入力信号により発生されるヒステリシスを有し、３端子のみを有するという点でスイッチ１１１に類似している。
【００５２】
スイッチ２１１は、入力端子２１３、接地端子２１５、出力端子２１７を有するという点でスイッチ１１１に類似している。理解し得るように、入力端子２１３、接地端子２１５、出力端子２１７だけがスイッチ２１１の端子であり、本発明の目的である。
【００５３】
スイッチ２１１は、このスイッチ２１１がスイッチ１１１の第１のＢＪＴＱ１０１と第２のＢＪＴＱ１０２に構成が同一である第１のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ２０１と第２のバイポーラ・ジャンクション・トランジスタ（ＢＪＴ）Ｑ２０２とを有するという点でスイッチ１１１に類似している。第１のＢＪＴＱ２０１と第２のＢＪＴＱ２０２は、両者ともＮＰＮで２Ｎ２２２２型のバイポーラ・ジャンクション・トランジスタであることが好ましく、この各バイポーラ・ジャンクション・トランジスタは、約０．７ボルトのＢＪＴ閾値電圧ＶＢＪＴＴＨを有することが好ましい。しかし、第１のＢＪＴＱ２０１と第２のＢＪＴＱ２０２は、約０．７ボルトの閾値電圧を有するという点に限定されないということは理解されるべきである。更に、第１のＢＪＴＱ２０１と第２のＢＪＴＱ２０２は、等しい閾値電圧を有するという点に限定はされない。むしろ、第１のＢＪＴＱ２０１と第２のＢＪＴＱ２０２は、本発明の主旨から逸脱せずに互いに異なる閾値電圧値を各々有することができる。
【００５４】
第１のＢＪＴＱ２０１は、コレクタ電極２１９と、接地点に接続されたエミッタ電極２２１と、ベース電極２２３を有している。第２のＢＪＴＱ２０２は、コレクタ電極２２５、接地点接続のエミッタ電極２２７、第１のＢＪＴＱ２０１のコレクタ電極２１９に接続されたベース電極２２９を有している。
【００５５】
スイッチ２１１は、第１の抵抗Ｒ２０１、第２の抵抗Ｒ２０２、第３の抵抗Ｒ２０３を有している。第１の抵抗Ｒ２０１は、約１．０メグオームの値を有することが好ましく、入力端子２１３に接続された第１の端子２３１と、第１のＢＪＴＱ２０１のコレクタ電極２１９に接続された第２の端子２３３を有している。第２の抵抗Ｒ２０２は、約１２０キロオームの値を有することが好ましく、入力端子２１３に接続された第１の端子２３５と第２の端子２３７を有している。第３の抵抗Ｒ２０３は、約１．０メグオームの値を有することが好ましく、第２の抵抗Ｒ２０２の第２の端子２３７に接続された第１の端子２３９と、第２のＢＪＴＱ２０２のコレクタ端子２２５に接続された第２の端子２４１を有している。
【００５６】
スイッチ２１１とスイッチ１１１の主な区別は、スイッチ２１１は、スイッチ１１１の第３のＢＪＴＱ１０３の代わりにダーリントン接続の複合バイポーラ・ジャンクション・トランジスタＱ２０３を有しているということである。ダーリントン接続された複合ＢＪＴＱ２０３が望ましい。その理由は、第１のＢＪＴＱ２０１または第２のＢＪＴＱ２０２のいずれかのターンオン閾値電圧の２倍を有するからである。結果として、スイッチ１１１で第４の抵抗Ｒ１０４による機能を果たすための抵抗は、スイッチ２１１では必要とされない。ダーリントン接続された複合ＢＪＴＱ２０３が同様に望ましい。その理由は、それが小さなダイ領域に対する比較的高い電流と電圧を切り替えることができるからである。
【００５７】
ダーリントン接続された複合ＢＪＴＱ２０３は、第４のＢＪＴＱ２０４と第５のＢＪＴＱ２０５を有している。第４のＢＪＴＱ２０４と第５のＢＪＴＱ２０５は、両方共ＮＰＮでＴＩＰ１２１型のバイポーラ・ジャンクション・トランジスタであることが好ましく、その各々は、約１．４ボルトのＢＪＴ閾値電圧ＶＢＪＴＰＨまたは第１のＢＪＴＱ２０１と第２のＢＪＴＱ２０２の閾値電圧の約２倍を有することが好ましい。
【００５８】
第４のＢＪＴＱ２０４は、出力端子２１７に接続されたコレクタ電極２４３、エミット電極２４５、第２の抵抗Ｒ２０２の第２の端子２３７に接続されたベース電極２４７を有している。第５のＢＪＴＱ２０５は、出力端子２１７に接続されたコレクタ電極２４９、接地点接続のエミット電極２５１、第４のＢＪＴＱ２０４のエミッタ電極２４５に接続されたベース電極２５３を有している。
【００５９】
スイッチ１１１は、更に第１のＢＪＴＱ２０１の有効なターンオン電圧の閾値を増大するために共に抵抗分割器として働く第４の抵抗Ｒ２０４と第５の抵抗Ｒ２０５を有している。第４の抵抗Ｒ２０４は、約１．０メグオームの値を有することが好ましく、第４のＢＪＴＱ２０４のベース電極２４７に接続された第１の端子２５７と第１のＢＪＴＱ２０１のベース電極２２３に接続された第２の端子２５９を有している。第５の抵抗Ｒ２０５は、約１．０メグオームの値を有することが好ましく、第４抵抗Ｒ２０４の第２の端子２５９に接続された第１の端子２６１と、接地点接続された第２の端子２６３を有している。
【００６０】
出力端子２１７は、負荷抵抗ＲＬを介して供給電圧ＶＣＣに接続することができる。負荷抵抗ＲＬは、１．０キロオームの値を有することが好ましい。理解し得るように、負荷抵抗ＲＬと供給電圧ＶＣＣは、両方ともスイッチ２１１の外部にあるので、本発明の一部と考えるべきではない。
【００６１】
なお、ダイオード、ＰＮＰバイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに第２の抵抗Ｒ２０２と並列に入力端子２１３とベース電極２４７にオプションで接続することもできる。理解し得るように、この装置は、第４のＢＪＴＱ２０４のベース電極２４７からの電荷除去のために役立つ。
【００６２】
使用に際して、スイッチ２１１は、スイッチ１１１と同様に機能する。特に、スイッチ２１１は、その下降閾値電圧よりも著しく高い上昇閾値電圧を同様に有している。結果として、雑音性の入力信号により、スイッチ２１１は、不所望の状態変化を受けることはない。これは、望ましいことである。
【００６３】
次に図７を参照すると、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタ・スイッチの第４の実施例が示される。このスイッチは、参照数字３１１で示される。スイッチ３１１は、同様に反転型であり、入力信号により発生するヒステリシスを有し、３端子のみを有するという点でスイッチ１１に類似している。
【００６４】
スイッチ３１１は、入力端子３１３、接地端子３１５、出力端子３１７を有する。理解し得るように、入力端子３１３、接地端子３１５、出力端子３１７のみがスイッチ３１１の端子であり、これは、本発明の目的である。
【００６５】
スイッチ３１１は、以下、更に詳しく記載するように、ヒステリシス回路１２とは構成が異なるヒステリシス回路３１２を有しているという点でスイッチ１１と主として異なる。
【００６６】
スイッチ３１１は、第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第３のＭＯＳＦＥＴＱ３０３、第４のＭＯＳＦＥＴＱ３０４、第５のＭＯＳＦＥＴＱ３０５を有する。第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第３のＭＯＳＦＥＴＱ３０３、第４のＭＯＳＦＥＴＱ３０４は、全てＮチャネルのエンハンスメント・モードＭＯＳＦＥＴであることが好ましく、この各々は、約１．２ボルトのＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨを有することが好ましい。第５のＭＯＳＦＥＴＱ３０５は、約１．２ボルトのＭＯＳＦＥＴ閾値電圧ＶＦＥＴＴＨを有するＰチャネルのエンハンスメント・モードＭＯＳＦＥＴであることが好ましい。しかし、第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第３のＭＯＳＦＥＴＱ３０３、第４のＭＯＳＦＥＴＱ３０４、第５のＭＯＳＦＥＴＱ３０５は、約１．２ボルトの閾値電圧を有することに限定はされない。更に、第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第３のＭＯＳＦＥＴＱ３０３、第４のＭＯＳＦＥＴＱ３０４、第５のＭＯＳＦＥＴＱ３０５は、等しい閾値電圧を有することに限定はされない。むしろ、第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第３のＭＯＳＦＥＴＱ３０３、第４のＭＯＳＦＥＴＱ３０４、第５のＭＯＳＦＥＴＱ３０５は、各々、本発明の主旨から逸脱せずに互いに異なる閾値電圧を有することができる。
【００６７】
第１のＭＯＳＦＥＴＱ３０１は、ドレイン電極３１９、接地端子３１５に接続されたソース電極３２１、ゲート電極３２３を有している。第２のＭＯＳＦＥＴＱ３０２は、ドレイン電極３２５、接地端子３１５に接続されたソース電極３２７、ゲート電極３２９を有している。第３のＭＯＳＦＥＴＱ３０３は、出力端子３１７に接続されたドレイン電極３３１、接地端子３１５に接続されたソース電極３３３、ゲート電極３３５を有している。第４のＭＯＳＦＥＴＱ３０４は、第３のＭＯＳＦＥＴＱ３０３のゲート電極３３５に接続されたドレイン電極３３７、接地端子３１５に接続されたソース電極３３９、第１のＭＯＳＦＥＴＱ３０１のゲート電極３２３に接続されたゲート電極３４１を有している。第５のＭＯＳＦＥＴＱ３０５は、第３のＭＯＳＦＥＴＱ３０３のゲート電極３３５に接続されたドレイン電極３４３、入力端子３１３に接続されたソース電極３４５、第２のＭＯＳＦＥＴＱ３０２のドレイン電極３２５に接続されたゲート電極３４７を有している。
【００６８】
スイッチ３１１は、更に、第１の抵抗Ｒ３０１、第２の抵抗Ｒ３０２、第３の抵抗Ｒ３０３を有している。第１の抵抗Ｒ３０１は、約１．０メグオームの値を有することが好ましく、入力端子３１３に接続された第１の端子３４９と第２のＭＯＳＦＥＴＱ２のゲート電極３２９に接続された第２の端子３５１を有している。第２の抵抗Ｒ３０２は、約１．０メグオームの値を有することが好ましく、入力端子３１３に接続された第１の端子３５３と第１のＭＯＳＦＥＴＱ３０５のゲート電極３４７に接続された第２の端子３５５を有している。第３の抵抗Ｒ３０３は、約１．０メグオームの値を有することが好ましく、第２のＭＯＳＦＥＴＱ３０２のゲート電極３２９に接続された第１の端子３５７と第１ＭＯＳＦＥＴＱ３０１のドレイン電極３５９に接続された第２の端子３５９を有している。
【００６９】
スイッチ３１１は、更に第４の抵抗Ｒ３０４を有している。第４の抵抗Ｒ３０４は、約１．０メグオームの値を有することが好ましく、第３のＭＯＳＦＥＴＱ３０３のゲート電極３３５に接続された第１の端子３６１と、接地端子３１５に接続された第２の端子３６３を有している。なお、第４の抵抗Ｒ３０４は、スイッチ３１１の機能にとっては重要ではないので、本発明の主旨から逸脱せずに除去することができる。しかし、第４の抵抗Ｒ３０４の除去は、好ましくない。それは、第４の抵抗Ｒ３０４の除去により、ある状態で第３のＭＯＳＦＥＴＱ３０３をターンオフする能力を低下させる可能性があるからである。
【００７０】
出力端子３１７は、負荷抵抗ＲＬを介して供給電圧ＶＣＣに接続することができる。負荷抵抗ＲＬは、なるべく１．０キロオームの値を有することが好ましい。理解し得るように、抵抗負荷ＲＬと供給電圧ＶＣＣの両方は、スイッチ３１１の外部にあるので、本発明の一部と考えるべきではない。
【００７１】
なお、ダイオード、ＰＮＰバイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ユニジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに、入力端子３１３と第５のＭＯＳＦＥＴＱ３０５のドレイン電極３４３にオプションで接続することができる。理解し得るように、この装置は、第３のＭＯＳＦＥＴＱ３０３のゲート電極３３５からの電荷の除去のために役立つ。
【００７２】
使用の際に、スイッチ３１１は、スイッチ１１と同様に機能する。特に、第３のＭＯＳＦＥＴＱ３０３は、スイッチ３１１の出力スイッチとして動作する。第１のＭＯＳＦＥＴＱ３０１、第２のＭＯＳＦＥＴＱ３０２、第４のＭＯＳＦＥＴＱ３０４、第５のＭＯＳＦＥＴＱ３０５、第１の抵抗Ｒ３０１、第２の抵抗Ｒ３０２、第３の抵抗Ｒ３０３、第５の抵抗Ｒ３０５は、第３のＭＯＳＦＥＴＱ３０３のヒステリシス回路３１２を形成する。ヒステリシス回路３１２は、低から高への入力信号変化時に第３のＭＯＳＦＥＴＱ３０３をオンに切り替えるために上昇または正の閾値電圧と一般に呼ばれる高閾値電圧をゲート電極３３５に、並びに高から低への入力信号変化時に第３のＭＯＳＦＥＴＱ３０３をオフに切り替えるために下降または負の閾値電圧と一般に呼ばれる低閾値電圧をゲート電極３３５に提供する。スイッチ３１１は、その下降閾値電圧よりも著しく高い上昇閾値電圧を有しているので、雑音性の入力信号によりスイッチ３１１は、不所望の状態変化を受けることはない。これは、望ましいことである。
【００７３】
なお、その複雑な構成のために、ヒステリシス回路３１２は、スイッチ１１のヒステリシス回路１２よりも高性能の回路である。特に、ヒステリシス回路３１２が好ましい。その理由は、ヒステリシス回路３１２がゲート充電路を介して第３のＭＯＳＦＥＴＱ３０３のターンオフを改良すると共に、ヒステリシス回路３１２により入力電圧Ｖｉｎ全体を第３のＭＯＳＦＥＴＱ３０３に直接、加え得るからである。
【００７４】
次に図８を参照すると、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタ・スイッチの第５の実施例が示される。このスイッチは、参照数字４１１で示される。スイッチ４１１は、反転型であり、入力信号により発生するヒステリシスを有し、３端子のみを有するという点でスイッチ３１１に類似している。
【００７５】
スイッチ４１１は、入力端子４１３、接地端子４１５、出力端子４１７を有するという点でスイッチ３１１に類似している。理解し得るように、入力端子４１３、接地端子４１５、出力端子４１７のみがスイッチ４１１の端子であるが、これは、本発明の目的である。
【００７６】
スイッチ４１１は、集積回路（ＩＣ）チップＵ１をヒステリシス回路３１２の代わりに有するという点でスイッチ３１１とは主に異なる。
【００７７】
ＩＣチップＵ１は、パナソニックＩＣチップ、モデルＭＮ１３８１２（Ｇ）またはモトローラＩＣチップ、モデルＭＣ３３４６４−ＸＸのような電圧検出器ＣＭＯＳＩＣチップである。ＩＣチップＵ１は、入力端子４１３に接続された入力電圧ピンＶＤＤ、接地端子４１５に接続された接地ピンＧＮＤ、出力ピンＯＵＴを有している。
【００７８】
スイッチ４１１は、Ｎチャネルでエンハンスメント・モードＶＮ２２２２ＬＬ型ＭＯＳＦＥＴであることが好ましいＭＯＳＦＥＴＱ４０３を有している。ＭＯＳＦＥＴＱ４０３は、出力端子４１７に接続されたドレイン電極４１９、接地端子４１５に接続されたソース電極４２１、ＩＣチップＵ１の出力ピンＯＵＴに接続されたゲート電極４２３を有している。
【００７９】
スイッチは、更に約１．０メグオームの値を有することが好ましい抵抗Ｒ４０４を有しており、ＭＯＳＦＥＴＱ４０３のゲート電極４２３に接続された第１の端子４２５と接地端子４１５に接続された第２の端子４２７を有している。なお、第４の抵抗Ｒ４０４は、スイッチ４１１の機能にとっては重要ではないので、本発明の主旨から逸脱せずに除去することができる。しかし、第４の抵抗Ｒ４０４の除去は、好ましくない。それは、第４の抵抗Ｒ４０４の除去により、ある状態で第３のＭＯＳＦＥＴＱ４０３をターンオフする能力を低下させる可能性があるからである。
【００８０】
出力端子４１７は、負荷抵抗ＲＬを介して供給電圧ＶＣＣに接続することができる。負荷抵抗ＲＬは、なるべく１．０キロオームの値を有することが好ましい。理解し得るように、抵抗負荷ＲＬと供給電圧ＶＣＣの両方は、スイッチ４１１の外部にあるので、本発明の一部と考えるべきではない。
【００８１】
なお、ダイオード、ＰＮＰバイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ユニジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに、入力端子４１３とゲート電極４２３にオプションで接続することができる。理解し得るように、この装置は、ＭＯＳＦＥＴＱ４０３のゲート電極４２３からの電荷除去のために役立つ。
【００８２】
使用に際して、スイッチ４１１は、スイッチ３１１と同様に機能する。特に、スイッチ４１１は、その下降閾値電圧より著しく高い上昇閾値電圧を同様に有している。結果として、雑音性の入力信号によりスイッチ４１１は、不所望の状態変化を受けることはない。これは、望ましいことである。
【００８３】
次に図９を参照すると、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタ・スイッチの第６の実施例が示される。このスイッチは、参照数字５１１で示される。スイッチ５１１は、反転型であり、入力信号により発生するヒステリシスを有し、３端子のみを有するという点でスイッチ３１１に類似している。
【００８４】
スイッチ５１１は、入力端子５１３、接地端子５１５、出力端子５１７を有するという点でスイッチ３１１に類似している。理解し得るように、入力端子５１３、接地端子５１５、出力端子５１７のみがスイッチ５１１の端子であるが、これは、本発明の目的である。
【００８５】
スイッチ５１１は、集積回路（ＩＣ）チップＵ２、コンデンサＣ、ダイオードＤ、第１のＭＯＳＦＥＴＱ５０１をヒステリシス回路３１２の代わりに有するという点でスイッチ３１１とは主に異なる。
【００８６】
ＩＣチップＵ２は、モトローラＩＣチップ、モデルＭＣ３３４６５−ＸＸのような電圧検出器ＣＭＯＳＩＣチップである。ＩＣチップＵ２は、入力端子５１３に接続された入力電圧ピンＶＤＤ、接地端子４１５に接続された接地ピンＧＮＤ、リセット・ピンＲＥＳＥＴ、出力ピンＯＵＴを有している。
【００８７】
コンデンサＣは、１０００Ｐｆのコンデンサであることが好ましく、ＩＣチップＵ２の出力ピンＣＤに接続された第１の端子５１９と第２の端子５２１を有している。ダイオードＤは、コンデンサＣの第２の端子５２１に接続された第１の端子５２３と接地端子５２５に接続された第２の端子５２５を有している。
【００８８】
第１のＭＯＳＦＥＴＱ５０１は、Ｎチャネルのデプレッション・モードＭＯＳＦＥＴであることが好ましく、ＩＣチップＵ２のリセットピンＲＥＳＥＴに接続されたドレイン電極５２７、接地端子５１５に接続されたソース電極５２９、コンデンサＣの第２の端子５２１に接続されたゲート電極５３１を有している。
【００８９】
スイッチ５１１は、Ｎチャネルのエンハンスメント・モードＶＮ２２２２ＬＬ型ＭＯＳＦＥＴであることが好ましいＭＯＳＦＥＴＱ５０３を有している。ＭＯＳＦＥＴＱ５０３は、出力端子５１７に接続されたドレイン電極５３１、接地端子５１５に接続されたソース電極５３３、ＩＣチップＵ２のリセット・ピンＲＥＳＥＴに接続されたゲート電極５３５を有している。
【００９０】
スイッチ５１１は、更に約１．０メグオームの値を有することが好ましい抵抗Ｒ５０４を有し、第２のＭＯＳＦＥＴＱ５０３のゲート電極５３５に接続された第１の端子５３７と、接地端子５１５に接続された第２の端子５３９とを有している。なお、抵抗Ｒ５０４は、スイッチ５１１の機能にとっては重要ではないので、本発明の主旨から逸脱せずに除去することができる。しかし、抵抗Ｒ５０４の除去は、好ましくない。それは、抵抗Ｒ５０４の除去により、ある状態で第２のＭＯＳＦＥＴＱ５０３をターンオフする能力を低下させる可能性があるからである。
【００９１】
出力端子５１７は、負荷抵抗ＲＬを介して供給電圧ＶＣＣに接続することができる。負荷抵抗ＲＬは、なるべく１．０キロオームの値を有することが好ましい。理解し得るように、抵抗負荷ＲＬと供給電圧ＶＣＣの両方は、スイッチ５１１の外部にあるので、本発明の一部と考えるべきではない。
【００９２】
なお、ダイオード、ＰＮＰバイポーラ・トランジスタ、ＰチャネルＦＥＴまたはプログラマブル・ユニジャンクション・トランジスタ（ＰＵＴ）のような別の装置は、本発明の主旨から逸脱せずに、入力端子５１３とゲート電極５３５にオプションで接続することができる。理解し得るように、この装置は、第２のＭＯＳＦＥＴＱ５０３のゲート電極５３５からの電荷除去のために役立つ。
【００９３】
使用に際して、スイッチ５１１は、スイッチ３１１と類似の仕方で機能する。特に、スイッチ５１１は、その下降閾値電圧より著しく高い上昇閾値電圧を同様に有している。結果として、雑音性の入力信号によりスイッチ５１１は、不所望の状態変化を受けることはない。これは、望ましいことである。
【００９４】
上記の本発明の実施例は、単に例示的であることを意図するものであり、当業者は、本発明の主旨から逸脱せずに数多くの変形例及び変更例を作成することができるはずである。これらの変形例及び変更例は、上記の請求項にて明示された本発明の範囲内に入るものである。
【図面の簡単な説明】
【図１】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第１の実施例の略図。
【図２】
図１に示した３端子反転ヒステリシス性トランジスタ・スイッチの入力電圧信号と出力電圧信号を比較するグラフ表示。
【図３】
図１に示した３端子反転ヒステリシス性トランジスタ・スイッチの動作の理解に有用な図。
【図４】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第２の実施例の略図。
【図５】
図４に示した３端子反転ヒステリシス性トランジスタ・スイッチの動作の理解に有用な図。
【図６】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第３の実施例の略図。
【図７】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第４の実施例の略図。
【図８】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第５の実施例の略図。
【図９】
外部負荷と示した、本発明の教示に従って構成された３端子反転ヒステリシス性トランジスタの第６の実施例の略図。
【図２】
2004511121.tif 000003
【図３】
2004511121.tif 000004
【図５】
2004511121.tif 000005
【国際公開パンフレット】
2004511121.tif 000006
2004511121.tif 000007
2004511121.tif 000008
2004511121.tif 000009
2004511121.tif 000010
2004511121.tif 000011
2004511121.tif 000012
2004511121.tif 000013
2004511121.tif 000014
2004511121.tif 000015
2004511121.tif 000016
2004511121.tif 000017
2004511121.tif 000018
2004511121.tif 000019
2004511121.tif 000020
2004511121.tif 000021
2004511121.tif 000022
2004511121.tif 000023
2004511121.tif 000024
2004511121.tif 000025
2004511121.tif 000026
2004511121.tif 000027
2004511121.tif 000028
2004511121.tif 000029
2004511121.tif 000030
2004511121.tif 000031
2004511121.tif 000032
2004511121.tif 000033
2004511121.tif 000034
2004511121.tif 000035
2004511121.tif 000036
2004511121.tif 000037
2004511121.tif 000038
2004511121.tif 000039
2004511121.tif 000040
【国際調査報告】
2004511121.tif 000041