(57)【要約】各々がソース（Ｓ）及びドレイン（Ｄ）を有するとともに、それぞれの容量値を制御するように構成された、電界効果（ＦＥＴ）キャパシタ（Ｍ１−３２；Ｍ’１−３２）を備えるフィルタ（３）が説明される。各ＦＥＴキャパシタ（Ｍ１−３２；Ｍ’１−３２）のソース（Ｓ）及びドレイン（Ｄ）は互いに結合される。インピーダンス変換器としての役割を果たすフィルタは、無線周波数（ＲＦ）レシーバのような低電力消費型の受動的且つ調整可能なフィルタである。このフィルタはチップ上に集積される際、非常に小さい領域のみを占める。
2004518365.tif 000002
【特許請求の範囲】
【請求項１】
各々がソース及びドレインを有するとともに、それぞれの容量値を制御するように構成されたＦＥＴキャパシタを備えるフィルタであって、各ＦＥＴキャパシタのソース及びドレインが互いに結合されることを特徴とする、フィルタ。
【請求項２】
各ＦＥＴキャパシタが、電圧依存性の容量値制御に関する制御入力部を有することを特徴とする、請求項１に記載のフィルタ。
【請求項３】
前記ＦＥＴキャパシタの制御入力部に結合される制御手段を備えることを特徴とする、請求項１又は２に記載のフィルタ。
【請求項４】
前記ＦＥＴキャパシタが、均等に制御されるＦＥＴキャパシタの対に分けられることを特徴とする、請求項１乃至３の何れか１項に記載のフィルタ。
【請求項５】
対称入力部及び対称出力部を有する対称フィルタとして構成されることを特徴とする、請求項１乃至４の何れか１項に記載のフィルタ。
【請求項６】
２つ又はそれ以上の前記ＦＥＴキャパシタが、直列に接続されることを特徴とする、請求項１乃至５の何れか１項に記載のフィルタ。
【請求項７】
前記ＦＥＴキャパシタが、ＭＯＳＦＥＴキャパシタであることを特徴とする、請求項１乃至６の何れか１項に記載のフィルタ。
【請求項８】
各々がソース及びドレインを有するとともに、それぞれの容量値を制御するように構成されたＦＥＴキャパシタを備える、請求項１乃至７の何れか１項に記載のフィルタを有するトランスミッタ、レシーバ又はトランシーバであって、各ＦＥＴキャパシタのソース及びドレインが互いに結合されることを特徴とする、トランスミッタ、レシーバ又はトランシーバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各々がソース及びドレインを有するとともに、それぞれの容量値を制御するように構成された、ＦＥＴ（電界効果）キャパシタを備えるフィルタに関する。
【０００２】
本発明は、更に、上記フィルタを備えるレシーバ及び／又はトランスミッタに関する。
【０００３】
【従来の技術】
このようなフィルタは、米国特許公報第ＵＳ４，０９２，６１９号から知られる。この米国特許に開示されるフィルタは、ＭＯＳＦＥＴ（金属酸化物半導体電界効果）の電圧制御されるローパスフィルタに関連する。ＭＯＳＦＥＴフィルタは、ソースフォロワでありうるアクティブバッファを介して直列に結合される、集積するのが容易な複数の半導体フィルタリングデバイスを有する。半導体フィルタリングデバイスは、それぞれが制御入力部又はゲートを有するとともに、キャパシタを形成し、このキャパシタの容量値又はキャパシタ値は、該ゲートに接続される電圧源によって制御される。この制御可能な容量値により、フィルタのカットオフ周波数もまた制御可能になる。このようにして、調整可能であり単なる受動型ではないオーディオ帯域（レンジ）専用のローパスフィルタが実現される。
【０００４】
【発明が解決しようとする課題】
したがって、本発明の目的は、調整可能であるけれども、無線周波数（ＲＦ）帯域のような高周波数帯域においても動作することが可能であり、チップ上に、すなわち限定されたＩＣ領域上のみに集積されることが可能である、パッシブフィルタを提供することである。
【０００５】
【課題を解決するための手段】
上記課題に対して、本発明によるフィルタは、各ＦＥＴキャパシタのソース及びドレインが互いに結合されることを特徴とする。
【０００６】
本発明によるフィルタの利点は、ＲＦ帯域においても動作することが可能であり、とりわけ、レシーバ、トランスミッタ又はそれらが組み合わされたトランシーバにおいて調整可能なバンドパスフィルタとして用いられることができることである。フィルタは完全にパッシブであり、したがって実質的にあまり多くの電力を消費しない。結合されたソースドレインが、それぞれのＦＥＴキャパシタの容量値を制御するための制御入力部として用いられることは可能ではあるが、ＦＥＴキャパシタをそれぞれのゲートにおいて制御するほうが好ましい。この理由は、ゲートが信号路に存在した場合、前記信号路において必要ないわゆる静電放電（ＥＳＤ）レジスタをもたらし、これは該フィルタの必要とされる高いＱファクタを減少させるだろうということからである。
【０００７】
本発明によるフィルタの実施例は、各々のＦＥＴキャパシタが電圧依存性の容量値を制御するための制御入力部を有することを特徴とする。
【０００８】
それゆえに、この制御入力部は、好適にはＦＥＴキャパシタのゲートであるだろう。なぜなら、有利にゲート電流が、実際のところ実質的に無視されうるからである。上述されたＥＳＤレジスタは信号路において省かれるので、フィルタの高いＱファクタがもたらされる。
【０００９】
本発明による他の実施例は、フィルタがＦＥＴキャパシタの制御入力部に結合される制御手段を備えることを特徴とする。
【００１０】
これら制御手段は、有利に、１つ又は複数のＦＥＴキャパシタ又はＦＥＴキャパシタバンクを、フィルタの信号路に切り換えることが可能であり、及び／又はそれぞれに関連する容量値を相応じて制御することが可能である、簡略なスイッチング手段及び／又は復号手段でさえありうる。
【００１１】
本発明によるフィルタの更に他の実施例は、ＦＥＴキャパシタが、均等に制御されるＦＥＴキャパシタの対（ペア）に分けられることを特徴とする。
【００１２】
このことは、フィルタが対称入力部及び対称出力部を有する対称フィルタとして構成される場合に特に有利である。なぜなら、そうすることにより、設計の自由度が高まるからである。
【００１３】
望まれるならば、より大きい容量値が生成されることができるように、２つ又はそれ以上のＦＥＴキャパシタが直列に接続される。また、かかるＦＥＴキャパシタの数は大きな容量値の範囲において可変である。
【００１４】
好適には、ＦＥＴキャパシタは、金属酸化物半導体（ＭＯＳＦＥＴ）キャパシタであって、本発明によるフィルタを、無線周波数帯域において動作するのに特に適しているようなＲＦフィルタにすることができるように、小さいけれども正確に制御可能な容量値を提供することができる、ＭＯＳＦＥＴキャパシタである。
【００１５】
更に、本発明は、各々がソース及びドレインを有するとともに、それぞれの容量値を制御するように構成された、電界効果（ＦＥＴ）キャパシタを備える上述されたフィルタを有するトランスミッタ、レシーバ又はトランシーバであって、各ＦＥＴキャパシタのソース及びドレインが互いに結合されることを特徴とする、トランスミッタ、レシーバ又はトランシーバに関する。
【００１６】
上記の利点もまた、関連するトランスミッタ、レシーバ及び／又はトランスミッタ／レシーバに適用される。
【００１７】
以下において、本発明によるフィルタは、類似する構成要素が同じ参照符号によって参照される添付図面において参照される一方で、その付加的な利点を伴って更に明瞭に説明されるであろう。
【００１８】
【発明の実施の形態】
図１は、特に、レシーバ又はトランスミッタ／レシーバなどのレシーバ部分のＲＦフロントエンド１を示す。このレシーバ部分は、通常、ミキシング手段（図示せず）に結合される。図示されるＲＦフロントエンド１は、アンテナ２と、ＲＦフィルタの形態のフィルタ３と、ローノイズ増幅器（アンプ）部分４とを有し、それぞれが互いに結合されている。ＲＦフィルタ３は、関連する周波数帯域をフィルタして抽出（フィルタアウト）するために、主にバンドパスフィルタとして具備され、かかる関連の周波数帯域が、そののちにローノイズ増幅器及びミキサ部分によって更に処理される。ごく小さな領域のみをもつＩＣチップ領域上にレシーバを完全に集積するための試みが最近ずっと行われている。このことにより、集積される回路の複雑さに対する非常に強い要求であって、とりわけ、回路の特徴、チップに発生する熱、電力消費などに関する要求が提起される。しかしながら、十分な設計の柔軟性が保たれなければならない。このことはまた、正確且つ再現可能なフィルタの特徴を更に与えなければならないＲＦフィルタ３のようなフィルタに関連する。それに加えて、フィルタ３は、調整可能でなければならず、入力インピーダンス及び出力インピーダンスマッチング（整合）及び調節の機能を併せもたなければならない。
【００１９】
図２は、調整可能なＲＦフィルタとして実施されるこのようなフィルタ３の実施例を示す。このフィルタ３は、高いクオリティ（Ｑ）ファクタをもつＲＦバンドパスフィルタである。更に、フィルタ３は、フィルタ入力部５におけるＲＦ入力インピーダンスＺｉを、フィルタ出力部６におけるＲＦ出力インピーダンスＺｏに変換する。基本的に、図示されるフィルタ３は、キャパシタＣ１及びＣ２とコイルＬとを有する。ＭＯＳＦＥＴキャパシタのような付加的なＦＥＴが、フィルタ３に加えられてもよい。このケースでは、フィルタ入力部５が、２つのＦＥＴのＭ０及びＭ’０に結合され、これらＦＥＴのそれぞれのゲートＧ０及びＧ’０が、フィルタ３をＯＮ及びＯＦＦに切り換えるためのスイッチング信号Ｖｓｗｉｔｃｈを供給するスイッチング手段７に結合される。この場合、Ｎ−ＦＥＴ及びＰ−ＦＥＴであるＭ０及びＭ’０が、フィルタスイッチとしての役割を果たす。可能性のある高周波数ブロッキングコイル（図示せず）は別として、フィルタ入力部５は、この場合、直列配列の各３２−ＦＥＴキャパシタの対であるＭ１．．．Ｍ３２に結合され、それに加えて、キャパシタＣ１の後でフィルタ３に更に加えられる他のＦＥＴキャパシタの対であるＭ’１．．．Ｍ’３２に結合される。フィルタ３は、ここでは別個のデコーダ８及びデコーダ９の形態である制御手段（Ｃｏｎｔｒ．）を有し、前記デコーダ８がゲートＧ１．．．Ｇ３２の各ゲートに、また前記デコーダ９がＧ’１．．．Ｇ’３２の各ゲートに、それぞれ結合される。ＭＯＳＦＥＴキャパシタの対であるＭ１．．．Ｍ３２及びＭ’１．．．Ｍ’３２のそれぞれのドレイン（Ｄ）及びソース（Ｓ）は、図示の如く短絡（ショート）される。それぞれの電圧依存性の容量値を制御するために、前記それぞれの制御ゲートＧ１．．．Ｇ３２及びＧ’１．．．Ｇ’３２においてそれぞれの制御信号、この場合電圧を供給するようにデコーダ８及びデコーダ９を適切に分けることによって、適正な高いＱ調整（チューニング）ばかりでなく必要とされる入力及び出力インピーダンスマッチングの調節も実現することができる一方で、フィルタ３がパッシブであることにより電力消費を最小化できる。
【００２０】
もちろん、フィルタ３は、対称又は非対称のローパスフィルタ、ハイパスフィルタ、バンドストップフィルタ、バンドパスフィルタ、又はこれらフィルタの任意の必要とされる組み合わせとして設計されてもよい。全てのタイプの適切なキャパシタ制御可能なＦＥＴ半導体が、ＦＥＴキャパシタとして使用されることができる。上述されたものは、基本的に好ましい実施例及び最適に実現可能なモードを参照として説明されたものである一方で、さまざまな変形例、特徴及びこれら特徴の組み合わせが添付された請求項の範囲に含まれることから、上記実施例が本発明に関連するフィルタの実現例を限定するものとして決して解釈されるものではないということは、当業者にとって理解が及ぶ範囲であることが明らかであろう。
【図面の簡単な説明】
【図１】本発明によるフィルタを備える、概略的に説明されるレシーバのフロントエンドを示す。
【図２】無線周波数（ＲＦ）フィルタにおいて実施される、本発明によるフィルタの実施例を示す。
【国際公開パンフレット】
2004518365.tif 000003
2004518365.tif 000004
2004518365.tif 000005
2004518365.tif 000006
2004518365.tif 000007
2004518365.tif 000008
2004518365.tif 000009
2004518365.tif 000010
【国際調査報告】
2004518365.tif 000011
2004518365.tif 000012
2004518365.tif 000013