(57)【要約】アクティブマトリクス表示装置は、LED表示素子に電流を流すためにアモルファス・駆動トランジスタを使用する。第一及び第二の容量は、駆動トランジスタのゲート及びソース間に直列に接続され、画素へのデータ入力は、データは第一及び第二の容量間の接続点に供給される。第二の容量は画素データ電圧まで充電され、駆動トランジスタ閾値電圧は第一の容量に蓄えられる。この画素の配置は、閾値電圧が第一の容量に蓄えられることを可能にし、これは、画素がアドレス指定される度に成され、それによって経年変化に伴う閾値電圧での変化を補償する。
2006516745.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素の配列を有し、夫々の画素は、
電流駆動の発光表示素子と、
該表示素子に電流を流す第一のアモルファスシリコン・駆動トランジスタと、
該第一の駆動トランジスタのゲートとソース又はドレインとの間に直列に接続された第一及び第二の容量、画素データ電圧から導き出される電圧まで該第二の容量を充電する該第一及び第二の容量間の接続点に供給される画素へのデータ入力、並びに該第一の容量に蓄えられる該第一の駆動トランジスタの閾値電圧から導き出される電圧と、
を有することを特徴とするアクティブマトリクス装置。
【請求項２】
夫々の画素は、入力データラインと該第一及び第二の容量間の該接続点との間に接続された入力の第一のトランジスタを更に有することを特徴とする、請求項１記載の装置。
【請求項３】
前記第一の駆動トランジスタのドレインは、電力供給ラインに接続されていることを特徴とする、請求項１又は２記載の装置。
【請求項４】
夫々の画素は、前記第一の駆動トランジスタのゲート及びドレインの間に接続された第二のトランジスタを更に有することを特徴とする、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
該第二のトランジスタは、行の画素間で共有されている第一のゲート制御ラインによって制御されることを特徴とする、請求項４記載の装置。
【請求項６】
前記第一及び第二の容量は、前記第一の駆動トランジスタのゲート及びソースの間に直列に接続されていることを特徴とする、請求項１乃至５のうちいずれか一項記載の装置。
【請求項７】
夫々の画素は、該第二の容量の端子間に接続された第三のトランジスタを更に有することを特徴とする、請求項６記載の装置。
【請求項８】
該第三のトランジスタは、行の画素間で共有されている第三のゲート制御ラインによって制御されることを特徴とする、請求項７記載の装置。
【請求項９】
前記第二及び第三のゲート制御ラインは、単一の共有制御ラインを有することを特徴とする、請求項8記載の装置。
【請求項１０】
前記第一及び第二の容量は、前記第一の駆動トランジスタのゲート及びドレインの間に直列に接続されていることを特徴とする、請求項１乃至５のうちいずれか一項記載の装置。
【請求項１１】
夫々の画素は、前記入力と該第一の駆動トランジスタのソースとの間に接続された第三のトランジスタを更に有することを特徴とする、請求項１０記載の装置。
【請求項１２】
前記第三のトランジスタは、行の画素間で共有されている第三のゲート制御ラインによって制御されることを特徴とする、請求項１１記載の装置。
【請求項１３】
前記第二及び第三のゲート制御ラインは、単一の共有制御ラインを有することを特徴とする、請求項１２記載の装置。
【請求項１４】
夫々の画素は、前記第一の駆動トランジスタのソースと接地電位ラインとの間に接続された第四のトランジスタを更に有することを特徴とする、請求項１乃至１３のうちいずれか一項記載の装置。
【請求項１５】
該第四のトランジスタは、行の画素間で共有されている第四のゲート制御ラインによって制御されることを特徴とする、請求項１４記載の装置。
【請求項１６】
前記接地電位ラインは、行の画素間で共有され、隣接の行の画素の該第四のトランジスタに対する該第四のゲート制御ラインを有することを特徴とする、請求項１５記載の装置。
【請求項１７】
前記容量の配置は、前記第一の駆動トランジスタのゲート及びソースの間に接続され、該第一の駆動トランジスタのソースは接地ラインに接続されていることを特徴とする、請求項１又は２記載の装置。
【請求項１８】
該第一の駆動トランジスタのドレインは、前記表示素子の一つの端子に接続され、前記表示素子のもう一つの端子は電力供給ラインに接続されていることを特徴とする、請求項１７記載の装置。
【請求項１９】
夫々の画素は、前記第二の容量の端子間に接続された第二の短絡トランジスタを更に有することを特徴とする、請求項１７又は１８記載の装置。
【請求項２０】
夫々の画素は、前記第一の駆動トランジスタのゲート及びドレインの間に接続された第三のトランジスタを更に有することを特徴とする、請求項１７乃至１９のうちいずれか一項記載の装置。
【請求項２１】
該第三のトランジスタは、行の画素間で共有されているゲート制御ラインによって制御されることを特徴とする、請求項２０記載の装置。
【請求項２２】
夫々の画素は、電力供給ラインと前記第一の駆動トランジスタのドレインとの間に接続された第四の充電トランジスタを更に有することを特徴とする、請求項１７乃至２１のうちいずれか一項記載の装置。
【請求項２３】
夫々の画素は、第二の駆動トランジスタを更に有することを特徴とする、請求項１乃至１６のうちいずれか一項記載の装置。
【請求項２４】
該第二の駆動トランジスタは、電力供給ラインと前記第一の駆動トランジスタとの間に設けられることを特徴とする、請求項２３記載の装置。
【請求項２５】
該第二の駆動トランジスタのゲート及びドレインは共に接続されていることを特徴とする、請求項２４記載の装置。
【請求項２６】
該第二の駆動トランジスタは、前記第一の駆動トランジスタと前記表示素子との間に設けられていることを特徴とする、請求項２３記載の装置。
【請求項２７】
第五のトランジスタが、該第二の駆動トランジスタのゲート及びドレインの間に接続されていることを特徴とする、請求項２６記載の装置。
【請求項２８】
夫々の画素は、該第二の駆動トランジスタのゲートと接地電位ラインとの間に接続された第四のトランジスタを更に有することを特徴とする、請求項２６又は２７記載の装置。
【請求項２９】
前記第一の駆動トランジスタは、n型トランジスタであることを特徴とする、請求項１乃至２８のうちいずれか一項記載の装置。
【請求項３０】
前記表示素子は、電界発光表示素子であることを特徴とする、請求項１乃至２９のうちいずれか一項記載の装置。
【請求項３１】
該電界発光表示素子は、電界リン光性の有機電界発光表示素子であることを特徴とする請求項３０記載の装置。
【請求項３２】
電流駆動の発光表示画素の配列を有し、
夫々の画素は、表示素子と、該表示素子に電流を流すアモルファスシリコン・駆動トランジスタとを有する、アクティブマトリクス表示装置の駆動方法であって、
夫々の画素に対して、
該駆動トランジスタを介して接地に電流を流し、第一の容量を結果として生じるゲート―ソース間電圧まで充電し、
該第一の容量を該駆動トランジスタがオフとなるまで放電し、それによって該第一の容量は閾値電圧を蓄え、
該駆動トランジスタのゲートとソース又はドレインとの間で該第一の容量と直列である第二の容量を、データ入力電圧まで充電し、
該第一及び第二の容量にかかる電圧から導き出されるゲート電圧を用いて、該表示素子に電流を流すために、該駆動トランジスタを使用する、
ことを特徴とする方法。
【請求項３３】
該第二の容量を充電するステップは、データラインと画素への入力との間に接続されたアドレストランジスタを切り替えることによって実行されることを特徴とする、請求項３２記載の方法。
【請求項３４】
行での夫々の画素の該アドレストランジスタは、共通の行アドレス制御ラインによって、同時にオンに切り替えられることを特徴とする、請求項３３記載の方法。
【請求項３５】
一つの行の画素に対するアドレストランジスタは、隣接する行に対するアドレストランジスタがオフとされた後で、実質的に即座にオンにされることを特徴とする、請求項３４記載の方法。
【請求項３６】
夫々の画素の前記第一の容量は、表示フレーム期間の最初の閾値測定期間で画素駆動トランジスタの夫々の閾値電圧を蓄えるように充電し、該フレーム期間の画素駆動期間は該閾値測定期間の後に続くことを特徴とする、請求項３２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置、それだけではないが特に、夫々の画素に結合される薄膜スイッチングトランジスタを有するアクティブマトリクス電界発光表示装置に関する。
【背景技術】
【０００２】
電界発光、光放射、表示素子を用いるマトリクス表示装置が良く知られる。該装置は、有機薄膜電界発光素子、例えば高分子化合物質、又は従来のIII-Ｖ族半導体化合物を使用する発光ダイオード（LED）を有しても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置用に使用されるようなそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれる半導体複合高分子化合物を一つ又はそれ以上有する。該電極の一つは透明であり、もう片方は空孔又は電子を高分子化合物層に入れるのに適した物質である。
【０００３】
高分子化合物質は、CVD処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって作られ得る。有機電界発光物質は、ダイオードのようなI-V特性を示す。故に、それらは表示機能及びスイッチング機能の両方をもたらすことができ、そのため受動型ディスプレイにおいて使われる。あるいは、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。夫々の画素は、表示素子、及び該表示素子を流れる電流を制御する切り替え装置を有する。
【０００４】
この形式の表示装置は、電流駆動表示素子を有する。従来のアナログ駆動の考えは、前記表示素子への制御電流の供給を有する。画素構造の部分として、前記表示素子を流れる電流を決める電流形トランジスタに供給されるゲート電圧を有する電流形トランジスタを設けることが知られる。蓄積容量は、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、電界発光表示素子をアドレス指定されるアクティブマトリクス用の既知の画素回路を示す。該表示素子は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連する切り替え手段と共に電界発光表示素子2を有し、行（選択）及び列（データ）のアドレス導電体4及び6の交差する集合間の共通部分に置かれる。数個の画素のみが簡単化のため図に示される。実際には、数百の行及び列の画素が存在する。画素1は、行、走査、駆動回路8、並びに列、データ、駆動回路9を有する周辺の駆動回路によって、行及び列のアドレス導電体の集合を介してアドレス指定される。該駆動回路は、導電体の夫々の集合の終端に結合される。
【０００６】
電界発光表示素子2は、ここではダイオード素子（LED）として表わされ、一つ又はそれ以上の有機電界発光物質が挟まれる一対の電極を有する有機発光ダイオードを有する。前記配列の該表示素子は、絶縁支持材の片側で関連アクティブマトリクス回路と共に支えられる。表示素子のカソード又はアノードのどちらかは、透明な導電体物質で形成される。電界発光層によって発生する光は、これらの電極、及び支持材のもう一方の側で見る人に対して可視的であるような支持材を介して伝送されるように、前記支持材はガラスのような透明の物質から作られ、基材に近い表示素子2の電極はITOのような透明の導電体物質から成る。一般的に、有機電界発光物質層の厚さは、10nmから200nmの間である。素子2に対して使用される適切な有機電界発光物質の典型的な例は、EP-A-0717446で知られ、記述されている。WO96/36959で記述されるような結合高分子化合物質も使用され得る。
【０００７】
図２は、電圧プログラム化動作を提供する既知の画素及び駆動回路の配置を、簡単な図解方式で示す。夫々の画素1は、EL表示素子2及び関連する駆動回路を有する。該駆動回路は、行導電体4で行アドレスパルスによってオンにされるアドレストランジスタ16を有する。該アドレストランジスタ16がオンにされる時、列導電体6での電圧は残りの画素に移動する。特に、該アドレストランジスタ16は、駆動トランジスタ22及び蓄積容量24を有する電流源20に列導電体電圧を供給する。列電圧は駆動トランジスタ22のゲートに供給され、該ゲートは、前記行アドレスパルスが終了した後ですら蓄積容量24によってこの電圧で保持される。駆動トランジスタ22は、電力供給ライン26から電流を引き出す。
【０００８】
現在まで、LED表示用アクティブマトリクス回路の大部分は、低温ポリシリコン（LTPS）TFTを使っていた。これらの素子の閾値電圧は時間で安定であるが、無作為な様態で画素から画素へ変化する。これは、画像において受け入れられない静的なノイズをもたらす。多くの回路は、この問題を克服するように提案されてきた。一つの例では、画素がアドレス指定される度に、画素回路は、画素から画素への変化を克服するように、電流形TFTの閾値電圧を測定する。この形式の回路は、LTPS  TFTを対象としており、PMOS素子を用いる。このような回路は、現在のところn型素子に限られている水素化アモルファスシリコン（a-Si:H）素子では組み立てられ得ない。
【０００９】
しかし、a-Si:Hの使用が考えられている。閾値電圧の変化は、少なくとも基材上の短い範囲に渡って、アモルファスシリコン・トランジスタでは小さい。しかし、閾値電圧は電圧ストレスに対して非常に敏感である。駆動トランジスタに対して必要とされる閾値以上の高い電圧の用途は、閾値電圧での大きな変化を引き起こし、この変化は表示画像の情報コンテンツに依存する。従って、アモルファスシリコン・トランジスタの閾値電圧での大きな差異が、常にそうでないものと比較するように存在する。この差の経年変化は、アモルファスシリコン・トランジスタで駆動されるLED表示での深刻な問題である。
【００１０】
一般的に、a-Si:H  TFTを使用する提案された回路は、電圧アドレス指定よりもむしろ電流アドレス指定を用いる。実際には、電流プログラム化画素は基材の中のトランジスタの変化の影響を減らしたり、あるいは除いたりすることが可能である。例えば、電流プログラム化画素は、所望の画素駆動電流が流されるサンプリングトランジスタでゲート―ソース間電圧をサンプリングするように電流ミラーを使用する。サンプリングされたゲート―ソース間電圧は、駆動トランジスタをアドレス指定するために用いられる。これは、サンプリングトランジスタ及び駆動トランジスタが基材上で夫々隣接し、より正確に夫々と整合され得るので、素子の均一性の問題を部分的に緩和する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを使用する。故に、トランジスタの整合は要求されないが、付加的なトランジスタ及びアドレスラインが要求される。
【００１１】
従来のLED素子を駆動するのに必要とされる電流は極めて大きく、これは、アクティブマトリクス有機LED表示用アモルファスシリコンの使用が可能ではないことを意味している。近年、有機LED及び溶液プロセスによる有機LEDは、リン光の使用によって極めて高い効率を示している。論文“電界リン光性有機発光ダイオード”、52.1  SID  02  要約、2002年5月発行、p.1357掲載、S・R・フォレストら著、及び“高効率溶液プロセスデンドリマーLED”、L-8  SID  02  要約、2002年5月発行、p.1032掲載、J・P・J・マーカム著が参照される。これら素子の所要の電流は、その時、アモルファスシリコンTFTの到達範囲内である。しかし、更なる問題が現われ始める。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
電界リン光性の有機LEDに必要とされる極めて小さい電流は、大きなディスプレイには長過ぎる列充電時間を生じる。更なる問題は、TFTの閾値電圧の安定性（絶対値ではなくて）である。一定の偏りの下で、アモルファスシリコンTFTの閾値電圧は増加する。そのため、単なる一定の電流が短い時間の後に動作を終える。
【００１３】
従って、困難が、リン光性LED表示用ですら、アモルファスシリコンTFTを有する画素での使用に適したアドレス指定の考えを実行することにおいて残る。
【課題を解決するための手段】
【００１４】
本発明によれば、複数の表示画素の配列を有するアクティブマトリクス装置が設けられる。夫々の画素は、
電流駆動の発光表示素子と、
該表示素子に電流を流す第一のアモルファスシリコン・駆動トランジスタと、
該第一の駆動トランジスタのゲートとソース又はドレインとの間に直列に接続された第一及び第二の容量、画素データ電圧から導き出される電圧まで第二の容量を充電する該第一及び第二の容量間の接続点に供給される画素へのデータ入力、並びに該第一の容量に蓄えられる該第一の駆動トランジスタの閾値電圧から導き出される電圧と、を有する。
【００１５】
この画素配置は、閾値電圧が前記第一の容量で蓄えられることを可能にし、これは画素がアドレス指定される度に成され得る。それによって、経年変化に伴う閾値電圧の変化を補償する。従って、アモルファスシリコン回路は、経年変化の影響を補償する特定のフレーム時間毎に一度は電流形TFTの閾値電圧を測定し得るように設けられる。
【００１６】
特に、本発明の画素配置は、大きな高解像度のアモルファス有機LED表示に対して十分に短い時間で画素の電圧プログラミング化が有効になっている間に、アモルファスシリコンTFTの閾値電圧の増大を克服する。
【００１７】
更に、夫々の画素は、入力データラインと第一及び第二の容量間の接続点との間に接続された入力の第一のトランジスタを有する。前記第一のトランジスタは、前記第二の容量への蓄積のため、画素へのデータ電圧の適用の時間を決める。
【００１８】
更に、夫々の画素は、前記駆動トランジスタのゲート及びドレイン間に接続された第二のトランジスタを有しても良い。これは、ドレインから（電力供給ラインに接続されても良い）前記第一の容量への電流供給を制御するために用いられる。従って、前記第二のトランジスタをオンとすることによって、前記第一の容量はゲート―ソース間電圧へ変化し得る。前記第二のトランジスタは、行の画素間で共有されている第一のゲート制御ラインによって制御されても良い。
【００１９】
一つの例において、前記第一及び第二の容量は、前記駆動トランジスタのゲート及びソース間に直列に接続されている。その時、第三のトランジスタは、行の画素間で共有されている第三のゲート制御ラインによって制御される前記第二の容量の端子間に接続されている。前記第二及び第三のゲート制御ラインは、単一の共有制御ラインを有する。
【００２０】
あるいは、前記第一及び第二の容量は、前記駆動トランジスタのゲート及びドレイン間に直列に接続され得る。その時、第三のトランジスタは、入力と前記駆動トランジスタのソースとの間に接続されている。この第三のトランジスタは、行の画素間で共有される第三のゲート制御ラインによって制御され得る。再度、前記第二及び第三のゲート制御ラインは、単一の共有制御ラインを有し得る。
【００２１】
夫々の場合で、前記第三のトランジスタは、第一のトランジスタが単独で前記駆動トランジスタのゲート―ソース間電圧を蓄え得るように、前記第二の容量を短絡するために用いられる。
【００２２】
更に、夫々の画素は、前記駆動トランジスタのソースと接地電位ラインとの間に接続された第四のトランジスタを有する。これは、表示素子を照射しないで、特に画素が系列をプログラミングする間に、前記駆動トランジスタからの電流の放出路として役割を果たすために用いられる。該第四のトランジスタはまた、行の画素間で共有されている第四のゲート制御ラインによって制御され得る。前記接地電位ラインは、行の画素間で共有されても良く、画素の隣接の行の該第四のトランジスタに対して該第四のゲート制御ラインを有する。
【００２３】
他の配置において、容量配置は前記駆動トランジスタのゲート及びソース間に接続され、該駆動トランジスタのソースは接地ラインに接続されている。該駆動トランジスタのドレインは表示素子の一方の端子に接続され、表示素子のもう片方の端子は電力供給ラインに接続されている。これは、複雑さの低減を伴って回路を提供するが、回路の構成要素は表示素子のアノード側にある。
【００２４】
更に、夫々の画素は、前記駆動トランジスタのゲート及びドレイン間に接続された第二のトランジスタ、前記第二の容量の端子間に接続された短絡トランジスタ、電力供給ラインと駆動トランジスタのドレインとの間に接続された充電トランジスタ、並びに前記駆動トランジスタのゲート及びドレイン間に接続された放電トランジスタを有する。
【００２５】
本発明の幾つかの回路において、駆動トランジスタと反対の表示素子の端子は、切り替え電圧ラインに接続されて良い。これは、行の画素間で共有されている共通のカソードラインであっても良い。このラインでの電圧を変化する能力は、特に個々の行に対する個々の容量の中で、端子のラインへの接続が“構造化される”ことを必要とする。
【００２６】
構造化された電極を設ける必要性を回避し、配列の全ての画素が駆動トランジスタの反対の共通の表示素子の電極を共有することを可能にするために、更に、夫々の画素は第二の駆動トランジスタを有する。該第二の駆動トランジスタは、電力供給ラインと第一の駆動トランジスタとの間に、あるいは第一の駆動トランジスタと表示素子との間に設けられても良い。夫々の場合で、前記第二の駆動トランジスタは、電力供給ライン又は共通の表示素子の端子での電圧変化を必要としないで、アドレス指定相の間に表示素子の照射を妨げる方法を提供する。
【００２７】
表示素子は、電界リン光性の有機電界発光表示素子のような、電界発光（EL）表示素子を有しても良い。
【００２８】
本発明はまた、電流駆動の発光表示画素の配列を有するアクティブマトリクス表示装置の駆動方法も提供する。夫々の画素は、表示素子及び表示素子に電流を流すアモルファスシリコン・駆動トランジスタを有する。この方法は、夫々の画素に対して、
該駆動トランジスタを介して接地に電流を流し、第一の容量に結果として生じるゲート―ソース間電圧まで充電し、
該第一の容量を該駆動トランジスタがオフとなるまで放電し、それによって該第一の容量は閾値電圧を蓄え、
該駆動トランジスタのゲートとソース又はドレインとの間で該第一の容量と直列である第二の容量を、データ入力電圧まで充電し、
該第一及び第二の容量にかかる電圧から導き出されるゲート電圧を用いて、該表示素子に電流を流すために、該駆動トランジスタを使用する。
【００２９】
この方法は、夫々のアドレス指定系列において駆動トランジスタの閾値電圧を測定する。該方法は、アモルファスシリコンTFT画素回路、特にn型駆動TFTに用いられる。故に、短い画素のプログラミング化は、大きなディスプレイがアドレス指定され得ることを達成されなければならない。これは、パイプライン化されたアドレス指定系列での閾値電圧の測定によって（即ち、時間で重なり合う隣接の行に関するアドレス系列を用いて）、あるいは空白期間でのフレームの先頭で全ての閾値電圧を測定することによって、この方法で達成され得る。
【００３０】
パイプライン化されたアドレス系列において、第二の容量を充電するステップは、データラインと画素への入力との間に接続されたアドレストランジスタをオンに切り替えることによって実行される。行での夫々の画素に対するアドレストランジスタは、共通の行アドレス制御ラインによって同時にオンに切り替えられ、画素の一つの行に対するアドレストランジスタは、隣接する行に対するアドレストランジスタがオフとされた後で、実質的に即座にオンとされる。
【００３１】
前記空白期間の系列において、夫々の画素の第一の容量は、表示フレーム期間の最初の閾値測定期間で画素駆動トランジスタの夫々の閾値電圧を蓄えるように充電され、フレーム期間の画素の駆動期間は閾値測定期間の後に続く。
【００３２】
本発明を添付の図を参照して例を用いて記述する。
【発明を実施するための最良の形態】
【００３３】
同じ参照数字が異なる図で同じ構成要素に対して使われ、これら構成要素の記述は繰り返されない。
【００３４】
図３は、本発明による第一の画素配置を示す。好ましい実施例において、夫々の画素は、電力供給ライン26とカソードライン28との間に直列に、電界発光（EL）表示素子2及びアモルファスシリコン・駆動トランジスタTDを有する。駆動トランジスタTDは、表示素子2に電流を流すためのものである。
【００３５】
第一及び第二の容量C1及びC2は、駆動トランジスタTDのゲート及びソース間に直列に接続されている。画素へのデータ入力は、第一及び第二の容量間の接続点30に供給され、以下で説明されるように、第二の容量C2を画素データ電圧まで充電する。第一の容量C1は第一の容量C1で駆動トランジスタの閾値電圧を蓄えるためのものである。
【００３６】
入力トランジスタA1は、入力データライン32と第一及び第二の容量間の接続点30との間に接続されている。この第一のトランジスタは、第二の容量C2での蓄積のため、画素へのデータ電圧の適用の時間を決める。
【００３７】
第二のトランジスタA2は、駆動トランジスタTDのゲート及びドレイン間に接続されている。これは、電力供給ライン26から第一の容量C1への電流の供給のために用いられる。従って、第二のトランジスタA2をオンとすることによって、第一の容量C1は、駆動トランジスタTDのゲート―ソース間電圧まで充電される。
【００３８】
第三のトランジスタA3は、第二の容量の端子間に接続されている。これは、第一の容量が単独で駆動トランジスタTDのゲート―ソース間電圧を蓄え得るように、第二の容量を短絡するために用いられる。
【００３９】
第四のトランジスタA4は、駆動トランジスタTDのソースと接地との間に接続されている。これは、表示素子を照射しないで、特に画素が系列をプログラミングする間に、駆動トランジスタからの電流に対して放出路として役割を果たすために用いられる。
【００４０】
容量24は、付加的な蓄積容量（図２の回路内のように）を有するか、あるいは、表示素子の自己静電容量を有しても良い。
【００４１】
A1からA4のトランジスタは、それらのゲートに接続する夫々の行の導電体によって制御される。更に以下で説明されるように、行の導電体の幾つかは共有されても良い。従って、複数の画素の配列のアドレス指定は画素の行のアドレス指定を有し、データライン32は、画素の全行が従来技術においてアドレス指定される行で同時にアドレス指定されるように、列の導電体を有する。
【００４２】
図３の回路は、多数の異なる方法で動作し得る。最初に基本的な動作を記述し、次にこれがパイプライン型のアドレス指定を提供するように拡張され得る方法を説明する。パイプライン型のアドレス指定手段には、隣接する行の制御信号間で重なり合うような、あるタイミングが存在する。
【００４３】
駆動トランジスタTDのみが一定の電流状態で使用される。回路内のA1からA4の他の全てのTFTは、短いデューティーサイクルで動作するスイッチとして使用される。従って、これら素子の閾値電圧のドリフトは小さく、回路動作に影響を与えない。タイミング図が図４で示される。A1からA4のプロットは、夫々のトランジスタに印加されるゲート電圧を表わす。プロット28は、カソードライン28に印加される電圧を表わし、プロット“データ”の透明部分はデータライン32でのデータ信号のタイミングを表わす。斜線領域は、データがデータライン32に存在しない時間を表わす。他の行の画素に対するデータは、データがデータライン32にほぼ連続的に印加され、パイプライン型の動作を与えるように、この時間の間印加され得ることが、以下の記述から明らかになる。
【００４４】
回路動作は、駆動トランジスタTDの閾値電圧をC1に蓄え、TDのゲート―ソース間が閾値電圧を加えたデータ電圧であるように、データ電圧をC2に蓄えるべきである。
【００４５】
該回路動作は、以下のステップを有する。
【００４６】
ディスプレイの一つの行での画素のカソード（ライン28）は、アドレス指定系列の全体に渡って、LEDを逆バイアスに保つのに十分な電圧まで達する。これは、図４中のプロット“28”の正のパルスである。
【００４７】
アドレスラインA2 及びA3は、関連するTFTをオンとするようにハイになる。これは、容量C2を短絡し、容量C1の一つの側を電力ライン及びLEDのアノード側の他ラインに接続する。
【００４８】
アドレスラインA4は、そのTFTをオンとするようにハイになる。これは、LEDのアノードを接地に至らし、駆動TFT  TDに大きなゲート―ソース間電圧を作り出す。この方法で、C1は充電されるが、C2は短絡されたままで充電されない。
【００４９】
アドレスラインA4はそのTFTをオフとするようにローになり、駆動TFT  TDはその閾値電圧に到達するまで容量C1を放電する。この方法で、駆動トランジスタTDの閾値電圧はC1に蓄えられる。再び、第二の容量C2には電圧がなくなる。
【００５０】
A2は、第一の容量C1で測定された閾値電圧を分離するようにローにされる。A3は、第二の容量C2
がもはや短絡されないように、ローにされる。
【００５１】
A4は、アノードを接地に接続するように再度ハイにされる。データ電圧は、入力トランジスタがA1での高いパルスによってオンにされる間、第二の容量C2に印加される。
【００５２】
最終的に、A4は、接地まで下げられたカソードに引き続き、ローになる。LEDのアノードはその動作点まで上昇する。
【００５３】
カソードは、A2及びA3がローにされた後、及びA4がハイにされる前に、交代に接地まで下げられ得る。
【００５４】
アドレス指定系列は、画素の一つ以上の行がいずれか一つの時間でプログラミングされ得るように、パイプライン化され得る。従って、ラインA2からA4及び行方向のカソードライン28でのアドレス指定信号は、異なる行に対して同じ信号で重なり得る。従って、アドレス指定系列の長さは長い画素のプログラミング時間を導かず、効率的なラインの時間は、アドレスラインA1がハイである時に第二の容量C2を充電するのに必要とされる時間によってのみ制限される。この時間期間は、標準的なアクティブマトリクスのアドレス指定系列に対してと同じである。他の部分のアドレス指定は、フレーム時間全体がディスプレイの第一の少数の行を要求される状況によって僅かに長くされるに過ぎない。しかし、この状況はフレームが空白の期間内で容易に成されるので、閾値電圧の測定に対して必要とされる時間は問題ではない。
【００５５】
パイプライン型アドレス指定は、図５のタイミング図で示される。トランジスタA2からA4の制御信号は信号プロット内で組み合わされているが、動作は図４を参照して記述される通りである。図５中の“データ”のプロットは、データライン32が次の行にデータを供給するためにほぼ断続的に用いられることを示す。
【００５６】
図４及び５の方法で、閾値測定動作は、閾値測定及び表示が画素の各行に対して実行されるように、表示動作と組み合わされる。
【００５７】
図６は、閾値電圧がディスプレイの全ての画素に対してフレームの始まりで測定される方法に関するタイミング図である。図６のプロットは、図４のそれらに対応する。この方法の利点は、構造化されたカソード（即ち、図４及び５の方法の実施が必要とされるような異なる行に対して異なるライン28）が必要とされないことであるが、欠点は、漏れ電流が幾つかの不均一の結果として生じることである。この方法に関する回路図は、やはり図３のそれである。
【００５８】
図６で示されるように、図６中の信号A2、A3、A4及びカソードライン28の信号は、閾値電圧の測定を実行する空白期間内でディスプレイの全ての画素に印加される。信号A4は、A2からA4の全ての信号が同時に全ての行に供給されるように、空白期間で同時にあらゆる画素に供給される。この時間の間、如何なるデータも画素に供給されず、故に図６の下のデータプロットの斜線部分となる。
【００５９】
その後のアドレス指定期間において、データは、信号A1であるように夫々の行に別々に供給される。図６中のA1でのパルスの系列は連続的な行に対するパルスを表わし、夫々のパルスはデータライン32へのデータの適用で決められる。
【００６０】
図３の回路は、トランジスタの制御用及び構造カソードライン用（必要な場合）の多数の行を有する。図７は、必要とされる行の数を減らすような回路変更を示す。タイミング図は、信号A2及びA3が非常に相似であることを示す。シミュレーションは、実際にはA2及びA3は一つのアドレスラインのみが必要とされるように、作られ得ることを示す。更なる削減は、図３中のトランジスタA4に結合されている接地ラインを前の行でアドレスラインA4に接続することによって実現され得る。図７の回路は行n及び行n-1に対するアドレスラインを示す。
【００６１】
図８はシミュレーション例で用いられる図３の回路の構成要素の値を示す。トランジスタの長さ（L）及び幅（W）の寸法は、μmの単位で与えられる。アドレス指定時間は16μsであった（即ち、時間A1はオンである）。回路は、駆動TFTで閾値以上の5VでLEDに1.5μAまで流す。TFTの移動度は0.41cm2/Vsであった。400μm×133μmの大きさの画素での効率10Cd/A（現在利用可能なスーパーイエロー高分子化合物の効率）のLEDの使用は、表面放射構造での全開口の場合で280Cd/m2をもたらす。
【００６２】
シミュレーションは、4Vから10Vまでの閾値電圧（駆動トランジスタに対する）の変化が出力電流でたった10％の変化しか生じないことを示す。このようなディスプレイの寿命は、室温で60,000時間、40℃で8000時間である、と計算され得る。
【００６３】
図９は、図３の回路に対する変更を示す。これはこの明細書内で詳細に記述しないが、図９の回路は、夫々の画素が交互に動作する二つ又はそれ以上のトランジスタを有するような画素回路で特定の使用に用いられても良い。図９の回路は、構成要素数を減らすことによって、単純化された方法で単一の画素内で複製され得る。これは、TFTの幾つかが二重機能を有することを可能にすることによって達成される。複数の駆動トランジスタが設けられる場合には、複数の駆動TFTのソース又はゲートのどちらかの独立な制御が必要とされ、二つの駆動TFTの制御に用いられる全てのTFTは、これらTFTが幾つかのVTドリフト補正自体を有していない場合、通常はオフ基準で動作しなければならない。即ち、低いデューティーサイクルを有していなければならない。
【００６４】
図３中でアドレスラインA4に接続されたTFTは、アドレス指定期間で駆動TFTによって供給される電流を流す必要があるので、大きい。従って、このTFTは、二重目的のTFTに対する理想的な候補、即ち駆動TFT及びアドレス指定TFTとして両方の動作をする一つのTFTである。残念ながら、図３で示される回路はこれを認めない。
【００６５】
図９で、同じ参照数字は、図３の回路と同じ構成要素を示すために用いられるので、説明は繰り返さない。
【００６６】
この回路において、第一及び第二の容量C1及びC2は、駆動トランジスタTDのゲート及びドレインの間に直列に接続されている。再び、画素への入力は、容量間の接続点に供給される。閾値電圧を蓄える第一の容量C1は、駆動トランジスタのゲートと入力との間に接続されている。データ入力電圧を蓄える第二の容量C2は、画素入力と電力供給ライン（トランジスタのドレインは結合される）との間に直接的に結合されている。制御ラインA3に接続されたトランジスタは、容量C1が単独で閾値ゲート―ソース間電圧を蓄えるために用いられるように、再度、第二の容量C2をバイパスする第一の容量C1に充電経路を設ける。
【００６７】
回路動作は図１０で示され、以下のステップを有する。
【００６８】
ディスプレイの一つの行での画素のカソードは、アドレス指定系列の全体に渡って、LEDを逆バイアスに保つのに十分な電圧に達する。
【００６９】
アドレスラインA2及びA3は、関連するTFTをオンとするようにハイになる。これは電力ラインにC1及びC2の並列結合を接続する。
【００７０】
アドレスラインA4は、そのTFTをオンとするようにハイになる。これは、LEDのアノードを接地に至らし、駆動TFT  TDで大きなゲート―ソース間電圧を発生する。
【００７１】
アドレスラインA４は、TFTをオフとするようにローになる。駆動TFT  TDは、その閾値電圧に到達するまで並列容量C1＋C2を放電する。
【００７２】
A2及びA3は、測定された閾値電圧を分離するようにローになる。
【００７３】
A1はオンとされ、データ電圧は容量C1に蓄えられる。
【００７４】
最終的に、A4は、接地に落とされたカソードに引き続いてローになる。
再度、空白期間でのパイプライン型アドレス指定及び閾値の測定は、上記で説明されたように、この回路で実行され得る。
【００７５】
電圧Vdata−VTは、このようにして駆動TFTのゲート―ドレイン間で蓄えられる。従って、以下の式
【００７６】
【数１】
2006516745.tif 000003
が成り立つ。
【００７７】
故に、閾値電圧依存は取り去られる。今は電流がLEDのアノード電圧に依存することがわかる。
【００７８】
上述の回路は、依然としてむしろ多数の構成要素（駆動TFTの独立なゲート及びソースによる）を有する。ただ一つの独立なノード、即ちソース又はゲートを有する回路は、構成要素の数を更に少なくする。以下で、回路は、LEDのカソード側での回路を使用し、回復を有する閾値電圧の測定回路を達成するために独立なソース電圧を使用することが記述される。閾値電圧の測定回路が図１１を参照して記述され、図１２でタイミング図が示される。
【００７９】
図１１の回路で、夫々の画素は、駆動トランジスタTDのゲートと接地ラインとの間に直列に接続された第一及び第二の容量C1、C2を有する。駆動トランジスタのソースは、接地ラインに接続されているが、二つの回路が組み合わされる時、夫々の駆動トランジスタのソースは夫々の制御ラインに接続されている。画素へ入力されるデータは、第一及び第二の容量間の接続点に供給される。
【００８０】
短絡トランジスタは、第二の容量C2の端子間に接続され、ラインA2によって制御される。前の回路と同じように、これは、ゲート―ソース間電圧が容量C2をバイパスする容量C1で蓄えられる。制御ラインA4に結合されている充電トランジスタは、電力供給ライン50と駆動トランジスタTDのドレインとの間に接続されている。これは、容量C1に対する充電経路を設けられると共に、放電トランジスタは制御ラインA3に結合され、駆動トランジスタのゲート及びドレインの間に接続されている。
【００８１】
回路はA2及びA3をハイに保つことによって動作し、その時A4は、カソードをハイに引っ張り、容量C1を高いゲート―ソース間電圧まで充電するように、絶えずハイに保たれる。電力ラインは、LEDのバイアスを逆にするように接地の位置にある。TDは、その閾値電圧まで放電し（ラインA3に結合されている放電トランジスタはオンにされる）、それはC1に蓄えられる。A2及びA3はローにされ、A1はハイにされ、データはC2にアドレス指定される。電力ラインは、LEDを光らせるために再びハイにされる。
【００８２】
再度、アドレス指定系列はパイプライン化され、閾値電圧はフィールド空白期間で測定される。
【００８３】
上述の図３、７及び９の共通のカソード回路において、構造化されるカソードは、アドレス指定周期の間に、個々の行のカソードが異なる電圧まで切り替えられるようにすることを必要する。
【００８４】
図１３は、構造化されたカソードの必要性を回避するための図３の回路に対する第一の変更を示す。第二の駆動トランジスタTSは、第一の駆動トランジスタTDに直列に、電力供給ライン26及び第一の駆動トランジスタTDの間に設けられる。
【００８５】
この回路で、切り替え電圧は電力供給ライン26（カソードライン28の代わりに）で供給され、これは第二の駆動トランジスタTSをオフに切り替えるために用いられる。動作のタイミングが図１４で示される。
【００８６】
示されるように、回路の動作は、図４の回路の動作と相似である。表示素子をオフに切り替えるために用いられるカソード28の代わりに、電力供給ライン26が、系列をアドレス指定する間に、ローにされる。これは、一緒に接続されたそのゲート及びドレインにダイオード接続された第二の駆動トランジスタTSをオフとする。
【００８７】
電力供給ライン26は、トランジスタA2からA4がオンにされる期間の先頭部分でハイである。なぜならば、電力供給ラインは容量C1を充電するこの時間の間用いられ、第二の駆動トランジスタTSはこの時間の間オンである必要があるからである。この先頭期間は容量C1が充電されるために十分長い。
【００８８】
電力供給ラインがローに切り替えられる時、第二のアドレストランジスタTSはオフとされる。結果として、第四のトランジスタA4をオフに切り替える必要はない。
【００８９】
再度、アドレス指定は、図５を参照して説明されるような同様の方法で、図１５で示されるようにパイプライン化されても良い。
【００９０】
図１５のアドレス指定の考えは、光の出力の如何なるデューティーサイクルをも許容しない。これは、駆動トランジスタが全ての時間に渡って照射されないような技術である。これは、低減されるべき閾値電圧のドリフトを許容し、改善された動作描写をも許容する。駆動トランジスタのデューティーサイクルを設けるために、図１５のタイミング動作が図１６で示されるように変更される。
【００９１】
図１４を参照して説明されるように、容量C1が充電された後、電力供給ライン26の電圧は、表示素子2への電流をオフとするようにローにされる。第一の駆動トランジスタTDは、閾値以上のゲート―ソース間電圧を依然として有する。これは、トランジスタA2及びA3が、駆動トランジスタTDのソース―ドレイン間電流は閾値電圧が到達されるまで容量C1を充電するように、動かされるからである。
【００９２】
図１６の考えで、電力供給ラインはフレーム期間の一部（例えば半分）に対してのみハイのままである。図１６で示されるように、電力供給ライン26は、フレーム期間の後半のある点でローに切り替えられる。駆動トランジスタTDがその時残りのフレーム期間でオフに切り替えられることを確実にするために、パルスは、電力供給ラインがローに切り替えられた後で、示されるようにトランジスタA2及びA3の制御ラインで供給される。
【００９３】
第四のトランジスタA4は、例えば図１３中の接地ラインに接続されている。しかし、このトランジスタが、前の行の電力供給ライン26（図１３で示されるような接地の代わりに）に接続されていることは可能である。図１６のタイミングは、前の行からの駆動TFTが測定されたその閾値電圧を有している時、電力供給ラインは接地にあるので、これを可能とする。この期間（図１６で27と呼ばれる）は、第四のトランジスタがオンとされる間に次の行の画素に対して接地ラインとしての役割を果たすように用いられ得る。従って、A4のアドレス期間は、前の行に対する電力供給ラインがローである期間内で落ちる時間である。
【００９４】
図１３の回路は、電力供給ライン26と第一の駆動トランジスタTDとの間に第二の駆動トランジスタを加える。この第二の駆動トランジスタは、第一の駆動トランジスタTDと同じ電流を通すため、閾値補償は必要とされない。ゲート―ソース間電圧は、第二の駆動トランジスタが第一の駆動トランジスタTDによって要求される電流を調達するような所要のレベルまで高くなる。
【００９５】
第一の駆動トランジスタTD及び表示素子の間の第二の駆動トランジスタを加え、再度、構造化されたカソードを設ける必要性を回避することが交互に成される。再度、特定の補償は第二の駆動トランジスタに必要とされない。
【００９６】
このような回路の例が図１７で示される。第二の駆動トランジスタTSのゲートは、第四のトランジスタA4を介して接地に接続され、第五のトランジスタA5は第二の駆動トランジスタのゲート及びドレイン間に接続されている。さもなければ、回路は図３と同じであり、同じように動作する。
【００９７】
下記から明らかであるように、この回路は、表示素子の共通のカソード端子又は電力供給ラインのどちらかで切り替え電圧を供給する必要性を回避する。
【００９８】
図１８で示されるように、トランジスタA2からA5は全て、アドレス指定相の開始時にオンに切り替えられる。図３の回路に関しては、これは、駆動トランジスタTDをオンとされるようにするレベルまで容量C1を充電し、容量C2を短絡する。駆動トランジスタTDのソースは、第四及び第五のトランジスタA4、A5を介して接地に接続されている。この時間の間、第二の駆動トランジスタTSは、ゲートが第四のトランジスタA4を介して接地に接続されているので、オフとされる。
【００９９】
その時、第五のトランジスタA5のゲートは、A5をオフに切り替えるためにローにされる。図３の回路と同様の方法で、駆動トランジスタを流れる駆動電流（ソース―ゲート間電圧が充電されていないので）は、閾値電圧が蓄えられるまで容量C1を放電する。その時、駆動トランジスタのソースでの電圧は、C1に印加される閾値電圧以下の電力供給ラインの電圧である。
【０１００】
その時、トランジスタA2及びA3は、容量を分離するようにオフに切り替えられる。A1でのアドレス指定パルスの前に、第五のアドレストランジスタは再度オンにされる。これは、データ電圧がアドレス指定相の間にC2で蓄えられ得るように、第四及び第五のトランジスタを介して接地に駆動トランジスタTDのソース（従って、データ蓄積容量C2の一つの端子）を引っ張る。
【０１０１】
トランジスタA4は、第二の駆動トランジスタTSがオンとされる（そのゲートはもはや接地に保たれないので）ことを可能にするため、アドレス指定パルスの終わりでオフとされ、表示素子は駆動される。
【０１０２】
トランジスタA5はまた、アドレス指定の終わりでオフとされる。これは、動作の間の深刻な経年変化を妨げるようにA5に対する短いデューティーサイクルを保持する。A5のゲート―ソース間及びゲート―ドレイン間の寄生容量は、第二の駆動トランジスタがオンとされたままであることを可能にする。
【０１０３】
上述と同じ方法で、パイプライン化されたアドレス指定が使用されても良く、これは図１９で示される。
【０１０４】
図２０は、図１８を参照して説明されるタイミング系列に対する変更を示す。この場合、トランジスタA2及びA3が容量を分離するようにオフに切り替えられた後、第五のトランジスタはA1に対するアドレスパルスと同時にオンとされる。アドレス指定パルスの先頭部分の間、データライン32は接地電位である（下側のプロットで示されるように）。従って、アドレス指定相の先頭部分の間、容量C1及びC2の間の接続点も、容量C2の両側が接地されるように、接地に接続されている。従って、A3がオフとされても、C2にかかる電圧は現れない。これは、駆動トランジスタTDの閾値電圧が、データ信号がC2に印加された後、C1に保たれることを確実にするのに役立つ。
【０１０５】
同様の方法で働き得る特定の回路配置の他の変形物が存在する。原則的に、本発明は、閾値電圧が一つの容量で蓄えられ、データ信号が他の容量で蓄えられることを可能にする回路を提供する。これらの容量は、駆動トランジスタのゲートとソース又はドレインとの間に直列に接続されている。第一の容量に閾値電圧を蓄えるために、回路は、駆動トランジスタがオフとなるまで、駆動トランジスタが第一の容量からの充電で駆動されることを可能にする。トランジスタがオフとなる点で、第一の容量は閾値ゲート―ソース間電圧から引き出される電圧を蓄える。
【０１０６】
回路は、現在利用可能であるLED素子に対して用いられ得る。しかし、電界発光（EL）表示素子が電界リン光性の有機電界発光表示素子を有しても良い。本発明はアクティブマトリクス有機LED（OLED）ディスプレイに対して水素化アモルファスシリコン（a-Si:H）の使用を可能にする。
【０１０７】
上述の回路は、n型トランジスタのみで実施されるように示されており、これらトランジスタは全てアモルファスシリコン素子である。n型素子の製造はアモルファスシリコンにおいて望ましいが、他に取り得る回路は勿論p型素子で実施され得る。
【０１０８】
様々な他の変更は、当業者にとって明白である。
【図面の簡単な説明】
【０１０９】
【図１】既知のEL表示装置を示す。
【図２】入力駆動電圧を用いて、現在扱っているEL表示装置用の既知の画素回路の概略図である。
【図３】本発明の表示装置に関する画素配置の第一の例の概略図を示す。
【図４】図３の画素配置の第一の動作方法に関するタイミング図である。
【図５】図３の画素配置の第二の動作方法に関するタイミング図である。
【図６】図３の画素配置の第三の動作方法に関するタイミング図である。
【図７】本発明の表示装置に関する画素配置の第二の例の概略図を示す。
【図８】図３又は７の回路の構成要素の値の例を示す。
【図９】本発明の閾値電圧の補償を有する画素配置の第三の例の概略図を示す。
【図１０】図９の画素配置の動作のタイミング図である。
【図１１】本発明の閾値電圧の補償を有する画素配置の第四の例の概略図を示す。
【図１２】図１１の画素配置の動作のタイミング図である。
【図１３】本発明の閾値電圧の補償を有する画素配置の第五の例の概略図を示す。
【図１４】図１３の画素配置の第一の動作方法に関するタイミング図である。
【図１５】図１３の画素配置の第二の動作方法に関するタイミング図である。
【図１６】図１５のタイミング図に対する変形である。
【図１７】本発明の閾値電圧の補償を有する画素配置の第六の例の概略図を示す。
【図１８】図１７の画素配置の第一の動作方法に関するタイミング図である。
【図１９】図１７の画素配置の第二の動作方法に関するタイミング図である。
【図２０】図１８のタイミング図に対する変形である。
【図１】
2006516745.tif 000004
【図２】
2006516745.tif 000005
【図３】
2006516745.tif 000006
【図４】
2006516745.tif 000007
【図５】
2006516745.tif 000008
【図６】
2006516745.tif 000009
【図７】
2006516745.tif 000010
【図８】
2006516745.tif 000011
【図９】
2006516745.tif 000012
【図１０】
2006516745.tif 000013
【図１１】
2006516745.tif 000014
【図１２】
2006516745.tif 000015
【図１３】
2006516745.tif 000016
【図１４】
2006516745.tif 000017
【図１５】
2006516745.tif 000018
【図１６】
2006516745.tif 000019
【図１７】
2006516745.tif 000020
【図１８】
2006516745.tif 000021
【図１９】
2006516745.tif 000022
【図２０】
2006516745.tif 000023
【国際調査報告】
2006516745.tif 000024
2006516745.tif 000025
2006516745.tif 000026