(57)【要約】アクティブマトリクスＬＣＤを制御する方法は、第１の時間周期に対しては画素上での蓄積のために各画素に画素駆動信号を供給し、第２の時間周期に対しては各画素に第２駆動電圧を供給する。第１及び第２の時間周期の持続時間は、画素光出力を変化させるように制御される。本方法では、各画素を２つの段階で駆動する。第１段階では、画素データ電圧は一定のままであり、第２の段階では異なる電圧を画素に印加する。２つの段階の持続時間を変えることによって、画素からの光出力を変化させる。これでさらなる調節可能な電圧源を必要とすることなく、温度及びその他の条件を補償することができる。
2006523857.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ画素のアレイを含むディスプレイ装置を制御する方法であって、各画素が薄膜トランジスタスイッチングデバイスとディスプレイ素子とを含み、前記アレイが行と列で配列され、画素の各列が列導体を共有し、前記導体に対して画素データ電圧が供給され、前記方法が、データが画素の前記アレイに格納されるフィールド周期に対して、
第１の時間周期に対しては、前記画素上に格納するために各画素に画素駆動信号を供給し、前記画素駆動信号が複数の画素駆動レベルのうちの選択された１つを含み、
第２の時間周期に対しては、各画素に第２の駆動電圧を供給し、前記第１及び第２の時間周期の持続を制御して前記画素の光出力を変化させる、ディスプレイ装置を制御する方法。
【請求項２】
前記列導体における画素データ電圧の印加とタイミングを合わせて、行導体に第１の行パルスを供給することにより、各画素に前記画素駆動信号を供給する、請求項１に記載の方法。
【請求項３】
前記列導体における第２の駆動電圧の印加とタイミングを合わせて、行導体に第２の行パルスを供給することにより各画素に前記第２の駆動電圧を供給する、請求項２に記載の方法。
【請求項４】
前記第１の行パルスに対する前記第２の行パルスのタイミングを選択することにより、前記第１及び前記第２の時間周期を制御する、請求項３に記載の方法。
【請求項５】
各画素がフィールド周期の第１のグループにおいて第１の極性でアドレス指定され、フィールド周期の第２のグループでは前記第１の極性とは逆の第２の極性でアドレス指定される、請求項１ないし４のいずれかに記載の方法。
【請求項６】
前記第２の駆動電圧が一定の基準駆動電圧を含み、第１の基準駆動電圧が画素を前記第１の極性に駆動するために供給され、第２の駆動電圧が前記第２の極性に画素を駆動するために供給される、請求項５に記載の方法。
【請求項７】
前記第１の駆動電圧が前記第２の駆動電圧と大きさは等しいが極性が逆である、請求項６に記載の方法。
【請求項８】
前記第１及び第２の時間周期の持続が共に、前記フィールド周期に略等しいことを特徴とする、請求項１ないし７のいずれかに記載の方法。
【請求項９】
前記方法がさらに、第３の時間周期の間の各画素に０Ｖを供給することを含む、請求項１ないし７のいずれか１つに記載の方法。
【請求項１０】
第１、第２、第３の時間周期の持続が共に、前記フィールド周期と略等しい、請求項９に記載の方法。
【請求項１１】
各画素に０Ｖを供給することが、画素蓄積キャパシタを放電することによって画素をリセットすることを含む、請求項９又は１０に記載の方法。
【請求項１２】
前記方法が、前記第１、第２及び第３の時間周期の持続を制御して前記画素の光出力を変化させることを含む、請求項９ないし１１のいずれか１項に記載の方法。
【請求項１３】
各画素が画素蓄積キャパシタを含み、第１の時間周期に対して前記画素に蓄積すべき各画素に画素駆動信号を供給する前記ステップが、前記列に画素データ電圧を印加し、前記画素蓄積キャパシタを用いての静電結合により前記画素駆動信号を形成することを含む、請求項１ないし８のいずれか１項に記載の方法。
【請求項１４】
各画素が画素蓄積キャパシタを含み、第２の時間周期に対して各画素に第２の駆動電圧を供給する前記ステップが、前記画素蓄積キャパシタを用いての静電結合によって前記第２の駆動電圧を形成するように前記画素駆動信号を変更することを含む、請求項１又は２に記載の方法。
【請求項１５】
静電結合による前記画素駆動信号を変更する前記ステップが、画素の各行に対する前記画素キャパシタの１つの端子に電圧波形を印加することを含む、請求項１４に記載の方法。
【請求項１６】
前記電圧波形が２つの電圧レベルを有し、前記２つのレベルの間の移列のタイミングで前記第１及び第２の時間周期の持続が決定される、請求項１５に記載の方法。
【請求項１７】
前記電圧波形（キャパシタ）が３つのレベルを有し、前記３つのレベルの間の移列のタイミングで前記第１及び第２の時間周期の持続が決定される、請求項１５に記載の方法。
【請求項１８】
各画素がフィールド周期の第１のグループにおいて第１の極性でアドレス指定され、フィールド周期の第２のグループでは前記第１の極性とは逆の第２の極性でアドレス指定される、請求項１４から１７のいずれか１項に記載の方法。
【請求項１９】
前記複数の画素ドライブレベルが４、６、８又は１０ビットの画素駆動信号に対応する、請求項１ないし１８のいずれかに記載の方法。
【請求項２０】
前記第２の時間周期が持続０と前記フィールド周期の少なくとも０．５倍との間で変化可能である、請求項１ないし１９のいずれかに記載の方法。
【請求項２１】
前記ディスプレイ画素がねじれネマチック液晶ディスプレイ画素を含む、請求項１ないし２０のいずれかに記載の方法。
【請求項２２】
前記第２の駆動電圧が、最も明るい画素駆動レベルと最も暗い画素駆動レベルとの間の前記画素の駆動レベルに相当する、請求項１ないし２１のいずれかに記載の方法。
【請求項２３】
ディスプレイ画素のアレイを含むディスプレイ装置であって、各画素が薄膜トランジスタスイッチングデバイスとディスプレイ素子を含み、前記アレイが行と列で配列され、画素の各列が列導体を共有し、該導体に対して画素データ電圧が供給され、前記装置がアナログ画素駆動信号を生成する列駆動回路を含み、前記列駆動回路がさらに、少なくとも１つの基準駆動電圧を生成する手段を含み、前記装置がさらに、画素駆動信号と前記基準電圧を前記ディスプレイ画素に印加する持続時間を制御するタイミング手段を含む、ディスプレイ装置。
【請求項２４】
前記列駆動回路が、大きさが等しく極性が逆の２つの基準駆動電圧を生成する手段を含む、請求項２３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクスディスプレイ装置に関し、特にディスプレイ画素に印加する駆動電圧の制御に関する。
【発明の背景】
【０００２】
アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）ではアクティブマトリクスディスプレイの公知の一例である。かかるディスプレイは、アクティブプレートとパッシブプレートが液晶を挟んでいる。アクティブプレートは、液晶に電界を印加する電極を多数含み、これらの電極は１つのアレイ内に配列されるのが一般的である。画素電極の行及び列に沿って延在する行電極及び列電極を薄膜トランジスタに接続してこれを駆動させ、薄膜トランジスタはそれぞれの画素電極を駆動する。
【０００３】
行電極及び列電極を駆動して薄膜トランジスタを制御することで、対応する画素電極上に蓄積された電荷が制御される。また各画素は、画素上に電荷を維持するためのキャパシタを含み得る。
【０００４】
入力信号をデコードし、行電極及び列電極を駆動するために必要な回路を供給するには、ある困難が伴う。かかる駆動回路は画素アレイの外側周辺に配置するのが一般的である。
【０００５】
低温ポリシリコン（ＬＴＰＳ）を使用して、ＡＭＬＣＤのガラスにドライバＩＣの機能の幾つかを集積させることに、現在多大な関心が寄せられている。その集積により、ＩＣのコストを若干下げることができると共に、ディスプレイを一層コンパクトにすることができる。例えば、集積することが望ましい機能の１つは、デジタル入力データをＬＣ画素伝送に固定するのに必要なアナログ駆動電圧に変換するために使用するデジタル−アナログ変換器（ＤＡＣ）である。
【０００６】
制御パラメータに応じてディスプレイ画素に印加する駆動電圧を調整する制御方式の提供が提案されている。例えば周辺温度が高い場合、一般に市販されているＬＣＤ装置の多くが呈するコントラスト特性は貧弱であり、限界がある。ＬＣＤディスプレイのコントラスト比（全画素白状態の輝度を全画素黒状態の輝度で割ったもの）が主に周辺温度に依存しているのは確かなことである。 そこで温度補償制御システムが提案された。
【０００７】
制御システムを実列する１つの方法は、ＡＭＬＣＤにおいて液晶画素に印加するアナログ駆動電圧を調整することである。温度変化については上述したが、様々な液晶材料を使用できるようにするため、あるいはプロセス変動の結果として生じるディスプレイの電気光学的挙動の変化を補償するために、かかる制御を列う。１つの方法は、調整可能な電圧源を使用することにより、ディスプレイの画素が受ける駆動電圧のＭＥＡＮ値（平均値）とＲＭＳ値（実効値）を制御することである。例えば、デジタル−アナログ変換回路に供給される基準電圧に対して調整可能な電圧源を使用することができる。
【０００８】
低温ポリシリコン（ＬＴＰＳ）を用いて、出力インピーダンス、精度及び電力消費量に関して所要の性能を有する調整可能な電圧源を集積することは現在のところ困難である。
【発明の開示】
【０００９】
したがって、ディスプレイの出力特性を変えることはできても、調整可能な電圧源を使用する必要のない制御方式が必要とされている。
【００１０】
本発明によれば、ディスプレイ画素のアレイを含むディスプレイ装置を制御する方法であって、各画素が薄膜トランジスタスイッチングデバイスとディスプレイ素子とを含み、前記アレイが行と列で配列され、画素の各列が列導体を共有し、前記導体に対して画素データ電圧が供給され、前記方法が、データが画素の前記アレイに格納されるフィールド周期に対して、第１の時間周期に対しては、前記画素上に格納するために各画素に画素駆動信号を供給し、前記画素駆動信号が複数の画素駆動レベルのうちの選択された１つを含み、
第２の時間周期に対しては、各画素に第２の駆動電圧を供給し、前記第１及び第２の時間周期の持続を制御して前記画素の光出力を変化させる、ディスプレイ装置を制御する方法が提供される。
【００１１】
この方法では、各画素を２段階で駆動する。第１段階では、画素データ電圧は一定のままとし、第２段階では異なった電圧を画素に印加する。これら２つの段階の持続時間を変えることによって、画素からの光出力を変化させる。よって、従来のＡＭＬＣＤでは電圧は画素駆動レベルで一定に保持されるところ、本発明は第２段階中に液晶画素にわたって生じる電圧波形を変化させることを含む。本発明では、調整可能な電圧源を付加する必要性を回避する。その結果、ＴＦＴ回路を用いる高度集積型ディスプレイを製造することが一層容易になる。また本発明により、必要なアナログ回路の複雑さを軽減することで、従来の液晶シリコン駆動回路を使用するディスプレイを省力化することが可能である。
【００１２】
列導体上での画素データ電圧の印加とタイミングを合わせて行導体上に第１行パルスを供給することにより、各画素に画素駆動信号を供給することが好ましい。画素駆動信号は従来の方法で画素にロードされる。
【００１３】
１つの例では、列導体上における第２駆動電圧の印加とタイミングを合わせて行導体上に第２行パルスを供給することにより、各画素に第２駆動電圧を供給する。よって、各行はそれぞれのフィールド周期中に２つの行パルスを有し、その１つはデータをロードするためであり、あとの１つは第２駆動電圧をロードするためである。第１の行パルスに対する第２の行パルスのタイミングを選択することで、第１及び第２の時間周期の持続時間を制御する。
【００１４】
フィールド周期の第１グループでは各画素を第１の極性でアドレス指定し、フィールド周期の第２グループでは第１の極性とは逆の第２の極性でアドレス指定することが可能である。よって、反転方式が望ましい場合には本発明を使用することができる。
【００１５】
第２駆動電圧は一定の基準駆動電圧を含み、反転方式の場合、第１の極性に駆動された画素には第１の基準駆動電圧を供給し、第２の極性に駆動された画素には第２の基準駆動電圧を供給することができる。第１及び第２の基準電圧の大きさは等しく、その極性は逆であり得る。
【００１６】
第１及び第２の時間周期の持続時間は共に、フィールド周期に略等しい。ゆえに、フィールド周期を上記２つの段階のみに分割することができる。
【００１７】
あるいは、本方法はさらに第３の時間周期に対して、各画素に０Ｖの電圧を供給することを含み得る。このことで、さらなる制御の自由がもたらされ、第１、第２、第３の時間周期の持続時間がともにフィールド周期に略等しくなる。各画素への０Ｖ電圧の供給は例えば、第３の時間周期に対して画素の蓄積キャパシタを放出することにより列うことができる。
【００１８】
いくつかの例では、各画素は画素蓄積キャパシタを含み、第１の時間周期に対しては各画素に画素駆動信号を供給して画素に蓄積を列うステップは、列に対して画素データ電圧を印加し、画素蓄積キャパシタを用いて静電結合を列うことで、画素駆動信号を形成することを含む。
【００１９】
このように、画素蓄積キャパシタを介する電圧ステップの静電結合により画素電圧の一部を供給する駆動方式に本発明を適用することができる。かかる静電結合方法はよく知られており、必要な駆動電圧を低減することが可能である。
【００２０】
かかる静電結合方法を使用して、列に対して付加的な電圧駆動レベルを供給する必要をなくすことも可能である。例えば、第２の時間周期に対して各画素に第２駆動電圧を供給するステップは、画素蓄積キャパシタを使用する静電結合により第２の駆動電圧を形成するように画素駆動信号を変更することを含むことができる。
【００２１】
静電結合による画素駆動信号の変更ステップは、画素の各行に対して画素容量の１つの端子に電圧波形を印加することを含む。この電圧波形は２つのレベルを有することができ、２つのレベル間の移列のタイミングで第１及び第２の時間周期の持続が決定される。代替的には、この電圧波形は３つのレベルを有することができ、３つのレベル間の移列のタイミングで第１及び第２の時間周期の持続が決定される。
【００２２】
本発明は、ディスプレイ画素のアレイを含むディスプレイ装置であって、各画素が薄膜トランジスタスイッチングデバイスとディスプレイ素子を含み、前記アレイが行と列で配列され、画素の各列が列導体を共有し、該導体に対して画素データ電圧が供給され、前記装置がアナログ画素駆動信号を生成する列駆動回路を含み、前記列駆動回路がさらに、少なくとも１つの基準駆動電圧を生成する手段を含み、前記装置がさらに、画素駆動信号と前記基準電圧を前記ディスプレイ画素に印加する持続時間を制御するタイミング手段を含む、ディスプレイ装置も提供する。
【００２３】
このディスプレイ装置で本発明の方法を実列することができる。列駆動回路は大きさが等しく極性が反対の２つの基準駆動電圧を生成する手段を含み得る。
【発明を実施するための最良の形態】
【００２４】
添付の図面を参照しつつ、本発明のいくつかの例を詳細に説明する。
【００２５】
図１は、アクティブマトリクス液晶ディスプレイの従来の画素構成を示す。ディスプレイは行と列をなす画素のアレイとして配列される。画素の各行は共通の行導体１０を共有し、画素の各列は共通の列導体１２を共有する。各画素は列導体１２と共通の電極１８との間に順次配列される薄膜トランジスタ１４と液晶セル１６を含む。行導体１０上に供給する信号によりトランジスタ１４をオン・オフする。関連する画素行の各トランジスタ１４のゲート１４ａに行導体１０を接続する。各画素はさらに蓄積キャパシタ２０を含み、該蓄積キャパシタタ２０はその一端２２において次の行の電極に、あるいは前の行の電極に、あるいは別個のキャパシタの電極に接続される。キャパシタ２０はトランジスタ１４がオフになった後でも液晶セル１６にわたって信号が維持されるよう、駆動電圧を蓄積する。ディスプレイはねじれネマチック液晶材料を使用し、本発明は特にかかるディスプレイを使用する。
【００２６】
液晶セル１６を所望の電圧に駆動して必要なグレイレベルを得るために、行導体１０上の行アドレスパルスと同期させて適切なアナログ信号を行導体１２上に供給する。この行アドレスパルスが薄膜トランジスタ１４をオンにすることで、列導体１２は液晶セル１６を所望の電圧に充電させ、蓄積キャパシタ２０を同じ電圧に充電させることができる。行アドレスパルスが終了するとトランジスタ１４はオフにされるが、蓄積キャパシタ２０は他の行がアドレス指定されている時にもセル１６における電圧を維持する。蓄積キャパシタ２０は液晶漏れの影響を低減すると共に、液晶セル容量の電圧依存性によって生じる画素容量の百分率変化を低減する。
【００２７】
すべての行が１フレーム周期（同義的に「フィールド周期」ともいう）中に順次アドレス指定され、次のフレーム周期中にリフレッシュされるように、行は順次アドレス指定される。連続したフレームにおいて液晶材料を正及び負の電圧に交互に充電させることにより、ＬＣセルにおける平均電圧をゼロにするのは従来の方法である。そのようにすることで材料の劣化が防止され、これは反転として知られている。反転は行毎、もしくはフレーム毎に列っても良く、他の反転方式も存在する。
【００２８】
図２に示すように、ディスプレイ画素のアレイ３４に対して、行駆動回路３０が行アドレス信号を供給し、列アドレス回路３２が画素駆動信号を供給する。列アドレス回路はデジタル−アナログ変換器（ＤＡＣ）を含み、ＤＡＣはデジタル制御信号、例えば６ビットの制御信号を、ＤＡＣと協働する列導体１２の駆動に適したアナログレイベルに変換する。
【００２９】
従来のアクティブマトリクス液晶ディスプレイでは、図３で示すように、液晶素子にわたって生じる電圧波形は２つの周期を含む。１つはセットアップ、またはアドレス指定周期４０であり、この周期ではディスプレイの列電極を介して供給されるビデオデータで画素がアドレス指定され、例えば静電結合による駆動方式の場合には、画素にさらなる電圧が結合され得る。また、保持周期４２も存在し、その周期中には液晶素子にわたる電圧は略一定の値に維持される。保持周期対セットアップ周期の比は大きく、例えば１００：１か、それ以上であるため、液晶素子にわたるＲＭＳ電圧及びＭＥＡＮ電圧は、主に保持周期中の電圧により決定される。図３も、２つの連続したフィールド周期間の反転を示す。
【００３０】
本発明は、保持周期４２中の液晶素子における電圧を変更することで、液晶素子にわたって生じる電圧波形を変化させることを提案する。調整可能な電圧源を必要とすることなく、多くの方法で電圧をこのように変化させることが可能である。
【００３１】
図４を参照し、発明の第１の実施形態を説明する。図４は、２つの連続したフィールド周期を示す。
【００３２】
図４中の一番上のグラフは、１つの列導体の列駆動出力電圧波形を示す。 波形の各ステップは、特定の行に対する信号である。以下の説明から明らかになることだが、各フィールド内に各行の列電圧にはステップが２つある。したがって「奇数フィールド」と表示した電圧ステップのシーケンスは１４の電圧ステップを含んでいるが、このことは７つの行のそれぞれが２つの電圧レベルを有することを示している。実際には行の数は７よりはるかに多いが、簡潔に示すため、ディスプレイは７行の画素から成ると想定する。
【００３３】
行パルスが存在する場合には、列導体上の電圧レベルが画素にロードされる。図４中の一番下のグラフは、ディスプレイの１つの行に対する行信号を示す。グラフが示すように、１フィールド当り２度電圧レベルが画素にロードされるように、各フィールド周期ＴＦ内に２つの行パルスが存在する。
【００３４】
図４は、全ＬＣ駆動電圧をディスプレイの列に印加し、画素駆動電圧の極性を行毎に反転させる駆動方法のケースを示している。従って列電圧波形は、正にアドレス指定された画素の２つの電圧レベルが生じた後に負にアドレス指定された画素の２つの電圧レベルを生じる反復シーケンスを含む。
【００３５】
ディスプレイの各行は、各フィールド周期中に２度アドレス指定される。まず画素の行がアドレス指定されると、列は従来の方法でビデオ情報から決定された電圧レベルに設定される。示した２つのフィールド中の最初の行アドレスパルスとタイミングを合わせるのは、列電圧値Ｖ１及びＶ２である。これらの電圧値Ｖ１及びＶ２は、列駆動回路内の従来のＤ／Ａ変換回路の標準出力範囲内の任意の電圧であり得る。
【００３６】
各フィールド周期内で次に行がアドレス指定される２回目は、列は基準電圧レベルに保持される。基準電圧レベルは、図４で示すように、例えばＶＲ１及びＶＲ２の以前のビデオ駆動電圧の極性に依存する異なった値をとり得る。しかし（この例では）基準電圧レベルは２つしかなく、列導体に印加するこれらの電圧レベルを生成するのに回路を追加する必要はほとんど又は全くない。
【００３７】
基準レベルに画素電圧を設定する時間をＴＲ１及びＴＲ２、フィールド周期をＴＦ、ＫＲｎがＴＲｎ／ＴＦを示すとすると、図４で示す行及び列の波形によりアドレス指定される液晶素子におけるｒｍｓ（二乗平均平方根）電圧は以下の式で示すことができる。
【数１】
2006523857.tif 000003
【００３８】
ＶＲ１、ＶＲ２、ＴＲ１及びＴＲ２の値を調整することによって、液晶素子の受ける駆動電圧を制御してディスプレイのコントラストと輝度を調整することができる。単純化した例を考える：
Ｖ１＝−Ｖ２＝Ｖ（２つの連続したフィールドで、画素を同じ輝度に駆動する目的）
ＶＲ１＝−ＶＲ２＝ＶＲ（等しいが逆極性の基準電圧を供給する目的）及び
ｋＲ１＝ｋＲ２＝ｋ
とすると、式は次のようになる：
【数２】
2006523857.tif 000004
【００３９】
図５は、ＶＲ＝０Ｖ及び異なる値ｋに対する列駆動電圧Ｖとｒｍｓ電圧との関係を示す。図５は、画素のｒｍｓ電圧における０から０．８の異なる値ｋの効果を示している。充電されないままの０Ｖの列駆動電圧に対する駆動振幅により、ディスプレイ素子に印加する駆動信号の振幅をパラメータｋが効果的に変化させていることがわかる。０Ｖの駆動電圧に対し、ディスプレイ素子の駆動電圧はｋとは関係がない。
【００４０】
ディスプレイ素子駆動電圧がｋとは無関係の列駆動電圧の値については、ＶＲ１とＶＲ２の値により制御することができる。例えば、ＶＲ１＝５Ｖ、ＶＲ２＝−５Ｖの場合、画素駆動電圧は図６に示すように制御できる。図６は画素のｒｍｓ電圧における０から０．４の異なる値ｋの効果を示している。ディスプレイがノーマリホワイトＬＣ効果を使用する場合には、値ｋはコントラスト制御等の効果的な作用を列う。画素電圧の高い値（５Ｖｒｍｓ）では、これは液晶の暗状態に相当し、この駆動電圧はｋが変化しても変化することはない。低い駆動電圧はより明るい画素に相当するが、これはｋの値で変化させられる。
【００４１】
ＶＲ１＝２．５Ｖ、ＶＲ２＝−２．５Ｖの中間的な値を選択することで、暗画素と明画素に対しては駆動電圧を変える一方で中間グレイ画素の駆動電圧を変化させないことが可能である。このことを図７に示すが、このことは０から０．８のｋの異なる値の効果を示している。
【００４２】
ビデオ情報でアドレス指定された後のいずれかの時期に画素電圧を基準電圧レベルにリセットする技術により、ディスプレイ画素に印加される駆動電圧の制御に用いられる駆動波形のタイミングを単純に変化させることができる。
【００４３】
図８を参照して本発明の第２の実施形態を説明する。図８の上３つのグラフは、図４の上３つのグラフに対応している。さらに、一番下のグラフにリセットパルスを示す。図８の制御方式は、リセット機能を含む変更画素回路に対するものである。この変更画素を図９で示す。
【００４４】
図に示すように、蓄積キャパシタ２０を短絡するためにリセットトランジスタ２５が追加されている。この場合、キャパシタ電極は接地する。リセットトランジスタはリセットライン２４によって制御される。
【００４５】
さらに画素駆動の複合性を増すことによって、画素駆動電圧をさらに制御することができる。この場合、ｒｍｓ画素電圧と同様ＭＥＡＮ電圧も制御可能である。この例では、時間周期Ｔｖの後、画素電圧をビデオ駆動レベル（Ｖ１あるいはＶ２）から基準レベル（ＶＲ１あるいはＶＲ２）へと変化させる。さらなる時間周期ＴＲ１あるいはＴＲ２の後に、画素電圧を０ボルトにリセットする。この例では、画素電圧のリセットはさらなるＴＦＴ２５及びアドレス指定電極２４を用いることで列う。一連のリセットパルスがリセットライン２４に供給され、これらは図８の一番下のグラフに示す。リセットをフィールド周期の終了近くで列うことで、フィールド周期の終りには素子に０ボルトの短い周期が現れる。
【００４６】
代替的には、適切な電圧を列電極に印加し、従来の画素アドレス指定ＴＦＴ  Ｔ１を３度目にオンにすることでも、画素電圧をリセットすることができる。
【００４７】
ｋｖ＝Ｔｖ／ＴＦ、ｋＲ１＝ＴＲ１／ＴＦ、ｋＲ２＝ＴＲ２／ＴＦである場合、液晶素子におけるｒｍｓ電圧及びＭＥＡＮ電圧は以下の式より得られる：
【数３】
2006523857.tif 000005
【００４８】
単純化した例で考える：
Ｖ１＝−Ｖ２＝Ｖ
ＶＲ１＝−ＶＲ２＝ＶＲ
ｋＲ１＝ｋｒｍｓ＋ｋｍｅａｎ  及び  ｋＲ２＝ｋｒｍｓ−ｋｍｅａｎ
【００４９】
式は下記のように単純化する：
【数４】
2006523857.tif 000006
【００５０】
ディスプレイのリセットアドレス指定電極に印加する波形のタイミングを変更するだけで、ｋｒｍｓ及びｋｍｅａｎの値（これらは選択可能であるとともに、ｋＲ１及びｋＲ２の値を計算する）はｒｍｓ画素駆動電圧及びＭＥＡＮ画素駆動電圧とは関係のない制御を供給する。
【００５１】
図１０を参照して、静電結合駆動方式に関する本発明の第３の実施形態を示す。静電結合駆動方式では、ディスプレイ素子に印加される駆動電圧の一部は画素蓄積キャパシタを介して画素に結合される。かかる方式の１つの例では、キャパシタ電極２２における電圧はもはや一定ではなく、変動する。これにより列電極１２における電圧変動を減少させることができる。
【００５２】
静電結合による駆動方式は他にもあるが、本発明の方法で変更可能である。
【００５３】
図１０の上のグラフ及び下２つのグラフも図４のものに対応する。２番目のグラフは、画素蓄積キャパシタに適用される信号を示す。このことは２つのレベルＣＶ１とＣＶ２の間で交互に起こり、フィールド周期に対応したタイミングで切り替わる。
【００５４】
この例では、ディスプレイ素子が最初にアドレス指定された後の電圧は、列電極を介して印加された電圧Ｖ１及びＶ２と、画素蓄積キャパシタを介して画素に結合されたさらなる電圧ｋｃ（ＶＣ１−ＶＣ２）によって決定される。パラメータｋｃは画素内の静電容量の値に依存すると共に、画素電極に結合された画素蓄積キャパシタ電極における電圧の変化の割合を示す。 画素が最初にアドレス指定された後の時間（ＴＦ−ＴＲ）は基準電圧ＶＲ１又はＶＲ２により再アドレス指定される。ディスプレイ素子に生じるｒｍｓ電圧は以下の式で近似化できる：
【数５】
2006523857.tif 000007
【００５５】
単純化した例で考える：
Ｖ１＝−Ｖ２＝Ｖ
ＶＲ１＝−ＶＲ２＝ＶＲ
ＶＣ１−ＶＣ２＝ＶＣ
【００５６】
式は次のようになる：
【数６】
2006523857.tif 000008
【００５７】
正のアドレス指定周期とパラメータｋＲにおける列駆動電圧へのディスプレイ素子のｒｍｓ電圧の依存性を図１１に示す。図１１は０から０．８の異なる値の画素ｒｍｓ電圧に対する効果を示す。前の例のように、パラメータｋＲが駆動特性に与える影響を変えるために、基準電圧値ＶＲ１とＶＲ２を変更することができる。
【００５８】
図１２を参照して本発明の第４の実施形態を説明する。図１２のグラフは図１０のグラフに対応している。
【００５９】
これは、静電結合駆動方式を用いた場合の画素駆動電圧の別の制御方法を供給するものである。
【００６０】
ビデオ情報により画素をアドレス指定した後、画素にさらなる駆動電圧を結合することは、周期（ＴＦ−ＴＲ）に対して遅延される。この場合、画素は保持周期中の第２の時間に対してはアドレス指定されることはない。そのため行アドレスパルスは１フィールド周期当りパルスを１つのみ有することとなる。あるいは、静電結合による電圧は、第２の電圧（この時点ではデータ電圧に依存している）を供給し、静電結合による電圧の印加のタイミングを使用して、画素出力特性を制御する。この場合、第２の駆動電圧は標準的な所望の画素電圧であり得、この電圧の印加は遅延される。
【００６１】
この方式では、基準電圧ＶＲ１とＶＲ２は使用せず、データは列から画素へと各フィールド周期内に一度だけロードされる。よって図１２に示すように、列電圧波形の移列の数は半分であり、行アドレスパルスを広げることができる（これについては図１２には図示しない）。
【００６２】
ディスプレイ素子にわたるｒｍｓ電圧の式は以下のようになる：
【数７】
2006523857.tif 000009
【００６３】
単純化した例で考える：
Ｖ１＝−Ｖ２＝Ｖ
ＶＲ１＝−ＶＲ２＝ＶＲ及び
ＶＣ１−ＶＣ２＝ＶＣ
【００６４】
式は次のようになる：
【数８】
2006523857.tif 000010
【００６５】
この技術を使用して画素駆動電圧に対する制限付きの調整を供給することができる。図１３はこの静電結合による駆動方式に対する１から０．２までの異なるｋＲの値の画素ｒｍｓにおける影響を示す。
【００６６】
図１３からわかるように、さらなる駆動電圧が結合される前にディスプレイ素子に最初に印加される電圧が正及び負の両極性であり得ることで、ｒｍｓ画素電圧特性の傾斜は反転する。一層複雑な駆動波形を用いることによって、この問題を克服できる。
【００６７】
図１４（図１２のグラフに対応する）に示すように３レベルキャパシタ駆動波形を用いることにより、図１５に示すｒｍｓ駆動画素電圧特性を生じることができる。図１５はこの変更された静電結合駆動方式の場合の、１から０．２までの異なる値ｋＲの画素ｒｍｓ電圧における効果を示す。
【００６８】
画素がビデオ情報でアドレス指定された直後に、キャパシタ電極は第１の電圧レベルから第２の電圧レベルに移列する。これにより、画素にわたる電圧がすべての可能な列駆動電圧レベルに対して同じ極性を有することが保証される。
【００６９】
３レベルキャパシタ駆動電圧の使用に代わるものとして、異なるタイミングを有する２レベル波形で駆動される２つの部分に画素蓄積キャパシタを分割することができる。画素がアドレス指定された後、画素蓄積キャパシタの第１の部分に適用された信号を切り替えることによって、必要な静電結合電圧が画素に印加される。さらなる時間周期の後、画素蓄積キャパシタの第２の部分に適用された信号を切り替えることで、完全なる静電結合電圧が画素に印加される。
【００７０】
上記した技術がアクティブマトリクスＬＣＤ、特にねじれネマチック液晶ディスプレイに適用可能であることは最も明らかであるが、適切に変更することで他のアクティブマトリクスデバイスにも使用することができる。
【００７１】
この技術を完全列電圧駆動方式と静電結合駆動方式を有するＡＭＬＣＤに適用することについて説明してきたが、本発明の技術は例えば列電極駆動のような他の駆動方式と共に使用可能である。
【００７２】
特定の例を挙げて本発明を説明してきたが、本発明は２つの段階において各画素を駆動するために、他の多種多様な方法で実列することができる。上記例の幾つかにおいては、画素は再アドレス指定され、画素容量は異なる電圧レベルに充電もしくは放電される。他の例では、さらなる電圧を画素に結合することは、静電結合方式では遅延される。代替的には、この静電結合信号は、保持周期の終了前に、もしくは２段階以上で画素にさらなる電圧を結合することによって除去できる。トランジスタ、キャパシタ及びアドレス指定電極を追加して供給することで画素回路を変更することにより、液晶素子に生じる電圧波形をこのように変化させることができる。代替的には、単に従来の画素回路に適用される駆動波形を変化させることで、上記のような変更を列うことも好適であり得る。
【００７３】
薄膜トランジスタを使用して容易に製造できるデジタル回路を用いて、上記例で制御パラメータとして使用するタイミングの変更を列うことができる。液晶素子にわたる駆動電圧のこの制御は、画素毎に適用するのではなく、即ち、個々の画素の中間調を制御するために列うのではなく、ディスプレイ領域もしくは全ディスプレイのいずれかに適用することで、例えばディスプレイの全体的な輝度又はコントラストを調整する。
【００７４】
本発明の他の種々の変更は当業者には明らかであろう。
【図面の簡単な説明】
【００７５】
【図１】公知の液晶画素回路を示す図。
【図２】液晶ディスプレイの一般的な構成要素を示す図。
【図３】液晶ディスプレイ素子に印加される従来の電圧波形を示す図。
【図４】本発明の第１の制御方法のタイミング図。
【図５】図４の方法を用いる第１の制御方法を示す図。
【図６】図４の方法を用いる第２の制御方法を示す図。
【図７】図４の方法を用いる第３の制御方法を示す図。
【図８】本発明の第２駆動方法のタイミング図。
【図９】図８の方法を使用するために変更された画素回路を示す図。
【図１０】本発明の第３の駆動回路のタイミング図。
【図１１】図１０の方法を用いた制御方式を示す図。
【図１２】本発明の第４の制御方法のタイミング図。
【図１３】図１２の方法を使用する制御方式を示す図。
【図１４】本発明の第５の制御方法のタイミング図。
【図１５】図１４の方法を使用する制御方法を示す図。
【図１】
2006523857.tif 000011
【図２】
2006523857.tif 000012
【図３】
2006523857.tif 000013
【図４】
2006523857.tif 000014
【図５】
2006523857.tif 000015
【図６】
2006523857.tif 000016
【図７】
2006523857.tif 000017
【図８】
2006523857.tif 000018
【図９】
2006523857.tif 000019
【図１０】
2006523857.tif 000020
【図１１】
2006523857.tif 000021
【図１２】
2006523857.tif 000022
【図１３】
2006523857.tif 000023
【図１４】
2006523857.tif 000024
【図１５】
2006523857.tif 000025
【国際調査報告】
2006523857.tif 000026
2006523857.tif 000027