(57)【要約】力率補正ブースト変換器回路において、ac入力に接続可能で、dcバスに供給される整流されたdc出力を有する整流器と、dcバスの1区間中に接続された第1及び第2端子を有し、第1端子は整流器の出力に接続されたインダクタと、スイッチを制御する制御回路を備え、制御回路を包含するハウジングを備え、電源端子、接地端子、変換器回路の出力に接続された第1制御入力端子およびdcバス中の電流を感知するセンサに接続された第2制御入力端子を有し、スイッチに接続された出力端子を有する集積回路と、インダクタの第2端子に接続された第1端子を有し、第2端子を有するブースト整流器ダイオードと、ダイオードの第2端子に接続された貯蔵キャパシタとを備え、制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備え、積分器は、第1制御入力端子に供給される信号を入力として受信し、インダクタを流れる電流を所定レベルより下の値に制限するための突入電流制限回路を備える。また、ファンモータ速度制御器およびハウスキーピング電源制御器も開示される。
2006513682.tif 000002
【特許請求の範囲】
【請求項１】
力率補正ブースト変換器回路において、
ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、
前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、
前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、
前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記インダクタを流れる電流を所定のレベルより下の値に制限するための突入電流制限回路をさらに備えている
ことを特徴とする変換器回路。
【請求項２】
前記集積回路は、前記スイッチと、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバとを備えていて、かつ前記集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項1に記載の変換器回路。
【請求項３】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項1に記載の変換器回路。
【請求項４】
前記変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項1に記載の変換器回路。
【請求項５】
さらに、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2制御入力端子に接続されていて、前記感知抵抗は、前記突入電流を表す信号を供給することを特徴とする請求項1に記載の変換器回路。
【請求項６】
前記突入電流制限回路は、前記インダクタと直列の抵抗と、前記突入電流が所定のレベルを下回っているとき前記抵抗をバイパスするための被制御バイパス回路とを備えていることを特徴とする請求項1に記載の変換器回路。
【請求項７】
力率補正ブースト変換器回路において、
ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、
前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、
前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、
前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記第2制御入力端子で感知された電流の関数としてファンモータの速度を規制するファンモータ速度制御回路をさらに備えている
ことを特徴とする変換器回路。
【請求項８】
前記ファンモータ速度制御回路は、前記集積回路からパルス幅変調された駆動信号を受信する制御装置を備えていることを特徴とする請求項7に記載の変換器回路。
【請求項９】
前記集積回路は、前記スイッチと、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバとを備えていて、かつ前記集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項7に記載の変換器回路。
【請求項１０】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項7に記載の変換器回路。
【請求項１１】
前記変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項7に記載の変換器回路。
【請求項１２】
さらに、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2制御入力端子に接続されていることを特徴とする請求項7に記載の変換器回路。
【請求項１３】
力率補正ブースト変換器回路において、
ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、
前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、
前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、
前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記電源端子上の電圧レベルを有するフィードバック電圧によって制御されるハウスキーピング電源制御器をさらに備えている
ことを特徴とする変換器回路。
【請求項１４】
前記集積回路は、前記スイッチと、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバとを備えていて、かつ前記集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項13に記載の変換器回路。
【請求項１５】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項13に記載の変換器回路。
【請求項１６】
前記変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項13に記載の変換器回路。
【請求項１７】
さらに、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2制御入力端子に接続されていることを特徴とする請求項13に記載の変換器回路。
【請求項１８】
前記ハウスキーピング電源制御器は、前記集積回路からのPWM信号によって制御される被制御装置を備えていて、前記変換器回路の出力電圧から導き出されるハウスキーピング電源電圧を生成することを特徴とする請求項13に記載の変換器回路。
【請求項１９】
力率補正ブースト変換器回路のための集積回路において、前記ブースト変換器回路は、  ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記集積回路は、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続するための第1制御入力端子および前記dcバス中の電流を感知するセンサに接続するための第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有していて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記インダクタを流れる電流を所定のレベルより下の値に制限するための突入電流制限回路をさらに備えている
ことを特徴とする集積回路。
【請求項２０】
前記スイッチは集積回路中に集積されていて、さらに、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバを備えていて、集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項19に記載の集積回路。
【請求項２１】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項19に記載の集積回路。
【請求項２２】
前記ブースト変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項19に記載の集積回路。
【請求項２３】
前記ブースト変換器回路は、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2入力端子に接続されていて、前記感知抵抗は、前記突入電流を表す信号を供給することを特徴とする請求項19に記載の集積回路。
【請求項２４】
前記突入電流制限回路は、前記インダクタと直列の抵抗と、前記突入電流が所定のレベルを下回っているとき前記抵抗をバイパスするための被制御バイパス回路とを備えていることを特徴とする請求項19に記載の集積回路。
【請求項２５】
力率補正ブースト変換器回路のための集積回路において、前記ブースト変換器回路は、ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記集積回路は、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続するための第1制御入力端子および前記dcバス中の電流を感知するセンサに接続するための第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有していて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記第2制御入力端子で感知された電流の関数としてファンモータの速度を規制するファンモータ速度制御回路をさらに備えている
ことを特徴とする集積回路。
【請求項２６】
前記ファンモータ速度制御回路は、前記集積回路からパルス幅変調された駆動信号を受信する制御装置を備えていることを特徴とする請求項25に記載の集積回路。
【請求項２７】
前記スイッチは集積回路中に集積されていて、さらに、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバを備えていて、集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項25に記載の集積回路。
【請求項２８】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項25に記載の集積回路。
【請求項２９】
前記ブースト変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項25に記載の集積回路。
【請求項３０】
前記ブースト変換器回路は、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2制御入力端子に接続されていることを特徴とする請求項25に記載の集積回路。
【請求項３１】
力率補正ブースト変換器回路のための集積回路において、前記ブースト変換器回路は、ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、
前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記集積回路は、
スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続するための第1制御入力端子および前記dcバス中の電流を感知するセンサに接続するための第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有していて、
前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、
前記電源端子上の電圧レベルを有するフィードバック電圧によって制御されるハウスキーピング電源制御器をさらに備えている
ことを特徴とする集積回路。
【請求項３２】
前記スイッチは集積回路中に集積されていて、さらに、前記制御回路からの出力を受信する前記スイッチを駆動するためのゲートドライバを備えていて、集積回路の出力端子は、前記スイッチのメイン端子であることを特徴とする請求項31に記載の集積回路。
【請求項３３】
前記集積回路の出力端子は、前記スイッチの制御端子に接続されていることを特徴とする請求項31に記載の集積回路。
【請求項３４】
前記ブースト変換器回路は、連続伝導モードにおいて動作することを特徴とする請求項31に記載の集積回路。
【請求項３５】
前記ブースト変換器回路は、前記dcバスの1区間中に感知抵抗を備えていて、この感知抵抗の1つの端子は、前記第2制御入力端子に接続されていることを特徴とする請求項31に記載の集積回路。
【請求項３６】
前記ハウスキーピング電源制御器は、前記集積回路からのPWM信号によって制御される被制御装置を備えていて、前記変換器回路の出力電圧から導き出されるハウスキーピング電源電圧を生成することを特徴とする請求項31に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、以下の全ての開示が参照によって本明細書に組み込まれている、フランク・アタリ(Frank Athari)による米国仮出願第60/423,191号、2002年11月1日出願、名称「ONE CYCLE CONTROL CONTINUOUS CONDUCTION MODE PFC BOOST CONVERTER IC WITH INRUSH CURRENT LIMIT AND FAN SPEED CONTROL」、およびフランク・アタリによる米国仮出願第60/431,858号、2002年12月9日出願、名称「CONTINUOUS CONDUCTION MODE PFC BOOST CONVERTER IC WITH INTEGRATED INRUSH CURRENT LIMITED,FAN SPEED AND HOUSEKEEPING CONTROL」に基づき、かつそれに対する優先権を主張する。
【背景技術】
【０００２】
切替え(switching)回路を制御する1サイクル制御(OCC)技術が、現在知られている。一般的な技術は、米国特許第5,278,490号に記載されている。この技術は、米国特許第5,886,586号のPFC(力率補正)ブースト変換器に適用される。PFCブースト変換器回路に適用されるOCC技術では、変換器の出力電圧は、感知されて、基準電圧と比較され、積分器ステージに供給される。積分器ステージは、システムクロックによって設定される各制御サイクルについてリセットされる。次いで、積分器の出力は、コンパレータにおいて、変換器の感知入力電流と比較され、コンパレータの出力は、パルス幅変調器を制御するために提供され、パルス幅変調器の出力は、ブースト変換器スイッチを制御する。スイッチは、入力ac線電流が入力ac線電圧と同相であるように、負荷に供給される電流を制御する。すなわち、負荷が付与されている変換器は、ほぼ1の力率を有し、したがって、完全に抵抗性であるように見え、その結果、電源の効率は最適になり、加えて高調波は低減される。
【０００３】
OCC技術より以前には、乗算器の技術が、ブースト変換器回路のPFCについて知られていた。図1は、固定周波数連続伝導モード(CCM)ブースト変換器トポロジにおいて動作する通常の従来の技術の能動力率補正システムのシステムレベルブロック図の表示を示す。システムは、ディスクリートのゲート駆動回路3およびディスクリートの電源スイッチ5を有する、乗算器の手法に基づく連続伝導モード制御集積回路1からなる。電流モード制御に基づくこの制御方法は、乗算器回路、入力電流感知、入力電圧感知、および出力電圧感知の使用を利用する。アナログ乗算器は、電流プログラミング信号が、入力電圧の形状と、ブースト変換器の出力電圧を最終的に制御する平均振幅とを有するように、整流線電圧に電圧誤差増幅器の出力を乗算することによって、電流プログラミング信号を創出する。電流のループは、変換器の入力が抵抗性に見えるように、整流線電圧によってプログラムされる。出力電圧は、電流プログラミング信号の平均振幅を変化させることによって制御される。その結果、規制出力電圧および正弦入力電流は、入力電圧と同相であり、かつそれに比例する。
【０００４】
乗算器の手法を使用する上記の従来の技術は、ディスクリート素子(discrete component)の数が多く、高性能連続伝導モード力率補正変換器を実施するために必要な設計および開発努力が複雑であるという欠点を有する。さらに、スイッチが制御回路と共に実装される「単一パッケージ」設計を実施するのがより困難であるが、その理由は、素子が高価で、ピンが多数であるからである。乗算器の技術を使用する従来の技術のPFCブースト変換器の例が、米国特許第6,445,600号に見られる。
【０００５】
本明細書の譲受人に譲渡された米国特許出願第10/319,982号、2002年12月16日出願では、OCC技術を使用するPFCブースト変換器回路が、組み込みスイッチおよびOCC制御器を有し、かつ乗算器の技術を使用するPFCブースト変換器に固有の複雑さを低減するPFC CCMブースト変換器用の集積回路を備えるように記載されている。
【０００６】
しかし、突入電流、ファンのモータ速度、および内部回路に給電するハウスキーピング電源を制御する回路を含めて、追加の機能をこの集積回路に組み込むことが必要である。OCC制御方法が簡単であることにより、PFC制御器ICの外部においてしばしば実施されるこれらの追加の「あまり重要でない」機能を組み込むことが可能になることが認識された。これにより、シリコンの単位面積あたりの機能がより多いとすれば、従来の乗算器に基づく制御器と比較して、そのような制御器の価値は増大する。
【０００７】
OCC技術は、従来の技術のユニトロード/TI UC3854などの従来の「乗算器」に基づくCCM PFC制御器と比較して、連続伝導モード(CCM)PFC制御機能を劇的に簡単にする。パッケージピンの数は、劇的に低減されるが、その理由は、OCC技術が線電圧感知を必要とせず、また、すべてのその関連する外部素子を有する複雑な乗算器回路を必要としないからである。したがって、この制御方法が簡単であることにより、より高レベルの組み込みが可能になり、一方、上記で参照された追加のあまり重要でない機能と共に、実用的な既存の電源実装を使用することが可能である。さらに、電源切替え素子(element)も、パッケージに組み込むことが可能である。使用することができる実装方法の一例が、2001年5月31日に発表された国際公開WO01/39266に示されている。
【特許文献１】米国仮出願第60/423,191号
【特許文献２】米国仮出願第60/431,858号
【特許文献３】米国特許第5,278,490号
【特許文献４】米国特許第5,886,586号
【特許文献５】米国特許第6,445,600号
【特許文献６】米国特許出願第10/319,982号
【特許文献７】国際公開WO01/39266
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明は、連続伝導モード(CCM)において動作し、かつ突入電流制限、ファンモータ速度制御、およびハウスキーピング電源制御のための回路の選択された回路を組み込むことが好ましい能動力率補正ブースト変換器に関する。本発明は、連続伝導モードについて実施されることが好ましいが、その理由は、これは、最も複雑なPFC回路であり、通常、制御器について多くの外部素子および実装ピンを必要とするからである。ICは、上記のWO01/39266の実装方法を使用することが好ましいMOSFETまたはIGBTダイと共に実装されることが好ましい。
【０００９】
PFCの応用分野では、電源システムへの突入電流を制限することがしばしば必要であるが、その理由は、PFC回路の出力を平滑化するために、大型の電解バルクキャパシタがしばしば使用されるからである。突入電流を制限する1つの方法は、突入制限抵抗をDCバスと直列に配置する。次いで、この抵抗は、突入電流レベルを感知して、その大きさを固定安全基準レベルと比較した後、電磁リレーまたは例えばMOSFETまたはサイリスタなどの能動素子を使用してバイパスされる。
【課題を解決するための手段】
【００１０】
本発明によれば、PFC制御器は、
1.突入電流を感知し、
2.測定された突入電流を固定基準レベルと比較し、
3.突入電流レベルが許容可能レベルより降下した後、突入抵抗を分路するために、駆動電圧/電流を電磁リレーまたは能動装置に供給する集積回路を提供する。
【００１１】
この回路が実際のPFC制御器の一部として集積されるとすれば、電流感知ピンにおいてすでに利用可能である突入電流は、抵抗RSの両端の電圧として検出され、イネーブル信号が、感知電流レベルが規定安全限界より降下した後、未使用ピンを使用してリレーまたは能動スイッチに供給される。
【００１２】
PFC ICに含まれる第2のあまり重要でない機能は、ファン速度制御器である。ファンは、電源を冷却するために、しばしば使用される。しばしば、この機能は、ファン速度制御専用の外部回路で実施されなければならない。この機能は、電源の負荷状態がPFC制御器の内部ですべて入手可能であるとすれば、PFC制御器に搭載することができる。制御器は、更に発振器を搭載していて、これはファン速度制御PWM信号のために用いることができ、これにより重複する切替え回路が削除される。
【００１３】
ファン速度は、PFC負荷電流の関数として直接制御することができ、したがって複雑な制御方式は必要なくなる。
【００１４】
ファン速度制御器の実施態様は、PFC制御器によって感知される負荷電流に線形に比例して0%から100%のデューティサイクルまで変化するPWMパルスのストリームである。
【００１５】
固定速度は、特定の%負荷の下においてプログラムし、活動化させることができる。
【００１６】
PFC ICに含まれていてもよい第3のあまり重要でない機能は、ハウスキーピング電源制御器である。すべての変換器回路は、制御ICおよび補助回路機能に給電するために、ハウスキーピング電源を必要とする。ハウスキーピング電源は、通常、専用制御器から駆動される。本発明は、ハウスキーパー供給の制御器機能をPFC機能と同じ制御IC内に組み込む。その利点は、以下の通りである。
1.他の制御器を必要としない自蔵(self sufficient)フロントエンドPFC設計
2.ハウスキーピング制御器に関連する外部素子およびコストの削除
3.切替え周波数の同期により、ノイズのカップリングが無くなり、全体的な性能が向上する
4.VCCピンをハウスキーピング制御セクションのフィードバックピンとして使用することにより、重複するフィードバックピンが削除される。
【００１７】
この機能をPFC制御器に搭載することは、制御器が発振器をすでに有していて、かつVCCピンをハウスキーピングセクションのフィードバックピンとして使用することができ、それにより余分なピンが削除されるとすれば、簡単である。
【００１８】
したがって、本発明は、連続伝導モード(CCM)において動作し、かつ突入電流制限制御器、ファン速度制御器、ハウスキーピング電源制御器のうちの少なくとも1つを搭載することが好ましい能動力率補正ブースト変換器ICに関する。
【００１９】
突入電流制限制御回路は、突入電流を測定するために、既存の感知抵抗を利用する。この回路は、この情報を使用して、バイパス要素およびシーケンス始動動作をトリガする。
【００２０】
ファン速度制御器は、電流感知抵抗を含む既存の電流感知回路を使用して感知される負荷電流の関数として、ファン速度を線形に規制する。ファン速度は、与えられた所定の%負荷について、事前に確定されたデューティサイクルステップ(速度)を使用して制御することもできる。負荷情報は、PFC制御器内において利用可能であるので、この機能は、大きく簡略化される。
【００２１】
ハウスキーピング制御器は、具体的にはハウスキーピング電源機能の独立PWM制御回路を提供するために、内部発振器を再び使用する。PFC制御器上の既存のVCCピンは、ハウスキーピング電源出力のフィードバックピンとしても使用される。これにより、ハウスキーピング電源の規制がPFC ICのレーティング(rating)内にあることが保証される。
【００２２】
本発明によれば、力率補正ブースト変換器回路が提供され、これは、ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間(leg)中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、前記インダクタを流れる電流を所定のレベルより下の値に制限するための突入電流制限回路をさらに備えている。
【００２３】
他の態様によれば、本発明は、力率補正ブースト変換器回路において、ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、前記第2制御入力端子で感知された電流の関数としてファンモータの速度を規制するファンモータ速度制御回路をさらに備えている。
【００２４】
他の態様によれば、本発明は、力率補正ブースト変換器回路において、ac入力に接続可能で、かつdcバスの全体にわたって供給される整流されたdc出力を有する整流器と、前記dcバスの1区間中に接続された第1および第2端子を有していて、第1端子は前記整流器の出力に接続されているインダクタと、スイッチを制御する制御回路を備えていて、この制御回路を包含しているハウジングを備えていて、電源端子、接地端子、この変換器回路の出力に接続された第1制御入力端子および前記dcバス中の電流を感知するセンサに接続された第2制御入力端子を有していて、かつ前記スイッチに接続された出力端子をさらに有している集積回路と、前記インダクタの第2端子に接続された第1端子を有していて、かつ第2端子を有しているブースト整流器ダイオードと、前記ダイオードの第2端子に接続された貯蔵キャパシタとを備えていて、前記制御回路は、クロック信号の各サイクルに対するクロック信号によってリセットされる積分器を有する1サイクル制御回路を備えていて、前記積分器は、前記第1制御入力端子に供給される信号を入力として受信し、前記電源端子上の電圧レベルを有するフィードバック電圧によって制御されるハウスキーピング電源制御器をさらに備えている。
【００２５】
本発明は、また、PFCブースト変換器の集積回路制御器に関する。
【００２６】
本発明の他の特徴および利点は、添付の図面を参照する本発明の以下の記述から明らかになるであろう。
【発明を実施するための最良の形態】
【００２７】
図2は、固定周波数連続伝導モードブースト変換器トポロジにおいて動作するOCC能動力率補正技術に基づくシステムレベルのブロック図表示を示す。CCMでは、インダクタLの電流は、ゼロになることは決して可能にはならない。図2の回路では、電源スイッチ10およびOCCベースPFC制御回路20は、搭載された電源スイッチドライバ30と共に、装置からヒートシンクに適切な熱を放散させることができる単一パッケージ40に組み込まれる。この技術を使用して、様々なパワー(power)パッケージを使用することができるが、その理由は、完全なCCM PFCブースト変換器を実施するために必要なピンの数が、OCC技術を使用することにより低減されるからである。
【００２８】
制御回路20は、図1の従来の技術の回路において言及された乗算器および入力電圧感知が必要とされないOCC方法に基づく。これにより、IC40のパッケージピンおよび外部素子を低減することが可能になる。OCCの概念は、統合(integration)リセット制御を組み込む簡単な線形回路で実現され、この場合、スイッチ10のデューティサイクルは、各サイクルの切替え変数の平均値が制御基準に等しい、またはそれに比例するように、実時間で制御される。具体的には、変換器の出力電圧は、誤差増幅器によって制御基準と比較される。この誤差信号は、積分される。誤差の大きさは、積分器出力の傾きを制御し、次いで、これは、スイッチのデューティサイクルを制御するために、感知入力電流と比較される。この制御方法は、変換器の入力が抵抗性に見えることを強制し、したがって、正弦入力電流が入力電圧と同相であり、かつそれに比例することを強制し、規制DC出力電圧を供給する。制御器を電源スイッチと共に1つのパッケージに組み込むことにより、従来のディスクリートの乗算器に基づくCCM PFC制御器と比較して、連続伝導モードPFC回路を設計する複雑なタスクが簡略化される。
【００２９】
再び、図2を参照すると、整流器ブロックRは、整流されたdc電圧をdcバスに供給する。入力キャパシタCinが、高周波数内容をろ過する。スイッチ10がオンのとき、電磁エネルギーが、インダクタLに貯蔵される。スイッチ10がターンオフされるとき、インダクタLの貯蔵エネルギーは、高周波数整流器ダイオードDを介して貯蔵キャパシタCoutに移送され、電源を負荷に供給する。スイッチ10が再びオンのとき、ダイオードDは、反転偏向され、貯蔵キャパシタCoutは、電源を負荷に供給する。スイッチ10のデューティサイクルは、ac入力電流がac線電圧と同相であるように、OCC回路20によって制御される。したがって、変換器および負荷は、ほぼ1の力率を有し、完全に抵抗性であるように見え、その結果、電源の効率は最大となる。感知抵抗RSが、入力電流を感知するために提供される。
【００３０】
図3は、PFC CCMブースト変換器に適用される集積回路40の一実施態様の詳細を示し、図4は、IC40のブロック図を示す。IC40は、DCバスから電力を受け取る電源PSによって電源を供給されることが好ましい。内部について、IC40では、内部電源(VCC 5V)を供給するために、抵抗RXおよびツェナーダイオードDZIを備える電圧規制装置回路を使用することができる。図4Aを参照されたい。誤差増幅器の基準電圧Vrefも、図4Aに示されるように、抵抗RYおよびツェナーダイオードDZ2を含む同様の回路によって供給することができる。
【００３１】
やはり図4を参照すると、出力電圧は、抵抗分割器R1、R2によって感知されて、IC40の入力VFBに供給され、これは、誤差増幅器50への1つの入力である。誤差増幅器50の他の入力は、基準電圧Vrefである。誤差増幅器50は、誤差信号Veを生成する。増幅された誤差信号Veは、積分器ステージ70の入力に供給される。積分器の出力は、コンパレータ75の1つの入力に供給され、電流感知増幅器79によって供給される電流バッファ78の出力によって提供される感知入力電流と比較される。入力電流は、抵抗Rsによって電圧に変換されて、入力ISNSに供給される。ピーク電流リミタ81が、感知された電流を制限するように動作する。コンパレータ75の出力に提供される。コンパレータ75の出力は、クロックSRフリップフロップ80などのドライバステージに供給され、その出力は、スイッチ10の伝導時間を制御するために供給される。システムクロック85が、システムの周波数を制御する。したがって、フリップフロップ80の出力は、パルス幅がスイッチ10のオンタイムを決定するパルス幅変調信号である。積分器70の出力は、所望の基準Vrefからの出力電圧の逸脱の平均値に応答し、積分器の出力が感知入力電流を超えるとき、フリップフロップ80をリセットするために、コンパレータ75によって入力電流波形(Rsの両端の電圧降下によって決定される)と比較される。これは、スイッチ10のオンタイムを変調し、入力電流が入力電圧と同相であるように強制し、また、誤差信号Veを最小限に抑えるように出力電圧を規制する。クロックは、システムの周波数を設定し、各クロック期間において、積分器がリセットされることを保証する。積分器のリセットは、フリップフロップ80の出力がリセットされるとき、リセット制御器72を介して達成される。
【００３２】
図5は、固定周波数連続伝導モードブースト変換器トポロジにおいて動作する「1サイクル制御」能動力率補正システムに基づく本発明のシステムレベルのブロック図の表示を示す。図5は、突入電流制限およびファンモータ速度制御というあまり重要でない機能が実現されることを示している。
【００３３】
制御IC40Aは、上述された「1サイクル制御」方法に基づく。
【００３４】
PFCの応用分野では、電源システムへの突入電流を制限することがしばしば必要であるが、その理由は、PFC回路の出力を平滑化するために、大規模な電解バルクキャパシタがしばしば使用されるからである。本発明によれば、突入制限抵抗R10が、DCバスと直列に配置される。次いで、抵抗R10は、突入電流レベルを感知して、その大きさを固定安全基準レベルと比較し、それが安全レベルより低いと判定した後、電磁リレーU1またはMOSFETまたはサイリスタなどの能動装置を使用してバイパスされる。
【００３５】
1サイクル制御PFC制御器は、
1.突入電流を感知し、
2.測定された突入電流を固定基準レベルと比較し、
3.突入電流レベルが許容可能レベルより降下した後、突入抵抗R10を分路するために、駆動電圧/電流をリレーまたは能動装置に供給する集積回路を提供する。
【００３６】
この回路がPFC制御器の一部として組み込まれれば、電流感知ピンにおいてすでに利用可能である突入電流は、抵抗RSの両端の電圧として検出され、イネーブル信号が、抵抗R10を分路するために、感知電流レベルが規定安全限界より降下した後、未使用ピンを使用してリレーU1または能動スイッチに供給される。
【００３７】
図5を参照すると、1サイクル制御集積回路は、ファン速度制御および突入電流制御を含むために、40Aにおいて示されるように修正されている。以前に記述されたように、PFCの応用分野では、電源システムへの突入電流を制限することがしばしば必要であるが、その理由は、キャパシタC1など、大規模な電解バルクキャパシタが、PFC回路の出力を平滑化するためにしばしば使用されるからである。抵抗R10が、DCバスにおいて直列に配置される。次いで、R10は、突入電流レベルを感知して、その大きさを固定安全基準レベルと比較した後、リレーU1あるいはMOSFETまたはサイリスタなどの能動装置を使用してバイパスされる。本発明によれば、PFC制御器は、抵抗RSを介して突入電流を感知して、測定突入電流を固定基準レベルと比較する集積回路を提供する。OCC制御IC40Aは、トランジスタQ1を制御する。感知された突入電流が所定のレベルより大きい場合、インダクタL1と直列に配置される抵抗R10は、突入電流を制限する。トランジスタQ1は、オフのままである。リレーU1の接点は、抵抗を横断して配置される。突入電流が所定の安全レベルより大きい場合、トランジスタQ1がオフであるので、リレーU1のコイルは、給電されない。したがって、DCバスにおいて直列に配置される抵抗R10は、突入電流を制限する。突入電流が所定のレベルより降下した後、トランジスタQ1は、IC40Aによってターンオンされ、リレーU1のコイルに給電し、抵抗R10を分路する。
【００３８】
上記に基づいて当業者には明らかであるように、トランジスタQ1は、代替として、突入電流が所定のレベルより大きいとき、ターンオンされ、また、リレー接点が再架線されて、その結果、抵抗R10がインダクタL1と直列に維持され、それにより突入電流を制限するように、制御することができる。突入電流が所定のレベルより降下した後、トランジスタQ1は、ターンオフすることができ、それにより、突入電流がもはや制限されないように、リレーのコイルへの給電を停止し、抵抗R10をバイパスする。
【００３９】
PFC IC 40Aに含まれる第2のあまり重要でない機能は、ファン速度制御器である。しばしば、この機能は、ファン速度制御専用の外部回路で実施される。本発明によれば、この機能は、電源の負荷状態がPFC制御器の内部ですべて入手可能であるとすれば、PFC制御器に搭載される。制御器は、更に発振器85(図4参照)を搭載していて、これはファン速度制御PWM信号のために用いることができ、これにより重複する切替え回路が削除される。
【００４０】
ファン速度は、抵抗RSの両端で感知されたPFC負荷電流の関数として直接制御することができ、したがって複雑な制御方式は必要なくなる。
【００４１】
ファン速度制御のためのIC40Aからの出力は、PFC制御器によって感知されるRSの両端の負荷電流に線形に比例して、0%から100%のデューティサイクルまで変化するPWMパルスのストリームである。これらのPWMパルスは、モータの速度を制御するために、トランジスタQ2のベースに加えられる。
【００４２】
固定速度は、特定の%負荷の下でプログラムして、活動化させることもできる。
【００４３】
突入電流制限回路は、突入電流を測定するために、PFC電流を感知する抵抗RSを介して電流を感知する既存の回路を使用する。突入電流制限回路は、この情報を使用して、バイパス要素U1または他の能動装置およびシーケンス始動動作をトリガする。
【００４４】
ファン速度制御器は、抵抗RSを使用する既存の電流感知回路を使用して感知された負荷電流の関数として、ファン速度を線形に規制する。ファン速度は、与えられた所定の%負荷について、事前に確定されたデューティサイクルステップ(速度)を使用して制御することもできる。
【００４５】
PFC ICに含まれる第3のあまり重要でない機能は、ハウスキーピング電源制御器である。すべての変換器回路は、制御ICおよび補助回路機能に給電するために、ハウスキーピング電源を必要とする。ハウスキーピング電源は、通常、専用制御器から駆動される。本発明は、ハウスキーパーの制御器機能をPFC機能と同じ制御IC内に組み込む。その利点は、以下の通りである。
1.他の制御器を必要としない自蔵フロントエンドPFC設計
2.ハウスキーピング制御器に関連する外部素子およびコストの削除
3.切替え周波数の同期により、ノイズのカップリングが無くなり、全体的な性能が向上する
4.VCCピンをハウスキーピング制御セクションのフィードバックピンとして使用することにより、重複するフィードバックピンが削除される。
【００４６】
この機能をPFC制御器に搭載することは、制御器が発振器をすでに有していて、かつVCCピンをハウスキーピングセクションのフィードバックピンとして使用することができ、それにより余分なピンが削除されるとすれば、簡単である。
【００４７】
ハウスキーピング制御器は、具体的にはハウスキーピング電源機能の独立PWM制御回路を創出するために、内部発振器85(図4参照)を使用する。PFC制御器上の既存のVCCピンは、ハウスキーピング電源出力のフィードバックピンとしても使用される。これにより、ハウスキーピング電源規制がPFC ICのレーティング内にあることが保証される。
【００４８】
図6は、図5に示される突入電流制御およびファン速度制御を使用し、かつハウスキーパー電源制御をも含む集積回路40Bを使用する回路図を示す。さらに、図6の回路は、以下で記述されるいくつかの追加の機能を使用する。
【００４９】
突入電流の制限は、図5に示されるのと同じ方式で達成される。トランジスタQ1、リレーU1、および抵抗R10は、抵抗RSを介して感知される感知突入電流に基づいて突入電流を制限するために使用される。
【００５０】
ファンモータ速度制御は、抵抗RSを介して感知される感知PFC電流に再び基づいて、図5を参照して記述されたのと同じ方式でトランジスタQ2によって達成される。
【００５１】
図6の回路は、ハウスキーパー電源制御HKをも含む。ハウスキーパー電源制御器HKは、集積回路40Bからの出力HK PWMによって制御される。パルス幅変調信号が、FET Q3を備えるトランジスタのゲートに供給される。トランジスタQ3のゲートは、パルス幅変調され、変圧器TX1の1次側を駆動する。変圧器TX1の1次側は、出力電圧VBUSに結合される。変圧器TX1の2次出力は、ダイオードD6によって整流され、キャパシタC5によってろ過される。次いで、ダイオードD6からの出力は、電源をチップ40Bに供給するために、VCCに加えられる。VCCは、IC出力HK PWMに関してPWM信号のデューティサイクルを制御するために、フィードバックピンとして機能する。
【００５２】
図5および図6の両方に示されるように、集積回路40Aおよび40Bは、電源スイッチQSを集積回路の一部として含まないように示されている。さらに、図6に示される回路では、ドライバQHおよびQLも、集積回路の外部に配置される。トランジスタQH、QL、およびQSは、集積回路40A、40Bに組み込むこともできる。
【００５３】
図6は、負荷がイネーブルになり、電力を受け取る準備が整っていることを制御器に通知する負荷イネーブル信号によって制御される通常の負荷イネーブル光学カプラOCをも示す。
【００５４】
本発明の利点は、(a)素子の数がより少ない、(b)部品数がより少ないことにより、信頼性がより高い、(c)PCB実施がより簡単である、(d)制御の必須素子および電源切替え素子を密に実装することにより、レイアウトの課題が最小限に抑えられる、および(e)より複雑な乗算器に基づくPFC制御器とは対照的に、より簡単なOCCに基づくことで設計および開発努力が簡単になる、ことである。
【００５５】
さらに、IC40は、不足電圧/低電圧(UVLO)検出回路101、ソフトスタート回路102、必要なバイアスおよび基準電圧生成装置103、熱保護104、自動リスタート105を有する回路保護論理(過剰電流保護としての機能などのため)など、図4に示される他の標準的な機能を含む。駆動制御30、レベルシフト回路35、およびピーク電流制限ゲート駆動回路37も提供される。
【００５６】
本発明は、その特定の実施形態に関して記述されたが、多くの他の変更および修正ならびに他の使用法が、当業者には明らかであろう。したがって、本発明は、本明細書の特定の開示によって限定されるのではなく、添付の請求項によってのみ限定されるべきである。
【図面の簡単な説明】
【００５７】
【図１】従来の技術の乗算器に基づくCCM PFCブースト変換器回路のブロック図である。
【図２】上記で特定された米国出願第10/319,982に記載されているように、スイッチおよび制御器が単一モジュールに収容されるOCC技術を使用するCCM PFCブースト変換器回路のブロック図である。
【図３】図2の集積回路の1つの応用例を示す図である。
【図４】図2の集積回路のブロック図である。
【図４Ａ】電力および基準電圧が図2の集積回路のために生成される方式を示す図である。
【図５】突入電流制限およびファン速度制御の両方を組み込む本発明の一実施形態を示す図である。
【図６】突入電流制限、ファン速度制御、およびハウスキーピング電源制御を組み込む本発明の第2実施形態を示す図である。
【符号の説明】
【００５８】
10  電源スイッチ
20  OCCベースPFC制御回路
30  電源スイッチドライバ
35  レベルシフト回路
37  ピーク電流制限ゲート駆動回路
40  単一パッケージ
40A  OCC制御集積回路
40B  集積回路
50  誤差増幅器
70  積分器
72  リセット制御器
75  コンパレータ
78  電流バッファ
79  電流感知増幅器
80  フリップフロップ
81  ピーク電流リミッタ
85  発振器
101  不足電圧/低電圧(UVLO)検出回路
102  ソフトスタート回路
103  バイアスおよび基準電圧生成装置
104  熱保護
105  自動リスタートを有する回路保護論理
C5  キャパシタ
D6  ダイオード
L1  インダクタ
Q1  トランジスタ
Q2  トランジスタ
Q3  トランジスタ
QH、QL、QS  トランジスタ
R10  抵抗
RS  抵抗
TX1  変圧器
U1  リレー
【図１】
2006513682.tif 000003
【図２】
2006513682.tif 000004
【図３】
2006513682.tif 000005
【図４】
2006513682.tif 000006
2006513682.tif 000007
【図５】
2006513682.tif 000008
【図６】
2006513682.tif 000009