(57)【要約】本発明は、列ｍ及び行ｎで構成される画素（８）を備えるディスプレイデバイス（２）であって、行ｎの画素は、制御線（６）を介して供給される行電圧（ＶＲＯＷ）によって選択されることが可能であり、表示されるべき選択画素の画像データに対応する列電圧（ＶＣＯＬ）はデータ線（７）を介して供給され得るディスプレイデバイスに関する。更に本発明はこのようなディスプレイデバイスを制御する方法に関する。長いバッテリ寿命と低い製造費用との組み合わせで、最適化された画質が実現されるディスプレイデバイスを得るために、一つの行又は列で構成される相互に隣接する画素グループであって、一つの行又は列の隣接する画素を有する画素グループを、隣接する制御線（６ｎ，６ｎ＋１）又はデータ線（７ｍ，７ｍ＋１）に交互に接続することが提案されている。これにより、このようなディスプレイデバイスを従来の制御方法によって制御することが可能になる。この場合、通常このために必要とされる犠牲及び例えば制御のために高い電圧しか使用され得ないという制限なしで、行反転を伴う制御方法によって画素反転がもたらされ得るので、エネルギコストだけでなく製造コストも低減される。
2006505819.tif 000002
【特許請求の範囲】
【請求項１】
列及び行で構成される画素を備えるディスプレイデバイスであって、前記行の前記画素は制御線を介して供給される行電圧によって選択されることが可能であり、表示されるべき前記選択画素の画像データに対応する列電圧はデータ線を介して供給されることが可能であり、行又は列の隣接する画素から構成される、行又は列で構成される相互に隣接する画素グループが、利用可能なように交互に、隣接する制御線又はデータ線に接続されるディスプレイデバイス。
【請求項２】
画素グループが一つの画素を有する請求項１に記載のディスプレイデバイス。
【請求項３】
一つの行の相互に隣接する画素が、前記隣接する制御線に交互に接続される請求項１に記載のディスプレイデバイス。
【請求項４】
遅延ユニットが全ての第二のデータ線に接続され、前記ユニットは、前記列電圧値を記憶するためにもたらされる一方、クロック信号が前記遅延ユニットに供給され得る請求項３に記載のディスプレイデバイス。
【請求項５】
列の相互に隣接する画素が、前記隣接するデータ線に交互に接続される請求項１に記載のディスプレイデバイス。
【請求項６】
遅延ユニットが全ての第二の制御線に構成され、前記ユニットは、前記行電圧値を記憶するためにもたらされる一方、クロック信号が前記遅延ユニットに供給され得る請求項５に記載のディスプレイデバイス。
【請求項７】
画素が、前記制御線に接続される制御端子及び前記データ線に接続されるデータ端子を備えるスイッチング素子を有する請求項１に記載のディスプレイデバイス。
【請求項８】
前記ディスプレイデバイスの縁に位置される前記行及び列がカバーされる請求項１に記載のディスプレイデバイス。
【請求項９】
前記列のための前記列電圧は、前記クロック信号の際、前記遅延ユニットを備えない前記選択行の前記画素に供給され、前記遅延ユニットに記憶される前記列電圧値は、前記選択行の前記画素に供給され、前記遅延ユニットを備える前記列のために前記データ線にもたらされる前記列電圧は、前記クロック信号の際、前記遅延ユニットに読み出されると共に次のクロック信号まで当該遅延ユニットに記憶される請求項４に記載のディスプレイデバイスを制御する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列（ｃｏｌｕｍｎ）ｍ及び行（ｒｏｗ）ｎで構成される画素を備えるディスプレイデバイスであって、行ｎの画素は、制御線（ライン）を介して供給される行電圧によって選択されることが可能であり、表示されるべき選択画素の画像データに対応する列電圧はデータ線を介して供給され得るディスプレイデバイスに関する。更に本発明はこのようなディスプレイデバイスを制御する方法に関する。  
【背景技術】
【０００２】
ディスプレイデバイスは、情報及び通信技術のための重要なコンポーネントである。人間とディジタル環境（ｄｉｇｉｔａｌ  ｗｏｒｌｄ）との間のインタフェースとして、ディスプレイデバイス、又は略してディスプレイは、最新情報システムの受け入れのために非常に重要となっている。基本的に２種類のディスプレイが区別される。一方は受動（パッシブ）マトリックスディスプレイ（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ  ｄｉｓｐｌａｙ）であり、他方は能動（アクティブ）マトリックスディスプレイ（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｄｉｓｐｌａｙ）である。本発明は特に、なかんずくラップトップ、モバイル電話、ディジタルカメラ、及び自動車分野において使用される能動マトリックスディスプレイに関する。
【０００３】
高速画素変化、例えばマウスカーソルの表示、又は動画（ｍｏｖｉｎｇ  ｉｍａｇｅ）の表示は、能動マトリックスディスプレイで実現され得る。画素は当該能動マトリックスＬＣＤ技術で能動的に制御される。最も広範に使用されている実施例は、薄膜トランジスタ（ＴＦＴ（ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ））で動作する。ディスプレイは通常、行及び列で配列（構成）される画素から構成される。各々の画素は、次の行掃引（スイープ（ｓｗｅｅｐ））まで電圧を保持するための少なくとも一つのコンデンサ及び少なくとも一つのスイッチング素子を有する。スイッチング素子は大抵ＴＦＴトランジスタとして構成される。各々の画素に直接組み込まれる、例えばシリコン（ｓｉｌｉｃｏｎ）から構成されるトランジスタによって画像信号はそれから画素において可視（ｖｉｓｉｂｌｅ）になる。ディスプレイデバイスの行は所与の行電圧でシーケンシャルに（順次）制御される。行電圧は各行においてＴＦＴトランジスタのゲートを活性化させる。それによって前記行が選択される。ディスプレイデバイスの列はデータ線に接続される。ディスプレイデバイスの各データ線に印加される列電圧（Ｖｃｏｌ）はそれから、印加された列電圧に依存して、活性化された線の画素をスイッチオンする。当該列電圧はＴＦＴトランジスタを通って、画素にもたらされている貯蔵（保存）コンデンサ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）に伝達され、これにより当該電圧又は電荷が、次の行掃引まで保持されるか、又は保存される。列電圧はこの場合異なる値となり、生成されるべき列電圧の値は、表示されるべきグレイレベル（中間調（ｇｒｅｙ  ｌｅｖｅｌ））に依存する。各データ線に印加される異なる列電圧により、画素における液晶（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）は異なる度に回転され得るので、多かれ少なかれ背面から放射される光（バックライト（ｂａｃｋｌｉｇｈｔ）、又は前面（フロント）及び反射された背面（バック）から放射される周囲光（アンビエントライト（ａｍｂｉｅｎｔ  ｌｉｇｈｔ））は、視聴者に対して異なるグレイレベルで自身を明らかにする回転（ローテーション（ｒｏｔａｔｉｏｎ））に依存して視聴者（ビューワ（ｖｉｅｗｅｒ））に到達し得る。半透過型ディスプレイ（ｔｒａｎｓｆｌｅｃｔｉｖｅ  ｄｉｓｐｌａｙ）は前面からの光を反射し得ると共に背面からディスプレイを通る光を透過（ｔｒａｎｓｍｉｔ）し得る。色フィルタ（ｃｏｌｏｒ  ｆｉｌｔｅｒ）は色の表示のために使用される。いくつかのＴＦＴトランジスタが、いくつかの異なる色を備えるディスプレイのために一つの画素に組み込まれ、複数の色フィルタがディスプレイの前に配置される。画素のＴＦＴトランジスタはそれから、表示されるべき一つの色又は複数の色に依存して、一緒に又は個別にスイッチオンされる。
【０００４】
液晶ディスプレイ（ＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ））モジュールは通常、駆動回路又は制御装置が接続される外部に伝えられる行及び列接続部を備えるガラスから構成される。画像情報はディジタル画像信号若しくは画像データとして例えば記憶(保存）デバイス（ｓｔｏｒａｇｅ  ｄｅｖｉｃｅ）に記憶されるか、又は他の電子回路装置によってドライバに供給される。これらのディジタル画像信号はアナログ信号に変換され得るので、アナログ電圧によって好適な光の強さ（光度（ｌｕｍｉｎｏｕｓ  ｉｎｔｅｎｓｉｔｙ））が表示され得る。当該変換に必要とされるディジタル・アナログ変換器（コンバータ）（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）はディジタル画像信号を、２０ｍＶより下から１５Ｖより上の範囲にもたらされる電圧に変換する。これらの高い電圧は、小型（ポータブル）機器（ｐｏｒｔａｂｌｅ  ａｐｐｌｉａｎｃｅ）におけるチャージマルチプライヤ（ｃｈａｒｇｅ  ｍｕｌｔｉｐｌｉｅｒ）又はチャージポンプ（ｃｈａｒｇｅ  ｐｕｍｐ）によって生成され得るため、利用可能な電圧が可能な限り効率的に使用されるべきこと、又は低電圧で十分な制御方法が使用されることは特に重要となる。
【０００５】
小型機器においてエネルギ消費は、機器のバッテリ（電池（ｂａｔｔｅｒｙ））の動作寿命（ｏｐｅｒａｔｉｏｎａｌ  ｌｉｆｅ）、それ故に機器の使用期間がこれに依存しているため、特に重要な基準となる。
【０００６】
更にディスプレイの受け入れ（アクセプタンス）は、画像情報が表示される質に依存する。画素に印加される電圧の極性は、ディスプレイの液晶の劣化を低減するように周期的に変化させられる。
【０００７】
この目的に対していくつかの方法が知られている。一方、電圧の極性は各々の画像トラバース（移動）（ｉｍａｇｅ  ｔｒａｖｅｒｓａｌ）で反転されてもよい。これはフレーム反転（ｆｒａｍｅ  ｉｎｖｅｒｓｉｏｎ）を意味する。電圧は周期的に、すなわち各々のフレームの後に反転されるので、極性は全ての画素に対して同時に変化させられる。低い列電圧でのエネルギ節減制御がこの場合可能である。しかしながら、表示の質を損なわせる広い範囲のちらつき（フリッカ（ｆｌｉｃｋｅｒ））が発生することは不利となる。行反転が、当該ちらつきを抑制するために使用される。行電圧の極性はこの場合連続した行に対して変化させられ、それによって広い範囲のちらつきが低減される一方、依然低い列電圧での制御が可能となる。しかしながら、行反転の不利点はエネルギ消費においてもたらされる。
【０００８】
行反転の代わりは、ちらつきの低減に関して行反転の結果と同じ結果をもたらす列反転である。エネルギ消費は、行反転の場合よりも低くなるが、低い列電圧での制御は不可能であり、これにより列ドライバ回路又はソースドライバに対する回路費用がかなり増大させられる。
【０００９】
画素反転は行反転と列反転との組み合わせとなる。ちらつきはこの場合最もよく低減されるが、より高いエネルギ消費を犠牲にして低減される。更に、低い列電圧での制御もこの場合不可能となる。
【００１０】
一回のバッテリ充電での使用の期間を延ばすように、ディスプレイデバイスを制御するために低電圧を使用することは一方で特にバッテリ動作による機器に対して重要となる。他方で、高い電圧での制御は、高電圧製造プロセスを必要とし、これによって、当該回路の動作中のより高いエネルギ消費に加えて製造費用が発生する。
【００１１】
欧州特許第０８９９７１２号公報は、行及び列反転が、画素反転を実現するように組み合わされるディスプレイデバイスを開示している。二つの列ドライバ回路が、低い列電圧の供給を実現するために使用されており、一つの列ドライバはディスプレイデバイス上に位置されると共に各々の第二の列を制御している。更なるドライバが、ディスプレイデバイスの下に位置されると共に他の列を制御している。画素反転を実現するために列反転のためのアナログスイッチによる期間毎に、一方で上下に配置される列ドライバの間の相互接続部が交換され、他方で列が交換される。このことは基本的にディスプレイデバイスのアーキテクチャにおいて変化が必要とされないという利点を有する。不利点はディスプレイモジュール全体のより高い消費電力にある一方で、更に二つの列ドライバ回路又は２倍の数の出力部を備えるドライバチップに対する要求仕様が存在する。両方の構成体は基本的に、ディスプレイモジュールの費用に課される将来の要求仕様に準拠することに適していない。
【００１２】
米国特許第６３３５７１９号公報は、画像が繰り返される場合にちらつきを防止するように画素反転はフィールド（領域）反転（ｆｉｅｌｄ  ｉｎｖｅｒｓｉｏｎ）と組み合わされる回路を開示している。ディスプレイは、画素反転に加えて相互に逆の極性で制御される複数のフィールドに更に分割される。このようなディスプレイを実現するために、ドライバの回路技術は、ディスプレイの個々の領域（リージョン（ｒｅｇｉｏｎ））が相互に異なる極性を有するように変化させられる。  
【発明の開示】
【発明が解決しようとする課題】
【００１３】
この背景に対して本発明の目的は、一様に長いバッテリ寿命と低い製造費用との組み合わせで、最適化された画質が実現されるディスプレイデバイスを提供することにある。  
【課題を解決するための手段】
【００１４】
当該目的は、列及び行で構成される画素を備えるディスプレイデバイスであって、行の前記画素は制御線を介して供給される行電圧によって選択されることが可能であり、表示されるべき前記選択画素の画像データに対応する列電圧はデータ線を介して供給されることが可能であり、行又は列の隣接する画素から構成される、行又は列で構成される相互に隣接する画素グループが、利用可能なように交互に、隣接する制御線又はデータ線に接続されるディスプレイデバイスによって実現される。
【００１５】
本発明は、行反転の簡単さを画素反転の質と組み合わせるという発想に基づいている。
【００１６】
この目的のために、例えば水平行における二つの相互に隣接する画素を有する第一の画素グループが、第一の隣接する制御線に接続され、当該水平行における次の隣接する画素グループが、他の隣接する制御線に接続される。列に対して同じことが実現されてもよい。列における隣接する画素グループ、例えば互いの下に配置される三つの画素が、第一のデータ線に接続され、次の画素グループが、他の隣接するデータ線に接続される。これにより行電圧又は列電圧での制御に関する限り、のこぎり（ｓａｗｔｏｏｔｈ）又はジグザグ（ｚｉｇｚａｇ）の行若しくは列の形態で行又は列がもたらされる。行電圧での制御部において、水平の第一の行からの画素グループと水平の第二の行からの画素グループとが該制御線に接続され、行電圧によって選択される。その結果、水平に隣接する画素グループは常に逆の極性を有する。同じ極性を再び有するのは水平行における全ての第二の画素グループのみであろう。列への本発明の適用に対して同じことが当てはまる。第一の垂直列からの画素グループがそれから、隣接する第二の垂直列からの画素グループのようにデータ線に接続されるので、この場合ここでも交互の極性が、垂直列における相互に隣接する画素グループに対してもたらされる。回路は、制御及びデータ線への画素の従来の接続部に対応する。実施例に依存して画素の制御接続部は、隣接する制御又はデータ線に交互に結合され得る。本発明の有利な実施例において画素グループは一つの画素を有する。これにより線反転部を備える従来ディスプレイの制御費用で画素反転が実現される。
【００１７】
画素は、制御線に接続される制御端子を備えるスイッチング素子を有する。当該制御線は例えば各画素においてスイッチング素子としての役割を果たすトランジスタのゲートとなる。
【００１８】
本発明の更なる有利な実施例において、水平行における相互に隣接する画素が二つの隣接する制御線に交互に接続されるディスプレイデバイスにおいて従来の制御方法での制御を可能にするように遅延ユニット（ｄｅｌａｙ  ｕｎｉｔ）が全ての第二のデータ線に接続され、当該遅延ユニットは、供給された列電圧値を記憶するためにもたらされ、クロック信号が当該遅延ユニットに供給され得る。列電圧値は通常、メモリから読み出され、ディスプレイデバイスに供給される。列電圧はそれから、表示されるべき画像データのグレイレベルに対応する。ディスプレイデバイスの本発明による構成体によって、これらの列電圧は、従来ディスプレイデバイスに対して可能となる態様と比較して異なる態様でディスプレイデバイスに供給されることが必要になる。しかしながら回路費用は非常に低くなる。本発明の実施例に依存して遅延ユニットは各々の第二のデータ線に接続され、クロック信号でもたらされる。第一のクロック信号の際、列電圧値は遅延ユニットのない列に直接供給され、それに応じて選択行における活性化画素は自身の液晶をスイッチオンすると共に回転させるので、所望のグレイレベルが示される。遅延ユニットが接続される列は、同じクロック信号で遅延ユニットに記憶される列電圧値を得る。遅延ユニットの入力部に印加される列電圧値は、記憶された列電圧値の読み出し（ｒｅａｄｉｎｇ−ｏｕｔ）の間に記憶され、前の値はそれから、次のクロック信号の際に読み出されると共に、次の選択ジグザグ行の画素に供給される。従って従来の行掃引（スイープ（ｓｗｅｅｐ））毎に正確な列電圧は供給される。アーキテクチャにおける更なる変更は必要とされない。本発明の代わりの実施例における隣接する画素の代わりに、画素グループが、隣接する制御線に交互に接続される場合、複数の遅延ユニットが、画素グループにおける画素の数に対応する隣接するデータ線に接続され得る。例えば二つの隣接する画素から構成される画素グループは、二つの各データ線に接続される二つの遅延ユニットを必要としており、次の隣接するデータ線は遅延ユニットなしで制御される。
【００１９】
更なる有利な実施例において、ディスプレイデバイスの縁（エッジ（ｅｄｇｅ））に位置される行及び列は、縁における行又は列において各々の第二の画素グループ又は各々の第二の画素のみが、本発明の構成体においていつでも制御されるため、カバーされる。これらの行又は列はいわゆる不感（ブラインド（ｂｌｉｎｄ））行又は不感列になる。
【００２０】
当該アーキテクチャは、本発明によるディスプレイデバイスが従来のディスプレイデバイスとして制御されることを実現する。従ってディスプレイデバイスが当該行反転で制御される場合、行反転の回路犠牲との組み合わせで画素反転の質はディスプレイデバイスに対して得られる。列反転を伴う実施例に同じことが当てはまる。これにより、特にバッテリ動作による機器の適用に対して重要となる低電圧での制御も可能になる。画素反転の場合、ちらつきの問題が最適な態様で解消される。製造において修正された制御接続部を実現するために更なるＩＴＯ層は必要とされないので、製造費用も増大させられない。
【００２１】
本発明の実施例は、図面を参照して以下に、より詳細に説明されるであろう。      
【発明を実施するための最良の形態】
【００２２】
図１は、ディスプレイ２の制御部のブロック図である。列ドライバ回路３及び行ドライバ回路４がディスプレイに接続される。
【００２３】
ディスプレイデバイス２は、行ｎ及び列ｍで構成される画素８を有する。行ｎは制御線６を介して選択される。行電圧ＶＲＯＷはこれらの制御線を介して行に供給される。列電圧ＶＣＯＬはデータ線７を介して列に供給される。ディスプレイデバイスの行ｎは基本的にシーケンシャルに選択される。特定の制御方法において例えばある一つのトラバースで偶数行のみを選択すること、及び次のトラバースで奇数行を制御することが可能である。行電圧ＶＲＯＷは、Ｖｍａｘ＝＋１４ＶからＶｍｉｎ＝−１２Ｖまでの範囲でもたらされてもよい。列電圧ＶＣＯＬは、示されるべきグレイレベルに依存してＶｃｏｌｍｉｎ＝０ＶからＶｃｏｌｍａｘ＝５Ｖまで変化してもよい。表示されるべき画像データはメモリ（図示略）に保存される（ｄｅｐｏｓｉｔ）か、又は示されていないユニットによって生成される。制御論理部５は、ドライバ回路３及び４に対する電圧供給（給電）と、行ドライバ回路４に対する制御信号の供給とを制御する。ディスプレイの行は、行ドライバ回路４によってシーケンシャルに選択される。すなわち好適な行電圧が、瞬間的に活性化されている（アクティブになっている）行に供給される。列ドライバ回路３は、活性（アクティブ）行（ａｃｔｉｖｅ  ｒｏｗ）で表示されるべき画像データに対応するディスプレイの列に列電圧を供給する。列電圧と行電圧との組み合わせにより、活性行の画素の液晶は、表示されるべき画像データの各グレイレベルに対応する回転位置（ｒｏｔａｔｉｏｎａｌ  ｐｏｓｉｔｉｏｎ）を呈し得る。ディスプレイの一つの行が制御され、画像データが示された後、行ドライバ回路は次の行を活性化させる。列ドライバ回路は、当該次の行の画像データに対応して予め関連した列電圧を供給する。ディスプレイの全ての行がトラバースされた後、新たなトラバースが開始される。
【００２４】
図２は、従来技術による従来ディスプレイデバイスの画素を示している。一つの行電圧で同時に制御される画素８は（図１と比較すると）水平行で構成されている。ＴＦＴ又はスイッチング素子９の制御接続部はそれぞれ、一つの制御線６のみに接続される。画素８は主に、この場合ＴＦＴトランジスタ９によって形成されるスイッチング素子９を有する。貯蔵コンデンサ１０は、次の行トラバースまで電荷を保存する。ＴＦＴトランジスタ９は制御線６とデータ線７とに接続される。行電圧ＶＲＯＷは、制御線６を介して供給される。ＴＦＴトランジスタ９のゲートＧは当該行電圧ＶＲＯＷによって活性化される。行電圧は、当該行にもたらされている画素の全てのＴＦＴトランジスタのゲートを開く（オープンにする）。ＴＦＴトランジスタのゲートが開いているとき、対応する列電圧ＶＣＯＬは、各データ線７を介して供給されるので、選択行の画素は正確なグレイレベルを表示する。
【００２５】
図３は、本発明による画素構成体の回路図である。この場合一つの水平行のスイッチング素子９の制御端子１１は、隣接する制御線６に交互に接続されるので、第一の行ｎの第一のスイッチング素子Ｓ１１は制御線６ｎに接続され、第一の行ｎの第二のスイッチング素子Ｓ１２は制御線６ｎ＋１に接続され、第一の行のスイッチング素子Ｓ１３は制御線６ｎに接続される。
【００２６】
次の行ｎ＋１において、行ｎ＋１の第一のスイッチング素子Ｓ２１は制御線６ｎ＋１に接続され、行ｎ＋１のスイッチング素子Ｓ２２は制御線６ｎ＋２に接続され、行ｎ＋１の次のスイッチング素子Ｓ２３は制御線６ｎ＋１に接続される。
【００２７】
図４及び５は、たった一つの行反転しか使用されていないが、画素の極性が変化する態様を示している。制御線に供給される行電圧の極性の変化は、ジグザグ線又はのこぎり形状と同様の行を形成する。その結果、行は視覚的に重なり合う（ｏｐｔｉｃａｌｌｙ  ｉｎｔｅｒｌｏｃｋｅｄ）ので、水平行で相互に隣接する画素は常に異なる極性を有する。図４は、第一の極性での制御を示している。図５は、後続する行の逆極性を示している。
【００２８】
図６は、図３に示されているディスプレイデバイスを制御するための回路を示している。メモリ（図示略）からのデータがこの場合列Ｃｏｌ１乃至ＣｏｌＮに供給されている。各々の第二の列は画素を通じて直接スイッチされる。遅延ユニットＶが奇数列Ｃｏｌ１、Ｃｏｌ３、及びＣｏｌ５等の上流（ｕｐｓｔｒｅａｍ）で接続されており、この実施例において当該ユニットはこの場合Ｄ−フリップフロップによって形成されている。クロック信号ＣＬＯＣＫが自身のクロック入力部Ｃで遅延ユニットＶに供給されている。列電圧を表すディジタル値が遅延ユニットＶのデータ入力部Ｄに供給されている。遅延ユニットＶの出力部Ｑが、ディスプレイデバイスの列Ｃｏｌ１、Ｃｏｌ３、及びＣｏｌ５等の各データ線に接続されている。第一の制御線に部分的にしか接続されていない第一の行の場合、第一の行の活性化画素に供給されるのは、列電圧に対して直接接続されているディジタル値のみである。奇数列Ｃｏｌ１、Ｃｏｌ３、及びＣｏｌ５等に対する列電圧のディジタル値は遅延ユニットＶにおいて一時記憶部（ｔｅｍｐｏｒａｒｙ  ｓｔｏｒａｇｅ）にもたらされる。遅延ユニットＶに記憶される値は、次のクロック信号の際奇数列に供給される。列電圧のこの遅延により、通常又は従来の制御方法によって図３に示されている本発明によるディスプレイデバイスを制御することが可能になる。
【００２９】
図７は、列の隣接する画素Ｓ１１、Ｓ２１、及びＳ３１が二つの隣接するデータ線７ｍ及び７ｍ＋１に交互に接続される本発明によるディスプレイデバイスの代わりの実施例を示している。第一のスイッチング素子Ｓ１１はデータ線７ｍ＋１に接続され、第二のスイッチング素子Ｓ２１はデータ線７ｍに接続され、第三のスイッチング素子Ｓ３１はデータ線７ｍ＋１に接続される。次の列の画素に対して同じことが当てはまる。このようなディスプレイは、遅延ユニットのない行に対する行電圧が、制御線に接続されている画素に供給されると共に画素がクロック信号で活性化され、遅延ユニットに記憶される行電圧値が、接続された画素に供給され、遅延ユニットを備える行に対する制御線に印加される行電圧がクロック信号の際遅延ユニットに読み出されると共に次のクロック信号までそこで記憶されるディスプレイデバイスを制御する方法によって制御され得る。本願に記載の制御方法はＴＦＴディスプレイに適用不可能である。行の制御端子は薄膜トランジスタの各ゲートに接続される。このことは各行における全てのゲート端子に同じ波形がもたらされることを意味する。しかしながら画素反転は、一つの行における相互に隣接する画素が自身のゲートで異なる波形を受信する場合にのみ実現され得るが、このことは本実施例及びここに記載の制御方法によって可能ではない。    
【図面の簡単な説明】
【００３０】
【図１】ディスプレイデバイスのブロック図である。
【図２】従来技術による画素構成体の回路図である。
【図３】本発明によるディスプレイデバイスの回路図である。
【図４】画素の接続部を示す。
【図５】画素の代わりの接続部を示す。
【図６】図３のディスプレイデバイスの制御部に対する回路図である。
【図７】本発明による代わりのディスプレイデバイスの回路図である。
【図１】
2006505819.tif 000003
【図２】
2006505819.tif 000004
【図３】
2006505819.tif 000005
【図６】
2006505819.tif 000006
【図７】
2006505819.tif 000007
【図４】
2006505819.tif 000008
【図５】
2006505819.tif 000009
【国際調査報告】
2006505819.tif 000010
2006505819.tif 000011
2006505819.tif 000012