(57)【要約】アクティブマトリクス表示装置において、夫々の画素は、駆動トランジスタのアドレス指定に使用されるべき電圧を蓄える蓄積容量を有する。放電トランジスタは、該蓄積容量を放電し、それによって該駆動トランジスタをオフに切り替えるために設けられる。これのタイミングは、該表示素子によって照射される光依存性素子によって制御される。該駆動トランジスタ、該表示素子から一定の光出力を供給するように制御され、存続期間はデータ電圧に応じて制御される。光フィードバックは、該表示素子のエージング補償及び該駆動トランジスタでの充電の補償を供給する放電トランジスタの動作のタイミングを更に変更するために使用される。
2006520490.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素の配列を有し、夫々の画素は、
電流駆動発光表示素子と、
該表示素子に電流を流す駆動トランジスタと、
該駆動トランジスタのアドレス指定に使用されるべき電圧を蓄える蓄積容量と、
該蓄積容量を放電し、それによって該駆動トランジスタをオフに切り替える放電トランジスタと、
該放電トランジスタに印加されているゲート電圧を該表示素子の光出力に従って変えることによって、該放電トランジスタの動作タイミングを制御する光依存性素子と、
を有することを特徴とするアクティブマトリクス表示装置。
【請求項２】
該光依存性素子は、オフからオン状態への該放電トランジスタの切り替えのタイミングを制御することを特徴とする、請求項１記載の装置。
【請求項３】
該光依存性素子は、放電フォトダイオードを有することを特徴とする、請求項１又は２記載の装置。
【請求項４】
放電容量は、前記放電トランジスタのゲートと定電圧ラインとの間に設けられ、該光依存性素子は、該放電容量を充電又は放電するために用いられることを特徴とする、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
夫々の画素は、データ信号ラインと該画素への入力との間に接続されているアドレストランジスタを更に有することを特徴とする、請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
前記駆動トランジスタは、電力供給ラインと前記表示素子との間に接続されていることを特徴とする、請求項１乃至５のうちいずれか一項記載の装置。
【請求項７】
前記蓄積容量は、該駆動トランジスタのゲートとソースとの間に接続されていることを特徴とする、請求項６記載の装置。
【請求項８】
夫々の画素は、充電ラインと該駆動トランジスタのゲートとの間に接続されている充電トランジスタを更に有することを特徴とする、請求項１乃至７のうちいずれか一項記載の装置。
【請求項９】
該充電ラインは、前記表示素子及び該駆動トランジスタに電力を供給する電力供給ラインを有することを特徴とする、請求項８記載の装置。
【請求項１０】
夫々の画素は、該駆動トランジスタのソースとバイパスラインとの間に接続されているバイパストランジスタを更に有することを特徴とする、請求項１乃至９のうちいずれか一項記載の装置。
【請求項１１】
夫々の画素は、該駆動トランジスタに直列に接続されている断路トランジスタを更に有することを特徴とする、請求項１乃至９のうちいずれか一項記載の装置。
【請求項１２】
夫々の画素は、前記データ信号ラインと前記蓄積容量及び前記放電トランジスタのゲートの夫々一つとの間に夫々接続されている第一及び第二のアドレストランジスタを有することを特徴とする、請求項１乃至７のうちいずれか一項記載の装置。
【請求項１３】
該第一及び第二のアドレストランジスタの一つはn型トランジスタであり、他はp型トランジスタであることを特徴とする、請求項１２記載の装置。
【請求項１４】
夫々の画素のトランジスタは、アモルファスシリコンn型トランジスタを有することを特徴とする、請求項１乃至１０のうちいずれか一項記載の装置。
【請求項１５】
夫々の画素のトランジスタは、ポリシリコントランジスタを有することを特徴とする、請求項１乃至９又は１１乃至１３のうちいずれか一項記載の装置。
【請求項１６】
夫々の画素のトランジスタは、p型ポリシリコントランジスタを有することを特徴とする、請求項１乃至９又は１１のうちいずれか一項記載の装置。
【請求項１７】
夫々の画素のトランジスタは、微結晶性トランジスタを有することを特徴とする、請求項１乃至９又は１１乃至１３のうちいずれか一項記載の装置。
【請求項１８】
夫々の画素は、前記駆動トランジスタの閾値電圧を蓄える閾値電圧蓄積容量を更に有し、該閾値電圧蓄積容量は、該駆動トランジスタのゲートとソースとの間で前記蓄積容量に直列であることを特徴とする、請求項１乃至１７のうちいずれか一項記載の装置。
【請求項１９】
夫々の画素は、該閾値容量が充電されることを可能にするトランジスタを有することを特徴とする、請求項１８記載の装置。
【請求項２０】
夫々の画素は、前記放電トランジスタをオンとするために用いられるトランジスタを更に有することを特徴とする、請求項１９記載の装置。
【請求項２１】
該放電トランジスタのゲート絶縁体は、前記駆動トランジスタのゲート絶縁体よりも薄いことを特徴とする、請求項１乃至２０のうちいずれか一項記載の装置。
【請求項２２】
該放電トランジスタのゲート絶縁体は、データ信号ラインと前記画素への入力との間に接続されている前記アドレストランジスタのゲート絶縁体よりも薄いことを特徴とする、請求項１乃至２１のうちいずれか一項記載の装置。
【請求項２３】
前記駆動トランジスタのゲート絶縁体は、第一及び第二のゲート絶縁層を有し、該アドレストランジスタのゲート絶縁体は、該第一及び第二のゲート絶縁層の一つのみを有することを特徴とする、請求項２２記載の装置。
【請求項２４】
夫々の画素は、前記放電トランジスタの閾値電圧を蓄える閾値蓄積容量を更に有することを特徴とする、請求項１乃至２３のうちいずれか一項記載の装置。
【請求項２５】
前記電流駆動発光表示素子は、電界発光表示素子を有することを特徴とする、請求項１乃至２４のうちいずれか一項記載の装置。
【請求項２６】
駆動トランジスタ及び電流駆動発光表示素子を夫々が有する表示画素の配列を有するアクティブマトリクス表示装置の駆動方法であって、
該画素の夫々のアドレス指定に対して、
駆動電圧を該画素の入力に印加し、
該駆動電圧から引き出された電圧を放電容量に蓄え、
蓄積容量での電圧を用いて該駆動トランジスタを駆動し、
該表示素子の光出力によって照射される光依存性素子を通る充電フローを用いて放電トランジスタをオンに切り替え、該充電フローは該放電容量を充電又は放電し、
該放電トランジスタを用いて該蓄積容量を放電し、それによって該駆動トランジスタをオフとすることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置、それだけではないが特に、夫々の画素に結合される薄膜スイッチングトランジスタを有するアクティブマトリクス電界発光表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。該表示素子には、有機薄膜電界発光素子、例えば高分子化合物質、又は従来のIII-Ｖ族半導体化合物を使用する発光ダイオード（LED）が含まれても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれる半導体複合高分子化合物の一つ又はそれ以上の層を有する。該電極の一つは透明であり、もう片方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、CVD処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって作られ得る。インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなI-V特性を示すように配列されうる。故に、それらは表示機能及びスイッチング機能の両方を提供することができ、そのため受動型ディスプレイにおいて使われる。あるいは、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。夫々の画素は、表示素子、及び該表示素子を流れる電流を制御する切り替え装置を有する。
【０００４】
この形式の表示装置は、電流アドレス指定表示素子を有する。故に、従来のアナログ駆動の仕組みは、前記表示素子への制御電流の供給を有する。画素構造の部分として電流形トランジスタを設けることが知られ、電流形トランジスタに供給されているゲート電圧は、前記表示素子を流れる電流を決める。蓄積容量は、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、電界発光表示素子をアドレス指定されるアクティブマトリクス用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連する切り替え手段と共に電界発光表示素子2を有し、行（選択）及び列（データ）のアドレス導電体4及び6の交差する集合間の共通部分に置かれる。数個の画素のみが簡単化のため図に示される。実際には、数百の行及び列の画素が存在する。画素1は、行の走査駆動回路8、並びに列のデータ駆動回路9を有する周辺の駆動回路によって、行及び列のアドレス導電体の集合を介してアドレス指定される。該駆動回路は、導電体の夫々の集合の終端に結合される。
【０００６】
電界発光表示素子2は、ここではダイオード素子（LED）として表わされ、一つ又はそれ以上の有機電界発光物質が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の該表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側で支えられる。表示素子の陰極又は陽極のどちらかは、透明な導電体物質で形成される。前記支持材はガラスのような透明の物質から作られ、基材に近い表示素子2の電極はITOのような透明の導電体物質から成る。故に、電界発光層によって発生する光は、これらの電極、及び支持材を介して伝送される。該支持材は、支持材のもう一方の側で見る人に対して可視的である。一般的に、有機電界発光物質層の厚さは、10nmから200nmの間である。素子2に対して使用されうる適切な有機電界発光物質の典型的な例は、EP-A-0717446で知られ、記述されている。WO96/36959で記述されるような結合高分子化合物質も使用され得る。
【０００７】
図２は、電圧アドレス指定動作を提供する既知の画素及び駆動回路の配置を、概略図で示す。夫々の画素1は、EL表示素子2及び関連する駆動回路を有する。該駆動回路は、行導電体4で行アドレスパルスによってオンとされるアドレストランジスタ16を有する。該アドレストランジスタ16がオンとされる時、列導電体6での電圧は残りの画素に移動する。特に、該アドレストランジスタ16は、駆動トランジスタ22及び蓄積容量24を有する電流源20に列導電体電圧を供給する。列電圧は駆動トランジスタ22のゲートに供給され、該ゲートは、前記行アドレスパルスが終了した後ですら、蓄積容量24によってこの電圧で保持される。
【０００８】
この回路での駆動トランジスタ22はp型TFTとして表わされ、故に蓄積容量24は一定のゲート‐ソース間電圧を保持する。これは、トランジスタを流れる一定のソース‐ドレイン間電流を生じ、そのため画素の所望の電流源動作をもたらす。
【０００９】
上記の基本的な画素回路において、ポリシリコンに基づく回路に対して、トランジスタのチャネルでのポリシリコン粒子の統計的分布によるトランジスタの閾値電圧の変化が存在する。しかし、ポリシリコントランジスタは、電流及び電圧の印加の下で完全に安定しており、閾値電圧は実質的に一定のままである。
【００１０】
閾値電圧の変化は、少なくとも基材上の短い範囲に渡って、アモルファスシリコン・トランジスタでは小さい。しかし、閾値電圧は電圧印加に対して非常に敏感である。駆動トランジスタに対して必要とされる閾値以上の高い電圧の用途は、閾値電圧での大きな変化を引き起こし、この変化は表示画像の情報コンテンツに依存する。従って、異なるものと常に比較されるような、アモルファスシリコン・トランジスタの閾値電圧での大きな差異が存在する。この差異エージングは、アモルファスシリコン・トランジスタで駆動されるLED表示での深刻な問題である。
【００１１】
トランジスタの特性の変化に加えて、LED自体での差異エージングも存在する。これは、電流印加後に発光物質の効率の減少に依存する。ほとんどの場合において、LEDを流れる電流及び充電が多くなればなるほど、効率は一層低くなる。
【００１２】
電流でアドレス指定された画素（電圧でアドレス指定された画素よりむしろ）は、基材に渡って、トランジスタの変化に対する影響を減らしたり、あるいは除いたりすることが可能である。例えば、電流でアドレス指定された画素は、所望の画素駆動電流が流されるサンプリングトランジスタでのゲート‐ソース間電圧をサンプリングするように電流ミラーを使用する。サンプリングされたゲート‐ソース間電圧は、駆動トランジスタをアドレス指定するために用いられる。これが素子の均一性の問題を部分的に緩和するように、サンプリングトランジスタ及び駆動トランジスタは、基材上で夫々隣接し、夫々と更に正確に整合され得る。他の電流サンプリング回路は、サンプリング及び駆動のための同等のトランジスタを使用するので、トランジスタの整合は要求されないが、付加的なトランジスタ及びアドレスラインが要求される。
【００１３】
LED物質のエージングを補償する電圧アドレス指定画素回路に対する提案も存在する。例えば、多様な画素回路が、光検出素子を有する画素で提案されている。この素子は、表示素子の光出力に応答し、アドレス指定期間に表示の合成光出力を制御するように、光出力に応じて蓄積容量に蓄えられた充電を放出するように作用する。図３は、この目的のための画素配置の一例を示す。この種の画素構造の例は、WO01/20591及びEP1096466で詳細に記述されている。
【００１４】
図３の画素回路において、フォトダイオード27は、容量24に蓄えられたゲート電圧を放電する。EL表示素子2は、駆動トランジスタ22が閾値電圧に到達する時、もはや発光しておらず、次に蓄積容量24は放電を停止する。充電がフォトダイオード27から放出される割合は、表示素子出力の関数であり、故にフォトダイオード27は光検出フィードバック装置として機能する。合成光出力は、フォトダイオードの影響を考慮すると、以下の式
【００１５】
【数１】
2006520490.tif 000003
によって与えられることが示されうる。
【００１６】
この式において、ηPDはフォトダイオードの効率であって、表示装置全体で非常に均一である。CSは蓄積容量であり、V(0)は駆動トランジスタの最初のゲート‐ソース間電圧であり、VTは駆動トランジスタの閾値電圧である。従って、光出力はEL表示素子の効率には依存せず、それによってエージング補償を提供する。しかし、VTは表示装置全体で変化し、故にそれは非均一性を示す。これは、D．A．フィッシュ等が著した学術論文“アクティブマトリクス高分子／有機LED表示装置用画素回路の比較（原題；A  comparison  of  pixel  circuits  for  Active  Matrix  Polymer/Organic  LED  Displays）”（2002年5月発行、SID02ダイジェスト内32.1に掲載）で記述されている。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
この基本的な回路に対して改良点が存在するが、実際的な電圧アドレス指定回路は閾値電圧の変化に依然として影響を受けやすいという問題が残っている。従って、図３の回路は、アモルファスシリコン駆動トランジスタの閾値電圧の変化を生じるストレスを補償しない。更に、ゲート‐ソース間電圧を保持する容量が放電されるので、表示素子の駆動電流は徐々に落ちる。従って、明るさは次第に消えていく。これは、平均して低い光強度をもたらす。
【課題を解決するための手段】
【００１８】
本発明によれば、複数の表示画素の配列を有するアクティブマトリクス表示装置が提供される。夫々の画素は、
電流駆動発光表示素子と、
該表示素子に電流を流す駆動トランジスタと、
該駆動トランジスタのアドレス指定に使用されるべき電圧を蓄える蓄積容量と、
該蓄積容量を放電し、それによって該駆動トランジスタをオフに切り替える放電トランジスタと、
該放電トランジスタに印加されているゲート電圧を該表示素子の光出力に従って変えることによって、該放電トランジスタの動作タイミングを制御する光依存性素子と、を有する。
【００１９】
該蓄積容量は別の構成要素であっても良く、あるいは該駆動トランジスタの寄生容量であっても良い。
【００２０】
この配置において、該駆動トランジスタは、該表示素子から一定の光出力を供給するように制御されうる。光フィードバックは、エージング補償に対して、放電トランジスタの動作（特に、オンへの切り替え）のタイミングを変化させるために使用され、次に該駆動トランジスタを即座にオフに切り替えるように動作する。該放電トランジスタの動作のタイミングはまた、前記画素に印加されるべきデータ電圧に依存しうる。この方法で、光出力の平均は、光出力に応じて前記駆動トランジスタを更に遅くオフに切り替える仕組みよりも高くなる。前記表示素子は、このようにして更に効率的に動作することが可能である。
【００２１】
前記駆動トランジスタの閾値電圧での如何なるドリフトも、前記表示素子の（一定の）輝度での変化としてそれ自体を明らかにする。結果として、本発明の光フィードバック回路は、LEDのエージング及び駆動トランジスタの閾値電圧の変化の両方から生じる出力輝度の変化を補償する。従って、閾値電圧の変化に対する補償が得られ、前記放電トランジスタの閾値電圧は変化しないことがもたらされる。
【００２２】
前記光依存性素子は、フォトダイオードを有する。これは、前記放電トランジスタのゲートと定電圧ラインとの間に設けられた放電容量を充電又は放電するために使用されても良い。該容量が十分に充電される時（最初よりも多いか、あるいは少なくても良い）、該放電トランジスタはオンとなる。光依存性素子は、このようにして該放電容量の放電又は充電のために用いられる。
【００２３】
夫々の画素は、データ信号ラインと前記画素への入力との間に接続されているアドレストランジスタを更に有する。該データ信号ライン上のデータ信号は、該アドレストランジスタによって前記放電トランジスタのゲートに供給されうる。該放電トランジスタがバイアスをかけられように、該放電トランジスタは、前記放電容量がデータ電圧に依存する量まで放電又は充電されるまで、オフとされていることがもたらされる。
【００２４】
望ましくは、夫々の画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続されている充電トランジスタを更に有する。これは、該駆動トランジスタの状態に完全に対応する電圧まで前記蓄積容量を充電するために使用され、共通の陰極表示構造を有するn型駆動トランジスタに対して必要とされる。
【００２５】
該充電ラインは、前記表示素子及び前記駆動トランジスタに電力を供給する電力供給ラインを有し、あるいは、別の充電ラインが使用されも良い。
【００２６】
望ましくは、夫々の画素は、前記駆動トランジスタのソースとバイパスラインとの間に接続されているバイパストランジスタを更に有する。これは、データ電圧が前記画素に蓄えられている時に、アドレス指定相の間に該駆動トランジスタのソース電圧を決めるために使用され、前記表示素子をオフとする。あるいは、夫々の画素は、該駆動トランジスタに同じ目的のために直列に接続されている断路トランジスタを更に有しても良い。
【００２７】
夫々の画素は、前記データ信号ラインと前記蓄積容量及び前記放電トランジスタのゲートの夫々一つとの間に夫々接続されている第一及び第二のアドレストランジスタを有しても良い。
【００２８】
この配置において、データラインは、前記放電トランジスタのゲートでの開始電圧と同様に、前記蓄積容量での電圧を決めるために使用されうる。前記第一及び第二のアドレストランジスタの一つはn型トランジスタであり、他はp型トランジスタである。その時、それらは、相補的な方法で動作する単一の制御ラインによって制御されうる。
【００２９】
画素回路は、アモルファスシリコンn型トランジスタ又はポリシリコンn型及びp型トランジスタを用いて実施されうる。ポリシリコントランジスタは、全てp型、全てn型、又はn型及びp型素子の混合であっても良い。
【００３０】
更に、本発明は、駆動トランジスタ及び電流駆動発光表示素子を夫々が有する表示素子の配列を有するアクティブマトリクス表示装置の駆動方法を提供する。当該方法は、該画素の夫々のアドレス指定に対して、
駆動電圧を該画素の入力に印加し、
該駆動電圧から引き出された電圧を放電容量に蓄え、
蓄積容量での電圧を用いて該駆動トランジスタを駆動し、
電界発光表示素子の光出力によって照射される光依存性素子を通る充電フローを用いて放電トランジスタをオンに切り替え、該充電フローは該放電容量を充電又は放電し、
該放電トランジスタを用いて該蓄積容量を放電し、それによって該駆動トランジスタをオフとする。
【００３１】
該蓄積容量は別の構成要素であっても良く、あるいは該駆動トランジスタの寄生容量であっても良い。
【発明を実施するための最良の形態】
【００３２】
本発明を添付の図を参照して、例を用いて記述する。
【００３３】
これらの図は略図であり、実物通りに描かれているわけではないことが注意されるべきである。これらの図の部分の夫々の寸法及び比率は、図での明瞭さ及び便宜上の目的のため、大きさを誇張又は縮小して示されている。
【００３４】
本発明に従って、画素回路は、駆動トランジスタが所定のフレーム期間の間に一定のゲート電圧で動かされるように変更されており、表示素子が照射されている間の時間の期間は、所望の輝度出力と同様に、LED物質及び該駆動トランジスタの両方のエージングの影響を考慮する。
【実施例１】
【００３５】
図４は、本発明の画素配置の第一の例を示す。同じ参照数字が図２及び３で同じ構成要素を表わすために使用されており、該画素回路は図１で示されているような表示装置において使用される。図４の回路は、アモルファスシリコンn型トランジスタを用いる実施に適する。
【００３６】
駆動トランジスタ22のゲート‐ソース間電圧は、蓄積容量30によってやはり保持される。しかし、本発明の回路では、この容量は、充電トランジスタ34（T2）を用いて、充電ライン32から一定の電圧まで充電される。従って、駆動トランジスタ22は、表示素子が照射されるべきである時、画素へ入力されているデータに依存しない一定レベルまで駆動される。輝度はデューティーサイクルを変えることによって、特に該駆動トランジスタをオフとされる時間を変えることによって制御される。
【００３７】
駆動トランジスタ22は、蓄積容量30を放電する放電トランジスタ36を用いて、オフとされる。放電トランジスタ36がオンとされる時、容量30は即座に放電され、該駆動トランジスタはオフとされる。
【００３８】
該放電トランジスタは、ゲート電圧が十分な電圧に到達する時、オンとされる。フォトダイオード38は、表示素子2によって照射され、表示素子2の光出力に従って光電流を発生する。この光電流は放電容量40を充電し、ある時点で、容量40の両端の電圧は、放電トランジスタ36の閾値電圧に到達し、それによって該放電トランジスタをオンに切り替える。この時間は、容量40に最初に蓄えられていた充電、及び光電流、即ち表示素子の光出力に依存する。
【００３９】
フォトダイオード38は、電力供給ライン26に接続されていることが示されるが、代わりに充電ライン32に接続されても良い。
【００４０】
従って、データライン6で画素に供給されたデータ信号は、アドレストランジスタ16（T1）によって供給され、放電容量40に蓄えられる。低い輝度は高いデータ信号によって表わされ（故に、少量の付加的な充電がトランジスタ36をオフに切り替えるために必要とされる）、高い輝度は低いデータ信号によって表わされる（故に、大量の付加的な充電がトランジスタ36をオフとするために必要とされる）。
【００４１】
従って、この回路は、表示素子のエージングを補償する光フィードバックを有し、更に駆動トランジスタ22の閾値補償も有する。なぜなら、駆動トランジスタの特性の変化は、光フィードバックによって再び補償される表示素子の出力差も生じるからである。トランジスタ36に対して、閾値に関してゲート電圧は非常に小さく、あるいは負であるように保たれるので、閾値電圧の変化はより一層著しく少ない。
【００４２】
図４で示されるように、夫々の画素はまた、駆動トランジスタ22のソースとバイパスライン44との間に接続されているバイパストランジスタ42（T3）を有する。このバイパスライン44は全ての画素に共通でありうる。これは、蓄積容量30が充電されている時、該駆動トランジスタのソースで定電圧を確保するために使用される。従って、それは、電流の流れの関数である、表示素子の両端の電圧効果でのソース電圧の依存性を取り除く。従って、一定のゲート‐ソース間電圧が容量30に蓄えられ、表示素子は、データ電圧が画素に蓄えられている時にオフとされる。
【００４３】
図５は、図４の回路の動作に関するタイミング図を示し、回路の動作を更に詳細に説明するために使用される。
【００４４】
電力供給ラインは、それに印加されている切り替え電圧を有する。プロット50はこの電圧を示す。画素へのデータ書き込み中、電力供給ライン26はローに切り替えられるので、駆動トランジスタ22はオフとされる。これは、バイパストランジスタ42が良好な接地基準を供給することを可能にする。
【００４５】
三つのトランジスタT1、T2、T3の制御ラインは共通であり、三つのトランジスタは、電力供給ラインがローである時、全てオンとされる。この共有された制御ラインは、プロット52として示されている。
【００４６】
T1をオンとすることは、放電容量40をデータ電圧まで充電する効果を有する。T2をオンとすることは、蓄積容量30を充電ライン32からの一定の充電電圧まで充電する効果を有し、T3をオンとすることは、表示素子2を迂回し、駆動トランジスタ22のソース電圧を決める効果を有する。プロット54で示されるように、データ（斜線領域）は、この時間の間、画素に加えられる。
【実施例２】
【００４７】
図６は、同じ参照数字は同じ構成要素に対して使用される回路に対する第一の変形を示し、該回路はやはりn型トランジスタでのみ実施されるように示され、故にアモルファスシリコン・トランジスタを用いる実施に適する。この回路において、充電トランジスタは電力供給ライン26に接続されており、該電力供給ラインでの電圧は切り替えられない。
【００４８】
図７は、この回路に対するタイミング図を示す。画素でのデータの保存は、全ての三つのトランジスタT1、T2、T3がプロット52によってオンとされる時に実行される。
【００４９】
上記の二つの回路は、画素をプログラミングする際に駆動トランジスタのソース電圧を決めるために、バイパストランジスタ42を使用する。該回路に対する変更で、このトランジスタは使用されない。充電ライン32での電圧の制御に関するトランジスタ42の除去が、付加的な閾値電圧レベルの補償をもたらすことが可能であるように、光フィードバックシステムは、駆動トランジスタの閾値電圧を完全に補償しない。図８は、バイパストランジスタを使用しない図４の変形を示す。図８において、フォトダイオード38はやはり電力ライン26に接続されるように示されているが、充電ライン32に接続されても良い。
【００５０】
図８の回路において、蓄積容量30を充電するために使用される充電ライン32の電圧は、付加的な閾値電圧補償を提供するために使用されうる。この回路において、駆動トランジスタ22の閾値電圧が増加する時、LED2の陽極は、画素がプログラミングされる間、電力ライン26での低い電圧まで十分に下げられない。導電体6でのデータ電圧は、負の電圧値を有する（例えば約−5V）。これは、データがアドレストランジスタ16を介して放電容量40に蓄えられる時、陽極電圧が高ければ高いほど、容量40の両端に蓄えられている電圧がますます大きくなることを意味する。次に、これが更に明るい画素をもたらすように、放電容量40の充電時間は増大し、放電トランジスタ36の動作はそのため遅れる。従って、駆動トランジスタ22での閾値電圧のドリフトは、更に明るい出力のために駆動される画素を結果としてもたらす。特に、放電容量40への駆動トランジスタ22のソースの接続は、画素が充電される間の陽極電圧に従って、放電トランジスタの動作のタイミングを作り出す。このタイミングは、駆動トランジスタ22の閾値電圧の関数である。
【００５１】
この補償の影響は、充電ライン32での電圧を調整することによって合わせられることが可能であり、多様な回路要素のサイズ処理によっても影響を及ぼされる。充電ライン32での電圧が低ければ低いほど、LED2の陽極で増大した電圧誤差を生じる。蓄積容量30が駆動トランジスタ22を駆動するために十分な充電を有さなければならないので、充電ライン32での電圧に対する下限値は当然存在する。望まれるのならば、電力ライン26での幾らかの電圧は、駆動トランジスタ22の寄生容量又は付加的な結合容量を介して蓄積容量30に結合されうる。従って、この付加的な補償の影響は、充電ライン32での電圧の制御又は異なる回路要素、特に駆動トランジスタ22の設計によって変えられうる。
【００５２】
上記の回路に対して、放電トランジスタ36が駆動トランジスタ22のゲートを更に速く放電すると、ディスプレイの暗状態は更に良くなる。駆動トランジスタ22のゲートは、画素のアドレス指定の間は常に放電されており、従って、LED2が暗状態まで駆動されるべきである場合、即座に放電される必要がある。特に、電力ライン26が低いアドレス指定相の間、駆動トランジスタのゲートは、画素が暗状態まで駆動される場合に電力ラインが高く戻る前に、完全に放電される必要がある。
【００５３】
図９は、図８の回路の動作に対する好ましいタイミング系列を更に詳細に示す。しかし、同様の原理が、図４及び６の回路、実際には前述の他の回路に適用されうる。図９Ａで示されているように、電力ライン26が画素のプログラミングの後で高くなる時間は、トランジスタ16でのアドレスパルスの終了後まで遅れる。これは、放電トランジスタ36が駆動トランジスタ22のゲートを放電するための時間を、より一層長くする。図９Ａは、データ導電体6でのデータのタイミング（プロットの斜線部分）、トランジスタ16に対するアドレスのタイミング及び電力供給ライン電圧26を示す。図９Ａは、フレーム毎のフィールドパルス27も示す。
【００５４】
図９Ｂは、パルスタイミングの一例を更に詳細に示す。示されているように、トランジスタ16のアドレスパルスは約20μsの存続期間を有し、電力供給ライン26の高い電圧（例えば15V）への戻りは約200μsであっても良い。これは、暗状態を改善し、放電トランジスタ36での閾値電圧のドリフトの如何なる可能性も最小限にする。特に、このトランジスタ36は、付加的な有効時間（200μsの遅延）の結果として、駆動トランジスタ22のゲートの急速な放電を達成する閾値より上でバイアスされる必要がない。この仕組みが、表示装置のアドレス指定に対する複雑さ又は時間の長さに影響を及ぼさないように、他の行は電力供給ラインが低いままである間はアドレス指定されても良い。そのため、この駆動の仕組みは、高いコントラスト表示を保ち、放電トランジスタ36に対する特別な駆動状態（例えば、閾値駆動状態を超える）を必要とせずに使用されるべき回路を可能とする。
【００５５】
上述のタイミングの仕組みは、ディスプレイが暗状態まで駆動される時に表示素子2がオフとされることを確実にすることによって、ディスプレイのコントラストを改善する。暗状態まで駆動されない時の回路の動作に対して、駆動トランジスタ22は表示期間の間に回路によってオフとされ、このオフ切り替えのタイミングは光出力を決定する。回路によって実行される閾値補償の特性は、駆動トランジスタ22が放電トランジスタ36によってオフとされる速度に依存する。従って、回路の動作特性は、放電トランジスタ36のオン切り替え速度（又は“下位閾値傾斜”）によって決められる。理想的に、この素子は、所定の電圧で即座にオンとするべきである。しかし、代わりに、アモルファスシリコンTFTは、ゲートの電位の振れ毎に約10進数の指数関数的増加によって概算される速度で有限な切り替えを示す。この下位閾値傾斜は、使用されているアモルファスシリコン処理にある程度依存するが、主にゲート絶縁体の厚さ及び誘電率に依存する。下位閾値傾斜は、ゲート絶縁体が厚さを半分にされると、約二倍になる。しかし、ゲート絶縁体層はまた、ゲート（行）及びデータ（列）金属材の多数の交差でのクロスオーバー誘電体として機能しなければならないので、ゲート絶縁体が薄いと、絶縁体層での高い電界と同様に、ステップ補償範囲の問題によって収率は低くなる。付加的な問題は、容量に渡る大きな交差によって生じる。一般的に、ゲート絶縁体は、300から400nmの厚さを有し、PECVDシリコン窒化物から形成される。
【００５６】
回路の性能を改善するために、ゲート誘電絶縁体は、放電トランジスタ36のゲート誘電体を決める局所的に更に薄い部分で形成されうる。これは、二つの段でゲート絶縁体層を挿入することによって達成されうる。第一の段は、更に薄い誘電体が必要とされる第一のゲート絶縁体層を除去するマスクステップによってパターン化される。次に、これは、全ての他の素子が更に厚い完全なゲート絶縁体を使用する一方で、放電トランジスタ36が薄いゲート絶縁体で設けられることを可能にする。次に、配置設計は、薄いゲート絶縁体領域、又はゲート金属材でのステップを覆わず、放電トランジスタ36のチャネル領域のみを覆う領域を可能にする。故に、収率現象の如何なる危険も最小限にされる。
【００５７】
図１０は、このアプローチを図式的に示す。
【００５８】
図１０で表わされている配置は、図８の回路に対応するわけではなく、更に薄いゲート絶縁体層で放電トランジスタを設ける原理を示す例によって提供されるに過ぎないことが注意されるべきである。
【００５９】
図１０で示されているように、ゲート誘電体層は二つの層100、102を有する。第一の層100は、放電トランジスタ36のゲート導電体36a上で取り除かれるようにパターン化されている。基材の全ての他の領域において、二つのゲート絶縁体層100、102は共にパターン化されている。従って、駆動トランジスタ22は、完全なゲート絶縁体層を有する。二つのゲート絶縁体層100、102はまた、図１０で示されている容量Cの容量誘電体層を決める。
【００６０】
図１０の構造において、ゲート誘電体及び多数の他の接点は、下底金属層106によって形成され、ソース及びドレイン電極は、他の接点と同様に、上端金属層108によって形成される。画素電極110は、アクティブマトリクス基材上に形成され、LED層112は、画素電極110と陰極層114との間に挟まれている。絶縁性／平坦化層116は、一般的にシリコン窒化物である。
【００６１】
画素回路の一つ又はそれ以上の容量はまた、誘電体として薄いゲート絶縁体を使用しても良い。これは、同等の容量を達成する範囲内の減少を可能にする。再度、念入りな配置は、下に横たわっているゲート金属層での如何なるステップも覆わない薄い絶縁体領域を依然として可能にしうる。
【００６２】
シミュレーションは、2という因数による放電トランジスタ36のゲート絶縁体の厚さの減少（330nmから165nmまで）が、駆動トランジスタ22での電圧閾値のドリフト補償における回路性能で三倍の改善を与えうることを示す。
【００６３】
このアプローチは、下底ゲートTFTを有する、アモルファスシリコン・トランジスタ用画素回路において図式的に示されている。同様の原理が、低温ポリシリコンを用いるトランジスタと同様に、上端ゲートTFT処理に対しても適用されうる。
【００６４】
上述の例は、共通陰極の実施である。LED表示素子の陽極側はパターン化され、全てのLED素子の陰極側は共通のパターン化されない電極を共有する。これは、LED表示素子配列の製造で使用された物質及び処理の結果としての現在の好ましい実施である。しかし、パターン化された陰極の設計が実施され、これは画素回路を単純化することが可能である。
【実施例３】
【００６５】
図１１は、共通陽極画素構造を示し、やはりアモルファスシリコンn型トランジスタで実施される。LED表示素子2の陽極は電力供給ライン26に接続され、駆動トランジスタ22は表示素子2と接地との間に接続されている。充電トランジスタ34は電力供給ライン26に接続され、電力供給ラインでの電圧は切り替えられない。
【００６６】
データが回路で蓄えられる時、トランジスタT1及びT2はオンとされる（図１２のプロット52参照）。蓄積容量30は電力供給ライン電圧まで充電され、如何なるバイパストランジスタも必要とされないように、駆動トランジスタ22のソースは直接接地に接続され、表示素子は駆動トランジスタ22のドレイン側にある。これは回路を単純にするが、表示素子はアドレス指定期間の間オンとされている。このアドレス指定期間は比較的短く、例えば20msのフレーム期間全体で32μsである。
【００６７】
図１３は、図１１の回路に対する第一の変形を示す。分離した接地ラインGND1及びGND2は、放電容量40（データ電圧を蓄える）及び蓄積容量30に対して設けられている。これはデータ蓄積容量に対する接地接触を改善し、画素は図１１と同様の方法で動作する。
【００６８】
図１４は、図１１の回路に対する第二の変形を示す。表示素子2に供給する電力供給ライン26は、フォトダイオード38を介して蓄積容量30及び放電容量40に充電を供給する電力供給ライン60から離されている。これは、図１５のプロット50で示されているように、電力供給ライン26が切り替えられることを可能にする。故に、表示素子は、アドレス指定相の間オフとされうる。これは、黒への画素の暗さの駆動を改善する。
【実施例４】
【００６９】
上述の回路は全てn型配置のみであり、そのためアモルファスシリコンの実施に適する。図１６は、n型及びp型の回路を示し、低温ポリシリコン処理を用いる実施に適し、n型及びp型素子を使用している。この回路はまた、共通陰極のLED表示素子の配列が使用されることを可能にする。
【００７０】
駆動トランジスタ22は、p型素子として実施される。蓄積容量30は、電力供給ライン26と駆動トランジスタ22のゲートの間に接続されるように、ソースは電力供給ラインに接続されている。同様に、放電トランジスタ36はp型素子であり、従って、放電容量40は、電力供給ライン26とトランジスタ36のゲートとの間に接続されている。この回路において、充電は、放電トランジスタ36のゲート電圧がオンとなるまで落ちるように、フォトダイオード38によって容量40から放電される。
【００７１】
充電トランジスタ34は、p型素子であり、駆動トランジスタ22のゲートと接地との間に接続されている。従って、トランジスタ34によってもたらされる充電動作は、完全な電力供給電圧がそれの両端にあるまで、容量を充電することである。これは、接地で駆動トランジスタ22のゲートを保持し、駆動トランジスタを完全にオンとする（p型素子であるので）。
【００７２】
従って、基本的には、回路は、p型トランジスタの使用を可能にする適応を伴って、上述の回路と同様に動作する。
【００７３】
断路トランジスタ62は、黒色性能が保たれるように、アドレス指定相の間、表示素子2がオフとされることを可能にする。図１６において、これはn型素子であるが、当然のことながらp型素子であっても良く、全てp型素子で実施が可能である。
【００７４】
図１７で示されているように、ゲート制御信号56は、それがハイである時にn型トランジスタ62がオンとなり、アドレス指定期間でローになる時、トランジスタ62は、p型トランジスタT1、T2がオンとされる間、オフとされている。
【００７５】
LTPS駆動トランジスタの使用に伴う一つの問題は、表示装置全体のトランジスタ特性の変化が画像の非均一性を生じさせることである。この非均一性は、放電トランジスタ36の異なる閾値電圧を生じさせ、図１６の回路はこれら閾値電圧の変化に敏感である。
【００７６】
放電トランジスタの閾値電圧の補正を供給することが可能であり、これを実行する回路が図１８で示されている。
【００７７】
図１８の回路は、図１６の回路に対応する。同じ参照数字は、同じ構成要素に対して使用されている。図１８において、閾値電圧容量120は、画素入力と放電トランジスタ36のゲートとの間に入れられている。更に、短絡トランジスタ121（T3）は、放電トランジスタ36のゲートとドレインとの間に設けられている。
【００７８】
図１８のタイミング図が図１９で示されている。
【００７９】
アドレス指定相の間、アドレス指定トランジスタ16（T1）はオンとされ、充電トランジスタ34（T2）は、蓄積容量30を充電するパルスの間はオンとされている。このパルスの終了に向かって、短絡トランジスタT3はオンとされる。充電トランジスタ34（T2）がオフとされている間、放電トランジスタ36の閾値電圧は閾値電圧容量120で達成され、一方で基準電圧122は列で保持される。特に、電流は放電トランジスタ36、短絡トランジスタT3を流れ、これは、閾値電圧が閾値電圧容量120の両端に蓄えられ、この時放電トランジスタ36をオフとするまで、閾値電圧容量120を放電する。
【００８０】
この期間後、データ電圧は列に置かれる。放電トランジスタ36のゲートでの電圧は、データ電圧の総和を有し、容量40に蓄えられ、閾値電圧は容量120に蓄えられる。故に、ゲート電圧は、放電トランジスタ36の閾値電圧の変化を補償する。
【００８１】
充電トランジスタ34（T2）は、第二の時間で蓄積容量30を充電するために再度オンとされる。次に、充電トランジスタ34（T2）のオフ切り替えとアドレス指定トランジスタ16（T1）のオフ切り替えとの間の期間が存在する。これは、良好な黒色状態が達成されることを可能にする。なぜならば、データが零である場合、充電トランジスタ34はその閾値で保たれ、表示素子2がトランジスタ62を介して駆動トランジスタ22に接続されるようになる前に、蓄積容量30の放電を開始する。従って、如何なる光出力も、駆動トランジスタ22のゲートが放電されている間、回避される。
【００８２】
この回路は、差分エージング補正の実行に加えて、閾値電圧の重大な変化及び回路の全ての素子の可動度に対して寛大である。
【００８３】
図２０は、図１８に対して相似な回路を示すが、n型、例えばアモルファスシリコンのトランジスタを使用する実施である。図１８と同様の構成要素が存在し、同じ参照数字を付与されている。この回路は、電力供給ライン26で切り替え電圧を供給することによって、断路トランジスタ62の必要性を回避する。更に、二つの短絡トランジスタ121a及び121bが必要とされる。
【００８４】
図２０において、フォトダイオード38は、離れた充電ライン122に接続されている。これの利点は、それが理想的な電流源ではないので、電力ラインでの電圧降下によって引き起こされるクロストークに対して敏感ではなくなることである。アドレス指定はまた、放電トランジスタの閾値電圧に達するために必要とされる時間が全体のアドレス指定時間に加えられないように、パイプライン化されうる。図１８の回路において、列電圧は、放電トランジスタが閾値電圧に達する間固定されなければならず、アドレス指定トランジスタT1（16）は、アドレス指定期間全体でオンとされている。
【００８５】
図２１は、図２０の回路に対するタイミング図である。動作は、図１９のタイミング図で示されている図１８の回路の動作と相似である。しかし、アドレストランジスタT1（16）は、短いパルス（蓄積容量30がライン122から充電され、放電容量40が列データラインから充電されるのに十分な長さである）の間のみオンとされ、上述のパイプライン化されたアドレス指定が実施されることを可能にする。
【実施例５】
【００８６】
図２２は、表示素子が、図１６及び１８の回路のように表示素子に直列な断路トランジスタを必要とせずに、アドレス指定の間オフとされうる更に別の配置を示す。
【００８７】
夫々の画素は、二つのアドレストランジスタ16a、16bを有する。第一のアドレストランジスタ16aは、データ信号ライン6と蓄積容量30との間に接続されているので、蓄積容量を選択された第一の電圧まで充電するために使用されうる。第二のアドレストランジスタは、データ信号ライン6と放電蓄積容量との間に接続されているので、放電容量を選択された第二の電圧まで充電するために使用されうる。
【００８８】
この回路において、蓄積容量は、離散的な多種多様な電圧まで充電されうる。これらの一つは、駆動トランジスタをオンとするのに十分ではない電圧である。従って、画素が黒出力まで駆動されている場合、アドレス指定相は表示素子の一時的な照射を生じず、表示素子をバイパス又は分離する付加的なトランジスタは必要とされない。
【００８９】
アドレストランジスタは、相補的な形式で作られ、図２２の例において、第一のトランジスタ16aはn型トランジスタであり、第二のトランジスタ16bはp型トランジスタである。二つのトランジスタ16a、16bのゲートは、共有の選択ライン70によって制御される。
【００９０】
放電トランジスタ36、フォトダイオード38及び放電容量40は、電力供給ライン26と接地との間で直列である。放電トランジスタ36のゲートは、容量40に接続されている。故に、容量40の両端の電圧は、前の回路のように、トランジスタ36のゲート電圧を決める。
【００９１】
駆動トランジスタ22はp型素子であり、そのソースは電力供給ラインに接続され、そのドレインは表示素子の陽極に接続されている。
【００９２】
回路は二つの相でアドレス指定される。図２３で示されている第一の相P1において、高いパルスは、第一のアドレストランジスタ16aで切り替わる選択ライン70（プロット72）に加えられる。この時点で、データライン6での信号（プロット74）は蓄積容量30に加えられ、この電圧は離散的な駆動レベルの一つを供給する駆動トランジスタ22を駆動するために用いられる。
【００９３】
図23で示されている第二の相P2において、低いパルスは、第二のアドレストランジスタ16bで切り替わる選択ライン70（プロット72）に加えられる。この時点で、データライン6での信号（プロット74）は放電容量40に加えられ、この電圧は放電トランジスタ36をオフとする。容量30、40に供給された電圧は、フォトダイオード38を逆バイアスする。
【００９４】
従って、表示素子の所望の駆動レベルは、二つの値に変換される。一つは、容量30（一つの駆動レベルを選択する）に印加された電圧を制御し、もう一つは放電容量40（オフ切り替え時間に影響を及ぼす）に印加された電圧を制御する。従って、図２２の回路は、デューティーサイクルの制御を有する複数レベルの駆動を結合する。
【００９５】
フォトダイオードの照射は、電圧が放電トランジスタがオンとなるレベルに到達するまで容量40の両端の電圧を減少させ、次に前の回路と同様に蓄積容量30を放電する。容量40からの充電は蓄積容量30に流れる。蓄積容量は更に大きいので、結果として生じる電圧での如何なる変化も小さく、結果として生じる光の輝度での如何なる変化も光フィードバックシステムによって更に補償される。
【００９６】
上述されているように、図２２の回路は、デューティーサイクルの制御を有する複数レベルの駆動を結合する。この原理は、本発明の他の回路に適用されうる。例えば、図４の回路において、離散的な多種多様の電圧は、画素の明るさを選択するために、ライン32に印加されうる。次に、容量40に印加されたデータ電圧はデューティーサイクルを決め、次に、二つの電圧を組み合わせて画素の出力を決める。従って、表示素子は、最大輝度での最適な効率で動かされることが可能であり、あるいは、デューティーサイクルを適度に保つ多数のレベルで駆動されることが可能である。
【００９７】
上述の例において、光フィードバックは、LED物質及び駆動トランジスタのエージングの補償のために使用される。閾値電圧の変化が非常に大きい場合、アモルファスシリコン駆動トランジスタの場合でありうる。光電流は、フレーム時間内で放電トランジスタ36をオンに切り替えるには不十分でありうる。この場合、ある電気的な閾値電圧補償が必要とされる。
【実施例６】
【００９８】
図２４は、駆動トランジスタに対する電気的な閾値補償を有する光フィードバックを結合する画素回路を示す。この回路での駆動トランジスタ22のゲート‐ソース間電圧は、二つの直列な容量、即ち蓄積容量30及び閾値容量82に保たれる。放電容量40は、蓄積容量30を短絡するために配置されている放電トランジスタ36をオフとするためにやはり設けられている。回路は、蓄積容量30での（一定の）駆動電圧レベルを供給し、駆動トランジスタ閾値電圧を閾値容量82に蓄える。
【００９９】
回路は、電力供給ライン26から蓄積容量30までの充電経路を設ける第一の充電トランジスタ34をやはり有する。第二の充電トランジスタ84は、閾値容量82が充電されることを可能にするように設けられている。更なるトランジスタ86は、放電トランジスタ36を確実にオンとするために設けられている。以下から明白となるように、これは、蓄積容量30がアドレス指定系列の間短絡されることを確実にするためであり、故に、駆動トランジスタの閾値ゲート‐ソース間電圧は閾値容量82のみに蓄えられうる。
【０１００】
全ての表示素子の共通の陰極端子90は、二つの電圧レベル、即ち、表示素子を逆バイアスする高い電圧及び接地に切り替え可能である。
【０１０１】
図２５は、図２４の回路の動作に対するタイミング図である。タイミング図の夫々の行は、図２５で特定されている回路素子に印加される制御信号を表わす。例えば、上側のプロット16は、アドレストランジスタ16のゲートに印加される信号を与える。図２４の回路中の全てのトランジスはn型であり、高いパルスはトランジスタをオンとするために使用される。故に、アドレストランジスタは、プロット16での単一の高いパルスによってオンとされる。
【０１０２】
アドレス指定相の最初の相P1は、容量82での閾値電圧を蓄えるために用いられる。この相の間、電力供給ライン26が、それに印加された高い電圧を有するように、共通陰極90は、それによって表示素子を逆にバイアスし、オフに切り替える。
【０１０３】
最初に、蓄積容量は、放電トランジスタをオンとすることによって短絡される。これは、トランジスタ86をオンに切り替え（トランジスタ36のゲートをハイとする）、バイパストランジスタ42をオンとすることによって達成される。該トランジスタ42は、蓄積容量の低い方の端子が接地されることを確実にする。同時に、オンとされた蓄積容量84は閾値容量82を充電し、駆動トランジスタはオンとされる。駆動トランジスタを流れる駆動電流は、バイパストランジスタ42によって接地に流れる。
【０１０４】
次に、バイパストランジスタ42はオフとされる。それから、駆動トランジスタは、閾値電圧が駆動トランジスタがオフとなる点で閾値容量82に蓄えられるまで、閾値容量82を放電する。
【０１０５】
次に、トランジスタ84及び86はオフとされ、電力ライン26及び陰極ライン90はデータアドレス指定相P2でローにされる。
【０１０６】
相P2の間、充電トランジスタ34は、共通のライン44での電圧まで蓄積容量30を充電するために使用され、バイパストランジスタ42によってオンとされる。従って、一定の電圧が、前の回路の例と同様に、蓄積容量30に蓄えられる。
【０１０７】
あるいは、充電トランジスタ34及びフォトダイオードは、それら自体の充電ラインに接続され、電力供給ライン26がローである時でさえ、容量30の充電を可能にする。
【０１０８】
アドレストランジスタ16はまた、放電容量40にデータ信号を流すためにオンとされる。
【０１０９】
従って、回路は、閾値電圧を加えた一定値に等しい直列配置の容量30、82でのゲート‐ソース間電圧を蓄えるように動作する。これは、閾値電圧の補償をもたらす。
【０１１０】
次に、電力ラインはハイに切り替えられ、回路は上述の回路と同じように動作する。
【０１１１】
図２６は、上記の全ての回路に対するエージング補償が如何に輝度出力に影響を与えるかを説明するために使用される。画素の輝度Bが時間に対してプロットされ、時間期間tFはフレーム期間である。
【０１１２】
プロット80は、輝度が、図３の既知の補償回路に対するフレーム期間に渡って如何に変化するかを示す。光フィードバックは、輝度を時間に渡って次第に小さくする。画素のエージング後、輝度のピークは低くなり、従って光フィードバックは、プロット82で示されるような輝度の前ほど急速ではない減少を引き起こす。従って、全体の光出力（曲線下面積）は一定のままである。
【０１１３】
本発明の回路は、プロット84で示されているように動作し、後に鋭いカットオフを有する一定の光出力を供給する。エージング後、プロット86で示されるように、一定の輝度は低くなるが、カットオフは遅くなる。
【０１１４】
上述の例において、光依存性素子はフォトダイオードであるが、画素回路はフォトトランジスタ又はフォトレジスタを用いて考案されても良い。回路は、様々なトランジスタ半導体技術によって示されている。多数の変形が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン及び同等の半導体高分子化合物がある。これらは全て、請求項として本発明の適用範囲内であるように表わされる。表示素子は高分子LED素子、有機LED素子、リン光体含有物質及び他の発光構造体であっても良い。
【０１１５】
多種多様な画素回路が上記で与えられており、ある特定の特性及び改善が、単に個々の実施例を参照して説明された。例えば、上記の一つの実施例は、画素が暗状態にリセットされる付加的な時間を与えるために、遅延した電力ラインの低い電圧パルスを使用する。上記の他の実施例は、放電トランジスタに対して閾値の補償を有する。これら、及び他の特定の特性及び改善が、適切な場合には他の実施例に適用されうることが理解されるべきである。これらの特性が他の画素回路の変形に対して適切である時、及びそうでない時は、当業者にとって明白である。
【０１１６】
他の多様な変形が、当業者にとって明白である。
【図面の簡単な説明】
【０１１７】
【図１】既知のEL表示装置を示す。
【図２】現在アドレス指定されているEL表示装置用の既知の画素回路の概略図である。
【図３】差異エージングを補償する既知の画素設計を示す。
【図４】本発明による画素回路の第一の例を示す。
【図５】図４の回路の動作を説明するタイミング図である。
【図６】本発明による画素回路の第二の例を示す。
【図７】図６の回路の動作を説明するタイミング図である。
【図８】図４の回路の簡略図を示す。
【図９】図８の回路の動作を説明するタイミング図である。
【図１０】図８の回路を製造する好ましい過程を説明する図である。
【図１１】本発明による画素回路の第三の例を示す。
【図１２】図１１の回路の動作を説明するタイミング図である。
【図１３】図１１の回路に対する第一の変形を示す。
【図１４】図１１の回路に対する第二の変形を示す。
【図１５】図１４の回路の動作を説明するタイミング図である。
【図１６】本発明による画素回路の第四の例を示す。
【図１７】図１６の回路の動作を説明するタイミング図である。
【図１８】図１６の回路に対する変形を示す。
【図１９】図１８の回路の動作を説明するタイミング図である。
【図２０】図１６の回路に対する他の変形を示す。
【図２１】図２０の回路の動作を説明するタイミング図である。
【図２２】本発明による画素回路の第五の例を示す。
【図２３】図２２の回路の動作を説明するタイミング図である。
【図２４】本発明による画素回路の第六の例を示す。
【図２５】図２４の回路の動作を説明するタイミング図である。
【図２６】本発明の多様な回路の利点を説明するグラフである。
【図１】
2006520490.tif 000004
【図２】
2006520490.tif 000005
【図３】
2006520490.tif 000006
【図４】
2006520490.tif 000007
【図５】
2006520490.tif 000008
【図６】
2006520490.tif 000009
【図７】
2006520490.tif 000010
【図８】
2006520490.tif 000011
【図９】
2006520490.tif 000012
【図１０】
2006520490.tif 000013
【図１１】
2006520490.tif 000014
【図１２】
2006520490.tif 000015
【図１３】
2006520490.tif 000016
【図１４】
2006520490.tif 000017
【図１５】
2006520490.tif 000018
【図１６】
2006520490.tif 000019
【図１７】
2006520490.tif 000020
【図１８】
2006520490.tif 000021
【図１９】
2006520490.tif 000022
【図２０】
2006520490.tif 000023
【図２１】
2006520490.tif 000024
【図２２】
2006520490.tif 000025
【図２３】
2006520490.tif 000026
【図２４】
2006520490.tif 000027
【図２５】
2006520490.tif 000028
【図２６】
2006520490.tif 000029
【国際調査報告】
2006520490.tif 000030
2006520490.tif 000031
2006520490.tif 000032