(57)【要約】トランジスタ（１０、１２、１４、１８）が、直流電圧が消失した状態で、すなわち直流電圧がゼロで動作する場合に、実際には基準周波数を用いずに、制御偏差を生じずに抵抗変動を補償することが可能なように、少なくとも１つのトランジスタ（１０、１２、１４、１８）を制御する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御する回路構成（１００）および方法を改善するために、動作点からの第１のオフセットを有する少なくとも１つの第１の基準トランジスタ（１０）を含む第１の基準素子（１０、２０、７０）に加えて、第１のバッファ記憶と値が等しいが符号が反対の動作点からの第２のオフセットを有する少なくとも１つの第２の基準トランジスタ（１２）を含む少なくとも１つの第２の基準素子（１２、３０、４０、７２、７６）を設け、特に、最適動作点に近づきかつ達するように、第１のオフセットと第２のオフセットから算術平均を形成できるようにすることが提案される。
2006521053.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのトランジスタを制御する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御するための回路構成であって、動作点からの第１のオフセットを有する少なくとも１つの第１の基準トランジスタを含む少なくとも１つの第１の基準素子に加えて、前記第１のオフセットと値が等しいが符号が反対の動作点からの第２のオフセットを有する少なくとも１つの第２の基準トランジスタを含む少なくとも１つの第２の基準素子が設けられ、特に、最適動作点に近づきかつ達するように、前記第１のオフセットと前記第２のオフセットとの算術平均を取ることができることを特徴とする回路構成。
【請求項２】
少なくとも１つの外部抵抗であって、これにより、基準電圧に基づいて、基準電流が電圧を生成する外部抵抗と、
第１の基準トランジスタであって、これにより、値および符号において前記基準電流と一致する第１の電流が第１の電圧を生成する第１の基準トランジスタと、
前記第１の基準トランジスタのドレイン接続部または前記第１の基準トランジスタのソース接続部の次に直列に接続される少なくとも１つの第１のバッファ素子と、
前記第１のバッファ素子の出力接続部の次に直列に接続される少なくとも１つの第１の抵抗と、
少なくとも１つの第２の基準トランジスタであって、これにより、前記第１の電流と等しいが反対の第２の電流が第２の電圧を生成する第２の基準トランジスタと、
前記第２の基準トランジスタのドレイン接続部または前記第２の基準トランジスタのソース接続部に接続された少なくとも１つの第２のバッファ素子と、
少なくとも１つの演算増幅器、特に、増幅係数−１を有する反転増幅器であって、
その第１の負の入力接続部が前記第２のバッファ素子の出力接続部の次に直列に接続され、
その第２の正の入力接続部が前記基準電圧で充電され、
前記第２の電圧が前記基準電圧に対して第２の反転電圧に反転され得る、反転増幅器と、
前記演算増幅器の出力接続部の次に直列に接続された少なくとも１つの第２の抵抗と、
少なくとも１つの比較器素子であって、
前記第１の抵抗および前記第２の抵抗を越えて平均化された平均電圧で前記比較器素子の、この第１の入力接続部を充電するために、その第１の正の入力接続部が前記第１の抵抗および前記第２の抵抗の次に直列に接続され、
前記外部抵抗によって生成された前記電圧でその第２の負の入力接続部が充電される、比較器素子と、
前記比較器素子によって、前記平均電圧値と、前記外部抵抗によって生成された前記電圧との比較の結果に応じて充放電され得る前記比較器素子の出力接続部の次に直列に接続された少なくとも１つのコンデンサ素子であって、前記第１の基準トランジスタ、前記第２の基準トランジスタ、および適用可能なように制御すべきさらに他のトランジスタすべての各ゲートに、制御電圧として働くコンデンサ素子の電圧が供給されることができ、かつ／または、前記外部抵抗によって生成された前記電圧に前記平均電圧値が一致する瞬間に、前記制御電圧に対応する最適動作点に達する、ことを特徴とする、請求項１に記載の回路構成。
【請求項３】
前記第１の基準トランジスタの前記ソース接続部または前記第１の基準トランジスタの前記ドレイン接続部、および
前記第２の基準トランジスタの前記ソース接続部または前記第２の基準トランジスタの前記ドレイン接続部が、前記基準電圧で充電可能であることを特徴とする、請求項２に記載の回路構成。
【請求項４】
前記第１の電圧が前記基準電圧よりも低く、かつ／または
前記第２の電圧が前記基準電圧よりも高いことを特徴とする、請求項２または３に記載の回路構成。
【請求項５】
少なくとも１つの第３の抵抗が、前記第２のバッファ素子の前記出力接続部と前記演算増幅器の前記第１の負の入力接続部との間に接続され、かつ／または
少なくとも１つの第４の抵抗が、前記演算増幅器の前記第１の負の入力接続部と前記演算増幅器の前記出力接続部とに並列に接続されることを特徴とする、請求項２乃至４のいずれかに記載の回路構成。
【請求項６】
少なくとも１つのトランジスタを制御する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御する方法であって、
第１の基準トランジスタが、正の電圧降下、特に正の直流電圧降下を生成し、
第２の基準トランジスタが、負の電圧降下、特に負の直流電圧降下を生成し、
前記負の電圧降下が、反転電圧降下に反転され、
算術平均電圧値が、前記正の電圧降下および前記反転電圧降下から形成され、外部で生成された電圧降下、特に外部で生成された直流電圧降下と比較され、
前記第１の基準トランジスタ、前記第２の基準トランジスタ、および適用可能な制御すべき任意の追加トランジスタが、前記平均電圧値と前記外部で生成された電圧降下との比較によって形成された制御電圧によって調節されることを特徴とする方法。
【請求項７】
請求項１乃至５のいずれかに記載の少なくとも１つの回路構成を含み、かつ／または請求項６に記載の方法によって動作する、フィルタ回路。
【請求項８】
請求項１乃至５のいずれかに記載の少なくとも１つの回路構成を有し、かつ／または請求項６に記載の方法によって動作する、請求項７に記載の少なくとも１つの集積フィルタ回路を特に備える、データおよび信号の双方向交換用に提供されるケーブル・ドライバ。
【請求項９】
少なくとも１つのケーブル・モデム内、および／または
少なくとも１つのセット・トップ・ボックス内、および／または
テレビ・ケーブルを介したインターネット上、
における、請求項１乃至５のいずれかに記載の少なくとも１つの回路構成、および／または請求項６に記載の方法、および／または請求項７に記載の少なくとも１つのフィルタ回路、および／または請求項８に記載の少なくとも１つのケーブル・ドライバの使用。
【請求項１０】
基準周波数を用いることなく少なくとも１つの集積フィルタを制御するため、特に、少なくとも１つのトランジスタを制御するため、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御するための、請求項１乃至５のいずれかに記載の少なくとも１つの回路構成、および／または請求項６に記載の方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電気回路構成または電子回路構成の技術分野に関し、特に、少なくとも１つのトランジスタを調節する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を調節する回路構成および方法に関する。
【背景技術】
【０００２】
基準周波数および基準フィルタを用いたフィルタの調節が欧州特許出願公開第０９５７６３５号に記載されている。この欧州特許出願公開第０９５７６３５号は、特に、制御信号に応じて調整できる少なくとも１つのフィルタ周波数を有する少なくとも１つの信号フィルタによって、複合ビデオ信号内の少なくとも１つの音声搬送波をフィルタリングするフィルタ回路を開示している。
【０００３】
この欧州特許出願公開第０９５７６３５号によれば、フィルタ回路は、制御信号に応じてそのフィルタ周波数を調整できる基準フィルタを含み、この基準フィルタは、そのフィルタ周波数が、それに供給される基準信号の周波数と同調するとき、この基準信号の位相をほぼ規定値(defined value)だけ回転させる。さらに、このフィルタ回路には、基準フィルタの出力信号および基準信号が供給される位相比較器が設けられている。
【０００４】
この位相比較器の出力信号から電力制御信号が導出され、それによって基準フィルタが基準信号の周波数に同調される。ここで、フェーズ・ロック・ループの制御発振器の出力信号が基準信号として使用される。このフェーズ・ロック・ループは、音声搬送波に変調された音声信号を復調するために使用され、フェーズ・ロック・ループがロック状態にあるとき、その制御発振器が音声搬送波周波数を有する出力信号を生成する。
【０００５】
さらに、その可能性は、外部抵抗および直流電圧を用いた現況の調節技術から知ることができる。そこでは、２つの同程度の電流が外部抵抗および組み込まれた基準ＭＯＳ（金属酸化物半導体）トランジスタを通って流れる。外部抵抗の両端間の電圧降下と、組み込まれた基準ＭＯＳトランジスタの両端間の電圧降下とが比較器素子によって比較され、その出力電圧がコンデンサ素子内に蓄積され、制御電圧として基準ＭＯＳトランジスタのゲートに供給される。
【０００６】
外部抵抗および直流電圧を用いたこの種の調節を用いると、ＭＯＳトランジスタが基準トランジスタと同じ抵抗値を有する場合、外部抵抗の両端間の電圧降下と内部ＭＯＳトランジスタの両端間の電圧降下とが同じになるため、定常状態の安定した動作点が得られる。この制御電圧は、同様の構造の、同時調節(co-regulate)すべき他のＭＯＳトランジスタのすべてに供給される。
【０００７】
同時制御(jointly control)すべきＭＯＳトランジスタの実際の動作状態が、調節された基準ＭＯＳトランジスタの動作状態から外れる場合、例えば、ＭＯＳトランジスタの１つでのみ、両端間の直流電圧が消失した形になる場合、望ましくない、有害な制御偏差が生じることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述の欠点および短所に鑑み、概略的に述べた現況技術を考慮に入れて、本発明は、ＭＯＳトランジスタが、直流が消失した状態、すなわち直流ゼロで動作する場合に、実際には基準周波数を用いずに、制御偏差を生じずに抵抗の変動を調整できるように、冒頭の段落で述べたタイプの回路構成および冒頭の段落で述べたタイプの回路構成に関する方法をさらに発展させることを目的とする。
【課題を解決するための手段】
【０００９】
この目的は、請求項１に記載の特徴を有する電気回路構成または電子回路構成、および請求項６に記載の特徴を有する方法によって達成される。本発明の有利な実施形態および有効なさらなる実施形態については、それぞれの従属請求項において特徴付けられている。
【００１０】
本発明の教示によれば、直流変調がゼロに等しい少なくとも１つのＭＯＳトランジスタの抵抗の制御を改善するまったく新しい種類の手法が得られる。この点に関連して、本発明は、それぞれ正の蓄積動作点オフセットおよび同じ大きさの負の蓄積動作点オフセットを有する、対応する２つの基準トランジスタを挿入することによって、基準素子を２回構築することに基づいており、これらのオフセットを平均することによって、所望の動作点に近づけることができる。言い換えれば、本発明の原理は、曲線グラフの正接(tangent)の代わりに正割(secant)を用いることに相当する。
【００１１】
本発明による回路構成および本発明による方法は、ゼロの直流電圧降下、すなわち消失する直流電圧を有する少なくとも１つのＭＯＳトランジスタの抵抗値を調節するという原理に基づき、これは、制御すべき少なくとも１つのＭＯＳトランジスタに、例えば交流信号（交流）のみが供給されることを意味する。
【００１２】
本発明によれば、少なくとも１つのＭＯＳトランジスタの抵抗値を調節するために、少なくとも２つの基準ＭＯＳトランジスタのそれぞれの両端間で正の直流電圧降下および負の直流電圧降下が生成されるように、交流ではなく直流によってエミュレーションが行われる。次いで、（絶対値で）算術平均が計算され、少なくとも１つの外部抵抗素子によって生じた直流電圧降下と比較される。この比較から得られる比較器素子の電圧を使用して、１つまたは複数のＭＯＳトランジスタを制御する。
【００１３】
本発明による回路構成および本発明による方法は、１つまたは複数のＭＯＳトランジスタが、直流電圧が消失した状態で動作する本発明の応用例において、本発明によって、基準周波数を用いずに、制御偏差を生じずに抵抗値の変動を補償することが可能になるという点で、多数の利点を有する。したがって、本発明に有意な方式では、急フランク・フィルタ(steep-flank filter)の集積化が実現可能である。このフィルタの集積化は、厳しい仕様要件に基づき、抵抗値の変動を補償せずには実現不可能なものであった。
【００１４】
上述の直流電圧が消失した状態で動作するＭＯＳトランジスタの制御偏差の低減および上述の調節されたフィルタの偏差範囲の低減に加えて、基準フィルタおよび周波数生成の省略によるコスト削減もが実現される。したがって、本発明による製品は、他の製造業者の製品に比べて、より高い周波数精度を有し、かつ低コストであるので、十分な競争力を有する。
【００１５】
本発明は、さらに、少なくとも１つの上述の種類の回路構成を含み、かつ／または上述の種類の方法によって動作するフィルタ回路に関する。
【００１６】
本発明は、さらに、データおよび信号の双方向交換を行うケーブル・ドライバ、特に、少なくとも１つの上述の種類の集積フィルタ回路を備え、かつ少なくとも１つの上述の種類の回路構成を含み、かつ／または上述した種類の方法によって動作するケーブル・ドライバに関する。
【００１７】
この種のケーブル・ドライバは、例えば、ケーブル・モデムまたはセット・トップ・ボックス用の製品群に使用され、例えば、
・一方では、高周波数信号を抑制する（→ケーブル・ドライバの低域通過機能）、おそらくは上流チップから到来するアナログ信号の高調波またはミラー信号を抑制するため、
・他方では、より大きな振幅で信号をヘッド局(head station)に供給する（→ケーブル・ドライバの増幅機能）ために使用される。
【００１８】
本発明は、さらに、
・少なくとも１つのケーブル・モデム内、および／または
・少なくとも１つのセット・トップ・ボックス内、および／または
・テレビ・ケーブルを介したインターネット上
における、少なくとも１つの上述の回路構成、および／または上述の方法、および／または少なくとも１つの上述のフィルタ回路、および／または少なくとも１つの上述のケーブル・ドライバの応用に関する。
【００１９】
ケーブル・モデムとは、機能上、エンド・ユーザに対して、対応するサービス提供者との双方向高速アクセスを提供するケーブル分配網用のモデムであり、この点で、ケーブル・モデムは、ＤＳＬ（デジタル加入者線）などの他の広帯域技術に取って代わるものである。
【００２０】
双方向性を保証するために、ケーブル・モデムは、入力チャネル、および下り(downstream)、すなわちヘッド局から加入者への方向を実現する帰路チャネルと、ある帯域幅、例えば６メガヘルツの帯域幅とで構築され、６４値直交振幅変調（＝いわゆる６４値ＱＡＭ）では、かかる帯域幅で約１０メガビット／秒〜約３０メガビット／秒までの伝送速度が得られる。上り(upstream)では、帰路チャネルに最高約１０メガビット／秒までの伝送速度が利用でき、この上りでは、一般に四位相変調（いわゆるＱＰＳＫ（四位相偏移変調））が利用される。
【００２１】
入力チャネルおよび帰路チャネルで伝送特性が対称であるケーブル・モデムの他に、伝送特性が非対称であるケーブル・モデムもある。Ｌ（ｏｃａｌ）Ａ（ｒｅａ）Ｎ（ｅｔｗｏｒｋ）（ローカル・エリア・ネットワーク）アプリケーションにそのまま対応(support)できるように、その伝送プロトコルは、ローカル・ネットワークの伝送プロトコルに一致している。
【００２２】
セット・トップ・ボックスは、あらゆる種類のデジタル画像、デジタル・データおよび／またはデジタル音声を受信する器具である。符号化チャネル用の共通インターフェース（ＣＩ）を備えたセット・トップ・ボックスに加えて、非符号化チャネル用の、ザッピング・ボックス(zapping box)とも呼ばれるセット・トップ・ボックスがある。
【００２３】
セット・トップ・ボックスは、テレビ受信機に接続され、テレビが受信することのできない符号化テレビ信号を、対応する規格信号に復号する。さらに、セット・トップ・ボックスはまた、例えばオンライン・サービスの使用などのパーソナル・コンピュータ（ＰＣ）アプリケーション、および有料視聴、テレショッピング、ビデオ・オンデマンドなどの双方向分配サービスを利用するためのスクランブル解除、解像、または信号分離などの様々な追加の機能を果たすこともできる。
【００２４】
最後に、本発明は、基準周波数を用いずに少なくとも１つの集積フィルタを調節する、特に、少なくとも１つのトランジスタを調節する、特に、直流変調が消失した状態の少なくとも１つのＭＯＳトランジスタの抵抗値を制御するための、少なくとも１つの上述の回路構成および／または上述の方法の使用に関する。
【００２５】
上記で示したように、本発明の教示を有利な形で実行する様々な可能性がある。これに関して、一方では、請求項１に従属する請求項を参照されたく、他方では、図１Ａ、１Ｂおよび２に示す詳細な実施形態を用いて、本発明のさらなる実施形態、特徴、および利点について以下で詳細に説明する。
【００２６】
本発明の上記その他の態様は、以下で説明する実施形態から明らかになり、それらを参照することによってはっきりするであろう。
【００２７】
図１Ａ、１Ｂ、および２において、同じまたは類似の設計、素子または特徴には、同じ参照符号が付されている。
【発明を実施するための最良の形態】
【００２８】
本発明の技術的背景に関して、まず、チャネル抵抗（ＭＯＳトランジスタのＵｄ（ｒａｉｎ）ｓ（ｏｕｒｃｅ）（Ｕドレイン−ソース）をＩｄ（ｒａｉｎ）ｓ（ｏｕｒｃｅ）（Ｉドレイン−ソース）で割ったもの）は、一方では、ゲート−ソース電圧Ｕｇｓに依存し、他方では、ドレイン−ソース電圧Ｕｄｓにも依存することを述べておきたい。これは、図１Ａに示したグラフ（それぞれのゲート−ソース電圧Ｕｇｓが一定の場合の３つのトランジスタ特性を示す）および図１Ｂに示したグラフ（それぞれのドレイン−ソース電圧Ｕｄｓが一定の場合の３つのトランジスタ特性を示す）から推測することができる。
【００２９】
ここで、フィルタ内のＭＯＳトランジスタがその両端間の直流電圧がゼロで動作する場合、すなわち、このＭＯＳトランジスタに直流が流れない（交流変調のみ）場合、従来の制御では制御偏差が生じるので適用できない。というのは、従来の制御は消失しない直流に依存するからである（その動作点は特性曲線上にあり、直流変調の場合では、この動作点が外れる(displace)ことになる）。
【００３０】
この理論上の前置きに従って、図２に、直流変調がゼロに等しいＰ−ＭＯＳ−ＦＥＴ（Ｐ型金属酸化物半導体電界効果トランジスタ）１０、１２、１４、…、１８のそれぞれの抵抗値を制御することができる回路構成１００の実施形態を示す。
【００３１】
この回路構成１００は、本発明による方法に対応して機能する。この方法によると、動作点からの第１のオフセットを有する、第１の内部基準ＭＯＳ−ＦＥＴ１０を含む第１の基準素子１０、２０、７０に加えて、第１のオフセットと値が等しいが符号が反対の、動作点からの第２のオフセットを有する、第２の内部基準ＭＯＳ−ＦＥＴ１２を含む第２の基準素子１２、３０、４０、７２、７６が設けられ、以下で説明するように最適動作点に近づきかつ達するように、第１のオフセットと第２のオフセットとの算術平均が取られる。
【００３２】
詳細には、基準電圧Ｕｒｅｆから述べると、この電圧は、第１の内部基準ＭＯＳ−ＦＥＴ１０のソース接続部１０ｓおよび第２の内部基準ＭＯＳ−ＦＥＴ１２のソース接続部１２ｓに供給され、基準電流Ｉｒｅｆによって、外部抵抗７８を用いて電圧Ｕｒが生成される。この外部抵抗７８は、この目的で、第１の内部基準ＭＯＳ−ＦＥＴ１０のソース接続部１０ｓならびに第２の内部基準ＭＯＳ−ＦＥＴ１２のソース接続部１２ｓに接続される。
【００３３】
第１の内部基準ＭＯＳ−ＦＥＴ１０に関しては、基準電流と同等の第１の電流Ｉ１によって、第１の内部基準ＭＯＳ−ＦＥＴ１０のドレイン接続部１０ｄに、基準電圧Ｕｒｅｆよりも低い第１の電圧Ｕ１が生成される。第２の内部基準ＭＯＳ−ＦＥＴ１２に関しては、等しいが負の第２の電流１２によって、等しいが反対すなわち逆の電圧降下が生成され、したがって、第２の内部基準ＭＯＳ−ＦＥＴ１２のドレイン接続部１２ｄに、基準電圧Ｕｒｅｆよりも高い第２の電圧Ｕ２が生成される。
【００３４】
この点に関連して、第２の電流Ｉ２は、基準電流Ｉｒｅｆおよび第１の電流Ｉ１と等しいが反対であることが、電流の原理上の(technical)方向（正から負へ）を示す、図面中のＩｒｅｆ、Ｔ１およびＩ２の隣の矢印の方向によって明白になっている。
【００３５】
次に、第１の電圧Ｕ１が、第１のバッファ素子２０の入力接続部２０ｉに供給され、このバッファ素子２０によって緩衝される。それに対応して、第２の電圧Ｕ２が、第２のバッファ素子３０の入力接続部３０ｉに供給され、この第２のバッファ素子３０によって緩衝される。続いて、第２の電圧Ｕ２は、−１の利得係数を有する反転増幅器として接続された演算増幅器４０により、基準電圧Ｕｒｅｆに対して、第２の反転電圧Ｕ２ｉｎｖに反転される。
【００３６】
この目的で、第２のバッファ素子３０の出力接続部３０ｏが、抵抗７４を介して、算増幅器４０の第１、すなわち負の入力接続部４０ｉ１に接続されるとともに、演算増幅器４０の第２、すなわち正の入力接続部４０ｉ２が、第１の内部基準ＭＯＳ−ＦＥＴ１０のソース接続部１０ｓ、第２の内部基準ＭＯＳ−ＦＥＴ１２のソース接続部１２ｓ、および外部抵抗７８に接続され、基準電圧Ｕｒｅｆで充電される。
【００３７】
さらに、もう１つの抵抗７６が、演算増幅器４０の第１の負の入力接続部４０ｉ１および演算増幅器４０の出力接続部４０ｏに並列に接続されている。
【００３８】
第１のバッファ素子２０の出力接続部２０ｏに接続された第１の抵抗７０の両端間の第１の緩衝化電圧Ｕ１と、演算増幅器４０の出力接続部４０ｏに接続された第２の抵抗７２の両端間の第２の反転電圧Ｕ２ｉｎｖとが、次いで平均化され、比較器５０の正の入力５０ｉ１に供給され、その他方の負の入力５０ｉ２には、外部抵抗７８によって生成された電圧Ｕｒが印加される。この目的で、外部抵抗７８は、比較器５０の第２の負の入力５０ｉ２に接続されている。
【００３９】
比較器５０は、平均値Ｕｍを外部抵抗７８によって生成された電圧Ｕｒと比較し、その出力５０ｏからコンデンサ６０に充放電する。このコンデンサ６０は、比較器５０の出力接続部５０ｏだけでなく、第１の内部基準ＭＯＳ−ＦＥＴ１０のゲート１０ｇ、第２の内部基準ＭＯＳ−ＦＥＴ１２のゲート１２ｇ、および同時制御すべきさらに他のＭＯＳ−ＦＥＴ１４、…、１８すべてのそれぞれのゲート１４ｇ、…、１８ｇにも接続されている。
【００４０】
コンデンサ電圧Ｕｃは、基準ＭＯＳＦＥＴ１０、１２両方の制御電圧として働き、それらのゲート１０ｇ、１２ｇ、およびさらに他のＭＯＳ−ＦＥＴ１４、…、１８すべての各ゲート１４ｇ、…、１８ｇに供給される。制御電圧Ｕｃは、平均値Ｕｍが外部抵抗７８によって生成された電圧Ｕｒと一致すると直ちに変動しなくなる。
【００４１】
上記で説明した回路構成１００およびこの回路構成に関連して説明した方法の応用範囲について論じる前に、本発明に鑑みて、Ｍ（ｅｔａｌ）Ｏ（ｘｉｄｅ）Ｓ（ｅｍｉｃｏｎｄｕｃｔｏｒ）Ｆ（ｉｅｌｄ）Ｅ（ｆｆｅｃｔ）Ｔ（ｒａｎｓｉｓｔｏｒ）（金属酸化物半導体電界効果トランジスタ）では、ドレイン接続部およびソース接続部は、原則として物理的に交換可能であることを補足しておきたい。これは、上記で説明した回路構成１００の場合では、ドレイン接続部とソース接続部が物理的に「同一であること」を意味する。すなわち、任意選択による、本発明に固有の、
・第１の内部基準ＭＯＳ−ＦＥＴ１０のドレイン接続部１０ｄおよびソース接続部１０ｓの物理的な交換、および／または
・第２の内部基準ＭＯＳ−ＦＥＴ１２のドレイン接続部１２ｄおよびソース接続部１２ｓの物理的な交換
は、本発明の開示および保護範囲に含まれることを意味する。
【００４２】
上記回路構成１００およびこの回路構成１００に関して説明した上記方法の応用範囲は、例えば、基準周波数を用いない集積フィルタの調節にまで及び、したがって、本発明は、例えば、データおよび信号の双方向交換用のケーブル・ドライバに利用可能である。かかるケーブル・ドライバの応用分野は、とりわけ、ケーブル・モデム、セット・トップ・ボックスまたはテレビ・ケーブルを介したインターネットであり、これらに本発明の集積回路（ＩＣ）が使用される。
【図面の簡単な説明】
【００４３】
【図１Ａ】それぞれのゲート−ソース電圧Ｕｇｓが一定の場合の、３つのトランジスタ特性を概略的に示すグラフである（ドレイン−ソース電流Ｉｄｓをドレイン−ソース電圧Ｕｄｓに対してプロットしてある）。
【図１Ｂ】それぞれのドレイン−ソース電圧Ｕｄｓが一定の場合の、３つのトランジスタ特性を概略的に示すグラフである（ドレイン−ソース電流Ｉｄｓをゲート−ソース電圧Ｕｇｓに対してプロットしてある）。
【図２】本発明の方法に従って動作する本発明の電気回路構成または電子回路構成の実施形態を示す概略図である。個々の設計を見やすくかつ分かりやすくするために、素子および特徴は一定の縮尺で描かれてはいない。
【符号の説明】
【００４４】
１００  回路構成
１０  第１の基準トランジスタ、特に直流変調が消失した状態の第１のＭＯＳＦＥＴ
１０ｄ  第１の基準トランジスタ１０のドレイン接続部
１０ｇ  第１の基準トランジスタ１０のゲート接続部
１０ｓ  第１の基準トランジスタ１０のソース接続部
１２  第２の基準トランジスタ、特に直流変調が消失した状態の第２のＭＯＳＦＥＴ
１２ｄ  第２の基準トランジスタ１２のドレイン接続部
１２ｇ  第２の基準トランジスタ１２のゲート接続部
１２ｓ  第２の基準トランジスタ１２のソース接続部
１４  第３のトランジスタ
１４ｇ  第３のトランジスタ１４のゲート接続部
１８  第４のトランジスタ
１８ｇ  第４のトランジスタ１８のゲート接続部
２０  第１のバッファ素子
２０ｉ  第１のバッファ素子２０の入力接続部
２０ｏ  第１のバッファ素子２０の出力接続部
３０  第２のバッファ素子
３０ｉ  第２のバッファ素子３０の入力接続部
３０ｏ  第２のバッファ素子３０の出力接続部
４０  演算増幅器、特に−１の増幅係数を有する反転増幅器
４０ｉ１  演算増幅器４０の第１の負の入力接続部
４０ｉ２  演算増幅器４０の第２の正の入力接続部
４０ｏ  演算増幅器４０の出力接続部
５０  比較器素子
５０ｉ１  比較器素子５０の第１の正の入力接続部
５０ｉ２  比較器素子５０の第２の負の入力接続部
５０ｏ  比較器素子５０の出力接続部
６０  コンデンサ素子
７０  第１の抵抗
７２  第２の抵抗
７４  第３の抵抗
７６  第４の抵抗
７８  外部抵抗
Ｉ１  第１の電流
Ｉ２  第２の電流
Ｉｄｓ  ドレイン−ソース電流
Ｉｒｅｆ  基準電流
Ｕ１  第１の電圧すなわち第１の電圧降下、特に正の（直流）電圧降下
Ｕ２  第２の電圧すなわち第２の電圧降下、特に負の（直流）電圧降下
Ｕ２ｉｎｖ  第２の反転電圧すなわち第２の反転電圧降下、特に直流反転電圧降下
Ｕｃ  コンデンサ素子６０の電圧、特に制御電圧
Ｕｄｓ  ドレイン−ソース電圧
Ｕｇｓ  ゲート−ソース電圧
Ｕｍ  平均電圧値、特に算術平均電圧値
Ｕｒ  外部電圧すなわち外部電圧降下、特に外部直流電圧降下
Ｕｒｅｆ  基準電圧
【図１Ａ】
2006521053.tif 000003
【図１Ｂ】
2006521053.tif 000004
【図２】
2006521053.tif 000005
【国際調査報告】
2006521053.tif 000006
2006521053.tif 000007
2006521053.tif 000008