(57)【要約】シャロートレンチアイソレーション構造（図４）を形成するための方法（図３Ａ〜３Ｉ）が説明され、底部のパッド酸化物層（６２）、中間の窒化シリコン層（６４）、中間の酸化物層（６６）および上部の窒化シリコン層（６８）がシリコン基板（６０）上に順番に形成される。次に、フォトリソグラフィックマスキングおよび異方性エッチングが行なわれて基板にトレンチ（７０）が形成される。次に、酸化物材料（８０）が上部の窒化シリコン層の上部に堆積され、同時にトレンチを充填する（図３Ｅ）。次に、上部の窒化シリコン層は除去され、続いて下方の酸化物層の等方性エッチングが行なわれる。中間の窒化物層が天然のエッチストップとして働くため、酸化物材料は望ましい形状に作ることができる。中間の窒化物層およびパッド酸化物層は後に除去され、シャロートレンチアイソレーション構造の製造が完了する。
2006504264.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置にアイソレーショントレンチ構造を形成する方法であって、
第１の酸化シリコン層、第１のマスキングバリア層、第２の酸化シリコン層および第２のマスキングバリア層をシリコン基板上に順番に形成するステップと、
前記シリコン基板にトレンチを形成するために異方性エッチングを行なうステップと、
前記トレンチを酸化シリコン材料で充填するステップと、
前記第２のマスキングバリア層を選択的に除去して、酸化シリコントレンチ充填材料を無傷のままに残し、これにより突出酸化物構造を形成するステップと、
等方性エッチング方法を使用して前記第２の酸化シリコン層を除去し、これにより前記突出酸化物構造がその足部の面積よりも狭い頂の面積を有するように形作るステップと、
前記第１のマスキングバリア層および前記第１の酸化シリコン層を順番に除去するステップとを含む、方法。
【請求項２】
前記第１および第２の酸化物層は前記シリコン基板の角の領域を露出するためにエッチバックされる、請求項１に記載の方法。
【請求項３】
ライナー酸化物層は、異方性のトレンチのエッチングのステップの後に、露出されたシリコン基板上に形成される、請求項１に記載の方法。
【請求項４】
前記第１のマスキングバリア層は、それが酸化物の後退のステップ中に酸化物とともに後退され得るように、前記ライナー酸化物層とほぼ同じ層の厚みに作られる、請求項３に記載の方法。
【請求項５】
前記第１のマスキングバリア層の厚みは、１００Åから５００Åの範囲内にある、請求項４に記載の方法。
【請求項６】
ライナー酸化物層は、前記酸化物の後退のステップの後に、露出されたシリコン基板上に形成される、請求項４に記載の方法。
【請求項７】
前記第１のおよび第２のマスキングバリア層は窒化シリコン層である、請求項１に記載の方法。
【請求項８】
前記第１および第２の窒化シリコン層は低圧化学蒸着法（ＬＰＣＶＤ）によって堆積される、請求項７に記載の方法。
【請求項９】
前記第１の窒化シリコン層の厚みは１００Åから３００Åの範囲内にある、請求項７に記載の方法。
【請求項１０】
酸化物材料で前記トレンチを充填するステップの後に、前記方法は、
前記酸化物材料上で高密度化プロセスを行なうステップと、
前記第２のマスキングバリア層の上部の前記酸化物材料を除去するために化学機械研磨を行なうステップとをさらに含む、請求項１に記載の方法。
【請求項１１】
前記第１の酸化シリコン層は前記シリコン基板の熱酸化により形成される、請求項１に記載の方法。
【請求項１２】
前記トレンチを充填するために使用される前記酸化物材料は、ＴＥＯＳをソースガスとして使用するＬＰＣＶＤによって堆積される、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、集積半導体回路のための製造方法に関する。特に、この発明は、シャロートレンチアイソレーション構造のための製造方法に関する。
【背景技術】
【０００２】
密にパッケージされた集積回路の製造では、活性な装置の周辺にシャロートレンチアイソレーション（ＳＴＩ）構造を製造することは、キャリアが基板を通って近隣の装置に貫通するのを防止するために非常に有効な方法である。ＳＴＩ構造の形成のための一般的な手順が図１に示される。図１Ａでは、パッド酸化物１２の層および窒化シリコン１４の層が半導体基板１０の上部に順番に形成される。図１Ｂでは、被覆層１２および１４ならびに半導体基板１０のフォトリソグラフィックマスキングおよび異方性エッチングにより、シャロートレンチ１６が形成される。図１Ｃでは、熱酸化によって、露出されたシリコン基板に薄いライナー酸化物１８が形成される。続く酸化物堆積のステップでトレンチ１６が酸化物材料で充填され、続く化学機械研磨（ＣＭＰ）のステップで図１Ｄに示される構造が可能となる。図１Ｅは、窒化シリコン層１４が除去された後に残る構造を示す。後続の酸化物エッチングにより、図１Ｆに示されるアイソレーション構造が得られる。
【０００３】
一旦アイソレーション構造が完成されると、ＥＥＰＲＯＭセルなどの半導体装置を構築することができる。図２は、部分的に形成されたＥＥＰＲＯＭセルを示す。ＥＥＰＲＯＭセルを構築する際の第１のステップは、シリコン基板３０上に薄いゲート酸化物層３２を形成することである。次のポリシリコン層３４のＣＶＤ堆積によって、ＥＥＰＲＯＭ４８のためのフローティングゲートが形成される。酸窒化（ＯＮＯ）層３６および制御ゲートの役割を果たす第２のポリシリコン層３８が順番に形成される。当業者に周知であるように、ＥＥＰＲＯＭセルは、そのカップリング比がより高い場合に効率的にプログラムまたは消去することができる。カップリング比は、制御ゲート３８とフローティングゲート４８との間に形成される第１の静電容量（図示せず）と、フローティングゲート４８とシリコン基板３０との間に形成される第２の静電容量（図示せず）との比率である。第１および第２の静電容量は直列に接続されるため、より高いカップリング比は、他のすべての要因が同じままであるとすると、フローティングゲート４８と基板３０との間により大きな電圧の低下があることを意味し、電子がゲート酸化物３２を通り抜けるのが容易かつ高速になる。結果として、ＥＥＰＲＯＭのプログラミングおよび消去が速くなる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＥＥＰＲＯＭセルのカップリング比を改善するために、ここ数年、さまざまな方法が開発されてきた。カップリング比を改善するための２つの明らかな方法は、（制御ゲート３８とフローティングゲート４８との間の）第１の静電容量を増加させることによるものか、または（フローティングゲート４８と基板３０との間の）第２の静電容量を減少させることによるものである。静電容量は、容量的な表面積の操作か、または容量的な表面間の距離の操作によって操作できることが同じようによく理解されている。カップリング比を増加させるための１つの方法は、ゲート酸化物層３２を厚くするのと同時にキャリアの移動を容易にするためにゲート酸化物層の一部により小さなトンネル領域を作ることを必要とする。別の方法は、ゲート酸化物３２によって占有される面積を減少させることを必要とする。さらに別の方法は、酸窒化層３６を薄くすることを必要とする。酸窒化層３６によって占有される表面積４６を増加させることによって、（制御ゲート３８とフローティングゲート４８との間の）第１の静電容量をさらに増加させることも望ましい。しかしな
がら、既に述べ、かつ図１に示されるようなアイソレーショントレンチ構造を形成する既存の方法では、同時にゲート酸化物の面積４４を拡張することなしに酸窒化面積４６を拡張することは不可能であり、カップリング比の改善におけるそのような操作の利点が失われる。
【０００５】
結果的に、ゲート酸化物層３２によって占有される面積、および酸窒化層３６によって占有される面積を独立して操作することを可能にするアイソレーショントレンチの製造機構を有することが望ましい。
【０００６】
この製造方法のもう１つの限界は、ゲートコンダクタの厚みがパッド酸化物層（図１の１２）によって制約される点である。これは、ゲートコンダクタの高さが典型的には突出アイソレーション構造（図２の４０）の高さによって制限され、突出アイソレーション構造４０の高さが窒化シリコン層（図１の１４）およびパッド酸化物層１２の合計の高さによって決定されるからである。しかしながら、窒化シリコン層１４の膨張率とパッド酸化物層１２のそれとが非常に異なるため、後続の製造ステップ中に２つの層１２および１４の界面の周辺に大きなストレスが構築され得る。そのような応力は、基板の活性領域での結晶格子の転位を引起こし、電流の漏れおよび装置の故障に繋がり得る。通常は、過度の応力が構築されるのを防止するため、窒化物層１４の厚みはパッド酸化物層１２の１０倍を超えない。最終的な酸化物のエッチングを素早くかつ制御された態様で行なうことができるように、非常に薄いパッド酸化物層１２を有することが一般に望ましいため、窒化物層１４の厚みも制限される。パッド酸化物層１２の厚みを増すことなく、より高いアイソレーション構造の形成を可能にする製造方法を有することが望ましい。
【０００７】
ＩＣチップ製造業者が面するもう１つの問題は、パッド酸化物層１２がエッチングで取除かれたときに活性領域で鋭い基板の角（図１Ｆの２２および図２の４２）が露出されることである。応力はシャロートレンチの鋭い角に集中する傾向があるため、露出された鋭い角４２は、完成装置で接合部の漏れを引起こし、装置の故障に繋がり得る。鋭い角の形成および後続の露出を低減するアイソレーション構造のための製造方法を有することが望ましい。
【課題を解決するための手段】
【０００８】
発明の概要
上述の製造プロセスによって課される限界を克服するため、この発明は、アイソレーショントレンチ構造の形成のための独自の４層の方法を提供する。この発明の好ましい実施例では、アイソレーショントレンチ製造プロセスは、シリコン基板に複数層の構造を形成するステップで始まり、これは、薄いパッド酸化物の層、窒化シリコンの層、酸化シリコンのより厚い層、および窒化シリコンのさらに厚い層を順番に形成するステップを含む。続いてフォトリソグラフィックマスキングおよび異方性エッチングの手順がシリコン基板にトレンチを形成する。次に、酸化シリコン材料が堆積されてトレンチを充填する。次に、上部の窒化シリコン層がエッチングで取除かれて、酸化物層およびトレンチを充填する酸化物の一部が露出されて突出構造となる。
【０００９】
残りの窒化物層を天然のエッチストップとして使用して、次に、露出された酸化物が異方性エッチングで取除かれる。窒化物層が天然のエッチバリアとして働くため、突出酸化物構造上に望ましいプロファイルを作製するためにエッチ時間を延長することができ、酸窒化表面積の増加によりカップリング比が増加する。望ましいプロファイルが酸化物構造上に実現されると、窒化シリコン層を排除するために窒化物のエッチングが行なわれる。次に、残りの薄いパッド酸化物をエッチングで取除くために、短い酸化物のエッチングが行なわれ、足部の面積よりも実質的に小さい頂の面積を有する突出アイソレーション構造が残り、カップリング比が改善されたＥＥＰＲＯＭの作製が可能になる。さらに、突出ア
イソレーション構造の厚みに対する制約は、複数層の構造を使用することにより取除かれる。なぜなら、上部の窒化物層の厚みは、もはや薄いパッド酸化物層の必要性によって制約されないためである。
【発明を実施するための最良の形態】
【００１０】
図３Ａを参照すると、この発明によるシャロートレンチアイソレーション構造を形成する方法は、シリコン基板６０の上部に薄いパッド酸化物６２を形成するためのシリコン基板６０の熱酸化で始まる。次に、典型的には１００Åから５００Åの厚みの範囲内の第１の窒化物層６４がパッド酸化物層６２の上部に堆積され、パッド酸化物層６２は典型的には５０Åから２００Åの厚みの範囲内であり、続いて、典型的には１００Åから３００Åの厚みの範囲内の第２の酸化シリコン層６６、および典型的には１０００Åから２０００Åの厚みの範囲内の第２の窒化シリコン層６８の堆積が行なわれる。典型的なプロセスでは、窒化シリコン層６４および６８ならびに酸化物層６６は、低圧化学蒸着法（ＬＰＣＶＤ）によって形成される。図３Ｂでは、始めにトレンチの領域が第２の窒化シリコン６８の層の上部に形成されたマスク（図示せず）を使用して規定され、次に、異方性エッチングが行なわれてシャロートレンチ７０が形成される。図３Ｃは、等方的にトレンチを酸化物エッチング剤に露出することによる酸化物層６６および６２の後退を示す。用いられる製造プロセスに応じて、後退の量は３０Åから２００Åである。図３Ｄでは、熱酸化のステップが行なわれて、露出されたシリコン基板６０の表面にライナー酸化物層７６が形成される。ライナー酸化物の典型的な厚みは３００Åから６００Åである。図３Ｅに示される構造は、たとえば、テトラエチルオルトシリケート（ＴＥＯＳ）をソースガスとして使用するＬＰＣＶＤにより、第２の窒化物層６８の上部に酸化シリコン材料の厚い層（図示せず）を堆積し、トレンチ８０を酸化物材料で充填することにより形成される。この後、高密度化プロセスがトレンチを充填する酸化物で行なわれ、続いて酸化物材料の層を研磨して取除く化学機械研磨（ＣＭＰ）のステップが行なわれ、トレンチ８０内の酸化物材料は実質的に第２の窒化シリコン層６８と平坦化される。図３Ｆでは、第２の窒化物層６８は、たとえば、熱いリン酸溶液を含むエッチング剤を使用するウェットエッチングによりストライプにされて示され、突出酸化物構造８０が残る。図３Ｇを参照すると、続くＴＥＯＳを用いた緩衝された酸化物エッチング（ＢＯＥ）などの等方性酸化物エッチングのステップにより、第１の窒化物層６４が露出され、同時に突出酸化物構造８０が細くされる。背景技術のセクションで説明したように、細い頂を備えた突出酸化物構造は、ＥＥＰＲＯＭに対するより高いカップリング比につながる。図３Ｈは、第１の窒化物層６４がエッチングで取除かれた後の薄いパッド酸化物層６２が露出された酸化物構造８０のプロファイルを示す。図３Ｉは、たとえば、フッ化水素酸溶液での緩衝された酸化物エッチング（ＢＯＥ）により薄いパッド酸化物層６２がエッチングで取除かれた後の最終的な形のシャロートレンチアイソレーション構造を示す。
【００１１】
トレンチ構造を形成するステップを説明したので、次に各層の機能を説明する。先行技術の方法のように、突出トレンチ構造８０の高さは、上部の窒化シリコン層６８の厚みによってほぼ決定される。しかしながら、先行技術の方法とは違い、この上部の窒化物層６８の厚みは、最終的な酸化物のエッチングの効果を最小限にするために薄く保たれなければならないパッド酸化物６２の厚みによって制限されない。この発明によって教示される製造方法を使用して、この上部の窒化物層６８は、下にある酸化物層６６もそれに関して厚い限り、必要なだけ厚くすることができる。結果として、パッド酸化物６２の厚みを犠牲することなく、ゲートコンダクタの高さを厚くすることができる。
【００１２】
この発明の複数層の構造の別の利点は、第１の窒化シリコン層６４が第２の酸化物層６６の等方性エッチングのステップ中に天然のエッチングストップとして機能するという事実から生じる。窒化物層６４により、酸化物層６６の厚みにほとんど関係なく、酸化物のエッチングを進めることができる。結果として、酸化物のエッチング時間は、突出酸化物
構造８０のためのより望ましいプロファイルを形成するために長くすることができる。その頂でより小さいプロファイルを有するシャロートレンチアイソレーション構造を有することが非常に望ましい。そのような構造により、より好ましいカップリング比を有するＥＥＰＲＯＭの形成が可能となるためである。この発明では、酸化物エッチング剤に対する天然のバリアとして作用する第１の窒化シリコン層６４は、そのようなプロファイルの制御された形成を可能にする。図３Ｉに示されるように、この発明によって教示されるアイソレーショントレンチ形成の方法によれば、アイソレーション構造の頂とアイソレーション構造の足部との間の距離８２がより広くなる。
【００１３】
この発明の別の特徴は、異方性のトレンチのエッチングの後に酸化物の後退のステップを必要とする。この後退のステップの主な目的は、シリコン基板６０の角（図３Ｃの７４）を露出することである。後続のステップでのライナー層（図３Ｄの７６）の形成は、より良好な酸化物の充填を保証するだけでなく、露出された基板の角（図３Ｃの７４）のプロファイルをより窪んだ、かつより丸みをつけられたものに変更して、先行技術の方法での場合のように、装置の活性領域に露出されないようにする。
【００１４】
この発明の別の実施例では、第１の窒化物層６４は薄く作られるため、図３Ｃに示される酸化物の後退のステップ中に酸化物の層とともに後退される。第１の窒化シリコン層の厚みは、最適の結果のために１００Åから３００Åの範囲にあり得る。プロセスに対するこの変形の結果は、図４に示される。第１の窒化物層の後退の結果として、アイソレーション構造８８の足部は、装置の活性領域にさらに侵入し、活性領域を９０によって示される幅から、８６によって示される幅に低減し、装置のカップリング比をさらに改善する。
【００１５】
ここに開示される発明はＮＯＮＯの複数層の構成方法を明記しているが、当業者は窒化物層がＣＭＰおよび酸化物のエッチングに対するバリア層として主に働くことをすぐに理解するであろう。したがって、窒化物材料に対して同様の特性を備えた異なる材料も使用可能である。
【図面の簡単な説明】
【００１６】
【図１Ａ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図１Ｂ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図１Ｃ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図１Ｄ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図１Ｅ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図１Ｆ】先行技術のシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図２】先行技術のアイソレーション構造に基づく部分的に形成された不揮発性メモリ構造を示す断面図である。
【図３Ａ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｂ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｃ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｄ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｅ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｆ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｇ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｈ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図３Ｉ】この発明の一実施例によるシャロートレンチアイソレーション構造を作るステップを示す一連の断面図である。
【図４】この発明の別の実施例を使用することから得られるトレンチアイソレーション構造を示す断面図である。
2006504264.tif 000003
【図２】
2006504264.tif 000004
【図４】
2006504264.tif 000005
2006504264.tif 000006
2006504264.tif 000007
【手続補正書】
【提出日】平成16年1月22日(2004.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置にアイソレーショントレンチ構造を形成する方法であって、
第１の酸化シリコン層、第１のマスキングバリア層、第２の酸化シリコン層および第２のマスキングバリア層をシリコン基板上に順番に形成するステップと、
前記シリコン基板にトレンチを形成するために異方性エッチングを行なうステップと、
前記トレンチを酸化シリコン材料で充填するステップと、
前記第２のマスキングバリア層を選択的に除去して、酸化シリコントレンチ充填材料を無傷のままに残し、これにより突出酸化物構造を形成するステップと、
等方性エッチング方法を使用して前記第２の酸化シリコン層を除去し、これにより前記突出酸化物構造がその足部の面積よりも狭い頂の面積を有するように形作るステップと、
前記第１のマスキングバリア層および前記第１の酸化シリコン層を順番に除去するステップとを含む、方法。
【請求項２】
前記第１および第２の酸化物層は前記シリコン基板の角の領域を露出するためにエッチバックされる、請求項１に記載の方法。
【請求項３】
ライナー酸化物層は、異方性のトレンチのエッチングのステップの後に、露出されたシリコン基板上に形成される、請求項１に記載の方法。
【請求項４】
前記第１のマスキングバリア層の厚みは、１００Åから５００Åの範囲内にある、請求項３に記載の方法。
【請求項５】
ライナー酸化物層は、前記酸化物の後退のステップの後に、露出されたシリコン基板上に形成される、請求項３に記載の方法。
【請求項６】
前記第１のおよび第２のマスキングバリア層は窒化シリコン層である、請求項１に記載の方法。
【請求項７】
前記第１および第２の窒化シリコン層は低圧化学蒸着法（ＬＰＣＶＤ）によって堆積される、請求項６に記載の方法。
【請求項８】
前記第１の窒化シリコン層の厚みは１００Åから３００Åの範囲内にある、請求項６に記載の方法。
【請求項９】
酸化物材料で前記トレンチを充填するステップの後に、前記方法は、
前記酸化物材料上で高密度化プロセスを行なうステップと、
前記第２のマスキングバリア層の上部の前記酸化物材料を除去するために化学機械研磨を行なうステップとをさらに含む、請求項１に記載の方法。
【請求項１０】
前記第１の酸化シリコン層は前記シリコン基板の熱酸化により形成される、請求項１に記載の方法。
【請求項１１】
前記トレンチを充填するために使用される前記酸化物材料は、ＴＥＯＳをソースガスとして使用するＬＰＣＶＤによって堆積される、請求項１に記載の方法。
【国際調査報告】
2006504264.tif 000008