(57)【要約】本発明は、アンダーゲートエミッタ、すなわちゲート（203）がカソード（205）の下側の、絶縁層（204）の底部に配置されたエミッタを有する表示装置に関する。アノード（A）の高電場からエミッタを保護するため、エミッタとアノードの間には、電子誘導素子（207）が設置される。これにより、比較的低い電圧スイングを利用して、エミッタからの電子放出をオン状態とオフ状態間で制御することが可能となる。
2006510178.tif 000002
【特許請求の範囲】
【請求項１】
フィールドエミッション構造を有する表示装置であって、前記フィールドエミッション構造は、
第1および第2の平坦平行基板であって、両者の間に隙間を構成するように離して設置された第1および第2の平坦平行基板と、
前記第1の基板に設置されたアノードと、
前記第2の基板上の、前記第1の基板と面する側にある平面に設置された多数のカソードと、
前記カソードからの電子放出を制御する多数のゲート電極であって、前記第2の基板上の、前記カソードの下部に設置され、電気絶縁層によって前記カソードから分離される多数のゲート電極と、
を有し、前記第1および第2の基板間の前記隙間には、電子ビーム誘導素子が設けられることを特徴とする表示装置。
【請求項２】
前記カソードは、平行なカソードストリップであり、前記ゲート電極は、平行なゲートストリップであり、前記カソードストリップと直行する方向に延び、カソードストリップとゲートストリップの交点には、エミッタ素子が形成され、該エミッタ素子は、対応するカソードおよびゲート電極を活性化することで、アドレス指定されることを特徴とする請求項1に記載の表示装置。
【請求項３】
各エミッタ素子は、前記アノードと一体化された表示スクリーン内に、対応する画像素子を有し、前記電子ビーム誘導素子内に、対応する電子誘導ファンネルを有することを特徴とする請求項2に記載の表示装置。
【請求項４】
前記電子ビーム誘導素子は、前記第1の平坦基板と平行な面内に広がるプレートであることを特徴とする前記請求項のいずれか一つに記載の表示装置。
【請求項５】
前記カソードストリップは、前記エミッタ素子の領域に表面幅広部を有することを特徴とする請求項2に記載の表示装置。
【請求項６】
前記カソードストリップは、前記表面幅広部に開口孔を有することを特徴とする請求項5に記載の表示装置。
【請求項７】
前記エミッタ素子の領域の前記カソードストリップは、リング形状であることを特徴とする請求項5に記載の表示装置。
【請求項８】
前記エミッタ素子の領域の前記カソードストリップは、少なくとも2の同心円状リングの形状であることを特徴とする請求項7に記載の表示装置。
【請求項９】
前記エミッタ素子の領域の前記カソードストリップは、蛇行した形状であることを特徴とする請求項5に記載の表示装置。
【請求項１０】
前記カソードはカーボンナノチューブを有することを特徴とする前記請求項のいずれか一つに記載の表示装置。
【請求項１１】
ゲートストリップは、前記エミッタ素子の領域に開口孔を有することを特徴とする請求項2に記載の表示装置。
【請求項１２】
前記ゲート電極の前記開口孔は、実質的に、前記エミッタ素子の領域に対応するカソード表面拡張部と対応し、前記エミッタ素子と前記カソード間には最小の重複部が得られることを特徴とする請求項11に記載の表示装置。
【請求項１３】
前記絶縁層は、一体層であることを特徴とする前記請求項のいずれか一つに記載の表示装置。
【請求項１４】
前記絶縁層は、誘電率（εr）が異なる少なくとも2の副層を有し、誘電率が最も高い副層は、前記ゲート電極に最も近接していることを特徴とする請求項1乃至12のいずれか一つに記載の表示装置。
【請求項１５】
さらに、前記カソードと実質的に同一の平面に設置された予備ゲート電極を有することを特徴とする前記請求項のいずれか一つに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィールドエミッション構造を有する表示装置に関し、前記フィールドエミッション構造は、
第1および第2の平坦平行基板であって、両者の間に隙間を構成するように離して設置された第1および第2の平坦平行基板と、
前記第1の基板に設置されたアノードと、
前記第2の基板上の、前記第1の基板と面する側にある平面に設置された多数のカソードと、
前記カソードからの電子放出を制御する多数のゲート電極であって、前記第2の基板上の、前記カソードの下部に設置され、電気絶縁層によって前記カソードから分離される多数のゲート電極と、
を有する。
【背景技術】
【０００２】
そのようなフィールドエミッション構造は、米国特許第6,420,726号明細書に示されている。その構造には、基板上に平行ストリップとしてゲート電極が形成され、絶縁材料の連続層がゲート電極上部に設置される。カソードは、絶縁層の上部に平行配線として形成され、この配線は、ゲート電極の配線と直交している。ゲート電極は、基板上の、カソードの下部に設置されるため、このフィールドエミッション構造のエミッタ部は、アンダーゲートエミッタと呼ばれる。カソードは、カーボンナノチューブ（CNT）のような電子放出手段を有する。エミッタ素子は、所与のゲート電極配線と所与のカソード配線の交点に提供され、このエミッタ素子は、適切に励起された場合、カソードから電子を放出し、この放出された電子は、電子ビーム状態でアノードに向かって加速される。前記文献に示されているように、そのようなフィールドエミッション構造は、表示装置に用いることができる。
【０００３】
そのようなフィールドエミッション構造を有する表示装置の問題は、アノード電場がカーボンナノチューブ（CNT）エミッタからの電子放出に影響を及ぼすことである。CNTエミッタは、低電界強度、すなわち1乃至2V／μmで電子を放出する。放射の調整を可能にするには、ゲートからこの強度の電界を供給する必要がある。高アノード電場は、例えばカソードからの距離が0.5乃至5mmであって、アノード電圧が5kVのときに得られるが、これは、電子放出のオン、オフを切り替える際に必要となる電圧スイングを増大させる。アノード電場が高い場合、ゲートでのスイッチオフ電圧は、カソードに対して負になり得る。従って、アノード電圧が高い場合、高駆動力が必要となり、すなわち電子放出の調整に高い電圧スイングが必要となる。アノード電圧の抑制は、この問題の解決には実効がない。これは、表示装置にとって好ましくない電子ビームの発散につながるからである。
【特許文献１】米国特許第6,420,726号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、アンダーゲートエミッタを有する表示装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の表示装置では、アノード電圧（または電場）を低下することなく、すなわちビーム発散を生じさせることなく、エミッタのアノードの影響を抑制できる。従って電子放出の調整は、ゲート電圧のみによって有効に定められる。
【０００６】
この課題は、最初に示した、TV等の表示装置によって解決され、第1および第2の基板間の隙間には、電子ビーム誘導素子が設けられる。
【０００７】
そのような電子ビーム誘導素子は、アノード電圧の影響から実質的にエミッタ素子を保護する。従って、表示装置のアノード電圧を低下しなくても、低いゲート電極電位を利用することができる。
【０００８】
カソードは、平行なカソードストリップであり、ゲート電極は、平行なゲートストリップであり、前記カソードストリップと直行する方向に延び、カソードストリップとゲートストリップの交点には、エミッタ素子が形成され、対応するカソードおよびゲート電極を活性化することでアドレス処理されることが好ましい。
【０００９】
各エミッタ素子は、前記アノードと一体化された表示スクリーン内に、対応する画像素子を有し、前記電子ビーム誘導素子内に、対応する電子誘導ファンネルを有することが好ましい。これにより、大面積でかつ薄型の表示装置が製作できる。
【００１０】
電子ビーム誘導素子は、第1の平坦基板と平行な面内に広がるプレートであることが好ましい。
【００１１】
ある好適実施例では、カソードストリップは、エミッタ素子の領域に表面幅広部を有する。これにより、電子放出面の大面積化が可能となる。
【００１２】
カソードストリップは、表面幅広部に開口孔を有することが好ましい。これにより、大部分の電子がカソードの端部から放出されるようになり、エミッタ素子の電子放出特性が向上する。
【００１３】
ある好適実施例では、エミッタ素子の領域のカソードストリップは、リング形状であることが好ましく、あるいは、少なくとも2の同心円状リングを有することが好ましい。そのような形状はフィールドエミッションディスプレイに適する。
【００１４】
あるいは、カソードストリップは、エミッタ素子の領域に蛇行した形状を有しても良い。
【００１５】
カソードは、カーボンナノチューブを有することが好ましい。
【００１６】
好適実施例では、ゲートストリップは、エミッタ素子の領域に開口孔を有しても良い。この開口孔は、実質的に、前記エミッタ素子の領域に対応するカソード表面拡張部と対応し、前記エミッタ素子と前記カソード間には最小の重複部が得られることが好ましい。これにより、エミッタ−ゲート容量が低下し、表示装置の切り替えロスによって生じるエネルギー損失を抑制することができる。
【００１７】
絶縁層は一体層であっても良いが、透過率（εr）の異なる2の副層を有しても良く、誘電率の最も高い副層をゲート電極に最も近接させる。これにより、同じ総絶縁体厚さ、および同じゲート印加電圧の下でも、より強い電場がエミッタの位置に提供される。
【００１８】
好適実施例では、表示装置は、さらに前記カソードと実質的に同一の平面に設置された予備ゲート電極を有する。これにより、カソードの電子放出領域の周囲に電場を形成する際の自由度が向上する。
【００１９】
本発明のこれらのおよび他の態様は、以下に示す実施例を参照することでより理解することができる。
【発明を実施するための最良の形態】
【００２０】
図1には、従来の表示装置の断面図を示す。第1の基板101は、表示スクリーンとして用いられ、アノード（A）と接合される。第2の基板102上には、多数のゲート電極103が形成され、図には、電極のうちの一つを通る断面が示されている。ゲート電極層の上部には、絶縁層104が設置され、この絶縁層は、絶縁層104上に形成される多数のカソード（C）105からゲート電極103を分離する。カソード105は、ストリップであり、ゲート電極ストリップ103の方向と直交する方向に延びる。ゲート電極ストリップ103とカソードストリップ105の交点には、エミッタ素子106が提供され、ゲート電極103を用いて、エミッタ素子106の領域におけるカソード105からの電子放出が制御される。このエミッタ構造は、ゲートがカソードの下部に設置されているため、アンダーゲートエミッタと呼ばれ、反応性の高いカソードがディスプレイの最終製作工程で形成されるという利点を有し、これにより歩留まりが向上する。
【００２１】
第1および第2の基板101、102は、平坦であって、実質的に平行である。両者の間の空間は、真空にされ、真空表示装置が提供される。エミッタ素子の一部の領域で電子が放出された場合、これらの電子は、電子ビーム（EB）状態となり、アノードに向かって加速される。電子ビーム（EB）が第1の基板101に衝突した際、その位置に蛍光体が設置されている場合には、基板から光が放射される。従って、表示装置のエミッタ素子からの電子流を制御することによって、第1の基板に画像が表示される。
【００２２】
上述のように図1の表示装置では、電子を十分に加速させるため、アノード電圧を高く（例えば5kV）しなければならないが、アノード電圧がエミッタ素子周辺の電場に影響を及ぼすため、エミッタ素子からの電子流を適正に制御するには、高いゲート駆動（スイング）電圧を用いなければならないという問題がある。これは、当然のことながら、相対的に高いエネルギーを消費することにつながる。
【００２３】
図2には、本発明の実施例による表示装置を示す。この実施例は、例えばガラス製の第1および第2の基板201、202と、絶縁層204と、多数のカソード205とを有する。電子誘導素子（またはホッププレート）207は、第1および第2基板201、202の間に設置される。第1の基板201は、スクリーンを構成し、このスクリーンは、りん光材料と、インジウムスズ酸化物層のような導電層を有する。この層にはアノード電圧が印加される。第1および第2の基板間距離は、0.5乃至5mmの範囲にあることが好ましく、その間の空間はシールされ、真空ディスプレイが得られるように真空化される。絶縁層204は、例えばSiO2、SiOxNy（オキシナイトライド）、Al2O3またはSi3N4のような絶縁体で構成され、層の厚さは、1乃至5μmであることが好ましいが、これより厚くても良い。
【００２４】
上述のような電子誘導素子自体は、米国特許A,5986,399号にも記載されている。しかしながら、従来例では、そのような電子誘導素子は、選択手段として利用される。
【００２５】
本発明の実施例による電子誘導素子は、貫通孔の配列が設けられたプレートで構成され、この孔はファンネル（漏斗）状であることが好ましい。貫通孔の広い方の開口はカソードと面し、狭いほうの開口はアノードと面する。各エミッタ素子、すなわちゲートストリップ−カソードストリップの各交点毎に、一つの貫通孔が設けられる。このプレートは、カソードから0.01乃至0.1mmの位置に設置され、高アノード電場からエミッタ素子を遮断するため、低ゲート駆動電圧を用いてカソードからの電子放出を制御することが可能となる。各エミッタ素子に対して、プレートには対応する貫通孔があり、第1の基板201には対応する画像素子（画素）208がある。本実施例では、カソードがアースされ、アノード電圧が5乃至15kVに保持されているとき、電子ビームをスイッチオンするには、ゲート電圧は20乃至100V（エミッタの幾何形状および使用絶縁材料に依存する）で十分であり、ビームをオフにするには、ゲート電圧は、この電圧の0乃至0.5倍の範囲に降下させるだけで良い。ホッププレート207に印加する電圧は、約50乃至400Vであることが好ましい。
【００２６】
図3には、電子ビーム誘導素子またはホッププレートの一部の断面を概略的に示す。ホッププレートは、厚さが0.2乃至0.5mmであって、絶縁体または高抵抗半導体で構成される。ホッププレートは、その上部表面に電極302を有する。ホッププレート、またはプレートに形成されたファンネルの少なくとも内壁301は、電気的絶縁材料で構成され、この材料は、電子が内壁表面に衝突した際に、二次電子を放出する特性を有する。絶縁材料としてはMgOが好ましく、これは、ファンネルの内壁にコーティングされる。次にこれらの二次電子は表面に衝突して、さらに二次電子が発生し、あるいはアノードに面する小径の開口から、これらの二次電子が放出される。従って、一次電子によって、ファンネル表面全体において、出口開口に向かって1または2以上の電子ホッピングが生じるといえる。
【００２７】
電子のホッピング輸送は、帯電した絶縁体での二次放出過程に基づく。二次電子は、表面を帯電させ、電荷の分布は、ファンネル路に入る各放出電子に対して、平均的に1電子が出口開口から放出される状態で安定化する。従って平均的に、通路を出る電子と同数の電子が通路に入り、電子ビームは、通路を通って効果的に誘導される。この電子ホッピング効果は、例えば米国A,5,270,611号、S.T.  de  Zwant、G.  G.  P.  van  Gorkom、B.  H.  W.  Hendriks、N.  Lambert、P.  H.  F.  Trompenaars、フィリップスジャーナルオブリサーチ、50巻（p.307-335）、1996年の「絶縁体を超える電子輸送の基礎」、およびJ.  J.  Scholtz、D.  Dijkkamp、R.  W.  A.  Schmitz、フィリップスジャーナルオブリサーチ、50巻（p.375-389）、1996年の「二次電子放出特性」に示されている。
【００２８】
図4aには、エミッタ素子403の配列を概略的に示す。これらの素子は、ゲートストリップ401とカソードストリップ402間の交点に形成される。上述のように、ゲートストリップとカソードストリップは、電気絶縁層によって分離される。カソードストリップには、エミッタ素子領域での電子放出機能を増強させる、例えばカーボンナノチューブ404のような手段が提供されることが好ましい。
【００２９】
図4bには、図4aの線A-Aに沿った断面のエミッタ素子403を示す。エミッタ素子403は、ゲートストリップ401と交差するカソードストリップ402を有する。絶縁層405は、ゲートとカソードを分離する。
【００３０】
図5には、ある実施例によるエミッタ素子をより詳細に示す。カソードストリップ501には、開口孔502が設けられる。この部分は、カソードの電子放出能を高める。電子は、カソードの端部から優先的に放出されるが、開口孔はカソード構造により多くの端部を提供するからである。カソードストリップは、エミッタ素子の位置、すなわちゲート電極ストリップ504との交差部に、表面幅広部503を有することが好ましい。これにより、カソードにさらなる端部長さが提供される。このように本実施例では、カソードストリップは、幅広部を有し、この部分は狭くなった部分とつなげられる。
【００３１】
図6には別の実施例によるカソードを示す。本実施例では、表面幅広部と開口孔は、エミッタ素子の位置でカソードがリング状となるような状態で設けられる。リングの外径は約0.1乃至0.5mmであるが、0.3mmであることが好ましく、リングの幅は約1乃至100μmである。このように本実施例では、カソードストリップは、リング部を有し、この部分は直線部につなげられる。
【００３２】
図7には、さらに別の実施例によるカソードを示す。この実施例では、表面幅広部と開口孔は、エミッタ素子の位置でカソードが2の同心円部を有するように設けられ、2の同心円は2のリング状につなげられる。もちろんより多くのリングが提供されても良い。
【００３３】
図8には、さらに別の実施例によるカソードを示す。この実施例では、カソードは蛇行状である。別の代替例はくし型である。
【００３４】
図9には、本発明の実施例によるエミッタ素子を示す。一体型絶縁層901は、アンダーゲート電極902をカソード903から分離するために用いられる。本実施例では、予備ゲート電極904、905が設けられ、これらの電極は、カソードストリップ903と平行に延び、実質的に同一平面にある。予備ゲート電極は、個々に、アンダーゲート構造とは独立して制御されても良い。これは、カソード近傍の電子放出場を制御するより多くの可能性を提供する。例えば、発生した電子ビームを電子ビーム誘導素子のある箇所に向かって誘導させたり、CNTエミッタの位置で局部電場をより正確に制御したり、あるいは放出電子を集束させたりすることが可能となる。
【００３５】
図10には、本発明の別の実施例によるエミッタ素子を示す。エミッタ素子として積層された絶縁層が用いられる。絶縁層は、誘電率εr（誘電定数）の異なる少なくとも2の副層901a、901bで構成され、副層901bは、ゲート電極により近接しており、高い透過率を有する。これらの絶縁層は、上述の2種類の材料で構成される。これにより、同じ総絶縁体厚さ、および同じゲート印加電圧の下でも、より強い電場がエミッタ位置に提供される。
【００３６】
図11aおよび11bには、ゲート−カソード容量を低減する手段を備えるエミッタ素子を示す。図11aは、エミッタ素子の分解斜視図である。ゲート電極1102には開口孔1101が提供され、この開口孔は、カソードストリップ1103のエミッタ素子の位置での拡張部に実質的に対応する。図11bには、図11aの線I-Iに沿った断面図を示す。このように、各エミッタ素子のゲート−カソード重複部は、最小にされることが好ましく、あるいは少なくとも重複部が抑制されることが好ましい。好適実施例では、絶縁層1104には、対応する開口孔が設けられても良い。
【００３７】
これらの手段は、ゲートとカソード間の容量を低下させる。容量の低下は、放射素子の選択の際に生じる切り替えロスの抑制により、エネルギー消費の低下につながる。図11a、bに関して示したアンダーゲートエミッタ素子の実施例は、ホッププレートのない表示装置に利用しても良いことに留意する必要がある。
【００３８】
要約すると、本発明は、アンダーゲートエミッタ、すなわちゲートがカソードの下側の、絶縁層の底部に配置されたエミッタを有する表示装置に関する。アノードの高電場からエミッタを保護するため、エミッタとアノードの間には、電子誘導素子が設置される。これにより、比較的低い電圧スイングを利用して、エミッタからの電子放出をオン状態とオフ状態間で制御することが可能となる。
【００３９】
本発明を各種好適実施例に関して説明したが、本発明は、これらの実施例に限定されるものではないことを理解する必要がある。本発明は、当業者によって行われ得る、添付の特許請求の範囲にある全ての変更を含むものである。
【図面の簡単な説明】
【００４０】
【図１】従来の表示装置を示す図である。
【図２】本発明の実施例による表示装置を示す図である。
【図３】電子ビーム誘導素子を概略的に示した図である。
【図４ａ】エミッタの配列を概略的に示した図である。
【図４ｂ】エミッタの配列を概略的に示した図である。
【図５】カソードに開口孔が設けられた実施例によるエミッタ素子を示す図である。
【図６】第2の実施例によるカソードを示す図である。
【図７】第3の実施例によるカソードを示す図である。
【図８】第4の実施例によるカソードを示す図である。
【図９】一体型絶縁層を用いる本発明の実施例によるエミッタ素子を示す図である。
【図１０】積層絶縁層を用いる本発明の別の実施例によるエミッタ素子を示す図である。
【図１１ａ】ゲート−カソード容量を抑制する手段を備えるエミッタ素子を示す図である。
【図１１ｂ】ゲート−カソード容量を抑制する手段を備えるエミッタ素子を示す図である。
【図１】
2006510178.tif 000003
【図２】
2006510178.tif 000004
【図３】
2006510178.tif 000005
2006510178.tif 000006
【図５】
2006510178.tif 000007
【図６】
2006510178.tif 000008
【図７】
2006510178.tif 000009
【図８】
2006510178.tif 000010
【図９】
2006510178.tif 000011
【図１０】
2006510178.tif 000012
2006510178.tif 000013
【国際調査報告】
2006510178.tif 000014
2006510178.tif 000015
2006510178.tif 000016