(57)【要約】組み込みチューナが、垂直同期インタバルの間にのみ調整されるステップＡＧＣ増幅器（１）を有する。受信器が、当該組み込みチューナと、垂直同期信号を前記組み込みチューナにもたらすためのＩＦ復調回路（５，６）とを有する。
2006521744.tif 000002
【特許請求の範囲】
【請求項１】
ステップＡＧＣ増幅器と、
垂直同期インタバルの間にのみ前記ステップＡＧＣ増幅器を調整するための手段と
を有する組み込みチューナ。
【請求項２】
前記調整手段が、
クロックパルスを発生させるためのクロック発生器と、
前記ステップＡＧＣ増幅器を調整するように制御信号を生成するためのアップダウンカウンタと、
前記垂直同期インタバルの間にのみ前記アップダウンカウンタに前記クロックパルスを伝送するための手段と
を有する請求項１に記載の組み込みチューナ。
【請求項３】
前記調整手段が、
前記ステップＡＧＣ増幅器の出力部に結合されるレベル検出器と、
前記レベル検出器の出力信号に依存して前記アップダウンカウンタにアップダウン制御信号をもたらすために前記レベル検出器の出力部に結合されるデュアルコンパレータと  
を更に有する請求項２に記載の組み込みチューナ。
【請求項４】
前記レベル検出器が、前記ステップＡＧＣ増幅器にもたらされる全てのチャネルにおける全ての信号の総電力を継続的に測定する請求項３に記載の組み込みチューナ。
【請求項５】
請求項１に記載の組み込みチューナと、
前記組み込みチューナに垂直同期信号をもたらすためのＩＦ復調回路と
を有する受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動利得制御（オートマチックゲインコントロール（automatic gain control (AGC)））回路を有する組み込みチューナ、及びこのような組み込みチューナを有する受信器に関する。
【背景技術】
【０００２】
テレビジョン又はデータ受信用のチューナは、常に変化し得る異なるレベルを備える入力信号を処理するためにAGC回路を有する。通常、可変利得段（ゲインステージ）（Variable gain stage）がチューナにおいて使用される。これらの回路はRF領域（ドメイン）で適用されると共に、IF領域でも適用される。チューナの出力部における雑音比（ノイズレシオ（noise ratio））に対して最良の信号を有するために、チューナにおけるAGCプリアンプ（前増幅器）段（AGC preamplifier stage）は、全ての入力信号レベルにおいて明確な（正確に規定された）利得を有するべきである。多くの場合、利得設定（セッティング）は、特定用途の規格（スペック）の制限内で歪と雑音との間のトレードオフになる。
【０００３】
通常、テレビジョンチューナにおいて連続AGC回路（continuous AGC circuitry）が使用される。利得変化の場合、スクリーン上の影響は観測され得ない。連続AGC回路はMOSFETを常に備えている。当然のことながらこのAGC機能をチューナのミキサ／発振器ICに組み込むのに経済的な理由が存在する。組み込まれるとき、ギルバートセル（Gilbert cell）を使用する連続AGC回路により、自動利得制御の間に、所望されない雑音及び相互変調（混変調）（intermodulation）がもたらされる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
とりわけ本発明の目的は、改善された組み込みチューナを提供することにある。
【課題を解決するための手段】
【０００５】
この目的のために、本発明は、独立請求項で規定されるチューナを提供する。有利な実施例は従属請求項で規定される。
【０００６】
本発明によれば、組み込みチューナは、垂直同期インタバル（vertical synchronization interval）の間にのみ、調整されるステップAGC増幅器（アンプ）を有する。受信器はこのような組み込みチューナと、垂直同期信号（vertical sync signal）を組み込みチューナにもたらすためのIF変調回路とを有する。有利なことに演算増幅器構造体（operational amplifier structure）の周辺のフィールドフォワード及びフィードバックパス（経路）（feedforward and feedback paths）において抵抗を使用するステップAGC増幅器において通常、入力信号増幅は低減させられると共にフィードバックは増大させられ、これにより、十分な相互変調距離（intermodulation distance）がもたらされる。
【０００７】
本発明のこれら及び他の態様は、以下に記載の実施例から明らかとなり、以下に記載の実施例を参照して説明されるであろう。
【発明を実施するための最良の形態】
【０００８】
本発明において、ステップAGC増幅器１が使用される。いくつかの利得設定は、反転増幅器を備える回路における抵抗の比を選択することによって実現される（図１参照）。AGC増幅器１はチューナの入力部に位置される。AGC検出器９によって利得は、過負荷（オーバロード（overloading））又は過度に大きな相互変調がもたらされないように調整されるべきである。チューナにおけるAGC増幅器１は離散ステップ（discrete step）を有するという事実のために、画質は利得変化の間に非常に劣化させられる。画像（ピクチャ）において可視干渉（visible interference）を有さないために、利得変化はテレビジョンスクリーン上の可視領域の外側でなされるべきである。本提案において垂直同期期間の間にAGCステップは選択される。図２に記載の発明の実施例は、垂直同期インタバルの間にステップの数を規定する解決策も含む。
【０００９】
図２において、可変利得増幅器１は離散利得ステップを有している。利得の変化量は例えばステップ毎に0.1、0.5、又は1dBになり得る。利得は例えば抵抗比によってもたらされ得る。抵抗の間でスイッチングされるとき、利得は変化するであろう。制御可能な選択フィルタ２は、ハイレベルを備える信号及び画像周波数（image frequency）のような所望されない周波数を抑圧（阻止）するためにチューナにおいて選択度をもたらす。ミキサ３は所望の信号を、例えば38.9, 45.75, 56.75 MHzとなり得る中間周波数（IF）にシフトする。ミキサ３は発振器（ブロック図において図示略）によって駆動（ドライブ）されるであろう。提案される方式（動作原理）は専ら標準IFに限られるものではない。アップコンバージョン又はロー若しくはゼロへの変換IFに対しても適用可能である。SAWフィルタ４は、チャネル選択度をもたらす。当該フィルタ４は、隣接するチャネルを抑圧することが必要とされ、当該フィルタは、アナログテレビジョン信号の適切な復調のためのナイキストスロープ（勾配）（Nyquist slope）をもたらす。ロー若しくはゼロIFに対して他の種類のフィルタが使用される。IF復調器（IF demodulator）５はIF信号をベースバンドCVBS信号に復調する。IF復調器５は、1Vppの一定のCVBS出力レベルで異なるIF入力レベルを処理するために内部AGC回路を有している。代わりにアナログ送信に対してディジタルIF復調器が使用され得る。同期スライサ（synchronization slicer）６は垂直同期パルスv-syncをCVBS信号から分離する。当該スライサ６は、CVBS信号の同期信号をロックオンするいわゆるH/V PLL回路から構成され得る。本提案において、v-syncのパルス幅は調整可能であり、このためにスライサ６はパルス幅調整信号PWAを受信する。クロック発生器（クロックジェネレータ（clock generator））７はアップダウンカウンタ（up-down counter）に対して使用される。クロック発生器の周波数は、v-sync信号のパルス幅の間にAGCステップの数を制御するであろう。それ故にゲートは、垂直同期パルスのパルス幅の間にのみ、クロック発生器７をアップダウンカウンタ１１に接続する。レベル検出器（level detector）９は、AGC増幅器１の出力部のレベルを測定する。検出器９はRMS又はピーク検出器になり得る。ローパス（低域通過）フィルタリングがコンデンサC1の使用によってなされる。このことは、C1上の電圧が常にAGC増幅器１の総（全）出力レベルの反映となることを意味する。デュアル（二重）コンパレータ（dual comparator）１０はコンデンサC1の間の電圧を測定する。当該電圧は三つの範囲（レンジ）、すなわち極（過度の）ロー（低）、極（過度の）ハイ（高）、及び中間範囲を有している。当該コンパレータはコンデンサC1の電圧（入力レベルの反映となる電圧）が極ハイ（極高い）か、極ロー（極低い）か、又は中間かを決定する。クロックが活性（アクティブ）であるとき、出力“アップ（up）”及び“ダウン（down）”はカウンタ１１の方向を制御するであろう。アップダウンカウンタ１０は、AGC増幅器１におけるスイッチを制御する。デュアルコンパレータ１０の出力に依存してカウンタはアップ又はダウンをカウント（計数）する。当該カウンタは、クロック信号がゲートを介してクロック発生器から受信されるときにカウントする。IF復調器５及び同期スライサ６はIF ICにおいてもたらされていてもよく、図２に示されている他の要素はチューナICにおいてもたらされていてもよい。
【００１０】
AGC増幅器１はアンテナ入力部からの全信号を増幅する。選択度フィルタ２は、所望のチャネルをフィルタすると共に、非常に遠く離れたチャネル及び画像周波数のような所望されないチャネルを抑圧しなければならない。出力信号はIFに混合（ミックス）され、チャネルフィルタ４によってフィルタされる。出力信号はそれからIF復調器５によって復調される。IF復調器５の出力信号はCVBS信号になる。同期スライサ６は垂直同期信号をCVBS信号から分離する。スライサ６の出力部における垂直同期パルスの幅は、クロック発生器７からアップダウンカウンタ１１にもたらされるクロックパルスの数を制御するように調整され得る。このことは、同期スライサ６の垂直同期出力パルス期間の間にのみ、AGC増幅器１はある数のステップを変化させ得ることを意味する。ステップの数は例えばクロック発生器７の周波数又はパルス幅の設定を介してI2Cバスによって制御され得る。この調整の場合、顧客（カスタマ）は、利得変化によってもたらされる影響の範囲又はAGC変化の速度に影響を及ぼし得る。
【００１１】
AGCシステムのこの好ましい実施例において、レベル検出器の入力信号がゲート制御されるテレビジョンにおける他のAGCシステムと対比すると、調整が、画像における可視干渉を有さないように垂直同期インタバルの間になされるだけである一方、前記検出器は、AGC増幅器１にもたらされる全てのチャネルにおける全ての信号の総（全）電力を測定するために継続（連続）的に動作すべきである。コンデンサC1において、検出された電圧は常にもたらされ、AGC増幅器の出力レベルを反映するであろう。デュアルコンパレータ１０は、AGC増幅器の出力電圧が極ハイか、極ローか、又は中間かの情報を常に有している。このことは、カウンタ１１がカウンタアップ若しくはダウンすべきであり、又は変化がないことを意味する。アップダウンカウンタの入力部においてクロック信号が活性であるとき、このことは起きるであろう。
【００１２】
本発明は以下の利点をもたらす。ステップAGCの間にテレビジョン画像における障害を回避するシステムレベルに関する解決策となる。垂直同期インタバルの間にステップの数を変化させるための柔軟性がもたらされる。所与の解決策のために、この場合AGC機能を、チューナアプリケーションのためのICに組み込むことが可能となる。
【００１３】
本発明の保護範囲は上述の実施例に限定されるものではなく、当業者が特許請求の範囲からはずれることなく多くの代わりの実施例を設計することができることは注意されるべきである。請求項において、括弧の間に置かれる請求項の参照符号は、いずれも当該請求項の保護範囲を限定するものではない。単語“有する”は、請求項に記述される構成要素以外に構成要素又はステップの存在を排除するものではない。構成要素に先行する冠詞“a”又は“aｎ”は、複数の構成要素を排除するものではない。本発明は、いくつかの独特な構成要素を有するハードウエアによって、及び適切にプログラミングされたコンピュータによって実現可能である。いくつかの手段を列挙する装置の請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項において再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。
【図面の簡単な説明】
【００１４】
【図１】ステップAGC増幅器の実施例を示す。
【図２】本発明によるチューナを有する受信器の実施例を示す。
【図１】
2006521744.tif 000003
【図２】
2006521744.tif 000004
【国際調査報告】
2006521744.tif 000005
2006521744.tif 000006