(57)【要約】薄いプロファイルを有する多重半導体ダイ・アセンブリ（２００、３００、４００）を形成するための方法および装置が示される。半導体ダイ・アセンブリ（２００、３００、４００）は、複数のダイ・パッケージ（１００）を含み、各ダイ・パッケージ（１００）は、複数のリード（１１）を有するリード・フレーム（１０）を含み、各リードは、第１の表面（１４）から伸びる下方設置部分（１０１）を有する。半導体ダイ（３０）は、リード・フレーム（１０）の中央領域（１２）に置かれ、リード（１１）に電気的に接続している。封止材料（５０）は中央領域（１２）に置かれ、半導体ダイ（３０）およびリード（１１）の一部を覆う。リード（１１）の第１の表面（１４）および半導体ダイ（３０）の第１の表面（３４）は、実質的に同一平面上にあり、封止材料（５０）から露出している。半導体ダイ（３０）の第１の表面（３４）およびリードの下方設置部分（１０１）はキャビティ（１０２）を形成する。半導体ダイ・パッケージ（２００、３００、４００）は、封止材料（５０）の少なくとも一部が、スタックにおける次に高い半導体ダイ・パッケージ（２００、３００、４００）のキャビティ内に置かれるように、スタックされる。
2006516832.tif 000002
【特許請求の範囲】
【請求項１】
半導体ダイ・アセンブリ（２００、３００、４００）であって、
複数のダイ・パッケージ（１００）を含み、各該ダイ・パッケージは、
中央領域（１２）を囲む複数のリード（１１）を有するリード・フレーム（１０）と、各上記リード（１１）は第１の表面（１４）および上記第１の表面（１４）から伸びる下方設置部分（１０１）を含み、
上記中央領域（１２）内に置かれ上記リード（１１）に電気的に接続した半導体ダイ（３０）と、上記半導体ダイ（３０）はその上に形成された第１の表面（３４）を含み、上記半導体ダイ（３０）の上記第１の表面（３４）は、各上記リード（１１）の上に形成された上記第１の表面（１４）と実質的に同一平面上にあり、
上記中央領域（１２）内に置かれ、上記半導体ダイ（３０）および上記リード（１１）の一部を覆う封止材料（５０）と、上記リード（１１）の上記第１の表面（１４）および上記半導体ダイ（３０）の上記第１の表面（３４）は上記封止材料（５０）から露出し、上記半導体ダイ（３０）の上記第１の表面（３４）および上記リード（１１）の上記下方設置部分（１０１）はキャビティ（１０２）を形成し、
を含み、
上記複数のダイ・パッケージ（１００）は、上記封止材料（５０）の少なくとも一部は上記スタックにおける次に高いダイ・パッケージ（１００）の上記キャビティ（１０２）内に置かれるようにスタックされる、
上記半導体ダイ・アセンブリ。
【請求項２】
請求項１に記載の半導体ダイ・アセンブリ（２００）において、上記スタックにおける最上部ダイ・パッケージ（１００）の上記リード（１１）は、上記スタックにおけるより下のダイ・パッケージ（１００）の上記リード（１１）よりさらに下に設置されることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項３】
請求項１に記載の半導体ダイ・アセンブリ（３００、４００）において、上記スタックにおける各ダイ・パッケージ（１００）の上記リード（１１）は同じ長さであることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項４】
請求項１に記載の半導体ダイ・アセンブリ（３００、４００）において、上記スタックにおける少なくとも１つのダイ・パッケージ（１００）の上記下方設置部分（１０１）の下部表面は、上記スタックにおける隣接するダイ・パッケージ（１００）の上記下方設置部分（１０１）の上部表面にはんだ付けされることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項５】
請求項４に記載の半導体ダイ・アセンブリ（４００）において、はんだボール（４１４）は、上記パッケージ（１００）をスタックする前に、上記パッケージ（１００）の上記下方設置部分（１０１）に取り付けられることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項６】
請求項４に記載の半導体ダイ・アセンブリ（３００、４００）において、上記スタックにおける上記パッケージ（１００）は、はんだ付けされる前に互いに接着されることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項７】
請求項１に記載の半導体ダイ・アセンブリ（２００、３００、４００）において、上記封止材料（５０）の側面は先細りになっていることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項８】
請求項１に記載の半導体ダイ・アセンブリ（２００、３００、４００）において、上記複数のリード（１１）は上記中央領域（１２）の２つあるいはそれ以上の側の上に置かれることを特徴とする、上記半導体ダイ・アセンブリ。
【請求項９】
半導体ダイ・アセンブリ（２００、３００、４００）を形成するための方法であって、
複数の個別の半導体ダイ・パッケージ（１００）を形成することを含み、
中央領域（１２）を囲む複数のリード（１１）を有するリード・フレーム（１０）を提供することと、各上記リード（１１）はその上に形成された第１の表面（１４）を含み、
上記中央領域（１２）内に半導体ダイ（３０）を置くことと、上記半導体ダイ（３０）はその上に形成された第１の表面（３４）を有し、上記半導体ダイ（３０）の上記第１の表面（３４）は、各上記リード（１１）の上に形成された上記第１の表面（１４）と実質的に同一平面上にあり、
上記半導体ダイ（３０）を上記リード（１１）に電気的に接続することと、
上記半導体ダイ（３０）の一部および上記リード（１１）の一部を封止材料（５０）で覆うことと、
各上記リード（１１）を、第１の表面（１４）および上記第１の表面（１４）から伸びる下方設置部分（１０１）を含むように形成することと、上記リードの上記第１の表面（１４）および上記半導体ダイ（３０）の上記第１の表面（３４）は上記封止材料（５０）から露出し、上記半導体ダイ（３０）の上記第１の表面（３４）および上記リード（１１）の上記下方設置部分（１０１）はキャビティ（１０２）を形成し、
上記複数の個別の半導体ダイ・パッケージ（１００）を、上記封止材料（５０）の少なくとも一部が、上記スタックにおける次に高い半導体ダイ・パッケージ（１００）の上記キャビティ（１０２）内に置かれるようにスタックすることと、
上記スタックされた半導体ダイ・パッケージ（１００）の対応するリード（１１）を電気的に相互に接続すること、
を含む、上記方法。
【請求項１０】
請求項９に記載の方法において、上記スタックにおける最上部半導体ダイ・パッケージ（１００）の上記リード（１１）は、上記スタックにおけるより下の半導体ダイ・パッケージ（１００）の上記リード（１１）よりさらに下に設置されることを特徴とする、上記方法。
【請求項１１】
請求項９に記載の方法において、上記スタックにおける各半導体ダイ・パッケージ（１００）の上記リード（１１）は同じ長さであることを特徴とする、上記方法。
【請求項１２】
請求項９に記載の方法において、上記電気的に相互に接続することは、
上記スタックにおける少なくとも１つの半導体ダイ・パッケージ（１００）の上記下方設置部分（１０１）の下部表面を、上記スタックにおける隣接する半導体ダイ・パッケージ（１００）の上記下方設置部分（１０１）の上部表面にはんだ付けすることを含むことを特徴とする、上記方法。
【請求項１３】
請求項１２に記載の方法であってさらに、
はんだボール（４１４）を、上記半導体ダイ・パッケージ（１００）をスタックする前に、上記半導体ダイ・パッケージ（１００）の上記下方設置部分（１０１）に取り付けること、
を含むことを特徴とする、上記方法。
【請求項１４】
請求項１２に記載の方法であってさらに、
上記リード（１１）をはんだ浴に浸すこと、
を含むことを特徴とする、上記方法。
【請求項１５】
請求項１４に記載の方法であってさらに、
上記スタックにおける上記半導体ダイ・パッケージ（１００）を、浸すことの前に接着すること、
を含むことを特徴とする、上記方法。
【請求項１６】
請求項９に記載の方法において、上記封止材料（５０）の側面は先細りになっていることを特徴とする、上記方法。
【請求項１７】
請求項９に記載の方法において、上記複数のリード（１１）は、上記中央領域（１２）の２つあるいはそれ以上の側の上に置かれることを特徴とする、上記方法。
【請求項１８】
請求項９に記載の方法であってさらに、
上記スタックにおける上記半導体ダイ・パッケージ（１００）を、電気的に相互に接続する前に互いに接着すること、
を含むことを特徴とする、上記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連する出願への相互参照）
本出願は、２００３年２月６日出願、米国仮特許出願第６０／４４５，６７７号、および２００３年２月４日出願、米国仮特許出願第６０／４４４，９８７号からの優先権を主張し、双方の出願は全体において参照によりここに取り入れられる。
【背景技術】
【０００２】
（発明の背景）
１．発明の分野
本発明は一般に半導体の製造に関連し、特に、多重半導体ダイ・アセンブリのパッケージングに関する。
【０００３】
２．従来技術の説明
携帯用電子機器、例えば、無線電話、ページャおよびパーソナル・エレクトロニック・アシスタント（ＰＤＡ）は、ますます複雑になりつつあり、またますますより小さくより軽い形態で提供されつつある。半導体チップあるいはダイス、例えばマイクロプロセッサ・ダイおよびメモリ・ダイは、携帯用電子機器内において使用されている。通常ダイは、サポート、保護を提供し、ダイのために熱を消散させ、そして電力および信号配信のためのリード・システムを提供する、セラミックあるいはプラスチックのパッケージングにおいて提供されている。
【０００４】
半導体パッケージング産業において、半導体パッケージのプロファイル（厚さ）を最小にし、可動、無線、および医療アプリケーションにおける進出を容易にしたいという要望がある。現在の要求は、１ミリメータ以下のレベルにおけるプロファイルを有するパッケージに対するものである。より優れた処理能力および速度に対する必要性もまた、所定の領域に取り付けることのできるダイの数を増やし（つまり、ダイ密度を高め）、ダイ間の電気経路の長さを短くするという要求を生み出した。
【０００５】
より高いダイ密度およびより短い経路長に対する要求への１つの解決策は、マルチチップ・モジュール（ＭＣＭ）として知られている。ＭＣＭにおいては、複数のダイが単一の型に成形されたパッケージの内側にスタックされている。パッケージ内において、ダイは、ダイを共通リード・フレームに電気的に接続するために使用されるワイヤ・ボンドおよび／あるいはフリップ・ダイを有する、絶縁層／挿入層によって分離されている。しかし、この解決策には欠点がある。例えば、スタックされたダイを有するパッケージは、少なくとも部分的には、電気的接続の数が増えること、およびダイ間に置かれるべき絶縁層／挿入層が必要となることにより、パッケージのアセンブリにおける複雑さをもたらす。パッケージのアセンブリの間に何らかの欠陥が生じた場合、双方のチップを含むパッケージ全体が救済不可能となる。
【０００６】
ＭＣＭパッケージの１つの例は、ビンセント  ディカプリオその他に２００２年９月１７日に発行された米国特許第６，４５２，２７８号である。ディカプリオその他は、中央アパーチャを有する基板を含むパッケージを開示している。ディカプリオその他はさらに、薄いプロファイルを提供するためにアパーチャ内に置かれた１つあるいは複数の半導体ダイスを開示している。
【０００７】
この分野の技術者には理解されるように、故障した単一のダイ・パッケージを再製するのに対して、複数のダイを含むパッケージにおける故障を再製するにはより高いコストが伴う。再製コストを最小にするために、半導体製造業者は、ノウン・グッド・ダイ（ＫＧＤ）規則を使用する。一般的に、ＫＧＤ規則は、一定のレベルの保証された信頼性および、その結果としてダイあたりのより高い価格を有する、半導体ダイ製造業者によって提供されたダイ・レベル製品を指す。ＭＣＭ製造における経験則は、任意の所定の型の５個より多いダイス、あるいは２００より多い接合を有する素子が単一のパッケージ内に含まれている場合、これらはＫＧＤでなければならないというものである。この規則は、故障したパッケージされた部品を基板レベルにおいて取り替えるコストと比較して、ダイ・レベルにおける再製には高いコストがかかるという業界の経験から発展した。コストの影響は同様に、ユーザが故障したＭＣＭを見つけた場合、個別にパッケージされた集積回路（ＩＣ）を取り替えるコストに対してより大きいものとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明者は、より高いダイ密度（例えば、１つのパッケージ内に１つ以上のダイ）と薄いプロファイルを有し、保証されたＫＧＤを獲得するコストと再製コストとのバランスをとる、半導体パッケージに対する必要性があることに気づいた。
【課題を解決するための手段】
【０００９】
（発明の概要）
上記および他の必要性は、半導体ダイ・アセンブリによって満たされる。半導体ダイ・アセンブリは、複数のダイ・パッケージを含み、各ダイ・パッケージは、中央領域を囲む複数のリードを有するリード・フレームと、各リードは第１の表面および第１の表面から伸びる下方設置部分を含み、中央領域に置かれリードに電気的に接続する半導体ダイと、半導体ダイは、その上に形成された第１の表面を有し、半導体ダイの第１の表面は、各リードの上に形成された第１の表面と実質的に同一平面上にあり、そして、中央領域に置かれ、半導体ダイおよびリードの一部を覆っている封止材料、を含む。リードの第１の表面および半導体ダイの第１の表面は、封止材料から露出し、半導体ダイの第１の表面とリードの下方設置部分はキャビティを形成する。複数のダイ・パッケージは、封止材料の少なくとも一部がスタックにおける次に高いダイ・パッケージのキャビティ内に置かれるようにスタックされる。
【００１０】
１つの実施例において、スタックにおける最上部ダイ・パッケージのリードは、スタックにおけるより下のダイ・パッケージのリードよりさらに下に設置される。他の実施例において、スタックにおけるダイ・パッケージのリードは、同じ長さである。
【００１１】
スタックにおける少なくとも１つのダイ・パッケージの下方設置部分の下部表面は、スタックにおける隣接するダイ・パッケージの下方設置部分の上部表面にはんだ付けされてもよい。１つの実施例において、はんだボールは、パッケージをスタックする前に、パッケージの下方設置部分に取り付けられる。スタックにおけるパッケージは、はんだ付けされる前に互いに接着されてもよい。封止材料の側面は先細りになってもよく、複数のリードが中央領域の２つあるいはそれ以上の側面上に置かれてもよい。
【００１２】
本発明の他の態様は、半導体ダイ・アセンブリを形成するための方法であり、本方法は、複数の個別の半導体ダイ・パッケージを形成することを含み、中央領域を囲む複数のリードを有するリード・フレームを提供することと、各リードはその上に形成された第１の表面を含み、半導体ダイを中央領域に置くことと、半導体ダイはその上に形成された第１の表面を有し、半導体ダイの第１の表面は各リードの上に形成された第１の表面と実質的に同一平面上にあり、半導体ダイをリードに電気的に接続することと、半導体ダイの一部およびリードの一部を封止材料で覆うことと、そして、各リードを、第１の表面および第１の表面から伸びる下方設置部分を含むよう形成すること、を含み、リードの第１の表面および半導体ダイの第１の表面は封止材料から露出し、半導体ダイの第１の表面およびリードの下方設置部分はキャビティを形成する。本方法はさらに、複数の個別の半導体ダイ・パッケージを、封止材料の少なくとも一部がスタックにおける次に高い半導体ダイ・パッケージのキャビティ内に置かれるようにスタックすることと、スタックされた半導体ダイ・パッケージの対応するリードを電気的に相互に接続すること、を含む。
【００１３】
スタックにおけるパッケージは、はんだ付けされる前に互いに接着されてもよい。接着は、例えば、接着糊、接着フィルム、あるいは接着液を使用して行われてもよい。封止材料の側面は先細りになってもよく、複数のリードが中央領域の２つあるいはそれ以上の側面上に置かれてもよい。
【００１４】
１つの実施例において、スタックにおける最上部半導体ダイ・パッケージのリードは、スタックにおけるより下の半導体ダイ・パッケージのリードよりさらに下に設置される。他の実施例において、スタックにおけるダイ・パッケージのリードは、同じ長さである。
【００１５】
リードを電気的に相互に接続することは、スタックにおける少なくとも１つの半導体ダイ・パッケージの下方設置部分の下部表面を、スタックにおける隣接するダイ・パッケージの下方設置部分の上部表面にはんだ付けすることを含んでもよい。はんだボールは、パッケージをスタックする前に、パッケージの下方設置部分に取り付けられてもよい。また、はんだ付けは、リードをはんだ浴に浸すことによって行われてもよい。本方法はさらに、浸すことの前にスタックにおけるパッケージを互いに接着することを含んでもよい。
【００１６】
本発明の１つあるいは複数の実施例の詳細は、付随する図面および以下の詳細において説明される。本発明の他の特徴、目的および利点は、詳細な説明および図面、および請求項から明らかになるであろう。
【００１７】
（図面の概要）
本発明の上記説明および他の特徴は、続く好ましい実施例の詳細な説明を付随する図面と共に読むとより明らかになる。
異なる図面における同じ番号が付けられた要素は、同じ要素を指すよう意図されているが、全ての図面に対する説明においては参照されないかもしれない。
【実施例１】
【００１８】
（好ましい実施例の詳細な説明）
図１Ａおよび１Ｂは、例えば薄いテープあるいは積層プラスチックのようなキャリア２０上に置かれた、複数の相互に接続したリード・フレーム１０を示している。１つの実施例において、キャリア２０は、ポリイミドあるいは他のプラスチック材料から成る薄いテープである。本発明の１つの態様により、各リード・フレーム１０は、中央領域１２の周りに置かれた複数のリード１１として構成されている。示される実施例において、各リード・フレーム１０は、中央領域１２の４つの側の各々の上に置かれた５つのリード１１を含む。しかし、リード１１の数および位置は、特定のアプリケーションに対する必要に応じて修正してもよいことが理解されるであろう。例えば、リード・フレーム１０は、中央領域１２の相対する側上に置かれた２組のリードを含んでもよい。相互に接続したリード・フレーム１０は、任意の適当な導体のシートから形成されてもよく、銅あるいは銅を基本とする合金であることが望ましい。銅を基本とする合金とは、材料が、重さにおいて５０％より多い銅を含むことを意味する。
【００１９】
図２Ａおよび２Ｂに示されるように、複数の半導体ダイス３０がリード・フレーム１０の中央領域１２内に置かれている。各ダイス３０は、上面３２および底面３４を含む。キャリア２０はダイ３０の底面３４を支えている。複数の半導体ダイス３０の各々は、各ダイ３０の底面３２がリード・フレーム１０の底面１４と実質的に同一平面上にあるように、中央領域１２に置かれていることを理解されたい。
【００２０】
ワイヤ４０は、ダイ３０をリード・フレーム１０に電気的に結合するために、各ダイ３０の上面３２から対応するリード１１にボンディングされている。例えば、ワイヤボンディングは、超音波式ボンディングを使用して行われてもよい。ここで、圧力と超音波振動バーストの組合せは、治金冷間溶接、熱圧着式ボンディングを形成するよう適用され、圧力と高くした温度の組合せは、溶接、あるいは熱音波ボンディングを形成するよう適用され、圧力、高くした温度、および超音波振動バーストの組合せは、溶接を形成するよう適用される。ボンディングに使用されるワイヤの型は、金、金を基本とする合金、アルミニウムあるいはアルミニウムを基本とする合金から成ることが望ましい。ワイヤボンディングへの代替策として、テープ・オートメイテッド・ボンディング（ＴＡＢ）を使用してもよい。
【００２１】
図３Ａおよび３Ｂに示されるように、封止材料（成形化合物）５０が、例えば対応する中央領域１２を充填することによって、封止材料５０が実質的に各ダイス３０を取り囲むように、複数のダイス３０、ワイヤ４０、およびワイヤ４０接合場所の各々を覆って個別に成形される。封止材料５０は、トランスファーあるいはインジェクション・モールディング処理のような任意の適当な技術を使用して付着されてもよい。封止材料５０はまた、低温熱ガラス合成物であってもよい。１つの実施例において、封止材料５０の側面は先細りになっている。
【００２２】
封止材料５０が一旦リード・フレーム１０に付着されると、キャリア２０は除去されてもよい。図４Ａおよび４Ｂは、除去処理を示している。完了すると、各ダイ３０は、封止材料５０によってリード・フレーム１０の中央領域１２内につるされる。各ダイ３０の上面３２および各リード１１の一部は封止され、一方、各ダイ３０の底面３４および各リードの底面１４は露出している。
【００２３】
キャリア２０が除去されると、リード・フレーム１０の相互接続部分は、個別の半導体ダイ・パッケージを１つずつ切り離すために切られる。パッケージの個別化は、ダイ・パンチ、刃物による切断、ウォータ・ジェット、レーザ、その他によって行われてもよい。図５Ａおよび５Ｂは、１００において全体的に示される、個別化された半導体ダイ・パッケージを示している。図５Ａおよび５Ｂに示されるように、リード１１は、下方設置部分１０１を含むように“Ｓ字型”に形成されている。例えば、リードは、曲げることあるいは他の形成方法によって、個別化の後に“Ｓ字型”に構成されてもよい。リード１１は、ダイ３０の底面３４によって形成される平面から下に伸び、ダイ３０の下に１０２において全体的に示されるキャビティを提供する。一旦個別化されると、パッケージ１００は検査され、ＫＧＤ信頼性を保証するために、業界標準処理に従ってバーンインされる。パッケージ１００は、以下に記述するダイ・アセンブリにスタックされる前に検査されることが望ましい。パッケージ１００は、コンタクト１１の任意の露出した表面において、プリント回路板あるいは他の半導体素子パッケージのような外部回路に電気的に接続されてもよい。
【００２４】
図６Ａおよび６Ｂは、本発明の実施例によって構成された半導体ダイ・パッケージ１００の１つの実施例を示している。３つの例示的大きさが、“Ａ”、“Ｂ”および“Ｃ”として示され、パッケージ１００の厚さを示している。示されるように、パッケージ１００の新しい構成により、薄いプロファイルを有するスタックされた、多重半導体ダイ・パッケージの形成が容易となる。
【００２５】
例えば、図７は５つの半導体ダイ・アセンブリ２００を示し、ここでは層となったダイ・パッケージ、それぞれ２１０、２２０、２３０、２４０、および２５０がアセンブリされている。ダイ・パッケージ２１０、２２０、２３０、２４０、および２５０の各々は、対応するリード１１の大きさＡはより下のレベルのパッケージを収容するために変化することを除いて、ダイ・パッケージ１００と同一であることを理解されたい。図７に示されるように、ダイ・パッケージ２００がアセンブリされると、より下のダイ・パッケージの封止された部分は、アセンブリ２００における次に高いスタックされたダイ・パッケージによって形成されるキャビティ１０２に置かれる。例えば、ダイ・パッケージ２１０は、その封止されたダイ３０およびワイヤ４０（集合的に２１４として示される）がダイ・パッケージ２２０のキャビティ１０２内に置かれるようにアセンブリされ、ダイ・パッケージ２２０は、その封止されたダイおよびワイヤ２２４がダイ・パッケージ２３０のキャビティ１０２内に置かれるようにアセンブリされ、ダイ・パッケージ２３０は、その封止されたダイおよびワイヤ２３４がダイ・パッケージ２４０のキャビティ１０２内に置かれるようにアセンブリされ、そしてダイ・パッケージ２４０は、その封止されたダイおよびワイヤ２４４がダイ・パッケージ２５０のキャビティ１０２内に置かれるようにアセンブリされる。ダイ・パッケージ２１０、２２０、２３０、２４０、および２５０がスタックされると、対応するリード１１は、はんだ付けその他の方法によって電気的に相互に接続される。はんだ付けは、例えば、リード１１に取り付けられたはんだボールを使用して、あるいは、リード１１をはんだ浴に浸すことによって、行われてもよい。
【００２６】
ダイ・アセンブリ２００の相対的厚さは、関連するダイ・パッケージ２１０−２５０のＡ、ＢおよびＣ、あるいはＢおよびＣの大きさの連続する組の計算によって、以下のように計算されることを理解されたい。
第１の層  −  ダイ・パッケージ２１０、厚さ＝Ａ＋Ｂ＋Ｃ；足す
第２の層  −  ダイ・パッケージ２２０、厚さ＝Ｂ＋Ｃ（大きさＡは既により下の層によって計算されているので）；足す
第３の層  −  ダイ・パッケージ２３０、厚さ＝Ｂ＋Ｃ；足す
第４の層  −  ダイ・パッケージ２４０、厚さ＝Ｂ＋Ｃ；足す
第５の層  −  ダイ・パッケージ２５０、厚さ＝Ｂ＋Ｃ
【００２７】
従って、ダイ・アセンブリ２００に関して示されたようにアセンブリされたスタックされたダイ・パッケージは、各ダイ・パッケージが単により下のレベルのパッケージの上にアセンブリされたスタックされたダイ・パッケージより、薄いプロファイルを実現する。
【実施例２】
【００２８】
図８は、本発明の他の実施例によりアセンブリされた、層となったダイ・パッケージ、それぞれ３１０、３２０、３３０、３４０および３５０を有する、５つの半導体ダイ・アセンブリ３００を示している。ダイ・パッケージ３１０、３２０、３３０、３４０、および３５０は、図５Ａおよび５Ｂのダイ・パッケージ１００と同一である。図８に示されるように、ダイ・パッケージ３１０、３２０、３３０、３４０および３５０のリード１１は同様の大きさであり、例えば、大きさＡ（リード１１の高さ）はリード１１の各々に対して均一である。図８の実施例において、ここに説明される任意の他の実施例におけるのと同様に、ダイ・パッケージ３１０、３２０、３３０、３４０、および３５０は、リード１１を接続する前に、例えば、シアノアクリラート（ｃｙａｎｏａｃｒｏｌａｔｅ）接着剤、あるいはその他の接着剤、あるいは支持されていないテープ接着剤のような接着剤を使用して、層となるように互いに接着されてもよい。接着剤は、接着糊、接着フィルム、あるいは接着液の形であってもよい。
【００２９】
この実施例において、接着剤で接合されたダイ・パッケージ３１０、３２０、３３０、３４０、および３５０は、リード１１が、３１４において全体的に示されるリード間に残るはんだによって互いに接合されるように、高温のはんだ浴に接着剤で接合されたパッケージ３１０、３２０、３３０、３４０、および３５０を浸すことによって、電気的に相互に接続される。図８に示されるように、はんだ３１４はダイ・パッケージ３２０、３３０、３４０および３５０のキャビティ１０２を効果的に閉じる。ダイ・アセンブリ３００の相対的厚さは、ダイ・アセンブリ２００に関して上に説明したように計算されることを理解されたい。
【実施例３】
【００３０】
図９は、本発明のさらに他の実施例によりアセンブリされた、層となったダイ・パッケージ、それぞれ４１０、４２０、４３０、４４０および４５０を有する、５つの半導体ダイ・アセンブリ４００を示している。図８のアセンブリ３００と同様に、ダイ・パッケージ４１０、４２０、４３０、４４０および４５０のリード１１は、同様の高さ、例えば大きさＡ、を有し、ダイ・パッケージ４１０、４２０、４３０、４４０、および４５０は、図５Ａおよび５Ｂのダイ・パッケージ１００と同一である。この実施例において、層となったダイ・パッケージ４１０、４２０、４３０、４４０および４５０は、ダイ・パッケージ４１０、４２０、４３０、４４０および４５０のリード１１間の溶解高温はんだボール４１４によって、電気的に相互に接続している。はんだボール４１４は、パッケージを個別化した後に、そして望ましくはパッケージをスタックする前に、各パッケージのリード１１の下方設置部分１０１に取り付けられてもよい。パッケージがスタックされた後、はんだボール４１４は、隣接するリード１１に接合するように、溶かされ冷却されてもよい。図９に示されるように、はんだボール４１４は、それぞれのダイ・パッケージ４２０、４３０、４４０および４５０のキャビティ１０２を効果的に閉じる。ダイ・アセンブリ４００の相対的厚さは、ダイ・アセンブリ２００に関して上に説明したように計算されることを理解されたい。
【００３１】
図１Ａ−５Ｂは、図７、８および９に示されるもののようなスタックされた半導体パッケージのアセンブリの例示的段階を示していることもまた、理解されたい。
【００３２】
ここに説明される実施例の各々において、リード１１の構成により、薄いアセンブリ・プロファイルを維持しながら、より高いチップ密度を提供するために複数のパッケージをスタックすることができる。スタックのプロファイルを小さくするために共通成型パッケージ内にスタックされたダイを使用する、チップ密度を高くするための従来の方法と比較して、本発明のスタックされたパッケージは、同様のスタック・プロファイルおよびチップ密度を提供しながら、パッケージのアセンブリにおける複雑さを減少させる。複雑さの減少は、少なくとも一部には、従来技術による構成においては使用しなければならなかった、共通パッケージにおけるダイ間の絶縁層／挿入層の除去による。さらに、本発明のパッケージは、上部、底部、あるいは側面からの検査を可能にする。パッケージのいずれかに欠陥があると見つけられると、個別のパッケージおよびそのチップを廃棄することができ、従って、共通パッケージ内の複数のチップの廃棄を必要とする従来技術のパッケージに伴う無駄を少なくする。本発明は、より薄いプロファイルのパッケージを提供し、このパッケージは単独で使用されてもよく、あるいは、チップ密度をより高めることが要求される場合にはスタックされてもよい。
【００３３】
本発明を好ましい実施例に関連して記述および説明してきたが、多くの変更および修正を、この分野の技術者には明らかであるように、本発明の精神および範囲から逸脱することなく行うことができる。例として、そして上に説明したように、本発明の開示は、上に詳細に説明した５つのダイ・パッケージ構成のような、任意の特定の数のスタックされたダイ・パッケージ構成に限定されるよう意図されるものではない。つまり、本発明の態様は、より薄いプロファイルが望ましい他の半導体構成にも同様に適用されることを理解されたい。
【００３４】
従って、付随する請求項において開示される本発明は、上に説明される構成の正確な詳細に限定されるものではなく、この分野の技術者には明らかであろう他の変更および修正は、定義される請求項において開示される本発明の精神および範囲内に含まれるよう意図される。
【図面の簡単な説明】
【００３５】
【図１Ａ】リード・フレームおよびキャリアを含む、半導体ダイ・パッケージのためのサポート構造の平面図である。
【図１Ｂ】図１Ａの半導体ダイ・パッケージ・サポート構造の側面断面図である。
【図２Ａ】半導体ダイが取り付けられた図１Ａのサポート構造の平面図である。
【図２Ｂ】図２Ａの半導体ダイ・パッケージ・サポート構造の側面断面図である。
【図３Ａ】成形処理を示す、図２Ａのサポート構造の平面図である。
【図３Ｂ】図３Ａの半導体ダイ・パッケージの側面断面図である。
【図４Ａ】サポート構造のキャリア部分の除去を示す、図３Ａのサポート構造の平面図である。
【図４Ｂ】図４Ａの半導体ダイ・パッケージの側面断面図である。
【図５Ａ】リード・フレームのフィンガの形成を示す、図４Ａのサポート構造の平面図である。
【図５Ｂ】図５Ａの半導体ダイ・パッケージの側面断面図である。
【図６Ａ】本発明の半導体ダイ・パッケージの１つの実施例の例示的特徴を示す図である。
【図６Ｂ】本発明の半導体ダイ・パッケージの１つの実施例の例示的特徴を示す図である。
【図７】本発明の１つの実施例により構成された例示的スタックされた多重半導体ダイ・アセンブリを示す図である。
【図８】本発明の他の実施例により構成された例示的スタックされた多重半導体ダイ・アセンブリを示す図である。
【図９】本発明のさらに他の実施例により構成された例示的スタックされた多重半導体ダイ・アセンブリを示す図である。
2006516832.tif 000003
2006516832.tif 000004
2006516832.tif 000005
2006516832.tif 000006
2006516832.tif 000007
2006516832.tif 000008
【図６Ｂ】
2006516832.tif 000009
【図７】
2006516832.tif 000010
【図８】
2006516832.tif 000011
【図９】
2006516832.tif 000012
【国際調査報告】
2006516832.tif 000013