(57)【要約】本発明は，唯一のコントロールコア（コア）を有し，そのコントロールコアが第１と少なくとも１つの第２の実施ユニットを有しており，それら実施ユニットが第１の駆動モードにおいて互いに独立して駆動可能であって，かつ第２の駆動モードにおいては同一の指令を並行に処理する，プログラム制御されるユニットに関する。
2006523868.tif 000002
【特許請求の範囲】
【請求項１】
一つのコントローラコア（コア）を有し，
前記コントローラコアが第１と第２の実施ユニット（１，２）を有しており，
前記実施ユニットは，第１の駆動モードにおいては互いに独立して駆動可能であり，かつ，第２の駆動モードにおいては並行して同じ指令を処理することを特徴とする，プログラム制御されるユニット。
【請求項２】
エラー認識装置（５，６，１０，１１，１４）が設けられており，
前記エラー認識装置は，前記第２の駆動モードにおいて，エラー処理ルーチンに従ってエラー認識および／またはエラー補正を行うことを特徴とする，請求項１に記載のプログラム制御されるユニット。
【請求項３】
前記エラー認識装置（５，６，１０’，１１’，１３’，１４’）がコーダ（１０’，１１’，１３’）を有しており，
前記コーダが，前記実施ユニット（１，２）に入力側で供給される入力データおよび／または各実施ユニットによって計算された出力信号に，エラー認識コードおよび／またはエラー補正コードを設けることを特徴とする，請求項２に記載のプログラム制御されるユニット。
【請求項４】
前記エラー認識装置（５，６，１０，１１，１４）が，２つの前記実施ユニットの出力側の後段に接続された比較ユニット（１４）を有しており，
前記比較ユニットは，前記実施ユニット（１，２）によって計算された結果データおよび／またはそのエラー補正コードを，前記エラー処理ルーチンに従ってエラーの存在について比較し，エラーが存在する場合にエラー信号を出力することを特徴とする，請求項２または３に記載のプログラム制御されるユニット。
【請求項５】
前記エラー認識装置（５，６，１０，１１，１４）が，少なくとも１つの前記実施ユニット（１，２）の入力側の前段に接続されている少なくとも１つの第２の比較ユニットを有しており，
前記比較ユニットは，前記各実施ユニットに前記入力側で供給される入力データを，チェックサム（たとえばパリティ，ＣＲＣ，ＥＣＣ）を有する入力データと，エラー検出ルーチンに従ってエラーの存在について比較し，エラーが存在する場合にエラー信号を出力することを特徴とする，請求項２から４のいずれか１項に記載のプログラム制御されるユニット。
【請求項６】
少なくとも１つのデータレジスタ（８，９）が設けられており，
前記データレジスタは前記実施ユニット（１，２）の少なくとも１つに対応づけられており，
前記データレジスタは，出力側において前記実施ユニット（１，２）の入力口，およびその前段に接続されている比較ユニット（５，６）と接続されており，かつ，前記データレジスタ内に前記実施ユニット（１，２）のための入力データが格納可能であることを特徴とする，請求項１から５のいずれか１項に記載のプログラム制御されるユニット。
【請求項７】
シャドウレジスタが設けられており，
前記シャドウレジスタ内には，前記実施ユニット内での計算の前に前記実施ユニット（１，２）へ最後に供給された入力データが格納されていることを特徴とする，請求項１から６のいずれか１項に記載のプログラム制御されるユニット。
【請求項８】
前記シャドウレジスタが，ＦＩＦＯとして形成されていることを特徴とする，請求項７に記載のプログラム制御されるユニット。
【請求項９】
入力側においてエラー認識装置（５，６，１０，１１，１４）と接続され，かつ，出力側においてはシャドウレジスタと接続された制御装置が設けられており，
前記制御装置は，イネーブル信号を発生させ，前記エラー認識装置（５，６，１０，１１，１４）によってエラーが認識されない場合に初めて，シャドウレジスタを解放することを特徴とする，請求項１から８のいずれか１項に記載のプログラム制御されるユニット。
【請求項１０】
マイクロコントローラまたはマイクロプロセッサとして形成されていることを特徴とする。請求項１から９のいずれか１項に記載のプログラム制御されるユニット。
【請求項１１】
請求項１から１０のいずれか１項に記載のプログラム制御されるユニットを駆動する方法において：
入力データおよび／または計算された結果データおよび／またはそのエラーコードが互いに比較され，比較の結果が一致しない場合に，エラー信号が発生されることを特徴とする，プログラム制御されるユニットを駆動する方法。
【請求項１２】
エラーの種類に応じて，専用のエラー信号が出力されることを特徴とする，請求項１１に記載の方法。
【請求項１３】
入力データが，まず２つの実施ユニット（１，２）へ供給されて，
続いて前記入力データからエラー補正コードが形成されることを特徴とする，請求項１１または１２に記載の方法。
【請求項１４】
格納されている最後の計算の入力データは，前記入力データの比較または前記入力データから計算された前記結果データがエラー信号をもたらさない場合に初めて，再び新たに書き込まれることを特徴とする，請求項１１から１３のいずれか１項に記載の方法。
【請求項１５】
前記結果データは，前記エラー信号が存在しない場合に初めてバス上へ印加されることを特徴とする，請求項１１から１４のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プログラム制御されるユニットおよびこのプログラム制御されるユニットを駆動する方法に関する。
【背景技術】
【０００２】
この種のプログラム制御されるユニットは，たとえばマイクロプロセッサ，マイクロコントローラ，信号プロセッサなどとして形成されている。マイクロコントローラは，マイクロコントローラコア，いわゆるコア，１つまたは複数のメモリ（プログラムメモリ，データメモリなど），周辺コンポーネント（発振器，Ｉ／Ｏポート，タイマー，ＡＤ変換器，ＤＡ変換器，通信インターフェイス）およびインターラプトシステムを有している。それらは共通のチップ上に集積されており，かつ１つまたは複数のバス（内部，外部のデータ／アドレスバス）を介して互いに接続されている。この種のプログラム制御されるユニットの構造と機能方法は，多様に知られているので，それについて詳細に説明はしない。
【０００３】
マイクロコントローラコアは，モジュラー状のマイクロコントローラコンセプトの主旨において，オンチップ集積された中央制御ユニット（ＣＰＵ）である。これは，大体において，ある程度複雑な制御装置，複数のレジスタ（データレジスタ，アドレスレジスタ），バス制御ユニット，および，データを処理する実質的な機能を引き受ける計算ユニット（ＡＬＵ＝arithmetric-logic unit）を有している。この種のＡＬＵ計算ユニットは，大体において，最大２つの関与する入力データ（オペランド）による単純な基本操作のみを実施することができる。これらのオペランドおよび計算の結果は，処理の前または後に，そのために設けられている専用のレジスタ箇所またはメモリ箇所に収容することができる。オペランドを処理する場合には，もちろんエラーが生じる可能性があり，それが結果に悪く影響する。この種のエラーは，入力側においてＡＬＵユニットへ結合される少なくとも１つのオペランドが歪曲されることによって，発生する可能性がある。これは，たとえば，それぞれの入力データを表す電位が定められているよりも高いまたは低いことによって，生じることがある。このチャージング変化が十分に大きい場合には，ある論理的な状態を表す電位が他の論理的な状態を表す電位に変化する場合がある。たとえば，論理「１」を表す電位が，論理「０」を表す電位に，あるいはその逆に変化することがあり，それによってもたらされる結果は著しく歪曲される。
【０００４】
より小さい寸法とより低い駆動電圧へ向かう半導体プロセス技術の開発が多くなるにつれて，この種のエラーの確率が増大する。この理由から，最近のマイクロプロセッサシステムは，エラー認識またはエラー除去するシステムを搭載している。そのシステムによって，発生するエラーを識別して表示することができ（Failure Identification），またはシステムの機能性に従ってエラーが発生した場合の処置を講じることができる。この種のエラー補正システムは，たとえば，重要なデータの保護に寄与する，ＥＣＣエラー補正（Error Checking and Correction）を有することができる。エラーに反応することができるようにするために，最近のマイクロコントローラシステムは，通常，冗長なシステム機能性に基づくエラー認識システムを搭載している。システム冗長性は，たとえば時間的にずれた複数の計算（Temporary Redundancy）によって，あるいは付加的な回路（Hardware Redundancy）によって実現することができる。アプリケーションプログラムが時間的に相前後して多重に実施される，第１の場合においては，駆動の間に発生する，散発的または静的なエラーは，認識することができる。もちろん，この種の冗長性は，エラー認識と制限されたフェイルセーフ機能性のみを許す。そのフェイルセーフ機能性は，さらにまた極めて時間がかかるものであり，そのことがシステム全体の能力を損なう。ここでは，エラー除去は不可能である。
【０００５】
このように，主としてハードウェア冗長性に基づくエラー認識システムが使用され，それにおいては冗長に，すなわち二重に設けられているハードウェアがアプリケーションプログラムを並行に実施する。ドイツ特許ＤＥ１００８５３２４Ｔ１に相当する，「ソフトエラーを補正するファームウエアメカニズム（Firmware Mechanism for Correcting soft Errors）」の名称を有する国際特許出願ＷＯ０１／４６８０６には，ハードウェア冗長エラー認識を有するコンピュータシステムが記載されている。ＷＯ０１／４６８０６に記載されているコンピュータシステムは，２つの互いに独立して駆動可能なマイクロプロセッサコア（コア）と，２つのコアの後段に接続されている比較器とからなる。２つのコア内では，第１の駆動モード（ノーマル駆動）において，指令とデータを互いに独立して処理することができる。第２の，いわゆるロックステップ駆動モード（テスト駆動）においては，２つのコアが冗長に駆動され，すなわち２つのコア内で同一の指令が処理される。冗長な駆動モードにおいて駆動されたコアの結果が，処理ユニット内でエラー処理ルーチンに従って互いに比較され，不一致の場合にはエラー信号が発生される。このようにして，コアのレジスタ内容を保護することができる。このようにして保護されたデータから，エラー結果が発生する以前の状態にマイクロプロセッサを戻すことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＷＯ０１／４６８０６に記載されている解決の欠点は，コア全体が二重に設けられているために，それに必要とされる，冗長なシステムを準備する付加的な費用がかかることである。従って，複雑な制御装置と複雑なバス制御ユニットとを有する，極めて複雑なマイクロコントローラにおいては，冗長性のために必要なチップ面積の消費は，極めて大きい。重要なマイクロコントローラシステムのチップ面積においては，消費するユニットのこの種のチップ面積を準備することは，反生産的であって，もはや消費者によって受け入れられないことが多い。従って，この理由からだけでも，チップ面積を減少させ，それに伴って製造コストを削減することによって，市場のほぼ機能の等しい競争製品と区別する需要が生じる。これは，競争において著しい利点となる。
【０００７】
ＷＯ０１／４６８０６に記載されている配置によっては，さらに，エラーの評価は実施されないので，実際にどこでエラーが発生しているか，を定めることはできない。ただ，エラー認識が行われるだけである。しかし，エラーは，システムの種々の箇所で生じる可能性があり，たとえばエラーはバス上で，あるいは計算ユニットまたは比較ユニット内部の誤った演算に基づいて発生する可能性がある。従って，エラー評価の必要性が生じる。
【課題を解決するための手段】
【０００８】
請求項１の特徴を有する本発明に基づくプログラム制御されるユニット，および，特許請求項１１の特徴を有する本発明に基づく方法は，上述した既知の解決策と比較して，特にチップ面積消費に関して最適化され，かつ単純化されたエラー補正を提供する，という利点を有している。
【０００９】
本発明の基礎となる認識は，エラー認識のために，マイクロコントローラコア全体を冗長にする必要はない，ということである。最終的に演算が行われる実施ユニットのみが冗長であれば十分である。従って，本発明にかかる，エラー認識機能を有するプログラム制御されるユニットは，上述した既知のシステムと比較して，大幅に少ないチップ面積で十分である。というのは，マイクロコントローラコア内で大きいチップ面積を占める，制御装置，バス制御ユニットおよびレジスタを，二重に設けることを回避することができるからである。
【００１０】
従って，本発明の基礎となる考えは，マイクロコントローラコアの実施ユニットのみを二重にすることにある。それによって，完全に機能し得るエラー認識が可能であって，その場合に，たとえば制御装置とバス制御ユニットのような，マイクロコントローラコアの残りのコンポーネントは，エラー認識コードまたはエラー補正コードに基づく他のエラー認識機構によって保護される。従って，エラー認識のために２つのマイクロコントローラコアを備えた，いわゆるデュアルコアマイクロコントローラを有する，従来のプログラム制御されるユニットよりも，大幅に少ないチップ面積で十分な，エラー認識装置を備えたプログラム制御されるユニットが提供される。本発明に基づくプログラム制御されるユニット，またはそのエラー認識装置のチップ面積は，いわゆるシングルコアプログラム制御されるユニット，従って１つのマイクロコントローラコアのみを有し，エラー認識装置を持たないものの，チップ面積よりは大きい。しかし，本発明に基づくプログラム制御されるユニット，またはそのエラー認識装置のチップ面積は，デュアルコアマイクロコントローラに比較して，著しく削減されている。
【００１１】
本発明に基づく方法または本発明に基づく配置の利点は，クロックサイクル内でエラーを認識することができるため，極めて迅速に，適当な補正措置を導入することができることにある。このようにして，システム全体の能力は，ほとんど損なわれない。
【００１２】
本発明の他の利点は，エラーの認識の他にエラーの評価も可能であること，すなわちプログラム制御されるユニット内のどの箇所でエラーが発生したか，を定めることができることにある。
【００１３】
本発明の好ましい形態と展開が，従属請求項および図面を参照した説明から明らかにされる。
【００１４】
本発明に基づく，プログラム制御されるユニットは，以下でノーマル駆動と称する第１の駆動モードと，以下でテスト駆動と称する第２の駆動モードを有している。プログラム制御されるユニットは，一つのマイクロコントローラコアを有しているが，そのマイクロコントローラは２つの実施ユニットを搭載している。実施ユニットとは，たとえば，データ処理機能が行われる，演算ユニット（ＡＬＵ）である。実施ユニットは，しばしば計算装置または計算ユニットとも称される。ノーマル駆動において（しかし必ずしもそうである必要はない），２つの実施ユニットは指令をパラレルに処理する。テスト駆動においては，エラー認識が行われる。テスト駆動においては，同じ指令が２つの実施ユニットへパラレルに結合される。従って２つの結果の比較から，エラーの存在を検出することができる。
【００１５】
この目的のために，エラー認識装置が設けられている。エラー認識装置が，テスト駆動においてエラー認識および／またはエラー補正を行う。実施ユニットにおいて発見されたエラーの補正は，エラー処理ルーチン（エラー補正方法）に従って，該当する指令を繰り返すことによって行われる。そのためには，それぞれコアの性質に応じて，入力レジスタのためのシャドウレジスタが必要である。
【００１６】
エラー補正のために，エラー認識装置はコーダを有している。そのコーダによって，データにエラー認識コードおよび／またはエラー補正コードが設けられる。その場合に，計算の結果として実施ユニットの出力側で取り出すことのできる結果データに，該当するエラー認識コードまたはエラー補正コードが設けられる。
【００１７】
入力側において実施ユニットに供給されるデータには，典型的に，エラー認識コードおよび／またはエラー補正コードは設けられない。ここでは単に，結合されたデータのチェックサムが形成される。このチェックサムは，レジスタに格納されているチェックサムと比較されて，歪曲がある場合にはデータが補正される。補正されたデータは，再度実施ユニットに，チェックサムなしで，結合される。
【００１８】
第１の形態において，エラー認識装置は，第１の比較ユニットを有しており，その比較ユニットは２つの実施ユニットの出力側の後段に接続されている。この比較ユニットは，計算ユニットによって計算された結果データ，または結果データのエラー補正コードを，エラー処理ルーチンに従って比較する。エラーが認識された場合，すなわち，結果データ，または結果データのエラー補正コードが一致しない場合には，それはエラーとして認識されて，エラー信号が出力される。
【００１９】
他の形態においては，エラー認識装置は第２の比較ユニットを有しており，その比較ユニットは実施ユニットのうちの少なくとも１つの入力側の前段に接続されている。この比較ユニットは，それぞれの実施ユニットに供給されたオペランド，またはオペランドのエラー補正コードを，エラー処理ルーチンに従って比較する。エラーが存在する場合，すなわち，比較ユニットにおいて互いに比較された入力データ，またはオペランドのエラー補正コードが異なる場合には，それがエラーと解釈されて，エラー信号が出力される。
【００２０】
他の形態においては，共通のデータレジスタが設けられており，それがテスト駆動モードにおいて２つの実施ユニットに対応づけられる。この共通のデータレジスタ内に，たとえばバスを介して実施ユニットへ供給すべきデータが格納される。
【００２１】
他の形態においては，シャドウレジスタを設けることができ，その中には，テスト駆動モードにおいて，各実施ユニットに計算の前に最後に供給された入力データが格納されている。極めて単純な形態においては，この種のシャドウレジスタは，単純なＦＩＦＯとして形成することができる。このＦＩＦＯは，比較ユニット内の比較によりエラーが存在しないことが明らかにされた場合に，さらに接続されて（weitergeschaltet），それによって再び書き込むことができる。
【００２２】
そのために，好ましくは制御装置が設けられており，その制御装置は入力側においてエラー認識装置と，そして出力側においてはシャドウレジスタと結合されている。エラー認識装置が，エラーが存在しないことを認識した場合に，制御装置によってイネーブル信号が生成されて，そのイネーブル信号がシャドウレジスタを新たに駆動するために再び解放する。
【００２３】
本発明に基づくプログラム制御されるユニットは，たとえばマイクロコントローラ，マイクロプロセッサ，信号プロセッサ，または常に拡張される制御ユニットとして実現することができる。
【００２４】
極めて好ましい本発明に基づく方法においては，入力データ，計算された結果データ，またはそのエラーコードが互いに比較される。この比較から，データまたはコードが一致しないことが明らかになった場合には，それはエラーと解釈されて，エラー信号が出力される。
【００２５】
特に好ましい形態においては，これら各エラーについて，専用のエラー信号が出力されるので，エラー信号からエラー箇所の位置を定めることが可能である。従って，種々のエラー種類が，互いに区別される。たとえば，コーディングミスによって発生したエラーを，バス線を介して入力されたエラーのあるデータに基づいて生じたエラー，あるいは計算ユニット内部で形成されたエラーから区別することができる。従って好ましい方法で，エラー数量化の他に，エラー評価も可能である。
【００２６】
特に好ましい形態においては，入力側において計算ユニットへ結合されたオペランドが，まず２つの実施ユニットへ供給される。次に初めて，これらの入力データからチェックサム（たとえばパリティ，ＣＲＣ，ＥＣＣ）が形成されて，入力側の比較器へ供給される。そのため，データ処理システムは，入力側のエラー補正によってその能力を取り立てて損なわれることはない。
【００２７】
本発明に基づく方法の展開において，エラー認識装置内部における比較によりエラーが存在しないことが明らかになった場合に初めて，格納されている最後の計算の入力データが再び新たに書き込まれる。このようにして，最初に結合されたデータまたはそのコードは，実施ユニットのいずれかにおける計算にエラーがある場合にも，またはコード化エラーの場合にも，失われないことが保証される。
【発明の効果】
【００２８】
本発明によれば，特にチップ面積消費に関して最適化され，かつ単純化されたエラー補正を提供することができる。
【発明を実施するための最良の形態】
【００２９】
以下，図に示される実施例を用いて，本発明を詳細に説明する。
【００３０】
図において，同じ構成要素，または機能の等しい構成要素は，特別な記載がない限り，同一の参照符号を付与している。本発明に基づくプログラム制御されるユニットと，マイクロコントローラ（ＣＰＵ），メモリユニット，周辺ユニットなどのようなコンポーネントは，見やすくするために，図１と２においては示されていない。
【００３１】
図１と２において，参照符号１と２は，それぞれ論理演算ユニット（ＡＬＵ）を表す。それぞれのＡＬＵユニット１，２は，２つの入力口と１つの出力口とを有している。テスト駆動において，実施するために設けられているオペランドは，バス３から直接ＡＬＵユニット１，２の入力口へ供給することができ（図示せず），あるいは，予め専用に設けられているオペランドレジスタ８，９へ格納することができる。これらオペランドレジスタ８，９は，データバス３と直接接続されている。従って，２つのＡＬＵユニット１，２は，同じオペランドレジスタ８，９から供給を受ける。付加的に，それぞれのオペランドに，ＥＣＣコーディングをバスを介して予め設けておくことができ，それらＥＣＣコーディングはレジスタ領域８’，９’に格納される。
【００３２】
各オペランドをＡＬＵユニット１，２へ供給する場合に，正しいデータ入力へ特別な値が印加されなければならない。たとえば，同じエラーを有するオペランドが両方のＡＬＵユニット１，２へ供給された場合には，ＡＬＵユニット１，２の出力においてエラーは認識できない。従って，ＡＬＵユニット１，２の少なくとも一方が正しいデータ入力値を入手し，または両方のＡＬＵユニット１，２が各々異なるが誤ったデータ入力値を得ることが，保証されなければならない。これは，ＡＬＵユニット１，２の少なくとも１つの入力値からチェックサム（たとえばパリティ，ＣＲＣ，ＥＣＣ）が形成されることによって，保証される。専用に設けられている比較器５，６において，これら付加的なデータレジスタ１０，１１に基づくＥＣＣコーディング１０’，１１’が，元のソースレジスタ８，９に基づくＥＣＣコーディング８’，９’と比較される。選択的に，レジスタ１０，１１からの入力データを，ソースレジスタ８，９からのそれと比較することができる（図示せず）。ＥＣＣコーディング内，またはオペランドにおいて，差が生じた場合には，それはエラーとして解釈されて，エラー信号が出力される。
【００３３】
この比較は，好ましくはＡＬＵユニット１，２内でオペランドを処理する間に行われるので，この入力側におけるエラー認識とエラー補正は，性能の損失をほとんど伴わない。比較ユニット５，６の一方がエラーを認識した場合には，次のサイクルの内部で計算が繰り返される。その場合に，常に最後の計算のオペランドを保存しておくことにより，エラー時にそのオペランドを再び迅速に提供できるようにするために，シャドウレジスタの使用が推奨される。もちろん，それぞれのオペランドレジスタ１０，１１が，エラーが存在しないことに基づくイネーブル信号によって再び新たに書き込まれる場合には，シャドウレジスタを省略することができる。エラーの場合においては，比較ユニット５，６がエラー信号を供給し，それによってオペランドレジスタ１０，１１は，新たに書き込まれない。
【００３４】
ＡＬＵユニット１，２は，出力側にそれぞれ結果を出力する。ＡＬＵユニット１，２によって準備された結果データ，またはそのＥＣＣコーディングは，結果レジスタ１２，１３，１２’，１３’へ格納される。結果データおよび／またはそのコーディングが，比較ユニット１４において互いに比較される。エラーが存在しない場合には，イネーブル信号１６が発生される。このイネーブル信号１６は，イネーブル装置１５に結合されて，そのイネーブル装置は，結果をバス４上へ書き込むように促される。バス４を介してこの結果データを，その後さらに処理することができる。
【００３５】
イネーブル信号１６は，さらに，レジスタ８〜１１を再び解放するために利用することができるので，次のオペランドをバス３から読み出して，ＡＬＵユニット１，２内で処理することができる。
【００３６】
図１の配置によって，結果は検査されない。ここでは単に結果データが比較ユニット１４において互いに比較されるだけである。結果データのＥＣＣコーディングのチェックは，図２の配置によって初めて可能となる。図２の配置においては，結果データもそのＥＣＣコーディングも比較ユニット１４において互いに比較される。
【００３７】
図１と２に記載されているエラー認識配置によって，すべての過渡的エラー，恒久的エラーそしてまたディレイタイムエラーも認識される。ＡＬＵユニット１，２の内部のディレイタイムエラーは，結果が比較ユニット１２へ達せず，あるいは達するのが遅すぎて，それによって部分結果との比較が行われる場合に，認識される。オペランドレジスタ８，９，１０，１１を，エラー認識コードとエラー補正コード，および最終結果の比較によって保護することにより，それぞれのエラーの場所とエラーの時点を正確に位置づけることができる。従って，過渡的な障害に極めて迅速に反応することができる。
【００３８】
従って，エラー位置特定の以下の可能性が得られる：
−比較ユニット１４内の結果データの比較が差をもたらした場合には，ＡＬＵユニット１，２のいずれかの内部のエラーと推定することができる。
−比較ユニット５，６のいずれかにおけるＥＣＣコーディングの比較が差をもたらした場合には，バス３ないしは前段に接続されているコンポーネントからのエラーのある信号と推定することができる。
−比較ユニット１４におけるＥＣＣコーディングの比較が差をもたらした場合には，結果のエラーのあるコーディングと推定することができる。
【００３９】
以上，本発明は好ましい実施例を用いて説明されているが，本発明はそれに限定されるものではなく，当業者に知られた多様な方法で修正可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明に基づくプログラム制御されるユニットとその駆動を説明する，第１の機能回路図である。
【図２】本発明に基づくプログラム制御されるユニットとその駆動を詳細に説明する，第２の機能回路図である。
【図１】
2006523868.tif 000003
【図２】
2006523868.tif 000004
【国際調査報告】
2006523868.tif 000005
2006523868.tif 000006
2006523868.tif 000007
2006523868.tif 000008
2006523868.tif 000009
2006523868.tif 000010