(57)【要約】信号をフィルタリングする方法、フィルタ及びビデオ符号器を記載する。フィルタ(92)は、第１フィルタ係数段（C2、C4、C6）によって信号のサンプルをフィルタリングする第１乗算装置群（102、104、106）、第１フィルタリング・サンプルを加算して第１加算信号を形成する第１加算装置(108、110)、第２フィルタ係数群（C1、C3、C5、C7）によってサンプルをフィルタリングする第２乗算装置群（114、116、118、120）、第２フィルタリング・サンプルを加算して第２和信号を形成する第２加算装置(122、124、126)及び第１和信号を第１係数段の和によって除算し、第２和信号を第２係数段の和によって除算して、第１出力信号及び第２出力信号を備える正規化装置(112、128)を備える。これによって、係数の和を等しくすることなく、係数の最適化を可能にする。
2006511138.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をフィルタリングする方法であって、フィルタ係数は2つ以上の段に分割され：
該入力信号のサンプルの第１フィルタリングを第１フィルタ係数段によって行う工程：
第１フィルタリング・サンプルを加算して第１和信号を形成する工程；
該入力信号のサンプルの少なくとも１つの別のフィルタリングをもう１つのフィルタ係数段によって行う工程；
別の段各々のフィルタリング・サンプルを加算して少なくとも１つの別の和信号を形成する工程；及び
該第１和信号を該第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ段の和によって除算して、当該正規化和信号を第１出力信号及び別の出力信号としてフィルタから出力する工程を備えることを特徴とする方法。
【請求項２】
請求項1記載の方法であって、少なくとも１つの別のフィルタ係数段の和が別のフィルタ係数の和とは異なり得ることを特徴とする方法。
【請求項３】
請求項1記載の方法であって、更に、出力信号のリダクションを、出力信号をn個おきに保持し、2つの保持信号間の出力信号を除去することによって行う工程を有し、nがダウンスケーリング因子に相当する整数であることを特徴とする方法。
【請求項４】
請求項1記載の方法であって、行われるフィルタリングが低域通過フィルタリングであることを特徴とする方法。
【請求項５】
請求項1記載の方法であって、フィルタの周波数応答が最適に近いものであることを特徴とする方法。
【請求項６】
請求項1記載の方法であって、更に、該入力信号の各サンプル間に少なくとも1つのゼロ・サンプルを挿入する工程を有することを特徴とする方法。
【請求項７】
請求項1記載の方法であって、更に、該入力信号をサンプリングしていくつかのサンプルを備える工程を有することを特徴とする方法。
【請求項８】
入力信号をフィルタリングするフィルタリング装置であって：
該入力信号のサンプルのフィルタリングを第１フィルタ係数段によって行う第１乗算装置群、
第１フィルタリング・サンプルを加算して第１和信号を形成する少なくとも１つの第１加算装置、
該入力信号のサンプルを少なくとも１つの別のフィルタ係数段によって行う少なくとも1つの別の乗算装置群、
別のフィルタリング・サンプルを加算して少なくとも１つの別の和信号を形成する少なくとも１つの別の加算装置、及び
該第１和信号を該第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ係数段の和によって除算して、当該正規化和信号を第１出力信号及び別の出力信号としてフィルタから出力する少なくとも１つの正規化装置を備えることを特徴とするフィルタリング装置。
【請求項９】
請求項8記載のフィルタリング装置であって、該少なくとも１つの別のフィルタ係数段が別のフィルタ係数段の和とは異なり得ることを特徴とするフィルタリング装置。
【請求項１０】
請求項8記載のフィルタリング装置であって、和信号毎に1つの正規化装置が存在することを特徴とするフィルタリング装置。
【請求項１１】
請求項8記載のフィルタリング装置であって、更に、出力信号のリダクションを、出力信号をn個おきに保持し、2つの保持信号間の出力信号を除去することによって行うよう形成されるリダクション装置を有し、nがダウンスケーリング因子に相当する整数であることを特徴とするフィルタリング装置。
【請求項１２】
請求項8記載のフィルタリング装置であって、低域通過フィルタであることを特徴とするフィルタリング装置。
【請求項１３】
信号をフィルタリングする少なくとも１つのフィルタを有するビデオ符号化装置であって、該フィルタが：
入力信号のサンプルのフィルタリングを第１フィルタ係数段によって行う第１乗算装置群、
第１フィルタリング・サンプルを加算して第１和信号を形成する少なくとも１つの第１加算装置、
該入力信号のサンプルを少なくとも１つの別のフィルタ係数段によって行う少なくとも1つの別の乗算装置群、
別のフィルタリング・サンプルを加算して少なくとも１つの別の和信号を形成する少なくとも１つの別の加算装置、及び
該第１和信号を該第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ係数段の和によって除算して、当該正規化和信号を第１出力信号及び別の出力信号としてフィルタから出力する少なくとも１つの正規化装置を備えることを特徴とするビデオ符号化装置。
【請求項１４】
請求項13記載のビデオ符号化装置であって、第１フィルタ及び第２フィルタを有し、該第１フィルタがダウンサンプリング・フィルタであり、該第２フィルタがアップサンプリング・フィルタであり、更に、入力信号と、該入力信号のダウンサンプル・バージョンとアンプサンプル・バージョンとの間の差信号を計算する減算装置を有することを特徴とするビデオ符号化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、ある程度のアップスケーリングを少なくとも必要とする、信号のフィリタリングに関し、特に、フィルタリング装置と、入力信号をフィルタリングする方法、更にはそのようなフィルタリング装置を有するビデオ符号化装置に関する。
【背景技術】
【０００２】
入力信号のアップスケーリング及びダウンスケーリングを行って入力信号の解像度を変えるフィルタを用いる必要があるアプリケーションは多く存在している。１つのそのようなアプリケーションはビデオである。このアプリケーションでは、ビデオ情報の解像度をスケーリングして種々の画面サイズを用いることができること、すなわち、ビデオ情報の画素形式を別の画素形式に変換して高解像度又は低解像度を得ること、に関心があり得る。
【０００３】
一部のビデオ圧縮標準などの多くの符号化手法、例えば、MPEG-2、MPEG-4及びH263では、そのようなスケーリングすなわち空間スケーラビリティは多くの場合、符号化効率に欠けることが理由で用いられていない。アップスケーリングとダウンスケーリングとを行うフィルタのデザインは、2倍のような単純なスケーリング因子については簡単である。しかし、この因子は通常、ビデオ・アプリケーション分野においては適用可能でない。１つの種類の画面が720×480画素を有する一方、別の画面が1920×1080画素を有する場合が存在し得る。更に、480画素を1080画素にスケーリングし、720画素を1920画素にスケーリングする必要性が存在している。これらのスケーリング因子のフィルタはその場合、フィルタにおけるフィルタ係数の数が低く抑えられる場合により正確でなくなることになり、このことは残差信号に余分なエネルギをもたらす。このことは、同様に、この信号を例えばMPEG信号に符号化する場合においてより低い符号化効率をもたらすことになる。これらの符号化手法は多くの場合、理想に近い低域通過フィルタを必要とする。これらのフィルタの複雑度及び価格を低く抑えるために、これらのフィルタが単純なデザインを有するということも多くの場合、要件となっている。理想の低域通過フィルタは、上記使用スケーリング因子（3/8及び4/9）の場合、既知のフィルタ・デザインを備えて、デザインを単純な状態にしたままで実施することは可能でない。通常のフィルタの場合、フィルタがより複雑でかつ高価なものになる高精度が必要であるか、一定でない増幅が理由で精度が低くなる、より単純なフィルタが用いられる。
【０００４】
フィルタを用いて画像を圧縮する方法を記載しているものがある（特許文献１参照。）。フィルタは、ピクチャの比較因子に基づいて動的に変えられるフィルタ係数を有する。圧縮を何ら必要としないか、高すぎる圧縮を必要とする場合、フィルタの中心の重みは１に設定される一方、別の係数は0に設定される。しかし、圧縮が必要な場合、解像度を削減するよう、フィルタ係数が設定される。フィルタ係数はその場合、中央に最大の重みを有し、端部に非ゼロの重みを有する。フィルタ特性は、解像度を漸減させるよう、差信号に応じて重みを変えることが可能であるという点で適応型のものである。上記特許文献は奇数のスケーリング因子については言及していない。
【特許文献１】米国特許第4665433号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はよって、フィルタリング信号におけるエラーを削減すると同時に、フィルタのデザインを単純にするよう、構成が単純であり得るものであり、奇数のスケーリング因子について最適に近い周波数応答をなお有するフィルタに関する。
【０００６】
本発明はよって、フィルタ係数の数を増加させることなく奇数スケーリング因子に対する良好な応答を備えることができるフィルタリングを備える課題を解決することに関する。
【課題を解決するための手段】
【０００７】
本発明の一目的はよって、入力信号をフィルタリングする方法を備え、この方法はフィルタ係数の数を増加させることなく、奇数の変換因子に対する良好な応答を備えることができる。
【０００８】
本発明の第１の特徴によれば、これは、入力信号をフィルタリングする方法によって実現され、フィルタ係数は、２つ以上の段に分割され、この方法は、フィルタ係数の第１段によって入力信号のサンプルの第１フィルタリングを行う工程、第１和信号を形成するよう、第１フィルタリング・サンプルを加算する工程、別のフィルタ係数段によって入力信号のサンプルの少なくとも1つの別のフィルタリングを行う工程、別の段各々のフィルタリング・サンプルを加算して少なくとも１つの別の和信号を形成する工程、第１和信号を第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ係数段の和によって除算して、そのように正規化した和信号をフィルタから第１出力信号及び別の出力信号として出力する工程を備える。
【０００９】
本発明の別の目的は、フィルタ係数の数を増加させることなく、奇数のスケーリング因子に対する良好な応答を備えることができるフィルタリング装置を備えることにある。
【００１０】
本発明の第２の特徴によれば、これは、入力信号をフィルタリングするフィルタリング装置によって達成され、この装置は、第１フィルタ係数段によって入力信号のサンプルをフィルタリングする第１乗算装置群、第１フィルタリング・サンプルを加算して第１和信号を形成する少なくとも１つの第１加算装置、少なくとも１つの別のフィルタ係数段によって入力信号のサンプルをフィルタリングする少なくとも１つの別の乗算装置群、別のフィルタリング・サンプルを加算して少なくとも1つの別の和信号を形成する少なくとも１つの別の加算装置、及び第１和信号を第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ係数段によって除算して、少なくともそのように正規化された和信号をフィルタから第１出力信号及び別の出力信号として出力する少なくとも１つの正規化装置を備える。
【００１１】
本発明の更に別の目的は、増加されたビット・レート効率を有するビデオ符号化装置を備えることにある。
【００１２】
本発明の第３の特徴によれば、これは、信号をフィルタリングする少なくとも1つのフィルタを有するビデオ符号化装置によって達成され、このフィルタは、第１フィルタ係数段によって入力信号のサンプルをフィルタリングする第１乗算装置群、第１フィルタリング・サンプルを加算して第１和信号を形成する少なくとも１つの第１加算装置、少なくとも１つの別のフィルタ係数段によって入力信号のサンプルをフィルタリングする少なくとも１つの別の乗算装置群、別のフィルタリング・サンプルを加算して少なくとも１つの別の和信号を形成する少なくとも１つの別の加算装置、及び第１和信号を第１フィルタ係数段の和によって除算し、別の和信号各々を相当するフィルタ係数段の和によって除算して、少なくともそのようにして正規化された和信号をフィルタから第１出力信号及び別の出力信号として出力する少なくとも１つの正規化装置を備える。
【００１３】
本発明によるビデオ符号化装置には、例えば、西暦2002年3月8日付出願の欧州特許出願番号第02075916.3号（代理人管理番号PHNL020174）に記載されているビデオ符号化装置がある。
【００１４】
本発明によれば、フィルタ係数を選択して、フィルタリングの処理において等しい種々のフィルタ係数群の和を備えることなく最適なフィルタリングを行うことが可能である。このことが理由で、フィルタ係数の数は、特に奇数の変換因子に対して、フィルタの効率を劣化させることなく低く抑えることが可能である。このことによって、本発明によるフィルタが、同様量のフィルタリング係数を有する標準的なフィルタよりも良好な効率を有することになる。ビデオ・アプリケーションに用いる場合、本発明は、単純なフィルタ実施形態によって、符号器の符号化効率を向上させる。
【００１５】
本発明の別の効果は、本発明をビデオ符号化手法と容易に組み合わせられ、この手法とともにうまく機能するという点である。
【００１６】
ビデオ符号化装置は本明細書及び特許請求の範囲では、符号化装置と復号化装置とを有することが意図されている。
【発明を実施するための最良の形態】
【００１７】
本発明の上記特徴や別の特徴は、以下に説明する実施例から明らかであり、この実施例を参照することによって明らかとなる。
【００１８】
本発明は添付図面に関して更に説明することとする。
【００１９】
信号のフィルタリングを行う際に、多くの場合、入力信号のアップスケーリング又はダウンスケーリングを行うことが必要である。例として、例えばMPEG-2、MPREG4及びH263によって例えばビデオ圧縮などの、各種信号の符号化を行う場合、各種の解像度の間で用いられる画素数をスケーリングする必要があり得る。このような装置において用いるフィルタが十分好適でない場合、符号化において課題が生じることになる。このような場合において適用可能な変換因子の例は、720x480から1920x1080までのものであり、これによって、フィルタが大量の係数を有する非常に複雑なものとなってフィルタ構成がより複雑でかつ高価なものになるか、係数の数の少ない、より簡単なフィルタ・デザインが用いられる場合、供給される信号にエラーを発生させる特定のエラーは負の結果であり得る。本発明によるフィルタの、１つの考えられる適用を説明することとする。この適用はMPEG符号器において行われるが、別の適用も実現可能である。なお本発明はビデオ復号器においても同様に適用可能であるということも分かる。更に、本発明は何れかの種類のスケーリング因子に適用可能であるということも分かる。しかし、１つの要件として、アップスケーリングがフィルタリング処理において行われるという点がある。最後の結果は、しかし、入力信号のダウンスケーリングであり得る。
【実施例】
【００２０】
図１は、そのようなビデオ符号器の略図である。図示する符号化システム10は、レイヤ圧縮を実現し、チャンネルの一部分が低解像度のベース・レイヤを備えるのに用いられ、残りの部分はエッジ・エンハンスメント情報を伝送するのに用いられ、２つの信号は再合成してシステムの解像度を向上させる場合がある。
【００２１】
符号器10は、ベース符号器12及びエンハンスメント符号器14を備える。ベース符号器は、低域通過フィルタ並びにダウンサンプラ20、動き推定器22、動き補償器24、直交変換（例えば、離散コサイン変換（DCT）回路30、量子化器32、可変符号器(VLC)34、ビット・レート制御回路35、逆量子化器38、逆変換回路40、スイッチ28,44、及び補間並びにアップサンプル回路50を備える。ダウンサンプル回路20並びにアップサンプル回路50は、本発明によるフィルタを備える。実際には、アップサンプリング回路もダウンサンプリング回路も各々、１つが垂直方向にスケーリングし、１つが水平方向にスケーリングする２つのフィルタを有して、種々の画素形式を備えるということも分かる。
【００２２】
入力ビデオ・ブロック16は、分割器18によって分割され、ベース符号器12及びエンハンスメント符号器14に送出される。ベース符号器12では、入力ブロックは低域通過フィルタ及びダウンサンプラ20に入力される。低域通過フィルタはビデオ・ブロックの解像度を削減し、これは更に、動き推定器22に入力される。この削減の原理は本明細書で後ほど説明することとする。動き推定器22は、各フレームのピクチャ・データをIピクチャ、Pピクチャ又はBピクチャとして処理する。連続入力フレームのピクチャの各々は、I,B,P,B,P…,B,Pのシーケンスなどの予め設定された方法でIピクチャ、Pピクチャ又はBピクチャのうちの１つとして処理される。すなわち、動き推定器22は、フレーム・メモリ（図示せず）に記憶されている一連のピクチャにおける予め設定された参照フレームを表し、マクロブロック、すなわち、マクロブロックと、マクロブロックの動きベクトルを検知する参照フレームとの間でのパターン・マッチング（ブロック・マッチング）によって符号化されて、フレームの16画素×16ラインの小ブロックの動きベクトルを検知する。
【００２３】
MPEGでは、イントラ符号化（フレーム内符号化）、前方予測符号化、後方予測符号化及び双方向予測符号化の、４つのピクチャ予測モードが存在する。Iピクチャはイントラ符号化ピクチャであり、Pピクチャは、イントラ符号化ピクチャか、前方予測符号化ピクチャか、後方予測符号化ピクチャであり、Bピクチャは、イントラ符号化ピクチャ、前方予測符号化ピクチャ、又は双方向予測符号化ピクチャである。
【００２４】
動き推定器22は、Pピクチャに対して前方予測を行ってその動きベクトルを検知する。更に、動き推定器22は、Bピクチャに対して前方予測、後方予測、及び双方向予測を行って各々の動きベクトルを検知する。既知の方法では、動き推定器22は、フレーム・メモリにおいて、現行入力画素ブロックに最も類似している画素ブロックをサーチする。種々のサーチ・アルゴリズムが公知である。それらは、通常、現行入力ブロックの画素と候補ブロックのものとの間の平均絶対差異（MAD）又は平均2乗エラー（MSE）の評価に基づいている。MAD又はMSEが最小の候補ブロックはその場合、動き補償予測ブロックとして選択される。現行入力ブロックの位置に対するその相対位置は動きベクトルである。
【００２５】
動き推定器22から予測モード及び動きベクトルを受信すると、動き補償器24は、予測モード及び動きベクトルによってフレーム・メモリに記憶されている、符号化され、既に局所で復号化されているピクチャ・データを読み出す場合があり、読み出しデータを予測ピクチャとして算術装置25及びスイッチ44に供給し得る。算術装置25は更に、入力ブロックを受信し、入力ブロックと動き補償器24からの予測ピクチャとの間の差異を計算する。差異値は更に、DCT回路30に供給する。
【００２６】
予測モードのみが動き推定器22から受信される場合、すなわち、予測モードがイントラ符号化モードである場合、動き補償器24は予測ピクチャを出力しない場合がある。そのような場合には、算術装置25は上記処理を行わない場合があり、その代わりに入力ブロックをDCT回路30に直接、出力し得る。
【００２７】
DCT回路30は、算術装置33からの出力信号に対してDCT処理を行って、DCT係数を取得し、これは量子化器32に供給される、量子化器32は、フィードバックとして受信する、バッファ（図示せず）におけるデータ記憶量によって量子化ステップ（量子化スケール）を設定し、DCT係数をDCT回路30から量子化ステップを用いて量子化する。量子化DCT係数はVLC装置34に設定量子化ステップとともに供給される。
【００２８】
VLC装置34は量子化器32から供給される量子化係数をハフマン符号などの可変長符号に、量子化器32から供給される量子化ステップによって変換する。結果の変換量子化係数はバッファ（図示せず）に出力される。量子化係数及び量子化ステップは逆量子化器38にも供給され、これは量子化工程によって量子化係数を逆量子化して同じものをDCT係数に変換する。DCT係数は逆DCT装置40に供給され、逆DCT装置はDCT係数に対して逆DCTを行う。得られる逆DCT係数は更に、算術装置48に供給される。
【００２９】
算術装置48は、スイッチ44の位置に応じて、逆DCT係数を逆DCT装置40から受信し、データを動き補償器24から受信する。算術装置48は逆DCT装置40からの信号（予測残差）を動き補償器24からの予測ピクチャに加算して元のピクチャを局所で復号化する。しかし、予測モードがイントラ符号化を示す場合、逆DCT装置40の出力はフレーム・メモリに直接供給される場合がある。算術装置40によって得られる復号化ピクチャはフレーム・メモリに送出され、フレーム・メモリに記憶されて、イントラ符号化ピクチャ、前方予測符号化ピクチャ、後方予測符号化ピクチャ、又は双方向予測符号化ピクチャの参照ピクチャとして後に用いる。
【００３０】
エンハンスメント符号器14は、動き推定器54、動き補償器56、DCT回路68、量子化器70、VLC装置72、ビット・レート制御器74、逆量子化器76、逆DCT回路78、スイッチ66並びに82、減算器58並びに64、及び加算器80並びに88を備える。更に、エンハンスメント符号器14は、DCオフセット60並びに84、加算器62及び減算器86を有する場合もある。これらの構成部分の多くの処理は、ベース符号器12における同様な構成部分の処理と同様であり、詳細に説明しないこととする。
【００３１】
算術装置40の出力は、アップサンプラ50にも供給され、アンプサンプラは一般的に、復号化ビデオ・ストリームからのフィルタリングされた解像を再構築し、高解像度入力と実質的に同じ解像度を有するビデオ・データ・ストリームを備える。このアップサンプリングを行い得る方法は本明細書で後述することとする。しかし、フィルタリングと、圧縮及び圧縮解除からもたらされる損失が理由で、特定のエラーが再構築ストリームに存在する。このエラーは、本発明が理由で、より小さな先行技術のフィルタの通常の場合よりも小さいものである。このエラーは、元の、未修正高解像度ストリームから再構築高解像度ストリームを減算することによって減算装置58において判定される。
【００３２】
元の未修正高解像度ストリームは、動き推定器54にも備えられる。再構築高解像度ストリームは更に、加算器88に備えられ、この加算器は、（スイッチ82の位置によって動き補償器56の出力によって場合によっては修正される）逆DCT78からの出力を加算する。加算器88の出力は、動き推定器54に供給される。その結果、動き推定は、元の高解像度ストリームと再構築高解像度ストリームとの間の残差の代わりにアップスケーリングされたベース・レイヤ及びエンハンスメント・レイヤに対して行われる。
【００３３】
更に、DCオフセット処理とこれに続くクリッピング処理をエンハンスメント符号器14に導入し得るものであり、DCオフセット値60は加算器62によって減算装置58からの残差信号出力に加算される。この任意的なDCオフセット処理及びクリッピング処理は、エンハンスメント符号器が既存の標準、例えばMPEGを用いることを可能にし、画素値は所定の範囲内、例えば、0…255に収まる。残差信号は通常、ゼロ付近に集中している。DCオフセット値60を加算することによって、サンプルの集中は、当該範囲の中央、例えば、8ビット・ビデオ・サンプルの場合には128、にシフトさせ得る。この加算の効果は、エンハンスメント・レイヤに対して符号器の標準的な構成部分を用いて、コスト効率的な（IPブロックを用いた）解決策をもたらすという点にある。
【００３４】
図2は図1のアップサンプリング回路又はダウンサンプリング回路の略構成図を示す。まず、入力信号をサンプリングするサンプリング装置90が存在しており、このサンプリング装置は本発明によるフィルタ92に接続される。フィルタは最後にリダクション装置93に接続される。信号を例えば、3/8アップスケーリングする場合、入力信号のサンプル数はサンプリング装置90によって得られる。フィルタ92は更に、これらのサンプルをフィルタリングして、サンプル毎にいくつかの出力信号を生成し、この例では出力信号数は８である。フィルタ92へのサンプル入力毎に、フィルタはその場合、８つの出力信号を生成する。これらの出力信号は更に、リダクション装置93に送出され、このリダクション装置93は同様に、これらの出力信号を３つおきに保持する。フィルタからの第１出力信号が保持するよう選択される場合、リダクション装置93は以下の２つの出力信号を除去し、以下の第４の信号を保持する。この手法は当然、3/8に限定されるものでなく、同様な手法又は用いられている何れかの別の変換手法を4/9について適用し得る。サンプラとリダクション装置は更に、フィルタとは別個のエンティティとして示しているが、これらの両方又は何れかがフィルタの一部であり得る。ダウンスケーリングが同様な方法で行われる。3/8によってダウンスケーリングする場合、フィルタは更に、サンプル毎に３つの信号を生成することになり、リダクション装置は出力信号を８つおきに保持することになる。
【００３５】
次に、本発明によるフィルタを図3に関して説明することとし、図は理想に近い低域通過フィルタである単純な低域通過フィルタの回路図を示す。フィルタは、2倍にアップスケーリングするのに適している。本発明を説明するうえでこのフィルタを選択したのは、この種のフィルタの場合、フィルタ係数は比較的低くかつ単純に抑えられており、よって、本発明は説明するのが容易であるからである。本発明はもっと多くのフィルタ係数を有するいくつかの種類のフィルタに適用可能であるということは、しかし、分かるものである。
【００３６】
図3は、本発明によるフィルタすなわちフィルタリング装置92を示す。フィルタ92は、前述のサンプリング装置に接続される１つの入力94を有する。第１スイッチ95の第１端子は入力94に接続される。スイッチ95の第２端子は接地すなわちゼロ電位に接続される一方、第１スイッチ95の第３端子は第１遅延装置96の入力に接続される。第１遅延装置96の出力は、第２遅延装置97の入力に接続される。第2遅延装置97の出力は、第3遅延装置98の入力に接続される。第4遅延装置99の入力は、第3遅延装置98の出力に接続される。第5遅延装置100の入力は、第4遅延装置99の出力に接続される。第6遅延装置101の入力は、第5遅延装置100の出力に接続される。フィルタ係数C6を有する第１乗算装置102の入力は第１遅延装置96の出力に接続され、第１乗算装置102の出力は第１加算装置108に接続される。フィルタ係数C4を有する第２乗算装置104の入力は第３遅延装置98の出力に接続される。第２乗算装置104の出力は第１加算装置108にも接続される。第１加算装置108は第２加算装置110にも接続される。フィルタ係数C2を有する第３乗算装置106の入力は第5遅延装置100の出力に接続される、第３乗算装置106の出力は第２加算装置110に接続される。第２加算装置110は第１正規化装置112の入力に接続される。フィルタ係数C7を有する第4乗算装置114の入力は、第１スイッチ95の第３端子に接続される。第４乗算装置114の出力は第３加算装置122に接続される。フィルタ係数C5を有する第5乗算装置116の入力は第２遅延装置97の出力に接続される。第5乗算装置116の出力は第３加算装置122に接続される。第３加算装置122は第４加算装置124にも接続される。フィルタ係数C3を有する第6乗算装置118の入力は第4遅延装置99の出力に接続される。第6乗算装置118の出力は第4加算装置124に接続される。第4加算装置124は第5加算装置126にも接続される。フィルタ係数C1を有する第7乗算装置120の入力は第6遅延装置101の出力に接続される。第7乗算装置120の出力は第5加算装置126に接続される。第5加算装置126は第２正規化装置128の入力に接続される。第１正規化装置112の出力は、第２スイッチ130の第１端子に接続される。第２正規化装置128の出力は第２スイッチ130の第２端子に接続される。第２スイッチ130の第３端子はフィルタの出力132に接続される。フィルタは、第１乗算装置102、第２乗算装置104及び第３乗算装置106を備える第１乗算装置群を有し、第１フィルタ係数段すなわち第１フィルタ係数群を備える。フィルタは、第４乗算装置114、第5乗算装置116、第６乗算装置118及び第７乗算装置120を備える第２乗算装置群も有し、第２フィルタ係数段すなわち第２フィルタ係数群を備える。
【００３７】
フィルタの機能を次に更に詳細に説明することとする。いくつかの入力信号サンプルが図２からサンプリング装置によって得られ、フィルタの入力94に備えられる。サンプルは、種々の乗算装置に、適切なクロック（図示せず）によってクロッキングすることによって遅延装置を介して備えられる。各サンプル間で、1つのゼロのサンプルが、接地されている第１スイッチ95によって挿入される。特定の時点で、第１サンプルが第5遅延装置100から備えられ、第2サンプルが第3遅延装置98から備えられ、第3サンプルが第1遅延装置96から備えられる。第１サンプルはフィルタ係数C2によって第３乗算装置106において乗算され、第２サンプルはフィルタ係数C4によって第2乗算装置104において乗算され、第3サンプルはフィルタ係数C6によって第１乗算装置102において乗算される。第6遅延装置101、第4遅延装置99、第２遅延装置97での出力でのサンプルと第１スイッチ95の第３端子でのサンプルはこの場合は全てゼロであるが、それは、ゼロ・サンプルが第１スイッチ95によって挿入されているからである。乗算第３サンプル及び乗算第２サンプルは第１加算装置108において更にお互いに加算されて、この和は第１乗算サンプルに第２加算装置110において加算される。これによって、第１和信号が得られる。第１正規化装置112は、第１和信号を、第１群におけるフィルタ係数、すなわち、係数C2、C4、C6、の和によってそれを除算することによって正規化する。これによって、第１出力信号が生成され、この信号はフィルタ92の出力132に第２スイッチ130によって供給される。フィルタをクロッキングすると、第１サンプルが更に第6遅延装置101から備えられ、第２サンプルが第４遅延装置99から備えられ、第３サンプルが第２遅延装置97から備えられ、第4サンプルが第１スイッチ95の第3端子から直接備えられる。その場合、第5遅延装置100、第３遅延装置98、及び第１遅延装置96の出力でのサンプルは全てゼロであるが、これは、ゼロ・サンプルが第１スイッチ95によって挿入されているからである。第１サンプルは更にフィルタ係数C1によって第7乗算120において乗算され、第２サンプルはフィルタ係数C3によって第6乗算118において乗算され、第３サンプルはフィルタ係数C5によって第5乗算116において乗算され、第４サンプルはフィルタ係数C7によって第4乗算114において乗算される。これらの乗算サンプルはお互いに加算されて、第１和信号が生成された方法と同様な方法で加算装置122、124及び126によって第２和信号を形成する。第5加算装置126から第２和信号を受信した第２正規化装置128は、第２群におけるフィルタ係数、すなわち、フィルタ係数C1、C3、C5、C7、の和によってその信号を除算することによってその信号を正規化する。これによって第２出力信号が生成され、この信号は第２スイッチ130によってフィルタ92の出力132上に供給される。このようにして、出力信号の利得が等しくなるようにしている。第２サンプル、第３サンプル及び第４サンプルは、次のクロック・サイクル中に第１乗算装置102、第２乗算装置104及び第３乗算装置106によって乗算されて、第１正規化装置において用いる対象の別の和信号を生成し、このようにして、和信号は入力信号サンプルに基づいて連続して生成される。このようにして、フィルタは、フィルタに入力される入��信号の新たなサンプル毎に２つの出力信号を備え続ける。よって、2倍によるアップスケーリングが得られ、これに、前述のリダクション装置におけるダウンスケーリングが続き得る。
【００３８】
従来は、正規化は、和信号をフィルタ係数全てによって除算することによって行われている。この場合、備えられる和信号のサイズが等しくなるようにフィルタ係数を選択する場合に考慮しなければならなかったものである。本発明によるフィリタリングの場合、このことは必要でない。フィルタ係数は、等しいサイズの和信号を備えることを考慮することなく、最適フィルタリングを行ううえで必要な大きさにすることが可能である。この種類のフィルタリングはその場合、入力信号に対して、従来の公知のフィルタよりもエラーが少ない結果をもたらす。
【００３９】
なお、本発明は2つの和信号を加算するうえで２つの加算装置のみを備え得る。正規化装置の数は２つではなく１つしかないということも考えられる。その場合、この単一の正規化装置の前に第２スイッチを備えることになり、それは、２つの和信号の間で分母を取り替えることになる。更に、種々の加算を、種々の個別回路又は個別装置を用いるのではなくソフトウェアを用いて行うことが考えられる。
【００４０】
上記フィルタの場合のフィルタ係数の通常の選択に関する例を次に、以下の表１に表すこととする。比較として、標準的な先行技術のフィルタの場合の係数も表す。
【００４１】
【表１】
2006511138.tif 000003
表１から分かるように、先行技術によるフィルタの場合、第２和信号はC1＋C3＋C5＋C7=32であり、第１和信号はC2＋C4＋C6=32である一方、本発明によるフィルタの場合、これらの和は各々、34と32に等しい。第１群におけるフィルタ係数C4は中央係数である。
【００４２】
上記フィルタは、２つの出力信号を備える単純化フィルタであった。本発明は更に多くの出力信号を備えることができるフィルタに対しても適用可能である。以下に、１つの出力信号から３つの出力信号を備えるのに用い得る一例がみられる。
【００４３】
C1＝0,  C2＝8.9,  C3＝17.7,  C4＝0,  C5＝−60.88,  C6＝−102.5,  C7=0,  C8＝295.2,C9=643.2,  C30=800,  C11=643.2,  C12=295.2,  C13＝0,  C14=−102.5,  C15=−60.88,C16=0,  C17=17.7,  C18=8.9,及びC19＝0
３つの出力信号にアップスケーリングするそのようなフィルタを備えるために、C1、C4、C7、C30、C13、C16及びC19が第１段を構成し、C2、C5、C8、C11、C14、及びC17が第２段を構成し、C3、C6、C9、C12、C15及びC17が第３段を構成する３つのフィルタ係数段又は群が存在する。図3におけるフィルタに基づいてこの種類のフィルタを備えるために、更に多くの遅延装置を備えなければならず、第３群によって乗算されるサンプル和が備えられる第３正規化装置も存在する。２つのゼロ・サンプルは更に、「真の」サンプル各々の間に挿入されることになる。スイッチも、切り替える３つの別々の位置を有することを必要とすることになる。
【００４４】
本発明は、フィルタ又はサンプリング装置が入力信号の各サンプル間でゼロのサンプルを挿入しないという点で変形させることが可能であるということも分かる。そのようなフィルタは６つの遅延装置、４つの乗算装置及び３つの加算装置を用いて実現することが可能である。
【００４５】
完全にするために、本発明によるフィルタリングの方法を次に、この方法の流れ図を示す図4を参照しながら説明することとする。まず、工程134で、入力信号がサンプリングされる。工程136で、フィルタに存在するフィルタ係数群毎に、以下の工程が次に行われる。工程138では、入力信号のサンプルがフィルタ係数群によってフィルタリングされる。工程140では、フィルタ係数によってこのように乗算されたフィルタリング・サンプルは更に加算されて和信号を形成する。工程142では、和信号が更に、群におけるフィルタ係数の和によって除算され、１つの出力信号として備えられる。工程138乃至142はよって、フィルタ係数群全てについて一度行われる、すなわち、２つの群がある場合、2度行われ、3つの群がある場合、3度行われる、などである、ので、所望の因子によるアップスケーリングが得られる。このアップスケーリングは当然、前述のダウンスケーリングと組み合わせることも可能である。
【００４６】
本発明によって、奇数のアップコンバージョン・スケール及びダウンコーバージョン・スケールが適用される場合にフィルタのフィルタ係数の数を増加させることなく最適に近いフィルタリングをもたらすフィルタが得られる。このようにして、フィルタの出力におけるエラーをなお低く維持しながら、フィルタのフィルタ係数を低く抑えることが可能である。これによって、例えばMPEG符号器において符号化する場合に残差信号におけるエネルギが削減される。これによって更に、符号器により良好な符号化効率をもたらされる。実験によって、本発明によってデザインされたフィルタを用いた場合に、前述のベース・レイヤにおいて、更には、これも前述のエンハンスメント・レイヤについて３％から５％のビット・レート利得を得ることが可能であるということが実験によって明らかとなった。更に、知覚ピクチャ品質は、同様量のフィルタ係数を備えている通常のフィルタが用いられる場合よりも幾分良好である。
【００４７】
上記効果の多くは、ビデオ符号化に関してみられる。これに関して、本発明はDVDの分野に適用可能である。しかし、本発明はビデオ符号化に限定されないということが分かる。本発明は、例えば、音の符号化などの何れかの種類のアップスケーリング及びダウンスケーリングに対して適用可能である。本発明は同様に、ディスク上にプログラムのレイヤ記憶や弾性記憶にも場合によっては同様に用いることが可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明による、フィルタを有するビデオ符号器を示す構成図である。
【図２】サンプリング装置及びダウンスケーリング装置に接続される、本発明によるフィルタを示す略構成図である。
【図３】本発明による、単純なフィルタを示す略回路図である。
【図４】本発明による当該方法を行う流れを示す流れ図である。
【図１】
2006511138.tif 000004
【図２】
2006511138.tif 000005
【図３】
2006511138.tif 000006
【図４】
2006511138.tif 000007
【国際調査報告】
2006511138.tif 000008
2006511138.tif 000009