(57)【要約】不揮発性メモリおよび少なくとも１つのアドレス変換ユニットを含むメモリ構造を駆動するための方法。不揮発性メモリはメモリページおよび少なくとも１つの増設メモリページを有し、メモリページおよび該増設メモリページは物理アドレスを有し、アドレス変換ユニット内において、論理アドレスが、メモリページおよび該アドレス変換ユニットの増設メモリページの該物理アドレスに変換される。不揮発性メモリのメモリページおよび増設メモリページにあるアドレス不可能な領域内に、アドレス変換を可能にするデータを格納され、メモリページのプログラミングのために、処理のためのさらなるメモリに、データのコピーおよびアドレス不可能な領域のデータのコピーが格納され、アドレス不可能な領域のデータが変更される。プログラミングの終了の後に、データの処理されたコピーおよび該アドレス不可能な領域のデータが増設メモリページに格納される。
2006504202.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリ（２）および少なくとも１つのアドレス変換ユニット（５）を含むメモリ構造（１）を駆動するための方法であって、該不揮発性メモリ（２）はメモリページ（３１，３２，３３，３４）および少なくとも１つの増設メモリページ（３５）を有し、該メモリページ（３１，３２，３３，３４）および該増設メモリページ（３５）は物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）を有し、該アドレス変換ユニット（５）内において、論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が、該メモリページ（３１，３２，３３，３４）および該アドレス変換ユニット（５）の該増設メモリページ（３５）の該物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）に変換され、該方法において、
−該不揮発性メモリ（２）の該メモリページ（３１，３２，３３，３４）および該増設メモリページ（３５）にあるアドレス不可能な領域内に、アドレス変換を可能にするデータを格納し、
−該メモリページ（３１，３２，３３，３４）のプログラミングのために、処理のためのさらなるメモリ（４）に、該データのコピーおよび該アドレス不可能な領域の該データのコピーを格納し、該アドレス不可能な領域のデータを変更し、
−プログラミングの終了の後に、データの処理されたコピーおよび該アドレス不可能な領域の該データを該増設メモリページ（３５）に格納する、方法。
【請求項２】
前記不揮発性メモリ（２）の、前記メモリページ（３１，３２，３３，３４）および前記増設メモリページ（３５）の前記アドレス不可能な領域にある前記データは、該メモリページ（３１，３２，３３，３４）および該増設メモリページ（３５）の前記物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）に割り当てられた前記論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）に対応し、かつ、カウンター（ＣＮＴＸ）を有することを特徴とする、請求項１に記載の方法。
【請求項３】
メモリページ（３１，３２，３３，３４）のプログラミングの際に、前記カウンター（ＣＮＴＸ）がカウント値を１つインクリメントすることによって、アドレス不可能な領域の前記データが変えられることを特徴とする、請求項１または２に記載の方法。
【請求項４】
プログラミングは、
ａ．前記アドレスされたメモリページ（３１，３２，３３，３４）に前記データを格納し、前記増設メモリページ（３５）に前記データの処理されたコピーを格納するステップであって、その際、前記メモリページ（３１，３２，３３，３４）および該増設メモリページ（３５）は、１つのアドレス不可能な領域内にマッチング論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を有し、前記メモリページ（３１，３２，３３，３４）および該増設メモリページ（３５）は、１つのアドレス不可能な領域内に、前記カウンター（ＣＮＴＸ）の異なるカウント値を有する、格納ステップと、
ｂ．前記データと、該アドレスされたメモリページ（３１，３２，３３，３４）の該アドレス不可能な領域の前記データとを無効にするステップと、
ｃ．前記アドレス変換ユニット（５）内において、該アドレスされたメモリページ（３１，３２，３３，３４）に割り当てられた該論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）の箇所に、該増設メモリページ（３５）に前記物理アドレス（Ｐ５）を割り当てるステップと
を包含することを特徴とする、請求項１から４のいずれか一項に記載の方法。
【請求項５】
前記プログラミングが実行されたあと、前記アドレスされたメモリページ（３１，３２，３３，３４）が前記増設メモリページ（３５）になることを特徴とする、請求項１または４に記載の方法。
【請求項６】
前記不揮発性メモリ（２）がフラッシュメモリであることを特徴とする、請求項１に記載の方法。
【請求項７】
前記アドレス変換ユニット（５）がメインメモリであることを特徴とする、請求項１に記載の方法。
【請求項８】
前記不揮発性メモリ（２）がセクター（３）に分割され、固定数の物理メモリページ（３１，３２，３３，３４）を有し、
電力供給の中断の後に、該メモリページ（３１，３２，３３，３４）あるいは前記増設メモリページ（３５）の前記関連する関連物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）の、該メモリページ（３１，３２，３３，３４）の該アドレス不可能な領域に格納された前記論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）、および前記増設メモリページ（３５）の前記アドレス不可能な領域に格納された該論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を、セクターごとに評価し、
該メモリページ（３１，３２，３３，３４）あるいは該増設メモリページ（３５）のすでに評価された該物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）を、前記アドレス変換ユニット（５）の該論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）に割り当て、
２つのメモリページ（３１，３２，３３，３４）あるいは増設メモリページ（３５）が存在する場合、マッチング論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を用いて、該メモリページ（３１，３２，３３，３４）あるいは増設メモリページ（３５）の物理アドレス（Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５）を、該アドレス変換ユニット（５）内の対応する該論理アドレス（Ｌ１、Ｌ２、Ｌ３、Ｌ４）に割り当て、該メモリページは該アドレス不可能な領域において前記カウンター（ＣＮＴＸ）の高いカウント状態を有することを特徴とする、請求項１から７のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリ構造を駆動するための方法に関係する。
【背景技術】
【０００２】
データのプログラミングの間、たとえば携帯型メモリ媒体、可動性データ処理、無線データおよび送電、などのような多数の応用分野およびセキュリティーに関する装置は、プログラミングの最中の電力供給の停止または切断の場合にもメモリセルの元の内容が保持されることを要する。
【０００３】
いわゆるＥＥＰＲＯＭ（電気的に消去およびプログラミング可能なＲＯＭ）、すなわちフラッシュメモリおよびフラッシュＥＥＰＲＯＭは、それぞれ現在、慣例的に電気的に消去およびプログラミング可能な不揮発性半導体メモリ装置である。このタイプのメモリ装置は高密度メモリセルを有し、いかなる時も電気的に消去またはプログラムの作り直しが可能である。この場合、メモリ装置は通常多くのセクターに細分される。これらのセクターは多数のページに細分される。
【０００４】
ＥＥＰＲＯＭでは、データは、ページの各セグメントでページごとに格納される。消去されるためには、そのデータはセグメントごとにマークされる。フラッシュメモリがページごとにプログラミングされるのみであるのに対して、ＥＥＰＲＯＭはその構造に基づいてきわめて低い粒度（Ｇｒａｎｕｌａｒｉｔａｅｔ）を有する。フラッシュメモリでは、消去されるデータはマークされるが、ページごとに消去されるのみである。
【０００５】
フラッシュメモリのデータをプログラミングするためには、１枚以上のメモリページのデータのコピーがさらなるメモリにロードされる。そのデータを格納するために、すでにコピーされたメモリページのデータは消去されてプログラミングされたデータがそのページに格納される。プログラミング中の、電圧低下あるいは電力供給の停止または切断の結果、プログラミングまたは消去動作が中断される可能性がある。それため、一度消去動作が実行されたら、元のデータが消去され、データのコピーは、電源の停止が起こった結果、メインメモリでも、もはや有効でない状態になる可能性がある。
【０００６】
少なくとも本出願人は、データのプログラミングの際の電源の停止（ｔｅａｒｉｎｇ−ｐｒｏｏｆプログラミング）によるデータ損失および未確定のデータ状態をを防ぐために、２倍から４倍のプログラミング時間を要する、複数の消去およびプログラミング周期を含む複雑なアルゴリズムが、使用されるという事実を認識している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、メモリ装置のデータのｔｅａｒｉｎｇ−ｐｒｏｏｆプログラミングが可能であり、その結果、電源の停止の場合に一度プログラミングが実行された後に、元のデータへのアクセスが引き続き可能である、メモリ構造を駆動するために単純で速い方法を提供することにある。
【課題を解決するための手段】
【０００８】
本課題は請求項１の特徴によって解決される。その際、有利な実施形態は、従属項に提示される。
【０００９】
メモリ構造を駆動するための本発明に従った方法において、メモリ構造は例えばフラッシュメモリである不揮発性メモリおよび例えばメインメモリであるアドレス変換ユニットを含む。不揮発性メモリはメモリページ、および、物理アドレスの方法でアドレスされ得る増設メモリページを少なくとも１つ有する。アドレス変換ユニットでは、フラッシュメモリのメモリページの物理アドレスが、プロセッサに論理的にアドレスされ得るアドレスに割り当てられる。論理アドレスはアドレス変換ユニットの物理アドレスに変換され、その結果、メモリページへ瞬時にアクセスすることが可能になる。フラッシュメモリのメモリページのアドレス不可能な領域は、メモリページの物理アドレスに割り当てられた論理アドレスを格納する一方、もう一方ではカウンターを組み込む。アドレスされたメモリページをプログラミングするためにはデータのコピーおよびアドレス不可能な領域のデータのコピーがプロセッシングのためのさらなるメモリにコピーされ、データのコピーに関係するカウンター値が１つインクリメントする。プログラミングが完了すると、処理されたデータのコピーおよびアドレス不可能な領域のデータが増設メモリページに格納される。
【００１０】
プログラミングされたデータが増設メモリページに格納される結果、元のデータは、プログラミングされたデータが格納される前に消去されない。メモリページにある元のデータは、プログラミングされたデータが格納されて初めて消去され得る。メモリページは増設メモリページの機能を引き続き持つ。さらに、アドレス変換ユニットでは、アドレスされたメモリページに割り当てられた論理アドレスの代わりに、物理アドレスはさらに増設メモリページに割り当てられる。
【００１１】
一度プログラミングが実行されると、データは依然としてメモリページに存在し、変更データは増設メモリページに存在し、変更データはアドレス不可能な領域の異なるカウンター値に基づいて分化されるという点が特に有利な点である。データのプログラミングが元のデータに何も影響を及ぼさないときに電力供給が中断すると、後者は依然としてアクセスされることが可能であるという結果になる。電力供給が中断する場合、データがすでに増設メモリページに格納されていると、メモリページの関連する物理アドレスの論理アドレスおよび増設メモリページ（論理アドレスがメモリページのアドレス不可能な領域、および増設メモリページのアドレス不可能な領域に格納される）の論理アドレスは電力供給が再開すると、セクターごとに評価される。すでに評価されたメモリページの物理アドレスはアドレス変換ユニットの論理アドレスに割り当てられる。異なる物理アドレスおよびマッチング論理アドレスを有する２つのメモリページが見出された、アドレス不可能な領域においてより高いカウンター値を有するメモリページの物理アドレスのみがアドレス変換ユニットの対応する論理アドレスに割り当てられる。
【００１２】
本発明にしたがう方法のさらなる特定の利点は、プログラミングの際にフラッシュメモリがＥＥＰＲＯＭの粒状（Ｇｒａｎｕｌａｒｉｔａｅｔ）を有するという事実から生じる。変更データが不揮発性メモリの増設メモリページに格納される結果、電力供給の中断が起こった場合、変更データのみが影響を受け、メモリページの全データにアクセスをすることが依然可能であるという結果になる。
【発明を実施するための最良の形態】
【００１３】
本発明の詳細は、例示的な実施態様および図の参照を伴って以下に説明される。異なる図で同一のまたは対応する要素が同一の参照記号で提供される。
【００１４】
図１は本発明に従う方法を実行するためのメモリ構造１である。このメモリ構造１は不揮発性フラッシュメモリ２、さらなるメモリ４、アドレス変換ユニット５を構成する。不揮発性フラッシュメモリ２はセクター３に細分され、セクター３は物理メモリページ３１，３２，３３，３ｎを有する。アドレス変換ユニット５では、メモリページ３１，３２，３３，３ｎの論理アドレスが不揮発性メモリ２のメモリページ３１，３２，３３，３ｎの各物理アドレスに割り当てられる。プロセッサ（示されていない）によってアドレスされた論理アドレスはアドレス変換ユニット５によって物理アドレスに変換されるのは、不揮発性メモリ２の対応するメモリページ３１，３２，３３，３ｎが瞬時にアクセスされ得るようにするためである。アドレス変換ユニット５のメモリページの論理アドレスはこの場合、変数ビット幅を有することがあり得て、目的に対処するために特定数のビットが使用されている一方で、エラー検知またはこの場合には関連性のない他の機能のために残りのビット数が使用され得る。
【００１５】
図２ａは不揮発性メモリ２のセクター３の実施例である。不揮発性メモリ２のセクター３はメモリページ３１，３２，３３，３４，３５を有する。第１列は各メモリページ３１，３２，３３，３４，３５の物理アドレスを表す変数Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５を示し、第２列はメモリページ３１，３２，３３，３４に格納されるデータを表す変数Ａ、Ｂ、Ｃ、Ｄを示し、第３列は、この実施態様では不揮発性メモリ２の端の部分に位置されるアドレス不可能な領域を表す。このアドレス不可能な領域は不揮発性メモリ２に限定していないのでこのようにどの望ましいメモリにも設置することができる。全メモリページ用に、このアドレス不可能な領域は、アドレス変換ユニット５でメモリページの物理アドレスに割り当てられた論理アドレスおよびカウンターを含む。論理アドレスは変数Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５で表されていて、カウンターは変数ＣＮＴＸで表されている。セクター３の行１〜４で示されるメモリページ３１、３２、３３、３４はプロセッサによってアドレスされる一方、第５行目のメモリページ３５は増設メモリページを表すが、増設メモリページはプロセッサによってアドレスされ得ない。その増設メモリページはアドレス可能なデータをさらに含まず、アドレス不可能な領域でデータを含まない。
【００１６】
論理アドレスを不揮発性メモリ２のメモリページの物理アドレスに変換させる、アドレス変換ユニット５が図２ｂに示されている。各行では、不揮発性メモリ２のメモリページの物理アドレスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５（第２列に示される）が、第１列に示される論理的にアドレス可能なアドレスＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５に割り当てられる。
【００１７】
不揮発性メモリ２のメモリページのデータが有利にプログラミングされている方法が図２ｃ〜図２ｆを参照して説明されている。
【００１８】
図２ｃは、図２ａの第１行目で示される不揮発性メモリ２の第１メモリページを示す。プログラミングの目的のために、第２列のデータＡ、論理アドレス、さらにアドレス不可能な領域のカウンターはさらなるメモリ４にコピーされ、カウンター値は１つインクリメントし、変更データＡ’は図２ｄに示されるようにさらなるメモリ４に表される。次の成功したプログラミングは、変更データＡ’が不揮発性メモリ２の増設メモリページに格納され、元のデータＡおよび変更データＡ’両方が不揮発性メモリで有効であるという結果を伴う。
【００１９】
図２ｅに示されるように、元のデータＡは依然として第１行目の第２列のメモリページ３１に置かれている。変更データＡ’は第５行目の第２列の増設メモリページ３５で有効である。アドレス不可能な領域のデータもプログラミングのために同様にコピーされる結果、不揮発性メモリ２の２つのメモリページ３１および３５は第３列にマッチング論理アドレスＬ１を有する。しかし、それら２つのメモリページはカウンターＣＮＴＸおよび第３列のＣＮＴＸ＋１の数値の大きさの点で異なる。
【００２０】
電力供給が中断される結果、論理アドレスＬ１、Ｌ２、Ｌ３、Ｌ４がアドレス変換ユニット５に再構成されるメモリページ３１、３２、３３、３４、３５の物理アドレスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５に割り当てられる。このために、アドレス不可能な領域の論理アドレスＬ１、Ｌ２、Ｌ３、Ｌ４および各メモリページの３１、３２、３３、３４、３５の物理アドレスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５は評価され、物理アドレスＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５はアドレス変換ユニット５の各論理アドレスＬ１、Ｌ２、Ｌ３、Ｌ４に割り当てられる。２つのメモリページおよびこのように２つの物理アドレスがマッチング論理アドレスを有する結果、２つのメモリページのカウンターの数値は比較され、より高いカウンター数値を有するメモリページの物理アドレスがアドレス変換ユニット５の論理アドレスに割り当てられる。
【００２１】
図２ｆは一度プログラミングが実行されてからのアドレス変換ユニット５におけるアドレスの割り当てである。図２ｅに示されるように、変更データＡ’が増設メモリページ３５に格納されるので、非揮発性メモリ２の増設メモリページ３５の新しい物理アドレスＰ５は、メインメモリ５の第１行の第２列に受容される。それに伴い、論理アドレスＬ１がアドレスされると、アドレス変換ユニット５は後者を物理アドレスＰ５に変換し、データＡ’は増設メモリページ３５から読み込まれるという結果になる。
【００２２】
図２ｇの第１行に示されるようにメモリページ３１のデータは、後に続くプログラミングを無効にする。その結果、後のプログラミング実施のためにこのメモリページ３１が増設メモリページとして使用される。
【図面の簡単な説明】
【００２３】
【図１】本発明に従う方法を実行するためのメモリ構造である。
【図２ａ】不揮発性メモリのセクターの実施例である。
【図２ｂ】アドレス変換ユニットの実施例である。
【図２ｃ】不揮発性メモリのメモリページである。
【図２ｄ】さらなるメモリの図２で示されるメモリページの内容である。
【図２ｅ】プログラミング後の不揮発性メモリのさらなるメモリページである。
【図２ｆ】メモリページのプログラミング後のアドレス変換ユニットである。
【図２ｇ】プログラミング後の不揮発性メモリのメモリページである。
【符号の説明】
【００２４】
１  メモリ構造
２  不揮発性メモリ
３  セクター
３１  メモリページ
３２  メモリページ
３３  メモリページ
３４  メモリページ
３５  メモリページ
３ｎ  メモリページ
４  さらなるメモリ
５  メインメモリ
ＣＮＴＸ  カウンター
Ｌ１  論理アドレス
Ｌ２  論理アドレス
Ｌ３  論理アドレス
Ｌ４  論理アドレス
Ｐ１  物理アドレス
Ｐ２  物理アドレス
Ｐ３  物理アドレス
Ｐ４  物理アドレス
Ｐ５  物理アドレス
Ａ  データ
Ａ’  変更データ
【図１】
2006504202.tif 000003
2006504202.tif 000004
【国際調査報告】
2006504202.tif 000005
2006504202.tif 000006
2006504202.tif 000007
2006504202.tif 000008