(57)【要約】ノイズシェーピングシステムには、内側ループと外側ノイズシェーピングループとが含まれる。内側ノイズシェーピングループには、内側ループフィルタと、内側ループフィルタの出力を量子化する量子化器とが含まれる。外側ノイズシェーピングループには、内側ノイズシェーピングループの量子化器からフィードバックを受け取る入力部と、内側ノイズシェーピングループの内側ループフィルタの入力部を駆動する出力部とを有する外側ループフィルタが含まれる。
2006521719.tif 000002
【特許請求の範囲】
【請求項１】
内側ループフィルタと該内側ループフィルタの出力を量子化する量子化器とを含む内側ノイズシェーピングループと、
該内側ノイズシェーピングループの該量子化器からフィードバックを受け取る入力部と、該内側ノイズシェーピングループの該内側ループフィルタの入力部を駆動する出力部とを有する外側ループフィルタを含む外側ノイズシェーピングループと
を備える、ノイズシェーピングシステム。
【請求項２】
前記外側ノイズシェーピングループが、ノイズシェーピングされた入力信号を受け取る入力段をさらに含む、請求項１に記載のノイズシェーピングシステム。
【請求項３】
前記外側ループフィルタの出力部と前記内側ループフィルタの入力部との間に入力信号を入れる入力部をさらに備える、請求項１に記載のノイズシェーピングシステム。
【請求項４】
前記外側ループフィルタがフィードバックデルタシグマループフィルタを備える、請求項１に記載のノイズシェーピングシステム。
【請求項５】
前記内側ループフィルタが、帯域内において実質的に一定の信号伝達関数を有する、請求項１に記載のノイズシェーピングシステム。
【請求項６】
無限インパルス応答フィルタを実現し、前記内側ノイズシェーピングループの前記量子化器の中において乗算切捨てを行う、請求項１に記載のノイズシェーピングシステム。
【請求項７】
前記内側ループフィルタの前記量子化器が、第２の内側ループフィルタと切捨て器とを備えたノイズシェーピング量子化器を備える、請求項１に記載のノイズシェーピングシステム。
【請求項８】
第１のフィルタを用いて信号をフィルタリングすることと、
第２のフィルタと量子化器とを含む内側ノイズシェーピングループを用いて、該第１のフィルタの出力をノイズシェーピングすることと、
外側ノイズシェーピングループを用いて、該第１のフィルタに、該内側ノイズシェーピングループから出力されたノイズシェーピングされた信号をフィードバックすることと
を包含する、ノイズシェーピングする方法。
【請求項９】
内側ノイズシェーピングループを用いてノイズシェーピングすることが、実質的に一様な信号伝達関数を有する第２のフィルタを用いてフィルタリングすることを包含する、請求項８に記載の方法。
【請求項１０】
第１のフィルタを用いて信号をフィルタリングすることが、無限インパルス応答フィルタの乗算および遅延演算を実現することを包含し、
ノイズシェーピングすることが、前記量子化器における無限インパルス応答フィルタの乗算切捨て演算を実現することを包含する、請求項８に記載の方法。
【請求項１１】
前記第１のフィルタの入力部に信号を入力することにより、ローパス応答を実現することをさらに包含する、請求項８に記載の方法。
【請求項１２】
前記第１のフィルタの出力部と、前記第２のフィルタの入力部との間に信号を入力することにより、ハイパス応答を実現することをさらに包含する、請求項８に記載の方法。
【請求項１３】
前記第１のフィルタの入力部に定数を入力することをさらに包含する、請求項１２に記載の方法。
【請求項１４】
前記量子化器の出力へのダイナミック要素マッチングプロセスを実現することをさらに包含する、請求項８に記載の方法。
【請求項１５】
ノイズシェーピングすることが、第３のフィルタと切捨て器とを含むノイズシェーピング量子化器において、前記第２のフィルタの出力を量子化することを包含する、請求項８に記載の方法。
【請求項１６】
少なくとも１つのフィルタ段と、
該フィルタの入力部と該少なくとも１つのフィルタ段の出力部とを結合するフィードバックループであって、ノイズシェーピング量子化器を含む、フィードバックループと
を備える、無限インパルス応答フィルタ。
【請求項１７】
前記ノイズシェーピング量子化器がデルタシグマ変調器を備える、請求項１６に記載のフィルタ。
【請求項１８】
前記少なくとも１つのフィルタ段が少なくとも１つの積分器段を備える、請求項１６に記載のフィルタ。
【請求項１９】
前記フィルタの出力部に結合されたデジタルアナログ変換器をさらに備える、請求項１６に記載のフィルタ。
【請求項２０】
前記フィルタが、サブウーファスピーカを駆動するサブウーファフィルタを備える、請求項１６に記載のフィルタ。
【請求項２１】
前記フィルタがハイパスフィルタを備えることにより、高周波数用スピーカを駆動する、請求項１６に記載のフィルタ。
【請求項２２】
前記フィルタがシングルビットのオーディオデータストリームを入力する、請求項１６に記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してデジタルフィルタリングとノイズシェーピングとに関し、特に、ノイズシェーパと、ノイズシェーピング量子化器を備えたフィルタと、それを用いるシステムおよび方法とに関する。
【背景技術】
【０００２】
スーパーオーディオコンパクトディスク（ＳＡＣＤ）システムでは、高オーバーサンプリングレートで光学ディスクに、シングルビットのデジタルストリームとしてオーディオデータを記録する。有利なことに、この高オーバーサンプリングレートは、人間の可聴範囲を優に越す信号帯域幅に及び、重要なアンチエイリアジングフィルタリングの必要性を低減する。その結果、通常、ＳＡＣＤシステムにおいて、可聴タイムドメイン（ａｕｄｉｂｌｅ  ｔｉｍｅ−ｄｏｍａｉｎ）効果（通常、従来のデジタルオーディオシステムにおいて急な（ｓｔｅｅｐ）ローパスアンチエイリアジングフィルタを用いる場合において生じる）は重大な問題ではない。
【０００３】
ＳＡＣＤビットストリームの高オーバーサンプリングレートにより提供される有利な点は、１ビットのデータフォーマットの重大な不利な点によりある程度打ち消される。例えば、１ビットのデータを用いて可聴帯域において広いダイナミックレンジを保つためには、比較的急な通過帯域エッジを有するノイズ伝達関数を用いて、ノイズを可聴周波数の外へシフトさせる必要がある。高等なオーディオ用途には従来のデルタシグマ変調器は通常不十分であるが、ＳＡＣＤシステムにおいて、通常、上記ノイズ伝達関数を生成するためにデルタシグマ変調器が用いられる。
【０００４】
拡張バス応答なしのメインスピーカのセットと、残りの低周波数のバス出力を提供するサブウーファとを用いるホームシアターシステムなどにおいて見られるように、ますます、ＳＡＣＤシステムがオーディオシステムに組み込まれてきている。ＳＡＣＤデータなどの高オーバーサンプリングされたデータを処理する場合において、上記システムの適切なスピーカにバス周波数およびそれより高い周波数の応答を分割かつ送信することは困難である。理想的には、ＳＡＣＤの最高オーバーサンプリングレートで、周波数分割を行うために必要とされるクロスオーバーとミキシングとを行うことにより、上記の高オーバーサンプリングされたデータの有利な点が実現される。しかし、通常、高オーバーサンプリングされたデータのフィルタリングには、相当長いデジタルデータワードの高精度な乗算の実行が必要とされる。
【０００５】
従って、ホームシアターオーディオなどの用途に対応する、ＳＡＣＤデータなどの高オーバーサンプリングされたオーディオデータを処理し、かつ、実現が比較的シンプルかつ安価な新たな技術が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００６】
概して、本発明の原理は、出力部にノイズシェーピング量子化器を含むフィルタとノイズシェーピングシステムとにおいて具体化される。特定の実施形態によると、ノイズシェーピングシステムには、内側ノイズシェーピングループと外側ノイズシェーピングループとが含まれる。内側ノイズシェーピングループには、内側ループフィルタと、内側ループフィルタの出力を量子化する量子化器とが含まれる。外側ノイズシェーピングループには、内側ノイズシェーピングループの量子化器からフィードバックを受け取る入力部と、内側ループフィルタの入力部を駆動する出力部とを有する外側ループフィルタが含まれる。
【０００７】
デルタシグマ変調器としての用途において、出力部におけるノイズシェーピング量子化器により、帯域外の量子化ノイズをさらに帯域外にシフトすることが可能になる。さらに、量子化器の出力をノイズシェーピングすることにより、有利なことに、デルタシグマフィードバックループにおけるビット数が低減される。ＩＩＲフィルタなどのフィルタとしての用途において、本発明の原理に従ってノイズシェーピング量子化器を用いることにより、係数乗算器回路が最小限になる。その結果、比較的シンプルかつ安価に、オーディオクロスオーバーフィルタなどの用途に適したローパスフィルタとハイパスフィルタとを構成し得る。要するに、デジタルフィルタが、信号帯域幅の約８倍以上におけるサンプリングレートにおいて、高オーバーサンプリングされたデータを処理する必要がある場合において、本発明の原理は有用である。
【０００８】
本発明および本発明の有利な点をさらに完全に理解することを目的として、添付の図面とともに下記の記載について、以下に説明する。
【発明を実施するための最良の形態】
【０００９】
添付の図面の図１〜７に示される例示的な実施形態を参照することによって、本発明の原理および本発明の有利な点は、最も良く理解される。図中における類似した数は、類似した部分を示す。
【００１０】
図１は、本発明の原理による例示的なデジタルオーディオシステム１００の図である。有利なことに、システム１００では、下記のように、アナログ形式に変換する前に、デジタルドメインにおいてデジタルなオーディオ入力データを処理する。
【００１１】
オーディオデータは、デジタルメディアドライブ１０１（例えば、コンパクトディスク（ＣＤ）プレーヤ、デジタルオーディオテープ（ＤＡＴ）プレーヤ、またはデジタル多用途ディスク（ＤＶＤ）ユニット）を用いて、関連するデジタルオーディオ記憶媒体から復元される。例示的な実施形態において、復元されたオーディオデータは、ソニー／フィリップススーパーオーディオコンパクトディスク（ＳＡＣＤ）規格の１ビットデータストリームである。代替実施形態において、オーディオデータは、ＰＣＭなどのマルチビット規格である。オーディオデータストリームに加えて、メディアドライブ１０１は、対応するＳＡＣＤクロックおよび制御信号を提供する。特に、各データビットの入力のタイミングをとるシリアルクロック（ＳＣＬＫ）信号と、左チャネルおよび右チャネルのステレオデータのサンプルの入力のタイミングをとる左−右クロック（ＬＲＣＫ）信号と、オーディオ処理タイミング全体を制御するマスタークロック（ＭＣＬＫ）とに応答して、オーディオデータが入力される。
【００１２】
デジタルアナログ変換器（ＤＡＣ）１０３においてアナログオーディオに変換する前に、デジタルオーディオ処理ブロック１０２において、得られた復元後のデータをデジタル処理する。そのデジタル処理には、デジタルフィルタリングが含まれる。次いで、増幅器ブロック１０４が、従来のメインスピーカ１０５ａおよび１０５ｂと、サブウーファ１０６とを駆動する。
【００１３】
従来のＳＡＣＤシステムでは、フルレンジのオーディオスピーカのペアを駆動する。しかし、拡張バス（ｅｘｔｅｎｄｅｄ  ｂａｓｓ）応答なしのメインスピーカのセットと、関連したサブウーファ（例えば、図１のメインスピーカ１０５ａおよび１０５ｂ、ならびにサブウーファ１０６）とを通常用いるホームシアターシステムなどの用途にＳＡＣＤを拡張するためには、クロスオーバーフィルタリングが、大きい方のサブウーファ（例えば、図１のサブウーファ１０６）に低周波数のエネルギーを、小さい方のメインスピーカ（例えば、図１のメインスピーカ１０５ａおよび１０５ｂ）に高周波数のエネルギーを送ることを必要とされる。有利なことに、本発明の原理を用いたはめ込み式（ｔｅｌｅｓｃｏｐｉｃ）フィルタにより、高オーバーサンプリングレート（例えば、オーバーサンプリングの８倍以上）で効率的に上記クロスオーバーフィルタリングを行うことができる。通常、そのシステムは、６４×４４１００Ｈｚ、すなわち約２．８ＭＨｚのサンプリングレートで動作する。
【００１４】
全ての無限インパルス応答（ＩＩＲ）デジタルフィルタは、転置形式（ｔｒａｎｓｐｏｓｅ  ｆｏｒｍ）のフィルタとして実現され得る。転置形式のフィルタは、ＤＡＣに通常用いられるデルタシグマ変調器に非常に良く類似している。特に、ＩＩＲフィルタにおいて実行される係数の乗算の切捨て（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ  ｔｒｕｎｃａｔｉｏｎ）は、デルタシグマ変調器の量子化演算と数学的に等価である。ＩＩＲフィルタにおいて実行される乗算演算の結果の切捨てが、デルタシグマ変調器における量子化器と同様に、出力にホワイトノイズとゲインとを加える。従って、ＩＩＲフィルタが転置形式に設計され得て、乗算演算の切捨てが、上記のノイズシェーピング量子化器などのデルタシグマ量子化器においてまとめられ得る。
【００１５】
本発明の原理によるサブウーファ（ローパス）クロスオーバーフィルタの場合において、ローパスフィルタは転置形式に設計されており、典型的なＩＩＲ遅延要素は遅延積分器（例えば、ｚ＾−１／（１−ｚ＾−１）の伝達関数を有する）に置換され、通常の切捨て演算はシンプルなデルタシグマ変調器（例えば、２次の５ビットデルタシグマ変調器）に置換される。このプロセスは、図２Ａ〜２Ｂに示されている。遅延を積分器に置換することにより、ｚ平面への等角（ｃｏｎｆｏｒｍａｌ）マッピングが影響を受け、それにより、正確な係数、つまりは正確な乗算器の必要性がさらに低減される。フィルタ精度の効果の議論については、例えば、Ｒｏｂｅｒｔｓ  ａｎｄ  Ｍｕｌｌｉｓ著、「Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ」、Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ  Ｐｕｂｌｉｓｈｉｎｇ  Ｃｏｍｐａｎｙ（１９８７年）を参照されたい。
【００１６】
図２Ａは、一般化された直接形式のＩＩＲフィルタ２００のブロック図である。フィルタ２００は、遅延２０１ａ〜２０１ｄのセットと加算器２０２とを含む２次のＩＩＲフィルタであり、加算器２０２は、対応する係数ａ０〜ａ２またはｂ１〜ｂ２による乗算の後に各遅延ステージ２０１ａ〜２０１ｄの出力の加算をとる。量子化器２０６は、入力データストリームｘ（ｎ）に係数ａ１〜ａ２およびｂ１〜ｂ２を用いた乗算演算により生成されたビット数を低減する。フィルタ２００は、図２Ｂにおいて、等価な転置形式で示されている。図２Ｂにおいて、フィルタ段２０３ａ〜２０３ｂが関数ｈ１＝Ｚ−１を実現する。転置形式における係数は、ｃ０〜ｃ１、ｃ２、およびｄ１、−ｄ２になる。フィルタ２００の転置形式では、３つの加算器２０５ａ〜２０５ｃと量子化器２０６とを用いる。直接形式のＩＩＲフィルタの転置形式への変換は、デジタル信号処理のテキスト（例えば、Ｐｒｏａｋｉｓ  ａｎｄ  Ｍａｎｏｌａｋｉｓ著「Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｐｒｉｎｃｉｐｌｅｓ，Ａｌｇｏｒｉｔｈｍｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ（１９９６年））に記載されている。
【００１７】
図２Ｃに示されているように、図５Ｂの転置形式のフィルタの段２０３ａおよび２０３ｂが関数Ｚ−１／（１−Ｚ−１）を有する遅延積分器２０４ａおよび２０４ｂにそれぞれ置換された場合において、係数ｃ０およびｃ１は０に設定され、量子化器２０６はノイズシェーピング量子化器であり、下記のように、フィルタ２００が図２Ｃに示されるトポロジー（本質的にはフィードバックデルタシグマ変調器のトポロジーである）を呈する。具体的には、フィルタ２００には、遅延積分器段２０４ａおよび２０４ｂのペアと、関連する入力加算器２０５ｂおよび２０５ｃとが含まれ、それらは、フィードフォーワード係数ｃ２と、フィードバックパス２０７においてフィードバック係数−ｄ２および−ｄ１とを実現する。この時点において、デジタルストリームへの係数ｃ２、−ｄ２、および−ｄ１の乗算の結果の切捨てが、ノイズシェーピング量子化器２０６において実行され、ノイズシェーピング量子化器２０６は比較的一様な信号伝達関数（ＳＴＦ）および低次のトポロジーを有する。ノイズシェーピング量子化器２０６は帯域外のノイズをさらに高周波数へとノイズシェーピングするために、加算器２０５ｂおよび２０５ｃにフィードバックする必要のあるビット数は、有利なことに比較的少なくあり得る（例えば、２次のノイズシェーピングを仮定すると、オーディオシステムに対して５〜８ビット）。同様に、ハードウェアまたはソフトウェアにおいて、フィードバック係数−ｄ２および−ｄ１による乗算の実現は比較的容易である。フィルタ２００のこの構成の周波数応答は全極（ａｌｌ−ｐｏｌｅ）であり、それは、ローパスフィルタに適する。図２Ｂの係数ｃ１およびｃ２をゼロ以外の値に設定することにより、ノイズシェーピング量子化器を備えた別のフィルタ構成が生じる。
【００１８】
図３は、ノイズシェーピング量子化器２０６の例示的なフィードフォーワード実施形態のブロック図である。通常、量子化器ループフィルタ３０１は、約１の一定の信号伝達関数（ＳＴＦ）（換言すると、広い周波数帯域にわたり一様に均一な応答）と、量子化器３０５により生成された量子化ノイズをノイズシェーピングするために選択されたノイズ伝達関数（ＮＴＦ）とを有する。ノイズシェーピング量子化器のさらなるはめ込みも可能であるが、量子化器３０５は、通常、従来の数値切捨量子化器である。オプションのディザー源３０６により、量子化ノイズがノントーナル（ｎｏｎ−ｔｏｎａｌ）のままであるということが保証される。図３に示されたノイズシェーピング量子化器２０６の実施形態において、ＮＴＦは（１＋Ｚ−１）２であり、それにより、ナイキスト周波数において同じ位置にある２つのＮＴＦ零点が保証される。代替実施形態において、ＮＴＦとＮＴＦの零点の位置とは、所望のノイズシェーピングにより変化し得る。例示した実施形態において、ＳＴＦは等しく１である。
【００１９】
例示的な量子化器ループフィルタ３０１には、積分器段３０２ａ〜３０２ｂのペアと、入力加算器３０３と、出力加算器３０４とが含まれる。加算器３０４により、図２Ｃのフィルタ段２０４ｂからの直接入力と、第１の積分器段３０２ａからの出力と、第２の積分器段３０２ｂからの出力とが量子化器３０５の入力へと加算される。量子化器３０５は、加算器３０４からの出力を切り捨て、ノイズシェーピング量子化器の入力加算器３０３と、図２Ｃのフィードバックパス２０７とにノイズシェーピングしたフィードバックを提供する。量子化器ループフィルタ３０１におけるノイズシェーピングの結果、量子化器３０５からの出力ビット数は比較的少なく、オーディオ用途において約５ビットである。図３のトポロジーは、ループフィルタおよび別の量子化器を含んでいるノイズシェーピング量子化器を用いることにより、量子化器３０５のサブトポロジーに対してはめ込まれる。
【００２０】
つまるところ図２Ｃに示されているように、フィルタ２００は、サブウーファクロスオーバーフィルタなどのローパスフィルタとしての用途において非常に良く機能する。しかし、より高周波数のフィルタ（例えば、図１のメインスピーカ１０５ａおよび１０５ｂへの入力から低周波数のエネルギーをフィルタリングする必要のあるハイパスクロスオーバーフィルタ）に同一の原理を適用するためには、さらなる修正が必要である。図４は、上記用途に適したハイパスフィルタ４００を示す。フィルタ４００において、一次入力を定数（例えば、０）に設定する。遅延積分器２０４ａおよび２０４ｂからなる一次ループフィルタとノイズシェーピング量子化器２０６との間に、デジタル入力信号Ｘ（ｎ）を入力する。ノイズシェーピング量子化器２０６の出力部と加算器２０５ａおよび２０５ｂへのフィードバック入力部との間において、外側デルタシグマループにより、入力信号Ｘ（ｎ）は、ノイズのようにシェーピングされる（換言すると、ハイパスされる）。このフィルタは、ｄｃにおいて２つの零点を有し、それは、多くのハイパスフィルタに適する。ローパスフィルタ２００は、高オーバーサンプリングされた入力信号（ｎ）における高周波数の帯域外ノイズを除去する。その一方で、ハイパスフィルタ４００は、オーディオ入力信号に存在するこの帯域外ノイズを除去しない。従って、ハイパスフィルタ４００（例えば、約５０ｋＨｚのコーナ周波数のフィルタ）の出力部にローパスフィルタが必要とされ得る。
【００２１】
複数のはめ込まれたフィルタとデルタシグマ変調器とに本発明の原理を拡張し得る。例えば、図２Ａ〜２Ｃに関連して上述したプロセスと同一のプロセスを用いることにより、ノイズシェーピング量子化器２０６（図２Ｃ）が特徴付けられ得る。上記の二重にはめ込まれた実施形態において、ノイズシェーピング量子化器２０６の量子化器には、ループフィルタと切捨器（量子化器）とを含んでいる第３のノイズシェーピングループが含まれる。このプロセスを繰り返すことにより、変調器またはフィルタシステムの出力が三重以上にはめ込まれた実施形態へとさらにはめ込まれ得る。
【００２２】
図５は、図１に示されたＤＡＣ  １０３における使用に適した例示的なデルタシグマデータ変換器５００を図示するブロック図である。本発明の原理によると、ＤＡＣ  ５００には、一次ループフィルタ５０１とノイズシェーピング量子化器５０２とを備えたはめ込まれたデルタシグマ変調器５００が含まれる。通常、ノイズシェーピング量子化器５０２は、量子化器ループフィルタ５０３と量子化器５０４とを含む第２のデルタシグマ変調器である。はめ込まれたデルタシグマ変調器５００における量子化器５０４は、内側フィードバックループ５０５を介して量子化器ループフィルタ５０３に、および外側フィードバックループ５０６を介して一次ループフィルタ５０１に、ノイズシェーピングしたフィードバックを提供する。有利なことに、量子化器５０４からのフィードバックはノイズシェーピングされているために、データ変換器のノイズ伝達関数（ＮＴＦ）ベースバンドにおいて十分な減衰を維持しながら、一次ループフィルタ５０１および／または量子化器ループフィルタ５０３へのフィードバックビット数は顕著に低減され得る。さらに、ノイズシェーピング量子化器５０２の量子化器５０４として第２のノイズシェーピング量子化器を用いることにより、はめ込まれたた変調器５００はさらにはめ込まれ得る。はめ込まれたデルタシグマ変調器５００を実現するのに適した例示的なトポロジーについて、図６および７とともに以下に記載する。
【００２３】
ＤＡＣサブシステム１００には、ダイナミック要素マッチング（ＤＥＭ）ロジック５０７が含まれ、ＤＥＭロジック５０７は、切捨器（ｔｒｕｎｃａｔｏｒ）５０４からの出力ビットに再ルーティング（ｒｅ−ｒｏｕｔｉｎｇ）アルゴリズムを適用することにより、次の出力ＤＡＣ  ５０８の要素間のミスマッチ誤差を補償する。好適には、出力ＤＡＣ  ５０８は、従来のスイッチキャパシタまたは電流ステアリングＤＡＣである。
【００２４】
図６は、図５の一次ループフィルタ５０１の例示的なトポロジーを示す。図６に示された実施形態において、一次ループフィルタ５０１は、４つの積分器段６０１ａ〜６０１ｄおよび関連する加算器６０２ａ〜６０２ｄに基づく４次分散型のフィードバックデルタシグマループフィルタである。所望のフィルタＮＴＦおよび信号伝達関数（ＳＴＦ）を提供するように、フィードバック係数ｃ１〜ｃ４が選択される。本発明の原理を実行するのに適した代替フィルタトポロジーのみならず分散型のフィードバックループフィルタに対するループフィルタの等式および対応するＮＴＦおよびＳＴＦは、Ｎｏｒｓｗｏｒｔｈｙら著の「Ｄｅｌｔａ−Ｓｉｇｍａ  Ｃｏｎｖｅｒｔｅｒｓ，Ｔｈｅｏｒｙ，Ｄｅｓｉｇｎ  ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ」，ＩＥＥＥ  Ｐｒｅｓｓ（１９９７年）の記載から得られうる。
【００２５】
通常、一次ループフィルタ５０１に対する所望のＮＴＦおよびＳＴＦ応答は、ノイズシェーピング量子化器５０２からのノイズシェーピングされたフィードバックにフィードバック係数ｃ１〜ｃ４を適用することにより、対応するＮＴＦおよびＳＴＦの極および零点を設定することによって、実現される。
【００２６】
本発明の原理は、カスケード式デルタシグマ変調器のトポロジー（例えば、図７に示されるデルタシグマ変調器のトポロジー７００）に同様に適用可能である。デルタシグマ変調器のトポロジー７００は、２つのカスケード式デルタシグマ変調器段７０１ａおよび７０１ｂに基づいている。各変調器段７０１ａ〜７０１ｂには、対応するループの２次ループフィルタ７０２ａ／７０２ｂと、ノイズシェーピング量子化器７０３ａ／７０３ｂと、フィードバックループ７０４ａ／７０４ｂとが含まれる。例示した実施形態におけるノイズシェーピング量子化器７０３ａ〜７０３ｂは、図２とともに上述したトポロジー２０６を用いる。代替実施形態において、カスケード式デルタシグマ変調器段７０１ａ〜７０１ｂの数、および／またはループフィルタ７０２ａ〜７０２ｂの次数は、所望のノイズ伝達関数および信号伝達関数により変わり得る。
【００２７】
要するに、本発明の原理により、ＩＩＲフィルタなどの高効率のフィルタとノイズシェーパー（デルタシグマ変調器）との実現が提供される。通常、外側ノイズシェーピングループは、所定のフィルタ応答を有するフィルタとして動作する。内側ノイズシェーピングループは、外側ノイズシェーピングループのフィードバックパスにおいてノイズシェーピングを行う。高オーバーサンプリングレートを用いることにより、内側ノイズシェーピングループは、外側ループの出力信号におけるノイズをさらに高周波数へと変換し、それにより、完全なフィードバック精度を達成するために外側ループフィードバックパスにおいて必要とされるフィードバックビットはより少なくなる。より少ないフィードバックビットにより、ハードウェアまたはソフトウェアにおいて、より少ないビット数の乗算器および加算器とを備えたフィードバックシステムになる。
【００２８】
本発明の原理によるフィルタには、いくつかの有利な用途がある。例えば、デジタルなローパスおよびハイパスオーディオフィルタは、現実的に最小限のハードウェアおよび／またはソフトウェアを用いて実現される。通常はアナログドメインにおいて行われるオーディオフィルタリングは、ここでは、デジタルドメインにおいて行われる。同様に、ＳＡＣＤ規格などのオーディオ規格は、メインスピーカとサブウーファスピーカとを用いるオーディオシステムを含めたマルチスピーカオーディオシステムに拡張され得る。
【００２９】
本発明の特定の実施形態について示し、記載してきたが、広い局面において本発明から逸脱することなしに本発明の変更および修正がされ得る。従って、添付の特許請求の範囲では、本発明の真の精神および範囲に含まれる上記変更および修正の全てに及ぶことを目的とする。
【図面の簡単な説明】
【００３０】
【図１】本発明の原理を実行するのに適した例示的なオーディオシステムの高いレベルにおけるブロック図である。
【図２Ａ】一般化された直接形式の無限インパルス応答（ＩＩＲ）フィルタのブロック図である。
【図２Ｂ】図２Ａに示されたＩＩＲフィルタの転置形式のブロック図である。
【図２Ｃ】本発明の原理によるノイズシェーピング量子化器出力段を備えており、図１に示されたデジタルオーディオの処理ブロックにおける使用に適したローパスフィードバックフィルタである。
【図３】図２Ｃに示されたノイズシェーピング量子化器の例示的な実施形態のブロック図である。
【図４】本発明の原理によるノイズシェーピング量子化器出力段を備えており、図１に示されたデジタルオーディオの処理ブロックにおける使用に適したハイパスフィードバックフィルタを示す。
【図５】本発明の原理によるはめ込まれた量子化器を備えており、図１のデジタルアナログ変換器（ＤＡＣ）サブシステムにおける使用に適した例示的なデルタシグマデータ変調器を示すブロック図である。
【図６】図５に示された一次ループフィルタの例示的なトポロジーである。
【図７】本発明の原理によるノイズシェーピング量子化器を備えた例示的なカスケード式デルタシグマ変調器のトポロジーである。
【図１】
2006521719.tif 000003
2006521719.tif 000004
【図２Ｃ】
2006521719.tif 000005
【図３】
2006521719.tif 000006
【図４】
2006521719.tif 000007
【図５】
2006521719.tif 000008
【図６】
2006521719.tif 000009
【図７】
2006521719.tif 000010
【国際調査報告】
2006521719.tif 000011
2006521719.tif 000012