(57)【要約】高周波パッケージを製作するためには、構成素子を、該構成素子を回路担体に対して隔てているコンタクトを介して回路担体に接続する。フィルムを構成素子及び回路担体に付与し、このフィルムをメタライズする。
2006510235.tif 000002
【特許請求の範囲】
【請求項１】
回路担体（３）を構成素子（１）に、該構成素子（１）を回路担体（３）に対して隔てているコンタクト（２）を介して接続し、フィルム（５）を構成素子（１）と回路担体（３）とに付与し、フィルム（５）をメタライズすることを特徴とする方法。
【請求項２】
フィルム（５）のメタライジング（６）を電気めっきで補強する、請求項１記載の方法。
【請求項３】
構成素子（１）の、回路担体（３）とは反対の側のフィルム（５）に窓（７）を開ける、請求項１又は２記載の方法。
【請求項４】
回路担体（３）にコンタクトエレメント（８，１１）、特にはんだバンプを付与する、請求項１から３までのいずれか１項記載の方法。
【請求項５】
コンタクトエレメント（１１）を、回路担体（３）の構成素子（１）の配置された側に付与して構成素子（１）を凌駕させる、請求項４記載の方法。
【請求項６】
構成素子（１）が高周波構成素子、特に最高周波構成素子である、請求項１から５までのいずれか１項記載の方法。
【請求項７】
回路担体（３）に受動的な構成素子（９）を配置する、請求項１から６までのいずれか１項記載の方法。
【請求項８】
受動的な構成素子（９）を、回路担体（３）の構成素子（１）とは反対の側に配置する、請求項７記載の方法。
【請求項９】
請求項１から８までのいずれか１項記載の方法で製作された高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
従来のモジュール用の気密な高周波パッケージは、主にフライス切削加工された金属ケーシングから成っており、これらの金属ケーシングは金めっきされてから、はんだ付けされた金属カバーによって閉鎖される。例えばＯＦＷ構成部材に使用される気密な個別構成部材用のセラミックケーシングもやはりコストがかかり、高い損失出力を有する構成部材にはあまり適さない。
【０００２】
機密性は必要ないが、良好なシールドが必要な場合にしばしばモジュールに使用される汎用のＨＦ金属ケーシングは非常に高価で非常に大きく且つ気密ではない。
【０００３】
最新のＬＴＣＣ技術に基づくＨＦモジュールケーシングも、やはり高価である。この場合、カバーがはんだ付けされる一方で、セラミックは導体ガイドのためにしか役立たない。
【０００４】
ＨＴＣＣ技術に基づく典型的なＯＦＷフィルタケーシングはロールシーム溶接され、約５ＧＨｚまで構成部材に関して高い損失出力無しで使用可能である。但し、カバー溶接は手間がかかり、ケーシングは制限された周波数範囲にしか使用できない。
【０００５】
最新の気密なＣＳＰケーシングは、高周波数域で使用しようとするはんだ付けされたＡｕ−Ｓｎカバーに基づいて、やはり高価である。
【０００６】
ドイツ連邦共和国特許出願公開第１００４１７７０号明細書に基づいて、第１の絶縁層、高周波分配回路網を含む高周波構造層及び少なくとも１つの低周波構造層を備えた基板が公知である。更に、この基板によって形成されたモジュールはカバーを有している。
【０００７】
国際公開第９７／４５９５５パンフレット、国際公開第９９／４３０８４号パンフレット、ドイツ連邦共和国特許出願公開第１９５４８０４８号明細書及びドイツ連邦共和国特許出願公開第１９８１８８２４号明細書に基づき公知の、回路担体上に位置する電子構成素子は、特にフィルムの形のカバーによって被覆されている。この場合に用いられた金属フィルムは、非常に取り扱いにくく且つしばしば長時間使用に耐えられないということが判った。
【０００８】
このことから出発して本発明の課題は、高周波パッケージの廉価な製作法を提供することである。
【０００９】
この課題は、独立請求項記載の本発明によって解決される。有利な構成は、従属請求項に記載されている。
【００１０】
これに対応して、回路担体は構成素子とコンタクトを介して接続され、これらのコンタクトは構成素子を回路担体に対して隔てているので、構成素子、回路担体及びコンタクト間には複数の中空室が形成される。構成素子と回路担体とにはフィルムが付与され、これにより、このフィルムは構成素子の位置する回路担体表面と、構成素子の回路担体に面していない側とに密着する。構成素子と回路担体とにフィルムを付与した後で、このフィルムにはメタライジングが設けられる。
【００１１】
有利には、このメタライジングはスパッタ又は蒸着によって付与されてから、電気めっきによって補強される。
【００１２】
構成素子の回路担体とは反対の側でフィルムに窓を開けることができ、この窓を介して構成素子が接触接続可能である。フィルムのメタライズ前に窓を開ける場合は、コンタクトを直ぐにメタライジングによって製作することができる。
【００１３】
本発明の特別な改良では、はんだバンプが回路担体の、構成素子の取り付けられた側に付与される。このはんだバンプは、回路担体から見て構成素子よりも高いことに基づいて、構成素子を凌駕している。これにより、回路担体、構成素子、フィルム及びフィルムのメタライジングから成るパッケージを、構成素子が回路担体に配置されている側で、前記はんだバンプを介して例えば別の回路担体に電気的に接続することができる。
【００１４】
構成素子は、特に能動的な構成素子、高周波構成素子及び／又は最高周波構成素子である。
【００１５】
前記構成素子だけでなく、回路担体には更に１つ又は複数の受動的な構成素子が配置されていてよい。受動的な構成素子は、有利には回路担体の構成素子とは反対の側に配置されている。
【００１６】
以下に、本発明の実施例を図面につき詳しく説明する。
【００１７】
パッケージ処理はパネル（Ｎｕｔｚｅｎ）で行われ、例えば次のように実施可能である。本発明の万能性に相応して、処理連鎖において多くの変更が可能である。
【００１８】
チップの形の構成素子１にはそれぞれバンプが形成されて、はんだバンプの形の印刷されたコンタクト２の場合、これらのコンタクト２は溶融される。択一的に、回路担体３にバンプが形成されてもよい。
【００１９】
構成素子１は個別化され、裏返されてコンタクト２と一緒にフラックスに浸漬されてから、例えばセラミックで構成された回路担体３の接続パッドに配置される。この場合、構成素子１とコンタクト２と回路担体３との間には中空室４が生ぜしめられる。
【００２０】
次いで、フィルム５が構成素子１を全面的に覆うように積層され、接触接続位置及びモジュール縁部（ソーイング跡）では、例えばレーザによって除去される。
【００２１】
フィルム５には、例えばＣｕスパッタによる全面的なコーティングによってメタライジング６が設けられ、このメタライジング６は、場合によっては電気めっきによって補強される。
【００２２】
有利には、回路担体３を１つ又は複数のフレーム１２が、フィルム５の除去された、セラミックに設けられたメタライジングの形で取り囲んでいる。この場合、構成素子１を覆って張設されたメタライジング６の形の金属シールドが、直接に回路担体３と結合されている。これにより、気密なパッケージが形成される。
【００２３】
バンプの形のコンタクト２は中空室４内で空気によって取り囲まれている、つまり、コンタクト２間の誘電率はほぼ１なので、最高周波数技術にまで使用することが可能である。例えばＧａＡｓチップ等の高い損失出力を有する構成素子は、薄く研磨してから載置可能である。構成素子１の、回路担体３とは反対の側に設けられたフィルム５において、レーザ等を用いて露出するように切断された窓７は、銅メタライジング６が構成素子表面上で直接に接触接続されるということを可能にする。これにより、熱導出がフィルム５によって阻止されない。同様に、構成素子基板裏面のアース接続が実現可能である。
【００２４】
図１に示した実施例では、回路担体３の構成素子１とは反対の側に、はんだバンプの形のコンタクトエレメント８が配置されている。
【００２５】
図２に示した実施例では、回路担体３の構成素子１とは反対の側に受動構成素子９が配置されて、はんだ１０によってはんだ付けされている。
【００２６】
更に、回路担体３の構成素子１の位置する側には、はんだバンプの形のコンタクトエレメント１１が配置されており、このコンタクトエレメント１１は回路担体３の表面を超えて、コンタクト２を備えた構成素子１よりも高く突出している。
【００２７】
図示の実施例は、それぞれ有利な実施例を示しているにすぎない。構成素子としては、例えばＳｉチップ又はＧａＡｓチップが混載実装においても考慮される。回路担体用の基板としては、ＬＴＣＣセラミックが試されており、ＨＴＣＣ又はＡｌ２Ｏ３等の別のセラミック、又はできるだけ小さな膨張係数を有するＦＲ５等の有機的な基板もやはり考えられる。図１に示した実施例は、例えばシール剤によって着脱可能にすることができ、このことは廉価な実装を可能にする。
【００２８】
チップをワイヤボンディングによって接触接続させる必要のある場合は、ワイヤボンディングを裏面に配置するか、又は保護カバーと一緒にシールドフィルム５の下位にもたらしてもよい。
【００２９】
本発明の全ての実施例は、以下の利点を有している。即ち：
‐余盛り不足が無く（バンプ間ε＝１）、短い一定の長さの信号到達時間（ワイヤボンディングの代わりのフリップチップ）に基づく最高周波数適正（＞２０ＧＨｚ）、
‐パネルで製作することによる極めて低いコストでの気密なシール性及びＥＳＤシールド、
‐例えばヒートシンクの使用により可能な構成素子の放熱、
‐万能性、即ち：ＨＴＣＣ技術及びＬＴＣＣ技術と組み合わせることのできる種々様々な構成素子基板及び回路担体基板、ＳＭＤ構成部材が、例えば回路担体裏面に実装可能であり、
‐種々様々なパッケージタイプに容易に適合可能である、という利点を有している。
【図面の簡単な説明】
【００３０】
【図１】回路担体裏面にスクリーン印刷されたはんだバンプを備えた、片面実装された回路担体を示した図である。
【図２】回路担体表面に載置されたはんだボール若しくははんだバンプと、回路担体裏面に設けられた、表面実装された受動構成素子とを備えた、両面実装された回路担体を示した図である。
【図１】
2006510235.tif 000003
【図２】
2006510235.tif 000004
【手続補正書】
【提出日】平成17年3月9日(2005.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
従来のモジュール用の気密な高周波パッケージは、主にフライス切削加工された金属ケーシングから成っており、これらの金属ケーシングは金めっきされてから、はんだ付けされた金属カバーによって閉鎖される。例えばＯＦＷ構成部材に使用される気密な個別構成部材用のセラミックケーシングもやはりコストがかかり、高い損失出力を有する構成部材にはあまり適さない。
【０００２】
機密性は必要ないが、良好なシールドが必要な場合にしばしばモジュールに使用される汎用のＨＦ金属ケーシングは非常に高価で非常に大きく且つ気密ではない。
【０００３】
最新のＬＴＣＣ技術に基づくＨＦモジュールケーシングも、やはり高価である。この場合、カバーがはんだ付けされる一方で、セラミックは導体ガイドのためにしか役立たない。
【０００４】
ＨＴＣＣ技術に基づく典型的なＯＦＷフィルタケーシングはロールシーム溶接され、約５ＧＨｚまで構成部材に関して高い損失出力無しで使用可能である。但し、カバー溶接は手間がかかり、ケーシングは制限された周波数範囲にしか使用できない。
【０００５】
最新の気密なＣＳＰケーシングは、高周波数域で使用しようとするはんだ付けされたＡｕ−Ｓｎカバーに基づいて、やはり高価である。
【０００６】
ドイツ連邦共和国特許出願公開第１００４１７７０号明細書に基づいて、第１の絶縁層、高周波分配回路網を含む高周波構造層及び少なくとも１つの低周波構造層を備えた基板が公知である。更に、この基板によって形成されたモジュールはカバーを有している。
【０００７】
国際公開第９７／４５９５５パンフレット、国際公開第９９／４３０８４号パンフレット、ドイツ連邦共和国特許出願公開第１９５４８０４８号明細書及びドイツ連邦共和国特許出願公開第１９８１８８２４号明細書に基づき公知の、回路担体上に位置する電子構成素子は、特にフィルムの形のカバーによって被覆されている。この場合に用いられた金属フィルムは、非常に取り扱いにくく且つしばしば長時間使用に耐えられないということが判った。
【０００８】
このことから出発して本発明の課題は、高周波パッケージの廉価な製作法を提供することである。
【０００９】
この課題は、独立請求項記載の本発明によって解決される。有利な構成は、従属請求項に記載されている。
【００１０】
これに対応して、回路担体は構成素子とコンタクトを介して接続され、これらのコンタクトは構成素子を回路担体に対して隔てているので、構成素子、回路担体及びコンタクト間には複数の中空室が形成される。構成素子と回路担体とにはフィルムが付与され、これにより、このフィルムは構成素子の位置する回路担体表面と、構成素子の回路担体に面していない側とに密着する。構成素子と回路担体とにフィルムを付与した後で、このフィルムにはメタライジングが設けられる。はんだバンプが回路担体の、構成素子の取り付けられた側に付与される。このはんだバンプは、回路担体から見て構成素子よりも高いことに基づいて、構成素子を凌駕している。これにより、回路担体、構成素子、フィルム及びフィルムのメタライジングから成るパッケージを、構成素子が回路担体に配置されている側で、前記はんだバンプを介して例えば別の回路担体に電気的に接続することができる。
【００１１】
有利には、メタライジングはスパッタ又は蒸着によって付与されてから、電気めっきによって補強される。
【００１２】
構成素子の回路担体とは反対の側でフィルムに窓を開けることができ、この窓を介して構成素子が接触接続可能である。フィルムのメタライズ前に窓を開ける場合は、コンタクトを直ぐにメタライジングによって製作することができる。
【００１３】
構成素子は、特に能動的な構成素子、高周波構成素子及び／又は最高周波構成素子である。
【００１４】
前記構成素子だけでなく、回路担体には更に１つ又は複数の受動的な構成素子が配置されていてよい。受動的な構成素子は、有利には回路担体の構成素子とは反対の側に配置されている。
【００１５】
以下に、本発明の実施例を図面につき詳しく説明する。
【００１６】
パッケージ処理はパネル（Ｎｕｔｚｅｎ）で行われ、例えば次のように実施可能である。本発明の万能性に相応して、処理連鎖において多くの変更が可能である。
【００１７】
チップの形の構成素子１にはそれぞれバンプが形成されて、はんだバンプの形の印刷されたコンタクト２の場合、これらのコンタクト２は溶融される。択一的に、回路担体３にバンプが形成されてもよい。
【００１８】
構成素子１は個別化され、裏返されてコンタクト２と一緒にフラックスに浸漬されてから、例えばセラミックで構成された回路担体３の接続パッドに配置される。この場合、構成素子１とコンタクト２と回路担体３との間には中空室４が生ぜしめられる。
【００１９】
次いで、フィルム５が構成素子１を全面的に覆うように積層され、接触接続位置及びモジュール縁部（ソーイング跡）では、例えばレーザによって除去される。
【００２０】
フィルム５には、例えばＣｕスパッタによる全面的なコーティングによってメタライジング６が設けられ、このメタライジング６は、場合によっては電気めっきによって補強される。
【００２１】
有利には、回路担体３を１つ又は複数のフレーム１２が、フィルム５の除去された、セラミックに設けられたメタライジングの形で取り囲んでいる。この場合、構成素子１を覆って張設されたメタライジング６の形の金属シールドが、直接に回路担体３と結合されている。これにより、気密なパッケージが形成される。
【００２２】
バンプの形のコンタクト２は中空室４内で空気によって取り囲まれている、つまり、コンタクト２間の誘電率はほぼ１なので、最高周波数技術にまで使用することが可能である。例えばＧａＡｓチップ等の高い損失出力を有する構成素子は、薄く研磨してから載置可能である。構成素子１の、回路担体３とは反対の側に設けられたフィルム５において、レーザ等を用いて露出するように切断された窓７は、銅メタライジング６が構成素子表面上で直接に接触接続されるということを可能にする。これにより、熱導出がフィルム５によって阻止されない。同様に、構成素子基板裏面のアース接続が実現可能である。
【００２３】
図１に示した実施例では、回路担体３の構成素子１とは反対の側に、はんだバンプの形のコンタクトエレメント８が配置されている。
【００２４】
図２に示した実施例では、回路担体３の構成素子１とは反対の側に受動構成素子９が配置されて、はんだ１０によってはんだ付けされている。
【００２５】
更に、回路担体３の構成素子１の位置する側には、はんだバンプの形のコンタクトエレメント１１が配置されており、このコンタクトエレメント１１は回路担体３の表面を超えて、コンタクト２を備えた構成素子１よりも高く突出している。
【００２６】
図示の実施例は、それぞれ有利な実施例を示しているにすぎない。構成素子としては、例えばＳｉチップ又はＧａＡｓチップが混載実装においても考慮される。回路担体用の基板としては、ＬＴＣＣセラミックが試されており、ＨＴＣＣ又はＡｌ２Ｏ３等の別のセラミック、又はできるだけ小さな膨張係数を有するＦＲ５等の有機的な基板もやはり考えられる。図１に示した実施例は、例えばシール剤によって着脱可能にすることができ、このことは廉価な実装を可能にする。
【００２７】
チップをワイヤボンディングによって接触接続させる必要のある場合は、ワイヤボンディングを裏面に配置するか、又は保護カバーと一緒にシールドフィルム５の下位にもたらしてもよい。
【００２８】
本発明の全ての実施例は、以下の利点を有している。即ち：
‐余盛り不足が無く（バンプ間ε＝１）、短い一定の長さの信号到達時間（ワイヤボンディングの代わりのフリップチップ）に基づく最高周波数適正（＞２０ＧＨｚ）、
‐パネルで製作することによる極めて低いコストでの気密なシール性及びＥＳＤシールド、
‐例えばヒートシンクの使用により可能な構成素子の放熱、
‐万能性、即ち：ＨＴＣＣ技術及びＬＴＣＣ技術と組み合わせることのできる種々様々な構成素子基板及び回路担体基板、ＳＭＤ構成部材が、例えば回路担体裏面に実装可能であり、
‐種々様々なパッケージタイプに容易に適合可能である、という利点を有している。
【図面の簡単な説明】
【００２９】
【図１】回路担体裏面にスクリーン印刷されたはんだバンプを備えた、片面実装された回路担体を示した図である。
【図２】回路担体表面に載置されたはんだボール若しくははんだバンプと、回路担体裏面に設けられた、表面実装された受動構成素子とを備えた、両面実装された回路担体を示した図である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路担体（３）を構成素子（１）に、該構成素子（１）を回路担体（３）に対して隔てているコンタクト（２）を介して接続し、フィルム（５）を構成素子（１）と回路担体（３）とに付与し、フィルム（５）をメタライズし、回路担体（３）にコンタクトエレメント（８，１１）、特にはんだバンプを付与し、コンタクトエレメント（１１）を、回路担体（３）の構成素子（１）の配置された側に付与して構成素子（１）を凌駕させることを特徴とする方法。
【請求項２】
フィルム（５）のメタライジング（６）を電気めっきで補強する、請求項１記載の方法。
【請求項３】
構成素子（１）の、回路担体（３）とは反対の側のフィルム（５）に窓（７）を開ける、請求項１又は２記載の方法。
【請求項４】
構成素子（１）が高周波構成素子、特に最高周波構成素子である、請求項１から３までのいずれか１項記載の方法。
【請求項５】
回路担体（３）に受動的な構成素子（９）を配置する、請求項１から４までのいずれか１項記載の方法。
【請求項６】
受動的な構成素子（９）を、回路担体（３）の構成素子（１）とは反対の側に配置する、請求項５記載の方法。
【請求項７】
請求項１から６までのいずれか１項記載の方法で製作された高周波パッケージ。
【国際調査報告】
2006510235.tif 000005
2006510235.tif 000006
2006510235.tif 000007
2006510235.tif 000008
2006510235.tif 000009
2006510235.tif 000010
2006510235.tif 000011
2006510235.tif 000012
2006510235.tif 000013
2006510235.tif 000014