(57)【要約】デジタルコントローラは、それぞれＡ／Ｄ変換器を有する２つの制御経路を備える。２つの変換器の一方は、他方よりも実質的に高いサンプリング速度および低い分解能を有する。従って、一方は速い応答を処理するのに適し、他方は遅い応答を処理するのに適しており、コストおよび電力消費の両方が高い高速高分解能Ａ／Ｄ変換器に取って替わることができる。
2006501715.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を発生させるデジタルコントローラであって、
それぞれがアナログデジタル変換器およびフィードバック補償ユニットを有する２つの制御経路を備え、前記２つの変換器はサンプリング速度が異なる、デジタルコントローラ。
【請求項２】
前記２つの変換器は分解能も異なる、請求項１に記載のデジタルコントローラ。
【請求項３】
前記変換器の一方は速い応答に対して十分高いサンプリング速度を有し、他方の変換器は遅い応答に対して十分高い分解能を有している、請求項２に記載のデジタルコントローラ。
【請求項４】
前記２つの制御経路は共通の被感知源を有する、請求項１に記載のデジタルコントローラ。
【請求項５】
前記２つの制御経路は共通の基準を有する、請求項４に記載のデジタルコントローラ。
【請求項６】
前記２つの制御経路は異なる被感知源を有する、請求項１に記載のデジタルコントローラ。
【請求項７】
前記２つの制御経路は異なる基準を有する、請求項６に記載のデジタルコントローラ。
【請求項８】
前記変換器の一方は、他方の変換器のサンプリング速度よりも少なくとも１０倍速いサンプリング速度を有している、請求項１に記載のデジタルコントローラ。
【請求項９】
前記変換器の一方は、他方の変換器のサンプリング速度よりも１００倍速いサンプリング速度を有している、請求項８に記載のデジタルコントローラ。
【請求項１０】
両方の制御経路の出力から前記制御信号を発生させる発生器をさらに備える、請求項１に記載のデジタルコントローラ。
【請求項１１】
制御信号を発生させるデジタルコントローラであって、
前記制御信号を発生させるように組み合わされた２つの制御経路を備え、各制御経路はアナログデジタル変換器およびフィードバック補償ユニットを有する、デジタルコントローラ。
【請求項１２】
前記２つの変換器は、サンプリング速度および／または分解能が異なる、請求項１１に記載のデジタルコントローラ。
【請求項１３】
前記２つの変換器は、共通の信号源を感知するように並列配列されている、請求項１２に記載のデジタルコントローラ。
【請求項１４】
前記２つの変換器は、それぞれ２つの異なる信号源を感知するように配列されている、請求項１３に記載のデジタルコントローラ。
【請求項１５】
制御信号を発生させるデジタルコントローラを備えるデジタル制御電力変換器であって、前記デジタルコントローラは、第１のデジタルアナログ変換器を有する第１の制御経路と、第２のデジタルアナログ変換器を有する第２の制御経路とを備え、前記第１の変換器は前記第２の変換器よりも高いサンプリング速度を有している、デジタル制御電力変換器。
【請求項１６】
前記第１の経路は動的過渡信号を感知するように配列され、前記第２の経路は定常状態信号を感知するように配列されている、請求項１５に記載の電力変換器。
【請求項１７】
前記第１の変換器は、前記第２のアナログデジタル変換器よりも低い分解能を有している、請求項１６に記載の電力変換器。
【請求項１８】
前記２つの被感知信号は同一の信号源から発生する、請求項１６に記載の電力変換器。
【請求項１９】
前記信号源は、前記電力変換器の出力電圧または電流である、請求項１８に記載の電力変換器。
【請求項２０】
前記第１のアナログデジタル変換器は前記電力変換器の出力電圧を感知し、前記第２のアナログデジタル変換器は前記電力変換器の出力電流を感知する、請求項１５に記載の電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コントローラ技術に関し、特に、異なるデジタル変換器を有する２つの制御経路を利用して制御信号を発生させるデジタルコントローラに関する。
【背景技術】
【０００２】
プログラム可能性、柔軟性、ノイズに対する免疫および集積化の容易さ等、その多くの利点のために、例えば電力変換システム（例えば、ランプドライバ、モータードライバ、電圧調整器等）の出力を調整するデジタルコントローラが広く用いられている。図１に示されているように、デジタルコントローラ１０は、電力変換器の調整出力電圧等の信号Ｖｓｅｎｓｅを感知するアナログデジタル（Ａ／Ｄ）変換器１１を備えている。その後、Ａ／Ｄ変換器１１のデジタル出力は、基準Ｖｒｅｆに基づいてフィードバック補償機能を実施するフィードバック補償ユニット１２（例えば、マイクロコントローラ、またはＦＰＧＡまたはＣＰＬＤ等のプログラム可能論理回路）へ送られ、それによりフィードバックループを安定化させる。信号発生器１３によって出力信号が発生され、それにより電力変換器の電源スイッチを制御して出力電圧を調整する。
【０００３】
ほとんどの応用では、図１に示されたシステムの帯域幅は、Ａ／Ｄ変換器１１のサンプリング速度によって制限される。より高い分解能および帯域幅を要求するシステムでは、コントローラの電力消費が著しく増加する。例えば、Ａ／Ｄ変換器１１を１０倍速高くすると、Ａ／Ｄ変換器１１の電力消費が３倍から５倍増加し得る。従って、高速高分解能Ａ／Ｄ変換器は消費電力が大きい。
【０００４】
低コストの応用では、高価な高速高分解能Ａ／Ｄ変換器を用いる代わりに、高速低分解能または低速高分解能Ａ／Ｄ変換器のいずれかが使用される。高速低分解能Ａ／Ｄ変換器は高い帯域幅制御のために動的応答の要求を容易に満たすことができるが、システムの定常状態要求に関する問題が考えられる。一方、低速高分解能Ａ／Ｄ変換器は定常状態の要求を容易に満たすことができるが、動的応答の問題が考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、コストおよび電力消費は低いが、システムの動的過渡状態および定常状態要求の両方を満たすことができる新たなデジタル変換器分解能が必要とされている。
【課題を解決するための手段】
【０００６】
本発明は、１つではなく２つの制御経路を用いる新規のデジタルコントローラを提供する。特に、各制御経路はＡ／Ｄ変換器および補償ユニットを有し、前記２つのＡ／Ｄ変換器は、動的応答および定常状態の両方の要求を満たすように異なるサンプリング速度および／または分解能を有する。従って、高価な且つ高電力消費の高速高分解能Ａ／Ｄ変換器を高速低分解能Ａ／Ｄ変換器および低速高分解能Ａ／Ｄ変換器の組み合わせに置き換えることができる。
【０００７】
前記２つのＡ／Ｄ変換器のサンプリング速度は実質的に異るので、前記２つの制御経路の制御は分離され、互いに干渉しないことが好ましい。前記２つの制御経路は、同一の信号源または異なるデジタル源を感知するようにしてもよい。
【０００８】
上記および他の特徴および利点は、添付図面を参照して本発明の好ましい実施の形態の詳細な説明により明らかとなるであろう。
【発明を実施するための最良の形態】
【０００９】
図２に示されているように、図１に示されている従来技術の（Ａ／Ｄ変換器を有する）単一の制御経路の代わりに、本発明では、それぞれＡ／Ｄ変換器を有する２つの制御経路が用いられている。一方の経路は動的過渡状態等のシステムの速い応答を処理し、他方は定常状態等の遅い応答を処理する。
【００１０】
特に、第１の制御経路は、高速低分解能（例えば、６ビット）Ａ／Ｄ変換器１１ａおよび高周波補償ユニット１２ａを備え、第２の制御経路は、低速高分解能（例えば、１０ビット）Ａ／Ｄ変換器１１ｂおよび低周波補償ユニット１２ｂを備えている。２つの経路は同一の信号リソースＶｓｅｎｓｅ、例えば電力変換器の出力電圧または電流を感知し、同一の基準Ｖｒｅｆを使用する。
【００１１】
Ａ／Ｄ変換器１１ａは速い過渡状態を制御するために速いサンプリング速度を有し、Ａ／Ｄ変換器１１ｂは定常状態を制御するために高分解能を有している。Ａ／Ｄ変換器１１ａおよび１１ｂは両方とも低電力消費且つ低コストである。２つのＡ／Ｄ変換器１１ａおよび１１ｂの総合電力消費は、単一の１０ビット高速Ａ／Ｄ変換器の半分またはそれ以下である。
【００１２】
過渡状態の場合、電力変換器は通常、定常状態のものと比較すると仕様があまり厳格でないため、動的変化を制御するのには低分解能Ａ／Ｄ変換器（例えば、６ビットＡ／Ｄ変換器１１ａ）で十分である。低分解能Ａ／Ｄ変換器１１ａはまた、同一のサンプリング速度を有する高分解能Ａ／Ｄ変換器（例えば、１０ビットＡ／Ｄ変換器１１ｂ）と比較すると低いサンプリングクロック速度を必要とし、その結果、電力消費およびコストが低下する。
【００１３】
１０ビットＡ／Ｄ変換器１１ｂは、システムの定常状態を制御する。この経路の帯域幅、またそれ故にＡ／Ｄ変換器１１ｂのサンプリング速度を非常に低くすることができる。Ａ／Ｄ変換器１１ｂのサンプリング速度を、６ビットＡ／Ｄ変換器１１ａのサンプリング速度よりも１０から１００倍低く選択することができる。
【００１４】
２つの経路両方の出力は、ＰＷＭまたはＶＣＯ等の信号発生器１３に送られて制御信号Ｖｃｏｎｔｒｏｌを発生させ、これが調整されたシステム、例えば電力変換器へ送られる。
【００１５】
２つの経路の制御を分離するためには、一方の経路が他方よりもはるかに高いサンプリング速度または帯域幅を有することが好ましい。例えば、Ａ／Ｄ変換器１１ａは、Ａ／Ｄ変換器１１ｂのサンプリング速度の１０から１００倍速いサンプリング速度を有している。
【００１６】
両方のＡ／Ｄ変換器１１ａおよび１１ｂは、高速高分解能Ａ／Ｄ変換器と比較するとコストおよび電力消費がはるかに低い。従って、２つのＡ／Ｄ変換器１１ａおよび１１ｂの全コストおよび電力消費を、高価な且つ電力消費の大きな単一の高速高分解能Ａ／Ｄ変換器が使用される従来技術と比較して大幅に低下させることができる。同時に、各制御経路はより簡単な制御アルゴリズムを有することができ、それによって、制御がソフトウェアで実施される場合に補償の演算時間も短縮する。
【００１７】
２つの経路は、電力変換器の出力電圧等の、図２に示されているような同一の被感知信号源を有すること、またはそれぞれ独自の基準Ｖｒｅｆ１およびＶｒｅｆ２を有する２つの経路が異なる信号源Ｖｓｅｎｓｅ１およびＶｓｅｎｓｅ２を感知する図３に示されているような電圧および電流等の異なる被感知源を有することができる。２つの経路の出力は信号発生器１３へ送られて制御信号Ｖｃｏｎｔｒｏｌを発生させる。信号発生器を、例えばフライバック、降圧および昇圧回路におけるＰＷＭ、または例えば共振回路におけるＶＣＯとすることができる。
【００１８】
上記のように好ましい実施の形態について詳細に説明したが、当業者には本発明の趣旨から逸脱することなく多くの変更および変形が可能であろう。従って、本発明の範囲は請求項においてのみ限定されるものとする。
【図面の簡単な説明】
【００１９】
【図１】単一の制御経路を有する従来のデジタルコントローラである。
【図２】２つの制御経路が組み込まれ、２つの経路が同一の信号源を感知する、本発明の第１の利用である。
【図３】２つの制御経路が組み込まれ、２つの経路が２つの異なる信号源を感知する、本発明の第２の利用である。
【図１】
2006501715.tif 000003
【図２】
2006501715.tif 000004
【図３】
2006501715.tif 000005
【国際調査報告】
2006501715.tif 000006
2006501715.tif 000007
2006501715.tif 000008