(57)【要約】強誘電体メモリ素子内に強誘電体メモリ・セルを製造する方法において、少なくとも一つの金属層およびオプションとして少なくとも一つの金属酸化物層を含む第１電極が、オプションとして二酸化シリコンの絶縁層を有するシリコン基板上に形成される。強誘電体ポリマの薄膜からなる強誘電体層が前記第１電極の上に形成され、また少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む少なくとも一つの第２電極が前記強誘電体層の上に形成される。ガスまたはガスの混合物で充填された真空チェンバー内で、エフュージョン・セルから前記強誘電体層の上に高純度蒸着ソースを熱的に蒸着することにより、前記第２電極が沈積される。前記メモリ・セルが、上記方法により製造された強誘電体メモリ素子であって、それぞれ平行な電極の第１および第２のセット（５１０；５３０）を少なくとも含み、一つのセット内の前記電極（５１０；５３０）は、最も近い後続のセットの電極（５３０；５１０）に対して直角に設けられ、また強誘電体層（５２０）内に形成されるメモリ・セルにより、引き続きの複数の電極セットの間に形成され、これにより強誘電体層（５２０）の各側でこれに接触する電極（５１０；５３０）の間の交差点内で、メモリ・セルが画定されるようにした前記強誘電体メモリ素子。
2006510193.tif 000002
【特許請求の範囲】
【請求項１】
強誘電性メモリ・セルを製造する方法であって、
（ａ）  シリコン層およびオプションとして二酸化シリコン絶縁層からなる基板を設けるステップと、
（ｂ）  少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第１電極を形成して、前記基板に隣接し前記シリコン層または前記オプションの二酸化シリコン絶縁層に接触して前記第１電極を設けるステップと、
（ｃ）  ポリマ強誘電体薄膜からなる第１強誘電体層を形成して、前記第１電極に隣接し接触するように前記第１強誘電体層を設けるステップと、
（ｄ）  少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第２電極を形成して、前記第１強誘電体層に隣接し接触するように前記第２電極を設けるステップとを含み、
前記ステップ（ｄ）は更に、
前記基板を配置することにより一つの真空チェンバー内に金属酸化物層を形成し、第１電極および前記第１強誘電体層を真空チェンバー内に形成し、エフュージョン・セル内に高純度蒸着ソースを設けて前記エフュージョン・セルを前記真空チェンバー内に設け、第１ガス圧力でワーキング・ガスを供給しながら前記第１強誘電体層の前記表面上へ前記エフュージョン・セルから前記高純度蒸着ソースを熱的に蒸着させ、第２ガス圧力を維持しながら前記少なくとも一つの金属酸化物層の前記表面上へ前記エフュージョン・セルから前記高純度蒸着ソースを熱的に蒸着することにより、前記少なくとも一つの金属層を形成することとを更に含む前記方法。
【請求項２】
前記高純度蒸着ソースが高純度チタンであることを特徴とする請求項１記載の方法。
【請求項３】
前記第２電極の前記少なくとも一つの金属層がチタン層であり、前記第２電極の前記少なくとも一つの金属酸化物層が酸化チタン、二酸化チタンまたは酸化チタンと二酸化チタンの化合物であることを特徴とする請求項２記載の方法。
【請求項４】
前記ワーキング・ガスが酸素ガスであることを特徴とする請求項３記載の方法。
【請求項５】
前記ワーキング・ガスが少なくとも酸素ガスと窒素ガスのガス混合物である請求項１記載の方法。
【請求項６】
前記酸素ガスが体積で前記ワーキング・ガスの５０％未満を構成し、前記窒素ガスが体積で前記ワーキング・ガスの５０％を超えて構成されることを特徴とする請求項５記載の方法。
【請求項７】
前記酸素ガスが体積で前記ワーキング・ガスの１５ないし２５％を構成することを特徴とする請求項６記載の方法。
【請求項８】
前記真空チェンバー内の前記第１ガス圧が１０−３トルと１０−６トルの間であることを特徴とする請求項１記載の方法。
【請求項９】
黒鉛形式のカーボンにより作られたるつぼを前記エフュージョン・セルが含むことを特徴とする請求項２記載の方法。
【請求項１０】
前記高純度蒸着ソースの熱蒸着中に、前記るつぼが摂氏１６００℃と１９００℃の間まで加熱されることを特徴とする請求項１０記載の方法。
【請求項１１】
（ｅ）  ポリマ強誘電体薄膜からなる第２の強誘電体層を形成し、前記第２の強誘電体層を前記第２電極に隣接し接触するよう設けるステップと、
（ｆ）  熱蒸着により少なくとも一つの金属層と、少なくとも一つの金属酸化物層を含む第３電極を形成し、前記第３電極を前記第２強誘電体層に隣接して接触するよう設けるステップと、
（ｇ）  誘電性物質からなる第１強誘電体中間層を形成し、前記第１強誘電体層を前記第３電極に隣接して接触するよう設けるステップと、
（ｈ）  ステップ（ａ）ないし（ｇ）を少なくとも一度反復するステップとをさらに含むことを特徴とする請求項１記載の方法。
【請求項１２】
ステップ（ｈ）を３回反復し、さらにステップ（ｉ）として少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第１３番目の電極を形成して、前記第１３番目の電極を少なくとも二つの他の電極へ電気的に接続することを特徴とする請求項１２記載の方法。
【請求項１３】
メモリ・セルへ電界が何も加えられていないときに、少なくとも二つの分極状態のいずれか一つへデータを記憶できる強誘電体メモリ・セルを含む強誘電体メモリ素子であって、この強誘電体メモリ素子はポリマ誘電体薄膜で形成された少なくとも一つの強誘電体層（５２０）と、それぞれ平行な電極（５１０；５３０）の少なくとも第１および第２のセットとを含み、前記第１セットの前記電極（５１０）が前記第２セットの前記電極（５３０）に対して実質的に直角関係となるよう設けられ、前記第１および第２の電極セット（５１０；５３０）が前記少なくとも一つのポリマ強誘電体層（５２０）の反対の面において、強誘電体メモリ・セルに接触し、前記電極の第１セットおよび第２セット（５１０；５３０）は、そこへ適当な電圧を加えることにより、強誘電体メモリ・セルを読み取りリフレッシュし、または、書き込むようにされたものであって、
前記電極の第１セット（５１０）は少なくとも一つの金属層（５２０）と少なくとも一つの金属酸化物層（５１４）とを含み、前記電極の第１セット（５１０）は基板（５００）に隣接してシリコン層（５０２）またはオプションとして二酸化シリコン絶縁層（５０４）に接触するよう設けられ、
前記電極の第２セット（５３０）は少なくとも一つの金属層（５３２）および少なくとも一つの金属酸化物層（５３４）とを含み、前記電極の第２セット（５３０）が強誘電体層（５２０）に隣接して接触するよう設けられ、
前記電極の第２セット（５３０）は、エフュージョン・セル（４１０）から前記強誘電体層（５２０）の表面上へ高純度蒸着ソース（４３０）を熱的に蒸着すると共に、第１および第２のガス圧力でワーキング・ガスを供給することにより真空チェンバー（４００）内に形成されることを特徴とする前記強誘電体メモリ装置。
【請求項１４】
３つまたはそれ以上の電極のセット（５１０、５３０、６０２、．．．）および少なくとも二つの強誘電体電極層（５２０、６００、．．．）を含み、電極の各セット（５１０、５３０、６０２、．．．）が少なくとも一つの強誘電体層（５２０、６００、．．．）に隣接して接触するよう設けられ、各誘電体層（５２０、６００、．．．）が電極の二つの組（５１０、５３０；５３０、６０２；．．．）の間に接触するよう設けられることを特徴とする請求項１３記載の強誘電体メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電性メモリ・セルを製造する方法に関し、
（ａ）  シリコン層およびオプションとして二酸化シリコン絶縁層からなる基板を設けるステップと、
（ｂ）  少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第１電極を形成して、前記基板に隣接し前記シリコン層または前記オプションの二酸化シリコン絶縁層に接触して前記第１電極を設けるステップと、
（ｃ）  ポリマ強誘電体薄膜からなる第１強誘電体層を形成して、前記第１電極に隣接し接触するように前記第１強誘電体層を設けるステップと、
（ｄ）  少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第２電極を形成して、前記第１強誘電体層に隣接し接触するように前記第２電極を設けるステップとを含む方法に関する。
【０００２】
本発明はまた、メモリ・セルへ何の電界も加えられていないときに、少なくとも二つの分極化状態のいずれか一つにおいて、データを記憶できる強誘電体メモリ・セルを含む強誘電体メモリ素子に関し、前記強誘電体メモリ素子はポリマ強誘電体薄膜により形成された少なくとも一つの強誘電体およびそれぞれ平行な電極の少なくとも第１セットと第２セットを含み、前記第１セットの前記電極は、前記第２セットの前記電極に対して実質的に直角の関係に設けられ、電極の前記第１セットおよび第２セットは前記少なくとも一つのポリマ強誘電体層の対向する面において強誘電体メモリ・セルに接触し、少なくとも電極の前記第１セットおよび第２セットは、適当な電圧が印加されることにより、強誘電体メモリ・セルを読み取りリフレッシュしまたは書き込むようにされている。
【背景技術】
【０００３】
強誘電体は、外部電界がないときに自発分極ベクトルの少なくとも二つの平衡配向を有する電気的に分極可能な物質であり、その自発分極ベクトルは、電界によりそれらの配向の間で切り替えられる。残留分極のそうした双安定状態を有する物質により表されるメモリ効果がメモリ・アプリケーションに応用される。分極状態の一つが論理「１」と考えられ、もう一つの状態が論理「０」と考えられる。典型的な受動マトリックス・アドレッシング・メモリ・アプリケーションが平衡電極の二つのセットを、通常直角に互いに交差させることにより実現され、マトリックスのエッジから適当な電極を選択的に例示することにより、個別にアクセスできる交差点のマトリックスを生成するようになっている。強誘電体物質の一つの層がコンデンサ類似の構造の電極のセットの間に設けられ、これにより電極の交差の間の強誘電体物質内にメモリ・セルが定義されるようになっている。二つの電極間に電位差を加えると、セル内の強誘電体物質が電界を受けて、ヒステリシス曲線または既してその一部をたどる分極化応答が発生する。この電界の方向と大きさを操作することにより、このメモリ・セルを所望の論理状態に保つことができる。このタイプの受動的アドレッシングは、製造を容易にし、交差点すなわちメモリ・セルの高密度を可能にする。
【０００４】
スパッタリングは、強誘電体メモリ素子内に種々なタイプの層を沈積するのに一般的に使用される方法である。下部電極セットと上部電極セットは、しばしばスパッタリングにより沈積され、時には強誘電体メモリ層も同様に沈積される。国際特許出願公開Ｎｏ．ＷＯ  ００／０１０００（Ｈａｙａｓｈｉ他）は、たとえばプラチナ製の平坦な下部電極を生成するための直流マグネトロン反応スパッタリング処理の使用を開示する。不活性気体と酸素ガスまたは窒素ガスとのガス混合物が使用される。これは鋭いヒロックなどの表面の凹凸の量を減らして、疲労耐性、分極とインプリントの特性を改良する。非常に一般的な代案として、たとえばジルコン酸チタン酸鉛（ＰＺＴ）などの灰チタン石による素子上で、そうした方法を遂行すると比較的問題が少ない。しかしながら、メモリ物質などのポリマによる強誘電体メモリ素子については他の問題がある。上部電極のスパッタリングはポリマ強誘電体セルを損傷するかもしれないので、上部電極を設けるために他の方法が必要である。
【０００５】
米国特許第６，３５９，２８９号（Ｐａｒｋｉｎ）は、磁気トンネル接合素子の製造を開示し、絶縁トンネル・バリアが固定強誘電体層の上に、好ましくは熱的に蒸着される。強誘電体メモリ素子機能の方法と同様に、絶縁トンネル・バリアの両面上の二つの強誘電層を、別々の磁化方向すなわち磁気運動の相対的な方向と見なすことができ、その結果として非揮発性ランダム・アクセス・メモリとして動作できる。この絶縁トンネル・バリアは、主としてガリウムおよび／またはインジウムの酸化物または窒化物でできている。追加的に、アルミニウムの酸化物または窒化物を、特別層の形式でバリア物質の一部分に形成できる。ガリウム酸化物を準備するのに好ましい方法は、酸素ガスの存在内または、原子酸素ソースまたは他のソースにより供給される、より反応性のある酸素ガスの存在内で、エフュージョン・ソースからガリウムを沈積することにより行われる。しかしながら、ここに特有の問題は、高い抵抗領域の値、すなわちトンネル・バリア・エネルギー高さが大きいことである。したがって熱的に蒸着されるガリウムおよび／またはインジウムの酸化物または窒化物のための解決法は、下層であるポリマ層の上に電極物質を沈積または形成する場合に存在する問題には向いていない。
【０００６】
さらにまたＥＰ特許出願第５６７  ８７０  Ａ１号（Ｐｕｆｆｍａｎｎ、Ｒａｍｔｒｏｎ  Ｉｎｔ．Ｃｏｒｐ．へ譲渡）により、強誘電体メモリ素子に使用される強誘電体コンデンサが知られている。この公報は一般に、パラジウムの追加層およびたとえばプラチナ金属またはプラチナおよび他の金属の合金の接触層を含む複合下部電極を開示する。ここでは前記強誘電体メモリ物質は、無機物質、たとえば当分野に公知のジルコン酸チタン酸鉛（ＰＺＴ）である。反対側の上部電極は同様な複合体であって、プラチナまたはプラチナと他の金属との合金からなる。いずれの場合も強誘電体物質はＰＺＴのような無機物質であって、この物質と上部電極を沈積する処理との間の熱的な不整合性は、問題とはならない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
こうして本発明の一つの主要な目的は、強誘電体メモリ素子内にメモリ・セルのための電極層を作る方法を提供することであり、特に本発明の一つの発明は、強誘電体メモリ素子内に、メモリ・セルのために上部電極層を作る方法を提供することである。より詳細には、本発明の一つの目的は、強誘電体ポリマの形式で強誘電体メモリ層の上に、上部電極のために電極金属を沈積する方法を提供することである。
【０００８】
本発明の更なる目的は、本発明の方法により作られた強誘電体メモリ素子を提供することである。
【課題を解決するための手段】
【０００９】
上記の諸目的および更なる諸特徴と諸利点は、本発明による方法により実現されるが、その特徴とするステップ（ｄ）は、前記基板を配置することにより一つの真空チェンバ内に、金属酸化物層、第１電極および第１強誘電体層を形成し、エフュージョン・セル内に高純度蒸着ソースを設け、前記エフュージョン・セルを前記真空チェンバー内に設け、第１ガス圧力でワーキング・ガスを供給しながら前記エフュージョン・セルから前記第１強誘電体層の前記表面上へ前記高純度蒸着ソースを熱的に蒸着させ、第２ガス圧力を維持しながら前記エフュージョン・セルから前記少なくとも一つの金属酸化物層の前記表面上へ前記高純度蒸着ソースを熱的に蒸着することにより、前記少なくとも一つの金属層を形成することを、更に含む。
【００１０】
好ましくは前記高純度蒸着ソースは高純度チタンである。さらに好ましくは、第２電極の少なくとも一つの金属層はチタンの層であり、第２電極の少なくとも一つの金属酸化物層は、チタン酸化物、二酸化チタンおよびチタン酸化物と二酸化チタンの組み合わせの層である。
【００１１】
好ましくは前記ワーキング・ガスは、酸素ガスまたは少なくとも酸素ガスまたは窒素ガスのガス混合物である。後者の場合酸素ガスがワーキング・ガスの容積で５０％未満を構成し、窒素ガスがワーキング・ガスの容積の５０％以上を占め、好ましくはそのときに、酸素ガスがワーキング・ガスの容積の１５ないし２５％を占める。
【００１２】
真空チェンバー内のガス圧力は、−１０３トルと−１０６トルの間にあると有益である。
【００１３】
好ましくは電気エフュージョン・セルは、黒鉛形式のカーボンから作られたるつぼを含み、そのときこのるつぼは、好ましくは蒸着ソースの高純度熱的蒸着の間じゅう１６００℃と１９００℃の間へ加熱される。
【００１４】
本発明による一つの好ましい実施例は、更に、
（ｅ）  ポリマ強誘電体薄膜からなる第２の強誘電体層を形成し、前記第２の強誘電体層を前記第２電極に隣接し接触するよう設けるステップと、
（ｆ）  熱蒸着により少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第３電極を形成し、前記第３電極を前記第２強誘電体層に隣接して接触するよう設けるステップと、
（ｇ）  誘電性物質からなる第１強誘電体中間層を形成し、前記第１強誘電体層を前記第３電極に隣接し接触するよう設けるステップと、
（ｈ）  ステップ（ａ）ないし（ｇ）を少なくとも一度反復するステップとを含む。
【００１５】
これに関連して、ステップ（ｈ）は３回反復されることが好ましく、さらにステップ（ｉ）として、少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第１３番目の電極を形成して、前記第１３番目の電極が少なくとも二つの他の電極へ電気的に接続されることを含む。
【００１６】
本発明はまたその特徴として、前記電極の第１セットが少なくとも一つの金属層と少なくとも一つの金属酸化物層を含み、前記電極の第１セットがシリコン層またはオプションとして二酸化シリコン絶縁層に隣接して接触するよう設けられ、前記電極の第２セットが少なくとも一つの金属層と少なくとも一つの金属酸化物層を含み、前記電極の第２セットが強誘電体層に隣接して接触するよう設けられ、ワーキング・ガスをそれぞれ第１および第２のガス圧力で供給しながら、エフュージョン・セルから前記強誘電体層の表面へ高純度蒸着ソースを熱的に蒸着することにより前記電極の第２セットが形成されることとを特徴とする。
【００１７】
好ましい実施例において、強誘電体メモリ素子は３つまたはそれ以上の電極のセットと少なくとも２つの強誘電体層を含み、電極の各セットは少なくとも一つの強誘電体層に隣接して接触するよう設けられ、また各強誘電体層は電極の二つのセットの間に接触するよう設けられている。
【実施例】
【００１８】
好ましい実施例を参照して本発明を説明する前に、マトリックス・アドレッサブル強誘電体メモリの構造および一般にどのようにそれらをアドレスして読み出すかについて、その一般的背景を簡単に記述する。
【００１９】
図１は強誘電性物質についてのヒステリシス曲線１００を示す。ここで分極Ｐは電圧Ｖの関数として示される。正の飽和分極はＰｓで記述され、負の飽和分極は−Ｐｓで記述される。ＰＲおよび−ＰＲは、それぞれ正および負の残留分極、すなわち一つの強誘電体メモリ・セル内に存在し得る。この場合、論理「１」または「０」を使用して二つの永久分極状態を示す。Ｖｓおよび−Ｖｓは、それぞれ正および負の保磁電圧を示す。理解すべきは、分極化が電圧の関数として与えられる場合、これは実用的な考慮に基づいていることである。一般に電圧は電界の強さＥで置き換えることができ、従って同様に一般にＥｃおよび−Ｅｃは、それぞれその強誘電体物質についての正および負の保磁電界強度を示す。そのとき電圧は、特定のメモリ・セルについて電界強度に強誘電体層の厚さを乗算することにより、計算される。飽和分極化Ｐｓおよび−Ｐｓは、それぞれ保持電圧ＶＣおよび−ＶＣを超える公称スイッチング電圧ＶＳおよび−ＶＳに、それぞれメモリ・セルがさらされるたびに達成される。加えられた電界が除去されるとすぐに強誘電体物質が緩和して、それぞれ二つの残留分極状態ＰＲおよび−ＰＲへ戻るが、ここではヒステリシス曲線上の点１１０および１１２としてそれぞれ示す。分極化方向の変化は、たとえば点１１０における残留正分極から負電界−ＥＳまたは負の電圧−ＶＳを加えることにより起こり、これらはそれぞれスイッチング電界またはスイッチング電圧として示され、そのとき強誘電体物質は負の飽和分極−ＰＳへ駆動され、後に反対の分極状態−ＰＲへ緩和される。対照的に正のスイッチング電界ＥＳまたはスイッチング電圧ＶＳが、負の分極状態−ＰＲをＰＲへ変化させる。パルス・プロトコルとしても知られるこの種のスイッチング・プロトコルを使用して、書き込みおよび読み取り動作中のメモリ・マトリックス内の電極へ電圧を加えることにより、電界を決定する。
【００２０】
図２は、電極を直角に横断するマトリックスを示す。標準的な語法に従い、横列の電極の水平な電極を以下にワード・ライン２００と記述しＷＬと略称し、また、縦の電極すなわち縦列の電極をビット・ライン２１０と記述しＢＬと略称する。図２ａに示すように、このマトリックスはｍ個のワード・ラインＷＬおよびｎ個のビット・ラインＢＬを有し、これによりワード・ラインＷＬおよびビット・ラインＢＬの交差点により定義された全体としてｍ・ｎメモリ・セルを有するｍ・ｎマトリックスが形成される。図２ｂにおいて、図２ａのマトリックスの断面が示され、メモリ・セル２２０は、交差するワード・ラインＷＬとビット・ラインＢＬによって示される。メモリ・セル２２０の強誘電性物質は、そのとき電極として、ワード・ラインＷＬおよびビット・ラインＢＬ、たとえば、２００および２１０を有する誘電性コンデンサ類似の構造を形成する。駆動および検出動作の間に、ワード・ライン２０２およびビット・ライン２１２はそれぞれ作動されて、アクティブ・ワード・ラインＡＷＬおよびアクティブ・ビット・ラインＡＢＬになる。それからそれは充分に高い電圧を加えられて、図２ｂに示す所与のメモリ・セルの分極方向をスイッチして、そのメモリ・セル内の特定の分極方向を画定する。これは、書き込み動作に対応するか、またはセットされた分極方向を検出しモニタして、読み取り動作を構成する何かに対応する。電極の間に位置する強誘電性物質または強誘電体層は、上記のように強誘電体コンデンサ２２２として機能する。こうして関連するワード・ライン２０２およびビット・ライン２１２すなわち、アクティブ・ワード・ラインおよびアクティブ・ビット・ラインの電圧をセットして、その差が公称スイッチング電圧Ｖｓに一致するようにすることにより、メモリ・セル２２０が選択される。同時に理解されるべきは、残りのワード・ラインおよびビット・ライン、たとえば図２ａに２００と２１０で示されてメモリ・セル２２０で交差するアドレスされていないものは電圧に関して制御され、非アドレス・メモリ・セル２２０におけるいわゆる外乱電圧が最少に保持される。
【００２１】
本発明による方法は強誘電体メモリ２に関連し、その強誘電性メモリ物質がポリマであるので、その機能を分かりやすくするために、この種の強誘電体メモリ装置の例を示す。
【００２２】
図３は、本発明の目的に適合可能であり、またたとえば本発明による方法を、適用できる、マトリックス・アドレッサブル強誘電体メモリ素子の構造と機能要素を、単純化されたブロック図の形式で示す。メモリ・マクロ３１０は、メモリ・アレイまたはマトリックス３００、行および列のデコーダー３２；３０２、センス増幅器３０６、データ・ラッチ３０８、冗長ワードおよびビット・ライン３０４；３４を含む。行および列デコーダ３２；３０２はメモリ・セルのアドレスをデコードするが、センス動作はセンス増幅器３０６により遂行される。データの一部または全部がメモリ制御ロジックまたはロジック・モジュール３２０へ転送されるまで、読み取られたデータをデータ・ラッチ３０８が保持する。メモリ・マクロ３１０から読み取られたデータは一定のビット・エラー・レート（ＢＥＲ）を有し、これは冗長ワードおよびビット・ライン３０４；３４によりメモリ・アレイ３００内の欠陥のあるワードおよびビット・ラインを置き換えることにより、減少できる。エラー検出を遂行するために、メモリ・マクロ３１０はエラー訂正コード（ＥＣＣ）情報を含むデータ・フィールドを有する。メモリ制御ロジック３２０はメモリ・マクロ３１０とのデジタル・インターフェイスを提供し、メモリ・アレイ３００上の書き込みおよび読み取り動作を制御する。メモリの初期化および冗長ワードおよびビット・ライン３０４；３４による欠陥あるビットおよびワード・ラインの置き換えのための論理回路は、同様にメモリ専用ロジック３２０内に見出される。メモリ素子のためのデバイス・コントローラ３３０は、メモリ制御ロジック３２０を外部バス・スタンダードへ結合する。電圧発生器またはチャージ・ポンプ機構３４０が、メモリ・セルを書き込みおよび読み取るのに必要ないずれかの電圧を発生する。発振器（図示なし）を介してデバイス・コントローラ３３０からチャージ・ポンプ３４０への独立したクロック入力が、メモリ・マクロ３１０を使用するアプリケーションのビット・レートから独立して電圧を発生しまたはチャージ・ポンプ動作を遂行するために、チャージ・ポンプ３４０により使用される。
【００２３】
本発明による方法が、エフュージョン・セルからの電極物質の熱的蒸着により電極層を製造することを採用しているので、そうしたフュージョン・セルをどのように実現して動作させるかの一例を示す。これに関連して図４を参照して、一般的な方法でエフュージョン・セルを説明する。
【００２４】
図４はエフュージョン・セル４１０を示し、これは他のものと共にるつぼ４２０、加熱素子４２２、ハウジング４２４、サポート４２６およびカバー４２８を含む。作業動作の間、るつぼには高純度の蒸着ソース４３０が充填され、これは基板４４０上へ蒸着される。るつぼ４２０は、いずれか所望の形であって良く、黒鉛・タンタル・モリブデンまたはパイロリティック・ボロン・ナイトライドのような適当な耐火性物質で構成されている。一組のサポート４２６がハウジング４２４の内側でるつぼ４２０を保持する。蒸着ソース４３０を蒸発させるために、加熱素子４２２が使用される。加熱素子４２２の数と配置は、種々の配列の間で異なり得る。ある場合には加熱素子４２２がるつぼ４２０の開口に近く配置されて、この領域内に蒸着ソース４３０が凝縮するのを防止する。ハウジング４２４とカバー４２８は、熱の放射から周囲を遮蔽する。ハウジング４２４内にはサーモ素子を含ませて、温度の経過と展開を保持するようにして良い。基板４４０と共にエフュージョン・セル４１０が、ここでは真空チェンバー４００内に配置され、真空チェンバー４００内にワーキング・ガスを充填することができるが、真空環境を与えるために使用することもできる。基板４４０はホルダー４４２上に装着され、ホルダー４４２は回転可能なので特定の状況に左右されない。この簡略な説明は、希望により例えば米国特許第６,０１１,９０４号（Ｍａｔｔｏｒｄ）または米国特許第６,１６２,３００号（Ｂｉｃｈｒｔ）に示されるより詳細な説明により補うことができ、これらを参照することは本発明の効果を限定するものではない。
【００２５】
上記に議論したように具体化された強誘電体メモリ素子の電極を製造するための、本発明による方法の特定の好ましい実施例について説明する。それは、ポリマ物質からできたメモリ層の上部に電極層をスパッタするときに起こる属性（特性）の欠点と、欠陥に関連する一層一般的な問題に関係する。属性のこれらの欠点と欠陥は、特に貧弱な分極化特性および貧弱な疲労耐性すなわち分極化を喪失する傾向および（たとえば、スイッチング・サイクルの数の増加、分極化方向の反転により、また全体にメモリ・セル・アレイ内の外乱電圧および浮遊容量によって）残留分極値が低くなるという形式で現れる。
【００２６】
本発明によれば、全体として、強誘電体メモリ層上の損傷に伴う問題を解決することが提案され、特にエフュージョン・セルから強誘電体メモリ層上へ電極金属を熱的に蒸着することにより、強誘電体ポリマのメモリ層上の損傷の問題を解決することが提案される。これは強誘電体メモリ素子が種々の沈積方法により作られ得ることを前提としている。ポリマ物質の強誘電体メモリ層に塗布するには、スピーン・コーティングが最適で通常の方法である。下部電極のセットはスパッタすることもできるが、それはこの処理においてシリコン基板が熱に適合したものとされ、したがって損傷しないとされるためである。しかしながら、上部電極のセットは、たとえば典型的に約２００℃程度の比較的低い融点を有する強誘電体ポリマ物質などのメモリ物質の損傷を避けるために、蒸着しなければならない。
【００２７】
図５は、一つの強誘電体メモリ・セルの断面の模式図である。それは基板５００上に形成され、第１すなわち下部電極５１０、第１強誘電体層５２０および第２すなわち上部電極５３０を含む。好ましい第１実施例において、基板５００は、シリコン層５０２およびその上に公知の方法で作られた二酸化シリコン絶縁層５０４からなる。第１すなわち下部電極５１０を沈積するのにスパッタリングが使用される。多数の貴金属が電極物質として適しているが、好ましくはチタンが使用される。通常採用されるスピン・コーティングによりポリマ強誘電体層５０２を沈積するために、このデバイスすなわち基板と電極を、一つの製造設備から他へ転送しなければならない。この転送の間に電極の酸化が起こり、これにより電極５１０は、第１金属層５１２およびその上の第１金属酸化物層５１４が構成される。しかしながら、この第１金属酸化物層５１４は、バリア層として機能して拡散を妨ぐか、または分離を妨げる接着層として機能して疲労耐性を減少させるか、または接触不良を招く恐れがあり、これは不要な効果である。それから下部電極５１０の上にポリマをスピン・コーティングすることにより、第１強誘電体層５２０が形成される。これに続いて本発明による方法が使用されて、熱的蒸着により第２すなわち上部電極５３０が沈積される。ここでも多数の貴金属が適切であるが、好ましくはチタンが使用される。第２電極層５３０内に、第１電極層５１０内の第１金属酸化物層５１４と同様に第２金属酸化物層５３４を形成して、第２金属酸化物層５３４が第１強誘電体層５２０に接触して接着層として機能し、または他の機能性を提供するために、動作中にワーキング・ガスで真空チェンバー４００が充填される。このワーキング・ガスは少なくとも酸素または窒素を含む。ワーキング・ガスとして酸素が使用される場合は、第１強誘電体層５２０の上に、酸化チタン、二酸化チタンまたは酸化チタンと酸化チタンの化合物が形成される。第２金属酸化物層５３４の厚さが充分になると、ガス圧が減少されて熱蒸着処理が継続される結果として、酸化物層５３４上に純粋な金属層５３２が形成される。ふたたびこのデバイスは他の製造設備へ転送され、金属層５３２の上に第２金属酸化物層５３６が形成される。
【００２８】
第２金属酸化物層を形成するときに、ワーキング・ガスは１０−３と１０−６トルの間の圧力に保持される。熱蒸着処理の残りの間のガス圧は、酸化物の形成を妨ぐために充分な低さであるが、第２酸化物層５３２を形成する処理ステップにおいては、迅速な沈積速度が充分に可能なほど高い。第２酸化物層５３２に要求される純度と、真空チェンバー４００を空にして中の圧力を下げて所望の低いガス圧を達成するのに必要な時間との間には、二律背反がある。指摘したように、ワーキング・ガスは酸素または窒素ガスを含み得る。一つのオプションは酸素ガスのみを使用することである。もう一つのオプションは酸素ガスと窒素ガスの混合物を使用することである。混合物の場合酸素成分は、体積で５０％未満なので、窒素ガス成分は体積で５０％を超える。好ましくは混合物の酸素成分は、体積で１５％から２５％の間である。いくつかの実施例において、ワーキング・ガスは更なるガス成分を有する。
【００２９】
熱蒸着のために、るつぼ４２０は好ましくは黒鉛形式のカーボンが使用されて作られる。それは適当な数の適切な貴金属から選択できる蒸着ソース４３０で充填されるが、好ましくは高純度のチタンが使用される。蒸着作業の間るつぼ４２０は、摂氏１６００℃と１９００℃の間に加熱される。
【００３０】
第１の好ましい実施例による方法は、種々の変形例により実施できる。シリコン層５０２を有するが二酸化シリコン層５０４なしの基板５００を使用できる。同様に第１電極５１０は、一つよりも多い第１金属層５１２または必要ならば一つよりも多い第１金属酸化物層から構成でき、これらの層５１２、５１４は、そのときいずれか適当な順序で提供され得る。これらは種々の金属により、またはたとえばエフュージョン処理のワーキング・ガスを変更することにより、逐次的に沈積する処理により達成される。この対応する処理は、第２電極５０３にも適用されうる。
【００３１】
第２の好ましい実施例は、第１の好ましい実施例と同一の処理ステップに基づいているが、さらにいくつかの追加ステップを含む。第１電極５１０、第１強誘電体層５２０および第２電極５３０を、基板５００上に継続して沈積した後に、図６に示すように、第２強誘電体層６００、第３電極６０２および第１誘電体中間層６０４により、沈積処理が継続される。スタックされたメモリ・セル付きの強誘電体メモリ素子が、この方法で希望する数のメモリ・セルにより、または実際的に実現される数のメモリにより構築される。第１電極５１０および第２電極５３０は、それらの間に電位差が加えられ、従って第１強誘電体層またはメモリ物質５２０の分極応答に影響するように配置される。同様に第２電極５３０および第３電極６０２は、それらの間に加えられる電位差が第２強誘電体層６００の分極応答へ影響を与えるように、提供される。電極と強誘電体層の更なるセットを沈積する以前の絶縁は、誘電体中間層６０４により提供される。更なる強誘電体メモリ層をスタック内に形成可能であり、たとえば第４電極６０６、第３強誘電体層６０８、第５電極６１０、第４強誘電体層６１２、第６電極６１４およびもう一つの誘電体中間層６１６という様に継続して設けることにより可能である。第４電極６０６および第５電極６１０は、それらの間に電位差が加えられて第３強誘電体層６０８の分極応答に影響を与えるように配置されるが、対照的に第５電極６１０および第６電極６１４は、それらの間に電位差が加えられ、第４強誘電体層６１２の分極応答に影響を与えるように形成される。ここでも更なるメモリ・セルが沈積され、スタック内に形成される場合は、第２誘電体中間層６１６により、必要な絶縁が提供される。
【００３２】
特に第３の好ましい実施例において、強誘電体メモリ素子が１２個の電極、８個の強誘電体層および４個の絶縁層を誘電体中間層の形式で含むまで、本発明による方法の諸ステップを反復することが実際的であると見なされる。それから強誘電体メモリ素子内の種々の位置の間の電気的接触を提供するために、第１３番目の電極が沈積される。
【００３３】
本発明による方法を使用することにより、体積的すなわち３次元アキーテクチャにおいて、高集積密度のメモリ素子を製造することができる。広く知られた実施例において、各強誘電体メモリ層について、二組の電極、すなわち下部電極と上部電極を使用したものがあり、それに加えて絶縁誘電体中間層が使用されている。メモリ層の８個の強誘電体層について、これは１６個の電極層と８個の誘電体層すなわち絶縁層を含み、全体で３２層になる。第１メモリ層の上部電極が第２メモリ層などの下部電極を形成する実施例を使用することにより、８個の強誘電体層は、９個の電極層と恐らくはその各々の上の一つの絶縁層しか必要とせず、全体で１８層になる。こうして全体で１８層のデバイスが得られるが、しかしメモリ・セルのアドレッシングが全ての強誘電体層へ同時にすなわち並列に実現できず、せいぜい1つおきであるという短所を有し、さらに漏洩電流の可能性および望ましくない容量性結合が増加するという更なる短所を有する。本発明によるメモリ素子は一つの妥協点を与え、８個のメモリ層は全部で２４個の層を含むが４個の絶縁層すなわち中間層の使用が体積的構造内のメモリ層の間の望ましくない結合すなわち浮遊容量に対して、より良い保護を提供する。本発明による方法を認識することにより、沈積処理において強誘電体メモリ物質を損傷することなく、強誘電体層の上部電極またはメモリ層を沈積することをさらに達成でき、それは強誘電体ポリマのような低融点物質でそれが形成される場合に、本質的に重要なことである。
【図面の簡単な説明】
【００３４】
添付図面と共に、本発明の例示的な実施例の議論により本発明を詳細に説明してきた。
【図１】強誘電体メモリ物質のヒステリシス曲線を図式的に示す。
【図２ａ】それぞれの電極のセット内で平行に供給され、直角に交差する第１および第２の電極を有する受動マトリックス・アドレッシング・デバイスのための原理を図式的に示す。
【図２ｂ】前記交差する電極の間に供給される強誘電体物質を含むメモリ・セルを有する図２ａの装置である。
【図３】本発明の好ましい実施例によるメモリ装置のブロック図である。
【図４】本発明による方法の実施例により使用されるエフュージョン・セルの部分断面略図である。
【図５】本発明によるメモリ装置の実施例に使用される強誘電体メモリ・セルの断面略図である。
【図６】本発明によるもう一つの実施例における４つのスタックされた強誘電体メモリ・セルの断面略図である。
【図１】
2006510193.tif 000003
2006510193.tif 000004
2006510193.tif 000005
【図３】
2006510193.tif 000006
【図４】
2006510193.tif 000007
【図５】
2006510193.tif 000008
【図６】
2006510193.tif 000009
【国際調査報告】
2006510193.tif 000010
2006510193.tif 000011