(57)【要約】マルチチップ・ワイヤボンディングなし集積回路及び電力ダイのパッケージは、折返し単層フレックス回路に基づいている。パッケージは金属スタッドバンプ電力ダイで形成され、集積回路は凹凸加工の施されたフレックス基板にフリップチップされている。フレックス基板の延長部は折返され、電気及び熱接触のために、ダイの裏側面に取り付けらる。標準的な表面実装のために、Ｉ／Ｏピンはパッケージの縁部に沿っているのに対し、両面冷却のために、熱スプレッダーがパッケージの両面に取り付けられている。
2006505945.tif 000002
【特許請求の範囲】
【請求項１】
主要部と、少なくとも１つの延長部と、を有する可撓な基板を有するパッケージキャリヤと、
前記基板の前記主要部の表面に取り付けられた少なくとも１つの半導体ダイとを有し、
前記基板は、ポリマ層とはんだマスク層と間に少なくとも銅層を有し、
前記少なくとも１つの半導体ダイは、スタッドバンプ電気接続部を有し、
前記少なくとも１つの延長部は、折り返されることで、前記基板の部分の上に延び、
該部分は、前記少なくとも１つの半導体ダイを有する、
ことを特徴とする電子アセンブリ。
【請求項２】
１つ又はそれ以上の電気接点パッドをさらに有し、該電気接点パッドは前記銅層の一部として形成され、該一部は、前記基板の前記主要部の第二表面上のアセンブリの外面に対し剥き出しであり、前記電気接点パッドは当該電子アセンブリの前記外面上で唯一の電気接点であることを特徴とする請求項１に記載の電子アセンブリ。
【請求項３】
当該電子アセンブリの厚さは０．９ｍｍ以下であることを特徴とする請求項１に記載の電子アセンブリ。
【請求項４】
当該電子アセンブリの厚さは０．６ｍｍ又はそれ以下であることを特徴とする請求項３に記載の電子アセンブリ。
【請求項５】
１つ又はそれ以上の電気接点パッドをさらに有し、該電気接点パッドは、前記基板の前記主要部の第二表面上の当該電子アセンブリの外面に対し剥き出しの前記銅層の一部を形成し、前記少なくとも１つの半導体ダイ及び前記接点パッドはワイヤボンディングなしで相互接続されていることを特徴とする請求項１に記載の電子アセンブリ。
【請求項６】
前記少なくも１つの延長部は、前記基板の前記主要部全体の上に延びていないことを特徴とする請求項１に記載の電子アセンブリ。
【請求項７】
第二延長部をさらに有し、該第二延長部は、折り返されることで、前記基板の前記主要部の第二部分の上に延び、第二少なくとも１つの半導体ダイが、前記第二部分上に取り付けられていることを特徴とする請求項１に記載の電子アセンブリ。
【請求項８】
前記少なくとも１つの延長部及び前記第二延長部は、前記基板の前記主要部全体の上に延びていないことを特徴とする請求項７に記載の電子アセンブリ。
【請求項９】
主要部と、少なくとも１つの延長部と、を有する可撓な基板と、
上側面と、裏側面と、を有する少なくとも１つの半導体ダイとを有し、
前記少なくとも１つの延長部は、第一部分と、第二部分とを有し、前記第一部分は、前記第二部分と、前記基板の前記主要部との間に位置し、
前記上側面は、前記裏側面の反対側にあり、且つ、前記基板の前記主要部の表面上に取り付けられており、
前記第一部分は折り返され、前記第二部分は、前記基板の前記表面上で、前記半導体ダイの裏側面に取り付けられている、
ことを特徴とする電子アセンブリ。
【請求項１０】
前記少なくとも１つの半導体ダイは、ソース、ゲート及びドレインを有する酸化金属半導体電界効果トランジスタであり、前記ソース及び前記ゲートの接続は前記上側面上でなされ、前記ドレインの接続は前記裏側面上でなされていることを特徴とする請求項９に記載の電子アセンブリ。
【請求項１１】
前記少なくとも１つの半導体ダイは電気接続部を有し、該電気接続部はスタッドバンプであることを特徴とする請求項９に記載の電子アセンブリ。
【請求項１２】
前記基板は、ポリマ層とはんだマスク層との間に少なくとも銅層を有し、前記基板は、１つ又はそれ以上の電気接点パッドをさらに有し、該電気接点パッドは、前記銅層の一部として形成され、該一部は、前記基板の前記主要部の第二表面上の当該アセンブリの外面に対し剥き出しであり、前記第二表面は、前記上側面と平行であり、前記電気接点パッドは、当該電子アセンブリの前記外面上の唯一の電気接点パッドであることを特徴とする請求項９に記載の電子アセンブリ。
【請求項１３】
当該電子アセンブリの厚さは０．９ｍｍ以下であることを特徴とする請求項９に記載の電子アセンブリ。
【請求項１４】
当該電子アセンブリの厚さは０．６ｍｍ又はそれ以下であることを特徴とする請求項１３に記載の電子アセンブリ。
【請求項１５】
前記基板は、ポリマ層とはんだマスク層との間に少なくとも銅層を有し、前記基板は、１つ又はそれ以上の電気接点パッドを有し、該電気接点パッドは、前記銅層の一部として形成され、該一部は、前記基板の前記主要部の第二表面上の当該電子アセンブリの外面に対し剥き出しであり、前記第二表面は、前記上側面と平行であり、前記電気接点パッドは、ワイヤボンディングなしで相互接続されていることを特徴とする請求項９に記載の電子アセンブリ。
【請求項１６】
リードフレームが設けられていないことを特徴とする請求項９に記載の電子アセンブリ。
【請求項１７】
バンプ付きデバイスダイを、該バンプ付きデバイスダイの第一表面で、フレックス基板に取り付けるステップと、
前記フレックス基板の第一延長部を折り返すことで、前記フレックス基板の第二延長部を前記バンプ付きデバイスダイの第二表面の上にもたらすステップと、
前記第二延長部を前記バンプ付きデバイスダイの前記第二表面に取り付けるステップと、
を有することを特徴とする電子モジュールの組み立て方法。
【請求項１８】
前記バンプ付きデバイスダイは、金スタッドバンプを有することを特徴とする請求項１７に記載の方法。
【請求項１９】
前記バンプ付きデバイスダイは、はんだバンプを有することを特徴とする請求項１７に記載の方法。
【請求項２０】
当該モジュールを成形材料内に封入するステップをさらに有することを特徴とする請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は統合電力モジュールに関し、より詳細には、高出力密度のための折返しフレックスを有するワイヤボンディングなしのマルチチップパワーパッケージに関する。マイクロプロセッサ、自動車電子機器及び電気通信用の電圧調整器のような高電力変換を要求する用途は、より低コストで高出力密度を達成するという傾向を導入した。その結果、招来の出力密度要求を満足するために、従来の個別的な解決策ではなく、統合的な電力モジュール解決策が求められている。しかしながら、電力電子部品（例えば、デバイス、ＩＣ、受動部品等）をモジュール形式に統合することは、広範な材料のモジュールが存在するが故に複雑である。
【背景技術】
【０００２】
ごく最近になって、ＤＣからＤＣへの電力変換のための２つの市販の最新のマルチチップパワーパッケージが出現し、統合的なシステム解決策を提供している。電力調整器の用途のための市販パッケージの第一の種類は、ボール・グリッド・アレー（ＢＧＡ）技術を用いたパッケージングアーキテクチャを含む。例えば、１１ｍｍ×１１ｍｍの小さなフットプリント領域において、ＢＧＡ技術を用いたモジュールは、例えば、多層のプリント回路板（ＰＣＢ）の基板上に２つの酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ドライバチップ及び幾つかの受動部品を収容する。図１Ａは、この種のパッケージ１０１を示す部分断面図であり、多層ＰＣＢ１０４上にＭＯＳＦＥＴ１０２及び受動部品１０３を含む。パッケージ１０１の内部において、ＭＯＳＦＥＴ１０２への相互接続はワイヤボンディング１０５によってなされている。基板取付のために、銅製掃引線１０６がパッケージ１０１の背面上のＢＧＡはんだバンプ１０７に接続されている。ＢＧＡはんだバンプ１０７への接続は多層ＰＣＢ１０４の銅層を通じてなされている。成形材料１０８がパッケージ１０１を埋めている。パッケージの厚さは３ｍｍ又はそれ以上である。
【０００３】
第二の市販マルチチップパッケージは、１０ｍｍ×１０ｍｍの領域内にＭＯＳＦＥＴ及びＩＣを含み、マイクロプロセッサ用の電圧調整器のための統合的な解決策を提供している。パッケージは、例えば、Ｗｅｓｔ  Ｃｈｅｓｔｅｒ，  Ｐｅｎｎｓｙｌｖａｎｉａ所在のＡｍｋｏｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｉｎｃ．のＭｉｃｒｏＬｅａｄＦｒａｍｅＴＭ（ＭＬＦ）のような、基板にエッチング処理されたリードフレームを用いる設計に基づいている。図１Ｂは、剥き出しのダイパドル１１３に取り付けられたＭＬＦダイ接着材料１１２を用いたパッケージ１０９を示す断面図である。パッケージ内部のデバイス相互接続は、ワイヤボンディング１１４，１１５によって達成されている。銅製リードフレーム１１６上の接点（図示せず）はＰＣＢに向かって真っ直ぐに下げられ、パッケージ１０９はＰＣＢ上に取り付けられている。成形材料１１７がパッケージ１０９を埋めている。パッケージ１０９の厚さは０．９ｍｍ又はそれ以上である。
【０００４】
パワーＭＯＳＦＥＴダイは３つの端子（ゲート、ソース及びドレイン）を含み、よって、パッケージのレベルにおいて数少ない端子接続のみが求められる。しかしながら、図１Ａ及び図１Ｂのようなマルチチップ解決策は、各々、１３２−はんだバンプＢＧＡ及び６８−リード線ＭＬＦのような標準的なＩＣパッケージを用いる。第二の種類の市販パッケージ用の６８−リード線ＭＬＦピン接続の板配置設計が図２Ａに示されている。図２Ａにおいて、ＭＬＦパッケージ２０１は分割リードフレーム２０２及びＭＬＦピン２０３を含む。図２Ｂにおいて、はんだバンプＢＧＡパッケージ２０４はＢＧＡはんだボール２０５の配列を有する。図面に見られるように、特に、図２Ａ及び図２Ｂに見られるように、電力デバイス用のこれらの標準的なＩＣパッケージは著しい数の過剰接続を引き起こす。さらに、これらの設計は基板配置のためにピッチ要求の限界に達している。例えば、ＭＬＦ技術を用いた市販パッケージ用のリード線接続は０．５ｍｍのピッチを要求し、いかなる２ｏｚ以上の厚さの銅面上に凹凸加工を施すのも不可能であろう。その上、これらのパッケージの複雑なリード線接続及び厳しいピッチ要求は、適切な熱管理のために本質的な基板上のサーマルビア設計をも複雑にする。
【０００５】
現在利用可能な市販パッケージの双方は、ワイヤボンディングの高抵抗効果を低減するために、デバイス及びＩＣ接続毎に複数のワイヤボンディングを用いている。しかしながら、電気抵抗を究極的に低減するために、より多くの平行なワイヤを加えることは限界（２〜３ｍΩ）に達し、工程は著しく高額になる。
【０００６】
よって、現在利用可能な市販パッケージの設計は幾つかの領域で改良し得る。モジュールの構造はより優れた熱管理をもたらすよう構成され得る。モジュールはより薄くされ得る。より多くのデバイスが収容され得る。電気抵抗を低減するために複数のワイヤボンディングを提供する費用は低減或いは回避され得る。もしピン接続又はリード線の数が低減されるならば、パッケージの組み立ては単純化され得る。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
それ故に、本発明の目的は、とりわけ、熱伝達の向上、マルチチップ電力モジュールの厚さの低減、電力モジュールパッケージ内の諸機能の統合推進を許容すること、ワイヤボンディングの排除、リード線なしの設計を許容すること及びＩ／Ｏピン接続の単純化を実現することである。
【課題を解決するための手段】
【０００８】
本発明のこれらの及びさらなる目的は、本発明の以下の詳細な記述を参照することにより明らかになるであろう。
【０００９】
従って、本発明は、折返し式単層フレックス回路に基づくマルチチップ半導体パッケージを含む電子アセンブリ又はモジュールを提供するものであり、リードフレームを備えない。フリップチップスタッドバンプ付き半導体電力ダイ及びＩＣダイは凹凸加工されたフレックス基板に取り付けられ、電気的及び熱接触のために、フレックス基板の延長部は折り返され、ダイの裏側面に取り付けられる。パッケージ全体はプラスチック成形されており、基板への標準的な表面実装のために、フレックス基板の底部における銅接点パッドのみが剥き出しにされている。
【００１０】
フリップチップ・スタッドバンプ付き半導体ダイは、ダイが、ダイ表面上の導電性「バンプ」を通じて、パッケージキャリアに電気接続されており、よって、パッケージキャリアはダイからパッケージ外面への接続をもたらす。パッケージキャリアは、例えば、基板又はリードフレームであり得る。
【００１１】
本発明において、スタッドバンプは、相互接続するデバイスのための極めて短く且つ低い抵抗通路（１ｍΩ以下）を提供する。さらに、スタッドバンプを備えるデバイスのパッケージインダクタンスは、ワイヤボンディング用の１ｎＨに比べると、０．１ｎＨに低減され得る。よって、高周波数の用途において、本発明のパッケージは最新の解決策に比べて、ノイズの発生を著しく低減する。
【００１２】
本発明は、既存の解決策によって提供されるものよりも熱管理を著しく向上する。パッケージ内のデバイスは連続的なフレックス基板に取り付けられている。分割リードフレーム（ＭＬＦモジュールに関し図２で示されている）とは異なり、連続的なフレックス基板上の別々のデバイスから発生される熱は広い領域で放散される。
【００１３】
三次元パッケージアーキテクチャの結果、本発明は両面冷却を許容する。パワーＭＯＳＦＥＴはダイの裏面側にドレイン接続部を有する。従来のパッケージ方策（例えば、ＢＧＡ及びＭＬＦパッケージ）において、ダイは、面を上にして、基板上に取り付けられ、ドレインパッドを通じて熱放散を許容している。ソース及びゲートパッドを（ダイの上側面に）取り付けるために用いられるワイヤボンディングは、ダイの上側面から熱を引き出すための限定的な通路だけを提供する。本発明の実施態様において、デバイスは、面を下にして（フリップチップ）、ソース及びゲートに金の金属バンプを備える基板上に載せられ、よって、より迅速な熱放散通路を基板に提供する。また、フレックス基板は折り返され、ドレイン接点に取り付けられることによって、熱放散のための他の通路を基板に加える。その三次元構造の故に、パッケージは、極めて小さな基板領域内にあるデバイスの両面からの改良された熱放散を提供する。
【００１４】
熱スプレッダーがパッケージの片面又は両面に取り付けられてもよい。同時に、フリップチップスタッドバンプは短い相互接続をもたらし、よって、従来のワイヤボンディングパッケージに比べ、抵抗熱とプラスチックノイズを低減する。
【００１５】
フリップチップ・バンプ付きデバイスを備える本発明の構造は、現在利用可能な商業用パッケージに比べ、マルチチップ電力モジュールのためのより薄いパッケージを提供する。従来の電力パッケージの厚さは、基本的に、ワイヤボンディング相互接続のループの高さによって決定される。フリップチップ・バンプ付きデバイス及び折返しフレックスを用いることで、本発明は０．６ｍｍ以下のパッケージ形状を実現し得る。これはＢＧＡ技術を用いたパッケージに関する３ｍｍ及びＭＬＦパッケージの０．９ｍｍの厚さよりも著しい改良である。
【００１６】
基板取付のために必要なピン接続の数も、従来の解決策に比べ著しく低減される。
【００１７】
本発明における銅パッドは２ｏｚよりも厚くすることができ、リード線接続のためのより広いピッチが可能となる。より大きなパッド及びピッチ（１ｍｍ又はそれ以上）はより容易なＳＭＴ（表面実装技術）操作を可能とする。
【００１８】
本発明のこれらの及び他の特徴は下述の実施態様を参照することで明らかであろう。
【発明を実施するための最良の形態】
【００１９】
図３は、本発明に従った折返しフレックスを有するワイヤボンディングなしマルチチップ電力パッケージの実施態様の内部を示す斜視図である。半導体電力ダイ及びＩＣダイ３０１，３０１'，３０１''，３０１'''等を含むデバイスが、連続的なフレックス基板３０２の主要部３０６に取り付けられている。各デバイスダイの表面上のデバイス３０１，３０１'，３０１''，３０１'''等は、フリップチップバンプを備えたデバイスパッド（図示せず）を有する。
【００２０】
フレックス基板３０２の延長部３０３，３０３'は、各々、デバイス３０１，３０１'及びデバイス３０１''，３０１'''の上に折り返されている。フレックス基板３０２は、その底面上に銅製接点パッドを備え（図３では見えない）、且つ、基板取付のための接続部３０４を備える。成形材料が細長い長方形ボックス形状のパッケージ３０５の周りに形成されている。
【００２１】
半導体パッケージ用のフレックス基板は積層板であり、はんだマスク、銅及びＫａｐｔｏｎＴＭの商標でＥ．Ｉ．ｄｕＰｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏ．によって販売されているポリイミドフィルムのようなポリマフィルムを含むのが典型的である。
【００２２】
図４は、凹凸加工されたフレックス基板３０２上に取り付けられた面を下にした（フリップチップ）ダイを示す斜視図である。凹凸加工されたフレックス基板４０２は基板取付のための接続部４０４を有し、且つ、ダイ裏面取付のための延長部４０３，４０３'を有する。延長部４０３，４０３'は、各々、第一部分４０６，４０６'と、第二部分４０７，４０７'とを有する。第一部分４０６，４０６'は、各々、凹凸加工されたフレックス基板４０２の主要部４０９の縁部に近接し且つ平行な縁部を有し、そのフレックス基板４０２にデバイスダイ４０１の上側が取り付けられている。各第一部分４０６，４０６'ははんだマスクによって被覆されている。第二部分４０７，４０７'は、少なくとも部分的に剥き出しの基板４０２の銅層を有し、対応する第一部分４０６，４０６'と連続的であり、第一部分４０６，４０６'から対応する延長部４０３，４０３'の端部に延びている。延長部の端部は凹凸加工されたフレックス基板４０２の主要部４０９から最も遠く位置している。
【００２３】
初めに、フリップチップバンプ（例えば、金スタッド）がデバイスダイ４０１の表面上のデバイスパッド上に生成される。この準備はウェファレベルで達成される。
【００２４】
図４及び図５に見られるように、パッケージ構造を組み立てる方法は３つのステップを含む。
【００２５】
第一に、図４に示されるように、バンプ付きデバイスダイ４０１が凹凸加工されたフレックス基板４０２に取り付けられる。熱伝導性のエポキシ樹脂が凹凸加工された基板上に軽量分配される。次に、ピックアンドプレース装着機を用いて、バンプ付きデバイスダイ４０１がエポキシ樹脂を通じて降下され、基板の接点パッド上に正確に載せられる。熱圧縮工程が用いられ、フレックス基板の銅パッドに対するスタッドバンプの物理的接触を構築する。熱圧縮工程は熱伝導性のエポキシ樹脂の養生工程としても働き、よって、下部充填(underfilling)を伴う堅固なフリップチップ相互接続をたった１つの処理工程で達成する。
【００２６】
第二に、図５において矢印５０８，５０８'によって示されるように、フレックス基板の延長部の第二部分（図４における４０７，４０７'及び図５における５０７，５０７'）が折り返される。
【００２７】
第三に、延長部の第二部分（図４における４０７，４０７'及び図５における５０７，５０７'）が、例えば、エポキシ樹脂又ははんだを用いて、ダイ裏側面５０１に取り付けられる。延長されたフレックス基板の第二部分の凹凸加工された掃引線が、ＭＯＳＦＥＴダイの裏面５０１と他のデバイスダイとを隔離された状態に維持する。
【００２８】
延長部５０７，５０７'をダイ裏側面５０１に取り付けるために、本発明において銀充填エポキシ樹脂のような導電性エポキシ樹脂を用いることは、鉛を含まないパッケージを可能とする。
【００２９】
次に、構造は成形材料で封入され、フレックス基板から少なくとも図５に示されるような表面までの厚さ全体をカバーする。標準的なＳＭＴ基板取付工程のために、フレックス基板の裏側面上の接続部のみが剥き出しにされている。
【００３０】
パッケージの実現に関する数々の変形が可能である。提案されている構造におけるデバイス相互接続を達成するために、金スタッドバンプの代わりに、はんだバンプがデバイス上で用いられ得る。その場合、デバイスをフレックス基板に取り付けるために、はんだリフロー及び下部充填工程が用いられ得る。それにも拘わらず、はんだバンプは、デバイスのＡｌ接点パッド上にはんだ付け可能な金属化（例えば、Ｔｉ−Ｎｉ−Ａｕ／Ａｇ）を被覆することを要求する。
【００３１】
パッケージの実現における変形の他の例は、基板の凹凸加工された延長部を折返す代わりに、エポキシ樹脂又ははんだを用いて、可撓な銅ストラップを個々のデバイスのドレインに取り付けることである。これらのストラップはＭＯＳＦＥＴのドレインパッドをフレックス基板上の対応する接点パッドに接続する。
【００３２】
「有する」という用語は他の要素又はステップを除外しない。単数表現は複数であることを除外しない。単一のプロセッサ又は他のユニットは請求項において列挙されている幾つかの手段の機能を実現し得る。
【図面の簡単な説明】
【００３３】
【図１】Ａは、ＢＧＡ技術を用いた商業的に利用可能な製品を示す部分断面図であり、Ｂは、ＭＬＦ技術を用いた商業的に利用可能な製品を示す部分断面図である。
【図２Ａ】商業的に利用可能なＭＬＦに基づくパッケージ用のピン接続／基板配置設計を示す平面図である。
【図２Ｂ】商業的に利用可能なＢＧＡに基くパッケージ用のピン接続／基板配置設計を示す平面図である。
【図３】本発明の実施態様の内部を示す斜視図である。
【図４】凹凸加工されたフレックス基板３０２上に取り付けられたフェースダウン（フリップチップ）ダイを示す斜視図である。
【図５】フレックス基板の折返し及びダイ裏面への取付けを示す斜視図である。
【図１】
2006505945.tif 000003
【図２Ａ】
2006505945.tif 000004
【図２Ｂ】
2006505945.tif 000005
【図３】
2006505945.tif 000006
【図４】
2006505945.tif 000007
【図５】
2006505945.tif 000008
【国際調査報告】
2006505945.tif 000009
2006505945.tif 000010
2006505945.tif 000011