(57)【要約】過温度により生じる損傷から集積回路を保護する方法及び装置に関し、前記集積回路は複数のパワートランジスタ（２０８ａ、２０８ｂ、２０８ｎ）を有する。前記パワートランジスタ（２０８）のそれぞれは、それぞれの温度測定回路（２００ａ、２００ｂ、２００ｎ）を備える。温度測定は、逆バイアスｐｎ接合を通る電流の温度依存性に基づく。全ての温度測定回路（２００）は、プルダウンライン（２０２）、タイマ（２０４）のトリガ入力部に接続される。前記タイマ（２０４）は、前記パワートランジスタ（２０８）のいずれか１つの温度が所定の局所閾値温度を超えると決定される場合に、ベースをエミッタに引き、全ての駆動トランジスタを使用不可にすることにより前記パワートランジスタの全てをオフに切り替える停止回路２０６に対して供給される固定周期のパルスを生成する。前記集積回路の小信号部の温度を測定する大域温度センサ（２１０）も備えられ、この温度が所定の大域閾値温度を超えると決定される場合に前記回路をオフに切り替える。
2006523023.tif 000002
【特許請求の範囲】
【請求項１】
過温度による損傷から集積回路を保護する方法であって、前記集積回路が２つ以上のトランジスタを有し、前記方法が、
ｉ）前記トランジスタのそれぞれの中又は上に温度測定手段を備えるステップと、
ｉｉ）前記トランジスタのいずれかで測定された温度が第１の所定の閾値温度を超える場合に、所定の時間期間だけ前記トランジスタの少なくとも１つを使用不可にするステップと、
を有する方法において、
前記温度測定手段が、前記トランジスタのそれぞれに対して備えられた逆バイアスダイオードを通る電流を測定する手段を有することを特徴とする方法。
【請求項２】
前記トランジスタがパワートランジスタである、請求項１に記載の方法。
【請求項３】
前記逆バイアスダイオードが、前記集積回路内に逆バイアスｐｎ接合を有する、請求項１又は請求項２に記載の方法。
【請求項４】
前記集積回路の小信号部に対して温度測定手段を備えるステップと、前記集積回路の前記小信号部の測定された温度が第２の所定の閾値温度を超える場合に所定の時間期間だけ前記トランジスタを使用不可にするステップとを有する、請求項１ないし３のいずれか一項に記載の方法。
【請求項５】
前記集積回路の前記小信号部に対して備えられた前記温度測定手段が、逆バイアスダイオードを通る電流を測定する手段を有する、請求項４に記載の方法。
【請求項６】
前記第１の所定の閾値温度が、前記第２の所定の閾値温度より高い、請求項４に記載の方法。
【請求項７】
前記第１の所定の閾値温度及び前記第２の所定の閾値温度が、１３０℃ないし２００℃の範囲内である、請求項１ないし６のいずれか一項に記載の方法。
【請求項８】
前記所定の時間期間が、２ないし５ｍｓの範囲内であり、前記方法が、前記所定の時間期間が経過したときに前記トランジスタを自動的に使用可能にするステップを含む、請求項１ないし７のいずれか一項に記載の方法。
【請求項９】
過温度による損傷から集積回路を保護する装置であって、前記集積回路が２つ以上のトランジスタを有し、前記装置が、
ｉ）前記トランジスタのそれぞれにおいて温度を測定する手段と、
ｉｉ）前記トランジスタのいずれかで測定された温度が所定の閾値温度を超える場合に所定の時間期間だけ前記トランジスタの少なくとも１つを使用不可にする手段と、
を有する装置において、
前記温度を測定する手段が、前記トランジスタのそれぞれに対して備えられた逆バイアスダイオードを通る電流を測定する手段を有することを特徴とする装置。
【請求項１０】
前記集積回路の小信号部において温度を測定する手段を含む、請求項９に記載の装置。
【請求項１１】
前記集積回路の小信号部において温度を測定する手段が、逆バイアスダイオードを通る電流を測定する手段を有する、請求項１０に記載の装置。
【請求項１２】
前記トランジスタがパワートランジスタである、請求項９ないし１１のいずれか一項に記載の装置。
【請求項１３】
前記トランジスタのいずれかにおける温度が前記所定の閾値温度を超えると決定される場合に前記トランジスタの全てを使用不可にする停止手段を有する、請求項９ないし１２のいずれか一項に記載の装置。
【請求項１４】
前記所定の時間期間が経過したときに前記トランジスタを使用可能にさせるタイマ手段を有する、請求項１３に記載の装置。
【請求項１５】
前記逆バイアスダイオードが、前記集積回路内に備えられた逆バイアスｐｎ接合を有する、請求項９ないし１４のいずれか一項に記載の装置。
【請求項１６】
集積回路であって、複数のパワートランジスタと、請求項９ないし１５のいずれか一項に記載の過温度による損傷から前記集積回路を保護する装置とを有する集積回路において、前記装置が、前記トランジスタのそれぞれにおいて温度を測定する手段と、前記トランジスタのいずれか１つにおける温度が所定の閾値温度を超えると決定される場合に前記トランジスタの全てを使用不可にし、前記所定の時間期間が経過したときに前記トランジスタを再び使用可能にする共通の停止及びタイマ手段とを有する集積回路。
【請求項１７】
請求項１６に記載の集積回路を含む増幅器。
【請求項１８】
２つ以上のトランジスタを有する集積回路を製造する方法であって、前記トランジスタのそれぞれに対して、逆バイアスダイオードを備えるステップと、それぞれのトランジスタの温度を決定するために前記ダイオードのそれぞれを通る電流を監視する手段を備えるステップと、前記トランジスタのいずれかの温度が所定の閾値温度を超えると決定される場合に所定の時間期間だけ１つ又は複数の前記トランジスタを使用不可にする手段を備えるステップとを有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路を保護する方法及び装置に関し、必ずしも排他的にではないが、特に、過温度による損傷からオーディオ集積回路等を保護する方法及び装置に関する。
【背景技術】
【０００２】
過温度は、集積回路装置を恒久的に損傷する可能性がある。高出力電力を供給するように設計されたオーディオ電力集積回路のような集積回路は、これらの臨界温度に到達するのに十分な自然発熱を生じる可能性がある。これは、短絡、低オーム負荷（low ohmic load）、ヒートシンクの欠如等により生じる可能性がある。これらの条件下で損傷を防ぐために、一般に、最大温度が到達される場合に前記集積回路を停止する（shut down）ように構成された内部回路を有する保護回路が必要とされる。
【０００３】
従来の大域温度保護回路は、シリコンダイのどこかで測定された単一の温度に応答する傾向にある。例えば、米国特許番号ＵＳ４６６７２６５において、温度測定が逆バイアスｐｎ接合のリーク電流に基づくこのような大域保護回路の例が記載される。しかしながら、高出力電力用の集積回路は、複数の大きな出力トランジスタを含み、温度が測定された点に対する前記トランジスタのそれぞれからの（変化する）距離により生じた測定結果の誤差及び遅延のため、この方法は、一般に、恒久的な損傷を引き起こす可能性があるパワートランジスタ内の過温度から前記集積回路を保護するのに十分に速くなく、又は十分に正確ではない。
【０００４】
パワートランジスタ内のこのような損傷を防ぐために、たとえトランジスタ温度が依然として臨界レベルのかなり下であっても、前記トランジスタ内の損失は測定され、最大値に制限される傾向にある。これは、製品の出力電力が人工的且つ不必要に制限され、より大きなパワートランジスタが、より高出力電力規格に達する必要があることを意味する。
【０００５】
他の商業的に利用可能な集積回路は、代わりに、センスエミッタ（例えば、米国特許番号４６６９０２６に記載される）の助けにより各パワートランジスタにおける局所的温度測定を採用する。この局所的温度測定は、特定の閾値温度を超える場合に前記パワートランジスタの電流ゲインを減少するために使用される。ベース電流の更なる増加は、電流ゲインの減少で補償され、この結果、出力電流（及び電力損失）は、もはや駆動電流に応答せず、温度は閾値の近辺に維持される。
【０００６】
この方法の主要な利点は、上述の不必要な出力電力制限を防ぐことである。前記センスエミッタは、可能な限り電力生成領域に近く（好ましくはパワートランジスタの真ん中に）配置され、これは温度測定において可能な最小誤差及び遅延を与える。前記トランジスタは、動的な安全動作領域を完全に利用する。しかしながら、この方法の１つの重大な不利点は、前記センスエミッタに接続された電流源が、適切な動作のために特定の電圧を必要とすることである。ロー側パワートランジスタに対して、これは、パワーエミッタが直接アースに接続されることができないが、代わりにエミッタとアースとの間に抵抗を提供することを必要とする。これは結果として、特に低供給電圧に対して、最大出力電力の不所望な減少を生じる。
【０００７】
この方法の他の不利点は、各パワートランジスタに対する温度制御ループに安定性を与えるために大きなキャパシタが必要とされることである。米国特許番号４６６９０２６で言及される２０ｐＦキャパシタは、パワートランジスタ領域自体の大きな部分（２０％）に対応する。この方法の更に他の不利点は、全体的なフィードバックループにおけるトランジスタの使用を原因として、前記フィードバックループが前記パワートランジスタに対する駆動電流を増加することにより特定の出力電流を集積回路の外に出そうと試みる場合に、局所的なフィードバックループが前記駆動電流の一部を捨てることにより前記パワートランジスタの電流ゲインを減少することによりこれに対抗する傾向があるという点で生じる。これの結果は、ドライバ段が最大駆動電流にクリップする（clip）ことである。
【発明の開示】
【課題を解決するための手段】
【０００８】
ここで、改良された構成を発明した。
【０００９】
本発明によると、過温度による損傷から集積回路を保護する方法であって、前記集積回路が２つ以上のトランジスタを有し、前記方法が、
ｉ）前記トランジスタのそれぞれにおいて温度を測定するステップと、
ｉｉ）前記トランジスタのいずれかで測定された温度が第１の所定の閾値温度を超える場合に、前記トランジスタの少なくとも１つを所定の時間期間だけ使用不可にするステップと、
を有する方法において、
前記温度測定が、前記トランジスタのそれぞれに対して備えられた逆バイアスダイオードを通る電流の測定により実行されることを特徴とする方法が提供される。
【００１０】
本発明によると、過温度による損傷から集積回路を保護する装置であって、前記集積回路が２つ以上のトランジスタを有し、前記装置が、
ｉ）前記トランジスタのそれぞれにおいて温度を測定する手段と、
ｉｉ）前記トランジスタのいずれかで測定された温度が所定の閾値温度を超える場合に、前記トランジスタの少なくとも１つを所定の時間期間だけ使用不可にする手段と、
を有する装置において、
前記装置は、前記温度を測定する手段が、前記トランジスタのそれぞれに対して備えられた逆バイアスダイオードを通る電流を測定する手段を有することを特徴とする装置も提供される。
【００１１】
本発明は、更に、複数のパワートランジスタを有する集積回路、及び上に定義された過温度による損傷から前記集積回路を保護する装置に拡張する。
【００１２】
本発明は、更に、２つ以上のトランジスタを有する集積回路を製造する方法であって、前記トランジスタのそれぞれに対して、逆バイアスダイオードを設けるステップと、前記それぞれのトランジスタの温度を決定するために前記逆バイアスダイオードのそれぞれを通る電流を監視する手段を設けるステップと、前記トランジスタの何れかの温度が所定の閾値温度を超えると決定される場合に１つ又は複数の前記トランジスタを使用不可にする手段を設けるステップとを含む方法に拡張する。
【００１３】
したがって、本発明は、排他的にパワートランジスタにおける温度測定に基づく、過温度による損傷から集積回路を保護する方法及び装置を提供する。損失は制限されない（本発明の一実施例によると、ピークはチャネル毎に２５０ワット）。許容不可の温度が到達される場合に、前記集積回路は（所定の時間期間だけ、例えば３.５ｍｓ）停止するだけである。これは、前記集積回路（例えば増幅器）の出力電力を最大化し、
外部ヒートシンクの欠如、
供給電圧ピンに対する出力の短絡、
アースピンに対する出力の短絡、
負荷（ＳＥ又はＢＴＬ）を横切る短絡、
非常に低いオーム負荷、
から保護する。
【００１４】
本発明により採用されるアプローチは、保護回路の設計を、パワートランジスタ内の高速局所温度測定、タイマ回路、及び前記パワートランジスタをオフに切り替える停止回路に減らす。
【００１５】
有益には、前記トランジスタのそれぞれで達成された局所温度測定に加えて、前記集積回路の小信号部において大域温度測定を達成する手段が備えられる。このような温度測定は、好ましくは、前記集積回路の小信号部に備えられた逆バイアスｐｎ接合を通る電流にも基づく。このシステムは、有益には、前記トランジスタのいずれか又は前記集積回路の小信号部の温度が所定の閾値温度、例えば前記パワートランジスタにおいて１８５℃、及び前記集積回路の小信号部において１５０℃より大きいと決定される場合に、全ての前記トランジスタをオフに切り替えるように構成される。有益には、前記トランジスタがオフに切り替えられた後の所定の時間期間、例えば３.５ｍｓ後に、前記トランジスタをオンに戻させるタイマが提供される。
【００１６】
好適な実施例において、単一のタイマ及び停止回路が、前記温度を測定する手段の全てに対して備えられ、これは、前記集積回路の面積を著しく減少する。
【００１７】
本発明の方法及び装置は、排他的にではないが特に、オーディオ増幅器等での使用に適している。
【００１８】
したがって、要約すると、本発明は、例えば電力増幅器又はオーディオ増幅器で見つけられるようなパワートランジスタを保護する新しい方法及び回路に関する。本発明によると、複数の異なる位置において逆バイアスダイオードのリーク電流を用いて前記パワートランジスタの温度を間接的に測定することにより保護が達成される。模範的なバイポーラプロセスにおいて、ラテラルＰＮＰトランジスタが作成されるタブのＰ型基板とＮ型エピタキシャル層との間の接合は、このダイオードを形成する。前記リーク電流は、前記ＰＮＰトランジスタに対するベース電流として作用することができ、模範的な実施例における前記ＰＮＰトランジスタにより直接的に増幅される。増幅されたリーク電流が閾値電流と比較される。この結果は、前記パワートランジスタを“タイムアウト”するのに使用されるタイマ回路を作動するＮＰＮトランジスタを駆動するために使用される。前記閾値電流及び電流ミラーは、“トリガ”温度も適合されることができるように適合されることができる。好ましくは、温度センサ及び“信号”即ち電力増幅器は、全て単一の構成要素に一体化される。
【００１９】
本発明の利点は、
より大きな電力出力
不必要なオーディオホールが無い
動作原理が、
供給電圧
負荷インピーダンス
ヒートシンクサイズ
より少ない損失
パワートランジスタサイズ
ダイアタッチ品質
パッケージタイプ
環境温度
出力電流
に依存しないこと
を含む。
【００２０】
本発明のこれら及び他の態様は、以下に記載される実施例を参照して説明され、明らかになる。
【００２１】
本発明の実施例は、ここで添付図面を参照して例としてのみ記載される。
【発明を実施するための最良の形態】
【００２２】
本発明の模範的な実施例において、集積回路のダイ表面における９つの温度測定に基づく保護方法が提供される。８つの局所測定は、実質的に８つのパワートランジスタのそれぞれの真ん中で達成され、１つの大域的温度測定は、前記集積回路の小信号部で達成される。これらの温度の１つが最大値（前記パワートランジスタにおける１８５℃及び前記集積回路の小信号部における１５０℃）を超えると決定される場合、全てのパワートランジスタを所定の時間期間、この場合３.５ｍｓだけオフに切り替えるタイマが作動される。この時間の間に製品が冷める。前記所定の時間期間が経過した後に、前記パワートランジスタは再び使用可能にされる。依然として高い損失条件が存在する場合には、臨界レベルが到達されるまで温度が再び増大し、前記パワートランジスタは再びオフに切り替えられる。
【００２３】
図面の図１を参照すると、温度測定は、エミッタが供給電圧（Ｖs）に接続されたラテラルＰＮＰトランジスタのベースにカソードが接続され、Ｐ型基板にアノードが接続された逆バイアスｐｎ接合１０を通る電流の温度依存性に基づく。ラテラルＰＮＰトランジスタが作成される、タブの前記Ｐ型基板とＮ型エピタキシャル層との間の接合は、ダイオード（１０）を形成する。リーク電流（ＩLEAKAGE）は、ＰＮＰ２に対するベース電流として作用し、このＰＮＰのコレクタに対して直接的に増幅される。このように、温度センサ及び信号増幅器は、全て単一の構成要素に一体化され、これは非常に面積効率が良い。この増幅されたリーク電流は、比１：Ｎを持つ電流ミラー１４に助けられて閾値電流と比較される。この結果は、前記タイマの作動に対する作動ノード（ACTIVATE node）をプルダウンする（pull down）ＮＰＮトランジスタ１６を駆動するために使用される。前記閾値電流及び前記電流ミラー比Ｎを用いて、トリガ温度が適合されることができる。ラテラルＰＮＰ１２の温度と実際のパワートランジスタ温度との間に最小の差のみが存在することを確認するために、ＰＮＰ１２は、前記パワートランジスタ内に埋め込まれる。
【００２４】
前記局所温度測定における誤差及び遅延を最小化するために、逆バイアスダイオード１０は、可能な限り熱生成領域に近く配置されるべきである。第１の要望は、パワートランジスタ構造が、高電力損失レベルにおいても一様な電流分布を保証し、これにより最高温度が前記パワートランジスタの真ん中で生じることである。ここで、前記逆バイアスｐｎ接合は、理想的に配置されるべきである。本発明の１つの模範的な実施例は、接合−前記パワートランジスタの真ん中にラテラルＰＮＰトランジスタを含む絶縁された島（isolated island）−を用いて実現される。前記パワートランジスタは、複数のエミッタ及びコレクタフィンガーで構築される。前記絶縁された島は、アクティブなエミッタ領域の損失は最小になるようにコレクタフィンガーの真ん中に配置される。更に、これは、前記島が、アクティブな熱生成トランジスタ領域に囲まれていることを保証する。前記図面の図５を参照すると、パワートランジスタ１００は、ベースとしての浅いＰ拡散（shallow P diffusion）（ＳＰ）と、エミッタとしての浅いＮ拡散（shallow N diffusion）（ＳＮ）と、低抵抗コレクタ接点に対する深いＮ（Deep N）（ＤＮ）及びＳＮを持つプラグ並びに埋められたＮ層（Buried N layer）（ＢＮ）を持つコレクタとしてのＮエピタキシャル層とを用いる標準的なバイポーラプロセスで作成されることができる。絶縁は、前記Ｐ基板に対する深いＰ拡散（ＤＰ）で行われる。エミッタ領域において、Ｈ形の穴（hole）が作成され、一様な電流分布に対する分布されたエミッタ抵抗を形成する。トランジスタレイアウトの上面図は、前記図面の図２、３及び４に示される。
【００２５】
前記図面の図６において、前記保護方法が概略的に示される。全ての温度測定回路２００ａ，ｂ．．．は、プルダウンライン２０２、タイマ２０４のトリガ入力部に接続される。このタイマは、（ベースをエミッタに引く（pulling）ことにより）全てのパワートランジスタ２０８ａ，ｂ．．．及び全てのドライバトランジスタをオフに切り替える停止回路２０６に供給される固定周期のパルスを生成する。大域温度センサ２１０は、ほとんど局所センサと同一であり、閾値電流Ｉthreshold.global（及び結果的に閾値温度）がより低いだけである。
【００２６】
前記回路の小信号部における前記温度センサの位置は、温度が通常動作条件下のヒートシンク温度に非常に近くなるような距離だけ前記パワートランジスタから離れている。前記回路の小信号部に対する最大接合温度は、本発明の模範的実施例において、一般品質規格（ＧＱＳ）によると１５０℃である。
【００２７】
したがって、要約すると、最も従来的な保護方法は、短絡、低オーム負荷、ヒートシンクの欠如等のような、高温を引き起こす可能性がある全ての起こり得る事象を防ごうと試みる。しかしながら、これらの条件全てによる実際の温度上昇は、多くのパラメータ（環境温度、損失パルスの長さ、パワートランジスタサイズ、ダイアタッチ品質、外部ヒートシンクサイズ、供給電圧等）に依存する。これらのパラメータ全ての範囲及びマージンのため、製品の出力電力は、処理することができる値より大幅に低い値に定義により人工的に制限される。例えば、保護が１０ｍｓの間の５０Ｗの最大電力損失に基づく場合、これは、前記保護が１ｍｓの５０ｗパルスに対して不必要に作動されることを意味する（これらの短いパルスの間の温度上昇が依然として許容可能である）。他の解決策は、温度ヒステリシスの使用であるかもしれない。しかしながら、センサとパワートランジスタとの間の良い熱的結合のため、これは結果として許容可能とは見なされない（数百キロヘルツのオーダーの）比較的高い切り替え周波数を生じる。
【００２８】
対照的に、本発明の保護方法は、不具合の実際の原因、即ち決定的に高い温度から前記パワートランジスタを保護する。したがって、動作条件が厳しすぎる場合には製品が自動的に保護されるので、最小負荷インピーダンス、ヒートシンクサイズ等を特定することは不必要である。換言すると、本発明の保護回路の起動に対して、高い（局所的又は大域的）温度の原因は関係が無い。これは、
外部ヒートシンクの欠如、
供給電圧に対する出力の短絡、
アースに対する出力の短絡、
負荷を横切る短絡、
非常に低いオーム負荷への高出力電流レベル、
高い損失ピークを生じる（実際のスピーカのような）出力電圧と出力電流との間の大きな位相シフト
による可能性がある。
【００２９】
これらの条件の全ては、結果として高いパワートランジスタ温度を生じる可能性があり、保護メカニズムを作動することができる。前記保護回路は必要な場合のみに作動され、したがって短絡条件の間でさえ、特定量の（パルス化された）電流は、前記パワートランジスタが臨界温度レベルを超えないで処理することができるだけ前記短絡を通って流れる。
【００３０】
本発明の実施例は、例としてのみここに記載されており、添付の請求項により定められる本発明の範囲から外れることなく、記載された実施例に対して修正及び変更が行われることができることは、当業者に明らかである。ここで使用される用語“有する”が他の要素又はステップを除外せず、“ある”は複数のものを除外せず、単一のプロセッサ又は他のユニットが、前記請求項に記載された複数の手段の機能を満たしてもよいことも理解されるであろう。
【００３１】
複数の温度測定のいずれか１つにより作動される単一のタイマ及び停止回路の使用は、大きなキャパシタを有する局所制御ループの必要性、安定性リスク及びドライバ段をクリップすることを防ぐ。これは結果として、特に多数のパワートランジスタを有する集積回路の場合に、チップ面積及び複雑性を著しく減少する。
【図面の簡単な説明】
【００３２】
【図１】本発明の模範的な実施例による測定及びトリガ回路を表す回路図である。
【図２】真ん中の絶縁された島がラテラルＰＮＰトランジスタを含む、本発明の模範的な実施例によるパワートランジスタ構造の平面図である。
【図３】真ん中の絶縁された島がラテラルＰＮＰトランジスタを含む、本発明の模範的な実施例によるパワートランジスタ構造の平面図である。
【図４】真ん中の絶縁された島がラテラルＰＮＰトランジスタを含む、本発明の模範的な実施例によるパワートランジスタ構造の平面図である。
【図５】左から右への本発明の模範的な実施例によるパワートランジスタ構造（２つのトランジスタフィンガー及びＰＮＰトランジスタ）の概略的な断面図である。
【図６】本発明の模範的な実施例による熱保護方法の概略的な表現図である。
【図１】
2006523023.tif 000003
【図２】
2006523023.tif 000004
【図３】
2006523023.tif 000005
【図４】
2006523023.tif 000006
【図５】
2006523023.tif 000007
【図６】
2006523023.tif 000008
【国際調査報告】
2006523023.tif 000009
2006523023.tif 000010