(57)【要約】本発明は、電圧変換器用の制御システムに関し、当該制御システムは、出力端子（Ｎ１−Ｎ２−Ｎ３）を介して第１のタイプの電圧変換器に又は第２のタイプの電圧変換器に接続されるための一組のスイッチ（Ｔ１−Ｔ２−Ｔ３−Ｔ４）と、接続された電圧変換器のタイプを示す検出信号（ＤＳ）を生成する検出手段（ＤＥＴ）と、前記スイッチ（Ｔ１−Ｔ２−Ｔ３−Ｔ４）を制御するための制御信号（ＣＳ１−ＣＳ２−ＣＳ３−ＣＳ４）を、前記検出信号（ＤＳ）から生成するための回路（ＣＩＲ）とを備えており、電圧変換器用の制御システムとして利用される。
2006527580.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換器用の制御システムであって、
当該制御システムは、
直列に接続されている第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを備え、
前記第１のスイッチは、第１の出力端子を有し、
前記第１のスイッチと前記第２のスイッチとの共通端子は、第２の出力端子となっており、
前記第２のスイッチと前記第３のスイッチとの共通端子は、入力電圧に接続されるためのものであり、
前記第３のスイッチと前記第４のスイッチとの共通端子は、第３の出力端子となっており、
前記第４のスイッチは、グラウンド電位に接続されるためのもう１つの出力端子を有し、
前記第１、第２、及び第３の出力端子は、第１のタイプの電圧変換器に又は第２のタイプの電圧変換器に接続されるためのものであり、
当該制御システムは、
前記第３の出力端子に接続されており、前記第１のタイプ又は前記第２のタイプの電圧変換器を示す検出信号を生成する検出手段と、
前記第１、第２、第３、及び第４のスイッチを制御するための制御信号を、クロック信号及び前記検出信号から生成するための回路とを備える制御システム。
【請求項２】
前記検出手段は、
前記第３の出力端子において電流を注入する手段と、
前記第３の出力端子の電位を基準電位と比較する比較手段とを備える請求項１に記載の制御システム。
【請求項３】
第１のタイプの前記電圧変換器は、
前記入力電圧と前記第３の出力端子との間に接続されているインダクタンスと、
前記第１の出力端子と前記第２の出力端子との間に接続されているダイオードとを備える請求項１又は２に記載の制御システム。
【請求項４】
第２のタイプの前記電圧変換器は、
前記第２の出力端子と前記第３の出力端子との間に接続されている容量を備える請求項１又は２に記載の制御システム。
【請求項５】
請求項１乃至４のいずれか１項に記載の電圧変換器用の制御システムを備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換器用の制御システムに関する。  
本発明には、電圧変換器を使用する電子システムに関する種々の応用態様が存在する。
【背景技術】
【０００２】
非常に低いレベルの入力電圧のみを扱う電子機器の多くは、より高い振幅の出力電圧を生成するために電圧変換器を使用する。
【０００３】
特に、スイッチトキャパシタ変換器（switched capacitor converter）とインダクタンス変換器（inductance converter）が、入力電圧の振幅を増加させるために、現在のところ使用されている。それぞれ図１と図３に示されているこれらの２つのタイプの変換器は、スイッチの役割を担うトランジスタＴ１−Ｔ２−Ｔ３−Ｔ４を使用する。それらのトランジスタは、特殊回路により送られる制御信号ＣＳ１−ＳＣ２−ＣＳ３−ＣＳ４により制御される。上記の電圧変換器がその役割を完全に遂行するためには、それらの制御信号が、使用される電圧変換器のタイプに適合する必要がある。
【０００４】
使用される電圧変換器のタイプに適合した制御信号を生成するためには、電圧変換器の個数と同数の特殊回路を有する必要があるが、特殊回路は、制限が多く、高価で、且つ集積サイズの点で最適ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、スイッチトキャパシタ変換器又はインダクタンス変換器を制御することを任意的及び自動的に可能にするような電圧変換器用の制御システムを提供することである。
【課題を解決するための手段】
【０００６】
この目的のために、本発明による制御システムは、
直列に接続されている第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを備え、
前記第１のスイッチは、第１の出力端子を有し、
前記第１のスイッチと前記第２のスイッチとの共通端子は、第２の出力端子となっており、
前記第２のスイッチと前記第３のスイッチとの共通端子は、入力電圧に接続されるためのものであり、
前記第３のスイッチと前記第４のスイッチとの共通端子は、第３の出力端子となっており、
前記第４のスイッチは、グラウンド電位に接続されるためのもう１つの出力端子を有し、
前記第１、第２、及び第３の出力端子は、第１のタイプの電圧変換器に又は第２のタイプの電圧変換器に接続されるためのものであり、
当該制御システムは、
前記第３の出力端子に接続されており、前記第１のタイプ又は前記第２のタイプの電圧変換器を示す検出信号を生成する検出手段と、
前記第１、第２、第３、及び第４のスイッチを制御するための複数の制御信号を、クロック信号及び前記検出信号から生成するための回路とを備える。
【０００７】
変換器のタイプの検出は、ユーザーにより前記出力端子に接続された前記変換器を形成している素子の検出に基づく。この検出は、いったん前記変換器素子が接続されたならば手動介入が不要であることから、自動的である。前記検出信号は、もしユーザーがスイッチトキャパシタ変換器を接続したならば第１の状態に、もしユーザーがインダクタンス変換器を接続したならば第２の状態に適合する。前記検出信号は、前記回路内に実装されている論理ゲートネットワーク内でパラメータとして使用され、その出力レベルが前記複数の制御信号を定める。従って、前記複数の制御信号は、それらを生成するための単一の回路を使用することによって、接続された変換器のタイプに自動的に適合される。
【０００８】
当該制御システムに接続された電圧変換器のタイプを検出するために、
前記検出手段は、
前記第３の出力端子において電流を注入する手段と、
前記第３の出力端子の電位を基準電位と比較する比較手段とを備える。
【０００９】
前記特定の出力端子における負電流の注入は、前記変換器を形成していてこの出力端子に接続されている前記素子がキャパシティブタイプであるかインダクティブタイプであるかを、この特定の出力端子上の電位の測定を通じて決定することを可能にする。この特定の出力端子上の電位が準ゼロ電位（quasi-zero potential）であることは、キャパシティブな性質の素子の存在を特徴付け、スイッチトキャパシタ変換器が接続されていると断定することを可能にする。この特定の出力端子上の電位が供給電位に近い電位であることは、インダクティブな性質の素子の存在を特徴付け、インダクタンス変換器が接続されていると断定することを可能にする。これらの２つのレベルの検出は有利には、前記検出信号を生成する比較手段（即ち比較器）により実行される。
【発明を実施するための最良の形態】
【００１０】
本発明について、図面に示されている実施態様の例を参照して更に説明することにするが、しかしながら本発明は、当該例に限定されるものではない。
【００１１】
図１は、入力電圧ＶＤＤを２倍にすることを可能にするスイッチトキャパシタ変換器を表す。
【００１２】
この電圧変換器は、キャパシタＣｐだけでなく、各々がスイッチの役割を担う４個のトランジスタＴ１−Ｔ２−Ｔ３−Ｔ４を使用する。トランジスタＴ１及びＴ３は、クロック信号ＣＬＫが高レベルのときに閉じ、一方トランジスタＴ２及びＴ４は、インバータＩＮＶを経由したクロック信号ＣＬＫが低レベルのときに閉じる。
【００１３】
Ｔ２及びＴ４が閉じたスイッチに相当するときには、キャパシタＣｐは、その端子上の電位差がＵＣＰ＝ＶＤＤになるまで充電される。Ｔ１及びＴ３が閉じたスイッチに相当する順番のときには、端子Ｎ３は入力電圧ＶＤＤに接続され、これにより、キャパシタＣｐの充電状態が考慮に入れられ、出力端子Ｎ１の電位が２＊ＶＤＤになる。このように、出力電圧Ｖｕｐは、入力電圧ＶＤＤの２倍になる。
【００１４】
キャパシタＣｓは、出力電圧のリップルを減少させることを可能にする。
【００１５】
図２は、図１に示されているようなスイッチトキャパシタ変換器の複数の制御信号を表す。スイッチＴ１及びＴ３の制御信号ＣＳ１及びＣＳ３は、クロック信号ＣＬＫと同一であるのに対し、スイッチＴ２及びＴ４の制御信号ＣＳ２及びＣＳ４は、クロック信号ＣＬＫが反転されたものである。
【００１６】
図３は、入力電圧ＶＤＤのレベルより大きいレベルの出力電圧Ｖｕｐを生成することを可能にするインダクタンス変換器を表す。
【００１７】
この電圧変換器は、ダイオードＤだけでなく、各々がスイッチの役割を担う２個のトランジスタとインダクタンスＬ（又はそのもの）とを使用する。トランジスタＴ１は、クロック信号ＣＬＫが高レベルのときに閉じ、一方トランジスタＴ４は、インバータＩＮＶを経由したクロック信号ＣＬＫが低レベルのときに閉じる。
【００１８】
Ｔ４が閉じたスイッチと同等であるときには、インダクタンスＬは、入力電圧ＶＤＤに接続され、エネルギを磁気的な形態で蓄積する。次に、ダイオードＤが遮断される。Ｔ１がその順番において閉じたスイッチと同等であるときには、Ｔ４は開いたスイッチと同等になる。次に、インダクタンスＬ内に蓄積されたエネルギが、ダイオードＤを経由して出力キャパシタＣｓ内に再蓄積される。次に、スイッチＴ４が、当該エネルギの損出を制限するために、閉じたスイッチと同等になる。このエネルギの再蓄積は、入力電圧ＶＤＤよりも大きく且つ一時的にキャパシタＣｓ上の電圧よりも大きい電位を、出力端子Ｎ１上に生成することを可能にする。このように、出力電圧Ｖｕｐは、入力電圧ＶＤＤより大きくなる。
【００１９】
キャパシタＣｓは、出力電圧のリップルを減少させることを可能にする。
【００２０】
図４は、図３に示されているようなインダクタンス変換器の複数の制御信号を表す。スイッチＴ１の制御信号ＣＳ１は、クロック信号ＣＬＫと同一であるのに対し、スイッチＴ４の制御信号ＣＳ４は、クロック信号ＣＬＫが反転されたものである。
【００２１】
図５は、電圧変換器を制御するための本発明による制御システムを表す。
【００２２】
当該制御システムは、出力端子Ｎ１−Ｎ２−Ｎ３を介して第１のタイプの電圧変換器に又は第２のタイプの電圧変換器に接続されるための一組のスイッチＴ１−Ｔ２−Ｔ３−Ｔ４を備える。当該制御システムは、
第１の出力端子Ｎ１となる第１の端子と、第２の出力端子Ｎ２となる第２の端子と、を備える第１のスイッチＴ１と、
前記第２の出力端子Ｎ２に接続された第１の端子と、供給電位ＶＤＤに接続される第２の端子と、を備える第２のスイッチＴ２と、
前記供給電位ＶＤＤに接続される第１の端子と、第３の出力端子Ｎ３となる第２の端子と、を備える第３のスイッチＴ３と、
前記第３の出力端子Ｎ３に接続された第１の端子と、グラウンド電位ＧＮＤに接続される第２の端子と、を備える第４のスイッチＴ４と、を備える。
【００２３】
スイッチＴ１−Ｔ２−Ｔ３−Ｔ４は例えば、それらのベースで制御されるバイポーラトランジスタに又はそれらのゲートで制御されるＭＯＳ型トランジスタに相当する。
【００２４】
出力端子Ｎ１−Ｎ２−Ｎ３に接続可能な第１のタイプの電圧変換器は、図１に示されているようなスイッチトキャパシタ変換器である。この目的のために、キャパシタＣｐは端子Ｎ２とＮ３との間に接続されなければならず、キャパシタＣｓは端子Ｎ１とグラウンド電位ＧＮＤとの間に接続されなければならない。
【００２５】
出力端子Ｎ１−Ｎ２−Ｎ３に接続可能な第２のタイプの電圧変換器は、図３に示されているようなインダクタンス変換器である。この目的のために、インダクタンスＬは端子Ｎ３と供給電位ＶＤＤとの間に接続されなければならず、ダイオードＤは端子Ｎ１とＮ２との間に接続されなければならず、キャパシタＣｓは端子Ｎ１とグラウンド電位ＧＮＤとの間に接続されなければならない。
【００２６】
上記の制御システムはまた、出力端子Ｎ１−Ｎ２−Ｎ３に接続された変換器のタイプを示す検出信号ＤＳを生成するための検出手段ＤＥＴを備える。
【００２７】
当該検出は、スイッチＴ３−Ｔ４を開くこと且つスイッチＴ１−Ｔ２を閉じることにより実行される。
【００２８】
検出手段ＤＥＴは、例えば電流源ＣＳにより、負の値を有する電流ｉを特定の出力端子Ｎ３において注入する（即ち正の値の電流を抜き取る）ような手段を備える。検出手段ＤＥＴはまた、前記特定の出力端子Ｎ３の電位を基準電位Ｖｒｅｆと比較するような比較手段ＣＯＭＰを備える。もし出力端子Ｎ３の電位が基準電位Ｖｒｅｆより大きいならば、比較器ＣＯＭＰにより生成される検出信号ＤＳは第１の状態となる。もし出力端子Ｎ３の電位が基準電位Ｖｒｅｆより低いならば、比較器ＣＯＭＰにより生成される検出信号ＤＳは第２の状態となる。基準電位Ｖｒｅｆの値は、グラウンド電位ＧＮＤと供給電位ＶＤＤとの間で適切に選択される。
【００２９】
本発明による制御システムに接続される変換器のタイプを決定するために、検出信号ＤＳを生成することを可能にするような検出が、当該制御システムに電力が供給されたときに実行され、その結果、スイッチが作動したときに、電流ｉの注入は電圧変換器の動作を妨害せず、出力端子Ｎ３の電位の測定量は変化しない。信号検出レベルＤＳは有利には例えば、フリップフロップ（図示せず）により記憶される。
【００３０】
もしスイッチトキャパシタ変換器が本発明による制御システムに接続されたならば、端子Ｎ２とＮ３との間に接続されているキャパシタＣｐが電流ｉの注入によって放電され、当該電流ｉの注入によって、電位Ｎ３がグラウンド電位ＧＮＤに向かって下がるという結果になる。従って、出力端子Ｎ３上の電位が準ゼロ電位（quasi-zero potential）であることは、容量性の素子の存在を特徴付け、当該制御システムにスイッチトキャパシタ変換器が接続されていると断定することを可能にする。
【００３１】
もしインダクタンス変換器が本発明による制御システムに接続されたならば、インダクタンスＬが存在するおかげで、注入電流ｉは、その後供給電位ＶＤＤと等しくなっているような出力端子Ｎ３の電位に影響しない。従って、出力端子Ｎ３上の電位が供給電位に近い電位であることは、インダクティブなタイプの素子の存在を特徴付け、当該制御システムにインダクタンス変換器が接続されていると断定することを可能にする。
【００３２】
当該制御システムはまた、それぞれスイッチＴ１−Ｔ２−Ｔ３−Ｔ４を制御するための制御信号ＣＳ１−ＣＳ２−ＣＳ３−ＣＳ４を、前記検出信号ＤＳから生成するための回路ＣＩＲを備える。
【００３３】
回路ＣＩＲは、その入力端子に、制御信号Ｃ１−Ｃ２−Ｃ３−Ｃ４を生成するための論理ゲートのネットワークの時間を計測するためのクロック信号ＣＬＫを受ける。
【００３４】
回路ＣＩＲはまた、パラメータとして使用される検出信号ＤＳを受ける。実際、当該検出信号が上記の第１の状態にあるときには、第１の組の制御信号群（control signals）が、第１のタイプの電圧変換器（例えばインダクタンス変換器）のスイッチ群（switches）を制御するために生成され、当該検出信号が第２の状態にあるときには、第２の組の制御信号群（control signals）が、第２のタイプの電圧変換器（例えばスイッチトキャパシタ変換器）のスイッチ群（switches）を制御するために生成される。
【００３５】
図６は、本発明による制御システム内に含まれ、電圧変換器に対する制御信号ＣＳ１−ＣＳ２−ＣＳ３−ＣＳ４を生成する回路ＣＩＲを表す。
【００３６】
回路ＣＩＲは、一の入力端子にクロック信号ＣＬＫを受け、他の一の入力端子に初期化信号ＩＮＩＴを受け、制御信号ＣＳ１を生成するＯＲ型の論理ゲートＯＲ１を備える。
【００３７】
回路ＣＩＲは、クロック信号ＣＬＫを反転させるインバータＩＮＶ１を備える。
【００３８】
回路ＣＩＲは、一の入力端子にインバータＩＶＮ１の出力信号を受け、他の一の入力端子にインバータＩＮＶ２により反転された論理初期化信号ＩＮＩＴを受け、制御信号ＣＳ４を生成するＡＮＤ型の論理ゲートＡＮＤ４を備える。
【００３９】
回路ＣＩＲは、一の入力端子にインバータＩＶＮ１の出力信号を受け、他の一の入力端子に検出信号ＤＳを受け、ＯＲ型の論理ゲートＯＲ２の一の入力端子に出力信号を生成するＡＮＤ型の論理ゲートＡＮＤ１を備える。論理ゲートＯＲ２は、他の一の入力端子に論理初期化信号ＩＮＩＴを受け、その出力端子に制御信号ＣＳ２を生成する。
【００４０】
回路ＣＩＲは、一の入力端子にクロック信号ＣＬＫを受け、他の一の入力端子に検出信号ＤＳを受け、ＡＮＤ型の論理ゲートＡＮＤ３の一の入力端子に出力信号を生成するＡＮＤ型の論理ゲートＡＮＤ２を備える。論理ゲートＡＮＤ３は、他の一の入力端子にインバータＩＮＶ２からの出力信号を受け、その出力端子に制御信号ＣＳ３を生成する。
【００４１】
本発明による制御システムに接続された電圧変換器のタイプを検出するために、初期化信号ＩＮＩＴは高レベルで印加される。ゲートＯＲ１及びＯＲ２の制御信号ＣＳ１及びＣＳ２はその後強制的に高レベルになり、これによりスイッチＴ１−Ｔ２が閉じると共に、ゲートＡＮＤ３及びＡＮＤ４の制御信号ＣＳ３及びＣＳ４は強制的に低レベルになり、これによりスイッチＴ３−Ｔ４が開く。その後、電圧変換器のタイプの検出が、検出信号レベルＤＳを定めるために、前述のように検出手段ＤＥＴによって実施され得る。
【００４２】
いったん上記の制御システムに接続された電圧変換器のタイプが検出手段ＤＥＴにより検出されたならば、例えばタイマーシステム（表示せず）によって設定された所定の持続時間が経過した後に、初期化信号レベルＩＮＩＴは低レベルに戻り、これが引金となり、検出信号ＤＳのレベルが（例えば表示されていないフリップフロップにより）蓄積されることになる。その後、初期化信号ＩＮＩＴは、スイッチＴ１−Ｔ２−Ｔ３−Ｔ４の状態に対してもはや何の静的な作用も及ぼさず、そして、前記スイッチＴ１−Ｔ２−Ｔ３−Ｔ４は、以下のように定められる制御信号ＣＳ１−ＣＳ２−ＣＳ３−ＣＳ４により作動する、
制御信号ＣＳ１はクロック信号ＣＬＫと等しい、
制御信号ＣＳ２は論理ゲートＡＮＤ１の出力信号と等しい、
制御信号ＣＳ３は論理ゲートＡＮＤ２の出力信号と等しい、
制御信号ＣＳ４はインバータＩＮＶ１の出力信号と等しい。
【００４３】
検出信号ＤＳが低レベルであるときには、例えばインダクタンス変換器が本発明による制御システムに接続されている場合、論理ゲートＡＮＤ１の出力信号が低レベルになると共に、論理ゲートＡＮＤ２の出力信号が低レベルになる。従って、スイッチＴ１及びＴ４だけがその結果、制御信号ＣＳ１及びＣ４により動的に制御され、スイッチＴ２及びＴ３は、制御信号ＣＳ２及びＣＳ３が低レベルであることから、開いたままになる。
【００４４】
検出信号ＤＳが高レベルであるときには、例えばスイッチトキャパシタ変換器が本発明による制御システムに接続されている場合、論理ゲートＡＮＤ１の出力信号がインバータＩＮＶ１の出力信号と等しくなると共に、論理ゲートＡＮＤ２の出力信号がクロック信号と等しくなる。従って、制御信号ＣＳ２及びＣ４がインバータＩＮＶ１の出力信号の周期性へと動的に変化すると共に、制御信号ＣＳ１及びＣ３がクロック信号ＣＬＫの周期性へと動的に変化する。
【００４５】
図７は、図６に示されているような、本発明による制御システムの複数の制御信号を表す。
【００４６】
時間間隔Δｔ１内において、上記の検出信号ＤＳは、スイッチトキャパシタ電圧変換器が本発明による制御システムに接続されていることを示す第１の低状態となる。この時間間隔内において、スイッチＴ１及びＴ３の信号ＣＳ１及びＣＳ３はクロック信号ＣＬＫと同一であるが、スイッチＴ２及びＴ４の信号ＣＳ２及びＣＳ４はクロック信号ＣＬＫに対して反転されている。
【００４７】
時間間隔Δｔ２内において、上記の検出信号ＤＳは、インダクタンス電圧変換器が本発明による制御システムに接続されていることを示す第２の高状態となる。この時間間隔内において、スイッチＴ１の信号ＣＳ１はクロック信号ＣＬＫと同一であるが、スイッチＴ４の信号ＣＳ４はクロック信号ＣＬＫに対して反転されている。制御信号ＣＳ２及びＣＳ３は、低レベルのままである。
【００４８】
図５に図示されているように、本発明による制御システムは有利には、先述のようなスイッチトキャパシタ電圧変換器に又はインダクタンス電圧変換器に接続されるための３個の出力端子Ｎ１−Ｎ２−Ｎ３を備えている集積回路ＩＣ内に実装されていてもよい。
【図面の簡単な説明】
【００４９】
【図１】スイッチトキャパシタ変換器を表す。
【図２】スイッチトキャパシタ変換器の複数の制御信号を表す。
【図３】インダクタンス変換器を表す。
【図４】インダクタンス変換器の複数の制御信号を表す。
【図５】電圧変換器を制御するための本発明による制御システムを表す。
【図６】本発明による前記制御システム内に含まれ、電圧変換器用の複数の制御信号を生成する回路を表す。
【図７】本発明による制御システムにより生成される電圧変換器の複数の制御信号を表す。
【図１】
2006527580.tif 000003
【図２】
2006527580.tif 000004
【図３】
2006527580.tif 000005
【図４】
2006527580.tif 000006
【図５】
2006527580.tif 000007
【図６】
2006527580.tif 000008
【図７】
2006527580.tif 000009
【国際調査報告】
2006527580.tif 000010
2006527580.tif 000011