(57)【要約】既存のハードウェア及びソフトウェア環境への適応性を実現する汎用メモリ装置が提示される。このメモリは既存のメモリ技術を「模倣」して、すべてのメモリ能力を１つの単一技術に統合する利点と、異なる既存のメモリ技術から知られた暗黙的保護及びアクセス特性をなお提供する利点とを組み合わせることができる。このメモリ装置は、少なくとも１つのメモリ・セクションを形成する複数の低待ち時間の再書込み可能な不揮発性メモリ・セルを有するメモリと、前記メモリと結合され、少なくとも１組の要求情報要素（要求プロファイル）に割り振られたアクセス情報を有するプロファイル記憶装置であって、それによって前記アクセス情報が、前記要求プロファイルを有する、前記メモリへのアクセスを求める要求（アクセス要求）を許可すべきか、それとも拒否すべきかを示すプロファイル記憶装置と、前記プロファイル記憶装置及び前記メモリと通信し、アクセス要求の要求プロファイルに割り振られたアクセス情報に応じて着信アクセス要求を許可又は拒否するように適合されたアクセス制御ユニットとを備える。
2006520958.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのメモリ・セクションを形成する複数の低待ち時間の再書込み可能な不揮発性メモリ・セルを有するメモリと、
前記メモリに接続され、少なくとも１組の要求情報要素（以後、要求プロファイルと呼ぶ）に割り振られたアクセス情報を含むプロファイル記憶装置であって、それによって前記アクセス情報が、前記メモリへのアクセスを求める要求（以後、アクセス要求と呼ぶ）、前記要求プロファイルを有する前記アクセス要求を許可すべきか、それとも拒否すべきかを示すプロファイル記憶装置と、
前記プロファイル記憶装置及び前記メモリと通信し、前記アクセス要求の前記要求プロファイルに割り振られた前記アクセス情報に応じて、着信アクセス要求を許可又は拒否するように適合されたアクセス制御ユニットと
を備えるメモリ装置。
【請求項２】
前記要求情報要素の組が、要求のタイプ、前記要求の発信元の外部メモリ・クライアント、前記要求が送られるメモリ・セクション、アクセス権限、パスワード、要求プロトコル・タイプ、要求の時間、前記要求を受け取るインターフェース、要求の長さ、最後の要求の後に経過したタイム・スパン、セキュリティ・クラス、又は、優先順位クラスを示す少なくとも１つの要求情報要素を含む請求項１に記載のメモリ装置。
【請求項３】
外部メモリ・クライアントと通信し、及び又は、異なるメモリ用途に従って通信する複数のインターフェースを備え、各インターフェースが、前記アクセス制御ユニットと接続し、１組の要求プロファイルに割り振られる請求項１に記載のメモリ装置。
【請求項４】
前記インターフェースの少なくとも１つがハードウェアの形態で実装される請求項３に記載のメモリ装置。
【請求項５】
前記インターフェースのうち少なくとも１つがソフトウェアの形態で実装される請求項３又は４に記載のメモリ装置。
【請求項６】
メモリ装置と少なくとも１つの外部メモリ・クライアントとの間アドレス・データ入力及びユーザ・データ交換のためのそれぞれ別々の接続を供給するように適合されたＳＲＡＭタイプ・インターフェースを備える請求項４又は５に記載のメモリ装置。
【請求項７】
メモリ装置と少なくとも１つの外部メモリ・クライアントとの間のアドレス・データ入力及びユーザ・データ交換のための共有接続を供給するように適合されたＩ／Ｏタイプ・インターフェースを備える請求項５又は６に記載のメモリ装置。
【請求項８】
所定の条件が与えられると、少なくとも１つの要求プロファイル、及び又は、それに割り振られたアクセス情報を作成又は変更するように適合されたスーパーバイザ・インターフェースを備える請求項１に記載のメモリ装置。
【請求項９】
前記スーパーバイザ・インターフェースが、少なくとも１つの所定の変更要求プロファイルに割り振られたアクセス情報に応じて、要求プロファイルの変更を求める外部要求を許可又は拒否するように適合される請求項８に記載のメモリ装置。
【請求項１０】
前記プロファイル記憶装置が、１組のアクセス・フラグを有し、各アクセス・フラグが、それぞれの要求プロファイルに割り振られ、前記アクセス情報が、アクセス・フラグの２つの可能な状態の一方によって与えられる請求項３に記載のメモリ装置。
【請求項１１】
前記プロファイル記憶装置が、前記アクセス制御ユニットに統合される請求項１に記載のメモリ装置。
【請求項１２】
前記アクセス制御ユニットが、前記メモリの所定の・セクション内に前記プロファイル記憶装置の現在のコピーを維持するように適合される請求項１に記載のメモリ装置。
【請求項１３】
１つ又は複数の異なるメモリ・アドレス指定の方式の間で変換するように適合された変換ユニットを備える請求項１に記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低待ち時間で不揮発性の再書込み可能なメモリ・セルを有するメモリ装置に関し、詳細には汎用メモリ装置に関する。
【背景技術】
【０００２】
現在のデジタル・システムは通常、多数の異なるメモリを使用する。処理、キャッシング、及び、バッファリング用には、静的ランダム・アクセス・メモリ（ＳＲＡＭ）及びダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）が使用される。一方、実行可能コード用には、読取り専用メモリ（ＲＯＭ）、消去可能及び電気的消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ）、ならびにＮＯＲ−Ｆｌａｓｈが使用される。最後に、永続的データ記憶用には、ＮＯＲ−Ｆｌａｓｈ、ＮＡＮＤ−Ｆｌａｓｈ、及び、磁気、又は、光ディスク・ドライブが使用される。
【０００３】
メモリ・タイプの選択は、性能、コスト、パワーダウン後の格納された情報の永続性、又は、メモリを再書込みする能力などの基準によって決定される。しばしば、特定の技術の欠点を克服し、又は、システム設計全体を単純化しようと試みて、上述の技術のうちの１つ又は複数が、単一パッケージ、さらには単一チップとして組み合わされる。
【０００４】
前述のタイプのメモリのいくつかの魅力的な特性を１つの技術として組み合わせようと試みて、新しいメモリ技術が開発された。例えば、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）、強誘電体ＲＡＭ（ＦＥＲＡＭ）、オボニックス統合メモリ（ＯＵＭ）、及び、ある程度までのバッテリ・バックドＳＲＡＭ、ならびにバッテリ・バックド低リフレッシュＳＤＲＡＭは、再書込み可能かつ不揮発性のメモリ・スペースを低待ち時間と組み合わせる利点を共有する。この技術の進歩が、今日まで異なるメモリ装置で実施されてきた、キャッシング、永続的データ記憶、及び、始めに述べたその他のタイプの用途などの異なるメモリ用途を単一のメモリ装置としてさらに併合する試みを引き起こした。異なるメモリ用途を、低待ち時間で不揮発性の再書込み可能なメモリ・セルを有する単一メモリ装置として組み合わせる概念は、汎用メモリとも呼ばれる。汎用メモリにより、コンピュータ設計が単純となり、電力消費が少なくなり、在庫費用が低くなることが期待される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、現在のハードウェア（ＨＷ）及びソフトウェア（ＳＷ）アーキテクチャは、適切な機能のために、依然として主流の様々なメモリ技術の特性に暗黙的に依拠している。このことを、以下でいくつかの例によって説明する。
【０００６】
第１の例として、コンピュータ用オペレーティング・システムの現在のソフトウェア設計は、現在の典型的な処理メモリの特性、すなわちその揮発性に基づく。処理メモリの揮発性により、コンピュータのオペレーティング・システムは、パワーアップ時の処理メモリの再初期化を実現する。この結果として、再初期化はいずれにしても実施されるので、コンピュータのパワーダウン及びパワーアップ中のメモリへの誤った書込みオペレーションに対して必要な備えがない。こうした誤った書込みは、以前にメモリにロードされ、通常のオペレーションに必要な処理コードを破壊する。
【０００７】
処理メモリとは対照的に、第２の例として、データ及びコードの記憶用の永続的メモリは通常、パワー遷移中の誤った上書きに対する明示的又は暗黙的な保護を有する。書込みオペレーションに対するメモリの明示的及び暗黙的な保護は、それぞれのメモリ技術に固有のものである。例えば、格納されたデータ及びコードの上書きに対するＲＯＭ装置の保護は、記憶媒体の物理的性質と、書込みオペレーション、及び、読取りオペレーションに関して使用される技法によるものである。したがって、コンピュータ・システムの重要なスタートアップ・コードがＲＯＭに格納され、オペレーション中に破壊されてしまうことから保護される。さらに、例えば、書込みオペレーションを可能にする電気的接点をメモリ装置に設け、この接点をメモリ装置をプログラミングする製造工程でのみアクセス可能にすることによって専用ハードウェア保護を設けることができる。さらに、又は、別法として、永続的メモリに格納されたデータはしばしば、比較的複雑、及び又は、低速の書込みプロトコル内に隠される。メモリへの書込みオペレーションは、書込みプロトコルが使用される場合にのみ使用可能にされ、したがって意図されない書込みオペレーションが防止される。
【０００８】
現在のソフトウェア及びハードウェア設計が依拠する、メモリ装置の典型的な機能についての別の例は、一部のメモリ装置が周辺ハードウェアに対して直接メモリ・アクセス（ＤＭＡ）を可能にすることである。ＤＭＡは、コンピュータの中央演算処理装置（ＣＰＵ）内のメモリ管理ユニット（ＭＭＵ）の制御とは無関係にメモリへのアクセスを実現する。ＤＭＡハードウェアは、例えばＩ／Ｏ装置のコントローラ内の特殊プロセッサである。ＤＭＡハードウェアは、ＣＰＵの処理及びレジスタ容量を使用することなく、メモリとＩ／Ｏ装置の間でデータを転送する。
【０００９】
上述の既存のメモリ技術の実施に加えて、様々なタイプのメモリを様々な方式でアドレス指定することができる。例えば、処理及び実行に関係するメモリは通常、プロセッサ上で低待ち時間のランダム・アドレス可能メモリ・マップ・アドレス指定方式を使用する。しかし、データ記憶は通常、データ・ブロック中のＩ／Ｏアドレス指定を使用する。このことは、待ち時間が長くなることを意味するが、必要なプロセッサ・アドレス・レンジが比較的小さいと共に大きなデータ容量が与えられることを意味する。Ｉ／Ｏアドレス指定は、良好なデータ・ストリーミング特性も有する。
【００１０】
現在普及しているこうしたメモリ技術の実施の例は、今日使用される様々なタイプのメモリに代わる、いわゆる汎用メモリの単独の使用への遷移は、コンピュータのハードウェア設計の適合ならびにソフトウェア設計の適合を必要とすることを示している。したがって、市場に参入する準備がほぼできており、複数の現在のメモリ技術を単一の技術の使用として併合することの高い潜在性にもかかわらず、汎用メモリは、現在のハードウェア及びソフトウェア・システムに実装することが困難である。
【００１１】
したがって、本発明の目的は、現在のハードウェア及びソフトウェア環境に適合する汎用メモリ装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明によれば、少なくとも１つのメモリ・セクションを形成する複数の低待ち時間の再書込み可能な不揮発性メモリ・セルを有するメモリと、前記メモリと接続され、少なくとも１組の要求情報要素（以後、要求プロファイルと呼ぶ）に割り振られたアクセス情報を有するプロファイル記憶装置であって、それによって前記アクセス情報が、前記メモリへのアクセスを求める要求（以後、アクセス要求と呼ぶ）、前記要求プロファイルを有する前記アクセス要求を許可すべきか、それとも拒否すべきかを示すプロファイル記憶装置と、前記プロファイル記憶装置及び前記メモリと通信し、アクセス要求の要求プロファイルに割り振られたアクセス情報に応じて、着信アクセス要求を許可又は拒否するように適合されたアクセス制御ユニットとを備えるメモリ装置が提供される。
【００１３】
本発明の基本概念は、多くの応用例が、あるタイプの従来型メモリの暗黙的特性を使用することである。例えば、揮発性ＲＡＭの暗黙的特性は、装置がオフにされた場合にすべてのデータが失われることである。この特性が、セキュリティ手段として暗黙的に使用される。本発明のメモリ装置は、この新しい汎用メモリ技術に基づき、低待ち時間の再書込み可能な不揮発性メモリ容量を提供し、従来型メモリ技術向けに設計されたハードウェア及びソフトウェア環境に適合され、又は、適応する能力を有する。
【００１４】
本発明のメモリ装置は、複数の要求プロファイル間を区別することにより、様々なハードウェア及びソフトウェア・アーキテクチャへの適応性を実現する。この方式でどのように適応性を達成することができるかを示す前に、本明細書で使用する要求プロファイルという用語を説明する。
【００１５】
要求プロファイルは、１組の要求情報要素を含む。一般的に言えば、要求情報は、例えば、要求元すなわちメモリ・クライアント、要求が送られるメモリ・セクション（アドレス情報）、要求されるメモリ・アクセスのタイプ（読取り及び又は書込み）、及び要求に関係するその他の情報を示す、アクセス要求に関係するすべての情報である。そのような他の情報は、例えば、要求の時間、又は、あるメモリ・セクションにアクセスする権限を示す、要求と共に送られるセキュリティ・クラス情報である。アクセス要求の特定の面に関する要求情報は要求情報要素と呼ばれる。要求情報要素は、１つ又は複数の情報ビットを含む。要求情報要素の別の例を、以下と、本発明の好ましい実施形態の説明の文脈で与える。
【００１６】
一方では、要求情報は、メモリ・セクションアクセスが要求されるものなど、要求によって含まれる情報であることに留意することが重要である。しかし、要求情報は、この種の情報に限定されない。他方では、要求情報は、要求のコマンド関連データであれ、ユーザ・データであれ、要求に関係するが受信される要求データに含まれない情報でもある。後者の種類の要求情報が要求プロファイルによって含まれる場合、要求情報はアクセス要求から間接的に確認される。この後者のタイプの要求情報の例は、要求の時間及び同じメモリ・セクションに向けて送られるアクセス要求が定義されたタイム・スパン内にメモリ装置で受信されたかどうかの情報である。
【００１７】
したがって、要求プロファイルは、要求情報を表す１つ又は複数のエントリを含むリストなどのデータ構造の形を取ることができる。１組の要求プロファイルは、各要求プロファイルが例えば１つの行を取るテーブルによって表すことができる。テーブルの各列は、情報要素「ｗｒｉｔｅ  ｒｅｑｕｅｓｔ」、ｙｅｓ  ｏｒ  ｎｏ、「ｒｅａｄ  ｒｅｑｕｅｓｔ」、ｙｅｓ  ｏｒ  ｎｏ、識別コードによって与えられる「ｍｅｍｏｒｙ  ｃｌｉｅｎｔ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ」などの１つの要求情報要素を表す。一般には、テーブルの行中のエントリ、すなわち要求プロファイルの情報要素は、「ｙｅｓ」、「ｎｏ」を示すコードの形態を取ることができ、又は、メモリ・クライアント識別番号、パスワードなどの特定のデータの形態を取ることができる。明らかに、異なる要求プロファイルは、指定される要求情報要素の数が異なる。本発明のメモリ装置によって供給される１組の要求プロファイルはマトリックスとして構築され、例えば要求と共にパスワードを与えることが特定の要求プロファイルで不要である場合、ある情報要素について「無指定」を示すコードを使用することができる。
【００１８】
要求プロファイルのソフトウェア構造に固執する必要はない。要求プロファイルはハードウェアによって実装することができる。例えば、アクセス要求が送られるメモリ・アドレスを示す要求情報要素を考慮する。メモリ・アドレスは通常、アドレス・ビットの形で通信される。アドレス・ビットの可能なそれぞれの組合せは、個々の要求プロファイルを表すことができる。そのようなアドレス・ビットの組合せを、アドレス・ビットの可能な組合せごとにプログラム可能スイッチング要素（アクセス・フラグ）を提供する回路によってアクセス情報に割り振ることができる。アクセス・フラグは、要求に含まれるアドレス・ビットの組合せに対応するメモリ・セクションに対するアクセス要求を許可又は拒否する。このようにして、原理上は、各メモリ・セルへのアクセスを制御することができる。もちろん、同一のアクセス・フラグに割り振られたアドレスのグループをこのように定義することもできる。アドレス情報と同様に、要求情報要素のその他のあらゆる組合せをそれぞれのアクセス・フラグに割り振ることができる。
【００１９】
本発明のメモリ装置の機能は要求プロファイルの特定のデータ構造に依拠しないことに留意されたい。例えば、要求プロファイルは、要求情報要素に加えて、特定の要求プロファイルの要求情報要素を含む要求を許可すべきか、それとも拒否すべきかを示すアクセス情報要素を含むことができる。
【００２０】
本発明のメモリ装置の別の重要な要素はアクセス制御ユニットである。アクセス制御ユニットは、着信要求の要求情報を使用して、その要求に対する適切な要求プロファイルを確認する。確認した要求プロファイルに基づいて、アクセス制御ユニットは、要求されたメモリ・アクセスを許可又は拒否する。
【００２１】
本発明のメモリ装置は、低待ち時間で再書込み可能な不揮発性のメモリ・セルを有するメモリを有する。したがって、汎用メモリ装置それ自体について知られているように、汎用メモリ装置は、異なる古いメモリ技術の利点を、メモリの使用における高度な柔軟性と組み合わせる。メモリは、当技術分野でそれ自体よく知られている前述の汎用メモリ技術のいずれか、又は、その組合せに基づくことができる。本発明は、こうしたメモリ技術の使用に制限されない。低待ち時間の再書込み可能な不揮発性メモリを提供するさらなる技術が当技術分野で出現する可能性があるからである。「低待ち時間」という用語は、始めに述べたタイプのメモリを特徴付け、本発明のメモリ装置を、ｍｓレンジの高待ち時間を有する磁気ハード・ディスク・ストレージ技術とも区別する働きをする。一般に、待ち時間が短いと、本発明のメモリ装置が提供する用途の柔軟性が高くなる。必要なら、好ましい実施形態の文脈で説明するアクセス制御ユニットは、常に高待ち時間を提供することができる。
【００２２】
すべてのメモリ装置と同様に、本発明のメモリ装置は、少なくとも１つの外部メモリ・クライアントからアクセス要求を受け取るように適合される。アクセス要求は、メモリに格納された作業データ、ユーザ情報、又は、コードであれ、メモリ装置で使用されるアクセス・プロファイル情報、又は、プログラム・コードであれ、メモリ装置に格納された他の情報であれ、メモリ装置へのアクセスを求める任意の要求である。アクセス要求の中には、読取り要求及び書込み要求に加えて、例えば「Ｃｌｅａｒ」コマンドなどの別のタイプのアクセス要求が含まれる。「Ｃｌｅａｒ」コマンドは、メモリ・セクションの上書きが許可されるようにメモリ・セクションを割振り解除する要求である。
【００２３】
大部分のアクセス要求は、アクセスを求めるメモリ・セクションを指定する。「メモリ・セクション」という用語には、例えば、特定のメモリ・セル、メモリ行、メモリ列、メモリ・ブロック、任意のグループのメモリ・セル、行又は列又はブロック、さらにはメモリ全体が含まれる。したがって、アクセス要求は、本発明のメモリ装置のメモリ内の任意のセル又はセルのグループに向けて送ることができる。
【００２４】
まとめると、本発明の汎用メモリは、特定のハードウェア及びソフトウェア環境に従って複数の異なるアクセス特性を有するようにプログラムされるように適合される。本発明のメモリ装置に対するアクセス特性は、対応する要求プロファイルを定義することにより、異なるメモリ・クライアント、及び又は、異なるメモリ・セクションに対して異なるものにすることができる。要求プロファイルに基づいて、異なる要求が識別され、それぞれのアクセス特性に従って供給され、又は、拒否される。したがって本発明の汎用メモリは、多数のメモリ・タイプに基づく既存のハードウェア及びソフトウェア環境で使用するように適合される。
【００２５】
本発明のメモリ装置を異なる実施形態で実装することができる。
【００２６】
好ましくは、本発明のメモリ装置では、要求情報は、要求のタイプ、要求の発信元の外部メモリ・クライアント、要求が送られるメモリ・セクション、アクセス権限、パスワード、要求プロトコル・タイプ、要求の時間、要求を受け取るインターフェース、要求の長さ、最後の要求の後に経過したタイム・スパン、セキュリティ・クラス、又は、優先順位クラスを示す情報を含む。
【００２７】
要求の長さについての情報は、多くの標準要求プロトコルで利用可能である。要求の長さについての情報を、単独で又は時間情報と共に使用して、アクセス帯域幅制限の形態を形成することができる。要求に含まれ、又は、要求を発信するメモリ・クライアントなどの他の要求情報から推論することのできるセキュリティ・クラス情報を用いて、書込み及び又は読取りアクセスを一定のメモリ・セクションに制限すると共に他に対して許可することができる。優先順位クラス情報を用いて、いくつかの保留の要求から最高の優先順位クラスを有する要求が最初に供給されるという機能を実現することができる。このようにして、応用例の性能を向上させることができる。
【００２８】
初期のメモリ技術から既知の異なるメモリ用途が単一の装置として組み合わされるとき、こうした技術に固有の対応する異なるメモリ特性及び保護を提供することが重要となる。本発明のメモリ装置の好ましい実施形態は、異なる外部メモリ・クライアントとのメモリ装置の通信用、又は、異なるメモリ用途による通信用の複数のインターフェースを備え、各インターフェースはアクセス制御ユニットと接続され、要求プロファイルのサブセットに割り振られる。
【００２９】
インターフェースは、特定のメモリ用途及び又は特定の外部メモリ・クライアントと共有される通信規則を反映する要求プロファイルのセットのサブセットにアクセス情報を割り振ることによって特定のアクセス特性をそれぞれ提供する機能単位である。インターフェースは、ハードウェア又はソフトウェアの形態で提供することができる。さらに、いくつかのソフトウェア差別化インターフェース及びいくつかのハードウェア差別化インターフェースが存在することができる。材料が安価であり、より柔軟であり、在庫コストが低いという利点を保つために、ハードワイヤードな形ではなくプログラム可能な形で、異なるメモリ用途を単一メモリ構造として組み合わせることができれば有利である。ハードウェア・プログラム可能性は、必要な柔軟性を実現すると共に、純粋にソフトウェア・ベースの解決策よりも堅牢な解決策である。「インターフェース」という用語に加えて、本明細書では「ポート」という用語を同じ意味で用いる。
【００３０】
ポートは、ハードウェア及び又はソフトウェア差別化することができる。好ましくは、ポートは、特定のメモリ用途に対応し、従来のメモリ技術を模倣する。これにより、上述の従来のメモリ技術の様々な保護及び特性の利点が、従来の解決策と互換であるという利点と組み合わされる。様々なポートのアドレス・レンジは重複することがあり、又は、重複しないことがある。
【００３１】
この実施形態の第１の例として、特定のインターフェース「Ａ」が、メモリの定義されたセクション「Ｃ」のみへのアクセス権を有する１つの特定のメモリ・クライアント「Ｂ」から発信される読取り及び書込み要求に割り振られる。メモリ・クライアントＢからの任意の読取り又は書込み要求がインターフェースＡに割り振られ、インターフェースＡは、要求されたアクセスをメモリ・セクションＣに与える。
【００３２】
第２の例として、特定のポート「Ｄ」が、特定のメモリ・セクション「Ｅ」に向けて送られる要求に割り振られる。メモリ装置は、セクションＥ内の読取り専用メモリを模倣する。したがって、任意の外部メモリ・クライアントからメモリ・セクションＥに向けて送られる要求がポートＤに割り振られ、ポートＤは読取りアクセスだけを与える。要求が書込み要求である場合、アクセス制御ユニットによって要求がポートＤで拒否される。
【００３３】
好ましくは、この実施形態のポートは、所与のハードウェア及びソフトウェア・アーキテクチャ、例えば読取り専用メモリ、ＤＲＡＭメモリ、又は、パスワード保護メモリで必要なメモリ・アクセス特性を提供するように適合される。
【００３４】
十分な要求プロファイル及び割り振られるアクセス情報を定義することにより、以下のアクセス特性を提供することができる。
【００３５】
ａ）ライトワンス（ｗｒｉｔｅ  ｏｎｃｅ）。その後は読取りアクセスのみ。これにより、保護され、及び又は、改ざん防止されたコード及びデータを格納することが可能となる。ライトワンスは、組込みシステム内部で通常は再書込みすることのできないＲＯＭ、ＰＲＯＭ、ＯＴＰ、ＷＯＲＭ、及び、ＥＰＲＯＭの等価物を提供する。このことは、セットすることだけが可能でクリアすることのできない書込みロック・フラグ（又は現在の保護設定をフリーズするフラグ）として実装することができる。しかし、特別な環境下でのみクリアすることのできる書込み保護フラグとしても実装することができる。
【００３６】
ロックが通常のオペレーションで誤ってトリガされたときに装置が実質上使用不能となることを防止するために、製造中及び試験中に、アクセスにおける任意の不可逆ロック機構を特別な方策によって提供することができる。このことは、特別なパッド、又は、ＭＲＡＭメモリの場合の強い外部磁場などの別の特別な条件による装置の初期化によって解決することができる。
【００３７】
ｂ）「書込みが難しく、読取りが容易（ｄｉｆｆｉｃｕｌｔ  ｔｏ  ｗｒｉｔｅ，  ｅａｓｙ  ｔｏ  ｒｅａｄ）」。Ｆｌａｓｈ及びＥＥＰＲＯＭはしばしば、非常に特別な方策によって組込みシステム内部で再書込みすることができるが、その「書込み保護」挙動が依然としてシステムで暗黙的に使用されることがある。これをプログラム可能書込み保護フラグとして実装することができる。実際の書込みオペレーションは、書込みフラグを除去すること、書込みオペレーション自体、及び、書込み保護フラグを再びセットすることを含まなければならなくなる。偶然の書込みが書込み保護フラグによってブロックされることになる。
【００３８】
ｃ）パワーオン・リセットは、パワーオン中に一定のメモリ・セグメントの内容をクリアする。ＤＲＡＭ及びＳＲＡＭは、パワーダウン時にその内容を失う。このことはセキュリティ／プライバシー機能として暗黙的に使用されることがあり、パワーダウン後に何の痕跡も残らない。パワーダウン前の、明示的なユーザが開始したメモリ・クリアも可能であるが、それは同一ではないことに留意されたい。パワーダウン中の指示されるメモリ・セグメントの自動メモリ・クリアはパワーオン・リセット時のクリアよりも安全に見えることがあるが、制御されない電源障害において確実に実施することは困難であることがある。
【００３９】
ｄ）リードワンス（ｒｅａｄ−ｏｎｃｅ）特性は、何らかのペイ・パー・ビュー及びｆｏｒ−ｙｏｕｒ−ｅｙｅｓ−ｏｎｌｙ方式にとって有用な機能である。標準ランダム・アクセス・メモリでは、この特性を有用に実装するのは非常に困難であることがあるが、ブロック・アクセス又はページド装置では、容易に行われる。
【００４０】
ｅ）一定のセグメント内のＷｒｉｔｅ−ｏｎｌｙメモリ。「書込みが容易であり、読取りが難しい（ｅａｓｙ  ｔｏ  ｗｒｉｔｅ，ｂｕｔ  ｄｉｆｆｉｃｕｌｔ  ｔｏ  ｒｅａｄ）」セグメントは、パスワード記憶などのいくつかの追跡又はセキュリティ／プライバシー方式で助けになることがある。
【００４１】
ｆ）例えば、ただ１つの認証コードをシステムの残りの部分に公開し、以前のものが満了し、又は、無効となったときに次の格納された代替だけを用いるのに、一定のセグメントへの非アクセスは有用であることがある。別の応用例は、アクセス制限がポートに依存するときである。その場合、あるポートに対する禁止領域として、かつ別のポートに対しては完全にアクセス可能な領域として一定のセグメントを定義すること、又は、あるポートに対しては書込み専用アクセスを、別のポートに対しては読取り専用アクセスを有するメッセージ・パッシング・ウィンドウを定義することが有用であることがある。
【００４２】
ｇ）メモリ（の各部分）に対するパスワード保護アクセス制限は、例えばデジタル権利管理で有用であることがあるが、上記のモードのサポートでも有用である。こうした特性は、例えばいくつかのフラグ又はコードによって記述することができる。
【００４３】
本発明のメモリ装置は、既知のプロセッサ・ベースのメモリ管理ユニット（ＭＭＵ）とは、ＭＭＵによって管理されるアクセス制限がメモリ自体とは無関係であるという点で異なる。ＭＭＵによって管理されるメモリ・モジュールは、別々に販売することができ、又は、システムから取り外しして異なるシステムで使用することができる。さらに、ＭＭＵは、システム内の他のＤＭＡハードウェアに対するアクセス制限を強制することができず、上述のアクセス特性のすべてを扱うことができない。
【００４４】
別の実施形態では、本発明のメモリ装置のアクセス制御ユニットは、インターフェース内に実装される分散アクセス制御機能の形を取る。この実施形態では、メモリ装置内の中央アクセス制御ユニットは不要である。アクセス制御ユニットの機能はインターフェースを介して配布される。各インターフェースは、特定のインターフェースによって供給される要求プロファイルのサブセットの１つの要求プロファイルに着信要求を割り振る任を担い、割り振られた要求プロファイルに応じてアクセス要求を許可又は拒否する任を担う。
【００４５】
好ましくは、この実施形態のメモリ装置のインターフェースの１つは、ＳＲＡＭ型インターフェースであり、すなわちいわゆるメモリ・マップ・インターフェースである。これは、メモリ装置と少なくとも１つの外部メモリ・クライアントとの間のアドレス・データ入力及びユーザ・データ交換のためのそれぞれ別々の接続を供給するように適合される。この実施形態では、メモリ・マップ・インターフェースが、２つの別々の入力接続を介してアクセス要求を受け取る。第１接続を介して、メモリ・マップ・インターフェースは、要求に含まれるメモリ・アドレス情報を受信する。第２接続を介して、メモリ・マップ・インターフェースは、ユーザ・データを受信又は送信する。好ましくは、接続は、メモリ装置の異なるピン、アドレス内の各ビットに対するピン、及び、データ・ワード中の各ビットについてのピンを介して確立される。メモリ・マップ・インターフェースは、メモリ・データへのランダム・アクセスを非常に短い待ち時間で実現するという利点を有する。メモリ・マップ・インターフェースに対する要求プロファイルに関しては、メモリ・マップ・インターフェースに向けて送られるアクセス要求を、メモリ装置の１つ又は複数のアドレス・ピンで信号レベルを確立することを示す要求情報要素と区別することができる。
【００４６】
別の実施形態では、メモリ装置は、Ｉ／Ｏマップ・インターフェースを備える。この実施形態では、Ｉ／Ｏマップ・インターフェースは、ただ１つの接続を介してアドレス情報及びユーザ・データを受信する。インターフェースは、メモリ装置と少なくとも１つの外部メモリ・クライアントとの間のアドレス・データ入力及びユーザ・データ交換のための共有接続を供給するように適合される。アドレス情報をユーザ・データから分離するために、例えばＡｄｄｒｅｓｓＥｎａｂｌｅピンの形態の別々のピンを介して、別々の制御接続を使用することができる。インターフェースで受信される後続のデータはアドレス・データであることを送信するために、ＡｄｄｒｅｓｓＥｎａｂｌｅピンでの信号レベルは「高」レベルにセットされる。この情報はまた、Ｉ／Ｏマップ・インターフェースに割り振られた要求プロファイルに関する識別要求情報としても使用することができる。Ｉ／Ｏマップ・インターフェースは、ピンを節約するという利点を有する。一方、メモリへのランダム・アクセスは、メモリ・マップ・インターフェース・タイプの場合よりも低速である。Ｉ／Ｏマップ・インターフェースは、例えば本発明のメモリ装置にＮＡＮＤフラッシュ・メモリの機能を提供させるのに使用することができる。
【００４７】
メモリ・アドレス指定に関して使用される任意の既知の技術との互換性を実現することは、本発明の範囲内にある。メモリ・アドレス指定中、メモリ・マップ・アドレス指定及びＩ／Ｏアドレス指定は、最も目立つ、広く用いられる方法である。
【００４８】
別の実施形態では、メモリ・マップ・インターフェースとＩ／Ｏマップ・インターフェースの両方が設けられる。両者のインターフェースは、同一のメモリ・アドレス・レンジ、完全に別々のメモリ・アドレス・レンジ、又は、重複するメモリ・アドレス・レンジへのアクセスを提供することができる。ところで、これは本発明のメモリ装置の一般的な利点であり、メモリ・マップやＩ／Ｏマップ・インターフェースの例に限定されない。好ましくは、外部メモリ・クライアントとのユーザ・データの交換のために働くメモリ装置のピンは、Ｉ／Ｏマップ及びメモリ・マップ・インターフェースによって共有される。
【００４９】
メモリ・マップ及びＩ／Ｏマップ・インターフェースは、本発明のメモリ装置が要求プロファイルによって提供することのできるインターフェースのうち広く用いられる２つの例である。本発明のメモリ装置は、単独で、又は、並行して、当技術分野で知られたその他の任意のインターフェース・タイプを同様に提供することができる。
【００５０】
メモリ装置のアクセス特性は、各ポートについてプログラム可能な本発明の別の実施形態である。別の実施形態では、アクセス特性は、例えば４Ｋバイト・サイズの各メモリ・ブロックについてプログラム可能である。
【００５１】
メモリ装置の別の実施形態では、変換ユニットが設けられる。変換ユニットは、メモリ・マップとＩ／Ｏマップなどの、１つ又は複数の異なる方式のメモリ・アドレス指定間で変換するように適合される。変換ユニットは、異なるメモリ・アドレス指定タイプを使用するメモリ・クライアントに対して同一又は２つの重複するメモリ・セクションへのアクセスを提供することを可能にする。変換ユニットが存在するとき、あるタイプのメモリ・アドレス指定を供給するただ１つのインターフェースだけが必要である。インターフェース・ユニットに含まれるプログラム可能アドレス・トランスレータによって互換性を実現することができる。
【００５２】
好ましくは、代替実施形態における変換ユニットは、インターフェース・ユニットの上流側に統合される。代替実施形態における変換ユニットを外部ユニットとして実装することもできる。このようにして、メモリ装置のピンの数を削減することができる。
【００５３】
各ポートについてのプログラム可能アクセス特性（例えば書込み保護）及びメモリ構造内のプログラム可能アドレス・レンジによって柔軟性を実現することができる。アクセス特性のプログラム可能性は、別々のバス・コマンド、又は、特別なメモリ・セクションによって達成することができる。
【００５４】
本発明の別の好ましい実施形態では、所定の条件が与えられると、少なくとも１つの要求プロファイル、及び又は、それに割り振られたアクセス情報を作成又は変更するように適合されるスーパーバイザ・インターフェースが設けられる。アクセス特性の操作は、関係する要求プロファイル、及び又は、こうした要求プロファイルに割り振られたアクセス情報を変更することによって実施される。好ましくは、新しい要求プロファイルの作成は、新しい要求プロファイルを既存のものと区別する要求情報要素を指定する新しい行を前述の要求プロファイル・マトリックス中にエントリすることによって実施される。既存の要求プロファイルの変更は、要求情報要素を追加又は削除することによって、又は、選択された要求プロファイル中のその要求情報要素の特定の値又はコードを変更することによって実施される。例えば、メモリ装置が実行コード・スペースとユーザ・データ記憶空間を交換することができるときにこれは有用である。これを実施するには、関係する要求プロファイル中で定義された実行コード及びユーザ・データの記憶用のそれぞれのアドレス・レンジが変更され、その結果、例えば、ユーザ・データをメモリに書き込む要求も、以前には実行コードのために使用されたメモリ・セクションに向けて送られる場合に許可される。
【００５５】
システムがポートの１つだけに対するアクセス・プログラミングに対する別のアクセスを単に制限する場合、アクセス変更に対するアクセス制限は、単にプログラム可能アクセス方式の結果である可能性がある。好ましくは、外部アクセスは、スーパーバイザ・インターフェースによってのみ制限される。スーパーバイザ・インターフェースは、適切な要求プロファイルによって外部メモリ・クライアントに対する定義された変更権限を提供することができる。この実施形態では、スーパーバイザ・インターフェースは、外部クライアントからのアクセス要求の要求情報に応じて、要求プロファイル又はアクセス情報の変更を求める外部要求を許可又は拒否するように適合される。さらに、又は、別法として、アクセス・プロパティを変更するパスワード保護方式を考慮することができる。
【００５６】
アクセス情報は通常、許可又は拒否を示す１ビット情報要素である。要求プロファイルに割り振られたアクセス情報の変更は、単にそれぞれの情報要素を切り換えることを意味する。アクセス情報の変更の使用例は、当初書込み保護されているメモリ中のコードの変更である。書込み保護がコードへのプログラミング・アクセスに関して解除され、次いで元通りにされる。
【００５７】
しかし、要求プロファイルに割り振られた要求プロファイル又はアクセス情報を変更する権限は限定しなければならない。そのような変更は、メモリ装置及びメモリ内のデータを利用する接続されたハードウェアの中核機能に触れるからである。したがって別の実施形態では、スーパーバイザ・インターフェースは、少なくとも１つの所定の変更要求プロファイルに割り振られたアクセス情報に応じて、要求プロファイルの変更を求める外部要求を許可又は拒否するように適合される。一定のグループの要求プロファイル又はアクセス情報の変更を引き起こすことができるメモリ・クライアント、及び又は、環境を定義する働きをする特別な要求プロファイルを実装することができる。例えば、そのようなプログラミング・アクセスをパスワード保護することができる。プログラミング・アクセスを一定の要求情報要素、一定のタイム・スパン、又は、一定のイベントに制限することができる。イベント・トリガされた変更についての一例を挙げると、対応する要求プロファイル中に定義されたメモリ・セクションへの第１書込みアクセス要求を供給したイベントによってアクセス情報の変更を引き起こすことができる。
【００５８】
本発明の別の好ましい実施形態では、前記プロファイル記憶装置は、１組のアクセス・フラグの形態を取り、各アクセス・フラグがそれぞれのインターフェースに割り振られ、前記アクセス情報がアクセス・フラグの２つの可能な状態の一方によって与えられる。
【００５９】
本発明のメモリ装置の別の実施形態では、アクセス情報は、アクセス・フラグの２つの可能な状態の一方の形態を取る。この実施形態では、好ましくは、プロファイル記憶装置は、１組のアクセス・フラグを有し、各アクセス・フラグがそれぞれの要求プロファイルに割り振られる。
【００６０】
プロファイル記憶装置は、前記アクセス制御ユニットに統合された別の実施形態である。代替実施形態では、プロファイル記憶装置はメモリの一体部分である。別の実施形態では、アクセス制御ユニットは、メモリの所定のセクション内に前記アクセス記憶装置の現在のコピーを維持するように適合される。
【００６１】
別の実施形態では、本発明のメモリ装置は、プログラム可能ウィンドウごとにプログラム可能アクセス特性を提供するように適合される。これは、アクセス・フラグをアドレス及びデータ・インターフェースを介してプログラムすることができるだけでなく、アクセス特性が有効なメモリ・セル・アレイのアドレス・レンジもプログラムできることを意味する。
【００６２】
アクセス特性は、メモリ・ブロック（例えば４Ｋバイト）、及び又は、ポートごとのアクセス・タイプとしてプログラムすることができる。例えば、約４Ｋバイトの各メモリ・ブロックがプログラム可能アクセス・フラグを有することができる。又は、各メモリ・ブロックは、ポートごとに別々のプログラム可能アクセス・フラグを有することができる。又は、前述のように、各ポートは、プログラム可能アクセス・フラグ及びプログラム可能ウィンドウを有することができる。
【００６３】
多くの場合、アクセス構成が不揮発性メモリに格納されることが重要である。これは、適切なシステム・オペレーションにとって重要であるが、異なるメモリ・タイプ間のハードワイヤード区分化を有する様々な既存のコンボ装置に対するドロップイン置換として、単一「汎用メモリ装置」を製造業者又はサプライヤによって永続的にプログラムすることができるビジネス・モデルでも重要である（ハード・ディスク・ドライブ・ビジネスでの「ダウン・ストローキング」の習慣に幾分似ている）。
【００６４】
以下では、図を参照しながら、好ましい実施形態に基づいて、本発明をより詳細に説明する。
【発明を実施するための最良の形態】
【００６５】
図１は、本発明によるメモリ装置１０を第１の好ましい実施形態として概略ブロック図に示す。メモリ装置は、磁気ＲＡＭセルのメモリ・セル・アレイ１２を有する。メモリ・セル・アレイ１２は、ワード選択ユニット１４及びセクション選択ユニット１６に接続され、ワード選択ユニット１４及びセクション選択ユニット１６はアドレス及びデータ・インターフェースに接続される。アドレス及びデータ・インターフェース１８はさらに、プロファイル記憶装置２０及びアクセス制御ユニット２２に接続される。アドレス及びデータ・インターフェース１８は、外部メモリ・クライアントに対するメモリ装置１０のインターフェースである。
【００６６】
ワード選択ユニット１４及びセクション選択１６は、アクセス要求によってアクセスされるメモリの部分を選択するように動作する。この実施形態では、ワード選択ユニット１４は、データ経路で主に動作する列選択機構を提供する。セクション選択ユニットは、メモリ・アレイだけを制御する、すなわちデータ経路中にない行選択機構を実施する。ユニット１４と１６は共に、アドレス及びデータ・インターフェース１８から受け取ったアドレス情報を使用して、アドレス情報で示されるそれぞれのワード及び行を選択する。
【００６７】
メモリ・セクションの選択のためにセクション選択ユニット１６によって供給される出力信号は、メモリ・セル・アレイ１２及びプロファイル記憶装置２０に並行して供給される。プロファイル記憶装置２０は、可能な行アドレスごとに１つのアクセス・フラグの１組のアクセス・フラグを含む。したがって、各アクセス・フラグは、メモリ・セルの１つの行へのアクセスを管理し、メモリ・セル・アレイ１２の対応するメモリ行の場合と同じ信号送出によりアドレス指定することができる。プロファイル記憶装置２０は、選択されたアクセス・フラグの状態を出力信号としてアクセス制御ユニット２２に供給する。
【００６８】
性能上の理由で、アクセス・フラグをメモリ・アドレス指定で高速読出し状態レジスタとして実装することが有利である。不揮発性メモリ１２のセクション内にアクセス・フラグ状態を有し、不揮発性レジスタの内容を高速レジスタにコピーすることも有利である。
【００６９】
各アクセス・フラグの状態は、アドレス及びデータ・インターフェース１８を介してプログラムすることができる。このようにして、異なるメモリ・アクセス特性をメモリの異なる部分に与えることができる。例えば、一方ではランダム・アクセスが許可されるメモリ・セル・アレイ１２のアドレス・レンジを定義し、他方では読取りアクセスだけが許可されるメモリ・セル・アレイ１２のアドレス・レンジを定義することにより、ＲＯＭメモリ及びＲＡＭメモリをメモリ装置１０内に実装することができる。メモリの他の部分が上述の他のアクセス特性を同様に備えることができることが容易にわかる。
【００７０】
アクセス制御ユニット２２はデータ経路で動作し、プロファイル記憶装置２０から現在受け取っているフラグ状態信号に応じて、メモリへの又はメモリからのデータのフローを許可又は拒否する。
【００７１】
この単純な例は、メモリ装置をどれほど柔軟に特定のハードウェア又はソフトウェア環境に適合させることができるかを示す。明らかに、選択機構において、上述のマトリックスのような選択方式に制限されているわけではない。任意の既知のセル選択技法をこの実施形態で使用することができる。重要なのは、メモリの定義されたエリア及び対応するアクセス・フラグを選択するのに着信アドレスが使用されることだけである。選択された（各）アクセス・フラグは、アクセスが許可されているかどうかを制御する。アクセス・フラグは、アドレス及びデータ・インターフェースを介してプログラムすることができる。
【００７２】
図示していない代替実施形態では、アクセス・フラグのブロックはメモリ・セル・アレイ１２の部分である。別の代替実施形態では、アクセス・フラグが特別なアドレス入力ラインを介して選択される。
【００７３】
図２は、第２の好ましい実施形態として本発明によるメモリ装置３０を概略ブロック図に示す。メモリ装置は、磁気ＲＡＭセルのメモリ・セル・アレイ３２を有する。メモリ・セル・アレイ３２はワード選択ユニット３４、組合せアクセス制御及びプロファイル記憶装置３６に接続される。プロファイル記憶装置はセクション選択ユニット３８に接続される。ワード選択ユニット３４及びセクション選択ユニット３８は、アドレス及びデータ・インターフェース４０に接続される。アドレス及びデータ・インターフェース４０は、外部メモリ・クライアントに対するメモリ装置３０のインターフェースである。
【００７４】
図２の実施形態は、アクセス制御及びプロファイル記憶が１つの単一ユニット３６に統合される点で図１の実施形態とは異なる。この実施形態では、アクセス・フラグは、メモリ・セル・アレイのセクション選択に直接作用し、必要ならアクセスを拒否する。
【００７５】
図１と図２の実施形態の共通機能は、ＳＲＡＭタイプ・メモリ・マップ・インターフェースである。書込み保護フラグがメモリに対するアクセス要求によってアドレス指定される特定のセクションについてアクティブであるとき、その特定のセクションに対するメモリ書込みは無視される。
【００７６】
アクセス・フラグを含めるワード選択機構の拡張は、図１及び図２の実施形態では容易に実装される。これは、アクセス・フラグが対応するセクションの拡張としてプログラムされる状況に対応させることができる。セクションを選択するアドレス・ラインは、対応するアクセス・フラグを選択するアドレス・ラインと同じである。
【００７７】
図１及び図２の実施形態は、アクセス・フラグによって管理されるセクションはメモリ・アレイ内の行アドレス指定ユニットに等しいことを示唆する。明らかに、これは必ずしも事実ではない。例えば、メモリ・セル・アレイ１２又は３２のアクセス・セクションはそれぞれ特定のサイズに規格化することができ、メモリ・アレイの行及び列編成が、ある性能又はメモリ容量に対して最適化される。
【００７８】
図１及び図２に示すメモリ装置は、ＳＲＡＭタイプ・メモリ・マップ・インターフェース及びＩ／Ｏマップ・インターフェースを共に提供するように拡張することができる。この拡張をメモリ装置５０について図３に示し、それ以外は図２の実施形態と類似する。
【００７９】
以下の説明では、図１及び図２の実施形態の差に焦点を当てる。メモリ装置５０は、ＳＲＡＭタイプ・インターフェース５２及びＩ／Ｏマップ・インターフェース５４を共に有する。両者のインターフェースは、同一のメモリ・セル・アレイ５６へのアクセスを与える。Ｉ／Ｏマップ・インターフェース５４のアドレス指定レジスタ５８は、アドレス・ビットを含む。さらに、アドレス指定レジスタ５８は、この実施形態では１組のアクセス保護レジスタ及び異なるアクセスＩＤを示すための１つ又は複数のビットの形態で実装される、プロファイル記憶装置６０を選択する特殊ビットも含む。例えば、４つの異なるアクセスＩＤを示すのに使用することのできる２ビットである。もちろん、その他の任意の数のビットを使用して、より少ない又は多い数のアクセスＩＤを示すこともできる。各アクセスＩＤは１つの外部メモリ・クライアントに割り振られる。ＩＤとクライアントの間の関係は、コンピュータ・ハードウェア又はソフトウェアによって実施することができる。
【００８０】
プロファイル記憶装置６０内のアクセス保護レジスタの各バイトは、メモリ５６の４Ｋバイト・セクションのアクセスを管理する。メモリ内のセクションと同じだけ多くの、プロファイル記憶装置６０のアクセス保護レジスタ内のバイトが存在する。１つのアクセス保護レジスタ・バイトでは、４つの書込み保護フラグ及び４つの読取り保護フラグが存在する。各フラグは、対応するアクセスＩＤに関するアクセスを管理する。ＳＲＡＭインターフェース５２を介するアクセスは、Ｉ／Ｏインターフェース５４を介するアクセスと同じビットにより、例えばアクセスＩＤ００で制御される。
【００８１】
書込みアクセス・フラグに違反する書込み要求は無視され、読取りアクセス・フラグに違反する読取り要求の結果、固定の回答が得られる（例えばオール・バイナリ・ゼロ）。あらゆるアクセス違反がインターフェース上の割込みピンをトリガする。
【００８２】
いくつかの実施形態によって本発明のメモリ装置を説明した。記載の実施形態はコンピュータ応用例に焦点を当てているとしても、本発明の用途はコンピュータに限定されない。任意のデジタル・システムは、本発明のメモリ装置の応用例の範囲内にある。
【００８３】
本発明のメモリ装置は、集積回路に組み込まれたメモリ構成要素、システム板上の別々にパッケージされたメモリ構成要素、又は、別々にパッケージされた取外し可能周辺メモリ製品の形態を取る。
【図面の簡単な説明】
【００８４】
【図１】本発明によるメモリ装置の第１実施形態の概略ブロック図である。
【図２】本発明によるメモリ装置の第２実施形態の概略ブロック図である。
【図３】本発明のメモリ装置の第３実施形態の概略ブロック図である。
【図１】
2006520958.tif 000003
【図２】
2006520958.tif 000004
【図３】
2006520958.tif 000005
【国際調査報告】
2006520958.tif 000006
2006520958.tif 000007