(57)【要約】電子デバイス（１，１００）は、第１相と第２相の間で変化することが可能な相変化材料を備える抵抗器（７，１０７）を有するボディ（２，１０２）を持つ。抵抗器（７，１０７）は、相変化材料が第１相にあるときは第１電気抵抗を、相変化材料が第２相にあるときは、第１電気抵抗とは異なる第２電気抵抗を有する。ボディ（２，１０２）は、第１相から第２相への遷移を可能にする電流を伝えることができる発熱体（６，１０６）を、さらに有する。発熱体（６，１０６）は、抵抗器（７，１０７）と並列して配置される。
2006511973.tif 000002
【特許請求の範囲】
【請求項１】
ボディを有する電子デバイスであって、
前記ボディは、
第１相と第２相の間で変化することが可能な相変化材料を備え、前記相変化材料が第１相にあるときは第１電気抵抗を、前記相変化材料が第２相にあるときは、前記第１電気抵抗とは異なる第２電気抵抗を有する、抵抗器と、
前記第１相から前記第２相への遷移を可能にする電流を伝えることができ、前記抵抗器と並列して配置されている、発熱体と、
を有する、ことを特徴とする電子デバイス。
【請求項２】
前記発熱体は、前記第１電気抵抗および前記第２電気抵抗の最大値よりも小さい発熱体電気抵抗を有する、ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記発熱体電気抵抗は、前記第１電気抵抗および前記第２電気抵抗の最小値の０．３倍よりも大きい、ことを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記発熱体と前記抵抗器は、直接接触している、ことを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記相変化材料は、第１接触エリアと第２接触エリアの間の導電パスを構成し、前記導電パスの断面は、前記第１接触エリアおよび前記第２接触エリアよりも小さい、ことを特徴とする請求項１、請求項２、請求項３または請求項４に記載の電子デバイス。
【請求項６】
前記断面を有する前記導電パスの一部は、相変化材料のボリュームを構成し、
前記ボリュームは、前記相変化材料が第１相にあるか第２相にあるかに依存せず、前記第１接触エリアおよび／または前記第２接触エリアでの電気接触抵抗よりも小さい電気抵抗を有する、ことを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記発熱体材料は、組成物Ｘ１００−（ｔ＋ｓ）ＳｉｓＹｔであり、ｔおよびｓは、ｔ＜０．７およびｓ＋ｔ＞０．３を満たす原子百分率を示し、Ｘは、ＴｉおよびＴａから選択された１つまたは複数の元素を含み、Ｙは、ＣおよびＮから選択された１つまたは複数の元素を含む、ことを特徴とする請求項１に記載の電子デバイス。
【請求項８】
Ｘは、実質的にＴｉを含まない、ことを特徴とする請求項７に記載の電子デバイス。
【請求項９】
ｓは、０．７以下である、ことを特徴とする請求項７に記載の電子デバイス。
【請求項１０】
Ｙは、Ｎを含む、ことを特徴とする請求項７に記載の電子デバイス。
【請求項１１】
前記抵抗器は、メモリ素子を構成し、
前記ボディは、
メモリセルのアレイであって、各メモリセルがメモリ素子と選択デバイスとを備える、アレイと、
選択線のグリッドと、を備え、
各メモリセルは、前記各選択デバイスに接続される前記各選択線を介して、個別にアクセス可能である、ことを特徴とする請求項１に記載の電子デバイス。
【請求項１２】
前記選択デバイスは、ソース領域と、ドレイン領域と、ゲート領域と、を有する金属酸化物半導体電界効果トランジスタを備え、
選択線の前記グリッドは、Ｎ本の第１選択線と、Ｍ本の第２選択線と、出力線と、を備え、
各メモリ素子の前記抵抗器は、対応する前記金属酸化物半導体電界効果トランジスタの前記ソース領域および前記ドレイン領域から選択された第１領域を、前記出力線に電気的に接続し、
前記ソース領域およびドレイン領域から選択され、前記第１領域と接触しない、対応する前記金属酸化物半導体電界効果トランジスタの第２領域が、Ｎ本の前記第１選択線のうち１つに電気的に接続され、
前記ゲート領域は、Ｍ本の前記第２選択線のうち１つに電気的に接続される、ことを特徴とする請求項１１に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１相と第２相の間で変化することが可能な相変化材料を備える抵抗器を有するボディを持つ電子デバイスにおいて、抵抗器は、相変化材料が第１相にあるときは第１電気抵抗を、相変化材料が第２相にあるときは、第１電気抵抗とは異なる第２電気抵抗を有し、発熱体は、第１相から第２相への遷移を可能にする電流を伝えることができる、電子デバイスに関する。
【背景技術】
【０００２】
既知の電子デバイスにおいて、加熱は、少なくとも部分的には、１つまたは複数の加熱層によって達成される。加熱層は、相変化材料に隣接して堆積された薄膜構造である。加熱層は、それぞれ第１導体および第２導体の一部である。１つまたは複数の加熱層は、抵抗器と直列に電気的に接続され、電流を伝える際、ジュール熱で抵抗器を加熱する。加熱層は、第１相と第２相の間の遷移を誘発するために必要な電気エネルギーを減少させるように作られている。
【０００３】
既知の電子デバイスは、電気的に書込みおよび消去可能なメモリセルであり、メモリセルは、電気抵抗の値に暗号化された情報を格納する。メモリセルは、例えば、抵抗が比較的低い際に“０”の値が割り当てられ、抵抗が比較的高い際に“１”の値が割り当てられる。抵抗は、抵抗器を通して電圧を供給し、対応する電流を測定することにより、容易に測定することができる。メモリ素子は、上述したように第１相から第２相への遷移を誘発させることにより、書込みおよび消去される。
【０００４】
既知の電子デバイスの不利な点は、第１相と第２相の間で繰り返し切り替えられると電子デバイスが劣化すること、すなわち、電子デバイスの、寿命または耐久性とも呼ばれる耐用年数が制限されることである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、耐久性が比較的良い、冒頭の段落で述べたような電子デバイスを提供することである。
【０００６】
本発明は、独立請求項により定義される。従属請求項は、有利な実施形態を定義する。
【課題を解決するための手段】
【０００７】
本発明によれば、この目的は、発熱体が、抵抗器と並列に配置されることにおいて実現する。この発明は、切り替え動作が、閾値電圧よりも大きい電圧によって誘発される電気的破壊を必要とするため、既知の電子デバイスの耐久性は限られている、という洞察に基づいている。電気的破壊を繰り返し誘発することは、特に相変化材料と加熱層の間の界面で相変化材料の劣化をもたらす。
【０００８】
本実施形態に係る電子デバイスにおいて、発熱体によるジュール熱は、相変化材料が非結晶相にあるときでも効果的であり、その理由は、発熱体が、抵抗器と並列に配置されているためである。相変化材料が非結晶相にあるとき、抵抗器に印加される電圧は、少なくとも部分的に発熱体を通して流れる電流をもたらし、従って、電気的破壊を必要とすることなく相変化材料を効果的に加熱する。この加熱は、相変化を促進し、これにより、電子デバイスの耐久性を向上させる。
【０００９】
一実施形態において、発熱体は、発熱体電気抵抗ＲＨを有し、これは、第１電気抵抗および第２電気抵抗よりも小さく、すなわち、特に、相変化材料が非結晶相にある抵抗器の電気抵抗ＲＲ，Ａよりも小さい。その結果、相変化材料が非結晶相にあるとき、電流は、主に発熱体を通して流れる。発熱体電気抵抗ＲＨが、電気抵抗ＲＲ，Ａよりも１０以上小さいファクターである場合、有利である。相遷移の誘発が、電子デバイスを通る電流によって制御されるとき、発熱体電気抵抗ＲＨが電気抵抗ＲＲ、Ａに対して小さいほど、発熱体を通して流れる電流は高く、対応するジュール熱は高い、ということが有効である。相遷移の誘発が、抵抗器を通る電圧によって制御されるとき、並列の発熱体は、より低い電圧を用いることができるという利点を有する。発熱体電気抵抗ＲＨが、電気抵抗ＲＲ，Ａに対して小さいほど、発熱体および抵抗器を通す必要がある電圧は、小さい。このとき、より低い電圧で、相変化を誘発するために必要なジュール熱が、発熱体を通じたより高い電流によって達成される。これは、電子デバイスが、電圧が比較的低い先進的ＩＣプロセスに統合されるときに、特に有利である。同時に、相変化材料を通る電流は減少され、これにより、相変化材料内のエレクトロマイグレーションを減少させ、従って、耐久性の向上をもたらす。
【００１０】
前の段落で説明した実施形態において、相遷移は、相変化材料の電気的破壊なしに誘発される。相変化材料を電気的破壊によって繰り返し切り替えることは、特に、例えばＴｅなどの比較的高反応の原子を含む相変化材料では、電子デバイスを劣化させる。従って、電気的破壊が回避される、本発明のこの実施形態に係る電子デバイスは、向上した耐久性を有する。
【００１１】
電気的破壊による切り替えに関連する別の不利な点は、電気的破壊が、統計プロセスであることである。このため、破壊電圧の値もまた統計的なパラメータであり、温度および最後の切り替え時から経過した時間に依存する場合がある。信頼性の高い切り替えを確実にするために、既知の電子デバイスでは、平均閾値電圧より十分に高い電圧が、印加されなくてはならない。しかしながら、ＣＭＯＳ装置で使用することが可能な電圧は、ＣＭＯＳ装置の寸法が減少するとともに、減少する。このため、将来の電子デバイスは、比較的低い電圧で確実に動作されるべきである。本発明のこの実施形態に係る電子デバイスにおいては、電気的破壊は必要とされず、閾値電圧より低い電圧は、相遷移を誘発するのに十分である。
【００１２】
発熱体電気抵抗ＲＨの好ましい下限値は、第１電気抵抗および第２電気抵抗の最小値の０．３倍よりも大きいこと、すなわち、相変化材料が結晶相にある抵抗器の電気抵抗ＲＲ，ｃの０．３倍よりも大きいことである。この条件を満たす電子デバイスは、抵抗の変化を確実に測定できるという利点を有する。
【００１３】
本発明に係る電子デバイスでは、抵抗器と発熱体は、並列に接続される。このとき、これら２つの要素の合計の電気抵抗ＲＴは、ＲＴ＝ＲＲ×ＲＨ／（ＲＲ＋ＲＨ）によって与えられる。抵抗器の電気抵抗ＲＲは、相変化材料の相に依存する一方、発熱体電気抵抗ＲＨは、相変化材料の相に依存しない。発熱体電気抵抗ＲＨが電気抵抗ＲＲよりもかなり小さい場合、非結晶相にある相変化材料との合計の電気抵抗ＲＴ，Ａは、ＲＨにほぼ等しい。
【００１４】
換算係数ｋが、ＲＨ＝ｋ×ＲＲ，Ｃによって定義される場合、結晶相にある相変化材料との合計の電気抵抗ＲＴ，Ｃは、ＲＴ，Ｃ＝ＲＲ、Ｃ×ｋ／（ｋ＋１）である。合計抵抗の変化は、ΔＲＴ＝ＲＴ，Ａ−ＲＴ，Ｃ≒ＲＨ−ＲＴ，Ｃ＝(ｋ−ｋ／（ｋ＋１）) ×ＲＲ，Ｃ＝ＲＲ，Ｃ×ｋ２／（ｋ＋１）である。この近似の範囲内で、合計抵抗の相対変化は、ΔＲＴ／ＲＴ，Ｃ＝ｋである。合計抵抗の相対変化が小さいほど、それを確実に測定することが困難である。合計抵抗の相対変化がより小さいことは、通常、より高度な検知回路および／またはより長い測定時間を必要とする。発明者らは、０．３、すなわち３０％以上の相対変化が、比較的短い時間で比較的容易に測定することが可能であることを確立した。
【００１５】
好ましくは、換算係数ｋは、１〜４の間、すなわち１≦ｋ≦４であるべきであり、その理由は、このとき合計抵抗ΔＲＴの変化の検知が比較的強く、同時に、発熱体によるジュール熱が比較的効果的なためである。
【００１６】
発熱体と抵抗器が、直接接触している場合、有利であり、その理由は、発熱体によるジュール熱がこのとき特に効果的なためである。
【００１７】
一実施形態において、相変化材料は、第１接触エリアと第２接触エリアの間の導電パスを構成し、導電パスの断面は、第１接触エリアおよび第２接触エリアよりも小さい。ここで、「接触エリア」という用語は、相変化材料が、第１導体または第２導体などの導電体に電気的に接続されるエリアを定義し、導電体は、相変化材料以外の材料で構成される。既知の装置において、相変化材料は、開孔に位置している。接触エリア、および導電パスの断面は、両方とも開孔の断面に等しく、すなわち接触エリアは、導電パスの断面に等しい。既知の装置において、相変化は、この接触エリアを備える相変化材料のボリューム中で起こる。界面では、すなわちこの接触エリアでは、特に相変化材料がＴｅなどの比較的高反応の原子を含む場合、繰り返しの相変化および対応する高い電流密度が、材料の劣化を引き起こし、これが電子デバイスの劣化をもたらす。この実施形態に係る電子デバイスにおいて、導電パスの最小断面は、相変化材料の十分内側にあり、既知の電子デバイスの場合と違って接触エリアと同一ではない。電流密度は、このとき相変化材料の内部で最も高く、従って、ジュール熱は、相変化材料の内部で、より効果的である。これは、界面での、すなわち第１接触エリアおよび／または第２接触エリアでの、相変化材料と他の材料の間の相互作用を減少させ、耐久性の向上をもたらす。
【００１８】
一実施形態において、前記断面を有する導電パスの一部は、相変化材料のボリュームを構成し、ボリュームは、相変化材料が第１相にあるか第２相にあるかに依存せず、第１接触エリアおよび／または第２接触エリアでの電気接触抵抗よりも大きい電気抵抗を有する。このような電子デバイスにおいて、第１接触エリアおよび／または第２接触エリアでのジュール熱は、それぞれ、電流密度が高い相変化材料のボリュームの内部のジュール熱よりも小さい。これは、第１接触エリアおよび／または第２接触エリアでの、相変化材料と他の材料の間の相互作用をさらに減少させ、耐久性の向上をもたらす。追加的な利点は、電力の拡散、すなわち熱への転化が、主に、相変化が起こる場所でなされることである。相変化が起こらない場所での拡散を減少させることにより、相遷移を誘発するために必要な総電力が、減少する。
【００１９】
好ましくは、ボリュームの電気抵抗は、相変化材料が第１相にあるか第２相にあるかに依存せず、第１接触エリアおよび第２接触エリアの両方での電気接触抵抗よりも大きい。この場合、相変化が、相変化材料の内部にあるボリューム中で起こることが確実になる。
【００２０】
好ましくは、第１接触エリアおよび第２接触エリアでの接触抵抗は、１０−７Ｖｃｍ２／Ａよりも小さく、その理由は、この場合、第１接触エリアおよび第２接触エリアでの拡散が比較的小さいためである。
【００２１】
一実施形態において、発熱体材料は、組成物Ｘ１００−（ｔ＋ｓ）ＳｉｓＹｔであり、ｔおよびｓは、ｔ＜０．７およびｓ＋ｔ＞０．３を満たす原子百分率を表し、Ｘは、ＴｉおよびＴａから選択された１つまたは複数の元素を含み、Ｙは、ＣおよびＮから選択された１つまたは複数の元素を含む。好ましくは、Ｘは、実質的にＴｉを含まず、その理由は、Ｔａは、Ｔｉよりも相変化材料に対して、より低反応なためである。好ましくは、ｓは、０．７以下であり、その理由は、そうでない場合、並列ヒータの伝導性が比較的低く、比較的大きな並列ヒータが必要になるためである。相変化材料が、Ｇｅを含むとき、ｓが０．７以下であると、ＧｅとＳｉの混合は、減少される。ＹがＮを含む場合は、さらに有利であり、その理由は、発熱体材料は、通常、窒素原子の存在により安定する多結晶構造を有する、すなわち、相変化材料を加熱したとき、多結晶構造が、比較的小規模に変化するためである。
【００２２】
一実施形態において、抵抗器は、メモリ素子を構成し、ボディは、各メモリセルが各メモリ素子と各選択デバイスとを備える、メモリセルのアレイと、選択線のグリッドと、を備え、各メモリセルは、各選択デバイスに接続される各選択線を介して個別にアクセス可能である。選択デバイスは、バイポーラトランジスタまたは、例えばｐｎダイオードなどのダイオードを備えてもよい。このような電子デバイスは、ランダムアクセスメモリ（ＲＡＭ）装置であり、不揮発性メモリ装置として適している。
【００２３】
この実施形態の好ましい変形において、選択デバイスは、ソース領域と、ドレイン領域と、ゲート領域と、を有する金属酸化物半導体電界効果トランジスタ(ＭＯＳＦＥＴ)を備え、選択線のグリッドは、ＮとＭを整数とする、Ｎ本の第１選択線と、Ｍ本の第２選択線と、出力線とを備え、各メモリ素子の抵抗器は、対応する金属酸化物半導体電界効果トランジスタのソース領域およびドレイン領域から選択された第１領域を出力線に電気的に接続し、ソース領域およびドレイン領域から選択され、第１領域と接触しない、対応する金属酸化物半導体電界効果トランジスタの第２領域が、Ｎ本の第１選択線のうち１つに電気的に接続され、ゲート領域は、Ｍ本の第２選択線のうち１つに電気的に接続される。このようなメモリ装置において、メモリ素子はＭＯＳＦＥＴによって選択され、これは、比較的高い動作速度および比較的低い動作電圧を可能にする。
【発明を実施するための最良の形態】
【００２４】
図１に示される電子デバイス１は、基板１０を備えるボディ２を有し、基板１０は、例えば、単結晶ｐドープのシリコン半導体ウェハを備えても良い。基板１０の主面には、抵抗器７が、例えば酸化シリコンである絶縁体１３に埋め込まれている。抵抗器７は、第１相と第２相の間で変化可能な相変化材料で構成される。抵抗器７は、相変化材料が第１相にあるときは第１電気抵抗を、相変化材料が第２相にあるときは、第１電気抵抗とは異なる第２電気抵抗を有する。
【００２５】
一実施形態において、相変化材料は、式Ｓｂ１−ｃＭｃの組成物であり、ｃは、０．０５≦ｃ≦０．６１を満たし、Ｍは、Ｇｅ、Ｉｎ、Ａｇ、Ｇａ、Ｔｅ、ＺｎおよびＳｎの群から選択された１つまたは複数の元素である。この組成の相変化材料を有する電子デバイスは、出願番号０３１００５８３．８（ＰＨＮＬ０３０２５９）を有する、事前に公開されていない欧州特許出願に記載され、その優先権は、本明細書によって請求されるとともに、参考のため全体として本明細書に組み込まれる。好ましくは、ｃは、０．０５≦ｃ≦０．５を満たす。さらに好ましくは、ｃは、０．１０≦ｃ≦０．５を満たす。有利な相変化材料の群は、ＧｅおよびＧａ以外の合計で２５原子パーセントより小さい濃度の１つまたは複数の元素Ｍを有し、かつ／または合計で３０原子パーセント未満のＧｅおよび／またはＧａを含む。２０原子パーセントを超えるＧｅおよびＧａと、ＩｎおよびＳｎから選択された合計で５〜２０原子パーセントの濃度の１つまたは複数の元素と、を含む相変化材料は、比較的高い結晶化速度を有し、同時に、比較的高い非結晶相の安定度を有する。
【００２６】
ボディ２は、第１相から第２相への遷移を可能にする電流を伝えることができる発熱体６を、さらに有する。発熱体６は、抵抗器７と並列に配置される。図１の実施形態において、抵抗器７および発熱体６は、第１接触エリア５と第２接触エリア９とを接合する。
【００２７】
発熱体６は、相変化材料の融点よりも高い融点を有する発熱体材料で構成される。発熱体材料の融点は、好ましくは、少なくとも摂氏１００度であり、より好ましくは少なくとも摂氏２５０度であって、相変化材料の融点よりも高い。好ましくは、発熱体材料は、相変化材料と反応しない。好ましくは、発熱体材料の抵抗率は、０．１〜１０ｃｍ  ｍＶ／Ａの範囲内である。相変化材料が、ＴｅａＧｅｂＳｂ１００−（ａ＋ｂ）の種類から選択され、下付き文字が原子百分率であるとき、ａは、７０パーセント未満であり、ｂは、５パーセントより大きくかつ５０パーセント未満であり、相変化材料は、１〜４ｃｍ  ｍＶ／Ａ、例えば２ｃｍ  ｍＶ／Ａの抵抗率を有し、発熱体材料の抵抗率は、好ましくは０．５〜２０ｃｍ  ｍＶ／Ａの間である。相変化材料が、Ｓｂ１−ｃＭｃの種類から選択され、ｃが、０．０５≦ｃ≦０．６１を満たし、Ｍが、Ｇｅ、Ｉｎ、Ａｇ、Ｇａ、Ｔｅ、ＺｎおよびＳｎの群から選択された１つまたは複数の元素であるとき、相変化材料は、約０．２〜０．８ｃｍ  ｍＶ／Ａの抵抗率を有し、発熱体材料の抵抗率は、好ましくは０．１〜４ｃｍ  ｍＶ／Ａの間である。
【００２８】
この実施形態において、発熱体材料は、組成物Ｘ１００−（ｔ＋ｓ）ＳｉｓＹｔであり、ｔおよびｓは、ｔ＜０．７およびｓ＋ｔ＞０．３を満たす原子百分率を示し、Ｘは、ＴｉおよびＴａから選択された１つまたは複数の元素を含み、Ｙは、ＣおよびＮから選択された１つまたは複数の元素を含む。好ましくは、Ｘは、実質的にＴｉを含まず、その理由は、Ｔａは、Ｔｉよりも相変化材料に対して、より低反応なためである。好ましくは、ｓは、０．７以下であり、その理由は、そうでない場合、並列ヒータの伝導性が比較的低く、比較的大きな並列ヒータが必要になるためである。相変化材料が、Ｇｅを含むとき、ｓが０．７以下であると、ＧｅとＳｉの混合は、減少される。ＹがＮを含む場合は、さらに有利であり、その理由は、発熱体材料は、通常、窒素原子の存在により安定する多結晶構造を有する、すなわち、相変化材料を加熱したとき、多結晶構造が、比較的小規模に変化するためである。この種類の発熱体材料の例として、ＴａＳｉＮ、Ｔａ２０Ｓｉ４０Ｎ４０、ＴｉＳｉＮまたはＴａ２０Ｓｉ４０Ｃ４０がある。あるいは、発熱体材料は、ＴｉＮ、ＴａＳｉ２、ｘが０．３＜ｘ＜０．７を満たすＴａＮｘ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＷＣ、または、例えばｐドープの多結晶シリコンで構成されてもよい。
【００２９】
ボディ２は、第１接触エリア５に電気的に接続された、例えばニケイ化タンタル（ＴａＳｉ２）の第１導体３と、第２接触エリア９に電気的に接続された、窒化チタン（ＴｉＮ）の第２導体４と、をさらに備える。第１接触エリア５および第２接触エリア９から比較的離れているボリュームにおいては、第１導体３および第２導体４は、例えばタングステン、アルミニウム、または銅などの比較的良好な導電性を有する材料を備えて、第１導体３および第２導体４の導電性を増加させてもよい。第１導体３および第２導体４は、接触パッド１１および１２をそれぞれ有し、接触パッド１２および１１は、第１導体３と、第２導体４と、抵抗器７と、発熱体６と、を通して電流を伝導させ、相変化材料を加熱して、第１相から第２相への遷移を可能にする。
【００３０】
図１に断面で示す実施形態において、抵抗器７は、絶縁体１３内のコンタクトホールの内面に配置される。コンタクトホールは、直径が２５〜２５０ｎｍの間で高さが２５〜３００ｎｍの間の円筒形を有してもよい。相変化材料は、２００１年の日本応用物理学ジャーナル（Japanese Journal of Applied Physics）、ボリューム４０、１５９２〜１５９７頁の、Ｈ．Ｊ．ボーグ（Borg）らの文献“Phase-change media for high-numerical-aperture and blue-wavelength recording”に記載されているように、スパッタリングにより付着させてもよい。好ましくは、相変化材料は、３〜２５ｎｍの層厚ＬＴを有する。発熱体６は、コンタクトホールに相変化材料が供給された後でコンタクトホールの内面に配置される。好ましくは、発熱体６の発熱体材料は、３〜１５ｎｍの層厚ＭＴを有する。図１に示される実施形態では、発熱体６と抵抗器７は、直接接触している。
【００３１】
一実施形態において、コンタクトホールは、４０ｎｍの直径ｄと、５０ｎｍの高さｈを有し、相変化材料の層は、組成物Ｇｅ２ＳＢ２Ｔｅ５であり、５ｎｍの層厚ＬＴを有し、発熱体６は、組成物Ｔａ２０Ｓｉ４０Ｎ４０であり、５ｎｍの層厚ＭＴを有する。発熱体６は、図１に表されるように、コンタクトホールの内側に配置される。発熱体６は、約１４００オームの発熱体電気抵抗を有する。結晶相においておよび非結晶相において、この抵抗器６は、それぞれ、約１６００オームの第１電気抵抗および１００キロオームより大きい第２電気抵抗を有する。このため、発熱体電気抵抗は、第１電気抵抗および第２電気抵抗の最大値よりも小さく、第１電気抵抗および第２電気抵抗の最小値の０．３倍よりも大きい。
【００３２】
別の実施形態において、コンタクトホール、相変化材料および発熱体の幾何学的寸法は、同じであるが、発熱体６は、組成物Ｔａ４０Ｓｉ５０Ｎ１０である。発熱体電気抵抗は、このとき約１６０オームであり、このため、第１電気抵抗および第２電気抵抗の最小値の０．３倍よりも小さい。
【００３３】
代わりの実施形態において、抵抗器７と発熱体６は入れ替わっており、すなわち、発熱体６が、コンタクトホールの内面に設けられ、続いて抵抗器７が、発熱体６の上に設けられる。図示されない別の実施形態において、発熱体６は、例えば二酸化シリコンを含んでもよい中間層によって、抵抗器７から分離される。中間層は、絶縁体または導電体でもよい。相変化層を並列ヒータ層から分離する中間層が、絶縁体である場合、有利であり、その理由は、このようにすると、相変化層と並列ヒータの間の電流の分布が、電流のパスに沿って変化することが防止されるためである。その結果、電流のパスに沿った相変化の均一の変化が、得られてもよい。中間層は、相変化材料と電気ヒータ材料の混合を減らし、好ましくは防止してもよい。好ましくは、中間層の厚さは、十分に小さく、並列ヒータの加熱効率に重大な影響を与えない。好ましくは、中間層の厚さ、すなわち発熱体と抵抗器の間の距離は、５ｎｍ未満である。好ましくは、厚さは、１〜３ｎｍの間である。中間層は、硫化亜鉛石英（ＺｎＳ−ＳｉＯ２）および／または窒化シリコンで構成されてもよい。
【００３４】
製造のさまざまな段階が図２〜図９に示される電子デバイス１００の別の実施形態において、抵抗器は、メモリ素子１７０を構成し、ボディ１０２は、例えば単結晶ｐドープのシリコン半導体ウェハを備えてもよい半導体基板１０１と、各メモリセルが、各メモリ素子１７０と各選択デバイス１７１とを備える、メモリセルのアレイと、を備える。図２〜図９に示される実施形態において、電気デバイス１００は、３×３のアレイを有するが、本発明は、このサイズのアレイにも、この形のアレイにも限定されない。ボディ１０２は、選択線１２０，１２１のグリッドをさらに備え、各メモリセルは、各選択デバイス１７１に接続される各選択線１２０，１２１を介して、個別にアクセス可能である。
【００３５】
図２〜図９に示される実施形態において、選択デバイス１７１は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、より具体的には、ＮＭＯＳトランジスタを備える。ＭＯＳＦＥＴは、ｎドープのソース領域１７２と、ｎドープのドレイン領域１７３と、ゲート領域１７４と、を有する。ソース領域１７２およびドレイン領域１７３は、２つ以上のｎドープ材料の部分、すなわち、軽度にドープされたｎ部分およびより重度にドープされたｎ＋部分を備えてもよい。ｎドープのソース領域１７２およびドレイン領域１７３は、チャンネル領域によって分離される。チャンネル領域の上に形成されたゲート領域１７４は、ソース領域１７２からチャンネル領域を通じてドレイン領域１７３へと流れる電流のフローを制御する。ゲート領域１７４は、好ましくは、多結晶シリコンの層を備える。ゲート領域１７４は、ゲート絶縁層によってチャンネル領域から分離される。
【００３６】
選択線１２０，１２１のグリッドは、Ｎ＝３本の第１選択線１２０と、Ｍ＝３本の第２選択線１２１と、出力線と、を備える。各メモリ素子の抵抗器１０７は、対応するＭＯＳＦＥＴのソース領域１７２およびドレイン領域１７３から選択された第1領域を、出力線に電気的に接続する。ソース領域１７２およびドレイン領域１７３から選択され、第１領域と接触しない、対応するＭＯＳＦＥＴの第２領域が、Ｎ本の第１選択線１２０のうち１つと電気的に接続される。ゲート領域１７４は、Ｍ本の第２選択線１２１のうち１つと電気的に接続される。図２〜図９に示される実施形態において、第１領域は、ソース領域１７２であり、第２領域は、ドレイン領域１７３である。別の実施形態（不図示）では、第１領域は、ドレイン領域１７３であり、第２領域は、ソース領域１７２である。選択線１２０，１２１は、それぞれ列選択デバイスおよび行選択デバイスに接続される。これら後者の選択デバイスは、図示されない。
【００３７】
ゲート領域１７４およびドレイン領域１７３には、タングステンシリサイドの層およびタングステンプラグ１２２が設けられ、ゲート領域１７４およびドレイン領域１７３をそれぞれ選択線１２１および１２０に電気的に接続する。選択線１２０および１２１は、例えばアルミニウムまたは銅などの導電材料から形成される。ソース領域１７２にも同様に、タングステンシリサイドの層およびタングステンプラグが設けられる。
【００３８】
電子デバイス１００を製造するプロセスにおいて、最初に、選択デバイス１７１のアレイおよび選択線１２０，１２１のグリッドが、例えば標準的なＩＣ技術を用いて形成される。各選択デバイス１７１の一方の端末は、図２〜図９の実施形態ではソース領域１７２であり、例えばタングステンプラグなどの導電体１２４が設けられる。選択デバイス１７１、選択線１２０，１２１および導電体１２４は、例えば二酸化シリコンである絶縁材料１２３に、導電体１２４が、図２および図３に示されるとおり露出するように埋め込まれることによって、互いにそれぞれから絶縁される。好ましくは、露出した導電体１２４を備える表面を化学機械的研磨（ＣＭＰ）によって研磨し、平滑で平坦な表面を得る。
【００３９】
後続のステップにおいて、この表面には、例えば窒化シリコンまたは炭化シリコンなどの絶縁材料の層１０９が、設けられる。層１０９には、開口１０８が、例えばリソグラフィーによって形成され、これにより、図５に示すように、導電体１２４および導電体１２４に隣接する絶縁体１２３の一部が、露出される。続いて、このようにして得られた、事前に製造された電子デバイス１００の層１０９および開口１０８に、図５に示されるように、相変化材料の層１０７が設けられる。相変化材料は、上述した電子デバイス１の抵抗器７を構成する任意の相変化材料を含んでもよい。層１０７の厚さＬＴは、通常５〜５０ｎｍで、好ましくは約１５ｎｍであり、以下に説明するように、相変化材料の最小断面の幅を決定する。層１０７の上には、例えばＴｉＮなどの導電材料の層１１０が、堆積されてもよい。層１１０を用いて、導電体１２４と、相変化している層１０７の一部の間の電気抵抗を減少させる。図示されない別の実施形態では、層１１０は省略される。
【００４０】
層１０７の上、または存在するのであれば層１１０の上に、マスク１１１および１１２が、例えばリソグラフィーまたは電子ビーム書込みによって形成される。マスク１１１はそれぞれ、各導電体１２４を覆う、層１０７および存在するのであれば層１１０の一部を覆う。マスク１１２は、後にさらなる導電体１２５がその上に形成される、層１０７および存在するのであれば層１１０の他の部分を覆う。各メモリ素子で、マスク１１１および１１２は、通常３００ｎｍ未満で好ましくは２０〜２００ｎｍの間である距離Ｌによって、分離される。リソグラフィーを用いてマスク１１１およびマスク１１２を形成するとき、最小距離Ｌは、好ましくは、リソグラフィーによって達成される最小寸法にほぼ等しい。距離Ｌが短いほど、第１および第２相の間の相遷移を誘発するために必要な電力が小さい。距離Ｌは、相変化材料の長さを決定し、それは、以下に説明するように、導電体１２４での相変化材料の断面よりも小さい断面を有するであろう。減少した断面を有する相変化材料は、相変化材料のボリュームと呼ばれる。
【００４１】
もし存在するのであれば層１１０の、マスク１１１および１１２で覆われていない部分は、等方性エッチングによって、例えばＨＦを含むエッチを用いて除去される。電子デバイス１００を製造するプロセスのこの段階で得られる結果は、図５に示される。等方性エッチングが原因で、アンダーエッチが起こることに留意し、図５および図６を参照されたい。次いで、マスク１１１および１１２によって覆われていない層１０７の部分が、例えばＣｌを含む反応性イオンエッチを用いて、異方性エッチされる。その結果、相変化材料で構成される側壁スペーサが、マスク１１１および１１２によって覆われていない場所の開口１０８の内部に形成される。これは、マスク１１１によって覆われる第１接触エリアと、マスク１１２によって覆われる第２接触エリアの間の、層１０７内の導電パスの断面を減少させることを意味する。断面は、第１接触エリアおよび第２接触エリアよりも小さい。各メモリ素子１７０で、層１０７によって形成される側壁スペーサは、層１０７および存在するのであれば層１１０の、エッチングステップの間にマスク１１１および１１２によって覆われていたこれらの部分と、電気的に接続される。図６の断面に示されるように、層１０７で形成される側壁スペーサは、層１０７の厚さＬＴとほぼ等しい幅Ｗを有する。言い換えれば、主面は、層１０９によって形成されたステップ状のプロファイルを有し、断面を減少させるステップは、ステップ状のプロファイルの少なくとも一部に沿って側壁スペーサを形成するための違方性エッチングステップを備える。
【００４２】
マスク１１１および１１２を除去した後、図６の上面図に示される事前に製造された電子デバイス１００が得られる。この電子デバイス１００の各メモリセルは、相変化材料の層１０７を有し、層１０７は、マスク１１１によって定義される部分と、マスク１１２によって定義される部分とを備える。これら２つの部分は、層１０７で形成された２つの側壁スペーサによって接続される。
【００４３】
後続のステップにおいて、図６に示される事前に製造された電子デバイス１００は、図１を参照して上述されたものと同じ発熱体材料の層によって覆われる。
【００４４】
発熱体材料の層１０６を設けた後、マスク１１１およびマスク１１２に類似したマスク１１１’および１１２’が、形成される。続いて、層１０６が、例えばＣＦ４：ＣＨＦ３を含むプラズマエッチを用いて異方性エッチされる。図７の断面に示すように、側壁スペーサが、層１０７の側壁スペーサの形成と類似の方法で、層１０６から形成される。層１０６で形成される側壁スペーサは、層１０６の厚さとほぼ等しい幅Ｖを有する。
【００４５】
代わりの実施形態において、層１０７と層１０６は入れ替わっており、すなわち、層１０６が設けられた後で層１０７が層１０６の上に設けられる。別の実施形態において、層１０６は、例えば二酸化シリコンを含んでもよい中間層によって、層１０７から分離される。また、この実施形態では、発熱体１０６は、抵抗器１０７と並行である。以前に説明した実施形態とは対照的に、この実施形態では、抵抗器１０７は、発熱体１０６と直接接触していない。
【００４６】
代わりの実施形態において、層１０７と層１０６の両方が、マスク１１１および１１２の形成前に設けられる。層１０７および層１０６の両方は、次に異方性エッチされ、マスク１１１’および１１２’を形成する追加のステップを必要としない。
【００４７】
一実施形態において、電子デバイス１００を製造する方法は、マスク１２８が開口１２９を有して設けられるステップを備え、図８に示されるように、各メモリセルで、層１０７で形成された２つの側壁スペーサの一方が露出されるようにする。後続のステップにおいて、このマスクを用いて、次いで、例えばエッチングによって層１０６および層１０７の露出している部分を除去する。その結果、各メモリセルにおいて、これらの２つの部分は、ここでは、層１０７で形成された１つの側壁スペーサのみによって接続されている。続いて、マスク１２８が除去される。別の実施形態において、マスク１２８は、省略され、層１０６および層１０７は、それぞれ２つの側壁スペーサを有する。
【００４８】
このようにして得られた、すなわち、１つまたは２つの側壁を有する層１０７は、電子デバイス１００の抵抗器１７０を形成する。事前に製造された電子デバイス１００には、例えば二酸化シリコンの絶縁層１２６が設けられる。一実施形態において、図７に示される事前に製造された電子デバイスは、次いで、例えば化学機械的研磨などの材料除去処理を受け、層１０６および１０７の側壁スペーサの高さを減少させるとともに平滑な表面を得て、さらなるプロセスで有利であるようにする。このとき、層１０９が、異なる材料の２層で構成され、例えば窒化シリコンなどの比較的硬い材料の下層の上に、例えば酸化シリコンなどの比較的柔らかい材料の層がある場合、有利である。材料除去処理の間、比較的硬い層は、ストップ層として用いられ、好ましくは１０〜１００ｎｍである明確に定義された高さＨの相変化材料の層１０７をもたらす。この材料除去処理の後、図７に示される表面１９９が得られる。
【００４９】
続いて、追加の絶縁層１２６’が、設けられ、そこには、図９に示される開口１３２が作られて、各メモリセルについて、層１０６、存在するのであれば導電層１１０、または前の段階でマスク１１２に覆われていた層１０７、の一部を露出させる。これらの開口１３２には、抵抗器１７０と電気的に接触する、さらなる導電体が設けられる。後のステップにおいて、さらなる導電体は、出力線に電気的に接続される。
【００５０】
このようにして得られた電子デバイス１００は、抵抗器１７０を有するボディ１０２を持つ。抵抗器１７０は、第１相と第２相の間で変化することが可能である相変化材料の層１０７で構成される。抵抗器１７０は、相変化材料が第１相にあるときは第１電気抵抗を、相変化材料が第２相にあるときは、第１電気抵抗と異なる第２電気抵抗を有する。ボディ１０２は、さらに、層１０６によって形成された発熱体を有する。発熱体は、第１相から第２相への遷移を可能にする電流を伝えることができる。発熱体は、抵抗器と並列して配置される。
【００５１】
電子デバイス１００のこの実施形態において、相変化材料の層１０７は、第１接触エリアと第２接触エリアの間の導電パスを構成する。層１１０が省略されるとき、第１接触エリアは、例えば図２および図５のように、導電体１２４が相変化材料の層１０７に接触するエリアであり、第２接触エリアは、図９のように、開口１３２に設けられたさらなる導電体が相変化材料の層１０７に接触するエリアである。相変化材料の層によって構成される導電パスの断面は、第１接触エリアおよび第２接触エリアよりも小さい。層１１０が存在するとき、第１接触エリアおよび第２接触エリアは、事実上、電流が層１１０から層１０７へと動くエリアである。層１１０の等方性エッチングおよび層１０７の異方性エッチングに起因して、層１１０は、層１０７の側壁スペーサと直接接触せず、図５および図６のように距離を置いている。この場合、第１接触エリアおよび第２接触エリアは、まだ、側壁スペーサによって定義されたボリュームの境界にはなく、側壁スペーサの断面よりも大きい。
【００５２】
側壁スペーサの内側の電流密度は、第１接触エリアおよび第２接触エリアでのそれよりも高く、従って、第１接触エリアおよび／または第２接触エリアでなく、側壁スペーサの、相変化材料が、相遷移を受けるであろう。
【００５３】
一実施形態において、層１１０は省略され、減少した断面を有する相変化材料のボリュームは、５０ｎｍの長さＬと、２０ｎｍの高さＨと、１５ｎｍの幅Ｗと、を有する。断面積は、従って、Ｈ×Ｗであり、３００ｎｍ２に等しい。導電体１２４によって定義される第１接触エリアは、開口１３２によって定義される第２接触エリアに等しく、１００ｎｍ×１００ｎｍに等しい。このため、第１接触エリアおよび第２接触エリアは、それぞれ、３００ｎｍ２の断面より大きい、１００００ｎｍ２のサイズを有する。相変化材料は、Ｓｂ７２Ｔｅ２０Ｇｅ８である。減少した断面を有する抵抗器のボリュームは、相変化材料が結晶相にあるときは８００オームの、相変化材料が非結晶相にあるときは１００キロオームより大きい、抵抗を有する。導電体１２４およびさらなる導電体は、タングステンで構成される。第１接触エリアおよび第２接触エリアにおける接触抵抗は、それぞれ１００オームである。このため、第１接触エリアおよび第２接触エリアの接触抵抗は、それぞれ、減少した断面を有する相変化材料のボリュームの抵抗よりも小さい。
【００５４】
電子デバイス１００は、相変化材料が１ｍ／ｓ以上の結晶化速度を有する高速成長材料(fast growth material)であるとき、特に有利である。この種の相変化材料は、式Ｓｂ１−ｃＭｃの組成を備え、ｃは、０．０５≦ｃ≦０．６１を満たし、Ｍは、Ｇｅ、Ｉｎ、Ａｇ、Ｇａ、Ｔｅ、ＺｎおよびＳｎの群から選択された１つまたは複数の元素であって、相変化材料は、およそ率Ｓｂ／Ｍの線形関数である結晶化速度ｖｃｒを有しており、例えばＭがＴｅを備える事例として図１０を参照されたい。選択デバイス１７１のバンド幅によって課せられてもよい、所定の望ましい切り替え時間ｔについて、相変化材料の長さＬおよび組成は、Ｌ／（２ｔ）≒ｖｃｒになるように調整される。ここで、ファクター２は、結晶化が、減少した断面を有する相変化材料のボリュームの２つの外端から始まるという事実を説明する。
【００５５】
要約すると、電子デバイス１，１００は、第１相と第２相の間で変化することが可能な相変化材料を備える抵抗器７，１０７を有するボディ２，１０２を持つ。抵抗器７，１０７は、相変化材料が第１相にあるときは第１電気抵抗を、相変化材料が第２相にあるときは、第１電気抵抗と異なる第２電気抵抗を有する。ボディ２，１０２は、第１相から第２相への遷移を可能にする電流を伝えることができる発熱体６，１０６を、さらに有する。発熱体６，１０６は、抵抗器７，１０７と並列して配置される。
【００５６】
上述の実施形態は、本発明の限定ではなく例示であること、また、当業者が、添付される特許請求の範囲から逸脱することなく、多くの代わりの実施形態を設計可能であることに留意すべきである。特許請求の範囲においては、括弧内に記載されるどのような参照符号も、特許請求の範囲を限定するものとして解釈されるべきではない。「備える」という語は、特許請求の範囲に列記されるもの以外の要素またはステップの存在を除外しない。要素に先行する「１つの」という語は、このような要素が複数存在することを除外しない。
【図面の簡単な説明】
【００５７】
本発明に係る電子デバイスのこれらおよび他の態様は、図面を参照してさらに明確にされ、説明される。
【図１】図１は、電子デバイスの一実施形態の断面である。
【図２】図２は、製造の第１段階での電子デバイスの別の実施形態の上面図である。
【図３】図３は、図２の事前に製造された電子デバイスのIII−III線に沿った断面である。
【図４】図４は、製造の第２段階での電子デバイスの他の実施形態の上面図である。
【図５】図５は、図４の事前に製造された電子デバイスのＶ−Ｖ線に沿った断面である。
【図６】図６は、製造の第３段階での電子デバイスの他の実施形態の上面図である。
【図７】図７は、第４段階での事前に製造された電子デバイスの図６のVII−VII線に沿った断面である。
【図８】図８および図９は、それぞれ、製造の第５段階および第６段階での電子デバイスの他の実施形態の上面図である。
【図９】図８および図９は、それぞれ、製造の第５段階および第６段階での電子デバイスの他の実施形態の上面図である。
【図１０】図１０は、Ｓｂ／Ｔｅ比率の関数としての結晶化速度のプロットである。
【００５８】
図面は、縮尺して描かれたものではない。
【図１】
2006511973.tif 000003
【図３】
2006511973.tif 000004
【図２】
2006511973.tif 000005
【図４】
2006511973.tif 000006
【図５】
2006511973.tif 000007
【図７】
2006511973.tif 000008
【図６】
2006511973.tif 000009
【図８】
2006511973.tif 000010
【図９】
2006511973.tif 000011
【図１０】
2006511973.tif 000012
【国際調査報告】
2006511973.tif 000013
2006511973.tif 000014