(57)【要約】所定の値レンジ内にある、供給された値に関連した変数の分散を表すヒストグラムの形成方法において、値レンジを支持値により限定された所定のサブレンジに分割する。支持値と隣接する支持値との間にある値に対して、その値の位置に依存して分割係数を計算する。変数は、それぞれの分割係数に依存してそれぞれ支持値と隣接する支持値とに分割され、支持値にしたがって別個に累積される。累積された値は、支持値に従いそれぞれ別個に累積された分割係数の総数により割り算される。
2006513472.tif 000002
【特許請求の範囲】
【請求項１】
支持値と関連する複数の累積器を使用してヒストグラムを形成する方法であって、入力値のレンジをサブレンジに分割し、該サブレンジは2つの支持値により限定されており、各支持値は関連する累積器を有する形式の方法において、
減算器により、入力値と、該入力値が配置されたサブレンジの支持値との差を計算し、
第1分割係数を前記差から計算し、
第1分割係数の補数が第2分割係数を形成し、
乗算器により、入力値を第1分割係数および第2共有ファクトと乗算し、
入力値と前記分割係数との積を、前記支持値に関連する累積器により累積し、
割算器により前記累積値を、前記支持値に基づいて別個に累積された分割係数の総数により割り算する、ことを特徴とするヒストグラムの形成方法。
【請求項２】
請求項1記載の方法において、分割係数を差から線形に導出する。
【請求項３】
請求項1または2記載の方法において、分割係数を差から、非線形関数によって導出する。
【請求項４】
請求項3記載の方法において、非線形関数はルックアップテーブルに記憶されている。
【請求項５】
支持値と関連した複数の累積器によりヒストグラムを形成するための回路であって、
入力値のレンジがサブレンジに分割されており、該サブレンジは2つの支持値により限定されており、
各支持値は関連する累積器を有する形式の回路において、
入力値が入力端（VA）を介してセレクタ（3）に供給され、
該セレクタにより前記入力値に適合するサブレンジが選択され、
アドレス信号（As）が選択スイッチに供給され、これにより関連の累積器が選択され、
減算器(7)が設けられており、該減算器によってサブレンジの下側支持値の値が入力値から減算され、
差（D）が入力信号としてルックアップテーブル(8)に供給され、
該ルックアップテーブル(8)の出力信号（D'）は第1分割係数であり、
該第1分割係数は第1乗算器(10)に供給され、該第1乗算器には差異値(DE)も別のファクタとして供給され、
該第1乗算器出力信号（Io）は第1累積器(12)に供給され、該第1累積器はアドレス信号（As）により選択され、
ルックアップテーブル(8)からの出力値（D'）は第1計数変数（Co）として第1計数累積器(13)に供給され、該第1計数累積器はアドレス信号（As）により選択され、
補数回路(9)がルックアップテーブル(8)からの出力信号（D'）の補数を形成し、
該補数は第2計数変数（Cu）として第2計数累積器(13)に供給され、該第2計数累積器はアドレス信号により選択され、
前記補数は第2乗算器(11)に供給され、該第2乗算器には差異値(DE)も別のファクタとして供給され、
該第2乗算器の出力信号（Iu）は第2累積器(12)に供給され、該第2累積器はアドレス信号（As）により選択され、
割り算回路(14)が第1累積器と第2累積器(12)の内容をそれぞれ関連する計数累積器(13)の内容によって割り算する、ことを特徴とする回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、供給された変数の分散を表すヒストグラムの形成方法に関するものであり、この変数は所定の値レンジ内にある供給された値に関連する。
【背景技術】
【０００２】
信号を分析するときには、信号の個別値（サンプル値）に関連する変数を、それらの値に従い統計的に別個に検出することがしばしば必要である。この場合、検出すべき変数はしばしば目標値から異なっている。実際にはこれらの値は例えばアナログ信号を10ビットでコーディングする場合、1024の広い値レンジ内にある。ヒストグラムを形成するためには、変数を加算するための機能（累積器）が、これら1024の可能な値のそれぞれに対して必要となる。このことは甚だ複雑である。
【０００３】
発明の開示
本発明の方法により、このようなヒストグラムの形成が容易になる。ここでは、値レンジが所定のサブレンジに分割され、このサブレンジは支持値によって限定されており、分割係数が１つの支持値と隣接する支持値との間にある値に対して、それら値の位置に依存して計算され、変数がそれぞれの支持値と隣接する支持値との間で、それぞれの分割係数に依存して分散され、支持値に従い別個に累積され、累積値が支持値に従い別個に累積された分割係数の総数により割り算される。
【０００４】
本発明の方法はとりわけ、デジタルビデオ信号での使用に適する。この場合、変数は理想信号経過からの偏差を表す。この偏差は、とりわけアナログベースの変換素子、例えば光電変換器の非線形性により生じるものである。しかし本発明の方法を使用して別のヒストグラムを形成することも可能である。これはとりわけ変数が値ごとに大きく変動しない場合である。
【０００５】
隣接する2つの累積器の分割は有利には、分割係数が供給された値と支持値との差から導出されるように行われ、分割係数の相補値を形成することによりそれぞれ別の分割係数が形成され、変数はそれぞれ一方の分割係数と他方の分割係数により乗算され、それぞれ1つの変数に関連する2つの積が隣接する値レンジに対する累積器で累積される。
【０００６】
本発明による方法は、分割係数が差から線形に導出されるよう構成することができる。
【０００７】
しかし変数の種々異なる特性、とりわけ偏差の特性を、非線形関数を用い差異から分割係数を導出することによって考慮することもできる。
【０００８】
図面の簡単な説明
本発明の実施例が図面にブロック回路図として示されており、以下詳細に説明する。
【０００９】
実施例の説明
実施例がブロック回路図に示されている。しかし本発明はこれに限定されるものではなく、集積回路により実現することもできる。この場合、適切にプログラミングされたデジタルシグナルプロセッサを使用してブロック回路図に示した処理ステップを実行することができる。
【００１０】
入力端1，2には、ヒストグラムを形成するのに必要な値VA (=value)とDE（=deviation）が供給される。DEはVAに依存しており、VAはビット数Vから生じる値レンジとすることができる。ビット数V=4であれば、VAは16の値である。さらにこの実施例では、この値レンジに対してN+1=5の支持値、すなわち0,4,8,12,16が選択されており、従って値レンジ全体はN=4のサブレンジに分割され、それぞれにおいて変数DEが累積される。この場合、16にある支持値は特別の桁をとる。なぜなら値16には4ビット数の場合、達することがないからである。しかしこれが必要なのは、12にある支持値を上回った値の成分を後で累積するためである。
【００１１】
値レンジおよび支持値はセレクタ3で選択される。支持値は、それぞれの値VAがある値レンジの下限である。それぞれの値レンジに対するアドレスAsが整数Int(VA*N/2^V)の形成により得られ、スイッチ4，5に供給される。序数は0からN-1の範囲とすることができる。
【００１２】
序数を2^Vにより乗算し、Nにより割り算することにより、Asから支持値が計算される。この支持値は素子7で値VAから減算される。従って得られるのは差値Dである。この差値は、ルックアップテーブル8で例えば非線形に調整することができる。
【００１３】
値VA が0から15のレンジにあり、支持値が0，4，8，12であれば、差値は例えば0,1,2または3である。ルックアップテーブル8による非線形化が所望されるなら、ルックアップテーブル8からの出力値D'をさらに例えば0から15で量子化しなければならない。線形テーブルに対しては以下の値が得られる：
Ｄ  ０  １  ２  ３
D'  ０  ４  ８  １２
一方、非線形テーブルは次のように構成することができる。
D  ０  １  ２  ３
D'  ０  １  ４  ９
従って差D'はDと同じである必要はない。この差D'は、2つの隣接する累積器に端子2で供給される変数DEを分割するための分割係数として使用される。このために分割係数D'が第1乗算器10には直接、第2乗算器11には回路9を介して供給される。この回路9はさらなる分割係数としての補数K-D'を形成する。数値例ではKとして16が使用される。乗算器10，11からの出力変数IoとIuは、2つの隣接する上側累積器と下側累積器で加算される。分割係数D'とK-D'は計数変数CoおよびCuとして2つの隣接する別の上側累積器と下側累積器（計数累積器）に供給される。
【００１４】
累積器は2つの群12，13に配置されている。群12はAkku0からAkkuNの累積器を有し、これらには変数IuとIoが切り替えスイッチ4を介して供給される。群13は計数累積器（CAkku0からCAkkuN）を有し、これらも同様に切り替えスイッチ5を介して制御される。切り替えスイッチ4，5はAsにより制御される。
【００１５】
VAが7であれば、セレクタ3はAs=1を出力する。従って切り替えスイッチ4，5の下側接点は位置１へ移動し、上側接点は位置２に移動する。VA=7であればD=3であり、線形ルックアップテーブル8ではD'=12となる。従ってDEは乗算器10で12により乗算され、16-12=4により乗算器11で乗算される。従ってAkku2に12倍のDEが供給され、Akku1には4倍のDEが供給される。相応する計数累積器は値12と4を受け取る。
【００１６】
十分に多数の変数DEが十分に多数の値VAに対して累積されたなら、累積器12の内容が計数累積器13の内容によりコンピュータ14で割り算される。この割り算の結果が各支持値に対するヒストグラムの値を形成する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例を示すブロック回路図である。
2006513472.tif 000003
【国際調査報告】
2006513472.tif 000004
2006513472.tif 000005
2006513472.tif 000006
2006513472.tif 000007
2006513472.tif 000008
2006513472.tif 000009
2006513472.tif 000010
2006513472.tif 000011
2006513472.tif 000012
2006513472.tif 000013