(57)【要約】この発明は、電源１からのエネルギーを受け取るためのインダクタ６と、このインダクタ６に接続されて出力電圧を供給するための出力キャパシタ７とを備える電力変換器に関する。いくつかの出力キャパシタを用いて電圧出力での負荷を低減させる迅速な補償を確実にするために、付加電流経路１１または１２インダクタ６に対して、または、キャパシタ７に対しての何れか一方で並列に配置され、この付加電流経路１１，１２は開閉可能であるものが提案されている。この付加電流経路を流れる電流は、この付加電流経路が開かれたときに、基本的に即座に所望の値に達する。さらに、前記出力電圧が所定の最大値に達するときに、前記付加電流経路を開放するためのフィードバック手段が与えられる。この発明は同様に、対応する方法に関する。
2006506933.tif 000002
【特許請求の範囲】
【請求項１】
電源からのエネルギーを受け取るためのインダクタと、前記インダクタに接続されて出力電圧を供給するためのキャパシタとを備える電力変換器において、
前記インダクタおよび前記キャパシタのうちの何れか一方に並列に配置されて、開閉可能である付加電流経路であって、該付加電流経路が開かれたときに、該付加電流経路を流れる電流が基本的に即座に所望の値に達するように形成された前記付加電流経路と、
前記出力キャパシタにおける前記出力電圧が所定の最大値に達するときに、前記付加電流経路を開放するためのフィードバック手段と、
を備えることを特徴とする電力変換器。
【請求項２】
前記付加電流経路は、制御可能な電流源を備える請求項１に記載の電力変換器。
【請求項３】
前記付加電流経路は、低インピーダンス経路である請求項１に記載の電力変換器。
【請求項４】
前記低インピーダンス経路は抵抗器を備える請求項３に記載の電力変換器。
【請求項５】
前記フィードバック手段は、所定の時間の間、前記付加電流経路を開放する、請求項１に記載の電力変換器。
【請求項６】
前記フィードバック手段は、第２の所定の出力電圧が達せられたときに、開放された付加電流経路を閉鎖する、請求項１に記載の電力変換器。
【請求項７】
前記フィードバック手段は、前記出力電圧に基づいて開放された付加電流経路を制御する請求項１に記載の電力変換器。
【請求項８】
前記フィードバック手段は、前記インダクタを流れる電流に基づいて開放された付加電流経路を制御する請求項１に記載の電力変換器。
【請求項９】
前記電力変換器は、バック変換器、ブースト変換器およびバック／ブースト変換器のグループの何れか１つである請求項１ないし請求項８の何れかに記載の電力変換器。
【請求項１０】
電力変換器を制御するための方法であって、電力変換器は電源からのエネルギーを受け取るためのインダクタと、前記インダクタに接続されて出力電圧を供給するためのキャパシタとを備え、前記方法は、前記インダクタおよび前記キャパシタのうちの何れか一方に並列に配置された制御可能な付加電流経路を、前記出力キャパシタにおける前記出力電圧が所定の最大値に達するときに、個別の所望の電流が該付加電流経路を基本的に即座に所望の値で流れるように、開放することを備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力源からエネルギーを受け取るためのンダクタとこのインダクタに接続されて出力電圧を供給するための出力キャパシタとを備える電力変換器に関する。この発明は同様に、このような電力変換器を操作する方法に関する。
【背景技術】
【０００２】
この種の電力変換器は、この技術分野の状況から周知である。これらの変換器は、例えば、ＤＣ（direct current―直流―）からＤＣへの周波数逓降変換［down conversion］のために用いられる、従来のバック［buck］変換器を包含している。
【０００３】
バック変換器は、インダクタと、出力フィルタとしての出力キャパシタとの直列接続体と、この直列接続体をＤＣ電圧源に接続する切換え手段とを備えている。この切換え手段は、所望の出力電圧が出力キャパシタを介して得られるように制御される。このように出力キャパシタは、調整された電圧出力を負荷に対して供給している。
【０００４】
バック変換器で生じている一般的な問題は、出力での電圧リップルであり、これは普通には出力キャパシタの数を増やすことにより減少する。しかしながら、出力キャパシタの所望の大きな数は、出力フィルタを電力供給源における最も高価な部分のうちの１つにさせている。
【０００５】
バック変換器が単一の変換器として用いることできるのに対して、複数の変換器は代替的に、いわゆる多相変換器に用いられる可能性がある。多相変換器の原理は、定常状態の状況の下で出力電圧リップルを低減させることである。
【０００６】
さらに、バック変換器の出力での電圧リップルは、主として負荷の一時的な存在に関連する電圧の降下および急上昇により決定されている。負荷電流が低減するときはいつも出力電圧が上昇する根拠は、バック変換器に蓄えられたエネルギーである。このエネルギーは、さらにまた多相変換器の場合には、出力キャパシタへと送られる。その結果、特別な仕様により画定されるように負荷電流を低減させる負荷ステップは、見込まれる電圧の許容誤差の範囲内に留まることが必要とされる出力キャパシタの量と種類とを決定する。
【０００７】
バック変換器は、とりわけ、ＰＣ（personal computers―パーソナルコンピュータ―）用の高級なペンティアム（Pentium―登録商標―）プロセッサのような、高速のディジタルＩＣ（integrated circuit―集積回路―）用のＤＣ−ＤＣダウン変換に用いられる。ことの他に、高速ディジタルＩＣは、負荷が一時的に非常に急峻な状態となることを提示する。同時に、これらのＩＣの仕様は、非常に厳しい電圧許容誤差の制限を要求する。高速ディジタルＩＣの供給電圧は、近い将来に、１．５Ｖよりも低い電圧に達する傾向にあることは明らかである。したがって、電圧制御は、このような高速の適用例のためには特に重要なことになる。
【０００８】
また、他の種類の従来の変換器でも、受け入れることができる限界の範囲内に出力電圧を保持させるために、大きい数の高価なキャパシタを必要としている。
【０００９】
国際特許出願ＷＯ０１／５９９１７号において、互いに並列に接続された第１のインダクタと第２のインダクタを備えるインダクタンスを用いることが既に提案されている。第２のインダクタを備えるブランチは、負荷が一時的に存在している間のみ閉鎖されるスイッチを、別に備えている。この解決法は、電圧リップの低減を可能にしているが、インダクタの特性に起因して、反応時間はむしろゆっくりとなり、それはこのブランチを流れる電流がゆっくりとしか増加しないからである。
【００１０】
この発明の目的は、変換器の電圧出力での負荷の低減を迅速に補償する、数を減らされたキャパシタを有する電力変換器を提供することにある。
【００１１】
電力源からのエネルギーを受け入れるためのインダクタと、このインダクタに接続されて出力電圧を供給するキャパシタとを備える電力変換器が提案されている。さらに、提案された電力変換器は、前記インダクタまたは前記キャパシタのうちの何れか一方に並列に配置された付加電流経路を備えている。この付加電流経路は、開閉可能である。この付加電流経路は、該付加電流経路が開かれたときに、該付加電流経路を流れる電流が基本的に即座に所望の値に達するように形成されえいる。さらに、フィードバック手段は、前記出力キャパシタにおける前記出力電圧が所定の最大値に達するときに、前記付加電流経路を開放するために設けられている。前記フィードバック手段は、前記付加電流経路を制御するための処理手段を備えていても良いが、これを備えなければならないわけではない。
【００１２】
さらに、対応する方法が提案される。
【００１３】
この発明は、負荷の低減の間にインダクタ内に蓄積されたエネルギーを除去することにより出力キャパシタの数を低減可能であるという考慮からなされている。蓄積されたエネルギーは、この発明に従い、付加電流経路または一時的な短絡［transient shunt］により除去される。提案された一時的な短絡は、負荷の低減による負荷ステップの影響が取り消されるので、変換器内の出力キャパシタの数を最小限にさせておく。
【００１４】
このようにして、ターンオンしたトランジスタによるかまたは通常の動作によるかの何れかにより、キャパシタンスを決定された制限値にまで低減させることはこの発明の長所である。
【００１５】
特許文献ＷＯ０１／５９９１７にしたがった解決法とは大違いで、提案された電力変換器はさらに、接続された負荷の検出された低減に直ちに反応することができる。付加インダクタの代わりに、画定された負荷電流経路が提供されるので、特許文献ＷＯ０１／５９９１７におけるように、補償は付加インダクタを流れる電流の緩やかな増加による遅延の影響を受けやすくない。
【００１６】
この発明の好適な実施形態は、従属する請求項から明らかとなる。
【００１７】
前記付加電流経路は、制御されたインピーダンス、そしてこのようにして、画定された電流経路、すなわち、電流が直ちに設定される経路を提供する何れかの構成要素を備えていても良い。前記付加電流経路は、低インピーダンス経路であってもよく、または、電流源を備えていても良い。
【００１８】
１つの実施形態において、付加電流経路は、開放および閉鎖のみ可能であり、例えば、所定の時間の間開かれたり、または、所定の電圧が出力キャパシタ以上に達するまで開かれたりする。後者の場合、ヒステリシス［hysteresis―履歴現象―］が達成される。
【００１９】
他の実施形態において、付加電流経路は、開放のときに加えて、例えば、インダクタを流れる電流に基づいて、または、キャパシタに印加される電圧に基づいて、調整可能である。
【００２０】
この発明は、負荷の何れかの低減、すなわち、負荷の完全なターンオフと同様に部分的な低減を補償するために用いることが可能である。
【００２１】
この発明はさらに、種々の電力変換器に用いることができる。この発明は、例えばバック変換器に用いることができるが、等しく他の変換器にも、他の種類の周波数逓昇変換器［up-converters―アップコンバータ―］と同様にブースト変換器にも、さらには、結合されたバック／ブースト変換器および他の種類の結合されたアップ／ダウン［up/down―周波数逓昇／逓降―］変換器にも用いることができる。
【００２２】
この発明さらに、多相変換器にも、同様に単相変換器にも用いることができる。
【００２３】
この発明は特に、全ての高速ＩＣ用の、現在では特に、ペンティアム（登録商標）のようなプロセッサコア用の、および、ＤＳＰ（digital signal processor―ディジタル信号プロセッサ）用の、負荷点［point-of-load―負荷の点―］ＤＣ−ＤＣ変換器にも用いることができる。
【発明を実施するための最良の形態】
【００２４】
以下、この発明の実施例につき、添付図面を参照しながら、より詳細に説明する。
【００２５】
図１は、この発明による付加電流経路のための可能な配置の表示を伴うバック変換器の基本回路図である。
【００２６】
バック変換器は、電圧源１を備える。この電圧源１の第１端子は、第１のＭＯＳＦＥＴ［metal-oxide semiconductor field-effect transistor―金属酸化半導体電界効果トランジスタ―］２のドレインＤ１に接続され、その上、電圧源１の第２端子は、接地されている。さらに、第１のＭＯＳＦＥＴ２のソースＳ１は、第２のＭＯＳＦＥＴ３のドレインＤ２に接続される。第２のＭＯＳＦＥＴ３のソースＳ２は、接地されている。それぞれのダイオード４，５は２つのＭＯＳＦＥＴ２，３のそれぞれに並列に接続される。ＭＯＳＦＥＴ２，３のそれぞれのゲートＧ１，Ｇ２は、これらのＭＯＳＦＥＴ２，３を切換えることを担う、制御ユニット（図示せず）に接続される。
【００２７】
さらに、インダクタ６の第１の接続端は、第１のＭＯＳＦＥＴ２のソースＳ１と、第２のＭＯＳＦＥＴ３のドレインとの間に接続される。インダクタ６の第２の接続端は、出力キャパシタ７の第１の接続端に接続される。出力キャパシタ７の第２の接続端は接地されている。
【００２８】
出力キャパシタに印加される電圧は、調整電圧供給として負荷に提供可能である。この出力電圧は、上記制御ユニットによりＭＯＳＦＥＴ２，３のスイッチング動作を適合させることにより調整される。
【００２９】
この発明によれば、付加電流経路１１，１２が、インダクタ６に並列に、および／または、キャパシタ７に並列に、提供される。付加電流経路１１，１２は、出力キャパシタ７に接続された負荷がオフに切り換えられたとき［ターンオフされたとき］はいつでも、開放となる。これにより、インダクタ６に特席されたエネルギーは、付加電流経路を介して除去可能である。可能な付加電流経路における電流の方向が、矢印により表示される。
【００３０】
図２は、付加電流経路を含むこの発明によるバック変換器の第１実施形態を示す。バック変換器は図１を参照しながら説明されたバック変換器に対応しており、同一の参照符号は対応する構成要素のために用いられた。ここで、出力キャパシタ７に接続された負荷８は、同様に表示される。図１の付加電流経路１２を提供するために、制御電流源２２が出力キャパシタ７に並列に接続される。電流源２２は、接地方向に付加電流を提供することが可能なように配置される。電流源２２の制御入力は、フィードバック手段に接続されている。フィードバック手段は、前記バック変換器の電圧出力への接続を構成し、制御ユニットを含んでいても良い。
【００３１】
負荷８がオンとなっている間は、制御電流源２２を備える電流経路は開かれず、バック変換器は従来のバック変換器のように動作する。しかしながら、負荷８がオフになると直ぐに、制御電流源２２は、インダクタ６内のエネルギーを減少させるために、活性化される。負荷８のオフへの切換は、キャパシタ７における電圧の増加を導いている。それゆえに、フィードバック手段は、出力電圧が所定の応用例依存の最大限度に到達するときはいつでも、電流源２２を活性化させることにより付加電流経路を開いている。
【００３２】
電流源２２はひとたび活性化されると、出力電圧が所定の制限で維持されるように、これはキャパシタ７への電流をゼロに調整するのと同じことのようにして出力電圧により調整される。代替的には、電流源２２は、キャパシタ７と負荷８の結合体への電流をゼロに調整するために、インダクタ６へ電流を流すように調整することもあり得る。他の代替例においては、電流の固定量が電流源２２により差し引かれることもあり得る。この固定量は、出力電圧のための所定の制限が達せられたときに最大のインダクタ電流が残っている最悪の場合と同じかまたはこれよりも大きくなければならない。この電流は、一定の時間の間に引き出されることもあるだろうし、これはエネルギーの一定の量がインダクタ６から引き出されるばかりでなく、出力キャパシタ７からも引き出されていることを意味している。さらに、この電流は、出力電圧が一定の値よりも低下するまで、低下することもあり得る。これにより、電流の履歴現象の［hysteretic―ヒステリシス的な―］制御が実現される。
【００３３】
図３は、付加電流経路を含むこの発明によるバック変換器の第２実施形態を示す。このバック変換器もまた、図１を参照しながら説明されたバック変換器に対応しており、同一の参照符号は対応する構成要素のために用いられた。負荷８はここでも出力キャパシタ７に接続される。図１の付加電流経路１２を提供するために、可変抵抗３２が出力キャパシタ７に並列に接続される。これにより、低インピーダンス経路が付加電流経路として実現される。図２の実施形態と同様に、付加電流経路は、出力キャパシタ７に印加される電圧が所定の値に達したときに、開放される。可変抵抗３２は、まさに図２の電流源２２に関して説明したように、種々のやり方により制御可能である。抵抗３２の制御入力は、抵抗３２の抵抗値を低減することにより電流経路を開く、フィードバック手段に接続される。このフィードバック手段は、ここでも前記バック変換器の電圧出力への接続を構成し、制御ユニットを含んでいても良い。
【００３４】
出力電圧のヒステリシス的制御のために、抵抗３２は、特定のオン抵抗を有する、例えば、ＭＯＳＦＥＴにより実現される。このＭＯＳＦＥＴは、出力キャパシタ７に印加される所定の電圧の制限が達せられたときに、オンとなる。この電圧の制限は、負荷８がオフされたときに達成されるように設定される。その結果、完全なインダクタ電流は、このオン抵抗を介して短絡される［shunt―短絡する・分流する―］。このオン抵抗は、全ての状況の下で電流を短絡するのに充分な程度に低くなければならない。したがって、本来、電流はＭＯＳＦＥＴを介して出力キャパシタ７の外を流れるであろう。電圧が特定の第２の所定しきい値よりも低くなったとき、このＭＯＳＦＥＴは再びオフにされる。インダクタ内に残っている電流は、その後、再び出力キャパシタ７への充電を開始し、最終的には付加分流動作を導いている。
【００３５】
図４は、付加電流経路を含むこの発明によるバック変換器の第３実施形態を示す。このバック変換器もまた、図１を参照しながら説明されたバック変換器に対応しており、同一の参照符号は対応する構成要素のために用いられた。負荷８はここでも出力キャパシタ７に接続される。図１の付加電流経路１１を提供するために、可変インピーダンスがインダクタ６に並列に接続される。したがって、ここでも、低インピーダンス経路が、付加電流経路として実現される。
【００３６】
可変インピーダンスは、ＭＯＳＦＥＴ４１と、２つのダイオード４２，４３により実現され、ダイオード４３はＭＯＳＦＥＴ４１の本体ダイオードである。２つのダイオードの直列接続体は、インダクタ６に並列接続される。２つのダイオードの順方向は互いに反対である。ＭＯＳＦＥＴ４１は、出力キャパシタ７の方向にその順方向を有するダイオード４３に並列接続される。さらに具体的には、ＭＯＳＦＥＴ４１のドレインＤ３は、出力キャパシタ７により近づいたダイオード４３の接続体に接続され、一方でＭＯＳＦＥＴ４１のソースＳ３は、出力キャパシタ７から離れたダイオード４３の接続体に接続される。ＭＯＳＦＥＴ４１のゲートＧ３は、フィードバック手段に接続される。フィードバック手段は、バック変換器の電圧出力への接続部を構成し、制御ユニットを含んでも良い。
【００３７】
出力電圧が所定の値に達したとき、電圧はフィードバック手段によりＭＯＳＦＥＴ４１のゲートＧ３へと供給される。これにより、インダクタ６は、ＭＯＳＦＥＴ４１およびダイオード４２を介する特定の抵抗を用いて一方方向に短絡化される。チョーク内のエネルギーは、ＭＯＳＦＥＴ４１およびダイオード４２内の損失に起因して現象するであろう。もしも電流がゼロにまで降下するならば、全体のエネルギーはＭＯＳＦＥＴ４１およびダイオード４２内で浪費される。
【００３８】
負荷８が再びオンされてこれにより再びエネルギーを必要とする場合には、電流がまだ流れている間、残りのエネルギーは付加８への供給を開始するため用いることができる。この目的を達するため、ダイオード４２は、ショットキーダイオード［Schottly diode］として実現されても良いし、または、より低いオーミックＭＯＳＦＥＴにより実現されても良い。このようにして、インダクタ電流内の遅れは低減可能であり、より多くの電流が負荷８へと再び供給されるためにインダクタ内に残るであろう。更なるＭＯＳＦＥＴは、負荷８が再びオンとなる場合にオンとされ、ＭＯＳＦＥＴ４１が依然としてオンである間に、結果として反対の方向へ付加的な短絡となる。さらに、このような更なるＭＯＳＦＥＴは、負荷８が再び迅速にオンとされる場合にオンとされ得る。
【００３９】
この発明の説明された実施形態は可能な実施形態の幾つかの変形例を構成しているのみであることは、注目される。この発明の提示された実施形態の何れも変形可能であるし、様々に補われることも可能である。
【図面の簡単な説明】
【００４０】
【図１】この発明の付加電流経路用の２つの可能な配置の表示によるバック変換器の回路図である。
【図２】付加電流経路に電流源を用いるこの発明によるバック変換器の第１実施形態の回路図である。
【図３】付加電流経路としての低インピーダンス経路を用いるこの発明によるバック変換器の第２実施形態の回路図である。
【図４】加電流経路としての低インピーダンス経路を用いるこの発明によるバック変換器の第３実施形態の回路図である。
【図１】
2006506933.tif 000003
【図２】
2006506933.tif 000004
【図３】
2006506933.tif 000005
【図４】
2006506933.tif 000006
【国際調査報告】
2006506933.tif 000007
2006506933.tif 000008