(57)【要約】基板とこの基板上の半導体メサとを含む電子素子。前記素子のメサは、基板に隣接するメサ基部、基板に対向するメサ表面、およびメサ表面とメサ基部との間のメサ側壁を有する。さらには、半導体メサはメサ基部と接合部との間に第１の導電型を有し、この接合部はメサ基部とメサ表面との間にあり、さらに半導体メサは接合部とメサ表面との間に第２の導電型を有する。関連する製造方法も確定される。
2006511944.tif 000002
【特許請求の範囲】
【請求項１】
発光素子であって、
炭化シリコン基板と、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有するメサを含む半導体構造と、を備え、前記半導体構造は前記炭化シリコン基板に隣接する第１の導電型を有し、前記半導体構造は前記メサ表面に隣接する第２の導電型を有し、前記半導体構造は前記第１の導電型と第２の導電型との間に接合部を有し、さらに前記メサは発光素子のための電流閉じ込めまたは光閉じ込めの少なくとも一方を前記半導体構造の中に設けるように構成されることを特徴とする発光素子。
【請求項２】
前記接合部は前記メサ基部と前記メサ表面との間にあることを特徴とする請求項１に記載の発光素子。
【請求項３】
前記接合部は前記メサ基部から約５ミクロン以下にあることを特徴とする請求項２に記載の発光素子。
【請求項４】
前記接合部は前記メサ基部から約０．７５ミクロン以下にあることを特徴とする請求項２に記載の発光素子。
【請求項５】
前記接合部は前記メサ基部から少なくとも約０．０５ミクロンにあることを特徴とする請求項２に記載の発光素子。
【請求項６】
前記接合部は前記メサ基部から少なくとも約０．１ミクロンにあることを特徴とする請求項５に記載の発光素子。
【請求項７】
前記半導体構造は前記メサ基部と前記炭化シリコン基板との間に半導体基層を含み、前記接合部は前記炭化シリコン基板に対向する前記基層の表面と前記炭化シリコン基板との間にあることを特徴とする請求項１に記載の発光素子。
【請求項８】
前記接合部は前記炭化シリコン基板に対向する前記基層の前記表面から約０．４ミクロン以下にあることを特徴とする請求項７に記載の発光素子。
【請求項９】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下にあることを特徴とする請求項８に記載の発光素子。
【請求項１０】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項７に記載の発光素子。
【請求項１１】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項１０に記載の発光素子。
【請求項１２】
前記半導体構造はＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項１に記載の発光素子。
【請求項１３】
発光素子を形成する方法であって、前記方法は、
炭化シリコン基板を形成するステップと、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有するメサを含む半導体構造を形成するステップと、を含み、前記半導体構造は前記炭化シリコン基板に隣接する第１の導電型を有し、前記半導体構造は前記メサ表面に隣接する第２の導電型を有し、前記半導体構造は前記第１の導電型と第２の導電型との間に接合部を有し、さらに前記メサは発光素子のための電流閉じ込めまたは光閉じ込めの少なくとも一方を前記半導体構造の中に設けるように構成されることを特徴とする方法。
【請求項１４】
前記接合部は前記メサ基部と前記メサ表面との間にあることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記接合部は前記メサ基部から約５ミクロン以下であることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記接合部は前記メサ基部から約０．７５ミクロン以下であることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記接合部は前記メサ基部から少なくとも約０．０５ミクロンであることを特徴とする請求項１４に記載の方法。
【請求項１８】
前記接合部は前記メサ基部から少なくとも約０．１ミクロンであることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記半導体構造は前記メサ基部と前記炭化シリコン基板との間に半導体基層を含み、前記接合部は前記炭化シリコン基板に対向する前記基層の表面と前記炭化シリコン基板との間にあることを特徴とする請求項１３に記載の方法。
【請求項２０】
前記接合部は前記炭化シリコン基板に対向する前記基層の前記表面から約０．４ミクロン以下であることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下であることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンであることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンであることを特徴とする請求項２２に記載の方法。
【請求項２４】
前記半導体構造はＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項１３に記載の方法。
【請求項２５】
電子素子であって、
基板と、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有する半導体メサと、を備え、前記半導体メサは前記メサ基部と接合部との間に第１の導電型を有し、前記接合部は前記メサ基部と前記メサ表面との間にあり、さらに前記半導体メサは前記接合部と前記メサ表面との間に第２の導電型を有することを特徴とする電子素子。
【請求項２６】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体メサの中に設けることを特徴とする請求項２５に記載の電子素子。
【請求項２７】
前記基板は炭化シリコン基板であることを特徴とする請求項２５に記載の電子素子。
【請求項２８】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項２５に記載の電子素子。
【請求項２９】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項２５に記載の電子素子。
【請求項３０】
前記半導体メサはＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項２５に記載の電子素子。
【請求項３１】
前記半導体メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項３０に記載の電子素子。
【請求項３２】
前記接合部は前記メサ基部から約５ミクロン以下であることを特徴とする請求項２５に記載の電子素子。
【請求項３３】
前記接合部は前記メサ基部から約０．７５ミクロン以下であることを特徴とする請求項３２に記載の電子素子。
【請求項３４】
前記接合部は前記メサ基部から少なくとも０．０５ミクロンであることを特徴とする請求項２５に記載の電子素子。
【請求項３５】
前記接合部は前記メサ基部から少なくとも０．１ミクロンであることを特徴とする請求項３４に記載の電子素子。
【請求項３６】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有することを特徴とする請求項２５に記載の電子素子。
【請求項３７】
前記電子素子は前記基板と前記半導体メサとの間に半導体基層をさらに含み、前記半導体基層は全体にわたって前記第１の導電型を有することを特徴とする請求項２５に記載の電子素子。
【請求項３８】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項３７に記載の電子素子。
【請求項３９】
前記半導体基層および前記半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項３７に記載の電子素子。
【請求項４０】
前記基板は導電性材料を含むことを特徴とする請求項２５に記載の電子素子。
【請求項４１】
前記基板は導電性の半導体材料を含むことを特徴とする請求項４０に記載の電子素子。
【請求項４２】
前記導電性の半導体材料は窒化ガリウムおよび／または炭化シリコンの少なくとも一方を含むことを特徴とする請求項４１に記載の電子素子。
【請求項４３】
電子素子であって、
基板と、
前記基板上の半導体基層であって、前記半導体基層は前記基板と接合部との間に第１の導電型を有し、前記接合部は前記基板と前記基板に対向する前記基層の表面との間にあり、さらに前記半導体基層は前記接合部と前記基板に対向する前記基層の前記表面との間に第２の導電型を有する、半導体基層と、
前記基板に対向する前記基層の前記表面上の半導体メサであって、前記半導体メサは前記半導体基層に対向するメサ表面、および前記メサ表面と前記基層との間のメサ側壁を含み、前記半導体メサは全体にわたって前記第２の導電型を有する、半導体メサと、
を備えることを特徴とする電子素子。
【請求項４４】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体基層および半導体メサの中に設けるように構成されることを特徴とする請求項４３に記載の電子素子。
【請求項４５】
前記基板は炭化シリコン基板を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４６】
前記接合部は前記第２のドーピングが始まる物理的位置を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４７】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４８】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４９】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項５０】
前記接合部は前記基板に対向する前記基層の前記表面から約０．４ミクロン以下であることを特徴とする請求項４３に記載の電子素子。
【請求項５１】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下であることを特徴とする請求項４３に記載の電子素子。
【請求項５２】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンであることを特徴とする請求項４３に記載の電子素子。
【請求項５３】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンであることを特徴とする請求項５２に記載の電子素子。
【請求項５４】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有することを特徴とする請求項４３に記載の電子素子。
【請求項５５】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項４３に記載の電子素子。
【請求項５６】
前記基板は導電性材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項５７】
前記基板は導電性の半導体材料を含むことを特徴とする請求項５６に記載の電子素子。
【請求項５８】
前記導電性の半導体材料は窒化ガリウムおよび／または炭化シリコンの少なくとも一方を含むことを特徴とする請求項５７に記載の電子素子。
【請求項５９】
電子素子を形成する方法であって、前記方法は、
基板の上に半導体メサを形成するステップを含み、前記半導体メサは前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有し、前記半導体メサは前記メサ基部と接合部との間に第１の導電型を有し、前記接合部は前記メサ基部と前記メサ表面との間にあり、さらに前記半導体メサは前記接合部と前記メサ表面との間に第２の導電型を有することを特徴とする方法。
【請求項６０】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体メサの中に設けるように構成されることを特徴とする請求項５９に記載の方法。
【請求項６１】
前記基板は炭化シリコン基板を備えることを特徴とする請求項５９に記載の方法。
【請求項６２】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項５９に記載の方法。
【請求項６３】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項５９に記載の方法。
【請求項６４】
前記半導体メサはＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項５９に記載の方法。
【請求項６５】
前記半導体メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項６４に記載の方法。
【請求項６６】
前記接合部は前記メサ基部から約５ミクロン以下であることを特徴とする請求項５９に記載の方法。
【請求項６７】
前記接合部は前記メサ基部から約０．７５ミクロン以下であることを特徴とする請求項５９に記載の方法。
【請求項６８】
前記接合部は前記メサ基部から少なくとも０．０５ミクロンであることを特徴とする請求項５９に記載の方法。
【請求項６９】
前記接合部は前記メサ基部から少なくとも０．１ミクロンであることを特徴とする請求項６３に記載の方法。
【請求項７０】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有することを特徴とする請求項５９に記載の方法。
【請求項７１】
前記半導体メサを形成するステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項５９に記載の方法。
【請求項７２】
前記方法は、前記基板と前記半導体メサとの間に半導体基層を形成するステップをさらに含み、前記半導体基層は全体にわたって前記第１の導電型を有することを特徴とする請求項５９に記載の方法。
【請求項７３】
前記半導体メサを形成するステップおよび前記半導体基層を形成するステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項７２に記載の方法。
【請求項７４】
前記半導体材料の前記層は接合部深さに接合部を含み、前記半導体材料の前記層のエッチングの前記深さは前記接合部深さよりも深いことを特徴とする請求項７３に記載の方法。
【請求項７５】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項７２に記載の方法。
【請求項７６】
前記半導体基層および前記半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項７２に記載の方法。
【請求項７７】
前記基板は炭化シリコンを含むことを特徴とする請求項５９に記載の方法。
【請求項７８】
電子素子を形成する方法であって、前記方法は、
基板の上に半導体基層を形成するステップであって、前記半導体基層は前記基板と接合部との間に第１の導電型を有し、前記接合部は前記基板と前記基板に対向する前記基層の表面との間にあり、さらに前記半導体基層は前記接合部と前記基板に対向する前記基層の前記表面との間に第２の導電型を有する、半導体を形成するステップと、
前記基板に対向する前記基層の前記表面上に半導体メサを形成するステップであって、前記半導体メサは前記半導体基層に対向するメサ表面、および前記メサ表面と前記基層との間のメサ側壁を有し、前記半導体メサは全体にわたって前記第２の導電型を有する、半導体メサを形成するステップと、
を備えることを特徴とする方法。
【請求項７９】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体基層および半導体メサの中に設けるように構成されることを特徴とする請求項７８に記載の方法。
【請求項８０】
前記基板は炭化シリコン基板を含むことを特徴とする請求項７８に記載の方法。
【請求項８１】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項７８に記載の方法。
【請求項８２】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項７８に記載の方法。
【請求項８３】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項７８に記載の方法。
【請求項８４】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項８３に記載の方法。
【請求項８５】
前記接合部は前記基板に対向する前記基層の前記表面から約０．４ミクロン以下であることを特徴とする請求項７８に記載の方法。
【請求項８６】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下であることを特徴とする請求項７８に記載の方法。
【請求項８７】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項７８に記載の方法。
【請求項８８】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項８７に記載の方法。
【請求項８９】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有することを特徴とする請求項７８に記載の方法。
【請求項９０】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項７８に記載の方法。
【請求項９１】
前記基板は炭化シリコンを含むことを特徴とする請求項７８に記載の方法。
【請求項９２】
前記半導体メサを形成するステップおよび前記半導体基層を形成するステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項７８に記載の方法。
【請求項９３】
前記半導体材料の前記層は接合部深さに接合部を含み、前記半導体材料の前記層のエッチングの前記深さは前記接合部深さよりも浅いことを特徴とする請求項９２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子工学の分野に関し、さらに詳細には、電子半導体素子および関連構造を形成する方法に関する。
【背景技術】
【０００２】
本出願は、２００２年１２月２０日に出願した「Laser Diode With Self-Aligned Index Guide And Via」と題する米国特許仮出願第６０／４３５２１３号、２００２年１２月２０日に出願した「Laser Diode With Surface Depressed Ridge Waveguide」と題する米国特許仮出願第６０／４３４９１４号、２００２年１２月２０日に出願した「Laser Diode With Etched Mesa Structure」と題する米国特許仮出願第６０／４３４９９９号、および２００２年１２月２０日に出願した「Laser Diode With Metal Current Spreading Layer」と題する米国特許仮出願第６０／４３５２１１号の利益を主張するものである。これらの仮出願の開示はそれぞれ、ここにそれらの全体が参照により本明細書に組み込まれる。
【０００３】
本出願はまた、本出願と同時出願の「Methods Of Forming Semiconductor Devices Having Self Aligned Semiconductor Mesas and Contact Layers And Related Devices」と題する米国特許出願第      号（整理番号５３０８−２８１）、本出願と同時出願の「Methods Of Forming Semiconductor Devices Including Mesa Structures And Multiple Passivation Layers And Related Devices」と題する米国特許出願第      号（整理番号５３０８−２８２）、および本出願と同時出願の「Methods Of Forming Semiconductor Mesa Structures Including Self-Aligned Contact Layers And Related Devices」と題する米国特許出願第      号（整理番号５３０８−２８０）に関連する。これらの米国特許出願の開示はそれぞれ、ここにそれらの全体が参照により本明細書に組み込まれる。
【０００４】
レーザとは、光子の誘導放出の結果としてコヒーレントな単色光を生成する装置である。光子の誘導放出はまた、レーザによって生成した光ビームに大きな光エネルギーを与え得る光学利得を生み出すことができる。多くの材料がレーザ効果を生み出し得るが、幾つかの高純度結晶（ルビーが一般例である）；半導体；幾つかの種類のガラス；二酸化炭素、ヘリウム、アルゴン、およびネオンを含めた幾つかの気体；ならびに、幾つかのプラズマが含まれる。
【０００５】
より最近では、レーザが半導体材料によって開発されてきており、したがってその小さなサイズ、低コスト、および半導体素子に典型的に伴う他の関連する利点を利用する。半導体技術分野においては、光子が主要な役割を果たす素子は「光」または「光電」素子と呼ばれる。次に、光素子には発光ダイオード（ＬＥＤ）、光検出器、光起電性素子、および半導体レーザが含まれる。
【０００６】
半導体レーザは、放出された放射が空間的および時間的コヒーレンスを有する点では他のレーザと同様である。上で留意したように、レーザ放射は高度に単色性であり（すなわち、帯域幅が狭く）、それは光の高度指向性ビームを生成する。しかし、半導体レーザは幾つかの点で他のレーザとは異なり得る。例えば、半導体レーザでは、その量子遷移が材料の帯域特性に関連し；半導体レーザは寸法が非常に小型であり、非常に狭い活性領域を有し、かつレーザビームのより大きな広がりを有することが可能であり；接合媒質の性質によって半導体レーザの特性に強く影響を与えることが可能であり；さらにＰＮ接合レーザでは、レーザ作用はダイオード自体に順方向電流を通過させることによって生成される。全体的に、半導体レーザは、素子を横切るように誘導した電流を変調することによって制御可能な、非常に効率的なシステムとなり得る。さらには、半導体レーザは非常に短い光子寿命を有し得るので、それらを使用して高周波変調をもたらすことができる。その結果、小さいサイズでありかつこのような高周波変調が可能であることによって、半導体レーザは光ファイバ通信用の重要な光源になることができる。
【０００７】
広い観点から言えば、半導体レーザの構造は、光増幅が生じ得る共振空胴を創り出すために光閉じ込め、および、誘導放出を発生させるように高い電流密度を生成するために電気の閉じ込めを備えるべきである。さらには、レーザ効果（放射の誘導放出）を生成するために、半導体は間接バンドギャップ材料ではなく直接バンドギャップ材料であり得る。半導体特性に精通している者には知られているように、直接バンドギャップ材料は、電子が価電子帯から導電帯へ遷移するのに電子の結晶運動量が変化する必要がないものである。砒化ガリウムおよび窒化ガリウムは直接バンドギャップ半導体の例である。間接バンドギャップ半導体では別の状況が存在する。すなわち、結晶運動量の変化には、電子が価電子帯と伝導帯との間を遷移することが必要である。シリコンおよび炭化シリコンは、このような間接型半導体の例である。
【０００８】
半導体レーザの理論、構造、および動作に関する有用な説明が、光および電気の閉じ込めならびにミラーリング（ｍｉｒｒｏｒｉｎｇ）を含めて、参照により本明細書に全体として組み込まれる文献に記載されている（例えば、非特許文献１参照）。
【０００９】
ＬＥＤおよびレーザのようなフォトニック素子に精通している者には知られているように、所与の半導体材料によって生成可能な電磁放射（すなわち、光子）の周波数は、その材料のバンドギャップの関数であり得る。より狭いバンドギャップは、より低いエネルギーの、より長い波長の光子を生成する。他方で、より広いバンドギャップの材料は、より高いエネルギーの、より短い波長の光子を生成する。例えば、レーザに通常使用される１つの半導体は、燐化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）である。この材料のバンドギャップ（実際には、バンドギャップ領域は、存在する各元素の分子または原子分率に応じる）のために、ＡｌＩｎＧａＰが生成できる光は、可視スペクトルの赤色部分、すなわち、約６００から７００ナノメートル（ｎｍ）に限定され得る。スペクトルの青色または紫外部分にある波長を有する光子を生成するためには、相対的に大きなバンドギャップを有する半導体材料を使用することができる。窒化ガリウム（ＧａＮ）；三元合金、すなわち、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、および窒化アルミニウムインジウム（ＡｌＩｎＮ）；ならびに四元合金、すなわち、窒化アルミニウムガリウムインジウム（ＡｌＩｎＧａＮ）などのＩＩＩ族窒化物が、それらの相対的に大きなバンドギャップ（ＧａＮでは、室温で３．３６電子ボルト）のために青色およびＵＶレーザには魅力のある候補材料である。したがって、ＩＩＩ族窒化物系レーザダイオードは、３７０〜４２０ｎｍ域にある光を発することが証明されている。
【００１０】
本出願人の数多くの特許および同時係属の特許出願が、同様に光電素子の設計および作製を論じている。例えば、ある文献は窒化ガリウム系光電素子の様々な方法および構造を説明している（例えば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、および特許文献６参照）。ある文献は、低歪み窒化物系レーザダイオード構造を説明している（例えば、特許文献７参照）。ある文献は、窒化物系光電素子のエピタキシャル構造を説明している（例えば、特許文献８および９参照）。ある文献は、フリップチップ接合方法を含めて、様々な金属接点構造および接合方法を説明している（例えば、特許文献１０および「Flip Chip Bonding of Light Emitting Devices and Light Emitting Devices Suitable for Flip-Chip Bonding」と題する特許文献１１、ならびに「Bonding of Light Emitting Diodes Having Shaped Substrates and Collects for Bonding of Light Emitting Diodes Having Shaped Substrates」特許文献１２および「Light Emitting Diodes Including Modifications for Submount Bonding and Manufacturing methods Therefor」特許文献１３参照）。ある文献は、ドライエッチング方法を説明している（例えば、特許文献１４参照）。ある文献は、窒化物系光電素子のパシベーション方法を説明している（例えば、「Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications」特許文献１５および「Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications」特許文献１６参照）。ある文献は、窒化物系レーザダイオードで使用するのに適切な活性層構造を説明している（例えば、「Group III Nitride Based Light Emitting Diode Structures with a Quantum Well and Superlattice、Group III Nitride Based Quantum Well Structures and Group III Nitride Based Superlattice Structures」特許文献１７および「Ultraviolet Light Emitting Diode」特許文献１８参照）。以上の特許、特許出願、および特許出願公開の内容は、本明細書において完全に記載されているものとして、参照によりその全体が本明細書に組み込まれる。
【００１１】
【特許文献１】米国特許第６、４５９、１００号明細書
【特許文献２】米国特許第６、３７３、０７７号明細書
【特許文献３】米国特許第６、２０１、２６２号明細書
【特許文献４】米国特許第６、１８７、６０６号明細書
【特許文献５】米国特許第５、９１２、４７７号明細書
【特許文献６】米国特許第５、４１６、３４２号明細書
【特許文献７】米国特許第５、８３８、７０６号明細書
【特許文献８】米国特許出願公開第２００２００９３０２０号明細書
【特許文献９】米国特許出願公開第２００２００２２２９０号明細書
【特許文献１０】米国特許出願公開第２００２０１２３１６４号明細書
【特許文献１１】米国特許出願公開第０３００４５０１５号明細書
【特許文献１２】米国特許出願公開第２００３００４２５０７号明細書
【特許文献１３】米国特許出願公開第２００３００１５７２１号明細書
【特許文献１４】米国特許第６、４７５、８８９号明細書
【特許文献１５】米国特許出願第０８／９２０４０９号明細書
【特許文献１６】米国特許出願公開第２００３００２５１２１号明細書
【特許文献１７】米国特許出願公開第２００３０００６４１８号明細書
【特許文献１８】米国特許出願公開第２００３００２００６１号明細書
【特許文献１９】米国特許出願第      号（整理番号５３０８−２８０）
【特許文献２０】米国特許出願第      号（整理番号５３０８−２８１）
【特許文献２１】米国特許出願第      号（整理番号５３０８−２８２）
【非特許文献１】Sze著、Physics of Semiconductor Devices、第２版（１９８１年）、７０４〜７４２頁
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上に論じた構造および方法にもかかわらず、ビームの品質、安定性、電圧特性、案内（ｇｕｉｄｉｎｇ）電流特性、および／または動作電流特性を向上させる他の構造ならびに／または方法が望ましい場合もあり得る。
【課題を解決するための手段】
【００１３】
本発明の実施形態によれば、発光素子は、炭化シリコン基板と、この基板上の半導体構造とを含み得る。さらに詳細には、この半導体構造は、基板に隣接するメサ基部、基板に対向するメサ表面、およびメサ表面とメサ基部との間のメサ側壁を有するメサを含み得る。さらには、半導体構造は炭化シリコン基板に隣接する第１の導電型を有することが可能であり、半導体構造はメサ表面に隣接する第２の導電型を有することが可能であり、さらに半導体構造は第１の導電型と第２の導電型との間に接合部を有することが可能である。さらには、メサは、発光素子のための電流閉じ込めまたは光閉じ込めの少なくとも一方を半導体構造の中に設けるように構成可能である。
【００１４】
１つの別法では、接合部はメサ基部とメサ表面との間にあり得る。もう１つの別法では、半導体構造はメサ基部と炭化シリコン基板との間に半導体基層を含むことが可能であり、接合部は炭化シリコン基板に対向する基層の表面と炭化シリコン基板との間にあり得る。さらには、半導体構造はＩＩＩ−Ｖ族の半導体材料を含み得る。
【００１５】
本発明のさらなる実施形態によれば、電子素子は、基板と、この基板上の半導体メサとを含み得る。さらに詳細には、半導体メサは、基板に隣接するメサ基部、基板に対向するメサ表面、およびメサ表面とメサ基部との間のメサ側壁を含み得る。さらには、半導体メサは、メサ基部と接合部との間に第１の導電型を有することが可能であり、この接合部はメサ基部とメサ表面との間にあることが可能であり、さらに半導体メサは接合部とメサ表面との間に第２の導電型を有することが可能である。
【００１６】
接合部は、第２の導電型のドーピングが始まる物理的位置を含むことが可能であり、第１の導電型はＮ型であることが可能であり、かつ第２の導電型はＰ型であることが可能である。半導体メサはＩＩＩ族窒化物の半導体材料などのＩＩＩ−Ｖ族の半導体材料を含み得る。
【００１７】
さらには、接合部はメサ基部から約５ミクロン以下であることが可能であり、さらに特定的には、接合部はメサ基部から約０．７５ミクロン以下であることが可能である。さらには、接合部はメサ基部から少なくとも約０．０５ミクロンであることが可能であり、さらに特定的には、接合部はメサ基部から少なくとも約０．１ミクロンであることが可能である。半導体メサは約０．１ミクロンから５ミクロンまでの範囲内の厚みを有し得る。
【００１８】
半導体基層は基板と半導体メサとの間に含まれることが可能であり、半導体基層は全体にわたって第１の導電型を有することが可能である。さらに特定的には、半導体基層は約５ミクロン以下の厚みを有することが可能であり、半導体基層および半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含み得る。さらには、基板は炭化シリコンを含み得る。
【００１９】
本発明の追加的な実施形態によれば、電子素子が、基板と、この基板上の半導体基層と、基板に対向する基層の表面上の半導体メサとを含み得る。半導体基層は、基板と接合部との間に第１の導電型を有することが可能であり、この接合部は基板と基板に対向する基層の表面との間にあることが可能であり、さらに半導体基層は接合部と基板に対向する基層の表面との間に第２の導電型を有することが可能である。半導体メサは、半導体基層に対向するメサ表面、およびメサ表面と基層との間のメサ側壁を有することが可能であり、さらに半導体メサは全体にわたって第２の導電型を有することが可能である。
【００２０】
接合部は第２の導電型のドーピングが始まる物理的位置であることが可能であり、第１の導電型はＮ型であることが可能であり、かつ第２の導電型はＰ型であることが可能である。半導体メサおよび半導体基層のそれぞれがＩＩＩ族窒化物の半導体材料などのＩＩＩ−Ｖ族の半導体材料を含み得る。
【００２１】
接合部は基板に対向する基層の表面から約０．４ミクロン以下であることが可能であり、さらに特定的には、接合部は基板に対向する基層の表面から約０．２ミクロン以下であることが可能である。さらには、接合部は基板に対向する基層の表面から少なくとも約０．０５ミクロンであることが可能であり、さらに特定的には、接合部は基板に対向する基層の表面から少なくとも約０．１ミクロンであることが可能である。さらには、半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有することが可能であり、半導体基層は約５ミクロン以下の厚みを有することが可能である。さらに、基板は炭化シリコンを含み得る。
【００２２】
本発明のさらに追加的な実施形態によれば、電子素子を形成する方法が、基板上に半導体メサを形成するステップを含み得る。半導体メサは、基板に隣接するメサ基部、基板に対向するメサ表面、およびメサ表面とメサ基部との間のメサ側壁を有し得る。さらには、半導体メサはメサ基部と接合部との間に第１の導電型を有することが可能であり、この接合部はメサ基部とメサ表面との間にあることが可能であり、さらに半導体メサは接合部とメサ表面との間に第２の導電型を有することが可能である。
【００２３】
接合部は、第２の導電型のドーピングが始まる物理的位置を含むことが可能であり、第１の導電型はＮ型であることが可能であり、かつ第２の導電型はＰ型であることが可能である。半導体メサはＩＩＩ族窒化物の半導体材料などのＩＩＩ−Ｖ族の半導体材料を含み得る。
【００２４】
接合部はメサ基部から約５ミクロン以下であることが可能であり、さらに特定には、接合部はメサ基部から約０．７５ミクロン以下であることが可能である。さらに、接合部はメサ基部から少なくとも約０．０５ミクロンであることが可能であり、さらに特定的には、接合部はメサ基部から少なくとも約０．１ミクロンであることが可能である。半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有し得る。
【００２５】
さらには、半導体基層は基板と半導体メサとの間に形成可能であり、半導体基層は全体にわたって第１の導電型を有することが可能である。さらに詳細には、半導体メサを形成するステップおよび半導体基層を形成するステップは、基板上に半導体材料の層を形成するステップと、半導体材料のその層の上にマスクを形成するステップと、マスクによって露出された半導体材料の層の一部をエッチングするステップとを含むことが可能であり、エッチングの深さがメサの厚みを画定する。半導体材料の層はまた、接合部深さに接合部を含むことが可能であり、半導体材料の層のエッチングの深さは接合部深さよりも深い。
【００２６】
半導体基層は約５ミクロン以下の厚みを有することが可能であり、半導体基層および半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含み得る。基板は炭化シリコンを含み得る。
【００２７】
本発明のさらに追加的な実施形態によれば、電子素子を形成する方法が、基板上に半導体基層を形成するステップと、基板に対向する基層の表面の半導体メサを形成するステップとを含み得る。半導体基層は基板と接合部との間に第１の導電型を有することが可能であり、この接合部は基板と基板に対向する基層の表面との間にあることが可能であり、さらに半導体基層は接合部と基板に対向する基層の表面との間に第２の導電型を有することが可能である。半導体メサは半導体基層に対向するメサ表面、およびメサ表面と基層との間のメサ側壁を有することが可能であり、半導体メサは全体にわたって第２の導電型を有する。
【００２８】
接合部は、第２の導電型のドーピングが始まる物理的位置を含むことが可能であり、第１の導電型はＮ型であることが可能であり、かつ第２の導電型はＰ型であることが可能である。半導体メサおよび半導体基層のそれぞれがＩＩＩ族窒化物の半導体材料などのＩＩＩ−Ｖ族の半導体材料を含み得る。さらに、接合部は基板に対向する基層の表面から約０．４ミクロン以下であり、さらに特定的には、接合部は基板に対向する基層の表面から約０．２ミクロン以下であり得る。
【００２９】
接合部は基板に対向する基層の表面から少なくとも約０．０５ミクロンであることが可能であり、さらに特定的には、接合部は基板に対向する基層の表面から少なくとも約０．１ミクロンであることが可能である。半導体メサは約０．１ミクロンから５ミクロンまでの範囲内にある厚みを有し得る。半導体基層は約５ミクロン以下の厚みを有することが可能であり、基板は炭化シリコンを含むことが可能である。
【００３０】
さらに、半導体メサを形成するステップおよび半導体基層を形成するステップは、基板上に半導体材料の層を形成するステップと、半導体材料のその層の上にマスクを形成するステップと、このマスクによって露出された半導体材料の層の一部をエッチングするステップとを含むことが可能であり、エッチングの深さがメサの厚みを画定する。さらに詳細には、半導体材料は接合部深さに接合部を含むことが可能であり、半導体材料の層のエッチングの深さは接合部深さよりも浅いことが可能である。
【発明を実施するための最良の形態】
【００３１】
ここで、本発明の好ましい実施形態が示されている添付の図面を参照して、以下に本発明をさらに十分に説明する。しかし、本発明は、異なる形態で実施することも可能であり、本明細書に記載した実施形態に限定されるものと見なすべきではない。さらに正確に言えば、これらの実施形態は、本開示が完璧かつ完全になるように、さらに本発明の範囲が当業者に十分に伝わるように提供されるものである。図面では、明瞭にするために層および領域の厚みが誇張されている。層が別の層または基板の「上」にあると言及されるとき、それは他の層または基板の上に直接存在してもよいし、または介在層が存在してもよいことも理解されよう。要素が別の要素に「結合」または「連結」されていると言及されるとき、それは他の要素に直接結合または連結されてもよいし、または介在要素が存在しもよいことも理解されよう。全体を通じて同様の符号が同様の要素を指す。さらに、本明細書では「垂直」および「水平」などの相対的な用語を使用して、図に示した基板または基層に対する関係を説明する場合がある。これらの用語は、図に示した定位置に加えて、素子の異なる定位置を包含しようとするものであることが理解されよう。
【００３２】
図１の断面図に示すように、本発明の実施形態に係る半導体素子は、基板１２と、半導体基層１９およびこの基層１９の一部の上の半導体メサ２０を含むエピタキシャル半導体構造１４とを含み得る。さらに詳細には、半導体メサ２０は、基層１９に対向するメサ表面２０Ａ、このメサ表面２０Ａと基層１９との間のメサ側壁２０Ｂ、および基層に隣接するメサ基部２０Ｃを含み得る。図示目的のために、破線が半導体メサ２０と半導体基層１９との間に示されているが、他方では、これらの２つの間に物理的障壁、接合、または不連続は存在せず、半導体基層１９と半導体メサ２０との隣接部分は同じ半導体材料を含み得ることも理解される。
【００３３】
本素子はまた、半導体基層１９の上と半導体メサ２０の一部の上にパシベーション層２４を備え得るが、メサ表面２０Ａの一部にはパシベーション層２４は存在しない。さらには、パシベーション層が存在しないメサ表面２０Ａの一部の上に第１のオーム接触層２６を備えることが可能であり、かつパシベーション層２４およびオーム接触層２６の上に金属被層２８を備えることが可能である。さらには、メサ２０、半導体基層１９、および基板１２を貫通する電流路を画定するために、半導体構造１４に対向する基板１２上に第２のオーム接触層２７を備えることができる。別法では、電流が基板１２を流れる必要がないように、エピタキシャル半導体構造１４と同じ基板側に第２のオーム接触層を設けてもよい。
【００３４】
幾つかの実施形態では、基板１２が、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および／もしくは３Ｃなどのポリタイプを有するＮ型炭化シリコン；サファイヤ；窒化ガリウム；ならびに／または窒化アルミニウムのような基板材料を含み得る。さらには、エピタキシャル半導体構造１４および基板１２を通過する「垂直」電流の流れを有する「垂直」素子となるように、基板１２は導電性であり得る。別法では、「水平」素子となるように、基板１２は、両方のオーム接触が基板の同じ側に設けられる箇所を絶縁または半絶縁していてもよい。導電性基板を「水平」素子に使用することもできよう。さらには、半導体構造１４を形成する半導体材料の非パターン形成部分を含むように基板という用語を定義してもよく、かつ／または基板１２と半導体構造１４との間に材料の変わり目が存在していなくてもよい。
【００３５】
エピタキシャル半導体構造１４の一部は、例えば、半導体レーザ素子に光閉じ込めおよび／または電流閉じ込めを設けるために、パターン形成してメサストライプ（ｍｅｓａ  ｓｔｒｉｐｅ）にすることができる。図示のように、エピタキシャル半導体構造１４の一部のみがメサ２０の中に含まれる。例えば、エピタキシャル半導体構造１４は、Ｎ型およびＰ型層を含むことが可能であり、Ｎ型およびＰ型層の一方または両方の一部がメサ２０の中に含まれていてもよい。特定の実施形態によれば、エピタキシャル半導体構造１４が、基板１２に隣接するＮ型層と、Ｎ型層上にあって基板１２に対向するＰ型層とを含むことができる。メサは、Ｐ型層の一部を含み、Ｎ型層を一切含んでいなくてもよい。別法では、メサはＰ型層の全部およびＮ型層の一部（全部ではない）を含んでもよいし、またはＰ型層の全部およびＮ型層の全部を含んでもよい（メサ２０の側壁が基板１２まで達するように）。
【００３６】
半導体構造１４はまた、Ｎ型層とＰ型層との間に接合部を含み得る。例えば、この接合部は、Ｐ型ドーピングが始まる半導体構造１４の物理的位置として画定された構造的接合部であり得る。したがって、構造的接合部および実際の電子的なＰＮ接合部は、反応器の影響（ｒｅａｃｔｏｒ  ｅｆｆｅｃｔｓ）、ドーパント取込み率、ドーパント活性化率、ドーパント拡散、および／または他のメカニズムによって半導体構造１４中において様々な位置を有し得る。
【００３７】
エピタキシャル半導体構造１４はまた、Ｎ型層とＰ型層との間の接合部に活性層を含むことができる。この活性層は、幾つかの異なる構造および／または層および／またはそれらの組合せを含み得る。例えば、活性層は、単一または多重量子井戸、二重ヘテロ構造、および／または超格子を含み得る。活性層はまた、素子中のレーザ作用を増強できる光および／または電流の閉じ込め層も含み得る。さらには、活性層の一部がＮ型層とＰ型層との間の接合部に隣接するＮ型層および／またはＰ型層の中に含まれ得る。特定の実施形態によれば、この活性層は、Ｐ型層との接合部に隣接するＮ型層の中に含まれ得る。
【００３８】
一例として、エピタキシャル半導体材料の均一な厚みの層が、基板１２上に形成可能であり、エピタキシャル半導体材料のこの層の上にオーム接触材料の層を形成することができる。例えば、半導体メサ２０およびオーム接触層２６は、同じエッチングマスクを使用して、異なるエッチングマスクを使用して、かつ／またはリフトオフ（ｌｉｆｔ−ｏｆｆ）技法を用いて、接点材料層およびエピタキシャル半導体材料層を選択的にエッチングすることによって形成可能である。メサ、接触層、およびパシベーション層を形成する方法が論じられている（例えば、特許文献１９、特許文献２０、および特許文献２１を参照されたい。尚、これらの開示はここで参照により本明細書に組み込まれる）。
【００３９】
エピタキシャル半導体材料の露出部分は、反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング、および／または誘導結合プラズマ（ＩＣＰ）エッチングなどのドライエッチングを用いて除去可能である。さらに詳細には、エピタキシャル半導体層は、アルゴン（Ａｒ）環境において塩素（Ｃｌ2）エッチング液によるドライエッチングを用いてエッチング可能である。例えば、約５から５０ミリトルの範囲内の圧力および約２００から１０００Ｗの範囲内のＲＦ電力にあるＲＩＥ反応器の中において、アルゴンを約２から４０ｓｃｃｍの範囲内の流量で流し、かつ塩素を約５から５０ｓｃｃｍの流量で流し得る。これらのエッチングパラメータは、一例として与えられるものであり、他のエッチングパラメータも使用可能である。
【００４０】
さらには、半導体基層１９および半導体メサ２０の厚み、ならびにメサ基部から導電性接合部までの距離は、基層およびメサがパターン形成される半導体層の元の厚み、半導体層中の接合部の元の深さ、ならびに半導体メサ２０を形成するために使用するエッチングの深さによって決まり得る。本発明の実施形態によれば、メサのエッチング深さ（および得られるメサの厚み）は約０．１から５ミクロンの範囲内であり得るが、追加的な実施形態によれば、約２．５ミクロンよりも大きくなくてよい。さらには、メサ側壁２０Ｂ間のメサ表面２０Ａの幅は約１から３ミクロンの範囲内にあり、メサ基部２０Ｃから基板までの距離Ｄ基板は約０から４．９ミクロンの範囲内にあり得る。この距離Ｄ基板は、半導体基層１９の厚みの寸法でもある。さらには、メサ表面２０ＡはＰ型半導体材料であり得る。
【００４１】
半導体基層１９または半導体メサ２０の中の接合部の位置は、基層およびメサがパターン形成される半導体層中の導電性接合部の元の深さによって決まり得る。半導体メサ２０を形成するために使用するエッチングのエッチング深さが半導体層中の接合部の深さよりも深ければ、接合部は、得られる半導体メサ２０の中に含まれ得る。別法として、半導体メサ２０を形成するために使用されるエッチングのエッチング深さが半導体層中の接合部の深さよりも浅ければ、接合部は、半導体基層１９の中に含まれ得る。
【００４２】
特定の実施形態によれば、半導体メサ２０は、Ｎ型層とＰ型層との間の構造的接合部が、約０．４ミクロン以下の距離だけ、さらに特定的には、約０．２ミクロン以下の距離だけメサ基部２０Ｃから離間した半導体基層１９の中に含まれるように形成可能である。半導体基層１９中の構造的接合部を半導体メサ２０の外側に設けることによって、得られる半導体レーザに関するビーム品質、安定性、および／または電圧特性が向上し得る。
【００４３】
別法では、半導体メサ２０は、Ｎ型層とＰ型層との間の構造的接合部が、約５ミクロン以下の距離だけ、さらに特定的には、約０．７５ミクロン以下の距離だけメサ基部２０Ｃから離れた半導体メサ２０の中に含まれるように形成可能である。構造的接合部を半導体メサ２０の中に設けることによって、得られる半導体レーザはより強力な案内（ｇｕｉｄｉｎｇ）電流特性および／または向上した動作電流特性を備えることができる。
【００４４】
本発明の特定の実施形態に係る半導体素子が図２に示されている。図２に示すように、半導体素子は、基板１１２と、半導体基層１１９およびこの基層１１９の一部の上の半導体メサ１２０を含むエピタキシャル半導体構造１１４とを含み得る。さらに詳細には、半導体メサ１２０は、基層１１９に対向するメサ表面１２０Ａ、このメサ表面１２０Ａと基層１１９との間のメサ側壁１２０Ｂ、および基層に隣接するメサ基部１２０Ｃを含み得る。図示目的のために、破線が半導体メサ１２０と半導体基層１１９との間に示されているが、他方では、これら２つの間に物理的障壁、接合、または不連続は存在せず、半導体基層１１９と半導体メサ１２０との隣接部分は同じ半導体材料を含み得ることも理解される。
【００４５】
本素子はまた、半導体基層１１９の上と半導体メサ１２０の一部の上にパシベーション層１２４を備え得るが、メサ表面１２０Ａの一部にはパシベーション層１２４が存在しない。さらには、パシベーション層が存在しないメサ表面１２０Ａの一部の上に第１のオーム接触層１２６を備えることが可能であり、かつパシベーション層１２４およびオーム接触層１２６の上に金属被層１２８を備えることが可能である。さらには、メサ１２０、半導体基層１１９、および基板１１２を貫通する電流路を画定するために、半導体構造１１４に対向する基板１１２上に第２のオーム接触層１２７を備えることができる。別法では、電流が基板１１２を流れる必要がないように、エピタキシャル半導体構造１１４と同じ基板側に第２のオーム接触層を設けてもよい。
【００４６】
幾つかの実施形態では、基板１１２が、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および／もしくは３Ｃなどのポリタイプを有するＮ型炭化シリコン；サファイヤ；窒化ガリウム；ならびに／または窒化アルミニウムのような基板材料を含み得る。さらには、エピタキシャル半導体構造１１４および基板１１２を通過する「垂直」電流の流れを有する「垂直」素子となるように、基板１１２は導電性であり得る。別法では、「水平」素子となるように、基板１１２は、両方のオーム接触が基板の同じ側に設けられる箇所を絶縁または半絶縁していてもよい。導電性基板を「水平」素子に使用することもできよう。さらには、半導体構造１１４を形成する半導体材料の非パターン形成部分を含むように基板という用語を定義してもよく、かつ／または基板１１２と半導体構造１１４との間に材料の変わり目が存在していなくてもよい。
【００４７】
エピタキシャル半導体構造１１４の一部は、例えば、半導体レーザ素子に光閉じ込めおよび／または電流閉じ込めを設けるために、パターン形成してメサストライプにすることができる。図示のように、エピタキシャル半導体構造１１４の一部のみがメサ１２０の中に含まれ、エピタキシャル半導体構造１１４の残りの部分は半導体基層１１９の中に含まれる。さらに詳細には、エピタキシャル半導体構造１１４は、Ｎ型層１１５を含み得るが、その全部が基板１１２に隣接する半導体基層１１９中に含まれる。エピタキシャル半導体構造１１４はまた、Ｎ型層とＰ型層との間に接合部１２２を備えるＰ型層（部分１１７’および１１７”を含む）を含み得る。上で論じたように、接合部１２２は、Ｐ型ドーピングが始まる位置として画定された構造的な接合部であり得る。したがって、構造的な接合部および実際の電子的なＰＮ接合部は、反応器の影響、ドーパント取込み率、ドーパント活性化率、ドーパント拡散、および／または他のメカニズムによって半導体構造１１４中において様々な位置を有し得る。
【００４８】
図２に示すように、Ｐ型層の第１部分１１７’が半導体基層１１９の中に含まれ、Ｐ型層の第２部分１１７”が半導体メサ１２０の中に含まれる。Ｐ型層の第１部分１１７’の厚みは、メサ基部１２０Ｃから半導体基層１１９中の接合部１２２までの距離（Ｄ’接合部と表示）と同じであり、Ｐ型層の第２部分１１７”の厚み（Ｔ’と表示）は半導体メサ１２０の厚みと同じである。さらには、メサ基部１２０Ｃと基板１１２との間の距離Ｄ’基板は、半導体基層１１９の厚みと同じである。したがって、Ｎ型層１１５の厚みは、Ｄ’基板からＤ’接合部を減じた差に等しい。
【００４９】
特定の実施形態によれば、半導体メサ１２０は、Ｎ型層とＰ型層との間の接合部１２２が、約０．４ミクロン以下の距離Ｄ’接合部だけ、さらに特定的には、約０．２ミクロン以下の距離だけ、メサ基部１２０Ｃから離れた半導体基層１１９の中に含まれるように形成可能である。さらには、接合部１２２は、少なくとも約０．０５ミクロンの距離Ｄ’接合部だけメサ基部１２０Ｃから離れた半導体基層１１９の中に含まれ得るが、さらに特定的には、接合部１２２は、少なくとも約０．１ミクロンの距離Ｄ’接合部だけ、メサ基部１２０Ｃから離れた半導体基層１１９の中に含まれ得る。半導体基層１１９中の構造的接合部を半導体メサ１２０の外側に設けることによって、得られる半導体レーザに関するビーム品質、安定性、および／または電圧特性が向上し得る。
【００５０】
エピタキシャル半導体構造１１４はまた、Ｎ型層とＰ型層との間の接合部１２２に活性層を含むことができる。この活性層は、幾つかの異なる構造および／または層および／またはそれらの組合せを含み得る。例えば、活性層は、単一または多重量子井戸、二重ヘテロ構造、および／または超格子を含み得る。活性層はまた、素子中のレーザ作用を増強できる光および／または電流の閉じ込め層も含み得る。さらには、活性層の一部がＮ型層とＰ型層との間の接合部に隣接するＮ型層および／またはＰ型層の中に含まれ得る。特定の実施形態によれば、この活性層は、Ｐ型層との接合部１２２に隣接するＮ型層１１５の中に含まれ得る。
【００５１】
一例として、エピタキシャル半導体材料の均一な厚みの層が、基板１１２上に形成可能であり、エピタキシャル半導体材料のこの層上にオーム接触材料の層を形成することができる。例えば、半導体メサ１２０およびオーム接触層１２６は、同じエッチングマスクを使用して、異なるエッチングマスクを使用して、かつ／またはリフトオフ技法を用いて、接点材料層およびエピタキシャル半導体材料層を選択的にエッチングすることによって形成可能である。メサ、接触層、およびパシベーション層を形成する方法が論じられている（例えば、特許文献１９、特許文献２０、および特許文献２１を参照されたい。尚、これらの開示はここで参照により本明細書に組み込まれる）。
【００５２】
エピタキシャル半導体材料の露出部分は、反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング、および／または誘導結合プラズマ（ＩＣＰ）エッチングなどのドライエッチングを使用して除去可能である。さらに詳細には、エピタキシャル半導体層は、アルゴン（Ａｒ）環境において塩素（Ｃｌ2）エッチング液によるドライエッチングを用いてエッチング可能である。例えば、約５から５０ミリトルの範囲内の圧力および約２００から１０００Ｗの範囲内のＲＦ電力にあるＲＩＥ反応器中において、アルゴンを約２から４０ｓｃｃｍの範囲内の流量で流し、かつ塩素を約５から５０ｓｃｃｍの流量で流し得る。これらのエッチングパラメータは、一例として与えられるものであり、他のエッチングパラメータも使用可能である。
【００５３】
さらには、半導体基層１１９および半導体メサ１２０の厚み、ならびにメサ基部１２０Ｃから接合部１１２までの距離Ｄ’接合部が、基層１１９およびメサ１２０がパターン形成される半導体層の元の厚み、半導体層中の導電性接合部１２２の元の深さ、ならびに半導体メサ１２０を形成するために使用するエッチングの深さによって決まり得る。本発明の実施形態によれば、メサのエッチング深さ（および得られるメサの厚みＴ’）は約０．１から５ミクロンまでの範囲内であり得るが、追加的な実施形態によれば、約２．５ミクロンよりも大きくなくてよい。さらには、メサ側壁１２０Ｂ間のメサ表面１２０Ａの幅は約１から３ミクロンまでの範囲内にあり、メサ基部１２０Ｃから基板までの距離Ｄ基板は約０から４．９ミクロンまでの範囲内にあり得る。この距離Ｄ基板は、半導体基層１１９の厚みの寸法でもある。さらには、メサ表面１２０ＡはＰ型半導体材料であり得る。
【００５４】
半導体基層１１９中の接合部１２２の位置は、基層およびメサがパターン形成される半導体層中の接合部の元の深さ（Ｔ’＋Ｄ’接合部）と、メサ１２０を形成するために使用されるエッチング深さＴ’によって決まり得る。特に、半導体メサ１２０を形成するために使用されるエッチングのエッチング深さＴ’は、接合部１２２が半導体基層１１９の中に含まれるように半導体層中の接合部の深さよりも浅くすることができる。
【００５５】
本発明の追加的な実施形態に係る半導体素子が図３に示されている。図３に示すように、半導体素子は、基板２１２と、半導体基層２１９およびこの基層２１９の一部の上の半導体メサ２２０を含むエピタキシャル半導体構造２１４とを含み得る。さらに詳細には、半導体メサ２２０は、基層２１９に対向するメサ表面２２０Ａ、このメサ表面２２０Ａと基層２１９との間のメサ側壁２２０Ｂ、および基層に隣接するメサ基部２２０Ｃとを含み得る。例示目的のために、半導体メサ２２０と半導体基層２１９との間に破線が示されているが、他方では、これら２つの間に物理的障壁、接合、または不連続が存在せず、半導体基層２１９と半導体メサ２２０との隣接部分は同じ半導体材料を含み得ることも理解されよう。
【００５６】
本素子はまた、半導体基層２１９の上と半導体メサ２２０の一部の上にパシベーション層２２４も含み得るが、メサ表面２２０Ａの一部にはパシベーション層２２４は存在しない。さらには、パシベーション層が存在しないメサ表面２２０Ａの一部の上に第１のオーム接触層２２６を備えることが可能であり、かつパシベーション層２２４およびオーム接触層２２６の上に金属被層２２８を備えることが可能である。さらには、メサ２２０、半導体基層２１９、および基板２１２を貫通する電流路を画定するために、半導体構造２１４に対向する基板２１２上に第２のオーム接触層２２７を設けることができる。別法では、電流が基板２１２を流れる必要がないように、エピタキシャル半導体構造２１４と同じ基板側に第２のオーム接触層を設けてもよい。
【００５７】
幾つかの実施形態では、基板２１２が、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および／もしくは３Ｃなどのポリタイプを有するＮ型炭化シリコン；サファイヤ；窒化ガリウム；ならびに／または窒化アルミニウムのような基板材料を含み得る。さらには、エピタキシャル半導体構造２１４および基板２１２を通過する「垂直」電流の流れを有する「垂直」素子となるように、基板２１２は導電性であり得る。別法では、「水平」素子となるように、基板２１２は、両方のオーム接触が基板の同じ面上に設けられる箇所を絶縁または半絶縁していてもよい。導電性基板を「水平」素子に使用することもできよう。さらには、半導体構造２１４を形成する半導体材料の非パターン形成部分を含むように基板という用語を定義してもよく、かつ／または基板２１２と半導体構造２１４との間に材料の変わり目が存在していなくてもよい。
【００５８】
エピタキシャル半導体構造２１４の一部は、例えば、半導体レーザ素子に光閉じ込めおよび／または電流閉じ込めを設けるために、パターン形成してメサストライプにすることができる。図示のように、エピタキシャル半導体構造２１４の一部のみがメサ２２０の中に含まれ、エピタキシャル半導体構造２１４の残りの部分は半導体基層２１９の中に含まれる。さらに詳細には、エピタキシャル半導体構造２１４は、Ｐ型層２１７を含み得るが、その全部がメサ表面２２０Ａに隣接する半導体メサ２２０の中に含まれる。エピタキシャル半導体構造２１４は、Ｐ型層とＮ型層との間に接合部２２２を備えるＮ型層（部分２１５’および２１５”を含む）を含むこともできる。上で論じたように、接合部２２２は、Ｐ型ドーピングが始まる位置として画定された構造的な接合部であり得る。したがって、構造的な接合部および実際の電子的なＰＮ接合部は、反応器の影響、ドーパント取込み率、ドーパント活性化率、ドーパント拡散、および／または他のメカニズムによって半導体構造１１４中において様々な位置を有し得る。
【００５９】
図３に示すように、Ｎ型層の第１部分２１５’が半導体基層２１９の中に含まれ、Ｎ型層の第２部分２１５”が半導体メサ２２０の中に含まれる。Ｎ型層の第１部分２１５’の厚みは、メサ基部２２０Ｃから基板２１２までの距離（Ｄ”基板と表示）と同じであり、Ｎ型層の第２部分２１５”の厚み（Ｄ”接合部と表示）は半導体メサ２２０ＣからＮ型層とＰ型層との間の接合部までの距離と同じである。さらには、半導体メサの厚みがＴ”と表示されている。したがって、Ｐ型層２１７の厚みは、メサ厚さＴ”からＤ”接合部を減じた差に等しい。
【００６０】
特定の実施形態によれば、半導体メサ２２０は、Ｎ型層とＰ型層との間の接合部２２２が、約５ミクロン以下の距離Ｄ”接合部だけ、さらに特定的には、約０．７５ミクロン以下の距離だけ、メサ基部２２０Ｃから離れたメサ２２０の中に含まれるように形成可能である。さらには、接合部２２２は、少なくとも約０．０５ミクロンの距離Ｄ”接合部だけ、メサ基部２２０Ｃから離れた半導体メサ２２０の中に含まれ得るが、さらに特定的には、接合部２２２は、少なくとも約０．１ミクロンの距離Ｄ”接合部だけメサ基部２２０Ｃから離れたメサ２２０の中に含まれ得る。半導体メサ２２０中の構造的接合部を半導体メサ２２０の外側に設けることによって、得られる半導体レーザは、より強力な案内（ｇｕｉｄｉｎｇ）電流および／または向上した動作電流特性が備わり得る。
【００６１】
エピタキシャル半導体構造２１４はまた、Ｎ型層とＰ型層との間の接合部に活性層を含むことができる。この活性層は、幾つかの異なる構造および／または層および／またはそれらの組合せを含み得る。例えば、活性層は、単一または多重量子井戸、二重ヘテロ構造、および／または超格子を含み得る。活性層は、素子中のレーザ作用を増強できる光および／または電流閉じ込め層も含み得る。さらには、活性層の一部が、Ｎ型層とＰ型層との間の接合部に隣接するＮ型層および／またはＰ型層の中に含まれ得る。特定の実施形態によれば、この活性層は、Ｐ型層２１７との接合部２２２に隣接するＮ型層２１５”の中に含まれ得る。
【００６２】
一例として、エピタキシャル半導体材料の均一な厚みの層が、基板２１２上に形成可能であり、エピタキシャル半導体材料のこの層上にオーム接触材料の層を形成することができる。例えば、半導体メサ２２０およびオーム接触層２２６は、同じエッチングマスクを使用して、異なるエッチングマスクを使用して、かつ／またはリフトオフ技法を用いて、接触材料層およびエピタキシャル半導体材料層を選択的にエッチングすることによって形成可能である。メサ、接触層、およびパシベーション層を形成する方法が論じられている（例えば、特許文献１９、特許文献２０、および特許文献２１を参照されたい。尚、これらの開示はここで参照により本明細書に組み込まれる）。
【００６３】
エピタキシャル半導体材料の露出部分は、反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング、および／または誘導結合プラズマ（ＩＣＰ）エッチングなどのドライエッチングを使用して除去可能である。さらに詳細には、エピタキシャル半導体層は、アルゴン（Ａｒ）環境において塩素（Ｃｌ2）エッチング液によるドライエッチングを用いてエッチング可能である。例えば、約５から５０ミリトルの範囲内の圧力および約２００から１０００Ｗの範囲内のＲＦ電力にあるＲＩＥ反応器中において、アルゴンを約２から４０ｓｃｃｍの範囲内の流量で流し、かつ塩素を約５から５０ｓｃｃｍの流量で流し得る。これらのエッチングパラメータは、一例として提供されるものであり、他のエッチングパラメータも使用可能である。
【００６４】
さらには、半導体基層２１９および半導体メサ２２０の厚み、ならびにメサ基部２２０Ｃから接合部までの距離Ｄ”接合部が、基層２１９およびメサ２２０がパターン形成される半導体層の元の厚み、半導体層中の接合部の元の深さ、ならびに半導体メサ２２０を形成するために使用するエッチングの深さによって決まり得る。本発明の実施形態によれば、メサのエッチング深さ（および得られるメサの厚みＴ”）は約０．１から５ミクロンの範囲内であり得るが、追加的な実施形態によれば、約２．５ミクロンより大きくなくてよい。さらにはメサ側壁２２０Ｂ間のメサ表面２２０Ａの幅は約１から３ミクロンの範囲内にあり、メサ基部２２０Ｃから基板までの距離Ｄ基板は約０から４．９ミクロンの範囲内にあり得る。この距離Ｄ基板は、半導体基層２１９の厚みの寸法でもある。さらには、メサ表面２２０ＡはＰ型半導体材料であり得る。
【００６５】
半導体メサ２２０中の接合部２２２の位置は、基層２１９およびメサ２２０がパターン形成される半導体層の中の接合部の元の深さ（Ｔ”−Ｄ”接合部）と、メサ２２０を形成するために使用されるエッチング深さによって決まり得る。特に、半導体メサ２２０を形成するために使用されるエッチングのエッチング深さＴ”は、接合部が半導体基層２１９の中に含まれるように半導体層中の接合部の深さよりも深くすることができる
得られる半導体素子は端面発光型半導体レーザとなり、半導体メサストライプの長手方向に沿って基板と平行に光を発することができる。換言すれば、光を上で論じた図の断面に対して垂直方向に沿って発することができる。レーザダイオードなどの発光素子を作製する方法に関して方法および素子を論じてきたが、本発明の実施形態に係る方法は、通常のダイオード、通常の発光ダイオード、または半導体メサを含む任意の他の半導体素子など、他の半導体素子を作製するために用いることができる。
【００６６】
本発明をその好ましい実施形態を参照して詳細に示しかつ説明したが、添付の特許請求の範囲およびそれらの均等物によって定義された本発明の趣旨および範囲から逸脱することなく、本発明において形態および細部の様々な変更がなされ得ることは当業者には理解されよう。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態に係る半導体素子を示す断面図である。
【図２】本発明の追加的な実施形態に係る半導体素子を示す断面図である。
【図３】本発明のさらに追加的な実施形態に係る半導体素子を示す断面図である。
【図１】
2006511944.tif 000003
【図２】
2006511944.tif 000004
【図３】
2006511944.tif 000005
【手続補正書】
【提出日】平成17年2月16日(2005.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子であって、
炭化シリコン基板と、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有するメサを含む半導体構造と、
を備え、前記半導体構造は前記炭化シリコン基板に隣接して第１の導電型を有し、前記半導体構造は前記メサ表面に隣接して第２の導電型を有し、前記半導体構造は前記第１の導電型と前記第２の導電型との間に接合部を有することを特徴とする発光素子。
【請求項２】
前記接合部は前記メサ基部と前記メサ表面との間にあることを特徴とする請求項１に記載の発光素子。
【請求項３】
前記接合部は前記メサ基部から約５ミクロン以下にあることを特徴とする請求項２に記載の発光素子。
【請求項４】
前記接合部は前記メサ基部から約０．７５ミクロン以下にあることを特徴とする請求項２に記載の発光素子。
【請求項５】
前記接合部は前記メサ基部から少なくとも約０．０５ミクロンにあることを特徴とする請求項２に記載の発光素子。
【請求項６】
前記接合部は前記メサ基部から少なくとも約０．１ミクロンにあることを特徴とする請求項５に記載の発光素子。
【請求項７】
前記半導体構造は前記メサ基部と前記炭化シリコン基板との間に半導体基層を含み、前記接合部は前記炭化シリコン基板に対向する前記基層の表面と前記炭化シリコン基板との間にあることを特徴とする請求項１に記載の発光素子。
【請求項８】
前記接合部は前記炭化シリコン基板に対向する前記基層の前記表面から約０．４ミクロン以下にあることを特徴とする請求項７に記載の発光素子。
【請求項９】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下にあることを特徴とする請求項８に記載の発光素子。
【請求項１０】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項７に記載の発光素子。
【請求項１１】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項１０に記載の発光素子。
【請求項１２】
前記半導体構造はＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項１に記載の発光素子。
【請求項１３】
発光素子を形成する方法であって、前記方法は、
炭化シリコン基板を形成するステップと、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有するメサを含む半導体構造を形成するステップと、
を備え、前記半導体構造は前記炭化シリコン基板に隣接して第１の導電型を有し、前記半導体構造は前記メサ表面に隣接して第２の導電型を有し、前記半導体構造は前記第１の導電型と前記第２の導電型との間に接合部を有することを特徴とする方法。
【請求項１４】
前記接合部は前記メサ基部と前記メサ表面との間にあることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記接合部は前記メサ基部から約５ミクロン以下にあることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記接合部は前記メサ基部から約０．７５ミクロン以下にあることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記接合部は前記メサ基部から少なくとも約０．０５ミクロンにあることを特徴とする請求項１４に記載の方法。
【請求項１８】
前記接合部は前記メサ基部から少なくとも約０．１ミクロンにあることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記半導体構造は前記メサ基部と前記炭化シリコン基板との間に半導体基層を含み、前記接合部は、前記炭化シリコン基板に対向する前記基層の表面と前記炭化シリコン基板との間にあることを特徴とする請求項１３に記載の方法。
【請求項２０】
前記接合部は前記炭化シリコン基板に対向する前記基層の前記表面から約０．４ミクロン以下にあることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下にあることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項２２に記載の方法。
【請求項２４】
前記半導体構造はＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項１３に記載の方法。
【請求項２５】
電子素子であって、
基板と、
前記基板上に、前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有する半導体メサと、を備え、
前記半導体メサは前記メサ基部と接合部との間に第１の導電型を有し、前記接合部は前記メサ基部と前記メサ表面との間にあり、さらに前記半導体メサは前記接合部と前記メサ表面との間に第２の導電型を有することを特徴とする電子素子。
【請求項２６】
前記半導体メサは、発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体メサの中に備えること特徴とする請求項２５に記載の電子素子。
【請求項２７】
前記基板は炭化シリコン基板であることを特徴とする請求項２５に記載の電子素子。
【請求項２８】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項２５に記載の電子素子。
【請求項２９】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項２５に記載の電子素子。
【請求項３０】
前記半導体メサはＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項２５に記載の電子素子。
【請求項３１】
前記半導体メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項３０に記載の電子素子。
【請求項３２】
前記接合部は前記メサ基部から約５ミクロン以下であることを特徴とする請求項２５に記載の電子素子。
【請求項３３】
前記接合部は前記メサ基部から約０．７５ミクロン以下にあることを特徴とする請求項３２に記載の電子素子。
【請求項３４】
前記接合部は前記メサ基部から少なくとも０．０５ミクロンにあることを特徴とする請求項２５に記載の電子素子。
【請求項３５】
前記接合部は前記メサ基部から少なくとも０．１ミクロンにあることを特徴とする請求項３４に記載の電子素子。
【請求項３６】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内の厚みを有することを特徴とする請求項２５に記載の電子素子。
【請求項３７】
前記電子素子は前記基板と前記半導体メサとの間に半導体基層をさらに含み、前記半導体基層は全体にわたって前記第１の導電型を有することを特徴とする請求項２５に記載の電子素子。
【請求項３８】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項３７に記載の電子素子。
【請求項３９】
前記半導体基層および前記半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項３７に記載の電子素子。
【請求項４０】
前記基板は導電性材料を含むことを特徴とする請求項２５に記載の電子素子。
【請求項４１】
前記基板は導電性の半導体材料を含むことを特徴とする請求項４０に記載の電子素子。
【請求項４２】
前記導電性の半導体材料は窒化ガリウムおよび／または炭化シリコンの少なくとも一方を含むことを特徴とする請求項４１に記載の電子素子。
【請求項４３】
電子素子であって、
基板と、
前記基板上の半導体基層であって、前記半導体基層は前記基板と接合部との間に第１の導電型を有し、前記接合部は前記基板と前記基板に対向する前記基層の表面との間にあり、さらに前記半導体基層は前記接合部と前記基板に対向する前記基層の前記表面との間に第２の導電型を有することと、
前記基板に対向する前記基層の前記表面上の半導体メサであって、前記半導体メサは前記半導体基層に対向するメサ表面、および前記メサ表面と前記基層との間のメサ側壁を含み、前記半導体メサは全体にわたって前記第２の導電型を有することと、
を備えることを特徴とする電子素子。
【請求項４４】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体基層および半導体メサの中に備えるように構成されることを特徴とする請求項４３に記載の電子素子。
【請求項４５】
前記基板は炭化シリコン基板を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４６】
前記接合部は前記第２のドーピングが始まる物理的位置を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４７】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４８】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項４９】
前記半導体メサおよび前記半導体基層のそれぞれがＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項５０】
前記接合部は前記基板に対向する前記基層の前記表面から約０．４ミクロン以下にあることを特徴とする請求項４３に記載の電子素子。
【請求項５１】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下にあることを特徴とする請求項４３に記載の電子素子。
【請求項５２】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項４３に記載の電子素子。
【請求項５３】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項５２に記載の電子素子。
【請求項５４】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内の厚みを有することを特徴とする請求項４３に記載の電子素子。
【請求項５５】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項４３に記載の電子素子。
【請求項５６】
前記基板は導電性材料を含むことを特徴とする請求項４３に記載の電子素子。
【請求項５７】
前記基板は導電性の半導体材料を含むことを特徴とする請求項５６に記載の電子素子。
【請求項５８】
前記導電性の半導体材料は窒化ガリウムおよび／または炭化シリコンの少なくとも一方を含むことを特徴とする請求項５７に記載の電子素子。
【請求項５９】
電子素子を形成する方法であって、前記方法は、
基板の上に半導体メサを形成するステップを備え、前記半導体メサは前記基板に隣接するメサ基部、前記基板に対向するメサ表面、および前記メサ表面と前記メサ基部との間のメサ側壁を有し、前記半導体メサは前記メサ基部と接合部との間に第１の導電型を有し、前記接合部は前記メサ基部と前記メサ表面との間にあり、さらに前記半導体メサは前記接合部と前記メサ表面との間に第２の導電型を有することを特徴とする方法。
【請求項６０】
前記半導体メサは、発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体メサの中に備えるように構成されることを特徴とする請求項５９に記載の方法。
【請求項６１】
前記基板は炭化シリコン基板を備えることを特徴とする請求項５９に記載の方法。
【請求項６２】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項５９に記載の方法。
【請求項６３】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項５９に記載の方法。
【請求項６４】
前記半導体メサはＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項５９に記載の方法。
【請求項６５】
前記半導体メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項６４に記載の方法。
【請求項６６】
前記接合部は前記メサ基部から約５ミクロン以下にあることを特徴とする請求項５９に記載の方法。
【請求項６７】
前記接合部は前記メサ基部から約０．７５ミクロン以下にあることを特徴とする請求項５９に記載の方法。
【請求項６８】
前記接合部は前記メサ基部から少なくとも０．０５ミクロンにあることを特徴とする請求項５９に記載の方法。
【請求項６９】
前記接合部は前記メサ基部から少なくとも０．１ミクロンにあることを特徴とする請求項６３に記載の方法。
【請求項７０】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内の厚みを有することを特徴とする請求項５９に記載の方法。
【請求項７１】
前記半導体メサを形成する前記ステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項５９に記載の方法。
【請求項７２】
前記方法は、前記基板と前記半導体メサとの間に半導体基層を形成するステップをさらに含み、前記半導体基層は全体にわたって前記第１の導電型を有することを特徴とする請求項５９に記載の方法。
【請求項７３】
前記半導体メサを形成する前記ステップおよび前記半導体基層を形成する前記ステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項７２に記載の方法。
【請求項７４】
前記半導体材料の前記層は接合部深さにおいて接合部を含み、前記半導体材料の前記層のエッチングの前記深さは前記接合部深さよりも深いことを特徴とする請求項７３に記載の方法。
【請求項７５】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項７２に記載の方法。
【請求項７６】
前記半導体基層および前記半導体メサのそれぞれがＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項７２に記載の方法。
【請求項７７】
前記基板は炭化シリコンを含むことを特徴とする請求項５９に記載の方法。
【請求項７８】
電子素子を形成する方法であって、前記方法は、
基板の上に半導体基層を形成するステップであって、前記半導体基層は前記基板と接合部との間に第１の導電型を有し、前記接合部は前記基板と前記基板に対向する前記基層の表面との間にあり、さらに前記半導体基層は前記接合部と前記基板に対向する前記基層の前記表面との間に第２の導電型を有することと、
前記基板に対向する前記基層の前記表面上に半導体メサを形成するステップであって、前記半導体メサは前記半導体基層に対向するメサ表面、および前記メサ表面と前記基層との間のメサ側壁を有し、前記半導体メサは全体にわたって前記第２の導電型を有することと、
を備えることを特徴とする方法。
【請求項７９】
前記半導体メサは発光素子のための光閉じ込めまたは電流閉じ込めの少なくとも一方を前記半導体基層および半導体メサの中に備えるように構成されることを特徴とする請求項７８に記載の方法。
【請求項８０】
前記基板は炭化シリコン基板を含むことを特徴とする請求項７８に記載の方法。
【請求項８１】
前記接合部は前記第２の導電型のドーピングが始まる物理的位置を含むことを特徴とする請求項７８に記載の方法。
【請求項８２】
前記第１の導電型はＮ型を含み、前記第２の導電型はＰ型を含むことを特徴とする請求項７８に記載の方法。
【請求項８３】
前記半導体メサおよび前記半導体基層のそれぞれはＩＩＩ−Ｖ族の半導体材料を含むことを特徴とする請求項７８に記載の方法。
【請求項８４】
前記半導体メサおよび前記半導体基層のそれぞれはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項８３に記載の方法。
【請求項８５】
前記接合部は前記基板に対向する前記基層の前記表面から約０．４ミクロン以下にあることを特徴とする請求項７８に記載の方法。
【請求項８６】
前記接合部は前記基板に対向する前記基層の前記表面から約０．２ミクロン以下にあることを特徴とする請求項７８に記載の方法。
【請求項８７】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．０５ミクロンにあることを特徴とする請求項７８に記載の方法。
【請求項８８】
前記接合部は前記基板に対向する前記基層の前記表面から少なくとも約０．１ミクロンにあることを特徴とする請求項８７に記載の方法。
【請求項８９】
前記半導体メサは約０．１ミクロンから５ミクロンまでの範囲内の厚みを有することを特徴とする請求項７８に記載の方法。
【請求項９０】
前記半導体基層は約５ミクロン以下の厚みを有することを特徴とする請求項７８に記載の方法。
【請求項９１】
前記基板は炭化シリコンを含むことを特徴とする請求項７８に記載の方法。
【請求項９２】
前記半導体メサを形成する前記ステップおよび前記半導体基層を形成する前記ステップは、前記基板上に半導体材料の層を形成するステップと、前記半導体材料の前記層の上にマスクを形成するステップと、前記マスクによって露出された前記半導体材料の層の一部をエッチングするステップとを含み、エッチングの深さが前記メサの厚みを画定することを特徴とする請求項７８に記載の方法。
【請求項９３】
前記半導体材料の前記層は接合部深さにおいて接合部を含み、前記半導体材料の前記層のエッチングの前記深さは前記接合部深さよりも浅いことを特徴とする請求項９２に記載の方法。
【請求項９４】
前記メサは発光素子のための電流閉じ込めまたは光閉じ込めの少なくとも一方を前記半導体構造の中に備えるように構成されることを特徴とする請求項１に記載の発光素子。
【請求項９５】
前記メサは発光素子のための電流閉じ込めまたは光閉じ込めの少なくとも一方を前記半導体構造の中に備えるように構成されることを特徴とする請求項１３に記載の方法。
【請求項９６】
前記メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項１に記載の発光素子。
【請求項９７】
前記メサはＩＩＩ族窒化物の半導体材料を含むことを特徴とする請求項１３に記載の方法。
【国際調査報告】
2006511944.tif 000006
2006511944.tif 000007
2006511944.tif 000008
2006511944.tif 000009
2006511944.tif 000010