(57)【要約】ラインロックされたサンプル領域において櫛型フィルタにおける誤差を補償する方法において、入力ビデオ信号ＣＶＢＳは、第一及び第二の遅延された信号を得るために第一及び第二の整数のラインにより遅延されるＬＤ１，ＬＤ２。入力ビデオ信号ＣＶＢＳと第一及び第二の遅延された信号のうちの少なくとも２つの間で位相差が測定されるＰＭ。入力ビデオ信号ＣＶＢＳの位相、第二の遅延された信号の位相は、位相差に依存して第一の遅延された信号に関して補正されるＰＣ１，ＰＣ２。
2006510284.tif 000002
【特許請求の範囲】
【請求項１】
ラインロックされたサンプリング領域で櫛型フィルタにおける誤差を補償する方法であって、
第一の遅延された信号と第二の遅延された信号を得るため、第一の整数のラインと第二の整数のラインにより入力ビデオ信号を遅延するステップと、
該入力ビデオ信号と該第一及び第二の遅延された信号の少なくとも２つの間の位相差を測定するステップと、
該位相差に依存して、該第一の遅延された信号に関して、該入力ビデオ信号の位相と該第二の遅延された信号の位相とを補正するステップと、
を有することを特徴とする方法。
【請求項２】
該位相を補正するステップは、
第一の積を得るため、位相補正入力信号を第一の位相測定信号で乗算するステップと、
ヒルベルト変換された信号を得るため、該位相補正入力信号をヒルベルト変換するステップと、
第二の積を得るため、該ヒルベルト変換された信号を第二の位相測定信号で乗算するステップと、
該第一の積と該第二の積を合計するステップと、
を含む請求項１記載の方法。
【請求項３】
該位相差を測定するステップは、
ヒルベルト変換された信号を得るため、位相補正入力信号をヒルベルト変換するステップと、
第一の積信号を得るため、該第一の遅延された信号を該ヒルベルト変換された信号で乗算するステップと、
第二の積信号を得るため、該第一の遅延された信号を該位相補正入力信号で乗算するステップと、
低域通過フィルタでフィルタリングされた信号を得るため、該第一及び第二の積信号を低域通過フィルタでフィルタリングするステップと、
位相測定信号を得るため、該低域通過フィルタでフィルタリングされた信号を位相処理するステップと、
を有する請求項１記載の方法。
【請求項４】
ラインロックされたサンプリング領域における櫛型フィルタであって、
第一の遅延された信号と第二の遅延された信号を得るため、第一の整数のラインと第二の整数のラインにより入力ビデオ信号を遅延する手段と、
該入力ビデオ信号と該第一及び第二の遅延された信号の少なくとも２つの間の位相差を測定する手段と、
該位相差に依存して、該第一の遅延された信号に関して、該入力ビデオ信号の位相と該第二の遅延された信号の位相とを補正する手段と、
を有することを特徴とする櫛型フィルタ。
【請求項５】
ビデオ信号を得るため、テレビジョン信号を同調及び復調するための手段と、
ルミナンス及びクロミナンス信号を得るための、請求項４記載の櫛型フィルタと、
表示信号を得るため、該ルミナンス及びクロミナンス信号を処理するための手段と、
該表示信号を表示するための手段と、
を有することを特徴とするカラーテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、櫛型フィルタに関する。
【背景技術】
【０００２】
多くの櫛型フィルタは、ビデオデータをサンプリングするためにバーストロッククロックを使用している。これは、ラインとフィールド間のサブキャリアの位相の関係が非常に良好に定義されるという本質的な利点を有している。非標準の非理想的な状況下であってさえも、クロスルミナンス抑圧が非常に良好である。ラインロックされたクロックシステムでは、バーストロックとは対照的に、変動するライン周波数がクロスルミナンスの抑圧を減少するため、非標準のライン周波数による厳しい問題が存在する。さらに、ラインロックされたクロックは、良好に設計されたバーストロックシステムから期待されるよりも多くのジッタを信号に生じる。したがって、３次元櫛型フィルタに特定の手段を付加することが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
非標準のライン周波数：ラインロックされたサンプルリング領域を考える。この領域におけるビデオ信号は、ライン周波数に関わらず、ライン当たり一定数のサンプルを有している。最悪のケースは、ライン周波数が公称となる周波数から４％変動する可能性があり、これは、（ライン当たり一定数の画素を考えると）サンプリング周波数が＋４％と−４％に変動することを意味する。クロミナンスサブキャリアの周波数は、ほぼ一定であり、したがってサンプリンググリッドとは相対的に、サブキャリア周波数は、ライン周波数の関数として＋／−４％で変動する。
【０００４】
例として、０．１％であるライン周波数が余りに高いと仮定する。ラインロックされたグリッド上では、これは、サンプリング後に、公称よりも０．１％低い（４４３３Ｈｚ）であるカラーサブキャリアを与える。正確に１ライン離れた２つのポイントを取る場合、１２０°のサブキャリアの位相誤差を有する。クロスルミナンスの抑圧について、これを要求される１．.２°精度と比較すると、特別の補正手段が講じられる場合、ラインロックされたサンプルグリッドのみを櫛型フィルタと結合することができることは明らかである。
この問題は、非標準的な状況下で典型的な櫛型フィルタがスイッチオフにされることが許容されるため、特別の櫛型フィルタについて主に関心がある。
【０００５】
ジッタ：水平同期再生のＰＬＬの時定数は、一般に多数のＴＶラインである。これは、時間的に互いに近いライン間で、ジッタを無視することができるが、時間的に更に離れたライン（たとえば、フィールド又はより多く離れた）について、ＰＬＬは、雑音を非常に良好に抑圧せず、ジッタはより大きくなる。通常のＴＶについて、これはなお十分であるが、櫛型フィルタについて、主に２つの高周波サブキャリアの減算はそれらの間で非常に正確な位相を必要とするので、要求は更に厳しい。ＰＡＬｐｌｕｓについて、ラインロックされたクロックのパフォーマンスを１０倍低い精度にしつつ、１ｎｓの精度が使用される。
【課題を解決するための手段】
【０００６】
本発明の目的は、改良された櫛型フィルタを提供することにある。この目的のため、本発明は、独立の請求項で定義される櫛型フィルタを提供する。有利な実施の形態は、従属の請求項で定義されている。
【０００７】
本発明の好適な態様によれば、櫛型フィルタで使用される他のラインの位相は、現在のラインの位相に適合される。この相対的な動作の方式は、手近に課題に良好に適している。それは、現在のラインの位置又は位相が変化せず、したがって櫛型フィルタ及び現在のライン機能（のバーストキー）の後で参照信号としてシフトバックする必要がなく、これにより、ＰＬＬの必要がなく、フォールスロッキングが問題ではないためである。本発明の特定の有利な態様は、位相メーターと位相補正の結合によるラインロックされたサンプリンググリッドのため、周波数変動を補正することで形成される。
本発明のこれらの態様及び他の態様は、以下に記載される実施の形態を参照して明らかとされるであろう。
【発明を実施するための最良の形態】
【０００８】
図１は、従来技術のラインロック櫛型フィルタを示している。ＣＶＢＳ入力信号は、Ａ／ＤコンバータＡＤ２に印加され、その後、３次元（３Ｄ）ルミナンス櫛型フィルタ３Ｄ・ＹＣＦにより櫛型フィルタによるフィルタリングを受ける。櫛型フィルタの出力信号は、バンドパスフィルタＢＰＦ１に印加され、カラー情報信号ＣがカラーデコーダＣＯＬＤＥＣに供給される。カラーデコーダＣＯＬＤＥＣは、ＵＶ信号ＵＶ’を供給する。コムフィルタ信号は、デジタル化されたＣＶＢＳ信号から減算され、ルミナンス出力信号Ｙ’’が形成される。Ａ／ＤコンバータＡＤは、ＣＶＢＳ入力信号から同期分離器ｓｙｎｃｓｅｐにより供給されるＨ及びＶ同期信号からＰＬＬにより得られたラインロックされたクロックにより計時される。
【０００９】
図２では、３Ｄルミナンス櫛型フィルタの基本構造が与えられている。３Ｄ櫛型フィルタは、空間フィルタと時間フィルタの組み合わせである。空間櫛型フィルタは、現在のラインと、同じフィールドで現在のラインの上及び下にある１（ＮＴＳＣ）ライン又は２（ＰＡＬ）ラインであるラインを使用する。時間櫛型フィルタは、現在のラインと、時間的に１フレーム（ＮＴＳＣ）又は２フレーム（ＰＡＬ）離れた、フィールドである１つを使用する。動き検出器は、局所的な動きの存在に依存して両方の出力間で衰える。バンドパス及びハイパスフィルタは、鮮鋭度の損失なしに最適なクロスルミナンスの抑圧について最適化される。
【００１０】
デジタル化されたＣＶＢＳ信号は、ラインメモリブロックＬＭに印加され、ラインＮ−２，Ｎ及びＮ＋２（ＰＡＬ）又はＮ−１，Ｎ及びＮ＋１（ＮＴＳＣ）が提供される。この記載の残りでは、ＰＡＬ状況が記載され、当業者であれば、これをＮＴＳＣについて適切な実施の形態に容易に適合することができる。これらのラインは、バンドパスフィルタブロックＢＰＦ２、位相補正ブロックＰＣ、及び空間櫛型フィルタブロックＳＣＦに印加され、１つの入力がフェーダＦに供給される。デジタル化されたＣＶＢＳ信号は、フィールド／フレームメモリブロックＦＭに印加され、Ｎ−３１２／Ｎ−１２５０が提供される。ラインＮ及びＮ−３１２／１２５０は、ジッタ補正ブロックＪＣに印加され、次いで、時間櫛型フィルタＴＣＦに印加され、フェーダＦの別の入力が提供される。フェーダＦは、ラインメモリブロックＬＭ及びフレーム／フィールドメモリブロックＦＭからの信号を受信する動き検出器ＭＤにより制御される。フェーダの出力は、ハイパスフィルタＨＰＦに印加され、櫛型フィルタによりフィルタリングされたルミナンス信号Ｙ’を得るためにラインＮ信号から減算されるカラー信号が得られる。
【００１１】
はじめに、非標準のライン周波数の問題のためのソリューション。後に、本方法は、最小の変化で、ジッタ問題にも同様に適用することができることがわかる。非標準のライン周波数の補正は、全てのサブキャリアのサイドバンドについて等しい位相シフトの形式である必要があることが計算される。
【００１２】
図３には、空間櫛型フィルタの補正について一般的なブロック図がスケッチされている。図３の回路は、図２におけるラインメモリブロックＬＭに位相補正ブロックＰＣを加えたものに対応している。図３では、図２のバンドパスフィルタブロックＢＰＦ２は、説明を簡単にするために除かれている。デジタル化されたＣＶＢＳ信号は、第一及び第二のライン遅延ＬＤ１，ＬＤ２に印加される。ＰＡＬ環境では、それぞれのライン遅延ＬＤ１，ＬＤ２は、２つのラインにより遅延し、ＮＴＳＣ環境では、それぞれのライン遅延ＬＤ１，ＬＤ２は、１つのラインにより遅延する。ライン遅延ＬＤ１の出力は、ラインＮ信号を提供する。位相メーターＰＭは、ライン遅延ＬＤ１及びＬＤ２の出力を比較し、ライン遅延ＬＤ２の出力に結合され、ラインＮ−２信号を供給する位相補正器ＰＣ２に制御信号を提供し、反転後、デジタル化されたＣＶＢＳ信号を受信し、ラインＮ＋２信号を供給する位相補正器ＰＣ１に制御信号を供給する。なお、現在のラインの下にあるラインの位相差が現在のラインの上にあるラインの位相差の反転となることが期待されるので、１つの位相メーターＰＭのみを必要とする。代替的に、位相メーターの入力は、ＣＶＢＳ入力信号及び第一のライン遅延ＬＤ１の出力、又はＣＶＢＳ入力信号及び第二のライン遅延ＬＤ２の出力、若しくはＣＶＢＳ入力信号と第一及び第二のライン遅延ＬＤ１，ＬＤ２の出力の全てを受信するために接続される場合がある。
【００１３】
位相シフタ：図４は、三角法のソリューションの実施の形態を示している。図３と比較して、以下の変化がなされている。ＣＶＢＳ入力と位相補正器ＰＣ１との間で、バンドパスフィルタＢＰＦ３及びヒルベルト変換ブロックＨＴ１が存在している。ライン遅延ＬＤ１とラインＮ出力との間に、バンドパスフィルタＢＰＦ４が配置される。ライン遅延ＬＤ２の出力と位相補正器ＰＣ２との間に、バンドパスフィルタＢＰＦ５及びヒルベルト変換ブロックＨＴ２が配置されている。なお、図２の実施の形態では、ラインメモリブロックＬＭと位相補正ブロックＰＣとの間に、バンドパスフィルタブロックＢＰＦ２も配置されている。位相補正器ＰＣ１，ＰＣ２は、乗算器の出力を合計するためのそれぞれ２つの乗算器及び加算器を備えている。位相メーターＰＭは、バンドパスフィルタＢＰＦ４及びＢＰＦ５の出力を乗算するための第一の乗算器、バンドパスフィルタＢＰＦ４とヒルベルト変換ブロックＨＴ２の出力を乗算するための第二の乗算器、乗算器の出力を受信するローパスフィルタブロックＬＰＦ、及び位相補正器ＰＣ１，ＰＣ２に制御信号を提供するためにローパスフィルタブロックＬＰＦの出力を受信する位相処理ブロックＰＰを有している。
【００１４】
つぎに、標準的な三角法に基づいて位相シフタの機能を説明する。図４の状況を有するものと仮定する。入力信号は、櫛型フィルタに関連する周波数のみを含んでいる。実用的な櫛型フィルタでは、バンドパスフィルタは、位相補正器に先行する。
【００１５】
バーストの間の入力信号（サブキャリアのみが存在する）
（外１）
2006510284.tif 000003
位相メーターＰＭについて、ラインＢ及びＣを使用する。位相の測定について、両方の入力とラインＣの９０°位相シフトされたバージョンとを必要とする。かかる信号は、入力と出力との間で９０°の標準的な位相シフトを与える特別の構成のＦＩＲフィルタ（たとえば文献「１」参照）であるヒルベルト変換で生成することができる。かかるフィルタの例は、［−１，０，−７，０，−３８，０，３８，０，７，０，１］／６４である。なお、係数は反対称である。これは、このタイプのフィルタの基本特性のうちの１つである。
【００１６】
ヒルベルト変換出力
（外２）
2006510284.tif 000004
ファクタＡ2は、位相シフタの出力信号を変調するため、制御機能を乱しており、したがって、制御信号をこの（通常一定の）振幅で割る必要がある。リアルディバイダは費用がかかるので、位相を平均する画素数を適合することで補正が行われる。これは、「位相処理」ブロックの機能のうちの１つである。その別の機能は、サンプル／ホールド機能である。バーストの間の平均された測定結果が記憶され、走査の間に補正するために使用される。したがって、アクティブビデオの間に制御信号として得られる。
（外３）
2006510284.tif 000005
走査の間、メインの入力信号を制御信号と乗算する。
（外４）
2006510284.tif 000006
ＶPは要求されるようにラインＮ−２について望まれる位相補正された信号であることが分かる。ラインＮ＋２について、ラインＮ−２の位相の反転であるため、位相を個別に測定する必要がない。補正は、ラインＮ−２の補正に類似している。
【００１７】
振幅補正：既に説明されたように、位相制御信号を正規化する必要がある。このため、フィードバックシステムを使用する。ＶJ及びＶKの振幅を測定する。
（外５）
2006510284.tif 000007
ＶQは位相処理ブロックＰＰでの平均を制御するために使用される。１よりも小さい場合、平均のためにより多くの画素を使用しなければならず、１よりも大きい場合、より少ない画素を必要とする。このようにして、リアルディバイダの必要なしに、優れたやり方でディバイダを実現することが可能である。
【００１８】
図４と比較して、図５では、この制御ループが追加される。位相処理ブロックＰＰのＪ及びＫ出力が平方され、平方が合計され、合計Ｑが位相処理ブロックＰＰに与えられる。バースト振幅を測定することは困難なやり方のように思えるが、後にわかるように、別のタスクのために既に利用可能な乗算器を再使用するので安価であることがわかる。
【００１９】
ジッタ低減：ＡＤ変換又はサンプリングレート変換の間に導入されるジッタは、タイムシフトである。完全なソリューションは、反対方向でのタイムシフトである。しかし、このケースでは、タイムシフトは小さく（サンプリング時間の一部分）、サブキャリア近くの比較的狭帯域の周波数を補償することに関心がある。これら状況下で、位相シフトでタイムシフトを近似することが許容され、先に記載されたのと同じ方法を使用することができる。違いは、ジッタの除去のケースにおいて、位相がそれぞれのラインで変化することができる一方で、空間領域において、むしろ緩やかに変動する位相オフセットを期待することである。したがって、時定数を平均することが異なる場合がある。
【００２０】
実用的な実現
三角法のソリューション：先に与えられた式は、直接的に実現することができる。それらを時間多重することでそれらの数の乗算器を減少させることが可能である。補正のためにアクティブビデオの間に使用するのと同じ乗算器を測定のバーストの間に使用する。結果として、時間及び空間補正の組み合わせのための乗算器の数は、８であることが必要であって６を節約している。図６のブロック図では、かかる多重化されたシステムがスケッチされている。この実現は、完全な３Ｄ櫛型フィルタについて必要とされるような、空間及び時間相関器の組み合わせである。入力は、現在のライン、その空間的な隣（ＮＴＳＣについて１ラインの距離、ＰＡＬについて２ラインの距離）、１，２又は４フィールド前からの時間入力。したがって、図６及び図７では、出力Ｎ＋２，Ｎ，Ｎ−２は、空間櫛型フィルタに印加され、出力Ｎ及び前のセンタラインに対応するハイパスフィルタによりフィルタリングされた信号Ｎ−Ｔは、（図示されない）時間的な櫛型フィルタに印加される。
【００２１】
ｓｉｎ及びｃｏｓ項を生成するために必要とされる９０°位相シフタは、係数［−１，０，−７，０，−３８，０，３８，０，７，０，１］／６４をもつヒルベルト変換フィルタで実現される。このフィルタの位相シフトは、全ての周波数について正確に９０°である。入力と出力の間の振幅伝達は、非常に低周波及び高周波について１以下であるので、目的のために十分である１．８ＭＨｚと５ＭＨｚとの間で使用することができる。位相測定及びシフタは、入力がヒルベルト変換により正しくシフトされた周波数に帯域制限される場合に正しく機能する。空間フィルタについて、これは、櫛型フィルタに既にあるバンドパスフィルタＢＰＦ３〜ＢＰＦ５により自動的に達成される。時間フィルタについて、その前には、かかるフィルタは存在せず、したがって、１つのフィルタ（ＨＰＦ２）を追加する必要がある。実際に、ダイナミックピーキングを良好に作用し続けるため、メインパスにおいてフィルタＨＰＦ１が存在する必要があるので、２つのフィルタ（ＨＰＦ１，ＨＰＦ２）を追加する必要がある。これらのフィルタは、係数［−１，０，−６，０，−１５，０，４４，０，−１５，０，−６，０，−１］／６４を有している。伝達曲線は、ヒルベルト変換の伝達曲線に類似しているが、線形位相を有している。全ての乗算器は、１０ビット符号＊１０ビット符号である。出力は、１０ビット符号に丸められる。図６の実施の形態の時間セクションは、フィールド／フレーム遅延ＦＭ、ヒルベルト変換ブロックＨＴ３，ＨＴ４及びバンドパスフィルタＢＰＦ６を更に有している。空間及び時間位相処理ブロックＰＰＳ及びＰＰＴは、２つのステージにおいてＩ信号及びＱ信号の平均を含んでおり、それぞれのラインは、バーストサンプルにわたる平均が行われ、Ｉ信号及びＱ信号の振幅の正規化を含む、多数のラインにわたる平均が存在する。スイッチは、アクティブビデオの間の“ａ”ポジションにあり、バースト期間の間に“ｂ”ポジションにある。
【００２２】
Ｃｏｄｉａｃの実現：位相相関器を実現するための別のやり方が存在する。これは、（モードに依存して）ベクトルの角度を測定するか、又は任意の角度を通してベクトルを回転させることができる、繰返しアルゴリズムであるＣｏｒｄｉｃアルゴリズムを使用する。通常の繰返しアルゴリズムはそれぞれのステップで回転角度を有する（第一のステップで＋／−９０°、第二のステップで＋／−４５°、第三のステップで＋／−２２．５°）。これは、多数の非常にワイドな乗算を含んでいるので計算的に集中する。Ｃｏｒｄｉｃのトリックは、全ての乗算がシフトとなるように回転角度が適合されることである。多くの浮動小数点プロセッサ（Ｉｎｔｅｌ，ＨＰ等）においてアルゴリズムが使用される。本発明では、これをPhilips  Digital  Multi  Standard  Decoder（たとえば、ＳＡＡ７１１４，ＳＡＡ７１１８）のＳＥＣＡＭデコーダにおける位相検出器として使用する。２つの基本モードが存在する。−１：出力ベクトルがＸ軸に沿う角度を通してベクトルを回転する。それぞれの繰返しステップの回転を思い出し、それらを互いに加えることで、全体の回転を知り、したがって入力ベクトルの角度を知る。これは、測定のために使用するモードである。−２：任意の角度を通してベクトルを回転する。これは、相関のために使用するモードである。
【００２３】
文献より、コーデック（Ｃｏｒｄｉｃ）は、非常に高いデータ周波数についてさえも非常に効率的なやり方によりハードウェアで実現することができる。繰返しアルゴリズムを回転しないことが必要である。良好なアルゴリズムの導入は、可能性のあるハードウェア実現に関する多数の例について参照がなされる文献［２］で発見することができる。
【００２４】
図７には、Ｃｏｒｄｉｃに基づいた実現が示されている。さらに、アクティブビデオの間に相関のために使用するのと同じハードウェアをバーストの間に使用する。上段にあるＣｏｒｄｉｃ回路ｃｏｒｄｉｃ１は、バーストの間に現在のフレームのセンタラインの位相を測定する。アクティブビデオの間に現在のセンタラインの下にあるラインを補正する。中断にあるＣｏｒｄｉｃ回路ｃｏｒｄｉｃ２は、現在のフィールドの上にあるラインを測定及び補正する。下段にあるＣｏｒｄｉｃ回路ｃｏｒｄｉｃ３は、前のフィールドのセンタラインを測定及び補正する。
【００２５】
なお、２つのソリューションの間に基本的な違いがある。三角法のソリューションでは、ライン間の位相の差が直接的に測定される。Ｃｏｒｄｉｃのケースでは、２つのラインの絶対位相が個別に測定され、位相差は、２つの測定値を減算することで計算される。結合された空間／時間相関器のケースでは、これにより、時間的な測定及び空間的な測定の両者について現在のラインの位相メーターを使用することができるので、１つのＣｏｒｄｉｃが節約される。これは、（１又は２ライン離れた）空間的な隣及び（１，２，４フィールド離れた）時間的な隣のうちの１つ、現在のラインの位相を測定しなければならないことを意味している。（空間的な隣及び時間的な隣が現在のラインに関して相関付けされる必要がある）相関のために３つのＣｏｒｄｉｃを必要とするので、これは、Ｃｏｒｄｉｃｓを使用した最も効率的な実現である。この最小のハードウェア／ソフトウェアの実現を得るため、測定及び相関モードの間で幾つかのスイッチングが使用される。
【００２６】
時間及び空間位相処理ブロックＰＰＴ，ＰＰＳは、それぞれのラインについてバーストの画素を通して平均すること、及び選択可能な数のラインを通して平均することを含んでいる。１８０°を含めて全ての位相差について信頼性の高い平均を可能にするため、更なる補正が適用される。
【００２７】
Ｃｏｒｄｉｃの実現は、三角法の実現よりも経済的である。Ｃｏｒｄｉｃが乗算器よりも２倍の複雑さであったとしても、Ｃｏｒｄｉｃバージョンを使用することはなお魅力的である。サイズとは別に、他の利点が存在する。測定された位相は、バースト振幅とは独立である。（暗黙的に）割り算器が必要とされない。なお、小さなバースト振幅により、位相の精度に苦しむが、より小さなバーストをどうしても目に見ることができないので精度の必要性に苦しむ。ハードウェアの効率を使用するために必要とされるスイッチングが存在しない。測定される位相は、高次の高調波を含まず、したがって、「処理」ブロックにおいてフィルタリングが必要とされない。４つの代わりに３つのヒルベルト変換器が必要とされる。全ての３つのＣｏｒｄｉｃｓは同じモードにある。これにより、それらを時間多重化することが可能である。クロック周波数がサンプリング周波数の３倍であるとき、ハードウェアは、唯一のＣｏｒｄｉｃから構成される場合がある。
【００２８】
幾つかの問題点が存在する。Ｃｏｒｄｉｃｓの出力信号は、入力よりも大きい。増幅は定数である（１．６４７倍）。これを補償するためのやり方は、出力を０．６０７３で乗算することであって、これは、このソリューションを僅かに高価にするが、定数との乗算であるので、完全な乗算器を必要としない。位相メーターは、−π．．＋πのレンジを有している。これは、−πでのジャンプを避けられないことを意味する。部分的に、このことは、−１０２４．.１０２３のデジタルスケールに位相をマッピングすることで解決することができる。１１ビット符号化信号は、正確に右のポイントをオーバフローする。しかし、多数の画素にわたり平均するときに幾つかの複雑さがあり、幾らかの余分なハードウェア又はソフトウェアを招くことになる。三角法のバージョンは、非線形性を有さず、この点で僅かにシンプルである。
【００２９】
要約：ラインロックされたグリッドで動作する櫛型フィルタは、クロスルミナンス抑圧が大幅に悪化するために非標準的なライン周波数に対処することができないという課題を、現在のラインと相対的に、櫛ですくために使用されるラインの位相をシフトすることで補償する方法が開示された。ライン及び／又はサブキャリア周波数を変動するため、位相シフトが最も可能性のある補償であり、たとえば、制限された数の乗算器又は幾つかのＣｏｒｄｉｃブロックを使用して、比較的安価で実現することができることが分かる。同様の方法を使用して、ジッタが過度でない限り、受信機の同期及びクロック回路におけるジッタが補償される。本発明の態様は、位相測定及び補正について同じハードウェアを使用することが可能なことであり、実現のコストが低減される。結果は、バーストロックされた櫛型フィルタのそれと匹敵する。回路の余分の複雑さは、余分のハードウェア（乗算器又はＣｏｒｄｉｃｓ）がバーストの間の測定とアクティブビデオの間の補正との間で共有されるという事実のため、非常に大きくならない。Ｃｏｒｄｉｃの実現は、補正信号はバースト振幅に依存しないという事実により引き起こされる、僅かによりロバストな印象を与える。
【００３０】
先に記載された実施の形態は、本発明を限定するよりはむしろ例示するものであり、当業者であれば、特許請求の範囲から逸脱することなしに多くの代替的な実施の形態を設計することができる。請求項では、括弧間の配置される参照符号は請求項を限定するとして解釈されるべきではない。単語「有する“comprising”」は、請求項に列挙された構成要素又はステップ以外の構成要素又はステップの存在を排除するものではない。構成要素に先行する単語“ａ”又は“ａｎ”は、複数のかかる構成要素の存在を排除するものではない。本発明は、幾つかの本質的に異なる構成要素を有するハードウェアにより、及び適切にプログラムされたコンピュータにより実現することができる。幾つかの手段を列挙している装置の請求項では、これら手段の幾つかは、同一アイテムのハードウェアにより実施することができる。所定の手段が相互に異なる従属の請求項で引用されることは、これらの手段の組み合わせを使用することができないことを示すものではない。
【００３１】
文献：
[1]  Eden,  Ad  W.M.  van  den,  Efficiency  in  multirate  and  complex  digital  signal  processing,  Appendix  F,  Waalre  2001,  ISBN  90  6674  650  5
[2]  Andraka,  Ray,  A  survey  of  Cordic  algorithm  for  FPGA  based  computers,  1998  (full  text  available  from  http://www.andraka.com/cordic.html)
【図面の簡単な説明】
【００３２】
【図１】従来技術の櫛型フィルタのブロック図である。
【図２】本発明に係る３次元ルミナンス櫛型フィルタのブロック図である。
【図３】本発明に係る位相シフト補正の一般的なブロック図である。
【図４】本発明に係る櫛型フィルタの三角法のソリューションに関するブロック図である。
【図５】本発明に係る振幅測定による三角法のソリューションに関するブロック図である。
【図６】本発明に係る位相補正器の三角法の実現に関するブロック図である。
【図７】本発明に係る位相補正器のＣｏｒｄｉｃ実現に関するブロック図である。
【図１】
2006510284.tif 000008
【図２】
2006510284.tif 000009
【図３】
2006510284.tif 000010
【図４】
2006510284.tif 000011
【図５】
2006510284.tif 000012
【図６】
2006510284.tif 000013
【図７】
2006510284.tif 000014
【国際調査報告】
2006510284.tif 000015
2006510284.tif 000016
2006510284.tif 000017