(57)【要約】電子データ処理回路は伝送導体上で電流モードシグナリングを使用し、受信機が導体上の電圧を一定に維持しようとするため伝送導体に電流を供給し、そのために必要な電流を測定する。遷移符号化回路がデータソース回路と伝送導体との間に結合され、論理信号の変化に応答して、パルス中の第１の状態およびパルス以外のときの第２の状態で伝送導体を駆動する。無変化であることを示すため使用されるレベルは、無変化であることを通知するときに受信機によって供給されるべき電流が、変化があることを通知するときに供給されるべき電流よりも小さくなるように選択される。好ましくは、ほぼ零の静止時電流が必要になるのは無変化のときに限られる。
2006511985.tif 000002
【特許請求の範囲】
【請求項１】
電流モードシグナリングを使用する電子データ処理回路であって、
論理信号の出力を備えたデータソース回路と、
データ受信回路と、
伝送導体と、
前記データソース回路と前記伝送導体との間に結合され、前記論理信号の遷移に応答してパルス中に前記伝送導体を第１の状態に駆動し、前記パルス以外のときに前記伝送導体を第２の状態に駆動する遷移符号化回路と、
を具備し、
前記データ受信回路が、前記伝送導体に結合され、前記伝送導体の駆動状態を弱めるため前記伝送導体に電流を供給する電流供給および測定回路を含み、
当該データ処理回路は、供給されるべき前記電流が、前記伝送導体が前記第２の状態で駆動されるときに前記伝送導体が前記第１の状態で駆動されるときよりも小さくなるように構成され、
前記電流供給および測定回路が前記電流の測定から前記論理信号を再生する、
電子データ処理回路。
【請求項２】
前記電流供給および測定回路は前記電流が零から実質的に増加し始める前記伝送導体のスレッショルド電位を決め、
前記遷移符号化回路と前記電流供給および測定回路は、前記遷移符号化回路が前記伝送導体を前記第２の状態で駆動するときに、前記伝送導体の電位が前記スレッショルド、または、前記スレッショルドの実質的に零電流の側にとどまるように構成される、
請求項１に記載の電子データ処理回路。
【請求項３】
前記電流供給および測定回路が、
前記伝送導体に結合された入力を備えたカレントミラー回路と、
前記カレントミラーの出力に結合された容量性電圧測定回路と、
を具備する、請求項１に記載の電子データ処理回路。
【請求項４】
前記カレントミラーの前記入力と並列に結合された主電流チャネル、および、前記カレントミラーの出力に結合された制御電極を備え、前記パルスのうちの一つが検出されるたびに前記主電流チャネルを導通状態にさせるリフレッシュトランジスタを具備する、請求項３に記載の電子データ処理回路。
【請求項５】
前記遷移符号化回路が、前記伝送導体と第１の電源線との間に結合された第１のトランジスタと、前記伝送導体と第２の電源線との間に結合された第２のトランジスタおよび電圧制限トランジスタの主電流チャネルの直列結合と、を備えたドライバ回路を具備し、
前記第１のトランジスタがパルスの間前記伝送導体を駆動し、
前記制限トランジスタは前記ドライバが前記パルス以外のときに前記伝送導体を駆動する電圧レベルを前記カレントミラーのスレッショルドレベルまで制限する、
請求項３に記載の電子データ処理回路。
【請求項６】
前記容量性電圧測定回路が、
前記カレントミラーの前記出力に結合された主電流チャネルを備え、前記カレントミラーの前記出力を放電させるリセットトランジスタと、
前記カレントミラーの出力と前記リセットトランジスタの制御電極との間にあり、前記パルスのうちの一つを検出するたびにある遅延を伴って前記放電を作動させる遅延回路と、
を具備する、請求項３に記載の電子データ処理回路。
【請求項７】
前記電流供給および測定回路がさらなるドライバと組み合わされ、
前記さらなるドライバが、前記カレントミラーの前記入力と直列に前記伝送導体と第１の電源線との間に結合された主電流チャネルを備えた第１のトランジスタ、および、前記伝送導体と第２の電源線との間に結合された主電流チャネルを備えた第２のトランジスタを具備し、
当該データ処理回路は、前記データ受信回路から送信されるべきデータが変化するとき、前記第１および第２のトランジスタの前記主電流チャネルを前記パルス中にそれぞれ導通状態および非導通状態にさせるように、前記第１および第２のトランジスタの制御電極にパルスを供給するように構成される、請求項３に記載の電子データ処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データソースが電流モードシグナリングによってデータ受信機へデータを通信する電子データ処理回路に関する。
【背景技術】
【０００２】
米国特許第６，２５５，８５２号には、集積回路内でデータを通信するための電流モードシグナリングの使用が記載されている。電流モードシグナリング中に、送信機回路は送信データに応じて伝送導体を駆動する。受信機回路は、少なくとも受信機回路の入力において、駆動方法とは無関係に伝送導体の電位を実質的に一定に維持するため伝送導体に電流を供給する。受信機回路は、電位を実質的に一定に維持するために必要とされる電流を測定し、測定された電流値が送信データを再生するため使用される。したがって、電流モードシグナリングの際に、伝送導体上で最小電位スイングを前提とする必要はなく、その理由は信号が電位から直接検出されるのではなく、電流から検出されるからである。
【０００３】
電流モードシグナリングの利点を理解するためには、電流モードシグナリングは、受信機回路が伝送導体上の電圧変化の反動を最小限に抑える高インピーダンス回路を用いて伝送導体上の電位を測定する従来の電圧モードシグナリングと対比されるべきである。電圧モードシグナリング中に、送信機回路は伝送導体の固有容量を充電する必要がある。これは通信の速度を低下させ、伝送導体が長い時には通信の速度をますます低下させる。したがって、特に大規模集積回路では、集積回路の相互に離れている部品が互いに通信するとき、電圧モードシグナリングが遅くなる。
【０００４】
電流モードシグナリング中、伝送導体の電位は一定に保たれるので、伝送導体の容量を充電することは実質的に不要である。電流は変化するので、伝送導体の固有インダクタンスが原因となる反応を無効にする必要があるが、集積回路においてインダクタンスの影響は容量の影響よりもはるかに小さい。その結果として、電流モードシグナリングは、特に長い伝送導体を使用するとき、電圧モードシグナリングよりも非常に速いデータレートで進行可能である。
【０００５】
電流モードシグナリングは、電圧モードシグナリングと比べると、特殊な異なる受信機回路を必要とする。米国特許第６，２５５，８５２号は、本質的に電流を供給し測定するためコモンゲート回路を使用する。コモンゲート回路において、伝送導体はＭＯＳトランジスタのソースに結合され、ＭＯＳトランジスタのゲートが内部電圧に結合される。ＭＯＳトランジスタのドレインからの電流が測定される。このような回路は伝送導体に対して低入力インピーダンスであり、伝送導体の電位の変化の影響を弱める。
【０００６】
電流モードシグナリングの重大な欠点はその消費電力である。受信機および送信機は同じ伝送導体に相殺電流を送出する。さらに、受信機端自体に既に存在する大きい静電流がＶddとグラウンドとの間にも現れる可能性がある。適度な速度のためには、これらの電流は比較的強い電流であることが要求される。受信機回路が伝送線に電流を供給し続けなければならないとき、電流モードシグナリングは電圧モードシグナリングよりも大量に電力を消費するようになる。この電流は情報が転送されたときに電流を切ることにより低減可能であるが、このようなスイッチングは正確なタイミング信号を発生させることを必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特に、本発明の目的は電流モードシグナリングによって生じる消費電力を削減することである。
【課題を解決するための手段】
【０００８】
本発明による電子データ処理回路は請求項１に記載されている。電流モードシグナリングにおいてデータソースから論理データの遷移を通知するためパルスを使用し、パルスが存在しないときに最小の電流が消費されるように電流モード受信機回路を構成することにより、通信のために必要な消費電力が削減され、同時に電流モードシグナリングの速さの優位性を維持する。各パルスは、受信機回路が検出できるようにある種の最小限の間隔を有することが必要であるが、しかし、それ以外の場合にはその間隔はできるだけ短いことが望ましい。特に、最小限の間隔は、データソース回路の論理信号がある種のレベル（一般にクロックサイクル）を維持できるまで延長する必要がない。好ましくは、パルスは消費電力を最小限に抑えることができるようにクロックサイクルよりも実質的に短い。
【０００９】
好ましくは、回路は、受信機回路がパルスのないときにその入力における電位を一定に保つために実質的に電流を供給する必要がないように構成される。好ましくは、電位は電流が流れ始めるスレッショルド以下である。したがって、受信機回路その入力における電位を実質的に一定に保つために電流を供給する必要があるのはパルス中に限られるので、消費電力は最小限に抑えられる。
【００１０】
一実施形態において、受信機回路は、伝送導体に結合された入力を備えたカレントミラー回路と、カレントミラー回路の出力に結合された容量性電圧測定回路と、を具備する。これにより消費電力がさらに削減される。好ましくは、容量性電圧測定回路は、パルスの検出後にある遅延を伴ってカレントミラーの出力の電圧をリセットするため結合されたリセットトランジスタおよび遅延線を具備する。
【００１１】
さらなる一実施形態では、送信機は、パルスが存在しないときに少なくとも送信機側で伝送導体上の電位をカレントミラー回路のスレッショルドレベルに制限する電圧制限回路を具備する。このようにして、パルスの間にカレントミラーのスレッショルドを超えて伝送導体の電位を引き上げる必要性のために起こる回路の通信速度の損失は回避される。
【００１２】
さらなる一実施形態では、受信機回路は、カレントミラーの入力と並列に主電流チャネルを備えたリフレッシュトランジスタと、受信機回路がパルスを検出したときにリフレッシュトランジスタの主電流チャネルを導通させる制御回路と、を具備する。リフレッシュトランジスタは、カレントミラー内で小型の入力トランジスタを使用すること、ならびに、パルスの影響が少なくとも受信機回路側で伝送導体から急速に取り除かれることを保証することを可能にさせる。小型の入力トランジスタと協働することを可能にすることによって、受信機回路の静止時消費電力が削減される。
【００１３】
複合型のデータソースと受信機回路は、同じ通信線に結合された受信機と送信機の両方を備える。このような複合型回路の受信機は、その送信機が伝送導体を駆動しない時間間隔に使用される。受信機にカレントミラーが設けられた実施形態では、カレントミラー入力は、好ましくは、ドライバのブッシュ・プル型トランジスタの主電流チャネルと直列に配置され、これらのトランジスタ間のノードは伝送導体に結合される。したがって、カレントミラーは、受信時の入力と、送信時の電圧制限回路の二つの機能のために役立つ。
【００１４】
上記およびその他の目的並びに有利な側面は添付図面を使用して説明される。
【発明を実施するための最良の形態】
【００１５】
図１は、データソース回路１０、伝送導体１２およびデータ受信回路１４を具備するデータ処理回路を表す。この回路は、第１の電源線１６および第２の電源線１８を有する。データソース回路１０は、縦列結合された論理回路１００、遷移パルス発生器１０２およびドライバ１０４を含む。ドライバ１０４の出力は伝送導体１２に結合される。データ受信回路１４は、電流供給および測定回路１４０と、さらなる論理回路１４２とを含む。回路のすべては電源線１６、１８に結合されるが、電源導体の電位に直接的に影響を与える電源線１６、１８からの配線、すなわち、第１の電源線１８からドライバ１０４への配線および第２の電源線１６から電流供給および測定回路１４０への配線だけが図示されている。
【００１６】
動作中に、論理回路１００はデータを生成し、このデータをさらなる論理回路１４２へ通信する。データの通信は、電流モードシグナリングを使用した論理回路１００から伝送導体１２を経由する送信を含む。論理回路１００およびさらなる論理回路は、典型的に集積回路チップ内のサブ回路であり、集積回路チップの相互に離れた異なる領域に組み込まれる。その結果として、伝送導体１２は、相当な距離に亘って延び、集積回路の寸法のかなりの部分に達することがよくある。これにより通信の速度の問題が生じ、長い伝送導体１２はかなりの容量を示す。この導体の全長に亘る大きな電圧変化を実現するためには、いちいち充電時間が必要である。このような充電時間の必要性は電流モードシグナリングを用いることによって低減される。
【００１７】
遷移パルス発生器１０２は、論理回路１００から論理信号を受信し、論理信号の論理レベルが変化するたびにパルスを発生する。各パルスは、一般に同じ間隔を有し、この間隔は典型的に論理信号の連続的な遷移の間の最小時間間隔（この時間間隔は典型的に論理回路１００のクロック周期である）よりもはるかに短い。遷移パルス発生器１０２はパルスをドライバ回路１０４へ供給する。ドライバ回路１０４は、ドライバ回路１０４が遷移パルス発生器１０２からパルスを受信したかどうかに応じて、伝送導体１２を第１の状態または第２の状態で駆動する。ドライバ回路がパルスを受信したとき、ドライバ回路１０４は第１の電源線１８から伝送導体１２へ第１の電流を供給する。パルスがないとき、ドライバ回路１０４は第１の電源線１８から伝送導体１２へ第１の電流を供給しない（或いは、少なくとも第１の電流よりもはるかに小さい電流を供給する）。
【００１８】
電流供給および測定回路１４０は、ドライバ回路１０４により第１の電源線１８から供給された第１の電流を検出したときに、すなわち、パルスが論理信号の遷移に応答して発生されたときに、第２の電源線１６から伝送導体１２へ第２の電流を供給する。第２の電流は、少なくとも電流供給および測定回路１４０の入力が伝送導体１２につながる場所で、伝送導体１２上の電位変化を実質的に除去する程度まで、第１の電流が伝送導体１２の電位に与える影響を弱める。典型的に、第２の電流は第１の電流と一致するので、第１の電流は伝送導体１２の電位の永続的な変化を生じさせることがなく、一時的な変化だけが残る。このようなパルスの影響が伝送導体１２に存在しないとき、電流供給および測定回路１４０は第２の電源線１６から第２の電流を供給しない（或いは、少なくとも非常に小さい電流を供給する）。
【００１９】
電流供給および測定回路１４０は、パルスが発生されるたびに、第１の電流の影響を弱めるために発生すべき第２の電流を測定する。第２の電流にパルスが現れるたびに、遷移パルス発生器１０２からのパルスが検出される。検出されたパルスから、電流供給および測定回路１４０は論理信号を再生し、再生された信号をさらなる論理回路１４２へ供給する。
【００２０】
このように、一方で電流モードシグナリングの利点（高速性）が実現され、他方で、遷移がない場合に電流供給および測定回路１４０が実質的に電流を引き出さないように遷移シグナリングを使用することにより消費電力が削減される。いずれにしても、電流モードシグナリングのため使用される電力は、電流供給および測定回路１４０がパルスのないときに引き出す電流がパルスのあるときに引き出す電流よりも小さくなると直ちに節約される。
【００２１】
図２は電子データ処理回路の一部分の一実施形態を表す。この部分は、遷移パルス発生器１０２、ドライバ１０４、カレントミラー２２、リセットトランジスタ２２４および検出回路２２６を含む。カレントミラー２２、リセットトランジスタ２２４および検出回路２２６は、電流供給および測定回路１４０の一実施形態の一部分である。遷移パルス発生器１０２は、遅延回路２４０および排他的ＮＯＲゲート２４２を含む。遷移パルス発生器１０２の入力は、排他的ＮＯＲゲート２４２の第１の入力に直結され、遅延回路２４０を介して排他的ＮＯＲゲート２４２の第２の入力に結合される。
【００２２】
ドライバ１０４は、（ＰＭＯＳ型の）制限トランジスタ２００、（ＰＭＯＳ型の）プルアップトランジスタ２０２および（ＮＭＯＳ型の）プルダウントランジスタ２０４を含む。第１の電源線１８は、プルダウントランジスタ２０４、プルアップトランジスタ２０２および制限トランジスタ２００の連続する主電流チャネルを介して第２の電源線１６に結合される。プルダウントランジスタ２０４およびプルアップトランジスタ２０２の制御電極は排他的ＮＯＲゲート２４２の出力に結合される。制限トランジスタ２００の制御電極は、プルアップトランジスタ２０２と制限トランジスタ２００の主電流チャネルの間のノードに結合される。プルダウントランジスタ２０４とプルアップトランジスタ２０２との間のノードは伝送導体１２に結合される。
【００２３】
カレントミラー２２は、（ＰＭＯＳ型の）入力トランジスタ２２０および出力トランジスタ２２２を含む。入力トランジスタ２２０の主電流チャネルは、伝送導体１２と第２の電源線１６との間に結合される。第２の電源線１６は、出力トランジスタ２２２および（ＭＭＯＳ型の）リセットトランジスタ２２４の連続した主電流チャネルを介して第１の電源線１８に結合される。カレントミラー２２の入力トランジスタ２２０および出力トランジスタ２２２の制御電極は伝送導体１２に結合される。出力トランジスタ２２２とリセットトランジスタ２２４の主電流チャネルの間のノード２２８は検出回路２２６に結合され、検出回路はリセットトランジスタ２２４の制御電極に結合された出力およびさらなる論理回路１４２（図示せず）に結合された出力を有する。
【００２４】
動作中に、排他的ＮＯＲゲート２４２は遷移パルス発生器１０２の入力における論理信号が変化するときに論理ハイ状態の電圧を一時的に生成する。この論理ハイ状態のパルスの間隔は遅延回路２４０によって生成された遅延によって決められる。パルスがないとき、排他的ＮＯＲゲート２４２の出力電圧は論理ロー状態である。
【００２５】
パルスがないとき、プルダウントランジスタ２０４の主電流チャネルは非導通状態であり、制限トランジスタ２００およびプルアップトランジスタ２０２の主電流チャネルは導通状態である。かくして、ドライバ１０４は第２の電源線１６の電位よりも低い電圧降下のレベルまで伝送導体１２の電位を下げる。この電圧降下は制限トランジスタ２００のゲート・ソース間電圧に対応する。静止状態において、この降下は制限トランジスタ２００のスレッショルド電圧以下である。この場合に電流はドライバ１０４から殆ど流れないか、または、全く流れない。その結果として、カレントミラー２２からの電流は殆ど流れないか、または、全く流れず、パルスは検出されない。
【００２６】
パルスドライバ１０４の場合に、ドライバ１０４はプルダウントランジスタ２０４の主電流チャネルを導通状態にさせ、ドライバ１０４はプルアップトランジスタ２０２の主電流チャネルを非導通状態にさせる。かくして、電流がパルス中に第１の電源線１８から伝送導体へ流れる。これに応じて、入力トランジスタ２２０は第２の電源線１６からの電流を伝送導体１２へ供給する。この電流はドライバ１０４によって供給された電流を打ち消す。過渡状態を無視すると、この電流は、パルス中にドライバ１０４によって第１の電源線１８から供給された電流と等しいが、実際には、伝送導体の長さのために、これらの二つの電流の間には少なくとも一時的に差が存在する。プルダウントランジスタ２０４がパルス中に伝送導体１２を放電し始めるとき、伝送導体１２の一方の端が最初に放電し始め、カレントミラー２２側のもう一方の端がその後に続く。
【００２７】
かくして、カレントミラー２２の入力トランジスタ２２０は、プルダウントランジスタ２０４からの電流の影響を弱めることにより応答する。この電流はカレントミラー２２の出力トランジスタ２２２によってミラー化され、出力トランジスタ２２２とリセットトランジスタ２２４の主電流チャネルの間のノード２２８の電位を上昇させる。検出回路２２６はこの電位がスレッショルドを通過するときにパルスを検出する。これに応答して、検出回路２２６は、さらなる論理回路１４２へ出力される論理信号を変化させ、ある遅延後に、検出回路はリセットトランジスタ２２４の主電流チャネルを導通状態にさせる。この遅延は、好ましくは、少なくとも遅延回路２４０の遅延に等しい。かくして、出力トランジスタ２２２とリセットトランジスタ２２４の主電流チャネルの間のノード２２８は、パルスの後に次のパルスに備えて放電される。
【００２８】
制限トランジスタ２００による電圧降下は、カレントミラー２２の入力トランジスタ２２０からの電流を実質的に除去するために伝送導体１２上の電圧スイングを必要な最小限度まで減少させるために役立つ。このようにして消費電力が削減され、実質的に最高速度を維持する。
【００２９】
電流モード受信回路で典型的であるように、伝送導体１２上の電位変化を打ち消す機能と、それを行うために必要な電流を測定する機能は分離される。電流はカレントミラー２２の出力に電圧を発生させるために使用され、その電圧はパルスを検出するため使用され、一方、カレントミラー２２の入力における電圧スイングは最小限度で維持されるが、その理由はこの検出が伝送導体に結合された入力における電圧スイングに必要条件を課さないからである。
【００３０】
図２の回路は単に図１の回路において使用するための有利な実施形態に過ぎないことが理解されるであろう。コモンゲート構造で入力トランジスタを使用する回路のような種々のタイプの電流供給および測定回路が使用される。しかし、これは一般に、カレントミラー２２を使用する場合よりも消費電力を増やす。大半の回路では、さらにクロック信号が電流供給および測定回路をリセットするために必要とされるが、図２の回路の場合には必要とされない。また、種々のタイプのドライバ回路または遷移パルス発生器が使用される。たとえば、伝送導体の強力な駆動を行うために多段ドライバ回路を使用してもよい。図２に示された回路はこの目的のための簡単で効果的な回路の例示に過ぎない。制限トランジスタ２００は省略してもよいが、これにより、電力消費が多少増加し、通信速度が低下するであろう。
【００３１】
図３はさらなる受信回路を表す。図２に示された部品の他に、この回路は、一対のクロス結合されたインバータ３０、３２、遅延回路３４、リフレッシュトランジスタ３６、および、論理信号再生回路３８を含む。さらにリークトランジスタ３９が示されている。クロス結合されたインバータのうちの第１のインバータ３０はノード２２８とクロス結合されたインバータのうちの第２のインバータ３２の出力とに結合された入力を有し、第２のインバータはノード２２８に結合された出力を有する。第１のインバータ３０の出力は遅延回路３４を介してリセットトランジスタ２２４の制御電極に結合される。（ＰＭＯＳ型の）リフレッシュトランジスタ３６は、伝送導体１２と第２の電源線１６との間で入力トランジスタ２２０の主電流チャネルと並列に結合された主電流チャネルを有する。第１のインバータ３０の出力はリフレッシュトランジスタ３６の制御電極に結合される。第１のインバータ３０と第２のインバータ３２の出力は信号発生器回路３８に結合される。（ＮＭＯＳ型の）リークトランジスタ３９は、入力トランジスタ２２０の入力と第１の電源線１８との間に結合された主電流チャネルを有する。その制御電極はそのドレインに結合される。
【００３２】
動作中に、クロス結合されたインバータはノード２２８に生じるパルスをラッチする。この目的のため、第２のインバータ３２の駆動強度は非常に弱くなるように選択され、パルス中に伝送導体１２からミラー化された電流によって無効にされ得る。クロス結合されたインバータ３０、３２がパルスをラッチするとき、リフレッシュトランジスタ３６の主電流チャネルは導通状態になり、リフレッシュトランジスタは入力トランジスタ２２０がドライバ１０４からの電流を妨げるため電流を供給することに役立つようになる。かくして、比較的小型の入力トランジスタ２２０が使用され、これにより、パルスのないときに消費電力が削減される。
【００３３】
また、クロス結合されたインバータ３０、３２がパルスをラッチした後に遅延を伴うことによって、リセットトランジスタ２２４の主電流チャネルは導通状態にされ、ノード２２８を放電し、これにより、クロス結合されたインバータ３０、３２によって形成されたラッチがリセットされ、次のパルスを検出する準備が整う。信号再生回路３８はパルスが検出されるたびにその出力の論理レベルを変える。
【００３４】
小型リークトランジスタ３９は補償電流を伝送導体１２へ供給し、パルスがない場合に入力トランジスタ２２０および／またはリフレッシュトランジスタ３６からのリーク電流を補償する。このリーク電流は伝送導体１２の電位に影響を与えない。補償電流は、好ましくは、リセットトランジスタ２２４を流れるリーク電流と一致するので、ノード２２８はパルスのないときに充電されない。
【００３５】
リフレッシュトランジスタ、リークトランジスタおよびラッチのような、図３に示された回路への付加のすべては独立に行うことが可能であり、すなわち、各付加は他の付加を行うことなく行えることが認められる。これらの付加の中に不可欠なものがない点は有利であるが、パルスが十分に頻繁に送信されることが保証されるときにはリークトランジスタは不要であり、入力トランジスタ２２０が十分に強いとき、または、パルス間の時間間隔が十分に長いときにはリフレッシュトランジスタが不要であるなどの利点がある。
【００３６】
図４は信号再生回路３８の一実施形態を表す。信号再生回路は、さらなるクロス結合されたインバータ４００、４０２を備えたラッチ４０と、第１のスイッチ４２および第２のスイッチ４４と、遅延バッファ４６とを含む。ラッチ４０内のノード４０４と４０６は、第１のスイッチ４２、遅延バッファ４６および第２のスイッチ４４の直列接続を介して結合される。第２および第１のスイッチ４２、４４は、それぞれ、検出回路の第１および第２のインバータ３０、３２の出力によって制御される。動作中に、ラッチ４０の内容は、パルスがノード２２８上で検出されたときに、ラッチ４０の出力信号を一時的にその入力へ供給することによりトグル切り替えされる。第２のスイッチ４４はパルス中に導通状態にされ、第１のスイッチ４２は非導通状態にされる（図示された状況の反対）。このように、ラッチ４０の旧い内容がその入力へ戻される。パルスがない場合に、第１のスイッチ４２は導通状態にされ、第２のスイッチ４４は非導通状態にされ、したがって、入力信号を供給しない（図示された状況）。
【００３７】
図４の再生回路は一例として示されているだけであり、任意の適切なトグル回路が使用されることが理解される。好ましくは、この回路は、たとえば、論理回路１００の出力信号が論理零であるときに出力値を零にリセットすることにより、少なくとも初期化段階中に再生回路３８の出力値を（好ましくは反復的に）論理回路１００の出力論理信号に同期させるリセット線（図示せず）を含む。
【００３８】
一実施形態において、伝送導体１２は双方向通信のため使用される。この場合、伝送導体の両端における回路には、ドライバ回路と電流供給および測定回路の組み合わせが設けられる。
【００３９】
図５はドライバ回路と電流供給および測定回路の組み合わせを表す。この回路は、ノード２２８に結合されたカレントミラー２２および検出回路５７を含む。さらに、この回路は、遷移パルス発生器回路５６、制御線５４、（ＰＭＯＳ型の）プルアップトランジスタ５０、および、（ＮＭＯＳ型の）プルダウントランジスタ５２を含む。プルアップトランジスタ５０の主電流チャネルは伝送導体１２とカレントミラー２２の入力との間に結合される。プルダウントランジスタ５２の主電流チャネルは伝送導体１２と第１の電源線１８との間に結合される。遷移パルス発生器回路５６は、プルアップトランジスタ５０とプルダウントランジスタ５２の制御電極に結合された制御線５４に結合された出力を有する。
【００４０】
動作中に、遷移パルス発生器回路５６がパルスを発生しないとき、この回路は図２に関して説明したように電流供給および測定回路として動作する。この場合、プルダウントランジスタ５０だけがカレントミラー２２の入力からの電流を伝導し、プルダウントランジスタ５２は非導通状態である。遷移パルス発生器回路５６へ供給された論理信号が遷移するとき、遷移パルス発生器５６は、プルアップトランジスタ５０を非導通状態にさせ、プルダウントランジスタ５２を導通状態にさせるパルスを発生する。この場合、パルス状の電流が伝送導体１２と第１の電源導体１２との間に流れ、電流検出および測定機能が停止される。パルスとパルスの間にカレントミラー２２の入力トランジスタは制限トランジスタとして機能する。
【００４１】
多数の変形が図５の回路内でなされることが理解できるであろう。たとえば、図３に示された付加部分の一つ以上が図５の回路に付加される。より複雑なドライブ回路を使用してもよく、その他の変形もなされる。
【図面の簡単な説明】
【００４２】
【図１】電子データ処理回路を表す図である。
【図２】電子データ処理回路の一部分の一実施形態を表す図である。
【図３】さらなる受信回路を表す図である。
【図４】信号再生回路の一実施形態を表す図である。
【図５】複合型の送信機および受信機を表す図である。
【図１】
2006511985.tif 000003
【図２】
2006511985.tif 000004
【図３】
2006511985.tif 000005
【図４】
2006511985.tif 000006
【図５】
2006511985.tif 000007