(57)【要約】アクティブマトリクスディスプレイ装置が、画素駆動信号を出力する列アドレス回路を有する。列アドレス回路は、画素駆動信号を列導体に与える出力バッファを有し、出力バッファの正のスルーレートと負のスルーレートは、互いに異なっている。出力バッファの設計において正のスルーレートと負のスルーレートを別個独立に選択することにより、トランジスタ（５４，５６）、特に列キャパシタンスの充電（又は放電）電流を通すトランジスタのサイズを最小値に保つことができる。
2006527390.tif 000002
【特許請求の範囲】
【請求項１】
行及び列に配列された画素のアレイを有するアクティブマトリクスディスプレイ装置であって、前記画素の各列は、画素駆動信号が与えられる列導体を共有し、前記画素駆動信号を出力する列アドレス回路が設けられ、前記列アドレス回路は、画素駆動信号を列導体に与える出力バッファを有し、前記出力バッファの正のスルーレートと負のスルーレートは、互いに異なっていることを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、前記出力バッファは、前記列導体と高電力ラインとの間に接続された第１のトランジスタと、前記列導体と低電力ラインとの間に接続された第２のトランジスタとを有し、前記第１のトランジスタのスルーレートと前記第２のトランジスタのスルーレートは、互いに異なっていることを特徴とする装置。
【請求項３】
請求項２に記載の装置であって、前記第１のトランジスタは、ｐ型トランジスタを含み、前記第２のトランジスタは、ｎ型トランジスタを含み、前記第１及び第２のトランジスタは、同時に切り換えられることを特徴とする装置。
【請求項４】
請求項１〜３のうちいずれか一に記載の装置であって、前記画素は、極性が互いに異なる画素駆動信号により互いに異なるフレームで駆動され、第１の極性及び所与の明るさに対応した第１の駆動信号から、逆の極性を有していて同一の所与の明るさに対応した第２の駆動信号までの画素充電時間は、前記第２の駆動信号から前記第１の駆動信号までの画素充電時間に実質的に等しいことを特徴とする装置。
【請求項５】
請求項１〜４のうちいずれか一に記載の装置であって、各画素は、ｎ型スイッチングトランジスタを有し、前記負のスルーレートは、前記正のスルーレートよりも低いことを特徴とする装置。
【請求項６】
請求項５に記載の装置であって、前記出力バッファは、前記列導体と高電力ラインとの間に接続された第１のトランジスタと、前記列導体と低電力ラインとの間に接続された第２のトランジスタとを有し、前記第２のトランジスタは、最大電流駆動能力が前記第１のトランジスタよりも低いことを特徴とする装置。
【請求項７】
請求項１〜４のうちいずれか一に記載の装置であって、各画素は、ｐ型スイッチングトランジスタを有し、前記正のスルーレートは、前記負のスルーレートよりも低いことを特徴とする装置。
【請求項８】
請求項７に記載の装置であって、前記出力バッファは、前記列導体と高電力ラインとの間に接続された第１のトランジスタと、前記列導体と低電力ラインとの間に接続された第２のトランジスタとを有し、前記第１のトランジスタは、最大電流駆動能力が前記第２のトランジスタよりも低いことを特徴とする装置。
【請求項９】
請求項１〜８のうちいずれか一に記載の装置であって、各列について出力バッファを有することを特徴とする装置。
【請求項１０】
請求項１〜９のうちいずれか一に記載の装置であって、アクティブマトリクスＬＣＤディスプレイ装置を含むことを特徴とする装置。
【請求項１１】
アクティブマトリクスディスプレイの列を駆動する列アドレス回路であって、画素駆動信号を列導体に与える出力バッファを有し、前記出力バッファの正のスルーレートと負のスルーレートは、互いに異なることを特徴とする列アドレス回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、アクティブマトリクスディスプレイ装置に関し、特に、駆動信号をディスプレイの画素に与えるために用いられる回路に関する。
【０００２】
アクティブマトリクスディスプレイ装置、例えばＡＭＬＣＤは典型的には、行（ロウ）及び列（コラム）の状態に配列された画素のアレイを有する。画素の各行は、行中の画素の薄膜トランジスタのゲートに接続された行導体を共有する。画素の各列は、画素駆動信号が与えられる列導体を共有している。行導体上の信号は、トランジスタをオンにするか又はオフにするかを決定すると共に行導体上の高（又は低）電圧パルスによりトランジスタをいつオンにするかを決定し、列導体からの信号は、ディスプレイ素子、例えば液晶材料の領域に伝わり、それにより液晶材料の光出力特性を変更する。行電極パルスが取り去られた後でも電圧をディスプレイ素子上に維持することができるようにするために、画素構成の一部として追加の蓄積キャパシタを設ける場合がある。
【０００３】
アクティブマトリクスディスプレイ装置、例えばＡＭＬＣＤのフレーム（フィールド）周期では、画素の列を短期間でアドレス指定することが必要であり、これにより、トランジスタの電流駆動性能に要件が課される。その目的は、液晶材料を所望の電圧レベルに充電又は放電することにある。これら電流要件を満たすため、薄膜トランジスタに供給されるゲート電圧は、約３０ボルト（アモルファスシリコントランジスタの場合）だけ離れた値の間で変動することが必要である。例えば、約−１０ボルト又はこれ以下（ソースに対して）のゲート電圧を印加することによりトランジスタをオフにし、これに対し、液晶材料を十分に迅速に充電又は放電させるよう所要のソース−ドレイン電流をもたらすほどトランジスタに十分バイアスをかけるには約２０ボルト又はこれ以上の電圧が必要な場合がある。
【０００４】
ＬＣ材料の駆動電圧は、ブラック（黒色）状態と透過状態との間に約３ボルトの範囲がある。さらに、ＬＣ層に印加される電圧の極性を交番変化させ、これによりＬＣ特性の老化が低減する。この極性反転は、フレーム毎又は行毎、或いは別々に構成されてもよい。典型的には、一極性についての列電圧は、２ボルト〜５ボルトの場合があり、逆の極性についての列電圧は、−２ボルト〜−５ボルトの場合がある。かくして、行電圧の全範囲は、約１０ボルトである。
【０００５】
ドライバＩＣ、特に列ドライバは、アクティブマトリクスＬＣＤの費用の相当多くの部分を占める。大抵の列ドライバＩＣは、相当多くの数のアナログ素子、例えば抵抗器チェーン及び多くの場合バッファ増幅器（緩衝増幅器）を有している。これらアナログ回路ブロックは、これらの複雑さに起因して大型傾向があり、最小値を超えてサイズを増大させる場合のある特定の特性を持つトランジスタを用いることが必要である。列ドライバＩＣにより必要とされる領域は、ディスプレイパネルの費用の相当多くの割合の原因となり、バッファ増幅器の出力段は、ドライバＩＣの所要領域の一部を占める。出力段は、列キャパシタを充電するのに必要な電流を有効時間内に所望の画素電圧にソーシングするトランジスタを用いており、これらトランジスタは、列ドライバＩＣ内で最も高い電流を通すので、最も大きなデバイスである必要がある。
【０００６】
出力段は典型的には、列電圧の或る特定のスルーレートをもたらすよう設計されており、したがって上述したように列キャパシタを十分迅速に充電することができるようになっている。出力段は代表的には、減少中の列電圧についてのスルーレートに等しい増大中の列電圧についてのスルーレートを有する。
【０００７】
本発明の第１の特徴によれば、行及び列の状態に配列された画素のアレイを有するアクティブマトリクスディスプレイ装置であって、画素の各列は、画素駆動信号が与えられる列導体を共有し、画素駆動信号を出力する列アドレス回路が設けられ、列アドレス回路は、画素駆動信号を列導体に与える出力バッファを有し、出力バッファの正のスルーレートと負のスルーレートは、互いに異なっている装置が提供される。
【０００８】
本発明は、出力電圧を増大させたり減少させるスルーレート要件が同一ではないという認識に基づいている。かくして、一定の負荷についてバッファ立ち上がり時間及び立ち下がり時間は、互いに異なっている。出力バッファの設計において正のスルーレートと負のスルーレートを別個独立に選択することにより、トランジスタ、特に列キャパシタの充電（又は放電）電流を通すトランジスタのサイズを最小値に保つことができる。
【０００９】
例えば、出力バッファは、列導体と高電力ラインとの間に接続された第１のトランジスタと、列導体と低電力ラインとの間に接続された第２のトランジスタとを有し、第１のトランジスタのスルーレートと第２のトランジスタのスルーレートは、互いに異なっている。トランジスタのうちの一方は、プルアップトランジスタとして働き（そして、このようにしてバッファの正のスルーレートを決定する）、他方のトランジスタは、プルダウントランジスタとして働く（そして、このようにしてバッファの負のスルーレートを決定する）。
【００１０】
第１のトランジスタは、ｐ型トランジスタを含み、第２のトランジスタは、ｎ型トランジスタを含むことが可能で、第１及び第２のトランジスタは、同時に切り換えられることができる。
【００１１】
画素は好ましくは、極性が互いに異なる画素駆動信号により互いに異なるフレームで駆動され、第１の極性及び所与の明るさに対応した第１の駆動信号から、逆の極性を有していて同一の所与の明るさに対応した第２の駆動信号までの画素充電時間は、第２の駆動信号から第１の駆動信号までの画素充電時間にほぼ等しい。このように、出力バッファのスルーレートは、ディスプレイ画素充電特性が極性反転方式において正のフィールド及び負のフィールドについて同一であるように選択される。これにより、釣り合いの取れていないバッファの立ち上がり時間と立ち下がり時間を提供して得られる領域の節約を最適化させる。
【００１２】
各画素は、ｎ型スイッチングトランジスタを有することが可能で、この場合、負のスルーレートは、正のスルーレートよりも低いものであるよう選択される。かくして、上述の２つのトランジスタ出力段に関し、第１のトランジスタは、第１のトランジスタよりも最大電流駆動レベルが低く、その結果正のスルーレートよりも負のスルーレートが低い。
【００１３】
各画素は、上記とは異なり、ｐ型スイッチングトランジスタを有してもよく、この場合、正のスルーレートは、負のスルーレートよりも低い。かくして、第１のトランジスタは、最大電流駆動レベルが第２のトランジスタよりも低い。
【００１４】
本発明は又、アクティブマトリクスディスプレイの列を駆動する列アドレス回路であって、画素駆動信号を列導体に与える出力バッファを有し、出力バッファの正のスルーレートと負のスルーレートが、互いに異なる、列アドレス回路を提供する。
【００１５】
次に、添付の図面を参照して本発明の例を詳細に説明する。
【００１６】
全図を通じて、同一又はほぼ同一の部品を示すために同一の参照符号及び記号が用いられている。
【００１７】
図１は、アクティブマトリクス液晶ディスプレイに関する従来型の画素構造を示している。ディスプレイは、行及び列の状態で画素のアレイとして配列されている。画素の各行は、コモン行導体１０を共有し、画素の各列は、コモン列導体１２を共有している。各画素は、列導体１２とコモン電位１８との間に直列に配置された薄膜トランジスタ１４及び液晶セル１６を有している。トランジスタ１４は、行導体１０上に与えられた信号によりオンオフ切換えされる。かくして、行導体１０は、画素の関連の列の各トランジスタ１４のゲート１４ａに接続されている。各画素は、蓄積キャパシタ２０を更に有するのがよく、この蓄積キャパシタは、一端２２が次の行電極、その前の行電極又は別個のキャパシタ電極に接続される。このキャパシタ２０は、トランジスタ１４がオフにされた後、液晶セル１６にかかる駆動電圧を維持するのに役立つ。また、種々の効果、例えばキックバックを減少させたり画素キャパシタの階調（グレイレベル）依存性を低下させたりするには全画素キャパシタンスが高いことが望ましい。
【００１８】
所要の階調を得るために液晶セル１６を所望電圧に駆動することを目的として、行導体１０上の行アドレスパルスと同期して適当な信号が列導体１２上に与えられる。この行アドレスパルスは、薄膜トランジスタ１４をオンにし、それにより列導体１２が液晶セル１６を所望電圧に充電すると共に蓄積キャパシタ２０を同一電圧まで充電する。
【００１９】
図２は、選択された行中の列ドライバ２３（これは本質的に、電圧源２４と抵抗２５を備えたスイッチとから成る）と列の画素との接続状態を示している。列は、例えば列導体と行導体のクロスオーバーの全てに起因して生じる列容量２６を有している。個々の画素は、画素容量２７を有している。行駆動信号の結果として、キャパシタ２６，２７の両方が充電される。しかしながら、列容量２６（抵抗２５×容量２６）を充電するための時定数は、画素（ＴＦＴ抵抗×容量２７）を充電するための時定数よりも非常に低い。かくして、列容量２６を充電するには短い列アドレスパルスが必要である。
【００２０】
行アドレスパルスの終わりに、トランジスタ１４をオフにする。蓄積キャパシタ２０は、液晶漏洩（liquid crystal leakage）の効果を減少させると共に液晶セルキャパシタの電圧依存性により引き起こされる画素キャパシタンスの変動率を減少させる。行は典型的には、全ての行が一フレーム周期でアドレス指定され、次のフィールド周期でリフレッシュされるよう次々にアドレス指定される。
【００２１】
図３に示すように、行アドレス信号は、行ドライバ回路３０により、画素駆動信号は、列アドレス回路３２によりそれぞれディスプレイ画素のアレイ３４に提供される。
【００２２】
図４は、従来型列ドライバ回路を示している。互いに異なる画素駆動信号レベルの数ｎは、階調発生器４０、例えば抵抗器アレイにより生じる。スイッチングマトリクス４２は、各列への所要レベルの切換えを制御し、このスイッチングマトリクスは、ラッチ４４からのディジタル入力に基づいてｎ個の階調のうちの１つを選択する変換器のアレイを有している。ディジタル入力は、所要のイメージデータ４５をストアしているＲＡＭから引き出される。各列は、列中の画素を行アドレス周期の全持続時間にわたり所要の駆動信号レベルに保持するバッファ４６を備えている。バッファは特に、列ドライバＩＣにより必要とされる基板領域の一部を占め、それ故コストの一因となる。
【００２３】
図５は、出力バッファについて考えられる１つの公知の設計例を概略的に示している。バッファは、入力“ＩＮ”で所要のアナログ画素駆動レベルを入力として受け取る。回路は、２つの差動増幅器５０，５２を有している。各差動増幅器の非反転端子は、出力“ＯＵＴ”に接続されていて、出力電圧のフィードバック制御が実行されるようになっている。各差動増幅器の反転端子は、入力“ＩＮ”に接続されている。
【００２４】
回路は、ｐ型プルアップトランジスタ５４及びｎ型プルダウントランジスタ５６を含む出力段を有している。これらトランジスタは、電力供給ライン、例えば正電圧レールと負電圧レールとの間に直列に接続されている。高電力供給ラインは、最大所要画素駆動電圧（例えば、５Ｖ）を提供し、低電力供給ラインは、最小画素駆動電圧（例えば、−５Ｖ）を提供する。
【００２５】
“ＩＮ”のところでの入力電力が“ＯＵＴ”のところの出力電圧よりも高い場合、差動増幅器５０は、プルアップトランジスタ５４をオンにして電流がトランジスタ５４を流れて出力列キャパシタンスを充電するようにする。これと同様に、入力電圧が出力電圧よりも低い場合、差動増幅器５２は、プルダウントランジスタ５６をオンにして電流がトランジスタ５６を流れて、出力負荷を放電するようにする。
【００２６】
かくして、フィードバック構成により、出力電圧が入力電力に等しいようになる。差動増幅器５０，５２の設計は、本発明とは関係が無く、詳細には説明しない。さらに、出力バッファ回路において他の機能を実行できるが、これについては説明しない。
【００２７】
トランジスタ５４，５６は、列キャパシタンスを十分迅速に充電又は放電するのに十分な電流を列に供給する必要があり、したがって出力段は、回路領域の最大部分を占める。
【００２８】
ｎ型トランジスタは、モビリティが高く、したがって同一スルーレートを達成するのに一層小さな領域を備えるよう設計できる。例えば、トランジスタ５６のチャネル幅は典型的には、トランジスタ５４のチャネル幅の約半分の場合がある。
【００２９】
トランジスタ５４は本質的に、負の極性のフィールドから正の極性のフィールドへの画素駆動電圧の移行がある場合、列電圧を引き上げるために用いられ、トランジスタ５６は本質的に、正の極性のフィールドから負の極性のフィールドへの画素駆動電圧の移行がある場合、列電圧を引き下げるために用いられる。極性反転の結果としての電圧揺れは、所望の画素明るさの変化の結果としての電圧揺れよりも大きく、典型的には、各画素の順次アドレス指定の度毎に極性反転が生じる。
【００３０】
本発明は、トランジスタ５４，５６についてスルーレート要件が同一ではないという認識に基づいている。
【００３１】
図６は、従来型列ドライバについての正のフィールドにおける画素充電特性を示している。プロット６０は、画素トランジスタ１４（図１）のゲートに印加される行電圧パルスを示している。列電圧６２は、その目標値である１２Ｖ（このシミュレーションでは）まで指数的に増加する。開始電圧は２Ｖであり、これは、以下の説明から分かるように負のフィールド目標値に対応している。画素電圧６４は、高いトランジスタ抵抗が大きな（即ち、遅い）画素時定数を生じさせるので迅速さがそれよりも僅かに小さい状態で増加する。プロット６６は、画素ＴＦＴに加わる電圧、即ち、瞬時画素電圧と列電圧の差を示している。この差が０．０１Ｖ（１．Ｅ−０２）まで低下したときに画素が充電されると仮定すると、画素充電にはこのシミュレーションでは１０．３μｓかかり、これは、プロット６６が０．０１値（１．Ｅ−０２）と交差する時点である。プロット６８は、図１に符号２２で示された蓄積キャパシタの一端に現れる電圧を示している。
【００３２】
図６〜図８では、プロット６０，６２，６４は、左側では線形（均等）目盛を用い、プロット６６，６８は、右側では対数目盛を用いている。
【００３３】
図７は、従来型列ドライバについて負のフィールドの画素充電特性に関し、図６と同一のプロットを示している。開始画素電圧は、先の正のフィールドに基づく１２Ｖである。この場合、列電圧標的は、２Ｖ（即ち、正のフィールド電圧よりも１０Ｖ低い）である。画素電圧は、この場合も又、５．６μｓたてば０．０１Ｖの範囲内でこの標的に到達する。
【００３４】
かくして、画素充電は、互いに等しい正のスルーレートと負のスルーレートを有する列ドライバが用いられる場合、負のフィールドでは極めて迅速である。これは、同一の行パルスが正及び負のフィールドについて用いられた結果であり、これらフィールドは、２つの極性のフィールドにおいて互いに異なる画素トランジスタターンオン特性を生じさせる。有効ゲート電圧は、負のフィールドではさらに高い。
【００３５】
実際の電圧は、それほどは大きくなく２Ｖ及び１２Ｖという選択された電圧は、シミュレーション目的の単なる例示に過ぎない。
【００３６】
本発明によれば、列ドライババッファは、互いに異なる正のスルーレートと負のスルーレートを有するよう設計されている。
【００３７】
図８は、この場合も又、負のフィールドにおける画素充電特性に関するが、本発明に従って改造された列ドライバについて図７と同一のプロットを示している。
【００３８】
図５に示すような列ドライバアーキテクチャを想定すると、本発明によりトランジスタ５６のサイズを減少させることができ、その結果列ドライバが釣り合いの取れた正のスルーレートと負のスルーレートをもはや備えないようになっている。これとは異なり負（プルダウン）スルーレートが低いが、出力バッファの立ち上がり特性と立ち下がり特性は、互いに異なる負荷（即ち、画素）特性の結果として釣り合いが取れた状態になる。図８では、トランジスタ５６のサイズの減少の結果として、画素充電時間が５．６μｓ（図７の場合）から１０．３μｓまで増加し、したがって正のフィールド及び負のフィールドにおける画素についての画素充電率が実質的に同一であるようになっている。これにより、列ドライバ回路の総合出力特性を損なわないで、チップ領域の最も大きな節約が可能になる。
【００３９】
上述のシミュレーションで与えられた電圧レベルは、画素がアモルファスシリコンｎ型ＴＦＴから成るという仮定に基づいている。本発明は又、画素ＴＦＴがｐ型トランジスタ、例えば低温ポリシリコン（ＬＴＰＳ）トランジスタであるディスプレイ装置にも適用できる。かかる場合、引き上げ時間は、より迅速であり（即ち、正の極性フィールド）、したがって本発明は、この場合プルアップトランジスタ５４のサイズを減少させることができるようになっている。
【００４０】
列ドライババッファの出力段における２つのトランジスタについての寸法形状の特定の例を挙げることはしなかった。トランジスタは、各場合において、画素アレイの電気特性及び駆動方式を考慮して設計されることになる。これらは当然のことながら、ディスプレイの異なるサイズ、互いに異なる技術を利用したディスプレイ、互いに異なるタイミング要件（例えば、リフレッシュレート）を備えたディスプレイについては非常に異なることになる。所与のディスプレイの場合、特定のディスプレイに関する画素電圧の実質的に互いに等しい立ち上がり時間及び立ち下がり時間を提供するよう上記の教示を利用してバッファの出力段を設計することは、当業者にとって日常的に行われる事柄であろう。このように、過剰のマージンが除かれ、列ドライバ設計が最適化される。
【００４１】
列ドライバ回路は、ディスプレイの各列について出力バッファを有することができる。また、回路部品数を減少させることができ、しかも列を全て同時にではなくグループをなしてアドレス指定できるようにする多重化方式が公知である。公知の多重化方式を慣例的に本発明のアーキテクチャに適用することができ、これら多重化アーキテクチャについては本願では説明しない。
【００４２】
本発明は、バッファの出力段における主電流供給トランジスタのうちの１つのサイズを減少させることができるものとして説明した。というのは、これらトランジスタが列ドライバＩＣにおいて最も大きく且つ大電流のデバイスだからである。しかしながら、本発明は又、駆動信号を出力段トランジスタに与える回路要素の必然的なサイズ減少をも可能にする場合がある。
【００４３】
本発明をＬＣＤディスプレイとの関連で詳細に説明した。しかしながら、本発明は他の電圧アドレス指定ディスプレイにも適用できる。
【００４４】
本明細書及び特許請求の範囲において、「正のスルーレート」という用語は、結果的に出力電圧の増大をもたらす段階的入力電圧変化の場合の出力電圧の最大変化率を示すために用いられ、「負のスルーレート」という用語は、結果的に出力電圧の減少をもたらす段階的入力電圧変化の場合の出力電圧の最大変化率を示すために用いられている。
【００４５】
本発明の他の特徴は、当業者には明らかであろう。
【図面の簡単な説明】
【００４６】
【図１】アクティブマトリクス液晶ディスプレイに関する公知の画素構成の一例を示す図である。
【図２】画素充電中における電荷の流れを説明するための図である。
【図３】行及び列ドライバ回路を有するディスプレイ装置を示す図である。
【図４】従来型の列ドライバ回路を示す図である。
【図５】図４の列ドライバ回路の公知の出力バッファを示す図である。
【図６】従来型の列ドライバに関する正のフィールドの画素充電特性を示す図である。
【図７】従来型の列ドライバに関する負のフィールドの画素充電特性を示す図である。
【図８】本発明の列ドライバに関する負のフィールドの画素充電特性を示す図である。
【図１】
2006527390.tif 000003
【図２】
2006527390.tif 000004
【図３】
2006527390.tif 000005
【図４】
2006527390.tif 000006
【図５】
2006527390.tif 000007
【図６】
2006527390.tif 000008
【図７】
2006527390.tif 000009
【図８】
2006527390.tif 000010
【国際調査報告】
2006527390.tif 000011
2006527390.tif 000012