(57)【要約】ＬＤＭＯＳデバイス構造を含む半導体集積回路は、半導体層を含み、この半導体層の表面に一対の離間された電界効果ゲート構造を有する。第１の導電型の第１及び第２の離間されたソース領域は、それらの間に形成された第２の導電型の第１の領域とともに、一対のゲート構造体の間の半導体層の一部に形成される。第２の導電型の軽ドープボディ領域は半導体層に形成されソース領域の下からゲート構造体の下まで延在し、且つ、半導体層内の任意の深さまで延在する。ボディ領域は、第１の領域の下に延在するボディ領域の一部の深さのインフレクションで特徴づけられる。
2006510206.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層の表面に離間して配置されて一方のゲート構造体が他方のゲート構造体に対向した第１の端部領域を有する一対の電界効果ゲート構造体と、
前記一対のゲート構造体の間の前記半導体層の一部に形成された第１の導電型の第１及び第２の離間されたソース領域と、
前記ソース領域の下から前記ゲート構造体の下まで延在する前記半導体層内の第２の導電型の軽ドープボディ領域と、
前記第１の端部領域の間の前記表面の一部において延在する第２の導電型の重ドープ領域と、を含む半導体デバイスであって、
前記ソース領域の各々は前記第１の端部領域のうちの１に関して自己配列せしめられており、前記第１の端部領域の間の前記表面の一部は第１の面積を有するとともに前記重ドープ領域は前記第１の面積未満の前記表面に沿った面積を有することを特徴とする半導体デバイス。
【請求項２】
前記第１ソース領域及び前記第２ソース領域は異なるゲート構造体端部の下にまで延在していることを特徴とする請求項１記載のデバイス。
【請求項３】
前記ソース領域は一対の前記ソース領域の間の前記表面の一部を覆って形成されたマスク層エレメントによって互いに離間されていることを特徴とする請求項１記載のデバイス。
【請求項４】
異なるソース領域を覆って且つ異なる第１の端部に対向して各々配置された第１及び第２の側壁スペーサを更に含むことを特徴とする請求項１記載のデバイス。
【請求項５】
前記第２の導電型の前記軽ドープボディ領域は前記第１の側壁スペーサ及び前記第２の側壁スペーサに対して自己配列されていることを特徴とする請求項４記載のデバイス。
【請求項６】
前記第１側壁スペーサ及び前記第２側壁スペーサの間の前記半導体層を覆う前記表面の一部はシリサイドを含むことを特徴とする請求項４記載のデバイス。
【請求項７】
前記第２の導電型の前記軽ドープボディ領域はボディ・タイとして機能するように配置されていることを特徴とする請求項１記載のデバイス。
【請求項８】
前記第２の導電型の前記軽ドープボディ領域はボディ・タイとして機能するように配置されていることを特徴とする請求項５記載のデバイス。
【請求項９】
第１面積を有する前記表面の前記一部の少なくともいくつかはシリサイドを含むことを特徴とする請求項１記載のデバイス。
【請求項１０】
前記ソース領域はＮ型導電体内にあることを特徴とする請求項１記載のデバイス。
【請求項１１】
前記第１及び第２のソース領域は単一のドーパントインプラネーションで形成されていることを特徴とする請求項１記載のデバイス。
【請求項１２】
各ソース領域は前記第２の導電型の前記重ドープ領域、及び、隣接ゲート構造体の下の前記半導体層の前記一部との間の相対的に一定の横方向ドーパント分布によって特徴づけられることを特徴とする請求項１記載のデバイス。
【請求項１３】
前記第１及び前記第２の離間されたソース領域、及び、前記軽ドープボディ領域は同じフォトマスクを使用してヘテロドーピングインプラントで形成されることを特徴とする請求項１記載のデバイス。
【請求項１４】
前記軽ドープボディ領域は前記ソース領域よりも高いエネルギでインプラントされることを特徴とする請求項８記載のデバイス。
【請求項１５】
前記ゲート構造体の間の距離は１ミクロン以下であることを特徴とする請求項１記載のデバイス。
【請求項１６】
前記ソース領域が形成された側面と対向する各ゲート構造体の側面上には前記ソース領域としての同じ導電型のドレイン領域を含むことを特徴とする請求項１記載のデバイス。
【請求項１７】
半導体材料の層を与えるステップと、
他のゲート構造体に対向した第１の端部領域を含み半導体層の表面上において離間された一対の電界効果ゲート構造体を第１マスク・レベルで形成するステップと、
前記層内であって且つ一対の前記構造体の間に第１の導電型の第１及び第２の離間されたソース領域を第２マスクレベルで形成して前記第１及び第２の離間されたソース領域間の前記表面の得られた領域に第１の面積を与えるステップと、
前記第２のマスク・レベルで前記層内であって且つ前記ソース領域の下に延在する第２の導電型の軽ドープボディ領域を形成するステップと、
前記第１の面積の表面を有する前記半導体層の一部であって、前記第１の面積よりも小なる面積の表面を有する前記一部に前記第２の導電型の重ドープ領域を形成するステップと、を含むことを特徴とする半導体デバイスの製造方法。
【請求項１８】
前記ソース領域が前記第１の導電型の単一のインプランテーションステップで形成されることを特徴とする請求項１７記載の方法。
【請求項１９】
各々の前記ソース領域は異なるゲート構造体端部と自己配列するように形成されていることを特徴とする請求項１７記載の方法。
【請求項２０】
前記ソース領域は、一対の前記ソース領域の間の前記半導体層の前記表面の前記一部を覆ってマスク層エレメントを配置して互いに離間されて形成されていることを特徴とする請求項１９記載の方法。
【請求項２１】
前記ソース領域はゲート構造体端部の下までそれぞれ延在していることを特徴とする請求項１７記載の方法。
【請求項２２】
前記重ドープ領域を形成するステップに先立って、前記第１の端部領域に対向し且つ前記ソース領域を覆って側壁スペーサを形成して、前記重ドープ領域が前記第１の端部領域に関して自己配列して形成されるステップを更に含むことを特徴とする請求項１７記載の方法。
【請求項２３】
前記重ドープ領域を形成するステップに先立って、各々の前記ソース領域を覆って且つ前記第１端部領域の１つに対向して側壁スペーサを形成するステップを更に含むことを特徴とする請求項１７記載の方法。
【請求項２４】
ＬＤＭＯＳデバイス構造体を含む半導体ＩＣであって、
半導体層と、
前記半導体層の上部表面を覆う一対の離間された電界効果ゲート構造体と、
第２の導電型の第１の領域を有する一対の前記ゲート構造体の間の前記層の一部の第１の導電型の第１及び第２の離間されたソース領域と、
前記ソース領域の下から前記ゲート構造体の下まで延在し、前記半導体層内の可変深さにまで延在し、前記第１の領域の下に延在する前記ボディ領域の一部の前記ボディ領域の深さのインフレクションによって特徴づけられる前記半導体層の第２の導電型の軽ドープボディ領域と、を含むことを特徴とする半導体ＩＣ。
【請求項２５】
前記半導体層内の前記ボディ領域の深さは前記第１領域の下の深さと比較して前記ゲート構造体の下の深さの方が相対的に深いことを特徴とする請求項２４記載の集積回路。
【請求項２６】
前記ゲート構造体間の前記半導体層の前記一部にまで延在する前記第２の導電型の重ドープ領域を更に具備することを特徴とする請求項２４記載のデバイス。
【請求項２７】
半導体層と、
他のゲート構造体に対向する絶縁側壁端部領域を含む前記半導体層の表面上において離間された一対の電界効果ゲート構造体と、
前記一対のゲート構造体の間の前記層の一部の第１の導電型の第１及び第２の離間された重ドープソース領域と、
前記ソース領域の下から前記ゲート構造体の下まで延在する前記半導体層内の第２の導電型の軽ドープボディ領域と、
前記第１の端部領域間の前記表面の前記一部に延在する前記第２の導電型の重ドープボディ・タイ領域と、
前記重ドープソース領域及び前記ボディ・タイ領域の共通シリサイドコンタクトと、を含む半導体デバイスであって、
前記表面の一部は第１の面積を有する絶縁側壁端部の間にあって、各ソース領域は前記絶縁側壁端部領域のうちの１に関して自己配列せしめられて、前記重ドープボディ・タイ領域は前記第１面積未満の前記表面に沿った面積を有することを特徴とする半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願についてのクロスリファレンス］
本願は２００２年１２月１０日に出願された米国特許出願Ｎｏ．１０／３１５，５１７号の優先日の利益を請求する。
［技術分野］
本発明は、半導体回路に関し、より詳細には、デジタル回路及び電源機能を集積化した回路に関する。また、このようなデバイスの製造方法に関する。
【背景技術】
【０００２】
デバイスの集積レベルが上昇するとともに集積回路の電源デバイスの性能についての必要条件も上昇してきている。デジタル回路部品をよりコンパクトにするとともに電源デバイスの全体的な大きさを減じることも望まれる。しかしながら、大きさを減じることは電圧の動作範囲及びバイアス状態を反転させるのに要する許容範囲の維持を困難とする。
【０００３】
これらの問題は特に消費者向け携帯型電子市場に関連している。もっとも一般的な性能要求はディスプレイドライバ、ＲＦインターフェース及びバッテリ動作を含む周辺機能であって大となり得るアレイについてである。高まる消費者の要求に応ずるために携帯型設計はエネルギーマネージメント及び高効率のパワー変換機能を達成しなければならない。
【０００４】
携帯型電源に使用されるようなパワー集積回路は一般的には高効率電池を使用してエネルギー変換を管理するための低電圧回路や高電圧トランジスタなどを含む。例えば、高スイッチング速度、低「オン」抵抗、及び、スイッチング動作の間の低い消費電力といったパワーデバイスの性能の必要条件故に電源デバイスとしてＬａｔｅｒａｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ  ｔｒａｎｓｉｓｔｏｒ（ＬＤＭＯＳ）が多くのパワー集積回路に選択されている。ＬＤＭＯＳはバイポーラトランジスタデバイスと比較して相対的に低いオン抵抗及び高いブレークダウン電圧を与え得る。しかしながら更にデバイスの大きさを減じて動作効率を改善するためのドライブについて、これらのデバイス特性を維持若しくは改良するための限定的な手段が存在する。
【０００５】
オン抵抗の更なる減少は、例えばドリフト領域の如きＬＤＭＯＳ導電経路上のドーパント・レベルを増加させることで、若しくは、ドリフト領域の長さを減じることで達成され得る。しかしながら、この種のアプローチは、デバイス性能の他の特性に影響を与えるトレードオフの関係にある。例えば、より高いドーパント集中によって達成されるより低い抵抗はデバイスのブレークダウン電圧特性を低下させ得るのである。ドリフト領域の長さの減少は、ゲート近傍により高い集中を生じさせると、更により低いブレークダウン電圧となるのである。
【０００６】
近年、消費市場は上昇するデバイス密度とより低い消費電力とを組み合わせて、例えば、バッテリ寿命を延ばしつつ全体のコストを減じるような集積回路を要求する。故に、より繊細な線結合構造に対する進歩において、デバイス固有の限界近傍でオン抵抗及びブレークダウン電圧を設計する技術を開発するよう試みられている。一般的には、消費電力を減じるとともに、この種のデバイスの安全動作領域を改善するための技術が望まれている。
【発明の開示】
【０００７】
本発明によれば、半導体デバイスは半導体層の表面上に一対の離間された電界効果ゲート構造体を有する半導体層を含む。各々のゲート構造体は、他のゲート構造体に面した第１の端部を含む。第１の導電型の第１及び第２の離間されたソース領域は、一対のゲート構造体の間の半導体層の一部に形成される。第１の端部の間の表面の一部は、第１の面積によって特徴づけられる。各々のソース領域は、第１の端部のうちの一方に関して自己配列されている。第２の導電型の軽ドープボディ領域が半導体層に形成されており、ソース領域の下からゲート構造体の下まで延在している。第２の導電型の重ドープ領域は、第１の端部の間の表面の一部にまで延在し、第１の面積未満の表面に沿った面積を有する領域である。
【０００８】
また、半導体層の上部表面を覆って離間された一対の電界効果ゲート構造体を有する半導体層を含むＬＤＭＯＳデバイス構造体を含む半導体ＩＣが提供される。第１の導電型の第１及び第２の離間されたソース領域は、その間に第２の導電型の第１の領域を有する一対のゲート構造体の間の半導体層の一部分に形成される。第２の導電型の軽ドープボディ領域が半導体層に形成され、これはソース領域の下からゲート構造体の下まで延在し且つ半導体層に可変の深さを延長している。このボディ領域は、第１の領域の下に延在するボディ領域の一部の深さにおけるインフレクションによって特徴づけられる。
【０００９】
本発明による半導体デバイスを形成する方法は、第１のマスク・レベルとともに、一対の離間された電界効果ゲート構造体を半導体層の表面上に形成するステップを含む。各ゲート構造体は他のゲート構造体に面して第１の端部を含んでいる。第２のマスク・レベルとともに、第１の導電型の第１及び第２の離間されたソース領域が半導体層内に形成されており、第１の領域大きさを有する第１及び第２の離間されたソース領域の間の表面の得られる領域とともに、一対のゲート構造体の間に形成される。第２のマスク・レベルとともに定義される第２の導電型の軽ドープボディ領域は、半導体層内に形成されて、ソース領域の下に延在している。第２の導電型の重ドープ領域は、第１の領域大きさを有する表面を有する半導体層の一部に形成される。更に重ドープされた重ドープ領域に対応する部分は、第１の領域大きさよりも小さい領域大きさを有する表面を有する。
【００１０】
一般的な慣行によれば、図面の中に図示されたさまざまな特徴はスケール通りではなく、本発明に関連する特定の特徴を強調するように図示されている。更に、特徴部分の大きさ及び各層の厚みは実質的にこれらが示すスケールから逸脱している場合がある。参照符は、図及びテキストの全体に亘って同様の要素を示している。
【発明を実施するための形態】
【００１１】
以下の説明において与えられる大きさは、対応する投影図に沿った距離に関連している。断面図において、幅又は横方向の大きさは、図の水平方向に沿った距離を意味しており、同様に、高さ若しくは深さは、図の垂直方向に沿った距離を意味している。公知の設計例と本発明の実施例とを比較する目的のために図示された全てのデバイスは同じフォトリソグラフィック性能で形成されていると仮定され得る。ここに開示の実施例では、０．３５ミクロンの線幅結合構造を特徴的なサイズとする。
【００１２】
形態又は関連構造について自己配列されるようになされたドーパント・インプランテーション若しくはそこから生じる拡散とは、熱活性化拡散の前後で、例えばインプラントされたドーパントの如きマスク素子としての構造体が構造体若しくは関連形態に関して特性分布を呈することを利用して得られるインプランテーション若しくは拡散のことである。本明細書においては詳細には記載しないが、本発明に関連したインプラントされたドーパントは、あらかじめ決められた拡散分布特性を与えるように製作工程の間において各種の熱活性拡散を経ることを理解されるであろう。１つの層が他の層の上又はこれを覆って配置されると記載され若しくは図示されているとき、本発明と同様若しくは代替可能な実施例に関して他の介在層（図示せず）があってもよいことも認識されるであろう。
【００１３】
図１に示されるような、従来の横長デバイス設計が半導体材料のＮ−上部層に形成される。この図は、熱酸化層４を覆って、Ｎ−層の表面上に各々形成された一対の離間配置されたゲート電極２を図示している。ゲート電極の間隔は３ミクロンよりも大である。Ｐ−型ボディ６は、Ｎ−層の表面を通ってゲート電極の間にインプラネーションによって形成される。絶縁側壁スペーサ素子は各ゲート電極２の各側面に形成される。一対のドレイン側壁スペーサ７が図示される。高ドーパント集中ソース領域８がゲート電極２についてオフセット関係にインプラントされるように図示しない一対のソース・スペーサが異なるゲート電極２の対向する側面に形成される。
【００１４】
ソース領域８を形成するインプラントと同時に、Ｎ＋ドレイン１０がゲート電極２に対して離間されて、パターン化されたフォトレジスト開口部に形成される。ソース抵抗をより下げるためには、一般的にはソース・スペーサが図示されるように除去されて、低濃度Ｎ−型インプラントがゲート電極２と自己配列して軽ドープソース延長領域１４を画定する。同時に、残りのドレイン側面スペーサ７について、Ｎ−型インプラントが各ドリフト領域の一部、すなわち、各ゲート電極２及び関連ドレイン１０の間のＮ−上部層の体積における固有抵抗を低下させる。材料の固有抵抗の変更は、ドリフト領域を横切る電場（すなわちゲートからドレインまでの電流パス）におけるより大なる均一性の確立に寄与する。
【００１５】
図１のデバイス内にインプラントされた領域は、図１Ａに示すように３つの分離したコンタクトによって後に接触（コンタクト）せしめられる。Ｎ＋ソース領域は側壁スペーサの範囲外にある点に注意されたい。２つのＮ＋ソース領域とＰ＋ボディ・タイとをコンタクトするためには、従来のデバイスは３つの分離したコンタクトを使用していた。各コンタクトの面積は工程パラメータによって制限される最小大きさを有する。各コンタクトのコンタクト面積は、１つのコンタクトを他のコンタクトから分離する、例えば二酸化シリコンの如き絶縁体を提供するのに十分広くなければならない。このように、従来のデバイスは、そのゲートの対向する側壁スペーサ間に少なくとも３つの最小コンタクト面積を有するのである。相対的に大なるソースコンタクト面積は、リークや、デバイスのＮ＋ソース領域の下のｐ−ボディ抵抗を増加させる。
【００１６】
本発明は、３つから１つへソース及びボディ・タイのコンタクト領域の数を減じることで従来技術の不利益を克服する。これは、ゲート構造体の間の間隔を減じて、ソース領域の大きさを減じ、これによりリーク及びｐ−ボディ抵抗を減じるのである。その結果、本発明によるデバイスは、より大なる安全動作領域を有するのである。
【００１７】
本発明の１つの実施例によるＬＤＭＯＳペア２０の製造方法が図２Ａ乃至２Ｆに示される集積回路構造体２５の部分断面図に示される。０．３５ミクロン線幅結合構造に基づくＮ−チャネルＬＤＭＯＳにおける関連したステップを順番に示す。上部表面に形成された複数のＮ−ウェル３４を有する上面３２を有するＰ−型半導体層３０から始まる。本図は、表面３２に沿って形成されたＮ−チャネル及びＰ−チャネルＬＤＭＯＳデバイスを有するＣＭＯＳ集積回路を表しているが、図示の目的で一対のＮ−チャネルデバイス２０の製造方法について詳述する。すなわち、Ｎ−チャネル・デバイス２０がＮ−ウェル内に形成されるとともに、相補的なＰ−チャネルデバイスが層３０のＰ−型領域において形成されることを理解されるであろう。層３０は、図示しない下地基板上にエピタキシャルに成長せしめられる。
【００１８】
Ｎ−型ウェル３４に形成された典型的なＬＤＭＯＳペア２０とともに、関連したＮ−ウェルの重要部分だけが図示される。図２Ａ及び図２Ｂに関して、一対の離間されたゲート電極３８が表層３２の上に従来、形成されていた。各電極３８は、他の電極３８に対抗する端部４０ａを含み、各電極は、他の電極３８とは反対を向いた端部４０ｂを更に含む。図２Ｂを参照されたい。端部４０ａの間の好適な幅は、約１ミクロンである。
【００１９】
フォトレジスト４４のインプラント・マスク・レベルが堆積されて層３０の表面３２を覆ってパターン化される。図示した電極３８の端部４０ａの間で間隔を置いて素子４８を配置して、２つの離間した開口部５２を形成する。その幅はソース・インプラントを受容するのに適しており、典型的には約０．３ミクロンである。レジスト素子４８は、インプランテーションの影響から開口部５２の間の表面３２の充分な領域５０を絶縁して、横方向拡散の後のドープ領域の分離を確保することを目的として設けられている。これは、好ましくは０．４ミクロンオーダーの幅を有する。適当なフォトレジスト４４を与えられて、ボディ領域を形成するために表面３２に沿って浅いＮ−型ソース・ドーパント及びＮ−ウェル内により深いＰ−型ドーパントを与えるようにヘテロドーピングインプラントが行われる。その後、フォトレジスト４４が除去される。拡散後のソース５６及びボディ領域５８の形成を示す図２Ｂを参照されたい。好ましくは、ボディ領域インプラントは６０ＫｅＶで５×１０13ｃｍ-2から１×１０14ｃｍ-2（ボロン）のオーダーである。一方、ソース・インプラントは３０ＫｅＶで３×１０15ｃｍ-2（ヒ素）のオーダーである。分離したフォトマスク及びインプラントステップで形成された従来のＮ型ドレイン６０も図示する。ドレイン６０は、表面３２の他の部分に沿って、他のＣＭＯＳデバイスの形成とともに形成され得る。
【００２０】
ソース及びボディ領域インプラントを決定するヘテロドーピングステップの後、図２Ｃに図示したように側壁スペーサ素子６４がゲート端部４０ａの上に形成される。またゲート端部４０ｂの上にも形成され得る。スペーサ素子６４は、異方性エッチングに続いて、例えば酸化シリコンまたは窒化シリコンの如き、絶縁物の堆積によって形成され得る。
【００２１】
各ゲート端部４０ａに対向して配置されたスペーサ素子６４とともに、ドレイン６０を越えてゲート電極端部４０ｂから更に伸びる表面を覆う領域がパターン化されたフォトレジスト６６でマスキングされる。図２Ｄを参照されたい。ここで、表面３２の露出部分は、ボディ・タイ７０を形成するために、８０ＫｅＶで１×１０15ｃｍ-2から３×１０15ｃｍ-2のオーダー（ボロンまたはＢＦ２）のＰ＋インプラント６８を受ける。ボディ・タイは、ソース領域を通って延在し隣接したスペーサ素子６４に自己配列する。すなわち、ボディ・タイは、ソースによって占められた表面３２の下の領域に繰り込まれる。得られるソース５６がボディ・タイ７０に関してオフセットされるようなボディ・タイ・インプラントに関して、本発明によればソース・インプラントの横方向オフセットを許容する。拡散後に最終的に得られる構造体において、ボディ・タイが各隣接スペーサ素子６４と自己配列する間に各ソースは隣接したゲート端部４０ａと自己配列される。好ましくは、インプラント６８は集積回路構造体２５上のデジタル・回路のためのＣＭＯＳ  Ｐ＋ソース／ドレイン拡散を形成するために使用される。
【００２２】
図２Ｄに示すように、完全に形成されたボディ・タイ７０はソース領域５６の下で半導体層３０に達する。すなわち、ウェル３４及びボディ５８に達する。この構造の特徴は、繰り込まれたボディ・タイが低い抵抗及び小なる横方向の大きさである一方、スペーサ素子６４の下に配置される各ソース５６のほとんどの部分は相対的に多量のネットドーパント濃度を保持するのである。フォトレジスト・マスク６６の除去の後、金属、例えばタングステン、チタンまたはコバルトが堆積されて、反応によりゲート・シリサイド７４及びソース／ボディ・タイ・シリサイド７６を形成する。図２Ｅはシリサイド化工程の後の構造体２５を図示している。
【００２３】
改良されたＬＤＭＯＳデバイスが記載される。得られたデバイスは、改善されたオン抵抗及び動作の安全動作領域を有する。本発明の特徴は、ソース領域５６及びボディ領域５８を１つのマスク・レベルで与える図２Ａ及び図２Ｂのヘテロドーピングインプラントである。すなわち、動作特性を改善したＬＤＭＯＳを形成するために必要なマスクの数を減じたのである。特に、離間された領域５０の周囲のソース領域５６及び領域５０の下のボディ領域の一部分の深さのインフレクション７６の組合せにおいてヘテロドーピング形態となる。つまり、これらの特徴のいずれもがヘテロドーピング工程の間のマスク素子４８の存在に起因するものである。すなわち、半導体層のボディ領域の深さは、第１の領域の下の深さと比較してゲート電極の下で相対的により深いのである。
【００２４】
本発明の他の特徴は、第２の導電型の重ドープ領域と、例えば電極３８の如き、隣接ゲート構造の下にある半導体層の一部分との間の相対的に一定な横方向ドーパント分布によって特徴づけられるソース領域を供給することである。すなわち、ソース領域はネット導電型の単一のドーパント・インプラントで形成されていてもよい。一方、従来例では、ソース構造はデバイスオン抵抗を下げるために重ドープ領域（例えば図１の領域８）及び軽ドープ領域（例えば図１の延長領域１４）の組合せを必要とした。本発明により形成される装置の特に低いオン抵抗は、例えば、図示された自己配列化形成によって達成され得てデバイスユニットの大きさを結果として減じる。動作における改良された安全動作領域は、減じられたボディ抵抗、小なるソース・スペース面積、浅いソース結合及び例えば領域５８の如き、ボディ領域の逆行的な添加分布によって生じる。
【００２５】
改善された動作特性を与える小なる大きさの効果として、例えばゲート電極端部４０ａ及び４０ｂに隣接したスペーサ６４の如き、スペーサ素子に微細線結合構造マスクを与えて、小なるソース領域の達成が可能となる。加えて、自己配列化ケイ素化（サリサイド）工程が、例えばボディ・タイ領域及びソース領域の如き、臨界コンタクト領域において多量ドーパント補償を有さない故に、接触抵抗を低くすることが可能なのである。ボディ・タイ７０及び関連シリサイド層７６は、ソース領域５６に関して整列配置される。本発明は、Ｎ＋ソース・インプラントは同じサイズ及びドレイン・インプラントである必要はないと認識される。
【００２６】
本発明は、ゲート上に側壁酸化物スペーサを使用することで、Ｐ＋タイ・インプラントからＮ＋ソース・インプラントをマスキングする。本発明では、Ｎ＋ソース・インプラントは、側壁スペーサよりも前に形成される。本発明の方法は、１回のマスキング・ステップでＮ＋ソース及びＰ−ボディをインプラントする。本発明は、従来技術によって必要とされた分離したＰボディマスク工程を必要としない。本発明は、２つのＮ＋ソース、Ｐ＋ボディ・タイ及びＮ＋ソースとＰ＋ボディ・タイとのオーバーラップに自己配列した１つのシリサイドコンタクトを与える。コンタクトの数は、従来の３から１まで減じられる。ゲート間に１つのコンタクトを設けることで、より密度の高いデバイスを提供する。そして、このデバイスは小さなソースによって、より少ないリークとなることから、より広い安全動作領域を有するのである。従来のデバイスのより大なるソースよりも下にｐ−ボディ抵抗を有する。
【００２７】
改良された半導体デバイスについて構造及び工程を記載してきた。典型的な実施例を開示してきたが、異なる半導体、絶縁性材料及び導電性材料からなる構造を含む本発明の他の実施例も明らかであろう。更に、本発明は導電型の１つの組を図示したが、本発明の応用例は反対の導電型デバイスについても同様に考慮される。本発明はさまざまな方法によって実行され得るが、本発明の範囲は、特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００２８】
【図１】従来の半導体デバイスの部分拡大図である。
【図１Ａ】従来のデバイスのコンタクトの図である。
【図２Ａ】本発明による製造方法の各段階における半導体デバイスの断面の部分拡大図である。
【図２Ｂ】本発明による製造方法の各段階における半導体デバイスの断面の部分拡大図である。
【図２Ｃ】本発明による製造方法の各段階における半導体デバイスの断面の部分拡大図である。
【図２Ｄ】本発明による製造方法の各段階における半導体デバイスの断面の部分拡大図である。
【図２Ｅ】本発明による製造方法の各段階における半導体デバイスの断面の部分拡大図である。
【図１】
2006510206.tif 000003
【図１Ａ】
2006510206.tif 000004
【図２Ａ】
2006510206.tif 000005
【図２Ｂ】
2006510206.tif 000006
【図２Ｃ】
2006510206.tif 000007
【図２Ｄ】
2006510206.tif 000008
【図２Ｅ】
2006510206.tif 000009
【国際調査報告】
2006510206.tif 000010