(57)【要約】集積回路（ＩＣ）を製造するための方法であり、シャロートレンチ絶縁（ＳＴＩ）技術を利用する。このシャロートレンチ絶縁技術は歪みシリコン（ＳＭＯＳ）プロセスにおいて利用される。トレンチに関するライナーがゲルマニウムのガス放出を削減する低温プロセスでデポジットされた層から形成される。この低温プロセスはＬＰＣＶＤであってよい。アニールステップでライナーが形成可能である。
2006516362.tif 000002
【特許請求の範囲】
【請求項１】
ゲルマニウム含有層におけるトレンチにライナーを形成する方法であって、
前記トレンチを形成するために前記ゲルマニウム含有層を選択的にエッチングし、
低温プロセスで前記トレンチに絶縁材料層を形成し、
前記ライナーを形成するためにアニーリングする、
方法。
【請求項２】
ゲルマニウムを含む基板にトレンチ絶縁領域を有する集積回路を製造する方法であって、
前記基板上にシリコン窒化層を形成し、
前記トレンチ絶縁領域の位置に関連付けられた開口部を形成するために前記シリコン窒化層を選択的にエッチングし、
前記位置における前記基板にトレンチを形成し、
低温プロセスで前記トレンチに酸化層を形成し、且つ、
前記基板の前記トレンチにおける前記酸化層をアニーリングする、
方法。
【請求項３】
更に、
前記トレンチ絶縁領域を形成するために前記トレンチに絶縁材料を与える、
請求項２記載の方法。
【請求項４】
前記低温プロセスは、略７００℃以下で実行される、
請求項１又は２記載の方法。
【請求項５】
前記低温プロセスでは、酸素雰囲気及びシラン雰囲気が用いられる、
請求項１又は２記載の方法。
【請求項６】
半導体層にシャロートレンチ絶縁領域を形成する方法であって、
前記半導体層上にハードマスク層を形成し、
前記ハードマスク層上にフォトレジスト層を形成し、
フォトリソグラフィプロセスにおける位置において前記フォトレジスト層部分を選択的に除去し、
前記位置における前記ハードマスク層を除去し、
前記位置の下部の前記ハードマスク層にトレンチを形成し、且つ、
前記トレンチにデポジットされた酸化層、及びアニールを利用して前記トレンチにライナーを形成する、
方法。
【請求項７】
更に、
ハードマスク層を与える前記ステップの前に歪みシリコン層上にパッド酸化層を与える、
請求項６記載の方法。
【請求項８】
更に、
前記ハードマスク層にトレンチを形成する前記ステップの前に前記位置において前記パッド酸化層を除去する、
請求項７記載の方法。
【請求項９】
更に、
前記シャロートレンチ絶縁領域を形成するために前記トレンチに絶縁材料を与え、且つ、
酸を含むウェットバスで前記ハードマスク層を除去する、
請求項６記載の方法。
【請求項１０】
前記アニールは、急速熱処理である、
請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、集積回路（ＩＣ:inergrated circuit）デバイス及びＩＣデバイスを製造するプロセスに関し、より具体的には、基板上あるいはゲルマニウムを含む層にトレンチ絶縁構造を形成する方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）は、半導体基板上に形成された多数のトランジスタを含む。半導体基板上にトランジスタを形成する様々な方法はこの技術分野において公知である。トランジスタは、概して、絶縁あるいは絶縁体構造によって互いに分離される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
シリコン基板上にトランジスタを形成する方法は周知のシリコン局所酸化法（ＬＯＣＯＳ:Local Oxidation of Silicon）プロセスを含む。従来のＬＯＣＯＳプロセスは通常、簡素化された以下のステップを含む。最初にシリコン窒化層がシリコン基板上に熱的に成長する。従来のＬＯＣＯＳプロセスでは、概して、層間剥離やその他のプロセッシングの問題を回避するように、高品質の熱的に成長したシリコン窒化層を必要とする。次にリソグラフィ及びエッチングプロセスを利用して窒化層を選択的に除去し、トランジスタソース／ドレイン領域が配置される位置にパターンを生成する。ソース／ドレイン領域をパターニングした後、フィールド酸化物が成長する。窒化層がなお残る箇所では酸化物成長が妨げられるので、ソース／ドレインパターニングステップ中、晒されたシリコン基板部分においてのみ酸化物が成長する。最終的に、酸化物成長が終了した後、窒化層の残余部分が除去され、晒されたシリコン基板部分には酸化されたソース／ドレイン領域のみが残る。
【０００４】
絶縁構造を形成し、ソース及びドレイン領域を定義するもう１つのプロセスは、シャロートレンチ絶縁（ＳＴＩ:Shallow Trench Isolation）プロセスである。従来のＳＴＩプロセスは、通常、簡素化された以下のステップを含む。最初に、シリコン基板上にシリコン窒化層が熱的に成長するかあるいはデポジットされる。次にリソグラフィプロセス及びエッチングプロセスを利用してシリコン窒化層が選択的に除去され、トランジスタのソース／ドレイン領域が配置される位置にパターンを生成する。ソース／ドレイン領域をパターニングした後、トレンチを形成するために基板がエッチングされる。トレンチが形成された後、このトレンチの晒された表面にライナーが熱的に成長する。ライナー酸化物は、通常、非常に高温の塩化水素（ＨＣｌ）酸雰囲気で形成される。二酸化シリコン（ＳｉＯ２）のような絶縁材料が、トレンチ内の窒化層及びライナー酸化物上の全面にデポジットされる。この絶縁材料は平坦な表面を生成するように研磨される。次に窒化層が除去され、トレンチ内に酸化構造を残す。
【０００５】
シャロートレンチ絶縁（ＳＴＩ:Shalloow Trench Isolation）構造は歪みシリコン（ＳＭＯＳ）プロセスにおいて利用される。シリコンのキャリア移動度を増やすことによってトランジスタ（ＭＯＳＦＥＴ）パフォーマンスを増大するようにＳＭＯＳプロセスが利用される。これによって抵抗と電力消費を削減し、駆動電流、周波数応答とオペレーション速度を増大する。歪みシリコンは、通常、シリコンゲルマニウム基板あるいは層上にシリコン層を成長させることによって形成される。
【０００６】
シリコンゲルマニウム基板に関連付けられたシリコンゲルマニウム格子は、ゲルマニウムのパーセンテージが高くなっていることから原子間隔も広がり、概してピュアシリコン格子よりも比較的幅広い間隙があけられる。シリコンの格子が比較的幅広いシリコンゲルマニウムの格子に合わせられるので、引張歪みがシリコン層に形成される。このシリコン原子は、必然的に互いに引っ張り合う。
【０００７】
歪み緩和シリコン（relaxed silicon）は６つの等価価電子帯を包含する導電性帯域を有する。このシリコンに引張歪みを印加することで４つの価電子帯のエネルギーを増大させ、二つの価電子帯のエネルギーの減少を生じさせる。量子効果の結果として、電子が（歪みシリコンの）低エネルギー帯を通過するとき、負荷が実質的に実効的に３０％小さくなる。それ故、低エネルギー帯は電子の流れに対し抵抗がより小さくなる。加えて、電子が衝突するシリコン原子の核からの振動エネルギーが小さくなるので、緩和シリコンにおける場合より、散乱が５００〜１０００分の１となる。結果として、キャリア移動度が、緩和シリコンと比較して歪みシリコンにおいて劇的に増大し、電子移動度においては８０％又はそれ以上、正孔移動度において２０％かそれ以上の増大が可能となる。移動度におけるこの増大は、界磁電流を１５０万ボルト／ｃｍまで持続することが見出されている。これらのファクタにより、デバイスサイズを更に減少することなく、デバイス速度を３５％の増大を可能にし、あるいはパフォーマンスを軽減することなく電力消費を２５％削減することを可能としていると考えられる。
【０００８】
ＳＭＯＳプロセスにおけるゲルマニウムの利用は、ＩＣ構造、層、及び装置に関するゲルマニウム汚染の問題を生じ得る。特に、ゲルマニウムのガス放出あるいは外方拡散が、製造装置に関連付けられた様々なコンポーネントとプロセスされたウェーハに関連する集積回路構造を汚染する可能性がある。更に、ゲルマニウムのガス放出が薄膜の形成に悪い影響を及ぼす可能性がある。加えて、ゲルマニウムの外方拡散がライナーのインターフェースにおけるゲルマニウムの蓄積あるいは“パイルアップ（pile-up）”を発生させる可能性があり、これによってＳＴＩ構造の信頼性の問題を引き起こす。
【０００９】
シャロートレンチ絶縁（ＳＴＩ）構造のライナー形成に伴う非常に高温とＨＣＩ雰囲気におけるゲルマニウムのガス放出が特に問題になる可能性がある。例えば、従来のＳＴＩライナー酸化物プロセスでは、その温度がゲルマニウムのガス放出を増進させる温度である約１０００℃に到達し得る。
【００１０】
それ故、低温プロセスで形成可能なＳＴＩライナーに関する需要がある。なおさらに、優れた適合性を有し、それでもなおゲルマニウムのガス放出に悪い影響を及ぼされない高品質の酸化物を形成するプロセスに関する需要がある。さらになお、ＳＭＯＳトレンチライナー形成プロセスが求められている。またさらに、ゲルマニウムのガス放出に悪い影響を及ぼされないライナー形成プロセスに関する需要がある。それ以上に、熱的にライナーを成長させるために高温を利用しないＳＴＩプロセスも求められている。
【課題を解決するための手段】
【００１１】
例示的な一実施形態は集積回路を製造する方法に関する。この集積回路はゲルマニウムを含む基板にトレンチ絶縁領域を含む。この方法は基板上にシリコン窒化層を形成し、トレンチ絶縁（ＳＴＩ）領域の位置に関連付けられた開口部を形成するようにシリコン窒化層を選択的にエッチングする。この方法は、又、前述の位置において基板内にトレンチを形成し、低温プロセスで基板のトレンチ内に酸化物ライナーを形成する。
【００１２】
さらにもう１つの例示的な実施形態は半導体層におけるシャロートレンチ絶縁領域を形成する方法に関する。この方法は半導体層上にハードマスク層を形成し、ハードマスク層上にフォトレジスト層を形成し、フォトリソグラフィプロセスでフォトレジスト層部分を選択的に除去する。更に、この方法はハードマスク層を除去し、ハードマスク層における前述の位置下部においてトレンチを形成する紫外線（光）プロセスでトレンチ内にライナーを形成する。
【００１３】
さらにもう１つの例示的な実施形態はゲルマニウム含有層におけるトレンチにライナーを形成する方法に関する。この方法はトレンチを形成するようにゲルマニウム含有層を選択的にエッチングし、低温プロセスでトレンチ内にライナーを形成する。
【発明を実施するための最良の形態】
【００１４】
例示的な実施形態は、以下の詳細な明細書、添付の図面を参照することによって比較的完全に理解されよう。同符号は同要素を表す。
【００１５】
図１〜図９は例示的な一実施形態に従った集積回路（ＩＣ）を製造する方法を表す。図１〜図９に表された方法はシリコンゲルマニウム層あるいは構造に関連付けられたゲルマニウムのガス放出及び外方拡散の問題を削減する。このプロセスは、シャロートレンチ絶縁（ＳＴＩ）プロセス、あるいはライナー酸化物を必要とし、高温でガス放出を起こしやすいゲルマニウムや他の物質を利用する全てのプロセスにおいて利用可能である。利点としてライナー酸化物層が低温で形成可能であり、更に優れた適合性を備えた高品質の酸化物を提供する。図１〜図９を参照しながら記載された実施形態の例示目的のため、低温プロセスとは約７００℃より低温で実行されるプロセスを示す。
【００１６】
図１〜図９を参照すると、集積回路（ＩＣ）部分１２の断面図が表される。部分１２はプロセス１００（図９）に従ってシャロートレンチ絶縁（ＳＴＩ）構造を形成する。部分１２は歪みシリコン層１６上に形成される酸化層１８を含む。層１６は半導体基板１４あるいはゲルマニウム含有層あるいはゲルマニウム含有基板上に形成される。基板１４は基板１３上に形成され得る。
【００１７】
基板１３は任意に設けることができ、必須の構成ではない。部分１２は基板１４を基底層として形成することができる。図１０〜図２１を参照して記載された実施形態は下部に基板１３（図１）のような基板を有さない基板１１４を示す。基板１３と基板１４とは、同じ材料、あるいは相異なる材料とすることができる。一実施形態において、基板１３は、シリコンゲルマニウム基板１４が上に成長したシリコン基板のような半導体基板である。
【００１８】
部分１２は、相補型金属酸化膜半導体（ＣＭＯＳ:Complementary Metal Oxide Semiconductor）プロセス、バイポーラプロセス、あるいは他の半導体プロセスのような様々な半導体プロセスの全部によって形成された半導体デバイスあるいはその部分の全部の形式であり得る。部分１２はＩＣ全体あるいはＩＣの一部であり得るし、多数の電子部品の一部を含み得る。  
【００１９】
基板１４は、好適にはゲルマニウムを含むシリコンゲルマニウムあるいは他の半導体材料とすることができ、Ｐ型ドーパントあるいはＮ型ドーパントによってドープされ得る。基板１４は、基板１３のような半導体あるいは絶縁体のベース上に形成されるエピタキシャル層とすることができるで。更に、基板１４は、好適には、シリコンゲルマニウム組成（Ｓｉ１−ＸＧｅＸ、ただし、Ｘは約０．２であり、より一般的には０．１〜０．４の範囲である）である。基板１４は成長にうより形成しても、あるいはデポジットにより得るようにしてもよい。
【００２０】
一実施形態では、基板温度約６５０℃、ジシラン分圧約３０ｍＰａ、ゲルマン分圧約６０ｍＰａでジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅＨ４）をソースガスとして用いた化学気相成長（ＣＶＤ:Chemical Vapor Deposition）によって、基板１４が基板１３上に成長する。シリコンゲルマニウム材料の成長は、これらの比率を用いて始められてよいか、あるいは他の例として、ゲルマニウム分圧を比較的低圧又はゼロ圧から始まり勾配組成を形成するように徐々に増やしてもよい。他の例として、シリコン層がゲルマニウムのイオン注入によってドープされ得るか、あるいは他のプロセスが基板１４を形成するように利用され得る。好適には、基板１４はエピタキシシャル成長によって約５０００Å（オングストローム）より薄い膜厚（好適には反射防止膜約１５００Å〜４０００Åの範囲）まで成長する。
【００２１】
歪みシリコン層１６がエピタキシャルプロセスによって基板１４上に形成される。層１６は温度６００℃でＣＶＤによって好適に成長する。層１６はピュアシリコン層であってよいし、約５０Å〜約１５０Åの範囲の膜厚を有してよい。
【００２２】
パッド酸化膜）（pad oxide film）あるいは酸化層１８が層１６上に形成される。層１８の形成は任意である。好適には、層１８は基板１６の表面上に約１００Å〜約３００Åの範囲の膜厚に熱的に成長する。層１８はバッファ層として供し、酸素雰囲気で約１０００℃まで加熱することによって従来の高温プロセスにおいて熱的に成長可能である。ゲルマニウムの外方拡散あるいはガス放出は、この時点で層１６が存在するために問題とはならない。
【００２３】
バリアあるいはハードマスク層２２が酸化層１８上に形成される。マスク層２２は、好適にはデポジションあるいは熱成長プロセスによって膜厚約３００Å〜約１０００Åの範囲に形成されたシリコン窒化物（Ｓｉ３Ｎ４）である。好適に、マスク層２２はＣＶＤあるいは成長プロセスで形成される。低圧、プラズマ化学気相成長（ＰＥＣＶＤ:Plasma Enhanced Chemical Vapor Deposition）プロセスも利用可能である。高温（例、６００℃又は６００℃を超える）でジクロロシラン（ＳｉＨ２Ｃl２）、アンモニア（ＮＨ３）、及び窒素（Ｎ２）混合物を用いて、従来の熱窒化プロセスが利用可能である。窒化物をデポジットするＰＥＣＶＤプロセスは、温度５００℃で電力約５００Ｗ〜約６５０Ｗの範囲でシラン（ＳｉＨ４）、窒素（Ｎ２）、及びアンモニア（ＮＨ３）を使用する。従来のＣＶＤあるいは成長プロセスに関連付けられたＮ２／ＮＨ３／ＳｉＣl２Ｈ２とは対照的に、アンモニア（ＮＨ３）シラン（ＳｉＨ４／Ｎ２）混合プラズマが使用され得、マスク層２２を形成する。
【００２４】
フォトレジスト層２４はマスク層２２の表面に延びる。フォトレジスト層２４は、好適には、例えば、ＳＰＲ９５５（i-線：i-line）、ＵＶ５（遠紫外線）のような商業的に購入可能な（マサチューセッツ州シップレイ社；Sipley Corp., MA）i線あるいは遠紫外線フォトレジストである。図１及び図２において、フォトレジスト層２４はフォトリソグラフィプロセスによって選択的に除去され、マスクあるいはレチクル２８を用いてプロセス１００（図９）のステップ１０２に従って開口部３４を残す。図３に、開口部３４がプロセス１００のステップ１０４（図９）に従って酸化層１８に達するようにマスク層２２がドライエッチングプロセスによってエッチングされることを示す。このドライエッチングプロセスは酸化層２４に係るシリコン窒化物について選択性を有する。層２２がエッチングされた後、層２４がストリッピングされてよい。
【００２５】
図４では、開口部３４がプロセス１００（図９）のステップ１０４に従って層１６に達するように、エッチングプロセスが二酸化シリコン材料を通してエッチングするように変更され、層１８がエッチングされることを示す。層１８はドライエッチングプロセスでエッチング可能である。他の例として、他のエッチング技術が層１８の選択された部分を除去するように利用可能である。フォトレジスト層２４（図１）は酸化層１８がエッチングされる前あるいはエッチングされた後に除去されてよい。
【００２６】
図５に、シリコン材料を通してエッチングするようにエッチングプロセスが変更されることを示す。歪みシリコン層１６は、開口部３４が基板１４に達するように、ドライエッチングプロセスで除去されてよい。
【００２７】
図６に、プロセス１００（図９）のステップ１０６に従ってシャロートレンチ絶縁構造のトレンチを形成するように基板１４が開口部３４を通じてエッチングされることを示す。このトレンチは開口部３４の幅に対応する幅を好適に有する。トレンチは好適に大体１５００Å〜４０００Åの範囲の深さ、０．１８ｎｍ〜１．５０ｎｍの範囲あるいはそれ以下の幅を有する。トレンチは底部において比較的狭くなる部分を備えた台形断面形状を有してよい。図１０〜図２１を参照しながら論じられた実施形態は、台形断面形状を有するトレンチを表す。基板１４がトレンチを形成するようにドライエッチングプロセスで好適にエッチングされる。基板１４は層１６と同様のステップでエッチングされてよい。
【００２８】
以上においては、ドライエッチングプロセスでエッチングされるように記載されたが、トレンチは、基板１４における開口部を形成するように適合可能な全てのプロセスで形成されてよい。一実施形態では、トレンチに関する開口部が基板１４から基板１３まで全体を通じて形成される。他の例では、開口部３４に関連付けられたトレンチの底部が基板１４の膜厚に依存して基板１３に達しなくてもよい。基板１３が形成されない一実施形態では、基板１４は開口部３４に関連付けられたトレンチより深くなっている。
【００２９】
図７に、ライナー３８が開口部３４に関連付けられたトレンチ内に形成されることを示す。ライナー３８は、好適には、低温プロセスで形成された酸化物（例、酸化シリコンあるいは二酸化シリコン）材料である。一実施形態において、ライナー３８の膜厚は約２００Å〜約５００Åの範囲であり、トレンチの底部及びサイドウォール上に形成される。一実施形態において、層１８及び２２はライナー３８の形成の前にストリッピングされる。好適な実施形態において、層１８及び２２はトレンチが充てんされるまでストリッピングされない。
【００３０】
図８にライナー３８は、基板１４のみに形成されるように示されるが、層１６，１８，及び２２上に形成されてよい。図１０〜図２１を参照しながら論じられた実施形態は層１１６，１１８，１２２に、及び層１２２上にも形成されるライナー１３８を示す。
【００３１】
一実施形態によると、ライナー３８は、好適である紫外線（光）オゾン（ＵＶＯ）プロセスで形成される。一実施形態では、開口部３４に関連付けられたトレンチを含む部分１２が酸化雰囲気で形成され、紫外線に晒される。一実施形態では、ＵＶ線（光）に晒された直後のトレンチは、約１８５ｎｍの波長を有するＵＶ光を吸収することによってオゾン（Ｏ３）と原子状酸素（Ｏ）を形成するように反応する。オゾンが形成されると、約２５４ｎｍの波長を有するＵＶ光を吸収することによって更なる分解を生じ得、原子状酸素が更に形成される。
【００３２】
原子状酸素は強力な酸化剤として動作する。原子状酸素とオゾンの双方は基板１４及び／又は層１６に関連付けられたシリコンと反応し得、酸化層を形成する。ライナー３８は基板１４を伴ってのみ示されるが、層１６に関連付けられたサイドウォール上にも成長し得る。例示的なＵＶＯプロセスは、２００１年１月２日にバッカリ（Vaccari）に与えられた米国特許番号６，１６８，９６１に論じられている。ＵＶＯ技術を利用する全ての技術がＵＶＯエネルギー及び酸素雰囲気の調整を含むこの実施形態に従って利用されてよい。
【００３３】
ＵＶＯプロセスは低温プロセスであるという利点があり、それによってゲルマニウムの外方拡散を削減することである。ＵＶＯプロセスは大体６００℃より低温で好適に実行される。低温が利用されても、高品質で優れた適合性を有するライナー３８の生成が可能である。最適な実施形態では、ＵＶＯ温度プロセスが６００℃をはるかに下回る温度（例、５５０℃）で実行される。
【００３４】
もう１つの実施形態によると、デュアル周波数ＲＦパワーＰＥＣＶＤプロセスが利用され、温度約５００℃〜約５５０℃の範囲でライナー３８を形成する。好適に、化学気相成長が低温（例、７００℃より低温）で実行され、ＳｉＨ４及びＯ２ガスを利用する。ライナー３８に関して２００Å〜５００Åの範囲の膜厚の層が形成された後、Ｎ２雰囲気を用いた急速熱処理（ＲＴＡ:Rapid Thermal Anneal）が温度約９００℃〜約１０００℃（例、９５０℃）の範囲で約３０秒間、実行される。比較的短いＲＴＡ時間では、ゲルマニウムの実質的な外方拡散あるいはガス放出を生じないと出願人は考える。
【００３５】
更なるもう１つの実施形態では、ライナー３８が原子層デポジション（ＡＬＤ:Atomic Layer Deposition）技術によって形成され得る。このＡＬＤ技術はシラン及び酸素雰囲気を用いて温度約７００℃を好適に利用する。例示的な一実施形態によると、パルスサイクルプロセスがＡＬＤ技術に利用され、ＳｉＨ４及びＯ２ガスの流れが約１０秒〜約３０秒の間、交互にターンオン、ターンオフされる（パルスされる）。
【００３６】
なお更なるもう１つの実施形態では、ライナー３８は上述されたＣＶＤプロセスと同様の高密度プラズマ酸化物デポジション（ＨＤＰ:High Density Plasma Deposition）プロセスによって形成され得る。好適に、このデポジションプロセスはＮＨ３を利用せず、替わりに７００℃より低温でシランを利用する。ＨＤＰプロセスはＳｉＨ４及びＯ２ガス、温度約６００℃〜約６５０℃の範囲の温度を好適に利用する。ＨＤＰプロセスでは、高ＲＦパワー（例えば約４０００Ｗ〜約５０００Ｗの範囲）を利用する。
【００３７】
図８において、絶縁材層４０が層１６上及び開口部３４に関連付けられたトレンチ内全面にデポジットされることが示される。絶縁材料４０は、好適に、ＨＤＰプロセスでデポジットされた二酸化シリコンである。絶縁材料４０はシラン（ＳｉＨ４）プロセスで好適にデポジットされる。他の例として、硼素燐ケイ酸ガラス（ＢＰＳＧ;Boron Phosphate Silicon Glass）プロセスが利用可能である。絶縁材料４０の膜厚は、好適には約２０００Å〜８０００Åの範囲である。
【００３８】
絶縁材料４０が層１６の上部表面に達するまで研磨／エッチングによって除去される。絶縁材料４０の除去は開口部３４に関連付けられたトレンチ内に酸化材料を残す。絶縁材料４０は幾つかのストリッピングあるいはエッチングプロセスによって除去可能である。好適に、絶縁層４０が化学的機械的研磨（ＣＭＰ:Chemical-Mechanical Polishing）によって層１６上から除去される。
【００３９】
一実施形態では、トレンチが形成された後、層２２がストリッピングされる前に絶縁材料４０がデポジットされる。層２２に達するまで絶縁材料が研磨あるいはエッチングされる。層２２及び層１８は後続のプロセスにおいてストリッピングされてよい。
【００４０】
図８では、材料はトレンチ内（ライナー３８の上部表面及びサイド表面上）に形成された層１６の上部表面に至るまでのシングル構造として示されるが、絶縁材料４０をライナー３８の上部表面においてストップするものとしてもよい。
【００４１】
絶縁材料４０が開口部３４に関連付けられたトレンチ内に形成された後、ゲート構造４４が形成され得る。ゲート構造４４は酸化ゲート構造上の金属あるいは酸化ゲート構造上のポリシリコンのような従来のＭＯＳＦＥＴゲート構造であってよい。一実施形態では、ゲート構造４４はプラズマ化学気相成長スパッタリング技術によって形成されたタンタル窒化物あるいはチタン窒化物ゲート導電体で構成される。スパッタリング中、ゲート導電体の金属と窒素組成を変更するために窒素（Ｎ２）ガスが印加され得る。この変更はガス構造４４に関連する仕事関数を調整するために利用され得る。例えば、ゲート構造４４に関連付けられた窒素ガスの流れを調整することによって、閾値電圧を２００ｍＶ変圧することが実現可能である。
【００４２】
図１０〜図２１には、もう１つの例示的な実施形態に従って集積回路（ＩＣ）を製造するための方法が表される。図１０〜図２１に表された方法は、シリコンゲルマニウム構造に関連付けられたゲルマニウムのガス放出及び外方拡散の問題を削減する。このプロセスはシャロートレンチ絶縁（ＳＴＩ）プロセスに利用可能であるし、あるいはライナー酸化物を要し、高温でガス放出を起こしやすいゲルマニウムあるいは他の物質を利用する全てのプロセスにおいて利用可能である。ライナー酸化層が低温で形成された他の層で形成可能であるし、その上、高品質で優れた適合性を有する酸化物を形成するという利点が得られる。図１０〜図２１を参照して論じられた実施形態に関する低温は大体７００℃より下の温度である。図１〜図８における同様の構造は、図１０〜図２０に表された構造と同様（１００番違いとなっている）の符号を有する。
【００４３】
図１０と図２１を参照すると、集積回路（ＩＣ）部分１１２の断面図が表される。部分１１２（図１０）は、プロセス２００（図２１）に従ってシャロートレンチ絶縁（ＳＴＩ）構造を形成する。部分１１２は歪みシリコン層１１６上に形成された酸化層１１８を含む。層１１６は半導体基板１１４あるいはゲルマニウム含有層あるいは基板上に形成される。基板１１４は基板１３（図１）のような基板上に形成されてよい。
【００４４】
部分１１２は、相補金属酸化膜半導体（ＣＯＭｓ:Complementary Metal Oxide Semiconductor）プロセス、バイポーラプロセス、あるいは他の半導体プロセスのような様々な半導体プロセスの全てによって形成された半導体デバイス、あるいはその部分の形式の全てであってよい。部分１１２はＩＣ全体、あるいは多数のエレクトロニクスコンポーネント部分を含むＩＣの一部であってよい。
【００４５】
基板１１４は、好適にはシリコンゲルマニウムあるいはゲルマニウムを含む他の半導体材料であり、Ｐ型ドーパントあるいはＮ型ドーパントでドープされ得る。基板１１４は基板１３のような半導体あるいは絶縁ベース上に形成されたエピタキシャル層であり得る。更に基板１１４は好適にシリコンゲルマニウムの組成（Ｓｉ１−ＸＧｅＸ、ただし、Ｘは大体０．２であり、より一般的に０．１〜０．４の範囲である）である。基板１１４はウェーハの一部であってよいし、基板１４（図１）と同様であってよい。
【００４６】
歪みシリコン層１１６は、エピタキシャルプロセスによって層１１４上に形成される。好適に、層１１８は温度６００℃でＣＶＤによって成長する。層１１８はピュアシリコン層であり得るし、約５０Å〜約１５０Åの範囲の膜厚を有し得る。
【００４７】
パッド酸化膜層あるいは酸化層１１８は層１１６上に形成される。層１１８の形成は任意である。層１１８は、約１００Å〜約３００Åの範囲の膜厚まで熱成長させることが好ましい。層１１８はバッファ層として供し、酸素雰囲気で１０００℃まで加熱することによって従来の高温プロセスで熱的に成長可能である。ゲルマニウムの外方拡散及びガス放出はこの時点で層１１８の存在により問題にはならない。
【００４８】
バリアあるいはハードマスク層１２２が酸化層１１８上に形成される。好適に、マスク層１２２はデポジションあるいは熱成長プロセスによって約３００Å〜約１０００Åの範囲の膜厚に形成されるシリコン窒化（Ｓｉ３Ｎ４）である。好適に、マスク層１２２はＣＶＤあるいは成長プロセスで形成され、層２２（図１）と同様であり得る。
【００４９】
フォトレジスト層１２４は、マスク層１２２の表面上に延びる。。フォトレジスト層１２４は、好適に、例えば、ＳＰＲ９５５（i-線）、ＵＶ５（遠紫外線）のような商業的に購入可能（マサチューセッツ州シップレイ社；Sipley Corp., MA）なi線あるいは遠紫外線フォトレジストである。図１１にフォトレジスト層１２４がフォトリソグラフィプロセスによって選択的に除去され、マスクあるいはレチクル１２８を用いてプロセス２００のステップ２０２（図２１）に従って開口部１３４を残すことが示される。
【００５０】
図１２に、開口部１３４がプロセス２００（図２１）のステップ２０４に従って酸化層１１８に達するようにマスク層１２２がドライエッチングプロセスによってエッチングされることが示される。このドライエッチングプロセスは酸化層１２４に係るシリコン窒化物に関して選択性を有する。層１２４は層１２２がエッチングされた後でストリッピングされ得る。
【００５１】
図１３に、エッチングプロセスがシリコン二酸化材料を通じてエッチングされるように改変され、開口部１３４がプロセス２００（図２１）のステップ２０４に従って層１１６に達するように層１１８がエッチングされることが示される。層１１８はドライエッチングプロセスによってエッチングされ得る。他の例として、層１１８の選択された部分を除去するために他のエッチング技術を利用してもよい。フォトレジスト層１２４（図１０）は酸化層１１８がエッチングされる前あるいはエッチングされた後に除去され得る。
【００５２】
図１４に、エッチングプロセスがシリコン材料を通じてエッチングされるように変更されることが示される。開口部１３４が基板１１４に達するように歪みシリコン層１１６がドライエッチングプロセスによって除去されてよい。
【００５３】
図１５に、基板１１４が開口部１３４を通じてエッチングされ、プロセス２００（図２１）のステップ２０６に従ってシャロートレンチ絶縁構造に関するトレンチを形成することが示される。このトレンチは開口部１３４に対応する幅を好適に有する。トレンチは約１５００Å〜約４０００Åの範囲の深さ、０．１８ｎｍ〜１．５０ｎｍあるいはそれ以下の幅を好適に有する。トレンチは底面部が比較的狭まる台形断面形状を有してよい。トレンチは他の断面形状も有してよい。基板１１４はトレンチを形成するようにドライエッチングプロセスで好適にエッチングされる。基板１１４は層１１６と同様のステップでエッチングされてよい。
【００５４】
なお、上述の例ではトレンチがドライエッチングプロセスでエッチングされるように記載したが、基板１１４に開口部を形成するように適合可能なプロセスの全てによって形成可能である。一実施形態では、トレンチに関する開口部が基板１１４を貫通して他の基板（例、図１の基板１３）まで形成される。
【００５５】
図１６に、共形層１２６がトレンチ内及び層１２２上に形成されることが示される。一実施形態において、層１２６は低温（例、温度６００℃より下）で形成可能な半導体あるいは金属層である。層１２６は、好適に、酸化物ライナーのような絶縁材料を形成するように酸化可能な層である。最適には、層１２６は温度５００℃〜６００℃の範囲でＣＶＤによってデポジットされた膜厚１００Å〜２００Åのアモルファスシリコン層である。
【００５６】
層１２６が基板１１４と、層１１６，１１８及び１２２の開口部１３４に関連付けられたトレンチのサイドウォールに好適に形成される。層１２６は層１２２の上部表面にも形成される。図１７に、層１２６がライナー酸化材料１２８のような絶縁材料に変換されることが示される。好適に、温度約６５０℃〜７００℃の範囲の温度でＯ２を熱浸透させることによって層１２６（図１６）が酸化プロセスでライナー酸化材料１２８に形成される。この酸化プロセスは高温で好適に生じ得る。ゲルマニウムの外方拡散は層１２６に関連付けられたバリアに起因して削減される。層１２６全体がライナー酸化材料１２８に好適に変換される。
【００５７】
図１８に、層１２２の上部表面からライナー酸化材料１２８を除去するように層１２２が平坦化あるいはエッチングされることが示される。他の例では、層１２６がライナー酸化材料１２８が形成される前に層１２２の上部表面から除去され得る。ライナー酸化材料１２８は開口部１３４に関連付けられたトレンチ内にライナー１３８として残る。
【００５８】
図１８に、ライナー１３８が開口部１３４と関連付けられたトレンチに形成されることが示される。ライナー１３８は、好適に、半導体あるいは金属層を酸化することによって形成される酸化物材料（例、シリコン酸化物又は二酸化シリコン）である。一実施形態において、ライナー１３８の膜厚は、約２００Å〜約５００Åの範囲である。一実施形態において、層１２２及び１１８は、ライナー１３８の形成前にストリッピングされる。好適な実施形態では、層１２８及び１２２はトレンチが充てんずみになるまではストリッピングされない。
【００５９】
図１９に、絶縁材料１４０の層１４２が層１１６上一面及び開口部１３４に関連付けられたトレンチ内全体にデポジットされることが示される。絶縁材料１４０は、好適にＨＤＰプロセスでデポジットされる二酸化シリコンであり、材料４０（図８）と同様である。絶縁材料１４０は、シラン（ＳｉＨ４）プロセスで好適にデポジットされる。他の例では、ボロンリンシリコンガラス（ＢＰＳＧ）プロセスが利用され得る。絶縁材料１４０の膜厚は好適に約２０００Å〜約８０００Åの範囲である。
【００６０】
絶縁材料１４０は、層１２２の上部表面に達するまで研磨／エッチングによって除去される。絶縁層の除去が開口部１３４に関連付けられたトレンチ内に酸化材料１４０を残す。絶縁材料１４０は幾つかのストリッピングあるいはエッチングプロセスによって除去可能である。絶縁材料１４０はドライエッチングによって層１２２上から好適に除去される。
【００６１】
一実施形態では、トレンチが形成され、層１２２及び１１６がストリッピングされた後に絶縁材料１４０に関連付けられた絶縁層１４２がデポジットされる。絶縁層１４２は層１２２に達するまで研磨あるいはエッチングされる。
【００６２】
図１９に、材料がトレンチ内（ライナー１３８の上部表面上及びサイド表面上）に層１１６の上部表面まで形成されたシングル構造として示されるが、絶縁材料１４０はライナー１３８の上部表面でストップし得る。
【００６３】
図２０に、絶縁材料１４０が開口部１３４に関連付けられたトレンチに与えられた後、ゲート構造１５６が形成され得ることが示される。ゲート構造１５６はゲート酸化物構造上の金属あるいはゲート酸化物構造上のポリシリコンのような従来のＭＯＳＦＥＴゲート構造であってよい。一実施形態では、ゲート構造１５６が酸化物（例、シリコン二酸化層１５４）及びシリコンカーバイド（ＳｉＣ）層１４８で覆われる。部分１１２は層１５４及び１４８が形成された後、アニールに晒される。層１４８によって、ゲルマニウムのガス放出が回避可能となる。
【００６４】
層１１８が部分１１２に使用されず、ゲート構造１５６がゲルマニウム含有基板の真上に形成される場合、層１４８及び１５４を使用する技術が特に利点を有し得る。もう１つの実施形態では、層１４８は膜厚約１００Åのタンタル窒化物（ＴａＮ）、チタン窒化物（ＴｉＮ）、タングステン窒化物（ＷＮ）、チタン／チタン窒化物（Ｔｉ／ＴｉＮ）の層であり得るし、層１５４は大体１００Åの膜厚のシリコン二酸化層であり得る。ゲート構造１５６に関連付けられたスペーサはシリコン窒化物であり得る。もう１つの実施形態によると、ゲート構造１５６が形成された後と層１５４及び１４８がデポジットされる前にプロセス２００が層１１８の上部表面を予め洗浄するステップを含み得る。そのような実施形態において、シリサイド化反応を妨げ得る自然酸化物を削減するように水素（Ｈ２）ベーキングが利用される。水素ベーキングでは、従来のプロセスにおけるアルゴンスパッタリングで予め洗浄するステップよりも損傷を小さく抑えることができる。温度約８００℃〜約９００℃のガス流による洗浄及び水素べーキングステップに後続し、従来のシリサイド化プロセスが利用可能である。他の例では、塩酸（ＨＣl）雰囲気及び温度７００℃の低温アニールが半導体ウェーハの表面におけるゲルマニウムを除去するように利用され得る。
【００６５】
記載された詳細な図面、具体的な例、特定的な値が本発明の好適な実施例を提供する一方で、これらが例示目的のみであることが理解されよう。トレンチの形状及びサイズを制限する方法で開示されていない。本発明の方法及び装置は、本文に開示された正確な詳細及び条件に制限されるものではない。開示された詳細に関する様々な改変は請求項に限定された本発明の趣旨の範囲を逸脱することなく実行され得る。
【図面の簡単な説明】
【００６６】
【図１】シャロートレンチ絶縁（ＳＴＩ）プロセスの例示的な一実施形態に従った歪みシリコン層、酸化層、ハードマスク層及びフォトレジスト層を含むシリコンゲルマニウム部分を示す断面図。
【図２】リソグラフィパターニングステップを示す図１に表された部分の断面図。
【図３】ハードマスク層に関して選択的にエッチングするステップを示す、図２に表された部分の断面図。
【図４】酸化層に関して選択的にエッチングするステップを示す、図３に表された部分の断面図。
【図５】歪みシリコン層に関して選択的にエッチングするステップを示す、図４に表された部分の断面図。
【図６】ゲルマニウムシリコン基板に関して選択的にエッチングステップを示す、図５に表された部分の断面図。
【図７】低温でライナーを形成するステップを示す、図６に表された部分の断面図。
【図８】ゲートを形成するステップを示す、図７に表された部分の断面図。
【図９】図１に表された部分に関するシャロートレンチ絶縁プロセスを示す一般的なブロック図。
【図１０】シャロートレンチ絶縁（ＳＴＩ）プロセスの他の例示的な実施形態に従って歪みシリコン層、酸化層、ハードマスク層及びフォトレジスト層を含むシリコンゲルマニウム基板部分を概略的に表す断面図。
【図１１】リソグラフィパターニングステップを示す、図１０に表された部分の断面図。
【図１２】ハードマスク層に関して選択的にエッチングするステップを示す、図１１に表された部分の断面図。
【図１３】酸化層に関して選択的にエッチングするステップを示す、図１２に表された部分の断面図。
【図１４】歪みシリコン層に関して選択的にエッチングするステップを示す、図１３に表された部分の断面図。
【図１５】ゲルマニウムシリコン基板に関して選択的にエッチングするステップを示す、図１４に表された部分の断面図。
【図１６】半導体デポジションステップを示す、図１５に表された部分の断面図。
【図１７】ライナーを形成するステップを示す、図１６に表された部分の断面図。
【図１８】ライナーを選択的に除去するステップを示す、図１７に表された部分の断面図。
【図１９】トレンチを充てんするステップを示す、図１８に表された部分の断面図。
【図２０】ゲートを形成するステップを示す、図１９に表された部分の断面図。
【図２１】他の例示的な実施形態に従って図１０に表された部分のシャロートレンチ絶縁プロセスを示す一般的なブロック図。
【図１】
2006516362.tif 000003
【図２】
2006516362.tif 000004
【図３】
2006516362.tif 000005
【図４】
2006516362.tif 000006
【図５】
2006516362.tif 000007
【図６】
2006516362.tif 000008
【図７】
2006516362.tif 000009
【図８】
2006516362.tif 000010
【図９】
2006516362.tif 000011
【図１０】
2006516362.tif 000012
【図１１】
2006516362.tif 000013
【図１２】
2006516362.tif 000014
【図１３】
2006516362.tif 000015
【図１４】
2006516362.tif 000016
【図１５】
2006516362.tif 000017
【図１６】
2006516362.tif 000018
【図１７】
2006516362.tif 000019
【図１８】
2006516362.tif 000020
【図１９】
2006516362.tif 000021
【図２０】
2006516362.tif 000022
【図２１】
2006516362.tif 000023
【手続補正書】
【提出日】平成16年11月12日(2004.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲルマニウム含有層におけるトレンチにライナーを形成する方法であって、
前記トレンチを形成するために前記ゲルマニウム含有層を選択的にエッチングし、
前記ライナーを形成するために約７００℃より低い低温プロセスで前記トレンチに絶縁材料層を形成し、
前記ライナーを形成するためにアニーリングする、
方法。
【請求項２】
ゲルマニウムを含む基板にトレンチ絶縁領域を有する集積回路を製造する方法であって、
前記基板上にシリコン窒化層を形成し、
前記トレンチ絶縁領域の位置に関連付けられた開口部を形成するために前記シリコン窒化層を選択的にエッチングし、
前記位置における前記基板にトレンチを形成し、
約７００℃より低い低温プロセスで前記トレンチに酸化層を形成し、且つ、
前記基板の前記トレンチにおける前記酸化層をアニーリングする、
方法。
【請求項３】
更に、
前記トレンチ絶縁領域を形成するために前記トレンチに絶縁材料を与える、
請求項２記載の方法。
【請求項４】
前記低温プロセスでは、酸素雰囲気及びシラン雰囲気が用いられる、
請求項１又は２記載の方法。
【請求項５】
半導体層にシャロートレンチ絶縁領域を形成する方法であって、
前記半導体層上にハードマスク層を形成し、
前記ハードマスク層上にフォトレジスト層を形成し、
フォトリソグラフィプロセスにおける位置において前記フォトレジスト層部分を選択的に除去し、
前記位置における前記ハードマスク層を除去し、
前記位置の下部の前記ハードマスク層にトレンチを形成し、且つ、
前記トレンチにデポジットされた酸化層を利用して前記トレンチにライナーを形成し、
前記ライナーをアニールする、
方法。
【請求項６】
更に、
ハードマスク層を与える前記ステップの前に歪みシリコン層上にパッド酸化層を与える、
請求項６記載の方法。
【国際調査報告】
2006516362.tif 000024
2006516362.tif 000025