(57)【要約】  本発明は、小型カメラまたは小型マトリクスディスプレイ用の光マイクロシステムの製造に関する。本方法では、半導体ウェハの表面に、Ｎ個のマトリクスアレイと関連する回路を一括形成してＮ個の同じチップ（１０）を形成し、その際、各アレイの１辺に、外部との接続を行なうための接続パッド（ＣＣ）と基板（２２）を使用してＮ個の同じ光画像形成光学構造を一括形成し、各光画像形成構造は、対応するチップ（１０）を覆って該当するチップのマトリクスアレイ全体に対応する全体画像を形成するように設計し、、一括形成して半導体ウェハの正面に接近する位置に配置し、さらにウェハの厚さを貫通してコンタクトパッドに達する導電ビア（３２）を形成し、これらの種々の操作に続いて、光学構造によって覆われた電子チップを備えるＮ個の個々の光マイクロシステムにウェハを分割する。
2006501641.tif 000002
【特許請求の範囲】
【請求項１】
モノリシック構造の電子マトリクスを有する光マイクロシステムの形成プロセスであって、Ｎ個のドットマトリクスアレイ（ＲＭ）及び各アレイに接続される回路を、少なくとも約百または数百ミクロンの厚さの半導体ウェハの表面に一括形成してこのウェハの上にＮ個の同じモノリシック電子チップ（１０）を形成し、この場合、各アレイ（ＲＭ）の少なくとも１辺には、該当するチップを外部に接続する一連の電気コンタクトランド（ＣＣ）が形成され、Ｎ個の同じ画像形成光学構造を一括形成する基板が一括形成され、かつ半導体ウェハの表面に近接して接触する形に配置され、各画像形成光学構造（１２）は該当するチップ（１０）を覆い、かつ該当するチップのマトリクスアレイの全体に対応する全体画像を形成するように設計され、前記表面の上のコンタクトランド（ＣＣ）に達する孔（３２）を半導体ウェハの裏面に、ウェハの厚さに渡って開口し、これらの孔を使用してコンタクトランドとの電気接続をウェハの裏面から形成し、そしてこれらの種々の作業の後、ウェハをＮ個の個々の光マイクロシステムに分割し、これらのチップの分離及びこれらのチップを覆う複数の光学構造の分離が同じ切断線（ＨＨ，ＶＶ）に沿って行なわれる、形成プロセス。
【請求項２】
このプロセスにおいて、各チップの周りにシールビーズ（２６）を形成してチップを画像形成光学構造に接合させ、このビーズは一括形成段階で半導体ウェハの上、または光学構造を形成する予定の基板の上に行及び列に堆積させることを特徴とし、そしてウェハの上に一括形成する工程の最後に、ウェハ及び基板を、シールビーズの方向に延びる行及び列に沿って、かつビーズの幅の中心を切断することを特徴とする、請求項１記載のプロセス。
【請求項３】
液晶マイクロディスプレイを形成するためのプロセスであって、液晶はチップと光学構造を形成するための基板との間に形成される空洞に含まれ、充填穴（３４）が各チップに対応する形で、半導体ウェハの厚さを貫通して形成されることを特徴とし、さらに充填を実施し、そして充填の後に、かつウェハ及び基板を個々のマイクロシステムに分割する前にプラグを穴に形成することを特徴とする、請求項１又は２のいずれか一項に記載のプロセス。
【請求項４】
光マイクロシステムであって、このマイクロシステムは百ミクロン以上の厚さのモノリシック電子チップ及び光学構造を近接接合させた形で含み、チップの表面の上にはドットマトリクスアレイ（ＲＭ）及び電気コンタクトランド（ＣＣ）が載置され、光学構造はアレイに対応する全体画像を形成し、この構造はチップの表面に対向して配置され、この場合、チップ裏面の上の電気コンタクト（３０）、及び前記裏面の上のこれらの電気コンタクトと前記表面の上のコンタクトランドとの間の導電ビア（３２）はマトリクスアレイとの接続を可能にすることを特徴とする光マイクロシステム。
【請求項５】
液晶マイクロディスプレイを形成し、そして液晶が充填され、かつ裏面電極を備える基板（１２）により密封された空洞をマイクロディスプレイに接続される光学構造として使用し、液晶をチップとこの基板との間に配置し、
チップは更に、空洞をチップの裏面から充填するための穴（３４）であってチップの裏面から表面に延びる穴を含み、この穴はプラグ（３６）によって塞がれる、請求項４記載のマイクロシステム。
【発明の詳細な説明】
【発明の開示】
【０００１】
本発明は、モノリシック構造の電子ドットマトリクスを備える光マイクロシステムに関する。
【０００２】
本明細書では「光マイクロシステム」という用語を使用して、モノリシックチップ（基本的にシリコンから作製される）から形成されるイメージセンサシステムまたはイメージディスプレイシステムを指し、このチップの上にはエッチングによって、一方では行及び列に並んだドットマトリクスアレイが形成されており、他方ではこのマトリクスアレイを制御する電子回路が形成されている。画像形成光学構造をシリコンチップに近接して接触させる形で搭載し、チップ及びそれに接着する光学構造が一体となって光マイクロシステムを形成する。
【０００３】
イメージセンサの場合、マトリクス状に並んだドットは、セルに入射する光に従って電気信号を生成する受光素子であり、従って画像形成光学構造は、検出画像全体をモノリシックチップ上に形成される受光セルから成るマトリクスアレイの上に投影する機能を備えるシステム（基本的に対物レンズ）である。
【０００４】
これとは異なり、画像表示装置の場合、ドットは、光を放出する、または透過する、或いは反射する光電子セルであり、光をセルに印加される電気信号に従って変調する。従って画像形成光学構造は、チップ上に形成される光電子セルから成るマトリクスアレイに印加される電気信号を実像または虚像として画像に変換する機能を備える構造である。
【０００５】
これらの光マイクロシステムは、小型化が重要となる用途に使用される。これらの用途の例として、映像信号を投影するように設計された小型光変調装置、写真機材またはカメラのファインダー、携帯電話の表示画面及び小型カメラなどが挙げられる。
【０００６】
これらのシステムのコストは集積回路チップの製造コストに大きく依存する。このコストは今度は一方では、チップを形成するために使用されるシリコン面積から生じ、そして他方では、製造に係わる作業の性質及び数から生じる。特にコストは、或る複数の作業を所定数の個々のチップを含むシリコンウェハに対して一括して実施するのに対して、他の作業を、ウェハを個々のチップに分割した後に各チップに対して個別に実施する必要がある、という点を考えると、作業が一括作業であるか、一括ではない個々の作業であるか、という作業の本質の結果である。或る複数の作業を一括して実施できない場合には、コストは上昇する。一括作業の場合、一チップに対して使用するシリコン面積が大きいと、少数のチップしかウェハに収容することができず、従って一チップ当たりの作業コストが大きくなる。
【０００７】
光学構造を電子チップに加えると同様なコストの問題が生じる、というのは、一方ではこの構造を形成するために追加の作業が必ず必要となり、他方では光学系をチップに加える必要が生じて電子チップ自体に必要な作業を変更して一層複雑にする、または一層コスト高にしてしまうからである。
【０００８】
従って本発明の一の目的は、光マイクロシステムの性能対製造コストの比を大きくすることにある。
【０００９】
本発明はモノリシック構造の電子マトリクスを備える光マイクロシステムの形成プロセスを提案するものであり、この形成プロセスでは、Ｎ個のドットマトリクスアレイ及び各アレイに接続される回路を、少なくとも約百または数百ミクロンの厚さの半導体ウェハ（基本的にシリコンから作製される）の表面に一括形成してこのウェハの上にＮ個の同じモノリシック電子チップを形成し、この場合、各アレイの少なくとも１辺には、該当するチップを外部に接続する一連の電気コンタクトランドが形成され、Ｎ個の同じ画像形成光学構造を一括形成するための基板を一括形成し、かつ半導体ウェハの表面に近接して接触する形に搭載し、各画像形成光学構造は該当するチップを覆い、かつ該当するチップのマトリクスアレイの全体に対応する全体画像を形成するように設計され、表面上のコンタクトランドに達する孔を半導体ウェハの裏面に、ウェハの厚さに渡って開口し、これらの孔を使用してコンタクトランドとの電気接続をウェハの裏面から形成し、そしてこれらの種々の作業の後、ウェハをＮ個の個々の光マイクロシステムに分割し、これらのチップの分離及びこれらのチップを覆う複数の光学構造の分離が同じ切断線に沿って行なわれる。
【００１０】
従って本発明による光マイクロシステムは、約百ミクロンまたは数百ミクロンの厚さのモノリシック電子チップ及び光学構造を密着接合させた形で含み、チップの表面の上にはドットマトリクスアレイ及び電気コンタクトランドが搭載され、光学構造はアレイに対応する全体画像を形成し、この構造はチップの表面に対向して載置され、この場合、チップ裏面の電気コンタクト、及び裏面上のこれらの電気コンタクトと表面上のコンタクトランドとの間の導電ビアはマトリクスアレイとの接続を可能にする。
【００１１】
液晶が充填され、かつ裏面電極を備える基板によって密封された空洞を接続光学構造として使用する画像小型ディスプレイ（ｉｍａｇｅ  ｍｉｃｒｏｄｉｓｐｌａｙ）の場合、液晶をチップとこの基板との間に配置し、チップは、空洞をチップの裏面から充填するための穴であってチップの裏面から表面に延びる孔を含むように形成することもでき、この穴はプラグによって塞がれる。この穴は、チップの厚さを貫通し、かつマトリクスアレイとの電気接続をチップ裏面から可能にする電気接続孔のような構成に形成される。
【００１２】
これらの孔（または穴）は実際には異方性プラズマエッチングによって形成され、この技術を使用してシリコンに直径または１辺が数十ミクロンで、深さが数百ミクロン超の孔を形成する。レーザ技術または超音波穿孔法を使用することもできる。
【００１３】
好適には、形成プロセスは、チップを画像形成光学構造に接合させる工程を含み、この工程では、各チップの周りにシールビーズを形成してこの接合を行ない、このビーズは一括形成段階で半導体ウェハの上、または光学構造を形成する予定の基板の上に行及び列に堆積させ、一括形成工程の最後に、ウェハ及び基板を、シールビーズの方向に延びる行及び列に沿って、かつビーズの幅の中心を切断する。
【００１４】
本発明の他の特徴及び利点は、次の詳細な記述を添付の図を参照しながら一読することによって明らかになると思われる。
【実施例】
【００１５】
本発明に関する説明は主として、本発明が特に着目する液晶マイクロディスプレイに関して行われる。
【００１６】
光マイクロシステム及びこの場合には液晶マイクロディスプレイの一括形成によってもたらされる問題に対する理解を深めるために、図１はシリコンウェハ（または更に一般的には集積回路基板）を平面図で図式的に示しており、このウェハの表面にはＮ個の同じ集積回路が一括形成されており、各集積回路は形成対象の複数のマイクロディスプレイの内の一つに対応する。ウェハに対して行なわれる一括形成作業の後、ウェハは図１に破線で示す直線に沿って個々のチップに分割されることになる。個々のモノリシックチップは、２つの隣接水平破線Ｈ１Ｈ１及びＨ２Ｈ２、及び２つの垂直破線Ｖ１Ｖ１及びＶ２Ｖ２から成る網目によって区分される。
【００１７】
個々のチップ１０は、ドットマトリクスアレイＲＭと、この網目近傍の周辺回路と、そしてチップの少なくとも１辺に沿ってであるが、実際には非常に多くの（例えば数十個の）コンタクトを設ける場合には２辺に沿ってチップの周辺に位置する金属コンタクトランドＣＣと、を含む。
【００１８】
従来の方法では、集積回路チップの形成において、電気コンタクトランドＣＣは、これらのランドに接合されるワイヤによって外部と接続されるようになっている（「ワイヤボンディング」とよぶ技術）。
【００１９】
このチップから、チップ及び画像形成光学構造の両方を備える光マイクロシステムを形成するために、可能である限り、チップをＮ個のチップを含むシリコンウェハで一括形成するのと同じ方法で、光学構造をＮ個の構造を組み込んだウェハで一括形成することが望ましい。
【００２０】
しかしながらこの形成方法は種々の障害に直面することになり、この障害からもたらされる効果を本発明は最小限に抑えようとするものである。
【００２１】
特定の障害は、電気コンタクトランドＣＣとの接続を自由に行なうことができてワイヤをこれらのランドに接合することができるようにする必要があることから生じる。
【００２２】
図２では、光学構造が、シリコンウェハに取り付けられる（ボンディング、ウェルディング、または他の手段により）特定ウェハの上に一括形成されると仮定する。一のチップ１０に対応する個々の光学構造２０は、マトリクスアレイ２０上方に位置する長円形でマークされている。液晶マイクロディスプレイの場合、画像形成光学構造２０は主として、液晶が充填された空洞及びガラス基板の上に堆積した透明電極を備え、これらの素子を使用してマトリクスアレイからの電気信号を直接、表示すべき全体画像に変換する。イメージセンサの場合、構造は、例えば検出すべき全体画像をマトリクスアレイの上に投影するレンズによって形成される。
【００２３】
個々のマイクロシステムに分割した後に電気コンタクトランドＣＣを見える状態に維持して後続の接続ワイヤのボンディングを可能にするためには、ウェハを、チップ切断線と同じではない水平ライン及び垂直ラインから成る網目に従って切断して複数の光学構造に分割する必要があることが分かるであろう。チップ１０が右辺の垂直ラインＶＶに沿って、かつ下辺の水平ラインＨＨに沿って切断される場合、該当する光学構造はラインＶＶからずれた右辺のラインＶ’Ｖ’に沿って、かつラインＨＨからずれた下辺のラインＨ’Ｈ’に沿って切断する必要がある。コンタクトランドは、一方ではラインＨＨとラインＨ’Ｈ’との間に、他方ではラインＶＶとラインＶ’Ｖ’との間に位置する。光学構造を切断するための行及び列から成る網目は、チップ切断のための行及び列から成る網目からずれた網目である。
【００２４】
従って、複数の光学構造から成るウェハをシリコンウェハの上に、これらのウェハがＮ個の個々のマイクロシステムに切断分割される前に、一体化することによりマイクロシステムを一括形成する方法は、この２段階切断操作、すなわち行及び列から成る２つの異なる網目に従って上側を切断する操作及び下側を切断する操作を行なうことになるので、難しくなり、かつコスト高になる。
【００２５】
図３はこの２度切断方法から得られる光マイクロシステムを示しており、複数の光学構造から成るウェハを切断して得られる光学素子搭載ウェハ２２と、シリコンウェハを切断して得られるチップ１０との間の重ね合わせずれを示していて、この場合、チップのコンタクトＣＣは光学素子搭載ウェハ２２には覆われない。
【００２６】
図４はマイクロシステムの側面図を示しており、この図もまた、チップの横方向エッジと光学素子搭載ウェハ２２の横方向エッジとの間のこのずれを示している。液晶ディスプレイの場合に対応するこの図４は、液晶ＣＬが充填された空洞を示しており、この空洞はシリコンチップ１０の表面（表面とはマトリクスアレイが形成されている側のこと）とウェハ２２との間に形成される。空洞はマトリクスアレイＲＭの全てを覆う。スペーサ２４を設けて空洞の厚さを規定することができる。シールビーズ２６（基本的にエポキシ樹脂から作製される）が空洞全体を取り囲んで空洞を密封し、同時に各チップと同じ高さの複数の光学構造から成るウェハの上にシリコンウェハを接合する。
【００２７】
図５は、マトリクスアレイＲＭに覆い被さる空洞の周りのシールビーズ２６の位置を平面図で示している。このようなシステムの実際の形成局面では、次の項目を規定する必要があることが分かる。
−マトリクスアレイＲＭと溶着ビーズ２６との間の間隔マージン
−溶着ビーズ２６と光学素子搭載ウェハ２２のエッジとの間の間隔マージン
−光学素子搭載ウェハのエッジとコンタクトランドＣＣとの間の間隔マージン；この大きな値のマージンは、特にコンタクトランドＣＣにワイヤを接合させるツールのために必要となる。
−コンタクトランドＣＣとシリコンウェハのエッジとの間の間隔マージン
【００２８】
これらのマージンに伴って所与の寸法のマトリクスアレイＲＭに必要なチップ面積が大きくなり、更に所定性能のマイクロシステムのコストが高くなる。
【００２９】
図６は本発明によるマイクロシステムの理論上の構造の断面図を示している。
【００３０】
シリコンチップ１０及び光学素子搭載ウェハ２２は横方向のずれがないように正確に重ね合わされている。チップ表面上のコンタクトランドＣＣは、チップの厚さを真っ直ぐに貫通する構成の該当する導電ビア３２によってチップ裏面上の該当するコンタクトランド３０に電気的に接続され、この厚さは従来は数百ミクロンであり、そしていずれの場合でも少なくとも７０ミクロンである。ここに記載する厚さは、約１０ミクロン以下の厚さの薄膜化シリコンの上に形成される複数のイメージセンサとの比較から導出されるものであり、これらのイメージセンサは非常に繊細な作業、特に支持基板への転写及び研磨（ｌａｐｐｉｎｇ：ラッピング）を必要とするが、これらの作業がイメージセンサに関するものであっても、またはディスプレイに関するものであるものならなおさら、これらの作業は本発明の着目点ではない。
【００３１】
液晶ディスプレイの例では、液晶ＣＬが充填された空洞はその上部を、好適にはガラスウェハであるウェハ２２によって閉じられ、そしてその側面をシールビーズ２６によって閉じられ、このシールビーズはチップの周辺及びウェハの周辺を完全に取り囲み、かつこれらの周辺を正確になぞり、この場合、ビーズ２６とウェハの（またはチップの）エッジとの間に間隔マージンが無い、または必要に応じて、非常に小さなマージンを持たせる。複数のスペーサ２４を設けてチップと光学素子搭載ウェハ２２との間の間隔を規定することができる（これらのスペーサはシールビーズに埋め込むことができる）。
【００３２】
画像形成光学構造はウェハ２２及び空洞によって形成され、画像形成光学構造の中では、ウェハが主として壁を構成する。
【００３３】
図５に示す実施形態において必要であった間隔マージンは必要では無くなる。これによって、チップの非常に大きな領域をマトリクスアレイに割り当てることができる。
【００３４】
コンタクトランドＣＣは所望であれば、または必要であればチップの４辺近傍に分散配置することができ、この構成は図５のようにチップと光学素子搭載ウェハとの間にずれを設ける場合のような構成では可能ではなかった。
【００３５】
非常に有利には、液晶ディスプレイの場合、シリコンチップの厚さを貫通する液晶充填穴３４も設ける。穴はコンタクトビアホール３２の形成と同時に、またはビアホールを形成した後に形成する。この穴３４には、空洞を液晶で充填してしまった後に接着剤、例えば紫外線硬化接着剤から成るプラグ３６を詰め込む。充填及び詰め込みは、ウェハ上への形成工程の間で、かつウェハを個々のマイクロシステムに分割する前に行なうが、このプロセス構成は特に、注入する液晶の純度（ウェハ上での作業を行なうときの不純物を最小化する）の点から特に有利である。充填は、複数のマイクロシステムから成るウェハを真空中に数時間の間に渡って保持した後に行なう。
【００３６】
このような構成の充填穴を設けることにより、シールビーズ２６の周囲の一部に途切れた部分を設け、シールビーズの途切れた部分を閉じる前に充填を実施することができるようにする必要がない。
【００３７】
コンタクトビアの場合、または充填穴の場合に厚いシリコンに設けられる孔（または穴）はプラズマ反応性イオンエッチングによって形成することができる。数十ミクロンの直径または幅を有する孔（または穴）は数百ミクロンの深さに形成することができ、この構成は非常に適切なものである。コンタクトランドＣＣの幅は孔の幅よりもほんのわずかしか大きくないので、孔は確実にコンタクトパッドの裏面からはみ出す。充填穴は、液晶の特性から必要であると考えられる場合には、穴がコンタクトランドからはみ出さない程度に、電気接続ビアよりも大きな直径を有することができる。
【００３８】
チップの裏面上には導電層を堆積させ、そしてエッチングして導電ビア３２に接続されるコンタクト３０を形成することができる。この層を更に使用して配線網をチップ裏面上に形成することができる。コンタクト３０を従来のように使用してチップ外部との接続を行なうことができ、この場合の接続は、接合ワイヤによって行なう、またはコンタクト３０と一直線上に並んだコンタクトランドを有する基板に直接接合させ、そしてチップと基板とを半田付けすることにより行なう。この後者の場合、コンタクト３０をこれらのコンタクトの上に位置する導電バンプとして形成する、またはこのようなバンプをチップ裏面の他の必要位置に形成してこれらのバンプをコンタクト３０に、コンタクト３０と同時に形成される配線を通して接続することが望ましい。
【００３９】
チップ及び光学素子搭載ウェハを単一の切断操作で切断することができ、横方向ずれがなく、かつウェハの下側で、次にウェハの上側で切断を行なう必要がない。更に、シールビーズ２６がマトリクスアレイとコンタクトランドＣＣとの間に位置する必要がないとすると、単一のシールビーズラインをウェハ上の２つの隣接行チップの間に設けることができ、そしてウェハ形成プロセスの最終工程の後の個々のマイクロシステムへの分割を、２行のチップの間に正確に配置された単一のシールビーズの中心に沿って行なうことができる。図７は、シールビーズ２６を示す理論上の概要構成を表わしており、この構成の中心線ＨＨ及びＶＶはマイクロシステムの切断線を構成する。シールビーズは約２５０ミクロンの合計幅を有することができる。
【００４０】
ここで、液晶ディスプレイ用途においては、光学構造はチップ上の電極群から成るマトリクスアレイ、及び光学素子搭載ウェハ２２上の裏面電極を備え、液晶はマトリクスアレイの電極とウェハ２２上に形成される裏面電極との間の電位差により制御される。図４では、コンタクトランドをウェハの下に設けて裏面電極との電気接続を可能にすることができ、このコンタクトランドには、コンタクトランドがチップ１０を覆わない光学素子搭載ウェハの部分に位置する場合には接続が可能となる。
【００４１】
本発明の構造においては、裏面電極４０との電気接続は、チップのボンディングパッドとの電気接続と同様な方法で構築され、そしてこの方法による操作を図８に示す。この図は単純化のため、チップの厚さを貫通するビア３２を備えるチップの上のコンタクトランドＣＣの一つを右側に示し、この場合、このビア３２はチップ裏面上の導電ランド３０と当接し、そしてチップの厚さを真っ直ぐに貫通し、かつチップ裏面上の導電ランド４６に当接する導電ビア４４を覆う、チップ表面上の別のコンタクトランド４２を左側に、示している。ビア４４にはビア３２と同じように、導電材料が充填される。コンタクトランド４２の上方に、例えば導電接着剤４８を滴下することにより堆積させ、この接着剤はウェハ２２の裏面電極４０とコンタクトする。この堆積は２つのウェハを互いに対して接着接合させる前に行なう。このようにして、チップ裏面を通しての裏面電極への電気接続が行なわれる。
【００４２】
総括すると、マイクロシステム形成プロセスは次のように要約することができる。
【００４３】
シリコンウェハは、従来の方法に従って、好適にはＣＭＯＳ技術に従って堆積、エッチング、不純物添加操作を行なうことにより処理し、これによってマトリクスアレイＲＭ、このアレイの制御回路、他の付属回路（変換器、信号処理回路など）、及びコンタクトランドＣＣを形成する。
【００４４】
導電ビア３２を形成するための孔は、反応性イオンエッチングをシリコンウェハの裏面を通して行なうことにより形成され、この場合、エッチング対象の孔は、形成される孔パターンに従ってフォトエッチングによりパターニングされた樹脂により画定される。このフォトエッチングでは、レジスト位置合わせを行なうが、この位置合わせは好ましくは、シリコンチップの厚さを透過し、かつ半導体ウェハの裏面上のフォトエッチレジストの位置がウェハの表面上のコンタクトランドＣＣの位置に対して正しいかどうかをチェックするために使用される赤外光を用いる装置を使用して行なう。孔はレーザまたは超音波マイクロ加工によって形成することもできる。
【００４５】
シリコンのエッチングは、エッチャントがコンタクトランドＣＣに達して孔がシリコンの厚さを真っ直ぐに貫通したことを示すときに停止させる。エッチングの停止は、エッチャントがコンタクトランドのアルミニウムを腐食しない場合には自動で行なう、またはアルミニウム粒子が現われるときに検出する。エッチングはＣＭＯＳ技術では、金属堆積の前に生成されるシリコン酸化物層で停止させることもできる。
【００４６】
充填穴３４はこの段階で形成することができるか、またはこの段階とは別の段階で形成することができる。
【００４７】
孔の表面を酸化して導電ビアとチップ本体を形成するシリコン基板との間に次の工程で電気コンタクトが形成されないようにする。
【００４８】
次に金属（好適にはアルミニウム）を孔に堆積させる。充填穴３４は、孔が既に形成されている場合にはこの段階で保護される。孔に堆積した金属はこの孔の表面を覆う、またはこの金属が孔を埋める。
【００４９】
金属層は裏面全体に渡って、先行する金属堆積とほぼ同時に、または別の作業工程で堆積させる。この層をエッチングしてコンタクト３０及び全ての配線をチップ裏面に形成する。
【００５０】
充填穴３４は、未だ形成されていない場合は、この段階で形成することができる。
【００５１】
導電バンプは、マイクロシステムの接合を、パッド表面同士を支持基板の上で直接半田付けすることにより行なう必要がある場合に、必要に応じてこの段階でチップ裏面上に形成することができる。これらのバンプは基本的に、チップ裏面上のコンタクトランドへの電解堆積によって形成される。
【００５２】
基板を貫通するコンタクトを形成するために、異なる方法が考えられ、これらの方法では、例えば基板の厚さを真っ直ぐに貫通し、かつシリンダー状の絶縁物によって取り囲まれる導電シリコンパッドを画定する。
【００５３】
この段階で、チップ裏面に対する作業が終了する。
【００５４】
スペーサはチップのウェハの表面上に形成されている、またはこの段階では、光動作を妨害しない位置に形成される（スペーサは規定厚さを有する樹脂または酸化物から作製される）。
【００５５】
液晶の配向を決めるポリイミド層はこの段階で、特に液晶が接触する層のラビング方向に従って液晶を配向させる必要がある時点で堆積させることができる（特にツイストネマチック液晶の場合のように）。ポリイミドは所望方向にラビングする。
【００５６】
接着シールビーズ（エポキシ樹脂）はウェハのチップの間に行及び列の形に堆積させる。
【００５７】
導電接着剤から成る液または最終空洞の厚さよりも大きい直径を有する導電材料から成るボールをコンタクトランドＣＣの厚さを超える厚さに堆積させて光学構造の裏面電極との接続を可能にする。
【００５８】
光学構造を有するウェハは基本的に、各チップに対応して画定される、または画定されない形の全面裏面電極で覆われ、かつガラスから成る単一ウェハであり、液晶の特性から必要である場合には、この裏面電極自体がラビング処理されたポリイミドで覆われる。光学構造を有するウェハはシリコンウェハに接着接合させる。シールビーズは各空洞を密封し、そしてこれらのウェハを互いに対して接合させる。裏面電極とのコンタクトは導電接着剤によって行なわれる。
【００５９】
シールビーズは熱硬化させる。
【００６０】
次に、空洞を真空にした後、空洞を液晶で充填することができる。真空はポンプで排気し、そして数時間に渡ってベークすることにより得られる。
【００６１】
充填穴は接着剤、例えば紫外線硬化接着剤から成るプラグで塞ぐ。
【００６２】
次に、例えばシールビーズの幅中心線をなぞる行及び列に沿って切断を行なうことによりウェハを切断して個々のマイクロシステムに分割することができる。
【００６３】
マイクロシステムは必要に応じて基板の上に従来の表面実装技術で表面実装する（接合ワイヤにより表面実装する；チップを引っくり返して表面が基板と対面するようにするが、このようにすると基板はチップの反対側を開口する必要があり、これにより光学構造が機能しなくなる不良が生じる）、または導電バンプがチップ裏面に形成されている場合にはパッド同士を半田付けすることにより表面実装することができる。
【００６４】
本発明について、特に液晶マイクロディスプレイに着目する形で説明し、このマイクロディスプレイでは、マトリクスアレイの電極を制御電極及び光学ミラーの両方として使用し、制御電極は液晶に局所的に電位差を生じさせ、そして光学ミラーは液晶を透過して電極に達する光を反射し、そして光を液晶を通して戻す。電極はこの場合、アルミニウムから作製することが好ましい。
【図面の簡単な説明】
【００６５】
【図１】電子チップアレイ及び光学構造の一括形成における重ね合わせずれの原理を平面図で示す。
【図２】電子チップアレイ及び光学構造の一括形成における重ね合わせずれの原理を平面図で示す。
【図３】一括形成の後にウェハを切断して得られる個々の光マイクロシステムの平面図を示す。
【図４】一括形成の後にウェハを切断して得られる個々の光マイクロシステムの側断面図を示す。
【図５】ウェハを切断する時にチップと光システムとの間にずれを生じさせるために採るべきマージンを示す。
【図６】本発明による光マイクロシステム構造を示す。
【図７】チップと光システムとの間のシールビーズの構成及びビーズの幅の中心に沿った切断線を示す。
【図８】光学構造の上に形成される裏面電極を備える電気ポートを形成する方法を示す。
【図１】
2006501641.tif 000003
【図２】
2006501641.tif 000004
【図３】
2006501641.tif 000005
【図４】
2006501641.tif 000006
【図５】
2006501641.tif 000007
【図６】
2006501641.tif 000008
【図７】
2006501641.tif 000009
【図８】
2006501641.tif 000010
【国際調査報告】
2006501641.tif 000011
2006501641.tif 000012
2006501641.tif 000013
2006501641.tif 000014
2006501641.tif 000015
2006501641.tif 000016