(57)【要約】この発明は、半導体本体（１）と基板（２）とを備え、半導体本体（１）がエミッタ領域（３）とベ−ス領域（４）とコレクタ領域（５）とを有する縦型バイポーラトランジスタを備え、領域の各々には接続領域（６，７，８）が設けられ、ベ−ス領域（４）とコレクタ領域（５）との間の境界にｐｎ結合が形成され、そして、動作中、ｐｎ結合に逆バイアスが加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、コレクタ領域（５）に発光が生じる発光半導体素子に関する。この発明によれば、コレクタ領域（５）は生じた発光が伝送されるような厚みを有し、そして、コレクタ領域（５）は半導体本体（１）の自由面上に境界を成す。このようにして、生じた発光の吸収によるロスが少なくなり、生じた発光をより簡単に、例えば、素子（１０）の他の部分又は他の素子（１０）のための光信号として用いることができる。コレクタ領域（５）内に第二のサブ領域（５Ｂ）が、例えば、半導体本体（１）内に導電チャネルを誘起させるゲート電極（１１）をもって形成されてもよい。半導体本体（１）の表面に発光導体（１４）が存在すると好ましい。この発明は、さらに、この発明の素子（１０）を製造する方法を備える。
2006506819.tif 000002
【特許請求の範囲】
【請求項１】
半導体本体と基板とを備え、前記半導体本体がエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタを備え、前記領域の各々には接続領域が設けられ、前記ベ−ス領域と前記コレクタ領域との間の境界にｐｎ結合が形成され、そして、動作中、前記ｐｎ結合に逆電圧が加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、前記コレクタ領域に発光が生じる発光半導体素子であって、
前記コレクタ領域は前記生じた発光が伝送されるような厚みを有し、そして、前記コレクタ領域は前記半導体本体の自由面上に境界を成すことを特徴とする発光半導体素子。
【請求項２】
前記コレクタ領域は、前記ベ−ス領域上に境界を成す第一のサブ領域と、前記第一のサブ領域上に境界を成し且つ前記第一のサブ領域より伝導性が高い第二のサブ領域とを備え、前記コレクタ領域の前記第二のサブ領域は前記第一のサブ領域より厚みが小さく、そして、前記半導体本体の自由面上に境界を成すことを特徴とする請求項１に記載の発光半導体素子。
【請求項３】
前記コレクタ領域が境界を成す前記半導体本体の前記面はエレクトロルミネセント材料を備える層により覆われていることを特徴とする請求項１又は２に記載の発光半導体素子。
【請求項４】
前記コレクタ領域が境界を成す前記半導体本体の前記面は電気的絶縁層により覆われ、該電気的絶縁層は前記生じた発光に対し透明であり、且つ、前記電気的絶縁層上に前記生じた発光に対し透明な部分を有するゲート電極が存在することを特徴とする請求項１又は２に記載の発光半導体素子。
【請求項５】
前記素子の動作中、前記コレクタ領域の前記第二のサブ領域は前記半導体本体の前記自由面近傍の導電チャネルより形成され、該導電チャネルは前記ゲート電極により前記第一のサブ領域に誘起されることを特徴とする請求項４に記載の発光半導体素子。
【請求項６】
前記ゲート電極は孔が設けられた金属層を備えたことを特徴とする請求項５に記載の発光半導体素子。
【請求項７】
前記コレクタ領域の前記第一のサブ領域上に境界を成す前記ベ−ス領域の一部分が、前記ベ−ス領域の残余部分及び前記コレクタ領域よりバンドギャップが小さい半導体材料を備えたことを特徴とする請求項１，２、４、５又は６いずれかに記載の発光半導体素子。
【請求項８】
前記半導体本体は、接着層を用いて、前記コレクタ領域が境界を成す前記自由面と対向するさらなる面により前記基板に取り付けられていることを特徴とする請求項１乃至７いずれかに記載の発光半導体素子。
【請求項９】
前記エミッタ領域と前記ベ−ス領域と前記コレクタ領域との前記接続領域は前記コレクタ領域が境界を成す前記半導体本体の前記面に位置していることを特徴とする請求項１乃至８いずれかに記載の発光半導体素子。
【請求項１０】
前記コレクタ領域が境界を成す前記面上に発光導体が存在し、該発光導体は前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えたことを特徴とする請求項１乃至９いずれかに記載の発光半導体素子。
【請求項１１】
前記素子は、前記生じた発光により互いに光学的に通信することができる二つの電気的に絶縁された領域を形成することを特徴とする請求項１乃至１０いずれかに記載の発光半導体素子。
【請求項１２】
前記半導体本体の材料はシリコンを備え、そして、適用可能であれば、バンドギャップがより小さい半導体材料を備えた前記ベ−ス領域の一部分がシリコンとゲルマニウムの合成物を備えたことを特徴とする請求項１乃至１１いずれかに記載の発光半導体素子。
【請求項１３】
前記基板が絶縁物を備えたことを特徴とする請求項１乃至１２いずれかに記載の発光半導体素子。
【請求項１４】
各々に接続領域が設けられたエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタが半導体本体内に形成される発光半導体素子の製造方法であって、電気的絶縁層により仮基板から分離される半導体材料の薄い層として前記半導体本体が形成され、そして、縦型バイポーラトランジスタが前記半導体本体内に形成され、その後、前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられ、その後、前記仮基板が除去されることを特徴とする方法。
【請求項１５】
接着層により前記基板が前記半導体本体の前記電気的絶縁層と対向する前記側に取り付けられることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記電気的絶縁層が除去され、その結果、前記コレクタ領域が自由半導体面上に境界を成すことを特徴とする請求項１４に記載の方法。
【請求項１７】
前記絶縁層が発光に対して透明な導電層によりコーティングされることを特徴とする請求項１４に記載の方法。
【請求項１８】
前記導電層がゲートとして機能し、そして、前記コレクタ領域内に反転チャネルが形成されることを特徴とする請求項１７に記載の方法。
【請求項１９】
イオン注入により半導体基板内に前記電気的絶縁層が形成され、前記絶縁層上部に位置する前記半導体基板の部分により前記半導体本体が形成され、そして、前記絶縁層下部に位置する前記半導体基板の前記部分により前記仮基板が形成されることを特徴とする請求項１４に記載の方法。
【請求項２０】
シリコン・オン・インシュレータのウエハのシリコン層により半導体材料の前記薄い層が形成されることを特徴とする請求項１４に記載の方法。
【請求項２１】
前記コレクタ領域が境界を成す前記半導体本体の前記面に発光導体が設けられ、該発光導体は動作中に前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えたことを特徴とする請求項１４乃至２０いずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体本体と基板とを備え、前記半導体本体がエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタを備え、前記領域の各々には接続領域が設けられ、前記ベ−ス領域と前記コレクタ領域との間の境界にｐｎ結合が形成され、そして、動作中、前記ｐｎ結合に逆電圧が加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、前記コレクタ領域に発光が生じる発光半導体素子に関する。この種の素子は、ＬＥＤ（発光ダイオード）を効果的に製造することができない、所謂、間接型（ｉｎｄｉｒｅｃｔ  ｔｙｐｅ）の半導体材料で光信号を発生することの魅力ある選択肢である。
【０００２】
この発明は、さらに、そのような素子を製造する方法に関する。
【背景技術】
【０００３】
冒頭で述べた種類の素子は、Ｊａｍｅｓ  Ｊ．  Ｃｈｅｎ  ｅｔ  ａｌ．による“Ｂｒｅａｋｄｏｗｎ  Ｂｅｈａｖｉｏｒ  ｏｆ  ＧａＡｓ／ＡｌＧａＡｓ  ＨＢＴｓ”  ｉｎ  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．３６，ｎｏ．１０，Ｏｃｔｏｂｅｒ  １９８９，ｐｐ．２１６５−２１７２より知られている。この文書の図１にはバイポーラトランジスタが示され、これは、ｎ＋ＧａＡｓ基板支持体と、連続的に、１μｍ厚みのｎ＋ＧａＡｓ層と０．４μｍ厚みのｎ−ＧａＡｓ層とを備え、これら層がトランジスタのコレクタを形成し、さらに、０．２μｍ厚みのｐ＋ＧａＡｓ層がトランジスタのベースを形成している。その上にトランジスタのエミッタが位置しており、これは、０．２μｍ厚みのｎ＋ＡｌＧａＡｓ層と０．２μｍ厚みのｎ＋ＧａＡｓ層とを備えている。ベース・コレクタｐｎ結合に十分に大きな逆電圧が加わると発光が見られる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この既知の素子の欠点は、発光が効果的ではないということであり、何故ならば、その生じた発光の大部分が周辺半導体材料に吸収され、又は、そうでなくてもロスがあるということである。
【０００５】
従って、この発明の目的は、そのような欠点がなく、又は、非常に少なく、そして、発光を効果的に信号源として用いることができる素子を提供することである。
【課題を解決するための手段】
【０００６】
この目的は、この発明に従って、冒頭で述べた種類の素子において、前記コレクタ領域が前記生じた発光が伝送されるような厚みを有し、そして、前記コレクタ領域が前記半導体本体の自由面上に境界を成すことを特徴とすることにより達成される。
【０００７】
前記コレクタ領域の厚みが小さくなった結果、前記コレクタ領域は前記生じた発光に対し透明になる。前記コレクタ領域が前記自由半導体面上に境界を成すので、前記自由半導体面を介して比較的かなりの発光が得られる。前記ベ−ス・コレクタ結合の逆電圧により、コレクタ電流の大きさに関係なく、発光量を調整することができる。
【０００８】
前記コレクタ領域は、前記ベ−ス領域上に境界を成す第一のサブ領域と、前記第一のサブ領域上に境界を成し且つ前記第一のサブ領域より伝導性が高い第二のサブ領域とを備えてもよい。前記コレクタ領域の前記第二のサブ領域は前記第一のサブ領域より厚みが小さいと効果的である。
【０００９】
この素子は、第一に、既知の素子と比べて、トランジスタの反転構造において、そして、前記コレクタの前記サブ領域のサイズを適切に選択することにより、一方で、吸収による発光ロスがかなり小さくなり、他方で、信号源として発光がかなり効果的に適用できるという認識を基にしている。さらに、この発明は、この発明の方法により反転構造が簡単に得られるという認識を基にしている。この方法は、とりわけ、コレクタ側に位置する半導体基板が、例えば、エミッタ側のガラス基板に置き換えられるということを意味する。前記生じた発光は前記コレクタ領域から自由に発光することができ、何故ならば、前記コレクタ領域は前記半導体本体の前記自由面上に境界を成すからである。従来技術とは異なり、前記生じた発光は前記厚い半導体基板を通過することはもはやない。その結果、この発明の素子においては吸収ロスが非常に小さくなる。さらに、前記半導体本体の前記表面上の第二のサブ領域が、この発明の方法により簡単に、厚みを非常に小さく作ることができる。結果として、非常に薄い、例えば、２０ｎｍ厚みの高濃度にド−プされた、特に、ｎ＋導電型の層が上に存在する絶縁層が設けられた基板が得られる。そのような構造は、特に、この発明の方法によるこの発明の素子の製造の開始時の構造として適する。
【００１０】
既知の素子同様に、前記生じた発光は可視光を備えても良い。前記生じた発光の一部分は、電荷キャリア流、例えば、電子を備え、これは、前記半導体本体から発生され、リン光体のようなエレクトロルミネセント材料を備える層で終端すると好ましい。従って、発光は、前記素子上に設けられたエレクトロルミネセント材料により可視光に変換される電子の放射をも含む。
【００１１】
この発明の素子の好ましい実施形態では、前記半導体本体の自由面上に境界を成す前記コレクタ領域が前記生じた発光に対し透明な電気的絶縁層により覆われる。この電気的絶縁層上には前記生じた発光に対し透明な部分を有するゲート電極が存在する。前記素子の動作中、前記コレクタ領域の前記第二のサブ領域は前記ゲート電極により前記第一のサブ領域に誘起される導電チャネルにより形成される。そのようなチャネルは非常に薄くても良く、これにより、発光効率が高まる。この変形例は、可視光等の発光に対して透明ではない金属により通常作られるゲート電極が、様々な方法で、発光に対して透明な部分を持って設けることができるという認識を基にしている。例えば、発光に対して透明なゲート電極全体をインジウムスズ酸化物を備える材料等の適切な導電材料で作ることが可能である。前記絶縁層がエレクトロルミネセント材料を備えると効果的であり、動作中に前記半導体本体から発生する電子放射が可視放射に変換される。
【００１２】
さらなる変形例では、前記ゲート電極がアルミニウム等の金属から作られるが、前記ゲート電極は孔を有し、これを介して前記半導体本体から発した光が出射する。そのような孔が十分小さければ、例えば、１μｍ以下であれば、前記ゲート電極に適切な電圧が加えられた時に前記ゲート電極下部に導電チャネルが已然として形成される。
【００１３】
この発明の素子のさらに好ましい変形例では、前記コレクタ領域上に境界を成す前記ベ−ス領域の部分が、前記ベ−ス領域の残余部分及び前記コレクタ領域よりバンドギャップが小さい半導体材料を備える。これにより、相応する電圧下で、より大きなコレクタ電流を流すことができ、その結果、発光が生じるという効果が大きくなる。
【００１４】
ある重要な実施形態では、前記半導体本体は、接着層を用いて、前記コレクタ領域が境界を成す前記面と対向するさらなる面により前記基板に取り付けられる。これにより、製造される半導体本体が前記生じた発光を吸収する最小限の半導体材料を備えることが可能になる。例えば、とりわけ、前記基板をガラス等の完全な非吸収材料で作ることができる。
【００１５】
そのような場合、前記エミッタ領域、前記ベ−ス領域、前記コレクタ領域の各々の前記接続領域が、前記コレクタ領域が境界を成す前記面に位置すると好ましい。これにより、前記基板を導電領域として用いる必要が全くなくなる。
【００１６】
特に効果的なさらなる実施形態では、発光導体が前記第二のサブ領域が境界を成す前記面上に存在し、前記発光導体は前記生じた発光を前記発光導体内に結合する手段を備える。
【００１７】
そのような発光導体は、前記生じた発光を、前記半導体本体の前記面に平行な方向、例えば、近傍の分離された半導体本体、例えば、同様な発光導体が位置している半導体本体へ前記生じた発光が横切れる前記半導体本体の端部方向に簡単に伝送することができる。前記発光を前記発光導体内に結合するのに用いられる前記手段は、前記発光を前記発光導体外部、並びに、前記発光が例えば発光感応ｐｎ結合により検出できる（異なる）発光導体内に結合されるのに用いることができる。
【００１８】
前記半導体本体はシリコンを備えると効果的であり、そして、適用可能であれば、バンドギャップがより小さい半導体材料を備えた前記ベ−ス領域の一部分がシリコンとゲルマニウムの合成物を備える。このようにして、大規模に、そして、「チップ間」並びに「チップ内」両者での「光通信」が可能な半導体材料が得られる。
【００１９】
各々に接続領域に設けられたエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタが半導体本体内に形成される発光半導体素子の製造方法では、電気的絶縁層により仮基板から分離される半導体材料の薄い層として前記半導体本体が形成され、そして、縦型バイポーラトランジスタが前記半導体本体内に形成され、その後、前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられ、その後、前記仮基板が除去されることを特徴とする。このようにして、この発明の発光半導体素子が得られる。
【００２０】
この発明の方法の好ましい実施形態では、付着層により前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられる。このようにして、この発明の発光半導体素子に必要となる既知のバイポーラトランジスタの構造の反転構造が簡単な方法で得られる。
【００２１】
前記電気的絶縁層は、例えば、選択的化学エッチャントを用いて除去することができ、その結果、前記コレクタ領域が前記自由半導体面上に境界を成す。
【００２２】
イオン注入により半導体基板内に埋め込み絶縁層が形成され、前記絶縁層上部に位置する前記半導体基板の部分により前記半導体本体が形成され、そして、前記絶縁層下部に位置する前記半導体基板の前記部分により前記仮基板が形成されると好ましい。これとは別に、シリコン・オン・インシュレータのウエハのシリコン層により半導体材料の薄い層が形成されてもよい。そのような方法は、高歩留まりプロセスにより前記半導体本体内に集積回路を形成するのにも非常に適切に用いることができる。この発明により、ＩＣに光学的信号交換の機能を持たせることができる。この目的のために、前記第二のサブ領域が境界を成す前記半導体本体の前記さらなる面に発光導体を設け、該発光導体は前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えると好ましい。前記発光導体は、前記発光を前記半導体本体内に結合し、そこで、検出することができる同様な手段と共に、前記半導体本体の異なる部位に設けることができる。
【００２３】
この発明の、これらの、そして、その他のアスペクトが以下に記載される（各）実施形態より明らかとなる。
【発明を実施するための最良の形態】
【００２４】
各図は実際のスケール通りには描かれておらず、特に、厚み方向では明瞭にするために誇張されている。異なる図において対応する領域又は部分は可能な限り同じ参照番号により示されている。
【００２５】
図１はこの発明の発光半導体素子の第一の例の厚み方向に対して直角な概略横断面図である。素子１０は半導体本体１と基板２とを備える。半導体本体１内には、エミッタ領域３とベ−ス領域４とコレクタ領域５とを有する縦型バイポーラトランジスタが設けられ、これら領域には、各々、接続領域６，７，８が設けられている。コレクタ領域５は、ベ−ス領域４上に境界を成す第一のサブ領域５Ａを有し、さらに、少なくとも素子１０の動作中に、第一のサブ領域５Ａ上に境界を成し且つ第一のサブ領域５Ａより高濃度にドープされている第二のサブ領域５Ｂを有する。ベ−ス領域４とコレクタ領域５と間のｐｎ結合の逆電圧が十分に高いと電荷キャリアのなだれ現象によりコレクタ領域５に発光が生じるように第一のサブ領域５Ａの厚みとサイズが選ばれる。
【００２６】
この発明においては、コレクタ領域５の第二のサブ領域５Ｂの厚みが第一のサブ領域５Ａより小さく、半導体本体１の自由面上に境界を成している。これにより、一方で、吸収又は他の要因による発光のロスがより小さく、他方で、発光がより容易に信号源として用いられ、例えば、信号を半導体素子１０の他の部分へ導くことができる。この例では、半導体本体１の表面は、その上にコレクタ領域５の第二のサブ領域５Ｂが境界を成しているが、発光に対して透明である電気的絶縁層９により覆われ、絶縁層９上に、発光に対して透明である部分１１Ａを有するゲート電極１１が位置している。素子１０の動作中に、半導体本体１の表面近傍に導電チャネルとしてコレクタ領域５の第二のサブ領域５Ｂが形成され、この導電チャネルは、ゲート電極１１に適切な電位が与えられると  第一のサブ領域５Ａ内に誘起される。ここでは、ゲート電極１１はアルミニウム等の金属で作られ、孔１１Ａが備えられ、この孔１１Ａを介して発光が半導体本体１から出射することができる、孔１１Ａは十分にサイズが小さく、ここでは、例えば、直径が０．７５μｍの丸い孔であり、素子１０の動作中に電極１１下部に連続したチャネルが形成される。
【００２７】
この例では、コレクタ領域５の第二のサブ領域５Ｂが境界を成している自由面と対向して設けられているさらなる表面において、半導体本体１が基板２に固定され、これは、ここでは、接着層１２によりガラスを備えている。これにより、吸収による発光ロスがさらに低減される。さらに、この発明の素子１０は、以下に説明するように簡単に製造することができる。この製造に関し、エミッタ領域３、ベ−ス領域４、コレクタ領域５の接続領域６，７，８が、ここでは、半導体本体１の自由面に位置し、その上にコレクタ領域５の第二のサブ領域５Ｂが境界を成している。
【００２８】
エミッタ領域３は導電体を介してエミッタ接続領域６に接続されている（図１の裏側）。
【００２９】
この例の素子１０はコレクタ領域５の第二のサブ領域５Ｂが境界を成している表面上に発光導体１４を備え、発光導体１４には素子１０内で生じた発光を発光導体１４に結合する手段が設けられている。この発光導体１４は、ここでは、窒化シリコンの１μｍ厚みのストリップ状の領域を備え、この領域には、ここでは、二酸化シリコンより成る絶縁層９が設けられている。ゲート電極１１内の孔１１Ａ上に位置する導体１４の端面には、エッチングにより、半導体本体１の表面に対して約４５度の角度の傾斜面が設けられ、この傾斜面はミラー面として機能するアルニウム層１５に覆われている。このようにして、素子１０内で生じた発光が発光導体１４へと結合される。ベ−ス領域４の接続領域７の位置において，図では、接続領域７の表示の関係で、導体１４が割り込まれているが、実際は、導体１４が位置している図面平面の裏側に接続領域７が位置している。ストリップ状導体１４の上側並びに側面が二酸化シリコンのさらなる層１６により覆われ、その結果、導体１４が、約１．８の屈折率の窒化シリコンより小さい屈折率（ｎ＝１．４）の材料（ＳｉＯ２）により囲まれる。この導体１４の窒化シリコン部分の断面は１μｍｘ１μｍである。ＳｉＯ２層９，１６の厚みはμｍの数十分の一である。
【００３０】
この例の素子１０は、集積回路を備え、その二つの部分は、互いに電気的に分離されているが、互いに光学的に通信することができる。第一の部分が図１に示されており、第二の部分がその右側に位置し、発光導体１４の他端部分が、発光が導体１４より半導体本体１に入射できるようにするためのミラー表面の前記位置に設けられることにより、例えば、逆電圧が加えられる発光感応ｐｎ結合が検出できる。
【００３１】
ここでは、半導体本体１は多くの適切にドープされた半導体領域６０，７０，８０を備え、その上にトランジスタの接続領域６，７，８が位置し、半導体領域６０，７０，８０は、二酸化シリコンを備える、所謂、トレンチ分離領域２０により電気的に分離されている。導体トラック６１，７１が、それぞれ、エミッタ領域３、ベ−ス領域４を関連する半導体領域６０，７０に結合している。半導体領域８０は直接コレクタ領域５に接続されている。素子１０は、さらに、さらなる絶縁層３０，３１を備え、これらも二酸化シリコンであり、これらにより、導体トラック６１，７１が互いに電気的に絶縁され、さらに、接着層１２から半導体本体１が分離されている。
【００３２】
次に、素子１０の製造について説明される。
【００３３】
図２乃至図５は、この発明の方法の実施形態の連続工程により製造されるこの例の素子１０の厚み方向に対して直角な概略横断面図である。ｎ型シリコンの半導体基板２２２より開始され（図２参照）、ここで、酸素イオン注入により電気的絶縁層９が形成される。この半導体基板上部に、半導体本体１が形成される部分１１１が存在し、そして、半導体基板下部に、形成すべき素子１０の仮基板として機能するさらなる部分２２が存在する。これとは別に、シリコン・オン・インシュレータ（ＳＯＩ）ウエハより開始してもよい。この場合は、ＳＯＩウエハのシリコン層により半導体本体１１１が形成される。
【００３４】
続いて（図３参照）、図１を参照して説明したバイポーラトランジスタが基板２２２の部分１１１内に形成される。この処理において、半導体本体１が、その後、絶縁層３１に覆われる。
【００３５】
続いて（図４参照）、ガラス基板２が接着層１２により素子に取り付けられる。
【００３６】
次に（図５参照）、ＫＯＨ水溶液のエッチングにより仮基板２２が除去される。この処理において、二酸化シリコンの絶縁層９がエッチング停止層として用いられ、これは、その後、露光され、そして、半導体本体１の自由面に、この上にコレクタ領域５が境界を成すが、光学的に透明なコーティングが形成される。続いて（図１参照）、孔１１Ａを有するゲート電極１１が蒸着、フォトリソグラフィ、そして、エッチングにより形成される。同時に、接続領域６，７，８が形成される。この目的のために、半導体領域６０，７０，８０が表面上で境界を成す所望の位置で絶縁層９内に孔が予め形成される。
【００３７】
次に、ストリップ状の発光導体１４が、やはり、蒸着、フォトリソグラフィ、そして、エッチングの連続工程により形成され、孔１１Ａ上部に位置する発光導体１４の端部に４５°の角度で表面へ延在する側面が設けられる。この側面には蒸着により金属層１５が設けられ、この金属層１５は半導体本体１から発光導体１４内に発光を送るミラーとして機能する。発光導体１４の製造は二酸化シリコン層１６を設けることにより行われ、その結果、ストリップ状の発光導体１４の上面と側面が屈折率の小さい層により覆われる。ここで、ソーイング等の分離技術により、各々の使用可能な素子１０が得られる。
【００３８】
図６は、この発明の発光半導体素子の第二の例の厚み方向に対して直角な概略横断面図である。最も重要な前例との違いは次の通りである。第一に、この例では、コレクタ領域のサブ領域５Ｂが製造プロセスの最初に形成される。形成すべき素子の部分１１１は、非常に薄い、例えば、２０ｎｍ厚みのｎ＋層５Ｂを備え、この上に厚いｎ−層５Ａが設けられる。これにより得られる重要な効果は、部分１１１のみが非常に薄いｎ＋層５Ｂを備える図２に示す構造が特定の会社から買えることである。この薄いｎ＋層５Ｂ上に、続いて、厚いｎ−層５Ａを設けても、実質的に薄いｎ＋層５Ｂを厚くすることにはならない。この薄いｎ＋層５Ｂの存在との関係でこの例の素子１０はゲート電極を備えていない。第二に、この例では、ベ−ス領域４が、コレクタ領域５の第一のサブ領域５Ａ上で境界を成す部分４Ａを備え、部分４Ａはシリコンとゲルマニウムの混合結晶を備える。ベ−ス領域４内のバンドギャップが局部的に狭くなることにより、コレクタ電流が十分に大きくなって発光を引き起こす。ベ−ス領域４の部分４Ａは３０ａｔ．％のゲルマニウムを備え、約２０ｎｍの厚みを有する。さらに、ベ−ス領域４は上記部分４Ａ及び領域４Ｂ上部に３０ｎｍ厚みの厚いシリコン部分４Ｃを備え、部分４Ａ並びに領域４Ｂは多結晶ｐ＋シリコン層７１からの外方拡散により形成され、多結晶ｐ＋シリコン層７１も導体トラックとして機能する。この場合、ｎ型エミッタ領域３がｎ型不純物により多結晶シリコン層３３からの外方拡散により形成される。多結晶シリコン層７１，３３は薄い窒化シリコン層３５により互いに分離されている。上記のコレクタ領域５のサブ領域５Ｂのためのイオン注入、並びに、バイポーラトランジスタの製造に関する詳細以外の、この発明の方法による製造は、図２乃至図５を参照して説明した前例の素子１０の製造と異なるところは無い。
【００３９】
この発明は以上説明した例に限らす、この発明の範囲内において、多くの変形、変更が当業者にとって可能である。例えば、素子は異なる形状且つ又は異なるサイズで製造することができる。
【００４０】
Ｓｉの半導体本体の代わりに、Ｇｅ、又は、ＧａＡｓやＩｎＰ等のIII−Ｖ化合物を用いることもできる。そのような半導体材料がＧａＡｓやＩｎＰ等の間接型である場合は特にこの発明は効果が現れる。
【００４１】
Ｓｉの半導体本体の場合には、単結晶シリコン（だけ）は備える必要は無い。多結晶部分はさらに特定の応用に適している。
【００４２】
この素子は、さらに、ダイオード且つ又はトランジスタ、そして、抵抗器且つ又はキャパシタ等の活性並びに非活性の半導体要素又は電気要素を集積回路の形態であるか否かに関わらず備えることができる。この製造方法が効果的に適用できることは勿論のことである。
【図面の簡単な説明】
【００４３】
【図１】この発明の発光半導体素子の第一の例の厚み方向に対して直角な概略横断面図である。
【図２】この発明の方法の実施形態の工程により製造される図１に示された素子の厚み方向に対して直角な概略横断面図である。
【図３】この発明の方法の実施形態の工程により製造される図１に示された素子の厚み方向に対して直角な概略横断面図である。
【図４】この発明の方法の実施形態の工程により製造される図１に示された素子の厚み方向に対して直角な概略横断面図である。
【図５】この発明の方法の実施形態の工程により製造される図１に示された素子の厚み方向に対して直角な概略横断面図である。
【図６】この発明の発光半導体素子の第二の例の厚み方向に対して直角な概略横断面図である。
【図１】
2006506819.tif 000003
【図２】
2006506819.tif 000004
【図３】
2006506819.tif 000005
【図４】
2006506819.tif 000006
【図５】
2006506819.tif 000007
【図６】
2006506819.tif 000008
【国際調査報告】
2006506819.tif 000009
2006506819.tif 000010
2006506819.tif 000011