(57)【要約】ショットキー層のゲート電極接触領域とショットキー接触するゲート電極を有する、電界効果トランジスタのＩＩＩ−Ｖ族材料のショットキー層を不活性化する方法。ゲート電極は、そのようなトランジスタのソース電極とドレイン電極との間のキャリアの流れを制御するようになっている。トランジスタは、ショットキー層のゲート電極接触領域に隣接するソース電極とドレイン電極との間のショットキー層の露出表面部を有する。本方法は、酸素プラズマを用いてショットキー層の露出表面部から有機汚染物質を除去することを含む。ショットキー層の、汚染物質を除去した表面部は、硫化アンモニウムおよびＮＨ４ＯＨの溶液にさらされる。さらされた領域は、溶液の除去後、窒素環境において乾燥させる。乾燥させた表面部の上にパッシベーション材料の層を堆積させる。
2006511095.tif 000002
【特許請求の範囲】
【請求項１】
ショットキー層のゲート電極接触領域とショットキー接触するゲート電極を有する、電界効果トランジスタのＩＩＩ−Ｖ族材料の前記ショットキー層を不動態化する方法であって、前記ゲート電極は、前記トランジスタのソース電極と当該トランジスタのドレイン電極との間のキャリアの流れを制御するように適応されており、前記トランジスタは、前記ショットキー層の前記ゲート電極接触領域に隣接する前記ソース電極と前記ドレイン電極との間の前記ショットキー層の露出表面部を有し、当該方法は、前記ショットキー層の前記表面部を硫化物溶液にさらすことを含む、方法。
【請求項２】
前記溶液の除去後、窒素環境において前記露出表面部を乾燥させることを含む、請求項１に記載の方法。
【請求項３】
前記ショットキー層の前記露出表面部を前記溶液にさらす前に、酸素プラズマを用いて前記表面部から有機汚染を除去することを含む、請求項２に記載の方法。
【請求項４】
前記乾燥させた表面部の上にパッシベーション材料の層を堆積させることを含む、請求項３に記載の方法。
【請求項５】
前記溶液は硫化アンモニウムを含む請求項１に記載の方法。
【請求項６】
前記溶液は（ＮＨ４）２Ｓ２部、ＮＨ４ＯＨ９部を１０秒間含む、請求項５に記載の方法。
【請求項７】
前記ＮＨ４ＯＨはＮＨ３の３０％水溶液であり、前記（ＮＨ４）２Ｓは（ＮＨ４）２Ｓの２０％水溶液である、請求項６に記載の方法。
【請求項８】
前記溶液の除去後窒素噴霧を用いて前記露出表面部を乾燥させることを含む、請求項５に記載の方法。
【請求項９】
前記ショットキー層の前記露出表面部を前記溶液にさらす前に、酸素プラズマによって前記表面部から有機汚染を除去することを含む、請求項８に記載の方法。
【請求項１０】
前記乾燥させた表面部の上にパッシベーション材料の層を堆積させることを含む、請求項９に記載の方法。
【請求項１１】
前記溶液の除去後窒素噴霧を用いて前記露出表面部を乾燥させることを含む、請求項７に記載の方法。
【請求項１２】
前記ショットキー層の前記露出表面部を前記溶液にさらす前に、前記表面部から有機汚染を除去することを含む、請求項１１に記載の方法。
【請求項１３】
前記乾燥させた表面部の上にパッシベーション材料の層を堆積させることを含む、請求項１２に記載の方法。
【請求項１４】
前記ショットキー層はＩｎＡｌＡｓ材料である請求項１に記載の方法。
【請求項１５】
前記溶液は硫化アンモニウムを含む請求項１４に記載の方法。
【請求項１６】
前記溶液は（ＮＨ４）２Ｓ２部、ＮＨ４ＯＨ９部を１０秒間含む請求項１５に記載の方法。
【請求項１７】
前記ＮＨ４ＯＨはＮＨ３の３０％水溶液である請求項１６に記載の方法。
【請求項１８】
前記溶液の除去後窒素噴霧を用いて前記露出表面部を乾燥させることを含む請求項１５に記載の方法。
【請求項１９】
前記ショットキー層の前記露出表面部を前記溶液にさらす前に、前記表面部から有機汚染を除去することを含む、請求項１８に記載の方法。
【請求項２０】
前記乾燥させた表面部の上にパッシベーション材料の層を堆積させることを含む、請求項１９に記載の方法。
【請求項２１】
前記溶液の除去後窒素噴霧を用いて前記露出表面を乾燥させることを含む、請求項１７に記載の方法。
【請求項２２】
前記ショットキー層の前記露出表面部を前記溶液にさらす前に、前記表面部から有機汚染を除去することを含む、請求項２１に記載の方法。
【請求項２３】
前記乾燥させた表面部の上にパッシベーション材料の層を堆積させることを含む、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関し、より詳細にはそのような半導体デバイスをパシベート（不動態化）する方法に関する。
背景
当該技術分野において既知のように、高電子移動度トランジスタ（ＨＥＭＴ）は半導体デバイスの１タイプである。当該技術分野において既知のように、そのようなデバイスは通常マイクロ波およびミリメートルの周波数で用いられて、無線周波数信号の増幅を行う。通常、ＨＥＭＴはガリウム砒素（ＧａＡｓ）またはリン化インジウム（ＩｎＰ）等のＩＩＩ−Ｖ族材料から形成される。ＨＥＭＴにおいては、或る材料でできた、ドープされたドナー／ドープされていないスペーサ層と、それとは異なる材料でできた、ドープされていないチャネル層とがある。ドープされたドナー／ドープされていないスペーサ層とドープされていないチャネル層との間に、ヘテロ接合が形成される。このヘテロ接合における伝導帯不連続性のために、ドープされたドナー／ドープされていないスペーサ層からドープされていないチャネル層に電子が注入される。したがって、バンドギャップが大きいドナー層からの電子は、バンドギャップが狭いチャネル層内へと移動し、電子はそこに閉じ込められて、ヘテロ接合と平行な平面内でしか移動できない。したがって、ドナー層内のドナー原子とチャネル層内の電子とが空間的に隔離され、その結果不純物散乱性が少なく電子移動度が良好になる。したがってＨＥＭＴでは、バンドギャップが大きい材料（ＭＨＥＭＴにおけるＩｎＡｌＡｓ）と、その下のバンドギャップが小さく高電子移動度のチャネル（Ｉｎ０．６０Ｇａ０．４０Ａｓ）との間に量子井戸が形成される。シリコン（Ｓｉ）ドーピングを用いて電子を導入し、電流を伝導する。Ｓｉドーピングは、ＩｎＧａＡｓとの界面におけるＩｎＡｌＡｓ内への挿入である。電子はすべてＩｎＧａＡｓ内を移動し、ドナーはＩｎＡｌＡｓ内にとどまる。したがって電子は高移動度を達成することができる。これは、電子がドナーであるＳｉ原子から隔離されているために、ＩｎＧａＡｓ内を移動し、イオン化不純物散乱性が回避されるからである。
【０００２】
擬似格子整合ＨＥＭＴ（ｐＨＥＭＴ）はＨＥＭＴの１タイプである。そのようなｐＨＥＭＴは、１８〜２０％までのインジウムを有する歪みＩｎＧａＡｓ層をバンドギャップが小さいチャネル層として用いて、ＧａＡｓウエハ上に形成される。
【０００３】
これもまた当該技術分野において既知のように、メタモルフィックＨＥＭＴ（ＭＨＥＭＴ）は、６０ＧＨｚ超のソリッドステート電力発生用として有望なデバイスである。ＭＨＥＭＴは、格子定数をＧａＡｓからＩｎＰ近くまで変える傾斜層を用いるＧａＡｓウエハ上に形成される。いったんＭＨＥＭＴがＧａＡｓウエハ上に形成されると、５３〜６０％のインジウムを有するＩｎＧａＡｓでできた、歪みのない層を成長させることができる。ＩｎＡｌＡｓは、バンドギャップが大きな層を形成する。このＩｎＡｌＡｓ層に、ゲート電極がショットキー接触する。このＭＨＥＭＴは、基板以外はＩｎＰ  ＨＥＭＴとほぼ同一である。このようなデバイスはまた、ワイドバンド層の上にＩｎＧａＡｓの層を有するが、この層はオーミックコンタクトを形成するためのみに用いられる、ということに留意されたい。この層に開口部が形成されて、ＩｎＡｌＡｓ層上にゲート電極金属を配置し、ショットキー接触を形成する。
【０００４】
ＭＨＥＭＴは、確立しているＧａＡｓのｐＨＥＭＴ技術と比較して、ほぼ同じコストで、提供する利得および効率が相当に高い。しかし、ゲートとドレインとの間の表面状態が電子を蓄積してしまうという欠点を有し、ゲートとドレインとの間の半導体チャネルにおける電子のシート密度を下げる。電子密度のこの低減はパッシベーションに依存しており、その結果、ピークドレイン電流容量Ｉｍａｘが下がるとともに、ソース抵抗Ｒｓおよびドレイン抵抗Ｒｄが増大する。ＩＶコラプス（collapse）と呼ばれるこの電流低減は、ドレインに０．５Ｖよりも高い電圧がかかった状態でデバイスのゲート電圧が−３Ｖから０Ｖまで脈動する場合に、最も激しい。高温下では、Ｉｍａｘおよびデバイス利得Ｇｍのさらなる低減が徐々に生じる。上記状態にはＲＦ電力（パワー）駆動およびバイアスの下で遭遇するので、標準の窒化ケイ素パッシベーションを有するＭＨＥＭＴは、パワーＲＦ（power RF）の用途においては、ＲＦ出力電力および利得の劣化によって判定されるように、信頼性が低いという欠点を有すると考えられている。
【０００５】
この信頼性の問題を解決しようとする試みの大多数は、エッチングによって形成したゲートリセス溝をゲート金属で満たすことを含む。この技法は、トラップ電子を有する半導体表面をＨＥＭＴチャネルから遠ざかる向きに動かす、より厚いショットキー障壁層を用いることができるようにすることによって、半導体表面における電子トラップの影響を緩和しようとするものである。結果としてトラップ電子とＨＥＭＴチャネルとの間の距離が増大することによって、トラップ電子がチャネルの電子密度を低減させる能力が低減する。
【０００６】
上記方法がうまくいくようにするためには、ゲート金属が確実にゲートリセス溝の側壁を覆ってチャネルに近い表面トラップが残らないようにしなければならない。これは、ゲートリセスのエッチング中のアンダーカット（非ゲート領域）が最小限であることを意味する。さらに、ゲート金属は高導電性キャップ層に接触してはならない。これは、接触するとその結果ゲートが短絡してしまうからである。そのような要求があるために、ゲート長および／または非ゲート領域がゲートのエッチング時間に影響されやすくしたがって制御が困難な、複雑なダブルリセスゲート構造体を製造せざるを得ない。
概要
本発明によれば、電界効果トランジスタのＩＩＩ−Ｖ族材料のショットキー層を不活性化する方法が提供される。トランジスタは、ショットキー層のゲート電極接触領域とショットキー接触するゲート電極を有する。ゲート電極は、トランジスタのソース電極とそのようなトランジスタのドレイン電極との間のキャリアの流れを制御するようになっている。トランジスタは、ショットキー層のゲート電極接触領域に隣接するソース電極とドレイン電極との間のショットキー層の露出表面部を有する。本方法は、まずショットキー層の露出表面部から有機汚染物質を除去することを含む。ショットキー層の、汚染物質を除去した表面部は、硫化物溶液、例えば硫化アンモニウムの溶液およびＮＨ４ＯＨにさらされる。さらされた領域は、溶液から除去した後、窒素内で乾燥させる。次に、乾燥させた表面部の上にパッシベーション（不動態化）材料の層を堆積させる。そのような方法によって、脈動ドレイン電圧にさらされるＭＨＥＭＴにおいてＩＶコラプスを著しく低減することが明らかになっている、パッシベーション技法が提供される。この新規なパッシベーション技法のさらなる利点は、長期にわたる熱応力の下で、デバイスの相互コンダクタンス（Ｇｍ）と最大ドレイン電流（Ｉｍａｘ）との低下の度合いがより小さくなり、信頼性が向上するということである。このパッシベーション技法が有益な効果を有するためには、高ｐＨを窒化ケイ素による封止（カプセル化）体と組み合わせることが必要である。さらに、このパッシベーション技法は、アンダーカットを予防するためにゲートエッチングのタイミングを注意深く調節する必要がなく、選択的ゲートエッチングとともに作用して信頼性とデバイス均質性とを向上させることができる。この封止硫化物パッシベーションは、さらされるショットキー層区域を広くすることを可能にしながらも、良好な信頼性を提供することがわかっている。これによって、良好な製造性を維持しながら高信頼性を有する単一の幅広のゲートリセスが可能になる。
【０００７】
添付図面および以下の説明において、本発明の１つまたは複数の実施形態の詳細を示す。本発明の他の特徴、目的、および利点は、この説明および図面から、ならびに特許請求の範囲から明白になるであろう。
【０００８】
さまざまな図面における同様の参照記号は同様の要素を示す。
詳細な説明
次に図１を参照して、ソース電極１２、ドレイン電極１４、およびゲート電極１６をそれぞれ製造した後のＨＥＭＴ１０、ここではＭＨＥＭＴを示す。本例においてここではＭＨＥＭＴは、ＧａＡｓ基板１８の格子定数をＭＨＥＭＴのＩｎＡｌＡｓバックサイド層２２の格子定数と整合させる、格子整合傾斜バッファ層２０を用いる。層２０によって、従来ＩｎＰをベースにしたＨＥＭＴにおいて見られる、低歪みでインジウム含有率の高いチャネルの成長が可能になる。このＭＨＥＭＴデバイスは、ＩｎＰ ＨＥＭＴの低ノイズ性能特性と、ＧａＡｓ基板に関連するより低コストおよびより良好な製造性とを有して、高周波数で動作するようになっている。
【０００９】
したがって、ＨＥＭＴ１０は図示のようにＩｎＡｌＧａチャネル層２４とともに（with）ＩｎＡｌＡｓバックサイド層２２を含む。ＩｎＡｌＡｓショットキー層２６は層２４を覆い、ゲートと層２４との間の漏れ電流を低減させる電子障壁としての役割を果たす。図示のように、ゲート電極１６は、ゲート長ＬｇにわたってＡｌＧａＡｓショットキー層２６の一部３８とのショットキー接触を形成する。ＭＨＥＭＴ層の最後のものとしてＩｎＧａＡｓ  ｎ＋キャップを成長させ、ゲートエッチング工程中にエッチングして、３０、３２という互いに分離した領域を画定する。金属のソース電極１２およびドレイン電極１４はそれぞれ、領域３０、３２に対し低抵抗オーミックコンタクトを形成する。ソース電極１２のエッジ（端部）３４とｎ＋キャップ層３０の最も近いエッジ３６との間の長さはＬｃｓであり、ドレイン電極１４のエッジ４０とｎ＋キャップ層３２の最も近いエッジ４２との間の長さはＬｃｄである。図示のように、ゲート電極１６の両エッジは、エッジ３６、４２の両方から距離Ｌｇｃだけ離れている。ソース電極１２およびドレイン電極１４はｎ＋キャップ層３０、３２とのオーミックコンタクトを形成する、ということに留意されたい。ｎ＋キャップ層３０、３２はゲート電極１６の金属に接触しない、ということに留意されたい。この工程によって、１レジストパターン段階のみを用いてゲートとＬｇｃとを画定することができる。ＩｎＡｌＡｓショットキー層上にとどまる選択的ゲートエッチャントのタイミングを調節して、Ｌｇｃの所望値を設定する。ゲートエッチャントを作成するには、まず２００ｇｍの固体コハク酸を１０００ｍｌの脱イオン水と混合することによってコハク酸溶液を調製する。このコハク酸溶液のｐＨを、ＮＨ４ＯＨを用いて５．１〜５．３の範囲に調整する。この後このコハク酸溶液をろ過して保管する。ゲートエッチングから１時間以内に、コハク酸溶液６部を過酸化水素の３０％溶液１部と混合することによって、ゲートエッチャントが調製される。図１に示す構造体の製造後、この構造体の上面が酸素プラズマにさらされて、ＩｎＡｌＡｓ半導体表面のさらされた領域４３、４４から有機汚染物質を除去する。
【００１０】
次にこの汚染物質のない表面を、（ＮＨ４）２Ｓ２部、ＮＨ４ＯＨ９部の溶液に１０秒間浸漬する。ＮＨ４ＯＨおよび（ＮＨ４）２Ｓはそれぞれ、ＮＨ３の２０％水溶液および（ＮＨ４）２Ｓの３０％水溶液である。
【００１１】
浸漬の完了後、ＩｎＡｌＡｓショットキー表面にブロアーガンを用いて窒素を吹き込んで乾燥させる（すなわち、窒素噴霧（スプレー））。
次に図２に示すように、この構造体の表面上に、ここではプラズマ化学蒸着法（ＰＣＶＤ）を用いて、窒化ケイ素パッシベーション層５０が形成される。最終構造体を図２に示す。図２において、領域４３、４４はＩｎＡｌＡｓ層２６と窒化ケイ素層５０との界面である。窒化ケイ素パッシベーション層５０を堆積（デポジション）することによって、デバイスの領域４３、４４における表面状態密度が空気によって高くなることが防止される。詳細には、ゲートとドレインとの間のさらされたＩｎＡｌＡｓ材料領域４３の表面状態は、脈動（パルス化）ＩＶコンディション（状態）の下でトラップ電子を蓄積することができる。領域４３上のトラップ電子は、層２４（ＩｎＧａＡｓチャネル）における電子を空乏状態にし、その結果としてＩＶコラプスが生じる。このＩＶコラプスによって、ＨＥＭＴをベースにしたＲＦ電力増幅器において生じる高ＲＦ駆動状態の下で、ＲＦ電力出力および利得が低減する。上述の（ＮＨ４）２Ｓをベースにした処理を用いることによって、領域４３、４４におけるさらされたＩｎＡｌＡｓの表面状態を低減させる。窒化ケイ素パッシベーション層５０を堆積させ、処理表面をシールして領域４３、４４の劣化を防止する。硫化アンモニウム溶液を単独で用いると、半導体層３０、３２、および２６をエッチングすることによってＭＨＥＭＴデバイスを損傷してしまう、ということがわかった。本発明によれば、工程は濃縮ＮＨ４ＯＨを用いて高ｐＨ溶液を得、それによって高濃度のＳ−２（すなわち硫黄）イオンを確保する。これは最適のパッシベーションを得るために必要である。なぜならこのようなイオンは、ＨＳ−イオンによって形成されるより安定性が低い単結合ではなく、ｐＨ＜１３．６において優勢な二重架橋結合を形成するからである。
結果
上述の工程は、無バイアスで高温応力下での安定性を向上させるということがわかった。比較を行う制御実験を行うために、基本（ベース）すなわち標準のデバイス工程（硫化アンモニウムなし）は、１．酸素プラズマにさらして有機汚染物質を除去する、２．ＮＨ４ＯＨに１０秒間浸漬（ディップ）する、３．窒素を吹き込んで乾燥させる、および４．次にＰＣＶＤ窒化ケイ素を堆積する、の各段階を含んでいた。
【００１２】
両方のデバイスの試験を行うために、熱応力の前にまずＤＣ電気特性が測定された。次に各デバイスを空気中で３００℃でベーキングし、次に冷却して室温においてさまざまな時間間隔で測定し、測定と測定の間では熱応力ベーキング（thermal stress bake）に戻した。結果を図３および図４に示す。各グラフは、無バイアスの熱応力による、室温でのＩｍａｘおよびＧｍｐｅａｋの経時的な劣化を示す。Ｉｍａｘは、ドレイン−ソース電圧１Ｖにおける、ゲート幅１ミリメートルあたりのｍＡで表した最大使用可能（available）ＭＨＥＭＴドレイン電流である。Ｇｍｐｅａｋは最大ＤＣ相互コンダクタンスである。それぞれのデータ点は、１組からなる４個から９個のデバイスの平均測定値を表す。すべてのデバイスは同一のウエハからなる。本発明（すなわち、硫化アンモニウムを有する工程）に従って処理されたＭＨＥＭＴデバイスは、水酸化アンモニウム単独で処理したコントロール（対照）デバイスと比較して、熱応力の下で呈する劣化が著しく少ない。
【００１３】
図５は、２つのＭＨＥＭＴからの脈動（パルス化）ＩＶ曲線を示す。ＩＶデータのそれぞれの曲線は、同一のゲート電圧Ｖｇｓにおいて測定したドレイン電流Ｉｄｓ対ドレイン電圧Ｖｄｓのデータ点の軌跡である。Ｖｇｓは、ＩＶ曲線の群におけるそれぞれの曲線について異なる値に設定されている。両方のグラフにおいて、脈動ＩＶ曲線をＤＣ  ＩＶ曲線の上に重ね合わせている。脈動ＩＶデータについて、ゲート−ソース電圧を−３ＶからＶｇｓｐまで脈動させながらドレイン電圧を０Ｖから１．５Ｖまで低速で変化させる（スイープ）。ただしＶｇｓｐは、ＩＶ曲線の群上に描かれている特定の曲線に対応するゲート電圧の値である。ドレイン電流は、ゲート電圧がＶｇｓｐである時間中のみ測定される。それぞれのＤＣ  ＩＶ曲線は、Ｖｄｓを０Ｖから１．５Ｖまで変化させながらＶｇｓを一定に保つことによってプロットされる。Ｖｇｓが新しい値に進むと、新しいＤＣ  ＩＶ曲線が作成される。左側のＭＨＥＭＴ ＩＶプロット（グラフ）は、標準の工程によって製造されたコントロールデバイスによるものであり、右側のＩＶグラフは、製造中に本発明を採り入れた図１および図２のデバイスによるものである。左側のグラフにおけるコントロールＭＨＥＭＴは、Ｖｄｓ＜０．７Ｖにおいて脈動ドレイン電流Ｉｄのかなりの低下を示す一方で、右側のグラフにおける本発明を採り入れているデバイスは、示した脈動ＩＶ曲線とＤＣ  ＩＶ曲線との間の非常にわずかな差を示した。本発明を用いて製造されるデバイスの脈動ＩＶ特性が向上しているので、標準の製造デバイスと比較して、特にＲＦ電力増幅器において通常見出される高ＲＦ入力駆動状態の下で、ＲＦ電力出力および利得が向上するはずである。脈動ＩＶグラフは、ＤＣ  ＩＶグラフの上に重ね合わせている。それぞれの曲線で表されるように、脈動ＩＶデータは、Ｖｄｓを設定し、ゲートをＶｇｓ＝−３Ｖからオン状態ゲート電圧まで脈動させることによって、形成された。左側のＭＨＥＭＴ ＩＶグラフは、本発明を用いることなく標準の工程によって製造されたコントロールデバイスからである。右側のＩＶグラフは、製造中に本発明を採り入れたデバイスによるものである。両方のデバイスは同一のウエハからなる。
【００１４】
上記のことから、ＲＦ電力性能を向上させるために、熱によって生じる劣化を低減させ、脈動ＩＶ特性を向上させた。同様の結果を達成するための従来の方法では、厚いＩｎＡｌＡｓショットキー層２６を用いてこの層内へとゲート金属を引っ込める（リセスする）および／またはＬｇｃ（図１）を小さくすることによって、ＩｎＡｌＡｓ表面状態の影響を緩和しようとする。前者の方法は、ＩｎＡｌＡｓ表面状態をチャネルから遠ざかる向きに移動し、そのようにしてＩｎＡｌＡｓ表面状態の影響を緩和する。後者の方法は、さらされたＩｎＡｌＡｓ表面区域、すなわち領域４３を減らすことによって、表面状態の影響を緩和する。リセスゲート方法では、一般的に、満足できる高さのゲート−ドレイン降伏電圧を得るのに、ｎ＋キャップを所望距離（Ｌｇｃ）だけゲート金属から遠ざかる向きに移動させる別個のエッチング段階（ステップ）が必要である。しかし従来の方法では、少なくとも２つのゲートリソグラフィーおよびエッチングの処理を行うことが必要である。すなわち、第１のリセスでｎ＋キャップのみを除去してＬｇｃを設定し、次にゲートリソグラフィ段階を用いてゲートをパターニングによって形成しゲート長Ｌｇを設定する。ゲートリソグラフィ段階の次に、ゲートエッチングを行って、ＩｎＡｌＡｓ内のチャネルすなわちゲートリセスを形成し、その中にゲート金属を蒸着させる（evaporated）。
【００１５】
本発明による工程によって、ｎ＋キャップ層の選択的エッチングを１回だけ用いてゲートを製造することができる。この場合、ゲートエッチングのタイミングを調節して、Ｌｇｃを画定する正確な量のアンダーカットを行う。ＩｎＡｌＡｓをエッチングする必要はない。これは、ＩｎＡｌＡｓの厚さは、最適電気特性を生成するよう設定することができ、本発明はＩｎＡｌＡｓの表面状態と下方レベルへのその影響とを低減するからである。さらに本発明は、より自由にＬｇｃを増大して、ＩｎＡｌＡｓの表面状態の影響に配慮する度合いを少なくしながら、降伏電圧を向上させることができるようにする。本発明による工程は、比較的安全かつ簡単な手続きを用いて、ＭＨＥＭＴデバイスにおける表面状態を低減する。表面状態を最適に低減するために、硫化アンモニウム溶液の高ｐＨが必要であるということが認められる。また、揮発性のアルカリ材料、例えば水酸化アンモニウムを用いて必要な高ｐＨを得て、水洗浄しなくてもよいようにすることが必要である、ということも認められる。水洗浄すると、おそらく硫化物のコーティングが除去されてこの処理の有効性が低減してしまう。また、本発明において、硫化物で処理した表面を窒化ケイ素または何か他の密封封止材でコーティングすることが必要である、ということも認められる。本発明による工程は、ＩＶコラプスを永久に低減し、熱応力の下での信頼性を向上させる。
【００１６】
本発明の複数の実施形態を説明した。しかしながら、本発明の精神および範囲から逸脱することなくさまざまな変更が可能である、ということが理解されよう。例えば、水酸化アンモニウム溶液の硫化アンモニウム溶液に対する割合を変えてもよい。前駆物質である水酸化アンモニウムおよび／または硫化アンモニウムの濃度を変化させることもまた、本発明の実施形態である。本発明はまた、ＩＩＩ−Ｖ族電界効果トランジスタの材料層構造体におけるすべての値のインジウムおよび／またはアルミニウム含有率についての、ＩＩＩ−Ｖ族電界効果トランジスタ構造体の上記の硫化物処理も含む。したがって、他の実施形態も特許請求の範囲の範囲内に含まれる。
【図面の簡単な説明】
【００１７】
【図１】本発明による、ＭＨＥＭＴの、その製造における一段階の、それに対して用いるパッシベーション工程の直前の断面概略図である。
【図２】本発明による、図１のＭＨＥＭＴの、その最終パッシベーションの後の断面概略図である。
【図３】無バイアスの熱応力の下での経時的なＩｍａｘの劣化を示すグラフである。
【図４】無バイアスの熱応力の下での経時的なＧｍｐｅａｋの劣化を示すグラフである。
【図５】図２のＭＨＥＭＴのゲートを脈動させることによって形成される脈動ＩＶデータの上に重ね合わせたＤＣ  ＩＶの群の曲線である。
【図１】
2006511095.tif 000003
【図２】
2006511095.tif 000004
【図３】
2006511095.tif 000005
【図４】
2006511095.tif 000006
【図５】
2006511095.tif 000007
【国際調査報告】
2006511095.tif 000008
2006511095.tif 000009
2006511095.tif 000010