(57)【要約】ゲートコントローラより高い電源電圧を使用する電力ＭＯＳトランジスタのゲート駆動回路が開示される。上記ゲート駆動回路は，ゲートコントローラの出力信号を，ゲートコントローラの電源電圧に対してより高い電源電圧を使用する電力ＭＯＳトランジスタに伝達する際，ゲートコントローラの出力信号をデューティサイクルおよび周波数に拘わらず，安定に，かつ，效率的に伝達できる。従って，上記ゲート駆動回路は，ゲートコントローラ出力信号のデューティサイクルの変化が大きい場合，また，スイッチング周波数が一定でない場合にも適している。
2006501718.tif 000002
【特許請求の範囲】
【請求項１】
ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに前記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，前記第１電源電圧より低い第３電源電圧および前記第２電源電圧より低い第４電源電圧を使用し，前記電力ＰＭＯＳトランジスタのゲートと前記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，前記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：
前記第１電源電圧と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と；
前記第２電源電圧と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と；
前記ゲートコントローラの出力段と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１キャパシタと；
前記ゲートコントローラの出力段と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２キャパシタと；
前記ゲートコントローラの出力段と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１ダイオードと；
前記ゲートコントローラの出力段と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２ダイオードと；
を備えることを特徴とする，電力ＭＯＳトランジスタのゲート駆動回路。
【請求項２】
前記第１および第２ダイオードは，ツェナーダイオードであることを特徴とする，請求項１記載の電力ＭＯＳトランジスタのゲート駆動回路。
【請求項３】
ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに前記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，前記第１電源電圧より低い第３電源電圧および前記第２電源電圧より低い第４電源電圧を使用し，前記電力ＰＭＯＳトランジスタのゲートと前記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，前記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：
前記第１電源電圧と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と；
前記第２電源電圧と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と；
前記ゲートコントローラの出力段と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１キャパシタと；
前記ゲートコントローラの出力段と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２キャパシタと；
一端が前記第１電源電圧に連結される第１ダイオードと；
一端が前記第１ダイオードの他端に連結され，他端が前記電力ＰＭＯＳトランジスタのゲートに連結される第２ダイオードと；
一端が前記第２電源電圧に連結される第３ダイオードと；
一端が前記第３ダイオードの他端に連結され，他端が前記電力ＮＭＯＳトランジスタのゲートに連結される第４ダイオードと；
を備えることを特徴とする，電力ＭＯＳトランジスタのゲート駆動回路。
【請求項４】
ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに前記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，前記第１電源電圧より低い第３電源電圧および前記第２電源電圧より低い第４電源電圧を使用し，前記電力ＰＭＯＳトランジスタのゲートと前記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，前記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：
前記第１電源電圧と前記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と；
前記第２電源電圧と前記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と；
一端が前記ゲートコントローラの出力段に連結される第１キャパシタと；
一端が前記ゲートコントローラの出力段に連結される第２キャパシタと；
一端が前記第１電源電圧に連結され，他端が前記電力ＰＭＯＳトランジスタのゲートに連結される第１ダイオードと；
一端が前記第１キャパシタの他端に連結され，他端が前記電力ＰＭＯＳトランジスタのゲートに連結される第２ダイオードと；
一端が前記第２電源電圧に連結され，他端が前記電力ＮＭＯＳトランジスタのゲートに連結される第３ダイオードと；
一端が前記第２キャパシタの他端に連結され，他端が前記電力ＮＭＯＳトランジスタのゲートに連結される第４ダイオードと；
を備えることを特徴とする，電力ＭＯＳトランジスタのゲート駆動回路。
【請求項５】
前記第１〜第４ダイオードは，ツェナーダイオードであることを特徴とする，請求項３または４記載の電力ＭＯＳトランジスタのゲート駆動回路。
【請求項６】
前記電力ＰＭＯＳトランジスタのゲート，前記電力ＮＭＯＳトランジスタのゲートおよび前記ゲートコントローラの出力段に連結される電流源を更に備えることを特徴とする，請求項３または４記載の電力ＭＯＳトランジスタのゲート駆動回路。
【請求項７】
前記電流源は，
一端が前記ゲートコントローラの出力段に連結される抵抗と；
エミッタが前記抵抗の他端に連結され，ベースが接地電圧に連結され，コレクタが前記電力ＰＭＯＳトランジスタのゲートに連結されるＮＰＮバイポーラトランジスタと；
エミッタが前記抵抗の他端に連結され，ベースが接地電圧に連結され，コレクタが前記電力ＮＭＯＳトランジスタのゲートに連結されるＰＮＰバイポーラトランジスタと；
を備えることを特徴とする，請求項６記載の電力ＭＯＳトランジスタのゲート駆動回路。
【請求項８】
前記電流源は，
一端が前記ゲートコントローラの出力段に連結される抵抗と；
ソースが前記抵抗の他端に連結され，ゲートが接地電圧に連結され，ドレインが前記電力ＰＭＯＳトランジスタのゲートに連結されるＮＭＯＳトランジスタと；
ソースが前記抵抗の他端に連結され，ゲートが接地電圧に連結され，ドレインが前記電力ＮＭＯＳトランジスタのゲートに連結されるＰＭＯＳトランジスタと；
を備えることを特徴とする，請求項６記載の電力ＭＯＳトランジスタのゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ディジタルオーディオ増幅器において，電力ＭＯＳトランジスタのゲート駆動回路に関し，特に，電力ＭＯＳトランジスタのゲートを制御するゲートコントローラより高い電源電圧を使用する電力ＭＯＳトランジスタのゲート駆動回路に関する。
【背景技術】
【０００２】
図１は，ディジタルオーディオ増幅器において，電力ＭＯＳトランジスタのゲートを駆動する従来の回路を示す図面である。図１を参照すると，電力ＰＭＯＳトランジスタＰＭのソースには第１電源電圧(ＶＤＤ)，即ち，正(Ｐｏｓｉｔｉｖｅ)の電源電圧が印加され，電力ＮＭＯＳトランジスタＮＭのソースには第２電源電圧(ＶＳＳ)，即ち，負(Ｎｅｇａｔｉｖｅ)の電源電圧が印加される。ゲートコントローラ１１は，第１電源電圧(ＶＤＤ)より低い第３電源電圧(ＶＣＣ)および第２電源電圧(ＶＳＳ)より低い第４電源電圧(ＶＥＥ)を使用する。
【０００３】
従来のゲート駆動回路１３では，ゲートコントローラ１１と電力ＭＯＳトランジスタＰＭ，ＮＭとの間の電圧の差を維持しつつゲートコントローラ１１の出力信号を電力ＭＯＳトランジスタＰＭ，ＮＭに伝達するため，一般的にキャパシタＣ１，Ｃ２が使われていた。また，キャパシタＣ１，Ｃ２が充放電できるように，抵抗Ｒ１，Ｒ２も挿入されていた。
【０００４】
図２ａ〜図２ｃは，デューティサイクルが格段に小さい場合における，図１に図示された回路の主要ノード(ＶＧＣ，ＶＧＰ，ＶＧＮ)の電圧を示す。
【０００５】
上記従来の駆動回路では，ゲートコントローラ１１の出力信号(ＶＧＣ)のデューティサイクル(Ｄｕｔｙ−Ｃｙｃｌｅ)が５０％近くでは動作に問題が生じない。ところが，５０％から外れると，電力ＭＯＳトランジスタＰＭ，ＮＭ中の一側はオン(Ｏｎ)抵抗が減少し，一方で他側はオン抵抗が増加する。即ち，図２ｂに示すように，電力ＰＭＯＳトランジスタＰＭのゲート信号(ＶＧＰ)の振幅は，ゲートコントローラ１１の出力信号(ＶＧＣ)と等しいが，ゲート電位ＶＧＰがソース電位ＶＤＤに対して少ししか下がらず，電力ＰＭＯＳトランジスタＰＭをターンオンさせ得る有効ゲート電圧が小さくなる。従って，電力ＰＭＯＳトランジスタＰＭのターンオンの可否に関わらず，格段に大きいオン抵抗を有する結果が生じる。
【０００６】
一方，デューティサイクルが格段に大きい場合，電力ＮＭＯＳトランジスタＮＭのターンオンの可否に関わらず，格段に大きいオン抵抗を有する結果を生じる。言い換えると，上記従来の駆動回路では，ゲートコントローラ１１の出力信号の周波数やデューティサイクルの影響を受けて，デューティサイクルが非常に小さい場合や大きい場合に，電力ＭＯＳトランジスタを効率的に，かつ，安定して駆動することができない問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って，本発明は，特に，電力ＭＯＳトランジスタがゲートコントローラより高い電源電圧を使用する場合，ゲートコントローラの出力信号の周波数およびデューティサイクルに拘わらず，効率的，かつ，安定して電力ＭＯＳトランジスタを駆動できるゲート駆動回路を提供することをその目的とする。
【課題を解決するための手段】
【０００８】
上記目的の達成のための本発明の第１の実施形態に係るゲート駆動回路は，ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに上記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，上記第１電源電圧より低い第３電源電圧および上記第２電源電圧より低い第４電源電圧を使用し，上記電力ＰＭＯＳトランジスタのゲートと上記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，上記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：上記第１電源電圧と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と，上記第２電源電圧と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と，上記ゲートコントローラの出力段と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１キャパシタと，上記ゲートコントローラの出力段と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２キャパシタと，上記ゲートコントローラの出力段と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１ダイオードと，上記ゲートコントローラの出力段と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２ダイオードとを備えることを特徴とする。
【０００９】
上記の目的の達成のための本発明の第２の実施形態に係るゲート駆動回路は，ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに上記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，上記第１電源電圧より低い第３電源電圧および上記第２電源電圧より低い第４電源電圧を使用し，上記電力ＰＭＯＳトランジスタのゲートと上記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，上記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：上記第１電源電圧と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と，上記第２電源電圧と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と，上記ゲートコントローラの出力段と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１キャパシタと，上記ゲートコントローラの出力段と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２キャパシタと，一端が上記第１電源電圧に連結される第１ダイオードと，一端が上記第１ダイオードの他端に連結され，他端が上記電力ＰＭＯＳトランジスタのゲートに連結される第２ダイオードと，一端が上記第２電源電圧に連結される第３ダイオードと，一端が上記第３ダイオードの他端に連結され，他端が上記電力ＮＭＯＳトランジスタのゲートに連結される第４ダイオードとを備えることを特徴とする。
【００１０】
上記の目的の達成のための本発明の第３の実施形態に係るゲート駆動回路は，ソースに第１電源電圧が印加され，ドレインに出力段が連結される電力ＰＭＯＳトランジスタと，ドレインに上記出力段が連結され，ソースに第２電源電圧が印加される電力ＮＭＯＳトランジスタと，上記第１電源電圧より低い第３電源電圧および上記第２電源電圧より低い第４電源電圧を使用し，上記電力ＰＭＯＳトランジスタのゲートと上記電力ＮＭＯＳトランジスタのゲートを制御するゲートコントローラと，上記出力段に連結され，インダクタとキャパシタとからなる出力段フィルターと，を備えるディジタルオーディオ増幅器における電力ＭＯＳトランジスタのゲート駆動回路において：上記第１電源電圧と上記電力ＰＭＯＳトランジスタのゲートとの間に連結される第１抵抗と，上記第２電源電圧と上記電力ＮＭＯＳトランジスタのゲートとの間に連結される第２抵抗と，一端が上記ゲートコントローラの出力段に連結される第１キャパシタと，一端が上記ゲートコントローラの出力段に連結される第２キャパシタと，一端が上記第１電源電圧に連結され，他端が上記電力ＰＭＯＳトランジスタのゲートに連結される第１ダイオードと，一端が上記第１キャパシタの他端に連結され，他端が上記電力ＰＭＯＳトランジスタのゲートに連結される第２ダイオードと，一端が上記第２電源電圧に連結され，他端が上記電力ＮＭＯＳトランジスタのゲートに連結される第３ダイオードと，一端が上記第２キャパシタの他端に連結され，他端が上記電力ＮＭＯＳトランジスタのゲートに連結される第４ダイオードとを備えることを特徴とする。
【００１１】
上記第２の実施形態，または，第３の実施形態に係るゲート駆動回路は，上記電力ＰＭＯＳトランジスタのゲート，上記電力ＮＭＯＳトランジスタのゲートおよび上記ゲートコントローラの出力段に連結される電流源を更に備えることができる。
【発明の効果】
【００１２】
上記本発明に係るゲート駆動回路は，ゲートコントローラの出力信号をゲートコントローラの電源電圧に対してより高い電源電圧を使用する電力ＭＯＳトランジスタに伝達する際，ゲートコントローラの出力信号をデューティサイクルおよび周波数に拘わらず，安定に，かつ，效率的に伝達できる。従って，本発明に係るゲート駆動回路は，ゲートコントローラ出力信号のデューティサイクルの変化が大きく，スイッチング周波数が一定でない場合に適している。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１４】
本発明と，本発明の動作上の利点および本発明の実施により達成される目的の十分な理解を助けるため，本発明の好ましい実施の形態を例示の添付図面および添付図面に記載された内容を参照する。
【００１５】
以下，添付の図面を参照しながら本発明の好ましい実施の形態を説明することにより，本発明を詳細に説明する。各図面に提示された同一な部材には，同一な参照符号を与える。
【００１６】
図３は，ディジタルオーディオ増幅器において，本発明の第１の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【００１７】
図３を参照すると，電力ＰＭＯＳトランジスタＰＭ１のソースには，第１電源電圧(ＶＤＤ)，即ち，正(Ｐｏｓｉｔｉｖｅ)の電源電圧が印加され，電力ＮＭＯＳトランジスタＮＭ１のソースには，第２電源電圧(ＶＳＳ)，即ち，負(Ｎｅｇａｔｉｖｅ)の電源電圧が印加される。ゲートコントローラ３１は，第１電源電圧(ＶＤＤ)より低い第３電源電圧(ＶＣＣ)および第２電源電圧(ＶＳＳ)より低い第４電源電圧(ＶＥＥ)を使用する。出力段(ＶＤ)，即ち，電力ＰＭＯＳトランジスタＰＭ１と電力ＮＭＯＳトランジスタＮＭ１の接合点には，インダクタＬとキャパシタＣとからなるフィルター３５が連結され，フィルター３５の出力段(ＶＯＵＴ)にスピーカ３７が連結される。
【００１８】
本発明の第１の実施形態に係るゲート駆動回路３３は，第１電源電圧(ＶＤＤ)と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１抵抗Ｒ１と，第２電源電圧（ＶＳＳ）と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２抵抗Ｒ２と，ゲートコントローラ３１の出力段と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１キャパシタＣ１と，ゲートコントローラ３１の出力段と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２キャパシタＣ２と，ゲートコントローラ３１の出力段と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１ダイオードＤ１と，ゲートコントローラ３１の出力段と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２ダイオードＤ２とを備える。
【００１９】
第１および第２ダイオードＤ１，Ｄ２は，一般的なダイオードであるとしても良いが，ツェナーダイオードからなることがより好ましい。
【００２０】
より詳細に説明すると，キャパシタＣ１，Ｃ２が過充電するのを防ぐために，キャパシタと並列にダイオードＤ１，Ｄ２が連結されて使われる。通常，キャパシタＣ１，Ｃ２は，ゲートコントローラ３１と電力ＭＯＳトランジスタＰＭ１，ＮＭ１との間の電源電圧差を補償しつつ，信号成分をそのまま伝達する役割を果たす。従って，ゲートコントローラ３１と電力ＰＭＯＳトランジスタＰＭ１との間に連結されるキャパシタＣ１には，第１電源電圧(ＶＤＤ)と第３電源電圧(ＶＣＣ)との差に該当する電圧が充電され，ゲートコントローラ３１と電力ＮＭＯＳトランジスタＮＭ１との間に連結されるキャパシタＣ２には第２電源電圧(ＶＳＳ)と第４電源電圧(ＶＥＥ)との差に該当する電圧が充電される。
【００２１】
図３の回路では，ツェナーダイオードＤ１，Ｄ２の降伏電圧を調整して，キャパシタＣ１，Ｃ２に所望の電圧だけ充電することができる。また，図３の回路では，図１に図示された従来の回路とは異なり，キャパシタＣ１，Ｃ２の充放電が抵抗Ｒ１，Ｒ２を通じてのみなされることになるので，抵抗Ｒ１，Ｒ２の値を大きくすることにより，動作電流を十分減らしながらデューティサイクルに拘わらず，安定した動作を行うことができる。
【００２２】
図４は，本発明の第２の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【００２３】
図４を参照すると，本発明の第２の実施形態に係るゲート駆動回路４３は，第１電源電圧(ＶＤＤ)と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１抵抗Ｒ１と，第２電源電圧(ＶＳＳ)と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２抵抗Ｒ２と，ゲートコントローラ３１の出力段と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１キャパシタＣ１と，ゲートコントローラ３１の出力段と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２キャパシタＣ２と，一端が第１電源電圧(ＶＤＤ)に連結される第１ダイオードＤ１と，一端が第１ダイオードＤ１の他端に連結され，他端が電力ＰＭＯＳトランジスタＰＭ１のゲートに連結される第２ダイオードＤ２と，一端が第２電源電圧(ＶＳＳ)に連結される第３ダイオードＤ３と，一端が第３ダイオードＤ３の他端に連結され，他端が電力ＮＭＯＳトランジスタＮＭ１のゲートに連結される第４ダイオードＤ４とを備える。
【００２４】
第１〜第４ダイオードＤ１-Ｄ４は，一般的なダイオードであるとしても良いが，ツェナーダイオードからなることがより好ましい。
【００２５】
図４に図示された第２の実施形態に係るゲート駆動回路４３は，電力ＭＯＳトランジスタＰＭ１，ＰＭ２に印加される電源電圧(ＶＤＤ，ＶＳＳ)を変化させてもツェナーダイオードＤ１，Ｄ３により電力ＭＯＳトランジスタのゲート−ソース電圧を一定に維持することができる。一方，電力ＭＯＳトランジスタＰＭ１，ＰＭ２がターンオフする時，ツェナーダイオードＤ１，Ｄ３を通じてキャパシタＣ１，Ｃ２が放電することを防ぐために，別のツェナーダイオードＤ２，Ｄ４が用いられる。ダイオードとしては，一般ダイオードを使用することができるが，ツェナーダイオードを使用すれば電力ＭＯＳトランジスタＰＭ１，ＰＭ２のゲート−ソース電圧を制限できる。また，ダイオードＤ２，Ｄ４の降伏電圧を調整することにより電力ＭＯＳトランジスタＰＭ１，ＰＭ２にかかる電圧とキャパシタＣ１，Ｃ２に充放電する電流間の相互取引(Ｔｒａｄｅ−ｏｆｆ)が可能である。
【００２６】
図５は，本発明の第３の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【００２７】
図５を参照すると，本発明の第３の実施形態に係るゲート駆動回路５３は，第１電源電圧(ＶＤＤ)と電力ＰＭＯＳトランジスタＰＭ１のゲートとの間に連結される第１抵抗Ｒ１と，第２電源電圧（ＶＳＳ）と電力ＮＭＯＳトランジスタＮＭ１のゲートとの間に連結される第２抵抗Ｒ２と，一端がゲートコントローラ３１の出力段に連結される第１キャパシタＣ１と，一端がゲートコントローラ３１の出力段に連結される第２キャパシタＣ２と，一端が第１電源電圧(ＶＤＤ)に連結され，他端が電力ＰＭＯＳトランジスタＰＭ１のゲートに連結される第１ダイオードＤ１と，一端が第１キャパシタＣ１の他端に連結され，他端が電力ＰＭＯＳトランジスタＰＭ１のゲートに連結される第２ダイオードＤ２と，一端が第２電源電圧(ＶＳＳ)に連結され，他端が電力ＮＭＯＳトランジスタＮＭ１のゲートに連結される第３ダイオードＤ３と，一端が第２キャパシタＣ２の他端に連結され，他端が電力ＮＭＯＳトランジスタＮＭ１のゲートに連結される第４ダイオードＤ４とを備える。
【００２８】
第１〜第４ダイオードＤ１-Ｄ４は，一般的なダイオードであるとしても良いが，ツェナーダイオードからなることがより好ましい。
【００２９】
より詳細に説明すると，図５に図示された第３の実施形態に係るゲート駆動回路５３は，キャパシタＣ１，Ｃ２に充電した電荷が放電するのを防止するツェナーダイオードＤ２，Ｄ４をキャパシタに直列に連結することにより，電力ＭＯＳトランジスタＰＭ１，ＮＭ１がターンオフされる時，ゲート電圧が電源電圧(ＶＤＤ，ＶＳＳ)の範囲を外れるのを防止する。それによって，電力ＭＯＳトランジスタＰＭ１，ＮＭ１には過電圧がかからない。
【００３０】
一方，第３の実施形態では，放電防止用ダイオードＤ２，Ｄ４の降伏電圧を調整し，電力ＭＯＳトランジスタがターンオフされる側から降伏が起こるようにしなければならない。図４および図５において，抵抗Ｒ１，Ｒ２はスイッチング動作に必須要素ではなく，ゲートコントローラ３１が動作しない際に，キャパシタＣ１，Ｃ２を充電し，電力ＭＯＳトランジスタＰＭ１，ＰＭ２をオフさせる等の補助機能をする。
【００３１】
図６は，本発明の第４の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【００３２】
図６を参照すると，第４の実施形態に係るゲート駆動回路６３は図４に図示された第２の実施形態と比較して電流源６３１を更に備える。
【００３３】
電流源６３１は，一端がゲートコントローラ３１の出力段に連結される抵抗Ｒ３と，エミッタが抵抗Ｒ３の他端に連結され，ベースが接地電圧(ＧＮＤ)に連結され，コレクタが電力ＰＭＯＳトランジスタＰＭ１のゲートに連結されるＮＰＮバイポーラトランジスタＱ１と，エミッタが抵抗Ｒ３の他端に連結され，ベースが接地電圧(ＧＮＤ)に連結され，コレクタが電力ＮＭＯＳトランジスタＮＭ１のゲートに連結されるＰＮＰバイポーラトランジスタＱ２とを含んで構成される。
【００３４】
より詳細に説明すると，電力ＭＯＳトランジスタＰＭ１，ＮＭ１中，いずれかの１つがターンオンされた時に，ターンオンした電力ＭＯＳトランジスタに連結されたキャパシタが，抵抗，または，ツェナーダイオードを通じて充電，または，放電を起こす。従って，ゲートコントローラ３１のスイッチング周波数が遅いと，その電力ＭＯＳトランジスタがターンオフしてしまう。ところが，図６の第４の実施形態のように，抵抗とツェナーダイオードとを通じて入力される，または，流れ出る電流を，電流源６３１によって補償すると，ゲート電圧が一定に維持される。この際，２つのバイポーラトランジスタＱ１，Ｑ２のうち，ターンオンした電力ＭＯＳトランジスタ（ＰＭ１もしくはＮＭ１）に連結されたバイポーラトランジスタのみがターンオンされて電流源を形成し，他側はターンオフされる。一方，抵抗Ｒ３の値を調整して電流源の電流を決めることができ，ターンオンされる電力ＭＯＳトランジスタのゲート−ソース電圧は電流源の電流と抵抗Ｒ１，Ｒ２との積により定めることができる。
【００３５】
図７は，本発明の第５の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【００３６】
図７を参照すると，第５の実施形態に係るゲート駆動回路７３は，図５に図示された第３の実施形態と比較して電流源７３１を更に備える。電流源７３１は，上記電流源６３１と同一な構成を有する。第５の実施形態に係るゲート駆動回路７３は，第４の実施形態と同様に，電流源７３１を追加してゲートコントローラ３１の出力信号の周波数が遅い時，電力ＭＯＳトランジスタがターンオフされる現象を防止したのである。
【００３７】
図６および図７の電流源６３１，７３１において，ＮＰＮバイポーラトランジスタＱ１の代りに，ＮＭＯＳトランジスタを使うことができ，ＰＮＰバイポーラトランジスタＱ２の代りに，ＰＭＯＳトランジスタを使うことができる。このような場合にはＰＭＯＳトランジスタは，ソースが抵抗Ｒ３の他端に連結され，ゲートが接地電圧(ＶＳＳ)に連結され，ドレインが電力ＰＭＯＳトランジスタＰＭ１のゲートに連結される。ＮＭＯＳトランジスタは，ソースが抵抗Ｒ３の他端に連結され，ゲートが接地電圧(ＶＳＳ)に連結され，ドレインが電力ＮＭＯＳトランジスタＮＭ１のゲートに連結される。
【００３８】
以上，図面および明細書において，最適の実施の形態らが開示された。ここで，特定の用語らが使われたが，これは単に本発明を説明するための目的で使われたものであって，意味限定や特許請求範囲に記載された本発明の範囲を限るのではない。従って，本技術分野の通常の知識を有する者であればこれから多様な変形および均等な別の実施の形態が可能であるという点を理解するはずである。従って，本発明の真の技術的保護範囲は添付の特許請求範囲上の技術的思想により決めるべきである。
【図面の簡単な説明】
【００３９】
【図１】ディジタルオーディオ増幅器において，電力ＭＯＳトランジスタのゲートを駆動する従来の回路を示す図面である。
【図２ａ】デューティサイクルが格段に小さい時，図１に図示された回路の主要ノード(ＶＧＣ，ＶＧＰ，ＶＧＮ)の電圧を示す。
【図２ｂ】デューティサイクルが格段に小さい時，図１に図示された回路の主要ノード(ＶＧＣ，ＶＧＰ，ＶＧＮ)の電圧を示す。
【図２ｃ】デューティサイクルが格段に小さい時，図１に図示された回路の主要ノード(ＶＧＣ，ＶＧＰ，ＶＧＮ)の電圧を示す。
【図３】ディジタルオーディオ増幅器において，本発明の第１の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【図４】本発明の第２の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【図５】本発明の第３の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【図６】本発明の第４の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【図７】本発明の第５の実施形態に係る電力ＭＯＳトランジスタのゲート駆動回路を示す図面である。
【符号の説明】
【００４０】
３１    ゲートコントローラ
３３，４３，５３，６３    ゲート駆動回路
３５    フィルター
３７    スピーカ
６３１，７３１    
電流源
【図１】
2006501718.tif 000003
【図２ａ】
2006501718.tif 000004
【図２ｂ】
2006501718.tif 000005
【図２ｃ】
2006501718.tif 000006
【図３】
2006501718.tif 000007
【図４】
2006501718.tif 000008
【図５】
2006501718.tif 000009
【図６】
2006501718.tif 000010
【図７】
2006501718.tif 000011
【国際調査報告】
2006501718.tif 000012
2006501718.tif 000013