(57)【要約】例えば光受信器、アド・ドロップ機能を有するマルチプレクサまたは３Ｒ再生器におけるクロック信号の簡単な回復のための公知の位相調整回路は、データ信号および帰還されたクロック信号から位相コンパレータにおいて重畳される比較信号および変化されないデータ信号を別の比較信号として差動増幅器に供給し、差動増幅器の調整信号が発振器に印加されてクロック信号が調整設定される。しかしクロック回復の安定性は非常に高いデータレート、例えば１６０Ｇｂｉｔ／ｓにおいて殊に不満足である。それ故に、クロック信号（ＴＳ）の微分的な回復が行われる本発明の位相調整回路（ＰＬＬ）では、出力結合されたデータ信号（ＤＳ）は位相遅延エレメント（ＤＥＬＡＹ）を介して同様に位相コンパレータ（ＰＣ）に導かれる。位相シフトが相互に調整設定可能である比較信号（ＤＣＳ，ＣＣＳ）を用いた位相コンパレータ（ＰＣ）の作動により、微分位相評価が可能にある。これにより動作点が送信チャネルの出力に無関係に常に調整領域の真ん中にある調整信号（ＲＳ）が生じる。従って本発明の微分式クロック回復において出力変動、ＳＮ比、パルス形態および伝送されるビットパターンの依存性は大幅に低減される。クロック回復の長時間安定性は著しく改善される。
2006520134.tif 000002
【特許請求の範囲】
【請求項１】
光スイッチング位相コンパレータと、電子差動増幅器と、電圧制御発振器とを用いてデジタル光伝送システムにおいて送信側で高レートクロック制御されかつ伝送された、零クロス点を有するデータ信号のクロックの受信側での回復のための光電的位相調整回路であって、
位相コンパレータにおいてデータ信号および回復されたクロック信号の比較から生成された比較信号が同じくデータ信号から得られた出力結合信号と一緒に光電変換器を介して差動増幅器の２つの入力側に供給されかつ該差動増幅器の出力側に形成された電気的な調整信号がローパスフィルタを介して発振器に供給され、該発振器のロックされた周波数信号が回復されたクロック信号として出力される
形式のものにおいて、
出力結合信号（ＣＳ）は前記または別の位相コンパレータ（ＰＣ）の前で光位相遅延エレメント（ＤＥＬＡＹ）を介してかつそれから前記位相コンパレータ（ＰＣ）を通ってまたは別の位相コンパレータを通ってガイドされかつそこで回復されかつ帰還されたクロック信号（ＴＳ）と重畳されかつ
前記位相コンパレータまたは別の位相コンパレータ（ＰＣ）において形成された２つの位相シフトされた比較信号（ＤＣＳ，ＣＣＳ）が差動増幅器（ＤＡ）の２つの入力側に供給される
ことを特徴とする光電位相調整回路。
【請求項２】
位相遅延エレメント（ＤＥＬＡＹ）は２つの異なった長さの光路長を有する、偏光に無関係な素子としてまたは複屈折光ファイバ（ＤＬ）またはそれぞれ、偏光方向に対する光コネクションおよびコネクション路における光遅延を有する偏光ビームスプリッターおよび偏光ビーム合波器を有する偏光に依存した素子として実現されている
請求項１記載の回路装置。
【請求項３】
位相遅延エレメント（ＤＥＬＡＹ）はデータ信号（ＤＳ）の周期の１／６ないし１／２の、２つの比較信号（ＤＣＳ，ＣＣＳ）間の時間的な位相シフトを生成する
請求項１または２記載の回路装置。
【請求項４】
共通の位相コンパレータ（ＰＣ）において該位相コンパレータは逆方向の、偏光に無関係な比較信号（ＤＣＳ，ＣＣＳ）によって双方向にまたは同方向の、異なって偏光されている比較信号（ＤＣＳ，ＣＣＳ）によって単方向に作動され、その際同方向の比較信号（ＤＣＳ，ＣＣＳ）は位相コンパレータ（ＰＣ）の後ろの偏光ビームスプリッター（ＰＢＤ）によって光学的に分離される
請求項１から３までのいずれか１項記載の回路装置。
【請求項５】
出力結合信号（ＣＳ）は光結合器（ＯＣ）、例えば３ｄＢカップラーを介してデータ信号（ＤＳ）から取り出される
請求項１から４までのいずれか１項記載の回路装置。
【請求項６】
位相コンパレータ（ＰＣ）は電気的にドライブ制御される、電界吸収型変調器（ＥＡＭ）として実現されている
請求項１から５までのいずれか１項記載の回路装置。
【請求項７】
電界吸収型変調器（ＥＡＭ）への信号入力結合は２つのサーキュレータまたは３ｄＢカップラーを介して行われる
請求項６記載の回路装置。
【請求項８】
電界吸収型変調器（ＥＡＭ）はＲＦ信号によって電気的にドライブ制御される
請求項６または７記載の回路装置。
【請求項９】
位相コンパレータ（ＰＣ）はＳＬＡＬＯＭコンフィギュレーションを有する干渉スイッチ（ＩＳ）として実現されている
請求項１から５までのいずれか１項記載の回路装置。
【請求項１０】
光電変換器（ＯＥＭ）は緩慢なホトダイオード（ＰＤ）としておよび電光変換器（ＥＯＭ）は調整設定可能な、モードロックレーザ（ＴＭＭＬ）として実現されている
請求項１から９までのいずれか１項記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光スイッチング位相コンパレータと、電子的な差動増幅器と、電圧制御発振器とを用いてデジタル光伝送システムにおいて送信側で高レートクロック制御されかつ伝送された、零クロス点を有するデータ信号のクロックの受信側での回復のための光電的位相調整回路であって、位相コンパレータにおいてデータ信号および回復されたクロック信号の比較から生成された比較信号が同じくデータ信号から得られた出力結合信号と一緒に光電変換器を介して差動増幅器の２つの入力側に供給されかつ該差動増幅器の出力側に形成された電気的な調整信号がローパスフィルタを介して発振器に供給され、該発振器のロックされた周波数信号が回復されたクロック信号として出力される形式のものに関する。
【０００２】
デジタル光伝送システムにおけるクロック信号の受信側での回復（クロック回復）は例えば光受信機、光再生器またはａｄｄ−ｄｒｏｐ（アド・ドロップ）機能を有する時間に依存したマルチプレクサにおける重要な機能であるが、例えばサンプリング・オシロスコープを有する測定システムにおいても同様である。クロック回復の目的は、受信機側において、伝送されたデータ信号の送信側とできるだけ周波数および位相が同じクロック（またはその整数倍またはその部分）を生成してデータ信号だけを伝送すればいいようにしかつ例えばデータクロックに対する１つのチャネルを省略することである。その際送信側および受信側における種々異なっている環境温度、部品偏差および老化現象により生じる周波数偏差および位相差を補償しかつ回復されたデータクロックがデータ信号と位相関係が保たれるようにしなければならないという問題がある。例えば時分割多重における光データ信号の伝送（Optical Time Division Multiplexing＝ＯＴＤＭ）の際に生じるような、零に戻る（リターン・ツー・ゼロ、Return to Zero＝ＲＺ）もしくは零クロス点を有する、高ビットレートのデータ信号からクロック信号を回復するために、現在主に２つの開発方向が追求される。一方において、クロック回復のために光発振器へのデータ信号の直接的な供給（例えばモード結合または自励式レーザを用いた）が行われるが、他方において受信されたデータ信号の、位相コンパレータを有する光電的位相調整回路（Phase Locked Loop＝ＰＬＬ）への入力結合を行うこともできる。位相コンパレータは電圧制御発振器（Voltage Controlled Oscillator＝ＶＣＯ）によって生成される周波数信号（回復されたクロック信号）によって電気的または光学的にドライブ制御されかつこれを受信されたデータ信号と比較する。それから位相差が今度は発振器に電気的な調整信号として供給される。受信されたデータ信号のクロック信号への、位相調整回路のロックにより、できるだけ安定したクロック回復が保証される。
【０００３】
位相調整回路において調整特性は調整曲線（位相コンパレータのスイッチングウィンドウによって表される）で記述することができる。ロックされた状態において位相調整回路は調整曲線上の１点（動作点）を固定しようとする。位相調整回路の調整に対して位相および調整信号間にできるだけ線形な関係が必要とされるので、スイッチングウィンドウの側縁が調整領域として提供される。最も効果的には動作点は調整領域の真ん中にセットされる。このために同相信号が調整曲線から取り除かれる。公知の位相調整回路において取り除かれるべき同相信号が最も有利には位相コンパレータの前のタップによってデータ信号から取り出される。しかしこのようにしては出力変動に対する不満足な独立性しか実現されない。この手法において不都合なのは、分周調波によるクロック回復の際調整信号は周期的に繰り返されるデータ信号部分からしか取り出されず、一方取り除くべき同相信号はデータ信号の平均電力を表していることである。データ信号の個々の周期的に繰り返される部分における出力変動（例えばビットパターン比の変化によるまたは光マルチプレクサにおける不安定性による）のために動作点がシフトされ、ひいては回復されるクロック信号の位相位置がシフトすることになる。更に動作点は、動作点がスイッチングウィンドウのピークにあるときに生じるはずのＳＮ比よりよくないＳＮ比を有する領域にある。
【０００４】
本発明が出発点としている従来技術は、刊行物Ｉ（T. Yamamoto et al. “Clock recovery from 160 Gbit/s data signals using phase-locked loop with interferometric optical switch based on semiconductor optical amplifier”）（Electronics Letters, 200１, Vol. 37, No. 8, pp. 509- 510）に記載されている。そこに開示されている光電的位相調整回路は、１６０Ｇｂｉｔ／ｓを含んでいるＲＺデータ信号から１０ＧＨｚのクロック信号の分周調波のクロック回復のために用いられる。１６０Ｇｂｉｔ／ｓを含んでいるＲＺデータ信号は位相コンパレータにＳＬＡＬＯＭコンフィギュレーション（ループミラーＳＬＡＬＯＭの形の半導体レーザ増幅器）に供給される。位相コンパレータにおいて入力されたデータ信号は回復されたクロック信号と比較されかつこれにより比較信号が形成される。このためにデータ信号は分周調波のクロック信号のタイミングにおいて通されたり阻止されたりする。更に公知の位相調整回路では高レートのデータ信号が出力結合信号として位相コンパレータに供給される。それから比較信号および出力結合信号は緩慢なホトダイオードでの光電変換後に電子的な差動増幅器に供給される。そこで形成される電気的な調整信号はローパスフィルタを介して電圧制御発振器に供給される。この調整信号を用いた発振器の見据え制御によりクロック信号が回復される。これは電気的に使用できるようになっておりかつ電光変換後に位相コンパレータに印加される。これによりクロック回復はロックされたモードにおける最適な安定性を実現せず、位相位置のかなりのタイムジッタを呈している。更に、伝送されるデータ信号の出力変動、ビットパターンおよびＳＮ比の変動が問題となるほど生じてくる。
【０００５】
更に刊行物II（D. T. K. Tong at al.“160 Gbit/s clock recovery using electroabsorption modular- based phase- locked loop”）（Electronics Letters, 2000, Vol. 36, No. 23, pp. 1951- 1952）から、電界吸収型変調器（Electroabsorption Modulator＝ＥＡＭ）をクロック回復のために前置分周器（プリスケーラー）として位相調整回路に使用することが公知である。僅かな偏光依存性、良好な消光状態、簡単な取り扱いおよび高い集積能力に基づいて電界吸収型変調器は高レートの光データ信号の処理に対する非常に有望な光素子である。上に挙げた刊行物IIには、できるだけ狭いスイッチングウィンドウを実現するためのプリスケーラーとしての２つの電界吸収型変調器の直列結合が記載されている。
【０００６】
この従来技術から出発して、本発明の課題は、冒頭に述べた形式の位相調整回路を改良して、殊に高レートにクロック制御されたデータ信号から、位相位置のできるだけ僅かなタイムジッタを有するクロック信号の正確な回復および位相調整回路の最適なロック安定性が実現されるようにすることである。このことはできるだけ大きな、ほぼ線形の調整領域およびデータ信号のできるだけ大きなダイナミック領域に対して実現されるようにしたい。その際位相調整回路において使用される構成要素はできるだけ簡単で、従ってコスト面で有利で、にも拘わらず殊に伝送されるデータ信号における種々様々な種類の障害となる変動に殆ど影響されないようにしたい。
【０００７】
この課題に対する本発明の解決法は、光比較信号がここでも高レートにクロック制御された光データ信号から得られた出力結合信号と一緒に差動増幅器に供給されるという冒頭に述べた形式の光電的位相調整器に対して、出力結合信号が冒頭に述べたまたは別の位相コンパレータの前で光位相遅延エレメントを介してかつそれから冒頭に述べた位相コンパレータを通ってまたは別の位相コンパレータを通ってガイドされかつそこで回復されかつ帰還されたクロック信号によって重畳されかつ冒頭に述べた位相コンパレータまたは別の位相コンパレータにおいて形成された２つの位相シフトされた比較信号が差動増幅器の２つの入力側に供給されることによって特徴付けられている。
【０００８】
本発明の有利な実施形態は従属請求項から分かりかつ以下に本発明との関連において詳細に説明する。
【０００９】
本発明は、位相調整回路が調整曲線の１階微分（位相についてもしくは時間についての微分）に相応する信号によって調整されるとき、上に述べた欠点を回避することができるという基本的な解決アプローチから出発している。その場合スイッチングウィンドウのピークは微分調整曲線の零点通過になる。動作点がこの零点通過にあれば、それぞれのデータチャネルにおける瞬時のパワーに無関係に、動作点は最適に新しい調整領域の真ん中にある。しかし純粋な数学的な微分の代わりに実践的には、離散的な微分（正規化なしの）が実施される。このことは本発明では、位相が（もしくは時間的に）相互にずれている２つの調整曲線を生成し、これらを差形成した後に微分調整曲線が得られるようにすることによって実現される。従って本発明の位相調整回路によって、例えば１６０Ｇｂｉｔ／ｓの非常に高いデータ信号レートからも、さらなる信号処理のためのクロック信号を安定して抽出することができる。比較的低いまたは比較的高いデータレートも本発明の位相調整回路によって部分的に、電圧制御発振器の後ろに相応の除算または乗算する演算要素を挿入することによって同じように処理することができる。比較的低いデータレートへの移行の際に有利にも、位相コンパレータの前の位相遅延素子の新たな調整は必要でない。しかし最も関心のあるのは基本的に、１６０Ｇｂｉｔ／ｓの高速および超高速データ信号レートである。このようなデータ信号レートからは公知の位相調整回路によってはクロック信号を抽出するのは比較的難しい。その理由は比較的短いスイッチングウィンドウが必要になるからである。しかしこの場合には通例、スイッチングコントラストがより僅かになり、ひいてはＳＮ比がより悪くなる。本発明ではこの欠点は非常に高いデータレートにおいても大幅に補償され、簡単な調整形態および操作において高いロック安定性が実現される。設定された課題の解決に役立つ本発明の回路装置の別の有利な実施態様は相応の線図に基づいたそれぞれの明細書部分において詳細に説明される。
【００１０】
本発明にとって重要なのは２つの位相シフトされた比較信号の生成である（位相曲線）。その際２つの位相曲線間の位相遅延度を位相調整回路の安定性に関して最適化することができる。２つの位相曲線の相互遅延度が短ければ短いほど、（離散的な）微分位相曲線は真の微分にますます相応している。その場合位相調整回路はスイッチングウィンドウ最大値において良好なＳＮ比に調整されることが保証されている。しかし欠けている正規化（Δｔによる除算）に基づいて得られる微分調整信号は比較的弱い。しかしこの状態は電気的な追従増幅によって出力補償することができる。遅延がデータ信号周期の１／２に相応していると、微分調整信号の振幅は最大である。しかしその場合にはＳＮ比は最適ではない。更に、スイッチングウィンドウが１／２データ信号周期よりも短いとき、微分調整曲線に非線形の調整領域が生じることになる、最適な遅延はデータ信号レートおよびスイッチングウィンドウの幅に依存しており、スイッチングウィンドウの幅は使用される位相コンパレータおよびそのドライブ制御に依存している。最高のデータ信号レートに対する良好な遅延が見つけられていれば、クロック回復は比較的低いデータ信号レートにおいて遅延を変更する必要なしに、まさに申し分なくまたは一層良好に機能する。本発明の位相調整回路によって処理可能な最高のデータ信号レートに関して、最適な遅延は、スイッチングウィンドウが遅延度より短くないことを前提とすれば、データ信号周期の約１／６ないし１／２の領域にある。
【００１１】
２つの比較信号の生成は本発明では種々様々な形式で行うことができる。その際基本的には、２つの物理的に異なっている経路または２つの信号に対する共通の経路から出発することができる。最も簡単だが、使用の素子から比較的煩雑である解決策は２つの別個の位相コンパレータの使用であり、その場合位相遅延エレメントは２つの位相コンパレータの１つに通じているリードに集積されている（データ信号または出力結合信号パスにおける時間的な位相シフトの生成）。２つの比較信号の生成に用いられる共通の位相コンパレータの使用の方がスマートで、コスト面でも有利である。２つの比較信号が位相コンパレータを双方向に通過する場合このことは、データ信号の、２つの（物理的な）パスへの分割および一方のパスの遅延（異なった長さの光学路）に相応する。位相コンパレータを単方向に通過する場合には２つの分割されたデータ信号は遅延の前にまず、異なった偏光（２つの独立した、相互に垂直である偏光レベル）によって相互に差別される。それから位相コンパレータを通過した後、偏光ビームスプリッタによりこの差別の検出が行われる。遅延は単方向の作動において例えば、複屈折ファイバまたはそれぞれの偏光方向に対してそれぞれ光コネクションおよびコネクションパスにおける光遅延を有している２つの偏光ビームスプリッタもしくは合波器を用いて引き起こすことができる。受信されたデータ信号に基づいている２つの信号を、位相調整回路の入力側に用意するために、本発明の実施形態によれば有利にも、出力結合信号は光結合器、殊に３ｄＢカップラーを介してデータ信号から取り出すことができる。３ｄＢカップラーの使用によって、信号出力の、２つの信号路への均質な分配が保証されている。信号路当たりの出力低減は位相調整回路における相応の増幅素子によって補償することができる。これにより２つの比較信号間の別の出力分配も行うことができるが、こうした出力補償がまだ可能でありかつ有意味である場合にだけである。
【００１２】
本発明の特別安定している位相調整回路の重要なエレメントは、双方向または単方向に作動されかつ種々様々な実施形態において構成することができる有利には唯一に実現されている位相コンパレータである。一般には例えば、半導体光増幅器（ＳＯＡ）、ＴＨｚ領域における非対称デマルチプレクサ（ＴＯＡＤ）、対称形のマッハチェンダー干渉計（ＳＭＺＩ）、超高速非線形干渉計（ＵＮＩ）または非線形の光ファイバループミラー（ＮＯＬＭ）を位相コンパレータとして使用することができる。しかし本発明の位相調整回路の別の実施形態によれば、位相コンパレータが電気的にドライブ制御される電界吸収型変調器として実現されているとき特別有利である。これにより冒頭の方に、超高速スイッチとしての電界吸収型変調器に対して既に説明した利点を本発明に取り込むことができる。信号入力結合はサーキュレータ（単方向作動）または２つのサーキュレータ（双方向作動）を介して行うことができる。更に本発明の実施形態によれば、サーキュレータの代わりに３ｄＢカップラーを使用することができる。その場合位相調整回路を、光集積回路のプレーナ型ハイブリッド構成に集積することが可能である。
【００１３】
確かに、刊行物III（I. D. Phillips et al.：“Simultaneous demultiplexing and clock recovery using a single electroabsorption modulator in a novel bi-directional configuration”）（Optics Communications 150 (1998) pp 101- 105）から、２つの信号が双方向に供給され、高周波で電気的にドライブ制御されるようになっている電界吸収型変調器を有している光電的位相調整回路が公知である。しかし位相調整回路の２つの比較信号の評価は差形成によって行われない。すなわち伝送されるデータ信号におけるパターン変化、殊に伝送される０ビットおよび１ビットの数比の変化、パワーもしくは出力変動およびＳＮ比の変化のために直接、回復されるクロック信号の位相の、データ流に対する所望しないずれが生じることになる。
【００１４】
更に、刊行物IV（E. S. Award at al：“All- optical timing extraction with simultaneous Optical demultiplexing using time- dependent loss saturation in Electro- Absorption Modulator”（CLEO 2002, Long Beach, Paper CPDB 9-1））から、クロック回復のために、２つの信号、すなわちデータ信号および回復されかつ帰還されたクロック信号が双方向に加えられる電界吸収型変調器を、光学的に（かつ電気的に高周波的にではない）ドライブ制御される位相調整回路に設けることが公知である。しかしこれによりデータ信号の高い入力パワーが必要である。光ドライブ制御では電界吸収型変調器における強いパルスは伝送を急速に高めるが、その結果回復時間は著しく緩慢ということになる。しかし回復時間が長いということのためにまさに、スイッチングウィンドウ（当該刊行物の図２b参照）は非常に幅広になる（そこでは２０ｐｓ以上）ということになる。これにより高いデータレートへのクロック回復の使用は非常に困難になる。これに対して本発明のクロック回復のための位相調整回路において行われるようになっているような、高周波のクロック信号、例えばＲＦ信号を用いた位相コンパレータの電気的なドライブ制御によって、著しく狭いスイッチングウィンドウが生成可能であり、その結果著しく高いデータレートを処理することができる。確かに公知の電界吸収型変調器においてデータおよび調整クロック信号の相互作用も行われるが、受信されたデータ信号におけるパワー変動に対する反応は著しく敏感である。データ信号においてＳＮ比が変化すると殊に、回復されたクロック信号の所望しない位相シフトが生じることになる。更に、データ信号に基づいておりかつ帰還されない別の信号は付加的に位相コンパレータによってガイドされない。
【００１５】
光位相コンパレータの形態において本発明の別の実施形態によれば、位相コンパレータはＳＬＡＬＯＭコンフィギュレーション（ループミラーＳＬＡＬＯＭにおける半導体レーザ増幅器）を有する干渉スイッチとして実現されていることも可能である。位相コンパレータとして別の干渉スイッチ、例えばマッハチェンダー干渉計を使用することも同様に可能である。ＳＬＡＬＯＭコンフィギュレーションは原理的に、冒頭に述べた形式の位相調整回路を用いてクロック回復するために、既にずっと冒頭部分で認められた刊行物Ｉから公知である。電圧制御発振器のクロック信号は、光スイッチの前および後ろの光出力の重み付けられた差を形成することによって、いわゆる「平衡検出（balanced detection）」を用いて取り出される。これによりデータ信号の平均パワー変動は抑圧されるが、パターン依存性は内在している。位相調整回路の動作点調整設定は、スイッチングウィンドウ側縁に調整されるように行われる。従ってデータレートが高くなるとこの公知のクロック回復ではスイッチングウィンドウコントラストの低下、ひいてはクロック回復の安定性の低減が生じることになる。すなわち本出願人の独自の実験から、１６０Ｇｂｉｔ／ｓのデータレートにおける公知の構成の保持領域は、位相調整回路のロックが短い持続時間の間だけしか行われず、従ってこれは比較的不安定であることが分かっている。
【００１６】
位相調整回路の調整特性は、本発明のＳＬＡＬＯＭコンフィギュレーションを有する有利な形態において、データ流から位相調整回路により、相互に垂直に偏光されておりかつその位相が適当な仕方で相互にシフトされている２つの比較信号を生成することによって決定的に改善される。この構成は非干渉型光スイッチに対しても適している。有利には光スイッチに前置されている位相遅延エレメントは複屈折光ファイバであってよい。その理由は、このファイバの前の偏光が適当に調整設定されていれば（複屈折光ファイバの主軸に対して４５°）、データ信号の、２つの相互に垂直に偏光されておりかつ位相シフトされているデータもしくは出力結合信号への分割が行われる。位相シフトの大きさは所与の複屈折光ファイバにおいてその長さによって決められる。こうして２つの比較信号の差形成の後に、これまでの方法と比べてほぼ２倍の強さの調整信号が生じる。更に、調整設定された遅延（微分群遅延ＤＧＤ（Differential Group Delay））に依存して位相調整回路の捕捉および保持領域の拡大、良好なＳＮ比および発生するビットパターンの大幅な独立性が生じる。受信されたデータ信号内および種々のチャネルのデータ信号間の強度変動もクロック回復の安定性には僅かな影響しか及ぼさない。入力データ信号は、位相調整回路がロックすることなしに、６ｄＢ以上にわたって変化する可能性がある。しかし電界吸収型変調器を有するほぼ偏光に無関係である位相調整回路に対して、干渉スイッチを有する位相調整回路ではデータ偏光を考慮しなければいけない。しかしＳＬＡＬＯＭコンフィギュレーションは強度変動に対して比較的に感じにくいので、市販の偏光コントローラを使用することができる。これは位相シフトを規定通り調整設定しかつこれによりコントロールすることができる調整操作エレメントである。
【００１７】
一般に本発明の位相調整回路は、別の本発明の実施形態により位相調整回路の２つの出力信号の光電変換のための変換器が緩慢なホトダイオードであるとき更に有利に改善することができる。こでは安価な市販の回路要素であり、これを使用することで、必須である回路装置のコストを下げることができる。僅かな検出帯域幅は配置構成次第で既に十分である。更に、本発明の実施形態によれば、クロック信号の電光変換のための変換器は有利には、調整設定可能な、モードロックレーザ（同調可能なモードロックドレーザ（Tunable Mode- Locked Laser＝ＴＭＬＬ）およびファイバ増幅器（Fiber Amplifier＝ＦＡ、エルビウムドーピングされたＦＤ（Erbium-dotiert）ＦＡも）によって形成することができる。この種の電光変換器は例えば、上掲の刊行物Ｉから公知でありかつクロックレートが高い場合にも申し分のない、安定した変換を可能にする。
【００１８】
次に本発明の実施形態を略図および波形図に基づいて例に則して詳細に説明する。その際：
図１は本発明の一般的な位相調整回路を略示し、
図２はＥＡＭを有している本発明の位相調整回路を略示し、
図３はＥＡＭを有している位相調整回路に対する信号ダイヤグラムを略示し、
図４はアイパターンおよびＥＡＭを有している位相調整回路における電光変換後の回復されたクロック信号の波形を略示し、
図５はＥＡＭを有している位相調整回路に対するビットエラーを説明するダイヤグラムを示し、
図６はＳＬＡＬＯＭコンフィギュレーションにおける干渉スイッチを有する本発明の位相調整回路を略示し、
図７はＳＬＡＬＯＭを有する位相調整回路に対する信号波形を略示し、
図８はＥＡＭを有している位相調整回路と従来技術との比較を説明している。
【００１９】
図１には光電的位相調整回路ＰＬＬが略示されており、この光電的位相調整回路により、デジタル光伝送システムの受信側において、送信側においてタイムマルチプレックス（ＯＴＤＭ）において高レートでクロック制御された、個々のデータパルスの零クロス点（ＲＺ）を有するデータ信号ＤＳのクロック信号ＴＳを安定して回復することができる。光信号路は実線で示されており、電気的な線路は鎖線で示されている。クロック回復のためにまず、受信されたデータ信号ＤＳから光出力結合器ＯＣを介して出力結合信号ＣＳが生成される。それからこの信号は位相遅延エレメントＤＥＬＡＹを介して導かれかつこれによりその位相がデータ信号ＤＳに対して時間的にシフトされる。位相遅延エレメントＤＥＬＡＹを介してデータ信号ＤＳを択一的に導くことも可能である。というのは、２つの信号ＤＳ，ＣＳ間の相対位相シフトだけが重要だからである。有利にはデータ信号周期の１／６および１／２の間にある、調整設定される位相シフトの量によって、スイッチングウィンドウの高さおよび形状に影響を及ぼすことができる。データ信号ＤＳも出力結合信号ＣＳも位相コンパレータＰＣに同じ向きまたは逆の向きに供給される。択一的にそれぞれの信号が独自の位相コンパレータに供給されるようにすることもできる。位相コンパレータＰＣにおいて回復されたクロック信号ＴＳとの比較により形成される光比較信号ＤＣＳおよびＣＣＳは光電変換器ＯＥＭに供給されかつ電気信号に変換される。これらは差動増幅器ＤＡの２つの入力側に供給される。それから差動増幅器の出力側には形成された調整信号ＲＳが現れる。これはローパスフィルタＬＰＦを介して電圧制御発振器ＶＣＯに送信される。該発振器は回復されるクロック信号ＴＳ（電気または光変換された）を用意する。これにより位相調整回路ＰＬＬは閉じられる。演算素子ＯＰを介して回復されたクロック信号ＴＳを更に乗算または除算して、データ信号ＤＳに該クロック信号が最適に整合されるようにすることができる。
【００２０】
図２において位相コンパレータＰＣの構成が電界吸収型変調器（elektroabsorbierender Modulator＝ＥＡＭ）として示されている（ここでは説明しない同じ参照符号は図１を参照されたい）。データ信号ＤＳおよび出力結合信号ＣＳはサーキュレータＣｌを介して電界吸収型変調器ＥＡＭに逆向きに供給され、これらを双方向に通り抜けかつそれぞれ別のサーキュレータＣｌを介して電界吸収型変調器ＥＡＭを離れる。超高速、電界吸収型変調器ＥＡＭにおいて入力された信号ＤＳ，ＣＳは戻されたクロック信号ＴＳと相関されかつそれぞれ差周波数が形成される。光出力結合器ＯＣは３ｄＢ出力結合器として構成されている。これは信号出力を均一に分配する。光電変換器ＯＥＭは選択された実施例において緩慢なホトダイオードＰＤ（例えば１００ＭＨｚの帯域幅）として構成されている。ローパスフィルタＬＰＦは例えば５０ｋＨｚの帯域幅を有している。
【００２１】
図３の波形図において上側の部分に、電界吸収型変調器ＥＡＭのスイッチングされた出力パワー（振幅／Ｖ）が相対位相に関して示されている。これらは４０ＧＨｚの高周波クロック信号（ＲＦ信号）に対する２つの方向における比較信号である。電界吸収型変調器ＥＡＭの前の２つの信号路の一方における位相遅延エレメントＤＥＬＡＹに基づいて２つの比較信号ＤＣＳ，ＣＣＳが調整設定可能に位相シフトされる。これにより差動増幅器ＤＡの調整信号ＲＳの安定性および形状（スイッチングウィンドウ）を確定することができる。最適な遅延は受信されるデータ信号ＤＳのデータレートに依存している。しかし実験により、遅延を１６０Ｇｂｉｔ／ｓのデータレートに調整すると、遅延を後調整する必要なしに、４０Ｇｂｉｔ／ｓおよび８０Ｇｂｉｔ／ｓでも安定したロックモードを実現することができることが分かった。波形図の下側の部分において差動増幅器ＤＡの出力される調整信号ＲＳが図示されている。電圧制御発振器ＶＣＯの最適な動作領域として有利にも大きな線形の曲線部分が示されている。
【００２２】
図４には、１６０Ｇｂｉｔ／ｓを有するデータ信号および１０ＧＨｚの回復されたクロック信号のＲＺアイパターン（時間についての振幅）が示されている。５０ＧＨｚ帯域幅を有する電気的なサンプリング・オシロスコープおよび送信機の１０ＧＨｚを有するトリガ操作によって測定された。チャネルジャンプは数時間の間発生しなかった。僅か１２０ｆｓまたはそれ以下のタイムジッタが観察された。
【００２３】
送信機の１０ＧＨｚ信号（円形、送信機クロック）によっておよび択一的に、回復されたクロック信号（三角形、回復されたクロック）によって制御された受信機のビットエラーレートが図５に示されている（受信機の入力パワー（receiver input power/dBm）に関しての、ビットエラーレートＢＥＲの負の対数表示（-log(BER)））。２つの曲線が見事に一致しているのが分かる。従って本発明のクロック回復によって受信側の劣化が引き起こされない。
【００２４】
図６において、本発明の位相調整ループＰＬＬにおける位相コンパレータＰＣの構成がＳＬＡＬＯＭコンフィギュレーションを有する高速干渉スイッチＩＳの形態において示されている。ここでも光信号路は実線で、電気的な信号線は鎖線で示されている。この実施形態において出力結合信号ＣＳは複屈折光ファイバＤＬを用いて得られる。生成された出力結合信号ＣＳはデータ信号ＤＳに対して垂直に偏光されている。その際同時に複屈折光ファイバＤＬは位相遅延エレメントＤＥＬＡＹとして機能する。２つの信号ＤＳ，ＣＳは同じ向きだが、位相がずれて位相コンパレータＰＣに入力結合されかつそこで帰還された光クロック信号ＯＴＳと相関される。比較信号ＤＣＳ，ＣＣＳが形成される。これらは光クロック信号を取り出すためのバンドパスフィルタＢＰＦを介して偏光ビームスプリッタＰＢＤに供給され、ここで比較信号ＤＣＳ，ＣＣＳに光学的に分離されかつ差動増幅器ＤＡに光電変換器ＯＥＭ（ここではホトダイオードＰＤ）を介して供給される。差動増幅器ＤＡの電気的な調整信号ＲＳはそれから公知のようにローパスフィルタＬＰＦを介して電圧制御発振器ＶＣＯに供給される。該発振器は一方において回復されたクロック信号ＴＳを電気的に出力するが、それを電光変換器ＥＯＭおよび別のバンドパスフィルタＢＰＦを介して高周波光クロック信号ＯＴＳとして位相コンパレータＰＣに供給するので、位相調整ループＰＬＬは閉じられている。選択された実施例において電光変換器ＥＯＭは調整設定可能な、超高速モードロックレーザＴＭＬＬによって形成され、ここにファイバ増幅器ＦＡが接続される。干渉スイッチＩＳの動作法は、図２の電界吸収型変調器ＥＡＭに類似している。しかしこれは高周波に電気的にドライブ制御される。しかし両方の場合において２つの比較信号ＤＣＳ，ＣＣＳが形成され、これらにそれぞれ回復されたクロック信号ＴＳが関連に付けられかつ２つの比較信号ＤＣＳ，ＣＣＳは差動増幅器ＤＡに供給される。２つの実施例は近似微分によって大きな線形の動作領域を有する位相調整回路ＰＬＬの特別安定したロック作動を実現する。図５（ＢＥＲ）に示された品質に匹敵するような品質が示された。
【００２５】
図７にはＳＬＡＬＯＭコンフィギュレーションにおける位相コンパレータＰＣを有する位相調整回路ＰＬＬの信号線図が示されている。この線図において下にはスイッチングウィンドウ（スイッチングウィンドウの向きは図３のものとは反転されている）および上には結果生じる調整信号ＲＳが示されている。干渉スイッチによって得られるスイッチングウィンドウは図３に示されている、電界吸収型変調器ＥＡＭのスイッチングウィンドウより時間的に短い。それは第１に２つのスイッチングエレメントの異なっているドライブ制御にある。基本的に、電界吸収型変調器ＥＡＭによって、干渉スイッチによるのと同じように短いスイッチングウィンドウを生成することが可能である。短いスイッチングウィンドウを生成の利用は高いデータレートにおいて殊に必要である。調整信号ＲＳの強さは規定のデータレートにおいて２つの比較信号ＤＣＳ，ＣＣＳの時間的なずれに依存している。調整信号ＲＳは１／２データ周期だけのシフトの際に最大である（それまでよりも２倍強い）。このことはスイッチングウィンドウ作動において逆位相のスイッチングウィンドウに相応する。その場合２つの比較信号ＤＣＳ，ＣＣＳの位相は、それらがスイッチングウィンドウの相対向している側縁の検出に相応している程度にシフトされている。この調整設定において位相調整回路ＰＬＬの捕捉および保持領域は最大である。
【００２６】
２つの相互に位相シフトされている信号によって行われる、位相コンパレータＰＣの作動によって、微分位相評価が可能になる。その動作を図８の波形図に基づいて説明するが、図８では従来技術から公知の、単純な形（左）および本発明の微分形（右）が例示的に示されている。波形図の上には、クロック回復の電子装置のホト検出器ＰＤによって検出されたスイッチングウィンドウが示され、下には電圧制御発振器ＶＣＯの調整のために使用される引き続き処理される信号が示される。スイッチングウィンドウは、位相コンパレータＰＣ（ここでは電界吸収型変調器ＥＡＭ）を光データ信号ＤＳの周波数に対して少しシフトされている周波数によって電気的にドライブ制御することによって測定される。結果生じる比較信号ＤＣＳないしＣＣＳは差分周波数で繰り返されかつＸ軸は電界吸収型変調器ＥＡＭに入力される信号ＤＳおよびＴＳもしくはＣＳおよびＴＳの位相差によってスケーリングされる。簡単なクロック回復の場合従来技術によれば動作点は、光データ信号ＤＳの平均出力から得られる直流電圧によって確定される。電圧制御発振器ＶＣＯの調整領域はスイッチングウィンドウ側縁によって表される。データチャネル（例えばＯＴＤＭの場合）のパワーが変化すると、結果的に回復されるクロック信号ＴＳの位相もシフトされる。動作点ももはや調整領域の真ん中にはなくなるので、位相調整回路は比較的に容易にはずれる。これに対して本発明による微分クロック回復では２つの時間的にシフトされたスイッチングウィンドウが生成される。こうして差形成により、動作点がデータチャネルのパワーに無関係に常に調整領域の真ん中にある調整信号ＲＳが生じる。調整領域の大きさは位相遅延エレメントＤＥＬＡＹにおいて調整設定される光遅延を用いて２つの信号ＤＳ，ＣＳ間で最適化される。こうして本発明の微分クロック回復において出力変動、ＳＮ比、パルス形状および伝送されるビットパターンに対する依存性が大幅に低減される。測定の結果、クロック回復の長時間安定性が大幅に改善されたことが分かった。
【図面の簡単な説明】
【００２７】
【図１】本発明の一般的な位相調整回路の略図
【図２】ＥＡＭを有している本発明の位相調整回路の略図
【図３】本発明の一般的な位相調整回路の略図
【図４】アイパターンおよびＥＡＭを有している位相調整回路における電光変換後の回復されたクロック信号の波形図
【図５】ＥＡＭを有している位相調整回路に対するビットエラーを説明するダイヤグラム
【図６】ＳＬＡＬＯＭコンフィギュレーションにおける干渉スイッチを有する本発明の位相調整回路の略図
【図７】ＳＬＡＬＯＭを有する位相調整回路に対する信号波形図
【図８】ＥＡＭを有している位相調整回路と従来技術との比較を説明する信号波形図
【符号の説明】
【００２８】
ＢＥＲ            ビットエラーレート
ＢＰＦ            バンドパスフィルタ
ＣＣＳ            ＣＳに基づいた比較信号
ＣＳ              出力結合信号
ＣＩ              サーキュレータ
ＤＡ              差動増幅器
ＤＣＳ            ＤＳに基づいた比較信号
ＤＥＬＡＹ        位相遅延エレメント
ＤＧＤ            微分群遅延
ＤＬ              複屈折光ファイバ
ＤＳ              データ信号
ＥＡＭ            電界吸収型変調器
ＥＯＭ            電光変換器
ＦＡ              ファイバ増幅器
ＩＳ              干渉スイッチ
ＬＰＦ            ローパスフィルタ
ＯＣ              光出力結合器
ＯＥＭ            光電変換器
ＯＰ              演算エレメント（乗算器または除算器）
ＯＴＤＭ          光時分割多重
ＯＴＳ            光クロック信号
ＰＢＤ            偏光ビームスプリッター
ＰＣ              位相コンパレータ
ＰＣＯ            偏光調整器
ＰＤ              ホトダイオード
ＰＬＬ            光電的位相調整回路
ＲＦ              高周波信号（ラジオ周波数）
ＲＳ              調整信号
ＲＺ              零帰還（リターン・ツー・ゼロ）
ＳＬＡＬＯＭ      ループミラーにおける半導体レーザ増幅器（ＩＳコンフィギュレーション）
ＴＭＬＬ          調整設定可能なモードロックレーザ（チューニド・モード・ロックド・レーザ）
ＴＳ              クロック信号
ＶＣＯ            電圧制御発振器
【図１】
2006520134.tif 000003
【図２】
2006520134.tif 000004
【図３】
2006520134.tif 000005
【図４】
2006520134.tif 000006
【図５】
2006520134.tif 000007
【図６】
2006520134.tif 000008
【図７】
2006520134.tif 000009
【図８】
2006520134.tif 000010
【国際調査報告】
2006520134.tif 000011
2006520134.tif 000012
2006520134.tif 000013
2006520134.tif 000014
2006520134.tif 000015
2006520134.tif 000016