(57)【要約】ミキサ（１１）のギルバートセル（Ｑ３〜Ｑ８）はミキサ（１１）の１対の出力端子（ＯＵＴ１，ＯＵＴ２）の間の差分出力電圧を制御する。ミキサ（１１）の多結晶シリコン抵抗（Ｒ７）は前記差分出力電圧に対する差分負荷を供給する。ミキサ（１１）の１対の電流源（Ｑ１１，Ｑ１２）は前記ギルバートセル（Ｑ３〜Ｑ８）に対しバイアス電流を提供する。ミキサ（１１）の１対の抵抗（Ｒ８，Ｒ９）はそれぞれ、電流源（Ｑ１１，Ｑ１２）を通過する直流電流の流れを妨げる。
2006511153.tif 000002
【特許請求の範囲】
【請求項１】
第１出力端子と、
第２出力端子と、
前記第１出力端子および前記第２出力端子の間の差分出力電圧を制御するギルバートセルと、
前記差分出力電圧に対して差分負荷を供給する多結晶シリコン抵抗と、
を備えるミキサ。
【請求項２】
前記ギルバートセルに対して第１バイアス電流を供給する第１電流源と、
前記第１電流源を通過する直流電流の流れを妨げる第１抵抗と、
をさらに備える請求項１に記載のミキサ。
【請求項３】
前記第１抵抗は、多結晶シリコン抵抗である請求項２に記載のミキサ。
【請求項４】
前記ギルバートセルに対して第２バイアス電流を供給する第２電流源と、
前記第１電流源を通過する直流電流の流れを妨げる第２抵抗と、
をさらに備える請求項２に記載のミキサ。
【請求項５】
前記第２抵抗は、多結晶シリコンである請求項４に記載のミキサ。
【請求項６】
ミキサを作用させる方法であって、
前記ミキサのギルバートセルを、前記ミキサの１対の出力端子の間の差分出力電圧を制御するために作用させ、
前記ミキサの多結晶シリコン抵抗を、前記差分出力電圧に対する差分負荷を供給するために作用させる方法。
【請求項７】
前記ミキサの第１電流源を、前記ギルバートセルに対する第１バイアス電流を供給するために作用させ、
前記ミキサの第２電流源を、前記第１電流源を通過する直流電流の流れを妨げるように作用させることをさらに備える請求項６に記載の方法。
【請求項８】
前記ミキサの第２電流源を、前記ギルバートセルに対する第２バイアス電流を供給するために作用させ、
前記ミキサの第２抵抗を、前記第２電流源を通過する直流電流の流れを妨げるように作用させることをさらに備える請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般的にはミキサに関する。この発明は、特に、ダイレクトコンバージョンミキサ、ダウンコンバージョンミキサ、およびこのようなミキサにおけるギルバートセル型［Gilbert cell type］の配置に関する。
【背景技術】
【０００２】
図１は、ｎｐｎバイポーラトランジスタＱ３〜Ｑ８より構成する既知のギルバートセル構成を含む既知のＺＩＦダウンコンバージョンＲＦミキサ１０を示している。ギルバートセルは、１対の混成用電圧ＶＭ１およびＶＭ２の周波数と１対の局部発振電圧ＶＬＯ＋およびＶＬＯ−の周波数との間の周波数差分の機能として、１対の出力ＯＵＴ１およびＯＵＴ２の間で生成される差分出力電圧ＶＯ１，ＶＯ２を制御する。１対の多結晶シリコン抵抗Ｒ５およびＲ６は、ギルバートセルにバイアス電流ＩＢ１およびＩＢ２を供給するため従来から用いられている。電源電圧ＶＣＣによって多結晶シリコン抵抗Ｒ５およびＲ６を流れる直流電流の流れは、結果として、図２に例示的に示されている、データのベースバンドの下端における差分出力電圧ＶＯ１，ＶＯ２の雑音の程度となる。データのベースバンドの下端でのこの雑音は、差分出力電圧ＶＯ１，ＶＯ２により表わされる好結果の変調または復調を妨げる可能性がある。
【０００３】
このようにして、データのベースバンドの下端での多結晶シリコン抵抗Ｒ５およびＲ６による差分出力電圧ＶＯ１，ＶＯ２に対する雑音の影響は、除去されないならば、最小化することが必要である。１つの既知の解決策は、多結晶シリコン抵抗Ｒ５およびＲ６のサイズを増大させることである。図２の記載から、多結晶シリコン抵抗Ｒ５およびＲ６のサイズを増大させることがデータのベースバンドの下端での多結晶シリコン抵抗Ｒ５およびＲ６による雑音影響の量を低減可能であることは認められることである。しかしながら、多結晶シリコン抵抗Ｒ５およびＲ６のサイズを増大させることは、ミキサの大部分の適用にとっては実現不可能であるかもしれない。さらに、多結晶シリコン抵抗Ｒ５およびＲ６による顕著な雑音の影響は、図２に例示的に示されるように、１Ｈｚおよび１００Ｈｚの間で依然として存在している可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、ミキサの差分出力電圧に対する雑音の影響を、除去できないのならば、最小化する差分負荷および抵抗性の放出を提供することにより先行技術に付随する欠点に対応する。
【課題を解決するための手段】
【０００５】
この発明の１つの形態は、１対の出力端子と、ギルバートセルと、多結晶シリコン抵抗を備えるミキサである。ギルバートセルは、出力端子間の差分出力電圧を制御する。多結晶シリコン抵抗は、差分出力電圧に対して差分負荷を供給する。
【０００６】
この発明のその他の形態、特徴および長所と同様に前述の形態は、添付図面に関連して読み取られるまさに好適な実施形態の以下の詳細な説明から更に明らかとなるであろう。詳細な説明および図面は、この明細書に添付される特許請求の範囲およびその等価な範囲により定義されているこの発明の限定や範囲であるというよりもむしろこの発明を単に説明するだけのものである。
【発明を実施するための最良の形態】
【０００７】
図１に示されるように、既知のミキサ１０は、バイアスステージ２０と、差分ゲインステージ３０と、差分混成ステージ４０とを備える。バイアスステージ２０は、電流源ＣＳと、電圧源ＶＳと、ｎｐｎバイポーラトランジスタＱ１と、抵抗バンク２１と、ｎｐｎバイポーラトランジスタＱ２と、を従来のように用いて、トランジスタＱ２のエミッタ端子にバイアス電圧ＶＢを生成させる。
【０００８】
差分ゲインステージ３０は、抵抗Ｒ１と、ｎｐｎバイポーラトランジスタＱ３と、抵抗Ｒ２とを用いて、差分混成ステージ４０からトランジスタＱ３のコレクタ端子およびエミッタ端子を介して共通参照ＣＲＥＦへと混成電流ＩＭ１を引き出している。差分ゲインステージ３０はさらに、抵抗Ｒ３と、ｎｐｎバイポーラトランジスタＱ４と、抵抗Ｒ４とを用いて、差分混成ステージ４０からトランジスタＱ４のコレクタ端子およびエミッタ端子を介して共通参照ＣＲＥＦへと混成電流ＩＭ２を引き出している。
【０００９】
差分混成ステージ４０は、多結晶抵抗Ｒ５を用いて電圧源ＶＣＣからトランジスタＱ５およびＱ７のそれぞれのコレクタ端子とエミッタ端子とを介するバイアス電流ＩＢ１の流れを提供し、多結晶抵抗Ｒ６を用いて電圧源ＶＣＣからトランジスタＱ６およびＱ８のそれぞれのコレクタ端子とエミッタ端子とを介するバイアス電流ＩＢ２の流れを提供している。
【００１０】
キャパシタの形式をとる差分混成ステージ４０の低域通過フィルタは、例えば、図２に示されるデータのベースバンドのようなデータのベースバンドを定義するために、出力端子ＯＵＴ１とＯＵＴ２との間に結合される。
【００１１】
この明細書の中で既に説明されているように、単一の端子処理された既知の負荷方式における多結晶シリコン抵抗Ｒ５およびＲ６を使用するに当たっての欠点は、直流電流が、多結晶シリコン抵抗Ｒ５およびＲ６を介して流れるときに、差分出力電圧ＶＯ１，ＶＯ２に対する１／ｆの雑音の影響である。図２に示されているように、この雑音の影響は、差分出力電圧ＶＯ１，ＶＯ２用のデータのベースバンドにおける、より下端側に近い周波数で顕著となる可能性がある。
【００１２】
図３は、バイアスステージ２０（図１）、差分ゲインステージ３０（図１）、差分混成ステージ５０、および、差分バイアスステージ６０を備える、新規で独特のＺＩＦダウンコンバージョンＲＦミキサ１１を示している。
【００１３】
差分混成ステージ５０は、図１の説明に関してこの明細書で既に説明されているように、トランジスタＱ５〜Ｑ８とキャパシタＣ１を使用している。多結晶シリコン抵抗Ｒ５およびＲ６（図１）の代わりに、差分バイアスステージ６０は、ｐｎｐバイポーラトランジスタＱ１１およびＱ１２の形式の１対の電流源を使用している。電流源Ｑ１１は、電源電圧ＶＣＣからトランジスタＱ５およびＱ７それぞれのコレクタ端子およびエミッタ端子を介して、バイアス電流ＩＢ１の流れを提供し、電流源Ｑ１２は、電源電圧ＶＣＣからトランジスタＱ６およびＱ８それぞれのコレクタ端子およびエミッタ端子を介して、バイアス電流ＩＢ２の流れを提供している。トランジスタＱ１１およびＱ１２は、バイアスステージ２０からのバイアス電圧ＶＢを受け入れる、ｎｐｎバイポーラトランジスタＱ９および抵抗バンク５１により制御されるｐｎｐトランジスタＱ１０の電流ミラーである。
【００１４】
差分混成ステージ５０はさらに、出力端子ＯＵＴ１とＯＵＴ２との間で、かつ、キャパシタＣ１に並列に結合された多結晶シリコン抵抗Ｒ７を使用している。多結晶シリコン抵抗Ｒ７は、差分出力電圧ＶＯ１，ＶＯ２に対して差分負荷を使用する。この結果は、図４に例示的に示されているように、差分出力電圧ＶＯ１，ＶＯ２に対して多結晶シリコン抵抗Ｒ７による雑音の影響における、除去でないのならば、最小化である。この図面より、多結晶シリコン抵抗Ｒ７からの何れかの雑音の影響が、多結晶シリコン抵抗Ｒ７のサイズに関係なく、ＩＦデータのベースバンドの全体にわたって、除去されないならば劇的に最小化されることは、認められる。
【００１５】
差分バイアスステージ６０はさらに、電流源Ｑ１１およびＱ１２のそれぞれを通過する直流電流の流れを妨げるために、抵抗Ｒ８および抵抗Ｒ９を用いている。この結果は、図４に例示的に示されるように、差分出力電圧ＶＯ１，ＶＯ２に対して抵抗Ｒ８およびＲ９による雑音の影響における、除去でないならば最小化である。図面から、電流源Ｑ１１およびＱ１２からの何れかの雑音の影響がＩＦデータのベースバンドの全体にわたって、除去されないならば、劇的に最初化されることは認められる。１つの実施形態において、抵抗Ｒ８およびＲ９は、多結晶シリコン抵抗であることが可能である。
【００１６】
図３がこの発明の特定の適用例および実施形態を表示し、この明細書の中に表される現在の開示または請求項の範囲を制限することを志向しないということを注意することは重要である。明細書を読み解くことおよびこの明細書に添付の図面を吟味することに基づいて、バイアスステージ２０（図３）、差分ゲインステージ３０（図３）、差分混成ステージＳ５０（図３）、および差分バイアスステージＳ６０（図３）が可能であり、このような実施形態が完成されて現在記載されている発明の範囲内にあることは、この技術分野の熟練者にとって直ちに自明となるであろう。
【００１７】
この明細書に開示されたこの発明の実施形態が好適であるものとして現在考慮されているが、この発明の趣旨や範囲から逸脱することなしに種々の変形や変更がなされることが可能である。この発明の範囲は、添付の特許請求の範囲に記載されており、意味するところの範囲内および等価な範囲でもたらされる全ての変形は、それらの中に包含されるように志向される。
【図面の簡単な説明】
【００１８】
【図１】この発明の１つの実施形態による既知のミキサを示す概略図である。
【図２】図１のミキサの差分出力電圧の雑音と周波数の動作関係を示す特性図である。
【図３】この発明の１実施形態によるミキサを示す概略図である。
【図４】図３のミキサの差分出力電圧の雑音と周波数の動作関係を示す特性図である。
【図１】
2006511153.tif 000003
【図２】
2006511153.tif 000004
【図３】
2006511153.tif 000005
【図４】
2006511153.tif 000006
【国際調査報告】
2006511153.tif 000007
2006511153.tif 000008
2006511153.tif 000009