(57)【要約】誘導性コンポーネント（ＴＲ１）を電力の供給源（Vmains）に周期的に接続するための関連するスイッチングデバイス（ＦＥＴ  ＳＷ１）に結合される前記少なくとも一つの誘導性コンポーネント（ＴＲ１）を含むスイッチモード電源回路（１０）がもたらされる。前記回路（１０）は、前記スイッチングデバイス（ＦＥＴ  ＳＷ１）に対して前記少なくとも一つの誘導性コンポーネント（ＴＲ１）の結合部における電圧（Vprim）を表す信号出力部（Vsec1）を含む。前記回路（１０）は、動作中、前記スイッチングデバイス（ＦＥＴ  ＳＷ１）においてもたらされるハードスイッチング振幅（Vhard）の測定値を導き出すためのハードスイッチング振幅検出器（３００）を更に有し、前記検出器（３００）は、前記信号出力（Vsec1）を受信すると共にそれから前記ハードスイッチング振幅（Vhard）の測定値を生成するための信号処理経路を含む。前記信号経路は、前記信号出力（Vsec1）を不完全微分して、対応する不完全微分信号（DVDT）を生成するための信号微分器（３１０）と、前記ハードスイッチング（Vhard）の測定値を生成するために時間的にゲート制御された態様で前記不完全微分信号（DVDT）を積分するための信号積分器（３２０）とを含む。
2006527980.tif 000002
【特許請求の範囲】
【請求項１】
誘導性コンポーネントを電力の供給源に周期的に接続するための関連するスイッチング手段に結合される前記少なくとも一つの誘導性コンポーネントを含むスイッチモード電源回路であって、前記回路は、前記スイッチング手段に対して前記少なくとも一つの誘導性コンポーネントの結合部における電圧を表す信号出力部を含み、前記回路は、動作中、前記スイッチング手段においてもたらされるハードスイッチング振幅の量を導き出すためのハードスイッチング振幅検出器を更に有し、前記検出器は、前記信号出力を受信すると共にそれから前記ハードスイッチング振幅の量をもたらすための信号処理経路を含み、前記信号経路は、
前記信号出力を不完全微分して、対応する不完全微分信号を生成するための信号微分手段と、
前記ハードスイッチングの量をもたらすために時間的にゲート制御された態様で前記不完全微分信号を積分するための信号積分手段と
を含むスイッチモード電源回路。  
【請求項２】
前記検出器は、時間的ゲート制御を前記積分手段に適用するためのタイミング手段を更に含む請求項１に記載の回路。  
【請求項３】
前記タイミング手段は、時間的ゲート制御を前記微分手段にもたらすようにも構成される請求項２に記載の回路。
【請求項４】
前記タイミング手段は、前記スイッチング手段の各々の導通サイクルの間、前記微分手段及び前記積分手段の少なくとも一つをリセットするように構成される請求項２に記載の回路。  
【請求項５】
前記スイッチング手段の各々の導通サイクルは、動作中、
前記スイッチング手段がほぼ非導通状態からほぼ導通状態にスイッチする下方向ストロークと、
前記スイッチング手段がほぼ導通状態からほぼ非導通状態にスイッチする上方向ストロークと  
を関連して有し、
前記検出器は、前記上方向ストロークにわずかに先行して開始されると共に、サイクルの間の前記ハードスイッチング振幅の量を導き出すために前記各々のサイクルの下方向ストロークの完了のわずか後に終了させられる期間において前記出力信号を不完全微分し得ると共に後続して積分し得るように構成される請求項１に記載の回路。 
【請求項６】
前記スイッチング手段の各々の導通サイクルは、動作中、
前記スイッチング手段がほぼ非導通状態からほぼ導通状態にスイッチする下方向ストロークと、
前記スイッチング手段がほぼ導通状態からほぼ非導通状態にスイッチする上方向ストロークと  
を関連して有し、
前記検出器は、
前記各々のサイクルの下方向ストロークからもたらされる第一の微分信号ピークの終わりから、前記第一のピークの後に前記サイクル内にもたらされる後続する第二の微分信号ピークを含むようにほぼ開始させられ、
前記サイクルの間のハードスイッチング振幅の量を導き出すために、前記第二の微分信号ピーク内又は前記第二の微分信号ピークの後に終了させられる
期間において前記出力信号を不完全微分し得ると共に後続して積分し得るように構成される請求項１に記載の回路。  
【請求項７】
前記微分手段は、抵抗と、関連するコンデンサとの電位分割器結合体として実現され、前記抵抗及び前記コンデンサは、前記結合体が、前記ハードスイッチング振幅の量をもたらすときの使用に適した前記信号出力の不完全微分をもたらし得るようにすることが可能な関連する時定数を規定する請求項１に記載の回路。    
【請求項８】
前記微分手段は、抵抗と、関連するインダクタとの電位分割器結合体として実現され、前記抵抗及び前記インダクタは、前記結合体が、前記ハードスイッチング振幅の量をもたらすときの使用に適した前記信号出力の不完全微分をもたらし得るようにすることが可能な関連する時定数を規定する請求項１に記載の回路。  
【請求項９】
スイッチモード電源、モータ制御器、バッテリチャージャ、イオン化装置、及び高電圧バイアス発生器のうちの少なくとも一つにおける使用が可能である請求項１に記載の回路。
【請求項１０】
スイッチモード電源回路においてハードスイッチング振幅の量をもたらす方法であって、前記回路は、誘導性コンポーネントを電力の供給源に周期的に接続するための関連するスイッチング手段に結合される前記少なくとも一つの誘導性コンポーネントを含み、前記回路は、前記スイッチング手段に対して前記少なくとも一つの誘導性コンポーネントの結合部における電圧を表す信号出力部を含み、
（ａ）  動作中、前記スイッチング手段においてもたらされる前記ハードスイッチング振幅の量を導き出すためのハードスイッチング振幅検出器を備える前記回路をもたらし、前記検出器は、前記信号出力を受信すると共にそれから前記ハードスイッチング振幅の量をもたらすための信号処理経路を含むステップと、
（ｂ）  対応する不完全微分信号を生成するために前記信号経路において含まれる信号微分手段を使用して、前記信号出力を不完全微分するステップと、
（ｃ）  前記ハードスイッチングの量をもたらすために前記信号経路において含まれる信号積分手段において、時間的にゲート制御された態様で前記不完全微分信号を積分するステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電力回路、例えばスイッチモードモータ制御器（コントローラ）及びスイッチモード電力供給器に関し、特に限定はされないが、本発明は、内部のハードスイッチング振幅を検出するための特徴を含むスイッチモード電力回路に関する。更に本発明は、スイッチモード電力回路においてハードスイッチング時のハードスイッチング振幅を検出する方法、例えばスイッチモード電力供給器においてハードスイッチング振幅を検出する方法にも関する。
【背景技術】
【０００２】
スイッチモード電力回路、例えばスイッチモードモータ制御器及びスイッチモード電力供給器はよく知られている。当該回路は通常、例えば電界効果トランジスタ（field effect transistor (FET),）、バイポーラスイッチングトランジスタ、トライアック（triac）及び／又はシリコン制御整流器（silicon controlled rectifier (SCR)）のような一つ又はそれより多くの電力スイッチングデバイスを含む。ますますフェライトトランスのようなより小型の磁気コンポーネントの同時使用を可能にする比較的より速いスイッチング速度のために、ＦＥＴはスイッチモード電力回路においてますます使用される。
【０００３】
スイッチモード電力回路を設計するときに考慮されるべき重要パラメータは、ハードスイッチング振幅であり、ハードスイッチング振幅は、デバイスが導通状態に駆動されるとき、すなわちターンオンされるときにスイッチングデバイスの間にもたらされる電圧として規定される。
【０００４】
米国特許第6,069,804号公報は、入力双方向スイッチ及び少なくとも一つの第一の出力双方向スイッチを有する多重出力且つ多重方向電力コンバータを開示している。更に前記コンバータは、入力巻き線及び少なくとも一つの出力巻き線を有する結合インダクタ（coupled inductor）を含んでいる。入力巻き線は、ＦＥＴ技術を使用して実現される入力双方向スイッチ及び入力電圧源に直列に接続される。各々の結合インダクタ出力巻き線は、対応する出力電圧源、例えばコンデンサ及びここでもＦＥＴ技術を使用して実現される当該コンデンサの各出力双方向スイッチコンデンサに直列に接続される。更に前記コンバータは第一及び第二の制御信号をもたらすためのクロック回路を含み、各々の信号は、第一及び第二の状態を有する。第一及び第二の信号はそれぞれ入力及び出力スイッチに接続される。更に第一及び第二の信号は、当該信号の状態に関してほぼ相互に相補的になるように構成される。  
【０００５】
電力コンバータは、出力電圧だけでなく、入力及び出力巻き線における電流を検出し、当該電流からコンバータが共振モードで機能することを可能にするためのコンバータのクロック周波数を調整するためにコンバータからの出力電圧の量とともに検出するための共振移行（遷移）制御手段（resonant transition controlling means）を含むように修正されることが可能である。
【０００６】
コンバータは、当該コンバータのクロック回路が結合インダクタの入力側と出力側との両方に結合されるために、ことによると実現するのが高価になるが、このような接続は、スイッチを制御するために含まれるべき追加の結合トランスを必要とする。更にコンバータは、当該コンバータの動作の態様としてハードスイッチング振幅情報を利用しない。  
【０００７】
米国特許6,433,491号公報は、ハードスイッチング振幅に対応する信号を生成する方法を開示している。当該方法は、トランス結合デバイス（transformer-coupled device）において一次巻き線電位（ポテンシャル）を検出するための容量分割器（ディバイダ）（capacitive divider）の使用に関する。当該方法は、ハードスイッチングの大きさの直接表示をもたらすためのサンプル・ホールド回路（sample-and-hold circuit）に関して分割器の時間的な制御リセット（temporally controlled resetting）を含む。しかしながら、当該方法は、正確なタイミング情報を必要とし、ことによると比較的高い電位にもたらされる一次巻き線、例えば電源供給ＳＭＰＳ（mains-supplied SMPS）におけるものとしてもたらされる一次巻き線に直接関連する。従って、この米国特許は、ハードスイッチング振幅を決定する最適でない方法を説明するものと考えられる。
【０００８】
本発明者は、例えば上記の方法ばかりでなく電力制御器及びスイッチモード電源のような他の同様な種類のスイッチモード回路において、ハードスイッチング振幅を測定することが所望され得ることを評価している。例えば、スイッチモード電源システム（switch mode power supply (SMPS) system）において、非ゼロ電位（non-zero potential）がその間にもたらされる一方で、その中の一つ又はそれより多くの電力電力制御スイッチングデバイスがターンオンされる場合、すなわち導通状態に駆動される場合、スイッチング損失（ロス）は発生する。
【０００９】
ＳＭＰＳ用用途において、ハードスイッチングは不可避であり、例えばＳＭＰＳ負荷条件を変えることに応答してハードスイッチング振幅は可変である。このような環境において、例えば回路過負荷（オーバロード）のときに回路保護遮断（シャットダウン）をもたらすために、当該振幅に依存して他のコンポーネントに調整（抑制）をもたらすことは、多くの場合、所望され得る。更に、このようなハードスイッチングの発生に関係するタイミング情報は、例えば電源電気的入力供給部（mains electrical input supply）が含まれる追加の絶縁分離コンポーネントを含む必要性のために、多くの場合、利用可能でないか、又は得ることが比較的高価になる。このようなＳＭＰＳ用途の例は、一次及び二次巻き線を備えるトランスを含む双方向フライバックコンバータであり、前記一次巻き線は一次ＦＥＴスイッチングデバイスに接続され、好ましくは前記一次デバイスはターンオン、すなわち導通状態にスイッチされるが、その間にもたらされる電圧はほぼゼロの大きさになり、すなわち前記一次デバイスは、好ましくはソフトスイッチングになり得る。それによって、ＦＥＴデバイスのハードスイッチング振幅をモニタする必要性が発生し、このようなモニタリングは従来、二次巻き線に関連する回路のほぼ周辺で実現される制御ループを含むことによって実現される。従って、ハードスイッチング振幅は従来から、自身のトランス巻き線の一つの間にもたらされる電圧をモニタすることによって双方向コンバータの二次領域でモニタされている。当該構成において、ことによると追加の高価なコンポーネントが含まれる限り、一次巻き線に関する正確なスイッチングタイミング情報は通常、二次回路において利用可能にならない。
【００１０】
本発明者は、正確な時間情報をもたらす必要性なしにトランス型コンポーネントの二次巻き線の間にもたらされる信号をモニタすることによってトランス型コンポーネントを含むスイッチモード回路においてハードスイッチング振幅を決定し得ることが特に所望されることが可能であり、それによってことによると当該スイッチモード回路のコスト及び複雑性が低減されることを評価している。    
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、改善されたスイッチモード電源を提供することにある。本発明は独立請求項によって規定される。従属請求項は有利な実施例を規定する。    
【課題を解決するための手段】
【００１２】
本発明の利点は、ハードスイッチング振幅の量を決定する従来のアプローチと比較してより低い費用、より低い複雑性、及びより高い正確性のうちの少なくとも一つになる態様で回路がハードスイッチング振幅の量をもたらし得ることにある。
【００１３】
好ましくは、検出器は、積分手段に対する時間的ゲートティング（ゲート制御）（temporal gating）をもたらすためのタイミング手段を更に含む。タイミング手段は、ハードスイッチング振幅の変化に応じてより大きく影響される信号出力の特定の部分が、ハードスイッチング振幅の量をもたらすために選択されることを可能にする点で有利になる。
【００１４】
より好ましくは、タイミング手段は、微分手段（differentiating means）に対する時間的ゲートティングをもたらすようにも構成される。このような微分手段の更なる時間的ゲーティングは、ハードスイッチング振幅の自身の量をもたらすとき、検出器の精度を改善させ得る。
【００１５】
好ましくは、ハードスイッチング振幅のほぼ瞬時且つことによるとより正確な量をもたらすため、タイミング手段は、スイッチング手段の各々の導通サイクルの間、積分手段及び微分手段のうちの少なくとも一つをリセットするように構成される。当該リセットは、回路が、ほぼ瞬時に更新されるハードスイッチング振幅の量をもたらすことを可能にし得る。
【００１６】
好ましくは例えば簡単な態様で電気的絶縁分離をもたらすと共に回路コスト及び複雑性を低減するため、微分手段は、抵抗と、関連するコンデンサとの電位分割器結合体として実現され、前記抵抗及びコンデンサは、ハードスイッチング振幅の量を生成するときの使用に適した信号出力の不完全微分をもたらすことが可能な結合体をもたらし得る、関連する時定数を規定する。
【００１７】
好ましくは前記回路は、スイッチモード電源、モータ制御器、バッテリチャージャ、イオン化装置（ionizing apparatus）、及び高電圧バイアス発生器（high-tension bias generator）のうちの少なくとも一つにおける使用が可能である。ハードスイッチング振幅の量は、フィードバック調整器、過負荷保護器、及び電力モニタの一つ又はそれより多くに対して使用されることが可能である。
【００１８】
本発明の特徴が、本発明の範囲を逸脱することなく何れかの組み合わせにおいて結合され得ることは評価されるであろう。
【００１９】
本発明の実施例は、この場合例によってのみ記載されるであろう。            
【発明を実施するための最良の形態】
【００２０】
本発明を説明するため、ハードスイッチング振幅を測定する従来のアプローチがまず、従来技術に対して本発明をより明らかに並べるために本発明の実施例に後続して詳細に記載されるであろう。
【００２１】
図１において、多くの場合、bidiflyコンバータとして知られている双方向フライバックコンバータとして実現される従来のスイッチモード電源（ＳＭＰＳ）の概略図が示されており、当該電源は概して１０によって示されている。電源１０は、一次巻き線Lprimと、第一及び第二の二次巻き線Lsec1及びLsec2とをそれぞれ有するフェライト芯トランスＴＲ１（ferrite-cored transformer）を有している。一次巻き線Lprimは、二次巻き線Lsec1及びLsec2から電気的に絶縁分離されている。更に、一次巻き線Lprimは、一次電界効果トランジスタスイッチＦＥＴ  ＳＷ１及び電源電気的供給部（mains electrical supply）Vmainsと直列に接続されている。電源Vmainsは、例えば電解蓄積コンデンサ（electrolytic storage capacitor）（図示略）に結合される好適な高電圧ブリッジ整流器（high-voltage bridge rectifier）によって交流電源（alternating mains supply）からもたらされることが可能である。
【００２２】
一次スイッチＦＥＴ  ＳＷ１は、自身の製造のモードの結果として寄生ドレイン・ソース間容量Cparを含んでいる。一次スイッチＦＥＴ  ＳＷ１のゲート電極は、一次駆動回路３０に結合される。
【００２３】
第二の二次巻き線Lsec2は整流ダイオードＤ１を介して、動作中、電圧差Vout2が両端間にもたらされるコンデンサＣ２に結合されている。同様に、示されているように、第一の二次巻き線Lsec1がコンデンサＣ２及び二次電界効果トランジスタスイッチＦＥＴ  ＳＷ２と直列に接続されており、動作中、電圧差Vout1はコンデンサＣ1の間にもたらされる。示されているように、一次巻き線Lprimが一次スイッチＦＥＴ  ＳＷ１に結合される出力結合部は電圧差Vprimを規定する。同様に、第一の二次巻き線Lsec1が二次スイッチＦＥＴ  ＳＷ２に接続される出力結合部は、ハードスイッチング振幅検出器（ＳＷ  ＤＥＴ）２０に結合されている出力電圧Vsecを規定し、当該スイッチング検出器２０は、他のコンポーネントとの間に、動作が正確に時間ゲート制御され得るサンプル・ホールド回路（sample-and-hold circuit）を含んでいる。二次スイッチＦＥＴ  ＳＷ２は、磁化電流Imagnが基準電流Irefよりも小さくなるとき、リセット入力部Ｒが、スイッチＦＥＴ  ＳＷ２を非導通オフ状態にスイッチするように動作し得る回路（図示略）に結合されているフリップフロップ３５のＱ出力部から駆動される。電流Imagnは後に規定される。更に、フリップフロップ３５は、開始二次ストローク（ST. SEC. STR.）線（start secondary stroke (ST. SEC. STR.) line）が論理１状態を呈しているとき、二次スイッチＦＥＴ  ＳＷ２をオン状態で導通させるために開始二次ストローク線に結合されているセット入力部Ｓを含んでいる。
【００２４】
図２を参照すると、概して４０によって示される時間グラフが示されており、グラフ４０は電源１０の動作に関係している。グラフ４０は、時間Ｔを示す横座標軸５０を有している。更に、グラフ４０は、トランスの一次側に参照されるトランスＴＲ１の全ての巻き線において流れる電流の合計（和）に対応する磁化電流Imagnを示す第一の縦座標軸６０ａも有しており、当該参照は、一次及び二次巻き線Lprim並びにLsec1及びLsec2の巻き数割り当てを考慮している。更にグラフ４０は、図１に示されているように、電圧差Vprim、すなわち一次スイッチＦＥＴ  ＳＷ１が一次巻き線Lprimに結合されている結合部における電位を示す第二の縦座標軸６０ｂも有している。
【００２５】
電源１０の動作は、この場合図１及び２を参照して概略的に記載されるであろう。一次巻き線Lprimを通じる磁化電流が増大させられるグラフ４０における期間t0bの間、すなわち期間t0の後半部分の間、一次スイッチＦＥＴ  ＳＷ１は、電圧VprimがスイッチＦＥＴ  ＳＷ１の間でほぼゼロに近付けられる導通状態にある。一次巻き線Lprimを通じる磁化電流は、縦座標軸６０ａに対して記載されているように、当該期間t0bの間、ほぼゼロの大きさから増加させられる。逆にグラフ４０における期間t1の間、合計された磁化電流Imagnは、示されているように、最終的に値Irefまで漸進的に（徐々に）減少する。期間t0aの間、電圧Vprimは、一次巻き線LprimのインダクタンスLprim及び一次スイッチＦＥＴ  ＳＷ１の寄生容量Cparを有する共振回路が形成されるために発生する共振リンギング（resonant ringing）によってもたらされる漸進的な減衰（decay）７０を示す。漸進的な減衰７０は、一次スイッチＦＥＴ  ＳＷ１においてもたらされるハードスイッチングを示す７５によって示されている急峻な（鋭い）減衰によって後続される。図２において、インスタンスＦ１、Ｆ２、Ｆ３、及びＦ４は、
(a)Ｆ１：一次スイッチＦＥＴ  ＳＷ１のスイッチオフ、
(b)Ｆ２：二次スイッチＦＥＴ  ＳＷ２のスイッチオフ、
(c)Ｆ３：一次スイッチＦＥＴ  ＳＷ１のスイッチオン、及び
(d)Ｆ４：二次スイッチＦＥＴ  ＳＷ２のスイッチオン
に対応する。
【００２６】
期間t0bの間、一次巻き線Lprimを通じる電流は、トランスＴＲ１において磁場をもたらし、その後、当該場はその後の期間t1においてここでも減衰させられる。二次スイッチＦＥＴ  ＳＷ２は、トランスＴＲ１内に保存されている磁化エネルギをコンデンサC1に伝達するために導通するように自身の関連するフリップフロップによって駆動される。一次スイッチＦＥＴ  ＳＷ１が、当該スイッチの間の比較的低い電位で導通状態にスイッチされ、それによって、電源１０における動作において発生するスイッチング損失が低減される結果、期間t1の終わりにImagnの負性値がコンデンサCparを充電するという有用な特徴を電源１０は利用する。好ましくは、基準電流Irefの大きさは、一次スイッチＦＥＴ  ＳＷ１のスイッチオン時におけるハードスイッチング振幅を示す電位Vhardによって制御される。巻き線Lsec1及びLsec2に対する一次巻き線Lprimとの間の電源絶縁分離に対する必要性のために、二次巻き線Lsec1及びLsec2の一つ又はそれより多くにおいてハードスイッチング振幅Vhardを決定することは従来技術である。しかしながら、二次巻き線におけるハードスイッチング振幅を決定する従来のアプローチはこれまで、不都合なことに高価なアプローチ及び十分に正確でないアプローチのうちの一つ又はそれより多くであった。それ故に本発明者は、二次巻き線Lsec1及びLsec2においてハードスイッチング振幅を測定する、改善された本方法がことによると有利になることを評価している。
【００２７】
従来の双方向フライバックコンバータにおいて、本発明者は、一次スイッチＦＥＴ  ＳＷ１が、例えば図２において７５によって表されるように、自身の導通状態に駆動される時点で発生する、例えば図２において７０によって表されるような急峻な傾き（スロープ）からの一次スイッチＦＥＴ  ＳＷ１のスイッチオンの後にもたらされるリンギングの間で区別することを所望され得ることを評価している。このような区別をもたらすため、正確なタイミング信号が電源１０内にもたらされることが必要になることは従来から予期されてきた。一次スイッチＦＥＴ  ＳＷ１に関連するタイミング信号が電源１０において利用可能になると、当該信号は、有利なことに、ハードスイッチング振幅を測定するために使用されており、テレビジョン及び関係するビジュアルモニタユニット（visual monitor
unit）において本発明者によって以前から研究されてきた。
【００２８】
本発明者は、元の信号が、対応する微分信号をもたらすために、時間微分され得ることを評価している。更に本発明者は、元の信号が、微分信号に積分を適用することによって再生され得ることも考えている。確かに、本発明者は、微分信号の一部が、元の信号の対応する部分をほぼ再生するために積分され得ることも評価している。例えば電源１０において、電圧Vprim又は二次巻き線Lsec1及びLsec2の一つ又はそれより多くにおいて利用可能なそれの対応する型（バージョン（version））は、対応する微分信号dVprim/dtをもたらすように微分されることが可能であり、それによって、コンデンサCparを通じて流れる電流の量は導き出され得る。コンデンサCparを通じて流れる電流は、一次スイッチＦＥＴ  ＳＷ１の各々の導通サイクル、すなわちストロークの立上がりエッジ（leading edge）及び立下がりエッジ（trailing edge）の間、一次巻き線Lprimを通じて流れる電流にほぼ等しくなる。従って、積分器を使用して微分信号dVprim/dtを積分することによって、電圧Vprimの量を再現することは実行可能である。信号dVprim/dtをもたらすために理想微分器（differentiator）が使用される状態において、微分器は、電圧Vprimにおける比較的急速な変化が電源１０において発生する期間の間、有用な信号しかもたらさない。
【００２９】
本発明者は、電源１０の動作を制御するために、特に一次スイッチＦＥＴ  ＳＷ１が、図２における漸進的な減衰７０に対応する自身の導通状態にスイッチオンされるとき、コンデンサCparに渡る電圧を測定することが所望され得ることを評価している。減衰７０は、コンデンサCparの放電を含む持続期間（temporal duration）である。実際、この持続期間は10nsのオーダになる。このような比較的短い期間のために正確なタイミング信号を生成することは、ことによると問題になる。
【００３０】
図３を参照すると、一次巻き線Lprimにもたらされる電圧Vprimは図２と同様の態様で縦座標軸６０ｂに対して示されている、概して１００によって示されるグラフが示されている。更に、縦座標軸１１０ａに対して、電圧Vprimの時間微分型、すなわち信号dVprim/dtが示されている。縦座標軸１１０ｂに対して示されているように、信号Vprimを再現するために信号dVprim/dtが積分され得ることは図３から評価されるであろう。
【００３１】
本発明者は、一次スイッチＦＥＴ  ＳＷ１のスイッチオンに対応する微分ピーク１５０の下の領域が興味深いことを評価している。更に、ハードスイッチング振幅制御のために、本発明者は、ハードスイッチングが開始させられる各々のサイクルにおける時点から電圧Vprimを再生（regenerate）することは所望され得ることも特定している。従って、非理想微分器（non-ideal differentiator）が使用される場合、微分ピーク１５０の下の領域は、比較的より長い期間に渡って効果的に分散させられる。当該非理想微分器からの出力は積分されることが可能であり、立上がりハードスイッチングピーク１５０は、積分を開始するためのタイミング信号として使用され得る。好ましくは、微分器のための時定数は、比較的大きくなるように選択され、積分は、有利なことに、一次スイッチＦＥＴ  ＳＷ１の後続する導通サイクル、すなわちストロークがもたらされる前に完了させられる。更に好ましくは、微分器は、時定数t = Rd Cdが２５％になるか、又は図２に示されるインタバルt0よりも少なくなる、関連するコンデンサCdに接続される抵抗Rdを有するネットワークを使用して実現される。随意的に、微分器にもたらされる信号Vprimは、より長い積分時間が使用されることを可能にするために、時間t0よりも長い期間の間、抑圧（抑制）され得る。
【００３２】
従って、電圧Vprimに対応する入力信号を処理するための時間的ゲート制御型積分器（temporally-gated integrator）と直列に結合される不完全微分器（imperfect differentiator）を使用して電源１０においてハードスイッチング振幅の表示を導き出すための第一及び第二の方法Ｍ１及びＭ２がもたらされる。これらの二つの方法は、２００によって示されるグラフが含まれる図４において概略的に示されている。
【００３３】
第一の方法Ｍ１において、一次スイッチＦＥＴ  ＳＷ１においてもたらされる電圧Vprimは、上記のような不完全Rd Cd微分器を通じて、記載のように期間t1の間、時間的ゲート制御される積分器に結合され、第一のピーク２１０の存在は、期間t1の間、タイミング制御／同期のために使用される。期間t1の終わりにおける積分器の出力はそれから、一次スイッチＦＥＴ  ＳＷ１においてもたらされるハードスイッチング振幅Vhardを示す。第一の方法Ｍ１において、微分器出力のより早い履歴なしで積分を開始することが必要になり、それ故に好ましくは、期間t1に先行してすぐに、微分器の抵抗Rdは、例えば、リセットするために、後により詳細に記載されるようにアナログＦＥＴスイッチを使用することによって、好ましくは、自身の端子の間で短絡される。
【００３４】
第二の方法において、一次スイッチＦＥＴ  ＳＷ１においてもたらされる電圧Vprimは、不完全Rd Cd微分器を通じて、記載のように期間t2の間、時間的ゲート制御される上記の積分器に結合される。期間t2は、一次スイッチＦＥＴ  ＳＷ１のスイッチオフ遷移を含んでいるが、自身の後続するハードスイッチオン遷移及び第二の方法のための積分器ゲートタイミングをあまりクリティカルにすることのない周辺の更なる時間についてディスエーブル（disable）（無効化）される。好ましくは、期間t2は、最初のハードスイッチング期間を除く完全な導通サイクルを含む。期間t2の終わりにおける積分器の出力は、ハードスイッチング振幅Vhardを示す。
【００３５】
本発明を更に説明するために、この場合その実施例が図５に関して記載されるであろう。図５において、上記のコンデンサC1と共に自身の第一の二次巻き線Lsec1を備える自身のトランスTR1を含む電源１０が示されており、当該電源の二次スイッチFET  SW２は、自身の対応するフリップフロップ３５に結合されている。図５における電源１０は、概して３００によって示されると共に破線３０５内に含まれるハードスイッチング振幅検出器も備えている。検出器３００は、不完全微分器３１０と、時間的ゲート制御型積分器３２０と、時間的ゲート制御信号DISDIF及びDISINTを微分器３１０及び積分器３２０にそれぞれもたらすための制御ユニット３３０とを有している。積分器３２０からの出力信号線Vhardは、動作中、一次スイッチFET  SW１において発生するハードスイッチング振幅の量をもたらすように構成される。信号DISDIF及びDISINTは、微分器３１０及び積分器３２０をそれぞれリセットし得るように構成される。更に、制御ユニット３３０は、ハードスイッチングが予測されるが、従来技術と比較して時間的に正確でない時間インタバルを概して示す信号を受信するための入力信号線HSEを備える。
【００３６】
微分器３１０は、第一及び第二の端子を含むコンデンサCdを有する。第一の端子は、示されるように、二次スイッチFET  SW２と第一の二次巻き線Lsec1との結合部に対するものである。コンデンサCdの第二の端子は、抵抗Rdの第一の端子及びFETスイッチFET  SW3の第一のスイッチ端子に結合される。抵抗Rdの第二の端子とFETスイッチFET  SW3の第二のスイッチ端子とは両方とも信号グランドに結合される。コンデンサCdの第二の端子において、DVDTで示される不完全微分信号出力部がもたらされる。スイッチFET  SW3の制御入力部は、微分器３１０をディスエーブルするために信号線DISDIFに接続される。微分器３１０の時間的スイッチングが、後により詳細に記載されるであろう。微分器３１０は、等式１（Ｅｑ．１）のラプラシアン形態で記載され得る伝達関数をもたらすように動作し得る。
【数１】
2006527980.tif 000003
ここで、ｓはラプラシアン演算子（Laplacian operator）である。
【００３７】
積分器３２０は、出力電流iが、比例定数k1によって信号DVDTに線形的に関係している電流源３２５を含む。電流源３２５の出力部は、積分コンデンサCintの第一の端子及びFETスイッチFET  SW4の第一のスイッチ端子に接続される。コンデンサCintの第二の端子及びスイッチFET  SW4の第二のスイッチ端子は、上記の信号グランドに結合される。
【００３８】
動作中、コンデンサCintの第一の端子において生成される信号は、より早期に記載の第一の一次スイッチFET  SW１で発生するハードスイッチング振幅を示す信号Vhardになる。更に、微分器３２０は、等式２（Ｅｑ．２）において規定されているように、ラプラシアン伝達関数をもたらすように動作し得る。
【数２】
2006527980.tif 000004
ここで、k1及びk0は積分器３２０の演算定数（operating constant）である。
【００３９】
等式１と等式２とを結合することによって、等式３（Eq.3）においてもたらされているような全ラプラシアン伝達関数がもたらされる。
【数３】
2006527980.tif 000005
【００４０】
後に記載される適切な時間的スイッチによって、等式１及び３の分母におけるユニティ（１）に対する項sRdCdの意義は、一次スイッチＦＥＴ  ＳＷ１のハードスイッチング振幅の量を導き出すために使用され得ることにある。
【００４１】
制御ユニット３３０は、自身の第一の端子において第一の二次巻き線Lsec1のVsec信号出力部に接続されると共に、自身の第二の端子において抵抗Rcの第一の端子、アナログスイッチＦＥＴ  ＳＷ５の第一のスイッチ端子、及び動作中、ハードスイッチング振幅を示すVhard出力部に接続される入力コンデンサCcを含む。更に、示されているように、抵抗Rcの第二の端子とスイッチＦＥＴ  ＳＷ５の第二のスイッチ端子とは前記信号グランドに結合される。更に、示されているように、ＨＳＥ入力部は、論理インバータ３４０を介してスイッチＦＥＴ  ＳＷ５のスイッチング制御入力部に結合される。抵抗Rcの第一の端子においてもたらされる信号は、必要ならば追加のコンポーネント（図示略）で、ヒステリシス特性を示すように構成される比較器３５０に結合されて、前述の信号DISDIF及びDISINTが生成される。
【００４２】
図５において、SMPS１０に結合されるハードスイッチング振幅検出器３００が示されているが、他の種類の電子スイッチング回路、例えばほんの数例を挙げると、電力をスイッチリラクタンス（磁気抵抗）モータ（switched-reluctance motors）にもたらすのに適したスイッチモードモータ制御回路、コンベアベルトのような牽引アセンブリ、バッテリチャージャ、蛍光照明デバイス、高電圧イオン化器（high voltage ionizer）、イオン化ウエハ浄化器（ionizing water purifier）、及び線形アクチュエータ（linear actuator）に接続されることにも適していることは評価されるであろう。
【００４３】
検出器２００の動作を記述するため、図６も図５に関して参照されるであろう。図５の検出器３００において実現される第一の方法において、一次スイッチFET  SW１の下方向導通ストローク（downward conducting stroke）は、示されているように上記のピーク１５０をもたらす。HSE信号は、ピーク１５０及びその周辺の時間を含む期間の間、オン状態において保持されるように構成される。微分器３１０は、ピーク２１０を含むが、自身の後続するピーク２１５を除く期間の間、制御ユニット３３０からのDISDIF信号に応答して抵抗Rdを短絡する自身のスイッチFET  SW3によってディスエーブルされる。同様に、積分器３２０は、示されているように信号DISINTに応答してコンデンサCintを短絡する自身のスイッチFET  SW4によって同様にディスエーブルされ、当該ディスエーブルは、一次スイッチFET  SW１の一次上方向ストローク（primary upward stroke）の期間を含んでいる。結果として、ピーク２１０は、正確なタイミング情報をもたらし得るが、ピーク２１５は、ハードスイッチング振幅Vhardの量を導き出すための関連した情報を含んでいる。一次スイッチFET  SW１の各々のスイッチングサイクルに対して、検出器３１０は、ハードスイッチング振幅Vhardを測定し得ると共に、検出器３００から対応する出力をもたらし得る。
【００４４】
従って、制御ユニット３３０は、信号Vsecを検出（センス）すると共に、ヒステリシス比較器３５０の動作によってそれからDISINT及びDISDIV信号を生成するように動作し得る。HSE信号は、抵抗Rd及び自身の関連するコンデンサCcによって形成される第二の微分器をディスエーブルするように動作することが可能であり、それによって、積分器３２０にもたらされるDVDT信号は、ハードスイッチングが予測される時間窓（タイムウィンドウ（time window））の外側の外乱（disturbance）から防止される。しかしながら、DISINT信号の含有は、本発明にとって本質的なことではない。ハードスイッチングモーメントが検出されるとき、DISINT信号は論理オフ状態にセットされ、DVDT信号下の実効領域（effective area）の積分が開始される。
【００４５】
検出器３００は、微分器３１０のリセットが必要とされる上記の第二の方法M2においても動作し得る。図４に示されているように、積分器３２０は、出力部DISINTによってスイッチFET  SW4に結合される制御ユニット３３０によってスイッチされる。第二の方法M2において、微分器３１０の出力の積分は、示されているように、一次スイッチFET  SW１の上方向ストローク及び対応するその後の下方向ストロークを含むが、何れのハードスイッチング過渡からの寄与も除く期間t2を通じてもたらされる。
【００４６】
最終的に、BIDIFLY信号は、いつスイッチSW2がオン・オフするかを示す。
【００４７】
上記の本発明の実施例が、本発明の範囲から逸脱することなく修正され得ることは評価されるであろう。例えば、一つ又はそれより多くの抵抗性コンポーネントと共に接続される一つ又はそれより多くの容量性コンポーネントを使用する不完全積分器及び／又は不完全微分器の生成が記載されているが、一つ又はそれより多くの誘導性コンポーネントと共に接続される一つ又はそれより多くの抵抗性コンポーネントが、不完全積分器及び／又は不完全微分器を実現するための代わりの構成体として使用されてもよいことは評価されるであろう。
【００４８】
アナログ態様でアナログコンポーネントを使用して実現されるか、若しくはディジタルコンポーネント及びソフトウエアの一つ又はそれより多くを使用してディジタル態様で実現されるか、又はこれらの態様の混合で実現される検出器３００は、その内部にもたらされるハードスイッチング振幅の量を導き出すための広範囲のスイッチモード回路に適用可能である。当該振幅は、ことによると、他の回路及びサブシステムのオーバロードシャットダウン、調整、及びスイッチングインのようないくつかの異なる機能を制御するために使用され得る。
【００４９】
上記において、単数形が複数形も含むことを意図していることは評価されるであろう。同様に、単語“有する”、“含む”、及び“持つ”等のような表現は、排除するものではないと解釈されるべきであり、すなわち他の要素の存在を許容するものと解釈されるべきである。
【００５０】
請求項において、括弧の間に置かれる請求項の参照符号は、いずれも当該請求項の保護範囲を限定するものではない。構成要素に先行する冠詞“a”又は“aｎ”は、複数の構成要素を排除するものではない。いくつかの手段を列挙する装置の請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項において再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。      
【図面の簡単な説明】
【００５１】
【図１】双方向フライバックコンバータとして実現される、知られているスイッチモード電源（ＳＭＰＳ）の概略図である。
【図２】図１の電源の動作を示すグラフである。
【図３】図１の電源の一次スイッチにおいて動作中に発生する電位を再現するために時間積分によって後続される時間微分を示すグラフである。
【図４】ハードスイッチング振幅の測定値Vhardを導き出すために、時間的にゲート制御される積分によって後続される不完全な微分を示すグラフである。
【図５】本発明の第一の実施例の概略図である。
【図６】図５に記載の実施例に関する時間的スイッチング図である。
【図１】
2006527980.tif 000006
【図２】
2006527980.tif 000007
【図３】
2006527980.tif 000008
【図４】
2006527980.tif 000009
【図５】
2006527980.tif 000010
【図６】
2006527980.tif 000011
【国際調査報告】
2006527980.tif 000012
2006527980.tif 000013