(57)【要約】本発明は、並列データ処理のための装置、すなわちＤＳＰに関する。本発明による装置は、プロセッサ（１０３）を行（１０１）および列（１０２）で配置するプロセッサマトリックス（１００）を備える。さらに装置（１００）は、第１および第２の外部データポート（１０７、１０８）を備える。行（１０１）は階段状に配置され、列は階段状に配置される。プロセッサ（１０３）は、基本的に直線の第１の接続によって第１の外部データポート（１０７）の一つに接続された第１のプロセッサデータポート（１０４）を有する。プロセッサ（１０３）はさらに、基本的に直線の第２の接続（１１０）によって第２の外部データポート（１０８）の一つに接続された第２のプロセッサデータポート（１０５）を備える。第１の接続（１０７）と第２の接続（１０８）とは、互いに概ね直交の向きをなす。従来のＤＳＰには、ＤＳＰの中でプロセッサを出入りする接続が大きなシリコン面積を占めるという問題がある。本発明に従いＤＳＰの行と列との両方を階段状に配置することにより、その接続は基本的に直線となるため、接続の長さは最小限に抑えられ、したがって占有表面積は最小限に抑えられる。
2006506703.tif 000002
【特許請求の範囲】
【請求項１】
並列データ処理のための装置であって、前記装置が、行列に配置されたプロセッサからなる少なくとも一つのマトリックスと、前記マトリックスの外に置かれた第１の付加的データポートと、前記マトリックスの外に置かれた第２の付加的データポートとを備えることを特徴とし、
−  前記行が互いに相対的に階段状に配置され、
−  前記列が互いに相対的に階段状に配置され、
−  プロセッサが少なくとも直線の第１の接続によって前記第１の外部データポートの一つに接続された第１のプロセッサデータポートを有し、
−  プロセッサが少なくとも基本的には直線の第２の接続によって前記第２の外部データポートの一つに接続された第２のプロセッサデータポートを有し、少なくとも基本的には直線の前記第２の接続が少なくとも基本的には直線の前記第１の接続に対して、少なくとも基本的には直交の向きをなす、
並列データ処理のための装置。
【請求項２】
前記装置がデータ蓄積のための第１のデータバッファを備え、前記バッファが第１のバッファデータポートを有し、前記データポートの内少なくとも一つが少なくとも基本的には直線の第３の接続によって前記第１の外部データポートの一つに接続し、前記第３の接続は前記第１の接続の延長であることを特徴とする、請求項１に記載の装置。
【請求項３】
前記第１のデータバッファが物理的に分離された二つの部分に分割され、前記二つの部分の内、第１の部分が前記プロセッサマトリックスの中の最初のプロセッサ行の近くに位置し、第２の部分が前記プロセッサマトリックスの中の最後のプロセッサ行の近くに位置することを特徴とする、請求項２に記載の装置。
【請求項４】
前記装置がデータ蓄積のための第２のデータバッファを備え、前記データバッファが第２のバッファデータポートを有し、前記バッファデータポートの内、少なくとも一つが少なくとも基本的には直線の第４の接続によって前記第２の外部データポートの一つに接続し、前記第４の接続は前記第２の接続の延長であることを特徴とする、請求項１ないし３のいずれかに記載の装置。
【請求項５】
前記第２のデータバッファが物理的に分離された二つの部分に分割され、前記二つの部分の内、第１の部分が前記プロセッサマトリックスの中の最初のプロセッサ列の近くに位置し、第２の部分が前記プロセッサマトリックスの中の最後のプロセッサ列の近くに位置することを特徴とする、請求項４に記載の装置。
【請求項６】
プロセッサが第１の一次プロセッサデータポートと第１の二次プロセッサデータポートとを有することを特徴とし、前記第１の一次プロセッサデータポートが前記第１のプロセッサデータポートによって形成され、前記プロセッサの少なくとも一つの前記第１の一次プロセッサデータポートが前記第１の接続を介して別のプロセッサの前記第１の二次プロセッサデータポートにも接続する、請求項１に記載の装置。
【請求項７】
プロセッサの前記第１の一次プロセッサデータポートと前記第１の二次プロセッサデータポートとが、前記第１の外部データポートの一つからデータを受信するよう配置されることを特徴とする、請求項６に記載の装置。
【請求項８】
前記プロセッサが一連のデータ要素を処理するよう配置され、プロセッサが一連のデータ要素から少なくとも一つのデータ要素を処理するよう配置されることを特徴とする、請求項７に記載の装置。
【請求項９】
プロセッサが第２の二次プロセッサデータポートを有し、前記一次プロセッサデータポートが、一連のデータ要素の内、処理すべきデータ要素を前記第１の外部データポートの一つから受信するよう接続され、さらに一連のデータ要素の中で前記データ要素に先行する要素を処理する前記プロセッサの前記第２の二次プロセッサデータポートに接続し、さらに一連のデータ要素の中で前記データ要素に後続するデータ要素を処理する前記プロセッサの前記第１の二次プロセッサデータポートにも接続することを特徴とする、請求項８に記載の装置。
【請求項１０】
プロセッサが第２の一次プロセッサデータポートと第３の二次プロセッサデータポートとを有し、前記第２の一次プロセッサデータポートが前記第２のプロセッサデータポートによって形成され、前記プロセッサの少なくとも一つの前期第２の一次プロセッサデータポートが前記第２の接続を介して別のプロセッサの前記第３の二次プロセッサデータポートにも接続することを特徴とする、請求項６ないし９のいずれかに記載の装置。
【請求項１１】
前記第２の一次プロセッサデータポートと前記第３の二次プロセッサデータポートとが前記第２の外部データポートの一つからデータを受信するよう配置されることを特徴とする、請求項１０に記載の装置。
【請求項１２】
入射電磁放射線をピクセル信号に変換するための行列で構成されたセンサマトリックスと、ピクセル信号をデータに変換するための手段と、請求項１から１１の一つに記載の並列データ処理のためのプロセッサを備える装置と、を備えるカメラシステム。
【請求項１３】
前記センサマトリックスがカラーフィルタマトリックスを備えることを特徴とし、プロセッサが前記センサマトリックスの複数の素子からのデータを処理するよう配置され、前記データが前記カラーフィルタマトリックスの各種の色の色情報を含む、請求項１２に記載のカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列データ処理のための装置に関する。
【０００２】
本発明はまた、かかる並列データ処理のための装置を備えるカメラシステムに関する。
【背景技術】
【０００３】
並列データ処理装置は一般に知られている。そのような装置が集積回路として配置されることも一般に知られている。それらはデジタル信号プロセッサ（ＤＳＰ）として知られている。ＤＳＰの一応用分野として、ソリッドステート画像センサによって入手された画像データの処理および操作がある。
【０００４】
そのような応用においてＤＳＰはカメラシステムに組み込まれ、カメラシステムは、光画像をアナログ電気信号に変換するソリッドステート画像センサ上で光画像を投影する光学部分と、アナログ電気信号をデジタル形式の画像データに変換する変換器と、例えばモニター上での画像データを用いた画質向上等、さらなるデータ処理のための前記ＤＳＰとを備える。画質向上では、例えば固定パターンノイズ等のノイズの抑制、コントラスト向上、露出過多補正等が行われる。
【０００５】
上記のカメラシステムは、例えばＣＣＴＶ（閉回路テレビジョン）システム、ウェブカメラ、携帯電話、ビデオ会議システム、ＤＳＣ（デジタルスチルカメラ）等に応用されるが、例えばテレビスタジオで用いる業務用記録システムにも応用される。
【０００６】
上記のソリッドステート画像センサは主に、感光素子の行（画像線）と列とで構成されたセンサマトリックスからなる。この構成では、入射光画像が画素またはピクセルに分解される。感光素子は、光画像をピクセルごとに電気信号（ピクセル信号）に変換する。このピクセル信号の集まりが光画像一式の情報を含む。さらなる処理のため、ピクセル信号はデジタルデータに変換される。このデータの集まりが光画像一式の情報をデジタル形式で含む。
【０００７】
ソリッドステート画像センサは通例、電荷結合素子（ＣＣＤ）ＩＣ技術か相補型金属酸化膜半導体（ＣＭＯＳ）ＩＣ技術で製造される。いずれの場合でも、ピクセル信号は電荷パケットによって形成される。色情報検知のため、センサマトリックスの中の個々の感光素子には、例えば赤、緑、および青色のフィルタが交互のパターンで設けられる。カラーフィルタを用いることにより、それぞれの感光素子は一つの色のみに反応する。ＤＳＰは、上記の応用の他に、欠落している色の色値を、隣接する感光素子によって生成されるデータに基づき補間法で算出するのにも用いることができる。
【０００８】
従来の読み取り方法では、感光素子から着信するピクセル信号がセンサマトリックスで行ごとに（または画像線ごとに）データに変換される。このデータは通例、さらなる処理に先駆けてラインメモリに一旦保存される。このようなラインメモリまたはデータバッファは、少なくとも一つの画像線から着信するデータを受け入れるだけの容量を持つ。
【０００９】
通常、画像データを表示に適した形式に変換する前に、例えば別々のピクセルからの色情報を組み合わせる等の手法で、画像データを処理する必要がある。この目的で使用する装置においては、関連するピクセル当たりのデータの他に、センサマトリックスにおける周囲のピクセルのデータも使われる。別のピクセルから着信するデータについても全く同じ処理が行われる。したがって、別々のピクセルのために同じ処理が並行して実行されること、そして並列データ処理のための装置、例えばＤＳＰによって、同じ処理が実行されることは自明である。ＤＳＰは、他のデータプロセッサよりも同じ量を処理するのにかかる時間が少なく、さらに消費電力が少ないという利点が一般に認められている。
【００１０】
ＤＳＰは複数のプロセッサと、まだ処理されていないデータを一時的に蓄積するためのメモリまたはデータバッファ、すでに処理されたデータを一時的に蓄積するためのメモリまたはデータバッファ、または両者とを備える。ＤＳＰのプロセッサとデータバッファは、データを入出力するためのデータポートを有する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＤＳＰ設計では、集積回路におけるプロセッサ相互の相対的な位置決めと、データバッファに対するプロセッサの相対的な位置決めが大きな問題となる。この相互の位置決めにより、それぞれのプロセッサのデータポート間の接続経路と、プロセッサのデータポートとデータバッファのデータポートとの間の接続経路は大きく左右される。並列データ処理は多くの接続を要する。このため、シリコン上の集積回路に要求される表面積は、これらの接続によって概ね決められる。
【課題を解決するための手段】
【００１２】
本発明の目的は、表面積が最小限となる方式で、プロセッサが互いに相対的に、且つデータバッファから相対的に位置決めされる、並列データ処理のための装置を提供することである。
【００１３】
前記の目的は、請求項１で定義する特徴を備える、冒頭の段落で述べた並列データ処理装置によって達成される。
【００１４】
基本的に直線の接続とは、真直ぐで、軽微な屈曲または曲線を有することもある接続を意味するものとして理解されよう。
【００１５】
プロセッサマトリックスにおける行列の階段状相互配置とは、各プロセッサ行または各プロセッサ列が、それぞれ先行の行または列から相対的にそれぞれ行または列の方向にずれていくことを意味する。その結果、それぞれの行または列の転位は同じ方向となる。
【００１６】
プロセッサをこのように配置することにより、第１のプロセッサデータポートの各々と対応する第１のさらなるデータポートとの間、そして第２のプロセッサデータポートの各々と対応する第２のさらなるデータポートとの間で、基本的に直線の接続を形成することができる。基本的に直線の接続は、可能な限り最短の接続であると同時に最小限の表面積を占めるものであるため、所要表面積は大幅に節減される。
【００１７】
本発明による装置のさらなる利点として、基本的に直線の接続を除く接続は可能な限り近くにまとめて配置されるため、所要表面積のさらなる節減が達成される。
【００１８】
より小さな表面積を持つ集積回路を選ぶ代わりに、例えばより大きなプロセッサのより多くの機能性をもって装置の機能性を増すことを選ぶこともできる。そうすれば、同じ表面積でもより高度な画像処理アルゴリズムを実現する可能性がもたらされる。
【００１９】
本装置はまた、印刷回路板すなわちＰＣＢでの用途にも適する。この場合、プロセッサは個別の集積回路としてＰＣＢ上に実装され、ＰＣＢ上の金属路によって接続が形成される。
【００２０】
国際特許出願ＩＢ０２／０１５５９には、並列データ処理のための装置と、かかる装置を備えるカメラシステムが記載されている。そのカメラシステムは、センサマトリックスと、データ変換器と、並列データ処理のための装置、すなわちＤＳＰとを備える。このＤＳＰは、行列に配置されたプロセッサのマトリックスと、プロセッサマトリックスの外に位置する一連の第１の外部データポートとを備える。マトリックスの行は互に相対的に階段状に配置される。さらに、マトリックスの中のプロセッサは、少なくとも基本的には直線の第１の接続によって第１の外部データポートの一つに接続する第１のプロセッサデータポートを有する。このＤＳＰには、マトリックスの列が互いに相対的に階段状に配置されないという短所がある。その結果、仮にマトリックスの中のプロセッサに第２のプロセッサデータポートが存在し、さらに第２の外部データポートが存在した場合、それらを、第１の接続に対して少なくとも基本的には垂直の向きをなす少なくとも基本的には直線の第２の接続によって相互に接続することは不可能となる。
【００２１】
本発明による装置の一実施形態は、装置がデータ蓄積のための第１のデータバッファを備え、かかるデータバッファが第１のバッファデータポートを有し、かかるバッファデータポートの内少なくとも一つが少なくとも基本的には直線の第３の接続によって第１の外部データポートの一つに接続し、かかる第３の接続が第１の接続の延長にあたることを特徴とする。この実施形態の利点は、プロセッサの第１の外部データポートと第１のデータバッファの第１のバッファデータポートとの間の接続もまた基本的に直線をなすことにより、所要表面積のさらなる節減が達成されるということである。
【００２２】
本発明による装置のさらなる実施形態は、第１のデータバッファが物理的に分離した二つの部分に分割され、かかる二つの部分の内、第１の部分がプロセッサマトリックスの中の最初のプロセッサ行の近くに位置し、第２の部分がプロセッサマトリックスの中の最後のプロセッサ行の近くに位置することを特徴とする。この実施形態の利点には、接続のために要する表面積の更なる縮小が得られることである。
【００２３】
本発明による装置のさらなる実施形態は、装置がデータ蓄積のための第２のデータバッファを備え、かかるデータバッファが二つのバッファデータポートを有し、かかるバッファデータポートの少なくとも一つが少なくとも基本的には直線の第４の接続によって第２の外部データポートの一つに接続し、かかる第４の接続が第２の接続の延長にあたることを特徴とする。この実施形態の利点は、プロセッサの第２の外部データポートと第２のデータバッファの第２のバッファデータポートとの間の接続もまた基本的に直線をなすことにより、所要表面積のさらなる節減が達成されるということである。
【００２４】
本発明による装置のさらなる実施形態は、第２のバッファが物理的に分離した二つの部分に分割され、かかる二つの部分の内、第１の部分がプロセッサマトリックスの中の最初のプロセッサ列の近くに位置し、第２の部分がプロセッサマトリックスの中の最後のプロセッサ列の近くに位置することを特徴とする。この実施形態の利点は、接続のために要する表面積を一層小さく抑えられるということである。
【００２５】
本発明による装置のさらなる実施形態は、プロセッサが第１の一次プロセッサデータポートと第１の二次プロセッサデータポートとを有し、第１の一次プロセッサデータポートが第１のプロセッサデータポートによって形成され、少なくとも一つのプロセッサの第１の一次プロセッサデータポートが第１の接続を介して別のプロセッサの第１の二次プロセッサデータポートに接続することを特徴とする。この実施形態の利点は、少なくとも一つのプロセッサに第２のプロセッサデータポートを通じて別のプロセッサと同じデータが供給される場合に、一次プロセッサデータポートを通る一つの接続のみで、複数のプロセッサデータポートを相互に接続でき、さらに第１の外部データポートの少なくとも一つに接続できることである。
【００２６】
本発明による装置のさらなる実施形態は、プロセッサが第２の二次プロセッサデータポートを有し、一連のデータ要素の内第１の外部データポートの一つから着信するデータ要素を受信し処理するために接続された第１のプロセッサデータポートが、一連のデータ要素の中で前記データ要素に先行する要素を処理するプロセッサの第２の二次プロセッサデータポートに接続し、さらに一連のデータ要素の中で前記データ要素に後続する要素を処理するプロセッサの第１の二次プロセッサデータポートにも接続することを特徴とする。この実施形態は、一画像線からのデータの処理で、プロセッサが、第１の一次プロセッサデータポートを通じて進入する一ピクセルのデータに加えて、第１および第２の二次プロセッサデータポートを通じてそれぞれ進入する画像線における隣接ピクセルのデータをも必要とする場合にとりわけ適している。この目的では、ある一つのプロセッサの第１の一次プロセッサデータポートと、他の二つのプロセッサのそれぞれ第１および第２の二次プロセッサデータポートとの両方に対して、同一の接続を用いてデータを供給する。このように接続を共用することの利点は、接続のための表面積が一層抑えられるということである。
【００２７】
本発明による装置のさらなる実施形態は、プロセッサが第２の一次プロセッサデータポートと第３の二次プロセッサデータポートとを有し、第２の一次プロセッサデータポートが第２のプロセッサデータポートによって形成され、少なくとも一つのプロセッサの第２の一次プロセッサデータポートが第２の接続を介して別のプロセッサの第３の二次プロセッサデータポートに接続することを特徴とする。この実施形態の利点も、一つの接続を複数のプロセッサデータポートで共用しながらデータを列ごとにプロセッサに供給でき、またはデータをプロセッサから読み取ることができるため、所要の面積をさらなる節減が得られることである。
【００２８】
本発明によるカメラシステムは、入射電磁放射線をピクセル信号に変換するための行列からなるセンサマトリックスと、ピクセル信号をデータに変換する手段と、本発明による並列データ処理装置とを備える。
【００２９】
本発明によるカメラシステムの利点は、並列画像データ処理のための装置を製造する際に要求される表面積が比較的小さい結果、カメラシステム全体を単一の集積回路として製造できることにある。それでもなお、記録された画像データを処理したり、画像データの品質を改善したりするための効果的機能を一つの集積回路の中で具備することができる。このことにより、例えばリアルタイムビデオや先進コンピュータビジョンアルゴリズムの実装が可能になった。そのため、より少ない費用でかかる機能が実現可能となる。また、例えばビデオ会議機能や自律的なシーン解釈等を有する消費者市場向けの製品が可能になる。
【００３０】
本発明によるカメラシステムの一実施形態では、センサマトリックスがカラーフィルタ配列を備え、かかるカラーフィルタ配列ではセンサマトリックスの複数の列からのデータを処理するよう各プロセッサが配置され、かかるデータはカラーフィルタマトリックスの種々の色の色情報を含む。センサマトリックスの各感光素子は、例えば赤、緑、または青色の一つに対応するカラーフィルタを備える。その結果、各感光素子は前記の色の一つに反応するようになる。各プロセッサは、センサマトリックスの各列からのデータを処理するよう配置され、かかるデータは赤、緑、および青からなる集合の種々の色の色情報を含む。このことには、それぞれのピクセルが赤、緑、または青の全三色成分を別々に感知しなくても、色情報が感知されるという利点がある。欠落している色情報は、並列データ処理装置がピクセルごとに計算する。
【発明の実施の形態】
【００３１】
実施形態の例示と図面を参照しつつ、本発明をさらに説明する。
【００３２】
異なる図面において、同様の構成要素は同様の参照符号で示す。
【００３３】
図１は、本発明による並列データ処理のための装置、すなわちＤＳＰのプロセッサのマトリックス１００の実施形態を示す図である。プロセッサマトリックス１００では、プロセッサ１０３が行１０１および列１０２に配置される。行１０１は相互に階段状に配置される。つまり、それぞれの行１０１は同じ方向に、好ましくは先行する行１０１から相対的に同じ距離で転位する。列１０２もまた相互に階段状に配置される。したがって、それぞれの列１０２は同じ方向に、先行する列１０２から相対的に同じ距離で転位する。プロセッサ１０３は、第１のプロセッサデータポート１０４と第２のプロセッサデータポート１０５とを有する。さらに、矩形１０６で表された周辺部には、第１の外部データポート１０７と第２の外部データポート１０８とがある。それらの外部データポートはプロセッサマトリックス１００の外に位置する。外部データポートは、プロセッサ１０３と、ＤＳＰの一部をなす他の電子構成部とを接続するか、あるいはＤＳＰの外に位置する他の電子構成部とを接続する、導電接続のための接続点または端子である。プロセッサ１０３の第１のプロセッサデータポート１０４は、直線の接続１０９によって第１の外部データポート１０７に接続する。第２のプロセッサデータポート１０５は、第２の直線の接続１１０によって第２の外部データポートに接続する。第２の接続１１０は第１の接続１０５を横断する。プロセッサ１０３は、行方向と列方向の両方で階段状にずらして配置されるため、第１の接続１０９と第２の接続１１０は直線をなすことができる。
【００３４】
集積回路の設計はいくつかのレベルで行われる。例えば、機能レベルとレイアウトレベルとで細分できる。機能レベルでは、集積回路の個々の部分が機能ブロックに細分され、図面のＤＳＰの場合にはプロセッサ１０３とその相互関係とに細分されている。レイアウトレベルでは、ライブラリセルで処理された様々な機能ブロックが配置され、接続によって相互に接続される。
【００３５】
図１に示す第１の接続１０９や第２の接続１１０のような接続は、集積回路の製造時にＩＣ技術で通例の方式で付与される少なくとも一つの基本的に矩形の帯状導電材料からなり、少なくとも二つの集積回路部が導電するための相互接続を提供する。図１に示す第１のプロセッサデータポート１０４、第２のプロセッサデータポート１０５、第１の外部データポート１０７、第２の外部データポート１０８等、データポートは、集積回路の部分、例えばプロセッサ１０３が接続と導電接触する場所である。
【００３６】
接続はまた、ＩＣ技術で通例の方法で導電可能に相互接続される、先に述べた複数の接続の集合を意味するものとして理解される。図１に示す実施形態の接続は並列データ転送のためのものであり、そのデータは複数のビットからなるため、図示の接続はそれぞれ前述の通り隣接する複数の帯をなし、それぞれ個別に同じデータポートに導電接触する。ライブラリセルは互いに対して相対的に、基本的に別の形態で配置されるため、機能レベルで同じ集積回路であってもレイアウトレベルでは大きな相互差異を示すことがある。その結果、基本的にはそれぞれ別の形態の接続が形成される。
【００３７】
レイアウトレベルの設計では、プロセッサ１０３の相互の位置決めが問題となる。第１または第２のプロセッサデータポート１０４、１０５と第１または第２の外部データポート１０７および１０８との間のそれぞれの接続経路は、この相互の位置決めによって大きく左右される。一般に接続（その部分）は相互に４５または９０度の角度かその倍数の角度をなすしかないため、なおさらこの問題が生じる。並列データ処理では多数の接続が必要とされる。したがって、シリコン上の集積回路に求められる表面積は接続によって概ね決まる。
【００３８】
本発明によると、プロセッサ１０３は互いに相対的に表面積が最小限となる方式で配置される。図１に示す直線の第１および第２の接続１０９、１１０は、第１および第２のプロセッサデータポート１０４、１０５と第１および第２の外部データポート１０７、１０８との間でそれぞれ可能な限り最短の接続である。可能な限り最短の接続は最小の表面積を占める接続でもあるため、表面積の節減が達成される。さらなる利点として、第１および第２の接続１０９、１１０は基本的に直線に配置できるばかりでなく、可能な限り近くにまとめて配置できるため、所要表面積のさらなる節減が達成される。
【００３９】
より小さな表面積を持つ集積回路を選ぶ代わりに、個々のプロセッサ１０３の機能性を増すことで、同じシリコン表面積でより多くの機能性を提供することを選ぶこともできる。そのようにすれば、同じ表面積でより高度な画像処理アルゴリズムを実現する可能性が得られる。
【００４０】
上記の原理が集積回路への応用に適するばかりでなく、プリント基板（ＰＣＢ）への応用にも適することは明らかであろう。この場合、プロセッサ１０３は個別の集積回路としてＰＣＢ上に配置され、第１または第２の接続１０９、１１０はそれぞれ、ＰＣＢ上の導電路線によって形成される。
【００４１】
図２は、本発明による並列データ処理装置、すなわちＤＳＰのプロセッサのマトリックス２００のさらなる実施形態を示す図である。プロセッサマトリックス２００では、プロセッサ２０３が行２０１および列２０２に配置される。行２０１は相互に階段状に配置される。つまり、それぞれの行２０１は同じ方向に、好ましくは先行する行２０１から相対的に同じ距離で転位する。列２０２もまた相互に階段状に配置される。したがって、それぞれの列２０２は同じ方向に、好ましくは先行する列２０２から相対的に同じ距離で転位する。プロセッサ２０３は、第１の一次プロセッサデータポート２０４と、第１の二次プロセッサデータポート２０５と、第２の二次プロセッサデータポート２０６と、第２のプロセッサデータポート２０７とを有する。さらに、矩形２０８で示された周辺部には、第１の外部データポート２０９と第２の外部データポート２１０とを有する。それらの外部データポートはプロセッサマトリックス２００の外に位置する。外部データポートは、プロセッサ２０３と、ＤＳＰの一部をなす他の電子構成部とを接続するか、あるいはＤＳＰの外に位置する他の電子構成部とを接続する、導電接続のための接続点または端子である。
【００４２】
第１の一次プロセッサデータポート２０４は、少なくとも基本的には直線の第１の接続２１１によって、第２のプロセッサ２０３の第１の二次プロセッサデータポート２０５と、第３のデータプロセッサ２０３の第２の二次プロセッサデータポート２０６とに接続する。同時に、第１の一次プロセッサデータポート２０４は、同じ第１の接続２１１を介して第１の外部データポート２０９の一つに接続する。第２のプロセッサデータポート２０７は、少なくとも基本的には直線の第２の接続２１２によって、第２の外部データポート２１０に接続する。第２の接続２１２は第１の接続２１１を横断する。プロセッサ２０３は、行方向と列方向の両方でずらしつつ配置されるため、第１の接続２１１と第２の接続２１２を直線状に設計することができる。
【００４３】
この実施形態の利点は、第１のプロセッサデータポート２０４と、別の二つのプロセッサ２０３の第１または第２の二次データポート２０５、２０６との両方にそれぞれ同じデータを送信する時に、第１の接続２１１のみで達成できることである。
【００４４】
ある一つの画像線から着信するデータを処理する場合、プロセッサ２０３は頻繁に、第１の一次プロセッサデータポート２０４を通じて進入するピクセルのデータに加えて、別のピクセルからのデータも処理する必要がある。この別のピクセルからのデータは、第１の二次プロセッサデータポート２０５か第２の二次プロセッサデータポート２０６を通じて着信する。プロセッサマトリックス２００におけるプロセッサ２０３の位置決めにより、接続２１１は直線をなすことができるため、図２に示す実施形態はこの目的に非常に適している。
【００４５】
図２に示す実施形態は、一連のデータ要素からなるデータの処理に非常に適している。この場合、プロセッサ２０３は、第１の外部データポート２０９を通じて供給される一連のデータ要素から一つのデータ要素を処理する。そこで、第１の一次プロセッサデータポート２０４は、例えばデータ要素Ｎを、第１の外部データポート２０９から受け取る。同プロセッサ２０３はまた、一連のデータ要素の中で先行するデータ要素を、例えばＮ−１を、第１の二次プロセッサデータポート２０５で受け取り、さらに一連のデータ要素の中で後続するデータ要素を、例えばＮ＋１を、第２の二次プロセッサデータポート２０６で受け取る。
【００４６】
図３は、本発明による並列データ処理のための装置、すなわちＤＳＰのプロセッサマトリックス３００のさらなる実施形態を示す図である。プロセッサマトリックス３００では、プロセッサ３０３が行３０１および列３０２に配置される。行３０１と列３０２とはそれぞれ相互に階段状に配置される。プロセッサ３０３は、第１の一次プロセッサデータポート３０４と、第１の二次プロセッサデータポート３０５と、第２の二次プロセッサデータポート３０６と、第２の一次プロセッサデータポート３０７と、第３の二次プロセッサデータポート３０８と、第４の二次プロセッサデータポート３０９とを有する。さらに、矩形３１０で表された周辺部には、第１の外部データポート３１１と第２の外部データポート３１２とがある。外部データポート３１１、３１２はプロセッサマトリックス３００の外に位置する。外部データポートは、プロセッサ３０３と、ＤＳＰの一部をなす他の電子構成部とを接続するか、あるいはＤＳＰの外に位置する他の電子構成部とを接続する、導電接続のための接続点または端子である。
【００４７】
第１の一次プロセッサデータポート３０４は、少なくとも基本的には直線の第１の接続３１３によって、第２のプロセッサ３０３の第１の二次プロセッサデータポート３０５と、第３のプロセッサの第２の二次プロセッサデータポート３０６とに接続する。第１の一次プロセッサデータポート３０４はまた、同じ第１の接続３１３によって、第１の外部データポート３１１の一つに接続する。第２の一次プロセッサデータポート３０７は、少なくとも基本的には直線の第２の接続３１４によって、別のプロセッサ３０３の第３の二次プロセッサデータポート３０８と、さらに別のプロセッサの第４の二次プロセッサデータポート３０９とに接続する。同時に、第２の一次プロセッサデータポート３０７は、同じ第２の接続３１４によって、第２の外部データポート３１１の一つに接続する。
【００４８】
この実施形態の利点は、例えば複数の画像線から着信するデータを処理するのに適していることである。この場合、第１の画像線からのデータは、第１の外部データポート３１１と第１の接続３１３とを介してプロセッサマトリックス３００の中のプロセッサ３０３に付与される。第２の画像線からのデータは、第２の外部データポート３１２と第２の接続３１４とを介してプロセッサ３０３に付与される。二つの画像線からのＮ番目の画素に属する情報は、それぞれ第１および第２の一次プロセッサデータポート３０４、３０７にてプロセッサ３０３によって受け取られる。二つの画像線からの画素（Ｎ−１）の情報は、それぞれ第１および第３の二次プロセッサデータポート３０５、３０８にてプロセッサ３０３によって受け取られる。二つの画像線からの画素（Ｎ＋１）の情報はそれぞれ、第２および第４の二次プロセッサデータポート３０６、３０９にてプロセッサ３０３によって受け取られる。第１および第２の接続３１３および３１４は別個のプロセッサに向けて同じデータを供給できるため、所要接続数は抑えられる。第１および第２の接続３１３および３１４は基本的に直線状に配置されるため、表面積が節減される。
【００４９】
図４は、本発明による装置の実施形態でバッファの位置決めを示す図である。図示したプロセッサマトリックス４００は、プロセッサマトリックス１００、２００、または３００の一つであってよい。個々のプロセッサは図示されてない。矩形４０１で示されたプロセッサマトリックス４００の周辺部に沿って、第１の外部データポート４０２と第２の外部データポート４０３とが図示されている。第１の外部データポート４０１は、プロセッサマトリックス４００の中の最初または最後のプロセッサ行の近くに位置し、第２の外部データポート４０２はプロセッサマトリックス４００の中の最初または最後のプロセッサ列の近くに位置する。さらに、第１のバッファデータポート４０６を有する第１のデータバッファ４０４と、第２のバッファデータポート４０７を有する第２のデータバッファ４０５が図示されている。
【００５０】
少なくとも基本的には直線の第１の接続４１０は、第１の外部データポート４０２の一つを、プロセッサマトリックス４００における少なくとも一つのプロセッサの少なくとも一つのプロセッサデータポートに接続する。少なくとも基本的には直線の第２の接続４１１は、第２の外部データポート４０３の一つを、プロセッサマトリックス４００における少なくとも一つのプロセッサの少なくとも一つのプロセッサデータポートに接続する。第１の接続は、第１の接続１０９、２１１、または３１３の一つであってよい。第２の接続は、第２の接続１１０、２１２、または３１４の一つであってよい。基本的に直線の第３の接続４０８は、第１のバッファデータポート４０６の一つを、第１の外部データポート４０２の一つに接続する。第１の接続４１０は第３の接続４０６の延長である。基本的に直線の第４の接続４０９は、第２のバッファデータポート４０７のいずれかを第２の外部データポート４０３のいずれかに接続する。第２の接続４１１は第４の接続４０８の延長である。
【００５１】
多くの場合、データを途中で蓄積するためにバッファが必要となる。第３および第４の接続４０８、４０９がそれぞれ第１および第２の接続４１０および４１１の延長として基本的に直線をなすため、最小限の表面積がＤＳＰに加わることになる。
【００５２】
図５は、本発明による装置のさらなる実施形態でバッファの位置決めを示す図である。図示のプロセッサマトリックス５００は、プロセッサマトリックス１００、２００、または３００の一つであってよい。個々のプロセッサは図示されてない。矩形５０１で示されたプロセッサマトリックス５００の周辺部に沿って、第１の外部データポート５０６、５０７と第２の外部データポート５０８および５０９とが図示されている。第１の外部データポート５０６はプロセッサマトリックス５００の中の最初のプロセッサ行の近くに位置し、第１の外部データポート５０７はプロセッサマトリックス５００の中で最後のプロセッサ行の近くに位置する。第２の外部データポート５０８はプロセッサマトリックス５００における最初のプロセッサ列の近くに位置し、第２の外部データポート５０９はプロセッサマトリックス５００における最後のプロセッサ列の近くに位置する。さらに、第１のデータポート５１０、５１１を有するデータバッファの第１の部分５０２および第２の部分５０３、ならびに第２のバッファデータポート５１２、５１３を有する第２のデータバッファの第１の部分５０４および第２の部分５０５が図示されている。
【００５３】
少なくとも基本的には直線の第１の接続５１６は、第１の外部データポート５０６、５０７の一つを、プロセッサマトリックス５００における少なくとも一つのプロセッサの少なくとも一つのプロセッサデータポートに接続する。少なくとも基本的には直線の第２の接続５１７は、第２のデータポート５０８、５０９のいずれかを、プロセッサマトリックス５００における少なくとも一つのプロセッサの少なくとも一つのプロセッサデータポートに接続する。第１の接続は、第１の接続１０９、２１１または３１３の一つであってよい。第２の接続は、第２の接続１１０、２１２、３１４の一つであってよい。第２の接続５１７は、第１の接続５１６に対して基本的に横向きとなる。基本的に直線の第３の接続５１４は、第１の部分５０２の第１のバッファデータポート５１０の一つ、または第１のデータバッファの第２の部分５０３の第１のバッファデータポート５１１を、第１の外部データポート５０６または５０７の一つにそれぞれ接続する。第３の接続５１４は第１の接続５０６の延長である。基本的に直線の第４の接続５１５は、第１の部分５０４の第２のバッファデータポート５１２の一つと、第２のデータバッファの第２の部分５０５の第１のバッファデータポート５１３とを、第２の外部データポート５０８および５０９の一つにそれぞれ接続する。第４の接続５１５は第２の接続５１７の延長である。
【００５４】
図５に示す第１のデータバッファが第１の部分５０２と第２の部分５０３とに分割され、さらに第２のデータバッファが第１の部分５０４と第２の部分５０５とに分割されているため、第１の接続５１６と第２の接続５１７とをそれぞれ近くにまとめて配置でき、所要表面積のさらなる節減につながり有利である。
【００５５】
図６は、本発明によるカメラシステム６００の実施形態を示す図である。カメラシステム６００は、センサマトリックス６０１、ピクセル信号をデータに変換するための手段、データ変換器６０２、および並列データ処理のための装置ＤＳＰ６０３を備える。ＤＳＰ６０３は、種々の部分からのタスクを調整するセントラルコントローラ６０４を備え、その他の点に関しては図５に示すＤＳＰと同等である。カメラシステム６００全体は、好ましくは、全ての部分が単一の集積回路の中で実現されるＣＭＯＳ技術で実現される。別の実施形態では、種々の部分が少なくとも二つの別個の集積回路の中で実現される。このことには、ＣＭＯＳ技術とＣＣＤ技術の両方でセンサマトリックス６０１を実現できるという利点がある。
【００５６】
センサマトリックス６０１は、行、画像線および感光素子の列によって形成される。この構成では、入射光画像が画像（ピクセル）に分解される。入射光画像は感光素子によって画像ごとに画像信号に変換される。データ変換器６０２は、少なくとも一つのアナログ・デジタル変換器（Ａ／Ｄ変換器）を備える。一つの同じ画像線からのピクセル信号は同時にデータに変換することが推奨される。それには複数のＡ／Ｄ変換器が必要となるという事実があるが、個々のＡ／Ｄ変換器にかかる要求は、とくに変換速度に関しては軽減される。矢印６０５は、センサマトリックス６０１からデータ変換器６０２にかけて画像信号がたどる経路を示す。
【００５７】
データ変換器６０２からＤＳＰ６０３にデータが送信される。矢印６０６は、データ変換器６０２からＤＳＰ６０３に、そしてさらにＤＳＰ６０３の中にかけてデータがたどる経路を示す。図示された実施形態では、第１のデータバッファの第１の部分５０２と第２の部分５０３とにわたってデータが分配される。プロセッサマトリックス５００のプロセッサで処理されたデータは、第２のデータバッファの第１の部分５０４と第２の部分５０５に渡される。そこから処理済みのデータが転送され、矢印６０７がそれを示す。
【００５８】
図７は、本発明によるカメラシステム６００の実施形態で用いるカラーフィルムマトリックス７００を示す図である。このカラーフィルムマトリックスをセンサマトリックスの上に重ねると、それぞれの感光素子は特定の色の光を受け取り、その特定の色に反応するようになる。センサマトリックス６０１の各感光素子は、図示のパターンが定める通り、赤７０１、緑７０２、または青７０３の一つに反応する。センサマトリックス６０１では、前記の色の内、２色の情報が一行に収容される。センサマトリックス６０１は常に行ごとに読み取られる。ＤＳＰ６０３は、１回の処理動作につき一つの色を処理する。したがって、センサマトリックス６０１の中で隣接する２列から着信するデータを常に処理することが有利である。そのデータは、常に二つの異なる色の情報を含む。例えば、６４０画像の４８０行からなるＶＧＡ画像を行ごとに処理する場合は、３２０個のプロセッサが必要となる。
【００５９】
カメラシステム６００のさらなる実施形態では、行内の隣接する画像からの色情報と併せて、列内の隣接する画像からの色情報を用いることで、補間すべき色の値を求める。
【００６０】
複数の例を詳述しつつ、カメラシステムの実施形態を論じてきたが、本発明による並列データ処理のための装置が、本発明の範囲から逸脱することなく、多くの応用分野における使用に適することは、当業者にとって明らかであろう。
【００６１】
上記に関し、例えば、複数の同一のプロセッサを備える並列データ処理のための装置を想到できよう。その装置では、各プロセッサ自体が集積回路であり、ＰＣＢ上のマトリックスに配置され、ＰＣＢ上での導電配線パターンによって接続が形成される。
【００６２】
この並列データ処理のための装置は、線単位での画像データ処理とは別の用途にも適する。一連のデータ要素が同じ方法か概ね同じ方法で処理される他の用途にも、同様の装置を利用できる。
【００６３】
さらに、複数のプロセッサマトリックスから一つのＤＳＰを構成することが可能である。このことには、別個のプロセッサマトリックスの中にあるプロセッサが同じデータに対して異なる処理を同時に遂行するという利点がある。別々のプロセッサマトリックスの中で各々対応する位置に置かれた二つのプロセッサには、各々のプロセッサデータポートにて同じデータが供給される。もうひとつの利点として、ある一つのプロセッサマトリックスの中にあるプロセッサの処理結果を、別のプロセッサマトリックスにあるプロセッサとの間でやり取りできる。あるいは、複数のプロセッサマトリックスで構成されたＤＳＰでは、プロセッサマトリックスを相互に映し出すことが可能である。このことは、複数の処理を実行するのに有利であろう。
【図面の簡単な説明】
【００６４】
【図１】本発明による装置のプロセッサマトリックスの実施形態を示す図。
【図２】本発明による装置のプロセッサマトリックスのさらなる実施形態を示す図。
【図３】本発明による装置のプロセッサマトリックスのさらなる実施形態を示す図。
【図４】本発明による装置の実施形態でバッファの位置決めを示す図。
【図５】本発明による装置のさらなる実施形態でバッファの位置決めを示す図。
【図６】本発明によるカメラシステムの実施形態を示す図。
【図７】本発明によるカメラシステムの実施形態で用いるカラーフィルムマトリックスを示す図。
【図１】
2006506703.tif 000003
【図２】
2006506703.tif 000004
【図３】
2006506703.tif 000005
【図４】
2006506703.tif 000006
【図５】
2006506703.tif 000007
【図６】
2006506703.tif 000008
【図７】
2006506703.tif 000009
【国際調査報告】
2006506703.tif 000010
2006506703.tif 000011
2006506703.tif 000012