(57)【要約】ナノワイヤを実装したマクロエレクトロニクス基板材料を開示する。これらの基板材料によれば、多種多様な用途に用いられる基礎的な電子素子（トランジスタなど）が得られる。また、このようなマクロエレクトロニクス基板材料の製造方法を開示する。用途の一つとして、小型・軽量センサにおけるＲＦ(高周波)信号の送受信がある。このようなセンサは、分散型センサネットワークの形に構成してセキュリティ監視用に提供することができる。さらに、高周波識別（ＲＦＩＤ）タグを得るための方法および装置を開示する。ＲＦＩＤタグは、アンテナおよびビームステアリング・アレイを有する。ビームステアリング・アレイは、複数の同調可能素子を有する。また、ナノワイヤの使用により可能となる音響打消しデバイスおよび可調移相器を得るための方法および装置を開示する。
2006501690.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された可調移相器であって、
基板上にあって第１の導電セグメントおよび第２の導電セグメントを含む導体線と、
該第１の導電セグメントおよび該第２の導電セグメントと電気的に接触させて該基板上に形成されたナノワイヤ薄膜と、
該ナノワイヤ薄膜と電気的に接触させて該第１の導電セグメントと該第２の導電セグメントとの間に設けられた複数のゲートコンタクトと、
を備え、
該導体線を通して伝送される電気信号の位相を、該複数のゲートコンタクトの中の少なくとも1つのゲートコンタクトに印加される電圧を変えることにより調整する、可調移相器。
【請求項２】
前記ナノワイヤが、その長軸が実質的に互いに平行となるよう整列した、請求項１記載の可調移相器。
【請求項３】
前記ナノワイヤが、前記第１の導電セグメントと前記第２の導電セグメントの間の軸線とほぼ平行に整列した、請求項２記載の可調移相器。
【請求項４】
前記ナノワイヤがランダムに配列された、請求項１記載の可調移相器。
【請求項５】
前記ナノワイヤが、各々前記第１の導電セグメントと前記第1の導電セグメントとの間の距離とほぼ等しい長さを有する、請求項１記載の可調移相器。
【請求項６】
前記ナノワイヤの少なくとも一部分が、誘電体材料で被覆されたことによってゲート誘電体を形成する、請求項１記載の可調移相器。
【請求項７】
前記ナノワイヤ薄膜が、前記第１の導電セグメントと前記第２の導電セグメントとの間にＰ−Ｎ−Ｐトランジスタのチャンネルを形成する請求項１記載の可調移相器。
【請求項８】
前記ナノワイヤ薄膜が、前記第１の導電セグメントと前記第２の導電セグメントとの間にＮ−Ｐ−Ｎトランジスタのチャンネルを形成する請求項１記載の可調移相器。
【請求項９】
前記ナノワイヤがＮドープナノワイヤである、請求項１記載の可調移相器。
【請求項１０】
前記ナノワイヤがＰドープナノワイヤである、請求項１記載の可調移相器。
【請求項１１】
基板上に可調移相器を形成する方法であって、
（ａ）第１の導電セグメントおよび第２の導電セグメントを有する導体線を該基板上に形成するステップと、
（ｂ）該第１の導電セグメントおよび該第２の導電セグメントと電気的に接触させてナノワイヤ薄膜を該基板上に形成するステップと、
（ｃ）該ナノワイヤ薄膜と電気的に接触させかつ該第１の導電セグメントと該第２の導電セグメントとの間に位置させて複数のゲートコンタクトを形成するステップと、
を包含し、
該導体線を通して伝送される電気信号の位相を、該複数のゲートコンタクトの中の少なくとも1つのゲートコンタクトに印加される電圧を変えることにより調整する、方法。
【請求項１２】
前記ステップ（ｂ）が、前記ナノワイヤをそれらの長軸が実質的に互いに平行になるよう整列させるステップを包含する、請求項１１記載の方法。
【請求項１３】
前記整列させるステップが、前記ナノワイヤを前記第１の導電セグメントと前記第２の導電セグメントとの間の軸線にほぼ平行に整列させるステップを包含する、請求項１２記載の方法。
【請求項１４】
前記ステップ（ｂ）が、前記ナノワイヤをランダムに配列させるステップを包含する、請求項１１記載の方法。
【請求項１５】
前記ナノワイヤを、各々前記第１の導電セグメントと前記第２の導電セグメントとの間の距離にほぼ等しい長さを持つように形成するステップをさらに包含する、請求項１１記載の方法。
【請求項１６】
前記ナノワイヤを誘電体材料で被覆することによってゲート誘電体を形成するステップをさらに包含する、請求項１１記載の方法。
含む方法。
【請求項１７】
前記ナノワイヤをＮ型ドーパントでドーピングするステップをさらに包含する、請求項１１記載の方法。
【請求項１８】
前記ナノワイヤをＰ型ドーパントでドーピングするステップをさらに包含する、請求項１１記載の方法。
【請求項１９】
前記ステップ（ｃ）が、前記複数のゲートコンタクトを前記ナノワイヤ薄膜上に形成するステップを包含する、請求項１１記載の方法。
【請求項２０】
前記ステップ（ｃ）が、前記複数のゲートコンタクトを前記基板に形成するステップを包含し、
前記ステップ（ｂ）が、該複数のゲートコンタクト上に前記ナノワイヤ薄膜を形成するステップを包含する、請求項１１記載の方法。
【請求項２１】
アンテナと、
複数の同調可能素子を有するビームステアリング・アレイであって、
その各同調可能素子が、複数の位相調整要素と、各該位相調整要素に対応するスイッチであって、ソースコンタクトおよびドレインコンタクトと電気的に接触するナノワイヤ薄膜によって形成されたトランジスタを有するスイッチとを含み、該スイッチが、対応する該位相調整要素を有効化して該同調可能素子の位相を変えさせる、ビームステアリング・アレイと
を備えた高周波識別（ＲＦＩＤ）タグであって、
該アンテナによって送信された電磁（ＥＭ）信号が該ビームステアリング・アレイによって方向を転じられる、高周波識別（ＲＦＩＤ）タグ。
【請求項２２】
前記ビームステアリング・アレイが前記ＥＭ信号を集中させる、請求項２１記載のＲＦＩＤタグ。
【請求項２３】
前記各位相調整要素がインダクタを含む、請求項２１記載のＲＦＩＤタグ。
【請求項２４】
前記インダクタがマイクロストリップ・インダクタである、請求項２３記載のＲＦＩＤタグ。
【請求項２５】
前記各位相調整要素がコンデンサを含む、請求項２１記載のＲＦＩＤタグ。
【請求項２６】
前記ナノワイヤが、実質的にそれらの長軸に平行となるように整列した、請求項２１記載のＲＦＩＤタグ。
【請求項２７】
前記ナノワイヤがランダムに配列された、請求項２１記載のＲＦＩＤタグ。
【請求項２８】
前記ナノワイヤを誘電体材料で被覆することによってゲート誘電体を形成した、請求項２１記載のＲＦＩＤタグ。
【請求項２９】
前記ナノワイヤがドーピングしたコアを有する、請求項２１記載のＲＦＩＤタグ。
【請求項３０】
前記ナノワイヤがドーピングしたシェルを有する、請求項２１記載のＲＦＩＤタグ。
【請求項３１】
前記ナノワイヤがドーピングしたコアおよびシェルを有する、請求項２１記載のＲＦＩＤタグ。
【請求項３２】
前記ナノワイヤがＮドープナノワイヤである、請求項２１記載のＲＦＩＤタグ。
【請求項３３】
前記ナノワイヤがＰドープナノワイヤである、請求項２１記載のＲＦＩＤタグ。
【請求項３４】
前記ビームステアリング・アレイがビームステアリング・リフレクタであり、前記同調可能素子が、共面状同調可能セルである、請求項２１記載のＲＦＩＤタグ。
【請求項３５】
前記各同調可能セルが共振構造を含む、請求項３４記載のＲＦＩＤタグ。
【請求項３６】
前記スイッチが、前記位相調整要素の前記共振構造との電気的結合を有効化して前記同調可能セルの位相を変えさせる、請求項３５記載のＲＦＩＤタグ。
【請求項３７】
前記各共振構造が、
第１の導電層と、
第２の導電層と、
該第１の導電層と該第２の導電層との間にある誘電体層と、
該第１の導電層に結合された第１の端部を有し、該第２の導電層中の開口部を貫通して伸びる第２の端部を有し、該誘電体層を貫通する導電ビアと
を含む、請求項３６記載のＲＦＩＤタグ。
【請求項３８】
前記ナノワイヤ薄膜で形成されたトランジスタが前記第２の導電層に固着され、該ナノワイヤ薄膜で形成されたトランジスタの端子が前記導電ビアの前記第２の端部に結合された、請求項３７記載のＲＦＩＤタグ。
【請求項３９】
複数の同調可能アンテナ素子を有するビームステアリング・アレイであって、その各同調可能アンテナ素子が、複数の位相調整要素と、各該位相調整要素に対応するスイッチであって、ソースコンタクトおよびドレインコンタクトと電気的に接触するナノワイヤ膜によって形成されたトランジスタを有するスイッチとを有し、該スイッチが、対応する該位相調整要素を有効化して該同調可能アンテナ素子の位相を変えさせる、ビームステアリング・アレイを備えた、高周波識別（ＲＦＩＤ）タグであって、
該ビームステアリング・アレイによって送信されたＥＭ信号が、該複数の各同調可能アンテナ素子の位相を制御することによって指向される、高周波識別（ＲＦＩＤ）タグ。
【請求項４０】
前記同調可能素子が同調可能な伝送線路セグメントである、請求項３９記載のＲＦＩＤタグ。
【請求項４１】
前記スイッチが、前記伝送線路セグメントを短絡させて該伝送線路セグメントの長さを変えることによって、該伝送線路セグメントの位相を変化させる、請求項４０記載のＲＦＩＤタグ。
【請求項４２】
高周波識別（ＲＦＩＤ）タグに関連した電磁波（ＥＭ）信号の方向を操作する方法であって、
（ａ）  該ＥＭ信号を、複数の同調可能素子を有するＲＦＩＤタグのビームステアリング・アレイで受信するステップと、
（ｂ）  該ビームステアリング・アレイの同調可能素子の位相を調整して該ＥＭ信号の方向を転じるステップであって、
（１）ソースおよびドレインコンタクトと電気的に接触させてナノワイヤ薄膜トランジスタで形成されたスイッチであって該同調可能素子に結合された位相調整要素に対応するスイッチを、起動して該同調可能素子の位相を変化させるステップを有する、ステップと
を包含する、方法。
【請求項４３】
（ｃ）  ステップ（ａ）の前に、ＲＦＩＤタグのアンテナからＥＭ信号を送信するステップをさらに包含し、
該ステップ（ａ）が、該ＥＭ信号をアンテナから受信するステップを包含する、請求項４２記載の方法。
【請求項４４】
前記ステップ（ｂ）が、前記ＥＭ信号の方向をリーダーの方へ転じるステップを包含する、請求項４３記載の方法。
【請求項４５】
前記ステップ（ａ）が、リーダーからの前記ＥＭ信号を受信するステップを包含する、請求項４３記載の方法。
【請求項４６】
（ｃ）  前記ビームステアリング・アレイを走査して、前記ＥＭ信号の受信方向を決定するステップをさらに包含する、請求項４５記載の方法。
【請求項４７】
前記ステップ（ｃ）が、
（１）前記ビームステアリング・アレイの少なくとも１つの同調可能素子についてステップ（ｂ）を実行するステップと、
（２）受信されたＥＭ信号の振幅を測定するステップと、
（３）該測定された振幅を前の測定振幅と比較するステップと、
（４）前記ステップ（１）乃至（３）を最大測定振幅が得られるまで反復するステップと
を包含する、請求項４６記載の方法。
【請求項４８】
前記ステップ（ｂ）が、前記ＥＭ信号の方向を前記タグのアンテナに向けて転じるステップを包含する、請求項４６記載の方法。
【請求項４９】
前記ステップ（ｂ）が、前記ＥＭ信号を集中させるステップを包含する、請求項４２記載の方法。
【請求項５０】
前記ステップ（ｂ）が、前記ＥＭ信号を拡散させるステップを包含する、請求項４２記載の方法。
【請求項５１】
前記各位相調整要素がインダクタを含み、
前記スイッチを起動するステップが、前記同調可能素子に結合されたインダクタに対応するスイッチを起動して該同調可能素子の位相を変化させるステップを包含する、請求項４２記載の方法。
【請求項５２】
前記各位相調整要素がコンデンサを含み、
前記スイッチを起動するステップが、前記同調可能素子に結合されたコンデンサに対応するスイッチを起動して該同調可能素子の位相を変化させるステップを包含する、請求項４２記載の方法。
【請求項５３】
前記ビームステアリング・アレイがビームステアリング・リフレクタであり、前記同調可能素子が共振構造を含む共面状同調可能セルであり、
前記ステップ（１）が、該共振構造に結合された位相調整要素に対応するスイッチを起動させて該共振構造の位相を変化させるステップを包含する、請求項４２記載の方法。
【請求項５４】
高周波識別（ＲＦＩＤ）タグに関連した電磁波（ＥＭ）信号の方向を操作する方法であって、
（ａ）  該ＥＭ信号を、複数の同調可能アンテナ素子を有するＲＦＩＤタグのビームステアリング・アレイを用いて送信するステップと、
（ｂ）  該ビームステアリング・アレイの同調可能アンテナ素子の位相を調整して該ＥＭ信号の方向を転じるステップであって、
（１）ソースおよびドレインコンタクトと電気的に接触させてナノワイヤ薄膜トランジスタで形成されたスイッチであって該同調可能アンテナ素子に結合された位相調整要素に対応するスイッチを、起動して該同調可能素子の位相を変化させるステップを有する、ステップと
を包含する、方法。
【請求項５５】
前記同調可能素子が伝送線路セグメントであり、
前記ステップ（１）が、位相調整要素に対応するスイッチを起動して該伝送線路セグメントを短絡させて該伝送線路セグメントの長さを変えることによって、該伝送線路セグメントの位相を変化させるステップを包含する、請求項５４記載の方法。
【請求項５６】
基板と、
該基板の表面にアレイ状に形成された複数の音響打消しセルであって、各々が、第１の音響信号を受信する音響アンテナと、受信した第１の音響信号を処理して、対応する打消し制御信号を発生するプロセッサと、ナノワイヤ薄膜を有するトランジスタであって、該ナノワイヤ薄膜がドレインおよびソースコンタクトと電気的に接触しており、ゲートコンタクトが該打消し制御信号に結合されるトランジスタと、該トランジスタに結合されたアクチュエータであって、該トランジスタが該アクチュエータに該打消し制御信号に従って第２の音響信号を出力させるアクチュエータとを有する、複数の音響打消しセルと
を備え、
該第２の音響信号が該第１の音響信号を実質的に打消す、音響打消しを提供する装置。
【請求項５７】
前記基板が可撓性基板である、請求項５６記載の装置。
【請求項５８】
前記各音響打消しセルが、前記打消し制御信号を増幅するための増幅器をさらに含む、請求項５６記載の装置。
【請求項５９】
前記アクチュエータがオーディオスピーカーを含む、請求項５６記載の装置。
【請求項６０】
前記アクチュエータが圧電ナノワイヤ薄膜を含む、請求項５６記載の装置。
【請求項６１】
前記トランジスタが、前記圧電ナノワイヤ薄膜を通して電流を流させることによって、前記第２の音響信号を発生させる、請求項６０記載の装置。
【請求項６２】
前記第２の音響信号が実質的に前記第1の音響信号と逆の位相を有する、請求項５６記載の装置。
【請求項６３】
前記ナノワイヤを誘電体材料で被覆することによってゲート誘電体を形成した、請求項５６記載の装置。
【請求項６４】
前記ナノワイヤがＮドープナノワイヤである、請求項５６記載の装置。
【請求項６５】
前記ナノワイヤがＰドープナノワイヤである、請求項５６記載の装置。
【請求項６６】
基板と、
該基板の表面にアレイ状に形成され複数の音響打消しセルであって、各々が、第１の音響信号を受信する音響アンテナと、受信した第１の音響信号を処理して、対応する打消し制御信号を発生するプロセッサと、圧電ナノワイヤ薄膜を有するトランジスタであって、該圧電ナノワイヤ薄膜がドレインおよびソースコンタクトと電気的に接触しており、ゲートコンタクトが該打消し制御信号に結合されるトランジスタとを有する、複数の音響打消しセルと
を備え、
該圧電ナノワイヤ薄膜が該打消し制御信号に従って第２の音響信号を出力し、
該第２の音響信号が該第１の音響信号を実質的に打消す、音響打消しを提供する装置。
【請求項６７】
分散型センサネットワークであって、
該分散型センサネットワークを管理するよう構成された基地局と、
高密度無機整列ナノワイヤで作製され、基地局に接続された少なくとも１つのセンサと
を備える、分散型センサネットワーク。
【請求項６８】
高密度無機配向ナノワイヤ薄膜トランジスタを作製する方法であって、
（１）半導体ナノワイヤを合成するステップと、
（２）該ナノワイヤを基板に移すステップと、
（３）該ナノワイヤが実質的に同じ方向に整列した高密度単層薄膜を形成するステップと、
（４）標準の半導体作製プロセスを使用して高密度の整列ナノワイヤ薄膜トランジスタを形成するステップと
を包含する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子ないしはデバイスに関し、特に、様々な用途ためのナノワイヤ薄膜を用いた半導体素子に関する。
【背景技術】
【０００２】
現在、低コストの電子機器、部品、特に低コストの大面積マクロエレクトロニクス・デバイスに対して産業的な関心が存在する。大面積マクロエレクトロニクス・デバイスとは、能動型・感知型の電子部品を大きな表面積にわたって実装したデバイスと定義される。ここで、大きな面積は、すべての電子部品を取り付けるために使用するのではなく、このようなシステムは、性能の改善を達成するためには物理的に大きくなければならず、このようなシステムの能動部品は、有用な機能性を実現するためには大きな面積にわたって分散させなければならないということで使用するものである。大きな共通基板への能動素子の実装は、単に個別の部品性能の面からだけではなく、システム性能、信頼性、およびコスト要因という面から強く推進される。このような大面積マクロエレクトロニクス・デバイスは、民生用途から軍事用途まで、様々な技術分野を激変させることが考えられる。このようなデバイスの用途例としては、アクティブマトリックス液晶表示装置（ＬＣＤ）およびその他のマトリックスディスプレイ用の駆動回路、スマートライブラリ、クレジットカード、高周波識別（ＲＦＩＤ）タグ、スマート・プライスタグ（値札）およびスマート型棚卸票、手荷物検査／安全監視システムや主要道路交通監視システム、大面積センサアレイなどがある。
【０００３】
この技術における現在の取り組み方は、薄膜トランジスタ（ＴＦＴ）の基材としてアモルファスシリコン（非晶質シリコン）またはポリシリコン（多結晶シリコン）を使用するものである。別の基材として有機半導体も登場してきている。しかしながら、アモルファスシリコンおよび有機半導体は性能面で限界がある。例えば、これらの基材は、キャリア移動度が通常１ｃｍ２／Ｖ・ｓ（平方センチメートル／ボルト・秒）以下と低い。ポリシリコンは、性能面の改善が見られるが、レーザ誘起アニーリングのような比較的高価な工程が必要であり、また安価なガラスやプラスチックのような低温基板との適合性に欠ける。
【０００４】
残念なことには、従来の電子材料は、電子的性能（キャリア移動度μによって決定される）と利用可能な基板サイズとがほぼ反比例するという特徴がある。図１は、異なる半導体材料について材料性能（キャリア移動度）対利用可能基板サイズの関係を概略的に図解したグラフである。従来の材料は、性能は高いが基板サイズが小さい（例えば、ＧａＡｓ）か、サイズは大きいが性能が低い（例えば、アモルファスシリコンまたは有機材料）か、どちらかである。現時の電子材料は、最も原初的な大面積マクロエレクトロニクス技術にしか利用できない。このことは、ほんの２，３の例を挙げるだけでも、ウェアラブル通信・電子機器、分散型センサネットワーク、および高周波（ＲＦ）ビームステアリング・システムのような最高値部類のマクロエレクトロニクス用途の開発を妨げる途方もなく大きい空白を材料特性に残している。
【０００５】
例えば、空間給電型アンテナ系内で使用するビームステアリング・リフレクタ（反射器）を実現するには、ステアリング素子回路をリフレクタ全体にわたって分散させなければならないだろうし、その各々の回路は、通常高移動度ＩｎＡｓ基板に付随する非常に高い性能要求を満たさなければならない。しかしながら、ＩｎＡｓウェーハは、目下のところ、直径が最大で３〜４インチ（８〜１０ｃｍ）に限られている上、極めて脆く、このような大面積の分散型電子回路用としては不適切である。したがって、このような大面積回路を作製するために利用することができる唯一の方法は、独立型のトランジスタや部品を大面積のアクティブリフレクタにワイヤボンディングやハンダ付けして組み付けることであるが、これは固有の性能および効率面での制約を伴うコスト高で故障につながりやすい代替技術でしかない。今日では、このようなビームステアリング・アレイは、軍用のものでも海軍の駆逐艦のソリッド通信アレイのような例に限定され、一人で持ち運べるものは言うに及ばず、移動型の通信システムには実装することができない。
【０００６】
したがって、現在求められているのは、より高性能の導電性または半導体の材料および素子、電子基板材料、およびより低コストで高性能の電子デバイスを製造するための方法並びにシステムである。好ましくは、このような材料は、入手が容易で、コスト効率よく製造され、重量、柔軟性などに関する他の長所も具備したものを使用することになろう。
【０００７】
音響打消し（ａｃｏｕｓｔｉｃ  ｃａｎｃｅｌｌａｔｉｏｎ）デバイス、ＲＦ識別（ＲＦＩＤ）タグ／リーダーなどの用途を含め、多くの用途が、このようなより高性能の導電材料・半導体材料から恩恵を受けることができる。ＲＦＩＤタグ用の場合、「タグ」として知られるデバイスを監視対象の物品や物体に添付することができる。タグの有無、したがってそのタグが添付された物品の有無を「リ―ダー」として知られているデバイスによってチェックし、監視することができる。リーダーは、タグが添付された物品の存在および場所をワイヤレス問い合わせにより監視することができる。通常、各タグは一意の識別番号を有し、リーダーはこれを用いて個々のタグと物品を識別する。
【０００８】
ＲＦＩＤタグ追跡システムの分野における一つの制約要因は、タグのコストである。その他の制約要因として、リーダーとタグとの間の距離、およびタグアンテナのリーダーアンテナに対する相対方位がある。タグアンテナがリーダーアンテナに対して正しく配向されていないと、タグはリーダーの近くに無ければならない。
【０００９】
これらの制約要因は、一つの場所から他の場所へ積み替えられるコンテナ内の物品に添付された多数のタグを読み取ろうとするとき極めて重要である。例えば、積み出し用トラックはチェックポイントを６０ｍｐｈで通過する。このトラックが、数万点あるいは数１０万点というような多数のタグ付き物品を輸送しているとすると、トラックは、リーダーがそれらのすべてのタグを十分検知できる距離以内になければならない。もしトラック上のコンテナ内の各物品がランダムな向きになっている結果、そのコンテナについての最大読取り距離が短くなると、リーダーは、すべてのタグを読み取るのに時間が僅か２、３秒しかないことにもなり得る。現在のタグ／リーダー技術では、このような多数の物品のタグを２、３秒で読み取ることはできない。
【００１０】
したがって、やはり現在必要とされているのは、タグの読取り速度を速くするため、タグを読み取ることができる距離を長くするため、およびより低コストのタグを得るための方法およびシステムである。
【００１１】
音響打消しデバイス向けの用途においては、ノイズの打消しまたは低減のように、音の特定の周波数を打ち消す、あるいは低減させるための試みがなされている。例えば、いくつかの場合においては、自動車、バス、さらには飛行機のような物体から発せられる音を一部または完全に打ち消すことが望ましいかもしれない。軍事用途においては、戦車あるいは潜水艦のような物体からの音を一部または完全に打ち消すことが望ましい場合がある。従来のヘッドホンの中には、ヘッドホンの周囲のノイズを監視し、音波のパターンを送出することによって、外部ノイズを大半打ち消すことを試みる技術を組み込んだものがある。このように送出される音波のパターンは、ノイズの位相とは逆相で送出される。この音波の送出パターンは、ノイズを静めて、ヘッドホンを通して演奏されているものを聴きやすくしようとするためのものである。しかしながら、このような技術は、ヘッドホンのような比較的小型のデバイスに限定され、上に述べたような大型のものには適用することができない。
【００１２】
このように、現在さらに求められているのは、大面積を含め、すべての大きさの面積にわたって音声および／またはノイズを打ち消すよう効果的に作用する音響打消しを遂行するための方法およびシステムである。
【発明の開示】
【課題を解決するための手段】
【００１３】
（発明の概要）
本発明は、材料技術におけるパラダイムシフト、すなわちナノ材料をマクロエレクトロニクスの分野に応用するという技術を志向するものである。本発明の結果として、例えばプラスチックのような種々の基板上で次のような高性能の大面積マクロエレクトロニクス技術が達成される：（１）単結晶シリコンウェーハより性能が優れている（μ＞５，０００ｃｍ２／Ｖ・ｓおよびオン／オフ電流比Ｉｏｎ／Ｉｏｆｆ＞１０７、閾値電位Ｖｏｎ＜１Ｖ；（２）極めて大きい表面積（Ａ＞１０ｍ２）に適用することができる；（３）ポリマーエレクトロニクス材料の柔軟性を持つ（曲率半径ｒ＜１ｍｍ）；（４）アモルファスシリコンを加工するために使用されるのと同様の従来の大面積半導体加工技術、またロール・ツー・ロール型スクリーン印刷のような高度先進のリソグラフィ技術を用いて加工およびパターニングを行うことができる。
【００１４】
この技術は、新しい種類のナノ材料（無機半導体ナノワイヤ）の並外れた導電特性と大面積マクロエレクトロニクスとを、素子内の各ソース電極とドレイン電極との間のギャップをまたいで選択的に配向されたナノワイヤの高密度膜を生成することによって結びつけるものである。これによって、移動度（μ）および電流容量（Ｊ）が単結晶シリコンに匹敵するかまたはそれ以上の大面積マクロエレクトロニクス用電子材料が得られる。ＩｎＡｓまたはＧａＡｓのような別のナノワイヤ材料を組み込むことによって、さらに高性能の基板を実現することができる。この新材料技術（本願において、高密度無機配向ナノワイヤ（ＤＩＯＮ）薄膜技術および混合組成ＤＩＯＮ薄膜技術と称する）によれば、大面積電子材料中のボイドを埋めることができ（図１参照）、これによってマクロエレクトロニクスの商用、軍用、およびセキュリティ用における用途の全面的展開が可能になる例えば、図２には、実際の高性能マクロエレクトロニクスの潜在的用途がいくつか示されている。
【００１５】
また、本発明は、１つ以上の半導体素子がその上に形成された電子基板を得るための方法、システム、および装置を志向するものである。半導体ナノワイヤの薄膜を基板上に形成する。このナノワイヤ薄膜を形成するのは、ある動作電流レベルを達成するのに十分なナノワイヤ密度を得るためである。ナノワイヤ薄膜に複数の半導体領域を画成する。半導体素子領域にコンタクトを形成し、これによって複数の半導体素子との電気的接続性を達成する。
【００１６】
本発明のいくつかの態様においては、ナノワイヤ薄膜を実装した半導体素子は多くの用途で使用される。
【００１７】
本発明の一態様においては、可調移相器に関する方法および装置を開示する。基板上にある導体線は、第１の導電セグメントおよび第２の導電セグメントを有する。基板上に、第１の導電セグメントおよび第２の導電セグメントとの電気的接触関係をもってナノワイヤ薄膜が形成されている。複数のゲートコンタクト（ゲート接点）が、ナノワイヤ薄膜との電気的接触関係をもって第１の導電セグメントと第２の導電セグメントとの間に設けられている。導体線を通して伝送される電気信号の位相を複数の中の少なくとも1つのゲートコンタクトに印加される電圧を変えることにより調整するようになっている。
【００１８】
本発明のもう一つの態様においては、高周波識別（ＲＦＩＤ）タグを得るための方法および装置を開示する。ＲＦＩＤタグは、アンテナおよびビームステアリング・アレイを有する。ビームステアリング・アレイは、複数の同調可能素子を有する。各同調可能素子は、複数の位相調整要素およびこれらの各位相調整要素に対応するスイッチを有する。このスイッチは、ナノワイヤ膜によって形成されるトランジスタを有する。このスイッチは、対応する位相調整要素が同調可能素子の位相を変えることができるようにする。
【００１９】
アンテナによって送信された電磁（ＥＭ）信号は、ビームステアリング・アレイによって方向を変えられる。一態様においては、ビームステアリング・アレイはＥＭ信号を集束させる。もう一つの態様においては、ビームステアリング・アレイはＥＭ信号を拡散させる。さらにもう一つの態様においては、ビームステアリング・アレイはＥＭ信号の方向を変化させる。
【００２０】
本発明のいくつかの態様においては、各位相調整要素は、マイクロストリップ・インダクタのようなインダクタ（誘導子）あるいはコンデンサよりなる。
【００２１】
本発明の一態様においては、ビームステアリング・アレイはビームステアリング・リフレクタである。同調可能素子は、互いに共面をなす同調可能セルよりなる。各同調可能セルは共振構造を有する。各スイッチは、対応する位相調整要素の上記共振構造との電気的結合によって同調可能セルの位相を変えることができるようにする。
【００２２】
本発明のもう一つの態様においては、ＲＦＩＤタグを得るための方法および装置を開示する。ＲＦＩＤタグは、ビームステアリング・アレイを有する。ビームステアリング・アレイは、複数の同調可能アンテナ素子を有する。各同調可能アンテナ素子は、複数の位相調整要素およびこれらの各位相調整要素に対応するスイッチを有する。このスイッチは、ソースコンタクトおよびドレインコンタクトとの電気的接触関係をもってナノワイヤ膜により形成されたトランジスタを有する。このスイッチは、対応する位相調整要素が同調可能アンテナ素子の位相を変えることができるようにする。ビームステアリング・アレイによって送信されたＥＭ信号は、複数の各同調可能アンテナ素子の位相を制御することによって方向が制御される。
【００２３】
本発明の一態様においては、同調可能素子は、伝送線路セグメントである。スイッチが伝送線路セグメントを短絡させることにより伝送線路セグメントの長さが変化し、これによって同調可能アンテナ素子の位相が変えられる。
【００２４】
本発明のさらに他の態様においては、ＲＦＩＤリーダーを得るための方法および装置を開示する。ＲＦＩＤリーダーは、上にＲＦＩＤタグに関連して述べたようなビームステアリング・アレイを有する。
【００２５】
本発明のもう一つの態様においては、音響打消しを可能にするための方法および装置を開示する。音響打消しデバイスは、基板およびこの基板の表面上にアレイ状に形成された複数の音響打消しセルを有する。複数の中の各音響打消しセルは、音響アンテナ、プロセッサ、トランジスタ、およびアクチュエータを有する。音響アンテナは第1の音響信号を受信する。プロセッサは、受信した第1の音響信号を処理して、対応する打消し制御信号を発生する。トランジスタはナノワイヤ膜を有する。このナノワイヤ薄膜は、トランジスタのソースコンタクトおよびドレインコンタクトと電気的に接触している。トランジスタのゲートコンタクトは、打消し制御信号に結合される。アクチュエータはトランジスタに結合されている。トランジスタは、アクチュエータに打消し制御信号に従って第２の音響信号を出力させる。第２の音響信号は、第1の音響信号をおおむね打ち消す。
【００２６】
本発明の一態様においては、第２の音響信号は第1の音響信号と比較して実質的に逆の位相を持つ。
【００２７】
一態様において、アクチュエータはオーディオスピーカーを有する。
【００２８】
もう一つの態様において、アクチュエータは圧電ナノワイヤの薄膜を有する。トランジスタは、圧電ナノワイヤ薄膜を通して電流を流させることにより、第２の音響信号を発生させる。
【００２９】
別の態様においては、アクチュエータとトランジスタは一つに合体される。トランジスタは圧電ナノワイヤ薄膜を有する。トランジスタの圧電ナノワイヤ薄膜を通して電流が流れると、第２の音響信号が発生する。
【００３０】
上記およびその他の目的、長所および特徴については、以下の発明の詳細な説明から容易に明らかとなろう。
【００３１】
添付図面は、本願に組み込まれ、本願明細書の一部をなすものであり、本発明の実施例が図解されており、本発明の原理を説明する上に役立つと共に、当業者が本発明を実施できるようにする上において役立つものである。
【発明を実施するための最良の形態】
【００３２】
（発明の詳細な説明）
以下、本発明を添付図面を参照して詳細に説明する。図中同じ参照番号は、同じあるいは機能的に類似した要素を指示する。また、図中、一般に、各参照番号の左端の数字は、その参照番号が最初に現れる図面の図番を示す。
【００３３】
はじめに
いろいろな意味で、今日のエレクトロニクス産業は５０年前と同じ立場にある。当時、ディスクリート・トランジスタ、すなわち個別型のトランジスタの市場導入は、世界に未曾有の機能性をもたらした。多様なディスクリート・トランジスタを一箇所に集積することによって、機能性はさらに高まり、その結果、可搬型エレクトロニクス製品が広範に利用可能になった。残念なことには、当時、このような集積化は手作業で行われており、これが原因でエレクトロニクス産業は停滞期を急速に達し、それを越えて２、３千点以上もの個別型トランジスタを一箇所に集積することは、コストおよび歩留まりの面で法外なこととなった。この現象は、「数の横暴」と呼ばれた。
【００３４】
この現実的な限界は、多様なディスクリート部品の混成集積の必要から生じたもので、集積エレクトロニクス産業を行き詰まらせに至り、この行き詰まりは、革命的な新構想、すなわちシリコンマイクロ回路の発明を通してしか解消されなかった。このシリコンマイクロ回路は、単純な線形プロセス、すなわち集積エレクトロニクスのための統合プラットフォームを用いて、事実上無限の数の電子部品を単一デバイスにシームレス集積することを可能にした。ムーアの法則に従って回路密度（デバイスの機能性）が増加していくにつれて集積エレクトロニクス産業が成長することを可能にしたのは、まさしくこの発明であった。
【００３５】
いろいろな意味で、トランジスタが不可避的に基本的サイズ限界（２、３原子の幅）に達することに起因するムーアの法則の終焉の接近は、１９５０年代にトランジスタが到達した限界に類似した情況を作り出すものと考えられる。この基本的回路密度の限界（および半導体ウェーハの実際のサイズ限界）が近づくにつれて、機能性の向上は、多様なディスクリート部品のより高次のデバイスへの集積を通してのみ持続することになろう。したがって、今日の集積回路（ＩＣ）は、機能性を拡張するためには混成集積を必要とする重要なディスクリート機能単位であるという点において、１９５０年代のトランジスタと類似している。
【００３６】
この意味で、混成集積には、ある機能を遂行させるために多様ないくつかのプロセッサを組み合わせる、あるいはプロセッサをメモリ、センサ、高周波（ＲＦ）電子部品、アンテナ、能動光学部品、アクチュエータなどのようなディスクリート部品と組み合わせることが必然的に伴う。混成集積の限界がもたらす影響については、まだ本当に受け止められてはいない（開発はまだ、ほんの少数の部品を集積化しなければならないというような段階にある）。しかしながら、結局のところ、１９５０年代のトランジスタの場合同様、ディスクリート型機能単位の数が時間と共に増加するにつれて、必然的に似たような「数の横暴」に行き着くことになろう。今日でも、ディスクリートＩＣのより高機能性のデバイスへの混成集積は、最大のコスト要因の一つであり、また製造された電子装置あるいはデバイスの装置故障の主要発生源になっている。このことは、より高い機能性を今日のＩＣにその上で組み込む統合プラットフォームの導入なしには、次の２０年以内に、世界が依存するこの産業の成長にとって究極的な制約となろう。目下そのようなプラットフォームは存在しない。
【００３７】
本発明の混合膜マクロエレクトロニクス技術は、普遍的な機能デバイス集積化のための真の統合プラットフォームの基盤になるものである。本願における、本発明の説明は、高伝導-移動度の一体構造誘電体層を得るために選択された組成を持つナノワイヤを用いて大面積にわたって高性能トランジスタを作り込むべく機能性を適応させることに重点を置いて進める。しかしながら、全く別のナノワイヤ材料を実装することによって、同じプラットフォームを高性能の光学特性、磁気特性、強誘電特性、および圧電特性も包含するように拡張することができる。この基礎プラットフォームから構築して、本発明は、多様な異なる機能性（例えば、高性能電子プラス能動光学的機能性）を同じ基板に実装することによって、同じ材料に多様な異なる機能性を付与する。この技術は、構造と機能の真の分離、すなわち材料技術におけるパラダイムシフトになるものである。
【００３８】
基本的には、本願で開示する技術は、すべての異なる機能性の、標準的な線形プロセスを用いて作製することができる単一デバイスへのグローバル（全体的）な統合を最終的には可能にすることができる基礎的統合材料プラットフォームである。シリコンＩＣの場合と同様に、このプラットフォームが拡張するにつれて、ムーアの法則を（その特定の定義ではないにしても）無限に拡張しつつ、すべてのレベルの機能的統合を組み入れることができる。
【００３９】
本発明は、互いに平行に（あるいは互いに実質的に平行に）配列された配向無機導体ナノワイヤの高密度フィルムに基づく革新的なプラスチック基板上薄膜（または他の有用な基板材料）技術を志向するものである。本願で使用する「ナノワイヤ（ｎａｎｏｗｉｒｅ）」という用語は、少なくとも１つの横断面寸法が５００ｎｍ（ナノメートル）未満、好ましくは１００ｎｍ未満で、縦横比が１０より大きい、好ましくは５０より大きい、より好ましくは１００より大きい、さらに好ましくは５００より大きい任意の導体および半導体材料の総称である。例えば、一実施例においては、ナノワイヤは１〜１００ｎｍの範囲の直径と、１〜１００マイクロメートル（μｍ）の範囲の長さを持つことができる。他の実施例においては、ナノワイヤは上記以外の範囲の直径と長さを持ち得る。
【００４０】
このようなナノワイヤの例としては、国際特許出願公開公報第ＷＯ  ０２／１７３６２号、ＷＯ  ０２／４８７０１号、およびＷＯ  ０１／０３２０８号に記載の半導体ナノワイヤ、カーボンナノチューブ、および他の同様の寸法の長大状導体または半導体構造がある。特に好ましいナノワイヤとしては、例えば、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ（ダイヤモンドを含む）、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡＩＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡＩＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａ１２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、Ａｌ２ＣＯ、およびこれらの２種以上の半導体の組合せから選択される半導体材料よりなる半導体ナノワイヤがある。一部の態様においては、半導体は、下記からなるグループから選択されるドーパントを含むことが可能である：周期表のＩＩＩ族から選択されるｐ型ドーパント；周期表のＶ族から選択されるｎ型ドーパント；Ｂ、ＡｌおよびＩｎからなるグループから選択されるｐ型ドーパント；Ｐ、ＡｓおよびＳｂからなるグループから選択されるｎ型ドーパント；周期表のＩＩ族から選択されるｐ型ドーパント；Ｍｇ、Ｚｎ、ＣｄおよびＨｇからなるグループから選択されるｐ型ドーパント；周期表のＩＶ族から選択されるｐ型ドーパント；ＣおよびＳｉからなるグループから選択されるｐ型ドーパント；Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅからなるグループから選択されるｎ型ドーパント。
【００４１】
一定の場合においては、本願で使用する「ナノワイヤ」という用語は「ナノチューブ」の意味も包括する。これらの場合は特定される。ナノチューブは、本願記載の特性および長所を得るために、組合せの形、例えば本願でナノワイヤに関連して説明するようなナノチューブの薄膜の形で、または単独で、あるいはナノワイヤとの組合せの形で形成することができる。
【００４２】
さらに、ここで留意すべきなのは、本発明のナノワイヤ薄膜は、半導体ナノワイヤ（および／または特定した形態におけるナノチューブ）、および／または異なる組成および／または構造のナノワイヤ（および／または特定した形態におけるナノチューブ）を組み込んだ「混成」膜であってもよいということである。例えば、「混成膜」は、種々の直径および長さのナノワイヤ（および／または特定した形態におけるナノチューブ）、および種々の特性を持つ「ヘテロ構造」のナノワイヤ（および／または特定した形態におけるナノチューブ）を具有することができる。
【００４３】
本発明との関連において、ナノワイヤを固着する基板は、均質基板、例えば、シリコン、ガラス、水晶（クォーツ）、高分子材料などのような固体材料のウェーハ；大きな固体材料の硬質シート、例えばガラス、水晶、ポリカーボネート、ポリスチレンなどのようなプラスチックを用いることができ、あるいは付加的要素、例えば構造要素、組成要素などを含めることができる。ポリオレフィン、ポリアミドなどのプラスチックのロールのような軟質(可撓性)基板、透明基板あるいはこれらの特徴を組み合わせた基板を使用することもできる。例えば、基板は、最終的に所望のデバイスの一部をなす他の回路あるいは構造要素を含むことが可能である。このような要素の特定の例としては、電気的コンタクトのような電気回路要素または素子、他の電線路、またはナノワイヤあるいは他のナノスケール導電要素を含む導電経路、光学および／または光電要素または素子（例えば、レーザ、発光ダイオード（ＬＥＤ）、および構造要素（例えば、マイクロカンチレバー、ウェル、ポストなど）がある。
【００４４】
本願において、実質的にある方向に「配列された（ａｌｉｇｎｅｄ）」あるいは「配向された（ｏｒｉｅｎｔｅｄ）」とは、ナノワイヤの集合または集群中の大多数のナノワイヤの縦方向軸がある単一方向に対して３０度の範囲内にあるということを意味する。大多数とは、５０％を超えるナノワイヤの数と考えることができるが、種々の実施例においては、６０％、７５％、８０％、９０％あるいはその他のナノワイヤのパーセンテージを大多数のナノワイヤが上記の範囲内に配向されていることを示すものと見なすことができる。一定の好ましい態様においては、大多数のナノワイヤが所望の方向に対して１０度の範囲内に配向されている。さらに他の実施例においては、大多数のナノワイヤは、所望の方向に対して他の角度範囲内に配向されていることもあり得る。
【００４５】
ここで留意しなければならないのは、本願中に記載する空間的な説明（例えば、「上」、「下」、「上に」、「下に」、「最上部」、「最下部」など）は、もっぱら例示説明のためにのみ使用され、本発明のデバイスは空間的に任意の方向あるいは任意の形態で配置することができるということである。
【００４６】
半導体ナノワイヤは、オフラインで合成した後、プラスチックまたは他の基板上に低温で被着する(ｄｅｐｏｓｉｔｅｄ)ことができる。被着後、高密度ナノワイヤ膜を従来の薄膜トランジスタ（ＴＦＴ）製造設備を用いてさらに処理することにより、プラスチック上に同様の寸法のバルク半導体素子に匹敵する、あるいはそれを超える電子的性能を持つ高性能マクロエレクトロニクス・デバイスを得ることができる。さらに、この技術によれば、２つ以上の異なる半導体組成のナノワイヤが組み入れられた膜を作製することができる。これによれば、線形作製を用いて、論理、ＲＦ、発光、光検知およびそれ以上の機能を単一基板に組み込んだ多機能マクロエレクトロニクス・システム（すなわち、異なる電子的機能性の単一モノリシック基板への均質集積）を実現することができる。この画期的な技術は、以前には高価につき過ぎて開発されなかった新しい用途の道を開くものである。これらの新用途には、例えば、プラスチックまたは他の有用な基板上に作り込まれた分散型センサネットワークで、検出、計算、およびネットワークを介しての遠隔通信を行うものがある。
【００４７】
本発明の重要な長所の一つは、低解像度および適度の複雑性（例えば、１回路当たり１，０００トランジスタ）の高性能大面積分散型マクロエレクトロニクスを軽量軟質基板上に採算価格、例えば１００ドル／平方フィート以下で作製できるということである。このような長所によって、従来の技術で可能な水準と比較して機能性が向上し、サイズが小さく、重量が減り、かつ電力消費が低下した次世代のセンサおよびセキュリティ用途の開発が可能になる。しかも、これらの長所は、これらの新しい用途の実際の展開が可能になるコストで達成することができる。
【００４８】
従来のアモルファスシリコン用のＴＦＴ作製は、現在のマクロエレクトロニクス応用技術における１００ドル／平方フィートのコストのデバイス複雑性を十分に達成することができる（例えば、液晶表示装置（ＬＣＤ）用のＴＦＴバックプレーンは３０ドル／平方フィート以下で製造される）。しかしながら、本発明の薄膜材料これらの作製（あるいは新しいより低コストのプロセス）に適合するだけでなく、アモルファスシリコンより２オーダー以上大きい性能を達成することができる。
【００４９】
さらに、スペース、重量、および電力の制約がある軍用、宇宙用、および防衛用など、マクロエレクトロニクスにおける高価値応用ないしは用途においては、相補型金属酸化膜半導体（ＣＭＯＳ）技術（例えば、低電力故に）と適合可能な技術を開発し、他の機能性（例えば、発光機能）を単一膜に実装（統合）することによって、各デバイスを作製するために実装することが必要なディスクリート部品の数を減らす（コスト、重量、および複雑性を低減させる一方、歩留まりおよび機能性を向上させる）ことが大いに望まれるところである。
【００５０】
本発明の画期的な薄膜技術は、高密度の無機配向ナノワイヤ薄膜（ＤＩＯＮ薄膜）に基づくものである。ＤＩＯＮ薄膜は、多様な異なる電子的、電気光学的および電気機械的機能性が、１００ドル／平方フィート以下のコストで大面積（＞１０ｍ２）に作製できる単一の軽量軟質基板に実装された高性能の大面積マクロエレクトロニクス技術を可能にすることができる。ＤＩＯＮ薄膜技術の一つの重要な側面は、キャリア伝導が一方向に配列された単結晶ナノワイヤで起こるということである。故に、これらのマクロエレクトロニクス・デバイスでは単結晶移動度を達成することができる。さらに、ナノワイヤにおいて量子効果を利用することにより、本発明で実現されるデバイスは、従来のバルク単結晶の性能を上回る性能を享受することができる。ＤＩＯＮ薄膜技術のもう一つの重要な側面は、各個のナノワイヤの周囲の真性の高品質ゲート誘電体シェルおよびコンフォーマルゲート（ｃｏｎｆｏｒｍａｌ  ｇａｔｅ）電極単結晶を含め、単結晶ナノワイヤを合成するのに必要な高温過程を、ナノワイヤが基板と接触する前にリアクタ内でオフラインで行うことができるということである。その結果、基板材料の存在下で行われるすべての処理過程を低い温度（＜１００(℃）でおこなうことができ、多くの異なる基板材料(例えば、軟質の低Ｔｇ（ガラス転移温度）プラスチック)のしようが可能になる。ＤＩＯＮ薄膜技術は、単結晶シリコンを上回る性能を持つ大面積の可撓性マクロエレクトロニクス部品の作製を可能にする。その上、ＤＩＯＮ薄膜技術は、現在のどの技術を用いても作製することができない(例えば、ＩｎＡｓのキャリア移動度、ＳｉのＣＭＯＳ性能、およびＧａＮの発光機能を単一基板上で結びつける)混合機能性モノリシック電子部品の作製を可能ならしめる。その結果、現行技術より性能が優れる一方、軽量の可撓性電子部品を大面積にわたって低コストで作り出すことができるマクロエレクトロニクス技術が達成される。
【００５１】
この技術は、機能性おびただしい数の可能な組合せの単一膜への統合（例えば、電子、光学、磁気、強誘電体、圧電などの面における機能性）を可能にするが、以下の説明は、高性能電子エレクトロニクス部品、装置に重点を置いて進める。特に、ここの説明は、ＣＭＯＳの機能性（低電力デバイスを得るため）に関して高性能ｎチャンネルおよびｐチャンネルシリコン・ナノワイヤ、またＲＦ処理に関してＩｎＡｓおよびＩｎＰのような超高移動度のＩＩＩ〜Ｖ族元素よりなる材料の、すべて単一モノリシック・プラスチック基板への集積（統合）に重点を置いて行う。もちろん、当業者ならば、多数の異なる使用形態、用途、およびシステムが本願で開示する技術によって可能になることは理解されよう。
【００５２】
混合組成ＤＩＯＮ薄膜技術によれば、無線通信から、センサアレイ、Ｘ線撮像装置、フレキシブルディスプレイおよびフレキシブルエレクトロニクス部品、製品、さらに他のものに至るまで、様々な独特の用途の開発が可能になる。さらに、この技術によれば、ドライバ電子回路が単一基板に印刷された軽量のディスポーザブルディスプレイまたはフレキシブルディスプレイ、汎用ＲＦバーコーディング用の「ペニー(極安)」ＲＦＩＤタグ、産業監視およびセキュリティ用途のための集積型センサネットワーク、およびワイヤレス通信用のフェーズドアレイ・アンテナを含む高価値の様々な商業用技術のための基礎を確立することができる。ＤＩＯＮ技術は、軍の世界および商業界共に、大面積エレクトロニクスに大変革をもたらし得る。
【００５３】
図３は、半導体ナノワイヤの材料と品質を図解したものである。右上の画像は、異なる倍率で見たナノワイヤの顕微鏡写真であり、これらの材料の品質および均質性が示されている。右下の像は、溶液中に懸濁された異なるＮＷ(ナノワイヤ)材料が入ったガラス瓶を示す。
【００５４】
これらの材料の真に独特の性質の一つは、それらの電子特性および導電特性が、結晶構造、ドーピング濃度、キャリア移動度、バンドギャップなどを含めて正確に定義できるということである。さらに、合成に際して、すべてのナノワイヤはバッチ(ロット)内の(またバッチ間でも)他のすべてのナノワイヤと同じであるということである。この特徴は、バッチ内のすべてのナノチューブが他のすべてのナノワイヤと異なり、電子特性も金属製から半導性さらには半金属性まで広範にわたるカーボンナノチューブのような他の一般的なナノ材料と著しい対照をなす。すべてのナノワイヤが同じ電子特性を持つ大量のナノワイヤを製造できることによって、ＤＩＯＮ薄膜技術の利用が助長される。
【００５５】
ｐ−ｎダイオードおよび電界効果トランジス（ＦＥＴ）を用いてシングルナノワイヤ電子回路が作製された(例えば、Ｙ．Ｈｕａｎｇ，Ｘ．Ｄｕａｎ，Ｙ．Ｃｕｉ，およびＣ．Ｍ．Ｌｉｅｂｅｒによる「Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ  Ｎａｎｏｗｉｒｅ  Ｎａｎｏｄｅｖｉｃｅｓ(窒化ガリウムナノワイヤ・ナノデバイス)」、Ｎａｎｏ  Ｌｅｔｔｅｒｓ，２，１０１−１０４（２００２）；Ｙ．Ｃｕｉ，Ｚ．Ｚｈｏｎｇ，Ｄ．Ｗａｎｇ，Ｗ．  Ｗａｎｇ，Ｃ．Ｍ．Ｌｉｅｂｅｒ，Ｎａｎｏ  Ｌｅｔｔ．３，  １４９（２００３）；およびＸ．Ｄｕａｎ，Ｙ．Ｈｕａｎｇ，  Ｙ．Ｃｕｉ，Ｊ．ＷａｎｇおよびＣ．Ｍ．Ｌｉｅｂｅｒ，Ｎａｔｕｒｅ４０９，６６（２００１）参照)。図４は、シングルナノワイヤＦＥＴを図解したものである。左部分は、走査型電子顕微鏡写真（ＳＥＭ）の画像およびシングルナノワイヤＦＥＴの概略図を示す。中間部分および右部分は、それぞれ、ｎドープおよびｐドープ型のＩｎＰおよびＳｉシングルナノワイヤＦＥＴの電界効果性能を示す。これらの材料の高品質（真の単結晶）が量子閉じこめ状態から生じる抑制散乱確率と組み合わさることによって、これらの無機半導体ナノ材料は、１００μｍ以上の距離にわたってそれらのバルク材料を上回るキャリア移動度を持つということが実証された。例えば、Ｓｉナノワイヤについては(μ＝１，５００ｃｍ２／Ｖ・ｓ、またＩｎＰナノワイヤについては(μ＞４，０００ｃｍ２／Ｖ・ｓの電界効果移動度が実証されている。これらの値は、同様のドーピング濃度を持つこれらのナノワイヤの単結晶同等物に匹敵するか、それを上回る。これらのキャリア移動度は、これらの材料についての下限しか示していないと考えられる。実際、理論計算では、選択ドープＧａＡｓナノワイヤの場合、(μ＝３×１０８ｃｍ２／Ｖ・ｓという予測が得られた。
【００５６】
これらのシングルナノワイヤ・デバイスの性能特性は、ナノエレクトロニクス応用という点に関して非常に励みになるものである。現在、多くの学術グループが、電子回路をより高速化、小型化するべくナノエレクトロニクス回路の開発を推進している。しかしながら、シングルナノワイヤによって運ばれる総電流量は非常に小さく、そのためにシングルナノワイヤ・デバイスの能力はナノロジックおよびナノメモリのようなナノエレクトロニクス応用技術に限定されている。幸いにも、本発明は、完全なパラダイムシフト、すなわち、同じナノ材料を使って電子回路をより高速にかつより大きくし、しかもこのようなシングルナノワイヤ・デバイスに対して実施された今日までの研究によりなされた進歩・発展を利用するというパラダイムシフトをもたらすものである。
【００５７】
電子材料における性能は、材料がそれが使用されているデバイスの長さスケールと比較してその上に「オーダー」を呈示する長さスケール（ｌ）によって特性評価される。図５は、オーダーの長さスケールを図解した概略図である。トランジスタにおける移動度は、電荷がソース電極とドレイン電極との間を移動する際に通過しなければならないトラップおよび結晶粒界の数と関係がある。マクロエレクトロニクス回路の長さスケール（１０〜４０μｍ）上で、アモルファスシリコンおよび多結晶シリコンはこのような多くの欠陥部を持ち、その結果移動度が低くなる。これと対照的に、単結晶シリコンは、結晶粒界を横切ることなく電極間の全距離にわたって容易に移動することができ、デバイスは材料の真性移動度によってしか制約されない性能を与えられる。例えば、単結晶シリコンウェーハは、この長さスケールより小さいすべてのデバイスについて、ｌ＞１ｃｍと「オーダーが付され」、μ＞１，０００ｃｍ２／Ｖ・ｓの移動度を持つ。これと対照的に、多結晶シリコンは１００≦ｌ≦５００ｎｍ（ほぼ結晶粒径）としか「オーダーを付されず」、またキャリア移動度は１０≦μ≦５０ｃｍ２／Ｖｓの範囲であり、他方アモルファスシリコンは、ｌ＜１０ｎｍにしか「オーダーを付されず」、移動度はμ≒１ｃｍ２／Ｖｓ程度である。このように、アモルファスシリコンのキャリア移動度は単結晶シリコンの１，０００分の１ほどしかない。同様に、最良の有機半導体であっても、性能は単結晶シリコンの１０分の１乃至１００分の１ほどしかない。
【００５８】
無機導体ナノワイヤは、「オーダーの長さスケール」という点に関して独特な材料である。一方の次元（ナノワイヤの直径方向）においては、これらの材料はほんの２、３ナノメートル余程度にしか「オーダーを付され」ない。しかしながら、他方の次元に沿っては、これらの材料は１００μｍを超えるオーダーを呈する。このことは、マクロエレクトロニクスの長さスケール上で、何故シングルナノワイヤ電子デバイスがこのような高移動度を示すかということを説明する理由であり、これらの材料は、この長さスケール上で単結晶半導体と同じような作用を示す。残念なことには、シングルナノワイヤＴＦＴのキャリア移動度は高いかもしれないが、シングルナノワイヤを通って移動できる総電流量はやはり極めて小さい。
【００５９】
本発明は、無機導体ナノワイヤの「オーダーの長さスケール」におけるこの極端な非対称性を梃子的に利用することによって、大きな性能改善が達成される新しいマクロエレクトロニクス基板材料を製造するものである。図６は、ナノワイヤの長さスケールを図解した概略図である。このように、ナノワイヤおよびマクロエレクトロニクスの長さスケールについて概略述べただけでも、これらの材料が、マクロエレクトロニクスの長さスケール上で、如何に均質で高性能の材料を形成するかが明らかになる。マクロエレクトロニクス電極の長さスケール（ｌ≒１０〜２０μｍ）上で、単一電極の全長にわたる仮稠密パック膜（ｐｓｅｕｄｏ−ｃｌｏｓｅ−ｐａｃｋｅｄ  ｆｉｌｍ）に、横方向に並べて（互いに平行に）数１，０００本のナノワイヤを配設することができる。これらの各ナノワイヤは、電極間の距離よりも相当長い（１００μｍ対２０μｍ）。したがって、これらのほとんどすべてのナノワイヤは半導性チャンネル全体にわたって広がり、数１，０００本の高移動度導電チャンネルを作り出す。各ナノワイヤの起点を縦方向にランダムにずらすことによって、材料中の「継目（ｓｅａｍｓ）」の（結晶粒界に相当する）の存在を大幅になくすことができる。このようにして、ギャップをまたがない各個のナノワイヤがあっても、その影響は、それらのナノワイヤより相当多数のギャップをまたぐナノワイヤ全体により統計的に平均して相殺される。
【００６０】
ここで留意しなければならないのは、半導性ナノワイヤから金属ナノワイヤを分離するためにカーボンナノチューブのサンプルを精製する、あるいはフィルタするための商業ベースで実行可能な方法はないから、カーボンナノチューブは、実際上、この種の用途向けのＤＩＯＮ膜を作るためには使用できないということである。デバイス中にたった１本の金属ナノワイヤがあっても、トランジスタ機能は大きく減殺される。同様に、各個のデバイスの性能は、そのデバイス中のナノワイヤの平均性能によって左右されるので、材料特性の均質性は重要である。この点もカーボンナノチューブでは未だ達成されていない。無機導体ナノワイヤでは、このための技術が可能になる。
【００６１】
高移動度に加えて、このようなマクロエレクトロニクス用の高密度ナノワイヤ膜には、他にいくつかの決定的に重要な長所がある。一例として、このような材料は、低電圧低電力動作が可能なように、各個のナノワイヤを共形状に取り巻く非常に薄いピンホールのないゲート誘電体シェルを持つことができる。シングルナノワイヤＦＥＴデバイスから得られた予備段階の結果によると、合成時に非常に薄い非常に薄いピンホールのない酸化膜シェルを各シングルナノワイヤの回りに形成することが可能であることが明らかにされた。図７は、半導体／誘電体コア−シェル構造を図解したものである。ここには、結晶コアおよび一体構造誘電体シェルを持つナノワイヤのコア−シェル構造の概略図が示されている。このナノワイヤ表面上の一体構造薄膜誘電体シェルによれば、誘電体を基板上に蒸着などで成膜するために必要な高温プロセスを省けるのみならず、閾値電圧が低くなる。
【００６２】
これらのナノワイヤおよびシェルは、基板とは別に形成されるので、基板材料の選択に影響を及ぼすことなく最高品質の誘電体を確保するべく高温（＞５００℃）で処理することができる。高品質の誘電体を形成できるかどうかは、使用する半導体に大きく依存しており、最良の半導体の例はＳｉである。１〜２ｎｍまで薄くすることができるこの酸化膜層は、ＦＥＴにおける外因性の不純物的ゲート酸化膜を置換することができ、その結果、必要な処理過程数を少なくできると共に、トランジスタをオン・オフするために必要な電圧を劇的に低くすることができる。シングルナノワイヤ・デバイスは、１Ｖより低いゲート電位で導通状態になる。それ故、非常に低電力の高移動度ＤＩＯＮマクロエレクトロニクス回路を作り出すこともできる。このことは、基板の存在下低温で形成される厚い誘電体層が必要で、結果的に基板適合性が限定され高電力動作につながる温度レーザアニールｐ−Ｓｉのような他の薄膜低温半導体と著しい対照をなす。
【００６３】
また、これらの材料は、薄膜全体にわたるデバイス性能の均質性という点でも長所をもたらし、低コストのデバイス作製および際だった低電力動作につながる。大粒径ｐ−Ｓｉのような他の高性能薄膜技術に対する主要な制約要因の一つは、ソース電極とドレイン電極との間における結晶粒界の存在に起因するデバイス間の均質性にある。結晶粒界がトランジスタチャンネルのサイズに比べて非常に小さいと、トランジスタは、移動度が低劣になるが、統計的平均化効果から益するところがある。換言すると、デバイス当たりの結晶粒数は非常に大きいので、各デバイスは実質的に同じ結晶粒数と同じ種類の結晶粒を持ち、これらの結晶粒は同じように振る舞うことになる。その結果、各デバイスは他のすべてのデバイスと同じように動作することになる。これはアモルファスシリコンの場合である。残念なことには、結晶粒径が大きくなり、全体的移動度が大きくなるにつれて、デバイス当たりの結晶粒数が減少しはじめるので、薄膜全体にわたるデバイスから標本として抽出される各デバイスは結晶粒の数および種類が統計的に異なってくる。その結果、ｐ−Ｓｉで移動度が増加するにつれて、デバイス特性の均質性が低下する。このことは、高移動度ｐ−Ｓｉにおいてデバイス間における閾値電圧の変動（ばらつき）で特に問題になる。この固有の問題を補償するために、次のいずれかの方法が必要になる：（１）回路の複雑性を高めることによって非均質性を調整する、あるいは（２）印加ゲート電圧を高くしてすべてのデバイスが必ず同じ印加電圧下でオンになるようにすることによって非均質性を調整する。上記の第１の選択肢は、リソグラフィのマスク工程数を増加させ（マスク工程数が約２倍になる）、その結果デバイスのコストが劇的に増大する。第２の選択肢は、デバイスの電力消費を相当増大させることになり得る。一定の高性能マクロエレクトロニクス・システムにおける主な２つの要求条件はコストおよび電力消費の低減であり、上記の解決方法はこれらの用途においてはいずれも受け容れられない。
【００６４】
この情況はＤＩＯＮ薄膜の場合は極めて異なっている。ＤＩＯＮ膜内におけるナノワイヤの整列および縦横比の結果として、これらの膜から作製されるＴＦＴは膜全体にわたって非常に均質である。一方の次元においては、ナノワイヤは、ＴＦＴのチャンネル長さより１０倍以上長くなって、ほとんどすべてのナノワイヤがチャンネル全体に及ぶ（すなわち、導通（伝導）方向に結晶粒界が全くない）ことが可能である。第２の次元（非導通方向）においては、ナノワイヤはチャンネル幅より最高１，０００分の１も小さく、その結果、各トランジスタが独立した「結晶粒」を数１００から数１，０００個含むことが容易に起こり得る。その結果、各トランジスタは導通方向には全く結晶粒界がなく、導通方向では真の集合平均（ｔｒｕｅ  ｅｎｓｅｍｂｌｅ  ａｖｅｒａｇｅ）の結晶粒界数を持つことになる。このことは、個別の高性能デバイスが得られるばかりでなく、大数の統計的平均化効果を通じてデバイス間の差をなくすことにもなる。このように、ＤＩＯＮ膜から作製されるＴＦＴは、現在ｐ−Ｓｉまたは誘起電子材料から得られるよりもはるかに高い均質性を享有する。
【００６５】
その上、これらの材料は、各々単結晶半導体の性能を持つ多くの異なる機能デバイスを実装した形でＤＩＯＮ薄膜デバイスの作製を可能ならしめる多くの異なるナノワイヤ材料への適用性に関連した長所をもたらす：すなわち、ＤＩＯＮ薄膜の用途はシリコンナノワイヤに限定されない。同じアーキテクチャないしは構成を用いて、ＧａＡｓまたはＩｎＡｓのようなさらに高性能の材料から大面積マクロエレクトロニクス基板を作ることができ、さらには発光用の電場発光ナノワイヤまたは励起表面検知、振動検出または音声検出用の圧電ナノワイヤのような特有の光学的性質または機械的性質を持つナノワイヤを作製することもできる。さらに、例えば、アンドープ導電性インナーチャンネル、高エネルギー・ドープ・インナーシェルおよびアウターシェル誘電体のような複合シェルを持つナノワイヤ構造も作製することができる。このようにして、キャリアは、散乱を通して移動度を低下させることにもなるドーパントを導電チャンネルに与えずとも、インナーシェルから導電チャンネルへ供給されるこのような構造は、バリスティック輸送デバイスを得ることができ、超高性能マクロエレクトロニクス技術をもたらす。図８は、ゲルマニウムコア、シリコン・インナーシェルおよびシリカ・アウターシェルよりなるマルチシェル・ナノワイヤの横断面および構造の透過型電子顕微鏡法（ＴＥＭ）およびエネルギー分散型Ｘ線分析法（ＥＤＸ）の像を示す（例えば、Ｌ．Ｊ．Ｌａｕｈｏｎ、Ｍ．Ｓ．Ｇｕｄｉｋｓｅｎ、Ｄ．ＷａｎｇおよびＣ．Ｍ．Ｌｉｅｂｅｒ  Ｎａｔｕｒｅ  ４２０，５７（２００２）参照）。
【００６６】
各個のナノワイヤの外側に共形状に成長した導電ゲート電極シェルを作り込めることは、ＤＩＯＮ膜のＴＦＴ性能を劇的に向上させ、電力消費を低減させ、ＴＦＴ作製プロセスを簡単化する。さらに、各個のナノワイヤの外側にゲート電極を一体状に形成することは、導電チャンネルに合ったゲート電極形状（すなわち、各個の半導体チャンネルを円筒状に取り囲む共形電極）が得られる。このことは、ＤＩＯＮ薄膜に真性のゲート誘電体およびゲート電極を作製できるということを意味する。したがって、電気的デバイスを作製するのに必要な唯一の後処理は、トランジスタチャンネルの外側の領域からリソグラフィ法によってゲート電極シェルを取り除き、金属を蒸着してゲート電極をゲート電極を回路の他の部分に接続することである。このようにＤＩＯＮ薄膜内の個々のナノ材料の複雑性が僅かに増すこと（ナノワイヤの合成時における）で、ＤＩＯＮ  ＴＦＴを作製するための処理加工が劇的に簡単化される。また、これによって、理想的なゲートコンタクト構造が得られることにより、各ＤＩＯＮ  ＴＦＴの性能を改善することができ、ＤＩＯＮ電子デバイスの電力消費を低減させることができる。
【００６７】
また、本願で説明する材料は、高移動度半導体材料の固有の可撓性を持ち、これによって、真に可撓性の高性能電子部品の作製が可能になる。非常に小さい直径と大きい縦横比（＞１，０００）の故に、ナノワイヤは優れた可撓性および強度を有する。各個のナノワイヤは、ｒ＜１０μｍの曲率半径で容易に曲げることができる。例えば、図９は、曲げ半径ｒ＜１０μｍのナノワイヤの暗視野光学顕微鏡写真（ＯＭ）を示す。バーの長さは１０μｍである。ナノワイヤの幅は、可視光の回折限界のために、見かけ上実際より大きく見える。上に説明した高密度基板上の各個のナノワイヤは同じ方向に整列しているが、周囲のナノワイヤとは物理的に独立しているため、ＤＩＯＮ薄膜の柔軟性は失われない。デバイス内の個々のナノワイヤを曲げなくても、各ナノワイヤは長さが１００μｍしかないので、肉眼で見られるｒ≪１ｍｍの曲げが可能である。
【００６８】
上に説明した材料は溶液中で処理することができ、大面積適合性を有する。バルク半導体ウェーハとことなり、ナノワイヤは溶液に懸濁させた後、事実上すべての基板上に析出付着させて（ｄｅｐｏｓｉｔｅｄ）、固着することができる。このプロセスは、特定の寸法範囲に限定されず、したがって、大面積エレクトロニクス技術にとって理想的なプロセスである。軟質基板との組合せによって、この技術は、ノズル印刷またはスクリーン印刷技術を通して高性能電子部品のロール・ツー・ロール製造法との適合性が可能になる。この技術のもう一つの長所は、ナノワイヤを成膜する環境である。通常のミクロン系およびサブミクロン系半導体技術は、大なクリーンルームとクリーンルーム内の特殊な設備を必要とする。本発明のナノワイヤは、溶液に懸濁させた後、「大きな」汚染物質が半導体線を阻害する懸念なしに、大きな基板の表面に析出付着させて成膜することができる。欠陥管理は、半導体ナノワイヤを作製し、溶液を調製している段階で行うことができ、そのために印刷プロセスにおける厳密性をそれほど高くする必要がない。
【００６９】
その他の長所としては、半導体成膜、アニーリング、あるいはゲート誘電体成膜に必要な高温処理を回避できるということである。ＤＩＯＮ  ＴＦＴは、事実上すべての基板（例えば、軽量プラスチック）上に作製することができる。半導体ナノワイヤ、ゲート誘電体シェル、およびゲート電極シェルを形成するために用いられる高Ｔｐ（ピーク結晶化温度）合成プロセスはオフラインで(すなわち基板材料の存在下で)行われる。したがって、非常に高品質のナノワイヤを製造した後、それらを事実上どのような基板材料にでも被着することができる（基板が高Ｔｐ処理に適合しない場合でも）。さらに、ナノワイヤの表面は、任意の機能性で化学処理することができるので、広範多様な基板を使用することができる。
【００７０】
概して、無機ナノワイヤの並外れた電子特性および導電特性を固体基板上の高密度配向アレイに組み込むことによって、大面積の可撓性半導体基板を作製することができる。このような大面積の可撓性半導体基板は、移動度、閾値電圧、およびＩｏｎ／Ｉｏｆｆの点で単結晶シリコンウェーハに匹敵する、あるいはこれを上回る電気性能を享有する。他の機能ナノワイヤ材料を組み込むことによって、単結晶の性能を持つ他の機能デバイスを作製することもできる。
【００７１】
さらに、混合組成ＤＩＯＮ薄膜（汎用電子基板材料技術）のような材料を使用することもできる。多数の異なるナノワイヤ材料を単一基板上に同時に被着することができる。このような混合組成ＤＩＯＮ薄膜は、その上に集積エレクトロニクスシステム（システム・オン・シート）がそっくり形成されるモノリシック・プラスチック基板の作製を可能にする。現在のシリコンウェーハ上に作製されたデバイスと異なり、このようなシステム・オン・シートのような実施例は、様々な機能を実現することもできる。これらの機能としては、高性能ＣＭＯＳ電子回路の機能、ＧａＮのような発光機能、ＧａＡｓのような高周波ＲＦ信号を処理する機能、圧電材料のように音声を発生させるか、検出するために振動する機能、および強誘電体薄膜のようなスピン偏極による単純な高速不揮発性メモリの機能などが含まれる:ただし、これらに限定されるものではない。混合組成ＤＩＯＮ薄膜によると、これらの特性のすべてを単一のモノリシック基板に実装して、従来のリソグラフィ技術を用いてパターニングし、処理することにより、機能システムを巻き取り可能なプラスチックシート上にそっくり作り込むことができる。この技術は、スペース、重量、および電力の制約がある軍用の電子システムの開発における未だ買ってない空前の進歩を表すものである。（参照：表１に示す他のマクロエレクトロニクス材料との比較データ）本願に記載する技術は、これまで開発された独特の機能的シングルナノワイヤ電子デバイスのすべてを梃子として利用することによって、これらの独特のシングルナノワイヤの特性の任意の組合せ(またはそのすべて)をプラスチック基板上の単一のモノリシック・マクロエレクトロニクス・システムに付与しようとするものである。
【００７２】
【表１】
2006501690.tif 000003
この後に続く項では、ナノワイヤ薄膜、およびナノワイヤ薄膜の製造方法について説明する。その後、ＤＩＯＮ  ＴＦＴの概念実証の説明およびＣＭＯＳ  ＴＦＴデバイス作製プロセスの例示説明を行う。最後に、ナノワイヤ薄膜の様々な応用について説明する。以下の説明における応用例としては、分散型センサネットワーク、ＲＦＩＤタグ、可調位相遅延器、および音響打消しデバイスにおけるナノワイヤ薄膜の利用がある。ナノワイヤ薄膜のそれ以外の応用例についても本願で説明する。
【００７３】
本願に記載し説明する各特定の実施例は、本発明の一例であって、本願に記載する以外に本発明の範囲を何らかの形で限定しようとするものではない。実際、説明を簡単化するために、従来のエレクトロニクス技術、製造方法、半導体デバイス、ナノチューブおよびナノワイヤ技術並びにシステム（およびシステムの個々の動作要素）の他の機能的態様については、本願では詳細な説明を省くこともあるが、本願の説明から関連技術分野の当業者には自明であろう。さらに、説明の簡単化のため、本発明は、本願においてしばしば半導体トランジスタ素子に関連するものとして説明する。本願で説明する製造技術は、任意の形態の半導体素子およびその他の電子部品に適用できるということは理解されよう。さらに、これらの技術は、電気システム、光学システム、産業用電子機器、ワイヤレスシステム、宇宙用機器、およびその他の用途にも適合する。
【００７４】
ナノワイヤ膜の実施形態
本発明は、ナノワイヤおよびナノチューブをシステムおよびデバイスないしは機器で使用することにより、システムおよびデバイスの性能を改善することを志向するものである。例えば、本発明は、ナノワイヤを半導体デバイスで使用しようとするものである。本発明によれば、多様なナノワイヤが高移動度薄膜のとして形成される。このナノワイヤ薄膜は、性能および製造性を改善するために、電子デバイスで使用される。
【００７５】
図１０は、本発明の一実施形態におけるナノワイヤ薄膜１０００のクローズアップ写真を示す。半導体ナノワイヤ薄膜１０００は、従来の電子デバイスにおけるアモルファスシリコンまたは有機材料薄膜の代わりに使用することにより、デバイス動作性能を改善することができる一方、簡単で安価な作製がもたらされる。ナノワイヤ薄膜の使用を通して、本発明は、特に、高性能で低コストのデバイスを大きな軟質（可撓性）基板上に形成するのに適している。
【００７６】
ここで留意しなければならないのは、ナノワイヤ薄膜１０００は、本願で説明するように、広範にわたる適切な表面積に形成することができるということである。例えば、本発明のナノワイヤ薄膜は、1平方ミリ以上、1平方センチ以上、１０平方センチ以上、1平方メートル以上の機能面積を持つように作ることができ、またこれらより大きいあるいは小さい機能面積でも作ることが可能である。
【００７７】
図１０に示すように、ナノワイヤ薄膜１０００は、互いに密接状に位置する複数のナノワイヤを有する。ナノワイヤ薄膜１０００は、シングルナノワイヤと同じかこれより大きい様々な厚さを持つことができる。図１０の例では、ナノワイヤ薄膜１０００のナノワイヤは長軸が互いに他のナノワイヤとほぼ平行になるように整列している。ここで留意しなければならないのは、別の実施例においては、ナノワイヤ薄膜１０００のナノワイヤは整列しておらず、互いに他のナノワイヤに対してランダムに異なる、あるいは他の形で異なる方向に配向されているということである。もう一つ別の実施例においては、ナノワイヤ薄膜１０００のナノワイヤ等方性を持って配向されており、すべての方向に高移動度が得られる。ここで留意しなければならないのは、ナノワイヤ薄膜１０００のナノワイヤは、特定の用途により要求されるところにしたがって性能を改善するために、電子流の方向に対して相対的に任意の形で整列させることができるということである。
【００７８】
図１１は、本発明の一実施例におけるナノワイヤ薄膜１０００を有する半導体素子１１００を示す。図１１において、半導体素子１１００はトランジスタとして示されており、このトランジスタは、基板１１０８上に形成されたソース電極１１０２、ゲート電極１１０４、ドレイン電極１１０６を有する。ナノワイヤ薄膜１０００は、ソース電極１１０２とドレイン電極１１０６との間にゲート電極１１０４の一部を横切って結合されている。ナノワイヤ薄膜１０００は、実質的に半導体素子１１００のトランジスタのチャンネル領域として作用し、本願でさらに説明するように、半導体素子１１００がより強化された特性で動作できるようにする。基板１１０８に適用可能な基板の種類については、本願中随所に多数記載されている。
【００７９】
ここで留意しなければならないのは、半導体素子１１００はもっぱら例示説明のためにのみトランジスタ図１１にトランジスタとして示されているということである。関連技術分野の当業者ならば、本願の開示事実から、ナノワイヤ薄膜１０００は、ダイオードを含め、トランジスタに加えて半導体素子の種類として含めることができるということは理解されよう。
【００８０】
いくつかの実施形態においては、ナノワイヤ薄膜１０００のナノワイヤは、ソース電極１１０２とドレイン電極１１０６との間全体にわたる単結晶半導体ナノワイヤである。それ故、電気キャリアは、単結晶ナノワイヤを通って移動することができ、その結果高移動度が得られるが、これは現在のアモルファスシリコンやポリシリコン技術では達成されなかった特徴である。
【００８１】
さらに、何らかの特定の動作理論に縛られることなく言うと、ナノワイヤチャンネル内を横断してする電子波が持つ一次元性のため、また散乱確率が低くなるために、ナノワイヤバルク単結晶よりもなお高い移動度を達成するよう作製することができる。ナノワイヤは、電気キャリアの「バリスティック」輸送路となるように設計することができる。本願で「バリスティック」という用語は、散乱のないナノワイヤを通しておこなわれ、そのナノワイヤが量子化抵抗を持つ輸送を意味する。
【００８２】
ここで留意しなければならないのは、ナノワイヤを実装した半導体素子の場合は、様々な種類のコンタクトエリアを形成できるということである。コンタクトエリアは、オーム性でも非オーム性でもよい。例えば、非オーム性のショットキー・ダイオードバリア・コンタクトを電極として使用することができる。ショットキー・ダイオードバリア・コンタクトは、一般に、ＩＩＩ−Ｖ族の半導体材料において、高品質のゲート誘電体を作ることが困難な場合に用いられる。ソース電極１１０２、ゲート電極１１０４、およびドレイン電極１１０６は、当業者には自明であるように、金属、合金、シリサイド(ケイ化物)、ポリシリコンなど、およびこれらの組合せたもののような導体材料で形成される。
【００８３】
上に説明したように、ナノワイヤ薄膜１０００のナノワイヤは整列させる、または配向することができる。例えば、図１１に示すナノワイヤ薄膜１０００ナノワイヤは、ソース電極１１０２とドレイン電極１１０６との間にチャンネル長さ方向と平行に整列させるか、あるいは別の形で整列させることができる。
【００８４】
ナノワイヤ薄膜１０００は、半導体素子１１００に所望の特性を与えるために十分な数のナノワイヤで形成することができる。例えば、ナノワイヤ薄膜１０００は、特定用途における所望の動作電流密度または電流レベルを達成するために十分な数または密度のナノワイヤで形成することができる。例えば、電流レベルは、２ナノアンプを含むナノアンプ域のレベルのこともあれば、これより大きいあるいは小さいレベルのこともある。例えば、図１１のトランジスタの例においては、ナノワイヤ薄膜１０００はチャンネルに約１０ナノアンプより大きい電流レベルを持つように形成することができる。より多数のナノワイヤおよび／またはより高移動度のナノワイヤを用いることによって、マイクロアンペア域、ミリアンペア域、およびさらに大きい電流量域の電流レベルを含め、より高い電流レベルを得ることが可能である。
【００８５】
例えば、必要な動作電流密度を達成するために、ナノワイヤ薄膜には、基板上の所与の面積に対して最小数のナノワイヤを入れることができる。これ故に、形成される各半導体素子は、動作電流レベルの電流を運ぶのに十分な数のナノワイヤを持つことになる。例えば、単位面積当たりのナノワイヤの必要数は、１本、２本、および５本、１０本、１００本、１，０００本以上などを含めたその他の任意の数とすることができる。
【００８６】
一実施形態においては、ナノワイヤ薄膜１０００は非対称な移動度を持つように形成することができる。これは、例えば、ナノワイヤ薄膜１０００のナノワイヤを非対称状に配列する、かつまたはある特定の仕方でナノワイヤにドーピングすることによって行うことができる。このような非対称移動度は、第１の方向が第２のよりもはるかに移動度が大きくなるようにすることができる。例えば、非対称移動度は、第１の方向が第２の方向より１０倍、１００倍、１，０００倍、および１０，０００倍大きいオーダーになるように、あるいは、これらの値の間、これらの値より大きい、あるいはこれらの値より小さい他の任意の非対称移動度となるようにすることができる。例えば、これは、ナノワイヤの方向に平行な方向に高移動度が生じ、ナノワイヤの方向に直角な方向により低い移動度が生じるように実質的にナノワイヤを整列させることにより行うことができる。
【００８７】
ナノワイヤ薄膜１０００のナノワイヤは、性能を改善するためにいろいろな方法でドーピングすることができる。ナノワイヤは、１１００半導体素子に実装する前にドーピングすることができる。また、ナノワイヤは、薄膜に形成する前に、あるいは薄膜に形成した後にドーピングすることができる。ナノワイヤ薄膜は、基板状に形成した後ドーピングすることができる。さらに、ナノワイヤはその長軸のいくつかの部分に沿っていくつか異なるようにドーピングすることができ、またナノワイヤ薄膜の他のナノワイヤと異なるようにドーピングすることができる。個別のナノワイヤ、およびナノワイヤ薄膜のドーピング方式のいくつかの例をこの後説明する。しかしながら、関連技術分野の当業者にとっては、ナノワイヤおよびナノワイヤの薄膜は、他の方法、さらには本願で説明する方法の任意の組合せによってドーピングできるということは、本願の開示事実から自明であろう。
【００８８】
図１２Ａには、均一にドーピングされた単結晶ナノワイヤであるナノワイヤ１２００が示されている。このような単結晶ナノワイヤは、厳正に制御された方法でドーピングしてｐ型またはｎ型半導体にすることができる。ナノワイヤ１２００のようなドーピングしたナノワイヤは改善された電子特性を呈する。例えば、このようなナノワイヤ１２００は、ドーピングすることによって、他の単結晶材料に匹敵するレベルのキャリア移動度を持つことができる。さらに、何らかの特定の動作理論に縛られることなく言うと、ナノワイヤチャンネル内を横断してする電子波が持つ一次元性のため、また散乱確率が低くなるために、ナノワイヤバルク単結晶よりもなお高い移動度を達成するよう作製することができる。単一のｐ型Ｓｉナノワイヤの場合で、最高１，５００ｃｍ２／Ｖ・ｓのキャリア移動度レベルが確認され、またｎ型ＩｎＰナノワイヤで、４０００ｃｍ２／Ｖ・ｓのキャリア移動度レベルが確認されている。
【００８９】
図１２Ｂは、コア−シェル構造に従ってドーピングされたナノワイヤ１２１０を示す。図１２Ｂに示すように、ナノワイヤ１２１０は、ドープ表面層１２０２を有し、その厚さのレベルは種々変えることができる。この厚さレベルはナノワイヤ１２１０の表面上でほんの単層（ｍｏｎｏｌａｙｅｒ）の厚さとすることができる。このような表面ドーピングは、ナノワイヤの導電チャンネルから不純物を分離して不純物関連散乱事象を抑制することができ、その結果、キャリア移動度を大きく改善することができる。例えば、ナノワイヤにコア−シェル構造に従ってドーピングすると、ナノワイヤ内部でキャリアの「バリスティック」輸送が達成される。ナノワイヤのドーピングについては、この後さらに詳しく説明する。
【００９０】
図１２Ｃは、他の種類のコア−シェル構造に従って均一にドーピングされ、誘電体層１２０４で被覆されたナノワイヤ１２２０を示す。誘電体層１２０４は、ＳｉＯ２またはＳｉ３Ｎ４のような種々の誘電体材料から選択することができる。この誘電体層１２０４を使用することによって、本願中随所で説明するように、半導体素子１１００の作製を簡単化することができる。誘電体層は、ナノワイヤを酸化させる、ナノワイヤにコーティングする、あるいは他の方法で誘電体層を形成することによって得ることができる。例えば、窒化ケイ素、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３などの他の非酸化型高誘電率材料を使用することができる。ナノワイヤの窒化は、ナノワイヤの酸化で用いられているのと同様のプロセスで行うことができる。これらの材料は、化学気相成長法（ＣＶＤ）、液相成膜法によって、あるいは単に適切な前駆体を基板にスピンコーティングすることによりナノワイヤに被着することができる。他の周知の技術を用いることも可能である。
【００９１】
図１２Ｄは、図１２Ｂのコア−シェル構造によるドープ表面層１２０２でドーピングされ、また図１２Ｃに示すように誘電体層１２０４で被覆されたナノワイヤ１２３０を示す。
【００９２】
図１３Ａおよび１３Ｂは、本発明の種々の実施例によりドーピングした半導体素子１１００の例を示す。図１３Ａに示すように、基板１１０８の上面はドーパント層１３０２でコーティング（被覆）されている。ドーパント層１３０２には、電子ドナー(供与体)または電子アクセプタ(受容体)のドーピング物質が含まれている。半導体素子１１００の特性は、ドーパント層１３０２を導入することにより制御することができる。電子ドナー物質または電子アクセプタ物質は、負または正の電荷キャリアをナノワイヤに持ち込み、ｎチャンネルまたはｐチャンネル・トランジスタを生じさせる。この半導体素子１１００の構成によれば、ドーパントが実際の導電チャンネルから分離されるため、非常に高い移動度レベルを達成することができる。
【００９３】
図１３Ｂに示すように、ドーパント層１３０２は、実質的にナノワイヤ薄膜１０００の回りに局在する基板１１０８の領域を覆っている。いくつかの実施例においては、半導体素子１１００に被着されるドーパント層１３０２は、異なるｎ型およびｐ型特性によりドーピングされた２つ以上のエリアを持つようにパターニングすることができる。例えば、図１３Ｂの実施例では、ドーパント層１３０２は第１の部分１３０４がｎ型特性でドーピングされ、第２の部分１３０６はｐ型特性でドーピングされている。このような実施例においては、ｐ−ｎジャンクションは、ＬＥＤを含む種々の電子デバイスおよびオプトエレクトロニクス・デバイスで達成することができる。
【００９４】
上に説明したように、ドーパント層１３０２は、半導体素子１１００が実際に作り込まれる前または後に、基板１１０８に導入することができる。
【００９５】
これらの材料で製造されたナノワイヤの集成体は、高性能エレクトロニクス技術の基礎的構成要素である。実質的に同じ方向に配向されたナノワイヤの集成体は、高い移動度値を持つ。さらに、ナノワイヤは、溶液中で柔軟処理することができ、安価な製造が可能になる。ナノワイヤの集成体は、溶液から任意の種類の基板に容易に組み付けることによって、ナノワイヤ薄膜を得ることができる。例えば、半導体素子として用いられるナノワイヤ薄膜は、高性能電子部品で使用するべく、２本、５本、１０本、１００本など、さらにはこれらの間またはこれらより大きい任意の他の本数のナノワイヤを含むように形成することができる。
【００９６】
ここで留意しなければならないのは、ナノワイヤは、高分子材料（ポリマー）／有機半導体のような材料と組み合わせて、任意の種類の基板に柔軟性をもってスピンキャスト（ｓｐｉｎ−ｃａｓｔ）できる高性能複合材料を製造するためにも使用できるということである。ナノワイヤ／ポリマー複合材料は、純然たるポリマー材料よりも優れた性質を有する。ナノワイヤ／ポリマー複合材料について、この後さらに詳しく説明する。
【００９７】
上に説明したように、ナノワイヤの集成体またはナノワイヤ薄膜は、ナノワイヤを実質的に互いに平行に整列させることもできれば、非整列あるいはランダム状のままにすることもできる。ナノワイヤを非整列状としたナノワイヤ集成体またはナノワイヤ薄膜は、電子特性がポリシリコン材料に匹敵するかこれより優れており、通常１−１０ｃｍ２／Ｖ・ｓの範囲の移動度値を有する。さらに、ナノワイヤを非整列状としたナノワイヤ集成体またはナノワイヤ薄膜は、十分高密度のナノワイヤが使用されていれば、単結晶材料に匹敵するあるいはこれより優れた特性を示す。
【００９８】
ナノワイヤを整列状としたナノワイヤ集成体またはナノワイヤ薄膜は、単結晶材料に匹敵するかこれより優れた性能を持つ材料を提供する。さらに、整列状のバリスティック・ナノワイヤ（例えば、図１２Ｂに示すコア−シェル・ナノワイヤ）を有するナノワイヤ集成体またはナノワイヤ薄膜は、単結晶材料を劇的に上回る性能を得ることができる。
【００９９】
本発明によれば、ナノワイヤ薄膜は、整列状でも非整列状でも、また複合型でも非複合型でも、種々の方法で製造することができる。次に、これらのいくつかの種類のナノワイヤ薄膜の実装および製造についての実施例を説明する。
【０１００】
ランダム配向のナノワイヤ薄膜は種々の方法で得ることができる。例えば、ナノワイヤは適当な溶液に分散させることができる。その後、ナノワイヤは、スピンキャスティング法、ドロップ・アンド・ドライ法、フラッド・アンド・ドライ法、あるいはディップ・アンド・ドライ法を用いて所望の基板上に被着することができる。これらのプロセスは、高度の被覆性（ｃｏｖｅｒａｇｅ）を確保するために何回でも行うことができる。ランダム配向型のナノワイヤ／ポリマー複合材料薄膜は、ナノワイヤを分散させる上記溶液をポリマー溶液として、上記と同様に生成（製造）することができる。
【０１０１】
ナノワイヤ整列型のナノワイヤ薄膜は種々の方法で得ることができる。例えば、整列型のナノワイヤ薄膜は、次のような技術を用いることによって生成することができる：（ａ）ラングミュア−ブロジェット膜整列法；（ｂ）米国特許出願第１０／２３９，０００号（２００２年９月１０日出願（代理人事件整理番号０１−０００５４０）、参照により全面的に本願に援用される）に記載されている流体流動法；および（ｃ）機械的専断力を作用させる方法。例えば、機械的専断力は、ナノワイヤを第１の表面と第２の表面との間に置き、次いで第１の表面と第２の表面を互いに反対方向に動かすことによって作用させ、ナノワイヤを整列させることができる。整列型のナノワイヤ／ポリマー複合材料薄膜は、これらの方法でナノワイヤ薄膜を生成した後、生成された薄膜に所望のポリマーをスピンキャスティングすることにより得ることができる。例えば、ナノワイヤをポリマー溶液中で析出させ、整列（アラインメント）をこれらまたは他の整列プロセスの中の一つによって行い、次いで、整列されたナノワイヤを硬化させる（例えば、紫外線硬化法、架橋法などにより）ことができる。また、整列型のナノワイヤ／ポリマー複合材料薄膜は、ランダム配向型のナノワイヤ／ポリマー複合材料薄膜を機械的に引き延ばすことによって得ることができる。
【０１０２】
ナノワイヤ薄膜は、シリコン、ガラス、水晶（クォーツ）、ポリマー、および本願に記載する、あるいはそれ以外に周知の他の任意の種類の基板を含め、事実上すべての種類の基板上に形成することができる。基板は、大面積のものでも小面積のものでもよく、また硬質のものでも、軟質プラスチックまたは薄膜基板型のような軟質（可撓性）の基板でもよい。さらに、基板は、不透明でも透明でもよく、また導電性材料からでも、半導性材料からでも、あるいは不導体材料からでも作ることができる。
【０１０３】
例えば、ソース、ドレイン、およびゲートを含むナノワイヤ膜コンタクトは、例えば、標準的なフォトリソグラフィ法、インクジェット印刷、またはマイクロコンタクト印刷プロセス、あるいは他のプロセスによって基板にパターニングすることができる。
【０１０４】
誘電体層は、例えば、ゲートコンタクトを電気的に絶縁するために基板上のナノワイヤ薄膜に被着することができる。誘電体層の成膜（被着）は、ポリマーまたは酸化物誘電体の蒸着、溶液流延法（ソリューション・キャスティング法）、およびその他のプロセスによって行うことができる。このような誘電体層の基板への被着は、ナノワイヤ自体の誘電体層がナノワイヤを絶縁する場合には、不要なこともある。
【０１０５】
ここで留意しなければならないのは、ナノワイヤ膜は、リソグラフィ法を含む種々のプロセスを用いて基板上にパターニングすることができるということである。ナノワイヤ薄膜の成膜とパターニングは、インクジェット印刷またはマイクロコンタクト印刷法のような種々のプロセスを用いて同時に行うことができる。
【０１０６】
ここで留意しなければならないのは、コンタクトをパターニングする順序は変えることができるということである。例えば、図11に示すゲート１１０４、ソース１１０２、およびドレイン１１０６は互いに同時にパターニングすることもできれば、互いに異なる時にパターニングすることもできる。これらは、ナノワイヤ薄膜１０００の成膜前にパターニングすることもできるし、後で行うこともできる。ソース１１０２およびドレイン１１０６をナノワイヤ薄膜１０００の成膜前にパターニングして、ゲート１１０４は成膜の後にパターニングすることができる。別の態様として、ゲート１１０４をナノワイヤ薄膜１０００の成膜前にパターニングして、ソース１１０２およびドレイン１１０６は成膜の後にパターニングすることができる。ソース１１０２およびドレイン１１０６のどちらか一方をナノワイヤ薄膜１０００の成膜前にパターニングして、他方を成膜の後にパターニングすることもできる。
【０１０７】
ここで留意しなければならないのは、いくつかの実施例においては、ナノワイヤ薄膜の１層を基板の所与のエリアに被着できるということである。多層膜では、より高い導電率を得ることができ、それぞれの半導体素子の電気的特性を変更・修正することができる。多層膜の各膜は、互いに類似のものでも、異なったものでもよい。例えば、ナノワイヤが層毎に異なる方向に整列し、ドーピングが異なり、かつまたは絶縁が異なる２層以上のナノワイヤ薄膜は、ある特定の半導体素子で使用することができる。ある特定の半導体素子のコンタクトエリアは、多層ナノワイヤ薄膜の１つ以上の層に結合することができる。ここで留意しなければならないのは、必要に応じて、ナノワイヤ単層、ナノワイヤ亜単層、またナノワイヤ単層より多層の形で形成することができる。
【０１０８】
ＤＩＯＮ  ＴＦＴの概念実証の説明
ここでは、ＤＩＯＮ  ＴＦＴ技術を実証するために、マルチナノワイヤＴＦＴデバイスの小規模な概念実証について説明するまず、ＳｉＯ２基板に金属ゲート電極（Ｔｉ／Ａｕ）をパターニングした後、Ａｌ２Ｏ３の厚層（６０ｎｍ）を被着してゲート誘電体を形成する。次に、重ｐドープ・シリコンナノワイヤの中密度膜を基板上に剪断成膜し（ｓｈｅａｒ  ｄｅｐｏｓｉｔｅｄ）、ゲート電極にわたる大まかに配向されたナノワイヤのアレイを得た。次いで、表面をＥビームレジストを用いてパターニングし、現像してソースおよびドレイン電極領域に露光した。次に、標準的なスパッタリング装置を用いてアルミニウムを蒸着した。ナノワイヤは重ドーピングされているので、コンタクトドーピングは不要である。次に、残っているレジストを除去し、ソースおよびドレイン電極に束縛されていないすべてのワイヤを取り除いた。このトランジスタを１Ｖのソースードレイン電位を印加し、ゲート電圧を掃引して試験した。その結果得られたデバイスは、いくぶん不均質で、ナノワイヤは整列不足であり、多くの場合破損していたが、得られたトランジスタは、著しく良好な性能を示し、オン／オフ比は約１０４、正孔移動度は１００ｃｍ２／Ｖ・ｓに近かった。デバイス当たりのナノワイヤ数を増やすことによって全オン電流を１ｍＡにまで高く増やすことができ、高性能マクロエレクトロニクス・デバイスに向けてのマルチナノワイヤＴＦＴ（ＤＩＯＮ技術の基礎）の性能、機能が実証されている。図１４は、多機能混合ナノワイヤ薄膜の全体像を示したものである。この図は、現在のナノエレクトロニクス研究で得られるすべての異なる機能を柔軟性をもって単一のマクロエレクトロニクス基板に統合できるということを示している。
【０１０９】
これらの結果は、ナノワイヤの品質および均質性の向上、真性のゲート誘電体およびゲート電極の実装、成膜の均一性と密度の向上、および電気的インタフェース技術の最適化と相まって、ＤＩＯＮ  ＴＦＴが軽量の軟質（可撓性）プラスチック基板上で真の単結晶半導体の性能を実現できるということを実証している。
【０１１０】
現状を大きく打破する技術として、ＤＩＯＮ  ＴＦＴ技術は、材料、ＤＩＯＮ薄膜作製プロセス、および電気的インタフェースプロセス並びにデバイス作製プロセスのさらなる開発から得るところが大きい。これらの努力の結果、様々な用途においてＤＩＯＮ  ＴＦＴの性能が強化されるものと思われる。
【０１１１】
多様な高性能ナノワイヤ材料（ｎドープシリコン、ｐドープシリコンおよびｎドープＩｎＡｓ、ＩｎＰおよび／または他のＩＩＩ−Ｖ族半導体を含む）の合成、および半導性コア、ゲート誘電体インナーシェルおよびゲート電極アウターシェルが作り込まれた独特の多層膜コア−シェル構造の作製は、さらなる開発が現在のＤＩＯＮ  ＴＦＴ技術に利益をもたらす特有の分野である。基本的なナノワイヤ材料がＤＩＯＮ技術の基礎になる。無機導体ナノワイヤを含め、独特のナノ材料の作製および機能化に関する相当大きな知識ベースが既に存在する。
【０１１２】
膜作製には、混合組成ＤＩＯＮ薄膜の作製にとって適切な成膜技術が伴う。これらの技術には、フローベース技術およびドライトラスファー技術の両方が含まれる。これからの開発は、膜密度、ナノワイヤ配向、膜の均質性、ナノワイヤの膜基板への付着の制御、および全コストに重点が置かれることになる。いろいろな成膜技術の中で、分散型センサネットワーク用途(以下にさらに説明する)のためのデバイスに関する完全形のデバイス作製のための確定した工程、コスト、サイズ、および複雑性の要求条件に見合う特定の成膜技術を見つけ出すことはできる。この開発は、化学センサおよび生物センサのような用途、およびナノワイヤの機能的構成への実装のために、低密度ナノワイヤデバイスの作製に関する既存の知識を梃子として利用することになろう。
【０１１３】
電気的インタフェース技術には、ＤＩＯＮ  ＴＦＴ、ＤＩＯＮショットキー・ダイオードおよび他のデバイスを形成するためのＤＩＯＮ薄膜へのパターニングおよび電気的インタフェース構築のためのプロセスが伴う。これらのプロセスのさらなる開発は、フォトパターニング、エッチング、ドーピング、オーム性コンタクトなどを含む従来の半導体材料に基づいてＴＦＴ用に開発されたインフラ（産業基盤）およびノウハウを梃子として利用することができる。いろいろなプロセスの中で、ＤＩＯＮ薄膜内の機能性をこの最終目的、またアンテナおよびセンサの成膜(以下に説明する)に適合する線形プロセスを用いて利用できるようなある特定のプロセスを見つけ出すことはできる。この開発は、シングルナノワイヤ・デバイスとの高品質で再現可能な電気的コンタクトの作製を含むナノワイヤ型の化学センサおよび生物センサの知識を梃子として利用する。
【０１１４】
上に述べたように、本発明は、多機能の高性能マクロエレクトロニクス集積回路を大面積にわたり低コストで軟質プラスチック基板に作製するための画期的な広範囲にわたる技術プラットフォームにある。これは、２種類以上の異なる高性能無機導体ナノワイヤの高密度配向薄膜を単一基板上に作製することによって達成される。すると、これらの異なる各材料は、ナノワイヤを形成する材料の単結晶材料と同等かまたは頃を上回る性能を持つ電子デバイスおよび電気光学デバイスを作製するべく電気的インタフェースを得ることができる。数１００本あるいは数１，０００本のナノワイヤを各対のソース電極とドレイン電極との間に渡すことにより、高キャリア移動度および高電流容量を確保すべく数１，０００本の個別導電チャンネルを持つ単結晶導電路を各デバイスにわたって得ることができる。図１５Ａ、１５Ｂ、および１５Ｃは、ｐドープ・シリコンナノワイヤ薄膜トランジスタ（μ〜１００およびｏｎ／ｏｆｆ〜１０４）についての予備段階の結果を示す。図１５Ａは、ナノワイヤＴＦＴの暗視野光像を示す。図１５Ｂは、ソース−ドレイン電流対ソース−ドレイン電圧の転移特性を示す。図１５Ｃは、ソース−ドレイン電流対チャンネル内ナノワイヤ数の転移特性を示す。
【０１１５】
ＤＩＯＮ  ＴＦＴを作製するための一般的方法は、次のステップからなる：（１）真性のゲート誘電体およびゲート電極が各ナノワイヤの回りの複合シェルに作り込まれた１バッチ分の高品質単結晶無機導体ナノワイヤを合成する；（２）ナノワイヤを取り出して、所望の基板に移す（ｔｒａｎｓｆｅｒ）ことができるように溶液中に懸濁させる；（３）ナノワイヤを、すべてのナノワイヤが実質的に同じ方向に整列された高密度単層薄膜（すなわち、１本のナノワイヤ分の厚さの層）が形成されるように、所望の基板上に被着する；（４）ソース、ドレイン、およびゲート電極をパターニング、現像、エッチング、および金属被着（ｍｅｔａｌｌｉｚｅ）するための標準的な半導体作製プロセスを用いて、トランジスタチャンネルが整列ナノワイヤの方向と平行に走る機能ＤＩＯＮ  ＴＦＴデバイスを形成する。通常のマクロエレクトロニクス・デバイスの寸法よりはるかに長いナノワイヤ（１００μｍのＮＷ（ナノワイヤ）対１０μｍのチャンネル長さ）を用いて、ナノワイヤの大部分がソース電極とドレイン電極との間のギャップ全体にわたるデバイスを作り出すことができる。部分的にだけ互いに交差するよう置かれた数少ないナノワイヤは、ナノワイヤ間の結合の相対抵抗はシングルナノワイヤを通る高移動度経路に比べて何桁も大きいので、デバイスの導電特性に寄与しない。図１６は、ＤＩＯＮ  ＴＦＴの概略図を示す。
【０１１６】
マクロエレクトロニクスのこの新しい概念のもう一つの特質は、能動半導体物質の成長が、最終デバイスの支持基板から切り離されることである。このことは、低温でのＴＦＴの生成をプラスチック基板と適合可能にするばかりでなく、２種類以上の異なる半導体を単一基板に作り込むことを可能にする。このようにして、異なる独特の機能素子をまとめて緊密に集積することによって、従来の薄膜技術では不可能な方法で混成集積を達成することができる。
【０１１７】
一部の局面においては、本発明は、新規なナノワイヤ材料および独特の多層コア−シェル・ナノワイヤ構造を用いることによって、すべて単一の線形デバイス作製を用いてインタフェースできる多様な高性能の機能性の単一基板への生成を容易にする。特に、内側コアが所望の電子的機能性（例えば、ＣＭＯＳ適合性、ＲＦ信号処理機能、発光機能など）が得られるよう選択される半導体で形成された３層および４層のコア−シェル構造を作製することができる。第１のシェルは、最終デバイスでゲート誘電体としての機能を果たす絶縁誘電体層である。外層は、最終デバイスで各個のナノワイヤの回りの共形ゲート電極都市的脳する導電層である。高品質酸化膜層または窒化膜層を形成しないＩＩＩ−Ｖ族の超高移動度を得るためのコア材料ナノワイヤの場合は、半導体と誘電体との間で高品質インタフェースとして機能することが知られている中間層（ＣｄＳのような）を付加することができる。図１７は、半導体コア、パッシベーションシェル、絶縁ゲート誘電体シェル、および導電ゲートシェルよりなるマルチ・コア-シェル・ナノワイヤの概略図である。
【０１１８】
本発明は、次の３つの異なるナノワイヤ材料を合成することにより、少なくとも３つの別個の機能性をＤＩＯＮ薄膜に持たせる：ＰＭＯＳ回路用の高性能ｐドープシリコン（またはＳｉＧｅ）、（２）ＮＭＯＳ回路用の高性能ｎドープシリコン（またはＳｉＧｅ）、および（３）ＲＦ信号処理用の超高移動度ｎドープ型ＩＩＩ−Ｖ族材料（例えば、ＩｎＡｓまたはＩｎＰ）。また、ＰＭＯＳ回路およびＮＭＯＳ回路用の力ナノワイヤ材料を組み合わせることによって、低電力ＣＭＯＳデバイスも実現することができる。電場発光ナノワイヤ、圧電ナノワイヤ、または光起電ナノワイヤのような他の材料をこれらの膜に集積することもできる。
【０１１９】
ＣＭＯＳ回路およびＲＦ信号処理用の高速高周波ＤＩＯＮ電子部品の作製は、これらのどちらの機能性も従来の技術を用いては軟質プラスチック上でどうしても利用することはできないので、特に重要である。ＣＭＯＳ回路は、ＮＭＯＳあるいはＰＭＯＳ単独の場合と比べてデジタル論理回路における優れた性能および電力消費性をもたらす。さらに、ＣＭＯＳ技術は最新の電子システムで広く普及している。超高移動度のＩＩＩ−Ｖ族半導体ナノワイヤを混合組成ＤＩＯＮ膜に組み込むと、集電および能動送受信のための同じモノリシック基板での低コストＲＦ信号処理が容易になる。これらの機能性はどちらも、種々の用途、特に分散型ＲＦセンサネットワークにとって決定的に重要である。
【０１２０】
分散型ＲＦセンサネットワークでＤＩＯＮ  ＴＦＴを使用するためには、材料を作るための鍵となるいくつかの技術的能力がある。特に、ＤＩＯＮ薄膜技術は、非常に高品質のナノワイヤ材料を作ることの実現可能性を実証したこれまでのナノワイヤエレクトロニクス技術の研究を梃子として利用する。しかしながら、これらの実現可能性調査は、マルチプルナノワイヤデバイスではなくシングルナノワイヤを中心として行われたものである。シングルワイヤデバイスの場合は、各デバイスで１本のシングルナノワイヤしかサンプリングしないので、ワイヤ間均質性は問題ではない。ＤＩＯＮ薄膜技術にとってはワイヤ間均質性は重要である。その上、分散型ＲＦセンサネットワークは、表面に被着して、４平方フィートの面積にわたる電子回路作製を実現するために相当な量のナノワイヤ材料を必要とする。このように、ナノワイヤ材料は比較的大規模に作製する必要がある。
【０１２１】
電子デバイスは、それを作る材料と同じ程度にしか役に立たない。ＤＩＯＮ薄膜から作製されるデバイスは、基礎をなす薄膜半導体を構成するナノワイヤ間およびその内部における高い均質性ないし等質性を必要とする。この場合、この均質性は、各デバイスのバッチ内のナノワイヤについての均一な集合平均をサンプリングする（すなわち、各デバイスが同じ数と組成のナノワイヤ数をふくむ）ときに得られる。この各デバイスにおける真の集合サンプリングは、デバイス当たりのナノワイヤ数を増やすか（デバイスのナノワイヤ密度またはサイズに関連して）、あるいはワイヤ間の均質性の変動を小さくする（総合特性に関連して）ことによって達成することができる。「マクロエレクトロニクス」デバイスであってもその最大サイズに現実的な限界があるので（例えば、容量充電速度による）、ナノワイヤおよび成膜（被着）プロセスの均質性は最適化するべきである。
【０１２２】
ナノワイヤの合成プロセスは、次の４つの条件を満たすべきである：（１）いくつかの異なる半導体の組成およびドーパントの組成と濃度からナノワイヤの合成が可能になるよう十分な柔軟性（可撓性）を持つ、（２）ユーザ間およびバッチ間における標本間変動（ばらつき）をなくすようにコンピュータ制御され、標準化されている、（３）均一な電子特性を持つナノワイヤをナノワイヤ型大面積デバイスに必要な量だけ製造することができる（すなわち、バッチ当たり少なくとも数ミリグラムの材料を製造できる）、（４）本来的に拡大縮小可能である。
【０１２３】
このプロセスは、ナノワイヤのすべての物理的パラメータ（長さ、直径、組成およびドーパント組成／濃度）についてナノワイヤ間およびバッチ間共に精密制御が可能でなければならない。これは、手動の合成プロセスを標準的なコンピュータ制御の商用ＣＶＤ炉に艤装することによって実現することができる。このプロセスは、異なる半導体材料およびドーパント（例えば、ｎドープシリコンまたはｎドープＩｎＡｓ）の組み入れを容易にすることができる。このシステムを用いると、材料合成を最適化して、変動係数がすべての電子的パラメータについて１０％未満のマクロエレクトロニクス・デバイスもたらす均一な電子特性を有するナノワイヤを製造することができる。材料の均質性に加えて、商用ＣＶＤ炉は、ナノワイヤの製造を２４枚の４インチウェーハでの成長が可能なように拡大することを容易にする。これは、手動の合成プロセスに比べて２，５００倍の生産量の増加に相当し、この技術が事業化されるに従ってさらなる拡大が可能になる。
【０１２４】
制御下におけるナノワイヤ合成およびデバイス作製／試験方法により、特定のマクロエレクトロニクス技術のための最適材料を種々材料の位相空間の試験によって突き止めることができる。これは、混合組成ＤＩＯＮ薄膜中の各組成について行うことができる。ナノワイヤ型マクロエレクトロニクス・デバイスは、シングルワイヤ型デバイスと全く異なる動作パラメータを持つことができる。最適性能にとって必要な材料特性の範囲は、理論モデリングによって予測することができるが、十分な数の均質なナノワイヤを合成して、可能なナノワイヤ組成のパラメータ空間を細かく調べ、ナノワイヤ成長にとっての最良の条件を見つけ出すことによって確認するべきである。
【０１２５】
また、この合成プロセスを使用して、真性の高品質ゲート誘電体シェルを各ナノワイヤの外側に形成し、ナノワイヤの回りにゲート電極として高ドープ・アモルファスシリコンシェルを形成する方法を開発することもできる。誘電体シェルによって、外部誘電体の必要性がなくなり、デバイス作製プロセスが大幅に簡単化される。さらに、誘電体シェルは基板とは別にＣＶＤリアクタ内で形成されるので、このステップは高温でおこなうことができ、基板を高温にさらすことなく、はるかに高品質の誘電体を形成すること可能である。共形ゲートは、これらの円筒状チャンネル全体にわたってフラットゲートよりも良好な性能をもたらす。特に、各ナノワイヤ全方向から均一に電界をかけられることの結果として、閾値電圧がはるかに低くなり、また閾値下スイングが急峻になる（デバイス中の各ナノワイヤからのゲート距離に変動がないので）。
【０１２６】
コンピュータ制御ＣＶＤシステムにより達成される適切なプロセスの制御および精度によって、ナノワイヤ上の高品質ゲート誘電体および真性ゲート電極は、必要なレベルのワイヤ間およびバッチ間均質性をもって形成することができる。このプロセスは、各々シェル構成に合わせた修正が必要であるが、３つのすべての種類のナノワイヤ材料（上に説明した）について実施し、最適化することができる。特に、ＩＩＩ−Ｖ族コアとアウターシェル誘電体層との間にＣｄＳの中間層を入れることができる。
【０１２７】
ＣＭＯＳ回路用の混合組成ＤＩＯＮ膜における性能を最適化するための多層コア−シェル・シリコンナノワイヤに加えて、一部の用途では、シェルのないＩＩＩ−Ｖ族のナノワイヤ材料を使用することも可能である。より高移動度のＳｉＧｅナノワイヤコアを含むＣＭＯＳ用のＩＶ族の半導体、および多層シェル系および強化された移動度を有するＩＩＩ−Ｖ族の材料も使用することができる。本発明には、さらに、ＤＩＯＮ薄膜および混合組成ＤＩＯＮ薄膜を任意の基板に被着し、膜の各領域との電気的インタフェースを設けるプロセスも含まれる。これらのすべてのステップは、ロール・ツー・ロール処理との適合性に特に重点を置いて行うべきである。混合組成ＤＩＯＮ薄膜の形作製に関与するプロセスステップを図１８に示す。
【０１２８】
所望の密度、整列性、速度、最大成膜温度、および最大コストによって、種々の異なる可能な成膜プロセス採用することができる。通常、このようなプロセスは、混合組成ＤＩＯＮ膜をパターニングし処理するための単一の線形作製に統合することによって、ロール・ツー・ロール処理および作製に適合する単一の線形プロセスを用いて混合ＤＩＯＮ膜デバイスの完全な形の製造を可能にすることができる。このプロセスは、既に各ナノワイヤの回りにゲート誘電体およびゲート電極が形成されていてこれらの膜層の後成膜が省かれる本願に記載するマルチシェル・ナノワイヤ構造を用いることによって劇的に簡単化することができる（またコストを削減することができる）。このプロセスは、フォトレジストでＤＩＯＮ膜をパターニングして、各ＴＦＴについてナノワイヤのソース領域およびドレイン領域を露光し、エッチングによって電極材料および絶縁層を共に除去する工程を使用することもできる。このばあいは、半導体コアだけが、元々トランジスタチャンネルに統合されている自己整列ゲートに沿って露出された状態になる。図１９は、ナノワイヤＴＦＴにおいてソース−ドレインコンタクト用のコア材料を露出させるためのマルチ・コア-シェル・ナノワイヤにおけるシェル材料のエッチング工程を示す概略図である。ゲートは本来的に統合されたシェル材料よりなる。
【０１２９】
混合組成薄膜内には、単一の線形モノリシックプロセスを用いて異なる材料を利用するために用いることができる実現可能な多様なアーキテクチャ（基盤技術）がある。これらの技術には、とりわけ次のようなものがある：（１）単一基盤状に異なる材料の互い違い状ストライプを作製する、（２）単一基板状に異なる材料のチェッカーボードパターンを作製する、（３）互いに絶縁された異なる材料の互いに平行で互いにオーバーラップする薄膜を作製し、各デバイスに関係のある層にアクセスするための処理時に膜を通してエッチングする、（４）特定の電子回路設計を入れるよう局所的に材料を被着した特別に設計された基板を作製する。図２０は、混合組成ＤＩＯＮ膜のいくつかのかのうな構成を示す。これらの混合組成ＤＩＯＮ膜を形成するには、マルチプルチャンネルフロー法、フォトリソグラフィ・パターニング、選択的化学／生物パターニング、接触印刷、カラーインクジェット印刷、またはスクリーン印刷を含むいくつかの成膜方法を用いることができる。
【０１３０】
成膜されたＤＩＯＮ膜の全体的パターニングおよび処理には、次に例として示すような３種類のロール・ツー・ロール適合処理法を使用することができる：（１）スクリーン印刷のような直接書き込みリソグラフィ法、（２）従来のＴＦＴ大面積マクロエレクトロニクス・フォトリソグラフィ法、および（３）レーザ直接書き込みリソグラフィ法。これらのすべてのプロセスはいずれも、十分な回路複雑性を低コストで達成するのに十分である。各プロセスはそれぞれ独自の長所と短所を有する。
【０１３１】
フォトリソグラフィ法は、従来のマクロエレクトロニクスにおいて一般的に選択されるプロセスである。これは、フラットパネルディスプレイ用のａ−Ｓｉ製ＴＦＴバックプレーンのような機材の作製に長年にわたって用いられてきた。フォトリソグラフィ法は、上記の３つの中では最も高価な選択肢であるが、ＴＦＴアレイを３０ドル／平方フィート以下で作製するのにまだごく普通に用いられている。フォトリソグラフィ法の主な長所は、特徴的に比較的高い解像度（＜１μｍ）を達成することが可能であり、これによって十分な回路性能および回路複雑性が確保されるということである２番目の長所は、従来のマクロエレクトロニクス・ステッパを使用するフォトリソグラフィ法は、実によく開発されたプロセスで、ＴＦＴ産業内の専門知識・技術をプロセス開発のために梃子として利用できるということである。フォトリソグラフィ法の主な短所は、フォトリソグラフィ法はステップ・アンド・リピートプロセスであり、これから開発される如何なるロール・ツー・ロールプロセスも真の連続プロセスとは決してなり得ないということである。さらに、大規模なフォトリソグラフィ法のための資本設備コストおよび運転コストは他の２つのプロセスよりはるかに高く、実質的に全立ち上げ費用が大幅に増大する。
【０１３２】
リソグラフィ用のスクリーン印刷は、高速かつ安価であるという著しい利点がある。その上、レジストを連続動作で被着するための真に連続式のロール・ツー・ロールスクリーン印刷プロセスを開発することが可能である。実際、今日では、一部のメーカーは、高速スクリーン印刷を用いて、自社のメタルアンテナを受動型ＲＦＩＤタグに３０インチ幅ウェブの場合１，２００フィート／時の速度で印刷している。スクリーン印刷の主な短所は解像度にある。スクリーン印刷を用いて１０ミクロンまでの小さいフィーチャサイズを生成できるということが実証されたが、従来の高解像度スクリーン印刷の解像度は２５〜５０ミクロンの範囲である。スクリーン印刷の資本設備および運転のコストは低い。スクリーン印刷のような低解像度システムの１つの長所は、可撓性薄膜基板材料の表面粗さまたは平坦性によって影響されないということである。より低解像度のリソグラフィプロセスは、生産コストを引き下げ、生産速度を引き上げるばかりでなく、高解像度リソグラフィのために可撓性基板をハンドリングし位置決めするための部品の開発を簡単化する。これによって、高歩留まりの作製プロセスが促進される。
【０１３３】
スクリーン印刷と同様に、走査方向に直角に移動するウェブを横切って前後にラスタを描く走査型レーザは、従来のフォトリソグラフィ用レジストを低コストかつ比較的高速で連続的に露光することができる。さらに、このようなシステムは、従来のスクリーン印刷に比べてより高い解像度を可能にする。レーザ走査法は、スクリーン印刷ほど高速ではなく、あるいはステップ・アンド・リピートフォトリソグラフィ法ほど高解像度でもないが、これらの２つのプロセスの中間にある妥当なプロセスである。このようなシステムは、現在では、多くの用途向けに市販されている。また、これらのシステムを用いて、接触アニーリングまたはソース−ドレインコンタクト用ドーパントのレーザ励起を行うこともできる。
【０１３４】
採用する各特定のプロセスは、材料およびそれらの材料の用途の詳細によって左右されることがしばしばある。通常、プロセスを選択する際には、解像度、コスト、速度およびロール・ツー・ロール適合性のような要素が考慮される。
【０１３５】
ＤＩＯＮ  ＴＦＴを作製するには、気相蒸着金属電極を使用することができる。幸いにも、商用のロール・ツー・ロール金属気相蒸着システムは容易に入手可能である。具体的な金属処理および後処理は、理論モデリング、およびシングルナノワイヤ・デバイスへの電気的コンタクトの作製に関する既存の広大な知識ベースに基づいて経験的に決定することができる。最も困難な電気的コンタクトは、閾値電圧の非常な均質性および非常に低い絶対閾値電圧が得られるように、各ナノワイヤの回りに共形状に被覆されるゲート電極である。幸いにも、ＤＩＯＮ膜の基礎的構成要素である土台の多層ナノワイヤ材料の合成が、ゲート電極の作製になっている。処理時には、パターニングされた金属の薄層のみをゲート電極コンタクトの領域に被着するだけで、外側の導電ゲート電極シェルとのオーム性コンタクトが形成される。ソースおよびドレインコンタクトはこれとは問題が異なる・重ドーピングのｎおよびｐドープナノワイヤを含む混合組成ＤＩＯＮ薄膜の場合は、金属と半導体間の高品質オーム性コンタクトを直接形成することができる。これは、ＤＩＯＮ薄膜特有の可能性、性能で、これらは他の材料では達成することができない。
【０１３６】
低ドープナノワイヤおよびゲート電圧を用いて多数キャリアを定義する反転モードデバイスを作製することも可能である。この場合、各デバイスのソースおよびドレインコンタクト領域は、メタライゼーション（金属蒸着）前に後ドープすべきである。これは、従来のイオン注入プロセス（ＴＦＴ業界では標準）によるか、またはＤＩＯＮ膜の露出した領域にｎドーパントまたはｐドーパントの溶液を被着した後それらの各領域をレーザ励起することによって行うことができる。後者のプロセスは、高温が不要であるという点で魅力的であり、シングルワイヤデバイスの作製においては成功裏に使用されてきた。イオン注入プロセスも、特に低温プロセスパラメータで使用することができる。
【０１３７】
汎用電子基板の考え方は、異なる高品質ｐ型またはｎ型半導体材料をデバイスレベルで単一基板に混成集積することによって高性能ＣＭＯＳ回路を製造するために使用される。図２１は、混合組成ＤＩＯＮ薄膜を用いてＣＭＯＳ回路を形成する方法の一例を図解した略図である。この混成集積では、高移動度ｐ型およびｎ型材料を任意に選択することが可能である。これらの材料は、一つに統合することによって相当な性能改善を実現することができる。異なる半導体材料の混成集積は、バルク半導体材料において集中的に研究されてきたが、格子間不整合およびプロセス適合性の点で重大な問題があり、成功はごく限定されたものであった。他方、ナノワイヤ薄膜技術によれば、異なる高品質単結晶半導体ナノワイヤ材料を別に合成して単一基板に大面積にわたり柔軟性をもって組み付けることができるので、混成集積が容易に促進される。
【０１３８】
ＤＩＯＮ技術を用いて実用デバイスを商業規模の量で製造するためには、次の技術的能力を確立すべきである：（１）工学的に設計・製造されたマルチシェル・ナノワイヤの十分な規模および均質性による合成、（２）低コストで高性能の高歩留まり電子部品を作製するのに必要な均質性および再現可能性をもつ混合組成で高密度の堅牢な高配向薄膜を形成するためのナノワイヤの被着（ｄｅｐｏｓｉｔｉｏｎ）、および（３）混合組成ＤＩＯＮ膜内の各デバイスに対するオーム性コンタクトおよび絶縁された電気的コンタクトの両方のための電気的インタフェース（すなわち、ナノ界からマクロ界へのインタフェース）の最適化。さらに、分散型センサネットワーク用途に特に関連する他の技術的能力がある。
【０１３９】
本発明には、指定された材料パラメータを持つｐチャンネルおよびｎチャンネルナノワイヤ材料の合成が含まれる。特に重要なのは、高正孔移動度材料であることから、ｐチャンネル材料用のＳｉ、Ｇｅ、およびＳｉとＧｅの合金のような材料である。特に、Ｇｅの正孔移動度（〜１，９００ｃｍ２／Ｖ・ｓ）は、すべてバルク形の半導体において最も高い。ｎチャンネル材料にとっても、ＳｉおよびＧｅ材料は重要である。さらに、ＩＩＩ−Ｖ族の材料（例えば、ＩｎＰ：μｅ〜５，０００ｃｍ２／Ｖ・ｓ、ＩｎＡｓ：μｅ〜３０，０００ｃｍ２／Ｖ・ｓ）を含む他の高電子移動度材料は、高電子移動度ＴＦＴ用に使用することができる。マルチ・コア-シェル・ナノワイヤ構造は、超高キャリア移動度用の能動型導電チャンネルからドーパントを分離するための変調ドーピングに使用することができる。また、ナノワイヤ表面は、種々のコア−シェル構造を用いて不動態化することができ、外側ゲート誘電体シェルおよび外周導電ゲートシェルを設けることができる。
【０１４０】
シリコンナノワイヤ合成は、金ナノ粒子触媒ＣＶＤプロセスを用いて行うことができる。簡単に言うと、所定の前駆体ガス混合物、Ｈｅ中ＳｉＨ４およびＢ２Ｈ６またはＰＨ３を酸化被膜シリコン基板に被着した触媒金粒子上に２０〜５０Ｔｏｒｒの全圧で通せばよい。その際、金ナノ粒子は最高〜４５０°Ｃの温度に加熱する。金ナノ粒子と接触すると同時に、ＳｉＨ４／Ｂ２Ｈ６／ＰＨ３は分解し、ケイ素およびホウ素（またはリン）原子が金ナノ粒子中に拡散して、液体合金小滴を生じさせる。小滴がこれらの前駆体で飽和し始めると、Ｓｉ／Ｂ（またはＳｉ／Ｐ）原子が析出し始め、ナノワイヤ成長が開始される。連続的にＳｉＨ４およびＢ２Ｈ６（またはＰＨ３）を供給することによって、ナノワイヤ成長はプロセスが終了するまで無限に続く。ナノワイヤの品質は、金ナノ粒子の品質、金ナノ粒子の粒径分布、および温度、ＳｉＨ４とＢ２Ｈ６またはＰＨ３との比、ＳｉＨ４の分圧、および前駆体のリアクタ滞留時間を含む成長条件によって決まる。ナノワイヤの成長は、４インチ酸化ケイ素被膜シリコンウェーハを基板として用いてコンピュータ制御型８インチ半導体炉内で行うことができる。
【０１４１】
ほとんどの半導体材料は、ダングリングボンドおよび表面における捕捉電荷のためにかなり大きい表面状態密度を有する。表面対容積比が非常に大きいため、ナノワイヤは、これらの表面効果によってはるかに大きく影響され、これがデバイス性能を著しく制限することになり得る。表面状態の効果を処理する方法は、従来の半導体に関しては半導体業界で十分に開発されている。表面状態の影響を最小限にするためには、不活性気体または水素／フォーミングガス雰囲気下における直接サーマルアニーリング、および水素プラズマ中でのアニーリングに続いて熱アニールまたは高速サーマルアニーリング行う方法を含めて、多くの戦略的方法が用いられる。これらの各プロセスは、ナノワイヤをプラスチック基板材料と接触させる前に、オフラインで行うことができる。
【０１４２】
別の一般的方法として、コア−シェル構造を何らかの表面捕捉状態を不動態化するための一般的方法として使用することができる。この場合、シェルは、キャリアがシェルを通り抜けることができず、したがってどのような表面環境からも電気的絶縁されるように、コアよりも大きいバンドギャップ材料となるように選択することができる。さらに、ＴＦＴデバイスの一体構造ゲート誘電体層として高品質の絶縁パッシベーションシェルを使用することもできる。誘電体被膜の品質は、ナノワイヤＴＦＴの性能を決定する鍵としての要因になり得る。特に、閾値電圧および漏れ電流は、主として、シェルと半導体−シェル界面の品質および厚さによって決定され得る。無欠陥シェルをできる限り薄く形成することによって、これらの２つのパラメータのバランスをとることが重要である。
【０１４３】
シリコンの場合は、表面不動態化およびゲート誘電体の問題は、高品質ＳｉＯ２被膜を使用することによって同時に対処することができる。高品質誘電体被膜形成のための方法および基盤となる科学的原理は、プレーナ単結晶シリコンについては十分確立されており、最近ではアモルファスシリコンおよびポリシリコンについても確立されている。ナノワイヤの表面の回りに均一な厚さを持つピンホールのないゲート誘電体（いくつかの明確に異なる結晶学的方向をサンプリングする）を形成することもできる。一般に、方法は、シリコン酸化物誘電体の場合直接酸化法またはＣＶＤ成膜に分類することができる。直接参加は、シリコンナノワイヤの特有の構造的性質に特に適合する。
【０１４４】
直径６０ナノメートルのシリコンナノワイヤの直接酸化はナノワイヤ成長炉内で行うことができる。ナノワイヤの成長が終了したならば、反応ガス混合物が反応チューブからポンプで供給され、反応チューブには酸素（５％）とヘリウムの混合ガスが１５０°Ｃ以下の温度で１００ｍＴｏｒｒ乃至７６０ｍＴｏｒｒの間の圧力まで補充される。その後、成長炉の温度を３００°Ｃ乃至８００°Ｃまでゆっくり上げることができる。酸化温度は、酸素対ヘリウムの比、酸素分圧、および酸化の持続時間と共に、生成されたシリコン酸化膜の厚さおよび品質を決定する。これらの条件は、所望の厚さ（２〜２０ｎｍ）および被膜品質が得られるまで最適化することができる。（ここで、図７に半導体／誘電体コア−シェル構造が図解されていることを想起されたし。）欠陥および捕捉電荷の原因になり得るダングリングボンドを最小限に抑えるために、酸化はゆっくり行うことが望ましい。
【０１４５】
ピンホール欠陥すなわちゲートからのドーパントが酸化膜に移動するのを止められない欠陥があると、単純な酸化膜層では良好なゲート誘電体として機能するには不十分になり、その場合は、二酸化ケイ素被膜ナノワイヤの直接窒化を用いてより安定な酸窒化膜を生成することができる。誘電率および可動イオンの透過性が高いほど、酸窒化膜はより良好なゲート材料になる。あるいは、別の態様として、純粋な窒化膜層はさらに高い品質および誘電率を持たせて形成することができる。窒化膜または酸窒化膜の場合は、ＮＯまたはＮＨ３を用いてプラズマ支援による直接窒化法を使用することができる。
【０１４６】
さらにデバイス性能を高め、デバイス作製プロセスを簡単化するためには、ゲート誘電体を取り囲み、外周ゲートとして機能することができる導電シェルを用いることができる。例えば、Ｓｉ／ＳｉＯ２コア−シェル構造の場合は、ドーピングしたアモルファスまたはポリシリコンシェルをＳｉ／ＳｉＯ２コア−シェル・ナノワイヤに被着して、外周ゲートを実現することができる。これは、酸化膜形成または酸窒化膜形成に続く付加的ステップとしてＣＶＤリアクタ内で行うことができる。ナノワイヤ成長を持続させるのではなく、シリコン電極を確実にナノワイヤの表面に被着させるためには、ゲート電極被着（成膜）に先立って触媒コロイドを除去しなければならない。それには、シリコン被着に先立ってウェーハの金属エッチングを行えばよい。
【０１４７】
単結晶シリコンナノワイヤは、単結晶材料に近い性能を持つＴＦＴを製造する機会を与えてくれる。しかしながら、これらの材料の最終的性能はシリコン材料の固有の性質によって制限される。本発明のナノワイヤの大きな長所は、任意の材料をいろいろな用途における最終デバイスに組み込むことができるということである。新しいナノワイヤ材料を探しだし、必要に応じて合成することによって、特に高速の高周波用途向けの材料のキャリア移動度をさらに強化することができる。具体的に言うと、半導体材料においては、電子移動度が正孔移動度より高いのでｎ型材料を合成すべきである。高電子移動度を得るための良好な候補の選択は、固有電子移動度、仕事関数、および表面特性を含むいくつかのバルク材料特性に基づいて行うことができる。ナノワイヤ材料は表面積対容積比が大きいので、表面特性が特に重要である。ＩＩＩ−Ｖ族の材料は、一般に、高電子移動度を持つ（例えば、ＩｎＰではμｅ〜５，０００ｃｍ２／Ｖ・ｓ、ＩｎＡｓでμｅ〜３０，０００ｃｍ２／Ｖ・ｓ）特に良好な候補である。その上、これらの材料は有用な光学特性を持ち、ＤＩＯＮ薄膜プラットフォームを用いてマクロエレクトロニクスＬＥＤおよび赤外線（ＩＲ）検出器として使用することができる。ＩｎＰナノワイヤ材料については、以下にさらに論じる。ＩｎＰは、その高電子移動度およびその適度の表面特性の故に、特に有用な材料である。一般に、本発明の合成プロセスは、多くの異なる材料に適用可能である。
【０１４８】
金属（例えば、金）クラスタを介在させた方法を用いて、図２２に図解したようなシステムでＩｎＰナノワイヤを合成することができる。図２２は、半導体ナノワイヤ作製用の一般的リアクタの概略図を示す。サーマル加熱またはパルスレーザ加熱を用いてＩｎＰ粉末またはＩｎＰターゲットからＩｎＰ前駆体の蒸気を発生させることができる。このガス状前駆体は、キャリアガスによって基板まで運び、金コロイドナノ粒子と反応させて、シリコンナノワイヤの場合と同様にしてナノワイヤを生成することができる。金コロイドの直径を用いて、得られるナノワイヤの直径を制御し、成長時間を制御して所望の長さを持つナノワイヤを得ることができる。ドーピングは、原材料中のドーパント供給源の量によって制御することができる。ＩｎＰナノワイヤの合成法については、シリコンナノワイヤの合成に関する既存の知識ベースを梃子として利用することによりさらに開発することができる。圧力、流量、および温度を細かく制御することによって材料特性を測定し、制御することができる。ＩｎＰナノワイヤの形態や電子特性は、シリコンナノワイヤの場合と同様にして特性評価することができる。インジウムおよびリンの前駆体並びにドーパントの共成膜を利用して化学量論的成膜を達成することができる。
【０１４９】
物理的・化学的記述は、形態学的特徴、直径、長さ、化学組成、および全体的均質性を含む合成ナノワイヤの材料特性を測定する上において重要であり、またナノワイヤ合成要領のさらなる最適化を進めるための指針として重要である。ナノワイヤの長さおよび粒径分布の特性評価はＳＥＭおよび原子間力顕微鏡（ＡＦＭ）を使用して行うことができる。高解像度ＴＥＭを用いて、誘電体被膜の厚さと均質性および個々のナノワイヤの結晶格子の品質を測定することができる。Ｘ線回折法を用いて、膜の総合的結晶品質および配向を測定することができる。ＴＥＭに付属のＥＤＸを用いてシングルナノワイヤの化学組成を得ることができる。ナノワイヤの物理的特性評価を迅速に行うための特別なソフトウェアセットも開発されている。
【０１５０】
シングルナノワイヤＦＥＴは既に実証済みである。しかしながら、デバイス間の製造上のばらつきが大きいことがこれらのデバイスの実用化における使用を遅らせてきた。これらのばらつき（変動）は、合成制御、信頼性のある電気的コンタクトの欠如、および／または多数の表面電子捕捉状態の存在に起因するものと考えることができる。信頼性があり制御可能な電気的特性を達成することが、すべての商用および軍用向けのＤＩＯＮ薄膜技術の用途にとっては重要である。デバイス特性の高水準の制御を達成するためには、個別のナノワイヤの電子特性は高度の再現可能性および制御可能性がなければならない。シングルナノワイヤＦＥＴ構造は、材料の統計データ（例えば、集合平均）の包括的分析が可能であるため、これを用いてナノワイヤの電子的品質管理を特性評価し、最適化することができる。電子特性をよく制御することによって、シングルナノワイヤＴＦＴデバイスを軟質プラスチックを含む異なる基板に作製し、特性評価することができる。このプロセスは、ゲート誘電体シェルのソースおよびドレイン電極を被着しようとするエリアを制御可能に透過する、またこれらの領域に潜在的にドーピングして電気的コンタクトを改善するための方法を用いることができる。また、ゲート誘電体シェルを透過しないゲート電極材料を被着するための方法も使用することができる。しかしながら、このプロセスは、ナノワイヤ当たりのコンタクトエリアが小さく、また高いエッチング解像度が必要なことから、リスクを伴う。
【０１５１】
シングルナノワイヤＦＥＴは、ＤＩＯＮ  ＴＦＴの作製で用いるメタライゼーションプロセスを試験するために使用することができる。シングルナノワイヤＦＥＴデバイスは、電子ビームリソグラフィまたはフォトリソグラフィ法を用いてＳｉＯ２／Ｓｉの表面に作製することができる。シングルナノワイヤ・デバイスの電気的評価のために標準的リソグラフィ・プラットフォームが開発されている。図２３Ａおよび２３Ｂは、標準型のナノワイヤＦＥＴテストプラットフォームを示す。図２３Ａは、異なるゲート幅および長さの１２の個別デバイスが入った４インチウェーハ上にシングルダイを載置した状態を示す。これらの電極対の上にあるナノワイヤ密度を制御することによって、異なる構成のシングルナノワイヤ・デバイスを試験することができる。図２３は、被験体がいっぱいに作り込まれたウェーハ全体の低倍率写真を示す。この試験パターン用のマスクセットおよびプロセスは、最初はシングルナノワイヤ・デバイスの評価用として開発されたがものである、材料性能の迅速なフィードバックのためにＤＩＯＮ膜の評価用として使用することもできる。
【０１５２】
シリコン基板はグローバル・バックゲートとして使用することができ、２つの金属電極をソースおよびドレイン電極として使用することもできる。適切なコンタクトメタル、エッチング液、およびデバイス作製要領を選択するための基準としてプレーナ半導体技術を用いることができる。ナノワイヤ表面から誘電体シェルを取り除き、ナノワイヤとコンタクトメタルとの間の良好な接触を確保するために、メタライゼーションの前に適切な表面洗浄作業を行うこともできる。ソース−ドレイン電極のメタライゼーションに先立って表面誘電体を除去するには、イオンガン洗浄およびフッ化水素酸エッチングを含め、種々の方法を用いることができる。電子ビーム蒸着法あるいはスパッタプロセスを用いていろいろなメタライゼーション材料組成（例えば、Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ａｌ、Ｉｎ）を試し、最適化することができる。デバイスの動作性能は、半導体分析装置を用いて特性評価することができる。ゲート従属２端子測定および４端子測定、また静電気力顕微鏡法（ｅｌｅｃｔｒｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｙ）を含む種々の測定構成を用いてデバイスの動作性能を特性評価することができる。電気試験の結果は、以後、フィードバックとして、信頼できる手順が得られるまでナノワイヤ合成プロセスおよびメタライゼーションプロセスを最適化するために使用することができる。これは、ナノワイヤＴＦＴを作製するための標準のメタライゼーションプロセスとすることができる。シングルナノワイヤＦＥＴは、ナノワイヤ認定試験に用いることもできる。ナノワイヤの合成条件および電子的パラメータに関してデータベースを構築することができる。このデータベースは、以後、より制御可能性の高い合成およびデバイス作製プロセスの開発を導くために利用することができる。
【０１５３】
高温アニーリングプロセスは、プラスチック基板には合わないので、従来のＦＥＴまたはＴＦＴ作製プロセスで通常使用されるｐ／ｎダイオードコンタクトより直接の金属コンタクトが望ましい。半導体業界の既存の知識に基づき、いろいろな半導体材料に対していろいろな金属を試験することができる。ナノワイヤ材料の、また種々の金属材料候補の仕事関数の十分な分析を行って、最良のコンタクトメタルを突き止めることができる。単一のメタライゼーションプロセスを混合ナノワイヤ薄膜で使用することができれば、デバイス作製を大幅に簡単化することができるので、異なるナノワイヤ材料（例えば、ＳｉおよびＩｎＰナノワイヤ）用に共通のコンタクトメタルを見つけ出すことには特に留意することができる。
【０１５４】
ナノワイヤ表面密度を異ならせて形作製されるＤＩＯＮ  ＴＦＴを、シングルナノワイヤＦＥＴと同様のデバイス構造を用いて実証し、特性評価することができる。ＤＩＯＮ薄膜は、以下に説明するような要領を用いて被着することができる。シングルナノワイヤ・デバイスの製作製に関して確認された信頼性のある要領があれば、その要領をＤＩＯＮ  ＴＦＴに適用することができる。異なる表面密度を持つＤＩＯＮ薄膜を用いて、各個のＴＦＴデバイスのソースとドレイン電極にまたがるナノワイヤ数が異なるようにしたＴＦＴデバイスを作製することができる。半導体分析装置を用いて、電流レベル、オン／オフ比、閾値電圧、ゲート漏れ電流のようなデバイスの動作性能をナノワイヤ表面密度の関数として特性評価することができる。デバイスの動作性能は、理論的にモデリ化して、キャリア移動度値を含む決定的に重要なデバイスパラメータを計算することができる。すると、このモデル化を用いて、所望のデバイス機能を達成するためのデバイス構造の設計の指針とすることができる。これらの研究は、デバイス作製およびモデル化を実現するための簡単な方法である故、バックゲートとしてシリコン基板ＳｉＯ２／ＳｉまたはＳｉ３Ｎ４／Ｓｉ基板上で行うことができる。可変のナノワイヤ表面密度および制御可能なデバイス動作性能を持つＤＩＯＮ  ＴＦＴ作製のための信頼性できる要領を作り上げることができる。多数のデバイスについての統計分析を用いて、接続数の統計変動の効果がデバイスの再現可能性に影響するのを避けるために所与のデバイスのフィーチャサイズに対して基板に要求されるナノワイヤの最小密度を求めることができる。
【０１５５】
所与の用途に対して一度最適化成膜および材料特性が選択されたならば、ソースとドレイン電極との間のナノワイヤの表面の下面または上面に被着された個々のゲート電極を用いて同じ分析を行うことができる。図２４は、グローバル・バックゲートを用いたＤＩＯＮ薄膜トランジスタの概略図である。試験のためには、膜が形成されるシリコン基板をグローバルゲート（大域ゲート）として用いることができる。この構成は、全動作性のＤＩＯＮ  ＴＦＴになっており、材料がプラスチックに移行する際次のステップで使用される判型（この場合グローバル・バックゲートは使用できない）にそっくり真似ることができる。
【０１５６】
ローカルゲート型ＴＦＴ構造は、半導体／誘電体コア−シェル・ナノワイヤを用いて作製することができ、その場合、誘電体シェルはゲート誘電体として使用され、他の金属電極を付加してゲート電極に使用することができる。図２５は、ローカルゲート型ナノワイヤ薄膜トランジスタの概略図である。この構成は、スイッチング電圧、オン／オフ比、漏れ電流、および再現性を測定するために試みることができるこれらの試験はすべて、まずポリエーテル・エーテル・ケトン（ＰＥＥＫ）またはポリエチレンテトラフタレート（ＰＥＴ）のようなプラスチック基板上で行うことができる。信頼できるデバイス性能を達成するためには、プラスチック基板の表面粗さを、例えば、硬化ＳＵ８の層で被覆することによってできる限り小さくするべきである。さらに、ＳｉＯ２またはＡｌ２Ｏ３のような薄い酸化膜による表面改質を用いてプラスチック表面へのデバイス付着性を改善することができる。
【０１５７】
理論的には、デバイスの構造は、キャリア濃度および移動度, 閾値電圧、オン／オフ比などを含む主要なトランジスタパラメータを取り出せるよう十分にモデル化することができる。特に、同じ材料から作製されたシングルナノワイヤ・デバイスおよびＤＩＯＮ  ＴＦＴの両方について観察される結果を比較することによって、ワイヤ間変動および特性が集合デバイス性能に及ぼす影響を完全に理解することができる。これらの電気試験および理論モデリングの結果は、以後、フィードバックとして用いて、ナノワイヤ合成、成膜、およびメタライゼーションなどのプロセスを最適化することができる。
【０１５８】
本願に記載する材料および基板は、上に説明した高品質材料を用いることによって混合ナノワイヤ薄膜上に高性能ＣＭＯＳ回路を作製する（作り込む）よう、費用効果の高いプロセスを用いて処理することができる。
【０１５９】
配向ナノワイヤアレイは、ナノワイヤＴＦＴのソースとドレイン間に高移動度導電チャンネルを確保する上において重要である。大きな面積にわたって高度配向ナノワイヤ薄膜を得るためには、剪断整列法、流体流動整列法、電界整列法、ラングミュア−ブロジェット膜法、およびインクジェット印刷を含むいくつかの基本的方法を用いることができる。大面積基板への流体流動および剪断ナノワイヤ成膜法は、一般に、ロール・ツー・ロールプロセスに適合するような処理に向けての方法に採用される。ナノワイヤ薄膜被着に先立って、互助作用および安定な薄膜形成を確保するために、基板およびナノワイヤ表面を改質することを目指す一般的表面改質法を行うことが通常望ましい。
【０１６０】
本願に記載するナノワイヤ材料の大部分は（自生の）二酸化ケイ素シェルで終端するので、一般にアルキルトリメトキシシランを使ってアルキル鎖をナノワイヤに付加する。アルキル鎖の末端基は、疎水性表面または親水性表面、あるいは基板上の他の官能基に対して相補性を示す特別な官能基を持つ表面を生じるように制御することができる。他の表面で終端するナノワイヤの場合は、必要に応じて別の化学薬品を使用することができる。例えば、ＩｎＰまたはＣｄＳの場合、トリメトキシシラン主基をチオール基で置換して、堅牢な表面機能化をもたらすことができる。
【０１６１】
表面改質によれば、次に続くプラスチックのような基板への薄膜被着が行いやすくなる。しかしながら、これらの表面の基はナノワイヤの電子特性に有害な作用を及ぼすことがあり得るという危険性がある。異なるシェル構造およびコア−シェル構造の影響を調べて、ナノワイヤの電子特性に対する表面リガンドの影響を最小限にすることができる。さらに、ナノワイヤ薄膜形成後にナノワイヤ表面から有機分子を除去する方法を、パターニングおよび電極被着する前に採用することもできる。酸素プラズマまたはオゾン洗浄プロセスのような技術を調査する価値もあるように思われる。
【０１６２】
基板材料の界面化学も重要で、ナノワイヤ基板表面への適正な付着にとって役立つように制御されるパラメータである。すべてのナノワイヤ表面は酸化膜シェルで終端することができるので、基板に必要な界面化学は種々のナノワイヤ材料の付着にとって必要な界面化学に類似している。疎水性のプラスチック基板は、酸素プラズマ酸化プロセスの後に、３−アミノプロピルトリメトキシランを用いて３−アミノプロピル基の単分子層を表面に付加することによって改質することができる。また、表面は、まずプラスチック表面にＳｉＯ２の薄膜層を被覆した後、標準的なＳｉＯ２表面改質化学処理を行うことによって改質することができる。付着に問題があることが分かった場合は、ジシロキサン化合物を用いてナノワイヤを表面に固着することができる。必要ならば、これらの有機分子は、メタライゼーションの後に取り除くことができ、その時は、電極がナノワイヤを基板表面に固定する。このような固着方法では、ＳｉＯ２のナノワイヤをＳｉＯ２の表面に結合する化合物はその化合物同士も結合するので、被着に先立ってナノワイヤの凝集の綿密な制御が必要である。基板表面をアンカー剤で処理した後、被着前に余剰のアンカー剤を除去するか、あるいはＳｉＯ２と異なる化学反応性を持つゲート誘電体シェルを用いることによって解決することができる。
【０１６３】
流体流動法は、幅数１００マイクロメートルおよび長さ数センチメートルにわたるナノエレクトロニクス用途向けの低密度でナノワイヤを整列させるために利用されてきた。体流動整列は非常な大面積にまで拡張することができる。大面積にわたる整列を達成するためには、基板寸法と同程度の横寸法を持つ流体チャネルを使用するべきである。チャネルの高さは、ナノワイヤ溶液の大部分が基板表面に隣接した状態になるように、５００μｍ以下なるよう制御することができる。基板の表面近くの剪断流れは、流れの向きに沿ったナノワイヤの整列を可能にすることができる。異なるナノワイヤ溶液濃度および時間を使用することによって、基板上のナノワイヤ表面密度を制御することができる。必要ならば、基板を機能化することによって、基板とナノワイヤの間の互助作用を増強してより高い表面被覆率を達成するができる。表面上に再現可能なナノワイヤ被着（析出）を可能にするための組織的研究を行なうことができる。光学顕微鏡とＳＥＭで表面被覆率について研究すると共に、定量的に表面被覆率を特性評価する合理的な統計学的手法を開発することができる。暗視野顕微鏡によりナノワイヤからの散乱を撮像して流動系へフィードバックすることによって、被着プロセスの間に密度を光学的にリアルタイムで監視することもできる。これらの研究はまずガラス基板上で行ない、その後プラスチック基板上で行うことができる。
【０１６４】
ここで、つぎのようないくつかの重大な問題に留意し、注意深く制御するべきである：（１）小規模整列のために使用される判で押したようなポリジメチルシロキサン（ＰＤＭＳ）流体チャンネルは、ＰＤＭＳの柔軟性の故に、１インチ乃至数１０インチの寸法用には適用できない場合がある。この問題を克服するためには、ガラスまたはステンレス鋼を用いる固体チャネルを使用することができる。ＯリングあるいはＰＤＭＳの薄膜層のいずれかを用いて、チャネルの周囲をシーリングすることができる。（２）このような大きな寸法規模では、チャネル全体を横切る方向およびチャネル全体に沿った流れが必ず一様なるようにする注意が要求される。流体チャンネルの入口および出口の設計には特に注意を払うべきである。また、溶液吐出機構の設計にも大きく留意するべきである。プログラム可能なポンプを使用することによって、一定の溶液吐出速度を確保することができる。さらなる注意を怠ると、チャネル入口の注意深い設計のないマイクロチャンネル流体整列でしばしば見られるように、チャネル入口付近のエリアが出口付近よりはるかに高い密度でナノワイヤが析出する。この密度変動は、整列プロセスの間に流れ方向を逆にするか、化学的機能化によってナノワイヤと基板の表面との間の相互作用を増強することによって、大きく補償することができる。
【０１６５】
２種類以上のナノワイヤ（例えばｐ形とｎ形シリコンナノワイヤ、あるいはＳｉとＩｎＰナノワイヤ）からなる混合ナノワイヤ薄膜の達成。析出（被着、成膜）は重要なステップである。単一組成配向ナノワイヤに使用される手法を梃子として利用し、修正することができる。一実施例においては、フォトリソグラフィ法を使用し、続いて複合ステップの流体流動実装法を行うことによって混合ナノワイヤ薄膜を達成することができる。もう一つの実施例では、単一ステップ混合薄膜形成のためのより複雑な手法を使用することができる。混合ナノワイヤ薄膜を成形するプロセスの例としては、次のようなプロセスがある：（１）フォトリソグラフィ法を使用して、第１の種類のナノワイヤ薄膜を受けるための一部の領域は露出させ、別の領域はフォトレジストで被覆されるようにして基板表面をパターニングする、（２）流体流動法を使用して、基板に第１の種類のナノワイヤ（例えば、ｐ−Ｓｉ）を被着する、（３）表面の一部の領域がｐ−Ｓｉナノワイヤ薄膜で被覆された基板を得るためにリフトオフを行なう、（４）ゲート金属を被着することによってナノワイヤを固着する。ステップ（１）乃至（４）を繰り返すことによって、基板表面の異なる領域上に異なる種類のナノワイヤ（例えばｎ−Ｓｉ）を組み付けて、混合ナノワイヤ薄膜を形成することができる。  
【０１６６】
大面積にわたるデバイス作製は、マクロエレクトロニクス技術にとって重要である。大面積デバイス作製には、特に、プラスチック基盤上に作り込む場合、いくつかの障害が考えられる。まず、第一に、デバイス作製プロセスはプラスチックのグラス遷移温度（Ｔｇ）以下で行なうべきである。このためには、ほとんどのプラスチックの基板と適合する最大のプロセス温度が１００°Ｃ以下の低温デバイス作製プロセスを開発することができる。次に、プラスチック基板の柔軟性による大面積リソグラフィ法中の整列の問題が予測される。この問題は、作製プロセスで１ｍｍ以上の厚さを持つ比較的硬質のプラスチック基板を使用することによって対処することができる。デバイス作製プロセスが終了したならば、ガラス基板からプラスチック基板を引き放してフレキシブルエレクトロニクス部品を得ることができる。最後に、デバイス作製プロセス全体を簡単化するために、既存の製造技術の知識ベースを梃子として利用することができる。好ましくは、両方の種類のナノワイヤ薄膜とのコンタクト形成用には単一の金属を使用することができる。インクジェット印刷、スクリーン印刷あるいは走査レーザリソグラフィ法を含め、ロール・ツー・ロール大量生産システムと適合するより低コストの手法を評価して決定することができる。
【０１６７】
慣例的にマイクロエレクトロニクスおよびマクロエレクトロニクス作製技術では、フォトリソグラフィ法がごく普通に用いられてきた。混合ナノワイヤ薄膜へのデバイス作り込みのためのフォトリソグラフィ型プロセスの例としては、次のプロセスがある：（１）混合ナノワイヤ薄膜の被着（形成）、（２）フォトリソグラフィプロセスを使用するパターンの形成およびゲート電極のメタライゼーション、（３）コア−シェル・ナノワイヤ中のシェル層のエッチング、およびソースとドレイン電極のメタライゼーション。
【０１６８】
約１０４個のトランジスタを持つ１２段ジシフトレジスタを成形することができる。このシフトレジスタの目標クロック速度は２５ＭＨｚである。大面積軟質基板上でこのレベルの性能を得るためには、シリコンナノワイヤをコア−シェル構造で使用することができる。好ましくは、それぞれ、４００ｃｍ２／Ｖ・ｓおよび２００ｃｍ２／Ｖ・ｓ、下限でそれぞれ１００ｃｍ２／Ｖ・ｓおよび１００ｃｍ２／Ｖ・ｓの電子移動度および正孔移動度を達成することができる。シングルナノワイヤの移動度に関する入手可能なデータによると、これらのシリコンナノワイヤで達成可能な電子および正孔移動度は、それぞれ、１５００ｃｍ２／Ｖ・ｓおよび４００のｃｍ２／Ｖ・ｓと高いレベルにもなることが明らかにされている。ＣＭＯＳシリコンＤＩＯＮ  ＴＦＴで実際に達成された移動度に基づいて、２５ＭＨｚのクロック速度を達成するのに必要なリソグラフィ法の解像度を決定することができ、特定のリソグラフィプロセス（つまりフォトリソグラフィ法、走査レーザリソグラフィ法およびジェット／スクリーン印刷法）を選択することができる。その典型的なプロセスについて次に説明する。
【０１６９】
まず、第１のステップで、ナノワイヤリアクタでナノワイヤを成長させる。上に説明した超大規模プロセスを使用することによって１０１８／ｃｍ３のドーピング濃度の８０ｎｍ径シリコンナノワイヤを得ることができる。次の熱酸化で、直径をおよそ６０ｎｍに減じ、大きな一体状のゲート絶縁体を得ることができる。次に、２段窒化物形成プロセスを使用することによって可動イオン透過による閾値電圧シフトを阻止する窒化ケイ素濃度の高い拡散障壁を生産することができる。これによってゲート酸化物をおよそ２０ｎｍの最終厚さにすることができる最終合成ステップでは、ナノワイヤの表面のまわりのドーププラズマ化学気相成長法（ＰＥＣＶＤ）アモルファスシリコン層を成長させることができる。これによって、シリコンチャネルとの障壁電位差が低い、したがって閾値電圧がより低い、ゲート酸化物との共形ゲートコンタクトがもたらされる。閾値電圧が同様に比較的高くなるように、チャネルドーピングは比較的高くすることができる。この時点で、ナノワイヤは、単結晶シリコンが中心にあり、それを酸窒化膜ゲート誘電体が取り巻き、これにドープしたアモルファスシリコン共形ゲート電極を被覆した３層コア−シェル構造よりなる。
【０１７０】
次に、リアクタからナノワイヤを取り外し、取り出して、混合組成のＤＩＯＮ薄膜作製に関して上に説明した被着プロセスを使用して、軟質（可撓性）ＰＥＥＫプラスチック基板に被着することができる。次に、上に説明したリソグラフィプロセス（例えば、標準のフォトリソグラフィ法あるいはスクリーン印刷リソグラフィ法）を用いて、ゲート金属コンタクトをパターニングし、露光されたアモルファスシリコンを除去するためのマスクとして使用することができる。アモルファスシリコンは、ゲートコンタクトの下にだけ残る（すなわち、これは、リソグラフィ法の複雑さ、コストおよび電力消費を低減することができ、デバイス性能を向上させることができる自己整列プロセスである）。次に、ソースとドレインのコンタクトエリアをパターニングすることができ、標準の酸窒化膜エッチングを用いて、ソースとドレインのコンタクトエリアのゲート酸化物をエッチングで除去することができる。ソースおよびドレインには、Ｅビーム蒸着法を用い、レジストパターンを通してオーム性コンタクトを被着することができる。シングルナノワイヤの電気的インタフェース技術についての今までの経験に基づいて言うと、必要なのは低温（＜１５０°Ｃ）あるいは無接触アニーリングのみであろう。最後に、デバイス全体を窒化ケイ素被膜層で不動態化することができる。必要ならば、この時点で、基板でソースとドレイン電極によって固定されていない領域からナノワイヤを放離するよう作用する化学洗浄で余剰のナノワイヤを取り除くことができる。あるいは、別の態様として、従来のシリコンエッチング法を用いて、余剰のナノワイヤをエッチング除去することができる。
【０１７１】
電子および正孔の移動度がそれぞれ４００ｃｍ２／Ｖ・ｓおよび２００ｃｍ２／Ｖ・ｓでは、パターニング解像度は、設計ゲート長さ（電気的）が〜１０μｍ、ゲート金属とソースおよびドレイン金属との間の間隙が１０μｍ以下で、〜５μｍとするべきである。ソースおよびドレインのドーピングは自己整列方式であってもよい。デバイスは、平行に整列された約１，０００本のナノワイヤで構成して、相互接続線および次の段のゲート容量を充電するのに十分な出力電流を得ることができる。これらの相互接続線は、２５μｍ幅および長さ１ｃｍにもすることができ、それでも所望の立上がり時間および立下がり時間を達成することができる。デバイス全寸法は、幅約２５０μｍ、長さ１０〜５０μｍとすることができる。デバイスは、デジタル設計者に低レベルの機能性（インバータ、ＮＡＮＤゲートなど）を提供するセルにまとめることができる。これらのセルのサイズは、５００μｍ２のオーダーであるこれによれば、ゆったりとした配線アレイが可能となり、しかも１００個のトランジスタを１ｃｍ２より十分小さい面積に作り込むことができる。
【０１７２】
当業者ならば、達成された実際の移動度によって正確な設計ルールを決定することができた、電子および正孔の移動度がそれぞれ１，５００ｃｍ２／Ｖ・ｓおよび４００ｃｍ２／Ｖ・ｓのＤＩＯＮフィルムで２０μｍ以上の範囲にすることができるということは理解されよう。同様に、正確なフィルム性能を使用することによって、リソグラフィ法の設計要件を規定することになろう。
【０１７３】
ＣＭＯＳ  ＴＦＴデバイス作製プロセスの例
次に、例えば、複雑な回路設計より、１，０００ｃｍ２／Ｖ・ｓ以上の移動度を達成するために、高移動度のＩＩＩ−Ｖ族の材料からのＤＩＯＮ  ＴＦＴ作製プロセスについて説明する。混合組成ＤＩＯＮ薄膜内のこの材料はＲＦ信号処理に使用することができるので、説明はｎチャンネルデバイス設計を中心に行う。
【０１７４】
図２６Ａおよび２６Ｂは、それぞれ、スタティックＣＭＯＳ２入力ＮＡＮＤゲートの概略回路図および配置図である。
【０１７５】
シリコンナノワイヤの合成は、さらに、最適化性能を達成するよう発展させることができる。これには、ｈｉｇｈ−ｋ（比誘電率）誘電体シェル材料およびこれに対応する外周ゲートシェル成膜の開発がふくまれる。また、ＩＩＩ−Ｖ族の高電子移動度材料も、特に表面不動態化、ゲート誘電体、外周ゲート、および変調ドーピングのための高度なコア−シェル構造に関連してさらに開発することができる。
【０１７６】
シリコンナノワイヤの成長は、さらに性能を改善するよう最適化することができる。よりキャリア移動度が必要な場合は、より高移動度のＳｉＧｅ合金材料を開発することができる。具体的には、Ｓｉ１−ｘＧｅｘおよびＧｅナノワイヤを製造することができる。ＳｉＨ４とＧｅＨ４の混合物またはＧｅＨ４を反応物質源とし、Ｂ２Ｈ６またはＰＨ３をドーパント源とする混合物金コロイド触媒化学気相成長法を用いて、Ｓｉ１−ｘＧｅｘまたはＧｅナノワイヤを成長させることができる。Ｓｉ１−ｘＧｅｘ薄膜に関するＣＶＤプロセスの既存の知識およびシリコンナノワイヤ成長についての経験を梃子として利用することによって、高品質ＳｉｘＧｅ１−ｘまたはＧｅナノワイヤを、その成長条件を最適化して、達成することができるその結果えられる材料は、種々の顕微鏡法（例えば、ＳＥＭ、ＴＥＭなど）によって十分に特性評価し細かく分析することができ、また電気輸送特性も十分に試験して、最適化することができる。
【０１７７】
シリコンナノワイヤ表面不動態化およびゲート誘電体のためのＳｉ／ＳｉＯ２コア−シェル構造は既に開発されている。直接熱酸化またはＳｉＯ２のシリコンナノワイヤへのＣＶＤ蒸着によってこのシェル構造作り出すことができる。Ｓｉ１−ｘＧｅｘまたはＧｅナノワイヤの場合、Ｓｉ／ＳｉＯ２コア−シェル構造の経験を活用することができる。ＳｉＧｅナノワイヤの場合は、コア−シェル構造は、Ｓｉ１−ｘＧｅｘナノワイヤの直接熱酸化よりも、純ＳｉＯ２シェルのＣＶＤ蒸着の方がよりよく生成することができる。Ｓｉ１−ｘＧｅｘナノワイヤの直接酸化は、混合ＳｉＯ２／ＧｅＯ２を生成し、これは多くの捕捉状態を持つ傾向がある。ＳｉＯ２のシェルをＳｉＧｅナノワイヤ上に生成するためには、ＳｉＨ４およびＧｅＨ４をナノワイヤ成長終了後反応室で枯渇させる。炉温度は、酸化膜成長にとって所望の温度に変え、またＳｉＨ４とＯ２の混合物を反応室に導入して酸化膜成長を達成する。温度、ＳｉＨ４およびＯ２の分圧、そして時間を細かく制御して、所望の厚さの酸化膜シェルを成長させることができる結果として得られる材料は、ＴＥＭによって徹底的に分析される。ＳｉＧｅ／ＳｉＯ２ナノワイヤの電子特性は、ＦＥＴ構造で試験することができる。ＳｉＧｅ／ＳｉＯ２界面が界面捕捉状態を抑制するよう最適化されている場合は、ＳｉＧｅ／Ｓｉ／ＳｉＯ２構造を成長させることができる。この状況で、ＳｉＧｅナノワイヤ成長が終了すると、制御された厚さを持つ真性シリコンのシェルをＳｉＧｅナノワイヤの表面にエピタキシャル成長させることができる。最後に、ＳｉＯ２アウターシェルをＳｉ／ＳｉＯ２コア−シェル系で開発したのと同じ手法で生成することができる。
【０１７８】
シリコンナノワイヤの特性評価の結果は、制御された成長条件下で破面成長結晶シリコンナノワイヤを成長させることができるということを示唆している。この知識を梃子として利用することによって、さらに移動度を改善すべく、歪みＳｉ１−ｘＧｅｘ層のエピタキシャル成長について研究することができる。シリコンナノワイヤ成長の終了後は、リアクタの条件をＳｉ１−ｘＧｅｘ薄膜層のエピタキシャル成長を支えるように変えることができる。この後、シリコンの薄膜層、および最後にＳｉＯ２の層を形成して、シリコンナノワイヤコア、歪みＳｉ１−ｘＧｅｘの能動層、キャッピング層（捕捉状態を減じるための）、およびＳｉＯ２の誘電体層を持つコア−シェル構造が得られる。
【０１７９】
ＩｎＰのようなＩＩＩ−Ｖ族のナノワイヤを作るには熱またはレーザ蒸着法を使用することができる。このように合成されたＩｎＰナノワイヤは、試験または小規模の作製には十分である。しかしながら、このプロセスは、熱およびレーザ蒸着プロセス固有の制約があるため大面積にわたるデバイス実装には拡張することができない。ナノワイヤをウェーハ規模またはそれ以上の規模で製造するには、ＩｎＰナノワイヤのパイロット生産規模ＣＶＤプロセス（成長シリコンナノワイヤで使用するものと同様）を使用することができる。この手法では、ＩｎＣｌ３（トリメチルインジウム）およびＰＨ３を反応物質源として使用することができる。ＳｉＨ４、Ｈ２Ｓ、またはＨ２Ｓｅをドーパント源として使用することができる。成長温度、各ガス成分の分圧、および全基礎圧力を調節することによって、結果的に得られるナノワイヤの総合的品質を制御することができる。また、このＣＶＤ手法は、ＩｎＡｓのような他のＩＩＩ−Ｖ族材料のナノワイヤの製造用としても考察することができる。得られるナノワイヤは、上に説明したのと同様の手法で特性評価することができる。
【０１８０】
高性能ＩＩＩ−Ｖ族材料は、通常、表面捕捉状態による制約がある。このような捕捉状態をなくすために、種々のコア−シェル構造を開発することができる。ＣｄＳはＩｎＰ薄膜の表面不動態化のための優れたキャッピング層になるということが報告されている。ＩｎＰ／ＣｄＳコア−シェル構造は、２つの手法を用いて実装することができる。まず、ＩｎＰナノワイヤ合成プロセスの終わりに、Ａｕ／ＩｎＰ共晶小滴を凍結させるために基板温度を下げる。次に、ＣｄＳを均一にＩｎＰナノワイヤ表面を被覆するように蒸着してＩｎＰ／ＣｄＳコア−シェル構造を達成することができる。別の態様として、ＩｎＰ／ＣｄＳナノワイヤは、ＣｄＳをあらかじめ合成したＩｎＰナノワイヤにエピタキシャル被着することによって液相で生成することもできる。この手法は、ＩｎＰ／ＣｄＳ量子ドットシステムで成功裏に実施されている。ＩｎＰ／ＣｄＳ構造におけるＣｄＳシェルは、ゲート誘電体として使用することもできる。しかしながら、ＣｄＳシェルゲート誘電体層がゲート絶縁体として適切な品質でない場合は、上に説明したのと同様の手法で追加のＳｉＯ２の誘電体層をさらに被着することができる。
【０１８１】
ナノワイヤＴＦＴデバイスの性能をさらに改善するため、ナノワイヤコア−シェル構造でｈｉｇｈ−ｋ誘電体材料を使用することができる。ｈｉｇｈ−ｋ誘電体（例えば、ＺｒＯ２、ＨｆＯ２など）は、シリコンデバイス用のゲート絶縁体としてＳｉＯ２に代わるものとして積極的に追究された。ｈｉｇｈ−ｋゲート絶縁体は、極小の膜厚に依拠することなく高いキャパシタンスをもたらす。これによって、トランジスタチャンネルにおける効率的な電荷形成が可能となる一方、直接トンネルリーク電流を低減することができる。ｈｉｇｈ−ｋ材料をナノワイヤコア−シェル構造に実装するためには、原子層毎成膜（ＡＬＤ）システムを使用してＺｒＯ２シェルを選択されたナノワイヤの表面に成長させることが行われる。高純度Ｎ２キャリアガスによって運ばれるＺｒＣＬ４前駆体およびＨ２Ｏ酸化剤を反応物質源として使用することができる。この成膜プロセスは、制御された温度および圧力下で行って、確実に高品質ＺｒＯ２薄膜を得ることができる。ＺｒＯ２層の厚さはＴＥＭによって特性評価することができる。
【０１８２】
変調ドープコア−シェル構造を持つ小径ナノワイヤ量子電子効果利用することによって、より高い電子移動度ＴＦＴを製造することができる。従来の二次元（２Ｄ）半導体超格子および２Ｄ電子ガスを発生させるプロセスと同様の方法で、マルチ・コア-シェル・ナノワイヤ構造を作り出して能動型導電チャンネルからドーパントを分離することにより、さらにキャリア移動度を高めることができる。例えば、真性半導体コア（例えば、ＧａＡｓ）、薄いスペーシング層のインナーシェル（大きいバンドギャップを持つ真性材料、例えば、ＡｌＧａＡｓ）、およびドーピング層のアウターシェル（ドープ半導体、例えば、ｎ型ＡｌＧａＡｓ）よりなる真性の構造で超高電子移動度を実現することができる。このようにして、ドーパントは、能動コアから分離されたアウターシェル材料にだけ存在する一方、電子はスペーシング層を容易に通り抜けて能動コア材料に進入することができ、これによってコア中の不純物関連散乱が著しく少なくなる。さらに、ナノワイヤコアの直径が臨界値（例えば、ＧａＡｓで〜２０ｎｍ）より小さい場合、量子力学的現象がさらに散乱を抑制し、その結果非常に高い移動度値が得られる（例えば、理論的計算では、変調ドープＧａＡｓナノワイヤの場合で最高１０８ｃｍ２／Ｖ・ｓの移動度が予測されている）。この手法を実施するためには、まず上に説明したのと同様の手法を用いて一種類のナノワイヤを成長させる。金（Ａｕ）小滴の触媒作用を、成長条件を突然変えることによって終了させることができる。次に、ナノワイヤ表面に均一なエピタキシャル成長を起こさせることによってコア−シェル構造を作り出すように制御された条件の下に第２の気相を導入することができる。このようなプロセスを、必要ならば、何回でも行ってシェル構造を生成することができる。コア−シェル構造のドーピングの種類を柔軟性をもって変え、制御することによって所望の特性を得ることができる。最後に、ナノワイヤの表面は、上に説明したように、種々のゲート誘電体で終端させることができる。
【０１８３】
場合によっては、能動型導電チャンネルからドーパントを分離するナノワイヤ構造を得ることが望ましい場合がある。このような構造は、真性半導体コア（例えば、ＧａＡｓ）、薄いスペーシング層のインナーシェル（大きいバンドギャップを持つ真性材料、例えば、ＡｌＧａＡｓ）、およびドーピング層のアウターシェル（ドープ半導体、例えば、ｎ型ＡｌＧａＡｓ）よりなる。能動型導電チャンネル(コア)からドーパントを分離し、量子閉じこめ効果を利用することによって非常に高いキャリア移動度を実現することができる。これらの新しいナノワイヤデバイスの性能をさらに高めるために、ゲート誘電体を外周ゲート取り囲むように表面を導電シェルで被覆することができる。例えば、ドープアモルファスまたはポリシリコンシェルを、上に説明したようなＳｉ／ＳｉＯ２／ｐ＋Ｓｉコア−シェル・ナノワイヤのために開発したのと同様にしてナノワイヤ表面に被着することができる。同様に、ナノワイヤの表面を、例えば、無電解金属析出法により金属薄膜層で被覆することができる。
【０１８４】
各合成ステップの生成物は、光学顕微鏡法、ＳＥＭ、またはＴＥＭによって入念に調べ、ナノワイヤの形態学的特徴、直径、あるいは長さについて分析することができる。ナノワイヤの化学組成を評価するには、ＥＤＸを用いることができる。この情報は、以後、合成ステップへのフィードバックの形で利用することによって、全体的手順を最適化し、材料パラメータの精密制御を達成することができる。
【０１８５】
これまで、合成時におけるナノワイヤの直接ドーピングについて、ドーパント前駆体を混合反応物資に含有させること、およびアンドープナノワイヤをドーパントを含有するシェルで被覆することにより変調ドーピングすることとの関連で説明した。これらのドープナノワイヤの場合は、ソースおよびドレイン電極に直接金属コンタクトを使用することができる。しかしながら、場合によっては、金属コンタクトは低ドープ材料あるいは真性の材料にとってそれほどよくないこともある（特に、反転モードで動作するデバイス）。このために、もう一つの選択肢としてコンタクトドーピングがある。ナノワイヤは非常に小径であり（〜２０ｎｍ）、また表面積対容積比が非常に高いので、前駆体との短時間の接触および極めて短時間の拡散で十分なドーパントをナノワイヤに打ち込むことができる。一般に、この手法は、表面洗浄、ドーパント前駆体のナノワイヤ表面への化学的吸収、およびドーパントをナノワイヤに打ち込むためのエネルギーの迅速な供給というステップを含む。表面洗浄には、ウェットエッチング、プラズマエッチング、および超高真空下における加熱（自生酸化物をシリコンナノワイヤ表面から除去するための）のような標準的表面洗浄技術を用いることができる。前駆体は、例えば、ガス状物質（例えば、ｎドープ・シリコンナノワイヤの場合のＰＨ３）、およびその場所で生成された化学種（例えば、重ドープｐ−Ｓｉ層によって生成されるｐドーパント）である。エネルギー源は、高速熱処理（ＲＴＰ）ランプ、または集光レーザのような抵抗型加熱源を使用することができる。レーザ加熱は、プラスチック基板上のコンタクトドーピングにも使用することができる。
【０１８６】
流体流動法は、別のより拡張性のある態様で実施することもできる。図２７は、ロール・ツー・ロール適合フロー型ＤＩＯＮ膜蒸着のためのシステムの概略図である。この装置は、基板を取り付けるための斜面、基板と平行なスプレーバー、およびスプレーバーを通る溶液流動を生じさせるポンプシステムよりなる態様とすることができる。ロール・ツー・ロールプロセスで基板がモータによって連続的に上方に移動し続ける間に、基板の表面に溶液が吹き付けられる。下方に流れる溶液は、ナノワイヤを流れ方向に配向することができる。ＬＣＤ作製で液晶を配向するのと同様にして、ナノワイヤをミクロ級ブラシでこすることによっていっそうの整列を惹起することができる。基板の運動および基板の傾きは、最適なナノワイヤ均質性および密度が得られるように調整する。非常に高密度の成膜が要求される場合は、このプロセスを反復すればよい。被着されなかったナノワイヤは溶液中に損傷されないまま残り、リサイクルすることができる。基板からの排出液中のナノワイヤ濃度を監視し、必要に応じて溶剤を足すか、あるいは減らす（蒸発によって）ことができる。必要ならば、成膜終了後、迅速な溶剤蒸発を確実ならしめるために、基板載置面を加熱することができる。この装置に第２のスプレーバーを付加することも可能である。この第２のスプレーバーは、被着されなかったすべてのナノワイヤを洗い去るべく、純溶剤を吹き付けることができる。これによれば、溶液が蒸発する際に、ランダム配向されたナノワイヤの被着を最小限に抑えることができる。ナノワイヤおよび基板の最適な界面化学ならびに成膜パラメータ（溶剤の粘度および揮発性、ナノワイヤ濃度、基板の傾斜角度、吹付け速度、スプレーバーの運動プロファイル）は、反復プロセスを通じて求めることができる。
【０１８７】
別の一部の局面においては、より大規模なナノワイヤ成膜（被着）にラングミュア−ブロジェット膜法を採用することができる。これによれば、非常に大きな面積にわたって均一な整列がもたらされる。しかしながら、流体流動整列法から得られた結果もデバイス作製および特性評価の初期試験に使用することができる。大面積にわたって均一な整列を達成するためには、ラングミュア−ブロジェット（ＬＢ）膜に基づいて大規模実装法を開発することができる。ラングミュア−ブロジェット整列法は、ナノ粒子の薄膜を形成し、またナノロッドを整列させるために使用されてきた。この手法を適切な界面化学（上に説明した）を取り入れることによってナノワイヤの整列に拡張することによって、配向ナノワイヤ薄膜を生成することができる。この手法では、ナノワイヤをまず機能化し、無極性溶剤中に懸濁させる。このような無極性ナノワイヤ懸濁液は、次に、ＬＢトラフ中の水の表面に移すことができる。十分な低密度では、ナノワイヤはランダム配向による等方性分布をなす。しかしながら、表面が一次元内で圧縮されるにつれて、ナノワイヤがランダムな方向に配向された状態にとどまることは困難になる。ナノワイヤは一軸対称性を持つより秩序だった異方性相、特にネマチックまたはスメクチック相に転移することができる。
【０１８８】
この転移は、モンテカルロ・シミュレーションでも、また薄膜ナノロッド（縦横比＜１０）整列の場合における実際の実験でも観察されている。ナノワイヤの縦横比が大きいことはＬＢ法による整列性が大きいということを示唆するものと思われるが、ナノワイヤの長さは、長ければ膜内で最低エネルギー状態（局所最小に相当）に達するよう自由に回転できなくなるので、問題が生じ得る。この場合、軽く攪拌することによって、膜がこれらの高い最小エネルギーで形成されるのを防いで、最終的に最低エネルギー整列状態に達するのを助成することができる。さらに、ナノワイヤ間の方向性毛管作用力およびファン・デル・ワールス引力を利用することによって、ナノワイヤの平行整列および配向およびナノワイヤ薄膜の形成をさらに強化することができる。この問題は、表面圧縮に先立って予整列を起こさせることにより対処することができる。この目標も、いくつかの方策を用いて達成することができる。例えば、フロープロセスを組み合わせることにより、一部の予整列を達成することができる。また、電界をかけることによってナノワイヤの整列を強化することができる。
【０１８９】
整列された後は、膜をさらに圧縮して配向度を高めることができる。次に、膜は所望の基板に移すことができる。基板がＬＢトラフから取り出される速度に加えて、ナノワイヤ密度を界面活性剤とナノワイヤとの比および表面圧縮量によって制御することができる。この移動プロセス時に整列が乱されるのを避けるために、いろいろな移動要領を開発することができる。表面被覆率は、上に説明したのと同様の手法を用いて特性評価することができる。
【０１９０】
他の局面においては、大量ロール・ツー・ロールプロセスおよび総合的デバイス作製プロセスに適合する印刷技術を採用することができる。例えば、接触印刷法に次のようなステップを入れることができる。まず、印刷リボンをしてナノワイヤ溶液中を制御速度で連続的に移動させると、リボン表面近傍の剪断流がナノワイヤを一方向に整列させることができる。ナノワイヤおよび基板の界面化学、そしてリボンの溶液中滞在時間を制御することによって、リボン上で所望のナノワイヤ密度を達成することができる。ナノワイヤ溶液を通過した後、リボンは所望のデバイス基板を横切って移動させ続けることができる。コンピュータ制御された運動によって、リボンと基板を接触させることができる。この剪断法によれば、整列されたナノワイヤを静電相互作用および化学的互助作用を制御することによって基板に移すことができる。この方法は、整列ナノワイヤ薄膜を基板に所望のパターンで直接印刷するようにプログラムすることができる。基板は、ロール・ツー・ロール方式のシステムを通して連続的に送ることができる。
【０１９１】
混合ナノワイヤ薄膜の成膜には、種々の手法を用いることができる。これらの手法には、例えば、「多層膜」方式および「ストリップまたはチェックボード・パターン（ｓｔｒｉｐｐｅｄまたはｃｈｅｃｋ−ｂｏａｒｄ  ｐａｔｔｅｒｎ）」判型（ｆｏｒｍａｔ）が含まれる。多層膜の混合ナノワイヤ薄膜を達成するためには、前述の任意の手法を用いてナノワイヤ薄膜の第１の層を形成することができる。その後、この第１の層にデバイス作製を行う。次に、平坦化絶縁層を被着することができる。この層は、ＳＵ８レジストのようなポリマー材料を用いることができる。次に、異なるナノワイヤの第２の相を絶縁層の表面上に整列させる。その後再度、この第２の層にデバイス作製を行う。この「多層」方式では、各層が互いに多の層と独立しているので、各層毎のすべてのナノワイヤ成膜およびデバイス作製プロセスは、上に説明した技術を用いて行うことができる。層間の電気的接続は、中間絶縁層をフォトリソグラフィ法でパターニングしてそこにオープンウィンドウを形成することにより行うことができる。この後、メタライゼーションによって層間接続を行うことができる。
【０１９２】
混合ナノワイヤ薄膜のストリップ・パターン（ｓｔｒｉｐｐｅｄ  ｐａｔｔｅｒｎ）は、次のようないくつかの異なる方法で形成することができる：
混合ナノワイヤ薄膜は、交互のチャンネルに異なるナノワイヤ溶液が流れるようにしたマルチプル平行チャンネルフローを用いることによって得ることができる。この手法では、シングルフロープロセスで、約〜１０μｍの解像度を持つ混合ナノワイヤ薄膜を得ることができる。
【０１９３】
また、混合ナノワイヤ薄膜は、連続静電実装プロセスによっても得ることができる。このプロセスでは、まず、基板が電極のパターンアレイによってパターニングされる。これらの電極を用いて静電実装のための電界をかけることができる。混合膜を実現するためには、基板を異なる電極を励起して何回も処理する。
【０１９４】
また、混合ナノワイヤ薄膜は、まず基板表面の選択された領域を異なる化学的または生物的機能性によってパターニングすることによって得ることができる。各々基板表面の選択されたエリア上の特定の表面機能に対して相補性を持つ異なる化学基／生物基で２種類のナノワイヤを機能化することができる。次に、２つの異なるナノワイヤを基板上で露出させて、２種類の異なるナノワイヤが基板表面の異なるエリアに持つ混合ナノワイヤ薄膜を達成することができる。
【０１９５】
また、混合ナノワイヤ薄膜は、多ステップ接触印刷法を用いて得ることもできる。この手法では、まず、共形性弾性材料（例えば、ＰＤＭＳ）からパターンスタンプを作る。次に、第１の種類のナノワイヤをスタンプ面に実装する。すると、これらのナノワイヤをデバイス基板に型押しすることによって、基板の選択エリアに第１の種類のナノワイヤ薄膜に形成することができる。次に、このプロセスを繰り返し行って、異なる種類のナノワイヤ薄膜を基板表面の異なる領域に被着することができる。
【０１９６】
また、混合ナノワイヤ薄膜は、単一組成ナノワイヤ薄膜被着プロセス用に開発された印刷手法を「カラー」印刷技術も含めるように修正することによって形成することもできる。異なるナノワイヤは、従来のカラープリンタにおける異なる色と同等であると考えられる。例えば、上に説明した接触印刷技術の場合、基板を異なるナノワイヤを持つ多数のリボンの下面で連続走行させることによって、コンピュータ制御パターンを持つ混合ナノワイヤ薄膜が達成される。このプロセスはロール・ツー・ロールプロセスとの適合性がある。
【０１９７】
本発明は、複雑性（１，０００デバイス以上）および性能（クロック速度が少なくとも１００ＭＨｚ）共に著しい改善をもたらすことができる。これらの改善に、例えば反転モードデバイスにおける電子および正孔の移動度がそれぞれ１，０００ｃｍ２／Ｖ・ｓおよび４００ｃｍ２／Ｖ・ｓとＣＭＯＳ移動度の大幅な改善が伴い得る。例えば、キャリアを供給する真性ゲルマニウム導電チャンネルとドープシリコンシェルを持つＧｅ／Ｓｉ／ＳｉＯ２コア−シェル−シェル構造における電子および正孔の場合、性能は、移動度がそれぞれ３，０００ｃｍ２／Ｖ・ｓおよび１，５００ｃｍ２／Ｖ・ｓと非常に高い。そして、当業者ならば次のことは理解されるはずである：（１）閾値電圧を低くするように、反転モードデバイスを生成することができる、（２）ソースおよびドレインドーピングは自己整列とすることによって出力インピーダンスを小さくすることができる、（３）デバイスは、閾値電圧がより低く、電源電圧がより低く、そして電力消費がより小さくなるように生成することができる。
【０１９８】
本発明のナノワイヤ膜の応用例
非常に多くの電子デバイスおよびシステムが、本発明の実施例のナノワイヤ薄膜を使用した半導体素子することができる。例示説明のため、本発明のいくつかの応用例を以下に記載する。ただし、本発明はこれらの用途に限定されるものではない。本願記載のこれらの応用例は、整列型または非整列型のナノワイヤ薄膜、複合型または非複合型のナノワイヤ薄膜を使用することができ、また上に説明した任意の他のナノワイヤ膜またはナノワイヤ膜の変種態様を使用することができる。
【０１９９】
周辺セキュリティ用軽量分散型センサネットワーク
まず、最初の応用例として、周辺セキュリティ用軽量分散型センサネットワークについて説明する。このシステムは、軽量な軟質（可撓性）プラスチック基板に印刷されたセンサ、論理素子、およびＲＦ通信素子を含むマクロエレクトロニクス回路を多ユニット具備して構成することができる。セキュリティ保護の周辺域の回りに分散配置されたこれらの各ユニットは、1つ以上の刺激に関して現地環境を監視する。ある特定の信号を検知すると同時に、その情報は個々のセンサ素子を介して基地局に伝達される。
【０２００】
ここでの基本概念は、その環境の１つ以上の特徴を検知し、その情報を電子的に処理して基地局に送り返すことができる多機能モノリシックデバイスを軽量軟質基板上に作製するというものである。１つ以上の具体的なセンサを開発することができる。本発明は、多数の異なる形態のセンサを使用することができる。特に、ＤＩＯＮベースのセンサを運動センサ、光センサ、音声センサなどとして作製することができる。
本発明の技術によれば、セキュリティ保護の周辺域回りに分散配置して種々の信号を監視することができる軽量で低コストの分散型センサユニットが得られる。図２８は、本発明の分散型センサネットワークの構想を図解した概略図である。この図は、このようなシステムの構成要素およびシステムが実地にどのように動作するかを示している。
【０２０１】
各センサユニットの形状因子およびコスト要因がこの応用を可能にする。デバイスを軟質（可撓性）プラスチック基板上に作製することによって、センサはカモフラージュされる（すなわち、センサは、通常、草木の葉や樹木のようなその環境の中で見られる何らかの物であるかのように見えるようにできる）。デバイスを低コストで作製することによって、多数のセンサをコスト的に妥当な形で展開して、ある場所のセキュリティを確保することができる。このことによって、個々のセンサの低コストネットワークが効果的に実現される。好ましい態様においては、低コストの電子基板を軽量の可撓性基板に印刷することができる。
【０２０２】
この応用は、「大面積にわたって分散した高性能電子素子」という基本概念を次のような態様も包含するように拡張するものである：（１）単一基板を超えても分散され、また（２）「メガエレクトロニクス」統合システム（すなわち、「マクロエレクトロニクス」より大きい）内の機能素子間の電気的相互接続および非電気的相互接続が組み込まれる。高性能マクロエレクトロニクス用の技術は、この応用の実現にとって特に重要である。第一に、センサノードをセキュリティ保護の周辺域の回りの大面積にわたって分散配置できるよう、生産コストを低くすべきである。第二には、可撓性基板はデバイスのカモフラージュを可能にする（例えば、置かれた場所で気づかれないような草木の葉、ゴムラッパー（ｇｕｍ  ｗｒａｐｐｅｒ）などに見えるように切断したり、色を塗ったりできる）。この種の用途に対するこの手法は、従来の手法とは非常に異なっている。以前は、タグは、見えにくくするよう非常に小さくするための努力がなされた。残念なことには、サイズが小さいと、アンテナのサイズも小さくなり、読み取り距離範囲が小さくなるばかりでなく、システムの設計が劇的に複雑になる。ＤＩＯＮエレクトロニクス技術によって可能になる独特の形状因子の故に、センサは、単に小さいからばかりでなく、より固有の特徴として、環境に紛れ込めるために見つけにくくすることができる。さらに、この技術は、他の独特の形状因子、例えば、「スマート」壁紙、スマートペーパー、あるいはセンサタグには見えないスマート何々のような形状因子を作製するためにも利用することができる。
【０２０３】
本発明の分散型センサネットワークは、次のものが作られることによって実現することができる：（１）独特の印刷可能なセンサ材料、（２）ネットワーク要件に適合する印刷可能アンテナの設計、（３）入ってくる情報を処理するためのソフトウェアおよびハードウェア、および（４）センサ、ＲＦ、および電子信号処理の機能が可能な独特の多機能ナノワイヤ薄膜回路。
【０２０４】
一実施形態においては、分散型センサネットワークは、複数の受動ＲＦセンサ素子（例えば、「センサタグ」）よりなり、これを補う形でセキュリティ保護の周辺域の回りに配置された少数の能動型ビーコンが設けられる。能動型ビーコンは、高周波電力を受動型ユニットに送って問い合わせをし、また基地局へのデータの流れを調整する。任意態様として、基地局は、全世界に広がるおびただしい数のこのようなセンサネットワークを監視する中央司令本部にインターネットまたは衛星を介して接続することもできる。図２９は、ＲＦＩＤ／センサ・タグシステムの概略図である。この図には、本願記載のナノワイヤ型基板に基づくＲＦＩＤ／センサ・タグシステム基本回路設計が図解されている。
【０２０５】
この回路は、センサ出力を受信してデジタルデータに変換し、ＲＦＩＤタグに入力することができる。センサからの出力は通常アナログ信号であり、所望の解像度でデジタルビットストリームに変換される。一部用途の場合、単にセンサが何かを検知したという事実だけで十分である。このような用途においては、ゼロまたは１のシングルビット値だけで十分である。別の用途においては、アナログ−デジタル変換回路をタグＩＣの「フロントエンド」に入れて、センサに接続された１つのタグＩＣの入力パッドとのインタフェースをとることができるように、３２ビットのデジタル出力が必要になることもある。これら構成は、いろいろな多数のセンサについて繰り返し使用することができる。
【０２０６】
この回路は、センサ回路の出力を受信してデジタルデータをタグＩＤメモリレジスタに追加することができる。この後者の回路は、「フロントエンド」回路のデジタル出力を受け取ってそのデータをＩＤ出力レジスタにロードするように、タグＩＤの「バックエンド」に置くことができる。タグＩＤは、前部がタグを一意に識別特定する一意のタグＩＤ番号よりなり、後部にはセンサデータが入れられるよう、いくつかの部分に分けて構成することができる。センサが何も検知していない場合、後部には３２の０のビットストリングが書き込まれた状態になっている。センサが何かを検知すると、その出力がタグＩＤ番号と共に送り出される。このようにして、リーダーはセンサ事象およびセンサ位置の両方をタグＩＤ番号を用いて決定することができる。
【０２０７】
他の実施形態においては、分散型センサネットワークは、多組成ＤＩＯＮ薄膜に作り込まれた薄膜バッテリーまたは光起電から電源を供給されるナノワイヤ材料能動ＲＦセンサ素子の集成体からなる。
【０２０８】
この応用例は、ＤＩＯＮ薄膜技術によって可能になり得る多くの潜在的応用の本の一例に過ぎない。特に、多機能電子素子を作製する際の性能、コスト、およびその作製ができることは、セキュリティ用途向けの軽量Ｘ線撮像装置、ワイヤレス通信用、セキュリティ用途向けのレーダースキャナ用、フレキシブルディスプレイ用、軽量でスペース上の制約があるエレクトロニクス技術用のフェーズドアレイ・アンテナ、およびその他多くの用途のようなシステムの開発において特に貴重である。
【０２０９】
ＲＦＩＤタグにおけるアンテナのビームステアリング
本発明の一つの用途においては、ナノワイヤ薄膜またはナノチューブ薄膜を高周波識別（ＲＦＩＤ）タグおよび／またはＲＦＩＤタグ・リーダーとして使用することによって、性能特性の強化がもたらされる。上に説明した本発明のナノワイヤ膜によれば、タグおよび／またはリーダーにおけるビームステアリング・アレイの使用が可能になる。このように強化されたＲＦＩＤタグは、入ってくるＲＦ信号の電力を使用してアレイの位相を調整することにより、入ってくる信号の電力を最大化する（すなわち、タグのアンテナを効果的にリーダーの方に指向させる）。さらに、強化されたＲＦＩＤタグは安価であり、かつどの方位でも信号を効率的に受信することができる。タグのアンテナをリーダーに合わせることによって、タグにより送信された信号は集中され、タグを検知できる距離範囲が劇的に大きくなる。その結果、タグはその送信信号をリーダーに指向させるので、等方性信号送信によりエネルギー損失が減少する。
【０２１０】
さらに、これらの性能強化の結果として、タグは情報を従来のタグより迅速に受信し処理することができ、劇的に一群のタグの読取り速度が増加する。ＲＦＩＤタグにおいてマクロエレクトロニクス基板をステアラブルアンテナと組み合わせることによって、ＲＦＩＤタグは、リーダーに対してどの方位でも、また従来の可能であったよりも大きいリーダーからの距離（＞１００ｍ）で通信することが可能になる。さらに、本発明は受動型ＲＦＩＤタグでも能動型のものでも適用可能である。
【０２１１】
リーダーは、ナノワイヤイネーブル型（ナノワイヤ起動型）ビームステアリング・アレイを実装することによって、同様の性能強化がもたらされる。リーダーに実装されたビームステアリング・アレイは、リーダーのアンテナを送信中のタグに向けて合わせルことによって、リーダーに対してどのような方位でもタグを検知することができ、タグを検知できる距離範囲を大きくすることができる。その結果、リーダーはより多数のタグを迅速に処理することが可能になる。さらに、近くのタグからの干渉も大きく低減させることができる。それは、タグはどちらかといえばいろいろ異なる場所に置かれることになり、アンテナは、一時に１つのというように、より少ないタグに向けて合わせられることになるからである。
【０２１２】
以下の節では、本発明のナノワイヤイネーブル型ビームステアリング・アレイを組み込んだＲＦＩＤタグ・リーダー環境の例について説明する。次の節では、ナノワイヤイネーブル型ビームステアリング・アレイについてさらに詳細に説明し、その後の節で、ビームステアリング・アレイおよびその他のデバイスに実装することができるナノワイヤイネーブル型可調位相遅延器の実施例について説明する。
【０２１３】
ナノワイヤイネーブル型ビームステアリング・アレイを実装したＲＦＩＤタグおよびリーダーの実施形態
図３０は、本発明の一実施例におけるＲＦＩＤ通信環境３０００を図解したものである。環境３０００において、リーダー３００２は、図３０にタグ３００４ａ〜３００４ｃで示す１つ以上のタグ３００４通信する。図３０には、例示説明のための３つのタグ３００４ａ〜３００４ｃしか示されていないが、環境３０００は、数１００、数１，０００、さらにはこれより大きい任意の数のタグ３００４を含むことができる。
【０２１４】
タグ３００４は、通常、監視しようとする物品に添付される。タグ３００４の存在、したがってタグ３００４が添付された物の存在をリーダー３００２によって監視することができる。リーダー３００２は、タグ３００４が添付された物品の存在および位置をワイヤレス問合わせによって監視する。通常、各タグ３００４は一意の識別番号を有し、リーダーは３００２これを用いて個々のタグ３００４とそれぞれの物品を識別特定する。
【０２１５】
例えば、図３０に示すように、リーダー３００２は、通常高周波の問合わせ信号３００６を一群のタグ３００４に送信する。問合わせ信号３００６は、３００４ａ〜３００４ｃのような一群の中の１つ以上のタグによって受信される。３００４ａ〜３００４ｃの各タグは、受信した問合わせ信号を処理し、それぞれの場合に応じて応答することが可能である。図３０に示すように、タグ３００４ａ〜３００４ｃは、それぞれの応答信号３００８ａ〜３００８ｃを送信することができる。リーダー３００２およびタグ３００４は、関連技術分野の当業者には周知と思われる種々のプロトコルに従って通信することができる。
【０２１６】
図３１Ａおよび３１Ｂは、本発明の実施例における、それぞれタグ３００４およびリーダー３００２の詳細な構成例を示すブロック図である。図３１Ａおよび３１Ｂに示すタグ３００４およびリーダー３００２の構成は例示説明用のものである。本発明は、関連技術分野の当業者ならば理解できると思われるように、他のタグおよびリーダーの構成にも、また他の通信環境にも適用可能である。例えば、ある環境において、タグ３００４はビームステアリング機能性を有するが、リーダー３００２はこれを持たない。もう一つの環境においては、タグ３００４はビームステアリング機能性を持たないが、リーダー３００２はこれを有する。さらにもう一つの環境においては、タグ３００４およびリーダー３００２共にビームステアリング機能性を有する。
【０２１７】
図３１Ａに示すように、タグ３００４は、アンテナ３１０２、トランシーバ３１０４、記憶装置３１０６、ビームステアリング・アレイ３１０８、およびタグコントローラ３１１０を有する。タグ３００４は、さらに、基板３１１８を有し、その上にこれらの各コンポーネント、部品が取り付けられ、固着され、印刷され、あるいは他の何らかの形で形成されている。タグ３００４のコンポーネントは、必要に応じて、任意の電子ハードウェア、ソフトウェア、および／またはファームウェアを含むことができる。ここで留意しなければならないのは、この後さらに説明するように、他の実施例では、ビームステアリング・アレイ３１０８はアンテナ３１０２の機能を果たすことができるということである。したがって、このような実施例においては、アンテナ３１０２は不要なこともある。
【０２１８】
アンテナ３１０２は、問合わせ信号３００６および応答信号３００８ａのようなＥＭ信号（電磁波信号）を受信し送信するために用いられる。アンテナ３１０２は、ＲＦＩＤタグで使用するのに適切なものであればどのようなアンテナであってもよい。
【０２１９】
トランシーバ３１０４はアンテナ３１０２に結合されている。トランシーバ３１０４は、ＲＦＩＤタグで使用するのに適切な物であれば、どのような形態のトランシーバでもよく、あるいは受信器と送信器の組合せでもよい。トランシーバ３１０４は、必要に応じて、アンテナ３１０２によって受信されたＥＭ信号の周波数減変換および／または復調を行い、情報信号３１１４をタグコントローラ３１１０へ出力する。さらに、トランシーバ３１０４は、タグコントローラ３１１０から情報信号３１１４を受け取り、ＲＦＩＤタグ３００４による要求に応じて情報信号３１１４の変調および／または周波数増変換を行う。周波数増変換された信号はアンテナ３１０２によって送信される。
【０２２０】
タグコントローラ３１１０は、タグ３００４の動作を制御する。タグコントローラ３１１０は、その機能を果たす上において必要な任意のハードウェア、ソフトウェア、ファームウェア、あるいはこれらの組合せを具有することができる。例えば、タグコントローラ３１１０および記憶装置３１０６は特定用途向け集積回路（ＡＳＩＣ）に搭載することができる。タグコントローラ３１１０は、トランシーバ３１０４が受信した情報信号３１１４を処理する。例えば、タグコントローラ３１１０は、情報信号３１１４を処理して、受信された問合わせ信号３００６がそれぞれのタグに向けられたものであるかどうかを判断し、適切な応答を生成する。タグコントローラ３１１０は、この生成された応答をトランシーバ３１０４へ出力する。
【０２２１】
記憶装置３１０６は、識別番号を含め、タグ３００４に関連する情報を記憶する。タグコントローラ３１１０は、記憶装置３１０６にアクセスして、記憶された情報を調べる。タグコントローラ３１１０は、記憶された識別番号を使用して、問合わせ３００６がそれぞれのタグ３００４に向けられたものかどうかを判断する。記憶装置３１０６は、読取専用記憶装置（例えば、リードオンリーメモリ（ＲＯＭ）デバイス）でも、追加の情報を記憶することができる書込み可能な記憶装置であってもよい。
【０２２２】
図３１Ａに示すように、タグ３００４は、ビームステアリング・アレイ３１０８を具有する。一実施例においては、アンテナ３１０２から送信されたＥＭ信号はビームステアリング・アレイ３１０８に、ぶつかる、遭遇する、衝突する、あるいは他の何らかの形でビームステアリング・アレイ３１０８によって受信される。例えば、アンテナ３１０２は、ＥＭ信号を直接ビームステアリング・アレイ３１０８に向けて送信するか、あるいはＥＭ信号をビームステアリング・アレイ３１０８に届くよう等方的に送信することができる。ビームステアリング・アレイ３１０８は、タグコントローラ３１１０の指示に応じてＥＭ信号の方向を転じる。
【０２２３】
ここで留意しなければならないのは、他の実施例では、この後さらに説明するように、ビームステアリング・アレイ３１０８はさらにアンテナ３１０２の機能を果たすということである。このような実施例においては、アンテナ３１０２は不要である。その場合、図３１Ａに示すように、トランシーバ３１０４は、任意態様として、リンク３１２０を介して直接ビームステアリング・アレイ３１０８に結合して、ビームステアリング・アレイ３１０８がＥＭ信号送信するようにすることができる。
【０２２４】
タグコントローラ３１１０は、ビームステアリング・アレイ３１０８を制御するアレイコントローラ３１１２の部分を含んでいる。アレイコントローラ３１１２は、ビームステアリング・アレイ３１０８に供給されるアレイ制御信号３１１６を発生する。アレイ制御信号３１１６は、シリアル信号でも、パラレルバスで伝送されるパラレル信号でもよい。アレイ制御信号３１１６は、ビームステアリング・アレイ３１０８の複数の位相調整要素を制御することによって、アンテナ３１０２によって送信されるＥＭ信号の方向転換を制御し、あるいはビームステアリング・アレイ３１０８のアンテナ素子アレイによって送信されるＥＭ信号の方向を制御する。アレイコントローラ３１１２は、ＥＭ信号をいずれかの方向に指向させるか、ＥＭ信号をある方向に何かに合わせるか、ＥＭ信号を拡散させるか、またこれらを何らかの形で組み合わせて行うことによって、ビームステアリング・アレイ３１０８のＥＭ信号の指向または方向転換を行わせる。
【０２２５】
同様にして、タグ３００４が受信モードのときは、ビームステアリング・アレイ３１０８はそのアンテナ素子アレイを入ってくるＥＭ信号に指向させることができる。一実施例においては、アレイコントローラ３１１２は、ビームステアリング・アレイ３１０８の複数の位相調整要素を制御することによって、リーダー３００２によって送信されたＥＭ信号を受信するか、またはその方向転換を制御する。例えば、ビームステアリング・アレイ３００２は、リーダー３００２から受信したＥＭ信号をアンテナ３１０２に向けて任意の方向に転じるか、あるいはＥＭ信号をリーダー３００２から直接受信することができる。
【０２２６】
一実施形態においては、アレイコントローラ３１１２を有する。走査アルゴリズムを使用すると、リーダー３００２によるＥＭ信号一斉送信が最強になる最適方向を走査して探し、事実上ビームステアリング・アレイ３１０８をリーダー３００２に指向させることができる。このようにして、タグ３００４による信号受信が改善される。このような走査アルゴリズムは、関連技術分野の当業者にとっては本願の開示事実から自明であろう。この最適方向が決まったならば、タグ３００４は、その結果応答３００８をリーダー３００２に指向させることができる。このようにして、タグ３００４による応答はリーダー３００２によってより受信されやすくなり、タグ３００４は、送信応答３００８がある方向に集中されるので、より遠距離から送信することができる。
【０２２７】
図３１Ｂは、本発明の一実施例におけるーダー３００２を図解したものである。図３１Ｂに示すように、リーダー３００２は、アンテナ３１２２、トランシーバ３１２４、ビームステアリング・アレイ３１０８、およびリーダーコントローラ３１３０を有する。これらのリーダー３００２の構成要素は、タグ３００４の対応する要素とほぼ同様の機能を有する。トランシーバ３１２４は、リーダーコントローラ３１３０に情報信号３１３４によって結合される。ビームステアリング・アレイ３１０８は、リーダーコントローラ３１３０にアレイ制御信号３１３６によって結合される。ここで留意しなければならないのは、リーダー３００２は、ハンドヘルド装置でもノンハンドヘルド装置でもよいということである。さらに、一実施形態においては、リーダー３００２は、ワイヤレスリンクまたはワイヤードリンク３１５０によってネットワークまたはコンピュータシステムに結合される。
【０２２８】
リーダーコントローラ３１３０は、タグ３００４のアレイコントローラ３１１２と同様のアレイコントローラ３１３２を有する。リーダー３００２の送信モードにおいては、アレイコントローラ３１３２は、ビームステアリング・アレイ３１０８の複数の位相調整要素を制御することによって、アンテナ３１２２により送信されるＥＭ信号の方向転換を制御する。例えば、ＥＭ信号を特定のタグ３００４またはタグ３００４のグループに向けることができる。さらに、リーダー３００２が受信モードのときは、アレイコントローラ３１３２は、リーダー３００２中のビームステアリング・アレイ３１０８複数の位相調整要素を制御して、タグ３００４から受信中のＥＭ信号をリーダー３００２のアンテナ３１２２に向けて転じる。
【０２２９】
別の態様として、タグ３００４に関して上に説明したように、リーダー３００２のビームステアリング・アレイ３１０８は、付加的にアンテナ３１２２の機能も果たし、その場合は、アンテナ３１２２は不必要になる。アレイコントローラ３１３２は、ビームステアリング・アレイ３１０８の複数の位相調整要素を制御することによって、複数のアンテナ素子について送信方向および受信方向を制御する。したがって、図３１Ｂに示すように、トランシーバ３１２４は、任意態様として、リンク３１４０を介してビームステアリング・アレイ３１０８に直接結合することができる。
【０２３０】
ここで留意しなければならないのは、一実施例においては、アレイコントローラ３１３２は、アレイコントローラ３１１２（図３１Ａに示す）のものと同様の走査アルゴリズムを具有できることである。例えば、走査アルゴリズムを使用することによって、タグ３００２によるＥＭ信号一斉送信が最強になる最適方向を探し、実際、リーダー３００２のビームステアリング・アレイ３１０８をその一斉送信中のタグ３００４へ指向させることができる。
【０２３１】
ビームステアリング・アレイ３１０８については種々の実施態様が可能であり、それらの実施態様は本発明の範囲および精神の範囲内に包括される。さらに、いくつかの実施例においては、ビームステアリング・アレイ３１０８にナノワイヤ薄膜が実装される。このようなナノワイヤ薄膜は、ビームステアリング・アレイ３１０８の位相調整の機能性をもたらす。次節では、ビームステアリング・アレイ３１０８の詳細な実施例について説明する。
【０２３２】
ビームステアリング・アレイの実施形態
ここでは、ビームステアリング・アレイ３１０８の実施例を説明する。上に説明したように、ビームステアリング・アレイ３１０８は、ＥＭ信号を任意の方向に向ける、ＥＭ信号を集中させる、ＥＭ信号を拡散させることを可能にし、またこれらの機能の任意の組合せを可能にする。本発明のナノワイヤ薄膜は、ビームステアリング・アレイ３１０８に実装されて、以下にさらに説明するように、位相調整の機能性を可能にする。ここで留意しなければならないのは、本発明は、リフレクタ型および多アンテナ素子アレイ型を含め、すべての形態のビームステアリング・アレイに適用可能であるということである。例示説明の便宜上、次節では、リフレクタ型および多アンテナ素子アレイ型に基づいて説明する。しかしながら、本発明は他の形態のビームステアリング・アレイにも適用可能であるということを理解すべきである。
【０２３３】
リフレクタ型ビームステアリング・アレイの実施形態
この節では、ビームリフレクタとして動作するビームステアリング・アレイの実施例について説明する。次の説明では、例示説明の便宜上、特定の構成のリフレクタに基づき説明するが、本願開示のナノワイヤ技術はあらゆる形態のビームリフレクタに適用可能であり、そのようなビームリフレクタはすべて本発明の範囲および精神の範囲内に包括されるものと解すべきである。
【０２３４】
図５７は、一例のビームステアリング・リフレクタ５７００が送信モードで動作している様子を図解したものである。アンテナ５７０２（例示説明の便宜上ホーンアンテナとして示す）は、ＥＭ信号５７０４を送信し、この信号はビームステアリング・リフレクタ５７００に達する。ビームステアリング・リフレクタ５７００は、ＥＭ信号５７０４の方向を転じ、５７０６で示すような方向転換されたＥＭ信号とする。ここで留意しなければならないのは、受信モードでは、ビームステアリング・リフレクタ５７００は同様に動作すると言うことである。
【０２３５】
図５７に示すビームステアリング・リフレクタ５７００は、ビームステアリング・アレイ３１０８のリフレクタ型変形態様であり、周波数選択面（ＦＳＳ）の概念に基づくものである。同調可能なＦＳＳがビームステアリング・リフレクタ５７００の基礎である。ＦＳＳはＲＦ信号を所定の位相（φ）で反射する機能を有する。さらに、ＦＳＳは薄いプリント回路様システムの形で作製することができる。ＦＳＳを同調可能な構成とすることによって、ＦＳＳの位相φを制御することができる。例えば、ビームステアリング・リフレクタ５７００は、実質的に平坦面をなす複数のセルを有する。面５７１０の各セルを独立に制御されるよう構成することによって、φのプロファイル（変化相）、あるいは輪郭をビームステアリング・リフレクタ５７００の表面５７１０に付与することができる。そのために、ビームステアリング・リフレクタ５７００の実質的な平坦面５７１０は、パラボラリフレクタと同様の特性を持つことができ、三次元（３Ｄ）面にはスペースが必要という短所がない。面５７１０は、さらに、同調させるアルは調整して、ビームステアリング・リフレクタ５７００をステアラブルにすることができる。さらに、ビームステアリング・リフレクタ５７００は、ステアラブルにするのに可動部品が不要である。
【０２３６】
完全磁気導体（ＰＭＣ）の性質を示す材料のシートをビームステアリング・リフレクタ５７００を有効化（動作可能に）するためのＦＳＳとして使用することができる。このようなＰＭＣ面は、共振時の動作性能が理論的ＰＭＣに近い二重周期（ｄｏｕｂｌｙ  ｐｅｒｉｏｄｉｃ）共振性の電気的ＬＣ（インダクタンス−キャパシタンス）回路を具有することができる。したがって、このようなＰＭＣ面は、周波数従属性の特性を持ち、そのためにＦＳＳとして適している。
【０２３７】
同調可能位相型ＰＭＣは、電子的に調整可能な埋め込みインダクタンスＬまたはキャパシタンスＣを持つ。従来の実装技術に基づいて、これらの表面は表面の共振周波数（ｆｒ）、故に表面φの電気的操作を可能にする。現在の製造技術のコストおよび限界のために、これらの表面はサイズ的に３”×６”（７．６×１５．２ｃｍ）程度と非常に小さく、オン・ザ・ベンチ実験での概念実証用にしか適していなかった。ナノワイヤ薄膜を大面積基板に実装する本発明のマクロエレクトロニクスによれば、ビームステアリング・リフレクタ５７００用の実用サイズを持つ同調可能ＦＳＳリフレクタの作製が可能になる。
【０２３８】
図３３は、ビームステアリング・リフレクタ５７００の一例の表面５７１０を示したものである。図３３に示すように、ビームステアリング・リフレクタ５７００は、セル３３０２ａ〜３３０２ｃを含め複数のセル３３０２を有する。ビームステアリング・リフレクタ５７００のセル３３０２は各々共振性を有する。さらに、本発明によれば、ビームステアリング・リフレクタ５７００の複数のセル３３０２中の各共振セルは、独立に同調可能な構成とすることができる。それ故、ビームステアリング・リフレクタ５７００の面５７１０の異なるエリアが異なる反射位相を持つようにすることができる。ビームステアリング・リフレクタ５７００を不均一な反射位相特性を持つよう構成することによって、反射ビームを集中させ、拡散させ、あるいは望むように操作することができる。
【０２３９】
図３４は、固定周波数ＰＭＣ構造３４００の一例の断面図である。図３４の例では、３つのセル３３０２ａ〜３３０２ｃが示してある。図３５は、セル３３０２ａ、３３０２ｂ、３３０２ｄ、および３３０２ｅの２×２アレイを持つＰＭＣ構造３４００の一部を示す斜視図である。図３４に示すように、ＰＭＣ構造３４００は、第１の導電層３４０２、第２の導電層３４０４、および誘電体層３４０６を有する。誘電体層３４０６は、第１の導電層３４０２と第２の導電層３４０４との間に位置する。
【０２４０】
第１および第２の導電層３４０２および３４０４は、銅またはアルミニウムのような金属、あるいは金属／合金の組合せを含め、任意の電子的に導電材料（導体）で形成することができる。誘電体層３４０６は、任意の電気絶縁体で形成することができ、セル３３０２のインダクタンスおよび／またはキャパシタンス特性を強化するよう選択することができる。第２の導電層３４０４は、通常、設置または他の基準電位に結合される。ＰＭＣ構造３４００は、例えば、標準的な２層プリント回路基板（ＰＣＢ）製造技術を用いて作製することができる。
【０２４１】
図３４に示すように、各セル３３０２は、第１の導電層３４０２において他の部分３４１０と分離された「パッチ」または部分３４１０を有する。図３５に示すように、これらの部分３４１０は、実質的に矩形状とすることができるが、他の態様においては、他の形状とすることもできる。さらに、各セル３３０２には、それぞれの部分３４１０を第２の導電層３４０４に電気的に結合する導電バイア３４１２が貫通形成されている。各部分３４１０および対応するバイア３４１２は、第２の導電層３４０２上に画鋲様構造を形成する。
【０２４２】
図３６は、ＰＭＣ構造３４００の一部のセル３３０２ａおよび３３０２ｂの共振に関与するインダクタンスおよびキャパシタンスを図解したものである。ＰＭＣ構造３４００内の共振によって、ビームステアリング・リフレクタ５７００のビームステアリング機能がもたらされる。共振は、キャパシタンスＣとインダクタンスＬの存在によって起こる。キャパシタンスＣは、各部分３４１０と導電層３４０４の接地面（または他の基準電位）との間に存在する。インダクタンスＬは、各部分３４１０、対応するバイア３４１２、および第２の導電層３４０４の接地面（または他の基準電位）の故に存在する。このように、キャパシタンスＣとインダクタンスＬはセル３３０２の共振周波数ｆｒに寄与する。固定周波数ＰＭＣ構造３４００に衝突する入射ＥＭ信号波は、周波数がＦＳＳの共振周波数ｆｒならば、同相で反射する。周波数ｆでＰＭＣ構造３４００に衝突する入射ＥＭ信号波は、周波数が共振周波数ｆｒからずれていると（ｆ≠ｆｒ）異なる大きさのφで、またそのずれが大きい場合（ｆ＜＜ｆｒまたはｆ＞＞ｆｒ）１８０°に近いφで反射する。例示説明のため、図３７に、固定周波数ＰＭＣ構造３４００における任意の一対のセル３３０２の伝送線路等価回路モデル３７００の概略図を示す。
【０２４３】
マイクロ波分析技術を用いて、図３６に示すＰＭＣ構造３４００が如何にＰＭＣの特性、すなわちφ＝０°を持つという特性を示すかを明らかにすることができる。図４０は、φ（ｆ）、すなわち反射係数位相対周波数の関係を表す線４０１０のグラフ４００を示す。曲線４０１０は、±１８０°の範囲で変化するφの値を示している。また、±９０°(のφに対するＰＭＣの動作範囲４００２の例も示してある（ただし、本発明は、φが他の範囲を持つことも可能である）。図４０に示すように、範囲４００２は比較的狭い。セル３３０２の共振周波数ｆｒを調整することによって、曲線４０１０を左右に「スライド」することができる。これによって、動作点（すなわち、特定の動作周波数ｆにおけるφの値）を上に、すなわち＋９０°に向けて、あるいは下に、すなわち−９０°に向けて同相で動かすことができ、位相制御がもたらされる。
【０２４４】
このようにして位相制御を行うため、また位相調整可能な位相共形面を作り出すためには、コンデンサの値Ｃまたはインダクタの値Ｌ、あるいはＣおよびＬの両方を調整しなければならない。例えば、これらの値は電子的に調整することができる。これを行うために、ビームステアリング・リフレクタは、電気的コンポーネントを実装するための大きな面積が必要となる。さらに、必要なＲＦ(高周波数)処理のために高い電子的性能が要求される。ナノワイヤ膜を実装した本発明の大面積マクロエレクトロニクス基板は、これらの能力、性能をもたらしてくれる。ＰＭＣ構造３４００は、本発明によれば、ビームステアリング・リフレクタ５７００を形成するよう同調可能に構成することができる。
【０２４５】
ＰＭＣ構造３４００をビームステアリング・リフレクタ５７００として構成するには、ＰＭＣ構造３４００のＦＳＳセル３３０２の共振周波数ｆｒ（また特定のｆにおけるφ）を能動制御可能に構成しなければならない。一実施例においては、可変Ｃバラクタダイオードまたはトランジスタを通しての同調可能素子のＬ変換のような能動負荷を実装することによって、セル３３０２のアナログまたは連続位相調整を行うことができる。もう一つの実施例においては、セル３３０２の不連続式位相調整を、セル３３０２の共振回路の内外に種々の値を持つリアクタンス要素を切り換えることによって行うことができる。
【０２４６】
図３８は、本発明の一実施例における、能動位相調整素子をＰＭＣ構造に結合して不連続同調を可能にしたビームステアリング・リフレクタ５７００の断面図である。図３８の実施例においては、各セルに種々のＬ値（および／またはＣ値）で不連続(離散的)に同調できる回路を結合することによってビームステアリング・アレイ構造が作り出される。図３８に示すように、セル３３０２は図３４に示すセルと類似している。しかしながら、図３８の場合、各セル３３０２は、第１の端部が部分３４１０に結合され、第２の端部３８０４が第２の導電層３４０４中の開口部３８０６を貫通して伸びる導電バイア３８０２を具有する。さらに、各セル３３０２毎に、一対のインダクタ３８１０ａおよび３８１０ｂがバイア３８０２の第２の端部３８０４と第２の導電層３４０４との間にそれぞれ対応するスイッチ３８３０ａおよび３８３０ｂを通って結合されている。インダクタ３８１０は、セル３３０２用の位相調整要素として動作する。スイッチ３８３０の選択制御によって、インダクタ３８１０はセル３３０２に離散的に結合されて、セル３３０２の共振周波数の調整が行われ、これによってビームステアリング・リフレクタ５７００に対する同調可能性がもたらされる。図３９は、ビームステアリング・リフレクタ５７００における任意の一対のセル３３０２の伝送線路等価回路モデル３９００の概略図を示す。ここで留意しなければならないのは、図３９は、異なる値のインダクタを切り換えることにより、インダクタの長さを変えることにより、あるいは本願中随所に記載する技術またはその他周知の技術によって調整できる調整可能インダクタを示しているということである。
【０２４７】
ここで留意しなければならないのは、図３８の例では各セル３３０２について２つのインダクタ３８１０ａおよび３８１０ｂが示されているが、本発明は、これより大きい数のインダクタおよびスイッチを含め、任意の数のインダクタ３８１０および対応するスイッチ３８３０でセルを同調させるよう適応可能であるということである。さらに、コンデンサを含め、インダクタ以外の他の形態の回路要素をセル３３０２用の位相調整要素として用いることができる。
【０２４８】
本発明のいくつかの実施形態によれば、スイッチ３８３０の機能はナノワイヤ型デバイスによって得られる。このようなナノワイヤ型デバイスには、ダイオードまたは電界効果トランジスタ（ＦＥＴ）の形態のものが含まれる。本願に記載する実施例では、同調可能性および位相制御の自由度を最大化するべく各セル３３０２に調整制御手段一式が組み込まれている。ここで留意しなければならないのは、他の実施例においては、必ずしもすべてのセル３３０２に位相制御が必要ではないということである。このように、いくつかの実施例においては、セル３３０２の１つ置きに、あるいは他の複数のセル３３０２を置いて位相調整制御手段が儲けられる。
【０２４９】
いくつかの実施形態においては、セル３３０２は約５〜１０ｍｍの長さ／幅を持つが、他のサイズとすることもできる。このように、セル３３０２に標準パッケージの市販デバイスを実装するのは実際的ではない。例えば、図４１は、従来のインダクタ４１０２ａ〜４１０２ｃおよび対応するスイッチ４１０４ａ〜４１０４ｃがセル３３０２に実装された状態の等比縮尺図を示している。ここで使用されているコンポーネントは民生部品（ＣＯＴＳ）技術のものである。インダクタ４１０２ａ〜４１０２ｃは、市販の０６０３型インダクタとして示されており、スイッチ４１０４ａ〜４１０４ｃは市販のＳＯＴ−２３ＦＥＴとして示されている。ここで留意しなければならないのは、図４１のＣＯＴＳの例で使用されているコンポ―ネントのサイズの故に、セル３３０２には空きエリアはほとんどないということである。さらに、ＲＦ（高周波数）バイパス、フィルタ、およびバイアス制御に必要な他の回路要素はセル３３０２上には存在しない。したがって、市販のコンポーネントを用いることによる実際の３スイッチ型インダクタの実装は困難である。
【０２５０】
図４２は、本発明の一実施例における、ナノワイヤ型位相調整回路を実装したセル３３０２の等比縮尺図である。図４２において、位相調整回路４２００は、位相調整要素４２０２ａ〜４２０２ｃおよびナノワイヤ型トランジスタ４２０４ａ〜４２０４ｃを有する。図４２の例において、位相調整要素４２０２ａ〜４２０２ｃはマイクロストリップ・インダクタとして示されている。図４２においては、セル３３０２上に相当な大きさの空きスペースが得られる。図４２のセル３３０２上にある空きスペースは、実用設計に要求されるさらに他のコンポーネントの追加を可能にする。図４１と図４２との比較から明らかなように、ナノワイヤ型トランジスタ４２０４を使用することによって、実用的な同調可能セル３３０２の実装が可能になる。
【０２５１】
図４３は、本発明の一実施例における、の一例のナノワイヤ型トランジスタ４２０４ａのさらなる詳細を示す拡大図である。ナノワイヤ型トランジスタ４２０４ａは、図１１に示す半導体素子１１００に関して上に説明したのと同様にして、あるいは本願中随所に記載したナノワイヤ型トランジスタと同様にしてナノワイヤ膜により形成される。例えば、図４３に示すように、ナノワイヤ型トランジスタ４２０４ａは、ドレインコンタクト４３０２ａ、ゲートコンタクト４２０６ａ、ソースコンタクト４３０４ａ、およびナノワイヤ薄膜４３２０を具有する。ナノワイヤ薄膜４３２０は、図１０に示すナノワイヤ薄膜１０００に関して上に説明したようにして、また本願中随所に記載したようにして形成またはパターニングすることができる。ナノワイヤ薄膜４３２０のナノワイヤは、整列型でも非整列型でもよく、必要ならばポリマー（高分子材料）を含んでもよく、また本願中に記載する任意の他の変形態様を含むことができる。ナノワイヤ薄膜４３２０はナノワイヤ型トランジスタ４２０４ａ用の「チャンネル」として動作し、ナノワイヤ型トランジスタ４２０４ａについて望まれる特性によって、Ｐドープ型でもＮドープ型でもあるいはＰドープとＮドープを組み合わせたものでもよい。
【０２５２】
図４３に示すように、ナノワイヤ薄膜４３２０は長さが４３１０で示す長さより長い。長さ４３１０は、ドレインコンタクト４３０２ａとソースコンタクト４３０４ａとの間の距離にほぼ等しい。このように、ナノワイヤ薄膜４３２０の長さは、ナノワイヤ薄膜４３２０がドレインコンタクト４３０２ａおよびソースコンタクト４３０４ａと電気的に接触して、ナノワイヤ型トランジスタ４２０４ａが動作するのに十分な長さである。ナノワイヤ薄膜４３２０のナノワイヤは４３１０で示す長さ以上の長さを持つように形成されるか、または選択され、あるいは他の長さを持つことも可能である。
【０２５３】
図４２に示すように、ナノワイヤ型トランジスタ４２０４は比較的サイズが小さいために、セル３３０２上には、図示のマイクロストリップ・インダクタのような位相調整要素４２０２、あるいは他の必要コンポーネントを入れるための大きな面積が残る。その結果、ナノワイヤ型トランジスタ４２０４を実装した場合、より多数の位相調整要素をセル３３０２に実装して、より高度の位相調整、したがってビームステアリング・リフレクタ３２００のより高度のビームステアリング制御を行うことが可能になる。
【０２５４】
ここで留意しなければならないのは、ＣＯＴＳまたはナノワイヤデバイスを使用する代わりに、制御電子回路が入った集積回路ダイをセル３３０２に固着してワイヤボンディングすることもできるということである。しかしながら、従来のワイヤボンディング・マシンは、通常３”〜６”（７．６〜１５．２ｃｍ）径のウェーハを扱うよう設計されている。したがって、任意のサイズおよび複雑性の能動ＦＳＳを作製するには、これらの機械を高い費用をかけて改修することが必要になるものと思われる。それ故に、セル３３０２にナノワイヤ型の高性能マクロエレクトロニクス基板を使用することは、ビームステアリング・アレイの実施にとって決定的なまでに重要である。
【０２５５】
ナノワイヤ型位相調整回路４２００の位相調整要素４２０２およびナノワイヤ型トランジスタ４２０４をセル３３０２に実装するには、種々のプロセスを使用することができる。例示説明のため、以下に、ナノワイヤ型位相調整回路をセル３３０２と共に集積するプロセスの例について説明する。ただし、本発明はこれらの例に限定されるものではない。
【０２５６】
図４４は、ビームステアリング・リフレクタ７００を形成する実施例を示し、この実施例においては、ＰＭＣ構造４４０２はナノワイヤ型位相調整回路４４１０ａ〜４４１０ｄとは別途に形成され、その後組み付けられる。ここで留意しなければならないのは、ＰＭＣ構造４４０２は従来の製造技術を用いて作製できるということである。ナノワイヤ型位相調整回路４４１０ａ〜４４１０ｄは、基板４４０４上に形成される。基板４４０４は、ＫＡＰＴＯＮを含め、任意の基板材料で形成することができる。基板４４０４には、ナノワイヤ型位相調整回路４４１０ａ〜４４１０ｄ用のバイアの端部３８０４ａおよび３８０４ｂの導入口として開口部（図４４では省略）が形成される。その後、エポキシまたはラミネート剤を用いて、基板４４０４がＰＭＣ構造４４０２に固着される。
【０２５７】
ここで留意しなければならないのは、別の実施例においては、ナノワイヤ型位相調整回路は直接ＰＭＣ構造に形成できるということである。例えば、図４５は、ナノワイヤ型位相調整回路がＰＭＣ構造４４０２に形成された例を示す。図４５に示すように、電気絶縁／誘電体層４５０２をＰＭＣ構造４４０２の第２の導電層３４０４に被着する。すると、ナノワイヤ型トランジスタを誘電体層４５０２上に直接形成することができる。図４５の例は、２つのナノワイヤ型トランジスタが形成されているところを示す。図４５に示すように、誘電体層４５０２をＰＭＣ構造４４０２に被着した後、メタライゼーションによって誘電体層４５０２第１および第２のコンタクトのセット４５２０ａおよび４５２０ｂ、そしてバイアを形成する。位相調整要素を被着することもできる。例えば、図４５の誘電体層４５０２には、インダクタ４５３０ａおよび４５３０ｂが形成されたところが示されている。インダクタ４５３０ａおよび４５３０ｂは、マイクロストリップまたはストリップ線路技術を用いて、また巻き線型インダクタデバイスを被着することによって、誘電体層４５０２上に形成することができる。
【０２５８】
その後、ナノワイヤ型トランジスタ４２０４の場合について図４６に示すように、ナノワイヤ薄膜４６０２を誘電体層４５０２に被着し、コンタクト４５２０に接着する。図４６の例に示すように、ナノワイヤ薄膜４６０２のナノワイヤ４６０４を誘電体材料４６１０で被覆して、ゲート誘電体を作り込む。このようにして、複数のナノワイヤ型トランジスタ４２０４を作り込むことができる。図４６には、誘電体層４５０２を貫通するバイア４６２０が示されており、このバイアはナノワイヤ型トランジスタ４２０４のソース電極を、通常接地面または他の基準電位面として使用されるＰＭＣ構造４２０４の第２の導電層３４０４に電気的に結合する。
【０２５９】
ビームステアリング・リフレクタ３２００を形成するためのもう一つの実施形態においては、ナノワイヤ薄膜を基板４４０４のような表面に被着することができる。ゲート、ソースおよびドレインコンタクトをナノワイヤ薄膜上にパターニングする。次に、誘電体層４５０２のような誘電体材料を上に形成し、ナノワイヤ薄膜およびコンタクトを被覆する。例えば、誘電体材料は低Ｔp誘電体であってもよい。バイアを穴あけし、導電材料を充填する。次に、ＰＭＣ構造を誘電体材料上に形成することができる。このように、この実施例では、得られるナノワイヤ薄膜がＰＭＣ構造と同じ基板表面上にある。
【０２６０】
関連技術分野の当業者にとっては、本願の開示事実から、ビームステアリング・リフレクタ３２００を形成するための他の多くのプロセスが自明となろう。次節でナノワイヤ型位相調整回路に関する別の実施例について説明する。
【０２６１】
多アンテナ素子ビームステアリング・アレイの実施形態
この節では、複数の独立アンテナ素子を実装したビームステアリング・アレイの例を説明する。次の説明では、例示説明の便宜上、特定のアンテナの構成に基づき説明するが、本願開示のナノワイヤ技術は複数の独立アンテナ素子を実装したあらゆる形態のアンテナに適用可能であり、そのようなアンテナはすべて本発明の範囲および精神の範囲内に包括されるものと解すべきである。
【０２６２】
図４７は、本発明の一実施例における一例のビームステアリング・アレイ４７００を示す。図４７に示すビームステアリング・アレイ４７００は、図６Ａおよび６Ｂに示すビームステアリング・アレイ６０８の多アンテナ素子版である。図４７に示すように、ビームステアリング・アレイ４７００は複数のアンテナ素子４７０２ａ〜４７０２ｎを具有する。ビームステアリング・アレイ４７００は、各特定の用途の必要に応じて、任意の数のアンテナ素子４７０２を具有することができる。図４７に示す実施例においては、アンテナ素子４７０２ａ〜４７０２ｎを共通基板４７０４上に形成する。基板４７０４は、本願中随所に記載したような、あるいは多の周知の基板のような、アンテナ素子を実装するための任意の形態の基板を使用することができる。別の実施例においては、各素子を別々の基板に形成する場合も含め、アンテナ素子４７０２ａ〜４７０２ｎを２枚以上の基板に形成することができる。さらに他の実施例ではアンテナ素子４７０２ａ〜４７０２ｎは、全く基板上に形成する必要がない。
【０２６３】
アンテナ素子４７０２ａ〜４７０２ｎは各々、それぞれ、アンテナ４７０６ａ〜４７０６ｎの１つ、可調移相器４７０８ａ〜４７０８ｎの１つ、およびアンテナ入出力線４７１０ａ〜４７１０ｎの１つを具有する。各アンテナ素子４７０２において、アンテナ４７０６を受信しかつ送信する。アンテナ入出力線４７１０は、送信しようとする信号をアンテナ４７０６へ伝え、かつアンテナ４７０６からの受信信号を伝える。可調移相器４７０８は、アンテナ入出力線４７１０を通してアンテナ４７０６へ、またアンテナ４７０６から伝達される信号の位相ずれを調整する。
【０２６４】
４７０２ａ〜４７０２ｎの各アンテナ素子は同調可能である。したがって、アンテナ素子４７０２ａ〜４７０２ｎは、ビームステアリング・アレイ３１０８に関して上に説明したように、全体をまとめてビームステアリング・アレイとして使用することができる。例えば、アンテナ入出力線４７１０ａ〜４７１０ｎを通過する信号の位相を可調移相器４７０８ａ〜４７０８ｎで調整することによって、アンテナ素子４７０２ａ〜４７０２ｎによって送信される累積信号（ｃｕｍｕｌａｔｉｖｅ  ｓｉｇｎａｌ）を、送信信号について特定の方向を選択する、集中させる、拡散させることを含めて方向転換することができる。さらに、可調移相器４７０８ａ〜４７０８ｎを使用して、特定の方向からの信号を受信することができる。
【０２６５】
ここで留意しなければならないのは、一実施例においては、アンテナ入出力線４７１０ａ〜４７１０ｎは各々、それぞれのアンテナ素子４７０２ａ〜４７０２ｎに同じ信号を供給する。もう一つ別の実施例においては、１本以上のアンテナ入出力線４７１０ａ〜４７１０ｎが、それぞれのアンテナ素子４７０２ａ〜４７０２ｎに異なる信号を供給する。例えば、このような実施例においては、１本以上のアンテナ入出力線４７１０ａ〜４７１０ｎが、送信の場合に異なる量だけ移相された信号を供給できるようにし、一部または全部のアンテナ素子が可調移相器４７０８ａ〜４７０８ｎを必要とせず、また、これに代えて、無移相とするか、あるいは「ハードワイヤード」移相（位相ずれ）を使用できる構成とすることが可能である。「ハードワイヤード」位相ずれは、ナノワイヤイネーブル型トランジスタ、またはナノワイヤイネーブル型素子を用いて実装することが可能である。上に説明したようなリフレクタ型ビームステアリング・アレイも同様に構成することが可能である。
【０２６６】
次節では、可調移相器４７０８の実施形態について説明する。これらの実施形態は、例示説明のためのものであって、本願発明に対して限定的な意味を有するものではない。
【０２６７】
可調移相器の実施形態
この節では、図４７に示す可調移相器４７０８ａ〜４７０８ｎとして使用することができる可調移相器または可変移相器の実施形態について説明する。可調移相器は、電気信号について可調位相遅延が必要な種々の用途を含め、上に説明した以外の他の用途でも使用することができる。可調移相器は、任意の数の位相遅延、一部の実施例ではほぼ連続可調位相遅延に近い位相遅延を得ることができる。ビームステアリング・アレイに応用した場合、可調移相器を用いて、アンテナビームについて非常に繊細な方向制御度を得ることができる。
【０２６８】
電子制御可能な可変移相網は、多くの用途にとって有用である。高周波（例えば、約３００ｋＨｚ以上）では、移相網は上に説明したようなアンテナビームステアリング・アレイで用いて、各アンテナ素子が制御可能な位相ずれをもって電磁波を放射するかまたは反射するようにすることができる。アンテナ素子アレイまたはリフレクタの各素子の位相を適切に調整することによって、アンテナ放射パターンを修正することができる。上に説明したように、これを用いて、アンテナの送信電力最大点を、機械的に行うことができるより迅速に走査して見つけることができる。また、これは、干渉信号をなくすために、アンテナを電力最小（または電力ゼロ）方向に向けるためにも使用することができる。
【０２６９】
好ましくは、このような移相網は小型、安価、低損失で、また小インクレメントでの調整可能とする。一部のアンテナ設計の場合、移相器を低温のフレキシブルファブリック（ｆｌｅｘｉｂｌｅ  ｆａｂｒｉｃ）に被着できると好都合である。従来、ＦＥＴ、ＰＩＮダイオード、および／またはバラクタダイオードのようなソリッドステート・デバイスが可調移相器で使用されている。しかしながら、これらのデバイスは硬質の半導体基板に作製される。これらのデバイスは、ハンダまたはワイヤボンディングを用いて互いに、またアンテナに接続される。さらに、このようなデバイスは、バイアス用の付加的回路要素を必要とすることがしばしばある。これらの不利な属性は、コストを押し上げ、処理加工時に高温を必要とし、またデバイスを固着できる基板の種類が限定される。アモルファストランジスタでは、おそらくこれらの難題をある程度解消できようが、高周波およびマイクロ波周波数域における性能が十分ではない。
【０２７０】
本発明は、これらの制約を克服する可調移相器を開示するものである。図４８は、本発明の実施例において基板上に可調移相器４８００を形成する工程例を示すフローチャートである。図４８のステップは、関連技術分野の当業者にとっては、本願の開示事実に基づき自明となるように、必ずしも図示の順序で行われる必要はない。また、他の構造的実施例も、関連技術分野の当業者にとって、本願の開示事実に基づき自明となろう。次に、フローチャート４８００の各ステップについて詳細に説明する。
【０２７１】
フローチャート４８００は、ステップ４８０２から開始される。ステップ４８０２では、第１の導電セグメントおよび第２の導電セグメントを有する導体線が基板上に形成される。例えば、図４９は、基板４９００上に形成された導体線４９０２を示す。導体線４９０２は、メタルトレースまたは伝送線路を含め、任意の形態の導電体を使用することができる。例えば、導体線４９０２は伝送線路構造における接地面の上方に形成することができる。あるいは、導体線４９０２は、マイクロストリップ、ストリップ線路、共面ウェーブガイド、またはその他の形態の導体とすることができる。さらに、基板４９００は、本願中随所で記載したすべての形態の基板、または他の周知の基板を含め、電気信号用の導体をその上に形成することができるすべての形態の基板を用いることができる。導体線４９０２は、従来の任意のプロセスを用いて基板４９００上に形成することができる。
【０２７２】
図４９に示すように、導体線４９０２は第１の導電セグメント４９０４および第２の導電セグメント４９０６を有する。また、導体線４９０２には、第１の導電セグメント４９０４と第２の導電セグメント４９０６との間に直列に第３の導電セグメントを設けることができる。一実施例においては、第１および第２の導電セグメント４９０４および４９０６は、今日面状伝送線路様のストリップで、長さ１／４波長の伝送線路をなす。第３の導電セグメント４９０８は、事実上、伝送線路の一端に電気的短絡回路を形成する。このような１／４波長伝送線路は、一端を短絡すると、見かけ上、電気的にインダクタとして他端に現れる。以下に説明するように、形成される伝送線路の長さを変えることによって、この見かけ上のインダクタは値が変化する。したがって、このようにして形成される導体線４９０２を使用して、図４７に示すアンテナ４７０６ａ〜４７０８ｎの中の１つに結合された信号のような信号の位相遅延を変えることができる。
【０２７３】
ステップ４８０４においては、基板上に、第１の導電セグメントおよび第２の導電セグメントと電気的に接触させてナノワイヤ薄膜を形成する。例えば、図５０は、本発明の一実施例において基板４９００上に形成されたナノワイヤ薄膜５００２を示す。ナノワイヤ薄膜５００２は、例えば、図１０に示すナノワイヤ薄膜１０００と同様の薄膜である。ナノワイヤ薄膜５００２は、パターニングすることができ、あるいは形成することができ、ナノワイヤに関して本願に記載したすべての変形態様を含めることができる。図５０に示すように、ナノワイヤ薄膜５００２は、導体線４９０２の第１および第２の導電セグメント４９０４および４９０６と電気的接触関係をもつように形成される。
【０２７４】
ステップ４８０６では、複数のゲートコンタクトをナノワイヤ薄膜と電気的に接触させて形成する。例えば、図５１は、本発明の一実施例において、可調移相器５１００を形成するべくナノワイヤ薄膜５００２にこれと電気的に接触させて形成された複数のゲートコンタクト５１０２ａ〜５１０２ｎを示す。このようにして、ナノワイヤ薄膜５００２に、各々ゲートコンタクト５１０２ａ〜５１０２ｎの中の１つによって制御される複数のナノワイヤ型トランジスタ５１１０ａ〜５１１０ｎが形成される。第１および第２の導電セグメント４９０４および４９０６は、ナノワイヤ型トランジスタ５１１０ａ〜５１１０ｎの共通のソースおよびドレインコンタクトとして機能する。
【０２７５】
ゲートコンタクト５１０２ａ〜５１０２ｎは、ステップ４８０４でナノワイヤ薄膜５００２を基板４９００に被着する前に基板４９００上に形成することもできれば、ステップ４８０４の後ナノワイヤ薄膜５００２に形成することもできる。ゲートコンタクト５１０２ａ〜５１０２ｎは、導電性ポリマー、金属、ポリシリコン、または本願に記載する他のコンタクト、あるいは他の周知のコンタクトを含め、任意の形態のコンタクトとすることができる。ゲートコンタクト５１０２の数は、各特定の用途によって望ましい位相調整制御度に応じて任意の数を形成することができる。作り込まれるゲートコンタクト５１０２の数が多いほど、位相制御度は高くなる。さらに、ゲートコンタクト５１０２ａ〜５１０２ｎ同士の間隔は均一でも不均一でもよい。例えば、ゲートコンタクト５１０２ａ〜５１０２ｎ同士の間隔は二進加重（ｂｉｎａｒｙｗｅｉｇｈｔｅｄ）方式で配分することができる。
【０２７６】
制御信号は各ゲートコンタクト５１０２に結合される。種々のゲートコンタクト５１０２ａ〜５１０２ｎを制御信号で励起することによって、異なる移相度がもたらされる。各ゲートコンタクト５１０２ａ〜５１０２ｎの励起は、それぞれのナノワイヤ型トランジスタ５１１０をして導体線４９０２の異なる部分を電気的に短絡させるか、またはバイパスさせる。これによって、導体線４９０２を通る長さが異なる電気経路が得られ、その結果異なる位相遅延がもたらされる。
【０２７７】
このようにして、可調移相器５１００によれば、導体線４９０２を通って伝送される電気信号の位相を、複数のゲートコンタクト５１０２ａ〜５１０２ｎの中の少なくとも１つのゲートコンタクトに印加される電圧を変えることによって調整することが可能になる。上に説明したようなアンテナ用途では、可調移相器５１００は可変インダクタンスをもたらし、したがって、アレイの所与のアンテナ素子の反射位相の調整が可能になる。
【０２７８】
ここで留意しなければならないのは、導体線４９０２、ゲートコンタクト５１０２、およびナノワイヤ薄膜５００２は、基板４９００上に任意の順序で形成できるということである。
【０２７９】
ナノワイヤ薄膜５００２のナノワイヤは、整列型でも非整列型でもよい。例えば、図５２Ａは、本発明の一実施形態における、整列型ナノワイヤよりなるナノワイヤ薄膜５００２を有する一例の可調移相器５１００を示す。図５２Ｂは、図５２Ａの可調移相器５１００の断面図を示す。ナノワイヤは、第１導電セグメント４９０４と第２の導電セグメント４９０６との間で軸線５２０２と平行に整列している。さらに、図５２Ａに示す実施形態では、ナノワイヤ薄膜５００２のナノワイヤは、第１のセグメント４９０４と第２の導電セグメント４９０６との間の距離にほぼ等しい長さを有するが、他の実施形態においては、ナノワイヤは他の長さを持つことができる。
【０２８０】
また、図５２Ａおよび５２Ｂで留意しなければならないのは、ナノワイヤ薄膜５００２のすべてのナノワイヤがナノワイヤ型トランジスタ５１１０に組み入れられる訳ではないということである。言い換えると、すべてのナノワイヤをゲートコンタクト５１０２と電気的に接触させなければならないことはない。例えば、図５２Ａおよび５２Ｂに示すナノワイヤ５２５０がそのようなナノワイヤである。ナノワイヤ薄膜５００２のナノワイヤは、少なくとも一方向に非導電性となる（すなわち、反転モードになる）よう形成することができ、それによって、いくつかのナノワイヤがナノワイヤ型トランジスタ５１１０に入っていなければ、それらのナノワイヤは可調移相器５１００の動作に影響を及ぼさないようにすることができる。
【０２８１】
一実施形態においては、基板４９００は図５２Ｂに示すような構成とすることができる。図５２Ｂに示すように、基板４９００は、接地面または他の電位面として機能することができる導電層５２７０に固着された誘電体層５２６０を具有する。
【０２８２】
ここで留意しなければならないのは、いくつかの実施例では、ナノワイヤ膜のいくつかの部分を基板４９０２上に形成することによって、ナノワイヤ型トランジスタ５１１０を形成できるということである。例えば、図５３は、本発明の一実施例において基板４９０２上に形成された複数のナノワイヤ薄膜５００２ａ〜５００２ｎを示す。複数のナノワイヤ薄膜５００２ａ〜５００２ｎの各薄膜は、それぞれゲートコンタクト５１０２ａ〜５１０２ｎの中の１つによって励起される。
【０２８３】
いくつかの実施形態においては、特定のナノワイヤ型トランジスタ５１１０によって与えられる位相遅延量は、ナノワイヤ型トランジスタ５１１０によって与えられる導体線４９０２を通る電気経路の長さを変えることによって決定される。さらにいくつかの実施形態では、負荷を導体線４９０２にかけることによって、追加の位相遅延量または制御された位相遅延量を得ることができる。例えば、インダクタ、コンデンサ、および抵抗器のような回路要素を用いて、変化する遅延を得ることができる。
【０２８４】
図２９は、本発明の一実施例における、負荷を実装して位相遅延を与えた導体線４９０２（基板４９００は図示省略）を示す。図５４に示すように、導体線４９０２には、位相遅延を生じさせるための第１のインダクタ５４０２ａおよび第２のインダクタ５４０２ｂ（一般的なインダクタ素子として示してある）が形成されている。さらに、導体線４９０２には、位相遅延を変えるための第１、第２、および第３のコンデンサ５４０４ａ〜５４０４ｃ（一般的なコンデンサ素子として示してある）が結合されている。図５５は、複数のナノワイヤ型トランジスタ５１１０ａ〜５１１０ｃを形成するべくナノワイヤ薄膜５００２ａ〜５００２ｃが形成された図５４の導体線４９０２を示す。トランジスタ５１１０ａ〜５１１０ｃのいずれか１つを起動するかまたはどれも起動しないかによって得られる位相遅延は、インダクタ５４０２ａおよび５４０２ｂとコンデンサ５４０４ａ〜５４０４ｃの組合せによって変化する。いくつかの実施例においては、任意の数のインダクタ、コンデンサ、および／または他の負荷要素を必要に応じて導体線４９０２に実装して、位相遅延を得ることができる。
【０２８５】
上に説明したように、ナノワイヤ薄膜５００２のナノワイヤは、ゲート誘電体として機能する絶縁体で被覆することができる。一実施例においては、この絶縁体は、ナノワイヤの第１の導電セグメント４９０４および第２の導電セグメント４９０６のソースおよびドレイン領域から取り除くことによって、電気的接触を改善することができる。
【０２８６】
ここで留意しなければならないのは、ナノワイヤ型トランジスタは、ゲートコンタクト５１０２に印加される電圧によって高インピーダンスまたは低インピーダンススイッチとしてしようできるということである。また、ここで留意しなければならないのは、寄生容量（接地に対するキャパシタンス、ゲートに対するキャパシタンスなど）は導体線４９０２に吸収され、したがって可調移相器回路にマイナスの影響を及ぼすことはないということである。ナノワイヤは、Ｎドーピングすることも、あるいはＰドーピングすることもでき、またエンハンスメント型トランジスタとして構成することも、あるいはデプリーション型トランジスタとして構成することもできる。
【０２８７】
さらに、留意しなければならないのは、関連技術分野の当業者には理解されるところであろうが、ナノワイヤ型ＰＩＮダイオードおよびナノワイヤ型バラクタを、上に説明したナノワイヤ型スイッチの代替として使用できるということである。
【０２８８】
能動型音響打消しの実施形態
この節では、可調のイズのような音響信号を大幅に低減する、または打ち消すために使用するアクチュエータアレイの例について説明する。本発明のいくつかの実施例においては、ナノワイヤ薄膜またはナノチューブ薄膜を用いてこのような音響打消しを大きな面積にわたって可能にする。次の説明では、例示説明の便宜上、特定の構成の音響打消しデバイス基づき説明するが、本願開示のナノワイヤ技術はあらゆる形態の音響打消しデバイスに適用可能であり、そのような音響打消しデバイスはすべて本発明の範囲および精神の範囲内に包括されるものと解すべきである。
【０２８９】
従来のヘッドホンの中には、ヘッドホンの周囲のノイズを監視し、音波のパターンを送ることによって、外部ノイズを大半消去することを試みる技術を組み込んだものがある。このように送出される音波のパターンは、ノイズの位相とは逆相で送出される。この音波の送出パターンは、ノイズを静めて、ヘッドホンを通して演奏されているものを聴きやすくしようとするためのものである。このようなヘッドホンを製造している一つの会社が米国マサチューセッツ州フラミングトンのボーズ・コーポレーションである。
【０２９０】
この技術の動作原理は、ノイズのような入ってくる音響信号（入来音響信号）を受信し、その入来信号を処理し、入来信号と位相がずれた相補周波数を計算で求めるというものである。その計算された周波数をアクチュエータに送ると、アクチュエータは打消し音響信号を送信して、少なくとも一部音響打消しを生じさせる。しかしながら、この技術は、ヘッドホンのような小面積の用途に限定されている。
【０２９１】
本発明によれば、アクチュエータアレイを形成し、その各々が受信器およびアクチュエータの位置からの打消し応答を計算するためのプロセッサを持つ構成によって、音響打消しを非常な大面積にわたってもたらすことが可能である。このような大面積用能動型音響打消しシステムには多くの有用な用途がある。例えば、大面積能動型音響打消し技術を使用することによって、自動車、バス、さらには飛行機のような物体から発せられる音を一部または完全に打ち消すことができる。軍用の用途例においては、戦車あるいは潜水艦のような物体からの音を一部または完全に打ち消すことができる。
【０２９２】
従来の技術を使用しては、アクチュエータアレイが実現されるよう必要な電子部品を大面積にわたって作り出すことは実際上不可能である。必要な各プロセッサは、通常、シリコンウェーハから形成される高性能電子デバイスである。これらの必要電子回路は、さらに、音声周波数で機能し、またアクチュエータを駆動するための相当大きな利得をもたらすのに十分な電力を供給しなければならない。
【０２９３】
本願で説明する本発明のナノワイヤで可能になるマクロエレクトロニクス材料は、大面積にわたってアクチュエータアレイを駆動できる大面積回路の形成を可能にする。さらに、このアクチュエータアレイは、軽量で共形性があり、どのような構造にでも被着することができる。その上さらに、圧電ナノワイヤをマクロエレクトロニクス膜に実装することによって、アクチュエータを電子回路と共に単一基板に実装して真のマクロエレクトロニクス集積・能動型音響打消しシステムを形成することができる。これらのアクチュエータおよび電子回路は軟質（可撓性）基板に被着し、その軟質基板を何らかの物体に固着することが可能である。あるいは、別の態様として、アクチュエータと電子回路は直接物体の表面に被着することもできる。
【０２９４】
図５６は、５６０２ａ〜５６０２ｎで示すセルからなるアレイ５６００を示す。本発明の一実施例では、各セル５６０２ａ〜５６０２ｎは、アクチュエータと能動型音響打消しのための関連電子回路を具有する。アレイ５６００の実施形態では、各特定の用途の必要に応じて、任意の数のセル５６０２を具有することができる。例えば、より大きい物体の全体にわたってノイズまたは他の音を打ち消すのに、より多数のセル５６０２を使用することができる。
【０２９５】
図３２は、本発明の一実施例における、ノイズを監視し消去するための図５６のアレイ５６００の実装例を示す。図３２に示すように、入力音波３２００はアレイ５６００に遭遇する。入力音波３２００は、ノイズを含め、音の波動よりなる。入力音波３２００は、複数の入力音波成分３２０２ａ〜３２０２ｄを含み、これらの成分は、アレイ５６００のセル５６０２ａ〜５６０２ｎの中の対応するセルに受信される入力音波３２００の部分である。各セル５６０２ａ〜５６０２ｄは、音波成分３２０２ａ〜３２０２ｄの中の対応する成分を受信し、処理する。各セル５６０２ａ〜５６０２ｄは、それに応じて、打消し音声信号３２０４ａ〜３２０４ｃを送信する各打消し音声信号３２０４ａ〜３２０４ｄは、受信音波成分３２０２ａ〜３２０２ｄの中の対応する成分と実質的に同じ周波数および逆位相を持つべく発生させ、これによって、受信音波成分３２０２ａ〜３２０２ｄの中の対応する成分を打ち消させる。このようにして、入力音波３２００は、減殺されるかまたは消去される。
【０２９６】
図５８は、本発明の一実施例における、図５６に示すセル５６０２の一例の詳細ブロック図である。セル５６０２は、アンテナ５８０２、受信器５８０４、プロセッサ５８０６、アクチュエータ・インタフェース回路５８０８、およびアクチュエータ５８１０を具有する。図５８に示す以外の追加または代替コンポーネントを有する上記とは別の構成によるセル５６０２を本発明に適用することも可能である。
【０２９７】
アンテナ５８０２は、第1の音響信号を受信するが、これは、例えば、音波成分３２０２であってもよい。アンテナ５８０２は、音声またはオーディオ信号を受信して、その受信した第1の音響信号を表す電気信号を発生できる任意の要素である。
【０２９８】
受信器５８０４はアンテナ５８０２に結合されている。受信器５８０４は、アンテナにより出力された電気信号を受け取って、プロセッサ５８０６による処理に適切な信号を発生する。例えば、一実施例においては、受信器５８０４はアナログ−デジタル変換器を具有して、アンテナ５８０２が出力するアナログ電気信号を変換することも可能である。受信器５８０４は、受信器出力信号５８１２を出力する。
【０２９９】
受信器５８０４にはプロセッサ５８０６が結合されている。プロセッサ５８０６は、受信器出力信号５８１２を受信して処理する。プロセッサ５８０６は、信号５８１２に関する情報を割り出す。例えば、一実施例では、プロセッサ５８０６は、信号５８１２に含まれる周波数および信号５８１２の振幅を決定することができる。また、プロセッサ５８０６は信号５８１２の位相も決定する。次に、プロセッサ５８０６は、このように確認、決定した情報を用いて、所望の打消し信号の振幅、周波数、および位相を決定する。プロセッサ５８０６は、所望の打消し信号の振幅、周波数、および位相に対応する制御信号５８１４を出力する。プロセッサ５８０６は、集積回路プロセッサおよび／またはデジタル論理回路を含め、その機能を遂行するのに必要な任意のハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組合せを具有することができる。
【０３００】
プロセッサ５８０６にはアクチュエータ・インタフェース回路５８０８が結合されている。アクチュエータ・インタフェース回路５８０８は、制御信号５８１４をアクチュエータ５８１０による入力に先立って条件調整する。例えば、アクチュエータ・インタフェース回路５８０８は、信号５８１４がデジタルのときこれをアナログに変換するためのデジタル−アナログ変換器を具有することができる。さらに、アクチュエータ・インタフェース回路５８０８は、アクチュエータ５８１０に必要な利得およびを得るための電流１つ以上の増幅器を具有することができる。また、アクチュエータ・インタフェース回路５８０８は、アクチュエータ５８１０への電流をゲーティングするスイッチ／リレーを具有することができる。上に述べたように、一実施例では、アクチュエータ・インタフェース回路５８０８は、アクチュエータ５８１０への電流を制御する１つ以上のナノワイヤイネーブル型トランジスタを具有することもできる。アクチュエータ・インタフェース回路５８０８は、アクチュエータ入力信号５８１６を出力する。アクチュエータ・インタフェース回路５８０８は、その機能を果たすのに必要な任意のハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組合せを具有することができる。
【０３０１】
アクチュエータ５８１０は、アクチュエータ入力信号５８１６を受信し、第２の音響信号を出力するが、この第２の音響信号は、例えば、打消し音声信号である。アクチュエータ５８１０は、１つ以上のオーディオスピーカーまたは圧電デバイスを含む、電気信号を音声信号またはオーディオ信号に変換する任意の素子あるいは要素である。上に説明したように、一実施例においては、アクチュエータ５８１０は、音響、音声、またはオーディオ出力信号を発生するために使用される圧電ナノワイヤを具有することができる。
【０３０２】
図５９は、本発明の一実施例における、その各セル３１０２ａ〜３１０２ｄが図５８に示すような構成を持つ、基板５９００上に形成された一例の２×２アレイ３１００を示す。図５９の構成では、各セル３１０２ａ〜３１０２ｄの電子回路およびアクチュエータを単一基板５９００上に実装することは困難である。図５９および６０は、ナノワイヤ膜を用いたアレイ３１００の実施例を示す。ナノワイヤ膜を実装することによって、アレイ３１００の単一基板５９００上の形成が可能になる。次に、これらの実施例についてさらに説明する。
【０３０３】
図６０は、本発明の一実施例における、各セル３１０２にナノワイヤ型インタフェース回路６００８が実装された図５９のアレイ３１００を示す。ナノワイヤをナノワイヤ型アクチュエータ・インタフェース回路６００８に実装することによって、より高いレベルの性能、必要スペースの縮小、柔軟性、およびその他本願中随所に記載する利点がもたらされる。次に、ナノワイヤ型アクチュエータ・インタフェース回路６００８の実施例について説明する。
【０３０４】
図６１は、本発明の一実施例における、各セル３１０２にナノワイヤ型アクチュエータ６１１０が実装された図６０のアレイ３１００を示す。例えば、圧電ナノワイヤをナノワイヤ型アクチュエータ６１１０に実装することによって、打消し音声信号３２０４を発生させる。一実施例においては、１つ以上の圧電ナノワイヤ薄膜をナノワイヤ型アクチュエータ６１１０に実装する。各圧電ナノワイヤ薄膜は、それぞれの周波数を発生して、複数の出力周波数が打消し音声信号３２０４中に含まれるように構成する。別の態様として、アクチュエータ６１１０の圧電ナノワイヤ薄膜に印加する電流および／または電圧を変えることにより、いろいろ異なる周波数を発生させる。さらに、ナノワイヤをナノワイヤ型アクチュエータ６１１０に実装することによって、より高いレベルの性能、必要スペースの縮小、柔軟性、およびその他本願中随所に記載する利点がもたらされる。次に、ナノワイヤ型アクチュエータ６１１０の実施例について説明する。
【０３０５】
図６２および６３は、本発明のナノワイヤ型インタフェース回路６００８およびナノワイヤ型アクチュエータ６１１０の実施例を示す。
【０３０６】
図６２の実施例では、ナノワイヤ型アクチュエータ・インタフェース回路６００８はナノワイヤ型トランジスタ６２０２を具有する（ナノワイヤ型アクチュエータ・インタフェース回路６００８の他のコンポーネントは図示省略）。ナノワイヤ型トランジスタ６２０２は、ソースコンタクト６２０４、ドレインコンタクト６２０６、ゲートコンタクト６２０８、および６２１０を具有する。ナノワイヤ薄膜６２１０のナノワイヤは、誘電体材料で被覆してゲート誘電体を形成することができる。ゲートコンタクト６２０８は、ナノワイヤ薄膜６２１０（ナノワイヤ型トランジスタ６２０６のチャンネルとして作用する）をしてナノワイヤ型トランジスタ６２０６を動作させる制御信号を受け取る。
【０３０７】
図６２において、ナノワイヤ型アクチュエータ６１１０は、圧電ナノワイヤ薄膜６２１４を具有する。ナノワイヤ型トランジスタ６２０２が「オン」のとき、圧電ナノワイヤ薄膜６２１４は導通して、ドレインコンタクト６２０６とコンタクト６２１２との間に電流を流す。圧電ナノワイヤ薄膜６２１４は、導通しているとき、打消し音声信号３２０４で送信される周波数を発生する。
【０３０８】
図６３は、ナノワイヤ型アクチュエータ・インタフェース回路６００８とナノワイヤ型アクチュエータ６１１０とをオーバーラップさせた一実施例を示す。ナノワイヤ型アクチュエータ・インタフェース回路６００８およびナノワイヤ型アクチュエータ６１１０は、ナノワイヤ型トランジスタ６３０２を具有する。ナノワイヤ型トランジスタ６３０２は、ソースコンタクト６３０４、ドレインコンタクト６３０６、ゲートコンタクト６３１２、および圧電ナノワイヤ薄膜６３０８を具有する。圧電ナノワイヤ薄膜６３０８のナノワイヤは、誘電体材料で被覆してゲート誘電体を形成することができる。ゲートコンタクト６３１２は、圧電ナノワイヤ薄膜６３０８（ナノワイヤ型トランジスタ６３０２のチャンネルとして作用する）をしてナノワイヤ型トランジスタ６３０２を動作させる制御信号を受け取る。ナノワイヤ型トランジスタ６３０２が「オン」のとき、圧電ナノワイヤ薄膜６３０８はソースコンタクト６３０４とドレインコンタクト６３０６との間に電流を流す。圧電ナノワイヤ薄膜６３０８は、導通しているとき、打消し音声信号３２０４で送信される周波数を発生する。
【０３０９】
ナノワイヤ型アクチュエータ・インタフェース回路６００８およびナノワイヤ型アクチュエータ６１１０に関して上に説明した実施例は、例示説明のためのものである。本発明は、関連技術分野の当業者にとって本願記載の開示事実から理解されるように、さらにナノワイヤ型アクチュエータ・インタフェース回路６００８およびナノワイヤ型アクチュエータ６１１０の他の実施例についても適用可能である。
【０３１０】
結語
以上、本発明の種々実施例を説明したが、これらの実施例は例示説明のためのものであり、本発明に対して限定的な意味を有するものではないと解すべきである。関連技術分野の当業者にとっては、本発明の精神および範囲を逸脱することなく、形状および細部において種々の変更をなし得ることは自明であろう。故に、本発明の広さおよび範囲は上に説明したいずれの実施例によっても限定されず、特許請求の範囲の記載およびその等価技術によってのみ限定されるものである。
【図面の簡単な説明】
【０３１１】
【図１】図１は、異なる半導体材料（青色の部分で示す）について材料性能（キャリア移動度）対利用可能基板サイズの関係を概略的に図解したグラフである。
【図２】図２は、実際の高性能マクロエレクトロニクスのいくつかの潜在的用途を示す。
【図３】図３は、半導体ナノワイヤの材料と品質を示す。
【図４Ａ】図４は、シングルナノワイヤＦＥＴを図解したものである。
【図４Ｂ】図４は、シングルナノワイヤＦＥＴを図解したものである。
【図４Ｃ】図４は、シングルナノワイヤＦＥＴを図解したものである。
【図５】図５は、オーダーの長さのオーダースケール（ｓｃａｌｅ  ｏｆ  ｏｒｄｅｒ）図解した概略図である。
【図６】図６は、ナノワイヤの長さスケールを図解した概略図である。
【図７】図７は、半導体／誘電体コア−シェル構造を示す。
【図８】図８は、ゲルマニウムコア、シリコン・インナーシェルおよびシリカ・アウターシェルよりなるマルチシェル・ナノワイヤの横断面および構造の透過型電子顕微鏡法（ＴＥＭ）およびエネルギー分散型Ｘ線分析法（ＥＤＸ）の像を示す。
【図９】図９は、曲げ半径ｒ＜１０μｍのナノワイヤの暗視野光学顕微鏡写真（ＯＭ）を示す。
【図１０】図１０は、本発明の一実施例におけるナノワイヤ薄膜の一部分のクローズアップ写真を示す。
【図１１】図１１は、本発明の一実施例におけるナノワイヤ薄膜を有する半導体素子を示す。
【図１２】図１２Ａ〜１２Ｄは、本発明の種々の実施例によりドーピングしたナノワイヤを示す。
【図１３】図１３Ａおよび１３Ｂは、本発明の種々の実施例によりドーピングした半導体素子の例を示す。
【図１４】図１４は、多機能混合ナノワイヤ薄膜の全体像を示す。
【図１５】図１５Ａ、１５Ｂは、ｐドープ・シリコンナノワイヤ薄膜トランジスタ（μ〜１００およびＩｏｎ／Ｉｏｆｆ  〜１０４）についての予備段階の結果を示す。
【図１５Ｃ】図１５Ｃは、ｐドープ・シリコンナノワイヤ薄膜トランジスタ（μ〜１００およびＩｏｎ／Ｉｏｆｆ  〜１０４）についての予備段階の結果を示す。
【図１６】図１６は、ＤＩＯＮ  ＴＦＴの概略図である。
【図１７】図１７は、半導体コア、パッシベーションシェル、絶縁ゲート誘電体シェル、および導電ゲートシェルよりなるマルチ・コア-シェル・ナノワイヤの概略図である。
【図１８】図１８は、マクロエレクトロニクス回路作製用の汎用電子基板の工程を示す。
【図１９】図１９は、ナノワイヤＴＦＴのソースおよびドレインコンタクトとの接触のためコア材料を露出させるためにマルチ・コア-シェル・ナノワイヤのシェル材料をエッチングする工程を示す概略図である。
【図２０】図２０は、混合組成ＤＩＯＮ膜で可能ないくつかの形態を示す。
【図２１】図２１は、混合組成ＤＩＯＮ薄膜を使用してＣＭＯＳ回路を形成する一例の形態を示す概略図である。
【図２２】図２２は、半導体ナノワイヤ作製用の一般的リアクタを示す概略図である。
【図２３】図２３Ａおよび２３Ｂは、標準型のナノワイヤＦＥＴテストプラットフォームを示す。
【図２４】図２４は、グローバル・バックゲートを用いたＤＩＯＮ薄膜トランジスタを示す概略図である。
【図２５】図２５は、ローカルゲート型ナノワイヤ薄膜トランジスタを示す概略図である。
【図２６】図２６Ａおよび２６Ｂは、それぞれ、スタティックＣＭＯＳ２入力ＮＡＮＤゲートの概略回路図および配置図である。
【図２７】図２７は、ロール・ツー・ロール適合フローベースＤＩＯＮ膜形成（成膜）のためのシステムを示す概略図である。
【図２８】図２８は、本発明の分散型センサネットワークの構想を図解した概略図である。
【図２９】図２９は、ＲＦＩＤ／センサ・タグシステムの概略図である。
【図３０】図３０は、本発明の一実施例におけるＲＦＩＤタグ−リーダー通信環境を図解したものである。
【図３１Ａ】図３１Ａは、本発明の一実施例のＲＦＩＤタグを図解したものである。
【図３１Ｂ】図３１Ｂは、本発明の一実施例のＲＦリーダーを図解したものである。
【図３２】図３２は、一例のビームステアリング・アレイが送信モードで動作している様子を図解したものである。
【図３３】図３３は、本発明の一実施例における一例のビームステアリング・アレイの表面を示す。
【図３４】図３４は、本発明の一実施例における固定周波数完全磁気導体（ＰＭＣ）構造の断面図である。
【図３５】図３５は、２×２セルアレイを有する図３４のＰＭＣ構造の一部を示す斜視図である。
【図３６】図３６は、一例の固定周波数ＰＭＣ構造の２つのセルの共振に関与するインダクタンスおよびキャパシタンスを図解したものである。
【図３７】図３７は、図３６のＰＭＣ構造における一対のセルの概略伝送線路等価回路図である。
【図３８】図３８は、本発明の一実施例における、能動位相調整素子をＰＭＣ構造に結合して不連続同調を可能にしたビームステアリング・アレイの断面図である。
【図３９】図３９は、図３８のＰＭＣ構造における一対のセルの概略伝送線路等価回路図である。
【図４０】図４０は、あるＰＭＣ構造の周波数に対する反射係数の変化の様相（反射係数位相）をプロットしたグラフである。
【図４１】図４１は、従来のインダクタおよびその対応スイッチをビームステアリング・アレイのセルに実装したところを示す等比縮尺図である。
【図４２】図４２は、本発明の一実施例における、ナノワイヤ型位相調整回路を実装したビームステアリング・アレイのセルの等比縮尺図である。
【図４３】図４３は、本発明の一実施例における、図４２のセルに実装されたナノワイヤ型トランジスタの詳細図である。
【図４４】図４４は、本発明の一実施例におけるビームステアリング・アレイの形成構造を図解したものである。
【図４５】図４５は、本発明の一実施例において、ナノワイヤ型位相調整回路がＰＭＣ構造上に形成される様子を図解したものである。
【図４６】図４６は、本発明の一実施例において、ナノワイヤ型位相調整回路がＰＭＣ構造上に形成される様子を図解したものである。
【図４７】図４７は、本発明の一実施例における一例の多アンテナ素子ビームステアリング・アレイを示す。
【図４８】図４８は、本発明の実施例において基板上に可調移相器を形成する工程例を示すフローチャートである。
【図４９】図４９は、基板に形成された導体線を示す。
【図５０】図５０は、本発明の一実施例において図４９の基板上に形成されたナノワイヤ薄膜を示す。
【図５１】図５１は、本発明の一実施例において、可調移相器を形成するべく、ナノワイヤ薄膜にこれと電気的接触関係をもって形成された複数のゲートコンタクトを示す。
【図５２Ａ】図５２Ａは、本発明の一実施例における一方向に配列されたナノワイヤを有する一例の可調移相器を示す。
【図５２Ｂ】図５２Ｂは、本発明の一実施例における一方向に配列されたナノワイヤを有する一例の可調移相器を示す。
【図５３】図５３は、本発明の一実施例において、可調移相器を形成するべく基板上に形成された複数のナノワイヤ薄膜を示す。
【図５４】図５４は、本発明の一実施例における、負荷を実装して付加の位相遅延を与えた導体線を示す。
【図５５】図５５は、複数のナノワイヤ型トランジスタを形成するべくナノワイヤ薄膜が形成された図５４の導体線を示す。
【図５６】図５６は、本発明の一実施例において、能動音響打消し用のたくさんのアクチュエータおよび関連電子要素がアレイ状に実装された基板を示す。
【図５７】図５７は、本発明の一実施例における、ノイズを監視し打ち消すための図５６のアレイの応用例を示す。
【図５８】図５８は、本発明の一実施例における、図５６に示すセルのアレイの一例を図解した詳細ブロック図である。
【図５９】図５９は、本発明の一実施例における、各セルが図５８に示すように構成された２×２音響打消しアレイを示す。
【図６０】図６０は、本発明の一実施例における、各セルにナノワイヤ型インタフェース回路が実装された図５６のアレイに類似のアレイを示す。
【図６１】図６１は、本発明の一実施例における、各セルにさらにナノワイヤ型アクチュエータが実装された図６０のアレイに類似のアレイを示す。
【図６２】図６２は、本発明のいくつかの実施例におけるナノワイヤ型インタフェース回路およびアクチュエータを示す。
【図６３】図６３は、本発明のいくつかの実施例におけるナノワイヤ型インタフェース回路およびアクチュエータを示す。
【図１】
2006501690.tif 000004
【図２】
2006501690.tif 000005
【図３】
2006501690.tif 000006
【図４Ａ】
2006501690.tif 000007
【図４Ｂ】
2006501690.tif 000008
【図４Ｃ】
2006501690.tif 000009
【図５】
2006501690.tif 000010
【図６】
2006501690.tif 000011
【図７】
2006501690.tif 000012
【図８】
2006501690.tif 000013
【図９】
2006501690.tif 000014
【図１０】
2006501690.tif 000015
【図１１】
2006501690.tif 000016
2006501690.tif 000017
2006501690.tif 000018
【図１４】
2006501690.tif 000019
2006501690.tif 000020
2006501690.tif 000021
【図１５Ｃ】
2006501690.tif 000022
【図１６】
2006501690.tif 000023
【図１７】
2006501690.tif 000024
【図１８】
2006501690.tif 000025
【図１９】
2006501690.tif 000026
【図２０】
2006501690.tif 000027
【図２１】
2006501690.tif 000028
【図２２】
2006501690.tif 000029
2006501690.tif 000030
【図２４】
2006501690.tif 000031
【図２５】
2006501690.tif 000032
【図２６】
2006501690.tif 000033
【図２７】
2006501690.tif 000034
【図２８】
2006501690.tif 000035
【図２９】
2006501690.tif 000036
【図３０】
2006501690.tif 000037
【図３１Ａ】
2006501690.tif 000038
【図３１Ｂ】
2006501690.tif 000039
【図３２】
2006501690.tif 000040
【図３３】
2006501690.tif 000041
【図３４】
2006501690.tif 000042
【図３５】
2006501690.tif 000043
【図３６】
2006501690.tif 000044
【図３７】
2006501690.tif 000045
【図３８】
2006501690.tif 000046
【図３９】
2006501690.tif 000047
【図４０】
2006501690.tif 000048
【図４１】
2006501690.tif 000049
【図４２】
2006501690.tif 000050
【図４３】
2006501690.tif 000051
【図４４】
2006501690.tif 000052
【図４５】
2006501690.tif 000053
【図４６】
2006501690.tif 000054
【図４７】
2006501690.tif 000055
【図４８】
2006501690.tif 000056
【図４９】
2006501690.tif 000057
【図５０】
2006501690.tif 000058
【図５１】
2006501690.tif 000059
【図５２Ａ】
2006501690.tif 000060
【図５２Ｂ】
2006501690.tif 000061
【図５３】
2006501690.tif 000062
【図５４】
2006501690.tif 000063
【図５５】
2006501690.tif 000064
【図５６】
2006501690.tif 000065
【図５７】
2006501690.tif 000066
【図５８】
2006501690.tif 000067
【図５９】
2006501690.tif 000068
【図６０】
2006501690.tif 000069
【図６１】
2006501690.tif 000070
【図６２】
2006501690.tif 000071
【図６３】
2006501690.tif 000072
【国際調査報告】
2006501690.tif 000073