(57)【要約】第一のドーパント注入工程中にゲート（１０）をマスクとして用いてチャネル（１１）を覆うゲート（１０）を有する多結晶シリコンＧＯＬＤＤＴＦＴが製造される。エッチングプロセスにおいてフィレット（１７）により確定される薄い金属層（１９）の部分を備えるスペーサ（１３，１４）がゲート（１０）近傍に形成される。ソース及びドレイン領域をドーピングするためにスペーサ及びゲートがマスクとして用いられ、このように、自己整合製造技術が提供される。
2006505121.tif 000002
【特許請求の範囲】
【請求項１】
ソースとドレインとの間に延在する多結晶シリコン・チャネルと、
前記チャネルを覆い、直立ゲート横壁を確定する厚みを有するゲートと、
ＬＤＤ領域と、そして、
前記ＬＤＤ領域を覆うスペーサとを備え、
前記スペーサは、前記ＬＤＤ領域を覆い、そして、前記直立ゲート横壁に沿って延在する導電領域を備えるＴＦＴ。
【請求項２】
前記導電領域は、前記ゲートの厚みより薄く、そして、前記ＬＤＤ領域を覆う第一の部分と、前記ゲートの前記直立ゲート横壁に沿って延在する第二の部分とを有する層を備える請求項１に記載のＴＦＴ。
【請求項３】
前記導電領域は導電材料の層を備える請求項２に記載のＴＦＴ。
【請求項４】
前記層はスパッタリングにより堆積された金属層である請求項３に記載のＴＦＴ。
【請求項５】
前記層はドープされた半導体材料を備える請求項３に記載のＴＦＴ。
【請求項６】
前記導電領域の前記第一の部分上にフィレットを含む請求項２乃至５いずれかに記載のＴＦＴ。
【請求項７】
請求項１乃至６いずれかに記載のＴＦＴを含むアクティブマトリクス表示装置のためのアクティブプレート。
【請求項８】
請求項７記載のアクティブプレートと、パッシブプレートと、前記アクティブプレートと前記パッシブプレートとの間に挟まれた液晶材料の層とを備えたアクティブマトリクス液晶表示装置。
【請求項９】
直立ゲート横壁を有し、チャネルを覆うゲートを有する多結晶シリコン・チャネルＴＦＴを製造する方法であって、
絶縁層により多結晶シリコン層から分離されたゲートを設ける工程と、
前記ゲートをマスクとして用い、前記多結晶シリコン層にドーパントを注入する工程と、
前記注入工程の後に、前記多結晶シリコン層を覆い、そして、前記ゲート横壁に沿って延在する導電領域を備えるスペーサを前記ゲート近傍に形成する工程と、
ソース領域又はドレイン領域と前記チャネルとの間の前記多結晶シリコン層内のＬＤＤ領域を前記スペーサが覆うように、前記ゲートと前記スペーサとをマスクとして用いて前記多結晶シリコン層にドーパントを注入する方法。
【請求項１０】
前記スペーサ形成工程は、
前記多結晶シリコン層及び前記ゲート上部に導電材料の層を堆積させ、
前記堆積された層を選択的にエッチングして、前記スペーサに前記多結晶シリコン層を覆う第一の部分と前記ゲートの前記ゲート横壁に沿って延在する第二の部分とを形成する請求項９に記載の方法。
【請求項１１】
前記導電材料の層を前記ゲートの厚みより薄い厚みに堆積させる請求項１０に記載の方法。
【請求項１２】
前記導電材料を非コンフォーマル層に堆積させる請求項１０又は１１に記載の方法。
【請求項１３】
前記層をスパッタリングにより堆積させる請求項１０乃至１２いずれかに記載の方法。
【請求項１４】
前記層を金属層として堆積させる請求項１０乃至１３いずれかに記載の方法。
【請求項１５】
前記導電材料の選択的エッチングは、前記第一の部分上部にフィレットを形成し、そして、前記フィレットにより保護されていない前記層を選択的にエッチングする求項１０又は１１に記載の方法。
【請求項１６】
前記導電層上にさらなる層を堆積させ、そして、前記さらなる層を選択的にエッチングして前記さらなる層から前記フィレットを形成する請求項１３に記載の方法。
【請求項１７】
前記さらなる層をコンフォーマル層として堆積させる請求項１６に記載の方法。
【請求項１８】
前記さらなる層をＳｉを含む層として堆積させる請求項１６に記載の方法。
【請求項１９】
前記さらなる層をＣＶＤにより堆積させる請求項１５乃至１８いずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス液晶表示装置（ＡＭＬＣＤ）や他のフラットパネル表示装置等に用いることができる薄膜トランジスタ（ＴＦＴ）に関する。
【背景技術】
【０００２】
この技術分野で知られているように、ＴＦＴはＡＭＬＣＤ及び他のフラットパネル表示装置に用いられ、表示装置の各画素の状態を制御する。それらは、例えば、米国特許ＵＳ−Ａ−５１３０８２９に記載されているように、多結晶半導体膜を用いて、ガラスやプラスティック材料等の安価な絶縁基板上に形成することができる。
【０００３】
従来のＴＦＴは二酸化シリコン等の絶縁層を備え、二酸化シリコン層上に、高濃度にドープされたソース及びドレイン領域間に延在するポリシリコン・チャネルが形成されている。ポリシリコン層はアニールプロセスによりアモルファスシリコンの層から形成でき、これは、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８２（８）１５Ｏｃｔ９７Ｓ．Ｄ．Ｂｒｏｔｈｅｒｔｏｎ，Ｄ．Ｊ．ＭｃＣｕｌｌｏｃｈ  ｅｔ  ａｌ．に記載されているように、エキシマレーザを用いて行うことができる。チャネルは絶縁層により覆われ、絶縁層はゲート領域により覆われる。高濃度にドープされたソース及びドレイン領域は、自己整合構造を得るためにゲートをマスクとして用いて、ポリシリコン層内に注入によりイオン形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この従来の方法の問題は、高ドレインバイアス、例えば１０Ｖを越えると、ホットキャリアの挙動が不安定になることで、これは、特に、そのような電圧がよく用いられるＡＭＬＣＤでのＴＦＴの動作を悪化させることがある。さらに、ポリシリコン・チャネル領域と高濃度にドープされたドレイン領域とにおける欠陥によりトランジスタがオフ状態の時にリーク電流が流れることがある。これらの欠陥によりトランジスタがオン状態の時のチャネル移動度が少なくなることもある。
【０００５】
ドレイン電界を緩和させるために、アンドープ・ポリシリコン・チャネルと高濃度にドープされたドレイン領域との間に低濃度にドープされたドレイン（ＬＤＤ）領域を含むことによりこれらの問題を解決することが提案されている。ＵＳ−Ａ−５７８６２４１は、ゲート下のアンドープ・ポリシリコン・チャネルと高濃度にドープされたドレイン領域との間にＬＤＤ領域を有するポリシリコン・チャネルＴＦＴを開示している。対応する低濃度にドープされた領域が、さらに、高濃度にドープされたソース領域とアンドープ・チャネルとの間に形成されている。ＬＤＤ領域はオフ状態時のピーク電界及びリーク電流を低減する。ＬＤＤ領域はゲートをマスクとして用いたイオン注入により、低濃度にドーピングすることにより形成される。アンドープ絶縁二酸化シリコンのスペーサ領域がゲートの両側に形成され、そして、ゲート及びスペーサの両者をマスクとして用いたイオン注入により、ポリシリコン層を高濃度にドーピングすることにより、高濃度にドープされたソース及びドレイン領域とゲート下のアンドープ・チャネルとの間のスペーサ領域の下にＬＤＤ領域が形成される。
【０００６】
これらＬＤＤ領域の欠点は、オン状態時のチャネル電流に影響を与えることである。
【０００７】
ＴＦＴのゲートがＬＤＤ領域と重なって、ゲートが重なったＬＤＤ又はＧＯＬＤＤ領域が得られるようにＴＦＴのゲートを設けることが提案されている。このような積層構造となることにより、ゲートよりＬＤＤ領域に電界が印加され、これが、トランジスタがオン状態の時のそれら領域の抵抗を小さくするという効果がある。“Ｔｈｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｓｅｄ  Ｐｏｌｙ−Ｓｉ  ＴＦＴｓ”，Ｓ．Ｄ．Ｂｒｏｔｈｅｒｔｏｎ，Ｊ．Ｒ．Ａｙｒｅｓ  ｅｔａｌ，Ｅｌｅｃｔｒｏｎｃｈｅｍｉｃａｌ  Ｓｏｃ．Ｐｒｏｃ．Ｖｏｌ．９８−２２（１９９８）ｐｐ．２５−４３を直接引用する。これは、ＧＯＬＤＤＴＦＴの特性について議論し、そして、最初にＴＦＴのチャネル内にＬＤＤ領域を形成し、次に、ゲートで覆って、ＧＯＬＤＤ構造を形成することにより行われるＧＯＬＤＤ領域の形成を提案している。
【０００８】
この発明の目的は、自己整合（ＳＡ）技術により製造することができるＧＯＬＤＤ領域を有するＴＦＴを提供するものである。
【課題を解決するための手段】
【０００９】
この発明によれば、ソースとドレインとの間に延在する多結晶シリコン・チャネルと、前記チャネルを覆い、直立ゲート横壁を確定する厚みを有するゲートと、ＬＤＤ領域と、そして、前記ＬＤＤ領域を覆うスペーサとを備え、前記スペーサは、前記ＬＤＤ領域を覆い、そして、前記直立ゲート横壁に沿って延在する導電領域を備えるＴＦＴが提供される。
【００１０】
前記導電領域は、前記ゲートの厚みより薄く、そして、前記ＬＤＤ領域を覆う第一の部分と、前記ゲートの前記直立ゲート横壁に沿って延在する第二の部分とを有する層を備えると好ましい。
【００１１】
この発明は、さらに、直立ゲート横壁を有し、チャネルを覆うゲートを有する多結晶シリコン・チャネルＴＦＴを製造する方法であって、絶縁層により多結晶シリコン層から分離されたゲートを設ける工程と、前記ゲートをマスクとして用い、前記多結晶シリコン層にドーパントを注入する工程と、前記注入工程の後に、前記多結晶シリコン層を覆い、そして、前記ゲート横壁に沿って延在する導電領域を備えるスペーサを前記ゲート近傍に形成する工程と、ソース領域又はドレイン領域と前記チャネルとの間の前記多結晶シリコン層内のＬＤＤ領域を前記スペーサが覆うように、前記ゲートと前記スペーサとをマスクとして用いて前記多結晶シリコン層にドーパントを注入する方法を含む。
【００１２】
前記スペーサは、前記チャネル及び前記ゲート上部に導電材料の層を堆積させ、前記堆積された層を選択的にエッチングして、前記スペーサに前記チャネルを覆う第一の部分と前記ゲートの前記ゲート横壁に沿って延在する第二の部分とを形成するようにして形成されてもよい。前記堆積された層は前記ゲートの厚みより薄い厚みを有してもよい。それは導電材料の非コンフォーマル層であってもよい。好ましい実施形態では、それはスパッタリングにより堆積された金属層を備える。
【００１３】
前記導電層の前記選択的エッチングは、前記第一の部分を覆うフィレットを形成し、そして、前記フィレットにより保護されていない前記層を選択的にエッチングするように行われてもよい。
【００１４】
Ｓｉを含むコンフォーマルな層でもよいさらなる層を前記導電層上に、例えば、ＰＥＣＶＤにより堆積させ、そして、選択的にエッチングして前記フィレットを形成してもよい。
【発明を実施するための最良の形態】
【００１５】
この発明がさらに完全に理解されるために、従来技術並びにこの発明の実施形態が添付図面を参照して説明される。
【００１６】
図１Ａを参照すると、ＡＭＬＣＤパネルのアクティブプレート３０が、光学的に透明であってもよい平面支持体１を備え、この上に、それ自体はこの技術分野でよく知られている方法で、ＬＣＤ画素Ｐのアクティブスイッチングマトリクスが設けられている。画素Ｐｘ，ｙは直交ｘ，ｙアレイとして配され、ｘ及びｙ駆動回路Ｄ１，Ｄ２により動作する。よく知られているように、ＡＭＬＣＤパネルは、図１Ｂに概略的に示されるように、アクティブプレート３０とパッシブプレート３４との間に液晶材料の層３２を挟み込むことにより形成されてもよい。
【００１７】
例えば、画素Ｐ０，０を考えると、これは、ゲートが駆動線ｘ０に結合され、ソースが駆動線ｙ０に結合されるＴＦＴ０，０により異なる光学的透過率で切り替えられる液晶表示素子Ｌ０，０を含んでいる。ＴＦＴのドレインが表示素子Ｌ０，０に接続され、適切な電圧を線ｘ０、ｙ０に供給することにより、トランジスタＴＦＴ０，０がオン、オフで切り替えられ、従って、ＬＣＤ素子Ｌ０，０の動作が制御される。表示装置の画素Ｐの各々は同様な構造であり、それ自体は既知である方法により、ｘ及びｙ駆動回路Ｄ１，Ｄ２の動作により、行毎に、それらの画素をスキャンすることができることは理解されるところである。
【００１８】
図２は、この発明のＴＦＴを示し、これは、図１Ａ及び１Ｂに示される構造のアクティブプレート又はＡＭＬＣＤに用いることができる。このＴＦＴは断面が示され、ガラス又はプラスティック基板１上に形成され、そして、ＰＥＣＶＤにより形成された窒化シリコンの層２を備え、これは、やはり、この技術分野でよく知られているようにＰＥＣＶＤにより堆積された二酸化シリコンの層３により覆われている。
【００１９】
このＴＦＴはポリシリコンの層４内に形成されたチャネル１１を有し、ポリシリコン層４は最初アモルファスシリコンとして堆積され、そして、多結晶状態にアニールされ、これが、ｎ＋に高濃度にドープされて、金属オーミックコンタクト７，８を有するソース及びドレイン領域５，６を形成する。多結晶層４は二酸化シリコン９に覆われ、これは、Ａｌ又はＴｉ等の金属、又は、Ａｌ（１％Ｔｉ）合金等のそれらの合金により形成される導電ゲート領域１０に覆われる。
【００２０】
ポリシリコン層４は、アンドープ・チャネル領域１１を含み、これは、高濃度にドープされたｎ＋領域５，６とアンドープ・チャネル領域１１との間にｎ−でドープされたＬＤＤ領域１２ａ、１２ｂと共にゲート９の下部側にある。
【００２１】
スペーサ領域１３，１４がＬＤＤ領域１２ａ、１２ｂを覆っている。スペーサ領域１３，１４は電気的伝導材料より作られ、この例では、金属が、ＬＤＤ領域１２ａ、１２ｂ上部の酸化層９とゲート１０の直立横壁１５，１６との両者に沿って延在する層内に堆積されている。従って、図２に見られるように、スペーサ領域は、ゲート１０の上方に延在する横壁１５，１６に沿って延在する第一の部分１３ａ、１４ａと、ＬＤＤ領域１２ａ、１２ｂを覆うように絶縁酸化層９の表面に沿って延在する第二の部分１３ｂ、１４ｂとを含んでいる。ｎ＋Ｓｉ又は二酸化シリコン等の材料によるフィレット１７がスペーサ領域１３ｂ、１４ｂを覆っている。装置全体が二酸化シリコンの絶縁層１８により覆われている。
【００２２】
図２の装置を製造する方法が、ここで、図３を参照して説明される。図３Ａを参照すると、従来のＰＥＣＶＤにより窒化シリコン２の層を堆積して１００ｎｍの厚みでガラス基板１が作られる。その後、二酸化シリコンの層が厚み３００乃至４００ｎｍで成長される。
【００２３】
そして、アモルファスシリコンの層４がＰＥＣＶＤにより４０ｎｍの厚みに堆積される。アモルファスシリコン層４は、例えば、エキシマレーザでアニールされて、ポリシリコンに変化する。その後、二酸化シリコン層５が厚み４０乃至１５０ｎｍで成長される。さらなる詳細はＪ．Ａｐｐｌ．Ｐｈｙｓ．８２（８）１５Ｏｃｔ９７Ｓ．Ｄ．Ｂｒｏｔｈｅｒｔｏｎ，Ｄ．Ｊ．ＭｃＣｕｌｌｏｃｈ  ｅｔ  ａｌ．を参照されたい。
【００２４】
その後、スパッタ堆積により、金属層が０．５乃至１μｍの厚みｔに堆積される。この堆積された金属層が従来のフォトリソグラフィ及びエッチング技術によりパターンニングされて、図３Ａに見られるように、ゲート領域１０が確定される。
【００２５】
図３Ｂを参照すると、ＬＤＤ領域１２ａ、１２ｂを形成するために、ゲート領域１０がマスクとして用いられて層４内に比較的低強度でドーパントが注入される。このプロセスの間、ゲートにより設けられたマスクの下部の層４の領域はドープされずに残る。ドーパントは、ｃｍ―２当たり３Ｅ１２−３Ｅ１３の原子のドーパント濃度となるようなＰイオンを備えてもよい。
【００２６】
図３Ｃを参照すると、例えば、Ｃｒの薄い金属層１９が、スパッタリング等の標準の非コンフォーマルな技術により、装置上面に５０乃至１５０ｎｍの厚みに堆積される。層１９の厚みは実質的にゲート領域１０の厚みｔより薄いので、スパッタリングプロセスにより基板１をオーバヒートすることがなく、ダメージを与えることもない。
【００２７】
図３Ｄを参照すると、例えば、ｎ＋Ｓｉのコンフォーマル層２０が、スパッタリング又はＰＥＣＶＤにより、典型的には、０．５μｍ乃至１．０μｍの厚みに堆積され、そして、例えば、反応性イオンエッチング（ＲＩＥ）による、異方性又はプラナーエッチングが行われて、電気的絶縁フィレット１７が設けられる。
【００２８】
その後、金属層１９がエッチングされて、フィレット１７により覆われていない金属領域が除去される。その結果得られる構造が図３Ｆに示されている。薄いＣｒ層１９にとって適切なウエットエッチャントはヘクサニトラトセラテ（ｈｅｘａ−ｎｉｔｒａｔｏ―ｃｅｒａｔｅ（ＩＶ））アンモニウムと硝酸との水溶性混合物である。しかし、この技術分野の当業者にとって明らかなように、他のウエット又はドライエッチャントにより、より適切にエッチングされる他の金属又は合金を層１９に用いてもよい。エッチングプロセスにより、ゲート電極１０の上方側横端部１５，１６に沿って延在する領域１３ａ，１４ａと、酸化層９の表面領域２１，２２に沿って延在する領域１３ｂ，１４ｂとを有する電気的伝導スペーサ領域１３，１４がゲート電極１０の両側に堆積される。
【００２９】
高濃度にドープされたソース及びドレイン領域５，６の注入の間、フィレット１７と共にスペーサ領域１３，１４がマスクとして用いられる。この目的のために、Ｐイオンが基板に対して矢印Ｘの方向に向けられ、層４内に注入されてソース及びドレイン電極５，６となる。既に低濃度にドープされている領域１２ａ、１２ｂがスペーサ領域１３，１４及びフィレット１７によるマスクされる。このようにしてＧＯＬＤＤ構造が得られる。ゲートを横方向に拡張するために導電スペーサ領域１３，１４がゲート領域１０と電気的にコンタクトがとられ、領域１３，１４がゲートの一部を成し、そして、ＬＤＤ領域１２ａ、１２ｂと重なる。
【００３０】
その後、図３Ｇに見られるように、二酸化シリコンの表面安定化層１８が、例えば、ＰＥＣＶＤにより３００ｎｍの厚みに堆積される。その後、高濃度にドープされたソース及びドレイン領域５，６への外部からの電気的接続が可能になるように、従来のパターンニング及び堆積技術により、金属ソース及びドレイン・コンタクト７，８（図２に見られる）が堆積される。
【００３１】
従来のＴＦＴでは、ドレインバイアス＞１０Ｖでホットキャリアの挙動が不安定になるが、この発明のＴＦＴでは、２０Ｖまで安定している。
【００３２】
ここに述べた製造技術の長所は、現代のＴＦＴ製造において簡単に利用できる標準の堆積技術、即ち、スパッタ堆積及びＣＶＤが利用できるということである。スパッタ堆積はスペーサ領域１３，１４を形成する金属層１９に用いることができ、ＰＥＣＶＤ堆積はフィレット１７を形成するＳｉを基にした層２０に用いることができる。従って、さらなる複雑な堆積技術を用いることなしに、ＴＦＴ製造で既に用いられているプロセスを若干変更することにより、ここに述べたＴＦＴを製造することができる。
【００３３】
本開示を読むことにより、他の変形、変更がこの技術分野の当業者にとって明らかとなる。そのような変形、変更は、既に知られている、ＴＦＴ、他の半導体装置、そして、その構成部品を備えた電子装置の設計、製造、そして、使用であって、ここに述べた特徴の代わりに又は加えることができる同等又は他の特徴を含んでもよい。この出願ににおいては、特定の特徴の組み合わせについて請求項が規定されているが、この発明の開示の範囲は、この発明と同様に同じ技術的問題のいずれか又はすべてを軽減するしないに関わらず、ここに明瞭に又は暗黙の内に又は一般化されて開示され、如何なる請求項に規定されたこの発明に関係ある無しに関わらない如何なる特徴又はこれら特徴の組み合わせを含むものである。出願人は、本出願の、又は、これから派生する如何なるさらなる出願の審査中において、そのような特徴且つ又はそのような特徴の組み合わせについて新しい請求項を作成することができることをここに告げるものである。
【図面の簡単な説明】
【００３４】
【図１Ａ】ＴＦＴを実装した既知のアクティブパネルを概略的に示す図である。
【図１Ｂ】ＴＦＴを実装した既知のＡＭＬＣＤを概略的に示す図である。
【図２】この発明の実施形態によるＴＦＴの概略断面図である。
【図３Ａ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｂ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｃ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｄ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｅ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｆ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
【図３Ｇ】図２に示されたＴＦＴを製造するためのプロセス工程の概略断面図である。
2006505121.tif 000003
【図２】
2006505121.tif 000004
2006505121.tif 000005
2006505121.tif 000006
2006505121.tif 000007
【国際調査報告】
2006505121.tif 000008
2006505121.tif 000009