(57)【要約】高周波電磁発振を発生させる発振器回路が、少なくとも１つの入力と少なくとも１つの出力とを有する増幅器構成と、増幅器構成の少なくとも１つの出力に接続される水晶振動子と、少なくとも１つの入力が、水晶振動子と、水晶振動子に接続された少なくとも１つの、増幅器構成の出力とに接続され、少なくとも１つの出力が、増幅器構成の入力または少なくとも１つの入力に反結合されたバンドパス・フィルタ構成とを含む。バンドパス・フィルタ構成の振幅−周波数特性および／または位相−周波数特性を、増幅器構成および水晶振動子の振幅−周波数特性および位相−周波数特性の関数として設計することにより、水晶振動子の選択された高調波に対してのみ発振条件が満たされ、この選択された、水晶振動子の高調波によって形成される高周波電磁発振をバンドパス・フィルタ構成の出力において利用することができる。この発振器回路は、シンプルに構成され、干渉の影響を少なくともほぼ受けない動作が可能である。
2006510254.tif 000002
【特許請求の範囲】
【請求項１】
高周波電磁発振を発生させる発振器回路であって、
少なくとも１つの入力と少なくとも１つの出力を有する増幅器構成と、
前記増幅器構成の少なくとも１つの出力に接続された水晶振動子と、
少なくとも１つの入力が、前記水晶振動子と、前記水晶振動子に接続された、前記増幅器構成の少なくとも１つの出力とに接続され、少なくとも１つの出力が、前記増幅器構成の入力または少なくとも１つの入力に反結合されたバンドパス・フィルタ構成とを含み、
前記バンドパス・フィルタ構成の振幅−周波数特性および／または位相−周波数特性を、前記増幅器構成および前記水晶振動子の振幅−周波数特性および位相−周波数特性に応じて設計することにより、前記水晶振動子の選択された高調波に対してのみ発振条件が満たされ、前記選択された水晶振動子の高調波によって形成される高周波電磁発振を前記バンドパス・フィルタ構成の出力において利用することができる発振器回路。
【請求項２】
前記増幅器構成が、いずれの場合にも、少なくともほぼ対称な入力および出力（差動入力および差動出力）の少なくとも１対を有し、第１の基準電位に関して少なくともほぼ対称に動作する電磁発振（差動信号として知られる）を処理するよう設計されることを特徴とする、請求項１に記載の発振器回路。
【請求項３】
前記増幅器構成が、２つの電界効果トランジスタを備えた差動増幅器回路を含み、前記２つの電界効果トランジスタのソース端子同士が結合され、前記２つの各電界効果トランジスタのゲート端子が前記増幅器構成の差動入力の一方に結合され、前記２つの各電界効果トランジスタのドレイン端子が前記増幅器構成の差動出力の一方を形成し、前記各ドレイン端子がさらに、それぞれ、少なくとも１つの電解効果トランジスタ（出力負荷トランジスタ）を含む負荷経路を介して、第２の基準電位を保持する端子に結合されることを特徴とする、請求項２に記載の発振器回路。
【請求項４】
前記増幅器構成が、前記出力負荷トランジスタのゲート端子に供給される制御電圧を生成する制御電圧生成段を含むことを特徴とする、請求項３に記載の発振器回路。
【請求項５】
前記制御電圧生成段が、定電流源と、ドレイン端子とゲート端子の間をブリッジされた電解効果トランジスタとを含む直列回路を含むことを特徴とする、請求項４に記載の発振器回路。
【請求項６】
前記増幅器構成が、３つの電界効果トランジスタを有する動作点調整段を含み、前記３つのうちの第１の電界効果トランジスタが第１の負荷経路に配置され、前記３つのうちの第２の電界効果トランジスタが第２の負荷経路に配置され、前記２つの各電界効果トランジスタがその配置場所で前記出力負荷トランジスタに直列に接続され、前記３つのうちの第３の電界効果トランジスタが、前記制御電圧生成段の定電流源と電解効果トランジスタを含む直列回路に直列に接続され、前記動作点調整段の前記３つのうちの第１の電解効果トランジスタのゲート端子が前記増幅器構成の第１の差動出力に接続され、前記動作点調整段の前記３つのうちの第２の電解効果トランジスタのゲート端子が前記増幅器構成の第２の差動出力に接続され、前記動作点調整段の前記３つのうちの第３の電解効果トランジスタのゲート端子が前記出力負荷トランジスタのゲート端子に接続され、前記動作点調整段の前記３つの電解効果トランジスタが、前記３つの電解効果トランジスタのソース端子により、前記第２の基準電位を保持する端子に配線されることを特徴とする、請求項５に記載の発振器回路。
【請求項７】
前記増幅器構成が、
前記増幅器構成の各差動入力と、
前記差動入力と結合された前記増幅器構成を有する前記差動増幅器回路の電解効果トランジスタのゲート端子と、
前記電解効果トランジスタのドレイン端子によって形成される差動出力との間にハイパス回路をいずれの場合にも含むオフセット補償装置を含み、
前記ハイパス回路の制限周波数が、前記発振器回路の周波数動作範囲に比べると小さいことを特徴とする、請求項３に記載の発振器回路。
【請求項８】
前記各ハイパス回路がコンデンサを含み、前記コンデンサを介して、前記増幅器構成の差動入力が、前記増幅器構成を含む前記差動増幅器回路の電界効果トランジスタのゲート端子に結合され、前記各ハイパス回路がさらにオーム抵抗素子を含み、前記オーム抵抗素子を介して、前記増幅器構成を含む前記差動増幅器回路の電解効果トランジスタのゲート端子が、前記電解効果トランジスタのドレイン端子によって形成される、前記増幅器構成の差動出力に結合されることを特徴とする、請求項７に記載の発振器回路。
【請求項９】
請求項３に記載の発振器回路であって、前記増幅器構成が補助始動回路に結合され、前記発振器回路が動作状態に入るときのあらかじめ決められた時間の間に、前記増幅器構成を含む前記差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのゲート端子に、前記補助始動回路によって差動電圧が供給されることを特徴とする発振器回路。
【請求項１０】
請求項９に記載の発振器回路であって、前記補助始動回路が、好ましくは、
前記増幅器構成を含む前記差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのうちの第１の電解効果トランジスタのゲート端子と、第３の基準電位との間に配置された第１の電界効果トランジスタと、
前記増幅器構成を含む前記差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのうちの第２の電解効果トランジスタのゲート端子と、第３の基準電位との間に配置された第２の電界効果トランジスタと、
前記発振器回路が動作状態に入るときに、少なくともほとんどパルス形状またはステップ形状である始動信号を供給する始動信号入力と、
遅延段とを含み、
前記始動信号入力が、前記補助始動回路の第１の電解効果トランジスタのゲート端子に直接結合され、かつ、前記遅延段を介して、前記補助始動回路の第２の電解効果トランジスタのゲート端子に結合されることを特徴とする発振器回路。
【請求項１１】
前記増幅器構成によって差動信号の形で発生する電磁発振を供給するために、前記水晶振動子が、二端子回路の形をとり、いずれの場合にも前記水晶振動子の一方の端子が、いずれの場合にも、前記増幅器構成の差動出力対の一方の出力に接続されることを特徴とする、請求項２に記載の発振器回路。
【請求項１２】
前記バンドパス・フィルタ構成が、いずれの場合にも、少なくともほぼ対称な入力および出力（差動入力および差動出力として知られる）の少なくとも１対を有し、第４の基準電位に関して少なくともほぼ対称に動作する電磁発振（差動信号として知られる）を処理するよう設計されることを特徴とする、請求項１に記載の発振器回路。
【請求項１３】
前記バンドパス・フィルタ構成が、前記バンドパス・フィルタ構成の差動入力の少なくとも１対において、前記水晶振動子の端子に接続されている、前記増幅器構成の差動出力対に少なくとも接続され、前記バンドパス・フィルタ構成の差動出力の少なくとも１対において、前記増幅器構成の差動入力の少なくとも１対に接続されることを特徴とする、請求項１２に記載の発振器回路。
【請求項１４】
前記バンドパス・フィルタ構成が、少なくとも２つの低性能バンドパス段のカスケード接続として設計されることを特徴とする、請求項１３に記載の発振器回路。
【請求項１５】
前記各バンドパス段が、ソース端子同士を結合された２つの電界効果トランジスタを有する差動増幅器回路と、１対の差動入力と、１対の差動出力とを有し、前記各差動入力が前記ハイパス回路の１つを介して前記電解効果トランジスタのうちの一方の電界効果トランジスタのゲート端子に結合され、前記電解効果トランジスタの各ドレイン端子が前記バンドパス段の差動出力の一方を形成し、前記各ドレイン端子がさらに、前記ローパス回路の１つを介して、第５の基準電位を保持する端子に接続され、カスケード接続で配置される前記バンドパス段のうちの第１のバンドパス段の差動入力が、前記水晶振動子の端子に接続される、前記バンドパス・フィルタ構成の差動入力を形成し、カスケード接続で配置される前記バンドパス段のうちの最終のバンドパス段の差動出力が、前記増幅器構成の差動入力に接続される、前記バンドパス・フィルタ構成の差動出力を形成するよう、前記バンドパス段が設計されることを特徴とする、請求項１４に記載の発振器回路。
【請求項１６】
前記ハイパス回路および／または前記ローパス回路がＲＣ回路の形をとることを特徴とする、請求項１５に記載の発振器回路。
【請求項１７】
前記ＲＣ回路が切り替え可能なオーム抵抗を備えることを特徴とする、請求項１６に記載の発振器回路。
【請求項１８】
基準抵抗を有するＲＣ回路において、前記切り替え可能なオーム抵抗の抵抗値をトリミングするトリミング回路を特徴とする、請求項１７に記載の発振器回路。
【請求項１９】
前記バンドパス・フィルタ構成の少なくとも１対の差動出力に結合され、前記差動出力から出力された差動信号を、前記第４の基準電位に関して非対称に動作する電磁発振に変換する変換器回路を特徴とする、請求項１２に記載の発振器回路。
【請求項２０】
前記変換器回路が、
ソース端子同士を結合された電界効果トランジスタを有する差動増幅器として設計され、変換される差動信号が供給される入力段と、
ゲート端子同士を結合された電界効果トランジスタを有し、前記変換器回路の前記入力段の第１の差動出力信号を第１の中間信号にミラーリングするよう設計された第１のカレントミラー段と、
ゲート端子同士を結合された電界効果トランジスタを有し、前記変換器回路の前記入力段の第２の差動出力信号を第２の中間信号にミラーリングするよう設計された第２のカレントミラー段と、
ゲート端子同士を結合された電界効果トランジスタを有し、前記変換器回路の前記第１のカレントミラー段の前記第１の中間信号を第３の中間信号にミラーリングするよう設計された第３のカレントミラー段と、
電流ノードとして設計され、前記第３の中間信号から前記第２の中間信号を減算する減算回路と、
出力ドライバ回路とを含み、
前記第３のカレントミラー段がさらに補助スイッチオン段と補助スイッチオフ段と前記第４のカレントミラー段に結合され、
前記補助スイッチオン段が、前記第３のカレントミラー段の入力辺に第１のカスコード電界効果トランジスタを有し、
前記補助スイッチオフ段が第１のカスケード段を含み、
前記第１のカスケード段が、
前記第２のカレントミラー段に組み込まれ、前記第２のカレントミラー段と一緒に、前記変換器回路の前記入力段の前記第２の差動出力信号によって動作し、少なくとも複数のセグメントをまたいで前記第２の中間信号に本質的に比例する第４の中間信号を出力する第１の電界効果トランジスタと、
電界効果トランジスタとして設計される、第４のカレントミラー段の入力トランジスタと、
前記第４のカレントミラー段の入力辺にある第２のカスコード電界効果トランジスタとを含む直列回路を有し、
前記第４のカレントミラー段が、前記第４の中間信号を第５の中間信号にミラーリングし、前記第５の中間信号を前記第３のカレントミラー段に供給し、
電界効果トランジスタとして設計され、前記第４の中間信号を供給する入力トランジスタと、
電界効果トランジスタとして設計され、前記第５の中間信号を出力する出力トランジスタとを含み、
前記第１および第２のカスコード電界効果トランジスタの互いに結合されたゲート端子に共通カスコード・バイアス電圧を供給するためにカスコード・バイアス電圧生成回路が設けられることを特徴とする、請求項１９に記載の発振器回路。
【請求項２１】
前記カスコード・バイアス電圧生成回路が、第６の基準電位を保持する端子と第７の基準電位を保持する端子との間に配置される、第１および第２の電界効果トランジスタと定電流源とを含む直列回路を含み、前記第１の電界効果トランジスタのドレイン端子が前記第２の電界効果トランジスタのソース端子に接続され、前記第１および第２の電界効果トランジスタのゲート端子が、互いに接続され、さらに前記第２の電界効果トランジスタのドレイン端子に接続され、さらに前記第１および第２のカスコード電界効果トランジスタのゲート端子に接続されて、前記共通カスコード・バイアス電圧を供給することを特徴とする、請求項２０に記載の発振器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電磁発振を発生させる発振器回路に関する。
【背景技術】
【０００２】
モノグラフ「Ｈａｌｂｌｅｉｔｅｒ−Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ」（半導体回路）（Ｕ．Ｔｉｅｔｚｅ、Ｃｈ．Ｓｃｈｅｎｋら、第８版、Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ、１９８６年）のセクション１５．２．２、４５０〜４５１頁によれば、ピアース発振器は、水晶振動子を用いた基本周波数発振器として設計されている。この種の基本周波数発振器では、その回路構成が水晶振動子の基本波で発振する。
【０００３】
さらに、上記モノグラフ「Ｈａｌｂｌｅｉｔｅｒ−Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ」のセクション１５．２．３、４５２〜４５４頁によれば、３０ＭＨｚを超える周波数の水晶振動子は製造が困難である。水晶の安定性を有するこの種の発振器で高い周波数を発生させる方法として、このモノグラフでは、水晶振動子を高調波で励振することを提案している。これは、奇数次の高調波であれば水晶振動子が共振点を有するからである。上記モノグラフによれば、水晶を高調波で励振するためには、所望の周波数の付近で利得が最大になる増幅器が必要である。そのために、所望の高調波に同調するよう調整された付加ＬＣ共振回路の使用が提案されている。これに対応して修正されたハートレー発振器とコルピッツ発振器が提案されている。
【０００４】
これらの提案された発振器は、ＬＣ共振回路を備えている点が不利である。この種の共振回路は比較的製造コストが高く、現代的な半導体集積回路に比べてかなり広いスペースが必要である。また、そのような共振回路は、この種の半導体集積回路に外付けしなければならない部品であって、スペースの点でもコストの点でも好ましくない。
【０００５】
さらに、厳密には、この種の発振器においては、不要な共振周波数はすべて、あるいは少なくとも発振器の所望の周波数より低い、水晶振動子の共振周波数をすべて、個別のＬＣ直列共振回路で減衰させなければならない。たとえば、５次高調波を動作させるのであれば、基本波と３次高調波を、適切に調整されたＬＣ直列共振回路で減衰させなければならない。実際には、基本波を抑制し、３次高調波で動作する、高調波だけの発振器がよくある。
【０００６】
アナログ信号処理回路段とデジタル信号処理回路段を混成構造で含む回路構成では、ＣＭＯＳ半導体集積技術で製造される水晶発振器のほとんどで、「ジッタ」とも呼ばれる、不安定性の急激な上昇が見られる。これは、半導体基板電位または供給電圧に関して干渉が増えることによるものであり、いずれの種類の干渉も、たとえば、集積回路内のデジタル信号が原因である可能性がある。この種の発振器を用いてクロック信号を生成する場合は、このクロック信号に上述の不安定性が現れ、これは下段の位相ロック・ループ（ＰＬＬ）では完全には除去できない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、シンプルな構造を有し、上述の干渉の影響を少なくともほとんど受けない動作が可能な発振器回路を作成することを目的とする。
【課題を解決するための手段】
【０００８】
この目的は、本発明に従い、高周波電磁発振を発生させる発振器回路によって達成され、この回路は、
少なくとも１つの入力と少なくとも１つの出力を有する増幅器構成と、
その増幅器構成の少なくとも１つの出力に接続された水晶振動子と、
少なくとも１つの入力が、水晶振動子と、水晶振動子に接続された少なくとも１つの、増幅器構成の出力とに接続され、少なくとも１つの出力が、増幅器構成の入力または少なくとも１つの入力に反結合されたバンドパス・フィルタ構成とを含み、
バンドパス・フィルタ構成の振幅−周波数特性および／または位相−周波数特性を、増幅器構成および水晶振動子の振幅−周波数特性および位相−周波数特性に応じて設計することにより、水晶振動子の選択された高調波に対してのみ発振条件が満たされ、この選択された、水晶振動子の高調波によって形成される高周波電磁発振をバンドパス・フィルタ構成の出力において利用することができる。
【０００９】
本発明による発振器回路は、この種の、半導体集積回路として構成された発振器回路に部品を外付けすることなく、特に、発振器回路に水晶振動子を接続するために設けられた端子（すなわち、発振器回路の水晶端子）に外部部品を付加することなく、水晶振動子の選択された高調波の発生（オーバトーン発振）を可能にする。多くの場合、この種の水晶振動子の高調波の直接発生と、その高調波の、本発明による発振器回路とともに用いられる信号処理構成でのクロック信号としての利用は、より低い水晶振動子周波数によるＰＬＬを用いた周波数合成を不要にする。ＰＬＬを用いずにクロック信号を生成する場合、基本波モードで動作して、対応するクロック信号を生成する、同じ周波数の水晶振動子（基本波水晶振動子）と比較して、本発明による発振器回路は、この種の高調波で動作する水晶振動子（オーバトーン水晶振動子）の、コスト効率の高い利用を可能にする。
【００１０】
さらに、本発明による発振器回路は、この種の、半導体集積回路として構成された発振器回路において半導体基板電位または供給電圧の強い干渉がある場合でも、「ジッタ」と呼ばれる不安定性の影響を少なくともほとんど受けない発振の発生、およびこれによるクロック信号の生成を可能にする。したがって、本発明による発振器回路は、特に、アナログ信号処理回路段とデジタル信号処理回路段を混成構造で含む半導体集積回路での利用に好適である。
【００１１】
本発明による発振器回路の別の有利な実施形態では、増幅器構成が、いずれの場合にも、少なくともほぼ対称な入力および出力（差動入力および差動出力）の少なくとも１対を有し、第１の基準電位に関して少なくともほぼ対称に動作する電磁発振（差動信号）を処理するよう設計される。ここでは第１の基準電位として増幅器構成の直流動作点を選択することが好ましい。ここでは、増幅器構成の直流動作点と発振器回路の直流動作点が、全体を通して一致することが好ましい。
【００１２】
本発明による発振器回路の別のさらなる実施形態では、増幅器構成が、２つの電界効果トランジスタを備えた差動増幅器回路を含み、これら２つの電界効果トランジスタのソース端子同士が結合され、各電界効果トランジスタのゲート端子が増幅器構成の差動入力の一方に結合され、各電界効果トランジスタのドレイン端子が増幅器構成の差動出力の一方を形成し、この各ドレイン端子がさらに、それぞれ、少なくとも１つの電解効果トランジスタ（出力負荷トランジスタ）を含む負荷経路を介して、第２の基準電位を保持する端子に結合される。ここでは第２の基準電位としてアース電位を選択することが好ましい。
【００１３】
増幅器構成は、ここでは、出力負荷トランジスタのゲート端子に供給される制御電圧を生成する制御電圧生成段を含むことが好ましい。詳細には、制御電圧生成段は、ここでは、定電流源と、ドレイン端子とゲート端子の間をブリッジされた電解効果トランジスタとを含む直列回路を含むことが好ましい。
【００１４】
本発明による発振器回路のさらなる有利な実施形態は、増幅器構成が、３つの電界効果トランジスタを有する動作点調整段を含み、第１の電界効果トランジスタが第１の負荷経路に配置され、第２の電界効果トランジスタが第２の負荷経路に配置され、そのそれぞれのトランジスタがそこで出力負荷トランジスタに直列に接続され、第３の電界効果トランジスタが、制御電圧生成段の定電流源と電解効果トランジスタを含む直列回路に直列に接続され、動作点調整段の３つの電解効果トランジスタのうちの第１の電解効果トランジスタのゲート端子が増幅器構成の第１の差動出力に接続され、動作点調整段の３つの電解効果トランジスタのうちの第２の電解効果トランジスタのゲート端子が増幅器構成の第２の差動出力に接続され、動作点調整段の３つの電解効果トランジスタのうちの第３の電解効果トランジスタのゲート端子が出力負荷トランジスタのゲート端子に接続され、動作点調整段の３つの電解効果トランジスタが、そのソース端子により、第２の基準電位を保持する端子に配線されることにより、さらに特徴付けられる。
【００１５】
本発明による発振器回路の別の有利な実施形態によれば、増幅器構成が、
増幅器構成の各差動入力と、
この差動入力と結合された増幅器構成を含む差動増幅器回路の電解効果トランジスタのゲート端子と、
この電解効果トランジスタのドレイン端子によって形成される差動出力との間にハイパス回路をいずれの場合にも含むオフセット補償装置を含む。このハイパス回路の制限周波数は、発振器回路の周波数動作範囲に比べると小さい。
【００１６】
本発明によるこの発振器回路の好ましいさらなる実施形態では、各ハイパス回路がコンデンサを含み、このコンデンサを介して、増幅器構成の差動入力が、増幅器構成を含む差動増幅器回路の電界効果トランジスタのゲート端子に結合され、各ハイパス回路がさらにオーム抵抗素子を含み、このオーム抵抗素子を介して、増幅器構成を含む差動増幅器回路の電解効果トランジスタのゲート端子が、この電解効果トランジスタのドレイン端子によって形成される、増幅器構成の差動出力に結合される。
【００１７】
本発明による発振器回路の別の実施形態によれば、増幅器構成が補助始動回路（auxiliary starting circuit）に結合され、発振器回路が動作状態に入るときのあらかじめ決められた時間の間に、増幅器構成を含む差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのゲート端子に、補助始動回路によって差動電圧が供給される。
【００１８】
補助始動回路は、
増幅器構成を含む差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのうちの第１の電解効果トランジスタのゲート端子と、第３の基準電位との間に配置された第１の電界効果トランジスタと、
増幅器構成を含む差動増幅器回路の、ソース端子同士を結合された電解効果トランジスタのうちの第２の電解効果トランジスタのゲート端子と、第３の基準電位との間に配置された第２の電界効果トランジスタと、
発振器回路が動作状態に入るときに、少なくともほとんどパルス形状またはステップ形状である始動信号を供給する始動信号入力と、
遅延段とを含み、
始動信号入力が、補助始動回路の第１の電解効果トランジスタのゲート端子に直接結合され、かつ、遅延段を介して、補助始動回路の第２の電解効果トランジスタのゲート端子に結合されることが好ましい。ここでは第３の基準電位として、供給電圧端子に出力される供給電圧を選択することが好ましい。
【００１９】
本発明による発振器回路の別の有利な実施形態では、増幅器構成によって差動信号の形で発生する電磁発振を供給するために、水晶振動子が、二端子回路の形をとり、いずれの場合にもその一方の端子が、いずれの場合にも、増幅器構成の差動出力対の一方の出力に接続される。
【００２０】
本発明による発振器回路の別の有利な実施形態では、バンドパス・フィルタ構成が、いずれの場合にも、少なくともほぼ対称な入力および出力（差動入力および差動出力）の少なくとも１対を有し、第４の基準電位に関して少なくともほぼ対称に動作する電磁発振（差動信号）を処理するよう設計される。この第４の基準電位として、バンドパス・フィルタ構成の直流動作点を選択することが好ましい。
【００２１】
ここでは、バンドパス・フィルタ構成の直流動作点と発振器回路の直流動作点が、全体を通して一致することが好ましい。したがって、この場合は全体を通して、バンドパス・フィルタ構成の第４の基準電位が増幅器構成の第１の基準電位と類似し、発振器回路の直流動作点と類似する。
【００２２】
本発明による発振器回路のさらなる有利な実施形態によれば、バンドパス・フィルタ構成が、バンドパス・フィルタ構成の差動入力の少なくとも１対において、水晶振動子の端子に接続されている、増幅器構成の差動出力対に少なくとも接続され、バンドパス・フィルタ構成の差動出力の少なくとも１対において、増幅器構成の差動入力の少なくとも１対に接続される。
【００２３】
本発明によるこの発振器回路のさらなる有利な実施形態によれば、バンドパス・フィルタ構成が、少なくとも２つの低性能バンドパス段のカスコード接続として設計される。高性能バンドパス段が１つだけでも設計は可能であろう。ただし、この種の高性能バンドパス段は、低性能バンドパス段より消費電力が多くなる。さらに、中間周波数帯のバンドパス・フィルタ構成を遵守しながら高性能バンドパス段を必要な精度で製造するのは、半導体集積回路の製造の一般的な許容誤差では困難である。したがって、上述の好ましい開発によって、製造を簡素化し、発振器回路の電力要件を低減する。
【００２４】
バンドパス段は、詳細には次のように有利に設計される。すなわち、各バンドパス段は、ソース端子同士を結合された２つの電界効果トランジスタを有する差動増幅器回路と、１対の差動入力と、１対の差動出力とを有し、差動入力の各入力がハイパス回路の１つを介して一方の電解効果トランジスタのゲート端子に結合され、電解効果トランジスタの各ドレイン端子がバンドパス段の差動出力の一方を形成し、この各ドレイン端子がさらに、ローパス回路の１つを介して、第５の基準電位を保持する端子に接続され、カスケード接続で配置されるバンドパス段のうちの第１のバンドパス段の差動入力が、水晶振動子の端子に接続される、バンドパス・フィルタ構成の差動入力を形成し、カスケード接続で配置されるバンドパス段のうちの最終のバンドパス段の差動出力が、増幅器構成の差動入力に接続される、バンドパス・フィルタ構成の差動出力を形成する。第５の基準電位としてアース電位を選択することが好ましい。したがって、第２の基準電位が第５の基準電位と一致することが好ましい。
【００２５】
本発明による発振器回路の有利な開発によれば、ハイパス回路および／またはローパス回路がＲＣ回路として設計される。これらは、半導体集積技術によって高い周波数を発生させるために、発振器回路のその他の部品を用いて共通半導体本体上に構成できる。
【００２６】
このＲＣ回路は、切り替え可能なオーム抵抗を備えることが好ましい。それによって、本発明により、上記ＲＣ回路を用いて構成したハイパス回路および／またはローパス回路のフィルタ特性曲線を変更することが可能である。詳細には、有利な構成は、基準抵抗を有するＲＣ回路において、切り替え可能なオーム抵抗の抵抗値をトリミングする付加トリミング回路によって達成される。多くの場合、半導体集積回路の外側に配置されるのが一般的な、この種の基準抵抗が存在するケースはいくらでもあり、特に、アナログ信号とデジタル信号が一緒に処理される回路構成では存在するものなので、本発明による発振器回路に付加的に用意する必要はない。トリミングは、トリミング回路により、特に発振器回路の始動中または始動直後（すなわち、供給電圧の電源投入中または投入直後）に行われる。ここで高精度の外部基準抵抗との比較が行われ、不具合があると、ＲＣ回路内のトリミングされるべきオーム抵抗が適切な抵抗値に切り替えられ、その結果として、それらの抵抗値の、製造に伴うばらつきを最小限に抑えることができる。
【００２７】
別の実施形態によれば、本発明による発振器回路は変換器回路を含み、この変換器回路は、バンドパス・フィルタ構成の少なくとも１対の差動出力に結合され、それらの差動出力から出力された差動信号を、第４の基準電位に関して非対称に動作する電磁発振に変換する。結果として、発振器回路は、差動信号を処理するように設計できるが、その出力信号（配信される発振）は、非対称に動作する信号として供給できる。
【００２８】
差動信号を処理する、本発明による発振器回路を設計することは、「ジッタ」と呼ばれる先述の不安定性の一因である、半導体基板電位または供給電圧に先述のように作用する干渉の影響を受けにくくするための特に有利な方法であることがわかる。発振器回路をこのように設計することにより、それらの不安定性に対する耐性がかなり向上する。
【００２９】
本発明による発振器回路のさらなる有利な一実施形態はさらに、以下によって特徴づけられる。すなわち、変換器回路が、
ソース端子同士を結合された電界効果トランジスタを有する差動増幅器として設計され、変換される差動信号が供給される入力段と、
ゲート端子同士を結合された電界効果トランジスタを有し、変換器回路の入力段の第１の差動出力信号を第１の中間信号にミラーリングするよう設計された第１のカレントミラー（current mirror）段と、
ゲート端子同士を結合された電界効果トランジスタを有し、変換器回路の入力段の第２の差動出力信号を第２の中間信号にミラーリングするよう設計された第２のカレントミラー段と、
ゲート端子同士を結合された電界効果トランジスタを有し、変換器回路の第１のカレントミラー段の第１の中間信号を第３の中間信号にミラーリングするよう設計された第３のカレントミラー段と、
電流ノードとして設計され、第３の中間信号から第２の中間信号を減算する減算回路と、
出力ドライバ回路とを含み、
第３のカレントミラー段がさらに補助スイッチオン段と補助スイッチオフ段と第４のカレントミラー段に結合され、
補助スイッチオン段が、第３のカレントミラー段の入力辺（input arm）に第１のカスコード電界効果トランジスタを有し、
補助スイッチオフ段が第１のカスケード段を含み、
第１のカスケード段が、
第２のカレントミラー段に組み込まれ、第２のカレントミラー段と一緒に、変換器回路の入力段の第２の差動出力信号によって動作し、少なくとも複数のセグメントをまたいで第２の中間信号に本質的に比例する第４の中間信号を出力する第１の電界効果トランジスタと、
電界効果トランジスタとして設計される、第４のカレントミラー段の入力トランジスタと、
第４のカレントミラー段の入力辺にある第２のカスケード電界効果トランジスタとを含む直列回路を有し、
第４のカレントミラー段が、第４の中間信号を第５の中間信号にミラーリングし、第５の中間信号を第３のカレントミラー段に供給し、
電界効果トランジスタとして設計され、第４の中間信号を供給する入力トランジスタと、
電界効果トランジスタとして設計され、第５の中間信号を出力する出力トランジスタとを含み、
第１および第２のカスコード電界効果トランジスタの互いに結合されたゲート端子に共通カスコード・バイアス電圧を供給するためにカスコード・バイアス電圧生成回路が設けられる。
【００３０】
このように設計した変換器回路によって、発振器回路の出力信号（すなわち、発振器回路によって供給される発振）のエッジのしゅん度を高めることができる。それによって、この出力信号に対する、「ジッタ」と呼ばれる先述の不安定性の一因である、半導体基板電位または供給電圧に先述のように作用する干渉の影響をさらに低減することができる。
【００３１】
本発明のさらなる一実施形態では、カスコード・バイアス電圧生成回路が、第６の基準電位を保持する端子と第７の基準電位を保持する端子との間に配置される、第１および第２の電界効果トランジスタと定電流源とを含む直列回路を含み、この第１の電界効果トランジスタのドレイン端子が第２の電界効果トランジスタのソース端子に接続され、この第１および第２の電界効果トランジスタのゲート端子が、互いに接続され、さらに第２の電界効果トランジスタのドレイン端子に接続され、さらに第１および第２のカスコード電界効果トランジスタのゲート端子に接続されて、共通カスコード・バイアス電圧を供給する。ここでは、第６の基準電位を、第２の基準電位と等価になるように選択し、第７の基準電位を、第３の基準電位と等価になるように選択することが好ましく、したがって、第６の基準電位がアース電位に一致することが好ましく、第７の基準電位が供給電圧に一致することが好ましい。
【００３２】
以下、本発明について、図面に示す実施例を参照してさらに詳細に説明する。ただし、本発明はこれらの実施例に限定されない。
【発明を実施するための最良の形態】
【００３３】
本明細書では、対応する要素に常に同じ参照符号を付けている。
【００３４】
水晶振動子を有する基本周波数発振器の形での、図１によるピアース発振器の、交流等価回路図の形での概略回路図では、水晶振動子は、参照符号１が付けられ、その２つの端子がそれぞれ、反転増幅器４の入力２と出力３に接続されている。負荷抵抗５は、水晶振動子１と並行して切り替えられる。増幅器４の入力２と出力３は、２つのコンデンサ６および７を介してアース端子８に配線される。
【００３５】
非常に一般的な観点では、振動性システムは、フィードバック・ループを有し、フィードバック・ループの伝達関数が、開ループ時（すなわち、伝達関数の総和が１以上であり、その位相応答が３６０°の倍数に等しいとき）に「発振条件」を満たすことで特徴づけられる。この振動性システムにおける不要な共振周波数は、その周波数において、伝達関数の総和を１より小さくし、かつ／またはその位相応答を３６０°の倍数からずらすことによって抑制できる。
【００３６】
図２は、図１によるピアース発振器を、水晶振動子１の高調波で動作するよう変更したものを示す。その動作のために、共振回路コンデンサ９および共振回路インダクタ１０の直列回路によって形成されるＬＣ直列共振回路を、水晶振動子と並行して、外部から切り替える。直列共振回路９、１０は、水晶振動子の基本波発振に同調するよう調整される。結果として、この基本波発振は、増幅器４の入力２と出力３の間で短絡される。その結果、この基本波発振の周波数において伝達関数の総和が１より小さくなり、発振条件が満たされなくなる。
【００３７】
先述のとおり、厳密には水晶振動子のすべての不要な共振周波数、あるいは少なくとも水晶振動子の所望の高調波の周波数より低いすべての共振周波数（したがって、発振器の所望の周波数より低いすべての共振周波数）を個別のＬＣ直列共振回路によって減衰させなければならない。たとえば、水晶振動子の５次高調波で動作している間は、基本波発振と３次高調波とをそれぞれ、適切に調整されたＬＣ直列共振回路によって減衰させなければならない。実際には、基本波発振を抑制し、３次高調波で動作する、高調波だけの発振器がよくある。それ以外の発振器回路は複雑になりすぎるからであろう。
【００３８】
図３は、本発明による発振器回路の実施形態の一例の概略回路図である。この回路は、差動入力と呼ばれる対称の入力対１２、１３と、差動出力と呼ばれる対称の出力対１４、１５とを有する増幅器構成１１を含む。水晶振動子１は、その端子１６、１７で、対称の出力対１４、１５に接続される。バンドパス・フィルタ構成１８の対称な入力対１９、２０がそれぞれ水晶振動子１の端子１６および１７に接続され、さらに増幅器構成１１の対称な出力対１４、１５に接続される。バンドパス・フィルタ構成１８の対称な出力対２１、２２が増幅器構成１１の対称な入力対１２、１３に反結合され、それによって、振動性システムのフィードバック・ループが閉じる。差動入力と差動出力を用いた設計の結果として、発振器回路は、（差動信号として認識される）電磁発振を処理するために、増幅器構成１１、水晶振動子１、およびバンドパス・フィルタ構成１８によって形成され、第１の基準電位に関して少なくともほぼ対称に動作する。第１の基準電位は、ここでは増幅器構成１１の直流動作点と一致し、バンドパス・フィルタ構成１８の直流動作点とも一致することが好ましく、したがって、発振器回路全体の直流動作点と一致することが好ましい。
【００３９】
図３による発振器回路では、増幅器構成１１は伝達関数を備え、その周波数応答は、接続される水晶振動子１の特性に依存する。増幅器構成１１の伝達関数の振幅−周波数特性は、水晶振動子１の共振周波数の範囲で最大になる。それは、この範囲で水晶振動子１のインピーダンスが最大になるからである。バンドパス・フィルタ構成１８の振幅−周波数特性および／または位相−周波数特性を、増幅器構成１１および水晶振動子１の振幅−周波数特性および位相−周波数特性の関数として設計することにより、発振器回路において、水晶振動子１の選択された高調波に対してのみ発振条件が満たされ、この、水晶振動子１の高調波が選択された結果として形成される高周波電磁発振が、バンドパス・フィルタ構成１８の出力２１、２２において利用可能になる。言い換えると、バンドパス・フィルタ構成１８が水晶振動子１の選択された高調波に同調するよう調整され、増幅器構成１１の利得係数（すなわち、振幅−周波数特性）が、水晶振動子の選択された高調波でのみ、開ループ時に増幅器構成１１、水晶振動子１、およびバンドパス・フィルタ構成１８の伝達関数の総和が１以上になるだけの大きさになるよう設計される。さらに、水晶振動子１の、この選択された高調波において、位相条件が満たされなければならない。これにより、発振器回路は、正確に、水晶振動子１の選択された高調波で発振する。
【００４０】
図３では、発振器回路の出力信号は、バンドパス・フィルタ構成１８の出力２１、２２から、変換器回路２３を介して取り出される。変換器回路２３は、バンドパス・フィルタ構成１８の差動出力２１、２２から出力される差動信号を、バンドパス・フィルタ構成１８の直流動作点に関して非対称に動作する電磁発振に変換するよう動作する。そのために、バンドパス・フィルタ構成１８の差動出力対２１、２２がそれぞれ変換器回路２３の差動入力対２４、２５に結合される。非対称に動作する電磁発振は、変換器回路２３の１つの出力２６から出力される。この出力信号は、方形波信号の形をとることが好ましい場合がある。
【００４１】
図３の矢印２７は、図示した発振器回路における信号の流れの方向を表している。
【００４２】
増幅器構成１１の機能をより詳細に説明するために、図４に概略的に示した水晶振動子１の等価回路図を簡単に説明する。これによれば、水晶振動子は、それ自体がよく知られている形であるコンデンサ２８、インダクタ２９、およびオーム抵抗３０を含む直列共振回路と、終端コンデンサ３１との並列回路を含む電気的二端子回路として表される。ここでは、コンデンサ２８およびインダクタ２９は水晶振動子の機械的特性によって決まり、オーム抵抗は水晶振動子での減衰量によって決まり、終端コンデンサ３１は電極およびリード線のサイズによって決まる。コンデンサ２８、インダクタ２９、およびオーム抵抗３０を含む直列共振回路の共振時には、端子１６と端子１７で測定される水晶振動子１のインピーダンスが非常に低くなり、それよりわずかに高い周波数で終端コンデンサ３１とともに形成される、いわゆる並列共振では、水晶振動子１のインピーダンスが著しく上昇する。
【００４３】
図５で、複数の共振周波数を有し、オーバトーン水晶振動子の形をとる水晶振動子１の場合は、水晶のすべてのオーバトーン発振で水晶振動子１のインピーダンスの総和のそのような変化が見られる。図５は、基本波発振用に加えて３次および５次高調波発振用の付加素子を有するオーバトーン水晶振動子の等価回路図を簡略化したものである。図５では、コンデンサ３２、インダクタ３３、およびオーム抵抗３４を含む直列回路が３次高調波周波数での直列共振を示す直列共振回路を形成し、コンデンサ３５、インダクタ３６、およびオーム抵抗３７を含む直列回路が５次高調波周波数での直列共振を示す直列共振回路を形成する（それより高い高調波周波数についても同様）。
【００４４】
この、水晶振動子１の応答は、水晶振動子１のすべての並列共振において利得の総和の顕著なピークを得るために、以下で説明する増幅器構成１１で用いられる。この種の増幅器構成１１の実施形態の一例の概略回路図を図６に示す。この増幅器構成１１は、２つの電界効果トランジスタ３８および３９を含む差動入力段を備え、電界効果トランジスタ３８および３９は、それぞれのソース端子４０および４１が互いに接続され、それらがさらに定電流源４２の第１の端子４３に接続される。定電流源４２の第２の端子４４が供給電圧端子４５に接続される。供給電圧端子４５では、好ましくは第３の基準電位を形成する供給電圧が供給される。
【００４５】
電界効果トランジスタ３８および３９のゲート端子がそれぞれ、増幅器構成１１の第１および第２の対称な（差動）入力１２および１３を形成する。電界効果トランジスタ３８および３９のドレイン端子がそれぞれ、増幅器構成１１の第１および第２の対称な（差動）入力１４および１５を形成する。これらはそれぞれ、破線で示したように、端子１６および１７を介して水晶振動子１に接続される。これらのドレイン端子、すなわち、増幅器構成１１の出力１４および１５はそれぞれ、いずれの場合も、電界効果トランジスタ（出力負荷トランジスタ）４６および４７をそれぞれ含む負荷経路を介して、第２の基準電位を保持する端子にさらに結合される。アース端子８でのアース電位が、ここでは第２の基準電位として選択される。出力負荷トランジスタ４６および４７を流れる負荷電流を設定する制御電圧が、共通制御電圧端子４８を介して、出力負荷トランジスタ４６および４７のゲート端子に供給される。
【００４６】
図４から６の矢印２７も、図示した回路における信号の流れの方向を表している。
【００４７】
増幅器構成１１の差動入力段の電界効果トランジスタ３８および３９の負荷は、出力負荷トランジスタ４６および４７と水晶振動子１で形成される。周波数が低い場合、この回路の利得は高く、トランジスタの形状寸法で決まる。この利得は、出力負荷トランジスタ４６および４７のオーム抵抗と水晶振動子１の終端コンデンサ３１で決まるカットオフ周波数から徐々に低下する。
【００４８】
水晶振動子１の各直列共振において、すなわち、図５に示した等価回路図における基本波発振用またはいずれかの高調波発振用の直列共振回路のうちの１つによる直列共振のすべてにおいて、増幅器構成１１および水晶振動子１を含む組み合わせの利得は、水晶振動子１のインピーダンスの総和の降伏（breaking down）の結果として急激に低下し、その後、終端コンデンサ３１とともに形成される以下に示す並列共振の高インピーダンスによって急激に上昇する。並列共振の範囲では、終端コンデンサ３１の効果が無くなる。これは、終端コンデンサ３１が、水晶振動子１によって形成される並列共振回路の一部になるからである。水晶振動子１の終端コンデンサ３１と出力負荷トランジスタ４６および４７のオーム抵抗によって形成されるローパス応答は、各並列共振の範囲では無効になる。
【００４９】
図７は、水晶振動子１をオーバトーン水晶振動子の形で有する、図６に示した増幅器構成の伝達関数をグラフで表したものである（図８に含まれる部分図ａ）からｃ）の表題として、このグラフ表現を「図８」とする）。
【００５０】
図７の部分図ａ）の上半分は、増幅器構成１１と水晶振動子１の組み合わせの位相−周波数特性の一例であり、共振周波数が１６ＭＨｚ（基本波発振）と４８ＭＨｚ（３次高調波発振）である水晶振動子の場合を示している。図７の部分図ａ）の下半分では、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対して度（ｄｅｇ）単位の位相（Ｐｈａｓｅ）をプロットしている。図７の部分図ａ）の下半分は、増幅器構成１１と水晶振動子１の組み合わせの、対応する振幅−周波数特性の一例を、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対してｄＢＶ単位の利得（Ｇａｉｎ）をプロットして示している。
【００５１】
図７の部分図ｂ）は、例として示した水晶振動子１の３次高調波周波数の付近について、部分図ａ）の特性の４８ＭＨｚにおける詳細を示している。部分図ｂ）の上半分では、振幅−周波数特性（Ｇａｉｎ）の詳細を示し、部分図ｂ）の下半分では、位相−周波数特性（Ｐｈａｓｅ）の詳細を示している。
【００５２】
図７の部分図ｃ）は、例として示した水晶振動子１の基本波発振周波数の付近について、部分図ａ）の特性の１６ＭＨｚにおける詳細を示している。部分図ｃ）の上半分では、振幅−周波数特性（Ｇａｉｎ）の詳細を示し、部分図ｃ）の下半分では、位相−周波数特性（Ｐｈａｓｅ）の詳細を示している。
【００５３】
これらの図では、説明したローパス応答が共振範囲の外側に現れているのが見られる。これは、回路の位相応答にも反映されている。位相は、水晶振動子１の共振点の外側で−９０°にあり、直列共振時に０°に上昇し、さらに最大＋９０°まで上昇する。ただし、これは、水晶振動子１が無限の高品質を有する場合（すなわち、図４または５に示した、水晶振動子１の等価回路図のオーム抵抗３０、３４、３７が、ゼロになる場合）にのみ理論的に到達可能であるという話である。このことは、水晶振動子１の品質が高いほど、ある制限内で、利得が高くなるという意味でもある。位相の値は、直列共振時を超えるこの最大値から、並列共振周波数で最初０°に戻り、その後さらに−９０°の値まで降下する。これは上述のローパス応答によるものである。
【００５４】
重要な意味があるのは、増幅器構成１１と水晶振動子１を含む相互接続の位相−周波数特性がゼロを通過すること（zero transition）である。これは、発振条件の２つの必要な部分条件の１つがここで満たされることによるものである。位相−周波数特性が直列共振時にゼロを通過する場合は、上述の相互接続の利得が特に低くなり、位相−周波数特性が並列共振時にゼロを通過する場合は、利得が特に高くなる。図７の部分図ａ）およびｂ）の振幅−周波数特性（Ｇａｉｎ）の挙動からうかがわれるように、水晶振動子１の基本波発振においても、３次高調波発振においても、発振条件は、増幅器構成１１の出力１４、１５の信号がその入力１２、１３に直列反結合されることによって満たされる。このことに該当する周波数を、部分図ｂ）およびｃ）でそれぞれＭ２およびＭ３とマーキングした。
【００５５】
図８は、本発明による発振器回路で用いるために、図６に示した回路に改良を施した増幅器構成４９の実施形態の一例の概略回路図である。この図では、図６に示した増幅器構成１１の概略回路図に、制御電圧生成段５０、動作点調整段５１、およびオフセット補償装置５２が追加されている。図８の、改良された増幅器構成４９のうち、図６で既に知られている素子には同じ参照符号を付けている。
【００５６】
改良された増幅器構成４９の制御電圧生成段５０は、制御電圧を生成するよう動作し、この制御電圧は、出力負荷トランジスタ４６および４７を流れる負荷電流を設定するために、共通制御電圧端子４８を介して、出力負荷トランジスタ４６および４７のゲート端子に供給される。そのために、制御電圧生成段５０は、定電流源５４と、ドレイン端子とゲート端子の間をブリッジされた電解効果トランジスタ５５とを含む直列回路を含む。この、ドレイン端子とゲート端子の間をブリッジされた電界効果トランジスタ５５のソース端子は、別の電界効果トランジスタ５６のドレイン−ソース経路を介してアース端子８に接続される。ドレイン端子とゲート端子の間をブリッジされた電界効果トランジスタ５５のゲート端子とアース端子８との間に平滑コンデンサ５７が挿入される。さらに、制御電圧生成段５０の別の電界効果トランジスタ５６のゲート端子が、ドレイン端子とゲート端子の間をブリッジされた電界効果トランジスタ５５のドレイン端子に接続される。定電流源５４の、電界効果トランジスタ５５、５６と反対側にある端子５３が、供給電圧端子４５に接続される。
【００５７】
図８に示した実施形態の例では、制御電圧生成段５０の別の電界効果トランジスタ５６が、同時に動作点調整段５１の要素でもある。動作点調整段５１はさらに、第１の電界効果トランジスタ５８と第２の電界効果トランジスタ５９を含み、第１の電界効果トランジスタ５８のドレイン−ソース経路が、そこにある出力負荷トランジスタ４６を有する第１の負荷経路に直列接続され、第２の電界効果トランジスタ５９のドレイン−ソース経路が、そこにある出力負荷トランジスタ４７を有する第２の負荷経路に直列接続される。動作点調整段５１の第１の電界効果トランジスタ５８のゲート端子が、増幅器構成４９の第１の差動出力１４に接続される。動作点調整段５１の第２の電界効果トランジスタ５９のゲート端子が、増幅器構成４９の第２の差動出力１５に接続される。動作点調整段５１の第１および第２の電界効果トランジスタ５８、５９のソース端子が、アース電位を第２の基準電位として保持するアース端子８に接続される。動作点調整段５１は、増幅器構成４９の差動出力１４、１５の電圧の直流動作点の調整を動作させる。
【００５８】
図８に示した実施形態の例では、オフセット補償装置５２が、オーム抵抗６０およびコンデンサ６１を含む第１のハイパス回路を含む。この第１のハイパス回路６０、６１は、増幅器回路４９の第１の差動入力１２と、増幅器構成４９を含み、第１の差動入力１２に結合され、増幅器構成４９の差動入力段でもある、差動増幅器回路の第１の電界効果トランジスタ３８のゲート端子と、この第１の電界効果トランジスタ３８のドレイン端子によって形成される差動出力１４との間に挿入される。オフセット補償装置５２はさらに、オーム抵抗６２およびコンデンサ６３を含む第２のハイパス回路を含む。この第２のハイパス回路６２、６３は、増幅器構成４９の第２の差動入力１３と、第２の差動入力１３に結合される、増幅器構成４９の差動入力段の第２の電界効果トランジスタ３９のゲート端子と、この第２の電界効果トランジスタ３９のドレイン端子によって形成される差動出力１５との間に挿入される。第１のハイパス回路６０、６１の制限周波数と、第２のハイパス回路６２、６３の制限周波数は、発振器回路の周波数動作範囲に比べると小さく、したがって、水晶振動子１の選択された高調波の周波数の環境での位相シフトの一因にはならない。
【００５９】
この発振器回路の差動回路構成は、少なくとも理論的には完全に対称なので、ビルドアップ（build-up）は、水晶振動子１の端子１６、１７に熱雑音または非対称干渉が外部から加えられた結果としてのみ起こる。このビルドアップ継続時間は、図９に示すように、本発明による発振器回路で用いられる増幅器構成４９を拡張することによって、大幅に短縮できる。
【００６０】
図９は、本発明による発振器回路で用いるために、図８に示した回路に改良を施した増幅器構成６４の実施形態の一例の概略回路図である。この図では、図８に示した増幅器構成４９の概略回路図に、補助始動回路６５が追加されている。図９の、改良された増幅器構成６４のうち、図８を参照して既に説明されている素子には同じ参照符号を付けている。
【００６１】
図９による実施形態の例によれば、補助始動回路６５は、第１の電界効果トランジスタ６６と、第２の電界効果トランジスタ６７と、始動信号入力６８と、遅延段６９とを含む。補助始動回路６５の第１の電界効果トランジスタ６６は、増幅器構成６４の差動入力段の第１の電界効果トランジスタ３８のゲート端子と、第３の基準電位を保持する端子との間に配置される。この、第３の基準電位を保持する端子は、図９では、供給電圧を保持する供給電圧端子４５によって形成される。補助始動回路６５の第２の電界効果トランジスタ６７は、増幅器構成６４の差動入力段の第２の電界効果トランジスタ３９のゲート端子と、供給電圧端子４５との間に配置される。始動信号入力６８は、補助始動回路６５の第１の電解効果トランジスタ６６のゲート端子に直接結合され、かつ、遅延段６９を介して、補助始動回路６５の第２の電解効果トランジスタ６７のゲート端子に結合される。
【００６２】
発振器回路が動作状態に入るときに、少なくともほとんどパルス形状またはステップ形状である始動信号が、外部から始動信号入力６８に加えられる。この始動信号は、補助始動回路６５の第１の電解効果トランジスタ６６のゲート端子に直接供給され、かつ、時間遅延を介して、補助始動回路６５の第２の電解効果トランジスタ６７のゲート端子に供給される。結果として、発振器回路が動作状態に入るときのあらかじめ決められた時間の間、増幅器構成６４の差動入力段の電界効果トランジスタ３８、３９のゲート端子に差動電圧が供給され、その結果として、限られた時間、干渉が故意に発生させられ、それによって、差動発振器回路であらかじめ決まっている対称が短時間無効になる。
【００６３】
図１０は、本発明による発振器回路におけるバンドパス・フィルタ構成１８の実施形態の一例を示す。これによれば、３つのバンドパス段７０、７１、および７２のカスケード接続が、バンドパス・フィルタ構成１８の対称な入力１９、２０と対称な出力２１、２２の間に配置される。バンドパス・フィルタ構成１８の目的は、水晶振動子１と増幅器構成１１、４９、および６４の相互接続において発振条件を満たす、水晶振動子１のすべての共振周波数から所望の共振周波数だけを選択し、不要な共振周波数をすべて抑制することである。バンドパス・フィルタ構成１８の振幅−周波数特性および／または位相−周波数特性を、増幅器構成１１、４９、および６４の振幅−周波数特性および位相−周波数特性と、水晶振動子１の振幅−周波数特性および位相−周波数特性との関数として設計し、それによって、発振器回路全体としての発振条件（すなわち、発振のための位相および／または利得の条件）が、水晶振動子の選択された高調波周波数に対してのみ満たされ、不要な共振周波数に対しては満たされないようにする。このようにして選択された水晶振動子１の高調波が、バンドパス・フィルタ構成１８の出力で利用可能な高周波電磁発振を形成する。
【００６４】
図１０に示すように、バンドパス・フィルタ構成１８を３段で設計する場合は、バンドパス・フィルタ構成１８を単一バンドパス段で設計するより、個々のバンドパス段７０、７１、および７２を低い性能で設計できる。それによって、３つのバンドパス段７０、７１、および７２をすべてまとめての消費電力（したがって、バンドパス・フィルタ構成１８の全体の消費電力）を、バンドパス・フィルタ構成１８を高性能の単一バンドパス段として設計した場合より低く抑えることができる。ただし、このようにバンドパス段７０、７１、および７２を設計すると、発振条件を満たすことが、主にバンドパス・フィルタ構成１８の位相−周波数特性によって妨げられる。すなわち、発振器回路の発振のための位相条件は、水晶振動子１の選択された高調波の範囲でのみ満たされ、増幅器構成１１、４９、および６４の残りの共振周波数、および水晶振動子１の残りの共振周波数では満たされない。一方、このように設計されたバンドパス・フィルタ構成１８の振幅−周波数特性は、周波数に対する変化が小さいので、増幅器構成１１、４９、および６４の共振周波数、および水晶振動子１の選択された高調波周波数の近傍の水晶振動子１の共振周波数の範囲で発振器回路の発振のための利得条件を満たすことはできる。したがって、このように設計されたバンドパス・フィルタ構成１８の振幅−周波数特性は、それ自体では、周波数選択を行うのに十分ではない。
【００６５】
図１０によるバンドパス・フィルタ構成１８では、第１のバンドパス段７０が、第１の対称な入力７３と、第２の対称な入力７４と、第１の対称な出力７５と、第２の対称な出力７６とを備える。第２のバンドパス段７１は、第１の対称な入力７７と、第２の対称な入力７８と、第１の対称な出力７９と、第２の対称な出力８０とを備える。第３のバンドパス段７２は、第１の対称な入力８１と、第２の対称な入力８２と、第１の対称な出力８３と、第２の対称な出力８４とを備える。
【００６６】
第１のバンドパス段７０の第１の差動（対称な）入力７３は、バンドパス・フィルタ構成１８の第１の対称な入力１９を形成する。第１のバンドパス段７０の第２の差動（対称な）入力７４は、バンドパス・フィルタ構成１８の第２の対称な入力２０を形成する。第１のバンドパス段７０の第１の対称な出力７５は、第１の接続点８５で、第２のバンドパス段７１の第１の対称な入力７７に接続される。第１のバンドパス段７０の第２の対称な出力７６は、第２の接続点８６で、第２のバンドパス段７１の第２の対称な入力７８に接続される。第２のバンドパス段７１の第１の対称な出力７９は、第３の接続点８７で、第３のバンドパス段７２の第１の対称な入力８１に接続される。第２のバンドパス段７１の第２の対称な出力８０は、第４の接続点８８で、第３のバンドパス段７２の第２の対称な入力８２に接続される。第３のバンドパス段７２の第１の差動（対称な）出力８３は、バンドパス・フィルタ構成１８の第１の対称な出力２１を形成する。第３のバンドパス段７２の第２の差動（対称な）出力８４は、バンドパス・フィルタ構成１８の第２の対称な出力２２を形成する。
【００６７】
矢印２７は、ここでも、図示した回路における信号の流れの方向を表している。
【００６８】
図１１は、図１０によるバンドパス・フィルタ構成１８の実施形態の例の中の１つのバンドパス段の実施形態の例として、第１のバンドパス段７０を示している。このバンドパス段７０は、第１の電界効果トランジスタ８９と第２の電界効果トランジスタ９０とを含む差動増幅器回路を含み、これらの電界効果トランジスタは、それぞれのソース端子を互いに連結することによって結合され、さらにこの連結において、第１の定電流源９２の第１の端子９１に結合される。第１の定電流源９２の第２の端子９３は、供給電圧端子４５に連結される。第１のバンドパス段７０の第１の電界効果トランジスタ８９のドレイン端子が、第１のバンドパス段７０の第２の出力７６を形成する。第１のバンドパス段７０の第２の電界効果トランジスタ９０のドレイン端子が、第１のバンドパス段７０の第１の出力７５を形成する。
【００６９】
第１のバンドパス段７０では、第１の差動入力７３は、第１のハイパス回路を介して、第１の電界効果トランジスタ８９のゲート端子に結合される。この第１のハイパス回路は第１のハイパス・コンデンサ９４と第１のハイパス抵抗９５とを含み、第１のハイパス・コンデンサ９４を介して、第１の差動入力７３が第１の電界効果トランジスタ８９のゲート端子に結合され、第１のハイパス抵抗９５は、その第１の端子９６が第１の電界効果トランジスタ８９のゲート端子に接続される。第２の差動入力７４はさらに、第２のハイパス回路を介して、第２の電界効果トランジスタ９０のゲート端子に結合される。この第２のハイパス回路は第２のハイパス・コンデンサ９７と第２のハイパス抵抗９８とを含み、第２のハイパス・コンデンサ９７を介して、第２の差動入力７４が第２の電界効果トランジスタ９０のゲート端子に結合され、第２のハイパス抵抗９８は、その第１の端子９９が第１の電界効果トランジスタ９０のゲート端子に接続される。第１のハイパス抵抗９５と第２のハイパス抵抗９８は、それぞれの第２の端子１００および１０１で互いに接続され、さらに、直接バイアス電圧生成段１０３の出力端子１０２に接続される。第１のバンドパス段７０の直接バイアス電圧生成段１０３は第２の定電流源１０４を含み、第２の定電流源１０４は第３の電界効果トランジスタ１０５に直列に接続され、第３の電界効果トランジスタ１０５はゲート端子とドレイン端子の間を短絡される。この直列回路は、供給電圧端子４５とアース端子８の間に配置される。第３の電界効果トランジスタ１０５のゲート端子とドレイン端子の接続は、ここでは、ハイパス回路に直接バイアス電圧を供給するための、直接バイアス電圧生成段１０３の出力端子１０２を形成する。
【００７０】
図１１に示した第１のバンドパス段７０では、第２の出力７６を形成する第１の電界効果トランジスタ８９のドレイン端子がさらに、第１のローパス回路を介してアース端子８に接続される。アース端子８は、第５の基準電位（ここではアース電位）を保持する端子を形成する。第１のバンドパス段７０の第１の出力７５を形成する第２の電界効果トランジスタ９０のドレイン端子は、第２のローパス回路を介してアース端子８に接続される。第１のローパス回路は、第１のローパス・コンデンサ１０６と第１のローパス抵抗１０７とを含む並列回路を含み、第２のローパス回路は、第２のローパス・コンデンサ１０８と第２のローパス抵抗１０９とを含む並列回路を含む。これらのローパス回路は、バンドパス段７０の第１の電界効果トランジスタ８９および第２の電界効果トランジスタ９０を含む差動増幅器回路の出力負荷を形成する。
【００７１】
ローパス・コンデンサ１０６、１０８は、第１のバンドパス段７０（および残りのバンドパス段）において、必ずしも明示的な部品として存在しなくてもよく、ローパス抵抗１０７、１０９の寄生容量、あるいは第１のバンドパス段７０の出力７５、７６に接続される下流回路段（たとえば、この例では第２のバンドパス段７１）の入力インピーダンスの形をとる場合もある。
【００７２】
ハイパス回路とローパス回路がＲＣ回路の形をとるという事実のおかげで、半導体集積技術により、これらの回路を、半導体基板上で発振器回路の他の半導体素子と容易に組み合わせることができる。
【００７３】
図１２は、オーバトーン水晶振動子の形で水晶振動子１を有する（具体的には図８または９による）増幅器構成４９および６４の伝達関数の例と、（具体的には図１０または１１による）バンドパス・フィルタ構成１８の伝達関数の例をグラフで表し、さらに、バンドパス・フィルタ構成１８から増幅器構成４９および６４へのフィードバックがある場合に、それによって形成される発振器回路の実施形態の一例の全体の伝達関数を示す図である（図１２に含まれる部分図ａ）からｃ）の表題として、このグラフ表現を「図１２」とする）。
【００７４】
図１２の部分図ａ）の上半分は、増幅器構成４９および６４と水晶振動子１の組み合わせの位相−周波数特性の一例であり、共振周波数が１６ＭＨｚ（基本波発振）と４８ＭＨｚ（３次高調波発振）である水晶振動子１の場合を示している。図１２の部分図ａ）の下半分では、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対して度（ｄｅｇ）単位の位相（Ｐｈａｓｅ）をプロットしている。図１２の部分図ａ）の下半分は、増幅器構成４９および６４と水晶振動子１の組み合わせの、対応する振幅−周波数特性の一例を、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対してｄＢＶ単位の利得（Ｇａｉｎ）をプロットして示している。増幅器構成４９および６４のオフセット補償装置５２のハイパス特性は、特に、部分図ａ）の下半分の振幅−周波数特性において明らかである。
【００７５】
図１２の部分図ｂ）の上半分は、部分図ａ）に示すように設計された水晶振動子１に合わせて設計されたバンドパス・フィルタ構成１８の位相−周波数特性の一例である。図１２の部分図ｂ）の下半分でも、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対して度（ｄｅｇ）単位の位相（Ｐｈａｓｅ  Ｂａｎｄｐａｓｓ）をプロットしている。図１２の部分図ｂ）の下半分は、バンドパス・フィルタ構成１８の、対応する振幅−周波数特性の一例を、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対してｄＢＶ単位の利得（Ｇａｉｎ  Ｂａｎｄｐａｓｓ）をプロットして示している。部分図ｂ）の下半分の振幅−周波数特性から、バンドパス・フィルタ構成１８による増幅器構成４９および６４の減衰が、水晶振動子１の基本波発振に対しても、５次高調波発振に対しても、発振条件の一部としての利得条件が満たされるのを防ぐには不十分であることが明らかである。逆に、バンドパス・フィルタ構成１８の位相応答、すなわち、位相−周波数特性は、水晶振動子１の基本波発振周波数において位相が９０°よりかなり大きく、水晶振動子１の３次高調波発振周波数において位相が０°近辺であり、水晶振動子１の５次高調波発振周波数において位相が−９０°に十分近いという点において、発振条件の一部としての位相条件が満たされるのを防ぐために望ましく、かつ、必須の特性を示している。これをよりわかりやすくするために、部分図ｂ）の両半分において、該当する周波数にマーキングを施した。Ｍ４は３次高調波発振、Ｍ５は基本波発振、Ｍ６は５次高調波発振を示している。
【００７６】
図１２の部分図ｃ）は、上述の設計例に関し、水晶振動子１を含む増幅器構成４９および６４とバンドパス・フィルタ構成１８の、フィードバック・ループが開いている場合の、位相−周波数特性（Ｐｈａｓｅ）を上半分に示し、対応する振幅−周波数特性（Ｇａｉｎ）を下半分に示している。ここでも、図１２の部分図ｃ）の下半分では、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対して°（ｄｅｇ）単位およびｄＢＶ単位でプロットしている。
【００７７】
図１３は、図３に示した、本発明による発振器回路の上述の設計例の、オーバトーン水晶振動子の形で水晶振動子１を有し、バンドパス・フィルタ構成１８から増幅器構成４９および６４へのフィードバックがある場合の全体の伝達関数を、図１２に示したグラフの細部において、グラフで表した図である（図１３に含まれる部分図ａ）からｃ）の表題として、このグラフ表現を「図１３」とする）。図１３の部分図ａ）は、例として示した水晶振動子１の基本波発振周波数の付近について、図１２の部分図ｃ）の全体の伝達関数の１６ＭＨｚにおける詳細を示している。図１３の部分図ｂ）は、例として示した水晶振動子１の３次高調波発振周波数の付近について、図１２の部分図ｃ）の全体の伝達関数の４８ＭＨｚにおける詳細を示し、図１３の部分図ｃ）は、この水晶振動子１の５次高調波発振周波数の付近について、図１２の部分図ｃ）の全体の伝達関数の８０ＭＨｚにおける詳細を示している。部分図ａ）、ｂ）、ｃ）の上半分では、振幅−周波数特性（Ｇａｉｎ）の詳細を示し、部分図ａ）、ｂ）、ｃ）の下半分では、位相−周波数特性（Ｐｈａｓｅ）の詳細を示している。図１２の部分図ａ）、ｂ）、ｃ）の下半分でも、ヘルツ（Ｈｚ）単位の対数周波数尺度（ｆｒｅｑ）に対して、利得（Ｇａｉｎ）をｄＢＶ単位でプロットし、位相（Ｐｈａｓｅ）を（ｄｅｇ）単位でプロットしている。
【００７８】
具体的には図１３に示した詳細なグラフから明らかなように、増幅器構成４９および６４と下流のバンドパス・フィルタ構成１８との接続によって、所望の３次高調波発振周波数においてのみ、発振に関する利得条件と位相条件の両方が満たされ（図１３の部分図ｂ）のＭ１）、図１３の部分図ａ）による基本波発振周波数と、図１３の部分図ｃ）による５次高調波発振周波数においては満たされない。
【００７９】
図１４は、差動信号を、バンドパス・フィルタ構成１８の直流動作点に関して（したがって、好ましくは、発振器回路全体としての直流動作点に関して）非対称に動作する電磁発振に変換するために、本発明による発振器回路で用いられる単純な変換器回路２３の実施形態の一例の概略回路図である。
【００８０】
この目的のために、図１４による変換器回路２３は、ソース端子同士を結合された電界効果トランジスタ１１０および１１１を有する差動増幅器の形で入力段を含み、変換される差動信号は、バンドパス・フィルタ構成１８の対称な出力２１、２２から電界効果トランジスタ１１０および１１１のゲート端子を介して入力段に供給される。ここでは、第１の電界効果トランジスタ１１０のゲート端子が、変換器回路２３の第１の差動入力２４を形成し、第２の電界効果トランジスタ１１１のゲート端子が、変換器回路２３の第２の差動入力２５を形成する。電界効果トランジスタ１１０および１１１のソース端子同士の連結点に変換器回路２３の第１の定電流源１１２の第１の端子１１３が接続され、その第２の端子１１４が供給電圧端子４５に接続される。第２の電界効果トランジスタ１１１のドレイン端子が、変換器回路２３の入力段の第１の出力端子１１６を形成して、変換器回路２３の入力段の第１の差動出力信号を供給する。第１の電界効果トランジスタ１１０のドレイン端子が、変換器回路２３の入力段の第２の出力端子１１５を形成して、変換器回路２３の入力段の第２の差動出力信号を供給する。
【００８１】
変換器回路２３はさらに、変換器回路２３の入力段の第１の出力端子１１６において第１の差動出力信号を第１の中間信号にミラーリングする第１のカレントミラー段を含む。この第１のカレントミラー段は、ゲート端子同士を結合された、第１および第２の電界効果トランジスタ１１７および１１８を含む。第１のカレントミラー段の第１の電界効果トランジスタ１１７は、ここでは、第１のカレントミラー段の入力トランジスタを形成し、ドレイン端子とゲート端子の間を短絡される。電界効果トランジスタ１１７、１１８のソース端子は、ともにアース端子８に接続される。第２の電界効果トランジスタ１１８のドレイン端子が、変換器回路２３の第１のカレントミラー段１１７、１１８の出力端子１１９を形成し、出力端子１１９に、第１の中間信号が供給される。
【００８２】
変換器回路２３はさらに、変換器回路２３の入力段の第２の出力端子１１５において第２の差動出力信号を第２の中間信号にミラーリングする第２のカレントミラー段を含む。この第２のカレントミラー段は、ゲート端子同士を結合された、第１および第２の電界効果トランジスタ１２０および１２１を含む。第２のカレントミラー段の第１の電界効果トランジスタ１２０は、ここでは、第２のカレントミラー段の入力トランジスタを形成し、ドレイン端子とゲート端子の間を短絡される。電界効果トランジスタ１２０、１２１のソース端子は、ともにアース端子８に接続される。第２の電界効果トランジスタ１２１のドレイン端子が、変換器回路２３の第２のカレントミラー段１２０、１２１の出力端子１２２を形成し、出力端子１２２に、第２の中間信号が供給される。
【００８３】
変換器回路２３はさらに、変換器回路２３の第１のカレントミラー段１１７、１１８の第１の出力端子１１９において第１の中間信号を第３の中間信号にミラーリングする第３のカレントミラー段を含む。この第３のカレントミラー段は、ゲート端子同士を結合された、第１および第２の電界効果トランジスタ１２３および１２４を含む。第３のカレントミラー段の第１の電界効果トランジスタ１２３は、ここでは、第３のカレントミラー段の入力トランジスタを形成し、ドレイン端子とゲート端子の間を短絡される。第３のカレントミラー段の電界効果トランジスタ１２３、１２４のソース端子は、ともに、供給電圧端子４５に接続される。第２の電界効果トランジスタ１２４のドレイン端子が、変換器回路２３の第３のカレントミラー段１２３、１２４の出力端子１２５を形成し、出力端子１２５に、第３の中間信号が供給される。
【００８４】
最後に、変換器回路２３は、第３の中間信号から第２の中間信号を減算する減算回路を含む。この減算回路は、変換器回路２３の、第２のカレントミラー段１２０、１２１の出力端子１２２と、第３のカレントミラー段１２３、１２４の出力端子１２５の間の電流ノード１２６の形をとる。この電流ノード１２６は、出力ドライバ回路１２７を介して変換器回路２３の出力２６に結合され、直流動作点に関して非対称に動作する電磁発振を増幅して供給する。
【００８５】
図１４に示した変換器回路２３は、供給された差動入力信号を十分大きな利得で増幅することによって、電界効果トランジスタの設計によって決まる２つの電圧電位の間で切り替わる、少なくともほぼ方形波である信号への変換を実現する。この信号は、用いた電界効果トランジスタがＣＭＯＳタイプであれば、「デジタル（ＣＭＯＳレベルで非対称に動作する信号）」とも呼ばれる。
【００８６】
ただし、この回路の場合は、第３のカレントミラー段の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点の動作時の電圧が比較的小さい振れ幅でしかない。この電圧の、電圧電位の高いほうへの振れは、第１の電界効果トランジスタ１２３のしきい値電圧によって制限される。この電圧の、電圧電位の低いほうへの振れは、この第１の電界効果トランジスタ１２３の設計と、変換器回路２３の第１のカレントミラー段の第２の電界効果トランジスタ１１８を流れる電流の可能な最大値とによって制限される。この、変換器回路２３の第１のカレントミラー段の第２の電界効果トランジスタ１１８を流れる電流の可能な最大値は、変換器回路２３の第２の差動入力２５での電圧電位が負の可能な最大値になり、同時に、変換器回路２３の第１の差動入力２４での電圧電位が正の可能な最大値になったときに現れる。
【００８７】
上述の、変換器回路２３の第３のカレントミラー段の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点における電圧の振れ幅が比較的狭くなるように制限されるという事実により、第３のカレントミラー段の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点における電圧電位が可能な最大値になったときに第２の電界効果トランジスタ１２４がゆっくりと不完全に通電が遮断され、それによって、変換器回路２３の、第２の差動入力２５における電圧電位と第１の差動入力２４における電圧電位との差が正になっているときに変換器回路２３の電流ノード１２６を放電する、第２の中間信号を形成する電流が、変換器回路２３の第３のカレントミラー段の第２の電界効果トランジスタ１２４の入力インピーダンスが高くなったことに対して、ただちにではなく、ある程度遅れて動作する。それに対応して、この、第２の中間信号を形成する電流が電流ノード１２６を再充電するだけでなく、この電流の一部が、横流として、上述の第２の電界効果トランジスタ１２４を流れる。結果として、電流ノード１２６の放電が遅延される。
【００８８】
変換器回路２３の、第２の差動入力２５における電圧電位と第１の差動入力２４における電圧電位との差が正になろうとしているときは、第３のカレントミラー段の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点における電圧の振れが、電圧電位の低いほうに制限があるために、第２の電界効果トランジスタ１２４が、ただちにではなく、ある程度遅れて通電され、そのゲート端子における電圧電位が可能な最低値になり、これによって、この第２の電界効果トランジスタ１２４は電流ノード１２６の充電を、速度を遅くして行う。
【００８９】
上述の過程を経て、電流ノード１２６における信号のエッジのしゅん度は比較的小さくなり、それによって、少なくともほぼ方形波の信号を形成することを意図された、変換器２３の出力２６に出力される電磁発振のエッジのしゅん度が、結局、比較的小さくなる。このようにエッジのしゅん度が比較的小さくなることの一因は、上述の干渉によって、変換器回路２３の出力２６に出力される電磁発振の「ジッタ」が増えることである。
【００９０】
図１５は、差動信号を非対称に動作する電磁発振に変換するために、図１４による変換器回路２３に改良が施され、本発明による発振器回路で用いられる変換器回路１２８の実施形態の一例の概略回路図である。図１４で既に説明された素子には同じ参照符号を付けている。
【００９１】
改良された変換器回路１２８では、第３のカレントミラー段１２３、１２４が、第３のカレントミラー段１２３、１２４の入力辺に第１のカスコード電界効果トランジスタ１２９を備えた補助スイッチオン段に結合される。そのために、この第１のカスコード電界効果トランジスタ１２９のドレイン−ソース経路が、第３のカレントミラー段１２３、１２４の第１の電界効果トランジスタ１２３のドレイン−ソース経路に直列に接続される。ここで、第１の電界効果トランジスタ１２３のドレイン端子が第１のカスコード電界効果トランジスタ１２９のソース端子に接続され、第１のカスコード電界効果トランジスタ１２９のドレイン端子が、変換器回路１２８の第１のカレントミラー段１１７、１１８の出力端子１１９に接続される。第３のカレントミラー段１２３、１２４の第１の電界効果トランジスタ１２３のゲート端子は、この回路では、第１のカスコード電界効果トランジスタ１２９のドレイン端子に接続される。
【００９２】
さらに、改良された変換器１２８では、第３のカレントミラー段１２３、１２４が補助スイッチオフ段に結合される。この補助スイッチオフ段は、供給電圧端子４５とアース端子８の間に接続された、第１の電界効果トランジスタ１３０と、電界効果トランジスタの形の、第４のカレントミラー段の入力トランジスタ１３１と、第４のカレントミラー段の入力辺にある第２のカスコード電界効果トランジスタ１３２とを含む直列回路を有する第１のカスケード段を含む。第１のカスケード段の第１の電界効果トランジスタ１３０は、そのソース端子がアース端子８に接続され、そのゲート端子が変換器回路１２８の第２のカレントミラー段１２０、１２１の第１の電界効果トランジスタ１２０のゲート端子に接続される形で第２のカレントミラー段１２０、１２１に挿入され、この第２のカレントミラー段１２０、１２１とともに、変換器回路１２８の入力段１１０、１１１の第２の差動出力信号によって動作する。第１のカスケード段の第１の電界効果トランジスタ１３０は、ここでは、そのドレイン端子において、第４の中間信号を供給する。この第４の中間信号は、少なくとも複数のセクションにまたがり、本質的に第２の中間信号に比例する。第２のカスコード電界効果トランジスタ１３２は、そのドレイン−ソース経路が第４のカレントミラー段の入力トランジスタ１３１のドレイン−ソース経路に直列に接続される。ここでは、第４のカレントミラー段の入力トランジスタ１３１のドレイン端子が、第２のカスコード電界効果トランジスタ１３２のソース端子に接続される。第４のカレントミラー段の入力トランジスタ１３１のゲート端子は、第２のカスコード電界効果トランジスタ１３２のドレイン端子に接続される。
【００９３】
改良された変換器回路１２８の補助スイッチオフ段の第４のカレントミラー段は、第１のカスケード段の第１の電界効果トランジスタ１３０によって供給される第４の中間信号を第５の中間信号にミラーリングし、これを第３のカレントミラー段１２３、１２４に供給するために設けられ、第４の中間信号を供給するために、電界効果トランジスタの形で入力トランジスタ１３１を含み、第５の中間信号を供給するために、電界効果トランジスタの形で出力トランジスタ１３３を含む。第４のカレントミラー段１３１、１３３の入力トランジスタ１３１と出力トランジスタ１３３は、それぞれのゲート端子で互いに接続される。さらに、第４のカレントミラー段１３１、１３３の入力トランジスタ１３１と出力トランジスタ１３３は、それぞれのソース端子を供給電圧端子４５に接続される。第４のカレントミラー段１３１、１３３の出力トランジスタ１３３のドレイン端子は、第３のカレントミラー段１２３、１２４のゲート端子に接続される。
【００９４】
最後に、改良された変換器回路１２８では、第１および第２のカスコード電界効果トランジスタ１２９および１３２の互いに結合されたゲート端子に共通カスコード・バイアス電圧を供給するために、カスコード・バイアス電圧生成回路が設けられる。このカスコード・バイアス電圧生成回路は、第１の電界効果トランジスタ１３４と、第２の電界効果トランジスタ１３５と、第２の定電流源１３６とを含む直列回路を含む。この直列回路は、第６の基準電位（ここではアース電位）を保持する端子（ここではアース端子８）と、第７の基準電位（ここでは供給電圧）を保持する端子（ここでは供給電圧端子４５）の間に配置される。この第１の電界効果トランジスタ１３４は、ここでは、そのドレイン端子が第２の電界効果トランジスタ１３５のソース端子に接続される。この第１および第２の電界効果トランジスタ１３４、１３５のゲート端子が、互いに接続され、この第２の電界効果トランジスタ１３５のドレイン端子に接続され、第２の定電流源１３６の第１の端子に接続され、共通カスコード・バイアス電圧を供給するために、第１および第２のカスコード電界効果トランジスタ１２９および１３２のゲート端子に接続される。カスコード・バイアス電圧生成回路の第１の電界効果トランジスタ１３４のソース端子が供給電圧端子４５に接続され、第２の定電流源１３６の第２の端子がアース端子８に接続される。
【００９５】
図１５による改良された変換器回路１２８は、第３のカレントミラー段の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点における信号の電圧の振れが動作時に大きくなり、そのエッジのしゅん度も高まることにより、先述の干渉の影響を低減し、電流ノード１２６における信号のエッジのしゅん度を高め、それによって、変換器回路１２８の出力２６に出力される電磁発振のエッジのしゅん度を高める。改良された変換器回路１２８の第１のカスコード電界効果トランジスタ１２９は、変換器回路１２８の第１のカレントミラー段１１７、１１８の第２の電界効果トランジスタ１１８を流れる電流（すなわち、第１の中間信号の電流）の負荷インピーダンスを高め、それによって、電圧電位の低いほうへの電圧の振れを大きくし、第３のカレントミラー段１２３、１２４の電界効果トランジスタ１２３および１２４のゲート端子同士の接続点における減衰信号のエッジのしゅん度を高める。その結果として、変換器回路１２８の第３のカレントミラー段１２３、１２４の第２の電界効果トランジスタ１２４の通電がより速く行われ、インピーダンスが低くなる。
【００９６】
変換器回路１２８の第３のカレントミラー段１２３、１２４の第２の電界効果トランジスタ１２４の急しゅんなスイッチオフは、補助スイッチ段の第４のカレントミラー段１３１、１３３の出力トランジスタ１３３とその制御信号によって実現される。この制御信号も、第４のカレントミラー段１３１、１３３のトランジスタ１３１、１３３の互いに結合されたゲート端子において、第１のカスケード段１３０、１３１、１３２によって急しゅんになる。第４のカレントミラー段１３１、１３３の出力トランジスタ１３３によって、第３のカレントミラー段１２３、１２４のゲート端子同士の接続点が、供給電圧端子４５における正の供給電圧まで充電され、第３のカレントミラー段１２３、１２４の第２の電界効果トランジスタ１２４が非常に高い抵抗率に切り替わり、これによって、第２のカレントミラー段１２０、１２１の第２の電界効果トランジスタ１２１が電流ノード１２６を最大限の速さで放電できる。カスコード・バイアス電圧は、改良された変換器回路１２８のカスコード・バイアス電圧生成回路の、第１および第２の電界効果トランジスタ１３４、１３５のそれぞれと、第２の定電流源１３６からの定電流とによって設定される。改良された変換器回路１２８は、その出力２６において、供給電圧とアース電位の間で切り替わる非常に良好な方形波信号を出力する。この信号は、「デジタル（ＣＭＯＳレベルで非対称に動作する信号）」とも呼ばれる。
【００９７】
ここまで説明した回路構成はすべて、「ＣＭＯＳプロセス」または「Ｎウェル／Ｐウェル・プロセス」で構成できる。ｎＭＯＳトランジスタをｐＭＯＳトランジスタと取り替え、ｐＭＯＳトランジスタをｎＭＯＳトランジスタと取り替え、供給電圧電位を平衡させた相補的な構成ももちろん可能である。
【００９８】
図面の注釈
図７
表題：図７による増幅器動作原理の伝達関数
オーバトーン
基本波周波数
図１２
表題：増幅器とバンドパスの伝達関数と全体の伝達関数
増幅器
オフセット補償
バンドパス伝達関数
全体の伝達関数
図１３
表題：図４による、発振器ループが開いている場合の全体の伝達関数
基本波周波数
オーバトーン
【図面の簡単な説明】
【００９９】
【図１】ピアース発振器の形で、水晶振動子の基本波発振によって動作する水晶発振器の概略回路図である。
【図２】ピアース発振器の形で、水晶振動子の高調波発振と、基本波発振の抑制とによって動作する水晶発振器の概略回路図である。
【図３】本発明による発振器回路の実施形態の一例の概略回路図である。
【図４】基本周波数水晶の等価回路図である。
【図５】オーバトーン水晶振動子の等価回路図である。
【図６】本発明による発振器回路の、単純な増幅器構成の実施形態の一例の概略回路図である。
【図７】オーバトーン水晶振動子を用いた、図６による増幅器構成の伝達関数をグラフで表した図である。
【図８】本発明による発振器回路の、改良された増幅器構成の実施形態の一例の概略回路図である。
【図９】本発明による発振器回路の、さらに改良された増幅器構成の実施形態の一例の概略回路図である。
【図１０】本発明による発振器回路における、３つのバンドパス段のカスケード接続によるバンドパス・フィルタ構成の実施形態の一例を示す図である。
【図１１】図１０によるバンドパス・フィルタ構成の実施形態の例に含まれる、バンドパス段の実施形態の一例を示す図である。
【図１２】オーバトーン水晶振動子を有する（具体的には図８または９による）増幅器構成の伝達関数の例と、（具体的には図１０または１１による）バンドパス・フィルタ構成の伝達関数の例をグラフで表し、さらに、バンドパス・フィルタ構成から増幅器構成へのフィードバックがある場合に、それによって形成される発振器回路の実施形態の一例の全体の伝達関数を示す図である。
【図１３】図３に示した、本発明による発振器回路の実施形態の一例の、オーバトーン水晶振動子を有し、バンドパス・フィルタ構成から増幅器構成へのフィードバックがある場合の全体の伝達関数の例を、図１２に示したグラフの細部において、グラフで表した図である。
【図１４】本発明による発振器回路で用いられる、差動信号を非対称に動作する電磁発振に変換する単純な変換器回路の実施形態の一例の概略回路図である。
【図１５】本発明による発振器回路で用いられる、差動信号を非対称に動作する電磁発振に変換する改良された変換器回路の実施形態の一例の概略回路図である。
【符号の説明】
【０１００】
１  水晶振動子
２  反転増幅器４の入力
３  反転増幅器４の出力
４  反転増幅器
５  負荷抵抗
６  増幅器４の入力２とアース端子８の間のコンデンサ
７  増幅器４の出力３とアース端子８の間のコンデンサ
８  アース端子
９  （ＬＣ直列共振回路の）共振回路コンデンサ
１０  （ＬＣ直列共振回路の）共振回路インダクタ
１１  図６による増幅器構成
１２  増幅器構成１１、４９、および６４の第１の対称な（差動）入力
１３  増幅器構成１１、４９、４９、および６４の第２の対称な（差動）入力
１４  増幅器構成１１、４９、および６４の第１の対称な（差動）出力
１５  増幅器構成１１、４９、および６４の第２の対称な（差動）出力
１６  水晶振動子１の第１の端子
１７  水晶振動子１の第２の端子
１８  バンドパス・フィルタ構成１８
１９  バンドパス・フィルタ構成１８の第１の対称な入力
２０  バンドパス・フィルタ構成１８の第２の対称な入力
２１  バンドパス・フィルタ構成１８の第１の対称な出力
２２  バンドパス・フィルタ構成１８の第２の対称な出力
２３  変換器回路
２４  変換器回路２３および１２８の第１の差動入力
２５  変換器回路２３および１２８の第２の差動入力
２６  変換器回路２３および１２８の出力
２７  発振器回路の信号の流れの方向を示す矢印
２８  水晶振動子１（基本波発振）の等価回路図のコンデンサ
２９  水晶振動子１（基本波発振）の等価回路図のインダクタンス
３０  水晶振動子１（基本波発振）の等価回路図のオーム抵抗
３１  水晶振動子１の等価回路図の終端コンデンサ
３２  水晶振動子１（３次高調波発振）の等価回路図のコンデンサ
３３  水晶振動子１（３次高調波発振）の等価回路図のインダクタ
３４  水晶振動子１（３次高調波発振）の等価回路図のオーム抵抗
３５  水晶振動子１（５次高調波発振）の等価回路図のコンデンサ
３６  水晶振動子１（５次高調波発振）の等価回路図のインダクタ
３７  水晶振動子１（５次高調波発振）の等価回路図のオーム抵抗
３８  増幅器構成１１、４９、および６４の差動入力段の第１の電界効果トランジスタ
３９  増幅器構成１１、４９、および６４の差動入力段の第２の電界効果トランジスタ
４０  第１の電界効果トランジスタ３８のソース端子
４１  第２の電界効果トランジスタ３９のソース端子
４２  定電流源
４３  定電流源４２の第１の端子
４４  定電流源４２の第２の端子
４５  供給電圧端子
４６  第１の電界効果トランジスタ３８に接続された第１の出力負荷トランジスタ
４７  第２の電界効果トランジスタ３９に接続された第２の出力負荷トランジスタ
４８  出力負荷トランジスタ４６および４７用の制御電圧端子
４９  図８による改良された増幅器構成
５０  改良された増幅器構成４９の制御電圧生成段
５１  改良された増幅器構成４９の動作点調整段
５２  改良された増幅器構成４９のオフセット補償装置
５３  供給電圧端子４５に接続された、制御電圧生成段５０の定電流源５４の端子
５４  制御電圧生成段５０の定電流源
５５  ドレイン端子とゲート端子の間をブリッジされた、制御電圧生成段５０の電界効果トランジスタ
５６  制御電圧生成段５０の別の電界効果トランジスタ
５７  制御電圧生成段５０の平滑コンデンサ
５８  動作点調整段５１の第１の電界効果トランジスタ
５９  動作点調整段５１の第２の電界効果トランジスタ
６０  第１のハイパス回路のオーム抵抗
６１  第１のハイパス回路のコンデンサ
６２  第２のハイパス回路のオーム抵抗
６３  第２のハイパス回路のコンデンサ
６４  図９による改良された増幅器構成
６５  図９による改良された増幅器構成６４の補助始動回路
６６  補助始動回路６５の第１の電界効果トランジスタ
６７  補助始動回路６５の第２の電界効果トランジスタ
６８  補助始動回路６５の始動信号入力
６９  補助始動回路６５の遅延段
７０  図１０によるバンドパス・フィルタ構成１８の第１のバンドパス段
７１  図１０によるバンドパス・フィルタ構成１８の第２バンドパス段
７２  図１０によるバンドパス・フィルタ構成１８の第３のバンドパス段
７３  第１のバンドパス段７０の第１の対称な入力
７４  第１のバンドパス段７０の第２の対称な入力
７５  第１のバンドパス段７０の第１の対称な出力
７６  第１のバンドパス段７０の第２の対称な出力
７７  第２のバンドパス段７１の第１の対称な入力
７８  第２のバンドパス段７１の第２の対称な入力
７９  第２のバンドパス段７１の第１の対称な出力
８０  第２のバンドパス段７１の第２の対称な出力
８１  第３のバンドパス段７２の第１の対称な入力
８２  第３のバンドパス段７２の第２の対称な入力
８３  第３のバンドパス段７２の第１の対称な出力
８４  第３のバンドパス段７２の第２の対称な出力
８５  ７５と７７の間の第１の接続点
８６  ７６と７８の間の第２の接続点
８７  ７９と８１の間の第３の接続点
８８  ８０と８２の間の第４の接続点
８９  第１のバンドパス段７０の第１の電界効果トランジスタ
９０  第１のバンドパス段７０の第２の電界効果トランジスタ
９１  定電流源９２の第１の端子
９２  第１のバンドパス段７０の第１の定電流源
９３  第１の定電流源９２の第２の端子
９４  第１のバンドパス段７０の第１のハイパス回路の第１のハイパス・コンデンサ
９５  第１のバンドパス段７０の第１のハイパス回路の第１のハイパス抵抗
９６  第１のハイパス回路の第１のハイパス抵抗９５の第１の端子（第１のバンドパス段７０）
９７  第１のバンドパス段７０の第２のハイパス回路の第２のハイパス・コンデンサ
９８  第１のバンドパス段７０の第２のハイパス回路の第２のハイパス抵抗
９９  第２のハイパス回路の第２のハイパス抵抗９８の第１の端子（第１のバンドパス段７０）
１００  第１のハイパス回路の第１のハイパス抵抗９５の第２の端子（第１のバンドパス段７０）
１０１  第２のハイパス回路の第２のハイパス抵抗９８の第２の端子（第１のバンドパス段７０）
１０２  第１のバンドパス段７０の直接バイアス電圧生成段１０３の出力端子１０２
１０３  第１のバンドパス段７０の直接バイアス電圧生成段１０３
１０４  第１のバンドパス段７０の直接バイアス電圧生成段１０３の第２の定電流源１０４
１０５  第１のバンドパス段７０の直接バイアス電圧生成段１０３の第３の電界効果トランジスタ１０５
１０６  第１のバンドパス段７０の第１のローパス回路の第１のローパス・コンデンサ
１０７  第１のバンドパス段７０の第１のローパス回路の第１のローパス抵抗
１０８  第１のバンドパス段７０の第２のローパス回路の第２のローパス・コンデンサ
１０９  第１のバンドパス段７０の第２のローパス回路の第２のローパス抵抗
１１０  変換器回路２３および１２８の入力段の第１の電界効果トランジスタ
１１１  変換器回路２３および１２８の入力段の第２の電界効果トランジスタ
１１２  変換器回路２３および１２８の第１の定電流源
１１３  変換器回路２３および１２８の第１の定電流源１１２の第１の端子
１１４  変換器回路２３および１２８の第１の定電流源１１２の第２の端子
１１５  変換器回路２３および１２８の入力段の第２の出力端子
１１６  変換器回路２３および１２８の入力段の第１の出力端子
１１７  変換器回路２３および１２８の第１のカレントミラー段１１７、１１８の第１の電界効果トランジスタ
１１８  変換器回路２３および１２８の第１のカレントミラー段１１７、１１８の第２の電界効果トランジスタ
１１９  変換器回路２３および１２８の第１のカレントミラー段１１７、１１８の出力端子
１２０  変換器回路２３および１２８の第２のカレントミラー段１２０、１２１の第１の電界効果トランジスタ
１２１  変換器回路２３および１２８の第２のカレントミラー段１２０、１２１の第２の電界効果トランジスタ
１２２  変換器回路２３および１２８の第２のカレントミラー段１２０、１２１の出力端子
１２３  変換器回路２３および１２８の第３のカレントミラー段１２３、１２４の第１の電界効果トランジスタ
１２４  変換器回路２３および１２８の第３のカレントミラー段１２３、１２４の第２の電界効果トランジスタ
１２５  変換器回路２３および１２８の第３のカレントミラー段１２３、１２４の出力端子
１２６  変換器回路２３および１２８の電流ノード（減算回路）
１２７  変換器回路２３および１２８の出力ドライバ回路
１２８  改良された変換器回路
１２９  改良された変換器回路１２８の第１のカスコード電界効果トランジスタ
１３０  改良された変換器回路１２８の補助スイッチオフ段の第１のカスケード段の第１の電界効果トランジスタ
１３１  改良された変換器回路１２８の補助スイッチオフ段の第４のカレントミラー段１３１、１３３の入力トランジスタ
１３２  改良された変換器回路１２８の補助スイッチオフ段の第４のカレントミラー段１３１、１３３の入力辺にある第２のカスコード電界効果トランジスタ
１３３  改良された変換器回路１２８の補助スイッチオフ段の第４のカレントミラー段１３１、１３３の出力トランジスタ
１３４  改良された変換器回路１２８のカスコード・バイアス電圧生成段の第１の電界効果トランジスタ
１３５  改良された変換器回路１２８のカスコード・バイアス電圧生成段の第２の電界効果トランジスタ
１３６  改良された変換器回路１２８のカスコード・バイアス電圧生成段の第２の定電流源
【図１】
2006510254.tif 000003
【図２】
2006510254.tif 000004
【図３】
2006510254.tif 000005
【図４】
2006510254.tif 000006
【図５】
2006510254.tif 000007
【図６】
2006510254.tif 000008
【図７】
2006510254.tif 000009
【図８】
2006510254.tif 000010
【図９】
2006510254.tif 000011
【図１０】
2006510254.tif 000012
【図１１】
2006510254.tif 000013
【図１２】
2006510254.tif 000014
【図１３】
2006510254.tif 000015
【図１４】
2006510254.tif 000016
【図１５】
2006510254.tif 000017
【国際調査報告】
2006510254.tif 000018
2006510254.tif 000019