(57)【要約】スタッドバンプ付き半導体チップの形成方法が開示されている。かかる方法は、キャピラリー２２の孔を挿通する被覆ワイヤー２１の先端にボールを形成することを含み、かかる被覆ワイヤーは芯材１９と耐酸化被覆材１８とを有している。形成されたボールを半導体チップ１上の導電性領域２に圧着する。被覆ワイヤーを切断することにより（図７）、導電性領域上に導電性スタッドバンプを残置する。かかる導電性スタッドバンプは内部導電部１９と外部の耐酸化層１８とを有する。
2006520103.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）キャピラリーの孔に挿通された、芯材と外部の耐酸化被覆材とからなる被覆ワイヤーの先端にボールを形成するステップと、
（ｂ）半導体チップ上の導電性領域に前記ボールを圧着するステップと、
（ｃ）前記被覆ワイヤーを切断することにより、内部導電部と外部の耐酸化層とからなるスタッドバンプを前記導電性領域上に残置するステップと、
を備えることを特徴とする方法。
【請求項２】
前記芯材は銅を含み、前記耐酸化被覆材はパラジウムを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記半導体チップは、縦型パワーＭＯＳＦＥＴを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記耐酸化層は貴金属を含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記半導体チップ上の導電性領域は第１の導電性領域であり、前記ステップ（ｃ）の後に、
（ｄ）第２の導電性領域と前記第２の導電性領域上のはんだとを有する回路基板上に前記半導体チップを実装し、前記第２の導電性領域上のはんだを前記導電性スタッドバンプに接触せしめるステップ、
をさらに備えることを特徴とする請求項１に記載の方法。
【請求項６】
前記はんだは、ＰｂおよびＳｎ、またはＰｂフリーはんだを含むことを特徴とする請求項５に記載の方法。
【請求項７】
バンプ付き半導体チップであって、
（ａ）導電性領域を含む半導体チップと、
（ｂ）前記導電性領域上の導電性スタッドバンプと、
を含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含むことを特徴とするバンプ付き半導体チップ。
【請求項８】
前記導電性スタッドバンプは基部と頭部とからなり、前記基部は前記頭部よりも幅広であることを特徴とする請求項７に記載のバンプ付き半導体チップ。
【請求項９】
前記半導体チップは縦型パワーＭＯＳＦＥＴを含むことを特徴とする請求項７に記載のバンプ付き半導体チップ。
【請求項１０】
前記内部導電部は銅を含み、前記外部の耐酸化層は貴金属を含むことを特徴とする請求項７に記載のバンプ付き半導体チップ。
【請求項１１】
半導体チップのパッケージであって、
（ａ）（i）第一の導電性領域を含む半導体チップと、（ii）前記導電性領域上の導電
性スタッドバンプと、を含むバンプ付き半導体チップと、
（ｂ）第２の導電性領域と前記第２の導電性領域上のはんだとを有する回路基板と、
を含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含み、前記バンプ付き半導体チップを前記回路基板上に実装し、前記導電性スタッドバンプを前記第２の導電性領域上のはんだに接触せしめることを特徴とする半導体チップのパッケージ。
【請求項１２】
前記内部導電部は銅を含み、前記外部の耐酸化層はパラジウムを含むことを特徴とする請求項１１に記載の半導体チップのパッケージ。
【請求項１３】
前記はんだは、ＰｂおよびＳｎ、またはＰｂフリーはんだを含むことを特徴とする請求項１１に記載の半導体チップのパッケージ。
【発明の詳細な説明】
【背景技術】
【０００１】
電子パッケージにおいては、パッケージおよび配線についての多くの異なる段階がある。代表的な第１段階のパッケージ工程では、シリコンチップをセラミック基板キャリアに接続させる。代表的な第２段階のパッケージ工程では、そのチップを有するセラミック基板キャリアを有機ボード(organic board）上に実装させる。
【０００２】
第１段階のパッケージ形成に関する１つの従来方法においては、保護層が半導体チップ（これは半導体ウエハー内にあり得る）上に形成される。かかる保護層は、半導体チップ上の導電性領域を露出させる開口部を有する。チタンおよび銅の層を、導電性領域および保護層の上面にスパッタする。その後、フォトレジスト層を半導体チップ上にパターン形成し、パターン形成されたフォトレジスト層の開口部が導電性領域上にあるようにする。かかる開口部がはんだで塞がれるまで、はんだをフォトレジスト層の開口部に電気めっきする。フォトレジストを除去し、はんだ部周囲のチタンおよび銅の層を除去する。その後、はんだ部をフルリフロー工程にかける。このフルリフロー工程により、はんだ部ははんだボールを形成するようになる。はんだボール形成後、半導体チップを裏返してキャリアに固着させる。半導体チップ上のはんだボールは、そのチップキャリア上の導電性領域に接触する。非溶解性のバリアが導電性領域周囲に配置され、はんだボールを束縛する。キャリア上の導電性領域と半導体チップとの間のはんだボールは融解し、キャリア上の導電性領域を湿潤させる。表面張力により、融解したはんだは完全につぶれることはなく、半導体チップはキャリア上の位置に保持される。
【０００３】
リフロー工程中に、堆積したはんだは実質的にはんだボールに変形する。かかる変形により、半導体チップ上に形成されたはんだボールの高さが不均一になる可能性がある。はんだボールの高さが不均一である場合、半導体チップをチップキャリアに実装する際に、幾つかのはんだボールがキャリアの導電性領域に同時に接触しない場合がある。これが起こると、形成されるはんだ接合強度が弱くなるため、形成されたパッケージの信頼性を減少させる可能性がある。さらに、リフロー工程中に、堆積したはんだは長時間高温に曝される。この堆積したはんだを過度に加熱することにより、はんだ部における過剰な合金成長が促される。はんだ接合部での合金化は、はんだ接合をもろくし且つはんだ接合の疲労抵抗を低減させる。最後に、フルリフロー工程を実施することにより、時間およびエネルギーがかかることとなり、故に最終的に製造されるチップパッケージのコストが増大することとなる。可能であるならば、フルリフロー工程に付随する時間およびエネルギーを低減することが望ましい。
【０００４】
上述の問題を解決するための１つの方法は、はんだの代わりに導電性領域上に銅のスタッドを形成するスタッドバンプ法を使用することである。かかる銅のスタッドがワイヤーボンディング法を使用して形成され、この方法ではワイヤー端部にボールが形成され、このボールを半導体チップの導電性領域に圧着させる。その後、ワイヤーは圧着されたボールを残して切断され銅のスタッドの形状になる。その後、半導体チップを裏返し、Ｐｂ−Ｓｂ−Ｓｎはんだが付着した導電性ランドを有する回路ボードのキャリアに実装する。
【０００５】
上述のスタッドバンプ法は実現可能であるが、対処すべき幾つかの問題がある。第１に、上述の方法においては、厚い金属間化合物層が銅のスタッドとＰｂ−Ｓｂ−Ｓｎはんだとの間に形成される可能性があることである。厚い金属間化合物層は、チップパッケージのオン抵抗を増加させる可能性がある。第２に、銅のスタッドにおける銅と厚い金属間化合物層との間にボイドが形成される可能性があることである。図１に示されているように、例えば１５０℃で１０００時間の試験後、形成された金属間化合物層と銅のスタッドとの間にギャップ（またはボイド）が出現する。かかるギャップは、半導体チップとかかる半導体チップを接着させるキャリアとの間の電気的接続および機械的接続の不良の原因となる。理論にとらわれずに、本発明者は銅／金属間化合物の界面でのボイド形成は、Ｃｕ、ＳｎおよびＳｂの拡散速度の相違および／または銅の酸化に起因するものであると考えている。
【０００６】
本発明の実施例は、上記および他の問題に関するものである。
【発明の概要】
【０００７】
本発明の実施例は、スタッドバンプ付き半導体チップ、かかるバンプ付き半導体チップを使用して形成する半導体チップのパッケージおよびその製造方法に関する。
【０００８】
本発明の１つの実施例は、（ａ）キャピラリーの孔に挿通された、芯材と外部の耐酸化被覆材とからなる被覆ワイヤーの先端にボールを形成するステップと、（ｂ）半導体チップ上の導電性領域に前記ボールを圧着するステップと、（ｃ）前記被覆ワイヤーを切断することにより、内部導電部と外部の耐酸化層とからなるスタッドバンプを前記導電性領域上に残置するステップと、を備えることを特徴とする方法に関する。
【０００９】
本発明の他の実施例は、（ａ）導電性領域を含む半導体チップと、（ｂ）前記導電性領域上の導電性スタッドバンプと、を含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含むことを特徴とするバンプ付き半導体チップに関する。
【００１０】
本発明の他の実施例は、（ａ）（i）第一の導電性領域を含む半導体チップと、（ii）
前記導電性領域上の導電性スタッドバンプと、を含むバンプ付き半導体チップと、（ｂ）第２の導電性領域と前記第２の導電性領域上のはんだとを有する回路基板とを含み、前記導電性スタッドバンプは内部導電部と外部の耐酸化層とを含み、前記バンプ付き半導体チップを前記回路基板上に実装し、前記導電性スタッドバンプを前記第２の導電性領域上のはんだに接触せしめることを特徴とする半導体チップのパッケージに関する。
【００１１】
本発明の上述の実施例および他の実施例を、以下にさらに詳細に説明する。
【発明の詳細な説明】
【００１２】
図における種々の要素のサイズは、図示の容易さのために正確な寸法では示していない。また、図において、同じような要素には同じような参照番号が付けられている。
【００１３】
図２は、本発明の実施例によるスタッドバンプ付き半導体チップ１００を示している。スタッドバンプ付き半導体チップ１００は、第１の導電性領域２を含む半導体チップ１と第１の導電性領域２上の導電性スタッドバンプ２７とを有する。
【００１４】
半導体チップ１００は、適当な材料（例えばシリコン、ガリウムヒ素）を含んでもよいし、適当な任意の能動型または受動型の半導体素子を含んでもよい。例えば、半導体チップはパワーＭＯＳＦＥＴのような金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでもよい。ＭＯＳＦＥＴはプレーナまたはトレンチのゲートを有してもよい。トレンチゲートが好ましい。トレンチゲートを含むトランジスタセルはプレーナゲートよりも狭い面積を有する。さらに、ＭＯＳＦＥＴは縦型ＭＯＳＦＥＴであってもよい。縦型ＭＯＳＦＥＴにおいては、ソース領域とドレイン領域とが半導体チップの対向面に位置するので、トランジスタを流れる電流は半導体チップを垂直方向に流れる。
【００１５】
各導電性領域２は、例えば導電性ランドであってもよい。各導電性領域２は、１または２以上の材料層を含んでもよい。例えば、本発明の実施例による導電性領域は、Ｔｉ、ＮｉおよびＣｒ等を含む１または２以上のアンダーバンプ治金層を有するアルミ層を含んでもよい。
【００１６】
各導電性スタッドバンプ２７は、内部導電部９および外部の耐酸化層８を有してもよい。各導電性スタッドバンプ２７は頭部２７（ａ）および基部２７（ｂ）をも有する。図に示されているように、頭部２７（ａ）は基部２７（ｂ）よりも狭い。半導体チップ１が縦型パワーＭＯＳＦＥＴのようなパワーＭＯＳＦＥＴを含む場合、導電性スタッドバンプ２７をＭＯＳＦＥＴのソース領域およびゲート領域に接続することができる。
【００１７】
内部導電部９は、銅（例えば純銅または銅合金）を含むことが望ましい。外部の耐酸化層８は酸化を防止する材料を含む。適当な任意の材料は、Ｐｄ、Ｐｔ，ＡｕおよびＡｇ等のような貴金属（およびそれら貴金属の合金）を含む。図示された実施例は、２つの異なる領域（言い換えれば、内部導電部９および外部の耐酸化層８）を有する導電性スタッドバンプ２７を示しているが、本発明の実施例による導電性スタッドバンプは、適当な任意の数の異なる領域を有してもよい。
【００１８】
耐酸化層８は適当な任意の厚さを有することができる。例えば、いくつかの実施例においては、約０．０１〜０．５μｍの厚さを有してもよい。耐酸化層８は、内部導電部９の側面、上部および下部の少なくとも１つを被覆することができ、導電性スタッドバンプ２７の最外層をなしてもよい。
【００１９】
図３は、スタッドバンプ付き半導体チップ１００を、回路基板２００に実装する方法を示すものである。回路基板２００は、ベース基板１５上に多くの第２の導電性領域３０を有してもよい。ベース基板１５は、１または２以上の誘電体層（例えばセラミックまたは高分子の誘電体層）を有してもよいし、隣接する誘電体層の間に導電層を有してもよい。回路基板２００は、半導体チップ用、回路ボード用または半導体チップを支持するための他の電気素子用、のキャリアであり得る。例えば、回路基板２００はリードを有するリードフレームであってもよい。バンプ付き半導体チップ１００をリードフレームに実装後、リードフレームの内部とバンプ付き半導体チップ１００とを成形材料で封じ込めることができる。
【００２０】
図に示されているように、第２の導電性領域３０上にははんだ部２８を有してもよい。各はんだ部２８は、例えばＰｂ、Ｓｎおよび必要に応じてＳｂのような材料を含むはんだであってもよい。他の実施例においては、はんだはＳｎ、ＡｇおよびＳｂを含むはんだのような鉛フリーはんだであってもよい。スタッドバンプ付き半導体チップ１００を裏返して回路基板２００上に実装する前に、はんだ部２８が第２の導電性領域３０上に堆積されてもよい。はんだ部２８は、スクリーニング工程、ピックアンドプレイス工程または電気めっき工程またははんだディスペンシング工程、を含む適当な任意の工程を使用して堆積させることができる。
【００２１】
図３に示されているように、スタッドバンプ付き半導体チップ１００を裏返してもよく、その後、導電性スタッドバンプ２７の頭部２７（ａ）をはんだ部２８に侵入させた後、第１の導電性領域２と第２の導電性領域３０とを電気的に接続してもよい。はんだリフロー工程は実装後に行なわれてもよい。リフロー工程は当該技術分野において周知であり、本明細書で詳細に説明する必要はないものである。これによって、半導体チップ１と回路基板２００との間の電気的接続が与えられることとなる。
【００２２】
導電性スタッドバンプ２７の耐酸化層８は、内部導電部９を酸化から保護する。これによって、導電性スタッドバンプ２７の内部導電部９とはんだ部２８との間にボイドが形成する可能性が低減することとなる。前述のように、ボイド形成はＣｕ、ＳｎおよびＳｂ（これは、例えばＰｂ−Ｓｂ−Ｓｎはんだと接触する純銅スタッドに関する）のような原子の拡散速度の相違および／または酸化銅、に起因するものであると考えられている。
【００２３】
本発明のいくつかの実施例は、前述のスタッドバンプ付き半導体チップ１００の形成方法に関するものである。適当な任意の方法は、キャピラリーの孔を挿通する被覆ワイヤー先端にボールを形成する工程を含む。被覆ワイヤーは、芯材および外部の耐酸化被覆材とを有する。その後、導電性領域にボールを接合させるために超音波エネルギーおよび／または熱を使用して、ボールを半導体チップ上の導電性領域に圧着する。その後、被覆ワイヤーを切断することにより、導電性領域上に導電性スタッドバンプを残置する。その後、導電性スタッドバンプは他の導電性スタッドバンプと高さが一致するように、必要に応じて高さ調整されてもよい。
【００２４】
前述のように、結果として得られる導電性スタッドバンプは、内部導電部と外部の耐酸化層とを有する。その後、前述のように、バンプ付き半導体チップを回路基板上に実装する。回路基板は導電性領域とかかる導電性領域上のはんだとを有し、かかる導電性領域上のはんだは導電性スタッドバンプと接触する。
【００２５】
半導体チップ上の導電性スタッドバンプ形成方法を、図４〜図７を参照して説明することができる。図４に、被覆ワイヤー２１の先端に形成した複合ボール３２を示す。被覆ワイヤー２１をキャピラリー２２に挿通させて供給し、複合ボール３２をキャピラリー２２の端部に形成する。例えばガス炎、電気パルスまたは超音波エネルギーなどを使用して、熱エネルギーおよび／または音波エネルギーを被覆ワイヤー２１の端部に与える。
【００２６】
被覆ワイヤー２１および複合ボール３２の各々は、導電性芯材１９と外部の耐酸化被覆材１８とを有する。被覆ワイヤー２１は、約１ｍｍ未満の直径を有してもよい。いくつかの実施例においては、耐酸化被覆材１８の厚さは約０．０１〜０．５μｍ程度であればよい。導電性芯材１９は銅（または銅合金）を含んでもよいし、耐酸化被覆材１８はＰｄ（またはＰｄ合金）のような貴金属を含んでもよい。
【００２７】
（超音波エネルギーおよび／または熱とともに）キャピラリー２２は、半導体チップ１の第１の導電性領域２に複合ボール３２を圧着するために使用されることができる。熱圧着ボンディング工程を使用することによりおよび／または超音波エネルギーを使用することにより、複合ボール３２を第１の導電性領域２に固定する。複合ボール３２に印加される圧力にはばらつきがあるが、例えば複合ボール３２の１個当たり約２０〜４５ｇであればよい。適用し得る超音波エネルギーは、６０ｋＨｚの範囲であればよい。
【００２８】
その後、キャピラリー２２は、図６に示すループを形成する経路２５に沿って移動し、そして図７に示されているように、キャピラリー２２は下方に移動し、被覆ワイヤー２１はキャピラリー２２のエッジ１１０で切断される。スタッドバンプが形成される際の酸化物形成の可能性を低減させるために、窒素またはＮ2Ｈ2のような不活性ガスまたは還元ガスをスタッドバンプに供給することができる。
【００２９】
次に、結果として得られた導電性スタッドバンプは、かかる導電性スタッドバンプの上面に（平面で）圧力を印加することにより平坦化することができる。形成されて間もない導電性スタッドバンプの上部に圧力（例えば約５０ｇ／バンプ）を印加することにより、バンプ高さを他のバンプと一致させることが可能である。
【００３０】
上述の工程を実施するための装置は、ＡＳＭ社（ASM, Inc. of Singapore）から市販されている（例えばＡＳＭ  ＡＢ３３９）。Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社（Kulicke&Soffa of Willow Grove, PA）から市販されている従来型のワイヤーボンダーであるＫＮＳ１４８８Ｌ  ｔｕｒｂｏも使用することができる。
【００３１】
上述のスタッドバンプの工程において被覆ワイヤーを使用することにより、多くの利点がもたらされる。第１に、本発明の実施例に従って形成された導電性スタッドバンプにおける銅は耐酸化層で保護されており、銅のみを有するスタッドバンプと比較すると、本願の導電性スタッドバンプは良好な引っ張り強度を有する。例えば、図８はボールのシェア強度／引っ張り強度の経時変化を示したグラフであり、かかるボールは銅の芯材とパラジウムを含む外部の被覆材とを有する被覆ワイヤーを使用して半導体チップの導電性領域に固着している。グラフに示されているように、半導体チップの導電性領域に固着したボールのシェア強度および引っ張り強度は大きい値を示している。第２に、本発明の実施例において使用される被覆ワイヤーは、長い保管寿命と工程寿命とを有する。被覆ワイヤーの耐酸化被覆材がワイヤーの芯材を酸化から保護することにより、保管寿命が向上する。第３に、銅ワイヤーから形成されたＣｕスタッドバンプと比較すると、Ｃｕ／Ｐｄワイヤーから形成されたＣｕ／Ｐｄスタッドバンプは、Ｃｕ／金属間化合物の界面でのボイド形成の可能性を低減させる。これによって、被覆ワイヤーを使用して形成されるパッケージの信頼性は全体的に改善されることとなる。第４に、導電性スタッドバンプの耐酸化層が内部導電部の酸化を防止することにより、導電性スタッドバンプの経時変化の点で信頼性が向上する。第５に、導電性スタッドバンプの耐酸化層は、はんだ材料の一般的な使用により形成される合金形成に対するバリア金属として機能する。第６に、本発明の実施例は、バンプと回路基板との間に強固にはんだ付け可能な界面を与える。第７に、本発明の実施例においては実質的に固体の導電性スタッドバンプを使用するので、相互接続材料としてはんだのみを使用する工程と比較して、使用するはんだを少なくすることができる。従って、（前述のような）フルリフロー工程を実施する必要がないので、本発明の実施例においては金属間化合物が形成される可能性は低減する。
【００３２】
本願で使用されている用語および表現は、説明用語として使用されているものであり限定されるものではなく、図示され説明された特徴またはその一部が均等なものを除外する用語および表現としての使用を意図するものではない。種々の変更が特許請求の範囲内で可能である。さらに、本発明の範囲から逸脱することなく、本発明の実施例の１または２以上の特徴を、本発明の他の実施例の１または２以上の特徴と組み合わせてもよい。
【図面の簡単な説明】
【００３３】
【図１（ａ）】銅のスタッドと、はんだペーストと、銅のスタッドとはんだペーストとの間の金属間化合物層と、の断面写真を示す図である。
【図１（ｂ）】合金層と銅のスタッドとの間に形成されたギャップを示した図である。
【図２】導電性スタッドバンプ付き半導体チップの断面図である。
【図３】回路基板上に実装された、導電性スタッドバンプ付き半導体チップの断面図である。
【図４】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図５】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図６】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図７】導電性スタッドバンプの形成工程中における被覆ワイヤー、キャピラリーおよび半導体チップの断面図である。
【図８】銅の芯材とパラジウムを含む外部の被覆材とを有する被覆ワイヤーを使用して半導体チップの導電性領域に固着されたボールについて、ボールのシェア強度／引っ張り強度の経時変化を示したグラフである。
【図１（ａ）】
2006520103.tif 000003
【図１（ｂ）】
2006520103.tif 000004
【図２】
2006520103.tif 000005
【図３】
2006520103.tif 000006
【図４】
2006520103.tif 000007
【図５】
2006520103.tif 000008
【図６】
2006520103.tif 000009
【図７】
2006520103.tif 000010
【図８】
2006520103.tif 000011
【国際調査報告】
2006520103.tif 000012