(57)【要約】論理装置のための低電圧検出（ＬＶＤ）システムは、供給ピン電圧（１０９）が第１電圧レベルより下がったときに標識を供給するための第１ＬＶＤ回路（１１０）と、供給ピン電圧が第２電圧レベルより下がったときに割り込み（１１８）を供給する第２ＬＶＤ回路（１１６）を含んでいる。一実施形態においては、第２ＬＶＤ回路は、第１ＬＶＤ回路よりも多くの電力を消費するため、選択的にイネーブルにされる。一実施形態においては、供給ピン電圧が第１電圧レベルと第２電圧レベルの間にあり、論理装置が停止または低電力モードにあるとき、第２ＬＶＤ回路は周期的にイネーブルにされて供給ピン電圧を監視する。供給ピン電圧が第２電圧レベルより下がった後、論理装置は安全モードに置かれ、そこで、論理装置は、供給ピン電圧が第１電圧レベルを超えるまで、割り込みを了解するのを禁止される。
2006506617.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（１００）であって、
電源からの電力を受け取るための電力供給ピン（１０９）と、
前記電力供給ピンの第１電圧レベルを示す第１電圧検出信号を供給するための出力を有する第１電圧検出回路（１１０）と、
前記電力供給ピンの第２電圧レベルを示す第２電圧検出信号を供給するための出力を有する第２電圧検出回路（１１６）と、
中央処理装置であって、前記電力供給ピンを介して受け取られる電力から電力が供給されるように構成された中央処理装置（１６０）と、
前記中央処理装置に動作可能に接続された割り込みハンドラであって、少なくとも一つの割り込みのセットに応答する割り込みハンドラ（１４２）と、
前記少なくとも一つの割り込みのセットに対する前記割り込みハンドラの応答性を制御する割り込みハンドラ制御回路とを備え、前記割り込みハンドラ制御回路は、前記第１電圧検出信号に応答し、かつ第１信号状態を有する第１信号に応答し、前記第１信号状態は、前記電力供給ピンの電圧レベルが、前記第２電圧検出信号によって示される前記第２電圧レベルよりも低下したことを少なくとも示し、前記第１信号が第１信号状態にあるとき、前記割り込みハンドラ制御回路は、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも高いことを前記第１電圧検出信号が示す場合に、前記割り込みハンドラをイネーブルにして、前記少なくとも一つの割り込みのセットに応答させる、集積回路。
【請求項２】
請求項１に記載の集積回路であって、前記第１信号は前記中央処理装置の処理動作によって前記第１信号状態に設定される集積回路。
【請求項３】
請求項２に記載の集積回路であって、
前記第２電圧検出回路の出力は前記割り込みハンドラに接続されており、前記電力供給ピンの電圧レベルが前記第２電圧レベルよりも低いことを示す第２電圧検出信号は割り込みを生成し、
前記中央処理装置は、前記電力供給ピンの電圧レベルが前記第２電圧レベルよりも低いことを第２電圧検出信号が示すときに生成される割り込みに少なくとも応答して、前記第１信号を前記第１信号状態に設定するための処理動作を行う、集積回路。
【請求項４】
請求項１に記載の集積回路であって、当該集積回路は低電力停止モードを有し、当該集積回路が前記低電力停止モードにあるとき、前記第２電圧検出回路は、前記第２電圧検出信号を供給できないようにされる集積回路。
【請求項５】
請求項１に記載の集積回路であって、前記第２電圧検出回路をイネーブルにするための出力を有する立ち上げ回路を更に備え、少なくとも当該集積回路が低電力停止モードにあり、かつ前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも低いことを前記第１電圧検出信号が示すときに、前記第２電圧検出回路をイネーブルにして前記第２電圧検出信号を供給する集積回路。
【請求項６】
請求項１に記載の集積回路であって、前記割り込みハンドラ制御ユニットは、前記少なくとも一つの割り込みのセットに対する前記割り込みハンドラの応答性を、前記割り込みハンドラへの前記少なくとも一つの割り込み信号（１４８）をゲート制御することによって制御する集積回路。
【請求項７】
請求項１に記載の集積回路を含む電池駆動による動作が可能なシステムであって、
前記電力供給ピンに接続され、前記電力供給ピンに電力を供給するための電池と、
前記集積回路の少なくとも一つの信号ラインピンを介して前記集積回路に動作可能に接
続された外部周辺装置とを更に備えるシステム。
【請求項８】
電源からの電力を受け取るための電力供給ピン（１０９）と、
前記電力供給ピンの第１電圧レベルを示す第１電圧検出信号を供給するための出力を有する第１電圧検出回路（１１０）と、
前記電力供給ピンの第２電圧レベルを示す第２電圧検出信号を供給するための出力を有する第２電圧検出回路（１１６）であって、第２電圧レベルは前記第１電圧レベルよりも低い第２電圧検出回路（１１６）と、
前記第２電圧検出回路をイネーブルにするための出力を有する立ち上げ回路とを備え、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも低いことを少なくとも前記第１電圧検出信号が示すときに、前記第２電圧検出回路をイネーブルにして前記第２電圧検出信号を供給する集積回路。
【請求項９】
請求項８に記載の集積回路であって、
割り込みハンドラであって、少なくとも一つの割り込みのセットに応答する割り込みハンドラ（１４２）と、
前記少なくとも一つの割り込みのセットに対する前記割り込みハンドラの応答性を制御する割り込みハンドラ制御回路（１３８）とを備え、前記割り込みハンドラ制御回路は、前記第１電圧検出信号に応答し、かつ第１信号状態を有する第１信号に応答し、前記第１信号状態は前記電力供給ピンの電圧レベルが、前記第２電圧検出信号によって示される前記第２電圧レベルよりも低下したことを少なくとも示し、前記第１信号が第１信号状態にある場合において、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも高いことを前記第１電圧検出信号が示すとき、前記割り込みハンドラ制御回路は前記割り込みハンドラをイネーブルにして、前記少なくとも一つの割り込みのセットに応答する集積回路。
【請求項１０】
請求項８に記載の集積回路であって、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも低いことを少なくとも前記第１電圧検出信号が示し、かつ当該集積回路が低電力停止モードにあるときに、前記立ち上げ回路は前記第２電圧検出回路をイネーブルにして前記第２電圧検出信号を供給する集積回路。
【請求項１１】
請求項８に記載の集積回路であって、前記立ち上げ回路は周期性立ち上げ回路であり、前記出力は前記第２電圧検出回路をイネーブルにするための周期性信号を供給し、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも低いことを少なくとも前記第１電圧検出信号が示すときに、前記第２電圧検出回路をイネーブルにして前記第２電圧検出信号を供給する集積回路。
【請求項１２】
請求項８に記載の集積回路であって、
第１信号を更に有し、該第１信号は、前記電力供給ピンの電圧レベルが、前記第２電圧検出信号によって示される第２電圧レベルよりも低下したことを少なくとも示す第１信号状態を有し、
前記立ち上げ回路の出力は、前記電力供給ピンの電圧レベルが前記第１電圧レベルよりも低いことを少なくとも前記第１電圧検出信号が示し、かつ前記第１信号が前記第１信号状態とは異なる第２信号状態にあるときに、前記第２電圧検出回路をイネーブルにして前記第２電圧検出信号を供給する、集積回路。
【請求項１３】
電源からの電力を受け取るための電力供給ピン（１０９）と、
中央処理装置であって、前記電力供給ピンを介して受け取られた電力から電力が供給されるように構成された中央処理装置（１６０）と、
前記電力供給ピンの電圧レベルが第１電圧レベルより低下したという第１表示（１１８）を供給するように構成されると共に、前記電力供給ピンの電圧レベルが第２電圧レベル
より上昇したという第２表示（１１２）を供給するように構成され、前記第１電圧レベルは前記第２電圧レベルより低い電圧検出システムと、
前記中央処理装置に動作可能に接続された割り込みハンドラであって、少なくとも一つの割り込みのセットに応答する割り込みハンドラ（１４２）と、
前記少なくとも一つの割り込みのセットに対する前記割り込みハンドラの応答性を制御する割り込みハンドラ制御回路とを備え、
第１信号（１３６）が、前記電力供給ピンの電圧レベルが前記第１表示によって示されるように前記第１電圧レベルより低下したことを少なくとも示す第１信号状態にあるとき、前記割り込みハンドラ制御回路は、前記割り込みハンドラをイネーブルにして、前記第２表示に応じて、前記少なくとも一つの割り込みのセットに応答させる、集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に低電圧検出システムに関し、より詳しくは、複数の電圧検出レベルを有する低電圧検出システムに関する。
【背景技術】
【０００２】
多くの電池駆動システム、例えば、携帯型電子機器市場における電池駆動システムにおいては、マイクロプロセッサやマイクロコントローラなどの論理装置は、主制御装置と電力管理装置またはそのいずれかの役目を担っている。この役目においては、電池が弱くなったか、または電池が取り外されたときに、論理装置の内部論理状態と揮発性メモリ（ＲＡＭ，制御レジスタ、論理状態など）を保護することが重要である。例えば、今日入手可能なマイクロコントローラにおいては、低電圧検出（ＬＶＤ）回路が、低電池電圧が発生したときを検出し、マイクロコントローラをリセットする。あるいは、いくつかのＬＶＤシステムは、マイクロコントローラがリセットするのではなく、割り込みを受け取ることを可能にし、その場合、ソフトウェアは、電池電圧が回復するまでマイクロコントローラを停止モードにして電流消費を最少にすることができる。
【０００３】
しかしながら、これらのシステムにおいては、停止モードにある間、割り込み（例えばキーボード入力からの割り込み）が受け付けられることにより、電池電圧が回復する前に、マイクロコントローラを再起動させて、電池を消耗するので、データが失われる。
【０００４】
それ故、論理装置の内部論理状態と揮発性メモリを保護すると同時に、弱い電池状態または電池が取り外された状態からの安全な回復を可能にするＬＶＤシステムを提供する必要性が存在する。また、コストを削減するために、論理装置の最低数のピンを用いたそのようなシステムを提供する必要性がある。
【発明を実施するための最良の形態】
【０００５】
本発明は、例示によって説明されており、添付図面によって制限されるものではない。添付図面において、同様な参照符号は同様な要素を示している。
図面内の要素は簡略化と明確化のために示されたものであって、必ずしも一定の縮尺で描かれていないことは当業者にとって明らかである。例えば、図面内の要素のいくつかの寸法は、本発明の実施態様の理解を良くするために、他の要素に比べて誇張することができる。
【０００６】
本書において使用されているように、用語「バス」は、一つまたはそれ以上のいろいろな種類の情報、例えば、データ、アドレス、制御、または状態、を転送するために使用することができる複数の信号線または導体を呼ぶために使用されている。本書において述べられたような導体は、単一導体、複数導体、単方向性導体、または双方向性導体であるものとして説明することができる。しかしながら、種々の実施態様は導体の態様を変更することができる。例えば、双方向性導体よりもむしろ別々の単方向性導体を使用することができ、その逆も可能である。また、複数の導体を、複数の信号をシリアルにまたは時分割多重化方法によって転送する単一導体で置き換えることができる。同様に、複数の信号を伝送する単一導体を、これらの信号のサブセットを伝送する種々の異なる導体に分けることができる。それ故、信号を転送するための多くのオプションが存在する。
【０００７】
用語「アサート」および「ネゲート」（または「デアサート」）は、信号、状態ビット、または同様な機構を、それぞれ、その論理的真状態または論理的偽状態で表す場合に使用される。論理的真状態が論理レベル１である場合には、論理的偽状態は論理レベル０で
ある。論理的真状態が論理レベル０である場合には、論理的偽状態は論理レベル１である。
【０００８】
図１は、データ処理システム１００の一実施形態のブロック図である。図１に示すように、データ処理システム１００は、論理装置、例えばマイクロコントローラ（ＭＣＵ）１０２と、外部回路とを含んでいる。別の実施態様においては、ＭＣＵ１０２は、種々のマイクロプロセッサ、マイクロコントローラ、または他の種類の論理装置と置き換えることがでる。一実施形態においては、ＭＣＵ１０２（または他の種類の論理装置のうちのどれか）は単一集積回路上に設けられる。ＭＣＵ１０２は、中央処理装置（ＣＰＵ）１６０、メモリ１５８、内部周辺装置１５６、入出力（Ｉ／Ｏ）インターフェース１５４、安全ビットレジスタ１３４、および割り込みハンドラ（ＩＨ）１４２を含んでおり、これらはすべてバス１５２に双方向的に接続されている（本書において使用されるように、バス１５２はアドレス信号線、データ信号線、および制御信号線を含んでいることに注目されたい）。
【０００９】
ＭＣＵ１０２は更に、電圧Ｖbattを供給する電池ノード１０９（即ち、電力供給ピン）に接続されたＬＶＤ１ユニット１１０を含んでいる。ＬＶＤ１（１１０）は、Ｖbattが第１電圧レベルＬＶ１を下回るときを検出する。ＭＣＵ１０２は更に、Ｖbattが第２電圧レベルＬＶ２を下回るときを検出するＬＶＤ２ユニット１１６を含んでおり、一般にＬＶ１はＬＶ２よりも大きい。ＭＣＵ１０２は更に、ＬＶＤ２（１１６）にＶreg を供給するための、電池ノード１０９とＬＶＤ２（１１６）に接続された電圧調整器１１４を含んでいる。しかしながら、別の実施態様においては、電圧調整器１１４はなくてもよく、その場合には、ＬＶＤ２（１１６）は電池ノード１０９に接続される。ＭＣＵ１０２は更に、周期的立ち上げユニット（ＰＷＵ）１２４、ＰＷＵイネーブルユニット１２０、ＬＶＤ２イネーブルユニット１２８、および割り込みハンドラ（ＩＨ）制御ユニット１３８を含んでいる。バス１５２は、停止モード標識（インジケータ）のＳＴＯＰ１３２をＬＶＤ２イネーブルユニット１２８とＰＷＵイネーブルユニット１２０に供給する。ＰＷＵイネーブルユニット１２０は、信号ＰＷＵ＿ｅｎ１２２をＰＷＵ１２４に供給し、ＰＷＵ１２４は、信号ｗａｋｅｕｐ１２６をＬＶＤ２イネーブルユニット１２８に供給する。ＬＶＤ２イネーブルユニット１２８は、信号ＬＶＤ２＿ｅｎ１３０をＬＶＤ１１６と、もしあれば、電圧調整器１１４に供給する。安全ビットレジスタ１３４は、信号ｓａｆｅ１３６をＰＷＵイネーブルユニット１２０とＩＨ制御ユニット１３８に供給する。割り込みハンドラ１４２は、信号ＬＶ２＿割り込み１１８をＬＶＤ２（１１６）から、信号ＩＨ＿ブロック１４０をＩＨ制御ユニット１３８から、内部割り込み１４６をバス１５２を介して、外部割り込み１４４を双方向性導体１４８を介して受け取る。
【００１０】
データ処理システム１００の外部回路は、電池ノード１０９に接続可能な電池１０６と、充電要素１０４と、外部周辺装置１６６を含んでいる。充電要素１０４は、図１にコンデンサとして示されている（従って、コンデンサ１０４または電力貯蔵コンデンサ１０４と呼ぶことができる）ということに注目されたい。しかしながら、電池１０６は、充電回路によって再充電可能な充電式電池で置き換えることができる（従って、充電回路がコンデンサ１０４に置き換えられる）ことに注目されたい。また、電池１０６を何らかの適当な電源と置き換えることができる。図１に示すように、電池１０６の第１端子とコンデンサ１０４の第１端子は電池ノード１０９に接続されている。電池１０６の第２端子とコンデンサ１０４の第２端子は接地に接続されている。また、図１には示されていないが、ＭＣＵ１０２内に示されたユニットのそれぞれは、電池ノード１０９か、電圧調整器１１４（もしあれば）の出力に接続されている。Ｉ／Ｏインターフェース１５４は、外部周辺装置１６６に双方向に接続されている。外部周辺装置１６６は、例えば、キーボード、ディスプレイ、他の処理装置などの種々の周辺装置を含むことができるということに注目されたい。
【００１１】
動作においては、コンデンサ１０４は電池ノード１０９からのノイズを除去し、電池１０６がノード１０９に接続されているとき、高周波はね返りに対しはね返り防止を行う。電池１０６が取り外された場合、コンデンサ３０は、低電力状態の間、長時間にわたって、ＭＣＵ１０２内のＲＡＭメモリ、制御レジスタ、論理状態などを保持するのに十分な電圧を電池ノード１０９に供給する。図示された実施態様においては、以下に更に詳細に説明するように、ＭＣＵ１０２に電力を供給するため、および弱くなった電池によってまたは電池を取り外したことによって生じる低電圧状態を検出するために、単一の電圧供給ピン（電池ノード１０９）が使用されるということに注目されたい。
【００１２】
Ｉ／Ｏインターフェース１５４、内部周辺装置１５６、メモリ１５８、およびＣＰＵ１６０は、この技術において周知のように動作し、本書において詳細に述べることはしない。即ち、本書において説明された低電圧検出システムに関するこれらのユニットのそれぞれの側面のみを述べる。ＭＣＵ１０２の低電圧検出システム（ＬＶＤ１（１１０）、ＬＶＤ２（１１６）、オプションとしての電圧調整器１１４、ＰＷＵイネーブルユニット１２０、ＰＷＵ１２４、ＬＶＤ２イネーブルユニット１２８、安全ビットレジスタ１３４、ＩＨ制御ユニット１３８、割り込みハンドラ１４２、およびＣＰＵ１６０を含む）の動作を、図２〜７を参照してより詳細に述べる。
【００１３】
一実施形態においては、ＭＣＵ１０２は、ＶbattがＭＣＵ１０２の最低動作電圧Ｖmin よりも高い間は、稼動モードまたは停止モードにおいて正常に動作することができる。稼動モードにおいては、ＭＣＵ１０２は命令を実行することができるが、停止モードは低電力モードであり、その場合、ＭＣＵ１０２は命令を実行することができない。ＭＣＵ１０２は、停止命令の実行により稼動モードから停止モードに入ることができる。ＭＣＵ１０２は、外部割り込み１４４または内部割り込み１４６を受けて、停止モードから抜けて、稼動モードに入ることができる。例えば、ユーザーがキーを押すことによってＭＣＵ１０２を立ち上げることができるように、外部割り込みはキーボード割り込みを含んでもよい。しかしながら、ＶbattがＶmin より低い間、ＭＣＵ１０２が停止モードから稼動モードに移る場合、ＭＣＵ１０２の動作は、ＭＣＵ１０２がその最低動作電圧未満で稼動する、即ち、その規定動作範囲外で動作するので、不良となることがあり得る。それ故、一実施形態においては、Ｖbattが（弱くなった電池のためか、電池が取り外されたために）Ｖmin を下回わると、ＭＣＵ１０２は、いかなる外部割り込みまたは内部割り込みを了解（ａｃｋｎｏｗｌｅｄｇｅ）することも禁止される安全状態に入る。Ｖbattが（弱くなった電池もしくは取り外された電池の交換によってか、または電池の再充電によって）安全動作電圧よりも高くなったときのみ安全状態から抜け出て、ＭＣＵ１０２はもはや割り込みを了解することを禁止されることはない正常動作を再開することができる。この時点で、ＭＣＵ１０２は安全に稼動モードに復帰することができる。
【００１４】
一実施形態においては、ＭＣＵ１０２の低電圧検出システムは、第１低電圧検出ユニット（ＬＶＤ１（１１０））を使って、ＶbattがＬＶ１（ＬＶＩはＭＣＵ１０２のための安全動作電圧に相当する）よりも低くなるときを検出する。この実施態様においては、ＭＣＵ１０２は、第２電圧検出ユニット（ＬＶＤ２（１１６））を使って、ＶbattがＬＶ２よりも低くなるときを検出する。このＬＶ２は一般にＬＶ１よりも低く、Ｖmin よりも高い。上記で説明したように、一度ＶbattがＬＶ２より下がると、ＭＣＵ１０２は安全状態に置かれ、ＭＣＵ１０２はもはや再度稼動モードに入ることはできず、ＶbattがＬＶ１を超えるまで、いかなる外部割り込みまたは内部割り込みを了解することも禁止される。図示された実施態様においては、ＬＶＤ１（１１０）は、稼動モードと停止モードの両方を含むＭＣＵ１０２のすべての正常モードにおいて動作する低電力消費型電圧検出回路である。しかしながら、ＬＶＤ１（１１０）は、最小限の電力（その一例を以下に図６を参照して述べる）を消費するように設計されているので、ＭＣＵ１０２がＶmin よりも高いまま
で最大電池寿命を保証するのを確実にするほど、ＬＶＤ１（１１０）は十分精度が高くない。ＬＶＤ２（１１６）は、正確な低電圧表示を行うようになっているが、そうするためにＬＶＤ２（１１６）は更に電流を消費する。それ故、ＬＶＤ１（１１０）は、Ｖbattが、（低電力消費によってもたらされる不正確さのために）ほぼＬＶ１になったときに、標識を供給し（即ち、ＬＶ１＿検出１１２をアサートし）、ＬＶＤ２（１１６）は、ＶbattがＬＶ２に達したときに、割り込みを供給する（即ち、ＬＶ２＿割り込み１１８をアサートする）。現在の実施態様においては、ＬＶＤ２（１１６）は、稼動モードの間、常にイネーブルにされるということに注目されたい。しかしながら、ＬＶＤ２（１１６）は多くの電力を消費するので、ＭＣＵ１０２が停止モードにある間、ＬＶＤ２（１１６）をイネーブルにすることは望ましくない。即ち、常にイネーブルにされるＬＶＤ１（１１０）とは異なり、ＬＶＤ２（１１６）は、ＭＣＵ１０２が停止モードにある間、必要に応じて、選択的にイネーブルにすることができる。
【００１５】
上の説明において、および、以下の説明において、ＬＶＤ２（１１６）は、Ｖbattを監視してＶbattがＬＶ２より低くなるときを検出するということに注目されたい。このことは、オプションとしての電圧調整器１１４がＭＣＵ１０２の中にない（即ち、ＬＶＤ２（１１６）はＶreg よりもむしろＶbattを直接受け取る）ことを仮定している。しかしながら、電圧調整器１１４が図示のようにＭＣＵ１０２の中にある場合、（電圧調整器１１４に接続された）ＬＶＤ２（１１６）はＶreg を受け取るので、実際は、Ｖreg がＬＶ２よりも低くなるときを検出できることに注目されたい。それ故、この実施態様においては、ＬＶ２に対して使用される実際値は、電圧調整器１１４によって生じる電圧降下に基づいて調整することができる。しかし、Ｖreg またはＶbattが監視されるかどうかにかかわらず、ＬＶＤ２（１１６）は、Ｖbattが第２閾値ＬＶ２を下回ったときに、ＬＶ２＿割り込み１１８を供給する。また、ＶbattがＬＶ２に近い電圧レベルに達したとき、電圧調整器１１４による電圧降下は減少し、ＶbattはＶreg とほぼ同じになることに注目されたい。それ故、本書における説明を容易にするために、以下の記述は、ＬＶＤ２はＶreg よりもむしろＶbattを監視することに言及しているが、Ｖreg を監視しても同じ結果が得られることは当業者にとって明らかである。
【００１６】
図２は、本発明の一実施形態による、安全状態に入り安全状態から出る方法を示すグラフである。弱くなった電池のためか、または電池を取り外したために、Ｖbattが低下し始めると（Ｖbattはコンデンサ１０４によって供給されている）、ＬＶＤ１（１１０）は、Ｖbattが、図２の中で点１８０によって示されたほぼＬＶ１に達するときを検出する。点１８０に達したとき、ＭＣＵ１０２が停止モードで動作している場合には、ＬＶＤ２（１１６）は周期的にイネーブルにされて正確な低電圧検出を行う。
【００１７】
例えば、再び図１において、ＰＷＵイネーブルユニット１２０が、ＬＶ１＿検出１１２、ｓａｆｅ１３６、およびＳＴＯＰ１３２に基づいて、ＰＷＵ１２４をイネーブルにする。即ち、ＰＷＵイネーブルユニット１２０は、（ＰＷＵ１２４をイネーブルにするために）ＰＷＵ＿ｅｎ１２２をアサートする。このとき、ＬＶ１＿検出１１２、ｓａｆｅ１３６、およびＳＴＯＰ１３２の値は図５の真理値表に示すようになっている。即ち、図５に見られるように、ＬＶ１＿検出１１２がアサートされ、ＳＴＯＰ１３２がアサートされ、ｓａｆｅ１３６がアサートされないときのみ、ＰＷＵ＿ｅｎ１２２はアサートされる。即ち、ＶbattがＬＶ１を下回ったことをＬＶＤ１（１１０）が検出し（従ってＬＶ１＿検出１１２をアサートしたとき）、ＭＣＵ１０２は停止モードにあり（ＳＴＯＰ１３２がアサートされ）、ＭＣＵ１０２は安全モードにない（ｓａｆｅ１３６がアサートされず）ときに、ＰＷＵ１２４はイネーブルにされる。ＬＶ１＿検出１１２、ｓａｆｅ１３６、およびＳＴＯＰ１３２に対する値の他の組み合わせのすべてにおいては、ＰＷＵ＿ｅｎ１２２はアサートされないので、ＰＷＵ１２４はイネーブルにされない。
【００１８】
ＰＷＵ１２４は、ＬＶＤ２イネーブルユニット１２８にｗａｋｅｕｐ１２６を供給する。一実施形態においては、ｗａｋｅｕｐ１２６は、ＬＶＤ２イネーブル１２８を介してＬＶＤ２（１１６）を周期的にイネーブルにするために使用される周期性パルスである。即ち、ＬＶＤ２イネーブルユニット１２８は、ｗａｋｅｕｐ１２６およびＳＴＯＰ１３２を受け取り、ＬＶＤ２＿ｅｎ１３０をＬＶＤ２（１１６）に（もしあれば電圧調整器１１４にも）供給する。ＬＶＤ２＿ｅｎ１３０がアサートされたとき、ＬＶＤ２（１１６）は、イネーブルにされ、Ｖbattを監視してＶbattがＬＶ２より高いかまたは低いかを判定する。（あるいは、上に述べたように、電圧調整器１１４がある場合は、ＬＶＤ２（１１６）は、この時点でＶbattとほぼ等しい可能性のあるＶreg を代わりに監視して、ＶbattがＬＶ２より高いかまたは低いかを判定する）。ＬＶＤ２イネーブルユニット１２８は、図４に示す真理値表に従って動作する。それ故、稼動モードにあるときは（ＳＴＯＰ１３２がアサートされていないときは）、ＬＶＤ２＿ｅｎ１３０はアサートされ、ＬＶＤ２（１１６）をイネーブルにする。しかしながら、停止モードにあるときは（ＳＴＯＰ１３２がアサートされたときは）、ｗａｋｅｕｐ１２６がアサートされたときのみ、ＬＶＤ２＿ｅｎ１３０はアサートされる。このようにして、停止モードの間であって、ＶbattがＬＶ１とＬＶ２との間にある場合には、ＬＶＤ２（１１６）は、最小の電力を消費するように、ｗａｋｅｕｐ１２６によって周期的にイネーブルにされる。
【００１９】
再び図２のグラフにおいて、弱くなった電池のためか、電池が取り外されたために、Ｖbattが低下し続けると、ＬＶＤ２（１１６）は、Ｖbattが、図２の中で点１８２によって示されたＬＶ２に達するときを検出する。ＭＣＵ１０２が停止モードで動作中であった場合、ＬＶＤ２（１１６）は、ｗａｋｅｕｐ１２６によって決定される周期の一つの間にＶbattがＬＶ２に達するのを検出したことに注目されたい。しかしながら、ＭＣＵ１０２が稼動モードで動作中である場合には、ＬＶＤ２（１１６）は常にイネーブルにされて（即ち、ＳＴＯＰ１３２がデアサートされたとき、ｗａｋｅｕｐ１２６にもかかわらず、ＬＶＤ２＿ｅｎ１３０が常にアサートされて）、ＶbattがＬＶ２に達するのを検出する。上記で説明したように、ＬＶＤ２（１１６）は、ＬＶＤ１（１１０）がＶbattがＬＶ１に達するとき検出するよりも正確に、ＶbattがＬＶ２に達するときを検出する。ＬＶ２に達したとき、ＬＶＤ２（１１６）はＬＶ２＿割り込み１１８をアサートする。一実施形態においては、ＬＶ２＿割り込み１１８が割り込みハンドラ１４２によってすぐに了解されることを保証するために、ＬＶ２＿割り込み１１８は最優先されることに注目されたい。それ故、この実施態様においては、ＬＶ２＿割り込み１１８をアサートしたとき、割り込みハンドラ１４２は、ＣＰＵ１６０に待ち状態のＬＶＤ２（１１６）割り込みを処理させる。ＬＶＤ２（１１６）割り込みを処理するための割り込み処理ルーチンは、ＭＣＵ１０２が安全にシャットダウンするようにするための命令を含むことができる。例えば、割り込み処理ルーチンは、状態情報を含むすべての望ましい情報をメモリ１５８に保存したり、外部周辺装置に信号を送ったりすることができる。
【００２０】
ＭＣＵ１０２はいまＶmin 付近で動作している（即ち、ＶbattがＶmin に近づきつつある）ので、ＭＣＵ１０２は、Ｖmin に達する前か達したときに安全状態に置かれるべきである。一実施形態においては、割り込み処理ルーチンは、安全状態に入ったことを示すために安全ビットレジスタ１３４を１に設定するための命令を含むことができる。安全ビットレジスタ１３４が設定されたとき、ｓａｆｅ１３６は、割り込みハンドラ１４２が待ち状態の割り込みまたは将来の割り込みを了解するのを禁止するように、アサートされる。例えば、図１において、ＩＨ制御ユニット１３８は、外部割り込みと内部割り込みに対する割り込みハンドラ１４２の応答性を制御する。ＩＨ制御ユニット１３８は、ＬＶ１＿検出１１２とｓａｆｅ１３６を受け取り、図３の真理値表によって示されるようにＩＨ＿ブロック１４０を選択的にアサートする。例えば、ＩＨ制御ユニット１３８は、ＬＶ１＿検出１１２とｓａｆｅ１３６の両方がアサートされたときのみＩＨ＿ブロック１４０をアサートする。ＩＨ＿ブロック１４０がアサートされたとき、割り込みハンドラ１４２は、外
部割り込み１４４または内部割り込み１４６からの割り込みを了解するのを禁止されるか阻止される。それ故、一実施形態においては、各割り込みは、外部割り込み１４４または内部割り込み１４６内に、対応する割り込み信号を有している。各割り込み信号とＩＨ＿ブロック１４０をＡＮＤゲートへランさせることによって、各割り込み信号をＩＨ＿ブロック１４０によって個々に禁止することができる。あるいは、他のイネーブル回路またはゲート回路を使用して、割り込みハンドラ１４２への入力を禁止することができる。別の実施態様においては、ＩＨ＿ブロック１４０を用いて、割り込みハンドラ１４２のすべてまたは一部分をディスエーブルして、割り込みの禁止または阻止を達成することができる。更にもう一実施形態においては、ＩＨ＿ブロック１４０を割り込みハンドラ１４２の出力と共にゲート制御して、割り込みの阻止または禁止を達成することができる。
【００２１】
別の実施態様においては、ｓａｆｅ１３６を種々の方法で実行できることに注目されたい。例えば、Ｖbatt（いくつかの実施態様においてはＶreg ）がＬＶ２に達したことをＬＶＤ２（１１６）が検出したときに、ｓａｆｅ１３６を（割り込み処理ルーチンによるのではなく）自動的にアサートすることができる。安全ビットレジスタ１３４はＭＣＵ１０２内のどこに位置してもよいことに注目されたい。
【００２２】
再び図２において、ＭＣＵ１０２は、Ｖbattが再びＬＶ１より高くなるまで安全状態のままである。即ち、新しい電池が挿入されるか現在の電池が再充電されたとき、Ｖbattは再度、ＬＶ１より高くなり、その時点で安全状態から抜け出して、安全ビットレジスタ１３４が０にリセットされてサーフ１３６をデアサートする。よって、ＭＣＵ１０２は再び、割り込みを了解し、安全に停止モードを終了し、稼動モードに復帰することができる。別例においては、安全ビットレジスタ１３４は、ＶbattがＬＶ１より高くなったときリセットされない。この実施態様においては、安全ビットレジスタは、ユーザーによって、あるいは、ＭＣＵ１０２を立ち上げた後のある時点において、クリアされ得る。
【００２３】
本発明の一実施形態においては、ＬＶＤ１（１１０）は、Ｖbattが、（図２に示すような）Ｖmin より小さいパワー・オン・リセット電圧（ＶＰＯＲ）を下回るときを検出するために使用することもできる。ＶbattがＶＰＯＲに達すると、一般に、ＲＡＭと内部論理状態が、完全に、あるいは部分的に破壊される。電池を交換するかまたは電池を再充電する前にＶbattがＶＰＯＲに達した場合には、データの破壊のために、電池の交換または再充電時にＭＣＵ１０２を初期化する必要がある。いくつかの実施態様においては、リセット割り込みまたはパワー・オン・リセット割り込みは、上記で説明されたＬＶＤ２（１１６）割り込みよりも高い優先度を有することができる。
【００２４】
図６は、図１のＬＶＤ１（１１０）のために使用することができるＬＶＤ回路２００の一実施形態の概略図である。ＬＶＤ回路２００は、比較回路２１２と、トランジスタ２０８，２０４，２０６と、電流源２０２，２１０を含んでいる。電流源２０２は、Ｖbattに接続された第１端子と、比較回路２１２のプラス入力（Ｖref ）およびトランジスタ２０４の第１電流電極に接続された第２端子を有している。電流源２０２は、比較回路２１２のプラス入力とトランジスタ２０４の第１電流電極に電流Ｉref を供給する。トランジスタ２０４の第２電流電極は、トランジスタ２０４の制御電極とトランジスタ２０６の第１電流電極に接続されている。トランジスタ２０６の制御電極とトランジスタ２０６の第２電流電極は、互いに接続されると共に、電流源２１０の第２端子と、接地ノードに接続されている。トランジスタ２０８の第１電流電極はＶbattに接続されており、トランジスタ２０８の制御電極と第２制御電極は、比較回路２１２のマイナス入力（Ｖcomp）および電流源の２１０の第１端子に接続されている。電流源２１０は電流Ｉcompを供給する。比較回路２１２の出力はＬＶＤ１＿検出１１２を供給する。図示の実施態様においては、トランジスタ２０４，２０８はｐ型ＭＯＳＦＥＴトランジスタであり、トランジスタ２０６はバイポーラトランジスタであることに注目されたい。しかしながら、別の実施態様におい
ては、他の形式のトランジスタを使用することができる。また、種々の回路構成を用いてＬＶＤ１＿検出１１２を供給することができる。
【００２５】
動作においては、電流源２０２は、トランジスタ２０６，２０４にバイアスをかけて基準電圧Ｖref を生成するために使用される。Ｖref の値は、トランジスタ２０６のベース−エミッタ間電圧（Ｖbe）とトランジスタ２０４の閾値電圧（Ｖtp）との和に等しい。電流源２１０は、トランジスタ２０８にバイアスをかけて、Ｖb attからトランジスタ２０
８の閾値電圧（Ｖtp）を引いた値に等しいＶcompを生成するために使用される。Ｖcompは、比較回路２１２によってＶref と比較される。ＶcompがＶref より高い場合には、比較回路２１２の出力はローである（この実施態様においてはデアサートされる）。ＶcompがＶref 以下となるのに十分なようにＶbattが低下した場合には、比較回路の出力はローからハイに切り替わり、低電圧状態の検出を示す。従って、この時点において、ＬＶＤ１＿検出１１２はアサートされて、ＶbattがＬＶ１に達したことを示す。
【００２６】
ＬＶＤ回路２００の中で使用される電流源２０２，２１０は、非常に低い電流値を有している。このため、ＬＶＤ回路２００は、普通は低電圧検出機能のために望ましい雑音排除性を有していない。しかしながら、一実施形態においては、ＬＶＤ回路２００の動作は、ＭＣＵ１０２が低電力停止モードにあって、すべてのクロックがインアクティブであるときのみ重要である。ＬＶＤ回路２００によって生成される基準電圧Ｖref は、プロセスパラメータの変化および温度の変化のために、高精度ではない。しかしながら、この回路はＭＣＵ１０２への割り込みを生成してシステムをシャットダウンさせるためには使用されないので、上記で説明したように、高精度は要求されない。即ち、ＬＶＤ１（１１０）は、適当な条件のもとでより正確なＬＶＤ２（１１６）を有効にするためと、十分な電圧が外部的に（Ｖbattによって）回復してＭＣＵ１０２が再び処理を開始できるようになるまで、ＭＣＵ１０２を低電力安全状態に保持するためにのみ使用される。
【００２７】
図７は、図１のＬＶＤ２（１１６）のために使用できるＬＶＤ回路３００の一実施形態の概略図である。ＬＶＤ回路３００は、バンドギャップ回路３０２と、抵抗器３０６，３０４と、比較回路３０８を含んでいる。Ｖbatt（電圧調整器１１４がない場合はＶreg ）は、バンドギャップ回路３０２の第１端子と抵抗器３０６の第１端子に接続されている。バンドギャップ回路３０２の第２端子は、比較回路３０８のプラス入力に接続されてＶref を供給し、バンドギャップ回路３０２の第３端子は、抵抗器３０４の第１端子と、接地ノードに接続されている。抵抗器３０６の第２端子は、抵抗器３０４の第２端子と比較回路３０８のマイナス入力に接続されている。比較回路３０８は、ＬＶＤ２＿割り込み１１８を供給するための出力を有している。種々の実施態様は、種々の回路構成を使ってＬＶＤ２＿割り込み１１８を供給することができる。
【００２８】
ＬＶＤ回路３００は、バンドギャップ基準回路（バンドギャップ回路３０２）を使って、正確な基準電圧Ｖref を生成する。抵抗器３０６，３０４は、Ｖreg と基準値に対する比較のための電圧を生成するために使用される接地との間の分圧器を形成する。Ｖcom がＶref よりも小さいか等しくなるのに十分なようにＶbatt（またはＶreg ）が低下するたびに、比較回路３０８の出力はローからハイに切り替わり、低電圧状態の検出を示す（即ち、ＬＶＤ２＿割り込み１１８をアサートする）。（バンドギャップ回路３０２は、この技術において公知の任意のバンドギャップ回路であってもよいことに注目されたい）。バンドギャップ回路３０２および抵抗器３０６，３０４によって形成された分圧器は、いくつかの応用においては、停止モードに対して許容され得るよりも多くの電流を消費する。このため、（ＬＶＤ回路３００を使用する）ＬＶＤ２（１１０）は、ＭＣＵ１０２が低電力停止モードに入るとディスエーブルされる。よって、いかに様々な種類のＬＶＤ回路をＬＶＤ１（１１０）およびＬＶＤ２（１１６）に使用して、電流消費と精度とのバランスをとることができるかは明らかである。
【００２９】
本発明を特定の伝導性タイプまたは電位極性に関して説明したが、伝導性タイプおよび電位極性を逆にできることは当業者にとって明らかである。
上記明細書において、本発明を特定の実施態様に関して説明した。しかしながら、特許請求の範囲に述べたような本発明の範囲から逸脱することなく、種々の変更を行うことができることは当業者にとって明らかである。例えば、ブロック図は、図示されたものとは異なるブロックを有することができ、更に多いまたは少ないブロックを有することができるか、異なるように配置することができる。また、いくつかのブロックを組み合わせることができる。例えば、別の実施態様は、高電力および低電力モードにおいて動作可能であると共に、ＶbattがＬＶ１より下がったときに標識を供給し、ＶbattがＬＶ２より下がったときに別の標識を供給することができる一つのＬＶＤシステムに、ＬＶＤ１（１１０）とＬＶＤ２（１１６）の機能を統合することができる。従って、本仕様書と図面は制限的というよりも説明的なものと見なされるべきものであって、すべてのそのような変更は、本発明の範囲内に含まれるものである。
【００３０】
利点と問題に関する解決策とを特定の実施態様に関して上に説明した。しかしながら、利点と、問題に対する解決策と、すべての利点または解決策を生じさせるか一層明確にすることができるすべての要素は、いくつかのまたはすべての特許請求の範囲の重要な、必要な、または本質的な特徴または要素と解釈されるべきではない。本書で用いられたように、用語「備える」、「からなる」、またはそのすべての変形は、非排他的包含をカバーするものではないので、多くの要素からなる、プロセス、方法、物品、または装置は、それらの要素だけを含むものではなく、明確に列挙されていないか、そのようなプロセス、方法、物品、または装置に固有の他の要素を含むことができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態によるデータ処理システムのブロック図。
【図２】本発明の一実施形態による安全状態に入り安全状態から出る方法を示すグラフ。
【図３】図１のデータ処理システム内の種々のユニットに対応する真理値の表。
【図４】図１のデータ処理システム内の種々のユニットに対応する真理値の表。
【図５】図１のデータ処理システム内の種々のユニットに対応する真理値の表。
【図６】図１のデータ処理システム内の低電圧検出ユニットの一実施形態の概略図。
【図７】図１のデータ処理システム内のもう一つの低電圧検出ユニットの一実施形態の概略図。
【図１】
2006506617.tif 000003
【図２】
2006506617.tif 000004
【図３】
2006506617.tif 000005
【図４】
2006506617.tif 000006
【図５】
2006506617.tif 000007
【図６】
2006506617.tif 000008
【図７】
2006506617.tif 000009
【国際調査報告】
2006506617.tif 000010
2006506617.tif 000011
2006506617.tif 000012
2006506617.tif 000013
2006506617.tif 000014