(57)【要約】ＮＭＯＳ電界効果トランジスタ1は、トランジスタ本体のエッジに沿ってソース30Aとドレイン30Bの間に延在し、また、フィールド絶縁体中におよびトランジスタの内部中に制限された長さだけ延在し、トランジスタ設計しきい値電圧を保持するイオン注入されない領域を本体の中央に残しており、制限された水平方向の長さの１対の保護帯域イオン注入115により放射線硬化を行われる。
2006523962.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を準備し、
ソースを含むこととなるソース領域とドレインを含むこととなるドレイン領域とを含む活性領域を規定し、前記ソース、ドレイン領域は本体領域によって分離され、
前記活性領域の少なくとも２つの側部上に隔離誘電体を形成し、前記隔離誘電体は前記本体領域と、前記ソース領域および前記ドレイン領域の少なくとも一部分とに接しており、
前記活性領域の対向した側部上の２つの保護帯域に漏洩抑制ドーパントをドープし、前記２つの保護帯域は前記活性領域のエッジから前記本体中にドーパント本体距離だけ内方に向けて延在し、本体領域によって分離され、
ゲート絶縁体と、前記トランジスタのゲートとソースおよびドレインとを形成するステップを含んでいる電界効果トランジスタを形成する方法。
【請求項２】
前記ドープするステップは前記隔離誘電体を形成する前記ステップの後に行われ、それによって前記２つの保護帯域は前記活性領域の１つのエッジから前記隔離誘電体にドーパントフィールド距離だけ外方に向けて延在している請求項１記載の方法。
【請求項３】
前記ドープするステップは、前記隔離誘電体を形成する前記ステップの前に行われる請求項１記載の方法。
【請求項４】
前記２つの保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項１記載の方法。
【請求項５】
前記２つの保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１記載の方法。
【請求項６】
前記２つの保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項４記載の方法。
【請求項７】
前記２つの保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項２記載の方法。
【請求項８】
前記保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項２記載の方法。
【請求項９】
前記保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項７記載の方法。
【請求項１０】
前記保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項３記載の方法。
【請求項１１】
前記保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３記載の方法。
【請求項１２】
前記２つの保護帯域は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１１記載の方法。
【請求項１３】
半導体基板を準備し、
ソースを含むこととなるソース領域とドレインを含むこととなるドレイン領域とを含む活性領域を規定し、前記ソースおよびドレイン領域は本体領域によって分離され、
前記活性領域の少なくとも２つの側部上に隔離誘電体を形成し、前記隔離誘電体は前記本体領域と、前記ソース領域および前記ドレイン領域の少なくとも一部分とに接しており、
前記活性領域の少なくとも対向した側部上の２つの保護帯域に漏洩抑制ドーパントをイオン注入し、前記２つの保護帯域は前記活性領域のエッジから前記本体中にイオン注入本体距離だけ内方に向けて延在し、イオン注入されない領域によって分離され、
ゲート絶縁体と、前記トランジスタのゲートとソースおよびドレインとを形成するステップを含んでいる電界効果トランジスタを製造する方法。
【請求項１４】
前記イオン注入するステップは前記隔離誘電体を形成する前記ステップの後に行われ、それによって前記２つの保護帯域は前記活性領域の１つのエッジから前記隔離誘電体にイオン注入フィールド距離だけ外方に向けて延在している請求項１３記載の方法。
【請求項１５】
前記イオン注入するステップは、前記隔離誘電体を形成する前記ステップの前に行われる請求項１３記載の方法。
【請求項１６】
前記２つの保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項１３記載の方法。
【請求項１７】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１３記載の方法。
【請求項１８】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１６記載の方法。
【請求項１９】
前記２つの保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項１４記載の方法。
【請求項２０】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１４記載の方法。
【請求項２１】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１９記載の方法。
【請求項２２】
前記２つの保護帯域は、前記トランジスタの前記ゲートに垂直な第１の軸に沿って前記トランジスタの前記ソース内の開始地点から前記トランジスタの前記ドレイン内の終了地点に水平に延在している請求項１５記載の方法。
【請求項２３】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項１５記載の方法。
【請求項２４】
前記イオン注入は、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項２２記載の方法。
【請求項２５】
半導体基板に形成された活性領域と、
前記活性領域において形成されたトランジスタ本体によって分離されているソースおよびドレインと、
前記活性領域の少なくとも２つの側部上に配置された隔離誘電体と、
ゲート絶縁体上に配置され、ゲート軸に沿って延在し、前記ソースおよびドレインの間に配置されているゲートと、
前記活性領域の両側において漏洩抑制ドーパントをドープされ、前記ゲート軸に垂直な軸を有し、前記活性領域のエッジからドーパント本体距離だけ内方に向けて延在し、前記漏洩抑制ドーパントをドープされていない前記トランジスタ本体の１つの領域によって分離されている２つの保護帯域とを備えている電界効果トランジスタ。
【請求項２６】
前記２つの保護帯域は、前記活性領域の１つのエッジから前記隔離誘電体中にドーパントフィールド距離だけ外方に向けて延在している請求項２５記載のトランジスタ。
【請求項２７】
前記２つの保護帯域は、前記ゲート軸に垂直な前記軸に沿って前記トランジスタのソース内の開始地点から前記トランジスタのドレイン内の終了地点に水平に延在している請求項２５記載のトランジスタ。
【請求項２８】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項２５記載のトランジスタ。
【請求項２９】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項２７記載のトランジスタ。
【請求項３０】
前記ドーパントは、前記保護帯域における反転しきい値ゲート電圧の大きさが前記トランジスタの設計ゲート電圧より大きくなるような濃度を有しており、それによって前記トランジスタ本体は前記保護帯域の間においてのみ動作を反転させる請求項２５記載のトランジスタ。
【請求項３１】
前記２つの保護帯域は、前記ゲート軸に垂直な前記軸に沿って前記トランジスタのソース内の開始地点から前記トランジスタのドレイン内の終了地点に水平に延在している請求項３０記載のトランジスタ。
【請求項３２】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３０記載のトランジスタ。
【請求項３３】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３１記載のトランジスタ。
【請求項３４】
前記２つの保護帯域は、前記ゲート軸に垂直な前記軸に沿って前記トランジスタのソース内の開始地点から前記トランジスタのドレイン内の終了地点に水平に延在している請求項２６記載のトランジスタ。
【請求項３５】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項２６記載のトランジスタ。
【請求項３６】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３４記載のトランジスタ。
【請求項３７】
前記ドーパントは、前記保護帯域における反転しきい値ゲート電圧の大きさが前記トランジスタの設計ゲート電圧より大きくなるような線量を有しており、それによって前記トランジスタ本体は前記保護帯域の間においてのみ動作を反転させる請求項２６記載のトランジスタ。
【請求項３８】
前記２つの保護帯域は、前記ゲート軸に垂直な前記軸に沿って前記トランジスタのソース内の開始地点から前記トランジスタのドレイン内の終了地点に水平に延在している請求項３７記載のトランジスタ。
【請求項３９】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３７記載のトランジスタ。
【請求項４０】
前記ドーパントは、前記ソースおよびドレインの底面の下方に垂直に垂直許容誤差距離だけ延在している請求項３８記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳプロセスにより形成された放射線硬化された集積回路に関する。
【背景技術】
【０００２】
トランジスタおよびその他の集積回路（ＩＣ）はその寸法が縮小されるため、その回路はイオン化放射線の影響をさらに受け易くなっている。たとえば、放射性材料または宇宙線からの漂遊電荷およびイオン化放射の結果、ＤＲＡＭ中のキャパシタは放電される可能性があり、ＳＲＡＭ中のセルは状態を変更する可能性があり、また、その他の有害な影響が発生する可能性がある。
【０００３】
さらに、イオン化粒子によって放出された電荷は、酸化物または窒化物層においてトラップされ、接合部を横切る漏洩、あるいは電荷の流れを公称的に遮断する通路に沿った漏洩を増加させる可能性がある。たとえば、ＮＭＯＳトランジスタのゲート酸化物中にトラップされた電荷は、トランジスタのしきい値を減少させ、したがってオフ状態でソースとドレインとの間の漏洩を増加させると共に、それがオンにされるとき電圧ランプ中に時間を変化させる可能性がある。装置を取囲むフィールド酸化物中にトラップされた電荷は、ソースとドレイン（Ｓ／Ｄ）との間におけるトランジスタ本体の垂直エッジに沿って漏洩路を形成する可能性がある。放射線誘導損傷の全体的な影響は、偽の回路動作を生じさせる可能性が高く、あるいは集積回路上で機能しない装置を生じさせる可能性さえある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
フィールド硬化のような特殊な硬化技術がこれらの問題に対処しようとして開発されてきた。しかしながら、これらのプロセスは非標準的であり、通常のＩＣ製造ラインに容易には統合されず、したがってそれらの使用は、とくに、比較的少量の生産ラン（たとえば、何百個または数千個のＩＣ）に対して実質上の費用の追加と複雑さを招く。
【課題を解決するための手段】
【０００５】
本発明は、ソースとドレインとの間において第１の方向に延在するゲートの下方の領域にイオン注入し、第２の方向においてトランジスタ本体の外側エッジおよび隣接した隔離絶縁体の両者を重ねる１つのステップを追加することによりＮＭＯＳ電界効果トランジスタのようなトランジスタを構成する方法に関する。したがって、イオン注入は、イオン化放射線の望ましくない影響を有効に実質上取除くトランジスタのための保護帯域構造を形成すると考えられる。したがって、結果的に得られるトランジスタ装置は、通常のＩＣ製造生産ラインの工程および設備に適合した方式であり、したがって費用および複雑さを著しく減少させる方式で放射線硬化される。
【０００６】
本発明の特徴は、イオン注入された領域が制限され、トランジスタのソースおよびドレインの長さ全体をカバーしないことである。
【０００７】
本発明の別の特徴は、イオン注入がトランジスタ本体のエッジにおいてのみ形成されることである。
【０００８】
本発明の電界効果トランジスタの製造方法は、（ａ）半導体基板を準備し、（ｂ）ソースを含むこととなるソース領域とドレインを含むこととなるドレイン領域を含む活性領域を規定し、このソース領域およびドレイン領域は本体領域によって分離され、（ｃ）活性領域を囲む隔離トレンチ誘電体を形成し、この隔離トレンチ誘電体は本体領域と、ソース領域およびドレイン領域とに接しており、（ｄ）活性領域の対向した側部上の２つの保護帯域において放射線注入イオンをイオン注入し、この放射線イオン注入は活性領域のエッジから隔離トレンチ誘電体中にイオン注入フィールド距離だけ外方に向けて延在し、活性領域のそのエッジから本体中にイオン注入本体距離だけ内方に向けて延在し、イオン注入されない領域によって分離され、（ｅ）ゲート絶縁体と、トランジスタのゲートとソースおよびドレインとを形成するステップを含んでいる。
【０００９】
さらに、本発明によると、半導体基板に形成された活性領域と、この活性領域において形成されたトランジスタ本体によって分離されたソースおよびドレインと、この活性領域の周囲に配置された隔離トレンチ誘電体と、ゲート絶縁体上に配置され、ゲート軸に沿って延在し、前記ソースおよびドレインの間に配置されているゲートとを備えている電界効果トランジスタが提供される。本発明の１つの特徴によると、このトランジスタはさらに、それぞれが活性領域の両側にイオンの放射線線量をイオン注入された第１の保護帯域および第２の保護帯域を備えている。これら保護帯域はゲート軸に垂直な軸を有し、活性領域の１つのエッジからイオン注入フィールド距離だけ外方に向けて延在し、また、この活性領域のエッジからイオン注入本体距離だけ内方に向けて延在し、トランジスタ本体のイオン注入されていない領域によって分離されている。
【発明を実施するための最良の形態】
【００１０】
図１は、保護帯域115を形成する放射線硬化イオン注入をイオン注入されたＮＦＥＴのような本発明による電界効果トランジスタ（ＦＥＴ）1の上面図を示している。
【００１１】
このＦＥＴ1はゲート50によって二等分されたソース30Aおよびドレイン30Bを有しており、このゲート50はこの図においてトランジスタ本体を越えて図で垂直方向に延在している。ＦＥＴは、通常の方法により形成されることのできるＰ型ウェル中に配置されている。
【００１２】
保護帯域115と呼ばれるＦＥＴ構造の２つの領域は、放射線によって生成される漏洩を抑制するためにイオンのある線量（漏洩抑制ドーパントと呼ばれ、ＦＥＴ本体と同じ極性を有している）をイオン注入されている。その領域はトランジスタ本体のエッジに沿って延在し、ゲート50が本体のエッジを横切ってＳ／Ｄ中に延在する領域をカバーする。
【００１３】
ＦＥＴ1は、たとえば、浅いトレンチ中に付着されたＣＶＤ酸化物等のトレンチフィールド絶縁体20によって取囲まれている。スペースおよび熱収支が許容するならば、絶縁体は熱生成酸化物であることも可能である。ＦＥＴ1全体の周囲にフィールド絶縁体を有する必要はなく、ソース30Aおよびドレイン30Bの１つが延在して別の回路素子と接触するレイアウト（たとえば、ビットラインでもある１つの電極を２つのＦＥＴが共有するＤＲＡＭアレイ）は本発明に含まれる。活性領域をさしている“少なくとも２つの側部”という語句は、フィールド絶縁体が本体に隣接して配置されてソースおよびドレインと重なり合っているので、それがソースとドレインとの間の電流を遮断することを当業者に示している。
【００１４】
矢印２−２、３−３、４−４および５−５は、図２、３、４および５のそれぞれに関して以下に説明する断面図の位置を示している。
【００１５】
図２は、図１のライン２−２におけるＦＥＴの中央の第１の断面図を示している。図１に示されているように、ドーピング線量はＦＥＴ1の幅全体には及ばないため、その断面図は、酸化物により両側を囲まれたエピタキシャルシリコン層10の通常のトランジスタ構造を示している。ソース／ドレイン30A、30Bは、ＬＤＤ（低ドープのドレイン）ソース／ドレイン拡張により通常の方法で形成される。ゲート酸化物35上に配置されたゲート50は、ＬＤＤ領域を形成するように機能する側壁55を有している。ゲート50は紙面に垂直に延在している。通常のしきい値注入は、ゲート酸化物35の下方の本体45における点12によって表されている。注入イオンがＦＥＴ1を全体的に横切って延在することが必要とされないために、ＦＥＴ1の設計しきい値が影響を受けないことは本発明の１つの有効な特徴である。
【００１６】
次に図３を参照すると、ライン３−３におけるＦＥＴ本体のイオン注入された領域の第２の断面図が示されている。図２に示されたものと同じソースおよびドレインとゲートおよびゲート酸化物がここにも存在する。放射線イオン注入は破線115で表され、ソースとドレインとの間に延在し、また、Ｎ＋ソース／ドレインとＰ型本体との間のＰ−Ｎ接合部を、整列エラーを許容するためのマージンだけ越えて延在している。このイオン注入とソースとドレインの境界との間の重複の程度は重要でない。それは、この領域中のイオン注入が漏洩電流にあまり影響を与えないためである。
【００１７】
イオン注入はゲート酸化物の底面まで延在し、しきい値調節イオン注入と垂直範囲において重複している。放射線イオン注入の大きさは、しきい値調節イオン注入よりはるかに大きいため、この領域におけるＦＥＴ1のしきい値はＦＥＴ1の動作電圧より大きい値に上昇する。この相対的な大きさにより、イオン注入を受けるＦＥＴ1の本体の部分はＦＥＴ1において機能しない。本体の領域が設計ゲート電圧より小さいゲート電圧で反転するように、放射線イオン注入の大きさを減少させることができる。これは、Ｉ−Ｖ曲線中に望ましくない“キンク”を生じさせるが、しかし、スペースが非常に重要な考慮事項であると共に線形ＦＥＴ1の動作の重要度の低い緊密にパックされたデジタル回路においては許容可能かもしれない。
【００１８】
放射線誘導漏洩電流に対する主通路は、ソース30Aとドレイン30Bとの間におけるＦＥＴ1の本体の垂直な側に沿っている。したがって、イオン注入は矢印117によって示されているソースおよびドレインの深さ全体プラス許容誤差マージンを、矢印117’によって示されている許容誤差距離だけ越えて延在していることが好ましい。漏洩を誘起するメカニズムは、放射線によって解放された（正の）電荷が、酸化物内のトラップにおいて捕捉されるまでフィールド酸化物を通って移動することである。シリコンを反転させると共に寄生トランジスタを形成するようにＦＥＴ1の本体に十分近接しているトラップされた電荷が漏洩を生じさせる。
【００１９】
イオン注入線量の大きさおよび横方向の範囲は、反転を阻止すると共に予測されるトラップされる電荷量に対するサブしきい値の漏洩を減少させるように設定される。ＮＦＥＴはＰ型本体を有しているため、それはＰ型イオン注入線量（たとえば、ホウ素）を受けて、所望の結果を生じさせる。ゲート酸化物においてトラップされた電荷は同じ効果を有するが、しかしその範囲は狭くなる。これは、熱ゲート酸化物が高品質だからである。
【００２０】
図４は、図１中のライン４−４におけるＦＥＴ1の本体の外側の対応した断面図を示している。ゲート50およびゲート酸化物35は依然として存在しているが、しかしソースおよびドレインは、この図の紙面の背後にあるため見えない。整列エラーを許容する許容誤差が所望されるため、および、トラップされた電荷は、それが本体のシリコンのすぐ隣りに存在しているときではなく、ある有限距離だけ分離されているときでさえ漏洩を生じさせることが可能であるために、注入イオンはこの位置に存在している。イオン注入は、絶縁体20を保持するようにトレンチがエッチングされた後に、かつ、絶縁体20が配置される前に行われることが好ましい。その場合、絶縁体内にはドーパントは存在しない。図面には、完璧にするために、トレンチが絶縁体20で充填された後にイオン注入が行われる別の実施形態が示されている。
【００２１】
図５は、ゲート50の軸に垂直な方向に沿ったライン５−５においてソースからドレインのほうを見たときの図を示している。この図において、イオン注入領域115は、本体と酸化物の境界を越えて両方向に延在していることが容易に認識される。示されている例においては、ＦＥＴ1の幅は１ミクロンより大きく、ＦＥＴ1の本体中へのイオン注入115の公称的な長さ（符号112で示されている）（イオン注入本体距離と呼ばれる）は、最大予測線量からの漏洩が抑制されるようなものであり、ＦＥＴ1の本体の外側の公称的な長さ（イオン注入フィールド距離と呼ばれ、符号111で示されている）は、ＦＥＴ1の本体の外面がドープされるように整列エラーを許容するようなものである。示されている例においては、その距離はそれぞれ０．３ミクロンおよび０．３ミクロンであった。これらの特定の距離は必ずしも最適なものではなく、実際に、それらの距離はスペースを節約して使用するためにもっと小さい値に設定されることができる。ＦＥＴ1の本体のイオン注入された領域はＦＥＴ1の動作には貢献しないため、ＦＥＴ1の実効幅は、図５において括弧の符号119により示された２つのイオン注入された領域の間のものとなる。したがって、所定の電流容量に対して、イオン注入の幅が小さくなるとそれだけ一層ＦＥＴ1の合計領域が小さくなる。イオン注入された領域の量は予測イオン化放射線線量に依存することになる。これは、トラップされた電荷の量が増加するとそれだけ一層広い範囲にわたって漏洩を生じさせるためである。
【００２２】
図６は、ＮＭＯＳトランジスタが１Ｍラジアンを含むそれ以下のいくつかの線量で放射された本発明の１実施形態に対するＩ−Ｖグラフを示している。示されているように、この曲線は一致し（ｆａｌｌ  ｏｎ  ｏｎｅ  ａｎｏｔｈｅｒ）、イオン注入により、あるいはトランジスタが露出されてイオン化放射線にさらされることによりそのトランジスタが本質的に損傷を受けなかったことを明らかに示している。したがって、トランジスタの放射線硬化は見掛け上のものである。図６のグラフを形成するために使用された例においては、イオン注入粒子はホウ素であり、エネルギは３０ＫｅＶであり、合計線量は４×１０14乃至２．２×１０15／ｃｍ2であり、ほぼ１００ｎｍ乃至１５０ｎｍ程度ソース／ドレイン深さの下方に延在するほぼ１５０ｎｍ乃至２００ｎｍのイオン注入の深さを生じさせた。イオン注入分布は、しきい値が放射線により誘導された漏洩を抑制するのに十分な所望の大きさに上昇されられるように選択された。それ故、しきい値イオン注入の分布との垂直方向の重複は関係なかった。これは、放射線イオン注入線量がその領域中のしきい値を決定したためである。イオン注入された領域の水平方向のディメンションは、ゲート50のそれぞれの側上においてはソース30Aとドレイン30Bとトランジスタ本体との間のＰ−Ｎ接合部に重なり合うのに十分であり、トランジスタの本体の外側およびゲート軸沿いにおいては整列許容誤差を許容するのに十分であり、また、トランジスタ本体の内側においては最大予測放射線線量からの漏洩を抑制するのに十分であった。
【００２３】
イオン注入は、製造プロセス中の任意の都合のよい時点で行われることができるが、ゲート酸化物35の成長前が好ましい。図面においては、イオン注入は、フィールド酸化物20の形成後に行われ、それによって熱運動からの拡散が減少する。実際には、本発明の使用にはイオン注入に対する付加的なマスクが必要とされるが、しかしイオン注入された領域の範囲は、マスク整列がクリティカルでないように許容誤差により設定される。イオン注入が好ましいが、拡散マスク（たとえば、窒素）内の開口を通った気相拡散のような別の方法により、あるいは多量にドープされた物質（たとえば、ホウ素−ドープされたポリシリコン）を付着し、それを加熱してドーパントを隣接した材料中に打ち込むことによりドーパントが本体およびフィールド絶縁体中に導入されてもよい。このような場合、イオン注入本体距離という用語およびその類似したものは、ドーパント本体距離等によって置換される。
【００２４】
本発明の有効な特徴は、イオン注入された領域がコンパクトであり、トランジスタ本体の外側エッジ上にのみ存在することである。イオン注入の垂直方向の範囲は、ゲート酸化物のすぐ下からソースおよびドレインの底部の下までである。好ましいイオン注入イオン粒子は、たとえば、ホウ素等のＮＦＥＴに対するしきい値調節イオン注入として使用されるものと同じである。
【００２５】
当業者は、種々の放射線レベルを許容するために必要とされるドーパント線量および保護帯域幅を容易に確認することが可能である。
【００２６】
本発明の現在の好ましい実施形態に関連して開示がなされているが、当業者は、詳細および形態の変更がこれらの実施形態に対して行われ、等価な方法および装置が使用されることが可能であり、このような変更、修正および等価なものは全て依然として本発明の技術的範囲内にあることを認識すべきである。
【図面の簡単な説明】
【００２７】
【図１】本発明にしたがって形成されたトランジスタの上面図。
【図２】ゲートに平行な方向における図１のトランジスタの中心を通る断面図。
【図３】ゲートに平行な方向におけるトランジスタのイオン注入された領域の断面図。
【図４】ゲートに平行な方向におけるトランジスタ本体の外側のイオン注入された領域の断面図。
【図５】ゲートに垂直な方向におけるトランジスタの断面図。
【図６】種々の放射線露出レベルに対するトランジスタの動作を示すＩ−Ｖ曲線のグラフ。
【図１】
2006523962.tif 000003
【図２】
2006523962.tif 000004
【図３】
2006523962.tif 000005
【図４】
2006523962.tif 000006
【図５】
2006523962.tif 000007
【図６】
2006523962.tif 000008
【国際調査報告】
2006523962.tif 000009
2006523962.tif 000010
2006523962.tif 000011