(57)【要約】ＦＭ受信機における高周波ノイズを抑圧するためのフィルタ回路は、並列に接続される第一のフィルタブランチ及び第二のフィルタブランチを有している。第一のフィルタブランチは、ハイパスフィルタ１１、及び第一のフィルタブランチを通過する信号と高周波ノイズを示す制御信号を乗算するための乗算器１３を有している。第二のフィルタブランチは、ローパスフィルタ１２を有している。
2006510285.tif 000002
【特許請求の範囲】
【請求項１】
周波数変調（ＦＭ）受信機で高周波雑音を抑圧するためのフィルタ回路であって、
該回路は、並列に接続される第一のフィルタブランチ及び第二のフィルタブランチを有し、該第一のフィルタブランチは、高域通過フィルタ、及び該第一のフィルタブランチを通過する信号と高周波雑音を示す制御信号を乗算するための乗算器を有し、該第二のフィルタブランチは、低域通過フィルタを有する、
ことを特徴とするフィルタ回路。
【請求項２】
該乗算器は、該高域通過フィルタからダウンストリームに配置される、
請求項１記載のフィルタ回路。
【請求項３】
該高域通過フィルタは、グランドに接続されるキャパシタをもたない、
請求項１記載のフィルタ回路。
【請求項４】
該低域通過フィルタは、直列の抵抗とグランドに接続されるキャパシタとを有し、該高域通過フィルタは、直列のキャパシタとグランドに接続される抵抗とを有する、
請求項１記載のフィルタ回路。
【請求項５】
該第一のフィルタブランチからの信号と、該第二のフィルタブランチからの信号を加算するための加算器を更に有する、
請求項１記載のフィルタ回路。
【請求項６】
該高域通過フィルタ及び該低域通過フィルタの両者は、０．１ｋＨｚと２．０ｋＨｚとの間、好ましくは０．２ｋＨｚと１．１ｋＨｚとの間の範囲にあるカットオフ周波数を有する、
請求項１記載のフィルタ回路。
【請求項７】
請求項１記載のフィルタ回路に結合される雑音検出回路を有する装置。
【請求項８】
ステレオデコーダを更に有するＦＭ受信機であって、該フィルタ回路は、該ステレオデコーダの直後に配置される、
請求項７記載の装置。
【請求項９】
ステレオデコーダを更に有するＦＭ受信機であって、該フィルタ回路は、該ステレオデコーダの直前に配置される、
請求項７記載の装置。
【請求項１０】
ＦＭ受信機で高周波雑音を抑圧する方法であって、
第一の信号成分を高域通過フィルタでフィルタリングするステップと、
該第一の信号成分を、該高周波雑音を示す制御信号で乗算するステップと、
第二の信号成分を低域通過フィルタでフィルタリングするステップと、
該フィルタリングされた第一の信号成分と該フィルタリングされた第二の信号成分とを加算するステップと、
を有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＭ受信機における雑音抑圧に関する。より詳細には、本発明は、ＦＭ受信機のためのフィルタ回路、フィルタ回路が設けられたＦＭ受信機、及びＦＭ受信機における雑音を抑圧する方法に関する。
【背景技術】
【０００２】
周波数変調（FM:  Frequency  Modulation）無線受信機は雑音に晒され易いことが知られている。同じ周波数帯域における放射を生成する他の装置により引き起こされる干渉雑音、異なる長さを有する２以上のパスを介して受信機に到達するＦＭ信号により引き起こされるマルチパスノイズのような、幾つかのタイプの雑音は、識別することができる。特に、後者のタイプの雑音は、除去すること、又は抑圧することさえも困難であることが分かる。
【０００３】
米国特許ＵＳ４，３７９，２０７は、振幅変調されたＦＭ信号を検出し、カットオフ回路に制御信号を出力し、これによりマルチパス伝送による高周波雑音を除去することができるＦＭ受信機におけるマルチパス検出器を開示している。カットオフ回路は、制御される減衰器を介してグランドに接続されるキャパシタを有している。キャパシタに結合される減衰器のような可変抵抗を有する素子の使用は、素子の抵抗における突然の増加によりキャパシタが放電するのが防止されるという問題点を有している。シグナルピークがキャパシタに存在するとき、シグナルピークの値は、抵抗性素子の高い抵抗のためにキャパシタに残り、回路は、ピークシグナルを連続的に「ホールド」する場合がある。このように、信号の望まれない「検出」が起こり、出力信号における歪みを引き起こす。かかる望まれない検出は、特に、該米国特許におけるケースのように、キャパシタがこれら抵抗性素子を介してグランドに結合されるときに生じる場合がある。
【０００４】
米国特許ＵＳ４，８７８，２５２が、マルチパス検出器及びかかる受信機を有するＦＭダイバシティ受信機を開示している。検出器は、マルチパスノイズの非常に高速の検出を提供する。しかし、雑音の抑圧は、比較的高価なダイバシティ構成の存在に依存する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、従来技術のこれらの問題点及び他の問題点を克服し、信号の歪みを生じさせることなしに、高周波雑音を効果的に抑圧又は除去可能であるフィルタ回路を提供することにある。
本発明の更なる目的は、シンプルかつ安価なフィルタ回路を提供することにある。
本発明の別の更なる目的は、高周波雑音フィルタが設けられたＦＭ受信機のような装置を提供すること、ＦＭ受信機における高周波雑音を抑圧する方法を提供することにある。
【課題を解決するための手段】
【０００６】
したがって、本発明は、ＦＭ受信機における高周波雑音を抑圧するためのフィルタ回路を提供するものであって、該回路は、並列に接続される第一のフィルタブランチと第二のフィルタブランチを有しており、該第一のフィルタブランチは、ハイパスフィルタ、及び該第一のフィルタブランチを通過する信号と高周波雑音を示す制御信号とを乗算する乗算器を有しており、該第二のフィルタブランチは、ローパスフィルタを有している。
【０００７】
２つのフィルタブランチを提供することで、ハイパスフィルタは第一のブランチに配置され、ローパスフィルタは個別の第二のブランチに配置され、ローパスフィルタリングは、ハイパスフィルタリングにおける変化により影響されないことが確認される。
【０００８】
減衰器又は他の抵抗性素子の代わりに乗算器を提供することで、先に記載された望まれない信号「検出」及び「ホールド」現象が回避される。
【０００９】
乗算器は、ハイパスフィルタからダウンストリームに配置されることが好ましい。すなわち、シグナルパスでは、ハイパスフィルタが始めにあり、乗算器が続く。このように、高周波信号の歪みが回避される。
【００１０】
好ましくは、ハイパスフィルタは、グランドに接続されるキャパシタをもたない。すなわち、ハイパスフィルタは、キャパシタを有する、シグナルラインとグランドとの間にコネクションを有さないことが好ましい。このように、先に記載された、望まれない「検出」作用が更に回避される。
【００１１】
様々なフィルタのコンフィギュレーションが可能であるが、ローパスフィルタは、直列抵抗とグランドに接続されるキャパシタを有することが好ましく、ハイパスフィルタは、直列のキャパシタとグランドに接続される抵抗を有することが好ましい。このいわゆる一次フィルタのアレンジメントは、シンプルかつ効果的である。ディスクリートなコンポーネントを使用するフィルタの代わりに、実質的に類似のフィルタの挙動を有するデジタルフィルタを利用することもできる。
【００１２】
有利なことに、本発明に係るフィルタ回路は、第一のフィルタブランチからの信号と、第二のフィルタブランチからの信号とを加算するための加算器を更に有している。
【００１３】
信号の歪みを回避するため、本発明に係るフィルタ回路は、固定されたクロスオーバポイント（すなわち、高周波通過帯域と低周波通過帯域を分割する周波数）を有することが好ましい。有利なことに、ハイパスフィルタとローパスフィルタの両者は、０．１ｋＨｚと２．０ｋＨｚの範囲、好ましくは０．２ｋＨｚと１．１ｋＨｚの範囲に及ぶカットオフ周波数を有する。言い換えれば、クロスオーバポイントは、たとえば３００ｋＨｚ又は１．０ｋＨｚの周波数で固定されることが好ましい。これにより、高周波成分と低周波成分との便利かつ効果的な分離が提供される。たとえば、２．０ｋＨｚ又は３．０ｋＨｚといった他のクロスオーバ周波数も可能であることが勿論理解することができる。
【００１４】
本発明は、フィルタ回路と結合される雑音検出回路を有する、ＦＭ受信機のような装置を提供するものであって、フィルタ回路は、先に定義されたようなフィルタ回路である。
本発明は、添付図面に例示される例示的な実施の形態を参照して以下に更に説明される。
【発明を実施するための最良の形態】
【００１５】
図１における限定するものではない例により示されるフィルタ回路１０は、２つのパラレルフィルタブランチである、第一のフィルタブランチ及び第二のフィルタブランチを有している。第一のフィルタブランチは、ハイパスフィルタ１１及び乗算器１３を有しており、第二のフィルタブランチは、ローパスフィルタ１２を有している。２つのブランチは、加算器１４で接続されている。
【００１６】
入力信号Ｖinの高周波成分は、ハイパスフィルタ１１を通過し、乗算器１３に到達し、この乗算器で、高周波成分は、制御信号Ｖconにより乗算される。制御信号は、マルチパスノイズ検出器のような雑音検出器によりオリジナルに発生され、後に更に詳細に説明される。検出された雑音レベルに依存して、制御信号Ｖconは、０と１との間の範囲の値を有する場合がある（これらの値は例示するのみであって、他の値は、本発明の範囲から逸脱することなしに使用される場合があることを理解されたい）。
【００１７】
雑音がない場合、制御信号は（この例では）値１を有する。結果として、高周波信号は、変化することなしに加算器１４に通過し、この加算器で、ローパスフィルタ１２を通して通過される低周波信号に加算される。雑音が存在する場合、制御信号は１よりも小さく、たとえば０．５の値を有し、そのケースでは、高周波信号の振幅は５０％に低減される。なお、低周波信号の振幅は、変化しないままとなる。かなりの量の高周波雑音が存在する場合、制御信号Ｖconは、値０に到達する場合があり、そのケースでは、高周波信号は、加算器１４に通過されない。
【００１８】
図２では、本発明に係るフィルタ回路の好適な実施の形態が更に詳細に示されている。ハイパスフィルタは、直列のキャパシタＣ１とグランドに接続される抵抗Ｒ１を有するために示されている。かかるキャパシタが望まれない信号の「検出」のために信号歪みを生じる、先に説明された従来技術でのケースにおけるように、図２のハイパスフィルタ１１は、グランドに接続されるキャパシタを含んでいない。さらに、（ａ）グランドに接続されるキャパシタをもたないハイパスフィルタ、及び（ｂ）乗算器との組み合わせは、制御信号Ｖconにおける変動による信号の歪みを回避する。ローパスフィルタ１２は、直列の抵抗Ｒ２及びグランドに接続されるキャパシタＣ２を有している。ローパスフィルタには加算器１４が続き、乗算器１３が続かないので、この回路のアレンジメントにより有害な作用が生じない。
【００１９】
乗算器１３は、本質的に知られている乗算器回路であり、たとえば、米国Ｎｏｒｗｏｏｄ，ＭＡのＡｎａｌｏｇ  Ｄｅｖｉｃｅｓ社により製造されている集積回路の乗算器ＡＤ５３２であるか、又は他の適切な乗算器回路を有する場合がある。代替的に、当業者にとって公知であるパルス変調スイッチを使用することができる。加算器１４は、高周波信号と低周波信号とを加算して出力信号Ｖoutを生成するものであって、本質的に公知の加算器であり、２つの抵抗からなるセットを有するか、又はその電流が１つの抵抗で電圧に変換される２つの電圧制御型電流源のアレンジメントを単に有することもできる。かかるアレンジメントは、従来技術で公知である。
【００２０】
図示される（一次）フィルタ回路の代わりに、高次のフィルタ回路を使用することもできる。しかし、図示される回路は、極端にシンプルでありつつ適切な特性を有することが分かる。物理的なコンポーネントを有するフィルタ回路は、デジタルフィルタ回路で置き換えることができる。
【００２１】
例示的なコンポーネントの値は、Ｒ１＝Ｒ２＝５０ｋΩ、Ｃ１＝Ｃ２＝１０ｎＦである。たとえば、５ｋΩの出力抵抗は、出力端子Ｖoutとグランドとの間で任意に接続されている場合がある。なお、本発明の可変フィルタでは、可変であるクロスオーバ周波数ではないが、高周波信号のレベルである。
【００２２】
図３の例示的な回路は、ＦＭ受信機１の一部であって、このＦＭ受信機は、たとえば自動車のラジオで利用される場合がある。回路は、ＦＭ復調器２、ステレオデコーダ３、雑音検出器４及びフィルタ回路１０を有している。ＦＭ復調器２及びステレオデコーダ３は、本質的に知られている回路である場合がある。雑音検出器４は、本質的に公知の検出器であり、好ましくは、先に記載された米国特許ＵＳ４８７８２５２に開示される検出器であり、その全体の開示は、本明細書に引用により盛り込まれる。
【００２３】
復調器２は、ＦＭ中間周波数増幅器を有する場合もあり、図３の回路への入力信号を受けて、（Ｌ＋Ｒ及びＬ−Ｒ信号を含む）ＭＰＸ信号、及びレベル（ＡＭ）信号を出力する。図示される実施の形態では、ＭＰＸ信号のみがステレオデコーダ３に通過される実施の形態を考慮することができるが、ＭＰＸ信号とレベル信号の両者がステレオデコーダ３に通過される。図３の実施の形態では、ＭＰＸ信号は、図１及び図２を参照して先に説明されたように、フィルタ回路１０にはじめに通過する。ＭＰＸ及びレベル信号は、好ましくはマルチパス雑音レベルを含んでいる、雑音レベルを示す制御信号を出力する雑音検出器４によっても受信される。この制御信号（図１及び図２におけるＶcon）は、先に説明されたような高周波雑音の抑圧を引き起こす。ステレオデコーダ３は、フィルタリングされたＭＰＸ信号を受信し、左及び右のステレオ信号のそれぞれである、信号Ｌ及びＲを出力する。
【００２４】
雑音検出器４は、ＭＰＸ解析回路、レベル解析回路、ＭＰＸ解析信号とレベル解析信号とを組み合わせるためのコンビネーション回路、及び／又は雑音検出器の出力信号をフィルタ回路１０に適合するための非線形回路を更に有している。
【００２５】
図４には、代替的な実施の形態が示されており、ＦＭ受信機回路は、図３の回路に類似しているが、復調器２とステレオデコーダ３との間のフィルタ回路が省略されている。代わりに、本発明に係るフィルタ回路１０は、Ｌ及びＲ信号をフィルタリングするように、ステレオデコーダ３の出力で配置されている。（図示しない）更なる代替的な実施の形態では、図３及び図４の回路は、本発明に従い３つのフィルタ回路１０を有する回路を形成するために結合される。
【００２６】
先に述べたように、ＵＳ４，８７８，２５２に開示されるマルチパス検出器は、本発明のフィルタとの使用のために特に適している、ＵＳ４，８７８，２５２のマルチパス検出器は、周波数ノイズピーク検出器及び／又はＡＭ検出器を備えている。好適な実施の形態では、周波数ノイズピーク検出器は、ＦＭ復調器に接続され、ＡＭ検出器は、中間周波数セクションに接続されている。周波数ノイズピーク検出器は、ノイズピーク信号が印加される出力を有している。この信号は、受信された角度変調入力信号におけるノイズピークの形式で、この検出器がマルチパスパス歪みを検出したときに生成される。ＡＭ検出器は、ＡＭ検出器が受信された角度変調信号における振幅変調の形式でマルチパス歪みを検出したときに、ＡＭ指示信号が印加される出力を有する。周波数ノイズピーク検出器は、２つのノイズピーク指示信号を指示出力に供給するため、バンドパスフィルタ、ハイパスフィルタ、整流器回路、加算回路及び比較器回路から構成される直列構成を連続的に有している。コンパレータ回路は、２つの入力を有しており、そのうちの一方は、加算回路の加算出力に接続され、他方は、直流電圧源が閾値となるバイアス電圧を供給するために接続することができる端子に加算回路を介して結合される。バンドパスフィルタは、ＦＭ復調器に接続され、受信された角度変調された信号の帯域幅を超え、例として１５Ｈｚから２００ｋＨｚまでに及ぶ通過帯域を有している。たとえば５０〜６０Ｈｚを超えるこの信号の一部は、ハイパスフィルタを通過することが許容され、整流回路によりその後整流される。角度変調された信号がマルチパス歪みにさらされる瞬間、加算回路に供給される整流された信号は、一般に公知であるノイズピークを示す。ある入力のノイズピークのレベルが他の入力のバイアス電圧のレベルを超えるとき、コンパレータ回路は、ノイズピークを示す信号を出力に供給する。
【００２７】
ＡＭ検出器は、開示された実施の形態では中間周波数セクションに接続される振幅復調器、復調器に直列に接続されるバンドパスフィルタ、及び比較器回路を有している。比較器回路は、２つの入力を有している。ある入力は、加算回路を介してバンドパスフィルタに結合され、加算回路を介して他方の入力は、図示されない直流電圧源が閾値のバイアス電圧を供給するために接続することができる端子に結合される。バンドパスフィルタの通過帯域は、マルチパス歪みにより生じる振幅変調の周波数成分が存在するエリアをカバーする。通過帯域は、たとえば、５Ｈｚから５０ｋＨｚの範囲に及ぶ。振幅変調の値が第二の入力のバイアス電圧の値を超える瞬間、コンパレータ回路は、ＡＭ指示信号を出力に供給する。
【００２８】
周波数ノイズピーク検出器及びＡＭ検出器を使用するとき、マルチパス検出器は、２つの指示信号が同時であるときにのみ制御信号を制御入力に供給するため、２つの検出器に接続される重み付け回路を有している。重み付け回路は、指示出力に接続されるＡＮＤゲート回路として設計される。
【００２９】
ＵＳ４，８７８，２５２に開示されるマルチパス検出器は、本発明のフィルタとの使用のために特に適しているが、本発明はそのように限定されず、他の適切なマルチパス検出器、又は他のタイプの雑音及び／又は信号歪みを検出するための検出器がその場所で置き換えられることが理解される。
【００３０】
本発明は、可変の高周波ノイズフィルタでキャパシタに続く抵抗素子における突然の変化が信号の歪みを引き起こす場合があるという考えに基づいている。本発明は、グランドに結合されるキャパシタが可変の高周波ノイズフィルタに回避されるべきであるという更なる洞察に基づいている。さらに、本発明は、（ａ）非常に迅速な応答を有するマルチパス検出器、及び（ｂ）適切なフィルタ、との組み合わせによりマルチパスノイズを効果的に抑圧することができることを認識している。
【００３１】
なお、本明細書で使用される用語は、本発明の範囲を限定するように解釈されるべきではない。特に、単語「有する“comprise”及び有している“comprising”」は、特に言及されていない構成要素を排除することを意図していない。１つの（回路）エレメントは、複数の（回路）エレメント又はそれらの等価な構成要素で置き換えられる場合がある。
【００３２】
本発明は先に例示された実施の形態に限定されず、多くの変更及び追加は。特許請求の範囲に定義されるように本発明の範囲から逸脱することなしになされる場合があることを当業者であれば理解されるであろう。
【図面の簡単な説明】
【００３３】
【図１】本発明に係るフィルタ回路の回路図を概念的に示す図である。
【図２】図１の回路図をより詳細に概念的に示す図である。
【図３】本発明に係るＦＭ受信機の第一の実施の形態を概念的に示す図である。
【図４】本発明に係るＦＭ受信機の第二の実施の形態を概念的に示す図である。
【図１】
2006510285.tif 000003
【図２】
2006510285.tif 000004
【図３】
2006510285.tif 000005
【図４】
2006510285.tif 000006
【国際調査報告】
2006510285.tif 000007
2006510285.tif 000008