(57)【要約】縦型絶縁ゲート・トランジスタはソース層（８）およびチャネル層（６）を通りドレイン層（２）に向かって延びるトレンチ（２６）を設けることによって製造される。スペーサ・エッチングはトレンチ側壁に沿ってゲート部分（２０）を形成するため使用され、誘電材料（３０）は側壁ゲート部分（２０）の間のトレンチに充填され、ゲート電気接続層（３０）はトレンチを横切るゲート部分（２０）を電気接続するトレンチの上部に形成される。
2006510215.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１および第２主表面を有する半導体本体を設ける工程と、
前記第１主表面から前記第２主表面に向かって垂直に延びるトレンチを形成する工程と、
前記トレンチの側壁および底面にゲート誘電体層を形成する工程と、
前記トレンチの側壁および底面の前記ゲート誘電体層に導電ゲート材料層を堆積する工程と、
スペーサ・エッチングを行って前記トレンチの前記底面から前記ゲート材料層を除去し、ゲート要素を形成する前記側壁にゲート材料を残す工程と、
前記側壁間の前記トレンチに誘電体を充填する工程と、
前記トレンチを横切る前記ゲート材料層を電気接続するゲート電気接続層を前記トレンチ上部を横切るように形成する工程とを備える縦型絶縁ゲート・トランジスタを製造する方法。
【請求項２】
前記半導体本体の前記第１主表面に開口を画定するハード・マスクを形成する工程と、
前記ハード・マスク内の前記開口を介して前記半導体本体をエッチングして前記トレンチをパターニングするする工程とをさらに備える請求項１に記載の縦型絶縁ゲート・トランジスタを製造する方法。
【請求項３】
前記ゲート電気接続層を形成する工程が、前記半導体本体を導電層で覆う工程と、前記第１主表面および前記誘電体の上の前記トレンチを渡るように前記ゲート電気接続層をパターニングする工程とを含む請求項１または２に記載の方法。
【請求項４】
前記トレンチに誘電体を充填する工程が、誘電体を堆積する工程と、前記誘電体をエッチング・バックする工程とを含む請求項１乃至３いずれかに記載の方法。
【請求項５】
前記誘電体をエッチング・バックする工程が前記トレンチの前記上部にギャップを画定し、
前記ゲート電気接続層を形成する工程が、前記ギャップを充填し、前記トレンチの前記上部にプラグを画定するために前記第１主表面に導電材料を堆積する工程と、前記ゲート電気接続層を平坦化して前記第１主表面から前記電気接続層を除去するが、前記トレンチの前記プラグを所定の位置に残す工程とを含む請求項４に記載の方法。
【請求項６】
前記トレンチ上にゲート・ソース絶縁層を堆積して前記ゲート電気接続層を分離する工程と、
前記ソース導電層が前記半導体本体と電気接触するが、前記ゲート電気接続層から絶縁されるように前記ゲート・ソース絶縁層および前記第１主表面上にソース導電層を堆積する工程とをさらに備える請求項１乃至５いずれかにに記載の方法。
【請求項７】
対向する第１および第２主表面を有し、第１導電型の高ドープ・ドレイン層および前記第１主表面に面する前記高ドープ層上の低ドープ本体層を有する半導体本体と、
対向する側壁および底面を画定する前記第１主表面から前記半導体本体中に延びるトレンチと、
前記第１主表面の前記トレンチに横方向に隣接する前記第１導電型のソース領域と、
前記トレンチの前記側壁および前記底面上のゲート誘電体と、
前記トレンチの前記側壁にあるが、前記トレンチの前記底面にはない対向するゲート要素と、
前記ゲート要素間の前記トレンチの前記底面から上方に延びる絶縁充填剤と、
前記絶縁充填剤上の前記トレンチの上部にあり、前記トレンチを横切る前記ゲート要素を接続するゲート電気接続層とを備えた半導体デバイス。
【請求項８】
前記絶縁充填剤の前記上部が前記トレンチの前記上部と面一であり、前記ゲート電気接続層が前記充填剤上の前記トレンチの前記上部を横切るように延びる請求項７に記載の半導体デバイス。
【請求項９】
前記ゲート電気接続層が前記絶縁充填剤上の前記トレンチ中のプラグである請求項８に記載の半導体デバイス。
【請求項１０】
前記プラグの上部が前記トレンチの前記上部と面一になるように平坦化される請求項９に記載の半導体デバイス。
【請求項１１】
前記ゲート電気接続層上のゲート・ソース誘電体分離層および前記ゲート・ソース誘電体分離層によって前記ゲート電気接続層から絶縁され、前記ソース領域に接触するソース導電層とをさらに備える請求項７乃至１０のいずれかに記載の半導体デバイス。
【請求項１２】
前記トレンチが前記本体層を通って前記低ドープ・ドレイン層中に延びる、前記高ドープ・ドレイン層の上および前記本体層の下の低ドープ・ドレイン層と、
前記トレンチの前記底面の誘電体プラグとをさらに備える請求項７乃至１１いずれかに記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は縦型絶縁ゲート・トランジスタおよびそれを製造する方法に関する。
【背景技術】
【０００２】
従来技術のトレンチ半導体構造の一例を図１に示す。ｎ−型ドレイン層４がｎ＋基板２上に設けられ、ｐ−型本体層６がドレイン層４上に設けられる。トレンチ２６が本体層６を通ってドレイン層４まで延び、ゲート絶縁体１８によって本体層から絶縁された導電ゲート２０を含む。Ｎ＋ソース拡散８がトレンチに隣接して設けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
使用中、ソース８とドレイン４との間のトレンチ２６に隣接した本体層６に延びるチャネル１６を制御するためにゲート電極に電圧が印加される。
【０００４】
この構造の問題は、トレンチの底面がドレインに接触することによるゲートとドレインとの間の容量である。この容量は問題、特にミラー効果を引き起こすことがある。したがって容量を最小化すべきである。
【０００５】
この容量を低減するための知られている手法がＭｕｒｐｈｙのＵＳ−Ａ−６４４４５２８に記載されており、トレンチの底面により厚い絶縁体を設けることを示唆している。ＵＳ−Ａ−６４４４５２８には、この厚い絶縁体を形成するために、トレンチの底面に第２トレンチを形成し、第２トレンチ中に選択性酸化物を成長させることが記載されている。
【０００６】
しかしながら、この手法は製造が複雑であり、したがってそのような構造を製造するためのより簡単な手法が必要である。
【課題を解決するための手段】
【０００７】
本発明によれば、対向する第１および第２主表面を有する半導体本体を設ける工程と、前記第１主表面から前記第２主表面に向かって垂直に延びるトレンチを形成する工程と、前記トレンチの側壁および底面にゲート誘電体層を形成する工程と、前記トレンチの側壁および底面の前記ゲート誘電体層に導電ゲート材料層を堆積する工程と、スペーサ・エッチングを行って前記トレンチの前記底面から前記ゲート材料層を除去し、ゲート要素を形成する前記側壁にゲート材料を残す工程と、前記側壁間の前記トレンチに誘電体を充填する工程と、前記トレンチを横切る前記ゲート材料層を電気接続するゲート電気接続層を前記トレンチ上部を横切るように形成する工程とを備える縦型絶縁ゲート・トランジスタを製造する方法が提供される。
【０００８】
前記トレンチの上部に前記電気接続層を形成することによって、前記電気接続層が前記ゲートの抵抗を低減する。狭いゲート電極を使用した場合、高いゲート抵抗が大きな問題になることが分かっている。
【０００９】
好ましくは、ハード・マスクを前記第１主表面上に形成し、パターニングして開口を画定し、前記半導体本体を、開口を介して、エッチングして前記トレンチを形成する。ハード・マスクは所定の位置に残すことができ、後の工程において使用することができる。完成品において、ハード・マスクは、前記半導体本体がハード・マスク上の前記トレンチから側方に延びる場合、前記ゲート電気接続層から前記半導体本体を絶縁することができるか、または代わりにハード・マスクを除去することができる。
【００１０】
前記ゲート電気接続層を形成する工程は、前記半導体本体を導電層で覆う工程と、前記第１主表面および前記誘電体の上の前記トレンチを渡るように前記ゲート電気接続層をパターニングする工程とを含むことができる。
【００１１】
前記トレンチに誘電体を充填する工程は、誘電体を堆積する工程と、前記誘電体をエッチング・バックする工程とを含むことができる。
【００１２】
前記誘電体をエッチング・バックする工程はトレンチの上部にギャップを画定することができ、前記電気接続層を形成する工程は、前記ギャップを充填し、前記トレンチの上部にプラグを画定する接続層を堆積することを含むことができる。前記電気接続層は平坦化して前記第１主表面から前記電気接続層を除去するが、前記トレンチのプラグを所定の位置に残すことができる。
【００１３】
本方法はさらに、前記トレンチ上にゲート・ソース絶縁層を堆積して前記ゲート電気接続層を分離する工程と、前記ソース導電層が前記半導体本体と電気接触するが、前記ゲート電気接続層から絶縁されるように前記ゲート・ソース絶縁層および前記第１主表面上にソース導電層を堆積する工程とをさらに含むことができる。
【００１４】
別の態様において、対向する第１および第２主表面を有し、第１導電型の高ドープ・ドレイン層および前記第１主表面に面する前記高ドープ層上の低ドープ本体層を有する半導体本体と、対向する側壁および底面を画定する前記第１主表面から前記半導体本体中に延びるトレンチと、前記第１主表面の前記トレンチに横方向に隣接する前記第１導電型のソース領域と、前記トレンチの前記側壁および前記底面上のゲート誘電体と、前記トレンチの前記側壁にあるが、前記トレンチの前記底面にはない対向するゲート要素と、前記ゲート要素間の前記トレンチの前記底面から上方に延びる絶縁充填剤と、前記絶縁充填剤上の前記トレンチの上部にあり、前記トレンチを横切る前記ゲート要素を接続するゲート電気接続層とを備えた半導体デバイスが提供される。
【００１５】
前記電気接続層はゲート抵抗を低減する。
【００１６】
前記誘電体充填剤の上部は前記トレンチの上部と面一とすることができ、前記電気接続層は前記充填剤上の前記トレンチの上部に延びることができる。
【００１７】
代わりに、前記電気接続層は前記絶縁充填剤上のトレンチ中のプラグとすることができる。前記プラグの上部は前記トレンチの上部と面一になるように平坦化することができる。
【００１８】
ゲート・ソース誘電体分離層を前記電気接続層上に設けることができ、ソース導電層が前記ゲート・ソース誘電体分離層によって前記電気接続層から分離され、前記ソース領域に接触する。
【００１９】
前記半導体デバイスは前記本体層の下の前記高ドープ・ドレイン層上に前記低ドープ・ドレイン層を有することができ、前記トレンチは前記低ドープ・ドレイン層中に前記本体層を通って延びることができる。実施形態において、誘電体プラグを前記低ドープ・ドレイン層に隣接した前記トレンチの底面に設けることができる。好ましくは、前記プラグの上部は前記低ドープ・ドレイン層と前記本体層との間の境界に整合する。前記プラグは前記ゲートを前記ドレインからさらに離隔させておき、したがってゲート・ドレイン容量をさらに低減する。
【００２０】
本発明のより良い理解のために、次に添付の図面を参照しながら本発明の実施形態について純粋に例として説明する。
【発明を実施するための最良の形態】
【００２１】
図２を参照すると、ｎ＋ドープ半導体基板２は上に形成されたｎ−ドープ・ドリフト領域４を有する。軽ｐドープ・チャネル層６はドリフト領域４の上に形成され、ｎ＋ソース領域８はチャネル領域６の上に形成され、これらの層は一緒に半導体本体１を構成する。ソース領域の上部は第１主表面１０を形成し、ドリフト領域２の底面は半導体本体１の第２主表面１２を形成する。様々な領域は、当業者が諒解するように、エピタキシャル成長によって、または第１主表面１０を介したイオン注入によって形成することができる。これは半導体本体を形成する。
【００２２】
この半導体本体を加工してトレンチＭＯＳＦＥＴにするために、酸化物のリソグラフィック・ハード・マスク１４を第１主表面１０に堆積し、開口１６を有するようにパターニングする。次いで、トレンチ２６を開口１６を介して、図２ａに示す構造になるようにｎ＋ソース層８およびｐ−チャネル層６を通してｎ−ドリフト領域４までエッチングする。
【００２３】
次に、ゲート誘電体１８を、たとえば熱酸化によって形成する。
【００２４】
ゲート材料層２０を完成したデバイス上、したがってトレンチから離れたハード・マスク１４の上部、トレンチの側壁２２、トレンチの底面２４に堆積する。この結果、図２ｂに示す構造になる。ゲート材料層は、たとえば重ドープ・ポリシリコンとすることができ、特に好ましい実施形態においてゲート材料層はポリシリコン（ゲルマニウム）とすることができる。
【００２５】
次に、スペーサ・エッチングを行ってゲート材料層２０の不要な部分を除去し、特にトレンチの底面２４からそれを除去する。これによってトレンチ２６の側壁２２にのみゲート材料層２０を残し、図２ｃに示すような平坦ゲート要素２１の対向する対を形成する。ゲート要素２１は完成したデバイスのゲートを構成する。
【００２６】
次に、トレンチを誘電体３０、たとえば二酸化ケイ素で充填する。一般に、二酸化ケイ素はまたトレンチから離れて酸化物で第１主表面１０を被覆し、したがってエッチング・バックを実行してトレンチ中を除いて二酸化ケイ素を除去する。わずかなオーバ・エッチングを実行して、図２ｄに示すように第１主表面１０の平面の上に延びるゲート層２０を残すことが注目される。
【００２７】
次に、導電ゲート層３２、たとえば高ドープ・ポリシリコン層をトレンチの穴に沿って形成し、ゲート層２０の露出した端部３４に接続する。次いでトレンチを覆うが、半導体デバイスの残部上にごくわずかに延びるように導電層３２をパターニングする。この結果、図２ｅに示される構造になる。
【００２８】
最後に、ソース接点３７を形成してソース層８およびｐ−本体層６にも接続する。ドレイン接点３６を形成してドレイン層に接続し、ゲート接点３８がゲート層３２に接続する。これは当業者に良く知られているようにパッケージすることができる図２ｆに示される構造である。
【００２９】
使用時に、ハード・マスク層１４はソース層８からゲート要素２１を分離する。
【００３０】
この手法は、ゲートとドレインとの間の容量が従来技術の形態に比べて非常に低下する構造を与える。しかしながら、これはゲート抵抗を犠牲にして達成されない。ゲート層３２はゲートに沿って低抵抗経路を与える。対向するゲート要素２１がトレンチの長さに沿って接続される場合でも、ゲート電気接続層によって与えられた低抵抗経路がデバイスの特性を改善する。
【００３１】
代替方法を図３に示す。この構成において、第１工程は図２ｃに示す工程まで上述の第１実施形態と同じである。
【００３２】
次に、誘電体３０をトレンチに充填するが、この場合かなりのオーバ・エッチを行い、トレンチ２６内の誘電体上に穴４０を残す。これを図３ａに示す。
【００３３】
次に、図３ｂに示すようにポリシリコン導電層４２を堆積し、トレンチ中にのみ残るように平坦化する。ハード・マスク１４も除去する。
【００３４】
図３ｃに示すように、ゲート・ソース誘電体分離４４をトレンチ上に堆積し、パターニングし、続いて、ゲート・ソース誘電体分離４４によって（導電層４２およびアーム２１によって構成される）ゲート２０から分離され、ソース層８に接触するソース導電層４６を堆積する。
【００３５】
第１実施形態のように、良く知られているように接点を作り、デバイスをパッケージする。
【００３６】
この第２実施形態は小さいピッチ・サイズおよび低ゲート・ドレイン容量と組み合わされたゲートの長さに沿った最小のゲート抵抗を得るために特に良い。
【００３７】
第３実施形態を図４に示す。トレンチ２６を形成した後、酸化物プラグ５０をトレンチの底面に形成する。これはいくつかの方法のいずれかで形成することができる。これらのいくつかは当業者に良く知られており、たとえば酸化物を堆積し、エッチング・バックすることができる。プラグを形成することに対する特定の代替は、トレンチの側壁を窒化物層で保護すること、トレンチ上にドープ・ポリシリコンを堆積すること、ポリシリコンをエッチング・バックしてトレンチの底面にポリシリコン・プラグを残し、次いでドープ・ポリシリコンを酸化させて酸化物プラグを形成することである。ドープ・ポリシリコンは酸化させることが比較的簡単である。さらなる代替は、ポリシリコン・プラグではなく多孔性シリコンを酸化させることであり、多孔性シリコンは同様に酸化させやすい。
【００３８】
図示の実施形態において、酸化物プラグ５０の上部は低ドープｎ−層４と本体層６との間の境界と面一になるように整合される。
【００３９】
処理の残りは次いで第２実施形態のように進み、本体層６に隣接するトレンチの側壁にゲート要素２１を設け、低ドープｎ−層４には設けない。完成したデバイスを図４に示す。
【００４０】
ゲート要素２１とドレイン２４との間の強化された間隔はゲート・ドレイン容量をさらに低減する。
【００４１】
技術者が諒解するように、第１実施形態の構成とともに酸化物プラグを使用することもできる。代替的に、酸化物プラグを厚い誘電体層と置き換えてゲート・ドレイン容量を同様に低減することができる。
【００４２】
本開示を読むことによって、他の変形および改変が当業者に明らかになろう。そのような変形および改変はトレンチＭＯＳＦＥＴの設計、製造および使用において既に知られており、本明細書に記載の特徴に加えてまたはその代わりに使用することができる等価な他の特徴を含むことができる。特許請求の範囲は特徴の特定の組合せに対して本出願において作成されているが、開示の範囲は、それが本発明の場合と同じ技術問題のいずれかまたはすべてを軽減することが可能であろうとなかろうと、明示的または暗示的に本明細書において開示される新規な特徴または特徴の新規な組合せまたはその一般化をも含むことを理解すべきである。本出願人は本出願またはそれから導出されるさらなる出願の実行中にそのような特徴および／またはそのような特徴の組合せに対して新しい特許請求の範囲を作成することができることを通知する。
【００４３】
たとえば、ゲート誘電体は二酸化ケイ素に限定されず、高誘電率誘電体または誘電体層のスタックとすることができる。ゲート層３２は高ドープ・ポリシリコン、シリサイド・ドープ・ポリシリコン、タングステン・ポリサイドまたは適切な金属または窒化チタンなどの窒化金属とすることができる。それが必要とするすべてのことはそれが良導体であることである。ゲート層２０の代替材料も可能である。
【００４４】
記載の実施形態はソース層、ドレイン層、ドリフト領域およびチャネル層を有するが、他の構造も知られており、使用することができる。たとえば、ソース領域は層８によっては構成することができないが、トレンチに隣接して注入されたソース・インプラントによっては構成することができる。ドリフト領域４およびチャネル領域のドープは必要に応じて埋め込むことができる。
【図面の簡単な説明】
【００４５】
【図１】従来技術のトレンチＭＯＳＦＥＴを示す図である。
【図２ａ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図２ｂ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図２ｃ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図２ｄ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図２ｅ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図２ｆ】本発明の第１実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図３ａ】本発明の第２実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図３ｂ】本発明の第２実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図３ｃ】本発明の第２実施形態によるトレンチＭＯＳＦＥＴを製造する際に使用される製造工程を示す図である。
【図４】本発明の第３実施形態によるトレンチＭＯＳＦＥＴを示す図である。
【図１】
2006510215.tif 000003
【図４】
2006510215.tif 000004
2006510215.tif 000005
2006510215.tif 000006
2006510215.tif 000007
【国際調査報告】
2006510215.tif 000008
2006510215.tif 000009