(57)【要約】電力増幅器の出力電力を検出する検出回路は、パワートランジスタに接続可能なベース及びコレクタを持つ第１のカレントミラートランジスタ（Ｔ１１）と、前記カレントミラートランジスタ（Ｔ１１）を流れるＲＦ電流を検出するＲＦ検出手段（ＲＦ−ｄｅｔ）とを有する。前記ＲＦ検出手段（ＲＦ−ｄｅｔ）は前記第１のカレントミラートランジスタ（Ｔ１１）の前記コレクタに接続される。前記検出回路は、前記ＲＦ検出手段（ＲＦ−ｄｅｔ）にバイアス印加するバイアス印加手段（ｂｉａｓ−ＲＦ−ｄｅｔ）を更に有し、前記バイアス印加手段は、前記第１のカレントミラー（Ｔ１１）の前記コレクタ及び前記ＲＦ検出手段（ＲＦ−ｄｅｔ）に接続される。
2006527957.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅器の出力電力を検出する検出回路において、
パワートランジスタに接続可能なベース、及びコレクタを持つ第１のカレントミラートランジスタと、
前記第１のカレントミラートランジスタの前記コレクタに接続され、前記カレントミラートランジスタを流れるＲＦ電流を検出するＲＦ検出手段と、
前記第１のカレントミラーの前記コレクタ及び前記ＲＦ検出手段に接続され、前記ＲＦ検出手段にバイアス印加するバイアス印加手段と、
を有する検出回路。
【請求項２】
前記第１のカレントミラートランジスタの前記コレクタに接続され、前記第１のカレントミラートランジスタを流れる電流のＤＣ成分を検出するＤＣ検出器を更に有する、請求項１に記載の検出回路。
【請求項３】
パワートランジスタに接続可能なベースを持つ第２のカレントミラートランジスタと、
前記第２のカレントミラートランジスタのコレクタに接続され、前記第２のカレントミラートランジスタを流れる電流のＤＣ成分を検出するＤＣ検出器と、
を更に有する、請求項１に記載の検出回路。
【請求項４】
前記第１のカレントミラートランジスタと前記第２のカレントミラートランジスタとの間に接続されたＲＦ絶縁手段を更に有する、請求項３に記載の検出回路。
【請求項５】
前記検出回路が同じチップ上で実施される、請求項３又は４に記載の検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器の出力電力を検出する電力検出回路に関する。
【背景技術】
【０００２】
電力増幅器は、無線通信装置で使用されるような高周波ＲＦ増幅器及びオーディオ増幅器並びに他の応用分野で頻繁に使用される。特にＲＦ応用分野におけるこれらの増幅器において、出力段階の電力の表示を提供することが望ましい。
【０００３】
これは、典型的には、３つの技法の１つにより達成される。初めに、方向性結合器又は分圧器が、ロードに印加された信号の一部を感受するように前記電力増幅器の出力部に設けられることができ、このサンプル信号は、前記ロードにおける電力を表示するのに使用される。第２の技法は、平均電力の検出に基づいてミラートランジスタ（mirror transistor）を使用することにより前記電力増幅器における電流のサンプルを生成し、第３の技法は、ＲＦ電力の検出に基づいてミラートランジスタを使用する。
【０００４】
しかしながら、方向性結合器は、大きく、損失が多く、米国特許公開公報ＵＳ５６５９２５３によると、ピークダイオード検出器は、直流オフセットを補償する基準ダイオード又は切り替え容量技法を必要とする。さらに、前記ダイオード検出器のダイナミックレンジは制限され、圧縮によるダイナミックレンジ拡大に対する既知の技法は、回路をより複雑にし且つより高い電流消費を必要とする対数増幅器（log amplifier）に基づき、これは特に移動式応用分野に対して望ましくない。
【０００５】
前記第２の技法による、即ち平均電力検出用のミラートランジスタを用いる電力検出は、ＧＳＭ携帯電話に使用される高効率ＡＢ級増幅器に適しているが、ＥＤＧＥ又はＷ−ＣＤＭＡベースの携帯電話に使用される高バイアスＡ／Ｂ級増幅器又はリニアＡ級増幅器にはもはや適していない。
【０００６】
米国特許公開公報ＵＳ６４４８８５５は、Ａ級増幅器に適しているがＰＭＯＳのようなｐ型デバイスを必要とするＲＦ検出に基づく構成を記載しているが、このｐ型デバイスはＧａＡｓに基づくＲＦ技術において常に利用可能であるわけではない。特定の増幅器は平均検出をも使用し、検出器回路において信号拡大を生じる二乗検波（square law）デバイスはＤＣキャンセレーション（DC cancellation）を持たない。これらのことは、感度及びダイナミックレンジが減少される点で不利点である。
【０００７】
更に、平均電力に対するミラートランジスタを用いる電力検出は、主に２つの不利点のために、Ａ級又は高バイアスＡＢ級増幅器に適していない。感度はバイアスレベルに依存し、即ちバイアスレベルが高いほど感度が低く、更に、低電力レベルにおける精度はバイアス電流の精度に依存する。
【０００８】
したがって、検出された信号の比較的低い絶対値及び高感度を持つＡ−ＡＢ級電力増幅器に対する電力検出器解決策が必要とされる。
【０００９】
例えばＧＳＭ又はＥＤＧＥに基づく携帯電話は、広いダイナミックレンジにわたる正確な電力制御を必要とする。電流ミラーベースの電力検出器回路を持つ従来の電力制御回路は米国特許公開公報ＵＳ６５４５５３９に記載される。検出された電流により表される出力電力は、ベースバンド信号から算出される基準電流と比較される。増幅され積分された誤差信号は、出力電力を正確に設定するために、カスケードされた可変利得増幅器段にフィードされる。しかしながら、電力制御の性能を向上するために、広いダイナミックレンジにわたる感度を向上することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、広いダイナミックレンジにわたる増大された感度で電力増幅器の出力電力を検出する改良された検出回路を提供することである。
【課題を解決するための手段】
【００１１】
この目的は、請求項１による電力増幅器の出力電力を検出する検出回路により解決される。
【００１２】
したがって、電力増幅器の出力電力を検出する検出回路は、パワートランジスタＴ１０に接続可能なベース及びコレクタを持つ第１のカレントミラートランジスタＴ１１と、カレントミラートランジスタＴ１１を流れるＲＦ電流を検出するＲＦ検出手段ＲＦ−ｄｅｔとを有する。ＲＦ検出手段ＲＦ−ｄｅｔは第１のカレントミラートランジスタＴ１１のコレクタに接続される。前記検出回路は更に、ＲＦ検出手段ＲＦ−ｄｅｔにバイアス印加するバイアス手段ｂｉａｓ−ＲＦ−ｄｅｔを有し、前記バイアス手段は第１のカレントミラーＴ１１のコレクタ及びＲＦ検出手段ＲＦ−ｄｅｔに接続される。
【００１３】
本発明の他の態様は従属請求項に記載される。
【００１４】
本発明のこれら及び他の態様は、以下に記載される実施例を参照して説明され明らかになる。
【発明を実施するための最良の形態】
【００１５】
図１は、ミラートランジスタに基づく電力検出回路を示す。前記検出回路は、面積Ａ１及びＡ２をそれぞれ持つミラートランジスタＴ１及びＴ２を有し、トランジスタＴ１はパワートランジスタを表し、ミラートランジスタＴ２はＴ１を流れる電流を検出するために使用される。トランジスタＴ２のベースは、レジスタ（resistor）Ｒb2を介してバイアス電圧Ｖbiasに結合され、キャパシタＣb2を介してＲＦ入力部ＲＦinに結合される。同様にトランジスタＴ１のベースは、レジスタＲb1を介してバイアス電圧Ｖbiasに結合され、キャパシタＣb1を介してＲＦ入力部ＲＦinに結合される。したがって、ＤＣパスはレジスタＲb1及びＲb2を介して実現され、ＲＦパスはキャパシタＣb1及びＣb2を介して実現される。ロードｚloadは出力整合回路ＯＭを介してトランジスタＴ１に結合される。カレントミラートランジスタＴ２のコレクタは検出される電圧ＶMTを供給する。
【００１６】
しかしながら、図１に示されるような平均電力に対するミラートランジスタを用いる電力検出は、Ａ級又は高バイアスＡＢ級増幅器に適していない。これは、２つの不利点を持ち、特に感度がバイアスレベルに依存する、即ちバイアスレベルが高いほど感度が低くなる。更に、低い電力レベルにおける精度はバイアス電流の精度に依存する。
【００１７】
図２は、ミラートランジスタＴ２のコレクタ電圧ＶＭＴの高調波含量（harmonic content）及び波形の検査の結果を示す。第２及び第３高調波（２．Ｈａｒ．、３．Ｈａｒ．）の含量が、基本波（fundamental）の含量より大幅に低いことがわかる。したがって、この電圧は基本出力電力の良い表示を表すことが仮定されることができる。
【００１８】
検出電圧ＶＭＴは、
ＶMT＝ＶSUP−ＩC2_DCＲMT−ＩC2_PEAKＲMT＝ＶSUP−(ＩC1_DC／Ｎ)ＲMT−(ＩC1_PEAK／Ｎ)ＲMT
に対応し、ここで、
ＩC1_DC及びＩC2_DCは、パワートランジスタＴ１及びミラートランジスタＴ２のバイアス電流であり、
ＩC1_PEAK及びＩC2_PEAKは、パワートランジスタＴ１及びミラートランジスタＴ２のピーク電流であり、
Ｎ＝Ａ1／Ａ2は、パワートランジスタのエミッタ面積Ａ1とミラートランジスタのエミッタ面積Ａ2との比である。
したがって、電圧ＶＭＴはパワートランジスタＴ１のピーク電流に依存する。
【００１９】
検出器性能の重要な一面は、出力電力の関数としての検出された電圧の温度及び供給電圧安定性である。電圧ＶＭＴのピーク検出の使用は、前記出力電力の良い正確な表示であることが示されることができる。
【００２０】
この電力検出は、２つの方法、即ち正のピークの検出を用いるＡＣ結合検出又は負のピークのＤＣ結合検出で実行されることができる。
【００２１】
図３は、ＡＣ結合検出に基づく電力検出回路を示す。この検出回路は、図１による検出回路に基づく。トランジスタＴ１及びＴ２、キャパシタＣb1及びＣb2を介するＡＣパスに対する結合と、レジスタＲb1及びＲb2を介するＤＣパスに対する結合とを有するカレントミラーは、図１の前記回路に対応する。唯一の違いは、検出器回路１００、及びトランジスタＴ２のコレクタを検出器回路１００に結合するキャパシタＣVMTである。検出器回路１００は、供給電圧Ｖsupplyに結合されたコレクタと、レジスタ及びキャパシタを介してグラウンドに結合されたエミッタとを持つトランジスタを有し、更に電圧ＶＭＴ＿ｄｅｔを供給する。しかしながら、この検出の主要な不利点は、前記ミラートランジスタのコレクタにおけるＲＦ電圧（ＶＭＴ）と比較してＡＣ減結合（decoupled）電圧（ＶＭＴ＿ａｃ）の強い歪である。ＡＣ結合電圧の強い歪は、検出された信号と出力電力との間の比を低下する。
【００２２】
他の負の効果、即ちＡＣ結合信号のダイナミックレンジにおける損失は、図４及び５において明らかに見られることができる。図４は、時間領域におけるＶbeオフセットを持つ検出された電圧ＶＭＴ＿ｄｅｔ及びＡＣ結合電圧ＶMT-acを示す。前記Ｖbeオフセットは、検出器１００内の前記トランジスタのベースとエミッタとの間の電圧による。図５は、前記出力電力に対するＤＣオフセットキャンセレーションを持つ検出された電圧ＶＭＴ＿ｄｅｔを示す。図５の曲線Ａは電圧ＶＭＴを表し、曲線Ｂはオフセット電圧を減算した前記検出された電圧を表す。しかしながら、これら２つの曲線の間のダイナミックレンジに損失が存在する。同じ効果は、前記ＡＣ結合信号の負の検出に関連する。したがって、前記ＡＣ結合信号の正又は負の検出が最良のオプションではないと明らかに考えられる。
【００２３】
図６は、本発明の第１の実施例による負のピークのＤＣ結合検出に基づく電力検出回路を示す。この検出回路は、図１による前記検出回路に基づく。トランジスタＴ１及びＴ２と、キャパシタＣb1及びＣb2を介するＡＣパスに対する結合と、レジスタＲb1及びＲb2を介するＤＣパスに対する結合とを有するカレントミラーは、図１における前記回路に対応する。唯一の違いは、検出器回路１００が一緒に結合されたベース及びコレクタを持つトランジスタを有し、この結果、ダイオード接続トランジスタＤ１が実現されることである。このトランジスタのベース／コレクタは、レジスタＲLD1を介して供給電圧Ｖsupplyに結合され、キャパシタを介してグラウンドに結合され、検出電圧ＶＭＴ＿ｄｅｔを供給する。
【００２４】
図７は、時間領域におけるＶbeオフセットを持つ検出された電圧ＶＭＴ＿ｄｅｔの形状と、電圧ＶＭＴの形状とを示す。図８は、出力電力に対するＤＣオフセットキャンセレーションを持つ前記検出された電圧を示す。曲線Ａ１は電圧ＶＭＴを表し、曲線Ｂ１はＤＣオフセットキャンセレーションを持つ前記検出された電圧を表す。見ることができる限りでは、Ｖbeダイオード閾値、すなわち前記ベースとエミッタとの間の電圧により、特に入力ＲＦピークが供給電圧Ｖsupplyより低いＶbeの値である場合に、２０ｄＢｍからの出力電力を検出することのみが可能である。したがって、この検出器は結果として低い感度を生じる。
【００２５】
図９は、本発明の第２の実施例による電力検出回路を示す。この検出器は、改良されたバイアス印加、したがって増大された感度を示す。前記第２の実施例の前記電力検出回路は、図６の前記検出回路に基づく。追加のダイオード接続トランジスタＤ２は、事前バイアス（pre-bias）検出器Ｄ１に組み込まれる。ＲＦパスＲMT及び（Ｄ２を介する）ＤＣパスは、キャパシタンスＣRF_DCにより減結合される。更に、第２のダイオード接続トランジスタＤ３は、レジスタＲLD2及びダイオード接続トランジスタＤ１のエミッタを介して供給電圧Ｖsupplyに結合される。トランジスタＤ１のベースは電圧ＶＭＴ＿ｄｅｔを供給し、トランジスタＤ３のベースは電圧ＶＭＴ＿ｄｅｔ＿ｄｕｍｍｙを供給する。
【００２６】
図１０は、時間領域における前記第２の実施例によるＶbeオフセットを持つ検出された電圧ＶＭＴ＿ｄｅｔの形状及び電圧ＶＭＴの形状を示す。図１１は、前記第２の実施例による出力電力に対するＤＣオフセットキャンセレーションを持つ前記検出された電圧を示す。電圧ＶＭＴの曲線と前記オフセットを持つ検出された電圧ＶＭＴ＿ｄｅｔの曲線との間のオフセットは図７のオフセットと比較して減少されるので、感度は、図１１に示されるように低い電力レベルに対して強く増大され、即ち出力電力は約−１５ｄＢｍから検出されることができる。
【００２７】
図１２は、第３の実施例による他の電力検出回路を示す。この検出回路は、追加のＤＣキャンセレーションを持つ図９による検出回路に基づく。トランジスタＴ２ａは、図１２のトランジスタＴ２に対応する。前記コレクタにおいてＴ２ａと同じ構成を持つ追加のダミートランジスタＴ２ｂが、バイアス印加するＤＣパスのみと共に追加されている。ダイオード接続トランジスタＤ１ａ（Ｄ１ｂ）は、図１２による検出回路のように電圧出力の代わりに電流出力を持つために比Ｎで前記カレントミラーに変換される。検出器１００ａのカレントミラートランジスタのコレクタは、検出電流Ｉdetを供給し、検出器１００ｂのカレントミラーのコレクタは、検出電流Ｉdet_dummyを供給する。これらの検出器は、ＮＰＮのみを使用するため、Ｓｉ及びＧａＡｓ技術におけるＲＦパワートランジスタと一緒に実施されることができる。
【００２８】
ここで、
ΔＩdet＝Ｉdet−Ｉdet_dummy＝Ｉq＋(Ｖdet／ＲLD1)Ｎ−Ｉq＝(Ａ2／Ａ1)(ＲMT／ＲLD1)ＮＩC1
と書くことができ、ここでＩqは静止電流である。したがって、パワートランジスタＴ１のＲＦコレクタ電流の正確なレプリカが得られた。
【００２９】
上で、マルチ技術電力検出器の新しい解決策が提示された。２つの異なる概念、即ちＡＣ及びＤＣ結合ピーク検出が考慮されている。ＤＣ結合検出はＲＦ電圧に影響を与えないので好ましいことが示された。ＤＣ結合電力検出器の実施は、ｎｐｎ型デバイスのみを使用して実行されることができ、ＨＢＴ出力段＋ＢｉＣＭＯＳ  ＭＭＩＣを持つマルチ技術電力増幅器における使用を可能にする。
【００３０】
本発明による前記実施例の前記検出器回路が米国特許公開公報ＵＳ６５４５５３９による平均電流検出器（カレントミラー）と比較される場合、本発明による解決策の感度は、静止電流に依存しない。ＤＣトラッキングは同じダイ上で実施され、ＤＣキャンセレーション及び平方根関数はＭＭＩＣ（ｎｐｎ−ｐｎｐプロセス）において実行される。米国特許公開公報ＵＳ６４４８８５５に記載された二乗検波関数と比較すると、平方根関数を用いるピーク検出は、低出力電力レベルに対する感度を著しく増大し、高出力電力レベルに対するばらつきを減少する。温度及びＶsupplyのばらつきは性能を深刻に劣化しない。
【００３１】
上のセクション、即ち図１ないし１２は電力増幅器の出力電力の検出を目的とするが、以下のセクションは、電力増幅器の出力電力の正確な制御に関する。
【００３２】
図１３は、カレントミラーベースの電力検出を用いる電力制御回路の概略的なブロック図を示す。このような電力制御回路は、米国特許公開公報ＵＳ６５４５５３９に記載されている。前記電力制御回路は、入力としてＰin及び出力としてＰoutを持つ電力増幅器ＰＡを有する。電力増幅器ＰＡは、出力としてＩdetを持つ電力検出回路を有し、即ち出力電力はＩdetにより表される。Ｉdetは電圧電流変換器Ｖ／Ｉを用いてベースバンド信号Ｖdacから算出される基準電流Ｉdacと比較される。増幅され積分された誤差信号Ｖcontrolは、正確に前記出力電力を設定するために、カスケードされた可変利得増幅器段にフィードされる。
【００３３】
図１４は、カレントミラーベースの電力検出器を用いるベースバンドを介する代替的な電力制御概念を示す。この概念は、（線形）固定利得電力増幅器により適している。これは、図２２の電力増幅器と同様なカレントミラーベースの電力検出器を使用する。検出された電流Ｉdetはベースバンドコントローラの一部であるＤ−Ａコンバータにフィードされる電圧に変換される。前記コントローラは、部分的にはソフトウェアを用いて、Ｉ／Ｑベースバンド信号パスの利得及び／又は前記（固定利得）電力増幅器の前のＲＦミキサ／増幅器段の利得を設定する。
【００３４】
図１３及び１４の電力増幅器ＰＡは、図１、３又は６による検出回路を含むことができる。
【００３５】
図１５は、本発明の第４の実施例による電力制御ループを持つ電力増幅器の基本的表現図を示す。この電力制御回路は、図１３による前記回路に基づく。加えて、オフセット補償回路ＯＣＣ及び圧縮回路ＣＣが前記電力制御ループに含まれる。これら２つの回路は、シリコンＢｉＣＭＯＳプロセスで実施されることができるインターフェース回路を形成し、前記電力増幅器はＧａＡｓプロセスで実施されることができる。オフセット補償回路ＯＣＣはＤＣキャンセレーション回路により実施されることができ、圧縮回路ＣＣは平方根関数回路により実施されることができる。
【００３６】
図１６は、本発明の第５の実施例による電力制御ループを持つ電力増幅器の基本的表現図を示す。この電力制御回路は、図１４による前記回路に基づき、即ちベースバンドを介する電力制御である。加えて、オフセット補償回路ＯＣＣ及び圧縮回路ＣＣが、前記電力制御ループに含まれる。
【００３７】
図１５及び１６による前記電力増幅器は、図１、３、４、６、９及び１２によるが、好ましくは図９及び１２による前記検出回路に基づいて実施されることができる。
【００３８】
図１７は、第６の実施例による検出回路の概略的なブロック図を示す。前記回路は、パワートランジスタＴ１０のコレクタ電流と同様なＴ１１のコレクタ電流を持つカレントミラーＴ１０、Ｔ１１に基づく。ミラーコレクタＴ１１のロードは、ＤＣ検出器ＤＣ−ｄｅｔと、ＲＦ検出器ＲＦ−ｄｅｔと、ＲＦ検出器ＲＦ−ｄｅｔにバイアス印加する回路ＲＦ−ｄｅｔ−ｂｉａｓとを含む。ＤＣ検出器ＤＣ−ｄｅｔ及びＲＦ検出器ＲＦ−ｄｅｔは、出力としてＵdetを供給するオフセット補償回路ＯＣに接続され、ここでＵdetは電力増幅器の出力電力に比例する。
【００３９】
図１８は、第７の実施例による検出回路の概略的なブロック図を示す。この検出回路は、図１７による前記検出回路に基づき、第２のミラーＴ１２を有する。トランジスタＴ１１のコレクタ電流は、パワートランジスタＴ１０のコレクタ電流と同様である。他のミラートランジスタＴ１２はＤＣ検出器ＤＣ−ｄｅｔに接続され、パワートランジスタＴ１０のＤＣバイアス電流と同様なＤＣバイアス電流を持つ。ＤＣ検出器ＤＣ−ｄｅｔは、ＲＦ検出器ＲＦ−ｄｅｔから完全にＲＦ分離され、両方を独立に最適化する、より多くの回路設計自由度を与える。同じチップ上で実施することにより、整合が保証される。前記ＤＣ検出器のＲＦ絶縁は、チョーク及び（ベースバラスティング、base-ballasting）レジスタを用いて実現されることができる。オフセット補償回路ＯＣは、ＤＣ検出器ＤＣ−ｄｅｔ及びＲＦ検出器ＲＦ−ｄｅｔに接続され、出力として検出電圧Ｕdetを供給する。
【００４０】
図１９は、図１８の前記検出器をより詳細に示す。ＤＣ検出器ＤＣ−ｄｅｔ及びＲＦ検出器ＲＦ−ｄｅｔは、出力電流Ｉdc及びＩdetをそれぞれ供給する。ＤＣ検出器ＤＣ−ｄｅｔはミラートランジスタＴ１２のコレクタに結合されたエミッタと、レジスタＲ３を介して前記供給電圧に結合されたベースとを持つトランジスタＴ１５を有する。ダイオードＤ３は、トランジスタＴ１５のベースとエミッタとの間に結合される。更に、ダイオードＤ４及びレジスタＲ４は前記供給電圧とミラートランジスタＴ１２のコレクタとの間に直列に結合される。トランジスタＴ１５のコレクタは、オフセット補償回路ＯＣに結合される。
【００４１】
ＲＦ検出器ＲＦ−ｄｅｔは、オフセット補償回路ＯＣに結合されたコレクタとミラートランジスタＴ１１のコレクタに結合されたエミッタとを持つトランジスタＴ１６を有する。トランジスタＴ１６のベースは、レジスタＲ１を介して前記供給電圧に結合される。ダイオード検出器Ｄ１は、トランジスタＴ１６のベースとエミッタとの間に結合される。トランジスタＴ１６のベースは、電圧Ｕdetを供給し、更に検出器フィルタキャパシタＣ１を介してグラウンドに結合される。
【００４２】
バイアスＲＦ検出器ｂｉａｓ−ＲＦ−ｄｅｔは、それぞれ前記供給電圧とトランジスタＴ１１のコレクタとの間に直列に結合されたダイオードＤ２及びレジスタＲ２を有する。ダイオードＤ２とレジスタＲ２との間の接続は、キャパシタＣ２を介してグラウンドに結合される。
【００４３】
オフセット補償回路ＯＣは、４つのトラジスタＴ１７、Ｔ１８、Ｔ１９及びＴ２０を有する。トランジスタＴ１７及びＴ１８並びにトランジスタＴ１９及びＴ２０は、２つのカレントミラーをそれぞれ構成する。トランジスタＴ１７及びＴ１９のベース及びコレクタは互いにそれぞれ結合される。トランジスタＴ１７のコレクタは、前記ＤＣ検出器内のトランジスタＴ１５のコレクタに接続され、トランジスタＴ１８のコレクタは、前記ＲＦ検出器内のトランジスタＴ１６のコレクタに接続される。トランジスタＴ２０のコレクタは、電流ｄｅｌｔａ−Ｉｄｅｔを供給する。
【００４４】
カレントミラートランジスタＴ１１を流れるＲＦ電流は、ＲＦ検出器ＲＦ−ｄｅｔ、即ちＤ１、Ｃ１及びＲ１により検出され、これはＲＦ検出器バイアス印加回路ｂｉａｓ−ＲＦ−ｄｅｔ、即ちＤ２、Ｒ２及びＣ２により事前にバイアス印加される。回路トポロジの対称性により、ＤＣバイアス印加は、前記ＲＦ検出器を用いて、広がったプロセス及び温度等にわたり正確に追跡する。ＤＣ検出器ＤＣ−ｄｅｔは、うまく整合されたＤＣオフセット値を提供するために、ＲＦ検出器ＲＦ−ｄｅｔ及びバイアス印加回路ｂｉａｓ−ＲＦ−ｄｅｔと同じトポロジを持つ。ＤＣ部分とＲＦ部分との間のＲＦ絶縁は、ベースバラスティングレジスタを持たないシリコン実装で典型的に使用されるチョークＬ１を備える。
【００４５】
図２０は、第８の実施例による検出器の回路図を示す。この検出器は、図１９による前記検出器に基づく。オフセット補償回路ＯＣと、ＤＣ検出器ＤＣ−ｄｅｔと、ＲＦ検出器ＲＦ−ｄｅｔと、バイアス印加回路ｂｉａｓ−ＲＦ−ｄｅｔとの実施は、図１９の実施に対応する。しかしながら、図３１による前記検出器は、しばしばＧａＡｓ電力増幅器で使用される分散型ＤＣフィード及びＲＦフィードを持つベースバラスティングレジスタＲB1、ＲB2及びＲB3に基づく。ベースバラスティングレジスタＲBは、カレントミラートランジスタＴ１２に対して、カレントミラートランジスタＴ１２のコレクタに結合されたＤＣ検出器ＤＣ−ｄｅｔとのＲＦ絶縁を提供する。
【００４６】
上に、２つの出力、電圧出力及び電流出力をそれぞれ持つ前記検出器が示されている。本発明の前記実施例によると、前記電流出力は、前記オフセット補償回路にフィードされる。前記電圧出力は、使用されないが、代わりにオフセット減算回路のようなオペアンプにフィードされる。
【００４７】
図２１は、平方根回路として実施される図１５及び１６の圧縮回路ＣＣを示す。特に、２つのカスケードされた平方根回路が図２１に示される。前記平方根関数は、信号圧縮を提供する。代替実施例において、複数の平方根回路がカスケードされ、電力制御ループＰＣＬのダイナミックレンジを更に増大することができることに注意すべきである。
【００４８】
図２２は、図２１の前記回路に基づく図１５及び１６の圧縮回路ＣＣの代替実施例を示す。図２１の前記回路に加えて、２つのダイオード接続トランジスタが組み込まれる。この回路は、平方根関数より高い圧縮を提供する三乗根関数を実施する三乗根回路である。
【００４９】
これの電流は、
【数１】
2006527957.tif 000003
に等しい。
【００５０】
図２３は、図１２の前記検出回路からの電流Ｉdet及びＩdet_dummyのＤＣキャンセレーションを実行し、前記検出された電流の感度を増大するために平方根関数を実現することを目的とするインターフェース回路を示す。この回路はＭＭＩＣ内に形成されることができる。この回路の機能は以下のように記載されることができる。整流電流Ｉdet及びダミーＤＣ電流Ｉdet_dummyはｐｎｐトランジスタＱ1ないしＱ4（１：１（Ｑ1−Ｑ2及びＱ3−Ｑ4）にスケールされる）、即ちキャンセレーション回路ＣＣにより相殺される。結果として、出力電流ΔＩdetは前記パワートランジスタのコレクタ電流ＩC1の正確なレプリカであり、前記静止電流に依存しない。
【００５１】
低出力電力レベルに対する更なる感度の増大は、Ｑ5ないしＱ8からなる平方根回路ＳＲＣにより行われることができ、これは、関数
【数２】
2006527957.tif 000004
を実現し、ここでＩS5、ＩS6、ＩS7及びＩS8は、Ｑ5ないしＱ8の飽和電流である。
これらの面積を等しく選択すると、Ｉsqrt＝√(ΔＩdetＩoffset)が得られ、
接続されたカスケードの他のミラーリングＱ9ないしＱ12及びＱ13ないしＱ14を用いて、前記出力電流は、
【数３】
2006527957.tif 000005
となる。
前記出力電力に対する電流Ｉsum、Ｉoffset及びΔＩdetのシミュレーション結果が図２４に示されている。電流ΔＩdetは、前記平方根関数を適用する前の検出結果に対応し、Ｉsumは前記平方根関数を適用した後の結果に対応する。
【００５２】
前に述べられたように、検出器性能のかなり重要な一面は感度である。図２５は、出力電力に対する電流Ｉsum及びΔＩdetの結果を示す。したがって、前記平方根関数は、低電力レベルに対する検出された電流の感度（δＩdet／δＰOUT）を劇的に向上する（Ｉｓｕｍ−Ｄｉｆｆ＿Ｉｓｕｍ）対（ＤｅｌｔａＩ−Ｄｉｆｆ＿ＤｅｌｔａＩ）。
【００５３】
図２６は、図１７ないし２１の前記回路の閉ループ状態の差を示す。曲線ＡＡは、従来技術による電力制御ループに対する出力電力／電圧関係に対応する。曲線ＢＢは、図１５及び１６に示されるように圧縮回路を持つ電力制御ループに対する同じ関係を表す。曲線ＣＣは、図１５及び１６に示されるように圧縮回路及びオフセットキャンセリング回路を持つ電力制御ループに対する同じ関係を表す。この結果、圧縮回路及びオフセットキャンセレーション回路を持つ回路の感度が向上されている。
【００５４】
この概念の他の有利なフィーチャは、平均電流検出（ＩＭＴ＿ｄｃ）と比較して高電力レベルにおけるＶsupply変動による小さいばらつきである。この効果は、平方根挙動、即ち低出力電力に対する高い傾き及び高出力電力に対する飽和効果により再び説明される。
【００５５】
前記平方根回路と組み合わせたＤＣキャンセレーションは、前記出力電力の傾き及びばらつきを向上し、即ち、ＤＣキャンセレーションは前記電力検出器の不正確性を相殺し、低電力レベルにおける感度を向上する。前記平方根回路は、低電力レベルにおける感度を更に向上し、高レベルにおける“飽和効果”を利用する（対数増幅器での電圧領域のものと同様であるが、より少ないトランジスタを使用し、より容易にカスケード可能である）。この組み合わせは、（不整合条件下で）振動を避けるために前記電力制御ループに対する利得及びＢＷの安定した選択を可能にする。
【００５６】
前記電力増幅器回路は、オーディオ増幅又は無線通信及びインターネット接続のような分野でのＲＦ増幅のような様々な応用分野で使用されることができることに注意すべきである。
【００５７】
上述の実施例が本発明を限定するのではなく説明し、当業者が添付の請求項の範囲から外れることなく多くの代替実施例を設計することができることに注意すべきである。請求項において、括弧の間に配置された参照符号は請求項を制限するように解釈されるべきでない。単語“有する”は、請求項に記載された要素又はステップ以外の要素又はステップの存在を除外しない。要素に先行する単語“１つの”は、複数のこのような要素の存在を除外しない。複数の手段を記載する装置請求項において、これらの手段のいくつかが同一のハードウェアアイテムにより実施されることができる。特定の方策が相互に異なる従属請求項に記載されているという単なる事実は、これらの方策の組み合わせが有利に使用されることができないことを示さない。
【００５８】
更に、請求項内の参照符号は、請求項の範囲を限定するように解釈されるべきでない。
【図面の簡単な説明】
【００５９】
【図１】ミラートランジスタに基づく電力検出回路を示す。
【図２】ミラートランジスタＴ２のコレクタ電圧ＶＭＴのハーモニックコンテント及び波形の検査の結果を示す。
【図３】ＡＣ結合検出に基づく電力検出回路を示す。
【図４】時間領域におけるＡＣ結合電圧ＶMT-ac及びＶbeオフセットを持つ検出された電圧ＶＭＴ_ｄｅｔを示す。
【図５】出力電力に対するＤＣオフセットキャンセレーションを持つ検出された電圧ＶＭＴ_ｄｅｔを示す。
【図６】本発明の第１の実施例による負のピークのＤＣ結合検出に基づく電力検出回路を示す。
【図７】時間領域におけるＶbeオフセットを持つ検出された電圧ＶＭＴ_ｄｅｔの形状及び電圧ＶＭＴの形状を示す。
【図８】出力電力に対するＤＣオフセットキャンセレーションを持つ検出された電圧を示す。
【図９】本発明の第２の実施例による電力検出回路を示す。
【図１０】時間領域における第２の実施例によるＶbeオフセットを持つ検出された電圧ＶＭＴ_ｄｅｔの形状及び電圧ＶＭＴの形状を示す。
【図１１】第２の実施例による出力電力に対するＤＣオフセットキャンセレーションを持つ検出された電圧を示す。
【図１２】第３の実施例による他の電力検出回路を示す。
【図１３】カレントミラーベースの電力検出を行う電力制御回路の概略的なブロック図を示す。
【図１４】カレントミラーベースの電力検出器を持つベースバンドを介する代替的な電力制御概念を示す。
【図１５】本発明の第４の実施例による電力制御ループを持つ電力増幅器の基本的な表現図を示す。
【図１６】本発明の第５の実施例による電力制御ループを持つ電力増幅器の基本的な表現図を示す。
【図１７】第６の実施例による検出回路の概略的なブロック図を示す。
【図１８】第７の実施例による検出回路の概略的なブロック図を示す。
【図１９】図１８の検出器をより詳細に示す。
【図２０】第８の実施例による検出器の回路図を示す。
【図２１】２つの平方根回路のカスケードとして実施される図１６の圧縮回路CCを示す。
【図２２】三乗根関数を形成する図１７の回路に対する代替的な実施例を示す。
【図２３】図１２の検出回路からの電流Idet及びIdet_dummyのＤＣキャンセレーション、続いて平方根信号圧縮回路を実行することを目的とするインターフェース回路を示す。
【図２４】出力電力に対する電流Isum、Ioffset及びΔIdetのシミュレーション結果を示す。
【図２５】出力電力に対する電流Isum及びΔIdetの結果を示す。
【図２６】図１７ないし２１の回路の閉ループ状態の差を示す。
【図１】
2006527957.tif 000006
【図２】
2006527957.tif 000007
【図３】
2006527957.tif 000008
【図４】
2006527957.tif 000009
【図５】
2006527957.tif 000010
【図６】
2006527957.tif 000011
【図７】
2006527957.tif 000012
【図８】
2006527957.tif 000013
【図９】
2006527957.tif 000014
【図１０】
2006527957.tif 000015
【図１１】
2006527957.tif 000016
【図１２】
2006527957.tif 000017
【図１３】
2006527957.tif 000018
【図１４】
2006527957.tif 000019
【図１５】
2006527957.tif 000020
【図１６】
2006527957.tif 000021
【図１７】
2006527957.tif 000022
【図１８】
2006527957.tif 000023
【図１９】
2006527957.tif 000024
【図２０】
2006527957.tif 000025
【図２１】
2006527957.tif 000026
【図２２】
2006527957.tif 000027
【図２３】
2006527957.tif 000028
【図２４】
2006527957.tif 000029
【図２５】
2006527957.tif 000030
【図２６】
2006527957.tif 000031
【国際調査報告】
2006527957.tif 000032
2006527957.tif 000033