(57)【要約】半導体製造プロセスを監視および制御するためのシステムおよび方法が開示される。ウェハに製造プロセスが実行されると、ウェハに形成される繰返し回路構造がスキャトロメトリに基づく技術に従って測定される。この測定値は、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータを選択的に調整して、製造プロセスを修正するために使用できるフィードフォワードおよび／またはフィードバック制御データの作成に使用され得る。さらに、この測定値は、例えば、費用対効果分析に基づいてウェハまたはその一部を廃棄すべきかどうかの決定に使用され得る。回路構造内で直接測定することにより、ウェハ内に試験用の格子構造を形成する必要がないため、貴重なチップ面積の無駄を低減できるほか、得られるチップ性能に実際に影響を及ぼす要素を制御できるようになる。
2006504266.tif 000002
【特許請求の範囲】
【請求項１】
半導体製造プロセスを監視および制御するシステム（１００）であって、
ウェハが製造プロセスを通過する際に、スキャトロメトリに基づく技術によって、前記ウェハの少なくとも一部に形成される繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）と相互作用する測定システム（１０６，４２２，６１０）と、
前記測定システム（１０６，４２２，６１０）が測定値を取得すると、１つ以上の製造コンポーネント（１０４）またはその製造コンポーネントに関連する動作パラメータを選択的に調整して前記製造プロセスを修正するように、前記測定システムおよび前記製造コンポーネントに動作可能に結合されている制御システム（１０２，６２０）とを備えたシステム。
【請求項２】
前記構造（１１０，２０４，３０２，４０６，６０４）は互いにほぼ平行に配置されている請求項１に記載のシステム。
【請求項３】
前記構造（１１０，２０４，３０２，４０６，６０４）は集積回路（ＩＣ）のメモリコア領域の１つ以上の部分に対応している請求項１に記載のシステム。
【請求項４】
前記測定システム（１０６，４２２，６１０）によって取得された前記測定値は、所定のデータおよび履歴試験データのうちの少なくとも一方と比較される請求項１に記載のシステム。
【請求項５】
前記測定システム（１０６，４２２，６１０）は限界寸法およびオーバーレイの少なくともいずれかを定期的に測定する請求項１に記載のシステム。
【請求項６】
前記測定システム（１０６，４２２，６１０）は、前記繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）の高さ（４０８）、幅（４１０）および傾斜（４１２）の少なくとも１つを定期的に測定して、前記構造（１１０，２０４，３０２，４０６，６０４）が前記ウェハ内に均一に形成されているかどうかの判定を容易にする請求項１に記載のシステム。
【請求項７】
前記繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）の１つ以上が均一に形成されているかどうか、限界寸法の１つ以上が許容誤差を外れているかどうか、およびオーバーレイ誤差が発生しているかどうかの少なくとも１つを判定するため、１つ以上の記憶されたシグニチャと比較される１つ以上のシグニチャを作成するために、光検知コンポーネント（４２４，６１８）の１つ以上からの出力が分析され得る請求項１に記載のシステム。
【請求項８】
半導体製造プロセスを監視および制御するための方法であって、
ウェハに製造プロセスが実行されると、前記ウェハの少なくとも一部に形成される１つ以上の繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）をスキャトロメトリに基づく技術によって測定するステップと、
前記測定に基づいて制御データを作成するステップと、
１つ以上の製造コンポーネントに対して、前記制御データをフィードフォワードおよびフィードバックの少なくともいずれかを行うステップと、
前記製造プロセスを修正するために、前記制御データに従って、前記製造コンポーネント（１０４）の１つ以上またはその製造コンポーネントに関連する１つ以上の動作パラメータを選択的に調整するステップと、を有する方法。
【請求項９】
前記製造コンポーネントは投影システム、位置合せシステム、ガス供給システム、酸化システム、温度システム、圧力システム、ＣＭＰシステムおよびエッチングシステムの少なくとも１つを備える請求項８に記載の方法。
【請求項１０】
前記繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）の１つ以上が均一に形成されているかどうか、限界寸法の１つ以上が許容誤差を外れているかどうか、およびオーバーレイ誤差が発生しているかどうかの少なくとも１つを判定するステップをさらに有する請求項８に記載の方法。
【請求項１１】
前記繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）は、互いにほぼ平行に配置され、かつ集積回路（ＩＣ）のメモリコア領域の１つ以上の部分に対応しているほぼ長尺状のマークを有する請求項８に記載の方法。
【請求項１２】
半導体製造プロセスを監視および制御するシステムであって、
製造プロセスが実行されているウェハの少なくとも一部に形成されている繰返し回路内構造（１１０，２０４，３０２，４０６，６０４）に光を照射する手段と、
前記構造（１１０，２０４，３０２，４０６，６０４）から反射される光を集光する手段と、
前記光が集光されると、前記製造プロセスを修正するために、１つ以上の製造コンポーネントまたはこの製造コンポーネントに関連する１つ以上の動作パラメータを調整する手段と、を備えたシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体製造プロセスの監視および／または制御に関し、より詳細には、製造プロセス中に形成される回路内構造を測定して、この測定に応じて製造プロセスを制御するシステムおよび方法に関する。
【背景技術】
【０００２】
半導体産業においては、デバイスの集積度の向上が常に追求されている。このような高集積度を達成するために、半導体デバイスの寸法の（例えばサブミクロンレベルでの）微細化に向けた努力が払われておりこれが続いている。このような高いデバイス実装密度を達成するためには、一般にダイと呼ばれる小さな矩形の部分に形成された集積回路（ＩＣ）において、フィーチャー（feature）および構造を微細化しなければならない。これには、相互接続配線の幅および間隔、コンタクトホールの間隔および径、各種構造のコーナーやエッジなどの表面形態（geometry）のほか、それ以外のフィーチャーの表面形態が含まれる。デバイスの微細化には、製造プロセスのより正確な制御が要求される。回路構造の寸法および回路構造間の寸法は限界寸法（ＣＤ：critical dimension）と呼ばれることがある。ＣＤを低減して、ＣＤをより正確に再現できれば、回路構造の微細化と実装密度の向上により、デバイスの高集積化を実現できる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通常、半導体またはＩＣの製造プロセスには１００を越える工程（露光、ベーキング、現像など）があり、これらの工程で、集積回路の何百もの複製が、１枚のウェハ、より詳細にはウェハの各ダイに形成され得る。これらの工程の多くでは、所定の場所で材料が既存の層に積層されるか、あるいは既存の層から除去されて、所望の回路構造または素子が形成される。通常、製造プロセスでは、数層のパターニングされた層が、最終的に完全な集積回路を形成する基板に作成される。この積層プロセスによって、半導体ウェハの表面に電気的活性領域が形成される。この電気的活性領域の層間の位置合せと分離とが、ウェハに構造を形成可能な精度に影響する。層の位置合せが許容誤差（acceptable tolerance）内に入らなければ、オーバーレイ誤差が発生して電気的活性領域の性能が低下し、チップの信頼性に悪影響を及ぼすおそれがある。
【課題を解決するための手段】
【０００４】
以下に、本発明の一部の態様の基本を理解できるように、本発明の概要を開示する。この概要は、本発明を広く概観するものではない。また、本発明の主要または重要な要素を特定したり、本発明の範囲を詳細に記載することを意図するものでもない。その目的は、後述する詳細な説明に先立ち、単に本発明の一部概念を簡潔に示すことにある。
【０００５】
本発明の一以上の態様によれば、スキャトロメトリに基づく技術を使用したシステムによって、半導体製造プロセス中にウェハに形成される繰返し回路内構造が測定され得る。この測定は、所望の結果（例えば限界寸法の許容誤差の達成および／またはオーバーレイの低減）を達成するために、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータを選択的に調整して、製造プロセスを修正するために使用できるフィードフォワードおよび／またはフィードバック制御データの作成に使用され得る。さらに、この測定値は、例えば、費用対効果分析に基づいてウェハまたはその一部を廃棄すべきかどうかの決定に使用され得る。回路内構造を直接測定することにより、ウェハ内に試験用の格子構造を形成する必要がないため、貴重なチップ面積の無駄を低減できる。
【０００６】
より詳細には、本発明の一態様によれば、半導体製造プロセスに関連して、繰返しパターンに関連する均一性が利用される。製造プロセスの特定の特徴がマルチレベルの検査および欠陥の検出に役立つという先験的な知識が利用される。本発明のこのような態様は、デバイスを個別に詳細に検査する代わりに、予想される繰返しパターンについて異常を探し出す高レベルの検査を実施するものである。異常が検出された場合、その異常の場所で綿密なレベルの検査が実施され得る。したがって、ウェハのこのような部分についてより迅速に検査を実施することができる。
【０００７】
上記の目的およびこれに関連する目的を達成するために、本発明の特定の例示的な態様を、以下の記載および添付の図面に関してここに記載する。しかし、これらの態様は、本発明の原則の１つ以上を使用することができるさまざまな方法の幾つかに過ぎず、本発明のこのような態様およびその均等物の全てが含まれることが意図される。本発明の他の目的、効果および新しい特徴は、図面を参照して考察すれば、以下の発明の詳細な説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【０００８】
図面を参照して本発明を記載する。図面全体にわたり、同じ参照符号は同じ要素を参照している。本発明をよく理解できるように、以下の説明では、説明を目的として具体的を数多く記載する。しかし、これらの特定の詳細に従わなくとも本発明の一以上の態様を実施できることは当業者には自明であろう。また、本発明の一以上の態様を説明しやすくするために、公知の構造および装置をブロック図形式で示す。
【０００９】
本明細書に用いられる「コンポーネント」とは、コンピュータに関連する要素を指し、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、実行中のソフトウェアのいずれかである。例えば、コンポーネントは、プロセッサで実行中のプロセス、プロセッサ、オブジェクト、実行可能形式、実行のスレッド、プログラムおよびコンピュータであってもよい。例を挙げると、サーバ上で実行中のアプリケーションおよびそのサーバはコンポーネントであり得る。別の例として、ステッパとそのステッパを制御しているプロセスとはコンポーネントであり得る。
【００１０】
本発明の各種態様は、エラーコストの無条件の最適化および／または最小化を容易にすることに関連した技術を使用し得ることが理解されよう。このため、非線形トレーニングシステム／方法論（例えば、バックプロパゲーション、ベイジアン、ファジィ集合、非線形回帰や、エキスパート、小脳モデル演算コンピュータ［cerebella model arithmetic computer：ＣＭＡＣＳ］、ラジアル基底関数、有向検索ネットワーク、ファンクションリンクネットワークなどのその他のニューラルネットワーク手法の組み合わせ）が用いられ得る。
【００１１】
図１は、本発明の一以上の態様による、集積回路（ＩＣ）製造プロセスを監視および制御するためのシステム１００を示す。システム１００は、制御システム１０２、プロセスの製造コンポーネント１０４、測定システム１０６および製造プロセスで処理されるウェハ１０８を備える。多くの半導体製造手法で一般的なように、製造プロセス中に、１つ以上の繰返し回路内構造１１０がウェハ１０８に形成される。制御システム１０２は、測定システムが測定値を取得すると製造プロセスを調整するように、製造コンポーネント１０４および測定システム１０６に動作可能に結合されている。より詳細には、制御システム１０２は、測定システム１０６が取得した情報から作成したフィードフォワードおよび／またはフィードバック制御データによって、製造コンポーネント１０４の１つ以上および／またはその製造コンポーネントに関連する１つ以上の動作パラメータを選択的に制御する。本発明は、特定の品質保証および監視の方法論に関連して、従来の格子構造の代わりに繰返しデバイス構造を使用し得る。
【００１２】
測定システム１０６は、例えば、製造プロセス中にウェハ内に形成される繰返し回路内構造の１つ以上の外観（限界寸法および／またはオーバーレイなど）を測定するためのスキャトロメトリシステム（図示せず）を備え得る。回路構造自体を測定するため、ウェハに形成しなければならない試験用格子の数が少なくて済み、場合によっては試験用格子を形成しなくても済み、貴重なチップ面積の無駄を低減できる。本発明の測定からは、デバイス性能に実際に影響する構造に関する情報を得ることができるが、試験用格子からは、通常は製造プロセスに関する一般的な情報しか得られない。試験用格子を使用しないため、ウェハに試験用格子を（例えば、一般にはウェハ内のスクライブライン内に）形成するのに必要な時間や装置の使用を節約できる。このため、本発明の測定を使用して、製造プロセスの監視および制御ができるほか、製造プロセスに必要なチップ面積、時間および装置の使用を低減することができる。
【００１３】
各種製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータのうちのいずれが、測定システム１０６が取得した測定値に基づいて、制御システム１０２によって選択的に修正されてもよいことが理解されよう。この例には、プロセスに関連する温度、プロセスに関連する圧力、プロセス内のガスおよび化学物質の濃度、プロセス内のガス、化学物質および／または他の成分の組成、プロセス内のガス、化学物質および／または他の成分の流量、プロセスに関連するタイミングパラメータおよびプロセスに関連する励起電圧などがあるが、これらに限定されない。別の例では、所望の結果を得るために、密に配置された小さな特徴を有する集積回路（ＩＣ）の現像に使用される高解像度フォトリソグラフィコンポーネントに関連するパラメータを制御することができる。一般に、リソグラフィとは、パターンを各種媒体間で転写するプロセスを指し、半導体製造においては、シリコンの薄片であるウェハに、放射に感受性を有する膜（フォトレジスト）を均一に塗布する。フォトレジストを塗布した基板をベークして、フォトレジスト組成物中の溶媒を気化させると共に、フォトレジストのコーティングを基板に固定させる。特定のパターンを形成するためのマスターテンプレートを介在させて、露光源（光、Ｘ線または電子ビームなど）によって膜の表面の特定の部分を照射する。リソグラフィ用のコーティングは、通常は、対象パターンの投影像の受像に適した放射増感性コーティングである。介在させたマスターテンプレートの像がフォトレジストに投影されると、この像がフォトレジストに永久的な像として形成される。
【００１４】
フォトリソグラフィ時にフォトレジスト層に投射された光によって、層の特性（例えば可溶性）が変化し、これによって、層の異なる部分（フォトレジストの種類によって異なるが、照射部分または非照射部分など）を後続の処理工程で処理できるようなる。例えば、ネガ型フォトレジストの場合、露光源によって照射された部分は不溶となり、後の現像段階でフォトレジストを溶媒で処理すると、フォトレジストの非照射部分のみが除去される。このため、ネガ型フォトレジスト層に形成されるパターンは、テンプレートの不透明領域によって画定されるパターンの陰画となる。これに対し、ポジ型フォトレジストの場合、フォトレジストの照射部分は可溶となり、現像時に溶媒で処理すると除去される。このように、ポジ型フォトレジスト層に形成されるパターンは、テンプレートの不透明領域の像の陽画となる。このため、フォトレジストが照射に曝される程度（時間や強度など）を制御することで、パターン転写の忠実度および得られる回路内構造に作用することができる。例えば、露光過剰にすると特徴の深さを所期値よりも深くできるのに対し、露光不足にすると特徴の深さを所期値よりも浅くできる。本発明は、一部には繰返し構造の形成を監視することによって、所望の結果の達成に集中させるべく、半導体製造プロセスのさまざまな様相（aspect）の調整を容易にし得る。
【００１５】
また、限界寸法およびパターン転写に作用するために、ウェハへの像転写に使用する照明の種類を制御することができる。例えば、特徴の微細化に伴い、用いられている光放射の波長による限界に近づきつつある。そのため、パターン転写を制御するために、放射の種類、そのため放射の波長を調整してもよい。例えば、より微細な特徴を正確に形成するために、より適した波長の放射（５〜２００ナノメートルの波長の極紫外線［ＥＵＶ］放射および遠紫外線［ＤＵＶ］放射など）を、リソグラフィによる像形成に使用することができる。しかし、このような放射は、フォトレジスト材料への吸収率が非常に高いことがある。したがって、放射がフォトレジストの深部まで侵入しないおそれがある。放射が深くまで侵入しない場合に、フォトレジストをパターニングするには、放射がフォトレジストのあらゆる深さに侵入できるようにフォトレジストを非常に薄く使用する必要がある。このため、フォトリソグラフィ処理によって形成される回路の性能は、フォトレジスト層の膜厚の影響も受ける。また、フォトレジスト層は、化学的機械研磨（ＣＭＰ）によって薄くなることもある。一般に、ＣＭＰは平坦化技術を利用しており、研磨性または非研磨性の液体スラリーの存在下で、表面を研磨パッドで処理する。使用されるスラリーは、表面／表面下の範囲でフォトレジストと反応する。この反応の程度は、好ましくは、フォトレジストの急速な溶解または相当の溶解（化学的エッチングなど）を生じさせる程には大きくなく、単に機械的応力を加えること（例えばＣＭＰ研磨パッドを使用するなど）によって表面層を容易に除去できる程度にフォトレジストの化学結合をわずかに変える程度である。このように、半導体製造処理を制御するために、研磨パッドとウェハの間に加える圧力の大きさのほか、ＣＭＰ中に使用するスラリーの流量および研磨度を調整することができる。
【００１６】
使用するレジスト系によっては、半導体製造で露光後ベークを行って、フォトレジストの化学反応を促進することによって像転写に作用してもよい。フォトレジストの硬化の均一性を（例えば、像を増幅させる定在波効果および／または熱触媒反応を低減することによって）調整するために、ウェハの一部を特定の温度に曝す温度および／または時間を制御することができる。温度が高いと、ベークが急速に進んで硬化が早く起こるのに対し、温度が低いと、ベークがゆっくりと進み、このため硬化が遅くなる。これが、線幅の均一性が変わるなどにより、構造の均一性に影響することがある。したがって、露光後ベーク中の時間および温度のパラメータを制御してもよい。
【００１７】
同じように、所望の結果を得るためにエッチング段階の動作パラメータを制御することができる。照射の後、エッチング段階でパターンの像がフォトレジストのコーティングからウェハに転写され、このとき、励起電圧等によってエッチャントやその他の成分がウェハの表面に施される。エッチャントにより、ウェハの、現像プロセス中に露出された部分が除去すなわちエッチングされる。可溶性が低いフォトレジスト領域の下のウェハ部分は、エッチャントから保護される。可溶性が低いフォトレジスト部分は、現像プロセス中に現像剤によって処理されず、エッチングプロセス中にエッチャントによって処理されない部分となる。この不溶性のフォトレジスト部分は、後の処理段階で除去され、ウェハとウェハに形成されたパターンが完全に露出する。このため、ウェハの特定の部分がエッチングされる精度を変えることで所望の結果を得るために、エッチングに使用する材料の濃度を制御することができる。
【００１８】
また、限界寸法、層間の位置合せおよびオーバーレイに作用するために、ウェハに像を転写するのに使用するテンプレートの種類に関するパラメータを制御することもできる。例えば、テンプレートがレチクルの場合、１回の露光につき１個（または数個の）のダイにしかパターンが転写されないが、テンプレートがマスクの場合には、ウェハ上のすべての（または大半の）ダイが一度に露光される。レチクルを介した複数回の露光は、ステップアンドスキャン方式で実施されることが多く、この場合、各露光の後に、ウェハを搭載したステージが、移動またはステッピングされて、レチクルを介して露光する次のダイに位置合せされる。この工程は、ウェハ上のダイの数と同じ回数実施しなければならないことがある。このため、所望の結果を達成しやすくするために、ステッパの移動を制御することができる。多くの場合、レチクルに形成されたパターンは、ウェハに転写されるパターンの拡大像となっている。これにより、レチクルに精密なフィーチャーを設計することが可能となる。しかし、ウェハに像を露光する際に、レチクルを通過した光のエネルギーによってレチクルが熱せられることがある。これにより、レチクルが熱膨張および／または熱収縮して、レチクルに機械的歪みが生じることがある。この歪みは、ウェハに像を転写する際に、製造された回路が意図通りに動作しなくなる程度に、複雑な回路構造の形態を（例えば、線幅を狭くして）変えたり、層間の位置合せに干渉したり、この両方を引き起こす。さらに、パターンは、通常はウェハに転写するパターンの拡大像であるため、一般に、リソグラフィプロセス中にパターンを（縮小レンズ系を使用するなどにより）縮小する必要がある。線幅が狭くなっているなど、既に歪みが発生している特徴を縮小すると、繰返し構造が悪影響を受ける可能性がある。このため、この種のテンプレートは、より複雑なパターン設計を転写するのに有効であるが、位置合せおよび像形成の高い精度を必要とする。このため、パターン転写に悪影響を及ぼす可能性のある熱による機械的歪みを軽減させるために、温度制御を使用することができる。
【００１９】
さらに、所望の製造処理を容易に実行できるように、膜成長すなわち成膜コンポーネント（例えば金属、酸化物、窒化物、ポリ、酸窒化物または絶縁物の形成）に関するパラメータを制御してもよい。このような膜は、単結晶シリコンおよびポリシリコンの熱酸化および窒化、成膜させた金属および基板の直接反応によるシリサイド形成、化学気相成長法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、急速熱処理ＣＶＤ（ＲＴＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）および、パルスレーザ堆積法（ＰＬＤ）によって形成することができる。このため、得られる回路内構造に関わる膜形成を制御するために、半導体製造プロセス中に供給する材料の流量、温度、圧力、濃度および化学種を調整することができる。
【００２０】
上記の内容からわかるように、デバイス形成に関連する各種パラメータのフィードバック制御および適応（adaptive）調整に関連して、繰返し構造（その形成や、形成された構造など）を監視することで、半導体製造プロセス全体を改善できる。
【００２１】
さらに、前述のように、本発明に関連した検査／監視によって、検査機器とその検査機器に関連する処理時間の有効活用が容易となる。本発明は、別個の各デバイスを個別に検査するのではなく、回路内構造の形成不良（supression）が発生していると予想されるウェハまたはデバイスの特定の領域のハイパス（high-pass）検査を可能にすることによって、このような従来型の精密な（granular）検査を軽減できるようにする。予想される繰返しパターンからの逸脱を見つけ出すために、このようなハイパス検査を実行することができ、これは、時間がかかると同時に、コンピュータ資源の利用の観点からコスト高となり得るデバイス毎の逸脱を調べるのとは対照的である。予想される繰返しパターンからの逸脱が検出されたら、本発明によって、異常の点の軌跡でより精密な検査が実施され得る。
【００２２】
次に、図２に、基板２００（ウェハなど）の上面図と、ウェハに半導体製造プロセスが実施されると、ウェハ２００の部分２０６（ダイなど）に形成される回路内繰返し構造２０２の拡大図とを示す。繰返し構造２０４は、例えば、ＩＣのメモリコア領域の構造に対応し得る。構造２０４は、互いにほぼ平行に配置されたほぼ長尺状のマークを有しており、製造プロセスが意図どおりに進捗しているかどうかを判定するために、プロセス全体にわたり定期的に測定され得る。例えば、各回路内繰返し構造の個々の特徴の高さなどの限界寸法が測定されて、構造が均一に形成されているかどうかが判定され得る。この構造は、基板内の凸部または基板をエッチングして設けた凹部として実施され、製造プロセスに関する一般的な情報を取得するために測定され得る平行な固定の試験用の格子構造と類似している。しかし、基板内の回路の近くにこのような試験用の格子構造を形成するには、貴重なチップ面積を犠牲にしなければならない。このため、格子構造はウェハのスクライブライン２０８内に形成されることが多く、このスクライブライン２０８は、回路が形成されないウェハの未使用の領域であり、チップ同士の間に存在し、製造プロセスの完了後にウェハからチップ２１０を分離できるようにするものである。しかし、格子をどこに形成するにせよ、格子はウェハに作製する回路の一部ではないため、デバイス性能に直接影響を及ぼす要素に関する情報を明らかにすることはない。これに対し、本発明の態様のように、回路内構造を直接測定すれば、デバイス性能に直接影響を及ぼす要素に関連性の高い情報を得ることができる。したがって、この測定を用いて、所望の性能能力および信頼性を有するデバイスを正確かつ一貫して製造するには、製造プロセスをどう調整すべきかを決定することができる。また、本発明の一以上の態様に従って、製造プロセスを監視および制御するために、より複雑な（例えば非直線状の）繰返し回路内構造を測定してもよいことが理解されよう。
【００２３】
図３は、本発明の一以上の態様による、半導体製造プロセスを監視および制御する際に、測定され得る別の繰返し回路内構造３０２の例が形成されたウェハ３００を示す。例えば、構造３０２は、ウェハ３００が製造プロセスに入る（matriculates）際にウェハダイに形成されるＳＲＡＭメモリセルのコンポーネントを有し得る。構造３０２を拡大して示すために、ウェハ３００を切断した状態で示す。例えば、図示したウェハ３００の領域は、ウェハ上の、１つ以上のＳＲＡＭメモリセルが形成され得るダイの一部に対応し得る。ウェハ上のダイは、製造プロセスの進捗に伴い形成される１つ以上の繰返し回路内構造を有する集積回路（ＩＣ）を何個有していてもよいことが理解されよう。製造プロセスが所望のように進捗しているかどうか（例えば、繰返し構造が均一に形成されているかどうか）を判定するために、これらの繰返し構造の外観（限界寸法および／またはオーバーレイなど）が定期的に測定され得る。この測定値は、製造プロセスを修正して、好ましくない結果を軽減するための、フィードフォワードおよび／またはフィードバック制御データの作成に使用され得る。
【００２４】
図４は、本発明の一以上の態様による、半導体製造プロセスを受けるウェハ４０２を（例えばスキャトロメトリによって）監視するために使用するシステム４００の一部を示す。簡潔を期すために、図４には、ウェハ４０２の一部（例えば１個のダイ）のみが図示されていることが理解されよう。ウェハ４０２の側面断面図には、回路内繰返し構造４０６が形成されたウェハ上の層４０４が示されている。ウェハに１つ以上の集積回路（またはその一部）を作成するためウェハに対する製造プロセスが進捗するに伴い、繰返し構造４０６がウェハ４０２に形成される。例えば、繰返し構造４０６は、ウェハの一部（ダイなど）内に形成されたＳＲＡＭセルまたはメモリコア領域の一部を構成する。
【００２５】
本発明の一以上の態様によれば、ＩＣ製造プロセスのさまざまな時点で、スキャトロメトリに基づく技術を使用して構造４０６の１つ以上の寸法を測定し、製造プロセスの異なるコンポーネントが、個々の構造の寸法に対し、過去に及ぼしたか現在及ぼしている影響が存在すれば、この影響を決定することができる。例えば、さまざまな構造の高さ４０８、幅４１０および／または傾斜４１２を測定して、各種シグニチャが作成され得、このシグニチャは、あるパラメータ内で動作している１つ以上の処理コンポーネントが製造プロセスに及ぼしている影響を表し得る。この測定値／シグニチャが解析されて、同じダイまたは別のダイに現在用いられるか将来用いられる処理コンポーネントの動作パラメータを調整して、好ましくない結果を軽減するために使用されるフィードバック／フィードフォワード情報が作成され得る。例えば、構造が均一に形成されているかどうかを判定するために、個々の構造の高さが定期的に測定され得る。均一に形成されていない場合、測定値から作成されたフィードバック／フィードフォワード制御データに基づいて、１つ以上の製造コンポーネントおよびその製造コンポーネントに関連する動作パラメータが修正され得る。例えば、構造の高さの不均一を軽減するために、化学的機械研磨（ＣＭＰ）プロセス中にウェハに選択的に供給されるスラリーの量、研磨度、場所、および／または研磨パッドとウェハの間に加えられる圧力の大きさが調整され得る。
【００２６】
システム４００において、光源４１４は、１つ以上の発光体４１６に光を供給し、発光体４１６は、製造プロセスの進捗に伴いウェハ４０２に形成される繰返し回路内構造４０６に光４１８を照射する。光源４１４は好ましくは周波数安定レーザであるが、本発明の実行に適した任意のレーザまたは他の光源（レーザダイオードやヘリウムネオン［ＨｅＮｅ］ガスレーザなど）を使用してもよいことが理解されよう。光４１８は、構造４０８から反射されて反射光４２０となる。入射光４１８は参照ビームと呼ぶことができ、このため、参照ビーム４１８の位相、強度および／または偏光が、後から反射ビーム４２０と比較（例えば、シグニチャの比較によって）し易いように測定システム４２２に記録され得る。製造プロセスの進捗に伴い、構造４０６の寸法が変化すると、構造４０６から反射された光４２０の角度が変化する。同様に、寸法の変化に従って、鏡面反射光４２０の強度、位相および偏光の特性が変化し得る。１つ以上の光検知コンポーネント４２４が反射光４２０を集光し、集光した光および／または光に関連するデータを測定システム４２２に送る。反射光４２０を集光するために、本発明の態様の実施に適した任意の光検知コンポーネント４２４（光検出器、フォトダイオードなど）が１つ以上使用され得る。測定システム１４２２は、検知コンポーネントからの情報をプロセッサ４２６に転送し、プロセッサ４２６は、測定システム１４２２に統合されていても統合されていなくてもよい。プロセッサまたは中央演算処理装置（ＣＰＵ）は、ここに記載する各種機能を制御および実行するようにプログラムされている。プロセッサ４２６は、複数台の任意のプロセッサであってもよく、ここに記載する各種機能を実行するようにプロセッサをプログラムする方法については、当業者であればここに記載した説明から容易にわかるであろう。例えば、反射光４２０が分析されて１つ以上のシグニチャが作成されて、記憶した１つ以上のシグニチャと比較される。これにより、例えば所望の限界寸法が得られているかどうか、および／または構造が均一に形成されているかどうかが判定される。このため、例えば、製造プロセスを修正して所望の結果を得るため、１つ以上のＩＣ製造コンポーネント（位置合せ、露光後ベーク、現像、フォトリソグラフィ、エッチング、研磨、成膜など）の１つ以上の動作パラメータを選択的に制御および調整するためのフィードフォワードおよび／またはフィードバック情報を作成すべきかどうかが判定される。任意の数の回路および／または回路コンポーネントを作製するために、製造プロセス中に、ウェハ４０２および／またはウェハのダイに多数の構造を形成してもよいということが理解されよう。したがって、システム４００は、（例えば、処理および構造の形成の均一性および一貫性を決定しやすくするために）ウェハ内に形成される繰返し回路内構造を見つけ出し、その測定を行うように構成され（例えばプロセッサによって）作動され得る。
【００２７】
図５に、本発明の一以上の態様による半導体製造プロセスを監視および制御するシステム５００を示す。システム５００は、スキャトロメトリに基づく技術を使用して、製造プロセス中にウェハ５０２の少なくとも一部（ダイなど）内に形成される繰返し回路内構造（図示せず）を測定する。このシステムは、意思決定を容易にするか、現在の測定値を使用するか、この両方を行って製造プロセスをリアルタイムで制御するために、履歴データ／試験データ（例えば、データストア５０４内に記憶され得るなど）を実装している。本発明の各種態様は、製造プロセスを効果的に修正して所望の結果を得るため、エラーコストの無条件の最適化および／または最小化を容易にすることに関連した技術を使用し得ることが理解されよう。この技術の例には、例えば、バックプロパゲーション、ベイジアン、ファジィ集合、非線形回帰や、エキスパートシステム、小脳モデル演算コンピュータ（ＣＭＡＣＳ）、ラジアル基底関数、有向検索ネットワーク、ファンクションリンクネットワークなどのその他のニューラルネットワーク手法の組み合わせなどの非線形トレーニングシステム／方法論などがあるが、これらに限定されない。
【００２８】
１つ以上の光源５０６は、ウェハ５０２に光５０８を照射する。本発明の態様を実行するために、レーザまたは他の適した任意の光源を使用してもよいことが理解されよう。例えば、光は、周波数安定化レーザ、レーザダイオードまたはヘリウムネオン（ＨｅＮｅ）気体レーザから発せられ得る。ウェハに形成される構造をスポット検査すると共に、歩留まりを容易に決定できる（例えばウェハ５０２の個々の位置について欠陥の有無を判定するなど）ように、製造プロセス全体にわたって、光５０８を同時にウェハのほぼ全面に照射しても、ウェハの特定の部分に照射しても、この両方を行ってもよいことは理解されよう。
【００２９】
製造プロセスの進捗に伴いウェハ５０２内に形成される回路内構造によって光５０８が反射されて、反射光５１０となる。構造の寸法の変化に伴い、反射光５１０の角度、位相、強度および／または偏光が変化する。反射光５１０は、１つ以上の光検知器５１２によって集光される。光検知器５１２は、１つ以上の光検出装置を有し、スキャトロメトリ技術に従って光を集光する。本発明の態様を実施するために、任意の数の光検知器を使用してもよい。適した検知器には、例えばフォトダイオードおよび光検出器がある。
【００３０】
反射光５１０はプロセッサ５１４と連通しており、プロセッサ５１４は光検知器５１２に動作可能に結合されている。プロセッサ５１４は、スキャトロメトリに基づく技術を使用して、反射光５１０を分析、解釈、および／またはデータ変換する。このデータは、例えば、その後の処理が容易となるように、シグニチャデータ、数値データおよび／またはグラフィックデータなどである。シグニチャは、例えば、反射光５１０に関連する位相情報および／または強度情報を組み合わせることによって作成することができる。プロセッサ５１４は、複数台の任意のプロセッサであってもよく、ここに記載する各種機能を実行するようにプロセッサをプログラムする方法については、当業者であればここに記載した説明から容易にわかるであろう。
【００３１】
システム５００によって分析される繰返し回路内構造の種類によっては、製造プロセスを修正する際に、ライブラリ／データベース情報を使用してもよい。例えば、図３の構造は非常に複雑なパターンを含んでいるため、この構造はデータベース情報を用いた監視により適し得る。これに対し、図２の繰返し回路内構造は実質的に平行な線状のマーキングを有するため、記憶したデータを使用せずに監視が可能となり得る。例えば、図２の線状構造の違いは容易に識別できるが、図３のより複雑な構造では、所期の寸法からの逸脱を見つけ出すために記憶したデータと比較する必要があり得る。
【００３２】
例えば、プロセッサ５１４は、測定で得た１つ以上の値と記憶した１つ以上の値とを（例えば、パターンマッチング、補間法などによって）比較するようにプログラムされ得る。記憶した値はデータストア５０４内に保持されており、例えば不均一性の合格レベルと不合格レベル、限界寸法の許容差、オーバーレイの許容差などを含み得る。さらに別の例として、プロセッサ５１４は、繰返し回路内構造の高さがあるしきい値レベルを上回るか、その構造の高さの変動が所定の割合を上回り、構造の寸法が最適な回路レイアウトに一致しなくなるかどうかを判定し得る。
【００３３】
測定で求めた構造の不均一性のレベルが所定の許容範囲内に入っている場合は、プロセッサ５１４は、ウェハ５０２に対して追加処理や別の処理５１６を行うように指示する。しかし、例えば不均一性のレベルが、所定の範囲を越えている場合、繰返し回路内構造内の不均一性が大きすぎ、ウェハ５０２またはその一部を修復できないため、プロセッサ５１４はウェハ５０２（またはその一部）を廃棄５１８するように指示し得る。ウェハを廃棄５１８するという判定は、例えば、プログラムされている費用便益分析、ベイジアンシステムニューラルネットワーク、ルールベースエキスパートシステムなどに基づいて行われ得る。例えば、不均一性を修復するか低減させるのに要するコストが修復することによって得る利益を上回る場合、ウェハ５０２またはその一部をただ廃棄するほうが時間とコストの両面で有益であると判定され得る。
【００３４】
上記に加えて、あるいは上記に代えて、プロセッサ５１４は、ウェハ５０２またはその一部を修復対象として選択的にマーキングして、この修復のためにその製造コンポーネントに行うべき調整の種類を決定し得る。例えば、プロセッサ５１４は、不均一な構造の発生や、例えば限界寸法の許容誤差からの逸脱および／またはオーバーレイの発生など、その他の望ましくない処理を軽減するために、適切な製造コンポーネント（図示せず）にこのような調整を送信する。
【００３５】
プロセッサ５１４は、例えば、非線形トレーニングシステムを使用して、検知器５１２から受け取った情報に応じて、行うべき適切な調整を決定するようにプログラムされ得る。これは、所望の結果を達成しやすくするフィードバック／フィードフォワード制御データと呼ぶことができる。例えば、構造が均一ではない（例えば高さがばらついているなど）場合、プロセッサ５１４はウェハの廃棄を低減するために、ウェハの一部分を、化学的機械研磨を一定時間だけ実施する対象として指定またはマークし得る。また、プロセッサ５１４は、エッチングプロセスを調整して、一部の構造をエッチバックするために使用できる制御データを作成し得る。形成している構造の垂直方向の厚さ（例えば高さ）が所期値よりも低い場合、プロセッサ５１４は、成膜プロセスを（例えば、処理チャンバに供給されるガスの流量、濃度および／または混合を選択的に調整することによって）制御して、構造を形成する材料の堆積量を増やし得る。
【００３６】
また、プロセッサ５１４は、回路内構造の繰り返しがとぎれているか、構造の大きな変動（例えば不均一など）が検出されたか、この両方が発生している場合、繰返し構造の急激な変化が、製造されるデバイスの性能に影響を及ぼすことや、製造プロセスの異常を示すことがあるため、システムに対して、ウェハ５０２の一部に集中させるか、ウェハ５０２の一部から追加の測定値を取得させるようプログラムされ得ることが理解されよう。
【００３７】
さらに、システム５００は、例えばトレーニング段階でデータストア５０４にデータを取り込むためにも使用され得る。トレーニングモードでは、システム５００は実質的に一意なスキャトロメトリシグニチャを作成し得、これがデータストア５０４に記憶される。データストア５０４には、例えば、システムに一連のウェハを与えることによりデータが取り込まれ得る。このように、データストア５０４は、１つ以上の測定値と比較することができるシグニチャが多く格納されている信号（シグニチャ）ライブラリとして機能し得る。上記に代わり、あるいは手動で取得した値に加えて、シミュレーション、モデリングおよび／または人工知能技術を使用して、測定値と比較することができるシグニチャをデータストアに取り込んでもよい。また、データストア５０４内のエントリは、例えばそのエントリが取得されたときの個々の動作パラメータ（照明の強度、温度、圧力、供給ガスの量／流量、タイミングパラメータなど）と共に記憶されるか、これらと相関付けられてもよいことは理解されよう。このように、測定値と記憶したデータとを比較して行う判定では、温度、圧力などの１つ以上の動作条件の現在値と、この条件が製造プロセスに及ぼす影響とが考慮され得る。さらに、データストア５０４はデータ構造にデータを記憶し得、この例には、１つ以上のリスト、配列、テーブル、データベース、スタック、ヒープ、リンクリストおよびデータキューブがあるが、これらに限定されないことも理解されよう。
【００３８】
データストアを有するコンポーネントの多くは、例えば、１つの物理デバイスまたは論理デバイス（コンピュータ、プロセスなど）に存在しても、２つ以上の物理デバイスまたは論理デバイス（ディスクドライブ、テープドライブ、メモリユニットなど）に分散されていても、この両方が行われていてもよいことが理解されよう。このため、システム５００は、製造ウェハとそのウェハに形成された回路のインサイチュ（in situ、その場での）測定を提供するために使用することができ、このため、例えばウェハの非生産領域（スクライブラインなど）に形成された格子を使用する製造プロセスの間接測定のみに対応している従来のシステムに比べ有利である。このため、システム５００によって、構造の形成および性能の面でより一貫性の高い高品質な半導体を得ることができるようになる。
【００３９】
図６は、本発明の一以上の態様による、半導体製造プロセスを監視および制御するシステム６００を示す。製造プロセスが実施され、繰返し回路内構造６０４が形成されているウェハ６０２またはその一部（ダイなど）が図示されている。ウェハ３００が製造プロセスを受け、プロセスの各種コンポーネントがウェハに作用すると、ウェハに構造が形成される。ウェハは、プロセスチャンバ６０６内に収容されており、ステージまたはチャック６０８（例えば真空を使用したものなど）に支持されている。
【００４０】
システム６００は、スキャトロメトリに基づく技術に従って製造プロセスの進捗を監視する測定システム６１０を有する。測定システム６１０は、構造６０４の各部に光６１４を投射する１つ以上の投光源６１２を有する。本発明の態様を実施するために適切した任意の光源（例えば、周波数安定化レーザ、レーザダイオードまたはヘリウムネオン［ＨｅＮｅ］ガスレーザ）を使用してもよいことが理解されよう。構造の属性（幅、高さ、傾斜など）によって、光がさまざまに反射され、この反射は定量化可能である。反射光６１６は、１つ以上の光検知コンポーネント６１８によって集光される。本発明の態様を実行するために、任意の適した光検知コンポーネント（光検出器、フォトダイオードなど）を使用してもよいことが同様に理解されよう。測定システムによって取得される測定値は、製造プロセスの制御に使用され得る。例えば、反射光に関する情報およびデータが制御システム６２０に渡され、制御システム６２０によって処理されてシグニチャが作成される。このシグニチャは、ここに記載するように、所望の結果を得るために、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータのフィードバックおよび／またはフィードフォワード制御信号の使用を容易にする（facilitate）ために使用され得る。
【００４１】
レチクル（図示せず）を通過した照明６２４に基板を露光することによってフォトリソグラフィ処理を行うために、投影システム６２２が備えられている。チャンバ６０６内の所望の位置にウェハ６０２を選択的に位置合せ配置するために、位置決めシステム６２６も備えられており、支持部６０８に動作可能に接続されている。
【００４２】
特にウェハに形成する膜の所望の厚さ／薄さ、ウェハのサイズおよびチャンバの容積に基づいて、基板６０２に膜を形成するために、気体状の化学物質を、その供給量を変えてチャンバに導入するために、チャンバ６０６にガス供給システム６２８が動作可能に結合されている。一例を挙げると、ガス供給システム６２８は、基板に形成する１種類以上の化学物質の気体状の媒体（蒸気）の供給源を備えている。ガスが配管６３０を介してチャンバに供給され、配管６３０の先端にはノズル６３２が設けられている。簡潔を期すために、図６にはノズル６３２が１本しか記載されていないが、複数本のノズルを使用するか、別のガス供給機構を使用して、さまざまな混合および濃度のガスをチャンバ６０６に供給してもよいことが理解されよう。
【００４３】
処理チャンバ６０６内で酸化を行うために酸化システム６３４も提供されている。例えば、酸化システム６３４は、基板６０２に対し拡散および／または酸化を行うように動作可能な横型炉および／または縦型炉などの拡散型のシステムであり得る。酸化システム６３４は、自身で温度制御部を備えていても、このような制御部が、チャンバ６０６内の温度パラメータを調整するために有効な独立した温度システム６３６として実装されてもよい。
【００４４】
チャンバ内の圧力を選択的に調整するため、圧力システム６３８が同様に備えられている。例えば、圧力システム６３８は、チャンバ６０６内の圧力調整を支援するために、開閉の程度を可変調整できるバルブ６２４を有する排気用配管６４０を１本以上有し得る。
【００４５】
基板６０２の化学的研磨および／または機械的研摩を行うためにＣＭＰシステム６４４が備えられている。スラリー供給装置６４６を介して、研磨性のさまざまに異なるスラリーが、ウェハに選択的に供給され得る。例えば、１つ以上の研磨パッド（図示せず）をウェハの表面に選択的に接触させて、スラリーと共にウェハに対して回転させ、これによって、ウェハとウェハに形成された構造の表面を研磨して、不均一を軽減することができる。エッチャント供給装置６５０によってさまざまな量および濃度のエッチャントをウェハ６０２に供給して、エッチングを実施するため、エッチングシステム６４８も同様に備えられている。
【００４６】
ロードシステム６５２も図示されており、処理チャンバとの間で基板（ウェハなど）をロードまたはアンロードするためにチャンバ６０６に動作可能に接続されている。ロードシステム６５２は通常は自動化されており、制御された速度でウェハをチャンバにロードし、チャンバからアンロードする。ディスプレイ６５４も備えられており、例えば、ウェハに作用する１つ以上の製造コンポーネントの動作パラメータのほか、ウェハに形成している構造の寸法など、測定された１つ以上の条件の（例えば、グラフィックおよび／または文字を使用した）表現を表示するために制御システム６２０に動作可能に結合されている。システム６００の各種コンポーネントに動作電力を供給する電源６５６も備えられている。本発明において、任意の適した電源装置（電池、ライン電力など）を使用することができる。
【００４７】
図示した例では、このほか、チャンバ６０６内の特定の処理条件を監視および／または測定するために、その他のセンサ６５８が１つ以上備えられている。その他のセンサ６５８は、例えば、温度センサ、マスフローセンサ、圧力センサなどを有し得る。さまざまなその他のセンサ６５８が、測定されたパラメータに関する信号をそれぞれ制御システム６２０に供給し得る。制御システム６２０は、受け取った信号が示している条件を分析して、製造プロセスが所望どおりに進捗しているかどうかを判定し得る。制御システム６２０は、測定システム６１０および他のセンサ６５８から信号を受け取ると、製造プロセスを調整するために、１つ以上の製造コンポーネント（例えば投影システム６２２、位置決めシステム６２６、ガス供給システム６２８、酸化システム６３４、温度システム６３６、圧力システム６３８、ＣＭＰシステム６４４、エッチングシステム６４８）および／またはこれらに関連する動作パラメータを修正する。このように、制御システムは、繰返し回路内構造の不均一性などの好ましくない結果を軽減するために、１つ以上の製造コンポーネントの１つ以上の動作パラメータを選択的に調整し得る。
【００４８】
図６の例では、データストア６６０も備えられている。データストア６６０は、１つ以上の測定値と比較することができるシグニチャが多く格納されている信号（シグニチャ）ライブラリとして機能し得る。データストア内のエントリは、そのエントリが取得されたときのそれぞれの動作パラメータ（照明の強度、温度、圧力、供給されたガスの量／流量など）と共に記憶されていてもよく、プロセスパラメータと容易に相関できるように関係付けが確立されていてもよい。所望の結果を得るために、１つ以上の製造処理コンポーネントの１つ以上の動作パラメータを制御するためのフィードフォワード／フィードバック制御データを作成するために、１つ以上の測定値とデータストア内の１つ以上のエントリとが（例えば、パターンマッチング、補間法などによって）比較され得る。例えば、膜成長が所望のレベルとなるように、処理チャンバに供給されるガスの流量、濃度および／または混合が選択的に調整され得る。また、この判定では、温度、圧力などの１つ以上の動作条件の現在値が考慮され得る。例えば、トレーニングセッション中に、構造の形成を観察することで、実質的に一意なシグニチャが手動で取得されて、データストア６６０に取り込まれる。上記に代わり、あるいは手動で取得した値に加えて、シミュレーション、モデリングおよび／または人工知能技術を使用して、測定で得た値と比較することができるシグニチャをデータストアに取り込んでもよい。
【００４９】
さらに、データストア６６０はデータ構造にデータを記憶し得、この例には、１つ以上のリスト、配列、テーブル、データベース、スタック、ヒープ、リンクリストおよびデータキューブがあるが、これらに限定されないことが理解されよう。また、データストア６６０は、１つの物理デバイスに存在しても、２つ以上の物理デバイス（ディスクドライブ、テープドライブ、メモリユニットなど）に分散されていても、この両方が行われていてもよいことが理解されよう。図６の例では、データストア６６０は、データストア内のエントリを（例えば、他のプロセスパラメータと）相関させるため、制御システム６２０に動作可能に結合されている。データストア６６０に（例えば測定システム６１０、その他のセンサ６５８を介して）データを取り込むために、制御システム６２０を使用することができる。別の実施形態では、データストアは測定システム６１０およびセンサ６５８に直接接続されており、取り込み時に制御システム６２０は使用されない。
【００５０】
例えば、制御システム６２０は、メモリ６６４に結合されたマイクロプロセッサやＣＰＵなどのプロセッサ６６２を備える。プロセッサ６６２は、測定システム６１０からデータおよび情報を、その他のセンサ６５８から対応するその他のデータを受け取る。プロセッサ６６２は、製造コンポーネント（投影システム６２２、位置決めシステム６２６、ガス供給システム６２８、酸化システム６３４、温度システム６３６、圧力システム６３８、ＣＭＰシステム６４４、エッチングシステム６４８など）の１つ以上を選択的に制御し易いように、これらに動作可能に結合され得る。プロセッサ、すなわちＣＰＵ６６２は、複数台の任意のプロセッサあってもよく、ここに記載する各種機能を実行するようにプロセッサ６６２をプログラムする方法については、当業者であればここに記載した説明から容易にわかるであろう。
【００５１】
メモリ６６４は、特にここに記載した機能の１つ以上を実行するために、プロセッサ６６２によって実行されるプログラムコードを記憶するように動作可能である。メモリは、例えば、読出し専用メモリ（ＲＯＭ）およびランダムアクセスメモリ（ＲＡＭ）を備え得る。ＲＯＭは、コードの中でも特に、システム６００の基本的なハードウェア動作を制御する基本入出力システム（Basic Input-Output System：ＢＩＯＳ）を有し得る。ＲＡＭは、オペレーティングシステムとアプリケーションプログラムがロードされるメインメモリである。また、メモリ６６４は、本発明の一以上の態様を実行するために役立ち得るアルゴリズムを含め、情報とデータを一時的に記憶するための記憶媒体としても機能し得る。メモリ６６４は、大量のデータを記憶するために、ハードディスクドライブ（５０ギガバイトのハードディスクなど）も備えていてもよく、このようにして、データストア６６０内に保持されるデータの一部または全てを有していてもよい。
【００５２】
この結果、システム６００は、例えば、繰返し回路内構造の均一性や、プロセスに関連し検出されているその他の条件を監視することで、半導体製造処理を監視および制御するものとなる。監視対象の条件からデータが得られ、制御システム６２０は、このデータに基づき、このデータのみを使用するか、あるいは記憶した他のデータと組み合わせて、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータを選択的に修正して、均一な繰返し回路内構造、限界寸法の許容誤差の達成、およびオーバーレイの低減などの所望の結果を得るために、フィードバック／フィードフォワードプロセス管理を実施し得る。
【００５３】
図７〜９を参照すると、本発明の一以上の態様に従って、ステージ７０４に置かれたウェハ７０２が半導体製造プロセスを受けると、このウェハ（またはウェハに存在する１つ以上のダイ）が、繰返し回路内構造の測定が容易となるように、格子ブロックに論理的に分割され得る。これによって、製造の調整が必要な場合に、必要な調整の程度を容易に決定できるようになる。また、このような情報を取得すれば、製造プロセスに関連する問題部分の特定に役立ち得る。
【００５４】
図７は、ウェハ７０２を支えるステッピング自在のステージ７０４の斜視図である。ウェハ７０２は、図８に示すように格子パターンに分割され得る。格子パターンの各格子ブロック（ＸＹ）は、ウェハ７０２の特定の部分（例えばダイまたはダイの一部）に対応している。これら格子ブロックは、スキャトロメトリに基づく技術によって繰返し回路内構造を測定することで、製造の進捗が個々に監視される。
【００５５】
図８において、スキャトロメトリに基づく技術によってウェハ７０２の１つ以上の部分の個々の繰返し回路内構造（Ｘ１Ｙ１、...Ｘ１２Ｙ１２）が監視される。各格子ブロックの製造時に得られる測定値の例が、それぞれのプロットとして示されている。このプロットは、例えば、形成される構造間の均一性を示す指標のほか、測定対象の構造の限界寸法および／またはオーバーレイのシグニチャの複合的な評価であり得る。図からわかるように、座標Ｘ７Ｙ６の測定値のプロットは、他の部分ＸＹのそれぞれの測定値よりも実質的に高くなっている。これは、不均一、オーバーレイおよび／または１つ以上の限界寸法の許容誤差からの逸脱を表し得る。このため、後続の処理ウェハ／ダイにこの現象が再発しないように、およびこの測定値の逸脱が軽減されるように、製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータが調整され得る。所望の監視および制御を実現するために、ウェハ７０２および／またはそのウェハに存在する１つ以上のダイが、任意の適した個数および／または構成の格子ブロックにマップされてもよいということが理解されよう。
【００５６】
図９は、個々の格子ブロックにマップされたウェハ７０２のさまざまな部分における繰返し回路内構造の表の例である。表内の測定値は、例えば、構造の均一性、限界寸法およびオーバーレイを表すシグニチャを組み合わせたものであり得る。図からわかるように、格子ブロックＸ７Ｙ６を除く全ての格子ブロックの測定値は、許容値（ＶＡ）に対応した値であるが、格子ブロックＸ７Ｙ６の値は望ましくない値（ＶＵ）となっている。このため、ウェハ７０２の格子ブロックＸ７Ｙ６にマップされている部分に望ましくない製造条件が存在すると判定されている。したがって、ここに記載したように、製造プロセスを修正して、この許容できない条件が再発したり持続するのを低減するため、製造プロセスの構成要素およびパラメータが調整され得る。あるいは、充分な数の格子ブロックの測定値が許容値となり、１つの不良格子ブロックによってウェハ全体を廃棄することはなくなり得る。ウェハ７０２のそれぞれの部分の製造を、所望のように維持、増加、減少および／または質的変化させるように、製造プロセスのパラメータを修正できることが理解されよう。例えば、製造プロセスが所定のしきい値レベル（例えば、格子ブロックのＸ％について、繰返し回路内構造の均一性およびＣＤが許容範囲内にあり、かつオーバーレイが存在しない）に達した場合、製造工程が終了され得る。
【００５７】
上に示し、記載した例示的なシステムを考慮に入れれば、図１０のフローチャートを参照して、本発明の一以上の態様に従って実施可能な方法をよりよく理解できるであろう。説明を簡単にするために、この方法を一連の機能ブロックとして図示および記載するが、本発明はブロックの順序に限定されず、本発明に従ってブロックの一部について、その実行順序が変更されたり、あるいはここに図示および記載したブロックとは別のブロックと同時に実施されてもよいことが理解および認識されよう。さらに、本発明の一態様による方法を実装するために、ここに記載したブロックの全てが必要というわけではない。各種ブロックに関連する機能を実行するために、ブロックを、ソフトウェア、ハードウェア、その両者の組み合わせ、あるいは他の適した任意の手段（デバイス、システム、プロセス、コンポーネントなど）によって実装できることが理解されよう。ブロックは、単に本発明の特定の態様を単純な形で示すためのものであり、これらの態様を示すブロックの数は、多くても少なくてもよいことも理解されよう。
【００５８】
図１０は、本発明の一以上の態様による、ＩＣ製造プロセスを監視および制御するための方法１０００を示すフローチャートである。方法は１００２から開始し、一般的な初期化が行われる。この初期化では、ポインタの設定、メモリの割り当て、変数の設定、通信チャネルの確立および／または１つ以上のオブジェクトのインスタンスの生成が含まれ得るが、これらに限定されない。１００４で、１つ以上の格子ブロック「ＸＹ」を有する格子マップが作成される。この格子ブロックは、例えばウェハ上のダイおよび／またはウェハの１つ以上のダイの一部に対応したものであり得る。１００６で、ウェハに形成している繰返し回路内構造が、格子状にマップされたそれぞれの位置において特定される。１００８で、ウェハが製造プロセスを受けると、格子状にマップされた位置においてスキャトロメトリに基づく技術を用いて繰返し回路内構造が測定される。例えば、構造の高さ、幅、傾斜などが測定され得る。１０１０で、格子状にマップされた位置の全て（または充分な数）において測定がされたかどうかが判定される。１０１０の判定結果がＮＯの場合、処理は１００８に戻り、測定が続行される。１０１０の判定結果がＹＥＳの場合、１０１２で、測定値と許容値とが比較されて、製造プロセスが意図どおりに進捗しているかどうかが判定される。例えば、測定値と許容値とが比較されて、格子状にマップされた位置において、繰返し構造が均一に形成されているかどうか、限界寸法が許容誤差内に収まっているかどうか、および／またはオーバーレイが発生しているかどうかが判定され得る。上記に加えて、あるいは上記の別法として、測定値が分析されてそれぞれのシグニチャが作成され、この判定の根拠として用いられてもよい。このシグニチャは、格子状にマップされたそれぞれの位置に対する許容シグニチャ値と比較され得る。１０１４で、格子状にマップされた位置の１つ以上で望ましくない値（ＶＵ）が発生している（例えば、繰返し回路内構造が均一に形成されていない、オーバーレイが発生している、１つ以上の限界寸法が許容誤差から外れていることの少なくとも１つを示す）が判定される。１０１４の判定結果がＮＯの場合、１０１６において処理が通常通り続行される。その後、この方法は１０１８に進んで、終了し得る。しかし、１０１４の判定結果がＹＥＳであり、望ましくない値が発生したことを示す場合、ここに記載したように、１０２０において、この状況を軽減するか復旧させるために、測定値から作成されたフィードフォワード制御データに従って、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータが選択的に調整され得る。例えば、露光源が消灯されるか、高度なモデリング手法によって作成されたデータが露光後ベーク段階および／または現像段階にフィードフォワードされて、ベーク時間および／または温度などの処理パラメータが制御されるか、この両方が行われ得る。１０２２で、後続の処理で望ましくない現象が再発するのを軽減するために、測定値から作成された制御データがフィードバックされて、１つ以上の製造コンポーネントおよび／またはその製造コンポーネントに関連する動作パラメータが調整され得る。例えば、後から処理されるダイについて、正しい位置に構造を位置決めし易いように、ウェハのステップ位置合せが調整され得る。同様に、傾斜が正しく形成された構造がフォトレジスト層内に形成されるように、露光時間および／または露光強度が制御され得る。その後、方法は１０１８で終了する。前述のように、図１０とは異なる順序で事象が発生してもよい。例えば、１００６で測定値が取得され、１０１２でこの測定値と許容値とが比較されてから、全ての格子状にマップされた位置について測定が行われるかどうかの判定が行われてもよい。
【００５９】
図１１は、本発明の一以上の態様による実装に適した例示的なスキャトロメトリシステムを示す図である。レーザ１１０２からの光が、任意の適した方法によって集光されて、光線１１０４となる。ウェハ１１０６などのサンプルが、光線１１０４と、任意の適した構造を有する光検出器または光電子倍増管１１０８との間の経路に置かれる。各種の検出方法および検出機構を使用して、散乱パワーおよび／または反射パワーが決定され得る。任意の適した設計を有するマイクロプロセッサ１１１０が使用されて、検出器の測定値が処理され得る。この測定値の例には鏡面反射光の強度特性、鏡面反射光の偏光特性および異なる回折次数の角度位置などがあるが、これらに限定されない。このように、サンプル１１０６から反射される光を正確に測定することができる。
【００６０】
スキャトロメトリの概念および本発明の一以上の態様におけるその使用について、図１２〜１７を参照して記載する。スキャトロメトリとは、入射光が照射された表面に関する情報を取り出す技術である。スキャトロメトリは、サンプルの形態とその散乱効果とを関連づける計測法である。スキャトロメトリは、光回折反応（diffraction response）を基礎としている。スキャトロメトリを使用して、各種特性に関する情報を取得することができ、これには、水平／垂直方向の位置合せ／シフト／縮小（compression）／伸長、ディッシング、エロージョン、表面のプロファイルと限界寸法、および／または表面に存在する特徴などがあるが、これらに限定されない。表面に照射される参照光の位相および／または強度と、入射光が表面に入射して、表面によって反射または回折されて生じる複合反射および／または回折光の位相および／または強度信号とを比較することで、情報を取り出すことができる。反射および／または回析光の強度および／または位相は、光が照射された表面の特性に応じて変化し得る。このような特性には、表面の平坦度、表面上にある特徴、表面内の空洞、表面下にある層の数および／または種類などがあるか、これらに限定されない。
【００６１】
上述の特性の組合せが変わると、入射光の位相および／または強度に及ぼす影響も変わり、この結果、複合反射および／または回折光の強度／位相のシグニチャが実質的に一意なものとなる。このため、強度／位相のシグニチャの信号（シグニチャまたは記憶した値）のライブラリを調べて、表面の特性を決定することができる。このような実質的に一意な強度／位相のシグニチャは、光が照射された表面の複素屈折率が少なくとも一因となり、異なる表面によって反射および／または屈折された光から得られる。複素屈折率（Ｎ）は、表面の屈折率（ｎ）と吸光係数（ｋ）とを調べることで計算することができる。複素屈折率の計算は、下記の式によって表される。
Ｎ＝ｎ−ｊｋ、ｊは虚数である
【００６２】
信号（シグニチャ）ライブラリは、実測で得た強度／位相のシグニチャ、および／またはモデリングおよびシミュレーションによって得たシグニチャから作成することができる。一例を挙げると、ウェハが、既知の強度、波長および位相を有する第１の入射光に露光されて、第１の強度／位相のシグニチャが作成され得る。実測で得たシグニチャとシミュレーションされモデリングされたシグニチャとが組み合わされ、信号（シグニチャ）ライブラリが作製される。シミュレーションおよびモデリングを使用してシグニチャが作成され、このシグニチャと、測定で得た強度／位相のシグニチャとが照合され得る。本発明の例示的な一態様では、シミュレーション、モデリングおよび実測で得たシグニチャは、信号（シグニチャ）データストアに記憶される。このため、スキャトロメトリ検出コンポーネントから強度／位相信号を受け取ると、この強度／位相信号をパターンマッチングして、例えば、信号が記憶したシグニチャに対応しているかどうかを判定することができる。
【００６３】
次に、前述した原理を説明するために、次に図１２〜１７を参照する。最初に図１２を参照すると、特徴１２０６が１つ以上存在し得る表面１２００に入射光１２０２が照射される入射光１２０２は反映されて反射光１２０４となる。表面１２００の特性が反射光１２０４に影響を与え得、この特性の例には厚さ、均一性、平坦度、化学組成および特徴の有無があるが、これらに限定されない。特徴１２０６は、表面１２００に凸部として形成されていても凹部として形成されていてもよい。例えば、図１７に部分的に示すように、反射光１２０４の位相および／または強度が測定されてプロットされ得る。このようなプロットを使用して、例えば、パターンマッチングなどの手法によって、測定で求めた信号とシグニチャライブラリに記憶されているシグニチャとが比較され得る。
【００６４】
次に図１３を参照すると、入射光１３１２が、１つ以上の凹部１３１８が存在する表面１３１０に照射される。入射光１３１２は反映されて反射光１３１４となる。凹部１３１８は、スキャトロメトリのシグニチャに影響を与え、実質的に一意なシグニチャが得られる。スキャトロメトリは、特に、表面上に存在する特徴、表面内に存在する特徴、パターンに現われる特徴を測定するために使用できることが理解されよう。
【００６５】
次に、図１４に、入射光１４４０の複合の反射および屈折が示される。入射光１４４０の反射および屈折は、各種要因によって影響され得、この要因の例には、１つ以上の特徴１４２８の有無、特徴１４２８の下にある基板１４２０の組成などがあるが、これらに限定されない。例えば、基板１４２０の特性が入射光１４４０の反射および／または屈折に影響を与え得、この特性の例には、層１４２２の厚さ、層１４２２の化学的特性、層１４２２の不透明度および／または反射率、層１４２４の厚さ、層１４２４の化学的特性、層１４２４の不透明度および／または反射率、層１４２６の厚さ、層１４２６の化学的特性、層１４２６の不透明度および／または反射率などがあるが、これらに限定されない。このように、複合の反射光および／または屈折光１４４２は、入射光１４４０の、特徴１４２８および／または層１４２２，１４２４，１４２６との相互作用によって生じ得る。図１４には３つの層１４２２，１４２４，１４２６を示したが、基板に存在する層はこれよりも多くても少なくてもよいことが理解されよう。
【００６６】
次に、図１５に、図１４の特性の１つをより詳細に示す。基板１５２０は、１層以上の層１５２２，１５２４，１５２６から形成され得る。入射光１５４０からの反射光および／または屈折光１５４２の位相１５５０は、少なくとも部分的には、層（例えば層１５２４）の厚さによって決まり得る。このため、図１６の層１６２４では厚さが異なることが少なくとも一因で、図１６の反射光１６４２の位相１６５２は位相１５５０とは変わる。
【００６７】
このように、スキャトロメトリとは、入射光が照射された表面に関する情報を取り出すために使用することができる技術である。複合反射および／または回折光の位相および／または強度信号を分析することによって情報を取り出すことができる。反射および／または回析光の強度および／または位相は、光が照射された表面の特性に応じて変化し得、これによって実質的に一意なシグニチャが得られ、これを分析して入射光が照射された表面の１つ以上の特性を決定することができる。
【００６８】
本発明の一以上の態様を実装する際に、スキャトロメトリを用いることにより、所望の測定値を得ることができる比較的非破壊の手法が実現され、この測定値は、現在の処理サイクルまたは後続の処理サイクルにおいて所望の結果を得るために利用することができる。
【００６９】
本発明の好ましい態様に関して記載した。当然、本発明を記載するため、考えられる全ての構成要素や方法論を記載することは不可能であるが、当業者は、本発明の多くの別の組合せや置換が可能であることを理解するであろう。したがって、本発明は、添付の特許請求の範囲の趣旨ならびに範囲内に含まれるこのような変更、修正、および変形を含むことが意図される。
【図面の簡単な説明】
【００７０】
【図１】本発明の一以上の態様による、半導体製造プロセスを監視および制御するシステムを示す高レベル概略ブロック図である。
【図２】ウェハの上面図と、ウェハに半導体製造プロセスが実施されるとウェハに形成される回路内繰返し構造の拡大図である。
【図３】本発明の一以上の態様による、別の繰返し回路内構造の例が形成されたウェハの一部の斜視図であり、これが半導体製造プロセスを監視および制御する際に測定され得る。
【図４】本発明の一以上の態様による、半導体製造プロセスを受けるウェハの進捗を監視するのに有効なシステムの一部を示す図である。
【図５】本発明の一以上の態様による、半導体製造プロセスを監視および制御するシステムを示す図である。
【図６】本発明の一以上の態様による、半導体製造プロセスを監視および制御する別のシステムを示す図である。
【図７】本発明の一以上の態様による、格子状にマップされたウェハの斜視図である。
【図８】本発明の一以上の態様による、ウェハの格子状にマップされた位置において取得した測定値のプロットを示す。
【図９】本発明の一以上の態様による、ウェハの格子状にマップされた位置のそれぞれにおいて取得した測定値に対応するエントリを含む表を示す。
【図１０】本発明の一以上の態様による、ＩＣ製造プロセスを監視および制御するための方法を示すフローチャートである。
【図１１】本発明の一以上の態様による実装に適した例示的なスキャトロメトリシステムを示す図である。
【図１２】本発明の一以上の態様による、表面によって反射された入射光の概略斜視図である。
【図１３】本発明の一以上の態様による、表面によって反射された入射光の別の概略斜視図である。
【図１４】本発明の一以上の態様による、入射光が表面に照射されて生じる複合反射屈折光を示す図である。
【図１５】発明の一以上の態様による、入射光が表面に照射されて生じる別の複合反射屈折光を示す図である。
【図１６】発明の一以上の態様による、入射光が表面に照射されて生じるさらに別の複合反射屈折光を示す図である。
【図１７】発明の一以上の態様による、入射光が表面に照射されて生じる複合反射屈折光を記録した位相および／または強度を示す図である。
【図１】
2006504266.tif 000003
【図２】
2006504266.tif 000004
【図３】
2006504266.tif 000005
【図４】
2006504266.tif 000006
【図５】
2006504266.tif 000007
【図６】
2006504266.tif 000008
【図７】
2006504266.tif 000009
【図８】
2006504266.tif 000010
【図９】
2006504266.tif 000011
【図１０】
2006504266.tif 000012
【図１１】
2006504266.tif 000013
【図１２】
2006504266.tif 000014
【図１３】
2006504266.tif 000015
【図１４】
2006504266.tif 000016
【図１５】
2006504266.tif 000017
【図１６】
2006504266.tif 000018
【図１７】
2006504266.tif 000019
【国際調査報告】
2006504266.tif 000020
2006504266.tif 000021