(57)【要約】【課題】画像データ伝送の際の消費電力を減少させるための液晶表示装置とその駆動方法の提供【解決手段】  複数のゲート線と、前記複数のゲート線に絶縁されて交差する複数のデータ線と、前記複数のデータ線と前記ゲート線とが交差して定義する領域に形成され、各々前記ゲート線及びデータ線とに連結されているスイッチング素子を有する複数の画素を含む液晶パネルアセンブリと、前記ゲート線にゲート電圧を供給するゲート駆動部と、前記データ線に印加される画像データに該当するデータ電圧を供給する少なくとも一つ以上のデータ駆動部と、外部から印加されるｎ番目の画像データと保存されているｎ−１番目の画像データとを比較して、比較結果によってｎ番目の画像データを前記データ駆動部に選択的に提供するタイミング制御部とを含む液晶表示装置によりタイミング制御部とデータ駆動部の間の画像データ伝送を最小化できるため、画像データスイッチング時の消費電力を減少させ、スイッチング時に発生するＥＭＩの抑制が実現する。
2006501490.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート線と、前記複数のゲート線に絶縁されて交差する複数のデータ線と、前記複数のデータ線と前記ゲート線とが交差して定義する領域に形成され、各々前記ゲート線とデータ線とに連結されているスイッチング素子を有する複数の画素を含む液晶パネルアセンブリと、
前記ゲート線にゲート電圧を供給するゲート駆動部と、
前記データ線に印加される画像データに該当するデータ電圧を供給する少なくとも一つ以上のデータ駆動部と、
外部から印加されるｎ番目の画像データと保存されているｎ−１番目の画像データとを比較し、比較結果によってｎ番目の画像データを前記データ駆動部に選択的に提供するタイミング制御部と、
を含む液晶表示装置。
【請求項２】
前記タイミング制御部は、前記比較結果によって処理制御信号を生成して前記データ駆動部に提供し、
前記データ駆動部は、保存されていたｎ−１番目の画像データに該当するデータ電圧を供給する保持モードと、前記 ｎ−１番目の画像データを反転させそれに該当するデータ電圧を供給する反転モードと、及びタイミング制御部から提供されるｎ番目の画像データに該当するデータ電圧を供給する更新モードのうちの前記処理制御信号に基づいて決定されるいずれか一つのモードで動作することを特徴とする、
請求項１に記載の液晶表示装置。
【請求項３】
前記タイミング制御部は
外部から印加されるｎ番目の画像データを保存する第１ラインメモリと、
その前に印加されたｎ−１番目の画像データが保存されている第２ラインメモリと、
前記ｎ番目の画像データとｎ−１番目の画像データとを比較して処理制御信号を生成する制御信号生成部と、
を含み、
前記制御信号生成部は
ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致する場合には、前記データ駆動部が前記保持モードで動作するように第１状態の処理制御信号を生成し、
ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに相補関係の場合には、前記データ駆動部が前記反転モードで動作するように第２状態の処理制御信号を生成し、
ｎ番目の画像データの少なくとも一つのビットとｎ−１番目の画像データの少なくとも一つのビットとが互いに相補関係でないかまたは不一致である場合には、前記データ駆動部が前記更新モードで動作するように第３状態の処理制御信号を生成することを特徴とする、
請求項２に記載の液晶表示装置。
【請求項４】
前記タイミング制御部は、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致するかまたは相補関係である場合には、ｎ番目の画像データをデータ駆動部に提供しないことを特徴とする、
請求項１に記載の液晶表示装置。
【請求項５】
前記タイミング制御部は、１Ｈ周期の間にｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期で状態が可変する処理制御信号を生成し、
前記データ駆動部が１Ｈ単位で画像データを保持、反転または更新処理することを特徴とする、
請求項３に記載の液晶表示装置。
【請求項６】
前記タイミング制御部は、１Ｈ周期の間に前記データ駆動部の各々においてにｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期で前記データ駆動部の個数と同様の回数状態が可変する処理制御信号を生成し、
前記データ駆動部は各々に画像データを保持、反転または更新処理することを特徴とする、
請求項３に記載の液晶表示装置。
【請求項７】
前記タイミング制御部は、１Ｈ周期の間に画素の各々においてｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期に前記一つのラインに形成される画素個数だけ状態が可変する処理制御信号を生成し、
前記データ駆動部が各々の画素単位で画像データを保持、反転または更新処理することを特徴とする、
請求項３に記載の液晶表示装置。
【請求項８】
前記処理制御信号は２ビットの信号であり、
前記データ駆動部は
前記処理制御信号の第１ビットに基づいて排他的論理和演算を遂行する排他的論理和演算器、
前記処理制御信号の第２ビットに基づいて、前記排他的論理和演算器から提供される信号である第１入力と、前記タイミング制御部から提供される画像データである第２入力のうちのいずれか一つを選択して出力する第１マルチプレクサーと、
クロック端子に印加される信号に応じて前記第１マルチプレクサーから選択的に提供される画像データを出力するＤフリップフロップと、
印加されるデータクロック信号と桁上げ信号とを論理積演算してＤフリップフロップのクロック端子に結果を提供する論理積演算器と、
を更に含む、請求項２に記載の液晶表示装置。
【請求項９】
前記データクロック信号は、ｎ番目の画像データの少なくとも一つのビットとｎ−１番目の画像データの少なくとも一つのビットとが互いに不一致であるかもしくは相補関係でない場合に印加されることを特徴とする、
請求項８に記載の液晶表示装置。
【請求項１０】
前記液晶表示装置はＣＯＧ（chip on glass）構造からなることを特徴とする、
請求項１に記載の液晶表示装置。
【請求項１１】
前記画像データはＲＳＤＳ（reduced swing differential signaling）によってデータ駆動部に伝送されることを特徴とする、
請求項１に記載の液晶表示装置。
【請求項１２】
複数のゲート線と、前記複数のゲート線と絶縁されて交差する複数のデータ線と、前記複数のデータ線と前記ゲート線とが交差して定義する領域に形成され、前記ゲート線とデータ線とに連結されているスイッチング素子を有する複数の画素を含む液晶表示装置の駆動方法において、
a）前記データ線に印加される画像データによるデータ電圧を供給する段階と、
b）前記ゲート線にゲート電圧を供給して前記データ電圧が画素に印加させる段階と、を含み、
前記a）段階は、
現在提供されているｎ番目の画像データとその前に提供されたｎ−１番目の画像データとを比較する段階と、
ｎ番目の画像データとその前に提供されたｎ−１番目の画像データとの全てのビットが互いに一致する場合には、ｎ−１番目の画像データに該当するデータ電圧が前記データ線に提供される段階と、
ｎ番目の画像データとその前に提供されたｎ−１番目の画像データの全てのビットとが互いに相補関係にある場合には、ｎ−１番目の画像データが反転され、それに該当するデータ電圧が前記データ線に提供される段階と、
ｎ番目の画像データの少なくとも一つのビットとその前に提供されたｎ−１番目の画像データの少なくとも一つのビットとが互いに不一致もしくは互いに相補関係でない場合には、ｎ番目の画像データに該当するデータ電圧が前記データ線に提供される段階と、
を含む、液晶表示装置の駆動方法。
【請求項１３】
前記a）段階は、
１Ｈ周期の間にｎ番目の画像データとｎ−１番目の画像データとを比較することを特徴とする、
請求項１２に記載の液晶表示装置の駆動方法。
【請求項１４】
前記a）段階は、
１Ｈ周期の間に液晶表示装置の各々のデータ駆動部別にｎ番目の画像データとｎ−１番目の画像データとを比較することを特徴とする、
請求項１２に記載の液晶表示装置の駆動方法。
【請求項１５】
前記a）段階は、
１Ｈ周期の間において各々の画素別にｎ番目の画像データとｎ−１番目の画像データとを比較することを特徴とする、
請求項１２に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近来、パーソナルコンピュータやテレビなどの軽量化及び薄形化に伴い、ディスプレイ装置も軽量化及び薄形化が求められており、このような要求に応じて陰極線管の代わりに液晶表示装置（liquid crystal display:LCD）のようなフラットパネル型ディスプレイが開発されている。
【０００３】
液晶表示装置は、二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して基板に透過する光の量を調節することによって所望の画像信号を得る表示装置である。このような液晶表示装置は携帯型のフラットパネル型ディスプレイＦＰＤＳの中で代表的なものであって、これらの液晶表示装置の中でも最も有名なものは薄膜トランジスタ（thin  film transistor:TFT）をスイッチング素子として利用したＴＦＴ-ＬＣＤである。
【０００４】
一般に、液晶表示装置は走査信号を伝達する複数のゲート線とこのゲート線に交差して形成されて画像データを伝達するデータ線とを含み、これらゲート線とデータ線によって囲まれた領域に形成され、各々のスイッチング素子を通じてゲート線とデータ線とを連結する行列形態の複数の画素を含む。
【０００５】
液晶表示装置の各画素に画像データを印加するために、まず、ゲート線に順次に走査信号のゲートオン信号を印加してこのゲート線に連結されたスイッチング素子を順次にオンさせると同時に、前記ゲート線に対応する画素線に印加する画像データ（より具体的にはグレー電圧）を各データ線に供給する。そうすると、データ線に供給された画像データはオンしたスイッチング素子を通じて各画素に印加される。もし、１フレーム周期の間に全てのゲート線に順次にゲートオン信号を印加されることにより全ての画素列に画像データを印加されると、一つのフレームの画像は表示されうる。
【０００６】
全般的な動作を制御するタイミング制御部は、画像データからデータ駆動ＩＣに送信し、データ駆動ＩＣは受信した画像データを上述したように画素に印加する。
【０００７】
一方、液晶表示装置の解像度が高くなるほど画像データの周波数が増加する。従って、印刷回路基板ＰＣＢ（PCB:printed circuit board）では、増加された周波数を扱うことができないので、タイミング制御部からデータ駆動ＩＣに画像データを伝送するデータバスの数を増加させる。このとき、データバスの数が増加すれば消費電力と同様に、電磁妨害ＥＭＩ（Electro Magnetic Interference：ＥＭＩ）が増加するようになる。したがって、タイミング制御部から画像データを駆動ＩＣに伝送する方は更に重要視されている。
【０００８】
特に、液晶表示装置のタイミング制御部が画像データを８ビットの二進コード化してデータバスを通じて駆動ＩＣに伝送するために、現在のデータと次のデータのコード転換が頻繁に発生し、電力消耗が増加するようになる。
【０００９】
つまり、データ伝送時の消耗電力はＰ＝ｃＶ２ｆ（ここで、ｃはＰＣＢのキャパシタンスを、Ｖは電圧のスイング幅を、ｆは画像データ転換の周波数を示す）と表せることができるので、データ伝送時にデータ転換がより頻繁に発生するほど電力消耗が増加するようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が目的とする技術的課題は、液晶表示装置の画像データの伝送時における消費電力を減少させることにある。
【課題を解決するための手段】
【００１１】
このような技術的課題を達成するための本発明の特徴による液晶表示装置は、複数のゲート線と、前記複数のゲート線に絶縁されて交差する複数のデータ線と、前記複数のデータ線と前記ゲート線とが交差して定義する領域に形成されて、各々前記ゲート線とデータ線とに連結されているスイッチング素子を有する複数の画素を含む液晶パネルアセンブリと、前記ゲート線にゲート電圧を供給するゲート駆動部と、前記データ線に印加される画像データに該当するデータ電圧を供給する少なくとも一つ以上のデータ駆動部と、外部から印加されるｎ番目の画像データと保存されているｎ−１番目の画像データとを比較し、比較結果によってｎ番目の画像データを前記データ駆動部に選択的に提供するタイミング制御部とを含む。
【００１２】
ここで、前記タイミング制御部は、前記比較結果によって処理制御信号を生成して前記データ駆動部に提供し、前記データ駆動部は、保存されていたｎ−１番目の画像データに該当するデータ電圧を供給する保持モード、前記ｎ−１番目の画像データを反転させてそれに該当するデータ電圧を供給する反転モード、タイミング制御部から提供されるｎ番目の画像データに該当するデータ電圧を供給する更新モードのうちの前記処理制御信号に基づいて決定されるいずれか一つのモードで動作することができる。
【００１３】
この時、前記タイミング制御部は、外部から印加されるｎ番目の画像データを保存する第１ラインメモリと、その前に印加されたｎ−１番目の画像データが保存されている第２ラインメモリと、及び前記ｎ番目の画像データとｎ−１番目の画像データとを比較して処理制御信号を生成する制御信号生成部とを含む。
【００１４】
特に、前記制御信号生成部は、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致する場合には、データ駆動部が保持モードで動作するように第１状態の処理制御信号を生成し、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに相補関係の場合には、データ駆動部が反転モードで動作するように第２状態の処理制御信号を生成し、ｎ番目の画像データの少なくとも一つのビットとｎ−１番目の画像データの少なくとも一つのビットとが、互いに相補関係でないかまたは不一致である場合には、データ駆動部が更新モードで動作するように第３状態の処理制御信号を生成する。
【００１５】
一方、前記タイミング制御部は、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが、互いに一致するかまたは相補関係の場合には、n番目の画像データをデータ駆動部に提供しないことが好ましい。
【００１６】
このような特徴を有する液晶表示装置において、前記タイミング制御部は、１Ｈ周期の間にｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期で状態が可変する処理制御信号を生成することができ、この場合、前記データ駆動部が１Ｈ単位で画像データを保持、または反転または更新処理する。
【００１７】
また、前記タイミング制御部は、１Ｈ周期の間に前記データ駆動部の各々においてｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期で前記データ駆動部の個数と同様の回数状態が可変する処理制御信号を生成することができ、この場合、前記データ駆動部は各々に画像データを保持、または反転または更新処理する。
【００１８】
また、前記タイミング制御部は、１Ｈ周期の間に画素の各々においてｎ番目の画像データとｎ−１番目の画像データとを比較して、１Ｈ周期で前記一つのラインに形成される画素個数だけ状態が可変する処理制御信号を生成することができ、前記データ駆動部が各々の画素単位で画像データを保持、または反転または更新処理する。
【００１９】
一方、前記処理制御信号は２ビットの信号にすることができ、この場合、前記データ駆動部は、前記処理制御信号の第１ビットに基づいて排他的論理和演算を遂行する排他的論理和演算器、前記処理制御信号の第２ビットに基づいて前記排他的論理和演算器から提供される信号である第１入力と、前記タイミング制御部から提供される画像データである第２入力のうちのいずれか一つを選択して出力する第１マルチプレクサー、クロック端子に印加される信号に応じて前記第１マルチプレクサーから選択的に提供される画像データを出力するＤフリップフロップ、及び印加されるデータクロック信号及び桁上げ信号を論理積演算してＤフリップフロップのクロック端子に結果的を提供する論理積演算器を含むことができる。ここで、前記データクロック信号は、ｎ番目の画像データの少なくとも１つのビットとｎ−１番目の画像データの少なくとも一つのビットとが互いに不一致であるかもしくは相補関係でない場合に印加できる。
【００２０】
そして、前記液晶表示装置はＣＯＧ（chip on glass）構造からなり、前記画像データはＲＳＤＳ（reduced swing differential signaling）によってデータ駆動部に伝送される。
【００２１】
本発明の他の特徴による液晶表示装置の駆動方法は、複数のゲート線と、前記複数のゲート線に絶縁されて交差する複数のデータ線と、前記複数のデータ線と前記ゲート線とが交差して定義する領域に形成されて、前記ゲート線とデータ線とに連結されているスイッチング素子を有する複数の画素を含む液晶表示装置の駆動方法であって、前記データ線に印加される画像データによるデータ電圧を供給する段階と、前記ゲート線にゲート電圧を供給して前記データ電圧が画素に印加させる段階とを含む。
【００２２】
ここで、前記段階は、現在提供されるｎ番目の画像データとその前に提供されたｎ−１番目の画像データとを比較する段階と、ｎ番目の画像データとその前に提供されたｎ−１番目の画像データの全てのビットが互いに一致する場合には、ｎ−１番目の画像データに該当するデータ電圧が前記データ線に提供される段階と、ｎ番目の画像データとその前に提供されたｎ−１番目の画像データの全てのビットとが互いに相補関係の場合には、ｎ−１番目の画像データが反転され、それに該当するデータ電圧が前記データ線に提供される段階と、ｎ番目の画像データの少なくとも一つのビットとその前に提供されたｎ−１番目の画像データの少なくとも一つのビットとが、互いに不一致であるかまたは相補関係でない場合には、ｎ番目の画像データに該当するデータ電圧が前記データ線に提供される段階を含む。
【００２３】
このような段階は、１Ｈ周期の間にｎ番目の画像データとｎ−１番目の画像データを比較する。また、１Ｈ周期の間に液晶表示装置の各々のデータ駆動部別にｎ番目の画像データとｎ−１番目の画像データを比較することができ、１Ｈ周期の間において各々の画素別にｎ番目の画像データとｎ−１番目の画像データを比較することもできる。
【発明の効果】
【００２４】
本発明の実施例によれば、タイミング制御部とデータ駆動部の間の画像データ伝送を最小化することができるので、画像データスイッチング時の消費電力を減少させることができ、スイッチング時に発生するＥＭＩを抑制することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の技術分野における通常の知識を有する者が本発明を容易に実施できる最も好ましい実施例を、添付した図面を参照して詳細に説明する。しかし、発明はこの実施例に限らず多くの異なったかたちでも実施できる。ここで、図面において、層の厚さおよび領域は、数字や要素が参照されているように明瞭に示される。そして、層や領域もしくは基板に他の要素が“の上に”と引用されている場合、それらの直接上には別の要素あるいは介在する要素が存在することを示す。これとは対照的に、他の要素が“直接上に”と引用されている場合、この要素と層や領域、基板の間には、介在する要素は存在しない。
【００２６】
図１は本発明の実施例による液晶表示装置の構造を概略的に示した図面である。
【００２７】
図１によると、本発明の実施例による液晶表示装置は、液晶パネルアセンブリ１と、ゲート駆動部２と、データ駆動部３と、駆動電圧発生部４と、タイミング制御部５と、及びグレー電圧発生部６とからなる。
【００２８】
液晶パネルアセンブリ１は二つの基板（例えば、ＴＦＴアレー基板やカラーフィルター基板）から構成され、一つの基板に複数のデータ線と複数のゲート線が互いに交差して形成され、ゲート線とデータ線が交差して定義されたそれぞれの領域に画素が形成されている。各画素はゲート電極と、ソース電極と、ドレーン電極が各々ゲート線と、データ線と、画素電極に連結しているスイッチング素子であるＴＦＴとを含む。
【００２９】
タイミング制御部５は、Ｒ（red）、Ｇ（green）、Ｂ（blue）データ信号、フレーム区別信号である垂直同期信号Ｖｓｙｎｃ、行区別信号である水平同期信号Ｈｓｙｎｃ及びメーンクロック信号ＣＬＫを液晶表示装置モジュール外部のグラフィック制御部（図示せず）から受信し、ゲート駆動部２及びデータ駆動部３を駆動するためのデジタル信号を出力する。
【００３０】
タイミング制御部５からゲート駆動部２に出力するタイミング信号には、ゲート線にゲートオン電圧を印加するための、ゲートオン電圧の印加開始を命令する垂直開始信号Ｖｓｔａｒｔと、このゲートオン電圧をそれぞれのゲート線に順次に印加するためのゲートクロック信号（以下、ＣＰＶ信号と称する）と、及びゲート駆動部２の出力をイネーブルにするゲートオンイネーブル信号ＯＥとがある。
【００３１】
タイミング制御部５からデータ駆動部３に出力するタイミング信号には、グラフィック制御器から受信したデジタルデータ信号[Ｒ（０：Ｎ）、Ｇ（０：Ｎ）、Ｂ（０：Ｎ）]をデータ駆動部３に入力することを命令する水平開始信号Ｈｓｔａｒｔと、データ駆動部３内でアナログに変換されたデータ信号をパネルに印加することを命令する信号（以下、“ＬＯＡＤ信号”と称する）と、及びデータ駆動部３内においてデータシフトをするための水平クロック信号ＨＣＬＫとがある。
【００３２】
特に、本発明の実施例では、データ駆動部３が、入力される画像データを保持、または反転、または更新または入力するように、処理制御信号ＣＴＲＬを生成してデータ駆動部３に提供する。
【００３３】
例えば、処理制御信号（ＣＴＲＬ）は、次の表１ような状態で動作する。
【００３４】
【表１】
2006501490.tif 000003
データ駆動部３はソース駆動部とも呼ばれ、液晶パネルアセンブリ１内の各画素に伝達される電圧値を一つのラインずつに印加する役割を果たす。より詳しくは、データ駆動部３は、タイミング制御部５から受信されるデジタルデータをデータ駆動部３内のシフトレジスター内に保存し、LOAD信号を受信するとそれぞれのデータに該当する電圧を選択し、液晶パネルアセンブリ１内に選択された電圧を伝達する。特に、本発明の実施例では、データ駆動部３は、タイミング制御部５から提供される処理制御信号ＣＴＲＬ[１:０]に基づき、タイミング制御部５から画像データの提供を判断し、判断結果に基づき、画像データで指定の処理を実行し画像データを処理して液晶パネルアセンブリ１に供給する。
【００３５】
前記表１によると、処理制御信号ＣＴＲＬがＣＴＲＬ[１:０]=‘００’である場合、データ駆動部３は、タイミング制御部５からの画像データ入力を無視し、LOAD信号に応じて液晶パネルアセンブリ１の代わりに、シフトレジスターに保存されていた画像データをそのまま保持して供給する。しかし、処理制御信号ＣＴＲＬがＣＴＲＬ[１:０]=‘０１’である場合、データ駆動部３は、タイミング制御部５からの画像データ入力を無視し、シフトレジスターに保存していた画像データを反転させて液晶パネルアセンブリ１に供給する。一方、処理制御信号ＣＴＲＬがＣＴＲＬ[１:０]=‘１ｘ’である場合、データ駆動部３は、タイミング制御部５から提供される画像データを受信してシフトレジスターに保存し、LOAD信号に応じて画像データを液晶パネルアセンブリ１に供給する。
【００３６】
ゲート駆動部２はスキャン駆動部とも呼ばれ、データ駆動部３からのデータが画素に伝達されるように経路を開く役割を果たす。液晶パネルアセンブリ１の各画素はスイッチ役割を果たしているＴＦＴによってオンまたはオフになり、このＴＦＴのオン／オフはゲートに一定の電圧Ｖｏｎ／Ｖｏｆｆがゲートに印加されることによって行なわれる。ゲート駆動部２は、タイミング制御部５から出力されたＣＰＶ信号と０Ｅ信号とを受信して、二つの信号ＣＰＶ及びＯＥに同期するゲートオン電圧（Ｇ１、Ｇ２、．．．、Ｇｎ）をゲート線に順次に印加する。
【００３７】
グレー電圧発生部６はグラフィック制御器（図示せず）から提供されるRGBデータのビット数によって等分されたグレー電圧を発生させてデータ駆動部３に提供する。データ駆動部３は、タイミング制御部５により出力される信号によって駆動され、ゲート駆動部２の駆動に同期してデータ電圧（Ｄ１、Ｄ２、．．．、Ｄｍ）を全てのデータ線に印加する。データ電圧（ Ｄ１、Ｄ２、．．．、Ｄｍ ）は、データ線の遅延に大きく影響を受けないと仮定すれば、ゲートオン電圧（ Ｇ１、Ｇ２、．．．、Ｇｎ ）のハイ状態の区間に同期する区間の間に当該画素は充電される。
【００３８】
一方、ＴＦＴのゲートをオンにするＶｏｎ電圧とゲートをオフにするＶｏｆｆ電圧は駆動電圧発生部４で生成される。駆動電圧発生部４は、前記Ｖｏｎ、Ｖｏｆｆ電圧と同様に画素内のデータ電圧差の基準となるＶｃｏｍ電圧も生成して、Ｖｃｏｍ電圧は各画素の共通電極に提供される。
【００３９】
このような構造からなる本発明の実施例によると、液晶表示装置のタイミング制御部は、外部のグラフィック制御器（図示せず）から提供されるｎ番目のラインの画像データ（以下、“ｎ番目の画像データ”と称する）と、その前に提供されたｎ−１番目のラインの画像データ（以下、“ｎ番目の画像データ”と称する）とを比較し、二つの画像データが一致するかまたは互いに相補的な関係を有する場合には、タイミング制御部はに画像データを出力せずに処理制御信号だけを出力して、データ駆動部が以前に提供を受けたｎ−１番目の画像データに基づいて液晶パネルアセンブリにデータ電圧を供給する。そして、二つの画像データが互いに不一致であるかまたは相補的な関係でない場合には、タイミング制御部は現在提供されるｎ番目の画像データと共に処理制御信号を出力して、データ駆動部がｎ番目の画像データに該当するデータ電圧を液晶パネルアセンブリに供給する。
【００４０】
このように、ｎ番目の画像データとｎ−１番目の画像データとの関係によって、タイミング制御部が選択的に画像データをデータ駆動部に提供することにより、画像データの伝送による消費電力を減少させることができる。
【００４１】
図２に、このような画像データの比較のためのタイミング制御部の構造を簡略に示した。
【００４２】
図２を参照すると、本発明の実施例によるタイミング制御部は、外部から印加されるｎ番目の画像データ（Ｄｎ）を保存する第１ラインメモリ５１と、その前に印加されたｎ−１番目の画像データ（Ｄｎ−１）を保存する第２ラインメモリ５２と、及びｎ番目の画像データとｎ−１番目の画像データを比較して処理制御信号を生成する制御信号生成部５３とを含む。
【００４３】
制御信号生成部５３は、ｎ番目の画像データとｎ−１番目の画像データとを比較して、それに該当する比較結果として“０”または“１”の第１信号及び第２信号を出力するデータ比較部５３１と、データ比較部５３１から出力される第１信号と印加される画素クロック信号ＰＣを論理積演算してカウンティング信号を出力する論理積演算器５３２と、カウンティング信号をカウントする第１カウンター５３３と、データ比較部５３１から出力される第２信号を保存する第１レジスター５３４と、第１レジスター５３４に保存された信号と第１カウンター５３３のカウント値によって処理制御信号ＣＴＲＬを生成する信号生成部５３５とを含む。
【００４４】
図２は、処理制御信号を生成するためのタイミング制御部５の一部分だけを示し、本発明の実施例によるタイミング制御部５は液晶表示装置の駆動のための各種制御信号を処理及び生成する部分や、入力される画像データを処理する部分などを含む。これら４つの要素はすでに上述したものと同様である。このような他の部分は既に公知の技術であるので、ここでは詳細な説明を省略する。
【００４５】
まず、本発明の実施例によるタイミング制御部５の処理制御信号の生成動作について説明する。
【００４６】
例えば、８ビットカラーＸＧＡ（Extended Graphics Array）は、水平解像度が１０２４であり、ここで１バイトは８ビットである。従って、各ラインメモリ５１、５２は１バイトが８ビットである１０２４バイトのメモリが３（R、G、B）画面で構成される。
【００４７】
画像データは外部のグラフィック制御器（図示せず）から順次的に入力されて第１ラインメモリ５１に保存される。データ比較部５３１は第１ラインメモリ５１に保存されたｎ番目の画像データと、第２ラインメモリ５２に保存されたｎ−１番目の画像データの８ビットを各々比較して、二つの画像データの８ビットが全て同一であれば第１信号には“０”を出力し、二つの画像データの８ビットが全て異なれば第１信号には“１”を出力する。また、データ比較部５３１は、上の二つの場合は第２信号には"０"を出力し、８ビットのうちの一部ビットだけ同一であったり他の場合には第２信号には"１"を出力する。
【００４８】
データ比較部５３１から出力される第１信号は論理積演算器５３２に入力されて画素クロック信号ＰＣによってと論理積演算され、その結果が第１カウンター５３３に入力される。したがって、各画素別に二つの画像データの比較結果が出る時ごとにカウンティング動作が行われる。
【００４９】
このような比較過程を１Ｈ周期（１ライン周期）の間に遂行すれば、第１カウンター５３３には“０”または水平解像度による画素数、例えば“１０２４”、または“０”と“１０２４”の間の数字がカウント値に決定される。つまり、その前のラインに該当するすべての画像データ（ｎ−１番目の画像データ）と、現在のラインに該当するすべての画像データ（ｎ番目の画像データ）は互いに一致すれば、そのときカウント値は“０”となる。また、その前のラインに該当するすべての画像データ（ｎ−１番目の画像データ）と、現在のラインに該当するすべての画像データ（ｎ番目の画像データ）が互いに相補関係であれば、そのときカウント値は“１０２４”となる。そして、この二つの場合を除いては、カウント値が“０”と“１０２４”の間の値になる。
【００５０】
したがって、第１カウンター５３３のカウント値と第１レジスター５３４の値によって、次の表２に示すように四つの場合が存在する。
【００５１】
【表２】
2006501490.tif 000004
上記表２のような、第１カウンター５３３の値と第１レジスター５３４の値に基づいて、タイミング制御部５は表１に示されたような動作状態を有する処理制御信号ＣＴＲＬを生成する。そして、表２のケース１とケース２の場合、タイミング制御部５は、には外部から入力される画像データを提供するかわりに、データ出力をハイインピーダンス状態に維持するか、または既存の“０”または“１”のうちのいずれか一つの状態を維持して、信号のトランジション時に発生した消費電力とＥＭＩ発生を減少させる。
【００５２】
このようなタイミング制御部５の画像データ比較処理によって生成される処理制御信号（ＣＴＲＬ[１:０]）に基づいて、データ駆動部３は以前にシフトレジスターに保存した画像データ（ｎ−１番目の画像データ）を保持して液晶パネルアセンブリ１に提供し、もしくは、ｎ−１画像データを反転させ、以前に反転させた画像データを液晶パネルアセンブリ１へ提供する。もしくは、シフトレジスターの画像データをタイミング制御部５から出力される画像データ（ｎ番目の画像データ）に更新処理し、更新されたシフトレジスターの画像データを液晶パネル１に提供する。
【００５３】
上述したように、タイミング制御部５からデータ駆動部３に画像データを選択的に提供する方法は、ｎ番目の画像データとｎ−１番目の画像データとの関係に基づいており、データ駆動部が複数個からなる場合においても同一に適用することができる。
【００５４】
図３は、液晶表示装置が複数個のデータ駆動部を含む場合についての構造を簡略に示した図である。
【００５５】
図３を参照すると、複数個のデータ駆動部（３１〜３ｍ）が横方向に配置されていて、タイミング制御部５から出力される処理制御信号ＣＴＲＬ[１:０]が各データ駆動部（３１〜３ｍ）に供給され、その他の各種制御信号ＳＴＨ、ＬＯＡＤ、ＤＣＬＫもまた各データ駆動部３１〜３ｍに供給される。ここでは、タイミング制御部５とデータ駆動部３がマルチドロップ構造で連結されている。ここで、マルチドロップ構造とは、タイミング制御部から提供される各種信号が一つの信号線を通じて複数個のデータ駆動部に提供される構造であり、本発明ではこの連結方法に限定されるわけでなく、タイミング制御部から提供される各種信号が、複数の信号線を通じて複数のデータ駆動部に一対一に提供される、いわゆるポイントツーポイント構造においても同一に適用できる。
【００５６】
このようにデータ駆動部が複数個に構成される液晶表示装置においても、それぞれのデータ駆動部は処理制御信号ＣＴＲＬ[１:０]に基づいて画像データの保持、反転または更新処理を遂行する。
【００５７】
図４に、処理制御信号を処理するデータ駆動部の構造図の第１例を示す。図４には処理制御信号を処理する部分についてのみ示したが、画像データを液晶パネルアセンブリに供給する部分、例えば、シフトレジスターなどは既に公知の技術であるので示さなかった。
【００５８】
図４によると、本発明の第１例によるデータ駆動部３は、処理制御信号の第１ビットＣＴＲＬ[０]に基づいて排他的論理和演算を遂行する排他的論理和演算器３１、処理制御信号の第２ビットＣＴＲＬ[１]に基づいて第１入力（排他的論理和演算器から提供される信号）及び第２入力（タイミング制御部から提供される画像データ）のうちのいずれか一つを選択して出力する第１マルチプレクサー３２、クロック端子に印加される信号に応じて第１マルチプレクサー３２から選択的に提供される画像データを出力するＤフリップフロップ３４、データクロック信号ＤＣＬＫ及び桁上げ信号を論理積演算してその結果をＤフリップフロップ３４のクロック端子に提供する論理積演算器３３を含む。そして、Ｄフリップフロップ３４の出力端子Ｑは排他的論理和演算器３１の入力端子に連結されている。
【００５９】
ここで、桁上げ信号は、通常の液晶表示装置のデータ駆動部のシフトレジスターに提供されるイネーブル信号である。データクロック信号ＤＣＬＫはデータの一致または相補関係に無関係に常に印加される信号であり、例えば、常に“Ｈ”の状態を維持する。
【００６０】
図４を参照すると、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致してタイミング制御部５から処理制御信号ＣＴＲＬ[１:０]に“００”の値を提供すれば、排他的論理和演算器３１は処理制御信号の第１ビットＣＴＲＬ[０]の“０”とＤフリップフロップ３４の初期出力信号“０”に基づいて “１”を出力する。
【００６１】
排他的論理和演算器３１から出力された信号とタイミング制御部５から提供される画像データは、第１マルチプレクサー３２の第１入力端子０及び第２入力端子１に各々入力され、第１マルチプレクサー３２は、セレクト端子ＳＥＬに応じて受信する処理制御信号の第２ビットＣＴＲＬ[１]が“０”であるので、第１入力端子０に入力される信号を選択してＤフリップフロップ３４に出力する。
【００６２】
したがって、データクロック信号ＤＣＬＫと桁上げ信号のいずれもが“Ｈ”レベルであることに応じて当該データ駆動部３のシフトレジスターがイネーブルにされた時点で、論理積演算器３３が“Ｈ”信号を出力すれば、Ｄフリップフロップ３４は入力端子（Ｄ）を通じて提供される排他的論理和演算器３１の出力信号“１”を出力する。
【００６３】
Ｄフリップフロップ３４から出力される“１”信号は排他的論理和演算器３１に再度入力され、Ｄフリップフロップ３４の反転出力端子（／Ｑ）は“０”の信号を出力する。したがって、ＬＯＡＤ信号が印加されると、 “０”の信号に基づいて、データ駆動部３のシフトレジスター（図示せず）などは保存されていた画像データ（ｎ−１番目の画像データ）をそのまま保持して液晶パネルアセンブリ１に供給する。
【００６４】
一方、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが相補関係であることに基づき、“０１”の値を有する処理制御信号ＣＴＲＬ[１:０]をタイミング制御部５から提供すれば、排他的論理和演算器３１は“０”を出力し、第１マルチプレクサー３２はセレクト端子ＳＥＬを通じて入力される処理制御信号の第２ビットＣＴＲＬ[１]の“０”に応じて第１入力端子０に入力される排他的論理演算器３１の出力信号、つまり、“０”を選択してＤフリップフロップ３４に出力する。したがって、Ｄフリップフロップ３４の反転出力端子（／Ｑ）を通じて“１”の信号が出力され、シフトレジスター（図示せず）などが保存されていた画像データ（ｎ−１番目の画像データ）を反転させて液晶パネルアセンブリ１に供給する。
【００６５】
他方、ｎ番目の画像データとｎ−１番目の画像データの少なくとも一つのビットが不一致であるかまたは互いに相補関係でない場合、“１ｘ”の値を有する処理制御信号ＣＴＲＬ[１:０]がタイミング制御部５から提供されれば、第１マルチプレクサー３２は、セレクト端子ＳＥＬに入力される処理制御信号の第２ビットＣＴＲＬ[１]の“１”に応じて第２入力端子０に入力される画像データ（タイミング制御部から提供されるｎ番目の画像データ）を選択し、Ｄフリップフロップ３４に出力する。したがって、ＬＯＡＤ信号が印加されるとき、Ｄフリップフロップ３４の反転出力端子（／Ｑ）を通じてｎ番目の画像データが出力され、シフトレジスター（図示せず）などは印加されるn番目画像データを保存し、液晶パネルアセンブリ１に供給する。
【００６６】
このように第１例によると、データクロック信号ＤＣＬＫが持続的に提供されなければならず、液晶表示装置が以下の二つの動作モードで動作することができる。
【００６７】
第１動作モードでは、ｎ−１番目の画像データとｎ番目の画像データとを比較する時、タイミング制御部がデータ駆動部単位で入力される画像データを比較して処理制御信号を各々のデータ駆動部に生成する。したがって、各データ駆動部別に保持、反転、更新のうちのいずれか一つの動作は、各々のデータ駆動部で個別的に遂行される。この時、処理制御信号ＣＴＲＬ[１:０]は各１Ｈ周期の間に最大データ駆動部の個数だけの状態変化を行う。
【００６８】
第２動作モードでは、ｎ−１番目の画像データとn番目の画像データを比較する時、タイミング制御部が画素単位で画像データを比較して処理制御信号を各々の画素に生成する。したがって、データ駆動部が画素別に画像データの保持、反転、更新のうちのいずれか一つの動作を個別的に遂行するようになる。この時、処理制御信号ＣＴＲＬ[１:０]は各１Ｈ周期の間に最大水平解像度の数だけの状態変化を行う。
【００６９】
一方、第１例のように動作するデータ駆動部ではデータクロック信号ＤＣＬＫが常に印加されなければならないが、もしケース１とケース２の場合、つまり、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致するかまたは互いに相補関係である場合に、データクロック信号ＤＣＬＬＫを除去しようとすると、タイミング制御部５で発生するＳＴＨ（start horizontal）信号であって、外部のグラフィック制御器からデータ駆動部へ提供されるＲＧＢ画像データを正確にラッチさせるための開始水平信号）もしくは論理積演算器３３から出力される信号を、処理制御信号の第２ビットＣＴＲＬ[１]に基づいてＤフリップフロップ３４のクロック端子に選択的に提供することができる。
【００７０】
図５に、このような本発明の第２例による駆動部の構造図を示す。第２例によるデータ駆動部は図４に示された第１例と同様の構造を有す。但し、論理積演算器３３から選択的に出力する第２マルチプレクサー３５とＳＴＨ信号は除く。ここでＳＴＨ信号は、処理制御信号の第２ビットＣＴＲＬ[１]に基づいており、第２ビットＣＴＲＬ[１]はセレクト端子ＳＥＬに接続されておりかつＤフリップフロップ３４に提供している。
【００７１】
この場合にも上述と同様にデータ駆動部が動作する。但し、ｎ番目の画像データとｎ−１番目の画像データの全てのビットが互いに一致するか、またはｎ−１番目の画像データがそのままもしくは反転させて出力しているように互いに相補関係である時には、ＳＴＨ信号に基づいてＤフリップフロップ３４は“０”または“１”の信号を出力する場合を除く。この時、データクロック信号ＤＣＬＫはＤＣ状態に維持される。
【００７２】
このような第２例では、タイミング制御部は、１Ｈ周期において第１ラインメモリ５１の情報を第２ラインメモリに移動させ、データ比較部５３１の比較結果に基づいた第１カウンター５３３や第１レジスター５３４の値を示している前記表１によって、処理制御信号は表３に示されるようにデータクロック信号ＤＣＬＫの出力動作を遂行する。
【００７３】
【表３】
2006501490.tif 000005
このような第２例では、各々のラインに対するすべての画像データに対してデータ比較を遂行することが好ましく、したがって、処理制御信号ＣＴＲＬ[１:０]は１Ｈ周期ごとに更新されるようになる。
【００７４】
特に、液晶表示装置でタイミング制御部及びデータ駆動部が図３に示すようにマルチ−ドロップ構造である場合には、第１及び第２例が全て適用できる。また、ポイントツーポイント構造である場合は第１例による二つの動作モードをより容易に実現することができる。
【００７５】
このような本発明の実施例はＯＡ用に使用される液晶表示装置により効果的である。ＯＡ用に使用される液晶表示装置の表示環境を見ると、画面のほとんどがケース１またはケース２に該当する規則的な表示状態を示すため、画像データ表示に影響を与えないながらもタイミング制御部はデータ駆動部に画像データを選択的に提供して消費電力を減少させることができる。
【００７６】
以上、本発明の好ましい実施例を詳細に説明してきたが、これは本実施例のみに限らず、請求項の思想と精神に含まれる範囲内において、様々な変更とこれらと同等の実施が可能である。
【００７７】
例えば、データ駆動部が直接薄膜トランジスタ基板上に実装され、伝送用フィルムを通じてデータ駆動部が印刷回路基板と連結されるＣＯＧ（Chip on Glass）形態の液晶表示装置にも、上述の実施例によるタイミング制御部とデータ駆動部の間の選択的な画像データ伝送を行うことができる。また、データ駆動部が印刷回路基板と薄膜トランジスタ基板の間に設置される伝送用フィルム上に実装される構造にも、上述の実施例による画像データ伝送が適用できる。
【００７８】
その他にも、画像データをＬＶＤＳ（low voltage differential signaling）やＲＳＤＳ（reduced swing differential signaling）方式で伝送する液晶表示装置においても、上述の実施例による画像データ伝送が適用できる。
【００７９】
これは、上述の実施例に基づいて当業者であれば容易に実施できるので、詳細な説明は省略する。
【００８０】
以上のように、本発明の実施例によれば、タイミング制御部とデータ駆動部の間の画像データ伝送を最小化することができるので、画像データスイッチング時の消費電力を減少させることができ、スイッチング時に発生するＥＭＩを抑制することができる。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施例による液晶表示装置の構造を示す配置図である。
【図２】本発明の実施例によるタイミング制御部の構造を示す配置図である。
【図３】本発明の他の実施例の液晶表示装置の構造図である。
【図４】本発明の第１例によるデータ駆動部の構造図である。
【図５】本発明の第２例によるデータ駆動部の構造図である。
【符号の説明】
【００８２】
１    液晶パネルアセンブリ
２    ゲート駆動部
３    データ駆動部
４    駆動電圧発生部
５    タイミング制御部
６    グレー電圧発生部
【図１】
2006501490.tif 000006
【図２】
2006501490.tif 000007
【図３】
2006501490.tif 000008
【図４】
2006501490.tif 000009
【図５】
2006501490.tif 000010