(57)【要約】  半導体構造内で半導体デバイスを製造する方法は、基板上に第１の比較的に高品質なエピタキシャル層を形成し、高品質層が量子井戸を含み、高品質層の頂部に第２の比較的に低品質のエピタキシャル欠陥層を形成し、構造内に量子井戸混合を達成するため、欠陥層から高品質層内への欠陥の少なくとも部分的な拡散をもたらすために構造を熱で処理することにより、デバイスの所要領域内で向上された量子井戸混合を提供する。高品質エピタキシャル成長されるデバイス体に頂部または内部でエピタキシャル成長される欠陥層の使用は、量子井戸混合技術を低温度で実行でき、それにより、デバイス特性を改良する。
2006505134.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造内に半導体デバイスを製造する方法であって、
基板上に比較的に高品質な第１のエピタキシャル層を形成し、前記高品質層は量子井戸を含み、
前記高品質層の頂部に比較的に低品質な第２のエピタキシャル欠陥層を形成し、
前記構造内で量子井戸混合を達成するために、前記欠陥層から前記高品質層への前記欠陥の少なくとも部分拡散を果たすため、前記構造を熱で処理するステップを含む、
方法。
【請求項２】
請求項１に記載された方法であって、
前記高品質エピタキシャル層は一連の副層を含んで形成される、
方法。
【請求項３】
請求項１に記載された方法であって、
前記欠陥層は一連の副層を含んで形成される、
方法。
【請求項４】
請求項１に記載された方法であって、
前記熱処理ステップの前に、前記欠陥層の頂部に、さらに高品質エピタキシャル層を形成するステップを含む、
方法。
【請求項５】
請求項１に記載された方法であって、
前記欠陥層の頂部にキャップ層を形成するステップを含む、
方法。
【請求項６】
請求項５に記載された方法であって、
前記キャップ層は、連続処理中に前記欠陥層の酸化を防ぐために採用される、
方法。
【請求項７】
請求項１に記載された方法であって、
前記欠陥層は、結晶質欠陥となる理想的条件または化学量論条件を離れて、成長中に前記ソース元素比を変化させて形成する、
方法。
【請求項８】
請求項１または請求項７に記載された方法であって、
前記欠陥層は、結晶質欠陥となる理想的条件を離れて、前記基板の温度を変化することにより形成される、
方法。
【請求項９】
請求項７または請求項８に記載された方法であって、
前記欠陥層は、１０００欠陥／ｃｍ2または１０6欠陥／ｃｍ3を越える欠陥密度を含む、
方法。
【請求項１０】
請求項７または請求項８に記載された方法であって、
前記欠陥層は、前記高品質層の欠陥密度より１０倍高い欠陥密度を含む、
方法。
【請求項１１】
請求項１０に記載された方法であって、
前記欠陥層は、前記高品質層の欠陥密度より１００倍高い欠陥密度を含む、
方法。
【請求項１２】
請求項１に記載された方法であって、
前記半導体デバイスは、III−Ｖ結晶構造内で形成され、
実質的に１：１の前記高品質層の成長中にＶ−IIIソース元素比を提供し、
１：０．５と１：０．０５との間にある前記欠陥層の成長中に、Ｖ−IIIソース元素比
を提供するステップを含む、
方法。
【請求項１３】
請求項１に記載された方法であって、
さらに、前記基板の前記表面に亘って前記欠陥層の空間的定義域に対して前記基板をフォトリソグラフィ的に処理するステップを含む、
方法。
【請求項１４】
請求項１３に記載された方法であって、
前記欠陥層は、レーザデバイスの非吸収ミラーを形成する構造の領域に亘って定義される、
方法。
【請求項１５】
請求項１に記載された方法であって、
さらに、前記欠陥層に亘ってＳｉＯ2の層を付着させるステップを含む、
方法。
【請求項１６】
請求項１に記載された方法であって、
前記欠陥層は前記高品質層とは異なる熱膨張係数を有し、
これらの層は、熱膨張の相違が前記熱処理ステップ中に、欠陥生成を増加する局部応力を生じるように格子状に組合されている、
方法。
【請求項１７】
請求項１６に記載された方法であって、
前記欠陥層は、少なくともＡｌＧａＩｎＰ層を含み、
前記高品質層は、少なくともＧａＡｓ層を含む、
方法。
【請求項１８】
請求項１６に記載された方法であって、
前記欠陥層は、少なくともＡｌＧａＡｓ層を含み、
前記高品質層は、少なくともＧａＡｓ層を含む、
方法。
【請求項１９】
請求項１６に記載された方法であって、
前記欠陥層は、少なくともＧａＩｎＡｓＰを含み、
前記高品質層は、少なくともＩｎＰ層を含む、
方法。
【請求項２０】
請求項１に記載された方法であって、
さらに、前記熱処理ステップ中に転位伝搬を高めるために、前記欠陥層内に応力層を組込むステップを含む、
方法。
【請求項２１】
請求項１に記載された方法であって、
前記熱処理ステップは、８５０℃以下の温度で行われる、
方法。
【請求項２２】
請求項１〜２１の何れかに記載された方法であって、
形成される前記半導体デバイスは、レーザ、縦空洞発光デバイス、受動導波管、光集積回路または光子集積回路の内の１つを含む、
方法。
【請求項２３】
請求項１〜２２の何れかの工程を使用して、半導体基板内に形成される半導体デバイスであって、量子井戸混合領域を含む、
半導体デバイス。
【請求項２４】
添付図面を参照して説明されるように、実質的に形成される、
半導体デバイス。
【請求項２５】
添付図面を参照して説明されるように、実質的に半導体デバイスを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体光デバイスの製造と、半導体基板上に、そのようなデバイスの集積に適用するための量子井戸混合方法に関するものである。
【背景技術】
【０００２】
不純物のない混合は、半導体量子井戸構造のバンドギャップが制御される仕方で局部的に増加され、それにより、半導体基板上に製造される能動成分および受動成分が個々の光デバイスの性能を改良することができる。これは、また、大規模な光集積を容易にする。
【０００３】
量子井戸混合（ＱＷＩ）は、半導体量子井戸（ＱＷ）のバンドギャップを制御可能に増加する技術として開発された。混合はＱＷ構造のバンドギャップを変更する。例えば、ＡｌＧａＡｓの障壁を持つＧａＡｓＱＷは、ＱＷに関して「青方変移」される放物状井戸を起こすために混合してもよい。混合は空間的に選択され、個々の光デバイスまたは受動領域と能動領域を持つ光集積回路の製造を許容する。
【０００４】
最も著名な不純物誘発紊乱（ＩＩＤ）、レーザ誘発紊乱および誘電キャップ処理の、いくつかの混合技術が報告されている。
【０００５】
不純物誘発紊乱による量子井戸混合は、表面からの拡散によるか、または、イオンインプランテーションにより、不純物が半導体内に導入される必要がある。不純物誘発紊乱を使用する欠点は、結晶を紊乱するために導入される不純物が、また、光吸収を与えてセンタを散乱することであり、それ故、望ましくない。
【０００６】
不純物拡散技術の論説については、ＶＷＤ  Laidig他、Appl  Phys  Lett、第38巻、第776頁−第778頁、1981年発行を参照のこと。イオンインプランテーション技術の論説については、ＪＰ Noel他、Appl  Phys  Lett、第69巻、第3516頁−第3518頁、1996年発行を参照のこと。
【０００７】
他の混合技術は結晶内への導入不純物を含まないが、レーザ誘発紊乱は、混合領域に亘って不均一さを生じるので、製造環境内で制御するために困難な工程がある。光吸収の論説については、A.McKee他、量子エレクトロニクスのIEEE、第33巻、第45頁−第55頁、1997年発行を参照のこと。
【０００８】
エッチングおよび選択的再成長は、また、多重バンドギャップ材料を達成する方法を提供できるが、この技術は困難で費用が嵩む。TM  Cockerill他、IEEE  光技術レター、第６巻、第786頁−第788頁、1994年発行を参照のこと。
【０００９】
誘電キャップ処理は、製造可能な「不純物のない」混合工程を促進する方法を提供する。JH Marsh他、PCT/GB02/00292およびPCT/GB02/00445を参照のこと。しかしながら、十分な混合を得るために非常に高温の処理が必要となり、それは、接触問題と不純物の拡散を引き起こすことになる。この工程は半導体表面の頂部にシリカのような誘電キャップを付着すると考えられる。スパッタリング工程中に、半導体表面に点欠陥が発生される。熱処理はエピ層から誘電キャップ内にＧａの外拡散を生じる。外拡散はＱＷ領域の混合を生じ、それ故、バンドキャップが増加する。この工程による欠点は、制御することが困難であり、高価な処理設備を必要とすることである。
【００１０】
ＱＷＩを高めるため低温層でキャップされる半導体層は、AS  W  Lee  他、Appl  Phys  Lett、78、21、第3199頁、（2001年発行）およびAS  W  Lee  他、半導体科学技術、15、12、L41、（2000年発行）により提案されている。しかしながら、成長中の重要な温度変化は混合を高めるが、度々、レーザ性能に有害な結果をもたらす。
【特許文献１】PCT/GB02/00292
【特許文献２】PCT/GB02/00445
【非特許文献１】ＶＷＤ  Laidig他、Appl  Phys  Lett、第38巻、第776頁−第778頁、1981年発行
【非特許文献２】ＪＰ Noel他、Appl  Phys  Lett、第69巻、第3516頁−第3518頁、1996年発行
【非特許文献３】A.McKee他、量子エレクトロニクスのIEEE、第33巻、第45頁−第55頁、1997年発行
【非特許文献４】TM  Cockerill他、IEEE  光技術レター、第６巻、第786頁−第788頁、1994年発行
【非特許文献５】AS  W  Lee  他、Appl  Phys  Lett、78、21、第3199頁、（2001年発行）
【非特許文献６】AS  W  Lee  他、半導体科学技術、15、12、L41、（2000年発行）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
それ故、この発明の目的は、低温処理温度を有し、製造が簡単で、早期に製造でき、安価である不純物のない混合技術を提供することである。
【課題を解決するための手段】
【００１２】
１つの観点によると、この発明は、基板上に第１の比較的に高品質のエピタキシャル層を形成し、高品質層が量子井戸を含むステップと、高品質層の頂部に第２の比較的に低品質の層を形成するステップと、構造内で量子井戸混合を達成するために、欠陥層から高品質層への欠陥の少なくとも部分拡散を果たすため構造を熱で処理するステップとを含み、半導体構造内に半導体デバイスを製造する方法を提供する。
【００１３】
この発明は、ウエハが簡単で比較的に低温のアニール工程により容易に混合できるように、基板のエピタキシャル成長中に、半導体構造内に高欠陥層を導入することを提案する。
【００１４】
この発明の混合技術は、ＧａＡｓ／ＡｌＧａＡｓ、ＧａＩｎＰ／ＡｌＧａＩｎＰ、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ、ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ等のような任意のＩＩＩ−Ｖ
またはＩＩ−ＩＶ半導体構造に適用できる。ファセットに近い受動内部混合領域を持つ９８０ｎｍＩｎＧａＡｓ／ＡｌＧａＩｎＡｓレーザの例を、例により説明する。
【００１５】
この発明は、少なくとも、半導体レーザ、縦空洞発光デバイス、半導体光集積体、半導体受動導波管、光電集積回路および光集積回路の製造に適用される。
【００１６】
高品質エピタキシ結晶成長は、ソース元素ＩＩＩ−Ｖ比、基板温度および高性能光デバイス
を製造するための十分な品質材料を得るために最適化される他の結晶成長パラメータを必要とする。成長パラメータのこの「ウインドウ」外の成長条件は、デバイスの性能を下げる結晶質欠陥を引き起こすことができる。それ故、半導体デバイス材料の従来のエピタキシャル成長中に、正しい成長パラメータの維持に対しては細心の注意が払われている。
【００１７】
この発明は、これらの最適化条件の下で、例えば、ＱＷレーザのような高品質半導体ＱＷ構造の成長を提案するが、正確で制御された仕方で構造内に「欠陥」層の慎重な導入を行なう。この欠陥層は、最適成長「ウンイドウ」外で名目的にエピタキシャル成長により得られる。この欠陥層は、バンドキャップ内で空間的、そして局部的に増加を達成するため、適切に混合されることが可能である。
【００１８】
「欠陥層」という表現は、任意のエピタキシャル成長層を包含しようとするものであり、任意のエピタキシャル成長層（すなわち、エピタキシャル成長された高品質結晶構造による結晶質構造連続性を下層に有するもの）は、固有の欠陥数を、半導体デバイスの主要部分を形成する下層高品質結晶構造より多く含む。
典型的には、高品質金属有機化学気相成長（ＭＯＣＶＤ）エピタキシ材料は、
欠陥密度＜１０欠陥／ｃｍ2
を与える。比較によると、高品質分子光線エピタキシ（ＭＢＥ）材料は、〜１００欠陥／ｃｍ2の欠陥密度を与える。この発明では、欠陥層は、
欠陥密度＞１０００欠陥／ｃｍ2、または、
欠陥密度＞１０6欠陥／ｃｍ3
を有する。
【００１９】
表現「欠陥」は、エピタキシャル成長中に含まれるかもしれない、これらのドーパンント材料を含む間隙位置内の元素および一般的に格子内に形成される空位と同様に結晶格子内に位置されない元素を包含しようとするものである。対照的に、エピタキシャル成長中に結晶構造内の適切な位置に組み込まれたドーパント元素は、この明細書の目的にとって一般的に「欠陥」としてみなされない。
【００２０】
そこで、この発明の実施例を例と、添付図面を参照して説明する。
【実施例】
【００２１】
図１は、例えば、レーザに適する半導体ＱＷ井戸構造１５の高品質エピタキシャル成長を図示する。エピタキシャル成長は通常、ＭＢＥまたはＭＯＣＶＤを使用して行なわれる。エピタキシ構造１６は最適条件で成長し、すなわち、レーザデバイス（低閾値、高傾斜効率、長寿命装置等の点から）のため、最高品質材料を得るための最良の「成長のウインドウ」である。
【００２２】
好ましい実施例では、高品質エピタキシ構造はエピタキシャル成長中において、高欠陥密度層１７でキャップされる。高欠陥密度層１７は、制御された仕方または精密な仕方で緩やかに結晶質欠陥を導入するため、III−Ｖ比のようにエピタキシャル条件を変化
することにより成長する。高欠陥密度層は混合を生じるための十分な欠陥密度を提供する。
【００２３】
好ましい実施例では、標準（高品質）エピタキシ構造１６は、１：１の標準条件に近いソース元素Ｖ−ＩＩＩ比を使用して成長されるか付着され、他方、欠陥層１７は１：０．
５と１：０．０５の比に応じた標準／２と標準２０との間にあるソース素子Ｖ−III比を
使用して成長されるか、または、付着される。
【００２４】
欠陥層１７の成長のためのより一般的な観点では、ソース元素比は、高品質結晶構造のための理想的な化学量論比から、
欠陥準位を、
欠陥準位  ＞１０００欠陥／ｃｍ2へ増加させる比、
又は、
高品質エピタキシ構造１６で見出されるもの以上の、少なくとも１０の係数、より好ましくは、１００の係数により増加する比
に変えられる。
【００２５】
図２は図示の例としてレーザ構造層を示す。９８０ｎｍレーザが例として選択されるが、類似の配列は、任意の個々の半導体デバイスまたはデバイス−デバイス集積のために使用してもよい。
【００２６】
例示の半導体層は典型的には次のものから成る。
ａ）ｎ型ＧａＡｓ                            層１
ｂ）ｎ型ＡｌＧａＡｓ                        層２、３
ｃ）非ドーピングのＡｌＧａＡｓGRINSCH       層４
ｄ）非ドーピングのＩｎＧａＡｓＱＷ          層５
ｅ）非ドーピングのＡｌＧａＡｓGRINSCH       層６
ｆ）ｐ型ＡｌＧａＡｓ                        層７、８、９
ｇ）ｐ型ＧａＡｓ                            層１０
ｈ）ｐ−ＡｌＧａＡｓ                        層１１（高欠陥層）
ｉ）ｐ−ＧａＡｓキャップ層                  層１２
【００２７】
層１−１０は、高品質エピタキシ構造１６（図１）を組み合わせてレーザ構造および形態から最適性能を得るための最良の可能条件に基づき成長される。好ましくは、層はエピタキシャルＭＯＣＶＤおよびＭＢＥ技術により成長される。
【００２８】
付加層１１（一連の別の副層から構成してもよい）は、高欠陥層１７としてレーザ構造１５の頂部で成長される。この場合、高欠陥層１１、１７は、例えば、ＧａＡｓ、ＡｌＧａＡｓまたはＧａＩｎＰで構成できる。高欠陥層は、少なくとも１つの成長パラメータ、例えば、上記のようなＩＩＩ−Ｖ比を変化することにより最適成長「ウインドウ」の
外側に付着させられる。これは、Ｇａ空位のような層内の点欠陥の導入を高める。このようにして、高欠陥密度層はレーザ構造の頂部で成長される。好ましくは、層１１は、低いＩＩＩ−Ｖ比を利用するＭＯＣＶＤおよびＭＢＥ技術を使用して成長される。
【００２９】
好ましくは、レーザ構造は酸化を防止する層１２を含む。
【００３０】
図３で示すように、生じるピタキシ構造１５は、フォトリソグラフィおよび高品質エピタキシ１６の頂部おける高欠陥エピタキシ１７の区域３０を空間的に定める周知な方法を使用して高欠陥エピタキシ１７をエッチングすることにより処理できる。好ましいデバイス製造では、これらの区域３０はレーザのファセット端部に対応するであろう。
【００３１】
図４を参照すると、このサンプルは、さらに、構造１５の上にＳｉＯ2の層４０を付着させて処理し、続いて、熱アニールにより、高欠陥材料を、量子井戸領域に混合する高品質材料に拡散させることができる。
【００３２】
熱アニール処理の効率は、実質的に高欠陥材料により高められ、ＱＷＩ処理は８５０℃以下の温度で果たすことができる。好ましくは、アニール処理は８００℃以下の温度で行なわれる。アニール処理により、「高欠陥」区域からの欠陥４１の伝播は、ＱＷ領域に拡散してＱＷ領域に混合することができる。
【００３３】
図５はレーザデバイス５０のバンドギャップ図を示す。典型的な例では、混合領域は、非吸収ミラー（ＮＡＭｓ）を提供するレーザ５０のファセット端部５１、５３で補足されるが、レーザ空洞導波管領域５３内では補足されない。これは、高出力で長寿命デバイスの製造を可能にする。
【００３４】
この方法は９８０ｎｍレーザに限定されないが、任意の半導体レーザまたは半導体デバイスはＱＷ領域を有し、個々のデバイスの改良を許容し、または、チップでの能動構成部分や受動構成部分から成る光回路の製造を許容する。
【００３５】
図６を参照すると、変更実施例において、ＧａＩｎＰまたはＡｌＧａＩｎＰの欠陥層６１は、高品質エピタキシＧａＡｓ構造６０上でエピタキシャル的に成長される。欠陥層６１は、下層のＧａＡｓ材料構造に適合する格子であり、熱膨張係数の相違は局部制限応力を生じ、それで、下層内に追加の欠陥を含み、熱処理中に量子井戸混合を支援できる。欠陥層６１は、いくつかの副層から構成してもよい。
【００３６】
好ましくは、量子井戸混合のための熱処理は、８５０℃以下で行なわれ、より好ましくは、８００℃以下で行なわれる。
【００３７】
同様に、図７を参照すると、ＩｎＰ材料系に適合するＧａＩｎＡｓＰ格子の欠陥層７１は、図６に関連して説明したものと同様の効果を達成できる。欠陥層７１は１つ以上の副層（図示せず）から構成してもよい。
【００３８】
成長の間にグループＶ元素に関して変化する３（または、それ以上の）グループIII元
素があるので、４成分（または５成分）III−Ｖ材料を使用すると、欠陥エネルギーは幅
広いパラメータ間隔を越えて変化することができる。好ましい例では、Ｖ−IIIソース元
素比は１：０．５と１：０．０５との間で変化される。他の例では、互いに対する多重グループIIIの相対比は、また、変化する欠陥準位を達成するために変化されてもよく、
他方、グループＶ比は一定値に維持される。
【００３９】
図８を参照すると、別の配列において、転位伝播は結晶上の剪断応力に直接に比例することは周知であるので、転位伝播を高めるために応力層８５を欠陥層８１層内に挿入してもよい。応力層８５は１つ以上の副層（図示せず）で構成してもよい。
【００４０】
「応力層」という表現は、形成されるデバイスの最適特性を実質的に妨げるのではなくて、格子定数、周期性または配向性の意味で、量子井戸混合を達成するための欠陥数を導入するのに十分なくらい小さい程度の下にあるエピタキシャルに成長される高品質結晶構造と異なる結晶質構造を有する実質的に任意の単一結晶層を包含しようとするものである。
【００４１】
応力層８５は、臨界厚さ以上である欠陥層８１内で１つ以上の量子井戸を成長することにより導入できる。臨界厚さは、２つの層の間で格子定数不整合による応力が欠陥の重要な数を生じることなく、もはや適応できない程度に類似しない応力層の厚さであると理解できる。好ましい実施例では、この重要な欠陥数は
欠陥数＞１０００欠陥／ｃｍ2
である。欠陥数は系内の応力または格子不整合の総量に直接に比例するであろう。
【００４２】
代わりに、応力層８５および／または所望の転位を核形成するための臨界厚さ以上の１つ以上の量子井戸を導入することができるかもしれない。このようにして、転位密度は応力と混合物組成の関数であるので、「欠陥」層８１の転位密度を制御できる。
【００４３】
図９を参照すると、欠陥層９１は、高品質エピタキシ構造９０の表面に核形成ソース９２を設け、それから、核形成ソース上で成長されてもよい。核形成ソース９２は、従来のフォトリソグラフィ技術を使用して形成できるパターン化表面９４により設けてもよい。スレディング転位密度は、やや最適な処理パラメータにより欠陥層内で本質的に欠陥を成長するよりむしろ、主要な不適合転位ソースにできる。
【００４４】
他の実施例では、「欠陥」層は、目的に応じて局部応力を隣接する層に導入するために分離相および／または配列相にしてもよい。ＡｌＧａＩｎＰのエピタキシャル成長の例では、ＡｌＧａＩｎＰのランダム混合物の代わりに、ＡｌＧａＩｎＰ相が、ＡｌＰ、ＧａＰ、ＩｎＰおよび３成分ＩＩＩ−Ｖ系の全ての種々な化合物の原子「ストリップ」に分
離できるようにして、成長条件は制御できる。
【００４５】
欠陥層は、高品質エピタキシ構造の頂部に配置する必要はない。欠陥層を表面下の適切な深さ内で組み込むことができる。図１０を参照すると、エピタキシ構造１００は第１量子井戸１０１と、第２量子井戸１０２と、エピタキシ構造内に埋められる欠陥層１０３とを含む。欠陥層１０３は、いくつかの副層から構成してもよい。
【００４６】
欠陥層１０３は、結晶表面と同様の結晶成長方向で特徴の内部混合を許容するために、構造内で異なる深さで配置できる。
【００４７】
図１１を参照すると、次の実施例では、高品質エピタキシ構造１１０の頂部でのエピタキシャル成長欠陥層１１１は、熱アニール後に不純物が隣接層内に拡散できるように不純物で高度にドープされる。例示のドープ層は、ベリリユウムでドープされるＡｌＧａＡｓである。好ましくは、ドーパント準位は、ＱＷＩ効果がデバイス性能を受容できない程度に及ぼされることなく達成できるように１０16ｃｍ-3から１０20ｃｍ-3の範囲にある。移動不純物が量子井戸混合を生じることができる間、この技術は、不純物が吸収センタとして作用できる欠点もあるかもしれない。
【００４８】
図１２を参照すると、欠陥層１２１は、欠陥層１２１内に欠陥を導入するためのエピタキシャル成長温度を変化し、欠陥層を形成するために使用される温度変化が光デバイスの性能に有害な結果をもたらすほど十分に大きくないように与えることで成長されるかもしれない。
【００４９】
高品質レーザ材料の成長のための温度ウインドウと欠陥層の成長が重なると、欠陥層成長のための温度範囲の重なりを使用する明らかな利点がある。
【００５０】
前記の技術の使用により、いくつかの利点が実現される。欠陥およびエピタキシャル成長される半導体材料内に形成される応力層の使用は、半導体構造を混合する比較的に簡単で費用効果の方法を提供する。熱処理温度および表面損傷は、先行技術で説明される誘電法より少ない。
【００５１】
簡単で、より信頼でき、より費用効果があり、且つバンドギャップの同調を得ることができる。空間的に内部混合される範囲は結晶平面と同じく結晶成長方向で得ることができる。
【図面の簡単な説明】
【００５２】
以下本発明の実施を例と添付図面によって説明する。
【図１】頂部で成長される高欠陥密度層を有するエピタキシ構造の概要図を示す。
【図２】高欠陥密度ＡｌＧａＡｓを上層に持つ９８０ｎｍレーザの層構造を示す。
【図３】半導体層の製造のためのフォトリソグラフィおよびエッチング後の図１のエ          ピタキシ構造の概要図を示す。
【図４】シリカ層の付着後および熱処理中の図３のエピタキシ構造の概要図を示す。
【図５】混合ファセット領域を有するレーザ構造の帯域ギャップ図を示す。
【図６】応力層として高欠陥ＡｌＧａＩｎＰ層を有するエピタキシ構造の概要図を示          す。
【図７】頂部に成長されるＧａＩｎＡｓＰの高欠陥密度層を有するＩｎＰに基づくエ          ピタキシ構造の概要図を示す。
【図８】応力を受けるＱＷで成長される高欠陥密度層を有するエピタキシ構造の概要          図を示す。
【図９】パターン化された表面と頂部で成長される半導体材料を有するエピタキシ構          造の概要図を示す。
【図１０】基板に近くＱＷに接近して配置される欠陥層を有する２重ＱＷ系の概要図          を示す。
【図１１】頂部で成長される不純物でドープされる高欠陥密度層を有するエピタキシ          構造の概要図を示す。
【図１２】混合を生じるために成長温度を、かなり低下することにより成長される高          欠陥密度層を有するエピタキシ構造の概要図を示す。
【符号の説明】
【００５３】
１１  付加層
１５  レーザ構造
１６  高品質エピタキシ構造
１７  欠陥層
３０  空間的定義区域
４０  ＳｉＯ2層
５０  レーザデバイス
５１  ファセット端部
５２  ファセット端部
５３  レーザ空洞導波管領域
６０  高品質エピタキシＧａＡｓ構造
６１  欠陥層
７１  欠陥層
８１  欠陥層
８５  応力層
９０  高品質エピタキシ構造
９１  欠陥層
９２  核形成ソース
【図１】
2006505134.tif 000003
【図２】
2006505134.tif 000004
【図３】
2006505134.tif 000005
【図４】
2006505134.tif 000006
【図５】
2006505134.tif 000007
【図６】
2006505134.tif 000008
【図７】
2006505134.tif 000009
【図８】
2006505134.tif 000010
【図９】
2006505134.tif 000011
【図１０】
2006505134.tif 000012
【図１１】
2006505134.tif 000013
【図１２】
2006505134.tif 000014
【国際調査報告】
2006505134.tif 000015
2006505134.tif 000016
2006505134.tif 000017