(57)【要約】フェロキャパシタの形成のための方法であり、基板、底部の電極層１、フェロ電気層３およびトップの電極５を含む構造に対して第１のハードマスク要素７を堆積することを備える。RIEエッチングは、トップの電極５およびフェロ電気層３の部分を除去するために実行される。次に、第２のハードマスク要素９は、第１のハードマスク要素上に堆積される。第２のハードマスク要素は、エッチバックプロセスにより丸くされ、そのテーパー角は、７５から８７°の範囲に制御される。第２のRIEエッチングプロセスは、底部の電極１の部分を除去するために実行される。第２のハードマスク要素９の丸みにより、エッチングされた底部の電極１の側部に低い残存が形成される。
2006521687.tif 000002
【特許請求の範囲】
【請求項１】
フェロキャパシタの形成のための方法であり、
基板、底部の電極層、フェロ電気層およびトップの電極層の順で含む構造に対して第１のハードマスク要素を堆積するステップ、
トップの電極層およびフェロ電気層をエッチングするステップ、
第１のハードマスク要素上に、それよりも幅の広い第２のハードマスク要素を形成するステップ、
第２のハードマスク要素のそれらのコーナーを丸くするために、その第２のハードマスク要素の形状を変形するステップ、および
底部の電極層をエッチングするステップを備える方法。
【請求項２】
ハードマスク層上にレジストを堆積すること、およびレジストにより覆われていないハードマスク層の部分をエッチングすることを含むプロセスにより、第２のハードマスク要素が形成され、第２のハードマスク要素の形状を変形するステップは、レジストを除去し、そしてそのハードマスク要素を、底部の電極層がエッチングされる前に、別のエッチングステップに供する請求項１記載の方法。
【請求項３】
ハードマスク層上にレジストを堆積すること、およびレジストにより覆われていないハードマスク層の部分をエッチングすることを含むプロセスにより、第２のハードマスク要素が形成され、そのエッチングは、底部の電極層がエッチングされる前に、そのエッチングで第２のハードマスク要素の形状を変形するレベルに、レジストの厚さを減じる請求項１記載の方法。
【請求項４】
底部の電極層がエッチングされる時、第２のハードマスク要素が、それらのエッジで７５から８７°の範囲の初期のテーパー角を有する請求項１記載の方法。
【請求項５】
底部の電極層がエッチングされる時、第２のハードマスク要素が、それらのエッジで７８から８３°の範囲の初期のテーパー角を有する請求項１記載の方法。
【請求項６】
底部の電極がエッチングされる前に、第２のハードマスク要素のテーパー角を変更するステップを備える請求項４記載の方法。
【請求項７】
第２のハードマスク要素のテーパー角が、エッチングプロセスの間に、エッチングガスの流速および圧力を制御することにより変更される請求項６記載の方法。
【請求項８】
第２のハードマスク要素のテーパー角が、追加のエッチングステップにより低減される請求項６記載の方法。
【請求項９】
第２のハードマスク要素の形状の変更の間、第２のハードマスク要素のトップの２から３５％が丸くされる請求項１記載の方法。
【請求項１０】
請求項１による方法で形成されたフェロキャパシタを含むフェロ電気デバイス。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
[発明の分野]
１つ以上のフェロキャパシタを含むフェロ電気デバイスのための組立プロセスおよび組立プロセスによって生成されたフェロ電気デバイスに関する。
【０００２】
[発明の背景]
基板(しばしばバリアフィルムを含む)上に以下の層を堆積することにより形成されたフェロ電気キャパシタを含むFeRAMデバイスおよび高いkのDRAMデバイスのようなフェロ電気デバイスを提供することは公知である。底部の電極層、フェロ電気層、およびトップの電極層、ハードマスク要素、典型的に形成される Tetraethyl Orthosilicate (TEOS)が、電極層上に堆積され、そして、ハードマスクの下に位置しない、底部の電極層、フェロ電気層およびトップの電極層の部分を除去すべく、その構造をエッチングするために用いられる。そのエッチングは、トップの電極を切り離し、複数のトップの電極にする。底部の電極も切り離し、複数の底部の電極にする。また、フェロ電気層を切り離し、トップの電極と底部の電極とのそれぞれの一対により積層されるフェロ電気要素にする。
【０００３】
二つのステージのエッチングプロセスを用いてこのエッチングプロセスを行うことは周知であり、第１のステージでは、トップの電極をエッチングするために、第１のハードマスクを用い、第２のステージでは、底部の電極をエッチングするために第２のハードマスクを用いる。
【０００４】
そのようなプロセスの第２のステージは図１(a) から １(e)に示される。図１(a)に示されるように、構造をエッチングする第１のステージに続いて、基板６(一般にバリア層および、底部の電極をデバイスの多の要素に電気的に接続するために下方に延在するプラグを備える)を覆う底部の電極層１が形成される。
【０００５】
底部の電極層１の上には、フェロ電気層３およびトップの電極層５が位置する。トップの電極層６およびフェロ電気層３は、第１のハードマスク要素７および、反応性イオンエッチング(RIE)のようなエッチングプロセスを用いて既にエッチングされている。
【０００６】
底部の電極１をエッチングするために用いた第２のハードマスク要素を形成するプロセスは、TEOS層４を堆積することで開始し、そして、リソグラフィックプロセスにより、その部分をレジスト８で覆う。次に図１(b)で示されるように、TEOS層４はエッチングされ、保護されたレジスト８の下の部分を除去する。その部分は第２のハードマスク要素９である。次に図１(c)で示されるように、そのレジスト８は、除去される("アッシング"処理という)。図１(a) から１(c)で示したプロセスは、"ハードマスクの開口"(つまり、第２のハードマスク要素９の形成である。第２のハードマスク要素９は、αで示した初期のテーパー角度を持つ。第２のハードマスク要素９は、第１のハードマスク要素７よりも幅が広く、その結果、第２のハードマスク要素９の外側エリアでフリンジ１１が存在し、底部の電極１と直接に接触する。
【０００７】
第２のハードマスク要素９は、その後、RIEプロセスのような第２のエッチングプロセスにより、底部の電極１をエッチングするために用いられる(これは"底部の電極RIEエッチング"と呼ぶ)。αの値によると、結果として生じる構造は、図１(d) か１(e)に示される。初めは、図１(c)に示されるように、第２のハードマスク要素９には明確なコーナー１５があるが、第２のエッチングのプロセスの間に、それらは丸くなる。
【０００８】
フェロキャパシタを組み立てるのに二つのステージを用いた利点の１つは、フリンジ１１の幅を容易に調節できることである。また、底部の電極1の残存の部分の側の角度を選択することができる。これは、図１(d) および１(e)から理解できる。困難なマスク要素９がおよそ９０°である秒の先細の形の角度αであるなら、第２のハードマスク要素９のテーパー角度αが、殆ど９０°であるなら、その角度は、図１(d)で示されるように、およそ９０°である底部の電極の側面のテーパー角βに導く。第２のハードマスク要素９のテーパー角αがより小さいなら、同様により小さい底部の電極１の側部のテーパー角βに導く。高いテーパー角αの場合、フリンジ１１はより広くなり、第２のハードマスク要素９によってフリンジに与えられる保護のために、底部の電極１への損傷を少なくする。
【０００９】
しかしながら図１(d)をより詳しく観察すると、第２のハードマスク要素９のテーパー角が高い場合、第２のハードマスク要素９の側部と、底部の電極１の上に、厚い残存１３が存在する。これは残存がそのような固いマスクの上に容易に蓄積するからである。これらの残存は、プラグの酸化などのその後のステージでのデバイスの組立プロセスに問題を引き起こす。
【００１０】
図１(a)から１(e)で示されたプロセスのその変形は既知であることに注目でき、各々の第２のハードマスク要素９の下に、複数のフェロキャパシタが存在できる。そのような２つのコンデンサー要素１０、１２は図１(f)で見つかり、それぞれ図１(a)の要素３、５、７の構造を持つ。底部の電極１のエッチングがあとに続いていて、ハードマスクの開口が実行されるとき、これは図１(g)で見られた構造につながる。
【００１１】
[発明の概要]
この発明は、上の問題に対処すること目的とする。一般的な用語で述べると、この発明は、２つのステージのエッチングプロセスは、底部の電極エッチングの前に、第２のハードマスク要素を丸くするためのプロセスを含んで、実行されるべきである。底部の電極のエッチングが開始する時、第２のハードマスク要素は、７５°から８７°の範囲のテーパー角度を持つ。
【００１２】
テーパー角が比較的高いので、比較的少ない損害でコンデンサーを形成することができる。しかしながら、私たちは、丸めのプロセスのため、残存の形成が劇的に抑えられることがわかった。これは、第２のハードマスク要素の側面の上部に、残存が堅く形成されるためである。
【００１３】
丸めのプロセスは、ここではエッチバックプロセスと呼ばれる。この方法では、第２のハードマスク要素を形成するために使用されたレジストは、完全に除去されるか、(例えばエッチングプロセス自身の間に)第２のハードマスク要素がもはや完全に保護できない程度まで、厚さが部分的に低減される。そして更に、底部の電極へのエッチングプロセスの前に、RIEエッチングが、第２のハードマスク要素に実施される。
【００１４】
第２のハードマスク層のエッチングの間に、O2の流速およびチャンバー圧を制御するなどして、テーパー角αを制御できる。選択的、テーパー角αを制御は、(例えば、ハードマスク素子が丸くされた後で、かつ、底部の電極のエッチングの前に)エッチングステップから分離したプロセスのステップ(アッシングステップの後で、殆ど９０°から選択された値にテーパー角に調整するために、低バイアスのCF4エッチングステップを用いて)により制御できる。
【００１５】
この発明の好ましい特徴を、図示目的ための以下の図面に関連して次に述べる。
【００１６】
[実施例の詳細な説明]
この発明の第１の実施例は図２(a)から(d)に示され、対応するアイテムの記述のためにこれらは図１(a)から１(f)で用いた参照番号に対応する。各々が第２のハードマスク要素９のもとにある２つのフェロキャパシタが形成されているが、この発明は当然、この点に制限されず、各々の第２のハードマスク要素９のもとに、単一のキャパシタが形成されてもよい。図２(a)では、バリア層１４(これは図１(a)の基板の上の層である)が示される。
【００１７】
図２(a)の構造は、その上に実施されるハードマスクの開口構造が異なることを除けば、図１(f)と同一である。実際に、図２(b)で示されるように、ハードマスク層４は、RIEプロセスにより、単に部分的にエッチングされ、その結果、第２のハードマスク要素９を形成することに加えたプロセスは、レジスト要素８から離れて留まる層４の部分２１を残す。そのレジスト８は、このステップで減少するが、第２のハードマスク要素9を保護するためにはまだ十分であり、その結果、第２のハードマスク要素のコーナー１５はまだ丸くない。
【００１８】
次に、図２(c)で示された構造に形成するために、レジスト８は除去(アッシング)される。
【００１９】
第２のハードマスク要素９のコーナー１５を丸くして、丸いコーナー１７を持つ図２(d)の構造を形成するために、次に、第２のRIEエッチングのステップが実施される。このステップはまた、層４の部分２１を除去する。
【００２０】
底部の電極１のRIEエッチングは、次に通常の方法で実行される。しかしながら、第２のハードマスク要素９のコーナー１５の丸みのために、ほとんどどんな残存も形成されない。
【００２１】
図３(a)への図３(d)はこの発明の第２の実施例を示す。この実施例では、図３(a)で示した初期の構造は、レジスト８が薄いことを除いて、図２(a)と同一である。これは、図３(b)で示した構造からハードマスク層４を部分的に除去する第１のRIEエッチングステップのあとでは、残存のレジスト８は極めて薄く、第２のハードマスク要素９を十分に保護するには薄すぎる。
【００２２】
別のエッチングは継続し、図３(c)で示されるように、薄いレジストは次第により薄くなり、その結果、レジスト８は、第２のハードマスク要素８に保護をほとんど与えない。コーナー１５は、このプロセスの間に次第により丸くなる。このプロセスは、図３(d)に示した構造を与えるために、レジストが完全に除去されるまで(レジスト８の幾分かの残存は更に別のステップで)、または除去された後も継続する。
【００２３】
図３(a)から３(d) および図４(a)から図４(d)は、テーパー角αを減じることを含む。これは、O2の流速およびチャンバー圧を制御することにより、第２のハードマスク要素のエッチングの(図３(a)から図３(d)へ進行するプロセス全体の間に)副作用としてかもしれない。代わりに(追加的に)、テーパー角を変更するために、それは特に追加のプロセスのステップによるかもしれない。追加的なプロセスのステップは、アッシングステップの後で、殆ど９０°から選択された値のようにテーパー角を調節するために、低バイアスのエッチングステップ(例えば、CF4または、別のフッ素または塩素化合物を使用して)であってもよい。
【００２４】
８３°のテーパー角を持つ第２のハードマスク要素１１を用いて図２による方法により、生成されたフェロキャパシタの走査電子顕微鏡(SEM)像であり、これに続いて、層４の最高１２％が丸くされるエッチバックプロセスがなされる。つまりカーブしたコーナー１５の最低部分が、第２のハードマスク９のトップから層４の厚さの１２％である。この結果、７６°のテーパー角βで底部の電極がエッチングされる。
【００２５】
実験的に、テーパー角αが７５°から８７°の範囲で、かつ、層４のトップ２から３５％で第２のハードマスク要素のコーナーを取り除くために、エッチバックプロセスが実行された時に、良い結果が得られることが判明した。最も好ましくは、テーパー角は７８°から８３°の範囲で、そして、エッチバックプロセスは、層４のトップ５から２０％で第２のハードマスク要素のコーナーを除去できる。
【００２６】
底部電極１は、多分、連続した層のlr/lr/lr02/Pt、lr/lr/Ptまたはlr/Ptなどのように、複数の層の構造を形成する。lr/lr/Pt構造は、著しく低い残存を提供するので望ましい。 しかしながら、この発明は底部の電極の構成に制限されない。
【００２７】
私たちは、特に第２のハードマスク要素９の厚さが、底部電極層の厚さの２倍から６倍の間にあるとき、かつ、底部点局層の合計厚さが１００nmから３００nmの範囲のときに、良い結果が得られるのが判明した。
【図面の簡単な説明】
【００２８】
【図１】図１(a) および１(f)からなり、フェロキャパシタの形成プロセスを示す。
【図２】図２(a) から２(d)からなり、この発明の第１の実施例である方法を示す。
【図３】図３(a) から３(d)からなり、この発明の第２の実施例である方法を示す。
【図４】図２による方法により生成されフェロキャパシタの走査電子顕微鏡(SEM)を示す。
【符号の説明】
【００２９】
１：底部の電極層
３：フェロ電気層
４：ハードマスク層
５：トップの電極
８：レジスト要素
９：第２のハードマスク要素
１４：バリア層
１５：コーナー
１７：丸いコーナー
2006521687.tif 000003
2006521687.tif 000004
2006521687.tif 000005
2006521687.tif 000006
2006521687.tif 000007
【図４】
2006521687.tif 000008
【手続補正書】
【提出日】平成17年2月17日(2005.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フェロキャパシタの形成のための方法であり、
基板、底部の電極層、フェロ電気層およびトップの電極層の順で含む構造に対して第１のハードマスク要素を堆積するステップ、
トップの電極層およびフェロ電気層をエッチングするステップ、
第１のハードマスク要素上に、それよりも幅の広い第２のハードマスク要素を形成するステップ、
第２のハードマスク要素のそれらのコーナーを丸くするために、その第２のハードマスク要素の形状を変形するステップ、および
底部の電極層をエッチングするステップを備える方法。
【請求項２】
第２のハードマスク要素の形状を変形するステップは、第２のハードマスク層を堆積し、そして、第２のハードマスク層上に第２のレジストを堆積する請求項１記載の方法。
【請求項３】
第２のレジストにより覆われていない第２のハードマスク層の部分をエッチングすることを更に備える請求項１記載の方法。
【請求項４】
第２のハードマスク素子の形状を変更するステップは、底部の電極層がエッチングされる前に、第２のレジストを除去し、そして、第２のハードマスク素子を別のエッチングプロセスに供する請求項３記載の方法。
【請求項５】
そのエッチングは、底部の電極層がエッチングされる前に、そのエッチングで第２のハードマスク要素の形状を変形するレベルに、レジストの厚さを減じる請求項３記載の方法。
【請求項６】
第２のレジスト層で覆われていない第２のハードマスク層の部分のエッチングは、第２のレジストを薄くし、そして、第２のレジストで覆われていない底部の電極上に、第２のハードマスク要素の一部を残す請求項３記載の方法。
【請求項７】
底部の電極層がエッチングされる時、第２のハードマスク要素が、それらのエッジで７５から８７°の範囲の初期のテーパー角を有する請求項１記載の方法。
【請求項８】
底部の電極層がエッチングされる時、第２のハードマスク要素が、それらのエッジで７８から８３°の範囲の初期のテーパー角を有する請求項１記載の方法。
【請求項９】
底部の電極がエッチングされる前に、第２のハードマスク要素のテーパー角を変更するステップを備える請求項７記載の方法。
【請求項１０】
第２のハードマスク要素のテーパー角が、エッチングプロセスの間に、エッチングガスの流速および圧力を制御することにより変更される請求項９記載の方法。
【請求項１１】
第２のハードマスク要素のテーパー角が、追加のエッチングステップにより低減される請求項９記載の方法。
【請求項１２】
第２のハードマスク要素の形状の変更の間、第２のハードマスク要素のトップの２から３５％が丸くされる請求項１記載の方法。
【請求項１３】
請求項１による方法で形成されたフェロキャパシタを含むフェロ電気デバイス。
【国際調査報告】
2006521687.tif 000009
2006521687.tif 000010