(57)【要約】本発明は、周波数変調信号を復調する復調器であって、少なくとも位相検出器、ループフィルタ及び電圧制御発振器機能ＶＣＯ′を含むフェーズロックループＰＬＬを有する復調器において、上記電圧制御発振器機能ＶＣＯ′は、調整可能な利得を有していることを特徴とする復調器に関する。本発明により、復調された信号処理手段の入力のところに複合利得調整可能増幅器を従来態様で用いた場合に生じる欠点を無くすことができる。用途は、変調信号の復調、無線電話、ホームネットワークである。
2006505176.tif 000002
【特許請求の範囲】
【請求項１】
周波数変調信号を復調する復調器であって、少なくとも位相検出器、ループフィルタ及び電圧制御発振器機能ＶＣＯを有するフェーズロックループを含む復調器において、前記電圧制御発振器機能ＶＣＯは、調整可能な利得を有していることを特徴とする復調器。
【請求項２】
前記電圧制御発振器機能ＶＣＯの利得は、プログラム可能な相互コンダクタンスを利用して調整可能であることを特徴とする請求項１記載の復調器。
【請求項３】
プログラム可能な相互コンダクタンスは、固定相互コンダクタンス、電流乗算器を含み、前記プログラム可能相互コンダクタンスの出力は、前記乗算器の少なくとも１つの出力の組合せを加算する加算ユニットの出力であることを特徴とする請求項２記載の復調器。
【請求項４】
前記第２の電流は、ディジタル式にプログラム可能なスイッチを用いて前記電流乗算器の中間出力から取り出されることを特徴とする請求項３記載の復調器。
【請求項５】
前記スイッチは、ＭＯＳスイッチであることを特徴とする請求項４記載の復調器。
【請求項６】
周波数変調信号を受信することができる電子デバイスにおいて、前記信号の復調は、請求項１〜５のいずれかに記載の復調器により行われることを特徴とする電子デバイス。
【請求項７】
周波数変調信号を復調する方法であって、少なくとも１つの位相検出器、ループフィルタ及び電圧制御発振器機能ＶＣＯを有するフェーズロックループの入力のところに前記周波数変調信号を印加するステップと、利得が調整可能な電圧制御発振器機能ＶＣＯの利得を増大させることにより周波数変動を増大させるステップと、前記フェーズロックループの出力のところに復調信号を生じさせるステップとを有することを特徴とする方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の分野〕
本発明は、変調信号の復調及び得られた復調信号の増幅の分野に関する。本発明は特に、これら機能を実行する回路又は１組の回路のアーキテクチャに関する。本発明は、特にその種々の用途のうちで、例えば無線信号、電気通信信号、電話信号、音声ベースバンド信号、ワイヤレスアナログ信号、ビデオ信号等のような変調信号の受信に関する。本発明は更に又、かかる信号の受信システムに関する。かかる受信システム又は装置は、例えばＤＥＣＴであるワイヤレス規格の電話、例えば無線レシーバ、ワイヤレスコントローラであるのがよい。低コストのワイヤレス通信も又、本発明から利益を得ることができる。本発明は又、変調信号を復調し、得られた復調信号を増幅する方法を提案する。
【０００２】
〔発明の背景〕
図１は、変調信号を復調し、次に得られた復調信号を増幅する標準型アーキテクチャを示している。
【０００３】
かかる標準型アーキテクチャは例えば、フィリップス半導体社からのＵＡＡ３５１５のデータシートに具体化されて記載されている。かかるアーキテクチャでは、復調は、位相検出器（又は位相比較器）ＰＤＴ、ループフィルタＬＦＩ及び電圧制御発振器機能ＶＣＯを含む従来型フェーズロックループ（位相同期回路）を用いて復調器ＤＥＭによって行われる。次に、復調信号ＦＤＭを第１の増幅器段Ｇ１に印加し、この第１の増幅器段は、高利得増幅器Ｇ∝及び受動素子Ｃ１，Ｒ１，Ｒ２から成る。集積回路技術では、受動素子を用いることは一般に、図１に示すように少なくとも２つの接続ピンＰ１，Ｐ２を用いることを意味する。次に、中間フィルタＩＮＦを用いて増幅器段Ｇ１の出力を複合利得制御増幅器ＧＧＣを含む第２の増幅器段Ｇ２に従前どおり接続する。この場合、第２の増幅器段は、プロセッサＰＲＯに接続され、このプロセッサは、かかる信号を処理してこの信号を利用できるようにする。
【０００４】
かかるアーキテクチャは、２つの接続ピンが必要であり、また、ＰＣＢ上に見受けられる外部部品が必要であり、かかる外部部品は、更にこれらの時定数（この時定数は、Ｒ１Ｃ１の乗算値よりも一層大きく、しかも音声信号を歪めないように高くなければならない）を加え、しかも、雑音床特性(noise floor characteristics)を劣化させる場合の多い複合利得制御増幅器が設けられなければならないという欠点をもたらす。
【０００５】
〔発明の概要〕
本発明の目的は、変調信号の復調、得られた復調信号の増幅を行う新規なアーキテクチャを提案することにあり、このアーキテクチャは、上述のアーキテクチャの欠点を備えておらず、最後に用いられる信号の質を高めることができる。
【０００６】
この目的のため、本発明は、周波数変調信号を復調する復調器であって、少なくとも位相検出器、ループフィルタ及び電圧制御発振器機能ＶＣＯを有するフェーズロックループを含む復調器において、上記電圧制御発振器機能ＶＣＯの利得は、調整可能であることを特徴とする復調器を提供する。
【０００７】
上記の調整可能な利得が電圧制御発振器機能ＶＣＯで実現されることにより、周波数変調信号の周波数変動を増幅させることができる。その結果、復調された周波数変調信号は、フェーズロックループからの出力時に増幅される。調整可能な利得は、電圧制御発振器機能の範囲内において種々の手法で実現可能である。
【０００８】
有利な実施形態によれば、電圧制御発振器機能ＶＣＯの調整可能な利得は、プログラム可能な相互コンダクタンスを利用して調整可能である。この有利な実施形態では、電圧制御発振器機能ＶＣＯは、プログラム可能な相互コンダクタンスからの電流出力により制御される。上記プログラム可能な相互コンダクタンスにより、電流への電圧の変換が可能であり、かかる変換により、増幅が望むほどの低い電流が生じる。上記プログラム可能な相互コンダクタンスの上記出力電流の重要度が低ければ、増幅と周波数変動の関係が最も重要になる。上記有利な実施形態は、無線通信で用いられる標準中間周波数ＩＦ、即ち４５０ｋＨｚ、１０．７ＭＨｚに特に適合している。
【０００９】
本発明の好ましい実施形態によれば、プログラム可能な相互コンダクタンスは、固定相互コンダクタンス、電流乗算器を含み、上記プログラム可能相互コンダクタンスの出力は、上記乗算器の少なくとも１つの出力の組合せを加算する加算ユニットの出力である。
【００１０】
有利な具体化例では、上記第２の電流は、ディジタル式にプログラム可能なスイッチを用いて前記電流乗算器の中間出力から取り出され、好ましくはＭＯＳスイッチである。この場合、上記ＭＯＳスイッチのコマンドは、例えば所与のビット数のディジタルコマンドによって得ることができ、かかるビットは、上記ＭＯＳスイッチの活性化に対応している。
【００１１】
本発明は又、周波数変調信号を受信することができ、この信号の復調が、上述の復調器により行われる電子デバイスに関する。周波数変調信号を復調する本発明の方法も又提案され、この方法は、少なくとも１つの位相検出器、ループフィルタ及び電圧制御発振器機能ＶＣＯを有するフェーズロックループの入力に上記周波数変調信号を印加する段階と、利得が調整可能な電圧制御発振器機能ＶＣＯの利得を増大させることにより周波数変動を増大させる段階と、上記フェーズロックループの出力のところに復調信号を生じさせる段階とを有する。
【００１２】
以下において、添付の図面を参照して本発明を詳細に説明する。
【００１３】
〔実施形態の説明〕
図１は、従来技術にかかる、復調器ＤＥＭの標準型アーキテクチャを示し、複合利得制御増幅器ＧＧＣを含む専用の第２の増幅器段Ｇ２で復調信号の増幅が続く。この図については上述した。
【００１４】
一用途では、復調器は、次の周波数変調信号を受け取る。
ＦＭ＝Ａ・ｃｏｓ［２πｆｃｔ＋（ｆdev／ｆmod）ｓｉｎ（２πｆmodｔ）］
【００１５】
ｆdevは、周波数のずれであり、ｆmodは、変調周波数であり、ｆｃは、電圧制御発振器機能ＶＣＯの中心周波数である。この中心周波数ｆｃは、機能ＶＣＯに含まれる発振器の固有発振周波数又は機能ＶＣＯに含まれる発振器のＭで除算された自己発振周波数であるのがよく、上記固有発振周波数は、中心周波数ｆｃのＭの数倍に等しく、上記発振器の次に除数Ｍの除算器が配置されている。この場合、機能ＶＣＯは、除算器を含むと考えられる。中心周波数が受信した信号の変調周波数であるようにする電圧制御発振器機能ＶＣＯについて知られているいかなる構造も最新技術及び本発明において具体化できる。本発明は、かかる手段とは無関係であって、電圧制御発振器機能の周波数の中心を変調周波数に置く補足的特徴を有する。
【００１６】
オーディオプロセッサＰＲＯの入力信号は次の通りである。
（ｆdev／ＫVCO）・Ｇ１・Ｇ２・ｓｉｎ（２πｆmodｔ）
【００１７】
ＫVCOは、ＶＣＯの利得であり、この利得は、最新技術では不変である。Ｇ１，Ｇ２は、ここでは、２つの増幅器段Ｇ１，Ｇ２の利得値を表わしている。利得Ｇ２は、オーディオプロセッサＰＲＯでの信号入力の増幅に適合するよう調整可能である。利得調整の振幅の中心は、有利にはオーディオプロセッサＰＲＯの出力のところに具体化される活用システムによる最も一般的な所要増幅レベルに対応した平均値に置かれる。かかる活用システムは例えば、ラウドスピーカ付きイヤホンであるのがよい。この場合、増幅器段Ｇ２の利得の調整により、利得をこの平均値付近で増減することができる。
【００１８】
かかるアーキテクチャには幾つかの欠点がある。このアーキテクチャは従前通り、外部受動素子Ｒ１，Ｒ２，Ｃ１及びこれら外部受動素子との接続を行うための２つの出力ピンを必要とする。このアーキテクチャは、整定時間の面においてＲ１、Ｃ１の時定数によって制限される。これは、例えば電話の待機モードに対し大きな影響力をもっている。このアーキテクチャは、第２の増幅器段Ｇ１中に複合利得制御増幅器ＧＧＣを更に必要とする。かかる複合増幅器ＧＧＣのＤＣオフセットは、オーディオプロセッサの雑音床性能を制限する。利得制御装置が出力ピンの後に用いられているので、この出力ピン上の信号レベルは、本発明の場合よりも低い。これにより、ＰＣＢ上での接地音声はね返りに対するアーキテクチャの堅牢さ(robust)が低くなる。本発明により、非常に単純な新規アーキテクチャで高品位復調及び復調信号の増幅を行ってこれらの欠点を全て解決することができる。
【００１９】
本発明により達成される主要機能は、周波数変調信号の復調であり、出力信号の利得制御は、電圧制御発振器機能ＶＣＯ内においてフェーズロックループ方式で直接行われる。
【００２０】
図２は、本発明の一体形利得制御装置を備えた復調器ＤＥＭ′の新規なアーキテクチャを示している。フェーズロックループは、利得が調整可能な電圧制御発振器機能ＶＣＯ′を有している。この調整可能な利得により、電圧制御発振器機能ＶＣＯ′の利得を増減させてフェーズロックループ内のオーディオプロセッサＰＲＯの入力のレベルを直接適合させることができる。かかる利得調整可能型電圧制御発振器機能ＶＣＯ′を種々の態様で具体化できる。
【００２１】
次に、有利な実施形態が図３に提案されている。この実施形態は、標準中間周波数ＩＦ変調信号（例えば、４５０ｋＨｚ，１０．７ＭＨｚ）に特に適合している。電圧制御発振器機能ＶＣＯ′は、弛緩発振器ＲＯを含む。弛緩発振器は、当業者には公知である。これは、電流により充電されたり放電されるキャパシタによって構成される。この充放電は、発振器の周期を表わしている。上述したことで分かるように、本発明とは関係なく、電圧制御発振器機能ＶＣＯ′の周波数の中心を受信信号の変調信号に置くために上記弛緩発振器ＲＯの次に電流分割器を配置するのがよい。弛緩発振器ＲＯの機能は、２つの電流の和、即ち、ＶＣＯ′の周波数の中心を従前通り変調周波数に置くことができるようにするＩとフェーズロックループから到来し、周波数変調に起因する周波数変動を表わすＩＧＭの和によって制御される。本発明によれば、電流ＩＧＭは、プログラム可能な相互コンダクタンスＧＭ１を通過する。プログラメーションデータ（programmation data）ＰＧに従って、相互コンダクタンスＧＭ１は、上記ループフィルタの出力と基準電圧ＶＲＥＦの電圧差が所与の場合、多少なりとも重要な電流ＩＧＭのプログラメーションデータＰＧに対する依存性をもたらす機能を有する。この場合、電圧制御発振器機能ＶＣＯ′の利得は、プログラム可能な相互コンダクタンスＧＭ１の値に比例する。プログラム可能な相互コンダクタンスＧＭ１の特定の且つ好ましい使用法について以下に説明する。
【００２２】
図４は、プログラム可能な相互インダクタンスＧＭ１の好ましい使用法を示している。上記プログラム可能な相互インダクタンスＧＭ１は、最新技術において従来公知の固定相互インダクタンスＧＭ２を含む。この固定相互インダクタンスの出力は、電流ＩＧＭ２である。図１の説明において上述したように、必要とされる増幅は、このオーディオプロセッサの出力のところに利用可能な信号を得るために、一般に専らオーディオプロセッサの入力信号のレベルを適合させることである。図２に示された本発明のアーキテクチャによれば、オーディオプロセッサの入力信号は以下に等しい。
（ｆdev／ＫVCO）・Ｇ・ｓｉｎ（２πｆmodｔ）
【００２３】
ＫVCOは、ここでは調整可能である。その値は中心がオーディオプロセッサＰＲＯの出力のところに具体化された活用システムによる最も一般的な所要増幅レベルに対応した平均値を実施可能にする値に置かれる必要がある。ＫVCOの変動の振幅も又求めることができる。例えば、これは以下において、電流ＩＧＭ２がＫVCOの最大値に一致し、その結果オーディオプロセッサの入力信号の最小値に一致するＩＧＭの最大値であると考えられる。この場合、上記プログラム可能相互インダクタンスＧＭ１は有利には、この特定の例では、入力の各々のところに１／２N（Ｎ＝１）とｎの比を表わす２進加重電流乗算器ＭＵＬを更に含む。かかる定義は本明細書では、ＩＧＭ２／２Nに等しい電流が乗算器ＭＵＬの出力ｎ上に得られることを意味し、ｎは、区間［１：Ｎ］に含まれる。この実施形態では、カレントミラーのような従来型電流倍増手段を本発明に使用することができる。本発明の好ましい実施形態によれば、スイッチＳ［ｎ］は、乗算器の出力に接続されている。この場合、これらスイッチは、加算ユニットＳＵＭにリンクされる。スイッチは、ｎビットで作られたプログラメーションデータＰＧによって制御される。図４では、分かりやすくするために、単一の出力ｎ及び単一のスイッチが示されていることに注目されたい。加算ユニットＳＵＭは、上記スイッチに接続されている。加算ユニットＳＵＭの出力電流ＩＧＭは、
【数１】
2006505176.tif 000003
に等しい。例えば、３ビットコード１０１のプログラメーションデータＰＧの場合、出力電流ＩＧＭは、ＩＧＭ２×（１×１／２＋０×１／４＋１×１／８）＝０．６２５ＩＧＭ２である。上記出力を永続的に加算ユニットＳＵＭにも接続することができる。
【００２４】
加算ユニットＳＵＭは、永続的に接続された出力又はスイッチを介して接続された出力の数と同数の電流を加算することができる。乗算器ＭＵＬの出力の任意の組合せが本発明に従って可能である。本発明によれば、乗算器の任意の種類の出力も又利用できる。乗算器ＭＵＬの出力は、乗算器入力電流ＩＧＭ２の任意の倍数であってよい。この場合、ＩＧＭの調整の振幅は、和によって得ることができる限度によって定義された電流間隔によって定義される。この間隔の中心は有利には、上述の平均値に置かれる。
【００２５】
また、ＩＧＭ２は、取り得る中で高い所要利得に一致する最小値である場合がある。この場合、乗算器は例えばＩＧＭ２を提供し、和はＩＧＭ２の整数倍である。本発明の乗算器は又、その出力のところにＩＧＭ２の任意の倍数値をもたらすことができ、かかる倍数値は次に本発明に従って加算される。この場合、例えば、次式が成り立つ。
【数２】
2006505176.tif 000004
【００２６】
例えば、３ビットコード１０１の場合、出力電流は、ＩＧＭ２×（１×４＋０×２＋１×１）＝７×ＩＧＭ２である。
【００２７】
本発明によれば、電圧制御発振器機能ＶＣＯ′は、乗算器を含む。この場合、電圧制御発振器機能ＶＣＯ′の利得の調整は、電流の転流を利用して行われる。利得の減少の結果として、所与の信号について弛緩発振器ＶＣＯに周波数変動の増幅が生じる。その結果、生じた復調信号ＦＤＭは、固定相互インダクタンスＧＭ２で得られた信号に関しカスタマイズ可能な仕方で増幅される。電圧制御発振器機能ＶＣＯ′の利得の変化により、出力利得の変化が生じる。注目されなければならないこととして、最新技術のアーキテクチャにおける第１の増幅器段の増幅器の利得は高くなければならず（従来約２０）、これに対し、Ｇの利得は一般に約１又は２であることが必要とされる。
【００２８】
最新技術と比較した場合、本発明により、受信装置の受信チェーン中のバランスを確立するのに必要な時間を減少させることができる。本発明により、外部素子の時定数による制限を受けないようにすることができて効果的である。本発明により、外部素子を設けないようにすることができる。本発明により、利得制御増幅の機能を１００倍以上に実現させるのに必要なシリコンの寸法を減少させることができる（複合利得制御増幅器を用いないで）。本発明により、複合利得制御増幅器を必要としないようにすることができる。複合利得制御増幅器のＤＣオフセットにより、オーディオプロセッサの雑音床性能に制限がもたらされる。本発明によれば、増幅のＤＣオフセットは、図２のフィルタＩＮＦにより行われるＡＣ結合によってオーディオプロセッサの前で除かれる。利得制御が出力ピンの前で実施されるので、このピン上のシグナルレベルは、最新技術のアーキテクチャの場合よりも高い。これにより、アーキテクチャはＰＣＢ上での接地音声はね返りに対してより堅牢になる。
【００２９】
その結果、本発明の新規なアーキテクチャは、最新技術の欠点を生じないで最新技術で行われる増幅と同等の増幅を可能にする。要約すると、本発明により、シリコン占有度、音声品質、ピン止め数、外部部品及びＰＣＢエリアに関する改善が可能になる。システム電力消費量も又、受信器の整定時間が減少するので減少する（時定数も同様に減少する）。効果的にも待機時間が減少し、電力消費量が減少する。
【００３０】
図５は、本発明の受信装置を示している。この図は、かかる受信装置を非常に概略的に示したものである。この受信装置は、その最小限の構成要素として、少なくとも周波数変調信号ＦＭ（無線周波数ＲＦその他）を受信することができるアンテナＡＮＴと、本発明の復調器ＤＥＭ′と、処理ユニットＰＲＯＣを備えた受信チェーンＲＸとを有している。この受信チェーンＲＸ及び復調器ＤＥＭ′は有利には、オーディオシステムＡＵＤに接続され、復調信号ＦＤＭの使用を可能にする。これは、ラウドスピーカ付きのイヤピースであるのがよい。有利には、受信装置は、有利には処理ユニットＰＲＯＣ及びオーディオシステムＡＵＤにリンクされた伝送チェーンＴＸを更に有する。これは、例えば電話の場合である。この場合、オーディオシステムは、例えばマイクロフォンＭＩＣを更に有する。
【００３１】
図６は、本発明に従って信号を復調する方法のブロック図であり、このブロック図は又、要約書に記載した本発明を概略的に説明している。本発明に従って周波数変調信号を復調する方法は、少なくとも位相検出器（又は位相比較器）、ループフィルタ及び電圧制御発振器機能ＶＣＯ′を有するフェーズロックループＰＬＬの入力に周波数変調信号ＦＭを印加する段階ＩＮＰと、電圧制御発振器機能ＶＣＯ′の利得を調整／減少させることにより周波数変動を増幅させる段階とを有し、かかる電圧制御発振器機能ＶＣＯ′は、調整可能な利得を有し、上記方法は、フェーズロックループＰＬＬの出力のところに復調信号ＦＤＭを生じさせる段階ＯＵＰを更に有する。
【００３２】
厳密な意味で図２に開示されたアーキテクチャ並びに図３及び図４に記載された実施形態は、排他的ではない。同一の目的を達成するために特許請求の範囲に記載された本発明の原理に従って他の変形アーキテクチャ及び実施形態を想到できる。
【図面の簡単な説明】
【００３３】
【図１】従来技術にかかる復調を行い、次に復調信号の増幅を行う標準型アーキテクチャを示す図である。
【図２】本発明の一体形利得制御装置を備えた復調器の新規なアーキテクチャを示す図である。
【図３】プログラム可能な相互コンダクタンスを用いて本発明に従って電圧制御発振器機能の利得を調整する手段の有利な実施形態を示す図である。
【図４】プログラム可能な相互コンダクタンスの好ましい使用法を示す図である。
【図５】本発明の受信装置を示す図である。
【図６】本発明の信号復調方法を示し、更に、要約書に記載された本発明を概略的に説明するブロック図である。
【図１】
2006505176.tif 000005
【図２】
2006505176.tif 000006
【図３】
2006505176.tif 000007
【図４】
2006505176.tif 000008
【図５】
2006505176.tif 000009
【図６】
2006505176.tif 000010
【国際調査報告】
2006505176.tif 000011
2006505176.tif 000012
2006505176.tif 000013