(57)【要約】少なくとも一つの巻き線(P1, S1, S2);を含むトランス(TR1)と、電力の供給源（６０）とトランス（ＴＲ）との間に結合されるスイッチングデバイス（ＦＥＴ１）であって、前記スイッチングデバイス（ＦＥＴ１）は、前記供給源（６０）から前記誘導性コンポーネント（ＴＲｉ）に電力を伝達するために導通状態に前記スイッチングデバイス（ＦＥＴ１）を周期的に駆動するための駆動手段（１００）に結合されるスイッチング手段とを有するスイッチング回路がもたらされる。回路（５０）は、トランス（ＴＲ１）においてもたらされる磁化電流の測定値を決定するための第一のモニタリング装置（１１５）と、前記スイッチングデバイス（ＦＥＴ１）においてもたらされるハードスイッチングの測定値を導き出すための第二のモニタリング装置と、前記磁化電流の測定値及び前記ハードスイッチングの測定値からトランス（ＴＲＩ）を通じて伝達される反射電力の測定値を生成するための信号処理装置(140, 150, 160, 170, 175)とを更に含む。
2006527979.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング回路において反射電力を決定する方法であって、前記回路は、少なくとも一つの巻き線及び少なくとも一つの電力の供給源と前記少なくとも一つの巻き線との間に結合されるスイッチング手段を含む誘導性コンポーネントを有し、前記スイッチング手段は、前記少なくとも一つの供給源から前記誘導性コンポーネントに電力を伝達するために導通状態に前記スイッチング手段を周期的に駆動するための駆動手段に更に結合され、
前記誘導性コンポーネントにもたらされる磁化電流の量を決定するステップと、
前記スイッチング手段にもたらされるハードスイッチングの量を導き出すステップと、
前記磁化電流の量及び前記ハードスイッチングの量から前記誘導性コンポーネントを通じて伝達される反射電力の量を決定するステップと
を有する方法。  
【請求項２】
少なくとも一つの巻き線を含む誘導性コンポーネントと、
少なくとも一つの電力の供給源と前記少なくとも一つの巻き線との間に結合されるスイッチング手段であって、前記スイッチング手段は、前記少なくとも一つの供給源から前記誘導性コンポーネントに電力を伝達するために導通状態に前記スイッチング手段を周期的に駆動するための駆動手段に結合されるスイッチング手段と、
前記誘導性コンポーネントにおいてもたらされる磁化電流の量を決定するための第一のモニタリング手段と、
前記スイッチング手段においてもたらされるハードスイッチングの量を導き出すための第二のモニタリング手段と、
前記磁化電流の量及び前記ハードスイッチングの量から前記誘導性コンポーネントを通じて伝達される反射電力の量をもたらすための処理手段と
を有するスイッチング回路。    
【請求項３】
前記回路は、前記反射電力の量を基準と比較すると共に、動作中、所定の程度のハードスイッチングが前記回路内にもたらされるように前記駆動手段の時間的動作を調整するためのフィードバック制御手段を更に有する請求項２に記載の回路。  
【請求項４】
前記第一のモニタリング手段は、前記少なくとも一つの巻き線の間にもたらされる信号からのエミュレーションによって、前記誘導性コンポーネントにおいてもたらされる前記磁化電流の量を決定するように動作し得る請求項２に記載の回路。  
【請求項５】
前記第一のモニタリング手段は、前記磁化電流の量をもたらすために、前記信号の時間積分を利用するように動作し得る請求項４に記載の回路。      
【請求項６】
前記時間積分は、前記スイッチング手段のスイッチング動作に同期して周期的にリセットされる請求項５に記載の回路。  
【請求項７】
前記第一のモニタリング手段は、前記磁化電流の量をもたらすための少なくとも一つの巻き線と直列に電流検出手段を含む請求項２に記載の回路。  
【請求項８】
前記検出手段は複数のセンサを有し、前記各々のセンサは、当該センサの対応する前記誘導性コンポーネントの巻き線と直列に構成される請求項７に記載の回路。  
【請求項９】
前記複数のセンサによって生成される電流表示信号は、前記磁化電流の量をもたらすために当該センサの各巻き線の巻き数の相対比を考慮して合計される請求項８に記載の回路。
【請求項１０】
前記フィードバック制御手段は、
第一の基準に対して前記ハードスイッチングの量を調整し、
第二の基準に対して前記磁化電流の量とハードスイッチング誤差信号との間の差を調整する  
ように構成され、前記回路の動作を調整するために、前記誤差信号は前記ハードスイッチングの量と前記第一の基準との間の差から導き出される請求項３に記載の回路。  
【請求項１１】
前記第二の基準は、前記少なくとも一つの電力の供給源によってもたらされる電圧、前記スイッチング手段の容量、及び前記誘導性コンポーネントによってもたらされるインダクタンスのうちの少なくとも一つの関数になる請求項１０に記載の回路。    
【請求項１２】
双方向フライバックコンバータのためにもたらされ、前記コンバータは、当該コンバータの誘導性コンポーネントが、前記電力の供給源への、前記スイッチング手段を介した接続のための一次巻き線及び少なくとも一つの二次巻き線を含むトランスになるように構成され、前記磁化電流の量及び前記ハードスイッチングの量は、動作中、前記少なくとも一つの二次巻き線において生成される信号からもたらされる請求項１２に記載の回路。    
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路において反射電力を決定する方法に関し、特に限定はされないが、本発明は、双方向フライバックコンバータ（flyback converter）及びバック（降圧）型コンバータ（buck-type converter）のようなスイッチング回路において反射電力を決定する方法に関する。更に本発明は、前述の方法を利用するスイッチング回路、例えばスイッチモード電源（電力供給（給電）器）（スイッチモードパワーサプライ（switch mode power supply (SMPS)））にも関する。
【背景技術】
【０００２】
スイッチング回路はよく知られており、例えば、双方向フライバックコンバータ及びバック型コンバータのようなスイッチモードコンバータは、スイッチモード電源においてしばしば使用されている。
【０００３】
米国特許第6,069,804号公報は、多重出力且つ多重方向電力コンバータを開示している。前記コンバータは、入力双方向スイッチ及び少なくとも一つの第一の双方向スイッチを含んでいる。更に前記コンバータは、入力巻き線及び少なくとも一つの出力巻き線を有する結合インダクタ（coupled inductor）を有する。入力巻き線は入力電圧源及び入力スイッチに直列に接続される。各々の出力巻き線は、関連するコンデンサのような対応する出力電圧源及び自身の各出力スイッチに直列に接続される。更に前記コンバータは、少なくとも一つの出力スイッチ及び入力部を駆動（ドライブ）するためのバイナリステート（２進状態）制御信号を生成するためのクロック回路を含む。
【０００４】
同様に、米国特許6,198,638号公報は、不連続モード（discontinuous mode (DCM)）及び連続モード（continuous mode (CCM)）におけるゼロ電圧スイッチング（zero voltage switching (ZVS)）のためのフライバック回路を開示しており、当該回路は、例えば、そのとき同期整流（synchronous rectification）をもたらすためにコンバータの二次側で使用されるMOSFETのようなMOSトランジスタの寄生ダイオードを充電することに関連する電力損失（ロス）を低減するためのものになっている。前記回路は、ドライバのパルス幅変調部分から出力される、関連するゲートドライバ信号を遅延させるように動作し得る同期整流器ドライバ（synchronous rectifier driver）を含むことによって識別されている。更に前記ドライバは、ＤＣＭにおける固定周波数動作下でほぼＺＶＳを実現するための前述の二次側の寄生ダイオードを充電するときにもたらされる損失を低減するためのドライバ信号を反転させるように動作し得る。  
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の第一の目的は、スイッチング回路において反射電力を決定する方法を提供することにある。本発明の第二の目的は、一次側センサに対する必要性を回避する一方で、スイッチング回路において反射電力を決定する方法を提供することにある。本発明の第三の目的は、自身の内部で低減されたハード（硬）スイッチング（hard switching）を示し得るスイッチング回路を提供することにある。本発明は独立請求項によって規定される。従属請求項は有利な実施例を規定する。    
【課題を解決するための手段】
【０００６】
本発明者は、コンバータの二次側から導き出される制御信号を使用して、しばしばbidiflyコンバータと称される双方向フライバックコンバータにおける一次スイッチ及び／又は二次スイッチに対して適切なターンオン時点（インスタンス）（turn-on instance）を決定することが実現可能であることを評価している。特に、本発明者は、このようなコンバータにおいて、反射エネルギとも称される、返されたエネルギ（returned energy）の大きさを測定することによって、コンバータにおいてもたらされる一次側のハードスイッチングの度合いを調整するのに適した制御信号を導き出すことが可能であり、ハードスイッチング方向に関して、返されたエネルギの大きさはそれからコンバータにおいてかなりのソフト（軟）スイッチングをもたらすように使用され得ることを評価している。更に、本発明者は、このようなエネルギの測定は、有利なことに、ことによると実際に実現するのが高価とならないと共に、更にはコンバータの動作効率を容易に向上させ得るスイッチング電流エミュレーション（模倣）（switching current emulation）に基づいていることを評価している。
【０００７】
本発明は、本方法が回路の動作のより正確な表示を、例えばその動作の制御における使用に対してもたらし得る点で有利である。
【０００８】
好ましくは、本回路は、反射電力の量（測度）を受信するためのフィードバック制御手段を更に有し、本方法は、反射電力を基準と比較すると共に、所定の程度のハードスイッチングが動作中回路内にもたらされるように駆動手段の時間的動作（temporal operation）を調整する更なるステップを含む。比較的低い度合い（程度）のハードスイッチングを採用することによって、前記方法は回路内に発生する消費を低減するように適用され得る。
【０００９】
好ましくは、誘導性コンポーネントにもたらされる磁化電流の量が決定されるとき、電流エミュレーションは、前記少なくとも一つの巻き線の間にもたらされる信号から磁化電流の量を生成するために使用される。更に好ましくは、電流エミュレーションは、磁化電流の量を生成するために信号の時間積分（temporal integration）を利用するように構成され、当該積分の使用により、インライン電流検出コンポーネント（in-line current sensing component）に対する必要性が回避され得る。また更に好ましくは、時間積分が、スイッチング手段のスイッチング動作と同期して定期的にリセットされる。このようなリセットはエミュレーションの精度を高め得る。
【００１０】
代わりに、磁化電流の量は、好ましくは、前記少なくとも一つの巻き線と直列に電流検出手段（例えば一つ又はそれより多くの抵抗性電流検出手段（resistive current sensing means）、ホール効果電流検出手段（Hall-effect current sensing means）、及び誘導結合型電流検出手段（inductively-coupled current sensing means））を含むことによって決定される。好ましくは、検出手段は、複数の誘導結合型センサを有し、各々のセンサは当該センサの対応する誘導性コンポーネントの巻き線と直列に構成され、誘導結合型センサは結果として、抵抗性電流検出コンポーネントと比較してより少ない消費電力をもたらし得る。より好ましくは、複数のセンサによって生成される電流表示信号（current indicative signal）は、磁化電流の量を生成するために当該センサの各々の巻き線の巻き数の相対的な比を考慮してまとめられ（合計され）、当該巻き数の相対比の調節（accommodation）により、達成されるべき磁化電流の量のより正確な決定が可能になる。更により好ましくは、電流検出手段は、少なくとも一つの空芯プリント回路基板（air-cored printed-circuit-board）で製造されたセンサを使用して実現され、このような空芯センサは干渉に対してロバストになり、製造が高価でなく、極めて正確な電流測定値をもたらすように構成され得る。
【００１１】
好ましくは、フィードバック制御手段は、
第一の基準に関してハードスイッチングの量を調整し、
第二の基準に関して磁化電流の量とハードスイッチング誤差（エラー）信号（hard-switching error signal）との間の差を調整する  
ように動作することが可能であり、回路の動作を調整するために、誤差信号はハードスイッチングの量と第一の基準値との間の差から導き出される。
【００１２】
より好ましくは、第二の基準は、少なくとも一つの電力の供給源（ソース（source））によってもたらされる電圧、スイッチング手段の容量、及び誘導性コンポーネントによってもたらされるインダクタンスのうちの少なくとも一つの関数になる。このような第二の基準の依存性により、反射電力のより正確な決定が実現され得る。
【００１３】
本発明の特徴が、本発明の範囲から逸脱することなく、いかなる組み合わせにおいても組み合わされ得ることは評価されるであろう。
【００１４】
本発明の実施例は、この場合、添付図面を参照して例によってのみ記載されるであろう。      
【発明を実施するための最良の形態】
【００１５】
従来の双方向フライバックコンバータ、すなわちbidiflyコンバータにおいて、一次巻き線及び少なくとも一つの二次巻き線を有する誘導性トランス（inductive transformer）がしばしば含まれる。更に、一次巻き線を電力の主供給源（principal source）に周期的且つ反復的に結合するために、一次スイッチングデバイス、例えばＭＯＳＦＥＴを含むだけでなく、そのとき同期整流をもたらすために二次スイッチングデバイス、例えばここでもＭＯＳＦＥＴを含むことも現在の通例になっている。更に、コンバータの各々の導通サイクル内に保持するようにこのようなコンバータが動作させられるとき、トランスにおける磁化電流がほぼゼロの大きさに達した後、ある一時停止期間（dwell time）の間、二次デバイスは導電状態になることが知られている。一時停止期間が使用されるとき、少なくとも一つの二次巻き線に結合されている回路からもたらされるエネルギは、そのときソフトスイッチングをもたらすために一次スイッチのドレイン・ソース間容量を充電するためのその後の使用のためにトランスに蓄積（保存）されることが可能であり、当該ソフトスイッチングはコンバータにおける消費電力を低減することが可能であり、それによって自身の動作効率を改善するため非常に所望され得る。本発明者は、より軟度の高いソフトスイッチングを実現するためにコンバータの各々の反復（繰り返し）動作サイクルの間にトランスに蓄積されるために必要とされるエネルギの量が、一次巻き線において一次スイッチングデバイスによってもたらされるドレイン・ソース間容量、二次反射電圧、及び電力の主供給源の電圧から計算され得ることを評価している。
【００１６】
更に、本発明者は、双方向フライバックストロークの最後においてトランスに蓄積されるエネルギが全トランス電流によって決定されることを評価している。コンバータが単一の二次巻き線のみを備えるという簡単な状態において、トランス電流は、当該単一の巻き線において流れる電流に等しくなる。少なくとも二つの二次巻き線が存在するという状態において、本発明者は、トランス電流が、正規化のために、関連する巻き数比（turns ratio）によってスケーリングされる少なくとも二つの巻き線の各々における電流の総和に等しくなることを識別している。
【００１７】
前述の種類の従来の双方向フライバックコンバータにおいて、コンバータの一次スイッチングデバイスＦＥＴ１のドレイン電極において生じる瞬時電圧（instantaneous voltage）が図１に記載されている。図１において、横座標軸１０は時間Ｔに対応し、縦座標軸２０は上記の瞬時ドレイン電極電圧に対応する。デバイスがターンオンされるとき、すなわち導通状態に駆動されるとき、示されている電位（ポテンシャル）差V1は、一次デバイスにもたらされる供給電圧とデバイスのドレイン電圧との間の差になる。更に、電位VRは反射出力電圧になる。更に電位VHARDは、一次スイッチにおいて当該スイッチがターンオンされた後にもたらされるハードスイッチングの振幅に対応する。
【００１８】
関連する一次スイッチングデバイスを含む双方向フライバックコンバータのトランスにおける蓄積されたエネルギを決定する近似方法は、例えばセンス（検出）抵抗を使用して、当該電流を所定の基準電流Inegと比較して、トランスに関する一方の二次巻き線において流れる電流を測定することにあり、蓄積されたエネルギの情報から、一次デバイスの時間的スイッチングは、それに従ってほぼソフトスイッチングを実現するように調整されることが可能になる。数式的関係、すなわち等式１（Ｅｑ．１）はそれから、このようなほぼソフトスイッチングを実現するための基準電流Inegの好適な値を決定するために使用可能である。
【数１】
2006527979.tif 000003
ここで、
Ｃ＝一次デバイスによって動作中に示される全ドレイン容量
Ｌ＝一次デバイスに向かって参照されるトランスのインダクタンス
【００１９】
本発明者は、前述の近似方法が、それに関連するいくつかの問題を有することを評価している。
【００２０】
当該近似方法に関する第一の問題は、二次巻き線において流れる電流が検出されなければならないことにある。従来、センス抵抗は節約のために使用されているが、例えば、自身の動作のスイッチングモードの結果として現われるコンバータにもたらされる精度及び周囲回路雑音（ambient circuit noise）に関して、抵抗内の消費、それ故にコンバータの効率の効果と、許容可能なことにコンバータの制御回路に入力するために抵抗の間にもたらされる従来の小信号（small signal）との間の妥協点をもたらす。
【００２１】
第二の問題は、トランスが少なくとも二つの二次巻き線を含むと共に電流が二次巻き線の一方においてのみ検出されるとき、ある条件下で、電流検出がもたらされない巻き線において流れる電流は、コンバータに組み込まれる二次スイッチデバイスをターンオフするため、すなわち非導通状態にするための決定時点でゼロにならないことが可能であることにある。このような条件において、等式１から決定され得る基準電流Inegの値は、一次デバイスにおいてソフトスイッチングを実現するのに不適切である。等式１からの基準電流Inegに対する値がこのような条件において採用される場合、一次デバイスにおいて所望されないハードスイッチングが発生するか、又は二次デバイスが過度に早くターンオフされるであろう。このような一次デバイスのハードスイッチング及び／又は二次デバイスの不適切な制御が、不十分に動作するコンバータ、例えば、一つ又はそれより多くの二次巻き線において所望の負荷電流を出力し（もたらし）得ないコンバータをもたらし得る。
【００２２】
第三の問題は、基準電流Inegが、等式１における電圧V1に関して明らかにされる供給電圧の関数になることにある。基準電流Inegが比較的小さな値まで低減されることを可能にするため、一次巻き線に参照される二次側のかなりの電位はコンバータにとって利用可能にならなければならない。このようなかなりの電位をもたらすため、コンバータ製造コストに加えられる追加の回路コンポーネントが必要とされ、更に、電位は、有利なことに、供給電圧における変動に関して最悪の場合の状態（worst-case situation）を処理する大きさになる。実際、妥協点として、コンバータは、所望されることに、関連する上昇した高い消費電力を備えるコンバータにおいて、関連する不都合に大きな無効電流（reactive current）をもたらす自身の基準電流Inegに対して比較的大きな値を有する。
【００２３】
本発明を考え出すことにおいて、本発明者は、スイッチング回路、例えば双方向フライバックコンバータにおいて反射電力を決定する方法を特定する問題に対処するように努めた。本方法は、好ましくは、電流を検出するために検出コンポーネントを使用することなく、ほぼ実現され得る。当該問題に対処するため、本発明者は電流エミュレーションの使用を含む方法を考え出した。
【００２４】
電流エミュレーションにおいて、前述のトランス巻き線の一つの間にもたらされる電圧が、時間ｔについて積分される。従って、本方法は、等式２（Ｅｑ．２）においてもたらされているように、インダクタンスLを示す誘導性コンポーネント、例えばトランス又はインダクタにおいてそれの間にもたらされる電圧ULの量を処理することによって電流ILをエミュレートするように動作し得る。
【数２】
2006527979.tif 000004
【００２５】
同様の考察が、等式３（Ｅｑ．３）においてもたらされているように、コンデンサCの間に、それを通じて流れる関連電流ICのために発生する電圧UCを決定することに関係する。
【数３】
2006527979.tif 000005
【００２６】
インダクタLの間にもたらされる電圧ULが、インダクタLに接続される抵抗R1によって検出電流に変換され、時間で検出電流の積分値をもたらすためにコンデンサが抵抗R1に接続される簡単な回路において、コンデンサの間にもたらされる電圧UCはそのとき、等式４（Ｅｑ．４）によって記述可能である。
【数４】
2006527979.tif 000006
【００２７】
等式４の電圧UCは、抵抗R2をコンデンサCに接続することによってエミュレーション電流IEMに変換されることが可能であり、電流IEMは電流ILを表し、等式５（Ｅｑ．５）により決定され得る。
【数５】
2006527979.tif 000007
【００２８】
従って、等式５によれば、エミュレートされた電流IEMは、電圧ULをモニタすると共にインダクタLのインダクタンスに対応する時定数を使用して時間ｔについて当該電圧を積分することによって導き出され得る。すなわち時定数t = R1.R2.CはインダクタンスLに対応する。しかしながら、インダクタンスLに対する値が知られる限り、IEM, R1, R2, Cの情報によりILは決定され得ないことは等式５のみの適用から評価されるであろう。
【００２９】
スイッチング回路の状況、例えばスイッチモードコンバータ及び関連する装置において、本発明者は、等式５によって記述されるエミュレーションが、一次スイッチングデバイスにおいてもたらされるハードスイッチングの制御に対して適用され得ることを評価している。
【００３０】
以下、一次巻き線は一次スイッチングデバイスを介して電源（mains supply）に結合されると共に、二次巻き線は二次スイッチングデバイスを介して蓄積コンデンサに結合されるトランスを含む双方向フライバックコンバータが検討されるであろう。更に、当該電源に関して上記に説明されているように、電流エミュレーションの適用がこの場合記載されるであろう。
【００３１】
二次デバイスがターンオフされた後、すなわち非導通状態にスイッチされた後、一次デバイスがターンオンされる時点、すなわち導通状態にスイッチされる時点において、トランス電流はこの時点でほぼゼロになることが外面上仮定され、当該時点は、等式５に従う積分が、トランスにおいて流れる電流のエミュレーションを獲得するために開始され得る時点（瞬間）を規定する。実際、より複雑な状態が関係しており、すなわち、正確な負性電流（negative current）が二次デバイスのゲート電極にもたらされている場合、一次デバイスがスイッチオンされる時点において、トランスにおける電流はゼロの大きさにしかならない。
【００３２】
電流エミュレーションを改善するため、本発明者は、エミュレートされた電流を、後に明らかにされる所定の負性レベル、例えばオフセットと、調整可能レベル、例えば第二のオフセットとの合計（和）と比較することが非常に有利になることを評価している。更に、二次スイッチングデバイスがスイッチオフされる時点、すなわち非導通状態にスイッチされる時点において、エミュレートされた電流をこれらの値と比較することも有利になる。二次デバイスにおける電流が必要以上に負性になる場合、一次デバイスのドレイン電圧は、ほぼゼロ値に達し、トランスにおける磁化電流はそのときほぼゼロの大きさにならないであろう。すなわち、一次スイッチングデバイスに関して当業者に知られている“谷（valley）”導電特性の不存在がもたらされる。本発明者は、コンピュータによる回路モデルを使用してこのような状態をシミュレートすることができた。
【００３３】
それ故に本発明者は、双方向フライバックコンバータにおけるより正確なスイッチング制御のために、それに関連して一次スイッチングデバイスのドレイン電極において少量のハードスイッチングしか有さない谷導電特性が実現されるように、第二のオフセットに適応するために追加の制御ループが必要とされることを評価している。コンバータの二次側からもたらされる信号を使用して一次デバイスのハードスイッチングを制御することが所望され得るため、本発明者は、コンバータのトランスの二次巻き線から信号を受信するように動作し得るハードスイッチング検出回路（hard switching detection circuit）を考え出した。回路が動作しているとき、二次側信号から一次デバイスに対して検出されるハードスイッチングの振幅は所望のハードスイッチングの振幅と比較されて、それらの間の差に対応する誤差信号が生成される。誤差信号はそれから、有利なことに、第二のオフセットを生成するために信号濾過（signal filtration）及び積分に付される。有利なことに、第二のオフセットは所定の負性オフセットから減算されて、一次及び／又は二次スイッチングデバイスを制御する際の使用のための最終信号が生成される。その結果、コンバータは、例えば最初の通電（電圧印加）時に、コンバータ内においてそれの数スイッチングサイクル内に流れる双方向フライバックコンバータ電流を正確に調整するように動作し得る。
【００３４】
エミュレーション電流値は、設定するためにいくつかの導通（導電）サイクルを必要とすると共に、一次スイッチングデバイスは、一次ストロークが開始され得ることを示すために、導通の間、十分に低いドレイン電圧を必要とするため、コンバータの最初の通電時に十分な負性オフセットがもたらされることを保証する目的で実質上所定の負性オフセットのみが含まれる。一次スイッチングデバイスにもたらされる入力整流電源におけるばらつきを少なくとも部分的に補償する目的でコンバータをより感度の高いものにし得るため、当該負性オフセットはコンバータにとっても有利となり得る。
【００３５】
本発明の方法、及び本方法を使用する本発明の実施例を更に明らかにするために、本発明の実施例はこの場合図２乃至４を参照して記載されるであろう。
【００３６】
図２において、概して５０によって示される本発明による双方向フライバックコンバータが示されている。コンバータ５０は、一次巻き線Ｐ１と、それぞれ上に巻かれる第一及び第二の二次巻き線Ｓ１及びＳ２とを含む、ＴＲ１によって示されるトランス、例えばフェライト芯のトランス（ferrite cored transformer）を有している。巻き線Ｐ１、Ｓ１、及びＳ２は好ましくは、一つ又はそれより多くの銅巻き線（copper winding）及びメタルホイル巻き線（metal foil winding）、例えばアルミニウム及び／又は銅ホイル巻き線になる。一次巻き線Ｐ１は、一次スイッチングデバイスＦＥＴ１を介して、動作中に自身の間に電圧Vmainsをもたらすように構成される整流電源６０に接続される。デバイスＦＥＴ１のドレイン電極が第一の二次巻き線Ｓ１に接続される節点（ノード）（nodal point）はＸ１によって示されている。一次デバイスＦＥＴ１は、ゲート電極に加えられる制御信号に応答してデバイスＦＥＴ１のソース電極とドレイン電極との間の導通を制御するように動作し得るゲート電極を含んでおり、記載されているように、デバイスＦＥＴ１は自身のゲート電極において制御器（コントローラ）１００に接続されている。更に、トランスＴＲ１の第二の二次巻き線Ｓ２は整流ダイオードＤ１を通じて蓄積コンデンサＣ２に接続されており、動作中、示されているように、電圧Vout1はコンデンサＣ２の間にもたらされる。
【００３７】
記載されているように、第一の二次巻き線Ｓ１は二次スイッチングデバイスＦＥＴ２を通じて蓄積コンデンサＣ１に結合されており、動作中、示されているように、電圧Vout2はコンデンサＣ１の間にもたらされる。巻き線Ｓ１がコンデンサＣ１に接続される節点は、後の参照のためにＸ３によって示されている。コンバータ５０は、当該コンバータが、概して１１０によって示されると共に破線１０５内に含まれて示されている第一の制御回路を含んでいることにより当業者から識別される。第一の制御回路は、積分器（インテグレータ（integrator））１１５、ハードスイッチング検出器１２０、リセット回路１３０、信号フィルタ／積分器１４０、演算増幅器１５０、基準電流オフセット電圧Inegoffsetを生成するための負性オフセット発生器（ジェネレータ（generator））１６０、比較器（コンパレータ）１７０、加算ユニット１７５、及び最後に、セット・リセットフリップフロップ（Set-Reset flip-flop）１８０を有している。
【００３８】
積分器１１５は、第一の二次巻き線Ｓ１の間の節点Ｘ１及びＸ３に結合される第一及び第二の入力部を含んでいる。積分器１１５は、当該積分器の入力部にもたらされる電位差を積分するように動作し得る。更に、記載されているように、積分器１１５はリセット回路１３０の対応する出力部に結合されるリセット入力部ＲＩを含んでおり、リセット入力部ＲＩは、トランスＴＲ１における磁化電流がゼロになる時点においても積分器１１５内の積分をゼロ状態にリセットするように動作し得る。積分器１１５は、トランスＴＲ１においてもたらされる全磁化電流のエミュレーションによって示される出力Iemulate1も含んでいる。記載されているように、出力Iemulate1は加算回路１７５の非反転ユニットに結合されている。フリップフロップ１８０の駆動出力部Ｑは二次スイッチＦＥＴ２のゲート電極に結合されており、出力部Ｑは節点Ｘ２によっても示される。節点Ｘ１及びＸ２はハードスイッチング検出器１２０の各入力部に結合され、当該検出器１２０は、一次スイッチングデバイスＦＥＴ１がいつ導通状態になるかを示す第一の出力prim_onと、一次デバイスＦＥＴ１においてもたらされるハードスイッチングの大きさを示す第二の出力Vhardとを含んでいる。出力Vhardは、演算増幅器１５０の非反転入力部に接続されており、増幅器１５０の反転入力部は基準電圧Vrefに接続されている。更に、出力prim_onは、リセット回路１３０の対応する入力部に接続されている。演算増幅器１５０の出力Ｅは誤差信号に対応する。当該出力部Ｅはフィルタ／積分器１４０の対応する入力部に接続されている。フィルタ／積分器１４０からの出力部は、第二のオフセット、すなわち上記に示されているように、加算ユニット１７５の反転入力部に結合されている。ユニット１７５からの出力Iemulate2は、比較器１７０の反転入力部に結合されている。同様に、上記のInegに対応するオフセット発生器１６０からの出力Inegoffsetは比較器１７０の非反転入力部に結合されている。動作中、比較器１７０は、フリップフロップ１８０のリセット入力部Ｒ及びリセット回路１３０の入力部にも結合されている２進（バイナリ）論理出力部、すなわちハイ及びロー論理状態を示すend_bidiflyをもたらすように動作し得る。フリップフロップ１８０のセット入力部は、双方向フライバックコンバータストロークがいつ実行されるかを示す信号strt_bidiflyを出力するように構成されるタイミング発生器（図示略）に接続されている。
【００３９】
コンバータ５０の動作はこの場合図２を参照して記載されるであろう。
【００４０】
積分器１１５は、上記の等式５に関して説明されている態様で機能するように構成されている。すなわち、積分器１１５は、それを通じて流れる電流のエミュレーションを導き出すため、第一の二次巻き線Ｓ１の間にもたらされる電位を積分するように動作し得る。エミュレーションはIemulate1によって示される。より初期の記載のように、積分器１１５は好ましくは、自身の内部のドリフトを防止するためにリセットされ、更に巻き線Ｓ１の間にもたらされる周期的な電位（cyclical potential）の所望の部分を積分するように時間的にゲート制御される。二次デバイスＦＥＴ２のゲート電極とドレイン電極との間にもたらされる電位差を処理することによって、ハードスイッチング検出器１２０は、上記の態様で一次デバイスＦＥＴ１においてもたらされるハードスイッチングの量を決定するように動作し得る。増幅器１５０は、電圧Vhardを基準電圧Vrefに適合させることを試行して所定の程度のハードスイッチングを実現するように二次デバイスＦＥＴ２のスイッチングを調整するために制御増幅器として動作し得る。上記の第二のオフセット信号を生成するために誤差信号Ｅはフィルタ／積分器１４０においてフィルタされると共に積分される。加算ユニット１７５からの出力Iemulate2はそれから、フリップフロップ１８０によって二次デバイスＦＥＴ２のスイッチングを制御するためにオフセット電圧Inegoffsetに対して比較される。オフセット電圧Inegoffsetの値は一定の値に保持され得る。代わりに、電圧Inegoffsetの値は、整流電源電圧Vmains、反転電圧Vreverse、トランスＴＲ１によって自身の一次巻き線Ｐ１において示されるインダクタンスL、及び一次デバイスＦＥＴ１のドレイン・ソース電極の容量Ｃのうちの少なくとも一つの関数になり得る。
【００４１】
要するに、積分器１１５は、エミュレーションによってトランスＴＲ１における磁化電流の量を導き出すように動作し得る。検出器１２０は、一次デバイスＦＥＴ１においてもたらされるハードスイッチングの量Vhardを導き出すように動作し得る。量Vhardに関して電流エミュレーションIemulate1から、前記回路は、トランスＴＲ１内に保存される反射電力の大きさを決定することが可能であり、それによって、自身の一次デバイスFET1において既定の程度のハードスイッチングを実現するため、コンバータ５０において使用されるのに必要とされる反射電力の誤差量を決定する。
【００４２】
従って、破線１０５内に示されている第一の回路１１０は、以下の機能を行うように動作し得る。
（ａ）  例えば上記に説明されている等式５によるエミュレーションによって、トランスTR1における磁化電流の量を導き出し、
（ｂ）  二次巻き線S1から、一次スイッチングデバイスＦＥＴ１においてもたらされるハードスイッチングの量を導き出し、
（ｃ）  トランスTR1の二次側からそれの一次側にもたらされる反射電力の量を導き出し、
（ｄ）  反射電力の量から、動作中に内部で既定の程度のハードスイッチングを実現するように一次デバイスFET1のスイッチングを調整する。
【００４３】
機能（ａ）乃至（ｄ）は全て、トランスTR1の一次側に検出デバイスを供給する必要性がもたらされることなく、コンバータ５０において実現され得る。更に、コンバータ５０におけるこれらの機能の利用により、当該コンバータの動作効率が増大させられること、すなわち当該コンバータ内に発生する消費を低減することが可能である。
【００４４】
本発明の方法が、他のコンバータ構成体にも適用可能であることは評価されるであろう。例えば図３において、本発明による反射電力を決定する方法を利用する２００によって概して示される第二のスイッチモードコンバータが示されている。コンバータ２００は、当該コンバータが二次巻き線Ｓ１及びＳ２と直列にそれぞれ第一及び第二の電流センサ２３０及び２２０を含んでおり、更にコンバータ２００が、２１０によって概して示されていると共に破線２０５内に含まれていることが示されている第二の制御回路を含んでおり、第二の回路２１０が、コンバータ５０において使用される第一の回路１１０にある程度関連して異なっていることを除いて、コンバータ５０とほぼ同じである。しかしながら、第二の回路２１０は、第一の回路１１０、すなわちハードスイッチング検出器１２０、増幅器１５０、フィルタ／積分器１４０、発生器１６０、加算ユニット１７５、比較器１７０、及びフリップフロップ１８０において使用されるような多くの同じコンポーネントを含んでいる。  
【００４５】
コンバータ２００において、一次巻き線Ｐ１は、コンバータ５０と同様の態様で一次スイッチングデバイスＦＥＴ１を介して整流電源６０に結合される。同様に、第二の電流センサ２２０が、第二の二次巻き線Ｓ２において流れる電流IS2を検出するために含まれることを除いて、二次巻き線Ｓ２はコンバータ５０と同様の態様でダイオードＤ１を介してコンデンサＣ２に結合される。
【００４６】
コンバータ２００において、第一の二次巻き線Ｓ１は、コンバータ５０と同様の態様で二次デバイスＦＥＴ２を介してコンデンサＣ２に結合される。しかしながら、コンバータ２００は、第一の二次巻き線Ｓ１を通じて流れる電流IS1を検出するための第一の電流センサ２３０を更に含んでいる。
【００４７】
第二の回路２１０は、センサ２３０及び２２０からそれぞれ第一及び第二の電流表示出力信号VIS1及びVIS2を受信するためのサメータ（加算（合計）器）及びスカラユニット（summator and scalar unit）２１５を有している。サメータ及びスカラユニット２１５は、加算ユニット１７５の非反転入力部に結合される出力部Imagnetizeを含んでおり、当該出力部はトランスＴＲ１における全磁化電流を示す。図３に記載されるように、第二の回路２１０は、二次スイッチＦＥＴ２が第一の二次巻き線Ｓ１に接続される結合部（ジャンクション（junction））において、自身の第一の入力部で節点Ｘ１に結合され、自身の第二の入力部で、第二のデバイスＦＥＴ２のゲート電極に結合されるフリップフロップ１８０の駆動出力部Ｑに結合されるハードスイッチング検出器１２０を有している。検出器１２０からのハードスイッチング表示出力Vhardは、増幅器１５０の非反転入力部に接続され、更に増幅器の反転入力部は基準電圧Vrefに結合される。示されているように、増幅器１５０の誤差出力部Ｅは、自身の出力が加算ユニット１７５の反転入力部に結合される信号フィルタ／積分器１４０の入力部に接続される。加算ユニット１７５からの出力Iemulateは比較器１７０の反転入力部に結合される。上記のように、コンバータ５０に対して同様の態様で、コンバータ２００の比較器１７０の非反転入力部は、基準電圧Inegoffsetをもたらすために発生器１６０に接続される。比較器１７０からの論理出力部は、フリップフロップ１８０のリセット入力部Ｒに結合され、更にフリップフロップ１８０のセット入力部Ｓは、双方向フライバックコンバータストロークの開始を制御するための信号strt_bidiflyに接続される。
【００４８】
センサ２２０及び２３０は好ましくは、誘導性結合コンポーネント、例えばフェライト芯（コア）を利用する環状（トロニダル（toroidal））トランス型コンポーネントになる。代わりに、超線形電流検出が必要とされるとき、例えば、空芯電流センサの開示に関して参照によってここに組み込まれる国際特許出願第WO 02/082105A1号公報及び国際特許出願第WO 01/11376A1号公報に記載の形態のプリント回路基板電流検出構造体を使用して、センサ２２０及び２３０は空芯デバイスとして実現され得る。
【００４９】
代わりに、センサ２２０及び２３０の一つ又はそれより多くが、固体ホール効果デバイス、例えば、回路基板銅トラック（circuit board copper track）に沿って伝えられる、二つの二次巻き線において流れる電流を伝える導電体の近くに位置されるプリント回路基板アセンブリ（組立品）として適している表面実装コンポーネント（surface mounting components (SMPs)）として実現され得る。更なる代替として、センサ２２０及び２３０の一つ又はそれより多くは、自身の間にもたらされる電圧が、トランスTR1の自身の関連する二次巻き線を通じる、対応する電流量を示す検出抵抗として実現されることは可能である。
【００５０】
サメータ及びスカラユニット２１５は、センサ２２０及び２３０の相対的な電流測定感度及び二つの二次巻き線Ｓ１及びＳ２の相対巻き線比も考慮して電流IS1及びIS2の量を合計するように動作し得る。必要ならば、サメータ及びスカラユニット２１５は、二つの二次巻き線Ｓ１及びＳ２の相対巻き線比を考慮するために電流センサ２２０及び２３０が電流測定感度を示すように構成し、それから信号Imagnetizeを生成するためにセンサ２２０及び２３０を直列に接続することによって省略され得る。
【００５１】
動作中、サメータ及びスカラユニット２１５は、より初期に記載されているように、トランスＴＲ１においてもたらされる全磁化電流を示す信号Imagnetizeを生成する。更に、ハードスイッチング検出器１２０は、二次デバイスＦＥＴ２のゲート及びドレイン電極においてもたらされる電位から、一次スイッチＦＥＴ１においてもたらされるハードスイッチングを示す信号Vhardを導き出すように動作し得る。それによって第二の回路２１０は、電流Imagnetize及び信号Vhardからコンバータ２００において発生する反射電力の量を導き出し得る。当該量は、一次デバイスＦＥＴ１においてハードスイッチングの所定の大きさを実現するように、比較器１７０において、発生器１６０からのオフセット電圧Inegoffsetと比較されて、二次デバイスＦＥＴ２において時間的スイッチングに影響を与える。コンバータ２００は、センサ２２０及び２３０によって実際の全電流量を使用するため、トランスＴＲ１において磁化電流のエミュレーションを使用しないが、当該コンバータは、自身の動作を調整するためにコンバータ２００においてもたらされる反射エネルギの量を導き出す。
【００５２】
反射電力を決定するための本発明の方法は、上記の双方向フライバックコンバータ以外の他の種類のコンバータに対しても適用可能である。例えば、図４において、概して３００によって示されるバック型コンバータが示されている。コンバータ３００は、第一及び第二の端子を有する“Ｆ”によって示される単一の巻き線３０５を上に巻いているトランスＴＲ２を含んでいる。更にコンバータ３００は、記載されているように、第一及び第二のスイッチングデバイスＦＥＴ１及びＦＥＴ２の間に電圧Vmainsを生成するように動作し得る整流電源６０を更に有している。デバイスＦＥＴ１とＦＥＴ２との間の結合部Ｙ１は、巻き線Ｆの第一の端子に接続される。巻き線Ｆの第二の端子は、コンデンサＣ１の第一の電極に結合される。更に、コンデンサＣ１の第二の電極は、第二のスイッチングデバイスＦＥＴ２が電源６０に結合される結合部Ｙ２に結合される。例えば他の関連するコンポーネント（図示略）の間でフリップフロップを使用して実現され得る制御ユニット３１０が、記載されているように、第一のスイッチングデバイスＦＥＴ１に接続される。
【００５３】
バック型コンバータ３００は、当該コンバータが、３１５によって示され、破線３２０内に含まれることが示される第三の制御回路を更に有することによって識別される。回路３１５は、上記の積分器１１５、ハードスイッチング検出器１２０、リセット回路１３０、フィルタ／積分器１４０、増幅器１５０、オフセット発生器１６０、比較器１７０、加算ユニット１７５、及びフリップフロップ１８０を有している。
【００５４】
回路３１５のコンポーネント部分は、図４に示されるように互いに接続される。すなわち積分器１１５は巻き線Ｆの間で自身の二つの入力部において結合され、更に積分器１１５のリセット入力部は、リセット回路１３０の対応する出力部ＲＩに接続される。同様に、ハードスイッチング検出器１２０は、自身の二つの入力部において第一のスイッチングデバイスＦＥＴ１のゲート電極及び結合部Ｙ１にそれぞれ結合される。検出器１２０から出力されるVhardは、動作中、第一のデバイスＦＥＴ１においてもたらされるハードスイッチングの大きさを示し、当該出力Vhardは、示されるように増幅器１５０の非反転入力部に結合される。増幅器の反転入力部は基準電圧Vrefに接続されている。増幅器１５０からの出力Ｅは、フィルタ／積分器１４０を通じて加算ユニット１７５の反転入力部に結合される。比較器１７０は、自身の反転入力部において加算ユニット１７５の出力Iemulateに接続され、自身の非反転入力部において、ほぼ一定の基準電圧Inegoffsetをもたらすように構成される基準発生器１６０に接続される。比較器１７０は、フリップフロップ１８０のリセット入力部Ｒ及びリセット回路１３０の入力部に結合される論理出力部をもたらすように構成される。開始ストローク発生器（図示略）は、スイッチングデバイスＦＥＴ１及びＦＥＴ２における導通ストロークの開始を示すための信号strt_syncfet_strokeをもたらすためのフリップフロップ１８０のセット入力部Ｓに結合される。フリップフロップ１８０は、記載されているように、自身のＱ出力部において第二のスイッチングデバイスＦＥＴ２のゲート電極に結合される。
【００５５】
バック型コンバータ３００の動作はこの場合、図４に関連して記載されるであろう。制御器３１０は、第一のデバイスＦＥＴ１を導通状態に周期的に駆動するために自身のＱ出力部において、本発明の記載において“ストローク”としても知られている出力信号をもたらす。デバイスＦＥＴ１及びＦＥＴ２を通じて整流電源６０を直接短絡することを防止するため、第一のデバイスＦＥＴ１がスイッチオン、すなわち導通状態にスイッチされるとき、回路３１５は第二のデバイスＦＥＴ２をオフ、すなわち非導通状態に保持する。第一のデバイスＦＥＴ１を通じた導通により、電流IFは、トランスＴＲ２内に磁場がもたらされるようにする巻き線Ｆを通じて流れ得る。第一のデバイスＦＥＴ１がほぼスイッチオフ、すなわち非導通状態にスイッチされるとき、第二のデバイスＦＥＴ２はスイッチオン、すなわち導通状態にスイッチされ、それによって、巻き線Ｆにおいてもたらされる磁場は、第二のデバイスＦＥＴ２を介してコンデンサＣ１を充電するために崩壊し得る。記載の当該導通サイクルはそれから周期的に繰り返される。
【００５６】
デバイスＦＥＴ１及びＦＥＴ２のゲートに加えられる制御信号は、デバイスＦＥＴ１及びＦＥＴ２にもたらされるハードスイッチングを低減しようとするように構成され、それによって、コンバータ３００における消費は低減される。更に、制御信号は、コンデンサＣ１の間にもたらされる出力電位に対する外乱（disturbance）を低減するようにも構成される。
【００５７】
コンバータ３００において上記の制御信号を生成するため、回路３１５は、コンバータ３００内に発生する反射電力の大きさを決定するように動作し得ると共に、それに従って第二のデバイスＦＥＴ２に対する駆動を調整するように動作し得る。積分器１１５は、上記の等式５の適用によって、巻き線Ｆを通じて流れる電流IFのエミュレートされた量Imagnetizeを決定するため、巻き線Ｆの間にもたらされる電圧を積分するように構成される。上記のように、リセット回路１３０は積分器１１５を周期的にリセットするように動作することが可能であり、これにより、積分器１１５によってもたらされるエミュレートされた電流測定値は所望されるようにもたらされることが保証される。第一のデバイスＦＥＴ１のゲート電極とソース電極との間にもたらされる電圧をモニタすることによって、ハードスイッチング検出器１２０は、第一のデバイスＦＥＴ１内にもたらされるハードスイッチングの量を導き出すように動作し得る。
【００５８】
増幅器１５０は、コンバータ３００において所定の程度のハードスイッチングを保持することを試みる制御増幅器として機能するように構成され、当該所定の程度は、増幅器１５０にもたらされる電圧Vrefの値に依存している。エミュレートされた電流Imagnetizeから減算される第二のオフセット信号を生成するために増幅器１５０によって生成される誤差信号Ｅはフィルタ／積分器１４０において積分されて、第二のデバイスＦＥＴ２のスイッチオフを制御するため、発生器１６０からの基準電圧Inegoffsetに対して比較器１７０における使用のための信号Iemulateが生成される。回路３１５は、自身の動作によって、コンバータ３００において反射電力の量を決定し得ると共に、コンバータ３００内で所定の程度のハードスイッチングを実現するために、デバイスＦＥＴ１及びＦＥＴ２の時間的動作を制御するようにフィードバックモードで当該量を使用し得る。好ましくは、所定の程度のハードスイッチングは、コンバータ３００を、対応する現在知られているコンバータよりも効率よくするために、低減された程度のハードスイッチングに対応する。
【００５９】
上記の本発明の実施例が、本発明の範囲から逸脱することなく修正され得ることは評価されるであろう。上記の単数形の参照は複数形にも関すると解釈されるべきであることは更に評価されるであろう。更に、単語“有する”、“含む”、及び“持つ”等のような表現は、他の要素の存在を排除するものではないと解釈されるべきである。請求項において、括弧の間に置かれる請求項の参照符号は、いずれも当該請求項の保護範囲を限定するものではないと解釈されるべきである。構成要素に先行する冠詞“a”又は“aｎ”は、複数の当該構成要素を排除するものではない。いくつかの手段を列挙する装置の請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項において再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。  
【図面の簡単な説明】
【００６０】
【図１】制限された振幅のハードスイッチングが動作中に発生する従来の双方向フライバックコンバータにおける一次スイッチ伝導のサイクルのグラフである。
【図２】本発明による電流エミュレーション方法を利用する第一の双方向フライバックコンバータの概略図である。
【図３】本発明による電流エミュレーション方法を利用する第二の双方向フライバックコンバータの概略図であり、当該双方向フライバックコンバータは、内部の電流量を測定するために前記コンバータの各々の二次回路において電流センサを含んでいる。
【図４】電流エミュレーションの特徴を含む第三のバック型コンバータの概略図であり、当該コンバータは本発明による電流エミュレーション方法を利用している。
【図１】
2006527979.tif 000008
【図２】
2006527979.tif 000009
【図３】
2006527979.tif 000010
【図４】
2006527979.tif 000011
【国際調査報告】
2006527979.tif 000012
2006527979.tif 000013