(57)【要約】可変チャージポンプ回路（３００）は複数の選択可能な負荷（３２２、３２６、３３０；図５Ａ〜図５Ｂ）を用いて、予め選択されたポンプ電圧（Ｖout）のために適切な負荷を選択することによりポンプされた出力（３３４）の電圧リップルを最小限にする。チャージポンプ回路はまたポンプ電圧を基準電圧（Ｖｒｅｆ）と比較して、ポンプ１０の電圧が基準電圧よりも大きい場合可変チャージポンプ回路を遮断する。チャージポンプ回路はまた最大電圧出力を基準電圧と比較して、電圧出力上の最大リップルが基準電圧よりも大きいか否かを監視する。チャージポンプ回路は、供給電圧（Ｖcc）を受取り１つ以上のポンプ電圧を生成するよう動作可能な１つ以上の段（３０６、３１０；３０８、３１２）を含み、複数の負荷（３２２、３２６、３３０）は各々特定のポンプ電圧に関連付けられ、負荷選択手段（３２０、３２４、３２８）は、特定のポンプ電圧に関連付けられた負荷を選択するために出力ポンプと複数の負荷とに結合される。
2006504387.tif 000002
【特許請求の範囲】
【請求項１】
最小の電圧リップルを有するチャージポンプ電圧を生成するためのチャージポンプ回路であって、
ａ）  供給電圧を受取り、複数のポンプ電圧のうち選択されたポンプ電圧を生成するよう動作可能な１つ以上の段を含むポンピング回路と、
ｂ）  ポンピング回路の出力に選択的に結合可能な複数の負荷とを含み、各負荷は特定のポンプ電圧に関連付けられ、前記チャージポンプ回路はさらに、
ｃ）  特定のポンプ電圧に関連付けられた負荷を前記ポンピング回路の出力に選択的に結合するための負荷選択手段を含む、チャージポンプ回路。
【請求項２】
前記負荷選択手段は、目標出力ポンプ電圧（Ｖｃｆｒａ）が基準電圧（Ｖｒｅｆ）以上である場合、可変チャージポンプ回路を遮断するための目標出力ポンプセレクタを含む、請求項１に記載のチャージポンプ回路。
【請求項３】
前記負荷選択手段はさらに、負荷を追加するための目標出力選択手段上に最大リップルを含み、基準電圧（Ｖｒｅｆ）よりも大きな目標出力電圧（Ｖｃｆｒｂ）上に最大リップルが存在する場合は常に、目標出力選択手段上の最大リップルがＶｃｆｒｂ電圧が基準電圧（Ｖｒｅｆ）以下になるまで付加的な負荷を加える、請求項２に記載のチャージポンプ回路。
【請求項４】
前記ポンピング回路は、
ａ）  直列に結合された複数のダイオードを含み、各ダイオードは入力端子および出力端子を有し、直列の第１のダイオードの入力端子は供給電圧に結合され、第１のダイオードの出力は第２のダイオードの入力端子に接続され、最後のダイオードの出力端子は出力ポンプに接続され、前記ポンピング回路はさらに、
ｂ）  第１の端子および第２の端子を有する複数のキャパシタを含み、第１のキャパシタの第１の端子は第１のダイオードの出力と第２のダイオードの入力とに結合され、第２のキャパシタの第１の端子は第２のダイオードの出力と第３のダイオードの入力とに結合され、最後のキャパシタの第１の端子は最後のダイオードの入力端子に結合され、前記ポンピング回路はさらに、
ｃ）  互いに直列に結合される複数のインバータを含み、各々は入力端子と出力端子とを有し、第１のインバータの出力は、チャージポンプ回路の第１の段を形成する第１のキャパシタの第２の端子に結合され、第２のインバータの第２の出力は、チャージポンプ回路の第２の段を形成する第２のキャパシタの第２の端子に結合され、最後のインバータの出力は、チャージポンプ回路の最後の段を形成する最後のキャパシタの第２の端子に結合され、前記ポンピング回路はさらに、
ｄ）  第１のインバータの入力端子に結合されるクロック信号を含む、請求項１に記載のチャージポンプ回路。
【請求項５】
前記複数のダイオードの各々はダイオード接続されたＮＭＯＳトランジスタであり、各トランジスタのゲートは、入力端子を形成するそのドレインと第２の端子を形成するそのソースとに接続される、請求項４に記載の可変チャージポンプ回路。
【請求項６】
前記負荷選択手段は複数のスイッチであり、１つのスイッチが各々の前記負荷に対応し、各スイッチは第１の端子、第２の端子およびイネーブル端子を有し、スイッチは各負荷と直列に結合され、スイッチの第１の端子は出力ポンプに結合され、スイッチの第２の端子は各負荷に結合される、請求項１に記載のチャージポンプ回路。
【請求項７】
各負荷選択手段は、ゲート、ドレインおよびソースを有するＮＭＯＳトランジスタを含
み、ＮＭＯＳ負荷トランジスタのゲートはイネーブル信号に結合され、ＮＭＯＳ負荷トランジスタのソースは電気的接地に結合され、ドレインは負荷に結合される、請求項１に記載のチャージポンプ回路。
【請求項８】
各負荷は、第１の端子および第２の端子を有するキャパシタまたは電流シンカーであり、第１の端子はポンプ電圧に結合され、第２の端子はＮＭＯＳトランジスタのドレインに結合される、請求項７に記載のチャージポンプ回路。
【請求項９】
各負荷選択手段は入力端子および出力端子を有する昇降回路を含み、入力端子はイネーブル信号に結合され、出力端子は負荷ＮＭＯＳトランジスタに結合され、負荷ＮＭＯＳトランジスタのゲートは昇降回路の出力端子に接続され、ＮＭＯＳトランジスタのドレインはポンプ出力に結合され、ソースは負荷に結合される、請求項１に記載のチャージポンプ回路。
【請求項１０】
各負荷は、第１の端子および第２の端子を有するキャパシタまたは電流シンカーであり、第１の端子はＮＭＯＳトランジスタのソースに結合され、第２の端子は電気的接地に結合される、請求項９に記載のチャージポンプ回路。
【請求項１１】
前記目標出力ポンプセレクタは、
ａ）  ２つの入力端子、出力端子および第１のイネーブル端子を有する第１の比較器を含み、２つの入力端子のうちの１つが基準電圧（Ｖｒｅｆ）に接続されており、前記目標出力ポンプセレクタはさらに、
ｂ）  ２つの端子を有する第１のレジスタネットワークを含み、第１の端子は出力ポンプに結合され、第２の端子は第１の比較器の入力端子のうちの１つに結合されており、前記目標出力ポンプセレクタはさらに、
ｃ）  ２つの端子を有する第２のレジスタネットワークを含み、第１の端子は第１のレジスタネットワークの第２の端子に結合され、第２のレジスタネットワークの第２の端子は電気的接地に結合されており、前記目標出力ポンプセレクタはさらに、
ｄ）  第１の比較器の入力端子のうちの１つに結合される基準電圧ソース（Ｖｒｅｆ）を含む、請求項２に記載のチャージポンプ回路。
【請求項１２】
最大オーバーシュートを有する目標出力選択手段は、
ａ）  ２つの端子を有する第３のレジスタネットワークを含み、第１の端子は出力ポンプに結合され、前記目標出力選択手段はさらに、
ｂ）  ２つの端子を有する第４のレジスタネットワークを含み、第１の端子は第３のレジスタネットワークの第２の端子に結合され、第４のレジスタネットワークの第２の端子は電気的接地に結合され、前記目標出力選択手段はさらに、
ｃ）  ２つの入力端子、出力端子およびイネーブル端子を有する第２の比較器を含み、入力端子のうちの一方は第４のレジスタネットワークの入力端子に結合され、入力端子の他方は基準電圧Ｖｒｅｆに結合され、前記目標出力選択手段はさらに、
ｄ）  ２つの端子を有する論理回路を含み、第１の端子は第２の比較器の出力端子に結合され、前記目標出力選択手段はさらに、
ｅ）  ポンプ出力に結合される設定負荷を含み、前記設定負荷は、出力ポンプが出力端子上で許容可能な最大のオーバーシュートよりも大きなオーバーシュートを有する場合、出力ポンプに付加的な負荷を加えるための論理回路によって制御されている、請求項１１に記載のチャージポンプ回路。
【請求項１３】
チャージポンプ回路において最小のリップルを有する出力電圧を生成するための方法であって、
ａ）  出力ポンプ電圧（Ｖｐｕｍｐ）を選択するステップと、
ｂ）  選択されたＶｐｕｍｐに関連付けられる負荷をオンにするステップと、
ｃ）  目標出力電圧（Ｖｃｆｒａ）を基準電圧（Ｖｒｅｆ）と比較し、目標出力電圧が基準電圧よりも大きい場合は常にチャージポンプ回路を不能にし、目標出力電圧が基準電圧以下である場合は常にチャージポンプ回路をオンにしたままにしておくステップとを含む、方法。
【請求項１４】
ａ）  出力電圧値（Ｖｃｆｒｂ）上の許容可能な最大リップルを基準電圧（Ｖｒｅｆ）と比較し、許容可能な最大リップル出力電圧値が基準電圧よりも大きい場合は常に、Ｖｃｆｒｂ電圧値が基準電圧以下になるまで負荷を接続するステップと、
ｂ）  出力電圧値（Ｖｃｆｒｃ）上の許容可能な最小の降下を基準電圧（Ｖｒｅｆ）と比較し、出力電圧値上の許容可能な最小の降下が基準電圧未満である場合は常に、Ｖｃｆｒｃ電圧値が基準電圧よりも大きくなるまで負荷を除去するステップとをさらに含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
この発明は概してチャージポンプ回路に関し、より特定的には、いくつかの目標出力電圧レベルのいずれかを供給するよう適合された可変チャージポンプ回路に関する。
【背景技術】
【０００２】
背景技術
多くの種類のメモリ素子は、命令の読出、プログラミングおよび消去を実行するために高い電圧を必要とする。これは、ページ、バルクおよびセクタの消去に関するメモリに当てはまる。
【０００３】
高い内部電圧を生成するのに最も一般的な方策は、メモリ回路に供給された電圧を昇圧させるのにチャージポンプ回路を用いることである。チャージポンプ回路は、キャパシタのアレイを用いて供給電圧を上げる。低電力源がチャージポンプ回路に結合されて、メモリにおける消去動作、読出動作およびプログラミング動作に必要な高い電圧を生成する。
【０００４】
図１は典型的な２段のチャージポンプ回路１００の概略図を示す。当該２段のチャージポンプ回路１００は、源１０２によってメモリチップの外部ピンなどから供給される供給電圧Ｖccよりも大きな昇圧された出力電圧Ｖpumpを生成する。電圧源１０２は第１のダイオード接続されたＮＭＯＳトランジスタ１０４に結合される。この第１のＮＭＯＳトランジスタ１０４のソースは、キャパシタ１０６と、第２のダイオード接続されたＮＭＯＳトランジスタ１１０とに結合される。第２のＮＭＯＳトランジスタ１１０のソースは、第２のキャパシタ１０８と第３のＮＭＯＳトランジスタ１１２とに結合される。第３のトランジスタ１１２はそのゲートがそのドレインに接続され、そのソースが出力電圧Ｖpumpに接続されている。キャパシタ１０６および１０８の他の端子１１４および１１８が逆位相のクロック信号ＣＫおよびＣＫＮをそれぞれ受信する。内部の高電圧は、内部供給電圧Ｖccを有する一連のキャパシタ１０６、１０８を昇圧することによって得られる。キャパシタ１０６および１０８はクロックのレートで電荷を蓄積しかつ転送する。ノードＡは、キャパシタ１０６とダイオード接続されたＮＭＯＳトランジスタ１１０のソースとの間の接合部である。ノードＢは、キャパシタ１０８とダイオード接続されたＮＭＯＳトランジスタ１１２との間の接合部である。ノードＡにおける電圧は、キャパシタ１０６の電圧とＶccとの和に等しい。ノードＢにおける電圧はキャパシタ１０８の電圧に等しい。出力電圧（Ｖpump）は、ノードＡにおける電圧とノードＢにおける電圧との和である。チャージポンプ回路１００の効率に応じて、ポンプ出力電圧（Ｖpump）は、トランジスタ１１２が出力端子に送り出す電圧の量となる。第１のレギュレータは、ポンプ出力電圧内のリップルを最小限にするために、ポンプ出力電圧からフィードバックを受取ってチャージポンプを高速でオンにしたりオフにしたりし得る。
【０００５】
図１に示されるような２段のチャージポンプ回路においては、ポンプ出力電圧Ｖpumpは、チャージポンプ回路１００が送り出し得る最大電圧未満であり得る。たとえば、チャージポンプは、いくつかの異なる出力電圧（Ｖpump）のいずれかを供給するように要求されるが、最大電圧に近いのはその中の１つのみである。より一般的には、ｎ段のポンプ回路については、最大ポンプ出力（Ｖout，max）は（ｎ＋１）＊Ｖccに等しい。チャージポンプが供給することのできる電流はＩout＝ｆ（Ｖdd・Ｎp・Ｃp／ＮS・Ｔck）であり、この場合、ＮPは並列段の数であり、ＮSは直列段の数であり、ＣPは容量値であり、ＴCKはチャージポンプクロック周期である。クロック信号ＣＫおよびＣＫＮは、内部電源１１４からの電荷転送速度を規定する。同様に、クロック速度が速ければ速いほど、ポンプ電圧は
より速く目標電圧に達する。
【０００６】
通常、最大出力（Ｖmax）よりもかなり小さいチャージポンプ出力（Ｖpump）は、ポンプ回路の容量と負荷回路の容量との間で電荷を供給することによってもたらされるリップル電圧信号を経験する。リップル電圧の周波数はクロックの充電および放電のサイクルと一致する。出力電圧は充電サイクル中に目標電圧を超え（オーバーシュート）、次いで、負荷のＲＣ放電と負荷容量ＣLの関数として再び降下する。電圧オーバーシュートのレベルは、最大のポンプ出力電圧Ｖmaxとポンプ出力（Ｖpump）との差に比例する。言い換えれば、電圧オーバーシュートは、負荷容量にまで減衰されている過剰な電荷に比例する。
【０００７】
このリップル現象は、チャージポンプ回路１００が調整されたいくつかの異なるＶout値のうちいずれかを供給しなければならない場合、極めて重要である。単一のチャージポンプ回路１００が２つ以上のＶpumpを供給しなければならない場合、その値は非常に低い値から非常に高い値の範囲に亘る。この場合、ポンプ昇圧キャパシタは、チャージポンプ回路１００が最大電圧で十分な電流を供給することができることを保証するためにより大きくなくてはならないが、非常に低いＶpump値での電流の供給効率が過度に良く、この場合非常に高いリップルが生成される。オーバーシュートは内部ポンプ容量と外部負荷との間で共有する純粋な電荷が原因であるので、調整されたポンプ出力が低ければ低いほど、共有する電荷が高くなり、電圧オーバーシュートも高くなる。
【０００８】
図２Ａ、図２Ｂおよび図２Ｃを参照すると、同じチャージポンプ回路からの３つの異なるポンプ電圧出力ＶＡ、ＶＢ（＝２・ＶＡ）およびＶＣ（＝４・ＶＡ）を時間に対して作図したグラフが示される。当該グラフは、ＶpumpおよびＩoutが目標ポンプ値およびチャージポンプ挙動に厳密に依存していることを示している。Ｖmaxおよびｌｏａｄmaxなどのチャージポンプ仕様が分かっている場合、最も効率のよいポンプを実現するためにポンプの大きさを規定することができる。ポンプ１００の大きさは、消費、面積および段の数が最低限のものと同一とみなされる。図２Ａは、最大のオーバーシュートの問題を有する最小ポンプ出力電圧ＶＡを示しているが、これは、チャージポンプ回路が所与の負荷容量にとって過度に効率的であるからである。図２Ｂは、より大きなポンプ電圧ＶＢに対するより小さなオーバーシュートの問題を示しているが、これは、負荷がポンプ回路１００により良く整合されるからである。図２Ｃは、ほぼＶmaxの最大ポンプ電圧ＶＣにとってオーバーシュートの問題がほとんどないことを示しているが、これは、このチャージポンプ回路に対して最適な負荷整合である
チャージポンプにおけるオーバーシュート問題を解決しようとして、ネブリジック（Nebrigic）他による「ウルトラ・キャパシタベースの動的に調整されたチャージポンプ電力変換装置（Ultra-Capacitor Based Dynamically Regulated Charge Pump Power Converter）」と題された米国特許第６，３７０，０４６号（′０４６号特許）は、電力変換装置を用いて、フライングウルトラキャパシタを含むチャージポンプのスイッチマトリクスを動的に制御することによって電力を供給する。′０４６号は、出力電圧を検知し、かつこれに応じてチャージポンプの動作周波数を変えることによって要求に応じて電力を動的に供給する。特に、動的コントローラは容量性の電力出力段を作動させて、負荷キャパシタに亘る出力電圧Ｖoutを維持する速度で電荷をポンプする。動的コントローラは、出力電圧が基準電圧未満に降下するとフライキャパシタを負荷キャパシタに放電する。閉ループ動的制御は、フライングウルトラキャパシタを充電したり放電したりすることによって所望の出力電圧の維持を可能にする。′０４６号特許はまた、フライングウルトラキャパシタを低速で切換えて高い出力電力を発生させる２状態コントローラを開示する。この２状態コントローラは、フライングウルトラキャパシタに亘る予め定められた電圧リップルを維持して出力キャパシタへの効率的な電荷転送を達成する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明の目的は、チャージポンプ回路に最小リップルのポンプ出力電圧を供給し、同時に、チャージポンプおよびレギュレータの基本構造を維持することである。
【課題を解決するための手段】
【００１０】
発明の概要
この目的は、可変負荷を有するチャージポンプ回路によって達成される。当該チャージポンプ回路は、供給電圧を受取り１つ以上のポンプ電圧を生成するよう動作可能な１つ以上の段を含む。複数の負荷がチャージポンプ出力に接続可能であり、各負荷は特定の目標ポンプ電圧に関連付けられる。負荷選択手段は、選択された負荷を目標ポンプ電圧に従って出力に結合する。
【００１１】
最後に、新しい方策は、目標出力電圧の関数としてポンプのための最適な負荷を動的に選択することである。
【００１２】
別の実施例においては、レギュレータが、許容不可能なレベルのオーバーシュートがないかどうか出力を監視し、このような許容不可能なオーバーシュートが検出された場合に追加の負荷を付与するよう設けられてもよい。
【発明を実施するための最良の形態】
【００１３】
発明を実施するための最良の形態
図３を参照すると、チャージポンプ回路３００は、供給電圧Ｖccを受け１つ以上のポンプ電圧を生成するよう動作可能な１つ以上のポンプ段を含むポンピング回路を含む。図示されるチャージポンプ回路３００は２つのポンプ段を備えるが、より一般的には、チャージポンプ回路３００はｎ段を有し得る。この場合、ｎ＞１である。チャージポンプ回路３００はいくつかの異なる負荷３２２、３２６および３３０を含み、各々は、それぞれのスイッチ３２０、３２４、３２８を介してチャージポンプ回路の出力３３４に接続可能である。所望のポンプ出力Ｖoutに応じて、スイッチが、特定のポンプ電圧に関連付けられる適切な負荷を選択することにより最小の電圧リップルがもたらされる。
【００１４】
ポンピング回路は、直列に接続され（ここではダイオード接続されたｎチャネルトランジスタとして実現され）る３つのダイオード３０４、３０６および３０８を含む。第１のダイオード３０４の入力端子は供給電圧Ｖcc３０２に結合される。第１のダイオードの出力は第２のダイオード３０６の入力端子に接続され、第３のダイオードの出力端子はチャージポンプ回路３００の出力３３２に接続される。
【００１５】
チャージポンプ回路３００はまた、２つのキャパシタ３１０および３１２を各ポンプ段に１つずつ含む。第１のキャパシタ３１０の第１の端子は、第１のダイオード３０４の出力と第２のダイオード３０６の入力とに結合される。第２のキャパシタ３１２の第１の端子は、第２のダイオード３０６の出力と第３のダイオード３０８の入力とに結合される。ｎ段のチャージポンプ回路においては、最後のキャパシタは最後のダイオードの入力端子に結合される。
【００１６】
入力３１４において供給されるクロック信号ＣＬＫは、インバータ３１６および３１８の組と直列に結合される。第１のインバータ３１６の出力は第１のキャパシタ３１０の第２の端子に結合される。第２のインバータ３１８の出力は第２のキャパシタ３１２の第２の端子に結合される。ｎ段のチャージポンプにおいては、直列的な追加のインバータが他のキャパシタ段に接続される。
【００１７】
この発明のチャージポンプ回路３００はまた、いくつかの異なる負荷３２２、３２６お
よび３２８を含む。負荷はキャパシタまたは電流シンカー（sinker）であってもよい。各負荷は異なるポンプ出力電圧Ｖoutに関連付けられる。回路に供給される負荷の数は、供給可能な目標ポンプ電圧の数に応じて異なり得る。所与の負荷は一定の出力電圧または小さな電圧間隔に関連付けられてもよい。第１の負荷３２２はポンプ出力電圧ＶＡに関連付けられ、第１のスイッチ３２０に接続される。第１のスイッチは制御信号ＥＮ＿Ａによってイネーブルされる。同様に、第２の負荷３２４はポンプ出力電圧ＶＢに関連付けられ、第２のスイッチ３２４に接続される。第２のスイッチ３２４はＥＮ＿Ｂによってイネーブルされる。最後に、第３の負荷３３０がポンプ出力電圧ＶＣに関連付けられ、スイッチ３２８に接続される。第３のスイッチ３２８はＥＮ＿Ｃによってイネーブルされる。第３のスイッチ３２０、３２４および３２８はそれぞれの制御信号ＥＮ＿Ａ、ＥＮ＿ＢおよびＥＮ＿Ｃとともに、チャージポンプ出力３３４における電圧リップルを最小限にまで減らす負荷選択手段を形成する。
【００１８】
ＶＡ、ＶＢまたはＶＣに対する命令がコントローラ（図示せず）によって受信される場合、当該コントローラ（図示せず）はイネーブル制御信号ＥＮ＿Ａ、ＥＮ＿ＢまたはＥＮ＿Ｃを生成し、これによりこの電圧に対する最適な負荷が選択されて最小の電圧リップルがもたらされる。一度に１つの負荷しか選択できない。たとえば、電圧ＶＡが選択される場合、ＥＮ＿Ａにより第１のスイッチ３２０が閉じられて、第１の負荷がチャージポンプ回路３００の出力端子に接続される。それぞれのスイッチ３２４および３２８が開くので残りの負荷３２６および３３０が出力端子から切断される。
【００１９】
チャージポンプ回路３００の出力が図４Ａに示される。最小のリップルが存在するが、これは、負荷がポンピング回路の負荷キャパシタ３２２と整合されるからである。この場合、上述の電荷共有効果は、選択された負荷Ａを加えるため最小限となる。
【００２０】
同様に、図４Ｂを参照すると、図３の負荷Ｂ３２６が制御信号ＥＮ＿Ｂによって閉じられている第２のスイッチ３２４によって選択される場合のチャージポンプ回路３００の応答が示される。負荷Ｂ３２６が選択されると、負荷Ａ３２０および負荷Ｃ３３０がチャージポンプ回路３００の出力から切断される。図２のグラフ２Ｂとは対照的に、この場合のチャージポンプ出力の電圧リップルは最小限となる。というのも、負荷Ｂによって与えられる負荷がポンプの負荷を内部のポンピングキャパシタと整合させるので、負荷容量にまで減衰された電荷が著しく減じられるからである。
【００２１】
図４Ｃを参照すると、図３における負荷Ｃ３３０が制御信号ＥＮ＿Ｃによって閉じられている第３のスイッチ３２８によって選択される場合のチャージポンプ回路３００の応答が示される。負荷Ｃ３３０が選択される場合、負荷Ａ３２２および負荷Ｂ３２６がチャージポンプ回路３００の出力から切断される。この場合、チャージポンプ出力の電圧リップルはまた最小限となる。というのも、負荷容量と内部の容量とが整合されるので負荷容量にまで減衰される電荷が著しく減じられるからである。
【００２２】
図５Ａを参照すると、ＥＮ＿Ａスイッチ３２０および負荷Ａ３２２の一実施例が示される。スイッチ３２４および３２８は同様に構成される。この実施例においては、スイッチＥＮ＿ＡはＮＭＯＳトランジスタであり、そのゲートはＥＮ＿Ａ端子に接続され、そのソースは電気的接地３３２に接続され、そのドレインは負荷キャパシタ５０２Ａに接続される。負荷キャパシタ５０２Ａの１つの端子はポンプ出力（Ｖout）に接続される。電圧ＶＡが選択されると、ＥＮ＿Ａ端子がハイ（ＨＩＧＨ）になり、ＮＭＯＳトランジスタがオンにされて、負荷Ａを出力（Ｖout）に接続する。
【００２３】
図５ＢはスイッチＥＮ＿Ａ３２０および負荷Ａ３２２の別の実施例を示す。この実施例においては、スイッチＥＮ＿Ａは昇降回路５０２Ｂを含み、その入力はＥＮ＿Ａ端子に接
続され、その出力はＮＭＯＳトランジスタ５０４Ｂのゲートに接続される。ＮＭＯＳトランジスタ５０４Ｂのドレインはポンプ出力（Ｖout）に接続され、ソースは負荷キャパシタ５０６Ｂに接続される。負荷キャパシタ５０６Ｂの第２の端子は電気的接地３２２に接続される。電圧ＶＡが選択されると、ＥＮ＿Ａ端子がＨＩＧＨになり、昇降回路５０２Ｂの出力がＨＩＧＨになる。ＮＭＯＳトランジスタがオンにされて、負荷Ａを出力（Ｖout）に接続する。
【００２４】
図６を参照すると、ポンプ出力電圧Ｖpumpのより単純なコントローラはチャージポンプ回路６００である。この回路は、図１に示されるポンプ回路１００、比較器６０２、第１のレジスタネットワーク６０４および第２のレジスタネットワーク６０６を含む。チャージポンプ回路６００は、ポンプ出力電圧（Ｖｃｆｒａ）のサンプルを基準電圧（Ｖｒｅｆ）と比較する。ＶｃｆｒａがＶｒｅｆよりも大きいときは常に、比較器６０２が、比較器６０２のＥＮＡＰＵＭＰ端子を介してポンプ回路１００を不能にする。
【００２５】
図７を参照すると、この発明の別の実施例が示され、選択手段がさらにノードＶｃｆｒｂ上で抽出されるポンプ電圧出力上の許容可能な最大リップルを基準電圧（Ｖｒｅｆ）と比較するよう拡張されている。チャージポンプ回路７００は、図１に示されるポンピング回路１００と、抽出された目標ポンプ出力（Ｖｃｆｒａ）を基準電圧（Ｖｒｅｆ）と比較する第１の比較器７０２と、第１のレジスタ７０４と、第２のレジスタ７０６と、第３のレジスタ７０８と、第４のレジスタ７１０と、論理回路７１２と、第２の比較器７１４と、設定負荷７１８に接続される設定負荷スイッチ７１６と、負荷Ａ７２２に接続されるＥＮ＿Ａスイッチ７２０と、負荷Ｂ７２６に接続されるＥＮ＿Ｂスイッチ７２４と、負荷Ｃ７３０に接続されるＥＮ＿Ｃスイッチ７２８とを含む。第２のレジスタ７０６の第２の端子、第４のレジスタ７１０、負荷Ｓ７１８、負荷Ａ７２２、負荷Ｂ７２２、および負荷Ｃ７３０は電気的接地７３２に接続される。
【００２６】
上述のとおり、第１の比較器７０２は、第１の抵抗性のネットワークによって抽出されたポンプ出力電圧（Ｖｃｆｒａ）が基準電圧（Ｖｒｅｆ）よりも大きい場合は常に、ポンプ１００を不能にする。そうでない場合、第１の比較器７０２はポンプ回路１００を動作し続けたままにする。電圧Ｖｃｆｒａが基準電圧（Ｖｒｅｆ）よりも大きい場合、チャージポンプ回路７００は第２のテストを実行して、さらにポンプ出力（Ｖout）での電圧リップルを最小限にする。第２の比較器７１４は、ノードＶｃｆｒｂで抽出された目標出力上の許容可能な最大リップルが基準電圧（Ｖｒｅｆ）よりも大きい場合は常に、負荷Ｓ７１８を加えるよう論理回路７１２に命令する。そうでない場合、第２の比較器７１４は負荷を加えずにポンプ回路７００を動作するままにしておく。
【００２７】
さらに、ポンプ出力を直接制御するよう付加的なフィードバック回路が実現され得る。このようにして、温度および供給電圧の関数についても最適な負荷を決定することができる。
【００２８】
図８を参照すると、メモリシステムのブロック図には図６のチャージポンプ回路６００が含まれる。メモリシステムは、アドレスデコーダ８０２と、制御回路８０６と、メモリセルアレイ８０４に結合される読出／書込／消去／ベリファイ回路８０８とを含む。加えて、アドレスデコーダ８０２はアドレスバス８１０に結合され、制御回路８０６は制御バス８１２に結合され、読出／書込／消去／ベリファイ回路８０８はデータバス８１４に結合される。チャージポンプ回路６００によって生成されたポンプされた出力電圧Ｖpがメモリシステム内の複数の構成要素に印加されてもよい。メモリシステムにおいては、チャージポンプ回路６００はポンプされた出力電圧を読出／書込／消去／ベリファイ回路８０８に印加し、当該読出／書込／消去／ベリファイ回路８０８がデータバッファにおいてこの電圧を利用して、そのバッファがデータバス上で完全な論理レベルの信号を送受信でき
るようにし得る。チャージポンプ回路６００はまた、ポンプされた出力電圧をアドレスデコーダ８０２に印加し、この電圧を用いて、昇圧されたワード線電圧をアレイに印加し得る。動作においては、プロセッサまたはメモリコントローラなどの外部の回路がアドレス、データおよび制御信号をそれぞれのバス８１０、８１２、８１４上に印加して、メモリシステム８００との間でデータをやり取りする。チャージポンプ回路６００は、フラッシュメモリに含まれる場合、典型的には、外部の供給電圧Ｖccを受取り、複数の切換可能な電圧Ｖpを生成し、これらを用いて、アレイに含まれる不揮発性メモリセルのブロックにおいてプログラム動作および消去動作を実行するだろう。メモリセルアレイセクタ０、１、…５内に設けられるローカルなデコーダは各々、負の電圧を送る少なくとも１つのｎ型トランジスタと、そのセクタのアドレス指定された列に正の電圧を送る少なくとも１つのｐ型ＭＯＳトランジスタとを含む。
【００２９】
図９は、図８のメモリ素子８００を含む計算回路８０２を含むコンピュータシステム９００のブロック図である。計算回路８０２はその関連するプロセッサ８０４とともに、特定のソフトウェアの実行などのさまざまな計算機能を実行して、特定の計算またはタスクを実行する。加えて、コンピュータシステムは、コンピュータ回路に結合されるキーボードまたはマウスなどの１つまたはそれ以上の入力装置８０６を含み、これによりオペレータがコンピュータシステムとのインターフェイスをとることを可能にする。典型的には、コンピュータシステムはまた、コンピュータ回路に結合された１つまたはそれ以上の出力装置を含み、このような出力装置は典型的にはプリンタまたはビデオ端末である。１つ以上のデータ記憶装置がまた、典型的には、コンピュータ回路に結合されてデータを記憶するかまたは外部の記憶媒体からデータを検索する。典型的な記憶装置の例には、ハードディスクおよびフロッピー（登録商標）ディスク、テープカセット、ならびにコンパクトディスク読出専用メモリ（ＣＤ−ＲＯＭ）が含まれる。コンピュータ回路は、典型的には、データをメモリ素子に書込んだりデータをメモリ素子から読出したりするために適切なアドレス、データおよび制御バスを通じてメモリ素子に結合される。
【００３０】
この発明の別の局面は、メモリ素子においてチャージポンプ動作の最小の電圧リップルを達成するための方法を提供し、これは、図示されかつ上述されるメモリ素子およびコンピュータシステムに関連して用いられてもよい。図１０を参照すると、特に図３および図７の回路と使用可能な方法１０００がフローチャートで示される。当該方法１０００は、負荷Ａ、ＢまたはＣのうちの１つに加えて負荷Ｓを設定するか否かの決定を含む所望の結果をもたらす最適な負荷を動的に選択することにより、チャージポンプ回路６００において最小の電圧リップルを達成する。当該方法は、所望の出力ポンプ電圧を選択し（ステップ１００４）、選択された出力ポンプ電圧に関連付けられる負荷を選択し（ステップ１００６）、目標出力電圧（Ｖｃｆｒａ）を基準電圧（Ｖｒｅｆ）と比較し（ステップ１００８）、最大リップル目標出力電圧（Ｖｃｆｒｂ）を基準電圧（Ｖｒｅｆ）と比較する（ステップ１０１０）ことから始まる。Ｖｃｆｒｂになるレジスタネットワークは、所与の出力電圧ＶpumpのためにＶｃｆｒｂ＜Ｖｃｆｒａを与えるように作られる。目標出力電圧ＶｃｆｒａがＶｒｅｆ未満である場合は常に、ポンピングプロセスを続ける。ＶｃｆｒｂがＶｒｅｆよりも大きい場合は常に、負荷を追加し、そうでない場合、次のステップに進む。出力ポンプ目標Ｖｃｆｒｃ上の許容可能な最小のオーバーシュートがＶｒｅｆ未満である（ステップ１０１４）場合常に負荷を除去し、次に進む。そうでない場合、電源がオフにされたかどうかを調べ続ける（ステップ１０１６）。電源がオフであればチャージポンププロセスを終了する。
【００３１】
方法１０００はステップ１００２から始まる。命令が始まり、チャージポンプ回路６００の開始を命令するようバスコントローラに指示する。
【００３２】
ステップ１００４では、命令は、出力ノードにおいて必要とされる電圧近傍でチャージ
ポンプ回路６００に情報を供給する。
【００３３】
ステップ１００６では、スイッチが、上述のＥＮ＿Ａ、ＥＮ＿ＢまたはＥＮ＿Ｃ機能によって最適な電圧リップルを供給する負荷をオンに切換えることにより、選択されたポンプ電圧に対応する負荷をイネーブルする。ポンピング段階がイネーブルされる（ステップ１００７）。
【００３４】
ステップ１００８では、ポンプ回路６００が所望の値に達した後、ポンプ出力が正しい出力電圧値であることを確実にするために、チャージポンプ回路はポンプ出力を基準電圧と比較する。比較されたポンプ出力電圧（Ｖｃｆｒａ）が基準電圧よりも大きい場合は常に、オーバーシュートが存在する（出力電圧が目標電圧を超えている）ことを意味する。チャージポンプ回路の論理回路がチャージポンプ回路６００に動作を停止するよう命令する（ステップ１００９）。比較されたポンプ出力電圧（Ｖｃｆｒａ）が基準電圧よりも小さい場合は常に、出力は所望の値よりも低く、回路６００はチャージポンプ回路のポンピングをイネーブルにし続ける（ステップ１００７）。
【００３５】
ステップ１０１０においては、出力電圧（Ｖｃｒｆｂ）は、電圧オーバーシュートが生じたかどうかを明らかにするために基準電圧（Ｖｒｅｆ）と比較される。Ｖｃｆｒｂが基準電圧（Ｖｒｅｆ）以上であれば、電圧オーバーシュートが存在することを意味し、論理が次のステップに進む。
【００３６】
ステップ１０１２では、回路６００は、電圧リップルが減じられ得るように負荷を加える。このステップは、電圧リップルが減じられ、回路６００が次のステップに進むまで続く。
【００３７】
ステップ１０１４において、回路６００は、出力電圧上の最小の降下が発生するかどうかを見出すために出力電圧（Ｖｃｆｒｃ）を基準電圧（Ｖｒｅｆ）と比較する。所与のＶpumpについては、レジスタネットワークはＶｃｆｒｃ＞Ｖｃｆｒａを与えるように作られる。Ｖｃｆｒｃが厳密に基準電圧（Ｖｒｅｆ）よりも低い場合、電圧アンダーシュートが存在することを意味し、論理が次のステップに進む。
【００３８】
ステップ１０１６では、回路６００は、電圧降下が減じられ得るように負荷を除去する。このステップは電圧降下が減じられるまで続き、回路６００は次のステップに進む。
【００３９】
ステップ１０１６では、最小の電圧リップルが達成されると、回路６００は電源がオフにされているかどうかを観察する。電源がオフでなければ、方法１０００は電源がオフになるまでステップ１００８から１０１６を繰返す。
【００４０】
ステップ１０１８では、電源がオフにされると方法１０００が終了する。
【図面の簡単な説明】
【００４１】
【図１】３段のチャージポンプ回路を示す概略図である。
【図２Ａ】図１のチャージポンプ回路の応答を示す図である。
【図２Ｂ】図１のチャージポンプ回路の別の応答を示す図である。
【図２Ｃ】図１のチャージポンプ回路の応答を示す図である。
【図３】この発明に従ったチャージポンプ回路を示す概略図である。
【図４Ａ】ＥＮ＿Ａがオンである場合の図３のチャージポンプ回路の応答を示す図である。
【図４Ｂ】ＥＮ＿Ｂがオンである場合の図３のチャージポンプ回路の応答を示す図である。
【図４Ｃ】ＥＮ＿Ｃがオンである場合の図３のチャージポンプ回路の応答を示す図である。
【図５Ａ】図３の負荷Ａの実施例を示す概略図である。
【図５Ｂ】図３の負荷Ａの別の代替的な実施例を示す概略図である。
【図６】ＶｃｆｒａがＶｒｅｆ未満である場合にポンプ回路３００を可能／不能にするための負荷セレクタに結合されたチャージポンプ回路３００の代替的な実施例を示すブロック図である。
【図７】チャージポンプ回路３００の別の実施例を示すブロック図である。
【図８】図６のチャージポンプ回路を用いるメモリシステムを示すブロック図である。
【図９】図７のメモリシステムを用いるコンピュータシステムを示すブロック図である。
【図１０】図１の回路から得られる電圧リップルに比べて電圧リップルを減じる最適な負荷を動的に選択するための方法を示すフローチャートである。
【図１】
2006504387.tif 000003
【図２Ａ】
2006504387.tif 000004
【図２Ｂ】
2006504387.tif 000005
【図２Ｃ】
2006504387.tif 000006
【図３】
2006504387.tif 000007
【図４Ａ】
2006504387.tif 000008
【図４Ｂ】
2006504387.tif 000009
【図４Ｃ】
2006504387.tif 000010
【図５Ａ】
2006504387.tif 000011
【図５Ｂ】
2006504387.tif 000012
【図６】
2006504387.tif 000013
【図７】
2006504387.tif 000014
【図８】
2006504387.tif 000015
【図９】
2006504387.tif 000016
【図１０】
2006504387.tif 000017
【国際調査報告】
2006504387.tif 000018