(57)【要約】【解決手段】本発明は、複数の送信ポートを有する送信器スイッチ部を有するマルチバンドスイッチと、複数の受信ポートを有する受信器スイッチ部に関する。各スイッチ部は、ポートの一つをアンテナ部に切り換える、関連するスイッチングトポロジーを有する。スイッチングトポロジーは、送信器ポートスイッチング素子が受信器ポートスイッチング素子よりも大きなスイッチングトランジスタを有する絶縁ゲートｎチャンネルＦＥＴ等の直列接続された複数のＦＥＴを使用することができる。送信器スイッチング素子及び受信器スイッチング素子の主信号経路トランジスタは、ソース領域突起及びドレーン領域突起がトランジスタ区域内で交互になっている、相互に入り込むＦＥＴである。相互に入り込むソース及びドレーン領域は、波状チャンネル領域により互いに離間してもよく、その上はゲート金属化部である。
2006511180.tif 000002
【特許請求の範囲】
【請求項１】
複数の送信ポート及び複数の受信器ポート間を切り換えるために単一ダイ集積回路であって、
複数の送信ポート、及び該複数の送信ポートのうち選択された１個を送信ノードに切り換えるよう作動可能な送信器制御回路を有する送信器スイッチング部と、
複数の受信器ポート、及び該複数の受信器ポートのうち選択された１個を前記送信ノードに切り換えるよう作動可能な受信器制御回路を有する受信器スイッチング部と
を具備することを特徴とする集積回路。
【請求項２】
前記受信器スイッチング部は少なくとも２個のカスケード接続された段を具備し、
第１カスケード段は、前記送信ノードを受信ノードに切り換えるよう制御可能であり、
第２カスケード段は、前記受信ノードを前記複数の受信器ポートのうち選択された１個に切り換えるよう制御可能であることを特徴とする請求項１記載の集積回路。
【請求項３】
前記送信ノードに結合されたアンテナポートをさらに具備することを特徴とする請求項１記載の集積回路。
【請求項４】
前記送信ポートの各々について、前記送信器スイッチング部は、最終の前記送信ポートを前記送信ノードに結合するよう作動可能な直列電界効果トランジスタ（ＦＥＴ）スイッチングトポロジーを具備することを特徴とする請求項１記載の集積回路。
【請求項５】
前記直列ＦＥＴスイッチングトポロジーは、互いに直列に結合された電流経路を有する複数のＦＥＴを具備することを特徴とする請求項４記載の集積回路。
【請求項６】
前記各直列ＦＥＴスイッチングトポロジーは、それぞれの送信ポート近傍に第１ＦＥＴを具備し、
該第１ＦＥＴは、前記送信ポート及びゲートに結合された第１端を有する電流経路を有し、
前記第１端及び前記結合されたゲート間に正方向送りキャパシタが結合されていることを特徴とする請求項５記載の集積回路。
【請求項７】
前記各ＦＥＴスイッチングトポロジーは、電流経路及びゲートを有する最終ＦＥＴ、前記送信ノードに結合された前記電流経路の第１端、前記ゲートから前記電流経路の前記第１端に結合された正方向送りキャパシタを具備することを特徴とする請求項５記載の集積回路。
【請求項８】
少なくとも１個の前記ＦＥＴスイッチングトポロジーについて、前記複数のＦＥＴの少なくとも２本の前記電流経路間にバイパス抵抗が結合されていることを特徴とする請求項５記載の集積回路。
【請求項９】
少なくとも１個の前記ＦＥＴスイッチングトポロジーは、複数のドレーン領域で相互に入り込んだ複数のソース領域を有する少なくとも１個のＦＥＴを具備し、
前記ソース領域及び前記ドレーン領域の間に波状ゲートが形成されていることを特徴とする請求項４記載の集積回路。
【請求項１０】
無線通信用の単一ダイマルチバンドスイッチであって、
アンテナポートと、
複数の送信器ポートであって、該送信器ポートの各々について、スイッチングトポロジーが最終の前記送信器ポートを前記アンテナポートに切り換えるよう作動可能である前記送信器ポートと、
複数の受信器ポートであって、該受信器ポートの各々について、スイッチングトポロジーが最終の前記受信器ポートを前記アンテナポートに切り換えるよう作動可能である前記送信器ポートと
を具備することを特徴とするスイッチ。
【請求項１１】
少なくとも１個の前記スイッチングトポロジーは、直列接続された複数のＦＥＴを具備し、
前記少なくとも１個のスイッチングトポロジー用の制御信号は、前記少なくとも１個のスイッチングトポロジーを制御してそれぞれの送信器ポート又は受信器ポートを前記アンテナポートを選択的に接続又は隔離することを特徴とする請求項７記載のスイッチ。
【請求項１２】
少なくとも１個の前記スイッチングは、
複数の細長ドレーン領域を有する少なくとも１個の相互に入り込むＦＥＴと、
前記ドレーン領域と相互に入り込む複数の細長ソース領域と、
前記ソース領域から前記ドレーン領域を離間する細長の波形チャンネル領域と、
該チャンネル領域上に載置され、前記相互に入り込むＦＥＴをオン状態及びオフ状態間で切り換えるゲートと
を具備することを特徴とする請求項７記載のスイッチ。
【請求項１３】
前記ダイは所定の面積を有し、
前記送信器ポートスイッチングトポロジーは、前記ダイ上で前記受信器ポートスイッチングトポロジーよりも実質的に大きな面積を占めることを特徴とする請求項７記載のスイッチ。
【請求項１４】
前記スイッチは少なくとも１個の多段スイッチングトポロジーをさらに具備し、
前記多段スイッチングトポロジーの第１段は、前記多段スイッチングトポロジーから前記アンテナポートを選択的に接続又は隔離し、
前記多段スイッチングトポロジーの最終段は、前記多段スイッチングトポロジーから複数の他のポートを選択的に接続又は隔離するを具備することを特徴とする請求項７記載のスイッチ。
【請求項１５】
前記他のポートは受信器ポートであることを具備することを特徴とする請求項１１記載のスイッチ。
【請求項１６】
前記最終段は、前記受信器ポートの各々について、前記受信器ポートを中間ノードに接続するよう制御可能な電流経路を有する信号経路ＦＥＴを具備し、
前記第１段は、前記中間ノードを前記アンテナポートに接続するよう作動可能であることを特徴とする請求項１２記載のスイッチ。
【請求項１７】
前記信号経路ＦＥＴの各々は、制御信号が印加されるゲートと、
該ゲートに結合されるドレーンを有する短絡ＦＥＴと、
接地に結合されるソースであって、前記信号経路ＦＥＴがオフ状態であるときに前記中間ノードから前記受信器ポートの隔離を強化するよう作用する前記ソースと
を有することを特徴とする請求項１６記載のスイッチ。
【請求項１８】
単一ダイの送信器／受信器スイッチング集積回路であって、
複数の送信器ポートと、
複数の受信器ポートと、
少なくとも１個のアンテナポートと、
前記送信器ポートの１個又は前記受信器ポートの１個を前記アンテナポートに接続するよう制御可能であると共に、前記アンテナポートから前記送信器ポート及び前記受信器ポートの残りを隔離する複数の集積回路スイッチング素子とを具備し、
前記複数の送信器ポート及び前記複数の受信器ポートの少なくとも１個は数が少なくとも３個であり、
信号挿入損失を低減するために、前記集積回路スイッチング素子の少なくともいくつかはカスケード状に配列されていることを特徴とするスイッチング集積回路。
【請求項１９】
少なくとも３個の受信器ポートがあり、
前記受信器ポートのいずれも、前記集積回路スイッチング素子の少なくとも２個のカスケード段を通って前記アンテナポートに接続されるよう選択可能に切り換えられることを特徴とする請求項１４記載のスイッチング集積回路。
【請求項２０】
前記集積回路スイッチング素子は電界効果トランジスタであることを特徴とする請求項１４記載のスイッチング集積回路。
【請求項２１】
複数の送信器及び複数の受信器のうち１個を送信器／受信器アンテナにスイッチングする方法であって、
単一の集積回路ダイ上に形成された複数の送信器ポートのそれぞれに各前記送信器を接続する工程と、
前記ダイ上に形成された複数の受信器ポートのそれぞれに各前記受信器を接続する工程と、
前記送信器ポート及び前記受信器ポートのそれぞれに関連する複数のスイッチングトポロジーのうち選択された１個を制御し、前記送信器ポート及び前記受信器ポートの選択された１個を前記ダイ上に形成されたアンテナポートに接続する工程と、
他の前記スイッチングトポロジーを制御し、前記アンテナポートから他の前記送信器ポート及び前記受信器ポートを隔離する工程と
からなることを特徴とするスイッチング方法。
【請求項２２】
少なくとも前記スイッチングトポロジーのいくつかを、前記アンテナポートに結合された第１段及び複数の前記送信器ポート又は前記受信器ポートに結合された最終段を具備するカスケード段に配列する工程と、
前記第１段をオンにすると共に、最終スイッチが前記最終段の一部である、前記最終送信器ポート又は最終受信器ポートのうち選択された１個に関連するスイッチングをオンにすることにより、最終送信器ポート又は最終受信器ポートのうち前記選択された１個のを前記アンテナポートに接続する工程と、
残余のスイッチングトポロジー及び前記最終段にある他のスイッチをオフにする工程と
をさらに具備することを特徴とする請求項１７記載のスイッチング方法。
【請求項２３】
前記スイッチングトポロジーのうち選択された１個を制御する工程は、複数の直列接続されたスイッチングトランジスタをオン状態に切り換える工程を具備することを特徴とする請求項１８記載のスイッチング方法。
【請求項２４】
少なくとも１個の信号経路トランジスタをオン状態に切り換えて、前記信号経路トランジスタの電流経路を通って前記受信器ポート又は前記送信器ポートの関連する１個のから信号を通過させる工程と、
前記信号経路トランジスタのゲートに接続されたドレーンを有する短絡トランジスタをオフにして前記ゲートを接地から隔離する工程と、
少なくとも１個の選択されない受信器ポート又は送信器ポートについて、関連する信号経路トランジスタをオフ状態に切り換える工程と、
前記少なくとも１個の選択されない受信器ポート又は送信器ポートについて、前記関連する信号経路トランジスタのゲートに接続されたドレーンを有する関連する短絡トランジスタをオンにし、その結果、最終の前記ゲートが接地に結合され、前記選択されない受信器ポート又は送信器ポートの隔離が強化される工程と
をさらに具備することを特徴とする請求項２１記載のスイッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチ、より特定すると、単一の半導体チップ上に製造された無線送信及び受信用のマルチバンドスイッチに関する。
【背景技術】
【０００２】
従来のスイッチデバイスは、信号が進む経路を制御するよう作動する。一般に、使用されるスイッチデバイスには、電気機械及び半導体（solid state）の２つの基本的タイプがある。半導体スイッチは、ダイオード、電界効果トランジスタ又はバイポーラトランジスタであってもよいスイッチング工程用のある種の半導体デバイスを使用する。一般に、ダイオードスイッチは挿入損失が低いのに対し、トランジスタを構成するスイッチは速い。電界効果トランジスタ（ＦＥＴ）は、無線周波数（ＲＦ）等の高周波信号をスイッチングに使用されてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＦＥＴスイッチは、所定振幅の制御電圧（飽和電圧）がゲートに印加されるまで、オフ状態（高インピーダンス）である。飽和電圧がゲートに印加されると、ＦＥＴスイッチは、ソース及びドレーン間の電流経路が非常に低い抵抗を示すオン状態に切り換わる。
【０００４】
所定の出力がドレーンに提供される点で飽和電圧がゲートに印加されるまで、理論的なＦＥＴスイッチは出力しないが、実際にはＦＥＴは、飽和電圧の印加前に電流が流れる。さらに、制御ゲート電圧が到達しスイッチが作動状態になった後、出力電圧に高調波が現われる。回路設計者は、ＦＥＴがオンになる点を鋭くし、出力電圧の高調波を最小にすることを探求している。同時に、集積回路設計者はオンチップの面積を可能な限り最小にすることを探求しながら、同時により低い制御電圧を達成しようとしている。また、信号スイッチの設計者は、信号経路のインピーダンス挿入損失を最小にすることを試みている。
【０００５】
従来の無線スイッチングの実務において（例えば、無線ＬＡＮ、ブルートゥース、ＣＤＭＡ、ＴＤＭＡ、ＧＳＭ、Ｗ−ＣＤＭＡ等）、無線でアンテナ上に外部へデータを送信すると共にアンテナ上に内部へデータを受信する必要がでてきた。これまで、これらの仕事は、異なる送信器及び受信器チップを使用して行われてきた。オンチップ送信器スイッチング回路の共存のため、過度に容量で負荷される受信器ポートを有することから過度に苦しまないでこれらの機能を単一ダイの集積回路上で結合させると技術的な利点があり、逆も同様である。
【課題を解決するための手段】
【０００６】
本発明は、マルチバンドスイッチの製造装置、製造方法及び製造物を開示する。本発明の実施形態は、複数の送信ポートを有する送信器スイッチング部と、複数の受信ポートを有する受信器スイッチング部が実施された、単一ダイ集積回路を具備する。送信器ポート及び受信器ポートの各々は、発信信号の発信又は受信信号の受信のために、選択された１ポートをアンテナポートに切り換えるよう作動できる、関連するスイッチングトポロジーを有する。
【０００７】
少なくとも１個のスイッチングトポロジーは複数段に配列され、第１段はアンテナポートの近傍にあり、最終段は複数の送信器ポート又は受信器ポートの各々の近傍にある。１個のトランジスタ又は複数の直列トランジスタからなるトランジスタスイッチング素子は、選択されたポートから信号が最終段を通過するために電力供給され、選択されたポートをアンテナポートに接続するためにスイッチング素子は第１段を具備する。最終段の残余部分は残余のスイッチングトポロジーと同様に、アンテナポートからこれらポートを隔離するように動作停止する。好適な一実施形態において、これらカスケード接続された段は、選択された受信器ポートをアンテナポートに切り換えるのに使用される。
【０００８】
本発明の好適な一実施形態によれば、スイッチングトポロジーは電界効果トランジスタ、より好適には絶縁ゲートｎチャンネル電界効果トランジスタを使用して実施されるが、他の半導体デバイスも同目的に使用することができる。発信器信号の強度はアンテナポートに接続されたアンテナにより受信される信号より実質的に大きいので、送信器ポートスイッチング素子は受信器ポートスイッチング素子よりも大きなスイッチングトランジスタを有する。図示の実施形態において、各トランジスタポートスイッチング要素は複数の直列接続されたＦＥＴを具備するので、ＦＥＴを「オン」状態にするためにゲートに印加する必要がある飽和電圧を小さくする。さらに、送信器及び受信器スイッチング素子の主信号経路は、ソース領域突起及びドレーン領域突起がトランジスタ区域内で交互になっている、相互に入り込む（interdigitated）ＦＥＴである。これら相互に入り込むソース及びドレーン領域は、波状チャンネル領域により互いに離間してもよく、その上はゲート金属化部である。
【０００９】
本発明の好適な一側面によれば、スイッチングトランジスタがオン及びオフに切り換わる電圧を鋭くするために、各信号通過スイッチング素子トランジスタの各々を横切ってバイパス抵抗が載置される。トランジスタのスイッチングトポロジーは好適には、電力を取り扱うため及び不要な高調波を減衰させるために正方向送りキャパシタをさらに具備する。オフ状態のこれらスイッチングトランジスタのゲートを接続するために短絡トランジスタを使用することができるので、アンテナポートからの選択されない隔離を改善する。
【００１０】
本発明の種々の実施形態の主な技術的利点は、スイッチング素子の挿入損失を最小にしながら無線信号の送信及び受信の双方のために信号ダイの集積回路を設けること、及びこのようなチップの切り換えられたポート上の容量負荷を減少することである。
【発明を実施するための最良の形態】
【００１１】
図１及び図２は、従来の実務に従った（図１）、及び本発明の実施形態に従って使用されたカスケード接続された方法に従った（図２）、理論的な２分岐スイッチング経路のインピーダンスをモデル化する一連の概略電気回路図である。図１及び図２において、図示のスイッチの一分岐１１はオン状態にあり、入力１２から出力１４に信号が通過することができる。他の分岐１５は出力１６に接続される。両トポロジーは絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）で構成される。図１において、２本の分岐スイッチ１０は、ここでは値Ｒを有する抵抗としてモデル化された２個のＦＥＴスイッチ１３，２０を具備する第１分岐１１を有する。他の分岐１５は、オフ状態で支配的な接合キャパシタンスＣを有する２個のＦＥＴ１７，２２を有する。最初の簡略化された図に示されるように、分岐１１は等価抵抗２Ｒを有するのに対し、分岐１５は等価接合キャパシタンスＣ／２を有する。２以上の工程で簡略化すると、２Ｒの全体挿入損失２１で近似することができる。
【００１２】
図２は、図１の回路に現われるような同数のスイッチ又はトランジスタを通って信号が伝播する、同一目的を有するスイッチングスキームを示す。しかし、カスケード接続されたスイッチング２３は、例えばＦＥＴ２０の２倍であるゲート周辺を有する大容量ＦＥＴ１９を有するので、Ｒ／２のオン抵抗に寄与する。このＦＥＴ１９は、図１の分岐ＦＥＴ１３，１７を生じる。オンのＦＥＴ２０は抵抗Ｒを示すのに対して、オフのＦＥＴ２２は接合キャパシタンスＣを示す。この回路の第１の簡略化により、ＦＥＴ２２のキャパシタンスを無視し、Ｒ／２及びＲを直列にしておく。最後の簡略化に示されるように、図１の回路が示す２Ｒより小さい３／２Ｒの等価挿入損失に減少する。
【００１３】
図３は図１の従来の回路を示すが、両分岐はオフ状態である。分岐１１のＦＥＴ１３，２０はそれぞれ、Ｃ／２に減少した接合キャパシタンスＣに寄与する。同様に、分岐１５の各ＦＥＴ１７，２２の接合キャパシタンスＣは等価キャパシタンスＣ／２に寄与する。最終段の簡素化に示されるように、オフ回路の入力１２に見られるインピーダンスはＣである。図２に示されるが両分岐がオフである図４において、大きな共通スイッチングＦＥＴ１９が寄与する接合キャパシタンスは２Ｃである。分岐ＦＥＴ２０，２２はそれぞれ接合キャパシタンスＣを示す。これは、中間の図２４に示されるように、各々２Ｃの値を有する直列の２個のキャパシタンスに減少する。簡略化された図２８は、ポート１２から見られるようにＣの入力インピーダンスに減少することを示す。オフ状態において、従来の方法及びカスケード接続方法は同じインピーダンス結果をもたらす。
【００１４】
図５は、本発明の一実施形態に従ったカスケード接続分岐集積回路の概略レイアウトである。この実施形態は、信号の集積回路チップ又はダイ１００上に作成されてもよい。チップ１００は、その外部余白に複数の信号及び制御ポート／ボンディングパッドを有する。
【００１５】
図示の実施形態において、送信器ポートはダイの一側に沿って配列されているのに対し、受信器ポートはダイの反対側に沿って配列されている。送信器ポートはポートＴｘ２及びＴｘ１を具備する。これらのポートに接続された負荷は100ピコファラッドのキャパシタとして成形される。送信器スイッチング信号線ＶＴｘ１及びＶＴｘ２は、送信器ポートＴｘ１及びＴｘ２にそれぞれ関連する。また、この例ではダイの左側は、１個の送信器ポート又は１個の受信器ポートが接続されるアンテナポートＡＮＴを有する。
【００１６】
図示された実施形態において、集積回路１００は単極３投（ＳＰ３Ｔ）スイッチング部１０２を有し、その境界は破線で示される。信号経路は実線で示されるのに対し、スイッチング制御信号経路は破線で示される。スイッチング部１０２は、送信器ポートＴｘ１をアンテナポートＡＮＴに接続するために制御線ＶＴｘ２により作動可能なスイッチ１０４を具備する。同様のスイッチング１０６は、送信器ポートＴｘ２をアンテナポートＡＮＴに接続するためにスイッチング信号ＶＴｘ２により作動可能である。スイッチ１０８はカスケード接続されたスイッチングシステム内の第１段であり、受信器信号ノード１１０をアンテナポートＡＮＴに接続するために受信器スイッチング信号ＶＲｘＣにより作動可能である。図示の実施形態において、集積回路１００は２個の送信器ポートの一方を選択的に切り換えるのに対し、本発明はまた１個又は３個以上の送信器ポートを有する実施形態も意図している。
【００１７】
図５に図示された実施形態は４個の受信器ポートＲｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４を有し、そのボンディングパッドは、送信器ポート及びアンテナポートとは反対側のダイの（本図に見られるように）右側に沿って配列される。これらの受信器ポートＲｘ１〜Ｒｘ４のうち選択された１個は、単極４投（ＳＰ４Ｔ）スイッチング部１１２により切り換えられる。スイッチング部１１２は、４個の受信ポートＲｘ１〜Ｒｘ４のうちの１個をノード１１０に切り換えるよう作動可能である。特に、受信器スイッチング部１１２は、スイッチ受信器ポートＲｘ４をノード１１０に切り換えるよう制御電圧ＶＲｘ４により作動可能なスイッチ１１４、スイッチ受信器ポートＲｘ３をノード１１０に切り換えるようスイッチング電圧ＶＲｘ３により作動可能なスイッチ１１６、スイッチ受信器ポートＲｘ２をノード１１０に切り換えるようスイッチング電圧ＶＲｘ２により作動可能なスイッチ１１８、及びスイッチ受信器ポートＲｘ１をノード１１０に切り換えるようスイッチング電圧ＶＲｘ１により作動可能なスイッチ１２０を具備する。スイッチ１１４〜１２０のうち１個はスイッチング１０８に関連して作動し、選択された１個の受信器ポートをアンテナポートＡＮＴに接続する。送信ポートにあるように、受信器ポートＲｘ１〜Ｒｘ４は100ピコファラッドの外部負荷を具備するものとしてモデル化される。２段１０８，１１２によりアンテナＡＮＴを切り換えるカスケード接続方法を使用すると、受信信号が苦しんでいた挿入損失が減少する。図５に図示された実施形態において、回路１００は２個の送信器ポートのうち１個の又は４個の受信器ポートのうち１個をアンテナポートに切り換えるのに対し、残りを隔離する。送信器／受信器ポートの数及び種類は、図示されたもの以外も可能である。３個以上の送信器ポートのうち選択された１個がアンテナポートに切り換えられる場合、この図示された実施形態において４個の受信器ポートの場合であるので、スイッチのカスケード接続された組はこのために実施されよう。カスケード接続スイッチングトポロジーは、同様に３個以上の受信器ポートのうち１個がアンテナポートに切り換えられる受信器側で使用されよう。
【００１８】
図６ないし図９は、図５に図示された集積回路の可能な実施形態の概略電気図である。図６は、各受信ポート（Ｒｘ１〜Ｒｘ４）用に信号ＦＥＴゲートの使用を示す概略図である。図７は、各受信ポート用に２個のＦＥＴゲートの使用を示す概略図である。図８は、バイパス抵抗及び正方向送り（feed-forward）キャパシタの使用を示すより詳細な概略図である。図９は、正方向送りキャパシタ用に一体直列／短絡の使用を示すより詳細な概略図である。
【００１９】
上述したように、図５に示される単極３投（ＳＰ３Ｔ）スイッチング部１０２は、それぞれスイッチング送信器ポートＴｘ１，Ｔｘ２及び受信器ノード１１０の切換を担当する３個の直列接続された信号経路電界効果トランジスタ群１０４，１０６，１０８を具備することができる。図６ないし図９に図示される実施形態において、スイッチングトポロジー１０４，１０６は本質的に互いに類似し、一例としてスイッチ１０４を詳細に説明する。図示された実施形態におけるスイッチ１０４は３個の直列接続された電界効果トランジスタ１４０，１４２，１４４から構成することができ、各電界効果トランジスタは１対の直列接続されたトランジスタであるが、本発明はこれらに限定されない。伝送線すなわち信号経路１４６は、送信器ボンドパッドＴｘ１を電界効果トランジスタ対１４０の電流経路の第１端に接続することができる。各ＦＥＴ対１４０のゲートは、ＶＴｘ１ボンドパッドまで延びる電圧制御線１５４に抵抗１５０，１５２により接続することができる。正方向送りキャパシタ１５６をＦＥＴ対１４０のゲート及び端部にわたって接続してもよい。
【００２０】
二重ＦＥＴ１４０の電流経路の第２端（ソース又はドレーンのいずれとして指定するかは任意である）は、中間ＦＥＴ対１４２の電流経路の一端に接続することができる。同様に、ＦＥＴ１４２の第２端を最後のＦＥＴ１４４の電流路の一端に接続することができる。ＦＥＴ１４４の電流経路の第２端をノード１６６に接続することができ、ノード１６６はアンテナボンドパッドに接続することができる。信号ＶＴｘ１用の電圧制御線１５４を、並列の抵抗１６８，１７０を介して二重ＦＥＴ１４２の制御電極又はゲートに、抵抗１７２，１７４により最後の二重ＦＥＴ１４４のゲートに、接続することができる。正方向送りキャパシタ１７６を、二重ＦＥＴ１４４のゲートからＦＥＴ１４４の電流経路に接続することができる。図６ないし図９に図示された実施形態に示されるようにこのスイッチング素子のトポロジーを完成させると、バイパス抵抗１８０はＦＥＴ対１４０〜１４４を横切って接続することができるので、ＦＥＴ１４０，１４２，１４４の直列接続された電流経路と並列の経路を生成する。
【００２１】
図示の実施形態において、信号スイッチングＦＥＴ１４０〜１４４はｎチャンネル強化モード絶縁ゲート電界効果トランジスタとすることができる。バイポーラトランジスタ又は接合電界効果トランジスタ等の、他の種類又は伝導性のタイプのトランジスタもこれらの位置に使用してもよい。また、トランジスタの伝導性のタイプはｎチャンネルの変わりにｐチャンネルであってもよく、本発明は限定されない。図示の実施形態におけるトランジスタは、シリコン又はより好適にはガリウム砒素等の半導体層の表面に形成することができる。
【００２２】
スイッチング素子１０４は、線１４６から比較的強力な送信スイッチング信号を搬送することができる。図示の実施形態において、Ｔｘ１スイッチング素子１０４は対に配列された６個の直接接続されたＦＥＴの周囲に構築されているが、別の実施形態において直列接続されたＦＥＴの数を増加したり減少したりしてもよい。複数の直列接続されたＦＥＴは、図示の実施形態ではスイッチング素子１０４，１０６，１０８を形成するために使用することができ、デバイス周辺又はダイの寸法を増大させること無く、低制御電圧（すなわちＶＴｘ１に対して低電圧）でスイッチが作動することができる。
【００２３】
理論上、理想スイッチは、ゲートの飽和電圧が得られるまで出力を供給しない。しかし、実際には、スイッチ１０４等のスイッチング素子は、精確なオンに切り換わる時間を有しておらず、代わりに飽和電圧が印加される前にオンになり始める。３個の直列接続された二重ＦＥＴ１４０，１４２，１４４全域の単一抵抗１８０等の、図８及び図９に図示されたバイパス抵抗トポロジーを使用することにより、スイッチ起動のタイミングの精確性が増大する。バイパス抵抗１８０は公知の抵抗経路を与える。バイパス抵抗は、オフ状態のＦＥＴ１４０〜１４４の抵抗より小さくなるよう選択されるが、オン状態のＦＥＴ１４０〜１４４より大きい。この値の範囲内で抵抗１８０の抵抗値を選択することにより、バイパス抵抗１８０がスイッチング素子１０４を通る電流の流れを制御することができる。
【００２４】
スイッチ１０４がオフ状態にある場合、バイパス抵抗１８０は、公知の電流、事実上その経路を通る公知の漏れ電流を生成する。制御電圧が飽和電圧に向かって増加すると、ＦＥＴ１４０〜１４４の抵抗は減少し始める。ＦＥＴ１４０〜１４４の抵抗のこの減少は、飽和電流に到達する前に漏れ電流の増加又は部分的なスイッチ起動となるのが通常であろう。しかし、バイパス抵抗１８０は、このようなＦＥＴの抵抗がバイパス抵抗１８０の抵抗値より小さく点になるまで、ＦＥＴ１４０〜１４４を通って電流が流れることを制限し、理想的には阻止する。実際、バイパス抵抗１８０は、ＦＥＴが飽和電圧への到達により接近し、次にオンになるまで、ＦＥＴを通って電流が流れることを制限する。このため、バイパス抵抗１８０は、制御電圧を鋭くすることにより、スイッチ起動のタイミングの精確性を増大させる。
【００２５】
バイパス抵抗１８０の使用は、起動時間の精確性の増大を、スイッチを形成する個々のＦＥＴ１４０，１４２，１４４の代わりに全スイッチング素子１０４に焦点を当てており、直線性は問題でない。典型的な実施形態において、デバイス１４０〜１４４は高い直線性を要求しない。また、スイッチが一旦起動すると比較的大きな電流が出力になる場合、単一のバイパス抵抗１８０も好適である。別の実施形態において、抵抗１８０は、個別の電界効果トランジスタ１４０〜１４４にそれぞれわたる複数の抵抗と置換され得る。ＦＥＴ１４０〜１４４用の個々の抵抗の置換は、起動タイミングの精確性の増大を各個別のＦＥＴ１４０〜１４４に焦点を当てるであろう。これは、ＦＥＴ１４０〜１４４の生成における工程変動がＦＥＴの性能特性を変化させる場合、重要になり得る。抵抗１８０の位置に個別の抵抗を使用することは抵抗値が変化することを可能にするので、いかなる工程変動にもかかわらず、ほぼ同時に抵抗１４０〜１４４はオンになり、オフになるであろう。
【００２６】
精確なオン／オフスイッチングがダイにおける占有面積の削減ほど重要ではない別の一実施形態において、バイパス抵抗１８０は（図６及び図７に示されるように）省略してもよい。
【００２７】
各スイッチング素子１０４，１０６，１０８は、図８及び図９に示されるようにキャパシタ１５６，１７６等の１個以上の正方向送りキャパシタを有すると好適である。これら正方向送りキャパシタは信号歪を低減するために使用され、関連するＦＥＴ１４０〜１４４の直線性及び高調波ノイズ低減特性を改善する。別の実施形態において、一方又は両方の正方向送りキャパシタ１５６又は１７６は、図６及び図７に示されるように省略してもよい。
【００２８】
正方向送りキャパシタは、当業界では公知の方法により形成することができる。特に、ＦＥＴ１４０〜１４４のゲートの形成に使用される金属化は、例えばキャパシタ１５６の１電極の形成に拡大でき、信号伝送線１４６を形成する金属化は、間に適当な誘電性材料を配置して他の電極の形成に拡大できる。
【００２９】
別の実施形態において、ＦＥＴベースのスイッチング素子１０６は直列接続されたＦＥＴの数がスイッチング素子１０４から変化し得るのに対し、バイパス抵抗又は正方向送りキャパシタの有無、或いは本実施形態において制御電圧ＶＴｘ２の影響下で信号経路Ｔｘ２を切り換えるスイッチング素子１０６の電気的値は、スイッチング素子１０４と同等である。従って、さらに詳細には説明しない。
【００３０】
スイッチング素子１０８は、多くの側面でスイッチング素子１０４，１０６の構成をと類似する。スイッチング素子１０８は、図示の実施形態では好適にはｎチャンネル絶縁ゲート電界効果トランジスタである２個の直列接続されたトランジスタ対１８４，１８６を具備する。二重ＦＥＴ１８６の電流経路の第１端（例えばドレーン）は、アンテナノード１６６に接続されている。二重ＦＥＴ１８４の電流経路の他端すなわちチャンネルは、受信器スイッチングノート１１０に接続されてもよい。
【００３１】
図示の実施形態において、並列の抵抗１９２，１９４は、ＶＲｘＣ電圧制御線１９６を制御電極又はトランジスタ対１８６のゲートに接続するために使用される。同様に、並列の抵抗１９８，２００は、電圧制御線１９６をＦＥＴ対１８４のゲートに接続する。図８に示される実施形態において、バイパス抵抗２０４を、直列接続されたＦＥＴ１８４〜１８６の電流経路を横切って接続することができる。或いは、図９に示されるように、バイパス抵抗２０４，２０５を使用することができる。
【００３２】
上述したように、スイッチング部１０８は受信スイッチング回路の第１段であり、第２段は、複数の（例えば４個の）受信器信号スイッチングトランジスタ１１４，１１６，１１８，１２０を具備する。これらトランジスタは、例えば図示の実施形態に示されるように単一のＦＥＴ又はＦＥＴ対を具備することができる。これらトランジスタの電流経路の第１端（図示の実施形態ではドレーン）は中間ノード１１０に各々接続することができる。任意の１個の受信器信号／アンテナ信号経路に沿って、二重ＦＥＴ１８４，１８６はスイッチングトランジスタ１２０，１１８，１１６，１１４の一つと対をなすことができるので、信号経路には６個のトランジスタがある。これは、受信信号経路のトランジスタを各送信器信号経路の６個のトランジスタに合わせる。図６に図示の実施形態において、付加的なＦＥＴがスイッチング部１０８に含まれてもよい。
【００３３】
ＦＥＴ１１４の電流経路の第２端は、受信器信号Ｒｘ４用のボンドパッドに接続することができる。ＦＥＴ１１６の電流経路の第２端は、受信器信号Ｒｘ３用のボンドパッドに接続することができる。ＦＥＴ１１８の電流経路の第２端は、受信器信号Ｒｘ２用のボンドパッドに接続することができる。ＦＥＴ１２０の電流経路の第２端は受信器信号Ｒｘ１用のボンドパッドに接続することができる。
【００３４】
図示の実施形態において、各受信器スイッチングトランジスタ１１４〜１２０は、ゲート抵抗を有する部品の組に関連して正方向送りキャパシタ及び短絡（shunt）トランジスタを有することができる。図示の実施形態において、これらの素子は、一つの直列受信スイッチングトランジスタ１１４〜１２０が他と同等であるので、ここでは１組のみを説明する。本発明は、工程及び設計の考慮に依って、これら素子の有無の変更、受信器スイッチングトランジスタ１１４〜１２０の一つから別のものに値を変更するという変更が考えられる。
【００３５】
ゲート抵抗２２８，２２９は、トランジスタ１１４の各ＦＥＴのゲートをゲートノード２２６を通る受信器制御信号ＶＲｘ４用のボンドパッドに接続することができる。また、ゲートノード２２６は、短絡トランジスタ２３０及び短絡キャパシタ２３２を介して、接地に接続されるボンドパッド２３４に接続することができる。短絡トランジスタ２３０のゲートは、抵抗２３８を介してパッド２３４に接続することができる。短絡トランジスタ２３０は、関連する信号スイッチングトランジスタ１１４よりもずっと小さいのが好適であり、空乏（depletion）モードデバイスである。バイパス抵抗２４０は、タイミングを鋭くするために短絡トランジスタ２３０の電流経路を横切って接続することができる。
【００３６】
短絡トランジスタ２３０及び関連する部品を使用する主な理由の一つは、受信器信号スイッチング１１４がオフ状態にある場合、受信信号ノードＲｘ４からのノート１１０の隔離を増大させることである。これは、同じ信号ＶＲｘ４がトランジスタ１１４のゲート及び短絡トランジスタ２３０のドレーンに供給されるため起こる。制御信号ＶＲｘ４の任意の値は、トランジスタ１１４及び短絡トランジスタ２３０の動作に逆効果を与える。例えば、ＶＲｘ４の値がピンチオフ電圧Ｖｐ（0.7Ｖのオーダー）より小さく予測信号電圧の値Ｒｘ４を超えるよう選択される場合、ＶＲｘ４はスイッチングトランジスタ１１４をオンにし、同時に短絡トランジスタ２３０をオフにする。ＶＲｘ４の値がＲｘ４より意図的に小さい値に切り換わると、ＶＲｘ４はスイッチングトランジスタ１１４をオフにし、同時に短絡トランジスタ２３０をオンにする。これによりゲートノード２２６の電圧が減少し、Ｒｘ４ポート／ボンドパッドからのノード１１０の隔離が増加する。短絡キャパシタ２３２は、短絡トランジスタ電流経路の接地との抵抗結合を阻止する。
【００３７】
図示の実施形態では、４個の受信器ポートの１個の又は２個の送信器ポートの１個をアンテナポートに切り換える単一の集積回路が提供されたが、このような各ポートを具備するスイッチング回路は主としてモジュラであるので、受信器ポートの数及び送信器ポートの数の一方又は両方は所望の通り変更できる。さらに、複数直列ＦＥＴスイッチング素子１０４，１０６は、好適には無線送信である発信用のアンテナノードへの比較的大電流のスイッチング信号であることが期待されている。他方、アンテナ上で感知される信号は弱いのでスイッチング１１４〜１２０は各々１個のＦＥＴを有する。スイッチングトランジスタの数及び寸法は、切り換えることが意図されている信号の考えられる強度に従って変化することができる。
【００３８】
図１０は、図５ないし図９に示されたものに類似する一体化されたスイッチング回路のレイアウト及びトポロジーを示す。送信器スイッチング信号Ｔｘ１、Ｔｘ２用のＦＥＴは参照番号１０２で示されるのに対し、受信器スイッチング部は参照番号１１２で示される。各直列スイッチングＦＥＴは、ソース及びドレーンがそれぞれ互いに交互配置された複数の突起を有する、相互に入り込む大電力スイッチングトランジスタである。相互に入り込むソース及びドレーンは、第１の伝導性タイプの適当な埋設物を逆の伝導性タイプを有する半導体基板に埋め込むことにより生成することができ、埋設物は間に配置されたゲートに自己整列することができる。図示の実施形態において、ゲートは波状金属化部であるが、別の実施形態において、ゲートは代わりに分岐してもよい。チャンネルの形状は、当然のことながらゲートに対応する。
【００３９】
より小さい電力信号を切り換えなければならないので、部分１１２の第２段受信器トランジスタは小さい。トランジスタは比較的小さく、図示の実施形態においては、相互に入り込まないソース及びドレーン領域を１個のみ有する。トランジスタのチャンネルは、空乏モードデバイスとなるようにドープされている。抵抗は、多結晶シリコンのライン等の従来の方法で生成することができ、その値は調節可能な長さにより調節できる。
【００４０】
作動時において、図示の実施形態の集積回路は、２個のの送信モード又は４個の受信モードのいずれかで作動することができる。例えば信号がパッドＴｘ１から送信されるものである場合、ＶＴｘ１は「高」であり、ＶＴｘ２、ＶＲｘＣ、ＶＲｘ２、ＶＲｘ１、ＶＲｘ３及びＶＲｘ４は「低」である。これにより、直列トランジスタトポロジー１０４をオンにし、他の全てのスイッチングトランジスタをオフにする。この条件では、直列トランジスタトポロジー１０４が挿入損失及び他の接合キャパシタンスに対する比較的低い抵抗に寄与し、回路のオフ分岐は感知されたインピーダンスに殆ど寄与しない。
【００４１】
特定の信号（すなわちＲｘ３に現われる信号）が受信されるものである場合、制御信号ＶＴｘ１、ＶＴｘ２、ＶＲｘ１、ＶＲｘ２及びＶＲｘ４は「低」である。制御信号ＶＲｘ３及びＶＲｘＣは「高」であり、トランジスタトポロジー１０８及びトランジスタ１１６をオンにする。オンのトランジスタ１０８，１１６は全般的な信号挿入損失に対する比較的小さい抵抗量に寄与する。オフ分岐が貢献する比較的高接合キャパシタンスは無視される。このため、カスケード接続された回路トポロジーは、従来の非カスケード接続されたトポロジーより小さい信号挿入損失を示す。
【００４２】
要約すれば、複数の無線信号をアンテナへ及びアンテナから切り換えるのに使用できる単一ダイ集積回路が示され、説明された。説明した集積回路は、切り換えられた信号の強度の挿入損失を低減させるために、スイッチングＦＥＴをカスケード接続されたトポロジーに配列する。本発明の実施形態に従った集積回路は、ＣＤＭＡ，ｗ−ＣＤＭＡ、ＩＥＥＥ802.11、ブルートゥース及び同様の無線プロトコルに有用であり、送信又は受信のみを扱うチップと比較して占有面積を節約する。
【００４３】
本発明のいくつかの好適な実施形態を添付図面に示し、上述のように詳細に説明したが、本発明はそれらに限定されるものではなく、特許請求の範囲にのみ限定される。
【図面の簡単な説明】
【００４４】
【図１】従来技術に従った一分岐がオン状態にある、２個の分岐、分岐当たり２個の直列スイッチを有する従来のスイッチのインピーダンスをモデル化した一連の概略電気回路図である。
【図２】選択された一分岐の電気スイッチがオン状態にある、本発明の一実施形態に従ったカスケード接続されたスイッチのインピーダンスをモデル化した一連の概略電気回路図である。
【図３】両分岐がオフ状態にある、図１に図示された回路のインピーダンスをモデル化した一連の概略電気回路図である。
【図４】両分岐がオフ状態にある、図２に図示された回路をモデル化した一連の概略電気回路図である。
【図５】本発明の一実施形態に従った、複数の送信器ポート及び受信器ポートをアンテナに及びアンテナから切り換えるための単一ダイ集積回路の概略電気回路図である。
【図６】図５に示される集積回路の実施形態の電気回路図である。
【図７】図５に示される集積回路の実施形態の電気回路図である。
【図８】図５に示される集積回路の実施形態の電気回路図である。
【図９】図５に示される集積回路の実施形態の電気回路図である。
【図１０】図３及び図４に示された回路の代表的トポロジーレイアウトの平面図である。
【符号の説明】
【００４５】
１００  集積回路
１０４，１０６  スイッチングトポロジー
１１０  受信ノード
１１４，１１６，１１８，１２０，１４０，１４２，１４４，１８４，１８６  ＦＥＴ
１５６，１７６  正方向送りキャパシタ
１８０，２０４，２０５  バイパス抵抗
２３０  短絡トランジスタ
Ｔｘ１，Ｔｘ２  送信器ポート
Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４  受信器ポート
【図１】
2006511180.tif 000003
【図２】
2006511180.tif 000004
【図３】
2006511180.tif 000005
【図４】
2006511180.tif 000006
【図５】
2006511180.tif 000007
【図６】
2006511180.tif 000008
【図７】
2006511180.tif 000009
【図８】
2006511180.tif 000010
【図９】
2006511180.tif 000011
【図１０】
2006511180.tif 000012
【国際調査報告】
2006511180.tif 000013
2006511180.tif 000014