(57)【要約】Ｒ−Ｃ発振器（２００）は、振動を制御するために使用される２つの電圧レベルを変化させるように構成され、温度による振動周波数の変動が最小にされる。第１の抵抗器（Ｒ１）は、電圧レベルの１つを制御するために使用され、第１の抵抗器の温度係数とは異なる温度係数を有する第２の抵抗器（Ｒ２）は、他の電圧レベルを制御するために使用される。第１の抵抗器（Ｒ１）は、更に、振動を発生させるキャパシタ（Ｃ）を充電および放電するために使用される電流を制御する。抵抗値の適切な選択によって、制御電圧の間にキャパシタ（Ｃ）を充電および放電する時間が温度に対してほぼ一定に維持されるように、制御電圧および電流が変動する。好ましくは、フィードバック・ループの遅延における温度変動を補償するように、抵抗値が選択される。
2006510309.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗器、第２の抵抗器、およびキャパシタを含み、発振器の振動周波数が前記第１の抵抗器の第１の抵抗値と前記第２の抵抗器の第２の抵抗値との間の差分に依存し、第１の抵抗値が第２の抵抗値よりも大きく、前記第１の抵抗器が温度に対して第１の変化率を呈示し、前記第２の抵抗器が温度に対して第２の変化率を呈示し、第２の変化率は第１の変化率よりも大きく、それによって第１の抵抗値への温度誘導変化が第２の抵抗値への変化によって相殺され、温度による振動周波数変動が減少される発振器。
【請求項２】
前記第１の抵抗器へ動作的に結合され、第１の抵抗値に基づいて第１の電圧レベル提供するように構成された第１の段、および前記第２の抵抗器へ動作的に結合され、第２の抵抗値に基づいて第２の電圧レベルを提供するように構成された第２の段、および前記第１の段、前記第２の段、および前記キャパシタへ動作的に結合され、電圧が第１の電圧レベルへ増加するとき前記キャパシタ上の電圧を減少させ、電圧が第２の電圧レベルへ減少するとき前記キャパシタ上の電圧を増加するように構成された切り替え段を含む、請求項１に記載の発振器。
【請求項３】
前記第１の抵抗器が、前記第１の段、前記第２の段、および前記キャパシタを通る電流を実質的に制御する、請求項２に記載の発振器。
【請求項４】
前記第１の段、前記第２の段、および前記キャパシタを通る電流が実質的に等しい大きさである、請求項３に記載の発振器。
【請求項５】
第２の抵抗値が第１の抵抗値、第１の変化率、および第２の変化率に基づいて選択される、請求項４に記載の発振器。
【請求項６】
前記第２の抵抗値が、更に、前記発振器のフィードバック・ループに関連づけられた遅延に基づいて選択される、請求項５に記載の発振器。
【請求項７】
基本温度における第２の抵抗値の値がＲｄ＊（Ｋ１／（Ｋ２−Ｋ１））の因子を含み、基本温度における第１の抵抗値の値が、基本温度における第２の抵抗値の値をＲｄへ加えたものと実質的に等しく、Ｒｄが基本温度における第１の抵抗値と第２の抵抗値との間の差分に対応し、Ｋ１が第１の変化率であり、Ｋ２が第２の変化率である、請求項５に記載の発振器。
【請求項８】
基本温度における第２の抵抗値の値が、更に、（Ｄ／Ｃ）＊（（Ｋｄ−Ｋ１）／（Ｋ２−Ｋ１））の第２の因子を含み、Ｄが基本温度における前記発振器のフィードバック・ループに関連づけられた遅延であり、Ｃが前記キャパシタのキャパシタンス値であり、Ｋｄが温度に対する遅延の変化率である、請求項７に記載の発振器。
【請求項９】
前記第１の抵抗器がＣＭＯＳデバイスのＰポリ抵抗器として形成され、前記第２の抵抗器がＣＭＯＳデバイスのＮウェル抵抗器として形成される、請求項１に記載の発振器。
【請求項１０】
第１の電圧源へ動作的に結合されたダイオード構成Ｐチャネル・デバイス、第２の電圧源へ動作的に結合されたダイオード構成Ｎチャネル・デバイス、および前記ダイオード構成Ｐチャネルデバイスと前記Ｎチャネルデバイスとの間で直列および動作的に結合された第１の抵抗器を含み、前記第１の抵抗器を前記ダイオード構成Ｐチャネル・デバイスへ結合する第１のノードへ第１の電圧レベルが提供される第１の段と、前記第１の電圧源へ動作的に結合されて前記第１のノードと共通のゲートを有するＰチャネル・デバイス、前記第２の電圧源へ動作的に結合されたダイオード接続Ｎチャネル・デバイス、および前記Ｐチャネル・デバイスと前記ダイオード構成Ｎチャネル・デバイスとの間で直列および動作的に結合された第２の抵抗器を含み、前記第２の抵抗器を前記Ｐチャネル・デバイスへ結合する第２のノードへ第２の電圧レベルが提供される第２の段と、電圧が第１の電圧レベルへ増加するとき電圧が減少し、電圧が第２の電圧レベルへ減少するとき電圧が増加するように、キャパシタ上の電圧を制御するように構成された切り替え段とを具備する、発振器。
【請求項１１】
前記第１の抵抗器が第１の温度係数を有し、前記第２の抵抗器が第２の温度係数を有し、第２の温度係数が第１の温度係数よりも実質的に大きい、請求項１０に記載の発振器。
【請求項１２】
前記第１の段の前記ダイオード構成Ｎチャネル・デバイスへ前記第１の抵抗器を結合する基準ノードへ基準電圧が提供され、前記切り替え段が、前記第１の電圧源へ動作的に結合されて前記第１のノードと共通のゲートを有するＰチャネル・デバイス、および前記第２の電圧源へ動作的に結合されて基準ノードと共通のゲートを有するＮチャネル・デバイスを含み、前記切り替え段が、前記切り替え段の前記Ｐチャネル・デバイスへ前記キャパシタを結合して前記キャパシタ上の電圧を増加させ、前記切り替え段の前記Ｎチャネル・デバイスへ前記キャパシタを結合して前記キャパシタ上の電圧を減少させるように構成された、請求項１１に記載の発振器。
【請求項１３】
前記切り替え段が、前記キャパシタ上の電圧を第１の電圧レベルと比較するように構成された第１のコンパレータ、前記キャパシタ上の電圧を第２の電圧レベルと比較するように構成された第２のコンパレータ、および前記第１のコンパレータの出力および前記第２のコンパレータの出力に基づいて、前記切り替え段の前記Ｐチャネル・デバイスおよび前記Ｎチャネル・デバイスへの前記キャパシタの結合を制御するように構成された双安定デバイスを含む、請求項１２に記載の発振器。
【請求項１４】
前記第１の段の前記ダイオード構成Ｎチャネル・デバイスへ前記第１の抵抗器を結合する基準ノードへ基準電圧が提供され、前記切り替え段が、前記第１の電圧源へ動作的に結合されて前記第１のノードと共通のゲートを有するＰチャネル・デバイス、および前記第２の電圧源へ動作的に結合されて前記基準ノードと共通のゲートを有するＮチャネル・デバイスを含み、前記切り替え段が、前記切り替え段の前記Ｐチャネル・デバイスへ前記キャパシタを結合して前記キャパシタ上の電圧を増加させ、前記切り替え段の前記Ｎチャネル・デバイスへ前記キャパシタを結合して前記キャパシタ上の電圧を減少させるように構成された、請求項１０に記載の発振器。
【請求項１５】
前記切り替え段が、前記キャパシタ上の電圧を第１の電圧レベルと比較するように構成された第１のコンパレータ、前記キャパシタ上の電圧を第２の電圧レベルと比較するように構成された第２のコンパレータ、および前記第１のコンパレータの出力並びに前記第２のコンパレータの出力に基づいて、前記切り替え段の前記Ｐチャネル・デバイスおよび前記Ｎチャネル・デバイスへの前記キャパシタの結合を制御するように構成された双安定デバイスを含む、請求項１４に記載の発振器。
【請求項１６】
前記切り替え段が、前記キャパシタ上の電圧を第１の電圧レベルと比較するように構成された第１のコンパレータ、前記キャパシタ上の電圧を第２の電圧レベルと比較するように構成された第２のコンパレータ、および前記第１のコンパレータの出力および前記第２のコンパレータの出力に基づいて、前記キャパシタへ印加される電流の方向を制御し、前記キャパシタ上の電圧を増加または減少させるように構成された双安定デバイスを含む、請求項１０に記載の発振器。
【請求項１７】
前記第１の抵抗器がＰポリ抵抗器として形成され、前記第２の抵抗器がＮウェル抵抗器として形成される、請求項１０に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路設計の分野に関し、特に温度補償型発振器に関する。
【背景技術】
【０００２】
従来のＲ−Ｃ（抵抗器−キャパシタ）発振器は、抵抗器によって制御される電流を介してキャパシタを系統的に充電および放電することによって動作する。発振器にかかる電圧は、キャパシタを交互に充電および放電する切り替えデバイスへフィードバックされる。キャパシタ上の電圧が上限に達したとき、切り替えデバイスはキャパシタの放電をイニシエートし、キャパシタ上の電圧が下限に達したとき、切り替えデバイスはキャパシタの充電をイニシエートする。上限電圧と下限電圧との間で電圧揺れを生成するキャパシタの充電および放電レートは、抵抗器を通る電流によって制御される。
【０００３】
図１は、従来技術のＲ−Ｃ発振器１００の例示的回路図を示す。第１段は、一対のダイオード構成トランジスタ１５０ａおよび１５０ｂを通る電流を制御する抵抗器Ｒを含む。抵抗器の対向するノードの電圧は、キャパシタＣの交互の充電および放電を制御するために使用される一対の電圧レベルを提供する。
【０００４】
切り替え段は、以下で詳細に説明するように、一対のコンパレータ１１０および１２０、双安定デバイス１３０、スイッチ１７０、およびキャパシタＣへ充電および放電電流を提供する一対のトランジスタ１５０ｂおよび１６０ｂを含む。
【０００５】
最初、スイッチ１７０はキャパシタＣを充電トランジスタ１５０ｂへ結合するように構成され、双安定デバイス１３０のＱ出力の論理「０」に対応していると仮定する。コンパレータ１１０は、キャパシタＣの電圧を抵抗器Ｒの上方ノードの電圧レベルと比較する。キャパシタＣの電圧レベルが抵抗器Ｒの上方ノードの電圧レベルへ増加するとき、双安定デバイス１３０はリセットされ、それによってＱ−出力で論理「１」がアサートされる。これはキャパシタＣの結合を放電トランジスタ１６０ｂへ切り替える。その後で、キャパシタＣの電圧レベルが抵抗器Ｒの下方ノードの電圧レベルより下へ減少するとき、コンパレータ１２０は双安定デバイス１３０へセット信号をアサートする。セット信号はＱ−出力に論理「０」を生成し、それによってキャパシタＣの結合を充電トランジスタ１５０ｂへ切り替える。
【０００６】
双安定デバイス１３０のセットまたはリセットがアサートされないとき、双安定デバイス１３０は、それまでの出力状態を維持する。したがって、一度スイッチ１７０がキャパシタを特定の充電／放電トランジスタ１５０ｂ／１６０ｂへ結合するように制御されると、充電／放電は、次のリセット／セット信号がアサートされるまで継続する。このようにして、切り替え段は、抵抗器Ｒの上方および下方ノードの第１および第２電圧レベルの間でキャパシタＣを交互に充電および放電する。第１および第２電圧レベル間のキャパシタの電圧変化レートは、抵抗器Ｒの値によって制御される。なぜなら、トランジスタのペア１５０ｂおよび１６０ｂは、トランジスタのペア１５０ａおよび１６０ａとの間でカレントミラーとして構成されているからである。
【０００７】
キャパシタＣを充電および放電するために同じ電流Ｉが提供されるので、振動は対称となり、半サイクル時間は次のように表されることができる。
Ｔ１／２＝（（Ｖｈ−Ｖｌ）＊Ｃ）／Ｉ                            （１）
ここで、Ｖｈは、コンパレータ１１０における抵抗器Ｒのノードの上限電圧であり、Ｖｌは、コンパレータ１２０における抵抗器Ｒのノードの下限電圧である。しかし、
（Ｖｈ−Ｖｌ＝Ｒ＊Ｉ）                                          （２）
したがって、Ｔ１／２＝Ｒ＊Ｃ                                              （３）
【０００８】
図１の従来技術のＲ−Ｃ発振器１００の動作は、抵抗器Ｒの値に影響を与える温度変動に特に敏感である。キャパシタＣの値は温度に対してかなり一定であるが、抵抗器Ｒの値は温度と共に著しく変動する。典型的に正の温度係数を仮定すると、動作温度が増加するにつれて、抵抗器Ｒの抵抗は増加し、それによって前記の式（３）の半サイクル時間Ｔ１／２は増加する。大部分の半導体プロセスにおいて、全ての抵抗器の温度係数は同じ符号であり、したがって負の係数の抵抗器を使用して、正の係数の抵抗器の温度変動の影響を無効にすることは一般的に不可能である。その逆も同様である。
【０００９】
更に問題を悪化させることは、切り替え段のフィードバック・ループに固有の遅延が存在することである。この遅延は、更に、温度と共に増加し、発振器１００の振動周波数を更に減少させる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、温度依存性が減少したＲ−Ｃ発振器を提供することである。本発明の他の目的は、温度依存性が減少したＣＭＯＳ互換形式のＲ−Ｃ発振器を提供することである。
【課題を解決するための手段】
【００１１】
これらの目的、および他の目的は、振動を制御するために使用される２つの電圧レベルを変化させ、温度による振動周波数の変動を最小にするように構成されたＲ−Ｃ発振器によって達成される。電圧レベルの１つを制御するため、第１の抵抗器が使用され、他の電圧レベルを制御するため、第１の抵抗器の温度係数とは異なった温度係数を有する第２の抵抗器が使用される。第１の抵抗器は、更に、振動を発生するために使用されるキャパシタの充電および放電に使用される電流を制御する。抵抗値の適切な選択によって、制御電圧の間でキャパシタを充電および放電する時間が、温度に対してほぼ一定に維持されるように、制御電圧および電流が変動する。好ましくは、抵抗値は、フィードバック・ループの遅延における温度変動を補償するように選択される。
【発明を実施するための最良の形態】
【００１２】
図面の全体で、同じ参照符号は同じ要素、または実質的に同じ機能を実行する要素を指す。
【００１３】
本発明は、大部分の半導体プロセスにおいて、全ての抵抗器の温度係数は等しい符号であるが、異なった抵抗器タイプの温度係数の値は、１０倍（１桁）またはそれ以上に異なっており、温度係数のこの差分は、温度による抵抗値変化への効果、および他の温度依存効果を補償するために使用可能であるという観察に基づく。
【００１４】
理解を容易にするため、本発明は、最初、ゼロ遅延パラダイムを使用して呈示される。その場合、電圧変化と、電圧変化の効果の結果との間の遅延はゼロである。
【００１５】
図２は、本発明に従った温度補償型Ｒ−Ｃ発振器２００の例示的回路図を示す。例示的回路１００に対して、この例示的回路２００の追加的構成要素は、トランジスタのペア１５０ｃおよび１６０ｃ、並びにトランジスタ１５０ｃおよび１６０ｃと直列の抵抗器Ｒ２である。好ましくは、Ｎチャネル・トランジスタ１６０ａ、１６０ｂ、１６０ｃの各々は実質的に同じであり、Ｐチャネルトランジスタ１５０ａ、１５０ｂ、１５０ｃも同様である。もっとも、当業者は、以下の式に適切な変更を加えて、異なったサイズのトランジスタを使用できることを認識するであろう。
【００１６】
ダイオード構成のＮチャネル・トランジスタ１６０ｃはトランジスタ１６０ａと同じように構成され、Ｐチャネル・トランジスタ１５０ｃはトランジスタ１５０ａに対してカレントミラーとして構成される。したがって、等しい電流が抵抗器Ｒ１およびＲ２を流れ、この電流は、キャパシタＣを充電および放電する同じ値の電流Ｉである。
【００１７】
便宜上、式（１）を反復すると、
Ｔ１／２＝（（Ｖｈ−Ｖｌ）＊Ｃ）／Ｉ                            （１）
【００１８】
回路２００において、
Ｖｈ＝Ｉ＊Ｒ１＋Ｖｎ                                            （４）
また、    Ｖｌ＝Ｉ＊Ｒ２＋Ｖｎ                                            （５）
したがって、Ｖｈ−Ｖｌ＝Ｉ＊（Ｒ１−Ｒ２）                                （６）
および    Ｔ１／２＝（Ｒ１−Ｒ２）＊Ｃ                                    （７）
ここで、Ｖｎは、ダイオード接続Ｎチャネル・トランジスタ１６０ａおよび１６０ｃにかかる基準電圧降下であり、Ｒ１＞Ｒ２である。一定の振動サイクル時間を維持するため、本発明における値（Ｒ１−Ｒ２）は、以下で詳細に説明するように、ほぼ一定になるように構成される。
【００１９】
当技術分野で知られているように、温度に対する抵抗の温度依存性は、次のように表されることができる。
Ｒ（Ｔ）＝Ｒ（Ｔ’）＊（１＋Ｋ＊（Ｔ−Ｔ’））                  （８）
ここで、Ｒ（Ｔ）は温度Ｔにおける抵抗であり、Ｒ（Ｔ’）は温度Ｔ’における抵抗であり、Ｋは抵抗器Ｒの温度係数である。本発明の基礎となる観察は、Ｒ１がＲ２よりも大きいから、Ｒ１よりも高い温度係数を有する抵抗器Ｒ２を選択することによって、実質的に一定の抵抗差分（Ｒｄ＝Ｒ１−Ｒ２）が提供され得るという観察である。Ｋ１を抵抗器Ｒ１の温度係数として定義し、Ｋ２を抵抗器Ｒ２の温度係数として定義すると、式（７）の差分項（Ｒ１−Ｒ２）の温度依存性は、次式によって与えられる。
Ｒｄ（Ｔ）＝Ｒ１（Ｔ’）＊（１＋Ｋ１＊（Ｔ−Ｔ’））−Ｒ２（Ｔ’）＊（１＋Ｋ２＊（Ｔ−Ｔ’））                                                  （９）
ここで、Ｒｄ（Ｔ）は、温度Ｔにおける差分抵抗（Ｒ１−Ｒ２）である。
【００２０】
差分抵抗Ｒｄは、全ての温度にわたって一定でなければならないから、この定数は次のようにＲｄ（Ｔ）およびＲｄ（Ｔ’）で定義可能である。
Ｒｄ＝Ｒｄ（Ｔ）＝Ｒｄ（Ｔ’）＝Ｒ１（Ｔ’）−Ｒ２（Ｔ’）    （１０）
Ｒ２（Ｔ’）およびＲ１（Ｔ’）について、式（９）および（１０）を解くと、
Ｒ２（Ｔ’）＝Ｒｄ＊（Ｋ１／（Ｋ２−Ｋ１））                  （１１）
Ｒ１（Ｔ’）＝Ｒｄ＋Ｒ２（Ｔ’）                              （１２）
【００２１】
抵抗器を形成する物質は、一般的に抵抗器の温度係数Ｋを決定し、所与の温度Ｔ’における抵抗は、一般的に室温での公称抵抗値として定義され、抵抗物質のディメンションによって定義される。したがって、十分な温度独立性を達成するために、設計者は所望の発振器周波数を達成するようなキャパシタＣおよび差分抵抗Ｒｄの値を選択し、次に適切な物質を選択して、抵抗器Ｒ２に使用される物質の温度係数（Ｋ２）が、抵抗器Ｒ１に使用される物質の温度係数（Ｋ１）よりも大きくなるようにし、式（１１）および（１２）を使用してＲ２およびＲ１の公称抵抗を解く。
【００２２】
例：  ５ｐＦキャパシタＣおよび１００，０００オームの差分抵抗Ｒｄを使用することによって、１ＫＨｚの所望振動周波数を有するＣＭＯＳ発振器を設計する場合を考える。Ｎウェル抵抗器の温度係数はＰポリ抵抗器の温度係数よりも高いことが知られている。したがって、抵抗器Ｒ２はＮウェル抵抗器として形成され、抵抗器Ｒ１はＰポリ抵抗器として形成される。Ｐポリ抵抗器については０．０６％／℃の典型的Ｋ１値を使用し、Ｎウェル抵抗器については０．５％／℃の典型的Ｋ２値を使用すると、
Ｒ２＝１００，０００＊（０．０６／（０．５０−０．０６））＝１３，６３６オーム
Ｒ１＝１００，０００＋１３，６３５＝１１３，６３６オーム
【００２３】
上記において、フィードバック・ループ（キャパシタＣからコンパレータ１１０および１２０、双安定デバイス１３０、およびスイッチ１７０を通ってキャパシタＣへ戻る）の中の遅延は、ゼロと仮定される。もし遅延Ｄが実質的にゼロでなければ、半サイクル時間は次のように表されることができる。
Ｔ１／２＝Ｄ（Ｔ）＋（Ｒ１（Ｔ）−Ｒ２（Ｔ））＊Ｃ            （１３）
ここで、  Ｄ（Ｔ）＝Ｄ（Ｔ’）＊（１＋Ｋｄ＊（Ｔ−Ｔ’））              （１４）
【００２４】
等価抵抗Ｒｅｑにキャパシタンスを掛けたものを使用して半サイクル時間を表すと、
Ｔ１／２＝Ｒｅｑ＊Ｃ＝（Ｄ（Ｔ）／Ｃ＋Ｒ１（Ｔ）−Ｒ２（Ｔ））＊Ｃ
（１５）
また、Ｔ’では、Ｔ１／２＝（Ｄ（Ｔ’）／Ｃ＋Ｒ１（Ｔ’）−Ｒ２（Ｔ’））＊Ｃ
（１６）
【００２５】
Ｒ１（Ｔ’）およびＲ２（Ｔ’）について、式１５および１６を解くと、
Ｒ２（Ｔ’）＝（（Ｄ（Ｔ’）／Ｃ）＊（Ｋｄ−Ｋ１）＋Ｒｅｑ＊Ｋ１）／（Ｋ２−Ｋ１）                                                            （１７）
また、    Ｒ１（Ｔ’）＝Ｒｅｑ＋Ｒ２（Ｔ’）                            （１８）
【００２６】
Ｋｄの値はプロセス・パラメータの関数であることに注意されたい。プロセス・パラメータは一般的に分散を呈示する。Ｋｄの公称値を上記の式１７および１８で使用して、ほぼ典型的な条件のもとで温度変動を補償することができる。もし更に正確な温度補償が望まれるならば、抵抗器Ｒ１およびＲ２の１つまたは双方が「トリマブル（trimmable）」抵抗器として具体化される。基準温度Ｔ’（典型的には、室温、２０℃）における実際の遅延Ｄ（Ｔ’）および実際の温度Ｋｄが決定されたとき、発振器の製作に基づき、抵抗器Ｒ１およびＲ２の１つまたは双方を整えて適切な補償を生じるように、上記の式（１７）および（１８）が使用される。
【００２７】
上記は、単に本発明の原理を示す。したがって、当業者は様々な構成を考案できることが理解されるであろう。これらの構成は、ここでは明白に説明または図示されていないが、本発明の原理を具体化するものであって、特許請求の範囲の趣旨および範囲の中にある。
【図面の簡単な説明】
【００２８】
【図１】従来技術のＲ−Ｃ発振器の例示的回路図である。
【図２】本発明に従って温度補償型Ｒ−Ｃ発振器の例示的回路図である。
【図１】
2006510309.tif 000003
【図２】
2006510309.tif 000004
【国際調査報告】
2006510309.tif 000005
2006510309.tif 000006
2006510309.tif 000007