(57)【要約】集積回路（ＩＣ）を製造する方法は、シャロウトレンチ分離（ＳＴＩ）技術を利用する。シャロウトレンチ分離技術は歪みシリコン（ＳＭＯＳ）プロセス中において使用される。このトレンチのライナーは、ゲルマニウムのガス放出を減少させる低温プロセスでたい積される半導体層またはメタル層から形成される。低温プロセスは、ＣＶＤプロセスでもよい。
2006520540.tif 000002
【特許請求の範囲】
【請求項１】
半導体層上にハードマスク層を形成するステップと、
このハードマスク層上にフォトレジスト層を形成するステップと、
フォトリソグラフィプロセスにおいて、ある位置においてフォトレジスト層の一部分を選択的に除去するステップと、
前記ある位置における前記ハードマスク層を除去するステップと、
前記ある位置の下部の前記ハードマスク層中にトレンチを形成するステップと、
前記トレンチ中に共形の半導体層を形成するステップと、
この共形の半導体層を前記トレンチ中の酸化物ライナーに変換するステップと、を含む、
半導体層中のシャロウトレンチ分離領域を形成する方法。
【請求項２】
前記ハードマスク層を形成するステップの前に、歪みシリコン層上にパッド酸化物層を形成するステップをさらに含む、請求項１記載の方法。
【請求項３】
シャロウトレンチ分離領域を形成すべく、前記トレンチ中に絶縁材料を形成するステップと、
酸を含むウェットバスでハードマスク層を除去するステップと、をさらに含む、請求項１記載の方法。
【請求項４】
基板上にマスク層を形成するステップと、
前記トレンチ分離領域のある位置に関連づけられたアパーチャを形成すべく、前記マスク層を選択的にエッチングするステップと、
前記ある位置における前記基板中にトレンチを形成するステップと、
低温プロセスで、前記トレンチ内に半導体層またはメタル層を形成するステップと、
この基板の前記トレンチ中に、前記半導体層またはメタル層を使用して、酸化物ライナーを形成するステップと、
を含む、ゲルマニウムを含む基板中にトレンチ分離領域を有する集積回路を製造する方法。
【請求項５】
前記半導体層またはメタル層は、アモルファス半導体材料を含む、請求項４記載の方法。
【請求項６】
トレンチを形成すべく、ゲルマニウムを含んだ層を選択的にエッチングするステップと、
低温プロセスで前記トレンチ中に半導体層を形成するステップと、
前記半導体層から酸化物ライナーを形成するステップと、
を含む、ゲルマニウムを含む層のトレンチ中にライナーを形成する方法。
【請求項７】
前記低温プロセスは、６００度より低い温度で実行されるたい積プロセスである、請求項４または６記載の方法。
【請求項８】
前記低温プロセスは、アモルファスシリコンを含む化学蒸着を行うプロセスである、請求項７記載の方法。
【請求項９】
前記トレンチ分離領域を形成すべく、前記トレンチ中に絶縁材料を形成するステップをさらに含む、請求項１または４記載の方法。
【請求項１０】
前記酸化物ライナーは、酸化プロセスにおいて形成される、請求項１、４または６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して集積回路（ＩＣ）デバイスおよびＩＣデバイスを製造するプロセスに関する。より詳しくは、本発明は、ゲルマニウムを含んだ基板または層上のトレンチ分離構造を形成する方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）は、半導体基板上に形成された多数のトランジスタを含んでいる。半導体基板上にトランジスタを形成する様々な方法が知られている。一般に、絶縁または分離（絶縁体）構造によりトランジスタを互いに分離する。
【０００３】
シリコン基板上にトランジスタを形成する方法の１つは、周知のシリコン局所酸化（ＬＯＣＯＳ）プロセスを含んでいる。従来のＬＯＣＯＳプロセスは一般に、単純化した以下のステップを含む。まず、シリコン基板上にシリコン窒化物層を熱成長させる。従来のＬＯＣＯＳプロセスは一般に、層間剥離およびその他の処理に関する問題を回避すべく、高品質の熱成長したシリコン窒化物層を必要とする。
次に、リソグラフィとエッチングプロセスを使用して窒化物層を選択的に除去し、トランジスタのソース／ドレイン領域が配置されるべきパターンを生成する。ソース／ドレイン領域をパターン化した後、酸化物領域を成長させる。窒化物層がまだ残っているところでの酸化物の成長は抑制されるので、ソース／ドレインのパターニングステップの間、酸化物は露出したシリコン基板上にのみ成長する。最後に、酸化物の成長が終了した後、窒化物層の残りの部分を除去し、露出したシリコン基板上に酸化したソース／ドレイン領域のみを残す。
【０００４】
絶縁構造を形成し、ソースおよびドレイン領域を画定する別の方法は、シャロウトレンチ分離（ＳＴＩ）プロセスである。従来のＳＴＩプロセスは一般的に、単純化した以下のステップを含む。まず、シリコン基板上にシリコン窒化物層を熱成長またはたい積する。次に、リソグラフィとエッチングプロセスを使用して窒化物層を選択的に除去し、トランジスタのソース／ドレイン領域が配置されるべきパターンを生成する。
ソース／ドレイン領域をパターン化した後、基板をエッチングしてトレンチを形成する。トレンチを形成した後、このトレンチの露出した表面上にライナー（liner）を熱成長させる。一般的にこのライナーを、塩化水素（HCl）酸環境中で、非常に高い温度で形成する。
トレンチ内の窒化物層およびライナー酸化物上の全面に、二酸化ケイ素（SiO2）のような絶縁材料をたい積する。この絶縁材料を研磨し、表面をプレーナ化する。続いて窒化物層を除去し、トレンチ内の酸化物構造を除去する。
【０００５】
シャロウトレンチ分離（ＳＴＩ）構造は、歪みシリコン（ＳＭＯＳ）プロセスにおいて利用される。ＳＭＯＳプロセスは、シリコンのキャリア移動度を増加させ、これによって、抵抗と電力消費を低減し、駆動電流、周波数レスポンスおよび処理速度を向上させることにより、トランジスタ（ＭＯＳＦＥＴ）性能を向上するのに利用される。歪みシリコンは一般的に、シリコンゲルマニウム基板または層上にシリコン層を成長させることによって形成される。
【０００６】
一般的に、シリコンゲルマニウム基板に関連するシリコンゲルマニウム格子は、純粋なシリコン格子よりも広く間隔をあけて配置される。この間隔は、ゲルマニウムのパーセンテージが高くなるにつれてより広くなる。シリコン格子はより大きなシリコンゲルマニウム格子と整合する（aligns with）ので、引張歪みがシリコン層に生成される。実質的には、シリコン原子は互いに引き離される。
【０００７】
緩和シリコン（relaxed silicon）は、６つの等しい価電子帯を含む導電帯を有する。シリコンに引張歪みを与えることは、４つの価電子帯のエネルギーを増加させると共に、２つの価電子帯のエネルギーを減少させる。
量子効果の結果、より低いエネルギーバンドを電子が通り抜ける際、その重さが事実上３０パーセント以下に減少する（weigh 30 percent less）。
このように、より低いエネルギーバンドは電子の流れに与える抵抗がより少ない。
さらに、シリコン原子の核から電子が受ける振動エネルギーはより少ない。このことは、５００回から１０００回の割合で（この割合は緩和シリコン中におけるよりも少ない。）電子を分散させる。
その結果、歪みシリコン中のキャリア移動度は、緩和シリコンと比較して劇的に上昇し、電子について８０％以上、正孔（hole）について２０％以上の移動度を潜在的に上昇させる。１．５メガボルト／センチメートルの電界まで、移動度の上昇が続くことが分かっている。
これらの要因は、デバイスサイズをさらに縮小することなく、デバイス速度を３５％増加させることができ、または性能を低下させることなく、電力消費を２５％減少させることができると考えられる。
【０００８】
ＳＭＯＳプロセスにおけるゲルマニウムの使用は、ＩＣ構造、層および装置のゲルマニウム汚染問題を引き起こしてしまう可能性がある。
特に、ゲルマニウムのガス放出（outgassing）または外方拡散は、製造装置に関連する様々なコンポーネントや、処理したウェーハに関連する集積回路構造を汚染する場合がある。また、ゲルマニウムのガス放出は、薄膜の形成に悪影響を及ぼす可能性がある。
さらに、ゲルマニウム外方拡散は、ライナーの界面におけるゲルマニウムの蓄積またはたい積（パイルアップ）（pile-up）を引き起こす場合があり、これによりＳＴＩ構造についての信頼性の問題を引き起こしてしまう。
【０００９】
ゲルマニウムのガス放出は、シャロウトレンチ分離（ＳＴＩ）構造のライナーに関連する非常に高い温度と、ＨＣｌ雰囲気の環境において特に問題となり得る。例えば、従来のＳＴＩライナー酸化物プロセスは、ゲルマニウムのガス放出を促進する約１０００℃の温度を利用することがある。
【００１０】
したがって、低温プロセスで形成可能なＳＴＩライナーが必要とされる。
さらにまた、高い適合性（コンパティビリティ）を有する一方、ゲルマニウムのガス放出による悪い影響を受けにくい高品質の酸化物を形成するプロセスが必要とされる。
さらに、ＳＭＯＳトレンチライナーの形成方法が必要とされる。
また、ゲルマニウムのガス放出による悪い影響を受けにくいライナー形成プロセスが必要とされる。
さらに、ライナーを熱成長させるのに高温を使用しないＳＴＩプロセスが必要とされる。
【発明の要約】
【００１１】
例示的な一実施形態は、集積回路を製造する方法に関する。この集積回路は、ゲルマニウムを含んだ基板にトレンチ分離領域を含んでいる。
この方法は、基板上にマスク層を形成するステップと、トレンチ分離（ＳＴＩ）領域のある位置に関連づけられたアパーチャを形成すべく、選択的にマスク層をエッチングするステップとを含む。
この方法はさらに、前記ある位置における基板中にトレンチを形成するステップと、低温プロセスでトレンチ内に半導体層またはメタル層を形成するステップと、この基板のトレンチ中に半導体層またはメタル層を使用して酸化物ライナーを形成するステップとを含む。
【００１２】
さらに他の例示的な実施形態は、半導体層中にシャロウトレンチ分離領域を形成する方法に関する。この方法は、半導体層上にハードマスク層を形成するステップと、このハードマスク層上にフォトレジスト層を形成するステップと、フォトリソグラフィプロセスにおいてフォトレジスト層の一部分を選択的に除去するステップと、を含んでいる。
この方法は、前記ある位置におけるハードマスク層を除去するステップと、前記ある位置の下部のハードマスク層中にトレンチを形成するステップと、トレンチ中に共形の半導体層を形成するステップと、この共形の半導体層をトレンチ中の酸化物ライナーに変換するステップと、をさらに含んでいる。
【００１３】
さらなる他の例示的な一実施形態は、ゲルマニウムを含む層のトレンチ中にライナーを形成する方法に関する。この方法は、トレンチを形成すべく、ゲルマニウムを含んだ層を選択的にエッチングするステップと、低温プロセスでトレンチ中に半導体層を形成するステップと、半導体層から酸化物ライナーを形成するステップとを含んでいる。
【００１４】
例示的な実施形態は、添付の図面を参照して、以下の詳細な説明によりさらに理解することができるであろう。図面の類似の参照数字は類似の部分を示している。
【発明を実施するための最良の形態】
【００１５】
図１ないし図９は、本発明の例示的な実施形態に従って集積回路（ＩＣ）を製造する方法を示す。図１ないし図９において示す方法は、シリコンゲルマニウム層または構造に関連するゲルマニウムのガス放出および外方拡散の問題を減少させる。
このプロセスは、シャロウトレンチ分離（ＳＴＩ）プロセスまたはライナー酸化物を必要とし、ゲルマニウムまたは高温においてガス放出し易い他の物質（substance）を使用するプロセスにおいて使用することができる。
ライナー酸化物層は低温で形成可能であるが、適合性の高い高品質の酸化物を提供できることが好ましい。
図１ないし図９に関して記載される実施形態においては、低温プロセスは、約７００℃未満の温度で実行されるプロセスを指す。
【００１６】
図１ないし図９を参照して、集積回路（ＩＣ）一部分１２の断面図を示している。部分１２はプロセス１００（図９）に従ってシャロウトレンチ分離（ＳＴＩ）構造が形成される。
部分１２は、歪みシリコン層１６上に形成される酸化膜１８を含む。
層１６は、半導体基板１４、ゲルマニウムを含む層または基板上に形成される。基板１４は、基板１３上に形成され得る。
【００１７】
基板１３は任意に設けることができ、必須の構成要素ではない。また、部分１２において基板１４を基底層（bottom-most）として形成することができる。
図１０ないし図２１に関して記載する実施形態は、その下の基板１３（図１）のような基板を有しない基板１１４を示す。基板１３は、同一の材料または基板１４と異なる材料であり得る。ある実施形態においては、基板１３は、その上にシリコンゲルマニウム基板１４を成長させたシリコン基板のような半導体基板である。
【００１８】
部分１２は、相補型金属酸化膜半導体（ＣＭＯＳ）プロセス、バイポーラプロセスまたは他の半導体プロセスのような様々な半導体プロセスのうちのいずれかから製造された任意の種類の半導体デバイスまたはこれらの一部であり得る。
部分１２は、ＩＣ全体またはＩＣの一部であり得、多くの電子部品の一部を含み得る。
【００１９】
基板１４には、シリコンゲルマニウムまたはゲルマニウムを含む他の半導体材料が好適であり、Ｐ型ドーパントまたはＮ型ドーパントでドープすることができる。基板１４は、基板１３のような半導体または絶縁ベース上に形成されるエピタキシャル層となり得る。さらに、基板１４は、シリコンゲルマニウムの化合物（ｘが約０．２であり、より一般的には０．１から０．４の範囲にあるSi1-xGex）であることが好ましい。層１４は、成長またはたい積することができる。
【００２０】
ある実施形態の一例においては、供給ガスとしてSi2H6（ジシラン）（disilane）およびGeH4（ゲルマン）（germane）を使用する化学蒸着法（ＣＶＤ）（約６５０℃の基板温度、ジシラン分圧は３０ｍＰａ、ゲルマン分圧は６０ｍＰａを使用する。）によって、層１４を層１３上に成長させてもよい。
シリコンゲルマニウム材料の成長は、これらの定量を使用して開始するか、代替的に、ゲルマニウムの分圧を低い圧力または圧力０から徐々に増加するようにしてシリコンゲルマニウム材料を成長させ、傾斜的な組成を形成してもよい。
代替的に、層１４を形成すべく、ゲルマニウムでイオン注入することによってシリコン層をドープしてもよいし、他のプロセスを利用してもよい。
層１４は、約５０００Åよりも薄い（また、好ましくは約１５００Åから６０００Åの間）厚みまで、エピタキシャル成長によって成長させることが好ましい。
【００２１】
エピタキシャル・プロセスによって層１４上に歪みシリコン層１６を形成する。層１６は、約６００℃以下の温度で、ＣＶＤによって成長させることが好ましい。層１６は、純粋なシリコン層とすることができ、約５０Åから１５０Åの範囲の厚みとすることができる。
【００２２】
パッド酸化膜または酸化膜１８を、層１６上に形成する。層１８は必須の構成要素ではない。層１８は、基板１６上に約１００Åから３００Åの範囲の厚みに熱成長させることが好ましい。
層１６はバッファ層としての役割を果たし、酸素雰囲気中で約１０００℃まで熱することにより、従来の高温プロセスで熱成長させることができる。ゲルマニウム外方拡散またはガス放出は、層１８の存在により、この時点では問題とならない。
【００２３】
バリア層またはハードマスク層２２を、酸化膜１８上に形成する。マスク層２２は、たい積または熱成長プロセスにより、約３００Åから１０００Åの間の厚みで形成される窒化ケイ素（Si3N4）であることが好ましい。ＣＶＤまたは成長過程中にマスク層２２を形成することが好ましい。また、低圧の、プラズマ化学気相成長法（ＰＥＣＶＤ）プロセスを利用することができる。
（例えば６００℃以上の）高温における二塩化シラン（SiH2CI2）、アンモニア（NH3）、および窒素（N2）の混合物を使用する従来の熱窒化プロセスを使用することができる。
窒化物をたい積するＰＥＣＶＤプロセスは、４００℃で電力約５５０から６５０ワットの範囲で、シラン（SiH4）、窒素（N2）およびアンモニア（NH3）を使用する。
従来のＣＶＤまたは成長プロセスに関連づけられたN2/NH3/SiCl2H2とは対照的に、マスク層２２を形成するのにアンモニア（NH3）シラン（SiH4/N2）混合プラズマを使用することができる。
【００２４】
フォトレジスト層２４はマスク層２２の表面に延びる。このフォトレジスト層２４は、ＳＰＲ９５５（ｉライン）、ＵＶ５（深いＵＶ）（マサチューセッツ州、シップリー社）のような市販のｉラインまたは深いＵＶフォトレジストであることが好ましい。
図１、図２では、フォトリソグラフィ・プロセスによってフォトレジスト層２４を選択的に除去し、パターン２８を使用してプロセス１００のステップ１０２（図９）に従ってアパーチャ３４が残される様子を示す。
図３では、プロセス１００（図９）のステップ１０４に従ってアパーチャ３４が酸化膜１８に達するように、マスク層２２をドライエッチングプロセスによってエッチングされる様子を示す。このドライエッチングプロセスは、酸化膜２４に関するシリコン窒化物に選択性を有する。層２２をエッチングした後、層２４を除去することができる。
【００２５】
図４では、二酸化シリコン材料および層１８を通じてエッチングするようにエッチングプロセスが変更され、プロセス１００（図９）のステップ１０４に従ってアパーチャ３４が層１６に達するように、層１８をエッチングする様子を示す。
層１８はドライエッチングプロセスでエッチングすることができる。代替的には、層１８の選択された部分を除去するために他のエッチング技術を利用することができる。酸化膜１８をエッチングする前または後に、フォトレジスト層２４（図１）を除去することができる。
【００２６】
図５では、シリコン材料を通じてエッチングするようにエッチングプロセスを変更する様子を示す。
アパーチャ３４が基板１４に達するように、ドライエッチングプロセスに従って歪みシリコン層１６を除去することができる。
【００２７】
図６では、プロセス１００（図９）のステップ１０６に従ってシャロウトレンチ分離構造のトレンチを形成するように、基板１４がアパーチャ３４を通じてエッチングされる様子を示す。
トレンチは、アパーチャ３４の幅に対応する幅を有していることが好ましい。このトレンチは、約１５００から４０００Åの範囲の深さと０．１８から１．５０ｎｍ以下の幅を有することが好ましい。
トレンチは、底面部分がより狭くなっている台形の断面形状を有することができる。図１０ないし図２１に関して記載される実施形態は、台形の断面形状を有するトレンチを示している。
トレンチを形成すべく、ドライエッチングで基板１４をエッチングすることが好ましい。基板１４は、層１６と同一のステップでエッチングすることができる。
【００２８】
ドライエッチングプロセスでエッチングするように記載したが、トレンチの形成は、層１４中にアパーチャを形成するのに適したプロセスであれば、どのようなプロセスを用いてもよい。
ある実施形態の一例においては、トレンチのアパーチャは、基板１３まで層１４全体を貫通するようになっている。代替的に、層１４の厚みによって、アパーチャ３４に関連するトレンチの底部が基板１３まで達していなくてもよい。
基板１３が形成されない一実施形態では、基板１４はアパーチャ３４に関連するトレンチより深くなっている。
【００２９】
図７では、アパーチャ３４に関連するトレンチ中にライナー３８が形成される様子を示す。
ライナー３８は、低温プロセス中に形成された酸化物材料（例えば、酸化シリコンまたは二酸化シリコン）であることが好ましい。
ある実施形態の一例においては、このライナー３８は約２００から５００Åの範囲の厚みであり、トレンチの底部およびサイドウォール上に形成される。
ある実施形態の一例においては、ライナー３８を形成する前に層２２および層１８を除去する。好ましい実施形態の一例においては、トレンチを充てんするまで層２８および層２２を除去しない。
【００３０】
図８では、ライナー３８が基板１４上のみに形成されているように記載しているが、ライナー３８を層１６、１８および２２上に形成することができる様子を示す。
図１０ないし図２１について記載される実施形態においては、層１１６、１１８および１２２上に形成したライナー１３８を示す。
【００３１】
ある実施形態の一例によれば、ライナー３８は、有利な紫外線光オゾン（ＵＶＯ）プロセスで形成される。ある実施形態では、アパーチャ３４に関連するトレンチを含んだ部分１２が酸素雰囲気中で形成され、紫外線光に晒される。
ある実施形態の一例では、ＵＶ光に晒された直後のトレンチは、約１８５ｎｍの波長を有するＵＶ光を吸収することによってオゾン（03）および原子状酸素（O）を形成するように反応する。
オゾンが形成されると、約２５４ｎｍの波長を有するＵＶ光を吸収することによってさらなる分解を生じ得、原子状酸素がさらに形成される。
【００３２】
原子状酸素は強力な酸化剤として作用する。原子状酸素およびオゾンの双方は、層１４および（または）層１６に関連するシリコンと反応し、酸化膜を形成し得る。ライナー３８は層１４でのみ記載されるが、ライナー３８はさらに、層１６に関連するサイドウォール上に成長させることができる。
例示的なＵＶＯプロセスは、２００１年１月２日にバッカリ（Vaccari）に与えられた米国特許第６，１６８，９６１号に論じられている。ＵＶＯ技術を利用するすべての技術がＵＶＯエネルギーおよび酸素環境の調整を含むこの実施形態に従って利用されてよい。
【００３３】
このＵＶＯプロセスは低温プロセスであり、これによってゲルマニウム外方拡散を減少するという利点がある。このＵＶＯプロセスは、約６００℃より低い温度で実行されることが好ましい。低温を利用するが、高品質な適合性の高いライナー３８を製造することができる。
最も好ましい実施形態の一例においては、このＵＶＯ温度プロセスは、６００℃より低い（例えば５５０℃未満）温度で実行される。
【００３４】
他の実施形態によれば、約５００℃から５５０℃の間の温度でライナー３８を形成すべく、デュアル周波数（dual frequency）ＲＦパワーＰＥＣＶＤプロセスを利用する。化学蒸着プロセスを低温（例えば７００℃未満）で実行し、SiH4および02ガスを利用することが好ましい。
ライナー３８のための２００から５００Åの厚みの層を形成した後、N2環境を使用する急速熱アニーリング（ＲＴＡ）を、約３０秒の間約９００℃から１０００℃の間の温度（例えば９５０℃）で実行する。ＲＴＡ時間が比較的短ければ深刻なゲルマニウム外方拡散またはガス放出を引き起こさないと出願人は考える。
【００３５】
さらなる実施形態では、ライナー３８は原子層たい積（ＡＬＤ）（atomic layer deposition）技術によって形成することができる。このＡＬＤ技術は、シランと酸素雰囲気で約７００℃の温度を利用することが好ましい。
例示的な一実施形態によれば、ＡＬＤ技術にパルスサイクルプロセスが利用され、SiH4およびO2のガスの流れが約１０秒から３０秒の間、交互にターンオン、ターンオフされる（パルスされる）。
【００３６】
さらなる実施形態では、ライナー３８は、上述したＣＶＤプロセスに類する高密度プラズマ酸化物たい積（ＨＤＰ）プロセスで形成することができる。
この蒸着プロセスはNH3を利用せず、代わりに７００℃より低い温度でシランを利用する。このＨＤＰプロセスは、SiH4およびO2のガスと約６００℃から６５０℃の間の温度を利用することが好ましい。ＨＤＰプロセスは高いＲＦパワー（例えば約４０００から５０００ワットの間）を利用する。
【００３７】
図８では、層１６上およびアパーチャ３４に関連するトレンチ内の全面に、絶縁材料の層４０がたい積される様子を示す。絶縁材料層４０には、ＣＶＤプロセスでたい積した二酸化シリコンが好ましい。絶縁材料４０は、テトラエトキシシラン（ＴＥＯＳ）（tetraethylorthosilicate）プロセスでたい積することが好ましい。
代替的に、ホウ素燐ケイ酸ガラス（ＢＰＳＧ）（boron phosphate silicon glass）プロセスを利用することができる。
絶縁材料４０は、約２０００Åから８０００Åの範囲の厚みであることが好ましい。
【００３８】
層１６の上面に到達するまで、研磨／エッチングによって絶縁材料４０を除去する。絶縁材料４０の除去は、アパーチャ３４に関連するトレンチ内の酸化物材料を残す。絶縁材料４０は、多くのストリッピングまたはエッチングプロセスによって除去することができる。層１６上から絶縁材料４０をドライエッチングによって除去することが好ましい。
【００３９】
ある実施形態の一例では、トレンチを形成した後であって層２２を除去する前に、絶縁材料４０をたい積する。この絶縁材料は、層２２に到達するまで、絶縁材料を研磨またはエッチングする。後続のプロセスにおいて、層２２および１８を除去することができる。
【００４０】
図８では、材料はトレンチ内（ライナー３８の上面および側面上）に形成された層１６の上面に至るまでのシングル構造として示されるが、絶縁材料４０をライナー３８の上面において停止するものとしてもよい。
【００４１】
絶縁材料４０をアパーチャ３４に関連するトレンチ中に形成した後、ゲート構造４４を形成することができる。
ゲート構造４４は、酸化ゲート構造上の金属または酸化ゲート構造上のポリシリコンのような従来のＭＯＳＦＥＴゲート構造であり得る。
ある実施形態の一例では、ゲート構造４４は、プラズマ蒸着スパッタリング技術によって形成されるタンタル窒化物または窒化チタンゲート導電体からなる。
スパッタリングの間、ゲート導電体の金属と窒素組成を変更すべく、窒素（N2）ガスを印加することができる。この修正は、ゲート構造４４に関連する仕事関数を調節するのに使用することができる。例えば、しきい電圧の２００ミリボルトのシフトは、ゲート構造４４に関連する窒素ガスの流れを調節することで達成できる。
【００４２】
図１０ないし図２１は、別の例示的な実施形態に従って集積回路（ＩＣ）を製造する方法を示す。図１０ないし図２１に示した方法は、シリコンゲルマニウム構造に関連するゲルマニウムのガス放出および外方拡散の問題を低減する。
このプロセスは、シャロウトレンチ分離（ＳＴＩ）プロセス、またはライナー酸化物を必要とし、ゲルマニウムまたは高温でガスを放出し易い他の材料を利用する任意のプロセスにおいて使用できる。
有利に、ライナー酸化物層は低温で形成された他の層から形成することができ、さらに高い適合性を有する高品質の酸化物を提供する。
図１０ないし図２１に関して記載した実施形態の低温は、約９００℃より低温である。図１ないし図８における同様の構造は、図１０ないし図２１に示された構造と同様（１００番違いとなっている）の参照符号が付されている。
【００４３】
図１０ないし図２１は、集積回路（ＩＣ）の一部分１１２の断面図を示している。部分１１２（図１０）は、シャロウトレンチ分離（ＳＴＩ）構造を形成すべく、プロセス２００（図２１）に晒される。
部分１１２は、歪みシリコン層１１６上に形成される酸化膜１１８を含む。
層１１６は、半導体基板１１４、ゲルマニウムを含む層または基板上に形成される。基板１１４は、基板１３上に形成され得る（図１）。
【００４４】
部分１１２は、相補型金属酸化膜半導体（ＣＭＯＳ）プロセス、バイポーラプロセス、または他の半導体プロセスのような様々な半導体プロセスのうちのいずれかから製造された任意の種類の半導体デバイスまたはこれらの一部であり得る。部分１１２は、ＩＣ全体またはＩＣの一部であり得、多くの電子部品の一部を含み得る。
【００４５】
基板１１４には、シリコンゲルマニウムまたはゲルマニウムを含む他の半導体材料が好適であり、Ｐ型ドーパントまたはＮ型ドーパントでドープすることができる。基板１１４は、基板１３のような半導体または絶縁ベース上に形成されるエピタキシャル層となり得る。さらに、基板１１４は、シリコンゲルマニウムの化合物（ｘが約０．２であり、より一般的には０．１から０．４の範囲にあるSi1-xGex）であることが好ましい。層１１４は、ウェーハの一部であってもよいし、基板１４（図１）と同様であってもよい。
【００４６】
エピタキシャル・プロセスによって層１１４上に歪みシリコン層１１６を形成する。層１１８は、約６００℃以下の温度で、ＣＶＤによって成長させることが好ましい。層１１８は純粋なシリコン層とすることができ、約５０Åから１５０Åの範囲の厚みとすることができる。
【００４７】
パッド酸化膜または酸化膜１１８を、層１１６上に形成する。層１１８は必須の構成要素ではない。層１１８は、基板１１８上に約１００Åから３００Åの範囲の厚みに熱成長させることが好ましい。
層１１８はバッファ層としての役割を果たし、酸素雰囲気中で約１０００℃まで熱することにより、従来の高温プロセスで熱成長させることができる。ゲルマニウム外方拡散またはガス放出は、層１１８の存在により、この時点では問題とならない。
【００４８】
バリア層またはハードマスク層１２２を、酸化膜１１８上に形成する。マスク層１２２は、たい積または熱成長プロセスにより、約３００Åから１０００Åの間の厚みで形成される窒化ケイ素（Si3N4）であることが好ましい。ＣＶＤまたは成長過程中にマスク層１２２を形成することが好ましい。また、マスク層１２２は、層２２（図１）と同様であり得る。
【００４９】
フォトレジスト層１２４はマスク層１２２上に延びる。このフォトレジスト層１２４は、ＳＰＲ９５５（ｉライン）、ＵＶ５（深いＵＶ）（マサチューセッツ州、シップリー社）のような市販のｉラインまたは深いＵＶフォトレジストであることが好ましい。
図１１では、パターン１２８を使用してプロセス２００のステップ２０２（図２１）に従ってアパーチャ１３４を残すように、フォトリソグラフィプロセスによってフォトレジスト層１２４が選択的に除去される様子を示す。
【００５０】
図１２では、プロセス２００（図２１）のステップ１０４に従ってアパーチャ１３４が酸化膜１１８に達するように、マスク層１２２がドライエッチングプロセスによってエッチングされる様子を示す。このドライエッチングプロセスは、酸化膜１２４に関するシリコン窒化物に選択性を有する。層１２２をエッチングした後、層１２４を除去することができる。
【００５１】
図１３では、二酸化シリコン材料および層１１８を通じてエッチングするようにエッチングプロセスを変更し、プロセス２００（図２１）のステップ２０４に従ってアパーチャ１３４が層１１６に達するように、層１１８がエッチングされる様子を示す。
層１１８はドライエッチングプロセスでエッチングすることができる。他の例として、層１１８の選択された部分を除去するために他のエッチング技術を利用してもよい。酸化膜１１８をエッチングする前またはエッチングした後に、フォトレジスト層１２４（図１０）を除去することができる。
【００５２】
図１４では、シリコン材料を通じてエッチングするようにエッチングプロセスが変更される様子を示す。
アパーチャ１３４が基板１１４に達するように、ドライエッチングプロセスに従って歪みシリコン層１１６を除去することができる。
【００５３】
図１５では、プロセス２００（図２１）のステップ２０６に従ってシャロウトレンチ分離構造のトレンチを形成するように、基板１１４がアパーチャ１３４を通じてエッチングされる様子を示す。
トレンチは、アパーチャ１３４の幅に対応する幅を有していることが好ましい。このトレンチは、約１５００から４０００Åの範囲の深さと０．１８から１．５０ｎｍ以下の幅を有することが好ましい。
トレンチは、底面部分がより狭くなっている台形の断面形状を持たせることができる。このトレンチはまた、他の断面形状としてもよい。
トレンチを形成すべく、ドライエッチングで基板１１４をエッチングすることが好ましい。基板１１４は、層１１６と同一のステップでエッチングすることができる。
【００５４】
ドライエッチングプロセスでエッチングするように記載したが、トレンチの形成は、層１１４中にアパーチャを形成するのに適したプロセスであれば、どのようなプロセスを用いてもよい。
ある実施形態の一例においては、トレンチのアパーチャは、異なる基板（例えば図１中の基板１３）まで層１１４全体を貫通するようになっている。
【００５５】
図１６においてはトレンチ中および層１２２上に共形層１２６が形成される様子を示す。ある実施形態の一例においては、層１２６は低温（例えば６００℃以下）で形成できる半導体層またはメタル層である。
層１２６には、酸化物ライナーのような絶縁材料を形成すべく、酸化することができる層が好ましい。層１２６は、５００℃から６００℃の温度でＣＶＤによってたい積される、１００Åから２００Åの厚みのアモルファスシリコン層であることが最も好ましい。層１２６は、プロセス２００（図２１）のステップ２０８に従ってたい積される。
【００５６】
別の実施形態においては、層１２６は、低温における原子層たい積（ＡＬＤ）によってたい積される金属または半導体材料である。層１２６はシリコン層であり得る。このシリコン層は、非アモルファス（non-amorphous）であってもよい。
【００５７】
層１２６は、層１１４のアパーチャ１３４と、層１１６、１１８および１２２のアパーチャ１３４に関連するトレンチのサイドウォール中に形成されることが好ましい。層１２６はまた、層１２２の上面に形成される。
図１７では、ライナー酸化物材料１２８のような絶縁材料に層１２６が変換される様子を示す。層１２６（図１６）は約９００℃の温度で、酸化プロセスにおいてライナー酸化物材料１２８に形成されることが好ましい。
酸化プロセスをより高い温度で実行することが好ましい。ゲルマニウム外方拡散は、層１２６に関連するバリアにより減少する。好ましくは、層１２６全体をライナー酸化物材料１２８に変換する。
【００５８】
図１８では、層１２２の上面からライナー酸化物材料１２８を除去すべく、層１２２がプレーナ化またはエッチングされる様子を示す。
代替的に、ライナー酸化物材料１２８を形成する前に、層１２２の上面から層１２６を除去することができる。ライナー酸化物材料１２８は、アパーチャ１３４に関連するトレンチ内のライナー１３８として残る。
【００５９】
図１８では、ライナー１３８はアパーチャ１３４に関連するトレンチ中に形成される様子を示す。ライナー１３８は、半導体層またはメタル層を酸化させることにより形成される酸化物（例えば）、酸化シリコンまたは二酸化ケイ素）材料である。ある実施形態の一例では、ライナー１３８の厚みは約２００Åである。ある実施形態の一例では、ライナー１３８を形成する前に層１２２、１１８を除去する。
好ましい実施形態においては、トレンチを充てんする後まで、層１２８、１２２を除去しない。
【００６０】
図１９では、層１１６上およびアパーチャ１３４に関連するトレンチ内の全面に、絶縁材料の層１４０がたい積される様子を示す。絶縁材料層１４０には、ＨＤＰプロセスでたい積し、材料４０（図８）と同様の二酸化シリコンが好ましい。絶縁材料１４０は、シラン（SiH4）プロセスでたい積することが好ましい。
代替的に、ホウ素燐ケイ酸ガラス（ＢＰＳＧ）プロセスを利用することができる。絶縁材料１４０は、約２０００Åから８０００Åの範囲の厚みであることが好ましい。
【００６１】
層１２２の上面に到達するまで、研磨／エッチングによって絶縁材料１４０を除去する。酸化材料１４０の除去は、アパーチャ１３４に関連するトレンチ内の酸化物材料を残す。絶縁材料１４０は、多くのストリッピングまたはエッチングプロセスによって除去することができる。層１２２上から絶縁材料１４０をドライエッチングによって除去することが好ましい。
【００６２】
ある実施形態の一例では、トレンチを形成し、層１２２、１１６を除去した後に、材料１４０に関連する絶縁層１４２をたい積する。絶縁層１４２は、層１２２に到達するまで、絶縁材料を研磨またはエッチングする。
【００６３】
図１９に、材料がトレンチ内（ライナー１３８の上面および側面上）に層１１６の上面まで形成されたシングル構造として示されるが、絶縁材料１４０はライナー１３８の上面で停止し得る。
【００６４】
図２０では、材料１４０をアパーチャ１３４に関連するトレンチ中に形成した後、ゲート構１５６を形成することができる様子を示す。
ゲート構造１５６は、ゲート酸化物構造上の金属またはゲート酸化物構造上のポリシリコンのような従来のＭＯＳＦＥＴゲート構造であり得る。
ある実施形態の一例では、ゲート構造１５６は、酸化物（例えば、二酸化シリコン層１５４）および炭化ケイ素（SiC）層１４８で被覆される。層１５４、１４８を形成した後、部分１１２をアニーリングに晒す。層１４８は、ゲルマニウムのガス放出を防ぐことができる。
【００６５】
層１１８が部分１１２で利用されず、ゲート構造１５６がゲルマニウムを含む基板上に直接形成される場合、層１４８、１５４を使用する技術は特に有利になる。
他の実施形態では、層１４８は、約１０００Åの厚みのタンタル窒化物（TaN）、窒化チタン（TiN）、タングステン窒化物（TuN）、チタン／窒化チタン（Ti/TiN）層とすることができ、層１５４は、約１００Åの厚みの二酸化シリコン層とすることができる。ゲート構造１５６に関連するスペーサは、窒化ケイ素とすることができる。
【００６６】
詳細な図面、特定の例および与えられた特定値は、本発明の好ましい例示的な実施形態を提供するが、これは単なる例示であることが理解される。トレンチの形状および寸法は制限的な方式で開示されていない。本発明の方法および装置は、開示したとおりのディテールおよび条件に制限されない。様々な変更は、添付の請求項によって定義される本発明の趣旨を逸脱することなく様々な変形を行うことができる。
【図面の簡単な説明】
【００６７】
【図１】シャロウトレンチ分離（ＳＴＩ）プロセスの例示的な実施形態による、歪みシリコン層、酸化膜、ハードマスク層およびフォトレジスト層を含むシリコンゲルマニウム基板の一部の概略的な断面図。
【図２】リソグラフィ・パターニング・ステップを示す、図１に記載した部分の断面図。
【図３】ハードマスク層の選択的エッチングステップを示す、図２に記載した部分の断面図。
【図４】酸化層の選択的エッチングステップを示す、図３に記載した部分の断面図。
【図５】歪みシリコン層の選択的エッチングステップを示す、図４に記載した部分の断面図。
【図６】ゲルマニウムシリコン基板の選択的エッチングステップを示す、図５に記載した部分の断面図。
【図７】低温ライナー形成ステップを示す、図６に記載した部分の断面図。
【図８】ゲート形成ステップを示す、図７に記載した部分の断面図。
【図９】図１に示す部分のシャロウトレンチ分離プロセスを示す概略的なブロック図。
【図１０】シャロウトレンチ分離（ＳＴＩ）プロセスの他の例示的な実施形態による、歪みシリコン層、酸化膜、ハードマスク層およびフォトレジスト層を含むシリコンゲルマニウム基板の一部の概略的な断面図。
【図１１】リソグラフィ・パターニング・ステップを示す、図１０に記載した部分の断面図。
【図１２】ハードマスク層の選択的エッチングステップを示す、図１１に記載した部分の断面図。
【図１３】酸化層の選択的エッチングステップを示す、図１２に記載した部分の断面図。
【図１４】歪みシリコン層の選択的エッチングステップを示す、図１３に記載した部分の断面図。
【図１５】ゲルマニウムシリコン基板の選択的エッチングステップを示す、図１４に記載した部分の断面図。
【図１６】半導体たい積ステップを示す、図１５に記載した部分の断面図。
【図１７】ライナー形成ステップを示す、図１６に記載した部分の断面図。
【図１８】選択的ライナー除去ステップを示す、図１７に記載した部分の断面図。
【図１９】トレンチ充てんステップを示す、図１８に記載した部分を示す断面図。
【図２０】ゲート形成ステップを示す、図１９に記載した部分を示す断面図。
【図２１】他の例示的な実施形態による、図１０に示す部分のシャロウトレンチ分離プロセスを示す概略的なブロック図。
【図１】
2006520540.tif 000003
【図２】
2006520540.tif 000004
【図３】
2006520540.tif 000005
【図４】
2006520540.tif 000006
【図５】
2006520540.tif 000007
【図６】
2006520540.tif 000008
【図７】
2006520540.tif 000009
【図８】
2006520540.tif 000010
【図９】
2006520540.tif 000011
【図１０】
2006520540.tif 000012
【図１１】
2006520540.tif 000013
【図１２】
2006520540.tif 000014
【図１３】
2006520540.tif 000015
【図１４】
2006520540.tif 000016
【図１５】
2006520540.tif 000017
【図１６】
2006520540.tif 000018
【図１７】
2006520540.tif 000019
【図１８】
2006520540.tif 000020
【図１９】
2006520540.tif 000021
【図２０】
2006520540.tif 000022
【図２１】
2006520540.tif 000023
【手続補正書】
【提出日】平成17年1月6日(2005.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層上にハードマスク層を形成するステップと、
このハードマスク層上にフォトレジスト層を形成するステップと、
フォトリソグラフィプロセスにおいて、ある位置においてフォトレジスト層の一部分を選択的に除去するステップと、
前記ある位置における前記ハードマスク層を除去するステップと、
前記ある位置の下部の前記半導体層中にトレンチを形成するステップと、
原子層たい積プロセスにおいて、前記トレンチ中に共形の半導体層を形成するステップと、
この共形の半導体層を前記トレンチ中の酸化物ライナーに変換するステップと、を含む、
ゲルマニウムを含む半導体層中のシャロウトレンチ分離領域を形成する方法。
【請求項２】
前記ハードマスク層を形成するステップの前に、歪みシリコン層上にパッド酸化物層を形成するステップをさらに含む、請求項１記載の方法。
【請求項３】
シャロウトレンチ分離領域を形成すべく、前記トレンチ中に絶縁材料を形成するステップと、
酸を含むウェットバスでハードマスク層を除去するステップと、をさらに含む、請求項１記載の方法。
【請求項４】
前記基板上にマスク層を形成するステップと、
前記トレンチ分離領域のある位置に関連づけられたアパーチャを形成すべく、前記マスク層を選択的にエッチングするステップと、
前記ある位置における前記基板中にトレンチを形成するステップと、
低温の原子層たい積プロセスで、前記トレンチ内に半導体層またはメタル層を形成するステップと、
この基板の前記トレンチ中に、前記半導体層またはメタル層を使用して、酸化物ライナーを形成するステップと、
を含む、ゲルマニウムを含む基板中にトレンチ分離領域を有する集積回路を製造する方法。
【請求項５】
前記半導体層またはメタル層は、アモルファス半導体材料を含む、請求項４記載の方法。
【請求項６】
トレンチを形成すべく、ゲルマニウムを含んだ層を選択的にエッチングするステップと、
低温の原子層たい積プロセスで前記トレンチ中に半導体層を形成するステップと、
前記半導体層から酸化物ライナーを形成するステップと、
を含む、ゲルマニウムを含む層のトレンチ中にライナーを形成する方法。
【請求項７】
前記低温プロセスは、６００度より低い温度で実行されるたい積プロセスである、請求項４または６記載の方法。
【請求項８】
前記半導体層は、非アモルファスシリコンを含む、請求項７記載の方法。
【請求項９】
前記トレンチ分離領域を形成すべく、前記トレンチ中に絶縁材料を形成するステップをさらに含む、請求項１または４記載の方法。
【請求項１０】
前記酸化物ライナーは、酸化プロセスにおいて形成される、請求項１、４または６記載の方法。
【国際調査報告】
2006520540.tif 000024
2006520540.tif 000025
2006520540.tif 000026