(57)【要約】Ｘ線／ガンマ線撮像カメラ用の高電圧スイッチング電源装置（１０）は高電圧スイッチングおよび脱分極能力を与える。電源装置は高電圧分極スイッチングおよび画像検出器電荷ブリード回路（９０）を含み、Ｃｄ−Ｔｅ系検出器基板、特に検出器材料の電荷蓄積は撮像効率を低下するブロックされたコンタクトを有する基板を利用する高エネルギ放射線撮像カメラで特に有用である。
2006513406.tif 000002
【特許請求の範囲】
【請求項１】
高エネルギ撮像カメラ内のテルル化カドミウム系放射線検出器ユニットと、
電荷流出手段を備えた脱分極スイッチング高電圧電源装置１０であって、前記放射線検出器ユニットと電気的に接続された電源装置１０と、
を備えた高エネルギＸ線撮像システム。
【請求項２】
前記脱分極電源装置１０が、
外部電源２０に接続され、調整された電力を前記電源装置１０の他の回路に伝達するための主動作電圧電力接続部２２を提供する、外部電源コンディショニング回路１８と、
前記動作電力接続部２２と電気的に接続され、前記スイッチング電源１０の他の回路に必要な低い正および負電圧電力を提供する内部電源装置３０と、
前記動作電力接続部２２と電気的に接続され、前記検出器ユニットを動作させるための低ＤＣ電圧を生成しかつ提供する低電圧電源回路５０と、
前記動作電力接続部２２と電気的に接続され、高電圧スイッチ回路９０に伝達するために高電圧バイアス出力７２に高バイアス電圧を発生しかつ提供する高電圧電源装置７０と、
前記動作電力接続部２２と電気的に接続され、高速オン／高速オフスイッチであり、信号入力９４における適切な信号の存在に応答してＨＶスイッチ出力９２に高ＤＣ電圧バイアスおよび低い反対極性のＤＣブリード電圧を交互に提供する高電圧スイッチ９０であって、前記ＨＶスイッチ出力９２の低い反対極性のＤＣブリード電圧が前記検出器ユニットを脱分極するためのブリード手段を構成して成る高電圧スイッチ９０と、
を備えて成る、請求項１に記載の高エネルギ撮像システム。
【請求項３】
前記高電圧スイッチ９０が、信号入力９４における信号の存在に応答して、ＨＶスイッチ出力９２に高い正のＤＣ電圧バイアスおよび低い負のＤＣブリード電圧を交互に提供して成る、請求項２に記載の高エネルギ撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２００３年１２月１３日に出願された先行出願米国仮出願シリアルＮｏ．６０／４３３４５７の利益を主張し、それに対して本願は正規の米国国内特許出願である。
本発明は、Ｘ線およびガンマ線放射線のデジタル撮像の分野に関する。さらに詳しくは、本発明はデジタルＸ線およびガンマ線撮像装置用のスイッチング型電圧電源に関する。
【背景技術】
【０００２】
本発明は、撮像Ｘ線信号用のテルル化カドミウム（Ｃｄ−Ｔｅ、Ｃｄ−Ｚｎ−Ｔｅも含む）系放射線検出器を有する、動態撮像カメラ（ＤＩＣ）または走査カメラ（ＳＣＡＮ）に関する。撮像Ｘ線信号用のＣｄ−Ｔｅ系検出器は当業界で公知であり、高エネルギ放射線撮像には特に有用である。高エネルギ放射線撮像は、１．０ＫｅＶ以上の範囲のＸ線およびガンマ線放射を含む。一般的に、これらの検出器は一つの面上にブロッキングコンタクトを、別の面上に画素コンタクトを有する。次に、画素コンタクトは電荷集積特定用途向け集積回路（ＡＳＩＣ）にバンプ接合される。ブロッキングコンタクトは、検出器の暗電流または周囲電流を３分の１ないし１０分の１に低減するように働く。低い暗電流は、入射Ｘ線（信号）に対する高い感度を意味する。
【０００３】
しかし、ブロッキングコンタクトを有するＣｄ−Ｔｅ検出器には問題が存在することがあり得る。そのようなコンタクト（例えばインジウム系ブロッキングコンタクト）は、数秒後の動作後つまり１ないし数百秒後に分極することがある。分極とは、検出器が信号を失い始め、画像が精細度または鮮明さを失ってぼやけることを意味する。分極は、Ｃｄ−Ｔｅ検出器の材料バルク内部の漸進的電荷トラップのために発生する。以前は、分極効果のため、このＸ線撮像モードでＣｄ−Ｔｅ検出器材料を数秒を越えて使用することはできなかった。
【０００４】
したがって、Ｃｄ−Ｔｅ系放射線検出器を利用する高エネルギＸ線撮像システムにおける電荷トラップの影響を防止または克服するための手段を持つことは、この分野で有用であろう。
【発明の開示】
【０００５】
テルル化カドミウム（Ｃｄ−Ｔｅ）系ＤＩＣ検出器は一般的に、適切に動作するために高電圧（ＨＶ）バイアス電位を必要とする。残念ながら、そのような検出器はすぐに電荷を蓄積し、分極状態になる。分極電荷はＨＶバイアス電位を弱め、カメラ撮像装置の動作および画像品質に悪影響を及ぼす。ひとたび分極状態になると、検出器ユニットは「リフレッシュ」動作、つまりトラップまたは蓄積された電荷が流出し、検出器ユニットが脱分極して装置の動作効率を回復することが必要になる。
【０００６】
本発明は、Ｃｄ−Ｔｅ系検出器（ＣｄＺｎＴｅ系検出器も含む）を備えた高エネルギＸ線カメラ撮像装置用の高電圧（ＨＶ）スイッチング電源装置である。そのようなＸ線撮像カメラは一般的に、ＣＭＯＳ基板に結合され、電源装置と組み合わせてインタフェース／信号処理ボードに装着される検出器基板を備える。カメラからの出力は一般的に、画像処理のためにコンピュータに伝達される。本発明の脱分極スイッチングＨＶ電源装置は、そのようなＸ線撮像カメラ用の電源装置として意図されている。
【０００７】
本ＨＶスイッチング電源装置は、動態撮像カメラＸ線撮像システムおよび走査カメラ／センサ撮像システムにおけるＣｄ−Ｔｅ検出器（特にブロッキングコンタクトを有するもの）の使用を可能にする。ＨＶ電源装置は、Ｘ線撮像システムのＣｄ−Ｔｅ検出器にＨＶを供給するために使用される。ＨＶ電源装置のＨＶ出力は、ユーザ定義間隔で切替え可能（オン／オフ）である。例えば、数秒毎にスイッチング電源装置のＨＶ出力は自動的に数ミリ秒間オフになり、ついで非常にすばやく再びオンになることを繰り返す。ＨＶ出力がオフになると、検出器にトラップされた電荷は流出することができ、それは検出器の分極を無効にし、あるいは防止する。これは電荷の蓄積およびブロッキングコンタクトを有するＣｄ−Ｔｅ検出器の分極を防止する。分極の防止は、Ｃｄ−Ｔｅ型検出器ＤＩＣ撮像装置の連続使用を可能にし、かつ、インライン撮像つまり非破壊試験または自動Ｘ線検査システムにそのような装置を使用することを可能にする。
【０００８】
本脱分極ＨＶスイッチング電源装置は、ブロッキングコンタクトの有無に関わらず、Ｃｄ−Ｔｅ系放射線検出器を付勢するのに有用な高低両方の電圧を提供する。Ｃｄ−Ｔｅ系放射線検出器の一般的に低および高電圧要件は、当業界で公知である。例えば、Ｃｄ−Ｔｅ系検出器の低バイアス電圧要件は、検出器の内部回路を動作するためのＤＣ＋／−１．０Ｖないし＋／−１５．０Ｖ程度である。本ＨＶスイッチング電源装置はまた、検出器を駆動するためにＤＣ＋８０ＶないしＤＣ＋４５０Ｖの調整可能な高バイアス電圧をも提供する。
【０００９】
本書で記載するように高電圧のオン／オフを切り替える本電源装置を使用することにより、ＣｄＴｅまたはＣｄＺｎＴｅ検出器を利用する多数の動態撮像用途が可能になる。出願人は、毎秒５０フレーム、１００ｆｐｓ、または４００ｆｐｓでも動作するカメラをすでに開発した。これらのカメラは、（手動でＨＶをオフにし、待ち、次いで再びオンに切り替えることによって）検出器を手動でリフレッシュする必要なく、数時間にわたって、あるいは実際数日間にわたって円滑に動作する。Ｘ線撮像用途において円滑、安定、かつ中断なしの動作が必要不可欠である。そのようなＤＩＣまたはＳＣＡＮカメラを使用できる用途例は、非破壊試験、インライン検査、自動Ｘ線検査、歯科用パノラマ撮像、コンピュータ断層撮影等を含むが、それらに限定されない。
【００１０】
加えて、本発明はブロッキングコンタクトを備えたＣｄＴｅまたはＣｄＺｎＴｅ系検出器に主に適していることを強調したが、それは、ブロッキングコンタクトを持たないが、白金（Ｐｔ）、金（Ａｕ）、または他の従来のコンタクトを装備したＣｄＴｅまたはＣｄＺｎＴｅ検出器にも適用することができる。そのような従来のコンタクトでも、数分間または数時間後に分極を生じることがあり得、本書で記載するＨＶ電源装置は、数時間または実際数日にわたる円滑かつ安定な動作に理想的である。
図面の簡単な記述
図１ないし５は本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
図６は（立上りスロープ）は、本発明のＨＶ電源装置の条件がＣｈ１：ＨＶ＿ＥＮ＝５Ｖ、５０μｓｅｃ／ｄｉｖ；Ｃｈ２：検出器電圧、１００ｖ／ｄｉｖである場合の、実際のＣｄ−Ｔｅ半導体検出器基板のランプアップおよびランプダウン波形を示す。
図７は（立下りスロープ）は、本発明のＨＶ電源装置の条件がＣｈ１：ＨＶ＿ＥＮ＝５Ｖ、５０μｓｅｃ／ｄｉｖ；Ｃｈ２：検出器電圧、１００ｖ／ｄｉｖである場合の、実際のＣｄ−Ｔｅ半導体検出器基板のランプアップおよびランプダウン波形を示す。
図８は（立上りスロープ）は、Ｃｈ１：ＨＶ＿ＥＮおよびＣｈ２＝コンデンサ電圧、１００μｓｅｃ、１００ｖ／ｄｉｖである場合に、純粋容量負荷および電源装置の電流リミッタによって発生するフラットスロープを示す。
図９は（立下りスロープ）は、Ｃｈ１：ＨＶ＿ＥＮおよびＣｈ２＝コンデンサ電圧、１００μｓｅｃ、１００ｖ／ｄｉｖである場合に、純粋容量負荷および電源装置の電流リミッタによって発生するフラットスロープを示す。
【発明を実施するための最良の形態】
【００１１】
ここで図面を参照すると、本発明の好適な実施形態の詳細がグラフおよび配線図で示されている。図面中の同様の要素は同様の番号で表わされ、類似した要素は異なる小文字の添え字付きの同様の番号によって表わされる。
【００１２】
図１は一般的に、本発明の本脱分極／スイッチング電源装置１０を表わす。図１に示す好適な実施形態では、本発明は、医用級の外部電源装置（図示せず）からＤＣ＋２４Ｖを外部より供給された。言うまでもなく、適切な供給電力の代替的なそのような電源装置が、内部または外部のいずれかで本発明における実施用として、当業熟練者には周知であり、選択可能である。この実施形態では、本スイッチング電源装置の供給電力要件は、約１０Ｗ程度であった。
【００１３】
図１に示すように、本ＨＶスイッチング電源装置１０は、五つの主回路すなわち制御／コンディショニング回路１８、内部電源装置３０、低電圧電源装置５０、高電圧電源装置７０、および高電圧スイッチ９０の組合せを備えた。コンディショニング／制御回路１８は、外部電源接続部２０を有し、主電源オン／オフスイッチ２４を含む。コンディショニング回路１８は、外部電力を電源装置１０の他の回路で使用するように適切に調整する。主動作電圧電力接続部２２は、調整された電力を電源装置１０の他の回路に伝達する。本ＨＶスイッチング電源装置１０は、当業熟練者によって達成可能であるように、電気的に遮蔽することが好ましい。好適な実施形態では、スイッチング電源装置は金属筐体（図示せず）に収容され、該筐体は電磁干渉（ＥＭＩ）を減衰または除去するために、電源装置接地Ｊ２−１に接続された。一般的に、電源装置に利用されるコネクタは、静電放電（ＥＳＤ）から保護され、ＥＭＩに対しフィルタリングされ、ＤＣ電圧接続部は逆極性および電圧スパイクから保護される。さらに、高電圧イネーブル信号回路は、過電圧から保護され、プルダウン機能を有する。本発明でそのような保護を達成するノウハウは、当業熟練者には公知であり、実施可能である。通電導体用には遮蔽ケーブルを、バイアス電圧導体用には同軸ケーブルを利用することが好ましい。
【００１４】
図２は、本ＨＶスイッチング電源装置１０に実施された内部電源回路（ｉｎｔ＿ｓｕｐｐｌｙ）３０の好適な実施形態の配線図である。内部電源装置３０は、本スイッチング電源装置１０の他の回路に要求される低電圧電力を提供する。内部電源装置３０は、ＤＣ＋１２Ｖ出力４６を提供するように調整された線形レギュレータ（Ｎ５）３２および線形レギュレータ回路３４を備える。線形レギュレータ回路３４の線形レギュレータ３２としてＬＭ３１７集積回路を利用した。内部電源装置３０はまた、スイッチングレギュレータ（Ｎ１）３８およびスイッチングレギュレータ回路４０をも備える。スイッチングレギュレータ回路４０は、ＨＶスイッチング電源装置１０の他の回路で要求される低負電圧（例えば図示した実施形態ではＤＣ−５Ｖ）を負バイアス電圧出力４２に提供する。スイッチングレギュレータ３８として、バックブースト構成のナショナルＬＭ２６７２集積回路２６０ｋＨｚスイッチングレギュレータを利用した。負バイアス電圧出力４２用の最小ドレーンをＬＥＤ４４によって提供した。
【００１５】
図３は、本ＨＶスイッチング電源装置１０で実施される低ＤＣ電圧電源回路５０の好適な実施形態の配線図である。電源回路５０は、電源装置１０に接続された検出器ユニットのような外部装置を動作させるための低ＤＣ電圧を提供する。例示的な好適な実施形態では、電源回路５０は、検出器要素を動作させるためにそれぞれ＋６．７Ｖおよび＋５Ｖを提供する二つのスイッチングレギュレータ回路５２および５３を備えた。＋６．７Ｖ出力（Ｖｏｕｔ１）５８および＋５Ｖ出力（Ｖｏｕｔ２）６０をそれぞれ提供するために、スイッチングレギュレータ回路５２および５３でナショナルＬＭ２６７２レギュレータ５６を使用した。両スイッチングレギュレータ回路５２および５３のＬＭ２６７２レギュレータ５６をバック構成に配置した。この好適な実施形態では、低電圧電源装置５０がターンオンしたことを識別しかつ示すために、＋５Ｖスイッチングレギュレータ回路５３は緑色ＳＭＤ  ＬＥＤ６２を持ち、＋６．７Ｖスイッチングレギュレータ回路５２は黄色傾斜ＬＥＤ６３を持った。
【００１６】
図４は、本脱分極／スイッチング電源装置１０の高電圧スイッチング電源回路（ＨＶ＿ｓｕｐｐｌｙ）７０の好適な実施形態の配線図である。ＨＶ電源回路７０は、高電圧スイッチ回路９０（図５参照）に高電圧バイアス出力７２を提供する。図示した好適な実施形態では、ＨＶスイッチング電源回路７０は、約７５ｋＨｚでブースト構成で動作する標準ＵＣ３８４２電流モードＰＷＭ制御装置７６を使用した。電圧フィードバックループを使用して、高電圧バイアス出力７２の電圧を所望のレベル（本実施形態では約＋３５０Ｖ）に調整した。電流フィードバックはスイッチング電源回路７０の短絡を防止し、かつ優れた過渡応答を達成して、ＨＶバイアス立上り時間を改善した。
【００１７】
ＨＶ電源回路７０の電圧フィードバックループで利用される分圧は過重であり、補償無しでは１−２Ｖｐｐの脈動電圧を生じた。ＵＣ３８４２の発振器回路に同期化された補償回路は、各電流パルスに擬似ランプ（ａｒｔｉｆｉｃｉａｌ  ｒａｍｐ）を追加した。該補償は、電源装置がパルスを飛ばさずかつ電圧脈動を約２００ｍＶｐｐに制限したことを確実にする。定電流負荷を使用して、出力電圧とは無関係に電源装置に約１．０ｍＡ電流ドレーンを提供した。
【００１８】
図５は、本ＨＶ脱分極電源装置１０で実施可能な高電圧スイッチング回路（ＨＶ＿ｓｗｉｔｃｈ）９０の好適な実施形態の配線図である。図５に示すように、ＨＶスイッチング回路９０は、その信号入力（ＨＶ＿ＥＮ）９４におけるアクティブな高電圧イネーブル信号の存在に応答して、そのＨＶ電圧出力９２に高バイアス電圧を提供する。
【００１９】
しかし、信号入力９４の高電圧イネーブル信号が非アクティブまたはディスエーブル状態である場合、ＨＶスイッチング回路９０はその電圧出力９２にＤＶ−５Ｖバイアスを提供する。加えて、信号入力９４における高電圧イネーブル信号が非アクティブまたはディスエーブル状態になると、ＨＶ＿スイッチ９０のＦＥＴサブ回路が高電圧バイアス電圧を遮断する。高電圧バイアス電圧が遮断されると、ＨＶ電圧出力９２のバイアス電圧は−５Ｖまで押し下げられ、テルル化カドミウム光電導体材料におけるバイアス電流の逆流を引き起こす。光電導体材料中のバイアス電流の逆流は、トラップされた電荷を流出させ、検出器ユニットを脱分極する。
【００２０】
Ｑ５ＦＥＴ１００は、ＨＶバイアスと直列に接続される。それはＨＶバイアスのプルアップを有し、結果的にＨＶ−Ｖｇｓの出力が定常状態になる。ランプアップ中に、抵抗器１０２を流れる電流は電圧差を引き起こす。Ｑ７トランジスタ１０４は、設定電流限度を越えると、ＦＥＴゲート１００を閉じる。この結果、ＨＶバイアス電圧の三角波形が生じる。
【００２１】
Ｑ３ＦＥＴ１０６は、開いたときにＱ５ＦＥＴゲート１００を−５Ｖに引き下げる。これはＱ５ＦＥＴ１００を閉じ、バイアス電圧を逆転させる。Ｑ３ＦＥＴ１０６はＱ５ＦＥＴ１００と同様の電流リミタ回路を有し、結果的に線形ダウンスロープが得られる。Ｑ３ＦＥＴ１０６の開閉により、バイアス電圧を制御することが可能になる。Ｑ３ＦＥＴゲート１０６の電圧は、信号入力９４の高電圧イネーブル信号によって制御される。信号入力９４の高電圧イネーブル信号がアクティブ（イネーブルまたは「ハイ（ｈｉｇｈ）になった」）状態のとき、インジケータＬＥＤ１１０が点灯する。
【００２２】
高電圧スイッチング回路９０は、図示した実施形態よりずっと高いスイッチング周波数で動作することができる。低高バイアス電圧過渡とＨＶバイアス電圧ランプの開始との間に約５０μｓｅｃの初期遅延がある。該遅延は、プルアップ回路に使用される大きい抵抗器およびＦＥＴゲートのキャパシタンスによって引き起こされるようである。これらの構成部品の特性の変更により、遅延を低減することができた。本実施形態では、撮像システムが毎秒約５０フレームで動作し、したがって動態撮像、つまり移動する被写体のＸ線撮影を可能にすることを意図した。
【００２３】
ＨＶバイアス電圧の立上りおよび立下り時間は、バイアス電圧電流リミタ（図５参照）およびＤＩＣ検出器ユニットのキャパシタンスによって決定される。おおよその状態変化時間（ｔ）は次式によって求められる。
ｔ＝（３５０Ｖ＊Ｃ）／５ｍＡ
減衰／成長時間（ｔ）の約６〜７％は電流制限されない。検出器のキャパシタンス（Ｃ）によって分かる負荷抵抗は不明であった。検出器と電源装置１０の各組合せに対し、正確な結果を個別に測定することができた。ＨＶバイアス電圧が定常状態の１％以内に安定したときに、近似結果を乗算して推計しなければならなかった。図６を参照されたい。
【００２４】
図６〜９は、実際のＣｄ−Ｔｅ半導体検出器ユニットのランプアップおよびランプダウン波形を示す。試験対象ユニットは四個の１ｃｍ２を有した。ＤＩＣ１００は２５ｃｍ２の面積を有した。立下りスロープはアンダシュートを示し、それはＣｄ−Ｔｅ検出器ユニットに起因するようである。アンダシュートの振幅は、ＨＶスイッチ９０の電源装置１０電流リミッタによって制限される。図示した信号は、アンダシュートピークまでほぼ完全な５ｍＡ電流制限スロープである。
【００２５】
立上り時間は約２００μｓｅｃであり、立下り時間は約２５０μｓｅｃである。しかし、検出器は状態変化後、安定するまで数ミリ秒かかる。したがって、電源装置が高電圧をランプする能力は、脱分極プロセスにおける制限要素ではない。図は、純粋容量負荷および電源装置電流リミッタによって生じるフラットスロープを示す。Ｃｄ−Ｔｅ検出器ユニットの立下りスロープによって示されたアンダシュートは、容量負荷では存在しない。
【００２６】
上記の説明は多くの特質を含むが、これらは本発明の範囲に対する限定と解釈すべきではなく、むしろその一つまたは別の好適な実施形態の例証と解釈すべきである。多くの他の変形が可能であり、それは当業者には明白であろう。したがって、本発明の範囲は、実施形態のみによってではなく、添付の請求の範囲およびそれらの同等物の範囲によって決定すべきである。
【図面の簡単な説明】
【００２７】
【図１】本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
【図２】本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
【図３】本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
【図４】本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
【図５】本発明の脱分極／スイッチング電源装置および構成回路を示す配線図である。
【図６】本発明のＨＶ電源装置の条件がＣｈ１：ＨＶ＿ＥＮ＝５Ｖ、５０μｓｅｃ／ｄｉｖ；Ｃｈ２：検出器電圧、１００ｖ／ｄｉｖである場合の、実際のＣｄ−Ｔｅ半導体検出器基板のランプアップおよびランプダウン波形を示す。
【図７】本発明のＨＶ電源装置の条件がＣｈ１：ＨＶ＿ＥＮ＝５Ｖ、５０μｓｅｃ／ｄｉｖ；Ｃｈ２：検出器電圧、１００ｖ／ｄｉｖである場合の、実際のＣｄ−Ｔｅ半導体検出器基板のランプアップおよびランプダウン波形を示す。
【図８】Ｃｈ１：ＨＶ＿ＥＮおよびＣｈ２＝コンデンサ電圧、１００μｓｅｃ、１００ｖ／ｄｉｖである場合に、純粋容量負荷および電源装置の電流リミッタによって発生するフラットスロープを示す。
【図９】Ｃｈ１：ＨＶ＿ＥＮおよびＣｈ２＝コンデンサ電圧、１００μｓｅｃ、１００ｖ／ｄｉｖである場合に、純粋容量負荷および電源装置の電流リミッタによって発生するフラットスロープを示す。
【図１】
2006513406.tif 000003
【図２】
2006513406.tif 000004
【図３】
2006513406.tif 000005
【図４】
2006513406.tif 000006
【図５】
2006513406.tif 000007
【図６】
2006513406.tif 000008
【図７】
2006513406.tif 000009
【図８】
2006513406.tif 000010
【図９】
2006513406.tif 000011
【国際調査報告】
2006513406.tif 000012
2006513406.tif 000013