(57)【要約】電子デバイス（１００）は、ヒート・シンク（１３）を含むリード・フレーム（１０）上の、エンキャプスレーション（８０）の中のチップ・オン・チップ構造である。第１のチップ（２０）と第２のチップ（３０）は第１の導電性相互接続（２４）によって互いに接続されており、第１のチップ（２０）は第２の導電性相互接続（２７）によってリード・フレーム（１０）に接続されており、第２の導電性相互接続（２７）は、第１の導電性相互接続（２４）よりも低いリフロー温度を有することが好ましい。デバイス（１００）を加熱することによって、接着剤層（２５）が収縮して応力を生じ、この応力は、第２の導電性相互接続（２７）をリフローさせることによって緩和される。
2006511080.tif 000002
【特許請求の範囲】
【請求項１】
活性面および裏面を有し、前記活性面に第１および第２の導電性相互接続を有する第１のチップと、
活性面および裏面を有し、前記活性面に第１の導電性相互接続を有する第２のチップと
を含み、
前記第１および第２のチップの前記活性面が互いに向かい合っており、前記チップの前記第１の導電性相互接続が第１の金属相互接続によって互いに導電的に接続されており、
さらに、
前記第１のチップの前記活性面と向かい合った第１の面および反対側の第２の面を有し、ヒート・シンク、導電性相互接続および外部接触用の接触面を含む基板であって、前記ヒート・シンクが、前記第２のチップの前記裏面に導電性接着剤によって接続されており、前記導電性相互接続が、前記第１のチップの前記第２の導電性相互接続に第２の金属相互接続によって導電的に接続されており、前記接触面を前記基板の前記第２の面上で接触させることができる基板と、
前記第１および第２のチップならびに前記金属相互接続を少なくとも実質的に包み込み、前記基板が付着されたパッシベーション材料のエンキャプスレーションと
を含む電子デバイス。
【請求項２】
前記第２の金属相互接続が、少なくとも部分的に、前記第１の金属相互接続よりも低いリフロー温度を有することを特徴とする、請求項１に記載の電子デバイス。
【請求項３】
前記基板が、前記エンキャプスレーションの前記パッシベーション材料がその中に存在する空間を有するリード・フレームを収容することを特徴とする、請求項１に記載の電子デバイス。
【請求項４】
前記活性面と平行な平面において、前記第２のチップが、前記第１のチップよりも小さな表面積を有することを特徴とする、請求項１に記載の電子デバイス。
【請求項５】
前記第１のチップが、本質的に受動性の素子の集積回路を含み、前記第２のチップが、実質的に能動性の素子の集積回路を含むことを特徴とする、請求項４に記載の電子デバイス。
【請求項６】
前記第１のチップが、孔を有するドープされた半導体材料の基板を含み、前記孔が、前記活性面と平行な前記平面に本質的に垂直な方向に延び、前記孔中にキャパシタが画定されていることを特徴とする、請求項５に記載の電子デバイス。
【請求項７】
活性面および裏面を有する第３のチップが存在し、前記活性面が、導電性相互接続の前記第３のチップを含み、前記第３のチップの前記活性面が前記第１のチップの前記活性面と向かい合っており、前記第３のチップの前記導電性相互接続が、前記第１のチップの別の導電性相互接続に金属ワイヤによって導電的に互いに接続されており、前記基板が、前記第３のチップの前記裏面に導電性接着剤によって接続された第２のヒート・シンクを含むことを特徴とする、請求項１に記載の電子デバイス。
【請求項８】
それぞれが活性面および裏面を有する第１のチップと第２のチップの組み合わせ体を用意するステップであって、第１の導電性相互接続を含む前記活性面が互いに向かい合っており、前記第１の導電性相互接続が、第１の金属相互接続によって導電的に互いに接続されており、前記第１のチップの前記活性面が第２の導電性相互接続を含むステップと、
第１および反対の第２の面を有し、ヒート・シンク、導電性相互接続および外部接触用の接触面を含む基板を用意するステップと、
前記第１および第２のチップの前記組み合わせ体を前記基板の前記第１の面に適用するステップであって、第２の金属相互接続を有する前記導電性相互接続が、前記第１のチップの前記第２の導電性相互接続と導電的に接続され、前記ヒート・シンクが前記第２のチップの前記裏面に導電性接着剤によって接続されるステップと、
前記接着剤を硬化させるステップと、
硬化中の前記接着剤層の収縮によって生じた応力の緩和の下で、前記第２の金属相互接続の少なくとも一部を再融解させるステップと、
前記第１および第２のチップの周囲および前記金属相互接続の周囲に、パッシベーション材料のエンキャプスレーションを適用するステップであって、前記材料が前記基板に接合されるステップと
を含む電子デバイスの製造方法。
【請求項９】
前記基板の前記導電性相互接続が弾性層上に位置し、そのため、前記組み合わせ体を前記基板に取り付けたときに、前記導電性相互接続が可逆的にある程度まで曲がることができることを特徴とする、請求項８に記載の方法。
【請求項１０】
前記第２の金属相互接続が、前記第１の金属相互接続のリフロー温度よりも低いリフロー温度を有するはんだを含むことを特徴とする、請求項８に記載の方法。
【請求項１１】
ヒート・シンクが導電性接着剤によって固定されており、その使用中に、第１のヒート・シンクが、第２のヒート・シンクとは異なる電圧にかけられる、請求項７に記載のデバイスの使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
活性面および裏面を有し、活性面に第１および第２の導電性相互接続を有する第１のチップと、
活性面および裏面を有し、活性面に第１の導電性相互接続を有する第２のチップとを含み、
第１および第２のチップの活性面は互いに向かい合っており、チップの第１の導電性相互接続は第１の金属相互接続によって互いに導電的に接続されており、
さらに、
第１のチップの活性面と向かい合った第１の面を有し、第１のチップの第２の導電性相互接続に第２の金属相互接続によって導電的に接続された導電性相互接続を含む基板
を含む電子デバイスに関する。
【０００２】
本発明はさらに、該電子デバイスを製造する方法に関し、この方法では、第１のチップと第２のチップのユニットを基板の第１の面に取り付け、基板の導電性相互接続と第１のチップの第２の導電性相互接続との間に第２の金属相互接続によって電気コンタクトを形成する。
【背景技術】
【０００３】
該デバイスおよび該方法は、US-B1-6,225,699によって知られている。第１および第２のチップは、具体的にはプロセッサ・チップおよびメモリ・チップである。この応用の文脈では、チップが、基板に取り付けられた素子の回路を含むことに留意されたい。この知られているデバイスでは、基板が、平坦な表面を有するキャリヤ、基板、第３のチップなどの明らかに任意の基板である。この知られているデバイスの金属相互接続は、金属ボールまたははんだボール、はんだコラム(solder column)、電気めっき銅コラム、マイクロベルクロ(micro-velcro)相互接続、ポリマー金属相互接続、あるいはいわゆるＣ４（controlled collapse chip connection）である。ここでは、第２の金属相互接続が特に、融点（リフロー温度とも呼ばれる）の高い部分、および第１の金属相互接続のリフロー温度よりも低いリフロー温度を有する部分からなる。このようにして、第２の金属相互接続の高さが、第２のチップと第１の金属相互接続とを合わせた高さと少なくとも同じであることが達成される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、この知られているデバイスは、様々な欠点を有する。基板がプリント回路板などのキャリヤであるとき、第２のチップが殆どまたは全く保護されないことは不利である。さらに、消費者によって実施されるキャリヤへのデバイスの組付けは、使用される温度の偏差にかなり敏感である。温度が高過ぎると第１の金属相互接続は崩れ、温度が低過ぎると、キャリヤ上の導電性相互接続と第１のチップ上の導電性相互接続との間の適当な接触が実現されない。
【０００５】
この基板が、第３のチップまたは平坦な表面を有する基板、すなわちインターポーザ（interposer）基板として適用されたセラミック材料の基板であるとき、デバイスは他の欠点を有する。例えばデバイスの全高はかなり大きくなり、インターポーザ基板は多くの応用で高価になり過ぎる。
【課題を解決するための手段】
【０００６】
したがって本発明の第１の目的は、冒頭の段落に定義されたタイプのデバイスであって、ユーザが特定の方策を採ることなしにキャリヤに取り付けることができ、さらに半導体デバイスに対する従来の要件を満たすデバイスを提供することにある。
【０００７】
この第１の目的は、
基板が、第２のチップの裏面に導電性接着剤によって接続されたヒート・シンク、および基板の第２の面上で接触させることができる接触面を含み、
第１および第２のチップを少なくとも実質的に包み込み、基板が付着されたパッシベーション材料（passivating material）のエンキャプスレーション（encapsulation）が存在する
ことで達成される。
【０００８】
本発明に基づくデバイスは、接触面を有する基板として出現し、その上にはいくつかの素子を内部に有するエンキャプスレーションが存在する。エンキャプスレーションは、ほこり、水分および類似の影響に対する保護層であるだけではない。エンキャプスレーションは特に、デバイスの機械的安定性を提供する材料でもある。追加のはんだ付けまたは熱処理の間に、温度が、１つまたは複数の金属相互接続または金属相互接続の部分のリフロー温度よりも上昇した場合、このエンキャプスレーションのお蔭でデバイスは崩壊しない。エンキャプスレーションはさらに、基板とデバイスの残りの部分との間の適当な付着を提供する。これは、エンキャプスレーションの中に基板が埋め込まれ固定されるように、基板の空間によって実現されることが好ましい。
【０００９】
エンキャプスレーションの機械的機能はさらに、基板を大幅に省略すること、すなわち基板を、必要な相互接続および外部接触のための１つまたは複数の導電層に限定することを可能にする。これによって、デバイスのサイズ、具体的にはデバイスの厚さが低減する。しかし、基板がある場合でも、このデバイスは、セラミック基板または第３のチップを有する、知られているデバイスよりも既にコンパクトである。このデバイスでは、基板の第２の面に接触面がある。このことは、第１のチップの活性面の接触面の垂直突起が、主として第１のチップの内部に位置することを意味する。知られている技術では、他のチップまたはインターポーザ基板があるとき、基板を通した第２の面への相互接続はない。接触面は、第１のチップの外部の第１の面の表面にある。
【００１０】
しかし、エンキャプスレーションの存在は、第１のチップの熱放散を複雑にする。この付随する問題を解決するため、デバイスは、第１のチップの裏面に導電性接着剤によって接続されたヒート・シンクを含む。この目的のため、この裏面は導電層を含むことが好ましい。所望ならば、ヒート・シンクをアースとして使用することもでき、または主としてアースとして使用することができることに留意されたい。
【００１１】
有利な一実施形態では、第２の金属相互接続が少なくとも部分的に、第１の金属相互接続よりも低いリフロー温度を有する。より具体的には、この点に関して金属ボールが利用される。意外にも、このような金属ボールは、低いリフロー温度にも関わらず流れないことが分かった。まだエンキャプスレーションが適用されていないデバイスをリフロー・オーブンに１０回通した実験によれば、この低いリフロー温度にも関わらず第２の金属相互接続は崩れなかった。取分け有利な材料は、ＳＡＣはんだとしても知られている、少なくとも９５％のＳｎ、３〜５％のＡｇおよび０．１％のＣｕを有するスズ、銀、銅のはんだ、ならびに共晶ＰｂＳｎである。金属相互接続は、異なる部分、例えば銅コラムと最上部の小さなはんだボールから形成することもできることに留意されたい。
【００１２】
さらに、このような第２の低融点金属相互接続を適用することによって、第２のチップ、第１の金属相互接続、接着剤層および特に素子の厚さの不正確さを、基板において排除することができることが分かった。第２の金属相互接続のリフローのお蔭で、前記構成部分および層の厚さおよび高さの偏差によって生じた応力が緩和される。その結果、デバイスのヒート・シンクの接触面と導電性相互接続の接触面とが共面の位置をとる。さらに、このような緩和効果は別の方法、例えば第１のチップと第２のチップ間にアンダーフィル（underfill）を適用し、通常の高融点はんだをこの目的に使用する方法でも達成することができる。しかし、この別の方法は追加のステップの実施を引き起こし、リフロー中により高い温度が必要である。
【００１３】
さらに、例えばＡｕ／Ａｕ、Ａｕ／ＮｉＡｕ、Ａｕ／Ａｌなどの金ボールを第１の金属相互接続に使用することが有利と思われた。このような金属相互接続は熱圧縮によって固定することができ、このことは実施上の利点を提供する。
【００１４】
他の有利な実施形態では、基板が、その中にエンキャプスレーションのパッシベーション材料が存在する空間を有するリード・フレームである。エンキャプスレーションへの基板の埋込みは、基板のこの空間を通して実施される。リード・フレームは、非常に薄くできる点でさらに有利である。リード・フレームは、本質的に、単一の導電層またはいくつかの導電層のスタックである。非常に有利なリード・フレームは、ＨＶＱＦＮ（High Voltage Quad Flat Non-leaded）として知られている。他の有利なリード・フレームは、本質的に、犠牲層上に付着させた１つまたは複数の層を含む。この犠牲層は、エンキャプスレーションを適用した後で除去される。この一例が、未公開出願EP02079544.9(PHNL0211100)に記載されている。
【００１５】
他の有利な実施形態では、接着剤が５０μｍ未満、具体的には１０から２５μｍの層厚を有する。この層厚が小さいと、基板と第２のチップの裏面との間の距離の広がり(spreading)が小さくなると思われた。この他にも既にいくつかの広がり因子があるため、この広がりが限定されることが重要である。しかし、接着剤層を薄くし過ぎると接着が不十分になる可能性があり、適用に必要な力が不釣合いに増大する。大き過ぎる力は、金属ボールの破壊の危険を増大させる。
【００１６】
活性面と平行な平面において、第２のチップが第１のチップよりも小さな表面を有すると有利である。第１のチップに対して第２のチップがシフトする可能性はあるが、第２のチップが第１のチップの活性面の一部だけを覆うことは、機械的安定性にとって有利である。
【００１７】
このようなチップ・オン・チップ構造は、例えばマイクロプロセッサとメモリ・チップとの組合せ、機能チップと識別チップとの組合せに対して魅力的である。しかし、第１のチップが本質的に受動性の素子の集積回路を含み、第２のチップが本質的に能動性の素子の集積回路を含むと、特に有利である。この点に関して、それにも関わらず第１のチップがいくつかの能動素子を含むことができ、第２のチップがいくつかの能動素子を含むこともできることに留意されたい。第１のチップは半導体基板上に製造され、裏面への導電性相互接続が実施される。当業者には周知のとおり、製造後にこの半導体基板は、具体的にはエッチングおよび研磨の少なくとも一方によって、部分的に除去することができる。第２のチップは、半導体基板、例えばシリコン基板上に製造することができるが、ガラス、Ａｌ２Ｏ３、セラミック材料などの電気絶縁基板上に製造することもできる。存在することができる受動素子は、コイル、抵抗およびキャパシタ、さらに共振器、マイクロ・エレクトロメカニカル・システム（ＭＥＭＳ）素子、アンテナ、マイクロストリップおよびセンサを含む。
【００１８】
受動素子のサイズは、能動素子のサイズよりも通常は大きく、同時に、受動素子の解像度に関しては要件が相対的に少ないため、第１の受動チップと第２の能動チップの組合せは特に有利である。第１および第２のチップが異なる抵抗を有する基板を有することも有利である。特に高周波応用では、第１の受動チップと第２の能動チップとが互いに近いことが有利である。これに関して、高周波動作では、望ましくないことだがボンド・ワイヤおよび相互接続がコイルとして機能する。この実施形態では、これがかなり制限される。
【００１９】
特定の実施形態では、第１のチップがドープされた半導体材料の基板であり、第１のチップは、活性面と平行に走る平面に本質的に垂直な方向に延び、その中にキャパシタが画定された孔（pore）を含む。このようなキャパシタは大きな静電容量を有し、したがって減結合キャパシタとして非常に適している。このようなキャパシタを使用する利点は、キャパシタに必要な表面積が小さいことである。その結果、例えば第１の導電性相互接続が基板の表面に突き出すときに、第１の導電性相互接続が本質的にヒート・シンクの範囲に含まれるという設計条件を容易に満たすことができる。
【００２０】
他の実施形態では、活性面および裏面を有する第３のチップが存在する。このチップの活性面は、導電性相互接続を含む。第２のチップと丁度同じように、第３のチップの活性面は第１のチップの活性面と向かい合っており、第３のチップの導電性相互接続は、第１のチップの別の導電性相互接続と金属相互接続によって導電的に互いに接続されている。基板は、第３のチップの裏面に導電性接着剤によって接続された第２のヒート・シンクを有する。この実施形態では、第１のチップが第２および第３のチップのキャリヤである。この２つのチップの熱放散は、独立したヒート・シンクによって保証される。応用にとってそうすることが望ましい場合には、これらのヒート・シンクを異なる電圧に接続することができる。
【００２１】
デバイスに第３のチップが存在することに対しては、さまざまな応用がある。第１の応用では、第２および第３のチップがそれぞれある周波数帯に対する増幅器である。第２の応用では、第２のチップがトランシーバ・チップ、第３のチップが電圧制御発振器である。第３の応用では、第１のチップがセンサを含み、第２のチップがこれらのセンサを駆動し、第３のチップがそのチップによって測定されたデータの処理を提供する。この点に関して、第１のチップに対しては必要ないが、受動素子の集積回路を含むと有利である。
【００２２】
本発明の第２の目的は、本発明に基づくデバイスを製造することができる方法であって、信頼性の高い結果を与える方法を提供することにある。この目的は、この方法が、
それぞれが活性面および裏面を有する第１のチップと第２のチップの組み合わせ体（ensemble）を用意するステップであって、第１の導電性相互接続を含む活性面が互いに向かい合っており、第１の導電性相互接続が、第１の金属相互接続によって導電的に互いに接続されており、第１のチップの活性面が第２の導電性相互接続を含むステップと、
第１および反対の第２の面を有し、ヒート・シンク、導電性相互接続および外部接触用の接触面を含む基板を用意するステップと、
第１および第２のチップの組み合わせ体を基板の第１の面に適用するステップであって、第２の金属相互接続を有する導電性相互接続が、第１のチップの第２の導電性相互接続と導電的に接続され、ヒート・シンクが第２のチップの裏面に導電性接着剤によって接続されるステップと、
接着剤を硬化させるステップと、
硬化中の接着剤層の収縮によって生じた応力の緩和の下で、第２の金属相互接続の少なくとも一部を再融解させるステップと、
第１および第２のチップの周囲および金属相互接続の周囲に、パッシベーション材料のエンキャプスレーションを適用するステップであって、この材料が基板に接合されるステップと
を含むことで達成される。
【００２３】
組み合わせ体を取り付けるときには、接着が生じるような力で第２のチップを接着剤層に押し込む。接着剤が硬化するとき、この接着は無傷のままであり、接着剤は収縮する。その結果、ヒート・シンクは接着剤とともに持ち上がる。これによって応力が生じ、この応力は、第２の金属相互接続の少なくとも一部を再融解させることによって緩和される。この再融解の間に、基板の残りの部分も持ち上げられる。このようにして得られた均衡のとれた状況または概ね応力のない状況は、パッシベーション材料のエンキャプスレーションを適用することによって維持される。この材料は硬化し、または従来の方法、例えば熱処理によって硬化される。
【００２４】
有利な一実施形態では、基板の導電性相互接続が弾性層上に位置し、そのため、組み合わせ体を基板に付着させたときに、導電性相互接続が可逆的にある程度まで曲がることができる。具体的には、弾性層が空気の層であり、基板が、導電性相互接続が一端だけで支持された２層または多層リード・フレームである。この曲がりのため基板上に追加の応力が生じ、これが、第１のチップの方向のシフトに加わる。その上、２層リード・フレームはこのようにして、全ての接触面、すなわちヒート・シンクおよび導電性相互接続の接触面を共面に整列させることができる。
【００２５】
他の実施形態では、第２の金属相互接続が、第１の金属相互接続のリフロー温度よりも低いリフロー温度を有するはんだを含む。これは、リフローの結果としての緩和ステップの間に、第１の金属相互接続が崩れることを防ぐ単純な方法である。完全に融解することができるはんだを第２の金属相互接続が含むと、さらに有利である。これによって、第２の金属相互接続はかなり収縮することができる。その目的は、接着剤層、第２のチップおよび第１の金属相互接続の全高に等しい高さにすることである。縮める距離が約１０マイクロメートルである場合、この目的は、５０マイクロメートルのはんだボールで実現することができ、１０マイクロメートルのはんだボールではできない。
【００２６】
このはんだを適用する技法には、様々なものがある。例えば、はんだボールを基板上に置き、第２の導電性相互接続をＡｕ層によって覆うことができる。あるいは、第１のチップの第２の導電性相互接続にはんだボールを付着させ、この適用中に酸フラックス処理を実施し、または基板上に既にフラックス層が存在する状態で、第１のチップの第２の導電性相互接続にはんだボールを付着させることもできる。しかし、第２の導電性相互接続にはんだボールを付着させ、はんだ粒子と酸とを５０−５０の比で有するはんだドットを基板上に付着させることが好ましい。
【００２７】
他の実施形態では、層厚５０μｍ未満の接着剤が適用される。チップの組み合わせ体を基板に取り付けるときには、第２のチップを接着剤層に押し込む。これは、ある力で実行される。接着剤層が厚い場合、意図された力の僅かな偏差によって、最終的に得られる接着剤層の厚さにかなりの偏差が生じる。接着剤層の厚さを小さくした場合、力の偏差の場合にも厚さの偏差は減少する。
【００２８】
本発明のこれらの態様および他の態様は、以下に記載される実施形態から明白であり、それらの実施形態に関して以下に説明される。
【発明を実施するための最良の形態】
【００２９】
図は、一定の尺度では描かれておらず、いくつかの部分は分かり易くするために拡大されて示されている。異なる図の同じ参照番号は、同じ部分または類似の部分を指す。以下の実施形態は単に例として意図されたものであり、それらを保護の範囲を限定するものと理解してはならない。
【００３０】
図１Ａは、この方法の第１のステップを示しており、このステップでは、基板１０および第１のチップ２０と第２のチップ３０との組み合わせ体５０が提供される。第１のチップ２０および第２のチップ３０は、それぞれ活性面２１,３１および裏面２２,３２を有する。活性面には、素子が画定されている。すなわち第１のチップ２０には、受動素子からなる集積回路、第２のチップ３０には能動素子からなる集積回路が画定されている。この例の第２のチップ３０はシリコン基板を含むが、例えばＩＩＩ−Ｖ族材料の基板を含むこともできる。第１のチップ２０および第２のチップ３０は、活性面２１,３１上に、分かり易くするために、図示されていない第１の導電性相互接続を有する。第１の導電性相互接続は第１の金属相互接続２４に相互接続されており、このケースでは第１の金属相互接続２４が金属ボールＡｕを含む。第１の金属相互接続２４は、第１のチップ２０および第２のチップ３０の表面にＡｕを適用し、次いでこれらのチップを熱圧縮処理にかけることによって得たものである。第１の金属相互接続２４は、それ自体が知られているアンダーフィル層の中に埋め込んでもよい。第１のチップ２０はさらに、はんだボール２３を有する第２の導電性相互接続（これも図示されていない）を含む。第１および第２の導電性相互接続はともに、第１の導電性相互接続のピッチおよび第１の金属相互接続２４の高さが第２の導電性相互接続のピッチおよびはんだボール２３の高さよりも小さいボール・グリッド・アレイを形成することに留意されたい。導電性相互接続はＣｕまたはＡｌの層として形作られており、必要に応じて、それ自体が知られている接着層を備える。第１のチップ２０の第１および第２の導電性相互接続は、第１のチップに画定された素子によって互いに電気的に接続されており、または接続されていない。
【００３１】
このケースでは、基板１０がリード・フレームであり、第１の面１１および反対側の面１２を含む。この基板は、第１および第２のＣｕの導電層を含む。リード・フレーム１０は、最初に第１の面１１から、次いで第２の面１２から半エッチング技法を用いて巧みにエッチングすることによって、またはこれとは逆の順番にエッチングすることによって形成される。これによって、ヒート・シンク１３、導電性相互接続１４,１５および接触面１６,１７が得られる。ヒート・シンクも接触面である。ヒート・シンク１３は従来通り、４本のワイヤによって残りのリード・フレーム１０に接続される。導電性相互接続１４,１５の下には空間１８がある。リード・フレーム１０の第１の面１１には、導電性接着剤２５、すなわち銀を含むガラス・エポキシ接着剤が塗布されている。第１の面１１にはさらに、例えばステンシルを用いた印刷によってはんだドット２６が付着されている。
【００３２】
このようにして、取り付ける構造が提供された。第２のチップ３０は、第１の金属相互接続２４と合わせて１５０±１５μｍの厚さを有する。リード・フレーム１０の層は７０±２０μｍの厚さを有し、ヒート・シンク１３の位置には導電性相互接続１４,１５に対して約２０μｍの遊びがある。したがって、最大の広がりは約５５μｍである。この広がりは、はんだボール２３およびはんだドット２６を再融解させることによって排除することができ、これは接着剤層２５では僅かだが、例えば厚さ約２０μｍの薄い接着剤層２５が選択される。
【００３３】
図１Ｂは、第１のチップ２０と第２のチップ３０との組み合わせ体５０を、基板の第１の面１１に取り付けた後の状況を示している。次いで、第２のチップ３０の裏面３２を接着剤層２５に押し込み、一方で、はんだドットとはんだボールを互いに接続して金属相互接続２７とする。当業者には理解されるように、金属相互接続２７は熱処理後まで固体ではない。はんだはここでは、Ｓｎ９６％超、Ａｇ３％およびＣｕ約０．５％を含む低融点ＳＡＣはんだである。組み合わせ体５０の取付けの間に、導電性相互接続１４,１５が可逆的に僅かに曲げられることは図示されていない。これが起こるのは、導電性相互接続１４,１５の下に弾性層、ここでは空気の層があるためである。この曲がりは、導電性相互接続１４,１５に上向きの圧力を提供する。
【００３４】
図１Ｃは、導電性接着剤を硬化させた後の状況を示している。これは、１００〜１５０℃の熱処理の結果として起こる。接着剤層２５が収縮すると、リード・フレームのヒート・シンク１３が引き上げられる。結果は、下向きの圧力である。
【００３５】
図１Ｄは、金属相互接続２７をそのリフロー温度よりも高い温度にし、歪むことができるようになった後の状況を示している。基板１０または第１のチップ２０との接続を破壊することなく、金属相互接続２７は平らになる。その結果、導電性相互接続１４,１５およびヒート・シンク１３の応力が緩和される。
【００３６】
図２は、エンキャプスレーション８０が適用された後の最終デバイス１００を示している。エンキャプスレーションは、ガラス充填エポキシ、ポリイミド、所望の膨張係数に関して当業者によって選ばれた他の樹脂などの、それ自体が知られているパッシベーション材料を含む。基板１０は、ここではエンキャプスレーション８０に埋め込まれており、さらに空間１８は埋められており、外部接触のために第２の面１２の接触面には到達することができる。これに、リードなしタイプのはんだボールを適用することができ、その後は、このデバイス全体をプリント回路板などのキャリヤ上に配置することができる。外部から見ると、デバイス１００は他の半導体デバイスと変わらない。
【００３７】
図３は、デバイス１００の第２の実施形態の断面を示している。この実施形態では、第２のチップ３０の他に、第３のチップ４０が存在する。両方のチップ３０,４０は、その活性面３１,４１が第１のチップ２０の活性面２１と向かい合っている。第１および第３の金属相互接続２４,２８が、電気接触を提供する。接着剤層２５,２９を介して、チップ３０,４０は、それらの裏面３２,４２で、それぞれ第１のヒート・シンク１３および第２のヒート・シンク１９に接続されている。ヒート・シンク１３,１９は、互いに導電的に接続されておらず、希望に応じて異なる電圧、例えば＋５ボルトおよび−５ボルトで駆動することができる。この場合、第２の、および第３のチップ３０,４０は、様々な周波数帯に対する増幅器である。第１のチップ２０は、ここではいわゆる受動チップであり、このチップは、その中に垂直キャパシタが画定された高抵抗シリコンの基板を含む。さらに、第１の面２１はその表面に、抵抗、垂直キャパシタよりも小さな静電容量を有する平面キャパシタ、コイルおよび導電性相互接続を画定している。
【図面の簡単な説明】
【００３８】
【図１Ａ】方法の様々なステージの断面図である。
【図１Ｂ】方法の様々なステージの断面図である。
【図１Ｃ】方法の様々なステージの断面図である。
【図１Ｄ】方法の様々なステージの断面図である。
【図２】得られるデバイスの断面図である。
【図３】デバイスの第２の実施形態の断面図である。
2006511080.tif 000003
【図２】
2006511080.tif 000004
【図３】
2006511080.tif 000005
【国際調査報告】
2006511080.tif 000006
2006511080.tif 000007
2006511080.tif 000008