(57)【要約】【課題】密度の高い三次元モノリシックメモリを製作するための改善された方法を開示する。【解決手段】本方法は、望ましくはタングステンから成る導体を形成し、次いで充填と平坦化処理を行い；導体の上方に、好ましくは２つのダイオード部分とアンチヒューズを備えた半導体要素を形成し、次いで充填と平坦化処理を行い；多階層のメモリとして導体と半導体要素を継続的に形成する段階を含んでいる。処理工程の配設と材料の選択によって、各メモリセルのアスペクト比を小さくし、これによって空隙充填の信頼性を改善し、エッチングによるアンダーカットを防止している。
2006511965.tif 000002
【特許請求の範囲】
【請求項１】
モノリシック三次元メモリアレイの形成方法において：
基板上に複数の第１の導体を形成し；
該複数の第１の導体を形成した後に、それぞれ、第１の導電型を有する第１の高濃度ドープの半導体層と、該第１の層に直接載っている低濃度ドープの第２の半導体層と、該第２の層に直接載っている第３の高濃度に半導体ドープされた層から成り、該第３の高濃度ドープの層は該第１の導電型と反対の第２の導電型を有するようにした複数の第１の半導体要素を該第１の導体の上に形成し；
該第１の半導体要素を形成した後、該第１の半導体要素の上に複数の第２の導体を形成し、
各第１の導体と各第２の導体の間にメモリセルが存在し、各メモリセルはアンチヒューズを含むようにする
ことを特徴とする方法。
【請求項２】
該第１の高濃度ドープされた層、該第２の低濃度ドープされた層及び該第３の高濃度ドープされた層を半導体材料の単一の堆積によって形成することを特徴とする請求項１に記載の方法。
【請求項３】
該半導体材料がシリコンであることを特徴とする請求項１に記載の方法。
【請求項４】
該半導体材料がポリシリコンであることを特徴とする請求項１に記載の方法。
【請求項５】
該アンチヒューズ層は該第１の高濃度ドープ層と該第２の低濃度ドープ層との間には形成せず、又、該アンチヒューズ層は該第２の低濃度ドープ層と該第３の高濃度ドープ層との間にも形成しないことを特徴とする請求項１に記載の方法。
【請求項６】
該基板を単結晶のシリコンから構成することを特徴とする請求項１に記載の方法。
【請求項７】
該第１の導体は半導体材料を含まないないことを特徴とする請求項１に記載の方法。
【請求項８】
該第１の導体をタングステンから構成することを特徴とする請求項７に記載の方法。
【請求項９】
該第１の導体を形成する工程が：
第１導体層の堆積と；
該第１の導体を形成するための該第１導体層に対するパターン成形及びエッチングと；
該第１の導体の上部及び導体間への誘電体材料の堆積と；
該第１の導体の上面を露出するための平坦化と
から成っていることを特徴とする請求項１に記載の方法。
【請求項１０】
該平坦化をＣＰＭで行うことを特徴とする請求項１に記載の方法。
【請求項１１】
更に、該第２の導体の上に複数の半導体要素を形成することを含んでいる請求項１に記載の方法。
【請求項１２】
該第１の導体の幅を約３００オングストロームから約２５００オングストロームの間にすることを特徴とする請求項１に記載の方法。
【請求項１３】
該第１の導体の幅を約３００オングストロームから約１５００オングストロームの間にすることを特徴とする請求項１に記載の方法。
【請求項１４】
該第１の半導体要素を形成する工程が：
該第１の高濃度ドープ層を堆積し；
該第２の低濃度ドープ層を堆積し；
該第３の高濃度ドープ層を堆積し；
単一のパターン成形をして該第１の高濃度ドープ層、該第２の低濃度ドープ層及び該第３の高濃度ドープ層のパターン成形及びエッチングをする
ことから成っていることを特徴とする請求項１に記載の方法。
【請求項１５】
該第１の半導体要素を単一のパターン成形を通して形成することを特徴とする請求項１に記載の方法。
【請求項１６】
該第１の高濃度ドープ層を窒化チタンから成るバリヤ層の上に堆積することを特徴とする請求項１に記載の方法。
【請求項１７】
モノリシック三次元半導体メモリアレイにおいて：
基板上において実質的に相互に平行に第１方向に延びる複数の第１導体と；
該第１導体上方位置において実質的に相互に平行に該第１方向とは異なる第２方向に延びる複数の第２導体と；
第１の複数の半導体要素であって、それぞれ、該第１導体の１つと該第２導体の１つとの間に設けられ、第１の導電型である高濃度ドープの底部半導体層と、第２の導電型である低濃度ドープの中間部半導体層と、第１の導電型である高濃度ドープの頂部半導体層から成り、実質的に柱状とされた第１の複数の半導体要素と；
を備え、
それぞれ、該第１導体の１つの一部分、該第１の半導体要素の１つ、及び該第２導体の１つの一部分、アンチヒューズを含む複数の第１メモリセルを有する
ことを特徴とするモノリシック三次元メモリアレイ。
【請求項１８】
該第１導体又は該第２導体がタングステンから成ることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項１９】
該半導体要素がポリシリコンから成ることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２０】
各半導体要素の幅が約３００オングストロームから約２５００オングストロームの間にあることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２１】
アンチヒューズは各第１半導体要素の該底部高濃度ドープ層と該中間部低濃度ドープ層の間、又は該中間部低濃度ドープ層と該頂部高濃度ドープ層の間には配置されていないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２２】
各第１半導体要素の該底部高濃度ドープ層、該中間部低濃度ドープ層、及び該頂部高濃度ドープ層は単一のシリコン堆積工程で堆積されることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２３】
該第１導体は半導体材料を含まないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２４】
該基板が単結晶シリコンから成っていることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２５】
更に、該第２導体の上にある複数の第２の半導体要素を有することを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２６】
更に、該第１の複数のメモリセルの上に形成された第２の複数のメモリセルを有することを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２７】
該第１の半導体要素は該第１導体又は該第２導体に対して自己整合していないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的には、モノリシック三次元メモリを製作する方法の改良に関する。
【背景技術】
【０００２】
集積回路は、通常、単結晶シリコン基板に製作されている。この基板は高価であるため、与えられた基板面積内により多くの回路を製作する、即ち密度を高めるための努力が続けられている。
【０００３】
不揮発性メモリの場合、密度を高めるのに非常に効果的な取り組み法は、Johnson他による米国特許第６，０３４，８８２号、２００１年８月１３日出願のJohnson他による米国特許出願第０９／９２８，５３６号、Knall他による米国特許第６，４２０，２１５号、及び２００２年６月２７日出願のVyvoda他による米国特許出願第１０／１８５，５０７号に開示されているように、モノリシック三次元メモリを基板上に構築することであり、上記特許及び特許出願を参考文献として本願に援用する。
【０００４】
そのようなメモリは、更に高い密度を実現するために改良の余地がある。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明は、特許請求の範囲の請求項の内容により定義され、従って本節はそれら請求項の内容に何らの限定を課すものではない。本発明は、概括的にはモノリシック三次元メモリを製作する方法の改良に着眼している。
【０００６】
或る好適な実施形態は、第１方向に伸張している第１導体と、前記第１導体上の実質的に円柱形の半導体要素とから成る三次元メモリセルを規定している。別の好適な実施形態は、そのようなセルを備えているモノリシック三次元メモリアレイを規定しており、更にまた別の実施形態は、そのようなセルを備えた電子素子を規定している。
【０００７】
他の実施形態は、密度の向上と、メモリセル部分のフィーチャーサイズ及び高さの削減を規定している。例えば、或る好適な実施形態は、面積密度が約５．０×１０７セル／ｍｍ２より高いモノリシック三次元メモリアレイを規定し、別の実施形態は、第１導体の上に半導体要素を備えた三次元メモリセルを規定し、そのとき、セルのフィーチャーサイズは２５００オングストロームよりも小さい。更に別の実施形態では、体積密度が約２．４×１０１０セル／ｍｍ３よりも高いモノリシック三次元メモリアレイを規定している。更に別の実施形態は、第１導体と、前記第１導体上の第１半導体要素とから成る三次元メモリセルであって、平坦化前の第１半導体要素の高さが４１００オングストローム未満であるメモリセルを規定している。
【０００８】
方法の実施形態も説明している。１つは、第１の三次元メモリセルを製作する方法を規定している。本方法は、基板上に第１導体を形成する段階と、前記第１導体の上に半導体材料の層を堆積させる段階と、単一のパターン成形処理で前記半導体材料の層をパターン成形してポストを成形する段階と、半導体要素上に第２半導体を形成する段階とから成り、セル内の層間のエッチングのアンダーカットは２００オングストローム未満である。別の実施形態は、モノリシック三次元メモリアレイを製作する方法において、複数の実質的に平行な第１導体を形成する段階と、半導体層を重ねて堆積させる段階と、前記重ねられた層をパターン成形及びエッチングして前記第１導体上に複数の第１半導体要素を形成する段階と、充填する段階と、平坦化する段階とから成り、最小フィーチャーサイズが２５００オングストローム未満であるメモリアレイを製作する方法を規定している。
【０００９】
別の群の実施形態は接点を規定している。１つの実施形態は、接点及び上層の導体が１つ又は複数の導電性材料の層から成り、各導電性材料の層は、接点及び上層の導体内に同じ堆積によって形成され、前記接点は、基板上に形成された能動素子の階層を電気的に接続しており、接点はシリコンから成っているのではないことを特徴とする接点を規定する。
【００１０】
他の実施形態は、接点を形成する方法を規定している。一つは、接点を形成する方法において、電極の第１の部分をアンチヒューズに隣接して堆積させる段階と、パターン成形及びエッチングを行って接点ボイドを形成する段階と、電極の第２の部分をアンチヒューズに隣接して堆積させる段階とから成り、前記電極はシリコンを含んでいないものである。更に別の実施形態では、メモリアレイに接点を形成する方法において、基板上に形成された能動素子の階層の一部である複数のアンチヒューズに接触させてその上に導電層を堆積させる段階と、前記導電層と絶縁用誘電体にパターン成形及びエッチングを施して接点ボイドを形成する段階と、前記接点ボイドを充填する段階とから成る方法を提示する。
【００１１】
他にも好適な実施形態を提供しているが、好適な実施形態は、それぞれ、単独で使用しても或いは他の実施形態と組み合わせて使用してもよい。
【００１２】
これより、添付図面を参照しながら、好適な実施形態について説明する。
【図面の簡単な説明】
【００１３】
図１ａ及び図１ｂは、本発明による三次元メモリセルを示している。
【００１４】
図２ａから図２ｄは、先行技術による素子製作を示している。
【００１５】
図２ｅと図２ｆは、図４ａ及び図４ｃに使用される視認面を示している
【００１６】
図３ａから図３ｃは、エッチングのアンダーカットを示している。
【００１７】
図４ａから図４ｃは、ストリンガ形成を示している。
【００１８】
図５ａから図５ｃは、導体と上層の半導体要素の整列不良を示している。
【００１９】
図６ａから図６ｂは、二次元での半導体要素の間隔を示している。
【００２０】
図７は実質的に円柱形状を有する例示的形状の断面図である。
【００２１】
図８および図９は本発明による接点形成を示している。
【発明を実施するための最良の形態】
【００２２】
Johnson他の特許及びKnall他の特許は、共に、高密度メモリアレイであるモノリシック三次元メモリを開示している。本発明は、Johnson他の特許に開示されているものによく似た構造のモノリシック三次元メモリアレイの作成を規定しているが、異なる製作方法と異なる材料選択を使用して、密度、性能、及び製造の容易さの改善を図っている。
【００２３】
本発明の単一のメモリセル２の構造を図１ａに示している。底部には導体４がある。導体４の上には半導体６が、そしてその上には導体８がある。本発明では、半導体要素６は実質的に円柱形であるが、その理由は後で述べる。Johnson他の特許のメモリセルは同様の構造をしているが、ピラーと呼ばれるその半導体要素は、実質的に円柱形であるわけではない。次に図１ｂに示すように、Johnson他の特許と本発明の両方のメモリでは、別の半導体要素１０を導体８の上に形成し、半導体要素１０の上に別の導体１２を形成することができる。すると、導体８は、下層のメモリセル２の上方導体、兼上層のメモリセル１８の下方導体として機能する。メモリセルは、垂直方向に数階層の高さに重ねてもよい。
【００２４】
このようなメモリセルのアレイを形成するため、Johnson他の特許により記載された製造方法は、自己整合を利用している。図２ａに示すように、第１導体材料４６と第１半導体積層４５が堆積されている。両方とも１回目のエッチングでパターン成形とエッチングが施され、実質的に平行な第１導体と、第１のエッチングされた半導体積層の線列が１回のマスキング工程で形成されており、出来上がった構造を図２ｂに示している。なお、半導体積層は、この時点では線列４５ａ及び４５ｂまでエッチングされているが、ピラーにはなっていない。半導体積層と導体の線列の間の空隙には、配線と素子を互いに絶縁するために誘電体材料（図示せず）が充填される。次に図２ｃでは、第２の導体材料５０と第２の半導体積層５１が堆積され、その後２回目のエッチングでパターン成形とエッチングが施され、実質的に平行な第２導体と、第２のエッチングされた半導体積層の線列が、第１導体に対して垂直方向に形成される。図２ｄに示すように、２回目のエッチングは、第２導体を越えて継続し、第１の半導体積層の線列もエッチングして、４５ａｌ及び４５ｂｌの様な第１半導体のピラーを形成するが、第１ピラーは、断面が略矩形のままである。絶縁用の誘電体はエッチングされない。それらは共通のマスキング工程で形成されているので、各第１ピラー（例えば４５ａｌ）の互いに反対側の二側面は下方の第１半導体（例えば４６ａ）の縁部と自己整合しており、一方、各第１ピラーのもう一方の互いに反対側の二側面は上方の第２導体（例えば５０ａ）の縁部と自己整合している。第２導体及び第２の半導体材料の線列同士の間の空隙には、誘電体材料が充填される。
【００２５】
自己整合を使用することで、素子層当たりのマスキング工程の回数を最小限にすることができる。自己整合により、１つの層を下の層に個別に整列させる場合に発生する空間誤差がなくなり、より小さなフィーチャーサイズが可能になる。フィーチャーサイズは、セル内の要素の最小寸法である。
【００２６】
しかしながら、この処理を更に小さいフィーチャーサイズに合わせようとするにつれて、２つの課題が表面化する。第１に、フィーチャーサイズが小さくなると、導体及びピラーは更に薄くなり、互いに接近するので、フィーチャー間の空隙のアスペクト比（高さ対幅の比）が上がることになる。このアスペクト比が約７：１を超えると、従来の技法を使って充填材内にボイドを発生させることなくこの空隙を誘電体材料で充填する際の信頼性を保つことが難しくなる。そのようなボイドは、素子の性能にとって致命的となりうる。
【００２７】
もうひとつの問題は、数種の異なる材料から成る積層膜をエッチングする際に生じるエッチングのアンダーカットの問題である。図３ａは、エッチング対象の材料の積層を示している。この例では、積層は、多結晶シリコン（ポリシリコンともいう）８２、ＴｉＮ層８４、ＴｉＳｉ２層８６、及びポリシリコン層８８の各層で構成されている。フォトレジスト層８０は一番上でパターン成形されており、下の全層がエッチングされる。エッチング選択性は、１つの材料のエッチング速度に対する別の材料のエッチング速度を記述するものであるが、ポリシリコンとＴｉＳｉ２の間のエッチング選択性は劣っているので、ポリシリコン層８８がエッチングされている間に、ＴｉＳｉ２層８６は図３ｂに示すように不本意にエッチングされてしまう。即ち、ＴｉＳｉ２層８６の下層のポリシリコン層８８が縦方向にエッチングされる間に、ＴｉＳｉ２層８６のＴｉＳｉ２は横方向にエッチングされる。
【００２８】
このようなアンダーカットは素子の性能を損なう。フィーチャーサイズが小さくなると、エッチング対象の積層の幅が小さくなる。しかしながら、積層の高さは変化しないので、エッチングに必要な時間とアンダーカットの量も変化しない。狭くなった積層に対して同じ絶対量のアンダーカットでは、結果としてアンダーカットの割合が図３ｃに示すように大きくなる。
【００２９】
アスペクト比とアンダーカットの問題を認識し、処理の変更と材料の選択を通してそれを解決することにより、本発明は、モノリシック三次元メモリで実現可能な最小フィーチャーサイズを小さくする。本発明は、異なる製作法を使用することによってアスペクト比を下げ、異なる材料を使用することによってエッチングのアンダーカットをできる限り小さくする。
【００３０】
本発明は、Johnson他の特許で記載されている製作工程で生じる問題を防ぐことによって、先行技術による方法と構造に勝る別の利点を提供することができる。エッチングの条件によって、図２ｂに示す第１の半導体積層と第１導体の線列を作り出す１回目のエッチングでは、完全に垂直な壁を形成しない。積層の高位の材料は、積層の下位の材料よりも長くエッチング液に曝されるので、図４ａの断面に示すように、傾斜した側面が出来上がることになる。これは、図２ｅに示す面Ｐに沿う断面である。明解さを期すために、傾斜を誇張している。図４ｂは、同じ第１のエッチングされた半導体積層の線列を誘電体Ｄで充填した状態を示している。次に、第２導体を堆積させ、その後、第２積層を堆積させ、最後に２回目のエッチングを行う。
【００３１】
次に図２ｆでは、２回目のエッチングによって、半導体積層の第２層、第２半導体、及び第１の半導体積層の線列がエッチングされる。第１の半導体積層の線列がエッチングされるとき、このエッチングは、第１及び第２の半導体積層から成る材料に対して選択的に行われ、第１の半導体積層の線列の間の誘電体は、認知できるほどにはエッチングされない（前述の通り、この誘電体材料は、１回目のエッチングの後で第２導体の堆積の前に堆積させたものである）。この２回目のエッチングは、第１の半導体積層の線列の離間した区間を突っ切り、ピラーを作り出す。図４ｃに示すように、ピラーとピラーの間で、張り出した誘電体材料の下に閉じ込められた第１半導体積層内の材料は、２回目のエッチング時には除去されない。これも、図２ｆの面Ｐに沿う断面である。この残った材料は、「ストリンガ」Ｓと呼ばれることもあるが、隣接するピラーの間、例えば、図２ｆの４５ａ１と４５ａ２の間及び４５ｂ１と４５ｂ２の間、に意図しない電気経路を提供することにもなりかねない。
【００３２】
隣接する２つのピラーが、それらを互いに電気的に分離するのを妨げるストリンガを有している場合、それらメモリセルの機能に悪影響が出ることもありうる。具体的には、一方のメモリセルに対する書き込み処理が、一方又は両方のメモリセルに望ましくない影響を及ぼしかねない、即ち、書き込み妨害状態が発生することにもなりかねない。
【００３３】
本発明は、改良された製作方法を採用することにより、ストリンガの形成を防止する。
製作
【００３４】
本発明の製作工程をまず概略的に説明し、次いで特定の実施形態をより詳しく説明する。
【００３５】
工程は、通常、半導体基板上に形成された絶縁層から開始される。最初に、導体を形成する。第１工程では、薄い接着層、望ましくはＴｉＮ層を堆積させてもよい。その上に、導体材料、望ましくはタングステンを堆積させる。タングステンは抵抗率が低いので、導体層は、ＴｉＳｉ２の様な他の導体材料を使用した場合よりも薄くでき、アスペクト比を下げるのに役立つ。ＴｉＳｉ２ではなくてタングステンを使用することにより、全体的な熱処理費用も下がる：というのも、ＴｉＳｉ２はＴｉをＳｉ上に堆積させ次いでそれらの材料をアニーリングしてＴｉＳｉ２を形成しているからである。所望の低抵抗率のＣ５４ＴｉＳｉ２相を形成する場合、処理工程中のある点での温度は最低でも７５０℃にせねばならない。他方タングステンは、４００から５００℃で堆積させることができる。処理温度を下げることにより、ドーパントの拡散が抑制され、ＴｉＳｉ２又はＣｏＳｉ２（メモリアレイの下のトランジスタに使用される可能性がある）のような材料の集塊をできる限り少なくすることができる。ドーパントの拡散とケイ化物の集塊は素子の性能にとって有害である。
【００３６】
次いで、随意的に、バリア材料、望ましくはＴｉＮを堆積させることができる。このバリア層は、タングステンとシリコンの間の反応を防止するものであるが、或る実施形態では、もっと後の工程で堆積させる。（このＴｉＮバリア層は、望ましいが必須ではない。構成に含める場合は、導体の上面層、又は上層の半導体要素の底面層の何れかとして形成されてもよい。）次に、堆積させた層にパターン成形とエッチングを施して、複数の実質的に平行な第１導体を形成する。このエッチング工程の間にエッチングされる材料はＴｉＮとタングステンである。ＴｉＮとタングステンは、良好なエッチング選択性を有しているので、ＴｉＮ接着層のエッチングで、タングステン層にアンダーカットは発生しない。次に、導体間の空隙を誘電体材料、望ましくはＳｉＯ２で充填して、望ましくは化学的機械研磨（ＣＭＰ）によって、導体の上面を平坦化して露出させる。ＴｉＮ接着層−タングステン導体−（随意の）ＴｉＮバリア層という積層の高さは比較的低いので、空隙に誘電体材料を堆積させても比較的小さいアスペクト比が得られる。
【００３７】
次に、半導体要素を形成する。導体の構成部分としてＴｉＮバリア層を堆積させなかった場合には、この時点で、半導体要素を形成するのに使用される材料の構成部分として堆積させてもよい。この随意的に設けられたＴｉＮバリア層の上に、半導体材料の幾つかの層とアンチヒューズ層を堆積又は成長させる。半導体材料はドーピングされたポリシリコンであってもよい。様々なダイオード−アンチヒューズ構成が可能である。次に、堆積させた半導体積層にパターン成形とエッチングを施して、ピラー状の半導体要素を形成する。殆どの実施形態では、エッチング対象の材料は、シリコン、ＳｉＯ２の非常に薄い層、及びＴｉＮの薄層である。使用するエッチング薬品とＳｉＯ２及びＴｉＮ層の薄さのせいで、アンダーカットは殆ど或いは全く発生しない。次に、半導体要素間の空隙を誘電体材料、望ましくはＳｉＯ２で充填し、望ましくはＣＭＰよって半導体要素の上面を平坦化して露出させる。誘電体で充填される空隙の高さは、半導体要素の高さだけなので、アスペクト比は低いままである。
【００３８】
次に、半導体要素の上に第２の導体を形成する。上述のように、ＴｉＮの接着層を堆積させ、その後、望ましくはタングステン層と、随意的にＴｉＮのバリア層とを堆積させる。堆積層には、同様に、複数の実質的に平行な第２導体となるように、望ましくは第１導体に対し実質的に直角方向に、パターン成形とエッチングを施す。上述のように、導体間の空隙を、望ましくはＳｉＯ２で充填して平坦化する。
【００３９】
出来上がった構造は、メモリセルの底部すなわち第１階層である。半導体要素と導体を継続して形成することにより、更なるメモリセルをこの第１階層の上に組み立てることができる。セルの第１階層の上部導体は、上層の、セルの第２階層の、下部導体となる。最終的に、メモリは数階層の高さにすることができる。
【００４０】
導体間の空隙は１回の堆積工程で充填され、ピラー間の空隙は別の１回の堆積工程で充填されるので、充填対象の空隙のアスペクト比は、自己整合処理でのように、ピラーの上面から下方の導体の底部まで垂直方向に広がっている空隙を１回の堆積工程で充填する場合よりも小さくなる。同様に、エッチング範囲が短くなることはエッチング時間が短縮することを意味し、エッチングのアンダーカットをできる限り少なくすることにつながる。導体のエッチング並びに半導体要素のエッチングの両方に対して、１回のパターン成形工程で良好なエッチング選択性を有するエッチング材料を選択することも、エッチングのアンダーカットをできる限り小さくすることに役立つ。「最小限のエッチングのアンダーカット」とは、エッチングされた壁に対し垂直に測定したアンダーカットが２００オングストローム未満であることを意味する。
【００４１】
これより、種々の実施形態を含めて、本発明を更に詳細に説明する。
【００４２】
メモリの形成は基盤から始まる。この基板は、単結晶シリコン、シリコン−ゲルマニムやシリコン−ゲルマニウム−炭素などのIV−IV族化合物、III−V族化合物、II−VII化合物など当技術分野で既知のどの様な半導体用基板であってもよいし、そのような基板上のエピタキシャル層又は他のどの様な半導体用材料であってもよい。基板には集積回路が製作されていてもよい。
【００４３】
基板上には絶縁層を形成する。絶縁層は、酸化ケイ素、窒化ケイ素、高誘電体膜、Ｓｉ−Ｃ−Ｏ−Ｈ膜、又は何か他の適当な絶縁材料でもよい。
【００４４】
基板及び絶縁体上に第１導体を形成する。基板と導電層の間には、導電層の接着を支援するために接着層を設けてもよい。接着層に好適な材料には、ＴａＮ、ＷＮ、ＴｉＷ、スパッタリングされたタングステン、ＴｉＮ、又はそれら材料の組み合わせがある。上層の導電層がタングステンの場合は、接着層にはＴｉＮが望ましい。
【００４５】
このような接着層を含めて構成する場合、同層は、当技術分野で既知のどの様な処理で堆積させてもよい。この接着層がＴｉＮである場合、同層は、ＴｉＮ材料を堆積させることにより、又はＴｉ材料を堆積させ、そのＴｉ材料を窒化処理することにより堆積させることができる。ＴｉＮは、任意の化学気相蒸着（ＣＶＤ）処理、スパッタリングの様な物理的気相成長法（ＰＶＤ）処理、又は原子層堆積（ＡＤＬ）処理により堆積させることができる。或る実施形態では、ＴｉＮ材料はスパッタリング処理により堆積させている。
【００４６】
接着層の厚さは、約２０から５００オングストロームの範囲にある。或る実施形態では、接着層の厚さは約２００オングストロームである。本説明文中では、「厚さ」とは基板に対し直角な方向に測定した垂直方向の厚さを言う。
【００４７】
堆積させる次の層は導電層である。接着層を何も設けない場合は、導電層が第１の堆積層となる。この導電層は、タンタル、チタニウム、タングステン、アルミニウム、銅、コバルト、又はそれらの合金を含め、当技術分野で既知のどの様な導電性材料でもよい。ＴｉＮを使用してもよい。導電層がタングステンである場合、どの様なＣＶＤ処理又はＰＶＤ処理でも堆積させることができる。或る実施形態では、タングステンはＣＶＤ処理で堆積させる。導電層の厚さは、一つには、所望のシート抵抗で決まるという理由で、従って、所望のシート抵抗が得られるのであればどの様な厚さでもよい。或る実施形態では、導電層の厚さは、約２００から約２０００オングストロームへ及んでいる。別の実施形態では、導電層の厚さは約１５００オングストロームである。
【００４８】
導電層にタングステンを使用している場合は、タングステンと、半導体要素の一部であり最終的に導体の上に位置することになる半導体材料の間にバリア層を使用するのが望ましい。その様なバリア層は、タングステンとシリコンの間の反応を防ぐ役目をする。バリア層は、導体の表面層又は半導体要素の底面層の何れかでありうる。
【００４９】
バリア層を使用する場合で、バリア層を導体の表面層として形成する場合には、バリア層は導電層の後に堆積させねばならない。ＷＮ、ＴａＮ、ＴｉＮ、又はそれら材料の組み合わせを含め、この機能を果たす材料であればどの様な材料もバリア層に使用することができる。好適な実施形態では、ＴｉＮがバリア層として使用されている。バリア層がＴｉＮの場合、先に述べた接着層と同じやり方で堆積させることができる。
【００５０】
仕上げられた素子のバリア層の厚さは、上記機能を提供できるのであればどの様な厚さでもよく、例えば約２０オングストロームから約５００オングストロームの厚さである。バリア層の最終的な厚さは、約２００オングストロームであるのが望ましい。なお、この層の平坦化処理により或る程度の材料が除去されるので、それを見越して犠牲材料を堆積させておかねばならない。表面にバリア層がない場合には、ＣＭＰである程度のタングステンが失われる。しかしながら、ＳｉＯ２とタングステンの間のＣＭＰ選択性、即ちタングステンに比較して酸化物が研磨される速度は大きい。従って、ＳｉＯ２は、間違いなくタングステンの上面から除去される、即ち最小量のタングステンを除去する間に、ＳｉＯ２の全量が除去されることになる。
【００５１】
導電層に使用する材料と、接着及びバリア層をもし設ける場合に使用する材料とは、良好なエッチング選択性を有するように選択しなければならない。
【００５２】
導体を形成する全ての層を堆積させたならば、適したマスキング処理とエッチング処理を使って、それらの層にパターン成形とエッチングを施し、実質的に平行な導体を形成する。或る実施形態では、フォトレジストマスクを堆積させて、フォトリソグラフィーによりパターン成形し、層をエッチングし、その後、酸素含有プラズマの「アッシング」の様な標準的処理技法を使ってマスクを除去し、エッチングの間に形成されていた残りのポリマーのストリップをＥＫＣのような液体溶剤内で取り除く。
【００５３】
この導体のエッチング後の幅は、約３００から約２５００オングストロームの範囲にある。（説明文中、「幅」は基板に実質的に平行な面で測定した場合の線又はフィーチャーの幅を指す。）導体の間の空隙の幅は、実質的には導体自身の幅と同じであるのが望ましいが、それより大きくても小さくてもよい。或る実施形態では、導体の幅は、約１５００オングストロームであり、これは間にある空隙の幅と同じである。先に言及したように、空隙のアスペクト比が７：１よりも大きい場合は、ＳｉＯ２のような誘電体材料で確実に空隙を充填するのは難しくなる。従って、空隙の幅は、空隙のアスペクト比が７：１よりも大きくならないように選択しなければならず、それよりもずっと小さいことが望ましい。導体を構成する層の厚さ、ひいては導体自身の厚さが更に小さい場合には、幅を狭くできることは明らかである。
【００５４】
注目すべきは、この７：１のアスペクト比の制限はＳｉＯ２を誘電体充填材料として使用する場合に適用されるということである。より高いアスペクト比の空隙を充填する場合、実際には窒化ケイ素のような代わりとなる充填材料を使用して、ボイドのない信頼性の高い充填を行うこともできる。ＳｉＯ２は、窒化ケイ素や他の誘電体に比較して、処理のし易さ、熱処理費用の安さ及び低漏洩量を含め幾つかの理由で好適である。
【００５５】
導体と空隙の幅も又、選択されたピッチにより制約される。ピッチは、１つのフィーチャーから次に同じフィーチャーが現れるまでの距離である：例えば或る導体の中心からと隣の導体の中心までの距離、又は或る半導体要素の中心から隣の半導体要素の中心までの距離である。半導体要素は、導体の上に形成されるが、詳しくは以下に述べる。各半導体要素は導体の上に直接形成されるので、半導体要素と導体は同幅且つ同ピッチであるのが望ましい。導体のピッチは、導体の間の空隙のアスペクト比を７：１以内に納める必要によってだけでなく、まだ形成されていない上層の半導体要素の間の空隙のアスペクト比も同じく７：１又はそれより小さくする必要によっても制約される。
【００５６】
次に、導体の上及び導体の間に誘電体材料を堆積させる。誘電体材料は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素の様な既知の電気的絶縁材料の何れであってもよい。或る好適な実施形態では、絶縁材料として酸化ケイ素を使用している。酸化ケイ素は、ＣＶＤ又は、例えば高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）の様な既知の何れの処理法を使っても堆積させることができる。
【００５７】
最後に、導体の間のＳｉＯ２を残したまま導体上面のＳｉＯ２を除去する、平坦化として知られている処理が行われる。この平坦化処理は、例えばＣＭＰの様な当技術分野で既知のどの様な処理法で行ってもよい。
【００５８】
もう一つの方法として、導体は、酸化物をブランケット堆積させ、その酸化物内にラインをエッチングして、次にこのラインをＴｉＮ及びタングステンで充填し、導体を作り出すという、ダマシン処理によって形成することができる。酸化物の元の面の上のＴｉＮ及びタングステン膜が、例えばＣＭＰの様な当技術分野で既知の処理により除去されると、誘電体材料が配線を互いに絶縁した状態で、ＴｉＮ及びタングステンの配線が残る。
【００５９】
次に、完成した導体の上に半導体要素を形成する。一般に、半導体要素は、ダイオードとアンチヒューズの２つの部分から成っている。（バリア層を含めるのは随意である。）幾つかの実施形態が可能である。ダイオードの２つの部分は、アンチヒューズにより分離されていてもよく、アンチヒューズが破壊したときにだけダイオードになる初生（ｉｎｃｉｐｉｅｎｔ）ダイオードを形成している。代わりに、半導体要素は、上方に直列にアンチヒューズを備えた無傷の（ｉｎｔａｃｔ）ダイオードからなっていてもよい。代わりの実施形態では、半導体要素は、下方に直列にアンチヒューズが形成された無傷のダイオードからなっていてもよい。これらの実施形態は、どれも、半導体要素の底面層として、随意でバリア層を含んでいてもよい。
【００６０】
上記実施形態の全てにおいて、下方の導体と半導体要素の間にバリア層を使用する場合で、導体の表面層ではなく半導体要素の底面層とする場合には、バリア層は、導体の平坦化後の第１層として堆積させることになる。バリア層は何れの材料であってもよいし、先に説明した何れのやり方で堆積させてもよい。厚さは、導体の一部として堆積させる場合には、例えば約２０から約５００オングストロームであってもよい。バリア層の厚さは約２００オングストロームであるのが望ましい。
【００６１】
以降の処理は、ダイオードの両半分とアンチヒューズをどのような構成にするかによって決まる。
接合アンチヒューズ
【００６２】
或る実施形態のグループでは、アンチヒューズは、アンチヒューズが破壊したときにのみダイオードとなる、初生ダイオードの両半分の間に形成されている。この構成は、接合アンチヒューズと呼ばれる。接合アンチヒューズ型半導体要素の最も好適な実施形態には４種類ある。２つは、初生Ｐ＋／Ｎ−ダイオードであり（これは、例えば、アンチヒューズの一方の側には高濃度ドープされたＰ型シリコンがあり、他方の側には低濃度ドープされたＮ型シリコンがある）、残りの２つは初生Ｎ＋／Ｐ−ダイオードである（これは、アンチヒューズの一方の側には高濃度ドープされたＮ型シリコンがあり、他方の側には低濃度ドープされたＰ型シリコンがある）。それらのダイオードの各種類とも、「ライトサイド・アップ」又は「アップサイド・ダウン」に形成することができる。「ライトサイド・アップ」のダイオードとは、Ｐ＋又はＮ＋部分を最初に堆積させてダイオードの底面部分を形成し、次いでＮ−又はＰ−部分を堆積させてダイオードの表面部分を形成するダイオードをいう。「アップサイド・ダウン」のダイオードとは、Ｎ−又はＰ−部分を最初に堆積させてダイオードの底面部分を形成し、次いでＰ＋又はＮ＋部分を堆積させてダイオードの表面部分を形成するダイオードをいう。
【００６３】
半導体材料は、シリコン、シリコン−ゲルマニウム、シリコン−ゲルマニウム−炭素、ゲルマニウム、又は他の適当なIV−IV族化合物、ガリウム砒素、インジウムリン、又は他の適当なIII−V族化合物、セレン化亜鉛、又は他のII−VII族化合物、又は組み合わせであってもよい。シリコンは、この業界では最も普通に使用されている材料なので、分かり易いように、半導体材料をシリコンとして説明するが、当然のことながら他の材料に代えることもできる。好適な実施形態では、ポリシリコンが使用される。シリコン層は、非晶質で堆積させて、その後熱処理で結晶化させるか、又はポリシリコンとして堆積させてもよい。
【００６４】
接合アンチヒューズを備えたライトサイド・アップＰ＋／Ｎ−ダイオードを形成する場合、高濃度ドープされたＰ型シリコンの層を形成せねばならない。この層は、当技術分野で既知の何れの堆積法及びドーピング法で形成してもよい。シリコンを堆積させ、次いでドープするが、現場（ｉｎ  ｓｉｔｕ）でドープするのが望ましい。或る好適な実施形態では、この層は約１００から約１０００オングストロームの範囲、望ましくは２００オングストロームであり、ドーパント濃度は約１×１０１９から約３×１０２１原子／ｃｍ３、望ましくは約１×１０２１原子／ｃｍ３である。
【００６５】
アンチヒューズは、ＳｉＯ２の薄層であってもよい。ＳｉＯ２は、下層のシリコン層を酸化処理することにより作ることができるが、酸化ケイ素材料を、代表的にはＣＶＤ処理を使って堆積させてもよい。或る実施形態では、酸化ケイ素層は、下層のシリコンをＯ２にＮ２を加えた中で、約６５０℃の温度で約６０秒間酸化処理することにより成長させる。ＳｉＯ２層の厚さは、約１０から約１００オングストロームの間にあり、或る実施形態では約２５オングストロームである。
【００６６】
アンチヒューズの上は低濃度ドープしたＮ型シリコンである。この層は、当技術分野では既知の何れの堆積法及びドーピング法で形成してもよい。低濃度ドープしたＮ型シリコン層の厚さは、約１０００から約４０００オングストロームの範囲に及んでいてもよく、約２５００オングストロームであるのが望ましく、ドーパント濃度は約１×１０１５から約１×１０１８原子／ｃｍ３であり、１×１０１６原子／ｃｍ３であるのが望ましい。或る実施形態では、シリコンは意図的なドーピングなしで堆積させているが、僅かにＮ型になってしまうという欠点がある。
【００６７】
この層の上には高濃度ドープＮ型シリコン層がある。この層は、Ｐ＋／Ｎ−ダイオードの表面部分にオーム接点を形成する。この層は、当技術分野では既知の何れの堆積法及びドーピング法で形成してもよい。高濃度ドープしたＮ型シリコンの厚さは、約１００から約２０００オングストロームに及んでいてもよく、約１０００オングストロームであるのが望ましい。なお、これは堆積したままの状態の厚さである。殆どの実施形態でそうであるように、この層に後で平坦化処理を施すと、完成後の素子では厚さが薄くなる。この層は、ドーパント濃度が約１×１０１９から約１×１０２１原子／ｃｍ３であり、５×１０２０原子／ｃｍ３であるのが望ましい。
【００６８】
従来の装備と技法を使って、ドープされたシリコンを炉内で堆積させると、ドープされたシリコンは、ウェーハ面に堆積するだけでなく、炉内の他のあらゆる面にも付着する。同じ炉内の次の堆積工程がドープされていないシリコン又は導電型式が逆のシリコンである場合は、前の堆積工程で堆積したシリコンからドーパントのガスが出てきてドーピング品質を悪化させかねない。これは、オートドーピング又はメモリ効果として様々に知られている。これを防ぐには、半導体要素を、少なくとも約２００オングストロームの厚さに堆積させたドープされていないシリコン層で「キャップ」すればよい。このドープされていないシリコン層は、炉内の面を覆っている、それまでに付着したドープされたシリコンを覆って密封し、次に堆積させる層をガスになって出てくるドーパントから防護する。この技法は、２００１年５月１７日出願のHernerの米国特許出願第０９／８５９，２８２号に記載されており、ここに参考文献として援用する。ドープされていない「キャップ」は、次の平坦化工程で除去されるので、完成した素子の構成要素とはならない。この技法は、同じ炉内で導電型式が異なる材料を連続して堆積させる場合で、以後の処理工程でドープされていないキャップを除去する場合には、何れの時点でも用いることができる。
【００６９】
接合アンチヒューズを備えているアップサイド・ダウンＰ＋／Ｎ−ダイオードでは、同じ層を同じ寸法及び同じやり方で形成するが、順序が違っている：即ち、最初に高濃度ドープのＮ型シリコン層を堆積させてダイオードに対するオーム接点を形成し、次いで低濃度ドープのＮ型シリコン層、次にアンチヒューズ、そして高濃度ドープのＰ型シリコン層の順に形成する。
【００７０】
接合アンチヒューズを備えたライトサイド・アップ及びアップサイド・ダウンＮ＋／Ｐ−ダイオードは、Ｐ＋／Ｎ−ダイオードと同じ層を使用するが、各ドープされたシリコン層の導電型式は逆になる：つまり、ライドサイド・アップＮ＋／Ｐ−ダイオードは、下から順に、高濃度ドープのＮ型シリコン、アンチヒューズ、低濃度ドープのＰ型シリコン、及び高濃度ドープのＰ型シリコンを含んでいる。高濃度ドープのＰ型シリコンは、ダイオードの上面部分に対するオーム接点を形成している。アップサイド・ダウンＮ＋／Ｐ−ダイオードは、下から順に、ダイオードの底面に対するオーム接点を形成する高濃度ドープのＰ型シリコン、低濃度ドープのＰ型シリコン、アンチヒューズ、及び高濃度のＮ型シリコンを含んでいる。堆積法とドーピング法は当分野で既知の通りであり、層の厚さは、導電型式が逆の対応する層に関してこれまで説明してきた通りである。
トップ・アンチヒューズ
【００７１】
別の半導体要素の実施形態の群では、アンチヒューズをダイオードの一番上に形成している。この構成は、トップ・アンチヒューズと呼ばれる。接合アンチヒューズの実施形態の群でのように、ダイオードはＰ＋／Ｎ−又はＮ＋／Ｐ−ダイオードの何れでもよく、ライトサイド・アップ又はアップサイド・ダウンの何れに構築されてもよい。好適なトップ・アンチヒューズの実施形態では、アンチヒューズは、ダイオードにエッチング、充填、平坦化処理を施した後で成長させる。
【００７２】
トップ・アンチヒューズ型ライトサイド・アップＰ＋／Ｎ−ダイオードは、下から順に以下の層を構成する：即ち、高濃度ドープのＰ型シリコン、低濃度ドープのＮ型シリコン、高濃度ドープのＮ型シリコン（これはＰ＋／Ｎ−ダイオードの上面に対するオーム接点を形成する）、及びアンチヒューズである。同じダイオードのアップサイド・ダウン型は、下から順に：Ｐ＋／Ｎ−ダイオードの底面に対するオーム接点を形成する高濃度ドープのＮ型シリコン、低濃度ドープのＮ型シリコン、高濃度ドープのＰ型シリコン、及びアンチヒューズを備えることになる。
【００７３】
トップ・アンチヒューズ型ライトサイド・アップＮ＋／Ｐ−ダイオードは、下から順に：高濃度ドープのＮ型シリコン、低濃度ドープのＰ型シリコン、ダイオードの上面に対するオーム接点を形成する高濃度ドープのＰ型シリコン、及びアンチヒューズを備えることになる。同じダイオードのアップサイド・ダウン型は、下から順に：ダイオードの底面に対するオーム接点を形成する高濃度ドープのＰ型シリコン、低濃度ドープのＰ型シリコン、高濃度ドープのＮ型シリコン、及びアンチヒューズを備えることになる。
【００７４】
上記接合アンチヒューズの実施形態、及び後に述べるボトム・アンチヒューズの実施形態では、これらの層の全てを堆積（又は成長）させ、次いでパターン成形とエッチングを施し、空隙に誘電体を充填して、半導体要素と中間の誘電体充填材料を平坦化処理する。トップ・アンチヒューズ実施形態の殆どは、アンチヒューズを形成するためのこのパターンから逸れている。
【００７５】
半導体要素の上に形成された非常に薄いアンチヒューズ層は、平坦化処理を施すと、思わぬ損傷を被ったり除去されたりする可能性が非常に高い。好適なトップ・アンチヒューズの実施形態では、アンチヒューズは平坦化処理をした後に形成される。ドープされたシリコン層を、当技術分野では既知の任意の処理を使って（必要に応じ、ドープされていないキャップを用いて）堆積させドーピングし、次いでパターン成形、エッチング、充填、及び平坦化処理を施して、半導体要素の上面に高濃度ドープのシリコンを露出させる。平坦化処理が完了すると、露出したシリコンを酸化処理して、その上にＳｉＯ２アンチヒューズを成長させる。
【００７６】
トップ・アンチヒューズの実施形態の利点は、処理時間が短いことである。接合アンチヒューズの実施形態では、ダイオード部分とアンチヒューズを形成する層を堆積させるため、最初のシリコンを堆積させ、次いでＳｉＯ２を堆積させるか下層のシリコンの表面を酸化処理するかの何れかによってアンチヒューズを形成し、その後更にシリコンを堆積させる。最初のシリコンを堆積させた後、アンチヒューズを成長させるため、ウェーハをアンロードして別の工具（例えば、急速アニーリング用の工具）に移さねばならない。その後、ウェーハを、次のシリコン堆積のため炉に戻さなければならない。一方、トップ・アンチヒューズの実施形態では、シリコンの堆積は１回だけでよいので、処理時間と費用が少なくて済み、余分な取り扱いによって生じる汚染物質への暴露が少なくなる。
ボトム・アンチヒューズ
【００７７】
別の実施形態の群では、ダイオードがアンチヒューズの上に形成される。この構成は、ボトム・アンチヒューズと呼ばれる。接合アンチヒューズの実施形態の群でのように、ダイオードはＰ＋／Ｎ−又はＮ＋／Ｐ−ダイオードの何れかであり、ライドサイド・アップ又はアップサイド・ダウンに構築することができる。シリコン層の堆積と各層のドーパントレベル並びに厚さは、トップ・アンチヒューズの実施形態で説明した通りとすることができる。
【００７８】
ＴｉＮのバリア層を使用する場合、導体の上面層として又は半導体要素の底面層としての何れの場合でも、これらボトム・アンチヒューズの実施形態にはある種の課題がある。ＳｉＯ２をアンチヒューズに使用する場合、ＴｉＮの上面に直に設けられているＳｉＯ２層は、シリコンの上面に形成されていたときには可能であった、酸化処理で成長させることはできない。代わりに、ＳｉＯ２として直接堆積させる。ＳｉＯ２の薄い化学量論的な層をＴｉＮ上に堆積させることは難かしい。これらの実施形態は、従って好適ではない。明らかなように、他の誘電体材料を代わりに使用することが考えられる。
パターン成形、エッチング、充填、及び平坦化処理
【００７９】
随意的な底面バリア層、ダイオード部分、及びアンチヒューズ（トップ・アンチヒューズの実施形態では、アンチヒューズは後で成長させるので省略して）を形成する層を堆積させたとき、各層は、半導体要素を形成するようにパターン成形及びエッチングを施される。半導体要素は、各半導体要素が導体の上に形成されるように下層の導体と同じピッチと同じ幅を有していなければならない。
【００８０】
完全に整合した状態では、半導体要素の中心は図５ａに示すように、下方の導体の中心の真上に位置する。しかしながら、図５ｂに示すように、相当量の整合不良まで許容される。半導体要素が１００パーセント整列不良の状態で、図５ｃに示すように隣接する導体の間に橋を架け両導体に対する電気的接点を形成していない限り、出来上がった素子は相当な整合不良状態でも首尾よく機能する。上記回路、即ち導体と接触しているプログラム済のダイオード／アンチヒューズの抵抗の大部分は、低濃度ドープのシリコンの使用により数千オームの抵抗率であるダイオードに由来する。対照的に、タングステン／ＴｉＮ配線と高濃度ドープのシリコンの間の接触抵抗は１００オーム未満である。従って、たとえ配線と半導体要素の間の整合不良により、半導体面積の１０パーセント未満しか上方又は下方の配線と接触していなくても、抵抗は、層間の整合が完全で半導体要素の断面の１００パーセントが配線に接している場合と実質的には変わらない。
【００８１】
図６ａに示すように、下層の導体Ｃ１は第１の方向Ｄ１に伸張している。下層の導体Ｃ１と上層の半導体要素Ｓ１が整合していれば、半導体要素Ｓ１の第２の方向Ｄ２（望ましくは、第１方向Ｄ１に実質的に直角な方向）のピッチＰ１は、明らかに下層の導体Ｃ１のピッチＰ１と同じになるはずである。しかしながら、第１方向Ｄ１の半導体要素Ｓ１のピッチＰ２は、下層の導体Ｃ１のピッチＰ１に制約されない。
【００８２】
図６ｂに示すようにその後の工程で、半導体要素上に上層の導体Ｃ２が形成される。上層の導体Ｃ２は、第２方向Ｄ２に伸張している。半導体要素Ｓ１の第１方向Ｄ１のピッチＰ２は、上方に形成される上層の導体と整合するように選択されたはずであり、従って、意図したピッチＰ２及び方向と整合することができるようにピッチＰ２でなければならない。下層の導体の場合と同様に、半導体要素と上層の導体の間の相当な整合不良も許容される。
【００８３】
半導体要素は、どれでも適当なマスキング処理及びエッチング処理を使って形成することができる。例えば、フォトレジストマスクを堆積させ、フォトリソグラフィーを用いてパターン成形してエッチングを行い、その後、フォトリソグラフィーマスクを除去する。代わりに、表層に底部反射防止被膜（ＢＡＲＣ）を設けた状態で、何か他の材料例えばＳｉＯ２のハードマスクを半導体積層の上に形成し、その後パターン成形とエッチングを行ってもよい。同様に、誘電体反射防止被膜（ＤＡＲＣ）をハードマスクとして使用してもよい。処理工程のこの段階で完成した構造を図６ａに示している。
【００８４】
理由は後で詳しく説明するが、標準的なフォトマスキング技法を使って、フィーチャーサイズが縦横共約２５００オングストローム未満になるように形成された矩形のフィーチャーは、マスクの形状には関係なく実質的に円柱状になる傾向がある。エッチング処理後の半導体要素は、従って直径が約３００から２５００オングストロームの範囲にある実質的に円柱形となる。半導体要素間の空隙の幅は、半導体要素自身の直径と実質的に同じであるのが望ましいが、それより大きくても小さくてもよい。或る実施形態では、半導体要素の直径は、約１５００オングストロームであるが、これは間にある空隙の最も狭い箇所の幅と同じである。
【００８５】
先に指摘したように、空隙のアスペクト比が７：１よりも大きい場合、例えばＳｉＯ２などの誘電体材料で空隙を充填するのは難しくなる。従って、空隙の幅は、空隙のアスペクト比が７：１以下となるように選択しなければならない。半導体要素を構成している層の厚さ、従って半導体要素自体の厚さが薄い場合には、この幅を狭くできるのは明らかである。
【００８６】
次に、半導体要素の上と間に誘電体材料を堆積させて、その間の空隙を充填する。誘電体材料は、例えば酸化ケイ素、窒化ケイ素、酸窒化ケイ素などの様な何れの既知の電気絶縁材料でもよい。或る好適な実施形態では、絶縁材料としてＳｉＯ２を使用している。ＳｉＯ２は、ＣＶＤ、又は、例えば、ＨＤＰＣＶＤの様な何れの既知の処理を使って堆積させてもよい。
【００８７】
次いで、平坦化処理を行って、半導体要素上の誘電体材料を除去して、半導体要素の間の誘電体を残した状態で、その上面を露出させる。この平坦化処理は、例えばＣＭＰなどの様な当技術分野では既知の処理で行うことができる。好適なトップ・アンチヒューズの実施形態では、次いで、ＣＭＰ処理後の露出したシリコンの表面に、ＳｉＯ２アンチヒューズ層を成長させる。
【００８８】
上層の導体は、下層の導体と同じやり方で形成することができる。出来上がった構造は、メモリセルの一番下の階層即ち第１階層である。半導体要素と導体を継続して形成することにより、この第１階層の上に更にメモリセルを構築することができる。セルの下側階層の上側導体は、上層即ちセルの第２階層の下側導体として機能することになる。最終的に、メモリは数階層の高さになる。或る好適な実施形態では、メモリは２から１２の階層を含むことができる。別の好適な実施形態では、メモリは８個の階層を含んでいる。
【００８９】
本発明により得られる１つの利点は、全ての実施形態において、半導体要素の一番上の層（及び間にある誘電体充填材料の面）は、平坦化処理が施されると、高濃度ドープ層となることである。ＣＭＰ（又は別の平坦化処理法）は、対象の層の厚さを薄くする。この厚さの減少は制御が難しく、ウェーハ全体で不揃いとなることがある。ダイオードの低濃度ドープ層の厚さは、漏洩や逆応力破損のように、ダイオード特性に対して重大な影響を及ぼす。低濃度ドープ層は全ての素子で同一の又はほとんど同一の厚さであるのが望ましい。この層への平坦化処理は、ウェーハ同士だけでなくウェーハ内でも、厚さに大きくばらつきが出ることになり、処理のロバスト性が劣る。他方、高濃度ドープ層の厚さは、素子の性能に対してはそれほど重大ではない。その厚さは、ばらつきの幅がもっと大きくても、素子性能にはあまり影響しない。これらの層に対する平坦化処理は、素子の信頼性を損なう可能性がずっと小さい。
密度
【００９０】
本発明の三次元メモリセルのフィーチャーサイズ、従ってその様なセルから成るアレイの密度は、導体並びに半導体要素の厚さ（高さ）により制限される。信頼性の高いＳｉＯ２空隙充填材料に対するアスペクト比７：１の制約のため、フィーチャー間の空隙はフィーチャーの高さの７分の１よりも小さくすることはできない。半導体要素は、一般的に導体よりも厚く、従って、その厚さがメモリセルのフィーチャーサイズを制限する。上記の通り半導体要素材料を堆積させて、それからパターン成形とエッチングを施し、要素間の空隙を誘電体材料で充填する。従って、誘電体充填直前のアスペクト比が、アスペクト比の該当指標である。誘電体の空隙充填後、平坦化処理によって、誘電体に加えて半導体要素上の半導体材料が一部除去されることになる。その結果、出来上がった素子の半導体要素の高さは、堆積時の高さよりも低くなる。
【００９１】
半導体要素の高さは、バリア層（存在する場合）、半導体層、及びアンチヒューズを合わせた高さである。例えば接合アンチヒューズのＴｉＮバリア層を備えたライトサイド・アップＰ＋／Ｎ−ダイオードの場合、或る好適な実施形態では、各層の高さは：２００オングストローム（ＴｉＮ）、２００オングストローム（高濃度ドープのＰ型シリコン）、２５オングストローム（アンチヒューズ）、２９００オングストローム（低濃度ドープのＮ型シリコン）、及び１０００オングストローム（高濃度ドープのＮ型シリコン及びドープされていないキャップ）である。厚さの合計、即ち空隙充填時の半導体要素の高さは４３２５オングストロームである。７：１のアスペクト比で、半導体要素間の空隙の寸法は約６００オングストロームとなる。
【００９２】
代わりに各層について好適な最小厚さを採用すると、上記の値は、２０オングストローム（ＴｉＮ）、２００オングストローム（高濃度ドープのＰ型シリコン）、１０オングストローム（アンチヒューズ）、１０００オングストローム（低濃度ドープのＮ型シリコン）、及び１０００オングストローム（高濃度ドープのＮ型シリコンとドープされていないキャップ）となる。合計２２３０オングストロームとなり、７：１のアスペクト比では、フィーチャーサイズは約３００オングストロームにすることができる。
【００９３】
肉厚をもっと厚くすることもできる：その場合は、５００オングストローム（ＴｉＮ）、１０００オングストローム（高濃度ドープのＰ型シリコン）、１００オングストローム（アンチヒューズ）、４０００オングストローム（低濃度ドープのＮ型シリコン）、及び２０００オングストローム（高濃度ドープのＮ型シリコンとドープされていないキャップ）となる。これらの厚さを採用すると、合計高さは７６００オングストローム、フィーチャーサイズは約１１００オングストロームとなる。自明であるが、厚さとフィーチャーサイズはもっと大きくすることもできる。
【００９４】
フィーチャーサイズを小さくすると、大幅に面積密度；即ち基板の或る面積の上又は上方に形成されるメモリセルを小さくすることができる。例えば、Johnson他の特許に記載されているもののようなメモリ素子では、メモリセルの面積は、Ｆをフィーチャーサイズとして、４Ｆ２と表すことができる。メモリの階層は垂直に積み重ねられるので、メモリ素子の面積密度（単位面積あたりのセル）は、ｎをメモリ階層の個数として、ｎ／（４Ｆ２）となる。フィーチャーサイズが０．０３ミクロンでメモリ階層が１２の場合、３．３×１０９セル／ｍｍ２の面積密度が実現する。フィーチャーサイズが０．０６ミクロンでメモリ階層が８の場合、５．６×１０８セル／ｍｍ２の面積密度が実現する。フィーチャーサイズが０．１４ミクロンでメモリ階層が８の場合、１．０×１０８セル／ｍｍ２の面積密度が実現する。フィーチャーサイズが０．１４ミクロンでメモリ階層が４の場合、５．０×１０７セル／ｍｍ２の面積密度が実現する。
【００９５】
メモリの体積密度、即ち体積当たりのメモリセル数を考察することも有用である。本発明では、（分かり易くするため）層間に絶縁が不要と仮定し、ｚをメモリセルのセルの高さとすれば、容積はｚ４Ｆ２となる。この値の逆数（１／（ｚ４Ｆ２））が体積密度になる。
【００９６】
半導体要素とバリア層の最終的な高さは、１４３０オングストローム以上となり、導体の高さは約２２０オングストローム以上となる。前述の通り、仕上げ済み素子の半導体要素の高さは、平坦化処理で材料が除去されるため、堆積状態での高さよりも低くなる。半導体要素の間に充填材料を堆積させた後の堆積状態高さが２２３０オングストロームである半導体要素とバリア層は、平坦化処理されると薄くなって、完成後の高さは、例えば、約１４３０オングストロームになる。
【００９７】
従って、上記寸法の個々のセルの高さは、約１４３０＋２２０＝１６５０オングストローム以上となる。この様に、メモリセルの高さが０．１６５ミクロンでフィーチャーサイズが０．０３ミクロンの場合、上記素子の体積密度を計算すると、約１．７×１０１２素子（又はビット）／ｍｍ３となる。
【００９８】
堆積時高さが約０．４３ミクロンの半導体要素とバリア層は、平坦化処理後、仕上げ高さが、例えば０．３５ミクロンである。導体の厚さが例えば約０．１５ミクロンであると、セルの高さは約０．５０ミクロンとなる。フィーチャーサイズが０．０６ミクロンの場合（上記のように堆積時高さが０．４３ミクロンであれば実現可能）、体積密度は約１．４×１０１１セル／ｍｍ３と計算できる。
【００９９】
堆積時高さが約０．７６ミクロンの半導体要素とバリア層は、平坦化処理後、仕上げ高が、例えば０．６８ミクロンとなる。導体の仕上げ済み厚さは、例えば０．１８ミクロンで、セル高さは約０．８６ミクロンとなる。フィーチャーサイズが０．１１ミクロンの場合（堆積時高さが０．７６ミクロンであれば実現可能）、体積密度は約２．４×１０１０セル／ｍｍ３と計算できる。これらの面積及び体積密度は、他の三次元メモリに比べて有意に改善されたことを表している。
【０１００】
上述の通り、半導体要素は実質的に円柱形状をしている。フィーチャーサイズは半導体処理の間に小さくなるので、現在のフォトリソグラフィー技法では、フィーチャーの鋭い角部に丸味が付く傾向にある。この丸み形成は、処理に使用される光子がパターン成形に使用されるプレート内のフィーチャーの周りで回折し、結果的にフォトレジストマスクに丸味の付いた形状がプリントされるためであると考えられている。従って、この丸味の付いた形状のフォトレジストマスクでエッチングされた半導体要素には、通常は、鋭い角部が存在しない。
【０１０１】
「実質的に円柱状の」要素は、断面が概ね円形の要素である；より具体的には、外周のどの部分も、断面で測定した場合の最長寸法の５０％以上が直線の辺とはなっていない断面を意味する。勿論、直線の辺が分子レベルまで「直線」というわけではなく、微小な不規則性は存在する；丸味の程度に対する相対的なものである。例を図７に示す。
【０１０２】
実質的に円柱形の形状は、メモリ素子に１つの利点を提供する：即ち電流の漏洩が減る。鋭い角部を有する半導体要素は、しばしば角部で電流漏洩を起こす。電流漏洩は、又、半導体要素の断面積に比例し、従って、実質的に円柱形の形状は所与のフィーチャーサイズに対して面積を最小にする。
【０１０３】
しかしながら、当業者には自明のように、半導体要素の実質的に円柱形の形状は、非常に小さなフィーチャーを製作するために従来のフォトリソグラフィー技法を使った場合の偶発的結果であり、好都合ではあるものの、本発明の幾つかの態様は異なる形状の半導体要素でも実施することができる。
接点形成
【０１０４】
本発明に従って製作される型式のモノリシック三次元メモリでは、（従来の二次元メモリのビアから類推して）ジアと名づけられた縦方向の相互接続部を、異なる階層のメモリの接続に用いることができる。具体的には、ジアは異なる階層の能動素子に電気的に連結されている。「能動素子」は、非対称な電流対電圧特性を有するあらゆる素子である。能動素子の例としては、ダイオードとトランジスタが挙げられる。能動素子は、電圧又は電流を制御できない受動素子とは対照的である。受動素子の例としては、抵抗器、コンデンサ、及びインダクタが挙げられる。本発明のメモリセルは、ダイオードを含んでおり、従って能動素子である。
【０１０５】
従来技術によるモノリシック三次元メモリ内のジア形成については、２０００年１２月２２日出願のCleeves他による米国特許出願第０９／７４６，３４１号に記載されており、同出願を参考文献として本願に援用する。本発明で使用する材料と方法では、特に導体については、ジアの形成が簡単になる。
【０１０６】
本発明によるジア形成は、２つの主要な形態を採っており、１つは接合アンチヒューズ及びボトム・アンチヒューズの実施形態用、もう１つはトップ・アンチヒューズ実施形態用である。それぞれの形態を順に説明する。
接合及びボトム・アンチヒューズのジア
【０１０７】
図８を参照すると、図は、導体及び半導体要素のアレイを示している。Ｘ方向（この図では紙面に垂直方向）に伸張している底部導体をＸ１と表示し、その上のＹ方向に伸張している導体をＹ２と表示し、その上のＸ方向に伸張している導体をＸ３という様に表示する。これまで説明したように、各導体のセットの間に半導体要素が挟まれている。Ｙ６導体が、これをＹ４及びＹ２導体に接続するジアと共に形成されようとしている際のアレイを示している。
【０１０８】
Cleeves他の特許にあるように、本図において、Ｙ２及びＹ４導体の長さは、互い違いになっていて、上側のメモリ層からアクセス可能な「ランディングパッド」を形成している。
【０１０９】
接合アンチヒューズ及びボトム・アンチヒューズの実施形態のためにジアを形成する場合、最初にパターン成形とエッチングを行って、ジアを形成しようとする導体間の誘電体材料を除去するが、これはどの様な絶縁材料でもよく、望ましくはＳｉＯ２である。このエッチングで、接点ボイド、即ちジアを形成する孔を形成する。図示の好適な実施形態では、導電層はタングステンであり、各導体のタングステンとその上層の半導体要素の半導体材料との間のＴｉＮバリア層は、半導体要素の底面層として形成される。各導体の上面は、従ってタングステンである。（当然のことながら、他の材料を使用した他の実施形態も採用することができる。この実施形態は、説明を分かり易くするために選択している。）
【０１１０】
ＳｉＯ２とタングステンの間、及びＳｉＯ２とＴｉＮの間のエッチング選択性が高く、露出した導体Ｙ２及びＹ４にエッチングによる実質的な損傷を加えることなく不要なＳｉＯ２を全て首尾よくエッチングすることができる化学薬品がある。
【０１１１】
次に、通常はＹ６導体の底面を形成するＴｉＮ接着層を、Ｙ６導体の接着層の形成とエッチングされた接点ボイドの内張と同時にしながら堆積させる。ＴｉＮは、ＣＶＤの様な、実質的な絶縁保護膜を作成する方法によって堆積させることができる。代わりに、ＴｉＮを例えばランディングパッドなどの水平型のフィーチャーに選択的に堆積させる、例えばイオン化金属プラズマＰＶＤ（ＩＭＰ―ＰＶＤ）などの方法を使用してもよい。最後に、タングステン導電層を堆積させ、Ｙ６導体用の導電層の堆積とジアの充填を完了する。ジアの一方の側壁は階段状の輪郭を有している。ジアの形成には特別な堆積工程も特別な材料も不要である；その各層は、Ｙ６導体となる層を堆積させるのと同時に、同じ堆積処理によって形成される。「同じ堆積処理で」２つの構造が形成されるとは、同一堆積チャンバ内で、同一の堆積材料から、堆積処理を停止して再開するということなくできることを意味する。接点及びＹ６導体のＴｉＮは、同一の堆積で形成される。同様に、接点及びＹ６導体のタングステンも、同一の堆積で形成される。タングステンの抵抗率が低いということは、ジアが長くても良好な導電性を維持できるということを意味する。次いでＹ６導体に、通常通り、パターン成形、エッチング、充填、及び平坦化処理を行う。
トップ・アンチヒューズのジア
【０１１２】
トップ・アンチヒュースの実施形態でジアを作成するには、別の処理工程を用いるのが好都合である。接合及びボトム・アンチヒューズ実施形態の場合について説明したばかりのジア形成処理は、ジアが形成される箇所のＳｉＯ２をエッチングして接点ボイドを作成するパターン成形とエッチングの工程から開始した。このパターン成形とエッチングの工程は、例えば、エッチング対象外の領域の上にフォトレジストをパターン成形し、エッチングし、次いでフォトレジストを除去する段階を含むことができる。しかしながら、このような工程をトップ・アンチヒューズの実施形態で行うと、フォトレジストを塗布して除去する工程によって、その直ぐ下のアンチヒューズが損なわれることになりかねない。アンチヒューズに対する損傷は、メモリセルの機能に悪影響を及ぼす。
【０１１３】
この意味でアンチヒューズは重要な膜といえるが、この「重要な膜」とはその品質と厚さが素子性能に重大な影響を及ぼすことを言う。
【０１１４】
トップ・アンチヒューズの実施形態でのジア形成を、図８に示す時点から開始するものとして説明するが、この段階は、Ｙ６導体が、ジアと共にＹ４及びＹ２導体に対して接続されつつ形成されるところである。
【０１１５】
フォトレジストを除去することにより発生しかねない、脆いアンチヒューズに対する損傷を回避するため、代わりにＴｉＮの硬質マスクを堆積させる。このＴｉＮ層は、その下のアンチヒューズが傷つかないのであればどの様な方法（例えば、非バイアスＰＶＤ）で堆積させてもよく、１００から１０００オングストロームの厚さ、望ましくは３００オングストロームの厚さに堆積させる。このＴｉＮ層は、まだ形成途中のＹ６導体の底面の接着層の最初の部分となる。
【０１１６】
この実施形態では、導体の底面のＴｉＮは、接着層として働くことに加えて、アンチヒューズに隣接する電極の役目も果たす。アンチヒューズの直ぐ上に堆積した導電性材料は全て電極の役目を果たす。堆積させたばかりのＴｉＮ層は、それ故に、アンチヒューズに隣接する電極の最初の部分となる。
【０１１７】
ジアを形成しようとする箇所に接点ボイドを作るには、ＴｉＮ硬質マスクと導体間の誘電体、望ましくはＳｉＯ２をエッチングする必要がある。これは、どんなパターン成形とエッチングの技法を使って行ってもよい。或る実施形態では、ＴｉＮのエッチングを１つのチャンバで行い、次いでＳｉＯ２のエッチングを第２のチャンバで行う。別の実施形態では、ＴｉＮとＳｉＯ２は１つのチャンバでエッチングされる。
【０１１８】
出来上がった構造を図９に示している。ＴｉＮの硬質マスク９０は、パターン成形とエッチングの後も残っている。第２のＴｉＮ膜は、絶縁保護膜を作るどの様な既知の方法で堆積させてもよい；それは同時に、ジア用にエッチングした容積に内張をし、下層のＴｉＮ硬質マスクとともに導体の底面を形成する。この第２のＴｉＮ膜は、アンチヒューズに隣接する電極の第２部分である。最後に、タングステン導電層を堆積させ、Ｙ６導体の堆積とジアの形成が完了する。ジアの一方の側壁は階段状の輪郭を有する。その後、通常通りに、Ｙ６導体にパターン成形、エッチング、充填、及び平坦化処理を施す。
【０１１９】
代わりに、接合、トップ、又はボトム・アンチヒューズの場合、導体を互い違いにして図８に示すランディングパッドを形成する必要はなく、代わりに、階段状輪郭の側壁の無い、より従来的な接点を形成してもよい。
【０１２０】
本発明は、モノリシック三次元メモリアレイを作成する方法を提供している。メモリセルは、Johnson他の特許又はKnall他の特許に記載の実施形態では電気的に接続できているが、他の配設も考えられる。
【０１２１】
以上の詳細な説明では、本発明が実施できる多くの形態のうちの数例についてしか説明していない。この理由から、上記詳細な説明は、説明を目的としており限定を加えることを意図してはいない。本発明の範囲を定義することを意図しているのは、特許請求の範囲並びにその全ての等価なもののみである。
【図１ａ】
2006511965.tif 000003
【図１ｂ】
2006511965.tif 000004
【図２ａ】
2006511965.tif 000005
【図２ｂ】
2006511965.tif 000006
【図２ｃ】
2006511965.tif 000007
【図２ｄ】
2006511965.tif 000008
【図２ｅ】
2006511965.tif 000009
【図２ｆ】
2006511965.tif 000010
【図３ａ】
2006511965.tif 000011
【図３ｂ】
2006511965.tif 000012
【図３ｃ】
2006511965.tif 000013
【図４ａ】
2006511965.tif 000014
【図４ｂ】
2006511965.tif 000015
【図４ｃ】
2006511965.tif 000016
【図５ａ】
2006511965.tif 000017
【図５ｂ】
2006511965.tif 000018
【図５ｃ】
2006511965.tif 000019
【図６ａ】
2006511965.tif 000020
【図６ｂ】
2006511965.tif 000021
【図７】
2006511965.tif 000022
【図８】
2006511965.tif 000023
【図９】
2006511965.tif 000024
【手続補正書】
【提出日】平成17年8月29日(2005.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
モノリシック三次元メモリアレイの形成方法において：
基板上に複数の第１の導体を形成し；
該複数の第１の導体を形成した後に、それぞれ、第１の導電型を有する第１の高濃度ドープの半導体層と、該第１の層に直接載っている低濃度ドープの第２の半導体層と、該第２の層に直接載っている第３の高濃度に半導体ドープされた層から成り、該第３の高濃度ドープの層は該第１の導電型と反対の第２の導電型を有するようにした複数の第１の半導体要素を該第１の導体の上に形成し；
該第１の半導体要素を形成した後、該第１の半導体要素の上に複数の第２の導体を形成し、
各第１の導体と各第２の導体の間にメモリセルが存在し、各メモリセルはアンチヒューズを含むようにする
ことを特徴とする方法。
【請求項２】
該第１の高濃度ドープされた層、該第２の低濃度ドープされた層及び該第３の高濃度ドープされた層を半導体材料の単一の堆積によって形成することを特徴とする請求項１に記載の方法。
【請求項３】
該半導体材料がシリコンであることを特徴とする請求項１に記載の方法。
【請求項４】
該半導体材料がポリシリコンであることを特徴とする請求項１に記載の方法。
【請求項５】
該アンチヒューズ層は該第１の高濃度ドープ層と該第２の低濃度ドープ層との間には形成せず、又、該アンチヒューズ層は該第２の低濃度ドープ層と該第３の高濃度ドープ層との間にも形成しないことを特徴とする請求項１に記載の方法。
【請求項６】
該基板を単結晶のシリコンから構成することを特徴とする請求項１に記載の方法。
【請求項７】
該第１の導体は半導体材料を含まないないことを特徴とする請求項１に記載の方法。
【請求項８】
該第１の導体をタングステンから構成することを特徴とする請求項７に記載の方法。
【請求項９】
該第１の導体を形成する工程が：
第１導体層の堆積と；
該第１の導体を形成するための該第１導体層に対するパターン成形及びエッチングと；
該第１の導体の上部及び導体間への誘電体材料の堆積と；
該第１の導体の上面を露出するための平坦化と
から成っていることを特徴とする請求項１に記載の方法。
【請求項１０】
該平坦化をＣＰＭで行うことを特徴とする請求項１に記載の方法。
【請求項１１】
更に、該第２の導体の上に複数の半導体要素を形成することを含んでいる請求項１に記載の方法。
【請求項１２】
該第１の導体の幅を約３００オングストロームから約２５００オングストロームの間にすることを特徴とする請求項１に記載の方法。
【請求項１３】
該第１の導体の幅を約３００オングストロームから約１５００オングストロームの間にすることを特徴とする請求項１に記載の方法。
【請求項１４】
該第１の半導体要素を形成する工程が：
該第１の高濃度ドープ層を堆積し；
該第２の低濃度ドープ層を堆積し；
該第３の高濃度ドープ層を堆積し；
単一のパターン成形をして該第１の高濃度ドープ層、該第２の低濃度ドープ層及び該第３の高濃度ドープ層のパターン成形及びエッチングをする
ことから成っていることを特徴とする請求項１に記載の方法。
【請求項１５】
該第１の半導体要素を単一のパターン成形を通して形成することを特徴とする請求項１に記載の方法。
【請求項１６】
該第１の高濃度ドープ層を窒化チタンから成るバリヤ層の上に堆積することを特徴とする請求項１に記載の方法。
【請求項１７】
モノリシック三次元半導体メモリアレイにおいて：
基板上において実質的に相互に平行に第１方向に延びる複数の第１導体と；
該第１導体上方位置において実質的に相互に平行に該第１方向とは異なる第２方向に延びる複数の第２導体と；
第１の複数の半導体要素であって、それぞれ、該第１導体の１つと該第２導体の１つとの間に設けられ、第１の導電型である高濃度ドープの底部半導体層と、第２の導電型である低濃度ドープの中間部半導体層と、第１の導電型である高濃度ドープの頂部半導体層から成り、実質的に柱状とされた第１の複数の半導体要素と；
を備え、
それぞれ、該第１導体の１つの一部分、該第１の半導体要素の１つ、及び該第２導体の１つの一部分、アンチヒューズを含む複数の第１メモリセルを有する
ことを特徴とするモノリシック三次元メモリアレイ。
【請求項１８】
該第１導体又は該第２導体がタングステンから成ることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項１９】
該半導体要素がポリシリコンから成ることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２０】
各半導体要素の幅が約３００オングストロームから約２５００オングストロームの間にあることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２１】
アンチヒューズは各第１半導体要素の該底部高濃度ドープ層と該中間部低濃度ドープ層の間、又は該中間部低濃度ドープ層と該頂部高濃度ドープ層の間には配置されていないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２２】
各第１半導体要素の該底部高濃度ドープ層、該中間部低濃度ドープ層、及び該頂部高濃度ドープ層は単一のシリコン堆積工程で堆積されることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２３】
該第１導体は半導体材料を含まないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２４】
該基板が単結晶シリコンから成っていることを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２５】
更に、該第２導体の上にある複数の第２の半導体要素を有することを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２６】
更に、該第１の複数のメモリセルの上に形成された第２の複数のメモリセルを有することを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【請求項２７】
該第１の半導体要素は該第１導体又は該第２導体に対して自己整合していないことを特徴とする請求項１７に記載のモノリシック三次元メモリアレイ。
【誤訳訂正書】
【提出日】平成17年8月29日(2005.8.29)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
三次元メモリセルにおいて：
第１方向に伸張している第１導体と；
前記第１導体上の、実質的に円筒形の形状を有する半導体要素とを備えているメモリセル。
【請求項２】
更に、前記半導体要素上に第２導体を備えている請求項１に記載のメモリセル。
【請求項３】
前記導体の少なくとも１つは、接着層と導電層を備えている請求項２に記載のメモリセル。
【請求項４】
前記接着層はＴｉＮから成り、前記導電層はタングステンから成る請求項３に記載のメモリセル。
【請求項５】
前記第２導体は、前記第１方向とは異なる第２方向に伸張している請求項４に記載のメモリセル。
【請求項６】
前記第２導体は、上層のメモリセルで導体として機能する請求項４に記載のメモリセル。
【請求項７】
前記半導体要素は、
アンチヒューズよって分離された初生（ｉｎｃｉｐｉｅｎｔ）ダイオードの２つの部分、又は
アンチヒューズに隣接するダイオード
を備えている請求項１に記載のメモリセル。
【請求項８】
前記半導体要素は、アンチヒューズよって分離された初生ダイオードの２つの部分を備えている請求項７に記載のメモリセル。
【請求項９】
前記半導体要素は、アンチヒューズに隣接するダイオードを備えている請求項８に記載のメモリセル。
【請求項１０】
前記アンチヒューズは前記ダイオードの上方にある請求項９に記載のメモリセル。
【請求項１１】
前記アンチヒューズは前記ダイオードの下方にある請求項９に記載のメモリセル。
【請求項１２】
三次元メモリセルを備えているモノリシック三次元メモリアレイにおいて、前記メモリセルが：
第１導体と；
前記第１導体の少なくとも一部分の上にある半導体要素であって、実質的に円筒形の形状を有する半導体要素と、を備えているメモリアレイ。
【請求項１３】
前記第１導体は第１方向に伸張し；
前記メモリセルは、前記半導体要素上の第２の導体であって、更に前記第１方向とは異なる第２方向に伸張している第２導体を備えている請求項１２に記載のメモリアレイ。
【請求項１４】
前記導体の少なくとも１つは、タングステンから成る、請求項１３に記載のメモリアレイ。
【請求項１５】
前記第２導体は、上層のメモリセルで導体として機能する、請求項１４に記載のメモリアレイ。
【請求項１６】
三次元メモリセルを備えている半導体素子において、
前記メモリセルは、
第１導体と第２導体の間に挟まれた半導体要素であって、実質的に円筒形の形状を有する半導体要素を備えている半導体素子。
【請求項１７】
面積密度が５．０×１０７セル／ｍｍ２より大きいモノリシック三次元メモリアレイ。
【請求項１８】
面積密度が３．３×１０９セル／ｍｍ２から１．０×１０８セル／ｍｍ２の間にある、請求項１７に記載のメモリアレイ。
【請求項１９】
各セルは、第１導体と第２導体の間に挟まれた半導体要素を備えている、請求項１８に記載のメモリアレイ。
【請求項２０】
前記半導体要素は、１回のパターン成形工程で形成されている、請求項１９に記載のメモリアレイ。
【請求項２１】
前記導体の何れか一方はタングステンから成る、請求項２０に記載のメモリアレイ。
【請求項２２】
前記半導体要素は実質的に円筒形の形状を有している、請求項２１に記載のメモリアレイ。
【請求項２３】
前記半導体要素は、
アンチヒューズによって分離された初生ダイオードの２つの部分；又は
アンチヒューズに隣接するダイオード
を備えている、請求項１９に記載のメモリアレイ。
【請求項２４】
前記半導体要素は、
アンチヒューズよって分離された初生ダイオードの２つの部分を備えている、請求項２３に記載のメモリセル。
【請求項２５】
前記半導体要素は、アンチヒューズに隣接するダイオードを備えている、請求項２４に記載のメモリセル。
【請求項２６】
前記アンチヒューズは前記ダイオードの上方にある、請求項２５に記載のメモリセル。
【請求項２７】
前記アンチヒューズは前記ダイオードの下方にある、請求項２５に記載のメモリセル。
【請求項２８】
三次元メモリアレイの第１階層を製作するための方法において：
基板上に第１導体を形成する段階と；
前記第１導体上にシリコンの層を堆積させる段階と；
前記シリコンの層を１回のパターン成形処理でポスト状にパターン成形する段階と、
半導体要素上に第２導体を形成する段階とから成り、
何れのセルの層間のエッチングによるアンダーカットも２００オングストローム未満である方法。
【請求項２９】
前記エッチングによるアンダーカットは１００オングストローム未満である、請求項２８に記載の方法。
【請求項３０】
前記ポストは形状が実質的に円筒形である、請求項２９に記載の方法。
【請求項３１】
前記第１導体は接着層上にある導電層を備えている、請求項３０に記載の方法。
【請求項３２】
前記第１導体を形成する段階は、前記接着層用の材料を堆積させる段階と、前記導電層用の材料を堆積させる段階と、その後、前記両材料にパターン成形とエッチングを施す段階とから成る請求項３１に記載の方法。
【請求項３３】
前記接着層用の材料はＴｉＮから成り、前記導電層用の材料はタングステンから成る、請求項３２に記載の方法。
【請求項３４】
前記ポストの底面層又は前記第１導体の上面層としてバリア層を形成する段階を含んでいる、請求項２８に記載の方法。
【請求項３５】
前記バリア層はＴｉＮから成る、請求項３４に記載の方法。
【請求項３６】
前記第２導体は、接着層上にある導電層から成る請求項２８に記載の方法。
【請求項３７】
前記第２導体を形成する段階は、前記接着層用の材料を堆積させる段階と、前記導電層用の材料を堆積させる段階と、その後、前記両材料にパターン成形とエッチングを施す段階とから成る請求項３６に記載の方法。
【請求項３８】
前記第１メモリセル上に、メモリセルの第２階層を形成する段階を更に含んでいる、請求項２８に記載の方法。
【請求項３９】
三次元メモリセルにおいて：
第１導体と；
前記第１導体上の半導体要素とから成り、前記セルのフィーチャーサイズが２５００オングストロームより小さいメモリセル。
【請求項４０】
前記セルは、フィーチャーサイズが３００から１５００オングストロームの間にある請求項３９に記載のメモリセル。
【請求項４１】
前記半導体要素は：
アンチヒューズよって分離された初生ダイオードの２つの部分、又は
アンチヒューズに隣接するダイオードを備えている、請求項４０に記載のメモリセル。
【請求項４２】
前記半導体要素は、アンチヒューズよって分離された初生ダイオードの２つの部分を備えている、請求項４１に記載のメモリセル。
【請求項４３】
前記半導体要素は、アンチヒューズに隣接するダイオードを備えている、請求項４１に記載のメモリセル。
【請求項４４】
前記アンチヒューズは前記ダイオードの上方にある、請求項４３に記載のメモリセル。
【請求項４５】
前記アンチヒューズは前記ダイオードの下方にある、請求項４３に記載のメモリセル。
【請求項４６】
前記半導体要素は実質的に円筒形の形状である、請求項４１に記載のメモリセル。
【請求項４７】
前記第１導体は、接着層と導電層を含んでいる、請求項４０に記載のメモリセル。
【請求項４８】
前記導電層はタングステンから成り、前記接着層はＴｉＮから成る、請求項４７に記載のメモリセル。
【請求項４９】
約２．４×１０１０セル／ｍｍ３よりも大きい体積密度を有するモノリシック三次元メモリアレイ。
【請求項５０】
前記体積密度は、１．４×１０１１セル／ｍｍ３から１．７×１０１２セル／ｍｍ３の間にある、請求項４９に記載のメモリアレイ。
【請求項５１】
複数の実質的に平行な第１導体と、
前記複数の第１導体上の複数の第１半導体要素と
を備えている、請求項５０に記載のメモリアレイ。
【請求項５２】
三次元メモリセルにおいて：
第１導体と；
前記第１導体上の第１半導体要素とを備えており、
前記第１半導体要素の平坦化処理後の高さが３５００オングストローム以下であるメモリセル。
【請求項５３】
前記第１半導体要素の平坦化処理前の高さが、１４３０オングストロームから３５００オングストロームの間にある請求項５２に記載のメモリセル。
【請求項５４】
更に、前記第１半導体要素上に第２導体を備えている、請求項５３に記載のメモリセル。
【請求項５５】
前記半導体要素は、
アンチヒューズによって分離された初生ダイオードの２つの部分、又は
アンチヒューズに隣接するダイオード、
を備えている、請求項５４に記載のメモリセル。
【請求項５６】
前記半導体要素は、アンチヒューズによって分離された初生ダイオードの２つの部分を備えている、請求項５５に記載のメモリセル。
【請求項５７】
前記半導体要素は、アンチヒューズに隣接するダイオードを備えている、請求項５５に記載のメモリセル。
【請求項５８】
前記アンチヒューズは前記ダイオードの上方にある、請求項５７に記載のメモリセル。
【請求項５９】
前記アンチヒューズは前記ダイオードの下方にある、請求項５７に記載のメモリセル。
【請求項６０】
前記導体の少なくとも１つはタングステンから成る、請求項５５に記載のメモリセル。
【請求項６１】
前記半導体要素は実質的に円筒形である、請求項６０に記載のメモリセル。
【請求項６２】
モノリシック三次元メモリアレイを製作する方法において：
複数の実質的に平行な第１導体を形成する段階と；
半導体の積層を堆積させる段階と；
前記積層にパターン成形とエッチングを施して前記第１導体上に複数の第１半導体要素を形成し、充填し、平坦化処理する段階と、
から成り、
前記メモリアレイは最小フィーチャーサイズが２５００オングストローム未満である、ことを特徴とする方法。
【請求項６３】
前記メモリアレイは、最小フィーチャーサイズが３００オングストロームから１５００オングストロームの間にある、請求項６２に記載の方法。
【請求項６４】
少なくとも１つの半導体要素は：
アンチヒューズよって分離された初生ダイオードの２つの部分、又は
アンチヒューズに隣接するダイオード、
を備えている、請求項６３に記載の方法。
【請求項６５】
少なくとも１つの半導体要素は、アンチヒューズよって分離された初生ダイオードの２つの部分を備えている、請求項６４に記載の方法。
【請求項６６】
少なくとも１つの半導体要素は、アンチヒューズに隣接するダイオードを備えている、請求項６４に記載の方法。
【請求項６７】
前記アンチヒューズは前記ダイオードの上方にある、請求項６６に記載の方法。
【請求項６８】
前記アンチヒューズは前記ダイオードの下方にある、請求項６６に記載の方法。
【請求項６９】
接点において、前記接点と上層の導体は１つ以上の導電性材料の層を備えており、
前記導電性材料の各層は、前記接点と前記上層の導体と同じ堆積工程で形成され、
前記接点は基板上に形成された能動素子の各階層を電気的に接続しており、
前記接点はシリコンを含んでいないことを特徴とする接点。
【請求項７０】
前記導電性材料の少なくとも１つの層はタングステンから成る、請求項６９に記載の接点。
【請求項７１】
前記接点は、第１側壁と第２側壁を有しており、
前記第１側壁は前記第２側壁に対向しており、
前記第１側壁は階段状の輪郭を有している、請求項７０に記載の接点。
【請求項７２】
接点を形成するための方法において：
電極の第１の部分をアンチヒューズに隣接して堆積させる段階と；
パターン成形とエッチングを施して接点ボイドを形成する段階と；
前記電極の第２の部分を前記アンチヒューズに隣接して堆積させる段階と、
から成り、
前記電極はシリコンを含んでいないことを特徴とする方法。
【請求項７３】
前記電極はＴｉＮから成る、請求項７２に記載の方法。
【請求項７４】
メモリアレイ内に接点を形成する方法において：
基板上方に形成された能動素子の階層の一部である重要な膜の上に且つこれに接して導電層を堆積させる段階と；
前記導電層と絶縁用の誘電体にパターン成形とエッチングを施して接点ボイドを形成する段階と；
前記接点ボイドを充填する段階と、
から成る方法。
【請求項７５】
前記重要な膜はアンチヒューズである、請求項７４に記載の方法。
【請求項７６】
メモリアレイ内に接点を形成する方法において：
基板上方に形成された能動素子の階層の一部である複数のアンチヒューズ上に且つこれらに接して導電層を堆積させる段階と；
前記導電層及び絶縁用の誘電体にパターン成形とエッチングを施して接点ボイドを形成する段階と；
前記接点ボイドを充填する段階と、
から成る方法。
【請求項７７】
前記導電層はＴｉＮである、請求項７６に記載の方法。
【国際調査報告】
2006511965.tif 000025
2006511965.tif 000026