(57)【要約】並列に動作する複数のトランジスタを備えるトランジスタ増幅器の線形性を、トランジスタによって発生された信号の奇数次トランスコンダクタンス導関数を低減することによって改善する。トランジスタはグループで提供され、それぞれのグループはそこに印加される異なるバイアス電圧を有し、またはそれぞれのグループのトランジスタはそこに印加される異なる入力信号を有しえる。トランジスタのグループは、電界効果トランジスタにおけるゲートの幅対長さ比、およびトランジスタについてのスレッショルド電圧のような異なる物理パラメータを有しえる。
2006506020.tif 000002
【特許請求の範囲】
【請求項１】
改善された線形性および動作を有するＲＦ電力増幅器であって、トランジスタに印加される駆動電圧およびバイアス電圧によって並列に動作する複数のトランジスタを備え、それにより前記複数のトランジスタからの奇数次トランスコンダクタンスの正および負の値が打ち消し合う傾向にあるＲＦ電力増幅器。
【請求項２】
請求項１に記載のＲＦ電力増幅器であって、前記トランジスタは異なるバイアス電圧を有するＲＦ電力増幅器。
【請求項３】
請求項１に記載のＲＦ電力増幅器であって、前記トランジスタは異なる入力信号を有するＲＦ電力増幅器。
【請求項４】
請求項３に記載のＲＦ電力増幅器であって、前記トランジスタの前記入力信号の位相は異なるＲＦ電力増幅器。
【請求項５】
請求項４に記載のＲＦ電力増幅器であって、前記トランジスタは異なるバイアス電圧を有するＲＦ電力増幅器。
【請求項６】
請求項４に記載のＲＦ電力増幅器であって、前記トランジスタは異なる入力電圧を有するＲＦ電力増幅器。
【請求項７】
請求項６に記載のＲＦ電力増幅器であって、前記トランジスタは異なるバイアス電圧を有するＲＦ電力増幅器。
【請求項８】
請求項１に記載のＲＦ電力増幅器であって、前記トランジスタは、電界効果トランジスタおよびバイポーラトランジスタからなるグループから選択されるＲＦ電力増幅器。
【請求項９】
請求項８に記載のＲＦ電力増幅器であって、前記電界効果トランジスタおよびバイポーラトランジスタは、シリコンおよび化合物半導体材料を含むＲＦ電力増幅器。
【請求項１０】
改善された線形性および動作を有するＲＦ電力増幅器であって、トランジスタの異なる物理パラメータによって並列に動作する複数のトランジスタを備え、それにより前記複数のトランジスタからの奇数次トランスコンダクタンスの正および負の値が打ち消し合う傾向にあるＲＦ電力増幅器。
【請求項１１】
請求項１０に記載のＲＦ電力増幅器であって、前記トランジスタは、ゲートの幅対長さの比がトランジスタによって異なるゲートを有する電界効果トランジスタを備えるＲＦ電力増幅器。
【請求項１２】
請求項１０に記載のＲＦ電力増幅器であって、前記トランジスタは、トランジスタの電圧スレッショルドが異なる電界効果トランジスタを備えるＲＦ電力増幅器。
【請求項１３】
複数トランジスタ電力増幅器の動作線形性を改善する方法であって、
ａ）共通の出力に接続された複数のグループのトランジスタを提供すること、
ｂ）前記複数のグループのトランジスタを動作させることによって、入力信号の奇数次トランスコンダクタンス導関数の正および負の値が打ち消し合う傾向にあるようにすること
を含む方法。
【請求項１４】
請求項１３に記載の方法であって、ステップｂ）は、前記複数のグループに印加されるときに前記入力信号を変化させることを含む方法。
【請求項１５】
請求項１４に記載の方法であって、ステップｂ）は、前記複数のグループに印加されるときに異なる位相を有する入力信号を提供することを含む方法。
【請求項１６】
請求項１３に記載の方法であって、ステップｂ）は、前記複数のグループに異なるバイアス電圧を印加することを含む方法。
【請求項１７】
請求項１３に記載の方法であって、ステップａ）は、異なる物理パラメータを有する複数のグループのトランジスタを提供することを含む方法。
【請求項１８】
請求項１７に記載の方法であって、前記トランジスタは、ゲートを有する電界効果トランジスタであって、トランジスタのそれぞれのグループは、他のグループとは異なるゲート幅対長さ比を有する方法。
【請求項１９】
請求項１８に記載の方法であって、前記トランジスタは電界効果トランジスタであって、トランジスタのそれぞれのグループは、他のグループとは異なるスレッショルド電圧を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にＲＦおよびマイクロ波トランジスタ増幅器に関し、より具体的には本発明は、そのような電力増幅器の線形性を改善することに関する。
【背景技術】
【０００２】
ＲＦ電力増幅器は典型的には、パラレルに動作する複数のトランジスタセルを備える。トランジスタは、水平に拡散されたシリコンであるＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）またはシリコンバイポーラ、ＳＩＣ  ＭＥＳＦＥＴ、およびＧＡＡＳ  ＭＥＳＦＥＴ、ＩｎＧａＰ  ＨＢＴ、およびＧａＮ  ＨＥＭＴのようなＩＩＩ−Ｖデバイスを含む他の半導体技術を備える。
【０００３】
改善された線形性および動作は、ＲＦパワートランジスタ技術のゴールである。さまざまなＲＦパワートランジスタ技術において線形性を決定するには、信号レベルと共に変化する入力およびインピーダンス、変化する容量および信号レベルについてのそれらの導関数、ブレークダウン、および基板伝導効果、動作クラス、および変化するトランスコンダクタンスおよびバイアスおよび信号レベルについてのその導関数を含む多くの共通のファクターが存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、奇数次のトランスコンダクタンス導関数を減らすことによって線形性を改善することに関する。
【課題を解決するための手段】
【０００５】
本発明によれば、複数のトランジスタおよび複数のトランジスタのトランスコンダクタンス導関数の正および負の数値が打ち消し合う導関数重ね合わせを採用することで、奇数次トランスコンダクタンスを低減することによってＲＦ電力増幅器の線形性が改善される。
【０００６】
本発明のある実施形態において、そのそれぞれが複数のトランジスタセルを含みえる複数のトランジスタが共通のＲＦ入力によって駆動されるが、異なるＤＣバイアス電圧で駆動される。他の実施形態において、トランジスタおよびトランジスタセルは、異なる伝導スレッショルド電圧（conduction threshold voltages）を有する。これは、例えば製造中にＦＥＴのチャネルドーピングを変化させることによって達成される。本発明の他の実施形態において、トランジスタまたはスレッショルド電圧への変化するＤＣバイアス電圧と共に、またはそれなしで、ＲＦ入力の位相がトランジスタ間で変化される。さらに他の実施形態において、トランジスタのチャネルおよびゲート幅対長さ比が変化され、好ましくは異なるゲート幅のトランジスタが同じ半導体ダイ上にあり、それによってプロセスバラツキおよび要素許容誤差に対する感度が低減される。
【０００７】
３次および他の奇数次のトランスコンダクタンスを抑圧することの利点は、線形性が増されること、または設定された線形性における効率が増されることであり、これは改善された製造マージンおよびより小さい全体的な電力増幅器のサイズにつながる。本発明および本発明の目的および特徴は、以下の詳細な説明および添付の特許請求の範囲が図面と共に参照されて容易に明らかになろう。
【発明を実施するための最良の形態】
【０００８】
トランスコンダクタンスは、入力電圧の関数としての出力電流の変化を計測するものである。ＬＤＭＯＳＦＥＴのような電界効果トランジスタおいて、増分ドレイン電流Ｉｄは、ゼロ入力のバイアス点（quiescent bias point）Ｉｄ（Ｖｇ，０）の周辺における増分ゲート電圧Ｖｇの関数として表現されえ、ここでＩｄは大信号ドレイン電流で以下のように書ける。
【０００９】
【数１】
2006506020.tif 000003
【００１０】
トランスコンダクタンス導関数の第２導関数または第２次高調波は、入力信号周波数の範囲の外であるので、問題とならない。しかし第３導関数およびそれより高い奇数次導関数は、入力信号の周波数により近く、線形性の問題を生じえる。
【００１１】
本発明によれば、奇数次トランスコンダクタンス導関数の悪影響は、複数のトランジスタセル中の正および負の値の打ち消し合いによって低減される。これは、図２〜５に示されるようにいくつかのやり方で達成される。全てのトランジスタセルを共通のＲＦ入力および共通のＤＣバイアス電圧で、共通のセル構造で動作させるのではなく、図１に概略的に示されるように、１０において示される全てのトランジスタセルがあるＲＦ入力信号１２によって、共通ＤＣバイアス電圧１４と共に駆動される。
【００１２】
図２に示される本発明のある実施形態によれば、トランジスタは、３つのグループ１０−１、１０−２、および１０−３に整理され、３つのグループの入力および出力は、共通ＲＦ入力ドライブ１２および共通出力１６に併せて接続される。しかしそれぞれのグループは、示されるように別個のＤＣバイアスを有する。例えばＬＤＭＯＳトランジスタセルを用いて、４から５ボルトの範囲の入力電圧について、バイアスは例えば４．１、４．２および４．３ボルトでありえる。よく行われるように、ＤＣバイアス電圧は、トランジスタの制御要素（例えばゲートまたはベース）に印加されるＲＦ入力ドライブと共に供給されえる。
【００１３】
図３は、本発明の他の実施形態の概略図であり、ここで３つのトランジスタグループ１０−１、１０−２、および１０−３は同じＤＣバイアス電圧およびＲＦ入力ドライブを有し、しかしトランジスタグループ群についてのスレッショルド電圧群は、トランジスタセルのチャネルドーピングを変化させることによって異なる。例えば、チャネルドーピングを変化させることによって、スレッショルド電圧は変化されえる。再び、ＤＣバイアス電圧は、トランジスタの制御要素（例えばゲートまたはベース）に印加されるＲＦ入力ドライブと結合されえる。
【００１４】
図４は、本発明の他の実施形態であり、ここでトランジスタグループ１０−１、１０−２、および１０−３は同じＤＣバイアス１４を、同じＲＦ入力１２と共に有し、しかし入力は、入力ライン１２−１、１２−２、および１２−３の長さを変えることによって、位相が変えられている。入力位相の差は、複数のトランジスタについてのトランスコンダクタンス導関数の正および負の値のスタガリング（staggering）を生じ、１６において和がとられるとき、正および負の値は打ち消し合う傾向にある。
【００１５】
図５は、本発明の他の実施形態の概略図であり、ここでトランジスタグループ１０−１、１０−２、および１０−３は、異なるゲート幅対ゲート長の比を有する。幅対長さの比を１０〜２０％変化させることによって、トランスコンダクタンス導関数の正および負の値は、やはり複数のトランジスタグループについて変化させられる。
【００１６】
図６は、６０において示されるように従来のように駆動されバイアスされ、および６２において示されるように３つのトランジスタについての図２の概略図と同様に異なるバイアス電圧で駆動される、４つのＬＤＭＯＳ  ＦＥＴトランジスタについての３次導関数電力（ｄＢｍまたはｄＢｃ）対出力電力（ｄＢｍ）を示すグラフである。トランジスタは、２．１４ＧＨｚにおいて駆動され、総出力電力は７０ワットである。８から１３ｄＢバックオフパワー範囲において、３次導関数の電力は約４０ｄＢｍから６０ｄＢｍに低減され、その結果、電力増幅器の線形性が増している。
【００１７】
奇数次トランスコンダクタンス導関数が打ち消し合うように構成、バイアス、または駆動されることによって、電力増幅器動作の線形性を改善する複数のトランジスタ増幅器のいくつかの実施形態が説明されてきた。本発明は具体的な実施形態を参照して説明されてきたが、この説明は例示的であって、本発明を限定するようには解釈されるべきではない。当業者は、さまざまな改変および応用例に、添付の特許請求の範囲によって規定される本発明の真の精神および範囲から逸脱することなく想到するだろう。
【図面の簡単な説明】
【００１８】
【図１】共通のＲＦ入力と共通のＤＣバイアスで駆動される複数のトランジスタを備えうる従来のＲＦ電力トランジスタ増幅器の概念図である。
【図２】本発明のある実施形態による、それぞれが共通のＲＦ入力によって、しかし異なるＤＣバイアス電圧で駆動される、３つのトランジスタを備えるＲＦトランジスタ増幅器の概略図である。
【図３】３つのパワートランジスタが共通のＲＦ入力によって、しかし異なるスレッショルドレベルで駆動される、本発明の他の実施形態の概略図である。
【図５】複数のＦＥＴトランジスタが異なるゲート幅対長さの比を有する本発明の他の実施形態の概略図である。
【図６】それぞれ、従来のバイアスおよびドライブを持つものと、マルチゲートバイアスを持つ４つのＬＤＭＯＳ  ＦＥＴについての３次相互変調電力のグラフである。
【図１】
2006506020.tif 000004
【図２】
2006506020.tif 000005
【図３】
2006506020.tif 000006
【図４】
2006506020.tif 000007
【図５】
2006506020.tif 000008
【図６】
2006506020.tif 000009
【手続補正書】
【提出日】平成17年6月29日(2005.6.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
【図１】共通のＲＦ入力と共通のＤＣバイアスで駆動される複数のトランジスタを備えうる従来のＲＦ電力トランジスタ増幅器の概念図である。
【図２】本発明のある実施形態による、それぞれが共通のＲＦ入力によって、しかし異なるＤＣバイアス電圧で駆動される、３つのトランジスタを備えるＲＦトランジスタ増幅器の概略図である。
【図３】３つのパワートランジスタが共通のＤＣバイアスで共通のＲＦ入力によって、しかし異なるスレッショルドレベルで駆動される、本発明の他の実施形態の概略図である。
【図４】３つのパワートランジスタが共通のＤＣバイアスを有する共通のＲＦ入力によって、しかし異なる長さの入力ラインで駆動される、本発明の他の実施形態の概略図である。
【図５】複数のＦＥＴトランジスタが異なるゲート幅対長さの比を有する本発明の他の実施形態の概略図である。
【図６】それぞれ、従来のバイアスおよびドライブを持つものと、マルチゲートバイアスを持つ４つのＬＤＭＯＳ  ＦＥＴについての３次相互変調電力のグラフである。
【国際調査報告】
2006506020.tif 000010