(57)【要約】電力変換器は、インダクタ（Ｌ）と主電流路を有する主スイッチ（Ｍ１）とを有し、前記インダクタ（Ｌ）及び前記主電流路は、直流入力電圧（ＶＩＮ）を受けるように直列に配置される。制御回路（ＣＣ）は、負荷（ＬＯ）に供給される出力電圧（ＶＯ）を安定化させるために前記主スイッチ（Ｍ１）のオン期間（Ｔｏｎ）及び／又はオフ期間（Ｔｏｆｆ）を制御する。前記制御回路（ＣＣ）は、過電圧の状況に対して前記主スイッチ（Ｍ１）を保護するための、測定信号（ＭＳ）を受信する入力（ＩＮ）を更に有する。測定回路（ＭＣ）は、前記主電流路間の電圧を示す測定信号（ＭＳ）を得るように、前記インダクタ（Ｌ）と前記主電流路との接続部（Ｊ１）に結合される。好ましくは、前記測定回路（ＭＣ）は、ピーク・クランプを有する。
2006506035.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと主電流路を有する主スイッチとであって、当該インダクタ及び当該主電流路が直流入力電圧を受けるのに直列に配置される、インダクタ及び主スイッチと、
前記主電流路間の電圧を示す測定信号を得るために、前記インダクタと前記主電流路との接続部に結合された測定回路と、
負荷に供給される出力電圧を安定化させるために前記主スイッチのオン期間及び／又はオフ期間を制御すると共に、過電圧に対して前記主スイッチを保護するための前記測定信号を受信する入力を有する制御回路と、
を有する電力変換器。
【請求項２】
前記測定回路が、ダイオードとキャパシタとの直列接続を有し、前記ダイオードと前記キャパシタとの当該直列接続が、前記インダクタと平行に結合され、前記制御回路の前記入力が、前記ダイオードと前記キャパシタとの当該直列接続の接続部に結合される、請求項１に記載の電力変換器である。
【請求項３】
前記ダイオードが、前記主スイッチと前記インダクタとの接続部に結合され、当該ダイオードが、前記主スイッチの前記オフ期間において導通することが可能であるように配極される、請求項２に記載の電力変換器。
【請求項４】
前記測定回路が、前記キャパシタの両端に結合される抵抗器を有する、請求項３に記載の電力変換器。
【請求項５】
前記測定回路が、第１抵抗器及び第２抵抗器を有する抵抗分割器を有し、前記第１抵抗器は、前記キャパシタ及び前記ダイオードの接続部と前記制御回路の前記入力との間において結合され、前記第２抵抗器は、前記制御回路の前記入力と固定電位との間において結合される、請求項２に記載の電力変換器。
【請求項６】
前記制御回路が、
更なるスイッチと電流／電圧変換器との直列接続であって、当該直列接続が、前記入力と参照電位との間において結合される、直列接続と、
前記更なるスイッチが開いている場合、前記入力における電圧を第１参照電圧と比較する第１比較器と、
前記更なるスイッチが閉じられている場合、前記電流／電圧変換器の出力における電圧を第２参照電位と比較する第２比較器と、
を有する、請求項５に記載の電力変換器。
【請求項７】
前記制御回路は、前記測定信号を参照信号と比較する比較器を有し、前記測定信号が前記参照信号を超え、前記主スイッチ間の電圧が特定の値より高いことを示す場合に前記電力変換器の動作を停止する、請求項１に記載の電力変換器。
【請求項８】
前記ダイオード及び前記キャパシタが、ピーク制限器として動作するように数値設定される、請求項１に記載の電力変換器。
【請求項９】
請求項１に記載の電力変換器を有する装置。
【請求項１０】
前記装置が、
入力信号を、音響変換器を介して可聴にされるべき、及び／又は表示装置に表示されるべき出力信号に処理する処理回路と、
前記負荷が、前記処理回路を有する、請求項１に記載の電力変換器と、
を有する、請求項９に記載の装置。
【請求項１１】
請求項１ないし１０の何れか一項に記載の電力変換器において用いる制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器、斯様な電力変換器を有する装置及び斯様な電力変換器において用いる制御回路に関する。
【背景技術】
【０００２】
米国特許第ＵＳ−Ａ−５１０３３８６号は、主スイッチ（ＦＥＴ）における過電圧がピーク・クランプによって防がれるフライバック変換器を開示する。前記ピーク・クランプは、キャパシタ及びダイオードを有する。ダイオードのカソードは、直流入力電圧に接続され、ダイオードのアノードは、キャパシタに接続される。キャパシタの他の端部は、トランスの１次巻線とＦＥＴとの接続部に接続される。ピーク・クランプは、ＦＥＴのドレインにおける高電圧ピーク値を抑制し、ダイオードは、ダイオード及びキャパシタの接続部の電圧が、直流入力電圧よりも高くなると直ちに導通性になる。
【０００３】
フライバック変換器は、フィードバック情報を、出力電圧を安定化するためのトランスの補助巻線を介して受信する入力を備える制御器を有する。このフィードバックは、フライバック変換器を安定化するように最適化されるが、出力電圧が故障により急激に上昇する場合、フライバック変換器を保護しない。このフィードバック・ループが故障し、出力電圧が高過ぎる値にまで上昇する場合に、ＦＥＴにおける過電圧に対して何の保護も存在しない。
【０００４】
更に、ピーク・クランプのキャパシタ間の電圧は、消磁回路を介して制御器の入力へ結合される。消磁回路は、主スイッチのオン時間を延長する制御器の入力における電圧を減少する電流を発生する、キャパシタ間の電圧を用いる。したがって、消磁回路は、過電圧に対して保護をしない。
【０００５】
更に、既知の電力変換器は、高過ぎる入力電圧に対し何の保護も持たない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、主スイッチ間の過電圧に対しての改善された保護を備える電力変換器を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の態様は、請求項１に記載のような電力変換器を与える。本発明の第２の態様は、請求項９に記載のような、斯様な電力変換器を有する音響及び／又は映像装置を与える。第３の態様は、請求項１１に記載のような、斯様な電力変換器において用いる制御器を有する。有利な点を有する実施例は、従属項において定義される。
【０００８】
本発明の第１の態様に従うと、当該電力変換器は、インダクタ（コイル又はトランスの１次側巻線であり得る）及び主スイッチ（例えばＦＥＴ又はバイポーラ・トランジスタのようないなかる制御可能な電子スイッチであり得る）を有する。インダクタ及び主スイッチの主電流路は、直流入力電圧を受けるのに直列に配置される。
【０００９】
制御回路は、主スイッチのオン及びオフ期間を制御する。オン期間の間に、インダクタを通過する電流は増加し、エネルギがインダクタに蓄えられる。オフ期間の間に、インダクタに蓄えられたエネルギ又はこの一部は、負荷へ転送される。通常、制御回路は、出力電圧を安定化するために負荷の両端の出力電圧がフィードバックされるところである、フィードバック入力を有する。
【００１０】
当該電力変換器は、更に、主スイッチの両端の電圧を示す測定信号を供給する、インダクタと主スイッチとの接続部に接続される測定回路を有する。
【００１１】
当該制御回路は、主スイッチを過電圧に対して保護するための、主スイッチのオン及びオフ期間に影響を及ぼす測定信号を受信する、測定回路に結合される保護入力を有する。
【００１２】
インダクタ及び主スイッチの接続部における電圧の個別の測定は、いかなる検出された過電圧もより良く処理することを可能にする。更に、直流入力電圧の高過ぎる値又は妨害されたフィードバックに対しての安全な測定も与える。過電圧の個別の検出は、電力変換器を一時的に又はパワー・オン・リセットが受信されるまでスイッチオフするような、適切なアクションを取ることが可能にする。オン期間の持続時間を減少することも、又はオフ期間の持続時間を増加することも可能である。
【００１３】
請求項２で定義されるような実施例において、測定回路は、ダイオード及びキャパシタの直列接続を有する。当該直列接続は、インダクタの両端に配置される。制御回路は、主スイッチの両端の電圧を示す信号を受信する、ダイオード及びキャパシタの直列接続の接続部に接続される入力を有する。キャパシタ及びダイオードのこの直列接続は、ピーク制限器機能を実際に実行するように数値設定（ｄｉｍｅｎｓｉｏｎｅｄ）され得る。又は逆に、既に存在するピーク制限器成分は、測定回路として用いられ得る。電圧の測定のみが関連するように、キャパシタ及びダイオードを数値設定することも可能である。これにより、これら成分は、ピーク制限器における高電流に耐えることが可能である必要はない。
【００１４】
主スイッチ及びインダクタの接続部での（ここで、主スイッチがＦＥＴの場合、ドレインにおける）電圧を直接測定することは可能であるが、ダイオード及びキャパシタを介しての測定は、多くの有利な点を有する。
【００１５】
抵抗分割器を用いてドレイン電圧を測定することは、非常に困難であることが分かっている。第１に、保護回路は、オフ期間の開始においてピーク電圧を高い精度で追跡しなければならないので、非常に高速でなければならない。スイッチング装置を最大仕様値まで使用することが可能であるべきであるので、高い精度が重要である。低い精度は、より高価である過剰な定格を有する装置に導くことになり得る。第２に、抵抗分割器に掛かる電圧は、接地への及び分割器の抵抗器の両端の寄生静電容量により、計算された値から逸脱する。損失を増加させるという欠点を有する抵抗分割器は、これらの寄生静電容量を影響のないものにするため、低オームであるべきである。ダイオード及びキャパシタの直列接続を有する測定は、これらの不利な点を全く持たない。
【００１６】
請求項３で定義されるような実施例において、ダイオード及びキャパシタの直列接続は、ダイオードの自由端がインダクタ及び主スイッチの接続部へ接続されるように、インダクタの両端に配置される。キャパシタの自由端は、直流入力電圧を受けるのに結合されるインダクタのもう一方の端部へ接続される。ダイオードは、主スイッチ及びインダクタの接続部における電圧が十分に高い場合である、主スイッチのオフ期間の間にダイオードが導通するように配極される（ｐｏｌｅｄ）。制御器は、キャパシタ及びダイオードの接続部に接続される。
【００１７】
この配置は、直流入力電圧におけるいかなる変化も、キャパシタを介して制御回路へ直接供給され得るという有利な点を有する。
【００１８】
請求項４に定義されるような実施例において、キャパシタの両端に結合される抵抗器は、直流入力電圧と制御器の入力との間に直流路を与える。このことは、制御器が、直流入力電圧の値を直接測定することが可能であるという有利な点を有する。制御器は、直流入力電圧が高過ぎると検出された場合、主スイッチを保護するアクションを取り得る。本発明に従うこの実施例において、測定回路は、直流入力電圧における過電圧と、出力電圧における過電圧と、主スイッチがオフにされる時の共振による過電圧とについての情報を与える。したがって、主スイッチは、この主スイッチの最大仕様値まで使用され得る。いかなる可能性のある過電圧も、当該測定回路によって検出され得、当該制御器は、主スイッチにおける過電圧を防ぐために必要などんなアクションも取り得る。
【００１９】
請求項５において定義されるような実施例において、抵抗分割器は、ダイオード及びキャパシタの接続部の電圧を、より低い値を有する制御器の入力における入力電圧に変換する。このことは、制御器が高電圧に耐えることが可能でない集積回路である場合、特に重要である。
【００２０】
請求項６において定義されるような実施例において、制御器は、更なるスイッチ及び電流／電圧変換器の直列接続を有する。当該直列接続は、制御器の入力と参照電位との間において結合される。第１比較器は、更なるスイッチが開いている場合、制御器の入力における電圧を第１参照電圧と比較する。第２比較器は、更なるスイッチが閉じている場合、電流／電圧変換器の出力における電圧を第２参照電圧と比較する。
【００２１】
この配置は、２つの保護レベルを与えることを可能にする。更なるスイッチが閉じている場合、第１抵抗器を通る電流が測定され、第２参照レベルと比較される。この電流が第２参照レベルよりも大きい場合、第１保護が有効にされ得る。更なるスイッチが開かれる場合、制御器の入力において測定された電圧は、第１参照レベルと比較される。入力における電圧が第１参照を超える場合、第２保護が有効にされる。しがたって、第１保護レベルは、第１抵抗器の値でセットされ得る一方で、第２保護レベルは、第１及び第２抵抗器の値の比によってセットされ得る。
【００２２】
これらの２つの保護レベルは、超えられる保護レベルに応じて異なるアクションを取ることを可能にする。２つの保護レベルのうちの低い方が超えられる時である、少ない過電圧が検出される場合、制御器は、主スイッチの両端の電圧を下げるようにオン及び／又はオフ期間の持続時間に影響を及ぼし得る。両方の保護レベルが超えられる場合、制御器は、主スイッチをオフにすると共にもはや過電圧がないと検出されるまで主スイッチをオフに保つようなより厳しいアクションを取り得る。又は、パワー・オン・リセットを受信するまで待機する。最低保護レベルは、電圧が電力変換器の再開を許可するのに十分に低いことを検出するのにも用いられ得る。
【００２３】
本発明のこれら及び他の点は、以下に記載の実施例から明らかであり、これらの実施例を参照して説明される。
【００２４】
個別の図における同じ参照符号は、同じ機能を実行する同じ要素又は同じ信号を参照する。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の実施例に従うフライバック変換器の図を示す。当該フライバック変換器は、インダクタＬ及び主スイッチＭ１の主電流路の直列接続を有する。本発明に従うこの実施例において、インダクタＬは、トランスＴＲの１次側巻線である。この直列接続は、入力電圧ＶＩＮを受けるのに直流入力電圧源に結合される。直流入力電圧源は、整流された主電圧を供給する整流器であり得る。トランスＴＲの２次側巻線ＬＳは、電流を、整流器Ｄ１を介して平滑化キャパシタＣＳ及び負荷ＬＯの平行配置へ供給する。
【００２６】
制御回路ＣＣは、出力電圧ＶＯへ結合される制御入力ＣＩＮと、測定回路ＭＣの出力に結合される保護入力ＩＮとを有する。測定回路ＭＣは、インダクタＬと主スイッチＭ１の主電流路の接続部Ｊ１に結合される。制御回路ＣＣは、主スイッチＭ１のオン及びオフ期間を制御する主スイッチＭ１の制御入力に結合される出力を有する。
【００２７】
示される測定回路ＭＣの実施例において、ダイオードＤ及びキャパシタＣの直列接続は、インダクタＬの両端に結合される。ダイオードＤのアノードは、接続部Ｊ１に結合される。抵抗器Ｒは、キャパシタＣと平行に結合される。抵抗器Ｒ１及び抵抗器Ｒ２の直接配置は、接地とダイオードＤ及びキャパシタＣの接続部Ｊ２との間に結合される。接続部Ｊ２における電圧は、ＶＰと示される。抵抗器Ｒ１及びＲ２の接続部は、測定信号ＭＳを供給する制御回路ＣＣの保護入力ＩＮへ結合される。
【００２８】
制御回路ＣＣは、制御回路ＣＣにおいて用いられるべきタイミング信号を発生する発振器ＯＳＣを有する。パルス幅制御器ＰＷＭは、セット／リセット・フリップフロップＳＲ１を介して制御回路ＣＣの出力において供給される駆動信号ＤＳのデューティーサイクルを制御するフィードバック電圧を、制御入力ＣＩＮにおいて受ける。セット／リセット・フリップフロップＳＲ１は、パルス幅制御器ＰＷＭに両方とも結合されるセット入力ＳＥＴ１及び第１リセット入力ＲＳＥＴ１１と、第２リセット入力ＲＳＥＴ１２と、駆動信号ＤＳを供給する出力Ｑ１を有する。セット／リセット・フリップフロップＳＲ２は、セット入力ＳＥＴ２と、リセット入力ＲＳＥＴ２と、リセット入力１２に接続される出力Ｑ２とを有する。パワー・オン・リセット回路ＰＯＲは、リセット信号をリセット入力ＲＳＥＴ２に及びパルス幅制御器ＰＷＭに供給する。増幅器又は比較器ＡＭＰは、制御器ＣＣの入力ＩＮに接続された入力、参照電圧ＶＰＲＯＴに接続された更なる入力及びセット入力ＳＥＴ２に結合された出力を有する。
【００２９】
図１に示されるフライバック変換器の動作は、図２に示される信号波形に関して説明される。
【００３０】
図２Ａ及び２Ｂは、図１のフライバック変換器の動作を説明する波形を示す。図２Ａは、駆動電圧ＤＲを示す。図２Ｂは、接続部Ｊ１における電圧ＶＤと、ダイオードＤ及びキャパシタＣの接続部Ｊ２における電圧ＶＰとを示す。
【００３１】
瞬間ｔ１において、パルス幅制御器ＰＷＭは、セット／リセット・フリップフロップＳＲ１をセットし、駆動信号ＤＲはＨＩＧＨになる。主スイッチＭ１は、導通性になり、電圧ＶＤは、ＬＯＷになる。通常、瞬間ｔ１は、発振器ＯＳＣによって発生されるクロックパルスの固定数（通常は１）を計数することにより、パルス幅制御器ＰＷＭによって決定される。
【００３２】
通常動作において、セット／リセット・フリップフロップＳＲ１は、瞬間ｔ２において、ＲＳＥＴ１１入力を介して、パルス幅制御器ＰＷＭによってリセットされ得る。パルス幅制御器ＰＷＭは、変化する負荷ＬＯにおいて出力電圧ＶＯが安定化されるように、駆動信号ＤＲのデューティーサイクルを制御する。デューティーサイクルの制御は、出力電圧ＶＯの値を直接用いることにより、周知の手法で実現され得る。代わりとしては、主スイッチＭ１を通る電流に応答して、デューティーサイクルを制御することも周知である。セット／リセット・フリップフロップＳＲ１は、主スイッチＭ１を通る電流が、出力電圧ＶＯに依存する参照レベルを超える場合、リセットされ得る。
【００３３】
ここで、主スイッチＭ１は、不導通性になり、電圧ＶＤは、急激に上昇する。瞬間ｔ２からｔ３まで続く期間におけるＶＰＥＡＫの値を有する初期オーバーシュートの後に、期間ｔ３からｔ４の間において、ダイオードＤ１は、導通性になり、電圧ＶＤは、値ＶＩＮ＋ｎ＊ＶＯに安定化し、ここにおいて、ｎは、１次側巻線Ｌの回転の数と２次側巻線ＬＳの回転の数との間の比率である。瞬間ｔ４において、ダイオードＤ１は、導通を止め、電圧ＶＤは、駆動信号ＤＲが再び主スイッチＭ１に導通させる瞬間ｔ５に次の周期が開始するまで継続するリンギング（ｒｉｎｇｉｎｇ）を示す。瞬間ｔ１からｔ２までの期間は、主スイッチＭ１のオン期間として言及され、瞬間ｔ２からｔ５までの期間は、主スイッチＭ１のオフ期間として言及される。
【００３４】
セット／リセット・フリップフロップＳＲ２は、パワー・オン・リセット回路ＰＯＲによってリセットされ得、保護入力ＩＮにおける電圧が参照レベルＶＰＲＯＴを超える場合にセットされ得る。セット／リセット・フリップフロップＳＲ２のセットは、ＲＳＥＴ１２入力を介してセット／リセット・フリップフロップＳＲ１をリセットし得る。したがって、本発明に従うフライバック変換器のこの実施例において、主スイッチＭ１は、過電圧が検出されるどのような場合でもスイッチオフされる。フライバック変換器は、パワー・オン・リセットが発生され、セット／リセット・フリップフロップＳＲ２がリセットされる後にのみ、通常動作を再開する。固定時間の遅延の後、又は、スイッチＭ１の両端の電圧が保護を起動したレベル（第１保護レベル）より低いレベル（２つの保護レベルが図３に関して説明されるように使用可能である場合、第２保護レベル）へ低下する場合、フライバック変換器を再起動することも可能である。
【００３５】
図１に示されるような、本発明に従う測定回路ＭＣの実施例の動作は、抵抗器Ｒの抵抗に依存する。
【００３６】
抵抗器Ｒ（並びに抵抗器Ｒ１及びＲ２）が、高い電気抵抗を有する場合、ダイオードＤ及びキャパシタＣは、ピーク検出器として働き得、電圧ＶＰは、図２Ｂに示されるような、接続部Ｊ１における電圧ＶＤの最大値に略等しくあり得る。この電圧ＶＰを用いる過電圧保護は、直流入力電圧ＶＩＮと、１次側巻線Ｌに変換される出力電圧ｎ＊ＶＯと、ピーク電圧ＶＰＥＡＫの合計に反応し得る。したがって、制御器ＣＣは、出力電圧ＶＯ又は入力電圧ＶＩＮが高過ぎる場合にも働く。
【００３７】
抵抗器Ｒの電気抵抗が比較的低い場合、キャパシタＣは、より早く放電され得る。それでもなお、瞬間ｔ２からｔ３まで継続する時間において電圧ＶＰの最大値を測定することは可能である。更に、ダイオードＤ１が導通性である期間において又はこの期間の終わりにおいて、キャパシタＣは、電圧ＶＰが値ＶＩＮ＋ｎ＊ＶＯに達するまで放電され得る。オン期間ＴＯＮの間又はこの期間の終わりにおいて、キャパシタＣは、放電され得、電圧ＶＰは、直流入力電圧ＶＩＮを示し得る。このようにして、抵抗器Ｒの比較的低い電気抵抗において、制御器ＣＣは、異なる瞬間での、フライバック変換器における異なる電圧についての入力を受け得る。このことは、過電圧の状況に対処する賢明な手法を可能にする。例えば、高過ぎるＶＩＮの値が検出される場合、制御器ＣＣは、主スイッチＭ１をスイッチオンしないこともあり得る。又は、高過ぎる電圧ＶＰの値が瞬間ｔ２からｔ３までの期間において検出される場合、駆動信号ＤＳのデューティーサイクルは、減少される。フライバック変換器は、直流入力電圧ＶＩＮが十分に低い値に達する場合、再開され得る。
【００３８】
図３は、フライバック変換器の制御回路の実施例を示す。
【００３９】
制御器ＣＣは、スイッチＳ１及び電流／電圧変換器ＩＶＣの直列接続を有する。当該直列接続は、制御器ＣＣの入力ＩＮと図３において接地である参照電位との間において結合される。第１比較器ＡＭ１は、スイッチＳ１が開いている場合に、入力ＩＮにおける測定信号ＭＳを第１参照電圧ＶＲ１と比較する。第２比較器ＡＭ２は、スイッチＳ１が閉じられている場合に、電流／電圧変換器ＩＶＣの出力における電圧Ｖ２を第２参照電圧ＶＲ２と比較する。比較器ＡＭ１及びＡＭ２の出力は、２つの異なる保護アクションを制御するのに用いられる。
【００４０】
この配置は、２つの保護レベルを可能にする。スイッチＳ１が閉じられる場合、第１抵抗器Ｒ１（図１を参照）を通る電流は、測定され、第２参照レベルＶＲ２と比較される。この電流が第２参照レベルより大きい場合、第１保護が有効にされる。スイッチＳ１が開いている場合、抵抗器Ｒ１及びＲ２によって形成された電圧分割器を介して測定された電圧ＶＰ（図１を参照）は、制御器ＣＣの入力ＩＮにおいて存在し、第１参照レベルＶＲ１と比較される。第２保護は、入力ＩＮにおける電圧が、第１参照レベルＶＲ１を超える場合に、有効にされる。このようにし、第１保護レベルは、第１抵抗器の値を用いてセットされ得、第２保護レベルは、第１及び第２抵抗器の値の比率によってセットされ得る。
【００４１】
上述の実施例は、本発明を制限するよりも寧ろ例証するものであり、当業者が、添付の請求の範囲から逸脱することなく、多くの代わりの実施例を設計することが可能であり得ることを注意しなければならない。
【００４２】
例えば、当該実施例は、フライバック変換器に関するが、本発明は、電力変換器の他のトポロジーにおいても同じ有利な点に達し得る。
【００４３】
請求項における、括弧記号の間に位置するいかなる参照符号も、請求項を制限するように解釈されてはならない。「有する（ｃｏｍｐｒｉｓｉｎｇ）」という単語は、請求項に記載されるもの以外の要素又はステップの存在を除外しない。本発明は、いくつかの別個の要素を有するハードウェアと用いて、及び、適切にプログラムされた計算機を用いて実行され得る。いくつかの手段を列挙する装置の請求項において、これらの手段のいくつかは、１つの同一のハードウェアの項目によって実施され得る。ある対策のいくつかが相互に異なる独立した請求項において挙げられているという単なる事実は、これらの対策の組合せが、有利に用いられ得ることがないということを示さない。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明の実施例に従う、フライバック変換器の図を示す。
【図２Ａ】図２Ａは、図１のフライバック変換器の動作を説明する波形を示す。
【図２Ｂ】図２Ｂは、図１のフライバック変換器の動作を説明する波形を示す。
【図３】図３は、フライバック変換器の制御回路の実施例を示す。
【図１】
2006506035.tif 000003
2006506035.tif 000004
【図３】
2006506035.tif 000005
【国際調査報告】
2006506035.tif 000006
2006506035.tif 000007
2006506035.tif 000008