(57)【要約】本発明は、集積回路、および対応する集積回路パッケージに関する。この集積回路、および対応する集積回路パッケージは、テストされる集積機能回路（１）と，テスト結果を得るために機能テストを行なうテスト装置（３Ａ）を機能回路（１）に接続するテストインターフェース（ＴＩ）とを有する。集積自己マーク装置（２）は、テスト結果に基づいて自動的にマークを作るようになっている。従って、集積半導体回路のテストに関わる費用を、著しく低減することができる。
2006510209.tif 000002
【特許請求の範囲】
【請求項１】
テストされる集積機能回路（１）と、テスト結果を得るために、機能回路（１）の機能テストを行なうテスト装置（３Ａ；３Ｂ）を機能回路（１）に接続するテストインターフェース（ＴＩ，ＥＴＩ）とを有する集積回路において、
テスト結果に基づいてマークを作る集積自己マーク装置（２）を備えていることを特徴とする集積回路。
【請求項２】
集積自己マーク装置（２）は、マークを作るマーク部材（Ｍ）と、マーク部材（Ｍ）を活性化させるマーク部材活性化ユニット（４，Ｒ；Ｅ１，Ｅ２）とを有することを特徴とする請求項１に記載の集積回路。
【請求項３】
上記マークが非揮発性のマークであることを特徴とする請求項１または２に記載の集積回路。
【請求項４】
マーク部材（Ｍ）が感熱性のマーク部材であり、マーク部材活性化ユニットが、熱の変化を誘発することを特徴とする請求項２または３に記載の集積回路。
【請求項５】
マーク部材（Ｍ）が電界感応性マーク部材であり、マーク部材活性化ユニットが、電界（Ｅ）の変化を誘発することを特徴とする請求項２または３に記載の集積回路。
【請求項６】
マーク部材（Ｍ）が、光学的に読み取り可能なマークを作る光学マーク部材であることを特徴とする請求項２ないし５のいずれか１項に記載の集積回路。
【請求項７】
マーク部材（Ｍ）が、磁気的に読み取り可能なマークを作る磁気マーク部材であることを特徴とする請求項２ないし６のいずれか１項に記載の集積回路。
【請求項８】
マーク部材（Ｍ）が、電気的に読み取り可能なマークを作る電気マーク部材であることを特徴とする請求項２ないし７のいずれか１項に記載の集積回路。
【請求項９】
テスト装置が、外部テストユニット（３Ｂ）、および／または、集積自己テストユニット（３Ａ）を有することを特徴とする請求項１ないし８のいずれか１項に記載の集積回路。
【請求項１０】
集積自己マーク装置（２）が、集積機能回路（１）のテストの部分結果に応じて、マーク部分を作る複数の自己マーク装置部分を有することを特徴とする請求項１ないし９のいずれか１項に記載の集積回路。
【請求項１１】
テスト結果をバッファに格納する非揮発性のメモリ部を有することを特徴とする請求項１ないし１０のいずれか１項に記載の集積回路。
【請求項１２】
請求項１ないし１１のいずれか１項に記載の集積回路（ＩＣ）をパッケージ（５）中にパッケージ化して有する集積回路パッケージにおいて、
少なくとも自己マーク装置（２）の領域（６）中で、パッケージ（５）が、集積回路（ＩＣ）上のマークを読み取りの可能である材料を有することを特徴とする集積回路パッケージ。
【請求項１３】
パッケージ（５）が、少なくとも自己マーク装置（２）の領域（６）中で、光学的透過性を有することを特徴とする請求項１２に記載の集積回路パッケージ。
【請求項１４】
パッケージ（５）が、少なくとも自己マーク装置（２）の領域（６）中で、磁気に対して透過性を有することを特徴とする請求項１２または１３に記載の集積回路パッケージ。
【請求項１５】
集積回路（ＩＣ）中のテストインターフェース（ＴＩ，ＥＴＩ）が、パッケージ（５）上の接続端子（７）によって駆動されることを特徴とする請求項１２ないし１４のいずれか１項に記載の集積回路パッケージ。
【請求項１６】
テストされる集積回路（ＩＣ）と、テスト結果を得るために、集積回路（ＩＣ）の機能テストを行なうテスト装置を集積回路（ＩＣ）に接続するテストインターフェース（７）とを有する集積回路パッケージにおいて、
パッケージ（５）中に構成された、テスト結果に基づいてパッケージ用のマークを作る自己マーク装置パッケージを有することを特徴とする集積回路パッケージ。
【請求項１７】
自己マーク装置パッケージが、請求項２ないし１１のいずれか１項に記載の集積自己マーク装置（２）のように設計されていることを特徴とする請求項１６に記載の集積回路パッケージ。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、集積回路、およびこの集積回路に対応する集積回路パッケージに関し、特に、テスト性を向上させた集積回路に関する。
【０００２】
テスト工程は、半導体の集積回路、およびこの集積回路をパッケージ化し搭載するように製造する際に、品質保証のために重要となる。このテスト工程は、半導体ウェハー上からまだ分断されていないチップの作動測定、および、最終製品としてパッケージ化された半導体チップパッケージの最終テストである。これらの半導体集積回路またはチップのテスト費用、および、最終的に搭載され、パッケージ化された集積回路パッケージのテスト費用は、半導体製造コストのかなりの割合を占めている。
【０００３】
半導体集積回路の集積密度は常に上昇している。そのため、安価で、迅速で、信頼性のある生産テストを行なうに当たって、一連の問題が生じている。まず、半導体集積回路の内部部品の数が、パッケージ上にある接続端子の数に対して、比較にならないほど速い速度で増加している。この内部部品の数の増加により、特に、可観測性に問題が生じる。また、全般に、システム周波数が上がっているために、作動中のテストには、より高価な高性能のテスターが必要となっている。同様に、例えば、クロック周波数が、システム中の集積メモリ中のメモリセルの数に比べて上昇していない。これにより、例えば、同じテストアルゴリズムに対するテスト時間が長くなり、製品毎のテストコストが上昇している。
【０００４】
また、様々な規格が存在する現状下で、テスト結果を一貫して伝えることは、物流面において困難となっている。特に、例えば、切り分けたウェハーの製造および搭載に、異なる下請け業者が関係している場合には、困難である。
【０００５】
テスト時間、テストコスト、および物流コストの低減は、回路設計、テストの概念、テスターの設計、搭載に関する設計、および物流のすべてを総合的に取り組むことにより効果的に実現できる。
【０００６】
このようなテスト方法の改良は、例えば、ヨーロッパ特許ＥＰ  １  １７８  ３２３号公報中に記載されている。この記載によると、テストされる各集積回路が、集積自己テストユニット（ＢＩＳＴ）を有し、自己テストのテスター結果を見るより早い段階で、自己テストが行なわれている。
【０００７】
図１は、これらの従来の方法で、半導体ウェハーＷ上に複数の半導体集積回路ＩＣを有する形態の半導体ウェハーＷの概略平面図である。この場合、半導体ウェハーＷ上の全ての集積回路ＩＣに、ウェハー面に電源電圧が供給されると、複数の集積回路ＩＣ中に設けられた自己テストユニットが、同時に自己テストを行なうことができる。しかし、この場合、得られたテスト情報またはテスト結果を読み取るために、個別に接触が必要となり、
欠陥のある集積回路ＩＣは、作動不良時のテスト結果を用いて、この後で、通常の方法でマークされることになる。
【０００８】
ここで述べる通常のマーク方法とは、「インク付け」で、機能欠陥を有する集積回路は、インクで点をつけられ、後に搭載されたユニットでの選択基準により、マークされたチップは取り除かれる。
【０００９】
ここで、特に、「自己テストユニット（ＢＩＳＴ：内蔵型自己テスト）」が使用される場合、テスト結果をメモリ中に格納せねばならない、という点が欠点である。この格納は、電気的に揮発性のある読み取り可能なメモリ、または、電気的に非揮発性の読み取り可能なメモリにおいて可能であるが、揮発性のあるメモリでは、常時給電する必要がある。また、非揮発性メモリでは、生産コストが上昇し、標準的な供給電圧に比べて必要な電圧が上昇してしまう。
【００１０】
この理由により、特にウェハーテストにおけるＢＩＳＴ方法または自己テスト方法のみの使用は、コスト的には非常に利点が大きいのだが、一般的にはまだ行なわれていない。これは、自己テストを行なった後で、各半導体集積回路または各チップＩＣを、再度テスターと接触させ、その結果を判断する必要があるためである。そして、その結果、この処理および接触時間のために、テスト時間の大部分が取られ、このテスト費用のために、自己テスト方法（ＢＩＳＴ方法）の利点が、著しく低減されてしまうからである。
【００１１】
したがって、本発明の目的は、テスト性を向上させた、特に、テスト費用を低減した集積回路を提供し、この集積回路に対応する集積回路パッケージを提供することである。
【００１２】
本発明によれば、この目的は、集積回路に関しては、請求項１の特徴により達成され、集積回路パッケージについては、請求項１２および請求項１６の特徴により達成される。
【００１３】
特に、テスト装置から得られたテスト結果に基づいてマークをつけるために、集積自己マーク装置を使うことにより、通常、外部マーク装置を使用してつけられるマークが、初めて自動的に集積回路によりつけることができる。
【００１４】
好ましくは、集積自己マーク装置は、マークを作るマーク部材と、マーク部材を活性化させるマーク部材活性化ユニットとを有する。これにより、第１に、マークを簡単に行なうことができ、第２に、既存のシステムを引き続き使って、マークを特定することができる。
【００１５】
好ましくは、マークが非揮発性のマークであり、マーク部材が、光学的に読み取り可能なマークを作る光学マーク部材および／または磁気的に読み取り可能なマークを作る磁気マーク部材および／または電気的に読み取り可能なマークを作る電気マーク部材であることが好ましい。第１の場合および第２の場合では、マークは、非接触状態で検知され、すなわち、いかなる接触を行なうこともなく検知できるので、時間的な面で有利である。
【００１６】
テスト装置は、集積自己テストユニットを有することが好ましく、これにより、特に冒頭で述べたテスト方法の場合に、テスト時間を著しく短縮できる。同様に、集積自己テストユニットに加えて、または、これに代えて、テスト装置として、外部テストユニットを用いることも可能で、これにより、より複雑なテスト結果も評価することができる。
【００１７】
さらに、集積自己マーク装置が、集積機能回路のテストの部分結果に応じて、マーク部分を作る複数の自己マーク装置部分を有することも可能である、これにより、テストされた集積回路を分類することも可能になる。
【００１８】
また、集積回路は、テスト結果をバッファに格納する非揮発性のメモリ部を有することも可能である。これにより、ウェハーテストおよびそれに続く製品テストなどの「多段階でのテスト」を別途構成することも可能になる。
【００１９】
集積回路パッケージに関しては、集積回路は、好ましくはパッケージ中にパッケージ化されることが好ましく、パッケージが、少なくとも自己マーク装置の領域で集積回路上のマークを読み取り可能である材料を有することが好ましい。これにより、搭載された集積回路のマークは、ウェハー段階のみならず、製品段階でも、同じ自己マーク装置を用いて自動的につけられる。
【００２０】
パッケージは、光学的な透過性を有するか、または、自己マーク装置の領域に検査窓を有する。
【００２１】
上述に代えて、または、上述に追加して、集積回路パッケージは、パッケージ中に構成された、テスト結果に基づいて分割パッケージ用のマークを作る自己マーク装置パッケージを有することも可能である。自己マーク装置パッケージが、集積回路中の集積自己マーク装置と同じように設計されているこれにより、パッケージテストは、さらに改善される。
【００２２】
これ以外の従属請求項は、本発明のさらなる有用な改善点の特徴を記載している。
【００２３】
以下に、図面を参照した代表的な実施形態を用いて、本発明をより詳細に説明する。
【００２４】
図２は、集積回路の実施形態１に基づく概略を示すブロック図である。図２に示す集積回路は、例えば、図１に示す他の集積回路ＩＣと共に半導体ウェハーＷ上に置かれている。この集積回路は、すでに、切り分けられた後の個々の半導体チップ、または、切り分けられた後の個々の集積回路ＩＣの形態をすでに備えていても良い。
【００２５】
図２によれば、集積回路ＩＣは、テストされる集積機能回路１と、この機能回路１をテスト装置に接続するテストインターフェースＴＩとを備えている。テスト装置として、自己テストを実施するために、一般に集積回路中に設けられる集積自己テストユニット（ＢＩＳＴ；内蔵型自己テスト装置；Built In Self Test）３Ａを、少なくとも１つ有する。この自己テストユニット３Ａを作動させるために、または、自己テスト中に別のデータを自己テストユニット３Ａに供給するために、例えば、外部テストインターフェースＥＴＩを用いても良い。この場合、テストインターフェースＴＩは、テスト装置によって送信される刺激データおよび機能回路によって送信される応答データを送信する。
【００２６】
自己テストユニット３Ａの形態を持つテスト装置では、テスト結果を得るために、集積機能回路１で機能テストを行なう。この機能回路は、例えば、メイン論理回路であり、テスト結果は、「合格／不合格」というだけの簡単なものである。
【００２７】
図２に示す集積回路ＩＣは、さらに、「集積自己マーク装置２（ＳＭＶ）」を備えている。自己マーク装置２（ＳＭＶ）は、テスト装置または自己テストユニット３Ａから得られたテスト結果を元に、マークをつける。
【００２８】
得られたテスト結果は、図中点線で示した別のインターフェースＴＯ（テスト出力）により、選択的に外部に渡されることもある。これにより、テスト結果を、さらに電気的に評価することもできる。
【００２９】
好ましくは半導体集積回路の表面上にマークをつける集積自己マーク装置２によって、テスト結果を得ることができる。これにより、自己テストの実施後に、別の接触によってテスト結果を読み取る必要も評価する必要もない。さらに、得られたテスト結果および別の接触によって接続された半導体回路に基づいてマークをつける必要もなくなる。
【００３０】
特に、冒頭で述べたテスト方法、つまり、複数の集積回路について、実際にウェハー段階で同時に自己テストを行なうテスト方法では、各集積回路ＩＣに同時にマークをつけることにより、平行作業性を高めることができる。この結果、テスト時間とテスト費用とを、著しく低減することができる。
【００３１】
図３は、集積回路の実施形態２の簡略ブロック図である。図３中、上述の参照符号と同じ参照符号は、同じまたは対応する部材を示し、以下に再度説明しない。
【００３２】
図３では、本発明は、さらに、外部テスト方法を用いている。この図では、テスト装置として、集積自己テストユニット３Ａを有さず、外部テスター３Ｂのみを有する。外部テスター３Ｂも、テストインターフェースＴＩを介して、テストされる機能回路１に接続されている。この場合も、テストインターフェースＴＩは、テスト装置が送る刺激データと、機能回路が送る応答データとを伝送する。
【００３３】
外部テストユニット３Ｂも、刺激データおよび応答データを基に、テスト結果を受け取り、テスト結果インターフェースを介して、これらのデータを集積回路、とりわけ集積回路中の集積自己マーク装置２に送る。この場合でも、集積自己マーク装置２は、このテスト結果に基づいて、集積回路ＩＣ上にマークをつける。
【００３４】
この実施形態２では、テスト方法中におけるＢＩＳＴまたは自己テストの割合は増える。しかしながら、半導体集積回路は、相変わらず、外部テストユニット３Ｂおよびこれに対応する外部テスト方法を利用して、有用にチェックされるように、実際の開発では考慮される。
【００３５】
また、図２で図示した内部自己テストユニット３Ａと、図３で図示した外部テストユニット３Ｂとを組み合わせることが可能であり、実施形態３ではこれを適切に行なっている（不図示）。ここでは、機能回路１の部分または集積回路ＩＣの部分を、外部テストユニット３Ｂでチェックし、集積回路ＩＣのその他の部分を、集積自己テストユニット３Ａでチェックする。
【００３６】
特に、自己テストユニット３Ａを用いた場合は、冒頭で述べ、図１で示した平行作業テストの概念の適用が適切になる。
【００３７】
図４Ａ〜図４Ｃは、例えば図２または図３で図示した集積回路ＩＣ中に設けられた、集積感熱性自己マーク装置を示す概略平面図および概略断面図である。
【００３８】
図４Ａは、集積自己マーク装置２の実施形態１を示す概略平面図である。この自己マーク装置２は、例えば、集積回路ＩＣの表面上であって集積回路ＩＣの最上層中に設けられる。
【００３９】
図４Ａによれば、集積自己マーク装置２は、実際にマークを作る感熱性のマーク部Ｍと、マーク部材Ｍを活性化させるマーク部材活性化ユニットとを有する。また、図４Ａによれば、感熱性マーク部材Ｍは、熱エネルギーを用いて、または、熱の変化に基づいて活性化されるので、マーク部材活性化ユニットは、「熱マーク部材活性化ユニット」である。
【００４０】
例えば、熱マーク部材活性化ユニットは、接続電極４を有し、これらの接続電極４は、導電性の相互連結部（または抵抗構造）Ｒを用いて、互いに接続されている。
【００４１】
図４Ｂは、図４ＡのＡ−Ｂに沿った概略断面図である。上述と同じ参照符号は、上述と同じまたは対応する部材を示し、以下に再度説明しない。
【００４２】
図４Ｂによれば、熱マーク部材活性化ユニットは、半導体集積回路ＩＣ中の最上部の相互連結部面または金属面中で、蛇行した相互連結部領域の形態を取り、最終絶縁層（または保護層）Ｉを用いてマーク部材Ｍから分離され、距離を置かれている。
【００４３】
最も単純な構成の場合、熱マーク部材活性化ユニットは、マーク部材Ｍの近傍にあり、電流が流れることによって加熱される導電性相互連結部Ｒを有する。例えば半導体集積回路ＩＣに欠陥がある場合、テスト結果を接続電極４に与えるために、大電流が相互連結部Ｒに与えられ、その結果、相互連結部（または抵抗部材）Ｒの抵抗に基づいて、加熱が行なわれる。この熱の温度Ｔが、マーク部材Ｍの領域で、マーク部材Ｍが第１状態から第２状態へ移行する臨界温度ＴUを越えれば、マーク部材Ｍ中のこの状態変化により、半導体集積回路ＩＣに所望のマークがつけられる。
【００４４】
図４Ｃは、感熱性の自己マーク装置２の実施形態２の、Ａ−Ｂに沿った概略断面図である。上述と同じ参照符号は、上述と同じまたは対応する部材を示し、以下に再度説明しない。
【００４５】
図４Ｃ中（図４Ａ中、点線で示した）保護層の開口０が、マーク部材活性化ユニットまたは抵抗部材Ｒの領域中に設けられている。そして、マーク部Ｍは、直接または非常に薄い絶縁層を介して、相互連結部（または抵抗部材）Ｒ上に設けられる。これにより、温度を上昇させる抵抗部材Ｒと、マーク部材Ｍとの間で、熱結合が増す。
【００４６】
このような開口は、用いる絶縁層（または保護層）Ｉに応じて異なる従来のエッチング方法にて設けられる。
【００４７】
このような集積熱自己マーク装置を設けるために、通常の製造方法として、例えば、ＣＭＯＳ回路を設ける。その後、従来の方法により最上部の金属面中で抵抗部材Ｒを、例えばフォトリソグラフィでパターン化し、最後に、マーク部材Ｍとして適した物質を滴下・塗布する。マーク部材Ｍは、例えば、インクジェットプリント方法、化学堆積法（ＣＶＤ、化学気相堆積）、またはスパッタリング（ＰＶＤ、物理的気相堆積）などにより塗布される。ここでの必要条件は、抵抗構造Ｒとの十分な熱結合を行なうことができればよい。
【００４８】
マーク部材Ｍとして用いる適切な物質または材料の例としては、臨界温度ＴUで、色が変化する感熱性染料であれば何でもよい。例えば、マーク材Ｍとして、カルコゲニドフィルムを用いることができる。このカルコゲニドフィルムについては、Giacomelが１９８８年に、"Eraseable optical memory employing a marman effect phase-change erasing in a chalcogenide film(カルコゲニドフィルム中で、マルマン効果を用いた相転移消去を行なう、消去可能な光学メモリ)"中で記載している。このような層または材料は、臨界温度ＴU＝２００℃で、弱い反射性相から高い反射性結晶相へと相変位を行なう。この変化は、例えばレーザ検出器またはＣＣＤカメラを用いて光学的に評価される。
【００４９】
同様に、液晶（ＬＣ）およびその他の物質も、光学的に読み取り可能なマークを施す光学マーク部材として適切である。
【００５０】
これらの光学マーク部材によって、単純な「合格／不合格」の情報を直接示すことができる。これゆえに、自己マーク装置２は、通常必要な「インク処理」工程および「インク処理」装置と置き換えることができる。ここで、マーク部材Ｍがつけたマークは、既存の評価システムにより評価することができる。従って、コスト高を防止して、既存の生産工程に組み入れることができる。
【００５１】
上述のように、光学的に読み取り可能なマークを設ける光学マーク部材の代わりに、図４Ａ〜図４Ｃ中の熱マーク部材活性化ユニットと連結した磁気マーク部材を同様に用いて、磁気読み取りマークを設けることも可能である。
【００５２】
この場合、本実施形態の光学マーク部材の代わりに、磁気マーク部材Ｍを、図４Ｂでのように保護層Ｉによって距離をあけて、抵抗構造Ｒの付近に設けるか、もしくは、図４Ｃでのように、抵抗構造Ｒの直接上または非常に薄い絶縁層（不図示）を介して抵抗構造Ｒの上に設ける。
【００５３】
このような磁気マーク部材は、例えば、強磁性物質または強磁性材料から成り、絶縁層Ｉ上に、または、抵抗構造Ｒの直上に予め磁化した形態で塗布される。ここで、磁気マーク部材Ｍは、予め磁化された強磁性物質の特性を利用し、臨界温度ＴUより高い温度に暖められることにより、静的磁性を高めて常磁性体になる。
【００５４】
このような磁気マーク部材Ｍに適した材料は、例えば、ニッケル（ＴU（Ｎｉ）＝６４９Ｋ）、ガドニウム（ＴU（ＧＤ）＝３０２Ｋ）、および様々な合金である。
【００５５】
磁気マークを読み取る場合は、光学読み取りとは異なり、例えば、レーザまたはＣＣＤカメラを用い、像処理およびパターン認識を行ない、ハードディスクドライブの場合に知られているように、マーク部材Ｍの上方に配されているイルまたは磁気センサーを用いる。この方法の利点も、非接触性の読み取り方法であることで、高速であり、材料を保護し、マークは見えないことである。
【００５６】
また、マーク部材Ｍとして磁気材料が選択された場合、ＭＲＡＭメモリで知られている、「巨大磁気抵抗」材料を用いることも可能であり、この場合、ＭＲＡＭメモリと同様に、材料が活性化される。
【００５７】
さらに、電気マーク部材Ｍとして、例えば、相互連結部ヒューズ、および誘導体のアンチヒューズなどを使用することも可能である。なお、電気マーク部材は、接触が必要であるという欠点がある。
【００５８】
図５Ａおよび図５Ｂは、集積電界感応性自己マーク装置の簡略平面図および簡略断面図である。図中、上述の参照符号と同じ参照符号は、図４Ａ〜図４Ｃと同じまたは対応する部材を示し、以下に再度説明しない。
【００５９】
図５Ａおよび図５Ｂには、集積電界活性化自己マーク装置２が示されている。電界感応性マーク部材Ｍの活性化は、この場合、温度変化によって起こるのではなく、電界の変化によって起こる。
【００６０】
図５Ａに示すマーク部材活性化ユニットは、互いに距離をあけて設けられた第１電極Ｅ１および第２電極Ｅ２を有する。これらの２つの電極は、それぞれ、接続電極４に接続されている。電圧または陽性の結果を与える場合、例えば櫛が交互に配置されたような配置の電極Ｅ１およびＥ２に電界Ｅが与えられ、電界Ｅが、電界活性化マーク部材Ｍ中で変化を起こす。
【００６１】
図５Ｂ中においても、電極Ｅ１・Ｅ２は、最上部の相互連結部表面または金属表面に形成され、例えば、図５Ａで示した櫛のような構成を有する。この場合も、マーク部材Ｍは、マーク部材活性化ユニットまたは電極Ｅ１・Ｅ２から、絶縁層（または保護層）Ｉにより分離され、または距離をあけていてもよい。しかし、マーク部材Ｍは、電極Ｅ１・Ｅ２の直接上に設けられているか、または、非常に薄い(不図示の)絶縁層のみを介して電極Ｅ１・Ｅ２から分離されていることが好ましい。
【００６２】
このような電界活性化マーク部材または電界感応性マーク部材Ｍに用いられる材料としては、例えば、液晶ディスプレイで知られている液晶（ＬＣ）などがある。
【００６３】
これ以外の電界感応性材料としては、例えば、電気泳動物質（電子インク）が挙げられる。これについては、例えば、１９９９年に、Smithが、"Electrostatic discharge indicator(静電放電インディケータ)"中に記載し、同年、Comiskeyが、"Method of manufacturing of a discrete electronic device（分散型電子装置の製造方法）"中に記載している。
【００６４】
特に冒頭で述べたテスト方法である自己テストにおいては、電力が供給されるが、マーク部材Ｍとして用いられる材料は、好ましくは不揮発性のマークをつける材料である。すなわち、電力が供給されない場合でも、光学的、磁気的、または電気的特性を変えた後で、元の状態に戻ることはない材料である。このように、電源接続が切断された後も、集積回路は、マークが消去されることなく、これを保持する。
【００６５】
さらに、複数の自己マーク装置部分を用いて、集積回路ＩＣ中の集積機能回路から得られた複数のテスト結果部分に基づいて、複数のマーク部分を、つけることができる。より具体的に述べると、上述した複数の自己マーク装置２を、図４および図５で示したように、集積回路ＩＣの表面上に設け、分類を追加することも可能である。
【００６６】
より詳しく述べると、例えば、チップ速度の等級を光学的にまたは磁気的に、自動的に印すことが可能である。同様に、光学的にまたは磁気的に、集積回路のメモリサイズまたは音声品質の等級を印すことも可能である。
【００６７】
また、上述の（好ましくは非揮発性の）マーク部材Ｍに加えて、電気的に読み取り可能な非揮発性メモリ、例えば、ＥＥＰＲＯＭ、ＦｌａｓｈＰＲＯＭ、磁気ＲＡＭ（ＭＲＡＭ）、強誘電性ＲＡＭ（ＦＲＡＭ）、およびカルコゲニドメモリ（オーボニックメモリ）を用いることも可能である。これにより、特に自己テストユニット（ＢＩＳＴ）が用いられた場合、前の回のテストで得られたテスト結果は、バッファに保存される。これにより、例えば、複数段階でテストを行なうことが可能で、まず、ウェハー段階で、次に製品段階で別々にテストを行なうことが可能である。
【００６８】
この場合、各テストについて、それぞれ専用のマーク部材（部分）Ｍが使用され、この各専用のマーク部材は、「担当の」テスト工程においてのみ活性化される。
【００６９】
図６は、集積回路パッケージの簡略平面図である。図１〜図５中と同じまたは対応する部材は同じ参照符号で示し、以下に繰り返して説明しない。
【００７０】
本発明の別の利点は、製品テストに使用した場合、または、最終的に搭載されたパッケージ中で使用された場合に得られる。
【００７１】
図６中、本発明の集積回路ＩＣは、例えば、複数の接続端子７を有する製品パッケージ５中にパッケージ化される。したがって、自己マーク装置２は、製品テストまたはパッケージテスト用に用いられ、パッケージ（５）への最終的な搭載またはパッケージ化が行なわれた後で、再度外部テストおよび／または自己テストが順次行なわれる。
【００７２】
この場合、集積回路ＩＣの内部テストインターフェースＴＩまたは外部テストインターフェースＥＴＩは、製品パッケージ５の（特にこの目的のために設けられた）接続端子７に接続される。すなわち、最終的に搭載されまたはパッケージ化された集積回路ＩＣに対しても、機能テストを行なうことができる。
【００７３】
磁気マーク部材または電気マーク部材を用いる場合、通常のプラスチック材料を用いて製品パッケージ５を作ることも可能である。
【００７４】
しかし、自己マーク装置２中に光学マーク部材を用いる場合には、パッケージ５は、少なくとも自己マーク装置２の領域中に、集積回路ＩＣのマークが読み取り可能である材料を含まねばならない。
【００７５】
したがって、例えば、光学的に透過性のあるプラスチックパッケージを用いたり、光学的に透過性のある材料からなる窓６が、パッケージ５中の自己マーク装置２の領域中に設けられる。
【００７６】
同様に、磁気マーク部材を用いる場合には、パッケージ５は、少なくとも自己マーク装置２の領域６中で、磁界に対して透過性を有さねばならない。
【００７７】
不図示の別の実施形態では、集積回路のパッケージが、（集積回路ＩＣ中の自己マーク装置２に匹敵する）自己マーク装置パッケージを含むことも可能である。この自己マーク装置パッケージは、パッケージ５の表面領域に設けられ、テスト結果に基づいてパッケージのマークを作るのに適している。
【００７８】
この場合、自己マーク装置パッケージの設計は、本質的には、上述の自己マーク装置２の設計と同じであるので、以下に繰り返して説明しない。
【００７９】
本発明は、上で各マーク部材を作るための具体的な材料を挙げて、説明したが、本発明は、これらに限定されるものではなく、同様にマーク部材に適した他の材料を同様の方法で含むこともできる。
【００８０】
同様に、本発明は、感熱性自己マーク装置および電界感応性自己マーク装置に限定されるものではなく、これ以外の相当する自己マーク装置を設けることも可能である。したがって、本発明は、上述した感熱性材料および電界感応性材料のみに限定されるのではなく、同様のマーク部材として適している別の材料を同様の方法で含むことができる。
【図面の簡単な説明】
【００８１】
【図１】従来のテスト方法を説明するための、集積回路を有する半導体ウェハーの簡略平面図である。
【図２】自己マーク装置を有する集積回路の実施形態１の簡略ブロック図である。
【図３】自己マーク装置を有する集積回路の実施形態２の簡略ブロック図である。
【図４Ａ】感熱性自己マーク装置の簡略平面図および簡略断面図である。
【図４Ｂ】感熱性自己マーク装置の簡略平面図および簡略断面図である。
【図４Ｃ】感熱性自己マーク装置の簡略平面図および簡略断面図である。
【図５Ａ】電界感応性自己マーク装置の簡略平面図および簡略断面図である。
【図５Ｂ】電界感応性自己マーク装置の簡略平面図および簡略断面図である。
【図６】集積回路パッケージの簡略平面図である。
【図１】
2006510209.tif 000003
【図２】
2006510209.tif 000004
【図３】
2006510209.tif 000005
2006510209.tif 000006
【図４Ｂ】
2006510209.tif 000007
【図４Ｃ】
2006510209.tif 000008
2006510209.tif 000009
【図５Ｂ】
2006510209.tif 000010
【図６】
2006510209.tif 000011
【手続補正書】
【提出日】平成16年9月15日(2004.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
テストされる集積機能回路（１）と、テスト結果を得るために、機能回路（１）の機能テストを行なうテスト装置（３Ａ；３Ｂ）を機能回路（１）に接続するテストインターフェース（ＴＩ，ＥＴＩ）とを有する集積回路において、
テスト結果に基づいて、磁気的に読み取り可能なマークを少なくとも１つ作る集積自己マーク装置（２）を備えていることを特徴とする集積回路。
【請求項２】
集積自己マーク装置（２）は、磁気的に読み取り可能なマークを作る少なくとも１つの磁気マーク部材（Ｍ）と、マーク部材（Ｍ）を活性化させるマーク部材活性化ユニット（４，Ｒ；Ｅ１，Ｅ２）とを有することを特徴とする請求項１に記載の集積回路。
【請求項３】
上記の磁気的に読み取り可能なマークが非揮発性のマークであることを特徴とする請求項１または２に記載の集積回路。
【請求項４】
磁気マーク部材（Ｍ）が感熱性のマーク部材であり、マーク部材活性化ユニットが、熱の変化を誘発することを特徴とする請求項２または３に記載の集積回路。
【請求項５】
磁気マーク部材（Ｍ）が電界感応性マーク部材であり、マーク部材活性化ユニットが、電界（Ｅ）の変化を誘発することを特徴とする請求項２または３に記載の集積回路。
【請求項６】
電気的に読み取り可能なマークを作る電気マーク部材がさらに設けられていることを特徴とする請求項２ないし５のいずれか１項に記載の集積回路。
【請求項７】
テスト装置が、外部テストユニット（３Ｂ）、および／または、集積自己テストユニット（３Ａ）を有することを特徴とする請求項１ないし６のいずれか１項に記載の集積回路。
【請求項８】
集積自己マーク装置（２）が、集積機能回路（１）のテストの部分結果に応じて、マーク部分を作る複数の自己マーク装置部分を有することを特徴とする請求項１ないし７のいずれか１項に記載の集積回路。
【請求項９】
テスト結果をバッファに格納する非揮発性のメモリ部を有すること特徴とする請求項１ないし８のいずれか１項に記載の集積回路。
【請求項１０】
請求項１ないし９のいずれか１項に記載の集積回路（ＩＣ）をパッケージ（５）中にパッケージ化して有する集積回路パッケージにおいて、
少なくとも自己マーク装置（２）の領域（６）中で、パッケージ（５）が、集積回路（ＩＣ）上のマークを読み取りの可能である材料を有することを特徴とする集積回路パッケージ。
【請求項１１】
パッケージ（５）が、少なくとも自己マーク装置（２）の領域（６）中で、磁気に対して透過性を有することを特徴とする請求項１０に記載の集積回路パッケージ。
【請求項１２】
集積回路（ＩＣ）中のテストインターフェース（ＴＩ，ＥＴＩ）が、パッケージ（５）上の接続端子（７）によって駆動されることを特徴とする請求項１０または１１に記載の集積回路パッケージ。
【請求項１３】
テストされる集積回路（ＩＣ）と、テスト結果を得るために、集積回路（ＩＣ）の機能テストを行なうテスト装置を集積回路（ＩＣ）に接続するテストインターフェース（７）とを有する集積回路パッケージにおいて、
パッケージ（５）中に構成された、テスト結果に基づいて磁気的に読み取り可能なパッケージ用のマークを作る自己マーク装置パッケージを有することを特徴とする集積回路パッケージ。
【請求項１４】
自己マーク装置パッケージが、請求項２ないし９のいずれか１項に記載の集積自己マーク装置（２）のように設計されていることを特徴とする請求項１３に記載の集積回路パッケージ。
【手続補正書】
【提出日】平成16年11月25日(2004.11.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
マーク部材（Ｍ）が、電気的に読み取り可能なマークを作る電気マーク部材、および／または、光学的に読み取り可能なマークを作る光学マーク部材であることを特徴とする請求項２ないし５のいずれか１項に記載の集積回路。
【国際調査報告】
2006510209.tif 000012
2006510209.tif 000013
2006510209.tif 000014
2006510209.tif 000015
2006510209.tif 000016
2006510209.tif 000017