(57)【要約】差分画素検出器における実効差分ダイナミックレンジは、検出される光エネルギーにおける共通モードの寄与による飽和効果を避けることにより、増大される。各光検出器のペアによって生成された光電流は、積分時間Tにわたって、関連コンデンサにより直接積分される。時間T内で、いずれかの積分されたコンデンサ電圧が光検出器におけるVsatに達する前に、少なくとも1つのコンデンサが、所望の差分検出器信号がなおも特定可能であるような電圧にリセットされる。リセットは、差分画素検出器の外部でも、又は内部でも、生成することができる。
2006523074.tif 000002
【特許請求の範囲】
【請求項１】
第一の光検出器、及び関連する第一のコンデンサ、及び、第二の光検出器、及び関連する第二のコンデンサを含む、共通モード成分を持つ光エネルギーにさらされる差分画素検出器における有効差分ダイナミックレンジを増大する方法であって、
(a)積分時間Tの開始時に、前記各コンデンサ上の電圧を固定基準電圧にリセットし、
(b)前記積分時間Tの間、前記第一のコンデンサ内の前記第一の光検出器によって生成された光電流を直接積分し、かつ前記第二のコンデンサ内の前記第二の光検出器によって生成された光電流を直接積分し、及び、
(c)前記積分時間T内で、前記第一のコンデンサ又は前記第二のコンデンサのいずれかの間に生じた電圧が、前記差分画素検出器と関連付けられる飽和電圧Vsatに達する前に、所望の差分画素検出器信号がなおも特定可能であるように、前記コンデンサ上に生じた電圧をリセットする、
ステップを含むことを特徴とする方法。
【請求項２】
ステップ(c)が、前記差分画素検出器の外部の、生成されたリセット信号でリセットすることを含む、
ことを特徴とする請求項1に記載の方法。
【請求項３】
ステップ(c)が、前記第一のコンデンサ又は前記第二のコンデンサ上のいずれかに生じた電圧が、前記飽和電圧に近い電圧に達した時、前記画素内で自動的に生成されたリセット信号でリセットすることを含む、
ことを特徴とする請求項1に記載の方法。
【請求項４】
ステップ(c)が、前記コンデンサ上に生じた前記電圧を電圧Vrefにリセットすることを含む、
ことを特徴とする請求項1に記載の方法。
【請求項５】
前記各コンデンサ間に生じた電圧を検知して、前記各コンデンサ上に生じた電圧を前記Vrefにリセットすること、
をさらに含むことを特徴とする請求項4に記載の方法。
【請求項６】
前記コンデンサの各々の間に生じた前記電圧が、(i)同時に、及び(ii)独立して、から成る群から選択された手法でリセットされる、
ことを特徴とする請求項5に記載の方法。
【請求項７】
ステップ(c)が、前記コンデンサ上に生じた前記電圧を電圧Vrefにリセットすることを含み、
前記積分時間Tの間に前記コンデンサ間に生じた電圧のリセットの数を数えるステップ、
をさらに含み、関連する前記光検出器の実効ダイナミックレンジがn・(Vref-Vsat)+Vfinal であり、ここで、nは前記リセットの数、Vfinalは積分時間Tの終了時における前記コンデンサ上の電圧である、ことを特徴とする請求項1に記載の方法。
【請求項８】
アナログカウンタを使って、前記リセットの数を検知すること、
をさらに含むことを特徴とする請求項7に記載の方法。
【請求項９】
前記第一のコンデンサが、前記第一の光検出器と関連付けられる寄生キャパシタンスであり、かつ、前記第二のコンデンサが、前記第二の光検出器と関連付けられる寄生キャパシタンスであり、
第三のコンデンサを、切換可能に、前記第一のコンデンサと並列に結合できるように提供し、かつ、第四のコンデンサを、切換可能に、前記第二のコンデンサと並列に結合できるように提供し、
前記第三のコンデンサを、切換可能に、前記第一の光検出器から切り離し、かつ、前記第四のコンデンサを、切換可能に、前記第二の光検出器から切り離し、
共通モード成分が実質的に減るように、蓄積された電荷が、前記第三のコンデンサと前記第四のコンデンサとの間で再分配するように、前記第三のコンデンサ及び前記第四のコンデンサを、切換可能に、反転させて、並列に一つに結合する、
ステップをさらに含み、前記所望の差分画素検出器信号がなおも特定可能であり、各リセットが、共通モードの大きさを電圧Vrefのより近くに持ってくる、ことを特徴とする請求項1に記載の方法。
【請求項１０】
前記各光検出器が、フォトダイオード、及びフォトゲートから成る群から選択される、
ことを特徴とする請求項1に記載の方法。
【請求項１１】
各コンデンサ上の電位がVsatに近い電位から離れるように、固定量の電荷を、前記第一のコンデンサ及び前記第二のコンデンサ内に制御可能に注入すること、
を更に含み、前記所望の差分検出器信号がなおも特定可能である一方で、共通モードが抑制されて、飽和を防ぐ、ことを特徴とする請求項1に記載の方法。
【請求項１２】
2つの整合定電流源からの出力を、前記第一のコンデンサ及び前記第二のコンデンサに切換可能に結合することにより、前記固定量の電荷が注入される、
ことを特徴とする請求項11に記載の方法。
【請求項１３】
小さい高電圧充電コンデンサからの出力を、前記第一のコンデンサ及び前記第二のコンデンサに切換可能に結合することにより、それぞれ、前記固定量の電荷が注入される、
ことを特徴とする請求項11に記載の方法。
【請求項１４】
その電流出力が前記第一のコンデンサ及び前記第二のコンデンサに結合されるパルス整合定電流源の出力から、前記固定量の電荷が注入される、
ことを特徴とする請求項11に記載の方法。
【請求項１５】
共通モード成分を持つ光エネルギーに反応する差分画素検出器であって、
第一の光検出器、及び、積分時間Tの間に前記第一の光検出器によって生成された光電流を直接積分する、関連する第一のコンデンサ、
第二の光検出器、及び、前記積分時間Tの間に前記第二の光検出器によって生成された光電流を直接積分する、関連する第二のコンデンサ、
前記積分時間Tの開始前に、前記各コンデンサ上の電位を固定電圧電位に強制するための手段、及び、
所望の差分画素検出器信号がなおも特定可能であるように、前記積分時間Tの間、いずれのコンデンサ上の電位も、前記差分画素検出器と関連付けられる飽和電圧Vsatに達する前にリセットするための手段、
を備えることを特徴とする差分画素検出器。
【請求項１６】
前記リセットするための手段が、外部信号から起動可能である、
ことを特徴とする請求項15に記載の画素。
【請求項１７】
前記第一のコンデンサ又は前記第二のコンデンサの一方に生じた電圧が、前記飽和電圧Vsatに近い大きさに達した時を検出するための手段、
をさらに含むことを特徴とする請求項15に記載の画素。
【請求項１８】
前記強制するための手段が、固定電圧Vref電位のソースと前記第一のコンデンサとの間に結合された第一のスイッチ、及び、前記ソースと前記第二のコンデンサとの間に結合された第二のスイッチを含む、
ことを特徴とする請求項15に記載の差分画素検出器。
【請求項１９】
第一の入力を前記第一のコンデンサに結合され、第二の入力を前記第二のコンデンサに結合され、かつ、前記第一の入力における信号と前記第二の入力における信号との間の差異に比例した差分信号を出力する差分比較器、及び、
前記差分比較器から前記差分信号出力を受け取り、かつ前記第一のコンデンサ及び前記第二のコンデンサの両方をリセットする時、リセットされるように結合されたリセット可能な充電ポンプ、
をさらに含み、前記リセット可能な充電ポンプからの出力が、前記第一の光検出器と前記第二の光検出器との間の電圧差分の格納蓄積である、ことを特徴とする請求項18に記載の差分画素検出器。
【請求項２０】
前記リセットするための手段が、前記電位を電圧Vrefにリセットする、
ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２１】
前記積分時間Tの間の、前記第一のコンデンサ間の電位のリセットの数を数えるための第一のカウンタ、
をさらに含み、関連する前記光検出器の実効ダイナミックレンジはn・(Vref-Vsat)+Vfinal であり、ここで、nは前記リセットの数、Vrefはリセット電圧、及びVfinalは積分時間Tの終了時における前記第一のコンデンサ上の電圧である、ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２２】
前記第一のカウンタが、(a)デジタルカウンタ、及び(b)アナログカウンタから成る群から選択される、
ことを特徴とする請求項21に記載の差分画素検出器。
【請求項２３】
前記第一のコンデンサが、前記第一の光検出器と関連付けられる寄生キャパシタンスであり、前記第二のコンデンサが、前記第二の光検出器と関連付けられる寄生キャパシタンスであり、
切換可能に、前記第一のコンデンサと並列に結合可能な第三のコンデンサ、及び、切換可能に、前記第二のコンデンサと並列に結合可能な第四のコンデンサ、
前記第三のコンデンサを、切換可能に、前記第一の光検出器から切り離し、前記第四のコンデンサを、切換可能に、前記第二の光検出器から切り離すための手段、及び
共通モード成分が実質的に減るように、蓄積された電荷が、前記第三のコンデンサと前記第四のコンデンサとの間で再分配するように、前記第三のコンデンサ、及び前記第四のコンデンサを、切換可能に、反転させて、並列に一つに結合するための手段、
をさらに含み、前記所望の差分画素検出器信号がなおも特定可能であり、かつ、各リセットが、共通モードの大きさを電圧Vrefのより近くに持ってくる、ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２４】
前記第一のコンデンサの各リードを、固定電位Vrefのソースに、補完的に切り換えて結合し、かつ、前記第二のコンデンサの各リードを、固定電位Vrefの前記ソースに、補完的に切り換えて結合するための手段、及び、
前切り換え可能に、記各コンデンサの各リードに存在する電位を積分する、リセット可能な積分器、
をさらに含み、積分が、前記第一の光検出器、及び前記第二の光検出器に存在する差分信号に比例する出力を提供する一方で、KT/Cノイズを含む共通モード成分を、前記差分画素検出器内の構成部品の整合とは実質的に無関係に相殺する、ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２５】
各コンデンサ上の電位がVsatに近い電位から離れるように、前記第一のコンデンサ、及び前記第二のコンデンサ内に、固定量の電荷を注入するためのミラー電流源、
をさらに含み、所望の差分画素検出器信号はなおも特定可能である一方で、共通モードを抑制して、飽和を防ぎ、
前記ミラー電流源が、(a)その整合出力が、切り換え可能に、前記第一のコンデンサ及び前記第二のコンデンサに結合される定電流源、及び(b)その電流出力が、前記第一のコンデンサ及び前記第二のコンデンサに結合されるパルス整合定電流源、から成る群から選択される、
ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２６】
各コンデンサ上の電位がVsatに近い電位から離れるように、前記第一のコンデンサ及び前記第二のコンデンサ内に固定量の電荷を注入するための、小さい高電圧コンデンサ、
をさらに含み、前記所望の差分画素検出器信号がなおも特定可能である一方で、共通モードを抑制して、飽和を防ぐ、ことを特徴とする請求項15に記載の差分画素検出器。
【請求項２７】
前記各光検出器が、フォトダイオード、及びフォトゲートから成る群から選択された、
ことを特徴とする請求項15に記載の差分画素検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、光センサに関するものであり、特に、そのようなセンサのダイナミックレンジを拡大し、それと同時に、CMOS手法を使って、そのセンサを製造することを可能にすることに関するものである。
【０００２】
(関連出願の相互引用)
Canesta社が譲受人である、2003年4月11日に出願された、「差分ダイナミックレンジの拡大方法及びシステム」という名称の米国仮特許出願第60/462,167号に基づく優先権が、出願人より主張されており、その出願の内容全体が引用により本出願に組み入れられる。
【背景技術】
【０００３】
光エネルギーを検知することによって、情報を認識するシステムは、この技術分野で既知であり、多くの応用例を持つ。例示の応用例は、光ベースシステムを含んで、システムとターゲットオブジェクトとの間のレンジを特定する、又は、ターゲットオブジェクトの特徴を識別し認識することができるであろう。多くのそのようなシステムは、二次元、又は輝度ベースの情報を獲得し、かつターゲットオブジェクトから反射された光の輝度画像に依存する。そのような光度ベースシステムは、ターゲットオブジェクトに当たる周辺光を使用することができる、或いは、ターゲットオブジェクトに向けられる光を能動的に生成することができる。
【０００４】
残念なことに、輝度画像の振幅、及び明るさだけから、距離を正確に特定することは困難である。例えば、レンジ検出システムでは、そのシステムからずっと離れた高反射ターゲットオブジェクトは、より反射せずより近いターゲットオブジェクトよりも大きい振幅の信号を生み出すことができる。その結果は、より離れたより輝くオブジェクトが、より近くよりくすんだオブジェクトよりもシステムに近いと誤って報告される、ということになるであろう。産業環境においてロボット機械を制御するために使用されるレンジ検出システムでは、そのようなエラーは、近くの人間のオペレータに対する安全性の理由のため、許容できないものであろう。そのようなシステムを用いて、様々なターゲットオブジェクトを特定し、認識する場合には、オブジェクトは誤認されるであろう。単純に述べると、二次元輝度ベースシステムは、非常に測定エラーを起こしやすい。
【０００５】
レンジ検出システムを含むが、それに限定されない広範囲の応用例において、本発明を使用することができる。そのようなシステムを簡単に調べ直すことは、この時点で役立つであろう。
【０００６】
Bamji他著(2001年11月)、「CMOS互換三次元画像センサIC」という名称の米国特許第6,323,942号は、光度ベースのデータに依存することなくレンジ距離を特定することができる三次元レンジ検出システムを説明しており、その出願全体がこの引用により本出願に組み入れられる。'942特許で開示されるように、そのようなシステムは、CMOS互換センサアレイ内の各画素からターゲットオブジェクト上の対応する位置までの距離Z、を含む深さマップを生成する。出願人は、背景材料として、'942特許を参照し、引用により組み入れる。Bamji他著(2003年6月)、「量子効果変調を使ったCMOS互換三次元画像検出のためのシステム」という名称の米国特許第6,580,496号は、量子変調手法、及び三次元レンジ検出システムに適した差分検出器の使用を説明しており、その出願全体がこの引用により本出願に組み入れられる。'496特許では、その上に差分CMOSセンサが製造される基板の量子効果が、エネルギー源から発される光エネルギーと同期して変調される。出願人は、背景材料として、'496特許を参照し、引用により組み入れる。
【０００７】
図1は、'942特許、又は'496特許で例証された三次元レンジ検出システム10のブロック図である。そのようなシステムは、システムとターゲットオブジェクト20上の位置との間の距離Zを特定する。システム10は、単一IC30上に製造することができ、全く可動部品を必要とせず、かつ、主に、例えば発光ダイオード(LED)又はレーザ源のような光エネルギー源40、及び関連光学部品50のようなかなり少ないオフチップ構成部品を必要とするだけである。望まれる場合には、その上にIC30が製造される共通基板上に、レーザ源40を接着することもできるであろう。
【０００８】
システム10は、画素検出器70のアレイ60を含み、その画素検出器70の各々は、関連検出器によって出力される検出電荷を処理するための専用回路80を持つ。(本出願で使用される限り、「検出器」及び「画素」及び「画素検出器」という語は、互いに交換して使用することができる)。アレイ60は、100×100画素70、及び100×100関連検出器処理回路80を含むことができるであろう。他の構成を使用することもできる、というとがわかるであろう。IC30はまた、マイクロプロセッサ、又はマイクロコントローラ装置90、及びRAM及びROMメモリを集合的に100、高速配信可能クロック110、及び様々な計算及び入力/出力(I/O)回路120を含むことが好ましい。システム10は、さらにレンズ130を含んで、ターゲットオブジェクト20から反射された光の焦点をアレイ60内の画素70に当てることが好ましい。上で言及した特許で注記するように、コントローラ装置90は、オブジェクトまでの距離、及びオブジェクト速度の計算を実行することができ、かつ、望まれる場合には、関連デバイスによる使用のため、そのような計算をデータとして出力することができる。図1でわかるように、実質的にシステム10の全てをCMOS IC30上に製造することができ、それは、より短い信号経路、及び、処理及び遅延時間の低減を可能にする。また、システム10及びターゲットオブジェクト20を検出する環境内にある周辺光も、図1に示されている。本出願で説明するように、エネルギー源40からの光のレベルに比べて高レベルの周辺光は、システム10の高信頼の動作を損ね得る。
【０００９】
簡単に、マイクロプロセッサ90は、エネルギー源40からの光エネルギーがターゲットオブジェクト20まで伝わって、アレイ60内の画素70に反射し戻されるラウンドトリップ時間を計算することができる。この飛行時間(TOF)は、以下の関係で与えられる：
式（1）    Z = C・t/2
ここで、Cは光の速度である。
【００１０】
従って、光度情報に依存することなく、システム10は、Z1=C・t1/2、Z2=C・t2/2、Z2=C・t3/2等を計算することができる。たとえ、ターゲットオブジェクト20のより遠い領域が、そのターゲットオブジェクトのより近い領域よりも、偶然にもより反射したとしても、正しいZ距離を獲得する。
【００１１】
周辺光の大きさが、エネルギー源40からの反射光の大きさにくらべて大きい時、正確なTOF距離Zを特定するシステム10の能力が、影響され得る。起こることは、様々な画素70が、測定される実際の信号を表す入力光エネルギー(例えば、エネルギー源40から生じ、ターゲットオブジェクト20によって反射される活性エネルギー)に反応し、また、周辺光にも反応するということである。各画素の深さ解像度、すなわち、距離測定の正確さは、システムの信号対雑音比(SNR)により特定される。たとえ、周辺光を測定し、信号全体から引くことができたとしても、その雑音成分(例えば、ショットノイズ)はなおも、システム性能を下げるであろう。さらに、画素検出器を飽和させることにより、周辺光の存在は、さらにもっと重大な結果を持ち得る。
【００１２】
いわゆる差分画素検出器では、活性光エネルギーは、差分モード信号、及び共通モード信号の両方に寄与する一方で、周辺光は、共通モード信号に寄与するだけである。差分画素検出器が、単一端画素検出器より高いSNRを示すことができる一方、ここで説明したように、強い周辺光、おそらく太陽光、の存在は、差分画素検出器の性能を下げ得る。本出願で使用される限り、「差分検出器」という語は、2つの入力パラメータに反応する検出器を参照する。例えば、'496特許では、差分検出器は、入力光エネルギーの振幅、及びエミッタ40で出力されるエネルギーを基準としたそのようなエネルギーの位相に反応し、これについては、本出願の図1を参照せよ。典型的には、単数形の「画素」という語は、例えば、第一及び第二フォトダイオード検出器DA及びDBのような一対の差分光検出器を参照するであろう。
【００１３】
画素検出器70に当たる入力光エネルギーは、典型的には、ピコアンペア(10-12アンペア)のオーダーの、極端に少ない量の光電流(又は光電荷)を生成する。そのような検出電流信号は、直接測定するには、大きさが小さすぎる。光エネルギー誘導光電流がコンデンサ上で積分され、最終的なコンデンサ電荷又は電圧を積分休止区間の終わりに読み取る直接積分方式、で作動する画素検出器を提供することが、この技術分野で知られている。コンデンサCxは、有限最大電荷容量Qmaxを以下で定められる。
式（2）      Qmax = Cx・Vswing
ここで、Cxは全静電容量であり、Vswingはコンデンサ間の最大電圧変動である。コンデンサ上で積分された全電荷が最大電荷容量を越える時、画素検出器は飽和状態であると言われ、その場合、その画素から何の役立つ情報も読み取ることができない。
【００１４】
差分画素検出器(例えば、図1の検出器70)は、一般的に図2Aで示すように表すことができ、そこでは、簡単化のため、変調回路が割愛されている。各画素70は、A及びBで表される、2つのおそらく同一のリセット及び読み取り回路構成部品を持つ差分構造を有する。構成部品A及びBは、画素70の一部、又はその画素の関連回路80の一部、として考えることができる。説明を容易にするため、各差分画素70を備える光検出器のペアは、フォトダイオードDA及びDBで示されるが、例えば、フォトゲート構造のような、他の検出器構造も代わりに使用することができるであろう。コンデンサCA及びCBは、ダイオードDA及びDBと並列に示され、検出器寄生キャパシタンス、及び/又は専用固定値コンデンサを表している。
【００１５】
簡単に図1を参照すると、システム10内で、マイクロプロセッサ90が、光エネルギー源40に、レンズ50によってターゲットオブジェクト20に向けられる光のパルスを発させる。この光エネルギーの幾らかは、システム10に向けて反射し戻され、レンズ130によって、アレイ60内の画素70上に焦点を合わせられるであろう。検出器70に当たる入力光子エネルギーは、光検出器のペアDA及びDBに、コンデンサCA及びCBによって直接積分することのできる少量の検出信号電流を生成させるであろう。統合の開始前には、マイクロプロセッサ90は、光検出器DA及びDB、及びそれらのそれぞれのコンデンサCA及びCBを、基準電圧Vrefにリセットするであろう。図2Aに示す構成部品では、リセット信号Φresetを発生させることにより、リセットを引き起こす(図2B参照)。図2Bに示すように、積分時間の間、検出器DA及びDBにより生成される光電流は、それぞれ、関連コンデンサCA及びCBを放電させる。積分時間の間、ノードSA及びSBでとらえられる電圧は、関連フォトダイオードDA及びDBによって生成される光電流の関数として減少するであろう。画素で受け取られる光の量が、ノードSA及びSB上の最終電圧を特定するという点で、フォトダイオード生成光電流の大きさは、アレイ60内のそれぞれの画素70で受け取られる光エネルギーの量の関数であろう。
【００１６】
回路A及びBについて読み取り回路が提供され、これはトランジスタTfollower及びTreadを備える。積分時間の終了時に、マイクロプロセッサ90は、読み取り信号Φreadを高くし、それは、光エネルギー源40から発する光パルスの繰り返し率の関数であろう。これは、例えばビットラインによって、アレイ60からノードSA及びSB上の電圧を読み取ることを可能にする。図2Aの例証の構成では、ノードSA又はSB上の電圧が、ここでは飽和電圧Vsatとして表される特定のレベルより下回る場合には、読み取り回路は、読み取り動作を正しく実施することが出来ない。それゆえ、図2Aに示すこのような既知の差分画素構成のダイナミックレンジは、図2Bに示すように、(Vref-Vsat)である。図2Bの波形が、ノードSA及びSBにおける減少する電圧を光電流の関数として示している間は、基準ノード電位を放電するのではなく、そのかわりに充電するように、検出器回路を構成することができるであろう。
【００１７】
しかし、ターゲットオブジェクト20により反射された(エミッタ40からの)光エネルギー、又は活性光に応じて、光電流を生成することに加えて、画素70は、さらにコンデンサCA及びCBに積分される周辺光に応じて、さらに光電流を生成し、従って、ノードSA、SBにおける電位に影響を及ぼすであろう。図2Bは、かなり低い等級の周辺光、及びかなり高い等級の周辺光の効果を示す2つの例を示している。レンジ検出応用例では、差分(Afinal-Bfinal)が、一般的にはレンジ情報を含み、共通モードはより重要でない。図2Bに示すように、かなり弱い周辺光は、画素を飽和させず、積分時間の終了時にその画素から読み取られる最終電圧は、Vsatを上回る。しかし、かなり強い周辺光は、関連コンデンサの電位を急速に放電させ、画素を飽和させる。飽和状態のため、レンジ情報を含んだ差分電圧がここでゼロであるという点で、画素は、如何なる有用な結果も出力しない。従って、従来の差分画素検出器の非常に現実的な問題は、画素のダイナミックレンジが強い周辺光に対処するのに十分でないということである。
【００１８】
従って、周辺光による劣化を実質的に低減するように、差分画素検出器のダイナミックレンジを拡大することのできる方法及びトポロジの必要性が存在する。別の方法で画素を飽和し得る強い周辺光がある時でさえも、画素の差分応答は、なおも利用可能なはずである。さらに、関連レンジ検出システムで、共通IC上に、差分センサアレイをさらに製造できるようなCMOSを使って、そのような方法及びトポロジが実装可能なはずである。
【００１９】
本発明の実施形態は、そのような方法及び回路トポロジを提供する。
【００２０】
(本発明の要約)
検出される光エネルギーにおける共通モードの寄与による飽和効果を避けることにより、差分画素検出器における実効差分ダイナミックレンジは増大される。各光検出器のペアによって生成される光電流は、積分時間Tにわたって、関連コンデンサによって直接積分される。結果として生じるコンデンサ電圧は、周辺光を含む、検出された光エネルギーに比例する。時間T内で、いずれかの積分されたコンデンサ電圧が、光検出器におけるVsatに到達する前に、コンデンサのうちの少なくとも1つが、所望の差分検出器信号がなおも特定可能であるような電圧にリセットされる。
【００２１】
一実施形態では、積分時間Tの開始時、各コンデンサ間の電圧は、固定Vref電圧にあらかじめセットされる。積分時間Tの間、いずれかのコンデンサの積分されたコンデンサ電圧がVrefに到達する時はいつでも、そのコンデンサはVrefにリセットされる。リセット後、コンデンサ電圧は、再び、光電流の関数として変化することを可能にされ、いずれかのコンデンサ電圧がVsatに到達するときはいつでも、及び、到達するや否や、Vrefにリセットされるであろう。各コンデンサについての全リセットのカウントが保持され、かつ、各検出器に当たる光の量は、積分の終了時のその最終電圧、及び、積分の間に生じるリセットの数の関数である。更なる実施形態では、統合されたコンデンサ電圧の共通モード成分が、周期的にリセットされて、いずれのフォトダイオード検出器が飽和することも防ぐ。しかしながら、積分されたコンデンサ電圧の差分成分は維持される。その結果は、飽和の効果を避けることにより、周辺光が存在するときの差分センサの実効差分ダイナミックレンジを拡大することとなる。本発明の実施形態は、差分画素検出器を実装する構成部品の不整合にもかかわらず、差分センサの差分ダイナミックレンジを拡大することができる。
【００２２】
本発明の他の特徴及び利点は、添付図面と組み合わされて、好ましい実施形態を詳細に示した以下の説明より、明らかになるであろう。
【００２３】
(本発明の詳細な説明)
ここで、本発明の好ましい実施形態を詳細に言及し、その例を添付図面に示す。好ましい実施形態と組み合わせて、本発明を説明する一方で、本発明をそれらの実施形態に限定することは意図されないことを理解するであろう。それどころか、本発明は、添付の特許請求の範囲で定められるような本発明の技術的範囲内に含まれ得る代替、変更、及び均等物も対象として含むことを意図されている。
【００２４】
図3Aは、差分画素検出器70'の半分を示しており、そこでは、図1のシステム10は、従来の画素検出器70の代わりに、差分画素検出器70'の行列であるアレイ60をここで用いることができることが理解される。図3Aでは、例示を容易にするため、2つの画素のうちの一方のみ、すなわち光検出器DA(PD DAで表されている)を示している。画素内の各光検出器と、コンデンサが関連付けられ、CAはDAと関連付けられ、ここでCAは、DAで固有の静電容量、及び/又は別個のコンデンサとすることができる。従来の構成では、信号、典型的には周辺光がある時、CA間の電圧は、飽和電圧Vsatに達するまで下がり、その点において、DAからの出力信号は無意味であろう。
【００２５】
しかし、図3Bの波形で示すように、例えばCA間、及びDA間の電圧のような、ノードSAにおける電圧は、Vsatに達した時はいつでも、そのノード電圧を固定基準Vrefにリセットすることにより、Vsatを超えることを妨げられる。各差分画素検出器70'は、2つの光検出器、及び2つのコンデンサを含み、かつ、各コンデンサ-光検出器のノードは、いずれかのコンデンサ間の電圧がVsatに到達するや否や、独立して、Vrefにリセットされる。
【００２６】
図3Aでは、比較器140が、ノードSAにあるフォトダイオードDAからの電圧信号をVrefと比較する。SAの電位がVrefに達するや否や、比較器140は状態を変え、示された構成では、ローからハイになる。従って、VSA>VSATの時、比較器140からの出力は、ノードSAとVrefの間に結合されたリセットトランジスタTresetをオンにする。ノードSAにおける電位VSAは、VsatからVrefに引き揚げることにより、リセットされる。望まれる結果は、画素検出器70'のダイナミックレンジ全体が増大することである。
【００２７】
図3A及び3Bに戻ると、比較器140からの出力(ノードP)がまた、本質的に、検出器において生じるリセットの数を数えるカウンタ150に入力される。図3Aが差分画素検出器の半分を示しているので、各差分画素検出器70'について、2つの比較器、2つのカウンタ、及び2つのスイッチングトランジスタの2セットが存在するであろうことが理解される。ノードSAでのフォトダイオード信号は、高入力インピーダンス電圧フォロワトランジスタTfollowerによって結合され、その出力は、ΦreadA信号がハイになる時、ビットラインによって読み取られる(示された構成では)。更なる行選択トランジスタTreadDは、カウンタ150からの出力とビットライン信号との間につながれ、ΦreadD信号がハイになる時、オンにされる(示された構成では)。比較器出力とリセットトランジスタTresetのゲートとの間に、フィードバック経路が存在することに注目せよ。上で説明した固体スイッチ、比較器、カウンタ等以外の手段を使って、本発明の同様な実施形態を実装することができることも、当業者はわかるであろう。
【００２８】
図1を簡単に参照すると、光エネルギー源40は、典型的には、光エネルギーのパルス列を出力し、例えば'496特許により、そのエネルギーを変調することができる。パルス列は、隣接する出力パルス間に期間を持つであろう。差分検出器70'内で、積分の最大期間を、エネルギー源40によって発された光エネルギーの隣接するパルス間の期間より短くする。図3A及び3Bを参照し返すと、強い周辺光、おそらく太陽光がある時の積分の間、CA間のノードSAにおける電圧は、Vsatに到達するまで、大きさが減少し続ける。その瞬間に、比較器140が状態を変化し、ノードPに存在する短出力パルスを発する。このパルスは、短時間の間、リセットトランジスタTresetをオンにし、CAを再び電圧Vrefにリセットさせる。このようなリセットは、自己起動であり、積分休止期間の間、複数回生じることができる。差分画素検出器70'内の2つのフォトダイオード検出器の各々について、1つのカウンタが存在して、このようなリセットの全数が、カウンタ150により記録される。
【００２９】
積分時間の終了時、カウンタ値(n)、及びコンデンサCA上の最終電圧Vfinalが、TreadD及びTreadAをオンにすることにより、それぞれ、別々に読み取られる。カウンタ150が、あたかも、そのカウンタnがアナログ値であるかのように読み取られると示される一方で、実際には、バスによってデジタルカウンタが読み取られるという点で、図3Aは概念的である。ノードSAにおける信号波形、及びノードPにおける比較器出力を、図3Bに示す。ノードSA上の実効電圧変動は、Vswing=n(Vref-Vsat)+Vfinalであり、それは、既知の差分センサの最大電圧変動(Vref-Vsat)のn倍より大きい、ということに注目せよ。従って、図3Aの自己リセット構成を使って、容量はn倍拡大され、ここでnは、積分の間に生じる自己リセットの数である。結果として生じた、フォトダイオードにおける拡大された最大電荷容量は、画素センサが、非常に強い周辺光が存在する時でさえも、差分モード信号を検出することを可能にする。
【００３０】
デジタル方式で作動するカウンタ150の使用について図3Aを説明したが、これに対して、カウンタ150の機能を、そのかわりに、アナログ方式で実装することもできる。図3Cはそのような実装を示しており、そこでは、アナログ充電ポンプが、nに比例するアナログ電圧値を生み出す。このようなアナログ回路は、例えば図1のIC30のようなIC上の小さい領域を使って実装することができ、ここでは、従来の検出器70が、本発明による検出器70'で置き換えられる。
【００３１】
図3Cでは、電流源がコンデンサCr間の電圧を変え、ここでは、比較器140によって(固定継続時間の)リセットパルスが生成されるたびに、その電流源がオンにされる。従って、各比較器リセットパルスについて、固定量の電荷がコンデンサCr内に注入され、そのコンデンサ間の電圧をΔVrだけ変化させる。積分時間の終了時、コンデンサCr上の電圧は、積分の間に生じたリセットパルスの数nのΔVr倍に等しい量だけ変化する。n=(Vref-Vr)/ΔVrより、nを特定することが可能である。光検出器が起動される時、コンデンサCrもまたVrefに初期化されることに注意せよ。望まれる場合には、コンデンサCrについて、Vref以外の初期電圧を使用することもできるであろう。
【００３２】
図3Cでは、比較器140の非反転入力を使うことにより、光検出器DAをリセットすることができ、この入力は通常、Vsatにセットされる。しかし、この非反転入力を使って、積分の前に、初期(フレーム)リセットを実施することもできる。例えば、初期リセット期間の間、この入力をVDDに切り替えることができ、これは、比較器に、Tresetをリセットし、従って光検出器DA及びその関連コンデンサCAをリセットする、ノードPにおけるパルスを出力させる。その後、比較器140の非反転ノードをVsatに戻して、次の(フレーム)リセットまで、その電位のままであることができる。うまく電圧Vsatを低くすることにより、全ての光検出器が同時にリセットされ、従って、別個のリセット信号の必要性を取り除く。
【００３３】
ここで図4A及び4Bを見ると、飽和までの差動時間カウンタを用いる差分比較器の実施形態を説明している。図4Aのブロック図には、一つの検出器PD DAが示されているが、とはいえ、完全な差分画素検出器70'は、2つの検出器ダイオード(又はそのようなもの)、2つの比較器、カウンタ、及び、関連リセット及び読み取りトランジスタを備えることが理解される。図4Aでは、カウンタ150'は、アナログ構成部品で実装されて示されているが、これに対して、カウンタを、そのかわりに、デジタル方式で機能するように実装することもできるであろう。
【００３４】
積分の開始時、カウンタ150'は、Vrefへの最後のリセットからの時間を測定し続け始める。以下の説明では、積分時間の間、入力周辺光の大きさは実質的に変わらないことが仮定されるであろう。周辺光が強い、及び、周辺光があまり強くない、の2つのシナリオを考える。
【００３５】
周辺光が強い場合には、各光検出器DA及びDB(DBは示されていない)は、一積分期間の間に、複数回、Vsatに達するであろう。この場合、いずれかの光検出器がVsatに達するたびに、光検出器、及びカウンタ150'が同時にリセットされる。統合機関の最後において、各光検出器は、特定可能な電圧レベルであり、そのレベルはおそらく、各検出器ごとに異なるであろう。さらに、積分時間の終了時、カウンタは、光検出器がこれらの最終電圧レベルに達するのに必要な最終リセットからの時間(Δtf)を記憶しているであろう。各光検出器の積分終了時の電圧レベルが知られており、時間Δtfも知られているので、各光検出器についての電圧曲線の勾配、及び、積分の間に生じたはずであるリセットの数を特定することができ、これについては図4Bを参照せよ。図4Bの右側において、最終フォトダイオード電圧は、フォトダイオードDA及びDBについて、それぞれ(Vref-ΔVaf)、及び(Vref-ΔVbf)であることに注目せよ。Vrefからこれらの大きさを引くことは、ΔVaf及びΔVbfを与える。全変動を以下のように計算することができる。
式（3）      Vswing-a=ΔVaf・T/Δtf
式（4）      Vswing-b=ΔVbf・T/Δtf
ここで、Tは全積分時間であり、既知である。
【００３６】
周辺光が強くない場合には、積分時間Tの終了時、カウンタ値が積分時間に等しく、フォトダイオードDA及びDB間の電圧は、各画素が全積分時間の間に集めることができた全ての光電荷を表すであろう。この場合、T=Δtfより、以下に従うので、全電圧を特定するために、更なる計算は全く必要とされない。
式（5）      Vswing-a=ΔVaf
式（6）      Vswing-b=ΔVbf
【００３７】
関連する時間、及びフォトダイオード電圧が読み取られると、外部計算装置、おそらくシステム10内のマイクロプロセッサ90(図1参照)、又は純論理回路が計算をして、差分信号を提供することができる。
【００３８】
示したように、図4Aでは、デジタル方式リセット可能カウンタ150'のアナログ均等物を使用しており、そこでは、充電ポンプを使って、Δtfを測定することができる。フォトダイオード電圧がVsatに達するたびに、電荷ポンプコンデンサCrが、トランジスタTcrresetによってリセットされる。従って、時間Tの終了時には、Cr上の電圧が、最後のリセットから積分の終了までの時間に比例する。Crに供給される定電流がIrであると仮定すると、Cr上の最終電圧は Vr=Vref-Ir・Δtf/Cr であり、Δtfを Δtf=(Vref-Vr)・Cr/Ir と特定することができる。上記の説明では、2つの独立したカウンタが存在する。しかしながら、最も最近のリセットをもたらしたカウンタのみが有用であるので、両方のカウンタを一つのカウンタに組み合わせることができる。この一つのカウンタ、及び画素検出器の両半分のためのリセットを、両方の比較器の論理ORによって制御することができるであろう。
【００３９】
示したように、積分の開始時、光検出器とともに、コンデンサCrが初期化される。自己リセット方法でのように、比較器140の非反転入力を、(積分の間のVsatにではなく)VDDに切り替えて、画素70'(例えば、光検出器及びCrの両方)をリセットすることができる。うまく電圧Vsatを低くすることにより、すべてのフォトダイオードが同時にリセットされ、従って、別個のリセット信号の必要性を取り除く。
【００４０】
ここで、図5A及び5Bを見ると、電圧制御充電ポンプ160を含んで、2つの差分光検出器DA及びDBが高い共通モード信号によって飽和される前に、それらの間の電圧の差異を記録する差分画素検出器70'で、本発明の実施形態を示している。光検出器の電圧の差異が、第三のコンデンサCrで記録されると、光検出器DA及びDB、及びそれらの関連コンデンサ(CA,CB)を関連リセットトランジスタによってリセットすることができ、再び積分が開始する。
【００４１】
図5Aでは、充電ポンプ160は、2つの電圧制御電流源IS1、IS2、及びコンデンサCrを含む。光検出器DAとDBとの間の電圧差異を、差分増幅器170により絶えず監視することができるが、充電ポンプ160は、固定期間の時間の間、オンにされるだけである。このやり方では、各サンプルの間にコンデンサCr上に蓄積される電荷は、その電圧の差異に比例する。各サンプルの後、差分光検出器がリセットされ、新しい積分周期が開始する。サンプリング周波数は、例えば光検出器DA及びDBに当たる光エネルギーのような、入力光輝度に依存することが好ましく、その輝度は推定することができる。Cr上の最終電荷は、サンプルの総量であり、差分光検出器間の全電圧差異に比例する。図5Bは、図5Aの構成での、様々なノードにおける制御信号、及び電圧波形を示している。
【００４２】
積分の終了時、画素70'から、3つの電圧値、すなわちVa(DA間の電圧)、Vb(DB間の電圧)、及びVr(コンデンサCr間の電圧)が読み取られる。これらの量が与えられると、結果として生じる差分電圧 Vswing-a-Vswing-b を以下のように計算することができる。図5Bを見ると、ΔVaf=Vref-Va 、及び ΔVbf=Vref-Vb であることがわかる。次に、差分電圧が Vswing-a-Vswing-b=ΔVaf-ΔVbf+f(Vr) で与えられ、ここで、f(Vr)はVrの線形関数である。
【００４３】
Vrを Vr=Vref+n・k・(Va-Vb)と書き表すことにより、この線形関数f(Vr)が得られる。示したように、VrefはコンデンサCrにおける初期電圧(例えば、光検出器DA及びDBにおけるリセット電圧)であり、nはサンプル/リセットサイクルの数であり、kは図4Aの回路から特定される定数であり、線形関数f(Vr)は、(Va-Vb)の所定の単位電圧変化に対して、Cr上にどのくらいの大きさの電圧変化が生じるかを表している。Vswing-a-Vswing-bに寄与する量は n・(Va-Vb) であり、それは、 n・(Va-Vb)=(Vr-Vref)/k=f(Vr) に等しい。要約すると、最終差分電圧は、Vswing-a-Vswing-b=Vb-Va+(Vr-Vref)/k により、既知の量から計算される。最後のリセットから積分終了までの時間が知られているので、共通モード電圧もまた、ΔVaf及びΔVbfから推定することができる。
【００４４】
何らかの更なる回路を提供することにより、各画素70'内で、Δsample又はΔreset信号を自動的に生成することが可能である。2つの比較器を使って、SA、SBノードの電位をVsatと比較することができ、その比較器出力の論理ORを取って、Δsample信号を与えることができる。従って、いずれかのフォトダイオード電位がVsatに達するや否や、Δsampleがハイになる。望まれる場合には、Δresetは、Δsampleの遅延バージョンとすることができる。このような自己リセット構成は、2つの比較器、ORゲート、及び、単純なRC遅延となり得る遅延素子を使用するであろう。
【００４５】
ここで図6Aを見ると、差分画素検出器70'の実施形態を示しており、ここでは、リセット動作の間に、その構成の各半分において、コンデンサは全く同じだけの電荷を獲得する。構成の各半分に、全く同じだけの電荷を与えることにより、共通モードの寄与は本質的に取り除かれ、差分モードの寄与が維持される。このような手法は、幾つかの利点を提供する。例えば、過剰なリセットがシステム動作に影響を及ぼさず、かつ、たとえ放電されないとしても、画素検出器をリセットすることができる。さらに、コンデンサ又は構成部品の不整合は、リセットの精度への影響を実質的に全く持たない。さらに、共通モードリセットが差分領域において、全くKT/Cノイズを生成しないことを、示すことができる。結果として生じるKT/C寄与のみが、それが重要ではない共通モードに現れる。
【００４６】
例示を容易にするため、図6Aは、コンデンサCA及びCDAの上面極板上の電荷の総量であるQA、又はコンデンサCB及びCDBの上面極板上の電荷の総量であるQBを示していない。作動中、図6Aの構成は、共通モードリセット動作の間、差分量QA-QBを維持するが、共通モード量(QA+QB)/2は、各リセット時に変わる。生じる事は、リセット後、量(QA+QB)/2が、何らかの定数Qreset0のより近くに移るということである。従って、他のリセット手法にくらべて、(QA+QB)/2についての動作点を、さらにQreset0のより近くに単純に移動させるだけなので、更なるリセットが、図6Aにおいて全く悪影響を持たない。
【００４７】
通常動作において、スイッチングトランジスタTswA及びTswBは開いているが、その一方で、トランジスタTvrefA及びTvrefB、及び、TdisA及びTdisBは閉じている。最初に、光検出器ダイオードDA及びDBが、トランジスタTresetA及びTresetBによってVrefにリセットされるが、積分の間は、トランジスタTresetA及びTresetBは開いたままである。光エネルギーがフォトダイオードDAに当たる時、DAは、コンデンサCAと同様に、その寄生コンデンサCDAを放電するが、その一方で、フォトダイオードDBも、コンデンサCBと同様に、その寄生コンデンサCDBを放電する。最初のリセットは、トランジスタTresetA及びTresetBによって実現され、それらは、電位Vrefで回路を初期化するが、とはいえ、そのかわりに他の電位レベルを使用することもできる。
【００４８】
共通モードリセットの間、信号ΦresetAはローのままであるが、その一方で、他の制御信号は、図6Bに示すように動作する。画素70'の動作の間、以下のステップが行われる。
【００４９】
(1)第一に、Φdis信号をローに持ってくることにより、コンデンサCA及びCBを、関連フォトダイオードDA及びDBから切り離し、それは、放電トランジスタTdisA及びTdisBを開いて、ローにする。この動作は、差分電荷量QA-QBを変えず、QA-QBに、全くKT/Cノイズ持ち込まない。
【００５０】
(2)次に、制御信号Φnormがローになるとき、トランジスタTrefA及びTrefBを開くことにより、コンデンサCA及びCBの底面極板がVrefから切り離される。量QA-QBは、KT/Cの点でさえも、影響されないままである。
【００５１】
(3)制御信号Φswitchがハイになるとき、コンデンサCA及びCBは、それらの電荷を再分配する。QCAをコンデンサCA上の電荷とし、QCBをコンデンサCB上の電荷とする。ここで、コンデンサCA及びCBが、共に並列に短絡される場合には、全電荷量QCA+QCBは保持されるであろう。しかしながら、CBは反転されてCAに接続されるので、この動作の間、量QCA-QCBが保持される。どのスイッチも開かれないので、このステップから、KT/Cは全く生じない。
【００５２】
(4)制御信号ΦswAがローになるとき、KT/Cの不安定さが電荷再分配に現れるが、しかし、このKT/Cは、量QCA及びQCBに、共通モードとして現れる。QCAから取られた如何なる電荷も、きっかりQCB上に現れるが、しかしそれはマイナス符号で現れる。従って、スイッチTswA及びTswBが開いた後、QCA'=QCA+NoiseKTC、及び-QCB'=-QCB-NoiseKTCとなる。従って、QCA'-QCB'=QCA-QCB+(NoiseKTC-NoiseKTC)に、KT/Cノイズが全く存在しない。
【００５３】
(5)次に、制御信号Φnormが再びハイになるとき、差分電荷QA-QBは変わらない。
【００５４】
(6)最後に、制御信号Φdisがハイになるとき、QA-QBは変わらない。
【００５５】
望まれる場合には、簡単化のため、上記ステップの幾つかを組み合わせることができる。例えば、ステップ5及び6は、同時に、或いは順序が狂っていても、生じることができる。ステップ1,2及びステップ5,6は、明らかにQA-QBに影響を与えず、かつ、ステップ3及び4は、QCA-QCBに影響を与えないことが証明されていた。従って、ステップ1から6は、QA-QBに影響を与えない。作動中、図1のシステム10内のマイクロプロセッサ90により、様々な制御信号の生成を扱うことができ、そこでは、本発明により、アレイが差分画素70'を備えることが理解される。
【００５６】
上記分析において、構成部品の整合の厳密さについての何の仮定もなされず、達した結論は、コンデンサCA,CB,CDA,及びCDBの値に無関係であることに、注目せよ。さらに、コンデンサの線形性は性能に影響を与えず、図6Aに示す構成は、不整合、或いはさらに非線形なコンデンサでも、機能するであろう。
【００５７】
ここで、リセット後の、フォトダイオードDA及びDB上の共通モード電圧を考える。適当な境界内では、共通モード電圧の正確な値は重要ではない。殆どの如何なるコンデンサ値についても、分析を実施することができるが、説明の簡単化のため、CA=CBかつCDA=CDB、と仮定する。
【００５８】
KT/Cリセットノイズは小さいので、無視される。従って、ステップ5の後、VCA(コンデンサCA間の電圧)及びVCB(コンデンサCB間の電圧)が、VCA=-VCBの関係を持つ場合には、CAの上面極板上の電圧は(Vref+VCA)であり、CBの上面極板上の電圧は(Vref-VCA)である。
【００５９】
言及したように、図6Aの構成において、電荷差分QA-QBが保持される。CA=CAかつCDA=CDB、と仮定すると、フォトダイオードについての電圧差分VDA-VDBもまた維持され、及び、ステップ5の後、電圧はVDA-VDB=2VCA=-2VCBである、ということを示すことができる。従って、ステップ5の後で、VDA及びVDBは、コンデンサCA及びCB上の上面極板電圧とは、たったの定数Kだけ異なるはずである。
式（7）      VDA = Vref + VCA + K
式（8）      VDB = Vref + VCB + K = Vref − VCA + K
式（9）      VDA + VDB = Vref + VCA + K + Vref − VCA + K = 2(Vref + K)
【００６０】
ステップ6の後、電荷再分配のため、新しい電圧は以下のようになる。
式（10）      VDA' = [CDA・VDA+CA・(Vref+VCA)]/(CDA+CA)
式（11）          = [CDA・(Vref+VCA+K)+CA・(Vref+VCA)]/(CDA+CA)
式（12）          = [(Vref+VCA)+CDA・K/(CDA+CA)]                  かつ、
式（13）      VDB' = [CDB・VDB+CB・(Vref+VCB)]/(CDB+CB)
式（14）          = [CDB・(Vref+VCB+K)+CB・(Vref+VCB)]/(CDB+CB)
式（15）          = [(Vref+VCB)+CDB・K(CDB+CB)]
式（16）          = [(Vref-VCA)+CDA・K/(CDA+CA)]
従って、和VDA'+VDB'は、以下になる。
式（17）      VDA'+VDB' = [(Vref+VCA)+CDA・K/(CDA+CA)]+ [(Vref-VCA)+CDA・K/(CDA+CA)] = 2・[Vref+ K・CDA/(CDA+CA)]
従って、和VDA'+VDB'は、有利なことに、VDA+VDBよりも2Vrefに常に近い。これは、図6Aにおける各リセットによって、共通モードが、K・[1-CDA/(CDA+CA)]=K・CA/(CDA+CA)だけ、Vrefのより近くに動かされる、ということを証明する。
【００６１】
要約すると、図6Aの実施形態では、リセット動作は、共通モードをVrefに集めるという望ましい効果を持つ。図6Aにおける関連波形を図6Cに示す。結果として、その画素構造おいて共通モードを過飽和させる、又は飽和不足にすることを考慮することなく、リセットを適用できる。従って、通常の動作では、共通モードの過飽和又は飽和不足から生じる悪い効果について心配することなく、リセットは、望まれるだけしばしば生じることができる。
【００６２】
トランジスタTdisA及びTdisBを、グローバルシャッタとして使用することができ、それにより、シャッタをオフにする時、差分画素に当たる全ての光の効果を止めることによって、周辺光に対する強度を高める。TdisA及びTdisBがオフである時、コンデンサCa及びCbが、光検出器PDDA及びPDDBから切り離され、それゆえ、PDDZ及びPDDBからの信号を積分することを止める。画素の出力が、コンデンサCA及びCBの上面極板にあるように選択される場合には、TdisA及びTdisBがオフにされた後、その画素の出力がフリーズされ、これにより、グローバルシャッタの機能を提供する。
【００６３】
図6Dは、本発明による、画素70'におけるコンデンサ共通モードリセット構成の更なる実施形態を示している。図6Dの構成における基本動作は、図6Aの構成について説明したの同様である。しかしながら、図6Dでは、図6Aの構成の場合のように、統合開始時のフォトダイオードDA及びDB間のそれぞれの電圧VDA及びVDBの初期化は、トランジスタTresetA及びTresetBを含むことはない。そのかわり、図6Dでは、ハイの制御信号ΦdisでトランジスタTswA及びTswBを同時にオンにし、ハイの制御信号ΦSWでトランジスタTswA及びTswBをオンにし、ローの制御信号ΦnormでトランジスタTVrefA及びTVrefBをオフにすることにより、リセットを実現する。これは、光検出器PDDA及びPDDBをVrefにリセットするという効果を持つ。この構成では、TdisA及びTdisBをグローバルシャッタとして使用できることに、注目せよ。
【００６４】
図6Eは画素70'についての更なる実施形態を示しており、ここでは、放電トランジスタTdisA及びTdisBが除かれる。確かに、図6A及び図6Dの構成からもまた、これらの放電トランジスタを取り除くことができるであろう。これらの代替の構成は共通モードを減らす一方で、残念なことに、検出器の性能も下げてしまう。各リセットが幾らかの差分モード信号を減らすので、この劣化が生じ、通常の少数のリセットの後、差分信号は、CDA/CA及びCDB/CBの関数として失われる。このような実施形態は、高い精度を必要としない、或いはリセット数が低い、或いはCDA<<CAかつCDB<<CBである応用例での使用を、さらに見出すことができる。
【００６５】
ここで、図7A及び図7Bを見ると、差分画素検出器70'における構成及び波形を示しており、そこでは、差分信号積分、及び共通モードリセットのために、電荷積分器を使用する。積分は、積分器180及び積分コンデンサCintによって実施される。初期フレームリセットの間、Φreset、Φr、及びΦint信号で制御されるトランジスタは全てオンにされ、光検出器DA及びDB上の電圧はVrefにリセットされる。
【００６６】
積分の間、信号Φintによって制御されるトランジスタはオンにされ、信号Φr、Φresetによって制御されるトランジスタはオフにされる。従って、積分の間、光誘導光電流は、コンデンサCA及びCBと同様に、フォトダイオード寄生コンデンサCDA及びCDBを放電する。言及したように、積分された信号は、差分モードと共通モードの両方の成分を含む。図7Bは、図7Aの実施形態で使用される、様々な制御電圧波形を示している。
【００６７】
次に、共通モードリセット段階では、制御信号Φintがローになり、トランジスタTintに、CAをCDAから切り離させ、CBをCDBから切り離させる。次に、制御信号Φrがハイになり、トランジスタTrをオンにし、CA及びCBの両方の電荷が積分コンデンサCintに移動する。Cint上に移動した電荷の極性は、Trスイッチの配列のため、反対であることに注意せよ。
【００６８】
共通モードリセット後の、Cint上の積分された電荷は、共通モードリセット前のCDA,CDB上の電荷の観点から、以下のように表すことができる。
2006523074.tif 000003
【００６９】
それゆえ、差分信号が維持される間は、共通モード信号が相殺され、それが望ましい結果である。
【００７０】
共通モードリセットは、複数回実施され、全フレームの積分の間、積分と交互にされることが好ましい。積分の間、積分する演算増幅器180をオフにして、電力を節約することができる。実施される共通モードリセットの全数は、周辺光の輝度に依存するであろう。最終信号の読み取りは、Cint上に蓄積された電荷(ゆえに、電圧)である。
【００７１】
図7Aの実施形態の電荷積分器が、単一端演算増幅器180を使用する一方で、完全差分演算増幅器、とりわけ積分構成の形式、を使用することができるであろう。
【００７２】
図7Aの実施形態では、各差分画素(例えば、各DA及びDBのフォトダイオードのペア)は、それ自身の積分器、例えば180を持つ。代替の実施形態では、各画素内に積分コンデンサCintのみを実装することができ、演算増幅器180、並びにCintを演算増幅器180に接続することに関連付けられるスイッチを、複数の画素間で共有することができる。この手法は、画素につき、より少ないトランジスタを必要とし、検出器システムを収容する集積回路上で、より高いフィルファクタを実現することを可能にするであろう。
【００７３】
ここで図8Aを見ると、差分検出器170'の実施形態を示しており、ここでは、共通モードリセット回路が、DAとDBとの間の不整合検出器領域、コンデンサCA及びCB間の不整合な許容差、並びに、不整合なトランジスタサイズ、のような構成部品間の電位不整合を補償する。
【００７４】
図8Bは、図8Aの代替の実施形態で見出された制御波形を示している。この代替の実施形態では、図8Bに示すように、発光体40(光源)からの光エネルギー波形の位相は、光検出器を変調するために使用される信号の位相に対して、O°と180°との間で変化する。従って、図7Bの実施形態のような固定電荷移動極性を使うのではなく、システム10からターゲットオブジェクト20に向けて発された光の変調と、時間で同期して、DAとDBとの間の極性が切り替えられる。フレーム積分の終了時に、積分コンデンサCint上に蓄積された電荷は、以下のように表される。
式（19）
2006523074.tif 000004
ここで、QA,0は、0°の光位相について検出器DAによって集められた電荷を表し、QB,0は、0°の光位相について検出器DBによって集められた電荷を表し、QA,180は、180°の光位相について検出器DAによって集められた電荷を表し、QB,180は、180°の光位相について検出器DBによって集められた電荷を表している。上式から明らかであるように、共通モードリセットの全数がnである場合には、最終差分電荷の半分が検出器DAから集められ、電荷の残りの半分が検出器DBから集められる。この実施形態の更なる利点は、トランジスタスイッチと関連付けられるKT/Cノイズが共通モードになる、すなわち、そのようなノイズは、最終差分信号値から相殺される、ということである。
【００７５】
上で説明した実施形態の殆どが、コンデンサ内にDA-DBの電荷差異を蓄積し、周期的にDA及びDBをVrefにリセットして、飽和を避ける。図9Aは、高い共通モード光のために、これらの電位が特定のレベルより下に下がる前に、電位Va及びVbを固定量ΔVだけ増やす代替の手法を示している。この手法は、説明したコンデンサ共通モードリセットの実施形態に、幾分類似している。しかしながら、図9Aの実施形態は、外部電流源190を持つ別個の回路を使う。
【００７６】
図9Aの実施形態では、検出器DA及びDBへの固定量の電荷の周期的な注入が生じる。その結果は、差分(DA-DB)電荷が変化しない一方で、DA及びDBの共通モードがリフレッシュされ(すなわち、下げられ)て、光検出器の飽和を防ぐ。外部電流源190が必要とされ、その電流源は、基準電圧制御電流源(VCCS)、又はおそらく基準定電流制御電流源(CCCS)とすることができ、その場合、電流源は電流ミラーとなる。
【００７７】
図9Aの実施形態、及び図9Bの実施形態は、検出器DA及びDB内の電荷を周期的にリフレッシュする2つの手法を証明する。図9Aでは、電流源190は常にオンであるが、外部信号ΦXCに反応するスイッチTSWを使用して、電流源190によって出力された定電流をノードSA及びSBに結合する。積分の間、ΦXCは、周期的に、おそらく数百ナノ秒の短い時間の間オンにされて、ノードSA及びSBを充電する。
【００７８】
図9Bの実施形態では、スイッチTSWが取り除かれ、そのかわり、電流源190への入力電流又は電圧が、それ自身パルス化されている。要するに、信号ΦXCを移入するのではなく、ΦXCパルスを電流源内に移入し、示すような定振幅の電流パルスという結果になる。
【００７９】
図9Cは、図9A及び図9Bの構成における波形を示している。有利なことに、最終差分電圧は単純に(VA-VB)であり、全く他の計算をする必要はないことに、注目せよ。ΦXC又は基準が、電流カウント190に入力する割合は、共通モードの周辺光に依存するであろう。非常に強い周辺光がある時、より高い割合が求められて、ソースノードSA及びSBが飽和することを妨げるであろう。
【００８０】
示したように、電圧基準、又は電流基準を使って、電流源190を制御することができる。電圧基準を使用する場合には、その電圧はVDD又はVrefとすることができ、その場合、共通モード除去を実施するために、ΦXC信号のみを必要とするであろう。CCCS(又は、電流ミラー)の場合、様々な回路構成及び構造が利用可能であり、そのうちの2つを図9D及び9Eに示す。図9Dの構成がより少ない構成部品を持つ一方で、その電流出力は、トランジスタチャネル長変調により生じた非線形性に苦しむであろう。図9Eの構成は、その電流出力ノードにおける電圧に影響を受けないカスコードされた電流ミラーを提供する。電流源構成の選択は、回路の複雑さと正確さとの兼ね合いを含む。
【００８１】
電流ミラーを実装することにおける重要な問題は、整合であり、この場合、出力電流AとBとの間である。整合エラーを最小化するために、大きな値の幅及び長さを持つトランジスタを使用すべきであり、注意深く配置すべきである。例えば、トランジスタの配向は、電流A及びBにおいて、同じのはずである。
【００８２】
図10Aは、一定量の電荷を周期的に光検出器DA及びDB内に注入して、共通モードを相殺するための、本発明の分路コンデンサの実施形態を示している。図10Aは、そのような回路の半分を示しており、そして、図10Bは、制御信号波形を示している。好ましい、非常に小さいコンデンサCchargeは、かなり高い電圧まで、最初に充電される。充電信号Φchargeがローとなり、かつリセット信号Φresetがハイになるとき、Ccharge及びCAが接続され、CAの静電容量のほうがCchargeよりずっと高いので、殆どの電荷がCAに移動するであろう。構成の両半分内に同じ量の電荷が与えられるので、共通モード信号はリセットされるが、その一方で、差分モード信号は保持される。
【００８３】
図11は、本出願で説明した実施形態の何れかによる、差分画素検出器70'を使ったレンジ検出システム10のブロック図である。図11において、ターゲットオブジェクト20'は、入力装置の映像、例えばコンピュータのキーボードの映像である。その映像は、一枚の紙に印刷することができる、或いは、実際に、システム10内から光投影することができる。しかしながら、呈示されたターゲットオブジェクト20'は、その映像上でタイプすることのできるユーザに、あたかもそれが本物のキーボードであるかのように見える。システム10は、ユーザがタイプすることのできるどの仮想キーの位置も三次元で、かつ、例えばユーザが「am」又は「ma」とタイプした、のように時間順に測定することができる。強い周辺光の中でさえも獲得することのできるこの情報を、次に、おそらくセルラ電話、PDA、コンピュータ等である関連装置200に送ることができる。他の応用例では、ターゲットオブジェクト20'は、自動車内の前の座席の占有者であるかもしれない。システム10は、強い周辺光の中でさえも、占有者が大人であるか、子供であるか、乳児であるかなどを認識することができる。そのような応用例では、関連デバイス200は、車の中のエアバッグ補助制限システムのための制御電子機器であるかもしれない。次に、制御電子機器は、保護すべき占有者が大人である場合には、一手法でエアバッグを知的に展開することができ、占有者が小さい子供である場合には、別の手法で展開することができる。
【００８４】
三次元画像検出のためのダイナミックレンジ拡大の脈絡の中で、本発明の様々な実施形態を説明したが、強い共通モード信号があって、ダイナミックレンジ拡大を必要とする他の応用例においても、本発明の実施形態を使用することができることを理解する。さらに、説明した実施形態のうちの幾つか、又は全てを、本出願で説明した特定の半導体スイッチ、増幅器、比較器、積分器、カウンタ等以外の構成部品で実装することができることも、当業者はわかるであろう。
【００８５】
本発明の具体的な実施形態の前述の説明は、例証及び説明の目的のために呈示された。それらは、網羅的であること、或いは、本発明を開示された厳密な形に限定することを意図されておらず、上記の教示に照らしてみると、明らかに、多くの変更及び変形が可能である。本発明の原理、及びその実用的な応用例を最も良く説明するために、それらの実施形態を選択及び説明して、それにより、他の当業者が、本発明、及び意図された特定の使用に適するような様々な変更を持つ様々な実施形態を最も良く利用することを可能にする。本発明の技術的範囲は、本出願に添付された特許請求の範囲、及びそれらの均等物により定められることを、意図されている。
【図面の簡単な説明】
【００８６】
【図１】米国特許第6,323,942号、及び米国特許第6,580,496号で例示されるような従来の画素検出器を使用した三次元TOFシステムを示している。
【図２Ａ】従来の差分画素検出器を示している。
【図２Ｂ】強い周辺光の飽和効果を示す、図2Aの検出器内に存在する波形を示している。
【図３Ａ】本発明の実施形態による、自己リセット差分画素検出器の半分を示している。
【図３Ｂ】本発明の実施形態による、図3Aの検出器内に存在する波形を示している。
【図３Ｃ】本発明の実施形態による、アナログカウンタで実装された自己リセット差分画素検出器の半分を示している。
【図４Ａ】本発明の実施形態による、リセットを持つアナログカウンタを使った自己リセット差分画素検出器の半分を示している。
【図４Ｂ】本発明の実施形態による、図4Aに示すような飽和までの差分時間カウンタでの波形を示している。
【図５Ａ】本発明の実施形態による、制御充電ポンプを使用した差分画素検出器を示している。
【図５Ｂ】本発明の実施形態による、図5Aの検出器内に存在する波形を示している。
【図６Ａ】本発明の実施形態による、共通モードリセット可能差分画素検出器を示している。
【図６Ｂ】本発明の実施形態による、図6Aの検出器内に存在する制御波形を示している。
【図６Ｃ】本発明の実施形態による、2つのリセットの連続にわたって、図6Aの検出器内に存在する波形を示している。
【図６Ｄ】本発明の実施形態による、共通モードリセット可能差分画素検出器の更なる構成を示している。
【図６Ｅ】本発明の実施形態による、共通モードリセット可能差分画素検出器のまた更なる構成を示している。
【図７Ａ】本発明の実施形態による、電荷積分を使った共通モードリセット可能画素検出器を示している。
【図７Ｂ】本発明による、図7Aの実施形態における制御波形を示している。
【図８Ａ】本発明の実施形態による、電荷積分を使用した、構成部品不整合相殺を持つ共通モードリセット可能差分画素検出器を示している。
【図８Ｂ】本発明の実施形態による、図8Aの構成と関連付けられる波形を示している。
【図９Ａ】本発明の実施形態による、VCCS/CCCS電流ミラーで実装されたリセット可能差分画素検出器、及び外部制御信号を示している。
【図９Ｂ】本発明の実施形態による、VCCS/CCCS電流ミラーで実装されたリセット可能差分画素検出器、及びパルス基準入力信号を示している。
【図９Ｃ】本発明の実施形態による、2つのリセットの連続にわたって、電流源実装差分画素検出器内で見出された波形を示している。
【図９Ｄ】本発明の実施形態による、差分画素検出器内での使用のためのCCCS電流ミラーの2つの実装のうちの一方を示している。
【図９Ｅ】本発明の実施形態による、差分画素検出器内での使用のためのCCCS電流ミラーの2つの実装のうちの他方を示している。
【図１０Ａ】本発明の実施形態によるリセット可能差分画素検出器で使用可能な、分路コンデンサを使用して共通モードをリセットするための構成を示している。
【図１０Ｂ】本発明の実施形態による、図10Aの構成内で見出された制御波形を示している。
【図１１】本発明の実施形態による、差分画素検出器を使用したレンジ検出タイプシステムを示している。
【図１】
2006523074.tif 000005
【図２Ａ】
2006523074.tif 000006
【図２Ｂ】
2006523074.tif 000007
【図３Ａ】
2006523074.tif 000008
【図３Ｂ】
2006523074.tif 000009
【図３Ｃ】
2006523074.tif 000010
【図４Ａ】
2006523074.tif 000011
【図４Ｂ】
2006523074.tif 000012
【図５Ａ】
2006523074.tif 000013
【図５Ｂ】
2006523074.tif 000014
2006523074.tif 000015
【図６Ｃ】
2006523074.tif 000016
2006523074.tif 000017
【図７Ａ】
2006523074.tif 000018
【図７Ｂ】
2006523074.tif 000019
【図８Ａ】
2006523074.tif 000020
【図８Ｂ】
2006523074.tif 000021
【図９Ａ】
2006523074.tif 000022
【図９Ｂ】
2006523074.tif 000023
【図９Ｃ】
2006523074.tif 000024
【図９Ｄ】
2006523074.tif 000025
【図９Ｅ】
2006523074.tif 000026
2006523074.tif 000027
【図１０Ｂ】
2006523074.tif 000028
【図１１】
2006523074.tif 000029
【国際調査報告】
2006523074.tif 000030