(57)【要約】Ｐ型ドーピングの延長部（３０３）が埋込み酸化物層とＳＯＩ層との間に注入されているシリコン・オン・インシュレータ（ＳＯＩ）デバイスが開示される。この延長部は、従来技術のＳＯＩデバイスでは正常に動作できない条件の下で、ソース（３０９）がハンドラ・ウェハ（３０４）およびドレインよりも大幅に低い電圧でバイアスできるような寸法および形状になっている。
2006527495.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ領域と、埋込み酸化物領域と、Ｐ型反転領域とを備え、
前記Ｐ型反転領域が前記埋込み酸化物層との第１の接合部および前記ＳＯＩ層との第２の接合部を形成し、
前記埋込み酸化物層が前記ＳＯＩ層との第３の接合部を形成し、前記Ｐ型反転領域が前記第３の接合部の中に延びる舌状部を有する、シリコン・オン・インシュレータ（ＳＯＩ）デバイス。
【請求項２】
ソース領域とドレイン領域とを備え、前記舌状部が前記ドレイン領域よりも前記ソース領域に近接している、請求項１に記載のデバイス。
【請求項３】
前記ソース電圧よりも高い電圧でバイアスされるハンドラ・ウェハをさらに備える、請求項２に記載のデバイス。
【請求項４】
ゲート領域を備え、
前記ゲート領域および前記ソース領域が前記ハンドラ・ウェハよりも５０ボルト以上低い電圧でバイアスされ、
前記ドレインの電圧が前記ハンドラ・ウェハよりも５０ボルト以上高い電圧でバイアスされる、請求項３に記載のデバイス。
【請求項５】
前記舌状部がホウ素原子からなる、請求項２に記載のデバイス。
【請求項６】
前記ホウ素原子が３×１０１２ａｔｏｍｓ／ｃｍ２の濃度で注入される、請求項５に記載のデバイス。
【請求項７】
ＳＯＩ層と、隣接する埋込み酸化物層と、反転層とを備え、
前記反転層が前記埋込み酸化物層と前記ＳＯＩ層との間に延びる延長部を有する、シリコン・オン・インシュレータ（ＳＯＩ）デバイス。
【請求項８】
前記延長部の厚みが１ミクロン未満である、請求項７に記載のデバイス。
【請求項９】
前記延長部がＰ型ドーピングされている、請求項７に記載のデバイス。
【請求項１０】
前記延長部がホウ素原子を含む、請求項９に記載のデバイス。
【請求項１１】
ソースと、ドレインと、ゲートと、ウェハ・ハンドラ領域と、前記ドレインがバイアスされる電圧よりも低く前記ソースがバイアスされる電圧よりも高い電圧で前記ウェハ・ハンドラをバイアスするように接続される電圧源と、をさらに備える、請求項９に記載のデバイス。
【請求項１２】
前記ドレインが前記ソースよりも約２００ボルト高い電圧でバイアスされる、請求項１１に記載のデバイス。
【請求項１３】
Ｎウェル領域と、埋込み酸化物領域と、Ｐ型反転領域とを備えるＳＯＩデバイスであって、
前記Ｐ型反転領域が前記Ｎウェル領域と前記埋込み酸化物領域との間の接合部の中に延びており、
ソースに印加されるバイアス電圧とドレインに印加されるバイアス電圧との間の電圧でバイアスされる基板領域を備えるＳＯＩデバイス。
【請求項１４】
前記接合部の中に延びる前記Ｐ型反転領域の一部が、前記基板層に印加される前記バイアスによって空乏化されるようにある量の電荷でドープされる、請求項１３に記載のＳＯＩデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン・オン・インシュレータ（ＳＯＩ）デバイスに関し、より詳細には、「ウェハ・ハンドラ」層と呼ばれることもある基板層がソース領域の電位とドレイン領域の電位との中間の電位に保持されるバイアス条件での使用に適したＳＯＩデバイスに関する。
【背景技術】
【０００２】
図１は、従来技術の典型的な高電圧シリコン・オン・インシュレータ（ＳＯＩ）デバイスの断面を示す。図１のデバイス１００は、一般的な構成要素およびソース領域１０１、ドレイン領域１０３、ゲート領域１０２などの領域を備えている。埋込み酸化物層１０４は、ＳＯＩ層１０５との接合部を形成し、両方とも基板層１０６の上に配置されている。このようなデバイスは、多くの適用分野において、ソース１０１、基板１０６およびゲート１０２が接地電位に保持され、この一方、ドレイン領域１０３が約２００ボルトまたはその近傍に保持されるバイアス条件で利用されている。このようなバイアス条件は、医療技術および通信技術ならびにその他の技術分野に関連する様々なスイッチング用途で一般的である。
【０００３】
このようなデバイスは、オフ状態で、ドレインに印加される２００ボルトに約１２マイクロメートルのドリフト長で容易に耐えることができる。
【０００４】
図１の構成は、このデバイスが上述のようにバイアスされたときにうまく機能するが、種々の適用分野では別のタイプのバイアスを必要とする。より具体的には、特定のスイッチング動作の際に、基板電圧をほぼ接地に保持しながら、ドレインに比較的大きな正電圧を印加し、ソースおよびゲートに比較的大きな負電圧を印加する必要がある。このような構成では、ソースおよびゲートにマイナス約１００ボルトのバイアスをかけ、ドレインにプラス約１００ボルトのバイアスをかけ、基板層にほぼ０ボルトのバイアスをかけるのが一般的である。このバイアス条件は、ソースが基板電位よりも低いものとして呼ばれる。このような条件は、電話通信、医療、およびその他の適用分野の多種多様な回路に用いられる。そのような条件では、基板は、従来技術に関して述べたように基板電圧がソース電圧とほぼ同じ電圧に保持されるのではなく、ソース電圧とドレイン電圧との間の電圧に保持される。
【０００５】
図３は、ソースが基板よりも低いバイアス条件でバイアスされた図１のデバイスのシミュレーション結果を示す。ソースにマイナス１００ボルト、ドレインにプラス１００ボルトのバイアスをかけようとしても、デバイスは、ソースとドレインとの間に最大で約６５ボルトの差異しか保持できない。その問題点は、デバイスの降伏電圧が、デバイスが従来技術に関して述べたようにバイアスされたときの２００ボルト超から、バイアス条件が変更されてソースが基板よりも低くなったときの約６５ボルトに低下することである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、当技術分野においては、ソースの方が低いバイアス条件で比較的低い電圧で降伏することなく動作できる薄層ＳＯＩスイッチング・デバイスが必要である。
【課題を解決するための手段】
【０００７】
本発明によれば、デバイス内のＰ型反転領域が、埋込み酸化物層とシリコン・オン・インシュレータ層との間の接合部の中に延びる「舌状部」または延長部を含むように延びている。延長部または舌状部を形成する追加のＰ型ドーピングは、この部分が基板層に印加されるバイアスによって空乏化するように選択される。この追加のＰ型ドーピングによる空乏化は、ドレインに印加されるバイアスが図３に示すＮウェル領域３１６内のｎ型電荷を減少させることを意味する。この効果により、Ｎウェル領域３１６とＰ型反転領域３１８との間の接合部近傍の電界が低下する。この電界低下により、ドレイン電圧は、このデバイスが従来技術に関して上述したようにバイアスされたときに耐えるはずの２００ボルトのごく近くにまで高めることができる。
【発明を実施するための最良の形態】
【０００８】
図３は、基板層３０４、埋込み酸化物層３１２、ＳＯＩ層３１０、ソース領域３０９、ゲート領域３０２、およびドレイン領域３１４を含む本発明の例示的な実施形態を示す。このデバイスのＮウェル領域は、図３の３１６に示すように負電荷を有する。さらに、埋込み酸化物層３１２とＳＯＩ層３１０との間の接合部の中に延びる短い延長部または「舌状部」３０３を備えるＰ型反転層３１８が示されている。延長部３０３は舌形状で示されその語で参照されるが、本発明はこのような延長部の形成に限定されるものではなく、延長部内に導入される追加のＰ型原子が、電荷量および濃度が十分であれば他の形状でも導入され得ることは、当業者には分かるであろう。（ｐ型延長部を介して垂直的に一体化された）舌状部領域の典型的な電荷レベルは、５×１０１１〜１×１０１２ｃｍ−２の範囲である。
【０００９】
ソースの方が低いバイアス条件による動作に際しては、ソース３０９はたとえばマイナス１００ボルトでバイアスされ、ドレイン３１４はプラス１００ボルトにバイアスされる。基板層３０４はほぼ接地に保持されて、基板とソースまたはドレインとの間は１００ボルトのままである。
【００１０】
比較的低い降伏電圧の問題は、小さな延長部または舌状部３０３中にＰ型電荷を付加することによって解消される。より具体的には、延長領域３０３内の付加電荷が、基板３０４に印加されるバイアスによって激減する。そのとき、ドレインに印加される正バイアスが、３３０と付されたＰ型反転／Ｎウェル層接合部のすぐ隣の領域３１６内のｎ型電荷を減じるように働く。この現象によって、Ｎウェル領域３１６と共にＰ型反転領域３１８に隣接する接合部３３０全体の横方向電界がかなり低下する。この電界低下は、ドレインがより高い電圧に保持され、したがってソースが基板よりも低いバイアス条件での比較的低い降伏電圧について解消できることを意味する。
【００１１】
この舌状延長部は３×１０１２ｃｍ−２のフルエンスで１．５ＭｅＶ（メガ電子ボルト）のホウ素注入によって理想的に作製できることが、実験的に決定されている。典型的にはＰＩ拡散領域の縁端部を通り過ぎてドリフト領域の中に２〜３μｍ延びる延長構造の形状および終点を適切に施すために、フォト・レジスト・マスクが使用される。この技法は、ＰＩ領域形成のために、標準的な拡散チャネル（ＬＤＭＯＳ）プロセス・フローまたはＬａｔｉｄ（large angle tilt implant technology：大傾斜注入技術）と一体化することができる。
【００１２】
上記は本発明の好ましい実施形態について説明しているが、様々な変更形態または追加形態が当業者には明らかであろう。たとえば、舌状部または延長部は、厳密に図示どおりの形状にする必要はないが、十分な電荷の供給だけは行い、その結果、基板層に印加されるバイアスが最初にその電荷を減じるように働いて、Ｎウェルの電荷がドレイン電圧によって減じられるようにしておく必要がある。ホウ素が使用される必要はないが、適切なＰ型電荷があればこれを使用して、Ｐ型反転／Ｎウェル接合部３３０近傍の有効横方向電界を低下させることができる。所与のバイアスを使用せず、たとえば、ドレインに５０ボルト、ソースにマイナス５０ボルトなど、他のバイアスを使用することもできる。
【図面の簡単な説明】
【００１３】
【図１】従来技術のシリコン・オン・インシュレータ薄層スイッチング・デバイスを示す図である。
【図２】図１のデバイス内に特定のバイアス条件で生成される電界を示す図である。
【図３】本発明の例示的な実施形態を示す図である。
【図４】特定のバイアス条件で図３のデバイスの動作をシミュレーションした電界図である。
【図１】
2006527495.tif 000003
【図２】
2006527495.tif 000004
【図３】
2006527495.tif 000005
【図４】
2006527495.tif 000006
【国際調査報告】
2006527495.tif 000007