(57)【要約】アドレス指定の仕組みが、電流駆動の画素の配列を有する表示装置に対して提供される。入力電圧は、低いデューティーサイクルで動作するトランジスタを使用する所望のソース‐ドレイン間電流の発生のために使用される。このソース‐ドレイン間電流は、その時駆動トランジスタを流れ、結果として生じるゲート‐ソース間電圧は、表示素子の連続的な駆動のために容量に蓄えられる。
2006523321.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素の配列を有し、夫々の画素は、
電力供給ライン間に直列に置かれた電流駆動発光表示素子及び該表示素子に電流を流す第一の駆動トランジスタと、
該第一の駆動トランジスタのゲート‐ソース間電圧を蓄える第一の蓄積容量と、
第二の駆動トランジスタのゲートに供給された入力電圧に基づいて駆動電流を供給する該第二の駆動トランジスタと、
該第二の駆動トランジスタを駆動する該入力電圧を蓄える第二の蓄積容量と、
を有することを特徴とするアクティブマトリクス表示装置。
【請求項２】
該第二の駆動トランジスタによって供給された駆動電流は該第一の駆動トランジスタを流れ、それによって電圧は、該駆動電流に対応して該第一の蓄積容量で発生することを特徴とする、請求項１記載の装置。
【請求項３】
夫々の画素は、データ入力ラインと該画素への入力との間に接続されたアドレストランジスタを更に有することを特徴とする、請求項１又は２記載の装置。
【請求項４】
夫々の画素は、前記第二の蓄積容量の両端に接続された短絡トランジスタを更に有することを特徴とする、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
前記第一の駆動トランジスタは、高い電力供給ラインと前記表示素子の陽極との間に接続され、該表示素子の陰極は、行の画素間で共有されている陰極ラインに接続されていることを特徴とする、請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
充電トランジスタは、該高い電力供給ラインと前記第一の駆動トランジスタのゲートとの間に接続されていることを特徴とする、請求項５記載の装置。
【請求項７】
前記表示素子の陽極は、行の画素間で共有されている高い電力供給ラインに接続され、該表示素子の陰極は、前記第一の駆動トランジスタのドレインに接続され、該第一の駆動トランジスタのソースは、接地に接続されていることを特徴とする、請求項１乃至４のうちいずれか一項記載の装置。
【請求項８】
前記第二の駆動トランジスタは、電力供給ラインと該第一の駆動トランジスタのドレインとの間で結合トランジスタに直列に接続されていることを特徴とする、請求項７記載の装置。
【請求項９】
充電トランジスタは、接地と該第一の駆動トランジスタのゲートとの間に接続されていることを特徴とする、請求項８記載の装置。
【請求項１０】
前記第二の駆動トランジスタの閾値補償を供給する閾値電圧補償回路を更に有する、請求項１乃至９のうちいずれか一項記載の装置。
【請求項１１】
該補償回路は、該第二の駆動トランジスタの閾値電圧を蓄える第三の蓄積容量を有し、前記第二及び第三の蓄積容量は直列に置かれ、前記画素への入力は、該第二及び第三の蓄積容量間の接点に供給されることを特徴とする、請求項１０記載の装置。
【請求項１２】
該第三の蓄積容量が該第二の駆動トランジスタの閾値電圧以上の電圧を充電されることを可能にする充電経路を設けるトランジスタを更に有する、請求項１０又は１１記載の装置。
【請求項１３】
前記電流駆動発光表示素子は、電界発光表示素子を有することを特徴とする、請求項１乃至１２のうちいずれか一項記載の装置。
【請求項１４】
複数の画素の配列を有し、夫々の画素は電流駆動発光表示素子と該表示素子に電流を流す第一の駆動トランジスタとを有する、アクティブマトリクス表示装置のアドレス指定方法であって、夫々の画素に対して、
第二の駆動トランジスタを駆動する入力電圧を使用し、それによってソース‐ドレイン間電流を発生し、
該ソース‐ドレイン間電流を該第一の駆動トランジスタに流し、
該ソース‐ドレイン間電流を該第一の駆動トランジスタに流すことによって生じる該第一の駆動トランジスタのゲート‐ソース間電圧を第一の蓄積容量に蓄え、
該蓄えられたゲート‐ソース間電圧に基づいて該第一の駆動トランジスタを用いて該表示素子を駆動し、
該第二の駆動トランジスタをオフに切り替えることを特徴とする方法。
【請求項１５】
該第二の駆動トランジスタを駆動する入力電圧を用いて、該入力電圧を該第二の駆動トランジスタの閾値電圧に加え、その結果を該第二の駆動トランジスタのゲート‐ソース間に印加することを特徴とする、請求項１４記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置、特に、夫々の画素に結合される薄膜スイッチングトランジスタを有するアクティブマトリクス電界発光表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。該表示素子には、有機薄膜電界発光素子、例えば高分子化合物質、又は従来のIII-Ｖ族半導体化合物を使用する発光ダイオード（LED）が含まれても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれる半導体複合高分子化合物の一つ又はそれ以上の層を有する。該電極の一つは透明であり、もう片方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、CVD処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって作られ得る。インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなI-V特性を示すように配列されうる。故に、それらは表示機能及びスイッチング機能の両方を提供することができ、そのため受動型ディスプレイにおいて使われる。あるいは、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。夫々の画素は、表示素子、及び該表示素子を流れる電流を制御する切り替え装置を有する。
【０００４】
この形式の表示装置は、電流駆動型表示素子を有する。故に、従来のアナログ駆動の仕組みは、前記表示素子への制御電流の供給を有する。画素構造の部分として電流形トランジスタを設けることが知られ、電流形トランジスタに供給されているゲート電圧は、前記表示素子を流れる電流を決める。蓄積容量は、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、電界発光表示素子をアドレス指定されるアクティブマトリクス用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連する切り替え手段と共に電界発光表示素子2を有し、行（選択）及び列（データ）のアドレス導電体4及び6の交差する集合間の共通部分に置かれる。数個の画素のみが簡単化のため図に示される。実際には、数百の行及び列の画素が存在する。画素1は、行の走査駆動回路8、並びに列のデータ駆動回路9を有する周辺の駆動回路によって、行及び列のアドレス導電体の集合を介してアドレス指定される。該駆動回路は、導電体の夫々の集合の終端に結合される。
【０００６】
電界発光表示素子2は、ここではダイオード素子（LED）として表わされ、一つ又はそれ以上の有機電界発光物質が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の該表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側で支えられる。表示素子の陰極又は陽極のどちらかは、透明な導電体物質で形成される。前記支持材はガラスのような透明の物質から作られ、基材に近い表示素子2の電極はITOのような透明の導電体物質から成る。故に、電界発光層によって発生する光は、これらの電極、及び支持材を介して伝送される。該支持材は、支持材のもう一方の側で見る人に対して可視的である。一般的に、有機電界発光物質層の厚さは、10nmから200nmの間である。素子2に対して使用されうる適切な有機電界発光物質の典型的な例は、EP-A-0717446で知られ、記述されている。WO96/36959で記述されるような結合高分子化合物質も使用され得る。
【０００７】
図２は、電圧でプログラム化された動作を提供する既知の画素及び駆動回路の配置を、概略図で示す。夫々の画素1は、EL表示素子2及び関連する駆動回路を有する。該駆動回路は、行導電体4で行アドレスパルスによってオンとされるアドレストランジスタ16を有する。該アドレストランジスタ16がオンとされる時、列導電体6での電圧は残りの画素に移動する。特に、該アドレストランジスタ16は、駆動トランジスタ22及び蓄積容量24を有する電流源20に列導電体電圧を供給する。列電圧は駆動トランジスタ22のゲートに供給され、該ゲートは、前記行アドレスパルスが終了した後ですら、蓄積容量24によってこの電圧で保持される。駆動トランジスタ22は、電力供給ライン26からの電流を引き込む。
【０００８】
この回路での駆動トランジスタ22はp型TFTとして表わされ、故に蓄積容量24は一定のゲート‐ソース間電圧を保持する。これは、トランジスタを流れる一定のソース‐ドレイン間電流を生じ、そのため画素の所望の電流源動作をもたらす。
【０００９】
上記の基本的な画素回路において、ポリシリコンに基づく回路に対して、トランジスタのチャネルでのポリシリコン粒子の統計的分布によるトランジスタの閾値電圧の変化が存在する。しかし、ポリシリコントランジスタは、電流及び電圧の印加の下で完全に安定しており、閾値電圧は実質的に一定のままである。
【００１０】
閾値電圧の変化は、少なくとも基材上の短い範囲に渡って、アモルファスシリコン・トランジスタでは小さい。しかし、閾値電圧は電圧印加に対して非常に敏感である。駆動トランジスタに対して必要とされる閾値以上の高い電圧の用途は、閾値電圧での大きな変化を引き起こし、この変化は表示画像の情報コンテンツに依存する。従って、異なるものと常に比較されるような、アモルファスシリコン・トランジスタの閾値電圧での大きな差異が存在する。この差異エージングは、アモルファスシリコン・トランジスタで駆動されるLED表示での深刻な問題である。
【００１１】
トランジスタの特性の変化に加えて、LED自体での差異エージングも存在する。これは、電流印加後に発光物質の効率の減少に依存する。ほとんどの場合において、LEDを流れる電流及び充電が多くなればなるほど、効率は一層低くなる。
【００１２】
電流でアドレス指定された画素（電圧でアドレス指定された画素よりむしろ）は、基材に渡って、トランジスタの変化に対する影響を減らしたり、あるいは除いたりすることが可能である。例えば、電流でアドレス指定された画素は、所望の画素駆動電流が流されるサンプリングトランジスタでのゲート‐ソース間電圧をサンプリングするように電流ミラーを使用する。サンプリングされたゲート‐ソース間電圧は、駆動トランジスタをアドレス指定するために用いられる。これが素子の均一性の問題を部分的に緩和するように、サンプリングトランジスタ及び駆動トランジスタは、基材上で夫々隣接し、夫々と更に正確に整合され得る。他の電流サンプリング回路は、サンプリング及び駆動のための同等のトランジスタを使用するので、トランジスタの整合は要求されないが、付加的なトランジスタ及びアドレスラインが要求される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、表示装置の電流アドレス指定用のアドレス指定回路（行及び列の駆動回路）は更に複雑にされ、長い画素プログラミング化時間が高い列容量の結果として必要とされうる。
【課題を解決するための手段】
【００１４】
本発明によれば、複数の表示画素の配列を有するアクティブマトリクス表示装置がもたらされる。夫々の画素は、
電力供給ライン間に直列に置かれた電流駆動発光表示素子及び該表示素子に電流を流す第一の駆動トランジスタと、
該第一の駆動トランジスタのゲート‐ソース間電圧を蓄える第一の蓄積容量と、
第二の駆動トランジスタのゲートに供給された入力電圧に基づいて駆動電流を供給する該第二の駆動トランジスタと、を有する。
【００１５】
この配置において、画素が電圧アドレス指定されるように、電圧は第二の駆動トランジスタのゲートへの印加のために供給される。この第二の駆動トランジスタは、表示素子の次の駆動のために、正確な電圧が第一の蓄積容量に蓄えられるのに十分な長さでのみ駆動される必要がある。従って、第二の駆動トランジスタは、低いデューティーサイクルで動かされうるので、エージングの影響は最小限にされる。この方法で、電流出力特性は安定したままであり、エージングの影響を受ける第一の駆動トランジスタのゲート‐ソース間電圧は、所望の電流をサンプリングすることによって得られる。従って、これは、閾値電圧での如何なる変化も補償する。
【００１６】
この記述及び請求項において、用語“電力供給ライン”は、接地ラインを含み、回路の動作に対して望まれる電圧を運ぶラインを表わすことを主に目的とする。
【００１７】
望ましくは、第二の蓄積容量は、第二の駆動トランジスタを駆動する入力電圧を蓄えるために設けられる。これは、データ入力時間が最小に保たれることを可能にする。
【００１８】
第二の駆動トランジスタによって供給される駆動電流は、第一の駆動トランジスタを流れるように配置される。結果として生じるゲート‐ソース間電圧は、その時第一の蓄積容量で発生する。
【００１９】
望ましくは、夫々の画素は、データ入力ラインと画素への入力との間に接続されているアドレストランジスタを更に有する。
【００２０】
望ましくは、夫々の画素は、第二の蓄積容量の両端に接続されている短絡トランジスタを更に有する。これは、第二の蓄積容量の放電のために使用されうるので、第二の駆動トランジスタがオフとされることは確実にされる。従って、画素出力が、蓄えられたゲート-ソース間電圧に基づいて第一の駆動トランジスタによって発生すると即座に、第二の駆動トランジスタはオフとされうる。これは、第二の駆動トランジスタの動作のデューティーサイクルを減らすので、エージングの影響は最小限にされうる。
【００２１】
一つの例において、第一の駆動トランジスタは、高い電力供給ラインと表示素子の陽極との間に接続され、表示素子の陰極は、行の画素間で共有されている陰極ラインに接続されている。これは、共通の陰極構造を決める一方で、陽極は画素回路への接続のためにパターン化される。
【００２２】
この場合、充電トランジスタは、高い電力供給ラインと第一の駆動トランジスタのゲートとの間に接続されている。これは、第一の駆動トランジスタをオンとするために使用され、ゲート‐ソース間電圧が電力需要を満足するように変化することを可能にする。
【００２３】
他の例において、表示素子の陽極は、行の画素間で共有されている高い電力供給ラインに接続され、表示素子の陰極は、第一の駆動トランジスタのドレインに接続され、第一の駆動トランジスタのソースは、接地に接続されている。これは、所謂“構造化陰極”を決め、第一の蓄積容量が第一の駆動トランジスタのゲートと接地との間に接続されることを可能にする（なぜならば、第一の駆動トランジスタのソースは接地に接続されているからである）。
【００２４】
この場合、第二の駆動トランジスタは、電力供給ラインと第一の駆動トランジスタのドレインとの間で結合トランジスタに直列に接続されている。この結合トランジスタは、第二の駆動トランジスタの電流が、ゲート‐ソース間電圧のサンプリング動作のために第一の駆動トランジスタに送られることを可能にする。
【００２５】
望ましくは、充電トランジスタは、接地と第一の駆動トランジスタのゲートとの間に、即ち第一の蓄積容量の両端に接続されている。これは、第一の駆動トランジスタをオフに切り替えるために使用され、第二の蓄積容量の充電経路を設ける。
【００２６】
全ての場合において、閾値電圧補償回路は、第二の駆動トランジスタの閾値補償の供給のために設けられうる。第二の駆動トランジスタのデューティーサイクルは、エージングの影響を低減するように低いが、幾つかの場合において、第二の駆動トランジスタでの閾値電圧の変化の補償を供給することが望まれる。
【００２７】
補償回路は、第二の駆動トランジスタの閾値電圧を蓄える第三の蓄積容量を有し、第二及び第三の蓄積容量は直列に置かれ、画素への入力は、第二及び第三の蓄積容量間の接点に供給される。この方法で、一つの容量はデータ入力を保持し、もう一つは閾値電圧を保持する。電圧の組み合わせは、第二の駆動トランジスタのゲート‐ソース接点の両端に供給される。
【００２８】
次に、トランジスタは、第三の蓄積容量が第二の駆動トランジスタの閾値電圧以上の電圧を充電されることを可能にする充電経路を設けるために、画素回路で設けられる。第二の駆動トランジスタは、その時、第三の蓄積容量の電圧が閾値電圧まで放電されるまで、この電圧によって駆動されうる。
【００２９】
トランジスタは、アモルファスシリコン・トランジスタとして実施されても良い。
【００３０】
本発明はまた、複数の画素の配列を有するアクティブマトリクス表示装置のアドレス指定方法も提供する。夫々の画素は電流駆動発光表示素子と該表示素子に電流を流す第一の駆動トランジスタを有する。当該方法は、夫々の画素に対して、
第二の駆動トランジスタを駆動する入力電圧を使用し、それによってソース‐ドレイン間電流を発生し、
該ソース‐ドレイン間電流を該第一の駆動トランジスタに流し、
該ソース‐ドレイン間電流を該第一の駆動トランジスタに流すことによって生じる該第一の駆動トランジスタのゲート‐ソース間電圧を第一の蓄積容量に蓄え、
該蓄えられたゲート‐ソース間電圧に基づいて該第一の駆動トランジスタを用いて該表示素子を駆動し、
該第二の駆動トランジスタをオフに切り替えることを特徴とする。
【００３１】
これは、電圧アドレス指定を提供するが、電流が第一の駆動トランジスタの閾値電圧の変化を補償するためにサンプリングする。
【００３２】
第二の駆動トランジスタを駆動する入力電圧を用いることは、入力電圧を第二の駆動トランジスタの閾値電圧に加え、その結果を第二の駆動トランジスタのゲート‐ソース間に印加することを含む。
【発明を実施するための最良の形態】
【００３３】
本発明を添付の図を参照して、例を用いて記述する。
【００３４】
同じ参照数字が様々な図で同じ構成要素に対して使用されている。これらに関する記述は繰り返されない。回路の動作に関する記述はまた、夫々の説明に関して、誘導性TFTの如何なるソース‐ドレイン間電圧降下も無視する。
【実施例１】
【００３５】
図３は、本発明による第一の画素配置を示す。図２の従来の画素においてと同様に、画素は電圧でプログラミング化され、蓄積容量24は、画素のアドレス指定（プログラミング化）相の後、駆動トランジスタ22のゲート‐ソース間電圧を蓄える。図３の回路はn型トランジスタを使用し、故にアモルファスシリコン・トランジスタを使用する実施に適する。
【００３６】
本発明によれば、第二の駆動トランジスタ30は、そのゲートに供給された入力電圧に基づいて駆動電流を供給するために設けられている。従って、アドレストランジスタ16は、データライン6での入力信号を第二の駆動トランジスタ30のゲートに結合する。第二の駆動トランジスタ30は、電圧駆動型電流源として働く。
【００３７】
第二の駆動トランジスタ30は、画素のプログラミング化相の間のみ動作する。この相の間、電流は第一の駆動トランジスタ22を流れる。従って、第二の駆動トランジスタ30は、低いデューティーサイクルで動作しうるので、エージングの影響は最小限にされる。この方法で、電流出力特性は一定のままである。
【００３８】
第二の蓄積容量32は、データライン6からの入力電圧を蓄えるために設けられており、第二の駆動トランジスタ30のゲートと接地との間に接続されている。従って、アドレス指定パルス（トランジスタ16での）は、第二の蓄積容量32を充電するためだけに十分な長さである必要がある。
【００３９】
短絡トランジスタ34は、第二の蓄積容量32の両端に接続されている。これは、第二の蓄積容量32を放電するために使用される。第二の駆動トランジスタ30がプログラミング化相の後でオフとされることを確実にすることが達成される。
【００４０】
充電トランジスタ36は、高い電力供給ライン26と第一の駆動トランジスタ22のゲートとの間に接続されている。これは、第一の駆動トランジスタ22をオンとするために使用され、ゲート‐ソース間電圧が電流需要を満足するように変化することを可能にする。
【００４１】
駆動トランジスタ22のみが一定電流状態で使用される。トランジスタ16、34及び36は、短いデューティーサイクルで動作するスイッチとして使用される。トランジスタ30は、低いデューティーサイクルで動かされる電流源として働く。従って、これら素子の閾値電圧のドリフトは小さく、回路動作に影響を及ぼさない。
【００４２】
表示素子の陰極28はそれに印加されるべき切り替え電圧を必要とし、この理由のため、個々の陰極ラインが、配列での夫々の行の画素に必要とされることは、以下の記述から明白である。
【００４３】
図４は、図３の回路の動作を説明するために使用される。プロット16、36、34及び28は、夫々のトランジスタに印加されるゲート電圧を表わす。プロット“28”は陰極ライン28に印加される電圧を表わし、プロット“データ”の透明部分はデータライン6でのデータ信号のタイミングを表わす。斜線部分は、データがデータライン6に存在しない時間を表わす。画素の他の行に対するデータがこの時間に印加されうるので、データはデータライン6にほぼ連続的に印加され、パイプライン化された動作を与えることが、以下の記述から明白となる。
【００４４】
画素プログラミング化相は、アドレストランジスタ16をオンとする高いパルスで始まる。これは、第二の駆動トランジスタ30を駆動する駆動電圧が容量32に蓄えられることを可能にする。この時に、短絡トランジスタ34は、充電が容量32に蓄えられることを可能にするようにオフとされている。
【００４５】
充電トランジスタ36もまたオンとされる。これは、ダイオード接続構造において、第一の駆動トランジスタ22のゲート及びドレインを結合し、それによって第一の駆動トランジスタはオンとされる。プログラミング化相の間、表示素子2の陰極は高電位であるので、表示素子2は逆バイアスされている。従って、第二の駆動トランジスタ30によって駆動される電流は、第一の駆動トランジスタ22を流れる。第一の駆動トランジスタ30によって駆動される電流に対応する第二の駆動トランジスタ22のゲート‐ソース間電圧が容量24に蓄えられる時、回路は安定する。第一の駆動トランジスタ22のソースでの電圧は、この平衡が達成されることを可能にするように浮上することができる。従って、第一の駆動トランジスタ22は電流でアドレス指定され、電圧サンプリング動作が実行される。
【００４６】
充電トランジスタ36のオンパルスの期間は、平衡が達成されることを可能にするように選択される。このオンパルスの終わりに、短絡トランジスタ34は、容量32を放電するためにオンに切り替えられる。即ち、これは、第二の駆動トランジスタ30がオフとされることを確実にする。
【００４７】
最後に、陰極ラインはローにされ、電流が第一の駆動トランジスタによって表示素子に流される。
【００４８】
アドレス指定系列は、画素の一つ以上の行がどの時点においてもプログラミング化されているように、パイプライン化されうる。従って、ライン36、34及び行型の陰極ライン28でのアドレス指定信号は、異なる行に対して同じ信号で重なりうる。従って、アドレス指定系列の長さは、長い画素プログラミング化時間を導かず、効率的なライン時間は、アドレストランジスタ16のアドレスラインがハイである時に第二の容量32を充電するために必要とされる時間によってのみ限定される。この時間期間は、標準的なアクティブマトリクスアドレス指定系列と同じである。アドレス指定の他の部分は、フレーム時間全体が、表示装置の第一の幾つかの行に必要とされる設定によって僅かに長くされるに過ぎないことを意味する。しかし、この設定はフレーム空白期間内で容易に成されうるので、閾値電圧の測定に要する時間は問題ではない。
【００４９】
パイプライン化されたアドレス指定が図５のタイミング図で示されている。トランジスタ36及び34並びに陰極ライン28の制御信号は単一のプロットに一体化されているが、動作は図４を参照して記述される通りである。図５中の“データ”プロットは、データライン6が連続する行にデータを供給するためにほぼ連続的に使用されることを示す。
【００５０】
図３の例において、第一の駆動トランジスタは、高い電力供給ラインと表示素子の陽極との間に接続され、表示素子の陰極は、行の画素間に共有されている陰極ラインに接続されている。これは、共通陰極構造を決め、陽極は画素回路への接続のためにパターン化される。
【実施例２】
【００５１】
他の例において、表示素子は反転されるので、表示素子の陽極は行の画素間に共有されている高い電力供給ラインに接続され、表示素子の陰極は第一の駆動トランジスタのドレインに接続され、第一の駆動トランジスタのソースは接地に接続される。これは、所謂“構造化陰極”を決め、第一の蓄積容量が第一の駆動トランジスタのゲートと接地との間に接続されることを可能にする（なぜならば、第一の駆動トランジスタのソースは接地に接続されているからである）。
【００５２】
このような回路の例が図６で示されている。この場合、第二の駆動トランジスタ30は、第二の電力供給ライン27と第一の駆動トランジスタ22のゲートとの間に接続されている。以下の記述から理解されるように、第二の電力供給ライン27が電力供給電圧で不変に保たれる一方で、第一の電力供給ライン26はそれに印加された交流電圧波形を有する。結合トランジスタ40は、電力供給ライン27と第一の駆動トランジスタ22のドレインとの間で第二の駆動トランジスタ30に直列に設けられている。この結合トランジスタ40は、電力供給ライン27から、第二の駆動トランジスタ30を介して第一の駆動トランジスタ22までの電流経路を設け、従って、第二の駆動トランジスタの電流が第一の駆動トランジスタによってサンプリングされることを可能にする。
【００５３】
第二の蓄積容量は、第二の駆動トランジスタ30のゲートとソースとの間に、短絡トランジスタ34と並列にやはり接続されている。
【００５４】
充電トランジスタ36は、接地と第一の駆動トランジスタ22のゲートとの間に、即ち第一の蓄積容量24の両端に接続されている。これは、第一の駆動トランジスタ22を（そのゲートを接地に結合することによって）オフに切り替えるために使用され、第二の蓄積容量32に充電経路を供給する。
【００５５】
回路の動作が図７に示されている。トランジスタ16に対する最初のアドレスパルスの間、充電トランジスタ36もまた、第二の蓄積容量が入力電圧まで充電されうるようにオンとされる。第一の電力供給ライン26は、プログラミング化相の間、それに印加された低い電圧を有するので、表示素子2は逆バイアスされ、オフとされる。
【００５６】
結合トランジスタ40はまた、第二の駆動トランジスタ30によって第二の電力供給ライン27から供給された電流が第一の駆動トランジスタ22に流れるようにオンとされる。
第一の駆動トランジスタ22のゲート‐ソース間電圧は、上述と同様の方法で容量24でサンプリングされる。充電トランジスタ36がオンとされている間、第一の駆動トランジスタ22はオフとされ、充電トランジスタ36はまた、第二の駆動トランジスタからの電流を減衰させる。充電トランジスタ36は、アドレストランジスタ16と同時にオフとされ、それがオフとされた後、第一の駆動トランジスタ22のゲート‐ソース間電圧の安定が始まる。
【００５７】
先と同様に、サンプリング動作の終わりに、短絡トランジスタ34でのパルスは、第二の駆動トランジスタをオフとするために第二の蓄積容量を放電し、第一の電力供給ライン26は、プログラミング化相の終わりに表示素子を駆動するようにハイにされる。
【００５８】
パイプライン化されたアドレス指定は、先と同様に、図５を参照して説明されたのと同様の方法で実行されうる。
【００５９】
上記の回路は、如何なるエージング補償回路も必要としないように、第二の駆動トランジスタ30の低いデューティーサイクルに依存する。しかし、閾値電圧補償回路は、第二の駆動トランジスタの閾値補償の供給のために設けられうる。第二の駆動トランジスタでの閾値電圧の変化に対する補償を供給することが、幾つかの場合に望ましい。
【実施例３】
【００６０】
図８は、図３の回路の変形を示す。第三の蓄積容量50が第二の駆動トランジスタの閾値電圧を蓄えるために設けられている。第二及び第三の蓄積容量32、50は、第二の駆動トランジスタ30のゲートとソースとの間に直列に置かれている。画素への入力は、それらの間の接点に供給される。回路は、第二の蓄積容量32にデータ入力を、第三の蓄積容量50に閾値電圧を供給するように動作する。電圧の組み合わせは、第二の駆動トランジスタのゲート‐ソース接点の両端に供給され、トランジスタは、この方法で、閾値以上の所望の電圧まで駆動される。
【００６１】
充電経路は、第三の蓄積容量50が第二の駆動トランジスタの閾値電圧以上の電圧まで充電されることを可能にするように設けられる。トランジスタ52は、この目的のために、電力供給ライン26と第二の駆動トランジスタ30のゲートとの間に設けられている。更なるトランジスタ54もまた、第二の駆動トランジスタ30のゲートとドレインとの間で必要とされる。これは、図９を参照して回路の動作に関する以下の記述から明白になる。
【００６２】
プログラミング化相は、第二の駆動トランジスタの閾値電圧が第三の容量に蓄えられる最初の期間を有する。図９で示されているように、短絡トランジスタ34及びトランジスタ54は、最初にオンとされる。これは、第二の駆動トランジスタ30をダイオード接続し、容量32を短絡する。
【００６３】
次に、トランジスタ52がオンとされる。これは、第二の駆動トランジスタ30に電流を流す（そのドレインは、トランジスタ52、54を介して電力供給ラインの電圧にある）。更に、容量50は電力供給ラインの電圧まで充電され、当然のことながら駆動トランジスタの閾値電圧を超える。比較的短いパルスがトランジスタ52に供給され、その時電圧が容量50に蓄えられる。トランジスタ52がオフとされた後、第二の駆動トランジスタは通電したままであり、ソース‐ドレイン間電流は容量50を放電する。第二の駆動トランジスタは、容量50が閾値電圧のみを蓄える時にオフとなる。
【００６４】
従って、アドレストランジスタ16に対するアドレスパルスの前に即座に、閾値電圧が容量50に蓄えられる。トランジスタ34及び54がオフとされると、入力電圧は第二の蓄積容量32を充電するために使用されうる。第二の駆動トランジスタ30のゲートでの結果として生じる電圧は閾値電圧を補償し、電流は第一の駆動トランジスタ22を流れる。第一の駆動トランジスタ22は、トランジスタ36によるゲート及びドレインの接続によってオンとされる。先と同様に、ゲート‐ソース間電圧が容量24に蓄えられる。
【００６５】
上述のように、トランジスタ34に対する第二のパルスは、第二の駆動トランジスタ30がオフとされることを確実にし、次に陰極ライン28は、表示素子を動作するようにローに切り替えられる。
【実施例４】
【００６６】
図１０は、図６の回路に対する変形を示す。先と同様に、第三の蓄積容量50が、第二の駆動トランジスタ30の閾値電圧を蓄えるために設けられている。別の電力供給ライン（陽極ライン59）が、以下から明白になるように、画素の夫々の行に必要とされる。第二及び第三の蓄積容量32、50は、第二の駆動トランジスタ30のゲートとソースとの間で直列にやはり接続され、画素への入力はそれらの間の接点に供給される。
【００６７】
先と同様に、回路は、第二の蓄積容量32にデータ入力を、第三の容量50に閾値電圧を供給するように動作する。トランジスタ60は、第三の蓄積容量50が第二の駆動トランジスタの閾値電圧以上の電圧まで充電されることを可能にする充電経路を供給するために設けられている。トランジスタ60は、電力供給ライン26と第二の駆動トランジスタ30のゲートとの間に置かれている。
【００６８】
更なるトランジスタが、先と同様に必要とされる。回路の動作は、図１１を参照して記述される。
【００６９】
最初の期間の間、第二の駆動トランジスタの閾値電圧は第三の容量に蓄えられ、短絡トランジスタ34及びトランジスタ60は最初にオンとされる。これは第二の駆動トランジスタ30をダイオード接続し、容量32を短絡する。
【００７０】
次に、トランジスタ36がオンとされる。これは、第二の駆動トランジスタ30に電流を流す。更に、容量50は、トランジスタ60、34及び36を介して電力供給ラインの電圧まで充電される。比較的短いパルスがトランジスタ36に供給され、その時電圧は容量50に蓄えられる。トランジスタ36がオフとされた後、第二の駆動トランジスタ30は通電したままであり、ソース‐ドレイン間電流は容量50を放電する。第二の駆動トランジスタは、容量50が閾値電圧のみを蓄える時にオフとなる。
【００７１】
従って、アドレストランジスタ16に対するアドレスパルスの前に即座に、閾値電圧が容量50に蓄えられる。トランジスタ34及び60はオフとされる。
【００７２】
アドレス指定パルスの間、入力電圧は第二の蓄積容量32を充電するために使用される。第二の蓄積容量は、オンとされているトランジスタ40及び駆動トランジスタ22を介して接地に接続される。容量32での電圧が安定するとすぐに、第一の駆動トランジスタ22に流れる電流のみが第二の駆動トランジスタ30から供給される（トランジスタ40を介して）。第一の駆動トランジスタ22は、トランジスタ62によるゲート及びドレインの接続によってオンとされる。ゲート‐ソース間電圧は、先と同様に容量24に蓄えられる。
【００７３】
上述のように、トランジスタ34に対する第二のパルスは、第二の駆動トランジスタ30がオフとされることを確実にし、次に陰極ライン59は、表示素子を動作するようにハイに切り替えられる。
【００７４】
回路中のトランジスタはアモルファスシリコン・トランジスタとして実施されても良く、回路はこれらトランジスタのエージングを補償するように動作する。この理由のために、上述の回路はn型トランジスタで実施されるように示された。n型素子の製造はアモルファスシリコンにおいて望ましいが、当然のことながら別の回路がｐ型素子又は組み合わせで実施されうる。
【００７５】
表示素子は、高分子LED素子、有機LED素子、リン光体含有物質及び他の発光構造体であっても良い。特に、本発明はアクティブマトリクス有機ＬＥＤ表示装置用の水素化アモルファスシリコン（a-Si:H）の使用を可能にする。
【００７６】
本発明は、例の回路の数字で表わされている。しかし、本発明はこれらの例のみに限定されず、入力電圧が、低いデューティーサイクルで動作するトランジスタを使用する所望のソース‐ドレイン間電流の発生のために使用される、アドレス指定の仕組みを更に一般的に提供する。その時このソース‐ドレイン間電流は、駆動トランジスタを介して減衰され、結果として生じるゲート‐ソース間電圧は、表示素子の連続的な駆動のために蓄えられる。
【００７７】
他の多様な変形が、当業者にとって明白である。
【図面の簡単な説明】
【００７８】
【図１】既知のEL表示装置を示す。
【図２】入力駆動電圧を使用する既知の画素回路の概略図である。
【図３】本発明の表示装置用の第一の画素配置の概略図を示す。
【図４】図３の回路の動作を説明するタイミング図である。
【図５】図３の回路の動作を更に説明するタイミング図である。
【図６】本発明の表示装置用の第二の画素配置の概略図を示す。
【図７】図６の回路の動作を説明するタイミング図である。
【図８】本発明の表示装置用の第三の画素配置の概略図を示す。
【図９】図８の回路の動作を説明するタイミング図である。
【図１０】本発明の表示装置用の第四の画素配置の概略図を示す。
【図１１】図１０の回路の動作を説明するタイミング図である。
【図１】
2006523321.tif 000003
【図２】
2006523321.tif 000004
【図３】
2006523321.tif 000005
【図４】
2006523321.tif 000006
【図５】
2006523321.tif 000007
【図６】
2006523321.tif 000008
【図７】
2006523321.tif 000009
【図８】
2006523321.tif 000010
【図９】
2006523321.tif 000011
【図１０】
2006523321.tif 000012
【図１１】
2006523321.tif 000013
【国際調査報告】
2006523321.tif 000014
2006523321.tif 000015
2006523321.tif 000016