(57)【要約】この発明は、仮基板（２）を有する半導体基体（１）内において、少なくとも一つの半導体素子（３）が形成され、半導体素子（３）が、半導体基体（１）の基板（２）とは反対側に少なくとも一つの接続領域（４）を備え、そして、前記側に誘電体（５）が形成され、そして、接続領域（４）を露出させるようにパターンニングされ、その後、接続領域（４）と接続するように誘電体（５）上部に金属層（６）が堆積され、金属層（６）が接続領域（４）の電気的接続導電体として機能し、その後、仮基板（２）が除去され、そして、金属層（６）が半導体装置（１０）の基板として機能する半導体装置（１０）の製造方法に関する。この発明によれば、金属層（６）が堆積される前に、誘電体（５）のパターンニングされた部分の周囲と半導体素子（３）の周囲とに誘電体（５）よりも厚い樹脂のリング状領域（７）が形成され、そして、長方形のリング状領域（７）内部に金属層（６）が堆積される。このようにして、金属層（６）が堆積された後に、好ましくは、装置（１０）を領域（７）外部に押圧することにより各装置（１０）が容易に形成できる。好ましくは、誘電体（５）と領域（７）とのために（異なる）フォトレジストが選ばれる。この発明は、さらに、このようにして得られる半導体装置（１０）を備える。
2006501642.tif 000002
【特許請求の範囲】
【請求項１】
仮基板を有する半導体基体内において、少なくとも一つの半導体素子が形成され、該半導体素子が、前記半導体基体の前記基板とは反対側に少なくとも一つの接続領域を備え、そして、該接続領域が形成される前記半導体基体の側において、前記接続領域を露出させるパターンに応じて誘電体が設けられ、その後、前記接続領域に接触するように前記誘電体上部に金属層が設けられ、該金属層が前記接続領域の電気的接続導電体として機能し、その後、仮基板が除去され、そして、前記金属層が基板として機能する半導体装置の製造方法であって、
前記金属層を設ける前に、合成樹脂のリング状領域が設けられ、前記誘電体のパターンニングされた部分の周囲及び前記半導体素子の周囲においては、前記合成樹脂リング状領域内の前記誘電体及び前記金属層の厚みを越える厚みで前記リング状領域が設けられることを特徴とする半導体装置の製造方法。
【請求項２】
前記リング状領域の合成樹脂のための材料としてフォトレジストが選択され、そして、フォトリソグラフィにより前記リング状領域が形成されることを特徴とする請求項１に記載の方法。
【請求項３】
前記誘電体のためにさらなるフォトレジストが選択され、そして、フォトリソグラフィにより前記さらなるフォトレジストがパターンニングされることを特徴とする請求項１又は２いずれかに記載の方法。
【請求項４】
前記誘電体の厚みが１から１０μｍの範囲内で選ばれ、そして、前記リング状領域の厚みが１０から２００μｍの範囲内で選ばれることを特徴とする請求項３に記載の方法。
【請求項５】
前記金属層のための金属として銅が選ばれ、そして、前記金属層の厚みが５から２０μｍだけ前記リング状領域の厚みを越えるように選ばれることを特徴とする請求項１乃至４いずれかに記載の方法。
【請求項６】
前記金属層が設けられた後に、前記リング状領域が除去され、そして、前記リング状領域が位置する部位の前記半導体基体の部分をソーイングすることにより前記半導体装置が得られることを特徴とする請求項１乃至５いずれかに記載の方法。
【請求項７】
前記リング状領域の外部へ前記半導体基体を押圧することにより前記半導体装置が得られることを特徴とする請求項１乃至５いずれかに記載の方法。
【請求項８】
前記金属層に隣接する前記リング状領域の壁がある形状とされることを特徴とする請求項１乃至７いずれかに記載の方法。
【請求項９】
前記仮基板を除去した後、前記半導体基体の前記側において、合成樹脂のさらなる長方形のリング状領域が前記リング状領域の略反対側に設けられ、そして、さらなる金属層が前記さらなるリング状領域内に金属層が設けられることを特徴とする請求項１乃至８いずれかに記載の方法。
【請求項１０】
半導体基板に埋め込み絶縁層を設け、該埋め込み絶縁層上部に前記半導体素子と、前記接続領域と、そして、前記半導体素子のさらなる接続領域とが形成されて、前記半導体基板が形成され、前記埋め込み絶縁層下部に位置する前記半導体基板の部分により前記仮基板が形成されることを特徴とする請求項１乃至９いずれかに記載の方法。
【請求項１１】
前記埋め込み絶縁層と前記接続領域との間に前記埋め込み絶縁層に対するエッチング停止層を形成するさらなる絶縁層と他の埋め込み絶縁層とが設けられ、前記さらなる接続領域が形成された部分ｓに開口が形成され、そして、前記仮基板を除去した後、前記さらなる埋め込み絶縁層に対して選択的なエッチャントを用いて前記さらなる接続領域下部に位置する前記埋め込み絶縁層の一部分が除去されることを特徴とする請求項９に記載の方法。
【請求項１２】
前記半導体素子がバイポーラトランジスタにより形成され、前記接続領域が前記バイポーラトランジスタのエミッタに接続されることを特徴とする請求項１乃至１１いずれかに記載の方法。
【請求項１３】
前記半導体素子がＬＤＭＯＳトランジスタにより形成され、前記接続領域が前記ＬＤＭＯＳトランジスタのソース領域に接続されることを特徴とする請求項１乃至１１いずれかに記載の方法。
【請求項１４】
請求項１乃至１３いずれかに記載の方法により得られる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法であって、仮基板を有する半導体基体内において、少なくとも一つの半導体素子が形成され、該半導体素子が、前記半導体基体の前記基板とは反対側に少なくとも一つの接続領域を備え、そして、該接続領域が前記半導体基体の側に形成され、前記接続領域を露出させるパターンに応じて誘電体が設けられ、その後、前記接続領域に接触するように前記誘電体上部に金属層が設けられ、該金属層が前記接続領域の電気的接続導電体として機能し、その後、仮基板が除去され、そして、前記金属層が基板として機能する方法に関する。前記金属層は熱を飛散させる熱伝導体としても機能する。この種の方法により、例えば、５０ＧＨｚに等しい、又は、これを越える周波数である超短波で用いることができる集積又は非集積半導体装置を製造することができる。
【背景技術】
【０００２】
冒頭で述べた種類の方法は、スイスのダボスで１９９９年５月１６日から２０日まで開かれたＩｎｄｉｕｍ  Ｐｈｏｓｐｈｉｄｅ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓに関する第１１目の国際会議の議事録の１６９頁から１７４頁に掲載されたＭ．Ｒｏｄｗｅｌｌ  ｅｔ  ａｌ．による題名“Ｔｒａｎｓｆｅｒｒｅｄ−Ｓｕｂｓｔｒａｔｅ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｔｅｃｈｎｏｌｏｇｙ”により知られている。この刊行物は、如何にして、仮基板として機能するＩｎＰ基板上のＩｎＰトランジスタにＢＣＢ（＝  Ｂｅｎｚｏ  Ｃｙｃｌｏ  Ｂｕｔｅｎｅ）を備えるパターンニングされた誘電体が設けられ、その後、パターンニングされた誘電体内部及び上部の両方に銅層が設けられ、パターンニングされた誘電体内部で銅層がトランジスタへの熱的及び電気的バイアとして機能するかについて述べている。続いて、ＩｎＰ基板が除去され、銅層がトランジスタのための基板として機能する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この既知の方法では、大量の半導体装置を製造すると、これら半導体装置を容易には互いに分離させることができないという問題がある。ソーイング（ｓａｗｉｎｇ）によりこれら半導体装置を分離させようとすると、金属層をソーイングするときに、ソーイングされる金属がソー上に飛び散り、その結果、ソーイング処理の妨げになるという重大な問題に遭遇する。ソーイング処理の前に、ソーイングされる位置でエッチングにより金属層を除去するのは金属層が非常に厚いため実際的ではない。
【０００４】
従って、この発明の目的は、冒頭で述べた種類の実際的な方法であって、同時の大量の半導体装置を製造でき、且つ、これら半導体装置を容易に互いに分離させることができる方法を提供するものである。
【課題を解決するための手段】
【０００５】
これを達成するために、この発明に従って、冒頭で述べた種類の方法が、前記金属層を設ける前に、合成樹脂のリング状領域が設けられ、前記誘電体のパターンニングされた部分の周囲及び前記半導体素子の周囲においては、前記合成樹脂リング状領域内の前記誘電体及び前記金属層の厚みを越える厚みで前記リング状領域が設けられることにより特徴付けられる。この発明は、主に、装置が互いに分離されなければならない半導体基体の領域上にも金属層が形成されることを排除しることにより上記問題が実際的な方法により解決されるという認識に立っている。前記金属層が前記リング状領域内に設けられた後に、前記リング状領域が再度除去され、装置が互いに分離されなければならない半導体基体の領域が露出され、金属層を介してのソーイングが行われないので、問題なく分離技術としてソーイング処理を用いることができる。この発明による解決策は、さらに、合成樹脂のリング状領域が非常に簡単に設けられるという効果があり、これは、特に、この目的のためにフォトレジストが用いられる場合に効果的である。このフォトレジストには容易に所望のパターンを設けることができ、前記金属層を施した後、それは、適切な溶剤により、容易に再度除去することができる。前記リング状領域はリングに限らず、長方形や多角形でもよい。
【０００６】
そこで、この発明の方法の、特に、効果的な実施形態では、フォトレジストが前記リング状領域の材料として選択され、そして、フォトリソグラフィにより前記リング状領域が形成される。特に適切なフォトレジストはＮＡＮＯ  ＳＵ−８で、これはネガティブ・フォトレジストで、市場で、とりわけ、ＭｉｃｒｏＣｈｅｍ社よりその名称で入手可能である。この種のフォトレジストは、一回のスピンコーティングにより、１０から２００μｍの厚みで半導体基体に設けることができる。これにより、金属層も非常に厚くすることができ、その電気的及び熱的接続導電体としての機能、そして、特に、基板として、即ち、装置の支持部分としての機能という観点から望ましい。誘電体としてもフォトレジストを用いるのが好ましい。これは、フォトレジストはフォトリソグラフィを用いて容易にパターンニングされるという事実、そして、誘電体は、比較的厚く、例えば、１から１０μｍの範囲にすることができ、そして、ＲＦ（無線周波数）での損失が非常に少ない、ＢＣＢとしてフォトレジストは、所謂、ストリップライン技術との兼ね合いで非常に適切であるという事実に基づいている。上記のことは、すべて、高周波数と高電力消費との両者が必要な対象となる用途にも関係がある。
【０００７】
前記リング状領域の厚みが１０から２００μｍの範囲内で選ばれると好ましい。前記金属層の厚みは前記リング状領域の厚みより５から２０μｍ厚く選ばれると好ましい。露出後、適切な溶剤を用いてフォトレジストは現像でき、そして、ベークアウトした後に再度除去できる。上記のフォトレジストに適切に用いることができる現像剤及び剥離剤も、やはり、ＭｉｃｒｏＣｈｅｍ社より供給される。前記リング状領域位置でフォトレジストを剥離した後、その位置でソーイングを行うことができる。
【０００８】
この発明の方法の好ましい実施形態では、前記リング状領域の外部へ前記半導体基体を押圧することにより各々の各半導体装置が得られる。意外にも、半導体装置を近隣の装置から分離するのに、リング状の合成樹脂領域は除去する必要がないことが分かっている。半導体基体を適切なフォイル上に載置した後、点状の物体により圧力を加えることにより、リング状領域から金属層が圧出させることができ、リング状領域位置おいて半導体基体が切断されることになる。この最後の点は、とりわけ、この発明の方法が「基板転送」技術を用い、半導体素子を収容する実際の半導体基体は非常に薄く、即ち、せいぜい、数マイクロメートルである。半導体装置がリング状領域から圧出された後、例えば、真空ピンセットにより、それら半導体装置を摘み出すことができ、最終組み立て工程やパッケージングのための処理が簡単になる。
【０００９】
さらに好ましい変形例では、前記仮基板を除去した後、前記半導体基体の前記側において、合成樹脂のさらなる長方形のリング状領域が前記リング状領域の略反対側に設けられ、そして、さらなる金属層が前記さらなるリング状領域内に金属層が設けられる。
【００１０】
このようにして、半導体素子のさらなる接続領域に、電気的及び熱的接続特性に優れ、そして、高周波での挙動が所望通りに良い接続導体を設けることができる。
【００１１】
半導体基板に埋め込み絶縁層を設け、該埋め込み絶縁層上部に前記半導体素子と、前記接続領域と、そして、前記半導体素子のさらなる接続領域とが形成されて、前記半導体基板が形成され、前記埋め込み絶縁層下部に位置する前記半導体基板の部分により前記仮基板が形成されると好ましい。この方法は簡単且つ容易にＭＯＳ（金属酸化膜半導体）トランジスタとバイポーラトランジスタとの両方に適用できる。
【００１２】
そのような変形例においては、前記埋め込み絶縁層と前記接続領域との間に前記埋め込み絶縁層に対するエッチング停止層を形成するさらなる絶縁層と他の埋め込み絶縁層とが設けられ、前記さらなる接続領域が形成された部分に開口が形成されると好ましい。続いて、前記仮基板を除去した後、前記さらなる埋め込み絶縁層に対して選択的なエッチャントを用いて前記さらなる接続領域下部に位置する前記埋め込み絶縁層の一部分が除去される。
【００１３】
この発明の方法のさらなる変形例では、バイポーラトランジスタが前記半導体素子として用いられ、そして、前記接続領域が前記バイポーラトランジスタのエミッタに接続される。好ましくは、この発明の方法は、しかし、（電力）ＬＤ（横方向拡散）ＭＯＳトランジスタ等のＭＯＳ装置に形成に用いられる。
【００１４】
この発明は、さらに、この発明の方法により得られる半導体装置を備える。
【００１５】
この発明の、これらの、そして、その他のアスペクトが以下に記載される（各）実施形態より明らかとなる。
【発明を実施するための最良の形態】
【００１６】
各図は、明瞭にするために、スケール通りには描かれておらず、ある寸法、例えば、厚み方法の寸法はかなり誇張されている。対応する領域又は部分は異なる図において可能な限り同じ参照番号で示されている。
【００１７】
図１乃至図１０はこの発明の方法の一連の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。この例の装置１０の製造は、ここでは（図１参照）、通常の寸法とドーピング濃度のｎ型シリコン基板２を用いることを基礎にしている。この基板は、順に、電気的絶縁二酸化シリコン層８，窒化シリコンのさらなる絶縁層９，二酸化シリコンの別の絶縁層１１、そして、単結晶シリコンの薄層３‘を支持している。この構造は、例えば、ＣＶＤによりＳｉ基板２上に絶縁層８，９，１１を形成することにより作ることができる。これの上部にはシリコン基板３’が付着されており、これは、後で、数マイクロメートルの厚みが得られるまで大部分が除去される。シリコン層３‘において、（図３参照）トランジスタ等の半導体素子３が形成され、その後、素子３の外側に位置するＳｉ層３’部分が除去される。半導体素子３のさらなる接続領域を形成するために、さらなる、そして、その他の絶縁層９，１１内に局部的に開口２１が形成される。
【００１８】
続いて（図３参照）、金属層、ここではアルミニウムが設けられ、パターンニングされて、例えば、トランジスタのソースとして接続領域４，そして、例えば、トランジスタのゲート電極としてさらなる接続領域４４が形成される。次に（図４参照）、誘電体として機能するＢＣＢのフォトレジスト５が５μｍの厚みで施され、さらなる接続領域４４が覆われ、そして、接続領域４が露出されたままになるように、このフォトレジストがパターンニングされる。この例（図５参照）では、このフォトレジストには、ここでは、Ｃｒ／Ｃｕの薄い核生成層５１が設けられ、これは、装置１０表面全体に広がり、この核生成層５１の厚みは、この例では、２００ｎｍで、５０ｎｍのＣｒと１５０ｎｍのＣｕを備える。
【００１９】
続いて（図６参照）、この発明に従って、パターンニングされたＢＣＢ層５の周囲と、そして、半導体素子３の周囲とに合成樹脂のリング状領域７が設けられる。この例では、領域７は、フォトレジスト、ここでは、厚みが１００μｍで幅が２００μｍのＮＡＮＯ  ＳＵ−８を備え、これは、スピンコーティングとそれに続くフォトリソグラフィにより施される。次に（図７参照）、領域７内の核生成層５１に、厚い、ここでは１１０μｍの銅を含む金属層６が電着により設けられる。続いて（図８参照）、仮基板として機能していた、絶縁層８下部のシリコン基板２が、ここでは、濃縮ＫＯＨ水溶液を用いたエッチングにより除去される。この処理では、リング７及び金属層６がマスクとして用いられ、二酸化シリコンの埋め込み絶縁層８がエッチング停止層として機能する。
【００２０】
続いて（図９参照）、二酸化シリコンの絶縁層８が希釈ＨＦ水溶液を用いたエッチングにより除去される。接続領域４が、熱的及び電気的接続導体として機能し、今、装置１０の基板としても機能する銅層６と接触している間に、半導体基体１の銅層６とは反対側に位置する半導体素子のさらなる接続領域４４が露出され、従って、上記の側における装置１０の接続に用いることができる。リング７が、ここで、適切な溶剤を用いて除去され、その後、リング７が除去された領域の位置でソーイングにより個々の装置１０が得られる。
【００２１】
この例では個々の装置１０が得られるが、半導体基体１を（図には示されていない）薄膜上に置き、そして、（図には示されていない）点状の物体により金属層６に圧力を加えることにより、合成樹脂リング７から各装置１０を圧出させ、続いて、真空ピンセットにより摘み出すことができる。これは簡単且つ処理速度において非常に好ましい方法である。その結果、ソーイング工程が不要になる。結果としての装置１０が図１０に示され、そして、例えば、ＰＣＢ（プリント基板）上への、又は、客先送付のためのパッケージング等の最終組み立て工程への準備が整う。
【００２２】
図１１は、この発明の方法により製造されるＬＤＭＯＳトランジスタを有する半導体装置の厚み方向に対して直角な概略横断面図である。製造段階としては図９に相当するが、図１１の断面図においては、半導体素子３として，ここでは、ＬＤＭＯＳトランジスタ３が示されている。銅層６が、ここでは、トランジスタ３のソース１３の接続領域４の接続導電体として機能し、ソース１３は、ここでは、フィンガ形状として設けられ、ソース１３のフィンガ形状部分にアルミニウムの接続領域４が備えられる。トランジスタ３は、二酸化シリコンの絶縁層８上の半導体基体１の部分３０内に形成される。この部分３０は、所謂、二酸化シリコンのトレンチ・アイソレーション３１により取り囲まれ、そして、領域３０Ａを備え、これは、さらなるトレンチ・アイソレーション３２により分離され、そして、全体が高濃度にドープされている。ｎ型領域３０は、注入により得られ、トランジスタ３のドレイン３３として機能する高濃度にドープされた領域３３と、トランジスタ３のチャネル領域３４として機能する反対にドープされた領域３４とを備える。チャネル領域３４の上部にはフィンガ形状の多結晶シリコンのゲート電極３５があり、その上に、半導体基体１の部分３０Ａと接続されているシリサイド層３６が存在している。ゲート電極３６は、二酸化シリコン層５５により、ソース１３の接続領域４から分離され、半導体基体１の銅層６とは反対側にさらなる接続領域４４を備えている。同じ側に、トランジスタ３のドレイン３３のためのもう一つの接続領域４４Ａがある。
【００２３】
この例では、図１に示された半導体基体１が、二酸化シリコンの埋め込み絶縁層８が注入によりシリコン基板内に形成される半導体基体１に置き換わっている。基板の重畳部分にトランジスタ３が形成される。さらには、これとの接続において、さらなる接続領域４４ともう一つの接続領域４４Ａとが図１乃至図３で示された方法とは異なり、半導体基体１の上記の側に、埋め込み絶縁層８上のパターンに応じてフォトレジストを施し、続いて、絶縁層８内に開口をエッチングし、そして、フォトレジストを除去した後、開口位置にアルミニウム層４４を施し、これが適切なパターンになるようにエッチングされる。
【００２４】
図１２は図１１に示された半導体装置の変形例の詳細断面図を示す。ここで、合成樹脂のリング７が銅層６近傍の側において、リング７と銅層６との付着力を高めるような形状を有している。この例では、この形状はリング７に傾斜内壁７Ａとして設けられ、恰も銅層がリング７内部に閉じこめられるようになっている。このリング７がポジティブ・フォトレジストとフォトリソグラフィにより形成される場合は、そのような形状はフォトレジスト７を露出オーバーにすることにより容易に得られる。ポジティブ・フォトレジストは現像処理過程で露出部分が除去されるレジストであり、これに対し、ネガティブ・フォトレジストはその露出部分が損なわれずに残るものである。
【００２５】
図１３は図１１に示された半導体装置のさらなる変形例の詳細平面図を示す。この図においても、リング７の内壁７Ａが、この場合、内壁７Ａの曲がりくねった形状とされている。フォトレジスト７とフォトリソグラフィによりリング７を形成する場合、この形状は、波形縁部を有するマスクを設けることにより容易に得られる。これはポジティブ及びネガティブ・フォトレジスト７の両方に適用できる。
【００２６】
図１４は図１１に示された半導体装置の異なる変形例の厚み方向に対して直角な概略横断面図を示す。この変形例では、図１１の段階が達成された後、より小さいリング７７Ａを収容するさらなる合成樹脂リング７７が、リング７と同様にして、半導体基体１の他の側に形成される。これらリング内部において、さらなる金属層、この場合では、銅層６６，６７がリング７と同様にして設けられる。リング７７内部に延在する金属層６６がＬＤＭＯＳトランジスタ３のさらなる接続領域４４Ａ，この場合、トランジスタ３のドレイン領域３３のための電気的及び熱的接続手段として機能する。小さいリング７７Ａ内部に位置する金属層の部分６７がゲート電極３５，３６の接続手段として機能する。銅層６，６６／６７として選んだ厚みに応じて銅層６又は銅層６６／６７、又は、両者が装置１０の基板として機能する。文言として基板は、ここでは、装置１０の支持部分を、さらには、装置１０に所望の剛性を与える比較的厚い部分をも意味する。
【００２７】
図１５はこの発明の方法により製造されるバイポーラトランジスタ３を有する半導体装置の厚み方向に対して直角な概略横断面図を示す。ここでも、製造段階としては図１１に示された装置に相当する。銅層６が、ここでは、ベース領域１５とコレクタ領域１６を有するバイポーラトランジスタ３のエミッタ１２の接続領域４の接続導体として機能する。この例のトランジスタ３はエミッタ１２を有し、これは、図１５では簡単にするために二本のフィンガのみ示されているが、フィンガ形状構造となっている。エミッタ１２の高濃度ドープ部分が注入により形成される。ベース領域１５とエミッタ領域１２は拡散により形成される。表面は、開口が設けられた絶縁層５６により覆われる。このトランジスタ３の他方の部分は、既に、図１１のトランジスタ３について述べた時に検討されたもとに相当する。トランジスタ３のベース領域１５及びコレクタ領域１６の各々のさらなるアルミニウム接続領域４４及び４４Ａも上記例と同様に形成される。
【００２８】
この発明はここに記載した例に限定されるものではなく、何故ならば、この発明の範囲において当業者にとって多くの変形並びに変更が可能であるからである。例えば、異なる形状且つ又は寸法の装置を製造することができる。
【００２９】
Ｓｉの半導体基体の代わりに、ＧａＡｓ又はＩｎＰ等のＧｅ又はIII−Ｖ属化合物の半導体基体も適用できる。
【００３０】
Ｓｉの半導体基体を用いる場合は単結晶シリコンを備える必要がない。ある用途では多結晶シリコンも適切に用いることができる。
【００３１】
この装置は、集積回路の形態を取る又は取らないに関わらず、さらに、ダイオード且つ又はトランジスタ、そして、抵抗且つ又はキャパシタ等の能動的又は受動的な半導体素子又は電子素子を備えてもよい。製造プロセスもそれに応じて適用される。
【図面の簡単な説明】
【００３２】
【図１】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図２】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図３】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図４】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図５】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図６】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図７】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図８】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図９】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図１０】この発明の方法の工程により製造される半導体装置の厚み方向に対して直角な概略横断面図である。
【図１１】この発明の方法により製造されるＬＤＭＯＳトランジスタを有する半導体装置の厚み方向に対して直角な概略横断面図である。
【図１２】図１１に示される半導体装置の変形例の詳細断面図である。
【図１３】図１１に示される半導体装置のさらなる変形例の詳細平面図である。
【図１４】図１１に示される半導体装置のさらなる変形例の厚み方向に対して直角な概略横断面図である。
【図１５】この発明の方法により製造されるバイポーラトランジスタを有する半導体装置の厚み方向に対して直角な概略横断面図である。
【図１】
2006501642.tif 000003
【図２】
2006501642.tif 000004
【図３】
2006501642.tif 000005
【図４】
2006501642.tif 000006
【図５】
2006501642.tif 000007
【図６】
2006501642.tif 000008
【図７】
2006501642.tif 000009
【図８】
2006501642.tif 000010
【図９】
2006501642.tif 000011
【図１０】
2006501642.tif 000012
【図１１】
2006501642.tif 000013
【図１２】
2006501642.tif 000014
【図１３】
2006501642.tif 000015
【図１４】
2006501642.tif 000016
【図１５】
2006501642.tif 000017
【国際調査報告】
2006501642.tif 000018
2006501642.tif 000019