(57)【要約】本発明は、異なるコレクタ幅を有する、少なくとも１つの第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法に関する。本発明は、異なる濃度でドープされた領域間のすべての接合部が、シャープな境界面を有することを特徴とする。第１コレクタ領域（２．１）は、高い遮断周波数ｆＴを有する高周波トランジスタでの使用に適し、第２コレクタ領域（２．２）は、耐圧を上昇させた高電圧トランジスタでの使用に適している。
2006504276.tif 000002
【特許請求の範囲】
【請求項１】
異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
（Ａ）半導体基板（１）を設けるステップと、
（Ｂ）少なくとも、前記第１バイポーラトランジスタの第１埋め込み層（５．１）、および前記第２バイポーラトランジスタの第２埋め込み層（５．２）を、前記半導体基板（１）に導入するステップと、
（Ｃ）少なくとも、前記第１埋め込み層（５．１）に第１コレクタ幅（Ｃ１）を有する第１コレクタ領域（２．１）、および前記第２の埋め込み層（５．２）に第２コレクタ幅（Ｃ２）を有する第２コレクタ領域（２．２）を設けるステップとを含んでおり、
（ａ）第２コレクタ幅（Ｃ２）を形成するために、第１厚さ（Ｃ３）を有する第１コレクタゾーン（２．２．１）を前記第２埋め込み層（５．２）に形成し、
（ｂ）第２厚さ（Ｃ４）を有する第２コレクタゾーン（２．２．２）を、前記第１コレクタゾーン（２．２．１）に形成し、
（ｃ）少なくとも前記コレクタ領域（２．１，２．２）を互いに絶縁する、少なくとも１つの絶縁領域（４）を形成することを特徴とするトランジスタ構造の製造方法。
【請求項２】
異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
（Ａ）半導体基板（１）を設けるステップと、
（Ｂ）少なくとも第１コレクタ幅（Ｃ１）を有する第１バイポーラトランジスタの第１コレクタ領域（２．１）、および第２コレクタ幅（Ｃ２）を有する第２バイポーラトランジスタの第２コレクタ領域（２．２）を形成するステップとを含んでおり、
（ａ）少なくとも、前記第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層（５．１）の第１ゾーン（５．１．１）と、前記第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層（５．２）の第１ゾーン（５．２．１）とを半導体基板（１）に導入し、
（ｂ）少なくとも前記第１ゾーン（５．１．１，５．２．１）を覆うように、全面に渡って第１エピタキシャル層（９）を形成し、
（ｃ）前記第１エピタキシャル層（９）に、第１導電性タイプを有する少なくとも第２ゾーン（５．１．２）を形成し、該第２ゾーン（５．１．２）が第１埋め込み層（５．１）の第１ゾーン（５．１．１）に隣接しており、
（ｄ）少なくとも第１エピタキシャル層（９）と、第１埋め込み層（５．１）の第２ゾーン（５．１．２）とを覆うように、全面に渡って第２エピタキシャル層（１０）を形成し、
（ｄ）少なくとも前記コレクタ領域（２．１，２．２）を互いに絶縁する、少なくとも１つの絶縁領域（４）を形成し、
（ｅ）前記第１埋め込み層（５．１）の第２ゾーン（５．１．２）が、第１コレクタ領域（２．１）に隣接し、第２埋め込み層（５．２）の第１ゾーン（５．２．１）が、第２コレクタ領域（２．２）に隣接していることを特徴とするトランジスタ構造の製造方法。
【請求項３】
異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
（Ａ）半導体基板（１）を設けるステップと、
（Ｂ）少なくとも第１コレクタ幅（Ｃ１）を有する第１バイポーラトランジスタの第１コレクタ領域（２．１）、および第２コレクタ幅（Ｃ２）を有する第２バイポーラトランジスタの第２コレクタ領域（２．２）を形成するステップとを含んでおり、
（ａ）前記第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層（５．１）の第１ゾーン（５．１．１）と、前記第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層（５．２）とを、半導体基板（１）に導入し、
（ｂ）少なくとも、第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）と、第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）とを形成し、該第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）は、第１ゾーン（５．１．１）に隣接し、該第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）は、第２埋め込み層（５．２）に隣接しており、
（ｃ）前記第１コレクタゾーン（２．１．１）を、第１導電性タイプとして形成し、
（ｄ）第２コレクタゾーン（２．２．２）を、第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）に形成し、かつ第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）に第２コレクタゾーン（２．１．２）を形成しており、
（ｅ）少なくとも前記コレクタ領域（２．ｘ．ｙ）を互いに絶縁する、少なくとも１つの絶縁領域（４）を形成することを特徴とするトランジスタ構造の製造方法。
【請求項４】
前記第２コレクタゾーン（２．２．２）が、積層されることを特徴とする請求項１〜３のいずれか１項に記載のトランジスタ構造の製造方法。
【請求項５】
前記第２コレクタゾーン（２．２．２）が、エピタキシャルに積層されることを特徴とする請求項４に記載のトランジスタ構造の製造方法。
【請求項６】
半導体基板（１）と埋め込み層（５．１，５．２）との間に絶縁層（２）を形成することを特徴とする請求項１〜５のいずれか１項に記載のトランジスタ構造の製造方法。
【請求項７】
前記絶縁領域（４）を、シャロートレンチアイソレーション技術により形成することを特徴とする請求項１〜６のいずれか１項に記載のトランジスタ構造の製造方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、異なるコレクタ領域の幅を有する、少なくとも第１および第２のバイポーラトランジスタを有するトランジスタ構造の製造方法に関するものである。このような方法は、例えば、ＤＥ  １００  ４４  ８３８  Ｃ２号より公知である。
【０００２】
バイポーラトランジスタでは、コレクタは、一般に高濃度でドープされた埋め込み層により終端処理される。また、この埋め込み層は、基板の所望の位置に、イオンを埋め込むことにより形成される。その後、低濃度でドープされたエピタキシャル層が設けられ、ベース、エミッタ、およびコレクタ用のウェルが形成される。なお、有力な処理手順が、例えば、「大規模集積回路の技術（"Technologie hochintegrierter Schaltungen"）」（ディ．ヴィダマン（D.Widmann）、エイチ．マーダー（H. Mader）、およびエイチ．フリードリッヒ（H. Friedrich）著、スプリンガー出版、第２版、表８．１３、３２６−３３４頁）などのテキストに記載されている。
【０００３】
また、ギガヘルツの周波数帯域における集積高周波回路に関しては、高耐圧を有する高電圧トランジスタ（ＨＶトランジスタ）と、コレクタの走行時間が短く、従って遮断周波数Ｆｔが高い高周波トランジスタ（ＨＦトランジスタ）との両方を集積することが好適である。従来知られている製造方法では、高周波回路における、異なる遮断周波数を有するバイポーラトランジスタの集積化と、異なる耐圧を有するバイポーラトランジスタの集積化とにおける特性に関して妥協をせねばならない。すなわち、このような高周波回路の特性を最適に利用することはできないのである。
【０００４】
このような集積化は、従来、例えば、異なる大きさのドーパント濃度を有するコレクタ領域を使用して実現されてきた。ドープの濃度が小さくなればなるほど、コレクタ−ベースにおける耐圧は高くなる。しかしながら、この結果、コレクタ走行時間が長くなればなるほど、遮断周波数Ｆｔは小さくなる。また、高濃度でドープされるほど、コレクタ中の走行時間は短くなるが、トランジスタのコレクタ−ベースにおける耐圧が低くなる。
【０００５】
エム．ラカネリ（M. Racanelli）他による「最新ＢｉＣＭＯＳ技術に関する超高速ＳｉＧｅ  ＮＰＮ（"Ultra High Speed SiGe NPN for Advanced BiCOMS Technology"）（ＩＥＥＥ、２００１年）には、コレクタ領域中のドーパントの濃度を次第に変えて、トランジスタのコレクタ領域へのドープを拡大縮小することが開示されている。これにより、ＨＶトランジスタの耐圧を向上させることはできるが、それでもまだ妥協は必要である。
【０００６】
ドーパント濃度に加えて、コレクタ幅の大きさもまた、バイポーラトランジスタの特性を決定するものとなる。なお、このコレクタ幅とは、エピタキシャル層にあるベースウェルと埋め込み層との間の、エピタキシャル層の領域を意味する。また、高い遮断周波数を得るように最適化されたＨＦトランジスタでのコレクタ幅は小さく、高い耐圧を得るように最適化されたＨＶトランジスタのコレクタ幅は大きくなる。
【０００７】
異なるコレクタ幅を有するバイポーラ素子を実現した半導体素子およびこれを製造する方法が、ＤＥ  １００  ４４  ８３８  Ｃ２号に記載されている。この方法では、バイポーラ素子の埋め込み層に付加的な物質を導入し、この付加的な物質が、埋め込み層のドーパントの拡散に影響を与え、ひいては前記バイポーラ素子のコレクタ幅に影響を与える。しかし、この方法の場合では、別途ドープされた埋め込み層とコレクタとの間の接合部をシャープな形状にすることはできない。
【０００８】
すなわち、その結果として、上記コレクタ幅が、正確かつシャープな形状で構築され得ないというよりはむしろ、平坦な傾斜で「はっきりとしない」形状を呈することになる。
【０００９】
そこで本発明の目的は、異なるコレクタ幅を有するコレクタ領域が形成され、かつコレクタ領域と埋め込み層との境界がシャープなトランジスタ構造を形成するような最適な方法を示すことにある。
【００１０】
本発明に係る上記目的は、導入部で述べたタイプの方法により達成される。すなわち、この方法では、少なくとも第１埋め込み層に第１コレクタ幅Ｃ１を有する第１コレクタ領域が、第２埋め込み層に第２コレクタ幅Ｃ２を有する第２コレクタ領域が形成される。そしてこの場合、第２コレクタ幅Ｃ２を形成するために、第２埋め込み層上に、第１厚さＣ３を有する第１コレクタゾーンを形成し、この第１コレクタゾーン上に第２厚さＣ４を有する第２コレクタゾーンを形成する。そして、コレクタ領域が少なくとも互いに絶縁されている、少なくとも１つの絶縁領域が形成される。
【００１１】
この結果として、トランジスタ構造における２つのバイポーラトランジスタは、異なるコレクタ幅を有している。そして、コレクタ領域は、例えば、埋め込み層など、隣接する領域に対して、急勾配な傾斜を有するシャープな、あるいは切り立った形状の接合部を備えている。ここで、第１バイポーラトランジスタのコレクタ幅Ｃ１は、第２コレクタ領域の第１の厚さＣ３と同じであることが好ましい。また、第２バイポーラトランジスタのコレクタ幅Ｃ２は、第２コレクタ領域のコレクタゾーンの厚さＣ３と厚さＣ４とにより形成される。従って、第２厚さＣ４が厚いほど、２つのバイポーラトランジスタにおけるコレクタ幅の差も大きくなる。
【００１２】
また、本発明は、低濃度でドープされたコレクタと高濃度でドープされた埋め込み層との間を、シャープな境界面または切り立った形状の接合面とすることにより、トランジスタの挙動を改良することができるという見識に基づいている。これは、急勾配な傾斜を有する、切り立った形状により、同じシート抵抗を保ったまま、平坦な傾斜を有する形状よりも縁部の電気容量を低く抑えることができるためである。同様に、本発明の方法により、電荷担体で溢れているコレクタ部分に不要なドーパントがないため、トランジスタの高電流での挙動を向上させることができるとともに、埋め込み層の導電性も低減させることができる。
【００１３】
また、本発明では、導入部で述べたタイプの方法を発展させて、さらに、以下の効果を得られるようにする。すなわち、少なくとも、第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層の第１ゾーンと、第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層の第１ゾーンとを半導体基板に導入する。そして、少なくとも埋め込み層の第１ゾーンを覆うように、全面に渡り、第１エピタキシャル層を形成し、第１エピタキシャル層内に、少なくとも第１導電性タイプを有する第２ゾーンを形成する。なお、この第２ゾーンは、第１埋め込み層の第１ゾーンに隣接している。また、少なくとも第１エピタキシャル層と、第１埋め込み層の第２ゾーンとを覆うように、全面に渡って第２エピタキシャル層が形成される。さらにまた、少なくとも、コレクタ領域を互いに絶縁する少なくとも１つの絶縁領域が形成され、第１埋め込み層の第２ゾーンが、第１コレクタ領域に隣接し、第２埋め込み層の第１のゾーンが、第２コレクタ領域に隣接するようにする。
【００１４】
これにより、異なる厚さの埋め込み層が作られる。第１埋め込み層の厚さは、半導体基板に導入される第１ゾーンと、第１エピタキシャル層に導入される第２ゾーンとから成る。この場合、第２埋め込み層と、第１埋め込み層の第１ゾーンとは、同じ厚さを有することが好ましい。それゆえ第１および第２埋め込み層の厚さは、第２埋め込み層の第２ゾーンの厚さ分だけ異なる。導入部で述べたように、コレクタ幅は、エピタキシャル層に伸張する埋め込み層を除く、エピタキシャル層の厚さに依存している。このため、コレクタ幅Ｃ１およびＣ２を、容易に変更可能とし、従来の実施形態とは異なり、高濃度でドープされた埋め込み層と低濃度でドープされたコレクタ領域との間に、シャープな接合部を備えることができる。
【００１５】
本発明の発明者は、さらに、導入部で述べたタイプの方法を以下のように発展させることを提案する。すなわち、少なくとも第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層の第１ゾーンと、第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層とが、半導体基板に導入される。そして、少なくとも、第１バイポーラトランジスタの第１コレクタゾーンおよび第２バイポーラトランジスタの第１コレクタゾーンを形成する。この第１バイポーラトランジスタの第１コレクタゾーンは、第１ゾーンに隣接しており、この第２バイポーラトランジスタの第１コレクタゾーンは、第２埋め込み層に隣接してる。そして、第１コレクタゾーンは、第１導電性タイプとして形成され、第２コレクタゾーンは、第２バイポーラトランジスタの第１コレクタゾーンに形成される。さらに、第１バイポーラトランジスタの第１コレクタゾーンに第２コレクタゾーンが形成される。そして、少なくともコレクタ領域を互いに絶縁する、少なくとも１つの絶縁領域が形成される。
【００１６】
すなわち、このことはまた、隣接する埋め込み層において、厚さに差を持たせ、かつ急勾配な傾斜を有するシャープな形状のコレクタ領域を容易に製造することができるということを示す。従って、ＨＶトランジスタの特性と、ＨＦトランジスタの特性とを併せ持つトランジスタ構造を形成することができる。
【００１７】
本発明のさらなる方法では、第３コレクタゾーンを積層させて設ける。
【００１８】
本発明のさらなる好適な方法では、第３コレクタゾーンを、エピタキシーにより積層させる。そしてこの結果、コレクタゾーンは、予想される最小の結晶不良の範囲で成長させることができ、これは、バイポーラトランジスタの機能特性にとって、非常に重要なこととなる。
【００１９】
さらなる最適化として、絶縁層（絶縁体上のシリコン（ＳＯＩ）層）を、埋め込み層と半導体基板との間に設ける。これにより、これ以外の絶縁手段を必要とすることなく、コレクタ領域を、基板から電気的に絶縁し、容量分離することができる。
【００２０】
一般的には、少なくとも、コレクタ領域を他のコレクタ領域から絶縁するための絶縁領域は、シャロートレンチアイソレーション技術(ＳＴＩ技術)を使用して互いに絶縁されている。また、この絶縁領域は、例えばＣＶＤ（化学的気相積層）酸化物などの電気的絶縁性を有する材料で充填されても良い。またこの結果、２つのバイポーラトランジスタの横方向で隣接する２つの高濃度の埋め込み層が、互いに電気的に絶縁されていることが好ましい。また、この絶縁領域は、本実施例では、十分なトレンチ、あるいは深いトレンチであっても良い。
【００２１】
なお、この十分なトレンチというのは、例えば、チップ素子の間で、シリコンが埋め込み層までエッチングされる、あるいは分断されており、その結果、素子間の電流路が完全に遮断される溝のことである。つまり、十分なトレンチというのは、トランジスタ領域の比較的広い部分を互いに絶縁させることができ、例えば、エス．マエダ（S. Maeda）による「ＲＦ／アナログアプリケーションに組み込まれた高抵抗基板を有するハイブリッドトレンチアイソレーションを用いる０．１８μｍのＳＯＩのＣＭＯＳ技術の影響（"Impact of 0.18 μm SOI CMOS Technology using Hybrid Trench Isolation with High Resistivity Substrate on Embedded RF/Analog Application"）」、２０００年  ＶＬＳＩ技術シンポジウム−技術論文概要（2000 Symp. On VLSI Technology - Digest of Technical Papers (CAT. No. 00CH37104)）、１５４〜１５５頁に記載されている。
【００２２】
また、深いトレンチについては、例えば、イー・ヴェルターグノリ（E. Bertagnolli）他による「２０ｐｓゲート遅延および８．６ｆＪパワー遅延生成物を特色とするＳＯＩに基づく高性能自己整合バイポーラ技術（"An SOI-Based High Performance Self-Aligned Bipolar Technology Featuring 20 ps Gate-Delay and a 8.6 fJ Power Delay Product"）」１９９９年ＶＬＳＩ技術シンポジウム、技術論文（1993 Symp. On VLSI Technology, Digest of Technical Papers）(CAT. No. 93CH3303-5)、６３〜６４頁に記載されている。なお、上記十分なトレンチに対して、上記深いトレンチは、その上の受動素子全体の範囲を集積することができるほど、十分なトレンチ幅を有していない。また、上記深いトレンチはむしろ、誘電体素子の絶縁に適している。
【００２３】
本発明の好適な例示の目的での実施形態は、以下に、添付の図面を用いて詳細に説明する。
図１ａ〜図１ｄは、コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成される、トランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
図２ａ〜図２ｅは、コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
図３ａ〜図３ｃは、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。
図４は、ＳＯＩ構造を有し、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を形成する別の形態を示す断面図である。
【００２４】
コレクタ幅が異なる２つのコレクタ領域を有する本発明のトランジスタ構造を形成する本発明に係る第１方法については、以下の図１ａ〜図１ｄを参照して説明する。なお、この第１方法は、選択的エピタキシーを用いて実行されている。
【００２５】
図１ａでは、例えば、ｎ＋ドープされた埋め込み層５．１および埋め込み層５．２が、すでに半導体基板１に導入されている。なお、ここでこれら埋め込み層は、深いトレンチ４として実現される絶縁領域４によって互いに絶縁されている。また、上記半導体基板１は、例えばｐドープされた単結晶シリコンを備えている。
【００２６】
さらに、第１補助層６および第２補助層７が備えられ、これらの補助層は、絶縁領域４を半導体基板１ならびに、埋め込み層５．１および埋め込み層５．２から絶縁している。なお、この実施形態の場合、上記第２補助層７は、絶縁領域４に接している。また、第１補助層６は、第２補助層７、半導体基板１、埋め込み層５．１、および埋め込み層５．２に隣接している。
【００２７】
上記第２補助層７の材料は、例えば窒化シリコンＳｉ３Ｎ４などの、酸化しにくく、かつ酸化物に対して選択的にエッチング可能であることが好ましい。これにより、側壁の欠陥、すなわち、シリコンのエピタキシャル成長の最中に、誘電性材料とシリコンとの間の接合部分で生じる結晶の欠陥を回避することができる。別の実施例としては、第２補助層７を多結晶シリコンから形成しても良い。なお、この第２補助層７の厚さは、３ｎｍ〜６０ｎｍの範囲にある。そして、この薄い窒化物の内層が、酸化から、例えばＣＶＤ酸化物を充填した絶縁領域４の壁を保護することができるゆえに、欠陥生成を防ぐことができるという利点を有する。
【００２８】
第１の補助層６は、たとえば酸化物などの、層７に関して選択的にエッチング可能であり、かつ半導体基板１への大きな機械的応力を回避することができる材料を有することが好ましい。さらには、エピタキシーに至るまで、補助層６は、埋め込み層５．１および埋め込み層５．２の繊細なシリコン表面を、酸化から守ることができる。
【００２９】
開口１２は、ＳＴＩ酸化物層１３を第２補助層７までエッチングしたものである。そして、ＳＴＩ酸化物層は、上に補助層６および７が設けられた半導体基板１の全領域を覆うことが好適である。ＥＰ  ０  ６００  ２７６  Ｂ１号より公知であるように、窒化シリコンで、ひいては第２の補助層７で選択的に停止する、異方性ドライエッチングによって、エッチングが達成される。
【００３０】
図１ｂによる上記した処理に続く処理ステップとして、補助層６および７の側面の切り欠き部１４が設けられる。この切り欠き部１４は、ＥＰ  ０  ６００  ２７６  Ｂ１号にさらに詳細に開示されている。すなわち、側壁の欠陥は、補助層６および７と埋め込み層５．１および５．２の表面との間の接合部分から形成され始め、（１１１）結晶面に沿って約５２°の角度で、例えば、ＳＴＩ酸化物層の側壁に沿って成長する。そして、この側壁の欠陥のこの成長を、ＳＴＩ酸化物層１３上記切り欠き部１４により形成された突出部により遮ることができる。
【００３１】
次いで、厚さＣ１を有する第１コレクタゾーン２．１と、厚さＣ３を有するコレクタゾーン２．２．１とを、エピタキシーにより積層させる。第１コレクタゾーン２．１は、第１埋め込み層５．１に隣接し、一方、コレクタゾーン２．２．１は、第２埋め込み層５．２に隣接する。この場合、コレクタゾーン２．２．１は、第２バイポーラトランジスタの第２コレクタゾーンとして備えられる。なお、コレクタゾーン２．１の厚さＣ１およびコレクタゾーン２．２．１の厚さＣ３は、ほぼ同じで、５０〜３００ｎｍの間であることが好ましい。
【００３２】
第１コレクタ領域２．１をマスク層８で覆った後、図１ｃ中のコレクタゾーン２．２．１に、さらなるコレクタゾーン２．２．２を、エピタキシーにより設ける。このコレクタゾーン２．２．２の厚さＣ４は、好ましくは、１００ｎｍ〜２００ｎｍの間である。これゆえ、コレクタゾーン２．２．１およびコレクタゾーン２．２．２を備えてなる第２コレクタ領域２．２のコレクタ厚さＣ２は、１５０〜５００ｎｍの範囲である。
【００３３】
本実施形態では、第２のコレクタ領域２．２を、ＳＴＩ酸化物層１３の表面とほぼ同じ高さで終結する。
【００３４】
一般的には、第１コレクタ領域２．１のコレクタ幅Ｃ１と、第２コレクタ領域２．２のコレクタ幅Ｃ２との割合は、互いに０．０５〜０．９となる。すなわち、コレクタ幅Ｃ１は、一般的には１００ｎｍであり、一方、コレクタ幅Ｃ２は、一般的には２５０ｎｍである。同一半導体基板１における２つのコレクタ領域２．１および２．２の幅Ｃ１およびＣ２が異なることにより、ＨＦトランジスタおよびＨＶトランジスタの両方の特性を最適化することができる。
【００３５】
もし、第１コレクタ領域２．１と第２コレクタ領域２．２とのコレクタ幅間の差をより大きくしたい場合、図１ｂに示す方法ステップでは、コレクタ幅Ｃ１および厚さＣ３を比較的小さくしておき、続く図１ｃに示す方法ステップにおいて、第２厚さＣ４を有するコレクタゾーン２．２．２の積層を、適宜繰り返して行なえば良い。
【００３６】
また、図１ｄに示すトランジスタ構造では、コレクタ領域２．１上にあったマスク層が取り除かれ、コレクタ終端部領域１１が導入されている。例えば、タングステンを充填した後に、表面的にはコレクタを電気的に見出すことができるため、トランジスタ構造を、集積回路中に集積することができる。
【００３７】
また、本発明に係る方法は、図１ａ〜図１ｄを参照して示した、選択的エピキタシーを用いて２つのバイポーラトランジスタ用のトランジスタ構造を形成する方法であり、この方法は非常に単純なものである。すなわち、種々のコレクタ領域が、それぞれ連続したエピタキシーの処理ステップにおいて、必要とされる厚さで、ＳＴＩ酸化物層１３に積層される。そして、既に完成しているコレクタ領域２．１は、さらなるエピタキシャル積層を防ぐためにマスク層８により覆われる。このため、エピタキシャル積層において必要となるＳＴＩ酸化物層１３における領域部を、対応するエピキタシー処理ステップごとで開口する。
【００３８】
また、異なるコレクタ幅と、高濃度でドープされた埋め込み層に対してシャープな形状の接合部とを有するコレクタ領域２．ｘを、全領域にわたるエピキタシーを用いて実装することができ、これについては、以下に図２ａ〜図２ｅを用いて説明する。この場合、コレクタ領域２．ｘは、該コレクタ領域２．ｘの上端部で、ＳＴＩ酸化物層１３の表面と同じ高さの平面形状で終端しており、埋め込み層５．１および５．２の厚さＤ１およびＤ２は様々となる。このように終端部が平面形状であることは、以下の点において特に有用となる。すなわち、続いて行われるフォト処理ステップ（ここでは、不図示）では、０．３５μｍ以下の形状となる平面が必要となるからである。
【００３９】
また、図２ａによると、半導体基板１の領域全体に渡って、厚さＥ１のエピタキシャル層９が積層される。なお、この半導体基板１には、第１埋め込み層の第１ゾーン５．１．１および第２埋め込み層のさらなる別の第１ゾーン５．２．１がすでに埋め込まれている。そして、この第１ゾーン５．１．１と第１ソーン５．２．１は、ｎ＋ドープされていることが好ましい。
【００４０】
続いて図２ｂでは、埋め込み層５．１の第２ゾーン５．１．２と埋め込み層５．２の第２ゾーン５．２．２とが、エピタキシャル層９に導入される。そして、これら第２ゾーン５．ｘ．２もまた、ｎ＋ドープされている。この場合、第２ゾーン５．１．２は、第１ゾーン５．１．１の領域に渡って伸張している。一方、埋め込み層５．２の第２ゾーン５．２．２は、埋め込み層５．２の第１ゾーン５．２．１の部分的な領域に対してのみ伸張している。
【００４１】
図２ｃに示す、続く処理ステップにおける本発明に係る方法では、厚さＥ２で第２エピタキシャル層１０を、エピタキシャル層９と、埋め込み層５．１および５．２の第２ゾーン５．ｘ．２との全域に渡って積層させる。なおこの場合、第２エピタキシャル層１０は、一回の積層のみにより生成されても良いし、連続した複数の積層により生成されても良い。第１コレクタ領域のコレクタ幅Ｃ１は、エピタキシャル層１０の厚さＥ２により規定されてもよく、このコレクタ幅Ｃ１は、エピタキシャル層１０の厚さＥ２と一致する。これに反して、第２コレクタ領域のコレクタ幅Ｃ２は、エピタキシャル層９の厚さＥ１と、エピタキシャル層１０の厚さＥ２との合計に一致する。
【００４２】
図２ｄで、埋め込み層５．１および５．２は、互いに絶縁領域４により絶縁される。なお、この絶縁領域４は、本実施形態において、深いトレンチとして実現されている。
【００４３】
次いで、図２ｅでは、図２ｄに示すエピタキシャル層１０に、ＳＴＩ酸化物層１３をエッチングし、好ましくはＳＴＩ酸化物で充填し、コレクタ終端部領域１１、第１コレクタ領域２．１、および第２コレクタ領域２．２はそのままとする。続いて、コレクタ終端部領域１１を、第２ゾーン５．２．２および５．１．２上にエッチングし、これにより、コレクタの電気的接続を可能とする。
【００４４】
したがって、第１コレクタ領域２．１は、第１コレクタ幅Ｃ１を有し、第２コレクタ領域は、より大きなコレクタ幅Ｃ２を有する。そして、これら２つのコレクタ領域２．１および２．２の終端部は、ＳＴＩ酸化物層１３の面と共に平面を形成し、埋め込み層５．ｘの高濃度でドープされた領域と、より低濃度でドープされたコレクタ領域２．ｘとの間において、シャープな接合部を有する。この結果、トランジスタ構造は、はっきりとした正確な決定的特性を有することができる。
【００４５】
また、異なるコレクタ幅を有する２つのコレクタ領域を備えた、本発明のトランジスタ構造を製造するための本発明に係る別の方法を、図３ａ〜図３ｃを参照して、より詳細に説明する。
【００４６】
まず、図３ａでは、図１ｂと同様に、トランジスタ構造は、好ましくは、ｐドープされた半導体基板１と、該半導体基板１に埋め込まれた第１埋め込み層の第１ゾーン５．１．１と、該半導体基板１に埋め込まれた厚さＤ２を有する第２埋め込み層５．２と、絶縁領域４と、第１補助層６および第２補助層７と、ＳＴＩ酸化物層１３と、コレクタゾーン２．１．１および２．２．１とを備える。
【００４７】
図１ｂと同様に、図３ａでも、補助層６および７には、ＳＴＩ酸化物層１３の下に切り欠き部があり、コレクタゾーン２．１．１および２．２．１は、その断面において、階段状の形状を有する。そして、この切り欠き部１４のために、ＳＴＩ酸化物層１３は、コレクタゾーン２．１．１および２．２．１の部分において突出部を有する。
【００４８】
また、コレクタゾーン２．１．１および２．２．１の厚さＣ３は、５〜３００ｎｍの間で変化する。
【００４９】
マスク層８が、コレクタゾーン２．２．１の領域に設けられた後、図３ｂ中、矢印１５で示したように、コレクタゾーン２．１．１がドープされる。なお、このドープは、第１埋め込み層５．１の第１ゾーン５．１．１と同じであり、ｎ＋タイプでドーピングされることが好ましい。このように新しく形成された第２ゾーン５．１．２および第１ゾーン５．１．１は、厚さＤ１の埋め込み層５．１を形成している。
【００５０】
図３ｃでは、マスク層８を取り除いた後、コレクタ幅Ｃ１を有する第１コレクタ領域２．１を、第１埋め込み層５．１にエピタキシャルに積層する。また、幅Ｃ４を有するさらなる別のコレクタゾーン２．２．２を、コレクタゾーン２．２．１にエピタキシャルに積層する。第２コレクタ領域２．２は、ここで２つのコレクタゾーン２．２．１および２．２．２から形成され、厚さＣ３および厚さＣ４の合計である幅Ｃ２を有する。コレクタ領域２．１および２．２の終端部は両方とも、ＳＴＩ酸化物層１３の表面と平面を形成する。
【００５１】
コレクタ終端部領域１１を導入し、例えばタングステンで充填した後、図３ｃのトランジスタ構造は、バイポーラトランジスタで使用するのに適したものとなる。
【００５２】
図４に示めすように、本発明のさらなる別の実施形態では、半導体基板１と、埋め込み層５．１および５．２との間に、絶縁層３が設けられている。
【００５３】
コレクタ領域２．１および２．２の形成は、異なるコレクタ幅Ｃ１およびＣ２と、コレクタ領域と埋め込み層との間におけるシャープな接合部とを有し、図３ａ〜３ｃで示した本発明に係る方法と一致している。さらに、図１ａ〜１ｄ、および図２ａ〜２ｅまでに関連して説明した本発明の方法も考えられ得る。
【００５４】
好ましくは、図１〜４に示した本発明の方法では、第１の埋め込み層５．１および第２の埋め込み層５．２を、同じ導電性タイプを有するものとして構成するのが好ましい。この構成により、同じタイプの２つのトランジスタ構造、例えば、２つのｎｐｎトランジスタ、または２つのｐｎｐトランジスタを、隣接して形成することが可能になる。
【００５５】
これに代わる実施形態として、第１の埋め込み層５．１および第２の埋め込み層５．２を、異なる導電性タイプを有する層として構成することも可能である。これにより、同一の半導体基板１上に、ｐｎｐトランジスタの横に、ｎｐｎトランジスタを形成することが可能になる。
【００５６】
特に有用な本発明のさらなる方法では、コレクタ領域のドーパントの濃度を徐々に変えて形成する。ドーパントの濃度は、横方向で変動する。この方法のさらに発展させることにより、例えば、コレクタ領域の中央部で、ドーパントの濃度を高めて形成することが可能になる。特にコレクタ領域の厚さが薄い場合、このさらに発展させた方法では、ベース−コレクタ空間電荷のゾーンを低減させるため、コレクタの走行時間を短縮することができる。このさらに発展させた方法では、特に、エミッタ領域がコレクタ領域の上の中央に配されている、非常に小さいトランジスタ構造の場合に有用となる。
【００５７】
また、絶縁領域４として、深いトレンチではなく、十分なトレンチを使用することも、もちろん可能である。
【００５８】
全体的にみて、図１〜４を参照して説明した本発明に係る方法を用いて、同じ半導体基板１上に、第１コレクタ幅Ｃ１を有する第１コレクタ領域２．１、およびより広いコレクタ幅Ｃ２を有する第２コレクタ領域２．２と、異なる濃度でドープされた領域間における、シャープな境界を有したすべての接合部とを備えるトランジスタ構造の形成を可能とする。この場合、例として、第１コレクタ領域２．１は、遮断周波数ｆＴが高い高周波トランジスタに適し、第２のコレクタ領域２．２は、耐圧を向上させた高電圧のトランジスタに適している。
【図面の簡単な説明】
【００５９】
【図１Ａ】コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成される、トランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
【図１Ｂ】コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
【図１Ｃ】コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
【図１Ｄ】コレクタ幅が異なる２つのコレクタ領域を有し、選択的なエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第１方法を示す断面図である。
【図２Ａ】コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
【図２Ｂ】コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
【図２Ｃ】コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
【図２Ｄ】コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
【図２Ｅ】コレクタ幅が異なる２つのコレクタ領域を有し、全領域に渡るエピタキシーによって形成されるトランジスタ構造を製造するための本発明に係る第２の方法を示す断面図である。
【図３Ａ】コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。
【図３Ｂ】コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。
【図３Ｃ】コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を製造するための本発明に係る第３の方法を示す断面図である。
【図４】ＳＯＩ構造を有し、コレクタ幅が異なる２つのコレクタ領域を備えるトランジスタ構造を形成する別の形態を示す断面図である。
2006504276.tif 000003
2006504276.tif 000004
2006504276.tif 000005
2006504276.tif 000006
2006504276.tif 000007
2006504276.tif 000008
2006504276.tif 000009
【図４】
2006504276.tif 000010
【手続補正書】
【提出日】平成16年11月5日(2004.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
半導体基板（１）を設けるステップと、
少なくとも、第１コレクタ幅（Ｃ１）を有する第１バイポーラトランジスタの第１コレクタ領域（２．１）、および第２コレクタ幅（Ｃ２）を有する第２バイポーラトランジスタの第２コレクタ領域（２．２）を形成するステップと、
少なくとも、前記第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層（５．１）の第１ゾーン（５．１．１）、および前記第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層（５．２）の第１ゾーン（５．２．１）を、前記半導体基板（１）に導入するステップと、
少なくとも前記コレクタ領域（２．１，２．２）を互いに絶縁する、少なくとも１つの絶縁領域（４）を形成するステップとを含んでおり、
少なくとも第１ゾーン（５．１．１，５．２．１）を覆うように、全面に渡って、第１エピタキシャル層（９）を形成し、
前記第１エピタキシャル層（９）内に、少なくとも、第１導電性タイプを有する第２ゾーン（５．１．２）を形成し、該第２ゾーン（５．１．２）は、第１埋め込み層（５．１）の第１ゾーン（５．１．１）に隣接しており、
少なくとも第１エピタキシャル層（９）と、第１埋め込み層（５．１）の第２ゾーン（５．１．２）とを覆うように、全面渡って第２エピタキシャル層（１０）を形成し、
第１埋め込み層（５．１）の第２ゾーン（５．１．２）が、第１コレクタ領域（２．１）に隣接し、第２埋め込み層（５．２）の第１ゾーン（５．２．１）が、第２コレクタ領域（２．２）に隣接していることを特徴とするトランジスタ構造の製造方法。
【請求項２】
異なるコレクタ幅（Ｃ１，Ｃ２）を有する、少なくとも第１および第２バイポーラトランジスタを備えたトランジスタ構造の製造方法であって、
半導体基板（１）を設けるステップと、
少なくとも、第１コレクタ幅（Ｃ１）を有する第１バイポーラトランジスタの第１コレクタ領域（２．１）、および第２コレクタ幅（Ｃ２）を有する第２バイポーラトランジスタの第２コレクタ領域（２．２）を形成するステップと、
少なくとも、前記第１バイポーラトランジスタの第１導電性タイプを有する第１埋め込み層（５．１）の第１ゾーン（５．１．１）、および前記第２バイポーラトランジスタの第１または第２導電性タイプを有する第２埋め込み層（５．２）の第１ゾーン（５．２．１）を、半導体基板（１）に導入するステップと、
少なくとも前記コレクタゾーンを互いに絶縁する、少なくとも１つの絶縁領域（４）を形成するステップとを含んでおり、
選択的な積層によって、少なくとも、第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）と、第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）とを形成し、該第１バイポーラトランジスタの第１コレクタゾーン（２．１．１）が、第１ゾーン（５．１．１）に隣接し、該第２バイポーラトランジスタの第１コレクタゾーン（２．２．１）が、第２埋め込み層（５．２）に隣接しており、
前記第１コレクタゾーン（２．１．１）を、第１導電性タイプとして形成し、
選択的な積層によって、第２コレクタゾーン（２．２．２）を、第２バイポーラトランジスタの前記第１コレクタゾーン（２．２．１）に形成し、第１バイポーラトランジスタの第１コレクタゾーン（５．１．２）に第２コレクタゾーン（２．１）を形成することを特徴とするトランジスタ構造の製造方法。
【請求項３】
前記第２コレクタゾーン（２．２．２）は、エピタキシャルに積層されることを特徴とする請求項２に記載のトランジスタ構造の製造方法。
【請求項４】
半導体基板（１）と埋め込み層（５．１，５．２）との間に絶縁層（２）を形成することを特徴とする請求項１〜３のいずれか１項に記載のトランジスタ構造の製造方法。
【請求項５】
前記絶縁領域（４）を、シャロートレンチアイソレーション技術により形成することを特徴とする請求項１〜４のいずれか１項に記載のトランジスタ構造の製造方法。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１Ｄ
【補正方法】変更
【補正の内容】
【図１Ｄ】
2006504276.tif 000011
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２Ｅ
【補正方法】変更
【補正の内容】
【図２Ｅ】
2006504276.tif 000012
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2006504276.tif 000013
【国際調査報告】
2006504276.tif 000014
2006504276.tif 000015
2006504276.tif 000016
2006504276.tif 000017
2006504276.tif 000018
2006504276.tif 000019