(57)【要約】【課題】演算環境において、電力消費を低減しながら高速演算能力を実現する装置を提供すること【解決手段】少なくとも１つの比較器供給入力を有する比較器と、この比較器と電子的に連絡している符号セレクタと、符号セレクタおよび比較器の両方と電子的に連絡している結果フラグ発生器とを備えた、演算環境において効率のよい電力消費で高速演算能力を実現する装置および方法。符号セレクタは、入力データ供給と、入力データ供給の各々について符号のない数と符号の付いた数を識別するための同数の専用標識とを有する。結果フラグ発生器は、比較器からの第１の結果として生じる供給および符号セレクタからの第２の結果として生じる供給を受け取る。符号セレクタは、結果として生じる出力を与えるように設計することができる。入力供給に対して、および符号供給およびＩｎｉ供給のような他の供給に対して選択的に、集合的演算が行われた後で、結果として生じる出力が生成される。
2006505036.tif 000002
【特許請求の範囲】
【請求項１】
演算環境において、電力消費を低減しながら高速演算能力を実現する装置であって、
少なくとも１つの比較器入力供給を有する比較器と、
前記比較器と電子的に連絡している符号セレクタであって、少なくとも２つの符号セレクタ入力データ供給および前記符号セレクタ入力データ供給の各々について符号のない数と符号の付いた数を識別するための同数の専用標識で構成される符号セレクタと、
結果出力を生成するために前記比較器からの第１の結果として生じる供給および前記符号セレクタからの第２の結果として生じる供給を受け取るように前記符号セレクタおよび前記比較器と電子的に連絡している結果フラグ発生器と、を備える装置。
【請求項２】
前記結果フラグ発生器が、前記比較器または前記符号セレクタによって供給されない他の入力供給を受け取る、請求項１に記載の装置。
【請求項３】
前記比較器が、少なくとも２つの比較器入力供給を有する、請求項１に記載の装置。
【請求項４】
前記比較器入力供給の各々は、長さが少なくとも１６ビットである、請求項３に記載の装置。
【請求項５】
前記符号セレクタが、第１の符号セレクタ入力供給および第２の符号セレクタ入力供給としてそれぞれ識別される２つの符号セレクタ入力供給を有する、請求項１に記載の装置。
【請求項６】
前記符号セレクタ入力供給がそれぞれ、ＡｍおよびＢｍとしてそれぞれ識別される２つの専用標識を有する、請求項５に記載の装置。
【請求項７】
前記Ａｍ標識が、前記第１の符号セレクタ入力供給が正数を含むときオンになる、請求項６に記載の装置。
【請求項８】
前記符号セレクタがまた、符号供給を備える、請求項７に記載の装置。
【請求項９】
前記符号セレクタがまた、符号供給およびＩｎｉ供給を備える、請求項１に記載の装置。
【請求項１０】
前記比較器に与えられた前記入力供給は、次に、Ｉｎｉストリームを介して前記符号セレクタに供給することができる、請求項１０に記載の装置。
【請求項１１】
前記比較器からの出力は、Ｉｎｉストリームを介して前記符号セレクタに供給することができる、請求項９に記載の装置。
【請求項１２】
前記第２の結果として生じる入力が、前記符号、Ａｍ、Ｂｍ、およびＩｎｉストリームに対して行なわれる集合的演算によって生成される、請求項１１に記載の装置。
【請求項１３】
前記集合的演算は、前記符号供給がＡｍおよびＢｍの値に無関係にオフになったとき、または、前記符号供給がオンになり前記ＡｍおよびＢｍがオフになったときだけ、前記第２の結果として生じる入力のために前記Ｉｎｉストリームの値と同一の値を生成することとして行なわれる、請求項１２に記載の装置。
【請求項１４】
前記集合的演算は、前記符号供給がオンになり前記ＡｍおよびＢｍがまた両方ともオンになったとき、前記Ｉｎｉストリームの入力と同一である前記第２の結果として生じる入力を生成することとして行なわれる、請求項１２に記載の装置。
【請求項１５】
前記集合的演算は、前記符号供給および前記Ｂｍが両方ともオンになったが前記Ａｍがオフになったとき、または、前記符号供給および前記Ａｍが両方ともオンになったが前記Ｂｍがオフになったとき、前記Ｉｎｉストリームの入力に対して符号が正反対である前記第２の結果として生じる入力を生成することとして行なわれる、請求項１２に記載の装置。
【請求項１６】
符号のない数と符号の付いた数を識別するための符号セレクタであって、
少なくとも２つの入力供給と、
Ａｍ、Ｂｍ、Ｃｍ、．．．Ｚｍ、．．．としてそれぞれ識別される各入力供給のための専用符号標識と、
Ｉｎｉ供給および符号供給と、
前記符号供給がＡｍ、Ｂｍ、．．．に無関係にオフになったとき、または、前記符号供給がオンになり前記Ａｍ、Ｂｍ、．．．が全てオフになったときだけ、結果として生じる出力供給が前記Ｉｎｉストリームと同一であるように生成されるやり方で、前記結果として生じる出力供給を与えるためのコンピュテータと、を備える符号セレクタ。
【請求項１７】
それぞれの標識ＡｍおよびＢｍの付いた２つの入力供給があり、そして、前記結果として生じる出力は、前記符号供給、ＡｍおよびＢｍが全てオンになったとき前記Ｉｎｉストリームと同一であるように生成され、さらに、
前記符号供給および前記Ｂｍが両方ともオンになり前記Ａｍがオフになったときだけ、または、前記符号供給および前記Ａｍが両方ともオンになり前記Ｂｍがオフになったときだけ、前記Ｉｎｉストリームの値に対して反対符号の値を有するように生成される、請求項１６に記載の符号セレクタ。
【請求項１８】
演算環境において、電力消費を低減しながら高速演算を実現する方法であって、
符号の付いた数と符号のない数を区別する符号セレクタ・ユニットを実現するステップと、
入力データ供給の数に基づいて、符号のない数と符号の付いた数を識別するための同数の標識を提供するステップと、
Ｉｎｉ供給を介して少なくとも１つの他のデータ供給を前記符号セレクタに供給するステップであって、前記Ｉｎｉ供給が今度は前記符号セレクタと電子的に連絡している比較器からの情報を供給するステップと、
前記符号セレクタと結果フラグ発生器の間に電子的連絡を設定するステップであって、前記結果フラグ発生器がまた前記比較器と電子的に連絡しているステップと、
結果出力が生成されるように、前記比較器および前記符号セレクタそれぞれからの第１の結果として生じるストリームおよび第２の結果として生じる供給を前記結果フラグ発生器に供給するステップと、を備える方法。
【請求項１９】
前記符号セレクタがまた符号供給および前記少なくとも２つの他の入力供給を有し、符号標識ＡｍおよびＢｍがそれぞれ前記２つの他の入力供給に専用である、請求項１８に記載の方法。
【請求項２０】
前記Ｉｎｉ、Ａｍ、Ｂｍ、および符号の供給に対して行なわれる集合的演算であって、
前記符号供給がＡｍおよびＢｍの値に無関係にオフになったとき、前記Ｉｎｉストリームと同一である前記第２の結果として生じる入力を生成するステップと、
前記符号供給がオンになり前記ＡｍおよびＢｍがオフになったときだけ、前記Ｉｎｉストリームと同一である前記第２の結果として生じる入力を生成するステップと、
前記符号、ＡｍおよびＢｍが全てオンになったとき、前記Ｉｎｉストリームと同一である前記第２の結果として生じる入力を生成するステップと、
前記符号供給および前記Ｂｍが両方ともオンになり一方で前記Ａｍがオフになったとき、または、前記符号供給および前記Ａｍが両方ともオンになり一方で前記Ｂｍがオフになったとき、前記Ｉｎｉストリームに対して符号が反対である前記第２の結果として生じる入力を生成するステップと、をさらに備える集合的演算によって、前記第２の結果として生じる供給が生成される、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理回路およびシステムに関し、より詳細には、ディジタル信号処理装置、媒体処理装置またはマイクロプロセッサのデータまたは命令経路でベクトルまたは累積比較器を使用するディジタル信号処理装置、媒体処理装置、または汎用マイクロプロセッサに関する。
【背景技術】
【０００２】
半導体産業界には、ＩＣデバイスのサイズを減少させる必要性が絶えずある。同時に、動作の全体的な速度を高めながら電力消費を低減することを求める要求がある。デバイス・サイズの減少および動作速度の向上に加えた低電力消費の要求は、今日の比較器の設計に特別な問題を提起している。
【０００３】
ベクトル比較器および累積比較器は、通常、ディジタル信号処理装置（ＤＳＰ）チップおよび他の同様なデバイスのデータ経路の一部である。比較器の動作は、命令が発行された後で、ＤＳＰによって直接制御される。比較器マクロにおけるデータ演算は、通常１クロック・サイクルのＤＳＰ速度で行なわれる。したがって、低電力高速度ＤＳＰは、低電力高速度のデータ・マクロを必要とする。ベクトル・データ経路および累積器データ経路のためのスーパー・スケール・アーキテクチャ（ｓｕｐｅｒ  ｓｃａｌｅ  ａｒｃｈｉｔｅｃｔｕｒｅ）がある。１６ビット・ベクトル・データ経路パイプは、ベクトル乗算器、ベクトル加算器、ベクトル論理、ベクトル・シフタ、およびベクトル比較器マクロから成る。４０ビット累積器データ経路パイプは、比較すると、飽和加算器、累積器論理および累積比較器マクロから成る。全てのデータ・マクロは、遷移レジスタ・バリアを介して同時にデータを受け取る。したがって、データ経路の異なる点での低電力高速度比較器の必要性が問題を生じさせる。
【０００４】
その上、比較器が簡単な整数符号なし使用の比較器から不動小数点の符号付き数使用および符号なし使用になるとき、比較器マクロのための電力およびシリコン面積は相当に大きくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、演算環境において、電力消費を低減しながら高速演算能力を実現する装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の装置は、少なくとも１つの比較器入力供給を有する比較器と、前記比較器と電子的に連絡している符号セレクタであって、少なくとも２つの符号セレクタ入力データ供給および前記符号セレクタ入力データ供給の各々について符号のない数と符号の付いた数を識別するための同数の専用標識で構成される符号セレクタと、結果出力を生成するために前記比較器からの第１の結果として生じる供給および前記符号セレクタからの第２の結果として生じる供給を受け取るように前記符号セレクタおよび前記比較器と電子的に連絡している結果フラグ発生器とを備える。
【０００７】
好ましくは、符号の付いた数のための１の補数用論理の必要性を無くする改良された比較器が提供される。
【０００８】
好ましくは、入力供給に対して、および符号供給およびＩｎｉ供給のような他の供給に対して選択的に、集合的演算が行なわれた後で、結果として生じる出力が生成される。
【０００９】
データが符号の付いたものか符号のないものか（すなわち、命令が整数か浮動小数点計算）を比較マクロに知らせる符号制御信号で、符号の付いた数と符号のない数の両方を処理する能力を有する改良された比較器が好ましくは提供される。好ましくは、全体的なデバイス・サイズの減少を支持しながら本半導体デバイスの高速要求と低電力要求を結合することができる改良された比較器設計が提供される。
【００１０】
好ましくは、結果フラグ発生器は、比較器または符号セレクタによって供給されない他の入力供給を受け取る。
【００１１】
好ましくは、比較器は、少なくとも２つの比較器入力供給を有する。
【００１２】
好ましい実施形態では、比較器入力供給の各々は、長さが少なくとも１６ビットである。
【００１３】
好ましくは、符号セレクタは、第１の符号セレクタ入力供給および第２の符号セレクタ入力供給としてそれぞれ識別される２つの符号セレクタ入力供給を有する。
【００１４】
好ましくは、符号セレクタ入力供給は、それぞれ、ＡｍおよびＢｍとしてそれぞれ識別される２つの専用標識を有する。
【００１５】
好ましくは、Ａｍ標識は、第１の符号セレクタ入力供給が正数を含むときにオンになる。
【００１６】
好ましい実施形態では、符号セレクタは符号供給も備える。
【００１７】
好ましくは、符号セレクタはまた、符号供給およびＩｎｉ供給を備える。
【００１８】
好ましい実施形態では、比較器に供給された入力供給は、今度は、Ｉｎｉストリームを介して符号セレクタに供給することができる。
【００１９】
好ましい実施形態では、比較器からの出力は、Ｉｎｉストリームを介して符号セレクタに供給することができる。
【００２０】
好ましい実施形態では、第２の結果として生じる入力は、符号、Ａｍ、Ｂｍ、およびＩｎｉのストリームに対して行なわれる集合的演算によって生成される。
【００２１】
好ましくは、集合的演算は、符号供給がＡｍおよびＢｍの値に無関係にオフになったとき、または、符号供給がオンになりＡｍおよびＢｍがオフになったときだけ、第２の結果として生じる入力のためにＩｎｉストリームの値と同一の値を生成することとして行なわれる。
【００２２】
好ましくは、集合的演算は、符号供給がオンになりＡｍおよびＢｍがまた両方ともオンになったとき、Ｉｎｉストリームの入力と同一である第２の結果として生じる入力を生成することとして行なわれる。
【００２３】
好ましくは、集合的演算は、符号供給およびＢｍが両方ともオンになったがＡｍがオフになったとき、または、符号供給およびＡｍが両方ともオンになったがＢｍがオフになったとき、Ｉｎｉストリームの入力に対して符号が正反対である第２の結果として生じる入力を生成することとして行なわれる。
【００２４】
さらに、符号のない数と符号の付いた数を識別するための符号セレクタが提供され、この符号セレクタは、少なくとも２つの入力供給と、Ａｍ、Ｂｍ、Ｃｍ、．．．Ｚｍ、．．．としてそれぞれ識別される各入力供給のための専用符号標識と、Ｉｎｉ供給および符号供給と、前記符号供給がＡｍ、Ｂｍ、．．．に無関係にオフになったとき、または前記符号供給がオンになり前記Ａｍ、Ｂｍ、．．．が全てオフになったときだけ、結果として生じる出力供給が前記Ｉｎｉストリームと同一であるように生成されるやり方で、前記結果として生じる出力供給を与えるためのコンピュテータ（ｃｏｍｐｕｔａｔｏｒ）とを備える。
【００２５】
好ましくは、それぞれの標識ＡｍおよびＢｍの付いた２つの入力供給があり、そして、結果として生じる出力は、符号供給、ＡｍおよびＢｍが全てオンになったときＩｎｉストリームと同一であるように生成され、さらに、符号供給およびＢｍが両方ともオンになりＡｍがオフになったときだけ、または符号供給およびＡｍが両方ともオンになりＢｍがオフになったときだけ、Ｉｎｉストリームの値に対して反対符号の値を有するように生成される。
【００２６】
なおさらに、演算環境において、電力消費を低減しながら高速演算を実現する方法が提供され、この方法は、符号の付いた数と符号のない数を区別する符号セレクタ・ユニットを実現するステップと、入力データ供給の数に基づいて符号のない数と符号の付いた数を識別するための同数の標識を提供するステップと、Ｉｎｉ供給を介して少なくとも１つの他のデータ供給を前記符号セレクタに供給するステップであって前記Ｉｎｉ供給が今度は前記符号セレクタと電子的に連絡している比較器からの情報を供給するステップと、前記符号セレクタと結果フラグ発生器の間に電子的連絡を設定するステップであって前記結果フラグ発生器がまた前記比較器と電子的に連絡しているステップと、結果出力が生成されるように前記比較器および前記符号セレクタそれぞれからの第１の結果として生じるストリームおよび第２の結果として生じる供給を前記結果フラグ発生器に供給するステップとを備える。
【００２７】
好ましくは、符号セレクタはまた符号供給および少なくとも２つの他の入力供給を有し、符号標識ＡｍおよびＢｍはそれぞれこの２つの他の入力供給に専用である。
【００２８】
好ましくは、Ｉｎｉ、Ａｍ、Ｂｍ、および符号供給に対して行なわれる集合的演算であって、符号供給がＡｍおよびＢｍの値に無関係にオフになったときＩｎｉストリームと同一である第２の結果として生じる入力を生成するステップと、符号供給がオンになりＡｍおよびＢｍがオフになったときだけＩｎｉストリームと同一である第２の結果として生じる入力を生成するステップと、符号、ＡｍおよびＢｍが全てオンになつたときＩｎｉストリームと同一である第２の結果として生じる入力を生成するステップと、符号供給およびＢｍが両方ともオンになり一方で前記Ａｍがオフになったとき、または符号供給およびＡｍが両方ともオンになり一方で前記Ｂｍがオフになったとき、Ｉｎｉに対して符号が反対である第２の結果として生じる入力を生成するステップと、をさらに備える集合的演算によって、前記第２の結果として生じる供給が生成される。
【００２９】
本発明の好ましい実施形態は、ただ単に実施例として、以下の図面を参照してここで説明する。
【発明を実施するための最良の形態】
【００３０】
図１は、従来技術で与えられるような一般的な比較器の説明図である。データ入力は、（１１０）および（１２０）でそれぞれ示すように、１６ビット数ＶＡ＜０：１５＞およびＶＢ＜０：１５＞である。データに符号が付いている場合、最上位ビットＶＡ＜０＞およびＶＢ＜０＞は、その数の符号を示す。データに符号のない場合は、符号制御信号は「０」であり、ＶＡ＜０＞およびＶＢ＜０＞がその数の最上位ビットである。留意されたいことであるが、符号のない数は１６ビットであり、符号の付いた数は実際には１５ビットに符号ビットを加えたものである。
【００３１】
図１において、符号のない数の論理比較は、１６ビット・データ入力Ｖａ＜０：１５＞およびＶｂ＜０：１５＞について演算する上位比較器論理ブロック（１３０）から成るブロック図のその部分で行なわれる。この比較器ブロックは、（１３２）および（１３４）でそれぞれ示すように、２つの出力ピンＥｑ（Ｖａ＝Ｖｂのとき「１」）およびＬｎｔ（Ｖａ＜Ｖｂのとき「１」）を有する。そして、この結果は、（１４０）で示すようなマルチプレクサ（ＭＵＸ）に送り込まれ、このマルチプレクサ（ＭＵＸ）は（１４４）として示す符号ビット入力で制御される。それから、符号＝「０」が行なわれている場合には（すなわち、符号のない比較が行なわれていることを意味する）、この入力が選ばれＭＵＸ出力に転送される。
【００３２】
結果フラグ発生器（（１７０）で示す）の論理演算を下の表１で示す。（留意されたいことであるが、結果フラグ発生器ブロックは、従来技術の解決法と好ましい実施形態の両方で使用される）。
【００３３】
【表１】
2006505036.tif 000003
【００３４】
従来技術の解決法の符号付き比較器演算は、比較演算を行なうのに必要な回路の点で遥かに複雑になる。図１において、（１５０）で示すようにＶａおよびＶｂが最初に反転されて（２×１６＝３２個のインバータ）、「１の補数」を生成する。これに（１５２）で示す加算器が続き、この加算器は、ＶａまたはＶｂの符号に依存してＶａまたはＶｂあるいはその両方に１を加える。そして今度、この結果は、符号のない演算に使用されたものと同じである（１６０）で示す別の論理比較器に送り込まれる。それから、比較の結果は（１４０）で示すようにマルチプレクサ（ＭＵＸ）に送り込まれ、そして、ＭＵＸの符号制御ビットが「１」（符号付き演算が行なわれていることを意味する）の場合には、ＭＵＸの出力に転送される。それから、マルチプレクサ出力は結果フラグ発生器（１７０）に供給され、そしてこの結果フラグ発生器（１７０）は、さらに他の入力（ＣビットおよびＥｑｕａｌ）に基づいて、上の表１に示すように結果を出力する。
【００３５】
図２は、本発明の一実施形態の高水準ブロック図である。この実施形態では、（２１０）で示す比較器論理および（２３０）で示す結果フラグ発生器は、符号セレクタと呼ばれ（２２０）で示される新しいブロックと共に使用される。下の表２は、符号セレクタの論理真理値表を示す。符号セレクタは、２つの新しいビットＡｍおよびＢｍを含む。Ａｍビットは、同じくＶＡ＜０＞（（２２２）で示す）として示される入力Ａの最上位ビットである。数が符号付きである場合、このビットは数の符号である。同様に、Ｂｍは、またＶＢ＜０＞（（２２４）で示す）として示される入力ＶＢの符号ビットを示す。符号供給は、また、（２２３）で示すように供給することができる。ＡＭ＝「１」の場合、入力ＶＡ＜０：１５＞は正数である。比較器は、符号セレクタと電子的に連絡している。この実施形態では、このことは、（２１３）／（２１４）で示すＬｎｔ／Ｉｎｉを介して達成されている。また、比較器は、（２１３）で示すようにＥｑを介して結果フラグ発生器に供給する。２２５で示す符号セレクタのＩｎｏｕｔは、結果フラグ発生器への別の供給である。これらの供給は、存在するとき（２５２）および（２５４）で示すもののような他の供給と一緒に、結合されて、（２３６）で示すように最終結果出力を生成する。
【００３６】
【表２】
2006505036.tif 000004
【００３７】
下の表３は「１６」ビット・デバイスのデバイス比較表を与え、この比較表は、図１に与えられるもののような従来技術の例に対して図２に示すような本発明の実施形態の回路ゲート数を比較する。
【００３８】
【表３】
2006505036.tif 000005
【００３９】
表３で与えられるように、図２の実施形態を実施することによる実質的な改善がある。
【００４０】
図３は、図２で与えられる実施形態の符号セレクタ２２０をより詳細に示す本発明の実施形態である。他の実施形態が実現可能であり、図３の実施形態はあくまで一実施例として提供される。図４は、図３のＭＵＸ３３０の詳細を示す。
【図面の簡単な説明】
【００４１】
【図１】従来技術で与えられるような符号の付いた数および符号のない数の演算を行なう比較器の一般的なブロック図を示す説明図である。
【図２】本発明の一実施形態の高水準ブロック図を示す説明図である。
【図３】より詳細に、本発明の実施形態に従って、図２の符号セレクタを示す図である。
【図４】図３に示すような、本発明の一実施形態に従った反転ＭＵＸ３３０の詳細を示す説明図である。
【符号の説明】
【００４２】
２１０  比較器論理
２２０  符号セレクタ
２３０  結果フラグ発生器
２２３  符号供給
２２２  入力ＶＡの最上位ビット（符号ビット）
２２４  入力ＶＢの符号ビット
２５２、２５４  他の供給
２３６  最終結果出力
３３０  マルチプレクサ（ＭＵＸ）
【図１】
2006505036.tif 000006
【図２】
2006505036.tif 000007
【図３】
2006505036.tif 000008
【図４】
2006505036.tif 000009
【手続補正書】
【提出日】平成16年12月22日(2004.12.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図２は、本発明の一実施形態の高水準ブロック図である。この実施形態では、（２１０）で示す比較器論理および（２３０）で示す結果フラグ発生器は、符号セレクタと呼ばれ（２２０）で示される新しいブロックと共に使用される。下の表２は、符号セレクタの論理真理値表を示す。符号セレクタは、２つの新しいビットＡｍおよびＢｍを含む。Ａｍビットは、同じくＶＡ＜０＞（（２２２）で示す）として示される入力Ａの最上位ビットである。数が符号付きである場合、このビットは数の符号である。同様に、Ｂｍは、またＶＢ＜０＞（（２２４）で示す）として示される入力ＶＢの符号ビットを示す。符号供給は、また、（２２３）で示すように供給することができる。ＡＭ＝「１」の場合、入力ＶＡ＜０：１５＞は正数である。比較器は、符号セレクタと電子的に連絡している。この実施形態では、このことは、（２１３）／（２１４）で示すＬｎｔ／Ｉｎｉを介して達成されている。また、比較器は、（２１２）で示すようにＥｑを介して結果フラグ発生器に供給する。２５で示す符号セレクタのＩｎｏｕｔは、結果フラグ発生器への別の供給である。これらの供給は、存在するとき（２５２）および（２５４）で示すもののような他の供給と一緒に、結合されて、（２３６）で示すように最終結果出力を生成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
【表２】
2006505036.tif 000010
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
演算環境において、
第１の入力供給および第２の入力供給の少なくとも２つの比較器入力供給を有する比較器と、
前記比較器と電子的に連絡している符号セレクタであって、前記符号セレクタは少なくとも２つの符号セレクタ入力データ供給および前記符号セレクタ入力データ供給の各々について符号のない数と符号の付いた数を識別するための同数の専用標識入力を備え、符号の付いた数は複数のビットを含み、最上位ビットは数の符号を表示し、０は負数を表示し、１は正数を表示する符号セレクタと、
結果出力を生成するために前記比較器からの第１の結果として生じる供給および前記符号セレクタからの第２の結果として生じる供給を受け取るように前記符号セレクタおよび前記比較器と電子的に連絡している結果フラグ発生器と、を備える装置。
【請求項２】
前記結果フラグ発生器が、前記比較器または前記符号セレクタによって供給されない他の入力供給を受け取る、請求項１に記載の装置。
【請求項３】
前記比較器入力供給の各々は、長さが少なくとも１６ビットである、請求項１または２に記載の装置。
【請求項４】
前記符号セレクタが、第１の符号セレクタ入力供給および第２の符号セレクタ入力供給としてそれぞれ識別される２つの符号セレクタ入力供給を有する、請求項１に記載の装置。
【請求項５】
前記符号セレクタ入力供給がそれぞれ、ＡｍおよびＢｍとして識別される２つの専用標識入力を有する、請求項４に記載の装置。
【請求項６】
前記Ａｍ標識入力が、前記第１の符号セレクタ入力供給が正数を含むときオンになる、請求項５に記載の装置。
【請求項７】
前記符号セレクタがまた符号供給を備え、前記符号供給は、符号の付いた数の比較が行なわれるかどうかを表示するビットを受け取るためのものである、請求項６に記載の装置。
【請求項８】
前記符号セレクタがまた符号供給を備え、前記符号供給は符号の付いた数の比較が行なわれるかどうかを表示するビットを受け取るためのものであり、前記符号セレクタがさらにＩｎｉ供給を備え、前記Ｉｎｉ供給は前記第１の入力供給で受け取られた数が前記第２の入力供給で受け取られた数よりも小さいかどうかを表示するビットを受け取るためのものである、請求項１に記載の装置。
【請求項９】
前記比較器に与えられた前記入力供給は、Ｉｎｉ供給を介して前記符号セレクタに供給することができる、請求項８に記載の装置。
【請求項１０】
前記比較器からの出力は、Ｉｎｉ供給を介して前記符号セレクタに供給することができる、請求項８に記載の装置。
【請求項１１】
前記符号、Ａｍ、Ｂｍ、およびＩｎｉ供給に対して行なわれる集合的演算によって前記第２の結果として生じる入力を生成するための手段を備える、請求項１０に記載の装置。
【請求項１２】
前記符号供給がＡｍおよびＢｍの値に無関係にオフになったとき、または、前記符号供給がオンになり前記ＡｍおよびＢｍがオフになったときだけ、前記第２の結果として生じる入力のために前記Ｉｎｉ供給に供給される値と同一の値を生成する集合的演算を行なうための手段を備える、請求項１１に記載の装置。
【請求項１３】
前記符号供給がオンになり前記ＡｍおよびＢｍがまた両方ともオンになったとき、前記Ｉｎｉ供給の入力と同一である前記第２の結果として生じる入力を生成する集合的演算を行なうための手段を備える、請求項１１に記載の装置。
【請求項１４】
前記符号供給および前記Ｂｍが両方ともオンになったが前記Ａｍがオフになったとき、または、前記符号供給および前記Ａｍが両方ともオンになったが前記Ｂｍがオフになったとき、前記Ｉｎｉ供給の入力に対して符号が正反対である前記第２の結果として生じる入力を生成する集合的演算を行なうための手段を備える、請求項１１に記載の装置。
【請求項１５】
符号のない数と符号の付いた数を識別するための符号セレクタであって、符号の付いた数は複数のビット、数の符号を表示する最上位ビット、負数を表示する０、および正数を表示する１を含み、
少なくとも２つの入力供給と、
Ａｍ、Ｂｍ、Ｃｍ、．．．Ｚｍ、．．．としてそれぞれ識別される各入力供給のための専用符号標入力と、
Ｉｎｉ供給および符号供給であって、前記符号供給は符号の付いた数の比較が行なわれるかどうかを表示するビットを受け取るためのものであり、前記符号セレクタは比較器からＩｎｉ供給を受け取るように動作可能であり、前記Ｉｎｉ供給は前記比較器への第１の入力供給で受け取られた数が前記比較器への第２の入力供給で受け取られた数よりも小さいかどうかを表示するビットを受け取るためのものであるＩｎｉ供給および符号供給と、
前記符号供給がＡｍ、Ｂｍ、．．．に無関係にオフになったとき、または前記符号供給がオンになり前記Ａｍ、Ｂｍ、．．．が全てオフになったときだけ、結果として生じる出力供給が前記Ｉｎｉ供給と同一であるように生成されるやり方で、前記結果として生じる出力供給を与えるためのコンピュテータとを備える符号セレクタ。
【請求項１６】
それぞれの標識入力ＡｍおよびＢｍの付いた２つの入力供給があり、そして、前記結果として生じる出力は、前記符号供給、ＡｍおよびＢｍが全てオンになったとき前記Ｉｎｉ供給と同一であるように生成され、さらに、
前記符号供給および前記Ｂｍが両方ともオンになり前記Ａｍがオフになったときだけ、または、前記符号供給および前記Ａｍが両方ともオンになり前記Ｂｍがオフになったときだけ、前記Ｉｎｉ供給の値に対して反対符号の値を有するように生成される、請求項１５に記載の符号セレクタ。
【請求項１７】
演算環境において、
符号の付いた数と符号のない数を区別する符号セレクタ・ユニットを実現するステップであって、符号の付いた数が複数のビット、数の符号を表示する最上位ビット、負数を表示する０および正数を表示する１を含むものであるステップと、
入力データ供給の数に基づいて、符号のない数と符号の付いた数を識別するための同数の標識入力を提供するステップと、
Ｉｎｉ供給を介して少なくとも１つの他のデータ供給を前記符号セレクタに供給するステップであって、前記Ｉｎｉ供給が今度は前記符号セレクタと電子的に連絡している比較器からの情報を供給し、前記比較器は第１の入力供給および第２の入力供給の２つの入力供給を有し、前記Ｉｎｉ供給は前記第１の入力供給で受け取られた数が前記第２の入力供給で受け取られた数よりも小さいかどうかを表示するビットを受け取るためのものであるステップと、
前記符号セレクタと結果フラグ発生器の間に電子的連絡を設定するステップであって、前記結果フラグ発生器がまた前記比較器と電子的に連絡しているステップと、
結果出力が生成されるように、前記比較器および前記符号セレクタそれぞれからの第１の結果として生じるストリームおよび第２の結果として生じる供給を前記結果フラグ発生器に供給するステップと、を備える方法。
【請求項１８】
前記符号セレクタがまた符号供給および前記少なくとも２つの他の入力供給を有し、符号標識入力ＡｍおよびＢｍがそれぞれ前記２つの他の入力供給に供給され、前記符号供給は符号の付いた数の比較が行なわれているかどうかを表示するビットを受け取るためのものである、請求項１７に記載の方法。
【請求項１９】
前記Ｉｎｉ、Ａｍ、Ｂｍ、および符号の供給に対して行なわれる集合的演算であって、
前記符号供給がＡｍおよびＢｍの値に無関係にオフになったとき、前記Ｉｎｉ供給と同一である前記第２の結果として生じる入力を生成するステップと、
前記符号供給がオンになり前記ＡｍおよびＢｍがオフになったときだけ、前記Ｉｎｉ供給と同一である前記第２の結果として生じる入力を生成するステップと、
前記符号、ＡｍおよびＢｍが全てオンになったとき、前記Ｉｎｉ供給と同一である前記第２の結果として生じる入力を生成するステップと、
前記符号供給および前記Ｂｍが両方ともオンになり一方で前記Ａｍがオフになったとき、または、前記符号供給および前記Ａｍが両方ともオンになり一方で前記Ｂｍがオフになったとき、前記Ｉｎｉ供給に対して符号が反対である前記第２の結果として生じる入力を生成するステップと、をさらに備える集合的演算によって、前記第２の結果として生じる供給が生成される、請求項１８に記載の方法。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2006505036.tif 000011
【国際調査報告】
2006505036.tif 000012
2006505036.tif 000013
2006505036.tif 000014