(57)【要約】【課題】  ライナによって確実に導体が低ｋ誘電体内に拡散するのを防ぐ集積回路構造を提供する。  【解決手段】  論理および機能デバイスを含む少なくとも第１の層を形成し、第１の層の上に少なくとも１つの相互接続層を形成する集積回路構造を形成するための方法および構造を開示する。相互接続層は、論理および機能デバイス間に電気的接続を形成するように構成されている。相互接続層は、まず誘電体層を形成することによって作成される。誘電体層は、第１の材料および第２の材料を含み、第２の材料は、製造環境条件（例えば以下で論じる処理条件）における安定性が第１の材料よりも低い。「第２の材料」はポロゲンを含み、「第１の材料」はマトリックス・ポリマを含む。そして、本発明は、誘電体層における導電性フィーチャを形成し、誘電体層から第２の材料を（例えば加熱によって）除去して、相互接続層内で第２の材料が位置していた場所に空気ポケットを生成する。
2006513570.tif 000002
【特許請求の範囲】
【請求項１】
集積回路構造であって、
論理および機能デバイスを含む少なくとも１つの第１の層と、
前記第１の層の上の少なくとも１つの相互接続層とを備え、
前記相互接続層が、
多孔性誘電体と、
前記誘電体内の導電性フィーチャと、
前記導電性フィーチャの内側を覆い、前記導電性フィーチャを前記誘電体から分離させるライナとを含み、
前記多孔性誘電体内の小孔が前記ライナに隣接し、前記ライナが、前記導電性フィーチャの周囲で連続し、前記導電性フィーチャを前記小孔から分離させる、集積回路構造。
【請求項２】
集積回路構造において用いるための相互接続構造であって、
多孔性誘電体と、
前記誘電体内の導電性フィーチャと、
前記導電性フィーチャの内側を覆い、前記導電性フィーチャを前記誘電体から分離させるライナとを備え、
前記多孔性誘電体内の小孔が前記ライナに隣接し、前記ライナが、前記導電性フィーチャの周囲で連続し、前記導電性フィーチャを前記小孔から分離させる、相互接続構造。
【請求項３】
前記小孔が前記ライナを変化させないままにする、請求項１または２に記載の構造。
【請求項４】
前記小孔が空気を含み、前記ライナのある部分が空気に隣接するようになっている、請求項１または２に記載の構造。
【請求項５】
前記ライナが前記導電性フィーチャの周囲で前記小孔に沿って完全に連続し、前記ライナが前記導電性フィーチャから前記小孔内の空気を分離させるようになっている、請求項１または２に記載の構造。
【請求項６】
前記誘電体の下にキャップ材料を更に含み、前記誘電体が前記キャップ材料よりも低い誘電率を有する、請求項１または２に記載の構造。
【請求項７】
前記導電性フィーチャがコンタクトおよび配線を含む、請求項１または２に記載の構造。
【請求項８】
集積回路構造を形成する方法であって、
少なくとも１つの論理／機能層を形成するステップと、
前記論理／機能層の上に少なくとも１つの相互接続層を形成するステップと、
を含み、前記相互接続層を形成する前記ステップが、
第１の材料および第２の材料を含む誘電体層を形成するステップであって、前記第２の材料が前記第１の材料よりも安定性が低い、ステップと、
前記誘電体内に導電性フィーチャを形成するステップと、
前記誘電体層から前記第２の材料を除去して、前記相互接続層に小孔を生成するステップとを含む、方法。
【請求項９】
前記除去するプロセスが加熱プロセスを含む、請求項８に記載の方法。
【請求項１０】
前記導電性フィーチャを形成する前記ステップが、
前記誘電体層をパターニングして、前記誘電体層に溝および開口のパターンを生成するステップと、
前記誘電体層の上に導電性材料を形成するステップと、
前記誘電体層を研磨して、前記導電性材料が前記溝および開口のパターン内にのみ残るようにするステップとを含む、請求項８に記載の方法。
【請求項１１】
前記導電性材料を形成する前記ステップの前に、ライナ材料によって溝および開口の前記パターンの内側を覆うステップを更に含む、請求項１０に記載の方法。
【請求項１２】
前記第２の材料を除去する前記ステップが、前記導電性材料および前記ライナ材料を変化させないままにする、請求項１１に記載の方法。
【請求項１３】
前記第２の材料がポロゲンを含む、請求項８に記載の方法。
【請求項１４】
前記第１の材料がマトリックス・ポリマを含む、請求項８に記載の方法。
【請求項１５】
集積回路構造を形成する方法であって、
論理および機能デバイスを含む少なくとも１つの第１の層を形成するステップと、
前記第１の層の上に少なくとも１つの相互接続層を形成するステップであって、前記相互接続層が、前記論理および機能デバイス間に電気的接続を形成するように構成されているステップを含み、
前記相互接続層を形成する前記ステップが、
第１の材料および第２の材料を含む誘電体層を形成するステップであって、前記第２の材料は製造環境条件における安定性が前記第１の材料よりも低い、ステップと、
前記誘電体層内に導電性フィーチャを形成するステップと、
前記誘電体層から前記第２の材料を除去して、前記相互接続層内の前記第２の材料が位置していた場所に小孔を生成するステップとを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、導電性フィーチャの形成後に低比誘電率（ｋ）相互接続層からポロゲンを除去して空隙および短絡を防ぐ、多孔性相互接続層の形成を改良するための方法および構造に関する。
【背景技術】
【０００２】
集積回路処理は、概して、ＦＥＯＬ（frontend of line）およびＢＥＯＬ（back end ofline）プロセスに分けることができる。ＦＥＯＬ処理の間に、様々な論理および機能デバイスを製造する。ＦＥＯＬ処理では、一般に、論理および機能デバイスの多数の層が形成される。ＢＥＯＬ処理の間に、これらの論理および機能層の上に相互接続の層を形成して、集積回路構造を完成させる。従って、ＢＥＯＬ処理は、通常、絶縁体ならびに導電性配線およびコンタクトの形成を伴う。
【０００３】
最近、誘電率の低い（そして軟らかい）絶縁体（誘電体）が、もっと古く、硬く、誘電率の高い絶縁体に取って代わっている。誘電率の低い材料は、一般に、３．０未満の誘電率を有し、高分子低ｋ誘電体の市販製品を含む。かかる製品は、Dow Chemical Company（米国ニューヨーク州）から入手可能なＳｉＬＫ（商標）、Honeywell, Inc.（米国ニュージャージー州）から入手可能なＦＬＡＲＥ（商標）、Honeywell, Inc.（米国ニュージャージー州）から入手可能なＮａｎｏｇｌａｓｓ（商標）（多孔性ＳｉＯ2）等の微小孔性のガラス、AppliedMaterial（米国カリフォルニア州）から入手可能なＢｌａｃｋ  Ｄｉａｍｏｎｄ（炭素ドーピングしたＳｉＯ2）、NovellusSystems, Inc.（米国カリフォルニア州）から入手可能なＣｏｒａｌ（炭化ケイ素系の誘電体）、Allied Signal（米国ニュージャージー州）から入手可能なＸｅｒｏｇｅｌ等である。これらの低誘電率の絶縁体は、「低ｋ」誘電体と呼ばれる。これらの低ｋ誘電体が有利である理由は、全体的な容量が小さくなり、このためデバイス速度が上がり、もっと低い電圧を利用可能となるからである（デバイスが小型化し、安価になる）。ＢＥＯＬ相互接続層における配線および接続としては、一般に、金属（銅、タングステン等）が用いられる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
導電性フィーチャの形成後に低比誘電率（ｋ）相互接続層からポロゲンを除去して空隙および短絡を防ぐ、多孔性相互接続層の形成を改良する。特にライナを用いて導体が低ｋ誘電体内を拡散してしまうことを防ぐ。
【課題を解決するための手段】
【０００５】
本発明は、論理および機能デバイスを含む少なくとも第１の層を形成し、第１の層の上に少なくとも１つの相互接続層を形成する集積回路構造を形成する方法を提供する。相互接続層は、論理および機能デバイス間に電気的接続を形成するように構成されている。
【０００６】
相互接続層は、まず誘電体層を形成することによって作成される。誘電体層は、第１の材料および第２の材料を含み、第２の材料は、製造環境条件（例えば以下で論じる処理条件）における安定性が第１の材料よりも低い。「第２の材料」はポロゲン（porogen）を含み、「第１の材料」はマトリックス・ポリマ（matrix polymer）を含む。そして、本発明は、誘電体層内に導電性フィーチャを形成し、誘電体層から第２の材料を（例えば加熱によって）除去して、相互接続層内で第２の材料が位置していた場所に空気ポケットを生成する。
【０００７】
導電性フィーチャを形成するには、誘電体層をパターニングして溝および開口のパターンを生成し、誘電体層の上に導電性材料を形成し、誘電体層を研磨して導電性材料が溝および開口のパターン内にのみ残るようにする。導電性材料を形成する前に、本発明は、ライナ材料によって溝および開口のパターンの内側を覆う。第２の材料を除去しても、導電性材料およびライナ材料は変化しないままである。
【０００８】
本発明によって提供される構造は、論理および機能デバイスを含む少なくとも１つの第１の層と、第１の層の上の少なくとも１つの相互接続層と、を含む集積回路構造である。相互接続層は、多孔性誘電体と、誘電体内の導電性フィーチャと、導電性フィーチャの内側を覆い、導電性フィーチャを誘電体から分離させるライナと、を含む。多孔性誘電体内の小孔は、ライナに隣接し、ライナは、導電性フィーチャの周囲で連続し、導電性フィーチャを小孔から分離させる。小孔は、ライナを変化させないままである。小孔は、空気を含み、ライナのある部分が空気ポケットに隣接するようになっている。ライナは、導電性フィーチャの周囲で小孔に沿って完全に連続し、ライナが導電性フィーチャから小孔の空気を分離させるようになっている。誘電体の下にキャップ材料があり、誘電体はキャップ材料よりも低い誘電率を有する。導電性フィーチャは、コンタクトおよび配線を含む。
【０００９】
ライナの形成が完了した後にポロゲンを除去するので、ライナは硬化プロセスの間その位置および形状を維持する。このため、ライナのそばに小孔が形成されたとしても、これはライナの性能に影響を与えない。なぜなら、ライナは適所に保持され、導体が拡散するのを防ぐからである。このことは、小孔を生成した後にライナを形成する場合には当てはまらない。なぜなら、小さい側壁小孔をライナ材料で充填するのはおそらく不可能であるからである。この場合、ライナに間隙が生じ、導体材料が低ｋ誘電体内に拡散してしまう。従って、本発明は、ポロゲンによって形成される小孔を含ませることによって、低ｋ誘電体の誘電率を低下させることができる。本発明によって、トレンチおよび側壁の内側を覆うライナを（かかる小孔が存在する場合でも）適切に形成する（および維持する）ことができるので、ライナは、導体が低ｋ誘電体内に拡散するのを防ぐことができる。
【００１０】
図面を参照した本発明の好適な実施形態の以下の詳細な説明から、本発明についてより良く理解されよう。
【００１１】
上述のように、低ｋ誘電体は、ＢＥＯＬ相互接続層等の集積回路構造において極めて有用である。低ｋ絶縁性材料の誘電率を更に低下させるため、コーティングしながらポロゲン（例えば小孔発生材料）を低ｋ誘電材料内に埋め込む。ポロゲンをバーンアウト（burned out）させて、誘電体材料に小孔を生成し、有効誘電率を更に低下させる。しかしながら、誘電体材料をパターニングするためのドライ・エッチング・プロセスの後、エッチングしたトレンチの側壁に小孔が位置する場合がある。その後のライナ層堆積は、側壁の全ての小孔を覆わないことがある。これによって、トレンチ内に充填される導体が多孔性低ｋ材料内に拡散すると（回路を故障させる）、信頼性の問題が生じる。
【００１２】
従って、以下で説明するように、本発明の１つの態様は、メタライゼーション・プロセスが完了した後でのみ、ポロゲンをバーンアウトさせて、トレンチ側壁の小孔によってライナ有効範囲が影響を受けないようにする。本発明は、ポロゲンに対して透過性の研磨マスクを選択するか、または研磨マスクを除去して加熱の間にポロゲンが拡散することが可能となる。
【００１３】
ライナの形成を完了した後にポロゲンを除去するので、ライナは硬化プロセスの間その位置および形状を維持する。このため、ライナのそばに小孔が形成されたとしても、これはライナの性能に影響を与えない、なぜならライナは適所に保持され、導体が拡散するのを防ぐからである。このことは、小孔を生成した後にライナを形成する場合には当てはまらない。なぜなら、小さい側壁小孔をライナ材料で充填するのはおそらく不可能であるからである。この場合、ライナに間隙が生じ、導体材料が低ｋ誘電体内に拡散してしまう。従って、本発明は、ポロゲンによって形成される小孔を含ませることによって、（拡散の問題を起こすことなく）低ｋ誘電体の誘電率を低下させる。本発明によって、トレンチおよび側壁の内側を覆うライナを（かかる小孔が存在する場合でも）適切に形成する（および維持する）ことができるので、ライナは、導体が低ｋ誘電体内に拡散するのを防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
更に具体的には、図１は、集積回路構造の一部を示し、これは、下地層（１２０）および本発明の対象である相互接続層（１２２）を含む。下地層（１２０）は、ＦＥＯＬ論理および機能デバイス含有層の一部を含むことができ、または、ＢＥＯＬ構造内に含まれることになる多数の相互接続層の別のものを含むことができる。低ｋ誘電体層は、アイテム（１２２）として示され、何らかの形態のキャップ層（１２１）によって下地層（１２０）から適当に分離している。上述のように、誘電体層（１２２）はポロゲンを含む。金属フィーチャ（ワイヤ、相互接続、バイア、スタッド等）は、アイテム（１２４）および（１２６）として示され、ライナ（１２７）によって内側が覆われている。ライナ（１２７）は、導体（１２４、１２６）が低ｋ誘電体（１２２）内に拡散することを防ぐ。化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）ハードマスクを、アイテム（１２８）として示す。図２は、空気ポケット（小孔、開口等）（１３０）を生成するがライナ（１２７）に影響を与えない硬化プロセス後の同じ構造を示す。
【００１５】
かかる構造を達成するための１つの例示的な方法について、以下で論じる。多くの他の同様のプロセス／材料を用いて同一の結果を達成することができ、本発明は以下のプロセスおよび材料には限定されないことは、当業者によって（この開示を検討した後に）理解されるであろう。誘電体材料（１２２）は、下にあるキャップ層（１２１）上に、９００から４５００ｒｐｍの間の範囲（好ましくは３０００ｒｐｍ）のスピン速度でスピン・コーティングすることができる。平坦な誘電体材料（１２２）は、マトリックス・ポリマおよびポロゲンを含むことができる。ポロゲンは、ポリ（プロピレン・オキサイド）、ポリ（メチル・メタクリレート）、脂肪族ポリエステル、ポリラクトン、ポリカプロラクトン、ポリエチレン・グリコール・ポリバレロラクトン、ポリビニルピリジン等、残りの誘電体よりも熱的に安定性が低いいずれかの物質を含むことができるが、これらに限定されない。マトリックス・ポリマは、ポロゲンよりも熱的に安定している。マトリックス材料は、ポリアリーレン・エーテル、ポリアリーレン、ポリベンザゾール、ベンゾシクロブチン、ポリシアヌレート、ＳｉＬＫ等を含むことができるがこれらに限定されない。この種の多孔性材料は、Ｋｅｎｎｅｔｈ、ｊ．Ｂｒｕｚａ等による、「A composition containing a cross-linkable matrix precursor and aporogen, and a porous matrix prepared therefrom」と題するＰＣＴ（Patent Cooperation Treaty）国際特許出願ＷＯ００／３１１８３に記載されている。これは、Dow Chemical Company（米国）に譲渡され、その内容は引用により全体が本願にも含まれるものとする。スピン・コーティングの後、ポリマを他の誘電体材料と部分的に交差結合させるために、１５０℃から４００℃の間の温度（好ましくは３００℃）で、ホット・プレートで誘電体材料（１２２）をベーキングするが、ポロゲンは無傷のままである。この交差結合によって、誘電体材料は、スピン・オン・ハードマスク材料に含まれる溶剤に不加入性となる。
【００１６】
ポロゲンのような材料に対して透過性である低ｋＣＭＰハードマスク（１２８）を、ポロゲン含有誘電体材料と同じトラック上で、かつ同じ経路内でスピン・コートする。ハードマスク材料（１２８）は、高分子材料（組成上、無機物である）であり、スピン・コーティングすることができる。ハードマスクの例は、メチルシルセスキオキサン、フェニルシルセスキオキサン、および同様の材料である。９００から４５００ｒｐｍの間（好ましくは１５００〜２０００ｒｐｍ）のスピン速度で、スピン・コーティングによって、ＣＭＰハードマスクを、一時的な誘電体層と同じ器具上に適用する。次いで、この材料を、１５０℃から４００℃の間（好ましくは３００℃）の温度で、ホット・プレートでベーキングして、材料を交差結合させ、リソグラフィ、エッチング、およびメタライゼーションに耐える安定した強固な膜を生成する。
【００１７】
ポロゲン含有誘電体層（１２２）およびＣＭＰハードマスク（１２８）は双方とも、フォトレジストによって被覆し、露光し、金属レベル・リソグラフィによってパターニングする（シングルまたはデュアル・ダマシンのいずれか）。次いで、ポロゲン含有誘電体層の化学的組成に応じて、例えば、Ｎ2／Ｈ2、Ｏ2、またはフルオロカーボン成分を用いて、ポロゲン含有誘電体層（１２２）およびＣＭＰハードマスク（１２８）をエッチングして、ラインおよびバイアを形成する。次いで、ラインおよびバイアの内側を、ポロゲン含有誘電体材料（１２２）に適合するライナ材料（１２７）で覆う。ライナ（１２７）の誘電体材料（１２２）への接着を充分に行って、ＣＶＤの間および更に別の処理の間に剥離しないようにしなければならない。次いで、いずれかの周知の従来の形成プロセス（スパッタリング、ＣＶＤ等）を用いて、導体（１２４、１２６）（例えば金属、ポリシリコン、合金等）を形成する。
【００１８】
ポロゲン含有誘電体材料およびハードマスク材料に適合するライナおよびＣｕ研磨剤を用いて、構造全体（誘電体、透過性スピン・オンＣＭＰハードマスク）に、化学機械研磨（ＣＭＰ）を行う。剥離を生じないように、下方に働く力は１ｐｓｉおよび９ｐｓｉの間にしなけれればならない（好ましくは３〜５ｐｓｉ）。これは、ハードマスク表面（１２８）を平坦化するためのものである。
【００１９】
次いで、構造全体（ポロゲン含有誘電体層（１２２）、透過性ＣＭＰハードマスク（１２８）、導体（１２４、１２６）等）を、炉で硬化させる。硬化プロセスは、３〜５０℃／分（好ましくは５℃／分）の速度で、３５０〜４５０℃の範囲（好ましくは４１５度）の硬化温度まで、構造の温度を上げる。次いで、この構造を、６０〜１８０分間（好ましくは１２０分間）、硬化温度のままに維持して、ＣＭＰハードマスクを含む構造全体を通して、熱的に影響を受けやすい材料（例えばポロゲン）の分解およびガス放出に備える。このプロセスの間、熱的に影響を受けやすいポロゲンは分解し、ガス放出し、マトリックス誘電体材料には小孔が残る。このプロセスを数回繰り返して、多レベル構造を発生させることができる。
【００２０】
図３および図４は、導体（１２４）、ライナ（１２７）、および小孔（空気ギャップ）（１３０）を含む多孔性誘電体（１２２）間の接合の一部を拡大して示す概略図である。図３は、ライナが中断し（割れている）、導体（１２４）が低ｋ誘電体（１２２）と直接接触している領域（３０）を含む不良構造を示す。これは、上述のように、誘電体（１２２）をパターニングする前に小孔を形成した場合に生成されることがある構造である。導体材料（１２４）が、割れ目（３０）を介して低ｋ誘電体（１２２）内に拡散し、これによって相互接続層を短絡させるので、図３に示す構造は都合が悪い。導体トレンチの側壁上に形成されるいずれかの小孔または部分的な小孔（小孔（３２）等）は、ライナ材料（１２７）によって充填され（またはライナ（３０）の割れ目を形成し）、側壁から多少の物理的分離距離を有する小孔のみ（例えば小孔（３１））が空気を含むことに留意すべきである。
【００２１】
これに対して、図４は、ライナ（１２７）および導体（１２４）が適所に配された後にのみポロゲン材料を除去する本発明のプロセスによって形成された、図２に示した構造の一部の拡大図を示す。図４に示す構造では、小孔（１３０）の形成前にライナ（１２７）を形成したので、小孔（１３０）はライナ（１２７）の連続性に影響を与えない。従って、図４に示す構造では、ライナ（１２７）に割れ目（割れ目（３０）等）は存在せず、ライナ（１２７）は完全に連続している。更に、図４に示す構造では、一部の小孔内の空気は、実際にライナ（１２７）と接触する（例えば小孔（３３〜３４））。この状況は、図３に示す構造では起こり得ないことに留意すべきである。なぜなら、図３の構造（製法）では、導体トレンチの側壁に沿った小孔は、ライナ材料によって充填される（小孔（３２））か、または割れ目を生成する（割れ目（３０））からである。
【００２２】
このため、本発明によって作成される構造（図４に示す）は、論理および機能デバイスを含む少なくとも１つの第１の層（１２０）と、第１の層の上の少なくとも１つの相互接続層（１２２）とを含む集積回路構造である。相互接続層は、多孔性誘電体（１２２）、誘電体内の導電性フィーチャ（１２４、１２６）、および、導電性フィーチャの内側を覆って導電性フィーチャを誘電体から分離させるライナ（１２７）を含む。多孔性誘電体内の小孔（１３０）はライナに隣接し、ライナは導電性フィーチャの周囲で連続して、導電性フィーチャを小孔から切り離す。小孔は、ライナを変化させないままである。小孔（３３、３４）は空気を含み、ライナのある部分が空気に隣接するようになっている。ライナは導電性フィーチャの周囲で孔に沿って完全に連続して、ライナが導電性フィーチャから小孔内の空気を切り離すようになっている。
【００２３】
本発明を、図５に、フローチャートの形態で示す。更に具体的には、本発明は、少なくとも１つの第１の層（論理および機能デバイスを含む）を形成し（４００）、第１の層の上に少なくとも１つの相互接続層（４０１〜４０６）を形成する。相互接続層は、論理および機能デバイス間に電気的接続を形成するように構成されている。
【００２４】
相互接続層は、まず誘電体層を形成する（４０１）ことによって作成される。誘電体層は、第１の材料および第２の材料を含み、第２の材料は、製造環境条件（例えば上述した処理条件）における安定性が第１の材料よりも低い。「第２の材料」はポロゲンを含み、「第１の材料」はマトリックス・ポリマを含む。そして、本発明は、誘電体層内に導電性フィーチャを形成し（４０２〜４０５）、誘電体層から第２の材料を（例えば加熱によって）除去して（４０６）、相互接続層内で第２の材料が位置した場所に空気ポケットを生成する。
【００２５】
導電性フィーチャは、誘電体層（４０２）をパターニングして誘電体層内に溝および開口のパターンを生成することによって形成する。導体材料を形成する前に、本発明は、ライナ材料によって溝および開口のパターンの内側を覆う（４０３）。次いで、本発明は、誘電体層（４０４）の上に導体材料を形成し、誘電体層（４０５）を研磨して、導体材料が溝および開口のパターン内にのみ残るようにする。第２の材料を除去（４０６）しても、導体材料およびライナ材料は変化しないままである。
【００２６】
ライナ（１２７）の形成が完了した後にポロゲンを除去するので、ライナは、硬化プロセスの間、その位置および形状を維持する。このため、ライナ（１２７）のそばに小孔（１３０）が形成されたとしても、これはライナの性能に影響を与えない。なぜなら、ライナは適所に保持され、導体（１２４、１２６）が拡散するのを防ぐからである。最大限でも、小孔はライナに隣接するが、ライナの連続性は妨げられない。このことは、小孔（１３０）を生成した後にライナ（１２７）を形成する場合には当てはまらない。なぜなら、小さい側壁小孔をライナ材料で充填するのはおそらく不可能であるからである。この場合、ライナ（１２７）に間隙が生じ、導体（１２４、１２６）材料が低ｋ誘電体内に拡散してしまう。従って、本発明は、ポロゲンによって形成される小孔を含ませることによって、低ｋ誘電体の誘電率を低下させる。本発明によって、トレンチおよび側壁の内側を覆うライナを適切に（かかる小孔が存在する場合でも）形成する（および維持する）ことができるので、ライナは、導体が低ｋ誘電体内に拡散することを防ぐことができる。
【００２７】
本発明について、好適な実施形態に関連付けて説明してきたが、特許請求の範囲の精神および範囲内で変更を行って本発明を実施可能であることは当業者には認められよう。
【図面の簡単な説明】
【００２８】
【図１】研磨処理の後の相互接続構造を示す概略図である。
【図２】ポロゲン・バーンアウトの後の、図１に示すのと同一の相互接続構造を示す概略図である。
【図３】導体、ライン、および多孔性誘電体間の不良接合の拡大部を示す概略図である。
【図４】図２に示した、導体、ライン、および多孔性誘電体間の接合の拡大部を示す概略図である。
【図５】本発明のプロセスのフローチャートである。
【図１】
2006513570.tif 000003
【図２】
2006513570.tif 000004
【図３】
2006513570.tif 000005
【図４】
2006513570.tif 000006
【図５】
2006513570.tif 000007
【手続補正書】
【提出日】平成17年3月18日(2005.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路構造であって、
論理および機能デバイスを含む少なくとも１つの第１の層と、
前記第１の層の上の少なくとも１つの相互接続層とを備え、
前記相互接続層が、
多孔性誘電体と、
前記多孔性誘電体の上の研磨層であって、前記多孔性誘電体が生成する気体に対して透過性である研磨層と、
前記誘電体内の導電性フィーチャと、
前記導電性フィーチャの内側を覆い、前記導電性フィーチャを前記誘電体から分離させるライナとを含み、
前記多孔性誘電体内の小孔が前記ライナに直接接触し、前記ライナが、前記導電性フィーチャの周囲で連続し、前記導電性フィーチャを前記小孔から分離させる、集積回路構造。
【請求項２】
集積回路構造において用いるための相互接続構造であって、
多孔性誘電体と、
前記多孔性誘電体の上の研磨層であって、前記多孔性誘電体が生成する気体に対して透過性である研磨層と、
前記誘電体内の導電性フィーチャと、
前記導電性フィーチャの内側を覆い、前記導電性フィーチャを前記誘電体から分離させるライナとを備え、
前記多孔性誘電体内の小孔が前記ライナに隣接し、前記ライナが、前記導電性フィーチャの周囲で連続し、前記導電性フィーチャを前記小孔から分離させる、相互接続構造。
【請求項３】
前記小孔が前記ライナを変化させないままにする、請求項１または２に記載の構造。
【請求項４】
前記小孔が空気を含み、前記ライナのある部分が空気に隣接するようになっている、請求項１または２に記載の構造。
【請求項５】
前記ライナが前記導電性フィーチャの周囲で前記小孔に沿って完全に連続し、前記ライナが前記導電性フィーチャから前記小孔内の空気を分離させるようになっている、請求項１または２に記載の構造。
【請求項６】
前記誘電体の下にキャップ材料を更に含み、前記誘電体が前記キャップ材料よりも低い誘電率を有する、請求項１または２に記載の構造。
【請求項７】
前記導電性フィーチャがコンタクトおよび配線を含む、請求項１または２に記載の構造。
【請求項８】
集積回路構造を形成する方法であって、
少なくとも１つの論理／機能層を形成するステップと、
前記論理／機能層の上に少なくとも１つの相互接続層を形成するステップと、
を含み、前記相互接続層を形成する前記ステップが、
第１の材料および第２の材料を含む誘電体層を形成するステップであって、前記第２の材料が前記第１の材料よりも安定性が低い、ステップと、
前記誘電体内に導電性フィーチャを形成するステップと、
前記誘電体層の上にハードマスクを形成するステップと、
前記導電性フィーチャおよび前記ハードマスクを研磨するステップと、
前記誘電体層を加熱し、これによって、前記誘電体層から前記第２の材料を除去して、前記相互接続層に小孔を生成するステップとを含み、
前記加熱ステップの間、前記研磨された層が、前記多孔性誘電体が生成する気体に対して透過性である、方法。
【請求項９】
前記導電性フィーチャを形成する前記ステップが、
前記誘電体層をパターニングして、前記誘電体層に溝および開口のパターンを生成するステップと、
前記誘電体層の上に導電性材料を形成するステップと、
を含み、前記研磨するステップが、前記導電性材料を前記溝および開口のパターン内にのみ残るようにする、請求項８に記載の方法。
【請求項１０】
前記導電性材料を形成する前記ステップの前に、ライナ材料によって溝および開口の前記パターンの内側を覆うステップを更に含む、請求項９に記載の方法。
【請求項１１】
前記第２の材料を除去する前記ステップが、前記導電性材料および前記ライナ材料を変化させないままにする、請求項１０に記載の方法。
【請求項１２】
前記第２の材料がポロゲンを含む、請求項８に記載の方法。
【請求項１３】
前記第１の材料がマトリックス・ポリマを含む、請求項８に記載の方法。
【請求項１４】
集積回路構造を形成する方法であって、
論理および機能デバイスを含む少なくとも１つの第１の層を形成するステップと、
前記第１の層の上に少なくとも１つの相互接続層を形成するステップであって、前記相互接続層が、前記論理および機能デバイス間に電気的接続を形成するように構成されているステップとを含み、
前記相互接続層を形成する前記ステップが、
第１の材料および第２の材料を含む誘電体層を形成するステップであって、前記第２の材料は製造環境条件における安定性が前記第１の材料よりも低い、ステップと、
前記誘電体層内に導電性フィーチャを形成するステップと、
前記誘電体層の上にハードマスクを形成するステップと、
前記導電性フィーチャおよび前記ハードマスクを研磨するステップと、
前記誘電体層を加熱し、これによって、前記誘電体層から前記第２の材料を除去して、前記相互接続層に小孔を生成するステップとを含み、
前記加熱ステップの間、前記研磨された層が、前記多孔性誘電体が生成する気体に対して透過性である、方法。
【国際調査報告】
2006513570.tif 000008