(57)【要約】本発明は、半導体ボディ（１）と基板（２）とを有し、少なくとも１つの半導体素子（３）を備える半導体デバイス（１０）の製造に関し、この半導体デバイスは、少なくとも１つの接続領域（４）と、接続領域に接続された、上に位置する帯状の接続導体（５）と、を備え、この接続領域および接続導体は、両方とも誘電体に凹設され、第１材料の誘電体領域（６）が、半導体ボディ（１）の、接続領域（４）が形成される位置に設けられ、その後、誘電体領域（６）は、第１材料とは異なる第２材料の誘電体層（７）で被覆され、この誘電体層には、帯状の接続導体（５）が形成される位置に帯状の凹部（７Ａ）が設けられ、この凹部は、誘電体領域（６）に重なり、かつ前記誘電体領域まで延び、凹部（７Ａ）の形成と誘電体領域（６）の除去の後、接続領域（４）が、誘電体領域（６）の除去により作られた空間（６Ａ）に導電性材料を堆積することにより形成され、接続導体（５）が、凹部（７Ａ）に導電性材料を堆積することにより形成される。本発明によると、第１材料には、有機材料が用いられ、第２材料には、この有機材料より高い分解温度を有する材料が用いられ、誘電体領域（６）は、有機材料の分解温度より高く、第２材料の分解温度よりは低い温度で加熱することにより除去される。本発明に係る方法は、非常にシンプルであり、第２材料を任意に選択することにより、得られるデバイス（１０）に高い平面性をもたらすことができる。誘電体領域（４）には、好ましくはフォトレジストが用いられ、誘電体層（７）には、好ましくはＳＩＬＫまたはＳＯＧ材料などの液体材料が用いられ、これは、加熱により固体状に変換することができる。
2006511086.tif 000002
【特許請求の範囲】
【請求項１】
半導体ボディと基板とを有し、少なくとも１つの半導体素子を備える半導体デバイスの製造方法であって、
前記半導体デバイスは、少なくとも１つの接続領域と、前記接続領域に接続された、上に位置する帯状の接続導体と、を備え、
前記接続領域および前記接続導体は、両方とも誘電体に凹設され、第１材料の誘電体領域が、前記半導体ボディの、前記接続領域が形成される位置に設けられ、
その後、前記誘電体領域は、前記第１材料とは異なる第２材料の誘電体層で被覆され、
前記誘電体層には、帯状の前記接続導体が形成される位置に帯状の凹部が設けられ、この凹部は、平面視すると、前記誘電体領域に重なり、かつ前記誘電体領域まで延び、
前記凹部の形成と前記誘電体領域の除去の後、前記接続領域が、前記誘電体領域の除去により得られた空間に導電性材料を堆積することにより形成され、前記接続導体が、前記凹部に導電性材料を堆積することにより形成される、方法において、
前記第１材料には、有機材料が用いられ、前記第２材料には、前記有機材料より高い分解温度を有する材料が用いられ、
前記誘電体領域は、前記有機材料の分解温度より高く、前記第２材料の分解温度よりは低い温度で加熱することにより除去される、
ことを特徴とする方法。
【請求項２】
フォトレジストが、前記第１材料として使用され、前記フォトレジストより高い分解温度を有する誘電体樹脂が、前記第２材料として使用される、ことを特徴とする請求項１に記載の方法。
【請求項３】
フォトレジストが、前記第１材料として使用され、液状ガラスが、前記第２材料として使用され、前記液状ガラスは、加熱により固体ガラスに変換される、ことを特徴とする請求項１に記載の方法。
【請求項４】
前記誘電体領域は、液状ガラスが固体ガラスに変換される前記半導体ボディの熱処理の間に除去される、ことを特徴とする請求項２に記載の方法。
【請求項５】
前記第１材料および前記第２材料が、遠心処理により、液状で半導体ボディに塗布される、ことを特徴とする請求項１乃至請求項４のいずれかに記載の方法。
【請求項６】
前記誘電体領域は、さらなる誘電体層を塗布することによって形成され、前記さらなる誘電体層の上には、マスクが設けられ、前記マスクの外側では、前記さらなる誘電体層が、エッチングにより除去され、
前記誘電体層は、堆積後に、前記凹部が形成される位置に開口が設けられたマスクにより覆われ、その後、エッチングにより前記凹部が形成される、ことを特徴とする請求項１乃至請求項５のいずれかに記載の方法。
【請求項７】
前記誘電体領域の除去の後および前記凹部が形成された後で、前記導体材料が堆積される前に、前記半導体ボディがクリーニングされる、ことを特徴とする請求項１乃至請求項６のいずれかに記載の方法。
【請求項８】
銅が、前記導電性材料として使用され、銅を堆積する前に、前記接続領域が形成される位置に導電層が堆積され、前記導電層が、銅に対するバリアを形成する、ことを特徴とする請求項１乃至請求項７のいずれかに記載の方法。
【請求項９】
前記導電層は、物理蒸着処理によって塗布され、前記銅は、電気めっき処理によって設けられる、ことを特徴とする請求項８に記載の方法。
【請求項１０】
請求項１乃至請求項９のいずれかに記載の方法により得られる、半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ボディと基板とを有し、少なくとも１つの半導体素子を備える半導体デバイスの製造方法に関し、この半導体デバイスは、少なくとも１つの接続領域と、接続領域に接続された、上に位置する帯状の接続導体と、を備え、この接続領域および接続導体は、両方とも誘電体に凹設され、第１材料の誘電体領域が、半導体ボディの、接続領域が形成される位置に設けられ、その後、誘電体領域は、第１材料とは異なる第２材料の誘電体層で被覆され、この誘電体層には、帯状の接続導体が形成される位置に帯状の凹部が設けられ、この凹部は、平面視すると、誘電体領域に重なり、かつ前記領域まで延び、凹部の形成と誘電体領域の除去の後、接続領域が、誘電体領域の除去により得られた空間に導電性材料を堆積することにより形成され、接続導体が、凹部に導電性材料を堆積することにより形成される。このような方法は、特に、いわゆるマルチレベルまたはマルチレイヤ技術が使用される、より複雑な半導体デバイスの製造に、適切に使用することができる。前記技術に基づき、ビア（via）とも呼ばれる接続領域と、その上に位置し前記接続領域に接続される、トレンチとも呼ばれる帯状の接続導体とが形成され、これらは両方とも誘電体に凹設されている。
【背景技術】
【０００２】
このような方法は、２０００年３月７日に発行された米国特許明細書第６，０３３，９７７号により知られている。前記文献において、基板が備えられた半導体ボディに、接続領域が形成される位置に第１材料の誘電体領域を設ける方法、その上に、第１材料とは異なる第２材料の誘電体層を堆積させる方法が記載されており、凹部は、前記誘電体層の、帯状導体の位置に形成され、誘電体領域まで延びて前記領域に重なっている。フォトリソグラフィおよびエッチングによる凹部の形成後に、エッチングにより誘電体領域が除去される。次に、接続領域と接続導体が、前に誘電体領域が位置していた開放空間および凹部に導体を設けることによって、形成される。
【０００３】
この既知の方法の欠点は、これが多くの工程を備えているため、比較的複雑な点にある。加えて、得られたデバイスの平面性について、時折、不十分な場合がある。この方法が、一般にＣＭＰ（Chemical Mechanical Polishing）処理および／またはさらなるフォトリソグラフィおよびエッチ工程により行われ、製造されるデバイスの最小の細部が、どんどん小さくなっていることから、接続領域と帯状の接続導体とを有するデバイスが可能な限り平面であることが、非常に重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、冒頭の段落で述べた種類の方法を提供することであり、この方法は、よりシンプルであり、可能な限り平面のデバイスをもたらすものである。
【課題を解決するための手段】
【０００５】
これを達成するために、冒頭の段落で述べた種類の方法は、本発明に基づき、第１材料には、有機材料が用いられ、第２材料には、この有機材料より高い分解温度を有する材料が用いられ、誘電体領域は、有機材料の分解温度より高く、第２材料の分解温度よりは低い温度で加熱することにより除去される、ことを特徴とする。本発明は、主に、誘電体領域に有機材料を選択することにより、この領域を加熱によって除去することが可能になる、という認識に基づいている。これは、エッチング処理よりも単純な処理工程である。加えて、特定の変形において、この処理工程を、それ自体どうしても必要な他の加熱工程と組み合わせることができ、その結果、１つの処理工程を効果的に省くことができる。本発明は、さらに、誘電体層の材料が、堆積された後に後続の加熱工程において固体材料に変換されるような液体材料である場合に、特にこれらの利点が達成可能である、という認識に基づいている。最後に、本発明は、液状で塗布される材料を誘電体層に使用することにより、特に平面な構造がもたらされる、という認識に基づいている。
【０００６】
本発明に係る方法の第１の実施形態において、フォトレジストが第１材料として使用され、フォトレジストより高い分解温度を有する誘電体樹脂が、第２材料として使用される。
【０００７】
このような誘電体樹脂は、通常、いわゆるスピニング処理によってデバイスに塗布される液体である。あるいは、フォトレジストを、誘電体樹脂として用いることもでき、この場合、凹部の形成も簡素化される。適切な樹脂は、ＳＩＬＫという商標名でダウケミカル社（Dow Chemical Company）により市販されているような、多孔質樹脂である。このような材料は、例えば摂氏４５０度より上の、高い熱安定性を有する場合がある。誘電体領域に用いることができる通常のフォトレジストは、一般的に、例えば摂氏２００〜３００度の、かなり低い熱安定性を有する。その結果、誘電体領域の材料は、誘電体層の材料が安定したままの状態で、分解およびガス化させることができる。誘電体領域の分解の結果として形成されたガスは、誘電体層を通して逃げることができる。
【０００８】
しかしながら、誘電体領域は、誘電体層に凹部が形成される前にガス化される必要はない。誘電体領域が、凹部の形成後にガス化された場合、ガスをより容易に放出させることが可能である。
【０００９】
さらなる実施形態において、フォトレジストが、第１材料として使用され、液状ガラスが、第２材料として使用され、前記液状ガラスは、加熱により固体ガラスに変換される。このような材料は、非常に高い分解温度を有し、固体ガラスに変換されるためには、ほとんどの有機材料が分解しガス化する程に高い温度での熱処理を経る必要がある。したがって、この場合、誘電体領域の材料を適切に選択することで、実際に、既知の方法と比べて、どのような追加の工程も必要とせずに、１つの処理工程全体すなわち誘電体領域のエッチングなしで済ませることができる。適切なガラスは、ハネウェル電子材料（Honeywell Electronic Materials）によりＡＣＣＵＳＰＩＮまたはＡＣＣＵＧＬＡＳＳの商標名で市販されているものなどの、ケイ酸塩ガラスまたはリンケイ酸塩ガラスである。
【００１０】
以上のことから、結果として、この変形における誘電体領域は、液状ガラスが固体ガラスに変換される半導体ボディの熱処理の間に、好適に除去される。この場合、１つの（エッチング）処理工程全体を、省くことができる。また、以上のことから、第１材料および第２材料が、スピニング／遠心処理により、液状で半導体ボディに塗布される。それにより、第１材料がフォトレジストである場合、誘電体領域を容易に形成することができる。また、得られるデバイスの平面性も増加し、よって向上する。
【００１１】
好適な変形において、誘電体領域は、さらなる誘電体層を塗布することによって形成され、さらなる誘電体層の上には、マスクが設けられ、マスクの外側では、さらなる誘電体層が、エッチングにより除去され、誘電体層は、堆積後に、凹部が形成される位置に開口が設けられたマスクにより覆われ、その後、エッチングにより凹部が形成される。さらなる誘電体層は、好ましくはフォトレジストであり、エッチング処理は、現像工程で構成される。
【００１２】
好ましくは、誘電体領域の除去の後および凹部が形成された後で、導体材料が堆積される前に、半導体ボディがクリーニングされる。その結果、ガス化した誘電体領域の固体の有機残存物はここで除去される。このようなクリーニング作業は、酸素プラズマによって適切に実行可能であることが発見されている。
【００１３】
さらなる変形においては、銅が、導電性材料として使用され、銅を堆積する前に、接続領域が形成される位置に導電層が堆積され、この導電層が、銅に対するバリアを形成する。その良好な電気および熱伝導特性により、銅は、ビアやトレンチ用に特に好ましい材料である。銅を、銅バリアによって半導体ボディの他の部分から分離することにより、銅による半導体ボディの汚染を防ぐことができる。バリア用に適切な導電体材料は、ＴａＮ（tantalum nitride:窒化タンタル）である。好ましくは、導電層は、物理蒸着処理によって塗布され、銅は、電気めっき処理によって設けられる。
【００１４】
本発明は、また、本発明に係る方法により得られた半導体デバイスを備える。このようなデバイスは、その最小寸法を非常に小さくできる集積回路を備えてもよい。
【００１５】
本発明のこれらおよび他の態様は、以下に述べられる実施形態から明らかであり、実施形態を参照して説明される。
【発明を実施するための最良の形態】
【００１６】
図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。デバイス１０の製造における基盤として、基板（ここではシリコン）２を有する半導体ボディ１が使用されて、このケースではダイオードなどの半導体素子３が形成される（図１を参照）。３で参照される領域は、ソースまたはドレイン領域などの、トランジスタの一部であっても良いことが明らかであろう。あるいは、前記領域３は、導電領域であっても良く、これは、ダイオードまたはトランジスタの一部を形成する半導体領域、あるいは領域３の下で延びる導体トラックに接続される。次いで、厚さ１９３ｎｍのフォトレジスト６６が、半導体ボディ１にスピンコートされ、このフォトレジストは、摂氏１００〜１５０度の範囲の温度で硬化される。次いで、マスク３０が、レジスト層６６の上に設けられる。この場合、前記マスクは、図示されないガラス板に設けられた金属スポット３０である。
【００１７】
続いて、（図２を参照）レジスト層６６が露出および現像され、この処理で、マスク３０の外側に位置するレジスト６６の部分が除去される。この例では円形である誘電体領域６の直径は、１５０ｎｍであり、高さは３００ｎｍである。
【００１８】
次に（図３を参照）、誘電体層７が、この場合、遠心処理工程によってＳＯＧ（Spin On Glass）層７を表面に塗布することにより、デバイス１０の上に設けられる。層７には、好ましくは誘電体領域６の２倍の厚さが選択され、ここでは６００ｎｍの厚さとなる。
【００１９】
その後（図４を参照）、デバイス１０は、摂氏４００度の温度の炉内で加熱される。前記処理において、一方では、液体ＳＯＧガラスが固体ガラスに変換され、他方では、誘電体領域６が分解してガス化され、中空空間６Ａを、誘電体層７に、誘電体領域６が位置していた場所に生じさせる。
【００２０】
次に（図５）、フォトレジスト層４０が、誘電体層７に塗布され、フォトリソグラフィにより、所望のパターンが設けられる。マスク４０の帯状の開口の幅は、ここでは２００ｎｍが選択される。これは、１５０ｎｍである中空空間６Ａの直径よりも大きい。これは、形成されるトレンチ５が、低い抵抗を有し、領域６に対してより容易に配置することができるという利点を有する。
【００２１】
その後（図６を参照）、凹部７Ａが、ドライ／プラズマエッチング処理によって誘電体層７にエッチングされる。エッチング処理は、凹部７Ａが誘電体層７の中空空間６Ａに接続されると、直ちに停止される。次いで、デバイス１０は、好ましくはクリーニングされ、誘電体層７の残存物が、中空空間６Ａから除去される。クリーニング作業には、この場合、酸素プラズマを使用することができる。
【００２２】
次に（図７を参照）、導電層６０が、スパッタリングにより空間６Ａの底に堆積される。層６０用に選択される材料は、ＴａＮであり、これは、銅に対して完全に、または少なくとも実質的に不透過性である。層６０の厚さは、２５ｎｍが選択される。続いて、空間６Ａと凹部７Ａの両方に、電気めっき処理によって銅が満たされる。このようにして、いわゆるビアの形状の接続領域４と、いわゆるトレンチの形状の帯状導体５とが、両方とも、誘電体層７に凹設されるように形成され、帯状導体５は、接続領域４に電気的に接続されている。
【００２３】
ここで、デバイス１０が完全に完成するまで、従来のやり方で、この方法を継続することができる。前記方法における従来の処理工程は、ＣＭＰ処理ならびにさらなる接続領域および導体の形成に関わる可能な処理工程であり、この導体は、誘電体内に凹設され、ＣＭＰ処理が後に続く。次に、例えば、窒化シリコンの層が設けられ、この層には、アルミニウムなどの接続金属が堆積される開口が形成される。この段落で述べられた工程は、図面には示されてない。最後に、ソーイングなどの分離処理により、個別のデバイス１０を得ることができる。
【００２４】
本発明の範囲において、多くの変更および変形が、当業者には可能であるため、本発明は、上述の例に限定されない。例えば、異なる形状および／または異なる寸法を有するデバイスを、製造することができる。Ｓｉの基板の代わりに、ガラス、セラミックまたは合成樹脂の基板を用いることもできる。次いで、半導体ボディは、いわゆるＳＯＩ（Silicon-On-Insulator）により形成することもできる。この場合、いわゆる基板トランスファ技術を、任意で使用することもできる。
【００２５】
さらに、誘電体層の材料として、上述のＳＩＬＫが用いられた場合、この材料内の所望の凹部を、エッチングにより形成することも可能であることに留意されたい。ＲＩＥ（Reactive Ion Etching）技術は、この目的に適切な技術であることが判明している。この場合、酸素プラズマを使用して前記クリーニング作業を行う代わりに、例えば、いわゆるアルゴンスパッタリング処理を行うことが好ましい。必要であれば、特に銅バリアの堆積温度を、ＳＯＧ誘電体層の場合に用いられた温度よりも低く選択して、ＳＩＬＫ材料の分解を防ぐこともできる。
【００２６】
さらに、デバイスは、多数のダイオードおよび／またはトランジスタならびにレジスタおよび／またはキャパシタなどの、さらなるアクティブおよびパッシブ半導体素子または電子部品を、集積回路の形であろうとなかろうと、備えても良いことに、今一度留意されたい。製造は、当然ながら、それらに効率的に適合させることができる。
【図面の簡単な説明】
【００２７】
【図１】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図２】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図３】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図４】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図５】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図６】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【図７】図１〜図７は、本発明に係る方法の実施形態による製造の連続する段階における、半導体デバイスの厚さ方向に直角の模式的な断面図である。
【００２８】
図面は、縮尺して描かれたものではなく、厚さ方向の寸法などのいくつかの寸法は、明瞭さのために誇張されている。異なる図における対応する領域または部分は、可能であればいつでも、同一の参照番号により示される。
【図１】
2006511086.tif 000003
【図２】
2006511086.tif 000004
【図３】
2006511086.tif 000005
【図４】
2006511086.tif 000006
【図５】
2006511086.tif 000007
【図６】
2006511086.tif 000008
【図７】
2006511086.tif 000009
【国際調査報告】
2006511086.tif 000010
2006511086.tif 000011
2006511086.tif 000012