(57)【要約】包括的な装置（１４）は、画像データを、プラズマ放電パネル（ＰＤＰ：Plasma Discharge Panel）、デジタルマイクロミラーデバイス（ＤＭＤ：Digital Micro-mirror Device）、ＬＣＯＳ（Liquid Crystal On Silicon）デバイス、および置換走査ＣＲＴ（Cathode Ray Tube）ディスプレイなどの様々な種類のディスプレイ向けに再配列する。一実施形態において、装置（１４）は、単一のＩＣユニットとして製造される第１プログラマブル置換プロセッサ（１８）と、メモリ（２０，１２０）と、第２プログラマブル置換プロセッサ（２２，１２２）と、を含む。
2006511832.tif 000002
【特許請求の範囲】
【請求項１】
画像データをディスプレイ向けに再配列するための装置であって、
ａ）画像データを受け取り、この画像データに第１置換プロセスを実行して、部分的に再配列された画像データを作成するための第１置換手段と、
ｂ）部分的に再配列された前記画像データを記憶するための手段と、
ｃ）部分的に再配列された前記画像データを読み込み、この部分的に再配列された画像データに第２置換プロセスを実行して、完全に再配列された画像データを作成するための第２置換手段と、
を備えることを特徴とする装置。
【請求項２】
前記第１および第２置換手段は、１つまたは複数のプログラマブルハードウェアブロックを含む、ことを特徴とする請求項１に記載の装置。
【請求項３】
前記第１置換手段は、第１プログラマブルプロセッサを含み、前記第２置換手段は、第２プログラマブルプロセッサを含み、当該装置は、複数の表示フォーマットのいずれに対してもプログラマブルである、ことを特徴とする請求項１に記載の装置。
【請求項４】
前記第１および第２プロセッサは、共通基板上に製造される、ことを特徴とする請求項３に記載の装置。
【請求項５】
前記記憶手段は、前記共通基板上に製造されたコンピュータメモリを含む、ことを特徴とする請求項４に記載の装置。
【請求項６】
前記記憶手段は、前記第１および第２プログラマブルプロセッサに電気的に接続された個別のＩＣを含む、ことを特徴とする請求項４に記載の装置。
【請求項７】
前記第１および第２プロセッサは、プログラマブルであり、画像データを、置換走査ＣＲＴディスプレイ、ＬＣＯＳデバイス、ＰＤＰ、モノクロームＤＭＤ、およびカラーＤＭＤからなる群より選択された２つ以上の種類のディスプレイ向けに再配列することができる、ことを特徴とする請求項３に記載の装置。
【請求項８】
前記記憶手段は、部分的に再配列された前記画像データの少なくとも２つの連続フレームを記憶するための手段を含む、ことを特徴とする請求項１に記載の装置。
【請求項９】
前記第１置換手段が、第２フレームに関連する部分的に再配列された前記画像データを前記記憶手段に書き込む間に、前記第２置換手段が、第１フレームに関連する部分的に再配列された前記画像データを、前記記憶手段から読み込むようにプログラムされたプロセッサを含む、ことを特徴とする請求項８に記載の装置。
【請求項１０】
前記第１置換手段は、
ＲＧＢ画像データを受け取るための手段と、
前記ＲＧＢ画像データを前記記憶手段に書き込むための手段と、
ＲＧＢ画像データを、個別のＲ、Ｇ、およびＢ画像データに分離するための手段と、
前記Ｒ、Ｇ、およびＢ画像データを、前記記憶手段に書き込むための手段と、を含む、ことを特徴とする請求項１に記載の装置。
【請求項１１】
前記記憶手段は、
前記ＲＧＢ画像データの少なくとも１つのフレームを記憶するための手段と、
前記Ｒ分離画像データの少なくとも１つのフレームと、前記Ｇ分離画像データの少なくとも１つのフレームと、前記Ｂ分離画像データの少なくとも１つのフレームとを記憶するための手段と、を含む、ことを特徴とする請求項１０に記載の装置。
【請求項１２】
前記第２置換手段は、
前記記憶手段内に記憶された前記ＲＧＢ画像データをアドレス指定するための手段と、
前記記憶手段内に記憶された前記ＲＧＢ画像データを読み込み、完全に再配列されたＲＧＢ画像データを作成するための手段と、
完全に再配列された前記ＲＧＢ画像データを、画像処理システムの下流モジュールに伝達するための手段と、
前記記憶手段内に記憶された前記Ｒ、Ｇ、およびＢ分離画像データをアドレス指定するための手段と、
前記記憶手段内に記憶された前記Ｒ、Ｇ、およびＢ分離画像データを読み込むための手段と、
前記Ｒ、Ｇ、およびＢ分離画像データを、連続して下方スクロールするＲ、Ｇ、およびＢ走査線を有する完全に再配列されたＲ、Ｇ、およびＢカラーバー画像データへと再配列するための手段と、
完全に再配列された前記Ｒ、Ｇ、およびＢカラーバー画像データを、画像処理システムの下流モジュールに伝達するための手段と、を含む、ことを特徴とする請求項１１に記載の装置。
【請求項１３】
前記読み込み手段は、選択されたディスプレイに基づいて前記受け取り手段のために動作構成を識別するための手段を含む、ことを特徴とする請求項１２に記載の装置。
【請求項１４】
前記受け取り手段は、
受け取られた前記画像データのフレームに関連し、受け取られた前記画像データに関連するサブフィールド画像データをそれぞれが含む、複数のサブフィールドを生成するための手段と、
複数の前記サブフィールドの前記サブフィールド画像データを、前記記憶手段に書き込むための手段と、を含む、ことを特徴とする請求項１０に記載の装置。
【請求項１５】
前記生成手段は、直列に生成された所定量のサブフィールドデータを一時記憶するための手段を含み、
前記書き込み手段は、所定量の前記サブフィールドデータを、前記一時記憶手段から前記記憶手段に並列に送信する、ことを特徴とする請求項１４に記載の装置。
【請求項１６】
前記記憶手段は、複数の前記サブフィールドの前記サブフィールド画像データを記憶するための手段を含む、ことを特徴とする請求項１４に記載の装置。
【請求項１７】
前記読み込み手段は、
前記記憶手段内の複数の前記サブフィールドの前記サブフィールド画像データをアドレス指定するための手段と、
前記記憶手段内の複数の前記サブフィールドの前記サブフィールド画像データを読み込み、完全に再配列されたサブフィールド画像データを作成するための手段と、
完全に再配列された前記サブフィールド画像データを、表示処理システムの下流モジュールに伝達するための手段と、を含む、ことを特徴とする請求項１６に記載の装置。
【請求項１８】
前記サブフィールドは、ＲＧＢサブフィールドであり、前記サブフィールドデータは、ＲＧＢサブフィールドデータである、ことを特徴とする請求項１４に記載の装置。
【請求項１９】
前記生成手段は、直列に生成された所定量のＲＧＢサブフィールドデータを一時記憶するための手段を含み、
前記書き込み手段は、所定量の前記ＲＧＢサブフィールドデータを、前記一時記憶手段から前記記憶手段に並列に送信する、ことを特徴とする請求項１４に記載の装置。
【請求項２０】
前記記憶手段は、複数の前記ＲＧＢサブフィールドの前記ＲＧＢサブフィールド画像データを記憶するための手段を含む、ことを特徴とする請求項１８に記載の装置。
【請求項２１】
前記読み込み手段は、
前記記憶手段内の複数の前記ＲＧＢサブフィールドの前記ＲＧＢサブフィールド画像データをアドレス指定するための手段と、
前記記憶手段内の複数の前記ＲＧＢサブフィールドの前記ＲＧＢサブフィールド画像データを読み込み、完全に再配列されたＲＧＢサブフィールド画像データを作成するための手段と、
完全に再配列された前記ＲＧＢ画像データを、表示処理システムの下流モジュールに伝達するための手段と、を含む、ことを特徴とする請求項２０に記載の装置。
【請求項２２】
前記受け取り手段は、
前記Ｒ分離画像データのフレームに関連し、前記Ｒ分離画像データに関連するＲ分離サブフィールド画像データをそれぞれが含む、複数のＲ分離サブフィールドを生成するための手段と、
前記Ｇ分離画像データのフレームに関連し、前記Ｇ分離画像データに関連するＧ分離サブフィールド画像データをそれぞれが含む、複数のＧ分離サブフィールドを生成するための手段と、
前記Ｂ分離画像データのフレームに関連し、前記Ｂ分離画像データに関連するＢ分離サブフィールド画像データをそれぞれが含む、複数のＢ分離サブフィールドを生成するための手段と、
複数の前記Ｒ分離サブフィールドの前記Ｒ分離サブフィールド画像データ、複数の前記Ｇ分離サブフィールドの前記Ｇ分離サブフィールド画像データ、および複数の前記Ｂ分離サブフィールドの前記Ｂ分離サブフィールド画像データを、前記記憶手段に書き込むための手段と、を含む、ことを特徴とする請求項１０に記載の装置。
【請求項２３】
前記記憶手段は、
複数の前記Ｒ分離サブフィールドの前記Ｒ分離サブフィールド画像データを記憶するための手段と、
複数の前記Ｇ分離サブフィールドの前記Ｇ分離サブフィールド画像データを記憶するための手段と、
複数の前記Ｂ分離サブフィールドの前記Ｂ分離サブフィールド画像データを記憶するための手段と、を含む、ことを特徴とする請求項２２に記載の装置。
【請求項２４】
前記読み込み手段は、
前記記憶手段内の複数の前記Ｒ分離サブフィールドの前記Ｒ分離サブフィールド画像データをアドレス指定するための手段と、
前記記憶手段内の複数の前記Ｒ分離サブフィールドの前記Ｒ分離サブフィールド画像データを読み込み、完全に再配列されたＲ分離サブフィールド画像データを作成するための手段と、
完全に再配列された前記Ｒ分離サブフィールド画像データを、表示処理システムの下流モジュールに伝達するための手段と、
前記記憶手段内の複数の前記Ｇ分離サブフィールドの前記Ｇ分離サブフィールド画像データをアドレス指定するための手段と、
前記記憶手段内の複数の前記Ｇ分離サブフィールドの前記Ｇ分離サブフィールド画像データを読み込み、完全に再配列されたＧ分離サブフィールド画像データを作成するための手段と、
完全に再配列された前記Ｇ分離サブフィールド画像データを、表示処理システムの下流モジュールに伝達するための手段と、
前記記憶手段内の複数の前記Ｂ分離サブフィールドの前記Ｂ分離サブフィールド画像データをアドレス指定するための手段と、
前記記憶手段内の複数の前記Ｂ分離サブフィールドの前記Ｂ分離サブフィールド画像データを読み込み、完全に再配列されたＢ分離サブフィールド画像データを作成するための手段と、
完全に再配列された前記Ｂ分離サブフィールド画像データを、表示処理システムの下流モジュールに伝達するための手段と、を含む、ことを特徴とする請求項２３に記載の装置。
【請求項２５】
前記受け取り手段は、選択されたディスプレイに基づいて前記受け取り手段のために動作構成を識別するための手段を含む、ことを特徴とする請求項１０に記載の装置。
【請求項２６】
画像データを選択された表示フォーマットに再配列するための集積回路であって、
基板と、
前記基板上に製造され、画像入力およびプログラミング端子に接続された第１プログラマブルプロセッサと、
前記基板上に製造され、画像出力およびプログラミング端子に接続された第２プログラマブルプロセッサと、
前記第１および第２プロセッサに電気的に接続され、データが前記第１プロセッサから書き込まれ、前記第２プロセッサにより読み出されるメモリと、
を備えることを特徴とする集積回路。
【請求項２７】
前記メモリは、前記基板上に製造される、ことを特徴とする請求項２６に記載の集積回路。
【請求項２８】
画像データを第１フォーマットから第２フォーマットに変換するための方法であって、
前記第１フォーマット画像データを、メモリに記憶させるための中間フォーマットデータに変換する第１変換を、第１プロセッサにプログラミングするステップと、
前記メモリからの前記中間フォーマットデータを、前記第２画像フォーマットに変換する第２変換を、第２プロセッサにプログラミングするステップと、
を備えることを特徴とする方法。
【請求項２９】
前記第１フォーマット画像データを、前記第１プロセッサに供給するステップと、
供給された前記第１フォーマット画像データを、前記第１プロセッサによって前記中間フォーマットデータに変換するステップと、
前記中間フォーマットデータを、前記メモリに書き込むステップと、
前記中間フォーマットデータを、前記第２プロセッサによって前記メモリから読み出し、前記中間フォーマットデータを、前記第２フォーマット画像データに変換するステップと、
をさらに含むことを特徴とする請求項２８に記載の方法。
【請求項３０】
前記第１および第２プロセッサと、前記メモリとを、共通の基板上に製造するステップ、をさらに含むことを特徴とする請求項２８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを様々な種類のディスプレイに対して再配列するための集積回路に関する。本発明は、特に、プラズマ放電パネル（ＰＤＰ：Plasma Discharge Panel）、デジタルマイクロミラーデバイス（ＤＭＤ：Digital Micro-mirror Device）、ＬＣＯＳ（Liquid Crystal On Silicon）デバイス、および置換走査ＣＲＴ（Cathode Ray Tube）ディスプレイのための、再配列された画像データに関する適用を見出し、これらを特に参考にして説明される。しかしながら、本発明は、他の種類のディスプレイおよび他の適用にも適していることが理解される。
【背景技術】
【０００２】
新しい種類のディスプレイや、従来のディスプレイ（例えばＣＲＴ（Cathode Ray Tube）ディスプレイ）のための新しいディスプレイ駆動方式が、デジタルテレビジョン（ＴＶ）の到来およびパーソナルコンピュータ（ＰＣ）モニタの進歩と共に、登場している。新たなディスプレイの例として、ＰＤＰ、ＤＭＤ、およびＬＣＯＳデバイスが挙げられる。ディスプレイの新たな駆動方式の例として、置換走査（Transposed Scan）が知られている。これらの新たな技術は、デジタル表示処理に頼っており、一般的に、様々な相互接続、個別の特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）を用いて実施される。
【０００３】
従来のディスプレイは、一般的に、ラスタ走査システムを用いて動作する。ラスタ走査システムにおいては、ディスプレイは、一列の画像データを走査し、線方向に実質的に垂直の方向に走査線を進めることにより、線の走査を繰り返す。典型的なラスタ走査では、走査線が垂直方向に進む間に、線が水平方向に走査される。逆に、置換走査手法を用いる装置においては、線は垂直方向に走査され、走査線は、水平方向に進む。置換走査は、ワイドスクリーンディスプレイにおけるラスタおよびコンバージェンス（Ｒ＆Ｃ：Raster and Convergence）問題、ランディング（Landing）問題、集束均一性、およびゆがみ感度を改善することが知られている。置換走査は、マトリックスディスプレイやＣＲＴなどの、他の種類のディスプレイに対しても有益となり得る。置換走査は、画像信号も置換する必要があることを意味する。
【０００４】
ＰＤＰは、一般に、大型のＣＲＴと同等のワイドスクリーンを持つが、ＣＲＴよりもかなり小さな奥行き（例えば６インチ（１５ｃｍ））を必要とする。ＰＤＰの基本的なアイディアは、数十万もの小さな蛍光灯を発光させることである。各蛍光灯は、ガスと蛍光材料を含む小さなプラズマセルである。プラズマセルは、２つのガラス板の間に置かれ、マトリックスに配置される。各プラズマセルは、バイナリ画素に対応する。色は、赤、緑および青の列を応用することにより生成される。ＰＤＰコントローラは、各セルがオンとなる時間の長さにより、各プラズマセルの輝度を変化させ、画像に異なる陰影をつける。カラーＰＤＰにおけるプラズマセルは、それぞれ異なる色の蛍光体（例えば赤、緑、および青）を有する３つの個別のサブセルにより構成される。人間の視聴者に知覚されると、これらの色は互いに混ざり合い、画素の全体的な色を作り出す。
【０００５】
ＰＤＰコントローラは、異なるセルまたはサブセルを通って流れる電流のパルスを変化させることにより、各画素またはサブ画素の輝度を増加または減少させることができる。例えば、赤、緑、および青の何百もの異なる組合せが、色スペクトル全体にわたる異なる色を生成することができる。同様に、白黒モノクロームＰＤＰにおいて画素の輝度を変化させることにより、黒と白の間の様々なグレースケールを生成することができる。
【０００６】
ＬＣＯＳデバイスは、ＬＣＤ技術に基づいている。しかし、分極されたガラス板の間に結晶および電極が挟まれている従来のＬＣＤと対照的に、ＬＣＯＳデバイスは、シリコンチップの表面上に塗布された結晶を有する。画像の形成を駆動する電子回路は、チップ内にエッチされ、チップには、反射（例えばアルミ化）面がコートされる。偏光子は、光路上に、光がチップに反射する前と後の両方に配置される。数百万の画素を１つのチップにエッチすることができるので、ＬＣＯＳデバイスは高い解像度を有する。ＬＣＯＳデバイスは、投射型ＴＶや投射型モニタ向けに作られる一方で、装着可能コンピュータまたはヘッドアップディスプレイのような、近視的な適用に用いられるマイクロディスプレイ用に使用することもできる。
【０００７】
ＬＣＯＳプロジェクターでは、次のステップが行われる。ａ）デジタル信号が、チップ上の電圧を、所定の構成に配置させることで、画像を形成させ、ｂ）ランプからの光（赤、緑、青）が、偏光子を通過し、ｃ）光が、ＬＣＯＳチップの表面で反射され、ｄ）反射された光が、第２の偏光子を通過し、ｅ）レンズが、第２の偏光子を通過した光を集め、ｆ）レンズが、画像をスクリーン上に拡大および集束させる。ＬＣＯＳを用いる場合、いくつかの可能な構成が存在する。プロジェクターでは、３つの異なる光源（例えば赤、緑および青）を、異なるＬＣＯＳチップ上で光らせる。他の構成では、ＬＣＯＳデバイスは、１つのチップと、フィルタホイールを有する１つのソースとを含む。他の構成では、色プリズムが用いられ、白色光をカラーバーに分割する。他の構成では、ＬＣＯＳデバイスは、これらの選択肢のいくつかの組合せを利用する。
【０００８】
ＤＭＤは、アレイの大きさに応じて、約８００から百万以上の小さなミラーを有するチップである。ＤＭＤ上の各１６μｍ２ミラー（μｍ＝１００万分の１メートル）は、３つの物理層と、２つの“エアギャップ”層により構成される。エアギャップ層は、３つの物理層を分離し、ミラーの＋１０または−１０度の傾斜を許容する。電圧が、アドレス電極のいずれかに印加されると、ミラーは＋１０度または−１０度傾斜することができ、デジタル信号における“オン”または“オフ”を表わす。
【０００９】
プロジェクターにおいて、光は、ＤＭＤ上で光る。“オン”ミラーに当たる光は、投射レンズからスクリーンへと反射する。“オフ”ミラーに当たる光は、光吸収器へと反射される。各ミラーは、個別に制御され、他のミラーから独立している。動画の各フレームは、赤、青、および緑のコンポーネントに分割され、各色のサブ画像コンポーネントを表わす、例えば１，３１０，０００のサンプルにデジタイズされる。システム内の各ミラーは、これらのサンプルのうち１つにより制御される。光とＤＭＤの間に、色フィルタホイールを用いること、および各個別ＤＭＤミラー画素がオンである時間の長さを変化させることにより、フルカラーのデジタル画像が、スクリーンに投射される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
これらの様々な種類のディスプレイおよびその他において、画像データをディスプレイ向けに処理するための普遍的コンポーネントを持つことは、有利となることが明白である。
【課題を解決するための手段】
【００１１】
本発明の一実施形態において、画像データをディスプレイ向けに再配列するための装置が提供される。装置は、ａ）画像データを受け取り、この画像データに第１置換プロセスを実行して、部分的に再配列された画像データを作成するための手段と、ｂ）部分的に再配列された画像データを記憶するための手段と、ｃ）部分的に再配列された画像データを読み込み、この部分的に再配列された画像データに第２置換プロセスを実行して、完全に再配列された画像データを作成するための手段（２２，１２２）と、を含む。
【００１２】
一態様において、装置は、画像データを、２種類以上のディスプレイ向けに再配列し得るように適合可能である。他の態様において、装置は、第１置換プロセッサと、記憶モジュールと、第２置換プロセッサと、を含む。
【００１３】
本発明の１つの利点は、装置が、様々な種類のディスプレイ（例えばＰＤＰ、ＤＭＤ、ＬＣＯＳデバイス、および置換走査ＣＲＴ）に適合し、よって、包括的または普遍的なことである。
【００１４】
他の利点は、画像データをディスプレイ向けに再配列または置換する装置のための固有の設計を、減らすことができることである。
【００１５】
他の利点は、画像データをＰＤＰおよびＤＭＤ向けのサブフィールドデータに変換する効率の向上であり、特に、関連するメモリアクセスの効率の向上である。
【００１６】
さらなる利点は、画像処理システムの開発努力の低減である。
【００１７】
その他の利点は、以下の詳細な説明を読み、理解することにより、当業者に明確となるであろう。
【発明を実施するための最良の形態】
【００１８】
図１を参照すると、表示処理システム１０は、前処理モジュール１２と、再配列装置１４と、後処理モジュール１６と、を含む。前処理モジュール１２は、画像データを受け取り、特定の一般的な画像処理ステップを実行する。前処理は、例えば、画像強化（例えば色補正、ガンマ補正、および／または均一性補正）、動き描写強化、および／またはスケーリング、を含んでもよい。再配列装置１２は、前処理済み画像データを、前処理モジュールから受け取り、特定のステップを実行して、前処理済み画像データの再配列または置換を行う。置換は、例えば、水平走査画像データストリームを、垂直走査画像データストリームに変換すること、複合ＲＧＢ画像データを、これを構成する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）色分離に分離し、下方に垂直スクロールするＲ、Ｇ、およびＢ水平カラーバーの画像データストリームを構築すること、および／または１つまたは複数の色を、時間ベースのサブフィールドに分割し、表示装置の画素輝度を個別に制御すること、を含んでもよい。置換は、また、インターレース画像データを、画像データのプログレッシブフレームに再配列すること、またはその逆、を含んでもよい。後処理モジュール１６は、置換された画像データを受け取り、特定の後処理ステップを実行し、選択された表示装置を駆動する。
【００１９】
通常、表示処理システム１０は、１つまたは複数のプリント回路カードアセンブリにおいて実施される。再配列装置１４は、通常、１つまたは複数の集積回路（ＩＣ）デバイスにおいて実施される。好適な実施形態において、再配列装置１４は、プログラマブルである。他の実施形態において、再配列装置１４は、１つまたは複数の特定用途向けＩＣ（ＡＳＩＣ）である。表示処理システム１０および再配列装置１４の追加的な実施形態も、可能である。
【００２０】
図２を参照すると、再配列装置１４は、第１置換プロセッサ１８と、記憶モジュールまたはメモリ２０と、第２置換プロセッサ２２と、を含んでいる。第１置換プロセッサ１８は、前処理済み画像データを受け取り、事前プログラムされたステップを実行して画像データを部分的に置換し、部分的に置換された画像データを記憶モジュール２０に書き込む。記憶モジュール２０は、部分的に置換された画像データを、フレームバッファとも呼ばれる１つまたは複数のメモリブロックに記憶する。第２置換プロセッサ２２は、部分的に置換された画像データを、記憶モジュール２０から読み込み、特定のステップを実行し、画像データの再配列または置換を完了し、置換された画像データを、後処理モジュール１６に伝達する。
【００２１】
好適な実施形態において、第１置換プロセッサ１８、記憶モジュール２０、および第２置換プロセッサ２２は、共通基板Ｓ上に製造され、単体のプログラマブルＩＣを規定する。ＩＣは、画像入力端子Ｔｖｉと、再配列された画像出力端子Ｔｖｏと、端子Ｔｐとを含み、内部プログラマブルコンポーネントまたはデバイス（すなわち、柔軟なハードウェアブロック）のプログラミングまたは“焼き込み（burning）”を行う。他の実施形態においては、第１置換プロセッサ１８および第２置換プロセッサ２２は、プログラマブルＩＣに組み込まれ、記憶モジュール２０は、１つまたは複数の接続可能なビデオＲＡＭのＩＣを含む。さらに他の実施形態において、第１置換プロセッサ２２は、第１プログラマブルＩＣを含み、記憶モジュール２０は、１つまたは複数の追加的なＩＣを含み、第２置換プロセッサ２２は、第２プログラマブルＩＣを含む。さらに他の実施形態においては、第１置換プロセッサ１８、記憶モジュール２０、および第２置換プロセッサ２２は、ＡＳＩＣに組み込まれる。さらに他の実施形態においては、第１および第２置換プロセッサ１８，２２は、１つまたは複数のＡＳＩＣに配置してもよく、記憶モジュール２０は、１つまたは複数の追加的なＩＣを含んでもよい。再配列装置１４の追加的な実施形態も、考えられる。
【００２２】
図３を参照すると、再配列装置１４の他の実施形態は、第１および第２置換プロセッサ１８，２２を有する記憶モジュール１２０を含む。記憶モジュール１２０は、第１記憶ブロック２４と第２記憶ブロック２６とに分割可能なメモリをさらに含む。第１および第２記憶ブロック２４，２６は、第１および第２置換プロセッサ１８，２２によって、ピンポンのように使用される。すなわち、第１置換プロセッサ１８が、部分的に置換された画像データを、第１記憶ブロック２４内の１つまたは複数のフレームバッファに書き込んでいる間、第２置換プロセッサ２２は、部分的に置換された画像データを、第２記憶ブロック２６の１つまたは複数のフレームバッファから読み込む。これらの読み込みおよび書き込み動作が、ひとたび完了すると、第１および第２置換プロセッサ１８，２２は、代わりの記憶ブロック（すなわち、２６，２４）に対する読み込みおよび書き込み動作の実行に切り替わる。これらの交代サイクルは、画像データが処理されているかぎり、ピンポンのように継続する。
【００２３】
図４を参照すると、第１置換プロセッサ１８の好適な実施形態は、入力通信プロセス２８と、書き込みプロセス３０と、記憶モジュールアドレス指定プロセス３１と、ＲＧＢ分離プロセス３２と、サブフィールド生成プロセス３４と、サブフィールドルックアップテーブル３６と、構成識別プロセス３８と、を含む。第１置換プロセッサ１８の他の実施形態を、これらのプロセスを様々に組み合わせて作製してもよい。これらの様々な実施形態およびその他のいずれかにおいて、第１置換プロセッサ１８は、画像データの部分的再配列または置換に関連する追加的なプロセスを含んでもよい。例えば、色スペース変換プロセス、特殊効果プロセス等を、（それが前処理の一部として行われないならば）含んでもよい。
【００２４】
説明された実施形態において、入力通信プロセス２８は、前処理モジュールから前処理済み画像データを受け取り、前処理済み画像データを１つまたは複数の他のプロセスに供給する。示されるように、入力通信プロセス２８は、書き込みプロセス３０、ＲＧＢ分離プロセス３２、およびサブフィールド生成プロセス３４と通信する。通常、前処理済み画像データは、ＲＧＢ画像データのストリームである。しかしながら、他の画像データの形態（例えばモノクロームまたはＹＵＶ画像データ）も可能である。
【００２５】
ＲＧＢ分離プロセス３２は、ＲＧＢ画像データを、個別のＲ、Ｇ、およびＢ画像データストリームに分離する。示されるように、個別のＲ、Ｇ、およびＢ画像データストリームは、書き込みプロセス３０およびサブフィールド生成プロセス３４に伝達される。
【００２６】
サブフィールド生成プロセス３４は、画像データストリームを受け取り、画像データストリームの各画素を、サブフィールドルックアップテーブル３６を用いて、Ｎ個のサブフィールド（すなわちサブフィールド０〜サブフィールドＮ−１）のデータビットに変換する。サブフィールドルックアップテーブル３６は、モノクロームおよびＲＧＢ色コンポーネント用の画素データ値と対応するＮ個のサブフィールドビット値のセットとの間の、事前に定義された相互参照を格納している。通常、サブフィールドルックアップテーブル３６は、埋め込みメモリである。あるいは、サブフィールドルックアップテーブル３６は、外部メモリとすることもできる。サブフィールドルックアップテーブル３６は、記憶モジュール２０，１２０を構成する１つまたは複数のコンポーネントに関連するメモリのブロックとしてもよい。示されるように、サブフィールドデータストリームは、書き込みプロセス３０およびＲＧＢ分離プロセス３２に伝達される。
【００２７】
ＲＧＢ分離プロセス３２は、ＲＧＢ画像データを個別のＲ、Ｇ、およびＢ画像データストリームに分離し、ＲＧＢサブフィールドデータを、Ｒ、Ｇ、およびＢサブフィールドデータストリームに分離する。示されるように、個別のＲ、Ｇ、およびＢ画像ならびにサブフィールドデータストリームが、書き込みプロセス３０に伝達される。
【００２８】
第１の好適な動作において、第１置換プロセッサ１８は、ＲＧＢ画像データの前処理済みストリームを、入力通信プロセス２８において受け取り、前処理済み画像データを、書き込みプロセス３０に供給する。記憶モジュールアドレス指定プロセス３１は、１つまたは複数のアドレスポインタと、アドレスポインタを増加させるプロセスと、フレーム反復サイクルの間に書き込まれるべき画素および／または走査線の合計数が、いつ書き込まれたかを測定するプロセスと、反復サイクルが完了した際に、アドレスポインタをリセットするプロセスと、を含む。画像データアドレスプロセス３１は、アドレス情報を、書き込みプロセス３０に供給する。書き込みプロセス３０は、ＲＧＢ画像データの前処理済みストリームを、アドレス情報に従ってＲＧＢ画像データの記憶に割り当てられた記憶モジュール２０，１２０内のフレームバッファに書き込む。第１置換プロセスは、水平走査線の、画像データのフレームへの再配列に関連する、多重分離動作として見ることができる。
【００２９】
ＲＧＢ画像データが非インターレースである場合、水平走査線は、記憶モジュールアドレス指定プロセス３１によって、順次連続してフレームバッファに転送される。しかしながら、非インターレースＲＧＢ画像データが、インターレースＲＧＢ画像データに変換される場合、記憶モジュールアドレス指定プロセス３１は、奇数の水平走査線を、奇数のフレームバッファに、偶数の水平走査線を、偶数のフレームバッファに向けることができる。ＲＧＢ画像データがインターレースである場合、記憶モジュールアドレス指定プロセス３１は、水平走査線のフレームバッファへの転送を、間隔を空けて制御して、フレームバッファ内の奇数および偶数の水平走査線を、効果的にインターレースすることができる。あるいは、インターレースＲＧＢ画像データ向けに、水平走査線を、順次連続して奇数および偶数フレームバッファに転送してもよい。
【００３０】
第２の好適な動作において、入力通信プロセス２８は、前処理済みの画像データを、ＲＧＢ分離プロセス３２に供給する。ＲＧＢ分離プロセスは、個別のＲ、Ｇ、およびＢ画像データストリームを生成し、これらを書き込みプロセス３０に供給する。書き込みプロセス３０は、Ｒ、Ｇ、およびＢ画像データの個別ストリームを、画像データアドレスプロセス３１によって供給されたアドレス情報に従って、Ｒ分離、Ｇ分離、およびＢ分離画像データの記憶に割り当てられた記憶モジュール２０、１２０内の個別のフレームバッファに書き込む。
【００３１】
第３の好適な動作においては、入力通信プロセス２８は、前処理済みＲＧＢ画像データを、サブフィールド生成プロセス３４に供給する。サブフィールド生成プロセス３４は、サブフィールドルックアップテーブル３６と連動して、ＮセットのＲＧＢサブフィールド画像データを生成し、これらを書き込みプロセス３０に供給する。書き込みプロセス３０は、ＲＧＢサブフィールド画像データのストリームを、画像データアドレスプロセス３１によって供給されたアドレス情報に従って、ＲＧＢサブフィールド画像データの記憶に割り当てられた記憶モジュール２０，１２０のフレームバッファに書き込む。
【００３２】
第４の好適な動作においては、入力通信プロセス２８は、前処理済み画像データを、サブフィールド生成プロセス３４に供給する。サブフィールド生成プロセス３４は、サブフィールドルックアップテーブル３６と連動して、ＮセットのサブフィールドＲＧＢ画像データを生成し、これらをＲＧＢ分離プロセス３２に供給する。ＲＧＢ分離プロセス３２は、各色分離に対する個別のＲ、Ｇ、およびＢサブフィールド画像データを作成する。これは、ＮセットのＲ分離サブフィールド画像データ、ＮセットのＧ分離サブフィールド画像データ、およびＮセットのＢ分離サブフィールド画像データをもたらす。ＲＧＢ分離プロセスは、Ｒ、Ｇ、およびＢサブフィールド画像データを、書き込みプロセス３０に供給する。書き込みプロセス３０は、サブフィールド画像データの個別ストリームを、画像データアドレスプロセス３１によって供給されたアドレス情報に従って、Ｒ分離サブフィールド、Ｇ分離サブフィールド、およびＢ分離サブフィールド画像データの記憶に割り当てられた記憶モジュール２０，１２０の個別フレームバッファに書き込む。
【００３３】
第５の好適な動作においては、入力通信プロセス２８は、前処理済み画像データを、サブフィールド生成プロセス３４に供給する。サブフィールド生成プロセス３４は、サブフィールドルックアップテーブル３６と連動して、Ｎセットのモノクロームサブフィールド画像データを生成し、これらを書き込みプロセス３０に供給する。書き込みプロセス３０は、モノクロームサブフィールド画像データのストリームを、画像データアドレスプロセス３１によって供給されたアドレス情報に従って、モノクロームサブフィールド画像データの記憶に割り当てられた記憶モジュール２０，１２０の個別フレームバッファに書き込む。
【００３４】
図５Ａは、画素データを、必要に応じてモノクロームサブフィールドデータに変換して、例えば、画像データを、モノクロームデジタルマイクロミラーデバイス（ＤＭＤ）向けに置換する図解例を示している。示されるように、画素（ｘ，ｙ）の画素データ１０１は、８ビットワード１０１（すなわちｄ０−ｄ７ビット）で表現される。サブフィールドルックアップテーブル３６は、８ビットワード１０１を、画素（ｘ，ｙ）のサブフィールドデータ１０３と相互参照する。この例では、７つのサブフィールド（すなわち、サブフィールドＳＦ０〜サブフィールドＳＦ６）がある。画素（ｘ，ｙ）は、各サブフィールド内の１ビットで表現される。したがって、画素（ｘ，ｙ）のモノクロームサブフィールドデータは、バイナリである。
【００３５】
図５Ａに示される変換は、画像データのフレームの各画素に対して行われる。通常、サブフィールドデータの一時記憶が実施され、これにより、個別のビット転送の代わりに、データバスを介した並列転送を行うことができる。例えば、システムが３２ビットデータバスで動作する場合、３２ビットのサブフィールドデータを並列に転送すると、最も効率が高い。図５Ｃは、サブフィールド生成プロセス３４内で、好適なサブフィールド（ｉ）のサブフィールドデータを一時記憶する図解例を示している。この例では、サブフィールド生成プロセス３４は、一時記憶用の複数のシフトレジスタを含む。図５Ａに示すように、サブフィールド生成プロセスは、フレームの各画素の各サブフィールドに、１ビットバイナリデータを供給する。例えば、ＳＦ  ｉ，ｄｉ（アイテム１２７）は、所定の画素のサブフィールド（ｉ）のための１ビットバイナリデータ出力を表わす。このサブフィールドデータは、一連のシフトレジスタ（１２９，１３１，１３３，１３５）を介して転送することにより、一時記憶される。例えば、３２ビットデータバスを用いたこの例では、３２のシフトレジスタが存在する。第１画素のサブフィールドデータ（すなわち、ｄｉ０，０）は、最初に第１シフトレジスタ１２９に転送される。第２画素のサブフィールドデータ（すなわち、ｄｉ０，１）が、転送可能である場合、サブフィールドデータｄｉ０，０が次のシフトレジスタ１３１にシフトされ、サブフィールドデータｄｉ０，１が、第１シフトレジスタ１２９に転送される。このプロセスは、図５Ｃに示される状態である、ブロック内の最後の画素のサブフィールドデータ（すなわち、ｄｉｘ，ｙ）が、第１シフトレジスタ１２９に転送されるまで継続される。第１画素のサブフィールドデータｄｉ０，０が、最後のシフトレジスタ１３５にシフトされ、第２画素のサブフィールドデータｄｉ０，１が、最後より１つ前のシフトレジスタ１３３にシフトされていることに留意されたい。この点で、書き込みプロセス３０は、サブフィールド（ｉ）のサブフィールドデータの第１ワードを、一時シフトレジスタから並列に、サブフィールド（ｉ）の記憶に割り当てられた記憶モジュール２０，１２０内のフレームバッファ１３７に転送する。
【００３６】
当然ながら、図５Ｃに示されるプロセス全体が、各サブフィールド（例えばＳＦ０〜ＳＦ６）に対して並列に行われる。加えて、シフトレジスタの全構造も、２度実施され、ピンポンのように動作される。すなわち、シフトレジスタの１セットが、上述の直列転送を行っている間、他のセットは、並列転送を行い、またはその逆となる。ピンポン動作は、フレーム全体のＲＧＢサブフィールドデータが生成され、記憶されるまで、続けられる。このプロセス全体が、各フレームに対して反復される。
【００３７】
図５Ｂは、画素データを、必要に応じてＲＧＢサブフィールドデータに変換して、例えば、画像データを、プラズマディスプレイパネル（ＰＤＰ）およびカラーＤＭＤ向けに置換する図解例を示している。示されるように、画素（ｘ，ｙ）の画素データ１０１は、２４ビットワード１０１（すなわちビットｄ０−ｄ２３）により表現される。Ｒサブフィールドルックアップテーブル３６ｒは、２４ビットワード１０１のうち、赤色コンポーネントを指定する８ビットを、画素（ｘ，ｙ）のサブフィールドデータ１０３の第１コンポーネントとして、Ｒサブ画素データ１０３ｒと相互参照する。同様に、Ｇサブフィールドルックアップテーブル３６ｇは、２４ビットワード１０１のうち、緑色コンポーネントを指定する８ビットを、画素（ｘ，ｙ）のサブフィールドデータ１０３の１コンポーネントとして、Ｇサブ画素データ１０３ｇと相互参照する。さらに、Ｂサブフィールドルックアップテーブル３６ｂは、２４ビットワード１０１のうち、青色コンポーネントを指定する８ビットを、画素（ｘ，ｙ）のサブフィールドデータ１０３の１コンポーネントとして、Ｂサブ画素データ１０３ｂと相互参照する。この例では、７つのＲＧＢサブフィールド（すなわちサブフィールドＳＦ０〜サブフィールドＳＦ６）がある。画素（ｘ，ｙ）は、各サブフィールドの３つのビット、つまり、サブフィールド１０３のＲサブ画素データを表わす第１ビット（すなわちｄ０−ｒ〜ｄ６−ｒ）、Ｇサブ画素データを表わす第２ビット（すなわちｄ０−ｇ〜ｄ６−ｇ）、およびＢサブ画素データを表わす第３ビット（すなわちｄ０−ｂ〜ｄ６−ｂ）で表現される。したがって、画素（ｘ，ｙ）のＲＧＢサブフィールドデータは、３ビットバイナリである。
【００３８】
図５Ｄは、サブフィールド生成プロセス３４内で、好適なＲＧＢサブフィールド（ｉ）のＲＧＢサブフィールドデータを一時記憶する図解例を示している。この例では、図５Ｃと同様に、サブフィールド生成プロセス３４は、一時記憶用の複数のシフトレジスタを含む。しかしながら、図５Ｂに示すように、ＲＧＢサブフィールド生成プロセスは、フレームの各画素の各ＲＧＢサブフィールドにおいて、３ビットバイナリデータを供給する。例えば、ｄｉ−ｒ、ｄｉ−ｇ、およびｄｉ−ｂ（アイテム１３９）は、所定の画素のＲＧＢサブフィールド（ｉ）向けの３ビットバイナリデータ出力を表わす。このＲＧＢサブフィールドデータは、一連の３ビットシフトレジスタ（１４１，１４３，１４５）を介して転送することにより、一時記憶される。再び、３２ビットデータバスを用いたこの例では、３２のシフトレジスタが存在する。第１画素のＲＧＢサブフィールドデータ（すなわちｄｉ−ｒ０，０，ｄｉ−ｇ０，０，ｄｉ−ｂ０，０）は、最初に第１シフトレジスタ１４１に転送される。第２画素のＲＧＢサブフィールドデータ（すなわち、ｄｉ−ｒ０，１，ｄｉ−ｇ０，１，ｄｉ−ｂ０，１）が、転送可能である場合、ＲＧＢサブフィールドデータｄｉ−ｒ０，０，ｄｉ−ｇ０，０，ｄｉ−ｂ０，０が次のシフトレジスタ１４３にシフトされ、ＲＧＢサブフィールドデータｄｉ−ｒ０，１，ｄｉ−ｇ０，１，ｄｉ−ｂ０，１が、第１シフトレジスタ１４１に転送される。このプロセスは、図５Ｄに示す状態である、ブロック内の最後の画素のＲＧＢサブフィールドデータ（すなわち、ｄｉ−ｒｘ，ｙ，ｄｉ−ｇｘ，ｙ，ｄｉ−ｂｘ，ｙ）が、第１シフトレジスタ１４１に転送されるまで継続される。第１画素のＲＧＢサブフィールドデータｄｉ−ｒ０，０，ｄｉ−ｇ０，０，ｄｉ−ｂ０，０が、最後のシフトレジスタ１４７にシフトされ、第２画素のＲＧＢサブフィールドデータｄｉ−ｒ０，１，ｄｉ−ｇ０，１，ｄｉ−ｂ０，１が、最後より１つ前のシフトレジスタ１４５にシフトされていることに留意されたい。この点で、書き込みプロセス３０は、ＲＧＢサブフィールド（ｉ）のＲＧＢサブフィールドデータの第１ワードを、一時シフトレジスタから並列に、ＲＧＢサブフィールド（ｉ）の記憶に割り当てられた記憶モジュール２０，１２０内のＲＧＢフレームバッファ１４９に転送する。
【００３９】
当然ながら、図５Ｃのプロセスのように、図５Ｄに示されるプロセス全体が、各ＲＧＢサブフィールド（例えばＳＦ０〜ＳＦ６）に対して並列に行われる。加えて、シフトレジスタの全構造も、２度実施され、フレーム全体のＲＧＢサブフィールドデータが生成され、記憶されるまで、ピンポンのように動作される。このプロセス全体が、各フレームに対して行われる。
【００４０】
サブフィールド生成プロセス３４（図４）をより概略的に参照すると、Ｎ個のサブフィールドの各サブフィールドは、事前に定義された時間の単位に対応する。通常、サブフィールド０は時間の基本単位（ｔ０）により定義され、サブフィールド１はｔ１により定義され、以下同様に続き、サブフィールドＮ−１はｔＮ−１により定義される。しかしながら、代わりの時間単位およびスケーリングの方式も、可能である。時間単位値および／またはスケーリングの選択は、異なる時間単位および／または異なるスケーリング方式を実施する複数の種類の表示装置との適合性に対して、変更可能とすることができる。
【００４１】
図６は、画像データ１０７の複合フレームの表示に関する、８つのサブフィールド１０５の表示の経時的な図解例を示す。表示されるサブフィールドのシーケンスは、画像データの複合フレームとほぼ等価の画像を生成することが理解される。したがって、すべてのサブフィールドのシーケンスは、従来のフレーム反復速度（例えば３０Ｈｚ、６０Ｈｚなど）に関係する。この例では、基本時間単位はｔであり、各サブフィールドは、時間ｔにわたって表示される。したがって、サブフィールドＳＦ０は、０とｔの間で表示され、サブフィールドＳＦ１は、ｔと２ｔの間で表示され、以下同様に続き、サブフィールドＳＦ７は、７ｔと８ｔの間で表示される。８つのサブフィールド（すなわちＳＦ０〜ＳＦ７）を表示する合計時間（８ｔ）は、従来のフレーム速度に一致する。例えば、従来のフレーム反復速度が、５０Ｈｚである場合、この例のサブフィールド表示速度は、約４００Ｈｚである。
【００４２】
各サブフィールドは、時間の１単位に一致するので、サブフィールドデータビットにおける１と０の組合せは、画像データの各複合フレームの間に対応する画素を発光させる時間の比率を決定する。画像データをサブフィールドビットのセットに変換することは、個別制御されるコンポーネントのマトリックスで構成される表示装置（例えばＰＤＰ、ＤＭＤ等）の駆動に、有用である。通常、これらの個別制御されるコンポーネントのそれぞれは、表示される画像の画素またはサブ画素に関係している。コンポーネントがオン／オフである時間の長さを変化させることで、各個別制御されるコンポーネントの輝度が制御される。輝度の違いは、表示画像の個別画素に、異なる色の陰影をもたらす。
【００４３】
図４を引続き参照すると、入力通信プロセス２８と、書き込みプロセス３０と、記憶モジュールアドレス指定プロセス３１とを含む第１置換プロセッサ１８の実施形態は、置換走査ＣＲＴ（Cathode Ray Tube）、インターレース画像データから非インターレース画像データへの再配列およびその逆、に適合する。入力通信プロセス２８と、ＲＧＢ分離プロセス３２と、書き込みプロセス３０と、記憶モジュールアドレス指定プロセス３１とを含む第１置換プロセッサ１８の実施形態は、ＬＣＯＳ（Liquid Crystal On Silicon）デバイスに適合する。入力通信プロセス２８と、サブフィールド生成プロセス３４と、サブフィールドルックアップテーブル３６と、書き込みプロセス３０と、記憶モジュールアドレス指定プロセス３１とを含む第１置換プロセッサ１８の実施形態は、ＰＤＰおよびモノクロームＤＭＤに適合する。入力通信プロセス２８と、ＲＧＢ分離プロセス３２と、サブフィールド生成プロセス３４と、サブフィールドルックアップテーブル３６と、書き込みプロセス３０と、記憶モジュールアドレス指定プロセス３１とを含む第１置換プロセッサ１８の実施形態は、カラーＤＭＤに適合する。
【００４４】
第１置換プロセッサ１８内の構成識別プロセス３８は、様々な専用の表示処理システム１０における再配列装置１４の使用を促進する。例えば、表示処理システム１０が、専用の表示装置用に製造される場合、構成識別プロセス３８を用いて、第１置換プロセッサ１８内のアクティブなプロセスを、専用の表示装置に関連するプロセスに適応させることができる。したがって、第１置換プロセッサ１８に関連する一般的なプロセスを、アクティブ化または非アクティブ化して、処理効率を上げることができる。
【００４５】
図７を参照すると、記憶モジュール２０の好適な実施形態は、１つまたは複数のメモリブロックを含む。各メモリブロックは、第１置換プロセッサ１８からの部分的に置換された画像データを、１つまたは複数のフレームバッファに記憶する。第１メモリブロック４０は、ＲＧＢフレームバッファ内の複合ＲＧＢフレームに関連付けられた部分的に置換された画像データの記憶に割り当てられている。第１メモリブロック４０は、置換走査ＣＲＴに適合する。第１メモリブロック４０は、第１置換プロセッサが、奇数と偶数の水平走査線を合成する場合、インターレース画像データから非インターレース画像データへの再配列にも適合する。第２置換プロセッサが、奇数と偶数の水平走査線を合成する場合、第１メモリブロック４０は、奇数の水平走査線を記憶する奇数サブブロックと、偶数の水平走査線を記憶する偶数サブブロックとを含む。さらに、第１メモリブロック４０は、第２置換プロセッサが、奇数と偶数の水平走査線を分離する場合、非インターレース画像データからインターレース画像データへの再配列に適合する。第１置換プロセッサが、奇数と偶数の走査線を分離する場合、第１メモリブロック４０は、奇数の水平走査線を記憶する奇数のサブブロックと、偶数の水平走査線を記憶する偶数のサブブロックとを含む。
【００４６】
第２メモリブロック４２は、個別のＲ、Ｇ、およびＢフレームに関連付けられた、部分的に置換された画像データの記憶に割り当てられている。３つのメモリサブブロック４４，４６，４８は、第２メモリブロック４２内で、Ｒ分離、Ｇ分離、およびＢ分離フレームバッファとして、分離されたＲ、Ｇ、およびＢ画像データの記憶に割り当てられている。第２メモリブロック４２は、ＬＣＯＳデバイスと適合する。
【００４７】
第３メモリブロック５０は、Ｎ個のサブフィールドに関連する部分的に置換された画像データの記憶に割り当てられている。Ｎ個のサブブロック（例えば５２，５４）は、第３メモリブロック５０内で、サブフィールド０〜Ｎ−１フレームバッファとして、サブフィールド画像データの記憶に割り当てられている。第３メモリブロック５０は、モノクロームＤＭＤに適合する。
【００４８】
第４メモリブロック５１は、Ｎ個のＲＧＢサブフィールドに関連する部分的に置換された画像データの記憶に割り当てられている。Ｎ個のサブブロック（例えば５３，５５）は、第４メモリブロック５１内で、ＲＧＢサブフィールド０〜Ｎ−１フレームバッファとして、ＲＧＢサブフィールド画像データの記憶に割り当てられている。第４メモリブロック５１は、ＰＤＰに適合する。
【００４９】
第５メモリブロック５６は、Ｒ、Ｇ、およびＢの色分離のそれぞれ向けの、Ｎ個のサブフィールドに関連する部分的に置換された画像データの記憶に割り当てられている。Ｎ個のサブブロック（例えば５８，６０）が、Ｒ分離サブフィールド０〜Ｎ−１として、Ｒ色分離と関連するサブフィールド画像データの記憶に割り当てられている。同様に、Ｎ個のサブブロック（例えば６２，６４）が、Ｇ分離サブフィールド０〜Ｎ−１として、Ｇ色分離に関連するサブフィールドデータの記憶に割り当てられ、Ｎ個のサブブロック（例えば６６，６８）が、Ｇ色分離に関連する、同様のサブフィールドの記憶に割り当てられている。したがって、各色分離のためにＮ個のサブフィールドが与えられ、第５メモリブロック５６は、３Ｎ個のサブブロックを含む。第５メモリブロック５６は、カラーＤＭＤに適合する。
【００５０】
様々な他の実施形態において、記憶モジュール２０は、第１、第２、第３、第４、および第５メモリブロックの任意の組合せを含んでもよい。他の種類の部分的に置換された画像データフレームを記憶するための追加的なメモリブロックも可能である。さらに、図７に示されたメモリブロックの構成、および他の任意の構成は、図３を参照して上述したように、書き込みおよび読み込み動作の間で交互にピンポンのように動作する、重複メモリブロックを持つことができる。
【００５１】
当然ながら、再配列装置が、各種類の再配列を同時にサポートする必要がない実施形態においては、特定のメモリブロックによって、物理メモリを共有させることができる。例えば、置換走査ＣＲＴ再配列が、特定の時刻に必要である場合、第１メモリブロックは、第２、第３、第４、および第５メモリブロックをオーバーレイすることができる。同様に、カラーＤＭＤ再配列のみを、特定の時刻に必要とする場合、第５メモリブロックは、第１、第２、第３、および第４メモリブロックをオーバーレイすることができる。通常は、一般的な再配列装置を、完全に１つの種類の再配列の専用にして、物理メモリのサイズを、大部分のメモリを必要とする再配列処理に合わせる。
【００５２】
図８を参照すると、第２置換プロセッサ２２の好適な実施形態は、画像データアドレス指定プロセス７０と、ＲＧＢ読み込みプロセス７２と、出力通信プロセス７４と、カラーバーシーケンシングプロセス７６と、Ｒ分離読み込みプロセス７８と、Ｇ分離読み込みプロセス８０と、Ｂ分離読み込みプロセス８２と、サブフィールドシーケンシングプロセス８８と、サブフィールド読み込みプロセス９０と、ＲＧＢサブフィールド読み込みプロセス９１と、構成識別プロセス９２と、を含む。第２置換プロセッサ２２の他の実施形態を、これらのプロセスの様々な組合せから作製してもよい。これらの様々な実施形態およびその他のいずれにおいても、第２置換プロセッサ２２は、画像データの再配列または置換と関連する追加的なプロセスを含んでもよい。例えば、色分離を合成するプロセス、特殊効果プロセス等を、（それが前処理の一部として行われないならば）含んでもよい。
【００５３】
説明された実施形態において、画像データアドレス指定プロセス７０は、記憶モジュール２０，１２０のフレームバッファ内で画像データの位置を決める１つまたは複数のアドレスポインタと、アドレスポインタを増加させるプロセスと、フレーム反復サイクルの間に読み込まれるべき画素および／または走査線の合計数が、いつ読み込まれたかを測定するプロセスと、反復サイクルが完了した際に、アドレスポインタをリセットするプロセスと、を含む。示されるように、画像データアドレス指定プロセス７０は、ＲＧＢ読み込みプロセス７２、Ｒ分離読み込みプロセス７８、Ｇ分離読み込みプロセス８０、Ｂ分離読み込みプロセス８２、サブフィールド読み込みプロセス９０、およびＲＧＢサブフィールド読み込みプロセス９１、と通信する。フレームバッファ内で画像データをアドレス指定する代わりの方法も、可能である。
【００５４】
ＲＧＢ読み込みプロセス７２は、画像データアドレス指定プロセス７０からアドレス情報を受け取り、ＲＧＢフレームバッファ４０から連続的に画素データを読み込む。通常、画像データアドレスプロセス７０からＲＧＢ読み込みプロセス７２へのアドレス情報は、ＲＧＢフレームバッファから読み込まれた画素データが、フレームを横切って左から右へと移動する下向きの垂直走査線を形成するように、増加される。ＲＧＢ読み込みプロセス７２は、この置換されたＲＧＢ画像データストリームを、出力通信プロセス７４に供給する。出力通信プロセス７４は、置換されたＲＧＢ画像データストリームを、後処理モジュール１６に供給する。上述したように、第２置換プロセッサ２２により供給される、置換されたＲＧＢ画像データストリームは、置換走査ＣＲＴに適合する。
【００５５】
あるいは、画像データアドレスプロセス７０は、ＲＧＢフレームバッファから読み込まれた画素データが、他の適切な向きの走査線を形成するように増加させてもよい。さらに、走査線は、様々なディスプレイに適合するための所望の特性に応じて、右または左、および／または、上または下に進ませてもよい。
【００５６】
ＲＧＢ画像データが、非インターレースである場合、走査線は、画像データアドレス指定プロセス７０の指示通りに、ＲＧＢ読み込みプロセス７２によって、フレームバッファから順次連続して読み込まれる。しかしながら、非インターレースＲＧＢ画像データが、インターレースＲＧＢ画像データに変換される場合、画像データアドレス指定プロセス７０は、ＲＧＢ読み込みプロセス７２に、ＲＧＢフレームバッファ内の画像データの各フレームから、２つのインターレースフレームを構築するよう指示する。第１インターレースフレームにおいて、ＲＧＢ読み込みプロセス７２は、ＲＧＢフレームバッファから奇数走査線を読み込む。次いで、第２インターレースフレームにおいて、ＲＧＢ読み込むプロセス７２は、ＲＧＢフレームバッファから偶数走査線を読み込む。第１置換プロセッサが、すでに奇数および偶数走査線を分離している場合、画像データアドレス指定プロセス７０は、ＲＧＢ読み込みプロセス７２を、奇数フレームバッファに向け、次いで偶数フレームバッファに向ける。もちろん、これらのプロセスのいずれにおいても、このシーケンスは、偶数から奇数へと逆にすることもできる。
【００５７】
ＲＧＢ画像データが、インターレースであり、非インターレースに変換される場合、画像データアドレス指定プロセス７０は、ＲＧＢ読み込みプロセス７２に、奇数フレームバッファからの奇数走査線の読み込みと、偶数フレームバッファからの偶数走査線の読み込みの間で、交互に切り替わるように指示する。第１置換プロセッサが、すでに奇数および偶数走査線を合成している場合、画像データアドレス指定プロセッサ７０は、ＲＧＢ読み込みプロセス７２に、ＲＧＢフレームバッファから走査線を順次連続して読み込むように指示する。
【００５８】
カラーバーシーケンシングプロセス７６は、カラーバーのシーケンスにより発光パターンを表示するディスプレイの種類（例えばＬＣＯＳデバイス）に基づいている（図９、アイテム１０９，１１１，１１３）。通常、シーケンスには３つのカラーバー（アイテム１０９，１１１，１１３）がある。他のシーケンスも可能であるが、通常、シーケンスは、上から下へ赤−緑−青（例えば、アイテム１１５，１１７，１１９）となる。カラーバーシーケンシングプロセス７６は、また、各カラーバーにおける水平走査線の数に関する値を含む。通常、各カラーバーは、同じ数の水平走査線を有する。したがって、各バー内の走査線の数は、通常、Ｒ、Ｇ、およびＢ分離フレームバッファ４４，４６，４８内の水平走査線、および、選択されたディスプレイに描かれるその後のフレームのほぼ３分の１となる。例えば、フレームが６００の水平走査線を含む場合、各カラーバー（アイテム１１５，１１７，１１９）は、ほぼ２００の走査線を含む。発光パターンは、カラーバー（アイテム１１５，１１７，１１９）の間に、水平黒バー（例えば３または４本の走査線）（アイテム１５１，１５３，１５５）も含む。通常、水平黒バーは、表示装置により、いくつかの走査線上にわたって配置されている。
【００５９】
これにより、時刻ｔ１の発光パターンのビューに示されるように、線１〜４が、第１黒バー１５１で占められており、赤色バー１１５は、線５〜２００で発光しており、線２０１〜２０４は、第２黒バー１５３で占められており、緑色バー１１７は、線２０５〜４００で発光しており、線４０１〜４０４は、第３黒バー１５５により占められており、青色バー１１９は、線４０５〜６００で発光している。当然ながら、赤、緑、および青色バーと黒バーを配置する他の方式も、可能である。
【００６０】
図８に示すように、カラーバーシーケンシングプロセス７６は、画像データアドレス指定プロセス７０と通信している。画像データアドレス指定プロセス７０は、シーケンスおよびカラーバーサイズ情報を、カラーバーシーケンシングプロセス７６から受け取り、これに応じて、Ｒ分離、Ｇ分離、およびＢ分離フレームバッファ４４，４６，４８に関連するアドレスポインタを制御する。Ｒ分離読み込みプロセス７８は、画像データアドレス指定プロセス７０からアドレス情報を受け取り、Ｒ分離フレームバッファ４４から、画素データを連続して読み込む。同様に、Ｇ分離読み込みプロセス８０は、画像データアドレス指定プロセス７０からアドレス情報を受け取り、Ｇ分離フレームバッファ４６から画素データを連続して読み込む。Ｂ分離読み込みプロセス８２も、画像データアドレス指定プロセス７０からアドレス情報を受け取り、Ｂ分離フレームバッファ４８から画素データを連続して読み込む。
【００６１】
例えば、図９に示すように、６００の水平走査線と赤−緑−青カラーバーシーケンスを有するフレームでは、初期化において、Ｒ分離フレームバッファの水平走査線＃１、Ｇ分離フレームバッファの水平走査線＃２０１、およびＢ分離フレームバッファの水平走査線＃４０１が、ディスプレイ上で発光されると、発光プロセスが開始する。このＲ，Ｇ，Ｂシーケンスにおいて、各走査線は、３つのカラーバー発光パターンが満たされるまで、ディスプレイ上で増加および発光される。この点は、図９に時刻ｔ１で示され、アイテム１０９として表わされている。
【００６２】
時刻ｔ１において、カラーバーが１度に１走査線、下方にスクロールすると、更新プロセスがスタートする。例えば、時刻ｔ１において、Ｒ分離読み込みプロセス７８は、Ｒ分離フレームバッファ４４の水平走査線＃２０１から画像データを読み込み、これを出力通信プロセス７４に伝達する。Ｇ分離読み込みプロセス８０は、Ｇ分離フレームバッファ４６の水平走査線＃４０１から画像データを読み込み、これを出力通信プロセス７４に伝達する。Ｂ分離読み込みプロセス８２は、Ｂ分離フレームバッファ４８の水平走査線＃１から画像データを読み込み、これを出力通信プロセス７４に伝達する。出力通信プロセス７４は、赤、緑、および青走査線の画像データを、後処理モジュール１６に供給する。時刻ｔ１において、走査線１、２０１、および４０１は、黒バー１５１，１５３，１５５の下にあり、発光パターンにおいて、カラーバーより下の次の走査線であることに留意されたい。
【００６３】
次に、カラーバーシーケンシングプロセス７６は、各走査線を増加させ、プロセスが繰り返される。例えば、Ｒ分離読み込みプロセス７８は、Ｒ分離フレームバッファから走査線＃２０２を読み込み、Ｇ分離読み込みプロセス８０は、Ｇ分離フレームバッファから走査線＃４０２を読み込み、Ｂ分離読み込みプロセス８２は、Ｂ分離フレームバッファから走査線＃２を読み込む。カラーバー更新プロセスは、このようにして継続的に繰り返される。後の２百の走査線として、ｔ２において、Ｒ分離読み込みプロセス７８は、Ｒ分離フレームバッファから走査線＃４０１を読み込み、Ｇ分離読み込みプロセス８０は、Ｇ分離フレームバッファから走査線＃１を読み込み、Ｂ分離読み込みプロセス８２は、Ｂ分離フレームバッファから走査線＃２０１を読み込む。ｔ２における、対応する発光パターン１１１は、青、赤、および緑色バーの上に、黒バーを示す。同様に、後の２百の追加的な走査線として、ｔ３において、Ｒ分離読み込みプロセス７８は、Ｒ分離フレームバッファから走査線＃１を読み込み、Ｇ分離読み込みプロセス８０は、Ｇ分離フレームバッファから走査線＃２０１を読み込み、Ｂ分離読み込みプロセス８２は、Ｂ分離フレームバッファから走査線＃４０１を読み込む。ｔ３における、対応する発光パターン１１３は、緑、青、および赤色バーの上に、黒バーを示す。ｔ３において、各色分離の６００の走査線すべてが、画像データの第１フレームのために供給され、新たなフレーム反復サイクルが開始する。
【００６４】
図８を再度参照すると、通常、画像データアドレスプロセス７０からＲ、Ｇ、およびＢ分離読み込みプロセス７８，８０，８２へのアドレス情報を、フレームバッファから読み込まれる画像データが、フレームを横切って左から右へと水平走査線を形成し、この走査線が、フレームバッファを介して下方へと進むようなやり方で、増加させる。あるいは、画像データアドレスプロセス７０は、Ｒ分離、Ｇ分離、およびＢ分離フレームバッファから読み込まれた画素データが、他の適切な向きの走査線を形成するようなやり方で、増加させてもよい。さらに、走査線は、様々なディスプレイに適合させるための所望の特性に応じて、右または左、および／または、上または下に進ませてもよい。
【００６５】
上述したように、図９は、装置上の発光パターンにおけるＲ、Ｇ、およびＢカラーバーが、経時的に下方にスクロールし、フレームの上部に再出現する様子を示している。ｔ１における発光パターン１０９の第１ビューでは、カラーバーは、上から下へ、赤−緑−青のシーケンスであることを示している。ｔ２における発光パターン１１１の第２ビューでは、カラーバーは２００ライン下方にスクロールしている。同様に、ｔ３における発光パターン１１３の第３ビューにおいては、カラーバーは他の２００ライン下方にスクロールしている。ｔ３において、第２置換プロセッサ２２は、次のフレームに進むことが可能な状態にある。
【００６６】
図９は、また、６００の走査線を有する画像データのフレームに対しては、１フレーム反復サイクルの間に、色分離フレームのそれぞれからの走査線をすべて含ませるために、少なくとも６００シーケンスの赤−緑−青の走査線を、後処理モジュール１６に伝達しなければならないことを示している。この図はまた、赤−緑−青の走査線の各シーケンスが、一定の間隔で伝達されなければならないことも、示している。上述したように、第２置換プロセッサ２２により供給される置換された画像データストリームは、ＬＣＯＳデバイスに適合する。
【００６７】
図８に戻ると、サブフィールドシーケンシングプロセス８８は、生成されたサブフィールドの数に関する値と、サブフィールドを読み取るシーケンスと、各サブフィールドが表示される時間の長さに関する値と、を含んでいる。サブフィールドシーケンシングプロセス８８は、画像データアドレス指定プロセス７０と通信している。画像データアドレス指定プロセス７０は、サブフィールドシーケンシングプロセス８８からサブフィールド情報を受け取り、これに応じて、サブフィールド０〜サブフィールドＮフレームバッファ５２，５３に関係するアドレスポインタを制御する。
【００６８】
サブフィールド読み込みプロセス９０は、画像データアドレス指定プロセス７０から、アドレス情報を受け取り、サブフィールド０フレームバッファ５２から画素データを連続的に読み込む。通常、画像データアドレスプロセス７０からサブフィールド読み込みプロセス９０へのアドレス情報は、フレームバッファから読み込まれる画素データが、左から右へと伸び、フレームの下へと進む水平走査線を形成するようなやり方で、増加される。サブフィールド読み込みプロセス９０は、サブフィールド０画像データを、出力通信プロセス７４に供給する。出力通信プロセス７４は、サブフィールド０画像データを、後処理モジュール１６に供給する。
【００６９】
いったん、サブフィールド読み込みプロセス９０が、サブフィールド０フレームバッファ５２に関係するすべての画像データを、適切な時間間隔（すなわちサブフィールド反復速度）で処理すると、画像データアドレスプロセス７０は、サブフィールド読み込みプロセス９０に指示し、次のサブフィールドフレームバッファ（例えばサブフィールド１フレームバッファ）から画像データを読み込ませる。第２置換プロセッサ２２が、次のサブフィールドフレームバッファからの画像データを、サブフィールド０のために上述したように処理し、各連続サブフィールドの処理を、サブフィールドＮフレームバッファ５４が処理されるまで、同じやり方で続ける。ひとたびサブフィールドＮフレームバッファ５４が処理されると、フレーム反復サイクルが完了し、第２置換プロセッサ２２は、サブフィールド０で開始する次のフレームの処理が可能な状態となる。上述したように、第２置換プロセッサ２２により供給される置換サブフィールド画像データは、モノクロームＤＭＤに適合する。
【００７０】
サブフィールドシーケンシングプロセス８８は、ＲＧＢサブフィールド読み込みプロセスとの関係においても、上述したように動作する。画像データアドレス指定プロセス７０は、ＲＧＢサブフィールド情報を、サブフィールドシーケンシングプロセス８８から受け取り、それに応じて、ＲＧＢサブフィールド０〜ＲＧＢサブフィールドＮフレームバッファ５３，５５に関連するアドレスポインタを制御する。
【００７１】
ＲＧＢサブフィールド読み込みプロセス９１は、画像データアドレス指定プロセス７０からアドレス情報を受け取り、ＲＧＢサブフィールド０フレームバッファ５３から画素データを連続的に読み込む。通常、画像データアドレスプロセス７０からＲＧＢサブフィールド読み込みプロセス９１へのアドレス情報は、フレームバッファから読み込まれる画素データが、左から右に伸び、フレームの下へと進む走査線を形成するようなやり方で、増加される。ＲＧＢサブフィールド読み込みプロセス９１は、ＲＧＢサブフィールド０画像データを、出力通信プロセス７４に供給する。出力通信プロセス７４は、サブフィールド０画像データを、後処理モジュール１６に供給する。
【００７２】
いったん、ＲＧＢサブフィールド読み込みプロセス９１が、ＲＧＢサブフィールド０フレームバッファ５３に関係するすべての画像データを、適切な時間間隔（すなわちサブフィールド反復速度）で処理すると、画像データアドレスプロセス７０は、ＲＧＢサブフィールド読み込みプロセス９１に指示し、次のＲＧＢサブフィールドフレームバッファ（例えばＲＧＢサブフィールド１フレームバッファ）から画像データを読み込ませる。第２置換プロセッサ２２が、次のＲＧＢサブフィールドフレームバッファからの画像データをＲＧＢサブフィールド０のために上述したように処理し、各連続ＲＧＢサブフィールドの処理を、ＲＧＢサブフィールドＮフレームバッファ５５が処理されるまで、同じやり方で続ける。ひとたびＲＧＢサブフィールドＮフレームバッファ５５が処理されると、フレーム反復サイクルが完了し、第２置換プロセッサ２２は、ＲＧＢサブフィールド０で開始する次のフレームの処理が可能な状態となる。上述したように、第２置換プロセッサ２２により供給される置換されたＲＧＢサブフィールド画像データは、ＰＤＰに適合する。
【００７３】
第２置換プロセッサ２２内の構成識別プロセス９２は、様々な専用の表示処理システム１０における再配列装置１４の使用を促進する。例えば、表示処理システム１０が、専用の表示装置用に製造された場合、構成識別プロセス９２を用いて、第２置換プロセッサ２２内のアクティブなプロセスを、専用の表示装置に関連するプロセスに適応させることができる。したがって、第２置換プロセッサ２２に関連する一般的なプロセスを、アクティブ化または非アクティブ化して、処理効率を上げることができる。
【００７４】
図１０を参照すると、第２置換プロセッサ１２２の他の好適な実施形態は、サブフィールドシーケンシングプロセス８８と、画像データアドレス指定プロセス７０と、Ｒ分離サブフィールド読み込みプロセス９４と、Ｇ分離サブフィールド読み込みプロセス９６と、Ｂ分離サブフィールド読み込みプロセス９８と、出力通信プロセス７４と、を含む。第２置換プロセッサの他の実施形態は、図１０のプロセスと、図８の第２置換プロセス２２のプロセスとを含む。
【００７５】
説明された実施形態において、画像データアドレス指定プロセス７０は、図８の第２置換プロセッサ２２のために上述した通りである。サブフィールドシーケンシングプロセス８８は、生成されたＲ、Ｇ、およびＢ分離サブフィールドの数に関する１つまたは複数の値と、Ｒ、Ｇ、およびＢ分離サブフィールドを読み取るシーケンスと、各サブフィールドが表示される時間の長さに関する値と、を含んでいる。サブフィールドシーケンシングプロセス８８は、画像データアドレス指定プロセス７０と通信している。画像データアドレス指定プロセス７０は、サブフィールドシーケンシングプロセス８８からＲ分離サブフィールド情報を受け取り、これに応じて、Ｒ分離サブフィールド０〜サブフィールドＮフレームバッファ５８，６０に関係するアドレスポインタを制御する。同様に、画像データアドレス指定プロセス７０は、Ｇ分離サブフィールド情報を受け取り、Ｇ分離サブフィールド０〜サブフィールドＮフレームバッファ６２，６４に関係するアドレスポインタを制御する。さらに、画像データアドレス指定プロセス７０は、Ｂ分離サブフィールド情報を受け取り、Ｂ分離サブフィールド０〜サブフィールドＮフレームバッファ６６，６８にそれぞれ関係するアドレスポインタを制御する。
【００７６】
Ｒ分離サブフィールド読み込みプロセス９４は、画像データアドレス指定プロセス７０から、アドレス情報を受け取り、Ｒ分離サブフィールド０フレームバッファ５８から画素データを連続的に読み込む。通常、画像データアドレスプロセス７０からＲ分離サブフィールド読み込みプロセス９４へのアドレス情報は、フレームバッファから読み込まれる画素データが、左から右へと伸び、フレームの下へと進む水平走査線を形成するようなやり方で、増加される。Ｒ分離サブフィールド読み込みプロセス９４は、サブフィールド０画像データを、出力通信プロセス７４に供給する。出力通信プロセス７４は、サブフィールド０画像データを、後処理モジュール１６に供給する。
【００７７】
いったん、Ｒ分離サブフィールド読み込みプロセス９４が、Ｒ分離サブフィールド０フレームバッファ５８に関係するすべての画像データを、適切な時間間隔（すなわちサブフィールド反復速度）で処理し終えると、画像データアドレスプロセス７０は、Ｒ分離サブフィールド読み込みプロセス９４に指示し、次のＲ分離サブフィールドフレームバッファ（例えばＲ分離サブフィールド１フレームバッファ）から画像データを読み込ませる。第２置換プロセッサ１２２が、次のＲ分離サブフィールドフレームバッファからの画像データを、Ｒ分離サブフィールド０のために上述したように処理し、各連続Ｒ分離サブフィールドの処理を、Ｒ分離サブフィールドＮフレームバッファ６０が処理されるまで、同じやり方で続ける。
【００７８】
第２置換プロセッサ１２２は、Ｇ分離サブフィールドフレームバッファ６２，６４から、Ｇ分離サブフィールド読み込みプロセス９６を用いて画像データを読み込み、上述したＲ分離サブフィールドと同じやり方でＧ分離サブフィールド画像データを処理する。同様に、第２置換プロセッサ１２２は、Ｂ分離サブフィールドフレームバッファ６６，６８から、Ｂ分離サブフィールド読み込みプロセス９８を用いて画像データを読み込み、同じやり方でＢ分離サブフィールド画像データを処理する。第２置換プロセッサ１２２は、ＧおよびＢ分離サブフィールドデータを、所定のフレームのために、サブフィールドタイミングおよびフレーム反復サイクルに関して、Ｒ分離サブフィールドデータとほぼ並列に処理する。
【００７９】
ひとたびＲ、Ｇ、およびＢ分離サブフィールドＮフレームバッファ６０，６４，６８が処理されると、フレーム反復サイクルが完了し、第２置換プロセッサ１２２は、Ｒ、Ｇ、およびＢ分離サブフィールド０で開始する次のフレームの処理が可能な状態となる。上述したように、第２置換プロセッサ１２２により供給される置換されたＲ、Ｇ、およびＢサブフィールド画像データは、カラーＤＭＤに適合する。
【００８０】
本発明を、好適な実施形態と関連してここに述べたが、多くの代替、修正、および変更が可能であることが、当業者には明白となるであろう。したがって、上の説明における本発明の実施形態は、本発明の要旨および範囲の、限定でなく例示を意図している。より詳細には、本発明は、添付の特許請求の範囲またはその均等物の要旨および範囲に含まれる、ここに述べた好適な実施形態の代替、修正、および変更のすべてを包含することを意図している。
【図面の簡単な説明】
【００８１】
図面は、本発明の好適な実施形態の例示を目的としており、本発明をこのような実施形態に限定することを意図するものと理解されるべきではない。本発明は、図面および関連する記述において提供されるもの以外に、様々な構成要素および構成要素の配置、ならびに様々なステップおよびステップの配置の形態をとり得る。図面において、類似する参照番号は類似する要素を示し、同様の参照番号（例えば２０，１２０）は同様の要素を示す。
【図１】図１は、表示処理システムの実施形態における再配列装置のブロック図を示している。
【図２】図２は、再配列装置の実施形態のブロック図である。
【図３】図３は、再配列装置の他の実施形態のブロック図である。
【図４】図４は、再配列装置の第１置換プロセッサの好適な実施形態のブロック図である。
【図５Ａ】図５Ａは、画素データのモノクロームサブフィールドデータへの変換の図解例である。
【図５Ｂ】図５Ｂは、画像データのＲ、Ｇ、およびＢサブフィールドデータへの変換の図解例である。
【図５Ｃ】図５Ｃは、好適なサブフィールド（ｉ）のためのサブフィールドデータの一時記憶の図解例である。
【図５Ｄ】図５Ｄは、好適なＲＧＢサブフィールド（ｉ）のためのＲＧＢサブフィールドデータの一時記憶の図解例である。
【図６】図６は、画像データのフレームの表示に関する、サブフィールドの表示の経時的な図解例である。
【図７】図７は、再配列装置の記憶モジュールの好適な実施形態のブロック図である。
【図８】図８は、再配列装置の第２置換プロセッサの好適な実施形態のブロック図である。
【図９】図９は、画像データのフレームの表示に関する、３つのスクロールするカラーバーのシーケンスの経時的な図解例である。
【図１０】図１０は、再配列装置の第２置換プロセッサの他の好適な実施形態のブロック図である。
【図１】
2006511832.tif 000003
【図２】
2006511832.tif 000004
【図３】
2006511832.tif 000005
【図４】
2006511832.tif 000006
【図５Ａ】
2006511832.tif 000007
【図５Ｂ】
2006511832.tif 000008
【図５Ｃ】
2006511832.tif 000009
【図５Ｄ】
2006511832.tif 000010
【図６】
2006511832.tif 000011
【図７】
2006511832.tif 000012
【図８】
2006511832.tif 000013
【図９】
2006511832.tif 000014
【図１０】
2006511832.tif 000015
【国際調査報告】
2006511832.tif 000016
2006511832.tif 000017
2006511832.tif 000018
2006511832.tif 000019