(57)【要約】信号処理システムが、ダイレクトスイッチおよびクロスオーバースイッチ（５３８、５４０、５４２、５４４）を用いるチョッピング変調（５０２）および復調回路（５０８）を利用し、１／ｆ雑音のような低周波数雑音を信号ベースバンドの外へ変調する。チョッピング回路はオーディオ用途のような低周波のベースバンド用途に有用である。一実施形態において、差動増幅器の入力端子および出力端子のそれぞれに結合されるダイレクトスイッチが、差動増幅器の端子に結合されるクロスオーバースイッチに対して重複しない導通位相を有する。
2006518131.tif 000002
【特許請求の範囲】
【請求項１】
信号処理システムであって、
パススルー制御信号ФｃｈＡおよびクロスオーバー制御信号ФｃｈＢに応じて、差動入力信号を交互に通過させたり交差させたりする変調回路であって、制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なる、前記変調回路と、
パススルー制御信号ФｃｈＣおよびクロスオーバー制御信号ФｃｈＤに応じて、前記変調回路によって変調された前記差動入力信号を交互に通過させたり交差させたりする、前記変調回路に結合される復調回路であって、制御信号ФｃｈＤはФｃｈＢと位相が異なり、制御信号ФｃｈＡおよびФｃｈＣは、制御信号ФｃｈＢおよびФｃｈＤに対して重複しない、前記復調回路と
を含む信号処理システム。
【請求項２】
制御信号ФｃｈＣは、ФｃｈＡが制御する前記複数のダイレクトスイッチが非導通となる前に、ФｃｈＣが制御する前記ダイレクトスイッチが非導通状態になるように構成され、ФｃｈＤは、ФｃｈＢが制御する前記ダイレクトスイッチが非導通となる前に、ФｃｈＤが制御する前記ダイレクトスイッチが非導通状態になるように構成される、請求項１に記載の信号処理システム。
【請求項３】
前記制御信号は方形波パルスである、請求項１に記載の信号処理システム。
【請求項４】
基準クロック信号を生成する基準クロックであって、前記制御信号ФｃｈＡ、ФｃｈＢ、ФｃｈＣ、およびФｃｈＤは前記基準クロック信号と位相が異なる前記基準クロック
をさらに含む請求項１に記載の信号処理システム。
【請求項５】
前記変調回路と前記復調回路との間に結合される利得段を備えるスイッチトキャパシタフィルタであって、前記基準クロックは前記スイッチトキャパシタフィルタのチャージおよびダンプの動作フェーズを制御するチャージ制御信号およびダンプ制御信号を供給し、前記制御信号ФｃｈＡ、ФｃｈＢ、ФｃｈＣ、およびФｃｈＤは、前記チャージ制御信号および前記ダンプ制御信号と位相が異なる、前記スイッチトキャパシタフィルタ
をさらに含む、請求項４に記載の信号処理システム。
【請求項６】
前記変調回路は差動入力信号を受信する複数の入力端子と前記入力端子に結合される複数の第１のダイレクトスイッチおよび複数の第１のクロスオーバースイッチとをさらに含み、動作中、前記制御信号ФｃｈＡが少なくとも一つの前記第１のダイレクトスイッチの導通を制御し、前記制御信号ФｃｈＢが少なくとも一つの前記第１のクロスオーバースイッチの導通を制御し、
前記復調回路は前記変調回路の前記第１のダイレクトスイッチに結合される複数の第２のダイレクトスイッチと前記変調回路の前記第１のクロスオーバースイッチに結合される複数の第２のクロスオーバースイッチとをさらに含み、動作中、前記制御信号ФｃｈＣが少なくとも一つの前記第２のダイレクトスイッチの導通を制御し、前記制御信号ФｃｈＤが少なくとも一つの前記第２のクロスオーバースイッチの導通を制御する、
請求項１に記載の信号処理システム。
【請求項７】
前記制御信号ФｃｈＡは、前記変調回路が前記入力信号の第１のワードを受信する前に、前記変調回路の前記ダイレクトスイッチを導通させるように動作可能であり、
前記制御信号ФｃｈＣは、前記制御信号ФｃｈＡが前記変調回路の前記ダイレクトスイッチを導通させるように動作可能となった後、かつ、前記変調回路が前記第１のワード入力信号を受信する前に、前記復調回路の前記ダイレクトスイッチを導通させるように動作可能であり、
前記制御信号ФｃｈＢは、前記変調回路が前記入力信号の第２のワードを受信する前に、前記変調回路の前記クロスオーバースイッチを導通させるように動作可能であり、
前記制御信号ФｃｈＤは、前記制御信号ФｃｈＢが前記変調回路の前記クロスオーバースイッチを導通させるように動作可能となった後に、前記復調回路の前記クロスオーバースイッチを導通させるように動作可能である、
請求項６に記載の信号処理システム。
【請求項８】
前記差動入力信号はデジタルオーディオ信号を含む、請求項１に記載の信号処理システム。
【請求項９】
前記システムはさらに、デジタルアナログ変換器を含み、前記デジタルアナログ変換器は、
前記変調回路と前記復調回路との間に結合される利得段であって、前記変調回路の前記第１のダイレクトスイッチと第１のクロスオーバースイッチとに結合される複数の差動入力端子と、前記復調回路の前記第２のダイレクトスイッチと第２のクロスオーバースイッチとに結合される複数の出力端子とを有する前記利得段を含む請求項１に記載の信号処理システム。
【請求項１０】
オーディオ周波数デジタル信号源と、
前記デジタル信号源に結合される前処理回路と、
前記前処理回路に結合されるデジタルアナログ変換器システムであって、前記変調回路と前記復調回路との間に結合される利得段を含む前記デジタルアナログ変換器システムと、
前記デジタルアナログ変換器システムに結合される増幅器と、
前記増幅器に結合される音響発生デバイスと、
をさらに含む請求項１に記載の信号処理システム。
【請求項１１】
チョッピング回路を用いて差動信号を変調および復調する方法であって、前記方法は、
パススルー制御信号ФｃｈＡおよびクロスオーバー制御信号ФｃｈＢに応じて、前記差動入力信号を交互に通過させたり交差させたりすることによって前記差動入力信号を変調するステップであって、制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なる、前記変調するステップと、
パススルー制御信号ФｃｈＣおよびクロスオーバー制御信号ФｃｈＤに応じて、前記変調回路によって変調された前記差動入力信号を交互に通過させたり交差させたりすることによって前記変調された差動入力信号を復調するステップであって、制御信号ФｃｈＤはФｃｈＢと位相が異なり、制御信号ФｃｈＡおよびФｃｈＣは、制御信号ФｃｈＢおよびФｃｈＤに対して重複しない、前記復調するステップと、
を含む前記方法。
【請求項１２】
制御信号ФｃｈＡに応じて前記ＤＡＣの入力信号の通過を止める前に、制御信号ФｃｈＣに応じて前記ＤＡＣの入力信号の通過を止めるステップと、
制御信号ФｃｈＢに応じて前記ＤＡＣの入力信号の交差を止める前に、制御信号ФｃｈＤに応じて前記ＤＡＣの入力信号の交差を止めるステップと、
をさらに含む請求項１１に記載の方法。
【請求項１３】
基準クロック信号を生成するステップと、
前記基準クロック信号と位相が異なる制御信号ФｃｈＡ、ФｃｈＢ、ФｃｈＣ、およびФｃｈＤを生成するステップと、
をさらに含む請求項１１に記載の方法。
【請求項１４】
前記差動入力信号を変調するステップは、
複数の第１のダイレクトスイッチと複数の第１のクロスオーバースイッチとを交互に導通させることによって前記差動入力信号を変調するステップと、
少なくとも一つの前記第１のダイレクトスイッチの導通を前記制御信号ФｃｈＡで制御するステップと、
少なくとも一つの前記第１のクロスオーバースイッチの導通を前記制御信号ФｃｈＢで制御するステップと、
をさらに含み、
前記差動入力信号を復調するステップは、
複数の第２のダイレクトスイッチと複数の第２のクロスオーバースイッチとを交互に導通させることによって前記変調された差動入力信号を復調するステップと、
少なくとも一つの前記第２のダイレクトスイッチの導通を前記制御信号ФｃｈＣで制御するステップと、
少なくとも一つの前記第２のクロスオーバースイッチの導通を前記制御信号ФｃｈＤで制御するステップと、
をさらに含む、
請求項１１に記載の方法。
【請求項１５】
前記チョッピング回路が前記入力信号の第１のワードを変調する前に、前記変調回路の前記第１のダイレクトスイッチを導通させるステップと、
前記制御信号ФｃｈＡが、前記変調回路の前記第１のダイレクトスイッチを導通させるように動作可能となった後、かつ、前記チョッピング回路が前記入力信号の前記第１のワードを受信する前に、前記復調回路の前記第２のダイレクトスイッチを導通させるステップと、
前記チョッピング回路が前記入力信号の第２のワードを受信する前に、前記第１のクロスオーバースイッチを導通させるステップと、
前記制御信号ФｃｈＢが、前記第１のクロスオーバースイッチを導通させるように動作可能となった後に、前記第２のクロスオーバースイッチを導通させるステップと、
をさらに含む請求項１４に記載の方法。
【請求項１６】
前記差動入力信号はデジタルオーディオ信号を含む、請求項１１に記載の方法。
【請求項１７】
前記変調された差動入力信号を復調する前に、前記変調された差動入力信号をデジタルアナログ変換器の利得段に供給するステップ
をさらに含む請求項１１に記載の方法。
【請求項１８】
前記差動入力信号はオーディオ周波数デジタル入力信号を含み、前記方法は、
前記オーディオ周波数デジタル入力信号を生成するステップと、
前記チョッピング回路で、前記差動入力信号を変調するステップと前記差動入力信号を復調するステップとを含む、前記オーディオ周波数デジタル入力信号をアナログ信号に変換するステップと、
オーディオ周波数音波を生成するステップと、
をさらに含む請求項１１に記載の方法。
【請求項１９】
前記オーディオ周波数デジタル入力信号をデルタシグマ変調器で変調するステップ
をさらに含む請求項１８に記載の方法。
【請求項２０】
デジタルアナログ変換器（「ＤＡＣ」）の利得段に関連する低周波数雑音成分を周波数ベースバンド外へ変調し、前記ベースバンドを有するオーディオ周波数デジタル入力信号をアナログ表現信号に変換する方法であって、前記方法は、
前記ＤＡＣの利得段の複数の入力端子に結合される、チョッピング回路の複数の第１のダイレクトスイッチおよび複数の第１のクロスオーバースイッチを用いて前記デジタル入力信号を変調するステップであって、制御信号ФｃｈＡが少なくとも一つの前記第１のダイレクトスイッチの導通を制御し、制御信号ФｃｈＢが少なくとも一つの前記第１のクロスオーバースイッチの導通を制御する、前記変調するステップと、
前記変調されたＤＡＣの入力信号を前記ＤＡＣの利得段に供給するステップと、
前記利得段に関連する前記雑音を実質的に前記ベースバンド外へ変調するために、前記利得段の前記複数の出力端子に結合される、前記チョッピング回路の複数の第２のダイレクトスイッチおよび複数の第２のクロスオーバースイッチを用いて、前記ＤＡＣの利得段の出力信号を復調するステップであって、制御信号ФｃｈＣが少なくとも一つの前記第２のダイレクトスイッチの導通を制御し、制御信号ФｃｈＤが前記第２のクロスオーバースイッチの導通を少なくとも一つの制御する、前記復調するステップと、
を含み、
制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なり、
制御信号ФｃｈＤは制御信号ФｃｈＢと位相が異なり、
制御信号ФｃｈＡおよびФｃｈＣは制御信号ФｃｈＢおよびФｃｈＤに対して重複しない、前記方法。
【請求項２１】
制御信号ФｃｈＡが制御するダイレクトスイッチの非導通を、制御信号ФｃｈＣが制御するダイレクトスイッチに対して遅延させるステップと、
制御信号ФｃｈＢが制御するダイレクトスイッチの非道通を、制御信号ФｃｈＤが制御するダイレクトスイッチに対して遅延させるステップと、
をさらに含む、請求項２０に記載の方法。
【請求項２２】
基準クロック信号を生成するステップと、
前記基準クロック信号と位相が異なる、制御信号ФｃｈＡ、ФｃｈＢ、ФｃｈＣ、およびФｃｈＤを生成するステップと、
をさらに含む、請求項２０に記載の方法。
【請求項２３】
前記チョッピング回路が前記入力信号の第１のワードを変調する前に、前記第１のダイレクトスイッチおよび前記第２のダイレクトスイッチを導通させるステップと、
前記復調回路の前記第２のダイレクトスイッチの導通を止めるステップと、
前記第２のダイレクトスイッチが導通を止めた後に、前記第１のダイレクトスイッチの導通を止めるステップと、
前記チョッピング回路が前記入力信号の第２のワードを受信する前に、前記第１のクロスオーバースイッチおよび前記第２のクロスオーバースイッチを導通させるステップと、
前記復調回路の前記第２のクロスオーバースイッチの導通を止めるステップと、
前記第２のクロスオーバースイッチが導通を止めた後に、前記第１のクロスオーバースイッチの導通を止めるステップと、
をさらに含む、請求項２０に記載の方法。
【請求項２４】
前記デジタル入力信号はオーディオ周波数デジタル入力信号を含み、前記方法は、
前記オーディオ周波数デジタル入力信号を生成するステップと、
前記チョッピング回路で前記デジタル入力信号を変調するステップと前記デジタル入力信号を復調するステップとを含む、前記オーディオ周波数デジタル入力信号をアナログ信号に変換するステップと、
オーディオ周波数音波を生成するステップと、
をさらに含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は米国特許法第１１９条第（ｅ）項に基づいて、２００３年１月２１日出願の「Ｓｅｇｍｅｎｔｅｄ  Ｃｈｏｐｐｉｎｇ  Ａｍｐｌｉｆｉｅｒ」と題する米国仮出願第６０／４４１、２９６の利益を主張するものである。
【０００２】
発明の背景
発明の分野
本発明は全般的に信号処理の分野に関し、特に、ベースバンド雑音を低減する、チョッパ回路をタイミング方式で動作するシステムおよび方法に関する。
【背景技術】
【０００３】
関連技術の記載
多数の電子システムが信号処理技術を採用し、アナログ信号、デジタル信号、またはアナログ信号とデジタル信号との混合信号を処理している。信号処理技術を実装するのに用いられる部品はしばしば不要な雑音を発生する。例えば、デジタルアナログ変換器（以下「ＤＡＣ」）はデジタル信号をアナログ信号に変換するのに広く用いられている。変換処理において、ＤＡＣは、例えば量子化誤差に由来する雑音（「量子化雑音」）および低周波数１／ｆ雑音による雑音をしばしば発生する。
【０００４】
オーディオ用途では、デジタルからアナログへの変換処理は多くの場合、デジタル信号をオーバーサンプリングすること、デジタル信号に関連する雑音をシェーピングするためにデルタシグマ変調器を用いて信号を変調すること、および、ローパスフィルタを用いてデジタルアナログ変換を実行することを必要とする。一般的に、フィルタにかけられた出力信号は負荷を駆動するのに適したアナログ信号を作るために増幅される。デルタシグマ変調器は入力信号を受信し、その信号を一連の２値パルスに変換する。時間に対するこのパルスの平均振幅は入力信号に比例する。変調された出力信号を作るプロセスにおいて、デルタシグマ変調器は量子化雑音を変調された入力信号に導入する。しかし、都合の良いことに、量子化雑音は、目的の周波数成分が在るオーディオベースバンド、すなわち約０Ｈｚと約２０〜２５ｋＨｚを超えるまでの範囲の外に在る。それにもかかわらず、変調後のデジタルからアナログへの変換およびローパスフィルタリングといった、変調後の処理には雑音をオーディオベースバンドに導入してしまうものがある。
【０００５】
金属酸化物半導体の利得段といった、変調後の処理回路で発生する雑音の一般的なタイプの一つは１／ｆ雑音であり、この雑音はその名称が示唆しているように低周波数で比較的高いエネルギーを有し、そのエネルギーは高周波数で急激に減少する。アナログフィルタは多くの場合、１／ｆ雑音を導入する利得段を一つ以上含む。従来の技術において、「チョッピング」と呼ばれる変調技術が、１／ｆ雑音をオーディオベースバンド外へ変調するのに実装されてきた。
【０００６】
図１はチョッピング回路機構および増幅器１００を図示している。これは多数のスイッチトキャパシタ・デジタルアナログ変換器のような、多数の公知の回路の部品として利用されている。チョッパ制御信号ｃ（ｔ）の周波数ｆｃｈｏｐにおいて、入力信号ｘ１（ｔ）がチョッパ回路１０２によって変調される。図２Ａはｆｃｈｏｐおよびｆｃｈｏｐの高調波を中心とする変調済み入力信号Ｘ１（ｆ）を周波数領域において図示している。高調波の次数をｎとするとき、変調された入力信号Ｘ１（ｆ）の振幅は１／ｎをもって減少する。Ｘ１（ｆ）のベースバンドは周波数ｆＢまで拡張し、ｆＢはオーディオ用途では約２０〜２５ｋＨｚである。チョッピング後、１／ｆ雑音は変調済み入力信号ｘ１（ｔ）に付加される。
【０００７】
図２Ｂは周波数領域における１／ｆ雑音を図示する。上で述べたように、１／ｆ雑音のエネルギーは主に、オーディオ信号のベースバンドを含む低周波数の範囲内に位置する。ローパスフィルタのような大規模回路（図示せず）の一部にもなり得る利得段１０４が、変調された入力信号ｘ１（ｔ）および１／ｆ雑音を増幅する。
【０００８】
チョッパ回路１０６が、利得段１０２の出力信号をチョッパ信号ｃ（ｔ）の周波数で復調して出力信号ｘ２（ｔ）を作る。図２Ｃは周波数領域における、信号ｘ２（ｔ）および１／ｆ雑音信号を図示している。
【０００９】
信号ｘ１（ｔ）の復調によって、周波数領域の目的の出力信号ｘ２（ｔ）はベースバンドに移し戻され、１／ｆ雑音は、ｆｃｈｏｐおよびｆｃｈｏｐの高調波の集まりに、よってベースバンドの外に置かれる。オーディオ用途において、ローパスフィルタ（図示せず）が、ｆＢの外にｘ２（ｔ）の周波数成分を有する信号を減衰させる。
【００１０】
Ｅａｒｌｙおよびその他の発明者（以下、「Ｅａｒｌｙ」）による「Ｃｈｏｐｐｅｒ  Ｓｔａｂｉｌｉｚｅｄ  Ｄｅｌｔａ‐Ｓｉｇｍａ  Ａｎａｌｏｇ‐ｔｏ‐Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ」と題する１９９０年６月３日発行の米国特許第４、９３９、５１６号および、Ｗｅｌｌａｎｄおよびその他の発明者（以下、「Ｗｅｌｌａｎｄ」）による「Ｄｅｌｔａ‐Ｓｉｇｍａ  Ａｎａｌｏｇ‐ｔｏ‐Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｃｈｏｐｐｅｒ  Ｓｔａｂｉｌｉｚａｔｉｏｎ  ａｔ  ｔｈｅ  Ｓａｍｐｌｉｎｇ  Ｆｒｅｑｕｅｎｃｙ」と題する１９９１年８月１３日発行の米国特許第５、０３９、９８９号は、アナログデジタル変換器（以下、「ＡＤＣ」）におけるチョッピングの従来の応用方法について説明している。ＥａｒｌｙおよびＷｅｌｌａｎｄは、ＡＤＣに極めて特有の１／ｆおよび他の雑音問題に取り組むために、チョッピング回路機構を使用するソリューションを提案した。
【００１１】
Ｅａｒｌｙは、チョッピング周波数をアナログ入力信号のサンプリング周波数に同期させることおよびデジタルフィルタを提案した。Ｅａｒｌｙは、アナログ入力信号のサンプリング周波数の２分の１に等しいチョッピング周波数を選定し、チョッピング周波数がデジタルフィルタの周波数応答のリジェクション部分に在るようにした。デジタルフィルタによって、チョッピング周波数へと変調された１／ｆ雑音のリジェクションをすることができたので、Ｅａｒｌｙはこのような同期化を重要視した。例えば、Ｅａｒｌｙの、８欄、３７‐６４行を参照されたい。
【００１２】
Ｗｅｌｌａｎｄは、ＡＤＣにおいて、アナログ入力信号のサンプリング周波数の２分の１に等しいチョッピング周波数を選択することによって、実際に入力信号のベースバンドへの雑音の変調が増加する可能性があるということに気づいた。したがって、Ｗｅｌｌａｎｄはアナログ入力信号のサンプリング周波数に等しいチョッピング周波数を選定した。Ｗｅｌｌａｎｄは、アナログ変調器のサンプリング周波数で相当量の減衰をもたらす周波数応答を有する少なくとも一つの増幅段を備えるアナログ変調器をＷｅｌｌａｎｄの設計に含めた。したがって、チョッピングによってサンプリング周波数まで上方にシフトされた１／ｆ雑音は、増幅段によって減衰する。
【００１３】
ＤＡＣは多くの点においてＡＤＣと非常に異なる。したがって、ＤＡＣのチョッピング周波数は、ＡＤＣの場合とは異なる理由で選定される。従来の技術では、ＤＡＣにおいて、デジタルサンプリング周波数に比べてできるだけ低いチョッピング周波数でのチョッピングが実装されている。ＤＡＣのチョッピング周波数は通常、チョッピング回路機構に関連する寄生作用を最小限にするために、１／ｆ雑音を入力信号のベースバンドの外にシフトさせるのに足るほどの高さとなるように選択される。
【発明の開示】
【課題を解決するための手段】
【００１４】
発明の概要
本発明の一実施形態において、信号処理システムが、パススルー制御信号ФｃｈＡおよびクロスオーバー制御信号ФｃｈＢに応じて差動入力信号を交互に通過させたり交差させたりする変調回路を含み、このとき制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なる。このシステムは、パススルー制御信号ФｃｈＣおよびクロスオーバー制御信号ФｃｈＤに応じて、変調回路によって変調された差動入力信号を交互に通過させたり交差させたりする、変調回路に結合される復調回路をさらに含み、このとき制御信号ФｃｈＤはФｃｈＢと位相が異なり、また、制御信号ФｃｈＡおよびФｃｈＣは制御信号ФｃｈＢおよびФｃｈＤに対して重複しない。別の実施形態において、制御信号ФｃｈＣは、ФｃｈＡが制御するダイレクトスイッチが非導通となる前に、ФｃｈＣが制御するダイレクトスイッチが非導通状態になるように構成され、またФｃｈＤは、ФｃｈＢが制御するダイレクトスイッチが非導通となる前に、ФｃｈＤが制御するダイレクトスイッチが非導通状態になるように構成される。
【００１５】
本発明の別の実施形態において、チョッピング回路を用いて差動信号の変調と復調とを行う方法。本方法は、パススルー制御信号ФｃｈＡおよびクロスオーバー制御信号ФｃｈＢに応じて、差動入力信号を交互に通過させたり交差させたりすることによって差動入力信号を変調することを含み、このとき制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なる。本方法は、パススルー制御信号ФｃｈＣおよびクロスオーバー制御信号ФｃｈＤに応じて、変調回路によって変調された差動入力信号を交互に通過させたり交差させたりすることによって、変調された差動入力信号を復調することをさらに含み、このとき制御信号ФｃｈＤはФｃｈＢと位相が異なり、また、制御信号ФｃｈＡおよびФｃｈＣは、制御信号ФｃｈＢおよびФｃｈＤに対して重複しない。別の実施形態において、本方法は、制御信号ФｃｈＡに応じてＤＡＣの入力信号の通過を止める前に、制御信号ФｃｈＣに応じてＤＡＣの入力信号の通過を止めることと、制御信号ФｃｈＢに応じてＤＡＣの入力信号の交差を止める前に、制御信号ФｃｈＤに応じてＤＡＣの入力信号の交差を止めることとをさらに含む。
【００１６】
本発明の別の実施形態において、デジタルアナログ変換器（「ＤＡＣ」）の利得段に関連する低周波数雑音成分を周波数ベースバンド外へ変調し、該ベースバンドを有するオーディオ周波数デジタル入力信号をアナログ表現信号に変換する方法。本方法は、ＤＡＣの利得段の入力端子に結合される、チョッピング回路の第１のダイレクトスイッチおよび第１のクロスオーバースイッチを用いてデジタル入力信号を変調することを含み、このとき制御信号ФｃｈＡが少なくとも一つの第１のダイレクトスイッチの導通を制御し、また、制御信号ФｃｈＢが少なくとも一つのクロスオーバースイッチの導通を制御する。本方法は、ＤＡＣの変調された入力信号をＤＡＣの利得段に供給することと、利得段に関連する雑音を実質的にベースバンド外へ変調するために、利得段の出力端子に結合される、チョッピング回路の第２のダイレクトスイッチおよび第２のクロスオーバースイッチを用いて、ＤＡＣの利得段の出力信号を復調することとをさらに含み、このとき制御信号ФｃｈＣが少なくとも一つの第２のダイレクトスイッチの導通を制御し、制御信号ФｃｈＤが第２のクロスオーバースイッチの導通を少なくとも一つの制御する。制御信号ФｃｈＡは制御信号ФｃｈＢと位相が異なり、制御信号ФｃｈＤは制御信号ФｃｈＢと位相が異なり、また、このとき制御信号ФｃｈＡおよびФｃｈＣは制御信号ФｃｈＢおよびФｃｈＤに対して重複しない。
【発明を実施するための最良の形態】
【００１７】
詳細な説明
信号処理技術はアナログ信号、デジタル信号、および混合信号（アナログおよびデジタル）を操作する。例えば、目的の信号を表現し、ベースバンド内に在る周波数成分を有するオーディオ信号は、はじめはアナログ信号であり、しばしばサンプリングによってデジタル化され、デジタルアナログ変換器（ＤＡＣ）の使用によって再びアナログ出力信号へと変換される。オーディオ周波数のアナログ出力信号は、ラウドスピーカ、ヘッドホン、またはその他の出力デバイスを介して音を作る。ここで説明するＤＡＣシステムの実施形態はチョッピング変調技術を利用して、１／ｆ雑音およびその他のベースバンド雑音を目的の信号のベースバンドから除去する。いくつかの実施形態において、雑音のベースバンドへの折り返しを低減するチョッピング周波数を慎重に選定する。さらに、一つ以上のノッチフィルタを実装させて、寄生インピーダンスのような非理想的なシステム特性に関連する寄生変調および付随的に生じる雑音の折り返しに対処する。例えば、ノッチフィルタはチョッピング周波数および該周波数の高調波周波数での変調による雑音のベースバンドへの折り返しを低減する。
【００１８】
以下でさらに詳細に説明する高性能デジタル信号処理システムは、特に雑音に対して敏感であり、低レベルの雑音に対してさえも敏感である。一実施形態において、このような雑音問題に対処するために、デジタルアナログ変換器（「ＤＡＣ」）はチョッピング回路機構を備える。チョッピング変調復調回路機構がダイレクトスイッチおよびクロスオーバースイッチを用いて、１／ｆ雑音のような低周波数雑音を信号ベースバンド外に変調する。チョッピング回路は、オーディオ用途などの低周波数のベースバンド用途に特に有用である。一実施形態において、差動増幅器の入力端子および出力端子のそれぞれに結合されるダイレクトスイッチが、差動増幅器の端子に結合されるクロスオーバースイッチと重複しない導通位相を有する。それに加えて、システムの出力への雑音伝達を低減するために、入力端子および出力端子のそれぞれに結合されるダイレクトスイッチは互いに異なるデューティサイクルを有し、また、差動増幅器の入力端子および出力端子のそれぞれに結合されるクロスオーバースイッチは互いに異なるデューティサイクルを有する。
【００１９】
デジタル入力信号のサンプリング周波数の２分の１に等しいまたはほぼ等しいチョッピング周波数で動作するチョッピング回路機構を備えるＤＡＣを含むデジタル信号処理システムが、チョッピング周波数の２倍の周波数２ｆｃｈｏｐでの寄生変調に起因する雑音の折り返しに関する問題に対処している。サンプリング周波数の２分の１の周波数でチョッピングを行う結果、雑音成分ではなく入力信号自体の周波数成分がベースバンドへ折り返す。さらに別の実施形態において、ノッチフィルタが、チョッピング周波数および高調波においてＤＡＣの周波数応答にゼロを挿入する。ノッチフィルタは、目的の入力信号のベースバンドに少なくとも等しい減衰帯域を有するように設計することが好ましい。ノッチフィルタはまた、ｆｃｈｏｐで変調された雑音の入力信号のベースバンドへ雑音が折り返すことを防ぐのに役立つ。多様なチョッピング信号はまた、システム内での雑音の追加発生を低減するように調整することが好ましい。
【００２０】
図３は、デジタル信号処理システム３００を図示する。デジタル信号処理システム３００は、チョッピング周波数ｆｃｈｏｐを信号サンプリング周波数ｆＳの２分の１に等しく設定することによって利益を得るシステムの一実施形態を示す。一実施形態において、デジタル信号処理システム３００は、オーディオ出力信号を受信し、処理し、供給するオーディオシステムである。入力信号源３０２は、コンパクトディスクプレーヤ、ＭＰ３プレーヤ、オーディオ／ビデオシステム、またはその他のオーディオ記録および／または再生デバイスといった、あらゆる信号源からのデジタル入力信号を供給する。補間フィルタ３０４が、入力信号源３０２から受信したデジタル入力信号に対してオーバーサンプリング機能を公知の方法で実行する。補間フィルタ３０４はクロック３０８から得られるサンプリング周波数ｆＳを有する。変調器‐ＤＡＣ３０６が、補間されたデジタル入力信号を処理し、デジタル入力信号をアナログ信号に変換する。変調器‐ＤＡＣ３０６はまた、１／ｆ雑音などの雑音をデジタル入力信号のベースバンド外に変調するチョッピング回路機構を含む。以下に説明するように、クロック３０８は多様な制御信号を変調器‐ＤＡＣ３０６に供給する。一般に、クロック３０８は周波数ｆＳを有するクロック信号を変調器‐ＤＡＣ３０６に供給し、また、ｆＳ／２に等しいまたはｆＳ／２にほぼ等しい周波数ｆｃｈｏｐを有する多様なチョッピング信号を供給する。後に明らかになるように、ｆｃｈｏｐはｆＳ／２に厳密に等しいことが好適である。しかし、一般にタイミングのばらつきは、非理想的成分および寄生インピーダンスなどが要因となって生じ、実際のシステムにおいて避けることができない。特に記載のない限り、本明細書では「ほぼ」という言葉を反復するのを避けるために、ｆｃｈｏｐはｆＳ／２に等しいなどの文中の「等しい」という表現は、「ほぼ等しいまたは等しい」を意味するものとする。
【００２１】
一般に、入力信号のベースバンドのコーナー周波数ｆＢまたはその付近にコーナー周波数を有するローパスフィルタ３１０が、ベースバンドの外に在る出力信号の周波数成分を減衰させる。通常、とりわけ低インピーダンス負荷を駆動するとき、ローパスフィルタ３１０によってフィルタにかけられた出力信号を、負荷３１４に供給する前に増幅することが一般的である。したがって、増幅器３１２がフィルタにかけられた出力信号を増幅し、その信号を負荷３１４に供給する。負荷３１４はいかなる負荷であってもよいが、オーディオ用途において負荷３１４は、例えばラウドスピーカ、ヘッドホン、およびその他の音響発生デバイスを表す。
【００２２】
図４は、デジタル信号処理システム３００の一実施形態であるデジタル信号処理システム４００を図示する。変調器‐ＤＡＣ４０２が、デルタシグマ変調器４０４とスイッチトキャパシタＤＡＣ４０６とを備える変調器‐ＤＡＣ３０６を実装する。一実施形態において、デルタシグマ変調器４０４は、一連のマルチビット出力信号をスイッチトキャパシタＤＡＣ４０６に供給する。デルタシグマ変調器４０４の出力信号は、所定の時間に対する平均値を有し、この値はデジタル入力信号と量子化誤差との和に等しい。広く用いられている用語「デルタシグマ変調器」および「シグマデルタ変調器」は、この明細書中では相互交換できる用語である。デルタシグマ変調器をｆＳでクロックする。周波数ｆＳは、デジタル信号処理システム４００の用途の特徴に基づいて選定する。オーディオ用途において、周波数ｆＳは、例えば６．１４４ＭＨｚであり、この値は、元々４８ｋＨｚでサンプリングされたオーディオ信号の１２８ビットのワード表現を反映している。デルタシグマ変調器４０４によって発生した量子化雑音の周波数スペクトルは主に、約０ｋＨｚから２５ｋＨｚのオーディオ周波数ベースバンドの外に在る。量子化雑音は、従来の技術を用いる場合に折り返されてベースバンド内の目的の信号に混ざり得る周波数成分を有する雑音の一例である。
【００２３】
図５は、スイッチトキャパシタＤＡＣ４０６の一実施形態であるマルチビット・スイッチトキャパシタＤＡＣ５００を図示する。あらゆるＤＡＣがスイッチトキャパシタＤＡＣ４０６の代わりとなり得る。スイッチトキャパシタＤＡＣ５００は、デルタシグマ変調器４０４が供給する入力信号を変調する、変調チョッピング回路機構５０２を含む。スイッチトキャパシタＤＡＣ５００は、利得段Ｇ１の出力信号を復調する、復調チョッピング回路機構５０８を含む。
【００２４】
公知の多数のソフトウェア、ハードウェア、およびハードウェアとソフトウェアとの組み合わせを用いて、デルタシグマ変調器４０４の出力信号に対応する入力信号をスイッチトキャパシタＤＡＣ５００に供給することができる。一実施形態において、キャパシタバンク５０４および５０６が、並列結合され、対応するサンプリングキャパシタをそれぞれ同じ数「Ｎ」個含み、これらのサンプリングキャパシタをそれぞれ総括的にＣＳ＋（５０４）およびＣＳ−（５０６）と呼ぶ。キャパシタバンク５０４の各サンプリングキャパシタを、デルタシグマ変調器４０４の出力信号の各Ｎビットワードのうちの１ビットに応じてチャージする。キャパシタバンク５０６に同じチャージ方式を適用する。キャパシタバンク５０４および５０６の内部で同じビットに関連付けられるキャパシタを本明細書では「対応キャパシタ」と呼ぶ。
【００２５】
スイッチトキャパシタＤＡＣ５００は、図６に図示する制御信号に応じて動作する。この実施形態では、全ての制御信号をアナログクロック信号に関連して生成する。チョッピング回路機構の制御信号を含む制御信号を、アナログクロック信号に対して移相することが好ましく、また、これらの信号を互いに対して移相することが好ましい。これは、各部品を安定させ、スイッチング雑音が処理中の信号に含まれるのを最小限に抑えるためである。安定化時間は特定の部品の値および当業者に公知のその他の設計上の要件に依存する。下でさらに詳細に説明するように、チョッピング回路機構５０２および５０８を包含することによって、ベースバンド内の低周波数雑音（例、１／ｆ雑音）問題のいくつかに対処する一方で、ある種の問題が生じることがわかっている。その問題は、例えば、量子化雑音などの雑音のベースバンドへの折り返しがあるために生じ、その結果、周波数ｆｃｈｏｐおよびｆｃｈｏｐの高調波ならびに２ｆｃｈｏｐおよび２ｆｃｈｏｐの高調波での寄生変調によって目的の信号が破損されてしまう。
【００２６】
スイッチトキャパシタＤＡＣ５００の動作について、図６に図示する制御信号と共に以下に説明する。時間ｔ０で開始し、アナログクロックを立ち上げ、回路が安定するのに十分な時間が経った後、スイッチ５１０および５１２を導通させ、ＣＳ＋５０４およびＣＳ−５０６サンプリングキャパシタの一つのプレートを同相モード電圧Ｖｃｍまで短絡させるのに十分な時間制御信号Ф１を立ち上げておく。制御信号Ф１がＨＩＧＨである間、各サンプリングキャパシタに関連するｄ＊および
【００２７】
【数１】
2006518131.tif 000003
の値に応じて、サンプリングキャパシタＣｓ＋５０４およびＣｓ−５０６を、スイッチ５１８および５２２のそれぞれを介してＶｄｄにチャージするか、あるいは、スイッチ５２０および５２４のそれぞれを介してグランドＧＮＤにディスチャージする。ｄの各値はＮビットの出力ワードのｉ番目のビットを示し、
【００２８】
【数２】
2006518131.tif 000004
はｄの補数を示し、０≦ｉ≦Ｎ−１であり、このときＮはデルタシグマ変調器４０４の出力ワードのビットの数である。各スイッチ５１８、５２０、５２２、および５２４は、Ｎ個のスイッチの各々を示し、１個のスイッチはデルタシグマ変調器４０４のＮビット出力ワードにおけるＮビットに対応している。このときＮは例えば１６である。
【００２９】
デルタシグマ変調器４０４の変調された出力信号に応じてサンプリングキャパシタＣＳ＋５０４およびＣＳ−５０６をチャージした後、制御信号Ф２がスイッチ５２６、５２８、５３０、および５３２を導通させ、積分キャパシタＣＩ＋５１４およびＣＩ−５１６に電荷を伝達する。
【００３０】
スイッチトキャパシタＤＡＣ５００の動作フェーズを表１に要約する。
【００３１】
【表１】
2006518131.tif 000005
＊「ＨＩＧＨ」は導通制御状態を示し、「ＬＯＷ」は非導通制御状態を示す。他の実施形態では、極性を逆にすることができる。
【００３２】
チョッピング回路機構５０２は入力端子５３４および５３６におけるＤＡＣ入力信号を変調し、チョッピング回路機構５０８は利得段Ｇ１の出力信号を復調する。チョッピング変調およびチョッピング復調の動作を表２に要約する。
【００３３】
【表２】
2006518131.tif 000006
図５および６を参照する。チョッピング回路機構５０２の制御信号ФｃｈＡとФｃｈＢとが重複しないことで信号の破損を防ぎ、スイッチ５３８および５４０の導通をそれぞれ制御する。これらの信号は方形波（または方形波に近似）であることが好ましい。またチョッピング回路機構５０８の制御信号ФｃｈＣとФｃｈＤとが重複しないことで信号の破損を防ぎ、スイッチ５４２および５４４の導通をそれぞれ制御する。これらの信号は方形波（または方形波に近似）であることが好ましい。時間ｔ３で制御信号ФｃｈＡが立ち上がると、ダイレクトスイッチ５３８が導通し、ｔ４からｔ５まで生じる図示の第１のダンプフェーズの間、入力端子５３４および５３６のデルタシグマ変調済み入力信号を利得段Ｇ１へとストレートに通過させる。ｔ３でダイレクトスイッチ５４２もまた導通し、第１のダンプフェーズ利得段Ｇ１の間、増幅された出力信号を利得段Ｇ２の入力端子へとストレートに通過させる。ｔ６で制御信号ФｃｈＣが立ち下がり、続いてｔ７でФｃｈＡが立ち下がる。制御信号ФｃｈＣおよびФｃｈＡは、ダイレクトスイッチ５４２のターンオフ（非導通）と利得段Ｇ１の入力におけるダイレクトスイッチ５３８のターンオフとの間の遅延を設定し、スイッチ５３８に関連するスイッチング雑音が出力Ｖｏ＋およびＶｏ−へと通過するのを防ぐのに十分な遅延を得る。遅延時間はＤＡＣおよびチョッピング回路機構の実装方法の特徴に依存する。一実施形態において、遅延はおよそ５ｎｓである。制御信号のエッジまたは制御信号のその他の特性によって、スイッチ５３８、５４０、５４２、および５４４の導通および非導通を公知の方法で制御する。
【００３４】
図示の第２のダンプフェーズ（ｔ９からｔ１０）が開始する前に、ФｃｈＡの立ち下りに続いて時間ｔ８でクロスオーバー制御信号ФｃｈＢが立ち上がると、クロスオーバースイッチ５４０が導通する。第２のダンプフェーズの間、入力端子５３４および５３６のデルタシグマ変調済み入力信号は、利得段Ｇ１の反対側の入力へと交差する。ｔ１１で制御信号ФｃｈＤが立ち下がり、続いてｔ１２でФｃｈＢも立ち下がる。この立下りもまた、スイッチ５４０に関連するスイッチング雑音が出力Ｖｏ＋およびＶｏ−へと通過するのを防ぐのに十分な遅延を伴う。ｔ８でクロスオーバースイッチ５４４の導通が開始すると、利得段Ｇ１は増幅された出力信号を交差させて利得段Ｇ２の入力端子へと供給する。時間ｔ１２でチョッピング回路５０８の復調フェーズが終わる。ｔ１３で制御信号ФｃｈＡが再び立ち上がり、ｔ３とｔ１２との間で行われた上述の処理をスイッチトキャパシタＤＡＣ５００の動作中繰り返す。制御信号ФｃｈＡ、ФｃｈＢ、ФｃｈＣ、およびФｃｈＤのタイミングは、一実施形態において、所望のタイミングを実現するために、チョップクロック基準信号を基準として用いることによって実現し、また、遅延素子を用いることによって実現する。
【００３５】
「Ｖｏ＋」および「Ｖｏ−」は、スイッチトキャパシタＤＡＣ５００の差動出力信号の各々を示す。利得段Ｇ１およびＧ２はデュアル出力である完全差動演算増幅器であり、該増幅器を応用する用途に適しているのであればあらゆる設計を有することができる。他の利得段を実装して用いてもよい。スイッチトキャパシタＤＡＣ５００の他の実施形態では、単一の利得段または三つ以上の利得段を使用する。
【００３６】
ＤＡＣはしばしば寄生キャパシタンスまたはタイミング誤差のような非理想的特性を含む。このような非理想的特性によって寄生変調が生じ、その結果目的の信号を破損する可能性がある。この破損は、例えば、雑音がベースバンドへ折り返され、目的の信号に混ざることに起因する。例えば、チョッピング回路機構５０２および５０８は多様な寄生キャパシタンスならびにその他の非理想的特性に関連し、ｆｃｈｏｐ、２ｆｃｈｏｐおよび奇数次調波で、またｆｃｈｏｐおよび２ｆｃｈｏｐの高調波で雑音が生じる原因となる可能性がある。例えば、寄生キャパシタＣ２ｐ＋およびＣ２ｐ−は、周波数２ｆｃｈｏｐでスイッチトキャパシタＤＡＣ５００の出力において連続時間グリッチが生じる原因となる。グリッチに起因する寄生変調の結果、２ｆｃｈｏｐおよび高調波における信号のベースバンドへの折り返しが生じる。それに加えて、周波数ｆｃｈｏｐおよびｆｃｈｏｐの高調波での寄生変調は、ｆｃｈｏｐ＝ｆＳ／２での信号の折り返しの原因となるということが発見されている。一実施形態では、寄生変調周波数においてノッチフィルタを付加し、ｆｃｈｏｐでの寄生変調によってベースバンドへ折り返される信号を減衰させる。
【００３７】
利得段Ｇ２はまた、１／ｆ雑音を導入する。しかし、利得段Ｇ１の利得が比較的高い場合、利得段Ｇ２の１／ｆ雑音のエネルギーレベルは比較的低い。
【００３８】
図７は、多様な参照点における、スイッチトキャパシタＤＡＣ５００およびローパスフィルタ３１０の周波数応答を図示する。周波数軸および振幅は実際のスケールではなく、またスイッチトキャパシタＤＡＣ５００は、周波数領域内の参照点を目立たせるために簡略した図で示している。また、簡潔化のために、図７は正の周波数のみを図示しており、高調波は図示していないがその基本周波数と同じように影響を受ける。図７および図１３における周波数スペクトルの鏡像が負の周波数に在るということは理解されよう。オーディオ用途の実施形態において、入力信号源３０２からの目的の入力信号のベースバンドは、０ＨｚからｆＢまでの帯域幅を有し、このときｆＢは約２５ｋＨｚである。参照点Ａにおいて、入力信号源３０２からの入力信号７０２の周波数成分はベースバンド内に在り、また、デルタシグマ変調器４０４からの量子化雑音７０４の周波数成分は、周波数ｆＢとｆＳマイナスｆＢとの間に在る。入力端子５３４および５３６で受信したＤＡＣの入力信号７０６は入力信号７０２および量子化雑音７０４を含む。このスペクトルは、デジタルサンプリング理論に従って、ｆＳおよびｆＳの整数倍で繰り返される。
【００３９】
参照点Ｂを参照すると、チョッピング回路５０２は、参照点ＡでＤＡＣの入力信号７０６を周波数ｆｃｈｏｐに変調することによって、参照点Ａにおける周波数スペクトルを周波数ｆｃｈｏｐ分だけ高周波数側に移す。したがって、デルタシグマ変調された入力信号７０２はこの時点で周波数ｆｃｈｏｐ＋／−ｆＢの範囲内に在り、またｆｃｈｏｐ−ｆＢとｆｃｈｏｐとの間に鏡像を伴う。また、量子化雑音７０４にはベースバンド内に在るものもある。ベースバンド内で高エネルギーレベルを有する１／ｆ雑音７０８が取り込まれ、この雑音を参照点Ｃで図示する。チョッピング回路５０８は参照点Ｃで信号を復調することによって、参照点Ｄで図示するように周波数スペクトルをｆｃｈｏｐ分だけ低周波数側に移す。したがって、変調された入力信号７０２（目的の信号）は、もとのベースバンドへと戻される。チョッピング復調段において、１／ｆ雑音をｆｃｈｏｐ分だけ変調することによって、参照点Ｄで図示するように１／ｆ雑音周波数成分をｆｃｈｏｐ分だけ高周波数側に移す。
【００４０】
上述のように、寄生変調によって、周波数２ｆｃｈｏｐ＋／−ｆＢの範囲内の周波数を有する信号がベースバンドに折り返される。ｆｃｈｏｐ＝ｆＳ／２と選定すると、周波数ｆＳ＋／−ｆＢの範囲内の信号がベースバンドに折り返されることになる。しかし、目的の信号はｆＳ＋／−ｆＢに在るため、目的の信号７０２が折り返されると、目的の信号同士で混じり合う。このため、入力信号の利得がいくらか変化する場合もあり得るが、ｆｃｈｏｐ＝ｆＳ／２のとき、２ｆｃｈｏｐ変調によってベースバンドへ導入される雑音はほとんどまたは全くない。参照点Ｅに図示するように、ローパスフィルタ３１０は利得段Ｇ２の出力における周波数成分を減衰させる。既に示したが、非理想的特性によってｆｃｈｏｐおよび高調波で寄生変調が生じ得る。図７を参照すると、ｆｃｈｏｐには量子化雑音７０４が存在する。したがって、ｆｃｈｏｐおよび高調波において何らかの寄生変調が生じると、量子化雑音のベースバンドへの折り返しが生じ得る。
【００４１】
図８を参照すると、変調器‐ノッチフィルタ‐ＤＡＣ８００が、チョッピングの前にｆｃｈｏｐ＋／−ｆＢ内に在る周波数成分を減衰させるノッチフィルタを有する変調器‐ＤＡＣ３０６の実施形態を示す。したがって、周波数ｆｃｈｏｐ＋／−ｆＢ内の雑音が減衰されると、これに直接影響を受け、周波数ｆｃｈｏｐ＋／−ｆＢ内の雑音信号のベースバンドへの折り返しが低減する。
【００４２】
図１０および１１を参照すると、変調器‐ノッチフィルタ‐ＤＡＣ８００のノッチフィルタがデジタル信号処理システム４００内で実装されている。デルタシグマ変調器９００が従来の加算ノード９０２を含み、受信した入力信号と量子化器の負の帰還出力信号１０１２とを加算する。デルタシグマ変調器１０００はまた、雑音をシェーピングするための一次メインループフィルタＨ（ｚ）９０４を含む。パラレルノッチループフィルタ１００８を付加することによってメインループフィルタＨ（ｚ）１００４の構成変更を行う。ノッチループフィルタ１００８は利得ａ１およびノッチ特性を伴う伝達関数ｚ−１／（１＋ｚ−１）と、利得ａ２を伴う１／（１＋ｚ−１）とを有する。ノッチフィルタ１００８および利得の係数はデジタル信号処理システム３００の用途の詳細に依存し、また該係数は、周波数ｆｃｈｏｐ＋／−ｆＢおよび高調波の範囲内にある周波数成分を減衰させるために、公知の方法で決定する。
【００４３】
図１１は、２タップＦＩＲボックスカーフィルタとして実装されるノッチＦＩＲフィルタ１１０２を含む、変調器‐ノッチフィルタＤＡＣ８００の別の実施形態を図示する。ノッチＦＩＲフィルタ１１０２の係数もまた、デジタル信号処理システム３００の用途の詳細に依存し、また該係数は、周波数ｆｃｈｏｐ＋／−ｆＢおよび高調波の範囲内にある周波数成分を減衰させるために、公知の方法で決定する。ノッチフィルタの他の実施形態を用いて周波数ｆｃｈｏｐ＋／−ｆＢおよびｆｃｈｏｐ＋／−ｆＢの高調波で減衰を実現することができ、したがって、ノッチフィルタを用いない場合に生じるｆｃｈｏｐ＋／−ｆＢおよびｆｃｈｏｐ＋／−ｆＢの高調波の雑音のベースバンドへの折り返しおよびこれらの目的の信号への混入を防止できるということは当業者に認識されよう。
【００４４】
図１２は、ノッチループフィルタ９０８およびノッチＦＩＲフィルタ１１０２のオーディオ用途における一実施形態の、実際の周波数スペクトルプロットを図示し、このとき、ｆＳ＝６．１４４ＭＨｚ、ｆＢ＝２５ｋＨｚ、また、ｆｃｈｏｐ＝ｆＳ／２である。
【００４５】
図１３は、多様な参照点におけるスイッチトキャパシタＤＡＣ５００の周波数応答を変調器‐ノッチフィルタ‐ＤＡＣ８００のノッチフィルタと併せて図示する。該ノッチフィルタは周波数ｆｃｈｏｐ＋／−ｆＢおよびｆｃｈｏｐ＋／−ｆＢの高調波の範囲内の周波数成分を減衰させ、周波数ｆｃｈｏｐ＝ｆＳ／２でチョッピングを行う。周波数軸および振幅は実際のスケールではなく、またスイッチトキャパシタＤＡＣ５００は、周波数領域内の参照点を目立たせるために簡略した図で示している。また、簡潔化のために、図１３は正の周波数のみを図示し、高調波は図示していないがそれらの基本周波数と同じように影響を受ける。オーディオ用途の実施形態において、入力信号源３０２からの目的の入力信号のベースバンドは０ＨｚからｆＢまでの帯域幅を有し、このときｆＢは約２５ｋＨｚである。
【００４６】
図１３は、ｆｃｈｏｐを中心とする減衰帯域を伴う場合と伴わない場合の、周波数ｆｃｈｏｐにおける雑音の寄生的折り返しの作用を図示する。参照点Ａ、Ｂ、Ｃ、およびＥにおいてチョッピングイベントが、図７に関する既述の説明と同様に生じる。上述のように、スイッチトキャパシタＤＡＣ５００などのＤＡＣに付随する非理想的特性の結果、チョッピング周波数ｆｃｈｏｐおよび高調波ならびに２ｆｃｈｏｐおよび高調波で寄生変調が生じ得る。周波数ｆｃｈｏｐおよび２ｆｃｈｏｐにおける寄生変調は、ｆｃｈｏｐ＋／−ｆＢおよび２ｆｃｈｏｐ＋／−ｆＢの範囲内の周波数を有する信号がベースバンドへ折り返され、目的の信号７０２に混ざる原因となる。周波数スペクトル１３０２は、ｆｃｈｏｐ＋／−ｆＢの範囲内の周波数で信号の減衰がない状態における量子化雑音７０４のベースバンドへの折り返しを図示している。折り返された量子化雑音は目的の信号７０２に混ざり、したがって、目的の信号７０２を破損する。
【００４７】
周波数スペクトル１３０４は、ノッチループフィルタ１００８またはノッチＦＩＲフィルタ１１０２などのノッチフィルタの存在によって生じる、周波数ｆｃｈｏｐ＋／−ｆＢの範囲内における量子化雑音７０４の減衰を図示している。周波数ｆｃｈｏｐ＋／−ｆＢの範囲内における雑音の減衰は、減衰の程度および減衰帯域に依存して、周波数ｆｃｈｏｐにおける寄生変調に起因する雑音の折り返しを減少させたり、あるいは防止したりする。上述のように、２ｆｃｈｏｐの折り返しに起因する目的の信号７０２の破損は、ｆｃｈｏｐ＝ｆＳ／２を設定して目的の信号７０２が目的の信号自体の上に折り返されるようにすることによって回避する。またノッチをｆｃｈｏｐの高調波に設定することもでき、これにより雑音のベースバンドへの折り返しを防ぐ。さらに、チョッピングを行う前に、他のいかなる寄生変調周波数、またはチョッピング中の雑音のベースバンドへの折り返しを防ぐ周波数でノッチフィルタを用いて雑音を減衰することができる。
【００４８】
したがって、本信号処理システムによれば、慎重に選定されたチョッピング周波数および／または寄生変調周波数付近の減衰帯域をもつノッチフィルタを用いて、目的のベースバンド内における雑音の大幅な減衰が実現する。
【００４９】
ここに開示する信号処理システムは、周知の集積部品、個別部品、あるいは集積部品と個別部品の組み合わせを用いて製造することができる。それに加え、プロセッサと組み合わせたソフトウェアを用いて、ノッチフィルタのような、本信号処理システムの機能を実装することができる。ここで開示される信号処理システムはここに開示されている以外の多種多様な部品と共に実装することができるということは当業者によって認識されよう。例えば、デジタル信号変調器は混合信号（アナログおよびデジタル）技術を用いて実装することもできる。それに加え、ノッチフィルタの減衰帯域は、例えば雑音のベースバンドへ折り返される雑音の許容量に依存して、ｆＢより高域に、ｆＢより低域に、またはｆＢに等しくなるように設定することができる。それに加え、マルチビットデルタシグマ変調器の代わりに１ビットデルタシグマ変調器を使用することを含む、ＤＡＣの多数の実装方法が可能である。マルチビット・スイッチトキャパシタ回路は、１ビットデルタシグマ変調器からのビットの集積を伴うマルチビット回路のままとすることができるし、あるいは１ビット回路にしてもよい。
【００５０】
本発明を詳細に説明してきたが、本発明に対する多様な変更、代替、および修正は、添付の特許請求の範囲によって定められる本発明の精神および範囲から逸脱することなく行うことができるということを理解されたい。例えば、ここで説明される信号処理システムの用途はオーディオ用途に限定されるものではない。
【図面の簡単な説明】
【００５１】
添付の図面を参照することによって、本発明はより良く理解され、本発明の多数の目的、特徴、および利点は当業者にとって明瞭となろう。複数の図面にわたって使用されている同一の参照番号は、同様の要素または類似の要素を示すものである。
【図１】図１（先行技術）は、増幅器およびチョッピング回路機構を図示する。
【図２】図２Ａ、２Ｂ、および２Ｃは、周波数領域における、図１の増幅器およびチョッピング回路機構に関連する信号を図示する。
【図３】図３は、デジタル入力信号のサンプリング周波数のおよそ２分の１の周波数で動作する、チョッピング回路機構を備えるデジタルアナログ変換器を含むデジタル信号処理システムを図示する。
【図４】図４は、チョッピング回路機構を有するスイッチトキャパシタ・デジタルアナログ変換器を備える、図３のデジタル信号処理システムを示す。
【図５】図５は、図４のスイッチトキャパシタ・デジタルアナログ変換器の実施形態を図示する。
【図６】図６は、図６のスイッチトキャパシタ・デジタルアナログ変換器に関連するクロックおよび制御信号を図示する。
【図７】図７は、図６のスイッチトキャパシタ・デジタルアナログ変換器の、多様な参照点における周波数応答を示す。
【図８】図８は、チョッピング周波数にノッチフィルタを備える図３のデジタル信号処理システムを図示する。
【図９】図９は、変調器の伝達関数に含まれるチョッピング周波数にノッチフィルタを備える、図８のデジタル処理システムの変調器を図示する。
【図１０】図１０は、図９のノッチフィルタを備える変調器の実施形態を図示する。
【図１１】図１１は、変調後でありＤＡＣ前であるデジタルノッチフィルタを備える図８のデジタル処理システムを図示する。
【図１２】図１２は、図１０および図１１のノッチフィルタの周波数応答を図示する。
【図１３】図１３は、図８のシステムのスイッチトキャパシタ・デジタルアナログ変換器の、ノッチフィルタをかける場合およびノッチフィルタをかけない場合の出力の周波数応答を示す。
【図１】
2006518131.tif 000007
【図２】
2006518131.tif 000008
【図３】
2006518131.tif 000009
【図４】
2006518131.tif 000010
【図５】
2006518131.tif 000011
【図６】
2006518131.tif 000012
【図７】
2006518131.tif 000013
【図８】
2006518131.tif 000014
【図９】
2006518131.tif 000015
【図１０】
2006518131.tif 000016
【図１１】
2006518131.tif 000017
【図１２】
2006518131.tif 000018
【図１３】
2006518131.tif 000019
【国際調査報告】
2006518131.tif 000020