(57)【要約】【解決手段】サブスレッショルドモードで動作しているMOSFETの温度および製造プロセスにおける変化を補償する。補償にはそのサブスレッショルドモードでも動作することができる少なくとも第２のMOSFETを備える回路を含む。第２のMOSFETの動作特性は第１のMOSFETのものとよく一致し、第２のMOSFETは同じ基板上に含まれていてもよい。【選択図】      図５
2006528476.tif 000002
【特許請求の範囲】
【請求項１】
ａ）入力と第１のMOSFETを有し、第１のMOSFETはサブスレッショルドモードで動作して、入力に適用される信号の指数関数である利得制御信号を発生させるように構成され、第１のMOSFETの動作はその温度または物理的構造の変化により影響を受ける利得制御回路と、
ｂ）利得制御信号によって制御される利得を有する可変利得増幅器と、
ｃ）第２のMOSFETを有し、第２のMOSFETはサブスレッショルドモードで動作し、第１のMOSFETの温度または物理的構造の変化による第１のMOSFETに対する影響を補償するように構成されている補償回路とを具備する増幅器。
【請求項２】
第２のMOSFETの動作特性が第１のMOSFETのものとよく一致している請求項１記載の増幅器。
【請求項３】
第２のMOSFETが第１のMOSFETとほぼ同じ温度変化を受けるように位置付けられている請求項２記載の増幅器。
【請求項４】
第２のMOSFETが第１のMOSFETと同じ基板上に位置付けられている請求項３記載の増幅器。
【請求項５】
第１のMOSFETの温度または物理的構造の変化による第１のMOSFETの動作に対する影響が、この変化に対してほぼ線形に変化する成分を含み、補償回路がこの成分を補償するように構成されている請求項２記載の増幅器。
【請求項６】
線形に変化する成分が第１のMOSFETの飽和電流を含む請求項５記載の増幅器。
【請求項７】
補償回路が、利得制御回路に接続されかつ第１のMOSFETの温度または物理的構造の変化のほぼ線形関数としてオフセット電圧を発生させるように構成されているオフセット電圧回路を備える請求項５記載の増幅器。
【請求項８】
オフセット電圧回路が基準電流のほぼ一定の電源を含む請求項７記載の増幅器。
【請求項９】
基準電流のほぼ一定の電源がバンドギャップ回路を含む請求項８記載の増幅器。
【請求項１０】
第１のMOSFETの温度または物理的構造の変化による第１のMOSFETの動作に対する影響が、この変化に対してほぼ指数関数的に変化する成分を含み、補償回路がこの成分を補償するように構成されている請求項２記載の増幅器。
【請求項１１】
指数関数的に変化する成分が熱電圧ＶTを含む請求項１０記載の増幅器。
【請求項１２】
ほぼ指数関数的に変化する成分が、経験的に決定された、プロセス依存の第１のMOSFETの係数ｎを含む請求項１０記載の増幅器。
【請求項１３】
利得制御回路が可変抵抗器への入力により制御される抵抗を持つ可変抵抗器を備え、補償回路が可変抵抗器の入力に接続されている請求項１０記載の増幅器。
【請求項１４】
補償回路はそのサブスレッショルドモードで動作するよう構成されている第３のMOSFETと可変抵抗器とを備え、第３のMOSFETの動作特性は第１のMOSFETのものとよく一致している請求項１３記載の増幅器。
【請求項１５】
第２および第３のMOSFETが電流ミラー回路に接続されている請求項１４記載の増幅器。
【請求項１６】
補償回路が第１のMOSFETの温度と物理的構造の両方の変化による第１のMOSFETに対する影響を補償するように構成されている請求項１記載の増幅器。
【請求項１７】
ａ）入力と第１のMOSFETを有し、第１のMOSFETはサブスレッショルドモードで動作して、入力に適用される信号の指数関数である利得制御信号を発生させ、第１のMOSFETの動作はその温度または物理的構造の変化により影響を受ける手段と、
ｂ）利得制御信号によって制御される利得を提供する手段と、
ｃ）第２のMOSFETを有し、第２のMOSFETはサブスレッショルドモードで動作し、第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償する手段とを具備する増幅器。
【請求項１８】
ａ）入力と第１のMOSFETを有し、第１のMOSFETはサブスレッショルドモードで動作して、入力に適用される信号の指数関数である信号を発生させるように構成され、第１のMOSFETの動作はその温度または物理的構造の変化により影響を受ける回路と、
ｂ）第２のMOSFETを有し、第２のMOSFETはサブスレッショルドモードで動作して、第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償するように構成され、第２のMOSFETは第１のMOSFETとよく一致した動作特性を有し、第１のMOSFETと同じ基板上に位置付けられている補償回路とを具備する補償された指数回路。
【請求項１９】
ａ）そのサブスレッショルドモードで動作するように構成されている第１のMOSFET、入力および出力を有する第１の回路と、
ｂ）第２のMOSFETを有し、第２のMOSFETはサブスレッショルドモードで動作して、第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償するように構成されている補償回路とを具備する補償されたMOSFET回路。
【請求項２０】
ａ）３つすべてのMOSFETはよく一致した動作特性を有し、同じ基板上に共に位置付けられ、それらのサブスレッショルドモードで動作するように構成されている第１、第２および第３のMOSFETと、
ｂ）第１のMOSFETのゲートと通じるように構成され、第２のMOSFETと通じるように構成されている制御入力を有する第１の可変抵抗器と、
ｃ）第２および第３のMOSFETと通じるように構成され、第２のMOSFETと通じるように構成されている制御入力を有する第２の可変抵抗器と、
ｄ）第２および第３のMOSFETと通じるように構成されている電流ミラー回路とを具備する補償されたMOSFET回路。
【請求項２１】
ａ）第２の可変抵抗器は第２および第３のMOSFETのゲートと通じるように構成され、
ｂ）電流ミラー回路は第２および第３のMOSFETのドレインと通じるように構成され、
ｃ）第１および第２の可変抵抗器の範囲と制御入力レベルがほぼ同じである請求項２０記載の補償されたMOSFET回路。
【請求項２２】
ａ）共によく一致した動作特性を有し、同じ基板上に共に位置付けられ、それらのサブスレッショルドモードで動作するように構成されている第１および第２のMOSFETと、
ｂ）第１のMOSFETのゲートと通じるように構成されている抵抗器と、
ｃ）第２のMOSFETのゲートおよびドレインと通じるように構成されている定電流回路とを具備する補償されたMOSFET回路。
【請求項２３】
第２のMOSFETがダイオードとして構成されている請求項２２記載の補償されたMOSFET回路。
【請求項２４】
ｄ）サブスレッショルドモードで動作し、増幅を提供するように構成され、動作がその温度および物理的構造の変化による影響を受ける第１のMOSFETと、
ｅ）それぞれ、サブスレッショルドモードで動作するように構成され、第１のMOSFETとよく一致した動作特性を有し、第１のMOSFETと非常に近く位置付けられている第２、第３および第４のMOSFETを有し、第２のMOSFETは第１のMOSFETに接続されているオフセット電圧回路の一部を形成し、第３および第４のMOSFETは電流ミラーと第１のMOSFETとに接続されている補償回路とを具備する増幅器。
【発明の詳細な説明】
【分野】
【０００１】
本出願はMOSFET回路、指数回路およびCDMA通信システムに関する。
【背景】
【０００２】
CDMA通信システムは一般的に、移動セル電話機やこれに類する物のような各種の加入者局と通信する１つ以上の基地局を含む。各基地局はいくつかの加入者局からの信号を同時に受信することが多い。
【０００３】
これらの信号間の干渉を最小限にするために、各加入者局からの送信信号の電力レベルは、その受信信号強度が同じ基地局での他の信号の信号強度とほぼ等しくなるように調節されることが多い。加入者局と基地局間の距離が変化するのにしたがって受信信号強度が変化することが多いため、この調節は大抵頻繁に行われる。
【０００４】
これを達成するため、基地局は一般的に受信電力レベルを測定し、それを望ましい電力レベルと比較し、必要とされる電力レベルを示す信号を加入者局に伝える。加入者局は信号を受信し、その出力電力レベルをそれに応じて調節する。
【０００５】
可変利得増幅器は加入者局でその出力電力レベルの必要とされる調節を実現するために使用されることが多い。加入者局出力電力レベルを指数的に、または技術的に知られているように「ｄＢで線形」に、調節するのが望ましいことが多い。結果として、出力電力レベルまたは可変利得増幅器の電力利得を線形的に調整する利得信号は、基地局から伝えられた電力レベル信号の指数にしたがって変化する必要がある。
【０００６】
指数計算はデジタルの領域で実現可能である。１つのアプローチはメモリ中にテーブルを作成してそのテーブルを参照することであり、テーブルは１組の電力レベル信号を必要とされる利得信号にそれぞれマッピングする。しかしながら、そのようなマップは、相当なメモリ空間を必要とする。
【０００７】
デジタルの領域ではアルゴリズムが代わりに使用される。そのようなアルゴリズムはしかしながら、プログラミング、プログラムとその動作のためのメモリ、処理時間を要求する。
【０００８】
マップまたはアルゴリズムのいずれを使用するにせよ、デジタルの領域で計算を行う際のさらなる問題は、デジタルアナログコンバータ（“DAC”）が必要とされ、可変利得増幅器を制御するために必要なアナログ信号にデジタル出力を変換することが多いことである。電力レベル信号と必要な増幅器利得との間の指数関係は同じ電力レベル信号の増分変化を必要とし、電力レベル信号のより低いレベルにおいて、出力電力レベルに漸進的により少量の増分変化を発生させることが多い。これらの非常に少量の増分変化が正確であることを保証するために、高分解能のDACが必要とされることが多く、これは高価となることがある。
【０００９】
MOSFETはまた、それらの（「弱反転」モードとしても知られている）サブスレッショルドモードで動作するとき、指数関数を提供することで知られている。サブスレッショルドモードでの動作はMOSFETのゲートへ送出される電圧の範囲が完全にMOSFETをターンオンさせるために必要なMOSFETのスレッショルド電圧を下回ることを意味する。しかしながら、この指数関数はMOSFETの温度の関数として、そしてMOSFETの製造中に発生する構造的変化の関数として、幅広く変化することが知られている。結果として、MOSFETはCDMA加入者局において指数関数を正確に実行するための優良な候補とは考えられていない。
【発明の開示】
【概要】
【００１０】
１つの観点は、入力と第１のMOSFETとを有する利得制御回路を含んでいてもよい増幅器であり、第１のMOSFETはサブスレッショルドモードで動作して、入力に適用される信号の指数関数である利得制御信号を発生させるように構成されている。
【００１１】
第１のMOSFETの動作はその温度または物理的構造の変化による影響を受ける。
【００１２】
増幅器は利得制御信号によって制御される利得を有する可変利得増幅器を含んでいてもよい。
【００１３】
増幅器はまた、サブスレッショルドモードで動作しかつ第１のMOSFETの温度または物理的構造の変化の第１のMOSFETに対する影響を補償するように構成されている第２のMOSFETを有する補償回路を含んでいてもよい。
【００１４】
他の観点は、入力と第１のMOSFETとを有する手段を含んでいてもよい増幅器であり、第１のMOSFETはサブスレッショルドモードで動作して、入力に適用される信号の指数関数である利得制御信号を発生させる。
【００１５】
第１のMOSFETの動作はその温度または物理的構造の変化による影響を受ける。
【００１６】
増幅器はまた、利得制御信号により制御される利得を提供する手段を含んでいてもよい。
【００１７】
増幅器はまた、サブスレッショルドモードで動作しかつ第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償する第２のMOSFETを有する手段を含んでいてもよい。
【００１８】
他の観点は、入力と第１のMOSFETとを有する回路を含んでいてもよい補償された指数回路であり、第１のMOSFETはサブスレッショルドモードで動作し、入力に適用される信号の指数関数である信号を発生させるように構成されている。
【００１９】
第１のMOSFETの動作はその温度または物理的構造の変化による影響を受ける。
【００２０】
回路は、サブスレッショルドモードで動作しかつ第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償するように構成されている第２のMOSFETを有する補償回路を含んでいてもよい。
【００２１】
第２のMOSFETは、第１のMOSFETとよく一致している動作特性を有し、第１のMOSFETと同じ基板上に位置付けられてもよい。
【００２２】
他の観点は、そのサブスレッショルドモードで動作するよう構成されている第１のMOSFETと、入力と、出力とを有する第１の回路を含んでいてもよい補償されたMOSFET回路である。
【００２３】
回路は、サブスレッショルドモードで動作しかつ第１のMOSFETの温度または物理的構造の変化の第１のMOSFETにおける影響を補償するように構成されている第２のMOSFETを有する補償回路を含んでいてもよい。
【００２４】
他の観点は、第１、第２および第３のMOSFETを含んでいてもよい補償されたMOSFET回路である。
【００２５】
３つすべてのMOSFETはよく一致している動作特性を有し、同じ基板上に共に位置付けられ、それらのサブスレッショルドモードで動作するように構成されていてもよい。
【００２６】
回路は、第１のMOSFETのゲートと通じるように構成されかつ第２のMOSFETと通じるように構成されている制御入力を有する第１の可変抵抗器を含んでいてもよい。
【００２７】
回路は、第２および第３のMOSFETと通じるように構成されかつ第２のMOSFETと通じるように構成されている制御入力を有する第２の可変抵抗器を含んでいてもよい。
【００２８】
回路は、第２および第３のMOSFETと通じるように構成されている電流ミラー回路を含んでいてもよい。
【００２９】
他の観点は、第１および第２のMOSFETを含んでいてもよい補償されたMOSFET回路である。
【００３０】
両者はよく一致した動作特性を有し、同じ基板上に共に位置付けられ、それらのサブスレッショルドモードで動作するように構成されていてもよい。
【００３１】
回路は、第１のMOSFETのゲートおよび第２のMOSFETのドレインと通じるように構成されている抵抗器を含んでいてもよい。
【００３２】
回路は、第２のMOSFETのゲートおよびドレインと通じるように構成されている定電流回路を含んでいてもよい。
【００３３】
他の実施形態は以下の詳細な説明から当業者に容易に明らかになることを理解すべきである。例示のために、実施形態だけが示されて説明されている。気付くように、他の多くのおよび異なる実施形態が存在し、この特許出願でクレームされているものの精神および範囲からすべて逸脱することなく、説明した詳細は他のさまざまな点で修正をすることができる。したがって、図と詳細な説明は本質的に例示として考えるべきものであり、制約的なものではない。  
観点は例のために添付している図に描かれており、限定のためではない。
【詳細な説明】
【００３４】
以下に添付図と共に述べられる詳細な説明は、例示的な実施形態の説明を意図するものであり、実施されうる唯一の実施形態を示すことを意図していない。本説明で用いられる「例示的な」という用語は「例、事例、図解として働く」ということを意味しており、他の実施形態より好ましい、または有利であると必ずしも解釈するべきではない。詳細な説明は完全な理解を提供する目的で、特定の詳細を含んでいる。しかしながら、当業者によって明らかになるように、これらの特定の詳細はすべてが本質的であるわけではない。いくつかの事例では、ある概念をよりよく図解するため、よく知られた構造と装置がブロック図で示されている。
【００３５】
図１は電力レベル信号にしたがって増幅された情報信号を発生させる増幅器のブロック図である。
【００３６】
図１に示されるように、情報信号は通信ライン３上を通って可変利得増幅器１に向けられる。可変利得増幅器１の利得は可変利得増幅器の利得入力５に利得制御回路７から伝えられる利得信号により制御される。可変利得増幅器は出力９を含み、出力９はその利得入力５において受け取られた利得信号にしたがって増幅された情報信号を伝える。増幅された情報信号は利得信号のレベルによって乗算された情報信号に比例する。
【００３７】
可変利得増幅器１により処理される情報信号はオーディオ、ビデオ、データ、他のタイプの情報、またはこれらのタイプの情報の混合を含むベースバンド信号である。情報は代わりにデジタルフォーマットまたは他の何らかのフォーマットであってもよい。セル電話機やこれに類する物のような加入者局が送信したい情報、またはコンピュータのような他のソースからの情報であってもよい。
【００３８】
可変利得増幅器１により伝えられる増幅された情報信号は望ましい電力レベルのものでないかもしれない。それはまた、望ましいフォーマットでないかもしれない。いずれのケースでも、変調器や電力増幅器のような付加的な回路が含まれる。
【００３９】
利得制御回路７は、通信ライン５における出力を通信ライン入力１１における信号の指数にすることによって、その入力１１における電力レベル信号を、可変利得増幅器１に伝えられる利得信号に変換する。当然のことながら、技術的によく理解されているように、指数関数は電子および計算システムが精密に正確な計算および変換を行うことが頻繁に不可能になることから、ある程度精度に欠ける。
【００４０】
図１で示されるシステムに、利得制御回路７を含めることの最終効果は、可変利得増幅器１から通信ライン９を通って発せられる増幅された情報信号の電力レベルが、通信ライン１１を通って利得制御回路７に伝えられる電力レベル信号の要求を満たすことを保証することである。
【００４１】
利得制御回路７によって実現される指数関数は、利得制御回路７の動作する温度変化を含む、さまざまな理由により、その正確さと精度において変化する。製造プロセスの変化によりもたらされる、利得制御回路７で使用される構成要素の物理的構造の変化も、これらの不正確さに寄与しうる。
【００４２】
補償回路１３が含まれ、利得制御回路７に補償を提供して、不正確さを最小にする。補償回路１３は温度変化、プロセスの変化、または他の要因に起因する変化によってもたらされる不正確さを最小にするようにのみ構成されている。補償回路１３はまた、これらの変化のすべてとともに、それらの何らかの組み合わせを補償するように構成されている。通信ライン１５を通って利得制御回路７と通じているように示されているが、補償回路１３は補償機能を依然として提供している間、代わりにあるいは加えて、可変利得増幅器１および／または図１に示されるブロック図が使用されているシステム中の他の何らかの構成要素と通じることができるということを理解すべきである。
【００４３】
図２は指数関数を提供する回路の図である。図２は図１に示される利得制御回路７の１つの例である。
【００４４】
図２に図示されているように、MOSFET２１は電力レベル信号に接続されたそのゲート２３を有する。この信号は変数ＩPLによってシンボル化されているように図２において図示され、電力レベル信号が望ましい電力レベルに比例している電流によって表現されていることを示す。抵抗器２５が電力レベル信号とグランドに接続されている。MOSFET２１のソースもグランドに接続され、MOSFET２１のドレイン２９は図２にＩGとして表現される必要とされる利得信号を調整し、利得信号が必要とされる利得に比例している電流であることを示す。
【００４５】
最大時であっても、MOSFET２１のスレッショルド電圧、すなわちMOSFET２１がその「強反転」モードでターンオンする電圧として知られるものを超えるMOSFET２１のゲート上電圧を発生させないように、電力レベル信号ＩPLのレベルがセットされる。このモードで動作するとき、すなわちMOSへの入力電圧がそのスレッショルド電圧を下回るように維持されるとき、MOSFETはその「弱反転」モードとしても知られている、そのサブスレッショルドモードにあると言われる。このモードでは、周知のとおり、出力電流ＩGはおおむね下記の式に準拠している。
【００４６】
【数１】
2006528476.tif 000003
【００４７】
式（１）ではＩOはMOSFET２１の飽和電流を表しており、そのゲートからソースへの電圧が０であるとき、そのドレインからそのソースを通って伝わる電流を意味する。ＩOは通常MOSFETトランジスタのサイズに比例する。Ｒは抵抗器２５の値であり、ｎは経験的に決定された、プロセス依存の係数であり、ＶTは一般的にｋＴ／ｑに等しい熱電圧である。ｋはボルツマン定数（１．３８Ｘ１０-23ＪＫ-1）であり、Ｔはケルビン単位での温度であり、ｑは電子の電荷（１．６０２Ｘ１０-19Ｃ）である。
【００４８】
電力レベル信号と利得信号が図２で電流によって表現されているように図示されているが、当然ながら、これらの信号は電圧により、または他の何らかのタイプのアプローチにより表現できるということを理解すべきである。回路での適切な調整は当然ながら必要とされ、また当業者の技術の範囲で容易に提供される。当然ながら、図２の回路は例示の目的のみに供されており、広範囲の異なるさまざまな回路も指数関数を提供するために使用できることも理解すべきである。
【００４９】
変数ＩO、ｎおよびＶTは定数のように見えるが、それらは変化を受けることが多い。ＩO、ｎおよびＶTは、例えば温度でドリフトする恐れがある。ＩOとｎの値はまた、MOSFET２１の製造のために使用されるプロセスの変化によりもたらされるMOSFET２１の物理的構造の変化によって影響を受ける。
【００５０】
これらの変化は、次に、図２の回路により提供される指数関数の正確性の悪化をもたらすことが多い。実際に、想定される変化は大きなものであったので、図２での説明に関連して参照したMOSFET指数回路を使用してCDMA加入者局の可変利得増幅器を制御することは以前に誰も提案してこなかったと思われる。
【００５１】
図３は飽和電流ＩOの変化を補償する回路に接続された、指数関数を提供する回路の図である。図３は図１の利得制御回路７と補償回路１３の１つの例である。
【００５２】
図２に示されるMOSFET２１および抵抗器２５は図３にも存在している。電力レベル信号ＩPLおよび利得信号ＩGも、それぞれMOSFET２１のゲート２３とドレイン２９に接続されている。しかしながら、図３では、補償回路３１が加えられている。後述するように、補償回路３１は上記式（１）の線形項の変化、すなわち、この例では飽和電流ＩOの変化を補償する。
【００５３】
補償回路３１の構成要素の１つは、そのドレイン３７に接続されたそのゲート３５を有するダイオードとして構成されたMOSFET３３である。定電流源３９もMOSFET３３のドレイン３７に接続されている。よく知られている通り、定電流源はほぼ定電流を提供する回路である。１つの実施形態では、定電流源３９は定バンドギャップ電流出力を有するバンドギャップ回路である。定電流源３９から流れる定電流は、図３でＩCとして示されている。
【００５４】
定電流源３９のレベルは、MOSFET３３のゲート３５上の電圧がMOSFET３３のスレッショルド電圧を超えず、したがって、MOSFET３３がそのサブスレッショルドモードまたは弱反転モードで動作するようにセットされている。
【００５５】
MOSFET３３からの出力はまた、高利得増幅器４３の反転入力４１に伝えられる。増幅器４３の出力は抵抗器２５のより低い側に接続されたMOSFET４５に伝えられる。高利得増幅器４３の非反転入力４７は、MOSFETのドレイン４９に接続されている。
【００５６】
当業者によって明らかであるように、MOSFET４５のドレイン４９は、図３でＶREFと称された電圧を伝え、これはMOSFET３３のドレイン３７上の電圧をぴったりと追跡する。
【００５７】
補償回路３１の最終効果は、MOSFET２１の飽和電流ＩOの変化を補償するオフセット電圧ＶREFを発生させることである。次の数学的解析はこれが事実であることを示す。
【００５８】
ＩCのごくわずかしかMOSFET３３のゲート３５、または増幅器４３への反転入力４１を通って伝わらないので、MOSFET３３のドレイン３７を通って伝わる電流は、本質的にＩCと等しい。したがって、MOSFET３３がそのサブスレッショルドモードで動作していると仮定すると次の近似が真となる。
【００５９】
【数２】
2006528476.tif 000004
【００６０】
ＩO、ｎおよびＶTは、それらが図２と式（１）に関して上記で説明されたときと同じ意味を持っている。すなわちＩOはMOSFET３３の飽和電流であり、ｎは経験的に決定された、プロセス依存のMOSFET３３の係数であり、ＶTは熱電圧である。
【００６１】
MOSFET３３の動作特性はMOSFET２１のものとよく一致している。同様に、MOSFET３３の温度はほぼ、MOSFET２１の温度と同じレベルに維持される。これらの近い一致は同じ基板上にMOSFET２１とMOSFET３３を製造することにより促進される。これらの近い一致が維持されるとき、MOSFET３３に対するｎおよびＶTの値はMOSFET２１に対するそれらとほぼ同じとなる。加えて、MOSFET３３とMOSFET２１が同じサイズを持ち、よって同じＩOの値を持つと仮定することで、次の解析が単純化される。
【００６２】
MOSFET２１からの利得信号ＩGは以下のように表される。
【００６３】
【数３】
2006528476.tif 000005
【００６４】
この式では、ＩPL、ＩGおよびＲは、それらが図２と式（１）に関して上記で説明したときに持っていた意味を持っている。
【００６５】
指数の分配特性を用いると、式（３）は下記のようにも表すことができる。
【００６６】
【数４】
2006528476.tif 000006
【００６７】
式（４）では、
【数５】
2006528476.tif 000007
からなる右における項の一部は式（２）のＩCと等しいように設定される。この代入を行うと、次の関係となる。
【００６８】
【数６】
2006528476.tif 000008
【００６９】
式（５）から理解できるように、利得信号ＩGは今ＩOから独立している。したがって、温度やプロセスの変化によるＩOの変化はもはや実質的に利得信号ＩGに影響を及ぼさない。線形項ＩO上のこれら変化の影響はこのようにして補償回路３１によって補償される。
【００７０】
当然ながら、その補償機能から大きく逸脱することなく、補償回路３１の広範囲なさまざまな種類の変形を作れることを理解すべきである。例えば、MOSFET３３とMOSFET２１は異なるサイズを持ち、MOSFET３３とMOSFET２１とのサイズ比で式（５）を乗算することにより、式（５）を修正してもよい。しかしながら、温度やプロセスの変化によるＩOの変化の影響は、依然として補償される。
【００７１】
図４はプロセス依存の係数ｎと熱電圧ＶTの変化に対する補償を提供する回路の図である。図４は図１の補償回路１３の他の例である。
【００７２】
後述の説明から明らかになるように、図４の目的の１つは、図２および３に示される抵抗器２５の値Ｒを調節する補償信号を発生させて、プロセス依存の係数ｎと熱電圧ＶTの変化を補償することである。この回路は補完的な構成で接続されているMOSFET４１とMOSFET４３を含み、それらそれぞれのドレイン４６および４７は電流ミラー回路４９に接続されている。周知のように、電流ミラー回路４９のような電流ミラー回路は、ほぼ等しい電流を発生させて、２つの分かれた通路上に伝える回路である。
【００７３】
図４の回路はまた、可変抵抗器４９を含んでいる。可変抵抗器の１つの終端５１は電圧基準ＶREFに接続されている。電圧基準ＶREFは図３に示され上で説明したＶREFと同じである。電圧基準ＶREFはMOSFET４１のゲート５５にも伝えられる。
【００７４】
可変抵抗器４９の他端５７は電流基準ＩREFに接続されている。ＩREFもMOSFET４３のゲート５９に伝えられる。
【００７５】
周知のように、可変抵抗器４９のような可変抵抗器は、制御信号の関数として変化する抵抗を提供するデバイスまたは回路である。１つの実施形態では、可変抵抗器４９はそのトリオード領域内で動作するMOSFETである。図４に示される可変抵抗器４９のケースでは、可変抵抗器４９を制御するために使用される制御信号５９はMOSFET４３のドレイン４７から来る。可変抵抗器４９の抵抗を制御するために使用されるのと同じ信号は必要とされる補償信号として図４の回路から伝えられる（この補償信号の使用は以下に図５と関連して説明する）。
【００７６】
上で説明したように、図３の回路は飽和電流ＩOの変化を補償する。これは、プロセス依存の係数ｎと熱電圧ＶTの変化を補償しないまま残す。
【００７７】
プロセス依存の係数ｎと熱電圧ＶTに対する補償を提供するためのアプローチの１つは、図２および３に抵抗器２５として示される抵抗Ｒの値をｎとＶTの変化に比例して変化させることである。もしこれが起こると、ＲでのｎとＶTの変化は、式（１）の分母におけるｎとＶTの変化を相殺する。これは、図４に示された回路の目的の１つである。
【００７８】
この達成は、数学的に下記のように示すことができる。
【００７９】
MOSFET４１を流れる電流Ｉ1は下記のように表現することができる。
【００８０】
【数７】
2006528476.tif 000009
【００８１】
この式では、ｋはMOSFET４１とMOSFET４３とのサイズ比を表している。ｋＩOはMOSFET４１の飽和電流であり、それらのサイズの違いによってMOSFET４３のＩOよりもｋ倍大きい。
【００８２】
MOSFET４３を流れるＩ2は下記のように表すことができる。
【００８３】
【数８】
2006528476.tif 000010
【００８４】
指数の分配特性を用いると、式（７）は下記のようにも表すことができる。
【００８５】
【数９】
2006528476.tif 000011
【００８６】
電流ミラー回路４９が適切に動作するならば、Ｉ1はＩ2と等しくなる。これは次のことを意味する。
【００８７】
【数１０】
2006528476.tif 000012
【００８８】
したがって、
【数１１】
2006528476.tif 000013
【００８９】
Ｒに対してこの式を解くと、
【００９０】
【数１２】
2006528476.tif 000014
【００９１】
図４に示される回路によって提供される負のフィードバックは、Ｒの値を変化させて正しくすることによって、温度やプロセスの変化にもかかわらず、前述の式が常に正しいことを保証する。
【００９２】
図４の回路は、ｎＶTに対して必要とされる比例関係を可変抵抗器４９（Ｒ）に与える。
【００９３】
図５は飽和電流、プロセス依存の係数および熱電圧の変化を補償する回路に接続された指数関数を提供する回路の図である。図５は図４の回路により提供される補償を図２に示される利得制御回路に導入するための１つの技術の例示も含んでいる。
【００９４】
本質的に、図５は図２−４に示される回路の組み合わせを表し、したがって図１に示される増幅器の他の例を表す。図３に示される補償回路３１が同一形態で図５に存在していてもよい。
【００９５】
補償回路５１は本質的に図４に示される補償回路と同一である。しかしながら、図４の電流ミラー４９ならびにMOSFET４１およびMOSFET４３は、図５において高利得オフセット増幅器５３の単純化されたフォーマットで図示されている。図４に示される可変抵抗器４９も図５の構成において使用されてもよい。図４の補償信号は図５において可変抵抗器５５に伝えられるものとして示されている。可変抵抗器５５は、その抵抗値がその制御入力５７に伝えられる信号によって変化することを除いて、本質的に図２および３に示される抵抗器２５と同一である。
【００９６】
可変抵抗器４９および可変抵抗器５５は同じタイプのものであってもよい。MOSFET２１、３３、４１および４３も同じタイプのものであり、よく一致した動作特性を持ち、同一基板上に共に位置付けられており、サブスレッショルドモードで動作する。
【００９７】
ＩREFは電力レベル信号ＩPLの最大予測値とほぼ等しいようにセットされる。
【００９８】
そのように構成されたとき、利得信号ＩGは変数ＩO、ｎおよびＶTの変化から独立するようになる。
【００９９】
これは次の数学的解析からも理解することができる。
最初に、次の式はＩGを定義し、Ｒは可変抵抗器４９および５５の値である。
【０１００】
【数１３】
2006528476.tif 000015
【０１０１】
式（１２）は式（２）で前述したような
【数１４】
2006528476.tif 000016
をＩCに代入することにより単純化され、下記のような結果となる。
【０１０２】
【数１５】
2006528476.tif 000017
【０１０３】
上の式（１１）からのＲの値も代入することができ、下記のような結果となる。
【０１０４】
【数１６】
2006528476.tif 000018
【０１０５】
式（１４）から理解できるように、ＩGはＩO、ｎおよびＶTの温度およびプロセスの変化から独立している。式（１４）のＩC、ｌｎＫおよびＩREFは定数である。したがって、温度およびプロセスの変化から独立して、ＩGとＩPLとの間の望ましい指数関係が提供される。
【０１０６】
さまざまな実施形態の提供されている説明は当業者が特許請求の範囲に述べられている技術を作り使用できるようにする。これらの実施形態に対するさまざまな修正は当業者に容易に明らかになるであろう。この説明に規定されている一般的な原理は特許請求の範囲に述べられている技術の精神および範囲を逸脱することなく、他の実施形態に適用することができる。
【０１０７】
例えば、特許請求の範囲で述べた技術は、CDMAセルラ電話システムに必ずしも限定されない。それはまた、指数回路にも必ずしも限定されない。要するに、本願は示されて説明されている実施形態に限定されているものではなく、開示され、特許請求の範囲に述べられている原理および新規な特徴と矛盾しない最も広い範囲にしたがうものである。
【図面の簡単な説明】
【０１０８】
【図１】図１は、電力レベル信号にしたがって増幅された情報信号を発生させる増幅器のブロック図である。
【図２】図２は、指数関数を提供する回路図である。
【図３】図３は、MOSFET飽和電流の変化に対する補償を提供する回路に接続された指数関数を提供する回路図である。
【図４】図４は、プロセス依存の係数ならびに熱電圧の変化に対する補償を提供する回路図である。
【図５】図５は、飽和電流、プロセス依存の係数および熱電圧の変化に対する補償を提供する回路に接続された指数関数を提供する回路図である。
【図１】
2006528476.tif 000019
【図２】
2006528476.tif 000020
【図３】
2006528476.tif 000021
【図４】
2006528476.tif 000022
【図５】
2006528476.tif 000023
【国際調査報告】
2006528476.tif 000024
2006528476.tif 000025
2006528476.tif 000026
2006528476.tif 000027
2006528476.tif 000028