(57)【要約】本願に記載のＲＭＳ／ＤＣコンバータシステムは、伝達関数リプルを有し入力信号を受け取り増幅器出力信号を出力する可変利得増幅器と、増幅器出力信号を受け取り検出器出力信号を出力する検出器と、検出器出力信号を受け取り交流成分を含む誤差増幅器出力信号を出力する誤差増幅器と、交流成分を含む帰還信号が可変利得増幅器に供給されるよう誤差増幅器の出力部及び可変利得増幅器に接続された帰還回路と、を備え、帰還信号中の交流成分によりＲＭＳ／ＤＣコンバータシステム全体としての伝達関数リプルを抑えるものである。
2006514810.tif 000002
【特許請求の範囲】
【請求項１】
伝達関数リプルを有し入力信号を受け取り増幅器出力信号を出力する可変利得増幅器と、
増幅器出力信号を受け取り検出器出力信号を出力する検出器と、
検出器出力信号を受け取り交流成分を含む誤差増幅器出力信号を出力する誤差増幅器と、
交流成分を含む帰還信号が可変利得増幅器に供給されるよう誤差増幅器の出力部及び可変利得増幅器に接続された帰還回路と、
を備え、帰還信号中の交流成分によりＲＭＳ／ＤＣコンバータシステム全体としての伝達関数リプルを抑えるＲＭＳ／ＤＣコンバータシステム。
【請求項２】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、検出器出力信号が交流成分を含むＲＭＳ／ＤＣコンバータシステム。
【請求項３】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、誤差増幅器が、直流成分及び交流成分を含む基準信号を受け取るための基準信号入力部を有するＲＭＳ／ＤＣコンバータシステム。
【請求項４】
請求項３記載のＲＭＳ／ＤＣコンバータシステムであって、基準信号中の交流成分が低周波正弦波信号を含むＲＭＳ／ＤＣコンバータシステム。
【請求項５】
請求項３記載のＲＭＳ／ＤＣコンバータシステムであって、基準信号中の交流成分が雑音を含むＲＭＳ／ＤＣコンバータシステム。
【請求項６】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、誤差増幅器出力信号がＲＣ出力回路を介しＲＭＳ／ＤＣコンバータシステムから出力されるＲＭＳ／ＤＣコンバータシステム。
【請求項７】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、誤差増幅器が、誤差増幅器出力信号が交流成分を含み得ることとなるよう選択されたキャパシタを有するＲＭＳ／ＤＣコンバータシステム。
【請求項８】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、検出器出力信号が電流信号であるＲＭＳ／ＤＣコンバータシステム。
【請求項９】
請求項１記載のＲＭＳ／ＤＣコンバータシステムであって、基準電圧信号を自乗し平均する機能を少なくとも提供する基準ＲＭＳ回路に対し、交流成分を含む基準電圧信号が印加されるＲＭＳ／ＤＣコンバータシステム。
【請求項１０】
請求項９記載のＲＭＳ／ＤＣコンバータシステムであって、基準電圧信号中の交流成分が高周波正弦波信号を含むＲＭＳ／ＤＣコンバータシステム。
【請求項１１】
請求項９記載のＲＭＳ／ＤＣコンバータシステムであって、基準電圧信号中の交流成分が白色雑音を含むＲＭＳ／ＤＣコンバータシステム。
【請求項１２】
伝達関数リプルを有し入力信号を受け取り増幅器出力信号を出力する可変利得増幅器と、
増幅器出力信号を受け取り検出器出力信号を出力する検出器と、
検出器出力信号及び基準信号を受け取り交流成分を含む誤差増幅器出力信号を出力する誤差増幅器であって、誤差増幅器の出力部と誤差増幅器の入力部のうち検出器出力信号を受け取るための入力部とを結ぶ増幅器帰還回路を有する誤差増幅器と、
交流成分を含む帰還信号が可変利得増幅器に供給されるよう誤差増幅器の出力部及び可変利得増幅器に接続された帰還回路と、
を備え、帰還信号中の交流成分によりＲＭＳ／ＤＣコンバータシステム全体としての伝達関数リプルを抑えるＲＭＳ／ＤＣコンバータシステム。
【請求項１３】
請求項１２記載のＲＭＳ／ＤＣコンバータシステムであって、増幅器帰還回路が、そのキャパシタンスが約５００ｐＦ未満という比較的小容量のキャパシタを有するＲＭＳ／ＤＣコンバータシステム。
【請求項１４】
請求項１２記載のＲＭＳ／ＤＣコンバータシステムであって、基準信号たる基準電圧信号が、基準電圧信号を自乗し平均する機能を少なくとも提供する誤差増幅器に、印加されるＲＭＳ／ＤＣコンバータシステム。
【請求項１５】
請求項１４記載のＲＭＳ／ＤＣコンバータシステムであって、基準電圧信号が高周波交流成分を含むＲＭＳ／ＤＣコンバータシステム。
【請求項１６】
請求項１５記載のＲＭＳ／ＤＣコンバータシステムであって、基準電圧信号中の交流成分が雑音を含むＲＭＳ／ＤＣコンバータシステム。
【請求項１７】
入力信号を受け取り伝達関数リプルを有する可変利得増幅器により増幅器出力信号を発生させるステップと、
増幅器出力信号を受け取り検出器出力信号を発生させるステップと、
検出器出力信号を受け取り誤差増幅器により交流成分を含む誤差増幅器出力信号を発生させるステップと、
交流成分を含む帰還信号が可変利得増幅器に供給されるよう誤差増幅器出力信号を可変利得増幅器に供給するステップと、
を有し、帰還信号中の交流成分によりＲＭＳ／ＤＣコンバータシステム全体としての伝達関数リプルを抑えるＲＭＳ／ＤＣ変換方法。
【請求項１８】
請求項１７記載の方法であって、更に、誤差増幅器に基準信号を供給するステップを有する方法。
【請求項１９】
請求項１８記載の方法であって、基準信号が交流成分を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００３年２月１４日付米国暫定特許出願第６０／４４７５７１号に基づく優先権主張を伴っている。
【０００２】
本発明は、一般に信号伝送システム用電力制御システムに関し、特に無線周波数（ＲＦ）送信機用電力モニタシステムに関する。
【背景技術】
【０００３】
従来のセルラー方式無線電話網用送信機においては、一般にＲＦ送信電力を厳密に制御することが必要であった。無線セルラー網においては、電力制御を厳密に行うことができればセルのサイズを精密に設定し覆域を拡充することができる。また、実際の送信電力に不確定性乃至不安定性がある場合はＲＦの電力増幅器（ＰＡ）の寸法をその発熱を見込んで大きめにする必要があるが、電力制御をより精密に行えるならその必要はない。例えば、±１ｄＢ程の出力電力変動幅を見込んで５０Ｗ（４７ｄＢｍ）出力のＰＡを設計する際には、そのＰＡの寸法は過熱を引き起こすことなく安全に６３Ｗ（４８ｄＢｍ）を出力できるような大きさとする必要があるが、電力制御をより精密に行えるならそのような必要はなくなる。なお、電力の計測及び制御は受信部（通常は中間周波数（ＩＦ）回路）でも行われる。例えば、用途によっては、ＩＦ増幅器及びアナログ／ディジタルコンバータ（ＡＤＣ）が想定外領域で動作しないよう受信信号利得を計測及び制御することが望まれる。ＲＳＳＩ（receiving signal strength indicator）値等として与えられる受信信号電力計測値が高精度であれば信号対雑音比の改善に有用であるが、受信信号をある制限範囲内にとらえておくことが目的であるから送信側での電力制御に比べると重要性は低いものである。
【０００４】
ＲＭＳ（root-mean-square）ＲＦ電力検出器を用いれば、信号のピーク対平均値比乃至クレストファクタによらずＲＦ電力を計測できる。このことは、セルラー基地局から搬送されるコール数が常時変動していることが多い無線セルラー網等、計測対象信号のピーク対平均値比が変化する用途において特に重要である。なお、セルラー基地局における計測対象信号のピーク対平均値比変化は、複数のキャリアを可変電力レベルで送信することによっても、また各ＣＤＭＡ（code division multiple access）キャリア上でのコード電力の変動によっても、生じ得る。
【０００５】
従って、マルチキャリア無線インフラストラクチャにおける送信電力を計測及び制御するには、ＲＭＳ電力検出技術が必要である。ダイオード検波や対数増幅器を用いる古典的な電力検出器では、送信信号におけるピーク対平均値比が一定していない場合に、電力を正確に計測できない。
【０００６】
このように、マルチキャリア無線インフラストラクチャにおける電力計測を効率的且つ正確に行えるシステム及び方法が、必要とされている。
【発明の開示】
【０００７】
本発明の実施形態に係るＲＭＳ／ＤＣコンバータシステムは、伝達関数リプルを有し入力信号を受け取り増幅器出力信号を出力する可変利得増幅器と、増幅器出力信号を受け取り検出器出力信号を出力する検出器と、検出器出力信号を受け取り交流成分を含む誤差増幅器出力信号を出力する誤差増幅器と、交流成分を含む帰還信号が可変利得増幅器に供給されるよう誤差増幅器の出力部及び可変利得増幅器に接続された帰還回路と、を備え、帰還信号中の交流成分によりＲＭＳ／ＤＣコンバータシステム全体としての伝達関数リプルを抑えるものである。
【０００８】
本発明の他の実施形態に係るシステムは、更に、基準信号を受け取るための基準信号入力部を備え、基準信号それ自体に正弦波や白色雑音等の交流成分を含め得るようにしたものである。
【発明を実施するための最良の形態】
【０００９】
以下、描像のみを目的とする添付図面を参照しつつ更なる説明を行う。まず、本発明に係るシステムを用いれば、ＲＭＳ検出器の伝達関数をより線形性のよいもの、例えば線形伝達関数との差が５０ｄＢのダイナミックレンジに亘って±０．３ｄＢの範囲内にとどまる伝達関数に、することができる。
【００１０】
ＲＭＳ／ＤＣコンバータ、例えばアメリカ合衆国マサチューセッツ州ノーウッド所在のアナログ・デバイシスにより販売されているＡＤ８３６２を用いれば、６０ｄＢを超える電圧レンジに亘り、また非常に低い周波数から約２．７ＧＨｚに至る周波数レンジに亘り、入力信号電圧のＲＭＳ値を計測結果として得ることができる。図１に、２．２ＧＨｚにおけるＡＤ８３６２の伝達関数を、出力電圧［Ｖ］対５０Ω抵抗を基準とした入力信号強度［ｄＢｍ］の関係として示す。
【００１１】
図１に示されているように、このＲＭＳ／ＤＣコンバータは対数ＲＭＳ／ＤＣコンバータであり、その伝達関数は、［ｄＢｍ］単位で表した入力信号と（左縦軸に示すように）［Ｖ］単位で表した出力電圧との間にｄＢ線形（linear-in-dB）関係があることを示している（図中の１２）。また、計測データに対し線形回帰を適用して直線への当てはめを行えば最適当てはめ直線（ベストフィットライン）の勾配及び切片を計算することができ、得られた勾配及び切片を用いればベストフィットラインに対する伝達関数の差分を求めて［ｄＢ］単位でプロットすることができる（図中の１０）。この差分１０には繰り返しリプルが現れており、右縦軸の目盛を基準にして読み取れるようにそのピークトゥピーク値はおよそ０．７５ｄＢに達している。このようにピークからピークへと上下するリプルは、計測値に等幅性の不確定性乃至不安定性が現れる原因となっている。
【００１２】
図２に示すように、本発明の一実施形態に係るシステムは、例えば、可変利得増幅器（ＶＧＡ）１４、狭レンジ検出器１６（例えばＲＭＳ検出器）及び誤差増幅器１８を備えている。このシステムにおいては、更に、誤差増幅器１８の出力部からＶＧＡ１４の利得制御信号入力部に至る帰還経路乃至回路２０が形成されている。誤差増幅器１８は入力部として非反転入力ポート及び反転入力ポートを有しており、非反転入力ポートにおいては基準電圧Ｖｒｅｆを、また反転入力ポートにおいては抵抗Ｒｆｌｔを介し検出器１６の出力を、それぞれ受け取っている。誤差増幅器１８は、更に、その出力部からキャパシタＣｆｌｔを経て非反転入力ポートに至る帰還経路乃至回路を有している。そして、誤差増幅器１８ひいてはこのシステムからの信号出力経路上には、直列抵抗１９及び一端接地キャパシタ２１から構成されるＲＣ出力回路が設けられており、出力電圧（ＲＭＳ値）ＶｏｕｔはこのＲＣ出力回路を介して出力される。動作時においては、ＶＧＡ１４に至る帰還経路２０上に幾分かの交流成分例えば雑音を乗せ、この雑音乃至外乱によって伝達関数上のリプルを抑える。交流成分の乗せ方はいろいろあるが、例えば基準電圧Ｖｒｅｆに交流成分を乗せ基準信号として誤差増幅器１８に入力するようにしてもよいし、或いは検出器１６の出力信号に交流成分が発生するような入力信号（入力電圧Ｖｉｎ）を印加してもよい。更に、このシステムを電流モードで動作させること、即ち検出器１６から電流信号を出力させこれを誤差増幅器１８にて基準電流信号と結合させて出力電流信号を発生させることも、可能である。
【００１３】
図３に、本発明の実施形態に係る対数ＲＭＳ／ＤＣコンバータシステムの回路構成の詳細を示す。このシステムは、電圧制御型減衰器２２及び固定利得増幅器２４から構成されたｄＢ線形ＶＧＡと、ダイナミックレンジが狭いＲＭＳ／ＤＣコンバータ乃至検出器２６と、誤差増幅器乃至誤差増幅積分器２８とを備えている。ノード８６からの入力信号はＲＭＳ／ＤＣコンバータシステムの入力ポート３０、３２に印加されており、この差動入力信号はＶＧＡに印加されており、ＶＧＡからの増幅器出力信号は狭レンジＲＭＳ／ＤＣコンバータ２６に印加されており、この検出器２６からの検出器出力信号は比較器３４にて設定点電圧３６と比較されており、この比較の結果に基づき誤差増幅器２８にて生成される誤差増幅器出力信号即ち誤差信号は増幅器３８を介しＶＧＡの利得制御信号入力部へと帰還されている。検出器２６の出力はＶＧＡ出力信号のＲＭＳ電圧値に比例しているがＶＧＡへの入力信号の対数値には比例していない。
【００１４】
また、この図のシステムは、基準（電圧）信号を入力すべく増幅器４２、ＲＭＳ／ＤＣコンバータ４４及び比較器３８を含む基準信号入力部を備えている。増幅器４２に対しては一定値に固定されている基準電圧ＶＲＥＦがノード４０を介し目標電圧ＶＴＧＴとして印加されており、ダイナミックレンジが狭くコンバータ２６と同様の構成を有するＲＭＳ／ＤＣコンバータたる基準ＲＭＳ回路４４に対しては増幅器４２の出力が印加されている。ＲＭＳ／ＤＣコンバータ２６及び４４の出力は比較器３４に印加され誤差増幅積分器２８により誤差信号が生成される。ＶＧＡの利得制御伝達関数は負の勾配を有しているため、利得制御信号としてＶＧＡに印加される電圧が高くなるとＶＧＡの利得は低下する。
【００１５】
入力ポート３０、３２を介しシステムに印加される信号が小信号である場合、最初は、信号経路上にある検出器２６の出力電圧が低電圧となるため誤差信号が低電圧となり、誤差信号により駆動されるＶＧＡの利得が増大する。この増大は、信号経路上にある検出器２６の出力が基準電圧用の検出器４４の出力と等しくなるまで続く。逆に、入力信号が大信号である場合、誤差信号が高電圧となってＶＧＡの利得が低下する。この低下は、信号経路上にある検出器２６の出力が基準電圧用の検出器４４の出力と等しくなるまで続く。何れにせよ、システムが均衡状態に達すると検出器２６への入力電圧はある同一値に落ち着く。そのため、ＲＭＳ／ＤＣコンバータ２６の動作レンジは、このシステムが動作する非常に狭いレンジでよい（ＲＭＳ／ＤＣコンバータ２６は狭レンジＲＭＳ／ＤＣコンバータでよい）。また、ＶＧＡの伝達関数はｄＢ線形である；即ち［ｄＢ］単位で表した利得は［Ｖ］単位で表した制御信号電圧値に逆比例しており、本実施形態におけるＶＧＡの利得制御勾配はおよそ５０ｍＶ／ｄＢである。従って、回路全体の伝達関数、即ちＶＧＡへの入力と誤差増幅器２８からの出力との関係は対数的となり、出力電圧ＶＯＵＴは入力電圧ＩｎｐｕｔのＲＭＳ値の対数値に比例することとなる。
【００１６】
また、本実施形態に係るＲＭＳ／ＤＣコンバータシステムにおいては、電圧制御型減衰器２２として、図４に示すようにガウシアン内挿器４８が付加された入力ラダー減衰器を用いている。この減衰器を構成する回路は、それぞれガウシアン内挿器４８に接続された複数のセクション即ちトランスコンダクタンスセル（ａ，ｂ，ｃ，…）に分かれている。最初のセクションａは、ＤＥＣＬポート５４と図３中の入力ポート３０、３２に接続された差分入力ポート５０、５２とに接続されており、他のセクションｂ，ｃ，…は、これに順に縦続接続されている。各セクションは、トランスコンダクタンス部５６、一対の分圧抵抗５８、６０並びに一対の抵抗６２、６４によって構成されており、それぞれ入力信号を最大６．３３ｄＢずつ減衰させることができる。これらのセクションにおいては、その可変トランスコンダクタンス部５６によって信号がタップ分岐される。ガウシアン内挿器４８は、可変減衰器２２の制御信号入力ポートに印加される制御信号に基づき、どのトランスコンダクタンス部５６をアクティブにするか、即ち可変減衰器２２のどのノードから信号を取り出しＶＧＡの出力部たる固定利得増幅器２４へと印加するか、を決定する。これにより、入力信号に施される減衰量を決め制御することができる。しかしながら、ガウシアン内挿器４８は図１に示した誤差曲線（conformance curve）におけるリプルの発生源でもあり、その出力電圧と制御信号電圧との間には、ガウシアン内挿器４８を設けることによって周期的リプルを含む連続的関係が生じる。
【００１７】
即ち、タップポイントとタップポイントとの間にある減衰レベルを実現するには、どのトランスコンダクタンスセルに電流を流すかに応じ、隣り合うトランスコンダクタンス部５６を同時にアクティブとする必要がある。このようにすれば、それらタップポイント同士を加重平均すること、即ちタップポイントをスライドさせることができる。しかしながら、隣り合うトランスコンダクタンス部５６のコンダクタンスを変化させることにより減衰器２２におけるタップポイントをスライドさせる、というやり方は、誤差曲線から看取できるリプルの発生原因である。
【００１８】
また、狭レンジＲＭＳ／ＤＣコンバータ２６内には、信号を自乗するセルが含まれている。三角関数の公式から
（数１）
ｃｏｓ2（ωｔ）＝（１＋ｃｏｓ（２ωｔ））／２
であるため、この自乗処理セルにおいては、直流成分と、入力信号の２倍の周波数を有する成分とが、発生する。
【００１９】
そのため、誤差増幅積分器２８における支配的極は、倍周波成分を阻止して直流成分のみを通すよう設定されている。しかし、自乗処理セルからの出力が直流成分と入力信号の２倍の周波数を有する単一周波数の正弦波とを含む信号になるのは、自乗処理セルへの入力信号が単一周波数の正弦波である場合である。入力信号がＣＤＭＡ信号やＷＣＤＭＡ（Wideband CDMA）信号のような広帯域信号である場合には、直流成分に代わりベースバンド雑音、即ち直流から原信号帯域幅の１／２の周波数に至る周波数レンジに分布した低周波交流成分が現れる。従って、倍周波成分を阻止した後ＶＧＡに帰還される回路出力信号中にはなお、直流レベルに重畳した雑音の如く振る舞う顕著なる交流成分が含まれている。従来であれば、誤差増幅器２８における阻止量を増やすことによって誤差増幅器２８からの出力信号中の雑音を顕著に抑え、回路全体としての出力を雑音のない出力とする、というやり方が採られていた。
【００２０】
これに対し、図３に示すシステムにおいては、次のように誤差増幅器２８にて“浅く”フィルタリングを施すことによりベースバンド雑音を残して有益に利用し、伝達関数リプルを除去している。即ち、積分器２８の外付けフィルタキャパシタ７４は比較的小容量のキャパシタであり、その容量は好ましくは約５００ｐＦ未満、例えば４４０ｐＦとかなり抑えられている（但しＲＭＳ値を成功裏に平均化できる程度には大きい）。従って、この図のシステムの入力ノード８６に広帯域信号が印加された場合、誤差増幅器２８の出力にはかなりの雑音が除去されずに残ることとなる。本実施形態においては、誤差増幅器２８の出力におけるこの雑音のレベルを、少なくとも約３００ｍＶｐｐとなるよう設定する。ここで示した３００ｍＶなる値は、ＶＧＡに設けたＲ−２Ｒラダー（図４参照）における隣接タップ間距離を［ｄＢ］単位で表した数値（即ち前述の約６ｄＢ）に、ＶＧＡの利得制御勾配（即ち前述の５０ｍＶ／ｄＢ）を乗ずることによって、得られる値である。この出力雑音レベルは少なくとも約３００ｍＶｐｐであればよく、その厳密な値は問題とならない。
【００２１】
浅くフィルタリングが施されて誤差増幅器２８から出力される信号は図５Ａ中に８０として示すように雑音を含んでおり（但し図示の例では雑音レベルを後述の理由で６００ｍＶｐｐとしている）、この信号がＶＧＡの制御信号入力部に帰還されるとこの信号中の雑音によってＶＧＡの利得がある中心点の周りで振れる。ＶＧＡの利得制御勾配が５０ｍＶ／ｄＢであるから、雑音レベルが３００ｍＶｐｐ超ならばこの雑音によって生じるこのＶＧＡ瞬時利得変動は最小でも約６ｄＢとなる。雑音によるＶＧＡ瞬時利得変動は、リプルを抑えてＶＧＡの伝達関数ひいては回路全体の伝達関数を平らにする方向に作用する。また、Ｒ−２Ｒラダーの１タップによる最大減衰量が前述の通り６．３ｄＢであるのに対して雑音によるＶＧＡ瞬時利得変動は最小でも約６ｄＢであるから、この雑音によって、ガウシアン内挿器４８のワイパーはＲ−２Ｒラダーにおける少なくとも約１タップ分を行きつ戻りつすることとなる。利得制御信号電圧値の変化がガウシアン内挿器４８の少なくとも１タップ分に亘るものであり且つ定常的なものであるため、ＶＧＡから出力されるＲＭＳ値即ち信号強度とＶＧＡに対する利得制御信号電圧値との関係は、ＶＧＡに対する利得制御信号電圧中の交流成分に依存しなくなる。自乗処理セルに印加される信号は浅く振幅変調された信号となるが、これによって信号のピーク対平均値比が変わることはない。また、積分器２８の外付けフィルタキャパシタ７４の容量はＲＭＳ値を成功裏に平均化できる程度には大きいから、誤差増幅器２８の出力の中心レベルは適正なＲＭＳ出力レベルに合致している。これを取り出すため、出力経路上には直列抵抗７０が、またこの抵抗７０から見て外寄りには一端接地キャパシタ７２が、それぞれ付加されており、これにより単純なＲＣ出力回路が構成されている。即ち、フィルタキャパシタ７４の容量が減らされているため、誤差増幅器２８の出力に現れるＲＭＳ電圧は、有意なるピークトゥピーク値を有する雑音を含む信号となっている。本実施形態において肝要なことは、この雑音に手をつけずに誤差増幅器２８の出力をＶＧＡの利得制御信号入力部に帰還させることであるが、他方で、計測結果を外部に出力するためのノード７６に送られるＲＭＳ電圧に雑音が現れないようにすることも重要である。抵抗７０及びキャパシタ７２による単純なＲＣ出力回路は、ノード７６に送られるＲＭＳ電圧をフィルタリングすることによって、図５Ｂ中に８２として示すように、非常に雑音の少ないＲＭＳ電圧をもたらしている。
【００２２】
図６に、ピーク対平均値比が高い信号（単一キャリアＷＣＤＭＡ、テストモデル１６、２．２ＧＨｚ）について、図３に示したＲＭＳ／ＤＣコンバータシステムにおける伝達関数リプル低減効果を示す。図中、９０はＲＭＳ／ＤＣコンバータシステムの出力電圧を、９２はその誤差をそれぞれ示しており、それぞれ左縦軸又は右縦軸に従い値を読み取ることができる。この図に示した例ではＶＧＡの利得制御信号入力部乃至端子に帰還する信号中の雑音のピークトゥピーク値を６００ｍＶにしているが（図５Ａ参照）、ＶＧＡの利得制御信号入力部に帰還する信号に乗せる雑音はＲ−２Ｒラダーの１タップ分即ち約６ｄＢだけ利得制御信号電圧値を振らせ得るものであればよいのであるから、これは、雑音のピークトゥピーク値をやや大きめに設定しているかのようにも見える。しかしながら、スペクトラム拡散されているＣＤＭＡ信号のピーク対平均値比はコールローディングが減るにつれ小さくなり、ひいては検出器２６の出力に含まれる雑音も減る。その結果、雑音のピークトゥピーク値は、Ｒ−２Ｒラダーの少なくとも１タップ分に拡がるよう定まることとなる。
【００２３】
上述のように改良を施した回路に対し単一周波数の正弦波を印加した場合、狭レンジＲＭＳ検出器２６の出力にベースバンド雑音が現れないため、伝達関数リプルは低減されない。即ち、自乗処理セルに正弦波を印加したときに出力として得られるのは、あるレベルの直流電圧と、印加した正弦波の２倍の周波数を有する交流電圧である。この交流電圧が占める帯域幅は狭く、直流電圧成分近傍にはこれといって雑音的な成分がないため、倍周波成分を除去した後にＶＧＡの制御信号入力部に印加される電圧には、ＶＧＡ利得を振らせるのに利用できる交流成分は含まれておらず、従ってＶＧＡ利得を幾分かでも振らせることはできない。
【００２４】
しかしながら、本発明は、入力信号が単一周波数の信号であるような用途、即ち当該入力信号だけでは実質的に複数周波数に跨るベースバンド雑音を発生させ得ない用途に適した回路乃至システムとして、実施することもできる。例えば、図３に示すシステムは、ノード８６に印加される入力信号が図７Ａ中に１００として示すような単一周波数の正弦波である場合にも、ノード７６から図７Ｄ中に１０６として示すようなリプルのないシステム出力を得られるよう、使用することができる。まず、先に説明した用例においては、ノード４０を介し目標電圧ＶＴＧＴとして印加される電圧が、直流の基準電圧ＶＲＥＦであった。これに対し、ここで説明する用例においては、図７Ｂ中に１０２として示すような交流信号（ディザリング信号）を図３中のノード８４に印加し、この交流信号を直列キャパシタ８５を介して取り込んで基準電圧ＶＲＥＦに重畳させ、目標電圧ＶＴＧＴとしてノード４０に印加する。ノード８４に印加する交流信号は、白色雑音等の雑音であってもよいし、低周波若しくは高周波の正弦波等のコヒーレント信号であってもよい。何れにせよ、ノード４０からの入力に交流信号が重畳しているため、浅めのフィルタリングを行う誤差増幅器２８の出力中には外乱が生じ、この外乱を含む信号（図７Ｃ中の１０４）がＶＧＡの制御信号入力部に帰還される。これによって、ＶＧＡの利得が振られることとなり、結果としてリプルのないシステム出力が得られることとなる。
【００２５】
図８に、ノード８６に正弦波の入力信号を印加した場合におけるこの回路乃至システムの伝達関数を示す。図中、１１０はＲＭＳ／ＤＣコンバータシステムの出力電圧を、１１２はその誤差をそれぞれ示しており、それぞれ左縦軸又は右縦軸に従い値を読み取ることができる。この図の例は、直流１Ｖの基準電圧ＶＲＥＦに５００ｍＶｐｐ、１０ｋＨｚの正弦波交流信号を重畳させたものを、目標電圧ＶＴＧＴとして印加した例である。伝達関数リプル低減効果は、ＷＣＤＭＡ信号をノード８６に印加する例（図６参照）における効果と同様乃至同等である。ディザリング信号の周波数は、本発明の実施にとり肝要な事項ではないが、出力中の雑音をフィルタリングにより容易に除去できるよう十分高く、またそれでいて所望のパルス応答時間を実現できるよう、設定すべきである。
【００２６】
なお、本件技術分野における習熟者であれば認め得るように、本発明の技術的範囲及び神髄を逸脱することなく、上述の実施形態群に各種の変形乃至変更を施すことができる。
【図面の簡単な説明】
【００２７】
【図１】従来技術に係る対数ＲＭＳ／ＤＣコンバータの伝達関数特性を示すグラフである。
【図２】本発明の一実施形態に係るＲＭＳ／ＤＣコンバータシステムの模式的構成を示す図である。
【図３】本発明の一実施形態に係るＲＭＳ／ＤＣコンバータシステムの模式的構成を示す図である。
【図４】本発明の一実施形態に係るシステムにて用い得るＲＭＳ／ＤＣコンバータ用のガウシアン内挿器付き減衰器の模式的構成を示す図である。
【図５Ａ】図３に示した回路内のある位置における信号を示すグラフである。
【図５Ｂ】図３に示した回路内の他の位置における信号を示すグラフである。
【図６】ピーク対平均値比が高い信号について本発明の一実施形態に係るシステムの伝達関数リプルを示すグラフである。
【図７Ａ】図３に示した回路内のある位置における信号を示すグラフである。
【図７Ｂ】図３に示した回路内の他の位置における信号を示すグラフである。
【図７Ｃ】図３に示した回路内の更に他の位置における信号を示すグラフである。
【図７Ｄ】図３に示した回路内の更なる位置における信号を示すグラフである。
【図８】本発明の他の実施形態に係るシステムの伝達関数を示すグラフである。
【図１】
2006514810.tif 000003
【図２】
2006514810.tif 000004
【図３】
2006514810.tif 000005
【図４】
2006514810.tif 000006
【図５Ａ】
2006514810.tif 000007
【図５Ｂ】
2006514810.tif 000008
【図６】
2006514810.tif 000009
【図７Ａ】
2006514810.tif 000010
【図７Ｂ】
2006514810.tif 000011
【図７Ｃ】
2006514810.tif 000012
【図７Ｄ】
2006514810.tif 000013
【図８】
2006514810.tif 000014
【国際調査報告】
2006514810.tif 000015
2006514810.tif 000016