(57)【要約】電子的改ざん検出システムが、導電接着剤を用いてコーティングされた閉鎖タブの使用を介してパッケージの形に形成することができるブランクに対して適用される。電子チップまたはＣＰＵが、ブランクに取り付けられ、導電トレースが、ブランク上に印刷され、または別の方法で形成されてＣＰＵを第１の閉鎖タブ対に接続して電気回路が形成される。ブランク上の他のトレースは、第１の閉鎖タブ対を他の閉鎖タブに接続して、拡張された回路が形成される。ＣＰＵは、プロシージャ・メモリ、データ・メモリ、電源、クロックおよびそれに関連する通信手段を有する。パッケージが、閉鎖タブによって開放すべき時点以前に偶然にまたは意図的に開放される場合には、電気回路が断線させられ、ＣＰＵクロックからのタイム・スタンプが後で検索するためにデータ・メモリに記憶される。回路は並列な抵抗として形成することができ、アナログ・デジタル変換器を使用して適切な信号をＣＰＵに供給することができる。電気回路は、ブランクの表面の大部分をカバーして、形成されたパッケージの許可されない貫通イベントにおける信号を供給することができる。
2006507995.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着させられた導電接着剤と、
前記ブランク表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、通信手段を含むプログラマブル・チップと、
前記ブランク表面の一方に付着された導電トレース手段と
を備え、１つのトレース手段が、前記閉鎖タブ対の一方の前記導電接着剤に前記チップを接続しており、別のトレース手段が、前記閉鎖タブ対の他方の前記導電接着剤に前記チップを接続しており、
それによって前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成され、前記タブの任意の分離が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いて記録されるシステム。
【請求項２】
前記ブランクが、それぞれ導電接着剤を用いてコーティングされる三対の閉鎖タブを含み、前記トレース手段が、第１の閉鎖タブ対の各閉鎖タブに前記チップを接続する第１のトレース手段と、第２の閉鎖タブ対の各閉鎖タブに前記第１の閉鎖タブ対の各閉鎖タブを接続する第２のトレース手段と、第３の閉鎖タブ対の各閉鎖タブに前記第１の閉鎖タブ対の各閉鎖タブを接続する第３のトレース手段とを含む請求項１に記載のシステム。
【請求項３】
前記ブランクが、それぞれ導電接着剤を用いてコーティングされる三対の閉鎖タブを含み、前記トレース手段が、第１の閉鎖タブ対の各閉鎖タブに前記チップを接続する第１のトレース手段と、前記第２と第３の閉鎖タブ対のそれぞれの一方の閉鎖タブに前記チップを接続する第２のトレース手段と、前記第１のトレース手段に前記第２と第３の閉鎖タブ対のそれぞれの他方を接続する第３のトレース手段とを含む請求項１に記載のシステム。
【請求項４】
前記トレース手段が、各端部における接続ポイント間の最短距離となる経路に沿って前記ブランクに付着される請求項１から３のいずれか一項に記載のシステム。
【請求項５】
前記トレース手段が、前記ブランクの十分な範囲をカバーする回り道の経路に沿って前記ブランクに付着される請求項１から３のいずれか一項に記載のシステム。
【請求項６】
前記プロシージャ・メモリと前記データ・メモリのいずれか又は双方が、揮発性または不揮発性であり、前記チップに内蔵または外付けされている請求項１から５のいずれか一項に記載のシステム。
【請求項７】
前記通信手段が、無線周波数（ＲＦ）、赤外線（ＩＲ）を介して、または直接物理接続を介して外部レシーバを用いて前記データ・メモリからのデータを通信する手段を含む請求項１から６のいずれか一項に記載のシステム。
【請求項８】
前記トレース手段が、導電性インクとして前記ブランク上に印刷される請求項１から７のいずれか一項に記載のシステム。
【請求項９】
前記トレース手段が、前記ブランク上にスクリーン印刷される請求項１から７のいずれか一項に記載のシステム。
【請求項１０】
前記トレース手段が、前記ブランクに接着された薄い導電ワイヤである請求項１から７のいずれか一項に記載のシステム。
【請求項１１】
少なくとも一対の閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着させられた導電接着剤と、
前記ブランク表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、
前記ブランク表面の一方に付着され、一方の端部において前記チップに接続された少なくとも２つの低抵抗導電トレース手段および前記一方のブランク表面に付着された少なくとも２つの高抵抗導電トレース手段と
を備え、高抵抗トレース手段の１つが、前記閉鎖タブ対の一方の前記導電接着剤に前記低抵抗トレース手段の１つを接続しており、高抵抗トレース手段の別のものが、前記閉鎖タブ対の他方の前記導電接着剤に前記低抵抗トレース手段の他のものを接続しており、
それによって前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されており、前記タブの任意の分離が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項１２】
前記ブランクが、それぞれ導電接着剤を用いてコーティングされる三対の閉鎖タブを含み、前記高抵抗トレース手段が、第１の閉鎖タブ対のそれぞれ１つに前記低抵抗トレース手段を接続する第１の高抵抗トレース手段と、第２の閉鎖タブ対のそれぞれ１つに前記低抵抗トレース手段を接続する第２のトレース手段と、第３の閉鎖タブ対のそれぞれ１つに前記低抵抗トレース手段を接続する第３のトレース手段とを含む請求項１１に記載のシステム。
【請求項１３】
前記各高抵抗トレース手段の抵抗値が、前記高抵抗トレース手段の他の抵抗値とは異なる値である請求項１１に記載のシステム。
【請求項１４】
前記高抵抗トレース手段が、各端部における接続ポイント間の最短距離となるように経路に沿って前記ブランクに付着される請求項１１から１３のいずれか一項に記載のシステム。
【請求項１５】
前記高抵抗トレース手段が、前記ブランクの十分な範囲をカバーする回り道の経路に沿って前記ブランクに付着される請求項１１から１３のいずれか一項に記載のシステム。
【請求項１６】
前記プロシージャ・メモリと前記データ・メモリのいずれか又は双方が、揮発性または不揮発性であり、前記チップに内蔵または外付けされている請求項１１から１５のいずれか一項に記載のシステム。
【請求項１７】
前記通信手段が、無線周波数（ＲＦ）、赤外線（ＩＲ）を介して、または直接物理接続を介して外部レシーバを用いて前記データ・メモリからのデータを通信する手段を含む請求項１１から１６のいずれか一項に記載のシステム。
【請求項１８】
前記トレース手段が、導電性インクとして前記ブランク上に印刷される請求項１１から１７のいずれか一項に記載のシステム。
【請求項１９】
前記トレース手段が、前記ブランク上にスクリーン印刷される請求項１１から１７のいずれか一項に記載のシステム。
【請求項２０】
前記トレース手段が、前記ブランクに接着された薄い導電ワイヤである請求項１１から１７のいずれか一項に記載のシステム。
【請求項２１】
少なくとも一対の閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着された導電接着剤と、
前記表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、
前記ブランクの１表面に付着された低抵抗導電トレース手段のグリッド、および２つの別々のポイントにおいて前記グリッドに前記チップを接続する高抵抗導電トレース手段とを備え、
前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されて、前記タブの任意の分離または前記パッケージの貫通が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項２２】
前記ブランクは、低抵抗導電トレース手段の前記グリッドが前記ブランクの形成に先立って付着されているブランク材料の連続的なロールから形成される請求項２１に記載のシステム。
【請求項２３】
少なくとも一対の閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着された導電接着剤と、
前記表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、
前記ブランクの１表面に付着されて、表面をカバーする低抵抗導電トレース手段のコーティングと、
２つの別々のポイントにおいて前記コーティングに前記チップを接続する高抵抗導電トレース手段とを備え、
前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されて、前記タブの任意の分離または前記パッケージの貫通が、前記トレース手段、前記コーティング、前記導電接着剤、前記チップ手段を含む電気回路を変更することになり、その分離または貫通が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項２４】
前記ブランクは、前記低抵抗導電コーティングが前記ブランクの形成に先立って付着されているブランク材料の連続的なロールから形成される請求項２３に記載のシステム。
【請求項２５】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、前記トレース手段が、一対のかかる層の間に付着させられる請求項１から２０のいずれか一項に記載のシステム。
【請求項２６】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、少なくとも前記グリッドが、一対のかかる層の間に配置される請求項２１または２２に記載のシステム。
【請求項２７】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、前記コーティングが、一対のかかる層の間に配置されるように前記層の一方に付着される請求項２３または２４に記載のシステム。
【請求項２８】
温度、湿度、振動、方向、圧力、放射線、光に関連した１つまたは複数の状態を感知し、それに関連した所定のしきい値を超過する状態の変化を前記データ・メモリに記録するための、前記チップに接続された手段を含む請求項１から２７のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、板紙（段ボール）のパッケージや容器の改ざんを検出するためのシステムに関する。
【背景技術】
【０００２】
折りたたんだ板紙（段ボール）パッケージ（箱、容器）は、様々な内容物を取りまとめ発送するために広く使用されている。かかる多くの内容物は、改ざんまたは盗難の危険がある。かかるシナリオにおいては、板紙パッケージが許可されていない人によって開けられ、そのパッケージの内容物に対する無許可のアクセスが行われる。これらの内容物は、盗まれ、非アクティブ・バージョンの内容物で置き換えられ、これらのユニットの一部分または全部がこのパッケージから単に取り除かれる（盗まれる）こともあり、あるいはこれらの内容物がこれらの内容物に対する有害物質の追加によって汚染されてしまうこともある。この許可されていない人は、次いでこのパッケージを再び封じ、このパッケージをその流通網チェーンで継続可能にし、その改変された内容物を配布する可能性もある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
段ボール・パッケージの内容物に対する無許可のアクセスを検出して、その内容物の盗難および改変から保護する手段を有することは有用なはずであることが広く認知されている。かかるデバイスが有用な可能性がある多くの分野があるが、薬剤、薬剤成分、食品の改ざんの可能性について、ＦＤＡによる特別な懸念が最近になって表明されている。
【課題を解決するための手段】
【０００４】
本発明は、段ボール・パッケージを開けたり、貫通させたりすると、回路の電気特性が変化するように中央演算処理装置（ＣＰＵ）に接続された導電性トレースまたは導電性コーティングおよび／または導電性接着剤の１つまたは複数のシステムを使用する。ＣＰＵは、かかる変化に関して回路を監視し、イベントの時間と他の特性に関するデータを生成し、データをデータ・メモリに記憶する。データは、後で関心のある当事者がアクセスすることができ、次いで当事者は、改ざんが行われたかどうか、また流通網のどのポイントで行われたかを判定することができる。
【０００５】
２つの一般的な改ざん検出方法について説明する。
【０００６】
第１の方法は、それぞれがＣＰＵに直接に接続された１つまたは複数の個別回路を使用している。ＣＰＵは、１つまたは複数の回路の導通を監視する。回路の断線がクロックに従ってＣＰＵによるタイム・スタンプをトリガし、データがＣＰＵのデータ・メモリに記憶され、関心のある当事者によって後で検索される。この方法は、可能性のある２つの状態（開回路および閉回路）の１つに基づいているので、「デジタル式」方法として説明することができる。
【０００７】
第２の方法は、一次回路に並列な抵抗として構成される１つまたは複数のセンサ回路を使用しており、この一次回路の電気特性は、アナログ・デジタル変換器（ＡＤＣ）を介してＣＰＵによって監視される。このセンサ回路の導通の遮断によって一次回路の電気特性が変化する。変化は、ＣＰＵのプロシージャ・メモリに記憶された（または計算されて入れられた）固定された（または動的な）変化判断基準と比較され、この判断基準を満たすこれらの変化が改ざんイベントおよび／または貫通イベントとして解釈される。有効な変化についての判断基準は、ＣＰＵをプログラムする時点で固定することができ、またはこれらの判断基準は、動的なものとすることができ、その場合には、ＣＰＵのプロシージャ・メモリは、最新の判断に基づいてこの変化判断基準を更新する。動的な判断基準の使用により、以前に検出されたイベント数の関数として線形には変化しない、温度や湿度の変化に起因した電気特性など、回路の電気特性の変動を補償する。動的判断基準の使用により、センサ回路を断線させることによって引き起こされる抵抗の変化の判別能力は最大になり、より多くのかかるセンサ回路を所与の電圧の単一回路によって監視することができるようになる。次いで、対象となる時間と他の特性は、関心のある当事者が後から検索できるようにするためにＣＰＵのデータ・メモリに記憶される。この方法は、回路の電気特性におけるいくつかの値またはステップに基づいているので、「アナログ式」方法として説明することができる。
【０００８】
これらの回路の設計の変形についても説明する。
【０００９】
ＣＰＵは、内蔵または外付けのクロック、アナログ式監視が必要とされる場合には内蔵または外付けのＡＤＣ、電源、アンテナを備える。ＣＰＵは、プロシージャ・メモリもデータ・メモリも共に有しており、後者のメモリは、所望の使用に応じて揮発性または不揮発性とし、ＣＰＵに内蔵または外付けとすることができる。ＣＰＵは、必要に応じて無線周波数（ＲＦ）、赤外線（ＩＲ）または直接接触を介して外部デバイスと情報をやりとりする機能を有する。したがって、データは、パッケージの保全性に、また改ざんされたパッケージの場合にはその改ざんが行われたチェーンにおける点に関心がある当事者により、その後の時点において記憶または解析するために検索することができる。後者については、イベントについてのタイム・スタンプされたデータや他の情報から判断することができる。
【００１０】
本発明は、このパッケージを構成する板紙に印刷され、または設けられた導電トレースのシステムと情報をやりとりするＣＰＵを備えている。閉鎖のポイントが、１つまたは複数の回路の一部分を形成するように、導電接着剤を用いて取り付けられる。ＣＰＵは、１つまたは複数の回路の電気特性の変化を監視する。パッケージの開放または貫通（改ざん）を表すと考えられる変化についての固定された（または動的な）判断基準は、ＣＰＵのプロシージャ・メモリに記憶され（または計算して入れられ）る。パッケージが開放または貫通されると、回路が断線させられる。結果としての電気特性の変化がＣＰＵによって注目される。その変化がその判断条件を満たす場合、このＣＰＵのクロックによって決定されるこのイベントの時刻がこのＣＰＵのデータ・メモリに記憶される。光強度、湿度、温度、振動、衝撃または放射線の変化についての情報など対象となる他のデータもまた、適切な環境センサによって捕捉し記憶することができる。かかる変数を使用して特定の用途における改ざんを検出することができる。
【００１１】
本発明の１つのバージョン（デジタル式方法）においては、導電接着剤によってこのパッケージを閉じるタブが、ＣＰＵの入力ピンで終端する１つの閉じた電気回路として構成される。タブの１つによってパッケージを開放することによって、回路が開放される。ＣＰＵは、回路の導通を監視し（デジタル式方法）、導通が切断された時刻をそのクロックから決定し、その時刻をそのデータ・メモリに記録する。
【００１２】
本発明のデジタル式バージョンの変形形態においては、タブのサブセットが、ＣＰＵの異なる入力ピンと共通のアースに独立した回路として接続される。各回路には、１つの入力ピン接続と共通な接続が必要とされる。この変形形態においては、いくつかの開放ポイントを独立に監視し、興味のある複数の開放イベントに関してデータを取得することができる。
【００１３】
本発明のデジタル式バージョンのさらなる変形形態においては、導電接着剤によってパッケージを閉じるタブを導電トレースのパターンによって接続して１つの電気回路を形成し、その回路の導通をＣＰＵによって監視する。導通の切断は、改ざんイベント（開放または貫通）を表すものと考えられ、その時刻がＣＰＵのクロックから決定され、データ・メモリに記録される。導電トレースは、任意のパターンで、またはランダムに構成して、用途の要件に従ってパッケージの全表面をカバーすることができる。
【００１４】
本発明のデジタル式バージョンのさらなる変形形態においては、接着剤によるタブと導電トレースとの組合せを構成して、ＣＰＵによって導通を独立に監視することができる別々の導電回路を形成することができる。このバージョンにおいては、複数の改ざんイベントの時刻を付けることができ、改ざんの位置を決定することができる。
【００１５】
本発明の第２のバージョン（アナログ式方法）においては、パッケージの表面に印刷された導電トレースによって閉鎖タブを接続する１つまたは複数のセンサ回路が、ＣＰＵの２つの入力ピンの間の並列な抵抗として構成される。ＡＤＣを介してＣＰＵは、並列回路の電気特性を監視し、ＣＰＵのプロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準に従って開放イベントを解釈する。回路の抵抗または他の電気特性の変化がその判断条件を満たすとき、イベントの時刻がこのＣＰＵのクロックから決定され、そのデータ・メモリに記録される。この方法は、閉鎖タブによるパッケージの開放を検出することだけに制限される。
【００１６】
一部の状況においては、パッケージの開放改ざんと貫通改ざんについて共に監視することが望ましいこともある。本発明のアナログ式バージョンの変形形態においては、閉鎖タブを含む１つまたは複数のセンサ回路、パッケージの表面に印刷された導電トレース、またはタブとトレースの組合せは、ＣＰＵの２つの入力ピンの間の並列な抵抗として構成される。ＡＤＣを介してＣＰＵは、並列回路の電気特性を監視し、ＣＰＵのプロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準に従って開放イベントまたは貫通イベントを解釈する。回路の抵抗または他の電気特性の変化が判断基準を満たすときに、イベントの時刻がＣＰＵのクロックから決定され、ＣＰＵのデータ・メモリに記録される。データは、後で関心のある当事者が検索することができ、当事者は、改ざんが行われているかどうか、かかる改ざんがパッケージの開放または貫通に関与しているかどうか、その改ざんが行われた時を決定することができる。
【００１７】
本発明のアナログ式バージョンのさらなる変形形態においては、パッケージの全表面が、導電トレースのグリッドまたは他のパターンによってカバーされる。ＣＰＵのＡＤＣが導電グリッドの２つの異なる点に取り付けられ、回路が作成される。ＣＰＵがプロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準に対する表面（回路）の電気特性を監視する。この判断基準を満たす変化は、改ざんイベントとして解釈され、改ざんの時刻がＣＰＵのクロックから決定され、データ・メモリに記録される。
【００１８】
前述のアナログ式グリッドバージョンのさらなる変形形態においては、グリッドは、パッケージの全体表面をカバーする導電性インクまたは他の材料の連続したコーティングによって置き換えられる。ＣＰＵのＡＤＣは、連続コーティングの２つの異なるポイントに取り付けられ、回路が作成される。ＣＰＵは、プロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準に対する表面（回路）の電気特性を監視する。判断基準を満たす変化は改ざんイベントとして解釈され、改ざんの時刻がＣＰＵのクロックから決定され、データ・メモリに記録される。
【００１９】
導電材料の連続コーティングまたはグリッドを使用した本発明のアナログ式バージョンの以上の変形形態のさらなる変形形態においては、コーティングまたはグリッドは、製造時に段ボール・ロール・ストック上に印刷または連続的に塗布することができる。後で、段ボール・パッケージがロールから型抜きされ、または別の方法でカットされ、段ボール・パッケージに組み立てられるときに、連続した導電コーティングまたはグリッドが、パッケージに取り付けられたＣＰＵの入力ピンに取り付けられる。ＣＰＵのＡＤＣは、ＣＰＵのプロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準を満たす変化に対して回路（連続コーティングまたはグリッド）の電気特性を監視する。パッケージの表面の貫通またはタブの開放は、抵抗の変化を引き起こし、その変化をＣＰＵによって検出する。判断基準を満たす変化は改ざんイベントとして解釈され、変化の時刻がＣＰＵのクロックから決定され、データ・メモリに記憶される。
【００２０】
ＡＤＣを伴うＣＰＵの使用により、前述の監視システムに関連する他の環境センサの使用が可能になる。光、方向、温度、放射線、湿度、圧力の変化を測定するセンサを使用して本発明の改ざん検出機能を補完することができる。例えば、暗いパッケージでは、ＡＤＣによって光照射の増大を監視することができ、真空シール・パッケージでは、圧力の変化を監視することができ、冷蔵パッケージでは、改ざんを検出する手段として温度の変化を監視することができる。
【００２１】
一般的に言って、また以上を要約すると、本発明は、少なくとも一対の閉鎖タブ、内側表面と外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムを提供するものと考えることができ、このシステムは、各閉鎖タブに付着された導電接着剤と、ブランク表面の一方に取り付けられた電源、プロシージャ・メモリ、データ・メモリ、クロック手段、通信手段を含むプログラマブル・チップと、ブランク表面の一方に付着させた導電トレース手段とを備え、かかる１つのトレース手段は、閉鎖タブ対の一方の導電接着剤にチップを接続しており、かかる別のトレース手段は、閉鎖タブ対の他方の導電接着剤にチップを接続しており、それによってブランクは、閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成され、これらのタブのどのような分離も、トレース手段、導電接着剤、チップ手段を含む電気回路を切断することになり、その切断が、チップのデータ・メモリにタイム・スタンプを用いて記録されることになる。
【００２２】
別の態様では、本発明は、少なくとも一対の閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムを提供するものと考えることができる。このシステムは、各閉鎖タブに付着された導電接着剤と、ブランク表面の一方に取り付けられた電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、ブランク表面の一方に付着され、一方の端子がチップに接続された少なくとも２つの低抵抗導電トレース手段と、一方のブランク表面に付着された少なくとも２つの高抵抗導電トレース手段とを備え、かかる高抵抗トレース手段の１つは、閉鎖タブ対の一方の導電接着剤に低抵抗トレース手段の１つを接続しており、かかる高抵抗トレース手段の別のものは、閉鎖タブ対の他方の導電接着剤に低抵抗トレース手段の他のものを接続しており、それによってブランクは、閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されており、これらのタブのどのような分離も、トレース手段、導電接着剤、チップ手段を含む電気回路を切断することになり、その切断が、チップのデータ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録される。
【発明を実施するための最良の形態】
【００２３】
本発明の他の態様および特徴は、添付図面を参照して好ましい実施形態の以下の詳細な説明を再検討することにより当業者には簡単に明らかになろう。
【００２４】
本発明は、図面を参照して以下の説明からさらによく理解されよう。
【００２５】
図１を参照すると、本発明の一実施形態によるデジタル改ざん検出デバイスが示されており、このデバイスは、製造中に任意の板紙（段ボール）パッケージに一体化させることができる。一般的に、このパッケージは、少なくとも一対の閉鎖タブが設けられたブランク１０から形成される。そのタブは、閉じられたパッケージへと折りたたんだ後、ブランクを閉じるために接着させて固定される。図に示すこの実施形態においては、このブランクは、対をなす閉鎖タブＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃを含んでいる。これらの閉鎖タブは、互いに協力してこのパッケージを閉じる。図１に示す用途では、本デバイスは、パッケージの閉鎖タブによって、パッケージの許可されない開放（改ざん）を検出するように構成される。
【００２６】
この改ざん検出システムでは、このパッケージの閉鎖タブ（図１におけるＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）が導電接着剤１２を用いてコーティングされる必要がある。インクまたは他の材料からなる導電トレース１４、１６、１８のシステムを、このブランクの表面に印刷して、または別の方法で付着させることによって、この閉鎖タブが接続され、導電回路が形成される。この回路は、それ自体がプロシージャ・メモリ、電源、データ・メモリ、クロック、アンテナなどの通信手段を備える中央演算処理装置（ＣＰＵ）２０の２つの入力ピン（１と２）に接続される。この電源は、この段ボール・パッケージに印刷され、または別の方法で製造される（リチウム・セル、リチウム・イオン・セルなどの）従来技術のバッテリとすることができ、このメモリは、用途に応じて揮発性または不揮発性とすることができる。
【００２７】
図１の実施形態においては、第１のトレース１４は、ＣＰＵ２０を第１の対の閉鎖タブＡ−Ａのそれぞれに接続し、第２のトレース１６の一方と第３のトレース１８の一方が、第１の閉鎖タブの一方を第２と第３の閉鎖タブＢ−Ｂ、Ｃ−Ｃのそれぞれ一方に接続し、第２のトレース１６の他方と第３のトレース１８の他方は、第１の閉鎖タブＡ−Ａの他方を第２、第３の閉鎖タブＢ−Ｂ、Ｃ−Ｃのそれぞれ他方に接続する。トレース１４、１６、１８を、接続ポイント間で使用可能な最も直接的な経路を取るようにブランクに設けることが好ましい。もちろん、各閉鎖タブでは、各トレースは、タブに付着された導電接着剤との電気接続が行われる。
【００２８】
ＣＰＵ２０は、電気回路の導通を監視する（デジタル式方法）。閉鎖タブの１つによって形成されたパッケージを開放すると、導通が断線される。そのイベントの時刻がＣＰＵのクロックから決定され、イベントにタイム・スタンプが押され、時刻がＣＰＵのデータ・メモリに記録される。後の時点で、関心のある当事者は、解析するためにＣＰＵのメモリからのデータを検索して、パッケージが開放されているか（改ざんされているか）どうかを決定することができる。改ざんが検出されている場合には、関心のある当事者は、サプライ・チェーンに沿ってさかのぼって推定して改ざんがどこで行われたかを決定することができる。データは、無線周波数（ＲＦ）伝送や赤外線（ＩＲ）伝送によるなど遠隔で、または直接接触によって読取り装置を介して検索することができる。このデバイスの用途においては、１つの改ざんイベントを検出することができ、改ざんは、１つまたは複数のパッケージのタブを開放することによって行われる必要がある。
【００２９】
一部の用途においては、パッケージのいくつかの閉鎖タブのどれが開放されているかを知ることが望ましいこともある。図２は、これらの閉鎖タブを介して複数の開放を検出することができる改ざん検出デバイスの用途を示している。デバイスのこの用途においては、各対の閉鎖タブは、それ自体の導電トレースによってＣＰＵに接続されている。３つのタブ対のパッケージでは、ＣＰＵの入力ピン（１、２、３、Ｃ）に対する４つの接続が必要である。各回路は、ＣＰＵに対する１つの接続を必要とし、このシステムは、共通（Ｃ）接続を必要とする。この構成においては、ＣＰＵ２０は、トレース１４、１４を介して閉鎖タブＡ−Ａの導電接着剤１２に接続される。またＣＰＵは、トレース１６’、１６’と１８’、１８’のそれぞれ一方を介して閉鎖タブＢ−Ｂ、Ｃ−Ｃのそれぞれの一方に接続される。また閉鎖タブＢ−Ｂ、Ｃ−Ｃの他方は、トレース１６’、１６’と１８’、１８’の他方を介してトレース１４、１４の一方に接続される。ＣＰＵは回路の導通を監視する（デジタル式方法）。タブを介してパッケージを開放することにより、回路の導通が断線させられ、その時の時刻が決定され、タブの（回路の）アイデンティティと一緒に記録される。これは、回路ごとに一度ずつ行うことができる。一部の用途においては、ＣＰＵのプロシージャ・メモリを、タブが導電接着剤を用いて再び封じられ、回路の導通が再確立された場合には、回路をリセットするようにプログラムすることができる。この用途においては、同じタブの複数のタブ開放が検出され、これらの時刻を記録することが可能になる。他の詳細においては、このプロシージャは、図１に関連した以前の詳細な説明のプロシージャと同一である。この用途の利点は、特定のタブ開放と複数のかかる開放の詳細が、関心がある場合に取得できることである。この用途の欠点は、ＣＰＵがより多くの入力ピンを必要とし、システムがＣＰＵに対するより多くの接続を必要とし、製造コストが高くなってしまうことである。
【００３０】
他の用途においては、閉鎖タブによる開放と同様にパッケージの側面からパッケージを貫通させるのを検出することが望ましいこともある。かかる用途においては、導電トレースの（ランダム・アレイを含めて）連続的なパターンを使用してパッケージの閉鎖タブを接続して１つの回路を形成することができる。図３に示すように、回路はＣＰＵ２０の２つの入力ピン（１、２）で終わる。接続トレース２２が、ブランク表面の大きな範囲をカバーする回り道の経路の形でブランクの表面を横切るように構成されている。ＣＰＵ２０は、回路の導通を監視する（デジタル式方法）。パッケージの貫通によって、１つまたは複数のこれらのトレースが断線し、閉鎖タブの１つによるパッケージの開放のように回路を開放する。回路の開放の時刻がＣＰＵのクロックから決定され、データ・メモリに記憶される。トレースのパターンは、用途に応じて細く、または粗くすることができる。他の詳細においては、このプロシージャは、図１に関連した以前の詳細な説明のプロシージャと同一である。この方法の利点は、貫通改ざんも開放改ざんも共に検出することができ、ＣＰＵに対する２つの接続しか必要とされず、製造のコストが低減されることである。この欠点は、１つの改ざんイベントしか検出し記録することができないこと、トレースの設計と適用がより複雑になってしまうことである。
【００３１】
アナログ式方法は、ＣＰＵに対する接続数が少なくてすみ、入力ピン数がより少ない、より簡素なＣＰＵを利用できるのでさらに生産コストを低くすることができる。この方法では、ＣＰＵにはアナログ・デジタル変換器（ＡＤＣ）が必要になる。ＡＤＣは、ＣＰＵに内蔵させるか、外付けすることができる。アナログ式方法は、同時に監視することができるセンサの数とタイプの観点から、より多くの柔軟性を備えることもできる。図４は、３つのステップ（センサ回路）をもつアナログ開放監視システムを示している。閉鎖タブ対（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）は、ＣＰＵ２６の入力ピン（１、２）に終端する１つの導電回路２４に並列な抵抗として構成される。ＡＤＣとＣＰＵは、ＣＰＵのプロシージャ・メモリに記憶された（または計算されて入れられた）固定された（または動的な）変化判断基準に対して、回路の電気特性（抵抗、電圧、電流、またはその組合せ）を監視する。この判断基準を満たす変化は、開放イベントとして解釈され、その時刻がＣＰＵのクロックから決定され、その情報がＣＰＵのデータ・メモリに記憶される。データは、パッケージが開放されたか（改ざんされたか）否かに関心がある当事者が、後で検索することができる。改ざんが検出されている場合、関心がある当事者は、サプライ・チェーンに沿ってさかのぼって、どこで改ざんが行われたかを決定することができる。データは、無線周波数（ＲＦ）または赤外線（ＩＲ）伝送などにより離れたところから、または直接接触によって読取り装置を介して検索することができる。デバイスのこの用途においては、３つの改ざんイベントを検出することができる。その改ざんは、パッケージの閉鎖タブの開放によって行われる必要がある。アナログ式方法の利点は、監視することができる「ステップ」またはセンサ回路の数が、任意のノイズ（改ざんイベントによらない回路の電気特性の変動）からの変化（信号）を検出するＣＰＵの機能によってしか制限されないことである。図４に示すように、タブ回路の開放によって引き起こされる変化の大きさは、並列回路では低抵抗パットを、並列な抵抗を含むトレースでは高抵抗トレースを使用することによって増大させることができる。
【００３２】
図４を参照すると、回路２４は、ＣＰＵ２６の２つのピンに接続された一対の低抵抗トレース２８と、低抵抗トレースをこの閉鎖タブの導電接着剤１２に接続する高抵抗トレースの３つの対３０、３０、３２、３２、３４、３４を含んでいる。したがって、これらの高抵抗トレース対のそれぞれ一方は、低抵抗トレースの一方を各閉鎖タブ対Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃのそれぞれ一方に接続する。各高抵抗トレース対の他方は、低抵抗トレースの他方を各閉鎖タブ対の他方に接続する。
【００３３】
前述のアナログ式方法においては、確実に検出可能な変化が判別できないこともあり、ＣＰＵでは、どのタブが開放されているかを決定することができないこともある。判別可能にするために、各タブ対（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）を並列な回路に接続する導電トレースの抵抗にかなり異なる抵抗値を与えるようにする。図５に示すように、タブＣ−Ｃに関連する印刷されたトレースの抵抗値（Ｒ１）は、経路Ｒ１（Ｃ−Ｃ）の断面積をより大きくすることで、タブＢ−Ｂ（Ｒ２）に関連する抵抗値よりも低くなる。抵抗値Ｒ１もＲ２も共に、タブＡ−Ａに関連するトレース３０、３０の抵抗値よりも大きい。一方のタブ回路における導通切断に関連する変化の他方に比べた大きさは、ＣＰＵのプロシージャ・メモリにプログラムすることができる。所与の判断基準を満たす変化は、特定のタブ対の中断を示すことになる。このようにして、開放されたタブ位置も開放の時刻についても、前述の方法で決定することができる。
【００３４】
このアナログ式方法を使用して段ボール・パッケージの開放と貫通を検出することもできる。図６に示すように、このタブ対を接続する印刷されたトレースは、ブランクの表面の大きな範囲をカバーする回り道の経路３６の形に構成することもできる。閉鎖タブ対（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）は、ＣＰＵ３８の入力ピン（１、２）に終端する１つの導電回路に並列な抵抗として構成される。ＡＤＣ、ＣＰＵは、ＣＰＵのプロシージャ・メモリに記憶された（または計算されて入れられた）固定された（または動的な）変化判断基準について回路の電気特性（抵抗、電圧、電流、またはその組合せ）を監視する。変化がこの判断基準を満たすときには、開放イベントまたは貫通イベントとして解釈され、その時刻がＣＰＵのクロックから決定され、情報がＣＰＵのデータ・メモリに記憶される。データは、パッケージが開放され、または貫通されたか（改ざんされたか）否かに関心がある当事者が、後で検索することができる。図６においては、改ざんイベントによって引き起こされる電気特性の変化の判別能力を最大にするために、センサ回路トレースはより高抵抗になっている。このアナログ式方法では、各センサ回路が改ざんの位置の識別を可能にするために関連する異なる抵抗値を有する前述の方法を組み込むこともできる。
【００３５】
アナログ式方法のさらなる変形形態においては、導電トレースの連続的なグリッド４０が、ブランクの全体表面に印刷され、または別の方法で設けられる（図７）。次いでＣＰＵ４２の入力端子（１、２）がトレース４４、４４を介してグリッド上の２つの異なるポイントに接続されて導電回路が形成される。この取付けの詳細が図８に示されている。ＣＰＵは、ＡＤＣを介して、ＣＰＵのプロシージャ・メモリに記憶された（または計算されて入れられた）固定された（または動的な）変化判断基準を満たす大きさの変化についてグリッドの電気特性を監視する。タブの開放またはグリッドの貫通は、抵抗値を変化させる。判断基準を満たす変化が検出されるときに、これらの変化は、改ざんイベント（開放または貫通）として解釈される。この方法では、かかるいくつかのイベントを検出する機能はあるが、それらの位置を識別することはできない。前述したように、次いでデータは、後続のダウンローディングと解釈のためにＣＰＵのデータ・メモリに記憶される。
【００３６】
前述のアナログ・グリッド式方法のさらなる変形形態においては、導電性インクまたは他の材料の連続コーティングが、パッケージの表面全体に印刷され、または付着される。次いでＣＰＵの入力端子は、表面上の２つの異なるポイントに接続されて導電回路が形成される。ＣＰＵは、ＡＤＣを介して、ＣＰＵのプロシージャ・メモリに記憶された（または計算されて入れられた）固定された（または動的な）変化判断基準を満たす変化について表面（回路）の電気特性を監視する。タブの開放または表面の貫通が抵抗値を変化させる。判断基準を満たす変化が検出されると、これらの変化は、改ざんイベント（開放または貫通）として解釈される。この方法は、かかるいくつかのイベントを検出する機能を有するが、それらの位置を識別することはできない。前述したように、次いでデータは、後続のダウンローディングと解釈のためにＣＰＵのデータ・メモリに記憶される。
【００３７】
改ざん感知段ボール容器の製造をスムーズに実施するために、段ボール・ロール・ストック４６は、その製造時において印刷または他の付着手段（図９）のどちらかによって導電トレースの連続的なグリッド４８でカバーすることができる。個別のパッケージが後にロール・ストックから型抜きされ、または別の方法でカットされると、これらのパッケージにはその表面に連続的なグリッドが付着されていることになる。図７、８に示すように、次いで、２つの入力ピンによってこのグリッドにＣＰＵを接続することができる。次いで、グリッド回路の電気特性を、ＣＰＵによってＡＤＣを介して変化について監視することができる。ＣＰＵのプロシージャ・メモリに記憶された（または計算して入れられた）固定された（または動的な）変化判断基準を満たす変化が検出されると、その時刻がＣＰＵのクロックから決定され、データ・メモリに記録される。前述のようにデータは、後で検索し解釈することができる。
【００３８】
同様に、上記の連続的なグリッド（図１０）について説明したように、後で改ざん検出パッケージに組み込むために連続的な導電コーティング５０を段ボール・ロール・ストック４６に付着することができる。
【００３９】
改ざん感知トレースの付着は、パッケージの内側表面だけには限定されず、その外側表面にも同様に付着させ、あるいは多層の段ボール・パッケージの層の間に薄膜を重ねて作ることができる。
【００４０】
パッケージの形状は、正方形または長方形の設計だけに限定されず、折り曲げ、接着、または別の方法で封じることによって製造される任意の形状のパッケージを含んでいる。
【００４１】
本発明は、段ボール・パッケージだけには限定されず、それだけには限定されないがプラスチックや他の積層材料を含めて、折り曲げられたパッケージを構築することができるすべての材料と共に使用することができる。
【００４２】
ＣＰＵは、パッケージの内側または外側に配置することができ、また適切な場合にはこの段ボール中に埋設することもできる。
【００４３】
ＣＰＵはさらに、それだけには限定されないが、衝撃、温度、放射線、湿度、圧力、光など、パッケージに伴う改ざんについての情報を提供することが可能な他の環境特性を監視することもできる。
【００４４】
ＣＰＵはまた、改ざんが検出された時を示すために警報信号を生成するようにプログラムすることもできる。この警報デバイスは、発光ダイオード（ＬＥＤ）、液晶ディスプレイ（ＬＣＤ）または他のタイプのディスプレイ、可聴デバイス、これらの任意の組合せなど、警報を提示することができる任意のデバイスとすることができる。警報デバイスは、ＲＦや他の手段などにより密かに離れたところから警報を送信することもできる。
【図面の簡単な説明】
【００４５】
【図１】３対の閉鎖タブが１つの監視回路に直列に接続されて、このパッケージの開放が検出されるパッケージ（デジタル式方法）を示す図である。
【図２】３対の閉鎖タブが個別に監視されて、このパッケージの開放の時刻と位置が検出されるパッケージ（デジタル式方法）を示す図である。
【図３】３対の開放タブと導電トレースのパターンが直列に接続され監視されて、このパッケージの開放または貫通が検出されるパッケージ（デジタル式方法）を示す図である。
【図４】それぞれが導電トレースの関連するパターンを有する３対の閉鎖タブが、並列に抵抗として構成されて、１つの回路の監視で３つの開放イベントを検出できるようにするパッケージ（アナログ式方法）を示す図である。
【図５】開放の１つまたは複数のポイントの場所を突き止める機能を有するアナログ式パッケージ開放検出システムを示す図である。
【図６】並列な抵抗として構成される３つのセンサ回路を有するアナログ式開放および貫通検出システムを示す図である。
【図７】複数の開放イベントまたは貫通イベントを検出し場所を突き止める、ＡＤＣおよびＣＰＵによって監視される導電トレースの連続的なグリッドを有するパッケージ（アナログ式方法）を示す図である。
【図８】ＣＰＵおよびそのＡＤＣによって監視される連続的なグリッドを有するパッケージ（アナログ式方法）の断面の概略図である。
【図９】その表面に付着された連続的な導電グリッドを有する段ボール・ロール・ストックを示す図である。
【図１０】連続的な導電コーティングを有する段ボール・ロール・ストックを示す図である。
【図１】
2006507995.tif 000003
【図２】
2006507995.tif 000004
【図３】
2006507995.tif 000005
【図４】
2006507995.tif 000006
【図５】
2006507995.tif 000007
【図６】
2006507995.tif 000008
【図７】
2006507995.tif 000009
【図８】
2006507995.tif 000010
【図９】
2006507995.tif 000011
【図１０】
2006507995.tif 000012
【国際調査報告】
2006507995.tif 000013
2006507995.tif 000014