(57)【要約】高密度メモリアレイの磁性素子（３００）は、リセッタブル層（３０４）及び記憶層（３０２）を含む。リセッタブル層は、外部に生じる少なくとも一つの磁界によって選択方向に設定される磁化を有する。記憶層は、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える磁化を有する。磁性素子の別の実施形態は更に別の多層構造（４０９）を含み、トンネルバリア層（４１０）、ピン磁性層（４１１）、及び反強磁性層（４１２）により形成され、この反強磁性層は、ピン層の磁化を所定の方向に固定する。磁性素子の更に別の実施形態は、更に別の多層構造（５０９）を含み、この多層構造はトンネルバリア層（５１４）及び第２リセッタブル層（５１３）により形成され、この第２リセッタブル層は、基本形態のリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する。
2006518099.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層であって、各磁界はリセッタブル層の外部で生成されるリセッタブル層と、
少なくとも一つの磁化容易軸を有し、かつ書き込み電流が当該磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層と、
リセッタブル層と記憶層との間に形成されるスペーシング層と、を備える磁性素子。
【請求項２】
記憶層の少なくとも一部が強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成される、請求項１記載の磁性素子。
【請求項３】
記憶層は反平行結合膜から形成される、請求項１記載の磁性素子。
【請求項４】
書き込み電流は、磁性素子内を、順バイアススイッチングモード方向にのみ流れる、請求項１記載の磁性素子。
【請求項５】
記憶層は少なくとも一つの形状磁気異方性を有する、請求項１記載の磁性素子。
【請求項６】
記憶層は第１形状を有し、かつリセッタブル層は第１形状とは異なる第２形状を有する、請求項１記載の磁性素子。
【請求項７】
記憶層は、少なくとも一つの形状磁気異方性を生じさせる形状を有し、かつリセッタブル層は磁気的に等方的な形状を有する、請求項６記載の磁性素子。
【請求項８】
リセッタブル層の少なくとも一部が強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成される、請求項１記載の磁性素子。
【請求項９】
リセッタブル層は、約２０エルステッド未満の外部磁界を使用して所望の方向に設定される磁化を有するように形成される、請求項１記載の磁性素子。
【請求項１０】
リセッタブル層は反平行結合膜から形成される、請求項１記載の磁性素子。
【請求項１１】
スペーシング層はトンネルバリア層である、請求項１記載の磁性素子。
【請求項１２】
リセッタブル層とトンネルバリア層との間に形成される高いスピン分極率を有する材料の層を更に備える、請求項１１記載の磁性素子。
【請求項１３】
スペーシング層は導電性スペーサ層である、請求項１記載の磁性素子。
【請求項１４】
リセッタブル層と導電性スペーサ層との間に形成される高いスピン分極率を有する材料の層を更に備える、請求項１３記載の磁性素子。
【請求項１５】
記憶層及びリセッタブル層に電気的に直列に接続される単方向電気素子を更に備える、請求項１記載の磁性素子。
【請求項１６】
記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層に対して近位にあり、
磁性素子は更に、記憶層の第２側面の上に形成される多層構造を備える、請求項１記載の磁性素子。
【請求項１７】
記憶層及び多層構造と電気的に直列に接続される単方向電気素子を更に備える、請求項１６記載の磁性素子。
【請求項１８】
前記多層構造は、
記憶層に隣接して形成される第２スペーシング層と、
第３磁化を有するピン磁性層と、
反強磁性層とを備える、請求項１６記載の磁性素子。
【請求項１９】
第２スペーシング層はトンネルバリアである、請求項１８記載の磁性素子。
【請求項２０】
第２スペーシング層は導電性スペーサ層である、請求項１８記載の磁性素子。
【請求項２１】
ピン磁性層は反平行結合膜である、請求項１８記載の磁性素子。
【請求項２２】
前記多層構造は、
記憶層に隣接して形成されるトンネルバリア層と、
第３磁化を有する第２リセッタブル層とを含み、第２リセッタブル層は、第１磁化を有するリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する、請求項１６記載の磁性素子。
【請求項２３】
第２リセッタブル層は磁気的に等方的な形状を有する、請求項２２記載の磁性素子。
【請求項２４】
第２リセッタブル層は、約２０エルステッド未満の外部磁界を使用して所望の方向に設定される磁化を有するように形成される、請求項２２記載の磁性素子。
【請求項２５】
第２リセッタブル層は反平行結合膜である、請求項２２記載の磁性素子。
【請求項２６】
リセッタブル層の第１磁化及び第２リセッタブル層の第３磁化は少なくとも一つの磁界によって選択方向に設定され、各磁界は磁性素子の外部を流れる電流により生成される、請求項２２記載の磁性素子。
【請求項２７】
複数の磁気セルを有する磁気メモリであって、少なくとも一つの磁気セルは一つの磁性素子を含み、この磁性素子は、
少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層であって、各磁界がリセッタブル層の外部で生成されるリセッタブル層と、
少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層と、
リセッタブル層と記憶層との間に形成されるスペーシング層とを備える、磁気メモリ。
【請求項２８】
記憶層の少なくとも一部が強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成される、請求項２７記載の磁気メモリ。
【請求項２９】
記憶層は反平行結合膜から形成される、請求項２７記載の磁気メモリ。
【請求項３０】
書き込み電流は、磁性素子内を、順バイアススイッチングモード方向にのみ流れる、請求項２７記載の磁気メモリ。
【請求項３１】
記憶層は少なくとも一つの形状磁気異方性を有する、請求項２７記載の磁気メモリ。
【請求項３２】
記憶層は第１形状を有し、かつリセッタブル層は第１形状とは異なる第２形状を有する、請求項２７記載の磁気メモリ。
【請求項３３】
記憶層は、少なくとも一つの形状磁気異方性を生じさせる形状を有し、かつリセッタブル層は磁気的に等方的な形状を有する、請求項３２記載の磁気メモリ。
【請求項３４】
リセッタブル層の少なくとも一部が強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成される、請求項２７記載の磁気メモリ。
【請求項３５】
リセッタブル層は、約２０エルステッド未満の外部磁界を使用して所望の方向に設定される磁化を有する磁性材料により形成される、請求項２７記載の磁気メモリ。
【請求項３６】
リセッタブル層は反平行結合膜から形成される、請求項２７記載の磁気メモリ。
【請求項３７】
スペーシング層はトンネルバリアである、請求項２７記載の磁気メモリ。
【請求項３８】
リセッタブル層とトンネルバリア層との間に形成される高いスピン分極率を有する材料の層を更に備える、請求項３７記載の磁気メモリ。
【請求項３９】
スペーシング層は導電性スペーサ層である、請求項３７記載の磁気メモリ。
【請求項４０】
リセッタブル層と導電性スペーサ層との間に形成される高いスピン分極率を有する材料の層を更に備える、請求項３９記載の磁気メモリ。
【請求項４１】
記憶層及びリセッタブル層に電気的に直列に接続される単方向電気素子を更に備える、請求項２７記載の磁気メモリ。
【請求項４２】
記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層に対して近位にあり、
磁性素子は更に、記憶層の第２側面の上に形成される多層構造を備える、請求項２７記載の磁気メモリ。
【請求項４３】
記憶層及び多層構造に電気的に直列に接続される単方向電気素子を更に備える、請求項４２記載の磁気メモリ。
【請求項４４】
前記多層構造は、
記憶層に隣接して形成される第２スペーシング層と、
第３磁化を有するピン磁性層と、
第３磁化を所定の方向に固定する反強磁性層とを備える、請求項４２記載の磁気メモリ。
【請求項４５】
第２スペーシング層はトンネルバリアである、請求項４４記載の磁気メモリ。
【請求項４６】
第２スペーシング層は導電性スペーサ層である、請求項４４記載の磁気メモリ。
【請求項４７】
ピン磁性層は反平行結合膜である、請求項４４記載の磁気メモリ。
【請求項４８】
前記多層構造は、
記憶層に隣接して形成されるトンネルバリア層と、
第３磁化を有する第２リセッタブル層とを備え、第２リセッタブル層は、第１磁化を有
するリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する、請求項４２記載の磁気メモリ。
【請求項４９】
第２リセッタブル層は磁気的に等方的な形状を有する、請求項４８記載の磁気メモリ。
【請求項５０】
第２リセッタブル層は、約２０エルステッド未満の外部磁界を使用して所望の方向に設定される磁化を有する磁性材料により形成される、請求項４８記載の磁気メモリ。
【請求項５１】
第２リセッタブル層は反平行結合膜である、請求項４８記載の磁気メモリ。
【請求項５２】
リセッタブル層の第１磁化及び第２リセッタブル層の第３磁化は少なくとも一つの磁界によって選択方向に設定され、各磁界は磁性素子の外部を流れる電流により生成される、請求項４８記載の磁気メモリ。
【請求項５３】
磁性素子を形成する方法であって、
少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層であって、各磁界がリセッタブル層の外部で生成されるリセッタブル層を形成する工程と、
少なくとも一つの磁化容易軸を有し、かつ書き込み電流が該磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層を形成する工程と、
リセッタブル層と記憶層との間にスペーシング層を形成する工程とを含む方法。
【請求項５４】
記憶層及び多層構造に電気的に直列に接続される単方向電気素子を形成する工程を更に含む、請求項５３記載の方法。
【請求項５５】
記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層に対して近位にあり、
該方法は、多層構造を記憶層の第２側面の上に形成する工程を更に含む、請求項５３記載の方法。
【請求項５６】
多層構造を形成する工程は、
第２スペーシング層を記憶層に隣接して形成する工程と、
第３磁化を有するピン磁性層を形成する工程と、
第３磁化を所定の方向に固定する反強磁性層を形成する工程とを含む、請求項５５記載の方法。
【請求項５７】
第２スペーシング層はトンネルバリア層である、請求項５６記載の方法。
【請求項５８】
第２スペーシング層は導電性スペーサ層である、請求項５６記載の方法。
【請求項５９】
前記多層構造を形成する工程は、第３磁化を有する第２リセッタブル層を形成する工程を含み、第２リセッタブル層は、第１磁化を有するリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する、請求項５５記載の方法。
【請求項６０】
記憶層は少なくとも一つの形状磁気異方性を有するように形成される、請求項５３記載の方法。
【請求項６１】
記憶層は二つ以上の磁化容易軸を有するように形成される、請求項５３記載の方法。
【請求項６２】
記憶層は第１形状を有するように形成され、かつリセッタブル層は第１形状とは異なる第２形状を有するように形成される、請求項５３記載の方法。
【請求項６３】
記憶層は、少なくとも一つの形状磁気異方性を生じさせる形状を有するように形成され、かつリセッタブル層は磁気的に等方的な形状を有するように形成される、請求項５３記載の方法。
【請求項６４】
磁性素子に情報を書き込む方法であって、磁性素子は、少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層であって、各磁界が磁性素子の外部に流れる電流によって生成されるリセッタブル層と、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層と、リセッタブル層と記憶層との間に形成されるスペーシング層とを備え、前記方法は、
外部磁界を生成することによって、リセッタブル層の第１磁化を選択した方向に設定する工程と、
磁性素子に書き込み電流を流すことによって、記憶層の第２磁化の方向を変える工程であって、書き込み電流が記憶層の磁化を切り替える電流の大きさ以上の大きさを有する工程とを含む、方法。
【請求項６５】
スペーシング層はトンネルバリア層である、請求項６４記載の方法。
【請求項６６】
スペーシング層は導電性スペーサ層である、請求項６４記載の方法。
【請求項６７】
リセッタブル層の第１磁化を設定する工程は、リセッタブル層に近接する導電ラインに設定電流を流して外部磁界を生成する工程を含む、請求項６４記載の方法。
【請求項６８】
リセッタブル層の第１磁化を設定する工程は、複数の外部磁界を生成する工程を含む、請求項６４記載の方法。
【請求項６９】
複数の外部磁界を生成する工程は、各磁界に対応する導電ラインに設定電流を流す工程を含み、各導電ラインはリセッタブル層に近接している、請求項６８記載の方法。
【請求項７０】
磁性素子の記憶層は第１側面及び第２側面を有し、記憶層の第１側面が記憶層の第２側面よりもリセッタブル層に対して近位にあり、
磁性素子は更に、記憶層の第２側面の上に形成される多層構造を含む、請求項６４記載の方法。
【請求項７１】
多層構造は、記憶層に隣接して形成される第２スペーシング層と、第３磁化を有するピン磁性層と、第３磁化を所定の方向に固定する反強磁性層とを備える、請求項７０記載の方法。
【請求項７２】
第２スペーシング層はトンネルバリアである、請求項７１記載の方法。
【請求項７３】
第２スペーシング層は導電性スペーサ層である、請求項７１記載の方法。
【請求項７４】
多層構造は、記憶層に隣接して形成されるトンネルバリア層と、第２リセッタブル層とを備え、第２リセッタブル層は、第３磁化と、第１磁化を有するリセッタブル層の磁気モーメントとは異なる磁気モーメントとを有する、請求項７０記載の方法。
【請求項７５】
磁性素子を読み取る方法であって、前記磁性素子は、少なくとも一つのリセッタブル層
であって、各リセッタブル層が少なくとも一つの磁界によって選択した方向に設定される磁化を有し、かつ各磁界が磁性素子の外部に流れる電流によって生成されるリセッタブル層と、少なくとも一つの磁化容易軸を有し、かつ書き込み電流を磁性素子に流すと、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層とを備え、前記方法は、
少なくとも一つの外部磁界を生成することによって、各リセッタブル層の磁化を第１の選択方向に設定する工程と、
各リセッタブル層の磁化が第１の選択方向に設定されている間に、第１電流を磁性素子に流す工程と、
少なくとも一つの外部磁界を生成することによって、各リセッタブル層の磁化を、第１の選択方向とは反対の第２の選択方向に設定する工程と、
各リセッタブル層の磁化が第２の選択方向に設定されている間に、第２電流を磁性素子に流す工程と、
各読み出し電流を磁性素子に流すときの磁性素子の両端に生じる電圧を検出する工程と、
検出された電圧に基づいて、磁気セルに記憶されている情報値を判定する工程とを含む、方法。
【請求項７６】
磁性素子の記憶情報値を判定する工程は、検出された電圧を基準磁気セルの電圧と比較する工程を含む、請求項７５記載の方法。
【請求項７７】
磁性素子は、記憶層に隣接して形成されるトンネルバリア層と、第３磁化を有する第２リセッタブル層と更に備え、第２リセッタブル層は、第１磁化を有するリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する、請求項７５記載の方法。
【請求項７８】
磁性素子を読み取る方法であって、前記磁性素子は、少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層であって、各磁界が磁性素子の外部に流れる電流によって生成される構成のリセッタブル層と、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層と、第３磁化を有するピン磁性層と、第３磁化を所定の方向に固定する反強磁性層と、記憶層とピン磁性層との間のトンネルバリア層とを備え、前記方法は、
記憶層の磁化を切り替える電流の大きさよりも小さい大きさを有する第１の読み出し電流を磁性素子に流す工程と、
第１の読み出し電流を磁性素子に流したときに磁性素子両端に生じる第１電圧を検出する工程と、
少なくとも一つの外部磁界を生成することによって、リセッタブル層の第１磁化を選択方向に設定する工程と、
記憶層の磁化を切り替える電流の大きさ以上の大きさを有する書き込み電流を磁性素子に流す工程と、
記憶層の磁化を切り替える電流の大きさよりも小さい大きさを有する第２の読み出し電流を磁性素子に流す工程と、
第２の読み出し電流を磁性素子に流したときに磁性素子両端に生じる第２電圧を検出する工程と、
検出された第１電圧と第２電圧とを比較することにより、磁気セルに記憶される情報値を判定する工程とを含む、方法。
【請求項７９】
情報値を判定した後に、判定した情報値を磁性素子に書き込み直す工程を更に含む、請求項７８記載の方法。
【請求項８０】
磁性素子の記憶情報値を判定する工程は、検出された電圧を基準磁気セルの電圧と比較する工程を含む、請求項７８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気メモリスステムに関する。特に、本発明はスイッチングにおいてスピントランスファー効果を利用し、磁気ランダムアクセスメモリ（ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ：ＭＲＡＭ）のような磁気メモリに使用することができる素子を実現する方法及びシステムに関する。
【背景技術】
【０００２】
磁気メモリはデータを記憶するために使用される。注目されている一タイプのメモリ素子はデータを記憶するために磁性素子の磁気抵抗特性を利用する。図１Ａ及び図１Ｂはそれぞれ、従来のスピンバルブ磁性素子１００及び従来のスピントンネル接合磁性素子１００'の断面図を示している。図１Ａに示すように、従来のスピンバルブ磁性素子１００は
、従来の反強磁性（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ：ＡＦＭ）層１０２、従来のピン層１０４、従来のスペーサ層１０６、及び従来の自由層１０８を含む。従来のピン層１０４及び従来の自由層１０８は強磁性体である。従来のスペーサ層１０６は非磁性体であり、かつ導電体である。ＡＦＭ層１０２は、ピン層１０４の磁化を特定の方向に定める、すなわち固定するために用いられる。自由層１０８の磁化は通常、外部磁界に応答して、自由に回転される。
【０００３】
従来のスピントンネル接合磁性素子１００'の各部分は従来のスピンバルブ磁性素子１
００に類似する。従って、従来のスピントンネル接合磁性素子１００'は図１Ｂに示すよ
うに、ＡＦＭ層１０２'、従来のピン層１０４'、絶縁バリア層１０６'及び自由層１０８'を含む。従来のバリア層１０６'は、電子が該バリア層１０６'をトンネリングすることができるほど十分に薄い。
【０００４】
自由層１０８（または１０８'）及びピン層１０４（または１０４'）の磁化の配向に依存して、従来の磁性素子１００（または１００'）の抵抗が変化する。例えば、自由層１
０８及びピン層１０４の磁化が平行である場合、従来のスピンバルブ１００の抵抗は小さくなる。自由層１０８及びピン層１０４の磁化が反平行である場合、従来のスピンバルブ１００の抵抗は大きくなる。同様に、自由層１０８'及びピン層１０４'の磁化が平行である場合、従来のスピントンネル接合１００'の抵抗は小さくなる。自由層１０８'及びピン層１０４'の磁化が反平行である場合、従来のスピントンネル接合１００'の抵抗は大きくなる。
【０００５】
従来の磁性素子１００または１００'のいずれかの抵抗を検出するために、磁性素子を
介して電流を流れさせる。従来の磁性素子１００の場合、２つの構成、すなわち電流を素子の膜面に平行な方向に流す（ｃｕｒｒｅｎｔ  ｉｎ  ｐｌａｎｅ：ＣＩＰ）構成及び電流を素子の膜面に直交する方向に流す（ｃｕｒｒｅｎｔ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｔｏ  ｔｈｅ  ｐｌａｎｅ：ＣＰＰ）構成のいずれかで、電流を磁性素子１００に流すことができる。しかしながら、従来のスピントンネル接合１００'の場合、電流はＣＰＰ型
構成のみを使用して従来のスピントンネル接合１００'に流される。ＣＩＰ構成では、電
流は従来のスピンバルブ１００の各層に平行に流される。従って、ＣＩＰ構成では図１Ａに示すように、電流は左から右、または右から左に流される。ＣＰＰ構成では、電流は従来の磁性素子１００（または１００'）の各層に直交して流される。従って、図１Ａまた
は１Ｂに示すように、ＣＰＰ構成では、電流は上に向かって、または下に向かって流される。ＣＰＰ型構成は、メモリセルに従来のスピントンネル接合１００'を有するＭＲＡＭ
に使用される。
【０００６】
図２は従来のメモリセル２２０を使用する従来のメモリアレイ２００を示している。従来の各メモリセル２２０は従来の磁性素子１００（または１００'）を含む。従来のアレ
イ２００は、通常はスピントンネル接合磁性素子１００'である４つの従来のメモリセル
２２０を有して示されている。図２に示すように、各メモリセル２２０は従来の一のスピントンネル接合１００'及び一のトランジスタ２２２を含む。これらのメモリセル２２０
は、読み出し／書き込み列選択部２３０にビットライン２３２，２３４を介して接続され、行選択部２５０にワードライン２５２，２５４を介して接続される。図２に更に示される書き込みライン２６０，２６２は電流を伝え、この電流が、書き込み中に対応する従来のメモリセル２２０に対して外部磁界を生じる。読み出し／書き込み列選択部２３０は書き込み電流源２４２及び読み出し電流源２４０に接続され、これらの電流源はそれぞれ電圧源Ｖｄｄ２４８にライン２４６を介して接続される。
【０００７】
従来のメモリアレイ２００に書き込みを行なうために、書き込み電流Ｉｗ２４２が、読み出し／書き込み列選択部２３０によって選択されるビットライン２３２（または２３４）に流される。読み出し電流Ｉｒ２４０は流されない。ワードライン２５２，２５４は共に無効にされ、全メモリセル２２０のトランジスタ２２２が不能にされる。また、選択されるメモリセル２２０に対応する書き込みライン２６０，２６２の内の一つが電流を伝え、この電流は選択されるメモリセルへの書き込みに使用される。書き込みライン２６０（または２６２）を流れる電流と、ビットライン２３２（または２３４）を流れる電流とを組み合わせて、選択されるセルの自由層１０８'の磁化方向を切り替えるのに十分な大き
さの磁界を生成することができ、よって選択したセルへの書き込みを行なうことができる。選択されるセルに書き込まれるデータに依存して、従来の磁気トンネル接合１００'の
結果として得られる抵抗は大きくなるか、または小さくなる。アレイ２００の選択セル２２０に対して読み出しを行なう場合、書き込み電流ではなく、読み出し電流Ｉｒ２４０を流す。読み出しを行なうために選択されるメモリセルは、行選択部２５０及び列選択部２３０により決まる。選択されるセルの出力電圧は、出力ライン２４４において読み取られる。
【０００８】
従来のスピントンネル接合１００'を使用する従来の磁気メモリ２００は動作すること
ができるが、更に高いメモリセル密度を実現するためには種々の技術的問題を有する。特に、従来のメモリアレイ２００に対しては、ビットライン及び書き込みラインに流す電流により生じる外部磁界を使用して書き込みを行なう。すなわち、自由層１０８'の磁化は
、ビットライン２３２（または２３４）及び書き込みライン２６０（または２６２）に流す電流により生じる外部磁界によって切り替えられる。スイッチング磁界として知られる、自由層１０８'の磁化を切り替えるために必要な磁界は、従来の磁性素子１００'の幅に反比例する。その結果、小さな磁性素子１００'を有する従来のメモリのスイッチング磁
界は大きくなる。スイッチング磁界は、磁性素子１００'が小さくなるにつれ、大きくな
るので、ビットライン２３２（または２３４）、特に書き込みライン２６０（または２６２）に流されるべき電流は、磁気メモリセル密度が高くなるほど、劇的に大きくなる。このように電流が大きくなると従来の磁気メモリアレイ２００に多数の問題、例えば消費電力が大きくなり、温度が高くなる、といった現象が生じる。選択されるメモリセル２２０においてスイッチング磁界を生成する電流を流すために必要な駆動回路は、物理的な面積が大きくなり、複雑になる。さらに、従来の書き込み電流は磁気メモリセルの状態を切り替えるために十分に大きい必要があるが、隣接セルが間違って切り替わることがないような大きさにする必要がある。従来の磁気メモリ２００においては、最大書き込み電流値と最小書き込み電流値で決まる動作範囲が狭く、確実性及び安定性に関して問題が生じる。
【０００９】
上述の高密度磁気メモリに関連する技術的問題の内の幾つかを解決するために、最近発見された現象であるスピントランスファー効果が利用されている。スピントランスファー
効果（及びスピン注入法）に関する詳細は、非特許文献１〜３に記載されている。これらの文献は、参照によりその内容が本願に援用される。
【００１０】
スピントランスファー効果によって、極めて局在化して生じるという利点を有する別のスイッチングメカニズムが提供される。非磁性導電スペーサまたは絶縁バリアによって分離される複数の強磁性（またはフェリ磁性）層から構成される積層構造において、スピントランスファーとは、電流が多重層に流されると、スピン分極伝導電子のスピン角運動量が量子機械交換磁場（ｑｕａｎｔｕｍ−ｍｅｃｈａｎｉｃａｌ  ｅｘｃｈａｎｇｅ  ｆｉｅｌｄ）を介して、強磁性（またはフェリ磁性）層に移行される現象を指す。スピントランスファー効果によって、影響を受ける強磁性層の磁気ベクトルが回転する。電流が十分に大きいと、このような回転が十分に大きくなってスイッチングが生じる（例えば１８０°の回転）。スピントランスファー効果は磁気スイッチングに効果的に適用することができることが判明している。スピントランスファーを利用するスイッチングは、Ｃｏ[ 厚い] ／Ｃｕ／Ｃｏ[ 薄い] の多重層から成る単純な巨大磁気抵抗（ｇｉａｎｔ−ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ：ＧＭＲ）スピントランスファー構造において行われ、この多重層では、Ｃｕ層は２つの磁性層を分離するスペーサとして機能する。これについては、例えば非特許文献４を参照されたい。Ｃｕ層の厚さがスピン緩和長よりもずっと小さい場合、Ｃｕ層を通過する電子は、それら電子のスピン分極のほとんどを維持する。電子が厚いＣｏ層から薄いＣｏ層に移動する場合（反対方向に流れる電流によって）、厚いＣｏ層は、スピンを薄いＣｏ層に注入するスピンリザーバとして作用する。スピン角運動量の移行によって、薄いＣｏ層の磁化が厚いＣｏ層の磁化に平行に整合される。
【００１１】
他方、電子が薄いＣｏ層から厚いＣｏ層に移動するとき、厚いＣｏ層の磁化方向に平行なスピンを有する電子は大きく散乱することなく厚いＣｏ層を通過するが、反平行なスピンを有する電子は反射される。反平行スピンが反射されることによって、薄いＣｏ層の磁化は厚いＣｏ層の磁化に対して反平行に整合される。従って、スピン分極電流の流れる方向を変えることによって、薄いＣｏ層の磁化を厚いＣｏ層の磁化に対して平行及び反平行となるように繰り返し切り替えることができる。
【００１２】
ＣＰＰ型構成において、従来のスピンバルブ１００（または従来のスピントンネル接合１００’）の自由層１０８（または１０８’）の磁化方向を切り替えるために、外部スイッチング磁界を使用する代わりに、あるいはそれに加えて、スピントランスファー効果を用いることができる。スピントランスファー効果は他のメカニズムに優先する支配的な現象であるので、従来の磁性素子１００（または１００’）の寸法が小さく、数百ナノメートルの範囲である場合に観測することができる。その結果、スピントランスファー効果は小さな磁性素子１００（または１００’）を有する高密度磁気メモリに適する。
【００１３】
例えば、スピントランスファーを用いて、以下のように、従来のスピンバルブ１００の従来の自由層１０８の磁化を切り替えることができる。従来の自由層１０８の磁化は、最初は従来のピン層１０４の磁化に対して反平行であると仮定する。電流を従来の自由層１０８から従来のピン層１０４に流して、従来の自由層１０８の磁化が従来のピン層１０４の磁化と平行になるように、従来の自由層１０８の磁化を切り替えることができる。電流を従来の自由層１０８から従来のピン層１０４に流すと、伝導電子は従来のピン層１０４から従来の自由層１０８に移動する。従来のピン層１０４から移動してくる電子の大部分は、従来のピン層１０４の磁化と同じ方向に分極されたスピンを有し、これらの電子は、従来の自由層１０８と従来のスペーサ層１０６の界面領域近傍の従来の自由層１０８の磁気モーメントと相互作用する。この相互作用の結果、電子はそのスピン角運動量を従来の自由層１０８に伝達する。電子から十分な角運動量が伝達されると、従来の自由層１０８の磁化は従来のピン層１０４の磁化に平行になるように切り替えられる。
【００１４】
別の構成として、電流を従来のピン層１０４から従来の自由層１０８に流れさせて、従来の自由層１０８の磁化を、従来のピン層１０４の磁化に対して反平行となるように、切り替えることができる。この状況においては、従来の自由層１０８の磁化は、最初はピン層１０４の磁化と平行であると仮定する。電流を従来のピン層１０４から従来の自由層１０８に流れさすと、伝導電子は反対方向に進む。従来の自由層１０８からの電子の大部分は、大きく散乱することなく従来のピン層１０４を通過する。これは、これらの電子のスピンが従来のピン層１０４の磁化と平行に分極しているためである。しかしながら、従来の自由層１０８及び従来のピン層１０４の初期磁化に反平行に分極しているスピンを有する少数の電子は、従来のピン層１０４によって反射され、そして従来の自由層１０８に戻る方向に進むことになる。従来のピン層１０４によって反射される少数の電子は、従来の自由層１０８の磁気モーメントに影響を与えるように作用し、それら少数電子のスピン角運動量の少なくとも一部を従来の自由層１０８に伝達する。電子から十分な角運動量が従来の自由層１０８に伝達されると、自由層１０８の磁化は従来のピン層１０４の磁化に反平行となるように切り替えられる。
【００１５】
従ってＣＰＰ型構成では、従来の磁性素子１００（または１００’）に流す電流によって、スピントランスファー効果を利用して自由層１０８（または１０８’）の磁化方向を切り替えることができる。すなわち、スピントランスファー効果を利用して磁気メモリの磁性素子に対して、選択した磁性素子に限定される局所的な電流を使用することによって、書き込みを行なうことができる。このように、スピントランスファー効果を利用した書き込みは局所化されているので、クロストークを小さくすることができる。スピントランスファーによるスイッチングは、スピントランスファーによって従来の磁性素子１００（または１００’）に高効率の磁界が生じるため、より信頼性に優れる。さらに、磁性素子１００（または１００’）の大きさを十分に小さくすると、スピントランスファー効果を利用して磁化を切り替えるために必要な電流は、従来の磁気メモリアレイ２００にスイッチング磁界を生じさせるために必要な電流よりもずっと小さくすることができる。従って、書き込み時の消費電力が小さくなる。
【００１６】
スピントランスファー効果を有効に利用して従来の自由層１０８（または１０８’）の磁化方向を切り替えることができるが、メモリに含まれる従来の磁性素子１００（または１００’）に対してスピントランスファー効果を利用するには困難が伴う。従来のスピンバルブ磁性素子１００の場合、ＣＰＰ型構成を採ることによって信号が非常に小さくなる。例えば、ＣＰＰ型構成の従来のスピンバルブ１００の磁気抵抗比は約２パーセントに過ぎない。更に、従来のスピンバルブ磁性素子１００の合計抵抗は小さい。従って、従来のスピンバルブ磁性素子１００が出力する読み出し信号は非常に小さい。その結果、スピントランスファー効果を利用して従来のスピンバルブ磁性素子１００への書き込みを行なうことができるが、従来のスピンバルブ１００に対する読み出しを行なう場合の出力信号は非常に小さいので、スピントランスファー効果を利用して書き込みが行なわれる磁気メモリに従来のスピンバルブ磁性素子１００を使用することが困難になる。
【００１７】
他方、従来のスピントンネル接合磁性素子１００’は抵抗−面積の積（Ｒａ）が大きく、通常ｋΩμｍ２のオーダーであるので、大きな出力信号を磁気メモリに生じさせることができる。しかしながら、スピントランスファー効果を従来のスピントンネル接合に生じさせるのに必要な電流密度が高いので、薄膜絶縁バリアがオーム損失により破壊される恐れがある。さらに、スピントランスファー効果は室温の従来のスピントンネル接合磁性素子１００’では観察されていない。従って、スピントランスファー効果を利用して従来のスピントンネル接合磁性素子１００’から成る磁気メモリに書き込みを行なうことができない可能性がある。
【００１８】
本明細書において使用するように、" スピントランスファー積層構造" という用語は２
端子を備える全ての多層構造として定義され、この多層構造では、スピントランスファー効果を利用して強磁性（フェリ磁性またはスペリ磁性）層の磁化を切り替える。本明細書において使用する" ２端子多層構造（またはデバイス）" という用語は多層構造（またはデバイス）として定義され、この多層構造は、多層構造の下部層と接触する一つの下部取り出し電極及び多層構造の上部層と接触する一つの上部取り出し電極を有し、この場合、電流は下部リードと上部リードとの間に多層構造を通過する形で流す。これとは異なり、スロンチェフスキ（Ｓｌｏｎｃｚｅｗｓｋｉ）に付与された特許文献１は、スイッチングにスピントランスファーを利用する３端子素子を開示している。このような３端子素子の構造及び動作原理は本明細書に記載されるスピントランスファー積層構造デバイスとは異なる。本明細書において参照する全てのスピントランスファー積層構造デバイスは、特に断らない限り２端子とする。
【００１９】
今まで、幾つかのタイプの２端子スピントランスファー積層構造デバイスが提案されている。第１タイプの２端子スピントランスファー積層構造デバイスは本明細書では単一スペーサスピントランスファー積層構造デバイスと呼ぶ。第２タイプの２端子スピントランスファー積層構造デバイスは本明細書ではシングルバリア及びデュアルバリアスペーサスピントランスファー積層構造デバイスと呼ぶ。第３タイプの２端子スピントランスファー積層構造デバイスは本明細書ではスペーサバリアスピントランスファー積層構造デバイスと呼ぶ。
【００２０】
例示としてのシングルスペーサスピントランスファー積層構造デバイス（は、磁化固定層／Ｃｕスペーサ／磁化自由層を有するように形成される。シングルスペーサスピントランスファー積層構造デバイスの変形例では、固定のために複数の反強磁性層を追加し、これらの反強磁性層の間の静磁結合を小さくするために複合反強磁性層（ＣｏＦｅ［２０オングストローム］／Ｒｕ［８．４オングストローム］／ＣｏＦｅ［２２オングストローム］のような）が追加される。シングルスペーサスピントランスファー積層構造タイプは、信号が極端に小さい、抵抗が小さい、スイッチング電流が大きいなど、多くの不具合を有する。
【００２１】
例示としてのシングルバリア積層デバイスは、磁化固定層／トンネルバリア／磁化自由ナノ粒子（Ｆｒｅｅ  ｍａｇｎｅｔｉｃ  ｎａｎｏｐａｒｔｉｃｌｅ）を有するように形成される。これに関しては、例えばサン（Ｓｕｎ）に付与された特許文献２を参照されたい。例示としてのデュアルバリア積層デバイスは、磁化固定層／トンネルバリア／磁化自由ナノ粒子／トンネルバリア／磁化固定層を有するように形成される。これに関しては、例えばＳｕｎによる特許文献２を参照されたい。このタイプの２端子スピントランスファー積層構造デバイスの変形例では、固定のために複数の反強磁性層を追加し、これらの反強磁性層の間の静磁結合を小さくするために複合反強磁性層が追加される。シングルバリアスピントランスファー積層構造デバイス及びデュアルバリアスピントランスファー積層構造デバイスは、抵抗が極めて大きい、スイッチング電流が大きい、形成方法が安定しない、室温におけるトンネルバリア（群）を横切る形で行われるスピントランスファー効果を利用するスイッチングの実験検証作業が不十分であるなど、多くの不具合を有する。
【００２２】
例示としてのスペーサバリア積層デバイスは、磁化固定層／導電スペーサ／磁化自由層／低抵抗トンネルバリア／磁化固定層を有するように形成される。これに関しては、例えば「スピントランスファーを利用する磁性素子及び磁性素子を使用するＭＲＡＭ素子(Magnetic Element Utilizing Spin Transfer and an MRAM Device Using the Magnetic Element)」と題された、本出願と同時係属中で、同一譲受人に譲渡される、２００２年８月６日出願の特許文献３を参照されたい。この文献は、参照することによりその内容が本願に援用される。スペーサバリアスピントランスファー積層構造デバイスの変形例では、固定のために複数の反強磁性層を追加し、これらの反強磁性層間の静磁結合を小さくするため
に複合反強磁性層を追加する。スペーサバリア積層構造タイプは、他のスピントランスファー積層構造タイプの問題のほとんどを解決する。トンネルバリア抵抗を小さくすることによって読み出し信号を大きくするとともに、積層構造の合計抵抗を小さく維持する。スピントランスファーを利用してトンネルバリアを横切る形で行われるスイッチングとは異なり、室温においてスピントランスファーを利用して導電スペーサを横切る形で行われるスイッチングは実験的に観察されている。その結果、スペーサバリアスピントランスファー積層構造では確実にスイッチングが行われる。これは、この構造が導電スペーサ構成を含んでいるためである。
【特許文献１】米国特許第５，６９５，８６４号
【特許文献２】米国特許第６，２５６，２２３号
【特許文献３】米国特許出願番号１０／２１３，５３７号
【非特許文献１】J.C.Slonczewski, "Current-driven Excitation of Magnetic Multilayers", Journal of Magnetism and Magnetic Materials, vol. 159, pp. L1-L5 (1996)
【非特許文献２】L.Berger, "Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current", Phys. Rev. B, Vol. 54, p. 9353 (1996)
【非特許文献３】F.J.Albert et al, "spin-polarized Current Switching of a Co Thin Film, Nanomagnet" Appl. Phys. Lett., vol. 77, No. 23, pp. 3809-3811 (2000)
【非特許文献４】J.Grollier et al, "Spin-polarized current induced switching in Co/Cu/Co pillars", Applied Physics. Letters, vol. 78, No. 23, p. 3663-3665 (2001)
【発明の開示】
【発明が解決しようとする課題】
【００２３】
スピントランスファー積層構造デバイスの自由層の磁化を切り替えるために必要な電流密度は普通、順バイアススイッチングモード（このモードでは、電流は自由層からピン層に流れ、これは電子がピン層から自由層に流れる現象と同じである）における場合の方が、逆バイアススイッチングモードにおける場合よりも低い。従って、スピントランスファー積層構造デバイスのスイッチング電流密度を最小化するためには、順バイアススイッチングモードのみを使用して、自由層の磁化を、往復して（かつ／または任意の角度に）切り替えることができるスピントランスファー積層構造デバイスである。
【００２４】
更に、既存のスピントランスファー積層構造デバイスは、書き込み（すなわち切り替え）を行なうためには電流が２つの方向ともに流れることができるようにする必要がある。電流が２つの方向ともに流れる必要があるので、単方向電気素子（整流器）をこの素子がスピントランスファー積層構造デバイスに直列に接続して用いてアレイにおける素子選択を行なうということができない。従って、セル書き込み（すなわち切り替え）を単方向電流及び単方向素子を使用して行なうことにより、プロセスの複雑さを低減し、セルサイズを小さくし、かつ／または性能を向上させることができるスピントランスファー積層構造デバイスが更に必要とされる。
【００２５】
更に、１素子（１セル）当たり１ビットよりも多くのビットを記憶してメモリ密度を高めることを可能にするスピントランスファー積層構造デバイスが必要とされる。
【課題を解決するための手段】
【００２６】
本発明は、自由層の磁化を順バイアススイッチングモードのみを使用して往復して（かつ／または任意の角度に）切り替えることにより、スピントランスファー積層構造デバイスのスイッチング電流密度を最小化することができるスピントランスファー積層構造デバイスを提供する。本発明はまた、単方向電流を使用し、かつ単方向素子を使用して、セル書き込み（すなわちスイッチング）を行うことにより、プロセスの複雑さを低減し、セル
サイズを小さくし、かつ／または性能を向上させることができるスピントランスファー積層構造デバイスを提供する。更に、本発明は、１素子（または１セル）当たり１ビットよりも多くのビットを記憶してメモリ密度を高くすることができるスピントランスファー積層構造デバイスを提供する。
【００２７】
本発明の利点は、リセッタブル（ｒｅｓｅｔｔａｂｌｅ）層、記憶層、及びスペーシング層を含む基本構造形態を有する磁性素子によってもたらされる。リセッタブル層は、少なくとも一つの磁界によって選択方向に設定される第１磁化を有する。各磁界はリセッタブル層の外部で生成される。リセッタブル層は、好ましくは約２０エルステッド未満である外部磁界を使用して所望の方向に設定される磁化を有する磁性体である。本発明によれば、リセッタブル層の少なくとも一部が強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成することができる。別の構成として、リセッタブル層は反平行結合膜（synthetic- antiferromagnet）から形成される。
【００２８】
記憶層は少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を、好適には順バイアススイッチングモード方向にのみ流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する。記憶層の少なくとも一部は強磁性材料、フェリ磁性材料、スペリ磁性材料、及び半金属材料の内の一つから形成することができる。別の構成として、記憶層は反平行結合膜から形成することができる。別の構成では、記憶層は少なくとも一つの形状磁気異方性を有する。更に別の構成では、記憶層は第１形状を有し、かつリセッタブル層は第１形状とは異なる第２形状を有する。例えば、記憶層は、少なくとも一つの形状磁気異方性を生じさせる形状を有することができ、これに対してリセッタブル層は磁気的に等方的な形状を有することができる。
【００２９】
スペーシング層はリセッタブル層と記憶層との間に形成される。本発明の基本構造形態の一構成によれば、スペーシング層はトンネルバリア層である。本発明の基本構造形態の別の構成は、リセッタブル層とトンネルバリア層との間に形成される高いスピン分極率を有する材料（ｈｉｇｈ  ｓｐｉｎ−ｐｏｌａｒｉｚａｔｉｏｎ  ｍａｔｅｒｉａｌ）の層を含むことができる。本発明の基本構造形態の更に別の構成では、スペーシング層は導電性スペーサ層である。本発明の基本構造形態の更に別の構成は、リセッタブル層と導電性スペーサ層との間に形成される高いスピン分極率を有する材料の層を含む。単方向電気素子、すなわち整流器は記憶層及びリセッタブル層に電気的に直列に接続することができる。
【００３０】
本発明によれば、磁性素子はデュアル構造形態を有することができる。この形態では、記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層の近位に位置する。次に多層構造が記憶層の第２側面の上に形成される。多層構造は、記憶層に隣接して形成される第２スペーシング層と、第３磁化を有するピン磁性層と、そして反強磁性層とを備える。ピン磁性層は反平行結合膜とすることができる。単方向電気素子は、記憶層及び多層構造に電気的に直列に接続することができる。
【００３１】
本発明のデュアル構造形態の一の構成では、第２スペーシング層はトンネルバリア層である。本発明のデュアル構造形態の別の構成では、第２スペーシング層は導電性スペーサ層である。
【００３２】
本発明によれば、磁性素子はダブルリセッタブル層（Ｄｏｕｂｌｅ  Ｒｅｓｅｔｔａｂｌｅ  Ｌａｙｅｒｓ：ＤＲＬ）構造形態を有することができる。この形態では、記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層の近位に位置する。次に多層構造が記憶層の第２側面の上に形成される。多層構造は、トンネルバリア層及び第２リセッタブル層を含む。トンネルバリア層は記憶層に隣接して
形成される。第２リセッタブル層は第３磁化及び磁気モーメントを有し、この磁気モーメントは第１磁化を有する第１リセッタブル層の磁気モーメントとは異なる。第１リセッタブル層の第１磁化及び第２リセッタブル層の第３磁化は少なくとも一つの磁界によって選択した方向に設定され、各磁界は磁性素子の外部を流れる電流により生成される。第２リセッタブル層は磁気的に等方的な形状を有することができる。更に、または別の構成として、第２リセッタブル層は、好適には約２０エルステッド未満の外部磁界を使用して所望の方向に設定される磁化を有するように形成することができる。更に別の構成として、第２リセッタブル層は反平行結合膜とすることができる。
【００３３】
本発明によれば、基本構造形態、デュアル構造形態、及びＤＲＬ構造形態は、複数の磁気セルを有する磁気メモリに使用することができる。
本発明は磁性素子を形成する方法を提供する。この方法では、リセッタブル層が、少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するように形成される。各磁界はリセッタブル層の外部で生成される。記憶層は、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する。スペーシング層はリセッタブル層と記憶層との間に形成される。本発明の一構成によれば、記憶層は第１側面及び第２側面を有し、記憶層の第１側面は記憶層の第２側面よりもリセッタブル層の近位に位置する。別の構成によれば、スペーシング層はトンネルバリア層である。更に別の構成によれば、スペーシング層は導電性スペーサ層である。次に多層構造が記憶層の第２側面の上に形成される。多層構造は、第２スペーシング層を記憶層に隣接して形成し、第３磁化を有するピン磁性層を形成することにより、形成することができる。反強磁性層は、第３磁化を所定の方向に固定するように形成することができる。一構成によれば、第２スペーシング層はトンネルバリア層である。別の構成によれば、スペーシング層は導電性スペーサ層である。第２リセッタブル層は第３磁化を有するように形成されて、第２リセッタブル層が第１磁化を有するリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する。単方向電気素子は、記憶層及び多層構造と電気的に直列になるように形成することができる。
【００３４】
本発明によれば、記憶層は少なくとも一つの形状磁気異方性を有するように形成することができる。更に、記憶層は二つ以上の磁化容易軸を有するように形成することができる。更には、記憶層は第１形状を有するように形成され、かつリセッタブル層は第１形状とは異なる第２形状を有するように形成され得る。この点に関して、記憶層は、少なくとも一つの形状磁気異方性を生じさせる形状を有するように形成され、かつリセッタブル層は磁気的に等方的な形状を有するように形成され得る。
【００３５】
本発明はまた、情報を磁性素子に書き込む方法を提供する。この磁性素子は、少なくとも一つの磁界によって選択した方向に設定される第１磁化を有するリセッタブル層を含む。各磁界は磁性素子の外部に流れる電流によって生成される。磁性素子はまた、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層を含む。磁性素子は更に、リセッタブル層と記憶層との間に形成されるスペーシング層を含む。スペーシング層はトンネルバリア層とする、または別の構成として、導電性スペーサ層とすることができる。書き込み方法は、外部磁界を生成することによりリセッタブル層の第１磁化を選択方向に設定する工程を含む。記憶層の第２磁化の方向は、書き込み電流を磁性素子に流して、書き込み電流が記憶層の磁化を切り替える電流の大きさ以上の大きさを有するようにすることにより変えられる。リセッタブル層の第１磁化を設定する工程は、リセッタブル層に近接する導電ラインに設定電流を流して外部磁界を生成する工程を含む。リセッタブル層の第１磁化を設定する工程は、複数の外部磁界を生成する工程を含む。複数の外部磁界を生成する工程は、各磁界に対応する導電ラインに設定電流を流す工程であって、各導電ラインがリセッタブル層に近接する構成の工程を含む。
【００３６】
磁性素子の記憶層は第１側面及び第２側面を有し、記憶層の第１側面が記憶層の第２側面よりもリセッタブル層の近位に位置する。磁性素子は更に、記憶層の第２側面の上に形成される多層構造を含む。磁性素子の一実施形態は、第３磁化を有するピン磁性層と、第３磁化を所定の方向に固定する反強磁性層と、磁性ピン層と記憶層との間に位置する第２スペーサ層とを含む。第２スペーサ層はトンネルバリアであってもよいし、または別の構成として、導電性スペーサ層であってもよい。
【００３７】
本発明は磁性素子を読み取る方法を提供する。前記磁性素子は、少なくとも一つのリセッタブル層を有し、各リセッタブル層は少なくとも一つの磁界によって選択方向に設定される磁化を有する。各磁界は磁性素子の外部に流れる電流によって生成される。磁性素子はまた、少なくとも一つの磁化容易軸を有し、かつ書き込み電流を磁性素子に流すと、スピントランスファー効果に基づいて方向を変える第２磁化を有する記憶層を含む。読み出し方法は、各リセッタブル層の磁化を第１の選択方向に少なくとも一つの外部磁界を生成することにより設定する工程を含む。各リセッタブル層の磁化が第１の選択方向に向いている間に、第１の読み出し電流を磁性素子に流す。各読み出し電流は、記憶層の磁化を切り替える電流の大きさよりも小さい大きさを有する。各リセッタブル層の磁化は第２の選択方向に、少なくとも一つの外部磁界を生成することにより設定される。各リセッタブル層の磁化が第２の選択方向に向いている間に、第２の読み出し電流を磁性素子に流す。第２の選択方向は第１の選択方向とは反対である。各該当する読み出し電流を磁性素子に流すときの磁性素子両端に生じる電圧を検出し、検出した電圧に基づいて磁気セルに記憶される情報値を求める。各リセッタブル層の磁化が第１の選択方向に設定されている状態で第１の読み出し電流を磁性素子に流す。各リセッタブル層の磁化が第１の選択方向とは逆の第２の選択方向に設定されている状態で第２の読み出し電流を磁性素子に流す。磁性素子の記憶情報値を判定する工程は、これらの検出電圧を比較する工程を含む。
【００３８】
本発明は磁性素子を読み出す別の方法を提供する。前記磁性素子はリセッタブル層及び記憶層を含む。リセッタブル層は、少なくとも一つの磁界によって選択した方向に設定される第１磁化を有する。各磁界は磁性素子の外部に流れる電流によって生成される。記憶層は少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える第２磁化を有する。磁性素子は、第３磁化を有するピン磁性層と、第３磁化を所定の方向に固定する反強磁性層とを備える。トンネルバリア層は記憶層とピン層との間に形成される。別の読み出し方法は、外部磁界を生成することによりリセッタブル層の第１磁化を選択方向に設定する工程を含む。記憶層の磁化を切り替える電流の大きさよりも小さい大きさを有するような第１の読み出し電流を磁性素子に流す。第１電圧は、第１の読み出し電流を磁性素子に流すときの磁性素子両端から検出される。書き込み電流を磁性素子に流し、書き込み電流は記憶層の磁化を切り替える電流の大きさ以上の大きさを有する。記憶層の磁化を切り替える電流の大きさよりも小さい大きさを有するような第２の読み出し電流を磁性素子に流す。第２電圧は、第２の読み出し電流を磁性素子に流すときの磁性素子両端から検出される。磁気セルに記憶される情報値は、検出される第１及び第２電圧を比較することにより判定される。情報値を判定した後に、判定された情報値を磁性素子に書き込み直す。
【発明を実施するための最良の形態】
【００３９】
本発明は、添付された図面に例として示されるが、それらの図面によって限定されるものではない。また、図面中、同様の参照番号は同様の構成要素を示す。
本発明は、自由層または記憶層の磁化を順バイアススイッチングモードのみを使用して、往復して（かつ／または任意の角度に）切り替えることにより、スピントランスファー積層構造デバイスのスイッチング電流密度を最小化することができるスピントランスファー積層構造デバイスを提供する。本発明はまた、セル書き込み（すなわち切り替え）を単
方向電流を使用し、かつ単方向素子を使用して行うことにより、セルサイズを小さくし、かつ／または性能を向上させることができるスピントランスファー積層構造デバイスを提供する。更に、本発明は、１素子（または１セル）当たり１ビットよりも多くのビットを記憶してメモリ密度を高くすることができるスピントランスファー積層構造デバイスを提供する。
【００４０】
本発明は、本明細書において「リセッタブル（ｒｅｓｅｔｔａｂｌｅ）」層と呼ぶ、強磁性、フェリ磁性、またはスペリ磁性を示すピン層を有するスピントランスファー積層構造デバイスを提供する。リセッタブル層の磁化は、近傍に位置するビットライン及び／又はワードラインのような導電ラインに流れる電流によって生じる小さな外部磁界、好適には２０エルステッド未満の外部磁界を使用して所望の方向に容易に設定されなければならない。スピントランスファー積層構造の磁化をリセッタブル層の磁化に平行となるように回転させるために、単方向電流が、順バイアススイッチングモードで、スピントランスファー積層構造に流され得る。
【００４１】
従って、電流は積層構造を一方向、すなわち順バイアス方向にのみ流れればよいため、スピントランスファー積層構造デバイスのスイッチング電流しきい値が小さくなる。セル選択に使用されるダイオードのような単方向素子を積層構造に直列接続する形で使用してプロセスの複雑さを低減し、セルサイズを小さくし、かつ／または性能を向上させることができる。更に、磁気的に多軸異方性を有する材料を自由層に使用する場合、自由層の磁化を２つ（上方向または下方向）よりも多くの方向に切り替えるか、または回転させて１積層構造（または、各セルがスピントランスファー積層構造から成る場合の１セル）当たり複数ビットの記憶を可能にする。
【００４２】
本発明によるスピントランスファー積層構造デバイスは従来のＭＲＡＭ素子とは異なり、外部磁界は、ラインに沿った全てのスピントランスファー積層構造デバイスセルのリセッタブル層の磁化方向をリセットする大電流を流す単一のラインのみを使用して生成される。従来のＭＲＡＭ素子では自由層が用いられるように、セルのリセッタブル層を用いて情報を記憶する訳ではないため、セルに含まれる情報は全く失われない。従ってセルの記憶層の状態の切り替えは、電流を所望のスピントランスファー積層構造に流すことによって行われる。スイッチング動作中は隣接スピントランスファー積層セルとの干渉はほとんど生じない。これは、選択された積層構造を流れるスイッチング電流は選択された積層構造に完全に局在化されているためである。記憶層の状態は、スイッチング電流が一方向にのみ流れる構成の順バイアススイッチングモードにおいて必ず切り替えることができる。しかしながら、効率はかなり劣るが、逆バイアススイッチングモードでのスイッチングも利用することができる。従って、本発明では、ダイオードのような単方向素子をスピントランスファー積層構造に直列に接続して使用することができる。
【００４３】
図３は、本発明によるスピントランスファー積層構造デバイス３００の例示としての第１の実施形態を示している。例示としてのスピントランスファー積層構造デバイス３００は、本明細書では一括して「基本構造」デバイスと呼ぶ。例示として基本構造デバイス３００は、下部コンタクト（または下部リード）３０１、記憶層３０２、バリア層３０３、リセッタブル層３０４、及び上部コンタクト層（または上部リード）３０５を備える。図３にはまた、上部コンタクト層３０５上に形成されるビットライン３０６、ビットライン３０６上に形成される絶縁誘電体層３０７、及び誘電体層３０７上に形成されるワードライン３０８が示される。
【００４４】
下部コンタクト３０１はシード層（図示せず）上に、Ｃｕ，Ａｕ，Ａｇ，及び／又はこれらの金属それぞれの合金のいずれかの合金のような高導電率を有する金属であればいずれの金属によっても形成することができる。下部コンタクト３０１は記憶層３０２と同じ
パターン、または異なるパターンを有するように形成することができる。記憶層３０２は、記憶層３０２の磁化が一つの磁化容易軸を有するように一軸磁気異方性を有する。例示としてのスピントランスファー積層構造デバイス３００の場合、記憶層３０２の磁化容易軸は図３の左から右に延びる。このような一軸磁気異方性は、結晶異方性及び／又は形状異方性を含む幾つかの方法によって実現することができる。記憶層の磁化が容易に切り替わるように、記憶層３０２は１０〜５０オングストロームの間の厚さ、またはこの範囲よりも薄い厚さに形成されることが好ましい。
【００４５】
バリア層３０３はＡｌ２Ｏ３により形成することができる。また、バリア層３０３は、トンネリングを可能にし、トンネル電流のスピン分極を保つために十分に薄く（例えば、７〜３０オングストロームの間の厚さ）形成する必要がある。別の構成として、バリア層３０３はＣｕスペーサにより形成することができ、この場合、輸送電流のスピン分極を保つために、層３０３は５〜５００オングストロームの間の厚さを有さなければならない。リセッタブル層３０４は、パーマロイまたはＦｅＺｒのような高軟磁性材料により形成され、層３０４の磁化がもはや固定されないように、形状磁気異方性をほとんど、または全く有さないことが好ましい。別の構成として、リセッタブル層３０４は、層間結合するＣｏＦｅ／Ｒｕ／ＣｏＦｅのような反平行結合膜とすることができる。リセッタブル層３０４が反平行結合膜である場合、記憶層３０２をバイアスする、リセッタブル層３０４から生じる静磁場が小さくなることによって、記憶層３０２のスイッチング電流が小さくなる。更に、リセッタブル反平行結合膜のより小さな正味モーメントをリセットする（または回転させる）ために必要とされる、ワードライン３０８に流れる外部電流（外部磁界を生じる）はより小さくなる。その結果、消費電力が小さくなる。
【００４６】
必ずではないが、リセッタブル層３０４は等方的な円形形状を有することが好ましく、これによって形状異方性を最小限にするかまたは無くすことができる。好適には、リセッタブル層３０４を記憶層３０２よりも厚くし、かつ／または大きくして、リセッタブル層３０４が、記憶層３０２によって生じる、スピントランスファー効果によるスイッチングの影響を受けないようにする。上部コンタクト３０５は、Ｃｕ，Ａｕ，Ａｇ及びこれらの金属それぞれの合金のような高導電率を有する金属であればいずれの金属によっても形成することができる。従って、上部コンタクト３０５はリセッタブル層３０４と同一または異なるパターンを有することができる。
【００４７】
図３に示すように、ビットライン３０６は左から右の方向に延び、他方、ワードライン３０８はビットライン３０６に直交する方向に延びるようにパターニングすることができる。別の構成として、ワードライン３０８はビットラインに平行になるように形成することができる。
【００４８】
基本構造デバイス３００に対して書き込み動作を行なうためには、電流をワードライン３０８に流して、リセッタブル層３０４の磁化を特定の方向に設定するためには十分に大きく（約２０〜５０エルステッド）、かつ記憶層３０２の磁化方向が切り替わるほど大きくはない磁界を生成する。磁界を一つのワードラインによってのみ生成する場合、リセッタブル層３０４（及び記憶層３０２）の磁化は２つの方向（相反する方向）のみを指すことができる。磁界が生じている間に第２電流を基本構造デバイス３００に流し、この電流によって記憶層３０２を切り替える必要がある。有効性に劣るものの、反対方向の電流もスイッチングに寄与するが、好適には、電流は順バイアススイッチング方向、すなわち記憶層３０２からリセッタブル層３０４に流れる。記憶層３０２はその磁化容易軸によって磁気異方性を有する必要があり、この磁化容易軸は、ワードライン３０８によって生じる外部磁界の軸に沿って、または同軸に対して９０度未満の角度をなして整合されている。次に第１及び第２電流の双方を書き込み動作の最後に遮断する。リセッタブル層３０４の異方性が弱い場合（好適には、ワードライン電流の大きさを小さく維持するために約２０
エルステッド未満の保磁力を示す）、この異方性によってリセッタブル層の磁化方向を適正な方向に保持することができるので、磁界は第２電流を流す前に遮断することができる。ここで、ワードライン３０８に流れる電流によって生じる磁界によって、ワードライン３０８に沿った隣接セルの全てのリセッタブル層の磁化方向もリセットされるが、選択セルの記憶層３０２の状態を切り替える第２電流は選択セルにのみ流れるので、未選択の隣接セルの記憶層は影響を受けないことに注目されたい。
【００４９】
基本構造デバイスに対して読み出し動作を行なうためには、電流をワードライン３０８に流して、リセッタブル層３０４の磁化を特定の方向に設定するために十分に大きく（約２０〜５０エルステッド）、かつ記憶層３０２の磁化方向が切り替わるほど大きくはない磁界を生成する。磁界を一つのワードラインによってのみ生成する場合、リセッタブル層３０４（及び記憶層３０２）の磁化は２つの方向（相反する方向）にのみ向くことができる。磁界が生じている間に第２電流を基本構造デバイスに流す。書き込み動作とは異なり、読み出し動作に使用する第２電流は、臨界スイッチング電流の大きさよりも小さな大きさを有することにより記憶層３０２の状態が切り替わらないようにする。リセッタブル層３０４の異方性が弱い場合（好適には、ワードライン電流の大きさを小さく維持するために約２０エルステッド未満の保磁力を示す）、この異方性によってリセッタブル層の磁化方向を正規の方向に保持することができるので、磁界は第２電流を流す前に遮断することができる。積層構造の電圧降下（または抵抗）は第２電流により生じ、そして一時的に他の箇所に保存される。次にワードライン電流（及び磁界）の向きを反転させる。新らたな電圧降下（または新らたな抵抗）が第２電流から得られ、既に保存されている値との比較に使用される。読み出し動作の最後において、双方の電流を遮断する。
【００５０】
確実性に劣るが高速に行われる別の読み出し動作法では、所定の固定抵抗値を有する読み出し基準セルを使用する。（上述のように）読み出し動作における第１の電圧降下（または抵抗）が検出された後、この電圧降下（または抵抗）を一時保存するのではなく、読み出し基準セルの抵抗と比較する。読み出し動作の第２段階（ワードライン電流及び磁界の向きを反転させるとき）は、この別の構成の読み出し動作法においては必要ではない。基本構造デバイスに関する上述の双方の読み出し動作法は非破壊的に行われる、すなわち記憶層３０４の磁化は読み出し動作中の全ての時点において変化しない。
【００５１】
図４は、本発明によるスピントランスファー積層構造デバイス４００の例示としての第２の実施形態を示している。例示としてのスピントランスファー積層構造デバイス４００は、本明細書では一括してデュアル構造デバイスと呼ぶ。例示としてのデュアル構造デバイス４００は、下部コンタクト（または下部リード）４０１、多層構造４０９、記憶層４０２、導電性スペーサ層４０３、リセッタブル層４０４、及び上部コンタクト層（または上部リード）４０５を備える。図４にはまた、上部コンタクト層４０５上に形成されるビットライン４０６、ビットライン４０６上に形成される絶縁誘電体層４０７、及び誘電体層４０７上に形成されるワードライン４０８が示される。
【００５２】
図４に示すように、例示としてのデュアル構造デバイス４００は例示としての基本構造デバイス３００に類似するが、記憶層４０２及びリセッタブル層４０４を分離する層が好ましくは導電性スペーサ層４０３である点と、多層構造４０９が記憶層４０２と下部コンタクト４０１との間に形成される点とが異なる。例示としての基本構造デバイス３００に類似する例示としてのデュアル構造デバイス４００の各部分は、基本構造デバイス３００に関連して上述している。多層構造４０９は、トンネルバリア４１０、ピン層４１１、及び反強磁性層４１２を含むことが好ましい。トンネルバリア層４１０は記憶層４０２に隣接して形成される。別の構成として、金属スペーサをトンネルバリア４１０の代わりに用いることができる。ピン磁性層４１１はトンネルバリア４１０に隣接して形成される。ピン層４１１は、ＰｔＭｎのような反強磁性層４１２の上に配置され、この反強磁性層によ
ってピン層４１１の磁化を所定の固定方向に固定する。好適には、ピン磁性層４１１は反平行結合膜である。反平行結合膜では、この反平行結合膜の磁性層のエッジから生じる正味の静磁場が最小化されるか、または相殺され、外部磁界の効果は小さくなる。更に重要なことに、反平行結合膜構造は、書き込み動作中にピン層４１１から反射される電子によって生じる、記憶層４０２に対するスピントランスファースイッチング効果を最小限にするのを助ける。
【００５３】
デュアル構造デバイスに対する書き込み動作は基本構造デバイスに対する書き込み動作と同じである。有効性に劣るものの、逆バイアススイッチング電流を流すことによってもスイッチングが生じるが、順バイアススイッチング電流を全ての時点で流すことが好ましい。デュアル構造デバイスの場合、順バイアススイッチング電流は記憶層４０２からリセッタブル層４０４に流れる。
【００５４】
基本構造デバイスに対する読み出し動作とは異なり、リセッタブル層４０４は読み出し信号の生成に全く寄与せず、記憶層４０２の状態を切り替える駆動層としてのみ機能するため、デュアル構造デバイスに対する読み出し動作（基準セルを使用しない）は破壊的である。最も直接的に行なわれるデュアル構造デバイスに対する幾つかの読み出し動作法は、デュアル構造デバイスが金属スペーサ層４０３を記憶層４０２とリセッタブル層４０４との間に含み、かつトンネルバリア４１０を記憶層４０２とピン層４１１との間に含むように構成される場合である。このようなデュアル構造構成では、電流をワードライン４０８に流して、リセッタブル層４０４の磁化を２つの対向する方向（磁界が一つのワードラインによってのみ生じる状態）の内の一方の方向に設定するために十分に大きい（約１０〜５０エルステッド）が、記憶層４０２の磁化方向を切り替えるほど大きくはない磁界を生成する。磁界が生じている間は、第２電流を多層構造４０９に流す。第２電流は臨界スイッチング電流の大きさよりも小さいので、記憶層４０２の磁化は切り替わらない。リセッタブル層４０４が、リセッタブル層の磁化方向を適正な方向に保持する弱い異方性（好適には、ワードライン設定電流の大きさを小さく維持するために約２０エルステッド未満の保磁力を示す）を有する場合、磁界は第２電流を流す前に遮断することができる。多層構造４０９の電圧降下（または抵抗）は第２電流によって得られ、一時的に他の場所に保存される。次に第２電流を臨界スイッチング電流値よりも大きくなるように増大させて、記憶層４０２の磁化をリセッタブル層４０４の磁化に平行になるように切り替える。切り替え後、第２電流を前の読み出しレベルの大きさにまで低下させると、電圧降下（または抵抗）が得られ、保存した値と比較する。保存ビット値を比較によって求めた後、セルに初期ビット値を書き込み動作を使用して書き換える。
【００５５】
別の構成として、デュアル構造デバイスに対する読み出し動作は、所定の固定抵抗値を有する読み出し基準セルを使用する場合に非破壊的で行なうことができる。デュアル構造デバイスに対する非破壊の読み出し動作を行なうために、臨界スイッチングしきい値よりも小さい大きさの電流を多層構造４０９に流す。次に電圧降下（または抵抗）を生じさせ、基準セルの固定抵抗値と比較してセルの保存ビット状態（０または１）を判定する。デュアル積層構造に対するこの別の構成の読み出し動作は、高速かつ非破壊的であるが、メモリアレイのセル抵抗に製造ばらつきに起因する大きなばらつきある場合には、破壊的な読み出し動作よりもかなり確実性に劣る。
【００５６】
スピントランスファースイッチング効果が、室温において、トンネルバリアに渡って弱いか、または存在しない場合、トンネルバリア（すなわちバリア層３０３）を有する基本構造デバイスの書き込みは効率的ではないであろう。バリア層３０３の代わりに金属スペーサを有する基本構造デバイスは書き込みを良好に行うが、読み出し信号は非常に小さくなるであろう。これに比べて、記憶層４０２とリセッタブル層４０４とを分離する金属スペーサを有するデュアル構造デバイスは、書き込みを良好に行うとともに、記憶層４０２
とピン層４１１とを分離するトンネルバリア層４１０を横切って大きな読み出し信号を維持する。しかしながら、デュアル構造デバイスは基本構造デバイスよりも多くの層を有するため、デュアル構造デバイスの形成は基本構造デバイスの形成に比べて複雑である。一方では、金属スペーサ層は非常に厚く（約１００オングストローム以上）形成することができるので、後で記載するように、デュアル構造デバイスの形成工程中における自由度を増すことができる。
【００５７】
図５は、本発明によるダブルリセッタブル層を有するスピントランスファー積層構造デバイス５００の例示としての第３の実施形態を示している。例示としてのスピントランスファー積層構造デバイス５００は、本明細書では一括して、ダブルリセッタブル層を備えたデュアル構造デバイス、または短縮して、ダブルリセッタブル層構造デバイスと呼ぶ。例示としてＤＲＬ構造デバイス５００は、下部コンタクト（または下部リード）５０１、（第２）リセッタブル層５１３、バリア層５１４、記憶層５０２、導電性スペーサ層５０３、（第１）リセッタブル層５０４、及び上部コンタクト層（または上部リード）５０５を含む。図５にはまた、上部コンタクト層５０５上に形成されるビットライン５０６、ビットライン５０６上に形成される絶縁誘電体層５０７、及び誘電体層５０７上に形成されるワードライン５０８が示される。
【００５８】
図５に示すように、例示としてのＤＲＬ構造デバイス５００は例示としての基本構造デバイス３００に類似するが、記憶層５０２とリセッタブル層５０４とを分離する層が導電性スペーサ層５０３（層５０３は別の構成においてはトンネルバリア層とすることができるが）であることが好ましい点と、多層構造５０９が記憶層５０２と下部コンタクト５０１との間に形成される点とが異なる。例示としての基本構造デバイス３００に類似する例示としてのＤＲＬ構造デバイス５００の各部分は、基本構造デバイス３００に関連して上述している。多層構造５０９はバリア層５１４及び（第２）リセッタブル層５１３を備え、この第２リセッタブル層によって（基準セルを必要とすることなく）非破壊的な読み出し動作が可能となり、この非破壊的な読み出し動作は、デュアル構造デバイスに対する読み出し動作よりも短時間で行われる。リセッタブル層５１３はリセッタブル層５０４に、高軟磁性及び同様な幾何形状を有する点で類似し得る。しかしながら、リセッタブル層５１３の磁気モーメント（厚さに比例する）は、リセッタブル層５０４の磁気モーメントとは異なる必要があり、これによって層５０４，５１３の双方の磁化が反平行に配列される場合に、これらの２つの層からの正味モーメントがゼロにならないようにしなければならない。一般的に、リセッタブル層５１３，５０４の磁化は、強い双極子結合によって反強磁性的に配列する必要があるので、２つの層の磁化は外部磁界の中で対として共に切り替わる、または回転する。正味モーメントがゼロではないことによって、磁化が反平行である２つのリセッタブル層を外部磁界によって操作することが可能となる。
【００５９】
ＤＲＬ構造デバイスに対する書き込み動作は基本構造デバイスに対する書き込み動作と同じである。有効性に劣るものの、逆バイアススイッチング電流を流すことによってもスイッチングが生じるが、順バイアススイッチング電流を全ての時点において流すことが好ましい。ＤＲＬ構造デバイスにおける順バイアス電流は記憶層５０２から第１リセッタブル層５０４に流れる。
【００６０】
ＤＲＬ構造デバイスに対する読み出し動作は非破壊的であり、かつ基本構造デバイスに対する読み出し動作と同様であるが、読み出し信号が主として、記憶層５０２とリセッタブル層５１３との間のトンネルバリア層５１４の両端における電圧降下により生成される点が異なる。
【００６１】
図６は、本発明による基本構造デバイス、デュアル構造デバイス、及び／又はＤＲＬ構造デバイスの内のいずれかとして構成されるスピントランスファー積層構造デバイスによ
り形成されるメモリセルからなる例示としてのアレイ６００の模式図である。アレイ６００は、複数の単方向素子６０２の上に形成される複数のメモリセル６０１を備え、これらの単方向素子は複数の平行な下部リードライン６０３の上に形成されている。下部リードラインは通常、半導体材料により形成される。複数の平行なビットライン６０４は、メモリセル群６０1 の上において、下部リードライン６０３が延びる方向に直交する方向に延びて形成されているように示されている。複数のワードライン（図６には示さず）はビットライン６０４上に形成することができ、かつビットライン６０４から誘電体（図６には示さず）によって分離される（図３〜５参照）。ワードラインは、ビットライン６０４に対して平行に延びてもよいし、またはビットライン６０４に対して非平行に延びてもよい。メモリセル６０１の各々は、基本構造デバイス、デュアル構造デバイス、またはＤＲＬ構造デバイスとして構成されるスピントランスファー積層構造デバイスを備える。従って、各メモリセル６０１は、基本構造デバイス、デュアル構造デバイス、及びＤＲＬ構造デバイスの別の構成のいずれかとして構成することもできる。上記したように、ダイオードのような単方向素子６０２によってセル選択機能が与えられる。別の構成として、例示としてのアレイ６００は単方向素子６０２を用いることなく形成することができる。
【００６２】
次の例示としての別の構成は個別に、または基本構造デバイス、デュアル構造デバイス、またはＤＲＬ構造デバイスの各々と組み合わせて適用することができる。
記憶層は正味磁気モーメントがゼロであるか、または小さい反平行結合膜から形成することができるので、記憶層は浮遊磁界及び外部磁界の影響を受けないか、またはそのような影響を受け難い。更に、外部から磁界（近傍を流れる電流により生じる）が印加されるか、または印加されない複合記憶層は、臨界スイッチング電流の大きさを小さくするのを潜在的に助け得る。
【００６３】
リセッタブル層と隣接するバリア層またはスペーサ層との界面に、半金属材料を含む高スピン分極率材料から成る薄い層をコーティングして、スピントランスファー効果を高めるが、（全）リセッタブル層（群）の元々の磁気スイッチングまたは回転磁界に大きく影響を及ぼすことがないようにすることができる。
【００６４】
処理を簡素化するためにワードラインを全て無くすことができる。この場合、上部コンタクト層を、ビットライン及びワードラインの双方として使用し得る。しかしながら、スピントランスファー積層構造がゼロ磁界における磁化方向を固定するには弱すぎる異方性を有するリセッタブル層を含む場合、上部コンタクト層は、読み出し動作中、または書き込み動作中においてビットライン及びワードラインの双方として同時に使用する必要がある。別の構成として、ワードラインを書き込みラインとして使用し、上部コンタクト層をビットライン及びワードラインの双方として使用することができる。書き込みラインによって生じる更に別の磁界によって、リセッタブル層の磁化方向をリセットし易くなる。更に、直交して交差する書き込みライン及びワードラインにより生じる２つの磁界のそれぞれの寄与度を変えることにより、正味磁界を調整して２つのラインから成る平面において正味磁界が任意の方向に向くようにすることができる。更に別の構成として、直交して交差する書き込みライン及びワードラインを別々に形成し、さらにスピントランスファー積層構造から電気的に絶縁することができる。従って、上部コンタクト層はビットラインとしてのみ使用される。
【００６５】
リセッタブル層のパターンと同様な幾何パターンを有する軟磁性保持層を、上部コンタクト層、ワードライン（使用する場合）、及び書き込みライン（使用する場合）の全ての上にわたって形成し得る。保持層の材料及び厚さは、保持層の磁気モーメントが基本構造デバイスまたはデュアル構造デバイスにおけるリセッタブル層のモーメントまたはＤＲＬ構造デバイスにおける２つのリセッタブル層の正味モーメントに等しくなるように選択される。外部磁界がワードライン及び書き込みライン（使用する場合）に流れる電流により
生じる場合、保持層のモーメントはリセッタブル層（またはＤＲＬ構造デバイスの複数の層）のモーメント（または正味モーメント）に反平行の方向に向くので、これらの磁界は相殺される。
【００６６】
基本構造デバイス、デュアル構造デバイス、ＤＲＬ構造デバイスの他の変形例、及びこれらの素子の別の構成では、スピントランスファー積層構造を反転させて備え、ワードライン及び／又は書き込みラインはスピントランスファー積層構造の底部に移動される。
【００６７】
ダイオードのような単方向素子は、セル選択機能を実行するために、本発明の基本構造デバイス、デュアル構造デバイス、及びＤＲＬ構造デバイスの各々に直列になるように使用され得る。別の構成として、セル選択機能を実行するためにトランジスタを使用することができる。単方向素子をスピントランスファー積層構造に使用する場合、電流は、一方向、好適には順バイアススイッチングモード方向にのみ流される。ダイオードのような単方向素子を使用することにより、プロセスの複雑さを低減し、セルサイズを小さくし、かつ／または性能を向上させることができる。
【００６８】
本発明の各構造の記憶層は二つ以上の磁化容易軸を有するように形成することができ、この場合、各磁化容易軸には１ビットの情報、例えば一方の磁化容易軸方向に「１」が、反対の磁化容易軸方向に「０」が記憶される。二つ以上の磁化容易軸を設ける一手法では、立方晶の稜に沿って３つの磁化容易軸を有する立方晶Ｆｅのような二つ以上の磁化容易軸を有する適切な磁性材料を選択する。複数の異方性を有する記憶層の磁化方向は、上述のワードライン及び書き込みラインのような少なくとも２つの交差ラインから生成される合成磁界を使用して、記憶層の複数の磁化容易軸のいずれかに切り替えることができる。
【００６９】
基本構造デバイス、デュアル構造デバイス、及びＤＲＬ構造デバイスの各々における記憶層が二つ以上の磁化容易軸を有するように形成される場合、（破壊的及び非破壊的な）複数ビット読み出し動作は、記憶層の初期の（記憶されている）磁化が２つのみの方向（相反する方向）よりも多くの方向を前提として、２つのみの電圧降下（または抵抗値）よりも多くの電圧降下を生じさせることにより、複数ビットのメモリセルを実現する点を除いて、単一ビット読み出し動作の場合と同じである。記憶層の磁化が或る方向に向いている場合の初期読み取り値は次に、記憶層の磁化が事前に選択された方向に向いている場合の読み取り値と比較される。別の構成として、読み出し基準セルを使用する場合、記憶層の磁化が或る方向に向いている場合の初期読み取り値は、読み出し基準セルの記憶層の磁化が所定の方向に向いている場合の読み出し基準セルの読み取り値と比較される。
【００７０】
層、材料、及び厚さの数は異なるが、パターニング、取り出し電極の形成及びビットライン／ワードライン／書き込みラインの形成は、本発明の３つの異なる構造デバイスの各々、及びこれらの構造デバイスのそれぞれ別の構成に関して同様である。
【００７１】
図７は、図３に示す本発明による基本構造デバイスを形成する基本プロセスのフロー図７００を示している。工程７０１では、Ｃｕのような金属導体が、公知の方法によりシード層（図３には示さず）の上に下部コンタクト層３０１として形成される。工程７０２では、記憶層３０２を公知の方法により下部コンタクト層３０１の上に被着させる。記憶層３０２は、例えばＣｏ，Ｎｉ，Ｆｅ及びこれらの金属それぞれの合金により形成することができる。別の構成として、記憶層３０２は半金属材料により形成することができる。記憶層３０２の厚さは１０〜５０オングストローム以下であることが好ましい。更に、記憶層は複合層であることが好ましい。
【００７２】
工程７０３では、トンネルバリア層３０３を公知の方法により記憶層３０２の上に被着させる。トンネルバリア層３０３は、Ａｌ２Ｏ３または他の非磁性絶縁体により形成する
ことができ、かつ約１０オングストローム未満の厚さを有するようにする必要がある。トンネルバリア層３０３の厚さは、トンネルバリア両端の間の抵抗が十分に小さくなるように調整される。工程７０４では、リセッタブル層３０４を公知の方法によりトンネルバリア層３０３の上に被着させる。リセッタブル層３０４は、ＦｅＺｒのような高軟磁性材料により形成する必要がある。リセッタブル層３０４は、スピントランスファースイッチングが記憶層３０２のみに生じ、リセッタブル層３０４には生じないようにするために、記憶層３０２よりも厚く、好適には１００〜３００オングストロームの範囲の厚さとすることが好ましい。別の実施形態として、スピントランスファースイッチング効果を高め、かつトンネル磁気抵抗を大きくするために、リセッタブル層３０４とバリア層３０３との界面に、半金属材料のような高分極率材料薄膜をコーティングまたは散布することもできる。
【００７３】
工程７０５では、リセッタブル層３０４の上に、公知の方法により、ＣｕまたはＴａのような金属導体を使用して上部コンタクト層３０５を被着させる。上部コンタクト層３０５を設けるか否かは任意であり、この上部コンタクト層３０５は、下方の層が後続のパターニング工程によって影響を受けないように、それらの層を保護するように機能する。次に工程７０６では、積層構造が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィ、周囲材料のイオンミリングまたはエッチング、及び誘電体材料による埋め戻し（ｂａｃｋ−ｆｉｌｌｉｎｇ）が挙げられる。次に工程７０７では、ビットライン及び／又はワードライン及び／又は書き込みラインを公知の技術を使用して形成する。
【００７４】
工程７０８では、任意で、リセッタブル層３０４と同様な軟磁性材料及び形状を有する磁性保持層を、上部コンタクト層３０５、ビットライン及び／又はワードライン及び／又は書き込みラインの上に被着させてパターニングすることができる。この磁性保持層はリセッタブル層３０４と双極子相互作用を通して反強磁性結合するため、該保持層はリセッタブル層３０４からの戻り磁束を受け入れる。保持層の厚さは、この保持層の磁気モーメントがリセッタブル層３０４の磁気モーメントと等しくなって相殺するように選択することができる。
【００７５】
これらのリセッタブル層の形状磁気異方性を小さくするか、または無くすためには、リセッタブル層が円のような等方的な形状を有することが好ましい。他方、記憶層は長方形のような異方性形状を有する必要がある。２つの異なる形状を形成する場合、本発明の各構造について、少なくとも２つのパターニング工程が必要になる。
【００７６】
図８は、図３に示す本発明に従ったパターン形成記憶層及びパターン形成リセッタブル層を有する基本構造デバイスを形成するプロセスのフロー図８００を示している。工程８０１では、Ｃｕのような金属導体が公知の方法によりシード層（図３には示さず）の上に下部コンタクト層３０１として形成される。工程８０２では、記憶層３０２を公知の方法により下部コンタクト層３０１の上に被着させる。記憶層３０２は、例えばＣｏ，Ｎｉ，Ｆｅ及びこれらの金属それぞれの合金により形成することができる。別の構成として、記憶層３０２は半金属材料により形成することができる。記憶層３０２の厚さは１０〜５０オングストローム以下であることが好ましい。更に、記憶層は複合層であることが好ましい。
【００７７】
工程８０３では、トンネルバリア層３０３を公知の方法により記憶層３０２の上に被着させる。トンネルバリア層３０３は、アルミナＡｌ２Ｏ３または他の非磁性絶縁体により形成することができる。トンネルバリア層３０３は、約１０オングストローム未満の厚さを有する必要がある。トンネルバリア層３０３の厚さは、トンネルバリア両端の間の抵抗が十分に小さくなるように調整される。工程８０４では、リセッタブル層３０４の第１部分を公知の方法によりトンネルバリア層３０３の上に被着させる。リセッタブル層３０４
は、ＦｅＺｒのような高軟磁性材料により形成される。スピントランスファースイッチングが記憶層３０２のみに影響し、リセッタブル層３０４には影響しないように、リセッタブル層３０４は記憶層３０２よりも厚く、好適には１００〜３００オングストロームの範囲の厚さとすべきである。別の実施形態として、スピントランスファースイッチング効果を高め、かつトンネル磁気抵抗を大きくするために、リセッタブル層３０４とバリア層３０３との界面に、半金属材料のような高分極率材料薄膜をコーティングまたは散布することができる。
【００７８】
次に工程８０５では、積層構造の半分（ｈａｌｆ  ｓｔａｃｋ）が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィ、周囲材料のイオンミリングまたはエッチング、及び誘電体材料による埋め戻しが挙げられる。このパターニング工程により記憶層３０２は異方性形状を有するようになる。工程８０６では、公知の技術でＦｅＺｒのような同じ軟磁性材料を使用して、リセッタブル層３０４の第２部分を、好適には約１００〜３００オングストロームの範囲の厚さに被着させる。工程８０７では、公知の方法により、リセッタブル層３０４の上に、ＣｕまたはＴａのような金属導体を使用して、上部コンタクト層３０５を被着させる。上部コンタクト層３０５を設けるか否かは任意であり、この上部コンタクト層３０５は、下方の層が後続のパターニング工程によって影響を受けないようにこれらの層を保護するように機能する。
【００７９】
次に工程８０８では、積層構造が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィ、周囲材料のイオンミリングまたはエッチング、及び誘電体材料による埋め戻しが挙げられる。この工程によりリセッタブル層３０４は等方的な形状を有するようになり、この形状は記憶層３０３の異方性形状よりも少し大きくなるように選択される。次に工程８０９では、ビットライン及び／又はワードライン及び／又は書き込みラインが公知の技術を使用して形成される。
【００８０】
工程８１０では、リセッタブル層３０４と同様な軟磁性材料及び形状を有する磁性保持層は任意選択の形で上部コンタクト層、ビットライン及び／又はワードライン及び／又は書き込みラインの上に被着させ、そしてパターニングすることができる。磁性保持層はリセッタブル層３０４と双極子相互作用を通して反強磁性結合するため、該保持層はリセッタブル層３０４からの戻り磁束を受け入れる。保持層の厚さは、この保持層の磁気モーメントが、リセッタブル層３０４の磁気モーメントと等しくなって、同磁気モーメントを相殺するように選択することができる。
【００８１】
パターン形成記憶層及びパターン形成リセッタブル層を有する基本構造デバイスの別の構成であって、スピントランスファー積層構造が反転してリセッタブル層３０４が積層構造の下部の方に位置し、記憶層３０２が積層構造の上部の方に位置する構成においては、これらの形成工程は、厚いリセッタブル層３０４内部に界面を形成する２つの異なるパターニング工程（すなわち工程７０５及び７０８）に関して同様な構成である。
【００８２】
図９は、図４に示す本発明によるデュアル構造デバイスを形成するプロセスのフロー図９００を示している。工程９０１では、シード層（図４には示さず）及び反強磁性層４１２を、スパッタリングのような公知の方法により被着させる。反強磁性層４１２は、１６０オングストローム厚さのＰｔＭｎのような反強磁性材料により形成される（下限の厚さは使用する反強磁性材料によって変わる）。工程９０２では、ピン層４１１を公知の方法により反強磁性層４１２の上にスパッタリングなどにより被着させる。ピン層４１１は約１００オングストローム未満の厚さに、Ｃｏ，ＣｏＦｅまたは他の強磁性体合金により形成される。ピン層４１１は複合層であることが好ましい。
【００８３】
工程９０３では、トンネルバリア層４１０を公知の方法によりピン層４１１の上に被着
させる。トンネルバリア層４１０は、約１０オングストローム未満の厚さに、かつアルミナＡｌ２Ｏ３または他の非磁性絶縁体により形成される。トンネルバリア層４１０の厚さは、トンネルバリア層４１０両端の間の抵抗が十分に小さくなるように調整される。工程９０４では、公知の方法によりトンネルバリア層４１０の上に記憶層４０２を被着させる。記憶層４０２は、例えばＣｏ，Ｎｉ，Ｆｅ及びこれらの金属それぞれの合金により形成することができる。別の構成として、記憶層４０２は半金属材料により形成することができる。記憶層４０２の厚さは１０〜５０オングストローム以下の範囲にあることが好ましい。記憶層は複合層とすることが好ましい。
【００８４】
工程９０５では、例えば約３０〜６０オングストロームの厚さのＣｕから成るスペーサ層４０３の第１部分を公知の方法によりトンネルバリア層４１０の上に被着させる。任意選択の形で、約５０オングストロームに形成され、かつ例えばＴａにより形成される化学的機械研磨（ＣＭＰ）停止層をスペーサ層４０３の上に被着させることができる。次に工程９０６では、積層構造の半分が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィ、周囲材料のイオンミリングまたはエッチング、及び誘電体材料による埋め戻し、それに続くＣＭＰが挙げられる。このパターニング工程により記憶層４０２及びピン層４１１は異方性形状を付与される。
【００８５】
工程９０７では、スペーサ層４０３の第２部分を被着させる。スペーサ層４０３の第２部分は、例えばＣｕにより、約２０〜４０オングストロームの厚さに形成される。スペーサ層のこれらの２つの部分、及び任意選択の薄いＣＭＰ停止層（この層はスペーサ層４０３の第２部分を被着する前に任意に除去することができる）を設けると、スペーサ層４０３の合計の厚さは最大数百オングストローム厚さに達する。これとは関係なく、幾つかのスペーサ材料のスピン拡散長はずっと大きい（例えばＣｕの場合は約１０００オングストローム）ので、スピントランスファースイッチング効果が大きく損なわれることはない。工程９０８では、リセッタブル層４０４を公知の方法によりスペーサ層４０３の上に被着させる。リセッタブル層４０４は、ＦｅＺｒのような高軟磁性材料により形成される。リセッタブル層４０４は記憶層４０２よりも厚く、好適には約１００〜３００オングストロームの範囲の厚さにして、スピントランスファースイッチングが記憶層４０２にのみ生じ、リセッタブル層４０４には生じないようにする必要がある。別の実施形態として、スピントランスファースイッチング効果を高め、かつトンネル磁気抵抗を大きくするために、リセッタブル層４０４とスペーサ層４０３との界面に、半金属材料のような高分極率材料薄膜をコーティングまたは散布することができる。
【００８６】
工程９０９では、上部コンタクト層４０５を公知の方法によりリセッタブル層４０４の上に、ＣｕまたはＴａのような金属導体を使用して被着させる。上部コンタクト層４０５を設けるか否かは任意であり、この上部コンタクト層３０５は下方の層が後続のパターニング工程によって影響を受けないように、これらの層を保護するように機能する。次に工程９１０では、積層構造が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィ、周囲材料のイオンミリングまたはエッチング、及び誘電体材料による埋め戻しが挙げられる。この工程によってリセッタブル層４０４は等方的な形状を有するようになる。次に工程９１１では、ビットライン及び／又はワードライン及び／又は書き込みラインを公知の技術を使用して形成する。
【００８７】
工程９１２では、リセッタブル層４０４と同様な軟磁性材料及び形状を有する磁性保持層を任意で、上部コンタクト層４０５、ビットライン及び／又はワードライン及び／又は書き込みラインの上に被着させてパターニングする。この磁性保持層はリセッタブル層４０４と双極子相互作用を通して反強磁性結合するので、該保持層は、リセッタブル層４０４からの戻り磁束を受け入れる。保持層の厚さは、この保持層の磁気モーメントがリセッタブル層４０４の磁気モーメントと等しくなって、その磁気モーメントを相殺するように
選択することができる。
【００８８】
スピントランスファー積層構造が反転して、リセッタブル層４０４が（反転しない構成の図４に示す）積層構造の下部の方に位置し、かつ記憶層４０２（及びピン層４１１）が積層構造の上部の方に位置するデュアル構造デバイスの別の構成においては、これらの形成工程は多少異なるが、この場合においても、以下のように、２つの異なるパターニング工程によって厚いスペーサ層の内部に界面が形成される。積層構造全体を積層構造の半分をパターニングすることなく被着させる。すなわち、積層構造を下部から上部に向かって、下部コンタクト層４０１、リセッタブル層４０４、スペーサ層（約１００〜３００オングストロームの厚さ）、記憶層４０２、バリア層４１０、ピン層４１１、反強磁性層４１２、及び上部コンタクト層４０５の順に形成する。次に、リセッタブル層４０４（及び他の全ての層）に等方的な形状を付与するために、第１パターニングを行う。続いて、記憶層４０２（及びピン層４１１）のみに異方性形状を付与するために、部分パターニングを行う。部分パターニングは、厚いスペーサ層４０３の中央部にのみイオンミリングを施すことにより行われる。任意で、厚いスペーサ層４０３の内部に薄いイオンミリング停止層（イオンミリング速度が小さい）を挿入して、イオンミリングが厚いスペーサ層４０３の中央部で停止し易くなるようにしてもよい。
【００８９】
スペーサ層４０３は非磁性体であるので、スペーサ層４０３の内部のパターニング界面は基本構造デバイスにおける磁性体であるリセッタブル層３０４の内部に形成されるパターニング界面ほど複雑にはならないので、基本構造デバイスよりも有利となる。
【００９０】
図１０は、図５に示す本発明によるＤＲＬ構造デバイスを形成するプロセスのフロー図１０００を示している。工程１００１では、Ｃｕのような金属導体が、シード層（図５には示さず）の上に公知の方法により下部コンタクト層５０１として形成される。工程１００２では、リセッタブル層５１３を公知の方法により下部コンタクト層５０１の上に被着させる。リセッタブル層５１３は約１００〜３００オングストロームの範囲の厚さに、かつＦｅＺｒのような高軟磁性材料により形成される。リセッタブル層５１３は記憶層５０２よりも厚くして、スピントランスファースイッチングが記憶層５０２にのみに影響し、リセッタブル層５１３には影響しないようにする必要がある。別の実施形態として、トンネル磁気抵抗を高めるために、リセッタブル層５０４に、半金属材料のような高分極率材料薄膜をコーティングまたは散布することができる。
【００９１】
工程１００３では、トンネルバリア層５１４を公知の方法によりリセッタブル層５１３の上に被着させる。トンネルバリア層５１４は、アルミナＡｌ２Ｏ３または他の非磁性絶縁体により形成され得る。トンネルバリア層５１４は、約１０オングストローム未満の厚さを有する必要がある。トンネルバリア層５１４の厚さは、トンネルバリア両端の間の抵抗が十分に小さくなるように調整される。工程１００４では、記憶層５０２を公知の方法によりトンネルバリア層５１４の上に被着させる。記憶層５０２は、例えばＣｏ，Ｎｉ，Ｆｅ及びこれらの金属それぞれの合金により形成することができる。別の構成として、記憶層５０２は半金属材料により形成することができる。記憶層５０２の厚さは１０〜５０オングストロームまたはこの範囲未満であることが好ましい。記憶層は複合層であることが好ましい。
【００９２】
工程１００５では、スペーサ層５０３の第１部分を公知の方法により記憶層５０２の上に被着させる。スペーサ層５０３は、例えばＣｕにより、約３０〜６０オングストロームの厚さに形成される。任意で、ＣＭＰ停止層をスペーサ層５０３の上に被着させて後続のパターニングを容易にすることができる。次に工程１００６では、積層構造の半分を、リソグラフィ、イオンミリングまたはエッチングのような公知の技術を使用して、リセッタブル層５１３とバリア層５１４との界面を丁度過ぎるように下がった位置まで画定し、誘
電体材料により埋め戻し、続いてＣＭＰを施す。このパターニング工程により記憶層５０２（及びリセッタブル層５１３の上面からわずかな部分）が異方性形状を有するようになる。
【００９３】
工程１００７では、スペーサ層５０３の第２部分を被着させる。スペーサ層５０３の第２部分は、約２０〜４０オングストロームの厚さに、例えばＣｕにより形成される。スペーサ層のこれらの２つの部分、及び任意選択の薄いＣＭＰ停止層（この層はスペーサ層の第２部分を被着する前に任意選択の形で除去することができる）を設けると、スペーサ層５０３の合計厚さは最大数百オングストロームの厚さに達する。それとは関係なく、幾つかのスペーサ材料のスピン拡散長はずっと大きい（例えばＣｕの場合は約１０００オングストローム）ので、スピントランスファースイッチング効果が大きく損なわれることはない。
【００９４】
工程１００８では、リセッタブル層５０４を公知の方法によりスペーサ層５０３の上に被着させる。リセッタブル層５０４は、ＦｅＺｒのような高軟磁性材料により形成される。リセッタブル層５０４は、スピントランスファースイッチングが記憶層５０２にのみに影響し、リセッタブル層５０４には影響しないように、記憶層５０２よりも厚く、好適には約１００〜３００オングストロームの範囲にする必要がある。別の実施形態として、スピントランスファースイッチング効果を高め、かつトンネル磁気抵抗を大きくするために、リセッタブル層５０４とスペーサ層５０３との界面に、半金属材料のような高分極率材料薄膜をコーティングまたは散布することができる。
【００９５】
リセッタブル層５０４は、処理の最後の段階ではリセッタブル層５１３と、高軟磁性、平面形状、及び厚さに関して類似する。しかしながら、リセッタブル層５０４の磁気モーメント（層５０４の厚さに比例する）はリセッタブル層５１３とは異なる必要があり、それにより、層５１３，５０４の磁化が反平行に配列される場合、層５１３及び層５０４の正味モーメントはゼロにならず、よって外部磁界により調整することができる。実際、リセッタブル層５１３，５０４の磁化は強い双極子結合によって反平行になり易く、層５１３，５０４の磁化は対として外部磁界の中で一緒に切り替わるか、または回転する。
【００９６】
工程１００９では、上部コンタクト層５０５を公知の方法により、リセッタブル層５０４の上に、ＣｕまたはＴａのような金属導体を使用して被着させる。上部コンタクト層５０５を設けるか否かは任意である。この上部コンタクト層は下方の層が後続のパターニング工程によって影響を受けないように、これらの層を保護するように機能する。次に工程１０１０では、積層構造が公知の技術を使用して画定されるが、これらの技術としては、リソグラフィや、周囲材料を下部コンタクト５０１までイオンミリングまたはエッチングし、及び誘電体材料によって埋め戻すことが挙げられる。この工程によって記憶層５０２の異方性形状を維持しつつリセッタブル層５１３，５０４に、記憶層５０２の異方性形状よりも若干大きい等方的な形状を与えることができる。次に工程１０１１では、ビットライン及び／又はワードライン及び／又は書き込みラインを公知の技術を使用して形成する。
【００９７】
工程１０１２では、リセッタブル層５１３，５０４と同様な軟磁性材料及び形状を有する磁性保持層を任意で、リード、ビットライン及び／又はワードライン及び／又は書き込みラインの上に被着させてパターニングする。この磁性保持層はリセッタブル層５１３，５０４と双極子相互作用を通して反強磁性結合するため、該保持層はリセッタブル層５１３，５０４からの戻り磁束を受け入れる。保持層の厚さは、この保持層の磁気モーメントがリセッタブル層５１３，５０４の正味モーメントと等しくなって、それらの正味モーメントを相殺するように選択することができる。
【００９８】
基本構造デバイスのスペーサ層３０３は非磁性体であるので、スペーサ層３０３の内部のパターニング界面は基本構造デバイスにおける磁性体であるリセッタブル層３０４の内部の界面ほど複雑にはならない。これは、２つのリセッタブル層を備えるデュアル構造デバイスが基本構造デバイスよりも優れる点である。
【００９９】
本発明について、或る構成要素を有する特定の磁気メモリ及び特定の磁性素子に関して記載してきた。本発明は異なる構成要素及び／又は更に別の構成要素を有する他の磁気メモリ素子、及び本発明とは矛盾しない異なる特徴及び／又は他の特徴を有する他の磁気メモリに対して有効に動作することが容易に理解できるであろう。本発明についてはまた、スピントランスファー効果に関する現時点での解釈に基づいて記載してきた。従って、本方法及び本システムの動作に関する理論説明がスピントランスファー効果に関する現時点での解釈に基づいて行われていることを容易に理解できるであろう。更に、本発明の方法及びシステムが基板に対して特定の関係を有する構造に関連する形で記載されていることが容易に理解できるであろう。しかしながら、本発明の方法及びシステムが他の構造にも適用できることが理解できるであろう。例えば、図７に記載された基本構造の磁性層部分を反転させ、リセッタブル層をトンネルバリア層の下方に配置し、記憶層をトンネルバリア層の上方に配置することができる。更に、本発明の方法及びシステムについて、複合層である或る層に関連する形で記載している。他の層及び／又は更に別の層を複合層とすることができることも理解されたい。
【０１００】
本発明について、本発明を実施するための現時点における好適なモードを含む特定の実施例に関して記載してきたが、この技術分野の当業者であれば、添付の請求項に示す本発明の技術思想及び技術範囲に含まれる上述のシステム及び技術に対して多くの変更及び組み替えが可能であることを理解できるであろう。
【図面の簡単な説明】
【０１０１】
【図１Ａ】従来のスピンバルブ磁性素子の断面図。
【図１Ｂ】従来のスピントンネル接合磁性素子の断面図。
【図２】従来のメモリセルを使用する従来のメモリアレイを示す図。
【図３】本発明によるスピントランスファー積層構造デバイスの第１の実施形態（基本構造デバイス）を示す図。
【図４】本発明によるスピントランスファー積層構造デバイスの第２の実施形態（デュアル構造デバイス）を示す図。
【図５】本発明によるダブルリセッタブル層（ＤＲＬ）構造を有するスピントランスファー積層構造デバイスの第３の実施形態を示す図。
【図６】本発明による基本構造デバイス、デュアル構造デバイス、及び／又はＤＲＬ構造デバイスのいずれかとして構成されるスピントランスファー積層構造デバイスにより形成される例示としてのメモリセルアレイの概略図。
【図７】本発明による基本構造デバイスを形成するための基本プロセスのフロー図。
【図８】本発明によるパターン形成記憶層及びパターン形成リセッタブル層を有する基本構造デバイスを形成するためのプロセスのフロー図。
【図９】本発明によるデュアル構造デバイスを形成するためのプロセスのフロー図。
【図１０】本発明によるＤＲＬ構造デバイスを形成するためのプロセスのフロー図。
【図１Ａ】
2006518099.tif 000003
【図１Ｂ】
2006518099.tif 000004
【図２】
2006518099.tif 000005
【図３】
2006518099.tif 000006
【図４】
2006518099.tif 000007
【図５】
2006518099.tif 000008
【図６】
2006518099.tif 000009
【図７】
2006518099.tif 000010
【図８】
2006518099.tif 000011
【図９】
2006518099.tif 000012
【図１０】
2006518099.tif 000013
【国際調査報告】
2006518099.tif 000014