(57)【要約】薄層の、移動後の高温における弛緩である。本発明は、基材上に弛緩または疑似弛緩した層（該弛緩した層は、半導体材料から選択された材料から形成されている）を形成する方法であって、下記の工程、すなわちａ）ドナー基材（１）上に、半導体材料の中から選択された少なくとも一種の材料により構成された、弾性的に歪み層（２）を成長させる工程、ｂ）該歪み層（２）上に、またはレシーバー基材（７）上に、約９００℃を超える粘性温度より上で粘性である材料から製造されたガラス質層（４）を形成する工程、ｃ）該レシーバー基材（７）を該歪み層（２）に、工程（ｂ）で形成された該ガラス質層（４）を経由して結合させる工程、ｄ）該ドナー基材（１）を除去し、該レシーバー基材、該ガラス質層（４）および該歪み層（２）を含んでなる構造（２０）を形成する工程、ｅ）該構造を、該粘性温度に近いか、またはそれより高い温度で熱処理し、該歪み層（２）中の束縛の少なくとも一部を弛緩させる工程を含んでなる方法に関する。
2006519489.tif 000002
【特許請求の範囲】
【請求項１】
基材上に弛緩または疑似弛緩した層を形成する方法であって、
前記弛緩した層（２’）が、半導体材料の中から選択された材料中のものであり、
前記方法が、下記の工程、
ａ）ドナー基材（１）上に、半導体材料の中から選択された少なくとも一種の材料により構成された、弾性的に歪み層（２）を成長させ、
ｂ）前記歪み層（２）上に、またはレシーバー基材（７）上に、約９００℃を超える粘性温度より上で粘性になる材料から製造されたガラス質層（４）を形成し、
ｃ）前記レシーバー基材（７）を前記歪み層（２）に、工程（ｂ）で形成された前記ガラス質層（４）を経由して結合させ、
ｄ）前記ドナー基材（１）を除去し、前記レシーバー基材（７）と、前記ガラス質層（４）と、および前記歪み層（２）を含んでなる構造を形成し、
ｅ）前記構造を、前記粘性温度に近いか、またはそれより高い温度で熱処理し、前記歪み層（２）中の弾性束縛の少なくとも一部を弛緩させることを含んでなる、方法。
【請求項２】
前記構造上に、半導体材料の中から選択された材料の結晶を成長させる最終工程をさらに含んでなる、請求項１に記載の方法。
【請求項３】
前記工程（ｂ）が、２つの連続した操作：
ｂ１）前記歪み層（２）上に半導体材料の層を成長させ、
ｂ２）工程（ｂ１）で形成された前記層の少なくとも一部を、前記粘性温度より上で粘性である材料に転化し、それによって前記ガラス質層（４）を形成するための制御された処理を行うことを含んでなる、請求項１または２に記載の方法。
【請求項４】
工程（ｃ）の前に、２つの結合表面の少なくとも一つの上に結合層を形成することをさらに含んでなる、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記結合層がＳｉＯ２の層である、請求項４に記載の方法。
【請求項６】
工程（ｄ）における前記物質の除去が、エネルギーを加えることにより、前記ドナー基材（１）中に存在する脆化区域のレベルで、表面層の厚さに近い深さで、剥離することにより、実質的に行われる、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
工程（ｃ）の前に、前記ドナー基材（１）中に原子化学種を注入することによる、前記脆化区域の形成をさらに含んでなる、請求項６に記載の方法。
【請求項８】
工程（ａ）の前に、下記の操作：
結晶性キャリヤー基材（１Ａ）上に多孔質層（６）を形成し、
前記多孔質層（６）上に結晶性層（１Ｂ）を成長させることを含んでなる、前記ドナー基材（１）を構成する工程をさらに含んでなり、
前記キャリヤー基材（１Ａ）−前記多孔質層（６）−結晶性層（１Ｂ）の組立構造が、前記ドナー基材（１）を構成し、前記多孔質層が前記ドナー基材（１）の前記脆化区域を構成する、請求項６に記載の方法。
【請求項９】
工程（ｄ）における前記物質の除去が、選択的化学的エッチングを含んでなる、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
工程（ｂ）で形成された前記ガラス質層（４）が電気的に絶縁性である、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
工程（ｂ）で形成された前記ガラス質層（４）が、ＳｉＯ２のものである、請求項１０に記載の方法。
【請求項１２】
前記ドナー基材（１）がＳｉのものであり、
前記歪み層（２）がＳｉ１−ｘＧｅｘのものである、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記ドナー基材（１）が、Ｓｉバルク保持基材（１−１）と、格子パラメータをＳｉからＳｉ１−ｚＧｅｚへ適合させる緩衝構造（１−２、１−３）とを含んでなり、
前記歪み層（２）が、Ｓｉの歪み層（２−１）およびＳｉ１−ｘＧｅｘの歪み層（２−２）を含んでなり、
ｘ＞ｚである、請求項１〜１１のいずれか一項に記載の方法。
【請求項１４】
工程（ｂ１）で成長した層が、Ｓｉのものであり、
工程（ｂ２）で行われた前記制御された処理が、工程（ｂ１）で形成された層のＳｉの少なくとも一部をＳｉＯ２に転化し、それによってＳｉＯ２ガラス質層（４）を形成するための制御された熱的酸化処理である、請求項３、１１〜１３のいずれか一項に記載の方法。
【請求項１５】
工程（ｅ）が、約９００℃を超える熱的処理を含んでなる、請求項１２〜１４のいずれか一項に記載の方法。
【請求項１６】
前記構造上における成長に使用される材料がＳｉである、請求項２、および１２〜１５のいずれか一項に記載の方法。
【請求項１７】
工程（ｂ）で形成された前記ガラス質層（４）が、電気的に絶縁性であり、形成された前記構造が絶縁体上半導体構造であり、前記構造の前記半導体の厚さが、工程（ｅ）で弛緩または疑似弛緩している歪み層（２）を含んでなる、請求項１〜１６のいずれか一項に記載の方法。
【請求項１８】
部品製造のための準備工程および／または歪み層（２）または場合により上方エピタキシー処理された層（１１）中に部品を製造する工程をさらに含んでなる、請求項１〜１７のいずれか一項に記載の方法。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、エレクトロニクス、光学またはオプトロニクス用に意図する最終的な構造、例えば絶縁体上半導体構造、を形成するために、基材上に弛緩または疑似弛緩した層（該弛緩した層は、半導体材料から選択された材料から形成されている）を形成する方法に関する。
【０００２】
本発明は特に、弛緩した層上で、その弛緩した層により歪み層を形成することを含んでなる。
例えば、弛緩または疑似弛緩したＳｉＧｅ層により歪み層Ｓｉ層は、これに関して有利な特性、例えば弛緩したＳｉ層中に存在する電荷キャリヤー移動度より約１００％大きい電荷キャリヤー移動度、を達成することができる。
【０００３】
ここで我々は、ある層を構成する結晶性材料がその公称メッシュパラメータ、つまりその材料の、バルク形態で平衡にあるメッシュパラメータ、とほぼ等しいメッシュパラメータを有する場合、その層は「弛緩している」と考える。
【０００４】
反対に、用語「歪み層」は、結晶構造が、結晶成長、例えばエピタキシー、の際に張力または圧縮で弾性的にひずみがかかり、そのメッシュパラメータを、この材料の公称メッシュパラメータからかなり異なったものにしている結晶性材料のすべての層に適用される。
【発明の背景】
【０００５】
特に下記の工程、すなわち
（１）ドナー基材上における、半導体材料の薄層のエピタキシー、
（２）該薄層上へのレシーバー基材の結合、
（３）ドナー基材の除去を含んでなる方法を実行することにより、基材上に弛緩した層を形成する技術が公知である。
【０００６】
このようにして絶縁体上半導体構造を製造できるが、そこでは、半導体の厚さは、少なくとも部分的に該弛緩した薄層から構成され、絶縁層は、通常、工程（１）と工程（２）の中間の工程の際に形成される。
【０００７】
薄層の弛緩は、
・工程（１）を実施する時、または
・その後に続く処理の際
に得られる。
【０００８】
第一の場合、公知の技術は、キャリヤー基材および緩衝層により構成されるドナー基材の使用であり、緩衝層は塑性変形を含むので、上にエピタキシー形成された薄層のすべてのひずみが弛緩する。そのような方法は、例えば米国特許第ＵＳ２００２／００７２１３０号明細書および国際特許第ＷＯ９９／５３５３９号明細書に記載されている。
しかし、緩衝層は形成するのに時間とコストがかかることが多い。
【０００９】
第二の場合、ドナー基材は緩衝層を含まず、その場合、工程（１）は、ドナー基材によりひずみがかかるように薄層を成長させる。
このようにして、例えばＳｉＧｅ層がＳｉ基材上に、ＳｉＧｅ層全体にひずみがかかるような厚さに、直接成長する。
【００１０】
特にB. Hoellander et al.による、「Strain relaxation of pseudomorphic Si１−ｘGeｘ/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication」と題する文献（Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367）に記載されているＳｉＧｅ層を弛緩させる第一の技術は、工程（２）を行う前に、水素またはヘリウムをＳｉ基材中に、設定された深さに注入することにより、ＳｉＧｅ層を弛緩させる。
【００１１】
しかし、この第一技術により通常得られる弛緩速度は、他の技術と比較してかなり遅い。
第二の技術に関する調査は、Hobart et al.による「Compliant Substrates: A comparative study of the relaxation mechanisms of strained films bonded to high and low viscosity」(Journal of electronic materials, vol 29, No 7, 2000)と題する文献に記載されている。
【００１２】
工程（３）でドナー基材を除去した後、熱処理を行い、工程（２）でホウリンケイ酸ガラス（ＢＰＳＧ）に結合した、歪み層ＳｉＧｅ層を弛緩または疑似弛緩させる。
この熱処理の際、処理温度で粘性に変化したガラスの層により、歪み層が弛緩すると思われる。
この技術の利点の一つは、粘性温度(viscosity temperature)ＴＧがかなり低い（６２５℃のオーダー）ＢＰＳＧの層を使用することであろう。
【００１３】
しかし、弛緩熱処理に続いて、ＴＧを超える温度で行われる熱処理に関して、これらの温度で得られるＢＰＳＧ層の粘度は、特に処理されたウェハーの構造に対して好ましくない影響を及ぼすことがある。
例えば、弛緩または疑似弛緩したＳｉＧｅ層中に、または弛緩または疑似弛緩したＳｉＧｅ層上にエピタキシー形成された歪み層Ｓｉ層中に、ＴＧを超える温度でトランジスターを製造する場合、粘性に変化したガラスの層によりひずみの一部が弛緩し、Ｓｉ層からひずみを除去し、ＳｉＧｅ層中にひずみを加えることがある。
これは、できるだけＳｉＧｅ層の弛緩を持続し、Ｓｉ層にひずみをかけるという、ここで求めている目的に反するものである。
【発明の概要】
【００１４】
本発明は、この難点を、基材上に弛緩または疑似弛緩した層（該弛緩した層は、半導体材料の中から選択された材料から形成されている）を形成する方法であって、下記の工程、すなわち
ａ）ドナー基材上に、半導体材料の中から選択された少なくとも一種の材料により構成された、弾性的に歪み層を成長させる工程、
ｂ）該歪み層上に、またはレシーバー基材上に、約９００℃を超える粘性温度より上で粘性である材料から製造されたガラス質層を形成する工程、
ｃ）レシーバー基材を該歪み層に、工程（ｂ）で形成された該ガラス質層を経由して結合させる工程、
ｄ）該ドナー基材を除去し、該レシーバー基材、該ガラス質層および該歪み層を含んでなる構造を形成する工程、
ｅ）該構造を、該粘性温度に近いか、またはそれより高い温度で熱処理し、該歪み層中の弾性束縛の少なくとも一部を弛緩させる工程
を含んでなる方法を提案することにより、解決しようとするものである。
【００１５】
基材上に弛緩または疑似弛緩した層を形成する方法の他の特徴は、
−該方法が、該構造上に、半導体材料の中から選択された材料の結晶を成長させる最終工程を実施することをさらに含んでなり、
−該工程（ｂ）が、２つの連続した操作、すなわち
ｂ１）該歪み層上に半導体材料の層を成長させること、
ｂ２）工程（ｂ１）で形成された該層の少なくとも一部を、該粘性温度より上で粘性である材料に転化し、それによって該ガラス質層を形成するための制御された処理を行うことを含んでなり、
−該方法が、工程（ｃ）の前に、２つの結合表面の少なくとも一方の上に結合層を形成することをさらに含んでなること、
−該結合層がＳｉＯ２の層であること、
−工程（ｄ）における該物質の除去が、エネルギーを加えることにより、該ドナー基材中に存在する脆化区域のレベルで、表面層の厚さに近い深さで剥離することにより、実質的に行われること、
−該方法が、工程（ｃ）の前に、該ドナー基材中に原子化学種を注入することによる、脆化区域の形成をさらに含んでなること、
−該方法が、工程（ａ）の前に、下記の操作、すなわち
・結晶性キャリヤー基材上に多孔質層を形成すること、
・該多孔質層上に結晶性層を成長させること
を含んでなる、該ドナー基材を形成する工程をさらに含んでなり、該キャリヤー基材−該多孔質層−該結晶性層の組立構造が、該ドナー基材を構成し、該多孔質層が該ドナー基材の該脆化区域を構成すること、
−工程（ｄ）における物質の除去が、選択的化学的エッチングを含んでなること、
−工程（ｂ）で形成された該ガラス質層が電気的に絶縁性であること、
−工程（ｂ）で形成された該ガラス質層が、ＳｉＯ２から形成されていること、
−該ドナー基材がＳｉから形成されていること、および該歪み層がＳｉ１−ｘＧｅｘから形成されていること、
−該ドナー基材が、Ｓｉバルク保持基材(bulk holding substrate)（１−１）および格子パラメータをＳｉからＳｉ１−ｚＧｅｚへ適合させる緩衝構造（１−２、１−３）を含んでなること、
−該歪み層が、Ｓｉの歪み層（２−１）およびＳｉ１−ｘＧｅｘの歪み層（２−２）を含んでなり、ｘ＞ｚであること、
−工程（ｂ１）で成長した層が、Ｓｉから形成されており、工程（ｂ２）の際に行われた該制御された処理が、工程（ｂ１）の際に形成された層のＳｉの少なくとも一部をＳｉＯ２に変換し、それによってＳｉＯ２ガラス質層を形成するための制御された熱的酸化処理であること、
−工程（ｅ）が、約９００℃を超える熱的処理を含んでなること、
−工程（ｂ）で形成された該ガラス質層が、電気的に絶縁性であり、従って、形成された構造が絶縁体上半導体構造であり、その半導体の厚さが、工程（ｅ）で弛緩または疑似弛緩している歪み層を含んでなること、
−部品製造のための準備工程および／または歪み層または場合により上にエピタキシー処理された層中に部品を製造する工程である。
【００１６】
本発明の他の態様、目的および利点は、添付の図面を参照しながら、非限定的に、例として記載する好ましい方法の実施に関する下記の詳細な説明を読むことにより、明らかである。
【発明の詳細な説明】
【００１７】
本発明の第一の目的は、基材上に有用な弛緩または疑似弛緩した層を形成することにある。
本発明の「有用な層」は、本発明の方法を実施した後に続く処理の際に、エレクトロニクス、光学、またはオプトロニクス用の部品を受け入れることを意図する層である。
【００１８】
本発明の第二の目的は、弛緩または疑似弛緩した層の上に、歪み層材料の有用な層を形成することにある。
【００１９】
本発明の第三の目的は、高温熱処理の際に、最初に歪み層の少なくとも相対的弛緩強度を保持できるようにすることである。
特に、約９００〜約１２００℃の温度、さらにはそれより高い温度まで、ガラス質層に隣接するＳｉ１−ｘＧｅｘの層の少なくとも相対的弛緩強度を保持できるようにすべきである。
【００２０】
この種の熱処理は、弛緩したＳｉ１−ｘＧｅｘ層上にエピタキシャル成長させる際に、または他の工程、例えばＳｉ１−ｘＧｅｘ層中および／または上にエピタキシー処理した層、例えば歪み層Ｓｉ層、中に部品を製造する際に適用することができる。
【００２１】
本発明の方法は、前に述べた３つの主要工程（１）、（２）および（３）を含んでなる。
図１ａ〜１ｉに関して、本発明の好ましい方法を説明する。
図１ａに関して、本発明のソースウェハーを示す。
【００２２】
ウェハー１０は、ドナー基材１および歪み層Ｓｉ１−ｘＧｅｘ層２から構成されている。
ドナー基材１の第一の配置では、ドナー基材は全体が、第一メッシュパラメータを有する単結晶性Ｓｉから構成されている。
従って、ドナー基材１は、有利なことに、Czochralski成長により得られる。
【００２３】
ドナー基材１の第二の配置では、ドナー基材は、上側のＳｉ層（図１には示していない）を含んでなる疑似基材であり、歪み層２との界面を有し、歪み層２との界面に第一メッシュパラメータを有する。
上側層の第一メッシュパラメータは、有利なことに、Ｓｉの公称メッシュパラメータであるので、弛緩した状態にある。
上側層は、さらに、そのメッシュパラメータを上にある歪み層２に付与できるだけの十分に大きな厚さを有するので、上にある歪み層２は、ドナー基材１の上側層の結晶性構造に大きく影響しない。
【００２４】
ドナー基材１にどのような配置を選択しても、ドナー基材は、構造的欠陥、例えば転位、の密度が低い結晶性構造を有する。
好ましくは、歪み層２は、Ｓｉ１−ｘＧｅｘの単一の厚さだけから構成されている。
この歪み層２のＧｅ濃度は、好ましくは１７％を超えている、すなわちｘの値は０．１７を超えている。
【００２５】
Ｇｅは、メッシュパラメータがＳｉより約４．２％高いので、この歪み層２を構成するように選択された材料は、第一メッシュパラメータよりもかなり高い第二の公称メッシュパラメータを有する。
【００２６】
次いで、形成された、歪み層２は、ドナー基材１により圧縮されて弾性的にひずみがかかる、つまり、それが構成される材料の第二公称メッシュパラメータよりかなり低いメッシュパラメータを有することから、従って、第一メッシュパラメータに近いメッシュパラメータを有することから、ひずみがかかる。
【００２７】
歪み層２は、その上、ほぼ一定の原子状元素組成を有する。
歪み層２は、有利なことに、ドナー基材１の上に、公知の技術、例えばＬＰＤ、化学蒸着（ＣＶＤ）および分子線エピタキシー（ＭＢＥ）、を使用する結晶成長により、例えばエピタキシーにより形成される。
【００２８】
結晶学的欠陥、例えば点欠陥または広範囲な欠陥、例えば転位、をあまり多くせずに、そのような歪み層２を得るには、ドナー基材１および歪み層２（キャリヤー基材１との界面近くで）を構成する結晶性材料を、それらの第一およびそれらの第二の、それぞれの公称メッシュパラメータ間の差が十分に小さくなるように、選択するのが有利である。
例えば、このメッシュパラメータの差は、典型的には約０．５％〜約１．５％であるが、より大きな値を有することもできる。
例えば、ｘ＝０．３であるＳｉ１−ｘＧｅｘは、公称メッシュパラメータがＳｉのそれよりも約１．１５％高い。
【００２９】
他方、歪み層２は、ほぼ一定の固有特性を与えるように、および／または将来のレシーバー基材５との結合を容易にするために（図１ｅに示すように）、厚さがほぼ一定であるのが好ましい。
【００３０】
歪み層２の弛緩、または内部塑性変形が生じるのを避けるために、その厚さはさらに、臨界弾性ひずみ厚さより下に維持しなければならない。
【００３１】
この臨界弾性ひずみ厚さは、主として歪み層２のために選択した材料およびドナー基材１との該メッシュパラメータ差によって異なる。
しかし、臨界弾性ひずみ厚さは、成長パラメータ、例えばそれが形成された時の温度、それがエピタキシーされた元の核形成箇所、または使用する成長技術（例えばＣＶＤまたはＭＢＥ）によっても異なる。
【００３２】
Ｓｉ１−ｘＧｅｘ層に対する臨界厚さ値に関しては、特にFriedrich Schoefflerによる「High mobility Si and Ge structures」と題する文献（「Semiconductor Science Technology」12 (1997) 1515-1549）を参照するとよい。
【００３３】
他の材料に関しては、当業者は、先行技術を参照して、ドナー基材１上に形成された歪み層２用に選択する材料の臨界弾性ひずみ厚さの値を求めることになる。
従って、ｘが０．１０〜０．３０であるＳｉ１−ｘＧｅｘの層では、約２００Å〜２０００Åの典型的な厚さを選択し、好ましくは２００Å〜５００Åが特に成長パラメータに適合する。
従って、形成された後、歪み層２は、成長基材１のメッシュパラメータのほぼ近くにあるメッシュパラメータを有し、圧縮による内部弾性ひずみを有する。
【００３４】
図１ｃに関して、歪み層２の上またはレシーバー基材７の上に、ガラス質層４が形成される。
ガラス質層４を構成する材料は、粘性温度ＴＧを超えると粘性になるような材料である。
本発明のこの方法の枠内で、このガラス質層４の構成には、約９００℃以上の高いＴＧを有する材料を選択する。
【００３５】
この高い粘性温度は、高温熱処理の際にガラス質層４が粘性になるのを阻止し、それによって、特に方法の最後に形成される構造３０または４０（図１ｈおよび１ｉに関して）が、このガラス質層４が粘性になってその結晶学的構造の一部が変性するのを阻止することができる。
【００３６】
しかし、本発明の方法では、ＴＧのあたり、またはそれを超える温度での一回の熱処理が加えられ（図１ｈに関して）、歪み層２を弛緩させる。
特に、９００℃あたりの温度まで、またはそれより高い温度でも、Ｓｉ１−ｘＧｅｘ層の少なくとも相対的な弛緩強度（これは、図１ｈに関する工程の際に得られる）を保持することができる。
ガラス質層４の材料は、ＳｉＯ２、ＳｉＯｘＮｙの一方でよい。
【００３７】
ＳｉＯｘＮｙのガラス質層４が形成される場合、有利なことに、この材料に関して、実質的に窒素の組成に依存する粘性温度ＴＧを変えるために、ｙの値を操作することができる。
例えば、ｙ組成が増加すると、ガラス質層のＴＧは、典型的には大体ＳｉＯ２からなるガラス質層のＴＧ（これは１１５０℃のあたりで変化する）と、大体Ｓｉ３Ｎ４からなるガラス質層のＴＧ（これは１５００℃ほ超える）との間で変化することができる。
ｙを操作することにより、広範囲のＴＧを制御することができる。
【００３８】
ガラス質層４のＴＧ値は、実質的にガラス質層の材料に依存する場合、それが形成された条件によっても変動する。
一つの可能な状況では、ガラス質層４の形成条件を制御された様式で適合させ、「好みの」ＴＧを選択することができる。
例えば、堆積パラメータ、例えば温度、時間、比率調整、気体状雰囲気電位、等を操作することができる。
例えば、ガラス化雰囲気中に含まれる主要気体状元素にドーピング元素、例えばＴＧを下げる能力を有するホウ素およびリン、を加えることができる。
【００３９】
特に組立構造を高温熱処理、例えばＲＴＡアニーリング処理、または犠牲酸化処理、にかける場合、ガラス質層４は、歪み層２に含まれるゲルマニウムが雰囲気中に、あるいはレシーバー基材７の中にも、拡散し得る前に堆積させるのが好ましい。
【００４０】
ガラス質層４の好ましい実施態様では、下記の工程、すなわち
（ｂ１）図１ｂに関して、歪み層２の上に半導体材料の層３を成長させること、次いで
（ｂ２）図１ｃに関して、制御された処理を行い、工程（ｂ１）で形成された層の少なくとも一部を、粘性温度より上で粘性である材料に転化し、それによってガラス質層４を形成することを実施する。
【００４１】
層３用に選択する材料は、歪み層２中のひずみを変えないように、Ｓｉであるのが有利である。
形成される層３の厚さは、典型的には５Å〜約５０００Å、特に１００Å〜約１０００Åである。
【００４２】
上記の理由と同じ理由から、工程（ｂ１）における層３の結晶成長は、Ｇｅの拡散前に、つまり
・歪み層２を形成するための温度が維持される場合、歪み層２の形成、
・歪み層２の形成直後に得られる周囲温度への低下に続く温度上昇
のすぐ後に実施するのが好ましい。
【００４３】
層３を成長させるための好ましい方法は、歪み層２の成長に続いてその場で直接成長させる方法である。
工程（ｂ１）で使用する成長技術は、エピタキシー技術ＬＰＤ、ＣＶＤ、またはＭＢＥでよい。
ガラス質層４は、予め設定された組成で、大気中で熱処理することにより得られる。
例えば、Ｓｉ層３は、工程（ｂ２）で制御された熱的酸化処理にかけ、この層３をＳｉＯ２のガラス質層４に転化することができる。
【００４４】
この最終工程の際、酸化処理パラメータ（例えば温度、持続時間、酸素濃度、酸化性雰囲気の他のガス、等）を正確に適合させ、形成される酸化物の厚さを制御し、２つの層２と３の間の界面の近傍における酸化を阻止することが重要である。
そのような熱的酸化には、乾燥酸素または水蒸気雰囲気を、１気圧以上の圧力で使用するのが好ましい。
次いで、層３の酸化を制御するために、酸化の持続時間を操作するのが好ましい。
しかし、この制御は、他のパラメータの一つ以上を、時間パラメータと組み合わせて、または組み合わせずに、操作することにより、達成できる。
ＳｉＧｅ層上のそのようなガラス質ＳｉＯ２層４のこの実施態様に関しては、米国特許第号６３５２９４２明細書に、より詳細に記載されている。
【００４５】
ガラス質層４の別の実施態様では、図１ｂおよび１ｃによりそれぞれ示される該２つの工程（ｂ１）および（ｂ２）の代わりに、歪み層２の成長の直後に（Ｇｅの拡散を阻止するために）、原子化学種堆積手段を使用し、ガラス質材料により構成される原子化学種を堆積させる。
例えば、ＳｉＯ２の分子を歪み層２の上に堆積させ、ガラス質ＳｉＯ２層４を形成することができる。
【００４６】
上記の実施態様に代わるガラス質層４の実施態様では、
・歪み層ＳｉＯ２層の上に無定形Ｓｉ層を形成するために、無定形Ｓｉ原子化学種を先ず堆積させること、次いで、
・この無定形Ｓｉ層を酸化し、それによってガラス質ＳｉＯ２層４を製造すること
ができる。
【００４７】
図１ｄ、１ｅおよび１ｆに関して、歪み層２およびガラス質層４をドナー基材１から引き上げ、レシーバー基材７に移動させる工程を示す。
この目的に、本発明の方法は、２つの連続する主要工程、すなわち
・レシーバー基材７を、ドナー基材１−歪み層２−ガラス質層４の組立構造と、ガラス質層４のレベルで結合させる工程、
・ドナー基材１を除去する工程
から構成される技術を実施する。
【００４８】
図１ｅに関して、レシーバー基材７をガラス質層４に結合させる。
結合の前に、周囲温度またはより高い温度でガラス質層４の材料と結合する特性を有する結合層をレシーバー基材７の表面上に形成する、所望により行なう工程を実施することができる。
例えば、レシーバー基材７上にＳｉＯ２の層を形成することにより、特にガラス質層４がＳｉＯ２である場合に、結合の品質を改良することができる。
その際、このＳｉＯ２の結合層は、有利なことに、ＳｉＯ２の原子化学種を堆積させることにより、あるいはレシーバー基材７の表面がＳｉである場合、その表面の熱的酸化により、得られる。
【００４９】
結合表面を製造する工程は、これらの表面をできるだけ平滑で清浄にするために、結合の前に行うのが有利である。
結合層を清浄にするための化学的処理は、軽い化学的エッチング、ＲＣＡ処理、オゾン化浴、フラッシング操作、等でよい。
機械的またはメカノ−ケミカル処理、例えば研磨、摩耗、化学的機械的平面化(Chemical Mechanical Planarisation)（ＣＭＰ）または原子化学種爆撃、を使用することもできる。
【００５０】
結合そのものは、結合表面同士を接触させることにより達成される。
結合は、結合表面の親水性を利用する分子的性質を有するのが好ましい。
結合表面の親水性を付与または強化するために、結合させるべき二つの構造を、予め浴中に浸漬する、例えば脱イオン水中でフラッシングするとよい。
結合させた組立構造は、さらにアニールし、結合を強化する、例えば結合の性質を、例えば共有結合または他の結合に変性させることができる。
例えば、ガラス質層４がＳｉＯ２である場合、特にレシーバー基材７上に結合させる前にＳｉＯ２の結合層が形成されている場合、アニーリングは結合を強化することができる。
【００５１】
結合技術に関しては、特にQ.Y. Tong, U. GoeseleおよびWileyによる「Semiconductor Wafer Bonding」と題する文献(Science and technology, Interscience Technology)に、より詳細に記載されている。
【００５２】
組立構造を結合させた後、本発明により好ましくは材料を除去するが、これはエネルギーを加えることにより、ドナー基材１中に存在する脆化区域６のレベルで、ドナー基材１を剥離することからなる。
【００５３】
図１ｄおよび１ｅに関して、この脆化区域６は、結合表面とほぼ平行な区域であり、ドナー基材１の下側部分１Ａと、ドナー基材１の上側部分１Ｂとの間の結合に脆さを有し、これらの脆い結合は、エネルギー、例えば熱的または機械的エネルギー、を加えることにより破壊することができる。
【００５４】
脆化区域６の第一実施態様により、ドナー基材１中に脆化区域６のレベルで原子化学種を注入することを含んでなる、Smart-Cut（商品名）と呼ばれる技術を適用する。
注入する化学種は、水素、ヘリウム、これらの２化学種の混合物、または他の軽い化学種でよい。
この注入は、好ましくは結合の直前に行う。
注入エネルギーは、ガラス質層４の表面を通して注入する化学種が、ガラス質層４の厚さ、歪み層２の厚さ、およびレシーバー基材１の上側部分１Ｂの設定された厚さを通過するように選択する。
【００５５】
ドナー基材１を剥離する工程の際に歪み層２が損傷を受けないように十分深く、ドナー基材１中に注入するのが好ましい。
例えば、注入の深さは、典型的には約１０００Åである。
脆化区域６における結合の脆さは、主として、注入される化学種が、典型的には１０１６ｃｍ−２〜１０１７ｃｍ−２、より正確には約２．１０１６ｃｍ−２〜約７．１０１６ｃｍ−２  になるように選択する。
次いで、通常、機械的および／または熱的エネルギーを作用させることにより、この脆化区域６のレベルで剥離する。
【００５６】
Smart-Cut（商品名）法に関しては、特にJ.-P. Colingeによる「Silicon-On-InsulatorTechnology: Materials to VLSI, 2ｎｄ Edition」と題する文献の５０および５１頁、「Kluwer Academic Publishers」出版、に、より詳細に記載されている。
【００５７】
脆化区域６の第二の実施態様では、特に文献ヨーロッパ特許第ＥＰ０８４９７８８号明細書に記載されている技術を適用する。
ここでは、脆化層６は、歪み層２を形成する前に、ドナー基材１を形成する時に得られる。
【００５８】
脆化層の製造は、下記の主要操作、すなわち
・Ｓｉのキャリヤー基材１Ａ上に多孔質層を形成すること、
・該多孔質層の上にＳｉ層１Ｂを成長させること
を含んでなる。
その際、キャリヤー基材１Ａ−多孔質層−Ｓｉ層１Ｂの組立構造がドナー基材１を構成し、多孔質層がドナー基材１の脆化区域６を構成する。
次いで、多孔質脆化区域６のレベルでエネルギーを加える、例えば熱的および／または機械的エネルギーを加えることにより、キャリヤー基材１Ａが層１Ｂから剥離する。
【００５９】
脆化区域６のレベルで材料を除去するための、上記２種類の、非限定的な実施態様の一つにより得られる、本発明の好ましい技術により、ドナー基材１の実質的な部分を迅速、且つ完全に除去することができる。
【００６０】
ドナー基材１の除去された部分１Ａを別の方法、例えば本発明の方法、で再使用することができる。
例えば、歪み層２およびドナー基材の可能な他の部分および／または他の層を、除去された部分１Ａ上に、好ましくは除去された部分１Ａの表面を研磨した後に、再形成することができる。
【００６１】
図１ｆに関して、ドナー基材１の除去された部分１Ａの残りの部分１Ｂを剥離した後、仕上げ材料を除去することにより、残りの部分１Ｂを除去することができる。
【００６２】
仕上げ技術、例えば研磨、摩耗、化学的機械的平面化（ＣＭＰ）、熱的ＲＴＡアニーリング、犠牲酸化、化学的エッチング、を単独または組合せで行い、この部分１Ｂを除去し、積重構造を完成することができる（結合界面の補強、粗さの除去、欠陥の除去、等）。
仕上げ材料を除去する際、選択的化学的エッチングを、機械的手段との組合せで、または組み合わせずに、少なくとも工程の最後に行うのが有利である。
【００６３】
ＫＯＨ、ＮＨ４ＯＨ（水酸化アンモニウム）、ＴＭＡＨ、ＥＤＰまたはＨＮＯ３を基剤とする溶液、または現在研究中の、薬剤、例えばＨＮＯ３、ＨＮＯ２Ｈ２Ｏ２、ＨＦ、Ｈ２ＳＯ４、Ｈ２ＳＯ２、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２、およびＨ２Ｏ、を組み合わせた溶液（文献国際特許第ＷＯ９９／５３５３９号明細書、９頁に説明してあるような）を使用し、歪み層Ｓｉ１−ｘＧｅｘ層２に対してＳｉ部分１Ｂを選択的にエッチングすることができる。
【００６４】
結合工程の後、剥離せずに、および脆化区域無しに、物質を除去する別の技術を本発明により応用し、ドナー基材１を除去することができる。
この技術は、化学的および／またはメカノケミカルエッチングを応用する。
【００６５】
ドナー基材１の除去すべき材料を、例えば「エッチ−バック」法により、場合により選択的にエッチングすることができる。
この技術では、ドナー基材１を裏側から、つまりドナー基材１の自由表面から、エッチングする。
【００６６】
除去材料に適合するエッチング溶液による湿式エッチングを行うことができる。
乾式エッチング操作、例えばプラズマエッチングまたはスパッターエッチング、を応用して材料を除去することもできる。
エッチング操作はさらに、化学的のみでも、電気−化学的でも、光−化学的でもよい。
エッチング操作の前または後に、ドナー基材１に対する機械的攻撃、例えば研削、研磨、機械的エッチングまたは原子化学種によるスパッタリング、を行うことができる。
エッチングまたはエッチング操作は、機械的攻撃、例えば場合によりＣＭＰ法における機械的摩耗による作用と組み合わせた研磨、を伴うことができる。
【００６７】
ドナー基材１から材料を除去するための上記の技術はすべて、本明細書では例として提案するが、本発明は、本発明の方法によりドナー基材１から材料を除去することができるあらゆる種類の技術に拡張されるので、決して制限を設けるものではない。
【００６８】
図１ｇに関して、物質を除去した後、レシーバー基材７、ガラス質層４および歪み層２を含んでなる構造が得られる。
図１ｈに関して、粘性温度ＴＧに近いか、またはそれを超える温度で熱処理を行う。
この熱処理の主目的は、歪み層２の中のひずみを弛緩させることである。
【００６９】
実際、ガラス質層４の粘性温度に近いか、またはそれを超える温度での熱処理により、ガラス質層が粘性になり、歪み層２をそのガラス質層４との界面で弛緩させ、その内部ひずみの少なくとも一部を軽減する。
例えば、ガラス質層４が、熱的酸化により得られたＳｉＯ２の層である場合、最低約１０５０℃、好ましくは最低約１２００℃における、予め設定された時間の熱処理により、歪み層２が弛緩または疑似弛緩される。
この熱処理には、典型的には数秒間〜数時間かかる。
これによって、歪み層２は、弛緩した層２’になる。
構造に対する熱処理の他の影響は、歪み層２の弛緩とは別に求めることができる。
【００７０】
熱処理を行う時に求められる第二の目的は、レシーバー基材７とガラス質層４との間の結合補強アニールをさらに得ることであろう。
【００７１】
実際、熱処理に選択する温度は、ガラス質層４の粘性温度に近いか、それより上であるので、一時的に粘性になったガラス質層が、レシーバー基材７との特別な、より強力な密着性を造り出す。
従って、弛緩したＳｉ１−ｘＧｅｘ２’／ガラス質層４／レシーバー基材７から構成された構造３０が最終的に得られる。
この構造３０は、絶縁体上シリコンゲルマニウム（ＳＧＯＩ）構造であり、そこではガラス質層４、例えばＳｉＯ２のガラス質層４、が電気的に絶縁性である。
その場合、この構造の弛緩したＳｉ１−ｘＧｅｘ２’層が、別の結晶性材料の成長と相容性がある表面粗さを有する表面を与える。
場合により、Ｓｉ１−ｘＧｅｘに適合する軽い表面処理、例えば研磨、を行い、表面特性を改良することができる。
【００７２】
図１ｉに関して、および本発明の所望により行なう工程で、弛緩したＳｉ１−ｘＧｅｘ２’層上にＳｉ層１１を成長させるが、この層は、それが構成されている材料の臨界ひずみ厚さよりかなり小さな厚さを有し、従って、弛緩したＳｉ１−ｘＧｅｘ２’層によりひずみがかかっている。
【００７３】
最終的に、歪み層Ｓｉ／弛緩したＳｉ１−ｘＧｅｘ２’／ガラス質層４／レシーバー基材７から構成された構造４０が得られる。
構造４０は、Ｓｉ／ＳＧＯＩ構造であり、そこではガラス質層４、例えばＳｉＯ２のガラス質層４、が電気的に絶縁性である。
【００７４】
この方法に代わる方法を図２ａ〜２ｉに示す。
図２ａ〜２ｉに、特に図２ｃに関して、この方法は、図１ａ〜１ｉに関して説明した方法と全体的には等しいが、層３をガラス質層４に転化する工程だけは別であり、この工程は、ここでは層３全体が転化されないように行う。
【００７５】
ガラス質層４と歪み層２との間に挿入されたＳｉ層３の一部が残り、挿入された層５を形成する。
この挿入された層５は、典型的な厚さが約１０ｎｍであり、いずれの場合も、歪み層２の厚さよりもはるかに小さくなるように形成される。
【００７６】
歪み層２のひずみを弛緩させるための熱処理の際、歪み層２は、粘性になったガラス質層４の粘性を使用することにより、内部弾性ひずみエネルギーを下げようとし、挿入された層５の厚さが、上にある歪み層２の厚さより小さいと仮定すると、歪み層２は、その弛緩の必要性を、挿入された層５に課することになる。
これによって、歪み層２は、挿入された層５を少なくとも部分的にひずませる。
次いで、歪み層２は、少なくとも部分的に弛緩した層２’になる。
これによって、弛緩した、挿入された層５は、歪み層、挿入された層５’になる。
【００７７】
この最後の点に関する考察は、特に米国特許第ＵＳ５４６１２４３号明細書、段落３、２８〜４２行に記載されている。
図２ｈに関して、この挿入された歪み層５’は、歪み層２を弛緩させるための熱処理の後に保持される。
こうして、形成される構造は、弛緩したＳｉ１−ｘＧｅｘ／歪み層Ｓｉ／ガラス質層４／レシーバー基材７から構成される構造３０である。
この構造３０は、ＳＧ／ＳＯＩ構造であり、そこではガラス質層４、例えばＳｉＯ２のガラス質層４、が電気的に絶縁性である。
次いで、例えばＨＦ：Ｈ２Ｏ２：ＣＨ３ＣＯＯＨに基づく選択的化学的エッチング（選択性約１：１０００）により、弛緩したＳｉ１−ｘＧｅｘ層２’を除去し、最終的に歪み層Ｓｉ／ガラス質層４／レシーバー基材７の構造を得ることができる。
【００７８】
この構造は、歪み層ＳＯＩ構造であり、そこではガラス質層４、例えばＳｉＯ２のガラス質層４、が電気的に絶縁性である。
【００７９】
この化学的エッチングを行う代わりに、図２ｉに示す様に、Ｓｉ層を成長させ、弛緩した層２’に対して繰り返し、図１ｉにおける層とほぼ同等の、歪み層Ｓｉ層１１を形成することができる。
【００８０】
こうして形成される構造は、歪み層Ｓｉ／弛緩したＳｉ１−ｘＧｅｘ／歪み層Ｓｉ／ガラス質層４／レシーバー基材７から構成された構造４０である。
この構造４０は、Ｓｉ／ＳＧ／ＳＯＩ構造であり、そこではガラス質層４、例えばＳｉＯ２のガラス質層４、が電気的に絶縁性である。
【００８１】
歪み層２のひずみを弛緩させるための熱処理を、ＧｅがＳｉ中に拡散し始める温度および基準時間をそれぞれ超えるような温度および時間で行う、特別な状況では、歪み層２中に含まれるＧｅが、挿入された歪み層５’中に拡散することがある。
【００８２】
これが、歪み層ＳｉＧｅ層２の弛緩を、歪み層Ｓｉ層１１の繰り返しエピタキシーの前に行うのが好ましいことの理由である。
【００８３】
しかし、場合によっては、この拡散効果を、適切に制御されるなら、求めることもできる。
例えば、Ｇｅ化学種が２つの層２と５の組立構造中に一様に配分されるように拡散を制御し、実質的に一様なＧｅ濃度を有するＳｉ１−ｘＧｅｘの単層を形成することができる。
この最後の点に関する考察は、特に米国特許第ＵＳ５４６１２４３号明細書、段落３、４８〜５８行に記載されている。
【００８４】
上記の本発明の好ましい２方法の一方または他方により、あるいはこれらと同等の方法により、部品を製造する工程を、本発明のこの方法に組み入れるか、または後に続けることができる。
例えば、部品製造のための準備工程は、この方法の際に、最低約９００℃の温度で、弛緩した層２’および歪み層１１のひずみファクターを変えずに行うことができる。
【００８５】
これらの工程は、図１ｇに示すＳＧＯＩ構造の歪み層ＳｉＧｅ層２で、図１ｈに示すＳＧＯＩ構造の弛緩または疑似弛緩したＳｉＧｅ層２’で、または図１ｉに示すＳｉ／ＳＧＯＩ構造の歪み層Ｓｉ層１１で、行う。
例えば局所的な処理を行い、例えば平版印刷により、写真平版印刷により、反応性イオンエッチングにより、またはパターンマスクを使用する他のエッチングにより、層中にパターンをエッチングすることができる。
【００８６】
特別な場合では、歪み層ＳｉＧｅ層２中に小島のようなパターンをエッチングし、続いて熱的弛緩処理を行う時に、歪み層２を効果的に弛緩させることができる。
歪み層Ｓｉ層１１中（または歪み層Ｓｉ層１１で被覆されていない弛緩したＳｉＧｅ層２’中）に部品、例えばトランジスターを製造するための一つ以上の工程を、特に最低約９００℃の温度で、弛緩した層２’および歪み層１１のひずみファクターを変えずに行うことができる。
【００８７】
本発明の特別な方法では、部品製造工程は、歪み層ＳｉＧｅ層２を弛緩させるための熱処理の際またはそれに続いて実施する。
本発明の特別な方法では、歪み層Ｓｉ層のエピタキシー工程は、部品製造工程の際またはそれに続いて実施する。
【００８８】
脆化区域６の形成およびガラス質層４の形成の前のソースウェハー１０を表す図３に関して、ドナー基材１および歪み層２を構成する材料を選択する様式により、図１ａ〜１ｉおよび２ａ〜２ｉに関して上に詳細に説明した様々な例とは異なる、本発明の一実施態様をここで提供する。
【００８９】
実際、ドナー基材１は、Ｓｉの保持基材１−１、およびＳｉＧｅの緩衝層１−２およびＳｉ１−ｚＧｅｚの上側層１−３から構成された緩衝構造から構成されている。
保持基材１−１は、好ましくは単結晶のバルク構造である。
【００９０】
緩衝層１−２は、例えば、緩衝層１−２の内側にあるＧｅの組成全体が、保持基材１−２との界面における０％から、Ｓｉ１−ｚＧｅｚの上側層１−３との界面における１００ｚ％に、次第に増加する(evoluate)ように、層の積重から構成されていることができる。
緩衝層１−２と反対に、上側層１−３は、Ｇｅ組成がその厚さ中で一定である。
上側層１−３は、その格子パラメータを上にある層に付与するのに十分に重要な厚さを有する。
さらに、Ｓｉ１−ｚＧｅｚの上側層１−３は、弛緩した構造を有する。
【００９１】
このように、緩衝構造（緩衝層１−２および上側層１−３から構成される）により、
・格子パラメータを、Ｓｉの保持基材１−１と、上側層１−３のＳｉ１−ｚＧｅｚの公称格子パラメータとの間で適合させ、
・結晶欠陥を閉じ込め、上側層１−３の表面が欠陥をほとんど、または全く含まないようにすることができる。
【００９２】
ドナー基材１の上に、歪み層２をエピタキシー技術、例えばＣＶＤ技術（ＰＥＣＶＤ、ＭＯＣＶＤ...）、により成長させる。
先ず、歪み層Ｓｉ層２−１をドナー基材１の上に、そのようなＳｉ層２−１の弾性ひずみが弛緩し始める臨界厚さを超えない厚さで形成する。
【００９３】
次いで、Ｓｉ１−ｘＧｅｘの歪み層２−２を、歪み層Ｓｉ層２−１の上に、弾性ひずみが弛緩し始めるＳｉ１−ｘＧｅｘの臨界厚さ未満の厚さで形成する。
ＳｉまたはＳｉ１−ｘＧｅｘのそれぞれの臨界厚さに関しては、例えばFriedrich Schoefflerによる「High mobility Si and Ge structures」（「Semiconductor Science Technology」12 (1997) 1515-1549）に記載されている。
Ｓｉ１−ｘＧｅｘ層２−２中のＧｅのｘ組成は、上側層１−３中のＧｅのｚ組成よりも大きい。
【００９４】
ここで、歪み層２が歪み層Ｓｉ層２−１およびＳｉ１−ｘＧｅｘ層２−２を包含すること、およびドナー基材１が保持基材１−１、緩衝層１−２、およびＳｉ１−ｚＧｅｚの上側層１−３を含んでなることを考えると、絶縁体上半導体構造３０または４０を製造する様々な実施態様に関する前の例（前の図面に関して説明した）を、図３のソースウェハー１０に容易に当てはめることができ、脆化区域６を上側層１−３または緩衝層１−２の中に形成することができる。
【００９５】
次いで、エッチング剤、例えばＨＦ：Ｈ２Ｏ２：ＣＨ３ＣＯＯＨ、を使用して選択的化学的エッチング（ＳｉＧｅとＧｅとの間の選択性約１：１０００）を行い、ドナー基材１の残りの部分を除去する。
【００９６】
最終的に得られる絶縁体上半導体構造（図には示していない）は、順にレシーバー基材７、ガラス質層４、Ｓｉ１−ｘＧｅｘの歪み層２−２およびＳｉの歪み層２−１を含んでなる。
次いで、前に形成されたガラス質層４の粘性温度に近いか、またはそれを超える温度で熱処理を行う。
この熱処理により、Ｓｉ１−ｘＧｅｘ層２−２が少なくとも部分的に弛緩する。
弛緩したＳｉ１−ｘＧｅｘ層２−２は、最上部の歪み層Ｓｉ層２−１に弾性束縛を付与する。
【００９７】
次いで、歪み層Ｓｉ層２−１（Ｓｉ１−ｚＧｅｚの上側層１−３により予めひずみがかかっている）における弾性束縛は、Ｇｅのｘ組成がｚ組成よりも重要であるという事実により、増加する。
こうして、半導体部分における格子パラメータが、バルク配置におけるＳｉ１−ｘＧｅｘ材料の格子パラメータに近いか、または等しい絶縁体上半導体構造が得られる。
【００９８】
先行技術と対照的に、この絶縁体上半導体構造は、パラメータをＳｉ１−ｘＧｅｘに適合させる緩衝構造を含んでなるソースウェハーからは得られず、ｚ＜ｘのＳｉ１−ｚＧｅｚに適合させる緩衝構造から得られる。
【００９９】
ここで、格子パラメータをＳｉ１−ｘＧｅｘに適合させる緩衝構造は、より厚く、より多くの積重層を含んでなり、従って、格子パラメータをＳｉ１−ｚＧｅｚに適合させる緩衝構造よりも、製造に時間と経費がかかる。
【０１００】
本発明の実施態様によるこの方法は、先行技術と比較して、技術的および経済的に改良されている。
本発明で説明する様々な技術は、本明細書では例として提案されるのであり、本発明は、本発明の方法を実施できるあらゆる種類の技術に及ぶので、制限的なものでは決してない。
【０１０１】
最終的な構造（図１ｈ、１ｉ、２ｈ、２ｉに示す構造３０または４０）にどのような種類の、一種以上のエピタキシー、例えばＳｉＧｅまたはＳｉＧｅＣ層のエピタキシー、あるいは歪み層ＳｉまたはＳｉＣ層のエピタキシー、または多層構造を形成するために、ＳｉＧｅまたはＳｉＧｅＣ層およびＳｉまたは歪み層ＳｉＣ層の連続エピタキシーを交互に行うこともできる。
【０１０２】
最終的な構造が得られたら、場合により、例えばアニーリングを含んでなる仕上げ処理を行うことができる。
【０１０３】
本発明は歪み層ＳｉＧｅ層２に制限されるものではなく、他の種類の材料製の歪み層２、III〜ＶまたはII〜VI型の材料、あるいは他の半導体材料の構成にも及ぶ。
【０１０４】
本明細書で考察した半導体の層では、他の構成成分、例えば炭素、を問題とする層の炭素濃度５０％またはそれよりはるかに低い、特に５％以下の濃度で添加することができる。
【図面の簡単な説明】
【０１０５】
【図１】図１ａ〜１ｉは、本発明の第一の方法における様々な工程を示す。
【図２】図２ａ〜２ｉは、本発明の第二の方法における様々な工程を示す。
【図３】図３は、ＳｉＧｅ製の緩衝構造上に移動成長させるべき層を有するソースウェハーを示す。
2006519489.tif 000003
2006519489.tif 000004
【図３】
2006519489.tif 000005
【国際調査報告】
2006519489.tif 000006
2006519489.tif 000007
2006519489.tif 000008