(57)【要約】  同一あるいは異なる入力電圧が変換器チャンネルに供給されるかに関係なく、多数の変換器チャネル電流をバランスするように誤差信号利得および変調器利得を含むパラメーターを定めるマルチ位相ＤＣ‐ＤＣ変換器アーキテクチャ。
2006507785.tif 000002
【特許請求の範囲】
【請求項１】
各々が変換器チャネル入力および出力ノードに結合された変換器チャネル出力を含む複数の変換器チャネルであって、各変換器チャネルが変換器チャネル電流を生成し、各前記変換器チャネル入力に電気的に接続される制御信号に応答して前記変換器チャネル電流を調節するように動作する前記複数の変換器チャネル、および
制御回路を含む、前記出力ノードで出力電圧を生成するマルチ位相ＤＣ-ＤＣ変換器において、
前記制御回路が、
前記出力電圧と基準電圧との規定関係に従って誤差信号を生成するように動作する誤差信号比較器、および
各々が前記複数の変換器チャネルの１つに対応する複数の制御回路チャネルを含み、
前記複数の制御回路チャネルの各々が、
対応する変換器チャネル電流を示すチャネル電流信号を生成するように動作するチャネル電流センサー、
前記チャネル電流信号と前記複数の変換器チャネルの全平均電流の平均との間の差を示す差動チャネル電流信号を生成するように動作する差動コンバイナー;
前記誤差信号と前記差動チャネル電流信号の間の差を示す差動誤差信号を生成するように動作する差動誤差信号発生器、および
それぞれの入力電圧に結合され、ランプ波電圧および前記差動誤差信号を受信し、前記入力電圧をパルス幅変調し、前記ランプ波電圧を前記差動誤差信号と比較して前記出力電圧を生成するように結合されたパルス幅変調器を含み、
前記パルス幅変調器の出力を合成して前記出力ノードで合成出力電流を提供し、
前記複数の制御回路チャネルのパルス幅変調器は異なる入力電圧を有し、
前記複数の制御回路チャネルは前記変換器チャネル電流をバランスするように設定されることを特徴とするマルチ位相ＤＣ-ＤＣ変換器。
【請求項２】
前記複数の制御回路チャネルは同じ利得を有することを特徴とする請求項１に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項３】
前記パルス幅変調器は同じ変調器利得を有することを特徴とする請求項２に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項４】
それぞれのパルス幅変調器は前記入力電圧に比例した振幅を有するランプ波電圧を受信するように結合されることを特徴とする請求項３に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項５】
それぞれの変換器チャネルは、前記パルス幅変調器の利得に反比例する前記差動誤差信号をスケーリングするように設定されることを特徴とする請求項３に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項６】
各々が変換器チャネル入力および出力ノードに結合された変換器チャネル出力を含む複数の変換器チャネルであって、各変換器チャネルが変換器チャネル電流を生成し、各前記変換器チャネル入力に電気的に接続される制御信号に応答して前記変換器チャネル電流を調節するように動作する前記複数の変換器チャネル、および制御回路を含み、
前記制御回路が、前記出力電圧と基準電圧との規定関係に従って誤差信号を生成するように動作する誤差信号比較器、および各々が前記複数の変換器チャネルの１つに対応する複数の制御回路チャネルを含み、
前記複数の制御回路チャネルの各々が、対応する変換器チャネル電流を示すチャネル電流信号を生成するように動作するチャネル電流センサー、前記チャネル電流信号と前記複数の変換器チャネルの全平均電流の平均との間の差を示す差動チャネル電流信号を生成するように動作する差動コンバイナー、前記誤差信号と前記差動チャネル電流信号の間の差を示す差動誤差信号を生成するように動作する差動誤差信号発生器、およびそれぞれの入力電圧に結合され、ランプ波電圧および前記差動誤差信号を受信し、前記入力電圧をパルス幅変調し、前記ランプ波電圧を前記差動誤差信号と比較して前記出力電圧を生成するように結合されたパルス幅変調器を含み、前記複数の制御回路チャネルのパルス幅変調器が異なる入力電圧を有し、前記出力ノードで出力電圧を生成するマルチ位相ＤＣ-ＤＣ変換器において、
前記複数の制御回路チャネルは前記変換器チャネル電流をバランスするように設定されることを特徴とするマルチ位相ＤＣ-ＤＣ変換器。
【請求項７】
前記複数の制御回路チャネルは同じ利得を有することを特徴とする請求項６に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項８】
前記パルス幅変調器は同じ変調器利得を有することを特徴とする請求項６に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項９】
それぞれのパルス幅変調器は前記入力電圧に比例した振幅を有するランプ波電圧を受信するように結合されることを特徴とする請求項８に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項１０】
それぞれの変換器チャネルは、前記パルス幅変調器の利得に反比例する前記差動誤差信号をスケーリングするように設定されることを特徴とする請求項９に記載のマルチ位相ＤＣ-ＤＣ変換器。
【請求項１１】
各々が変換器チャネル入力および出力ノードに結合された変換器チャネル出力を含む複数の変換器チャネルであって、各変換器チャネルが変換器チャネル電流を生成し、各前記変換器チャネル入力に電気的に接続される制御信号に応答して前記変換器チャネル電流を調節するように動作する前記複数の変換器チャネル、および制御回路を含み、
前記制御回路が、前記出力電圧と基準電圧との規定関係に従って誤差信号を生成するように動作する誤差信号比較器、および各々が前記複数の変換器チャネルの１つに対応する複数の制御回路チャネルを含み、
前記複数の制御回路チャネルの各々が、対応する変換器チャネル電流を示すチャネル電流信号を生成するように動作するチャネル電流センサー、前記チャネル電流信号と前記複数の変換器チャネルの全平均電流の平均との間の差を示す差動チャネル電流信号を生成するように動作する差動コンバイナー、前記誤差信号と前記差動チャネル電流信号の間の差を示す差動誤差信号を生成するように動作する差動誤差信号発生器、およびそれぞれの入力電圧に結合され、ランプ波電圧および前記差動誤差信号を受信し、前記入力電圧をパルス幅変調し、前記ランプ波電圧を前記差動誤差信号と比較して前記出力電圧を生成するように結合されたパルス幅変調器を含む、前記出力ノードで出力電圧を生成するマルチ位相ＤＣ-ＤＣ変換器の動作方法において、
(ａ)前記複数の制御回路チャネルの前記パルス幅変調器の選択されたパルス幅変調器に異なる入力電圧を供給するステップ、および
(ｂ)前記複数の制御回路チャネルにより前記変換器チャネル電流をバランスするステップを含むことを特徴とするマルチ位相ＤＣ-ＤＣ変換器の動作方法。
【請求項１２】
ステップ(ｂ)は、同じ利得を有するように前記複数の制御回路チャネルを設定することを含むことを特徴とする請求項１１に記載のマルチ位相ＤＣ-ＤＣ変換器の動作方法。
【請求項１３】
ステップ(ｂ)は同じ変調器利得を有するように前記パルス幅変調器を設定することを含むことを特徴とする請求項１２に記載のマルチ位相ＤＣ-ＤＣ変換器の動作方法。
【請求項１４】
ステップ(ｂ)はそれぞれのパルス幅変調器に前記入力電圧に比例した振幅を有するランプ波電圧を供給することを含むことを特徴とする請求項１３に記載のマルチ位相ＤＣ-ＤＣ変換器の動作方法。
【請求項１５】
ステップ(ｂ)は前記パルス幅変調器の利得に反比例するように前記差動誤差信号をスケーリングすることを含むことを特徴とする請求項１３に記載のマルチ位相ＤＣ-ＤＣ変換器の動作方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
この出願は、２００２年３月２９日にM. Harrisによって申請された米国出願第６０／３６８，８９４号「Method and Circuit for Scaling and Balancing Input and Output Currents in a Multi-Phase ＤＣ-ＤＣ Converter Using Different Input Voltages」の利益を主張するものである。
【技術分野】
【０００２】
本発明はＤＣ‐ＤＣ変換器に関し、特に、同一あるいは異なる入力電圧が変換器チャンネルに供給されるかに関係なく、多数の変換器チャネル電流をバランスするのに有効なマルチ位相ＤＣ‐ＤＣ変換器アーキテクチャに関するものである。
【背景技術】
【０００３】
ＰＣのマイクロプロセッサーチップに限定されないような集積回路用電力は通常、図１に示すタイプのバック（降圧）モードパルス幅変調(ＰＷＭ)ＤＣ‐ＤＣ変換器のような１つ以上の直流(バッテリ)電源によって供給される。図１に示すように、変換器は制御回路１を有し、制御回路１がスイッチング回路ドライバー２に同期ＰＷＭ信号を供給し、給電された負荷が結合される一対の電子電力スイッチング素子のターンオンとターンオフを制御する。図示したＤＣ‐ＤＣ変換器では、これらの電力スイッチング素子を、入力電圧（Ｖｉｎ）供給レールと接地(ＧＮＤ)間に直列接続されたドレイン‐ソース電流路を有する上側(あるいは高い側)電力ＮＭＯＳＦＥＴ(あるいはＮＦＥＴ)素子３と下側(あるいは低い側)電力ＮＦＥＴ素子４として示す。
【０００４】
上側ＮＦＥＴ素子３は、ドライバー２からそのゲートに印加される上側ゲートスイッチング信号ＵＧＡＴＥによってオン・オフされ、下側ＮＦＥＴ素子４はドライバー２からの下側ゲートスイッチング信号ＬＧＡＴＥによってオン・オフされる。上側と下側のＮＦＥＴ間の共通ノード５は、基準電圧端子(ＧＮＤ)に結合された負荷リザーバキャパシタ７にインダクタ６を介して結合される。インダクタ６とキャパシタ７間の接続８は、負荷９(ＧＮＤに結合されるように示される)に所望の(制御された)ＤＣ出力電圧ＶＯＵＴが印加される出力ノードとして働く。インダクタ６を介した結合インピーダンスは、出力電圧がある小さなリプル電圧を除いたスイッチ電圧の平均値に等しくなるようにする。
【０００５】
また、出力ノード接続８は、フィードバック抵抗器１０を介してＰＷＭコントローラー１内の誤差増幅器回路にフィードバックされる。誤差増幅器は基準電圧供給値に対する変換器の出力ＤＣ電圧を制御するために使用される。加えて、制御可能にスイッチされるＮＦＥＴ間の共通ノード５が電流センス抵抗器１１を介してコントローラー１内の電流センス回路１５に結合され、電流センス回路１５に応答して、必要なときに、コントローラーは規定のパラメーター設定内に変換器のＤＣ出力を維持するようにＰＷＭ信号のデューティ比を調節する。
【０００６】
そのような変換器によって給電された初期のコンピューター回路は、+/-５ ＶＤＣのオーダーの作動電圧を有しており、僅か数アンペアの電流を引いた。改善された性能を実現するため、今日パソコンは比較的低い作動電圧(１.０〜２.０ＶＤＣのオーダー)を使用し、数十アンペア以上の電流を引き得る。多数源からのそのような比較的大きな電流を調達することがより経済的であるため、電源製造業者は今日異なる電圧源によって駆動することができるマルチ位相ＤＣ-ＤＣ変換器を提供する。さらに、１つのＤＣ源のみで電力を供給することができないほど特別の回路の電力要求が非常に高い場合、負荷のポイントレギュレータが１つ以上の利用可能なＤＣ源から必要電力を得なければならない。したがって、例えば１２Ｖ源、５Ｖ源および３.３Ｖ源を含むいくつかの別個のＤＣ電圧源を介してコンピューター・マザーボードにＤＣ-ＤＣ変換器が電力を送ることは珍しいことではない。各ＤＣ源からの利用可能な電流は制限されているので、コンピューターのマザーボード上の回路は、各源から引かれた電流を制限するシステム電力予算に従わなければならない。
【０００７】
高電力要求がある回路の１例は、適切にコンピューターグラフィックスのプロセッサーを作動するために、１２Ｖおよび３.３ＶのＤＣ入力電圧を、著しく３.３のＶＤＣ未満の正確なレベルに調整されるＤＣ出力電圧に変換するために負荷のポイントレギュレータを使用するコンピューターグラフィックスのアダプターカードである。これと他の同様の場合で、負荷のポイントＤＣ-ＤＣレギュレータが少なくとも下記機能を所有しなければならない。
【０００８】
第１に、それはＤＣ出力電圧を特別の負荷によって決定されたあるレベルに調整しなければならない。第２に、それはＤＣ出力電圧を特別の負荷によって決定された正確さ(精度)に調整しなければならない。第３に、それは電流を１つ以上の並列チャネルから共通の負荷に送らなければならない。第４に、それは、所望の比率に、共通の負荷を調達する並列チャネルの電流をバランスしなければならない。第５に、それは、並列チャネルを使用して、多数の異なる入力電圧から共通の負荷へのＤＣ-ＤＣ変換を実行しなければならない。第６に、それは入力電流をシステムの電力予算によって決定されたあるレベルに調整しなければならない。
【０００９】
図２に、マルチ位相ＤＣ-ＤＣ変換器のチャネル電流をバランスするための１つの回路アーキテクチャーを示す。それは、M. Walters等による米国特許第６,２７８,２６３号「Multi-Phase Converter With Balanced Currents」の図２に相当する。このアーキテクチャーによれば、複数のパルス幅変調器(ＰＷＭ)比較器(それらのうちの４つは６８、７０、７２および７４で示す)のマルチ位相チャネル電流は、誤差増幅器４２により出力された制御信号に補正オフセットを供給することにより、適切にバランスされる。制御信号は基準電圧REFに出力電圧を収束させるように適切な符号および大きさを有しており、それにより、基準電圧に出力電圧を調整する。誤差信号は、各チャネルiごとに制御回路に共通である。
【００１０】
平均チャネル電流に比例した信号を生成するために各チャネルの電流の測定を加重し合計する。その後、各チャネルの電流と平均チャネル電流の間の差に比例する電流誤差信号を実現するために、各チャネルの電流を示す電圧VISENSEiを平均電流に比例する信号VAVERAGEから引く。電流誤差信号を制御信号と合成し各チャネルの電流に補正を生成する。補正は、各チャネルの電流を平均電流に収束させるのに十分な大きさである。
【００１１】
図２の電流バランス配置はマルチ位相変換器チャネルの各々が同じＤＣ入力電圧を使用するとき良く働くが、それはチャネルのＤＣ源が異なる電圧レベルを有するとき修正なしに電流をバランスするには不十分である。
【発明の概要】
【００１２】
本発明によれば、この欠点は、チャネルのＤＣ源が同じまたは異なる電圧レベルを供給するかに関係なく様々なチャネル電流をバランスするのに有効な図２のマルチ位相ＤＣ-ＤＣ変換器アーキテクチャーの増強によって解消される。第１の実施例によれば、それぞれのチャネルの誤差信号利得は、同じ値に、かつ非常に高い値で等しいように設定される。非常に高い値で設定された利得の各々により、隣接チャネルの電流間の差は非常に小さくなり、利得が無限に接近するにつれ、ゼロに収束する。この第１の実施例の実用的回路実行は、それぞれのチャネルの集積構成で結合された演算増幅器を使用して、差ノードにより利得を一緒に組込むことを含む。
【００１３】
第２の実施例では、すべてのチャネルの利得が、互いに等しいように設定される。さらに、変調器利得が互いに等しいように設定される。これは、それぞれのＰＷＭ比較器に印加されるのこぎり歯状波形の振幅を、それらの入力電圧に比例させることにより遂行され得る。
【００１４】
第３の実施例によると、それぞれのＰＷＭ比較器に供給されるのこぎり歯状信号の振幅を入力電圧に比例させるのではなく、ＰＷＭ比較器に供給する合成回路の出力を、それらの連携した変調器利得に反比例させるようにそれぞれのスケーリング回路によってスケーリングし、第２の実施例と同じ効果を生む。
【発明の詳細な説明】
【００１５】
本発明の理解を容易にするため、図２のマルチ位相変換器回路の動作を考察することは第１に有用である。ＰＷＭ比較器６８の動作を考える。ＰＷＭ比較器６８は、上述した図１に示すように、結合インピーダンスを介して出力にチャネル１入力電圧を接続するようにスイッチ(ＦＥＴ)を駆動するために使用されるパルスを発生する。スイッチ(ＦＥＴ)は、減算回路５８からのその入力６８ａでの電圧が入力６８ｂでののこぎり歯状電圧より大きいとき、閉じられる。スイッチはそれ以外では開いている。上で指摘したように、結合インピーダンスは出力電圧が比較的小さなリプル電圧を除いたスイッチ電圧の平均値と等しいようにする。
【００１６】
スイッチ電圧の平均値は制御信号VEA(チャネル１入力電圧)に比例し、かつ比較器入力６８ｂののこぎり歯状電圧の振幅に反比例する。この比例を、図３に示す利得ブロックＧとして表することができる。図３は、図１のスイッチモードＰＷＭ変調器コンポーネントのブロック表示であるそれぞれのＰＷＭ変調器コンポーネントＡ１、Ａ２、Ａ３およびＡ４の中へのＰＷＭ比較器の内蔵と合わせた図２のコンポーネントの改正構成である。各ＰＷＭ変調器は、その連携した入力電圧VINiの、その連携したランプ波あるいはのこぎり歯状波形のピーク〜ピーク振幅に対する比に有効に相当するそれぞれの変調器利得Aiを有する。
【００１７】
図３では、センス電圧VSENSEはトランスデューサー利得Ｋによりチャネル電流と関係しており、例えば電圧VSENSE１が電流I１のＫ倍に等しい。図３から導出された定常状態電流バランス誤差の分析により、次の方程式(１)を得る。ここで誤差を、２つのチャネル、チャネル１とチャネル２の電流の差として表す。方程式(１)は、簡単な置換によって任意の２つのチャネル電流に一般化され得る。
I１-I２={VEA/k}{(G２-G１)/G２G１}-{VOUT/k}{(A２G２-A１G１)/A１G１A２G２}  (１)
【００１８】
図２および図３の回路の最も実用的な実行では、誤差信号利得Ｇ１、Ｇ２、Ｇ３、Ｇ４がすべて等しい。方程式(１)から、これが定常状態誤差を減少するために必要であることは理解され得る。誤差信号利得Ｇ１、Ｇ２、Ｇ３およびＧ４が同じ値Ｇにすべて等しい場合、方程式(１)は次の方程式(２)として書き換え得る。
I１-I２={VOUT/k}{(A１-A２)/GA１A２}  (２) 
【００１９】
方程式(２)より、定常状態誤差は変調器利得間の差に正比例し誤差信号利得に反比例する。
【実施例１】
【００２０】
図４について、発明の第１の実施例によれば、それぞれのチャネルの誤差信号利得(例えば、図２および３の４つのチャネルのアーキテクチャーの利得Ｇ１、Ｇ２、Ｇ３およびＧ４)は、互いに等しく設定され、非常に高い値を有するように設定される。非常に高い値(例えば１０,０００以上(実用的には無限大)の利得の各々により、方程式(２)のI１とI２の間の差は非常に小さくなる。すなわち、Ｇが無限に近づくにつれ、方程式(２)はゼロになる。この第１の実施例の実用的な回路実行は、集積構成のそれぞれのチャネルの演算増幅器を使用して、差ノードにより利得を一緒に組込むことを含む。
【００２１】
図４は、個々のチャネル(ここではチャネル１)のそのような構成を示す。ここで、センス電流を示す電圧VSENSE１は、値Ｒ１を有する第１の入力抵抗器４０１を介して演算増幅器４１０の反転(-)入力４１１に結合される。センス電流を示す電圧の平均値VSENSE(AVG)は、値Ｒ１を有する第２の入力抵抗器４０２を介して演算増幅器４１０の非反転(+)入力４１２に結合される。反転入力は、値Ｒ２を有する抵抗器４０３および値Cを有するキャパシタ４０４を含む直列回路を介して接地される。出力電圧GVERを生成する演算増幅器４１０の出力４１３は、値Ｒ２を有する抵抗器４０６および値Cのキャパシタ４０７を含む直列回路を介して反転入力４１１に結合される。ＲＣ回路は回路の周波数応答を設定する。図４の回路は、図３の各差ノードおよび利得ブロックＧごとに１回実行される。
【実施例２】
【００２２】
図５について、上述したように、発明の第１の実施例では、図２と図３の４つのチャネルのアーキテクチャーの誤差信号利得Ｇ１、Ｇ２、Ｇ３、およびＧ４が同じ値に等しい。発明の第２の実施例によれば、すべてのチャネルの利得が互いに等しく設定される。加えて、変調器利得Ａ１、Ａ２、Ａ３およびＡ４が互いに等しく設定される。これは、それぞれの比較器６８、７０、７２および７４の第２の入力６８ｂ、７０ｂ、７２ｂ、および７４ｂに印加するのこぎり歯状波形の振幅を、それらの連携した入力電圧に比例させることにより容易に達成され得る。振幅が入力電圧に比例するランプ波電圧を発生する回路は従来にあるので、それらは詳述しない。その代わり、それらは、図５の６８Ｒ、７０Ｒ、７２Ｒおよび７４Ｒでブロック図形式に示す。これがフィード・フォワード制御と呼ばれる技術と同様であることに注意されたい。フィード・フォワード制御では、ＤＣ-ＤＣ変換器を入力電圧の変化に敏感でないように変調器利得を調節する。しかしながら、ここに述べたようなマルチ位相変換器の電流バランスを提供する目的のその使用は新しい。
【実施例３】
【００２３】
図６について、図６は、第２の実施例の変形例である第３の実施例を示す。ここでは、それぞれの比較器へののこぎり歯状入力の振幅を入力電圧に比例させるのではなく、減算回路５８、６０、６２および６４の出力を、それぞれのスケーリング回路５９、６１、６３および６５を介して変調器に結合する。これらのスケーリング回路の各々は、その入力電圧をその連携した変調器利得に反比例あるいは(l/Ａi)にするようにスケーリングするように動作し、図５の第２の実施例と同じ効果を生む。
【００２４】
本発明によるいくつかの実施例を示し述べたが、それらの実施例に限定することなく、当業者に知られた多数の変更および修正があり得る。したがって本明細書に示し述べた詳細に限定することなく、当業者に明白な全ての斯かる変更および修正を含む。
【図面の簡単な説明】
【００２５】
【図１】図１は、従来のバック（降圧）モードパルス幅変調(ＰＷＭ)に基づいたＤＣ‐ＤＣ変換器アーキテクチャを示す。
【図２】図２は、米国特許第６,２７８,２６３号の図２に相当する。
【図３】図３は、図２の再配置図を示す。
【図４】図４は、第１の実施例による図２と図３のマルチ位相アーキテクチャの個々のチャネルのコンポーネントの拡大を示す。
【図５】図５は、第２の実施例による図２と図３のマルチ位相アーキテクチャの変形例を示す。
【図６】図６は、第３の実施例による図２と図３のマルチ位相アーキテクチャの変形例を示す。
【図１】
2006507785.tif 000003
【図２】
2006507785.tif 000004
【図３】
2006507785.tif 000005
【図４】
2006507785.tif 000006
【図５】
2006507785.tif 000007
【図６】
2006507785.tif 000008
【国際調査報告】
2006507785.tif 000009
2006507785.tif 000010
2006507785.tif 000011