(57)【要約】パワースイッチング回路は、ハイサイドスイッチとローサイドスイッチ（６、８）を有している。負荷サイドＦＥＴ（８）は、メインボディ部（３０）と検知ＦＥＴ（３２）とを有している。電流検知回路（３２）は、ローサイド電流を測定する。キャパシタンス（５６）は、スイッチノード（１０）を電流信号ノード（５２）に結合して、電流出力（５８）に結合信号を供給する。この結合信号は、ローサイド電流とタイミング情報とを含んでいる。
2006508630.tif 000002
【特許請求の範囲】
【請求項１】
スイッチノードを間に介して直列に配置されたハイサイドスイッチ及びローサイドスイッチと、
前記ローサイドスイッチを通って流れる電流を検知し、前記ローサイドスイッチを通って流れる電流を表す電流信号ノードに信号を供給する、電流検知回路と、
前記スイッチノードを前記電流信号ノードに結合し、前記スイッチノードのスイッチングパルスを、前記電流信号ノードに供給される信号に結合する、キャパシタンスと、
を備えることを特徴とするパワースイッチング回路。
【請求項２】
前記ローサイドスイッチは、ゲート入力と検知出力とメイン出力とを有する検知電界効果トランジスタ（検知ＦＥＴ）であり、前記検知出力は前記電流信号ノードに接続される、ことを特徴とする請求項１に記載のパワースイッチング回路。
【請求項３】
前記メイン出力と前記検知出力の電圧が合致することを確保するフィードバック回路を、さらに備えることを特徴とする請求項２に記載のパワースイッチング回路。
【請求項４】
前記フィードバック回路は、
前記検知出力に直列なフィードバックＦＥＴと、
差分入力と出力とを有する差動増幅器であって、前記出力は前記フィードバックＦＥＴのゲートを駆動し、前記差動増幅器の差分入力は前記検知ＦＥＴの前記検知出力と前記メイン出力とに接続されている、差動増幅器と、
を含んでいる、ことを特徴とする請求項３に記載のパワースイッチング回路。
【請求項５】
前記電流信号ノードは、直列なキャパシタと抵抗とを介して、スイッチノードに接続される、ことを特徴とする請求項１乃至請求項４のいずれかに記載のパワースイッチング回路。
【請求項６】
請求項１乃至請求項５のいずれかに記載のパワースイッチング回路と、
前記電流信号ノードに接続された入力を有し、前記パワースイッチング回路の前記電流信号ノードで出力される情報から、電流信号を再生成する、電流再生成回路と、
前記電流再生成回路に接続された入力と、前記ハイサイドスイッチと前記ローサイドスイッチとに接続された出力とを有し、前記再生成された電流信号に基づいて交互にハイサイドスイッチとローサイドスイッチとをオンに切り替える、駆動回路と、
を備える電力変換回路。
【請求項７】
請求項１乃至請求項５のいずれかに記載のパワースイッチング回路を複数備えており、各パワースイッチング回路は、対応する電流再生成回路と、対応するハイサイドスイッチとローサイドスイッチとを交互にオンに切り替える対応する駆動回路とに、接続されることを特徴とする請求項６に記載の電力変換回路。
【請求項８】
前記パワースイッチング回路又は各パワースイッチング回路は、それぞれのパッケージに設けられている、ことを特徴とする請求項６又は請求項７に記載の電力変換回路。
【請求項９】
ハイサイドＦＥＴとローサイドＦＥＴとを有するスイッチング回路から、このスイッチング回路を駆動する駆動回路に指示をするための電流フィードバック信号であって、前記ローサイドＦＥＴがオンになった際に前記ローサイドＦＥＴを流れる瞬間的な電流に対応する電流信号と、前記電流信号に重ねられて、前記ＦＥＴの切り替え時刻を示すパルスとを含む、電流フィードバック信号。
【請求項１０】
スイッチノードで直列に接続されたハイサイドスイッチとローサイドスイッチとを有するパワースイッチング回路の動作方法であって、
前記ハイサイドスイッチと前記ローサイドスイッチとを交互にオンに切り替え、
前記ローサイドスイッチを流れる電流を検知し、この検知された電流に対応する電流フィードバック信号を供給し、
前記スイッチノードを前記電流フィードバック信号に容量結合して、前記スイッチの切り替え時刻に対応するスイッチングパルスを前記電流フィードバック信号に供給する、
ことを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワースイッチング回路のためのフィードバック信号、その信号を生成するための回路、及び、パワースイッチング回路の動作方法に関する。
【背景技術】
【０００２】
図１は、制御ＦＥＴ６と、同期ＦＥＴ８と、これら制御ＦＥＴと同期ＦＥＴとの間にあるスイッチノード１０とを有する、バックコンバータを示している。これらのＦＥＴは、電源入力２とグランド入力４との間にまたがって直列に接続されている。スイッチノード１０は、インダクタ１２を介して、且つ、キャパシタ１４をまたいで、負荷が接続され得る出力１６に接続されている。駆動回路１８は、ＦＥＴ６、８を交互にオン、オフに  切り替えるために、制御電圧を供給する。ダイオード２２は同期ＦＥＴ８のボディダイオードでもよく、或いは、独立したダイオードでもよい。
【０００３】
両ＦＥＴが同時に導通する状態は、「ショートスルー」として知られており、これは入力電源２とグランド４の接続間のショートを招くことから、回避すべきである。したがって、使用にあたって、駆動回路１８は、交互にＦＥＴ６、８のオンとオフとを切り替える際には、両ＦＥＴが同時に導通するのを回避するために、他のＦＥＴをオフに切り替えた短い時間の後で、各ＦＥＴをオンに切り替えている。両ＦＥＴ６、８がオフになっている短時間のデッドタイムの間、インダクタ１２を通る電流は、ダイオード２２を通して供給される。
【０００４】
知識のある人であれば、代わりに採用してもよいブースト回路及びバックブースト回路を含む多くの同様のパワースイッチング回路に気づくであろう。
【０００５】
パワースイッチング回路は、例えば、パーソナル・コンピュータ・プロセッサに電圧を供給する電圧レギュレータの内部を含む多くの分野で用いられており、或いは、各位相に１つずつとなるように複数のスイッチング回路を用いて多相電源を供給するために用いられている。これら双方の分野及び他の分野では、駆動回路１８は、コンバータ回路内を流れる電流に関する情報を持つ必要がある。例えば、パーソナル・コンピュータ・プロセッサにおいては、特定の電圧−電流プロファイルが要求されるかもしれず、また、多相電源においては、各位相における位相電流がバランスしていることが必要かもしれない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらのスイッチを制御するための制御スキームの１つは、高い方のスイッチの電流を測定しなければならないピーク電流モード制御スキームである。あいにく、高い方のスイッチにおいて極めて短い導通パルスを用いる高周波コンバータでは、スイッチングノイズがハイレベルであり、また、安定した信号の検知可能な時間が限られていることから、そのような測定は困難になっている。
【０００７】
したがって、スイッチング回路において電流を測定するための、及び、駆動回路に測定信号を供給するための、改良したアプローチが必要とされている。
【課題を解決するための手段】
【０００８】
本発明によれば、スイッチノードを間に介して直列に配置されたハイサイドスイッチ及びローサイドスイッチと、前記ローサイドスイッチを通って流れる電流を検知し、前記ローサイドスイッチを通って流れる電流を表す電流信号ノードに信号を供給する、電流検知回路と、前記スイッチノードを前記電流信号ノードに結合し、前記スイッチノードのスイッチングパルスを、前記電流信号ノードに供給される信号に結合する、キャパシタンスと、を備えるパワースイッチング回路が提供される。
【０００９】
このため、ローサイドスイッチを流れる電流を表す成分から形成され、且つ、スイッチが切り替わった時刻を示す信号パルスに重ねられた信号を、パワースイッチング回路は供給する。
【００１０】
ハイサイドスイッチを通って流れる電流を測定する必要なく、この信号が得られる。高周波スイッチング回路においては、スイッチングノイズがハイレベルであり、また、安定した検知信号を利用できる時間が限られていることから、ハイサイドスイッチの電流を測定することは、極めて困難である。本発明に係る回路は、この困難性を回避する。
【００１１】
この信号は、パワースイッチング回路を流れる電流が再構成できる単一の信号である。
【００１２】
パワースイッチング回路は、駆動回路とは別のパッケージにより提供されてもよい。この場合、電流信号ノードにおける単一の信号の利用は、パワースイッチング回路と駆動回路の双方において、ただ一つのフィードバック端子が電流検知フィードバックに必要であることを意味している。端子は、パッケージコストのかなりの部分に相当しているため、これはかなりの節約を意味している。
【００１３】
好ましい実施形態においては、前記ローサイドスイッチは、ゲート入力と検知出力とメイン出力とを有する検知電界効果トランジスタ（以下、検知ＦＥＴという）であり、前記検知出力は前記電流信号ノードに接続され、前記メイン出力はグランドに接続される。
【００１４】
検知ＦＥＴは、ＦＥＴのメインボディから分離された小さい検知エリアを有するＦＥＴであり、検知出力におけるメイン検知電流を縮小したコピーを供給する。検知出力は、ＦＥＴを流れる電流の便利な測定値を供給する。
【００１５】
検知出力が供給するＦＥＴ全体を流れる電流の測定値の正確性を効率化するためには、ＦＥＴのメインボディと検知エリアの電圧が合致することが必要である。したがって、パワースイッチング回路は、前記メイン出力と前記検知出力の電圧が合致することを確保するフィードバック回路を、さらに備えるようにしてもよい。前記フィードバック回路は、前記検知出力に直列なフィードバックＦＥＴと、差分入力と出力とを有する差動増幅器であって、前記出力は前記フィードバックＦＥＴのゲートを駆動し、前記差動増幅器の差分入力は前記検知ＦＥＴの前記検知出力と前記メイン出力とに接続されている、差動増幅器と、を含んでいてもよい。差動増幅器及びフィードバックＦＥＴは、メインＦＥＴ及び検知ＦＥＴのソース電圧が等しくなるように作用するフィードバックループとして動作し、これにより、検知電流とメイン電流の比率が、二つのＦＥＴにおけるメインエリアと検知エリアの面積の比率と等しくなることを確保する。
【００１６】
電流検知ノードをスイッチノードに結合するために、直列なキャパシタと抵抗が、これらのノードの間に設けられてもよい。
【００１７】
本発明は、上述したパワースイッチング回路と、前記電流信号ノードに接続された入力を有し、前記パワースイッチング回路の前記電流信号ノードで出力される情報から、電流信号を再生成する、電流再生成回路と、前記電流再生成回路に接続された入力と、前記ハイサイドスイッチと前記ローサイドスイッチとに接続された出力とを有し、前記再生成された電流信号に基づいて交互にハイサイドスイッチとローサイドスイッチとをオンに切り替える、駆動回路と、を備える電力変換回路を想定している。
【００１８】
複数の電力出力が必要とされる適用分野においては、複数のパワースイッチング回路が設けられていてもよく、それぞれが対応する電流再生成回路と対応する駆動回路に接続される。
【００１９】
別な観点からすれば、本発明は、ハイサイドＦＥＴとローサイドＦＥＴとを有するスイッチング回路から、このスイッチング回路を駆動する駆動回路に指示をするための電流フィードバック信号であって、前記ローサイドＦＥＴがオンになった際に前記ローサイドＦＥＴを流れる瞬間的な電流に対応する電流信号と、前記電流信号に重ねられて、前記ＦＥＴの切り替え時刻を示すパルスとを含む、電流フィードバック信号に関する。この電流信号は、好ましくは、縮小信号である。
【００２０】
さらなる観点からすれば、スイッチノードで直列に接続されたハイサイドスイッチとローサイドスイッチとを有するパワースイッチング回路の動作方法であって、
前記ハイサイドスイッチと前記ローサイドスイッチとを交互にオンに切り替え、
前記ローサイドスイッチを流れる電流を検知し、この検知された電流に対応する電流フィードバック信号を供給し、
前記スイッチノードを前記電流フィードバック信号に容量結合して、前記スイッチの切り替え時刻に対応するスイッチングパルスを前記電流フィードバック信号に供給する、
ことを含む方法を提供する。
【発明を実施するための最良の形態】
【００２１】
図２に示すように、ハイサイドＦＥＴ６とローサイドＦＥＴ８が、これら２つの間のスイッチノード１０を介して直列に接続されている。このスイッチノードは、インダクタ１２に接続されており、このインダクタ１２を介してキャパシタ１４と出力ノード１６に接続されている。入力電源は入力端子２、４に供給されている。
【００２２】
この装置において、ローサイドＦＥＴ８は単なるＦＥＴではなく、メインボディ部３０と検知ＦＥＴ部３２とを有する検知ＦＥＴであり、検知ＦＥＴ部３２は電流検知回路として動作する。これらは図２では別々に示されているが、同一の基板に形成されており、したがって、同一のパッケージの一部である。メインＦＥＴ及び検知ＦＥＴのゲートは互いに接続されており、同じことがドレインにも当てはまる。これらのソースは、検知出力２４とＭメイン出力２６という、別々の出力を有している。検知ＦＥＴ８はダイオード２２を含んでおり、ダイオード２２はメインボディ３０に都合よく形成してもよい。ハイサイドＦＥＴ６とローサイドＦＥＴ８のゲートは、制御端子２０に接続されている。
【００２３】
コントローラ１８は、制御端子２０に接続されており、ＦＥＴ６、８のゲートを制御する駆動信号を供給して、これらのオン、オフを交互に切り替える。
【００２４】
メインソース出力２６は、グランドに接続されている。図示されている抵抗は、配線の寄生抵抗である。
【００２５】
検知出力２４は、フィードバックＦＥＴ５０を含んでいるフィードバック回路を介して、電流信号ノード５２に接続されており、フィードバックＦＥＴ５０のゲートは増幅器４０の出力４８に接続されている。増幅器４０は負と正の差分入力４２、４４を有しており差分入力４２、４４は、それぞれ、検知出力２４とメイン出力２６とに接続されるノード３８、３６に接続されて、検知出力が負の差分入力４２に接続される。電流信号ノード５２は、抵抗５４とキャパシタ５６とを介して、スイッチノード１０に接続されている。電流信号ノード５２は、パワースイッチング回路の出力５８に接続されており、同様に、この出力５８はコントローラ１８内の電流再生成回路６０の入力に接続されている。電流再生成回路６０は、同様に、駆動回路６２に接続されており、この駆動回路６２は、ＦＥＴ６、８を駆動するために、ゲート端子２０に接続されている。図２に模式的に示したように、パッケージ９０は、パワースイッチング回路を含んでいる。
【００２６】
図３（ａ）はスイッチノード１０の電圧を示しており、図３（ｂ）はスイッチノード１０からインダクタ１２を通った出力の電流７４を示している。図３（ｃ）は検知出力２４を通った出力の電流７０を示している。図３（ｂ）と図３（ｃ）との比較は、多くのサイクルにおいて、図３（ｃ）のフィードバック電流７０が図３（ｂ）の出力電流７４と実質的に合致していることを示している。しかしながら、ローサイドＦＥＴ８がオフに切り替わった際には、それは出力電流と合致していない。ローサイドＦＥＴ８がオフであるほとんどの期間で、ハイサイドＦＥＴ６はオンであり、この期間において、出力電流は上昇する。しかし、ローサイドＦＥＴがオンになる時刻と、ハイサイドＦＥＴ６がオンになる時刻との間には、ダイオード２２に電流が流れる短い期間がある。したがって、図３（ｃ）の情報から図３（ｂ）の形を再生成するためには、ＦＥＴ６がオフに切り替わり、ダイオード２２が電流を流した正確な時刻に関するタイミング情報も、必要になる。
【００２７】
本発明のアプローチにおいては、この追加情報は、スイッチノード１０を電流信号ノード５２に結合するキャパシタ５６を介して、提供される。ハイサイドＦＥＴ６がオフに切り替わって、スイッチノード１０の電圧が急激に変化すると、図３（ｃ）に示す信号に追加される検知ＦＥＴ３２からのスパイク７２を生じさせ、図３（ｄ）に示す電流フィードバック信号７６を供給する。
【００２８】
電流再生成回路６０は、推定により、図３（ｄ）の形の単一の信号７６の情報から、図３（ｂ）の形を再生成することができ、この情報は、ＦＥＴ６、８の切り替え制御に用いることができる。
【００２９】
知識のある人は、この目的を達成する様々な手法に気づくであろう。必要とされる電流は、適用分野により要求されるＰＷＭコントローラ１８のタイプに依存する。いくつかの適用分野では、ピーク電流（つまり、同期ＦＥＴがまずオンになるとき、又は、制御ＦＥＴがちょうどオフに切り替わるとき）が要求されるかもしれない。他の適用分野では、平均電流（average current）が要求されるかもしれない。
【００３０】
再生成回路６０の好ましいアプローチにおいては、ＰＷＭコントローラ１８に流れ込む検知電流をミラーするために、カレントミラーが用いられる。そして、ミラーされた電流は、電流に比例した電圧を与える抵抗を通って流れる。
【００３１】
タイミング信号情報は、入力信号に接続されたコンパレータから得るか、又は、入力から直接若しくは電流を流す抵抗から得る。
【００３２】
ピーク電流を測定するために、電流再生成回路は、再構成された信号を参照し、電流の傾斜を測定する。タイミングパルスに呼応して、既知の時刻で電流をサンプリングすることにより、電流再生成回路は、同期ＦＥＴがまずオンに切り替わったとき（つまり、ここでは、正確にサンプリングするには、信号が汚れすぎている）の電流を再生成する。
【００３３】
これは、かなり簡単に行うことができる。タイミング回路は、時刻Ｔ０で切り替え信号により、トリガーされる。そして、電流は、時刻Ｔ０のタイミングパルスの後の時刻Ｔ１とＴ２でサンプリングされる（ここで、Ｔ１−Ｔ０＝Ｔ２−Ｔ１）。ピーク電流は、Ｉ（Ｔ０）＝Ｉ（Ｔ１）＋〔Ｉ（Ｔ１）−Ｉ（Ｔ２）〕＝２×Ｉ（Ｔ１）−Ｉ（Ｔ２）により、与えられる。
【００３４】
この計算は、検知抵抗を横断する電圧をＤＡＣに入力することにより、デジタル的に行ってもよいし、アナログ的手法により行ってもよい。知識のある人は、ピーク電流を計算するためのマイナーな変更を必要としている場合には、異なる時刻で、代わりに電流をサンプリングできると、認識するであろう。
【００３５】
本発明に係る装置を用いることにより、検知ＦＥＴ３２で測定される電流と、いつＦＥＴ６がオン及びオフに切り替わるかに関するタイミング情報の２つの情報を送出するために、単一の出力信号だけが必要となる。また、全サイクルの全部の電流情報が、ハイサイドＦＥＴ６を流れる電流を測定する必要なしに、利用可能である。
【００３６】
増幅器４０とＦＥＴ５０により構成されるフィードバック回路は、ノード３８、３６の電圧を合致させ、検知ＦＥＴ３２とメインＦＥＴ３０の電圧の合致を確保することが、注目されるであろう。
【００３７】
図４に示すように、複数のスイッチング回路８０が、１つのコントローラ１８に接続されて設けられてもよい。各スイッチング回路８０は、コントローラ１８内の対応する電流再生成回路６０に接続された単一のフィードバック出力５８を有している。したがって、出力電流とタイミング情報とを別々の信号線に提供していた装置と比べると、スイッチング回路８０につきだた１つの入力が必要となり、コントローラ１８に必要とされるピン総数が削減する。各スイッチング回路８０は、このスイッチング回路８０の入力２０に接続される対応するドライバ回路６２により、制御される。
【００３８】
本開示を読むことにより、他の変更及び修正は、当業者にとって明らかであろう。そのような変更及び修正は、スイッチング回路の設計、製造及び使用において既に知られている均等の及び他の特徴を含んでいてもよく、また、ここに記載された特徴に加えて、又は、特徴に代えて、用いられてもよい。クレームはこの出願における特徴の特定の組み合わせを規定しているが、本発明と同様の技術的課題のいくつか又はすべてを緩和するかどうかに拘わらず、新規な特徴、又は、ここに明白に若しくは暗に開示された特徴又はそれらの上位概念の新規な組み合わせも、開示の範囲に含んでいると理解されるべきである。出願人は、本願の手続きにおいて、又は、本願から派生するさらなる出願において、そのような特徴及び／又はそのような特徴の組み合わせを、新しいクレームで規定するかもしれないことを通告する。
【００３９】
電流再生成回路６０は、それが回路であるとして記述されているが、知識のある人は、そのような回路は、デジタル及びアナログロジックの組み合わせにより実現してもよいことに気づくであろう。
【００４０】
さらに、記述された構成は、バックコンバータの構成であるが、本発明は、知識のある人が容易に思いつくようなスイッチングコンバータの他のタイプに適用可能である。
【図面の簡単な説明】
【００４１】
本発明をより良く理解するために、単なる例示として、添付した図面を参照して本発明の実施形態を説明する。
【図１】図１は、従来のバックコンバータ回路を示す。
【図２】図２は、本発明の第１実施形態に係る回路を示す。
【図３】図３（ａ）乃至図３（ｄ）は、図２の回路内の信号を示す。
【図４】図４は、本発明の第２実施形態を示す。
【図１】
2006508630.tif 000003
【図２】
2006508630.tif 000004
【図３】
2006508630.tif 000005
【図４】
2006508630.tif 000006
【国際調査報告】
2006508630.tif 000007
2006508630.tif 000008
2006508630.tif 000009