(57)【要約】【課題】  先進の集積回路デバイスと高い信頼性で相互接続する目的で使用できるプローブカードアセンブリを提供すること。【解決手段】  MEMS方式で製造されるプローブと薄膜方式で製造されるプローブの両方のタイプのスプリングプローブ構造を、半導体ウエハ上の一つ以上の集積回路をテストする目的に使用できるように、これらのタイプのプローブの機械的な対応性が拡張されている、強化された集積回路プローブカードアセンブリおよびパッケージアセンブリのいくつかの実施例が開示されている。信号パッドのピッチが密であるときの対応性が提供される、および／または、市販のウエハプロービング装置における高いレベルの並列テストが可能となる、プローブカードアセンブリのいくつかの実施例が開示されている。いくつかの好ましい実施例においては、プローブカードアセンブリ構造は、分離可能な標準的な構成要素を含んでおり、これによって、アセンブリの製造コストと製造時間とが減少する。これらの構造およびアセンブリでは、ウエハ形態における高速テストが可能である。これらのプローブには、基板上のMEMSまたは薄膜方式で製造されるスプリング先端およびプローブレイアウト構造と、集積回路の両方に対する機械的な保護手段も組み込まれている。代替のカードアセンブリ構造は、プローブチップ基板に接着式に取り付けられているデカルまたはスクリーンなど、対応性を持つ保持器の構造を有する。【特許請求の範囲】
【請求項１】
集積回路ウエハ用のテスト装置であって、
下面および上面と、前記下面から前記上面まで延在する複数の電気導体とを有するマザーボード基板と、
プローブ面およびコネクタ面と、前記プローブ面上の複数のプローブスプリングと、前記コネクタ面上の複数の電気接触子と、複数のプローブチップ電気接続部と、を有するプローブチップ基板であって、前記プローブスプリングのそれぞれが、少なくとも一つのプローブチップ電気接続部を通じて少なくとも一つの接触子に電気的に接続されている、前記プローブチップ基板と、
前記マザーボード基板と前記プローブチップ基板との間に位置する少なくとも一つの中間コネクタであって、前記中間コネクタが、前記プローブチップ基板上の前記複数の電気接触子のそれぞれと、前記マザーボード基板の前記下面上の前記電気導体のそれぞれとの間の少なくとも一つの導電性接続部を有する、前記中間コネクタと、
を有する、少なくとも一つの集積回路デバイス用のテスト装置であって、
前記プローブチップ基板がコネクタ面から支持され、前記マザーボード基板との関係において配置される、
テスト装置。
【請求項２】
前記複数のプローブスプリングが、前記プローブチップ基板に付着している固定部分と自由部分とを有し、前記自由部分が、最初は前記プローブチップ基板に付着しており、引き離し時に、それぞれのスプリングプローブが有する複数の層の間に画成されている固有の応力勾配の結果として前記プローブチップ基板から離れるように延在する、請求項1に記載のテスト装置。
【請求項３】
前記複数のプローブスプリングが、薄膜工程、またはMEMS（微小電気機械システム）工程などのロット型工程において作製されたプローブ先端を有する、請求項1に記載のテスト装置。
【請求項４】
前記複数のプローブスプリングが、対応性を持つフレキシブル導電性接触子構造を有する、請求項1に記載のテスト装置。
【請求項５】
前記複数のプローブスプリングが、フォトリソグラフィによってパターニングされる、請求項1に記載のテスト装置。
【請求項６】
少なくとも一つの中間コネクタに前記プローブチップ基板の前記コネクタ面上の接触子を固定的に取り付けることによって、プローブチップ基板が、コネクタ面から支持され、前記マザーボード基板との関係において配置される、請求項1に記載のテスト装置。
【請求項７】
前記プローブチップ基板の前記コネクタ面上の接触子を少なくとも一つの中間コネクタに固定的に取り付けるための前記手段が、異方性導電膜を有する、請求項6に記載のテスト装置。
【請求項８】
前記プローブチップ基板の前記コネクタ面上の接触子を少なくとも一つの中間コネクタに固定的に取り付けるための前記手段が、はんだジョイントを有する、請求項6に記載のテスト装置。
【請求項９】
前記プローブチップ基板の前記コネクタ面の前記外側周辺部に固定的に取り付けられ、対応性を持つ部材を有するプローブチップ保持器によって、プローブチップ基板がコネクタ面から支持され、前記マザーボード基板との関係において配置される、請求項1に記載のテスト装置。
【請求項１０】
前記対応性を持つ部材が、膜である、請求項9に記載のテスト装置。
【請求項１１】
前記膜が、ポリイミドを有する、請求項10に記載のテスト装置。
【請求項１２】
前記マザーボード基板の前記上面に固定的に取り付けられている、堅い材料から作製された補強プレートをさらに有する、請求項1に記載のテスト装置
【請求項１３】
前記補強プレートが、ステンレス鋼を有する、請求項12に記載のテスト装置。
【請求項１４】
少なくとも一つの構成要素くぼみが、前記マザーボード基板の前記上面に近い前記補強プレートに画成されており、かつ、前記装置が、前記構成要素くぼみの中に前記マザーボード基板から延在している少なくとも一つの構成要素をさらに有する、請求項12に記載のテスト装置。
【請求項１５】
前記中間コネクタが少なくとも一つ、第一面上の第一の複数の対応性を持つ電気接触子と、前記第一面と反対の第二面上の第二の複数の対応性を持つ電気接触子とを有するインターポーザーを有する、請求項1に記載のテスト装置。
【請求項１６】
前記プローブチップ基板の前記コネクタ面に固定的に取り付けられている少なくとも一つの支持棒をさらに有する、請求項1に記載のテスト装置。
【請求項１７】
前記プローブチップ基板上に、組立済み構成要素として組み込まれている少なくとも一つの構成要素をさらに有する、請求項1に記載のテスト装置。
【請求項１８】
前記少なくとも一つの構成要素が、前記プローブチップ基板の前記コネクタ面上、または、プローブ面上のいずれかに実装されている、請求項17に記載のテスト装置。
【請求項１９】
前記少なくとも一つの構成要素が、キャパシタである、請求項14、または、請求項17に記載のテスト装置。
【請求項２０】
前記プローブチップ上のプローブスプリング接触子先端の平面性が前記マザーボード基板に対して調整可能である平面性調整機構をさらに有する、請求項1に記載のテスト装置。
【請求項２１】
前記少なくとも一つの中間コネクタが、プリント基板を有し、かつ、前記複数の導電接続部が、前記プローブチップ基板との電気接続のための手段と、前記マザーボード基板との電気接続のための手段とを有するビアを有する、請求項1に記載のテスト装置。
【請求項２２】
いずれの前記マザーボード基板、または、プローブチップ基板との電気接続のための前記手段も、インターポーザーを有する、請求項1、または、請求項21に記載のテスト装置。
【請求項２３】
前記少なくとも一つの中間コネクタが、Zブロックを有し、前記Zブロックが、下面および上面を有する垂直変換基板と、当該基板の前記下面から前記上面まで延在する複数の導電接続部とを有し、前記導電接続部のそれぞれが、少なくとも一つの導電ビアを有する、請求項1に記載のテスト装置。
【請求項２４】
前記Zブロックと前記いずれのプローブチップ基板、または、マザーボード基板との間のインターポーザーをさらに有する、請求項23に記載のテスト装置。
【請求項２５】
前記プローブチップ基板が前記少なくとも一つの中間コネクタに取り付けられ、これによって、前記プローブチップ基板上の前記複数のプローブスプリングを機械構造的に支持する、請求項1に記載のテスト装置。
【請求項２６】
前記いずれのプローブチップ基板と前記少なくとも一つの中間コネクタが少なくとも部分的にセラミック、ガラスまたは石英、シリコン、有機基板(organic board)、多層セラミックまたはこれらの組み合わせから成るグループから選択された材料によって作製されている、請求項1、または、請求項25に記載のテスト装置。
【請求項２７】
前記いずれのプローブチップ基板と前記少なくとも一つの中間コネクタが貫いて画成されている複数のホールをさらに有し、かつ、前記複数のプローブチップ基板の接続部と中間コネクタの電気接続部のそれぞれが、前記複数のホールの少なくとも一つのホールの中に位置する少なくとも一つの導電ビアである、請求項1、請求項25、または、請求項26に記載のテスト装置。
【請求項２８】
前記プローブチップ基板、または、前記少なくとも一つの中間コネクタを貫く前記複数のホールが、レーザーまたは機械的な穿孔工程を使用して作製される、請求項27に記載のテスト装置。
【請求項２９】
いずれの前記マザーボード基板と、前記少なくとも一つの中間コネクタ、前記プローブチップ基板が、インピーダンス整合されている少なくとも一つの導電経路をさらに有する、請求項1に記載のテスト装置。
【請求項３０】
前記少なくとも一つの中間コネクタが標準化された構成要素であり、かつ、プローブチップ基板が前記少なくとも一つのデバイス、すなわち電気的相互接続位置に対応する前記コネクタ面上の前記複数のプローブスプリングの電気的相互接続位置を含む、受け取った相互接続仕様に基づいて作製された、請求項1に記載のテスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカードアセンブリシステムの分野に関する。より詳細には、本発明は、フォトリソグラフィによってパターニングされるスプリング接触子における改良と、集積回路のテストまたはバーンインにおける使用を目的とする、フォトリソグラフィによってパターニングされるスプリング接触子を有する強化されたプローブカードアセンブリとに関する。
【背景技術】
【０００２】
従来の集積回路（IC）ウエハ用のプローブカードにおいては、プローブカードと集積回路ウエハとの間の電気的接触は、一般にはタングステンの針プローブによって形成される。しかしながら、先進の半導体技術では、タングステン針プローブでは不可能である、より多くのピン数と、より小さいパッドピッチと、より高いクロック周波数とがしばしば要求される。
【０００３】
新たに登場した技術によって、様々なプロービングアプリケーション用のスプリングプローブが提供されているが、ほとんどのプローブには本質的な制約があり、例えば、ピッチの制限、ピン数の制限、可曉性レベルの変動、プローブ先端形状の制限、材料の制限、高い製作コストなどである。
【０００４】
特許文献１には、ランナー(runner)および基板のアセンブリが開示されている。このアセンブリは、「基板に接着されている複数の導電ランナーを有し、少なくともいくつかの導電ランナーの一部が、所定の応力を受けたときに基板から導電ランナーを選択的に引き離すための、基板と共に平面でない領域を有する」。
【０００５】
特許文献２には、ランナーおよび基板のアセンブリとが開示されている。このアセンブリは、「基板に接着されている複数の導電ランナーを有し、少なくともいくつかの導電ランナーの一部において、所定の応力を受けたときに基板から導電ランナーが選択的に引き離されるように、接着性が低い」。
【０００６】
特許文献３には、ベアダイ段階において集積回路（IC）をテストするテスト装置が開示されている。この装置は、「多層相互接続構造の相互接続トレース終端部上に導電材料のマイクロバンプが配置されているテストステーションを含んでおり、これらの終端部が、テストするダイ上の接触パッドのパターンに対応するパターンに分布している。ウエハから分離する前のダイのテストをマイクロバンプを使用して容易にするため、別に設けられている、相互接続構造への接続部および相互接続からの接続部が低い輪郭高さを有する」。
【０００７】
特許文献４には、複数の電子デバイスの間に一つの回路を電気的に接続するためのコネクタが開示されており、「このコネクタは、カンチレバー型スプリングアームがそこから斜めに延在するプラットフォーム(platform)を含んでいる。スプリングアームには、高くなっている接触面が含まれており、一つの実施例においては、アームの幾何学形状によって、曲がるときに化合物の拭き取り機能が得られる。
【０００８】
特許文献５には、「それぞれリードピンのセットが設けられている側縁部分を有する集積回路（IC）チップをテストするためのテストデバイスが開示されている。このテストデバイスは、ソケット基部と、それぞれが接触子支持部材とソケット接触子部材とを含んでいる接触子ユニットと、それぞれが弾性絶縁シートと導電部材とを含んでいる異方性導電シートアセンブリとを有する。異方性導電シートアセンブリは、接触子ユニットのソケット接触子部材の一つに接触している各導電部材を保持するように構成されている。このテストデバイスは、異方性導電シートアセンブリの導電部材とソケット接触子部材との間に電気的な通信を確立するため、ソケット接触子部材を異方性シートアセンブリに接触させる目的で、ソケット基部上に脱着式に取り付けられている接触子保持器をさらに有する。接触子ユニットのそれぞれは、ソケット接触子部材の一部が疲労したときに新しい接触子ユニットに交換することができ、これによって、テストデバイスの保守を容易にすることが可能である。さらには、異方性導電シートアセンブリの導電部材とソケット接触子部材の一部とによって形成される最短経路で、ICチップのリードピンをテスト回路基板に電気的に接続することができる。」と開示されている。
【０００９】
特許文献６には、「回路基板の一つの主面において露出している導電材料のパッドを有し、かつ、回路基板の接触パッドに対して所定の位置にある位置決め形状を有する回路基板に、接触パッドを有する基板構造が実装される。基板構造には、基板構造の接触パッドに電気的に接続されており、かつ、カンチレバー状に基板構造から突き出しているリード部、が設けられている。位置決め要素は、プレート部分を有し、さらに、このプレート部分付近に分散している位置決め形状も有する。位置決め形状は、回路基板の位置決め形状と係合可能であり、そのように係合しているときに、回路基板の主平面に平行な動きに抗して位置決め要素を維持する。基板構造は、リード部が回路基板の位置決め形状に対して所定の位置にあり、かつ、位置決め要素がこの位置のときに、基板構造のリード部が回路基板の接触パッド上に位置するように、位置決め要素のプレート部分に取り付けられている。クランプ部材は、リード部を回路基板の接触パッドと圧力により導電的に接触している状態に維持する。」ことが、開示されている。
【００１０】
特許文献７には、「プリント基板上に制御可能な接着型導体パターンを印刷するための有用な合成物は、細かく粉砕されている銅パウダーと、スクリーニング剤と、結合剤とを含んでいる。結合剤は、熱応力に応答して層が基板から持ち上がることができるように、基板への焼結後に形成される銅層の制御可能な接着性が得られるように設計されている。さらに、結合剤は、銅層が破断することなくリフトオフに耐えることができるように、銅層に良好な機械的強度を与える目的で、銅粒子間の良好な結束性を促進する役割を果たす。」ことが、開示されている。
【００１１】
特許文献８には、「薄膜多層技術を使用して、抵抗の小さい金属−金属型接触子と、明確に異なるオン／オフ特性とを有する超小型電気機械スイッチが構築される。電熱的に作用するこのスイッチは、薄膜回路を製造するのに採用される工程と両立する工程を使用して、従来のハイブリッド回路基板上に作製される。好ましい形態においては、このようなスイッチは、金属（例：ニッケル）加熱要素が接着されている堅い絶縁性材料（例：窒化珪素）の弾性的に曲がることのできる帯状片を有するカンチレバー型アクチュエータ部材を含んでいる。カンチレバー型部材の自由端は、金属接触子を担持しており、この接触子は、加熱要素に印加される電流を介して部材を制御式に曲げることによって動き、下層の固定接触子に密着する（または離れる）。」ことが、開示されている。
【００１２】
特許文献９には、「多層パッケージにおいて、複数のセラミック薄層それぞれが導電パターンを有しており、かつ、パッケージの内部空隙が存在しており、この空隙に、一つのチップ、または、チップアレイを形成するように相互接続されている複数のチップが接着されている。チップまたはチップアレイは、様々な薄層レベルにおいて短いワイヤボンドによって接続されて、各レベルに導電パターンが金属被覆され、各薄層レベルが特定の導電パターンを有する。それぞれの薄層上の導電パターンは、金属被覆された基板上に実装されているセラミックパッケージの下面における複数のパッドに最終的に接続されるように、金属被覆材料で満たされているトンネル状貫通穴によって、または、縁部に形成されている金属被覆のいずれかによって相互接続されている。構成要素の高い密度が達成されるが、接続リード部が「互い違いに配置されている」、またはまったく異なるパッケージレベルの交互のポイントにおいて接続されているため、ワイヤボンドランド(wire bond land)の10 milの間隔と10 milのサイズとを維持することが可能である。この結果として、構成要素の密度がさらに増すが、各ワイヤボンドが互いに干渉することがなく、この干渉要因は、多層セラミックパッケージにおいて高密度の構成要素の回路網を達成するうえでの従来の制限要因である。」ことが、開示されている。
【００１３】
特許文献１０には、集積回路をテストするためのプローブアセンブリが開示されている。このアセンブリは、「中央の開口を有する絶縁材料のプローブカードと、プローブカードに取り付けられているより小さい開口を有する長方形の枠と、導電性接地面シートを有するフレキシブル積層部材をそれぞれが有する四つの個別のプローブ羽根部と、接地面に接着されている接着性誘電体膜と、誘電体膜上のスプリング合金銅のプローブ羽根部トレースと、を有する。各プローブ羽根部は、中央の開口内に延在しており、かつ、プローブ羽根部トレースのそれぞれの終端部によって形成されている、整列している個々のプローブフィンガー(probe finger)のグループにおいて終了している、カンチレバー型リーフスプリング部分を有する。プローブフィンガーは、実質的に直線に沿って配置されており、かつ、テストするICの縁部に沿う各接触パッドの間隔に対応する間隔で配置されている先端部、を有する。四つのスプリングクランプそれぞれは、リーフスプリング部分の一つに対して調整可能な拘束力が与えられるように、各プローブ羽根部のリーフスプリング部分に接触するカンチレバー型部分を有する。スプリングクランプのそれぞれによって各プローブ羽根部に対してかかる拘束圧力を個別に調整するための、四つの個別のスプリングクランプ調整手段がある。個別のスプリングクランプ調整手段は、各プローブ羽根部上のプローブフィンガー先端部の位置合わせを達成する目的で、スプリングクランプを動かして任意の望ましい方向に向けることができるように、それぞれが三本のねじとスプリングワッシャとによって枠部材に取り付けられているスプリング式の台を有する。」
【００１４】
特許文献１１と、特許文献１２には、テストするベアICまたはベアウエハとの接続を確立するためのテストプローブ構造が開示されている。この構造は、「必要な接続を確立する目的で下側に一列のマイクロバンプを有するMCM−D型基板を先端に担持している多層プリント回路プローブアーム、を有する。プローブアームは、デバイスまたはウエハの表面に浅い角度で支持されており、MCM−D型基板は、テスト対象のデバイスとのインタフェースとして機能するための必要な受動構成要素を有するように形成されている。テスト対象のデバイスの各辺に一本ずつ、四本のこのようなプローブアームを設けることができる。
【００１５】
特許文献１３、特許文献１４、特許文献１５、特許文献１６、特許文献１７、および特許文献１８には、「半導体ウエハからダイが切り離される（分離される）前に、弾性接触子構造が半導体ダイ上のボンドパッドに直接実装される。これによって、表面上に複数の端子が配置されている回路基板などを有する半導体ダイと接続することによって、半導体ダイの動作試験を行う（例：テストする、および／またはバーンインする）ことが可能となる。その後、半導体ダイを半導体ウエハから切り離し、その後、同じ弾性接触子構造を使用して、半導体ダイと別の電子コンポーネント（例えば、配線基板、半導体パッケージなど）との間の相互接続を有効にすることができる。本発明の、すべて金属から成る相互接続複合要素を弾性接触子構造として使用することにより、バーンインを少なくとも150℃の温度において実行することができ、かつ、60分以内に完了することができる。」と開示されている。B. Eldridgeらによって開示されているこの接触子端構造では、弾性接触子構造が提供されるが、この構造は、半導体ダイ上のボンドパッド上にそれぞれ個々に実装されるため、複雑かつコストのかかる製造が要求される。さらに、この接触子端構造はワイヤから作製されており、このことによって、接触子の先端の幾何学形状がしばしば制約される。さらに、このような接触子端構造は、ピッチの小さなアプリケーション（例：一般には、周辺部型プローブカード(peripheral probe card)の場合の50 μmのオーダーの間隔、または、エリアアレイの場合の75 μmのオーダーの間隔）のニーズを満たすことができていない。
【００１６】
特許文献１９には、「表面実装式の、下側はんだソケット(solder-down socket)によって、半導体パッケージなどの電子コンポーネントを、取り外し可能な状態で回路基板に実装することが可能となる。弾性接触子構造が、支持基板の上面から延在しており、はんだボール（または他の好適な）接触子構造が、支持基板の下面上に配置されている。支持基板の上部に配置される弾性接触子構造として、相互接続複合要素が使用される。好適な方法においては、支持基板の上部の弾性接触子構造のうちの選択された一つが、支持基板を介して、支持基板の下面上の接触子構造のうちの対応する一つに接続されている。LGA型の半導体パッケージを受け入れるように意図されている実施例においては、弾性接触子構造と、半導体パッケージの外部接続ポイントとの間に、支持基板の上面にほぼ垂直な接触力による圧力接点が形成される。BGA型の半導体パッケージを受け入れるように意図されている実施例においては、弾性接触子構造と、半導体パッケージの外部接続点との間に、支持基板の上面にほぼ平行な接触力による圧力接点が形成される。」ことが、開示されている。
【００１７】
上記以外の新しい技術においては、薄膜工程、またはMEMS（微小電気機械システム）工程などのロット型工程において作製される、スプリングによるプローブチップが開示されている。
【００１８】
特許文献２０、特許文献２１、および特許文献２２には、フォトリソグラフィによってパターニングされるスプリング接触子が開示されており、この接触子は、「基板上に形成されており、二つのデバイス上の接触パッドを電気的に接続する。また、このスプリング接触子は、熱的および機械的な変動、その他の環境的要因の補正も行う。スプリング接触子における固有な応力勾配に起因して、スプリングの自由部分が基板から上に曲がって離れる。固定部分は、基板に固定されたままであり、基板上の第一接触パッドに電気的に接続されている。スプリング接触子は、弾性材料から成り、自由部分が第二接触パッドに対応的に(compliantly)接触し、これによって、二つの接触パッドが接触する。」 Smithらによって開示されている、フォトリソグラフィによってパターニングされるスプリングは、ICプロービングの多くのニーズを満たすことができるが、スプリングが小さく、現在の多くのICプローバシステムを高い信頼性で動作させるうえで必要な平面性の対応性に対処するための垂直対応性がほとんど提供されない。多くのプロービングシステムでは、垂直対応性は、一般には0.004”〜0.010”のオーダーであり、多くの場合、タングステン針プローブを使用する必要がある。
【００１９】
さらには、最大で数千本のピンを含むプローブをテスターと相互接続し、その一方で平面性の要件に効果的に対応する方法は、過去において開示されていない。先進の集積回路デバイスが複雑化し、同時に小型化が進むに伴い、そのようなデバイスと高い信頼性で相互接続する目的で使用できるプローブカードアセンブリを提供することは、有利であろう。
【００２０】
プローブ先端のアレイとテスト対象ウエハ上の表面パッドとの間の平面性の差異に対応する目的で、中心の周りに少しだけ自由に回転できるプローブ基板を提供することは有利であろう。しかしながら、そのようなシステムでは、依然として、基板をX、Y、およびθ方向には位置的に安定に保持しながら、接点を密着させるための正確に制御される力を与えなければならない。さらに、基板の裏側から多数の（例：数千の）ワイヤまたは信号が出ており、支持部が基板の周辺部に位置しているアプリケーションの場合、これらの支持部材がファンアウトの出口経路を妨げてはならない。さらに、信号ワイヤが、基板の回転を妨げてはならず、かつ、テスト対象デバイス（DUT）にスプリングを密着させる目的で制御的に印加される力を妨げてもならない。
【００２１】
多数のピン数と、小さなピッチと、費用効率の高い製造と、カスタマイズ可能なスプリング先端とが可能である、改良された可曉性プローブスプリングの方法および装置を提供することは有利であろう。また、そのような可曉性プローブスプリングを使用するプローブカードアセンブリであって、テスト対象および／またはバーンイン対象の半導体デバイスとの平面性の対応性を提供し、その一方で、軸方向およびθ方向に正確に位置決めすることのできる、プローブカードアセンブリを提供することも有利であろう。
【００２２】
同様に、集積回路パッケージは、集積回路チップ44がテストシステムの残りの部分のインタフェースとして機能できるように、集積回路チップICとマザーボードとの間のパワー信号および伝送信号の接続を提供する。
【００２３】
マイクロプロセッサデバイスは、今日のICパッケージの制約が最も重大に影響するICデバイスである。今後のマイクロプロセッサは、10,000以上のI／Oを必要とし、20 GHz以上で動作するであろう。
【００２４】
従来のICパッケージにおいては、信号、パワー、および接地の接続は、一般にはワイヤボンドまたははんだボールのいずれかによって達成される。ワイヤボンドまたははんだボールによる接続を使用する従来のパッケージでは、信号と電力の両方について寄生が生じ、これらは性能に影響する。現在のマイクロプロセッサはクロック周波数が2 GHz以上であるが、近い将来には20 GHz以上の周波数に進歩するであろう。現在のワイヤボンド技術とはんだボール技術では、20 GHz範囲における信号を維持することができない。
【００２５】
ワイヤボンドまたははんだボールによる接続を使用するパッケージでは、信号、電力、および接地の寄生が生じ、これらは性能に影響する。従って、新しいソリューションが必要である。Intel社のBBUL（バンプレスビルドアップレイヤ）パッケージング技術などの先進のパッケージでは、マイクロプロセッサ上にパッケージを構築し、これにより、このような寄生を減少させることができる。また、BBULパッケージングは、同じパッケージ内に複数のチップを密に結合する目的にも使用することができ、これは「チップファースト(chips-first)」またはマルチチップモジュール（MCM）と称される。BBUL構造に関する詳細は、ASME国際機械工学会議&エクスポ（IMECE）（ニューヨーク、2001年11月12日）においてIntel社のComponents Research研究所によって発表された非特許文献１と、Advanced Metallization Conference（カナダのモントリオール、2001年10月9日）においてIntel社によって発表された非特許文献２に記載されている。
【００２６】
ICの上部の高密度のビルドアップ層は、従来のパッケージング手法よりも性能がずっと良好である。チップとの相互接続が、はんだバンプより短く、ワイヤボンドよりずっと短く、この結果、インダクタンスが大幅に低い。キャパシタをICのより近くに位置させることができ、これにより、良好なパワー供給が可能になる。信号距離が短いため、ICをより低い電圧で動作させることが可能であり、電気的クロストークが低減し、電力消費量も減少する。高密度相互接続（HDI）によって、シリコンからの相互接続の数をはんだバンプまたはワイヤボンドの場合よりも多くすることができる。多くの場合、HDIの相互接続を通じて送られる信号の遅延およびクロストークは、ICの相互接続を通じて送られる信号の遅延よりも小さい。信号をICの相互接続の代わりにHDIの相互接続を通じて送ることによって、HDIにおいては伝播遅延とクロストークがICの場合よりも良好であるため、より高い性能を達成することができる。BBULパッケージは従来より薄く、同じパッケージ内に複数のICを埋め込むことが可能である。
【００２７】
このBBUL手法およびMCM手法は、製造が複雑であることと、モジュール内の各チップが良好であることを保証する必要があることとに起因して、非常に高価となる傾向にある。チップ間のHDIの製造において不良なチップまたは欠陥が生じると、すべてのチップとそのパッケージが不合格となる。不良なチップとは、性能要件を満たしていないチップである。従って、BBUL／MCM手法によるパッケージは、ICを個々にパッケージングする場合よりも、一般には大幅に高価である。過去においては、この「チップファースト(chips-first)」手法は、コストが上昇してもサイズと重量の小型化が求められる宇宙用途の衛星に使用されるMCMを構築する目的でしか使用されない。
【００２８】
集積回路を取り付ける前にテストできるパッケージを提供することは、有利であろう。このようなパッケージは、一つの大きな技術的進歩であろう。さらには、複数の電気配線層を有するスルーホールが設けられており、かつ、高度な高密度インタフェース（HDI）機能（例えば、フリップチップパッケージまたはワイヤボンドパッケージにおいて達成可能であるよりも高密度のI／O接続、あるいは、より薄いパッケージの中でのICとの高い相互接続性能）が提供される、パッケージ、を提供することは有利であろう。このようなパッケージは、さらなる技術的進歩であろう。
【特許文献１】米国特許第5,166,774号「選択的に引き離される導電ランナーと非平面的領域を有する基板のアセンブリ（Selectively Releasing Conductive Runner and Substrate Assembly Having Non-Planar Areas）」（K. Banerji、A. Suppelsa、W. Mullen III）（1992年11月24日）
【特許文献２】米国特許第5,280,139号「選択的に引き離される導電ランナーと基板アセンブリ（Selectively Releasing Conductive Runner and Substrate Assembly）」（A. Suppelsa、W. Mullen III、G. Urbish）（1994年1月18日）
【特許文献３】米国特許第5,786,701号「ベアダイのテスト（Bare Die Testing）」（D. Pedder）（1998年7月28日）
【特許文献４】米国特許第5,152,695号「表面実装型電気コネクタ（Surface Mount Electrical Connector）」（D. Grabbe、I. Korsunsky、R. Ringler）（1992年10月6日）
【特許文献５】米国特許第5,847,572号「多接触子集積回路チップパッケージをテストするための部分的に交換可能なデバイス（Partly Replaceable Device for Testing a Multi-Contact Integrated Circuit Chip Package）」（H. Iwasaki、H. Matsunaga、T. Ohkubo）（1998年12月8日」）
【特許文献６】米国特許第4,758,927号「回路基板に基板構造を実装する方法（Method of Mounting a Substrate Structure to a Circuit Board）」（W. Berg）（1988年7月19日」）
【特許文献７】米国特許第5,121,298号「制御式の接着型導体（Controlled Adhesion Conductor）」（D. Sarma、P. Palanisamy、J. Hearn、D. Schwarz）（1992年6月9日」）
【特許文献８】米国特許第4,423,401号「薄膜熱電デバイス（Thin-Film Electrothermal Device）」（R. Mueller）（1983年12月27日」）
【特許文献９】米国特許第4,320,438号「多層セラミックパッケージ（Multi-Layer Ceramic Package）」（S. Ibrahim、J. Elsner）（1982年3月16日」）
【特許文献１０】米国特許第5,416,429号「集積回路をテストするためのプローブアセンブリ（Probe Assembly for Testing Integrated Circuits）」（F. McQuade、J. Lander）（1995年5月16日」）
【特許文献１１】ヨーロッパ特許出願No. EP 0 731 369 A2「ベア集積回路デバイスをテストするための構造（Structure for Testing Bare Integrated Circuit Devices）」（D. Pedder）（出願日：1996年2月14日」）
【特許文献１２】米国特許第5,764,070号（1998年6月9日）
【特許文献１３】米国特許第5,829,128号「弾性接触子構造を半導体デバイスに実装する方法（Method of Mounting Resilient Contact Structure to Semiconductor Devices）」（B. Eldridge、G. Grube、I. Khandros、G. Mathieu）（1998年11月3日」）
【特許文献１４】米国特許第5,832,601号「電子コンポーネント間の一時的な接続を確立する方法（Method of Making Temporary Connections Between Electronic Components）（1998年11月10日」）
【特許文献１５】米国特許第5,864,946号「接触子端構造を作製する方法（Method of Making Contact Tip Structures）（1999年2月2日」）
【特許文献１６】米国特許第5,884,398号「半導体デバイス上へのスプリング要素の実装（Mounting Spring Elements on Semiconductor Devices）」（1999年3月23日」）
【特許文献１７】米国特許第5,878,486号「半導体デバイスのバーンインの方法（Method of Burning-In Semiconductor Devices）」（1999年3月9日」）
【特許文献１８】米国特許第5,897,326号「半導体デバイスの動作試験の方法（Method of Exercising Semiconductor Devices）」（1999年4月27日」）
【特許文献１９】米国特許第5,772,451号「電子コンポーネント用のソケットおよび電子コンポーネントと接続する方法（Sockets for Electronic Components and Methods of Connecting to Electronic Components）」（T. Dozier II、B. Eldridge、G. Grube、I. Khandros、G. Mathieu）（1998年6月30日」）
【特許文献２０】米国特許第5,613,861号「フォトリソグラフィによってパターニングされるスプリング接触子（Photolithographically Patterned Spring Contact）」（D. Smith、S. Alimonda）（1997年3月25日」）
【特許文献２１】米国特許第5,848,685号（1998年12月15日」）
【特許文献２２】国際特許出願PCT／US 96／08018（出願日：1996年5月30日）
【非特許文献１】「バンプレスビルドアップレイヤ・パッケージング（Bumpless Build-Up Layer Packaging）」（S. Towle、H. Braunisch、C. Hu、R. Emory、G. Vandentop）
【非特許文献２】「低誘電率材料に対する熱機械的応力を低減させる新規のマイクロエレクトロニクスパッケージング方法（Novel Microelectronic Packaging Method for reduced Thermomechanical Stresses on Low Dielectric Constant Materials）」（R. Emory、S. Towle、H. Braunsich、C. Hu、G. Raiser、G. Vendentop）（Advanced Metallization Conference、モントリオール、2001年10月9日）
【発明の開示】
【課題を解決するための手段】
【００２９】
MEMS方式で製造されるプローブと薄膜方式で製造されるプローブの両方のタイプのスプリングプローブ構造を、半導体ウエハ上の一つ以上の集積回路をテストする目的に使用できるように、これらのタイプのプローブの機械的な対応性が拡張されている、強化された集積回路プローブカードアセンブリのいくつかの実施例が開示されている。プローブカードアセンブリのいくつかの実施例として、信号パッドのピッチが密であるときの対応性が提供される、および／または、市販のウエハプロービング装置における高いレベルの並列テストが可能となる、実施例が開示されている。いくつかの好ましい実施例においては、プローブカードアセンブリ構造は、分離可能な標準的な構成要素を含んでおり、これによって、アセンブリの製造コストと製造時間とが低減される。これらの構造およびアセンブリでは、ウエハ形態における高速テストが可能である。これらのプローブには、基板上のMEMSまたは薄膜方式で製造されるスプリング先端およびプローブレイアウト構造と、集積回路の両方に対する機械的な保護手段も組み込まれている。代替のカードアセンブリ構造は、プローブチップ基板に接着式に取り付けられるデカル(decal)またはスクリーンなど、対応性を持つ保持器の構造を有する。
【発明を実施するための最良の形態】
【００３０】
図1は、基板16から離す前の、フォトリソグラフィによってパターニングされたスプリング14a〜14nの直線状アレイ12の平面図10である。導電スプリング14a〜14nは、一般には、半導体業界において周知であるように、低エネルギおよび高エネルギのプラズマ蒸着工程の後、フォトリソグラフィによってパターニングするなどにより、連続する蒸着金属層によって基板層16の上に形成される。連続する層は、それぞれ固有の応力レベルが異なる。次いで、基板16の引き離し(release)領域18にアンダーカットエッチング(undercut etching)処理を施し、これによって、蒸着金属層間の固有の応力の結果として、スプリング接触子14a〜14nのうち、引き離し領域18上の引き離し層（図3）に位置している部分が、基板16から離れるように、基板16から離れるように突出する（すなわち曲がる）。蒸着金属トレースの固定領域15（図3と図4）は、基板16に付着したままであり、一般には、スプリング接触子14a〜14nからの配線（すなわちファンアウト処理）に使用される。図2は、基板16から離れた後の、フォトリソグラフィによってパターニングされたスプリング14a〜14nの直線状アレイ12の透視図22である。スプリング接触子14a〜14nは、微細なピッチ20の高密度アレイに形成することができ、このピッチは現在では0.001 inchのオーダーである。
【００３１】
図3は、フォトリソグラフィによってパターニングされた短い長さ28aの第一スプリング14の側面図26aであり、この場合、パターニングされたスプリング14が基板16の引き離し領域18aから離れて平面的な固定領域から離れた後に、第一有効スプリング角度30aと、スプリング半径31aと、スプリング高さ32aとが画成されるように形成されている。図4は、フォトリソグラフィによってパターニングされた、長いスプリング長さ28bの第二スプリング14の側面図26bであり、この場合、パターニングされたスプリング14が基板16の引き離し領域18bから離れた後に、第二の大きな有効スプリング角度30bと、スプリング半径31bと、スプリング高さ32bとが画成されるように形成されている。形成されるスプリング先端14の有効形状は、目的のアプリケーションに基づいて大幅にカスタマイズ可能である。さらに、このスプリング先端は、一般にはフレキシブルであり、このため多くのアプリケーションに使用することができる。
【００３２】
パターニングされたプローブスプリング14は、スプリング間のピッチ20を非常に小さくすることができ、これによって、複数のプローブスプリング14を、集積回路デバイス44（図13）のパワーパッドまたは接地パッドに接触させる目的に使用することができ、これにより電流容量が向上する。さらに、プローブスプリング14のアレイ12を有するプローブカードアセンブリの場合、テスト対象集積回路デバイス44（DUT）のI／Oパッドをプロービングする目的に、複数のプローブスプリング14を使用することができ、従って、テスト対象ウエハ92にスプリング接触子14を密着させた後、すべての接触子14の導通性を確認することができ、これによって、テスト手順を開始する前に、プローブカードアセンブリとデバイス44との間の完全な電気的接触が確保される。
【００３３】
小型スプリング用の改良された構造。図5は、交互配置型スプリング先端パターンを有する、フォトリソグラフィによる対向するスプリング34a,34bの第一透視図であり、スプリングが基板から離れる前の図である。図6は、フォトリソグラフィによる対向する交互配置型スプリング34a,34bの透視図であり、スプリングが基板から離れた後の図である。
【００３４】
フォトリソグラフィによる交互配置型スプリング34a,34bのそれぞれは、複数のスプリング接点24を有する。スプリング接触子が集積回路デバイス44のパワーまたは接地のトレース46もしくはパッド47との接続に使用されるときには、この接点に大きな電気抵抗が生じる。従って、複数の接点24を有する交互配置型スプリング接触子34では、スプリング接触子34およびトレース46またはパッド47との間の抵抗が本質的に減少する。上述されているように、複数の交互配置型プローブスプリング34は、集積回路デバイス44またはプローブカードアセンブリ60の高品質の電気的接続用など、多くの用途に使用することができ、例えば、テスト時に集積回路デバイス44をプロービングする目的などである。
【００３５】
図7は、テスト対象集積回路デバイス（DUT）44の一本のトレース46に接触している、フォトリソグラフィによる対向する対の交互配置型スプリング34a,34bの透視図42である。この対の交互配置型スプリング接触子34a,34bでは、それぞれが複数の接点24を有するスプリング34a,34bの両方が、同じトレース46に接触することができる。図5に示されているように、基板16上の二本のスプリング34a,34bの間にジグザグ状の隙間38が形成されて、各スプリング34a,34bに複数の先端24が確立される。交互配置型スプリングプローブ34a,34bが基板16から離れる前は、交互配置型接点24は、重なり合っている交互配置領域36の中に位置している。交互配置型スプリングプローブ34a,34bが基板16から離れたとき、交互配置型スプリング接点24は、スプリング34a,34bの間に定義される接触領域40内で互いに近接したままである。従って、テスト対象デバイス44の場合などでは、交互配置型スプリングプローブ34a,34bの両方が同じトレース46に接触して高い信頼性が提供されるように、対の交互配置型スプリング接触子34a,34bを位置させることができる。さらに、交互配置型スプリング34a,34bのそれぞれが複数のスプリング接点24を含むため、トレース46との接触が増し、その一方で、過熱する、あるいは複数の接点間に電流アークが生じる可能性が最小である。
【００３６】
図8は、フォトリソグラフィによる平行かつ対向する単一ポイント型スプリング14の上面図であり、スプリング14が基板16から離れる前の図である。交互配置型スプリング34a,34bの場合について上述されているように、平行なスプリング14も、複数のスプリングのスプリング先端24がデバイス44の一本のトレース46に接触するように配置することができる。さらに、引き離し領域18において基板16から離れたときにスプリング先端24が互いに近接位置にあるように、対向するスプリングプローブ14を基板16上に互いに重ねることができる。図9は、フォトリソグラフィによる平行かつ対向する単一ポイント型スプリング14の上面図であり、スプリング14が基板16から離れた後の図であり、この場合、フォトリソグラフィによる平行かつ対向する単一ポイント型スプリング14が、集積回路デバイス44上の一つのパッド47に接触している。
【００３７】
図10は、ショルダー54から突き出しているポイント52を有する、フォトリソグラフィによるショルダーポイント型スプリング50の正面図である。図11は、フォトリソグラフィによるショルダーポイント型スプリング50の一部断面の側面図であり、集積回路デバイス上のトレース46に接触した状態の図である。図12は、フォトリソグラフィによる複数ショルダーポイント型スプリング50の透視図である。一般に、単一ポイント型スプリングプローブ14は、多くの場合、トレース46またはパッド47上に存在する酸化物層を一つの尖ったプローブ先端24によって貫通することによって、集積回路デバイス44の導電トレース46と物理的に良好に接触する。しかしながら、トレース46またはパッド47が薄い、または相対的に柔らかい半導体ウエハ92または集積回路デバイスの場合、一つの長いプロープ先端24が、トレース46の厚みを超えてIC基板48またはその他の回路内まで貫通することがある。
【００３８】
従って、フォトリソグラフィによるショルダーポイント型スプリング50は、一つ以上の突き出したポイント52と、ショルダー54とを含んでおり、ポイント52は、貫通することによってトレース46との良好な電気接点を形成し、ショルダー54は、スプリング50がデバイス44またはウエハ92に深く貫通しすぎることを防止する。プローブスプリング50の形状は、フォトリソグラフィによるスクリーニングとエッチング工程とによって大幅に制御できるため、フォトリソグラフィによるショルダーポイント型スプリング50の詳細な幾何学形状が容易に達成される。
【００３９】
改良されたプローブカードアセンブリ。図13は、プローブカードアセンブリ60aの断面図58であり、複数の導電プローブ先端61a〜61nが、基板16の下側のプローブ面62aに配置されている。複数のフレキシブル導電接続部64a〜64nは、基板16の上側のコネクタ面62bに配置されており、それぞれ、対応する電気接続部66a〜66nによって複数の導電スプリングプローブ先端61a〜61nに接続されている。
【００４０】
基板16は、一般には固体の板であり、セラミック、セラミックガラス、ガラス、またはシリコンなど、熱膨張係数（TCE）が小さい材料であることが好ましい。導電スプリングプローブ先端61a〜61nは、プローブカードアセンブリ60aと半導体ウエハ92とが一体に配置されているときに、プローブカードアセンブリ60と半導体ウエハ92との間の電気的接触を確立する。
【００４１】
スプリングプローブ先端61a〜61nは、単一ポイント型スプリング14、交互配置型スプリング34、またはショルダーポイント型スプリング50など、様々な先端形状を有してよく、一般には、薄膜方式またはMEMS製造方式を使用して基板16上に作製され、小さな製造コストと、良好に制御された均一性と、非常に微細なパッドピッチ20と、大きなピン数とが達成される。
【００４２】
プローブ先端61a〜61nは、好ましくは基板16内の金属被覆されたビア66a〜66nを通じて、フレキシブル電気接続部64a〜64nに電気的に接続されている。複数のフレキシブル電気接続部64a〜64nのそれぞれは、プリント基板プローブカード68に電気的に接続されており、このプリント基板プローブカード68は、一般には、金属製のリングまたはフレーム支持構造70によって所定の位置に保持されている。好ましい金属被覆されたビアの電気接続部66a〜66n（例：Micro Substrate社（アリゾナ州テンプ）製の接続部）は、一般には、レーザーまたはその他の穿孔方法を使用して最初に基板16にホールを作成することによって形成する。次いで、めっきまたは押し出し(extrusion)などによって、このホールに導電性材料を満たす、または導電性材料によってメッキする。導電ビア66a〜66nが形成された後、一般には、平らでなめらかな表面が得られるようにビアを研磨する。
【００４３】
図14は、プローブカードアセンブリ60aの一部を拡大した断面図79であり、基板16およびプリント基板プローブカード68における段階的なピッチおよびファンアウトを示している。プローブ先端61a〜61nは、一般には、微細なスプリングピッチ20で基板のプローブ面62aに配置されている。固定トレース部分15は、一般には基板ピッチ81で配置されている金属被覆されたビア66a〜66nにファンアウトされている。導電接続部64a〜64nは、基板16の上側コネクタ面62bに位置し、ビア66a〜66nに接続されており、一般には接続部ピッチ83（これは基板ピッチ81に位置を合わせることができる）で配置されている、または、基板16の上側コネクタ面62bにさらにファンアウトされていることが好ましい。
【００４４】
プリント基板プローブカード68の下側の導電パッド77a〜77nは、一般には、基板16の上側コネクタ面62bに位置する導電接続部64a〜64nと位置が合うようなパッドピッチ85で配置されている。導電パッド77a〜77nは、一般にはプローブカードピッチ87で配置されている導電経路78a〜78nにファンアウトされていることが好ましい。導電接続部72a〜72nは、プリント基板プローブカード68の上面に位置し、導電経路78a〜78nに接続されており、一般には、プローブカード接続部ピッチ89（これはプローブカードピッチ87に位置を合わせることができる）で配置されている、または、プリント基板プローブカード68の上面にさらにファンアウトされていることが好ましい。プローブカード接続部ピッチ89は、導電接続部72a〜72nが、テストヘッド76上に配置されているテストヘッドコネクタ74a〜74n（一般にはテストヘッドピッチ91で配置されている）に位置が合うように選択されることが好ましい。
【００４５】
フレキシブル電気接続部64a〜64nは、一般には、約4〜10 milの対応性が提供されるように、プローブ先端61a〜61nより長いスプリング長さ28を使用して製作される。いくつかの実施例においては、フレキシブル電気接続部64a〜64nは、上述されているように、あるいは、米国特許第5,848,685号または米国特許第5,613,861号に開示されているように、フォトリソグラフィによるスプリングによる対応性が生じるように構築され、これらの特許文書は本文書に参照文献として組み込まれている。
【００４６】
フレキシブル接続部64a〜64nは、永久的に（例：はんだまたは導電性エポキシによって）、または非永久的に（例：フレキシブル接続部スプリング64a〜64nの先端24と対になる対応する金属パッドによって）、プリント基板（PWB）プローブカード68に接続されている。プリント基板（PWB）プローブカード68においては、パッド72a〜72nに信号がファンアウトされており、これらのパッドは、テストヘッド76上に一般にはテストヘッドピッチ91で配置されている標準的なポゴピン接触子74a〜74nに適するパッドピッチ89を有する。
【００４７】
フレキシブル接続部64a〜64nは、例えば、1.00 mmまたは1.27 mmなどのアレイピッチ83を有するエリアアレイ内に配置されていることが好ましく、この構造では、プリント基板プローブカード68のめっき処理済スルーホール（PTH）78の密度（すなわち、プローブカードピッチ87）が適正なものとなり、ブラインド導電ビア78a〜78nが含まれている高度なプリント基板プローブカード68を使用する必要なしに、プリント基板プローブカード68の中の複数の層に信号をファンアウトすることが可能となる。
【００４８】
フレキシブル導電接続部64a〜64nは、プリント基板プローブカード68の下側の導電パッド77a〜77nに接触して、プリント基板プローブカード68と基板16との間の電気的接続を維持する。その一方で、基板16は、z軸84沿いに上下にわずかに動くことができ、さらに、その中心の周りに傾くことができる。フレキシブル接続部64a〜64nは、熱膨張係数がそれぞれ異なる基板16とプリント基板プローブカード68（例：基板16の熱膨張係数が小さく、プリント基板プローブカード68の熱膨張係数が相対的に高い場合など）との間の横方向の対応性も提供する。
【００４９】
これに代えて、基板16は、メンブレンバンプ接触子64a〜64nを通じてプリント基板プローブカード68に接続されるメンブレンプローブカードなどのアセンブリでもよい。プローブカードアセンブリの代替実施例においては、接続部64a〜64nは、分離型コネクタ132（図18）によって形成されているか、または好ましくは、FCI Electronics社（ペンシルベニア州エターズ）のMEG−Array（登録商標）コネクタ162（図24）によって形成されている。これらの場合、コネクタ132,162の対向する上面および下面に配置されているボールグリッドはんだアレイが、図14に見られるような基板16およびプリント基板プローブカード68上の対応する導電パッドにはんだ付けされており、かつ、コネクタ132,162の対向する二分割部分が、複数のスプリングプローブ先端61a〜61nのそれぞれと、プリント基板プローブカード68の下側の複数の導電パッド77a〜77nのそれぞれとの間の複数の対の電気的接続を提供するように、導電パッドそれぞれがエリアアレイパターン内に配置されている。
【００５０】
集積回路デバイス44のサイズがますます小さくなり、その設計がますます複雑になるにつれて、小型スプリングプローブ先端61a〜61nによって形成される微細ピッチ20（図2）が、ますます重要になる。さらに、集積回路44と必要なプローブカードテストアセンブリの両方の小型化に伴って、多数のスプリングプローブ61a〜61nを含んでいる基板16と集積回路44との間の平面性の差異が重大になる。
【００５１】
プローブカードアセンブリ60aは、数千のスプリングプローブ先端61a〜61nを含みうる基板16との電気的な相互接続を提供する一方で、一般的な集積回路テストのプロービング環境においてプローブカードアセンブリ60aが効果的に機能するための十分な機械的支持を提供する。プローブカードアセンブリ60aは、非常に多数のピン数、狭いピッチ、または高い周波数を必要とするアプリケーションに容易に使用される。さらに、プローブカードアセンブリ60aは、集積回路ダイ44の中央領域へのアクセスが要求されるテストプローブアプリケーションの場合に、集積回路デバイスのすべてのトレース46（図7）と入力および出力パッド47（図7、図9）との電気的接触が提供されるように、容易に適合化される。
【００５２】
プローブカードアセンブリ60aは、一般的には、図13に示されているように、一般にソー経路(saw streets) 94によって隔てられている一つ以上の集積回路44を有する半導体ウエハ92との関係において配置される。X軸80とY軸82は、一般に、半導体ウエハ92またはデバイス44上の横方向におけるプローブカードアセンブリ60の位置を定義するのに対し、Z軸は、ウエハ92の表面とプローブカードアセンブリ60との間の垂直距離を定義する。テストヘッド76とプローブカードアセンブリ60aとの関係におけるテスト対象ウエハ92の位置は、X軸80、Y軸82、およびZ軸84と、Z軸84の周りのZ軸回転（すなわちθ）位置90に関して正確に位置決めする必要がある。
【００５３】
しかしながら、半導体ウエハ92とプローブカードアセンブリが、X軸回転86および／またはY軸回転88におけるわずかな変動などによって、互いに平面性がわずかにずれている場合にも、プローブカードアセンブリが平面的な半導体ウエハ92との接触を提供できるようにすることが、ますます重要である。
【００５４】
図13に示されているプローブカードアセンブリ60aにおいては、プローブ先端61a〜61nはフレキシブルであり、これによって、基板16と半導体ウエハ92との間の平面性の対応性が内在的に提供される。さらに、フレキシブル接続部64a〜64nは、同じくフレキシブル導電スプリング14, 34, 50であることが好ましく、基板16と半導体ウエハ92との間の平面性のさらなる対応性を提供する。従って、プローブカードアセンブリ60aは、基板16と集積回路デバイス44との間の平面性の対応性（すなわちX軸回転86および／またはY軸回転88などによる対応性）を提供する。さらに、プローブカードアセンブリ60aは、基板16（一般にはセラミック、セラミックガラス、ガラス、またはシリコンから成る）と、プリント基板プローブカード68（一般にはガラスエポキシ材料から成る）との間の熱膨張係数（TCE）の差異にも対応する。
【００５５】
一般には小さなピッチ20を有するプローブ先端61a〜61nからの信号トレースは、基板16の面62a,62bの片面または両面上の配線トレースを使用して、一般には大きなピッチを有するフレキシブル接続部64a〜64nにファンアウトされていることが好ましい。
【００５６】
フレキシブル接続部64a〜64nは、標準化されたレイアウトパターンに配置されていることが好ましく、標準化されたレイアウトパターンは、プリント基板プローブカード68上の電力および接地の標準化されたパッドパターン（すなわちアサインメント）に合致させることができる。従って、同じプリント基板プローブカード68を、複数の異なる集積回路デバイス44と対になるように配置されている基板16に対して使用することが可能になる。プリント基板プローブカード68は、様々な異なるデバイス44をテストするための専用の基板16用に適合させることができるため、プリント基板プローブカード68の運用コストが低減する。
【００５７】
高周波パワーデカップリング(power decoupling)において役立てる目的で、AVX社（サウスカロライナ州マートルビーチ）のLICA（登録商標）シリーズのキャパシタなど、キャパシタ172（図24）が、基板16の上面62b上に実装されていることが好ましい。これに代えて、基板16の中で、配線トレース層の未使用領域上に形成される平面と基準面との間に、平行板キャパシタを形成することができる。基板16がシリコンから成る実施例の場合、シリコン基板16の中に内蔵キャパシタ(integral capacitor) 67（例：内蔵バイパスキャパシタなど）を形成することが好ましい。このようなキャパシタは、集積回路の場合のように、金属−誘電体−金属の構造か、金属−誘電体−高濃度ドーピングされた半導体、またはp−n接合を含んでいる。非半導体基板の場合、金属−誘電体−金属構造のキャパシタを、集積回路製造手法を使用して基板上または基板内に作製することができる。
【００５８】
一般には、ウエハチャックと基板16とを位置合わせする目的で、見上げ／見下ろし型カメラ(look up and look down camera)が使用され、このカメラによって、半導体ウエハ92上に位置するテスト対象デバイス44の接触パッド47またはトレース46に、プローブ先端20が位置合わせされる。この位置合わせは、一般には、スプリング先端24か、または基板16に印刷されている位置合わせマーク125を見ることによって達成される。
【００５９】
このようなカメラを持たないプローブカードアセンブリの場合、基板16は半透明または透明な材料（例：ガラスセラミックまたはガラス）から成ることが好ましく、これによって、テストオペレータは、上から見て位置合わせする方法（view-through-the-top alignment methods）を実行することができる。ウィンドウ165（図24）は、プリント基板プローブカード68に画成されていることが好ましいが、位置合わせマーク125（図17）および185（図26）は、基板および／またはテスト対象ウエハ92上に位置していることが好ましい。この場合、テストオペレータは、カメラまたは顕微鏡を使用してウィンドウを通じて位置合わせマーク125を見て、基板16とウエハ92を位置合わせする。
【００６０】
プローブの接触が維持されている間、半導体ウエハ92の表面へのアクセスが要求されるアプリケーションの場合（例：集積回路44の製造時に電圧コントラスト式電子ビームプロービングを行う場合など）、ICの中心の基板領域16にウィンドウ123（図17）が画成されていることが好ましく、これによって、ダイ92における信号を観察するためのアクセスが可能になる。ウィンドウ123は、ダイの縁部に沿ってI／Oパッドが配置されている集積回路デバイス44の場合に最適に機能し、ウエハ92上に位置する集積回路デバイス44の直接的なプロービングが可能になる。現在のところ、半導体ウエハダイ92を最初に切断しなくてはならず、個別の集積回路デバイス44をパッケージにワイヤボンドした後、テストが行われる。
【００６１】
基板16に画成される開口（すなわち、ウィンドウ123）は、DRAMなどのデバイスを現場で電子ビームによって修復する目的にも使用されることが好ましく、この場合、プローブカードアセンブリ60は所定の位置のままでよい。従って、テスト、修復、再テストを、ウエハ92を動かすことなく同じステーションにおいて実行することができる。
【００６２】
プローブカードアセンブリ60aの構造では、プローブ先端61a〜61nの間の電気的距離が非常に短く、かつ、プリント基板プローブカード68内に、インピーダンスが制御された環境が形成され、これによって、プローブカードアセンブリ60aを高周波アプリケーションに使用することが可能になる。基板16の面62a, 62bの一方または両面上のトレースをインピーダンス制御する必要のある実施例の場合、基板16の中のトレースの上、トレースの下、またはトレースの上下に一つ以上の導電基準面を追加することができる。超高周波アプリケーションの場合、遮蔽された同軸伝送ライン環境260を効果的に形成する目的で、ビア266（図37、図38）を使用して一定の間隔で基準面262（図37、図38）の間に接続されている交互接地基準トレース(alternating ground reference traces)を、基板16に含めることができる。いくつかの実施例においては、接地面トレースが信号ラインの片側に配置される。
【００６３】
高い対応性のプローブアセンブリ。上述されているように、プローブカードアセンブリ構造60では、横方向であるXおよびY方向と、Z軸84の周りの回転90に関して、プリント基板プローブカード68に対して基板16が固定的に支持される。
【００６４】
フレキシブルスプリングプローブ61a〜61nと、フレキシブル接続部64a〜64nとによって、プローブカードアセンブリ60と半導体ウエハ92またはデバイス44との間のある程度の平面性の対応性が提供されるが、プローブカードアセンブリ60の別の好ましい実施例では、より大きな平面性の対応性が提供される。
【００６５】
高密度の接続と微細なピッチ20とを提供する目的で、プローブスプリング61a〜61nは極めて小さいことが要求されることが多いため、相当に大きな平面性の対応性が要求されるプローブカードアプリケーションにおいては、プローブスプリング61a〜61nのみによって提供される対応性では十分でないことがある。従って、プローブカードアセンブリ60のいくつかの好ましい実施例においては、テスト対象半導体ウエハ92に対する平面性のより大きな対応性を提供する目的で、プローブカードアセンブリ60においては、基板16がその中心の周りに回転する（すなわち、X軸回転86および／またはY軸回転88において変動する）ことができる。このような用途においては、基板16の下面62a上に位置するプローブスプリング接触子61a〜61nを半導体ウエハ92に密着させるための、Z方向84における下向きの制御された力が、プローブカードアセンブリ60によって依然としてかけられる必要がある。
【００６６】
プローブカードアセンブリ60の多くの実施例の場合、基板16の中央領域119（図17）は、基板16とプリント基板プローブカード68との間の電気接続部64a〜64n用に使用され、従って、基板16はその周辺部127（図17）に沿って支持される必要がある。
【００６７】
基板16がその中心の周りに回転できるようにすることと、プローブ先端61a〜61nを密着させる力を印加することとを目的として、プローブカードアセンブリの中央領域内、基板支持構造の裏側に、玉継手支持構造(ball joint fulcrum structure)を配置することができる。しかしながら、このような構造では、一般にはワイヤリードまたはその他の電気接続部が妨害され、プローブカードアセンブリの中央領域の上に出す必要がしばしば生じる。さらに、このような可動結合では、一般に、基板16のθ回転90が確実には抑制されない。
【００６８】
図15は、ブリッジ／リーフスプリング懸架型プローブカードアセンブリ60bの第一部分断面図96aである。図16は、図15に示されている、ブリッジ／リーフスプリング懸架型プローブカードアセンブリ60bの第二部分断面図96bであり、このアセンブリは、プローブカードアセンブリ60bと同一平面にない。可能性のある半導体ウエハ92上の一つ以上の集積回路デバイス44との平面性の対応性を提供している。図17は、ブリッジ／スプリング懸架型プローブカードアセンブリ60bの一部を拡大した組立図124である。
【００６９】
リーフスプリング98は、ブリッジ構造100を通じて基板16に結合されている。リーフスプリング98とブリッジ構造100とによって、基板16に回転の自由（すなわちわずかなX軸回転86とY軸回転88）が与えられ、Z方向84、X方向80、Y方向82、およびZ軸回転（θ）方向90における動きは制御されている。好ましい実施例においては、プリント基板プローブカード68bに対する基板16の初期面およびZ位置を正確に設定することと、リーフスプリング98の予荷重力(pre-load force)を設定することとを目的とする手段として、予荷重アセンブリ121（図15）が使用される。例えば、図15および図16に示されている実施例においては、予荷重アセンブリ121は、ブリッジシム122と組み合わせて使用される締結具118を有する。代替実施例においては、予荷重アセンブリ121は、キャリブレーションねじアセンブリ122、緩衝パッド120、および／またはその他の支持器116を有することができる。
【００７０】
図15および図16に示されているように、リーフスプリング99の外縁部は、プリント基板プローブカード68に、その外縁部に沿って取り付け枠107によって固定されている。リーフスプリング98の中心は、一つ以上の締結具108と、上側ブリッジスペーサ104と、下側ブリッジスペーサ106とによって、ブリッジ100に結合されている。リーフスプリング98とブリッジ100との間のZ距離を変える（これによってリーフスプリング98によってブリッジ100にかかる下向きの力の予荷重が変化する）などを目的として、ブリッジ予荷重シム110が追加されていることが好ましい。ブリッジ100は、中央からの支持を隅に移し、複数の（一般には三個以上）のブリッジ脚102によって基板16に結合されている。ブリッジ脚102は、プリント基板プローブカード68に画成されている脚開口111を通って突き出しており、接着性または機械的な結合112などによって基板16に固定的に取り付けられている。
【００７１】
リーフスプリング98は、一般にはステンレス鋼またはスプリング鋼の板から作製され、一般には化学的エッチング法を使用してパターニングされる。下向きの力は、スプリングの剛性と、スプリングスペーサ104,106の直径と、リーフスプリング98のサイズの関数である。
【００７２】
図16に示されているリーフスプリング98は十字形状であるが、下向きの力、傾斜の自由、X、Y、およびθ方向の並進運動に対する抑制を提供する目的で、別の幾何学形状を使用してもよい。例えば、十字形状のリーフスプリング98に、任意の数の羽根99を含めることができる。さらに、羽根99は、外縁部から中心に向かって幅が変化する非対称形状でもよい。また、リーフスプリング98の安定性をさらに高める目的で、リーフスプリング98の外縁部をリング内に結合することができる。
【００７３】
ブリッジ／リーフスプリング懸架型プローブカードアセンブリ60bの可動質量を最小にする目的で、ブリッジ100とスペーサ104,106は、アルミニウムまたはチタンなど軽量かつ強度のある金属から成ることが好ましい。
【００７４】
基板16は、一般には、エポキシまたははんだなどの接着剤112を使用して、ブリッジ100の脚102に取り付けられている。基板を交換できることが必要である場合、図18に示されているものなど、取り外し可能な結合器130を使用することができる。
【００７５】
基板16の下側62aには、基板16がテスト対象ウエハ92に接触することを防止する下側支持器114が使用されることが好ましい。この下側支持器114は、テスト対象の半導体ウエハ92への損傷を回避するため、ポリイミドなど相対的に柔らかい材料から作製されていることが好ましい。さらに、半導体ウエハ92内の能動回路44への損傷もさらに回避するため、下側支持器114は、プローブカードアセンブリ60が半導体ウエハ92上のデバイス44と位置が合っているときに、この支持器が半導体ウエハ92上のソー経路94（図13）（ここには能動デバイス44もテスト構造も存在していない）と位置が合うように配置されていることが好ましい。さらに、下側支持器114の高さは、スプリングプローブ61a〜61nの最大圧縮が制限され、従ってスプリングプローブ61a〜61nの損傷が防止されるように選択されることが好ましい。
【００７６】
基板16の上面62bにも、上側のフレキシブル電気接続部64a〜64nの損傷を防止する目的で、上側支持器116が使用されることが好ましい。この上側支持器116は、LEXAN（登録商標）、シリコン、またはプラスチックなど、中程度の堅さの絶縁性材料から作製されていることが好ましい。
【００７７】
図15、図16、および図17に示されている好ましい実施例においては、基板16の初期面を設定することと、フレキシブル接続部64a〜64nが過度に伸びることによって損傷しないように、下向きの停止機構を基板16に提供することとを目的として、調整可能なブリッジねじ118とブリッジシム122とが使用されている。
【００７８】
プリント基板プローブカード68bは、一般には相対的に柔らかい材料（例：ガラスエポキシなど）から作製されているため、接触が何度も繰り返される中で調整ねじ118の先端がプリント基板プローブカード68bの中に沈むことを防止する目的で、プローブカード68b上の調整ねじ118の下に緩衝パッド120が配置されていることが好ましい。また、基板16とプリント基板プローブカード68bとの間の初期距離および平面性を正確に設定できるように、調整ねじ118と一緒に締結具シム122も使用されることが好ましい。
【００７９】
リーフスプリング98によってブリッジ100にかかる下向きの力の初期予荷重を制御する目的で、予荷重シム110が使用されることが好ましい。設定される予荷重によって、基板16の振動が防止され、テスト対象半導体ウエハ92と基板16との間の接触特性が向上する。
【００８０】
図18は、プリント基板プローブカード基板68bに脱着式に接続されている中間ドーターカード134を有し、かつ、スプリングプローブ基板16が脱着式にブリッジ構造100に結合されている、代替のブリッジ／リーフスプリング懸架型プローブカードアセンブリ60cの第一部分断面図126aである。図19は、図18に示されている代替のブリッジ／リーフスプリング懸架型プローブカードアセンブリ60cの第二部分断面図126bである。このアセンブリは、最初の時点ではプローブカードアセンブリ60cと同一平面にない、半導体ウエハ92上の一つ以上の集積回路デバイス44との平面性の対応性を提供している。
【００８１】
図18に示されている代替のブリッジ／リーフスプリング懸架型プローブカードアセンブリ60cにおいては、ドーターカード134との電気的接続を提供するフレキシブル接続部64a〜64nなどの電気接続部が、プローブチップ基板16とドーターカード134との間に設けられている。
【００８２】
図18に見られるように、脱着式の二分割部分133a,133bを有する分離型コネクタ132は、中間ドーターカード134とプリント基板プローブカード基板68bとの間の脱着式の接続を提供し、これによって、基板16とドーターカード134を交換することができる。基板取り付け締結具130（例えば、ねじ、ただしこれに限定されない）は、ブリッジ脚128を貫いて延在することが好ましく、基板16の上面62bに実装されている基板支柱128に、ブリッジ100を取り外し式に結合することができる。
【００８３】
プローブカードアセンブリ60の一つの実施例においては、好ましい分離型コネクタ132は、FCI Electronics社（ペンシルベニア州エターズ）のMEG−Array（登録商標）コネクタである。分離型コネクタ132の片側は、一般にはプリント基板プローブカード68にはんだ付けされているのに対して、対になる側は、一般にはドーターカード134にはんだ付けされ、これによって、ドーターカード134をプリント基板プローブカード68bに取り外し可能な状態に結合することができ、その一方で、信頼性の高い多数の電気的接続が提供される。ドーターカード134には、フレキシブル接続部64a〜64nの一般的なピッチである約1 mmから、分離型コネクタ132の一般的なピッチである約1.27 mmへの、電気接続部のさらなるファンアウトが設けられていることが好ましい。
【００８４】
図20は、ワイヤ／スプリング支柱懸架型プローブカードアセンブリ60dの断面図136である。複数（例：一般には三本以上）の鋼線138によって、基板16のZ方向の動き84が可能になる。スプリング支柱枠140は、一般にはプリント基板プローブカード68cにはんだ付けまたは接着されており、一般には、一本以上のスプリング支柱141を含んでおり、この支柱は、Z方向の下向きの力を提供することと、移動距離を制限することとを目的として使用されることが好ましい。
【００８５】
図21は、分離型コネクタの二分割部分133a,133bを有する分離型の（すなわち、取り外し可能な）コネクタ132と、支持部149とによってプリント基板プローブカード68に脱着式に結合されている中間ドーターカード134を有する、懸架型プローブカードアセンブリ60eの断面図142である。フレキシブル接続部64a〜64nは、スプリング14,34,50から作製されていることが好ましく、プリント基板プローブカード68との電気的接続と、プリント基板プローブカード68とドーターカード134との間の機械的な結合の両方を提供する。プローブカードアセンブリ60eにおいては、フレキシブル接続部64a〜64nは、ドーターカード134上の導電パッド143a〜143nにはんだまたは導電性エポキシ127のいずれかを使用して永久的に接続されている。フレキシブル接続部64a〜64nは、下側のプローブスプリング61a〜61nすべてを完全に圧縮する（例えば、2〜10 milの範囲に圧縮する）のに必要な力よりも、トータルで大きな力を提供するように設計されていることが好ましい。さらに、フレキシブル接続部64a〜64nは、フレキシブル接続部64a〜64nが圧縮されるときに基板16がX方向80、Y方向82、およびZ軸回転（θ）90の方向（図13）に移動しないように、配置されていることが好ましい。
【００８６】
フレキシブル接続部64a〜64nを保護するため、ドーターカード134に対する基板16のZ軸方向の最大移動距離を制限する目的で、上側基板支持器116が使用されることが好ましい。この上側基板支持器116は、わずかな予荷重がフレキシブル接続部64a〜64nに存在するように調整可能であることも好ましく、予荷重は、基板16をドーターカード134から離すように作用することにより、運用時の基板16の振動およびチャタリングを軽減する。基板16の振動、動揺、チャタリングを防止する目的で、基板16とドーターカード134との間の一つ以上の位置に減衰材料145（例：ゲルなど）も配置されていることが好ましい。
【００８７】
分離型コネクタ132（例：FCI社製コネクタ132など）は、対になる基板の共面性の要件が寛大であることが好ましく、これによって、ドーターカード134とプリント基板プローブカード68との間の良好な平面性の対応性が提供される。ドーターカード134とプリント基板プローブカード68との間には、一般に、支持部149も使用され、例えば、締結具166、スペーサ164、ナット168、シム170（図24）、および／または接着接合である（ただしこれらに限定されない）。懸架型プローブカードアセンブリ60eのいくつかの実施例においては、支持部149は調整可能である。このことも、プローブチップの平面性の調整を容易にする。
【００８８】
図22は、プローブスプリング基板16が分離型アレイコネクタ147によってプローブカード基板に取り付けられている、プローブカードアセンブリ60fの断面図146である。このプローブカードアセンブリ60fは、基板16とテスト対象半導体ウエハ92との間の小さな非平面性をスプリングプローブ61a〜61nのみによって吸収できる小さな基板16に適する。
【００８９】
図23は、ポゴワイヤ懸架型プローブカードアセンブリ60gの断面図148であり、このアセンブリにおいては、基板16とプリント基板プローブカード68との間に保持できるように固定されているLGA（large grid array）。インターポーザーコネクタ150によって、ナノスプリング基板16がプリント基板プローブカード基板68に接続されている。一つの実施例においては、LGAインターポーザーコネクタ150は、AMP社（ペンシルベニア州ハリスバーグ）製のAMPIFLEX（登録商標）コネクタである。別の実施例においては、インターポーザーコネクタ150は、W.L. Gore and Associates社（ウィスコンシン州オークレア）製のGOREMATE（登録商標）コネクタである。別の代替実施例においては、プリント基板プローブカード68に存在するポゴピン152を基板16上の電気接続部66a〜66nに接続する目的に、ポゴピンインターポーザー150が使用される。基板16は、複数のポゴ懸架鋼ワイヤ154によって保持されており、このワイヤ154は、わずかに上向きの力がかかるように偏って配置されていることが好ましく、これによって、インターポーザーコネクタ150が保持される一方で、アセンブリ60gの振動とチャタリングが防止される。
【００９０】
小テスト面積プローブアセンブリ。図24は、小面積スプリングプローブ基板16に取り付けられるドーターカード134と、メインのプリント基板プローブカード68との間に一つ以上のエリアアレイコネクタを有する小テスト面積プローブカードアセンブリ60hの断面図である。
【００９１】
上述されているプローブカードアセンブリ60の多くは、プローブスプリング基板16に大きな平面性の対応性を提供するが、いくつかのプローブカードアセンブリは、テスト対象デバイスの表面積が相対的に小さいアプリケーションに使用される。例えば、少数の集積回路44（例：2個のICなど）を含んでいるウエハ92の場合、対になる基板16のサイズも相対的に小さくすることができる（例：2 cm2以下など）。
【００９２】
従って、このような実施例においては、テスト対象ウエハ92に対する基板16の平面性は、表面積が大きい場合よりも重要度が低くなり、プローブスプリング61a〜61nのみによって提供される対応性でテスト環境を十分に補正できることがよくある。プローブスプリング61a〜61nによって提供される対応性は、従来の針スプリングと比較して相対的に小さいが、このようなアプリケーションは、フォトリソグラフィによって形成される、またはMEMSによって形成されるスプリングプローブ61a〜61nを有するプローブカードアセンブリ60に非常に適している。
【００９３】
従って、プローブカードアセンブリ60hは、多層プローブカードアセンブリの設計よりも本質的に複雑度が低く、一般にはコストがより小さい。基板16のコストは基板16の表面積に強く関係するため、基板16のサイズが小さいことにより、プローブカードアセンブリ60hのコストが低減する。
【００９４】
プローブスプリング61a〜61nは、上述されている薄膜またはMEMS工程方式のいずれかを使用して、堅い基板16の下面62a上に作製されている。プローブスプリング61a〜61nからの信号は、表面62a,62bの一方または両面上の金属トレースと、基板16を貫く導電ビア66a〜66nとを使用して、基板16の上面62bに位置している金属パッドのアレイ182,184,186（図26）にファンアウトされている。上側パッドは、一般には0.5 mmなどのアレイピッチにおける一般的なマイクロボールグリッドはんだアレイを使用してドーターカード134に接続されている。ドーターカード134は、ドーターカード134の反対面のピッチ約0.050 inchのパッドに、アレイのピッチをさらに拡大する。ピッチ0.050 inchのパッドアレイをプリント基板プローブカード68に接続する目的には、FCI Electronics社（ペンシルベニア州エターズ）のMEG−Array（登録商標）コネクタなどのエリアアレイコネクタ162が使用されている。低インピーダンスのパワーフィルタリングを提供する目的で、AVX社（サウスカロライナ州マートルビーチ）のLICA（登録商標）キャパシタなどのパワーバイパスキャパシタ172が、基板のマイクロBGAパッド182,184,186の近くに、ドーターカード134に追加されることが好ましい。
【００９５】
小テスト面積プローブカードアセンブリ60hは、プリント基板プローブカード基板68とドーターカード134との間の機械的な結合を提供する手段を含むことが好ましい。図24に示されているプローブカードアセンブリ60hの実施例においては、一つ以上のスペーサ164とスペーシングシム170とによって、ドーターカード134とプリント基板プローブカード基板68とが位置合わせされ、間に制御された隔たり距離が形成されており、その一方で、一つ以上の締結具166とナットによって、機械的な取り付け手段が提供されている。図24には、スペーサ164と、シム170と、締結具166と、ナット168の組み合わせが示されているが、小テスト面積プローブカードアセンブリ60hの代替実施例では、ドーターカード134とプリント基板プローブカード基板68とを取り付ける目的で、スプリング式締結具、接着性支持器、またはその他の取り付けハードウェアの組み合わせなど（ただしこれらに限定されない）、手段を任意に組み合わせて使用することができる。
【００９６】
一般には（スプリング先端61a〜61nを除いて）基板16上の他の形状よりも高さのある下側基板支持器114は、基板16の下面62aに配置されていることが好ましく、また、テスト対象半導体ウエハ92上のソー経路94に一致していることが好ましく、これによって、テスト対象ウエハ92が基板16に衝突することを防止し、かつ、半導体ウエハ92上の能動領域への損傷を防止することが好ましい。
【００９７】
プローブカードアセンブリ60hがウエハ92上に位置している状態で半導体ウエハ92へのアクセスが提供されるように（例えば目視による位置合わせ、または電子ビームによるプロービングを目的として）、図24に示されているように、基板16はアクセスウィンドウ123（図17）を含んでいることが好ましく、その一方で、ドーターカード134もドーターカードアクセスホール163を含んでいることが好ましく、かつ、プリント基板プローブカード68はプローブカードアクセスホール165を含んでいることが好ましい。プローブカードアセンブリ60のいずれにおいても、アクセスホール123,163,165が使用されることが好ましい。
【００９８】
図25は、複数のマイクロボールグリッドアレイ型スプリングプローブ接触子チップ基板16が上に配置されている基板ウエハ174の上面図である。表面積175が小さいスプリングプローブ基板16の場合、一般には、いくつかのスプリングプローブ接触子チップ基板16を一つのウエハ174から作製することができる。例えば、図25に示されているように、標準的な4 inchの丸い開始ウエハ174上に、幅176と長さ178とを有する（例：一辺14 mmの正方形）サイト(site)を24個も形成することができる。さらに、開始ウエハ174上に異なる基板（例：16a,16b）を作製することができ、これによって、マスキングのコストと処理工程のコストなど、複数の異なるスプリングプローブ基板16の製造コスト（これは重要である）を共有することができる。従って、複数の異なる基板16a,16bの製造コストを大幅に（例：最大1／10以下などに）小さくすることができる。
【００９９】
図26は、14 mm四方のスプリングプローブ接触子チップ（NSCC）16bの、0.5 mmピッチの一つのマイクロボールグリッドアレイ180の上面図である。マイクロBGAパッド182,184,186は、標準のピッチ（例：0.5 mm）であることが好ましい。外側の5列のパッド182と中央のパッド184とによって341個の信号接続が形成されており、内側の2列186によって96個の専用のパワー／接地接続が形成されている。スプリングプローブ61a〜61nへの配線トレースをカスタマイズすることによって、テスト対象集積回路44に一致させるための固有のパワー／接地スプリングの位置を、一層の配線によって対応することができる。
【０１００】
支持器114は、テスト対象デバイス44上の能動デバイス44への損傷を防止する目的で、ウエハ92上の非能動領域（スクライブライン94上など）に一致する位置に配置されていることが好ましい。一つ以上の位置合わせマーク185も、基板ウエハ174上に配置されていることが好ましい。マイクロBGAパッドアレイ180、ドーターカード134、およびプリント基板プローブカード68のフットプリントを標準化することによって、プローブカードアセンブリ60の製造コストとターンアラウンドタイムを大幅に改善することができる。マイクロBGAパッドアレイ180に加えて、基板16,134,68上に位置するパッドのパワー／接地パッドアサインメントを標準化することによって、ベース基板174におけるビア66a〜66nのパターンを標準化することができる。
【０１０１】
プローブカードアセンブリ60の上記以外の構成要素を標準化することにより、プリント基板プローブカード68（および、いくつかの実施例においてはドータカード134）を、複数の異なる基板16および集積回路デバイス44用に使用できることがしばしばあり、この場合、基板16の配線のみがカスタマイズされる。
【０１０２】
ビア66a〜66nの標準化されたパターンを有する開始基板174（図25）を使用することにより、開始基板174を大量に発注、保管、および使用することも可能になり、従って、開始基板174のコストが低減し、開始基板174が得られるまでのリードタイムもしばしば短縮される。
【０１０３】
プローブスプリングの代替アプリケーション。フォトリソグラフィまたはMEMSによるスプリングプローブ61,14,34,50は、上記の説明に代えて、ベアダイ・バーンインソケット、例えば、Texas Instruments社（マサチューセッツ州マンスフィールド）製のDieMate（登録商標）バーンインソケット、あるいは、Aehr Test社（カリフォルニア州フレモント）を通じて入手可能
なDie（登録商標）Pakバーンインソケット用として使用することができる。縁部に沿って基板16に接触するベアダイ・バーンインソケットの場合、プローブスプリング61のスプリングおよびファンアウトの金属化が必要であるのは、基板16の片面（例：プローブ面62a）のみである。基板16のサイズは、基板16の縁部のパッドまで配線するのに必要なI／O信号の数に基づいて必要なファンアウトによって決まる。これに代えて、上述されているような基板16におけるビア66を使用して、基板16の反対の面62bのパッドのアレイまでI／O信号を配線することができ、これによって基板をより小さくすることができ、従って製造コストが低減する。
【０１０４】
タイル型プローブアセンブリ。図27は、プローブ帯状片長さ198とプローブ帯状片幅200とを有する一般的なタイル型プローブ帯状片192の平面図190である。タイル型プローブ帯状片192は、それぞれが複数のスプリングプローブ61a〜61nを有する、複数のプローブ帯状片接触子領域194a〜194nを有する。さらに、図示されている実施例においては、スプリングプローブ61a〜61nは、縦方向に整列しているプローブ領域196a,196b内に配置されている。プローブカードアセンブリにおいて一つ以上のタイル型プローブ帯状片192を使用することにより、半導体ウエハ92上の隣接する集積回路デバイスサイト44をテストする場合など、複数の集積回路デバイス44との同時の電気的接触が可能となる。複数のプローブ帯状片接触子領域194a〜194nは、ウエハ92上の対称的な複数の集積回路デバイス44と位置が合うように、タイル型プローブ帯状片192の長手方向に沿って対称的に配置されていることが好ましい。理解すべき点として、フォトリソグラフィによってロット製造される応力金属スプリングプローブ(stress metal spring probe)をタイル型プローブ帯状片基板上に有するタイル型プローブ帯状片の使用は、メモリ、ロジック、マイクロプロセッサなど各種のICのテストに適用可能である。
【０１０５】
さらに、スプリングプローブ61a〜61nを有するタイル型プローブ帯状片192は、一般には、図13、図14、および／または図21のプローブチップ基板16に見られるような、導電ビア66a〜66nと、電気接続部のアレイ64a〜64nとを含んでいる。スプリングプローブ61a〜61nは、一般には、テスト対象の特定のデバイス44に合致するように配置することができるが、タイル型プローブ帯状片192は、標準的な導電ビア66a〜66n、および／または、電気接続部のアレイ64a〜64nを含む。例えば、図28および図29に示されているプローブカードアセンブリ202においては、タイル型プローブ帯状片192のそれぞれは、はんだ接続の標準的なボールグリッドアレイ160を含んでいる。従って、タイル型プローブ帯状片192の好ましい実施例は、テスト対象の特定のデバイス44に合致するように配置されているスプリングプローブ61a〜61nを含むことができるが、標準化されているドーターカード204および／または標準化されている中間コネクタ（例：分離型コネクタ132など）にタイル型プローブ帯状片192を取り付けることができ、これによって、タイル型プローブアセンブリ202を生産するための技術開発コストが最小になる。
【０１０６】
図28は、支持基板204に取り付けられている複数のタイル型プローブ帯状片192を有するタイル型プローブヘッド202の部分下面図であり、支持基板204は導電ビア205のアレイ207（図29）を含んでいる。図29は、プローブカード16またはドーターカード204に取り付けられている複数のタイル型プローブ帯状片192の側面図であり、半導体ウエハ92上に位置する複数の集積回路デバイス44に接触する目的で使用されている。タイル型プローブヘッド202は、一般には、半導体ウエハ92上に位置する複数の集積回路デバイス44に接触する目的に使用される。タイル型プローブ帯状片192は、ウエハ92上の複数の対称的な集積回路デバイス44と位置が合うように、基板204上において対称的に配置されていることが好ましい。
【０１０７】
支持基板204は、熱膨張係数（TCE）が小さいことが好ましく、シリコンの熱膨張係数と同程度であることが好ましい。さらに、基板204においては、一般には、基板204の反対の面209b上のコネクタに多数の信号トレース46（図7）がファンアウトされている。一つの実施例においては、基板204は、シリコンウエハであり、ビア205（例：ピッチ0.056 inchで配置されるビアなど）と、基板の表面209a, 209bの一方または両面上の薄膜配線46とを含んでいる。
【０１０８】
図28および図29に示されているタイル型プローブヘッド202においては、タイル型プローブ帯状片192は、プローブスプリング61のグループを含んでおり、このグループは、テスト対象デバイス44の対向する側（例：集積回路デバイスサイト44の右側と左側など）に位置しているパッド47を有する集積回路デバイス44上のパッド47の列（図7）に接触する目的で使用される。図示されているタイル型プローブヘッド202においては、一般にタイル型プローブ帯状片192のうちの一つが、一つの回路デバイスサイト44の右側に（例えば、図27におけるプローブ接触子領域196aを使用して）接触し、さらに、隣接する回路デバイスサイト44の左側に（例えば、図27におけるプローブ接触子領域196bを使用して）接触するように、タイル型プローブ帯状片192が配置されている。従って、図28に示されている実施例は、複数のタイル型プローブ帯状片192と複数の集積回路デバイス44との間の同時の接触を提供する一方で、隣接するタイル型プローブ帯状片192の間の十分な間隔が確保され、タイル型プローブ帯状片192の側縁部は集積回路デバイス44のソー経路上に配置されていることが好ましい。例えば、ウエハ92上の隣接するデバイス44の間のソー経路94（図13）は、一般に4〜8 milのオーダーの幅とすることができ、これによって、タイル型プローブカードアセンブリ202におけるタイル型プローブ帯状片192の間に、この幅に近い隙間を設けることができる。
【０１０９】
タイル型プローブヘッドアセンブリ202の代替実施例においては、集積回路デバイスサイト44のすべてのパッド47（図9）に、一つのプローブ帯状片192からのプローブによって接触させることができる。
【０１１０】
バーンイン構造。図30は、複数の集積回路デバイス44をバーンインボード212に一時的に接続することができるバーンイン構造210の部分断面図である。複数の集積回路デバイス44と外部のバーンイン回路（図示されていない）との間の電気的接続を提供するマイクロボールグリッドアレイ216などによって、プローブスプリング（すなわち、ナノスプリング）接触子チップ（NSCC）214のアレイがバーンインボード212上に実装されている。バーンインボード212には、ボード真空ポート218が画成されていることが好ましく、その一方で、NSCC基板214には接触子チップ真空ポート220が画成されていることが好ましく、この場合、（例えば、ボード真空ポート218を通じて適用される真空が、位置合わせされている接触子チップ真空ポート220にも適用されるように）ボード真空ポート218は接触子チップ真空ポート220に位置が合っている。適用される真空がマイクロBGAボールアレイ216を通じて失われることを防止する目的で、ナノスプリング接触子チップ214それぞれの周辺部の周囲に空気シール222（例：エポキシなど）が配置されていることが好ましい。
【０１１１】
集積回路デバイス44は、ナノスプリング接触子チップ214上に（例えば、「ピックアンドプレイス(pick and place)」マシンなどによって）最初に配置されるため、バーンインボード212のボード真空ポート218と、このポートに位置が合っている、ナノスプリング接触子チップ214の接触子チップ真空ポート220とに適用される真空によって、配置されている集積回路デバイス44がその配置位置から動くことが防止される。
【０１１２】
バーンイン処理時に集積回路デバイス44を所定の位置に保持することと、プローブスプリング61a〜61nが集積回路デバイス44への電気的接続を提供できるようにすることとを目的として、すべての集積回路デバイス44が対応する接触子チップ214上に配置されたときに、クランププレート224が集積回路デバイス44に接触した状態に配置されることが好ましい。クランププレート224とバーンインボード212の平面性の裕度が与えられるように、テスト対象の集積回路デバイス44を押し付ける目的で、個々のスプリングパッド226も使用することができる。クランププレート224が集積回路デバイス44に接触した状態に配置されたときにクランププレート224がバーンインボード212に固定され、また、適用されている真空をオフに切り替えることができるように、バーンイン構造210は、クランププレート224を保持するための手段217を含んでいることが好ましい。
【０１１３】
改良されたスプリングプローブの保護コーティングの工程。上述されているように、スプリングプローブ61は、微細なピッチ、多数のピン数、およびフレキシブルであるという利点を有するため、幅広いアプリケーションに使用することができる。しかしながら、これらの一般に小さなスプリングプローブ61が、半導体ウエハ92上などの集積回路デバイス44（トレース46に酸化物層がしばしば含まれている）のトレース46に接触する目的で使用される場合、スプリングプローブ61が酸化物層を貫通して、金属トレースまたは導電パッドとの十分な電気的接触を確立することが要求されることがよくある。スプリングプローブ61は何度も使用されることが多いため、保護されていない小さなスプリング先端24は、磨耗することがある。従って、プローブスプリング61の接触子先端24に導電性の耐磨耗コーティングを施すことは有利であろう。しかしながら、このような保護コーティングは、スプリング先端24の両面全体を覆うことが要求される。
【０１１４】
上述されているように、プローブスプリング61は、例えば、米国特許第5,848,685号と米国特許第5,613,861号に開示されているように、プラズマ化学蒸着法とフォトリソグラフィ工程とによって形成することができる。この場合、導電性材料の連続する層が基板に形成され、その後、非平面的なスプリングが形成される。しかしながら、このような工程においては、蒸着工程時に形成される保護コーティングでは、形成される非平面的なプローブスプリングの表面全体を隙間なくコーティングすることができない。代替実施例においては、プローブスプリング61は、めっき工程によって形成することができる。
【０１１５】
プローブスプリング61は、基板から離れた後、基板表面と同一平面にない。従って、スプリング61が引き離し層18から離れた後に、保護コーティングを塗布することができる。図31は、スプリングプローブアセンブリのコーティング工程の第一ステップ230の図である。このステップにおいては、一本以上の非平面プローブスプリング61を有するスプリングプローブアセンブリ基板16のプローブ面に保護コーティング232が塗布される。スプリングプローブアセンブリのこのコーティング工程では、非平面的なプローブスプリング61上に保護層が形成される。このコーティング工程は、各種の非平面構造に使用できるが、特に、薄膜方式およびMEMS方式によるプローブスプリング接触子61の工程に有用である。図31においては、塗布される導電性保護コーティングは、窒化チタン、ロジウム、タングステン、またはニッケルなど、堅い導電性材料であることが好ましい。また、塗布される導電性保護コーティングは、不活性材料であることが好ましく、これによって、スプリングプローブ61のプローブ先端24に潤滑特性（すなわち低い摩擦係数）が与えられ、従って、テスト対象装置とスプリングプローブ61の両方において磨耗が最小になる。
【０１１６】
基板16とプローブ61とに保護コーティング233が塗布される（232）と、この保護コーティング233は、基板16の露出した表面62の平面領域と非平面的領域の両方を覆う。コーティングステップ230の間、スプリングプローブ61が保護コーティング233によって覆われるが、基板構造上のすべてのトレースは、塗布された導電性コーティング233によって互いに電気的に短絡している。従って、相異なるプローブスプリング61とそれぞれのトレースとの間の電気的絶縁が回復するように、導電性コーティング233がパターニングされるか、または部分的に除去される必要がある。集積回路の工程のほとんどでは、窒化チタンコーティングなどの導電性コーティングをエッチングにより選択的に除去する目的で、一般には従来のフォトマスク方式の工程が使用されるが、このようなフォトマスク方式の工程は、平面構造に使用される。
【０１１７】
図32は、スプリングプローブアセンブリのコーティング工程の第二ステップ234の図であり、この工程においては、好ましくはディッピング支持器238（例：高さ約30ミクロン）を有する第二基板236に一層のフォトレジスト材料240（例：深さ約10ミクロン）が塗布される。フォトレジスト材料240は、プローブスプリングの非平面部分に塗布されている保護層233を保護する目的に使用される。図33は、スプリングプローブアセンブリのコーティング工程の第三ステップの図であり、このステップにおいては、コーティングされたスプリングプローブアセンブリが第二基板236上のフォトレジスト材料240の中に制御可能な方法で部分的に浸される。残る保護コーティング233は、最終的に、塗布されるフォトレジスト材料240の深さによって制御される。基板16が、フォトレジスト材料240の中の望ましい深さまで下げられ、この深さは、一般には、第二基板236上のフォトレジスト材料240の塗布深さと、ディッピング支持器20の高さとによって制御される。これに代えて、塗布される深さをオペレータによって制御することができ、例えば、処理装置の軸方向の動きを制御することによって、フォトレジスト材料240の中への基板16の動きを制御する。
【０１１８】
図34は、スプリングプローブアセンブリのコーティング工程の第四ステップの図であり、このステップにおいては、コーティングされて部分的に浸されているスプリングプローブアセンブリが、第二基板16上のフォトレジスト材料240から引き上げられ（246）、ソフトにベイクされ(soft baked)、保護コーティング（233）されたプローブスプリング61の一部が、ベイクされたフォトレジスト層248に覆われている状態となる。図35は、スプリングプローブアセンブリのコーティング工程の第五ステップの図であって、このステップにおいては、コーティングされて浸されたスプリングプローブアセンブリ16,61がエッチングされ（250）、これによって、基板16の一部（すなわち基板16のフィールド領域）と、プローブスプリング61のうちベイクされたフォトレジスト層248に浸されていない部分とから、保護コーティング233が除去される。図36は、スプリングプローブアセンブリのコーティング工程の第六ステップの図であって、このステップにおいては、フォトレジスト層248に覆われているプローブスプリング61の部分からフォトレジスト層248が除去され、これによって保護コーティング233が露出する。
【０１１９】
従って、非平面プローブスプリングのこのコーティング工程では、プローブスプリングの先端24に保護コーティングが施され、その一方で、基板面16と、スプリングプローブ61のうちフォトレジスト層248によってコーティングされていない部分とにおける不要な保護コーティングがエッチングされる。
【０１２０】
超高周波アプリケーション用のスプリングプローブ基板。上述されているように、プローブカードアセンブリ60の構造では、プローブ先端61a〜61nの間の距離が非常に短く、また、プリント基板プローブカード68内に、インピーダンスが制御された環境が形成され、これらによって、プローブカードアセンブリ60を高周波アプリケーションに使用することが可能になる。さらに、スプリングプローブ基板16は、超高周波アプリケーション用に修正されることが好ましい。
【０１２１】
図37Aは、異なる固有な応力レベルを持つ複数の層17a〜17nを有するプローブスプリング61を有する超高周波スプリングプローブ基板16aの部分断面図260aを示している。スプリング61は、一般には、引き離し層19の上に形成され、この場合、例えば、リリース領域18（図3、図4）内で引き離し層19を選択的に引き離すことによって、自由な非平面部分61を基板16aの表面から突出させることができる。基板16の表面62a,62bの片面または両面上のトレースをインピーダンス制御する必要がある実施例の場合、一つ以上の導電基準面262a,262bを、基板16の中または基板16上に、トレース270の上、トレースの下、またはトレースの上下に追加することができる。基板16には、遮蔽された同軸伝送ライン環境268を効果的に形成する目的で、一つまたは二つの基準面262a,262bに接続されている交互接地基準トレース266a,266bを含めることもできる。スプリングプローブ基板16は、一般にはセラミック材料であるが、基準面の間の層264は、一般には、有機誘電体材料など誘電体材料である。
【０１２２】
図37Bは、一つまたは二つの基準面262a,262bに接続されている接地基準トレース266bから延在する接地基準トレース266dをさらに有する、代替の超高周波スプリングプローブ基板16の部分断面図260bを示している。接地基準トレース266dは、中央の導電ビア領域78を囲んでおり、誘電体領域259によって隔てられている。ビア領域を囲んでいる接地基準トレース266dによって、遮蔽された同軸伝送ライン環境268が、コネクタ面62bから基板16を貫いてプローブ面62aまで効果的に延在する。導電層266dと誘電体膜259は、好ましくは化学蒸着（CVD）技術（原子層化学蒸着法など）によって連続的に蒸着される。次いで、ビアの中央領域内の導電層が、CVD、物理蒸着法、または電子溶着（電解メッキまたは無電解めっき）、またはこれらの組み合わせによって蒸着／堆積される。導電層を堆積させる目的に電解メッキが使用される実施例においては、従来のいずれかの成膜手法（CVDなど）によって、誘電体膜259の表面上にシード層を堆積させることができる。
【０１２３】
図38は、代替の超高周波スプリングプローブ基板16の部分断面図261である。例えば、高周波アプリケーションの場合など、基板16上のスプリングプローブ61と基板内の関連する電気導体273[320],78,322とがインピーダンス制御されている（整合インピーダンス）必要のある実施例の場合、基板16の中または基板上のいずれかに、一つ以上の導電基準面262a,262b,262c,262dとビア266a,266b,266cが追加されることが好ましい。さらに、インピーダンス制御面262a,262b,262c,262dは、図38に示されている平面に限定されない。高い性能を目的としてビア78を貫く導電部にインピーダンス整合が要求される実施例においては、ビアは図37Bのような構造を持ち、この詳細については上述されている。
【０１２４】
インピーダンス制御された同軸接続部を形成する目的で、絶縁層267上に導電層262dを蒸着することができる。例えばプローブスプリング61に近くにデカップリングキャパシタを必要とする実施例の場合には、導電性材料262と誘電体材料263の交互の層を基板16に組み込むことが好ましい。導電性材料、またはシリコンなどの半導体材料である基板16の場合、基板16と導電基準面262cとの間に、酸化物層または誘電体層269を蒸着または形成することによってキャパシタ構造271を形成することが好ましく、このキャパシタ構造をデカップリングキャパシタとして使用することができる。同様に、いくつかの実施例においては、基板16の反対の面に、または両面にキャパシタ構造を形成することもできる。この場合、接地面262bを蒸着する前に、表面上に誘電体層（例：酸化物）を蒸着または形成することができる。導電基板16との電気的接続は、誘電体269および接地面膜のいずれによっても覆われていない、基板16の表面領域（図示されていない）によって提供される。導電基板との接続を確立するためのこのような領域を開く目的には、フォトリソグラフィ手法を使用することができる。このように基板16が導電性材料である場合、電気的な短絡を防止する目的で、ビアまたはホールの壁に電気絶縁性の膜（例：酸化物）を蒸着または形成することができる。さらに、受動構成要素265（例：一般にはキャパシタ、抵抗器、および／またはインダクタ）、または能動構成要素デバイス265など、一つ以上の組立済み構成要素265を、基板16の面62a,62bのいずれかに組み込むことができる。
【０１２５】
スプリングプローブ61の固定部分15は、一般には、基板16上において相対的に短い距離だけ延在する。基板16の表面上に位置するトレース60は、スプリングプローブ61の固定部分15に電気的に接続されており、プローブスプリング61をビア78に電気的に接続している。このトレースは、スプリングプローブ61とは異なる材料から作製することができ、導電性の高い金属（例：銅、金など）から作製されていることが好ましい。
【０１２６】
高度なマルチダイプローブカードシステムアーキテクチャ。図39は、プローブカードアセンブリ60（例：図14の60a）、または強化されたプローブカードアセンブリ300（図40）によって、チャック282上に位置するマルチダイウエハ92とテストヘッド76との間のインタフェースが提供されているウエハテストシステム280の線図である。図39に示されているプローブカードアセンブリ60,300は、プローバヘッドプレート286に取り付けられている支持リング284によって、ウエハテストシステム280に取り付けられている。プローブカードアセンブリ60,300は、プローブインタフェースボード288を通じてテストヘッド76とのインタフェースとして機能する。ウエハテストシステム280は、チャック282とテストヘッド76を互いに対して動かすことのできるプローバ駆動機構292も有する。
【０１２７】
マルチダイプロービングでは、ダイ44のそれぞれ（図13、図40）とテストヘッド76（図39）との間に多数の並列な接触経路（例：電気的接触経路など）が必要となる。図40に見られるような多数の並列接触経路307の場合には、一般には、基準面に対する（例：IC 44に対する）接触子端61,412（図45）の均一性と平面性が要求される。さらに、シグナルインテグリティと実動作速度でのテストを目的として、信号トレース307はファンアウトされている必要がある。また、多数の並列接触経路307では、プローブの力の合計が、ダイ44のそれぞれに有効に接触するものであることも要求される。さらに、動的なテスト時にすべてのテストチャネルの遅延を等しくするなどを目的として、トレース307の長さが各サイト44間で一致していることが好ましい。
【０１２８】
プローブカードアセンブリ60a（図14）、またはデカルインターポーザーアセンブリ300a（図41）など、複数のダイ44に接触するプローブカードアセンブリ60,300は、好ましくは、プローブ保持器(probe carrier)16の熱膨張係数（TCE）がウエハ92（例：シリコン）と同程度であり、その一方で、マザーボードプリント基板304への信頼性の高い接続と電気的整合性が維持されることが好ましい。
【０１２９】
複数のダイ44に接触するプローブカードアセンブリ60,300は、各ダイ44用に独立したパワーサプライを有することが好ましく、かつ、各ダイ44と接続するための複数の（例：2〜3本以上の）パワーレールを備えていることが好ましい。さらに、プローブカードアセンブリ60は、テスト対象の各デバイス（DUT）44のできるだけ近くに、複数のバイパスキャパシタ172を含んでいることが好ましい。
【０１３０】
プローブカードアセンブリ60では、テスト対象デバイス44およびテストヘッド76からの信号およびパワーの接続がZ軸84沿いに伝送され、その一方で、好ましくはインピーダンス制御が提供される。また、プローブカードアセンブリでは、信号およびパワーの接続がX方向80およびY方向82（図13）にも伝送され、信号トレース307は集積回路44のピッチ20からテストヘッド76のピッチ91（図14）にファンアウトされている。プローブアセンブリ60のマザーボード304からプローブ先端61,412までの合計のプローブオフセット(total probe depth offset)は、一般には、支持リング284（図39）の厚さによって定義される。
【０１３１】
上述されているように、ブリッジ／リーフスプリング懸架型プローブカードアセンブリ60b（図15）、ワイヤ／スプリング支柱懸架型プローブカードアセンブリ60d（図20）、およびポゴワイヤ懸架型プローブカードアセンブリ60g（図23）など、プローブカードアセンブリ60のいくつかの実施例には、ウエハ92に対する対応性と平面性を提供する目的で、プローブチップ基板16を傾斜させる手段が設けられている。
【０１３２】
図40は、段階式インタフェースプローブカードアセンブリ300の基本的な線図であり、このアセンブリは、Zブロックプリント基板（PWB）342（図42）などによって、全体として電気トレース経路307の垂直方向の変換を行う。この段階式インタフェースプローブカードアセンブリ300は、一般に、プローブチップ基板16,310のプローブ面62a（図43）上に位置している（例えば高さ180 &micro;mの）プローブスプリング412（図46、図47）を有し、これによって、改良された対応性がアセンブリ300に提供される。マザーボードプリント基板304とプローブチップ基板16,310との間には、上側インタフェース構造308と、中間コネクタアセンブリ306と、下側インタフェース構造312とをそれぞれ貫いている、電気接続経路307が設けられている。マザーボードプリント基板304には、補強プレート302も取り付けられていることが好ましい。図40に示されている上側インタフェース構造308と下側インタフェース構造312は、電気的なインタフェースおよび／またはハードウェアを有する。
【０１３３】
段階式インタフェースプローブカードアセンブリ300のいくつかの実施例においては、強化された対応性がプローブスプリング412によって完全に提供され、この場合、プローブチップ基板16,310は、マザーボードプリント基板304に対して動かないように保持されている。プローブチップ基板310の下面には、一般に下側支持器114が設けられており、この支持器は、プローブチップ基板とウエハ92との間の最小垂直距離を制限する。下側支持器114の高さは、一般には、プローブスプリング61,412が曲がってウエハ92上の一つ以上のデバイス44との対応性を持つ接続を提供できるように、プローブスプリング61,412の自然な状態の、すなわち接触していない状態の高さよりも低い。図40に見られるように、プローブカードアセンブリ300のいくつかの実施例においては、中間コネクタ306またはマザーボード304との関係における、プローブチップ基板310のコネクタ面311aの垂直移動距離を制限するなどの目的で、上側支持器116（図19）も使用される。
【０１３４】
図39に見られるように、金属の支持リング、すなわちリングインサート284は、ポゴタワーコネクタ290（図39）によってかかる下向きの圧力に対して、マザーボードプリント基板304を機械的に支持する。
【０１３５】
図40に示されている中間コネクタ306は、一般には、垂直変換ブロック342（図43）、ピンブロック742（図64〜69）、または拡張ピンブロック（図70、図71）を有する。中間コネクタ306は、アセンブリ300にZ方向の変換を提供し、これによって、アセンブリ300においてプローブをオフセットさせることができる。このオフセットは、一般には約0.300"であり、この値は、ほとんどのプローブアセンブリにおいて、金属の支持リングインサート284をクリアするための要件である。
【０１３６】
上側インタフェース308は、様々なインタフェースを有することができ、例えば、両側スプリング521（図52）を有する上側インターポーザー344（図43）、はんだボールアレイ756またはZ積層（図65）、ピングリッドアレイ745（図64）、またはその他のインターポーザーアセンブリ344（Circuit Components社（アリゾナ州テンペ）から入手可能なISOCON（登録商標）コネクタなど）である。
【０１３７】
下側インタフェース312も、様々なインタフェースを有することができ、例えば、下面349aと上面349bの両方にスプリングを持つインターポーザー348（図42、図43）である。これに代えて、下側インタフェース312は、はんだボールアレイ756、プローブチップ基板310の上面311b上に位置するスプリング64a〜64n（図13、図14）、または、プローブチップ基板16,310とのその他の直接接続、を有することができる。
【０１３８】
いくつかの実施例において、垂直変換ブロックVTB 342（図43）が、その下面343とシステムの残りとの間の横方向の対応性が提供されるように作製されている場合には、下側インタフェース312は固定接続または永久接続でよい。横方向の対応性の一つの例は、金属ピンブロック742を使用している図67に示されており、この場合、対応性を持つピンテンプレート748,752によってピンがわずかに動くことができる。
【０１３９】
垂直変換ブロックVTB 342の代替実施例は、インターポーザー、またはプローブチップ310の上面62b上に作製されているスプリング64a〜64n（図67）など、複数の非固定型の接続部を有する。非固定型の接続を使用することによって、プローブチップ310は垂直変換ブロックVTB 342に対して動く、および／または、拡張する(expand)ことができる。
【０１４０】
図40に示されている段階式インタフェースプローブカードアセンブリ300は、マザーボードプリント基板302を平らに維持する役割りを果たす上側補強プレート302をさらに有する。
【０１４１】
図41は、デカルインターポーザーアセンブリ300aの部分断面図である。マザーボードプリント基板304は、複数の締結具322などによって、上側補強プレート302に固定的に取り付けられている。補強プレート302は、ステンレス鋼など堅い材料から成ることが好ましい。図41に示されている補強プレート302は、マザーボードプリント基板304の上面305b（図43）に構成要素（例：キャパシタ172）を実装する、または上面305bから延在させることができるように、複数の構成要素くぼみ325をさらに有する。
【０１４２】
補強プレートのいくつかの実施例では、アセンブリの取り扱いを容易にするなどの目的で、ハンドル837,839（図73、図74、図75）が組み込まれている。さらに、補強プレート302のいくつかの実施例では、プレートを貫通するウィンドウ840（図73）が定義されており、これにより、例えば、顧客向けのカスタマイズにおける電気ジャンパなどを目的として、マザーボード304を組立後に変更することができる。
【０１４３】
図41に示されているように、マザーボード304は、プローブチップ16,310の上面62b（図43）とマザーボード304の下面305a（図43）との間に位置している中間インターポーザー150を通じて、プローブチップウエハ16に電気的に接続されている。インターポーザー150は、一般にはインターポーザー位置合わせピン330によって、マザーボード304に位置合わせされていることが好ましく、この位置合わせピンは、マザーボード304に実装されてマザーボード304から延在しており、インターポーザー基板348の位置合わせホール347（図43）および／または縁部351（図43）に対応している。
【０１４４】
図79は、対応性を持つメンブレン326aに実装されているプローブチップ310の透視図である。図80は、対応性を持つデカル326bに実装されているプローブチップ310の透視図である。図81は、対応性を持つシート326cに実装されているプローブチップ310の透視図である。図82は、対応性を持つスクリーン326dに実装されているプローブチップ310の透視図である。プローブチップ310は、対応性を持つ部材326によって所定の位置に保持されており、対応性を持つ部材は、一般には、フレキシブルメンブレン326a（図79）、デカル326b（図80）、シート326c（図81）、またはメッシュ構造326d（図82）を有する。図41に見られるように、対応性を持つ部材326は、締結具334によってマザーボード304に取り付けられている外側周囲リング328に、固定的に取り付けられているか、または実装されている。外側リング328と、取り付けられている対応性を持つ部材は、リング位置合わせピン332などによってアセンブリ300aに位置合わせされていることが好ましい。対応性を持つ部材は、周囲リング328への取り付け時に伸ばされ、このため張力がかかった状態に保持されている。
【０１４５】
対応性を持つ部材326は、プローブチップ310をX軸80およびY軸82には所定の位置に保持するが、プローブチップ310はZ方向84には動く、または浮動することができる。対応性を持つ部材326は、対応性を持つ部材またはデカル326の制御された曲がりによって、押し付けられている状態にインターポーザー150を保持し、この曲がりは、インターポーザー150の下面305aと対応性を持つ部材326の実装位置との間のZ面84のデルタに起因する。
【０１４６】
対応性を持つ部材326は、プローブチップ16,310とデカルリング328との熱膨張係数（TCE）の差に対する対応性も提供する。例えば、デカルリング328の熱膨張係数がプローブチップ16,310よりも大きいデカルプローブアセンブリ300の場合、対応性を持つ部材326は、高い温度においてプローブチップ12,300とデカルリング328との間で容易に曲がる、すなわち伸びる。
【０１４７】
図42は、Zブロックデカルインターポーザーアセンブリ300bの部分断面図340である。図43は、Zブロックデカルインターポーザーアセンブリ300bの拡大組立図360である。それぞれプローブチップ16,310の上面311bとマザーボード304の下面305aとの間に位置している、上側インターポーザー344と、プリント基板Zブロック342と、下側インターポーザー348とによって、マザーボード304はプローブチップウエハ16,310に電気的に接続されている。下側補強プレート346は、マザーボードプリント基板304の対応するホールまたはスロット309にピン354を介して位置合わせされている。Zブロック垂直変換ブロック（VTB）342は、プローブスプリング61a〜61nのプローブ先端がプローブリング284（図38）をクリアするように、マザーボードプリント基板304からプローブチップ16,310までの信号およびパワーのZ方向の変換を提供する。図43に示されているZブロック342は、上面343bおよび／または下面343aから延在する三組の位置合わせピン330,333,350を持つ。下側インターポーザー348と上側インターポーザー344は、縁部351または一つ以上の位置合わせホール347などによって、それぞれ、ピン330、ピン333に位置合わせされている。Zブロック342自体は、ピン350を介して下側補強プレート346に位置合わせされている。
【０１４８】
対応性を持つ部材326は、X軸80およびY軸82上の所定の位置にプローブチップ310を保持し、その一方で、Zブロック342が熱変動に起因して膨張するときに、プローブチップ310がZ方向84に動くかまたは浮動することを可能にする。対応性を持つ部材326は、下側インターポーザー348の下面349aと対応性を持つ部材326の取り付け位置との間のZ面84のデルタに起因する、対応性を持つ部材またはデカル326の制御された曲がりによって、押し付けられている状態に下側インターポーザー348を保持する。対応性を持つ部材326は、プローブチップ16,310とデカルリング328との熱膨張係数（TCE）の差に対する対応性も提供する。
【０１４９】
図42に見られるように、Zブロック342は、下側補強リング346に取り付けられており、このリングは、ステンレス鋼など堅い材料から成ることが好ましい。下側補強リング346は、Zブロック342を平らな、すなわち平面的な状態に保持する一方で、この補強リング346の厚さによって、対応性を持つメンブレンまたはデカル326の曲がり量が制限、すなわち制御される。
【０１５０】
Zブロック保持クリップアセンブリ352は、Zブロック342を下側補強リング346に保持し、かつ、Zブロックが高温においてZ方向に膨張できるようにする。下側補強リング346は、一般には中間上側インターポーザー344を有するマザーボード304の方向に、Zブロック342を保持および支持する。
【０１５１】
マザーボード304とプローブチップウエハ16との間には、一つ以上の平面性調整ねじおよび／またはシムなどによる平面性調整器326が設けられることが好ましい。デカルインターポーザーアセンブリ300のいくつかの実施例においては、平面性を提供する手段324は、複数の差動ねじアセンブリ824（図73、図74、図75）を有する。
【０１５２】
Zブロックデカルインターポーザーアセンブリ300bのいくつかの実施例においては、下側補強リング346は、一つ以上の平面性調整ねじ324,824（図73、図74、図75）などによる、平面性を調整する手段をさらに有し、この手段によって、マザーボード304の下面305aに対する接触子先端の間の平面性を調整することができる。下側補強リング346は、スプリングの力によって平面性調整ねじ324,806に密着した状態に保持されており、これによって、ねじがアセンブリ内で縦に動くとき、下側補強リングはねじに接触している状態を維持する。平面性調整システム326は、各種の構造を有することができ、例えば、締結具、差動ねじ、ガイド、ショルダーボルト、あるいは、圧縮ワッシャおよび／または対応性を持つOリングなどの位置偏向(biasing)ハードウェアなどである。
【０１５３】
図43に見られるように、下側インターポーザー348は、プローブチップ310とZブロック342との間の電気的な接続を提供し、また、プローブチップ310を取り外し可能な副構成要素とすることができる。下側インターポーザー348は、熱膨張係数の差に対応する目的で、プローブチップ310とZブロック342との間の摺動界面(sliding interface)も提供する。
【０１５４】
対応性を持つメンブレンまたはメッシュ326は、X軸80およびY軸82上の所定の位置にプローブチップ310,16を保持し、その一方で、Zブロック342が熱変動に起因して膨張するときに、プローブチップ310,16がZ方向84に動くかまたは浮動することを可能にする。対応性を持つメンブレンまたはメッシュ326は、下側インターポーザー348の下面とデカルリング328の取り付け位置との間のZ面のデルタに起因するデカル326の制御された曲がりによって、下側インターポーザー348を常に完全に押し付けられている状態に保持する。対応性を持つメンブレンまたはメッシュ326は、プローブチップ310とデカルリング328との間の熱膨張係数の差に対する対応性を提供する。
【０１５５】
強化されたプロープチップ。図44は、フィンガーが持ち上がる前のプローブチップ310の断面図370である。図45は、フィンガーが持ち上がり（404）、めっきした（406）後のプローブチップ310の断面図400である。フィンガーが持ち上がる前、プローブ面62aの一部は、一般に、セラミック基板372上に形成されている引き離し層376（チタンを有することが好ましい）を有する。次に、引き離し層376上に複合層380が形成され、この複合層380は、一般には、複数の、好ましくは5層（ただしこれに限定されない）の金属膜層17a〜17n（図37）を有し、この金属膜層においては、スプリングが持ち上がる（404）（図45）前において少なくとも二つの隣接する層の固有の応力レベルが異なっている。このような複合層は、スパッタリング蒸着などの手法によって形成されることが好ましい。いくつかの実施例においては、このような複合層は、電着手法によっても形成される。図44に示されているプローブチップ構造310においては、複合層380の上に導電シード層384（金を有することが好ましい）が形成されることが好ましい。次いで、複合層380の一部の上に、一般にはフォトリソグラフィによるパターニングによって、導電トレース382が制御可能な方法で形成される。
【０１５６】
いくつかの実施例においては、次いで、一般には信号トレースの遮蔽を提供する目的で、一般には第一ポリイミド（PMID）層384と、接地面388と、第二ポリイミド（PMID）層390と、ハードマスク層392とを有する上側層が、トレース領域の上に形成される。
【０１５７】
図44および図45は、基板372のコネクタ側に形成されている模範的な接続構造393も示している。図44および図45に見られるように、この接続構造393には、例えば図43に見られるようなインターポーザー348との接続と、パッド445（図49）とビア374との間の接続トレースとの接続とを目的とする接触パッド396が設けられている。
【０１５８】
接続構造393は、一層以上の金属層376,394,396の積層から成り、この積層には、インターポーザーの接触子またはスプリングとの信頼性の高い接触を目的とする、金を有する外側層396を一般に含んでいる。プローブチップ310のいくつかの実施例においては、接続構造393は、第一チタン金属層376と、第二ニッケル層394と、第三金金属層396とを有する。プローブチップ310の別の実施例においては、接続構造393は、第一Cr層およびCu金属層376と、第二ニッケル層394と、第三金金属層396とを有する。層376,394,396の厚さは、一般には、電気的シート抵抗が減少するように制御する。この接続構造のいくつかの実施例においては、第一Cr／Cu層374の厚さが1〜4μmであり、および／または、外側の金層の厚さが1〜4μmである。
【０１５９】
いくつかの実施例においては、上面396に構成要素（例：バイパスキャパシタ）をはんだ付けするためのはんだマスク398としての役割りを果たすこと、または、インターポーザー348内の望ましくない位置への短絡に対する絶縁部としての役割りを果たすことなどを目的として、積層構造393の上に、ポリイミド、フォトレジスト、エポキシ、またはKAPTONなどの誘電体層を追加することができる。
【０１６０】
図45に見られるように、フィンガーが持ち上がった（404）後、プローブスプリング61が、複数の膜層における固有の応力勾配の結果として、引き離し領域386（図44）内で基板372のプローブ面62aから離れる。一般には、プローブスプリングの自由な非平面部分は、離れた後には実質的に弧の形状をとり、上側蒸着層であるMo−Cr膜380と金シード層384は凹形状をとる。この結果として、非常に小さなピッチを有するプローブスプリングのアレイを、フォトリソグラフィなどの集積回路製造手法を使用して一括して製造するのに望ましい、三次元のスプリング構造が形成される。次いで、プローブスプリングのめっき層402が、突き出した、すなわち非平面的なプローブスプリング61上に形成されることが好ましい（406）。プローブスプリングのいくつかの実施例においては、めっき層402によって、強化されたスプリング力、高い耐磨耗性、高い強度、および／または、高い導電性が得られる。いくつかの実施例においては、ニッケル、パラジウム合金（パラジウム−コバルト）、ロジウム、金などの異なる材料を有する複数の膜が、持ち上がったフィンガーに連続的にめっきされる。
【０１６１】
プローブスプリング61,412の代替実施例においては、スプリング先端は、二次の接触子先端細部、すなわち、スプリング先端ボタン接触子をさらに有することができる。この接触子は、米国仮出願第60／365625号「耐破損性の高いナノスプリング（Nanospring with Increased Resistance to Failure）」（出願日：2002年3月18日）に開示されているように、一般にはロジウム、パラジウム、またはコバルトを有する。この文書は本出願に参照文献として組み込まれている。
【０１６２】
プローブチップ構成要素の機能。プローブチップ16,310は、プローブチップ基板372のプローブ側62a上において、フォトリソグラフィによって画成されているスプリング61など、テスト対象ウエハ92に接触するためのプローブスプリングを支持している。プローブチップ16,310は、図40に見られるような厚いマザーボードプリント基板304によって達成可能なグリッドへの信号およびパワーのファンアウトを提供する。図44および図45に見られるように、プローブチップ16,310は、一般にはマザーボード304上のめっき処理済スルーホールのアレイのピッチに合致するピッチ配列において、基板372を貫いて接続面62b上のパッドまたははんだボール398のアレイまでの信号接続を提供する。
【０１６３】
プローブチップ16,310では、ファンアウトトレース307（図40）がインピーダンス制御されていることも好ましく、また、バイパスキャパシタを実装するための領域（例えば、プローブチップ16,310のコネクタ面311b上など）が設けられていることも好ましい。
【０１６４】
プローブチップ16,310のいくつかの好ましい実施例は、冗長性により製造歩留まりが高まるように、電気経路あたり二本以上の導電ビア374を有する。同様に、プローブチップのいくつかの好ましい実施例は、電気経路あたり二本以上のプローブスプリング61（図9）を有する。
【０１６５】
プローブカードアセンブリのシーケンス。図43に見られるように、ウエハ92上の一つ以上のテスト対象デバイスとの強化された接続を提供する目的で、強化されたプローブカードアセンブリ310が容易に組み立てられる。
【０１６６】
図43に見られるように、アセンブリの模範的な工程においては、マザーボードプリント基板304は、一般には、ねじ324などの締結具を使用して上側補強プレート302に取り付けられており、第一サブアセンブリ361aが形成されている。いくつかの実施例においては、ホール309はスルーホールとすることができ、このスルーホール（図示されていない）に挿入されるピンを使用して、より寸法の大きな上側補強プレートがマザーボードに取り付けられる。
【０１６７】
第二サブアセンブリ361bは、一般には、位置合わせピン330,350をZブロックプリント基板342に押し込むことと、位置合わせピン350、Zブロック固定クリップリング352、およびねじ353などによって、Zブロック342を下側補強リング346の中に取り付けることとによって形成される。
【０１６８】
次いで、上側インターポーザー344がZブロック342上に制御可能な方法で配置されて、かつインターポーザー位置合わせピン333に位置が合った状態となるように、第二サブアセンブリ361bが一時的な支持構造上に配置される。マザーボードプリント基板304には、ピンの露出部分を挿入するための空間を形成する目的で、ピン333に対応する小さなブラインドホール（図示されてない）が設けられている。
【０１６９】
次いで、補強リング346（図43）の上面347b（図43）上の補強リング位置合わせピン354を、マザーボードプリント基板304（図43）の下面305a（図43）に画成されている位置合わせホール309（図43）に位置合わせし、かつ、上側インターポーザー344上の上側インターポーザースプリングを静かに圧縮しながら、第一サブアセンブリ361aが第二サブアセンブリ361bの上に配置される。次いで、第一サブアセンブリ361aと第二サブアセンブリ361bが、ねじ834（図75）などによって一つに固定され、第三サブアセンブリ361cが形成される。
【０１７０】
次いで、一般には、第三サブアセンブリ361cの上下が逆にされて、第二の一時支持構造上に配置され、この場合、下側インターポーザー348は、制御可能な方法でZブロック342の下面343a上に配置され、かつインターポーザー位置合わせピン330によって位置合わせされる。次いで、デカルサブアセンブリ361dが、下側インターポーザー348上に配置され、これは、いくつかの実施例においては、位置合わせピン354によってガイドされる。一時的アセンブリ支持取り付け器を使用することにより、サブアセンブリ361cと361dとの間が確実に位置合わせされ、デカルサブアセンブリ361dをインターポーザー348上にゆっくりと降ろすことができ、従って、外側リング328がさらに押されて下側補強器346に接触する一方で、メンブレン326が伸びる。締結具356が締め付けられて、アセンブリ取り付け器がリング328を所定の位置に保持する。
【０１７１】
上記のアセンブリの説明は、一般的な実施例の場合であることは、理解されるべきである。上記に概説されている基本的な概念に基づくアセンブリ取り付け器およびその工程におけるバリエーションは、本発明の範囲内である。例えば、インターポーザー348または344には、図43に示されているようなホールを必ずしも形成する必要はない。代わりに、インターポーザーを所定の位置に保持する目的で、多数の追加のピン（例：333,330）を設けることができる。同様に、図43における外側リング328がメンブレン326上に配置されることが好ましい。
【０１７２】
プローブチップ構造の細部。図46は、プローブチップ16,310のスプリング側の面311aの平面図410である。図47は、プローブチップ16,310のスプリング側の面311aの詳細な部分的配置図430である。テスト対象ウエハ92上の一つ以上のデバイスとの複数の接続を提供する目的で、フォトリソグラフィによって形成されたプローブスプリング61a〜61nなど、プローブチップのプローブスプリング412は、一般にプローブスプリンググループ422の中に配置されている。フォトリソグラフィによって形成されたプローブスプリング61a〜61nなどのプローブスプリング412は、テスト対象ウエハ92上の接触パッド47に一致している。図46に示されているプローブスプリンググループ422の模範的な配置構成は、32個のダイ位置に同時に接触することを目的として、スプリンググループ422が4×8セットである。
【０１７３】
ビア414は、スプリング側の面311aからプローブチップ基板372を貫いてコネクタ側、すなわちインターポーザー側の面311bまで延在する。プローブチップ16,310の製造歩留まりを高めること、および／または、特にパワートレースの導電性を高めることなどを目的として、ビアは、冗長なビアの対416に配置されていることが好ましい。図46および図47に示されているビアの対416は、ビア行418およびビア列420とを有するビアグリッドアレイ417に配置されている。ビアグリッドアレイ417は、マザーボード304のめっき処理済スルーホール（PTH）グリッドに一致していることが好ましい。スプリング412がビア414,416に一致している場合、ビア414,416は隣接する行418に移動し、トレース424は、一般には、プローブチップ16,310の反対のインターポーザー側311b上の、元のビア414,416が位置していたはずの場所まで配線される。
【０１７４】
図48は、プローブチップ16,310のインターポーザー側の面311bの平面図432である。図49は、プローブチップ16,310のインターポーザー面311bの詳細な部分的配置図444である。接触パッド434は、インターポーザー側の面311b上に位置しており、一般にはパッドグリッドアレイ436に配置されており、このアレイは、一般にはビア214（図49）に一致する。ビア214は、インターポーザー348との電気的接触を提供する目的で、冗長なビアの対416に配置されていることが好ましい。プローブチップ16,310のいくつかの実施例においては、パッドグリッドアレイ436は、接続されるインターポーザー348上の類似する接触ピッチに一致するように、0.056"のピッチを有する。図48に見られるように、インターポーザー側の面311b内には、一般には中央領域438が画成されており、この領域内には、接触パッド434とプローブチップ上側トレース442が一般にデバイス領域440内に配置されている。
【０１７５】
接着領域437は、プローブチップ16,310のインターポーザー側の面311bの外側周辺部に沿って位置しており、これによって、プローブチップ16,310と対応性を持つ部材またはデカル326との間に接着剤329が付着または塗布される。
【０１７６】
図49に見られるように、プローブチップ16,310のインターポーザー側の面62b,311bには、信号接触子（S）445と、能動接地接触子（S）446と、パワー接触子（P）448と、接地接触子（G）450とが設けられている。ビア414,416とのスプリング位置の衝突などに起因してビア414,416を再配置できるように、トレース442が、接触子445,446,448および／または450の配線を提供する。図48および図49に示されているプローブチップ16,310は、能動接地接触子446とパワー接触子448との間、能動接地接触子446と接地接触子450との間、および／または、パワー接触子448と接地接触子450との間などに、キャパシタ452をさらに有する。
【０１７７】
プローブチップアセンブリ構造。図50は、デカル／プローブチップアセンブリ取り付け器の拡大組立図である。取り付け器基部462は、内側プローブスプリングリリーフ領域466を囲んでいるプローブチップ棚464を有する。このプローブチップ棚464には、プローブチップ16,310を正確に受け入れる目的で、一般に一つ以上のプローブチップウエハ位置合わせピン468が配置されている。この取り付け器基部462は、同様に、プローブチップ棚464を囲んでいるデカルリング空隙470を有する。
【０１７８】
マッチングプレート位置合わせホール(matching plate alignment hole) 476を有する上側積層プレート474、または、ステンシル位置合わせホール479を有するデカル切除ステンシル478のいずれかを正確に受け入れる目的で、一般には、一つ以上の積層プレート／ステンシル位置合わせピン472がデカルリング空隙470に配置されている。後述されているように、上側積層プレート474は、プローブチップ16,310に対応性を持つ部材326を接着剤329などによって層状に取り付けるときに使用される。
【０１７９】
デカル切除ステンシル478は、ステンシルテンプレート開口480をさらに有する。デカル切除ステンシル478が、対応性を持つ部材またはデカル326に接着式に取り付けられているプローブチップ310を有するアセンブリの上、取り付け器基部462の上に位置している状態で、ステンシルテンプレート開口480が、一般にはプローブチップ310の外側接着領域に対して位置合わせされ、従って、デカル326の内側領域を切断して除去することによって、プローブチップ16,310の表面へのアクセスが提供される。
【０１８０】
デカルアセンブリのシーケンス。図51は、デカルプローブチップアセンブリの工程のフローチャートである。完成したプローブチップ310（持ち上がって（402）めっきされている（404））が、積層取り付け器460の下側プレート462上に、下向きに配置され（492）、この場合、取り付け器はプローブチップ310を接着領域の下のみを支持する。空隙466は、スプリング61を保護する目的で設けられている。プローブチップ310は、取り付け器基部462上の位置合わせピン468に位置合わせされる。
【０１８１】
次いで、接着シート329（図43）（プローブチップ16,310上の望ましい接着領域の形状にあらかじめ切断されていることが好ましい）が、プローブチップ16,310の周辺部に貼られる（494）。接着シート329は、プローブチップ16,310上の形状に位置合わせされた後、一般には熱い鉄(hot iron)によって貼り付けられる。アセンブリ300の一つの実施例においては、接着シート329は、Bステージ接着シート329である。
【０１８２】
次いで、指定の張力にあらかじめ張った状態でデカルリング328に取り付けられている対応性を持つ部材またはデカル326が、取り付け器462上、接着剤329の上に配置される（496）。積層取り付け器460のいくつかの実施例においては、デカル326のリング側は、取り付け器460の中でリング側が上の状態に配置される。積層取り付け器460の代替実施例においては、デカル326のリング側は、取り付け器460の中でリング側が下の状態に配置される。デカルリング328は、位置合わせピン472を使用して取り付け器462に位置合わせされる。
【０１８３】
次いで、取り付け器上側プレート474が、デカル326の上に配置される（498）。このプレートは、取り付け器基部462の所定の位置に位置合わせピン472を介して保持され、デカル326を接着シート329に押し付ける。
【０１８４】
次いで、アセンブリ取り付け器460を使用して接着剤329を硬化させる。この手順は、一般には、アセンブリ460をオーブンに入れるステップ500と、取り付け器上側プレート474に重りまたはその他の圧縮力をかけるステップ502と、ベイクして接着剤329を硬化させるステップ504と、オーブンから重りとアセンブリ460とを取り除くステップ506とを有する。
【０１８５】
対応性を持つデカル326の内側部分を除去する手順には、デカル326の上にデカル切除テンプレート478を配置するステップ508が含まれる。デカル切除テンプレート478は、取り付け器の下側プレート上の位置合わせピン472に位置合わせされる。デカル326の内側部分、すなわち接着領域319の内側が、ナイフによって分離または切除される（510）。
【０１８６】
インターポーザーの構造。図52は、上側インターポーザー344または下側インターポーザー348など、インターポーザー構造520の部分断面図である。
【０１８７】
インターポーザースプリング521（フォトリソグラフィによって形成されたプローブスプリング521など）は、複数の標準化された接続部を提供する目的で、一般に、インターポーザーグリッドアレイ内に配置されている。例えば、図43に示されている上側インターポーザー344においては、インターポーザースプリング521は、マザーボード304とZブロック342との間の接続を提供している。同様に、図43に示されている下側インターポーザー348においては、インターポーザースプリング521は、Zブロック342とプローブチップ16,310との間の接続を提供している。
【０１８８】
インターポーザービア524は、第一面523aから基板522を貫いて第二面523bまで延在する。インターポーザービア524は、インターポーザー520,344,348の製造歩留まりを高めること、および／または、特にパワートレースの導電性を高めることなどを目的として、冗長なビアの対に配置されていることが好ましい。
【０１８９】
対向する面523a,523bは、一般には、引き離し層526（例えば、チタンを有する）と、複合層530,532（一般には固有の応力レベルが異なる複数の導電層を有する）とから成る。インターポーザービア524（例えば、CuWまたは金によって満たされている）は、中央基板522（一般にはセラミック）を貫いて延在しており、引き離し層526の間の導電接続を提供している。複合層530,532は、一般にはMoCrを有し、この層には、インターポーザープローブスプリング521がパターニングされており、後から引き離し領域528内で持ち上がる。
【０１９０】
複合層530,532の上には、シード層534（例えば、厚さ0.5〜1 μmの金の層）が形成されていることが好ましい。スプリングフィンガー532の少なくとも先端には、耐磨耗性および／または信頼性の高い接触を提供するなどの目的で、制御可能な方法で先端コーティング540（例えば、ロジウムまたはパラジウム合金）が形成されている。トレース536は、一般には銅を有し、抵抗を小さくするなどを目的として、図示されているように構造520の上へのめっきによって選択的に形成される。さらに、一般には、スプリングフィンガー持ち上がり領域を画成する目的で、図示されているように、ポリイミドPMID層538が構造520上に形成される。フィンガー521のシート抵抗が低減するように、厚い金の層534は、持ち上がったフィンガー521上に残る。
【０１９１】
図53は、インターポーザー520の平面配置図550である。スプリングセットアレイ552は、インターポーザー基板522の内側接触子領域554の中に配置されており、複数のマルチフィンガーセット560を有する。このマルチフィンガーセットは、図52および図54に見られるように、複数のフィンガースプリング521（図52、図54）と、複数の冗長型インターポーザービア524とによって、接続の冗長性を提供することが好ましい。インターポーザー基板522の周辺部付近には、外側支持領域556が存在している。画成されているソー境界558の中には、インターポーザー基板522の内側接触子領域554が存在している。
【０１９２】
図54は、インターポーザー520の一部の詳細な配置図562である。インターポーザー基板上には、マルチフィンガーセット560がピッチ566で配置されていることが好ましく、このピッチは、マザーボード304上の対応する接続部のピッチに一致していることが好ましい。マルチフィンガーセット560のそれぞれは、共通の導電領域564を有し、この領域から複数の冗長型スプリングフィンガー521が形成されて、持ち上がり領域528の上に基板522から延在する。複数の冗長型インターポーザービア524は、共通の導電領域564に電気的に接続されており、例えば、第一面523aから反対の面523b（図52）までなど、インターポーザー基板522を貫いて延在する。図54に示されているインターポーザー520においては、マルチフィンガーセット560のそれぞれは、四本の冗長型フィンガー521と四本の冗長型インターポーザービア524とを有する。代替のインターポーザー520においては、例えば、二本または三本のフィンガー521および／またはインターポーザービア524など、任意の数の冗長型フィンガー521および／またはインターポーザービア524を設けることができる。図54に示されているマルチフィンガーセット560は、一様にクローバーまたは十字の形状に配置されているが、様々な幾何学形状を好適に使用することができる。
【０１９３】
インターポーザー520のいくつかの実施例は、組み込み型キャパシタ576を有し、この厚さは、一般にインターポーザー基板522の厚さよりも小さい。図55は、キャパシタ空隙領域574内にスプリングが存在しないインターポーザー520の一部の平面図570である。図56は、バイパスキャパシタ576が埋め込まれているインターポーザー520の一部の平面図580である。マルチフィンガーセット560は、空白領域572が形成されるように容易に配置または修正され、この領域内にスルーホール空隙または切除領域574が配置されている。図56に見られるように、ビア582（例：骨状ビア(dog bone vias)など）は、マルチフィンガーセット560と埋め込み型キャパシタ576との間の電気的な接触を提供している。骨状ビア582を有する材料は、基板の切断時、レーザーによる影響を受けない。露出したビアの表面は、導電性エポキシまたははんだによるキャパシタ576との接続部に適した面が形成されるように、めっき処理されることが好ましい。
【０１９４】
フィンガーが持ち上がる前に、インターポーザー基板522の片側に接着性テープが貼られる。キャパシタ576が、基板522の反対側523（例：523b）から空隙574内にピックアンドプレイスされ、接着性テープによって所定の位置に一時的に保持される。次いで、キャパシタ576と骨状ビア582との間を完全に接触させる目的で、両端にエポキシが塗布される。エポキシが硬化した後、接着性テープが除去される。次いで、フィンガー521が基板522から持ち上がる。
【０１９５】
インターポーザーの代替の構造および工程。図57は、スプリングが持ち上がる前の代替のデカルインターポーザー構造520bの一部の断面図590である。図58は、スプリングが持ち上がった後の代替のデカルインターポーザー構造520bの一部の断面図620である。
【０１９６】
代替のデカルインターポーザー構造520bは、反対向きのスプリングの対521を有し、このスプリングの対は、基部において結合されており、支持枠610の内側にドラム状に(like a drum)支持されているメンブレン602の開口の縁部に取り付けられている。スプリングの対521は、メンブレン602のホールを貫いて突き出しているメンブレン602の面から離れるように延在する。メンブレン602は、スプリングの対521の位置が一定に保持されるように、枠610の内側に張力がかかった状態で保持されていることが好ましい。
【０１９７】
このインターポーザー構造520bは、ビアを有する基板を必要としないことと、一回のフォトリソグラフィステップによって両側をパターニングできるため製造コストが大幅に低減するという利点を有する。さらに、プローブチップ310のコネクタ側62bに受動構成要素（例えばバイパスキャパシタなど）が実装されており、かつ、プローブチップ310のコネクタ側62bとプリント基板304との間のインタフェースとして機能させる目的に代替インターポーザー520が使用される実施例においては、構成要素がインターポーザー520内に突き出すための開口は、フォトリソグラフィによるステップにおいて容易に形成してメンブレン602をパターニングすることができ、高価なレーザーステップを使用してインターポーザー基板522にホールを形成する必要はない。
【０１９８】
代替インターポーザー520bは、フレキシブルメンブレン602上に懸架されているため、インタフェース面が平らではないアプリケーションにも使用することができる。また、コネクタとしての代替インターポーザー520bの厚さは、わずか数ミクロンとすることができる。また、代替インターポーザー520bはプローブチップ基板310のビアピッチによって制限されないため、コネクタピッチをずっと小さくすることができる。このピッチは、フォトリソグラフィ工程によってスプリングをパターニングできる最小の長さとすることができる。また、相互接続も形成する目的で、持ち上がらない金属部分をメンブレン602上にパターニングすることもできる。支持枠610が金属などの延性材料から作製されている場合には、支持枠610も曲げることができる。これによって、メンブレンインターポーザー520bをあらゆる位相形状に成形することができる。
【０１９９】
図59は、インターポーザーを製造する模範的な工程を示すフローチャートである。厚さ約2000オングストロームの第一引き離し層594（一般にはチタンを有する）が、一般にはシリコン、アルミニウム、セラミック、またはガラスを有する基板592上に、スパッタリングによって形成される（632）。例えば図37および／または図38に見られるものなど、複数の応力層17a〜17nを有し、結果的に下向きの剥離応力を有するMoCr応力サンドイッチ層596が、第一引き離し層594上にスパッタリングによって形成される（634）。第一応力サンドイッチ層596内の複数の応力層17a〜17nは、一般には、下向きの剥離応力を有する固有の応力勾配が生じるように、第一張力層17aと最終圧縮層17nとを有する。
【０２００】
互いに離れる方向に持ち上がるフィンガーの領域を定義するパターンを有する第二層598（一般にはチタンを有する）が、第一応力サンドイッチ層の上に形成される。留意すべき点として、この引き離し層が除去されるフィンガーの領域597が存在する。この領域597は、上側および下側フィンガー521の間の接触領域を形成している。第二引き離し層598は、一般には厚さが約1000オングストロームであり、スパッタリングによって形成され（636）、接続領域597がフィンガー持ち上がり領域528の端部をほぼ定義するように、パターニングされる（638）。次いで、例えば、図37および／または図38に見られるものなど、複数の応力層17a〜17nを有し、結果的に上向きの剥離応力を有する第二MoCr層600が、第二引き離し層598の上にスパッタリングによって形成される（640）。第二応力サンドイッチ層600内の複数の応力層17a〜17nは、一般には、上向きの、すなわち逆方向の剥離応力を有する固有の応力勾配が生じるように、第一圧縮層17aと最終張力層17nとを有する。
【０２０１】
次いで、スプリング521のフィンガーレイアウトを画成するため、フォトレジストがスピンコーティングされる（642）。スプリング521が持ち上がる領域と、ホールがメンブレン内に必要である他の領域（例えば、構成要素が突き出すための領域）とを開く目的で、ウェットまたはドライエッチング工程のいずれかなどによって、第二MoCr層600がエッチングされる（644）。次いで、例えば、第一MoCr層596におけるフィンガー521をさらにアンダーカットする(undercut)一方で、第一引き離し層594は残されて覆うように、第二引き離し層598がエッチングされ（646）、第一MoCr張力応力層596がエッチングされる（648）。
【０２０２】
模範的な厚さ18 &micro;m〜25 &micro;mのポリイミド層602がスピンコーティングされ、持ち上がりウィンドウ(lift window)とフィンガー521の平らな基部領域とが開くように、ウェットエッチング工程によってパターニングされる（650）。次いで、すべてのフィンガー521の間が短絡し、ただし持ち上がりが妨げられないように、シード層604（一般には金を有する）がスパッタリングされてパターニングされる（652）。
【０２０３】
次いで、フィンガー521のみがめっきされるように、陽極処理アルミニウムなどのめっきマスク606がシード層604の上にパターニングされる（654）。めっきマスク606は、基板592が除去された後に曲がらずに耐えることができ、かつフィンガー521を攻撃することなく容易に除去される材料から成る。
【０２０４】
支持リング610（一般にはステンレス鋼を有する）は、デカル支持リングとしての役割りを果たす目的で、ウエハ基板592の外側にエポキシ接着剤608などによって取り付けられる（656）。取り付けられる基板上の領域には、シード層604とめっきマスク606のいずれも含まれていない。プローブスプリングがプリント基板に接触する場合、支持リング用にはステンレス鋼が好ましい材料である。ピンがシリコンデバイスに接触することが要求されるいくつかの実施例においては、支持リングは、シリコンの熱膨張係数に相対的に近い低い熱膨張係数を持つ材料（例えば、モリブデン）から成る。
【０２０５】
次いで、アセンブリに対して、フィンガーを持ち上げるためのエッチングが行われ（658）、これに起因して、層596,600によって画成されているフィンガー521a,521bがそれぞれ反対方向に持ち上がると、メンブレン全体が基板592から剥離する。フィンガーを持ち上げるためのエッチングステップ658では、支持リング610の下に位置する領域においてより長い時間が必要となることがある。
【０２０６】
これに代えて、基板592は、機械的手段または化学的手段によって除去することのできる材料（例えば、アルミニウム）から作製することができる。
【０２０７】
図58に見られるように、持ち上がったフィンガー521a,521b上には、必要に応じて一層以上のめっき層622a,622bが形成されることが好ましい（660）。インターポーザーのいくつかの実施例520bにおいては、めっき層622a,622bは、アンダーコートとしての1〜10 μmのニッケル層と、0.2〜5 μmの接触磨耗層（例えば、ロジウム、パラジウム、パラジウム−コバルト、または金など）とを有する。次いで、めっきマスク606が除去され（662）、その後、露出しているシード層604が除去される（664）。
【０２０８】
デカルインターポーザーアセンブリ300の代替実施例においては、例えば、Circuit Components社（アリゾナ州テンペ）から入手可能なISOCON（登録商標）コネクタなどが、上側インターポーザー344として使用される。ISOCON（登録商標）コネクタでは、一般に電気的な接触を確立するのに大きな力が必要であるが、この必要な力をZブロックとマザーボードプリント基板304との間で達成できるため、上側インターポーザー344用として好適なコスト効果の高い相互接続がしばしば提供される。Zブロック342とプローブチップ16,310との間の接続用には、一般には、要求される接触力が相対的に低いインターポーザーが選択される。
【０２０９】
Zブロックのアーキテクチャ。図60は、Zブロックプリント基板342の平面配置図670である。図61は、Zブロックプリント基板342の一部の詳細図680である。Zブロック342は、Zブロック基板672の対向する面343a,343bの間に延在する複数の電気接続部（例えば、めっき処理済スルーホール674）を有する。強化されたプローブアセンブリ300内での位置合わせを目的として、図60に見られるように、インターポーザー位置合わせピン330と補強リング位置合わせピン350が、Zブロック基板672を貫いて配置されている。図60に示されているZブロック基板672は、Zブロックを保持クリップ352（図43）に位置合わせするための保持クリップくぼみ676も有する。図61に見られるように、複数の電気接続部は、一般には、デバイスのVccおよびVss接続を含む信号接触子サイト682と、システム接地GND接触子サイト684とを有する。図43に示されている模範的なZブロック342においては、高周波システム環境用のインピーダンス整合構造を提供するなどを目的としてインピーダンスとクロストークの性能を向上させるために、各信号682のめっき処理済スルーホール674は、四個の接地684のめっき処理済スルーホール674によって囲まれている。
【０２１０】
代替の強化されたプローブアセンブリ。図62は、マザーボードのプリント基板304とZブロックとの間に永久的なインタフェース702を有するZブロックデカルインターポーザーアセンブリ300cの一部の断面図700である。
【０２１１】
図42および図43に見られるような、上側インタフェース308（図40）がインターポーザー344を有するZブロックデカルインターポーザーアセンブリ300bとは対照的に、Zブロックデカルインターポーザーアセンブリ300cにおける上側インタフェース308は、Zブロック342をマザーボード304に固定することを目的とする永久的なインタフェース702（例えば、はんだボールアレイ756、異方性導電膜、または導電ピン）を有する。
【０２１２】
Zブロックデカルインターポーザーアセンブリ300cのいくつかの実施例においては、マザーボード304と下側補強リング346との間に位置するシム827（図72）によって、平面性調整機能が提供されている。プローブの力は、下側補強リング346によってではなく、Zブロック342とマザーボード304との間に位置する上側インタフェース接続部702によって支持されている。Zブロックデカルインターポーザーアセンブリ300cでは、Z軸の変換と平面性の対応性の両方が提供され、その一方で、相対的に安価な永久的上側インタフェース702が提供され、上側インターポーザー344のコストが削減される。
【０２１３】
図63は、テスター側スプリング64a〜64nを有するプローブチップ16,310を有するZブロックデカルインターポーザー300dの一部の断面図である。下側インタフェース312（図40）がインターポーザー348を有するZブロックデカルインターポーザーアセンブリ300cとは対照的に、Zブロックデカルインターポーザーアセンブリ300dにおける下側インタフェース308は、プローブチップ16,310の上面311b上に、Zブロック342に直接的に接触するスプリング接続部64a〜64nを有する。
【０２１４】
Zブロックデカルインターポーザーアセンブリ300dのいくつかの実施例においては、プローブチップ16,310の上面311b上のスプリング接続部64a〜64nは、冗長型スプリング64a〜64nである。図63に示されているZブロック342は、プローブチップ16,310上に実装されるバイパスキャパシタ724のための空間を提供する空隙722を有することが好ましく、この空隙は、一般にはフライス加工によって形成される。
【０２１５】
Zブロックデカルインターポーザーアセンブリ300dでは、Zブロックデカルインターポーザーアセンブリ300cと類似する方式において、マザーボード304とプローブリング346との間に位置しているシム827によって、または差動ねじアセンブリ824（図73）などの他の平面性調整機構のいずれかによって、平面性調整手段324が提供される。このZブロックデカルインターポーザーアセンブリ300dでは、Z軸方向の変換と平面性の対応性の両方が提供され、その一方で、下側インターポーザー348のコストが削減される。このZブロックデカルインターポーザーアセンブリ300dも、Zブロックの空隙722内に位置するバイパスキャパシタ724を有し、この空隙は、インターポーザーの切除領域574（図55、図56）（一般にはレーザー切断によって形成される）よりも一般には低コストである。
【０２１６】
図64は、はんだボールアレイ756（図65）を有するピンブロック742を有するプローブカードアセンブリ300eの一部の断面図740である。図65は、はんだボールアレイ756を有するピンブロックの詳細な線図750である。プローブカードアセンブリ300eにおいては、上側インタフェース308（図40）は、ピングリッドアレイ745を有し、下側インタフェース312（図40）は、はんだボールアレイ756を有し、プローブチップ310は、下面311a上に位置している片側スプリング61a〜61nを有する。ZIF作動テンプレート743は、金属ピンブロック742とマザーボード304との間に位置している。システムの平面性は、三つの差動ねじアセンブリ745などによって提供されることが好ましい。
【０２１７】
ピンブロック742は、複数の誘電体ホール746を有し、ピンコネクタ744のアレイ745がこのホールを貫いて延在する。ピンテンプレート748,752は、一般には、KAPTON（登録商標）から成り、ピンブロック742の対向する面上に位置している。ホール746内の接地接触子758は、一本以上のピン744とピンブロック742との間の接地接続を提供する。ピングリッドアレイ745は、マザーボード304におけるピンソケットアレイ755に電気的に接触している。
【０２１８】
図66は、ピンブロック742を有するプローブカードアセンブリ300fの一部の断面図760であり、このアセンブリにおいては、プローブチップカード16,310が裏側スプリング64a〜64nを有する。図67は、プローブチップカード16,310が裏側スプリング64a〜64nを有する、ピンブロック742の一部の詳細な線図770である。ピンブロック742は、複数の誘電体ホール746を有し、ピンコネクタ744のアレイ745がこのホールを貫いて延在する。ピングリッドアレイ745は、マザーボード304を貫いて延在しており、マザーボード304とピンブロック742との間の機械的結合と電気的接続の両方ははんだジョイント762によって提供されている。プローブチップ16,310は、撓める状態で対応性を持つ部材またはデカル326によってアセンブリから懸架されており、その一方で、上側スプリング64a〜64nは対応性を持つ電気的インタフェース312（図40）を提供している。従って、プローブチップ16,310は、ピンブロック742に対して可動であり、プローブカードアセンブリ300fに対応性を提供する。
【０２１９】
図67、図69、および図71に見られるように、一つ以上のキャパシタ724（例えばバイパスキャパシタ724）は、目的のプロービング環境に基づいて、ピンブロック742上に配置することができる。
【０２２０】
図68は、ピンブロック742を有するプローブカードアセンブリ300gの一部の断面図780であり、このアセンブリはプレスばめピン接続部782を有し、プローブチップカード16,310が裏側スプリング64a〜64nを有する。図69は、ピンブロック742の詳細な線図790であり、このアセンブリはプレスばめピン接続部782を有し、プローブチップカード16,310が裏側スプリング64a〜64nを有する。ピングリッドアレイ745は、マザーボード304を貫いて延在しており、マザーボード304とピンブロック742との間の機械的結合と電気的接続の両方はプレスばめピン接続部782によって提供されている。プローブチップ16,310は、撓める状態で対応性を持つ部材またはデカル326によってアセンブリから懸架されており、その一方で、上側スプリング64a〜64nは対応性を持つ電気的インタフェース312（図40）を提供している。従って、プローブチップ16,310は、ピンブロック742に対して可動であり、プローブカードアセンブリ300gに対応性を提供する。
【０２２１】
図70は、SMTはんだと上側インターポーザー344とを有するピンブロック742を有するプローブカードアセンブリ300hの一部の断面図である。図71は、SMTはんだと上側インターポーザーとを有するピンブロック742の詳細な線図である。
【０２２２】
対応性を持つ保持器型のプローブカードアセンブリの平面性調整機構。上述されているように、デカルインターポーザーアセンブリ300の多くの実施例は、平面性調整機構324を有する。図72は、平面性調整機構324を有するZブロックデカルインターポーザーアセンブリ300iの一部の断面図であり、この調整機構は、マザーボードプリント基板304の下面305aにシムプレート825と取り付けねじ823とによって取り付けられている一つ以上のシム827を有する。マザーボードプリント基板304の周辺部付近の複数の位置に一つ以上のシム827を使用することによって、プローブリング284（図39）に対するインターポーザーアセンブリ300i全体の平面性を調整することができる。
【０２２３】
図73は、平面性調整機構324を有するZブロックデカルインターポーザーアセンブリ300の拡大側面組立図830であり、この調整機構324は、複数の差動ねじアセンブリ824と複数のショルダーボルトアセンブリ832とを有する。図74は、平面性調整機構を有するZブロックデカルインターポーザーアセンブリ300の拡大透視組立図850である。図75は、複数の差動ねじアセンブリ824を有する平面性調整機構324を有するZブロックデカルインターポーザーアセンブリ300の一部の断面図である。複数の差動ねじアセンブリ824は、図75に見られるようにアセンブリ824の先端部（例：プランジャ）によって平面が容易に定義されるように、一般には三つのアセンブリ824を有する。図74に見られるように、マザーボードプリント基板304は、複数の締結具322によって上側補強プレート302に固定的に取り付けられている。差動ねじアセンブリ824は、下側補強リング346から上側補強リング302まで延在している。従って、この差動ねじアセンブリ824を調整することによって、下側補強リング346とアセンブリ300iの上側部分871（図75）との間の平面性が調整される。
【０２２４】
図73に見られるように、差動ねじアセンブリ824は、プランジャ826と、差動ねじ828と、薄ナット830とを有する。図75に見られるように、プランジャ826の先端部872は、マザーボードプリント基板304内に画成されているマッチングスロット827内に回転式に固定されている。差動ねじ828は、プランジャ826とねじ式に係合しており（874）、かつ、上側補強リング302ともねじ式に係合している（876）。図75に示されているねじ界面874,876は、異なる回転ピッチ（すなわち、ねじ山間隔(thread gage)）を有し、従って、差動ねじ828を回転させることによってプランジャ826が軸方向に動き（878）、これによって下側補強リング346とマザーボードプリント基板304との間の隔たり838（図75）が調整される。マザーボードプリント基板304に対するプローブチップの平面性を精密に調整できるように、ピッチ差877によってプランジャの調整878が可能となる。
【０２２５】
図73および図75に見られるように、ショルダーボルトアセンブリ832のそれぞれは、ショルダーボルトねじ834と、対応性を持つOリングまたはスプリングワッシャ836とを有する。上述されているように、差動ねじアセンブリ824を調整すると、下側補強リング346がマザーボード304に対して動く。下側補強リング346はプランジャ826の先端部872と連動的に取り付けられており、その一方で、ショルダーボルトねじ834と、対応性を持つOリングまたはスプリングワッシャ836とによって補強リング346がプランジャ826に接触した状態に維持されているため、マザーボード304に対する下側補強リング346の平面性、すなわち隔たり838が調整可能である。
【０２２６】
高性能スプリング接触子パッケージ。図76は、集積回路44用の高性能スプリングパッケージ902aの一部の断面図900である。図77は、多層配線924をさらに有する、集積回路44用の代替の高性能スプリングパッケージ902bの一部の断面図920である。図78は、集積回路44用の高性能スプリングパッケージ902の上側図940である。
【０２２７】
図76に見られるように、パッケージ基板903は、第一面906aと第二面906bとを有する第一基板904を有し、プローブスプリング61は、第一面906a上に位置しており、第一面906aから第二面906bまで延在する電気接続部908（例：めっき処理済スルーホール）まで延在する。図77に見られるように、パッケージ基板903は、第一基板904の第一面906a上に位置している追加の配線層922をさらに有することができ、この場合、プローブスプリング61は、この配線層922の外面923a上に位置しており、多層配線924によって電気接続部908に接続されている。
【０２２８】
高性能スプリングパッケージ902は、単一のICまたはMCMパッケージの場合など、基板903上のスプリング61を利用してパッケージを構築するための構造を有する。極小ピッチ（例：10〜50 μ）の極めて小型のプローブスプリングのアレイを作製することに加えて、低い製造コストおよび良好に制御された均一性が達成されるように、プローブ先端61は、薄膜またはICまたはMEMSベースの工程方式を使用して基板903上に作製される。
【０２２９】
プローブスプリング61は、第一基板904（図76）の第一面906a上、または、多層配線層924の外面923a上のいずれかに、上述されているように薄膜またはICまたはMEMSベースの工程方式を使用して作製される。プローブスプリング61からの信号は、接続されている集積回路44から、好ましくは多層配線924を使用して送られる。パッケージ902a,902bの反対側906bは、電気接触子910を有し、これは例えば、一般には1.0 mmなどのアレイピッチでの一般的なマイクロボールグリッドはんだアレイパッド918（図76）か、または、一般にはプリント基板912a,912bのホール936にはんだ付け可能であるブレイズドオンピン(braised on pin)またはパッケージピン928を有する接触子のいずれかである。従って、パッケージ902a,902bは、最終製品934などのプリント基板912a,912bに電気接触子910を通じて接続することができる。
【０２３０】
一枚の基板ウエハ（複数の高性能スプリングパッケージ902を有することができる）を、第一基板ウエハ904上に構築することができ、これによってコスト効果の高い製造が得られる。表面積の小さなスプリングプローブ基板904の場合、一般には、一枚のウエハ92（図13）から、いくつかのスプリングプローブ接触子パッケージを作製することができる。例えば、標準的な4 inchの丸型開始ウエハ上に、24個ものサイトを確立することができる。
【０２３１】
図78に見られるように、基板アセンブリ902上に位置しているマイクロBGAパッド944のアレイ942は、標準のピッチ（例：0.5mm、1mm、または1.27mmのピッチなど）で配置されていることが好ましい。図76および図77に見られるように、高性能スプリングパッケージ902は、一般には高周波パワーデカップリングにおいて役立てる目的で、キャパシタ932をさらに有することができる。キャパシタ932は、基板904の面906a,906bのいずれかに実装されるか、または、基板904内、一般には基準面と、基板904の未使用トレース領域上に形成されている平面との間に、例えば平行板キャパシタ932として形成することができる。第一基板904がシリコンから成る実施例の場合、シリコン基板904の中に内蔵キャパシタ932が形成されることが好ましく、このキャパシタは、一般には、集積回路の製造手法を使用しての、金属−誘電体−金属の構造か、金属−誘電体−高濃度ドーピングされた半導体、またはp−n接合を有する。第一基板904が非半導体材料から成る実施例の場合、金属−誘電体−金属構造のキャパシタが、集積回路製造手法を使用して基板904の上または中に作製されることが好ましい。基板903が導電性材料または半導体材料（例えばドーピングされたシリコン）から成る実施例の場合には、製造工程は、図38に関して先に説明されているプローブチップの変形と類似して変更される。この場合の変更としては、プローブチップ基板の製造の場合のように、基板面上と、基板を貫いて延在するビアの壁とに、電気絶縁性膜（例：酸化物）を蒸着または形成することが含まれる。
【０２３２】
上述されているように、プローブカードパッケージ902の構造では、プローブ先端61の間の電気的距離が非常に短く、かつ、インピーダンスが制御された環境が形成される。これによって、高性能スプリングパッケージ902を高周波アプリケーションに使用することが可能になる。図76に示されているように、高性能スプリングパッケージ902では、ピン916を囲む接地経路を形成することによって、遮蔽された高周波ピン916へのアクセスが提供される。図77に見られるように、接地は、スプリング61の下の層924内の配線トレース938によって提供されている。さらに、スプリングプローブ基板903は、超高周波アプリケーション用に修正されることが好ましい。
【０２３３】
基板903の片面または両面上のトレースがインピーダンス制御される必要のある実施例の場合、基板の中のトレースの上、トレースの下、またはトレースの上下に一つ以上の導電基準面を追加することができる。基板903には、一つまたは二つの基準面に接続されている交互接地基準トレースを含めることもでき、これによって、遮蔽された同軸伝送ライン環境が効果的に形成される。第一基板904は、一般にはセラミック材料を有するが、層状基板922は、例えば、有機材料または無機材料などの誘電体材料の中に導電トレースを有する。その他のいくつかの実施例の場合、図37Bに示されており上述されているビアを構築することによって、基板903内の導電ビアまたはスルーホールに、インピーダンスが制御された環境を形成することができる。このようなビアには、誘電体膜によってコアの電気導体から隔てられている接地面が設けられている。
【０２３４】
高性能スプリングパッケージの利点。上述されているように、スプリング61,412を作製する目的に、MEMSまたはIC工程方式を使用することができる。高性能スプリングパッケージ902は、「チップファースト」手法および／またはBBULパッケージの利点のすべてを有し、その一方で、デバイスIC 44を交換することもできる。IC 44を取り付ける前に高性能スプリングパッケージ902をテストすることができ、これによって、一つのパッケージ902に一つまたは複数のIC 44を配置するときのコストおよびリスクが大幅に減少する。
【０２３５】
スルーホール908を有する基板構造は、高密度相互接続（HDI）の機能を提供する目的で、複数の電気配線層が上に構築されていることが好ましい。この場合のHDIの機能としては、1)フリップチップパッケージまたはワイヤボンドパッケージにおいて達成可能であるよりもI／O接続の密度がずっと高いこと、2)より高い相互接続性能をIC上で達成できること、3)パッケージがより薄いこと、があげられる。
【０２３６】
このスプリングベースのパッケージ902では、多層配線トレースに対してほぼ平らにスプリングが押されることにより、パワーおよび信号インダクタンスが低く維持される。スプリングの真下の配線は、国際公開第09623号パンフレットに記載されているように、制御されたインピーダンスが維持されるように構築することができる。基板を貫く距離は、極めて短く維持することができ、セラミック基板904ではRF周波数動作がサポートされる。
【０２３７】
高性能スプリングパッケージ902は、高価なIC 44をパッケージ902に装着する前にテストするなどの目的で、「テストパッケージ」として使用することができる。高性能スプリングパッケージ902のいくつかの実施例は、プローブカードの実施例の場合について上述されているものに類似する、デカップリングとインピーダンス制御に関する特徴を有する。プローブスプリング61と、IC 44上の電気接触パッドとの間に永久的な接続が望まれる場合には、テストを行って良好なチップであることが確認された後、パッケージングに使用されている従来の結合手法（例えば、接触パッドにおけるはんだのリフロー、または接着剤による）を使用して、永久的な接続を行うことができる。
【０２３８】
図76に見られるように、高性能スプリングパッケージ902は、集積回路デバイスをパッケージに接触した状態に保持する手段、例えば、基板903を貫いて画成されている真空引き込みポート905、および／または、一時的な蓋またはプッシュダウンプランジャ909、をさらに有することができる。
【０２３９】
高性能スプリングパッケージ902は、無線周波数において個々のIC 44をテストするための効果的なデバッギングツールであり、この場合、パッケージ902の負荷は、パッケージング後の最終的なICの性能に影響する。従って、高性能スプリングパッケージ902を使用することは、MCMパッケージにおいて使用される新しい高性能デバイスのタイムトゥーマーケット特性(time-to-market characterization)を短縮するうえで役立ち、なぜなら、実負荷テストに合格するまで集積回路デバイス44を最終パッケージ902に装着する必要がないためである。このテストパッケージでは、一つ以上の無線信号と数百または数千のデジタル信号とを混合する手段も提供される。高性能スプリングパッケージ902では、テストボリュームおよび／または製造ボリュームが多いとき、類似する周波数能力を有するBBUL手法と比較して、パッケージコストが大幅に低減する。
【０２４０】
クイックターン型のプローブアセンブリ。図83は、プローブアセンブリのクイックターン製造工程960のフローチャートである。上述されているように、プローブカードアセンブリ60、強化されたプローブカードアセンブリ300、および高性能スプリングパッケージ902の多数の実施例は、一般に、標準化された構成要素を相当に有し、このような構成要素は、ウエハ92上の一つ以上のデバイス44との接続を目的として容易に再利用できる
図83に示されているプローブアセンブリ60,300は、マスタースライス構造962を有し、この構造は、マザーボード基板304（図40）などの標準化された部分と、少なくとも一つの中間コネクタ306と、プローブチップ310の標準化された部分とを有する。プローブチップ310の標準化された部分には、一般には、プローブチップ基板とコネクタ面電気接続部とが含まれており、一般には、プローブチップ基板310のコネクタ面62bからプローブ面62aまで延在する標準化された電気接続部を含めることもできる。理解すべき点として、中間コネクタは、インターポーザーおよび／またはZブロックなどの一つ以上の構成要素を含むことができる。
【０２４１】
図83に見られるように、クイックターン工程960、すなわち、ウエハ上の少なくとも一つのデバイスと接続するためのプローブアセンブリを製造する方法は、一般には、マスタースライス962を構築するステップを有し、当該ステップが、
下面および上面と、前記上面から前記下面まで延在する複数の電気導体とを有するマザーボード基板304を作製するステップ964と、
上側インタフェースと下側インタフェースとを有する少なくとも一つの中間コネクタ306を作製するステップ966であって、前記上面が、前記マザーボード基板304の前記下面の近くに配置可能であり、前記中間コネクタ306が、前記マザーボード基板304の前記下面上の前記電気導体のそれぞれに対応する、前記上側インタフェースと前記下側インタフェースとの間の少なくとも一つの導電接続部を有する、前記ステップ966と、
コネクタ面62bと、前記コネクタ面62bの反対のプローブ面62aと、固定レイアウトに配置されてる前記コネクタ面上の複数の接触子と、を有するプローブチップ基板を設計するステップ968であって、前記コネクタ面62bが、前記中間コネクタ306の前記下面の近くに配置可能である、前記ステップ968と、
を有する。
【０２４２】
図83に示されているクイックターン工程960は、次いで、ウエハ92上の前記少なくとも一つのデバイス44の相互接続仕様972を受け取るステップであって、前記相互接続仕様972がデバイス44の相互接続位置を有する、前記ステップを含む。
【０２４３】
次いで、ステップ974において、標準化されている情報968と、受け取った、すなわちカスタマイズされた情報970の両方に基づいて、プローブチップ基板310が作製され、この場合に、プローブチップ基板は、ウエハ92上の相互接続位置972に対応する複数のスプリングプローブ接触子先端412（例えば図40に見られるもの）をプローブ面62a上に有し、スプリングプローブ接触子先端のそれぞれが、コネクタ面62a上の少なくとも一つの接触子に電気的に接続されている。
【０２４４】
システムの利点。上述されているように、プローブカードアセンブリ60、強化されたプローブカードアセンブリ300、インターポーザー構造520,520b、および高性能スプリングパッケージ902は、従来のプローブおよびパッケージ技術に優るいくつかの利点を持つ。
【０２４５】
例えば、プローブカードアセンブリ60、強化されたプローブカードアセンブリ300、インターポーザー構造520,520b、および高性能パッケージ902の多数の実施例は、フォトリソグラフィによってパターニングされるスプリング61,412,521を有し、一般には、応力金属膜ロット工程によって作製され、この工程は、機械的工程またはMEMSベースの工程のいずれよりも本質的にコストが低い。スプリングは、三次元構造が形成される二次元工程方式を使用することによって形成される。対照的に、他の従来のスプリング工程では、三次元のスプリングを形成するための追加の工程ステップが必要となる。代替の工程実施例においては、スプリングは、めっき層の間の差応力勾配を形成するための二次元のめっき処理方式を使用することによって形成され、この勾配によって三次元構造が形成される。
【０２４６】
本文書に説明されているアセンブリ手法では、フォトリソグラフィなどのIC工程手法によって各基板上にすべてロット製造される応力金属プローブ要素、すなわちスプリングを有する構成要素または基板が使用されている。その結果として、この工程では、現在使用されているいかなる技術によっても製造できない、極めて短く（例：長さ100〜200ミクロン、幅10〜20ミクロン）、かつ超微細なピッチ（例：10〜50ミクロン）のプローブ要素のアレイを使用するプローブカードアセンブリおよびパッケージを製造することができる。さらに理解すべき点として、本文書に開示されているアセンブリおよびパッケージング手法の用途は、本文書に提示されている技術を使用して、または現在利用可能な任意の他の方法によって製造できる、より大きな寸法とより広いピッチとを有するプローブ要素のアレイを有する基板または構成要素にも適用可能である。
【０２４７】
さらに、プローブアーキテクチャは、一般には、他方の側に直接接続するためのスルーホールを有する基板を有し、このアーキテクチャにおいては、スプリングの配置と、ホールからスプリングまでの経路接続の両方が、フォトリソグラフィによる方法によって画成され、これによって、より単純な開始材料を使用することと、工程時間を短縮することとが可能となる。
【０２４８】
さらに、接続対象である様々なデバイス44およびウエハ92用として、プローブカード60,300および／またはパッケージアセンブリ902の大部分を実施することができるように、開示されているプローブおよびパッケージアーキテクチャ60,300,902は、標準化されたマスタースライス962を使用することによって、再利用可能な構成要素、すなわち標準構成要素を有することが好ましい。マスタースライス962は、特定の相互接続仕様972に容易に合致し、これによって、特定の顧客に対して必要な「総所有コスト」が減少する。
【０２４９】
上述されているように、プローブカードアセンブリ60、強化されたプローブカードアセンブリ300、インターポーザー構造520,520b、および高性能パッケージ902は、一つ以上の基板を有し、この基板は、セラミック、ガラスまたは石英、シリコン、有機基板(organic board)、および／または多層セラミックなど、様々な開始材料を要件に応じて使用して構築することができる。アセンブリ基板は、配線および性能の向上などを目的として、多層金属層をさらに有することができる。
【０２５０】
さらに、プローブカードアセンブリ60、強化されたプローブカードアセンブリ300、インターポーザー構造520,520b、および高性能パッケージ902は、プローブ61,412を保護する、デバイス44および／またはウエハ92を保護する、または固定式ウエハレベルカートリッジまたはカセットアプリケーションにおけるパッドのスクラブ(pad scrub)の量を制御するなどを目的として、これらの任意の基板上に支持棒(stand off)をさらに有することができる。支持棒は、インターポーザー520,520bから延在するスプリングを保護するなどを目的として、プローブチップ16,310のコネクタ側62bにも適用することができる。
【０２５１】
開示されているプローブカードアセンブリシステムと、改良された非平面スプリングプローブと、製造方法は、本文書においては、集積回路テストプローブ、プローブカード、および／またはパッケージとの関連において説明されているが、このシステムおよび手法は、電子構成要素または電子デバイス、バーンインデバイス、MEMSデバイス、またはこれらの任意の組み合わせにおける基板と集積回路との間の相互接続など、必要に応じて他のデバイスと一緒に実施することができる。
【０２５２】
さらに、本文書に開示されているアセンブリ構造および方法を、シリコンおよびIII−V半導体デバイスの両方、液晶ディスプレイパネル、固体センサーアレイ（例えば、バイオセンサー、環境センサー、表面弾性波デバイスセンサーなど）など、様々な小型集積固体回路のテスト、バーンイン、またはパッケージングを目的として使用できることは、本発明の範囲内である。
【０２５３】
従って、本発明は、特定の好ましい実施例を参照しながら詳細に説明されているが、本発明が属する分野における通常の技術を有する者には、添付されている請求項の精神および範囲から逸脱することなく、様々な変更および改良を行えることが理解されるであろう。
【図面の簡単な説明】
【０２５４】
【図１】フォトリソグラフィによってパターニングされたスプリングの直線状アレイの平面図であり、基板から離れる前の図である。
【図２】フォトリソグラフィによってパターニングされたスプリングの直線状アレイの透視図であり、基板から離れた後の図である。
【図３】第一有効半径および高さを有する、フォトリソグラフィによってパターニングされた第一の短いスプリングの側面図であり、基板から離れた後の図である。
【図４】第二有効半径および高さを有する、フォトリソグラフィによってパターニングされた第二の長いスプリングの側面図であり、基板から離れた後の図である。
【図５】交互配置型スプリング先端パターンを有する、フォトリソグラフィによる対向するスプリングの透視図であり、基板から離れる前の図である。
【図６】交互配置型スプリング先端パターンを有する、フォトリソグラフィによる対向するスプリングの透視図であり、基板から離れた後の図である。
【図７】フォトリソグラフィによる、対向する対の交互配置型複数ポイント型プローブスプリングの上面図であり、集積回路デバイス上の一本のトレースに接触している状態の図である。
【図８】フォトリソグラフィによる対向する単一ポイント型プローブスプリングの平面図であり、基板から離れる前の図である。
【図９】フォトリソグラフィによる、平行かつ対向する単一ポイント型プローブスプリングの上面図であり、基板から離れた後、集積回路デバイス上の一つのパッドに接触している状態の図である。
【図１０】フォトリソグラフィによるショルダーポイント型プローブスプリングの正面図である。
【図１１】フォトリソグラフィによるショルダーポイント型スプリングの一部断面の側面図であり、集積回路デバイス上のトレースに接触している状態の図である。
【図１２】フォトリソグラフィによる複数ショルダーポイント型プローブスプリングの透視図である。
【図１３】基板の下面上のフォトリソグラフィによる複数のスプリングプローブが基板の上面のフレキシブル接続部に電気的に接続されており、かつ、フレキシブル接続部がプリント基板プローブカードに接続されている、プローブカードアセンブリ、の断面図である。
【図１４】プローブカードアセンブリの一部を拡大した断面図であり、基板およびプリント基板プローブカードにおける段階的なピッチおよびファンアウトを示している。
【図１５】ブリッジ／リーフスプリング懸架型プローブカードアセンブリの第一部分断面図である。
【図１６】ブリッジ／リーフスプリング懸架型プローブカードアセンブリの第二部分断面図であり、テスト対象デバイス（DUT）に接触している状態の図である。
【図１７】ブリッジ／リーフスプリング懸架型プローブカードアセンブリの一部を拡大した組立図である。
【図１８】プローブカード基板に脱着式に接続されている中間ドーターカードを有し、かつ、プローブスプリング基板が脱着式にブリッジ構造に結合されている、ブリッジ／リーフスプリング懸架型プローブカードアセンブリの第一部分断面図である。
【図１９】テスト対象デバイス（DUT）に接触している状態で示されている、ブリッジ／リーフスプリング懸架型プローブカードアセンブリの第二部分断面図である。
【図２０】ワイヤ／スプリング支柱懸架型プローブカードアセンブリの断面図である。
【図２１】プローブカード基板に脱着式に接続されている中間ドーターカードを有し、かつ、プローブスプリング基板がフレキシブルな相互接続部によってブリッジ構造に機械的に結合されかつ電気的に接続されている、ブリッジ／リーフスプリング懸架型プローブカードアセンブリの断面図である。
【図２２】ナノスプリング基板がアレイコネクタによってプローブカード基板に直接接続されている、プローブカードアセンブリの断面図である。
【図２３】ナノスプリング基板がLGAインターポーザーコネクタによってプローブカード基板に接続されている、ワイヤ懸架型プローブカードアセンブリの断面図である。
【図２４】プローブカードとドーターカードとの間に一つ以上のコネクタを有し、かつ、ドーターカードがマイクロボールグリッドはんだアレイによって小面積プローブスプリング基板に取り付けられている、小テスト面積プローブカードアセンブリの断面図である。
【図２５】複数のマイクロボールグリッドアレイ型プローブスプリング接触子チップ基板が上に配置されている基板ウエハの上面図である。
【図２６】ナノスプリング接触子チップの単一ピッチのマイクロボールグリッドアレイの上面図である。
【図２７】複数のプローブ帯状片接触子領域を有するタイル型プローブ帯状片の平面図である。
【図２８】プローブカード支持基板に取り付けられている複数のタイル型プローブ帯状片の下面図である。
【図２９】プローブカード支持基板に取り付けられている複数のタイル型プローブ帯状片の側面図である。
【図３０】複数の集積回路を複数のプローブスプリング接触子によってバーンインボードに一時的に接続することのできる構造の断面図である。
【図３１】スプリングプローブアセンブリのコーティング工程の第一ステップの図であり、このステップにおいては、スプリングプローブアセンブリのプローブ面に保護コーティングが塗布される。
【図３２】スプリングプローブアセンブリのコーティング工程の第二ステップの図であり、このステップにおいては、第二基板に一層のフォトレジスト材料が塗布される。
【図３３】スプリングプローブアセンブリのコーティング工程の第三ステップの図であり、このステップにおいては、コーティングされたスプリングプローブアセンブリが第二基板上のフォトレジスト材料の中に部分的に浸される。
【図３４】スプリングプローブアセンブリのコーティング工程の第四ステップの図であり、このステップにおいては、コーティングされて部分的に浸されているスプリングプローブアセンブリが第二基板から引き上げられる。
【図３５】スプリングプローブアセンブリのコーティング工程の第五ステップの図であり、このステップにおいては、コーティングされて浸されたスプリングプローブアセンブリをエッチングすることによって、フォトレジストに浸されていない基板の部分から保護コーティングが除去される。
【図３６】スプリングプローブアセンブリのコーティング工程の第六ステップの図であり、このステップにおいては、スプリングプローブアセンブリ上のスプリング先端からフォトレジストが除去され、これによって保護コーティングが露出する。
【図３７Ａ】基準面が層状であるスプリングプローブ基板の部分断面図である。
【図３７Ｂ】基板を貫いて延在する遮蔽された同軸伝送ライン環境を有する、代替の超高周波スプリングプローブ基板の部分断面図である。
【図３８】基準面が層状である代替スプリングプローブ基板の部分断面図である。
【図３９】代表的なウエハテストシステムの一部の線図である。
【図４０】強化されたプローブインタフェースアセンブリの線図である。
【図４１】デカルインターポーザーアセンブリの部分断面図である。
【図４２】Zブロックデカルインターポーザーアセンブリの部分断面図である。
【図４３】Zブロックデカルインターポーザーアセンブリの拡大組立図である。
【図４４】フィンガーが持ち上がる前のプローブチップの断面図である。
【図４５】フィンガーが持ち上がり、めっきされた後のプローブチップの断面図である。
【図４６】プローブチップのスプリング側の面の平面図である。
【図４７】プローブチップのスプリング側の面の詳細な部分的配置図である。
【図４８】プローブチップのインターポーザー側の面の平面図である。
【図４９】プローブチップのインターポーザー面の詳細な部分的配置図である。
【図５０】デカル／プローブチップアセンブリ取り付け器の拡大組立図である。
【図５１】デカルプローブチップアセンブリの工程のフローチャートである。
【図５２】インターポーザー構造の部分断面図である。
【図５３】インターポーザーの平面配置図である。
【図５４】インターポーザーの一部の詳細な配置図である。
【図５５】キャパシタ空隙領域内にスプリングが存在しないインターポーザーの一部の平面図である。
【図５６】バイパスキャパシタと骨状ビアが埋め込まれている代替のインターポーザーの一部の平面図である。
【図５７】スプリングが持ち上がる前の代替のデカルインターポーザー構造の一部の断面図である。
【図５８】スプリングが持ち上がった後の代替のデカルインターポーザー構造の一部の断面図である。
【図５９】インターポーザーの模範的な製造工程を示すフローチャートである。
【図６０】Zブロックプリント基板の平面配置図である。
【図６１】Zブロックプリント基板の一部の詳細図である。
【図６２】マザーボードのプリント基板とZブロックとの間に永久的なインタフェースを有するデカルインターポーザーアセンブリの一部の断面図である。
【図６３】永久的なインタフェースを有するデカルインターポーザーアセンブリの一部の断面図である。
【図６４】はんだボールアレイを有するピンブロックを有するプローブカードアセンブリの一部の断面図である。
【図６５】はんだボールアレイを有するピンブロックの一部の詳細な線図である。
【図６６】裏側スプリングを有するピンブロックを有するプローブカードアセンブリの一部の断面図である。
【図６７】裏側スプリングを有するピンブロックの一部の詳細な線図である。
【図６８】裏側スプリングとプレスばめピンとを有するピンブロックを有するプローブカードアセンブリの一部の断面図である。
【図６９】裏側スプリングとプレスばめピンとを有するピンブロックの一部の詳細な線図である。
【図７０】SMTはんだと上側インターポーザーとを有するピンブロックを有するプローブカードアセンブリの一部の断面図である。
【図７１】SMTはんだと上側インターポーザーとを有するピンブロックの一部の詳細な線図である。
【図７２】平面性調整機構を有するZブロックデカルインターポーザーアセンブリの一部の断面図である。
【図７３】平面性調整機構を有するZブロックデカルインターポーザーアセンブリの拡大側面組立図である。
【図７４】平面性調整機構を有するZブロックデカルインターポーザーアセンブリの拡大透視組立図である。
【図７５】差動ねじによる平面調整機構を有するZブロックデカルインターポーザーアセンブリの一部の断面図である。
【図７６】集積回路用の高性能スプリングパッケージの一部の断面図である。
【図７７】集積回路用の代替の高性能スプリングパッケージの一部の断面図である。
【図７８】集積回路用の高性能スプリングパッケージの上側図である。
【図７９】対応性を持つフレキシブルメンブレンに実装されているプローブチップの透視図である。
【図８０】対応性を持つデカルに実装されているプローブチップの透視図である。
【図８１】対応性を持つシートに実装されているプローブチップの透視図である。
【図８２】対応性を持つスクリーンに実装されているプローブチップの透視図である。
【図８３】プローブアセンブリのクイックターン製造工程のフローチャートである。
【符号の説明】
【０２５５】
10,190,432,570,580  平面図
12  直線状アレイ
14,14a〜14n  スプリングプローブ
15  固定領域
16  基板
17a〜17n  金属膜層
18,18a,18b  引き離し領域
20  ピッチ
22,42  透視図
24  スプリング接点
26a,26b  側面図
28a,28b  スプリング長さ
30a,30b  有効スプリング角度
31a,31b  スプリング半径
32a,32b  スプリング高さ
34,34a,34b  交互配置型スプリング
36  交互配置領域
38  ジグザグ状の隙間
40  接触領域
44  集積回路デバイス
46  トレース
47  パッド
48  IC基板
50  ショルダーポイント型スプリング
52  ポイント
54  ショルダー
60,60a,60e,60f  プローブカードアセンブリ
60b,60c  ブリッジ／リーフスプリング懸架型プローブカードアセンブリ
60d  ワイヤ／スプリング支柱懸架型プローブカードアセンブリ
60g  ポゴワイヤ懸架型プローブカードアセンブリ
60h  小テスト面積プローブカードアセンブリ
61a〜61n  スプリングプローブ先端
62a  プローブ面
62b  コネクタ面
64a〜64n  フレキシブル接続部
66a〜66n  ビア（電気接続部）
67  内蔵キャパシタ
68,68b,68c  プリント基板プローブカード
70  フレーム支持構造
72a〜72n  導電接続部
74a〜74n  テストヘッドコネクタ
74a〜74n  ポゴピン接触子
76  テストヘッド
77a〜77n  導電パッド
78  めっき処理済スルーホール（PTH）
78a〜78n  導電経路
79,96a,96b,126a,126b,136,142,146,148,260a,260b,261,340,370,400,590,620,700,740,760,780,900,920  断面図
80  X軸
81  基板ピッチ
82  Y軸
83  接続部ピッチ
84  Z軸
85  パッドピッチ
86  X軸回転
87  プローブカードピッチ
88  Y軸回転
89  プローブカード接続部ピッチ
90  Z軸回転（すなわちθ）位置
91  テストヘッドピッチ
92  テスト対象ウエハ（ダイ）
94  ソー経路
98,99  リーフスプリング
99  羽根
100  ブリッジ構造
102  ブリッジ脚
104  上側ブリッジスペーサ
106  下側ブリッジスペーサ
107  取り付け枠
108  締結具
110  ブリッジ予荷重シム
111  脚開口
112  接着剤
114  下側基板支持器
116  上側基板支持器
118  締結具
119  中央領域
120  緩衝パッド
121  予荷重アセンブリ
122  シム
122  キャリブレーションねじアセンブリ
123  基板ウィンドウ
124,360,830,850  組立図
125  位置合わせマーク
127  周辺部
127  導電性エポキシ
128  ブリッジ脚
130  結合器
132  分離型コネクタ
133a,133b  脱着式の二分割部分
134  ドーターカード
138  鋼線
140  スプリング支柱枠
141  スプリング支柱
143a〜143n  導電パッド
145  減衰材料
147  分離型アレイコネクタ
149  支持部
150  LGAインターポーザーコネクタ
150  ポゴピンインターポーザー
152  ポゴピン
154  ポゴ懸架鋼ワイヤ
160  マイクロボールグリッドはんだアレイ
162  MEG−Array（登録商標）コネクタ
162  エリアアレイコネクタ
163  ドーターカードアクセスホール
164  スペーサ
165  プローブカードアクセスホール
165  ウィンドウ
166  締結具
167  下側ボールグリッドアレイ
168  ナット
169  上側ボールグリッドアレイ
170  シム
172  キャパシタ
174  基板ウエハ
175  表面積
176  幅
178  長さ
180  マイクロボールグリッドアレイ
182,184,186  金属パッドのアレイ
185  位置合わせマーク
192  タイル型プローブ帯状片
194a〜194n  プローブ帯状片接触子領域
196a,196b  プローブ領域
198  プローブ帯状片長さ
200  プローブ帯状片幅
202  タイル型プローブアセンブリ
204  ドーターカード
205  導電ビア
207  アレイ
209a,209b  表面
210  バーンイン構造
212  バーンインボード
214  接触子チップ（NSCC）
216  マイクロボールグリッドアレイ
217  手段
218  ボード真空ポート
220  接触子チップ真空ポート
222  空気シール
224  クランププレート
226  スプリングパッド
230,232,233,234,246,250,404,406,492,494,496,498,500,502,504,506,508,510,632,634,636,638,640,642,644,646,648,650,652,654,656,658,660,662,664,964,966,968,970,974  ステップ
236  第二基板
238  ディッピング支持器
240  フォトレジスト材料
248  フォトレジスト層
259  誘電体領域
260  遮蔽された同軸伝送ライン環境
262  導電性材料
262a,262b,262c,262d  導電基準面
263  誘電体材料
264  層
265  受動構成要素
266a,266b,266d  交互接地基準トレース
266a,266b,266c  ビア
267  絶縁層
268  遮蔽された同軸伝送ライン環境
269  誘電体層
270  トレース
271  キャパシタ構造
273  電気導体
280  ウエハテストシステム
282  チャック
284  リングインサート
286  プローバヘッドプレート
288  プローブインタフェースボード
290  ポゴタワーコネクタ
292  プローバ駆動機構
300,300e,300h  強化されたプローブカードアセンブリ
300a,300b,300c,300d,300f,300g,300i  デカルインターポーザーアセンブリ
302  上側補強プレート
304  マザーボードプリント基板
305a  下面
305b  上面
306  中間コネクタアセンブリ
307  並列接触経路
307  信号トレース
308  上側インタフェース構造
309  スロット（ホール）
310  プローブチップ基板
311a  コネクタ面
311b  上面
312  下側インタフェース構造
319  接着領域
320  電気導体
322  締結具
324  平面性調整ねじ
325  構成要素くぼみ
326  平面性調整器
326  対応性を持つ部材
326a  メンブレン
326b  デカル
326c  シート
326d  スクリーン
328  デカルリング
329  接着剤
330  インターポーザー位置合わせピン
332  リング位置合わせピン
333  位置合わせピン
334  締結具
342  Zブロックプリント基板（垂直変換ブロック）
343a  下面
343b  上面
344  上側インターポーザー
346  下側補強プレート
347  位置合わせホール
347b  上面
348  下側インターポーザー
349a  下面
349b  上面
350  位置合わせピン
351  縁部
352  Zブロック保持クリップアセンブリ
353  ねじ
354  ピン
356  締結具
361a,361b,361c,361d  サブアセンブリ
372  セラミック基板
374  ビア
376  引き離し層
380  複合層
382  導電トレース
384  導電シード層
384,390  ポリイミド（PMID）層
386  引き離し領域
388  接地面
392  ハードマスク層
393  接続構造
394  金属層
396  接触パッド
398  はんだマスク
402  めっき層
412  プローブスプリング
414  ビア
416  ビアの対
417  ビアグリッドアレイ
418  ビア行
420  ビア列
422  プローブスプリンググループ
424  トレース
430,444,550,562,670  配置図
434  接触パッド
436  パッドグリッドアレイ
437  接着領域
438  中央領域
440  デバイス領域
442  プローブチップ上側トレース
445  パッド
445  信号接触子
446  能動接地接触子
448  パワー接触子
450  接地接触子
452  キャパシタ
460  積層取り付け器
462  取り付け器基部
464  プローブチップ棚
466  内側プローブスプリングリリーフ領域
466  空隙
468  プローブチップウエハ位置合わせピン
470  デカルリング空隙
472  積層プレート／ステンシル位置合わせピン
474  上側積層プレート
476  マッチングプレート位置合わせホール
478  デカル切除ステンシル
479  ステンシル位置合わせホール
480  ステンシルテンプレート開口
482  取り付け器ハンドル
520  インターポーザー構造
521,521a,521b  インターポーザースプリング（フィンガー）
522  基板
523a,523b  面
524  インターポーザービア
526  引き離し層
522  基板
523a,523b  面
524  インターポーザービア
526  引き離し層
528フィンガー持ち上がり領域
530,532  複合層
532  スプリングフィンガー
534  シード層
536  トレース
538  ポリイミドPMID層
540  先端コーティング
552  スプリングセットアレイ
554  内側接触子領域
556  外側支持領域
558  ソー境界
560  マルチフィンガーセット
564  導電領域
566  ピッチ
576  キャパシタ
572  空白領域
574  キャパシタ空隙領域
574  切除領域
576  キャパシタ
582  骨状ビア
592  基板
594  引き離し層
596  MoCr応力サンドイッチ層
597  領域
598  第二引き離し層
600  第二MoCr層
602  ポリイミド層
602  メンブレン
604  シード層
606  めっきマスク
608  エポキシ接着剤
610  支持リング
610  支持枠
622a,622b  めっき層
672  Zブロック基板
674  めっき処理済スルーホール
676  保持クリップくぼみ
680  詳細図
682  信号接触子サイト
684  システム接地GND接触子サイト
702  上側インタフェース
722  空隙
724  キャパシタ
742  ピンブロック
743  ZIF作動テンプレート
744  ピンコネクタ
745  ピングリッドアレイ
745  差動ねじアセンブリ
746  誘電体ホール
748,752  ピンテンプレート
750,770  線図
755  ピンソケットアレイ
756  はんだボールアレイ
758  接地接触子
762  はんだジョイント
782  プレスばめピン接続部
806,824  平面性調整ねじ
823  取り付けねじ
824  差動ねじアセンブリ
825  シムプレート
826  プランジャ
827  シム
827  マッチングスロット
828  差動ねじ
830  薄ナット
832  ショルダーボルトアセンブリ
834  ショルダーボルトねじ
836  スプリングワッシャ
837,839  ハンドル
838  隔たり
840  ウィンドウ
871  上側部分
872  プランジャ先端部
874,876  ねじ界面
877  ピッチ差
872  先端部
878  プランジャの調整
902a,902b  高性能スプリングパッケージ
903  パッケージ基板
904  基板
905  真空引き込みポート
906a,906b  面
908  電気接続部（スルーホール）
909  プッシュダウンプランジャ
910  電気接触子
912a,912b  プリント基板
916  ピン
922  配線層
923a  外面
924  多層配線
928  パッケージピン
932  キャパシタ
934  最終製品
938  配線トレース
940  上側図
942  アレイ
944  マイクロBGAパッド
960  プローブアセンブリのクイックターン製造工程
962  マスタースライス
968,970  情報
972  ウエハ
972  相互接続仕様
【図１】
2006507479.tif 000002
【図２】
2006507479.tif 000003
【図３】
2006507479.tif 000004
【図４】
2006507479.tif 000005
【図５】
2006507479.tif 000006
【図６】
2006507479.tif 000007
【図７】
2006507479.tif 000008
【図８】
2006507479.tif 000009
【図９】
2006507479.tif 000010
【図１０】
2006507479.tif 000011
【図１１】
2006507479.tif 000012
【図１２】
2006507479.tif 000013
【図１３】
2006507479.tif 000014
【図１４】
2006507479.tif 000015
【図１５】
2006507479.tif 000016
【図１６】
2006507479.tif 000017
【図１７】
2006507479.tif 000018
【図１８】
2006507479.tif 000019
【図１９】
2006507479.tif 000020
【図２０】
2006507479.tif 000021
【図２１】
2006507479.tif 000022
【図２２】
2006507479.tif 000023
【図２３】
2006507479.tif 000024
【図２４】
2006507479.tif 000025
【図２５】
2006507479.tif 000026
【図２６】
2006507479.tif 000027
【図２７】
2006507479.tif 000028
【図２８】
2006507479.tif 000029
【図２９】
2006507479.tif 000030
【図３０】
2006507479.tif 000031
【図３１】
2006507479.tif 000032
【図３２】
2006507479.tif 000033
【図３３】
2006507479.tif 000034
【図３４】
2006507479.tif 000035
【図３５】
2006507479.tif 000036
【図３６】
2006507479.tif 000037
【図３７Ａ】
2006507479.tif 000038
【図３７Ｂ】
2006507479.tif 000039
【図３８】
2006507479.tif 000040
【図３９】
2006507479.tif 000041
【図４０】
2006507479.tif 000042
【図４１】
2006507479.tif 000043
【図４２】
2006507479.tif 000044
【図４３】
2006507479.tif 000045
【図４４】
2006507479.tif 000046
【図４５】
2006507479.tif 000047
【図４６】
2006507479.tif 000048
【図４７】
2006507479.tif 000049
【図４８】
2006507479.tif 000050
【図４９】
2006507479.tif 000051
【図５０】
2006507479.tif 000052
【図５１】
2006507479.tif 000053
【図５２】
2006507479.tif 000054
【図５３】
2006507479.tif 000055
【図５４】
2006507479.tif 000056
【図５５】
2006507479.tif 000057
【図５６】
2006507479.tif 000058
【図５７】
2006507479.tif 000059
【図５８】
2006507479.tif 000060
【図５９】
2006507479.tif 000061
【図６０】
2006507479.tif 000062
【図６１】
2006507479.tif 000063
【図６２】
2006507479.tif 000064
【図６３】
2006507479.tif 000065
【図６４】
2006507479.tif 000066
【図６５】
2006507479.tif 000067
【図６６】
2006507479.tif 000068
【図６７】
2006507479.tif 000069
【図６８】
2006507479.tif 000070
【図６９】
2006507479.tif 000071
【図７０】
2006507479.tif 000072
【図７１】
2006507479.tif 000073
【図７２】
2006507479.tif 000074
【図７３】
2006507479.tif 000075
【図７４】
2006507479.tif 000076
【図７５】
2006507479.tif 000077
【図７６】
2006507479.tif 000078
【図７７】
2006507479.tif 000079
【図７８】
2006507479.tif 000080
【図７９】
2006507479.tif 000081
【図８０】
2006507479.tif 000082
【図８１】
2006507479.tif 000083
【図８２】
2006507479.tif 000084
【図８３】
2006507479.tif 000085
【国際調査報告】
2006507479.tif 000086
2006507479.tif 000087