(57)【要約】第一の相と第二の相とを取りえる相変化材料を備えたレジスタ（３６，２５０）を備えた電子装置（１，１００）。レジスタ（３６，２５０）は相変化材料が第一の相の場合に第一の値を有し、相変化材料が第二の相の場合に第二の値を有する。レジスタ（３６，２５０）は第一の導電体（３，１３０Ａ、１３０Ｂ）と第二の導電体（４，２７０）とに電気的に接続され、それらは、相変化材料を加熱して第一の相から第二の相への転移が行われるように電流を流すことができる。電子装置（１，１００）は、さらに、加熱の間に本体（２，１０１）のレジスタ（３６，２５０）と繋がらない部分への熱流を低減させる誘電体層の層（２０，３９，１２６，１４０，２６０）を備え、この発明の誘電体層はサイズが０．５から５０ｎｍの間の複数の孔を有する多孔性材料を備える。
2006502578.tif 000002
【特許請求の範囲】
【請求項１】
本体を有する電子装置であって、
第一の相と第二の相とを取りえる相変化材料を備え、第一のコンタクト領域と第二のコンタクト領域とを備えた表面を有し、前記第一のコンタクト領域と前記第二のコンタクト領域との間で電気的抵抗を有し、該電気的抵抗は前記相変化材料が前記第一の相の場合に第一の値を有し、前記相変化材料が前記第二の相の場合に第二の値を有するレジスタと、
前記第一のコンタクト領域に電気的に接続された第一の導電体と、
前記第二のコンタクト領域に電気的に接続された第二の導電体とを備え、
前記第一の導電体と前記第二の導電体と前記レジスタとは前記相変化材料を加熱して前記第一の相から前記第二の相への転移が行われるように電流を流すことができ、
前記電子装置は、さらに、
前記加熱の間に前記本体のその他の部分への熱流を低減させ、サイズが０．５から５０ｎｍの間の複数の孔を有する多孔性材料を備えた誘電体材料の層を備えたことを特徴とする電子装置。
【請求項２】
前記複数の孔はサイズが１から１０ｎｍの間であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記複数の孔は実質的に水分を含まないことを特徴とする請求項１に記載の電子装置。
【請求項４】
前記複数の孔は疎水性表面を有することを特徴とする請求項１に記載の電子装置。
【請求項５】
前記多孔性材料は有機珪酸を備え、前記疎水性表面はヒドロカルビル基を有することを特徴とする請求項４に記載の電子装置。
【請求項６】
テトラアルコキシシランと、ヒドロカルビルアルコキシシランと、表面活性剤と、そして、溶剤と備える液層を基板上に施し、テトラアルコキシルシランとヒドロカルビルアルコシルシランとの間のモル比は高々３：１であり、
前記液層を加熱して、前記表面活性剤と前記溶剤とを除去し、そして、前記疎水性多孔性層を形成することにより前記疎水性多孔性層が得られることを特徴とする請求項５に記載の電子装置。
【請求項７】
前記表面活性剤は陽イオンの表面活性剤であり、前記表面活性剤とアルコキシシラン全体とが０．１：１より大きいモル比で存在することを特徴とする請求項６に記載の電子装置。
【請求項８】
前記多孔性材料は２０パーセントを越える多孔率を有することを特徴とする請求項１に記載の電子装置。
【請求項９】
前記レジスタは前記本体内に埋め込まれ、前記層は前記レジスタと直接コンタクトがとられていることを特徴とする請求項１に記載の電子装置。
【請求項１０】
前記第一のコンタクト領域は前記第二のコンタクト領域より小さく、前記第一の導電体は前記第一のコンタクト領域と直接コンタクトがとられている部分を備え、該部分は前記層内に埋め込まれていることを特徴とする請求項９に記載の電子装置。
【請求項１１】
前記第一の導電体と、前記第二の導電体と、前記レジスタと、前記層とがメモリ素子を構成し、前記本体は、
各々がメモリ素子と選択装置とを備えた複数のメモリセルのアレイと、
複数の選択線のグリッドとを備え、
各メモリセルは、前記選択装置と接続された複数の選択線を介して個々にアクセス可能であることを特徴とする請求項１に記載の電子装置。
【請求項１２】
前記選択装置は、ソース領域１１０と、ドレイン領域１１２と、そして、ゲート領域とを有する金属酸化半導体電界効果型トランジスタを備え、
前記複数の選択線のグリッドはＮ本の第一の選択線と、Ｍ本の第二の選択線と、ここで、Ｎ及びＭは整数であり、そして、一本の出力線とを備え、
各メモリ素子の前記第一の導電体は前記金属酸化半導体電界効果型トランジスタの前記ソース領域と前記ドレイン領域とから選択された第一の領域に電気的に接続され、各メモリ素子の前記第二の導電体は前記出力線に電気的に接続され、前記ソース領域と前記ドレイン領域とから選択され、そして、前記第一の領域とは繋がらない、前記金属酸化半導体電界効果型トランジスタの第二の領域が前記Ｎ本の第一の選択線の内の一本に電気的に接続され、前記ゲート領域が前記Ｍ本の第二の選択線の内の一本に電気的に接続されていることを特徴とする請求項１に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、第一の相と第二の相とを取りえる相変化材料を備えたレジスタを有する本体を備えた電子装置であって、前記レジスタは第一のコンタクト領域と第二のコンタクト領域とを備えた表面を有し、前記レジスタは前記第一のコンタクト領域と前記第二のコンタクト領域との間で電気的抵抗を有し、該電気的抵抗は前記相変化材料が前記第一の相の場合に第一の値を有し、前記相変化材料が前記第二の相の場合に第二の値を有し、第一の導電体が前記第一のコンタクト領域に電気的に接続され、第二の導電体が前記第二のコンタクト領域に電気的に接続され、前記第一の導電体と前記第二の導電体と前記レジスタとは前記相変化材料を加熱して前記第一の相から前記第二の相への転移が行われるように電流を流すことができ、そして、誘電体材料の層が、前記加熱の間に前記本体のその他の部分への熱流を低減させる電子装置に関する。
【背景技術】
【０００２】
ＷＯ−Ａ００／５７，４９８が冒頭に記載された電子装置を開示している。
【０００３】
この既知の装置は相変化材料を備えたレジスタを備え、この相変化材料は、例えば、Ｔｅ８１Ｇｅ１５Ｓ２Ａｓ２、Ｔｅ８１Ｇｅ１５Ｓ２Ｓｂ２、又は、Ｔｅ、Ｇｅ、Ｓｂそして一つ又は複数の遷移金属ＴＭを比率（ＴｅａＧｅｂＳｂ１００−（ａ＋ｂ））ｃＴＭ１００−ｃで含む材料でもよく、ここで、下付き文字は原子パーセントであり、ａは７０パーセントより低く、ｂは５パーセントより高く且つ５０パーセントより低く、そして、ｃは９０から９９．９９パーセントの間である。相変化材料は第一の相となることができ、これは、例えば、結晶相であり、そして、第二の相となることができ、これは、例えば、アモルファス相である。これとは異なり、第一の相又は第二の相、又は、両者が部分的にアモルファス相で且つ部分的に結晶相でもよく、第一の相の相変化材料のレジスタと第二の相の相変化材料のレジスタとが電気的抵抗の異なる値を有することになる。
【０００４】
レジスタは、電気的抵抗値が測定できるように、第一の導電体と第二の導電体とに電気的に接続される。第一の導電体と第二の導電体とは、例えば、チタン、窒化チタン、窒化チタンアルミニウム、窒化チタンカーボン、チタンシリコン、モリブデン、カーボン、タングステン、チタンタングステンの内の一つ又は複数を備える。
【０００５】
レジスタと第一の導電体と、そして第二の導電体とは、第一の相と第二の相との間で相変化材料が転移できるように加熱により電流を流すことができる。結晶相又は主に結晶相等の比較的導電性が良い相から、アモルファス相又は主にアモルファス相等の比較的導電性が悪い相への転移において、十分に強い電流で加熱すると相変化材料が溶融すると信じられている。この加熱は、第一の導電体の、第二の導電体の、そして、レジスタ自身の抵抗により達成される。これら三つの素子の内のどれが最も加熱に寄与するかは、通常、これら素子の材料及び形状に依存する。電流が停止すると加熱も終了する。そこで、相変化材料は急速に冷え、それ自身がさらにアモルファス状態となる。
【０００６】
比較的導電性の低い相から比較的導電性の高い相へ転移させようとすると、導電性が悪いことにより加熱が最初に妨げられ、相変化材料を少なくとも部分的に直接溶融させることが困難になる。レジスタの両端に十分な電圧を加えると相変化材料に局部的に電気的なブレークダウンを生じさせ、これにより、局部電流密度が高くなり、そして、電流がより高くなると信じられている。これに伴う加熱は相変化材料の温度をその結晶温度より高くするのに十分であり、これにより相転移が可能となる。加熱パワーと加熱時間とにより、結晶相、又は、少なくとも転移前の相より結晶状態である相となる。
【０００７】
この既知の電子装置は電気的に調整可能な抵抗を有するレジスタとして用いることができる。この種の装置は、第一の値と第二の値との間で切り替え可能な抵抗を有するレジスタを必要とするすべての種類の回路並びに集積回路に用いることができる。
【０００８】
この既知の電子装置は特に我々の、情報を電気抵抗の値に変換して保持する電気的に書き込み且つ消去可能なメモリセルに適する。２ビットのものでは、メモリセルは、例えば、抵抗が比較的低い場合は“０”、そして、抵抗が比較的高い場合は“１”とされる。この抵抗はレジスタの両端に電圧を加え、それに応じた電流を測定することにより簡単に測定することができる。メモリ素子は上記のように第一の相から第二の相への転移が起きることにより書き込み且つ消去することができる。
【０００９】
マルチビットメモリにおいて、相変化材料はＮの異なる相となることができ、ここで、Ｎは２より大きい整数である。Ｎ相の各々において、抵抗がこの各相の特徴的な値となる。従って、この値を、メモリセルに整数Ｍを与えるのに用いることができ、ここで、Ｍは零よりは小さくなく且つＮより大きくなく、そして、Ｍはその値に相当する相を特徴付けるものである。
【００１０】
既知の電子装置を、電気的に抵抗を調整可能なレジスタとして用いる場合、第一の相と第二の相との間での転移ができるだけ速く、且つ、必要な電気的エネルギができるだけ小さいということが屡々望まれる。冒頭に記載した種類の第一の電子装置は、スイッチング時間が数ミリ秒であり、そして、スイッチングエネルギ、即ち、相転移を可能にするのに必要な電気的パワーにスイッチング時間を乗じたものがマイクロジュールである。さらに進化した電子装置は、スイッチング時間が数十ナノ秒であり、数ピコジュールのスイッチングパワーを必要とする。
【００１１】
これらの改良は、よりスイッチング特性の良い相変化材料を用い、第一の相と第二の相との間の転移の間に変化する少量の相変化材料を有する電子装置を設計し、そして、相変化材料を熱的に絶縁する誘電体材料の層を用いることにより達成されており、従って、相変化材料からの熱流出を低減することができる。二酸化シリコンと窒化シリコンとは誘電体材料として用いられている。
【００１２】
既知の電子装置は、これらの改良によってもスイッチングパワーが依然として比較的高いことである。
【００１３】
この発明の目的は、冒頭に記載された種類の電子装置であって、比較的低いスイッチングパワーで動作する電子装置を提供することである。
【発明の開示】
【課題を解決するための手段】
【００１４】
この発明によれば、この目的は誘電体材料がサイズが０．５から５０ｎｍの間の複数の孔を有する多孔性材料を備えることにより達成される。
【００１５】
この発明は、多孔性材料を備える誘電体材料を有する電子装置ではスイッチングパワーが低減されるという見識を基にしており、これは、多孔性材料の熱伝導性が低い事に起因する。孔は実質的に球状又は円筒状であることが多く、孔のサイズはその直径により決まる。
【００１６】
スイッチングパワーが低減される電子装置を実際に得るには、孔が０．５ｎｍより大きいことが必要である。誘電体材料は孔が小さくなると、２０パーセントを越える多孔率のその種の材料を製造することが困難になるという不利な点がある。従って、微小孔材料の熱特性は孔が無い対応する大きな材料の熱特性に近いものとなる。多孔率は２０パーセントを越えると好ましい。多孔率は４５パーセントを越えると好ましい。孔は１．０ｎｍより大きいと好ましい。
【００１７】
５０ｎｍより大きい孔の材料は、比較的孔のサイズが大きいため、これらの材料の内の一つを用いて数百ｎｍ未満のサイズの電子装置を信頼性高く製造することがほとんど不可能である。５０ｎｍより大きい孔の材料では、例えば、バリア層により孔を塞ぐことが困難又は不可能でさえもある。５０ｎｍより大きい孔があると、電子装置で用いられる他の材料、例えば、金属又は相変化材料が孔の一部を満たしてしまうこともありうる。その結果、間違ったサイズのこれらその他の材料の層を電子装置が備えることになり、電子装置が正しく機能しなくなる。さらには、又は、これとは別に、微小孔材料の孔が閉ざされず、そして一部の又はすべての孔がその他の材料により満たされてしまうということも起こりうる。
【００１８】
この発明で用いられる誘電体材料は、半導体製造において、それらの誘電率が二酸化シリコンの誘電率より低いことで知られている。この特性のために、そして、それらを処理するのが困難であるにも関わらず、これらの材料は、誘電率が高くなるともはや誘電体が使えなくなる周波数で動作する集積回路に用いられる。
【００１９】
孔のサイズが１と１０ｎｍの間であると有利であり、これは、この孔サイズの誘電体材料を備えた電子装置は特にスイッチングパワーが小さいからである。
【００２０】
ある好ましい実施形態では、前記多孔性材料の孔は実質的に水分を含まない。本発明者らの実験では、孔が実質的に水分を含まないものではない多孔性材料を備えた電子装置は相変化材料が加熱されると分解又は剥離が起きるものが一部あった。これらの問題は、孔が実質的に水分を含まないと起きなかった。
【００２１】
この発明の電子装置では、熱流が低減され、従って、相転移の間に加熱される電子装置のボリュームも少なくなる。各々が相変化材料を備える複数のレジスタを備える電子装置では加熱されるボリュームが少なくなるとさらなる効果がある。これら構成では、一つのレジスタの相変化材料を変えると、その変化させるレジスタから他のレジスタへの熱流により他のレジスタの相変化材料も変わってしまうということがおこりうるという問題が知られている。意図的ではなく他のレジスタの相変化材料も変わってしまうのはこの発明の電子装置では低減される。
【００２２】
クロストークとよく呼ばれるこの作用は非揮発性メモリとして電子装置のアレイを用いた場合に特に顕著であり、何故ならば、この場合、電子装置間の相互距離が比較的小さく、この効果は特に大きい。
【００２３】
多孔性二酸化シリコン、又は、例えば、チタン酸化物、バナジウム酸化物又はジルコニウム酸化物等の他の多孔性誘電体材料で電子装置を製造し、そして、続いて、例えば、加熱且つ又は真空処理により、実質的に、存在するすべて水分を除去する処理を多孔性材料に施すことにより孔が実質的に水分を含まない誘電体材料を得てもよい。
【００２４】
前記複数の孔が疎水性表面を有すると効果的である。この場合、水蒸気を備える雰囲気に電子装置を製造中に晒すことができる。これは、雰囲気内に含まれているかも知れない水分を考慮に入れる必要がないので便利である。製造中、電子装置は通常のクリーンルームの環境に移すことができる。
【００２５】
多孔性ＳｉＬＫＴＭ等の疎水性の多孔性材料を用いることにより孔の表面が疎水性となる。この材料はＩＥＥＥ  ２００２  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ，Ｂｕｒｌｉｎｇａｍｅ，Ｃａｌｉｆｏｒｎｉａ、ＵＳＡ、４−６  Ｊｕｎｅ  ２００２，ｐ．２５３−４のＷａｅｔｅｒｌｏｏｓ，Ｊ．Ｊ．ｅｔ  ａｌの“Ｉｎｔｅｇｒａｔｉｏｎ  ｆｅａｓｉｂｉｌｉｔｙ  ｏｆ  ｐｏｒｏｕｓ  ＳｉＬＫ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅｌｅｃｔｒｉｃ”に記載されている。これはＭｉｄｌａｎｄ，Ｍｉｃｈｉｇａｎ，ＵＳＡのＤｏｗ  Ｃｈｅｍｉｃａｌより販売されている。これとは別に、ＵＳ−Ｂ１−６，３５２，９４５並びにＵＳ−Ｂ１−６，３５２，９５５に記載されている材料を用いてもよい。この材料の実施形態の一つは、Ｎｅｔｈｅｒｌａｎｄｓ，ＢｉｌｔｈｏｖｅｎのＡＳＭ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  から販売されているＡｕｒｏｒａＴＭの名前で市場で入手可能である。
【００２６】
前記多孔性材料が有機珪酸を備え、前記疎水性表面はヒドロカルビル基を有すると効果的である。アルキル基やアリール基等のヒドロカルビル基を用いて表面を疎水性にする。ＷＯ−Ａ００／３９０２８から知られているように、多孔性材料が有機珪酸を備えると、これらの基を多孔性材料に組み込んで疎水性表面を得るのが容易くなる。
【００２７】
ＷＯ−Ａ００／３９０２８の例５には、テトラエトキシオルトシリケートとメチルトリエトキシシランとを０．８５：０．１５の比率で有する組成物が記載されている。（ＣＨ２ＣＨ２Ｏ）１０Ｃ１２Ｈ２５ＯＨとも呼ばれる１０ラウリルエーテルを表面活性剤として用い、水とエタノールの５０／５０混合物を溶剤として用いる。さらには、塩化水素を触媒として用いる。エージングの後、この組成物をスピンコーティングによりシリコン片に施す。溶剤と酸が加熱工程で除去され、その後、焼成により表面活性剤が完全に除去される。最後に、多孔性層をシランに晒し、続いて、真空処理することにより脱水酸処理が行われる。
【００２８】
ある実施形態では、前記多孔性層は、テトラアルコキシシランと、ヒドロカルビルアルコキシシランと、表面活性剤と、そして、溶剤とを備える組成物の液層を基板上に施し、テトラアルコキシシランとヒドロカルビルアルコキシシランとの間のモル比は高々３：１であり、前記液層を加熱して、前記表面活性剤と前記溶剤とを除去し、そして、疎水性多孔性層を形成することにより得られる材料である。前記比は３：１と１：１０との間であると好ましい。
【００２９】
テトラアルコキシシランと、アリール又はアルキルアルコキシシランの一つ又は複数の混合物を備える組成物を用いると脱水酸後処理が不要となる安定した層が得られる。この発明のアスペクトは、アルコキシシランからシリカ網状結合を形成するにはシリコン原子毎に四つ未満のアルコキシ基が必要であるという認識を基にしている。加水分解後に形成される如何なる残存アルコキシ基及びシラノール基はシリカ網状結合の疎水化につながる。テトラアルコキシシランと比べるとヒドロカルビルアルコキシシランはアルコキシ基が少ない。一方、テトラアルコキシシランとヒドロカルビルアルコキシシランとの組成物は疎水性の高いヒドロカルビル基を備える。これらヒドロカルビル基の一部はシリカ網状結合の形成には荷担しない。ヒドロカルビル基は疎水性、無極性の特性があり、多孔性シリカ網状結合に水分が吸収されるのを防ぐ。この比は１：１０を越えると好ましい。この比は１：１０を越えると、多孔性シリカ網状結合が電子装置において多孔性層として用いるのに十分なほど安定になることが実験で分かった。この比は１：３を越えるとさらに安定な層が得られる。
【００３０】
この場合に、表面が疎水性の特性を有するとは、約５０パーセントの空気湿度まで水分吸収が本質的に起こらないことを意味する。これは実際の場合に十分であり、というのは、クレーンルーム内の湿度を４０から５０パーセントの間に維持するのは容易であるからである。製造後、動作中、電子装置は高湿度に晒されても構わず、通常、電子装置は湿気から保護するために層内に包含されるからである。テトラアルコキシシランとヒドロカルビルアルコキシシランとの比を小さくして、層が空気湿度に対して完全に反応しなくなるまで空気湿度に対する感度を低くする。この比は３：１未満が好ましい。この比が３：１を越えると、多孔性シリカ網状結合が十分には疎水性とはならず、また、電子装置において多孔性層として用いられるほど機械的に安定にはならないということが実験で分かっている。この比は１：１未満が好ましい。この比は２：３を越えると好ましい。
【００３１】
この実施形態の電子装置の有利な点は、多孔性材料の孔サイズが実質的に均一に１０ｎｍ未満ということにある。この孔サイズにより、この層を、例えば、１００ｎｍ又は７０ｎｍ又は５０ｎｍ等の非常に小さな素子を有する集積回路に用いるのに十分となる。もし、孔サイズが前記第一の導電体と前記第二の導電体との間の距離程度であると、前記第一の導電体と前記第二の導電体との間で短絡が生じて、レジスタをバイパスして、電子装置が機能しなくなってしまう。
【００３２】
この実施形態の電子装置のさらに有利な点は、前記多孔性材料が、相変化材料と、第一の導電体と、第二の導電体とに通常用いられる材料の熱膨張係数に非常に近い熱膨張係数を有するということにある。従って、前記相変化材料が加熱されると電子装置は高い機械的安定性を示す。
【００３３】
さらに、この電子装置は、製造中に、摂氏４００度までの温度での加熱に耐えることができ、これは効果的であり、何故ならば、標準のシリコン処理技術が使えるからである。さらには、多孔性材料は（実質的に）、通常、シリコン技術で用いられる他の材料とは反応しない。
【００３４】
ヒドロカルビル基がメチル基、エチル基、そして、フェニル基から選ばれたヒドロカルビルアルコキシシランを用いると好ましい効果が得られる。ヒドロカルビル基の一部又はすべてをフッ素化させるとさらなる効果がある。そのようなフェニル、メチル、そして、エチルアルコキシシランは約４００°Ｃまで熱的に安定であり、通常の方法で焼成することができる。実質的に酸素を含まない雰囲気内で加熱を行うと効果的なことが多い。アルコキシ基は、ブトキシ、プロポキシ、エトキシ、又は、メトキシ基であると好ましい。
【００３５】
ヒドロカルビルアルコキシランは、さらに、トリヒドロカルビルアルコキシラン、ジヒドロカルビルジアルコキシシラン、そして、ヒドロカルビルトリアルコキシシランでもよい。特に好ましい例は、メチルトリメトキシシラン、メチルトリエトキシシラン、フェニルメチルトリメトキシシラン、そして、フェニルトリエトキシシランである。これら三つのアルコキシ基のクロスリンクにより、そのようなアルキルトリアルコキシシランがシリカ網状結合中に簡単に組み込まれ、従って、純粋なテトラアルコキシシランから得られる網状結合に比べて、網状結合の安定性が落ちることがあるとしても皆無に近い。
【００３６】
テトラアルコキシシランとメチルトリメトキシシランをモル比が１：１で備える組成物を用いると特に好ましい結果が得られる。そのような組成物を用いることにより、湿気のある状態でも、熱伝導性が低く、安定性が高い多孔性層が得られる。
【００３７】
表面活性剤として、陽イオンの、陰イオンの、そして、非イオンの表面活性剤を用いてもよい。例としては、とりわけ、セチルトリメチルアンモニウムブロミド、そして、セチルトリメチルアンモニウムクロリド、ポリエチレン・オキシドと、ポリプロピレン・オキシドと、そして、ポリオキシエチレン（１０）ステアリン・エーテルのようなポリプロピレン・オキシド・エーテルとのトリブロック共重合体がある。
【００３８】
陽イオンの表面活性剤で、この表面活性剤とアルコキシシラン全体とのモル比が０．１：１を越える組み合わせのものを用いると好ましい結果が得られる。ここで、アルコキシシラン全体とは、テトラアルコキシシランとヒドロカルビルアルコキシシランとの総量を意味する。このようにして、比較的熱伝導性の低い層が得られる。純粋なテトラエトキシオルトシリケート（ＴＥＯＳ）から得られる多孔性層とは異なり、上記のように製造された多孔性層は、その組成物が表面活性剤を多く備えていても安定している。その結果の層は４５パーセントを越える多孔率を有し、品質が高いことが分かった。酸素、窒素且つ又は水素を備える環境の中で加熱を行うと好ましい。
【００３９】
表面活性剤として機能するブロックとしてのポリエチレン・オキシドと、ポリプロピレン・オキシドと、そして、ポリエチレン・オキシドとを備えるトリブロック共重合体を用いるとさらに好ましい結果が得られる。そのような表面活性剤の例としては、Ｌｕｄｗｉｇｓｈａｆｅｎ  Ｇｅｒｍａｎｙ  のＢＡＳＦの登録商標であるプロニック（Ｐｌｕｒｏｎｉｃ）Ｆ１２７の名前で知られるものがある。この表面活性剤の化学組成はインターネット上にＢＡＳＦから発行されたデータシートに与えられている。組成物中のこの表面活性剤の濃度が低いので、多孔性層の多孔率が高く、そして、熱伝導性がそれに応じて低くなっている。
【００４０】
この発明の電子装置の好ましい実施形態では、前記多孔性層の多孔率が４５パーセントを越える。多孔率が高いと、特に、熱伝導性が低くなる。ここで、ＩＵＰＡＣによる定義としては、多孔率は、総孔量とその層の見かけの量との比である。ＩＵＰＡＣによる定義は１９９４年に発行されたＪ．Ｒｏｕｑｕｅｒｏｌ  ｅｔ  ａｌ．，によるＰｕｒｅ  ａｎｄ  Ａｐｐｌｉｅｄ  Ｃｈｅｍｉｓｔｒｙ，ｖｏｌｕｍｎ  ６６，ｐａｇｅｓ  １７３９−１７５８に記載されている。この比較的高い多孔率は、上記の組成中の比較的高い表面活性剤濃度により得てもよい。しかし、ＷＯ−Ａ００／３９０２８による方法では、表面活性剤が多いので形成される層が焼成の後に不安定になる。この不安定さは多孔性シリカ網状結合が壊れ、多孔率が実質的に５５から２８パーセントに落ちることになる。
【００４１】
前記レジスタが前記本体内に埋め込まれ、前記層がレジスタと直接コンタクトがとられると効果的であり、これは、この場合、レジスタ外部への熱流が効果的に低減されるからである。
【００４２】
ある実施形態では、前記第一のコンタクト領域が前記第二のコンタクト領域より小さく、前記第一の導電体は、前記第一のコンタクト領域と直接コンタクトがとられる部分を備え、この部分は前記層内に埋め込まれる。この場合、前記第一のコンタクト領域と前記第一の導電体の部分との電流密度が前記第二のコンタクト領域の電流密度より高い。従って、前記第二のコンタクト領域近傍より前記第一のコンタクト領域近傍での加熱が効果的に行われる。その結果、前記第一のコンタクト領域近傍の前記相変化材料が、特に、前記第一のコンタクト領域と直接コンタクトがとられる相変化材料が、比較的簡単に溶融する。前記第一のコンタクト領域近傍の相変化材料を溶融するための加熱は、前記第一の導電体且つ又は前記第一の導電体と前記相変化材料との間の接触抵抗により、特に、前記第一のコンタクト領域近傍の前記第一の導電体の部分の伝導性が比較的低いと激しく行われる。前記第一のコンタクト領域近傍の前記第一の導電体のこの部分を前記層内に埋め込むことにより、スイッチングパワーが効果的に低減され、これは、この部分の電流密度が比較的高く、そして、高加熱パワーに応じて伝導性が比較的低いからである。この実施形態においては、前記第一の導電体のこの部分からのレジスタに繋がらない本体部分、即ち、レジスタを含まない部分への熱流が低減される。レジスタを加熱するための熱流は効果的に前記第一のコンタクト領域近傍の前記相変化材料に向かう。
【００４３】
この発明の電子装置の好ましい実施形態では、前記第一の導電体と、前記第二の導電体と、前記レジスタと、前記層とがメモリ素子を構成し、前記本体は、各々がメモリ素子と選択装置とを備えた複数のメモリセルのアレイと、選択線のグリッドとを備え、各メモリセルは、前記選択装置と接続された選択線を介して個々にアクセス可能である。
【００４４】
そのような電子装置は、非揮発性、電気的に書き込み可能、電気的に読み出し可能、そして、電気的に消去可能なメモリとして用いることができる。何故ならば、各メモリセルが、選択装置を備え、個々のメモリ素子が、読み出し、即ち、電気的抵抗値を測定するために、そして、書き込み及び消去、即ち、第一の相から第二の相へ転移を起こさせるために、従来のように、選択できるからである。
【００４５】
この発明のメモリ素子は、メモリセルアレイを形成するために前記選択装置及び選択線に電気的に結合可能である。この選択装置は、アレイ中の近傍の又は離れたメモリセルに蓄積された情報と干渉し合わずに個々のメモリセルに対し読み出し、書き込み可能である。通常、この発明は、如何なる特定のタイプの電子装置にも限定されない。電子装置の例としては、電界効果型トランジスタ、バイポ−ラジャンクショントランジスタ、そして、例えば、ＷＯ−Ａ９７／０７５５０から知られているようなダイオードがある。電界効果型トランジスタの例としては、例えば、ＷＯ−Ａ００／３９０２８から知られているようなＪＦＥＴ及び金属酸化半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）がある。ＭＯＳＦＥＴの例には、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタがある。さらには、ＮＭＯＳ及びＰＭＯＳはＣＭＯＳ技術により同じチップ上に設けられてもよい。
【００４６】
通常、そのようなタイプの電子装置はできるだけ小さく、これは、近隣レジスタ間相互距離が小さいことを意味する。この発明の誘電体材料を備えたこれらの電子装置ではクロストークが低減される。
【００４７】
一つの実施形態では、前記選択装置は、ソース領域とドレイン領域とゲート領域とを有するＭＯＳＦＥＴを備え、選択線が、Ｎ本の第一の選択線とＭ本の第二の選択線と、ここで、Ｎ，Ｍは整数で、一本の出力線とを備え、各メモリ素子の前記第一の導電体が、対応する金属酸化半導体電界効果型トランジスタのソース領域とドレイン領域とにより選択された第一領域に電気的に接続され、各メモリ素子の前記第二の導電体が前記出力線に電気的に接続され、前記ソース領域と前記ドレイン領域とにより選択され、前記第一領域とは繋がらない、対応する金属酸化半導体電界効果型トランジスタの第二領域が前記Ｎ本の第一の選択線の内の一本に電気的に接続され、前記ゲート領域が前記Ｍ本の第二の選択線の内の一本に電気的に接続される。
【００４８】
この種の装置のレジスタは、従来のように、選択装置に集積することができる。
【００４９】
これら並びにその他のアスペクトは以下に記載する実施形態を参照することにより明らかになる。
【発明を実施するための最良の形態】
【００５０】
各図は実際のスケール通りには描かれていない。通常、同じ要素は同じ参照番号が付与されている。
【００５１】
図１に示される電子装置１は、ＷＯ−Ａ９７／０７５５０に記載されているものに類似の構成を有している。それは、各々が相変化材料を備えた複数のレジスタ３６を備えた本体２を有し、相変化材料は第一の相と第二の相とを取りえるものである。示されていない他の実施形態では、本体２はレジスタ３６を一つだけ備える。相変化材料はＴｅ８１Ｇｅ１５Ｓ２Ａｓ２である。他の実施形態では、それはＴｅ８１Ｇｅ１５Ｓ２Ｓｂ２である。これとは別に、Ｔｅ、Ｇｅ、Ｓｂ、そして、一つ又は複数の遷移金属ＴＭを比率（ＴｅａＧｅｂＳｂ１００−（ａ＋ｂ））ｃＴＭ１００−ｃで含み、ここで、下付き文字は原子パーセントであり、ａは７０パーセントより低く、ｂは５パーセントより高く且つ５０パーセントより低く、そして、ｃは９０から９９．９９パーセントの間である材料を相変化材料として用いてもよい。
【００５２】
レジスタ３６の各々は本体２内に埋め込まれ、第一のコンタクト領域５と第二のコンタクト領域６とを備えた表面を有する。各レジスタ３６は各々の第一のコンタクト領域５と第二のコンタクト領域６との間で電気的抵抗を有する。電気的抵抗は相変化材料が第一の相の場合に第一の値を有し、相変化材料が第二の相の場合に第二の値を有する。
【００５３】
本体２は単結晶シリコン半導体ウエハ１０を備え、これはｐ型にドープされた基板である。ｐ−基板１０内に形成されているのはｎ＋チャネル１２であり、これは、図１の平面に垂直な方向においてウエハ１０を横切って延在しており、これは、一組の電極、この場合では、個々のメモリ素子３０をアドレッシングするための選択線のｘ−ｙグリッドのｙ組を形成している。このｎ＋グリッド構造の上部にあるのはｎドープ結晶のエピタキシャル層１４で、これは、例えば、約５００ｎｍ厚みで、そこにｐドープ分離チャネル１６が形成されている。これらのｐドープ分離チャネル１６は図１に示されるように至る所でｐ−基板１０へと延在している。それらはｎエピタキシャル層１４のアイランド１８の周囲全面に延在し、これらアイランドは、このようにして、確定され、そして、互いに分離されている。これらアイランド１８はＷＯ−Ａ９７／０７５５０の図２の上面図にさらに明確に示されており、そこでは、ｐ−分離チャネルはｎ−エピタキシャル材料のアイランド１８を確定し、そして、分離する分離グリッドを形成するものとして示されている。ｐドープ分離チャネルの代わりに誘電体材料を用いてアイランド１８を分離してもよい。
【００５４】
誘電体材料の層２０がアイランド１８上部に穴部２２を形成し、これら穴部２２はｐ＋材料の拡散領域２４を確定している。ｐ＋領域とｎ−エピタキシャル層との結合が、層２０の穴部２２を介して露出するｎ−エピタキシャル層の各々の領域と直列になるｐ−ｎ結合ダイオードを確定している。ｐ−ｎ結合ダイオードは選択装置２６として機能する。
【００５５】
選択装置２６と個々に電気的に直列にコンタクトしているｐ＋領域２４の上部にメモリ素子３０が堆積されている。メモリ素子３０の各々は第一の導電体３を備え、これは第一のコンタクト領域５に電気的に接続され、そして、例えば、モリブデン等の耐食性が高く比較的薄い電気的コンタクト層３２と、例えば、カーボン等の電気的に導電性の拡散バリア層３４とを備えている。メモリ素子３０の各々は、さらに、上記のように相変化材料で形成されたレジスタ３６と第二の導電体４とを備え、第二の導電体４は第二のコンタクト領域６に電気的に接続され、そして、例えば、モリブデン等の耐食性の高い材料４０の上部の薄い電気的コンタクト層と、例えば、カーボン等の電気的に導電性の拡散バリア層３８とを備えている。コンタクト層３２、３４，３８そして４０、そして、レジスタ３６はＷＯ−Ａ９７／０７５５０に記載されているものと同一である。
【００５６】
第一の導電体３と第二の導電体４とレジスタ３６とは、上記詳細に説明されたように、相変化材料を加熱して第一の相から第二の相への転移が行われるように電流を流すことができる。
【００５７】
メモリ素子３０の横側周囲部分を取り囲む誘電体材料の層２０及び３９がメモリ素子３０のレジスタ３６を熱的に分離する。これは、さらに、加熱中に、レジスタと繋がっていない本体の他の部分への熱流を抑制、制限そして制御して、スイッチングエネルギを制限する。
【００５８】
この発明によれば、層２０及び３９の内の少なくとも一つが、サイズが０．５から５０ｎｍの間の孔を有する多孔性材料を備えた誘電体材料で成る。これらの孔はサイズが１から１０ｎｍの間であると好ましい。ある実施形態では、これらの孔は実質的に水分を含まない。少なくとも、レジスタ３６と直接コンタクトがとられる層３９はそのような材料で成ると好ましい。そのような多孔性材料の異なる実施形態を以下に記載する。
【００５９】
図１に示される電子装置を製造するに際し、層３２，３４，３６，３８そして４０がエッチングされ、層３９がそれらエッチングされた層の上部に形成され、続いて、エッチングされて、図に示されるように、メモリ素子３０上部に開口が残される。層３２，３４，３６，３８そして４０により形成される構造全体の上部に選択線４２が堆積され、これらは、さらなる一組の電極、この場合では、個々のメモリ素子３０をアドレッシングするための選択線のｘ−ｙグリッドのｘ組を形成する。選択線４２は、例えば、アルミニウム、タングステン又は銅より形成されてもよい。完全な集積構造には、Ｓｉ３Ｎ４又はプラスチック材料、例えば、ポリイミド等の適切なカプセルの材料のカプセル層４４により覆われる。
【００６０】
このようにして、本体２はメモリ素子のアレイを備え、各メモリ素子はそれぞれメモリ素子３０と選択装置２６とを備える。本体２は、さらに、グリッド状の選択線１２及び４２を備え、選択装置２６に接続された選択線１２及び４２を介して各メモリ素子が個別にアクセス可能となる。この集積回路の詳細はＷＯ−Ａ９７／０７５５０に記載されており、特に、図２乃至図４を参照されたい。
【００６１】
多孔性材料は、多孔性二酸化シリコン、又は、サイズが０．５から５０ｎｍの孔を有するチタン酸化物、バナジウム酸化物又はジルコニウム酸化物等を含む他の多孔性誘電体材料でもよい。これらの孔は実質的に水分を含まないと好ましい。この目的のために、多孔性二酸化シリコン、チタン酸化物、バナジウム酸化物又はジルコニウム酸化物は、例えば、加熱且つ又は真空処理されて、実質的に、存在するすべて水分が除去される。
【００６２】
ある実施形態では孔が疎水性表面を有し、これは、この場合、水蒸気を含む雰囲気に電子装置を製造中に晒すことができるという利点がある。孔の疎水性表面は、例えば、Ｍｉｄｌａｎｄ  Ｍｉｃｈｉｇａｎ，ＵＳＡのＤｏｗ  Ｃｈｅｍｉｃａｌにより販売されている多孔性ＳｉＬＫＴＭ等の疎水性の多孔性材料を用いることにより得られる。これとは別に、ＵＳ−Ｂ１−６，３５２，９４５並びにＵＳ−Ｂ１−６，３８３，９５５に記載されている材料を用いてもよい。
【００６３】
他の実施形態では多孔性材料は有機珪酸を含み、これはそれ自体は疎水性ではなく、アルキル基及びアリール基から選ばれた基を、それら基の少なくとも一部を有する表面のマトリクスとなるように組み込むことにより孔に疎水性表面が形成される。この実施形態では、多孔性材料はＷＯ−Ａ００／３９０２８に記載されているように作られる。それは、テトラエトキシオルトシリケートとメチルトリメトキシシランとを０．８５：０．１５の比率で有する組成から得られる。
【００６４】
他の実施形態では多孔性材料はテトラアルコキシシラン、ヒドロカルビルアルコキシシラン、表面活性剤、そして、溶剤を含む液層を基板に施し、テトラアルコキシシランとヒドロカルビルアルコキシシランとのモル比を多くても３：１とし、液層を加熱して表面活性剤及び溶剤を除去し、一方で、疎水性多孔層を形成する。
【００６５】
この多孔層を得る方法は未公開の特許出願ＥＰ０１，２０３，５３６．６に記載されている。この実施形態の電子装置１を製造するに際し、以下のようにして、層３２，３４，３６，３８そして４０がエッチングされ、層３９がそれらエッチングされた層の上部に形成される。層２０，３２，３４，３６，３８そして４０にテトラアルコキシシラン、ヒドロカルビルアルコキシシラン、表面活性剤、そして、溶剤の組成が与えられる。特定の組成が表１に掲げられており、それらの幾つかを以下に詳細に説明する。溶剤としては、アルコール、水、そして少量の酸の混合物が用いられる。適するアルコールは、とりわけ、メタノール、エタノール、プロパノール、そしてブタノールである。乾燥そして４００°Ｃでの加熱の後に多孔性材料３９が形成される。形成される層の厚みは、スピンコーティング中の回転数、組成の粘性、そして、組成の希釈度によることが分かっている。もし、セチルトリメチルアンモニウムブロミド（ＣＴＡＢ）が表面活性剤に用いられた場合は、孔のサイズは２から３ｎｍで、もしプロニック（Ｐｌｕｒｏｎｉｃ）Ｆ１２７が表面活性剤に用いられた場合は、孔のサイズは７から８ｎｍとなる。Ｘ線回折及びＴＥＭ装置による測定では孔のサイズはほぼ一定である。この層の特性は、表２に掲げられているような組成に依存する。
【００６６】
例１
テトラエトキシオルトシリケート（ＴＥＯＳ）、メチルトリメトキシシラン（ＭＴＭＳ）、水、そして、エタノールの組成物、これはＨＣＬにより酸性にされるが、撹拌により形成される。ＴＥＯＳ：ＭＴＭＳ：Ｈ２Ｏ：エタノール：ＨＣＬのモル比は０．５：０．５：１：３：５．１０−５である。この組成物は６０°Ｃで９０分間加熱された。水、エタノール、ＨＣＬ、そして、セチルトリメチルアンモニウムブロミド（ＣＴＡＢ）がこの既に加熱された組成物に加えられてＴＥＯＳ：ＭＴＭＳ：Ｈ２Ｏ：エタノール：ＨＣＬ：ＣＴＡＢのモル比が０．５：０．５：７．５：２０：０．００６：０．１０となる。この組成物は室温で三日間撹拌された。続いて、組成物がＫａｒｌＳｕｓｓＣＴ６２スピンコータ中で１０００ｒｐｍで１分間スピンコーティングにより得られる。この層がホットプレート上で１３０°Ｃで１０分間乾燥され、続いて、空気中で４００°Ｃで１時間加熱される。このようにして、比誘電率が２．４、そして、表２に掲げられている多孔率が４４％で厚みが２００から４００ｎｍの多孔性層が得られる。
【００６７】
この場合では、誘電率は（ＭＳＩエレクトロニクスのＨｇ−６１２型）水銀探針により周波数が１ＭＨｚにおいて測定される。多孔率は、層厚測定による屈折率、そして、ラザフォードバックスキャタリング（ＲＢＳ）という当業者に知られている二つの方法の内の少なくとも一つにより測定される。屈折率は、ＪＡ  Ｗｏｏｌａｍ  Ｃｏ．のＶＡＳＥエリプソメータＶＢ−２５０により測定される。この値から、偏光解消度が０．３３のＢｒｕｇｇｅｍａｎの有効媒質近似により多孔率が測定される。
【００６８】
例２
ＴＥＯＳ、ＭＴＭＳ、水、エタノール、ＨＣＬ、そして、ＣＴＢＡの組成物が用意され、
表面活性剤の量が例１に比べて０．２２に増やされる。この実施形態では表面活性剤は陽イオンの表面活性剤で、表面活性剤とアルコキシシラン全体とが０．１：１より大きいモル比で存在する。組成物は例１で記載されたように処理される。これにより、多孔率が４５パーセントを越える、５６％の多孔性材料の電子装置１が得られる。
【００６９】
例３
例２の組成物は室温で三日間撹拌される。続いて、組成物はＫａｒｌＳｕｓｓＣＴ６２スピンコータ中で１０００ｒｐｍで１分間スピンコーティングにより得られる。層が１３０°Ｃで１０分間乾燥され、続いて、９３ｖｏｌ．％Ｎ２及び７ｖｏｌ．％Ｈ２を備えるガス内で４００°Ｃで１時間加熱される。
ＴＥＯＳ  ＝  テトラエトキシオルトシリケート
ＨＣＡＳ  ＝  ヒドロカルビルアルコキシシラン
ＣＴＡＢ  ＝  セチルトリメチルアンモニウムブロミド
ＭＴＭＳ  ＝  メチルトリメトキシルシラン
ｐｈＴＥＳ  ＝  フェニルトリエトキシシラン
Ｆ１２７  ＝  プルロニックＦ１２７、ポリエチレン酸化物と、ポリプロピレン酸化物と、そして、ポリエチレン酸化物とをブロックとして備えるトリブロックポリマー
Ｂｒｉｊ７６  ＝  ポリオキシエチレン（１０）ステアリルエーテル、Ｃ１８Ｈ３７（ＯＣＨ２ＣＨ２）ｎＯＨ、ｎ  ≒  １０
ＤＭＤＥＳ  ＝ヂメチルジエトキシシラン
【００７０】
【表１】
2006502578.tif 000003
表１、組成、適用及び加熱方法、掲げられた数値はモル比を示す。
【００７１】
【表２】
2006502578.tif 000004
表２−異なる表面活性剤量の組成１−５を用いて形成された多孔性層の多孔率
【００７２】
【表３】
2006502578.tif 000005
表３−スピンコーティングでの回転数が異なる組成６−１１を用いて形成された多孔性層の層厚と多孔率
【００７３】
ＷＯ−Ａ００／５７，４９８により知られているものと類似の、図２に示される、電子装置１００の他の実施形態では、電子装置１００が、例えば、図示された構造の他の半導体素子の堆積のためのｐ基板を形成するｐドープシリコンである半導体基板１０２上に形成される。これとは別に、基板は単結晶ＧａＡｓウエハ又はガラス基板でもよい。それは、ＷＯ−Ａ００／５７，４９８により知られるもとの同一のメモリセルのＮｘＭアレイであり、特に、この特許出願の図４を参照されたい。ここで、ＮとＭとは整数である。各メモリセルはそれぞれメモリ素子１０３と選択装置１０４とを備える。図２に示される実施形態では、各メモリセルは二つの独立したメモリ素子１０３Ａと１０３Ｂとを備える。第一の導電体１３０Ａと、第二の導電体２７０Ａと、レジスタ２５０と、そして、誘電体材料の層１２６，１４０、そして、２６０とがメモリ素子１０３Ａを構成し、第一の導電体１３０Ｂと、第二の導電体２７０Ｂと、レジスタ２５０と、そして、層１２６，１４０、そして、２６０とがメモリ素子１０３Ｂを構成する。即ち、メモリ素子１０３Ａと１０３Ｂとが同じレジスタ２５０並びに同じ層１２６，１４０、そして、２６０を共有する。
【００７４】
上記のように相変化材料を備えることができるレジスタ２５０は第一のコンタクト領域１３２Ａ、１３２Ｂと第二のコンタクト領域２７２Ａ、２７２Ｂとを備えた表面を有する。メモリ素子１０３Ａの一部として、レジスタ２５０は、第一のコンタクト領域１３２Ａと第二のコンタクト領域２７２Ａとの間に、相変化材料が第一の相では第一の値、相変化材料が第二の相では第二の値となる電気抵抗を有する。メモリ素子１０３Ｂの一部として、レジスタ２５０は、第一のコンタクト領域１３２Ｂと第二のコンタクト領域２７２Ｂとの間に、相変化材料が第一の相では第一の値、相変化材料が第二の相では第二の値となる電気抵抗を有する。第一の導電体１３０Ａ及び１３０Ｂは、例えば、上記の第一の導電体３と同じ材料を備えてもよく、それぞれ第一のコンタクト領域１３２Ａ及び１３２Ｂに電気的に接続される。第二の導電体２７０Ａ及び２７０Ｂは、例えば、上記の第二の導電体４と同じ材料を備えてもよく、それぞれ第二のコンタクト領域２７２Ａ及び２７２Ｂに電気的に接続される。第一の導電体１３０Ａと、第二の導電体２７０Ａと、そして、レジスタ２５０とは相変化材料を加熱して第一の相から第二の相への転移が行われるように電流を流すことができ、第一のメモリ素子１０３Ａの電気抵抗を変えることができる。同様に、第一の導電体１３０Ｂ、第二の導電体２７０Ｂ、そして、レジスタ２５０は相変化材料を加熱して第一の相から第二の相への転移が行われるように電流を流すことができ、第二のメモリ素子１０３Ｂの電気抵抗を変えることができる。
【００７５】
図２に示される実施形態では、第二の導電体２７０Ａ及び２７０Ｂを介してのみレジスタ２５０が出力線２７１に接続されるように、誘電体材料の層２６０により、レジスタ２５０と出力線２７１との間が電気的に分離されている。誘電体材料層２６０は、さらに、加熱中に、レジスタ２５０と繋がっていない本体１０１の他の部分への熱流を低減するサーマルブランケットとなる。誘電体層１４０は第一の導電体１３０Ｂから第一の導電体１３０Ａを電気的に分離する。ボロフォスフォスシリケート（ＢＰＳＧ）を備えることができる誘電体層１８０が電子装置１００上部に堆積される。
【００７６】
ＷＯ−Ａ００／５７，４９８により知られている電子装置と同様に、第一の導電体１３０Ａ及び１３０Ｂは導電横壁スペーサであり、これは、導電スペーサとも呼ばれ、誘電体領域１２６の横壁表面１２６Ｓに沿って形成される。レジスタ２５０と第一の導電体１３０Ａ、１３０Ｂとの間のコンタクト領域が、それぞれ、第一のコンタクト領域１３２Ａ、１３２Ｂである。そこで、レジスタ２５０と第一の導電体１３０Ａ及び１３０Ｂとの間の電気的結合のみが、第一のコンタクト領域１３２Ａ及び１３２Ｂの全体又は一部を介してもたらされる。第一の導電体１３０Ａ及び１３０Ｂの残部は誘電体層１２６及び１４０によりレジスタ２５０から電気的に分離される。
【００７７】
これとは別に、第一の導電体１３０Ａ及び又は１３０Ｂは、ＷＯ−Ａ００／５７，４９８により知られているように、バイアホールの横壁の表面又は複数の表面上に一つ又は複数のコンタクト層を一様に堆積することにより、導電横壁スペーサとして形成されてもよい。このバイアホールは円形、正方形、長方形、又は、不規則な形状であってもよい。さらに、導電横壁スペーサは、ピラー又はメサの横壁表面上に一つ又は複数のコンタクト層を一様に堆積することにより形成されてもよい。バイア内の残部スペースには、好ましくは、水分を含まない孔の多孔性材料を備えた誘電体材料の層で満たされる。この材料の実施形態は上記されたものである。
【００７８】
この発明によれば、層１２６，１４０，１８０、そして、２６０の内の少なくとも一層が、サイズが０．５から５０ｎｍの間の孔を有する多孔性材料を備える誘電体材料より成る。このようにして、レジスタ２５０とは繋がっていない本体１０１の部分への熱流が低減され、その結果、スイッチングパワーが低減される。レジスタ２５０と直接コンタクトがとられる層１２６，１４０，そして、２６０の内の一つはそのような材料から成ると好ましい。孔のサイズは１から１０ｎｍの間であると好ましい。好ましい実施形態では、孔は実質的に水分を含まない。多孔性材料の異なる実施形態は上記されたものである。
【００７９】
図２に示される実施形態では、第一のコンタクト領域１３２Ａ及び１３２Ｂが、それぞれ、対応する第二のコンタクト領域２７２Ａ及び２７２Ｂより小さい。第一の導電体１３０Ａ及び１３０Ｂは、それぞれ、第一のコンタクト領域１３２Ａ及び１３２Ｂとコンタクトがとられる部分を備える。この部分は、実質的に水分を含まない多孔性材料を備える層１２６及び１４０に埋め込まれると好ましく、何故ならば、この場合、レジスタ２５０とは繋がらない本体１０１の部分への熱流が、特に、効果的に低減されるからである。第一のコンタクト領域１３２Ａ及び１３２Ｂが比較的小さいので、第一の導電体１３０Ａ及び１３０Ｂの部分内の電流密度が特に大きくなり、レジスタ２５０近傍でのジュール熱が増加する。相転移を可能にするこの熱効果は、改善された熱的分離のために特に大きい。
【００８０】
本体１０１は、各選択装置１０４に接続された各選択線１２０及び１９０を介して各メモリ素子が個々にアクセス可能なように、Ｎ本の第一の選択線１９０と、Ｍ本の第二の選択線１２０と、一本の出力線２７１とを備える選択線グリッドを備える。電子装置１００のメモリ素子１０３Ａ及び１０３Ｂの各々は、ＭＯＳＦＥＴ、さらに、特に、ＮＭＯＳトランジスタである、選択装置１０４に電気的に接続されている。ＭＯＳＦＥＴはｎドープソース領域１１０と，ｎドープドレイン領域１１２と、そして、ゲート領域１１８とを備える。ソース領域１１０及びドレイン領域１１２は二つ以上のｎドープ材料、即ち、軽くドープされたｎ部分とさらに重くドープされたｎ＋部分とを備えてもよい。
【００８１】
ｎドープのソース領域１１０とドレイン領域１１２とはチャネル領域１１４により分離されている。チャネル領域１１４上部に形成されたゲート領域１１８が、チャネル領域１１４を介してソース領域１１０からドレイン領域１１２に流れる電流を制御する。ゲート領域１１８はポリシリコンの層を備えると好ましい。誘電体領域１１６により、ゲート領域１１８がチャネル領域１１４から分離されている。
【００８２】
チャネルストップ領域１１３がｎドープドレイン領域１１２内に形成され、ＮＭＯＳトランジスタを分離するために、二つの隣り合い且つ電気的に分離されているドレイン領域１１２を形成している。通常、チャネルストップ領域１１３はソース領域１１０及びドレイン領域１１２とは反対の導電型である。図に示されるＮＭＯＳの実施形態では、チャネルストップ領域１１３はｐドープシリコンを備える。
【００８３】
ゲート領域上に選択線１２０が形成され、これら選択線はタングステンシリサイドの層を備える好ましい。選択線１２０は電気信号をゲート領域１１８に分配するのに用いられる。誘電体領域１２２が選択線１２０上に形成され、これら誘電体領域は実質的に水分を含まない孔を有する多孔性材料を備えると好ましい。誘電体領域１２２は選択線１２０を電子装置１００の近隣領域から電気的に分離する。層１１６，１１８，そして、１２０の積層が全体としてゲートスタックと呼ばれる。誘電体領域１２６がゲートスタックの横壁表面上に形成されている。
【００８４】
選択線１９０が上部分離領域１８０の上部に形成されている。選択線１９０は、アルミニウム又は銅等の導電材料から形成されてもよい。タングステンプラグ１４４が選択線１９０をソ−ス領域１１０に接続している。図２に示される特別な実施形態では、二つのＮＭＯＳトランジスタがタングステンプラグ１４４の各々を共有していることに注意されたい。チタンシリサイド（示されていない）の層がシリコン基板表面に形成されて、基板１０２と導電横壁スペーサ１３０Ａ及び１３０Ｂとの間、並びに、基板１０２と導電プラグ１４４との間の導電性を高めてもよい。導電プラグ１４４は、誘電体層１２６により、ゲートスタックから電気的に分離される。
【００８５】
メモリ素子１０３Ａ及び１０３Ｂの第一の導電体１３０Ａ及び１３０Ｂは、それぞれ、金属酸化半導体電界効果型トランジスタのソース領域１１０とドレイン領域１１２とから選択された第一の領域に電気的に接続される。図２の実施形態では、第一の領域はドレイン領域１１２である。メモリ素子１０３Ａ及び１０３Ｂの各々の第二の導電体２７０が出力線２７１に接続され、これは、例えば、第二の導電体２７０と同じ材料を備えてもよい。ソース領域１１０とドレイン領域１１２とから選択され、第一の領域とは繋がっていない金属酸化半導体電界効果型トランジスタの第二の領域がＮ本の第一の選択線１９０の内の一本に電気的に接続される。ゲート領域１１８はＭ本の第二の選択線１２０の内の一本に電気的に接続される。
【００８６】
要約すると、電子装置１，１００は、第一の相と第二の相とを取りえる相変化材料を備えたレジスタ３６，２５０を備える。レジスタ３６，２５０は、相変化材料が第一の相の場合に第一の値となり、相変化材料が第二の相の場合に第二の値となる電気的抵抗を有する。レジスタ３６，２５０は、第一の導電体３，１３０Ａ，１３０Ｂ、そして、第二の導電体４，２７０に電気的に接続され、これらは、相変化材料を加熱して第一の相から第二の相への転移が行われるように電流を流すことができる。電子装置１，１００は、さらに、加熱中にレジスタ３６，２５０と繋がっていない本体２，１０１の部分への熱流を低減されるための誘電体材料の層２０，３９，１２６，１４０，２６０を備え、この発明の誘電体材料はサイズが０．５から５０ｎｍの間の孔を有する多孔性材料を備える。
【００８７】
上記の各実施形態はこの発明を限定するものではなく、当業者であれば添付請求項の範囲から外れることなく多くの代替え実施形態を考案することができることに留意されたい。文言「備える」は請求項に掲げられた要素又は工程以外の存在を排除するものではない。
【図面の簡単な説明】
【００８８】
【図１】電子装置の実施形態の断面図である。
【図２】多孔性材料が得られる組成の各実施形態を示す表１と，表１の実施形態１乃至５を用いて得られる多孔性材料の特性を示す表２と，そして、表１の実施形態６乃至１１を用いて得られる多孔性材料の特性を示す表３とを用いる電子装置の他の実施形態の断面図である。
【図１】
2006502578.tif 000006
【図２】
2006502578.tif 000007
【国際調査報告】
2006502578.tif 000008
2006502578.tif 000009
2006502578.tif 000010