(57)【要約】【課題】市販の半導体試験システム（テスタ）の校正するためのシステム又は方法が提供される。【解決手段】このシステムは、テスタから同期信号を受信し、試験中のデバイス（ＤＵＴ）からの光放出を検知する。そしてこのシステムは光放出のタイミングと特性とを同期信号と比較して、遅延タイミングと、テスタの中間素子によりもたらされる信号の変化を取得する。遅延タイミングと信号の変化はテスタの様々なチャネルを校正するのに用いられる。遅延タイミングの正確さを高めることができるよう設計されたＤＵＴについても記載されている。さらに、テスト信号の再構成と、テスタの中間素子のテスト信号の形状への効果についても述べられている。
2006522939.tif 000002
【特許請求の範囲】
【請求項１】
テスタをプログラミングして複数のチャネルを用いて複数のテスト信号を生成し、
前記複数のテスト信号を、中間素子を介してテストされる素子（ＤＵＴ）に供給し、
ＤＵＴからの時間分解光放出を検出し、
前記時間分解光放出のタイミングを前記テスト信号のタイミングに相互に関連付け、前記中間素子に起因する遅延値を取得し、
前記遅延値を用いてテスタの校正及び／または検査を実行する
ことを特徴とする半導体回路テスタの校正及び検査の方法。
【請求項２】
前記中間素子は少なくとも１つのテストヘッドと、テスタロードボードと、ＤＵＴソケットとを備えた請求項１記載の方法。
【請求項３】
前記遅延値を前記テスタに供給するためのフィードバックループを供給する工程を更に備えた請求項１記載の方法。
【請求項４】
前記ＤＵＴの内部素子に起因する第２の遅延値を取得するため前記ＤＵＴを特定する工程を更に備えた請求項１記載の方法。
【請求項５】
前記ＤＵＴの光放出装置に結合されるゲーティング機構を供給し、
各テスト信号に対し、前記ゲーティング機構のために予め特定されたゲーティング特性を設定し、
予め特定された複数のゲーティング特性の複数の放出タイミングを取得し、
複数の放出タイミングを用いて前記テスト信号を再構成する
ことを特徴とする請求項１記載の方法。
【請求項６】
前記ゲーティング機構は比較器を備えたことを特徴とする請求項５記載の方法。
【請求項７】
前記ゲーティング特性は電位である請求項６記載の方法。
【請求項８】
テストされるデバイス（ＤＵＴ）にテスト信号を伝送する中間素子を有する半導体試験装置を校正するためのシステムにおいて、
テスト信号を受信したＤＵＴからの光放出を集光するための集光光学系と、
前記集光光学系により集光された光放出を検知して検知信号を供給するディテクタと、
前記検知信号を受信しこれを前記テスタから受信された同期信号と比較して遅延信号を出力するタイミング機構と
を備えたことを特徴とするシステム。
【請求項９】
前記タイミング機構から前記テスタへ前記遅延信号を供給するフィードバックループを更に備えたことを特徴とする請求項８記載のシステム。
【請求項１０】
予め決められた前記テスト信号の特性に従って放出をゲート制御するため、前記ＤＵＴの光放出装置に結合されたゲーティング機構を更に備えたことを特徴とする請求項８記載のシステム。
【請求項１１】
テスタの校正のために動作可能な半導体装置において、
複数のチャネルを定義する複数の入力ピンと、
前記複数のチャネルに対応する複数の光放出装置と
を備えたことを特徴とする半導体装置。
【請求項１２】
前記光放出装置は前記複数のチャネルの１つ毎に供給される請求項１１記載の半導体装置。
【請求項１３】
前記複数の光放出装置は、前記半導体装置の中央の位置に供給される請求項１１記載の半導体装置。
【請求項１４】
前記複数のチャネルに入力されるテスト信号をゲート制御するためのゲーティング機構を更に備えたことを特徴とする請求項１１記載の半導体装置。
【請求項１５】
前記半導体装置と共に封入された集光光学系を更に備えた請求項１１記載の半導体装置。
【請求項１６】
前記半導体装置と共に封入された光放出検出器を更に備えたことを特徴とする請求項１５記載の半導体装置。
【請求項１７】
複数のチャネルを定義する複数の入力ピンと、
前記複数のピンに結合されるＯＲゲートと、
前記ＯＲゲートの出力に接続される少なくとも１つの光放出装置と
を備えたことを特徴とする、テスタの校正のために動作可能な半導体装置。
【請求項１８】
前記複数のチャネルに対応する複数のゲーティング機構を更に備え、前記ゲーティング機構は前記ＯＲゲートに接続される出力を有する請求項１７記載の半導体装置。
【請求項１９】
前記半導体装置と共に封入される集光光学系を更に備えたことを特徴とする請求項１８記載の半導体装置。
【請求項２０】
前記半導体装置と共に封入される光放出検出器を更に備えたことを特徴とする請求項１９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングデバイスの光電子放出の検出を用いた半導体検査装置（テスタ）の校正方法及びシステムに関し、特にそのようなデバイスの信号のタイミング及び特性を校正するための方法及びシステムに関する。
【背景技術】
【０００２】
検査装置（テスタ）は、半導体回路の動作を測定し欠陥を見つけ出す技術分野において周知である。そのような装置の一例は、カルフォルニア州サンノゼのＮＰＴｅｓｔ社から入手可能なＮＰＴｅｓｔ９０００や、オレゴン州ヒルスボロのＩＭＳ（クレデンス社）から入手可能なＶａｎｇｕａｒｄである。図１はテスタ１００の一般的な模式図を示している。このテスタ１００は、制御装置１１０（特別にプログラムされた汎用コンピュータでもよい）、テスタロードボードアダプタ１２５を有するテスタテストヘッド１２０からなる。集積回路（ＩＣ）の欠陥の発見のため、ＩＣはＤＵＴソケット（図示せず）に取り付けられている。ＤＵＴソケットは、ロードボード１３０の上に搭載される。ロードボード１３０は、テストアダプタ１２５にケーブルインタフェース（図示せず）を介して電気的に接続される。そして制御装置１１０はＩＣに向けてテストアダプタ１２５及びロードボード１３０を介して伝送される様々な検査信号を生成する。数百及び／又は数十ピコ秒のオーダのタイミング精度で、ＩＣのトランジスタのスイッチングが、多くの信号チャネルを用いて検査される。従って、テスタボード、テストアダプタ１２５、ケーブルインタフェース、ロードボード１３０、及びソケットを含む様々なテスタのインタフェース素子により招来される信号遅延の正確な特定が極めて重要となる。特に、２つの値が特に関心が持たれる。絶対的遅延、例えば単一のチャネルにより招来される遅延、及び相対的遅延、例えば複数チャネルにもたらされる遅延間の相違、である。
【０００３】
本発明に関連するもう１つのの技術分野は、半導体の光電子放出の研究である。半導体装置の様々なメカニズムが光放出をもたらすことは、その分野において知られている。そのような光放出の検出は、半導体装置の調査を行うのに用いられてきた。例えば、絶縁体におけるアバランシェ降伏は光放出をもたらす。またそのような光放出を検出することにより、そのデバイス中における欠陥の場所を特定することができる。同様の検出は、デバイス中における静電放出を特定するのに用いることができる。電気的に刺激された（アクティブな）トランジスタにおいて、加速されたキャリア（電子及びホール）、別名ホットキャリアは、デバイスが電流を流すとき光を発する。流れた電流が予想のレベルを超えたデバイス上の場所を検出するのに、様々な放射型顕微鏡が用いられ、このことは半導体デバイス内の欠陥の位置を特定することにつながる。公知技術において、いくつかのホットキャリア放射型顕微鏡が開示されている。例えば、米国特許公報４，６８０，６３５号、４，８１１，０９０号、５，９４０，５４５号等を参照されたい。これらの公報は、全体として参照により本明細書の一部に含まれる。
【０００４】
エミスコープ（Ｅｍｉｓｃｏｐｅ：登録商標）は、譲受人であるカルフォルニア州マウンテンビューのオプトニクス社（クレデンス社）から入手可能な時間分解放出（tie-resolved emission: ＴＲＥ）顕微鏡であり、米国出願Ｎｏ．０９／９９５，５４８にも記載されている。この米国出願は、全体として参照により本明細書の一部に含まれる。エミスコープ（Ｅｍｉｓｃｏｐｅ：登録商標）は、トランジスタにとって光電子放出は、デバイスの状態（ロジック）の変化の原因となる電圧の変化と直接的に一致する（時間と特性において）、という事実を利用するものである。従って、エミスコープは通常テスタと連結して使用される。例えば、検査中のデバイス（ＤＵＴ）はテスタに接続され電気的に刺激されていて、その間エミスコープ（登録商標）はＤＵＴからの放射を検出し時間を測定する。このセットアップを用いると、エミスコープ（登録商標）の検出信号を予測される信号に関連付けることにより、さまざまな電気的刺激に対するＤＵＴの応答を調べることができる。
【０００５】
容易に理解されるように、テスタとＴＲＥの両方のタイミングの正確さが、非常に重要である。特に、テストアダプタ、ロードボード、その他介在する素子により引き起こされるいかなる時間遅延も慎重に特定されそして明らかにされなければならない。本発明は、そのような遅延の正確な特定と補正のための方法及びシステムを提供するものである。
【発明の開示】
【０００６】
本発明は、テスタの素子により招来される遅延の正確な特定と補正のための方法及びシステムを提供する。本発明はまた、テストボードの異なるピンやＤＵＴのフィクスチャにおける異なる遅延の正確な特定のための方法及びシステムを提供する。その他の特性、例えば直流電圧、線形性、出力チャンネル、アナログチャンネル等も特定することが可能である。開示された発明は、少なくとも次の利点を提供する。すなわち、テスタのロードボードとソケットの校正を含む、速く正確なタイミング及びピンの電圧レベルの校正が可能となる。一方、従来の校正方法は、ロードボードの除去と特別な校正用フィクスチャ（fixture）の挿入を必要とする。
【０００７】
この発明の一態様によれば、テスタはＴＲＥシステムと同期され、複数チャンネルを用いてＤＵＴを刺激する。ＴＲＥシステムはＤＵＴからの放出を正確に計測する。そして複数のチャネルのタイミングは互いに比較される。不一致が検出されると、適切な補正がテスタにおいて実行され、中間素子によりもたらされた遅延が特定される。
【０００８】
本発明の一の態様によれば、ＴＲＥシステムはテスタに接続され、ＴＲＥシステムは、同期信号をテスタから受信する。テスタが複数のテストデータチャネルを用いてＤＵＴを刺激すると、ＴＲＥシステムはＤＵＴからの光放出を検知・測定する。そしてフィードバックループが光放出分析器からテスタに供給され、中間素子によりもたらされる遅延が補償され、テスタが適切に校正され得る。
【０００９】
本発明の他の態様によれば、刺激信号に対するＤＵＴの応答が最初に特定される。そしてＤＵＴは校正ＣＵＴとして指定される。校正ＤＵＴはロードボードに搭載され、テスタにより刺激される。ＴＲＥシステムはＤＵＴからの光放出を検出するのに用いられ、その検出のタイミングはテスタの様々なチャネルの単一の経路における遅延を特定するのに用いられる。その情報はテスタを校正するのに用いられる。
【００１０】
本発明のまた別の態様によれば、校正ＤＵＴはテスタのデータチャネルにおける遅延の単純化された検知が可能となるように設計され組み立てられている。校正ＤＵＴは光経路、複数の放出器、及び／又は１つの放出器に接続された多数のゲートを備えることができる。校正ＤＵＴは、テスタの伝送線の遅延データを得るため光放出装置と連携して用いられる。
【００１１】
本発明の更に別の態様によれば、テスタの様々な中間素子から生じる信号形状の変化を特定するためのシステムが提供される。このシステムは、光放出器のゲート制御を可能にし、テスト信号が予め定められた状態、例えば特定の電圧レベルに達した場合のみ、光放出が有効になるようにする。テスト信号の形状の変化を調べるため、ＤＵＴの光放出器は比較器により異なるレベルにゲート制御される。結果として、信号が送られるそれぞれの時間において、テスト信号形状の異なる”位置”に光放出が対応する。このような複数の測定を用いることにより、変調された信号の形状が再構成され得る。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態を、図２及び図３を参照して説明する。図２及び図３はそれぞれ、新規な校正システム及び方法の全般的な模式図及びブロックダイアグラムである。
図２において、テスタ２００はＴＲＥシステム２９０、たとえばエミスコープ（登録商標）と協働して動作する。テスタは、とりわけ、コントローラ２１０、テスタヘッド２２０、ＤＵＴアダプタ２２５、及びロードボード２３０を備えている。ＴＲＥシステム２９０は、とりわけ、コントローラ２６０、及び検出ユニット２５０を備えている。検出ユニット２５０は、除振ベンチ２４０の上に搭載されている。
【００１３】
コントローラ２１０と２６０の両方または何れか一方は、特別にプログラミングされた汎用コンピュータでもよい。本実施形態に従い典型的な動作を行う場合、コントローラ２１０は、ＤＵＴを刺激するようにプログラムされた様々なテスト信号を出力する。その信号は、テスタヘッド２２０、アダプタ２２５、及びロードボード２３０等のさまざまなテスタ中間素子を介してＤＵＴに伝送される。この動作は模式的に図３において、ＴＥＳＴ３００から、フィクスチャ３１０（テスタ２００のさまざまな中間素子である）を介して、ＤＵＴ３２０に向かう矢印として図示されている。ＤＵＴは刺激信号を受信すると光を発し、その光は検出ユニット２５０により検出される。この動作は図３において、ＤＵＴ３２０からＤＥＴＥＣＴ３３０に向かう矢印により図示されている。
光放出の検出の各々の発生は計測され、テスタ２００による信号出力に相互に関連付けられる。タイミング情報はさまざまな伝送チャンネルのために比較され、さまざまなチャンネルに対する相対的な遅延が計算される。この情報は、校正のためにテスタにフィードバックされる。このことは、図３において矢印ＦＥＥＤＢＡＣＫ３４０として図示されている。
【００１４】
図４はより詳細に本発明のシステムの実施例を示している。ただし、発明の理解に関係のない様々な素子は省略されている。商業的に入手可能なテスタ４００は、コントローラ４１０を含んでおり、このコントローラ４１０はあらかじめプログラムされたテスト信号をＤＵＴ４０５に供給する。このＤＵＴ４０５はロードボード４３０の上に搭載され、このロードボード４３０はテストヘッド４２０にアダプタ４２５を介して取り付けられている。テスタ４００のコントローラ４１０により生成されるテスト信号は複数チャネル（通常数百）に供給され、ＤＵＴピン４３５によりＤＵＴ４０５の内部のデバイスに伝送される。一般的に、ピン４３５の各々はテスタ４００の１つのチャネルに対応する。
【００１５】
信号がＤＵＴ４０５の中の様々なデバイスにより受信されると、デバイスは信号の指令に従い状態を切り替える。そのような状態の切り替えが起きると、ＤＵＴ４０５内部の特定のデバイスが光を発する。ＴＲＥシステム４９０は光を検出しこの検出タイミングを記録する。ＴＲＥシステム４９０は一般的に集光光学系１２０、赤外検出器４７０、電子回路４５５及びコントローラ４６０を備えている。検出器４７０は例えば、電子増倍管（ＰＭＴ）、多重チャンネルプレート（ＭＣＰ）に結合された光カソード、アバランシェフォトダイオード（ＡＰＤ）等である。光学系１２０と検出器４７０はステージ４７５に結合され、ＤＵＴ４０５上の特別に指定された位置が放出を監視されるようにしている。特定の位置を得るためのステージの動作は、コントローラ４６０により、ＣＡＤソフトウエア、例えばＣａｄｅｎｃｅ（登録商標）に格納されたチップのデザイン及びレイアウトに従い、ナビゲーション用ソフトウエア、例えばＫｎｉｇｈｔｓ  ｔｅｃｈｎｏｌｏｇｙ社（www.electroglass.com）Ｍｅｒｌｉｎ’s Ｆｒａｍｅｗｏｒｋ（登録商標）を用いて実行される。
【００１６】
或いは、光学系は静止しておりまたＤＵＴはステージに結合されてもよい。しかし、ナビゲーションが不要である場合、光学系とＤＵＴの両方が静止したものであってもよい。
【００１７】
コントローラ４１０がテスト信号をＤＵＴに送信する場合、コントローラ４１０は、放出の検出がテスト信号のタイミングに関連して測定されるよう、同期信号ＳＹＮＣをコントローラ４６０に送信する。上述のように、テスタの様々な中間素子が信号に遅延をもたらし、これは正確な光放出の読み出し（例えば、ＤＵＴデバイスの一時的な応答）を行うために説明されなければならない。
【００１８】
従って、本発明の実施例によれば、様々なチャネルからの信号は、テスタのチャンネル間の相対的な遅延を得るために互いに比較される。様々な遅延は、テスタを手動で校正するか、またはフィードバック信号ＦＥＥＤＢＫにより自動的に行うかのいずれかにより、テスタにフィードバックされる。テスタが一度校正されると、ＤＵＴ４０５の一般的なテストが開始され得る。
【００１９】
本発明の別の態様によれば、各チャネルの遅延の絶対的な校正が実行される。すなわち、前述の実施の形態では、各チャネルの放出タイミングの遅延が他のチャネルの遅延と関連して分析されることによりチャネル間の時間遅延の変化を除去するようにしていた。これに対し本実施の形態では、各チャネルはそれ自体の放出タイミングに関連して校正される。一度の実行において、ＤＵＴ４０５により招来され得る遅延は単純に無視される。すなわち、テスタのマクロスケールの素子により招来される遅延に関連する、ＤＵＴのマイクロスケールの素子により招来され得る僅かな遅延を原因として、検出される全体的な遅延はテスタの素子に帰することとなり、テスタの各チャネルは個々に校正される。一方、この別の実施の形態によれば、ＤＵＴ自身により招来される遅延を分離するため、ＤＵＴが最初に完全に特定され、これによりさまざまなデバイスやチャネルにより招来される遅延が判る。そして、この遅延は検出される全体の遅延から減算され、テスタの各チャネルは結果として生じる正味の遅延に従って校正される。
【００２０】
更に別の実施の形態によれば、特定の校正ＤＵＴが本発明のシステムにおいて構成され使用される。この発明による校正ＤＵＴ５０５の一例は、図５ａ及び図５ｂに示されている。図５ａは平面図であり、図５ｂは線Ａ−Ａ´に沿う断面図である。この実施の形態において、校正ＤＵＴ５０５は概ね、１つのチャネルごとに１つ配置されたスイッチングデバイス、例えばＣＭＯＳトランジスタ５１５のアレイを備えている。テスタの特定のチャネルから信号が供給されると、デバイス５３５により示されるように、対応するデバイスが光を発する。光は集光光学系５２０により集光され、ディテクタ５７０により検知される。そして、差分増幅器５７５により概念的に示されるように、相対的なまたは絶対的な遅延が算出される。スイッチングデバイス５１５の各々により招来される遅延が判るように校正ＤＵＴ５０５が特徴付けされ得る。しかし、この特徴付けがされないとしても、スイッチングデバイス５１５により招来される遅延はテスタの素子により招来される遅延よりも遥かに小さく、また１０ｐｓｅｃの精度での遅延が得られると思われる。
【００２１】
校正ＤＵＴ６０５の他の実施の形態は図６に示されている。この実施の形態において、いくつかのスイッチング素子６１５が中央の位置に設けられ、光放出の検出が、集光光学系６２０の大きな移動をすることなく検出可能とされている。
【００２２】
集光光学系６２０は集光された光をディテクタ６７０に導く。上述したように、ディテクタ６７０は、検出信号をシステムに向けて供給する。１つの実施の形態によれば、集光光学系６２０とディテクタ６７０は、破線６４５により典型的に示されるように、ＤＵＴ６０５の中に封入される。この場合、ディテクタ６７０からの検出信号を集めるためコンタクト６８５を設けることができる。
【００２３】
校正ＤＵＴの更に別の実施の形態は図７に示されている。特に、この実施の形態では、ただ１つの放出装置７１５が設けられている。この放出装置７１５はＯＲゲート７５５により全ての信号チャネル７６５に対しゲート制御されている。入力チャネル７６５の各々は任意的に、ゲート即ちＯＲゲート７５５に結合される他の能動デバイス７７５を含んでいる。イネーブル信号７８５は、ＯＲゲートの出力が強制的にＨＩＧＨとされるため、タイミング信号を無効にする。テスト信号がいずれかのチャネル７６５に供給されると、ＯＲゲート７５５が放出装置７１５を有効にし、光が放出され、これが放出テスタにより検知される。実際、ＯＲゲート７５５は、出力状態に切り替わる際に光を発するので、ＯＲゲート自体が放出装置として利用され得る。
【００２４】
図６の実施の形態のように、様々な集光光学系及び／又は光ディテクタが校正ＤＵＴの中に封入され又は統合され得る。また、好ましくは、校正ＤＵＴを用いる場合、集光光学系を移動させる必要は全くない。むしろ、単一の放出装置７１５から光を集めるためには、集光光学系は静止される。従って、システムのコストを削減するため、ステージは省略することができる。
【００２５】
テスタの様々な素子により招来される絶対的又は相対的な遅延を測定することに加え、発明の実施の形態は、テスタのインタフェース素子により招来される信号の形状の変化を調べるのに用いることができる。図７に一例が示されており、この校正ＤＵＴはチャネルゲーティング回路７７５を含んでいる。このチャネルゲーティング回路７７５は、入力される信号が放出を供給するのに必要な特性に適合している場合に指令を出す。すなわち、光放出装置７１５は、特性の多様性を有する信号（例えば広範囲の電圧及び／又は電流）を受信することにより光を発することができる。しかし、所定の時間において、ゲーティング回路７７５は所定の特性（例えば最小電圧）を有する信号のみを有効にし通過させる。従って、光放出装置７１５はゲーティング回路により通過させられた信号を受信するのみである。
【００２６】
この概念をより具体的に説明するため、読者は図８に導かれる。図８は、ＤＵＴにより受信される信号の形状の再構成のためのシステムの例を示している。このシステムの更に詳しい説明のため、読者は米国特許出願１０／３４１，７２１（２００３年１月１３日出願）に導かれる。この出願は譲渡人に譲渡され、全体として参照により本明細書の一部を構成する。図８に示すように、テスタ８１０はテスト信号８０２を生成し、この信号はＤＵＴ８０５に供給されＤＵＴ８０５内の比較器８７５の１つの入力に加えられる。同時に、テスタは遅いクロック信号８０４をカウンタ８２２に供給するとともに、信号８０６をＴＲＥシステム８９０に供給する（例：エミスコープ（登録商標））。カウンタ８２２の出力はＤＡコンバータ８２４により電圧に変換される。ＤＡコンバータ８２４は参照信号、例えば参照電圧を比較器８７５の参照入力に供給する。テスト信号８０２が参照電圧を超える場合に限り、比較器８７５は出力状態を切り替え、光放出器８１５に出力信号を供給する。このとき光放出器８１５は光を発し、この光はディテクタ８７０に検知される。ディテクタ８７０はこのとき検出信号をテスタ８９０に供給する。
【００２７】
従来のどのような比較器も上記の実施形態において使用し得るが、比較器の一例は、Soumyanath, K.,S.Borkae, et al.,“Accurate On-Chip Interconnect Evaluation: A Time-Domain Technique” IEEE Journal of Solid-State Circuits 34(5) 623-631(1999)により提示される。この文献は、全体として参照によりこの明細書の一部を構成する。カウンタ８２２とＤＡコンバータ８２４は同一のマイクロチップにＤＵＴ８０５として統合されてもよいし、そうでなくてもよい。
【００２８】
本発明の実施の形態に従う信号の再構成の実例としての動作が、図８及び図９ａ〜９ｅを参照して説明される。図９ａはテスタ８１０により供給されるテスト信号９００のグラフを示している。テスト信号９００の形状は、それぞれ時刻ｔ１、ｔ２、ｔ３におけるその電圧Ｖｉ、Ｖｉｉ、Ｖｉｉｉにより特徴付けられる。この例においては、ＤＡコンバータ８２４は、カウンタ８２２により供給される連続する電圧参照信号に応答して、３つの異なる参照電圧を供給する。このため、図９ａには示されていないが、この例ではテスタは実際に３つの連続するテスト信号９００を供給する。これらのテスト信号のそれぞれについて、ＤＡコンバータ８２４は異なる参照信号を比較器８７５に供給し、比較器８７５がそれぞれ電圧Ｖｉ、Ｖｉｉ、Ｖｉｉｉにそれぞれ対応する出力信号を供給できるようにする。第１のテスト信号９００が供給されると、ＤＡコンバータ８２４はＶｉに対応する参照電圧を比較器８７５に供給し、電圧ＶｉがＤＵＴ８０５によりいつ受信されたかをテスタが計測できるようにする。
【００２９】
ディテクタ８７０により供給される第１の検出信号は、図９ｂのカーブ９０１により典型的に示される。理解されるように、カーブ９０１のタイミングは信号９００に比べ幾分遅延される。計測された遅延、δは、テスタの特定のチャネルの校正を行うのに用いることができる。続く第２及び第３の信号９００がテスタにより供給されると、ＤＡコンバータ８２４により供給される参照電圧は電圧Ｖｉｉ及びＶｉｉｉに対応して増加する。対応する光放出器８１５からの放出タイミングは、図９ｃ及び図９ｄに示されており、全体の信号の再構成は、図９ｅに与えられている。理解されるように、テスタの様々な中間素子により招来される遅延のため、テスタにより供給される信号９００は、変調又は改悪（corrupt）され、その形状は、ＤＵＴ８０５から分かるように、図９ｅに再構成された信号９０４に変化される。このため、単一の遅延のみのためにテスタを校正することに加えて、この情報はこのように信号の全体の形状のためテスタを校正するのに用いることができる。
【００３０】
図１０は、上述の任意の実施例における光放出を検出するのに用いることができる高速時間分解放出検出スキームを典型的に示している。特に、テスタ１０００はトリガ信号１０１０を生成する。このトリガ信号１０１０は、トリガ回路１０２０に送信される。トリガ回路１０２０は、トリガ信号１０１０のエッジの立ち上がり又は立下りのいずれかにおいて、例えば−２．５〜＋２．５Ｖの選択可能な増幅率により、トリガを行うことができる。適切なトリガ条件が検出されると、トリガ回路１０２０は、取得手順の開始を定義する高速“開始”信号１０９０を生成する。トリガ回路１０２０はまた、遅延生成回路１０３０に信号を供給する。この遅延生成回路１０３０は、ゲート回路１０４０に信号を供給する前にユーザが選択可能な時間だけ待機する。ゲート回路１０４０は検出器１０５０をオン又はオフゲート制御するのに用いられる。ゲート回路１０４０はディテクタ１０５０をオンゲート制御し、その時点で個別の光子を検出することができる。ディテクタ１０５０は、遅延生成回路１０３０により決定されるユーザが選択可能な時間に従い、ゲートオン状態に保たれる。しかし、取得回路（ＡＱＣ）１０６０が光子がディテクタ１０５０により検出されたと判断すると、ディテクタ１０５０は能動的に抑制され、例えばゲートオフされる。具体的には、ＡＱＣ１０６０は光検出のためにディテクタ１０５０をモニタし、光子が検出されたら、２つの信号、すなわち第１信号と、Ｑｕｅｎｃｈ１０７０とを送出し、ゲート回路にディテクタ１０５０をゲートオフするよう指令する。一方、第２信号はディテクタにおける光到着時刻を定義する高速“停止”信号１０８０である。従って、光子がディテクタ１０５０により検出されると、Ｑｕｅｎｃｈ信号１０７０はゲート回路１０４０にディテクタ１０５０をゲートオフするよう指令を出す。検出されないのであれば、その前に遅延回路１０３０がゲート回路１０４０にディテクタ１０５０をゲートオフさせる。
【００３１】
“開始”信号１０９０及び“停止”信号１０８０は、市販のテスト機器であるピコ秒タイミング分析器（ＰＴＡ）１０８５において用いられる。ＰＴＡ１０８５は時間−デジタル変換機（ＴＤＣ）１０７０とマルチチャネル分析器（ＭＣＡ）１０７５を備えている。ＭＣＡ１０７５は、データ取得シーケンスの間における光子発生回数のヒストグラムを形成する。ヒストグラムはＰＴＡ１０８５の電気インタフェースを介してコンピュータ１０８０に伝送される。
【００３２】
当業者に理解され得るように、本発明の様々な素子は、説明の明確化、簡潔化のため、煩雑さを回避しながら単純化された形式で記述された。例えば、上記の説明では光放出のその欠落について参照がされたが、光放出の可能性とテストの繰り返しを参照することにより同じ効果が得られることを理解されよう。同様に、様々な実施の形態が電圧のレベルの参照とともに説明されたが、この発明はこれに限定されない。むしろ、同様の効果が他の信号特性、例えば電流、周波数、ノイズレベルなどについても得られる。同じように、光放出器の参照は、例えば、飽和状態のｎＭＯＳ、ｐＭＯＳトランジスタ又はＣＭＯＳデバイスなど、状態の変化に応じて光を発する半導体装置のいずれについても理解され得る。
【００３３】
特定の発明の実施の形態を参照して本発明を説明したが、本発明はこれらの実施の形態に限定されるものではない。具体的には、添付のクレームにより定義されるような、本発明の精神又は範囲から逸脱することなく、当業者によって様々な改変や変更を実行可能である。加えて、上記において引用されたすべての先行技術文献は、参照によりこの明細書の一部とされる。上述の発明は少なくとも、次の利点を与えるものである。すなわち、テスタロードボード及びソケットを含む、ピンの電圧レベル及びタイミングの、速く正確な校正（従来の校正方法は、ロードボードの除去及び特別な校正部材の挿入を必要とした）が可能になるという利点を与えるものである。
【００３４】
この発明は、図面において典型的に示される特定の実施例を参照して説明されている。しかし、図面において示されている様々な実施の形態は、単に典型的な例であり、クレームに定義される発明を限定するものではない。
【図面の簡単な説明】
【００３５】
図１は、従来のテスタの主な構成要素を示す概略の模式図である。
【００３６】
図２は、本発明に係るテスト及び校正システムの実施の形態の主な構成要素を示している。
【００３７】
図３は、本発明に係るテスト及び校正システム及び方法の実施の形態のブロックダイアグラムである。
【００３８】
図４は、本発明に係るテスタの校正のためのシステムの実施の形態を示している。
【００３９】
図５ａと図５ｂは、校正ＤＵＴの実施の形態を示している。
【００４０】
図６は、校正ＤＵＴの他の実施の形態を示している。
【００４１】
図７は、校正ＤＵＴの更に他の実施の形態を示している。
【００４２】
図８は、信号の改悪又は形状の変化を検出するための本発明のシステムの実施の形態を示している。
【００４３】
図９ａ〜図９ｅは、図８に示されるシステムの様々な素子から得られる信号の例を示している。
【００４４】
図１０は、本発明の様々な実行において使用され得る光放出検出システムの実施の形態を示している。
【図１】
2006522939.tif 000003
【図２】
2006522939.tif 000004
【図３】
2006522939.tif 000005
【図４】
2006522939.tif 000006
【図１０】
2006522939.tif 000007
2006522939.tif 000008
【図６】
2006522939.tif 000009
【図７】
2006522939.tif 000010
【図８】
2006522939.tif 000011
2006522939.tif 000012
【国際調査報告】
2006522939.tif 000013
2006522939.tif 000014
2006522939.tif 000015