(57)【要約】電源順序付けシステムおよび方法が開示される。一実施例において、プログラマブルチャージポンプは、プログラマブル電流源を供給し、この電流源は、電力が装置または回路の一部に供給されるかどうかを制御する外部ＮＦＥＴを駆動する。ＮＦＥＴに供給される最大電圧およびターンオンランプ率はプログラム可能であるため、ＮＦＥＴは外部の保護装置を必要とせずにその定格制限内で安全に動作することができる。高圧出力端子が外部ＮＦＥＴを駆動するのに必要とされない場合、別の実施例に従った出力端子は、開放ドレインロジック出力端子として機能するように構成され得る。
2006502689.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブル供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む、回路。
【請求項２】
プログラマブル供給電圧は、回路の所望の出力電圧を決定し、プログラマブル電流は、回路の所望の出力電流を決定して電力供給を順序付けるためのトランジスタを制御する、請求項１に記載の回路。
【請求項３】
所望の出力電圧は、トランジスタに与えられる所望の電圧レベルを決定し、所望の出力電流はトランジスタのための電圧ランプ率を決定する、請求項２に記載の回路。
【請求項４】
調整昇圧供給および電流源に結合され、所望の選択電圧を選択するためのデータを記憶するようにされかつ所望の出力電流を記憶するようにされたメモリをさらに含む、請求項２に記載の回路。
【請求項５】
参照電圧と比較し、かつプログラマブル供給電圧のための所望の設定を維持するためのフィードバックループを形成する、プログラマブル供給電圧を減衰するための選択可能なレジスタネットワークをさらに含む、請求項１に記載の回路。
【請求項６】
電流源に結合され、トランジスタを放電するようにされた電流シンクをさらに含む、請求項２に記載の回路。
【請求項７】
電流源に結合され、プログラマブル電流が与えられない場合に開放ドレインロジック出力を与えるようにされた、開放ドレイン回路をさらに含む、請求項１に記載の回路。
【請求項８】
調整昇圧供給は、チャージポンプまたは昇圧コンバータを含む、請求項１に記載の回路。
【請求項９】
電力を順序付ける適用例のためのトランジスタを切換える方法であって、前記方法は、
トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるステップと、
プログラマブル電圧を受けかつトランジスタのゲート端子で所望の電圧ランプ率を決定するプログラマブル電流を与えるステップとを含む、電力順序付け適用例のためのトランジスタを切換える方法。
【請求項１０】
トランジスタのゲート端子を選択的に放電するようにされた電流シンクを与えるステップをさらに含む、請求項９に記載の方法。
【請求項１１】
プログラマブル電流が与えられない場合に、開放ドレインロジック出力を与えるステップをさらに含む、請求項１０に記載の方法。
【請求項１２】
プログラマブル電圧およびプログラマブル電流の電圧レベルおよび電流レベルを決定するデータを記憶するステップをさらに含む、請求項９に記載の方法。
【請求項１３】
トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル電圧を受け、かつトランジスタのゲート端子の所望の電圧ランプ率を決定するプログラマブル電流を与えるようにされた電流源と、
電流源に結合され、トランジスタのゲート端子を選択的に放電するようにされた電流シンクとを含む、電力順序付け回路。
【請求項１４】
電流源に結合され、プログラマブル電流が与えられない場合に開放ドレインロジック出力を与えるようにされた、開放ドレイン回路をさらに含む、請求項１３に記載の電力順序付け回路。
【請求項１５】
調整昇圧供給は、プログラマブル電圧の選択可能な減衰電圧を与えて、参照電圧と比較し、かつ調整昇圧供給のためのフィードバックループを与えるようにされたレジスタネットワークをさらに含む、請求項１３に記載の電力順序付け回路。
【請求項１６】
調整昇圧供給および電流源に結合され、プログラマブル電圧およびプログラマブル電流のための値を選択するためのデータを記憶するようにされた、メモリをさらに含む、請求項１３に記載の電力順序付け回路。
【請求項１７】
調整昇圧供給はチャージポンプまたは昇圧コンバータである、請求項１３に記載の電力順序付け回路。
【請求項１８】
トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるための手段と、
プログラマブル電圧を受け、かつトランジスタのゲート端子で所望の電圧ランプ率を決定するプログラマブル電流を与えるための手段とを含む、回路。
【請求項１９】
トランジスタのゲート端子を放電するための手段と、
プログラマブル電流が与えられない場合に開放ドレインロジック出力信号を与える手段とをさらに含む、請求項１８に記載の回路。
【請求項２０】
プログラマブル電圧のための値およびプログラマブル電流のための値を選択するためのデータを記憶する手段をさらに含む、請求項１８に記載の回路。
【請求項２１】
供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む、回路。
【請求項２２】
供給電圧は、回路の出力電圧を決定し、プログラマブル電流は電力供給順序付けのためのトランジスタを制御するために回路の所望の出力電流を決定する、請求項２１に記載の回路。
【請求項２３】
電流源に結合され、トランジスタを配電するようにされた電流シンクと、
電流源に結合され、プログラマブル電流が与えられない場合に開放ドレイン論理出力を与えるようにされた開放ドレイン回路とをさらに含む、請求項２２に記載の回路。
【請求項２４】
プログラマブル供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受けるようにされかつ電流を与えるようにされた電流源とを含む、回路。
【請求項２５】
プログラマブル供給電圧は、回路の所望の出力電圧を決定し、電流は電力供給の順序付けのためのトランジスタを制御する、請求項２４に記載の回路。
【請求項２６】
電流源に結合され、トランジスタを放電するようにされた電流シンクと、
電流源に結合され、電流が与えられない場合に開放ドレインロジック出力を与えるようにされた開放ドレイン回路をさらに含む、請求項２５に記載の回路。
【請求項２７】
供給電圧を与えるようにされた調整昇圧供給を含み、昇圧供給は、供給電圧のための所望の設定を維持するために参照電圧に応じてフィードバックループをさらに含み、前記回路は
調整昇圧供給に結合され、供給電圧を受けかつ電流を与えるようにされた電流源とを含む、回路。
【請求項２８】
フィードバックループは、供給電圧の電圧レベルを参照電圧と比較するために減衰するためのレジスタディバイダネットワークを含む、請求項２７に記載の回路。
【請求項２９】
電流はトランジスタに与えられて電流供給順序付けを制御し、前記回路はさらに、
電流源に結合されトランジスタを放電するようにされた電流シンクと、
電流源に結合され、電流が与えられない場合に開放されたドレインロジック出力を与えるようにされた開放ドレイン回路とをさらに含む、請求項２７に記載の回路。
【請求項３０】
供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受け、かつ参照電流の出力電流を与えるようにされた電流源とを含む、回路。
【請求項３１】
出力電流は、電流ミラー構成を用いることによって参照電流を掛け合わせる、請求項３０に記載の回路。
【請求項３２】
出力電流はトランジスタに与えられて、電力供給の順序付けを制御し、前記回路はさらに、
電流源に結合され、トランジスタを放電するようにされた電流シンクと、
電流源に結合され、出力電流が与えられない場合に開放ドレインロジック出力を与えるようにされた開放ドレイン回路とを含む、請求項３０に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
本発明は一般的に電気回路に関し、より特定的にはたとえば電源順序付けの適用例のために電界効果トランジスタの切換を制御するための電源制御回路に関する。
【背景技術】
【０００２】
背景
プリント基板またはシステムの一部に、いつ電力を供給するかを制御するためにさまざまな技術が用いられ得る。たとえば、１つの技術では、電力ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）装置が用いられ、これはいつ電力がプリント基板またはシステムの一部に与えられるかを制御する電子スイッチとして効果的に作用する。典型的に、ＮチャネルＭＯＳＦＥＴ（ＮＦＥＴまたは電力ＮＦＥＴとも呼ばれる）が、その抵抗の低さおよび低費用のために用いられる。
【０００３】
正の電源をこれらの電力ＮＦＥＴで切換えるときに、切換える供給電圧を数ボルト超えるゲート電圧を電力ＮＦＥＴに供給することが必要である。しかしながら、ＦＥＴ（たとえばＮＦＥＴまたは他の種類のＭＯＳＦＥＴ）は、その制御ゲートでの過電圧に敏感であり、ＦＥＴの破壊の可能性を回避するためにある形態のクランプまたは電圧モニタリングを与えなければならない。
【０００４】
さらに、ＮＦＥＴを切換えるべき速度が重要である。非常に速く切換えた場合、負荷電流が過度の速度でシステムまたはプリント基板に入り込み、これによってマスタ電源が制限モードに入るか、またはさまざまな信頼性または誤動作の問題をもたらし得る。非常に遅く切換えた場合、ＮＦＥＴ装置は非常に長い間高抵抗モードのままであり、かつ自己破壊するまで加熱されるかもしれない。
【０００５】
電圧および電流のパラメータの異なる特徴および要件を有する複数の種類の電力ＮＦＥＴが存在する。これらの電力ＮＦＥＴを制御する従来の集積回路は、一般的に、外部分流キャパシタとともにゲート電圧を制限し、ターンオン時間を減速して、電力ＮＦＥＴ安全動作限界を超えるのを回避するために、外部クランプ（すなわち電圧保護）装置を使用することを必要とする。集積回路の外部にあるこれらの追加の分離したおよび特殊化した構成要素は、有用なプリント基板の空間を占有し、製造費を追加し、制御、柔軟性またはフィールドプログラム可能性を制限する。結果として、改善された電源制御回路を提供する必要がある。
【発明の開示】
【課題を解決するための手段】
【０００６】
概要
電力制御回路および方法が本明細書で開示される。たとえば、本発明の一実施例に従うと、電源順序付けの適用例のために１つ以上の外部電力ＮＦＥＴを制御するための、プログラマブルフィードバックを通した電圧追従調整を有するプログラマブル電流源が与えられる。プログラマブル電流源は、プログラマブル調整昇圧供給（たとえば高圧のチャージポンプ）と組合されて、完全に統合された解決法を提供する。さらに、ターンオンランプ率および最大出力電圧プログラマブルを用いて、ユーザは最も望ましい設定を選択し、かつ電力ＮＦＥＴをその定格限界内で安全に操作することができる。結果として、外部クランプまたは分路装置は必要とされない。
【０００７】
代わりに、本発明の１つ以上の実施例に従うと、電流源または調整昇圧供給のいずれかがプログラム可能であってもよい。さらに、電流シンクおよび／または開放ドレイン回路を与えてもよく、開放ドレイン回路は、電流源からの出力が与えられない場合、開放ドレインロジック出力構成を与える。
【０００８】
より具体的には、本発明の一実施例に従うと、回路は、プログラマブル供給電圧を与えるようにされた調整昇圧供給と、調整昇圧供給に結合され、プログラマブル供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む。
【０００９】
本発明の別の実施例に従うと、電力順序付けの適用例のためにトランジスタを切換える方法は、トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるステップと、プログラマブル電圧を受け、かつトランジスタのゲート端子で所望の電圧ランプ率を決定するプログラマブル電流を与えるステップとを含む。
【００１０】
本発明の別の実施例に従うと、回路は、供給電圧を与えるようにされた調整昇圧供給と、調整昇圧供給に結合され、供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む。
【００１１】
本発明の別の実施例に従うと、回路は、プログラマブル供給電圧を与えるようにされた調整昇圧供給と、調整昇圧供給に結合され、プログラマブル供給電圧を受けかつ電流を与えるようにされた電流源とを含む。
【００１２】
本発明の別の実施例に従うと、回路は、供給電圧を与えるようにされた調整昇圧供給を含み、上記昇圧供給は、供給電圧の所望の設定を維持するために参照電圧に応じるフィールドバックループと、調整昇圧供給に結合され、供給電圧を受けかつ電流を受けるようにされた電流源とを含む。
【００１３】
本発明の別の実施例に従うと、回路は、供給電圧を与えるようにされた調整昇圧供給と、調整昇圧供給に結合され、プログラマブル供給電圧および参照電流を受けかつ多重の参照電流である出力電流を与えるようにされた電流源とを含む。
【００１４】
本発明の範囲は、この節に引用により援用される特許請求の範囲によって規定される。以下の１つ以上の実施例の詳細な説明を考慮することによって、当業者は本発明の実施例をより完全に理解することができ、その追加の利点を認識することができる。最初に簡単に説明される添付の図面を参照する。
【００１５】
本発明の好ましい実施例およびその利点が、以下に続く詳細な説明を参照して最もよく理解される。１つ以上の図面に示された同様の要素を識別するために同じ参照番号が用いられることを認識すべきである。
【発明を実施するための最良の形態】
【００１６】
詳細な説明
図１は、本発明の一実施例に従った電力制御回路１００を示すブロック図である。電力制御回路１００は、たとえば外部電力ＮＦＥＴ１０２を制御および駆動するために用いられる最高位の回路技術で示されている。電力制御回路１００は、電力ＮＦＥＴ１０２の制御されたターンオン位相を与え、電力ＮＦＥＴ１０２が集積回路の外部の補足的な保護装置を必要とすることなく、過度の電圧ストレスのために破壊するのを防ぐ。さらに、電力制御回路１００は、集積回路として一まとめにされるか、または集積回路に組込まれてその回路の一部をなし、これは電源の順序付けの適用例のために電力ＮＦＥＴ１０２等の高圧ＦＥＴドライバを制御するために用いられ得る。
【００１７】
電力制御回路１００は、プログラマブル調整昇圧供給１０４およびプログラマブル電流源１０６を含む。プログラマブル調整昇圧供給１０４は、供給電圧（ｖｐ）の電圧レベルを昇圧させることによって、プログラマブル電流源１０６のためのプログラマブル昇圧ベースの供給電圧（ｖｐｐ）（すなわちプログラマブル供給電圧）として機能する。たとえば、プログラマブル調整昇圧供給１０４（すなわち電圧昇圧回路）を用いて、必要とされる高い電圧（たとえば、外部電力ＮＦＥＴ１０２のソース端子での電圧レベルよりも３から８ボルト（Ｖ）高い、および供給電圧（ｖｐ）よりも最大７．５Ｖ高い電圧）を生じる。プログラマブル調整昇圧供給１０４は、たとえば、いかなる種類の電圧昇圧、またはチャージポンプを含む容量性もしくは誘導ベースの装置等の昇圧コンバータ装置であってもよい。
【００１８】
プログラマブル電流源１０６は、コネクタ１１８（たとえば集積回路ピンまたは端子）を介してプログラマブル電流を外部電力ＮＦＥＴ１０２のゲート端子に与える。電力ＮＦＥＴ１０２のゲート端子へと駆動されるプログラマブル電流は、電力ＮＦＥＴ１０２のゲート構造キャパシタンスが充電されると制御されたランプをもたらす。図１に示されるように、所望の電流および電圧を選択することによって、電力ＮＦＥＴ１０２のゲートに与えられる出力電圧および最大出力電圧の所望のランプ率が決定される。結果として、ゲート電圧を制限するための外部クランプ装置および電力ＮＦＥＴ１０２のターンオン時間を減速するための外部分流キャパシタは必要とされない。
【００１９】
プログラマブル設定（たとえば電圧フィードバックループ設定および／または電流率設定）には、さまざまな装置製造業者または供給業者によって述べられるような特徴および要件に依存して、外部電力ＮＦＥＴの安全な動作限界における差、および利用可能な供給電圧における差がある。電力ＮＦＥＴはさらに、外部の構成要素を必要とせずに安全に制御することができ、プログラマブル設定は、電源を入れると利用可能になるメモリ、たとえばオンチップ電気的消去再書込可能な読出専用メモリ（ＥＥＰＲＯＭ）を用いて記憶することができる。
【００２０】
図１に示されるのは、管理または許可および使用禁止回路であり、これらはロジックゲート１１０，１１２，１１４および１３０、トランジスタ１１６，１２０および１２２、ならびに電流シンク１０８で示されている。ロジックゲート１１０はトランジスタ１２２を制御し、これは（たとえば電力ＮＦＥＴ１０２をオンに切換えるために）プログラマブル電流源１０６からの電流を電力ＮＦＥＴ１０２に供給するかどうかを決定する。ロジックゲート１１２はトランジスタ１２０を制御し、これは電流シンク１０８およびトランジスタ１２０が電力ＮＦＥＴ１０２のゲート端子の放電路を与えるかどうかを決定する。インバータ１１４，ロジックゲート１３０およびトランジスタ１１６は、パワーオンリセット（ＰＯＲ）信号がアサートされ、かつバイパス信号がアサートされないときにパワーオンリセット機能を示す。
【００２１】
コネクタ１１８での開放ドレインロジック出力機能が、ロジックゲート１２４および１２６ならびに開放ドレイン回路１２８を用いて与えられ得る。バイパス信号は、コネクタ１１８が開放ドレインロジック出力としてまたは高圧出力として機能するかどうかを決定する。たとえば、バイパス信号およびＰＯＲ信号はアサートされないが、データ信号がアサートされる場合、ロジックゲート１１０はトランジスタ１２２をオンに切換えて、コネクタ１１８に高圧出力を与える。バイパス信号、ＰＯＲ信号、およびデータ信号がアサートされない場合、ロジックゲート１１２はトランジスタ１２０をオンに切換えて、電流シンク１０８を通して放電路を与える。バイパス信号がアサートされた場合、データ信号はロジックゲート１２６を制御して、開放ドレイン回路１２８を介してコネクタ１１８で開放ドレインロジック出力を与える。
【００２２】
電力制御回路１００は、完全に統合された解決方法を与え、これはプログラマブル調整昇圧供給１０４から離れて動作するプログラマブル電流源１０６を用いることによって達成される。アクティブなフィードバックループ（すなわちVsense経路）をプログラマブル調整昇圧供給１０４内で用いて、その出力、およびしたがって電力ＮＦＥＴ１０２のゲートでの特定の最大プログラマブル電圧レベルを制限および維持する。フィードバックループはプログラム可能にされ、これによって本明細書でさらに詳細に記載されるように、最大出力電圧をプログラム可能にすることができる。
【００２３】
図２ａは、本発明の一実施例に従ったプログラマブルチャージポンプ２００を示すブロック図である。プログラマブルチャージポンプ２００は、プログラマブル調整昇圧供給１０４（図１）の例示の回路図を示している。なお、一般的に本明細書における図面について、一般的な供給電圧接続は表示“ｖｐ”によって示され、接地接続は表示“ｇｄ”または“ｇｎｄ”によって示される。
【００２４】
プログラマブルチャージポンプ２００は、プログラマブル電流のための（ライン２４８でｖｐｐと示され、かつ図１のプログラマブル昇圧ベースの供給電圧（ｖｐｐ）に対応する）プログラマブルチャージポンプベースの供給電圧を与え、このプログラマブルチャージポンプベースの供給電圧（ｖｐｐ）は、本明細書で説明されるように、外部ＮＦＥＴのゲートに与えられる最大出力電圧を決定する。プログラマブルチャージポンプ２００は、内部フィードバック経路（ライン２４６）を含み、これはプログラマブルチャージポンプベースの供給電圧（ｖｐｐ）に対応するがそれよりも電圧の低い（ｓｖ２と示された）選択可能な分割供給電圧を与えて、選択可能な参照電圧（たとえばそれぞれ０．８５Ｖおよび１．０Ｖの電圧レベルのｖｒｅｆまたはｖｒｅｆｌ）と比較して、以下で説明されるように完全なプログラム可能性を与える。
【００２５】
プログラマブルチャージポンプ２００はライン２１２を通してデータ信号を受信し、これは、インバータ２０８ならびにトランジスタ２０６および２１０を用いることによって、高い参照電圧（ライン２０２のｖｒｅｆｈ）または低い参照電圧（ライン２０４のｖｒｅｆｌ）を選択する。たとえば、プログラマブル電流源がアクティブであるがオフの状態にある（たとえば、コネクタ１１８での出力が図１の電流シンク１０８によって論理ローに設定される）ときに、低い参照電圧を選択してもよい。この例示の状況下における低い参照電圧を選択することによって、プログラマブルチャージポンプベースの供給電圧（ｖｐｐ）がその安全な動作限界内に維持されることを保証する。
【００２６】
選択された参照電圧（ｖｒｅｆまたはｖｒｅｆｌ）はコンパレータ２１４によって受けられ、分割供給電圧（ｓｖ２）と比較され、コンパレータ２１４は出力信号（たとえば論理ハイまたは論理ロー）をゲート（ＮＡＮＤ）２１８に与える。選択された参照電圧が分割供給電圧（ｓｖ２）よりも高い場合に出力信号は論理ハイになり、そうでない場合は論理ローになる。
【００２７】
コンパレータ２１４は、ライン２１６でバイアス電流（たとえば１０μＡのインバイアス（inbias）１０）およびライン２２０で非イネーブル（すなわちイネーブルではない）信号（nenable signal）を受信し、この非イネーブル信号はイネーブル信号と相補である。イネーブル信号がアサートされなければ（すなわちイネーブル信号および非イネーブル信号がそれぞれ論理ローおよび論理ハイであれば）、プログラマブルチャージポンプ２００はプログラマブルチャージポンプベースの供給電圧（ｖｐｐ）をアクティブに生成せず、選択的にたとえば本発明の一実施例に従って、本明細書でさらに説明されるように、電力制御回路１００が、（たとえばコネクタ１１８で）開放ドレイン出力を与えるように構成され得る。
【００２８】
イネーブル信号がアサートされ（すなわちイネーブル信号および非イネーブル信号がそれぞれ論理ハイおよび論理ローであり）、かつコンパレータ２１４からの出力信号が論理ハイである場合、（インバータ２２２を介してイネーブル信号を受信する）ゲート２１８は、（NOT pumpenbまたはpumpenbバーとして示された）ライン２２４で論理ロー信号を与える。チャージポンプリングオシレータ回路２２６は、ライン２２４で論理ロー信号を受信すると、ライン２２８でのクロック信号（すなわちｏｓｃと示されたオシレータ信号）をクロック回路２３０に与える。クロック信号の周波数は供給電圧（ｖｐ）と反比例であり（すなわち供給電圧が高いと周波数が低くなり）、プログラマブルチャージポンプ２００のポンプ効率を補償し、供給電圧（ｖｐ）が増加すると、このポンプ効率が増加する。チャージポンプリングオシレータ回路２２６は（たとえば５μＡのインバイアス５と示された）バイアス電流を受ける。
【００２９】
クロック回路２３０は、ライン２２８でオシレータ信号を受信すると、さまざまな位相の２つのクロック信号（ｐｈｉ１およびｐｈｉ２）を、それぞれバッファ２３２および２３４を介してチャージポンプ２３６に与える。バッファ２３２および２３４を用いて、存在し得るいかなる容量性負荷も克服する。チャージポンプ２３６はクロック信号（ｐｈｉ１およびｐｈｉ２）を受信し、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）の電圧レベルを増大させ、このチャージポンプ電圧は分圧器回路２３８に与えられる。
【００３０】
分圧器回路２３８は、本明細書に記載されるように、プログラマブルチャージポンプベースの供給電圧（ライン２４８のｖｐｐ）をプログラマブル電流源に与え、また上述のように分割供給電圧（ｓｖ２）をコンパレータ２１４に与える。分割供給電圧は、プログラマブルチャージポンプベースの供給電圧（ｖｐｐ）に対応するが、より低い電圧レベルの内部で生成された参照電圧（すなわちｖｒｅｆｌおよびｖｒｅｆｈ）と比較するためにより低い電圧レベルまで分割される。
【００３１】
たとえば、分圧器回路２３８は抵抗器分割ネットワークを示し得、これは選択可能な比率に基づいてプログラマブルチャージポンプベースの供給電圧（ｖｐｐ）を分割する。この比率は、（それぞれreggatedr7, reggatedr6およびreggatedr5と示された）ライン２４０，２４２および２４４のロジカルローまたはハイの信号レベルに基づいて選択され得る。分圧器回路２３８は、さまざまな構成要素を最大電圧定格に維持するために高い電圧回路で用いられる（ｖｃｏｓと示された）追加の高圧信号を与える。
【００３２】
図２ｂは、本発明の一実施例に従ったプログラマブルチャージポンプ２００の分圧器回路２３８の例示の実施例を示している。図２ｂに示されるように、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）はプログラマブルチャージポンプベースの供給電圧（ｖｐｐ）となり、抵抗器２６４および２６６ならびにキャパシタ２６０，２７０および２７２は追加のフィルタリングおよび電流制限保護を与える。
【００３３】
回路ブロック２６０は、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）を受け、回路ブロック２６２に与えられる信号ｖｍｏｎ（ｖｍｏｎ＜７：０＞および高圧信号（ｖｃｏｓ）を生じる。回路ブロック２６２は、分割供給電圧（ｓｖ２、ｓｖとも示される）を（それぞれreggatedr7,reggatedr6およびreggatedr5、またはad2, ad1およびad0ラインと示される）ライン２４０，２４２および２４４の信号に基づいてコンパレータ２１４に与える。
【００３４】
図２ｃは本発明の一実施例に従った回路ブロック２６０の例示の実施例を示している。（２７４ａから２７４ｔとして別々に参照される）抵抗器２７４は、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）からの複数の減衰電圧を与える一連の抵抗器である。たと
えば、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）は、抵抗器２４７ａから２７４ｅによって減じられて、高圧信号（ｖｃｏｓ）を与える。抵抗器２７４ｆから２７４ｊは、対応する抵抗器２７４ｋから２７４ｒに似た信号ｖｍｏｎ（ｖｍｏｎ＜７：０＞）とともにさらに電圧を減じる。
【００３５】
図２ｄは、本発明の一実施例に従った回路ブロック２６２の例示の実施例を示している。ライン２４０，２４２および２４４（それぞれad2, ad1およびad0）の信号または（それぞれnad2, nad1およびnad0と示された）反転信号は、対応するインバータ２７６ａ，２７６ｂまたは２７６ｃを通過した後で、図２ｄに示されるようにゲート２７８ａから２７８ｈに入る。ゲート２７８ａから２７８ｈは、対応するトランジスタ２８０ａから２８０ｈを制御し、信号ｖｍｏｎ＜０＞から信号ｖｍｏｎ＜７＞をそれぞれ選択して、ライン２４６で分割供給電圧（ｓｖ２またはｖｏｕｔとして示される）として与えられる。したがって、この例について、プログラマブルチャージポンプ電圧（ｖｐｐｉｎ）からの８個の異なる減衰電圧が、フィードバックループのために、および選択可能な参照電圧（図２のｖｒｅｆｌおよびｖｒｅｆｈ）と比較するために、選択され得る。
【００３６】
図３は、本発明の一実施例に従った電流源回路３００の回路図を示している。電流源回路３００は、図１の電力制御回路１００の残りの部分（回路実現化例が図２ａから２ｄを参照して説明された、プログラマブル調整昇圧供給１０４は含まない）の回路実現化例である。電流源回路３００は、（たとえば図１のプログラマブル調整昇圧供給１０４または図２ａのプログラマブルチャージポンプ２００からの）プログラマブル昇圧ベースの供給電圧（ｖｐｐ）を受け、（op_esdと示された）出力ノードで適切な出力電流を（たとえば図１の電力ＮＦＥＴ１０２のゲート端子に）与える。
【００３７】
電流源回路３００は、電流ミラーを形成する、トランジスタ３０２，３０４,３０６および３０８を含む。例として、トランジスタ３０４はトランジスタ３０８の１０倍の大きさであり（すなわち図３に示されるように、それぞれ３０対３のスケーリング（ｍ）での２５／１０）、トランジスタ３０２および３０６についても同様である（すなわちそれぞれ３０対３のスケーリング（ｍ）での１５／３）。トランジスタ３０２は参照電圧をバイアストランジスタ３０６に与え、これはトランジスタ３０８を負荷変調からバッファして、トランジスタ３０８のドレインソース電圧およびそのドレイン電流をほぼ一定に維持し、電流源出力インピーダンスを効果的に増加させる。結果として、トランジスタ３０２および３０４を通した電流は、トランジスタ３０６および３０８を通した電流よりも１０倍の大きさである（たとえばそれぞれ０．５μＡから５０μＡ対０．０５μＡから５μＡ）。
【００３８】
トランジスタ３０４および３０８は、プログラマブルであり、かつ電流源回路３００によって用いられる参照電流（lbiasop）を受けて、（たとえば図１の電力ＮＦＥＴ１０２のゲート端子への）その出力電流の値を決定する。たとえば図４を簡単に参照すると、参照電流源回路４００は、電流源回路３００によって必要とされるプログラマブル参照電流（lbiasop）を生成するための例示の回路を示している。参照電流源回路４００は、電流源回路３００の一部または部分として見ることができる。
【００３９】
参照電流源回路４００はトランジスタ４０２から４６４を含む。トランジスタ４３６，４４０，４４４，４４８，４５２,４５６,４６０および４６４は、参照電流（vnbias2）からの（たとえば各トランジスタにつき以下に列挙される例示の値等の）参照電流を生成し、トランジスタ４３４および４３６は、トランジスタ４３８および４４０からトランジスタ４５８および４６０を含む電流ミラーのための参照電圧を生成する。
【００４０】
たとえば、各トランジスタペアの経路（たとえばトランジスタ４３８および４４０、も
しくはトランジスタ４４６および４４８、またはトランジスタ４５８および４６０を通る経路）を通る電流量は、トランジスタ４３４および４３６を通る電流量、ならびにトランジスタ４３４および４３６に対するトランジスタペアの経路におけるトランジスタのサイズに依存する。特に一例として、トランジスタ４３４および４３６は、５のスケーリング（ｍ）およびそれを流れる５μＡ（または約５．４５μＡ）の電流を有する１５／３のサイズを有する。結果として、２のスケーリング（ｍ）を有する１５／３のサイズのトランジスタ４５０および４５２は、図４に示されるように、それを通って流れる２μＡの電流を有する。
【００４１】
参照電流源回路４００は、（たとえば１５％のステップにおける０．５から５０μＡの）３２の均一に離れた参照電流のプログラム可能な選択を与え、出力としてプログラマブル参照電流（lbiasop）を与える。参照電流は、トランジスタ４０６,４１０,４１８,４２４,４２８,４３０,４２６および４３２それぞれのゲート端子への（ｐ０,ｐ１,ｐ２,ｎ０,ｎ１,ｎ２,ｎ１１ｘおよびｎ１１ｘと示された）適切な信号をアサートすることによって選択可能であり、これはトランジスタ４４２から４６０の間で用いられる電流ミラー経路および電流ミラー経路を流れることのできる電流量を決定する。
【００４２】
図３に戻ると、プログラマブル参照電流（lbiasop）の値およびトランジスタ３０２から３０８のサイズは、トランジスタ３１０，３１２，３１４および３１６を通って流れる電流量を決定する。トランジスタ３１４および３１６は、トランジスタ３１８および３２０を有する電流ミラーを形成し、トランジスタ３１８および３２０を通って流れる電流量は、抵抗器３４０，３４２および３４４を通って、たとえば出力ノード（op_esd）に結合された外部ＮＦＥＴに流れる電流量を決定する。抵抗器３４０，３４２および３４４は、トランジスタ３１８から３２６にわたる電流量および電圧降下を安全な動作限界内に制限する（この動作限界は製造技術および他のパラメータに依存して変化する）。
【００４３】
図３に示されたさまざまな回路要素は、出力ノード（op_esd）を通して適切な電流を与える助けをし、プロセスに関連する保護を与え、または高圧出力のための電流が必要とされないときに開放ドレイン出力等の追加の選択的な機能を与える。たとえば、トランジスタ３１２は、参照電圧を生成し、それをゲート酸化物の破壊から保護し、関連の故障から保護する。トランジスタ３２８，３３０,３３２,３３４,３３６および３３８は、トランジスタ３１８，３２０,３２２,３２４および３２６の正確な（すなわち最高の）基板バイアス電圧を与える。
【００４４】
さらに、トランジスタ３２８から３３８は、チャージポンプベースの供給電圧をトランジスタ３１８から３２６のバルク端子に接続することに加えて、開放ドレインモードであるときに（すなわちプログラマブル昇圧ベースの供給電圧（ｖｐｐ）が生成されず、かつ最も高い電圧が出力ノード（op_esd）での電圧であるときに）、出力ノード（op_esd）の電圧をトランジスタ３１８から３２６のバルクに接続する助けをする。トランジスタ３１８から３２６のバルクが従来の態様でプログラム可能な昇圧ベースの供給電圧（ｖｐｐ）に結合された場合、これはそれぞれのドレイン／Ｎウェルのバルクダイオードを通した漏れ電流経路を生成する。したがって、トランジスタ３２８から３３８は、図３に示されるように構成されることによってこの漏れ経路を防ぐ
トランジスタ３２４および３２６は、カスケードの態様で配置され、信頼性のためのプロセスに関連した機能を提供する。トランジスタ３２２は、信号がそのゲート端子でアサートされる（たとえば電力順序付け機能を制御する）か否かに依存して、出力ノード（op_esd）へと流れることができる。したがって、トランジスタ３２２を用いて、たとえば出力ノード（op_esd）で電流源回路３００に結合された外部ＮＦＥＴをオンに切換えるかどうかを制御することができる。
【００４５】
トランジスタ３５２および３５４は、抵抗器３４６，３４８および３５０とともに電流シンクを与えて、出力ノード（op_esd）、およびたとえば出力ノード（op_esd）に結合された外部のＮＦＥＴのゲート端子を放電する。抵抗器３４６，３４８および３５０は、トランジスタ３５２および３５４にわたる電流量および電圧降下を安全な動作限界内に制限する（この動作限界は製造技術および他のパラメータに依存して変化する）。トランジスタ３５４のゲート端子に与えられたデータ信号は、電流シンクの適用を制御する。同様に、要素３６８および３７０は、トランジスタ３７２，３７４,３７６,３７８,３８０,３８２および３８４とともに存在して、電力損失の場合に出力ノード（op_esd）の放電を可能にし、保護装置として機能する。なお、要素３６８および３７０は互いに等価であり、トランジスタ３３６および３３８ならびにその関連の構成および接続によって置き換えるまたはこれらを代表することができる。
【００４６】
上述のように、電流源回路３００を用いて、外部ＮＦＥＴを切換えるための高圧出力ではなく、出力ノード（op_esd）での開放ドレイン出力を与え得る。一般的に電源を入れると、高圧出力は最初に接地参照電圧になり、一方で通常の動作の際にソース電流を与え、このソース電流は最大出力電圧に到達すると（たとえば外部ＮＦＥＴのゲート容量が、プログラム可能な昇圧ベースの供給電圧（ｖｐｐ）に等しい最大の所望の電圧まで充電されると）ゼロまで減じられる。
【００４７】
対照的に、電源を入れると開放ドレイン出力は高いインピーダンスを与える。通常の動作の際に開放ドレイン出力（すなわちＦＥＴのドレイン端子）は、（たとえば低いロジックレベルのために）電流をアクティブに下げるか、または（たとえば高いロジックレベルのために）高いインピーダンスを与えるが、電流源はそうではない。
【００４８】
たとえば開放ドレイン出力を開始するために、ロジックゲート（ＮＯＲ）３８８は、パワーオンリセット（porinb）信号およびバイパス信号を受信し、インバータ３８６を介してトランジスタ３８０および３８４に出力を与える。さらに、バイパス信号の相補信号（ｎバイパス）は、インバータ３５８および３６０を介して制御トランジスタ３６２に与えられる。この回路は、トランジスタ３６４および３６６とともに、開放ドレイン出力が、（ｏｐと示された）出力ノードを介して出力ノード（op_esd）での電流源回路３００によって与えられるかどうかを決定する。出力ノード（op_esd）および出力ノード（ｏｐ）の双方は、同じ出力端子（すなわち集積回路ピンまたは端子等の図１のコネクタ１１８）で終端するが、出力ノード（ｏｐ）は、出力ノード（op_esd）の経路に含まれる（図示しないが、静電放電の目的のための）追加の抵抗器をバイパスする。
【００４９】
一般的に、および本発明の一実施例に従うと、電力制御回路１００（図１）は、集積回路内で複製されて、（たとえば対応する数の外部ＮＦＥＴを制御する）複数の高圧ドライバを与える。高圧ドライバは、出力電流および最大出力電圧の双方において単独にプログラム可能である。選択的に、高圧ドライバは、より優れた機能性および使用の柔軟性を与えるために、開放ドレインロジック出力として動作するように構成することができる。
【００５０】
電力制御回路１００は、プログラマブル調整昇圧供給１０４（たとえば多段階のチャージポンプ）を用いて、出力電圧要件（たとえば供給電圧（ｖｐ）よりも最大７．５Ｖ高い）を満たすのに十分な高さのポンプ出力電圧（たとえばプログラマブルチャージポンプベースの供給電圧）を生じる。ポンプ出力電圧は、高いインピーダンスの抵抗分周器によって、１つ以上のオンチップ参照電圧（たとえば１．００Ｖまたは適用例に依存して如何なる他の所望の参照電圧レベル）と比較することのできる減衰電圧レベルに分割される。減衰電圧レベルが、選択されたオンチップ参照電圧よりも低い限り、プログラマブル調整昇圧供給１０４は、上昇しかつポンプ出力電圧を増やし続ける。減衰電圧レベルがオンチップ参照電圧に一旦等しくなると、フィードバックループは上昇を止め、ポンプ出力電圧は
その現在のレベルに留まる。漏れまたは他の負荷の影響によってポンプ出力電圧が減じられた場合、フィードバックループはこれを検出して、ポンプがその所望のポンプ出力電圧レベルを維持するのに必要なレベルで動作するようにする。
【００５１】
高いインピーダンスの抵抗分周器からの多数の選択（フィードバック）点を与えることによって、減衰の比率をプログラム可能に変更することができ、（外部に接続された電力ＮＦＥＴに与えられる最も高い電圧に対応するポンプ出力電圧を有する）異なるポンプ出力電圧をもたらす。さらに、本明細書で説明されるように、さまざまな回路技術を用いて高圧の分周器を頑強にかつ信頼性の高いものにする。
【００５２】
電力制御回路１００は、ポンプ出力電圧によって駆動されるプログラマブル電流源１０６を使用し、所望の速度で電力ＮＦＥＴ１０２をオンに切換える。プログラマブル電流源１０６は、オンチップで生成される正確で安定した参照電流（たとえば参照電流vnbias2）を受ける。この参照電流を（たとえば電流モニタ技術を用いて）プログラム可能に乗じることによって、選択可能な一定の出力電流を供給することができ、これは電力ＮＦＥＴ１０２のゲート端子に与えられるときに、或るほぼ直線の割合で電力ＮＦＥＴ１０２をオンに切換える。したがって、電流ミラー比率を所望の値に設定することによって、出力電流およびしたがって電力ＮＦＥＴ１０２のターンオン率を増加または低下させることができる。たとえば、参照電源回路４００は、ユーザが選択することのできる３２の異なる電流値を与える。
【００５３】
さらに、本明細書で開示されるように、プログラマブル電流源１０６は、電流ミラーのソース部分（すなわちｐチャネル）が、ポンプ出力電圧の「高い側」から離れて動作するのを可能にする。これによって、出力ノード（op_esd）は所望の高い出力電圧に所望の率で到達することができ、これは、電流ミラーの最後の段階（または複数の最後の段階）が、ポンプ出力電圧の高い電圧に耐えるのを可能にするために用いられる（本明細書に記載されかつ示された）回路技術によって可能になる。さらに、プログラマブル電流源１０６は、開放ドレイン回路のための十分な保護を与える回路技術を用いることによって高電圧から保護される、「規則的な」ロジック出力（すなわち開放ドレイン出力）を与えることによって、高電圧ドライバモードの代替物を提供する。したがって、開放ドレイン出力または高圧出力のいずれかを同じピンでまたは集積回路の出力端子で与えることができる。
【００５４】
全体的に、本発明の１つ以上の実施例は高圧の出力ドライバを提供し、その出力電圧およびそのランプ率は独立してプログラムすることができる。プログラマブル電流源の内部電源を制御するプログラマブル電圧フィードバックループによる、外部電力ＮＦＥＴの安全な操作を保証するための外部過電圧保護装置は必要とされない。プログラマブル電圧フィードバックループは、外部電力ＮＦＥＴの安全な動作限界を超えないようにプログラムすることができる。電力ＮＦＥＴのゲート端子での電圧レベルが（たとえばプログラマブル調整昇圧供給１０４内のプログラマブル電圧フィードバックループによって規定されるような）所望の電圧レベルに達したときに、プログラマブル電流源によって与えられる電流は自動的にほぼゼロまで減少し、目標出力電圧レベルを維持することによって、電力ＮＦＥＴの電圧追従を保証する。
【００５５】
本発明の１つ以上の実施例は、電力管理システムに組込まれて、電源順序付け要件を実行する助けをする。たとえば、その全体が引用により援用される２０００年１２月６日出願の「プログラマブル電力管理システムおよび方法（“Programmable Power Management System and Method”）」と題された米国特許出願第０９／７３２，２１６号（以下米国出願第０９／７３２,２１６号と呼ぶ）は、本発明の１つ以上の実施例を用いることができる。１つの実現化例として、（本出願の図１で示された）電力制御回路１００を（米国出願第０９／７３２,２１６号の図１の）論理回路１１０に組込んで、トランジスタスイ
ッチ１２８，１３０，１３２および１３４を制御し得、電力制御回路１００のプログラマブルな特徴の構成情報をメモリ装置１０６に記憶する。
【００５６】
本発明の１つ以上の実施例の他の実現化例を、米国出願第０９／７３２，２１６号に記載された１つ以上の実施例で用いることができることが当業者によって理解されるべきである。たとえば、電力制御回路１００は、プログラマブル電力管理システム２００（米国出願第０９／７３２，２１６号の図２）のＣＰＬＴ２０２に組込まれて、ＦＥＴドライバ２０７および／またはチャージポンプ２１０と連動して作動するまたはそれらに取って代わり得る。
【００５７】
電力制御回路１００のためにプログラムされた設定（たとえば所望の最大電圧または電流）が、ＪＴＡＧポート（たとえばＩＳＰ／ＪＴＡＧインタフェイス２３０またはシリアルインタフェイス２２４）を介してアクセス可能またはプログラム可能であり、オンチップＥＥＰＲＯＭメモリ（たとえばタグメモリ２２８）によってサポートされるため、開発および生産のシナリオの双方において非常に望ましい、真のシステム内のプログラム可能性が与えられる。結果として、外部のＮＦＥＴのための追従電圧を、外部の構成要素を必要とせずに制御することができ、本発明の一実施例を含む集積回路が動作可能な唯一の集積回路であるときに、電源を入れた後で、特定の構成情報を即座に使用するために不揮発性メモリ内に記憶することができる。
【００５８】
図５は、本発明の一実施例に従った電力順序付けの適用例（ＰＳＡ）５００を示すブロック図である。ＰＳＡ５００は、電源の順序付けおよびモニタリングを行なうためのシステム内のプログラマブル（ＩＳＰ）ロジックおよびＩＳＰアナログ回路を組込み、本発明の１つ以上の実施例の適用例（たとえば電力制御回路１００）を示している。
【００５９】
ＰＳＡ５００は、（ＶＭＯＮ１からＶＭＯＮ１２と示された）１２個のアナログ入力端子、（ＩＮ１からＩＮ４と示された）４個のデジタル入力端子、（Ｃｏｍｐ１からＣｏｍｐ８と示された）８個のコンパレータ出力端子、（ＯＵＴ５からＯＵＴ８と示された）４個の論理出力端子、および（ＨＶＯＵＴ１からＨＶＯＵＴ４と示された）４個の高圧出力端子を有する電力順序付け制御装置５０２を含む。たとえば、４個のデジタル入力端子は、他の制御回路または（たとえばデジタルロジック５３４を有する）デジタルロジックとインターフェイスするために用いることができ、１２のアナログ入力端子は、電源５０４から５１０および回路５２０から５２６のための図５に示されたような供給電圧制限および回路電圧を測定するために用いることができる。４個の論理出力端子は、ＤＣ／ＤＣ供給／レギュレータ５２８および５３０ならびにデジタルロジック５３２および５３４を使用可能にする等の電力供給の順序付けのために用いることができる。
【００６０】
４つの高圧出力端子は、ゲートドライバモード（すなわち高圧出力信号を与える）またはデジタルモード（たとえば開放ドレインロジック出力信号を与える）で構成することができる。図５に示されたようなゲートドライバモードでは、４個の高圧出力端子は、対応する外部ＮＦＥＴ５１２から５１８を駆動し、これは目標基板（すなわち回路５２０から５２６それぞれ）の電圧ランプアップを制御するためのスイッチとして機能する。電力順序付け制御装置５０２は、本発明の１つ以上の実施例を組込んで、４つの高圧出力端子信号を与える助けをし得る。たとえば、電力順序付け制御装置５０２は、４つの電力制御回路１００を組込んで、４つの高圧出力端子信号を与える。この適用例の追加の詳細を、その全体が本明細書に引用により援用される、ラティス・セミコンダクター・コーポレイション（Lattice Semiconductor Corporation）による「システム内のプログラマブルアナログ回路（ispPAC-PWR1208）アドバンストデータシート（“In-System-Programmable Analog Circuit(ispPAC-PWR1208)Advanced Data Sheet”）」（Rev9.16.02)で見つけることができる。
【００６１】
本明細書で説明されるように、従来の装置では、典型的に、ゲート電圧および外部分流キャパシタを制限して電力ＮＦＥＴのターンオン時間を減速する一方で制限されたプログラム可能性を与えるために、外部クランプ（すなわち保護）装置の使用が必要とされる。対照的に、本発明の１つ以上の実施例は、組合されたオンチッププログラマブル電流源およびオンチッププログラマブル高圧生成器（たとえばチャージポンプ）を提供する。結果として、本明細書に説明された技術は、外部クランプまたは分路装置の必要性を回避する。したがって、ターンオンランプ率および最大出力電圧の双方をプログラム可能にすることによって、ユーザは最も望ましい設定を選択し、かつ（電力ＭＯＳＦＥＴそれ自体以外の）外部の構成要素を必要とすることなくシステムを安全に操作することができる。
【００６２】
上述の実施例は、本発明を例示するものであってこれを制限するものではない。複数の修正および変形が本発明の原理に従って可能であることを理解すべきである。したがって、本発明の範囲は別掲の特許請求の範囲のみによって規定される。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施例に従った電力制御回路を示すブロック図である。
【図２ａ】本発明の一実施例に従ったプログラマブルチャージポンプを示すブロック図である。
【図２ｂ】本発明の一実施例に従ったプログラマブルチャージポンプの分圧器回路の例示の抵抗器ネットワークを示す図である。
【図２ｃ】本発明の一実施例に従った抵抗器ネットワークの一部の実現化例を示す図である。
【図２ｄ】本発明の一実施例に従った抵抗器ネットワークの別の部分の実現化例を示す図である。
【図３ａ】本発明の一実施例に従った電流源回路の回路図である。
【図３ｂ】本発明の一実施例に従った電流源回路の回路図である。
【図４】本発明の一実施例に従った参照電流回路の回路図である。
【図５】本発明の一実施例に従った電力順序付けの適用例を示すブロック図である。
【図１】
2006502689.tif 000003
【図２ａ】
2006502689.tif 000004
2006502689.tif 000005
2006502689.tif 000006
2006502689.tif 000007
【図３ａ】
2006502689.tif 000008
【図３ｂ】
2006502689.tif 000009
【図４】
2006502689.tif 000010
【図５】
2006502689.tif 000011
【手続補正書】
【提出日】平成17年4月7日(2005.4.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プログラマブル供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む、回路。
【請求項２】
電流源に結合され、プログラマブル電流が与えられない場合に開放ドレインロジック出力を与えるようにされた、開放ドレイン回路をさらに含む、請求項１に記載の回路。
【請求項３】
電力を順序付ける適用例のためのトランジスタを切換える方法であって、前記方法は、
トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるステップと、
プログラマブル電圧を受けかつトランジスタのゲート端子で所望の電圧ランプ率を決定するプログラマブル電流を与えるステップとを含む、電力順序付け適用例のためのトランジスタを切換える方法。
【請求項４】
トランジスタのゲート端子に与えられる所望の電圧を決定するプログラマブル電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル電圧を受け、かつトランジスタのゲート端子の所望の電圧ランプ率を決定するプログラマブル電流を与えるようにされた電流源と、
電流源に結合され、トランジスタのゲート端子を選択的に放電するようにされた電流シンクとを含む、電力順序付け回路。
【請求項５】
供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、供給電圧を受けかつプログラマブル電流を与えるようにされた電流源とを含む、回路。
【請求項６】
供給電圧は、回路の出力電圧を決定し、プログラマブル電流は電力供給順序付けのためのトランジスタを制御するために回路の所望の出力電流を決定する、請求項５に記載の回路。
【請求項７】
電流源に結合され、トランジスタを配電するようにされた電流シンクと、
電流源に結合され、プログラマブル電流が与えられない場合に開放ドレイン論理出力を与えるようにされた開放ドレイン回路とをさらに含む、請求項６に記載の回路。
【請求項８】
プログラマブル供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受けるようにされかつ電流を与えるようにされた電流源とを含む、回路。
【請求項９】
供給電圧を与えるようにされた調整昇圧供給を含み、昇圧供給は、供給電圧のための所望の設定を維持するために参照電圧に応じてフィードバックループをさらに含み、前記回路は
調整昇圧供給に結合され、供給電圧を受けかつ電流を与えるようにされた電流源とを含む、回路。
【請求項１０】
供給電圧を与えるようにされた調整昇圧供給と、
調整昇圧供給に結合され、プログラマブル供給電圧を受け、かつ参照電流の出力電流を与えるようにされた電流源とを含む、回路。
【国際調査報告】
2006502689.tif 000012