(57)【要約】【課題】隣接するサブシステムとの間で電気信号を送受信するための容量性カプラをその外部表面上にそれぞれ複数有する複数の３次元サブシステムからなる、スケーラブルな小型コンピュータ・システムを提供すること。【解決手段】各表面は、非導電性基板と、該基板上の１つまたは複数の導電性パッドと、これらのパッドをサブシステムの回路に結合するための複数の電気リードとを有する。それぞれ異なるサブシステムにある２つの隣接するパッドが容量性カプラを形成し、それら当該のサブシステムの間で信号を搬送する。信号伝送を改善するために、これらのパッドは、高い誘電率を有する低損失誘電体材料で被覆される。ディファレンシャル信号の正の信号および負の信号をそれぞれ搬送する２つの容量性カプラを使用することにより、ディファレンシャル信号に対応することができる。サブシステムが故障したときには、交換することも、あるいは所定の位置に残しておくこともできる。追加のサブシステムをシステムに追加して、その容量を拡張することもできる。
2006517039.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数の外部表面をそれぞれ有する複数の３次元サブシステムであり、各サブシステムの少なくとも第１の表面が別のサブシステムの第２の表面と隣接してこれと一致し、各表面が、
非導電性基板と、
前記基板上に配置された複数の導電性パッドと、
各パッドに取り付けられた電気リードとを含む、複数の３次元サブシステムを含むコンピュータ・システムであって、
前記パッドのうち、第１の表面および第２の表面にそれぞれ配置された２つのパッドが容量性カプラを形成して、前記サブシステム間で電気信号を伝達することを可能にする、コンピュータ・システム。
【請求項２】
前記パッドが誘電体材料で被覆される、請求項１に記載のシステム。
【請求項３】
前記誘電体材料が、低損失特性を有し、かつ信号伝達を改善する大きな誘電率を有する、請求項２に記載のシステム。
【請求項４】
前記信号が時間変化する、請求項１に記載のシステム。
【請求項５】
前記信号が、正の信号および相補的な負の信号を有するディファレンシャル信号であり、
２つのサブシステムの間の第１の容量性カプラが正の信号を搬送し、前記２つのサブシステムの間の第２の容量性カプラが負の信号を搬送する、請求項１に記載のシステム。
【請求項６】
前記表面がほぼ平坦である、請求項１に記載のシステム。
【請求項７】
各サブシステムが電気回路を含み、
サブシステム上の容量性カプラの電気リードが前記電気回路に結合される、請求項１に記載のシステム。
【請求項８】
各パッドが、複数のバイアを含み、
電気リードが、前記バイアを通して前記パッドに取り付けられる、請求項１に記載のシステム。
【請求項９】
前記第１および第２の表面が接触している、請求項１に記載のシステム。
【請求項１０】
前記第１および第２の表面が互いに摺動可能である、請求項１に記載のシステム。
【請求項１１】
前記第１および第２の表面が、容量性カプラを位置合わせする手段を含む、請求項１０に記載のシステム。
【請求項１２】
前記第１および第２の表面が、機械的手段によって互いに結合される、請求項１０に記載のシステム。
【請求項１３】
各サブシステムが、データを記憶し、受信し、送信することができる記憶装置である、請求項１に記載のシステム。
【請求項１４】
各サブシステムが、複数のデータ記憶ディスクおよび支持電気回路を含む、請求項１３に記載のシステム。
【請求項１５】
各サブシステムが、データ処理サブシステムである、請求項１に記載のシステム。
【請求項１６】
各サブシステムが、データ通信サブシステムである、請求項１に記載のシステム。
【請求項１７】
各サブシステムが、６つの外部表面を有する立方体である、請求項１に記載のシステム。
【請求項１８】
１つまたは複数の外部表面をそれぞれ有する複数のデータ記憶サブシステムであり、各サブシステムの少なくとも第１の表面が別のサブシステムの第２の表面と隣接してこれと一致し、各表面が、
非導電性基板と、
前記基板上に配置された複数の導電性パッドと、
各パッドに取り付けられた電気リードとを含む、複数のデータ記憶サブシステムを含むデータ記憶システムであって、
前記パッドのうち、第１の表面および第２の表面にそれぞれ配置された２つのパッドが容量性カプラを形成して、前記サブシステム間で電気信号を伝達することを可能にする、データ記憶システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンピュータ・システムに関し、より詳細には、隣接するサブシステムとの間で相互通信を行うための容量性カプラがそれぞれ複数表面上に実装された複数のサブシステムで構成されたスケーラブル・コンピュータに関する。
【背景技術】
【０００２】
現在のコンピュータおよび通信システムは、一般にいくつかのサブシステムを含み、それぞれのサブシステムが１つまたは複数の計算機能または通信機能を実施している。例としては、コンピュータ・サーバ、インターネット・ウェブ・サーバ、ストレージ・サーバ、パケット通信スイッチなどが挙げられる。各サブシステムは、プリント配線回路基板アセンブリ、内部配線、コネクタなど、それぞれ独自の電気的要素および機械的要素を含む。各サブシステムは、その他のサブシステムと通信するための、また電力を得るための、外部コネクタ・ソケットを備える。これらのサブシステムは、業界標準サイズのラックまたは特注サイズのシャーシの形態の機械構造内に、互いに近接して実装される。
【０００３】
図１は、２つのサーバ１０およびデータ記憶装置１１を有する現在の代表的なコンピュータ・センタを示す図である。サーバ１０は、業界標準の１９インチ・ラックに収容されたサブシステム１２を含む。記憶装置１１のサブシステム１３は、特注サイズのシャーシに収容される。サーバ１０および記憶装置１１は、通常は、環境制御されたデータ・センタまたはサーバ・ルーム内に置かれる。サブシステム１２および１３は、電気または光ケーブル１６を介して、互いに接続され、また外部通信リンクに接続される。サブシステム１２および１３には、ＡＣ電力またはＤＣ電力も供給しなければならないが、この電力は、通常、床下ケーブル１５を介して電源から送られる。
【０００４】
図１に示すラック／シャーシ式アーキテクチャには、（１）冷却およびケーブル長の制約はあるものの、ルーム内でサブシステムを任意に配置することができる、（２）各サブシステムが異なるフォーム・ファクタを有することができる、といったいくつかの利点がある。しかし、このタイプのパッケージングには、（１）スケーリングが困難である、（２）ケーブル管理、（３）コネクタの信頼性が低い、（４）配線およびケーブルのアセンブリの信頼性が低いなど、いくつかの動作上の欠点がある。これらの問題は、現在の高性能コンピュータおよび通信システムの全体的な信頼性低下の一因となり、またシステムの所有、保守およびアップグレードにかかるコストの増加を招く。
【０００５】
現在のコンピュータおよび通信システムの第１の欠点は、システムの容量または機能を拡張する必要が生じたときに、これを行うことが困難であることである。この難点は、ある程度の成長を見込んでシステムを設計しても生じる可能性がある。例えば、新たなサーバをネットワークに接続するには、追加の通信ケーブルをネットワークのスイッチに接続する必要がある。しかし、このスイッチに対して既に容量一杯まで割り当てが行われていて、空いているネットワーク・ポートが足りない場合には、さらに、特に拡張を行う間もシステムを稼動状態に保たなければならないときには、このようなアップグレードを行うことは困難かつコスト高となる。
【０００６】
現在のコンピュータおよび通信システムの第２の欠点は、相互接続用のケーブルおよび配線の管理である。コンピュータ設備内に大量の配線およびケーブルがある場合には、サービス・サポート要員が誤ってケーブルを接続または切断することも珍しいことではない。特に、システムの動作を早急に回復しなければならない場合には、間違ったサブシステムにケーブルを差し込んだり、ケーブルを接続し忘れたりなど、その他のエラーが起きる可能性もある。光ケーブルの場合には、適切な速度、波長および距離のパラメータを選択しなければならない。
【０００７】
現在のコンピュータおよび通信システムの第３の欠点は、コネクタの信頼性が低い点である。電気的コネクタは、時間経過とともに、腐食につながる恐れのある微小なフレッティング磨耗により劣化する可能性がある。金属製コネクタは、腐食が進むにつれて電気抵抗が増大し、これがシステムの間欠故障またはハード故障を引き起こす。光コネクタの場合は、取扱いの誤り、振動、または指の油やほこりによる汚染により、システムで間欠的な開路が生じることがある。さらに、光電気トランシーバは故障する可能性がある。このような障害および故障は、システムの保守コストの増大を招く。
【０００８】
現在のコンピュータ・システムの第４の欠点は、ケーブルの信頼性が低いこと、およびそのコストである。電気ケーブルおよび光ケーブルはともに、破損する、亀裂が入る、曲がる、圧縮される、あるいはその他の誤った取扱いを受ける可能性がある。ガラス製光ケーブルも、踏まれた場合、または最大曲げ半径を超えた場合に破損する可能性がある。ケーブルは、特定のシステム・パラメータに合致するように設計されるのが普通であるが、常にそれらの許容差に合わせて製造されるわけではない。
【０００９】
特に、各サブシステムが異なるＡＣ分岐回路から給電される場合には、電気ケーブルは、電位の異なるシャーシ接地または信号接地を備えたサブシステム間に、望ましくないシールド電流または接地電流を流すこともある。また、ケーブルは、外部電磁障害または静電気放電を無用に取り込む可能性もある。こうした望ましくないシールド電流、接地電流または信号電流は、サブシステム間の通信において間欠的エラーまたはハード・エラーを引き起こす可能性があり、ひいてはシステム全体で過渡的故障またはハード故障を生じる可能性がある。
【００１０】
上記の欠点は、既存のコンピュータおよび通信システムの信頼性の欠如、柔軟性の欠如、および高い所有コストの一因となっている。したがって、拡張およびサービスが容易な、確実かつ簡潔に相互接続を行うモジュール式コンピュータ・システムが必要とされている。
【特許文献１】米国特許第４４８６７３９号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、サブシステム通信用の従来のコネクタおよびケーブルを使用しないコンピュータ・システムの信頼性の高い設計である。
【００１２】
本発明の別の目的は、動作の中断を最小限に抑えながら機能および容量を容易に拡張することができるコンピュータ・システムである。
【００１３】
本発明のさらに別の目的は、現行のサポート、保守、スペースおよび所有にかかるコストを削減する、コンピュータ・システムの非常に小型の設計である。
【００１４】
本発明のさらに別の目的は、直線的に滑らせるだけでコンピュータ・システムにサブシステムを物理的に挿入し、またコンピュータ・システムからサブシステムを除去できるようにすることである。
【課題を解決するための手段】
【００１５】
上記その他の目的を達成するために、本発明は、隣接するサブシステムがサブシステム表面上に位置する表面実装容量性カプラを介して通信するように配列されたサブシステム、すなわち「ブリック（brick）」で構成されたコンピュータ・システムを提供する。これらのサブシステムは、汎用計算、データ記憶およびネットワーク通信を行う、またはこれらの機能を組み合わせて行うように２次元または３次元構造で配列される。本発明の好ましい実施形態では、立方体サブシステムを使用してコンピュータ・システムを実装する。
【００１６】
各容量性カプラは２つのハーフ・カプラを含み、各ハーフ・カプラは、サブシステムの外部表面上に位置する。各ハーフ・カプラは、非導電性基板と、該基板上の１つまたは複数の導電性パッドとを含み、これらのパッドは、導電性リードを介してそれらを担持するサブシステムの電気回路に結合される。電気信号の伝送を改善し、サブシステム間のＤＣ分離を実現するために、パッドは、高い誘電率を有する低損失誘電体材料で被覆される。さらに、信号は、正の信号および負の（相補）信号を含むディファレンシャル信号であることが好ましい。各サブシステムにおいて（１つのハーフ・カプラの）２つのパッドを使用して、正の信号および負の信号を搬送する。これら２つのパッドは、ディファレンシャル・パッド対と呼ばれる。
【００１７】
各サブシステムでは、通常は、ディファレンシャル送信回路およびディファレンシャル受信回路がそれぞれ送信用ハーフ・カプラおよび受信用ハーフ・カプラと結合され、サブシステムが送信および受信したディファレンシャル信号に対応している。送信用回路および受信用回路は、サブシステム内の残りの電子機器に結合される。信号は、双方向信号にすることもできる。
【００１８】
本発明の好ましい実施形態では、システムは、立方体サブシステムで構成された３次元コンピュータ・システムである。各サブシステムは８ポート・パケット式スイッチ・チップを含み、このスイッチ・チップは、６つのハーフ・カプラに双方向的に接続され、さらにネットワーク・インタフェース・チップを介して内部プロセッサに双方向的に接続される。このスイッチは、さらに、メディア・アクセス制御装置（ＭＡＣ）およびエンコーダ・デコーダ（ＥＮＤＥＣ）／シリアライザ・デシリアライザ（ＳＥＲＤＥＳ）チップを介して外部ネットワークにも接続される。サブシステムは、その入出力に全体で毎秒２０ギガバイトの帯域幅を提供する。
【００１９】
隣接する２つのサブシステムの間に有効な容量性結合を得るために、ばね機構を用いて軽い圧力を加えて、対向するハーフ・カプラを互いに固定することが好ましい。さらに、通常、対向するハーフ・カプラの間で効果的に適当に導電性パッドが位置合わせされるように、ハーフ・カプラは、凸部および凹部を有する非導電性キャリア上に取り付けられる。
【００２０】
本発明のさらなる目的および利点について以下の説明で述べる。本発明のさらなる目的および利点の一部は、以下の説明および添付の図面から明らかになるであろうし、あるいは本発明の実施を通じて理解することができるであろう。
【発明を実施するための最良の形態】
【００２１】
本発明は、コンピュータまたは通信システムの、スケーラビリティおよび密度の高いアーキテクチャである。これらのシステムは、その外部表面上に周囲のサブシステムと通信するための容量性ハーフ・カプラをそれぞれ複数有する、「ブリック」とも呼ばれる、外見が全く同じである複数のサブシステムで構成される。本発明の説明では容量性カプラを用いるが、光カプラなど、その他のタイプのカプラを本発明のシステムに適合させることもできる。図２は、本発明のスケーラブル３次元コンピュータ・システムの好ましい実施形態を示す図である。このシステムは、各サブシステムの少なくとも１つの表面が別のサブシステムの少なくとも１つの表面と近接または接触するように積み重ねた、複数のサブシステム２０を含む。例えば、図２では、サブシステム２０は、サブシステム２１〜２３と接触している。各サブシステム表面は、以下で詳細に述べる１つまたは複数の容量性ハーフ・カプラ２５を含む。各サブシステム２０は、データ処理装置（サーバ）、データ記憶装置、ネットワーク装置、またはその他の何らかのコンピュータ関連機構にすることができる。容量性ハーフ・カプラ２５を位置合わせすることにより、従来のケーブルおよびコネクタがそれらの間になくても、サブシステム２０は一体的にシステム全体の計算機能または通信機能を実行する。
【００２２】
本発明の好ましい実施形態では、サブシステム２０は、サブシステムを機械的かつ構造的に支持するための支持基体２４の上に位置し、この支持基体２４を介して、電力接続２６を通じてサブシステムに電力が送達される。基体２４は、その他のシステムまたは外部通信ネットワークにつながる接続２７を収容することもできる。通常は、サブシステムが発生する熱を除去するための何らかの機構も設けられる（図示せず）。
【００２３】
本発明のサブシステムは、物理的に極めて近接して、それらの間に動作可能な容量性カプラを形成するように、構造内に配列される。さらに、有用なコンピュータまたは通信システムを構成するために、サブシステム・ブリックは、互いに接触するサブシステム表面の数が最大となるように、２次元または３次元構造で配列される。図２に示す本発明の好ましい実施形態では、それぞれ６つの表面を有する立方体サブシステム２０で構成しているが、その他のブリック形状も可能である。例えば、サブシステムの形状は、三角柱（表面数５）、六角柱（表面数８）または１２面体（表面数１２）にすることもできる。図３は、サブシステム３１を支持壁面３０に取り付けた、立方体サブシステムの２次元構造の一例を示している。支持壁面３０は、サブシステムに電力を送達するための電力接続３３を有する。各サブシステム３１は、カプラ３２を介して隣接するサブシステムと通信する。対向する各ハーフ・カプラを十分に位置合わせするために、ねじ３５などの機械的手段を使用して、サブシステム３１を支持壁面３０に固定し、またサブシステム３１とサブシステム３１を結合する。さらに、表面の凸部および凹部などのインタロック手段または位置合わせ手段を使用して、対向する各ハーフ・カプラの適切な位置決め、位置合わせおよび接触を確実に行うことができる。
【００２４】
図４は、ハーフ・カプラ４２および４３をそれぞれ備えた隣接する２つのサブシステム４０および４１を示す図である（見やすいように切り離した状態で示してある）。ハーフ・カプラ４２および４３は、それぞれサブシステム表面４８および４９上に位置し、サブシステム回路に電気的に接続される。見やすくするために、サブシステム回路は、この図では図示を省略している。サブシステム４０、４１を連結し、適切に位置合わせすると、ハーフ・カプラ４２、４３は、サブシステム間の通信をサポートする容量性カプラを形成する。
【００２５】
容量性カプラは、２つの部分、ハーフ・カプラ４２およびハーフ・カプラ４３を含む。各ハーフ・カプラは送信機および受信機を両方とも含むことができるが、見やすくするために、図４では、ハーフ・カプラ４２上の送信機パッド４４、およびハーフ・カプラ４３上の受信機パッド４５のみを示す。送信用ハーフ・カプラ４２は、サブシステム４０の表面４８上に位置する。受信用ハーフ・カプラ４３は、サブシステム４１の表面４９上に位置する。ハーフ・カプラ４２は、ハーフ・カプラ４３に電気信号を伝達する。これらの信号は、サブシステム４０と４１の間で通信されている情報を符号化するために時間変化する。
【００２６】
性能を向上させるために、通常、サブシステムは、ディファレンシャル式の電気信号、すなわち相補対である正信号と負信号を送受信する。したがって、２つのサブシステムの対向するハーフ・カプラの間でディファレンシャル信号を伝達するためには、２対のパッドが必要となる。図５は、ディファレンシャル信号方式に対応するディファレンシャル容量性カプラを示す図である。ディファレンシャル容量性カプラは、ハーフ・カプラ５２および５３を含む。ハーフ・カプラ５２は、サブシステム・リード５０および５１にそれぞれ接続されたディファレンシャル・パッド対５４および５５を含む。ハーフ・カプラ５３は、サブシステム・リード５８および５９にそれぞれ接続されたディファレンシャル・パッド対５６および５７を含む。パッド５５および５７はディファレンシャル信号の正信号を伝達する。パッド５４および５６は、ディファレンシャル信号の負信号を伝達する。
【００２７】
図６は、図５に示すディファレンシャル・パッド対５４、５５など、ディファレンシャル信号に対応するディファレンシャル・パッド対を示す側面図である。このパッド対は、非導電性基板６０と、基板６０に堆積させた、または取り付けた金属パッド６１および６２とを含む。金属パッド６１および６２は、非常に薄い絶縁用誘電体材料層６５で被覆され、それぞれ導電性リード６３および６４を介してサブシステム回路（図示せず）に接続される。リード６３および６４は、基板に形成した小さなバイア６６を介して金属パッド６１および６２に接続されることが好ましい。
【００２８】
本発明の好ましい実施形態では、ハーフ・カプラは、標準的な多層厚膜スクリーン印刷プロセス・セラミック・モジュール技術を用いて設計され、製造される。図６に示す基板６０は、アルミナで構成され、厚さは１ｍｍである。金属パッド６１および６２は、銀パラジウムで構成され、７ミクロンの厚さを有することが好ましい。誘電体コーティング６５は、８から１０の比誘電率または誘電率を有し、かつ７ミクロンの厚さを有する、標準的な、スクリーン印刷した結晶化可能厚膜誘電体材料であることが好ましい。好ましい誘電体材料としては、デュポン・エレクトロニクス（DuPont Electronics）のＱＭ４４がある。パッドを覆う誘電体コーティングは、パッドあたり約５００Ｖ（すなわちディファレンシャル・パッド対間では１０００Ｖ）の静電放電（ＥＳＤ）分離、および１メガオームの抵抗を提供することができる。サブシステム電子機器は、さらなるＥＳＤ入力直列保護を提供するものと仮定する。
【００２９】
２つの容量性ハーフ・カプラを適切に位置合わせして１つの容量性カプラを形成したとき、誘電体コーティング６５は、対向するハーフ・カプラの誘電体コーティングと物理的に軽く接触していることが好ましい。ディファレンシャル金属パッドおよび誘電体コーティングならびに介在する任意の望ましくない空気ギャップが近接していることで、平行板コンデンサが形成される。コンデンサの変位電流により、対向する２つのハーフ・カプラの間で時間変化信号が電磁的に伝達される。
【００３０】
図７は、図６に示すディファレンシャル容量性ハーフ・カプラを示す上面図である。金属パッド７１および７２は、基板７０上に配置され、誘電体材料（図示せず）で被覆される。電気リード７４および７５は、それぞれパッド７１および７２をサブシステム電子機器に接続する。パッド７１および７２の外のり寸法は、通常は各辺５〜９ｍｍである。正のパッド７１と負のパッド７２の間の分離距離７３は、通常は２〜６ｍｍの範囲内である。
【００３１】
図８は、並べて図示する２つのサブシステムＡおよびＢの間に複数のディファレンシャル容量性カプラが存在する、好ましい実施形態を示す図である。通常は、サブシステムＡおよびＢはそれぞれ、前述の計算機能および通信機能を実施するための内部電子機器回路８６および８４を含む。サブシステムＡのディファレンシャル・パッド対８２は、ハーフ・カプラ８０上に位置する。サブシステムＢのディファレンシャル・パッド対８３は、ハーフ・カプラ８１上に位置する。サブシステムＡの送信用ハーフ・カプラは、送信機回路８８を介してサブシステム電子機器８６に結合される。サブシステムＡの受信用ディファレンシャル・パッド対は、受信機回路８７を介してサブシステム電子機器８６に結合される。同様に、サブシステムＢの送信用および受信用のディファレンシャル・パッド対は、それぞれ送信機回路８５および受信機回路８９を介して電子機器８４に結合される。サブシステムＡの受信用パッド対８２は、サブシステムＢの送信用パッド対８３と対向することに留意されたい。
【００３２】
サブシステムＡの送信機８８に接続された４対のディファレンシャル・パッド対と、サブシステムＢの受信機８９に接続された４対のディファレンシャル・パッド対とが存在するので、サブシステムＡからサブシステムＢに同時にデータを伝達するのに４つの信号チャネルが利用可能である。反対方向には、残りのディファレンシャル・パッド対を使用して、サブシステムＢからサブシステムＡにデータを伝達するのに４つのチャネルが利用可能である。
【００３３】
各サブシステムにおける送信用カプラおよび受信用カプラの数は、サブシステム電子機器が必要とする、所要のサブシステム相互接続通信帯域幅によって決まる。例えば、各パッドまたは配線対が毎秒３．１２５ギガビットの能力を有する場合には、１つのカプラの４本の一方向ディファレンシャル・ラインの集約帯域幅は毎秒１２．５ギガビットである。双方向で、サブシステムに入るのが毎秒１２．５ギガビット、サブシステムから出るのが毎秒１２．５ギガビットとなる。各ディファレンシャル・ラインを８Ｂ／１０Ｂ符号化すると、これら４つの双方向チャネルを備えた１対のサブシステムの間の使用可能な集約的帯域幅は、毎秒２０ギガビット、または毎秒２．５ギガバイトである。
【００３４】
ハーフ・カプラ８０は、イーサネットやファイバ・チャネル、インフィニバンドなどのパケット通信データ・リンク物理層標準に従って、図８のハーフ・カプラ８１に、１つまたは複数の別個のビット・シリアル・データ・チャネルを伝達することができる。
【００３５】
本発明の好ましい実施形態では、物理層は、ビット・シリアル８Ｂ／１０Ｂ符号化、非ゼロ復帰、およびディファレンシャル電圧レベルに基づいている。８Ｂ／１０Ｂ符号化の説明としては、例えば、「バイト指向ＤＣバランス（０、４）８Ｂ／１０Ｂ区分ブロック伝送コード（Byte-Oriented DC-balanced (0. 4) 8B/10B Partitioned BlockTransmission Code）」と題する米国特許第４４８６７３９号を参照されたい。サブシステム電子機器により、受信したシリアル・データ・ストリームから受信クロックを得ることができる。一般に容量性カプラは、データ・リンク・コードの最低周波数成分を伝達するのに十分な周波数帯域を必要とするが、その他のデータ・リンクおよび物理層プロトコルを使用することもできる。
【００３６】
図９は、代表的な立方体サブシステム・ブリックの好ましい実施形態の主な機能を示すブロック図である。サブシステムは、６つのハーフ・カプラ９１から９６に双方向的に接続され、かつネットワーク・インタフェース・チップ（ＮＩＣ）９８を介して内部プロセッサ９７に双方向的に接続された、低待ち時間の８ポート・パケット式スイッチ・チップ９０を含む。スイッチ９０は、さらに、メディア・アクセス制御装置（ＭＡＣ）９１およびエンコーダ・デコーダ（ＥＮＤＥＣ）／シリアライザ・デシリアライザ（ＳＥＲＤＥＳ）９２を介して外部ネットワークにも接続される。この接続は、通常は、容易にアクセスできるように、システム内の外側のサブシステムの外部表面上に位置する。上記と同じ例のパラメータをこれらのカプラに用いると、立方体サブシステムは、サブシステムの入出力に全体で毎秒２０ギガバイト（８×２．５）の帯域幅を提供することになる。
【００３７】
本発明の好ましい実施形態では、低損失ディファレンシャル・カプラの特性インピーダンスは、サブシステム電子機器から対線伝送線を通ってディファレンシャル・ハーフ・カプラに至るまでで、１００オームなど何らかの一定値に近くなるものとする。伝送線は、２本の別個の５０オーム同軸ケーブル、１００オームディファレンシャル対同軸ケーブル、１００オーム・ツイストペア線、または２芯同軸ケーブルにすることができる。ディファレンシャル信号配線対は、場合によっては望ましくないノイズ干渉を引き起こす可能性もある大地帰還電流またはその他の同窓モード電流をほとんど伝達することなく、２本の配線によって、電波電磁波によりカプラを通して電磁信号を伝達するので好ましい。ディファレンシャル信号の電圧レベルは、通常はピーク・ピークで１Ｖより小さいことが好ましい。
【００３８】
さらに、容量性カプラは、その周波数応答が、通常は１００ＭＨＺから７ＧＨｚの通過周波数帯域で期待される動作領域にわたって無理なく達成可能な程度に非減衰的になるように設計される。高周波数ロール・オフ要件は、受信側電子機器で受信「アイパターン」を与えるものとして、信号から符号化データを回復する受信側電子機器の能力によって決まる。これらの信号処理回路は、周波数依存性符号間干渉を除去するために、送信前またな受信後に、符号化信号に逆変換を行う能力を有することもできる。低周波数ロール・オフ要件は、物理層コードおよびチャネル・ビット・エラー信頼性によって決定される、カプラを通して伝送する必要のある最低周波数によって与えられる。伝達されるデータの速度および周波数成分が増大すると、最低静電容量の要件は低下する。例えば、８Ｂ／１０Ｂコードは、リンク上に連続して存在する同じ極性のビットが５ビット以下になるようにコードを規定する。例えば、毎秒３．１２５ギガビットの信号（３２０ｐｓビットセル幅を有する）には、１／（（５＋５）×０．３２ｎＳ）＝３１２ＭＨＺ未満の低周波数成分はほとんど存在しない。
【００３９】
本発明の好ましい実施形態では、構築中にパッド堆積を行う前に、標準的なシリコン・ウェハ研削機械を使用してハーフ・カプラのアルミナ基板を切削し、所要のパッド領域を±３ミクロン以下の平面度許容差に収める。これは、対向する容量性ハーフ・カプラの間に生じる望ましくない空気ギャップの大きさをできる限り小さくするために行う。カプラは、直接に配列した２つのコンデンサ（第１のコンデンサは任意の空気を誘電体とするＣａｉｒ、第２のコンデンサはパッド上の誘電体コーティングによるＣｃｏａｔｉｎｇ）として形成することができるので、１／（１／Ｃａｉｒ+２／Ｃｃｏａｔｉｎｇ）で算出できるおおよその容量性カプラの総静電容量は、Ｃａｉｒの値に近いが、たとえＣｃｏａｔｉｎｇが無限に増大してもＣａｉｒを超えることはできない。ただし、誘電体膜の誘電率、したがってＣｃｏａｔｉｎｇが高い方が、全体の静電容量が空気ギャップによって決まる静電容量Ｃａｉｒに近くなるので、好ましい。接触しているハーフ・カプラの間に形成される通常の静電容量は、それらのサイズおよびセラミック基板の平面度によって決まるが、２０ピコファラドから１００ピコファラドの範囲である。
【００４０】
アルミナの他に、もう１つのカプラ基板の好ましい材料は、可撓性ｋａｐｔｏｎ（Ｒ）膜であり、剛性セラミック板の代わりに用いられる。ｋａｐｔｏｎ（Ｒ）膜基板の利点は、精密に平面状にする必要がなく、対向する可撓性ｋａｐｔｏｎ（Ｒ）製ハーフ・カプラに沿わせるだけでよい点である。
【００４１】
金属パッドを覆う誘電体コーティングについては、ＤｕＰｏｎｔ製ＱＭ４４の他に、チタン酸化物をベースとし、３０から６０の誘電率を有するチタン酸バリウムなど、その他の高誘電率材料を使用することができる。
【００４２】
一般に、容量性ハーフ・カプラは、介在する空気をできるだけ少なくするように軽い圧力で対向するハーフ・カプラと接触するように、サブシステムの外部表面上に実装される。送信用パッドが受信用パッドの正面に位置合わせされるように、カプラ・キャリアの表面上に位置合わせ用の凸部および凹部を形成することもできる。図１０は、位置合わせ機構とハーフ・カプラ間に軽い圧力を与えるためのキャリアとを備えた容量性カプラの好ましい実施形態を示す図である。パッド１０３は、可塑性キャリア１０１内に取り付けられたアルミナ基板１００上に取り付けられる。可塑性キャリア１０１は、サブシステムの表面の開口（図示せず）中に取り付けられる。基板１００に取り付けられたキャリア１０１をサブシステムの中心から外向きに軽く押すばね機構１０４が存在する。２つのサブシステムを互いに摺動させたときに、可塑性キャリア１０１は、２つのハーフ・カプラの基板が互い対して移動する間、これらを分離するために使用される。可塑性キャリア１０１は凸部１０６を有し、この凸部１０６は、移動中には対向する可塑性キャリア１０２を遠ざけるように押し、その後適所に位置決めされると、対向するキャリア１０２の凹部（図示のキャリア１０１の凹部１０８と同様）に嵌入する。ハーフ・カプラ・キャリアの凹部１０８は、対向する凸部をより正確に適所に導くために円錐形にすることができる。可塑性キャリア１０１および１０２は、サブシステムの位置合わせ不良を吸収するために、ある程度自由に横方向に移動できることが必要である。
【００４３】
位置合わせ不良があると、カプラの有効静電容量が低下し、その性能も低下するので、１つのカプラの対向するパッドの位置合わせは重要である。ディファレンシャル・カプラのパッドの位置合わせ不良は、ディファレンシャル・ハーフ・カプラの正のパッドと負のパッドの配列方向には、正のパッドと負のパッドの間の間隔の数分の１を超えてはならず、これを超えると、望ましくない正のパッドと負のパッドの結合が生じることになる。ディファレンシャル・ハーフ・カプラの２つのパッドの配列方向に垂直な方向の位置合わせ不良は、任意の周囲のパッドまたは基板の縁部までの距離の数分の１を超えてはならず、これを超えると、その分だけカプラの静電容量が低下し、信号の品質が低下する。
【００４４】
好ましい実施形態に関して本発明を詳細に示し説明したが、本発明の趣旨および範囲を逸脱することなく、様々な変更を形態および詳細に加えることができることは、当業者なら理解するであろう。したがって、開示の発明は、単なる例示的なものとして解釈されるものとし、その範囲は、添付の特許請求の範囲の記載によってのみ制限される。
【図面の簡単な説明】
【００４５】
【図１】従来技術のコンピュータおよび通信システムの代表的な構成を示す図である。
【図２】本発明によるスケーラブル３次元コンピュータ・システムを示す図である。
【図３】本発明の壁面実装スケーラブル２次元コンピュータまたは通信システムの好ましい実施形態を示す図である。
【図４】本発明による、対向するそれぞれの容量性ハーフ・カプラが位置合わせされた隣接する２つのサブシステム・ブリックの一例を示す図である。
【図５】本発明の容量性カプラの導電性パッドの一例を示す図である。
【図６】本発明によるディファレンシャル容量性ハーフ・カプラを示す側面図である。
【図７】本発明によるディファレンシャル容量性ハーフ・カプラを示す上面図である。
【図８】本発明による導電性ディファレンシャル・パッドとサブシステム電子機器の間の代表的な配線を示す図である。
【図９】本発明による立方体サブシステムの好ましい実施形態のサブシステム回路機能を示すブロック図である。
【図１０】本発明のハーフ・カプラの位置合わせおよび固定手段の一例を示す図である。
【符号の説明】
【００４６】
４０  サブシステム
４１  サブシステム
４２  ハーフ・カプラ
４３  ハーフ・カプラ
４４  送信機パッド
４５  受信機パッド
４８  サブシステム表面
４９  サブシステム表面
５０  サブシステム・リード
５１  サブシステム・リード
５２  ハーフ・カプラ
５３  ハーフ・カプラ
５４  ディファレンシャル・パッド対
５５  ディファレンシャル・パッド対
５６  ディファレンシャル・パッド対
５７  ディファレンシャル・パッド対
５８  サブシステム・リード
５９  サブシステム・リード
【図１】
2006517039.tif 000003
【図２】
2006517039.tif 000004
【図３】
2006517039.tif 000005
【図４】
2006517039.tif 000006
【図５】
2006517039.tif 000007
【図６】
2006517039.tif 000008
【図７】
2006517039.tif 000009
【図８】
2006517039.tif 000010
【図９】
2006517039.tif 000011
【図１０】
2006517039.tif 000012
【国際調査報告】
2006517039.tif 000013
2006517039.tif 000014
2006517039.tif 000015