(57)【要約】【課題】ハードマスクを形成する方法を提供する。【解決手段】本発明は、基板上にポリマー性プレセラミック前駆体膜を付着させるステップと、ポリマー性プレセラミック前駆体膜を少なくとも１層のセラミック層に変換するステップであって、このセラミック層が、ＳｉｖＮｗＣｘＯｙＨｚであって０．１≦ｖ≦０．９、０≦ｗ≦０．５、０．０５≦ｘ≦０．９、０≦ｙ≦０．５、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とする組成を有するステップと、セラミック層上に、パターニングされたフォトレジストを形成するステップと、セラミック層を、下に在る基板の複数領域が露出するようにパターニングするステップであって、下に在る基板の残りの領域は、パターニングされたセラミック層によって保護されるステップと、下に在る基板の露出領域をエッチングするステップとを含む。本発明の別の態様は、ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とする組成を有する埋込みエッチング・ストッパ層である。
2006517742.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１層を有する基板の上に少なくとも１層のポリマー性プレセラミック前駆体膜を付着させるステップと、
前記少なくとも１層のポリマー性プレセラミック前駆体膜を少なくとも１層のセラミック層に変換するステップであって、前記少なくとも１層のセラミック層が、ＳｉｖＮｗＣｘＯｙＨｚであって０．１≦ｖ≦０．９、０≦ｗ≦０．５、０．０５≦ｘ≦０．９、０≦ｙ≦０．５、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とする組成を有するステップと、
前記少なくとも１層のセラミック層の上に、パターニングされたフォトレジストを形成するステップと、
前記少なくとも１層のセラミック層を、下に在る前記基板の１つまたは複数の領域が露出するようにパターニングするステップであって、下に在る前記基板の残りの領域は、少なくとも１層のパターニングされたセラミック層によって保護されるステップと、
前記基板の前記１つまたは複数の露出した領域をエッチングするステップと
を含む、ハードマスクを形成するための方法。
【請求項２】
前記基板が少なくとも１層の配線レベル誘電体層と少なくとも１層のバイア・レベル誘電体層とを含む、請求項１に記載の方法。
【請求項３】
前記ポリマー性プレセラミック前駆体膜を付着させる前記ステップが、前記ポリマー性プレセラミック前駆体を有機溶媒に溶かした溶液を塗布するステップを含み、前記有機溶媒が、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールメチルエーテル（ＰＧＭＥ）、トルエン、キシレン、アニソール、メシチレン、ブチロラクトン、シクロヘキサノン、ヘキサノン、乳酸エチル、ヘプタノン、またはこれらの組合せからなる群から選択される、請求項１に記載の方法。
【請求項４】
前記プレセラミック前駆体および溶媒を含む溶液が、接着増進剤、多孔性をもたらすための犠牲部分、アンチストライエーション剤、またはこれらの組合せからなる群から選択された１つまたは複数をさらに含む、請求項３に記載の方法。
【請求項５】
前記塗布するステップが、スピン・コーティング、スプレイ・コーティング、スキャン・コーティング、およびディップ・コーティングからなる群から選択される、請求項３に記載の方法。
【請求項６】
前記ポリマー性プレセラミック前駆体の前記セラミック層への前記変換するステップが、熱硬化、電子照射、イオン照射、紫外線による放射、可視光による照射、またはこれらの組合せを含む、請求項１に記載の方法。
【請求項７】
前記ポリマー性プレセラミック前駆体を塗布する前、または前記ポリマー性プレセラミック前駆体を塗布した後、または前記ポリマー性プレセラミック前駆体を前記セラミック層に変換した後に接着増進剤を塗布するステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記少なくとも１層のパターニングされたセラミック層が、ハードマスクを構成し、前記ハードマスクが、前記エッチング中に前記基板のバイア・レベル誘電体および配線レベル誘電体を画定するものである、請求項１に記載の方法。
【請求項９】
前記少なくとも１層のパターニングされたセラミック層が、クラスタ化したハードマスクを構成し、前記クラスタ化したハードマスクが、少なくとも２つの別個のパターンおよび少なくとも２つの別個の誘電体材料を含む、請求項１に記載方法。
【請求項１０】
前記バイア・レベル誘電体と前記配線レベル誘電体との間にあるセラミック層であって、組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１であるセラミック層が、埋込みエッチング・ストッパである、請求項８に記載の方法。
【請求項１１】
前記少なくとも１層のポリマー性プレセラミック前駆体膜が、組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項１に記載の方法。
【請求項１２】
１層または複数の層を有する基板の上に、少なくとも１つの組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．１≦ｖ≦０．９、０≦ｗ≦０．５、０．０５≦ｘ≦０．９、０≦ｙ≦０．５、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である少なくとも１層のパターニングされたセラミック膜を含み、前記１層または複数の層が少なくとも１層の金属層を含む、半導体デバイス用の多層相互接続構造。
【請求項１３】
前記パターニングされたセラミック膜が、第１のハードマスク層の上に第２のハードマスクを含むクラスタ化したハードマスクを形成する、２つの別個のパターンを有する少なくとも２種の異なるシリコン含有誘電体を含む、請求項１２に記載の多層相互接続構造。
【請求項１４】
前記第１のハードマスク層がバイア・レベル誘電体を画定し、前記第２のハードマスク層が配線レベル誘電体を画定する、請求項１３に記載の多層相互接続構造。
【請求項１５】
前記基板がマイクロ電子相互接続およびマイクロ電子デバイスを含む、請求項１２に記載の多層相互接続構造。
【請求項１６】
前記少なくとも１層のパターニングされたセラミック層が、約５ｎｍから約３００ｎｍの厚さを有する、請求項１２に記載の多層相互接続構造。
【請求項１７】
前記少なくとも１層のパターニングされたセラミック層が多孔性を有する、請求項１２に記載の多層相互接続構造。
【請求項１８】
少なくとも第１の誘電体層および第２の誘電体層を有する多層基板を含み、組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である少なくとも１つのセラミック埋込みエッチング・ストッパが、前記第１の誘電体層と前記第２の誘電体層との間にある、多層相互接続構造。
【請求項１９】
前記第１の誘電体層が配線レベル誘電体であり、前記第２の誘電体層がバイア・レベル誘電体である、請求項１８に記載の多層相互接続構造。
【請求項２０】
前記基板の上に、組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．１≦ｖ≦０．９、０≦ｗ≦０．５、０．０５≦ｘ≦０．９、０≦ｙ≦０．５、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である少なくとも１つのパターニングされたセラミック・ハードマスクをさらに含む、請求項１８に記載の多層相互接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック層をパターニング層として利用することに関する。より詳細には、集積回路およびマイクロ電子デバイスの一部である金属相互接続構造を製造するためにセラミック層を使用することに関する。２つの主な利点が、本発明により提供される。第１に、セラミック層の処理が、膜を任意の溶媒ベースのプロセスによって、例えばスピン・コーティングによって塗布できるので、容易である。第２に、セラミック層の固有の化学組成により、溶液ベースのプロセスによって塗布される典型的な層と層の間に実質的な化学的コントラスト（chemical contrast）をもたらすことができる。
【背景技術】
【０００２】
ハードマスク・パターニング層と埋込みエッチング・ストッパの利用は、集積回路およびマイクロ電子デバイスの一部である金属相互接続構造を形成するために一般的に使用されている。いくつかの属性が、これらの層を首尾良く利用するためにしばしば必要とされる。第１に、リソグラフィ・マスクを用いるドライ・エッチング・プロセス（すなわち反応性イオン・エッチング）によって画定可能なものであるべきであり、また構造を容易に形成することができるようにその他の層に対して化学的コントラストをもたらす組成を有するべきである。第２に、パターニング層の合わせずれ（ミスアライメント）が生じた場合に必要となり得る酸化プラズマや還元プラズマ、酸性湿式浴などのフォトレジスト補修（リワーク）ステップに対する耐性を要求される可能性がある。第３に、高温処理を必要とするその他のプロセスに耐えることができるように、熱安定性を示さなければならない。第４に、平坦化プロセスおよび相互接続構造に応力をもたらすその他のプロセスに耐えるため、隣接する層に対して十分な接着性を必要とする。これらの層の配置および用途に応じて、妥当な化学的機械研磨（ＣＭＰ）速度で除去可能でありまたは化学的機械研磨用のストッパ層として働くことが求められる可能性がある。これらの層が最終的な相互接続構造に含まれる場合、誘電率は、抵抗−容量（ＲＣ）遅延を最小限に抑えかつ性能を高めるために、低くなければならない。最後に、素早くかつ費用効果のある手法で処理可能であるべきである。
【特許文献１】米国仮特許出願第６０／４４３，３６１号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的に、ハードマスク・パターニング層および埋込みエッチング・ストッパは、化学気相堆積法（ＣＶＤ）および関連する方法によって付着させることができる誘電体系である。これらのプロセスによって、酸化シリコン、炭化シリコン、窒化シリコン、炭窒化シリコンなどを含めた様々な組成を有する膜の付着が可能になるが、それには費用のかかる製造ツールがしばしば必要であり、プロセス集約的で時間がかかる可能性がある。場合によっては、スピンオン誘電体が提案されてきた。しかしそのような場合には、シルセスキオキサン、シロキサン、およびその他の関連する化学物質であって主にシリコン−酸素結合に基づくものに限られていた。
【課題を解決するための手段】
【０００４】
本発明は、高速マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、および記憶ストレージを含めた任意のマイクロ電子デバイスに用いられる相互接続構造の製造に利用される、セラミック構造と処理方法に関する。処理の容易さ、熱安定性、補修可能性、およびその他のパターニング層間での化学的コントラストをもたらすセラミック・パターニング層の利用は、それらが製造コストを低下させかつ信頼性ある手法で相互接続構造を形成することが可能になるので有利である。
【０００５】
本発明の第１の実施形態では、パターニングされたセラミック層を基板上に有する構造について記述する。第１の実施形態における基板は、パターニングを目的とした少なくとも１つの層を含む。この層は、金属または誘電体からなり、均一な膜またはパターニングされた膜でよい。この層の下に在る基板は、この基板上に形成された少なくとも１つの導電性金属構造体（feature）を含み、この基板はさらに、導電性金属構造体を取り囲む少なくとも１つの絶縁層を含む。この絶縁層は、少なくとも１つの導電性金属構造体を、その底面、上面、および側面で取り囲むことができる。基板は、絶縁層と少なくとも１つの導電性金属構造体との少なくとも１つの界面に形成された、少なくとも１つの導電性バリア層をさらに含むことができる。少なくとも１つの導電性金属構造体と絶縁層との組合せは、多層相互接続スタック（stack）が形成されるように繰り返すことができる。
【０００６】
この構造は、マイクロ電子デバイスを含むシリコン・ウェハ、セラミック・チップ・キャリア、有機チップ・キャリア、ガラス基板、ガリウム・ヒ素、炭化シリコン、ガリウム、またはその他の半導体ウェハの１つでよい。
【０００７】
本発明の第１の実施形態の第１の実施例では、単一のパターニングされたセラミック層を有する構造について記述する。単一のパターニングされたセラミック層は、単一のハード・マスクとしての働きをすることができる。本発明の第１の実施形態の第２の実施例では、クラスタ化したパターニングされたセラミック層を有する構造について記述する。クラスタ化したハード・マスクは、２つの別個のパターンを有する少なくとも２つのシリコン含有誘電体からなるものでよい。これらの実施形態のそれぞれにおいて、セラミック層は基板上に配置され、エッチング・プロセス・ステップによって下に在る構造の少なくとも１つの構造体を画定するのに利用することができる。
【０００８】
本発明の第１の実施形態の第３の実施例では、パターニングされた埋込みエッチング・ストッパを有する構造について記述する。埋込みエッチング・ストッパは、相互接続構造の配線レベルおよびバイア・レベルの画定に寄与し、相互接続構造の形成を容易にする。この構造は、埋込みエッチング・ストッパの上面の少なくとも１つの誘電体層からなるパターニングされた膜スタック（積層膜）からなり、そのパターンはこれらの層のそれぞれと同一であり、パターニングされた膜スタックは基板の上面に配置される。
【０００９】
本発明の第２の実施形態では、ハードマスク・パターニング層および埋込みエッチング・ストッパを形成する方法について記述する。ポリマー性プレセラミック前駆体を適切な溶媒に溶解し、パターニングを目的とした少なくとも１つの膜層を有する基板上に被覆（コーティング）して、膜を形成する。ポリマー性プレセラミック前駆体を、熱アニール、電子ビーム照射、イオン照射、紫外線または可視光あるいはその両方による照射などを含めた任意の適切なプロセスによって、セラミックのパターニング可能な層に変換する。このプロセス中、ポリマー性プレセラミック前駆体を、剛性で不溶性の母材（matrix）に架橋することができる。
【００１０】
ハードマスク・パターニング層として適用する場合、セラミックのパターニング可能な層をリソグラフィ技法（当技術分野で知られている）によってパターニングし、ドライ・エッチング・プロセス（当技術分野で知られている）によってエッチングすることにより、リソグラフィ・パターンをセラミックのパターニング可能な層に転写することができ、その結果、パターニングされたセラミック膜を形成することができる。その後、処理ステップは、マイクロ電子デバイス用の相互接続構造を形成するために、これらステップの繰返しを、当技術分野で知られているその他一般に使用されるプロセスと共に含むことができる。セラミック・パターニング層は、クラスタ化ハードマスクとして利用することができる。
【００１１】
埋込みエッチング・ストッパとして適用する場合、セラミックのパターニング可能な層は、上述の手法と同じ手法で形成することができる。次いで少なくとも１つの誘電体層を、セラミックのパターニング可能な層に塗布するが、セラミックのパターニング可能な層は埋込みエッチング・ストッパである。次いでこれら誘電体層を、従来のリソグラフィおよびエッチング・プロセス・ステップを使用してパターニングする。埋込みエッチング・ストッパ、すなわちその上面に配置された誘電体層とは化学的に異なるストッパは、ストッパ層として働き、この場合、誘電体層のエッチングは、制御可能な方法で行うことができ、構造内でのエッチングの深さを決定する。
【００１２】
ポリマー性プレセラミック前駆体は、有機溶媒に可溶性のポリマー分子であり、溶媒ベースのプロセスによってコーティングとして塗布することができ、シリコンを含有する。ポリマー性プレセラミック前駆体は、２種以上のポリマー成分の混合物でもよく、任意の鎖構造を有することができる。ポリマー性プレセラミック前駆体は、主鎖が主にＳｉ−Ｎ結合またはＳｉ−Ｃ結合あるいはその両方からなるポリマーからなるものでよい。ポリマー性プレセラミック前駆体は、ポリシラザン、ポリカルボシラン、ポリシラシラザン、ポリシラン、ポリシラカルボシラン、ポリシロキサザン、ポリカルボシラザン、ポリシリルカルボジイミド、およびポリシラカルボシラザンを含めたシリコンを有する系から選択することができる。ポリマー性プレセラミック前駆体は、主鎖が主にＣ−Ｃ結合からなるポリマーからなるものでよく、その例はポリシリルカルボジイミドである。
【００１３】
ポリマー性プレセラミック前駆体は、コーティングを形成するために、任意の溶媒ベースのプロセスによって塗布する。溶媒ベースのプロセスでは、このコーティングを形成するためにポリマー性プレセラミック前駆体の溶液を使用するが、コーティングに適切な様々な有機溶媒を使用することができる。さらに、この溶液に、接着増進剤（adhesion promoter）やアンチストライエーション剤（antistriationagent）などの添加剤を添加して、接着性やコーティングの品質をそれぞれ改善することができる。
【００１４】
ポリマー性プレセラミック前駆体からなる膜から変換されたセラミック・パターニング層は、シリコン・ベースの材料からなり、約３００℃の温度に対して熱的に安定である（＜１％重量損失／時）。セラミック・パターニング層は、架橋して有機溶媒に不溶なものでよい。好ましくは、セラミック・パターニング層は、パターニングしたフォトレジスト層を補修（すなわち除去）するのに使用されるプロセス、すなわちＯ２、Ｎ２、Ａｒ、Ｈｅ、Ｎｅ、Ｈ２、またはこれらの組合せから発生させたプラズマをベースとするドライ・エッチング、および酸性溶液や塩基性溶液などのウェット・エッチングを含めたプロセスに耐えることができる。
【００１５】
セラミック・パターニング層は、その誘電率が約３．３未満でよく、好ましくは約２．８未満、最も好ましくは約２．６である。セラミック・パターニング層は、誘電率をさらに低下させる多孔性を有することもできる。多孔性をセラミック・パターニング層に導入した場合、誘電率を約２．６未満に低下させることができ、最も好ましくは約１．６に低下させることができる。細孔（pore）は、ポリマー性であり得る犠牲部分の除去によって生成できる。細孔は、高沸点溶媒の排除が行われるプロセスによって生成させてもよい。細孔は、約０．５ｎｍから約２０ｎｍのサイズ寸法を有することができ、独立気泡形態（closedcell morphology）を有することができる。
【００１６】
セラミック・パターニング層は、光リソグラフィ、インプリント・リソグラフィ、および反応性イオン・エッチングが実施されるものも含めた当技術分野で知られている任意のプロセスによって、パターニング・セラミック層が生成されるように処理される。セラミック・パターニング層をハードマスク層または埋込みエッチングストッパ層として利用する多層基板は、当技術分野で知られるように、誘電体、金属、または半導体材料を含めた任意の材料層をさらに含むことができる。
【発明を実施するための最良の形態】
【００１７】
本発明の進歩性あるパターニングされたセラミック層に関する構造、方法、および組成について、本発明に添付された図面を参照しながらより詳細に論じる。添付図面では、同様の要素および対応する要素を同様の参照番号によって表す。
【００１８】
パターニングされたセラミック層は、任意のマイクロ電子デバイスに使用される相互接続の製造を可能にする、ハードマスクまたは埋込みエッチング・ストッパとして利用することができる。相互接続構造を形成するための、パターニングされたセラミック層の使用は、シングル・ダマシン・プロセスおよびデュアル・ダマシン・プロセスを含めた当技術分野で知られる任意の手法で実施することができる。デュアル・ダマシン・プロセスでは、単一のまたはクラスタ化したハードマスク法（スキーム）を使用することができる。パターニングされたセラミック膜は、約５ｎｍ〜５００ｎｍの厚さを有し得る。任意選択で、接着増進剤を、パターニングされたセラミック膜の一方または両方の界面に配置することができる。
【００１９】
図１を参照すると、第１の実施形態の第１の実施例は、パターニングされることを目的とした１層または複数層の膜を有しかつ下に在る基板上に、パターニングされたセラミック膜の単一層を含んだ構造を含む。
【００２０】
相互接続構造４０は、各レベル（層）がバイア・レベル１１００および配線レベル１２００を含む複数レベル１０００からなるものでよい。相互接続構造は、従来から知られているように、この構造を横断しかつライニング金属バリア３４との界面を有することのできる導電性金属構造体３３を含み得る。導電性金属構造体およびライニング金属バリアは、誘電体で取り囲まれる。バイア・レベルに在る誘電体は、バイア・レベル誘電体３２と、任意選択のキャップ・バリア層膜３６とを含む。配線レベル１２００に在る誘電体は、配線レベル誘電体３１と、任意選択の化学的機械研磨ストッパ層４１とを含む。任意選択で、誘電体エッチング・ストッパ層３７を、バイア・レベル誘電体３２と配線レベル誘電体３１との間に配置することができる。
【００２１】
図２を参照すると、第１の実施形態の第２の実施例は、パターニングされることを目的とした１層または複数層の膜を有しかつ下に在る基板上に２つの別個のパターンを有する、ポリマー性プレセラミック前駆体から生成した２種の異なるシリコン含有誘電体からなるパターニングされたセラミック膜の二重層を含んだ構造を含む。この実施例で、二重層は、第１のハードマスク層６２の上面に形成された第２のハードマスク層６３を含むクラスタ化したハードマスクとして働く。
【００２２】
図３を参照すると、第１の実施形態の第３の実施例は、パターニングされることを目的とする１層または複数層の膜を有しかつ下に在る基板１０００と、パターニングされた１層または複数層の膜を有しかつ上に在る膜構造１２００とを有する、埋込みエッチング・ストッパとして働くパターニングされたセラミック膜６４の単一層を含んだ構造を含む。
【００２３】
下に在る基板１０００は、最上面に在る少なくとも１層の誘電体層または金属層からなる。誘電体が最上面に存在する場合、誘電体層は、ポリアリーレン、ポリアリーレンエーテル、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有する任意のＣＶＤで付着させた誘電体を含めた当技術分野で知られている任意の誘電体でよい。付着させた誘電体は、代わりに組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有することができる。金属層を基板の最上面に形成する場合、その金属層は、下記の少なくとも１つ、すなわちアルミニウム、銅、金、銀、およびこれら金属の合金の少なくとも１つを含むことができる。下に在る基板１０００は、マイクロ電子相互接続およびマイクロ電子デバイスを含むことができる。
【００２４】
図１を再び参照すると、単一層のハードマスクの場合（第１の実施例）、ハードマスク層６１は、マイクロ電子相互接続構造のバイア・レベル誘電体３２または配線レベル誘電体３１を画定するパターンからなるものでよい。クラスタ化したハードマスクの場合、図２を参照すると、第１のハードマスク層６２および第２のハードマスク層６３は、当技術分野で知られている任意の手法でバイア・レベル誘電体３２および配線レベル誘電体３１を画定するのに使用される。
【００２５】
第３の実施例では、図３を参照すると、セラミック・パターニング層が埋込みエッチング・ストッパ６４として働く場合、配線レベル誘電体３１を含みかつ上に在る膜構造が、セラミック・パターニング層の上に形成されかつ同じパターンを含む。任意選択で、１層または複数のハード・マスク層または化学的機械研磨ストッパ層４１あるいはその両方を、配線レベル誘電体３１の上に形成することができる。埋込みエッチング・ストッパ６４は、バイア・レベル誘電体３２と配線レベル誘電体３１の間に配置することができる。埋込みエッチング・ストッパ６４は、スピンオン誘電体でよい。埋込みエッチング・ストッパ６４は、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有する任意のＣＶＤで付着させた誘電体でよい。埋込みエッチング・ストッパは、組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有してもよい。埋込みエッチング・ストッパ６４は、セラミック・パターニング層でもよい。埋込みエッチング・ストッパ６４は、配線レベル誘電体３１をパターニングするのに使用されるドライ・エッチングの場合、配線レベル誘電体３１よりも少なくとも５倍遅くエッチングされる。
【００２６】
第１の実施形態で、バイアおよび配線誘電体（３２および３１）は、ポリアリーレン、ポリアリーレンエーテル、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有する任意のＣＶＤで付着させた誘電体を含めた、当技術分野で知られている任意の低ｋ誘電体でよい。バイアおよび配線誘電体は、ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを含む組成を有してもよい。この構造は、化学的機械研磨ストッパ層４１として働く層間誘電体の上面に被せられた膜構造を有してもよい。化学的機械研磨ストッパ層は、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有する任意のＣＶＤで付着させた誘電体など、スピンオンまたはＣＶＤで付着させた誘電体でよい。化学的機械研磨ストッパ層は、組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有することができる。任意選択の埋込みエッチング・ストッパ３７は、第１および第２の実施例において、ポリアリーレン、ポリアリーレンエーテル、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有する任意のＣＶＤで付着させた誘電体などの誘電体を含み得る。任意選択の埋込みエッチング・ストッパ３７は、代わりに組成ＳｉｖＮｗＣｘＯｙＨｚであって０．０５＜ｖ＜０．８、０＜ｗ＜０．９、０．０５＜ｘ＜０．８、０＜ｙ＜０．８、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有することができる。
【００２７】
図４を参照すると、パターニングされたセラミック層を形成するための方法が、第２の実施形態として述べられている。ステップ１では、ポリマー性プレセラミック前駆体を有機溶媒に溶解する。
【００２８】
任意選択のステップ２では、ポリマー性プレセラミック前駆体を塗布する前に、接着増進剤を塗布する。接着増進剤は、セラミック・パターニング層と隣接する層との間の接着性を高めるのに使用することができる。
【００２９】
ステップ３では、下に在る基板上にポリマー性プレセラミック前駆体を付着させるのに、溶媒をベースにした手法を使用する。適切な溶媒をベースにした手法には、スピン・コーティング、スプレイ・コーティング、スキャン・コーティング、およびディップ・コーティングが含まれる。この溶媒をベースにした手法は、滑らかな基板、またはパターニングされた形状を含む基板に適用することができる。後者の場合、結果として得られるコーティングは、ギャップを充填することができ、最上面を平坦化することができる。任意選択で同時溶解する（codissolve）接着増進剤を使用する場合、その接着増進剤は、コーティング中に膜界面に隔離することができる。接着増進剤は、ポリマー性プレセラミック前駆体を含有する溶液を約１％未満含み得る。細孔を生成するための犠牲部分は、ポリマー性プレセラミック前駆体を含有する溶液に同時溶解させることができる。犠牲部分は、ポリマー性プレセラミック前駆体がセラミック・パターニング層に変換される間に膜から放出される低分子量の副産物へと分解する、犠牲ポリマー材料である。
【００３０】
任意選択のステップ４では、接着増進剤を、ポリマー性プレセラミック前駆体を塗布した後に塗布することができる。接着増進剤は、セラミック・パターニング層と隣接する層との間の接着性を高めるため、任意選択で使用することができる。
【００３１】
ステップ５では、ポリマー性プレセラミック前駆体膜をセラミック・パターニング層に変換する。ポリマー性プレセラミック前駆体のセラミック・パターニング層への変換は、熱硬化、電子照射、イオン照射、紫外線または可視光あるいはその両方の照射を含めた任意の適切なプロセスの１つまたは組合せの使用によって行うことができる。これらのプロセスは、不活性な雰囲気中で実施することができる。不活性な雰囲気には、窒素、アルゴン、ヘリウム、水素、およびこれらの組合せを含めることができる。熱硬化によってポリマー性プレセラミックをセラミック・パターニング層に変換する場合、約３００℃を超える温度を使用することができ、好ましくは約４００℃を超える。架橋メカニズムは、ポリマー性プレセラミック前駆体からセラミック・パターニング層への変換中に生じる可能性がある。任意選択の同時溶解した接着増進剤を使用する場合、接着増進剤は、この変換プロセス中、膜界面に隔離することができる。犠牲ポリマー材料を利用する場合、犠牲ポリマー材料が分解されて膜から放出される高沸点溶媒を利用する手法から、多孔性を生み出すことができる。
【００３２】
任意選択のステップ６では、接着増進剤を、ポリマー性プレセラミック前駆体をセラミック・パターニング層に変換した後に塗布する。接着増進剤は、セラミック・パターニング層と隣接する層との間の接着性を高めることができる。
【００３３】
任意のステップ７では、誘電体層またはハードマスク層の追加の層を、ポリマー性プレセラミック前駆体をセラミックのパターニング可能な層に変換した後に形成することができる。
【００３４】
ステップ８では、セラミック・パターニング層をパターニングして、パターニングされたセラミック層を形成する。パターニングされたセラミック層は、約５ｎｍから約３００ｎｍの厚さを有する。ここでは、セラミック・パターニング層を有する基板の上面にフォトレジストまたは反射防止膜あるいはその両方を付着させること、ドライ・エッチング・プロセスを用いてセラミック・パターニング層をパターニングし、それによってパターニングされたセラミック層を形成すること、および望ましくない残渣または副産物あるいはその両方を除去するのに使用される清浄化処置することを含んだリソグラフィ・プロセスも含め、当技術分野で知られている任意のプロセスが行われる。ドライ・エッチングは、セラミック・パターニング層を、フッ素化有機部分を有することができかつ下記の物質、すなわちＣＨ３Ｆ、Ｃ２Ｆ６、Ｈｅ、およびＣＯ２の少なくとも１つを含有することのできる反応性プラズマに曝すことによって、行うことができる。
【００３５】
次いでフォトレジストまたは反射防止膜あるいはその両方を、セラミック・パターニング層のエッチング・プロセスにかけている間またはその後に、除去することができる。エッチング・プロセスは、酸、塩基、または有機溶媒、あるいはこれらの組合せの使用を含むことのできるウェット・エッチング・プロセスによって行うことができる。あるいは、フォトレジストまたは反射防止膜あるいはその両方の除去を、下記の物質、すなわちＯ２、Ｎ２、Ａｒ、Ｈｅ、Ｎｅ、Ｈ２、およびＣＯ２の少なくとも１つから発生させたプラズマを含むことのできるドライ・エッチングを使用して行うことができる。
【００３６】
パターニングされたセラミック層を埋込みエッチング・ストッパで利用することになる場合、パターニングの前に、少なくとも１層の誘電体層をセラミックのパターニング可能な層上に被覆することができる。そのような場合、これらの追加の誘電体層は、セラミックのパターニング可能な層と同一の手法でパターニングされる。
【００３７】
任意選択で、他のプロセスから残された望ましくない全ての部分を除去するために、任意のステップで清浄化プロセスを適用することができる。この清浄化（クリーニング）では、基板を有機溶媒、酸性水溶液、塩基性水溶液、超臨界流体に曝し、反応性プラズマに曝す。
【００３８】
パターニングされたセラミック層は、マイクロ電子相互接続のバイア・レベル誘電体３２または配線レベル誘電体３１を画定するのに使用することができる。当技術分野で知られている後続のメタライゼーションおよび平坦化ステップを用いて、マイクロ電子相互接続構造を製造することができる。
【００３９】
ポリマー性プレセラミック前駆体を含有する溶液は、有機溶媒を含有することができる。有機溶媒は、下記の物質、すなわちプロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールメチルエーテル（ＰＧＭＥ）、トルエン、キシレン、アニソール、メシチレン、ブチロラクトン、シクロヘキサノン、ヘキサノン、乳酸エチル、およびヘプタノンの１つまたは組合せでよい。溶液中のポリマー性プレセラミック前駆体の濃度は、約１．０重量％から約４０．０重量％でよい。
【００４０】
ポリマー性プレセラミック前駆体は、シリコンを含有しかつ下記の物質、すなわちポリシラザン、ポリカルボシラン、ポリシラシラザン、ポリシラン、ポリシラカルボシラン、ポリシリルカルボジイミド、ポリシロキサザン、ポリカルボシラザン、およびポリシラカルボシラザンからなり得るポリマー材料である。ポリマー性プレセラミック前駆体は、シロキサンまたはシルセスキオキサンあるいはその両方の一部の成分を含有してもよい。ポリマー性プレセラミック前駆体は、ヒドリド、ビニル、アリル、アルコキシ、シリル、およびアルキル基を含む、主鎖に結合されたペンダント官能基を有するものでよい。ポリマー性プレセラミック前駆体は、５００〜１０００００００ｇ／モルの間の分子量を有するものでよく、ホモポリマー、ランダムコポリマー、ブロックコポリマー、またはポリマーブレンドでよく、線状、網状、分枝状、樹状を含めた任意の鎖構造を有するものでよい。ポリマー性プレセラミック前駆体は、シロキサンまたはシルセスキオキサン構造あるいはその両方の一部の成分を有してもよい。ポリマー性プレセラミック前駆体は、組成ＳｉｖＮｗＣｘＯｙＨｚであって０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有することができる。ポリマー性プレセラミック前駆体は、ＳｉｖＮｗＣｘＯｙＨｚであって０．１＜ｖ＜０．８、０＜ｗ＜０．８、０．０５＜ｘ＜０．８、０＜ｙ＜０．３、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とする組成を有してもよい。ポリマー性プレセラミック前駆体は、ポリウレアメチルビニルシラザン（ＫｉＯＮ）、ポリカルボメチルシラン、またはポリアリルヒドリドカルボシランでよい。
【００４１】
ポリマー性プレセラミック前駆体膜をセラミック・パターニング層に変換した後、そのセラミック・パターニング層は、ＳｉｖＮｗＣｘＯｙＨｚであって０．１≦ｖ≦０．９、０≦ｗ≦０．５、０．０５≦ｘ≦０．９、０≦ｙ≦０．５、０．０５≦ｚ≦０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とする組成を有することができる。あるいは、セラミック・パターニング層は、組成ＳｉｖＮｗＣｘＯｙＨｚであって０．１＜ｖ＜０．９、０＜ｗ＜０．５、０．０５＜ｘ＜０．９、０＜ｙ＜０．５、０．０５＜ｚ＜０．８でありｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１とするものを有してよい。好ましい組成の例は、ｖ＝０．１８＋／−０．０３、ｗ＝０．１６＋／−０．０３、ｘ＝０．１７＋／−０．０３、ｙ＝０．０１＋／−０．０３、およびｚ＝０．４８＋／−０．０３である。
【００４２】
任意選択で、接着増進剤やアンチストライエーション剤などの接着性またはコーティング性を改善する添加剤を、溶液に同時溶解することができる。溶液中の添加剤の濃度は約１．０重量％未満でよい。接着増進剤は、ＳｉｘＬｙＲｚからなる群から選択され、ただしＬは、ヒドロキシ、メトキシ、エトキシ、アセトキシ、アルコキシ、カルボキシ、アミン、ハロゲンからなる群から選択され、Ｒは、ヒドリド、メチル、エチル、ビニル、およびフェニル（任意のアルキルまたはアリール）からなる群から選択されるものである。接着増進剤は、ヘキサメチルジシラザン、ビニルトリアセトキシシラン、アミノプロピルトリメトキシシラン、およびビニルトリメトキシシランでよい。アンチストライエーション剤は、ポリマー性プレセラミック前駆体を含有する溶液の約０．１％未満でよい。アンチストライエーション剤は、均一性の高い膜を生成するのに利用することができる。
【００４３】
ポリマー性プレセラミック前駆体を含有する溶液は、低分子量の副産物に分解する犠牲ポリマー材料またはポリマー性プレセラミック前駆体からセラミック・パターニング層への変換中に膜から放出される高沸点溶媒あるいはその両方を含めた、系（system）内に多孔性をもたらす部分を含有してもよい。犠牲ポリマー材料は、ポリ（スチレン）、ポリ（エステル）、ポリ（メタクリレート）、ポリ（アクリレート）、ポリ（グリコール）、ポリ（アミド）、およびポリ（ノルボルネン）の１つ、組合せ、またはコポリマーでよい。
【００４４】
図５を参照すると、酸素プラズマに曝す前と曝した後でAuger（オージェ）深さプロファイリングによって決定された、組成の深さプロフィルが示されている。様々な要素に対応するシグナルの相対濃度が、スパッタ時間の関数として示されている。膜の深さは、約１０ｎｍ／分であったエッチング速度を使用して計算することができる。データは、ポリシラザン・ポリマー性プレセラミック前駆体から生成したセラミックのパターニング可能な層が、酸素プラズマへの曝露（フォトレジストの除去をシミュレートする）に耐え、その最上面での組成はごくわずかしか変化しないことを示している。これらの結果から、セラミックのパターニング可能な層は、フォトレジストまたは反射防止膜層あるいはその両方を除去する典型的なフォトレジスト補修ステップに耐えることができると判断される。
【００４５】
本発明を、その好ましい実施形態に関して特に示し記述してきたが、当業者なら、本発明の精神および範囲から逸脱することなく、形態および詳細において前述およびその他の変更を加えることができることが理解されよう。したがって本発明は、記述され図示されたまさにその形態および詳細に限定するものではなく、添付の特許請求の範囲内に包含されるものである。
【図面の簡単な説明】
【００４６】
【図１】本発明の単一のパターニングされたセラミック層を有する構造の断面を示す概略図である。
【図２】本発明のクラスタ化したパターニングされたセラミック層を有する構造の断面を示す概略図である。
【図３】パターニングされた埋込みエッチング・ストッパを有する構造の断面を示す概略図である。
【図４】本発明のパターニングされたセラミック層を形成するための総括的方法を示す概略図である。
【図５】酸素プラズマに曝す前後での、Auger深さプロファイリングによって決定された組成の深さプロフィルを示す図である。
【図１】
2006517742.tif 000003
【図２】
2006517742.tif 000004
【図３】
2006517742.tif 000005
【図４】
2006517742.tif 000006
【図５】
2006517742.tif 000007
【国際調査報告】
2006517742.tif 000008
2006517742.tif 000009
2006517742.tif 000010