(57)【要約】ＶＣＯの周波数と基準周波数との間の位相差を決定し、ＶＣＯの周波数と基準周波数との位相差が２πラジアン以上の場合に誤差信号を出力する位相周波数検出器（ＰＦＤ）を有する位相同期ループ（ＰＬＬ）シンセサイザ（２００）において、少なくとも１つの電圧制御発振器（ＶＣＯ）（２１１）を粗調整するためのシステムに関する。続いて、ＰＦＤに生成された誤差信号の数を追従するために、監視装置（２１５）が用いられる。監視装置の回路が所定のレベルに到達する場合、ＶＣＯの自走周波数が粗調整され得る。本発明によって、回路の動作に影響を与える動作因子にかかわらずＰＬＬのＶＣＯが動作レンジに留まることが可能なようにＰＬＬを粗調整することを可能とする、大きな利点が示される。
2006518151.tif 000002
【特許請求の範囲】
【請求項１】
位相同期ループ（ＰＬＬ）シンセサイザにおいて少なくとも１つの電圧制御発振器（ＶＣＯ）を粗調整するためのシステムであって、
ＶＣＯ周波数と基準周波数との間の位相差があることを判定し、かつ前記ＶＣＯ周波数と基準周波数との位相差が２πラジアン以上の場合に誤差信号を出力するための位相周波数検出器（ＰＦＤ）と、
前記ＰＦＤに生成された誤差信号の数を追従するための監視装置とを有し、
前記ＶＣＯの自走周波数は前記監視装置の回路がほぼ所定のレベルに到達する場合に粗調整され得るシステム。
【請求項２】
前記ＰＬＬを開ループ状態に変化させるための、前記監視装置に制御された少なくとも１つのマルチプレクサ（ＭＵＸ）をさらに有する請求項１に記載のシステム。
【請求項３】
閉ループ状態において動作する時に前記少なくとも１つのＶＣＯの自走周波数を調節するための、前記ＭＵＸに接続されたプログラム可能な電圧源をさらに有する請求項２に記載のシステム。
【請求項４】
前記ＶＣＯは前記少なくとも１つのＶＣＯの調整レンジを重ね合わせるための、プログラム可能な粗調整制御装置を有する請求項１に記載のシステム。
【請求項５】
前記プログラム可能な粗調整制御装置は複数の設定において非単調である請求項４に記載のシステム。
【請求項６】
前記監視装置はタイマ、誤差積算器、および制御装置を有する請求項１に記載のシステム。
【請求項７】
電圧制御発振器（ＶＣＯ）の自走周波数と所定の基準周波数との間の位相差に基づき少なくとも１つのＶＣＯを粗調整するためのシステムを有する位相同期ループ（ＰＬＬ）シンセサイザであって、
前記ＶＣＯの自走周波数と前記所定の基準周波数との間の前記位相差を検出し、かつ前記ＶＣＯの自走周波数と前記所定の基準周波数との間の前記位相差が３６０度以上である時に補正信号を出力するための位相周波数検出器（ＰＦＤ）と、
前記ＰＦＤに生成された補正信号の数を監視するための少なくとも１つの制御装置と、
前記ＰＬＬを開ループ状態および閉ループ状態の両方に割り当てるためのマルチプレクサ（ＭＵＸ）とを有し、
前記少なくとも１つの制御装置における補正信号の計数が所定のレベルに到達した時に、前記少なくとも１つの制御装置は、前記ＭＵＸが前記ＰＬＬを開ループ状態に変化させるように制御し、かつ前記少なくとも１つのＶＣＯの自走周波数を粗調整するＰＬＬシンセサイザ。
【請求項８】
位相同期ループ（ＰＬＬ）シンセサイザにおいて少なくとも１つの電圧制御発振器（ＶＣＯ）を粗調整モードで粗調整するための方法であって、
前記少なくとも１つのＶＣＯの動作周波数と所定の基準周波数との間の位相差を計測する計測工程と、
２πラジアンより大きな位相差に応じて誤差補正信号を出力する誤差補正信号出力工程と、
少なくとも１つの制御装置を用いて前記誤差補正信号の数を監視する監視工程と、
前記誤差補正信号の数が所定の数に達したことに基づいて前記ＰＬＬシンセサイザを開とする開工程と、
前記ＶＣＯの前記動作周波数を前記基準周波数とほぼ一致させるために前記ＶＣＯを粗調整する粗調整工程とから成る方法。
【請求項９】
前記ＰＬＬが精密調整モードに入り得るように粗調整工程の後で前記ＰＬＬを閉とする閉工程をさらに含む請求項８に記載の方法。
【請求項１０】
前記ＰＬＬはチャージポンプおよびループ・フィルタを用いて精密調整される請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に位相同期ループ（ＰＬＬ）に関し、より詳細にはＰＬＬシンセサイザの動作レンジ内に留まるように電圧制御発振器（ＶＣＯ）を調整することに関する。
【背景技術】
【０００２】
位相同期ループ（ＰＬＬ）設計における電圧制御発振器（ＶＣＯ）の使用は当該技術分野で公知であり、多くの異なる種類の産業用および消費者用のラジオ周波数（ＲＦ）電子回路用途に用いられている。典型的には、ＰＬＬは、非常に安定で好適には低消費電流であるＲＦエネルギー源を提供するようにＶＣＯを制御するために用いられる。電圧制御発振器（ＶＣＯ）の使用に伴う１つの問題は、発信器の動作の中心周波数を変化させる、変動させる、またはそれらの両方であるように作用する、多くの異なる種類の因子が存在することである。それらの因子には、ＶＣＯ部品における変動、ＰＬＬのダイナミック・レンジを限定する電源の制約、およびＶＣＯ周波数ゲインを低下させてＰＬＬのレンジを限定することの必要が含まれる。周囲温度での広幅の揺動など多くの環境条件も、中心周波数を変動させる。中心周波数におけるそれらの偏りが、その周波数の偏りおよびＰＬＬの設計制限のためＰＬＬがもはや動作しなくなる程度にまでなる場合が度々ある。
【０００３】
さらに、最近の無線ネットワーク化されたデバイスには低コストの手段が必要とされており、統合型のＶＣＯのレンジを迅速に調整する方法が要求されている。多くの場合、その方法には、統合型のＶＣＯをデバイスに実装するコストを低減するために、可能な限り単純であることが必要とされる。「調整（tune）」するために必要な時間は、動力の消費を低減し、デバイスの総消費電流を低減するために重要である。デバイスが「動作（operational ）」状態にあることが必要な時間が長いほど、平均の消費電流は大きくなる。米国電気電子技術者協会（the Institute of Electrical and Electronics Engineers ）のＩＥＥＥ８０２．１５．４  ＷＰＡＮ標準により規定されている無線ネットワークなど、無線ネットワークでは、低消費動力であることが非常に重要である。したがって、無線ネットワーク化されたデバイス用の現代のＶＣＯ調整方法は、あまり複雑でないと共に調整速度が迅速である必要がある。
【０００４】
図１には、従来技術の一般的に用いられる位相周波数検出器（ＰＦＤ）回路１００の回路図を示す。これに代わる多くのＰＦＤ回路設計が存在するが、２つのフリップフロップおよび１つのＡＮＤゲートを含む構成が最も一般的であるので、例としてここに示した。ＰＦＤ１００は複数のフリップフロップ（１０１，１０３，１０５，１０７）を利用して、第１の入力１１１および第２の入力１１３の位相を比較する。続いて、ＰＦＤ１００は、それらの入力信号の位相を一致させるために入力信号の動作周波数を増大または減少させる必要があるか否かを判定する。この情報は、アップの出力１１５および出力１１７にて出力される。
【０００５】
当該技術分野で公知であるように、入力１１１および入力１１３へ入力される信号が周波数および位相において実質的に異なる場合、ＰＦＤ１００は幾つかの独特の利点を示す。入力１１１および入力１１３へ向けられた信号が位相で３６０度（２パイすなわち２πラジアン）より大きく異なる場合、ＰＦＤ１００は位相スリップを与える能力を示す。当該技術分野で公知であるように、「位相スリップ（phase slip）」とは、２つの入力信号を同位相に保つために適用することが必要な周波数補正の必要量を検出する能力のことである。フリップフロップ１０５、フリップフロップ１０７およびＯＲゲート１１９によって、この位相スリップを計測する能力が提供される。
【０００６】
したがって、ＰＦＤ１００によって、１つの「ダウン（ＤＯＷＮ）」周波数補正が存在する前に２つの「アップ（ＵＰ）」周波数補正が存在するか否か、あるいは、１つの「アップ」周波数補正が存在する前に２つの「ダウン」周波数補正が存在するか否かを判定する能力が提供される。このことが生じると、入力１１１，１１３に供給された信号が位相で３６０度より大きく異なることを、ＰＦＤ１００によって確実に判定することが可能となる。２つの入力信号の周波数が低過ぎる場合、アップ・スリップ（ＵＰ−ＳＬＩＰ）出力１２１に高パルスが生じる。反対に、２つの入力信号の周波数が高過ぎる場合、ダウン・スリップ（ＤＯＷＮ−ＳＬＩＰ）出力１２３に高パルスが生成される。ＯＲゲート１１９は、アップ・スリップ出力１２１またはダウン・スリップ出力１２３に一旦供給されたパルスを除去するために用いられる。当業者には明らかであるように、ＰＦＤ１００は、周波数補正を行う方向を与えるために用いられる。モトローラ社（Ｍｏｔｏｒｏｌａ，Ｉｎｃ．）の譲り受けた特許文献１では、この発明が詳細に説明されている。この文献を本明細書に引用して援用する。
【０００７】
ＶＣＯを調整する従来技術の手法では、ＶＣＯの動作レンジを決定するための情報を抽出するために、ＰＬＬの「閉ループ（closed loop ）」動作が用いられている。例えば、「周波数シンセサイザにおいて電圧制御発振器の調整レンジを制御する方法および装置（Method and Apparatus for Controlling a Voltage Controlled Oscillator Tuning Range in a frequency Synthesizer）」と題された、モトローラ社の譲り受けた特許文献２では、ＶＣＯの制御電圧レベルに基づいて偏移が判定されている。この種類の手法を用いることの１つの欠点は、「ロック検出（lock detect ）」回路設計により設定されたレベルによって、ＶＣＯ制御電圧レンジの制御の閉ループ動作レンジが制限されることである。さらに別の欠点は、この決定を行うには大きな時定数が伴うことである。ＰＬＬは閉ループを動作させるので、時定数は非常に大きくなり得る。このことによって、ＶＣＯを「調整」する極小時間が制限される効果が生じる。
【０００８】
さらに、ＶＣＯのレンジを調整するために閉ループ動作を用いる追加の特許が存在する。「位相同期ループにおける制御発信器の自動トリミング（Automatic trimming of a controlled Oscillator in a Phase Locked Loop）」と題される、モトローラ社の譲り受けた特許文献３では、この種類の調整動作が示されている。この文献を本明細書に引用して援用する。この種類の手法では、調整する値を記憶する方法としてアナログ−デジタル変換器（Ａ／Ｄ）およびデジタル−アナログ変換器（Ｄ／Ａ）を組み込むことによって、システムの複雑さが増大する。「複数の選択可能な電圧制御発振器を有する位相同期ループ（Phase Locked Loop having plural Selectable Voltage Controlled Oscillators ）」と題され、やはりモトローラ社の譲り受けた特許文献４でも、ＰＬＬを閉ループ動作で動作させている。これらの種類のシステムには、重なり合わないレンジを有するＶＣＯが必要である。
【特許文献１】米国特許第４，７６４，７３７号明細書
【特許文献２】米国特許第５，６８６，８６４号明細書
【特許文献３】米国特許第５，７３６，９０４号明細書
【特許文献４】米国特許第５，３８９，８９８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、ＶＣＯの重なり合うレンジに制約をほとんど加えないＰＬＬシンセサイザおよび方法を提供する必要が存在する。ＰＬＬシンセサイザは低コストであり、かつＶＣＯの自走周波数を粗調整して所定のレンジ内に留めることが可能なように高速に作用する必要がある。
【課題を解決するための手段】
【００１０】
簡潔には、本発明によって、位相同期ループ（ＰＬＬ）シンセサイザにおいて電圧制御発振器（ＶＣＯ）を粗調整するシステムおよび方法が提供される。粗調整モードの間、ＰＬＬ回路からチャージポンプを除去することおよびＶＣＯの自走周波数に対して望ましい目標（target）バイアスを設定することによって、ＶＣＯ入力の電圧を所定の公称値に強制する。本発明の回路トポロジ（topology）には、ＶＣＯへの入力を駆動するのと同じ電圧基準によって駆動されるループ・フィルタが用いられる。このことによって、ＰＬＬが「粗調整（coarse tune ）」モードから通常の閉ループ追従モードへ切替わる時、過渡期間（transients）を極小化する効果および動作周波数を整定する効果が生じる。ＶＣＯの出力は、所定の周波数分割の後に、基準周波数と比較される。位相検出器は、基準周波数と分割されたＶＣＯ周波数との間に２πスリップが生じる度にパルスを出力するように設計されている。この２πスリップのパルスは、ＶＣＯが中心周波数を動作させる際の誤差を推定するために、監視制御回路によって用いられる。本発明では、周波数を監視および制御するための幾つかの方法が提供される。続いて、監視制御回路の出力を用いて、ＶＣＯを粗調整するために作用するＶＣＯの第２のポートを、その調整感度に影響を与えることなく、制御することが可能である。粗調整するシステムはＰＬＬの閉ループ動作を必要としないので、本発明では明確な利点が示される。このように、このＰＬＬは、迅速に最終の周波数調節解に到達するので、重なり合いかつ非単調な調整レンジを有するＶＣＯと共に用いられることが可能である。
【発明を実施するための最良の形態】
【００１１】
新規であると思われる本発明の特徴は、添付の特許請求の範囲に詳細に述べられている。本発明は、さらにその目的および利点と共に、添付の図面に関連して以下の説明を参照することによって最も良く理解され得る。図面の幾つかの図において、類似の参照番号は類似の要素を示す。
【００１２】
新規であると思われる本発明の特徴を規定する特許請求の範囲で明細書は結ばれているが、類似の参照番号が引き継がれている図面と共に以下の説明を考慮することによって、本発明がさらに良く理解されると思われる。
【００１３】
図２は、本発明による２πスリップ検出システムおよび方法を用いる位相同期ループ（ＰＬＬ）２００を示すブロック図である。一般に、本発明には、位相周波数検出器２０１によって生成された２πラジアン・スリップ情報を監視制御回路２１５へ引き渡す工程が含まれる。ＰＦＤ２０１からの入力に基づき、監視制御回路２１５は、続いて、粗調整デジタル・バスを介して１つ以上のＶＣＯ２１１に増大周波数補正または減少周波数補正を適用する。ＶＣＯ２１１の出力はＰＦＤ２０１の入力へ直接送られるので、ＶＣＯの調整は適正な補正に近づき、スリップ補正はほとんど存在しない。当業者には明らかであろうように、本発明に用いられるシステムおよび方法では、ＰＦＤ２０１によって供給される情報は、チャージポンプ２０３を通じてではなく、ＶＣＯ２１１の周波数を直接調整するために用いられるので、従来技術と全く対照的である。
【００１４】
「チャージポンプ（charge pump ）」ＰＬＬとして示されているＰＬＬシンセサイザ２００は、周波数基準入力（Ｆｒｅｆ）を用い、ＰＬＬに存在する周波数誤差の程度を判定するために用いられる、位相周波数検出器２０１を有する。チャージポンプＰＬＬとして示されているが、当業者には認められるであろうように、本発明は他の種類のＰＬＬ回路にも適用されてよい。チャージポンプ２０３は、ループ・フィルタ２０９に対してＰＦＤ２０１が動かすように指示した方向にチャージを適用するために、「アップ」周波数または「ダウン」周波数のパルスを用いてＰＦＤ２０１によって制御されている。ＰＦＤ２０１がチャージポンプ２０３に対して周波数を上げるように指示する場合、周波数を漸次増大させるように、電圧チャージがループ・フィルタへ送られる。反対に、ＰＦＤ２０１が
周波数を下げるように指示する場合、周波数を漸次減少させるように、適切なチャージがチャージポンプによってループ・フィルタ２０９に供給される。
【００１５】
本発明では、マルチプレクサ（ＭＵＸ）２０５がチャージポンプ２０３とループ・フィルタ２０９との間に配置される。ＭＵＸ２０５は、本発明のシステムおよび方法が動作する間に少なくとも２つの重大な機能を実行する。第１に、マルチプレクサ２０５はチャージポンプ２０３をループ・フィルタ２０９から分離することによって、粗調整条件中のＰＬＬ２００の連続状態を中断させる。このため、本発明は、従来技術の手法を超える調整速度の利点を与える「開ループ（open loop ）」で動作することが可能である。第２に、ＭＵＸ２０５は、ＶＣＯ２１１の自走周波数に対する基準として用いられ得るバイアス点を選択するように作用する。ＶＣＯ２１１が１つ以上のＶＣＯ（ＶＣＯｎ）を表してもよいことは、当業者には明らかである。プログラム可能な電圧基準２０７は、「閉ループ」状態において最終のＶＣＯ制御電圧入力をプログラム可能な電圧基準２０７の電圧の付近にするように、ＭＵＸ２０５をプログラムしてＶＣＯ２１１の自走周波数を調節するために用いられる。このことは、ＶＣＯ２１１の総動作レンジを増すことを補助するので、本発明の重要な特徴である。続いて、プログラム可能な電圧源２０７に値をプログラムすることによって、ユーザがＶＣＯの最適レンジを選択することが可能である。
【００１６】
粗調整モードが完了した後、閉ループＰＬＬ動作を再開するために、チャージポンプ２０３がＭＵＸ２０５を通じてループ・フィルタ２０９へ接続される。続いて、ループ・フィルタ２０９に適用されるチャージ・パルスは、ＶＣＯ２１１におけるノイズおよび安定問題を取り除くため、ループ・フィルタによって平滑化される。任意の電圧制御発振器でのように、平滑化された電圧入力がＶＣＯ２１１に適用され、ほぼ所定の周波数出力で発信する。したがって、当業者には明らかであろうように、ＶＣＯに対する精密な周波数調節はループが閉じた状態にある時に達成される。
【００１７】
ＶＣＯ出力周波数を分割すなわち低下させるために、ＶＣＯ２１１の出力が分周器２１３に供給される。認められるであろうように、分周器は整数または分数分周器であってよい。これによって、ＶＣＯ２１１を基準周波数（Ｆｒｅｆ）以外のほぼ所定の周波数で動作させることが可能である。これによって、より低いＶＣＯ出力周波数をＰＦＤ２０１によって基準周波数と比較することが可能となる。ＰＦＤ２０１の機能はこれらの周波数の一致を試みることなので、ＰＦＤ２０１のＶＣＯ入力周波数（Ｆ０）と基準周波数（Ｆｒｅｆ）との一致を試みて、監視制御回路２１５における誤差積算に対して、「アップ・スリップ」および「ダウン・スリップ」パルスの両方を生成する。ＦｏｐｅｒａｔｉｎｇおよびＦｒｅｆが位相で３６０度すなわち２πより大きく隔離している時、アップ・スリップ・パルスおよびダウン・スリップ・パルスは監視制御回路２１５で処理される。このことは、２πスリップ検出と称される。監視制御回路２１５には、タイマ（図示せず）、誤差積算器（図示せず）、および制御装置（図示せず）が含まれる。監視制御回路２１５は、ＰＬＬが粗調整モードにある間にＰＬＬを「開ループ」状態に変化させるために、ＭＵＸ２０５へ信号を供給する。監視制御回路２１５の誤差積算器によって、アップ・スリップおよびダウン・スリップを追従する。これが、監視制御回路２１５にＶＣＯの自走周波数を粗に変更させることを可能とするＶＣＯ２１１の粗調整ポートを提供する、本発明の新たな一態様である。図２に示したように、本発明で教示される粗調整方法によって１つ以上のＶＣＯ２１１の自走周波数を制御するために、「ｍ」ビットのワイヤ・バスが用いられてもよい。
【００１８】
要約すると、粗調整モードの間、ＰＬＬからチャージポンプ２０３を除去することおよびＶＣＯの自走周波数に対して望ましい目標バイアスを設定することによって、ＭＵＸ２０５がＶＣＯ２１１の入力の電圧を強制する。本明細書で示す実施では、ＶＣＯ２１１への入力を駆動するのと同じ電圧基準によって駆動されるループ・フィルタ２０９が存在す
る。このことによって、ＰＬＬ２００が粗調整モードから精密調整すなわち通常の閉ループ追従モードへ切替わる時、過渡期間および整定時間が極小化され得る。
【００１９】
ＶＣＯ２１１の出力は、任意の必要な周波数分割の後に基準周波数（Ｆｒｅｆ）と比較される。チャージポンプ２０３を動作させるＰＦＤ２０１からのアップ・パルスおよびダウン・パルスは、ＰＬＬを開とするＭＵＸ２０５のため、粗調整の間は無視される。しかしながら、ＶＣＯ２１１の自走周波数を所望の目標周波数の近くに調節するために、２πスリップ・パルスを用いて、誤差積算を増大または減少させることが可能である。２πスリップ・パルスは、１／（Ｆｒｅｆ−Ｆｏｐｅｒａｔｉｎｇ）とほぼ等しい率で生じる。周波数Ｆｏｐｅｒａｔｉｎｇが周波数Ｆｒｅｆより低い時、スリップ・パルスはＰＦＤ２０１のアップ・スリップ出力にのみ生じる。周波数Ｆ０が周波数Ｆｒｅｆより高い時、スリップ・パルスはＰＦＤ２０１のダウン・スリップ出力にのみ生じる。したがって、必要な周波数調節の方向は容易に分かり、ＶＣＯ２１１の調整を指示するために用いられることが可能である。
【００２０】
当業者には認められるであろうように、監視制御回路２１５は種々の方式で実装されてよい。図３に最もよく見られるように、好適な実施態様では、誤差積算器３０３がその計数シーケンスを開始および停止する時間を制御するために、タイマ３０２が用いられる。これに代わる方法には、２πスリップの間の時間を監視する工程と、この時間に基づいてタイマを開始および停止する工程とが含まれる。さらに、誤差積算器３０３は、調整された周波数極性における変化を感知することによって停止されてもよい。本発明のシステムおよび調整方法は、この点に関して非常に柔軟であり、幾つかのシステムでは、監視目的でＰＬＬ２００が閉とされている間に粗調整の更新を追従させることが望ましい場合がある。２πスリップは、１／（ｆｒｅｆ−ｆ０）とほぼ等しい率で生じるので、分周器２１３からの分割されたＶＣＯ出力が基準周波数に関してより近くなるほど、スリップ・パルス間の時間はより長くなるであろう。２πスリップ・パルス間の時間を計測することによって、所望の周波数レンジ内に入ったら調整シーケンスを自動的に終了させるように、この特徴を活用することが可能である。
【００２１】
したがって、図３は、ＶＣＯ２１１が指定の周波数レンジ内、所定の周波数レンジ内、またはそれらの両方に調整された後に、粗調整を停止することが可能であるような、監視制御回路２１５を実装するための方法の一例も示している。ＰＦＤ２０１からのアップ・スリップ・パルスおよびダウン・スリップ・パルスは、２πスリップ情報を処理する誤差積算器３０３への入力として作用する。誤差積算器は、単純な線形計数を行うか、非線形計数、またはＶＣＯ２１１の自走周波数を改める「ｍ」ビットに対する任意の特別（custom）調整シーケンスを強制する。ＰＦＤ２０１（図２）からのアップ・スリップ・パルスおよびダウン・スリップ・パルスは、ＯＲゲート３０１への入力でもある。ＯＲゲート３０１は、任意の２πスリップが発生すると信号出力を生成し、タイマ３０２にタイミング・シーケンスのクリアおよび再開をトリガする。２πスリップ間の時間の量がタイマ３０２のタイムアウトより充分に長い場合、ＶＣＯ２１１に送られている現在の調整条件を保持するため、出力信号が誤差積算器３０３の入力へ送られる。タイマ３０２からのこの同じ出力信号は、閉ループ条件下での精密調整の進行を可能とするようにＰＬＬループを閉とするループ制御として、ＭＵＸ２０５へ送られる。
【００２２】
図４には、本発明を用いて実装可能である監視制御回路２１５の代替の実施態様を示す。この実施態様では、調整周波数補正が最初に方向を変化させた後に、粗調整が停止される。使用可能信号「ｅｎ」は、デジタル・フリップフロップ回路４０１，４０２をリセット状態に保持する論理インバータ４０６への入力である。調整の開始時に、フリップフロップ回路４０１，４０２のリセット条件がもはや強制されないように、使用可能信号「ｅｎ」が状態を変化させる。ＰＦＤ２０１からのアップ・スリップ・パルスおよびダウン・
スリップ・パルスは、２πスリップ情報を処理する誤差積算器４０４への入力である。続いて、誤差積算器が、単純な線形計数、非線形計数、またはＶＣＯ２１１の自走周波数を改める「ｍ」ビットに対する任意の特別調整シーケンスを行う。ＰＦＤ２０１からのアップ・スリップ・パルスは、デジタル・フリップフロップ回路４０１への入力でもある。このフリップフロップ回路４０１は、アップ・スリップ・パルスが使用可能信号をフリップフロップへ伝えて、フリップフロップをリセット状態からセット状態へ変化させるような方式で、接続されている。
【００２３】
同様に、ＰＦＤ２０１からのダウン・スリップ・パルスは、第２のデジタル・フリップフロップ回路４０２への入力としても作用する。このフリップフロップ回路４０２は、アップ・スリップ・パルスが使用可能信号をフリップフロップへ伝えて、フリップフロップをリセット状態からセット状態へ変化させるような方式で、接続されている。フリップフロップ４０１の出力はＮＡＮＤゲート４０３への入力であり、フリップフロップ４０３の出力はＮＡＮＤゲート４０３の第２の入力への入力である。フリップフロップ４０１，４０２の両方がセット状態にある時、ＮＡＮＤゲート４０３の出力は状態を変化させる。ＮＡＮＤゲート４０３の出力はＡＮＤゲート４０５への入力であり、ＡＮＤゲート４０５への第２の入力上の使用可能信号「ｅｎ」が使用可能状態にある場合、ＡＮＤゲート４０５は、ＮＡＮＤゲート４０３の出力の状態をＡＮＤゲート４０５の出力へ引き渡す。続いて、ＡＮＤゲート４０５の出力は、ＶＣＯ２１１に送られている現在の調整条件を保持するため、誤差積算器４０４へ送られる。ＡＮＤゲート４０５からのこの同じ出力信号は、閉ループ条件下での精密調整の進行を可能とするようにＰＬＬループを閉とするループ制御として、ＭＵＸ２０５へ送られる。
【００２４】
図５は、固定の時間間隔の後に粗調整が停止されることを可能とするように実装され得る、監視制御回路２１５のさらに別の実施態様である。ＰＦＤ２０１からのアップ・スリップ・パルスおよびダウン・スリップ・パルスは、２πスリップ情報を処理する誤差積算器５０１への入力である。誤差積算器は、続いて、単純な線形計数を行うか、非線形計数、またはＶＣＯ２１１の自走周波数を改めるｍビットに対する任意の特別調整シーケンスを強制する。使用可能信号「ｅｎ」は、調整が生じるために割当てられる時間の量を確立する調整時間割当器５０２への入力である。調整時間割当器の出力は、粗調整シーケンスの始動を可能とするようにＰＬＬループを開とするループ制御として、ＭＵＸ２０５へ送られる。割当て調整時間が経過すると、調整時間割当器の出力は、閉ループ条件下での精密調整の進行を可能とするようにＰＬＬループを閉とするループ制御として、ＭＵＸ２０５へ送られる。
【００２５】
当業者には認められるであろうように、本発明のシステムおよび方法では、幾つもの方式で粗調整を束縛するために用いることが可能な周波数差に対して比例する率で２πスリップが生じるので、明確な利点が示される。これによって、従来技術における回路および環境変則性を回避するＰＬＬシンセサイザの能力は高められ、ＶＣＯが所定の動作レンジ内に保持されながら迅速に調整されることが可能となる。
【００２６】
本発明の好適な実施態様を図示および説明してきたが、本発明がそれらに限定されないことは明らかであろう。添付の特許請求の範囲によって規定される本発明の精神および範囲を逸脱することなく、当業者には、多数の修正、変更、変形、置換、および均等物が想到されるであろう。
【図面の簡単な説明】
【００２７】
【図１】典型的な２πスリップ検出器の実施を示す一般的な位相周波数検出器（ＰＦＤ）回路を示す従来技術の回路図。
【図２】本発明による監視制御回路を用いた２πスリップ検出による位相周波数検出器（ＰＦＤ）を用いる位相同期ループ（ＰＬＬ）のブロック図。
【図３】ＶＣＯレンジを調節するために２πラジアン周波数スリップを用いて動作する監視制御回路の好適な実施態様の図。
【図４】図２に示す監視制御回路の代替実施態様の図。
【図５】図２に示す監視制御回路の代替実施態様の図。
【図１】
2006518151.tif 000003
【図２】
2006518151.tif 000004
【図３】
2006518151.tif 000005
【図４】
2006518151.tif 000006
【図５】
2006518151.tif 000007
【国際調査報告】
2006518151.tif 000008