(57)【要約】電子デバイスは、高周波数電力用途に適したインター・ディジット式構造を有し、かつ内部インター・ディジット式構造の各セグメントの異なる領域に提供される複数の閾値電圧を有する電界効果トランジスタを備える。これは、ＡＢ級信号動作下のバックオフ領域において、大きな電力範囲にわたり線形性の劇的な改善に繋がる。
2006525667.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる閾値電圧を有する複数の並列接続トランジスタ・セグメントが設けられた電界効果トランジスタを備える電子デバイスであって、
前記トランジスタ・セグメントの各々が第１領域および第２領域を備え、前記第１領域が第１閾値電圧を有し前記第２領域が第２閾値電圧を有する
ことを特徴とする電子デバイス。
【請求項２】
前記トランジスタ・セグメントの各々がさらに、前記第２閾値電圧より低い第３閾値電圧を有する第３領域を含むことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１および前記第２閾値電圧間の差が、平均閾値電圧の５〜２０％になることを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記第２および第３閾値電圧間の差が、平均閾値電圧の５〜２０％になることを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記閾値電圧の差が、平均閾値電圧の１０〜１５％になることを特徴とする請求項３または４に記載の電子デバイス。
【請求項６】
前記第１領域が、前記セグメントの表面積の４０〜６０％を占めることを特徴とする請求項２に記載の電子デバイス。
【請求項７】
前記電界効果トランジスタが、高濃度にドープされたソース・ゾーンおよびドレイン・ゾーン、ならびに前記ソース・ゾーンと前記ドレイン・ゾーンとの間を延びるチャネル領域を含む半導体本体に画定され、ゲート電極が前記チャネル領域に重なってその上に垂直に突き出て存在するＭＯＳトランジスタであって、
前記ソース・ゾーン、前記ドレイン・ゾーン、および前記ゲート電極が表面で、それぞれ金属ソース接点、ドレイン接点、およびゲート電極接点に接続され、
前記半導体本体が前記表面に隣接する第１導電型の比較的弱くドープされた領域を含み、前記領域が反対の第２導電タイプの高濃度にドープされた前記ソースおよびドレイン・ゾーン、ならびに前記ドレイン・ゾーンと前記チャネル領域との間の弱くドープされたドレイン延長部を含み、
前記ゲート電極が前記チャネル領域から電気的に絶縁され、電気的に絶縁された層が前記表面に重ねられ、
前記層が、前記ソース・ゾーン、前記ドレイン・ゾーン、および前記ゲート電極の上に接点ウィンドウを有し、前記接点ウィンドウを介してそれぞれ前記ソース・ゾーン、前記ドレイン・ゾーン、および前記ゲート電極が前記接点と接続されるＭＯＳトランジスタである
ことを特徴とする請求項１に記載の電子デバイス。
【請求項８】
別の金属ストリップが前記ゲート電極接点と前記ドレイン接点の間に存在し、前記ストリップが前記半導体本体から電気的に絶縁され、電気接続部を介して前記ソース・ストリップに局所的に接続され、前記ゲート電極接点と前記ドレイン接点の間にスクリーンを形成することを特徴とする請求項７に記載の電子デバイス。
【請求項９】
前記電界効果トランジスタが増幅器として使用され、前記電界効果トランジスタの出力に接続されたインピーダンス・マッチング回路が設けられたキャリア上に組立てられることを特徴とする請求項１に記載の電子デバイス。
【請求項１０】
前記電界効果トランジスタが、ＡＢ級増幅器として動作することができることを特徴とする請求項１または９に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに異なる閾値電圧を有する複数の並列接続トランジスタ・セグメントを有する電界効果トランジスタを備えた電子デバイスに関する。より詳細には、本発明は、高電力水準および高周波数で使用するのに適した電界効果トランジスタに関する。
【背景技術】
【０００２】
上記トランジスタは、WO-A02/07223から知られている。従来技術のトランジスタでは、前記トランジスタ・セグメントの少なくとも１グループは、トランジスタの残りのトランジスタ・セグメントと異なる閾値電圧を有する。本出願の文脈内では、用語セグメントは、各指がセグメントとなっている指型のゲート電極を有するトランジスタの部分を意味することが理解される。線形性および効率は、閾値電圧を変えることによって改善される。特に、トランジスタの半分が他の半分のトランジスタと異なる閾値電圧を有するＬＤＭＯＳタイプ・トランジスタが提供された。２つの閾値電圧の間の差は、約０．３Ｖであった。結果として、トランジスタが１．８〜２．０ＧＨｚの周波数および１７ｄＢの出力水準で動作された場合、相互変調歪みが約３ｄＢだけ改善された。相互変調歪みは、線形性の尺度である。非常に単純なＬＤＭＯＳモデルでは、歪みの主要源、すなわち伝送特性（Ｉｄｓ−Ｖｇｓ特性）の非線形性のみが考慮される。その場合、歪みは、相互コンダクタンスの高階微分（higher derivative）である複数の項（term）が蓄積（build up）されたものである。相互変調歪み概念のより詳細な説明は、とりわけVan der Heijden等のIEEE Transactions on Microwave Theory and Techniques、Vol.50、No.9、２００２年９月、２１７６〜２１８４ページから知られている。
【０００３】
本発明に繋がる実験中に、セグメントの第１グループがセグメントの第２グループの閾値電圧と異なる閾値電圧を有するという事実それ自体は、効率水準を維持するか、あるいは改善しながら改善された線形性を達成するのに十分でないことが見出された。特に、各々がそれ自体の閾値電圧を有する第１、第２、および第３グループのセグメントを備えたＬＤＭＯＳトランジスタは、線形性あるいは効率に関していかなる関連する改善も全く示さないことが見出された。これら実験中、各種セグメントの閾値電圧の間の差は、非分散型デバイスと比較して概ね０．１Ｖ〜１．５Ｖの間で変動した。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この理由により、効率水準を維持あるいは改善しながらバックオフ領域の線形性の改善が実現され、かつ得られたデバイスがより高い電力水準にアップスケールされ得る序文（introduction）で述べた種類のトランジスタを提供することが本発明の目的である。結果として、バックオフ領域は、最大電力水準よりも低い電力水準の使用を特徴とする。バックオフ領域での使用の結果として、ピーク負荷の場合でも十分線形なトランジスタ挙動が維持される。
【課題を解決するための手段】
【０００５】
この目的は、トランジスタ・セグメントの各々が、第１領域が第１閾値電圧を有し第２領域が第２閾値電圧を有する第１領域および第２領域を備えることにより達成される。
【０００６】
驚くべきことに、バックオフ領域の相互変調歪みが同じ効率水準を維持しながら減少する場合、トランジスタ・セグメントは、異なる閾値電圧を有する異なる領域を有する必要があることが見出された。これも、より高い電力水準への当該デバイスの容易なスケーラビリテイのための条件である。
【０００７】
不均一なセグメントのゲート電極の並列接続は、ゲート−ドレイン特性に正効果（positive effect）を有する。特に、ゲート（Ｖｇ）における電圧の関数として、ドレイン（Ｉｄ）における電流の依存性（dependence）がここでは関連している。この正効果の結果として、相互変調歪みの不揃いの高次項（uneven higher term）は所望の用途に関連するゲート電圧範囲で最小にされる。これは、振幅伝送特性（ＡＭ−ＡＭ変換）の線形化の結果として、バックオフにおける相互変調挙動の大幅な改善に繋がる。３次相互変調が関連するだけでなく、５次および７次の相互変調も関連する。ＡＭ−ＡＭ変換は、１セグメント内の様々な領域間の閾値電圧の選択された違いによって特に影響されることが見出された。
【０００８】
セグメント当り２つの領域が使用された場合に、改善された線形性が既に観察され得ることが見出された。好ましくは、セグメントは３つから５つの領域を備え、より好ましくは、３つの領域を備える。６つの領域以上を使用することの欠点は、製造コストが非常に増加することである。
【０００９】
本発明によるトランジスタの有利な一態様は、トランジスタの設計がスケーラブルなことである。結局のところ、コア要素は単一セグメントであり、その機能は特定の隣接セグメントの存在に依存しないように見える。したがって、例えば高い電力水準を取扱うために、設計において複数のセグメントを追加することができる。５Ｗを超える、特に３０Ｗを超える出力水準を可能にするように、好ましくは少なくとも２０セグメントが存在し、望ましくは４０〜１００である。
【００１０】
特に、このスケーラビリテイは、閾値電圧がセグメント（すなわち、第１、第２、および第３グループのセグメント）間で変動する少なくとも３つの閾値電圧を有するトランジスタのスケーラビリテイよりも遥かによい。特性の最適化のために、グループが異なる表面積を有する必要がある。セグメント間の閾値電圧が変動する場合、これはグループ当りのセグメント数が異なることを意味する。品質のいかなる損失もなしに、より高い出力電力水準へアップスケールすることは、そのタイプのトランジスタの特定の状況下で、すなわちアップスケール・ファクターが各グループに対して再び整数のセグメント（a whole number of segments）をもたらすようなものである場合にのみ実現され得る。例えば、１．１５あるいは１．３３のアップスケール・ファクターの場合、より高い出力水準へのアップスケールを達成する機会は殆どない。しかし、本発明によるデバイスでは、トランジスタ・セグメントは希望に応じて追加され得る。
【００１１】
更なる改善を実現するために、位相伝送特性（ＡＭ−ＰＭ変換）を線形化する必要がある。この特性は、様々なセグメントが接続される方法により、またゲート電極の全幅が存在している領域上に分散される方法により非常に影響されるように見える。閾値電圧が、平均閾値電圧の１０〜４０％の間、好ましくは２０〜３０％の間で変動することは特に有利である。本願の文脈内で、閾値電圧の変動は、存在する最小および最大閾値電圧の間の差を意味すると理解される。
【００１２】
さらに、最大閾値電圧を有する領域が最大表面積を備える場合も有利である。３つの領域を備えたセグメントにおいて、最大閾値電圧を有する第１領域の面積は３０〜７０％を占め、最小閾値電圧を有する第３領域の面積は２０から５０％を占め、第２領域の面積は１０〜３０％を占める。
【００１３】
閾値電圧に差を生じさせるために、それ自体が知られているような各種技法が使用され得る。そのような技法の例は、ゲート誘電体、特にゲート酸化物の厚さを変えること、チャネルにおけるドープ濃度を変えること、およびゲート電極およびゲート誘電体の材料を変えることである。
【００１４】
本発明による電界効果トランジスタは、例えば、ＳｉあるいはＳｉＣ半導体基板に基づく横方向拡散金属酸化物半導体（ＬＤＭＯＳ）タイプのトランジスタである。あるいは、本発明の概念は、ＧａＮ、ＧａＡｓ、ＩｎＰなどの、いわゆるＩＩＩ−Ｖ材料で形成されたトランジスタにおいて、またＭＥＳＦＥＴ、特にＨＥＭＴおよび逆ＨＥＭＴ、ＪＦＥＴ、ＭＯＤＦＥＴならびにＭＩＳＦＥＴトランジスタなどの様々なトランジスタ・タイプにおいて実現される。このトランジスタは、高周波数、例えば０．９〜３ＧＨｚの範囲、および高供給電圧、例えば２０〜３０Ｖのオーダーで使用するのに非常に適している。さらに、１つあるいは複数のトランジスタ・セグメントに、１つあるいは複数の接点に接続される追加ゲート電極が提供され得る。デバイスの線形性は、そのような接点により大幅に改善され得ることが分った。
【００１５】
好ましくは、本発明によるデバイスはさらに、トランジスタが組立てられるモジュール基板を備え、かつトランジスタの出力インピーダンスを調節するためのインピーダンス・マッチング回路が設けられる。本発明によるトランジスタは、例えばモバイル通信および光ネットワーク通信用途における増幅器として使用するのに非常に適している。一般に、インピーダンスを調整するためのフィルタおよび回路が、トランジスタの下流に接続されたアンテナ（aerial）あるいは他の構成要素に対してトランジスタが適正に減衰されるようにするために使用される。本発明によるトランジスタでは、相互コンダクタンス（ＡＭ−ＡＭ転送）および位相（ＡＭ−ＰＭ転送）の両方が最適化される。したがって、インピーダンス・マッチング・プロセスを簡単にする実インピーダンス成分および仮想インピーダンス成分の両方が容易に予測可能となる。好ましくは、ヒート・シンクがあらゆる過剰な熱を発散するために存在する。フィルタおよび他の受動部品がモジュール基板に存在するか一体化される。
【００１６】
次に、電子デバイスの上記の態様および更なる態様を複数の図面を参照してさらに詳細に説明する。
【発明を実施するための最良の形態】
【００１７】
図は真の縮尺では示されておらず、特に厚さ寸法は明確さのため誇張されている。互いに対応する領域は、できるだけ同じ参照番号で示される。
【００１８】
図１は、本発明によるデバイスに存在しているようなトランジスタの平面図である。図２は、図１の線ＩＩ−ＩＩに沿った対応断面を示している。デバイスは、この例ではシリコン製であるが、勿論他の適切な半導体材料で作られることもある半導体本体１を備える。半導体本体は、低オームの高濃度にドープされた（highly doped）ｐ型基板２と、シリコン本体の表面に隣接する、トランジスタが収容された比較的弱くドープされた（weakly doped）高オーム領域３で作られている。この例において、領域３は、約７μｍの厚さとｃｍ３当り約５．１０１５原子のドープ濃度を有するｐ型エピタキシャル層で形成される。ソース・ゾーンに対する接続部として機能する基板２のドープ濃度は高く、例えばｃｍ３当り１０１９〜１０２０原子の間である。アクティブ領域６は、その領域が厚いフィールド酸化物７により横方向に境界されているエピタキシャル層により画定されている。トランジスタのソース・ゾーンおよびドレイン・ゾーンは、それぞれ高濃度にドープされたｎ型表面ゾーン４および５の形のアクティブ領域に設けられる。トランジスタは、複数の隣接するソース／ドレイン・フィンガを備えたセグメント構造を備えている。この構造は、例えば、所望のチャネル幅が得られるまで、左および右へ図１および図２に示される部分を延長することによる簡単な方法で得ることができる。破壊電圧を増大するため、トランジスタのドレイン・ゾーン５とチャネルとの間に、高オームのｎ型ドレイン延長部８がドレイン・ゾーン５に設けられる。延長部の長さは、この例では３．５μｍである。トランジスタ・チャネルは、延長部８とソース・ゾーン４との間のｐ型領域１３によって形成される。例えば、７０ｎｍの厚さを有するゲート酸化物１０によってチャネルから分離されているゲート電極９が、チャネルの上に設けられる。ゲート電極９は、ソース・ゾーン４とドレイン延長部８との間のアクティブ領域６の上を横方向に延びる、表面に見える０．２μｍのチタンシリサイドが重なる高濃度にドープされた、約０．３μｍの厚さの多結晶シリコン（ポリ）のストリップによって形成される。（複数の）ソース・ゾーン４は、表面から高濃度にドープされた基板に延び、かつ基板２を介してソース・ゾーン４を基板の下側のソース電極１２に接続する深い、高濃度にドープされたｐ型ゾーン１１を介してｐ型領域と短絡されている。トランジスタは、十分高い電圧で動作できるように、弱いｅｐｉドーピングと比較してドープ濃度が局所的に増加するように、この目的で追加のｐ型ドーピングが、拡散ｐ型ゾーン１３の形でチャネル内に設けられるＬＤＭＯＳＴとして実施される。
【００１９】
表面には、ソース・ゾーンおよびドレイン・ゾーンの上に接点ウィンドウが設けられる厚いガラス層がコーティングされ、ソース・ゾーンおよびドレイン・ゾーンは、その接点ウィンドウを介してそれぞれ金属製ソース電極およびドレイン電極１５および１６に接続される。電極１５および１６は、ガラス層の上を互に平行に延びる金属ストリップによって形成される。ソース接点１５は、（複数の）ソース・ゾーンに接続されるだけでなく、深いｐ型ゾーン１１にも接続され、したがってソース・ゾーンと基板の下側の接続部１２とを相互接続する。ソース・ゾーンは、この接続を介して外部接続部あるいは回路要素と接続されることができる。ドレイン電極１６は、ベース部分と共に櫛型構造を形成し、結晶（crystal）のどこかに存在する複数のボンド・パッドに共通部分１７を介して接続されることができる。
【００２０】
また、デバイスのゲート電極９には、金属ストリップ１５と１６との間の酸化物層の上をストリップ１８の形で延び、かつ酸化物層１４の接点ウィンドウを介してゲート９へ局所的に接続される金属接点が設けられる。金属トラック１８は、全長に亘ってゲート９に接続されるのではなく、接続に適切な広い部分がポリ・ゲート９に設けられている複数の間隔の空いた場所１９で接続されているだけである。接続１９の間の間隔が十分小さい場合、ゲート抵抗は金属トラック１８の存在により大幅に減少される。ゲート電極の抵抗もその上のチタンシリサイドの存在により減少する。非常に低いゲート抵抗は、低い抵抗性を有する金属、例えば金あるいはアルミニウムの使用によって得ることができる。さらに金属トラック２０が、金属、あるいはこの場合では金属シリサイド・トラック１８とドレイン接点トラックとの間に設けられ、さらに金属トラックは、ゲート９、１８とドレイン電極１６との間に容量性スクリーン（capacitive screen）を形成する。スクリーン・トラック２０は、接続部２１を介して金属トラック１８の先端（peak）を超えてソース電極１５に、また前記電極を介してソースの接続部に接続される。
【００２１】
図３は、互いに異なる閾値電圧を有する複数の並列セグメントＡ，Ｂ，Ｃを示す、従来技術によるデバイスの更なる断面図である。この場合、閾値電圧の差は、ゲート酸化物１０（１０Ａ，１０Ｂ，１０Ｃ）の厚さを変えることによって実現された。図面を簡単にするために、接触接点は示されない。
【００２２】
図４は、幾つかのセグメントＡ，Ｂ，Ｃを備えるトランジスタ１が示されている、本発明によるデバイスの略平面図である。
【００２３】
図５は、対応する電気回路図を示している。ゲート電極Ｖｇおよびドレイン電極Ｖｄ用の接触接点は、２ＧＨｚの周波数において自己インダクタンスを示す。ドレイン電極は、コンデンサおよびインピーダンスＺＬを介してアースに接続されている。ソース電極は、インピーダンスＺｓを介して接点に接続されている。
【００２４】
図示の実施形態において、全てのセグメントは、第１領域５１、第２領域５２、第３領域５３を備える同じレイアウトを有する。この実施形態では、基本閾値電圧は３〜３．５Ｖ程度であり、１０〜１５％の範囲の間で変動する。第１領域は４０〜５０％の表面積を占め、第２領域は１５〜２５％の表面積を占め、第３領域は３０〜４０％の表面積を占め、合計が１００％となる。３０ｄＢｍの平均出力Ｐｏ−ａｖｇでは、以下の値、相互変調歪みＩＭＤ３−５２ｄＢｃ、ＩＭＤ５−７２ｄＢｃ、ＩＭＤ７＜−８０ｄＢｃが、見出される。１３ｄＢのゲインが得られた。この測定は、２ＧＨｚの周波数、Ｔ＝２０℃、Ｉｄｑ＝２７０ｍＡ、ならびに４６ｄＢｍ（４０Ｗ）の負荷線および２６（Ｖ）のソース−ドレイン電圧Ｖｄｓで行われた。同じ測定が、４．５〜５．０Ｖ程度の基本閾値電圧およびより大きいゲート酸化物厚さで行われ、比較結果が得られた。
【００２５】
比較のために、測定は、４．９Ｖの一定の閾値電圧を有する比較トランジスタにおいて上記条件で行われた。以下の値は、ＩＭＤ３−４６ｄＢｃ、ＩＭＤ５−５３ｄＢｃ、およびＩＭＤ７−６５ｄＢｃが得られた。１３ｄＢが得られた。
【００２６】
図６は、本発明によるデバイスの入力電力の関数としてのＡＭ−ＡＭ変換およびＡＭ−ＰＭ変換を示す。図７は、従来技術デバイス、特に上記指数を有するトランジスタに対する同じデータを示す。線形特性を示す複素振幅（complex magnitude）はＳ２１であり、出力における前進波と入力における前進波との間の比として定義される大きな信号トランスデューサ・ゲインは、ｒ．ｅｊ・φとして表されることができる。ゲインの大きさＭａｇ  Ｓ２１（ｄＢ）は一方のｙ軸にプロットされ、ゲインの正規化された偏角（角度）Ａｒｇ  Ｓ２１（度）はもう他方のｙ軸にプロットされる。比較すると、本発明によるトランジスタにおけるゲインは、入力電力水準（ネットワーク・アナライザ（ＮＷＡ）によって決められるＰｉｎ）−６〜１５ｄＢｍの大きな範囲にわたって、大きさおよび角度の両方に関してより線形であることが明らかになる。
【００２７】
図８は、本発明によるデバイスに対する平均出力電圧の関数としての相互変調ＩＭＤ３、ＩＭＤ５、ＩＭＤ７の不揃いの程度を示している。図９は、従来技術のデバイスに対する同じデータを示している。比較から、本発明によるデバイスにおける相互変調歪みの方が大幅に低いことが明らかになる。従来技術のデバイスでは、ＩＭＤ３水準が２３ｄＢｍで既に−５０ｄＢよりも大きく上昇しているのに対して、本発明によるデバイスでは、ＩＭＤ３水準、ＩＭＤ５水準、およびＩＭＤ７水準は３９ｄＢｍの値まで−５０ｄＢよりも低くなったままである。
【図面の簡単な説明】
【００２８】
【図１】半導体デバイスの平面図である。
【図２】図１に示したデバイスの、線ＩＩ−ＩＩに沿った略断面図である。
【図３】従来技術のトランジスタの略断面図である。
【図４】本発明によるトランジスタのいくつかのセグメントの平面図である。
【図５】図４に示すデバイスの等価回路図である。
【図６】本発明によるデバイスおよび従来技術のデバイスの電子特性を示すグラフである。
【図７】本発明によるデバイスおよび従来技術のデバイスの電子特性を示すグラフである。
【図８】本発明によるデバイスおよび従来技術のデバイスの電子特性を示すグラフである。
【図９】本発明によるデバイスおよび従来技術のデバイスの電子特性を示すグラフである。
【図１】
2006525667.tif 000003
【図２】
2006525667.tif 000004
【図３】
2006525667.tif 000005
【図４】
2006525667.tif 000006
【図５】
2006525667.tif 000007
【図６】
2006525667.tif 000008
【図７】
2006525667.tif 000009
【図８】
2006525667.tif 000010
【図９】
2006525667.tif 000011
【国際調査報告】
2006525667.tif 000012
2006525667.tif 000013
2006525667.tif 000014