(57)【要約】本発明は、デジタルデータに同期されたビットクロックを正確に発生させる。エッジ検出部、第１エッジカウンター、第２エッジカウンター、第１カウンター及びビットクロック発生部を備えるビットクロック発生装置である。エッジ検出部は、デジタル信号のエッジを検出する。第１エッジカウンターは、第１区間で検出されるエッジの数をカウントする。第２エッジカウンターは、第２区間で検出されるエッジの数をカウントする。第１カウンターは、第１区間でエッジが検出されれば、リセットされてシステムクロックをカウントする。ビットクロック発生部は、第１エッジカウンターのカウント値と第２エッジカウンターのカウント値のうち一つのカウント値が第１所定値と同じであれば、第１カウンターのカウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させる。
2006517047.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号に同期されたビットクロック発生装置において、
前記デジタル信号のエッジを検出するエッジ検出部と、
第１区間で検出されるエッジの数をカウントする第１エッジカウンターと、
第２区間で検出されるエッジの数をカウントする第２エッジカウンターと、
前記第１区間で前記エッジが検出されれば、システムクロックをカウントする第１カウンターと、
前記第１エッジカウンターのカウント値と第２エッジカウンターのカウント値のうち一つのカウント値が第１所定値と同じであれば、前記第１カウンターのカウント値と１チャンネルビット単位のうち一つによって、前記ビットクロックを発生させるビットクロック発生部とを備えるビットクロック発生装置。
【請求項２】
前記第１エッジカウンターは、前記第１区間以外でエッジが検出されれば、検出されたエッジを無視し、前記第２エッジカウンターは、前記第２区間以外でエッジが検出されれば、検出されたエッジを無視することを特徴とする請求項１に記載のビットクロック発生装置。
【請求項３】
前記ビットクロック発生部は、前記１チャンネルビット単位より前記第１カウンターのカウント値に優先権を付与することを特徴とする請求項１に記載のビットクロック発生装置。
【請求項４】
前記ビットクロック発生部は、前記第１カウンターがリセットされれば、前記１チャンネルビット単位に関係なく、ビットクロックを発生させることを特徴とする請求項１に記載のビットクロック発生装置。
【請求項５】
前記第１区間は、前記第１カウンターのカウント値に依存して設定されることを特徴とする請求項１に記載のビットクロック発生装置。
【請求項６】
前記エッジ検出部がデジタル信号の第１エッジを検出すれば、前記第１カウンターは、リセットされて前記システムクロックをカウントし、前記第１区間でエッジが検出される度に、前記第１カウンターはリセットされることを特徴とする請求項５に記載のビットクロック発生装置。
【請求項７】
前記ビットクロック発生装置は、前記第１カウンターのカウント値による第１ウィンドウ信号を前記第１区間を表す信号として発生させ、前記第１ウィンドウ信号を前記第１エッジカウンターに出力する第１ウィンドウ信号発生部をさらに備えることを特徴とする請求項６に記載のビットクロック発生装置。
【請求項８】
前記ビットクロック発生装置は、前記第１エッジが検出された後、前記第１ウィンドウ信号が発生する区間以外の区間でエッジのうち一つが検出されれば、リセットされて前記システムクロックをカウントし、前記第２区間内で前記エッジのうち一つが検出される度にリセットされる第２カウンターをさらに備えることを特徴とする請求項７に記載のビットクロック発生装置。
【請求項９】
前記第２区間は、前記第２カウンターのカウント値に依存して設定されることを特徴とする請求項８に記載のビットクロック発生装置。
【請求項１０】
前記ビットクロック発生装置は、前記第２カウンターのカウント値による第２ウィンドウ信号を前記第２区間を表す信号として発生させ、前記第２ウィンドウ信号を前記第２エッジカウンターに出力する第２ウィンドウ信号発生部をさらに備えることを特徴とする請求項８に記載のビットクロック発生装置。
【請求項１１】
前記ビットクロック発生装置は、前記第１カウンター、前記第２カウンター、前記エッジ検出部、前記第１エッジカウンター及び前記第２エッジカウンターの出力をモニタリングして、前記ビットクロック発生装置の状態を管理する状態管理部をさらに備えることを特徴とする請求項８に記載のビットクロック発生装置。
【請求項１２】
前記状態は、ビットクロックのアンロック状態、ビットクロックのロック準備状態及びビットクロックのロック状態のうち何れか一つであることを特徴とする請求項１１に記載のビットクロック発生装置。
【請求項１３】
前記状態管理部は、前記エッジ検出部によって前記デジタル信号のエッジが検出されていないか、または前記ビットクロックのロック準備状態で、前記第１カウンターのカウント値と第２カウンターのカウント値のうち何れか一つが第２所定値と同じであるか、または前記ビットクロックのロック状態で、前記第１カウンターのカウント値が第３所定値と同じであれば、前記ビットクロック発生装置を前記ビットクロックのアンロック状態に設定することを特徴とする請求項１２に記載のビットクロック発生装置。
【請求項１４】
前記状態管理部は、前記ビットクロックのアンロック状態で、前記エッジ検出部から第１エッジが検出されれば、前記ビットクロック発生装置をビットクロックのロック準備状態に設定し、前記ビットクロックのロック準備状態で、第１エッジカウンターと第２エッジカウンターのカウント値のうち何れか一つが前記第１所定値と同じであれば、前記ビットクロック発生装置をビットクロックのロック状態に設定することを特徴とする請求項１２に記載のビットクロック発生装置。
【請求項１５】
前記ビットクロックのロック準備状態で、前記ビットクロック発生部は、前記第１カウンターのカウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させることを特徴とする請求項１４に記載のビットクロック発生装置。
【請求項１６】
前記ビットクロックのアンロック状態で、前記ビットクロック発生部は、１チャンネルビット単位でビットクロックを発生させることを特徴とする請求項１２に記載のビットクロック発生装置。
【請求項１７】
前記ビットクロック発生装置は、前記第１エッジカウンターと第２エッジカウンターのカウント値のうち一つのカウント値が前記第１所定値に到達すれば、前記ビットクロック発生装置の状態をビットクロックのロック状態に設定する状態管理部をさらに備えることを特徴とする請求項１に記載のビットクロック発生装置。
【請求項１８】
ディスク駆動器のディスクから再生されるデジタルデータに同期されたビットクロック発生装置において、
前記デジタル信号のエッジを検出するエッジ検出部と、
前記エッジ検出部で前記デジタル信号の第１エッジが検出された後、第１区間で検出されるエッジの数をカウントする第１エッジカウンターと、
前記第１エッジが検出され、前記第１区間以外の区間でエッジが検出された後、第２区間で検出されるエッジの数をカウントする第２エッジカウンターと、
前記第１区間で前記エッジが検出されれば、リセットされてシステムクロックをカウントする第１エッジカウンターと、
前記第１エッジカウンターと前記第２エッジカウンターとのカウント値のうち一つのカウント値が第１所定値と同じで前記ビットクロック発生装置がビットクロックのロック状態に設定されれば、前記第１カウンターのカウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させるビットクロック発生部とを備えるビットクロック発生装置。
【請求項１９】
前記ビットクロック発生部は、１チャンネルビット単位より前記第１カウンターのカウント値に優先権を付与することを特徴とする請求項１８に記載のビットクロック発生装置。
【請求項２０】
ディスクを有するディスク駆動器において、
前記ディスクからデータをピックアップし、高周波信号を出力するピックアップ部と、
前記高周波信号を所定レベルに増幅する高周波増幅部と、
前記増幅された高周波信号をデジタル信号に変換するデジタル信号プロセッサーと、
前記デジタル信号からノイズをフィルタリングするデジタルフィルタと、
前記フィルタリングされたデジタル信号に対してエラー訂正しつつ、入力ビットクロックに同期されて、前記フィルタリングされたデジタル信号をデコーディングするデコーダと、
ビットクロック発生装置とを備え、
前記ビットクロック発生装置は、
前記デジタル信号のエッジを検出するエッジ検出部と、
第１区間で前記検出されたエッジの数をカウントする第１エッジカウンターと、
第２区間で前記検出されたエッジの数をカウントする第２エッジカウンターと、
もし、前記第１区間で前記エッジが検出されれば、システムクロックをカウントする第１カウンターと、
前記第１エッジカウンターのカウント値と前記第２エッジカウンターのカウント値のうち一つが第１所定値と同じであれば、前記第１カウンターのカウント値と１チャンネルビット単位のうち一つに基づいてビットクロックを発生させるビットクロック発生部とを備えるディスク駆動器。
【請求項２１】
前記第１エッジカウンターは、前記第１区間以外の区間で検出されたエッジを無視し、前記第２エッジカウンターは、前記第２区間以外で検出されたエッジを無視することを特徴とする請求項２０に記載のディスク駆動器。
【請求項２２】
前記ビットクロック発生部は、前記１チャンネルビット単位より前記第１カウンターのカウント値に優先権を付与することを特徴とする請求項２０に記載のディスク駆動器。
【請求項２３】
前記ビットクロック発生部は、前記第１カウンターがリセットされれば、前記１チャンネルビット単位に関係なく、ビットクロックを発生させることを特徴とする請求項２１に記載のディスク駆動器。
【請求項２４】
前記第１区間は、前記第１カウンターのカウント値に依存して設定されることを特徴とする請求項２０に記載のディスク駆動器。
【請求項２５】
前記エッジ検出部がデジタル信号の第１エッジを検出すれば、前記第１カウンターは、リセットされて前記システムクロックをカウントし、前記第１区間でエッジが検出される度に、前記第１カウンターはリセットされることを特徴とする請求項２４に記載のディスク駆動器。
【請求項２６】
前記ビットクロック発生装置は、前記第１カウンターのカウント値による第１ウィンドウ信号を前記第１区間を表す信号として発生させ、前記第１ウィンドウ信号を前記第１エッジカウンターに出力する第１ウィンドウ信号発生部をさらに備えることを特徴とする請求項２５に記載のディスク駆動器。
【請求項２７】
前記ビットクロック発生装置は、前記第１エッジが検出された後、前記第１ウィンドウ信号が発生する区間以外の区間でエッジのうち一つが検出されれば、リセットされて前記システムクロックをカウントし、前記第２区間内で前記エッジのうち一つが検出される度にリセットされる第２カウンターをさらに備えることを特徴とする請求項２６に記載のディスク駆動器。
【請求項２８】
前記第２区間は、前記第２カウンターのカウント値に依存して設定されることを特徴とする請求項２７に記載のディスク駆動器。
【請求項２９】
前記ビットクロック発生装置は、前記第１カウンター、前記第２カウンター、前記エッジ検出部、前記第１エッジカウンター及び前記第２エッジカウンターの出力をモニタリングして、前記ビットクロック発生装置の状態を管理する状態管理部をさらに備えることを特徴とする請求項２７に記載のディスク駆動器。
【請求項３０】
デジタルデータ生成システムのビットクロック発生方法において、
前記デジタル信号のエッジを検出する段階と、
第１区間で検出されるエッジの数をカウントして第１エッジカウント値を生成する段階と、
第２区間で検出されるエッジの数をカウントして第２エッジカウント値を生成する段階と、
前記第１エッジカウント値と第２エッジカウント値のうち一つのカウント値が第１所定値に到達すれば、前記デジタルデータシステムの状態をビットクロックのロック状態に設定する段階と、
第１カウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させる段階とを含み、
前記第１カウント値は、前記ビットクロックのロック状態で、前記第１区間で前記エッジが検出される度にリセットされてシステムクロックをカウントして発生させることを特徴とするビットクロック発生方法。
【請求項３１】
前記第１区間は、第１エッジが検出される時、発生する前記第１カウント値によって発生する第１ウィンドウ信号によって設定されることを特徴とする請求項３０に記載のビットクロック発生方法。
【請求項３２】
前記第２区間は、第２カウント値によって発生する第２ウィンドウ信号によって設定され、前記第２カウント値は、前記第１区間以外で第１エッジが検出される時にリセットされ、システムクロックをカウントして生成され、前記第２区間で前記エッジが検出される度にリセットされることを特徴とする請求項３１に記載のビットクロック発生方法。
【請求項３３】
前記ビットクロック発生方法は、前記第１区間と前記第２区間以外で検出されたエッジは、無視する段階をさらに含むことを特徴とする請求項３０に記載のビットクロック発生方法。
【請求項３４】
前記ビットクロック発生方法は、前記１チャンネルビット単位より前記第１カウント値に優先権を付与して行われることを特徴とする請求項３０に記載のビットクロック発生方法。
【請求項３５】
デジタルデータ生成システムで発生するデジタル信号に同期されたビットクロック発生方法において、
ビットクロックのアンロック状態で、１チャンネルビット単位でビットクロックを発生させる段階と、
前記デジタル信号の第１エッジが検出されれば、前記ビットクロックのアンロック状態をビットクロックのロック準備状態に転換する段階と、
前記ビットクロックのロック準備状態で、第１区間で検出されるエッジの数をカウントして第１エッジカウント値を生成する段階と、
前記ビットクロックのロック準備状態で、第２区間で検出されるエッジの数をカウントして第２エッジカウント値を生成する段階と、
前記第１エッジカウント値と第２エッジカウント値のうち一つのカウント値が第１所定の値と同じであれば、前記ビットクロックのロック準備状態からビットクロックのロック状態に転換する段階と、
前記ビットクロックのロック状態で、第１カウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させる段階とを含み、
前記第１カウント値は、前記第１区間でエッジが検出される度にリセットされ、システムクロックをカウントして生成されるビットクロック発生方法。
【請求項３６】
前記ビットクロック発生方法は、前記第１区間及び前記第２区間以外の区間で検出されたエッジは、無視する段階をさらに含むことを特徴とする請求項３５に記載のビットクロック発生方法。
【請求項３７】
前記ビットクロック発生方法は、前記第１エッジカウント値と前記第２エッジカウント値とが何れも前記第１所定値と同じでなければ、前記ビットクロックのロック準備状態を維持しつつ、前記第１カウント値と前記１チャンネルビット単位のうち一つによってビットクロックを発生させる段階をさらに含むことを特徴とする請求項３５に記載のビットクロック発生方法。
【請求項３８】
前記第１区間は、前記デジタル信号の第１エッジが検出される時にリセットされてシステムクロックをカウントした前記第１カウント値によって発生する第１ウィンドウ信号によって設定されることを特徴とする請求項３５に記載のビットクロック発生方法。
【請求項３９】
前記第２区間は、第２カウント値によって発生する第２ウィンドウ信号によって設定され、前記第２カウント値は、前記第１区間以外で第１エッジが検出される時にリセットされ、システムクロックをカウントして生成され、前記第２区間でエッジが検出される度にリセットされて前記システムクロックをカウントして生成されることを特徴とする請求項３８に記載のビットクロック発生方法。
【請求項４０】
前記ビットクロックを発生させる段階は、前記１チャンネルビット単位より前記第１カウント値に優先権を付与して行われることを特徴とする請求項３５に記載のビットクロック発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビットクロック発生装置及び方法に係り、特に、デジタルデータ生成システムにおいて、発生するデジタルデータに同期されたビットクロックを発生させる装置及び方法に関する。
【背景技術】
【０００２】
デジタルデータ生成システムは、例えば、ディスク駆動器が挙げられる。デジタルデータ生成システムは、生成されたデジタルデータに同期されたビットクロックを発生させて内部的な信号処理に利用できる。例えば、ディスク駆動器の場合に、再生されるデジタルデータに同期されたビットクロック信号を発生させてデコーディング時に利用する。
【０００３】
しかし、既存のビットクロック発生装置は、エラーが存在するデジタルデータを考慮していない。したがって、生成されるデジタルデータにエラーが存在する場合に、前記発生したビットクロックにエラーが含まれることができる。
【０００４】
例えば、ディスク駆動器の場合に、ディスクにスクラッチ、指紋またはホコリが存在する場合に、ディスクから再生されるデータにエラーが含まれることができる。前記エラーが含まれた再生データが発生することによって、発生したビットクロックにエラーが含まれれば、ディスク駆動器に備えられているデコーダで再生されるデータに対するエラー訂正を行うとしても、ディスク駆動器から再生される信号にエラーが含まれることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、デジタルデータ生成システムにおいて、生成されるデジタルデータに同期されたビットクロックを正確に発生するための装置及び方法を提供することである。
【０００６】
本発明が解決しようとする他の技術的課題は、デジタルデータ生成システムにおいて、生成されるデジタルデータにエラーが含まれても、生成されたデジタルデータに同期されたビットクロックを正確に発生させるための装置及び方法を提供することである。
【０００７】
本発明が解決しようとするさらに他の技術的課題は、ディスク駆動器において、ディスクで再生されるデータにエラーが含まれても、前記再生されるデータに対するビットクロックを正確に発生させるための装置及び方法を提供することである。
【課題を解決するための手段】
【０００８】
前記課題を達成するために、本発明は、デジタル信号のエッジを検出するエッジ検出部と、第１区間で検出されるエッジの数をカウントする第１エッジカウンターと、第２区間で検出されるエッジの数をカウントする第２エッジカウンターと、第１区間で前記エッジが検出されれば、リセットされてシステムクロックをカウントする第１カウンターと、第１エッジカウンターのカウント値と第２エッジカウンターのカウント値のうち一つのカウント値が第１所定値と同じであれば、第１カウンターのカウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させるビットクロック発生部と、を備えるビットクロック発生装置を提供する。
【０００９】
前記課題を達成するために、本発明は、デジタル信号のエッジを検出するエッジ検出部と、エッジ検出部でデジタル信号の第１エッジが検出された後、第１区間で検出されるエッジの数をカウントする第１エッジカウンターと、第１エッジが検出され、第１区間外の区間でエッジが検出された後、第２区間で検出されるエッジの数をカウントする第２エッジカウンターと、第１区間で前記エッジが検出されれば、リセットされてシステムクロックをカウントする第１カウンターと、第１エッジカウンター及び第２エッジカウンターのカウント値のうち一つのカウント値が第１所定値と同じでビットクロック発生装置がビットクロックのロック状態に設定されれば、第１カウンターのカウント値と１チャンネルビット単位のうち一つによってビットクロックを発生させるビットクロック発生部と、を備えるディスク駆動器のディスクから再生されるデジタルデータに同期されたビットクロック発生装置を提供する。
【００１０】
前記課題を達成するために本発明は、ディスクを有し、ディスクからデータをピックアップし、高周波信号を出力するピックアップ部を備えるディスク駆動器をさらに提供できる。高周波（無線周波数：ＲＦ）増幅部は、高周波信号を所定レベルに増幅させる。ＤＳＰ（デジタルシグナルプロセッサ）は、増幅した高周波信号を受信してデジタル信号に変換する。デジタルフィルタは、前記デジタル信号からノイズをフィルタリングする。デコーダは、フィルタリングされたデジタル信号をエラー訂正しつつ入力されるビットクロックに同期されて、フィルタリングされたデジタル信号をデコーディングする。ビットクロック発生装置は、前記デジタル信号のエッジを検出するエッジ検出部、第１区間で検出されたエッジの数をカウントする第１エッジカウンター、第２区間で検出されたエッジの数をカウントする第２エッジカウンター、エッジが前記第１区間で検出されれば、システムクロックをカウントする第１カウンター、第１エッジカウンター及び第２エッジカウンターのカウント値のうち一つのカウント値が第１所定値と同じであれば、第１カウンターのカウント値及び１チャンネルビット単位のうち一つによってビットクロックを発生させるビットクロック発生部と、を備えるビットクロック発生装置を提供する。
【００１１】
前記課題を達成するために本発明は、デジタル信号のエッジを検出する段階と、第１区間で検出されるエッジの数をカウントして第１エッジカウント値を生成する段階と、第２区間で検出されるエッジの数をカウントして第２エッジカウント値を生成する段階と、第１エッジカウント値または第２エッジカウント値が第１所定値と同じであれば、デジタルデータシステムの状態をビットクロックのロック状態に設定する段階と、第１カウント値及び１チャンネルビット単位のうち一つによってビットクロックを発生させる段階と、を含み、前記第１カウント値は、ビットクロックのロック状態で第１区間でエッジが検出される度にリセットされ、システムクロックをカウントして発生させるビットクロック発生方法を提供する。
【００１２】
前記課題を達成するために本発明は、ビットクロックのアンロック状態で、１チャンネルビット単位でビットクロックを発生させる段階と、デジタル信号の第１エッジが検出されれば、ビットクロックのアンロック状態をビットクロックのロック準備状態に転換する段階と、ビットクロックのロック準備状態で、第１区間で検出されるエッジの数をカウントして第１エッジカウント値を生成する段階と、ビットクロックのロック準備状態で第２区間で検出されるエッジの数をカウントして第２エッジカウント値を生成する段階と、第１エッジカウント値及び第２エッジカウント値のうち一つのカウント値が第１所定の値と同じであれば、ビットクロックのロック準備状態からビットクロックのロック状態に転換する段階と、第１カウント値及び１チャンネルビット単位のうち一つによってビットクロックを発生させる段階とを含み、前記第１カウント値は、ビットクロックのロック状態で、第１区間でエッジが検出される度にリセットされ、システムクロックをカウントして生成されるビットクロック発生方法を提供する。
【発明を実施するための最良の形態】
【００１３】
以下、添付された図面を参照して、本発明による実施形態を詳細に説明する。
【００１４】
図１を参照するに、本発明によるビットクロック発生装置は、状態管理部１０１、エッジ検出部１０２、第１カウンター１０３、第１ウィンドウ信号発生部１０４、第１エッジカウンター１０５、第２カウンター１０６、第２ウィンドウ信号発生部１０７、第２エッジカウンター１０８及びビットクロック発生部１０９で構成される。
【００１５】
状態管理部１０１は、エッジ検出部１０２、第１カウンター１０３、第２カウンター１０６、第１エッジカウンター１０５、及び第２エッジカウンター１０８の出力をモニタリングした結果に基づいて、ビットクロック発生装置の現在状態を設定し、設定された現在状態を第１カウンター１０３、第１ウィンドウ信号発生部１０４、第１エッジカウンター１０５、第２カウンター１０６、第２ウィンドウ信号発生部１０７、第２エッジカウンター１０８及びビットクロック発生部１０９に通報する。本発明で、前記ビットクロック発生装置の状態は、ビットクロックのアンロック状態、ビットクロックのロック準備状態、ビットクロックのロック状態が設定される。
【００１６】
すなわち、図２に示したように、ビットクロック発生装置がビットクロックのアンロック状態２０１に設定された状態でエッジ検出部１０２によって少なくとも一つのエッジが検出されなければ（エッジ検出＝０）、状態管理部１０１は、ビットクロックのアンロック状態２０１を維持する。
【００１７】
しかし、ビットクロック発生装置がビットクロックのアンロック状態２０１でエッジ検出部１０２によって少なくとも一つのエッジが検出されれば（エッジ検出＝１）、状態管理部１０１は、ビットクロックのアンロック状態２０１をビットクロックのロック準備状態２０２に転換する。
【００１８】
ビットクロックのロック準備状態２０２で第１カウンター１０３のカウント値がＮ１より小さく、第２カウンター１０６のカウント値がＮ１より小さく、第１エッジカウンター１０５のカウント値がＮ２より小さく、第２エッジカウンター１０８のカウント値がＮ２より小さければ、状態管理部１０１は、ビットクロックのロック準備状態２０２を維持する。
【００１９】
しかし、ビットクロックのロック準備状態２０２で第１カウンター１０３のカウント値がＮ１と同じであるか、または第２カウンター１０６のカウント値がＮ１と同じであれば、状態管理部１０１は、ビットクロックのロック準備状態２０２をビットクロックのアンロック状態に転換する。ビットクロックのロック準備状態２０２で第１エッジカウンター１０５のカウント値がＮ２と同じであるか、または第２エッジカウンター１０８のカウント値がＮ２と同じであれば、状態管理部１０１は、ビットクロックのロック準備状態２０２をビットクロックのロック状態２０３に転換する。
【００２０】
ビットクロックのロック状態２０３で第１カウンター１０３のカウント値がＮ３より小さければ、状態管理部１０１は、ビットクロックのロック状態２０３を維持する。しかし、第１カウンター１０３のカウント値がＮ３と同じであれば、状態管理部１０１は、ビットクロックのロック状態２０３をビットクロックのアンロック状態２０１に転換する。前記Ｎ１とＮ３とは、異なる値に設定されるか、または同じ値に設定されることができる。
【００２１】
前記ビットクロックのアンロック状態２０１で、図１に示したビットクロック発生装置は、状態管理部１０１、エッジ検出部１０２、第１カウンター１０３及びビットクロック発生部１０９を動作させてビットクロックを発生させる。
【００２２】
すなわち、エッジ検出部１０２は、入力されるデジタル信号のエッジを検出する。エッジ検出部１０２は、入力されるデジタル信号の立下りエッジと立上りエッジのうち一つを基準としてエッジを検出する。例えば、もし、エッジ検出部１０２が立下りエッジを検出するように設定されていれば、エッジ検出部１０２は、入力されるデジタル信号の立下りエッジを検出する。もし、エッジ検出部１０２が立上りエッジを検出するように設定されていれば、エッジ検出部１０２は、入力されるデジタル信号の立上りエッジを検出する。
【００２３】
エッジ検出部１０２で前記デジタル信号のエッジを検出できなければ、状態管理部１０１は、ビットクロック発生装置をビットクロックのアンロック状態２０１に維持する。
【００２４】
ビットクロックのアンロック状態２０１で第１カウンター１０３は、１チャンネルビット単位でリセットされつつシステムクロックをカウントする。
【００２５】
ビットクロックのアンロック状態２０１でビットクロック発生部１０９は、図３に示したように、ビットクロックを発生させる。すなわち、エッジ検出部１０２で前記デジタル信号のエッジを検出できない区間で、第１カウンター１０３が１チャンネルビット単位でリセットされる度に、ビットクロック発生部１０９は、ビットクロックを発生させる。
【００２６】
前記ビットクロックのアンロック状態でエッジ検出部１０２が前記デジタルデータのエッジを初めて検出すれば、状態管理部１０１は、ビットクロック発生装置の状態をビットクロックのアンロック状態２０１からビットクロックのロック準備状態２０２に転換させる。第１カウンター１０３は、検出にされたエッジ信号に同期されてリセットされた後、システムクロックをカウントする。
【００２７】
ビットクロックのロック準備状態２０２で、第１カウンター１０３は、１チャンネルビット単位でリセットされない。第１ウィンドウ信号区間でエッジが検出されれば、第１カウンター１０３は、リセットされる。第１ウィンドウ信号は、第１カウンター１０３のカウント値によって、第１ウィンドウ信号発生部１０４によって発生する。
【００２８】
第１ウィンドウ信号発生部１０４は、第１カウンター１０３のカウント値によって、図４に示したように、ウィンドウ信号を発生させる。ウィンドウ信号区間は、入力されるデジタル信号の最小Ｔによって決定される。図４は、最小Ｔが２Ｔである場合である。したがって、第１ウィンドウ信号は、第１カウンター１０３がリセットされた後、最初のＴでは発生せず、二番目のＴから発生する。第１ウィンドウ信号区間でエッジが検出されなければ、ビットクロック発生部１０９は、図４に示したように、１チャンネルビット単位でビットクロックを発生させる。
【００２９】
しかし、第１ウィンドウ信号区間でエッジが検出されれば、図４に示したように、第１カウンター１０３がリセットされて、第１ウィンドウ信号は、図４の４０１地点のように論理状態が変更され、ビットクロック発生部１０９は、１チャンネルビット単位に関係なく、ビットクロックが発生する。
【００３０】
第１エッジカウンター１０５は、図４に示したように、第１ウィンドウ信号発生部１０４で発生する第１ウィンドウ信号区間で、エッジ検出部１０２からエッジを検出する度に１ずつカウントする。第１エッジカウンター１０５のカウント値は、状態管理部１０１に提供する。
【００３１】
第１カウンター１０３をリセットさせる第１エッジが検出された後、第１ウィンドウ信号区間以外の区間で第１エッジが検出されれば、第２カウンター１０６は、検出されたエッジに同期されてリセットされ、システムクロックをカウントする。このために、第２カウンター１０６は、エッジ検出部１０２から出力されるエッジ検出如何信号と第１ウィンドウ信号発生部１０４で発生する第１ウィンドウ信号とを受信する。これにより、図４の４０２地点で、第２カウンター１０６はリセットされる。
【００３２】
第２ウィンドウ信号発生部１０７は、第１ウィンドウ信号発生部１０４のように、第２カウンター１０６のカウント値によって第２ウィンドウ信号を発生させる。したがって、図４に示したように、第２ウィンドウ信号が発生する。
【００３３】
また、第２ウィンドウ信号発生部１０７によって第２ウィンドウ信号が発生する第２ウィンドウ信号区間でエッジが検出されれば、第２カウンター１０６は、検出されたエッジに同期されてリセットされ、システムクロックをカウントする。これにより、第２ウィンドウ信号は、図４の４０３地点のように論理状態が変更される。このために、第２カウンター１０６は、第２ウィンドウ信号発生部１０７で発生する第２ウィンドウ信号を受信する。
【００３４】
第２エッジカウンター１０８は、第２ウィンドウ信号発生部１０７から出力される第２ウィンドウ信号区間に、エッジ検出部１０２からエッジを検出する度に１ずつカウントする。
【００３５】
図１に示したビットクロック発生装置のビットクロックのロック準備状態２０２で、状態管理部１０１、エッジ検出部１０２、第１カウンター１０３、第１ウィンドウ発生部１０４、第１エッジカウンター１０５、第２カウンター１０６、第２ウィンドウ信号発生部１０７、第２エッジカウンター１０８及びビットクロック発生部１０９が前述したように動作される。そして、ビットクロック発生部１０９は、第１カウンター１０３がリセットされる度にビットクロックを発生させる。第１カウンター１０３がリセットされない区間で、ビットクロック発生部１０９は、１チャンネルビット単位でビットクロックを発生させる。このように、ビットクロック発生部１０９は、１チャンネルビット単位より第１カウンター１０３のカウント値に優先権を付与する。
【００３６】
ビットクロックのロック準備状態２０２で、状態管理部１０１は、第１エッジカウンター１０５と第２エッジカウンター１０８との値をモニタリングする。モニタリングの結果、第１エッジカウンター１０５と第２エッジカウンター１０８とのカウント値のうち何れか一つが所定の値Ｎ２と同じであれば、状態管理部１０１は、ビットクロックのロック準備状態２０２からビットクロックのロック状態２０３に転換させる。
【００３７】
すなわち、図５に示したように、第１ウィンドウ信号区間でエッジが検出される度に１ずつ増加した第１エッジカウンター１０５のカウント値がＮ２と同じであれば、状態管理部１０１は、ビットクロックのロック準備状態２０２からビットクロックのロック状態２０３に転換される。
【００３８】
また、ビットクロックのロック準備状態２０２で、第１ウィンドウ信号区間でエッジが検出されず、第１カウンター１０３のカウント値がＮ１に到達するか、または第２ウィンドウ信号区間でエッジが検出されず、第２カウンター１０６のカウント値がＮ１に到達すれば、状態管理部１０１は、ビットクロックのロック準備状態をビットクロックのアンロック状態に転換させる。
【００３９】
ビットクロックのロック状態２０３で、第１カウンター１０３は、ビットクロックのロック待機状態２０２と同様に、第１ウィンドウ信号区間でエッジが検出される度にリセットされる。
【００４０】
ビットクロック発生部１０９は、第１カウンター１０３とカウント値及び／または１チャンネルビット単位によってビットクロックを発生させる。すなわち、ビットクロックのロック準備状態２０２と同様に、第１カウンター１０３がリセットされる度に、ビットクロック発生部１０９は、ビットクロックを発生させ、第１カウンター１０３がカウントする期間中には、１チャンネルビット単位でビットクロックを発生させる。ビットクロックのロック状態２０３で、ビットクロック発生部１０９は、１チャンネルビット単位より第１カウンター１０３のカウント値に優先権を付与する。
【００４１】
ビットクロック発生装置のビットクロックのロック状態２０３で、状態管理部１０１、エッジ検出部１０２、第１カウンター１０３、第１ウィンドウ信号発生部１０４が動作される。
【００４２】
前述したように、図１に示したビットクロック発生装置は、エッジ検出部１０２から検出されたエッジが、第１ウィンドウ信号発生部１０４で発生する第１ウィンドウ信号区間または第２ウィンドウ信号発生部１０７で発生する第２ウィンドウ信号区間に含まれていなければ、前記検出されたエッジを無視する。
【００４３】
図６は、本発明によるビットクロック発生装置６０７をディスク駆動器に適用した例である。
【００４４】
システム制御部６０８は、サーボ部６０９がディスク６０１を回転させるモータ６１０と、ピックアップ部６０２を制御するようにサーボ部６０９とを制御する。ピックアップ部６０２は、ディスク６０１からデータをピックアップして高周波信号を出力する。
【００４５】
ＲＦ増幅部６０３は、ピックアップ部６０２から出力される高周波信号を所定値に増幅し、増幅された信号をＤＳＰ  ６０４に出力する。ＤＳＰ  ６０４は、増幅された高周波信号をデジタル信号に変換させる。デジタルフィルタ６０５は、デジタル信号に含まれているノイズをフィルタリングする。デコーダ６０６は、フィルタリングされたデジタル信号をエラー訂正しつつデコーディングする。このとき、デコーダ６０６は、入力されるビットクロックに同期されてデジタル信号をデコーディングする。
【００４６】
ビットクロック発生装置６０７は、図１に示したように構成される。ビットクロック発生装置６０７は、図１の状態管理部１０１の機能がシステム制御部６０８に備えられる場合に、図１に示した状態管理部１０１を除外した残りの構成要素で構成される。
【００４７】
これにより、ディスク駆動器は、ディスク６０１にスクラッチまたは指紋またはホコリのようなものが存在することによって、ディスク６０１から再生されるデータにエラーが含まれていても、図１に示したように、動作されるビットクロック発生装置６０７によってさらに正確かつ安定的なビットクロックを発生させることができる。これにより、デコーダ６０６は、再生されるデータに対するエラー訂正の負担を減らすことができる。
【００４８】
図７は、本発明によるビットクロック発生方法の動作フローチャートである。
【００４９】
デジタル信号がビットクロック発生装置６０７に入力されれば、７０１段階で、ビットクロック発生装置６０７は、前記入力されたデジタル信号でエッジが検出されたか否かを判断する。７０１段階で、エッジが検出されていないと判断されれば、７０２段階で、ビットクロック発生装置は、ビットクロックのアンロック状態に設定する。７０３段階で、ビットクロック発生装置は、１チャンネルビット単位で第１カウンター１０３をリセットさせつつビットクロックを発生させる。
【００５０】
７０４段階で、ビットクロック発生装置６０７は、前記エッジが検出如何を判断する。７０４段階で、エッジが検出されていないと判断されれば、ビットクロック発生装置６０７は、７０３段階にリターンして１チャンネルビット単位でビットクロックを発生させる。
【００５１】
しかし、７０１段階または７０４段階で、前記入力されたデジタル信号でエッジが検出されたと判断されれば、７０５段階で、ビットクロック発生装置６０７は、ビットクロックのアンロック状態をビットクロックのロック準備状態に設定する。
【００５２】
これにより、７０６段階で、ビットクロック発生装置６０７は、第１カウンター１０３をリセットさせる。７０７段階で、第１カウンター１０３は、システムクロックをカウントする。
【００５３】
７０８段階で、ビットクロック発生装置６０７は、第１カウンター１０３のカウント値によって第１ウィンドウ信号を発生させつつ、１チャンネルビット単位及び第１カウンター１０３のカウント値によってビットクロックを発生させる。このとき、ビットクロック発生装置６０７は、１チャンネルビット単位より第１カウンター１０３のカウント値に優先権を与える。
【００５４】
７０９段階で、ビットクロック発生装置６０７は、入力されるデジタル信号から再びエッジが検出されたか否かをチェックする。７０９段階で、エッジが検出されていないと判断されれば、７１０段階で、第１カウンター１０３のカウント値がＮ１より小さいか否かをチェックする。もし、７１０段階で、第１カウンター１０３のカウント値がＮ１より小さければ、ビットクロック発生装置６０７は、７０９段階にリターンする。
【００５５】
しかし、７１０段階で、第１カウンター１０３のカウント値がＮ１より小さくなければ、ビットクロック発生装置６０７は、７０２段階にリターンする。
【００５６】
７０９段階で、エッジが検出されたと判断されれば、ビットクロック発生装置６０７は、７１１段階で検出されたエッジが第１ウィンドウ信号区間で存在するか否かを判断する。７１１段階で、前記検出されたエッジが第１ウィンドウ信号区間に存在すると判断されれば、ビットクロック発生装置６０７は、７１２段階で、第１エッジカウンター１０５にエッジ検出をカウントさせつつ、第１カウンター１０３をリセットさせる。
【００５７】
７１３段階で、第１エッジカウンター１０５のカウント値がＮ２より小さいか否かをチェックする。第１エッジカウンター１０５のカウント値がＮ２より小さくなければ、７１４段階で、ビットクロック発生装置６０７は、ビットクロックのロック準備状態からビットクロックのロック状態に転換される。
【００５８】
７１３段階で、第１エッジカウンター１０５のカウント値がＮ２より小さければ、ビットクロック発生装置６０７は、７１８段階に進められる。
【００５９】
一方、７１１段階で検出されたエッジ信号が第１ウィンドウ信号区間に存在していないと判断されれば、７１５段階で、ビットクロック発生装置６０７は、第２ウィンドウ信号が発生したか否かを判断する。第２ウィンドウ信号が発生しなかったと判断されれば、７１６段階で、ビットクロック発生装置６０７は、第２カウンター１０６をリセットさせ、７１７段階で、ビットクロック発生装置６０７は、第２カウンター１０６のカウント値によって第２ウィンドウ信号を発生させる。
【００６０】
７１８段階で、ビットクロック発生装置６０７は、エッジが検出されたか否かを判断する。７１８段階で、エッジが検出されていないと判断されれば、ビットクロック発生装置６０７は、７１９段階で第１カウンター１０３のカウント値がＮ１より小さいか、または第２カウンター１０６のカウント値がＮ１より小さいかをチェックする。第１カウンター１０３のカウント値及び第２カウンター１０６のカウント値がＮ１より小さくないと判断されれば、ビットクロック発生装置６０７は、７０２段階にリターンされる。
【００６１】
しかし、第１カウンター１０３のカウント値または第２カウンター１０６のカウント値がＮ１より小さければ、ビットクロック発生装置６０７は、７１８段階にリターンされる。
【００６２】
７１５段階で、第２ウィンドウ信号が発生したと判断されれば、ビットクロック発生装置６０７は、７２０段階で、エッジが第２ウィンドウ信号区間で検出されたか否かをチェックする。７２０段階で、エッジが第２ウィンドウ信号区間以外で検出されたと判断されれば、ビットクロック発生装置６０７は、７２１段階で検出されたエッジを無視し、７０９段階にリターンされる。
【００６３】
しかし、７２０段階で、エッジが第２ウィンドウ信号区間で検出されたと判断されれば、７２２段階で、ビットクロック発生装置６０７は、第２カウンター１０６をリセットさせ、第２エッジカウンター１０８によって検出されたエッジの数をカウントする。７２３段階で、ビットクロック発生装置６０７は、第２エッジカウンター１０８のカウント値がＮ２より小さいか否かをチェックする。７２３段階で、第２エッジカウンター１０８のカウント値がＮ２より小さいと判断されれば、ビットクロック発生装置６０７は、７１８段階にリターンされる。
【００６４】
しかし、７２３段階で、第２エッジカウンター１０８のカウント値がＮ２より小さくないと判断されれば、ビットクロック発生装置６０７は、７１４段階で、ビットクロックのロック準備状態からビットクロックのロック状態に転換される。
【００６５】
ビットクロック発生装置６０７がビットクロックのロック状態に設定された後、７２４段階で、ビットクロック発生装置６０７は、１チャンネルビット単位と第１カウンター１０３のカウント値とによってビットクロックを発生させる。このとき、ビットクロック発生装置６０７は、１チャンネルビット単位より第１カウンター１０３のカウント値に優先権を付与する。
【００６６】
７２５段階で、エッジが検出されていないと判断されれば、ビットクロック発生装置６０７は、７２９段階で、第１カウンター１０３のカウント値がＮ３より小さいか否かをチェックする。７２９段階で、第１カウンター１０３のカウント値がＮ３より小さければ、ビットクロック発生装置６０７は、７２５段階にリターンされる。しかし、第１カウンター１０３のカウント値がＮ３より小さくなければ、ビットクロック発生装置６０７は、７０２段階にリターンされる。
【００６７】
７２５段階でエッジが検出されれば、ビットクロック発生装置６０７は、７２６段階で、エッジが第１ウィンドウ信号区間で検出されたか否かをチェックする。７２６段階で、エッジが第１ウィンドウ信号区間以外の区間で検出されたと判断されれば、ビットクロック発生装置６０７は、７２７段階で検出されたエッジを無視し、７２５段階にリターンされる。
【００６８】
しかし、７２６段階で検出されたエッジが第１ウィンドウ信号区間に含まれると判断されれば、ビットクロック発生装置６０７は、７２８段階で第１カウンター１０３をリセットし、７２４段階にリターンされてビットクロックを発生させる。
【００６９】
所定の値Ｎ１、Ｎ２、Ｎ３は、システム設計時に決定される。
【００７０】
本発明は、前述した実施形態に限定されず、本発明の思想内で当業者による変形が可能である。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００７１】
前述した本発明によれば、デジタルデータにエラーが含まれていても、複数のウィンドウ信号を利用して、デジタルデータのエッジを検出することによって、デジタルデータに同期されたビットクロック信号を正確に発生させることができる。これにより、前記ビットクロックを利用するシステム内の信号処理を正確かつ安定的に行える。
【図面の簡単な説明】
【００７２】
【図１】本発明によるビットクロック発生装置の機能ブロック図である。
【図２】図１に示した状態管理部で管理するビットクロック発生装置の状態ダイアグラムである。
【図３】ビットクロックのアンロック状態である時、図１のビットクロック発生装置の動作タイミング図である。
【図４】ビットクロックのロック準備状態である時、図１のビットクロック発生装置の動作タイミング図である。
【図５】ビットクロックのロック状態である時、図１のビットクロック発生装置の動作タイミング図である。
【図６】本発明によるビットクロック発生装置を有するディスク駆動器のブロック図である。
【図７Ａ】本発明によるビットクロック発生方法の動作フローチャートである。
【図７Ｂ】本発明によるビットクロック発生方法の動作フローチャートである。
【図１】
2006517047.tif 000003
【図２】
2006517047.tif 000004
【図３】
2006517047.tif 000005
【図４】
2006517047.tif 000006
【図５】
2006517047.tif 000007
【図６】
2006517047.tif 000008
【図７Ａ】
2006517047.tif 000009
【図７Ｂ】
2006517047.tif 000010
【国際調査報告】
2006517047.tif 000011
2006517047.tif 000012