(57)【要約】とりわけ、絶縁層（１６）内において相互接続（１４）へのコンタクトホール（１８）が生成される方法が示される。バリア層（２０）が次いで提供される。その後、フォトレジスト層（３０）が提供され、照射され、かつ、現像される。次いで、ガルバニック法を用いて、銅コンタクト（３２）がコンタクトホール（１８）において生成される。バリア層（２０）またはさらなる境界電極層（２２）のどちらか一方が、ガルバニック処理において境界電極としての役目をする。重大な金属汚染は、製造中、この方法によって抑制される。
2006507675.tif 000002
【特許請求の範囲】
【請求項１】
金属（３２、３２ａ）を提供する方法であって、
集積回路構造（１０、１０ａ）の絶縁層（１６、１６ａ）において相互接続（１４、１４ａ）にコンタクトホール（１８、１８ａ）を生成するステップと、
該コンタクトホール（１８、１８ａ）を生成した後、バリア層（２０、２０ａ）を提供するステップと、
ガルバニック法を用いて金属（３２、３２ａ）または金属合金を提供するステップとが、特定の順番によって制限されることなく実行され、
該バリア層（２０ａ）は、該金属または該金属合金を提供する該ガルバニック法において境界電極として役割を果たし、
または、該バリア層（２０）に加えて、放射線感受性層（３０）の提供の前に、境界電極層（２２）が提供され、該境界電極層（２２）は、原子がシリコン内で大きい拡散係数を有する金属層ではなく、または、５％より多い原子がシリコン内で大きい拡散係数を有する金属合金層ではなく、かつ、該バリア層（２０）とは異なる材料組成を有する材料を備える、方法。
【請求項２】
前記バリア層（２０、２０ａ）の提供後、放射線感受性層（３０、３０ａ）を提供するステップと、
パターンに従って該放射線感受性層（３０、３０ａ）を照射するステップと、
該照射後、該放射線感受性層（３０、３０ａ）を現像するステップと、
前記金属（３２、３２ａ）の提供後、該放射線感受性層（３０、３０ａ）の残留物を除去するステップとを特徴とする、請求項１に記載の方法。
【請求項３】
前記金属の原子は、シリコン内で大きい拡散係数を有し、
あるいは、前記金属合金において、５％より多い原子がシリコン内で大きい拡散係数を有する、請求項１または請求項２に記載の方法。
【請求項４】
前記ガルバニック法は、外部電流源または電圧源を用いて実行される、請求項１から請求項３のいずれか一項に記載の方法。
【請求項５】
前記ガルバニック法は、外部電流のない方法で実行される、請求項１から請求項３のいずれか一項に記載の方法。
【請求項６】
金属（３２、３２ａ）を提供する方法であって、
集積回路構造（１０、１０ａ）の絶縁層（１６、１６ａ）において相互接続（１４、１４ａ）にコンタクトホール（１８、１８ａ）を生成するステップと、
該コンタクトホール（１８、１８ａ）を生成した後、バリア層（２０、２０ａ）を提供するステップと、
金属または金属合金を提供する外部電流のないガルバニック法において、該バリア層（２０ａ）を境界電極として利用し、および／または、該バリア層（２０）に加えて提供される境界電極層（２２）を境界電極として利用するステップとが、
特定の順番によって制限されることなく実行される、方法。
【請求項７】
前記金属の原子は、シリコン内で大きい拡散係数を有し、
あるいは、前記金属合金において、５％より多い原子がシリコン内で大きい拡散係数を有する、請求項６に記載の方法。
【請求項８】
前記境界電極層は、原子がシリコン内で大きい拡散係数を有する金属を備え、または、５％より多い原子がシリコン内で大きい拡散係数を有する金属合金を備え、
あるいは、該境界電極層（２２）は、原子がシリコン内で大きい拡散係数を有する金属層ではなく、または、５％より多い原子がシリコン内で大きい拡散係数を有する金属合金ではない、請求項６または請求項７に記載の方法。
【請求項９】
前記境界電極の材料は、電気化学電圧列において、前記金属または前記金属合金より低い電位を有する、請求項５から請求項８のいずれか一項に記載の方法。
【請求項１０】
前記ガルバニック法で用いられる溶液は、シリコン内で小さい拡散係数を有する原子から生成されたイオン、特に、銅イオンを含み、
および／または、該溶液は、水、アルコール、エーテルまたはこの物質の混合物に基づいて準備される、請求項１から請求項９のいずれか一項に記載の方法であって、特に請求項５から請求項９のいずれか一項に記載の方法。
【請求項１１】
前記溶液には、境界電極において電位差のないところで、特に触媒のないところで前記金属を沈殿させる物質がない、
および／または、電解質溶液には、還元剤がなく、特にホルムアルデヒドがない、請求項１０に記載の方法。
【請求項１２】
前記境界電極層は、前記ガルバニック法の間、完全に分解され、または部分的な層のところまで分解され、
および／または、前記バリア層（２０、２０ａ）は、該ガルバニック法の間、部分的な層において分解される、請求項１から請求項１１のいずれか一項に記載の方法。
【請求項１３】
好ましくはウェット化学的エッチングプロセスにおいて、および／または、さらなるリソグラフィ法を実行せずに、
前記放射線感受性層の除去の後、エッチング工程が行われ、前記バリア層（２０、２０ａ）が生成された金属構造に従ってエッチングされる、請求項１から請求項１２のいずれか一項に記載の方法。
【請求項１４】
前記相互接続（１４、１４ａ）は、アルミニウムまたはアルミニウム合金を備える、請求項１から請求項１３のいずれか一項に記載の方法。
【請求項１５】
前記バリア層（２０、２０ａ）は、１６００℃より高い融点を有する金属を含み、
および／または、該バリア層（２０、２０ａ）は、原子がシリコン内で小さい拡散係数を有する金属を含み、
および／または、該バリア層（２０、２０ａ）は、窒化物、好ましくは金属窒化物を含み、または、該バリア層は、窒化物、好ましくは金属窒化物を含み、
および／または、該バリア層（２０、２０ａ）は、タングステン、ニッケル、タンタル、タンタル窒化物、チタンまたはチタン窒化物の１つまたはそれ以上の物質を含み、
および／または、前記境界電極層（２２）は、アルミニウムまたはアルミニウム合金を備える、請求項１から請求項１４のいずれか一項に記載の方法。
【請求項１６】
前記金属は、銅、金、銀または白金であり、
または、前記金属合金は、この物質の少なくとも１つを４０重量％より多くを含む、請求項１から請求項１５のいずれか一項に記載の方法。
【請求項１７】
前記コンタクトホール（１８）は、１μｍより大きい直径または１０μｍより大きい直径または２０μｍより大きい直径を有し、
および／または、ガルバニック層の層厚さは、１００ｎｍより大きく、５００ｎｍより大きく、または１μｍより大きい、請求項１から請求項１６のいずれか一項に記載の方法。
【請求項１８】
前記金属の原子または前記金属合金の原子の４００℃におけるシリコン内での拡散係数は、１０−１２ｃｍ２／ｓより大きく、または１０−１０ｃｍ２／ｓより大きく、または１０−９ｃｍ２／ｓより大きい、請求項１から請求項１７のいずれか一項に記載の方法。
【請求項１９】
１Ａより大きい、１０Ａより大きい、または１００Ａより大きい電流を切り替える集積回路構造を生成する、請求項１から請求項１８のいずれか一項に記載の方法の使用であって、および／または、複数のキャリア回路（１０２）とキャリード回路（１０４、１０６）とを生成する方法の使用であって、
いずれの場合においても少なくとも１つのキャリード回路（１０４、１０６）はキャリア回路（１０２）上に構成されており、特に、チップラピッドマウンティング技術を用いて、好ましくは該キャリード回路（１０４、１０６）と該キャリア回路（１０２）とをハンダ付けすることによってアクティブ構成要素を有する面が互いに割り当てられる、使用。
【請求項２０】
集積回路構造（１０、１０ａ）、特に、請求項１から請求項１９のいずれか一項に記載の方法によって生成される集積回路構造（１０、１０ａ）であって、
金属または金属合金で埋められたコンタクトホール（１８、１８ａ）を有し、
該金属または該金属合金は、完全に、または部分的な層内で、外部電流のないガルバニック堆積法の間に生成される結晶格子均質性を有する、集積回路構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路構造の製造において、金属または合金を提供する方法に関する。この方法において、メタライゼーション層の相互接続への複数のコンタクトホールが、集積回路構造の絶縁層内で生成される。次いで、バリア層が、例えば、スパッタされることによって提供される。
【背景技術】
【０００２】
コンタクトホールは、集積回路構造の半導体キャリア基板まで直接通じない場合、ビアとも呼ばれる。コンタクトホールは、例えば、１μｍ（マイクロメートル）を著しく下回る直径、あるいは１μｍまたは１０μｍさえよりも大きい直径を有する。
【０００３】
バリア層は、例えば、金属層と絶縁層との間の付着力を強める役目をする。さらに、バリア層は、例えば、金属原子に対する拡散バリアとしての役目をする。原子の拡散係数が大きいことが原因で、半導体キャリア基板のアクティブ領域に原子が浸透することを防ぐことと、そこで集積半導体の構成要素の電気的性質を意図せずに変更することを防ぐこととが、その狙いである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
金属、特に、銅または銅合金を提供する簡単な方法を提示することが、本発明の目的である。さらに、本発明は、この方法の使用と、集積回路構造とを提示することである。
【課題を解決するための手段】
【０００５】
本発明に関連する目的は、特許請求項１において提示された方法ステップを用いて達成される。さらなる形態は、従属請求項において提示される。
【０００６】
本発明は、特に、多数のアンペアを切替えるようとするいわゆる電力半導体の場合において、半導体チップの性能からくる高まる要求により、集積回路構造のメタライゼーションレベルまたはメタライゼーション層におけるかつてない程高い電流密度と併せて、かつてない程高い詰め込み密度が導かれるという考えに基づく。エレクトロマイグレーションによる問題と加熱による問題とが表面化し、構成要素の性能を制限する。例を挙げると、タングステンまたはアルミニウムの代わりに、銅または銅合金を使用することが解決策となる。上述の材料と比較して、銅は、より高い電流密度と、２つの係数（Ｆａｋｔｏｒ  ２）分良い熱伝導率とを可能にする。しかしながら、シリコンにおける銅の高い拡散係数が原因で、銅は同時に、全てのトランジスタレベルに対して著しいリスクともなる。アクティブ領域への銅原子の拡散は、例えば、閾値電圧、チャンネル長、またはトランジスタのスイッチング時間を変更する。
【０００７】
言い換えると拡散原子は、例えば、
−欠陥、
−電荷キャリアの発生、または再結合のセンタ、
−電荷キャリアの寿命を短くする原因、および／または、
−酸化誘導性積層欠陥および薄い酸化被膜における弱い場所のシード（Ｋｅｉｍ）。
【０００８】
トランジスタの破損さえ可能である。従って、シリコン内で大きい拡散係数を有する銅原子または他の原子の拡散を防ぐことが必要である。バリア層だけでは、この目的を達成するのに十分ではない。なぜならば、生産ライン内での銅の相互汚染を防ぐこともまた必要であるからである。
【０００９】
それ故、本発明はさらに、例えば銅がメタライゼーションレベルに用いられる半導体製造において、いわゆるＦＥＯＬ製造（フロントエンド工程）といわゆるＢＥＯＬ製造（バックエンド工程）とを厳密に分けることが必要であるという考えに基づく。この場合において、ＦＥＯＬ製造は、とりわけ、ＳＴＩ（シャロートレンチアイソレーション）、ＬＯＣＯＳ絶縁体（シリコンの局所的酸化（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ））を製造する方法ステップ、トランジスタの製造に関し、所要の注入を含む。ＢＥＯＬ製造は、とりわけ、メタライゼーションレベルおよび保護レベルの製造に関する。例を挙げると、最後のメタライゼーション層のみが、原子がシリコン内で大きい拡散係数を有する金属を用いて製造される場合、ＢＥＯＬ製造は、さらに２つのサブエリアに再分割される。この再分割により、設備技術的な献身がもたらされる。これは、不純物が混入した設備は、異なる設備間の相互汚染が非常に危険であるプロセスに用いることができないことを意味する。しばしば、この設備は、他の製造エリアとは空間的に隔たっていることさえも必要とする。
【００１０】
本発明による方法において、イントロダクションで言及した方法ステップに加えて、以下の方法ステップが記載された順番に制限されず行われる。
−ガルバニック法（ｇａｌｖａｎｉｓｃｈｅｓ  Ｖｅｒｆａｈｒｅｎ）による金属または金属合金の提供、
−第１の手段において、金属または金属合金の提供について、ガルバニック法において境界電極としての役目をするバリア層、
−あるいは、第２の手段において、このバリア層に加えて、放射線感受性層（ｓｔｒａｈｌｕｎｇｓｅｍｐｆｉｎｄｌｉｃｈｅ  Ｓｃｈｉｃｈｔ）を提供する前に、境界電極層が提供され、境界電極層は、原子がシリコン内で大きい拡散係数を有する金属を含まず、あるいは、５％より多い原子がシリコン内で大きい拡散係数を有する金属合金ではなく、かつ、バリア層とは異なる材料組成を有する材料を備える。
【００１１】
本発明による方法は、よって、外部電流を使用しない方法または外部電流を使用する方法を用いて、３０ｎｍと３００ｎｍとの間の比較的小さい層の厚さを堆積することと、比較的大きい層の厚さを堆積することとの両方に適した金属のガルバニック堆積を利用する。１μｍより大きい層の厚さあるいは１０μｍより大きい層の厚さは、よって、外部電流を利用する方法によって、または、複合ガルバニック法において生成され得る。しかしながら、本発明による方法は、原子がシリコン内で小さい拡散係数を有する境界電極層、すなわち、まさに原子がシリコン内で大きい拡散係数を有さない境界電極層を用いる。これにより、例えば、ガルバニックに生成されるべき金属構造の位置を規定するリソグラフィ法が、レジストの除去まで適切である場合、この方法を実行するとき、ガルバニックに堆積された金属層に備わる金属で汚染されない機械によって完全に実行され得るという利点が得られる。これら設備は、それ故に、生産に無制限に使用することが可能である。
【００１２】
第１の手段の場合において、バリア層は境界電極層として用いられる。それ故、さらなる境界電極層が提供される必要がない。バリア層および放射線感受性層の提供の際に、汚染問題が発生しない。
【００１３】
第２の手段の場合において、しかしながら、境界電極層がバリア層に加えて提供される。これにより、ある程度の自由、すなわち境界電極層の材料の選択という自由がもたらされる。適切な材料の使用を通して、ガルバニック法は、特に、プロセスパラメータを満たすことから来る要求に関して、さらなる境界電極層を使用しないときよりも簡単な方法で実行され得る。境界電極層の提供の間およびさらなる層（例えば、放射線感受性層）の提供の間、汚染が生じないために、境界電極層には、原子がシリコン内で小さい拡散係数を有する金属が備えられ、すなわち、まさにシリコン内で大きい拡散係数Ｄを有さない金属が備えられる。
【００１４】
１つのさらなる形態において、以下のステップがまた行われる：
−バリア層の提供の後に放射線感受性層を提供するステップ、
−パターンに従って、放射線感受性層を照射するステップ、
−照射の後に放射線感受性層を現像するステップ、
−現像の後、放射線感受性層のない領域に、ガルバニック法を用いて金属または金属合金を提供するステップ、
‐金属または金属合金の提供の後、放射線感受性層の残留物を除去するステップ。
【００１５】
しかしながら、電着が境界電極層の全体領域上にもたらされ得、その後、例えばＣＭＰ法（化学機械的研磨）が行われる。
【００１６】
さらなる形態において、しかしながら、ガルバニックに提供される金属、またはガルバニックに提供される金属合金は、シリコン内で大きい拡散係数を有する。金属の原子の拡散係数は、例えば、４００℃において１０ー９ｃｍ２／ｓより大きい。よって、４００℃（摂氏温度）と９００℃との間の範囲の温度Ｔでの銅について以下のことが当てはまる：
Ｄ［ｃｍ２／ｓ］＝４．７  １０−３  ｅｘｐ（−ｅａ／ｋＴ）、
このとき、ｅａはｅＶ（電子ボルト）での活性化エネルギーであり、この場合において０．４３ｅＶであり、ｋは、ボルツマン定数である。
【００１７】
同じことが、ガルバニックに提供される金属合金にも当てはまり、ここで、５重量％より多い原子、５０重量％より多い原子、または９０重量％さえよりも多い原子が、シリコン内で大きい拡散係数を有する。追加物は、例えば５重量％未満という少ない割合のみを有することが多い。代わりに、しかしながら、例えば、小さい拡散係数を有する材料（例えば、アルミニウム）を備える異なる金属または異なる金属合金もまたガルバニックに堆積され得る。大きい拡散係数を有する材料が、次いで、この材料上に堆積される場合、汚染に関して、前に説明したことと同じ考えが当てはまる。
【００１８】
本発明による方法のさらなる形態において、ガルバニック法は、外部電流源または電圧源を用いて実行される。外部電流源または電圧源は、とりわけ、より速い堆積速度をもたらす。加えて、外部電流を用いる方法の場合において、例えば、還元剤と触媒とがガルバニック槽に加えられる。
【００１９】
別のさらなる形態において、外部電流のないガルバニック法が実行される。１マイクロメートルの層厚さに対する堆積速度は、さらに、数分の範囲内であり、例えば１０分未満である。しかしながら、外部電流源または電圧源を用いる方法の場合において生じる電界のひずみが避けられる。その結果、均一な厚さの金属層が生成される。外部電流のないガルバニック法の間に形成する結晶格子は、外部電流源または電圧源を用いるガルバニック法と比較して、より一層均一になり、また、堆積する時間がより長いためにより均質になる。これにより、層の電気抵抗が小さくなるため、電流フローは同じままで生成される熱は少なくなる。加えて、より均質な結晶格子は、エレクトロマイグレーションに対してより大きい抵抗がある。これら技術的性質は、切り替えられるべき電流強度が高ければ高いほど、なおさら重要である。
【００２０】
第２の局面において、本発明はまた、外部電流のないガルバニック法を用いて金属を提供する方法に関する。外部電流のない方法で堆積されるガルバニック層は、特に密度が高く、そして特に均一である。その結果生じる外部電流のない方法で堆積されるガルバニック層の改善された電気的性質、特により低い電気抵抗と、エレクトロマイグレーションへの耐性とが、外部電流を用いる堆積と比較して、多くの適用に特に重要であり、例えばコンタクトホール（すなわち、電流密度が非常に高い場所）における適用に重要である。
【００２１】
第２の局面の方法による第１の手段の場合において、バリア層が再び境界電極層として用いられる。それ故、この場合もさらなる境界電極層が提供される必要はない。
【００２２】
第２の局面の方法による第２の手段の場合において、境界電極層が、再度、バリア層に加えて提供される。これにより、ある程度の自由、すなわち境界電極層の材料の選択という自由がもたらされる。適切な材料の使用を通して、ガルバニック法は、バリア層に関して、さらなる境界電極層を使用しないときよりも簡単な方法で実行され得る。
【００２３】
第２の局面による方法の１つのさらなる形態において、原子がシリコン内で大きい拡散係数を有する金属の境界電極層、または５％より多い原子がシリコン内で大きい拡散係数を有する金属合金層が使用される。代わりに、使用される境界電極層は、前記タイプの金属層または前記タイプの金属合金層（例えば、バリア層またはバリア層に加えて提供される境界電極層）ではない層である。
【００２４】
第１の局面による方法または第２の局面による方法の次の形態において、境界電極層の材料は、電気化学電圧列（ｅｌｅｋｔｒｏｃｈｅｍｉｓｃｈｅ  Ｓｐａｎｎｕｎｇｓｒｅｉｈｅ）において、ガルバニックに堆積した金属またはガルバニックに堆積した金属合金より低い電位を有する。電気化学電圧列は、後者が基準電極、すなわち水素電極を併用してガルバニックセルを形成する場合、異なる材料に構築される電圧を規定する。例を挙げると、以下のことが当てはまる：
Ｌｉ  −３．０４Ｖ（ボルト）、
Ａｌ  −１．６６Ｖ、
Ｔｉ  −１．６２８Ｖ、
Ｎｉ  −０．２３Ｖ、
Ｈ２  ０Ｖ、
Ｃｕ  ＋０．３５Ｖ、
Ａｇ  ＋０．８Ｖ、
Ｈｇ  ＋０．８５Ｖ、
Ｐｔ  ＋１．２Ｖ、
Ａｕ  ＋１．４１Ｖ。
【００２５】
例を挙げると、例えば、金Ａｕ、白金Ｐｔ、水銀Ｈｇおよび銀Ａｇについて、ほとんど全ての金属が銅イオンの存在下で酸化され、より陰性の金属が溶液内に入り、かつ、溶解した銅イオンが金属被覆として堆積されることが、ほとんど例外なく、銅Ｃｕについて当てはまる。
【００２６】
それ故、本発明による方法の１つのさらなる形態において、ガルバニック法に用いられる電解質溶液には、金属イオン、特に、銅イオンが含まれる。１つの改良において、溶液は、水、アルコールまたはエーテルまたはこれら物質の混合物に基づく。電位差が原因で、すなわち、特に、例えばホルムアルデヒドといった還元剤がなく、沈殿反応に対する触媒もないため、さらなる追加物は電気化学的堆積に必要ない。
【００２７】
従って、さらなる形態の場合において、電解質溶液は少数の成分だけ、例えば、基本的な溶液の分子（例えば、水分子）と、金属イオンと、金属イオンで塩を形成する異極性のイオンとのみを含み、この塩は、電解質溶液において溶解される。電位差からの電着のために、電解質溶液の温度もｐＨも外部電流のないガルバニック法において重要ではない。例を挙げると、この方法は室温、すなわち例えば２０℃で実行される。電解質溶液を加熱することにより、堆積が加速するが、溶媒のより急速な蒸発がもたらされ、そして、電解質溶液における濃度の変化がもたらされる。言及した温度よりも下げることにより、より均一な層の成長がもたらされるが、より遅い堆積速度となる。
【００２８】
外部電流のない方法において、使用した塩によっては、電解質溶液のｐＨは、例えば、硫酸銅ＣｕＳＯ４を用いる場合、１〜６の範囲、すなわち酸性の範囲にあり、あるいは、例えば、水酸化銅Ｃｕ（ＯＨ）２を用いる場合、８〜１４の間の範囲、すなわちアルカリ性の範囲にある。
【００２９】
本発明による方法のさらなる形態において、バリア層に加えて提供された境界電極層は、ガルバニック法の間に、完全に、または、一部の層のところまで分解される。１つのさらなる形態において、バリア層は、一部の層において分解される。バリア層の残りの部分は、まだ、十分な拡散バリアを保証する。
【００３０】
本発明による方法のさらなる形態において、エッチング工程は、放射線感受性層の除去の後に行われ、このエッチング工程の間、バリア層は、電着の間に製造された金属構造に従って、好ましくは、簡単なウェット化学的エッチングプロセスにおいてエッチングされる。
【００３１】
別のさらなる形態において、相互接続には、アルミニウムまたはアルミニウム合金が含まれ、このアルミニウム合金は、例えば、シリコンまたは銅を、例えば１重量パーセントの少量を加えたアルミニウムである。本発明による方法は、特に最上位のメタライゼーション層を製造することに適している。例を挙げると、より下位のメタライゼーション層には、アルミニウムまたはアルミニウム合金が含まれ、このアルミニウム合金は、例えば、９０重量％より多く、または９５重量％より多くアルミニウムを含み、すなわち容易に処理することが可能な材料である。
【００３２】
さらなる形態において、バリア層には、例えば、タングステン、チタンまたはタンタルが含まれ、すなわち１６００℃より高い融点を有する金属が含まれる。１つの改良において、そのような金属の窒化物層もまた用いられる。これらバリア層は、特に拡散バリアおよび接着促進層として適している。
【００３３】
１つのさらなる形態において、加えて、バリア層に提供された境界電極層には、アルミニウムまたはアルミニウム合金が含まれ、このアルミニウム合金は、例えば、９０重量％より多く、または９５重量％より多くアルミニウムを含み、すなわち、プロセス技術の点においては容易に処理され得る材料である。
【００３４】
さらなる形態において、ガルバニックに堆積した金属は、銅、金、銀または白金である。複数のこれら物質を有する金属合金もまた用いられる。
【００３５】
別のさらなる形態において、コンタクトホールは、１μｍ（マイクロメートル）より大きい直径、１０μｍより大きい直径、または２０μｍさえよりも大きい直径を有する。１つの改良において、堆積した層の層厚は、外部電流を使用する方法が電着に利用される場合、１００ｎｍ（ナノメートル）より大きいか、５００ｎｍより大きく、または１０μｍさえよりも大きい。しかしながら、外部電流方法との組み合わせで適切である場合、１μｍ未満の直径を有するコンタクトホールもまた、外部電流のない方法を用いて容易に生成され得る。
【００３６】
本発明は、加えて、１Ａ（アンペア）より大きい電流、１０Ａより大きい電流、あるいは、１００Ａさえよりも大きい電流がスイッチングの間に流れる集積電力回路を製造する本発明による方法の使用に関する。特に、外部電流のない電着方法を用いて、そのように高い電流に必要とされる非常に低い電気抵抗およびエレクトロマイグレーションへの高い耐性を持って、電気的接続を生成することが可能である。
【００３７】
本発明による方法の他の使用において、この方法は、複数のキャリア回路を生成し、かつ、複数のキャリード回路を生成する役目をする。複数は、例を挙げると、数千回路の量を生成する。キャリード回路は、チップラピッドマウンティング技術を用いて、キャリア回路上に提供される。この技術はまた、フリップチップ技術とも呼ばれる。例を挙げると、２つの回路は、そのアクティブ面側が向き合うようにハンダ付けされる。代わりに、フリップチップ技術の他の固定方法を使用することも可能である。
【００３８】
本発明は、加えて、原子がシリコン内で大きい拡散係数を有する金属または金属化合物が含まれるコンタクトホールを有する集積回路構造に関する。金属または金属化合物は、外部電流のないガルバニック堆積方法の間にのみ生じる結晶格子均質性を有する。その結果、コンタクトの電気的性質は、スパッタされた、あるいは外部電流源または電圧源を用いてガルバニックに製造されたコンタクトと比較して著しく良い。
【００３９】
本発明の構成は、添付の図面を参照して、以下に説明される。
【発明を実施するための最良の形態】
【００４０】
図１Ａ〜図１Ｃは、第１の方法の改良型に従って、集積回路構造１０の最後のメタライゼーション層のための製造ステップを示す。集積回路構造１０は、既に、少なくとも１つのメタライゼーション層１２を含み、ここで、複数のアルミニウム相互接続が構成されており、例えば、相互接続１４が構成される。メタライゼーション層１２の生成後、例えば、二酸化シリコンまたはＢＰＳＧ材料（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）からなる絶縁層１６が堆積された。
【００４１】
フォトリソグラフィ法を用いて、複数のコンタクトホール、すなわち、いわゆるビアがその後、絶縁層１６内に生成され、例えば、相互接続１４に通じるコンタクトホール１８が生成された。
【００４２】
バリア層２０が、次いで堆積された。このバリア層は、例えば、タングステン−チタンＷＴｉまたはニッケルＮｉを備える。バリア層２０は、例えば、スパッタリング方法を用いて提供され、かつ、１００ｎｍ（ナノメートル）未満の厚さを有する。
【００４３】
アルミニウムシード生成層２２が、それから例えば、スパッタリング方法を用いて提供された。アルミニウムシード生成層２２は、アルミニウムＡｌを備え、かつ、例示的な実施形態において、例えば５０ｎｍの厚さを有する。他の例示的な実施形態において、シード生成層２２の厚さは、同様に、１００ｎｍ未満である。
【００４４】
図１Ｂに示されるように、フォトレジスト層３０が次いで提供され、このフォトレジスト層は、例えば、３０μｍ（マイクロメートル）またはより大きい厚さを有する。フォトレジスト層３０は、所定のマスク構造に従って露光かつ現像され、銅で汚染された状態ではなく、かつ、銅で汚染されない設備を利用することが可能である。
【００４５】
フォトレジスト層３０のパターニングの後、外部電流のない電着法が、硫酸銅溶液ＣｕＳＯ４を用いて行われる。この場合において、銅コンタクト３２がコンタクトホール１８内と、コンタクトホール１８上とに堆積される。電着の間、アルミニウムシード生成層２２は、コンタクトホール１８の領域内で分解される。バリア層２０は、上部の部分的な層内でのみ分解されるため、まだ、十分な程に拡散バリアの機能を果たす。
【００４６】
外部電流のない方法の終わりにおいて、銅コンタクト３２は、突出しないか、あるいは、フォトレジスト層３０内に含まれるカットアウトの低い部分に僅かだけ突出する。コンタクトホール１８が既に、外部電流のない方法の終わりにおいて埋められていた場合、電着が終了する。それに反して、コンタクトホール１８がまだ、外部電流のない方法の終わりにおいて埋められていない場合、あるいは、銅コンタクトが絶縁層１６を超えてさらに突出しようとする場合、外部電流を用いる方法がさらなる電着のために用いられる。代わりに、電着はまた、外部電流方法を用いてのみもたらされる。
【００４７】
図１Ｃに示されるように、フォトレジスト層３０の残留物が、次いで除去される。その後、ウェット化学的エッチング法を用いて、あるいは、ドライエッチング法を用いて、アルミニウムシード生成層２２が、銅コンタクト３２に覆われていない領域内で除去される。同様に、ウェット化学的エッチング法を用いて、あるいは、ドライエッチング法を用いて、バリア層２０が、銅コンタクト（例えば、銅コンタクト３２）に覆われていない領域内で除去される。
【００４８】
図１Ａ〜図１Ｃを参照して説明された方法は、比較的薄いバリア層２０を用いて実行され得る。これにより、プロセス運用が容易になる。例を挙げると、薄いバリア層は、より厚いバリア層よりも良く接着する。
【００４９】
図２Ａ〜図２Ｃは、直接バリア層上に銅メタライゼーションを生成する製造ステップを示す。図２Ａに示されるように、集積回路構造１０ａは、メタライゼーション層１２ａを含む。メタライゼーション層１２ａは、アルミニウムからなる相互接続１４ａを含む。絶縁層１６と同じ材料を備える絶縁層１６ａは、メタライゼーション層１２ａに提供された。その後、絶縁層１６ａは、フォトリソグラフィ法を用いてパターン化された。コンタクトホール１８ａは、相互接続１４ａ上に生成されている。
【００５０】
バリア層２０ａが次いで提供され、このバリア層は、例えば、チタンＴｉとチタン窒化物ＴｉＮとのダブル層を備える。バリア層２０ａの厚さは、引張応力が過度に大きくなり過ぎないように、かつ、他方では、しかしながら、十分に厚い層もまた、外部電流のないガルバニック法においてバリア層２０ａの部分的な分解の後に存在するように選択された。
【００５１】
図２Ｂに示されるように、フォトレジスト層３０ａが次いで、バリア層２０ａに提供された。フォトレジスト層３０ａは、ここでも、例えば、３０μｍの厚さを有する。フォトレジスト層３０ａはそれから、フォトリソグラフィ法において露光かつ現像され、銅で汚染された状態ではなく、かつ、銅で汚染されない設備がまた使用された。
【００５２】
その後、銅Ｃｕからなる銅コンタクト３２ａが、コンタクトホール１８ａの領域内で、例えば、外部電流のない電着方法を用いて生成される。バリア層２０ａの上部の部分的な層は、電着の間に分解する（破線５０を参照）。
【００５３】
図２Ｃに示されるように、例えば、ウェット化学的クリーニングステップを用いて、フォトレジスト層３０ａの残留物が次いで除去される。ウェット化学的エッチングプロセスにおいて、バリア層２０ａが、次いで、銅コンタクト３２ａによって覆われていない領域内において除去される。
【００５４】
代わりに、外部電流を用いるガルバニック法または組み合わせた方法のみが、図２Ａ〜図２Ｃを参照して説明した方法において同様に使用される。
【００５５】
図３は、集積プロセッサ回路１０２と、２つの集積メモリ回路１０４および１０６からなる構造１００を示す。構造１００は、プリント回路基板１１０上に構成されており、接続ワイヤ１１２および１１４は、プロセッサ回路１０２からプリント回路基板１１０までつなげる。
【００５６】
集積回路構造１０２〜１０６は、図１Ａ〜図１Ｃを参照して説明した方法を用いて、あるいは、図２Ａ〜図２Ｃを参照して説明した方法を用いて生成されている。集積回路構造１０２〜１０６の生成後、２つのメモリ回路１０４および１０６は、いわゆるチップラピッドマウンティング技術（フリップチップ技術）を用いてプロセッサ回路１０２にハンダ付けされた（ハンダ付け点1２０〜１２６を参照）。接着技術が代わりに用いられ得る。メモリ回路１０４および１０６のアクティブ面は、プロセッサ回路１０２のアクティブ面と向き合う。
【００５７】
図３に示される構造は、本発明による方法を用いて集積回路１０２〜１０６を生成するとき、採算が合うように大量にのみ製造され得る。他の方法の場合において、設備の汚染は、もはや代替できないであろう。
【００５８】
上記プロセス運用は、以下の利点を有する：
−アルミニウム処理方法は、ＢＥＯＬにおいて標準プロセスである、
−既存の設備およびプロセスは、制限なしに利用され得る、
−露光設備への寄与は必要ない、
−低費用、
−ＦＥＯＬとＢＥＯＬとの間の明確な分離、
−汚染のリスクがない、
−より高い可撓性およびモジュール性。
【図面の簡単な説明】
【００５９】
【図１】図１Ａ〜図１Ｃは、第１の方法の改良型に従って、アルミニウムシード生成層を用いて銅メタライゼーションを生成する製造ステップを示す。
【図２】図２Ａ〜図２Ｃは、第２の方法の改良型に従って、シード生成層としてバリア層を用いて銅メタライゼーションを生成する製造ステップを示す。
【図３】図３は、フリップチップ技術によって生成された集積回路構造を示す。
2006507675.tif 000003
2006507675.tif 000004
【図３】
2006507675.tif 000005
【国際調査報告】
2006507675.tif 000006
2006507675.tif 000007
2006507675.tif 000008
2006507675.tif 000009
2006507675.tif 000010
2006507675.tif 000011
2006507675.tif 000012
2006507675.tif 000013