(57)【要約】【課題】負荷インピーダンスの最適化により、線形増幅を維持しながら増幅器電力効率を高めた無線周波数電力増幅器を提供する。【解決手段】互いに並列に接続した第１および第２の増幅器サブセクションを電力増幅段に備える。第１の増幅器サブセクションは増幅すべき信号を受け、第２の増幅器サブセクションは増幅すべき信号を第１のインピーダンス反転回路経由で受ける。第１の増幅器サブセクションの増幅器出力信号を第２のインピーダンス反転回路に加え、その出力を第２の増幅器サブセクションからの増幅出力信号と合成する。低電力モードでは、第１の増幅器サブセクションが第１の線形増幅器として動作し、第２の増幅器サブセクションはオフ状態にバイアスされている。高電力モードでは、第１および第２の増幅器サブセクションが両方とも線形増幅器として動作する。第２の遅延素子のインピーダンスと第１の遅延素子のインピーダンスとを等しくすることによって、高電力モードおよび低電力モードの両方の期間中の増幅器効率を改善する。
2006500883.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受け、それに応答して第１の出力信号を生ずるように構成した第１の増幅器と、
前記入力信号に第１の遅延を与えて遅延入力信号を生ずるように構成した第１の遅延回路と、
前記遅延入力信号を受け、それに応答して第１の遅延出力信号を生ずるように構成した第２の増幅器と、
インピーダンス反転を生じ、前記第１の出力信号に第２の遅延を与えて第２の遅延出力信号を生ずるように構成したインピーダンス反転回路と、
前記第１の遅延出力信号および前記第２の遅延出力信号を、増幅出力信号（ＲＦＯＵＴ）を生ずるように合成する手段と、
前記第１の増幅器をイネーブル時に線形モードで動作させる第１のバイアス電圧（ＢＩＡＳ３）と、前記第２の増幅器をイネーブル時に線形モードで動作させる第２のバイアス電圧（ＢＩＡＳ４）とを生ずるように構成したバイアス制御回路と
を含む電力増幅回路。
【請求項２】
前記バイアス制御回路が、
制御信号が低電力モードを特定しているときは前記第１のバイアス電圧を活性化するとともに前記第２のバイアス電圧を非活性化する手段と、
前記制御信号が高電力モードを特定しているときは前記第１のバイアス電圧および前記第２のバイアス電圧の両方を活性化する手段と
を含む請求項１記載の電力増幅回路。
【請求項３】
前記合成する手段が、前記第１の遅延出力信号および前記第２の遅延出力信号を受けるように構成した出力端子を含み、その出力端子に出力信号（ＲＦＯＵＴ）を供給する請求項１記載の電力増幅回路。
【請求項４】
インピーダンス整合回路をさらに含み、前記入力信号を前記第１の増幅器に供給し、前記遅延入力信号を前記インピーダンス整合回路経由で前記第２の増幅器に供給する請求項１記載の電力増幅回路。
【請求項５】
入力増幅段をさらに含み、前記入力信号を前記第１の増幅器に供給し、前記遅延入力信号を前記入力増幅段経由で前記第２の増幅器に供給する請求項４記載の電力増幅回路。
【請求項６】
前記第１の遅延回路がインピーダンス反転回路を含む請求項１記載の電力増幅回路。
【請求項７】
前記第１の増幅器が第１のインピーダンスの最適負荷を表し、前記第２の増幅器が第２のインピーダンスの最適負荷を表し、前記インピーダンス反転回路が前記第１のインピーダンスに等しい特性インピーダンスを表す請求項６記載の電力増幅回路。
【請求項８】
前記第１の遅延が前記第２の遅延に等しい請求項１記載の電力増幅回路。
【請求項９】
前記第１の増幅器が第１のセットのトランジスタを含み、前記第２の増幅器が第２のセットのトランジスタを含む請求項１記載の電力増幅回路。
【請求項１０】
前記第１のセットのトランジスタを前記第１のバイアス電圧を受けるように接続し、前記第２のセットのトランジスタを前記第２のバイアス電圧を受けるように接続した請求項９記載の電力増幅回路。
【請求項１１】
前記第１のセットのトランジスタの第１のサブセットを前記第１のバイアス電圧を受けるように接続し、前記第１のセットのトランジスタの第２のサブセットを前記第２のバイアス電圧を受けるように接続し、前記第２のセットのトランジスタを前記第２のバイアス電圧を受けるように接続した請求項９記載の電力増幅回路。
【請求項１２】
入力信号を受け、それに応答して第２の出力信号を生ずるように構成した第３の増幅器と、
前記第２の出力信号に前記第２の遅延を与えて第３の遅延出力信号を生ずるように構成した第３の遅延回路と
を含み、
前記合成手段が、前記第１の遅延出力信号、前記第２の遅延出力信号および前記第３の遅延出力信号を合成して増幅出力信号を生じ、前記バイアス制御回路が、前記第３の増幅器をイネーブル時に線形モードで動作させる第３のバイアス電圧（ＢＩＡＳ３）を生ずるように構成されている
請求項１記載の電力増幅回路。
【請求項１３】
入力信号（ＲＦＩＮ）を増幅する方法であって、
前記入力信号（ＲＦＩＮ）を第１の増幅器に供給する過程と、
前記第１の増幅器が前記入力信号に応答して第１の出力信号を生ずる線形モードで動作するようにその増幅器をイネーブルする過程と、
遅延入力信号を生ずるように前記入力信号に第１の遅延を与える過程と、
前記遅延入力信号を第１の増幅器に供給する過程と、
前記遅延入力信号に応答して第１の遅延出力信号を生ずる線形モードで動作するように前記第２の増幅器をイネーブルする過程と、
第２の遅延出力信号を生ずるように前記第１の出力信号に第２の遅延を与える過程と、
前記第１の遅延出力信号と前記第２の遅延出力信号とを合成して増幅出力信号（ＲＦＯＵＴ）を生ずる過程と
を含む方法。
【請求項１４】
前記第１の遅延出力信号と前記第２の遅延出力信号とが実質的に同じ位相になるように前記第１の遅延を前記第２の遅延と等しく設定する過程をさらに含む請求項１３記載の方法。
【請求項１５】
前記第２の増幅器を低電力モードにおいてディスエーブルする過程をさらに含む請求項１３記載の方法。
【請求項１６】
前記第２の遅延をインピーダンス反転回路により与える過程をさらに含む請求項１３記載の方法。
【請求項１７】
前記インピーダンス反転回路の特性インピーダンスを前記第１の増幅器の最適負荷インピーダンスと等しく選ぶ過程をさらに含む請求項１６記載の方法。
【請求項１８】
前記第１の信号をインピーダンス整合回路経由で前記第１の増幅器に供給する過程と、
前記遅延入力信号を前記インピーダンス整合回路経由で前記第２の増幅器に供給する過程と
をさらに含む請求項１３記載の方法。
【請求項１９】
前記入力信号を入力増幅段経由で前記第１の増幅器に供給する過程と、
前記遅延入力信号を前記入力増幅段経由で前記第２の増幅器に供給する過程と
をさらに含む請求項１８記載の方法。
【請求項２０】
前記第１の増幅器および前記第２の増幅器をイネーブルする過程が、
第１のバイアス電圧を前記第１の増幅器の中の第１のセットのトランジスタに印加する過程と、
第２のバイアス電圧を前記第２の増幅器の中の第２のセットのトランジスタに印加する過程と
をさらに含む請求項１３記載の方法。
【請求項２１】
前記第１の増幅器をイネーブルする過程が、前記第２のバイアス電圧を前記第１の増幅器の中の第３のセットのトランジスタに印加する過程をさらに含む請求項２０記載の方法。
【請求項２２】
前記入力信号（ＲＦＩＮ）を第３の増幅器に供給する過程と、
前記入力信号に応答して第３の出力信号を生ずる線形モードで動作するように前記第３の増幅器をイネーブルする過程と、
第３の遅延出力信号を生ずるように第３の遅延を前記第３の出力信号に与える過程と、
前記第１の遅延出力信号、前記第２の遅延出力信号および前記第３の遅延出力信号を合成して増幅出力信号（ＲＦＯＵＴ）を生ずる過程と
をさらに含む請求項１３記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
この出願は２００２年１０月４日提出のトーマス  アール．アペル名義の米国特許仮出願第６０／４１６，０３９号「複数の出力電力レベルを有する線形電力増幅器」および２００２年９月２０日提出の同人名義の米国特許仮出願第６０／４１２，３４２号「周辺回路切換による効率的電力制御」の優先権を主張し、それら出願番号をここに参照してそれら出願の明細書の記載内容をこの明細書に組み入れる。
【技術分野】
【０００２】
この発明は無線周波数電力増幅器またはマイクロ波電力増幅器に関し、より詳しくいうと、一つの特定の入力信号について二つ以上の選択可能な出力電力レベルを生ずるように制御できる無線周波数電力増幅器またはマイクロ波電力増幅器に関する。
【背景技術】
【０００３】
線形電力増幅器はＡＢ級モードで動作させることが多い。ＡＢ級動作は入力信号の電力の節減に伴う電力増幅器への電源電流節減をもたらす。すなわち、電源電流を休止時電流最小値に達するまで減らすことができる。直流（ＤＣ）電力対無線周波数（ＲＦ）電力効率は入力電力の減少とともに低下する。従来技術による直線電力増幅器において、低電力動作の場合は休止時電流値を低レベルに段階的に下げることによって電力効率を改善することができるものもある。しかし、電力増幅器の直線性は、休止時電流値レベルがごく低い場合は低下する。その点につき図１と関連づけて詳述する。
【０００４】
図１は慣用の電力増幅器１００の回路図であって、この増幅器は増幅段１０１−１０２およびそれら増幅段に付随するバイアス回路１１１−１１２を含む。これら増幅段１０１−１０２はＮＰＮバイポーラトランジスタ１０３−１０４の並列接続セットを含む。これらトランジスタ１０３−１０４のベースにはバラスト抵抗器１０５−１０６をそれぞれ接続する。これらトランジスタ１０３−１０４のベースは通常は無線周波数入力信号（例えばＲＦＩＮ）を受けるように回路構成してある。これらトランジスタ１０３−１０４のエミッタは接地電位点に接続し、コレクタからＲＦ出力信号（例えばＲＦＯＵＴ）を増幅段の出力端子に取り出す。
【０００５】
入力信号ＲＦＩＮが高電力になると（すなわち、高電力動作の期間中は）、ＨＩ／ＬＯ制御信号が第１の論理状態に活性化される。これに応答して、バイアス電圧制御回路１１１−１１２は比較的高いバイアス電圧ＶＢＩＡＳ１−ＶＢＩＡＳ２を供給する。その結果、増幅段１０１−１０２はＲＦＩＮ信号に応答して直線性を保って動作する。これに対して、入力信号ＲＦＩＮが低電力信号になると（すなわち、低電力動作の期間中は）、ＨＩ／ＬＯ制御信号は第２の論理状態に非活性化される。これに応答して、バイアス電圧制御回路１１１−１１２は比較的低いバイアス電圧ＶＢＩＡＳ１−ＶＢＩＡＳ２を供給する。増幅段１０１−１０２のトランジスタ１０３−１０４の各々は一様にバイアスされているので、上記電流の減少はトランジスタ１０３−１０４を含むセルにおける電流密度の減少を表す。この状態では、増幅段１０１−１０２の消費電力は小さくなるが、増幅器１００の直線性は低下する。
【０００６】
また、高電力動作でも低電力動作でも電力増幅器１００から見た負荷インピーダンスは同じ値ＲＬである。しかし、高電力動作に対する最適負荷インピーダンスは低電力動作に対する最適負荷インピーダンスと同じではない。通常は負荷インピーダンスの最適化は高電力動作に対して行うので、低電力動作時には電力増幅器の効率は低下する。この問題は電力増幅器を携帯電話ハンドセットに用いた場合に大きい問題となる。すなわち、通話可能時間長は電力増幅器の効率に左右されるからである。
【０００７】
すでに１９３０年代以来周知である慣用のDoherty増幅器は増幅器効率を上げるもう一つの手法を提供する。通常のDoherty増幅器では増幅すべき入力信号を２分割して二つの経路を通す。この電力分割は通常は各経路に半分ずつとする。これら二つの経路を後段で合流させて、増幅出力信号をアンテナに送って送信する。これら経路の各々に位相遅延素子を含める。それら経路の一方で線形増幅器を動作させる。通常この線形増幅器は搬送波増幅器と呼ばれる。Doherty増幅器はもともと振幅変調（ＡＭ）信号用に設計されたものであるからである。搬送波増幅器は、その増幅器の増幅器効率を最大にするように、ピーキング増幅器のインピーダンスの２倍のインピーダンスの負荷を駆動するように通常は設計されている。非線形増幅器（Ｂ級またはＣ級増幅器）を第２の経路を動作させる。この増幅器は通常ピーキング増幅器と呼ばれる。搬送波増幅器およびピーキング増幅器は通常は電力最大値の互いに等しい増幅器で構成する。Doherty増幅器への入力信号電力が入力閾値を超えたときそのピーキング増幅器は動作を開始する。低電力レベル（例えば、無変調ＡＭ搬送波レベル）では搬送波増幅器は効率的に動作する。入力電力レベルが、出力電力へのピーキング増幅器の寄与が著しくなり始めるレベルまで上がると、そのピーキング増幅器は当然のことながらより高い効率のモードで動作するので、全体として高い効率を維持する。ピーキング増幅器の動作により、搬送波増幅器の実効的負荷が低下し、全体としての効率が比較的高いレベルに維持される。しかし、Doherty増幅器による増幅はある程度非直線性のある増幅であり、ＣＤＭＡなどの信号電送には許容できない。
【０００８】
【特許文献１】ＵＳＰ  ５  １６２  ７５６
【特許文献２】ＵＳＰ  ６  ６１７  ９２９
【特許文献３】US 2002/0190790 A1 (CHENG et al)19 December 2002, page 4, paragraph 0037
【非特許文献１】HOLT, Electronic Circuits Digitaland Analog, John Wiley & Sons, 1978, p.500
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、低電力動作時（すなわち、入力信号電力が比較的低レベルの期間中）に極端に低い休止時電流密度を必要としない電力増幅器が求められている。すなわち、低い休止時電流密度は非線形増幅の原因になるからである。この種の電力増幅器は線形増幅特性を備えることが求められる。また、この種の電力増幅器は高電力動作および低電力動作の両方について最適化した負荷インピーダンスを備えることが求められる。負荷インピーダンスを最適化することにより、線形増幅を維持しながら増幅器の電力効率を高めることができる。
【課題を解決するための手段】
【００１０】
この発明は第２の増幅器サブセクションと並列に接続した第１の増幅器サブセクションを含む電力増幅器を提供する。第１の増幅器サブセクションが入力信号を受けるように接続を設け、その入力信号に応答して第１の出力信号を生ずるようにする。第１のインピーダンス反転回路により上記入力信号に第１の遅延をかけて遅延入力信号を生じ、第２の増幅器サブセクションに送る。これに応答して第２の増幅器サブセクションは第１の遅延出力信号を生ずる。第１の増幅器サブセクションに接続した第２のインピーダンス反転回路により上記第１の出力信号に第２の遅延をかけて第２の遅延出力信号を生ずる。第１および第２の遅延の遅延量を互いに等しくし、上記第１および第２の遅延出力信号が同相になり容易に合成されて増幅出力信号を生ずるようにする。
【００１１】
バイアス制御回路は第１のバイアス電圧を第１の増幅器サブセクションに、第２のバイアス電圧を第２の増幅器サブセクションにそれぞれ供給する。第１のバイアス電圧が活性化されると、第１の増幅器サブセクションが線形モードで動作するようにイネーブルされる。同様に、第２のバイアス電圧が活性化されると、第２の増幅器サブセクションが線形モードで動作するようにイネーブルされる。
【００１２】
この電力増幅段を高電力モードで動作させるには、第１および第２のバイアス電圧の両方を活性化して第１および第２の増幅器セクションを両方ともイネーブルする。この電力増幅段を低電力モードで動作させるには、第１のバイアス電圧を活性化するとともに第２のバイアス電圧を非活性化して、第１の増幅器サブセクションをイネーブルするとともに第２の増幅器サブセクションをディスエーブルする。これによってこの電力増幅段全体の休止時電流は減少するが、第１の増幅器の休止時電流は変化しない。
【００１３】
この発明の一つの実施例においては、第２のインピーダンス反転回路のインピーダンスを、第１の増幅器サブセクションの最大電力時負荷インピーダンス最適値と等しい値に設定する。第１および第２の増幅器サブセクションの等価の並列インピーダンスは、増幅出力信号を受けるように接続した外部負荷インピーダンスと等しくなる。その結果、電力増幅段の効率は高電力動作時にも低電力動作時にも最適化される。
【発明の効果】
【００１４】
低電力動作モードでも直線性が低下せず電力効率の高いＲＦ電力増幅器を提供できる。
【発明を実施するための最良の形態】
【００１５】
発明の実施例をより明確に示すために特定の電子回路（例えば電源供給線など）を省略して図面に示してあることは当業者には理解されよう。図面全体を通じて、同じ参照数字は各種実施例の中の同じ構成要素を示す。例えば、実施例は全体的にバイポーラ接合トランジスタ（ＢＪＴ）技術（例えばマルチセルへテロ接合バイポーラ接合トランジスタ（ＨＢＴ））によるものとして説明しているが、電界効果トランジスタまたは電子管をここに示した回路構成に採用できることは当業者には理解されよう。例えば、ＢＪＴに代えてＦＥＴまたは三極真空管を用いることもできる。
【００１６】
慣用のＧａＡｓ製造技術を用いてＧａＡｓ基板の上に形成できる実施例もある。上記以外の実施例ではそれ以外の半導体材料（例えばシリコン、リン化インジウムなど）を用いることもできる。
【００１７】
実施例はセルラー無線送受信ハンドセット（すなわち「セルラー電話」）について説明するが、実施例が明細書記載のものに限られないことは当業者には明らかであろう。
【００１８】
図２はこの発明の一つの実施例によるセルラー電話ハンドセット２００および受信アンテナ２１５のブロック図である。セルラー電話送受信機ハンドセット２００は最終段電力増幅器３００を含む。電力増幅器３００は可変で選択可能な出力電力レベルをアンテナ２０１に供給して、可変高電力無線周波数信号２１１または可変低電力無線周波数信号２１２が受信アンテナ２１５に送信されるようにする。なお、通常は電力増幅器３００とアンテナ２０１との間にデュプレクサまたはフィルタ（図示してない）を配置する。上記二つの出力電力レベルは例示のためのものである。上記以外の実施例では三つ以上の選択可能な出力電力レベルを生ずる。アンテナ２１５は例えば移動電話交換局（ＭＴＳＯ）（図示してない）に接続する。
【００１９】
図３はこの発明の一つの実施例による電力増幅回路３００の回路図である。この電力増幅回路３００は入力端子３０１と、出力端子３０２と、中間出力端子３０３と、制御論理ユニット３０５と、入力インピーダンス整合回路３０６と、段間インピーダンス整合回路３０７と、入力段増幅器３１０と、バイアス抵抗器３１１−３１２と、入力段バイアス制御回路３２５と、遅延素子３３０と、インピーダンス反転遅延素子３４０と、出力インピーダンス整合回路３５０とを含む。入力段増幅器３１０は増幅器サブセクション３１０Ａおよび３１０Ｂを含む。出力段増幅器３２０は増幅器サブセクション３２０Ａおよび３２０Ｂを含む。ここに述べる実施例では、遅延素子３３０はインダクタ３３１およびキャパシタ３３２−３３３を含むＬＣ低域通過インピーダンス反転回路である。同様に、遅延素子３４０はインダクタ３４１およびキャパシタ３４２−３４３を含むＬＣ低域通過インピーダンス反転回路である。上記以外の実施例では、遅延素子３３０およびインピーダンス反転回路３４０は上記以外の回路（例えば四分の一波長伝送線路）で実現できる。出力インピーダンス整合回路３５０はインダクタ３５１−３５２，キャパシタ３５３−３５５および電圧源３５６を含む。インピーダンス整合回路３５０の特定の構成がこの発明に不可欠になるわけではない。このインピーダンス整合回路は出力端子３０２における負荷を中間出力端子３０３における負荷レベルに変換するにすぎないからである。インピーダンス整合回路３５０がなくても、この発明の主要部は不変である。
【００２０】
図３に示すとおり、電力増幅回路３００は二つの増幅段３１０および３２０を有する。初段増幅段３１０も終段増幅段３２０も複数の増幅器サブセクションを有する。初段増幅段３１０は増幅器サブセクション３１０Ａおよび３１０Ｂを含み、終段増幅段３２０は増幅器サブセクション３２０Ａおよび３２０Ｂを含む。なお、増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂは説明の便宜のために挙げたものである。後述のとおり、各増幅段に三つ以上の増幅器サブセクションを用いることもできる。増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０ＢはＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）として図示してある。上記以外の実施例では、ＢＪＴの代わりに他の種類のトランジスタ（例えば電界効果トランジスタ）を用いることもできる。ここに述べる実施例では、増幅段３１０および３２０の各々が慣用のＧａＡｓ製造技術により形成したマルチセルへテロ接合バイポーラトランジスタ（ＨＢＴ）を含む。
【００２１】
増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂは単一のＨＢＴセルで構成でき、また、単一の出力を生ずるように接続した複数のＨＢＴセルでも構成できる。ここに図示した増幅段数は説明の便宜のためのものである。上記以外の実施例では、一つ、三つまたはそれ以上の直列接続の増幅段を用いる。
【００２２】
さらに図３に示すとおり、増幅器サブセクション３１０Ａおよび３２０Ａを入力端子３０１と中間出力端子３０３との間に縦続接続する。同様に、増幅器サブセクション３１０Ｂおよび３２０Ｂを、入力端子３０１と中間出力端子３０３との間に縦続接続する。縦続接続した増幅器サブセクション３１０Ａおよび３２０Ａを、縦続接続した増幅器サブセクション３１０Ｂおよび３２０Ｂと並列に接続する。
【００２３】
図３に示すとおり、無線周波数入力信号ＲＦＩＮを、信号源（図示してない）から入力端子３０１に供給する。この入力信号ＲＦＩＮは、慣用の時分割多元接続（ＴＤＭＡ）符号分割多元接続（ＣＤＭＡ）、またはエンハンストデータＧＳＭエンバイロンメント（ＥＤＧＥ）信号処理に従って情報を搬送するように信号処理した信号である場合もある。これらの信号処理方法は、情報の符号化または信号中における拡散に用いる変調モード、すなわち線形増幅動作を要する変調モードの例示のためのものである。この入力信号ＲＦＩＮは例えば８００ＭＨｚまたは１．９ＧＨｚセルラー電話周波数帯の信号である。
【００２４】
入力信号ＲＦＩＮを入力端子３０１から入力インピーダンス整合回路３０６経由で増幅器サブセクション３１０Ａのベースに加える。また、入力信号ＲＦＩＮを遅延回路３３０および入力インピーダンス整合回路３０６経由で増幅器サブセクション３１０Ｂのベースに加える。その結果、増幅器サブセクション３１０Ｂは（増幅器３１０Ａの受ける信号ＲＦＩＮに対して）信号ＲＦＩＮの遅延バージョンを受ける。増幅器３１０Ａおよび３１０Ｂのベースへの入力ＲＦ信号はＲＦ１およびＲＦ２でそれぞれ表示してある。信号ＲＦ２は信号ＲＦ１の遅延バージョンである。
【００２５】
増幅器サブセクション３１０Ａおよび３１０Ｂは、イネーブルされると、入力信号ＲＦ１およびＲＦ２に応答してそれぞれ対応の出力信号ＲＦ３およびＲＦ４を生ずる。これらの増幅出力信号ＲＦ３およびＲＦ４を段間インピーダンス整合回路３０７経由で増幅器サブセクション３２０Ａおよび３２０Ｂのベースにそれぞれ加える。増幅器サブセクション３２０Ａおよび３２０Ｂのベースへの入力ＲＦ信号はＲＦ５およびＲＦ６でそれぞれ表示してある。段間インピーダンス整合回路３０７は、信号ＲＦ３およびＲＦ４を増幅器サブセクション３１０Ａおよび３１０Ｂから最終段増幅段３２０のそれぞれ対応の増幅器サブセクション３２０Ａおよび３２０Ｂに効率的に転送する慣用の回路ブロックである。
【００２６】
出力段増幅器サブセクション３２０Ａおよび３２０Ｂは、信号ＲＦ５およびＲＦ６に応答して、それぞれ対応の出力信号ＲＦ７およびＲＦ８を生ずる。出力信号ＲＦ８は中間出力ノード３０３に直接に加える。これと対照的に、出力信号ＲＦ７はインピーダンス反転回路３４０経由で中間出力ノード３０３に加える。インピーダンス反転回路３４０からのＲＦ信号はＲＦ９で表示してある。インピーダンス反転回路３４０で生ずる遅延は遅延回路３３０による遅延と等価でなければならない。遅延量を整合させることによって、信号ＲＦ８が信号ＲＦ９と同相になる。この状態を達成するために、遅延回路３３０による遅延をインピーダンス反転回路３４０による遅延と等しい値に設定する。信号ＲＦ８およびＲＦ９は同相であるので、これら信号を中間出力ノード３０３で合成（加算）し、ＲＦ増幅出力信号ＲＦＯＵＴを生ずる。この信号ＲＦＯＵＴを出力ノード３０３から出力インピーダンス整合回路３５０経由で出力端子３０２に供給する。一つの実施例では、この信号ＲＦＯＵＴを負荷としてのアンテナ（例えばアンテナ２０１）に加える。すなわち、出力インピーダンス整合回路３５０はアンテナ２０１に伴うインピーダンスと整合するように構成されている。なお、電力増幅器３００とアンテナ２０１との間には通常はデュプレクサまたはフィルタブロックを配置する。
【００２７】
バイアス制御回路３１５は、バイアス抵抗器３１１および３１２経由で増幅器サブセクション３１０Ａおよび３１０Ｂにバイアス信号ＢＩＡＳ１およびＢＩＡＳ２をそれぞれ供給する。同様に、バイアス制御回路３２５はバイアス抵抗器３２１および３２２経由で増幅器サブセクション３２０Ａおよび３２０Ｂにバイアス信号ＢＩＡＳ３およびＢＩＡＳ４をそれぞれ供給する。
【００２８】
一つの実施例では、バイアス信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４の各々は互いに別々の二つの状態の一方の状態をとる。これらバイアス信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４の各々が第１の状態に活性化されると、それぞれ対応の増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂがイネーブルされる。バイアス信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４の各々が非活性化されると、それぞれ対応の増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂはディスエーブルされる。
【００２９】
ここに述べる実施例によると、電力増幅器回路３００は低電力モードまたは高電力モードで動作できる。
【００３０】
低電力モードでは、バイアス制御回路３１５がバイアス信号ＢＩＡＳ１を第１の状態で活性化し、バイアス信号ＢＩＡＳ２を第２の状態で非活性化し、それによって低電力増幅器サブセクション３１０Ａをイネーブルするとともに高電力増幅器サブセクション３１０Ｂをディスエーブルする。または、低電力モードでは、バイアス制御回路３２５がバイアス信号ＢＩＡＳ３を第１の状態で活性化し、バイアス信号ＢＩＡＳ４を第２の状態で非活性化し、それによって低電力増幅器サブセクション３２０Ａをイネーブルするとともに高電力増幅器サブセクション３２０Ｂをディスエーブルする。
【００３１】
高電力モードでは、バイアス制御回路３１５がバイアス信号ＢＩＡＳ１およびＢＩＡＳ２の両方を第１の状態で活性化し、それによって増幅器サブセクション３１０Ａおよび３１０Ｂの両方をイネーブルする。また、高電力モードでは、バイアス制御回路３２５がバイアス信号ＢＩＡＳ３およびＢＩＡＳ４を第１の状態で活性化し、それによって増幅器サブセクション３２０Ａおよび３２０Ｂの両方をイネーブルする。
【００３２】
活性化された状態では、バイアス信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４は、それぞれ対応の増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂを線形増幅器（例えば、Ｂ級に近い深いＡＢ級の線形増幅器）として動作させる。従って、増幅段３１０および３２０は、ピーキング増幅器を非線形増幅器として動作させるようにバイアスする慣用のDoherty増幅器とは動作が異なる。
【００３３】
バイアス制御回路３１５および３２５は制御論理ユニット３０５からの増幅器制御信号ＨＩ／ＬＯによって制御する。制御信号ＨＩ／ＬＯの値によってバイアス信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４の状態が定まる。制御論理ユニット３０５は、増幅器３００が低電力モードで動作すべきときは第１の状態をとり増幅器３００が高電力モードで動作すべきときは第２の状態をとる制御信号ＨＩ／ＬＯを生ずる。これらのモードを、入力端子３０４への制御信号に応答して特定する。制御論理ユニット３０５（および電力増幅器３００）は、入力端子３０８への電力増幅器イネーブル制御信号（PA ENABLE）に応答してイネーブルされディスエーブルされる。電力増幅器３００をディスエーブルする場合は、上記電力増幅器イネーブル制御信号を階段状にする。
【００３４】
制御論理ユニット３０５は、電力増幅器３００を低電力モードで動作させるか慣用のとおり（例えば低／高電力モードを特定する端子３０４への制御信号に応答して）高電力モードで動作させるかを定める。利用可能なバイアス回路および制御論理ユニット技術は多様であり、この明細書の記載に基づきこれら回路の構成は当業者には自明であろう。一つの例では、端子３０４への制御入力は通常は３．４ボルトＣＭＯＳ電圧レベルである。
【００３５】
要するに、低電力動作期間中は、増幅器サブセクション３１０Ａおよび３２０Ａは線形増幅器として動作するようにイネーブルされ、増幅器サブセクション３１０Ｂおよび３２０Ｂはディスエーブルされる。この場合、信号ＲＦＩＮは入力インピーダンス整合回路３０６、増幅器サブセクション３１０Ａ、段間インピーダンス整合回路３０７、増幅器サブセクション３２０Ａ、インピーダンス反転回路素子３４０およびインピーダンス整合回路３５０を通過する。したがって、遅延回路３３０および増幅器サブセクション３１０Ｂおよび３２０Ｂは信号経路から実効的に除かれている。信号ＲＦ９は出力信号ＲＦＯＵＴとして出力される。この信号ＲＦＯＵＴは図２の低電力出力信号２１２に対応する。
【００３６】
高電力動作期間中は、増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂはすべて線形増幅器としてイネーブルされる。この場合は、信号ＲＦＩＮは上述の二つの互いに並列の信号経路を通過して中間出力端子３０３に出力信号ＲＦＯＵＴを生ずる。すなわち、信号ＲＦ８およびＲＦ９の合成出力を出力信号ＲＦＯＵＴとして出力する。この信号ＲＦＯＵＴは図２の高電力出力信号２１１に相当する。
【００３７】
高電力動作期間中も低電力動作期間中も、イネーブルされた増幅器サブセクションは線形増幅器として動作するように十分にバイアスされている。しかし、低電力動作期間中には、増幅段３１０および３２０の休止時電流は、高電力動作期間中における増幅段３１０および３２０の休止時電流に対して減少するので有利である。休止時電流のこの減少の大きさは増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂの中のトランジスタ構成で定まる。動作中のセルの電流密度は変化しない。例えば、増幅器サブセクション３１０Ａおよび３２０Ａの各々がＭ個の並列接続したトランジスタを含み、増幅器サブセクション３１０Ｂおよび３２０ＢがＮ個の並列接続したトランジスタを含む場合は、休止時電流はＭ／（Ｎ＋Ｍ）の割合で最大電力時レベルから減少する。増幅器サブセクションごとに異なるトランジスタサイズを用いることによって休止時電流を調節することもできる。例えば、増幅器サブセクション３１０Ａおよび３２０Ａに用いるトランジスタを増幅器サブセクション３１０Ｂおよび３２０Ｂに用いるトランジスタの四分の一のサイズのものにすることもできる。
【００３８】
より詳細に下に述べるとおり、増幅器３００の回路構成は高電力動作の期間中は最適負荷インピーダンスを可能にし低電力動作の期間中は適正化負荷インピーダンスを可能にするので有利である。後述の例に挙げた特定の数値はこの発明の動作の説明のためのものである。用途に特有の高電力および低電力動作レベルによって最適値が定まる。
【００３９】
図４Ａはこの発明の一つの実施例による増幅器サブセクション３２０Ａおよび３２０Ｂ、バイアス抵抗器３２１および３２２、インピーダンス反転回路３４０、および負荷インピーダンス４０１の回路図である。負荷インピーダンス４０１はアンテナ２０１の出力インピーダンス整合回路３５０を通じた変換ずみのインピーダンスを表す。この負荷インピーダンスの値はＲＬオームである。低電力増幅器サブセクション３２０Ｂは１２個の並列接続ＮＰＮバイポーラトランジスタ５乃至１６を含む。バイアス抵抗器３２１は、トランジスタ１乃至４のベースに信号ＢＩＡＳ３をそれぞれ供給するように接続した四つの抵抗器Ｒ１乃至Ｒ４を含む。バイアス抵抗器３２２は、トランジスタ５乃至１６にＢＩＡＳ４を供給するようにそれぞれ接続した１２個の抵抗器Ｒ５−Ｒ１６を含む。
【００４０】
上述の実施例において、トランジスタ１乃至１６の各々についての所望の最適負荷インピーダンスは８０オームである。したがって、イネーブルされた状態では、増幅器サブセクション３２０Ａは負荷インピーダンス２０オーム（四つの８０オームインピーダンスの並列接続）となる。同様に、イネーブルされた状態では、増幅器サブセクション３２０Ｂは負荷インピーダンス６．６オーム（１２個の８０オームインピーダンスの並列接続）となる。上述の実施例では、インピーダンス反転回路３４０は、増幅器サブセクション３２０Ａ（すなわち２０オーム）のインピーダンスに整合する特性インピーダンスを備えるように設定する。インピーダンス反転回路は式Ｚ０２＝ＺＩＮ×ＺＯＵＴに従って動作する。ここでＺ０はインピーダンス反転回路の特性インピーダンスであり、ＺＩＮはインピーダンス反転回路の入力におけるインピーダンスであり、ＺＯＵＴはインピーダンス反転回路の出力における負荷インピーダンスである。この実施例では負荷抵抗器４０１の値は５オームである。
【００４１】
高電力動作の期間中は増幅器サブセクション３２０Ａおよび３２０Ｂの両方をイネーブルする。この動作状態では、増幅器サブセクション３２０Ａの所望の抵抗値２０オームはインピーダンス反転回路３４０の特性インピーダンスに整合する。したがって、インピーダンス反転回路３４０の出力端子からみた負荷インピーダンスが２０オームである場合は、インピーダンス変換はなく、インピーダンス反転回路３４０を通じた遅延がみられるだけである。上記の負荷インピーダンス５オームは、遅延素子３４０の出力でみた２０オームと、増幅器サブセクション３２０Ｂからみた６．６７オーム負荷抵抗との並列接続に分割される（すなわち、２０×６．６７／（２０＋６．６７））。上記負荷インピーダンスの増幅器サブセクション３２０Ａおよび３２０Ｂの部分負荷への分割は中間出力ノード３０３への流入電流の比に左右される。したがって、５オームの負荷抵抗４０１は増幅器サブセクション３２０Ａおよび３２０Ｂの５オームの等価負荷抵抗に整合する。当業者に周知のとおり、これによって負荷抵抗器４０１への効率的な電力の伝達が得られる。
【００４２】
一般化して述べると、セル総数Ｎ個および低電力セルＭ個の場合は、増幅器サブセクション３２０ＡはＮ×ＺＬＯＡＤ／Ｍの負荷を駆動し、増幅器サブセクション３２０ＢはＮ×ＺＬＯＡＤ／（Ｎ−Ｍ）の負荷を駆動する。
【００４３】
低電力動作の期間中は増幅器サブセクション３２０Ａをイネーブルし、増幅器３２０Ｂをディスエーブルする。この状態では、増幅器３２０Ｂに伴うインピーダンスは非常に高くなる（実施的に無限大、すなわち開回路）。その結果、低出力増幅器サブセクション３２０Ａの負荷は、インピーダンス反転回路３４０で変換した最大電力時出力負荷インピーダンスＲＬとなる。より詳細に述べると、インピーダンス反転回路３４０の入力端子で増幅器サブセクション３２０Ａからみた負荷インピーダンスは８０オーム（すなわち、２０２／５オーム）に等しくなる。したがって、２０オームの増幅器サブセクション３２０Ａが８０オームの実効負荷を駆動する。したがって、インピーダンス反転回路３４０は、増幅器サブセクション３２０Ｂがオフ状態にバイアス（スイッチ）されている場合は、増幅器サブセクション３２０Ａの出力で負荷インピーダンス増加（すなわち、低い負荷インピーダンスをより高い負荷インピーダンスに反転）をもたらすので有利である。これによる利点は、電力増幅回路３００の最大電力レベルの１／Ｎに対して最適負荷を与えることである。上述の実施例ではＮ＝１６であり、したがって、低電力動作時には最大電力の１／１６（すなわち最大電力の−１２ｄＢのレベル）に対して負荷を与える。このようにして、低電力セル３２０Ａは低電力動作モードにおいてずっと低い電流レベルで（より高い効率で）動作する。インピーダンス反転回路３４０を図３に示すとおり含めることによって、低電力動作および高電力動作の両方について全体の効率を最大にできる。
【００４４】
なお、インピーダンス反転回路３４０がない場合は、低電力増幅器サブセクション３２０Ａは５オームの抵抗性負荷を直接に駆動する。増幅器サブセクション３２０Ａに対する負荷抵抗が５オームである場合は、全体の効率は低い。これは、低インピーダンス負荷のために負荷電流が増加することに起因する。
【００４５】
遅延素子３３０のインピーダンスが一般に遅延素子３４０のインピーダンスと等しくないことが重要である。遅延素子３３０の機能は、遅延素子３４０による遅延量または位相偏移量に見合った遅延線として作用することである。
【００４６】
上述の例ではインピーダンスひと組だけを用いているが、他の実施例ではそれ以上の組のインピーダンスを用いることもできる。例えば、ＣＤＭＡ用の場合は、トランジスタ１乃至１６の各々のインピーダンスは６４オームであり、インピーダンス反転回路３４０のインピーダンスは１２．８オームであり、負荷抵抗器４０１の抵抗値は４オームである。この実施例では、増幅器サブセクション３２０Ａは５個のトランジスタを含み、増幅器サブセクション３２０Ｂは１１個のトランジスタを含む。
【００４７】
上述の実施例では、バイアス制御回路３１５および３２５が二つの階段状（不連続な論理）電圧レベルの一方のレベルとして信号ＢＩＡＳ２およびＢＩＡＳ４を生ずる。もう一つの実施例では、バイアス制御回路３１５および３２５がアナログ制御信号として信号ＢＩＡＳ２およびＢＩＡＳ４を生ずる。アナログ制御信号を用いることにより、インピーダンス反転回路３４０に、二つの互いに不連続的な状態でなく互いに連続的な動的負荷状態を生じさせることができる。信号ＢＩＡＳ２およびＢＩＡＳ４をアナログ信号にした場合は、高電力増幅器サブセクション３１０Ｂおよび３２０Ｂの動作をオフに近い状態から線形増幅状態まで制御するようにこれらの信号は作用する。
【００４８】
上述の例は１６個のバイポーラトランジスタ１乃至１６を用いているが、他の実施例ではそれ以外の数のトランジスタを用いることができる。また、この例では低電力増幅器サブセクション３２０Ａに四つのトランジスタを用い、高電力増幅器サブセクション３２０Ｂに１２個のトランジスタを用いているが、多様な増幅器サブセクションで上記以外の数のトランジスタを用いることもできる。
【００４９】
図４Ｂはこの発明のもう一つの実施例による増幅器サブセクション３２０Ａおよび３２０Ｂ、バイアス抵抗器３２１および３２２、遅延素子３４０および負荷インピーダンス４０１の回路図である。この実施例は図４Ａに示した回路素子と同じ回路素子を含むが、回路構成は少し異なる。すなわち、図４Ｂの実施例では低電力増幅器サブセクション３２０Ａがトランジスタ１乃至５を含み、高電力増幅器サブセクション３２０Ｂがトランジスタ６乃至１６を含む。抵抗器Ｒ１およびＲ２はバイアス抵抗器３２１を形成し、信号ＢＩＡＳ３を受けるように構成してある。抵抗器Ｒ６乃至Ｒ１６はバイアス抵抗器３２２を形成し、信号ＢＩＡＳ４を受けるように構成してある。しかし、抵抗器Ｒ３乃至Ｒ５は、信号ＢＩＡＳ４を受けるように構成した切換式抵抗器３２１Ａを形成する。
【００５０】
上述の実施例ではトランジスタ１乃至１６の各々は負荷インピーダンス８０オームを最適値とする。すなわち、イネーブルされると、増幅器サブセクション３２０Ａの負荷インピーダンスは１６オーム（８０オームインピーダンスの並列接続）になる。同様に、増幅器サブセクション３２０Ｂの負荷インピーダンスは、イネーブルされると７．２７オーム（８０オームのインピーダンスの並列接続）になる。上述の実施例では、インピーダンス反転回路３４０は増幅器サブセクション３２０Ａの負荷インピーダンス最適値（すなわち１６オーム）に整合した特性インピーダンスＺ０を備えるように設定する。負荷抵抗器４０１はこの実施例では値５オームを有する。
【００５１】
高電力動作の期間中は増幅器サブセクション３２０Ａおよび３２０Ｂの両方をイネーブルする。この状態では、５オームの負荷は、インピーダンス反転回路３４０への１６オームの負荷抵抗と、増幅器３２０Ｂからみた７．２７オームの負荷とに分割される。増幅器サブセクション３２０Ａからインピーダンス反転回路３４０を通じてみたインピーダンスは１６オームである。すなわち、インピーダンス反転回路３４０の特性インピーダンスが増幅器サブセクション３２０Ａの最適負荷インピーダンス（すなわち１６２／１６オーム）に整合するからである。したがって、インピーダンス変換は観測されず、インピーダンス反転回路３４０を通じた遅延のみが観測される。増幅器サブセクション３２０Ａおよび３２０Ｂの５オームの等価抵抗は５オームの負荷抵抗４０１と整合する。当業者には周知のとおり、これによって負荷抵抗器４０１への効率的な電力伝達を達成できる。
【００５２】
低電力動作の期間中は、低電力増幅器サブセクション３２０Ａのトランジスタ１および２をイネーブルし、低電力増幅器サブセクション３２０Ａのトランジスタ３乃至５をディスエーブルし、高電力増幅器サブセクション３２０Ｂをディスエーブルする。この状態のもとでは、増幅器サブセクション３２０Ｂおよびトランジスタ３乃至５に伴うインピーダンスは非常に高く（実効的に無限大、または開回路に）なる。その結果、低電力増幅器サブセクション３２０Ａのトランジスタ１および２には、最大電力時の出力負荷インピーダンスＲＬをインピーダンス反転回路３４０で変換した値の負荷がかかる。より詳細に述べると、増幅器サブセクション３２０Ａからインピーダンス反転器３４０の入力端子でみた負荷インピーダンスは５１．２オーム（すなわち、１６２／５オーム）に等しい。トランジスタ１および２は等価インピーダンス４０オーム（すなわち８０／２オーム）を最適値として必要とする。増幅器サブセクション３２０Ａは５１．２オームの実効負荷を駆動する。この値は負荷インピーダンス目標値４０オームに受入れ可能なほどに近い。したがって、インピーダンス反転回路３４０は、増幅器サブセクション３２０Ｂをオフ状態にバイアス（スイッチ）した場合に、増幅器サブセクション３２０Ａの出力における負荷インピーダンスの増加（すなわち、低い負荷インピーダンスを高い負荷インピーダンスに反転）をもたらすので有利である。低電力動作の期間中にトランジスタ１および２のみをイネーブルすることによって、増幅器サブセクションのインピーダンスを所望の負荷インピーダンスに近似させるので有利である。上述の手法で、低電力動作および高電力動作の両方について全体の効率を最適値にすることができる。
【００５３】
図５はこの発明の一つの実施例による電力増幅器５００の回路図である。図３および図５に示した回路構成素子と同じ構成素子は同じ参照数字で示してある。すなわち、電力増幅回路５００は、入力端子３０１、出力端子３０２、中間出力端子３０３、制御論理ユニット３０５、入力インピーダンス整合回路３０６、入力段増幅器３１０、バイアス抵抗器３１１−３１２、入力段バイアス制御回路３１５、出力段増幅器３２０、バイアス抵抗器３２１−３２２、出力段バイアス制御回路３２５、遅延素子３３０、遅延素子３４０および出力インピーダンス整合回路３５０を含む。段間インピーダンス整合回路３０７は部分段間インピーダンス整合回路３０７Ａおよび３０７Ｂで置換してある。遅延素子３３０は部分段間インピーダンス整合回路３０７Ａおよび３０７Ｂの間の位置に移動させてある。
【００５４】
信号ＲＦＩＮを入力インピーダンス整合回路３０６に一対の並列信号として供給する。これに応答して、入力インピーダンス整合回路３０６は一対のインピーダンス整合ずみＲＦ信号を増幅段３１０に供給する。この増幅段３１０の出力ＲＦ信号を合成して（例えば、ＢＴＪのコレクタを図示のとおり互いに結合する）単一のＲＦ信号を形成し、部分段間インピーダンス整合回路３０７Ａに供給する。部分段間インピーダンス整合回路３０７ＡはこのＲＦ信号を遅延素子３３０に供給し、この遅延素子３３０が遅延ずみのＲＦ信号および遅延なしのＲＦ信号を部分段間インピーダンス整合回路３０７Ｂに供給する。部分段間インピーダンス整合回路３０７Ｂは、ＲＦ信号ＲＦ５およびＲＦ６（図３）に等価のＲＦ信号を増幅段３２０に供給する。電力増幅回路５００の残りの部分は増幅回路３００（上に説明した）と同様に動作する。段間インピーダンス整合回路３０７の整合回路３０７Ａおよび３０７Ｂへの分割は、部分段間整合回路３０７Ｂの入力におけるインピーダンスが主として実数になる内部基準平面で通常は生ずる。
【００５５】
電力増幅回路５００の上記回路構成は、遅延素子３３０のインダクタ３３１を電力増幅回路３００の対応のインダクタよりも小さくすることを可能にする。この電力増幅回路５００の回路構成は説明のための例示である。電力増幅回路５００が３段以上の増幅段から成る実施例では、遅延素子３３０を図５の回路の任意の段間接続点に接続することができる。
【００５６】
電力増幅回路５００は四つの出力電力レベルで出力を生ずることができる。すなわち、増幅出力信号が増幅段３１０の出力で合成され、次に遅延素子３３０で再び分割されるからである。最も低い電力レベルで動作させるには、増幅器サブセクション３１０Ａおよび３２０Ａをイネーブルし、増幅器サブセクション３１０Ｂおよび３２０Ｂをディスエーブルする。第１の中間電力レベルで動作させるには、増幅器サブセクション３１０Ａ、３１０Ｂおよび３２０Ａをイネーブルし、増幅器３２０Ｂをディスエーブルする。第２の中間電力レベルで動作させるには、増幅器サブセクション３１０Ａ、３２０Ａおよび３２０Ｂをイネーブルし、増幅器サブセクション３１０Ｂをディスエーブルする。最も高い電力レベルで動作させるには、増幅器サブセクション３１０Ａ、３１０Ｂ、３２０Ａおよび３２０Ｂのすべてをイネーブルする。
【００５７】
すなわち、電力増幅回路５００では、増幅段３１０は、増幅器サブセクション３１０Ａのみを動作させる（低出力電力）か、増幅器３１０Ａおよび３１０Ｂの両方を動作させる（高出力電力）かにより、低出力電力または高出力電力を生ずるように動作する。増幅器サブセクション３１０Ａおよび３１０Ｂの各々は、全体として線形増幅動作が望ましいので、オン状態にバイアスされている場合は、線形増幅器として動作する。
【００５８】
同様に、増幅段３２０は、増幅器サブセクション３２０Ａのみを動作させる（低出力電力）か、増幅器サブセクション３２０Ａおよび３２０Ｂの両方を動作させる（高出力電力）かにより、低出力電力または高出力電力を生ずるように動作する。増幅器サブセクション３２０Ａおよび３２０Ｂの各々は、オン状態にバイアスされている場合は、線形増幅器として動作する。しかし、全体としての線形増幅動作が求められていない場合もあり、その場合は上記増幅器サブセクションは線形増幅器以外の増幅器として動作する。
【００５９】
図６はこの発明のもう一つの実施例による終段増幅回路６００の回路図である。終段増幅回路６００は、入力端子６０１、出力端子６０２、中間出力端子６０３、制御入力端子６０４、制御論理ユニット６０５、入力インピーダンス整合回路６０７、バイアス抵抗器６１１乃至６１４、終段増幅段６２０、バイアス制御回路６２５、遅延素子６３０、および遅延素子６４０Ａ、６４０Ｂおよび６４０Ｃを含む。インピーダンス整合回路６０７は段間インピーダンス整合ユニットとして作用する。複数増幅段による実施例では、インピーダンス整合ユニット６０７は段間インピーダンス整合ユニットとして作用する。終段増幅回路６００は、低電力増幅器サブセクション６２０Ａ、６２０Ｂおよび６２０Ｃ、および高電力増幅器サブセクション６２０Ｄを含む。増幅器サブセクション６２０Ａ乃至６２０Ｄはオン状態にバイアス（スイッチ）されると、線形増幅器として動作する。上述のとおり、増幅器サブセクション６２０Ａ乃至６２０Ｄの各々は、マルチセルＧａＡｓ  ＨＢＴの中の互いに結合した一つ以上のセルなど多様なタイプの一つ以上のトランジスタで構成できる。
【００６０】
ＲＦ入力信号ＲＦ１１はインピーダンス整合素子６０７Ａ、６０７Ｂおよび６０７Ｃに直接に加える。信号ＲＦ１１の遅延ずみのバージョン（すなわちＲＦ１２）は遅延素子６３０経由でインピーダンス整合素子６０７Ｄに供給する。上述の実施例では、遅延素子６３０は遅延回路３３０（図３）と同じである。インピーダンス整合素子６０７Ａ、６０７Ｂ、６０７Ｃおよび６０７Ｄは信号ＲＦＡ、ＲＦＢ、ＲＦＣおよびＲＦＤを増幅器サブセクション６２０Ａ、６２０Ｂ、６２０Ｃおよび６２０Ｄにそれぞれ供給する。バイアス制御回路６２５は、バイアス制御信号ＢＩＡＳ１、ＢＩＡＳ２、ＢＩＡＳ３およびＢＩＡＳ４を増幅器サブセクション６２０Ａ、６２０Ｂ、６２０Ｃおよび６２０Ｄにそれぞれ供給する。バイアス制御回路６２５は、制御論理ユニット６０５から供給されるマルチビットレベル制御信号ＬＶＬに応答して動作する。一方、制御論理ユニット６０５は制御入力端子６０４へのマルチビット制御信号に応答して上記信号ＬＶＬを生ずる。
【００６１】
イネーブルされると増幅器サブセクション６２０Ａ、６２０Ｂ、６２０Ｃおよび６２０Ｄは増幅出力信号ＲＦ２１、ＲＦ２２、ＲＦ２３およびＲＦ２４をそれぞれ生ずる。これら出力信号ＲＦ２１、ＲＦ２２およびＲＦ２３は遅延素子６４０Ａ、６４０Ｂおよび６４０Ｃにそれぞれ供給され、これらの遅延素子は出力信号ＲＦ３１、ＲＦ３２およびＲＦ３３をそれぞれ生ずる。上述の実施例において、遅延素子６４０Ａ、６４０Ｂおよび６４０Ｃの各々はインピーダンス反転回路３４０（図３）と同じである。これら出力信号ＲＦ２４、ＲＦ３１、ＲＦ３２およびＲＦ３３を合成して出力信号ＲＦＯＵＴを生じ、この信号ＲＦＯＵＴを出力インピーダンス整合回路６５０に供給する。上述の実施例において、出力インピーダンス整合回路６５０は出力インピーダンス整合回路３５０（図３）と同じである。
【００６２】
遅延素子６３０による遅延を、遅延素子６４０Ａ乃至６４０Ｃの各々による遅延と整合するように設定し、信号ＲＦ２４、ＲＦ３１、ＲＦ３２およびＲＦ３３のすべてが同相になるようにする。
【００６３】
バイアス制御回路６２５は、信号ＬＶＬに応答して、増幅器サブセクション６２０Ａ、６２０Ｂおよび６２０Ｃの多様な組み合わせをバイアス（オン状態にスイッチ）し、多様な低電力出力信号レベルを生ずる。また、信号ＬＶＬに応答してバイアス制御回路６２５は増幅器サブセクション６２０Ｄをバイアス（オン状態にスイッチ）し、増幅器サブセクション６２０Ａや６２０Ｂや６２０Ｃのうちの一つ以上と組み合わされて動作するようにする。すなわち、バイアス信号ＢＩＡＳ１乃至ＢＩＡＳ４は、関連の増幅器サブセクション６２０Ａ乃至６２０Ｄをオフ状態または線形増幅器状態で動作させる。バイアス信号ＢＩＡＳ１乃至ＢＩＡＳ４は上述のとおりディジタルでもアナログでもよい。また、増幅器サブセクション６２０Ｄは、増幅器６２０Ａ、６２０Ｂおよび６２０Ｃの各々よりも大きい、またはより多数の結合トランジスタまたはトランジスタセルを備えたものとすることができる。増幅器サブセクション６２０Ａ、６２０Ｂおよび６２０Ｃは互いに同数の、または互いに異なる数のトランジスタを備えて構成できる。
【００６４】
いくつかの実施例に関連づけてこの発明を上に述べてきたが、この発明はこれら実施例に限定されず、当業者に自明の種々の変形が可能である。したがって、この発明は特許請求の範囲の記載のみによって限定される。
【産業上の利用可能性】
【００６５】
ＣＤＭＡ方式などによるセルラー電話システムのハンドセットの製造に利用できる。
【図面の簡単な説明】
【００６６】
【図１】慣用の電力増幅器の回路図。
【図２】この発明の一つの実施例によるセルラー電話ハンドセットおよび受信アンテナのブロック図。
【図３】この発明の一つの実施例による低電力モードおよび高電力モードを有する線形電力増幅器のブロック図。
【図４Ａ】この発明の一つの実施例による図３の電力増幅器の増幅器サブセクション、バイアス抵抗器、インピーダンス反転回路素子および負荷インピーダンスの回路図。
【図４Ｂ】この発明のもう一つの実施例による図３の電力増幅器の増幅器サブセクション、バイアス抵抗器、インピーダンス反転回路素子および負荷インピーダンスの回路図。
【図５】この発明のもう一つの実施例による低電力モードおよび高電力モードを有する線形電力増幅器のブロック図。
【図６】この発明のもう一つの実施例による複数の低電力動作モードおよび高電力動作モードを有する線形電力増幅器出力段の回路図。
【符号の説明】
【００６７】
１００      慣用の電力増幅器
２００      セルラー電話ハンドセット
２０１      アンテナ
２１１      高電力無線周波数信号
２１２      低電力無線周波数信号
２１５      受信用アンテナ
３００，５００，６００      終段電力増幅回路
【図１】
2006500883.tif 000003
【図２】
2006500883.tif 000004
【図３】
2006500883.tif 000005
【図４Ａ】
2006500883.tif 000006
【図４Ｂ】
2006500883.tif 000007
【図５】
2006500883.tif 000008
【図６】
2006500883.tif 000009
【国際調査報告】
2006500883.tif 000010