(57)【要約】電子回路は秘密情報に依存する動作を実行する。前記秘密情報に対する電源電流依存性は、追加の電源電流を引き込むことにより隠蔽される。複数の処理回路（１０２，１０６）は前記秘密情報に依存する前記動作のそれぞれの部分を実行する。前記処理回路のそれぞれを出入りする処理信号の対を受信するように結合されたアクティビティ監視回路（１２ａ，１２ｂ，１４）は、処理信号の各対からアクティビティ情報を算出する。前記アクティビティ監視回路（１２ａ，１２ｂ，１４）は、前記処理信号に依存する前記処理回路（１０２，１０６）により消費される電源電流の合計を示す結合アクティビティ信号を生成する。電源接続部に接続された電流引き込み回路は、前記結合アクティビティ信号により制御された隠蔽電流を引き込むように前記アクティビティ監視回路（１２ａ，１２ｂ，１４）により制御され、この結果、前記秘密情報に依存する電源電流変動は、前記処理回路（１０２，１０６）により引き込まれた電流と隠蔽電流との合計において隠蔽される。
2006524387.tif 000002
【特許請求の範囲】
【請求項１】
秘密情報に依存する動作を実行する電子回路装置において、
電源接続部と、
実行中に前記秘密情報に依存する前記動作のそれぞれの部分を使用する複数の処理回路を有する処理ユニットであって、前記電源接続部から給電される当該処理ユニットと、
前記処理回路のそれぞれを出入りする処理信号の対を受信するために結合されたアクティビティ監視回路であって、前記処理信号の各対から算出されたアクティビティ情報を算出し、前記処理信号に依存する前記処理回路により消費される電源電流の合計を示す結合アクティビティ信号を前記アクティビティ情報から算出するように構成された当該アクティビティ監視回路と、
前記電源接続部に接続され、前記結合アクティビティ信号により制御された隠蔽電流を引き込むように前記アクティビティ監視回路により制御され、この結果、前記秘密情報に依存する電源電流変動が前記処理回路により引き込まれた電流と前記隠蔽電流との組み合わせにおいて隠蔽される電流引き込み回路と、
を有する電子回路装置。
【請求項２】
前記処理ユニットが、クロック回路と、組み合わせ論理回路と、前記クロック回路によりクロックされ前記組み合わせ論理回路のそれぞれの部分の間に接続されたレジスタとを有し、前記処理信号の対が、前記レジスタの入力信号及び出力信号の対を有し、前記電流引き込み回路が、前記クロック回路により同期されたときに前記レジスタのアクティビティに依存する前記隠蔽電流の値を調整するように構成される、請求項１に記載の電子回路装置。
【請求項３】
前記電子回路装置が前記組み合わせ回路の連続した部分のパイプラインとして組織され、前記連続した部分の各対が前記レジスタの対応する１つ又は複数のレジスタを介して結合された当該電子回路装置において、
前記組み合わせ回路の連続した部分のそれぞれの対の間の前記レジスタの対応する１つ又は複数のレジスタの入力信号及び出力信号の対を受信するためにそれぞれ結合された複数のアクティビティ監視回路と、
それぞれ前記アクティビティ監視回路の対応する１つのアクティビティ監視回路により制御され、前記アクティビティ監視回路の前記対応する１つのアクティビティ監視回路により算出された結合アクティビティ信号により制御された隠蔽電流を引き込む、前記電源接続部に接続された複数の電流引き込み回路と、
を有する、請求項２に記載の電子回路装置。
【請求項４】
対応するパイプライン段が秘密情報を処理する場合に、選択されたクロックサイクルにおいて前記電流引き込み回路を起動するように構成された、請求項３に記載の電子回路装置。
【請求項５】
前記電子回路における秘密情報依存処理の実行を始動する又は伴うトリガ信号の受信時のみに、前記隠蔽電流の引き込みを可能にするように構成された、前記電流引き込み回路に結合されたトリガ入力部を持つ、請求項１に記載の電子回路装置。
【請求項６】
前記電子回路装置が基準電流パターン生成器を有し、前記処理回路により引き込まれた電流と前記隠蔽電流との組み合わせが実質的に前記基準電流パターン生成器により生成された時間基準電流パターンと等しくなるように前記電流引き込み回路が前記隠蔽電流の値を調整するように構成される、請求項１に記載の電子回路装置。
【請求項７】
電子回路において秘密情報に依存する動作を実行する方法において、
電源電流を処理回路に供給するステップと、
前記処理回路を使用して前記秘密情報に依存する動作のそれぞれの部分を実行するステップと、
前記処理回路のそれぞれの処理回路を出入りする処理信号の対を受信するステップと、
前記処理信号の各対からアクティビティ情報を算出するステップと、
前記処理信号に依存する前記処理回路により消費される電源電流の合計を示す結合アクティビティ信号を前記アクティビティ情報から算出するステップと、
前記結合アクティビティ信号により制御された隠蔽電流を引き込むステップであって、前記処理回路により引き込まれた電流と前記隠蔽電流とを組み合わせ、この結果、前記秘密情報に依存する電源電流変動が、前記処理回路により引き込まれる電流と前記隠蔽電流との組み合わせにおいて隠蔽される当該引き込むステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路装置に関し、特には、暗号計算を実行するように構成されたスマートカードのような集積回路装置に関する。
【背景技術】
【０００２】
近年、集積回路により消費される電源電流の時間依存性の解析が、暗号解読鍵のような秘密情報を識別するために使用されることができ、この秘密情報が前記集積回路で処理されることが実現されている。これに応じて、電源電流消費の秘密情報の効果を隠蔽する（cloak）様々な解決策が提案されている。
【０００３】
国際出願公開公報ＷＯ００／２６７４６は、秘密情報依存電源電流（secret information dependent power supply current）と並列に追加の電源電流を引き込む（draw）ための負荷回路の使用を開示している。機能回路（functional circuit）と称される、秘密情報依存電源電流を引き込む回路に加えてコンプリメンタリ回路（complementary circuit）を使用することが提案されている。前記コンプリメンタリ回路及び前記機能回路は、同様な回路素子を含み、前記コンプリメンタリ回路は、前記機能回路における回路ノードに対応するコンプリメンタリ回路ノードを持つ。
【０００４】
各クロックサイクルにおいて、前記機能回路内の回路ノードの論理レベルが変化しない場合、前記コンプリメンタリ回路内の対応するノードの論理レベルは変化するようにされ、逆も同様に、前記機能回路内の回路ノードの論理レベルが変化する場合には、前記コンプリメンタリ回路内の対応するノードの論理レベルは変化しない。したがって、前記機能回路及び前記コンプリメンタリ回路の組み合わせにおける論理レベル変化の数は、前記秘密情報に依存しない。結果として、前記機能回路及び前記コンプリメンタリ回路の電源電流消費の合計は一定であり、前記秘密情報に独立である。
【０００５】
他の文書は、電源電流を一定に保つためにフィードバックループを使用する電源電流調整技術を示す。これは、平均電源電流に対して相補的な遷移（complementary transition）を使用するのと同じ結果を持つが、電源電流内のパルスの差を隠蔽しない。国際出願公開公報ＷＯ００／１９３６６は、これらのパルス差が、ほとんど常に外部電源接続部から分離されている容量性内部電源ノードから秘密情報依存電源電流を引き込むことにより除去される高度な解決策を開示している。前記内部電源ノードは、前記電源電流による累積電荷消費がこれを必要にする場合にのみ充電する外部電源に接続される。全体的な電源消費における前記秘密情報の効果を隠蔽するために、電源消費は、一定レベルに調整されなければならない。
【０００６】
しかしながら、秘密情報を隠蔽するために電源を一定レベルに保つ不利点は、かなり高いレベルの電源電流が維持されなければならないことである。他の技術はこの問題を克服しようとしている。米国特許番号６４１９１５９は、相補的な電源電流変動だけでなく、ランダムな電源電流変動の追加を開示している。これは、前記秘密情報と前記電源電流変動との間の相関を減少する。国際特許出願公開公報ＷＯ００／６３８２７は、前記秘密情報による電源電流変動を隠蔽するためのランダムに可変である電源電圧を用いる電源電圧調整を開示している。しかしながら、このタイプの隠蔽（cloaking）は、依然として前記秘密情報を解析する統計的技術に対して高い感度を持つ可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特に、本発明の目的は、コンプリメンタリノードの使用よりフレキシブルであるが、秘密情報の実際の効果に応答する集積回路の電源電流に対する秘密情報の効果の隠蔽を提供することである。
【課題を解決するための手段】
【０００８】
本発明による集積回路は、請求項１に記載される。前記集積回路において、秘密情報を処理する処理回路を出入りする処理信号の対を使用するアクティビティモニタ（activity monitor）が使用される。異なる処理回路のアクティビティ（activity）の測定値が合計され、この合計は、前記秘密情報に対する依存性を隠蔽するために電源から引き込まれる隠蔽電流（cloaking current）を制御するのに使用される。
【０００９】
前記アクティビティの合計を使用することにより、前記機能回路内の各ノードに対してコンプリメンタリノードが存在する従来の解決策よりフレキシブルな隠蔽が可能である。前記機能回路内の幾つかの回路における遷移は、遷移が起こらない前記機能回路内の各ノードに対して相補的な遷移を生成する必要なく、前記機能回路内の他の回路の遷移の欠如を補償することができるので、これは隠蔽に必要とされる電源電流を減少する。アクティビティ測定値の使用は、電源電流調整を用いるより速い及びより正確な隠蔽を実現することを可能にする。
【００１０】
実施例において、電流引き込み回路（current drawing circuit）により引き込まれた隠蔽電流は、必ずしも前記処理回路により引き込まれた電流と同じ符号を持たないことに注意すべきである。前記処理回路が論理回路の出力ノードを充電する正味の充電電流を引き込む場合、前記電流引き込み回路は、論理回路の出力ノードを放電する正味の放電電流を提供することができ、逆も同様である。加えて、前記隠蔽電流は、一定の符号の成分を含んでもよい。他の実施例において、全体的な隠蔽電流は常に同じ符号を持つ。
【００１１】
本発明による集積回路の実施例において、前記回路はクロックされ、アクティビティ依存隠蔽電源電流が、クロック信号により同期されて供給される。したがって、前記電源のパルスパターンも隠蔽されることができる。
【００１２】
本発明による集積回路の他の実施例において、前記集積回路がパイプライン型であり、隠蔽電流を引き込む電流引き込み回路がパイプライン段ごとに設けられる。したがって、秘密情報に対するパイプライン段特有の依存性が隠蔽されることができる。
【００１３】
他の実施例において、前記隠蔽電流は、前記集積回路において秘密情報依存処理の実行を始動する又は伴うトリガ信号の受信時のみに前記隠蔽電流が可能にされる。したがって、隠蔽に必要とされない電源電流の流出は回避される。
【００１４】
他の実施例において、前記トリガ信号に応答して時間依存基準パターンが生成され、前記処理回路により消費される電源電流及び前記隠蔽電流の合計が前記基準パターンのように変化するように、前記隠蔽電流が適合される。したがって、偽の秘密情報の処理がシミュレートされることができる。
【００１５】
本発明のこれら及び他の目的及び利点は、下の図を使用して記載される。
【発明を実施するための最良の形態】
【００１６】
図１は、処理ユニット１０と、アクティビティ検出回路１２ａ及び１２ｂと、アクティビティ合計回路１４と、基準パターン生成器１５と、減算器１６と、電流引き込み回路１８とを有する集積回路を示す。複数の相互接続された処理回路を含む処理ユニット１０が示されている。２つの処理回路１０２及び１０６は、これらの処理回路を他の処理回路に接続する入力部１１０及び１１４並びに出力部１１２及び１１６を有する。第１の処理回路の入力部１１０及び出力部１１２は、第１のアクティビティ検出回路１２ａの入力部に結合される。第２の処理回路１０６の入力部１１４及び出力部１１６は、第２のアクティビティ検出回路１２ｂの入力部に結合される。アクティビティ検出回路１２ａ及び１２ｂの出力部は、アクティビティ合計回路１４に結合される。減算器１６は、入力部がアクティビティ合計回路１４の出力部及び基準パターン生成器１５の出力部に結合され、出力部が電流引き込み回路１８に結合される。電流引き込み回路１８並びに処理回路１０２及び１０６は、電源接続部Ｖｄｄ及びＶｓｓから電源電流を受ける。
【００１７】
動作において、アクティビティ検出回路１２ａ及び１２ｂは、処理回路１０２及び１０６の入力及び出力信号の値からこれらの処理回路１０２及び１０４のアクティビティの量を決定する。アクティビティ測定は既知であり、したがって簡潔にのみ記載される。アクティビティＡの量は、処理回路１０２及び１０６が論理レベル遷移を生成しなければならないかどうかを示す。処理回路１０２及び１０６により消費される電力は、アクティビティが生じる場合に増大する。一実施例において、処理回路１０２及び１０６はレジスタである。この場合、前記アクティビティは、前記レジスタがクロックされる場合に生じ、入力データは、測定された出力データと等しくない出力データを生じさせる。この場合、アクティビティＡは、低論理から高論理への遷移を生じるレジスタの第１の数Ｎｕｐと高論理から低論理への遷移を生じるレジスタの第２の数Ｎｄｏｗｎとの間の差Ｎｕｐ−Ｎｄｏｗｎである。これらの遷移を生じるクロック信号を受け取ると、前記レジスタは、Ａに対して固定された比率である電荷を与える電源電流パルスを消費する。他の実施例において、処理回路１０２及び１０６は論理ゲートである。この場合にも、測定された出力データと等しくない出力データを前記ゲートの入力データが生じる場合に、前記アクティビティが生じる。ここで前記電流に対して、Ｎｕｐ−Ｎｄｏｗｎに比例する電荷を提供しなければならない。この場合、前記遷移は、クロック信号により直接的には可能にされない。
【００１８】
アクティビティ合計回路１４は、異なるアクティビティ検出回路１２ａ及び１２ｂにより決定されたアクティビティの量を合計し、異なるアクティビティ検出回路１２ａ及び１２ｂにより測定されたアクティビティの正味の合計値を減算器１６に送る。基準パターン生成器は、前記集積回路の外側で観測可能であるべきである電源接続部Ｖｄｄ及びＶｓｓを通る合計電源電流の時間依存パターン（又は時間独立パターン）を生成する。単純な例において、前記パターンは、一定の時間独立電流を必要とする。減算器１６は、制御信号を生成し、アクティビティ合計回路１４により示された電流の合計された測定量から得られる電流を所要の電流から減算した電流の量に実質的に等しい電流の量を電流引き込み回路１８に引き込ませる。
【００１９】
一実施例において、アクティビティ検出回路１２ａ、１２ｂはそれぞれ入力信号と出力信号との間の差に比例する電流を生成する。この実施例において、アクティビティ合計回路１４は、これらの電流のアナログ正味合計電流を形成し、基準生成器１５からの基準電流と前記正味合計電流との間の差を使用して電流引き込み回路１８により引き込まれる電流を制御する。しかしながら、本発明から外れることなく、アクティビティ検出回路は、アクティビティ合計回路１４においてデジタルで合計されるデジタル差信号を生成してもよい。アクティビティが測定される全ての処理回路１０２及び１０６が、データの遷移時に同じ電源電流を消費するように設計されている場合、全てのアクティビティは同じ重みで合計されることができる。
【００２０】
前記処理回路が相互に異なる設計された電流消費を持つ場合、前記異なる回路のアクティビティは、（既知の方法においては含まれるトランジスタの幅／長さ比に依存する）電流設計消費にしたがって前記合計において重み付けされるべきである。処理回路１０２及び１０６がレジスタである場合、一般に、アクティビティを検出するために入力信号と出力信号との差を決定するのに十分である。前記処理回路が論理ゲートである場合には、アクティビティを決定するために前記入力信号及び前記出力信号の以前の論理操作が必要とされる可能性があり、１つの論理回路のアクティビティを決定するために１以上の入力及び出力信号が必要とされる可能性がある。
【００２１】
デジタル実施例において、電流引き込み回路１８は、例えば所定の電流強度の電流源を選択的に起動することによりデジタルで符号化された値を所要サイズのアナログ電源電流に変換するデジタル／アナログコンバータ（周知）の形式であることができる。
【００２２】
他のデジタル実施例において、電流引き込み回路１８は、例えば入力部が信号減算器１６により制御され、相互に等しい出力容量を持つインバータ（図示されない）のような複数の論理ゲートを有することができる。一実施例において、減算器１６は、出力部がそれぞれの論理レベルから他の論理レベルに切り替えられるこれらの論理ゲートの数Ｎｕｐ及びＮｄｏｗｎを制御し、この結果、処理回路１０２及び１０６において同じ切り替えを行うゲートの数並びにこれらの数Ｎｕｐ及びＮｄｏｗｎのそれぞれの合計は、基準パターン生成器１５により定められた数に等しい。この実施例において、前記アクティビティ検出回路は、異なる論理レベルの論理レベル遷移の数のそれぞれの合計Ｎｕｐ及びＮｄｏｗｎを決定する。
【００２３】
他のデジタル実施例において、減算器１６は、切り替えられた前記論理ゲートの出力の正味の数Ｎｎｅｔ＝Ｎｕｐ−Ｎｄｏｗｎを制御し、この結果、この正味の数と処理回路１０２及び１０６において同じにする切り替えられたゲートの正味の数との合計は、基準パターン生成器１５により定められた数に等しい。したがって、電流引き込み回路１６のゲートの出力ノードにおける容量性電荷の放電は、処理回路１０２及び１０６のゲートの出力容量を充電する電流を提供するために使用されることができ、逆も同様であり、これは、より少ない電源電流消費を生じる。この実施例において、前記アクティビティ検出回路は、異なる論理レベルに対する論理レベル遷移の数の正味の合計Ｎｎｅｔ＝Ｎｕｐ−Ｎｄｏｗｎのみを決定する必要があり、個々の数Ｎｕｐ及びＮｄｏｗｎは別々に決定される必要はない。
【００２４】
好ましくは、相互に等しい出力容量を持つゲートが電流引き込み回路１８において使用され、この結果、切り替えられるゲートの数のみが問題となる。他の実施例において、相互に異なる出力容量、例えば２のような整数根基Ｒの累乗の倍率で異なる出力容量を持つゲートが使用される。この場合、電流引き込み回路が特定の出力容量のＲの論理ゲートを切り替えなければならないその都度に、これは代わりにＲ倍大きな出力容量を持つ１つの論理ゲートを切り替えることができる。
【００２５】
全ての処理回路のアクティビティを検出する必要がないことは理解されるであろう。実質的に前記秘密情報の影響を受ける回路のアクティビティを測定すれば十分である。これらの回路の中でも、前記秘密情報により最も影響を受ける回路のアクティビティのみ、又は別々に測定されないアクティビティを持つ他の回路のアクティビティに比例することが既知であるアクティビティを持つ回路のアクティビティのみを検出するだけで十分である可能性がある。例えば、組み合わせ論理回路のアクティビティが前記レジスタのアクティビティから得られる場合に、パイプライン型処理ユニットのレジスタのアクティビティのみが測定される必要があるかもしれない。
【００２６】
図２は、前記集積回路の他の実施例を示す。図２は、（この実施例ではレジスタである）処理回路１０２及び１０６並びに電流引き込み回路１８に結合されたクロック回路２０を示す。動作において、アクティビティ検出回路１２ａ及び１２ｂは、記憶された値の遷移がクロック信号と同時にレジスタ１０２及び１０６で生じるようなレジスタ１０２及び１０６の入力信号であるか否かを信号で示す。即ち、レジスタ１０２及び１０６が入力を出力に複製する場合に、アクティビティ検出回路は前記入力と出力との間の差を検出するが、前記レジスタが前記入力の逆数を前記出力に複製する場合には、前記出力と前記入力の逆数との間の差が決定される。
【００２７】
電流引き込み回路１８は、上向きの遷移を生じるレジスタ１０２及び１０６の正味の数Ｎｕｐ−Ｎｄｏｗｎに依存する合計電荷内容を持つ隠蔽電流パルスを引き込む。電流引き込み回路１８は、前記クロック信号により決定された時点におけるパルスでこの電流を引き込み、この結果、前記電流パルスは、前記クロック信号により始動された前記レジスタ内の遷移により生じたパルスと実質的に一致する。
【００２８】
図２は、前記基準パターンの生成を始動する基準パターン生成器１５と処理ユニット１０内の回路の１つとの間の接続、及びクロック回路２０から基準パターン生成器１５までの接続をも示す。動作において、処理ユニット１０は、命令のプログラム、少なくとも秘密情報を含む一部を実行する。連続した命令の実行は、クロック回路２０によりクロックされる。前記プログラムは、実行された場合に前記基準パターン生成器を始動する命令を含む。基準パターン生成器は、所要の時間依存電源電流のプログラムされた時間パターンを含み、始動されるとこのパターンの連続したステップを生成し始め、この結果、前記パターンのステップは、前記パターンの生成を始動する命令の後に続く前記プログラムの連続した命令の実行と同期して生じる。これらの連続した命令は秘密情報を処理する。
【００２９】
したがって、前記パターンを始動する命令を使用することにより、前記秘密情報の効果が隠蔽されることが保証されることができる。一実施例において、前記プログラムされた時間パターンは、前記プロセッサが（実際の値以外の）前記秘密情報の所定値と共に前記命令を実行する場合に生じるアクティビティのパターンと等しくなり、この結果、合計電源電流から、前記所定値が処理されることが見える。図２は、電流引き込み回路１８のクロッキングと一緒に示された基準パターン生成器１５に対する接続、並びにレジスタ１０２及び１０６のアクティビティに対する印加を示すが、これらの２つの変化は互いに独立に印加されることができると理解される。
【００３０】
同様に、本発明がプログラムの実行に制限されないと理解される。秘密情報依存処理は、前記集積回路において信号により始動された後に、どのような方法であっても（例えばプログラムを用いて又は専用ハードウェアを用いて）実行されることができる。このトリガ信号、又は前記処理を伴う信号に応答して、基準パターン生成器１５は始動され、合計所要電流を定めるために、前記秘密情報依存処理の実行を持つステップで基準パターンを生成する。他の実施例において、前記パターンは単なる一定の電流であるが、電流引き込み回路１８からの隠蔽回路は、前記トリガ信号に応答して開始された複数のクロックサイクルのタイムウィンドウの間のみ起動され、この結果、電流引き込み回路１８は、秘密情報が処理されない場合にアクティブではないか、又はほんの少しだけアクティブである。後者の場合に図２の正確な構造が必要とされない、即ち特定のクロックサイクルにおける隠蔽電流をディスエーブル／イネーブルするディスエーブル／イネーブル信号は、前記隠蔽回路のどこにでも、例えば電流引き込み回路１８又は前記アクティビティ測定回路に印加されることができると理解される。
【００３１】
図３は他の集積回路を示し、ここで前記処理ユニットは、それぞれ組み合わせ論理回路３００、３０４及び３０８を有する複数のパイプライン段を含む。連続したパイプライン段の各対の組み合わせ論理回路は、１以上のビットを並列に記憶するためにレジスタ３０２及び３０６により分離される。それぞれのレジスタ３０２及び３０６は、連続したパイプライン段の間の境界を定める。各境界に対して、アクティビティ測定回路３０及び３２と、基準パターン生成器３３０及び３３４と、減算器３３２及び３３６と、電流引き込み回路３２０及び３２２とが設けられる。アクティビティ測定回路３０及び３２は、レジスタ３０２及び３０６の入力部及び出力部、又は少なくとも秘密情報に依存することができる事前に既知であるデータビットを運ぶ入力部及び出力部に結合される。
【００３２】
組み合わせ論理回路の３つの段３００、３０４及び３０８、並びに付随する隠蔽回路を持つ２つのレジスタ３０２及び３０６のみが示されているが、それぞれ独自の隠蔽回路を有し、介在するレジスタを有するより多くのパイプライン段が存在することができると理解される。
【００３３】
動作において、各アクティビティ測定回路３０、３２は、パイプライン段のそれぞれの対の間の境界におけるレジスタ３０２及び３０６の複数のビット入力３１０及び３１４と複数のビット出力３１２及び３１６との間の差を測定する。各アクティビティ測定回路３０、３２の出力は、（パイプライン段特有基準パターン生成器３３０、３３４により生成された）関連するパイプライン段の前記レジスタに対して生成された基準アクティビティパターンからの値と前記アクティビティとを比較するそれぞれの減算器３３２、３３６にフィードされる。前記比較の結果は、特定の段に対する電流引き込み回路３２０、３２２にフィードされ、前記電流引き込み回路に前記パイプライン段により引き込まれる電源電流の前記秘密情報を隠蔽する電流を引き込ませる。したがって、隠蔽はパイプライン段ごとに実現される。
【００３４】
一実施例において、基準パターン生成器３３０及び３３２は、秘密情報依存電流に引き込まれさせる前記パイプライン段における命令の実行と同期して始動される。記載されたように、これは、例えば前記秘密情報依存処理を開始する又は当該処理を伴うトリガ信号に応答して前記隠蔽回路を起動することにより実現されることができる。この場合、各パイプラインに対する基準パターン生成器３３０、３３２は、好ましくは、実質的に、処理が結果として関連するパイプライン段において秘密情報依存電源電流を生じるクロックサイクルのみに対する前記基準パターンを生成する。（又は代わりにディスエーブル／イネーブル信号が特定のパイプライン段の隠蔽電流に対して生成されることができる。）したがって、各特定のパイプライン段が秘密情報依存動作を実行する場合に、追加の隠蔽電流が当該特定のパイプライン段に対してのみ引き込まれる必要がある。これは、電源消費を減少する。
【００３５】
各パイプライン段に対する電流引き込み回路３２０、３２２は、好ましくは、前記電流引き込み回路が前記電源電流を隠蔽するパイプライン段に対するレジスタ３０２、３０６の近くに、例えば非隣接パイプライン段の間に結合されたレジスタより当該レジスタの近くに配置される。したがって、前記集積回路における秘密情報関連電流の位置依存性は抑制され、これは前記秘密情報を再構成するのをより難しくする。
【００３６】
隠蔽回路はパイプライン段ごとに示されているが、前記隠蔽回路は、前記パイプラインのサブセットをそれぞれ形成するパイプライン段のグループに対して、又は図２の実施例のように前記パイプライン全体に対して設けられることもできる。
【図面の簡単な説明】
【００３７】
【図１】集積回路を示す。
【図２】クロック回路を有する集積回路を示す。
【図３】パイプライン構造を有する集積回路を示す。
【図１】
2006524387.tif 000003
【図２】
2006524387.tif 000004
【図３】
2006524387.tif 000005
【国際調査報告】
2006524387.tif 000006
2006524387.tif 000007
2006524387.tif 000008