(57)【要約】従来のＣＭＯＳ製造技術を使用して、受動光デバイスおよび能動電気光デバイスの形成を標準ＣＭＯＳ電気デバイスと共に共通ＳＯＩ構造に集積化する。電気デバイスおよび光デバイスは、同じ表面ＳＯＩ層（比較的薄い単結晶シリコン層）を共有し、そして様々な必要な半導体層がこのＳＯＩ層の上に形成される。いくつかの例では、一組のプロセス・ステップを使用して、電気デバイスと光デバイスの両方の領域を同時に形成することができる。有利なことには、同じ金属化プロセスを使用して、電気デバイスおよび能動電気光デバイスの電気接続を実現することができる。
2006525677.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩベースの電気光配列であって、
シリコン基板と、
埋込み誘電体層と、
前記埋込み誘電体層の上に配置された単結晶シリコン（ＳＯＩ）層と、
前記ＳＯＩ層の一部の上に配置された薄い誘電体層、および前記ＳＯＩ層と部分的に重なるように前記薄い誘電体層の上に配置されたシリコン層を含む少なくとも１つの光部品域と、
前記ＳＯＩ層の別個の部分の上に配置された薄い誘電体層、および前記薄い誘電体層の上に配置された高濃度ドーピング・ゲート金属様シリコン層を含む少なくとも１つの電気部品域と、を備え、１つまたは複数の光デバイスが前記光部品域の各々に形成され、かつ１つまたは複数の電気デバイスが前記電気部品域の各々に形成されており、さらに、
１つまたは複数の金属化層を含む共通電気相互接続配列を備えるＳＯＩベースの電気光配列。
【請求項２】
前記埋込み誘電体層が、二酸化ケイ素を備える、請求項１に記載のＳＯＩベースの配列。
【請求項３】
前記二酸化ケイ素層の厚さが、０．４μｍよりも大きい、請求項２に記載のＳＯＩベースの配列。
【請求項４】
前記単結晶シリコン層の厚さが、１ミクロンよりも小さい、請求項１に記載のＳＯＩベースの配列。
【請求項５】
前記少なくとも１つの光部品域の前記シリコン層が、１ミクロンよりも小さな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項６】
前記少なくとも１つの光部品域の前記シリコン層が、前記少なくとも１つの電気部品域の前記高濃度ドーピング・ゲート金属様シリコン層の厚さに実質的に等しい厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項７】
前記少なくとも１つの光部品域の前記シリコン層が、前記少なくとも１つの電気部品域の前記高濃度ドーピング・ゲート金属様シリコン層の厚さよりも小さな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項８】
前記少なくとも１つの光部品域の前記シリコン層が、前記少なくとも１つの電気部品域の前記高濃度ドーピング・ゲート金属様シリコン層の厚さよりも大きな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項９】
前記少なくとも１つの光部品域の前記シリコン層の厚さが、キャリア変調領域と実質的に重なるように光学モード最大強度を閉じ込めるように選ばれる、請求項１に記載のＳＯＩベースの配列。
【請求項１０】
前記少なくとも１つの光部品域の前記薄い誘電体層が、１０００Åよりも小さな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項１１】
前記少なくとも１つの光部品域の前記薄い誘電体層が、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ビスマスおよび酸化ハフニウムから成るグループから選ばれる、請求項１に記載のＳＯＩベースの配列。
【請求項１２】
前記少なくとも１つの光部品域の前記薄い誘電体層が、前記少なくとも１つの電気部品域の前記薄い誘電体層の厚さに実質的に等しい厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項１３】
前記少なくとも１つの光部品域の前記薄い誘電体層が、前記少なくとも１つの電気部品域の前記薄い誘電体層の厚さよりも小さな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項１４】
前記少なくとも１つの光部品域の前記薄い誘電体層が、前記少なくとも１つの電気部品域の前記薄い誘電体層の厚さよりも大きな厚さを有する、請求項１に記載のＳＯＩベースの配列。
【請求項１５】
前記少なくとも１つの光部品域の前記シリコン層が、単結晶シリコン、実質的な単結晶シリコン、歪みシリコン、非晶質シリコン、およびポリシリコンから成るグループから選ばれる、請求項１に記載のＳＯＩベースの配列。
【請求項１６】
前記ポリシリコンが、結晶粒径拡大ポリシリコン、結晶粒整列ポリシリコン、結晶粒界不動態化ポリシリコンから成るグループから選ばれる、請求項１５に記載のＳＯＩベースの配列。
【請求項１７】
前記少なくとも１つの光部品域の前記シリコン層が、単層構造を備える、請求項１に記載のＳＯＩベースの配列。
【請求項１８】
前記少なくとも１つの光部品域の前記シリコン層が、多層構造を備える、請求項１に記載のＳＯＩベースの配列。
【請求項１９】
前記多層構造が、１より多いシリコンの形態を備える、請求項１８に記載のＳＯＩベースの配列。
【請求項２０】
前記多層構造の各層が、シリコンの同じ形態を備える、請求項１８に記載のＳＯＩベースの配列。
【請求項２１】
前記少なくとも１つの光部品域の前記シリコン層の少なくとも１つの角が、光信号損失を減少させるように丸くされている、請求項１に記載のＳＯＩベースの配列。
【請求項２２】
前記少なくとも１つの光部品域の前記シリコン層の少なくとも一部が、能動「半導体様」光デバイス領域を形成するようにドーピングされている、請求項１に記載のＳＯＩベースの配列。
【請求項２３】
前記少なくとも１つの能動光デバイス領域の中の前記ＳＯＩ層の部分が、前記シリコン層の伝導型と反対の伝導型を示すようにドーピングされている、請求項２２に記載のＳＯＩベースの配列。
【請求項２４】
各ドーピングされた部分が、光信号を変調するための低ドーパント濃度の別個の領域と、電気動作信号を加えるための高ドーパント濃度の別個の領域とを含む、請求項２２に記載のＳＯＩベースの配列。
【請求項２５】
前記少なくとも１つの光部品域の前記シリコン層の少なくとも一部が、受動光デバイス領域を形成するようにドーピングされていない、請求項１に記載のＳＯＩベースの配列。
【請求項２６】
前記共通電気相互接続配列が、前記光部品域および前記電気部品域の両方の選ばれた１つに配置されたシリサイド・コンタクト域を備え、前記シリサイド・コンタクト域が同じ材料を含み、かつ基本的に等しい厚さを示すように同時に形成される、請求項１に記載のＳＯＩベースの配列。
【請求項２７】
前記コンタクト・シリサイドが、タンタル・シリサイド、チタン・シリサイド、タングステン・シリサイド、コバルト・シリサイド、ニッケル・シリサイド、およびモリブデン・シリサイドから成るグループから選ばれる、請求項２６に記載のＳＯＩベースの配列。
【請求項２８】
前記共通電気相互接続配列が、前記能動光部品域と前記電気部品域の両方に配置された第１の金属層にシリサイドを接続するコンタクト域を備え、前記コンタクト域が同じ材料を含みかつ同時に形成される、請求項１に記載のＳＯＩベースの配列。
【請求項２９】
前記共通電気相互接続配列が、少なくとも１つの光デバイスと少なくとも１つの電気デバイスの間の電気接続を行うように同じ材料を含みかつ同時に形成された、前記能動光部品域と前記電気部品域の両方に配置された少なくとも１つの金属層を備える、請求項１に記載のＳＯＩベースの配列。
【請求項３０】
前記共通電気相互接続配列が、金属層間接続ビアを使用して相互接続され同じ材料を含みかつ同時に形成された、前記光部品域と前記電気部品域の両方に配置された少なくとも２つの金属層を備える、請求項１に記載のＳＯＩベースの配列。
【請求項３１】
前記少なくとも１つの金属層の任意の金属層と前記光域の前記能動光デバイスの光閉込め領域との間の最小距離が、１ミクロンよりも大きい、請求項１に記載のＳＯＩベースの配列。
【請求項３２】
任意のシリサイド層と前記光域の前記光デバイスの光閉込め領域との間の最小距離が、０．２ミクロンよりも大きい、請求項１に記載のＳＯＩベースの配列。
【請求項３３】
前記単結晶シリコン層が、予め決められた欠陥数／ｃｍ２よりも少ない光学的欠陥の数を有し、欠陥が、前記ＳＯＩ層を伝播する光の実効波長λ実効の予め決められた何分の１かよりも大きな寸法を示す要素として定義される、請求項１に記載のＳＯＩベースの配列。
【請求項３４】
前記予め決められた欠陥数が、１個の欠陥／ｃｍ２、１０個の欠陥／ｃｍ２、および１００個の欠陥／ｃｍ２から成るグループから選ばれる、請求項３３に記載のＳＯＩベースの配列。
【請求項３５】
λ実効の前記予め決められた何分の１かが、１／５、１／１０、１／１５、および１／２０から成るグループから選ばれる、請求項３３に記載のＳＯＩベースの配列。
【請求項３６】
前記単結晶シリコン層が、予め決められた欠陥数／ｃｍ２より少ない光学的欠陥の数を有し、欠陥が、前記ＳＯＩ層の厚さの予め決められた何分の１かよりも大きな寸法を示す要素として定義される、請求項１に記載のＳＯＩベースの配列。
【請求項３７】
前記予め決められた欠陥数が、１個の欠陥／ｃｍ２、１０個の欠陥／ｃｍ２、および１００個の欠陥／ｃｍ２から成るグループから選ばれる、請求項３６に記載のＳＯＩベースの配列。
【請求項３８】
前記ＳＯＩ層の厚さの前記予め決められた何分の１かが、１／２、１／３、１／４、１／５および１／１０から成るグループから選ばれる、請求項３６に記載のＳＯＩベースの配列。
【請求項３９】
前記光学的欠陥の数が、前記比較的薄い誘電体層を前記ＳＯＩ層の上に堆積する前に、水素アニール工程を行うことによって減少する、請求項１に記載のＳＯＩベースの配列。
【請求項４０】
前記少なくとも１つの光部品域の前記ＳＯＩ層、前記誘電体層、および前記シリコン層の組み合わされた厚さが、単一光学モードの垂直方向の伝播を支援するように選ばれる、請求項１に記載のＳＯＩベースの配列。
【請求項４１】
前記ＳＯＩ層が、光学的欠陥の密度を減少させるためにエピタキシャル成長プロセスを使用して形成される、請求項１に記載のＳＯＩベースの配列。
【請求項４２】
光結合域を形成するように使用される前記ＳＯＩ層の一部を露出させるために、前記配列の上面から窓が開けられる、請求項１に記載のＳＯＩベースの配列。
【請求項４３】
前記ＳＯＩ層の前記露出部分の最終表面が、原子的に平滑である、請求項４２に記載のＳＯＩベースの配列。
【請求項４４】
前記光結合域が、前記ＳＯＩ層に入れるようにまたは前記ＳＯＩ層から出すように光信号のエバネセント結合を行う、請求項４２に記載のＳＯＩベースの配列。
【請求項４５】
前記窓が、単一のフォトリソグラフィ／エッチング・ステップを使用して形成される、請求項４２に記載のＳＯＩベースの配列。
【請求項４６】
前記窓が、複数のフォトリソグラフィ／エッチング・ステップを使用して形成される、請求項４２に記載のＳＯＩベースの配列。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、２００３年４月２１日に出願された仮出願第６０／４６４，４９１号の恩恵を請求する。
【０００２】
本発明は、シリコン・ベースの光デバイスの従来ＣＭＯＳ互換製造技術に関し、より詳細には、シリコン・ベースの受動光デバイスおよび能動電気光デバイスと共に従来ＣＭＯＳ電子デバイスをシリコン・オン・インシュレータ（ＳＯＩ）構造に集積化することを可能にする、ＣＭＯＳ互換製造技術の使用に関する。
【背景技術】
【０００３】
集積回路をシリコン・オン・インシュレータ（ＳＯＩ）基板に製造して、（バルク・シリコン基板に比較して）より高いデバイス速度および／またはより低い電力損失を達成することができる。ＳＯＩ構造は、シリコン基板、埋込み誘電体層（例えば、二酸化ケイ素）および比較的薄い（例えば、サブミクロン）単結晶シリコン表面層を備え、この表面層は一般に「ＳＯＩ」層と呼ばれる。光領域では、ＳＯＩ層は、シリコンがほとんど透明な赤外波長（１．１μｍ〜５．０μｍ）の導波層として使用することができる。導波層に反射境界、閉込め境界または伝送境界を形成することによって、受動光デバイス（例えば、ミラー、リブ導波路、レンズ、回折格子、その他）を実現することができる。その上、集積回路で電子機能に使用される同じ自由キャリア（電子および正孔）を使用して、シリコン中で光を能動的に操作することができる。シリコン中での自由キャリアの注入または除去は、導波路の実屈折率と虚屈折率の両方に影響を及ぼし、導波路を伝わる光の位相シフト／吸収を引き起こす。電子デバイスは、適切に設計されかつシリコン導波路中への光の閉込めと組み合わされたとき、導波路の光学特性を修正し、したがって光学モードに影響を及ぼすことができる。その結果、ＳＯＩ技術は、電気デバイス、受動光デバイスおよび能動電気光デバイスを単一基板にモノリシック集積化するための強力なプラットフォームを提供する。
【０００４】
ＳＯＩプラットフォームで電子デバイスを製造するために開発された産業構造基盤および専門技術を活用するために、受動光デバイスおよび能動電気光デバイスは、電子デバイスを製造するために使用される同じ薄いＳＯＩ層を使用して製造しなければならない。したがって、比較的薄いＳＯＩ層に効率よく光を結合し、低損失で光を導き、かつ高速度での光の能動的な操作（すなわち、変調および検出）を実現することができることは、従来電子回路の性能に大きな影響を及ぼすことなしに達成される必要がある。開発されたシリコン集積回路産業の投資、産業構造基盤および訓練を活用できるようにするために、光デバイスおよび電気光デバイスのデバイス構造および製造方法は、集積回路産業の進歩と両立できなければならない。
【０００５】
ＳＯＩベースの高性能電子デバイスの実現に関して、いくつかのデバイス・アーキテクチャ（例えば、部分空乏ＣＭＯＳ、完全空乏ＣＭＯＳ、ＢｉＣＭＯＳ、その他）が当技術分野でよく知られており、また現在、先進集積回路の大量生産に使用されている。
【０００６】
図１は、例示の従来技術のＳＯＩベースのＣＭＯＳデバイス１０を示す。よく知られているように、ＣＭＯＳデバイスは、ＰＭＯＳ（Ｐチャネル）トランジスタ１２およびＮＭＯＳ（Ｎチャネル）トランジスタ１４を含む。ＳＯＩ構造は、シリコン基板１６、埋込み誘電体層１８、および比較的薄いＳＯＩ層２０を備える。ＰＭＯＳトランジスタ１２とＮＭＯＳトランジスタ１４の間の電気的分離は、図１に誘電体絶縁領域２２として示すように、非トランジスタ域のＳＯＩ層２０の部分を除去し、さらにこの場所に誘電体絶縁材料を充填することによって実現される。
【０００７】
従来の従来技術ＣＭＯＳプロセスでは、トランジスタは、一般に、次の例示の処理ステップを使用して形成することができる。すなわち、
ＰＭＯＳトランジスタ１２ためのｎ型ボディ領域２４およびｐチャネル領域２６、およびＮＭＯＳトランジスタ１４のためのｐ型ボディ領域２８およびｎチャネル領域３０として示される各デバイスのボディ領域およびチャネル領域を形成するために、適切なドーピングの型および分布でＳＯＩ層２０の能動領域にドーピングすること。
【０００８】
チャネル領域２６および３０を覆うように薄いゲート誘電体層を形成すること。ここで、酸化物が使用される場合には、この層、すなわちＰＭＯＳトランジスタのゲート誘電体３４およびＮＭＯＳトランジスタのゲート誘電体３６を形成する誘電体層、を成長するために熱プロセスが使用される。
【０００９】
ＰＭＯＳトランジスタのゲート領域３８およびＮＭＯＳトランジスタのゲート領域４０を形成するために、シリコン（一般に、ポリシリコンの形）層を堆積し、ドーピングし、さらにパターン形成すること。
【００１０】
ＰＭＯＳトランジスタのゲート領域３８の両側に側壁スペーサ４２および４４を、およびＮＭＯＳトランジスタのゲート領域４０の両側に側壁スペーサ４６および４８を形成すること。
【００１１】
フォトリソグラフィ／イオン打ち込みを使用して、自己整合ソースおよびドレイン領域を（側壁スペーサによって）形成すること。すなわち、ＰＭＯＳトランジスタ１２のｐ＋ドレインおよびソース領域５０および５２と、ＮＭＯＳトランジスタ１４のｎ＋ドレインおよびソース領域５４および５６とを形成すること。
【００１２】
電気コンタクト域にシリサイドを形成すること。ＰＭＯＳトランジスタ１２のシリサイド・コンタクト５８、６０および６２、およびＮＭＯＳトランジスタ１４のシリサイド・コンタクト６４、６６および６８として示される。
【００１３】
最終コンタクト構造および多層金属化構造を形成すること（図４に示し、以下で述べる）。
【００１４】
留意すべきことであるが、上述のプロセスの説明は、例示にすぎないと考えられ、一般的に使用されるＮＭＯＳおよびＰＭＯＳトランジスタ・デバイス構造（ＣＭＯＳ技術で使用される基本要素）およびそのＣＭＯＳデバイスを作るための一般化された処理順序を示している。使用される技術（ＣＭＯＳ、ＢｉＣＭＯＳ、その他）および製造設備に依存して、いくつかの異なる処理順序を使用して、実に様々なトランジスタ構造を製造することができる。
【００１５】
ＭＯＳトランジスタでは、チャネル領域（図１のチャネル領域２６および３０のような）は、トランジスタのソース領域、ドレイン領域およびゲート領域のシリサイド・コンタクトに適切な電圧を加えることで形成される。チャネル領域のコンダクタンス、したがってソースとドレインの間を流れる電流は、ゲート電圧を変調することで変調される。ゲート領域に関連した抵抗を最小限にするために、ポリシリコン材料は、「金属のような」電気特性を実現するように適切な不純物を高濃度にドーピングされる。
【００１６】
従来技術は、比較的厚いＳＯＩ層（例えば、数ミクロン厚）を使用する電気光デバイスの製造を表している。厚いＳＯＩ層の使用で、光導波路および電気光デバイスは多モードに制限され、自由キャリアをベースにした電気光学効果を光の操作に最適に使用することが困難になる。さらに、厚いＳＯＩ層に形成されたバルクのようなシリコン領域のために、従来のＳＯＩＣＭＯＳ電子回路の高速低電力態様を実現することはできない。その上、ディープ反応性イオン・エッチング（ＲＩＥ）のような低解像度の従来的でないプロセスが、光デバイスの限定のために必要とされ、また結果として生じるトポロジ（ｔｏｐｏｌｏｇｙ）によって、従来の平坦化プロセスおよび多層金属化プロセスの使用が制限され、さらに同じ基板上に電気光デバイスと組み合わせて高性能電子回路を実現することが制限される。
【特許文献１】仮出願第６０／４６４，４９１号
【特許文献２】同時係属出願第１０／８０６，７３８号
【特許文献３】同時係属出願第１０／６６８，９４７号
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は従来技術に残っている要求に対処し、本発明は、シリコン・ベースの受動光デバイスおよび能動電気光デバイスと共に従来のＣＭＯＳ電子デバイスを共通のＳＯＩウェーハに集積化することを可能にする、ＣＭＯＳ互換製造技術の使用に関する。
【課題を解決するための手段】
【００１８】
本発明に従って、任意のデバイス製造を始める前にＳＯＩウェーハの品質を決定するようにウェーハ規模の試験が最初に行われ、このようにして、光学的性能およびデバイス歩留りに影響を及ぼす光学的欠陥の可能性を非常に減少させる。いったんウェーハが「資格を与えられる」と（光学的欠陥および電気的欠陥の両方の観点から）、電気部品、受動光部品、および能動電気光部品に関連した様々な層が従来のＣＭＯＳ処理ステップを使用して形成される。本発明の一実施形態では、電気デバイスの様々な領域は、光部品と同時に形成される。
【００１９】
本発明の他の実施形態では、共通誘電体および共通シリコン層が、電気部品、受動光部品、および能動電気光部品の形成に使用される。共通シリコン層の異なる領域は、電気デバイスの「金属のような」ゲート領域、能動電気光デバイスの「半導体のような」シリコン領域、および受動光デバイスの「誘電体のような」シリコン領域を実現するように異なる濃度でドーピングされる。
【００２０】
本発明のさらに他の実施形態では、受動光部品および能動電気光部品に関連した薄い誘電体層および光シリコン層が、最初に、ＳＯＩ基板の上に形成される。それから、電気部品に関連した誘電体層およびシリコン層が、同じＳＯＩ基板の他の領域に形成される。
【００２１】
本発明の１つの重要な態様は、光部品および電気部品の様々な領域を接続するために形成される共通の一組の誘電体分離層、コンタクトおよびビア開口、および金属化層を使用することである。光入力信号をＳＯＩ層に導く開口は、プロセスの最後のステップとして形成される。
【００２２】
本発明の様々な他の配列および属性は、次の議論の過程で、また添付の図面を参照して、明らかになるであろう。
【００２３】
いくつかの図において同様な数字は同様な部分を表す図面を参照する。
【発明を実施するための最良の形態】
【００２４】
上で言及したように、本発明は、高速／低電力ＣＭＯＳトランジスタ／回路の性能を大きく変えることなく、かつ高歩留りで、従来ＣＭＯＳ電子デバイスと共にプレーナ光デバイスおよび電気光デバイスを製造するＣＭＯＳ互換処理方式を開示する。
【００２５】
光デバイスおよび電気光デバイスはサブミクロン厚のＳＯＩ層で開発し始められたので、以後「ストリーキング」と呼ぶ現象を、本発明者は特定のサンプルで見た。一般的に見て、サブミクロンのＳＯＩ層に沿って伝播する光ビームがある種の光学的欠陥に遭遇したとき、「ストリーキング」が起こる。欠陥は導波路の局部的な実効屈折率を乱し、散乱を引き起こし、また時には、形成された光部品の性能を劣化させる干渉パターンを起こす。
【００２６】
ＳＯＩウェーハの光学的性能に影響する欠陥の大部分は（例えば、光散乱を引き起こす物理的な欠陥）、電気的な性能に影響を及ぼすことに関連した欠陥よりも大きさが小さいことが分かった。さらに、これらの光学的欠陥は、「ＳＯＩ」層の厚さよりも遥かに小さな寸法を有することがあり、ＳＯＩ層の厚さのどこにでも位置することができ、さらに従来のＩＣ欠陥検査ツールを使用して検出されないことがある。したがって、高歩留りで電子部品を形成することを可能にするウェーハが多数の小さな光学的欠陥を含み、そのウェーハが高歩留りの光デバイス形成にとって容認できなくことがある。今まで、ＳＯＩウェーハ製造業者（および／または集積回路製造業者）は、そのような光学的欠陥をふるい落とす必要を全く経験しなかった。現在、同じＳＯＩウェーハに電気部品および光部品を集積化するので、閾値数を超えるそのような光学的欠陥を示すＳＯＩウェーハは光デバイス製造が始まる前に拒絶して、光信号伝達を支えることができないＳＯＩウェーハ内に光サブシステムを形成する時間および費用を節約するように、新しい選別方法が必要とされている。
【００２７】
この光学的ストリーキング欠陥を検出するための例示の配列８０を図２に示す。試験プリズム８２が、試験されるＳＯＩ構造のＳＯＩ層２０の上面８４に配置される。平行入力ビームＩが、プリズム８２を通してＳＯＩ層２０にエバネセント結合される。そして、ビームはＳＯＩ層２０に沿って伝播し、その後出口プリズムを介してＳＯＩ層２０から出るようにエバネセント結合される。走査スリット検出器８８が出口プリズム８６の出力に配置され、出力信号の「散乱」パターンの様相を監視するために使用される。出力ビームの形が元の形（例えば、ガウス形）から変形した場合、ビームは信号経路に沿って欠陥に遭遇しストリーキングが起こったと考えることができる。ストリーキングが起こるためには、導波路における実効屈折率の局部的な変化が必要である。ＳＯＩ層２０のボディ（バルク）の欠陥で、ストリーキングが起こることがある。さらに、ＳＯＩ層２０と埋込み誘電体層１８の間の界面にある欠陥もストリーキングを引き起こすことがある。結晶から生じた粒子（ＣＯＰ）（０．１〜０．２μｍ空隙−酸化物で覆われた内壁を有する{１１１}面で囲まれた正八面体）、転位、微小割れ、酸素析出物に関係した欠陥、積層欠陥、かき傷、有機材料による体積／表面汚染、その他のようなＳＯＩに一般に見出される物理的な欠陥は、ストリーキングにつながる屈折率の局部的な変化をもたらすことがある。出力ビームの形から光学的欠陥の数、大きさおよび位置を推測し、そして物理的な欠陥と関係付けることができる。いったん物理的な欠陥と光学的な欠陥の間の関係が確立されると、十分に開発された物理欠陥識別方法を使用して光学的欠陥の密度を決定することができる。
【００２８】
実際、製造プロセスの最初のステップは、光学的欠陥の数の少ないウェーハを識別するようにＳＯＩ層を選別することであり、そして、これらのウェーハで動作可能な光デバイスおよび電気光デバイスの歩留りが改善される。ＳＯＩウェーハを作る現在の製造方法は、電気的な欠陥を減らすために最適化されている。電気的欠陥について同様な仕様を有するＳＯＩウェーハがかなり異なった数の光に関連した欠陥を有することのあることが分かっている。ここで、光に関連した欠陥の数は、ＳＯＩウェーハを作るために使用される製造方法により多く依存することが分かっている。例えば、エピタキシャル成長プロセスを使用して用意されたＳＯＩ層は（バルク結晶形成方法に比べて）、単位面積当たりより低い密度の光学的欠陥を有するように思われる。また、ＳＯＩ層の表面を研磨するための水素アニール（例えば、８０トル１１５０℃で約１時間の水素中の表面アニール／平滑化）の使用は、ＳＯＩ層表面を研磨する化学機械研磨（ＣＭＰ）方法の使用と比べて、より少ない光学的欠陥を生じるように思われる。
【００２９】
ＩＣ産業のウェーハ検査産業構造基盤を活用するために、大量／高処理能力の表面光散乱検査ツールは、ＳＯＩ層の表面下光学的欠陥の非破壊検査を可能にするように変えられると予想される。当然理解すべきことであるが、この表面下光学的欠陥についてＳＯＩウェーハを識別し検査するために、将来、様々な他の技術を使用し、また開発することができる。留意すべきことであるが、ＳＯＩ層の厚さおよび光デバイスに使用される波長に応じて、同様な寸法の光学的欠陥が異なる程度のストリーキングをもたらすことがある。λ実効（ここで、λ実効＝λｃ／ｎ実効）の予め決められた何分の１かのオーダ（例えば、１／１０、１／２０）の寸法を有する欠陥はどれでも、この欠陥に遭遇するデバイスの光学的性能に影響を及ぼす。そして、欠陥数は単位面積の点で定義することができる。例えば、許容可能な欠陥数のレベルは、１個の欠陥／ｃｍ２、１０個の欠陥／ｃｍ２、１００個の欠陥／ｃｍ２などであることがある。もちろん、他の何分の１かの量、導波路厚さ、および単位面積当たりの欠陥数を使用して、ウェーハを事前に選別する基準を設定することができ、上述の値は単に例示として考えられる。
【００３０】
上で言及し、また従来技術の図１で示したように、従来のＭＯＳデバイスは、その構造の「ゲート」を形成するゲート誘電体３４およびシリコン層３８（一般に、高濃度にドーピングされたポリシリコンの形）と組み合わせて、ＳＯＩ層２０上に形成される。ＭＯＳ（金属−酸化物−半導体）という名前が暗示するように、ゲートのシリコン層は「金属のような」電気特性を有する必要がある。これは、ポリシリコン層を縮退するようにドーピングしそれからゲート・シリコン層の上面にシリサイド層を形成することによって、実現される。対照的に、同じＳＯＩ基板に形成された光部品用のシリコン層（以下で、「光シリコン層」と呼ぶ）は、任意の構造形態（例えば、単結晶シリコン、ポリシリコン、または非晶質シリコン）を有することができる。ＳＯＩ層だけを含む導波路と、光シリコン層、ゲート誘電体およびＳＯＩ層の組合せを使用して同じ基板上に製造された導波路との間を光で結合することができる。
【００３１】
本発明の方法の有利点は、光シリコン層がゲート誘電体層によってＳＯＩ層から分離されている「ＭＯＳ」同等電気光構造が得られることである。光シリコン層とＳＯＩ層の両方は、結果として生じる導波路に光信号を最適に閉じ込めるように、リソグラフィ・プロセスを使用して互いに対して配置することができる。光学モードの形は、層の形状寸法、層の厚さ、光シリコン層とＳＯＩ層の重なり、および各層の屈折率のような構造の様々な特性で決定される。ゲート誘電体および光シリコン層と組み合わせてＳＯＩ層を使用して、光を導きかつ高性能受動光デバイスと能動電気光デバイスの両方を実現することができる。留意すべきことであるが、光シリコン層は、電気ＭＯＳデバイスのゲート・シリコン層と比べてかなり異なった光学特性および電気特性を有する必要である。例えば、ＭＯＳデバイスのゲート・シリコン層は縮退するようにドーピングされ、さらに可能な最低電気抵抗を有するようにしばしばシリサイド化される。ゲート・シリコン層は、また、ゲート誘電体の近傍に最小空乏域を有するように最適化される。しかし、これらの条件は、非常に大きな光損失をもたらし、このゲート・シリコン層を光デバイスの形成に役に立たなくする。
【００３２】
受動光デバイスは、ＳＯＩ層だけか、またはＳＯＩ層、誘電体層および光シリコン層の組合せかのどちらかを使用して、実現することができる。受動光デバイスで使用される光シリコン層は比較的小さな光損失を示さなければならない。このことは、言い換えると、光シリコン層が、極端に低いドーピング・レベル（自由キャリア吸収を減少させるために）−基本的にドーピングされていない−、大きな結晶粒界（結晶粒界散乱を減少させるために）、平滑な表面および側壁（表面散乱を減少させるために）、および丸くなった角（高光密度点による光損失を最小限にするために）を有する「誘電体のような」ものであることになる。能動電気光デバイスに関しては、光シリコン層は、大きな結晶粒界、平滑な表面および側壁、および丸くなった角に加えて、制御されたドーピング・レベルおよび高キャリア移動度を有する「半導体のような」特性を有する必要がある。
【００３３】
上で言及したように、従来集積回路の設計構造、製造構造およびコスト構造の完成したレベルを活用するために、ＳＯＩベースの電子集積回路との光デバイスの集積化は、標準電子デバイスの性能を大きく変えてはならない。このことで、受動光デバイスおよび能動電気光デバイスの形成のために必要になることがあるどんな追加のプロセス・ステップに関しても、処理時間、温度、環境および材料選択の注意深い選択および最適化が必要になる。好ましくは、光デバイスの形成は、電子デバイスの形成と共同でできるだけ多くの共通ステップを使用して、サイクル時間を減らし、かつプロセス開発コストを最小限にすべきである。
【００３４】
本発明に従って形成された、電子デバイス、能動電気光デバイス、および受動光デバイスの例示の集積化を図３に示す。集積化は、シリコン基板１０２、埋込み誘電体層１０４、および表面単結晶シリコン層１０６（後者は以下で「ＳＯＩ層１０６」と呼ばれる）を備える共通ＳＯＩウェーハ１００に形成される。集積化は、ＰＭＯＳ電気デバイス１０８、能動電気光デバイス１１０、および受動光デバイス１１２を含む。上で述べたように、ＳＯＩ層１０６は、３つの型のデバイス全ての共通基礎層であり、デバイスの各型に必要な様々な領域を画定するように単一リソグラフィ・ステップでマスクしかつパターン形成することができる。光デバイス領域のＳＯＩ層の丸めが必要な場合には（２００４年３月２３日に出願された我々の同時係属出願第１０／８０６，７３８号に述べられているように）、別個のリソグラフィ・ステップおよびエッチング・ステップを使用することもできる。図３を参照して、ＰＭＯＳ電気デバイス１０８は、「１０６−Ｅ」と表示されたＳＯＩ層１０６の部分を含み、この部分では、領域１０６−Ｅの内側部分はＰＭＯＳデバイス１０８のボディおよびチャネルを形成し、１０６−Ｅの外側部分はドレイン領域およびソース領域を形成するようにｐ＋不純物をドーピングされる。１０６−Ａで示したＳＯＩ層１０６の領域は、また、パターン形成およびエッチング後に依然として残り、能動電気光デバイス１１０の一部として使用される（この領域は、具体的な所望デバイスに必要とされるようにｎかｐかの伝導性を示すようにドーピングすることができる）。特に、領域１０６−Ａ内の具体的に画定された場所は特定のドーピング分布を示すようにドーピングすることができ、さらにこの層へのコンタクト領域はまた、より高いドーパント濃度を使用して形成することができる。可能であるときはいつでも、完成した電気光集積回路の実現に必要な全マスク・ステップの数を減らすために、一組の共通のマスク／イオン打ち込みステップを使用して、光デバイスと電気デバイスの両方のドーピング・ステップのいくつか（コンタクト用のドーピング領域の形成のような）を行うことが望ましい（しかし、必ずではない）。さらに、１０６−Ｐとして示したＳＯＩ層１０６の領域は、導波路のような受動光デバイス１１２の形成部分として示されており、領域１０６−Ｐは、光損失を最小限にするように非常に低いドーピング濃度を示すのが好ましい。図３を参照して、その後、全ての露出域に二酸化ケイ素のような誘電体材料１１４が形成されて、隣り合うデバイスの間に電気的な分離を実現する。いくつかの場合には、この構造は、分離領域の形成後に再平坦化することができる。
【００３５】
次の一連のステップ（または、ことによると、単一のステップ）はデバイス誘電体層を形成するために使用される。この場合、３つの型のデバイス全てに対してただ１つの層を形成し使用することができるか、または１つの誘電体層を電気デバイスに使用し第２の誘電体層を光デバイス（差は、厚さ、材料の選択またはその両方である）に使用することができるかのどちらかである。第１および第２の誘電体層が形成される場合、光デバイス用のシリコン層は、電気デバイス用の第１の誘電体層を形成する前に第２の誘電体層の上に形成されるのが好ましい。図３を参照して、ＰＭＯＳトランジスタ１０８は、例示の薄いゲート誘電体層１１６を含む。二酸化ケイ素は、ＭＯＳデバイスに最も一般的に使用されるゲート誘電体層であり、光デバイスにも好ましい。しかし、酸窒化ケイ素、窒化ケイ素、酸化ハフニウムおよび酸化ビスマスを含みこれらに限定されないいくつかの他のゲート誘電体材料を使用することができる。比較的薄い誘電体層１１８および１２０が、それぞれ能動電気光デバイス１１０および受動光デバイス１１２のために同時に形成されるのが好ましい。
【００３６】
共通誘電体層が全てのデバイスに使用される場合、各型のデバイスの開始材料としてシリコンの共通層を形成し使用することができ、この場合、「金属のような」ゲート・シリコン層１２２、「半導体のような」能動電気光デバイスのシリコン層１２４、および「誘電体のような」受動光デバイスのシリコン層１２６を形成するために、異なるドーピング・レベルおよび分布が使用される。もしくは、光デバイスに別個のシリコン層を使用し、さらに電気デバイスに別個のシリコン層を使用することができる。この場合、各シリコン層は別個の一組のステップを使用して形成することができ、プロセス条件は各型のデバイスに最も好ましい条件（例えば、使用されるシリコンの形態、層の厚さ、ドーピング分布、光損失特性、その他）を形成するように制御される。電気部品ゲート領域に関連したシリコン層は、「金属のような」ゲートを形成するように高濃度にドーピングされる。受動デバイス用の低濃度ドーピング領域および比較的高濃度にドーピングされたコンタクト領域および能動デバイス用の能動キャリア変調領域その他のような光デバイスの様々な領域を作るために必要なような異なる導電率の領域を形成するように、光デバイスに関連したシリコン層は、必要に応じて選択的にドーピングされる。さらに、単結晶シリコン、実質的な単結晶シリコン、非晶質シリコン、およびポリシリコンを含んだシリコンの様々な形態を、この光シリコン層に使用することができる。光デバイスで使用されるとき、光損失を減らし電子−正孔移動度を高めるように結晶粒径を最適化するために、シリコン層をさらに処理することができる（例えば、不動態化された結晶粒界、整列された結晶粒、結晶粒径拡大ポリシリコン）。種結晶の結晶化、非晶質堆積、シリコン打ち込みおよび低温アニール、シリサイド種結晶層をベースにした結晶化、その他のような技術を使用して、結晶粒径および電子−正孔移動度を改善することができる。光シリコン層は、光損失−電気デバイスの形成では存在しない問題−を減少させるようにさらに処理することができる。特に、いくつかの別個の薄いシリコン層を使用して、光シリコン層の所望の形を実現するように最終光シリコン「層」を形成することができ、この形はデバイスに必要な光学モード閉込めに関連している。いくつかの堆積ステップおよびリソグラフィ／エッチング・ステップを使用して、光シリコン層の所望の形状寸法を生成することができる。能動光デバイスの形成に特に関して、光学モード最大強度がシリコン層１２４、誘電体層１１８およびＳＯＩ層１０６−Ａの組合せで画定されるキャリア変調領域と実質的に一致するように、シリコン層をＳＯＩ層と部分的に重なるように形成することができる。２００４年３月２３日に出願された我々の同時係属出願第１０／８０６，７３８号に述べられているように、能動デバイスと受動デバイスの両方を形成する光シリコン層の側壁は、平滑化し、さらに角を丸めて、光損失を減らすことができる。留意すべきことであるが、受動光デバイスのうちの少なくともいくつかは、光シリコンの使用を必要としないことがあり、光を閉じ込めかつ操作するためにＳＯＩ層だけを使用する。光シリコン処理ステップのいくつかは比較的高い温度を必要とすることがあるので、電子デバイスでの望ましくないドーパント移動を防止するために、電子デバイスを形成する前に光デバイスを形成するのが賢明であると考えられる。
【００３７】
ＭＯＳトランジスタを形成する一般的な「サリサイド」（自己整合シリサイド）プロセスでは、一対の側壁スペーサ１２８、１３０が金属のようなゲート・シリコン層１２２の両側面に隣接して形成される。この場合、これらのスペーサは窒化ケイ素、二酸化ケイ素または他の適切な材料を含むことができる。留意すべきことであるが、このプロセス・ステップは、結果として、光デバイスのシリコン層のエッチングされた側壁に望ましくないスペーサを形成することになることがある（光デバイスのシリコン層が電気デバイスの側壁スペーサの形成前に画定された場合）。この望ましくないスペーサは、フォトリソグラフィと従来の等方性エッチング技術の組合せを使用して選択的に除去することができる。それから、打ち込み域を自己整合するようにスペーサ１２８および１３０を使用して、打ち込みによって、ＰＭＯＳトランジスタ１０８の能動ドレイン領域１３２およびソース領域１３４が形成される。留意すべきことであるが、これらのデバイス域の形成に関して、低不純物ドレイン（ＬＤＤ）構造の使用を含む様々な従来技術および構造がよく知られており、また使用される。これらの技術は、本発明の内容に密接な関係があるとは考えられない。
【００３８】
それから、シリサイド・プロセスは、ＰＭＯＳトランジスタ１０８および能動電気光デバイス１１０の各電気コンタクト位置に対してシリサイド・コンタクト域の形成を続ける。図３を参照して、第１のシリサイド・コンタクト１３６がドレイン領域１３２の上に形成され、第２のシリサイド・コンタクト１３８がゲート領域１２２の上に形成され、そして第３のシリサイド・コンタクト１４０がソース領域１３４の上に形成される。能動電気光デバイス１１０では、第１のシリサイド・コンタクト１４２がシリコン層１２４の画定されたコンタクト領域の上に形成され、第２のシリサイド・コンタクト１４４がＳＯＩ層１０６−Ａの画定されたコンタクト領域の上に形成される。電気デバイスと光デバイスの両方に単一シリサイド形成プロセスを使用できるか、または各デバイスの型に別個のプロセスが使用されるどちらかである。いずれの場合も、チタン・シリサイド、タンタル・シリサイド、タングステン・シリサイド、コバルト・シリサイド、ニッケル・シリサイド、またはモリブデン・シリサイドのような様々な型のシリサイドを使用することができる。光デバイスの場合には、光信号損失を最小限にするために、図３に示すように、シリサイド・コンタクト域を光信号閉込め領域Ｏから離しておくことが重要であり（例えば、０．２ミクロンより大きな分離が許容可能であることがある）、それで光損失と動作速度の間に妥協が必要なことがある。
【００３９】
ＳＯＩベースの高性能集積回路の製造に使用される従来の多層金属化方式が、電気デバイスと光デバイスの両方に対して様々な電気接続を同時に形成するために使用されることは、本発明の重要な態様である。図４は、多層金属化プロセスの次のステップを示し、「金属化」ステップは、ウェーハ表面に比較的厚い誘電体層を堆積すること、様々なコンタクト領域にコンタクト（これは次に導電性であるように処理される）を開けること、コンタクト領域のコンタクトを含めて第１の金属層を形成すること、並びに、金属線導体を形成することを含み、この金属導体は誘電体層の上で必要に応じて相互接続される。それから、第２の誘電体層が形成され、その後で、一組のビア開口、このビア開口によって画定されるような第１の金属層の様々な領域への電気接続を含んだ第２の金属層の形成、並びに、第２のレベルの金属線導体の形成が続く。同様なプロセスが繰り返され、したがって、最終構造は、（必要であれば）図４に示すような「多層」金属化配列を示す。図４の配列では、第１の厚い誘電体層１５０は、ウェーハを完全に覆うように形成され、各別個のシリサイド・コンタクトに達するように複数のコンタクトが開けられ、そして金属化される。すなわち、複数の導電コンタクト１５２、１５４、１５６、１５８および１６０が、図示のようにそれぞれ、ＰＭＯＳトランジスタ１０８のシリサイド領域１３６、１３８、１４０および能動電気光デバイス１１０のシリサイド領域１４２および１４４に接触するように形成される。また、一組の第１のレベルの金属線導体１６２、１６４、１６６、１６８および１７０が形成される（用語Ｍ−１で第１レベルの層として示す）。それから、第２のレベルの誘電体層１７２がこの構造の上に形成され、一組の金属化ビア開口１７４、１７６、１７８および１８０が図４に示すように形成される。それから、第２レベルの金属コンタクト１８２、１８４および１８６が形成され、そして絶縁／ビア／コンタクトのプロセスが必要なだけ繰り返される。有利なことには、また本発明に従って、同じ金属層だけでなく誘電体層、ビア開口、コンタクト開口の形成にも同じ処理ステップが使用されて、電気デバイスと能動電気光デバイスの両方の電気接続が形成される。電気光デバイスでは、光損失を最小限にするために、金属層と光閉込め領域の間に予め決められた間隔を保つことが好ましい。十分な間隔が保たれることを保証する設計ルールが開発されるものと予想される。例えば、光閉込め領域上の第１の金属層の交差は、設計ルールによって禁止することができる。
【００４０】
図５に示すように、金属化プロセスの完成したとき、不動態層１９０が形成され（例えば、窒化ケイ素）、そして、ボンディング・パッド位置１９２の開口を形成するようにパターン形成される。ＩＣ製造の十分に開発されたボンディングおよびパッケージング方式が、電気デバイスと能動光デバイスの両方の接続を実現するために使用されることは、本発明の重要な態様である。ボンディング・パッド位置１９２の形成後に、光結合域、すなわち自由空間光信号をＳＯＩ層１０６内に形成された光導波路に入れるようにまたは光導波路から出すように結合できる場所を形成するために、全構造を通してＳＯＩ層１０６まで「窓」２００が開けられる。この結合が成功するためには、構造を開くために使用されるエッチング・プロセスは、エバネセント結合デバイス（例えば、プリズム、回折格子、その他−図示されていない）のＳＯＩ層１０６との適切な物理的接触を可能にするために、ＳＯＩ層１０６上に「原子的に平滑な」表面（３〜４Å以下で平滑な）を残さなければならない。この型のエバネセント結合を実現することができる１つのそのような例示の配列は、２００３年９月２３日に出願された我々の同時係属出願第１０／６６８，９４７号に開示されている。窓２００の開口は、単一のフォトリソグラフィ／エッチング・ステップを使用して達成することができるか、またはいくつかのフォトリソグラフィ／エッチング・ステップと組み合わせることができる（例えば、フォトリソグラフィ／エッチング・ステップを、ボンディング・パッド開口、ビア開口、および／またはコンタクト開口に関連したステップと組み合わせる）。窓開口プロセスの一部は、ウェット化学エッチングの使用に基づくことがある。
【００４１】
理解すべきことであるが、本発明の上述の実施形態は、単に例示にすぎないと考えられ、添付された特許請求の範囲で定義されるような本発明の範囲を定義する、または制限すると考えるべきでない。
【図面の簡単な説明】
【００４２】
【図１】例示の従来技術ＣＭＯＳデバイスを示す図であり、ＰＭＯＳおよびＮＭＯＳトランジスタを備える。
【図２】光信号の伝播中に比較的薄いＳＯＩ層内にストリーキングを引き起こす光学的欠陥の存在を検出するために使用される配列を示す図である。
【図３】本発明の例示の実施形態を示す図であり、共通の表面ＳＯＩ層を使用して、共通のＳＯＩ基板に電気ＰＭＯＳトランジスタ、能動電気光デバイスおよび受動光デバイスを形成することを示す。
【図４】図３と同じ配列を示す図であり、電気デバイスおよび能動電気光デバイスの電気接続を実現するために共通の一組の金属化層を使用することを含む。
【図５】例示の最終構造を示す図であり、ＳＯＩ層内の導波路領域への外部光信号の結合を実現するＳＯＩ層の領域を露出させるように金属層および誘電体層を貫通する開口を含む。
【図１】
2006525677.tif 000003
【図２】
2006525677.tif 000004
【図３】
2006525677.tif 000005
【図４】
2006525677.tif 000006
【図５】
2006525677.tif 000007
【国際調査報告】
2006525677.tif 000008