(57)【要約】メモリ装置は、ビット配置部（31）の配列において電磁材料の磁化状態にデータビットを保管する情報面（32）を有する。さらに装置は、電磁センサ素子（51）の配列を有し、この配列は、ビット配置部と位置が揃えられている。情報面（32）は、プログラム化することが可能であり、または別個の記録装置（21）を介してプログラム化される。記録装置は、少なくとも1の放射線（26）を提供し、ビット配置部において電磁材料がプログラム化温度まで加熱される。ビット配置部の磁化状態は、選択されたビット配置部の放射線による前記加熱の間に、磁場を印加することによってプログラム化される。従ってメモリ装置は、磁気再生専用メモリ（MROM）を提供し、これは専用の記録装置でなければ(再)プログラム化することはできない。
2006502594.tif 000002
【特許請求の範囲】
【請求項１】
ビット配置配列を構成する電磁材料を有する情報面と、ビット配置部でビット配置部の値を表現する前記材料の磁化状態と、前記ビット配置部に揃えて配置された電磁センサ素子配列と、を有するメモリ装置であって、前記材料の前記磁化状態は、プログラム化することが可能であり、あるいは少なくとも1の放射線を提供する別個の記録装置を用いて、前記電磁材料を前記ビット配置部でプログラム化温度まで加熱することにより、プログラム化されることを特徴とするメモリ装置。
【請求項２】
当該装置は、前記電磁センサ素子配列を収納するハウジングを有し、該ハウジングは、前記少なくとも1の放射線の照射される前記記録装置のプログラム化表面と協働する接合面を有することを特徴とする請求項1に記載の装置。
【請求項３】
当該装置は、前記電磁センサ素子の配列を収納するハウジングを有し、該ハウジングは、ビット配置部の加熱により前記磁化状態が変化されることを防止する保護カバーを有し、特に該保護カバーはスライド式のカバーであることを特徴とする請求項1または2に記載の装置。
【請求項４】
当該装置は、前記ビット配置部近傍に吸熱器素子を有し、プログラム化のため加熱されるビット配置部に隣接するビット配置部の加熱を抑制することを特徴とする請求項1に記載の装置。
【請求項５】
前記吸熱器素子は、金属または金属化合物の層の素子のパターンで構成され、特に前記層は、前記ビット配置部に対応する窓、または前記ビット配置配列内の行および／または列の間に細長い素子を有することを特徴とする請求項4に記載の装置。
【請求項６】
前記センサ素子は、所定の磁化状態を示す照合層を構成する第2の磁性材料を有し、該第2の磁性材料は、ビット配置配列を構成する前記電磁材料の第1のネール点よりも実質的に高温の第2のネール点を持ち、前記第1のネール点近傍の前記プログラム化温度で、前記磁化状態に影響を与えずに、前記所定の磁化状態への前記プログラム化ができることを特徴とする請求項1に記載の装置。
【請求項７】
前記電磁センサ素子は再生専用素子を有し、該素子は、作動温度では前記電磁材料の前記磁化状態に対する感度はあるが、前記電磁材料の前記磁化状態を変化させることはできず、前記作動温度は前記プログラム化温度よりも実質的に低いことを特徴とする請求項1に記載の装置。
【請求項８】
前記電磁センサ素子には導体が設けられ、該導体はプログラム化電流を給電して、プログラム化温度まで昇温された際に、前記対応するビット配置部において前記磁化状態を設定するのに十分な強度の磁場を生じさせることを特徴とする請求項1に記載の装置。
【請求項９】
前記電磁センサ素子には給電用の導体が設けられ、該導体には電流制限手段が設置され、該電流制限手段は、前記対応するビット配置部において、磁化を設定する程の高強度の磁場を生じさせる電流発生を防止し、または前記ビット配置部において、前記電磁材料の前記プログラム化温度以上の加熱を防止し、特に前記電流制限手段は、制限された給電能力またはヒューズであることを特徴とする請求項1に記載の装置。
【請求項１０】
請求項1に記載のメモリ装置をプログラム化する記録装置であって、当該記録装置は、前記メモリ装置の前記情報面と協働するプログラム化表面と、前記ビット配置部において前記電磁材料をプログラム化温度まで加熱する少なくとも1の放射線を発生する加熱手段とを有する、記録装置。
【請求項１１】
当該記録装置は、前記プログラム化表面に磁界を発生させる手段を有し、これにより前記ビット配置部で前記電磁材料の前記磁化状態が設定されることを特徴とする請求項10に記載の記録装置。
【請求項１２】
前記加熱手段は、特に放射線制御マスクを介して、単一の放射源から制御可能な放射線配列を発生させる手段を有することを特徴とする請求項10に記載の記録装置。
【請求項１３】
前記加熱手段は、制御可能な放射線源配列を有し、特に制御可能なレーザー素子配列であることを特徴とする請求項10に記載の記録装置。
【請求項１４】
前記加熱手段は、単一のコヒーレント光源から制御可能な放射線配列を発生させる手段を有し、特に前記光源は回折格子と合わせて作動されることを特徴とする請求項10に記載の記録装置。
【請求項１５】
前記加熱手段は、前記放射線を制御する、液晶マトリクスシャッター（LCD）またはデジタルミラー装置（DMD）を有することを特徴とする請求項10に記載の記録装置。
【請求項１６】
前記加熱手段は、前記メモリ装置に対して前記放射線を多数のプログラム化位置に移動させて、前記情報面を走査する手段を有し、プログラム化位置毎に少なくとも1のビット配置部がプログラム化されることを特徴とする請求項10に記載の記録装置。
【請求項１７】
請求項1に記載のメモリ装置を製作する方法であって、
別個の記録装置により提供される少なくとも1の放射線により、前記ビット配置部において、前記電磁材料をプログラム化温度まで加熱するステップと、
所定のデータにより、前記ビット配置部において前記電磁材料の前記磁化状態を設定するステップと、
によって、前記装置をプログラム化するステップを有する方法。
【請求項１８】
前記プログラム化するステップは前記装置を収納する前に実行されることを特徴とする請求項17に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビット配置配列を構成する電磁材料を有する情報面と、ビット配置部でビット配置部の値を表現する前記材料の磁化状態と、前記ビット配置部に揃えて配置された電磁センサ素子配列と、を有するメモリ装置に関する。
【０００２】
本発明はさらに、メモリ装置をプログラム化する記録装置に関する。
【０００３】
本発明はさらに、メモリ装置を製作する方法に関する。
【背景技術】
【０００４】
磁気ランダムアクセスメモリ（MRAM）については、R.  S.  Beechらの「キューリー点記録式磁気抵抗メモリ」J.  Applied  Physics、87巻、9号、2000年5月1日に示されている。一般にMRAM装置はビットセルの配列を有し、ビットセルは、電子センサ素子および自由磁性層によって構成されるビット配置部を有する。自由磁性層材料の磁化状態は、プログラム化することが可能であり、磁化状態はビット配置部の値を表示する。再生モードではセンサ素子は磁化状態を検出するように調整され、特に磁化状態はトンネル磁気抵抗効果（TMR）によって検出される。トンネル障壁(バリア)を介して電流が流れるときのトンネル効果の発生有無は、磁化状態に影響を受け、これによりセンサ素子の抵抗にも変化が生じることとなる。プログラム（または記録）モードでは、大きなプログラム化電流がプログラム回路を介して流れ、各ビット配置部の磁化状態を設定するのに十分な磁場が生じ、各ビット配置部はプログラム化磁場およびプログラム化電流の方向に一致した所定の値に設定される。MRAMは非揮発性メモリの一種であることに留意する必要がある。すなわちビット配置部の値は、装置に動作出力が印加される限り、または印加されない限り変化しない。従ってMRAM装置は、電源オン時に直ちに作動させる必要のある装置に適している。前記刊行物においては、いわゆるキューリー点記録（CPW）の仕組みが記載されており、これは、作動温度よりも十分に高温のプログラム化温度でビット配置部に記録を行う。キューリー点は磁性材料の特性値の一つであり、その温度では瞬時に磁化はゼロになる。ビットセルは、ビット配置部に磁気記憶材料を有し、通常はNiFeの記憶膜およびFeMnのピン止め層を有する。CPWセルはピン止め記憶膜を有することに留意する必要がある。このセルは、電流パルスによるジュール熱で加熱され、電流はワード配線のような導体を介してメモリセル通って流れる。温度はピン止め層のネール点を越えるまで上昇する。ネール点は、（反強磁性）材料の臨界温度であり、この温度以下では原子モーメントが平行に整列し、好適方向に対して逆平行となる。ワード配線を流れる電流によって生じる磁場は、電流極性に依存するピン止め方向を設定する。ビットは磁気的に変化しにくい構成体（ピン止め層）内で記憶され、軟磁性構成体（上部層）を切り替えることにより、(非破壊的に)感知されることに留意する必要がある。より詳しくは、Zhi  Gang  Wang、Yoshihisa  Nakamuraの「弱結合GMR効果を用いた半導体メモリ素子の設計、シミュレーションおよび実現化」、IEEE  Transactions  on  Magnetics、32巻、2号、1996年3月、に記載されている。既知の装置の問題は、個々のビットセルにプログラム化電流を給電して、ビット配置部の値をプログラム化させる必要があることである。
【非特許文献１】R.  S.  Beech、キューリー点記録式磁気抵抗メモリ「J.  Applied  Physics」、87巻、9号、2000年5月1日
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、ビット配置部の値を効率的にプログラム化する記憶システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の第1の態様によればこの課題は、前述のようなメモリ装置であって、材料の磁化状態は、プログラム化することが可能であり、あるいは少なくとも1の放射線を提供する別個の記録装置を用いて、電磁材料を前記ビット配置部でプログラム化温度まで加熱することにより、プログラム化されることを特徴とするメモリ装置、によって解決される。
【０００７】
本発明の第2の態様によればこの課題は、メモリ装置をプログラム化する記録装置であって、当該記録装置は、プログラム化表面を有し、当該記録装置は、前記メモリ装置の前記情報面と協働するプログラム化表面と、前記ビット配置部において前記電磁材料をプログラム化温度まで加熱する少なくとも1の放射線を発生する加熱手段とを有する、記録装置、によって解決される。
【０００８】
本発明の第3の態様によればこの課題は、メモリ装置を製作する方法であって、別個の記録装置により提供される少なくとも1の放射線により、前記ビット配置部において、前記電磁材料をプログラム化温度まで加熱するステップと、所定のデータにより、前記ビット配置部において前記電磁材料の前記磁化状態を設定するステップとによって、前記装置をプログラム化するステップを有する方法、によって解決される。
【０００９】
外部記録装置を用いて、ビット配置部において材料の磁化状態をプログラム化することの効果は、ユーザーが、即座に装置の内容物を利用することができることである。メモリ装置は、製造段階でプログラム化されたソフトウェア内容物の頒布に利用しても良い。これには、データに即座にアクセスできるという利点がある。さらに装置の再プログラム化、または同様の記憶装置への内容物の複製を防ぐという効果もある。ユーザーは記録装置にはアクセスできないからである。さらにプログラム化に使用されるビット配置部の加熱、または磁場の強度は、薄いオンチップ金属配線を通る最大電流によっては制限されない。従って作動温度において、磁性材料を有効に安定化させることができる。これは、メモリセルの小型化が可能になり、あるいはそのようなメモリ装置を外部磁場の強い環境で用いることが可能になるという利点がある。
【００１０】
また本発明は、以下の認識に基づくものである。すなわち既知の磁気記憶装置は、ビットセルに磁性材料を含む半導体装置であって、磁化状態を設定することによりデータビットが保管される。材料の分離パッチは、装置の構成される基板（型と呼ばれる）の上部（または底部）表面に対して特定の深さ位置に設けられる。発明者は、材料の組み合わせパッチが単一の情報面を構成し得ることを見出した。既知の半導体装置では、情報面にはアクセスすることができず、プログラム化は、ビットセル素子自体によって行う必要がある。情報面へのアクセスが可能となることで、別個の記録装置により提供される外部放射線で、プログラム化温度にまでビット配置部を加熱して、材料をビット配置部において所定の磁化状態に設定することが可能となる。光学素子、例えばレーザー配列は、プログラム化されるセル内の温度を上昇させる。磁場は、記録装置またはメモリ装置の素子を流れる電流のいずれかによって提供され、ビットセル内の材料の磁化状態を必要な値に設定する。
【００１１】
記録装置の接合面が、必要な動作距離でビット配置部と対向するように、位置を合わせる必要があることに留意する必要がある。例えば、外部記録は、型の製造段階において（情報面を構成する材料が被覆される前）、または型を設置してからハウジング内に型を収納する前に、行っても良い。あるいは、記録装置と情報面との距離を接近させることができ、ある放射線または多数の放射線でビット配置部の位置を揃える素子を有する、特殊な装置ハウジングを用いて外部記録を行っても良い。
【００１２】
ある実施例では装置は、電磁センサ素子の配列を覆うハウジングを有し、このハウジングは、ビット配置部の加熱により前記磁化状態が変化されることを防止する保護カバーを有し、特に保護カバーはスライド式カバーである。これは、ユーザーが不意にまたは故意に装置の内容物を改変することをできなくするという利点がある。さらにそのような装置は、安価および／または高ビット密度である。比較的大きな電流の必要な記録回路やセンサ素子内の記録用構成体を除去することができるからである。
【００１３】
装置のある実施例では、センサ素子は、所定の磁化状態の照合層を構成する第2の磁性材料を有し、第2の磁性材料は第2のネール点を有し、第2のネール点は、ビット配置列を構成する電磁材料の第1のネール点より実質的に高温であり、第2の磁性材料の所定の磁化状態に影響を及ぼさずに、第1のネール点近傍のプログラム化温度で前記プログラム化が可能となる。これは、第2の材料の磁化状態が、変化されにくい磁気照合の示す一定値に維持されるという利点があり、一方、第1の磁性材料の磁化状態は、軟磁性メモリ層を構成するビット配置部の値を表示する。従って磁化状態の読み出しは直接的であり、CPWメモリセルのところで示したような軟磁性層の切り替えを要しない。
【００１４】
ある実施例では、装置はビット配置部の近傍に吸熱器素子を有し、プログラム化のため加熱されるビット配置部に隣接するビット配置部の加熱を抑制する。これは、プログラム化されないが、プログラム化のため加熱されるビット配置部に隣接するビット配置部が、より低い温度に維持という利点がある。従ってそのようなビット配置部の磁化状態が不注意で変化するというリスクを抑制できる。
【００１５】
本発明の装置のさらなる好適実施例は従属項に示されている。
【００１６】
本発明のこれらのおよび他の態様は、以下の実施例の記載、および添付図面を参照することにより、さらに明らかとなろう。
【００１７】
図において一度示した素子と一致する素子は同じ参照符号で示されている。
【発明を実施するための最良の形態】
【００１８】
図1aにはプログラム化記憶装置を示す。装置はメモリ装置12を収容するハウジング11を有する。メモリ装置12はビットセルの配列を有し、対応するビット配置配列内にデータビットを保管する。ビット配置部には電磁材料が設けられる。ビット位置の前記材料の磁化状態は、その論理値を表示する。ビット配置配列は情報面14を構成する。各ビットセルは電磁センサ素子を有し、この素子は前記材料上の対応するビット配置部で作動する。このセンサ素子は例えば、以降の図7に示すような再生専用セルまたは以降の図8に示すような再生-記録セルである。このセンサ素子と他の電子回路は、例えばMRAMチップのような既知の半導体製造技術によって、いわゆる型を形成する基板材料上に設けられる。型は、リード線13と電気的に接続され、ハウジングの外部のいかなる電気回路とも結合することができる。情報ビットは、ビットセル内の材料の磁化された状態によって表示され、これは、例えば通常のMRAMと同様のスピン-トンネル接合における自由層である。これは、MRAMと完全互換性のある、工場でのプログラム化再生専用メモリの製作を可能にする。
【００１９】
メモリのプログラム化は、例えばIC製作後に、プログラム化されるビット配置部に外部から熱を加え、これと磁場との組み合わせによって行われる。情報面14は、ハウジング11にメモリ装置12を収容する前に、別個の記録装置を介してプログラム化される。さらに型（製作の中間段階で）が、別個の記録装置のプログラム化インターフェース(接合部)に設置される。プログラム化インターフェースは放射線発生器の配列を有し、この発生器は、情報面の各ビット配置部に制御可能な放射線を発生させる。発生した第1の磁場は、論理値0を表示する第1の磁化状態に、ビット配置部をプログラム化する第1のステップに利用され、反対方向の第2の磁場は、論理値1を表示する第2の磁化状態に、ビット配置部をプログラム化する第2のステップに利用される。磁場は十分に大きく、ビット配置部での材料の磁化状態は、特定の値に設定され、一方磁性材料はプログラム化温度まで、特にキューリー点近傍の温度まで、あるいは以下に示す反強磁性材料のネール温度まで加熱される。磁場は、型自身の導線を通じて流れる電流により発生させても良いが、ビット配置部の加熱は外部記録装置によって行われる。
【００２０】
型に対し記録装置を設置するステップは、メモリ装置のビットセルと反対の側に放射線発生器を配置するステップを含むことに留意する必要がある。製造段階でプログラム化を行うステップの実施例において、設置位置は、メモリ装置のビットセルからの信号の読み出しによって制御され、例えばプログラム化されるデータに対する信号を変化させることにより制御される。
【００２１】
図1bには接合面を有するプログラム化記憶装置を示す。装置はメモリ装置12を収容するハウジング11を有し、このハウジングは通常、図1aのハウジングと一致する。図1bに示す実施例では、ハウジング11には開口16が設けられ、この開口には外部プログラム化装置が収められる。開口には側壁15が高精度で形成されており、この側壁は、情報面14で合わせられるプログラム化装置のプログラム化表面の位置を機械的に合わせる機構として作用し、プログラム化表面でのビット配置部と磁界発生器素子の1対1配列を可能にする。情報面は外界に露出されている。ある実施例では、情報面は、保護層または脱着可能なカバー（図示されていない）によって被覆され、これらはプログラム化が不要な際は、開口16に収められる。ある実施例ではカバーはスライド式のカバーであって、側壁15によって提供される洞部をスライドする。
【００２２】
図1cには、保護カバーを有するプログラム化記憶装置を示す。装置はメモリ装置12を収容するハウジングを有し、通常この装置は図1aの装置と一致する。図1cの実施例では、ハウジング11には固定された保護カバー17が設けられ、保護カバー17は、ビット配置部の前記磁化状態の、放射線のような外部加熱源を用いたビット配置部の加熱によるいかなるプログラム化または改変をも防止する。ある実施例では、保護カバー17には、情報面を磁気的に有効に遮蔽する磁気遮蔽材料が設けられる。保護カバーは、図1aの説明に示すように装置をプログラム化した後、最初の収納の間に位置を定めることができることに留意する必要がある。あるいは図1bに示すような開口のあるハウジングを利用し、例えば、装置がプリント回路基板に取り付けられ、装置の製造者にプログラム化されてから、開口が塞がれる。
【００２３】
図2には記憶装置をプログラム化する記録装置を示す。プログラム化ユニット21は、プログラム化表面22を有し、このプログラム化表面22はメモリ装置の情報面と接合される。プログラム化ユニットは、独立型であっても、プログラムシステム25と結合される形式でも良く、例えば適当なプログラム化ソフトウェアが実行されるコンピュータのようなプログラムシステム25と結合される。放射線発生器の配列は、プログラム化表面22の背後に直接設置される。各放射線発生器26は、プログラム化表面に制御可能な放射線を発生させ、発生器と反対側のビット配置部に対応する電磁材料を加熱する。詳細な実施例は図9を参照して説明する。
【００２４】
ある実施例では、記録用ビットには、室温でビットが反転する程強力ではない均一な磁場が印加され、次に例えば記録すべきビット配置部に対応する穴を有するマスクを介して、記録用ビットを熱源に露出させることで、記録用ビットを局部的に加熱する。最初のステップでは、「0」が記録され、次に反対の磁場方向でこの工程が繰り返され、「1」が記録される。実質的に反対の磁場を利用するには、特に2の異なるマスクが必要である（例えば最初に全てに「0」を記録し、次に全てに「1」を記録する）。別の方法として、第1のステップにおいて、ビット配置部を加熱して、あるいは加熱しないで、強力で均一な磁場によってビット配置部をリセットし（例えば全てに「0」を記録する）、次に「1」とすべき特定の位置のビットのみを反転させる。
【００２５】
ある実施例では、記録装置はビット配置部に磁場を生じさせる磁界発生器27を有し、この磁界発生器は、例えばコイルまたは永久磁石である。単一の永久磁石を装置に用いて、ビット配置部を単一の状態にプログラム化させても良い。例えば全てのビット配置部をリセットしてから、後続ステップにおいて異なる反対の磁化状態に設定する。
【００２６】
ある実施例ではプログラム化表面22は、精密に形成された壁24を有する突起部に設置され、この壁は、プログラム化される装置の情報面14を覆うプログラム化表面22の位置を機械的に合わせる機能を有する。プログラム化表面におけるビット配置部と磁界発生器素子の1対1の配置が可能となるように位置を合わせる必要がある。ある実施例では、プログラム化ユニットは位置合わせピン23を有し、このピンはメモリ装置内の精密な寸法の穴と合わせられる。
【００２７】
他の多くの位置合わせ手段が容易に設計されることに留意する必要がある。例えばいくつかのアクチュエータを使用して、最適配置が得られるまでメモリ装置をプログラム化表面に対して移動させる動的な位置合わせ手段等がある。
【００２８】
ある実施例では、位置のずれは電子手段を提供することによって検出され、電子手段は記録装置に対するメモリ装置の位置を認識する。これは、パターン認識により、既知のパターンと照合させることで行うことができる。ある実施例では配置は、メモリ装置内のセンサ素子から生じる信号によって、または配列の外部の特殊なセンサ素子によって測定される。外部センサ素子は、プログラム化表面に対して予め定められた位置にあるプログラム化装置から生じる磁界配置を検出するように適合される。別の方法では、光学式マークをメモリ装置に設置して、このマークを記録装置内の光センサによって検出する。
【００２９】
図3には記憶装置（上面図）を示す。メモリ装置30は、電子回路およびビットセルの配列31を収容する型で構成される。装置30は上述の記録装置と接合することができる。装置はインターフェース表面32を有し、この表面には配列31が収容される。配列は、情報面を構成する磁性材料を有する電磁センサユニットの2次元配置である。さらに型には、ボンディングパッド33が設けられ、これは例えば配線またはリード線を介して外界に接続される。
【００３０】
図4には収納された記憶装置を示す。メモリ装置30は、ハウジング41に収納される。外部リード部42は、プリント回路基板上の電子回路に装置を接続するために提供される。外部リード部42は、配線を介してメモリ装置30（破線で示されている）上のボンディングパッドに接続される。記憶装置は開口43を有し、この開口は、メモリ装置30の接合面32を露出させ、メモリ装置30は上述のようにプログラム化装置と協働する。ある実施例では、ハウジングは正確に位置形状を合わされた穴44を有し、この穴はプログラム化装置のピンを誘導するように働く。
【００３１】
図5にはセンサ素子の配列を示す。配列は、規則的な行パターン内にセンサ素子51を有する。行の素子は、共有ビット配線53によって結合され、一方、列においては素子はワード配線52を共有する。図において各センサ素子は多層化スタックを有する。センサ素子54は、多層化スタックの複数の層内に反対の磁化状態を有するように示され、この状態は、論理値0でビット配置部を測定した際の配置を表示する。センサ素子55は、多層化スタックの複数の層内に同じ磁化状態を有するように示され、この状態は、論理値1でビット配置部を測定した際の配置を表示する。この方向は、多層または単層のスタックを有するセンサ素子において、例えばGMR、AMRまたはTMRのような磁気抵抗効果を用いて検出される。TMR方式のセンサは、センサ素子に対して抵抗が適合するという理由により好ましい。本例では、面内感度のある磁気抵抗素子を用いるが、垂直磁場に対して感度がある素子を用いることも可能である。これらの効果を用いるセンサの記述には、「多機能ナノシステムのフロンティア」p431-452、ISBN1-4020-0560-1（HB）または1-4020-0561-X（PB）内のK.  -M.  H.  Lenssenの「磁気抵抗センサおよびメモリ」を参照することができる。反強磁性のような基本的な磁性効果は、例えばJohn  Crangleの「半導体磁性」、ISBN0-340-54552-6の書籍の特に1.1、6.1および6.2章に記載されている。
【００３２】
ビットの表示に際しては、いくつかの異なる方式がある。いわゆる擬似スピン値は、2の反強磁性層を有し、これらの層は異なる磁場でこれらの磁化方向を切り替える。これは、異なる磁性材料層を用いることにより、または同じ材料層で厚さを変えることにより可能となる。別の実施例では、交換バイアススピン-トンネル接合が用いられる。この場合磁性層のいずれかの磁化方向は変化しにくく、通常の作動条件では変化しないとみなされる。これは例えば、交換バイアスまたは人為的な反強磁性を用いることで行うことができる。
【００３３】
センサ素子における読み出しは、抵抗測定によって行われ、この方法は多層化スタックに検出される磁気抵抗（MR）現象に基づく。センサ素子は、薄膜内の異方性磁気抵抗（AMR）効果に基づくものも可能である。薄膜におけるAMR効果の程度は、通常3％未満であり、AMRの使用には感度の高い電子機器が必要となる。より大きな巨大磁気抵抗効果（GMR）では、より大きなMR効果（5乃至15％）が得られ、より大きな出力信号が得られる。磁気トンネル接合には、より大きなトンネル式磁気抵抗（TMR）効果が利用され、抵抗はおおよそ50％まで変化することが示されている。TMR効果のバイアス電圧に対する強い依存性のため、実際の適用時に利用可能な抵抗変化は、現在のところ約35％である。通常、多層化スタック内の磁化方向が平行な場合、GMRおよびTMRの抵抗は低下し、磁化が逆平行配向となった場合、抵抗は大きくなる。TMR多層において、検出電流は、層の面に対して垂直に通電する必要がある（面に垂直な電流、CPP）。電子が、バリア層を介してトンネルしなければならないからである。GMR装置において検知電流は層の面に普通に流れ（面内電流、CIP）、CPP配置はより大きなMR効果を提供する可能性があるが、これらの全金属多層化層の面に垂直な抵抗は、極めて小さい。それでも更なる小型化を利用することにより、CPPおよびGMRに基づくセンサの構成が可能となる。
【００３４】
図6には2の磁化状態にあるメモリセルを示す。メモリセルは、上部にメモリ層62を有する層状スタックを有し、メモリ層は2の異なる磁化状態にプログラム化することができる。次にトンネルバリア63、および通常は照合層と呼ばれる固定磁化層64が提供される。第1の状態56では、メモリ層内の磁化方向は、照合層の磁化方向とは反対である。第2の状態57では、メモリ層内の磁化方向は、照合層の磁化方向と平行である。照合層64は、一定の磁化を示し、一方メモリ層62の磁化は、磁場の印加によって切り替わる。2層の磁化の平行配置は、ある論理状態(例えば1)に対応し、逆平行配置は、反対の論理状態（例えば0）に対応する。読み出しは、多層化スタックの抵抗測定によって行われ、非磁性層を通って生じる電子のトンネルにより、インターフェースと垂直に層間に電流が流れることにより可能となる。層の磁化が平行に配置している場合、抵抗は低くなり、逆平行配置の場合、抵抗は(通常50％)大きくなる。
【００３５】
ある実施例では、メモリセルは、層状スタックを有し、層状スタックはRE-TM／トンネルバリア／RE-TM磁気トンネル接合（MTJ）を有する。RE-TMは、希土類のサブ格子と、遷移金属のサブ格子を有する磁性材料である。両RE-TM層は、室温で高い保持力を示し、その下側の照合層は最高温のニール（キューリー）点を示す。照合層の磁化は一定であるが、上部層の磁化は、熱-磁気プロセスを介する熱源（例えば集束レーザー光線）および磁場の付加の組み合わせによって、反転させることができる。熱および可能であれば外部磁界源は、図2に示すメモリ装置とは分離された専用のプログラム化装置内に収容される。メモリ装置はMTJスタックと、関連の電子機器と、読み出し用導線のみを収容する。
【００３６】
RE-TM層に適する材料はTbFeCoおよびGdFeCo磁性層である。そのような材料は、通常、垂直磁気異方性、ならびに温度および原子組成の双方によって敏感に変化する磁化特性を示す。そのような材料をメモリセルに用いる利点は、用いられる磁性材料の固有の磁気異方性が高く、より少ない磁性素子を用いることが可能となり、セルの密度（メモリ容量）を増大させることができることである。原則として、大きな垂直磁気異方性を示すいかなる磁性材料も利用することができ、これにはCo／Pt、Co／Pd、CoNi／Ptのような多層化層または例えばCoNiPt合金が含まれる。メモリ層および照合層への利用に適した材料は、RE-TM合金および垂直磁気異方性を示す材料に限定されない。他の材料には、垂直もしくは面内磁気異方性を示すCo（および／またはNi）および／またはPt、Pd、Ag、Auの多層化層、垂直もしくは面内磁気異方性を示すCoCrPt、CoNiPt、FePtまたはNiFeを有する合金、あるいは通常磁気トンネル接合または(巨大)磁気抵抗装置に利用される他の材料の組み合わせ、が含まれる。照合層の磁化は、直接または間接的に(他の磁性層を通じて)、人為的な反強磁性（AAF）または固有の反強磁性のような別の磁性膜または構造と交換結合させることによって、安定化されても良いことに留意する必要がある。
【００３７】
図7には再生専用センサ素子の詳細を示す。再生専用センサ素子60は、再生専用方式であり、ビットセル値の読み出しはできるが、これを変更することはできない。素子は、導電性材料のビット配線61を有し、この配線は再生電流67を自由磁性層62の層の多層化スタックに誘導する。素子はさらに、トンネルバリア63および一定の磁性層64を有する。スタックは別の導体65上に構成され、この導体は、選択配線68を介して選択トランジスタ66に接続される。選択トランジスタ66は、そのゲートが制御電圧によって活性化された際、矢印69で示す再生電流をアースに接続し、各ビットセル抵抗が読み取られる。固定の磁性層64に存在する磁化方向と、自由磁性層62とにより、MRAMメモリにおけるビットセル素子と同様の方法により、トンネルバリア63の抵抗が定められる。自由磁性層内の磁化は、外部記録装置によるプログラム化段階で定められる。すなわち材料をネール点近傍のプログラム化温度まで加熱し、所望の方向に外部磁場を印加後、材料を冷却することにより、磁化が定められる。加熱が正確に制御され、材料温度がネール点をわずかに下回る所定の範囲で制御される場合、磁場は、実際に材料の冷却が始まる前に除去されても良いことに留意する必要がある。
【００３８】
図8には、記録モードにある再生／記録素子を示す。再生-記録素子70は、上記の図7に示した再生専用素子60と同じ構成体を有し、さらに記録配線71を有する。記録配線71には、比較的大きな記録電流が流れ、第1の記録磁界成分72が形成される。ビット配線61を介して、第2の記録電流73が誘導され、第2の記録磁界成分74が形成される。外部プログラム化装置によって、材料がネール点近傍のプログラム化温度まで加熱された場合、両記録電流により生じた磁界の合成磁界により、自由磁性層62において磁化状態が設定される。あるセルへの記録は、所望の方向の磁化の設定と等価である。例えば、左への磁化が「0」を意味し、右への磁化が「1」を意味する。ビット配線およびワード配線に電流パルスを印加することにより、磁場パルスが導入される。配列内の両配線の交点にあたるセルのみが、最大の磁場（すなわち両電流パルスによって誘導される磁界のベクトル和）にさらされ、その部分の磁化が反転される。ビットまたはワード配線より下側の他の全てのセルは、単一の電流パルスによって生じるより小さな磁場にさらされるため、磁化方向は変化しない。
【００３９】
電磁センサ素子には、再生および／または記録電流が流れる導体が設けられる。ある実施例では、導体には電流制限手段が設けられ、大電流の通電が回避され、ビット配置部がプログラム化温度以上となる特有の加熱をしないで、対応するビット配置部における磁化状態を設定することのできる程度の大きな磁場が発生することが抑制される。悪意のあるユーザーは、意図的に大きな電流をビット配置部に誘導して、ビット配置部を加熱しようとする可能性がある。別の実施例では、電流は制限されるため、ビット配置部での電磁材料が加熱され、プログラム化温度近傍まで昇温されることを防止できる。
【００４０】
ビットセルへの配線の給電能力は、比較的大きな抵抗を与えることによって制限しても良い。高電流を生じさせるのに必要な高電圧は、装置内の電子回路を破壊させない限り、印加することはできない。あるいは電子電流制御回路を取り付けたり、作動値を越える電流では破損するフューズを取り付けることで、電流を制限しても良い。ワードおよびビット配線を流れる電流は、ある値を越える電流が生じた場合には、電流源とワードまたはビット配線間の接続が切れるフューズによって制限される。すなわち電流値は、低ノイズ抵抗測定に必要な作動電流と、ビット配置部を加熱する際に必要な電流、あるいはメモリ層を切り替えるのに十分な強度の磁場を発生させる電流との間にある。そのような電流制限装置は、未公認の再プログラム化が試行されたときに、メモリ装置を使用できなくする必要がある場合は、導通を永久に遮断する。
【００４１】
本発明のメモリ装置は、以下の用途に特に適している。再生専用方式は、マスク設計時にその内容物が必要となるマスクROMの代わりに利用することができる。これは、内容物が「製造の最終段階で」プログラム化されるという利点がある。別の方式の1回記録の可能なプログラム化メモリは、1回以上プログラム化することができる新しい装置と置き換えることができるという利点がある（既にプログラム化されたメモリをアップデートまたは修正でき、無駄にはならない）。別の用途は、例えばラップトップコンピュータや携帯型音楽プレーヤのような、交換可能型メモリの必要な携帯装置である。記憶装置は低消費電力でデータへのアクセスが早い。装置はさらに、内容物を頒布するための記憶メディアに利用することもできる。別の利用はスマートカードである。さらに装置は、製作後に再記録のできない信頼性の高いメモリとして利用することも可能である。例えば、各個々のICに固有のデータを保管する必要のあるメモリである（例えば固有の識別番号、カウンタまたはランダムシークレットコード等）。
【００４２】
ある実施例では、多数のセンサ素子が同時に読み出される。ビットセルのアドレス指定は、交差配線配列によって行われる。読み出し方法は、センサの種類に依存する。擬似スピン値の場合、多数のセル（N）を一連のワード配線に接続することができる。これらの全体が金属セルからなるセルの抵抗は、比較的低いからである。これは、Nのセルに対して1のスイッチ素子（通常はトランジスタ）しか必要ではないという、興味深い利点を提供する。これと関連する欠点は、相対的な抵抗の変化が、Nに分割されることである。読み出しは、（一連のセルの）ワード配線の抵抗測定によって行われる。実質的に小さな正の電流と負の電流パルスは、重畳された状態で、所望のビット配線に供給される。付随の磁界パルスは、2の強磁性層を切り替える磁場間にある。従って高い切り替え磁場の印加される層(検知層)は、そのまま変化せず、一方、他の層の磁化は所定の方向に設定され、次に反転される。ワード配線に生じる抵抗変化の兆候から、「0」または「1」のいずれが、ワードおよびビット配線の交差部のセルに保管されたかを知ることができる。ある実施例では、固定の磁化方向を有するスピン値が用いられ、データは他の自由磁性層内で検出される。この場合、セルの絶対抵抗が測定される。ある実施例では、照合セルとは区別して抵抗が測定される。このセルは、スイッチ素子手段（通常トランジスタ）によって選択され、この場合、1のトランジスタがセル毎に必要となる。セル毎に1のトランジスタを有するセンサの他、その代わりに、セル内にトランジスタを有さないセンサとすることもできる。セルセンサ素子毎に交差部にトランジスタを有さない場合、センサ素子をより高い密度とすることができるが、幾分再生時間は長くなる。
【００４３】
配列内のセンサ素子は、図7に示すような、再生専用メモリを有する再生専用素子としても良い。これは、記録電流を生じさせる電子回路が不要となるという利点がある。あるいはセンサ素子は、図8のMRAMのような再生-記録素子としても良い。これは、プログラム化装置を用いて、ビット配置部の値を変化させることができるという利点がある。プログラム化装置は、プログラム化されるビット配置部を加熱する手段のみを有する。ある実施例では、再生専用および再生-記録素子の組み合わせで、配列が構成される。これは、メモリ部分の特定のデータが不本意に書き換えられることがないという利点がある。
【００４４】
図9には光学式プログラム化装置を示す。この装置は放射源80の配列を有し、これは例えばレーザーである。レンズ81の配列は、レーザー光線をビット配置部に集束させるために設けられる。ビット配置部でのメモリセルは、メモリ層83と、照合層84とを有し、メモリ層は磁気的にプログラム化され、照合層は固定の磁化状態を有する。ビット配線85とワード配線86は、抵抗値の読み出しのため提供され、この抵抗値は磁気状態によって定められる。磁界源87は例えばコイルであって、外部磁場を生じさせ、プログラム化の際、磁化状態を設定する。
【００４５】
プログラム化の間、メモリ層83は外部熱源80によって加熱され、ネール点近傍またはネール点まで昇温される。外部磁場は、所望の方向にメモリ層の磁化を揃えるために印加され、その後熱源が除去されメモリ層が冷却されると、磁化が固定される。照合層のネール点は、メモリ層よりも高く設定され、照合層の磁化は、メモリ層の加熱の間も簡単には反転しない。
【００４６】
プログラム化装置のある実施例では、セルは個々にアドレス指定され、同時に加熱されることにより、高い再プログラム化データ速度が得られる。これは、例えば個々のアドレス指定の可能なVCSEL（垂直孔表面放射レーザー）の配列を用い、可能であれば集束光または単一の光源と、レンズ配列とを組み合わせることにより可能となる。
【００４７】
プログラム化装置のある実施例では、例えばコヒーレント光源を用い、回折格子を適切に配置することにより、ビット配置部上には光スポットパターンが生じる。特に、光スポットのパターンは、タルボット効果によって生じる。タルボット効果についての詳細は、Mansuripurの書籍「古典的光学およびその利用」、Cambridge  University  Press、第1版（2001年12月15日）、ISBN0521800935の18章に見られる。個々のメモリセルへの光路を選択的にブロッキングするため、装置は統合シャッターを有し、このシャッターはマスクされる。ある実施例では、プログラム化装置は、LCDシャッター装置またはデジタルミラー装置（DMD）のようなダイナミック光制御装置を有し、選択されたビット配置部を照射する。DMDは微視的なミラー配列を有し、電子信号を制御の下で回転することができる。
【００４８】
ある実施例では記録装置は走査ユニットを有し、このユニットはプログラム化表面を走査する。放射線はメモリセルのサブ集合を照射するように配置される。ビット配置部の情報面は、ビームをメモリ装置に対して多数のプログラム化位置に移動して走査される。多くのビット配置部が、プログラム化位置毎にプログラム化される。例えばビームは、放射線源のリニア配列によって発生させても良い。ビットのサブ集合は、集合方式で（区画毎に）、または分散方法で（例えば2、3または4ビット毎に）プログラム化される。これは、チャンネル電子の制約によって、または熱源（例えばVCSEL）、集光素子(例えばレンズ)もしくはメモリセルの空間分布（ピッチ）によって、定められる。そのようなプログラム化装置は、ビット配置部の限られた部分をプログラム化することに適し、例えばメモリ装置におけるシリアルナンバーまたは独自の暗号鍵の記録に適する。
【００４９】
別の実施例ではプログラム化装置は、多数のプログラム化表面を有し、単一のプログラム化ステップにおいて型抜きのウェハをプログラム化する。
【００５０】
図10には吸熱器を有するメモリ装置を示す。一体型吸熱器は、ビット配置部および装置の近接領域の補助的な温度制御を可能にする。
【００５１】
図10aには吸熱器層を有するメモリ装置を示す。ビット配置部101は、プログラム化の際に加熱される。装置はビット配置部の近傍に吸熱器素子を有し、プログラム化のため加熱されるビット配置部に隣接するビット配置部の加熱を抑制する。吸熱器素子は、例えば金属層または金属化合物のような、熱伝導性材料の補助吸熱器層103によって構成される。吸熱器層は装置の上部、またはメモリセルの層状スタックの他の層の下部に設置される。吸熱器層103は、ビット配置部101に対応する窓102を有する。
【００５２】
図10bには吸熱器素子を有するメモリ装置を示す。ビット配置部101はプログラム化の際に加熱される。装置はビット配置配列において、行および／または列間に細長い吸熱器素子104を有し、この素子は例えば、導体として同じ層に形成された金属(または金属化合物)ストリップである。この素子はメモリセルおよび論理回路（例えばワードおよびビット配線）から電気的に絶縁され、熱伝導体として作用することで、加熱および／または冷却過程を制御（加速、または減速）する。
【００５３】
本発明は、主にTMR効果を利用する実施例を基に説明されたが、例えばコイルをベースとする、磁性材料とインターフェース接合される他のいかなる適当な再生／記録素子も使用することが可能である。さらに実施例では、加熱用の放射源はレーザー源であるが、いかなる適当な放射源を使用しても良い。本願では「有する」という動詞およびその活用形は、記載された素子またはステップ以外の他の素子またはステップの存在を排斥するものではないこと、また素子の前の「一つの」と言う表現は、そのような素子が複数存在することを否定するものではないことに留意する必要がある。いかなる参照符号も特許請求の範囲を限定するものではなく、本発明はハードウェアとソフトウェアのいずれによっても提供することができ、いくつかの「手段」または「ユニット」は、同じハードウェアまたはソフトウェアの構成単体によって具現化されても良い。さらに、本発明の範囲は、実施例には限定されず、各新しい特徴またはそれと上述の特徴との組み合わせは、本発明の範囲にある。
【図面の簡単な説明】
【００５４】
【図１ａ】プログラム化記憶装置の図である。
【図１ｂ】接合面を有するプログラム化記憶装置の図である。
【図１ｃ】保護カバーを有するプログラム化記憶装置の図である。
【図２】プログラム化記憶装置の記録装置の図である。
【図３】記録装置の（上面）図である。
【図４】収納された記憶装置の図である。
【図５】センサ素子配列の図である。
【図６】2の磁化状態のメモリセルの図である。
【図７】再生専用センサの詳細を示す図である。
【図８】記録モードでの再生／記録素子を示す図である。
【図９】光学式プログラム化装置の図である。
【図１０ａ】吸熱器層を有するメモリ装置の図である。
【図１０ｂ】吸熱器素子を有するメモリ装置の図である。
2006502594.tif 000003
【図２】
2006502594.tif 000004
【図３】
2006502594.tif 000005
【図４】
2006502594.tif 000006
【図５】
2006502594.tif 000007
【図７】
2006502594.tif 000008
【図８】
2006502594.tif 000009
【図６】
2006502594.tif 000010
【図９】
2006502594.tif 000011
2006502594.tif 000012
【国際調査報告】
2006502594.tif 000013
2006502594.tif 000014
2006502594.tif 000015