(57)【要約】少なくとも二つの対向する主電極と制御電極を有する半導体ダイを備えた半導体装置である。基部と接続部とを備える導電クリップは、導電素材の層により基部で電極とそれぞれ繋がっている。保護層は、電極の少なくとも１つに設けられ、導電素材の層を覆っている。クリップの一つの基部と接続部とは、延長部により繋がれており、この延長部は、半導体ダイの主表面間に亘っている。
2006507688.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置において、
第１主表面及び前記第１主表面の反対側の第２主表面を有する半導体ダイと、
前記半導体ダイの前記第１主表面に配置された制御電極及び第１主電極と、
前記半導体ダイの前記第２主表面に配置された第２主電極と、
前記電極の一つに電気的に接続される基部、及び、外部部材に電気的に接続するための接続部をそれぞれ有する複数の導電クリップとを備え、
前記第２主電極は、前記基部と前記接続部とを接続する延長部を有するクリップに接続され、前記延長部は、少なくとも前記半導体ダイの第２主表面と前記半導体ダイの前記第１主表面との間に伸びていること
を特徴とする半導体装置。
【請求項２】
前記複数の導電クリップは、接続部と基部との間隔を空ける延長部をそれぞれ備えること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
各導電クリップの前記延長部は、実質的に各導電クリップの前記基部に対して垂直に伸び、
各導電クリップの前記接続部は、実質的に各導電クリップの前記基部に対して並行であること
を特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体ダイは、ＭＯＳＦＥＴであること
を特徴とする請求項１に記載の半導体装置。
【請求項５】
保護層が前記制御電極及び前記第１主電極に配され、
各導電クリップの前記基部は、保護層の開口部を通って前記制御電極及び前記第１主電極にそれぞれ電気的に接続されていること
を特徴とする請求項１に記載の半導体装置。
【請求項６】
接着の層が、前記クリップと前記半導体ダイとの接続強度を改善するように、前記クリップの少なくとも一つの前記基部と前記半導体ダイとの間に設けられること
を特徴とする請求項５に記載の半導体装置。
【請求項７】
各導電クリップの前記基部と各電極とを接続する導電性接着素材の層をさらに備えること
を特徴とする請求項１に記載の半導体装置。
【請求項８】
前記導電性接着素材の層は、はんだから成ること
を特徴とする請求項７に記載の半導体装置。
【請求項９】
前記導電性接着素材は、導電性エポキシから成ること
を特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記複数の導電クリップは、それぞれ、基部と接続部とを繋ぐ延長部を備え、
前記各延長部は、各基部及び各接続部と一体で形成されていること
を特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記複数の導電クリップの少なくとも一つは、基部を備え、
少なくとも一つの接続部は、前記平坦な基部の表面に配されていること
を特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記少なくとも一つの接続部は、バンプであること
を特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記少なくとも一つの接続部は、平坦な接続面を有する円柱であること
を特徴とする請求項１１に記載の半導体装置。
【請求項１４】
前記少なくとも一つの接続部は、平坦な接続面を有する一段高い部分であること
を特徴とする請求項１１に記載の半導体装置。
【請求項１５】
半導体装置において、
第１主表面及び前記第１主表面の反対側の第２主表面を有する半導体ダイと、
前記半導体ダイの前記第１主表面に配置された第１主電極と、
前記半導体ダイの前記第２主表面に配置された第２主電極と、
前記電極の一つに電気的に接続する基部、外部部材に電気的に接触するための接続部、及び、前記基部と前記接続部を繋ぎ、前記半導体ダイの第２主表面と前記半導体ダイの第１主表面との間に伸びる延長部を備える少なくとも一つの導電クリップと、
前記少なくとも一つの導電クリップに電気的に接続される前記電極と反対側の前記半導体ダイの主表面に配置された電極に接続された基部、及び、外部部材に電気的に接続するための接続部を備える少なくとも一つの他の導電クリップとを備えること
を特徴とする半導体装置。
【請求項１６】
前記半導体ダイは、ＭＯＳＦＥＴであること
を特徴とする請求項１５に記載の半導体装置。
【請求項１７】
保護層が少なくとも一つの電極に配され、
前記保護層は、前記導電クリップの一つの基部と前記電極の一つとを電気的に接続する導電層を囲んでいること
を特徴とする請求項１５に記載の半導体装置。
【請求項１８】
接着の層は、前記クリップと前記半導体ダイとの接続強度を改善するように、前記基部と前記各電極との間に設けられること
を特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記導電層は、はんだから成ること
を特徴とする請求項１７に記載の半導体装置。
【請求項２０】
前記導電層は、導電性エポキシから成ること
を特徴とする請求項１７に記載の半導体装置。
【請求項２１】
前記少なくとも一つの他の導電クリップは、基部と接続部とを繋ぐ延長部を備え、
前記延長部は、基部及び接続部と一体で形成されていること
を特徴とする請求項１９に記載の半導体装置。
【請求項２２】
前記少なくとも一つの他の導電クリップは、平坦な基部を備え、
少なくとも一つの接続部は、前記平坦な基部の表面に配されていること
を特徴とする請求項１９に記載の半導体装置。
【請求項２３】
前記少なくとも一つの接続部は、バンプであること
を特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記少なくとも一つの接続部は、平坦な接続面を有する円柱であること
を特徴とする請求項２２に記載の半導体装置。
【請求項２５】
前記少なくとも一つの接続部は、平坦な接続面を有する一段高い部分であること
を特徴とする請求項２２に記載の半導体装置。
【請求項２６】
前記導電クリップの接続部は、前記主表面の一つの下に配されていること
を特徴とする請求項１５に記載の半導体装置。
【請求項２７】
前記少なくとも一つの導電クリップの前記基部は、前記少なくとも一つの他の導電クリップが接続されている前記主表面の下に配されていること
を特徴とする請求項１５に記載の半導体装置。
【請求項２８】
前記少なくとも一つの導電クリップの前記基部は、前記少なくとも一つの他の導電クリップが接続されている主表面の下の領域から離れて伸びていること
を特徴とする請求項１５に記載の半導体装置。
【発明の詳細な説明】
【関連特許出願】
【０００１】
この出願は、マーティン・スタンディング及びヘイゼル・ディー・ショフィールドにより２００１年３月２８日に出願された米国特許出願番号０９／８１９，７７４「チップスケール表面実装装置及びその製造方法」に関するものである。
【背景技術】
【０００２】
本発明は、半導体装置に関し、特に外部接続用クリップを有する表面実装半導体装置に関する。
【０００３】
電子回路で使用する際、半導体ダイは、基板上の導電パッド等の外部部材に直接接続できる半導体装置を形成するようにパッケージ化される。電子デバイスのパッケージ化には、いくつかの機能がある。電子パッケージの機能の中でも、湿気やその他の環境要素による損傷からの半導体ダイの保護、外部部材との電気的接続、及び、半導体ダイから発生する熱の管理が最も重要である。ＤＩＰやＳＯＩＣのような従来知られたパッケージには、これらの機能が備わっている。多くの場合、これらのパッケージにはリードフレーム構造が使用され、場合によってはパッケージが半導体ダイの４、５倍の大きさとなる。従って、従来の設計手法により半導体ダイのパッケージ化を行なうと、多くの場合、半導体装置が半導体ダイよりもかなり大きくなってしまう。
【０００４】
電子システムの小型化傾向により、スペースの最大限の利用が余儀なくされる。スペースを最大限に利用する一つの方法としては、装置内の部品の大きさを最小化して部品密度を高める方法がある。部品密度を高めてスペースを最大限に利用する一方で、設計の際には、効率的な熱の減少や、例えば接続抵抗による寄生効果の減少などの課題にも取り組まなければならない。
【発明の開示】
【０００５】
本発明に係る半導体装置は、主表面に配置された少なくとも二つの対向する主電極を有する半導体ダイを備える。各電極は、導電クリップに繋がっている。各クリップは、基板上の導電パッド等の外部部材と電気的に接続する接続部と、電極に繋がっている基部とを備える。クリップの接続部は、半導体ダイの一方側に設けられている。この構成を有効にするために、クリップの少なくとも一つには、クリップの基部を接続部に繋ぎ、ダイの主表面の間に伸びる延長部が設けられている。このクリップは、ダイの裏側の電極と外部部材との間に可能な限り最短の経路を提供し、接続そのものに起因するパッケージ内の寄生抵抗とインダクタンスとを減少させる。
【０００６】
本発明に係る半導体装置の設置面積を減らすために、装置が基板の導電パッドに接続される場合に、クリップの接続部は、半導体ダイの下に直接配されるように向けられても良い。
【０００７】
あるいは、延長部を有するクリップの接続部は、ダイの下に配置されている基板の導電パッドに広い空間を提供するために、ダイの下の領域から離れる方向に向けられても良い。
【０００８】
本発明に係る半導体装置に使用されるクリップの形は、様々であって良い。例えば、第１の実施形態において、各クリップは、延長部によって繋がれ間隔が空けられている基部と接続部とを備える。他の実施形態では、いくつかのクリップは、平坦な基部と、平坦な基部に直接設けられた接続部とを備える。後者のクリップの接続部は、半球状、円柱状または平坦な基部から伸びた一段高い部分でも良い。
【０００９】
本発明の他の特徴と利点は、図面を参照した本発明の下記の記載により明らかになる。
【発明を実施するための最良の形態】
【００１０】
図１Ａ及び１Ｂを参照すると、本発明に係る半導体装置の第１の実施形態では、半導体ダイ１０を備える。好ましい実施形態に係る半導体ダイ１０は、パワーＭＯＳＦＥＴである。しかしながら、本発明は、パワーＭＯＳＦＥＴに限られるものではない。ＭＯＳＦＥＴの代わりに、ＩＧＢＴやパワー・ダイオード等の他の電子半導体ダイに適用可能である。
【００１１】
半導体ダイ１０は、互いに対向する二つの主表面を備えている。半導体ダイ１０は、第１主表面に取り付けられた第１主電極１２と、第２主表面に取り付けられた第２主電極１４とを備える。また、半導体ダイ１０は、第１主表面に取り付けられた制御電極１６を備える。この制御電極１６は、第１主電極１２から絶縁されている。好ましい実施形態のＭＯＳＦＥＴにおいて、制御電極１６が従来のゲート電極とされる場合、第１及び第２主電極は、それぞれソースとドレインである。
【００１２】
制御電極１６は、本発明の半導体装置８が電子回路に組み込まれると、第１主電極１２と第２主電極１４との間を流れる電流を切り替える信号を出力する外部の制御装置から制御信号を受ける。
【００１３】
第１の実施形態に係る半導体装置８は、複数のクリップ１８、２０、２２を備える。各クリップは、基部２４、２６、２８と接続部３０、３２、３４とを備える。接続部３０、３２、３４は、外部部材と電気的に接続する機能を有する。基部２４、２６、２８は、はんだや銀を含んだエポキシのような導電性エポキシ等のダイ接着素材３６の層によって、それぞれ第２主電極１４、第１主電極２６及び制御電極１６と電気的に接続する。保護層３８は、クリップ２０、２２の基部２６、２８を電気的に接続させるために設けられた導電性接着素材３６の部分を除いて、第１主電極１２と制御電極１６とを覆っている。
【００１４】
また、クリップ１８、２０、２２は、それぞれ、基部２４、２６、２８と接続部３０、３２、２４とを繋ぐ延長部１９、２１、２３を備えている。好ましい実施形態において、延長部１９、２１、２３は、クリップ１８、２０、２２の底部２４、２６、２８の一方端部から垂直に伸びている。接続部３０、３２、３４は、延長部１９、２１、２３によって、間隔が空けられ、基部２４、２６、２８に対してそれぞれ平行になるように構成されるのが好ましい。
【００１５】
接続部３０、３２、３４は、互いに同一の平面にあり、そして、ダイの一主電極の反対側に配されるのが好ましい。この構成を可能にする本発明の新しい特徴は、半導体ダイ１０の第１主表面と第２主表面との間で伸び、そして、基部２４と接続部３０を繋ぐ延長部１９であり、これによって半導体ダイ１０の第１主表面及び第２主表面の位置から伸びる電気的に接続するための経路が提供される。この構成は、基板上に半導体装置８の表面実装を可能とする。
【００１６】
本発明の他の特徴によると、例えば２６、２８のような基部は、半導体ダイ１０の電極に電気的に接続するために必要な面積より広い面積を有し得る。例えば、制御電極１６に電気的に接続されるクリップ２２の基部２８は、制御電極１６に電気的に接続するために必要な面積よりも広い面積を有している。接着の層は、半導体ダイ１０の上部へのクリップ２２の接続をさらに強力にするように、この余分な領域の下に設けられる。
【００１７】
図２Ａ、２Ｂ、３Ａ、３Ｂ及び３Ｃを参照すると、第１主電極１２及び制御電極１６にそれぞれ取り付けられるクリップ２０、３３は、基部２４、２８の一方端部から接続部３２、３４の一方端部へ伸びる延長部２１、２３によって、接続され間隔が空けられた基部２４、２８と接続部３２、３４とをそれぞれ構成するように、銅板のような導電性の金属板を曲げることによって単体で形成される。第１実施形態におけるクリップ１８は、ここで記載されている他のクリップ２０、２２を作る方法と同じ方法で作られても良い。
【００１８】
本発明に係る半導体装置は、以下の方法で製造される。図４を参照すると、まず、別個の半導体ダイ１０を複数有するシリコンウエハ等の半導体ウエハ４０が用意される。ウエハ４０における半導体ダイ１０は、同質であり、公知の方法によりシリコン基板上に形成された、ＭＯＳＦＥＴやＩＧＢＴやパワー・ダイオード等であっても良い。半導体ダイ１０は、ウエハ４０の一方端部から反対の端部に及ぶストリート４２によって分けられる。各半導体ダイは、少なくとも第１主電極１２と制御電極１６とを備えている。半導体ダイ１０の第２主電極１４は、ウエハ８の反対側の面（不図示）に設けられている。電極１２、１６、１４は、はんだ付けが可能であることが好ましい。
【００１９】
次に、図５を参照すると、第１主電極１２及び制御電極１６のそれぞれの上に開口部４４、４６を有する保護層３８（図１）が形成される。保護層３８は、第１主電極１２と制御電極１６とこれら電極の間における全ての領域とを覆うウエハ４０の上面全体に、ＥｌｅｃｔｒａＥＰ２７９３として知られている材料の如き感光性エポキシの層を堆積させることで、形成される。そして、エポキシを乾燥させ、開口部４４、４６を形成するために取り除かれる領域が識別、分離されるように、マスクを介して紫外線があてられる。そして、識別された領域が取り除かれ、第１主電極１２及び制御電極１６の各部分をそれぞれ露出させる開口部４４、４６が形成される。そして、感光性エポキシは、例えば熱により硬化され、開口部４４、４６を有する保護層３８（図１）が形成される。
【００２０】
開口部４４、４６は、第１主電極１２及び制御電極１６と各クリップの各基部との間における良好な電気的な接続を提供するために必要な大きさであればよく、電極の全面に亘る必要はない。さらに、開口部４４、４６は、そこに接続されるクリップの基部の面積と等しい電極の面積を露出させる必要もない。加えて、本発明は、保護層３８（図１）を作る前記方法に限られるものではなく、開口部４４、４６を持つ保護層３８（図１）を作るための他の適当な方法を用いることができる。
【００２１】
開口部４４、４６が形成されると、導電性接着素材３６（図１Ａ）が第１主電極１２及び制御電極１６の露出部分に堆積される。導電性接着素材３６（図１Ａ）としてはんだや導電性エポキシを使用することができる。
【００２２】
次に、図６を参照すると、導電クリップが電極１２、１６の露出部分に配された導電性接着素材３６の上に据えられる。例えば、図６は、本発明の第１の実施形態による半導体装置８を参照して記載されたクリップ２０、２２を示しており、各クリップの各基部２６、２８は、導電性接着素材３６（図１Ａ）によって半導体ダイ１０の第１主電極１２及び制御電極１６にそれぞれ接続している。導電クリップ（例えばクリップ２０、２２）が配置されると、はんだが接着素材として使用される場合にはリフローされ、あるいは、導電性エポキシが導電性接着素材として使用される場合には硬化される。クリップの基部が露出部分の面積よりも大きい場合、接着の層は、クリップと半導体ダイとの間における接着の強度をより増加させるべく、露出領域の外側である基部の部分の間に設けられる。ウエハの他の領域も同様に、半導体ダイ１０上におけるクリップのアセンブリの強度を改善するために、適宜、液体エポキシがクリップの基部の少なくとも一部を覆うようにウエハの上に堆積される。その後、ウエハ４０は、例えばストリート４２に沿って切ることでサイの目状に切られ、第１主電極１２及び制御電極１６に接続されている少なくとも一つの導電性クリップを有する個別の半導体ダイ１０となる。
【００２３】
他のクリップ、例えば本発明の第１の実施形態に係る半導体装置８（図１Ａ）に記載されているクリップ１８は、はんだや導電性エポキシのような導電性接着素材３６（図１Ａ）によって半導体ダイ１０の第２主電極１４に電気的に接続される。これは、個別のダイ１０をピックアップし、クリップ１８の基部２４に第２主電極１４を配置し、はんだや導電性エポキシのような導電性接着素材３６（図１Ａ）の層に電気的に接続することで達成され得る。再び、はんだが使用された場合にはリフローされ、導電性エポキシが使用された場合には硬化される。
【００２４】
代わりに、保護層に開口部が形成された後に、まず、切断してダイに個別化し、その後、クリップが導電性接着素材を使用することによって各ダイの電極に取り付けられる。
【００２５】
クリップ１８、２０、２２は、従来のパッケージで使用される銅のストラップやブリッジと同様のフォーマットを有する銅マトリックスリードフレームから切り分けられる。クリップ１８、２０、２２は、従来のダイボンディング装置に見られるようなブリッジパンチ及び設置型を使用して適切な位置に配置される。好ましい方法においては、ダイ１０は、クリップ１８に配置され、適当な導電性接着素材によりその基部２４に接続される。導電性接着素材は、リフロー又は硬化され、その後、クリップ１８は、半導体装置８を得るためにストラップからトリムされる。
【００２６】
本発明の半導体装置は、様々な形態のクリップを備えるための上記方法により製造される。類似の番号が類似の特徴を結び付ける図７、８を参照すると、本発明の第２の実施形態に係る半導体装置４８は、電極に接続されたクリップ５０、５２、５４を有する半導体ダイ１０を備えている。類似の番号が類似の特徴を結び付ける図９を参照すると、クリップ５０、５２、５４は、基部５１、５３、５５をそれぞれ備えている。導電性接着素材３６により第２主電極１４に接続されるクリップ５０は、基部５１と接続部５８を繋ぐ延長部５６を備えている。延長部５６は、クリップ５０の基部５１及び接続部５８と一体で形成されている。また、注目すべきは、延長部５６が半導体ダイ１０における主表面の間に伸びていることである。
【００２７】
クリップ５２の基部５３は、その表面に複数の接続部６０が配されている。また、基部５５の表面にも接続部６０が配されている。接続部６０は、各基部５３、５５のオープンな表面から拡張した一段高い部分である。クリップ５２、５４の基部５３、５５は、保護層３８の開口部に堆積している導電性接着素材３６の層によって、第１主電極１２及び制御電極１６にそれぞれ電気的に接続されている。クリップ５１は、好ましくは、銅から形成され、銀でメッキされる。クリップ５０の基部５１は、ダイより少し広い面積を有しており、この二つが接着された場合にダイの端部の周囲にフレームが形成される。余分な領域は、接着素材の厚みを増加させ、ダイの端部の周囲にフィレットになる。これは、効果的に、接着素材を制御し、ダイの端から流れるのを防止する。
【００２８】
実際に、本発明の様々な実施形態は、クリップの他の形状を使用して、記載された方法により製造することができる。例えば、図１０Ａ、１０Ｂ、１１Ａ、１１Ｂ、１２Ａ及び１２Ｂを参照すると、使用されるクリップは、図１０Ａ、１０Ｂに示す第２の実施形態で用いられている半球型の接続部６０の代わりに、図１１Ａ、１１Ｂに示すように平坦な接続面６３を有する円柱状の接続部６２など様々であってよい。もしくは、接続部６０は、平坦な接続面６５を有する複数の一段高い部分６４に代えても良い。
【００２９】
ダイの電極に接続されるクリップ５２、５４における基部５３、５５の側部は、平坦か少し盛り上がっている。盛り上がった側部は、クリップ５０の基部５１にある余分な領域と同じように接着素材の流れを制御するのに役立つ。クリップ５２、５３もまた銅により形成され、銀で仕上げられる。
【００３０】
本発明の第２の実施形態は、まず、保護層及び開口部が形成された後にウエハからダイを単体化することで製造される。単体化された各ダイは、銀エポキシなどの適当な導電性接着素材によってクリップ５０の基部５１に取り付けられる。そして、クリップ５２、５３は、同じ接着素材又は適当なはんだを用いて取り付けられる。クリップ５０は、第２のの実施形態に係る半導体装置のリードフレームのベースとして作用する。参照される製造方法によれば、クリップ５０が高密度マトリックスの形態をとる一方で、クリップ５２、５３は、ブリッジパンチアセンブリを使用して関連する電極に接着される。
【００３１】
図１３を参照すると、半導体装置８が基板６６上に表面実装されている状態が示されている。特に、接続部３０、３２、３４は、半導体装置８の電極を電子回路（不図示）内の適当な場所に接続する導電パッド６８、７０、７２と電気的に接続している。
【００３２】
図１４を参照すると、第２の実施形態による半導体装置４８は、基板６６上に表面実装されている。半導体装置８のように、半導体装置４８は、クリップ５０、５２、５４の接続部５８、６０とそれぞれ接続する導電パッド６８、７０、７２を介して電子回路に接続されている表面実装装置である。この構成から、本発明に係る半導体装置８、４８が基板に実装された場合、熱は、クリップ１８、５０の基部２４、５１を伝わって半導体ダイ１０の第２主電極１４から放射される。
【００３３】
注目すべきは、半導体装置８の接続部３０（図１３）は、他のクリップ２０、２２が接続されている半導体ダイ１０の主表面の下に該接続部３０が位置するような方向に伸びている。この構成には、半導体装置の設置面積を減らすという追加の利点がある。他方、半導体装置４８の接続部５８（図１４）は、他のクリップが取り付けられている半導体ダイ１０の主表面の下の領域から離れた方向へ伸びている。この構成では、半導体装置４８の設置面積が増えることになるけれども、半導体ダイ１０の導電パッド７０、７２のための領域を広くすることができる。また、ダイの第２主電極がそれぞれのクリップに取り付けられた場合に、正確なアライメントの必要がないため、製造を単純化することができる。
【００３４】
本発明に係る半導体装置におけるダイの設置面積に対する割合は、９０％である。本発明に係る装置の熱放射が改善すると、より高い温度下でも装置を動作させることができるようになる。本発明に係る装置に使われるダイは、０．１００ｍｍまで薄く、従来のパッケージで使用されるダイよりはるかに薄い。本発明に係る装置は、様々な設置面積で使用できる。また、本発明に係る装置は、装置が組立てられた場合に、様々な基板の間の温度的なミスマッチによるストレスを吸収することができる。これらの特徴により、本発明に係る装置は、従来の装置よりもより厳しい状況で動作し、過酷な状態で使用することができる。
【００３５】
本発明に係る半導体装置を考案するのに様々な形態のクリップが使用されることは、当業者には明らかであり、従って、ここで示される装置が本発明の範囲を制限することはない。従って、本発明は、特定の実施形態との関係により記載されているが、他の多くの種類や変更、他の使用方法も当業者にとっては明らかである。よって、本発明がこの特定の開示のみに限定されるのではなく、請求項によってのみ定められる。
【図面の簡単な説明】
【００３６】
【図１】図１Ａは、本発明の第１の実施形態に係る半導体装置の側面図である。図１Ｂは、図１Ａに示す装置の平面図である。
【図２】図２Ａは、図１Ａに示す装置に使用されるクリップの側面図である。図２Ｂは、２Ｂ−２Ｂ矢印の方向から見た図２Ａに示すクリップの図である。
【図３】図３Ａは、図１Ａに示す装置に使用されるクリップの側面図である。図３Ｂは、３Ｂ−３Ｂ矢印の方向から見た図３Ａに示すクリップの図である。図３Ｃは、３Ｃ−３Ｃ矢印の方向から見た図３Ａに示すクリップの図である。
【図４】図４は、従来技術に係る、複数の半導体ダイが形成された半導体ウエハを示す図である。
【図５】図５は、半導体ダイの電極部分を露出させる開口部を備える保護層を有する図４のウエハを示す図である。
【図６】図６は、半導体ダイの電極部分に取り付けられたクリップを備える図５のウエハを示す図である。
【図７】図７Ａは、本発明の第２の実施形態に係る半導体装置の平面図である。図７Ｂは、８−８矢印の方向から見た図７に示す装置の側面図である。
【図８】図８Ａ及び８Ｂは、それぞれ、本発明の第２の実施形態で使用されるクリップの、平面図及び図８Ａの８Ｂ−８Ｂ矢印の方向から見た側面図である。図８Ｃ及び８Ｄは、それぞれ、本発明の第２の実施形態で使用されるクリップの、平面図及び図８Ｃの８Ｄ−８Ｄ矢印の方向から見た側面図である。
【図９】図９は、９−９線の方向から見た図７に示す装置の縦断面図である。
【図１０】図１０Ａ及び１０Ｂは、それぞれ、本発明の第２の実施形態で使用されるクリップの、平面図及び側面図である。
【図１１】図１１Ａ及び１１Ｂは、それぞれ、本発明の第２の実施形態で使用可能なクリップの他の例を示す、平面図及び側面図である。
【図１２】図１２Ａ及び１２Ｂは、それぞれ、本発明の第二実施例で使用可能なクリップの他の例を示す、平面図及び側面図である。
【図１３】図１３は、基板に取り付けた第１の実施形態の半導体装置を示す図である。
【図１４】図１４は、基板に取り付けた第２の実施形態の半導体装置を示す図である。
【図１】
2006507688.tif 000003
【図２】
2006507688.tif 000004
【図３】
2006507688.tif 000005
【図４】
2006507688.tif 000006
【図５】
2006507688.tif 000007
【図６】
2006507688.tif 000008
【図７】
2006507688.tif 000009
【図８】
2006507688.tif 000010
【図９】
2006507688.tif 000011
【図１０】
2006507688.tif 000012
【図１１】
2006507688.tif 000013
【図１２】
2006507688.tif 000014
【図１３】
2006507688.tif 000015
【図１４】
2006507688.tif 000016
【国際調査報告】
2006507688.tif 000017