(57)【要約】チャージポンプ構造のＣＭＯＳ環境につきものである寄生バイポーラトランジスタのターンオンを回避するような方法でｎチャネルＭＯＳトランジスタのバルクがバイアスをかけられる、ｎチャネルＭＯＳトランジスタの負極性電圧チャージポンプが開示される、
2006500900.tif 000002
【特許請求の範囲】
【請求項１】
複数の動作状態を有すると共に、複数のステージを備える負極性電圧チャージポンプであって、
各ステージは、それぞれがバルク領域を有する少なくとも２個のｎチャネルＭＯＳトランジスタを備え、
前記ステージの各々が、同様に寄生バイポーラトランジスタを有し、
前記バルク領域が、前記動作状態の各々の間に、前記寄生バイポーラトランジスタがターンオンすることがないような電位を有する回路ノードに切り替え可能に接続される
ことを特徴とする負極性電圧チャージポンプ。
【請求項２】
前記ステージの各々の前記バルク領域が、前記動作状態の各々の間に、第１ｎチャネルＭＯＳバルクスイッチトランジスタ、及び第２ｎチャネルＭＯＳバルクスイッチトランジスタの内の１つにより、前記寄生バイポーラトランジスタがターンオフ状態を維持するような電位を有する回路ノードに切り替え可能に接続される
ことを特徴とする請求項１に記載の負極性電圧チャージポンプ。
【請求項３】
入力ノードと、
出力ノードと、
状態Ａクロック信号ノードと、
状態Ｄクロック信号ノードと、
前記入力ノードに接続されたドレインと、前記出力ノードに接続されたソースと、バルク領域ノードに接続されたゲート及びバルク領域とを有する第１ｎチャネルＭＯＳトランジスタと、
前記出力ノードに接続されたドレイン及びソースと、前記入力ノードに接続されたゲートと、バルク領域ノードに接続されたバルク領域とを有する第２ｎチャネルＭＯＳトランジスタと、
前記入力ノードと前記状態Ａクロック信号ノードとの間に接続された第１コンデンサと、
前記第２ｎチャネルＭＯＳトランジスタのドレインと前記状態Ｄクロック信号ノードとの間に接続された第２コンデンサと、
前記バルク領域ノードに接続されたドレインと、前記入力ノードに接続されたソースと、前記第２ｎチャネルＭＯＳトランジスタの前記ドレインに接続されたゲートと、前記バルク領域ノードに接続されたバルク領域とを有する第１ｎチャネルＭＯＳバルクスイッチトランジスタと、
前記バルク領域ノードに接続されたドレインと、前記出力ノードに接続されたソースと、前記入力ノードに接続されたゲートと、前記バルク領域ノードに接続されたバルク領域とを有する第２ｎチャネルＭＯＳバルクスイッチトランジスタと
を備えることを特徴とする負極性チャージポンプステージ。
【請求項４】
状態Ａクロック信号ノードと、
状態Ｂクロック信号ノードと、
状態Ｃクロック信号ノードと、
状態Ｄクロック信号ノードとを備えると共に、
固定の電位に接続された第１ステージ入力ノードと、
第１ステージ出力ノードと、
前記第１ステージ入力ノードに接続されたドレインと、前記第１ステージ出力ノードに接続されたソースと、第１ステージバルク領域ノードに接続されたゲート及びバルク領域とを有する第１ｎチャネルＭＯＳトランジスタと、
前記第１ステージ出力ノードに接続されたドレイン及びソースと、前記第１ステージ入力ノードに接続されたゲートと、第１ステージバルク領域ノードに接続されたバルク領域とを有する第２ｎチャネルＭＯＳトランジスタと、
前記第１ステージ入力ノードと前記状態Ａクロック信号ノードとの間に接続された第１コンデンサと、
前記第２ｎチャネルＭＯＳトランジスタの前記ドレインと前記状態Ｄクロック信号ノードとの間に接続された第２コンデンサと、
前記バルク領域ノードに接続されたドレインと、前記第１ステージ入力ノードに接続されたソースと、前記第２ｎチャネルＭＯＳトランジスタの前記ドレインに接続されたゲートと、第１ステージバルク領域ノードに接続されたバルク領域とを有する第１ｎチャネルＭＯＳバルクスイッチトランジスタと、
前記第１ステージバルク領域ノードに接続されたドレインと、前記第１ステージ出力ノードに接続されたソースと、前記第１ステージ入力ノードに接続されたゲートと、第１ステージバルク領域ノードに接続されたバルク領域とを有する第２ｎチャネルＭＯＳバルクスイッチトランジスタとを具備する第１チャージポンプステージを備え、
第１ステージ出力ノードに接続された第２ステージ入力ノードと、
第２ステージ出力ノードと、
前記第２ステージ入力ノードに接続されたドレインと、前記第２ステージ出力ノードに接続されたソースと、第２ステージバルク領域ノードに接続されたゲート及びバルク領域とを有する第３ｎチャネルＭＯＳトランジスタと、
前記第２ステージ出力ノードに接続されたドレイン及びソースと、前記第２ステージ入力ノードに接続されたゲートと、第２ステージバルク領域ノードに接続されたバルク領域とを有する第４ｎチャネルＭＯＳトランジスタと、
前記第２ステージ入力ノードと前記状態Ｃクロック信号ノードとの間に接続された第３コンデンサと、
前記第４ｎチャネルＭＯＳトランジスタのドレインと前記状態Ｂクロック信号ノードとの間に接続された第４コンデンサと、
前記第２ステージバルク領域ノードに接続されたドレインと、前記第２ステージ入力ノードに接続されたソースと、前記第４ｎチャネルＭＯＳトランジスタのドレインに接続されたゲートと、前記第２ステージバルク領域ノードに接続されたバルク領域とを有する第３ｎチャネルＭＯＳバルクスイッチトランジスタと、
前記第２ステージバルク領域ノードに接続されたドレインと、前記第２ステージ出力ノードに接続されたソースと、前記第２ステージ入力ノードに接続されたゲートと、前記第２ステージバルク領域ノードに接続されたバルク領域とを有する第４ｎチャネルＭＯＳバルクスイッチトランジスタとを具備する第２チャージポンプステージを備え、
前記第２ステージ出力ノードに接続された第３ステージ入力ノードと、
第３ステージ出力ノードと、
前記第３ステージ入力ノードに接続されたドレインと、前記第３ステージ出力ノードに接続されたソースと、第３ステージバルク領域ノードに接続されたゲート及びバルク領域とを有する第５ｎチャネルＭＯＳトランジスタと、
前記第３ステージ出力ノードに接続されたドレイン及びソースと、前記第３ステージ入力ノードに接続されたゲートと、第３ステージバルク領域ノードに接続されたバルク領域とを有する第６ｎチャネルＭＯＳトランジスタと、
前記第３ステージ入力ノードと前記状態Ａクロック信号ノードとの間に接続された第５コンデンサと、
前記第６ｎチャネルＭＯＳトランジスタの前記ドレインと前記状態Ｄクロック信号ノードとの間に接続された第６コンデンサと、
前記第３ステージ出力ノードと前記状態Ｃクロック信号ノードとの間に接続された第７コンデンサと、
前記第３ステージバルク領域ノードに接続されたドレインと、前記第３ステージ入力ノードに接続されたソースと、前記第６ｎチャネルＭＯＳトランジスタの前記ドレインに接続されたゲートと、前記第３ステージバルク領域ノードに接続されたバルク領域とを有する第５ｎチャネルＭＯＳバルクスイッチトランジスタと、
前記第３ステージバルク領域ノードに接続されたドレインと、前記第３ステージ出力ノードに接続されたソースと、前記第３ステージ入力ノードに接続されたゲートと、前記第３ステージバルク領域ノードに接続されたバルク領域とを有する第６ｎチャネルＭＯＳバルクスイッチトランジスタと、
前記チャージポンプ出力ノードに接続されたソースと、前記第２ステージ出力ノードに接続されたドレインと、前記第６ｎチャネルＭＯＳトランジスタの前記ドレインに接続されたゲートと、前記第２ステージバルク領域ノードに接続されたバルク領域と有する第７ｎチャネルＭＯＳトランジスタを備える出力ステージとを具備する第３チャージポンプステージを備える
ことを特徴とする負極性チャージポンプステージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関するものである。更に特に、本発明は、ボディエフェクト（body effect：基板浮遊効果）を最小限にするために各トランジスタステージのバルク（bulk）を最も低い電位のノードに切り替える負極性チャージポンプに関するものである。
【背景技術】
【０００２】
フラッシュメモリー、ＥＥＰＲＯＭ等のような集積回路アプリケーションにおいて、負極性の電圧の発生が必要とされる。ただ１つのレベルの供給電圧で動作する不揮発性メモリの場合、内部の高電圧はチャージポンプによって生成される。チャージポンプは、正極性の電圧及び負極性の電圧の両方を生成するために使用される。負極性の電圧を生成するためのチャージポンプは、一般的に３倍のウェルプロセスを用いて形成される。そのような負極性チャージポンプは、電圧ラインを負極性の値に送り込むｎチャネルＭＯＳトランジスタを使用する。
【０００３】
図１を参照すると、構成図は、ｎチャネルＭＯＳトランジスタから形成された負極性チャージポンプの一般的に採用された従来技術の実施を描写する。チャージポンプ１０は、４つの状態のクロックによって駆動される３つのステージ、ステージ１２、ステージ１４、及びステージ１６を備える。各ステージは、２個のｎチャネルＭＯＳトランジスタ、及び２つのコンデンサを備える。
【０００４】
ステージ１２は、ｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０を備える。ｎチャネルＭＯＳトランジスタ１８は、グランドに接続されたドレインと、ｎチャネルＭＯＳトランジスタ２０のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ２０のドレインに接続されると共に、コンデンサ２２を通じてクロックの状態Ｄ信号に接続されたゲートとを備える。ｎチャネルトランジスタ２０のゲートは、ｎチャネルＭＯＳトランジスタ１８のドレインに接続されると共に、コンデンサ２４を通じてクロックの状態Ａ信号に接続される。
【０００５】
ステージ１４は、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８を備える。ｎチャネルＭＯＳトランジスタ２６は、ステージ１２からのｎチャネルＭＯＳトランジスタ１８及びｎチャネルＭＯＳトランジスタ２０のソースに接続されたドレインと、ｎチャネルＭＯＳトランジスタ２８のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ２８のドレインに接続されると共に、コンデンサ３０を通じてクロックの状態Ｂ信号に接続されたゲートとを備える。ｎチャネルトランジスタ２８のゲートは、ｎチャネルＭＯＳトランジスタ２６のドレインに接続されると共に、コンデンサ３２を通じてクロックの状態Ｃ信号に接続される。
【０００６】
ステージ１６は、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６を備える。ｎチャネルＭＯＳトランジスタ３４は、ステージ１４からのｎチャネルＭＯＳトランジスタ２６及びｎチャネルＭＯＳトランジスタ２８のソースに接続されたドレインと、ｎチャネルＭＯＳトランジスタ３６のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ３６のドレインに接続されると共に、コンデンサ３８を通じてクロックの状態Ｄ信号に接続されたゲートとを備える。ｎチャネルトランジスタ３６のゲートは、ｎチャネルＭＯＳトランジスタ３４のドレインに接続されると共に、コンデンサ４０を通じてクロックの状態Ａ信号に接続される。
【特許文献１】米国特許第6,130,572号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１の調査から分かるように、ｎチャネルＭＯＳトランジスタ１８、ｎチャネルＭＯＳトランジスタ２０、ｎチャネルＭＯＳトランジスタ２６、ｎチャネルＭＯＳトランジスタ２８、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６の各々は、チャージポンプの出力として機能する最も負極性のノード（参照符号４２のＶＮＥＧ）に接続されたバルクを備えている。これの理由は、ｎチャネルＭＯＳトランジスタの隠された“ｎ−ウェル”、“ｐ−ウェル”、及び“ｎ＋ソース及びドレイン領域”によって各ステージに形成された寄生バイポーラトランジスタがターンオンすることを回避するためである。
【０００８】
図１のチャージポンプ回路において、最終のステージ１６における寄生バイポーラトランジスタは、負荷からのシンク電流までクロックの状態Ａ信号が低くなるとき、安定状態への遷移（０からＶＮＥＧまで）の間にターンオンにされ得る。もしバイポーラトランジスタがターンオンする場合、接地されたバイポーラトランジスタの隠された“ｎ−ウェル”のコレクタから、電流が負荷によってもはや減らされないので、チャージポンプの効率は損なわれる。
【０００９】
更に、図１の実施の別の欠点は、チャージポンプのｎチャネルＭＯＳトランジスタのボディエフェクトが、ポンプの右から左への移動を増加することである。これは、非常に低い電源電圧が使用されるそれらのアプリケーションにおける最大の負極性の電圧に関してチャージポンプの性能を厳しく制限し得る。
【００１０】
ここで図２を参照すると、構成図は、チャージポンプの各ステージの中におけるボディエフェクトを減少するために採用され得るが、しかしボディエフェクトを除去しない従来技術の解決方法を示す。図２の回路は、各ステージにおける２個のｎチャネルＭＯＳトランジスタのバルクが、ステージの出力ノードに接続されることを除けば、図１の回路と実質的に類似している。このように、ｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０のバルクは、それらの共通のソースに接続され、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８のバルクは、それらの共通のソースに接続され、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６のバルクは、それらの共通のソースに接続される。この構成は、最終のステージ１６において寄生バイポーラトランジスタがターンオンする問題を解決しない。
【００１１】
ボディエフェクトを減少させるための別の技術は、米国特許第6,130,572号明細書（特許文献１）に開示されている。この回路は、図２の欠点と同じ欠点を有している。特に、低電圧アプリケーションに関して、ボディエフェクトによるスレッショルド電圧の増加の問題は、ＭＯＳトランジスタの“ＶＤＤ”と“Ｖｔｈ”との間の差が減少されると共に、性能を低下させるので、非常に重要である。
【００１２】
ボディエフェクトの影響を減少させるために使用される別の従来技術は、チャージポンプの状態を増やすためにレベルシフタを使用することであるが、しかしこの方法でチャージポンプの効率（Ｉｌｏａｄ／ＩＶＤＤ）は低減される。この方法の別の欠点は、シリコン領域が好ましからず増加することである。
【課題を解決するための手段】
【００１３】
本発明は、チャージポンプ構造のＣＭＯＳ環境につきものである寄生バイポーラトランジスタのターンオンを回避するような方法でｎチャネルＭＯＳトランジスタのバルクがバイアスをかけられる、ｎチャネルＭＯＳトランジスタのチャージポンプを提供する。
【００１４】
負極性電圧チャージポンプは、複数の動作状態を有すると共に、各ステージが、それぞれバルク領域を具備する少なくとも２個のｎチャネルＭＯＳトランジスタを有する複数のステージを備える。同様に、前記ステージの各々は、寄生バイポーラトランジスタを有する。バルク領域は、各々の動作状態の間に、寄生バイポーラトランジスタがターンオンしないような電位を有する回路ノードに切り替え可能に接続される。
【発明を実施するための最良の形態】
【００１５】
当業者は、本発明の次の記述が、一例に過ぎず、決して制限しないことを認識することになる。本発明の他の実施例は、容易にこの開示の利益を得る当業者に明らかになる。
【００１６】
本発明の目的は、ボディエフェクトが除去される（トランジスタがオンのとき、Ｖｂｓ＝０）と共に、出力ステージにおいてさえもバイポーラトランジスタが決してターンオンしないような方法でチャージポンプの各ステージのバルクにバイアスをかけることにより、上記の欠点のいくつかを克服することである。
【００１７】
図３を参照すると、構成図は、本発明の原理に従って動作する、実例となるチャージポンプの単一ステージ５０の実施例を示す。本発明を容易に理解するために、図３は、図１及び図２のチャージポンプの第２のステージに対応するステージを説明すると共に、それらの図において使用された同じ参照符号が、対応する回路素子を識別するために図３においても使用されることになる。
【００１８】
ステージ５０は、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８を備える。図１及び図２の従来技術のチャージポンプと同様に、ｎチャネルＭＯＳトランジスタ２６は、前のステージからの２個のｎチャネルＭＯＳトランジスタの共通のソース（この場合、図１及び図２の参照符号１８と参照符号２０とに対応するｎチャネルＭＯＳトランジスタのソースである）に接続された（または、もしステージ５０が最初のステージである場合、グランドに接続された）ドレインと、ｎチャネルＭＯＳトランジスタ２８のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ２８のドレインに接続されると共に、コンデンサ３０を通じてクロックの状態Ｂ信号に接続されたゲートとを備える。ｎチャネルトランジスタ２８のゲートは、ｎチャネルＭＯＳトランジスタ２６のドレインに接続されると共に、コンデンサ３２を通じてクロックの状態Ｃ信号に接続される。クロックの状態Ａ信号は、図１及び図２で描写されたチャージポンプにあるように、コンデンサ４０を通じてｎチャネルＭＯＳトランジスタ２６とｎチャネルＭＯＳトランジスタ２８の共通のソースに接続されることが示される。
【００１９】
ｎチャネルＭＯＳトランジスタ２６及びｎチャネルＭＯＳトランジスタ２８は、ノード５０に一緒に接続される。ノード５０は、ｎチャネルＭＯＳトランジスタ５２、及びｎチャネルＭＯＳトランジスタ５４の両方のドレインに、それらのバルク領域に接続されるのと同様に接続される。ｎチャネルＭＯＳトランジスタ５２のソースは、前のステージの２個のｎチャネルＭＯＳトランジスタの共通のソースに接続されると共に、ｎチャネルＭＯＳトランジスタ５４のソースは、２個のｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８の共通のソースに接続される。ｎチャネルＭＯＳトランジスタ５２のゲートは、ｎチャネルＭＯＳトランジスタ２８のドレイン及びゲートに接続されると共に、ｎチャネルＭＯＳトランジスタ５４のゲートは、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８の共通のソースに接続される。
【００２０】
単一ステージ５０は、従来と同様に、クロックの状態Ａ信号が“ハイ（high）状態”で、かつクロックの状態Ｃ信号が“ロー（Low）状態”で、同様にクロックの状態Ｂ信号が“ハイ（high）状態”となると共に、ｎチャネルＭＯＳトランジスタ２６をターンオンするとき、電流がコンデンサ４０からコンデンサ３０へ流れることを可能にし、従ってコンデンサ４０が放電されると共にコンデンサ３０が充電されるように動作する。そして、クロックの状態Ａ信号は“ロー（Low）状態”となると共に、次のステージから電荷を受け、一方クロックの状態Ｃ信号は“ハイ（high）状態”となると共に、前のステージへ電荷を転送する。
【００２１】
２個のトランジスタ５２、５４を各ステージに加えることは、寄生バイポーラトランジスタがターンオンされることを回避する。クロックの状態Ｃ信号が“ハイ（high）状態”で、クロックの状態Ａ信号が“ロー（Low）状態”で、同様にクロックの状態Ｂ信号も“ロー（Low）状態”のとき、ｎチャネルＭＯＳトランジスタ５２はターンオフされると共に、ｎチャネルＭＯＳトランジスタ５４はターンオンされ、従ってノード５０に、このステージのトランジスタによって認識される最も低い電圧である、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８の共通のソースと同電位のバイアスをかける。もう一方の半分の期間において、クロックの状態Ａ信号が“ハイ（high）状態”で、クロックの状態Ｃ信号が“ロー（Low）状態”で、同様にクロックの状態Ｂ信号も“ハイ（high）状態”のとき、ｎチャネルＭＯＳトランジスタ５４はターンオフされると共に、しかしｎチャネルＭＯＳトランジスタ５２はターンオンされ、従ってｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８のバルク領域が、ステージのあらゆる“ｎ＋領域”より更に負極性の電位であるか、または同電位であることを保証する。
【００２２】
図４を参照すると、構成図は、本発明に従った実例となる、複数のチャージポンプステージを備えるチャージポンプ回路６０を示す。図３の回路と同様に、図１及び図２で使用したのと同じ参照符号が、対応する回路素子を識別するために、図４で使用されることになる。
【００２３】
図１のチャージポンプ回路１０において示されたように、図４のチャージポンプ回路６０は、４つの状態のクロックによって駆動される３つのステージ、ステージ６２、ステージ６４、及びステージ６６を備える。各ステージは、同じ２個のｎチャネルＭＯＳトランジスタ、及び２個のコンデンサを備える。
【００２４】
ステージ６２は、ｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０を備える。ｎチャネルＭＯＳトランジスタ１８は、グランドに接続されたドレインと、ｎチャネルＭＯＳトランジスタ２０のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ２０のドレインに接続されると共に、コンデンサ２２を通じてクロックの状態Ｄ信号に接続されたゲートとを備える。ｎチャネルトランジスタ２０のゲートは、ｎチャネルＭＯＳトランジスタ１８のドレインに接続されると共に、コンデンサ２４を通じてクロックの状態Ａ信号に接続される。
【００２５】
更に、ステージ６２は、ノード７２に一緒に接続されたドレインを有するｎチャネルＭＯＳトランジスタ６８、及びｎチャネルＭＯＳトランジスタ７０を備え、ノード７２は、ｎチャネルＭＯＳトランジスタ６８、及びｎチャネルＭＯＳトランジスタ７０のバルク領域と同様に、ｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０のバルク領域を有する。ｎチャネルＭＯＳトランジスタ６８のソースは、ｎチャネルＭＯＳトランジスタ１８のドレインに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ２０のドレインに接続される。ｎチャネルＭＯＳトランジスタ７０のソースは、ｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０の共通のソースに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ１８のドレインに接続される。
【００２６】
ステージ６４は、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８を備える。ｎチャネルＭＯＳトランジスタ２６は、ステージ６２からのｎチャネルＭＯＳトランジスタ１８、及びｎチャネルＭＯＳトランジスタ２０のソースに接続されたドレインと、ｎチャネルＭＯＳトランジスタ２８のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ２８のドレインに接続されると共に、コンデンサ３０を通じてクロックの状態Ｂ信号に接続されたゲートとを備える。ｎチャネルトランジスタ２８のゲートは、ｎチャネルＭＯＳトランジスタ２６のドレインに接続されると共に、コンデンサ３２を通じてクロックの状態Ｃ信号に接続される。
【００２７】
更に、ステージ６４は、ノード７８に一緒に接続されたドレインを有するｎチャネルＭＯＳトランジスタ７４、及びｎチャネルＭＯＳトランジスタ７６を備え、ノード７８は、ｎチャネルＭＯＳトランジスタ７４、及びｎチャネルＭＯＳトランジスタ７６のバルク領域と同様に、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８のバルク領域を有する。ｎチャネルＭＯＳトランジスタ７４のソースは、ｎチャネルＭＯＳトランジスタ２６のドレインに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ２８のドレインに接続される。ｎチャネルＭＯＳトランジスタ７６のソースは、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８の共通のソースに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ２６のドレインに接続される。
【００２８】
ステージ６６は、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６を備える。ｎチャネルＭＯＳトランジスタ３４は、ステージ６４からのｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８のソースに接続されたドレインと、ｎチャネルＭＯＳトランジスタ３６のソースに接続されたソースと、ｎチャネルＭＯＳトランジスタ３６のドレインに接続されると共に、コンデンサ３８を通じてクロックの状態Ｄ信号に接続されたゲートとを備える。ｎチャネルトランジスタ３６のゲートは、ｎチャネルＭＯＳトランジスタ３４のドレインに接続されると共に、コンデンサ４０を通じてクロックの状態Ａ信号に接続される。
【００２９】
更に、ステージ６６は、ノード８４に一緒に接続されたドレインを有するｎチャネルＭＯＳトランジスタ８０、及びｎチャネルＭＯＳトランジスタ８２を備え、ノード８４は、ｎチャネルＭＯＳトランジスタ８０、及びｎチャネルＭＯＳトランジスタ８２のバルク領域と同様に、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６のバルク領域を有する。ｎチャネルＭＯＳトランジスタ８０のソースは、ｎチャネルＭＯＳトランジスタ３４のドレインに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ３６のドレインに接続される。ｎチャネルＭＯＳトランジスタ８２のソースは、ｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６の共通のソースに接続されると共に、そのゲートは、ｎチャネルＭＯＳトランジスタ３４のドレインに接続される。同様にステージ６６は、クロックの状態Ｃ信号をｎチャネルＭＯＳトランジスタ３４、及びｎチャネルＭＯＳトランジスタ３６のソースに接続するコンデンサ８６を備える。
【００３０】
図４のチャージポンプの出力は、ｎチャネルＭＯＳトランジスタ９０のソースにおけるＶＮＥＧノード８８である。ｎチャネルＭＯＳトランジスタ９０のドレインは、ｎチャネルＭＯＳトランジスタ２６、及びｎチャネルＭＯＳトランジスタ２８のソースに接続される。ｎチャネルＭＯＳトランジスタ９０のゲートは、ｎチャネルＭＯＳトランジスタ３６のドレインに接続される。ｎチャネルＭＯＳトランジスタ９０のバルクは、ノード７８に接続される。
【００３１】
図４の実施例において、最終のステージ６６は、電荷を転送するために使用されないが、しかしｎチャネルＭＯＳトランジスタ９０のゲートに対して適切にバイアスをかけるために存在する。
【００３２】
図３及び図４の回路の中で使用されるコンデンサ２２、コンデンサ２４、コンデンサ３０、コンデンサ３２、コンデンサ３８、コンデンサ４０、及びコンデンサ８６は、“poly-1”と“poly-2”との間の容量（poly-1 to poly-2 capacitors）か、またはＭＯＳキャパシタ（MOS capacitors）のどちらかとして形成されることができる。最終のステージにおけるコンデンサ３８、及びコンデンサ８６は、それらが負荷へ電荷を転送するために使用されないので低い値を有するかもしれないが、これらのコンデンサのための一般的な値は、約５００［ｆＦ］から約７［ｐＦ］の値で良い。
【００３３】
図４の開示から、当業者は、本発明の原理に基づいたチャージポンプ回路が、あらゆる数のステージを用いて実現することができることを認識することになる。
【００３４】
図４で示された回路を使用することで、出力段において寄生バイポーラトランジスタがターンオンする問題は克服され得る。全てのトランジスタ３４、トランジスタ３６、トランジスタ８０、及びトランジスタ８２は、ステージのあらゆる“ｎ＋接合”より更に負極性のバイアスをかけられた、またはステージのあらゆる“ｎ＋接合”と同電位のバイアスをかけられた、それらのバルク領域を備えている。
【００３５】
本発明の実施例、及びアプリケーションが示されると共に説明される一方、当業者にとって、ここでは、発明の概念からはずれずに、上述のものより更に多く修正が可能であるということが明白になる。従って、発明は、添付の請求項の精神を除いて制限されるべきではない。
【図面の簡単な説明】
【００３６】
【図１】ｎチャネルＭＯＳトランジスタを使用する負極性チャージポンプの一般的な実施を描写する構成図である。
【図２】ｎチャネルＭＯＳトランジスタを使用する負極性チャージポンプの別の従来技術の実施を描写する構成図である。
【図３】本発明によるｎチャネルＭＯＳトランジスタを使用する負極性チャージポンプの単一ステージを描写する構成図である。
【図４】本発明によるｎチャネルＭＯＳトランジスタを使用する負極性チャージポンプの複数ステージを描写する構成図である。
【符号の説明】
【００３７】
１０、６０：チャージポンプ回路
１２、１４、１６、６２、６４、６６：ステージ
２２、２４、３０、３２、３８、４０、８６：コンデンサ
５０：単一ステージ
４２、８８：ＶＮＥＧノード
１８、２０、２６、２８、３４、３６、５２、５４、６８、７０、７４、７６、８０、８２、９０：ｎチャネルＭＯＳトランジスタ８２
７２、７８、８４：ノード
【図１】
2006500900.tif 000003
【図２】
2006500900.tif 000004
【図３】
2006500900.tif 000005
【図４】
2006500900.tif 000006
【国際調査報告】
2006500900.tif 000007