(57)【要約】薄膜トランジスタを形成する方法およびこれに関連するシステムに関する。一実施形態では、一方法によって、低温形成工程を用いて基板（１０）上にソース／ドレイン材料（１６、１８）を形成する。低温形成工程を用いて、基板上にチャネル層（２４）を形成する。低温形成工程を用いて、基板上にゲート絶縁層（２８）を形成する。低温形成工程を用いて、基板上にゲート（３０）を形成する。これらの低温形成工程は、約２００℃以下の温度で行われる。
2006519478.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ（ＴＦＴ）の形成方法であって、
低温形成工程を用いて、基板（１０）上にソース／ドレイン材料（１６、１８）を形成し、
低温形成工程を用いて、前記ソース／ドレイン材料（１６、１８）上にチャネル層（２４）を形成し、
低温形成工程を用いて、前記チャネル層（２４）上にゲート絶縁層（２８）を形成し、さらに
低温形成工程を用いて、前記ゲート絶縁層（２８）上にゲート（３０）を形成することを含み、
前記低温形成工程を約２００℃以下の温度で行う、薄膜トランジスタ（ＴＦＴ）の形成方法。
【請求項２】
前記チャネル層（２４）の形成が、前記ソース／ドレイン材料（１６、１８）上にアモルファスシリコンを形成することを含む、請求項１に記載の方法。
【請求項３】
前記チャネル層（２４）の形成後、前記チャネル層の一部分を、該部分が再結晶化するのに十分な条件でレーザに晒すことをさらに含む、請求項２に記載の方法。
【請求項４】
前記チャネル層（２４）の形成が、前記ソース／ドレイン材料（１６、１８）上に有機材料を形成することを含む、請求項１に記載の方法。
【請求項５】
前記有機材料がペンタセンを含む、請求項４に記載の方法。
【請求項６】
薄膜トランジスタ（ＴＦＴ）であって、
プラスチック基板（１０）と、
前記プラスチック基板（１０）によって支持されている、低温形成された一対のソース／ドレイン領域（１６、１８）と、
前記基板（１０）上にブランケット堆積され、前記ソース／ドレイン材料（１６、１８）とは異なる材料を含みかつ低温形成された、ＴＦＴのためのチャネル領域を画定するチャネル層（２４）と、
前記チャネル層（２４）上にブランケット堆積されかつ低温形成されたゲート絶縁層（２８）と、
前記チャネル領域上に配置されかつ低温形成されたゲート（３０）とを備えている、薄膜トランジスタ（ＴＦＴ）。
【請求項７】
前記基板が可撓性の基板を含む、請求項６に記載の薄膜トランジスタ（ＴＦＴ）。
【請求項８】
前記基板が透明な基板を含む、請求項６に記載の薄膜トランジスタ（ＴＦＴ）。
【請求項９】
前記基板が、可撓性でかつ透明な基板を含む、請求項６に記載の薄膜トランジスタ（ＴＦＴ）。
【請求項１０】
請求項６に記載の薄膜トランジスタ（ＴＦＴ）を具現化する、電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタを形成する方法およびこれに関連する方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、ディスプレイ、例えばフラットパネルディスプレイ、その他のディスプレイおよび類似のディスプレイにおいて用いられる種々の超小型電子回路のような半導体デバイスを利用する種々の用途で使用されている。薄膜トランジスタを設計および製造する人々が挑戦し続けていることの１つに、ＴＦＴを低コストで製造する方法を開発し、これにより低コストのＴＦＴ構造を得ることがある。
【０００３】
ＴＦＴの開発コストを削減するためには数多くの方法がある。例えば、製造工程そのものを見直して、それを合理化するかまたはＴＦＴの製造に関連する複雑さを低減させることを試みることができる。つまり、関連する複数の処理ステップのために利用にコストがかかるかまたは技術的に複雑であるか（それは、付随的に製造コストを押し上げる）、もしくはその両方に当てはまるＴＦＴ製造方法がある。さらに、ＴＦＴを形成するために用いられる材料の種類を見直すこともできる。例えば、ＴＦＴ構造を支持する基板の中には、典型的に、他の基板よりもより高いコスト効率をもたらすものがある。これは、特定の種類の基板が、他の種類の基板よりも低コストの方法で処理できることによる。しかし、そのような種類の基板を用いる場合、材料とＴＦＴ形成工程中において用いられる処理ステップとに関連した代償が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、コスト効率の高いＴＦＴの製造工程およびそれにより形成される構造を得ることは、引き続き大きな課題である。
【課題を解決するための手段】
【０００５】
発明の要旨
薄膜トランジスタを形成する方法およびこれに関連するシステムを説明する。
【０００６】
一実施形態では、１つの方法によって、低温形成工程を用いて、基板上にソース／ドレイン材料を形成する。このソース／ドレイン材料上にチャネル層を、低温形成工程を用いて形成する。このチャネル層上にゲート絶縁層を、低温形成工程を用いて形成する。このゲート絶縁層上にゲートを、低温形成工程を用いて形成する。利用されるこの低温形成工程は、約２００℃以下の温度で行うものである。
【０００７】
さらに別の実施形態では、１つの方法によって、少なくとも１つの低温形成工程を用いて、基板上にソース／ドレイン材料を形成し、ＴＦＴソースおよびドレインを設ける。低温形成工程を用いて、基板上にチャネル層を形成する。このチャネル層はソース／ドレイン材料とは異なる材料を含み、アモルファスシリコンを含む。個々のＴＦＴのチャネルを画定するチャネル層の部分は、その部分を再結晶化するのに十分な条件でレーザに晒される。低温形成工程を用いて、基板上にゲート絶縁層を形成する。低温形成工程を用いて、基板上にゲートを形成する。利用されるこの低温形成工程は、約２００℃以下の温度で行うものである。
【０００８】
さらに別の実施形態では、薄膜トランジスタが、プラスチック基板と、この基板によって支持されかつ低温で形成された一対のソース／ドレイン領域とを備えている。基板上には、ブランケット堆積されかつ低温形成されたチャネル層が設けられており、このチャネル層は、ソース／ドレイン材料とは異なる材料を含む。チャネル層は、ＴＦＴのためのチャネル領域を画定する。ブランケット堆積されかつ低温形成されたゲート絶縁層がチャネル層上に設けられており、低温形成されたゲートがチャネル領域上に堆積されている。
【発明を実施するための最良の形態】
【０００９】
概要
以下に説明する方法およびこれに関連するシステムの実施形態は、低コストで大量生産可能なＴＦＴを提供する。これにより得られるＴＦＴ構造の実施形態で達成可能なコスト面での利益は、ある程度までは、ＴＦＴそれ自体の性能特性のいくつかに関して妥協をすることによって与えられることになる。しかし、それでもこの妥協により、種々の電子回路において使用可能な適度な品質のＴＦＴが提供される。
【００１０】
本明細書に示す実施形態では、低温処理技術を用いる。一実施形態では、「低温」とは、用いられる基板のガラス転移温度よりも「概ね」低い温度、すなわち少なくとも基板材料のガラス転移温度以下である温度を含むことを意図している。これは、いくつかの実施形態で、その温度が、短時間でもガラス転移温度よりも高い温度になってはいけないという意味ではない。しかし、そのことが、これらの実施形態において、基板に悪影響を、またはそうでなくても衝撃を与えることは不都合である。
【００１１】
ある特定の実施形態では、ＴＦＴ構造を支持するために、可撓性のおよび／またはプラスチックの基板、例えば可撓性プラスチック基板を使用する。プラスチック基板の種類が異なればガラス転移温度は異なるが、数多くの適切なプラスチックを低温処理するための適度な限界温度は約２００℃以下である。しかし、基板材料の選択によっては、この限界温度がさらに高くなりうることを理解されたい。
【００１２】
例示的な工程
図１では、処理中の基板の全体を１０で示し、この基板は、その上に、本明細書に記載の実施形態によりＴＦＴ構造を形成することのできる適切な任意の基板である。適切な基板材料は、シリコン、ガラス、ポリイミド、カプトン、マイラーおよび他の種々のポリマー材料またはプラスチック材料を含むが、これらに限定されることはない。いくつかの実施形態では、基板材料は、可撓性のものが選択される。可撓性の基板の例には、種々のプラスチック基板材料が含まれる。いくつかの実施形態では、そのような可撓性の基板を、ロールツーロール処理技術を用いて処理する。この技術では、基板材料がロール（巻き取られた）状態で提供され、その後、巻き解かれ、組立ライン方式の手法で処理される。
【００１３】
いくつかの実施形態では、適切な基板材料の選択は、可撓性の材料を選択したいという要望、低温処理技術によって処理可能な材料を選択したいという要望、および透明な材料を選択したい（例えば背面から照明できるようにしたい）という要望のうち１つ以上のものに基づき行われうる。
【００１４】
ＴＦＴ構造を形成する前に、基板１０を、使用する基板材料の種類に対して典型的な方法で洗浄することができる。
【００１５】
図２を参照すると、導電性材料１２、１４が基板上に形成されている。この実施形態では、導電性材料の形成を低温形成工程を用いて行う。しかし、任意の適切な工程を用いることができ、任意の適切な材料、例えばアルミニウムまたは何らかの別の種類の金属もしくは合金を用いることができる。材料１２、１４の形成は任意であり、このような材料は、後で形成されるソース／ドレイン領域のためのコンタクトパッドとしての役割を果たす。導電性材料１２、１４を形成しない場合には、工程中、後でコンタクトパッドを形成することができる。
【００１６】
導電性材料１２、１４の形成方法の例について、以下に述べる。
【００１７】
導電性材料を堆積する前に、基板上にマスク層を形成し、パターニングして窓を開け、この窓に、導電性材料を堆積し、ＴＦＴのためのソースおよびドレインを画定することができる。マスク層は、フォトマスクのような任意の適切な材料を含み、このフォトマスクに、例えばレーザによって続いてパターニングが施され、窓が開けられ。その窓は、例えばエンボス加工およびリフトオフ加工技術を用いて、機械的に開けることもできる。また、例えばインプリンティングまたはスタンピング工程を用いて、ソースおよびドレイン領域上にビアをパターニングすることができる。この工程は、基板全体にわたってＰＭＭＡのような軟質のステンシル材料を被着すること、その後、予め製造された型を用いて、ソース／ドレイン領域にわたって型押し圧痕を形成し、ＰＭＭＡを効果的に外してＳ／Ｄ領域に空所を残すことを含む。典型的には、その後、形成すべきソース／ドレイン領域の表面を洗浄するために、酸素反応性イオンエッチングを使用することができる。エンボス加工またはスタンピングステップの後、基板全体にわたっておよびソース／ドレイン領域上の空所の中に、金属をスパッタリングする、蒸着する、または他の方法で形成することができる。次に、ステンシル材料（例えばＰＭＭＡ）を剥離して、Ｓ／Ｄ金属コンタクトを残すことができる。この工程は、低温で実施することができ、フォトリソグラフィステップおよびエッチング（乾式または湿式）を何も用いることなく、金属特性部が規定される。
【００１８】
導電性材料１２、１４を基板上に形成する方法の別の例として、インクジェットマイクロプリンティング技術を用いて、これらの材料を基板上に形成することができる。導電性材料のインクジェットマイクロプリンティング開発を行っている工業分野では、かなりの研究が進められている。インクジェット処理を用いて、ＰＥＤＯＴ（ポリ（３，４−エチレンジオキシチオフェン））のような導電性有機材料を正確に堆積できることが既に知られている。さらに、有機ＬＥＤを製造するためのインクジェット堆積装置を開発するために研究が進められている。これに加えて、流体内に懸濁されている金属ナノ粒子および半導体ナノ微粒子をインクジェット堆積することに焦点を当てている研究がかなりある。この研究は、ＣｄＳｅのような材料をインクジェット堆積できること、および金属および半導体特性部の正確な配置を実現できることを示している。本明細書に記載する特定の用途の場合には、高速で低コストのロールツーロール連続法において、インクジェットプリントヘッドのアレイを用いて、金属ナノ粒子または半導体ナノ微粒子の懸濁液でソース／ドレイン領域をパターニングすることができる。
【００１９】
この工程では、堆積すべき材料を収容する発射室と、材料が発射室から吐出されるように材料に核を生成させるための１つ以上の発射構造、例えば発射抵抗との組合せを用いて、導電性材料を効果的に適用する。これらの技術を利用して、極めて正確な堆積を達成することができる。
【００２０】
導電性材料は、基板全体にわたって（例えばマスク層を用いることなく）材料をスパッタリングするかまたは他の方法で形成することができ、次に、その材料をレーザアブレーションまたは他の方法で除去して所望の導電性材料１２、１４を形成し、形成すべきＴＦＴの、後続のステップで形成されるソースおよびドレインのためのコンタクトパッドが画定される。
【００２１】
図３を参照すると、基板上にソース／ドレイン材料１６、１８が形成されている。この例では、ソース／ドレイン材料１６、１８は、それぞれ導電性材料１２、１４上に、かつこれらの導電性材料１２、１４とそれぞれ電気的に接続されるように形成されている。任意の適切な技術および材料を、ソース／ドレイン材料１６、１８を形成するために使用することができる。図のようにソース／ドレイン材料１６、１８を形成することにより、ソース／ドレインアイランド２０、２２がそれぞれ形成され、これらのアイランドはそれぞれ、導電性材料からなる複数の層を含む。図には２つの個別の層しか示していないが、さらに別の層を形成して、形成すべきＴＦＴのためのソースおよびドレインを設けることが望ましい。
【００２２】
例えば、前の段階でマスク層を使用したのであれば、同じマスク層を用いて、ソース／ドレイン材料１６、１８を基板上に形成することができる。そのような構造は、例えば低温ＣＶＤ工程を用いて、ドープされたシリコンまたはポリシリコンを基板上に堆積することにより達成できる。
【００２３】
別の例、前の段階で導電性材料１２、１４を選択的に形成するためにマスク層を使用しなかった例では、基板全体にわたってソース／ドレイン材料１６、１８を形成し、その後、パターニングすることができ、これにより、図３に図示の構造が形成される。パターニングは、任意の適切な技術を用いて実施可能である。例えば、前述のエンボス技術およびリフトオフ技術を用いて、パターニングを行うことができる。別の方法では、レーザアブレーションを用いることにより、パターニングを行う。
【００２４】
任意に、ソース／ドレインアイランド２０、２２間の基板上に絶縁層を形成することができる。そのような層は、任意の適切な技術を用いて形成可能である。しかし、１つの例示的な技術は、このような層を、ソース／ドレインアイランド間の基板上にマイクロプリントすることを含む。
【００２５】
図４を参照すると、基板およびソース／ドレインアイランド２０、２２上にそれぞれチャネル層２４が形成されている。一実施形態では、チャネル層を、基板全体にわたってその層をブランケット堆積する低温技術を用いて形成する。例えば、低温ＣＶＤまたはスパッタリング技術を、チャネル層の形成のために用いる。一実施形態では、チャネル層はアモルファスシリコン、つまりａ−Ｓｉから形成される。低温形成技術を用いることにより、典型的にはチャネル層の品質が低下する。しかしながら、本明細書に記載する形成技術を用いる利点のうちの１つは、全製造コストを所望のように低く抑えることであることを思い起こされたい。
【００２６】
上記のａ−Ｓｉチャネル層の代わりに、一実施形態では、チャネル層を、ペンタセンのような有機材料から形成することができる。任意の適切な有機材料を用いることができる。この例では、ペンタセンチャネル層の形成は、低温形成技術を用いて行われ、これらの技術の中には、蒸着、スピンコーティングおよびディップコーティングが含まれる。さらに、チャネル層に有機材料を用いる場合には、このような材料を、金属ソース／ドレインパッド（すなわち導電性材料１２、１４）上に形成し、ドープ領域（すなわちソース／ドレイン材料１６、１８）を設けることなく、これらのパッドを覆うことができる。
【００２７】
チャネル層をａ−Ｓｉから形成する場合には、レーザ再結晶化技術を用いてゲート下の領域を選択的に再結晶化することができ、ポリシリコンが形成される。ａ−Ｓｉのレーザ再結晶化（「逐次的横方向結晶化」または「ＳＬＳ」とも呼ばれる）は、本質的には、レーザによって与えられるエネルギーを用いて、薄膜または表面に照射して、これを局部的に融解し、この薄膜または表面を固化して均質な構造を得ることを可能にすることを含む。
【００２８】
図５を参照すると、ＳＬＳを用いて領域２６が選択的に再結晶化されており、チャネル内にポリシリコンが設けられている。望ましくは、ａ−Ｓｉを再結晶化することにより、チャネル移動度が高められて、ソースとドレインとの間の材料の電気的特性が変化する。ＳＬＳに関するさらなる基礎情報については、米国特許第６，３６８，９４５号、第６，３２２，６２５号および第６，３４６，４６２号明細書を参照されたい。ＳＬＳに関するさらなる基礎情報文献は、以下の刊行物、R. Sposilli、J. Im、Applied Physics A 67、273〜276頁、1998、M. Crowder、P. Careyら、IEEE Electron Device Letters 19[8]、 1998およびSposilliら、Mat. Res. Soc. Symp. Proc. Vol. 452、956〜957頁、1997に見ることができる。
【００２９】
チャネル層がペンタセンのような有機材料から形成される場合には、レーザ再結晶化を用いない。
【００３０】
上述の内容以外に重要なものとして、さらに以下のことを述べる。ａ−Ｓｉを用いてレーザ再結晶化を行うことにより、ｎチャネルデバイスの、すなわち主なキャリアが電子であるＴＦＴが形成される。チャネル層にペンタセンのような有機材料を用いると、ｐチャネルデバイスのＴＦＴが形成される。したがって、同じ工程で両方の種類の材料を組み入れることにより、ｎ型およびｐ型の両方を有する相補型デバイスを提供することができる。
【００３１】
図６を参照すると、基板上にゲート絶縁層２８が形成されている。この図示の、以下に説明を行う実施形態では、適切な低温工程を用いて、基板全体にわたってゲート絶縁層２８をブランケット堆積する。低温工程の例には、プラズマＣＶＤ（プラズマエンハンスド化学蒸着）、つまりＰＥＣＶＤ、およびスパッタリングが含まれる。適切な堆積工程はStasiakらによる「High Quality Deposited Gate Oxide MOSFETs and the Importance of Surface Preparation」（IEEE Electron Device Letters, Vol.10, No.6, 1989）に記載されている。
【００３２】
ゲート絶縁層には任意の適切な材料を用いることができ、その例としては、種々の酸化物（例えばＳｉＯ２）、窒化物、酸窒化物およびこれらに類するものが含まれるが、酸化物を用いることがより望ましい。チャネル層に有機材料を用いる実施形態では、ゲート絶縁層は、絶縁性ポリマー、例えばポリビニルフェノール、ポリカーボネートおよびこれらに類するものから形成することができる。
【００３３】
ゲート絶縁層形成ステップはブランケット堆積であること、およびこの例ではゲート絶縁層がパターニングされないことに留意されたい。したがって、それらの例のうちのいくつかでは、ソース／ドレインアイランド２０、２２の形成以後、パターニングを行わない。これは製造工程のコストを所望のように低く抑えるという観点からすると有利である。さらに、上述のＴＦＴの形成は、典型的なアディティブ工程を用いて効率的に実施することができる。これは、製造コストを低く抑えることを助けると同時に、サブトラクト工程を用いた場合に生じる可能性のある、下の層を損傷する危険性を低減する。さらに、全てではなくともほとんどの実施形態において、湿式化学反応を回避することができ、下の層だけでなく基板が完全な状態に保たれることを助ける。
【００３４】
図７を参照すると、基板上、詳細にはチャネル領域上にゲート３０が形成されており、それぞれソース／ドレインアイランド２０、２２の一部と重なっている。ゲート３０は、任意の適切な技術を用いて形成することができる。
【００３５】
ゲートの形成を可能にする適切な技術の例について、以下に述べる。
【００３６】
ゲート材料を堆積する前に、マスク層を基板上に形成し、パターニングして窓を開け、この窓にゲート材料が堆積されることになる。マスク層は、窓を開けるために、例えば後でレーザを用いてパターニングされるフォトマスクのような任意の適切な材料を含む。窓は、例えばエンボス加工技術を用いて機械的に開けることもできる。低温に保持しての処理が望ましいことを考慮して、ゲート材料を、窓を開けた後に、例えばスパッタリング、蒸着または任意の他の適切な技術を用いて堆積する。ゲート材料の堆積後、マスク層と、ゲートの形成に用いられない余分なゲート材料とを除去することができる。これはアディティブ工程であることに留意されたい。
【００３７】
基板上にゲート材料を形成する方法の別の例として、インクジェットマイクロプリンティング技術を用いて基板上にゲート材料を形成する方法が挙げられる。ここでは、インクジェット技術を用いて、導電性材料が正確なパターンで効果的に被着される。インクジェット技術は典型的には、堆積すべき材料を収容する発射室と、材料が発射室から吐出されるように材料に核を生成させるための１つ以上の発射構造、例えば発射抵抗との組合せを利用する。これらの技術を用いて、極めて正確な堆積を達成することができる。これもアディティブ工程であることに留意されたい。
【００３８】
ゲートの形成は、基板全体にわたって（例えば、マスク層を用いることなく）スパッタリングによってまたは他の方法で材料を形成し、その後、レーザアブレーションまたは他の方法で材料を除去することによって実施することもでき、これにより、所望のゲート３０が形成される。また、エンボス加工技術およびリフトオフ技術を用いて、ゲートを形成することもできる。
【００３９】
ゲートには、任意の適当な材料、例えばアルミニウムまたは何らかの他の種類の金属または合金を用いることができる。ゲートとして用いるのに適している他の材料としては、ＰＥＤＯＴ（ポリ（３，４−エチレンジオキシチオフェン））またはポリアニリンのような導電性ポリマーがある。これらの材料は、インクジェットマイクロプリンティング工程において極めて良好に機能することができる。
【００４０】
図８を参照すると、ゲートの形成後、基板上にパッシベーション層３２が形成されている。パッシベーション層には任意の適当な材料を用いることができる。例えば、低温工程によって、基板上に標準的な絶縁層を形成することができる。別の方法では、プラスチックまたはポリマー積層シートを基板上に被着し、基板に保護層を形成することができる。
【００４１】
保護層形成後、必要に応じて、コンタクトパッド上にビアをパターニングすることができる。これは、例えばレーザアブレーションを用いて行うことができる。
【００４２】
上記工程はトップゲート型ＴＦＴを形成することを対象にしているが、同様の技術をボトムゲート型ＴＦＴを形成するために用いることは好ましく、それを理解されたい。
【００４３】
図９を参照すると、１つの例示的なボトムゲート型ＴＦＴが形成されている。類似の要素を示すために、必要に応じて上記の実施形態における類似の番号を使用するが、図９においては添字「ａ」が付いている。
【００４４】
この例では、基板１０ａが設けられており、ゲート３０ａがその上に形成されている。ゲートは、上記の技術のうちの任意のもの、例えばアディティブ技術またはサブトラクト技術のいずれかを用いて形成することができる。基板上にゲート絶縁層２８ａを形成し、望ましくは基板全体にわたってブランケット堆積させる。同様に、基板上にチャネル層２４ａを形成するか、または他の方法でブランケット堆積する。チャネル層をａ−Ｓｉから形成する場合には、チャネル層の形成後、レーザ再結晶化ステップを実施することができる。チャネル層に有機材料を用いる場合には、レーザ再結晶化は用いられない。ソース／ドレインアイランド２０ａ、２２ａをそれぞれ基板上に形成する。ソース／ドレインアイランドを形成するためには、上記の任意の技術を用いることができる。その後、基板上にパッシベーション層３２ａを形成する。
【００４５】
結論
上記の種々の実施形態によって、種々のタイプの基板材料を、低コストの低温ＴＦＴ形成工程とともに利用することが可能となる。また、上記の種々の実施形態により、主にアディティブ工程を用いることで、工程のステップ数を効率的に削減することができる。これにより、ＴＦＴを、ＴＦＴとともに用いる製造物上に直に配置することが可能となる。
【００４６】
構造的な特徴および／または方法のステップに特有の文言で本発明を説明してきたが、この説明における具体的な特徴またはステップは、本発明の特許請求の範囲を限定するものではないということを理解されたい。この具体的な特徴およびステップは、開示した発明を実施するための例示的な形態であるにすぎない。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態による、処理中の基板の概略的な断面図である。
【図２】本発明の一実施形態による、図１に続く処理ステップにおける図１の基板の図である。
【図３】本発明の一実施形態による、図２に続く処理ステップにおける図１の基板の図である。
【図４】本発明の一実施形態による、図３に続く処理ステップにおける図１の基板の図である。
【図５】本発明の一実施形態による、図４に続く処理ステップにおける図１の基板の図である。
【図６】本発明の一実施形態による、図５に続く処理ステップにおける図１の基板の図である。
【図７】本発明の一実施形態による、図６に続く処理ステップにおける図１の基板の図である。
【図８】本発明の一実施形態による、図７に続く処理ステップにおける図１の基板の図である。
【図９】別の実施形態による基板およびこれに関連するＴＦＴの概略的な断面図である。
【図１】
2006519478.tif 000003
【図２】
2006519478.tif 000004
【図３】
2006519478.tif 000005
【図４】
2006519478.tif 000006
【図５】
2006519478.tif 000007
【図６】
2006519478.tif 000008
【図７】
2006519478.tif 000009
【図８】
2006519478.tif 000010
【図９】
2006519478.tif 000011
【国際調査報告】
2006519478.tif 000012
2006519478.tif 000013
2006519478.tif 000014