(57)【要約】ソース／ドレイン（２０）とゲート（２６）との間の接点（３２）が、ゲート誘電体（４６）の選択部分（３５）へ埋設物を注入することによりゲート誘電体（４６）の選択部分（３５）を導電性にすることで行われる。ゲート材料は集積回路全体（１０）の上の層に位置する。ゲート（２６）がソース／ドレイン（２０）に接続する領域（３２）が識別され、この識別位置（３５）においてゲート誘電体（４６）が導電性となるよう埋設物が注入される。ソース／ドレイン（２０）が導電性ゲート誘電体（３５）のそのような導電性領域の下を延び、該位置で埋設物が注入されたゲート誘電体（３５）がゲート（２６）をソース／ドレイン（２０）に短絡するように、ソース／ドレイン（２０）は形成される。これによって集積回路（１０）上のスペースが節約され、相互接続層の必要性が低減され、露出したシリコン基板上にポリシリコンを堆積およびエッチングさせることに付随する問題を回避することができる。
2006500759.tif 000002
【特許請求の範囲】
【請求項１】
電気接点を形成する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に誘電体層を形成するステップと、
前記誘電体層上に導電層を形成するステップと、
導電性ドープ誘電体を形成するために、前記誘電体層の第１の部分に第１の種を注入するステップと、
パターン化した誘電体層を形成するために、前記誘電体層をパターン化するステップであって、前記パターン化した誘電体層が、前記導電性ドープ誘電体を備えるステップと、
パターン化された導電層を形成するために、前記導電層をパターン化するステップであって、前記パターン化された導電層の一部が前記導電性ドープ誘電体と電気的に接触するステップとを含む方法。
【請求項２】
前記誘電体層の第１の部分に第１の種を注入するステップが、
前記導電層上にパターン化したフォトレジスト層を形成するステップと、
前記導電層を通して埋設物を注入するステップとを含む、請求項１に記載の方法。
【請求項３】
前記第１の種を前記第１の部分に注入する間に、ドープ基板領域を形成するために、前記導電性ドープ誘電体の下で、前記半導体基板のある領域に前記第１の種を注入するステップと、
前記導電層をパターン化する時に、第１のゲート電極を形成するステップと、
前記第１のゲート電極に隣接して、前記半導体基板内に第１の導電領域を形成するステップと、
前記第１のゲート電極に隣接して、前記半導体基板内に第２の導電領域を形成するステップであって、前記第２の導電領域の一部が、前記ドープ基板領域の一部と重なるステップとをさらに含む、請求項１に記載の方法。
【請求項４】
前記第２の導電領域を形成するステップが、さらに、前記第２の導電領域に前記第１の種を注入するステップを含む、請求項３に記載の方法。
【請求項５】
前記第２の導電領域を形成するステップが、さらに、前記第２の導電領域に前記第２の種を注入するステップを含み、前記第２の種が、前記第１の種とは異なる導電性を有する、請求項３に記載の方法。
【請求項６】
半導体デバイスであって、
第１のトランジスタと、
第２のトランジスタとを備え、
前記第１のトランジスタが、
前記第１のゲート誘電体上に形成された第１のゲート電極と、
基板内に前記第１のゲート誘電体に隣接して形成された第１の導電領域と、
前記基板内に前記第１のゲート誘電体に隣接して形成された第２の導電領域と、
前記基板上に形成された第１のゲート誘電体とを備え、
前記第２のトランジスタが、
前記第１のゲート誘電体上に形成された第２のゲート電極と、
前記基板内に前記第２のゲート誘電体に隣接して形成された第３の導電領域と、
前記基板内に前記第２のゲート誘電体に隣接して形成された第４の導電領域と、
前記基板上に形成された第２のゲート誘電体とを備え、
前記第２のゲート電極が導電層の一部であり、
前記導電層が、導電性ドープ誘電体に電気的に接触し、
前記導電性ドープ誘電体が、前記第１の導電領域に電気的に接続するデバイス。
【請求項７】
前記導電層の一部が、前記導電性ドープ誘電体上に位置する、請求項６に記載のデバイス。
【請求項８】
前記第１の導電領域が、前記第３および第４の導電領域から電気的に分離される、請求項６に記載のデバイス。
【請求項９】
前記導電性ドープ誘電体が、高濃度にドープされた酸化物層である、請求項６に記載の半導体デバイス。
【請求項１０】
前記導電性ドープ誘電体が二酸化シリコンであり、リン、ホウ素、アルミニウム、ガリウム、ゲルマニウム、インジウム、ヒ素、タングステンおよびシリコンからなるグループから選択した元素によりドープされる、請求項９に記載のデバイス。
【請求項１１】
前記第１のトランジスタがｎ型井戸内にあり、前記第２のトランジスタがｐ型井戸内にある、請求項６に記載のデバイス。
【請求項１２】
前記導電性ドープ誘電体の下に、前記半導体基板のドープ領域をさらに備え、前記導電性ドープ誘電体および前記ドープ領域が第１の導電性を有する種でドープされ、前記ドープ領域が前記第１の導電領域に重なる、請求項６に記載のデバイス。
【請求項１３】
前記第１の導電領域が、前記ドープ領域とは異なる導電性にドープされる、請求項１２に記載のデバイス。
【請求項１４】
前記第１の導電性がｐ型である、請求項１２に記載のデバイス。
【請求項１５】
前記第１の導電性がｎ型である、請求項１２に記載のデバイス。
【請求項１６】
前記第１の導電領域が、前記ドープ領域より高濃度にドープされる、請求項１２に記載のデバイス。
【請求項１７】
半導体デバイスであって、
第１の能動領域と、
第２の能動領域と、
前記能動領域の第１の部分上の第１の誘電体層と、
前記第１の誘電体層上の第１の導電層と、
前記第２の能動領域上の第２の誘電体層と、
前記第２の誘電体層上の第２の導電層の第１の部分と、
前記第１の能動領域の第２の部分上の導電性ドープ誘電体と、
前記導電性ドープ誘電体と前記第１の能動領域上の、前記第２の導電層の第２の部分とを備えるデバイス。
【請求項１８】
前記第１の誘電体層および前記第１の導電層に隣接している導電領域に、第３の誘電体層が電気的に接続する、請求項１７に記載のデバイス。
【請求項１９】
前記導電領域がソース／ドレイン領域である、請求項１７に記載のデバイス。
【請求項２０】
前記導電性ドープ誘電体が二酸化シリコンであり、ドーパントが、リン、ホウ素、アルミニウム、ガリウム、ゲルマニウム、インジウム、ヒ素、タングステンおよびシリコンか
らなるグループから選択される、請求項１７に記載のデバイス。
【請求項２１】
サリサイドが前記第１および第２の導電層上に形成される、請求項１７に記載のデバイス。
【請求項２２】
集積回路であって、
第１の井戸領域を有する基板と、
前記第１の井戸領域内の第１のソース／ドレイン領域と第２のソース／ドレイン領域とを有する前記第１の井戸領域内に形成されたトランジスタと、
前記第１のソース／ドレイン領域上を延び、導電性の埋設物が注入された誘電体によって前記第１のソース／ドレインから物理的に分離されている導電性電極を有する回路フィーチャとを備え、
前記導電性の埋設物注入誘電体が、前記導電性電極を前記第１のソース／ドレイン領域に電気的に短絡する、集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関し、特に相互接続と基板間の接触の形成に関する。
【背景技術】
【０００２】
集積回路は、相互接続層により相互に接続している能動領域内に形成されたトランジスタを備える。通常、これらの相互接続層は、基板上の複数の層内に形成されるポリシリコンまたは金属である。能動領域は基板自体に形成される。集積回路内で通常必要とされる比較的簡単な接続は、他のトランジスタのゲートに接続している１つのトランジスタのソース／ドレインである。通常、このような接続は、ゲート上に位置する層からの接続を行う相互接続層を提供することにより行われる。そうするためには、集積回路上にスペースが必要であり、このスペースは集積回路全体の大きさのうちの１つの要因である。今まで使用されてきたもう１つのタイプの接触は埋設接触として知られており、埋設接触では、典型的なゲート材料であるポリシリコンが、ソース／ドレインとゲートとの間の接触を行うために、基板に直接接触する。
【０００３】
埋設接触に関連する難点および問題のうちの１つは、基板が、基板と接触していたポリシリコンと直接隣接する領域またはポリシリコンの縁部の領域で過度にエッチングされるという傾向があることである。このような過度のエッチングの原因は、基板への開口部、すなわちソース／ドレインへの開口部を、ポリシリコンを堆積する前に形成しなければならないからである。それ故、接触のために使用されるポリシリコンのエッチングは、基板を過度にエッチングするという問題を生じさせる恐れがある。
【０００４】
それ故、上のレベルの相互接続のスペースと同じスペースを必要とせず、埋設接触に付随する問題を有さない接触が切望されている。
【発明を実施するための最良の形態】
【０００５】
ゲートへのドレインの標準的な接続は、基板内に形成されたソース／ドレインと他のトランジスタのゲートとの間を接続するために、ゲート誘電体材料内へ埋設物を注入することにより行われる。ゲート材料と基板、すなわちソース／ドレインとの間の接続は、その領域内のゲート材料に埋設物を注入することにより行われ、その結果、ゲート誘電体はその位置で導電性になる。図面を参照しながら下記の説明を読めば、このことをより深く理解することができるだろう。
【０００６】
図１は、従来技術では周知の、集積回路内のごく普通の回路１０であるが、従来技術の回路とは異なる方法で、異なる構成に形成されている回路１０である。回路１０は、トランジスタ１２およびトランジスタ１４を備える。トランジスタ１２は、ゲート１６、ソース／ドレイン１８、およびソース／ドレイン２０を有する。本明細書で使用する場合、ソース／ドレインは、所与の回路での使用方法によりソースであってもドレインであってもよい、ゲートに隣接するドープ領域である。トランジスタ１４は、ソース／ドレイン２２およびソース／ドレイン２４を有する。ソース／ドレイン１８、２２および２４は、図では接続していないが、完成した回路においては、他の回路または電源端末に接続する。同様に、ゲート１６も、他の回路または基準または信号に接続する。ソース／ドレイン２０は、トランジスタ１４のゲート２６に接続する。ソース／ドレインからゲートへの接続は、集積回路においてはごく普通のものである。
【０００７】
図２は、本発明の１実施形態による配置図における回路１０である。回路１０は、能動領域２８および能動領域３０を備える。能動領域２８は、トランジスタ１２を形成するた
めのものであり、能動領域３０は、トランジスタ１４を形成するためのものである。ゲート２６は、能動領域３０の上に位置しており、接点３２のところでトランジスタ１４のソース／ドレイン領域２０と接続している。能動領域２８は、その上に位置するゲート１６を有すると共に、ソース／ドレイン領域１８および２０を含む。能動領域３０はソース／ドレイン領域２２および２４を含む。接点３２は、その領域の少なくとも一部に埋設物を注入することにより形成され、そのため、ゲート誘電体材料はその領域において導電性になる。それ故、能動領域１８の上を延びるゲート２６は、接点３２を通してドレイン２０と接触する。
【０００８】
図３は、処理の比較的初期の段階でのトランジスタ１２および１４を示す断面図である。処理のこの段階は従来のものである。回路１０は、Ｐ型井戸３４およびＮ型井戸３６を有するＰ型である基板３８を備える。基板３８は、図では、Ｐ型井戸３４およびＮ型井戸３６の上の導電性材料５０と、上に位置するゲート誘電体材料４６および４８とを有するものとして示されている。Ｐ型井戸３４は、分離領域４０および４２の間に位置する。Ｎ型井戸３６は、図３に示すように、分離領域４２および４４の間に位置する。図３の場合、分離領域４０と４２との間にゲート誘電体材料４６が位置しており、分離領域４２と４４との間にゲート誘電体材料４８が位置している。ゲート誘電体材料４６および４８の上には、ポリシリコン層５０が位置している。基板３８は、また、絶縁体上シリコン（ＳＯＩ）であってもよく、その場合、絶縁体上に半導体層が位置する。井戸３４および３６は半導体層内に位置し、分離領域４０、４２および４４は絶縁体へと延びる。
【０００９】
図４は、能動領域２８内の接点３２のための位置のところに開口部ができるようにフォトレジスト５２を堆積し、パターン化した後の回路１０である。この図は、誘電体材料４６の接触領域３２のところに、その中心深さを有する埋設物を示す。その結果、Ｐ型井戸３４内のドープ領域３３、埋設物が注入されたゲート誘電体３５、および埋設物が注入されたポリシリコン領域３７ができる。効果的なドーパント材料としては、誘電体材料４６を接点３２のところで高度に導電性にするためのホウ素がある。ゲート誘電体材料としては、他の材料を使用することができ、ポリシリコンの代わりに、他の材料でゲート電極を形成することができる。そのような場合には、ゲート誘電体材料と上に位置するゲート材料との間に必要な導通および短絡を形成するために、ホウ素以外の異なるドーパント材料を提供することが望ましい。そのようなドーパントの１つとしてアルミニウムがあり、他のドーパントとしてはリンがある。Ｐ型井戸に埋設物を注入した場合、Ｎ型の導電性にするリンを使用するのが有利であり得る。酸化シリコン以外のゲート誘電体材料としては、酸化ハフニウムがある。他の材料も同様に選択することができる。それ故、短絡を形成する前にポリシリコンをエッチングしなくても、ポリシリコンに短絡が形成される。従来の埋設接触の場合には、接触のための井戸または領域を開き、その後ポリシリコンを堆積する必要があった。以降のエッチングは、シーケンスの点で面倒であったばかりでなく、基板を露出した後で、ポリシリコンをエッチングする領域に隣接して、基板の過度にエッチングされた領域を形成する恐れがあった。
【００１０】
図５は、ゲート誘電体材料４６で形成されたゲート誘電体５４上にゲート１６を残すようにパターン化エッチングした後のポリシリコン５０およびゲート材料４６を示す。また、ソース／ドレイン延長部５６およびソース／ドレイン延長部５８は、ゲート１６をマスクとして使用することにより形成される。ソース／ドレイン延長部５６および５８は、ヒ素およびリンの組み合わせを注入することにより形成されたＮ型のものである。埋設物を注入するためのこの特定の種および種の組み合わせは、必要に応じて変えることができる。また、接触領域３２に延びるゲート２６が残る。それ故、ゲート２６は、埋設物を注入されたゲート誘電体材料の領域上に位置する。埋設物を注入されたゲート誘電体の一部は、ゲート２６とドレイン２０との間に最終的に接点を形成する部分であるので、この埋設物を注入されたゲート材料のうちの一部は、ポリシリコン５０をエッチングした後でも残
っていなければならない。延長部５６および５８の前に、ホウ素およびインジウム・ハロの組み合わせの埋設物を有することが望ましい場合があるが、このハロ埋設物は図示していない。何故なら、ハロ埋設物は、当業者にとって周知のものなので、図面が不必要にわかりにくくなるのを避けるためである。
【００１１】
図６は、高濃度にドープしたソース／ドレイン領域６０および６２を形成するために側壁を形成し、ヒ素とリンの埋設物を組み合わせた後の回路１０である。ゲート１６は、側壁スペーサ６４および６６を有する。ゲート２６は、側壁スペーサ６８および７０を有する。この図は、Ｎチャネル型の完成したトランジスタ１２、およびＰチャネル型の完成したトランジスタ１４を示す。ゲート２６は、接点３２のところでドレイン２０に接続している。ドレイン２０は、高濃度にドープされた領域６２および延長領域５８からなる。接触領域３２にリンが注入されると、接触領域は、図６に示すように、ソース／ドレイン延長部５８を越えて延びることができる。しかし、接触領域３２がＰ型領域を形成するホウ素でドープされた場合には、接触領域３２は、ソース／ドレイン延長部分５８を越えて横方向に延びてはならない。ゲート誘電体材料のドープ領域は導電性で、そのため、その下のドープ領域と接触する。このドープされたゲート誘電体が、ソース／ドレインとだけ接触するのであれば、ドレイン２０へとゲート２６を短絡するが、井戸３４へは短絡しない。ゲート誘電体のドープした部分が、ドレイン２０を越えて横方向に延びると、上記ドープした部分は、井戸３４に対向する導電型のドープした領域と接触しなければならないし、それ故、図６に示すゲート誘電体の埋設物は、Ｎ型の領域を形成しなければならない。
【００１２】
図７は、図３の段階と同じ処理段階のトランジスタ１４を示す。この断面図では、図７は、Ｎ型井戸３６および分離領域７０および７２、ならびにゲート誘電体材料４８を示す。
【００１３】
図８は、ゲート７４およびソース／ドレイン領域延長部７６および７８を形成するために、ポリシリコン５０がエッチングされた後のトランジスタ１４である。これらの延長部は、図５の方法に類似の方法であるが、異なるプロセスステップで形成される。何故なら、トランジスタ１２およびトランジスタ１４に対するドーピングの種類が異なっているからである。これらのソース／ドレイン延長部は、ヒ素およびホウ素の組み合わせを使用して埋設物の注入により形成される。図８のために必要なステップは、図５のステップの前または後のどちらに行ってもよい。
【００１４】
図９は、ホウ素の組み合わせにより形成されたソース／ドレイン領域２２およびソース／ドレイン領域２４の形成を完了するため、高濃度にドープされたソース／ドレイン領域８４および８６を形成するためのマスクを提供する、側壁スペーサ８０および８２を形成した後の完成したトランジスタ１４である。
【００１５】
それ故、断面図３〜６および断面図７〜９に示すように、完成した回路１０は、完成したトランジスタ１２と、トランジスタ１２のドレインがトランジスタ１４のゲートに接続している完成したトランジスタ１４とを示す。この場合、接触を行うためにソース／ドレイン上に導電性材料を塗布する必要がない。こうすることにより、埋設接触に付随する問題を回避することができ、あるトランジスタのドレインと他のトランジスタのゲートとの間に、非常にコンパクトな相互接続を提供することができる。このことは、もっと高いレベルの相互接続の必要性を低減する効果があり、そのため処理の複雑さおよび欠陥が発生する機会を低減する効果がある。それ故、面積が狭くなり、チップ面積全体が小さくなり、プロセスを複雑にしないでコストを下げる機会が提供される。
【００１６】
また、抵抗のようなトランジスタ以外の回路フィーチャによっても、類似の利点を達成することができる。もう１つの回路フィーチャは、ソース／ドレイン上を延び、図４、図
５および図６の領域３５のような導電性の埋設物を注入した誘電体により、ソース／ドレインへの電気接触を行う、ポリシリコンゲート２６のような電極を有することができる。
【００１７】
効果、他の利点および課題解決策を、特定の実施形態に関して上述した。しかしながら、任意の効果、利点または解決策を生じさせ得るかそれ自体より顕著になり得る、そのような効果、利点、課題解決策は、任意またはすべての請求項の重要な、必要な、または必須の特徴もしくは要素と解釈すべきではない。本明細書で使用する場合、用語「〜成る、含む、備える（comprise）」やその変化形は、非排他的な包含物をその範囲内に入れるものとし、ある要素のリストを含むプロセス、方法、物、または装置は、その要素のみを含むわけではなく、明示的に列挙されていない他の要素やそのようなプロセス、方法、物、または装置に固有の要素を含みうる。
【図面の簡単な説明】
【００１８】
【図１】従来技術の周知の回路の回路図。
【図２】本発明のある実施形態により製造された図１の回路の平面図。
【図３】図２の回路の一部を処理する際の逐次的な断面図。
【図４】図２の回路の一部を処理する際の逐次的な断面図。
【図５】図２の回路の一部を処理する際の逐次的な断面図。
【図６】図２の回路の一部を処理する際の逐次的な断面図。
【図７】図２の回路の他の一部を処理する際の逐次的な断面図。
【図８】図２の回路の他の一部を処理する際の逐次的な断面図。
【図９】図２の回路の他の一部を処理する際の逐次的な断面図。
【図１】
2006500759.tif 000003
【図２】
2006500759.tif 000004
【図３】
2006500759.tif 000005
【図４】
2006500759.tif 000006
【図５】
2006500759.tif 000007
【図６】
2006500759.tif 000008
【図７】
2006500759.tif 000009
【図８】
2006500759.tif 000010
【図９】
2006500759.tif 000011
【国際調査報告】
2006500759.tif 000012
2006500759.tif 000013
2006500759.tif 000014