(57)【要約】【課題】【解決手段】被試験半導体デバイスの直流安全動作領域を測定する機器（instrument）は、被試験デバイス（device-under-test）の入力に調整可能なバイアスを印加する手段を備え、その手段には安全動作限界値内のバイアスポイントで直流バイアスを印加する直流バイアサー（biaser）と、続いて高速かつ重畳させた矩形のバイポーラパルスを含む可変のバイアスを印加する可変のバイアサーとを含み、さらに該機器はほぼ安全動作限界値のＩ−Ｖ応答の詳細を外挿（extrapolation）できるようにその電流応答を測定する手段を備える。また、半導体デバイスの直流安全動作領域を測定する方法も開示する。
2006502403.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイス（device-under-test）の第１のチャネルに調整可能な直流バイアスを印加する第１の直流バイアサー（biaser）と、安全動作限界値内のバイアスポイントで直流バイアスを印加する第２の直流バイアサーと、続いて高速かつ重畳させた矩形のバイポーラパルスを含む可変の刺激を与える可変のバイアサーとを含む、被試験デバイスの第２のチャネルにバイアス信号を供給する手段とを備え、さらに、ほぼ安全動作限界値のＩ−Ｖ応答の詳細を外挿（extrapolation）できるようにその電流応答を測定する手段とを備えることを特徴とする被試験半導体デバイスの直流安全動作領域を測定する機器（instrument）。
【請求項２】
前記可変のバイアサーは、振幅を徐々に増大させながらパルスを発生させることを特徴とする請求項１記載の機器。
【請求項３】
前記可変のバイアサーは、パルスが実質的にフラットになるポイントまでの立上り時間を最小にするため、実質的に臨界減衰させたパルス波形（a pulse wave form that is essentially critically damped）を発生させることを特徴とする請求項１または２記載の機器。
【請求項４】
前記可変のバイアサーは、およそ１μ秒を下回るパルス長のパルス波形を発生させることを特徴とする先行するいずれかの請求項に記載の機器。
【請求項５】
前記可変のバイアサーは、およそ１００ナノ秒を下回るパルス長のパルス波形を発生させることを特徴とする請求項４のいずれかに記載の機器。
【請求項６】
前記入力に調整可能なバイアスを印加する手段は、レジスタを介して該入力に直列接続した高安定電源を備えることを特徴とする先行するいずれかの請求項に記載の機器。
【請求項７】
前記高安定電源は、さらにローパスフィルタを通して直列接続されることを特徴とする請求項６記載の測定機器。
【請求項８】
前記抵抗は、ローパスフィルタを形成する直列インダクタと並列容量（shunt capacitors）との結合によって得られることを特徴とする請求項７記載の測定機器。
【請求項９】
少なくとも前記応答測定手段を有するリモートヘッドを備え、そこに前記被試験デバイスを直接接続することを特徴とする先行するいずれかの請求項に記載の測定機器。
【請求項１０】
少なくとも、重畳させた高速で、一般に矩形の、同期性のバイポーラパルスを発生させる手段を有するリモートヘッドを備え、そこに前記被試験デバイスを直接接続することを特徴とする先行するいずれかの請求項に記載の測定機器。
【請求項１１】
前記被試験デバイスの入力などの第１のチャネルに直流バイアスを印加し；
前記被試験装置の安全動作限界値内のバイアスポイントの基準レベルで被試験デバイスの出力などの第２のチャネルに直流バイアスを印加し；
重畳させた高速かつ矩形のバイポーラパルスを含む可変の刺激を該第２のチャネルに印加し；
両方のチャネルにおいて電流応答を素速く測定し；
該応答から、ほぼ安全動作限界値のデバイスのＩ−Ｖ応答を詳細に外挿する；
ステップを備えることを特徴とする被試験半導体デバイスの直流安全動作領域を測定する方法。
【請求項１２】
前記可変のバイアスは、徐々に増大させた振幅のパルス波形で印加されることを特徴とする請求項１１記載の方法。
【請求項１３】
請求項１１または請求項１２に記載のステップを反復継続的に繰返し実行することを含む被試験半導体デバイスの直流安全動作領域を測定する方法。
【請求項１４】
被試験デバイスの安全動作領域内に十分に入ると知られているポイントに最初の直流バイアスを印加し；
パルスバイアスを、特に徐々に増大させた振幅のパルスバイアスを重畳させ；
初期破壊を検出し、さらにパルス信号を除去し；
前記に示したような破壊ポイントにより近いが確実に下回る（safely below）第２の直流バイアスポイントを測定し；
前記破壊ポイントの正確な特性が十分に得られるまで前記プロセスステップを繰返す；
ステップを含むことを特徴とする請求項１３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体試験機器に関し、具体的には、特にバイポーラ型の、特にＲＦ周波数および／または大信号状態（large signal conditions）で用いるデバイスなどの安全動作領域を測定するための機器に関する。また、本発明はそのような測定方法に関する。
【背景技術】
【０００２】
現代の電子システムは、大信号状態で操作される半導体デバイスへの依存を強めている。例えば、携帯電話受話器、電力増幅器、基地局、レーダー、ミサイル誘導システム、電子機器などの電子システムには、大信号状態で作動するように設計された半導体集積回路（ＩＣｓ）や個別素子（descrete device）が用いられる。
【０００３】
トランジスタ装置、半導体ＬＥＤｓ、レーザなどの半導体デバイスを含む、あらゆる種類の半導体デバイスには、被試験デバイス（device-under-test）を破壊するリスクを負わずに、高電圧低電流限界値内の直流安全動作領域（ＳＯＡ）が測定でき、当該デバイスの安全動作領域が特定できるという一般的な条件がある。
【０００４】
これは、以下に記載のものを含むがそれらに限定されず、ほとんどの種類のトランジスタデバイス（個別または集積）に適用されるが、特に動作領域外で壊滅的なだれ降伏（catastrophic avalanche breakdown）を受けやすいバイポーラなどのデバイスに適用される。  
・バイポーラトランジスタ：ＮＰＮ とＰＮＰ装置〔１〕
・ＭＯＳＦＥＴｓ（金属酸化膜半導体電界効果トランジスタ）とＬＤＭＯＳ（横方向拡散金属酸化半導体）を含むシリコンＦＥＴｓ〔１〕
・ＭＥＳＦＥＴｓ（金属電極半導体電界効果トランジスタ。ＧａＡｓで製造する場合は通常ＧａＡｓＦＥＴｓ）〔２〕
・ＨＥＭＴｓ（高電子移動度トランジスタ）〔２〕
・ＨＢＴｓ（ヘテロ接合バイポーラトランジスタ）〔１，２〕
【０００５】
ここで留意すべきは、装置〔１〕は、一般にシリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）または炭化ケイ素で製造されるのに対し、装置〔２〕は、一般にガリウムヒ素（ＧａＡｓ）やリン化インジウム（ＩｎＰ）などの高電子移動性化合物半導体材料を用いて製造されることである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、上記不利益のいくつかまたは全てを軽減することである。  
特に本発明の課題は、被試験デバイスを破壊するリスクを負わずに、高電圧低電流限界値内の直流安全動作領域（ＳＯＡ）を正確に測定し、被試験デバイスの安全動作領域を特定するための試験機器と方法を提供することである。
【課題を解決するための手段】
【０００７】
最も広義の本発明によれば、被試験半導体デバイスの直流安全動作領域を測定するための機器（an instrrument）は、被試験デバイスの第１のチャネルに、特にその入力に調整可能な直流バイアスを印加する第１の直流バイアサー（biaser）と、被試験デバイスの第２のチャネルに、特にその出力にバイアス信号を供給する手段で、安全動作限界値内のバイアスポイントで直流バイアスを印加する第２の直流バイアサーと、続いて高速かつ重畳させた矩形のバイポーラパルスを含む可変のまたはパルスバイアス信号（a variable or pulse bias signal）を供給する可変のまたはパルスバイアサー（a variable or pulse biaser）とを含む手段を備え、さらに、該機器はその電流応答を測定して、ほぼ安全動作限界値内のＩ−Ｖ応答を詳細に外挿することを可能にする手段を備える。
【０００８】
本発明の原理によれば、直流バイアスは、従来の方法で被試験デバイスの安全動作限界値内で前記機器によって印加される。それから、被試験デバイスを動作限界値を超えたところにおく意図で直流信号に重畳させた高速かつ矩形のバイポーラパルスを含む可変のまたはパルスバイアス信号が前記機器によって印加される。
【０００９】
これにより、被試験デバイスは短時間の間、安全動作限界値を超えて、特にバイポーラなどのデバイスに好ましく適用され、なだれ破壊（avalanche breakdown）領域におかれる。しかしながら、壊滅的な破壊が被試験デバイスに起こる間に、迅速な測定時間に合わせた高速かつ有効なパルス繰返し数によって当該破壊領域を特定できることは、本発明による機器の特有の特徴点である。
【００１０】
一般に、各パルスは、特にそのリード形状が矩形であり、有効総パルス長よりも立上り時間が非常に短い。以下に述べるように、テール形状はそれほど重要ではない。直流バイアスとパルス振幅はそれぞれ変えられる。バイポーラ信号を発生させるため直流バイアスに重畳させるパルス振幅は、非ゼロ値でも、正数でも負数でも、いずれでもよい。好ましくは、別々に変えられる直流バイアスは、被試験デバイスの、例えば入力チャネルや出力チャネルなどの２つのチャネルに印加される。パルス振幅は、例えば出力チャネルなどの１つのチャネルに重畳させる。ある用途のために、第１の（例えば出力）パルスと同期するが別々に変えられるパルス振幅を、さらにもう一方のチャネル（例えば入力）の直流バイアスに重畳させてもよいが、これは単一のチャネルだけにパルスが必要な本発明の絶対的な要件ではない。
【００１１】
都合が良いことに、連続したパルスは、破壊ポイントを超えて破壊領域が特定されるまで振幅を徐々に増大させながら直流バイアスに印加される。
【００１２】
破壊ポイントを正確に測定するために、上記の方法を反復連続して繰り返してもよい。最初の直流バイアスは、被試験デバイスの安全動作領域内に十分に入ると知られているポイントに印加される。パルス信号を重畳させるが、特に徐々に増大させた振幅のパルス信号を重畳させる。初期破壊が検出されると、パルス信号が除去される。第２の直流バイアスポイントは、前記反復プロセスの第１段階によって特定されるような破壊ポイント近傍であるが、確実に下回る（safely below）ポイントで測定され、該プロセスが繰り返される。何度か繰り返された後、非常に正確に測定された破壊ポイントが得られる。
【００１３】
従って、上記により、本発明は、非破壊的な方法で、特定の半導体デバイスの安全動作領域、特に壊滅的な破壊ポイントを全て正確に特定して測定することを可能にする。
【００１４】
「重畳させた」直流・パルス素子を持つ信号への言及は、当該デバイスに有効な信号形状について述べることだけを意図したものであると理解されるべきである。当該装置（appratus）によって全部の信号の直流バイアス・パルス素子を別々に発生させ、何れかの段階で両者を結合可能に重畳させる（identifiably superimposed）ことを意味するものではない。そのような所定の信号を発生させる手段は多くの場合に便利なものとなり得るが、本発明はこれらの場合に限定されず、たとえ信号の形状を他の方法で発生させたとしても、当該所定の信号の形状が適用される全ての場合に用いられる。
【００１５】
原則的に、十分に速い速度の波形を使用することで無線周波数（ＲＦ）またはマイクロ波周波数のＩ−Ｖ曲線を測定することができる。解釈のひとつが問題である。所定の特徴のあるＩ−Ｖ曲線を再生するためには、測定に用いられる前記方法や装置によって害されない、該方法や装置から完全に独立した、デバイス自体の特性を生じさせる測定技術を適用する必要がある。言い換えれば、反応に関して即時に解釈可能な波形を適用する必要がある。従って、本発明は、一般に方形波をパルスに与えるサンプリングポイントまでフラットトップのステップパルスを用いる。これには、フラットトップ状態まで急速な立ち上がりが必要である。しかしながら、テール側における衰退はサンプリング後に起こり、デバイス応答には重要な意味がないので、一般に方形波であることが必要なのはパルスのリード形状だけであることが評価されるであろう。
【００１６】
好ましくは、パルスが実質的にフラットになるポイントまでの立上り時間を最小にするため、パルス波形は実質的に臨界減衰させる。しかしながら、総パルス長が破壊を起こすほど長くなければテール側における衰退はデバイス応答には重要な意味がないため、主として一般に方形波であることが必要なのはパルスのリード形状である。
【００１７】
本発明の機器が必要とする高パルス周波数であるがために直面する特有の問題は、適当なバイアスパルスを印加し、パルスの形状と強度を維持し、迅速に電流応答を測定しつつ、同時にデバイスの安定性を達成することに関する。これらの周波数では、実用的なデバイスは試験をしたときスプリアス（不要な）振幅を受けやすい。
【００１８】
従来技術では、比較的高い周波数のパルスは、「バイアスティー（biase tee）」を用いてデバイスの安定性を保ちながら印加できることが示されている。しかしながら、バイアスティーなどの容量（キャパシタンス）は、それ自体の周波数応答をバイアスティー自体に発生させ、実際には使用可能なパルスの速度を制限する。対照的に、本発明では、なだれの影響を避ける必要があるならば、特に約１μｓを下回る、より好ましくは時として１００ナノ秒を下回るパルス長の高速ステップパルスが望ましい。
【００１９】
本発明の特定の実施例において、入力に調整可能なバイアスを印加する手段は、レジスタを介して入力に直列接続した、好ましくはさらにローパスフィルタを介して直列接続した高安定電源を備えることで達成される。
【００２０】
電源は、試験パルスを印加するために用いられるどんなに高い周波数でさえも、非常に低い出力インピーダンスを持つように選択される。
【００２１】
初期のスプリアス振幅が起こるとき、この配置の効果が理解されるであろう。スプリアス振幅の乱れのために、ほぼ完全な電源がショートとして現れる。そのため、回路は事実上抵抗終端（resistive termination）として機能する。そして、当然のことながら、このような抵抗終端はトランジスタなどのデバイスを無条件に安定させる手段として有効である。
【００２２】
この抵抗終端を実現するのに使用されるレジスタ（resistor）は、寄生リアクタンスが非常に小さくなければならない。デバイスの安定は、数１０Ωから数１００Ωの範囲、例えば５０Ωから１０００Ωの抵抗によって達成されるのが望ましい。
【００２３】
任意に備えるローパスフィルタは、入力時の安定性を効果的に高める第２の安定化手段である。試験下のパルス繰返し数と立ち上がり時間で効果的に透過するが、より高い振動数での電流または電圧の時間に基づく変化を抑制する役目を果たすようなローパスフィルタが選択される。
【００２４】
都合が良いことに、直列インダクタと並列キャパシタ（shunt capacitor）によって抵抗が生じ、ローパスフィルタが形成される。
【００２５】
サンプル測定ポイントは、レジスタ（resistor）を横切って（across）設定される。特に、電流および／または電圧測定手段が、望ましくは５ナノ秒、特に１〜２ナノ秒以内の高速で、入力と応答の電流および電圧を測定するために備えられる。入出力パルス発生器は、高周波数やマイクロ波周波数でさえも、望ましくはせいぜい数Ω、例えば５Ω未満、特に１Ωより低く出力インピーダンスを保つ演算増幅器の形であるのが望ましい。これにより、望ましくは１００ナノ秒を下回る、例えば数１０ナノ秒のショートパルスを発生させることができる。
【００２６】
パルス長はいかなる場合にも１マイクロ秒を下回り、特に１００ナノ秒のオーダー（order）まで下げるのが望ましいが、上記のように測定速度もまた重要なパラメータであることは当業者にとって自明である。初期パルスから、数１０ナノ秒のオーダー、より望ましくは数ナノ秒のオーダーと同じくらい迅速に測定を行うことができれば、前記デバイスに関する限り、有効なパルス長がそれに応じて短くなる。このような高速測定が可能な範囲は、方形波のリーディングまたは立ち上がりのエッジ形状に大きく左右される。一度測定を行えば、実際に波形がどのように衰退するかが完全に理論的になる。実用目的のためには、方形波のリーディングエッジの立ち上がり時間は有効なパルス時間の１０分の１以下である必要があると言える。従って、当該高速サンプリング技術を利用する場合、立ち上がり時間はサンプルを取ったパルス開始後の時間の１０分の１を下回らなければならないことが分かる。
【００２７】
当然のことながら、試験をすることが想定されるデバイスの多くに必要な電圧／電流レベルで、現行の集積回路技術を用いて数１０ナノ秒を下回る立ち上がり時間を得るのは不可能である。
【００２８】
しかしながら、本発明の好ましい実施例によれば、短いサンプリング周期と連動する機械式スイッチを使用することによって、非常に高速なパルス繰返し数を得ることができる。本発明によれば、所定の波形を発生させるパルス発生器というよりも、固定バイアスに重畳する可変のバイアスを印加する手段は、それぞれ別々に変えられる振幅を有する２つの別個の直流電源で、１つは本発明の原理に基づく基本の直流バイアスを印加し、もう１つは電圧に対応する高速パルスを印加する電源と、有効な方形波パルスを発生させるために、この第２の直流電源を選択的に入切りする手段とを備える。パルスを発生させるため、適宜設定されたスイッチを用いて、第２の直流電源を第１の直流電源に重畳してまたは第１の直流電源に代えて印加してもよい。
【００２９】
第２の直流電源を選択的に入切りする手段は、高速スイッチが便利である。有効な方形波パルスを得るため、立ち上がり時間はパルス長と比べて非常に短いのが望ましい。その際、一般的に、高速スイッチングは例えば数１０ピコ秒まで下げた状態の間のスイッチング時間で行われるのが望ましい。
【００３０】
今や必要なのは複雑な演算増幅器ではなく簡単なスイッチだけであるので、非常に高速かつ有効なパルスを発生させることができる。スイッチは、電子式、電気機械式または機械式でもよい。いずれの場合も、およそ１ナノ秒を下回る時間の間にスイッチングでき、数オーダーのナノ秒のサンプリング時間を実現させる。しかしながら、現代のデバイスが操作される大電力レベルでは、そのようなスイッチング時間が必ずしも容易に電子的に実現されるわけではなく、そのような場合には例えば水銀リードリレーのような高速のリレー（fast relay）などの高速の電気機械式スイッチが好ましいかもしれない。
【００３１】
高速サンプリング時間ひいては高速かつ有効なパルス長さを実現するため、電流および／または電圧測定手段を前記スイッチに動作可能なように連結して、スイッチ発動後、前記数ナノ秒の時間内で高速測定する。前記デバイスが受けた有効なパルス長さは数オーダーのナノ秒までさらに小さくなる。
【００３２】
高精度の直流測定に精通した当業者は、パルスＩ（Ｖ）測定は４端子プローブ（またはケルビン）方式を用いて行われなければならないと予想するであろう。これらは、直流または低周波での主要な問題である測定機器と被試験デバイスとの間の配線などに起因する直列寄生抵抗の影響を減少させるのに有効である。
【００３３】
ケルビン４端子プローブ方式によって除去される直列寄生抵抗を原因とする誤差は、パルス測定における最も厄介な誤差原因ではない。この場合の主要な問題には、いずれの接続ケーブルの容量をも含む並列容量と、いずれの接続ケーブルのインダクタンスをも含む直列容量とが含まれる。
【００３４】
これらの問題を軽減するために、好ましい実施例では測定機器における被試験デバイスと応答測定手段との間の接続長さはいずれも最小限に抑えられ、少なくとも、リモートケーブルによって主電源と制御手段に接続されるが、被試験デバイスが直接接続される応答測定手段を含むリモートヘッドが備えられる。この直接接続によりケーブルなどをつなぐ必要性がなくなり、上記の問題が軽減される。
【００３５】
同様の理由のため、前記リモートヘッドは、重畳させた、高速で、一般に矩形の、同期性のバイポーラパルスを発生させる手段などを備えた前記信号を印加する手段、または少なくともその一部を追加して備えてもよく、または、それに代わるものを備えてもよい。
【００３６】
この最後の代替手段は特に好ましい特徴であり、高速パルスは上述の高速スイッチング配列によって発生する。この場合、スイッチングの有効性は、被試験半導体デバイスとパルス発生器間のケーブル接続が最小限に抑えられる場合に維持される。従って、パルス発生器と任意の応答測定手段は、リモートケーブルによって主電源と制御手段に接続されるが、被試験デバイスが直接接続されるリモートヘッドに備えられるのが望ましい。
【００３７】
本発明の更なる側面によれば、被試験半導体デバイスの直流安全動作領域を測定する方法には、
被試験デバイスの入力などの第１のチャネルに直流バイアスを印加し；
被試験デバイスの出力などの第２のチャネルに被試験デバイスの安全動作限界値内のバイアスポイントで直流バイアスを印加し；
重畳させた高速かつ矩形のバイポーラパルスを含む可変の刺激を該第２のチャネルに印加し；
入出力などの両方のチャネルで電流応答を素速く測定し；
該応答から、安全動作領域近傍のデバイスの詳細なＩ−Ｖ応答を外挿する；
ことが含まれる。
【００３８】
前記方法の好ましい特徴およびバイポーラパルス、パルス繰返し数（pulse rate）、測定時間などの好ましいまたは必要なパラメータは上記から類推して理解されるであろう。
【００３９】
特に前記方法は、例えば、被試験デバイスの安全動作領域内に十分入ると知られているポイントで第１の直流バイアスを印加し；パルスバイアス、特に徐々に増大する振幅のパルスバイアスを重畳し；初期破壊を検出して該パルスバイアスを除去し；前記に示したような破壊ポイントに近いが破壊ポイントを確実に下回る第２の直流バイアスポイントを測定し；該破壊ポイントの正確な特性が十分に得られるまで該プロセスステップを繰返すステップを含み、好ましくは反復継続的に繰返し実行される。
【発明を実施するための最良の形態】
【００４０】
ここで、ほんの一実施例として、以下のような図１から図１５の添付図面を参照しながら本発明を説明する；
図１は、典型的なバイポーラデバイスのためのＩ−Ｖ特性を示す図である；
図２は、ＦＥＴを抵抗で終端させる原理を示す図である；
図３は、ＦＥＴのゲートでテスト信号を印加する、本発明の実施例の配列を示す図である；
図４は、不要なノイズ振幅に関係する範囲の、図３に有効な等価回路を示す図である；
図５と図６は、好ましいパルス発生器を示す図である；
図７と図８は、バイポーラトランジスタに本発明を適用するのに特に適した回路の例を示す図である；
図９は、浮遊並列容量に関する問題を示す図である；
図１０から図１２は、１ナノ秒のオーダーの短いパルス長を発生させるのに特に適する本発明の実施例を示す図である；
図１３と図１４は、高速スイッチングを用いて、高速かつ有効なパルスを発生させる別の配列を示す図である。  
図１５は、少なくともデータ測定手段のために、そして好ましくは入力信号を発生させるためにもリモートヘッドを使用する意義（value）を示す図である。
【００４１】
標準的な被試験バイポーラ半導体デバイスのＩ−Ｖ特性を図１に示す。ＩＣＥ０は、基本の開回路（base open circuit）でコレクタ・エミッタ間を流れる電流である（ｉＢ＝０）。Ｉ−Ｖ曲線は、特にバイポーラデバイスに特有の壊滅的なだれ降伏を示す。ＦＥＴｓとＨＥＭＴｓの中には、同様に崩壊するものもある。特に本発明は、安全動作限界値スレスレで、これまたは別の形態の決定的破壊を受けるデバイスの限界値を検出するのに適しており、バイポーラデバイスに関する実施例によって論じられているが、そのような使用に限定されない。
【００４２】
要件は、非常に素速くなだれ降伏（avalanche breakdown）の開始を検出し、それからそれが起こらないように電圧を下げることである。そのために、以下のアプローチが採られる。
【００４３】
被試験デバイスに、図１の曲線上の墨付き菱形マークの付いたポイントで直流条件下においてバイアスを印加する。これは、わずかな破壊電圧の範囲内であり、電圧位相差は△Ｖである。その後、この残存電圧△Ｖはパルス条件下で印加される。
【００４４】
解決の鍵は、破壊的になる前、即ち暴走（runaway）が始まる前に、なだれ（avalanche）を検出して捕らえるのに十分短い時間でパルスとサンプリング時間を保持することである。
【００４５】
このアプローチは、慎重に開始するのが重要である。図１によれば、前記プロセスは破壊ポイントにより近い一連のバイアスポイントから連続して繰り返し実行される。
【００４６】
前記プロセスは試験ポイントＡで始まり、それから、破壊がまさに起こり始めるまでパルス振幅を確実に増大して適用する。このポイントでパルスを迅速に除去しなければならないが、破壊電圧は今やほとんど知られているので、試験ポイントＢ（ＴＰＢ）に到達するように電圧を上げることができる。今や新規の減少させた前記ＴＰＢ電圧・破壊間の△Ｖがあり、前記プロセスが直流試験ポイントの電圧が破壊に集中するまで試験ポイントＣなどに設定して繰返される。その後、破壊電圧が正確に分かる。
【００４７】
本実施例では、この方法は手動ではあるが迅速に行われる。ユーザが操作しなくても繰返しが実行されるように構成した自動化されたデバイスは想定可能である。
【００４８】
本発明による試験デバイスは、被試験デバイスに直流バイアスを印加し、このバイアスポイントでパルスを印加する。しかしながら、寄生インピーダンスがゲート（またはベース）と直列に生じる。また、これらの端子からグランドまでの寄生インピーダンスもある。これらのインピーダンスは、デバイス自体、被試験デバイスを支えるジグ（jigs）、測定機器、接続ケーブルなどから必然的に生じる。これらのインピーダンスの存在は、被試験デバイスが振幅というリスクを受けやすいことを意味する。
【００４９】
振幅しているデバイスでは有意義な測定を続けることができない。従って、いかにデバイスの安定性を実現するかの問題が生じる。本発明によるデバイスを用いて、まさに安定性を確保する配列がなされる。これをどのようにして実現するかを以下に述べる。
【００５０】
トランジスタを絶対的に安定化させるため、マイクロ波エンジニアは、ＦＥＴのために接地したコレクタとバイポーラのために接地したドレインを備えたデバイスの出力を抵抗で終わらせてもよい。この原理を図２に示す。ＦＥＴトランジスタが示されているが、当然のことながら同じアプローチがバイポーラ型デバイスにも類推適用できる。
【００５１】
前記試験デバイスをこの原理をまねて構成するのは、本発明の好ましい実施例のキーポイントになる特徴である。
【００５２】
図３は、どのようにして、これを実施例のデバイスの入力側（ゲートまたはベース）で実行するのかを示す。図示した実施例では、電圧がサンプリングポイントＳＰで測定される。数１０から数１００オームで、寄生リアクタンスが非常に低いので、ＲＧの選択は重要である。非常に重要な特徴点は、ローパスフィルタ（ＬＰＦ）の採用が第２の安定化手段であることである。
【００５３】
不要な「初期の」振幅またはノイズ信号に関する限り、回路は図４に示されているように表わされる（そこでは出力もまたレジスタＲＤによって抵抗終端するように示されている）。
【００５４】
ローパスフィルタ（ＬＰＦ）は、測定に伴うパルス繰返し数と立ち上がり時間で透過的（transparent）でなければならないが、より高い（振幅）周波数でも電流または電圧の時間に基づく変化を抑制し（quench）、阻止（inhibit）するようなものでなければならない。
【００５５】
実際には、ＬＰＦは、並列容量とゲート（またはベース）リードの直列インダクタとの組み合わせとして実現される。  
この配列により；
・被試験装置の安定性を保つ。  
・直流動作条件下で入出力伝導電流を測定できる。  
・直流バイアスとパルスを被試験装置に同時に印加できる。 
・高速（数１０ナノ秒の立上がり時間）パルスを印加できる。  
・パルス波形とその完全性（integrity）を保つ、被試験デバイスを緩衝する手段または絶縁する手段を提供する。  
・電流暴走（current runaway）によるデバイス破壊から保護する手段を、特にバイポーラデバイスに提供する。  
・機器用のショートサーキットを保護する手段を提供する。
【００５６】
また、パルス発生器に関して重要かつ特別な側面がある。それは図５に示される。当該パルス発生器は、図６に示すように、演算増幅器（ＯＰアンプ）の形で実施してもよい。
【００５７】
重要な条件は、ＯＰアンプのために、出力インピーダンスＺOUTをＲＦやマイクロ波周波数でさえ、非常に低く保たなければならないということである。このため、ＯＰアンプは特に選択される必要がある。
【００５８】
その結果、このスキームにより、ショートパルスを数１０ナノ秒（ｎｓ）まで下げて発生させることができる。
【００５９】
抵抗終端の原理について適当に説明しながらＦＥＴトランジスタに関して上記実施例を示した。しかしながら、本発明は、特に、壊滅的なだれ降伏を受けるバイポーラトランジスタなどに適用できる。バイポーラトランジスタの測定には特有の難しさがある。図７と図８に、一定の基本電流ＩBで、周知のとおり不安定なバイポーラトランジスタの動的Ｉ−Ｖ特性を測定する本発明の一実施例の原理を示す。
【００６０】
２つの重要な問題がある；
（ｉ）デバイスの安定性を保ちながら、パラメータとしてのＩB定数で動的Ｉ−Ｖ伝導特性をどのように測定するか。  
（ii）リアクタンス効果によって破壊されない動的Ｉ−Ｖ伝導特性を効果的に測定するための測定条件の定義付け。
【００６１】
まず問題（ii）を検討する。測定条件は、以下の不等式によって定義されるような時間よりも長いパルス長を保持することによって満たされる。
【数１】
2006502403.tif 000003
【００６２】
ここで、ｔＯＮはトランジスタを完全に作動させるのに必要な時間、βは直流コレクタとベース電流の比率、Ｆｔは電流遷移周波数、そして残りの多数は全て容易に理解される。通常の周囲温度（”室”温）Ｔは２９８Ｋ、ｋＴ／ｑの比率は０．０２５ｖである。
【００６３】
理想としては望ましいかもしれないが、実現できない１つの接続アプローチがある。それは、定電流源からベース入力を駆動することである。マイクロ波やＲＦのエンジニアであれば分かるであろうが、これは実際には実現できない。非常に短いパルスを伴う高周波では、（例えば、被試験デバイスのｈ−パラメータまたはｙ−パラメータ特性に必要な）開回路または短絡回路での終端は実行不可能である。
【００６４】
（小信号を線形化した条件下では、Ｓ−パラメータを測定し、それから、その結果をｈ，ｙ，ｚ  ＡＢＣＤまたはその他の一連のパラメータに変換することができる。しかしながら、大信号条件下ではこれができない。）
従って、バイポーラトランジスタを測定するために、設定されなければならないのは図７に示す回路の種類である。既に述べたように、サンプリングポイントＳＰは直ちに測定機器内のＡ＞Ｄコンバータによって得られる。
【００６５】
ＺＢについて；これに必要な直列インピーダンスは以下の通りである。  
（ａ）実際の場面で実現できること、そして
（ｂ）被試験デバイスの安定化のために必要であること。  
ＺＢで、今や、以下の通り必要なものを直接測定することができる。図示した実施例では、ＺＢは図８のローパスフィルタ（ＬＰＦ）と直列のレジスタＲＢとして実現される。
【００６６】
通常、ＲＢは値が数１００Ωで、寄生リアクタンスも非常に小さくなければならない。注意すべきは、上記のように、値の範囲がＦＥＴｓの測定値に関連して説明されたＲＤよりもおよそ１オーダー大きいことである。ＬＰＦは使用の際のパルスの繰返し数と立上がり時間において「透過的（transparent）」でなければらない。この方法では、高速サンプリングはＳＰポイントで用いられる。ＶＢ、ｖＢは、ＩＢ、ｉＢが設定通りまたは希望通りになるまで（デジタル処理で）繰返される。
【００６７】
図９は、１オーダーの１μＡの範囲の、非常に低いｉＢ値での測定に特に関係があるデバイスの実施例を示す。  
浮遊機器（stray instrument）の容量ＣＳＴＲＡＹが１つの問題を示す。そして、該測定機器に内在する特有の低容量の緩衝技術により、有効な浮遊容量を低く、即ち数ｐＦのオーダーまで下げて保つことが必要である。この浮遊容量はより小さくされるので、ｉＢを絶対的により小さく、即ち既知の精度限界値内に設定することができる。
【００６８】
図１０は、数ナノ秒まで下げた有効な大きさのパルス長に特に適合させたデバイスの実施例を示す。  
被試験デバイスが接続ケーブルランの浮遊容量を利用するバイポーラトランジスタであるとき、ある１つの特徴が生かされる。有効なパルス長は作動中の被試験デバイスとサンプリングポイント間の時間に相当し、また、この有効なパルス長の縮小に関する唯一の実質的な限定は、サンプリング時間が立上がり時間よりも大きなオーダでなければらないとの原理を利用することで、前記トランジスタは数ナノ秒のオーダーまで下げた有効な大きさのパルス長を発生させることができる。
【００６９】
利用される効果は、図１０に示すような大容量のケーブルランを用いて接続されることを前提としている。これは、ケーブルの容量性素子（capacitive element）に流れる電流ｉＣＡＰを示す図１１の簡単な回路とほぼ同等である。
【００７０】
主要な側面は以下の通りである；
（Ｉ）ｖＢＥ＝０（即ち、ｉＢ＝０）から開始し、それから
（II）電流発生源からパルスを発生させる。
【００７１】
図１２の波形は、
【数２】
2006502403.tif 000004
であることを念頭に置いて、結果を示す。
【００７２】
時間ｔｏｎは、継続してサンプリングすることにより（ｉＢ＝０、ｉＣ＝０のときから）特定できる。サンプル獲得時間は約１〜２ナノ秒である。従って、ｉＣのサンプリングが可能であるので、これにより、１ナノ秒のオーダーと同じくらい小さい有効なパルス長で測定できる。
【００７３】
図１３は、特に高効率のパルス繰返し数を発生させる代替の入力を示す。上記実施例では、パルスは演算増幅器などで印加した適当な形の直流バイアスとパルス波を結合して適用することにより発生した。典型的な現代のＦＥＴ、バイポーラトランジスタその他の高出力用途のデバイスを試験するのに必要な大作動電圧と電流では、現在の技術を用いて、ケーブルを介して１ナノ秒または数百ナノ秒のオーダーを下回るパルス長を発生させ、発信（transmit）または送信（deliver）することは実行できそうにない。上記実施例は浮遊容量を使用してバイポーラトランジスタ用の小さくかつ有効なパルス長を得る方法を提供するが、そのような効果をＦＥＴｓに利用することができなかった。
【００７４】
この実施例では、基礎となるバイアスが第１直流源（Ｓ１）により印加され、「可変の」パルスバイアスは第２直流源（Ｓ２）により印加される。非常に高速なスイッチ（２３）が前記第２直流源でのスイッチングに用いられる。本実施例では、１ナノ秒をかなり下回るスイッチング時間を可能にする、機械式の水銀湿リード継電器スイッチが用いられる。当該スイッチにより、この種の立上がり時間で、実際にパルスを電子的に発生させずに、高出力で有効な方形波パルス（または少なくともその前進波）を発生させることができる。数ナノ秒、さらに場合によっては１ナノ秒またはそれより短いサンプリング時間後に（ひいてはデバイスから見込まれる有効なパルス長の後に）、有効な測定値（reading）を得ることができるようになる。上記の実施例と同様に、本実施例は、本発明によって機能上問題なのは、方形波のリーディングエッジの形状と、サンプリング時間から発生した有効なパルス長だけであるとのポイントを利用する。
【００７５】
本実施例では、第２スイッチ（２４）が第１直流源を遮断する（isolates）。有効な方形波をＳ１またはＳ２のいずれかの重畳によって、または異なる振幅のＳ１とＳ２直流信号間を迅速に選択してスイッチングすることによって、発生させることができるのは明らかである。図１４はこの後者の機能のための代替的なスイッチ（２８）を示す。有効かつ高速なパルスの立上がりを悪くするケーブルの浮遊容量を排除するすべての場合において、ＤＵＴ（被試験デバイス）までの距離はできるだけ短くしておく。そして、本実施例のスイッチングには、ＤＵＴに直接接続するのに用いるリモートヘッド（２６）に適当な制御エレクトロニクスとサンプリング手段（図示せず）が備えられる。
【００７６】
また、例えばいずれかの接続ケーブルの容量に基づく並列容量と、いずれかの接続ケーブルの容量に基づく直列インダクタに起因する不要波の影響（spurious results）を最小限に抑えるために、リモートヘッドを通して測定することも有益である。使用用途によっては、本発明による機器は、そのような測定手段を含むＤＵＴに直接接続するのに用いるリモートヘッドを備えるのが望ましい。用途によっては、この測定用のリモートヘッドに、信号発生手段、または、少なくとも上記のようなスイッチなどのパルス発生手段を追加して備えてもよい。
【００７７】
図１５は、４端子測定の最低限の原理を示しながら、そのような場合のリモートヘッドの意義（value）と、高速パルス測定ではそれがどうなるのかを示す。
【００７８】
直流または非常に低速な周波数（図１５ａ）での主な問題は、ケーブル、コネクタ、コンタクトの寄生抵抗（箱３３で表示）が被試験デバイス（３１）全体の電圧降下を増大させる電圧降下をもたらし、デバイス電圧をケーブル終端のジェネレータ（即ち、機器）で測定した場合、誤差が生じることである。解決手段は、電圧をデバイスで直ちに測定することである。そのために、４つの端子をＤＵＴ自体のできるだけ近くに含有する：４つのうち２つは電流をデバイスに流し、残りの２つはそれによってできたデバイス全体のポテンシャルを測定する（Ｖ１、Ｖ２）。これは従来の４端子法の基本である。
【００７９】
同じ４端子プローブ法を高速パルス測定に試みると、複雑さが増す。ケーブルラン（箱３４で概略的に図示）の寄生容量とインダクタンスが問題となる。特に、ＤＵＴ（３１）を流れる電流と共に、ケーブル容量に流れ込む電流に関する問題がある。そのような電流は、電流計Ａ（図１５ｂ）によって所望のデバイスの電流と共に測定されるので、誤差電流の要素となる。
【００８０】
図１５ｃに示すこの問題の解決手段は、４端子プローブ法が電圧検知箇所に設置されたケーブルのＤＵＴ側に電流計を動かすことである。得られた構成（configuration）が意味するものは、完全な遠隔検出ヘッド（３５）である（そして余談ながら、特に図１３と図１４のスイッチング装置がある場合、パルス自体の発生手段を前記ヘッドにも組み込んでもよい）。初期世代の機器に代わるより簡単な手段が、機器自体の電流と電圧の両方を検出し続け、また、どのようなケーブルとＤＵＴを実装する構成がパルス長に関する関数として認められるかについてのルールを作り上げる。
【図面の簡単な説明】
【００８１】
【図１】典型的なバイポーラデバイスのためのＩ−Ｖ特性を示す図である。
【図２】ＦＥＴを抵抗で終端させる原理を示す図である。
【図３】ＦＥＴのゲートでテスト信号を印加する、本発明の実施例の配列を示す図である。
【図４】不要なノイズ振幅に関係する範囲の、図３に有効な等価回路を示す図である。
【図５】好ましいパルス発生器を示す図である。
【図６】好ましいパルス発生器を示す図である。
【図７】バイポーラトランジスタに本発明を適用するのに特に適した回路の例を示す図である。
【図８】バイポーラトランジスタに本発明を適用するのに特に適した回路の例を示す図である。
【図９】浮遊並列容量に関する問題を示す図である。
【図１０】１ナノ秒のオーダーの短いパルス長を発生させるのに特に適する本発明の実施例を示す図である。
【図１１】１ナノ秒のオーダーの短いパルス長を発生させるのに特に適する本発明の実施例を示す図である。
【図１２】１ナノ秒のオーダーの短いパルス長を発生させるのに特に適する本発明の実施例を示す図である。
【図１３】高速スイッチングを用いて、高速かつ有効なパルスを発生させる別の配列を示す図である。
【図１４】高速スイッチングを用いて、高速かつ有効なパルスを発生させる別の配列を示す図である。
【図１５】少なくともデータ測定手段のために、そして好ましくは入力信号を発生させるためにもリモートヘッドを使用する意義（value）を示す図である。
【符号の説明】
【００８２】
Ｓ１  第１直流源            Ｓ２  第２直流源
２３，２４，２８  スイッチ
２６  リモートヘッド        ３１  被試験デバイス
３３  箱                    ３５  遠隔検出ヘッド
【図１】
2006502403.tif 000005
【図２】
2006502403.tif 000006
【図３】
2006502403.tif 000007
【図４】
2006502403.tif 000008
【図５】
2006502403.tif 000009
【図６】
2006502403.tif 000010
【図７】
2006502403.tif 000011
【図８】
2006502403.tif 000012
【図９】
2006502403.tif 000013
【図１０】
2006502403.tif 000014
【図１１】
2006502403.tif 000015
【図１２】
2006502403.tif 000016
【図１３】
2006502403.tif 000017
【図１４】
2006502403.tif 000018
【図１５】
2006502403.tif 000019
【国際調査報告】
2006502403.tif 000020
2006502403.tif 000021
2006502403.tif 000022