(57)【要約】光記憶媒体（たとえば光記憶ディスク）に情報を書き込むための光記録装置（１）であって、レーザーダイオード（３０）と、フリップフロップ装置（２５）を包含するレーザー駆動回路（２０）と、ライト・ストラテジ・ジェネレータおよびレーザー電流駆動ユニット（２６）と、タイミング制御回路（５０）とを含む、光記録装置（１）を開示する。フリップフロップは、デジタルデータ信号とデジタルクロック信号とを受信する。タイミング制御回路（５０）は、データ信号エッジをパッシブクロック信号エッジと実質的に整列させるように、デジタルデータ信号またはデジタルクロック信号を遅延させる。
2006518904.tif 000002
【特許請求の範囲】
【請求項１】
光記録装置のためのタイミング制御回路であって、
第１の回路入力部、第１の回路出力部、および該第１の回路入力部と該第１の回路出力部との間の第１の信号伝送経路と、
第２の回路入力部、第２の回路出力部、および該第２の回路入力部と該第２の回路出力部との間の第２の信号伝送経路と、
前記第１の信号伝送経路および前記第２の信号伝送経路の少なくとも一方に組み込まれ、該経路に沿って伝送される信号を特定の遅延時間だけ遅延させるように設計された、制御可能な遅延手段と、
前記第１の回路出力部に接続された第１の入力部と、前記第２の回路出力部に接続された第２の入力部と、前記制御可能な遅延手段のための制御信号を与える制御出力部とを有する位相比較器とを含み、
前記位相比較器が、該位相比較器の前記第１の入力部および前記第２の入力部に現れる信号が実質的に整列させられるような、前記制御信号を発生させるように設計されていることを特徴とするタイミング制御回路。
【請求項２】
前記位相比較器が、該位相比較器の前記第１の入力部および前記第２の入力部で受信された入力信号をフィルタリングするための、低域通過フィルター機能を含んでいることを特徴とする請求項１記載のタイミング制御回路。
【請求項３】
前記制御可能な遅延手段が、回路入力部に接続された入力部と、対応の回路出力部に接続された出力部と、前記位相比較器の前記制御出力部に接続された制御入力部とを有することを特徴とする請求項１記載のタイミング制御回路。
【請求項４】
前記第１の信号伝送経路および前記第２の信号伝送経路の他方に、第２の遅延装置をさらに含むことを特徴とする請求項１記載のタイミング制御回路。
【請求項５】
前記第２の遅延装置が、固定の遅延時間を生じさせる固定遅延装置であることを特徴とする請求項４記載のタイミング制御回路。
【請求項６】
前記位相比較器と組み合わされた不揮発性メモリをさらに含み、
該メモリ内に、前記制御信号の大きさを表わす値を記憶するように設計されていることを特徴とする請求項１記載のタイミング制御回路。
【請求項７】
現在の前記制御信号の大きさを、定期的に記憶するように設計されていることを特徴とする請求項６記載のタイミング制御回路。
【請求項８】
電源遮断の直前に、現在の前記制御信号の大きさを記憶するように設計されていることを特徴とする請求項６記載のタイミング制御回路。
【請求項９】
電源投入時に前記メモリから読出しを行い、記憶されている前記値を、前記制御信号の設定の決定に用いるように設計されていることを特徴とする請求項６記載のタイミング制御回路。
【請求項１０】
前記制御可能な遅延手段が、第１の回路入力部に接続された入力部と、第１の回路出力部に接続された出力部と、前記位相比較器の前記制御出力部に接続された制御入力部とを有し、該制御可能な遅延手段が、第１の入力信号を受信し、該入力信号に対して第１の遅延時間だけ遅延させられた第１の遅延デジタル出力信号を与えるように設計されており、
当該回路が、第２の回路入力部に接続された入力部と、第２の回路出力部に接続された出力部とを有する第２の遅延装置をさらに含み、該第２の遅延装置が、第２の入力信号を受信し、該入力信号に対して第２の遅延時間だけ遅延させられた第２の遅延デジタル出力信号を与えるように設計されており、
前記位相比較器が、前記第１の遅延デジタル出力信号のエッジのタイミングが前記第２の遅延デジタル出力信号のエッジのタイミングに実質的に対応するように、前記第１の遅延時間が設定されるような、前記制御信号を発生させるように設計されていることを特徴とする請求項１記載のタイミング制御回路。
【請求項１１】
光記録装置内のレーザー電流駆動部のために、タイミング変更されたデータ信号を発生させる方法であって、
データ信号入力部と、クロック信号入力部と、前記タイミング変更されたデータ信号を出力する駆動出力部とを有する、フリップフロップを提供する工程と、
データ信号エッジを有するデジタルデータ信号を提供する工程と、
前記デジタルデータ信号を、前記フリップフロップの前記データ信号入力部に印加する工程と、
アクティブクロック信号エッジとパッシブクロック信号エッジとを有する、デジタルクロック信号を提供する工程と、
前記デジタルクロック信号を、前記フリップフロップの前記クロック信号入力部に印加する工程とを含み、
前記データ信号エッジを前記パッシブクロック信号エッジと実質的に整列させる工程をさらに含むことを特徴とする方法。
【請求項１２】
前記データ信号エッジのタイミングと、前記パッシブクロック信号エッジのタイミングとを比較する工程と、
前記データ信号エッジと前記パッシブクロック信号エッジとの間の時間差を低減させるように、前記信号の少なくとも１つを遅延させる工程とをさらに含むことを特徴とする請求項１１記載の方法。
【請求項１３】
光ディスク書込装置のための光学書込系であって、
レーザーダイオードと、
デジタルデータ信号とデジタルクロック信号とを受信する、フリップフロップ装置を含むレーザー駆動回路と、
データ信号エッジをパッシブクロック信号エッジと実質的に整列させるように、前記デジタルデータ信号または前記デジタルクロック信号を遅延させるようにされたタイミング制御回路とを含むことを特徴とする光学書込系。  
【請求項１４】
前記タイミング制御回路が、請求項１から１０のいずれか１項に従って設計されていることを特徴とする請求項１３記載の光学書込系。
【請求項１５】
光ディスク書込装置のための光学書込系であって、
データ信号を受信する入力部と、符号化されたデータ信号を与えるデータ出力部と、クロック信号を与えるクロック出力部とを有するエンコーダ装置と、
前記エンコーダ装置の前記データ出力部に接続されたデータ入力部と、前記エンコーダ装置の前記クロック出力部に接続されたクロック入力部と、レーザーダイオードに接続された駆動出力部とを有するレーザー駆動回路とを含み、
前記レーザー駆動回路が、
該レーザー駆動回路の前記データ入力部に接続されたデータ入力部と、該レーザー駆動回路の前記クロック入力部に接続されたクロック信号入力部と、タイミング変更されたデータ信号を出力する出力部とを有するフリップフロップ装置と、
前記フリップフロップ装置の前記出力部に接続された入力部と、該レーザー駆動回路の前記駆動出力部に接続された出力部とを有するレーザー駆動回路とを含み、
当該光学書込系が、請求項１１または１２記載の方法を実行するように設計されていることを特徴とする光学書込系。
【請求項１６】
前記エンコーダ装置と前記駆動回路との間に配された、請求項１から１０のいずれか１項に従うタイミング制御回路を含むことを特徴とする請求項１５記載の光学書込系。
【請求項１７】
前記タイミング制御回路が、前記フリップフロップ装置の直前に配されていることを特徴とする請求項１６記載の光学書込系。
【請求項１８】
前記フリップフロップ装置の前記出力部と、前記レーザー駆動回路の前記入力部との間に配された、ライト・ストラテジ・ジェネレータをさらに含むことを特徴とする請求項１５記載の光学書込系。
【請求項１９】
請求項１３から１８のいずれか１項に従う光学書込系を含む、光記憶媒体に情報を書き込む光記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは光記憶媒体に、より詳細には光記憶ディスク（ただし必ずしもこれに限られるものではない）に、情報を書き込む光記録装置に関するものである。本発明は特に、光記録装置のためのタイミング制御回路に関するものである。以下、光記憶ディスクの場合について本発明を説明することとし、上記の装置を指して「光ディスクドライブ」とも呼ぶこととする。
【背景技術】
【０００２】
よく知られているように、光記憶ディスクは、情報をデータパターンの形式で記憶することができる記憶スペースの、少なくとも１つのトラックを備えており、このトラックは、一続きの螺旋の形態または多数の同心円の形態を有する。光ディスクは、製造時において情報が記録され、ユーザーによってはその情報の読出しのみが可能であるような、読出専用タイプであってもよい。光記憶ディスクはまた、ユーザーによる情報の記憶が可能な、書込可能タイプであってもよい。書込可能な光記憶ディスクの記憶スペースに情報を書き込むため、光ディスクドライブは、一方では、光ディスクを受けて回転させるための回転手段を含み、他方では、典型的にはレーザービームである光ビームを発生させ、そのレーザービームで記憶トラックを走査するための光学手段を含む。光ディスクの技術は一般的なものであり、情報を光ディスクに記憶する方法はよく知られているので、ここでこの技術をごく詳細に説明する必要はない。本発明の理解のためには、ディスク材料の特性が変化した位置のパターンであって、符号化された情報に対応するパターンを生じさせるように、レーザービームが変調されることを述べておけば十分である。
【０００３】
より具体的には、レーザー駆動信号は、それぞれＨＩＧＨおよびＬＯＷ（または「０」および「１」）と示される２つの値のうちの１つをとることができる、デジタル信号である。レーザー駆動信号がＬＯＷであるときには、レーザー出力パワーは、ディスク材料上にいわゆる「ランド」を生じさせるようなパワーとなる。レーザー駆動信号がＨＩＧＨであるときには、レーザー出力パワーは、いわゆる「ピット」を生じさせるようなパワーとなる。エンコーダ信号のレーザービーム制御信号への変換は、一般にライト・ストラテジ（ｗｒｉｔｅ−ｓｔｒａｔｅｇｙ；書込方式）という用語で呼ばれ、一般にはライト・ストラテジ・ジェネレータ（ＷＳＧ）によって実行される。
【０００４】
上記の光学走査手段は、レーザーダイオードとレーザーダイオード駆動部とを備えた、光ピックアップユニットを含んでいる。レーザーダイオード駆動部は、ＷＳＧと、レーザーダイオード駆動信号を決定するレーザー電流駆動部とに加えて、フリップフロップ装置を含んでいる。以下でより詳細に説明するように、フリップフロップ装置は、それぞれデータ信号とクロック信号とを受け取るための、２つの入力部を有している。簡単に言えば、クロック信号は、フリップフロップ出力信号の変化のタイミングを決定するデジタル信号であり、データ信号は、クロック信号が決定する各瞬時においてフリップフロップ出力信号がとる値を決定する信号である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
フリップフロップ装置を高い信頼性で所望の状態（すなわちＨＩＧＨ／ＬＯＷ）に設定するためには、かかるフリップフロップ装置は、アクティブクロック信号エッジ周辺のある程度の時間窓に亘って、入力信号が安定であることを必要とする（セットアップ、ホールド条件）。これらの条件が満たされないと、データエラーが起こりかねない。
【０００６】
この点において、いくつかの個別のフリップフロップ装置は、他のフリップフロップ装置よりも厳密なセットアップ、ホールド条件を有するかもしれない。実際、これらの条件は、バッチごとに異なるかもしれず、装置ごとにすら異なるかもしれない。一方、クロック信号およびデータ信号はエンコーダ装置によって供給されるものであり、クロック信号とデータ信号との間の位相関係は、エンコーダ装置が異なれば異なるかもしれず、また、１つのエンコーダ装置においてさえ、たとえば温度や供給電力の変動に起因して、時間と共に変化するかもしれない。上記の問題は、書込速度（データレート）が増大するにつれて、ますます深刻となる。
【０００７】
したがって、本発明の１つの重要な目的は、上記のフリップフロップにより決定される時間窓に亘って、クロック信号およびデータ信号の安定性を増大させることにより、データエラーの発生の可能性を減らすことである。
【課題を解決するための手段】
【０００８】
本発明の１つの重要な側面によれば、上記の目的は、クロック信号のエッジとデータ信号のエッジとの間に、自動的な整列（アラインメント）を与えることにより達成される。このことは、たとえばプロセスの拡散、温度の変動、および供給電力の変動に起因する、位相の変動を排除または少なくとも低減させる。
【０００９】
ここで、米国特許第５，４７５，６６４号には、ディスクから情報を読み出す方法であって、ＰＬＬ回路によって読出信号が処理されてデータ信号とクロック信号とが再発生させられ、ＰＬＬクロック信号のエッジとデータ信号の遷移点との間の時間差を低減させるようにビーム焦点が適合化される方法が記載されていることを注記しておく。これに対して、本発明は、データ信号およびクロック信号のタイミングおよび周波数が、それぞれエンコーダ装置によって固定されている、書込側経路に関するものである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の上記およびその他の側面、特徴、および利点を、図面を参照しながらの本発明の説明によって、さらに説明する。図面中において、同一の参照番号は、同一または類似の部分を示している。
【００１１】
図１は、光ディスク書込装置１の光学書込系２を概略的に示した図である。光学書込系２は、データ源（簡単のため図示せず）からデータ信号ＳＤを受け取る入力部１１を有する、エンコーダ装置１０を含んでいる。エンコーダ装置１０は、典型的にはよく知られた８−１４変調符号化（ｅｉｇｈｔ−ｔｏ−ｆｏｕｒｔｅｅｎ  ｍｏｄｕｌａｔｉｏｎ  ｃｏｄｉｎｇ；ＥＦＭ）である符号化処理を行い、データ出力部１２においてＥＦＭデータ信号ＳＥＦＭｄａｔａを与え、クロック出力部１３においてＥＦＭクロック信号ＳＣＬＫを与える。８−１４変調符号化自体は周知であるので、ここでこの符号化方式を詳細に説明する必要はない。
【００１２】
光学書込系２はさらに、レーザーダイオード３０と、そのレーザーダイオード３０を駆動するための駆動回路２０とを含んでいる。駆動回路２０は、データ信号ＳＥＦＭｄａｔａを受け取るためにエンコーダ装置１０のデータ出力部１２に接続されたデータ入力部２２と、クロック信号ＳＣＬＫを受け取るためにエンコーダ装置１０のクロック出力部１３に接続されたクロック入力部２３とを有している。駆動回路２０はさらに、レーザーダイオード３０に接続され、レーザーダイオード駆動信号ＳＬを与える、駆動出力部２４を有している。
【００１３】
図１に示されているように、駆動回路２０は、レーザー電流駆動ユニット２６を含んでおり、このレーザー電流駆動ユニット２６は、入力部２７と、駆動回路２０の駆動出力部２４に接続された出力部２８とを有している。レーザー電流駆動ユニット２６は、この例では、図示されていないライト・ストラテジ・ジェネレータを含んでいる。
【００１４】
図１に示されているように、駆動回路２０はさらに、Ｄ型フリップフロップ駆動装置２５を含んでいる。このＤ型フリップフロップ駆動装置２５は、駆動回路２０のデータ入力部２２に接続されたデータ入力部Ｄと、駆動回路２０のクロック入力部２３に接続されたクロック入力部ＣＬＫと、レーザー電流駆動ユニット２６の入力部２７に接続された出力部Ｑとを有している。
【００１５】
図２は、駆動回路２０の動作を概略的に示した図である。符号化されたデータ信号ＳＥＦＭｄａｔａは、それぞれＨＩＧＨおよびＬＯＷ（または「１」および「０」）と示される、２つの値を取り得るデジタル信号である。これら２つの値の間の遷移個所は、信号エッジと表される。同様に、クロック信号ＳＣＬＫも、それぞれＨＩＧＨおよびＬＯＷ（または「１」および「０」）と示される、２つの値を取り得るデジタル信号であり、これら２つの値の間の遷移個所も、信号エッジと表される。いずれの場合においても、「０」から「１」への遷移個所は立上りエッジと表され、一方、「１」から「０」への遷移個所は立下りエッジと表される。
【００１６】
Ｄ型フリップフロップ装置２５は、クロック入力部ＣＬＫにおいてクロック信号ＳＣＬＫの立下りエッジが受信されるたびに、出力部Ｑにおける自己の出力信号の値を、データ入力部Ｄにおけるデータ信号ＳＥＦＭｄａｔａの瞬時値に等しくさせる。この出力信号は、クロック信号ＳＣＬＫの次の立下りエッジの到達まで維持される。したがって、図２の時刻ｔ１において、フリップフロップ出力信号ＳＱはＨＩＧＨになる。時刻ｔ２およびｔ３においては、フリップフロップデータ入力部Ｄにおけるデータ信号ＳＥＦＭｄａｔａが依然としてＨＩＧＨであるので、フリップフロップ出力信号ＳＱはＨＩＧＨのままとなる。しかしながら、時刻ｔ４においては、フリップフロップデータ入力部Ｄにおけるデータ信号ＳＥＦＭｄａｔａがＬＯＷであるので、フリップフロップ出力信号ＳＱはＬＯＷになる。フリップフロップ出力信号ＳＱは、データ信号ＳＥＦＭｄａｔａと類似であるがタイミングが異なるデータ信号を、確立するものであると捉えることができる。そのため、フリップフロップ出力信号ＳＱは、タイミング変更されたデータ信号とも表される。
【００１７】
図２に示された状況では、フリップフロップ装置２５がクロック信号の立下りエッジに応答するようにされているので、クロック信号の立下りエッジは、アクティブエッジと表される。一方、クロック信号の立上りエッジは、パッシブエッジと表される。
【００１８】
図２に示された状況では、データ信号ＳＥＦＭｄａｔａのエッジは、クロック信号ＳＣＬＫのパッシブエッジと整列させられている。データ信号ＳＥＦＭｄａｔａとクロック信号ＳＣＬＫとの間のタイミングパラメータτＤＣは、データ信号ＳＥＦＭｄａｔａのエッジとクロック信号ＳＣＬＫのパッシブエッジとの間の時間差として定義される。このタイミングパラメータτＤＣは、図２に示された状況ではゼロに等しい。
【００１９】
図３Ａは、データ信号ＳＥＦＭｄａｔａのエッジが、クロック信号ＳＣＬＫのパッシブエッジよりもいくらか遅れて来る状況を図示した図である。この場合には、タイミングパラメータτＤＣは、正の値として定義される。
【００２０】
図３Ｂは、データ信号ＳＥＦＭｄａｔａのエッジが、クロック信号ＳＣＬＫのパッシブエッジよりもいくらか早く来る状況を図示した図である。この場合には、タイミングパラメータτＤＣは、負の値として定義される。
【００２１】
ここで、タイミングパラメータτＤＣの絶対値が、常にクロック信号の周期の半分よりも小さいことは明らかであろう。
【００２２】
フリップフロップ２５のセットアップ、ホールド条件に関して言えば、図２の状況（タイミングパラメータτＤＣ＝０）が理想的である。これは、この場合、データ信号エッジの発生と、それに最も近いアクティブクロック信号エッジの発生との間の時間差が、最大となるためである。
【００２３】
タイミングパラメータτＤＣは、装置ごとに異なるかもしれず、さらに１つの装置に対しても、タイミングパラメータτＤＣは時間と共に変化するかもしれない。このことは、エンコーダ装置１０の出力部１２ならびに１３における内部遅延４１ならびに４２、および駆動回路２０の入力部２２ならびに２３における内部遅延４３ならびに４４により表される。内部遅延４１および４２は、エンコーダ装置１０の内部で生じる時間差を表す。一方、内部遅延４３および４４は、エンコーダ装置１０とフリップフロップ２５との間の信号伝送により生じる時間差を表す。
【００２４】
フリップフロップ２５のＤ入力部およびＣＬＫ入力部で測定されるタイミングパラメータτＤＣは、可能な限り小さくすることが望ましく、好ましくはゼロに等しくすることが望ましい。
【００２５】
この目的のため、本発明は、タイミング制御回路５０を設ける。このタイミング制御回路５０は、エンコーダ装置１０と駆動回路２０との間に接続されるユニットとして実装されてもよいが、好ましくは、図４に示すように、フリップフロップ２５のＤ入力部およびＣＬＫ入力部の直前に配される。
【００２６】
ここで、このタイミング制御回路５０は、本発明の１つの実施形態であり、他のアプリケーションにも使用可能である点に留意されたい。
【００２７】
タイミング制御回路５０は、２つの信号Ｓ１およびＳ２を受け取るための２つの入力部５１および５２と、２つの信号Ｓ３およびＳ４を出力するための２つの出力部５８および５９とを有している。図４に図示された実用的なアプリケーションでは、第１の入力部５１は、第１の入力信号Ｓ１としてデータ信号ＳＥＦＭｄａｔａを受け取り、第２の入力部５２は、第２の入力信号Ｓ２としてクロック信号ＳＣＬＫを受け取る。一方、第１の出力部５８および第２の出力部５９は、それぞれ、フリップフロップ２５のデータ入力部Ｄおよびクロック入力部ＣＬＫに接続されている。
【００２８】
第１の入力部５１から第１の出力部５８への第１の信号経路は、参照番号５３で示されており、第２の入力部５２から第２の出力部５９への第２の信号経路は、参照番号５４で示されている。これらの信号経路５３および５４の少なくとも一方に、制御可能な遅延が組み込まれる。図示されている実施形態では、第１の信号経路５３内に制御可能な遅延装置６０が組み込まれている。この制御可能な遅延装置６０は、第１の入力部５１に接続された信号入力部６１と、第１の出力部５８に接続された遅延信号出力部６２と、制御入力部６３とを有している。
【００２９】
制御可能な遅延装置６０は、その遅延信号出力部６２において、信号入力部６１で受信された第１の入力信号Ｓ１に等しいが、予め決められた第１の遅延時間τ１に亘って遅延させられた、第１の遅延信号Ｓ３を与えるように設計されている。この第１の遅延時間τ１の持続時間は、制御入力部６３において受信される制御信号によって決定される。制御可能な遅延装置自体は知られており、本発明を実施する際には既知の制御可能な遅延装置を用いることができるが、本発明は制御可能な遅延装置自体に関するものではないので、ここで制御可能な遅延装置の設計および動作についてこれ以上詳細に説明する必要はない。
【００３０】
タイミング制御回路５０はさらに、位相比較器７０を含んでいる。この位相比較器７０は、第１の出力部５８に接続された第１の入力部７１と、第２の出力部５９に接続された第２の入力部７２と、制御可能な遅延装置６０の制御入力部６３に接続された制御出力部７３とを有している。
【００３１】
位相比較器７０は、その２つの入力部７１および７２で受信された２つの信号の位相を比較して、両入力信号のエッジ間の時間差が低減させられるような（好ましくはゼロとなるような）、制御可能な遅延装置６０のための制御信号ＳＣを発生させるよう設計されている。
【００３２】
位相比較器自体は知られており、本発明を実施する際には既知の位相比較器を用いることができるが、本発明は位相比較器自体に関するものではないので、ここで位相比較器の設計および動作についてこれ以上詳細に説明する必要はない。
【００３３】
好ましくは、位相比較器７０は、その２つの入力部７１および７２で受信された入力信号をフィルタリングするための、低域通過フィルター機能を含んでいる。
【００３４】
第１の信号Ｓ１（すなわちデータ信号ＳＥＦＭｄａｔａ）が、第２の信号Ｓ２（すなわちクロック信号ＳＣＬＫ）よりもいくらか先行している場合には、位相比較器７０が、第１の信号Ｓ１に比較的小さな遅延を加えるための制御信号ＳＣを発生させるので、２つの信号の整列は、タイミング制御回路５０によって容易に実現することができる。しかしながら、第１の信号Ｓ１が第２の信号Ｓ２よりもいくらか遅れている場合には、第１の信号Ｓ１に小さな遅延を加えることは、単に両入力信号のエッジ間の時間差を増大させてしまうので、クロックの周期からもとのタイミング差を差し引いたオーダーの、大きな遅延が必要となる。そのため、図４にも図示されている好ましい実施形態では、タイミング制御回路５０はさらに、２つの伝送経路の他方に第２の遅延装置を含んでおり、具体的には第２の信号伝送経路５４内に第２の遅延装置８０を含んでいる。第２の遅延装置８０は、第２の入力部５２に接続された信号入力部８１と、第２の出力部５９に接続された遅延信号出力部８２とを有している。
【００３５】
これにより、データ信号に対してクロック信号を遅延させることが、実効的に可能となる。
【００３６】
第２の遅延装置８０は、第１の遅延装置６０のように制御可能な遅延装置であってもよいが、それは必須ではない。第２の遅延装置８０は、その信号入力部８１で受信された第２の入力信号Ｓ２に等しいが、固定された持続時間の予め決められた第２の遅延時間τ２に亘って遅延させられた第２の遅延信号Ｓ４を、その遅延信号出力部８２において与えるように設計された固定遅延装置８０であれば十分である。
【００３７】
第１の信号Ｓ１が既に第２の信号Ｓ２と整列させられている場合には、位相比較器７０は、第１の遅延時間τ１が第２の遅延時間τ２と等しくなるような制御信号ＳＣを発生させ、それにより出力信号Ｓ３およびＳ４も整列させられた信号となる。第１の信号Ｓ１が第２の信号Ｓ２よりもいくらか先行している場合には、位相比較器７０は、第１の遅延時間τ１が第２の遅延時間τ２よりも大きくなるような（より具体的にはτ１＝τ２＋τ）、制御信号ＳＣを発生させる。
【００３８】
第１の信号Ｓ１が第２の信号Ｓ２よりもいくらか遅れている場合には、位相比較器７０は、第１の遅延時間τ１が第２の遅延時間τ２よりも小さくなるような（より具体的にはτ１＝τ２−τ）、制御信号ＳＣを発生させる。
【００３９】
好ましくは、位相比較器７０は、不揮発性メモリ９０と組み合わされている。タイミング制御回路５０は、このメモリ９０内に、制御信号ＳＣの大きさ（電圧）を表す値を記憶する。タイミング制御回路５０は、現在の制御信号の大きさを定期的に記憶するように設計されてもよいし、電源遮断の直前にこの制御信号の大きさを記憶するように設計されてもよい。いずれの場合においても、タイミング制御回路５０は、電源投入時にメモリ９０から読出しを行い、記憶されている値を制御信号ＳＣ（の初期値）の決定に用いるように設計される。
【００４０】
１つの可能な実施形態においては、アナログ−デジタル変換器（ＡＤＣ；簡単のため図示せず）を用いて、現在の制御信号の大きさを表すデジタル値が、メモリ９０内に記憶されてもよい。その場合、メモリ９０の読出しのため、デジタル−アナログ変換器（ＤＡＣ；簡単のため図示せず）を用いて、制御信号が回復されてもよい。
【００４１】
こうして、本発明は、光記憶媒体（たとえば光記憶ディスク）に情報を書き込むための光記録装置であって、レーザーダイオード３０と、フリップフロップ装置２５を包含するレーザー駆動回路２０と、タイミング制御回路５０とを含む光記録装置を、提供することに成功している。フリップフロップは、デジタルデータ信号とデジタルクロック信号とを受信する。
【００４２】
タイミング制御回路５０は、データ信号エッジをパッシブクロック信号エッジと実質的に整列させるように、デジタルデータ信号またはデジタルクロック信号を遅延させる。
【００４３】
本発明が、上記に説明した例示的な実施形態に限られるものではなく、特許請求の範囲により規定される本発明の保護範囲内において多くのバリエーションや変更例が可能であることは、当業者には明らかであろう。
【００４４】
たとえば、駆動回路２０の出力信号は、ＥＦＭデータ信号に対して反転させられてもよい。
【００４５】
また、フリップフロップ装置２５は、クロック信号の立上りエッジに応答するものであってもよい。その場合、ゼロの位相差は、データ信号エッジとクロック信号の立下りエッジとの整列に対応する。
【００４６】
さらに、制御可能な遅延装置がクロック信号伝送ライン５４内に組み込まれてもよく、その一方、データ信号伝送ライン５３が、固定遅延装置を含むか、遅延装置を全く含まないものとされてもよい。
【００４７】
さらに、クロック信号ＳＣＬＫの立上りエッジが、フリップフロップ２５のクロック信号入力部ＣＬＫに現れるクロック信号Ｓ４の立下りエッジとなり、かつその逆も成立するようになすため、光学書込系２は、エンコーダ装置１０のクロック信号出力部１３とタイミング制御回路５０の第２の入力部５２との間に配された、反転器を含むこともあり得る。かかる反転器は、好ましくは、１つの入力端子においてクロック信号ＳＣＬＫを受信し、第２の入力端子において選択信号を受信する、制御可能な反転器（たとえばＥＸＯＲゲートとして実装される）とされる。かかる反転器は、当業者には自明なものである。そのような制御可能な反転器を用いれば、データ信号のエッジがエンコーダ装置の出力クロック信号ＳＣＬＫの立下りエッジに近いか立上りエッジに近いかに応じて、エンコーダ装置の出力クロック信号ＳＣＬＫの立下りエッジまたは立上りエッジのいずれかを、アクティブエッジとして選択することが可能となる。その場合、第２の遅延装置８０の固定遅延τ２に適した値は、クロック周期の１／４であり、制御可能な遅延装置６０の必要な遅延時間τ１は、ゼロからクロック周期の１／２までの範囲内で選択することができる。
【００４８】
さらに、本発明は、書換可能な記録材料のための光記録装置のみならず、１回のみ書込可能な記録材料のための光記録装置にも適用可能である点に留意されたい。加えて、本発明は、回転ディスク形状の記録材料に限定されるものではない点にも留意されたい。
【図面の簡単な説明】
【００４９】
【図１】光学書込系の概略ブロック図
【図２】データ信号と、クロック信号と、タイミング変更されたデータ信号との間の、整列させられたタイミング関係を図示したグラフ
【図３Ａ】起こり得る整列ずれを図示した、図２に類似のグラフ
【図３Ｂ】起こり得る整列ずれを図示した、図２に類似のグラフ
【図４】本発明に従うタイミング制御回路を図示した概略ブロック図
【図１】
2006518904.tif 000003
【図２】
2006518904.tif 000004
2006518904.tif 000005
【図４】
2006518904.tif 000006
【国際調査報告】
2006518904.tif 000007
2006518904.tif 000008
2006518904.tif 000009