(57)【要約】各々が通過信号の一定量の位相遅れを挿入する制御された移相ビット（３ａ〜３ｋ）の直列接続を備えるデジタル移相器であって、相変化は、位相セル３ｋを切換えてセル３の各々のスイッチング・エレメント（１１，２１，２２，３１，３２）のためのそのステアリング端子４ｋへ印加される制御信号に応答して発生し、スイッチング・エレメント（１１，２１，２２，３１，３２）として正または負のピンチオフ電圧を有する離散ｐ−ＨＥＭＴ（擬似格子整合型高電子移動度トランジスタ）を適用することを特徴とする。
2006524933.tif 000002
【特許請求の範囲】
【請求項１】
各々が通過信号の一定量の位相遅れを挿入する制御された移相ビット（３ａ〜３ｋ）の直列接続を備えるデジタル移相器であって、相変化は、位相セル３ｋを切換えるとともにセル３の各々のスイッチング・エレメント（１１，２１，２２，３１，３２）のためのそのステアリング端子４ｋへ印加される制御信号に応答して発生し、スイッチング・エレメント（１１，２１，２２，３１，３２）として正または負のピンチオフ電圧を有する離散ｐ−ＨＥＭＴ（擬似格子整合型高電子移動度トランジスタ）を適用することを特徴とするデジタル移相器。
【請求項２】
移相ビット（３ａ〜３ｋ）のうちの少なくとも１つは装荷回線型であって、相変化のための１つのスイッチング素子（１１）及びインピーダンス整合（７、８）及び装荷（９）ネットワークより成り、上記スイッチング素子（１１）は共通接地（１２）に接続される２つのソース、装荷ネットワーク（９）へ接続されるドレイン（１１ｄ）、及びデカップリングネットワーク（１０）を介して制御端子（４ｋ）へ接続されるゲート（１１ｃ）を有する接地されたスイッチとして作動することを特徴とする請求項１記載のデジタル移相器。
【請求項３】
上記インピーダンス整合ネットワーク（７，８）は、４分の１波長変成器、単一のスタブΓ−ネットワークとして実装されるとともに、スイッチ（１１）及び装荷ネットワーク（９）からの無効装荷を補償するリアクタンスを有する伝送回線の装荷を介して実装されることを特徴とする請求項１または２記載のデジタル移相器。
【請求項４】
上記装荷ネットワーク（９）は、一定の特性インピーダンス及び上記スイッチ（１１）へ向かう滑らかな遷移のためのテーパ状回線を有する長さ約λ／４及び／またはλ／８の伝送回線セクションとして実装されることを特徴とする請求項１または２記載のデジタル移相器。
【請求項５】
上記デカップリングネットワーク（１０）は、伝送回線及び／または抵抗器の２つのセクションを備えることを特徴とする請求項１記載のデジタル移相器。
【請求項６】
上記装荷ネットワーク（９）は、４分の１波長変成器９ａ、λ／８変換マイクロストリップ回線９ｂ及びテーパ状回線９ｃの直列接続であることを特徴とする請求項２記載のデジタル移相器。
【請求項７】
上記デカップリングネットワーク（１０）は、高インピーダンスλ／４伝送回線１０ａと低インピーダンスλ／４オープン・スタブ１０ｂとの直列接続を備えることを特徴とする請求項６記載のデジタル移相器。
【請求項８】
上記整合ネットワーク（７，８）は、λ／４変成器として実装されることを特徴とする請求項７記載のデジタル移相器。
【請求項９】
上記整合ネットワーク（７，８）は、単一のオープンスタブΓ−ネットワーク（７ａ，７ｂ）及び（８ａ，８ｂ）として実装されることを特徴とする請求項７記載のデジタル移相器。
【請求項１０】
上記整合は、容量性リアクタンス１３を有する伝送回線の初期装荷を介して実装されることを特徴とする請求項７記載のデジタル移相器。
【請求項１１】
スイッチ（２１，２２）のゲートに接続される装荷ネットワーク（１７、１８）及びデカップリングネットワーク（１９，２０）の対を備え、両デカップリングネットワーク（１９，２０）間には制御端子（４ｋ）が介在することを特徴とする請求項１記載のデジタル移相器。
【請求項１２】
装荷ネットワーク（１７，１８）は、装荷ネットワーク（９）と同じ構成を有するが、４分の１波長変成器は０゜、４５゜または９０゜で曲げられることを特徴とする請求項１１記載のデジタル移相器。
【請求項１３】
デカップリングネットワーク（１９、２０）はデカップリングネットワーク１０と同じであるが、半径方向のオープン・スタブ（１９ｂ）を使用し、高インピーダンスλ／４伝送回線（１９ａ）は曲げられることを特徴とする請求項１１記載のデジタル移相器。
【請求項１４】
移相ビット（３）のうちの少なくとも１つは反射型であって反射性負荷を制御するための２つのスイッチング素子（３１，３２）を備え、これらはハイブリッド回路（２６）を介して伝送回線（２４）へ接続され、スイッチング素子（３１，３２）のソースはインピーダンス整合ネットワーク（２７，２８）を介してハイブリッド回路（２６）へ接続され、それらのゲートはデカップリングネットワーク（２９，３０）により制御端子（４ｋ）へ接続されることを特徴とする請求項１１記載のデジタル移相器。
【請求項１５】
上記ハイブリッド回路（２６）は、分岐回線カプラ、結合回線指向性カプラ、ランゲ・カプラ、９０゜補償を有するハイブリッド・リング・カプラまたはこれらの離散エレメント相当物として実装されることを特徴とする請求項１４記載のデジタル移相器。
【請求項１６】
単一セクションの分岐回線カプラ（２６）と、インピーダンスＺ０を有するマイクロストリップ回線（２７ｇ）、テーパ状の回線（２７ｅ）、インピーダンスＺ１を有するマイクロストリップ回線（２７ｄ）、テーパ状の回線（２７ｃ）、インピーダンスＺ２を有するマイクロストリップ回線（２７ｂ）及びテーパ状の回線（２７ａ）の直列接続より成る２つの等しい反射性端末（２７，２８）とを備えることを特徴とする請求項１４記載のデジタル移相器。
【請求項１７】
二重セクションの分岐回線カプラ（２６）と、インピーダンスＺ０を有するマイクロストリップ回線（２７ｇ）、テーパ状の回線（２７ｅ）、インピーダンスＺ１を有するマイクロストリップ回線（２７ｄ）、テーパ状の回線（２７ｃ）、インピーダンスＺ２を有するマイクロストリップ回線（２７ｂ）及びテーパ状の回線（２７ａ）の直列接続より成る２つの等しい反射性端末（２７，２８）とを備えることを特徴とする請求項１４記載のデジタル移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号位相の変更が必要とされる種々の分野の通信に使用されることが可能なマイクロ波デジタル制御式移相器に関する。本デジタル移相器は、ビーム・ステアリング及び偏光傾斜補償のための位相調整アレイアンテナに適する。また本発明は、位相変調器（ＢＰＳＫまたはＱＰＳＫ）としても使用されることが可能である。
【背景技術】
【０００２】
現在のデジタル移相器は、スイッチング素子として、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）またはｐ−ＨＥＭＴ（擬似格子整合型高電子移動度トランジスタ）技術に実装されるｐ−ｉ−ｎダイオード及びＦＥＴ（電界効果トランジスタ）を使用する。ｐ−ｉ−ｎダイオードで構築される離散移相器は、その優れたマイクロ波特性にも関わらず、高電力消費、複雑な駆動回路及び比較的長い切換時間のような幾つかの欠点を有する。ＦＥＴの応用は、これらの不完全さを克服するものである。米国特許第００３５４５２３９号には、ＦＥＴを基礎とする固体移相器が記載されている。これは５ビット・デバイスであり、下記の移相セル、即ち装荷回線、ハイブリッド結合反射型、高−低域通過型及びシフマン型を使用する。使用されるＧａＡｓ ＦＥＴは３端子デバイスである。移相器のマイクロ波モノリシック集積回路（ＭＭＩＣ）としての実装は、信頼性、周波数帯、動作周波数を改良するその開発における前進であり、より小型な寸法を有するデバイスを生み出す。
【０００３】
モノリシック移相器の周知の欠点は、大規模な初期財政投資を要すること、製造後の調整ができないこと、及びＧａＡｓ基板に起因して離散相当物より挿入損失が大きいことである。上述の欠点は、位相調整アレイアンテナのエンジニアリング・モデル、偏光制御デバイス、位相変調器及び他のさほど多くの移相器を必要としないデバイスのようなユニットにおける応用に離散移相器を使用する場合には、何らかの優位点をもたらす。ＦＥＴを使用する離散移相器は、米国特許第００５１２８６３９号に記述されている。これは、結合回線ハイブリッド回路及び３端子ＦＥＴで構築されるハイブリッド結合反射型移相セルのみを使用する３ビット・デバイスである。移相器は、１．６ＧＨｚで８％の帯域幅及び±１０゜の絶対位相エラーで動作する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の一般的な目的は、製造及び調整がより容易で性能に信頼性のある低コストのデジタル移相器を提供することにある。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、各々が通過信号の所定量の位相遅れを挿入する制御された移相ビットの直列接続を備え、相変化は、位相セルを切換えるとともにそのステアリング端子へ印加される制御信号に応答して発生する移相器装置を提供する。上記デジタル移相器の典型的な機能は、正または負のピンチオフ電圧を有する離散ｐ−ＨＥＭＴ（擬似格子整合型高電子移動度トランジスタ）を適用することである。
【０００６】
ある好適な実施形態では、スイッチング・セルのうちの少なくとも１つは装荷回線型であって、相変化、装荷ネットワーク及びインピーダンス整合ネットワークのための１つのスイッチング素子を備え、上記スイッチング・エレメントは、共通グランドへ接続される２つのソース、装荷インピーダンス・ネットワークへ接続されるドレイン及びデカップリング回路を介して制御端子へ接続されるゲートを有する接地されたスイッチとして作動する。
【０００７】
この実施形態において、インピーダンス整合ネットワークは、４分の１波長変成器、単一のオープンスタブΓ−ネットワークとして実装されるとともに、スイッチ及び装荷ネットワークからの無効装荷を補償するリアクタンスを有する伝送回線の装荷を介して実装されることに適する。
【０００８】
装荷インピーダンスは、一定の特性インピーダンス及びスイッチへ向かう滑らかな遷移のためのテーパ状回線を有する長さ約λ／４及び／またはλ／８の伝送回線セクションとして実装されることが適切である。
【０００９】
この実施形態の他のバージョンでは、デカップリング回路は伝送回線及び／または抵抗器の２つのセクションを備える。
【００１０】
この実施形態の他のバージョンでは、装荷インピーダンスは４分の１波長変成器、λ／８伝送回線及びテーパ状回線の直列接続より成る。
【００１１】
デカップリングネットワークは、高インピーダンスλ／４伝送回線と低インピーダンスλ／４オープン・ステムとの縦続接続を基礎とすることが適切である。
【００１２】
また、整合ネットワークは、λ／４変成器、単一のオープンスタブΓ−ネットワークとして、または容量性リアクタンスを有する伝送回線の装荷を介して実装されることが適切である。
【００１３】
他の好適な実施形態では、デジタル移相器は、ｐ−ＨＥＭＴのゲートに接続されるインピーダンス整合ネットワーク及びデカップリングネットワークである２つのスイッチング素子を備え、２つのデカップリングネットワーク間には制御端子が存在する。
【００１４】
この実施形態では、装荷インピーダンスは装荷インピーダンスと同じ構成を有することが適切であるが、４分の１波長変成器は０゜、４５゜及び９０゜で曲げられる。
【００１５】
また、デカップリングネットワークは、デカップリングネットワークと同じであるが、半径方向のオープン・スタブを使用し、高インピーダンスλ／４伝送回線も曲げられることが適切である。
【００１６】
デジタル移相器の他の実施形態では、移相ビットのうちの少なくとも１つはハイブリッド結合反射型であって、値または反射性負荷を変える２つのスイッチング素子より成り、これらはハイブリッドにより伝送回線へ接続され、スイッチングｐ−ＨＥＭＴのドレインは反射性負荷を介してハイブリッドへ接続され、それらのゲートはデカップリングネットワークを介して制御端子へ接続される。ｐ−ＨＥＭＴのソース端子は、接地される。
【００１７】
このバージョンでは、ハイブリッドは、分岐回線カプラ、結合回線指向性カプラ、ランゲ・カプラ、９０゜補償を有するハイブリッド・リング・カプラまたはこれらの離散エレメント相当物として実装されることが適切である。
【００１８】
他の好適な実施形態では、移相器は単一セクションの分岐回線カプラを備え、２つの反射性負荷は等しくかつ特性インピーダンスＺ０を有する伝送回線セクション、テーパ状の伝送回線セクション、特性インピーダンスＺ１を有する伝送回線セクション、テーパ状の伝送回線セクション、特性インピーダンスＺ２を有する伝送回線セクション及びテーパ状の伝送回線セクションの直列接続より成る。
【００１９】
他の好適な実施形態では、デジタル移相器は二重セクションの分岐回線カプラを備え、２つの反射性負荷は等しくかつ特性インピーダンスＺ０を有する伝送回線セクション、テーパ状の伝送回線セクション、特性インピーダンスＺ１を有する伝送回線セクション、テーパ状の伝送回線セクション、特性インピーダンスＺ２を有する伝送回線セクション及びテーパ状の伝送回線セクションの直列接続より成る。
【００２０】
本技術革新によるデジタル移相器の利点は、その構造が製造及び調整を容易にし、これにより最終的に低コスト及び高性能のデバイスが提供されることにある。
【発明を実施するための最良の形態】
【００２１】
図１は本発明の技術革新を組み込んだ装置のブロック図である。図１に示す装置は、その各々が通過信号の全体移相遅れに貢献する移相ビット３ａ〜３ｍの直列接続を備える。移相ビットの数はデバイスの用途に依存し、１〜７の範囲の値を有する。追加の位相遅れの発生は、各セル３の制御端子４ｋに印加される信号に応答して所定数の位相遅れセル３ｋを切換えることにより達成される。
【００２２】
移相ビット３の各々は、図２ａ−ｄ、３ａ，ｂ及び４ａ−ｃに示す回路によって実装される。これらの回路は全てスイッチング素子として擬似格子整合型高電子移動度トランジスタ（ｐ−ＨＥＭＴ）（１１，２１，２２，３１，３２）を使用し、これが本技術革新の核を成す。このタイプの離散トランジスタは、大量生産されて様々な供給メーカーにより提供されている。これらの主たる用途は、低雑音のマイクロ波増幅器及びミキサ分野に存在する。離散ｐ−ＨＥＭＴの大部分は２つのソースを有する４端子デバイスであり、ドレインとソースとの間の電圧がゼロである接地スイッチとしての用途に適する。離散ｐ−ＨＥＭＴの接地スイッチとしての用途は、通常はメーカーにより提供される設計パラメータが存在しないため、あまり一般的ではない。可能性のあるｐ−ＨＥＭＴパラメータの正確な測定はそれらの応用を可能にし、整合ネットワークの設計を容易にする。
【００２３】
図２ａは装荷回線移相ビットの電気回路図である。図２ａに示す回路は新規であって回線移相ビットが装荷され、挿入位相遅れの変更には唯一のスイッチング素子１１が使用される。動作原理は次のようなものである。伝送回線５は離散ｐ−ＨＥＭＴ１１及び装荷インピーダンス・ネットワーク９により生成されるスイッチング・リアクタンスで装荷され、その結果、伝送係数の位相が変更される。この摂動に起因して、セルの入出力インピーダンスはそれらの最適値から偏向してこれらをシフトバックさせ、インピーダンス整合ネットワーク７及び８が追加され、これにより要求される帯域幅における動作が保証される。整合ネットワーク７及び８の実装には、例えば４分の１波長変成器、単一のオープンスタブΓ−ネットワーク及びｐ−ＨＥＭＴスイッチ１１及び装荷インピーダンス９からの無効装荷を補償するリアクタンスを有する伝送回線の装荷を介することのような、異なるタイプの整合を使用することができる。
【００２４】
装荷ネットワーク９は必要とされる装荷インピーダンスを供給し、かつ離散ｐ−ＨＥＭＴのパッケージに関連づけられる無給電（parasitic）素子を補償しかつ変換もする。装荷インピーダンス９は、一定の特性インピーダンス及びｐ−ＨＥＭＴスイッチへ向かう滑らかな遷移のためのテーパ状回線を有する長さ約λ／４及び／またはλ／８の伝送回線セクションとして実装されることが適切である。回路の制御端子とマイクロ波部分との間の良好なデカップリングを維持するために、デカップリングネットワーク１０が追加される。これは、伝送回線及び／または抵抗器の２つのセクションを含むことが可能である。
【００２５】
説明した整合を有する移相ビットのある好適な実施形態を、図２ｂ、２ｃ及び２ｄに示す。これらの構成は全てマイクロストリップ実装におけるものであり、装荷インピーダンス・ネットワーク９として４分の１波長変成器９ａ、λ／８変換マイクロストリップ回線９ｂ及びテーパ状回線９ｃの直列接続を使用する。デカップリングネットワーク１０は同じものであって、高インピーダンスλ／４伝送回線１０ａとオープン低インピーダンスλ／４スタブ１０ｂとの直列接続から構築される。図２ｂ及び２ｃに示す移相セルは、λ／４変成器７及び８のように実装される同じインピーダンス整合ネットワーク７及び８及び単一のオープン・スタブΓ−ネットワーク７ａ、７ｂ及び８ａ、８ｂを使用する。図２ｄは、容量性リアクタンス１３を有する伝送回線の初期装荷を介する整合を有する移相ビットの好適な実施形態を示す。
【００２６】
ここに説明された実施形態では、離散ｐ−ＨＥＭＴは、回路の共通接地１２に接続された２つのソース端子１１ａ及び１１ｂ、インピーダンス装荷ネットワーク９に接続されるドレイン１１ｄ、及びデカップリングネットワーク１０を介して制御端子４ｋに接続されるゲート１１ｃを有する接地されたスイッチとして作動する。ここに説明された実施形態は、２５％の相対帯域幅を有する２゜〜２０゜の範囲内の小さい位相遅れの実装に適する。
【００２７】
図３ａは周期的装荷回線の移相ビットの電気回路図、図３ｂは周期的装荷回線の移相ビットの物理的配置を示す図である。図４ａは反射型ハイブリッド結合の移相ビットの電気回路図、図４ｂはマイクロストリップ技術に実装される単一セクションの分岐回線カプラを使用する反射型ハイブリッド結合の移相ビットの物理的配置図、図４ｃはマイクロストリップ技術に実装される二重セクションの分岐回線カプラを使用する反射型ハイブリッド結合の移相ビットの物理的配置図である。
【００２８】
図３ａ，３ｂ及び図４ａ〜図４ｃに示す回路は離散ｐ−ＨＥＭＴの利用を除いて周知のものであり、詳細な説明は省略する。図３ａ，３ｂは周期的装荷回線移相ビットを示し、これは、離散ｐ−ＨＥＭＴ対を使用してノードａ及びｂにおけるセルの入力及び出力で装荷インピーダンスを切換する。装荷インピーダンスの切換は、伝送係数の位相変更に繋がる。インピーダンス装荷ネットワーク１７、１８及びデカップリングネットワーク１９、２０の機能は、インピーダンス装荷ネットワーク９及びデカップリングネットワーク１０と同じである。このような移相セルの物理的配置を図３ｂに示す。これはマイクロストリップ実装であり、装荷ネットワーク１７及び１８は装荷ネットワーク９と同じ構成を有するが、４分の１波長変成器は４５゜で曲げられる点に違いがある。デカップリングネットワーク１９及び２０はデカップリングネットワーク１０と同様であるが、半径方向のオープン・スタブ１９ｂの利用及びλ／４変成器１９ａも同じく曲げられる点が相違する。
【００２９】
図４ａは反射型ハイブリッド結合移相ビットを示し、これは離散ｐ−ＨＥＭＴを使用して、ハイブリッド回路２６を介して伝送回線２４へ接続される反射性負荷を制御する。反射端子の変更は前進波及び後進波間の位相関係を変え、従って、伝送係数の位相を変える。装荷ネットワーク２７、２８及びデカップリングネットワーク２９、３０の機能は、インピーダンス装荷ネットワーク９及びデカップリングネットワーク１０と同じである。ハイブリッド回路は、分岐回線カプラ、結合回線指向性カプラ、ランゲ・カプラ、９０゜補償を有するハイブリッド・リング・カプラまたはこれらの離散エレメント相当物として実装されることが可能である。
【００３０】
単一セクション分岐回線カプラ２６を使用するこの移相ビットのマイクロストリップ実装を、図４ｂに示す。反射端子２７及び２８は共に等しくかつインピーダンスＺ０を有するマイクロストリップ回線２７ｇ、テーパ状の回線２７ｅ、インピーダンスＺ１を有するマイクロストリップ回線２７ｄ、テーパ状の回線２７ｃ、インピーダンスＺ２を有するマイクロストリップ回線２７ｂ及びテーパ状の回線２７ａの直列接続より成る。適用されるデカップリングネットワークは、デカップリングネットワーク１９及び２０に類似する。二重セクション分岐回線カプラ２６を使用する類似の実施形態を、図４ｃに示す。
【００３１】
移相器装置の完全な実施形態を、図５ａに示す。これは、４つの移相セル３４ａ〜ｄを備え、位相段階２２．５゜で０゜〜３３７．５゜の範囲の位相変化を維持する能力のある４ビット移相器である。本装置は、１２．５ＧＨｚにおいて８％の相対帯域幅及び±５゜の位相エラーで動作する。周期的装荷回線移相ビット３４ａ及び３４ｃは２２．５゜及び４５゜の位相遅れをもたらし、図３ａ，３ｂはその詳細を示す。移相ビット３４ｂ及び３４ｄは、単一セクション分岐回線カプラを使用する反射型のハイブリッド結合セルである。図４ｂはこれらの詳細を示し、これらは９０゜及び１８０゜の位相遅れをもたらす。
【００３２】
図５ｂは５ビット移相器装置を示し、これは、位相段階１１．２５゜で０゜〜３４８．７５゜の範囲の位相変化を保証することができる。本装置は、１１．７ＧＨｚにおいて１７％の相対帯域幅及び±５゜の位相エラーで動作する。移相ビット３５ｂは、図２ａ〜２ｄに詳細を示した装荷回線型である。このセルは、１１．２５゜の位相遅れをもたらす。周期的装荷回線移相ビット３５ｄは、２２．５゜の位相遅れをもたらす。位相セル３５ａ、３５ｃ及び３５ｅは二重セクション分岐回線カプラを使用する反射型のハイブリッド結合セルであり、図４ｃにその詳細を示す。これらは、９０゜、１８０゜及び４５゜の位相遅れをもたらす。必要とされる位相段階を有する所望の位相範囲を達成するためには、離散ｐ−ＨＥＭＴを使用する説明した移相ビットのどのような組合わせも可能である。
【００３３】
（その他の利用例）
１８０゜の位相遅れを有する１つの移相ビットで構築される移相器装置は、二相位相シフトキーイング（ＢＰＳＫ）信号を生み出すために使用されることが可能であり、この場合、図４ｂ及び４ｃに示す反射型ハイブリッド結合移相ビットの用途に適する。入力信号の９０゜位相外れ分割を有する１８０゜移相ビット及び出力の同相和の使用は、四相位相シフトキーイング（ＱＰＳＫ）信号を生み出す。提示した実施形態を使用するＱＰＳＫ信号実装の別の方法は、９０゜及び１８０゜の位相遅れを有するセルで２ビット移相器を構築することである。
【図面の簡単な説明】
【００３４】
【図１】本発明の技術革新を組み込んだ装置のブロック図である。
【図２ａ】装荷回線移相ビットの電気回路図である。
【図２ｂ】装荷回線の移相ビットの物理的配置図である。
【図２ｃ】装荷回線の移相ビットの物理的配置図である。
【図２ｄ】装荷回線の移相ビットの物理的配置図である。
【図３ａ】周期的装荷回線の移相ビットの電気回路図である。
【図３ｂ】周期的装荷回線の移相ビットの物理的配置図である。
【図４ａ】反射型ハイブリッド結合の移相ビットの電気回路図である。
【図４ｂ】マイクロストリップ技術に実装される単一セクションの分岐回線カプラを使用する反射型ハイブリッド結合の移相ビットの物理的配置図である。
【図４ｃ】マイクロストリップ技術に実装される二重セクションの分岐回線カプラを使用する反射型ハイブリッド結合の移相ビットの物理的配置図である。
【図５ａ】マイクロストリップ技術に実装される４ビット移相器の物理的配置図である。
【図５ｂ】マイクロストリップ技術に実装される５ビット移相器の物理的配置図である。
【符号の説明】
【００３５】
５，２４  伝送回線、    ７，８  整合ネットワーク、    ９，１７，１８，２７，２８  装荷ネットワーク、    １０，１９，２０，２９，３０  デカップリングネットワーク、    １１，２１，２２，３１，３２  スイッチング素子、    ２６  ハイブリッド回路
【図１】
2006524933.tif 000003
【図２】
2006524933.tif 000004
【図３】
2006524933.tif 000005
【図４】
2006524933.tif 000006
【図５】
2006524933.tif 000007
【国際調査報告】
2006524933.tif 000008
2006524933.tif 000009
2006524933.tif 000010