(57)【要約】AMLCDのような、アクティブマトリクス表示装置において、それぞれ、選択及びデータ信号が印加される行線と列線（１４、１５）の組を経由してアドレス指定される画素（P）の配列を有し、それぞれの画素は、それぞれ付随したスイッチ、例えばTFT、（T1−T4）を有し列線（１５）に連結された共通スイッチ（T1）を通してデータ信号で領域アドレス指定される複数のサブピクセル（P1−P4）を、備える。共通スイッチを通じたサブピクセルのアドレス指定は、列線の実効容量を減少させる。スイッチ（T1−T4）の適切な制御により、画素は、例えば、完全なグレイスケール性能のビデオ表示のための、データ信号でサブピクセル（P1−P4）の同時のアドレス指定を制御するように共通スイッチ（T1）が動作される第１のモードと、例えば、限られたグレイスケールや色性能の動作の低電力待ち受け状態に必要な、異なったデータ信号を個々のサブピクセルに印加するのを可能にするために、スイッチ（T1−T4）は連続して制御する第２のモードと、において駆動されることができる。
2006500617.tif 000002
【特許請求の範囲】
【請求項１】
画素の配列を備え、１組の行線を通して画素の行が選択され、１組の列線を通してデータ信号が選択された前記画素に印加され、
各々の前記画素は、複数のサブピクセルを備え、
前記サブピクセルは、前記サブピクセルへのデータ信号の印加を制御する各々のスイッチングトランジスタが各々付随し、
前記画素の複数のサブピクセルは、前記画素に付随する列線と連結されており、共通スイッチングトランジスタを経由して、前記サブピクセルにデータ信号が通して印加され、
この装置は、画素の前記複数のサブピクセルが同時にデータ信号でアドレス指定される第１のモードと、画素の前記サブピクセルが個々に各々のデータ信号でアドレス指定される第２のモードで動作することを特徴とするアクティブマトリクス表示装置。
【請求項２】
列線にデータ信号を印加し、行線にスイッチング信号を印加するための駆動手段を有し、
前記駆動手段は、前記第１のモードにおいて、付随する列線のデータ信号を同時に各々のサブピクセルに印加するために、画素の前記サブピクセルに付随するスイッチングトランジスタを切換える動作ができ、
前記駆動手段は、前記第２のモードにおいて、前記付随する列線のデータ信号が各々のサブピクセルに印加されるように、画素の前記サブピクセルに付随するスイッチングトランジスタを選択的に次々と切換える動作ができることを特徴とする請求項１に記載のアクティブマトリクス表示装置。
【請求項３】
画素の前記サブピクセルは、前記付随する列アドレス指定線に直列に接続された第１のサブピクセルに付随する前記スイッチングトランジスタの入力端子に直列接続され、上段のサブピクセルに付随するスイッチングトランジスタの出力端子に直列に接続された各々の他のサブピクセルに付随する前記スイッチングトランジスタの入力端子に    直列に接続されていることを特徴とする請求項１又は２に記載のアクティブマトリクス表示装置。
【請求項４】
画素の前記サブピクセルは、前記付随する列アドレス指定線に接続された一方のサブピクセルに付随するスイッチングトランジスタの入力端子と、前記一方のサブピクセルに付随するスイッチングトランジスタの出力端子に接続された他のサブピクセル付随するスイッチングトランジスタの入力端子と、に並列に接続されていることを特徴とする請求項１又は２に記載のアクティブマトリクス表示装置。
【請求項５】
画素の前記サブピクセルに付随する前記スイッチングトランジスタの制御電極は、個々に異なった行線に接続されていることを特徴とする請求項１ないし４の何れか１項に記載のアクティブマトリクス表示装置。
【請求項６】
各々の画素は、第１および第２のサブピクセルを備え、画素の第１および第２のサブピクセルに付随するスイッチングトランジスタの制御電極は、第１および第２の行線に個々に接続され、
各々のピクセルにおいて、前記第１のサブピクセルに接続されたスイッチングトランジスタの出力は、列線に接続されるとともに、前記第１のサブピクセルに付随するスイッチングトランジスタの出力は、第２のサブピクセルに付随するスイッチングトランジスタの出力に接続されており、
一方の画素に接続された前記第１の行線は、付随する列線に接続された他方の画素の第２のサブピクセルに付随するスイッチングトランジスタの制御電極にも接続され、
前記一方の画素に接続された前記第２の行線は、前記付随する列アドレス指定線に接続されたさらなる画素の第１のサブピクセルに付随するスイッチングトランジスタの制御電極にも接続されることを特徴とする請求項１ないし４の何れか１項に記載のアクティブマトリクス表示装置。
【請求項７】
前記サブピクセルは、これらのサブピクセルに付随したスイッチングトランジスタの出力に接続された液晶画像素子を備えることを特徴とする請求項１ないし６の何れかに記載のアクティブマトリクス表示装置。
【請求項８】
画素の少なくとも２つのサブピクセルが異なった領域にあることを特徴とする請求項７に記載のアクティブマトリクス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アドレス導体（線）の組を経由してアドレスが指定される画素配列を備えたアクティブマトリクス電気―光学表示装置に関し、特に、アクティブマトリクス液晶表示装置（active matrix liquid crystal display devices(AMLCDs）に関する。本発明は、さらにとりわけ、アクティブマトリクス表示装置回路配置および画素配列における２つ以上のサブピクセルのグループをアドレス指定する動作方法に関係する。  
【背景技術】
【０００２】
従来、AMLCDsは、行と列のアドレス線の組に接続され、それによってアドレス指定される画素アレイを備えている。１つの行の画素は、通常同じ行アドレス線に接続されているが、その行の各画素は、それぞれの異なる列アドレス線に接続されている。そのような装置の例、この動作の方法や製造方法は、参照が促され、その内容がここに組み込まれUSA５１３０８２９に記述されている。
【０００３】
そのような表示装置は、例えば、ラップトップ型のパソコン、ＰＤＡ、携帯電話、そして、他の携帯式の電子機器を含む、各種の製品において広く使用されている。フルカラー表示装置は、現在、携帯電話のような比較的小型の製品に、より普通になりつつある。また、携帯性のため、これらの製品は、それらの電力をバッテリに依存する傾向にある。
【０００４】
携帯電話アプリケーションや同等の製品へ使用が意図された表示装置は、バッテリ電力を節約するために非常に低い電力消費を有することが望ましい。しかしながら、良いグレイスケール性能もまた有しなければならないことを意味する、携帯装置へのビデオ機能を組み込むことに対する関心が高まっている。これらの要求を同時に満たすことは困難であり、それゆえ、２つの異なったモード、比較的高い電力で、フルグレイスケールのモードと低いグレイスケール性能を有する低電力モードにおいて動作されることができる表示装置が提案されている。
【０００５】
表示装置の電力消費を減少させるための１つの技術は、表示装置の赤、緑、そして青の画素が２つの状態、画素の光透過率、または光反射率が高い明状態と、画素の光透過率、または光反射率が低い暗状態と、のうちの１つに駆動される、８色モードにおいて表示装置を駆動することである。この表示装置を動作させる方法は、グレイスケール（grey scale）のための駆動電圧を生成することが要求されるデジタル/アナログコンバータのような、回路構成は、不活性の低電力状態になることができるので、低減された電力消費を提供する。
【０００６】
この低電力動作モードは、表示装置の画素をサブピクセルに分割することによって、増加したグレイスケール性能と色性能を提供するように拡張することができる。これらのサブピクセルは異なった領域に与えられることができ、例えば、画素は、１つ目は領域Ａを有し、２つ目は領域２Ａを有する２つのサブピクセルで構成される。独立してそれらのサブピクセルを暗状態又は明状態に駆動することにより、表示は、８色動作と比較して電力消費の穏やかな増加のみで、６４色と４つのグレイレベルを生成する動作が可能である。
【０００７】
領域比率グレースケールサブピクセルアプローチを使用するAMLCDsの例は、その内容が参考資料としてここに組み込まれているＵＳ6,335,778やＵＳ2002/0047822A1に開示されている。  
それぞれのピクセルを多くのサブピクセルに分割することは、それらの追加のサブピクセルがどのようにしてアドレス指定されるべきかについて、議論を引き起こす。図１は、ＵＳ2002/0047822A1に開示されたアプローチの種類と同様の、追加のサブピクセルをアドレス指定する１つのアプローチを描いており、画素Ｐのそれぞれのサブピクセル、Ｐ１からＰ４は、従来のピクセルと同様の方法でアドレスが指定される。各ＴＦＴ（薄膜トランジスタ）は、それぞれのサブピクセルと、配列の列ｍを関連する共通の隣接した列アドレス線１５と、の間に接続されている。
【０００８】
追加の行アドレス線１４は、列線に印加される駆動電圧で、それぞれのサブピクセルが、別個にアドレス指定されるように、Row nからRow n+3、全体で４つになるように設けられている。必要な行アドレス指定波形の例が、図１aに示される。４つのサブピクセルのためのアドレス期間は、行選択信号が隣接のＴＦＴをオンするように、それぞれの行アドレス線に印加され、そして、同時にデータ電圧信号がサブピクセルを充電するように、列アドレス線に印加されるそれぞれの期間において、４つの区分に分割される。
【０００９】
このアドレス指定技術の不利は、接続された追加のＴＦＴの容量と追加の行線による交差の容量とにより、行線の容量が増加することである。増加した容量は電力消費の増加をもたらす。他の問題、例えば、列駆動回路における大型化した部品の使用の必要性も発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、画素のため改良された回路構成と、２つ以上のサブピクセルのグループのアドレス指定を可能にする動作方法とを提供することにある。更なる目的は、例えば、６４色や完全なグレイスケール性能のビデオモードの限られた色とグレイスケール性能の低電力消費待ち受け状態における表示装置の動作と互換性のある改良された回路構成を提供することにある。
【発明を実施するための最良の形態】
【００１１】
本発明の概要によれば、画素の配列を備え、１組の行線を通して画素の行が選択され、１組の列線を通してデータ信号が選択された画素に印加され、各々の画素は、複数のサブピクセルを備え、サブピクセルは、このサブピクセルへのデータ信号の印加を制御する個々のスイッチングトランジスタが各々付随し、画素の複数のサブピクセルは、この画素に付随する列線と連結され、共通スイッチングトランジスタを経由してこのサブピクセルにデータ信号が通して印加され、この装置が、画素の前記複数のサブピクセルが同時にデータ信号でアドレス指定される第１のモードと、画素の前記サブピクセルが個々に各々のデータ信号でアドレス指定される第２のモードで動作するアクティブマトリクス表示装置が提供される。  
サブピクセルが接続されたこの方法は、列線に接続されている１つのトランジスタを経由してアドレス指定される画素のすべてのサブピクセルにおいて、図１の構成と比較して、列アドレス線の容量が著しく低減されている。
【００１２】
表示装置がビデオモードで動作したとき、共通ＴＦＴは、サブピクセルの同時の充電を制御することができる。低電力動作モードにおいて、サブピクセルに結合された追加のＴＦＴは、サブピクセルに異なったデータが加えられることを許可することができる。
【００１３】
画素のサブピクセルは、直列または並列に接続されると便利である。
【００１４】
第１及び第２のモードにおける、スイッチングトランジスタの制御の容易性、そして、画素の難のない動作の容易性のため、画素のサブピクセルに結合されたスイッチングトランジスタは、好ましくは、おのおの、異なった、行線と接続されている。
【００１５】
本発明は、サブピクセルが液晶表示素子を含むAMLCDsに関して、特に有利であるが、  他の種類の表示素子、例えば、電気泳動表示素子を使用するアクティブマトリクス表示装置にも使用されてもよい。
【００１６】
本発明に関するこれら及び他の有利な特徴は、明確に、これから述べるべき本発明の種々の実施例及び異なった側面において、例示としての添付図面を参照して、説明される。
同じ参照番号と符号は、同じまたは同様の部分を示すために、全図を通じて使用されている。
【００１７】
図２を参照すると、本発明によるＡＭＬＣＤの第１の実施の形態の一部が示されており、それぞれＴＦＴスイッチＴ１−Ｔ４を有している複数の、ここでは４つの、サブピクセルＰ１−Ｐ４を有する典型的な画素Ｐを有する。
【００１８】
画素Ｐを構成する一群のサブピクセルは、直列に接続されている。それぞれのサブピクセルＰ１−Ｐ４は、ＴＦＴスイッチＴ１−Ｔ４の出力端子に接続され、ＴＦＴスイッチＴ２−Ｔ４の入力端子は、先行するサブピクセルに接続されている。第１のサブピクセルＰ１に付随するＴＦＴスイッチＴ１の出力は、配列の列ｍに付随する付随列線１５に接続されている。各々のサブピクセルＰ１−Ｐ４のためのデータ電圧信号は、すべてのサブピクセルＰ１−Ｐ４に共通にする目的のために、この１つの列線とＴＦＴＴ１とを通して印加される。各々のＴＦＴスイッチＴ１−Ｔ４は、ＴＦＴスイッチの制御（ゲート）電極が接続されている個々の異なった行線１４、Row nからRow n+3、を経由して印加される、個別のスイッチング制御（ゲート）信号（a separate switching control(gating)signal）を有している。
【００１９】
図３で描かれた第２の例示的実施例において、画素Ｐの一群のサブピクセルＰ１−Ｐ４は並列に接続されている。再び、各々のサブピクセルＰ１−Ｐ４は、スイッチングＴＦＴＴ１−Ｔ４の出力端子に接続されているが、この場合、第１のサブピクセルＰ１に付随するのを除くすべてのＴＦＴの入力端子は、第１のサブピクセルＰ１に接続されている。既述のように各々のＴＦＴは、TFTの制御（ゲート）電極が接続された個々の異なった行線１４、Row ｎ−Row n+3を、経由して印加される個別の制御信号を有する。再びTFTT1は、このＴＦＴを通してすべてのデータ信号を受信する、すべてのサブピクセルＰ１−Ｐ４と共通である。
【００２０】
両方の例示的実施例において、各々の画素群のサブピクセルの数は、もちろん、可変である。
【００２１】
各々の画素のためにただ１つのＴＦＴ、すなわち、共通ＴＦＴが、列線に直接接続されていることが理解される。したがって、列線の容量は、各々サブピクセルＴＦＴが列線に接続された公知の構成と比較して、相当低減される。
【００２２】
それらの画素回路の配置は、それら画像回路が前に述べた低電力モードとビデオモードとの２つのモードに難なくアドレス指定されることができる、更なる有利さを有している。
【００２３】
低電力動作モードにおいて、異なったビデオ情報は、それぞれのサブピクセルに入力ければならない。これは、データ電圧信号の形式においてこの情報が連続して列線に提供されることと、適切なスイッチングパルスが行線に入力されることと、により、達成される。
【００２４】
図２、３の２つの例示的回路により要求されるスイッチング波形は、異なっており、それぞれの、図４、５に、個々に描かれている。
【００２５】
図２、４の第１の例示的実施例に描かれたケースにおいて、サブピクセルＰ１−Ｐ４は、Ｐ４で始まり、Ｐ１で終わるように、連続して充電される。これは、重複する行アドレス指定、（スイッチング）、適切にＴＦＴ Ｔ１−Ｔ４を制御する図４における波形、を用いることより達成される。各々のＴＦＴ Ｔ１−Ｔ４は、列線にある信号が通り抜けることを許可する、付随する行線Row n−Row n+3の行アドレス指定パルスに一致する期間オンする。図示されたように、行線Rowｎ−Row n+3に印加される行アドレス指定パルスのタイミングは、画素の行のサブピクセルがすべてアドレス指定され、列線に印加されサブピクセルP４を対称としたデータ信号が、すべてのＴＦＴを通じてサブピクセルに（そしてすべてのサブピクセルにわたって）移動される、行アドレス期間の第１部分である。この第１期間の終わりに、ＴＦＴＴ４は、オフし、データ信号はサブピクセルＰ４に格納される。次に続く期間において、ＴＦＴＴ１からＴ３を通してサブピクセルに送信され、Ｒｏｗ n+2に印加される行アドレス指定パルスの終端で格納される、サブピクセルＰ３を対称とするデータ信号が、印加される。残りのサブピクセルは、その指定されたデータ信号でアドレス指定されサブピクセルＰ１が最後となる、次のアドレス間隔において、同様の手法でアドレス指定される。行線Ｒｏｗ nに印加される行アドレス指定パルスの終端で、それ故、各々のサブピクセルは、その関連するデータ信号に応じて充電される。
【００２６】
図３、５の第２の例示的実施例のケースにおいて、第１のサブピクセルを除くすべてのサブピクセルに付随するＴＦＴスイッチＴ２からＴ４は、第１のＴＦＴＴ１が導通状態であるとき、適切に選択される。最終的に、第１のサブピクセルＰ１は、充電され、そして、第１のＴＦＴＴ１はオフされる。Ｒｏｗ nに印加される行アドレス指定パルスは、この期間内でＴＦＴスイッチＴ１をオンに維持するために、ほぼすべての行アドレス指定期間まで続き、最初の期間におけるＴＦＴスイッチＴ４で開始する個々にそれらに付随する行線Ｔ２、Ｔ３、およびＴ４の適切なアドレス指定パルスによって、ＴＦＴスイッチＴ２、Ｔ３、およびＴ４がオンしている各々のサブ期間において、データ信号は、サブピクセルＰ２、Ｐ３、およびＰ４を通過することが許可される。
【００２７】
両実施例のためのビデオモード動作において、同じ駆動、データ、電圧信号は、すべてのサブピクセルＰ１からＰ４に印加される。これは、付随した行線、Ｒｏｗ n+１からRow n+3、をＴＦＴスイッチＴ２からＴ４をオンする電圧に維持することにより達成される。Row nは、そこで、代表的な行選択波形、列線に接続されたＴＦＴスイッチＴ１をオンしすべてのサブピクセルＰ１−Ｐ４を同時に充電するための選択（ゲート）電圧レベルに切換えられ、それから、このＴＦＴ Ｔ１をオフし列線からサブピクセルＰ１−Ｐ４を分離するための非選択電圧レベルに復帰される行電圧、で駆動される。配列におけるすべての画素のＴＦＴスイッチＴ２からＴ４は、この動作モードの継続時間、簡単に持続されることができる。
【００２８】
両実施例に関して、行線に印加される行アドレス指定パルスと、列線に印加されるデータ信号とは、一般的に従来の方法により、周辺の駆動回路により供給される。図６は、図２と３とを参照して既述の種類の画素を用いた本発明による表示装置を概略的に示す。複数のサブピクセルを各々備えた画素Pは、表示画素配列（a display pixel array）３０を構成するために行と列に組織されている。一般的には、そこには、数百の画素の行と列とがあるかもしれない。同じ行の画素Pは、同じ列におけるこの画素Ｐが同じ列線３８を共有するとき、既述の例示のケースにおいて４つの付随した行線を有する画素の各々の行、同じ行線３５を共有する。この画素は、既述のような画素に付随する行線と列線に要求された行アドレス指定パルスとデータ信号を印加するよう準備された行駆動回路と列駆動回路、すなわち行線３５の組に接続された行駆動回路（a row drive circuit）４０と、列線３８の組に接続された列駆動回路(a column drive circuit) ４０とを備えた周辺の駆動回路構成により駆動される。個々のアドレス指定期間において、１つの行における画素は、これらに付随する一部の行線３５に印加される共通の行アドレス指定パルスと、それらの個々の列線３８に印加される適切なデータ信号と、を用いることにより、同時にすべてアドレス指定される。
【００２９】
各々の画素の行は、１つのフレーム期間の個々の行アドレス指定期間において、次々とアドレス指定され、そして、繰り返される連続するフレーム期間において、同様の方法でアドレス指定される。行駆動回路４０と列駆動回路４２との動作は、ビデオ情報から得られたサブピクセルに必要なデータ信号を含むビデオ信号（video signal）ＶＳが印加されるタイミング調整回路（a timing and control drive circuit）４５により制御されるとともに同期される。行駆動回路４０は、典型的な行駆動回路と同じような、しかし、図４または５を参照して既に述べられているように、画素の行がアドレス指定されているときに、行アドレス指定期間において必要な行アドレス指定パルスを行線Row n−Row n+3の一部に印加するように適当に変更された、デジタルシフトレジスタ型回路を備えている。同様に、列駆動回路４２は、大体、典型的な列駆動回路と同じようであるが、画素の既に述べた動作に必要な方法でデータ信号を各々の行線３８に印加するように、適切に変更されている。加えて、行駆動回路と列駆動回路とは、既に述べたように、画素の動作の低電力モードに必要であるとともに画素の動作のビデオモードに必要な、これらの回路の動作の方法を切換えるように、印加されたモード選択制御信号（a mode selection control signal）MSに応じて、タイミング制御装置４５によって選択的に制御可能である。
【００３０】
従来のAMLCDｓの場合のように、アドレス線３５と３８の組、各々の画素のＴＦＴＴ１−Ｔ４、および各々の画素のサブピクセルＰ１−Ｐ４を定義するサブピクセル電極は、配列のすべてのサブピクセルに共通する連続的な電極を搭載する第２の基板と分離した、例えばガラスからなる第１基板にすべて搭載され、この基板間に液晶が配置される。使用において、例えば、低温ポリシリコン薄膜技術(low temperature polysilicon thin film technology)では、行駆動回路４０と列駆動回路４２とは、望ましくは、第１の基板に集積され、画素のアクティブマトリクス回路と同時に制作される。
【００３１】
変更された画素回路と変更された行アドレス指定波形を用いることにより、表示装置をアドレス指定することが要求される行線の数を減らすことは可能である。ここに提案するアドレス指定機構を利用する配列の一部の例は、図７に示されている。この例において、画素、Ｘ＋１とＸ＋２、Ｘ＋３とＸ＋４、Ｘ＋５とＸ＋６等は、各々の画素の領域をサブピクセルに分けられた２つの領域に分割することにより６４色低電力動作モードを提供する、表示装置のサブピクセルの一部を表す。
【００３２】
例えば、サブピクセルＸ＋１とサブピクセルＸ＋２とを備えた画素、について検討すると、このサブピクセルＸ＋１に付随するＴＦＴＴ１は、行線Row nの行アドレス指定パルスにより制御され、ピクセルＸ＋２が付随するＴＦＴＴ２は、次の行線Row n＋１の行アドレス指定パルスにより制御される。ＴＦＴＴ２の入力は、ＴＦＴＴ１の入力がＴＦＴＴ２の出力に接続されているとき、列線Column mに接続されており、それにより、ＴＦＴＴ２とＴＦＴＴ１の両方を経由して、サブピクセルＸ＋１のためのデータ信号が印加されるとき、サブピクセルＸ＋２のためのデータ信号がＴＦＴＴ２を経由して印加される。サブピクセルＸ＋３とＸ＋４を備えた、同じ列の続く画素は、行線Row n+１とRow n+２の行アドレス指定パルスにより個々に制御される、サブピクセルＸ＋３とＸ＋４に付随するＴＦＴＴ３とＴＦＴＴ４とに同じように接続され、そして、ＴＦＴＴ３の入力がTＦＴ Ｔ４の出力に接続され、ＴＦＴＴ４の入力が列線Column mに接続されている。同じ列の残りの画素も、同様の方法で、接続されている。他の列の画素は、画素の隣接する部分が行線を各々共有するとともに、各々の列の画素が個々の異なった行線に接続される、一致する方法で配置される。
【００３３】
低電力モードにおいて、サブピクセルは異なった情報でアドレス指定されなければならず、配列は、図８に示す、行線Ｒｏｗｎ等に印加されるＲｏｗｎと記された波形、行アドレス指定波形を用いて上段から下段に走査される。サブピクセルＸ＋２、Ｘ＋４、Ｘ＋６、Ｘ＋８等をアドレス指定するために、画素の下段の行線は選択レベルが採用されなければならない。サブピクセルＸ＋１、Ｘ＋３、Ｘ＋５、Ｘ＋７等をアドレス指定するために、がその上段の行線と画素の下段の行線との両方は選択電圧レベルが採用されなければならない。
【００３４】
行線の１つに選択電圧レベルを採用することは、選択された行線の上段と下段の画素の行の両方で影響を及ぼすので、次のサブピクセルがアドレス指定されているときに、特定のサブピクセルに印加される情報が劣化しないようにするために、正確なシーケンスでアドレス指定されることは重要である。
【００３５】
図８は、アドレス指定シーケンスの各々の期間における各々のサブピクセルで実行される動作を示す。
【００３６】
１）充電（Charging）、（図８で“画素充電（Charge Pixel）”と記された）、このとき、サブピクセルがスイッチングＴＦＴを経由して列線に接続され、列線の電圧で充電される。
２）充電共有（Charge sharing）、（図８で“充電共有（Share Charge）”と記された）、このとき、サブピクセルの対の間で、ＴＦＴがオンし、そして、サブピクセルの容量の間で、充電共有が実行され、この動作の間、このサブピクセルは列線から分離されている。    
３）維持（Holding）、（図８で“電圧維持（Hold Voltage）”と記された）、このとき、電圧は、サブピクセルの容量に維持されている。
【００３７】
図８に示すように、示されたアドレス指定サイクルの第１のサブ期間（a first sub-period）において、行アドレス指定パルスは、行線Row nとRow n+１に印加され、その結果、ＴＦＴＴ１、Ｔ２、およびＴ３がオンする。同時に、サブピクセルＸ＋１のためのデータ信号電圧は、列線Column mに印加され、それ故、サブピクセルＸ＋１とＸ＋２とは充電される。ＴＦＴＴ３もまた、このサブ期間においてオンするので、充電共有が、サブピクセルＸ＋３とＸ＋４との間で発生する。続くサブ期間において、先立つサブピクセルX（図示せず）を指定するためのデータ信号が印加されたとき、行線Row nの行アドレス指定パルスが、唯一維持される。このサブ期間の間、サブピクセルＸ＋１とＸ＋２の電圧は維持される。次のサブ期間において、Row nの行アドレス指定パルスは、除かれ、そして、Row n＋１とRow n+２に行アドレス指定パルスが印加され、サブピクセルＸ＋３を指定するためのデータ信号が列線に印加される。これは、サブピクセルＸ＋２がこのデータ信号レベルまで充電されたとき、サブピクセルＸ＋１の電圧が維持される結果に帰着する。サブピクセルＸ＋３とＸ＋４の充電は、サブピクセルＸ＋５とＸ＋６との間で充電共有が発生したとき、同時に、実行される。次のサブ期間において、Row n+２の行アドレス指定パルスは、Row n+１の行アドレス指定パルスが維持されているとき、除かれる。このサブ期間において、サブピクセルＸ＋２を指定するためのデータ信号は、列線に印加される。このようにして、サブピクセルＸ＋１の電圧は、サブピクセルＸ＋２がデータ信号レベルに充電され、サブピクセルＸ＋３とＸ＋４の電圧が全く維持されるとき、なお維持される。次のサブ期間において、サブピクセルＸ＋５を指定するためのデータ信号が列線に印加され、Row n＋１のアドレス指定パルスが除かれ、Row ｎ＋２とRow n+3にアドレス指定パルスが印加される。これは、サブピクセルＸ＋１、Ｘ＋２、およびＸ＋３の電圧が維持され、サブピクセルＸ＋４、Ｘ＋５、およびＸ＋６の充電、そして、サブピクセルＸ＋７とＸ＋８との間の充電共有という結果に帰着する。
【００３８】
このような動作は、図８に描写されているように、列のすべてのサブピクセルがそれらを指定したデータ信号により充電されるまで継続する。
【００３９】
図８が一方の列の画素がアドレス指定される方法を示すとき、この画素の他方の列が、同じ方法で、そして同時に、アドレス指定されることが理解される。
【００４０】
サブピクセルがアドレス指定されるシーケンスは、印加されたデータ信号電圧にしたがって、要求された駆動電圧レベルにサブピクセルが充電された後、次のフィールド期間（field period）の直前まで、さらなる充電共有または充電動作を受けないように、選択される。
【００４１】
ビデオ動作モードにおいて、同じビデオ情報は、サブピクセルの一部に印加されなければならない。これは、図９に示されたアドレス指定波形を用いることにより達成される。このモードにおいて、表示装置は、アドレス指定された後、画素電圧が乱れるのを回避するために、下段から上段に、反対方向に走査されなければならない。このようにして、図解されたアドレス指定サイクルの第１のサブ期間において、サブピクセルＸ＋７とＸ＋８のためのデータ信号電圧が列線に印加されるとき、行アドレス指定パルスは、Row ｎ＋３とRow n+４に印加される。結果として、サブピクセルＸ＋６、Ｘ＋７、およびＸ＋８は、この列の他のすべてのサブピクセルの電圧が維持されているとき、このデータ信号のレベルにすべて充電される。次のサブ期間において、サブピクセルＸ＋５とＸ＋６を指定するためのデータ信号が印加され、行アドレス指定パルスはRow n＋３とRow n+２のみに印加され、サブピクセルＸ＋７とＸ＋８の電圧が維持され、そして、サブピクセルＸ＋４、Ｘ＋５、およびＸ＋６が印加されたデータ信号レベルに充電されるという結果に帰着する。この動作の方法は、図９に描かれているように、すべてのサブピクセルが充電されるまで、継続する。
【００４２】
特に、AMLCDｓに関係して記述されるとき、本発明は、LC材料以外の電気光学材料、例えば、電気泳動材料を用いるアクティブマトリクス表示装置に適用されることが認識される。
【００４３】
要約すれば、それゆえ、アクティブマトリクス表示装置は、個々に、選択信号とデータ信号が印加され、行線と列線の組を経由してアドレス指定される画素の配列を有し、各々の画素は、付随するスイッチ、例えば、ＴＦＴ（Ｔ１−Ｔ４）、を有する複数のサブピクセルを備え、列線に接続された共通スイッチ（Ｔ１）を通るデータ信号でアドレス指定され、記述される。共通スイッチを通してアドレス指定することは、列線の有効容量を低減する。
【００４４】
スイッチ（Ｔ１−Ｔ４）の適切な制御により、画素は、例えば、完全なグレイスケール性能のビデオ表示のための、共通スイッチ（Ｔ１）が、データ信号でサブピクセル（Ｐ１−Ｐ４）の同時のアドレス指定を制御するために作動される第１のモードと、例えば、限られたグレイスケール性能と色性能の動作の低電力待機モードに必要な、スイッチ（Ｔ１−Ｔ４）が、連続して、個々のサブピクセルに異なったデータ信号が印加することを許可するために制御される第２のモードで動作することができる。
【００４５】
この提案の開示を読むことによって、多くの他の変更が当業者により明らかとなる。そのような変更は、技術的に既に知られた他の特徴を必要とするかも知れず、そして、ここで既に記述された特徴に代えて、または加えて用いられるかも知れない。
【図面の簡単な説明】
【００４６】
【図１】AMLCDにおける、複数のサブピクセルを有する典型的な画素の可能な回路を概略的に示す図である。
【図１ａ】図１のAMLCDを動作するための例示的な波形を概略的に示す図である。
【図２】本発明によるAMLCDの実施例における、複数のサブピクセルを有する典型的なピクセルの回路構成を概略的に示す図である。
【図３】本発明によるAMLCDの他の実施例における、複数のサブピクセルを有する典型的なピクセルの回路構成を概略的に示す図である。
【図４】図２の装置の駆動に使用される波形を概略的に説明する図である。
【図５】図３の装置の駆動に使用される波形を概略的に説明する図である。
【図６】本発明によるAMLCDを、高度に簡略化された形状で、概略的に示す図である。
【図７】本発明によるAMLCDの更なる実施例における、隣接した行と列の複数の画素を有する、画素の一部の回路構成を概略的に示す図である。
【図８】図７の装置の駆動に使用される波形と、第１及び第２の動作モードに関連したピクセルにおける影響と、を概略的に説明する図である。
【図９】図７の装置の駆動に使用される波形と、第１及び第２の動作モードに関連した画素における影響と、を概略的に説明する図である。
【図１】
2006500617.tif 000003
【図１ａ】
2006500617.tif 000004
【図２】
2006500617.tif 000005
【図３】
2006500617.tif 000006
【図４】
2006500617.tif 000007
【図５】
2006500617.tif 000008
【図６】
2006500617.tif 000009
【図７】
2006500617.tif 000010
【図８】
2006500617.tif 000011
【図９】
2006500617.tif 000012
【国際調査報告】
2006500617.tif 000013
2006500617.tif 000014
2006500617.tif 000015