(57)【要約】複数のコンデンサからなるコンデンサ分割器が、液晶ディスプレイを駆動するために使用される。コンデンサ分割器の使用によって消費電力が減少し、この省電力化は携帯機器にとって望ましいことである。分割器内に静電流がまったく流れることのないいくつかの実施形態において、消費電力は低減される。
2006502454.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣＤの行電極および／または列電極に接続されるコンデンサ分割器を備え、前記分割器は、前記ＬＣＤを駆動するための（単数または複数の）電圧レベルおよび電力を供給するために電気的に接続される複数のコンデンサを備えることを特徴とするＬＣＤドライバ。
【請求項２】
前記分割器は２つの基準ノードとコンデンサを介して前記基準ノードに接続される第３のノードとを備え、前記コンデンサの値によって電圧レベルの所定のバイアス比が前記コンデンサの両端にわたって保持されることを特徴とする請求項１記載のドライバ。
【請求項３】
前記第３のノードと前記２つの基準ノードの１つにおいて前記（単数または複数の）電圧レベルをリフレッシュする回路をさらに備えることを特徴とする請求項１記載のドライバ。
【請求項４】
前記回路は、周期的に前記コンデンサを放電するスイッチ機構と、周期的に前記２つのノードを所定の電圧に充電する少なくとも１つの供給電源とを備えることを特徴とする請求項３記載のドライバ。
【請求項５】
前記ＬＣＤを駆動するための最適な（単数または複数の）電圧レベルを供給するために前記コンデンサを接続するスイッチ機構を備えることをさらに特徴とする請求項１記載のドライバ。
【請求項６】
前記コンデンサを供給電源に並列に接続して前記コンデンサを充電し、かつ前記コンデンサを直列に接続して前記ＬＣＤを駆動するための電圧レベルを供給するように、前記スイッチ機構を前記コンデンサに接続することを特徴とする請求項５記載のドライバ。
【請求項７】
ＬＣＤドライバにおいて、
複数のコンデンサを備えるコンデンサ分割器と、
前記電極を駆動するための適切な（単数または複数の）ＩＡＰＴ電圧レベルを供給するように前記分割器をＬＣＤの行電極および列電極に接続するスイッチ機構と、
を備えることを特徴とするドライバ。
【請求項８】
前記分割器は２、３、４または５つのコンデンサを備えることを特徴とする請求項７記載のドライバ。
【請求項９】
前記分割器は２つのノード間に直列に接続される第１、第２、第３、第４および第５のコンデンサを備え、前記第１および第２のコンデンサは実質的に同じ静電容量を有し、かつ第４および第５のコンデンサは実質的に同じ静電容量を有することを特徴とする請求項８記載のドライバ。
【請求項１０】
前記コンデンサは、実質的に同じ静電容量を有することを特徴とする請求項８記載のドライバ。
【請求項１１】
前記スイッチ機構は４つのノードを介してＬＣＤの行電極および列電極に前記分割器を接続し、前記４つのノードは第１および第２の列ノードと、行走査ノードと、行無走査ノードであることを特徴とする請求項７記載のドライバ。
【請求項１２】
前記分割器は下位および上位の基準ノード間で、一連の第１、第２、第３および第４の接続ノードを介して互いに昇順電位で直列に接続される５つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあることを特徴とする請求項１１記載のドライバ。
【請求項１３】
第１のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項１２記載のドライバ。
【請求項１４】
前記第１のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項１３記載のドライバ。
【請求項１５】
第２のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第４の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項１４記載のドライバ。
【請求項１６】
前記第２のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記第３の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項１４記載のドライバ。
【請求項１７】
前記分割器は下位および上位の基準ノード間で、一連の第１、第２、および第３の接続ノードを介して互いに昇順電位で直列に接続される４つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあることを特徴とする請求項１１記載のドライバ。
【請求項１８】
第１のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項１７記載のドライバ。
【請求項１９】
前記第１のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項１８記載のドライバ。
【請求項２０】
第２のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第３の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項１８記載のドライバ。
【請求項２１】
前記第２のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記第２の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項１８記載のドライバ。
【請求項２２】
前記分割器は下位および上位の基準ノード間で、一連の第１および第２の接続ノードを介して互いに昇順電位で直列に接続される３つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあることを特徴とする請求項１１記載のドライバ。
【請求項２３】
第１のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項２２記載のドライバ。
【請求項２４】
前記第１のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項２３記載のドライバ。
【請求項２５】
第２のアドレス指定フェーズの間、前記スイッチ機構は、前記行無走査ノードを前記第２の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項２４記載のドライバ。
【請求項２６】
前記第２のアドレス指定フェーズの間、前記スイッチ機構は、前記第１の列ノードを前記第１の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項２４記載のドライバ。
【請求項２７】
ＬＣＤを駆動する方法において、
複数のコンデンサを備えるコンデンサ分割器を供給するステップと、
電極を駆動するための（単数または複数の）適切な電圧レベルを供給するように前記分割器をＬＣＤの行電極および列電極に接続するステップと、
を含むことを特徴とする方法。
【請求項２８】
前記接続するステップによって前記分割器が前記電極を駆動するための（単数または複数の）適切なＩＡＰＴ電圧レベルを供給することを特徴とする請求項２７記載の方法。
【請求項２９】
前記分割器は２つの基準ノードとコンデンサを介して前記基準ノードに接続される第３のノードを備え、前記方法は前記第３のノードと前記２つの基準ノードの１つにおいて前記（単数または複数の）電圧レベルをリフレッシュするステップをさらに含むことを特徴とする請求項２７記載の方法。
【請求項３０】
前記リフレッシュするステップは、前記コンデンサを周期的に放電するステップと、前記２つのノードを所定の電圧に周期的に充電するステップとを含むことを特徴とする請求項２９記載の方法。
【請求項３１】
前記接続するステップは、前記コンデンサを電源に並列に接続して前記コンデンサを充電し、かつ前記コンデンサを直列に接続して前記ＬＣＤを駆動するための電圧レベルを供給することを特徴とする請求項２７記載の方法。
【請求項３２】
前記接続するステップは４つのノードを介してＬＣＤの行電極および列電極に前記分割器を接続し、前記４つのノードは第１および第２の列ノードと、行走査ノードと、行無走査ノードであることを特徴とする請求項２７記載の方法。
【請求項３３】
前記分割器は下位および上位の基準ノード間で、一連の第１、第２、第３および第４の接続ノードを介して互いに昇順電位で直列に接続される５つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあり、さらに、第１のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項３２記載の方法。
【請求項３４】
前記第１のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項３３記載の方法。
【請求項３５】
第２のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第４の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項３３記載の方法。
【請求項３６】
前記第２のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記第３の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項３５記載の方法。
【請求項３７】
前記分割器は下位および上位の基準ノード間で、一連の第１、第２および第３の接続ノードを介して互いに昇順電位で直列に接続される４つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあり、さらに、第１のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項３２記載の方法。
【請求項３８】
前記第１のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項３７記載の方法。
【請求項３９】
第２のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第３の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項３７記載の方法。
【請求項４０】
前記第２のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記第２の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項３９記載の方法。
【請求項４１】
前記分割器は下位および上位の基準ノード間で、一連の第１および第２の接続ノードを介して互いに昇順電位で直列に接続される３つのコンデンサを備え、前記上位基準ノードは前記下位基準ノードより高い電位にあり、さらに、第１のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第１の接続ノードに接続し、前記行走査ノードを前記上位基準ノードに接続することを特徴とする請求項３２記載の方法。
【請求項４２】
前記第１のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記下位基準ノードに接続し、前記第２の列ノードを前記第２の接続ノードに接続することを特徴とする請求項４１記載の方法。
【請求項４３】
第２のアドレス指定フェーズの間、前記接続するステップは、前記行無走査ノードを前記第２の接続ノードに接続し、前記行走査ノードを前記下位基準ノードに接続することを特徴とする請求項４１記載の方法。
【請求項４４】
前記第２のアドレス指定フェーズの間、前記接続するステップは、前記第１の列ノードを前記第１の接続ノードに接続し、前記第２の列ノードを前記上位基準ノードに接続することを特徴とする請求項４３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に液晶ディスプレイ（ＬＣＤ）に関し、特にＬＣＤドライバに関する。
【背景技術】
【０００２】
図１は、ＬＣＤパネルの概略図であり、図１のＬＣＤパネルのｎ行の電極はＣＯＭ１〜ＣＯＭｎとラベルが付され、図１の垂直方向の長方形で示されたｋ列の電極はＳＥＧ１〜ＳＥＧｋとラベルが付されている。行電極および列電極間にある液晶材料の層は、（図を簡略化するために）図１には示されていない。特定の行電極および特定の列電極の両端にかかる適切な電圧が印加されると、特定の行電極および特定列の電極間にある液晶層の一部、すなわち特定の行電極および特定の列電極が重なり合っている部分において、このように重なり合った部分の光の透過または反射の特性が制御されるので、視野方向から見るとき、各行および各列の電極の重なり合った部分によってＬＣＤパネルの画素が定義される。
【０００３】
図２ａは、行（またはＣＯＭ）電極および列（またはＳＥＧ）電極に対する強化形Ａｌｔｏ−Ｐｌｅｓｈｋｏ（ＩＡＰＴ）波形の図表である。図２ｂは、行（ＣＯＭ）電極および列（ＳＥＧ）電極に対する従来形Ａｌｔｏ−Ｐｌｅｓｈｋｏ駆動波形の図表である。図２ａおよび２ｂにおいて、ＶCOM とラベルが付された電圧またはその電圧変動は、行電極に印加される電圧の波形を示し、ＶSEG とラベルが付された電圧またはその電圧変動は、列電極に印加される電圧の波形を示している。図２ａおよび２ｂの駆動波形は従来形である。図１および図２ａを参照すると、反射形ＬＣＤおよび従来形駆動波形の代表的な構造が示されている。図１に示されているように、一方では第ｉ番目の行電極が電圧ＶCOMiのノードに接続され、他方では第ｊ番目の列電極が電圧ＶSEGjのノードに接続されている。垂直軸が電圧であり、水平軸が時間である図２ａにおいて、データ信号ＶSEGjは、ＶCOMi信号に重なり合った網掛領域として描かれ、これら２組の信号間の相関関係も例示されている。
【０００４】
図２ａに示されている駆動波形は、強化形Ａｌｔｏ−Ｐｌｅｓｈｋｏ駆動方法（強化形ＡＰＴまたは略してＩＡＰＴ）として周知である。主要な特徴は、図２ｂに示されているように、平坦なＡＰＴと比較して総合駆動電圧動作範囲が減少するように、ＣＯＭ走査パルスが「折り返し」されていることである。この電圧範囲の低減は、ＣＭＯＳ集積駆動ＩＣに使用される従来の設計技術には利点となると考えられ、この電圧範囲の低減がなければ、（微細なゲート形状の回路および装置に使用される薄いゲート酸化物によってもたらされる）低いＭＯＳトランジスタ降伏電圧によって、回路設計は非常に困難なものになり得る。
【０００５】
図２ａに示されているように、領域２ｘＮにおいて、走査されていないノードＶCOMiに供給される電圧はＶ5 であり、走査されている行電極に印加される電圧はＶ1 である。そのような領域の間、列電極に印加されるデータに左右されるが、列またはＳＥＧ電極の電圧はＶ6 またはＶ4 である。領域２ｘＮ＋１において、行電極に印加される無走査電圧はＶ2 であり、走査されている行電極に印加される電圧はＶ6 である。このような領域において、このような電極に印加されるデータに左右されるが、列またはＳＥＧ電極に印加される電圧はＶ0 またはＶ2 である。
【０００６】
したがって、前述したように、ＩＡＰＴ駆動方法において、合計６つの異なった電位が行電極および列電極に印加される。図２ｂに示す従来のＡＰＴ駆動方法において、合計５つの異なった電位（ＶCOM+，ＶB+，Ｖ０，ＶB-，ＶCOM-）が印加されることが観察される。
【０００７】
図２ｃは、図２ａのＩＡＰＴ駆動波形の一部を示した図表である。
【０００８】
ＩＡＰＴ波形に使用される６つの異なった電位またはＡＰＴ波形に使用される５つの異なった電位を供給するために、２つの異なった対地電圧（ＶLCD ，ＶB ）を用意することが適切であることが分かっている。２つの異なった電圧（ＶLCD ，ＶB ）を用意することによって、ＩＡＰＴ波形に使用される６つの異なった電位を発生させることができる方法については、２００１年４月２６日出願の米国特許出願第０９／８４２，９８８号（特許文献１）に記載されている。この特許出願は、その全体が本願明細書において参照により援用されている。したがって、１つの従来形ＬＣＤドライバでは、異なった電位にある２つのノード間に接続されるラダーを形成するいくつかの抵抗器を備える電圧分割器が使用される。
【特許文献１】米国特許出願第０９／８４２，９８８号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このような回路の１つの欠点は、一定の電流が供給電源を通して流れ、一定の電力消費を引き起こすことである。携帯形コンピュータ、携帯電話や、携帯情報端末などの携帯機器のユーザから極めて頻繁に聞かれる苦情の１つに、これらの機器があまりにも大量の電力を消費するので、始終電池を充電しなければならず不便であるということがある。したがって、電池の寿命を延ばすために消費電力の少ないＬＣＤドライバを提供することが望まれている。この省電力化は、すべてのＬＣＤドライバ、特に携帯機器に使用されるＬＣＤにとって有用である。従来の抵抗器ラダー方法における電流消費を低減させるための方法は、抵抗器の抵抗値を増大させることだけである。しかし、この方法は、チップダイサイズを増大させるというマイナスの効果を有している。したがって、別の方法が望まれている。
【課題を解決するための手段】
【００１０】
本発明は、ＬＣＤを駆動するための１つ以上の電圧レベルおよび電力を供給するために複数のコンデンサからなるコンデンサ分割器を使用すると、ＬＣＤドライバによる消費電力を低減させることができるという認識に基づいている。一実施形態では、コンデンサ分割器は、電気的に接続される複数のコンデンサを備える。ＩＡＰＴならびにＡＰＴ電圧レベルまたは他の駆動波形レベルを提供するために、コンデンサ分割器を用いることができる。一実施形態では、ＬＣＤの行電極および列電極に分割器を接続し、電極を駆動するための適切な電圧レベルを供給するために、１つ以上のスイッチを備えるような制御装置を用いることができる。
【００１１】
説明を簡略化するために、本願明細書中の同じ構成要素には同じ数字が付されている。
【発明を実施するための最良の形態】
【００１２】
図２ｃのＶB に対するＶLCD の比は、バイアス比と呼ばれるパラメータとして定義される。従来から使用されていたような抵抗器ラダーの代わりに、バイアス比が発生し、かつ図３に示されているように図２ｃの電位ＶLCD とＶB を供給するために、コンデンサ分割器回路１０を用いることができる。バイアス比ＢＲは、ＢＲ＝（Ｃ2 ＋Ｃ1 ）／Ｃ1 である。ここで、Ｃ1 とＣ2 は、図３の上部コンデンサ１２および下部コンデンサ１４の値である。
【００１３】
コンデンサ分割器１０の駆動にはまったく静電流を必要としないので、この方法を介して電力は節約される。
【００１４】
この方法の１つの欠点は、２つのコンデンサ間のノードＡがフローティングノード（すなわち、浮動電位）であることである。このノードの初期電圧は不確定である。また、長時間経過すると、その電圧がコンデンサの漏出電流のせいでドリフトしがちになる恐れがあることである。これら２つの要因がノードＡの電圧値に影響を与えることになる。
【００１５】
これら２つの問題は、図４に示されているように、コンデンサ分割器２０内の周期的リフレッシュ回路によって解決される。３つのスイッチ（Ｓ1 ，Ｓ2 ，Ｓ3 ）が分割器に付加されて強化形コンデンサ分割回路２０が形成される。クロックフェーズ１において、スイッチＳ1 とＳ2 は閉じられ、スイッチＳ3 は開かれる。すべてのコンデンサの端子は接地に戻され、コンデンサ１２と１４の電荷は消去される。クロックフェーズ２において、スイッチＳ1 とＳ2 は開かれ、スイッチＳ3 は閉じられる。このフェーズにおいて、電圧レベルは、コンデンサ回路２０によって正確に一貫して分割される。
【００１６】
省電力化
コンデンサ分割器を使用している間、実質上まったく静電流は分割器回路内を通過しない。前述した方法によるこれらコンデンサの周期的リフレッシュ時のみに動電力消費が発生する可能性がある。典型的な例は、リフレッシュ周波数が８０Ｈｚ、ＶLCD ＝１０Ｖ、Ｃ1 ＝１０ｐＦ、Ｃ2 ＝９０ｐＦである。消費電流は、Ｉ＝ＶLCD ＊ｆ＊Ｃ1 ＊Ｃ2 ／（Ｃ1 ＋Ｃ2 ）＝７．２ｎＡである。
【００１７】
１０Ｖの同じＶLCD が抵抗器の１Ｍｏｈｍの総抵抗値で分割される従来の抵抗器分割器による方法では、総電流は１０μＡとなり得る。図４の実施形態の省電力化は、従来の抵抗器分割器による方法に比べて１０００倍以上である。
【００１８】
本発明の別の実施形態を示すコンデンサ分割器の２つの異なったフェーズを示す図５ａおよび５ｂに示されているように、バイアス比を発生させる別の回路の使用が可能である。この回路において、実質上同じ値のコンデンサ４０のアレイが用いられる。コンデンサの数は、バイアス比と同じにすることが望ましい。クロックフェーズ１（図示せず）において、コンデンサはＶLCD と接地の間で直列に接続されているので、Ｎがアレイのコンデンサの数である場合、各コンデンサはＶLCD ／Ｎの電圧降下を有する。このフェーズにおいて、ＬＣＤを駆動するための電位を供給するために、コンデンサ分割器内で直列に接続されているコンデンサが使用される。クロックフェーズ２（図示せず）において、コンデンサは並列に接続されてコンデンサを充電するために電源に接続される。Ｎをバイアス比になるように選択する場合、適切なＶB 電圧がＬＣＤドライバのために発生する。
【００１９】
図５ａおよび５ｂに例示する回路は、例えば３または４などのバイアス比が低い場合、特に有用である。コンデンサの数が少ないことにより、消費電力が非常に少ない状態で効率的にバイアス比を発生させることが可能になる。
【００２０】
図６は、回路５０の詳細な実装例を示し、この回路５０の動作は図５ａおよび５ｂに示されている。フェーズ１において、すべてのＳ1 スイッチが閉じられるので、コンデンサ４０は直列に接続される。フェーズ２において、すべてのＳ2 スイッチが閉じられるので、コンデンサはＶB が発生するように並列に接続される。
【００２１】
図７は、ＬＣＤ  ＣＯＭ／ＳＥＧ回路内のコンデンサ分割器と、ＶCOM_SCAN，ＶCOM_NSCAN ，ＶSEG0およびＶSEG1の４つのノードとの間の接続を示す。図７および２ａから明らかなように、１つの動作フェーズにおいて、図７のスイッチＳ1 が閉じられると、図２ａに示す領域２ｘＮ内に電圧波形が発生することになる。しかし、別の動作フェーズにおいて、スイッチＳ2 が代わりに閉じられると、領域２ｘＮ＋１の電圧波形が代わりに発生することになる。
【００２２】
図２ａから、Ｖ1 〜Ｖ6 の合計６つの電位レベルが発生していることが観察される。６つの異なった電位を発生させる代わりに、図８に示されているように、５つのコンデンサの代わりに４つのコンデンサからなるコンデンサ分割器によって、図２ａの電圧波形に類似する形状を有するＩＡＰＴ電圧波形を発生させることが可能である。したがって、図２ａおよび７の６つの電位の代わりに、図８に示す同電位においてＶ3'とＶ4'が同電位に達するために、２つの中間電位（図２ａのＶ3 とＶ4 ）間に電圧差がまったくないように、これら６つの電位を崩壊させることができる。さらに、２つの中間電圧が今や単一電位に統合されたとしても、図２ａの電圧波形と類似する波形が図８のコンデンサ分割器によって発生されるはずである。その結果、電圧波形は、６つの電位の代わりに、５つの電位でのみ発生されることになる。したがって、ある動作フェーズにおいて、スイッチＳ１が閉じられると、領域２ｘＮに対して図２ａに示す波形とある程度類似する電圧波形が発生されることになる。また、別の動作フェーズにおいて、スイッチＳ２が代わりに閉じられると、領域２ｘＮ＋１の波形とある程度類似する電圧波形が代わりに発生されることになり得る。
【００２３】
図２ａの電圧レベルを参照して、Ｖ2 とＶ4 は実質的に同じ電圧レベルにあり、Ｖ3 とＶ5 も実質的に同じ電圧レベルにあるように、図８の実施形態で到達した５つの電位または電圧レベルをさらに圧縮することができる。このような場合、４つの電圧レベル（Ｖ1 ，（Ｖ2 ，Ｖ4 ），（Ｖ3 ，Ｖ5 ），Ｖ6 ）になり得る。これら４つの電圧レベルまたは電位は、図９に示されているように、Ｖ0 ’，Ｖ1 ’，Ｖ2 ’およびＶLCD と再度ラベルが付されている。したがって、以前のように、ある動作フェーズにおいて、スイッチＳ1 が閉じられると、領域２ｘＮに対して図２ａに示す波形にある程度類似する電圧波形が発生されることになる。また、別の動作フェーズにおいて、スイッチＳ2 が代わりに閉じられると、領域２ｘＮ＋１の波形にある程度類似する電圧波形が代わりに発生されることになり得る。
【００２４】
図９に示す方法でコンデンサ分割器２０２を使用する代わりに、このような分割器を、図２ａに示す方法とはかなり異なった方法で行電極および列電極を駆動するために使用することができる。この方法は、図１０に示されている。特に、ＬＣＤが少数の行電極からなっている場合、図１０のＬＣＤ駆動波形は特に利点といってもよい。この方法は、小形ＬＣＤ画面が適している用途、例えば、腕時計、メーター、計器、時計や、他の用途で有用であるといってもよい。図１０は、３つの行電極Ｒ１，Ｒ２およびＲ３と、２つの列電極Ｃ１およびＣ２で構成されるＬＣＤディスプレイ（図示されていないが、図１のディスプレイと類似の構造のもの）を駆動するための電位を例示する。ＬＣＤの行電極および列電極に図９の分割器と同じ４つの異なった電位を供給するために、ＬＣＤドライバ２０２を使用する。ＬＣＤ内で特定の画素を点灯させるために、このような画素を定義する重なり合った列電極および行電極の両端にかかる電位または電圧は、ＶLCD −Ｖ0 ’である。重なり合った列電極および行電極間の電位またはそれら電極の両端にかかる電圧がこのような値以下である場合、この値は画素を点灯させるには不十分である。各行は、図１０に示す時間ｔの間、走査される。したがって、走査のために選択されていた行電極に対して、このように選択された行電極に印加される電圧がＶ0 ’とＶLCD 間で切り換わるのに対して、選択されなかった行電極に印加される電位はＶ1 ’とＶ2 ’間で切り換わることになる。列電極に印加される電位も、オンならＶ0 ’とＶLCD 間で切り換わり、オフならＶ１’およびＶ２’間で切り換わることになる。したがって、図１０に示す波形によれば、このような画素、すなわち行電極Ｒ２および列電極Ｃ１が重なっている画素を点灯させるのに、１つの画素のみにかかる電圧だけで十分である。
【００２５】
したがって、前述したように、コンデンサ分割器が２つ、３つ、４つ、５つまたはそれ以上のコンデンサを分割器内に備えることができるということに留意すべきである。ＬＣＤを駆動するための種々の電圧波形および電源を供給するために、このような分割器を用いたり、種々の方法で構成したりすることができる。
【００２６】
本発明を種々の実施形態を参照することにより説明してきたが、本発明の範囲を逸脱することなく変更および改変が実施可能であり、本発明が、添付の特許請求の範囲およびその均等物によってのみ定義されるものであることが理解されよう。本願明細書において援用されているすべての文献は、その全体が参照により援用されている。
【図面の簡単な説明】
【００２７】
【図１】ＬＣＤパネルの概略図であり、本発明を例示するのに便利なように、ＬＣＤパネルの行電極をＣＯＭ１〜ＣＯＭｎとラベルが付された網掛けされた水平方向の長方形で示し、列電極をＳＥＧ１〜ＳＥＧｋとラベルが付された垂直方向の長方形で示す。
【図２ａ】行またはＣＯＭ電極と、列またはＳＥＧ電極に対する従来の強化形Ａｌｔｏ−Ｐｌｅｓｈｋｏ（ＩＡＰＴ）波形の図表である。
【図２ｂ】行（ＣＯＭ）および列（ＳＥＧ）の電極に対する従来のＡｌｔｏ−Ｐｌｅｓｈｋｏ駆動波形の図表である。
【図２ｃ】図２ａのＩＡＰＴ駆動波形の一部を示した図表である。
【図３】本発明の一実施形態を示すコンデンサ分割器回路の概略図である。
【図４】本発明の別の実施形態を示す周期的なリフレッシュ機能を有するコンデンサ分割器回路の概略図である。
【図５ａ】本発明の別の実施形態を示すコンデンサ分割器の第１のフェーズを示す。
【図５ｂ】本発明の別の実施形態を示すコンデンサ分割器の第２のフェーズを示す。
【図６】図５ａおよび５ｂに示す２つの動作フェーズを実行するためのコンデンサ分割器回路の概略回路図である。
【図７】本発明のさらに別の実施形態を示すコンデンサ分割器の概略回路図である。
【図８】本発明のもう１つの実施形態を示すコンデンサ分割器の概略回路図である。
【図９】本発明のまた別の実施形態を示すコンデンサ分割器の概略図である。
【図１０】３つの行電極Ｒ１，Ｒ２，Ｒ３と、２つの列電極Ｃ１およびＣ２からなるＬＣＤディスプレイを駆動するための電位を示す図表である。
【図１】
2006502454.tif 000003
【図２ａ】
2006502454.tif 000004
【図２ｂ】
2006502454.tif 000005
【図２ｃ】
2006502454.tif 000006
【図３】
2006502454.tif 000007
【図４】
2006502454.tif 000008
【図５ａ】
2006502454.tif 000009
【図５ｂ】
2006502454.tif 000010
【図６】
2006502454.tif 000011
【図７】
2006502454.tif 000012
【図８】
2006502454.tif 000013
【図９】
2006502454.tif 000014
【図１０】
2006502454.tif 000015
【国際調査報告】
2006502454.tif 000016
2006502454.tif 000017
2006502454.tif 000018