(57)【要約】本発明のパルス変調器は、複素入力信号と帰還信号との差から制御エラー信号を生成する減算段を有する。さらに、このパルス変調器は、制御エラー信号を制御信号に変換する信号変換段を有する。第１乗算段では、前記制御信号を、周波数ω０の複素混合信号と乗算する。増加混合された制御信号の実部および虚部の少なくとも１つを続く量子化段によって量子化することにより、実数パルス信号を生成する。本発明のパルス変調器により、量子化ノイズの低減された領域を所望の動作周波数ω０にシフトできる。
2006522500.tif 000002
【特許請求の範囲】
【請求項１】
複素入力信号（ｘ（ｔ））をパルス信号（ｙ（ｔ））に変換するためのパルス変調器であって、
前記複素入力信号（ｘ（ｔ））と帰還信号（２）との差から制御エラー信号を生成する減算段（１）と、
前記制御エラー信号を制御信号（７）に変換する信号変換段と、
前記制御信号（７）を、周波数ω０で振動する複素混合信号と乗算し、ω０により増加混合された制御信号の実部（１１）および虚部の少なくとも１つを生成する第１乗算段（８）と、
前記ω０により増加混合された制御信号の前記実部（１１）および前記虚部の少なくとも１つを量子化し、前記パルス信号（ｙ（ｔ））を生成する量子化段（１２）と、
前記パルス信号（ｙ（ｔ））に基づいて、前記減算段用の前記帰還信号（２）を生成する帰還ユニットとを備えていることを特徴とするパルス変調器。
【請求項２】
前記入力信号の前記実部を処理する同相信号経路と、
前記入力信号の前記虚部を処理する直交信号経路とを有することを特徴とする請求項１に記載のパルス変調器。
【請求項３】
前記制御エラー信号、前記制御信号、および前記帰還信号は、それぞれ、実数信号成分および虚数信号成分を含む複素信号であることを特徴とする請求項１または２に記載のパルス変調器。
【請求項４】
前記信号変換段は、前記制御エラー信号を積分し、前記制御信号として積分信号を生成する積分段を有することを特徴とする請求項１ないし３のいずれか１項に記載のパルス変調器。
【請求項５】
前記積分段は、前記同相信号経路（１４）用の第１積分器と、直交信号経路（１５）用の第２積分器を有し、前記第１積分器が、前記制御エラー信号の前記実部を積分し、前記第２積分器が、前記制御エラー信号の前記虚部を積分することを特徴とする請求項４に記載のパルス変調器。
【請求項６】
前記信号変換段が、増幅段（６）を有することを特徴とする請求項１ないし５のいずれか１項に記載のパルス変調器。
【請求項７】
前記第１乗算段が、前記同相信号経路用の第１乗算器（２３）と、前記直交信号経路用の第２乗算器（３３）とを有し、前記第１乗算器が、前記制御信号の前記実部（２２）を、前記周波数ω０で振動する前記複素混合信号の前記実部と乗算し、これにより第１結果信号（２４）を生成し、前記第２乗算器（３３）が、前記制御信号の前記虚部（３２）を、前記周波数ω０で振動する前記複素混合信号の前記虚部と乗算し、これにより第２結果信号（３４）を生成することを特徴とする請求項１ないし６のいずれか１項に記載のパルス変調器。
【請求項８】
前記増加混合された制御信号の前記実部を決定するために、前記第１乗算器からの前記第１結果信号（２４）と、前記第２乗算器からの前記第２結果信号（３４）とを加算して和信号（３５）を生成する加算器（２５）を備えていることを特徴とする請求項７に記載のパルス変調器。
【請求項９】
前記量子化段は、前記加算器によって生成された前記和信号を量子化することを特徴とする請求項８に記載のパルス変調器。
【請求項１０】
前記量子化段への入力信号に、ノイズレベルが加えられていることを特徴とする請求項１ないし９のいずれか１項に記載のパルス変調器。
【請求項１１】
前記量子化段は、各入力信号に対して、２値量子化または３値量子化を行なうことを特徴とする請求項１ないし１０のいずれか１項に記載のパルス変調器。
【請求項１２】
前記帰還ユニットは、第２乗算段（１３）を有し、前記第２乗算段は、前記パルス信号を、前記周波数ω０で振動する共役複素混合信号と乗算し、これによって、ω０により低減混合された帰還信号（２）を前記減算器用に生成することを特徴とする請求項１ないし１１のいずれか１項に記載のパルス変調器。
【請求項１３】
前記第２乗算段が、前記帰還信号の実部（１７）を生成する第３乗算器（３７）と、前記帰還信号の虚部（２７）を生成する第４乗算器（３８）とを有し、前記第３乗算器（３７）は、前記パルス信号を、前記周波数ω０で振動する前記共役複素混合信号の前記実部と乗算し、前記第４乗算器（３８）は、前記パルス信号を、前記周波数ω０の前記共役複素混合信号の前記虚部と乗算することを特徴とする請求項１２に記載のパルス変調器。
【請求項１４】
前記混合周波数ω０よりも２〜１０００倍高いサンプリング周波数ωＡで作動されていることを特徴とする請求項１ないし１３のいずれか１項に記載のパルス変調器。
【請求項１５】
デジタルシグナルプロセッサにより実装されていることを特徴とする請求項１ないし１４のいずれか１項に記載のパルス変調器。
【請求項１６】
請求項１ないし１５のいずれか１項に記載のパルス変調器を少なくとも１つ有するマイクロメカニクス共振器用の駆動回路。
【請求項１７】
前記少なくとも１つのパルス変調器により生成されたパルス信号を、前記共振器の静電振動励起の目的で用いていることを特徴とする請求項１６に記載の駆動回路。
【請求項１８】
前記パルス変調器の前記混合周波数ω０が、前記共振器の共振周波数に対応していることを特徴とする請求項１６または１７に記載の駆動回路。
【請求項１９】
請求項１ないし１５のいずれか１項に記載のパルス変調器を少なくとも１つ有して、所定の周波数と位相とを有するパルス信号を合成するための周波数発振器。
【請求項２０】
前記パルス変調器には、バンドパスフィルタ、好ましくは水晶フィルタまたはセラミックフィルタが後続して設けられていることを特徴とする請求項１９または２０に記載の周波数発振器。
【請求項２１】
複素入力信号のパルス変調方法であって、
前記複素入力信号（ｘ（ｔ））と帰還信号（２）との差から制御エラー信号を生成する工程と、
前記制御エラー信号を制御信号（７）に変換する工程と、
前記制御信号（７）を、周波数ω０で振動する複素混合信号と乗算し、ω０により増加混合された制御信号の実部（１１）および虚部の少なくとも１つを生成する工程と、
パルス信号（ｙ（ｔ））を生成するために、前記ω０により増加混合された制御信号の前記実部（１１）および前記虚部の少なくとも１つを量子化する工程と、
前記パルス信号（ｙ（ｔ））から前記帰還信号（２）を生成する工程とを含むことを特徴とする方法。
【請求項２２】
前記制御エラー信号、前記制御信号、および前記帰還信号は、それぞれ、実数信号成分および虚数信号成分を含む複素信号であることを特徴とする請求項２１に記載の方法。
【請求項２３】
前記制御エラー信号が積分されることにより、前記制御エラー信号は前記制御信号に変換されることを特徴とする請求項２１または２２に記載の方法。
【請求項２４】
前記制御信号の前記実部が、前記周波数ω０で振動する前記複素混合信号の前記実部と乗算され、これにより第１結果信号を生成し、前記制御信号の前記虚部が、前記周波数ω０で振動する前記複素混合信号の前記虚部と乗算され、これにより第２結果信号を生成することを特徴とする請求項２１ないし２３のいずれか１項に記載の方法。
【請求項２５】
前記増加混合された制御信号の前記実部を決定するために、前記第１結果信号と前記第２結果信号とを加算して和信号を生成することを特徴とする請求項２４に記載の方法。
【請求項２６】
前記パルス信号を生成するために、前記和信号を量子化することを特徴とする請求項２５に記載の方法。
【請求項２７】
前記ω０により増加混合された制御信号の前記実部と前記虚部との少なくとも１つを量子化する前に、ノイズレベルを加えることを特徴とする請求項２１ないし２６のいずれか１項に記載の方法。
【請求項２８】
前記パルス信号を、前記周波数ω０で振動する共役複素混合信号と乗算することにより、前記帰還信号を生成することを特徴とする請求項２１ないし２７のいずれか１項に記載の方法。
【請求項２９】
前記パルス信号は、マイクロメカニクス共振器の静電振動励起に用いられることを特徴とする請求項２１ないし２８のいずれか１項に記載の方法。
【請求項３０】
前記混合周波数ω０は、前記マイクロメカニクス共振器の共振周波数に対応することを特徴とする請求項２９に記載の方法。
【請求項３１】
請求項２１ないし３０のいずれか１項に記載の方法工程をコンピュータ、またはデジタルシグナルプロセッサ等の上で実施するための手段を有するコンピュータプログラム。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、複素入力信号をパルス信号に変換するためのパルス変調器、および、複素入力信号のパルス変調方法に関する。
【０００２】
デジタル入力信号をアナログ信号に変換するために、デジタルアナログ変換器を用いることができる。しかし、この構成要素は高価で、比較的多くの電力を必要とする。しばしば、多数の供給電圧も必要となる。これ以外の欠点は、デジタルアナログ変換器は、デジタル電子系に集積化することが難しく、これにより、小型化には限界があることである。
【０００３】
このために、多くのアプリケーションで、デジタルアナログ変換器は、例えばシグマデルタ変換器などの、デジタルパルス変調器に置き換えられている。従来のシグマデルタ変調器は、入力信号と帰還する量子化信号との間の差信号を積分する積分器と、積分された信号を量子化する量子化器とを有する。量子化装置の出力部では、量子化されたパルス信号をタップオフでき、このパルス信号が、帰還信号として、シグマデルタ変換器の入力部に帰還する。シグマデルタ変調器は、一般にノイズ特性が際立っていて、ω＝０近くの低周波領域から、高周波領域に、量子化ノイズがシフトされる。より高い周波数領域で生じるノイズは、後段に接続されるローパスフィルタにより抑制することができる。シグマデルタ変換器は、低価格で実装することができ、デジタル電子系と共に集積化可能である。しかし、アプリケーションによっては、より高い周波数での量子化ノイズを低く抑えることが有用である。
【０００４】
したがって、本発明の目的は、パルス変調器およびパルス変調方法において、量子化ノイズのスペクトル分布を柔軟に適応させることにある。
【０００５】
本発明の目的は、請求項１に記載の、複素入力信号をパルス信号に変換するためのパルス変調器により、請求項１６に記載の駆動回路により、請求項１９に記載の周波数発振器により、および、請求項２１に記載の複素入力信号のパルス変調方法により達成される。請求項３１は、本発明の方法を実施するためのコンピュータプログラムに関する。
【０００６】
本発明の、複素入力信号（ｘ（ｔ））をパルス信号に変換するためのパルス変調器は、複素入力信号と帰還信号との差から制御エラー信号を生成する減算段を有する。さらに、このパルス変調器は、制御エラー信号を制御信号に変換する信号変換段を有する。第１乗算段では、前記制御信号を、周波数ω０で振動する複素混合信号と乗算し、ω０により増加混合された制御信号の実部および虚部の少なくとも１つを生成する。さらに、このパルス変調器は、ω０により増加混合された制御信号の実部および虚部の少なくとも１つを量子化し、パルス信号を生成する量子化段と、前記パルス信号に基づいて、前記減算段用の帰還信号を生成する帰還ユニットとを備えている。
【０００７】
従来のシグマデルタ変換器を有用な方向に修正した、本発明のパルス変調器の操作方法を、以下に、一般化への制限をすることなく、入力信号を一定にした例について述べる。減算段および信号変換段により、この入力信号は、同様に時間的にわずかに変化した制御信号に変換される。従来のシグマデルタ変換器とは異なり、この制御信号は、第１乗算段により、周波数ω０の複素混合信号と乗算され、周波数ω０に増加混合された制御信号が生成される。周波数ω０で振動するこの制御信号の実部と虚部は、続いて、量子化段により量子化され、量子化段の出力において、周波数ω０で優勢な周波数成分を有する実パルス信号を得る。この実パルス信号は、正または負パルスにより、周波数ω０の正弦波信号をシミュレーションしている。このパルス信号は、同時に、減算段に帰還して制御エラーを決めるために減算段で入力信号から差し引かれる帰還信号の演算のための出発点になる。
【０００８】
パルス信号の生成のために、ω０により増加混合された制御信号の実部と虚部との双方を算出することは必ずしも必要ではない。パルス信号を、増加混合された制御信号の実部から導出することを意図する場合には、増加混合された制御信号の虚部は、必ずしも生成しなくても良い。
【０００９】
従来のシグマデルタ変調器に対する、本発明のパルス変調器の本質的な利点は、ほぼω＝０の低周波領域の低い量子化ノイズの領域が、動作周波数ω０にシフトされることである。これは、第１乗算段中で、制御信号を複素的に増加混合することにより達成される。これにより、ほぼω０あたりのまさに重要なスペクトル領域で、低いノイズレベルを有するパルス信号を得ることができる。
【００１０】
ノイズ特性の理解における出発点は、例えば積分器により実現されうる信号変換段が、ローパス特性を有するということである。これは、より高い周波数成分が、信号変換段により、部分的に抑えられることを意味する。従来のシグマデルタ変換器では、制御ループでこの高周波成分を抑制することによって、この高周波数における量子化ノイズを高めてしまう。低周波領域では、逆に、この量子化ノイズは低い。本発明のパルス変調器では、信号変換器の出力部でタップオフされる制御信号は、周波数ω０の複素混合信号と乗算されることにより、周波数ω０に増加混合される。これにより、入力側での信号変換段は、まだ増加混合されていない信号を処理しているにも拘わらず、周波数ω＝０の低い量子化ノイズの領域は、混合周波数ω０にシフトする。このようにして、ω０あたりにおいて低いノイズレベルを有するパルス信号が得られる。
【００１１】
本発明のパルス変調器は、コストを抑えて実装でき、必要な電力が比較的少なく、デジタル電子系に容易に集積化することができる。
【００１２】
好ましくは、パルス変調器が、前記入力信号の実部を処理する同相信号経路と、前記入力信号の虚部を処理する直交信号経路とを有する。さらに好ましくは、前記制御エラー信号、前記制御信号、および前記帰還信号は、それぞれ、実信号成分および虚信号成分を含む複素信号である。実数のパルス信号が、ω０により増加混合された制御信号の実部または虚部を、位相を正しくして再現するために、減算段、信号変換段、第１乗算段、および帰還ユニットを、それぞれ、同相信号経路と直交信号経路とを有する複素信号処理ユニットとして設計する。量子化段を用いて実数値のパルス信号を引き出すためには、第１乗算段の出力信号については、実部（または虚部）のみが必要である。量子化段は、このために、実数処理段として設計することができる。しかし、帰還ユニットでは、実数値の帰還信号が再び、複素帰還信号に変換される。パルス変調器の設計により、より小さい位相ノイズおよび振幅ノイズを有する、周波数ω０の調和のとれた振動を、位相を正しくして再現する、実数値のパルス信号を合成することができる。
【００１３】
本発明のより好ましい実施形態によれば、前記信号変換段は、前記制御エラー信号を積分し、制御信号として積分信号を生成する積分段を有する。制御エラー信号を積分することにより、（複素）積分された信号が、常に複素入力信号に追従することが可能になる。積分段が、ローパスフィルタ特性を有するので、積分段の出力において、ω＝０あたりの領域で小さくなったノイズレベルを有する制御信号が得られる。その後、この制御信号が、第１乗算段により増加混合され、それに引き続いて量子化されれば、所望のノイズ特性を有するパルス信号を得ることができる。
【００１４】
好ましくは、前記積分段は、前記同相信号経路用の第１積分器と、直交信号経路用の第２積分器を有し、前記第１積分器が、前記制御エラー信号の実部を積分し、前記第２積分器が、前記制御エラー信号の虚部を積分する。複素制御エラー信号用の複素積分段は、このように、２つの個別の積分器により実現可能になる。
【００１５】
前記信号変換段が、増幅段を有すると、有用である。この場合、量子化装置が、正しい入力信号レベルを得るように、利得係数は選択される。
【００１６】
さらに本発明の好適な実施形態によれば、前記第１乗算段が、前記同相信号経路用の第１乗算器と、前記直交信号経路用の第２乗算器を有する。前記第１乗算器が、制御信号の実部を、周波数ω０で振動する複素混合信号の実部と乗算し、これにより第１結果信号を生成する。前記第２乗算器が、制御信号の虚部を、周波数ω０で振動する複素混合信号の虚部と乗算し、これにより第２結果信号を生成する。さらにより好適な実施形態によれば、パルス変調器は、増加混合された制御信号の実部を決定するために、前記第１乗算器の第１結果信号と、前記第２乗算器の第２結果信号とを加算して和信号を生成する加算器を備えている。
【００１７】
複素制御信号が、Ｒ＋ｊ・Ｉの形式を有するとすると、例えば、複素混合信号は、ｅ−ｊω０ｔの形式を取り、結果として、第１乗算器の第１結果信号は、Ｒ・ｃｏｓ（ω０ｔ）となる。第２乗算器の第２結果信号が、Ｉ・ｓｉｎ（ω０ｔ）の形式をとれば、和信号として、加算器は、Ｒ・ｃｏｓ（ω０ｔ）＋Ｉ・ｓｉｎ（ω０ｔ）の信号を供給する。この信号は、まさに、（Ｒ＋ｊ・Ｉ）・ｅ−ｊω０ｔの実部と一致する。第１乗算器、第２乗算器、および、加算器を用いることにより、制御信号と混合信号の複素乗算の実部を算出することができる。
【００１８】
本発明の好適な実施形態によれば、前記加算器から供給される和信号は、量子化段により量子化され、実数値のパルス信号が得られる。
【００１９】
この際、前記量子化段の入力信号に、ノイズレベルが加えられれば、有用である。パルス変調器は、明らかに混合周波数ω０よりも高いサンプリング周波数ωＡのクロックで動作している。ω０とωＡとが所定の比率である場合、パルス変調器中に、弛緩振動が生じ、これが、パルス信号の周波数スペクトル中の追加ピークとして認識されうる。量子化器への入力信号に、ノイズ信号が加えられることにより、量子化の結果が静的に丸められるこの仕組みを用いて、弛緩振動の形成を防ぐことができる。
【００２０】
前記量子化段は、好ましくは、各入力信号に対して、２値量子化または３値量子化を行なう。２値量子化では、パルス信号は、０および１の値のみを取りうる。これにより、正の電圧パルスのみを有するパルス信号が得られる。３値量子化されたパルス信号は、−１、０、および１の値をとる。したがって、このようなパルス信号は、正および負の電圧パルスを有する。これゆえに、３値量子化は、パルス信号が、正パルスおよび負パルスの両方を必要とする際に行なわれる。
【００２１】
好ましくは、前記帰還ユニットは、第２乗算段を有し、前記第２乗算段は、前記パルス信号を、周波数ω０で振動する共役複素混合信号と乗算し、これによりω０により低減混合された帰還信号を、前記減算器用に生成する。パルス信号は、増加混合された制御信号の実部の量子化により生成され、それゆえに、周波数ω０において、優勢となる周波数成分を有する。これゆえに、パルス信号が帰還信号として用いられる前に、このパルス信号は、再びベースバンドに低減混合されねばならない。このために、パルス信号は、周波数ω０の共役複素混合信号で乗算され、これにより、低減混合された複素帰還信号が得られる。
【００２２】
好ましくは、前記第２乗算段が、前記帰還信号の実部を生成する第３乗算器と、前記帰還信号の虚部を生成する第４乗算器とを有し、第３乗算器は、前記パルス信号を、周波数ω０で振動する共役複素混合信号の実部と乗算し、第４乗算器は、前記パルス信号を、周波数ω０の共役複素混合信号の虚部と乗算する。周波数ω０で存在するパルス信号の周波数成分を、正しい方向にシフトするために、パルス信号は、複素混合信号で乗算されねばならない。パルス信号ｙ（ｔ）は、実数信号であり、共役複素混合信号は、ｅ＋ｊω０ｔの式で表すことができる。複素乗算は、従って、実部ｙ（ｔ）・ｃｏｓ（ω０ｔ）と虚部ｙ（ｔ）・ｓｉｎ（ω０ｔ）とを有する複素帰還信号を供給する。
【００２３】
好ましくは、パルス変調器は、前記混合周波数ω０よりも２〜１０００倍高い、サンプリング周波数ωＡで作動されている。これは、増加混合された信号に関して、ナイキスト条件を満たすために必要である。
【００２４】
さらに有用な実施形態によれば、パルス変調器は、デジタルシグナルプロセッサ（ＤＳＰ）により実装されている。パルス変調器の動作に必要な操作は、全て信号処理ルーチンによりプログラミングされている。
【００２５】
本発明の、マイクロメカニクス共振器用の駆動回路は、少なくとも上述のパルス変調器を１つ備えている。好ましくは、少なくとも１つのパルス変調器により生成されたパルス信号を、共振器の静電振動励起の目的で用いている。生成されたパルス信号は、共振器の励起電圧と直接接続することができる。この際、振動の効果的な励起ができるので、パルス変調器の混合周波数ω０が、共振器の共振周波数と対応していることが好ましい。
【００２６】
本発明の周波数発振器は、所定の周波数と位相とを有するパルス信号を合成するために、上述のパルス変調器を少なくとも１つ有する。本発明のパルス変調器によれば、所定の周波数と位相とに対して、対応するパルス信号ｙ（ｔ）を生成することができる。この際、生成されるパルス信号の位相状態は、入力信号ｘ（ｔ）の実部と虚部との比率により、非常に正確に予め設定される。生成されるパルス信号は、ω０のあたりでは、ノイズレベルが低い。
【００２７】
さらなる好適な実施形態によれば、前記パルス変調器には、帯域通過フィルタ、好ましくは水晶フィルタまたはセラミックフィルタが後段に接続されている。この後段に接続されたバンドパスフィルタにより、ω０から遠くに位置してノイズレベルが高い周波数成分がフィルタリングされる。
【００２８】
本発明および他の有利な詳細を、例示的実施形態の図を参考にして、以下で詳しく説明する。図１は、本発明のパルス変調器の複合的なブロック図である。図２は、同相経路と直交経路とが別々に示されているパルス変調器のブロック図である。図３は、３値量子化したパルス信号ｙ（ｔ）を示す図である。図４は、量子化器の出力部において生成されたパルス信号ｙ（ｔ）の周波数スペクトルを示す図である。図５は、マイクロメカニクス発振器によりフィルタリングした後の図４の周波数スペクトル示す図である。図６は、サンプリング周波数と混合周波数との比率ω０／ωＡ＝０．２５に対するパルス信号ｙ（ｔ）の周波数スペクトルを示す図である。図７は、統計的丸めを伴うパルス変調器を示す図である。図８は、統計的丸めを実施する場合の図６の周波数スペクトルを示す図である。図９は、２次元パルス変調器のブロック図である。
【００２９】
図１は、本発明のパルス変調器を複合的に示すブロック図である。複素入力信号ｘ（ｔ）は、実部および虚部を含んでいる。実部および虚部は、双方ともデジタル値として示される。加算器ノード１では、複素入力信号ｘ（ｔ）から複素帰還信号２が減算される。このとき、これらの２つの複素信号の差は、制御エラーを示している。さらに、加算器ノード１では、遅延部３の（同じく複素数の）内容が、この差に加算される。遅延部３の内容は、信号線４を介して、加算器ノード１へ送られる。遅延部３は、信号線４と共に複素積分段を形成している。この積分段は、複素制御エラー（すなわち、入力信号と帰還信号との差）を積分する。積分された信号５は、増幅段６において、利得係数「ａ」により増幅される。そして、増幅された信号７は、第１乗算段８へ入力される。第１乗算段８では、増幅された信号７に対して、複素混合信号ｅ−ｊω０ｔが乗算される。その結果、周波数ω０に増加混合された信号９が得られる。ブロック１０は、増加混合された複素信号９の実部を決定する。そして、増加混合された信号のこのようにして得られた実部１１は、量子化器１２へ供給される。
【００３０】
図１に示す実施形態では、量子化器１２は、３値量子化器として形成されている。この３値量子化器は、比較器を用いて、それぞれの入力信号を、パルス信号の考えられる３つの値−１・０・＋１に変換する。このようにして生成された、量子化されたパルス信号ｙ（ｔ）は、量子化器１２の出力部でタップオフ可能である。複素帰還信号２を生成するために、第２乗算段１３では、実数値のパルス信号ｙ（ｔ）に対して、共役複素混合信号ｅ−ｊω０ｔが乗算される。このように、実数と複素数との乗算によって得られた複素帰還信号２は、回路の入力部における加算器ノード１へ入力される。
【００３１】
図１に示す、機能ユニットのシーケンスは、デジタルシグナルプロセッサ（ＤＳＰ）または特別な専用ハードウエアによって実行されるものである。この場合、デジタル信号処理を、サンプリング周波数ωＡで実施する必要がある。このサンプリング周波数ωＡは、複素混合信号の周波数ω０よりもかなり高い。例えば、サンプリング率ωＡとして、混合周波数ω０の２〜１０００倍のものを使用できる。
【００３２】
図２に、図１のパルス変調器をもう一度示す。ここでは、同相信号経路および直交信号経路が別々に示されている。図２の上半分に、同相信号経路１４を示す。同相信号経路１４は、入力信号ｘ（ｔ）の実部Ｒを処理する。図２の下半分に、入力信号の虚部Ｉを処理するための直交信号経路１５を示す。同相信号経路の加算器ノード１６において、制御エラーの実部が、入力信号の実部Ｒと帰還信号の実部１７との差として決定される。この制御エラーに、これまで遅延部１８に格納されていた積分値が加算される。この積分値は、信号線１９を介して加算器ノード１６へ導入される。遅延部１８は、信号線１９と共に、伝達関数Ｈ（ｚ）＝１／（１−ｚ−１）を有する積分器を形成する。制御エラーの実部を、これまでの積分値に加算することにより、新しい積分値が得られる。この新しい積分値は、同じく遅延部１８へ格納される。同相信号経路の積分された信号２０は、利得係数「ａ」を有する増幅器２１によってスケーリングされ、増幅された信号２２として、第１乗算器２３へ送られる。第１乗算器２３は、増幅された実数値の信号２２に対して、実数の信号ｃｏｓ（ω０ｔ）（すなわち、ｅ−ｊω０ｔの実部）を乗算する。 第１乗算器２３は、積Ｒ・ｃｏｓ（ω０ｔ）を決定する。積Ｒ・ｃｏｓ（ω０ｔ）は、信号２４として、加算器２５へ入力される。
【００３３】
パルス変調器の直交信号経路１５は、加算器ノード２６を備えている。この加算器ノード２６では、入力信号の虚部Ｉと、帰還信号の虚部２７との差が計算される。制御エラーの虚部に相当するこの差は、遅延部２８のこれまでの内容に加算され、この内容が、信号線２９を介して、加算器ノード２６へ入力される。これまでの値と、制御エラーの虚数部との合計として得られた新しい値は、遅延部２８に書き込まれる。遅延部２８は、信号線２９と共に、伝達関数Ｈ（ｚ）＝１／（１−ｚ−１）を有する積分器を形成する。この積分器の出力部において、直交信号経路の積分された信号３０が得られる。この信号３０は、利得係数「ａ」を有する増幅器３１によってスケーリングされる。続いて、第２乗算器３３では、こうして得られた増幅された直交信号経路の信号３２に対して、信号ｓｉｎ（ω０ｔ）が乗算される。こうして得られた積Ｉ・ｓｉｎ（ω０ｔ）を信号３４として、加算器２５へ入力する。加算器２５は、信号Ｒ・ｃｏｓ（ω０ｔ）とＩ・ｓｉｎ（ω０ｔ）とを加算し、その出力部から、信号Ｒ・ｃｏｓ（ω０ｔ）＋Ｉ・ｓｉｎ（ω０ｔ）を信号３５として生成する。しかしながら、この信号３５は、増加混合された信号のちょうど実部に相当している。なぜなら、ｘ（ｔ）とｅ−ｊω０ｔとの複素乗算により、ｘ（ｔ）・ｅ−ｊω０ｔ＝（Ｒ＋ｊ・Ｉ）・（ｃｏｓ（ω０ｔ）−ｊ・ｓｉｎ（ω０ｔ））＝［Ｒ・ｃｏｓ（ω０ｔ）＋Ｉ・ｓｉｎ（ω０ｔ）］＋ｊ・［Ｉ・ｃｏｓ（ω０ｔ）−Ｒ・ｓｉｎ（ω０ｔ）］が生じ、この信号の実部は、Ｒ・ｃｏｓ（ω０ｔ）＋Ｉ・ｓｉｎ（ω０ｔ）となるからである。従って、信号３５は、増加混合された複素数値の信号の実部を示し、この点では、図１に示す信号１１に相当している。
【００３４】
デジタル実数値信号３５は、量子化器３６へ導入される。量子化器３６は、この入力信号を量子化されたパルス信号ｙ（ｔ）に変換する。図１および図２の例に示す３段階の（３成分）量子化器は、入力信号を、ｙ（ｔ）∈｛−１；０；＋１｝に基づいて量子化する。このため、量子化器３６は、比較器を備えている。比較器は、信号３５の信号レベルを所定の閾値と常に比較する。この比較の結果に応じて、出力信号ｙ（ｔ）に、値−１；０；＋１の１つを現在の信号値としてそれぞれ割り当てる。３段階の（３成分）量子化の替わりに、使用目的に応じて、例えば２段階の（２値）量子化または複数段階の量子化など任意の他の量子化を使用することもできる。
【００３５】
量子化されたパルス信号ｙ（ｔ）から、複素値帰還信号の実部１７および虚部２７が導出される。このため、パルス信号ｙ（ｔ）に対して、共役複素混合信号ｅ＋ｊω０ｔが乗算される。
【００３６】
ｙ（ｔ）・ｅｊω０ｔ＝ｙ（ｔ）・ｃｏｓ（ω０ｔ）＋ｊ・ｙ（ｔ）・ｓｉｎ（ω０ｔ）
複素値帰還信号の実部ｙ（ｔ）・ｃｏｓ（ω０ｔ）は、第３乗算器３７から生成される。第３乗算器３７は、パルス信号ｙ（ｔ）に対してｃｏｓ（ω０ｔ）を乗算する。従って、第３乗算器３７の出力部から、帰還信号の実部１７が得られる。この実部１７は、加算器ノード１６へ帰還する。複素帰還信号の虚部ｙ（ｔ）・ｓｉｎ（ω０ｔ）を生成するために、第４乗算器３８において、パルス信号ｙ（ｔ）に、ｓｉｎ（ω０ｔ）が乗算される。第４乗算器３８の出力部から、帰還信号の虚部２７が獲得される。この虚部２７は、加算器ノード２６へ帰還する。
【００３７】
図１および図２の実施例では、入力側に積分器が備えられている。これらの積分器は、入力信号と帰還信号との間の制御エラーを積分し、積分された信号を生成する。積分器の伝達関数Ｈ（ｚ）を、Ｈ（ｚ）＝１／（１−Ｚ−１）と書き表せる。積分器の代わりに、入力側に、他の伝達関数Ｈ（ｚ）を有する他の信号生成段を使用してもよい。例えば、より高い次数の伝達関数Ｈ（ｚ）を使用することができる。ただし、この場合は、
ｌｉｍ  Ｈ（ｚ）＝∞
ｚ→１
に当てはまっている必要がある。つまり、周波数ωが値０に近づいていく場合（Ｚ→１）は、伝達関数Ｈ（ｚ）が無限となっていく。さらにＨ（ｚ）の自由なパラメータを、変調器の特定の特性（例えば、信号対ノイズ比）または、全体的なシステムの特定の特性を最適化するために使用してもよい。
【００３８】
図３に、ｙ（ｔ）∈｛−１；０；＋１｝で３値量子化する場合に、量子化器の出力部においてタップオフ可能なパルス信号ｙ（ｔ）の波形を示す。この波形は、コンピュータシミュレーションによって決定されたものである。この場合、複素入力信号の実部Ｒは、０．３に設定されており、一方、入力信号の虚部Ｉは、０に設定されている。従って、入力信号ｘ（ｔ）は一定であり、時間の関数として変化しない。サンプリング周波数ωＡは、混合周波数よりも５倍高い。すなわち、ω０／ωＡ＝０．２である。横座標に、サンプリング周波数ωＡのクロックを示す。サンプリング周波数ωＡには、５０００〜５１００の連番が付されている。各クロックで、パルス信号ｙ（ｔ）は、考えられる３つの値−１；０；＋１の１つをとると考えられる。サンプリング周波数の特定の１クロックの間のｙ（ｔ）の各値は、縦座標の方向にプロットされている。
【００３９】
図３に示すパルス信号のスペクトル分析（ＦＦＴ）を実施すれば、図４に示すスペクトルが得られる。横座標に、各スペクトルの構成要素の周波数が、任意のＦＦＴ単位で示されている。一方、縦座標の方向に、信号強度がｄＢ単位でプロットされている。周波数ω０で、スペクトル分布がピークとなることが分かる。さらに、周波数ω０の周囲のノイズレベルは、スペクトルの残りの部分よりも非常に低いことが分かる。これに対し、従来のシグマ−デルタ変調器では、低い周波数において（つまり、周波数ω０近くにおいて）、ノイズレベルがかなり低下するであろう。本発明のパルス変調器では、積分されて増幅された信号が、複素乗算により、混合周波数ω０に増加混合される。このことにより、ノイズが低減されているスペクトル領域も、混合周波数ω０に向かってシフトされ、したがって、図４に示すノイズ特性が得られる。
【００４０】
本発明のパルス変調器は、パルス信号をデジタル合成するために使用できる。この場合、パルス信号の主要スペクトル成分を、混合周波数ω０によってあらかじめ決定することができる。入力信号の虚部に対する実部の比率によって、生成されたパルス信号の位相角は正確に設定され、位相の安定したパルス信号が得られる。本発明のパルス変調器を周波数合成のために使用する場合は、電気的な帯域フィルタを用いてパルス信号ｙ（ｔ）をフィルタリングすることが好ましい。この帯域フィルタの通過領域は、周波数ω０を中心としている。帯域フィルタは、例えば、水晶またはセラミックフィルタとして形成されていてもよく、この帯域フィルタを使用して、ω０から遠く離れている、ノイズレベルの不都合に高いスペクトル領域を抑制することができる。このような帯域フィルタを使用すれば、信号対ノイズ比がかなり改善される。
【００４１】
本発明のパルス変調器は、特に、調和の取れた発振用の電気機械的な発振器を励起するために適している。特に、マイクロメカニクス共振器の励起電極に印加される３値量子化されたパルス信号を使用すれば、発振励起に必要な静電力を生成できる。この場合、パルス信号ｙ（ｔ）の周波数ω０は、マイクロメカニクス発振器の共振周波数に等しいように選択されていることが好ましい。図３および図４に示すパルス信号を使用して、Ｑ要素が高く（例えば、Ｑ要素１０４）、共振周波数が励起周波数ω０に相当している発振器を調和して励起する場合は、量子化ノイズの大部分が、発振器自体によってフィルタ除去される。特に、共振周波数ω０から遠く離れたスペクトル領域の量子化ノイズは、発振器自体によって抑制される。こうして得られた、フィルタリングされたスペクトルを図５に示す。
【００４２】
周波数の特定の比率ω０／ωＡがあり、この比率では、ｙ（ｔ）のノイズのような量子化の積は、一連のほぼ周期的な関数に変換される。この一例として、図６に周波数スペクトルを示す。この周波数スペクトルは、比率ω０／ωＡ＝０．２５に対して得られたものである。周波数ω０でのピークのほかに、一連のスペクトル線３９・４０・４１などが観察できる。これらのスペクトル線の生じる原因は、量子化器が、制御ループにおいて非線形性の極めて高い要素だからである。なぜなら、このことにより、制御ループにおいて特定の周波数比率で弛緩振動が励起されるからである。制御ループのこの応答は、従来のデルタシグマ変換器で知られている。
【００４３】
弛緩振動を回避するため、ノイズ信号を量子化器の入力信号に加算することにより、量子化器の平均的な線形性を改善できる。このため、スペクトル均等分布ノイズ信号を使用することが好ましい。図７に、適切に改変されたパルス変調器のブロック図を示す。図２に示すブロック図とは異なり、図７に示すパルス変調器は、ノイズ信号４３を生成するノイズ生成器４２をさらに備えている。さらに、図２に記載の積分器は、伝達関数Ｈ（ｚ）を有する信号変換段４４・４５として一般的な形で示されている。その他は、図７に示すアッセンブリは、図２に示すブロック図の素子に対応している。ノイズ信号４３は、加算器２５へ入力され、加算器２５において、信号２４・３４と加算される。従って、量子化器３６の入力部の信号３５には、ノイズ信号が重畳されており、このことは、最終的に量子化時に統計的丸めとなる。図８に、パルス信号ｙ（ｔ）の周波数スペクトルを示す。この周波数スペクトルは、図７に示すように改変されたパルス変調器を用いて生成されたものである。周波数比率ω０／ωＡは、同じく０．２５であるが、弛緩振動は生成されない。
【００４４】
本発明のパルス変調器は、特に、マイクロメカニクス発振器の静電励起に使用される。このため、例えば、図３に示すような種類の３値量子化されたパルス信号は、マイクロメカニクス共振器の励起電極と連結されてもよい。図３に示すパルス信号は、周波数ω０の正弦波信号を示している。したがって、このようなパルス信号を使用すれば、つまり、特に、パルス信号の周波数ω０が発振器の共振周波数に少なくとも適切に対応している場合に、マイクロメカニクス共振器を周波数ω０で調和的に発振するように励起できる。
【００４５】
相互に垂直な２方向ｙ１・ｙ２に発振可能な共振器が、回転数センサーまたはコリオリジャイロに使用される。２つの自由度を有する共振器を静電励起するために、図９に示す２次元パルス変調器を使用できる。２次元パルス変調器は、第１パルス変調器４６を備えている。第１パルス変調器４６は、複素入力信号Ｒ１・Ｉ１からパルス信号ｙ１（ｔ）を生成する。このパルス信号ｙ１（ｔ）は、共振器をｙ１方向に励起する機能を果たす。第２パルス変調器４７を用いて、複素入力信号Ｒ２・Ｉ２からパルス信号ｙ２（ｔ）を生成する。このパルス信号ｙ２（ｔ）によって、発振器は、ｙ２方向へ発振するよう励起される。第１パルス変調器４６と第２パルス変調器４７との双方は、図７に示す統計的な丸めを有するパルス変調器である。したがって、第１および第２パルス変調器４６・４７の構造および操作方法の説明は、図２および図７の図面の説明から分かる。ただし、図９に示す２次元パルス変調器は、双方のチャネルに共通の２Ｄ量子化器４８を備えている。この量子化器４８は、第１パルス変調器４６の信号４９を、量子化されたパルス信号ｙ１（ｔ）に変換し、第２パルス変調器４７の信号５０を、量子化されたパルス信号ｙ２（ｔ）に変換する。双方のチャネルに共通の２Ｄ量子化器４８を使用すれば、信号４９・５０を量子化する際に、マイクロメカニクスセンサーの動作のために有利な付加条件を考慮できる。このような付加条件とは、例えば、その都度チャンネルの一方だけが、ゼロではないパルスを生成してもよい、ということである。他の考えられる付加条件とは、任意の時点で、それぞれ出力信号ｙ１（ｔ）・ｙ２（ｔ）の１つだけが変更されてもよい、ということである。このような付加条件は、発振器の偏差を推定できるように、ダブル共振器の電極に印加されるシフト電流をまとめて測定する場合に有意義である。これらの付加条件により、１つの特定の電極に対してシフト電流を一義的に割り当てられるようになる。その結果、発振器のｙ１偏差とｙ２偏差とに起因する信号を信号分離できる。
【図面の簡単な説明】
【００４６】
【図１】本発明のパルス変調器の複合的なブロック図である。
【図２】同相経路と直交経路とが別々に示されているパルス変調器のブロック図である。
【図３】３値量子化したパルス信号ｙ（ｔ）を示す図である。
【図４】量子化器の出力部において受信されたパルス信号ｙ（ｔ）の周波数スペクトルを示す図である。
【図５】マイクロメカニクス発振器を通してフィルタリングした後の図４の周波数スペクトル示す図である。
【図６】サンプリング周波数と混合周波数との比率ω０／ωＡ＝０．２５に対するパルス信号ｙ（ｔ）の周波数スペクトルを示す図である。
【図７】統計的丸めを伴うパルス変調器を示す図である。
【図８】統計的丸めを実施する場合の図６の周波数スペクトルを示す図である。
【図９】２次元パルス変調器のブロック図である。
【図１】
2006522500.tif 000003
【図２】
2006522500.tif 000004
【図３】
2006522500.tif 000005
【図４】
2006522500.tif 000006
【図５】
2006522500.tif 000007
【図６】
2006522500.tif 000008
【図８】
2006522500.tif 000009
【図７】
2006522500.tif 000010
【図９】
2006522500.tif 000011
【手続補正書】
【提出日】平成17年10月3日(2005.10.3)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2006522500.tif 000012
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2006522500.tif 000013
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2006522500.tif 000014
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2006522500.tif 000015
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2006522500.tif 000016
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2006522500.tif 000017
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2006522500.tif 000018
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2006522500.tif 000019
【国際調査報告】
2006522500.tif 000020
2006522500.tif 000021
2006522500.tif 000022
2006522500.tif 000023