(57)【要約】本発明に係る光導波路デバイスの製造方法には、下部クラッド層（１１４）を堆積させる工程と；下部クラッド層上にフォトレジスト層（１１８）を直接コーティングする工程と；フォトレジスト層をパターニングしてチャネル（１１７）を形成する工程と；コア層（１１６）を堆積させる工程と、ここで、コア層の第１の部分はチャネルの内部に堆積され、第２の部分はパターニングされたフォトレジスト層上に重畳される；パターニングされたフォトレジスト層と、パターニングされたフォトレジスト層上に重畳されたコア層の第２の部分と、を除去する工程と；上部クラッド層（１２０）を堆積させる工程と；が含まれる。
2006512611.tif 000002
【特許請求の範囲】
【請求項１】
ａ．下部クラッド層を堆積させる工程と；
ｂ．該下部クラッド層上にフォトレジスト層を直接コーティングする工程と；
ｃ．該フォトレジスト層をパターニングしてチャネルを形成する工程と；
ｄ．コア層を堆積させる工程と、ここで、該コア層の第１の部分は該チャネルの内部に堆積され、第２の部分はパターニングされた該フォトレジスト層上に重畳される；
ｅ．パターニングされた該フォトレジスト層と、パターニングされた該フォトレジスト層上に重畳された該コア層の第２の部分と、を除去する工程と；
ｆ．上部クラッド層を堆積させる工程と；
が順次含まれる、光導波路デバイスの製造方法。
【請求項２】
前記光導波路がシングルモード導波路である、請求項１に記載の方法。
【請求項３】
前記下部光クラッドが、適切な屈折率を有する透明材料の基板を構成する、請求項１に記載の方法。
【請求項４】
前記下部クラッド層が非ドープド溶融石英基板上にＧｅドープドＳｉＯ2コアを含む、請求項３に記載の方法。
【請求項５】
前記コア層と前記クラッド層との間の屈折率差が約０．３％である、請求項１に記載の方法。
【請求項６】
前記光コア層が０．２マイクロメートル〜１０マイクロメートル（両端の値を含む）の厚さを有する、請求項１に記載の方法。
【請求項７】
前記光コア層が約６．５マイクロメートルの厚さおよび約０．５％の前記コア層と前記クラッド層との間の屈折率差を有する、請求項１に記載の方法。
【請求項８】
前記フォトレジスト層をパターニングする工程がフォトリソグラフィーを含む、請求項１に記載の方法。
【請求項９】
前記コア層を堆積させる工程がプラズマ増強化学気相堆積またはスパッタリングを含む、請求項１に記載の方法。
【請求項１０】
前記フォトレジストをアンダーカッティングするように前記下部クラッドをエッチングする工程をさらに含む、請求項１に記載の方法。
【請求項１１】
前記下部クラッドをエッチングする工程が、前記フォトレジストをパターニングする工程の後で異方性エッチャントを使用する工程を含む、請求項１０に記載の方法。
【請求項１２】
前記堆積させる工程が、次の処理、すなわち、物理気相堆積（ＰＶＤ）、スパッタリング、蒸発、電子ビーム蒸発、分子ビームエピタキシー、パルスレーザー堆積、火炎加水分解堆積（ＦＨＤ）、ならびにより好ましくは化学気相堆積（常圧化学気相堆積（ＡＰＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、およびプラズマ増強化学気相堆積（ＰＥＣＶＤ）を含む）のうちの１つを含む、請求項１に記載の方法。
【請求項１３】
前記下部クラッド層を上に堆積させるための基板ベース層を提供する工程がさらに含まれ、該基板ベース層が、シリコン、石英、または多成分ガラスを含む、請求項１に記載の方法。
【請求項１４】
前記フォトレジストを除去する工程の後で前記コアおよび前記下部クラッド層をアニーリングする工程がさらに含まれる、請求項１に記載の方法。
【請求項１５】
前記光導波路をアニーリングする工程がさらに含まれる、請求項１に記載の方法。
【請求項１６】
前記下部クラッド層が、次の材料、すなわち、二酸化ケイ素（ＳｉＯ2）、フッ化マグネシウム、ダイヤモンド状ガラス（ＤＬＧ）；ポリマー（アクリレート、ポリイミド；シリコン窒化酸化膜（ＳｉＯＮ）；およびハイブリッド有機／無機ゾル−ゲル材料またはホウ素もしくはフッ素ドープドＳｉＯ2のうちの１つから選択される材料を含む、請求項１に記載の方法。
【請求項１７】
前記コア層が、次の材料、すなわち、チタン、ジルコニウム、ゲルマニウム、タンタル、ハフニウム、エルビウム、リン、銀、窒素でドーピングされた二酸化ケイ素、またはスパッタリングされた多成分ガラスのうちの１つから選択される材料を含む、請求項１に記載の方法。
【請求項１８】
前記クラッドがＳｉＯ2を含み、かつ前記コアが、Ｇｅ、Ｐ、Ｔｉ、またはＮでドーピングされたＳｉＯ2を含む、請求項１に記載の方法。
【請求項１９】
前記フォトレジストがポジ型フォトレジストまたはネガ型フォトレジストである、請求項１に記載の方法。
【請求項２０】
前記フォトレジストをパターニングする工程が、前記フォトレジスト層にフォトリソグラフィー法を適用することまたはｅビームリソグラフィーを使用することを含む、請求項１に記載の方法。
【請求項２１】
前記フォトレジスト層をパターニングする工程が、光導波路のアレイを収容するための複数のバイアをパターニングすることを含む、請求項１に記載の方法。
【請求項２２】
請求項１に記載の方法に従って製造される光スプリッター。
【請求項２３】
請求項１に記載の方法により作製される導波路を含む光回路。
【請求項２４】
請求項１に記載の方法により導波路中にパターニングされた電気光学材料から作製される導波路を含む能動導波路デバイス。
【請求項２５】
請求項１に記載の方法に従って製造される導波路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積光回路の作製に関し、より特定的には、導波路コアをパターニングするためにエッチングではなくリフトオフを使用する光導波路の新規な作製方法に関する。
【背景技術】
【０００２】
いわゆるプレーナー光波回路（ＰＬＣ）をベースとした製品は、光学素子のコストおよびサイズを著しく削減すると同時に機能を強化する可能性を有する。この分野で注目すべきは、ドープドＳｉＯ2ガラスに関する研究である（たとえば、河内正夫（Ｍ．Ｋａｗａｃｈｉ）著、光および量子エレクトロニクス（Ｏｐｔｉｃａｌ  ａｎｄ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ）、第２２巻（１９９０年）ｐ．３９１−４１６を参照されたい）。これらの低ドープドガラス質導波路構造体は、光導波に対して周知の石英系光ファイバーに類似しており、したがって、類似のモードフィールドを有するので、チップと標準的シングルモードファイバーとの間の結合損失は少ない。
【０００３】
しかしながら、これらの低屈折率コントラストガラス質構造体に固有の欠点は、回路中で許容できる最小曲率半径がかなり大きいことである（典型的には１５ｍｍ超）。多くの湾曲部分を含むデバイスは非常に大きくなるので、それらはウェーハ上にごく少数配列しうるにすぎず、それほど費用効果的でない。大量生産においてより費用効果的な方法で光学素子を作製するために、デバイス密度を増大させることが望ましい。
【０００４】
図１は、チャネル導波路１０を作製するための代表的な従来法の工程を模式的に示している。図１ａに示されるように、最初にシリコン基板１２を提供し、その上部表面上に下部クラッド層１４を堆積させる。図１ｂでは、クラッド層の上にコア層１６を堆積させる。クラッド層１４およびコア層１６は、火炎加水分解堆積法（ＦＨＤ）、化学気相堆積法（ＣＶＤ）、プラズマ増強ＣＶＤ法（ＰＥＣＶＤ）、ゾル−ゲル法などのような種々の方法により堆積可能である。プレーナー導波路を作製するための高屈折率コントラスト材料の例は、国際公開第９９／５４７１４号パンフレットに見いだしうる。この特許では、ＳｉＯＮおよびＳｉＯ2がそれぞれコア層およびクラッド層として使用されている。
【０００５】
他の実施形態は、非ドープド溶融石英基板上のＧｅドープドＳｉＯ2コアのように、適切な屈折率を有する透明材料の基板を構成する下部光クラッドを含む。
【０００６】
次の工程で（図１ｃ）、コア層１６をアニーリングする。コア層をアニーリングした後（図１ｄ）、フォトレジストまたはメタルマスク１８をコア層１６上にコーティングする。フォトリソグラフィー（図１ｅ）および反応性イオンエッチング（ＲＩＥ）（図１ｆ）を用いて、所望のリッジ構造体を規定する。図１ｇに示されるようにフォトレジストまたはメタルマスク１８を取り除く。最後に、図１ｈは、上部クラッド層２０の堆積を示している。
【０００７】
図１に示されるように、従来のエッチング法は多数の工程を必要とする。特にＲＩＥは、加工に時間がかかる工程である。ＲＩＥはまた、得られるチャネル導波路の散乱損失を招くおそれのある壁の粗さを生成する可能性がある。このほか、従来法は、必要な装置および方法を提供するためにかなりの資本投資を必要とする。
【０００８】
伝統的なエッチングには困難が伴うため、集積回路の製造に用いられる他の方法が試みられてきた。しかしながら、これらの方法を光導波路の作製に適用した場合、引裂きや損傷のような問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
光導波路を作製するためのより効率的かつより費用効果的な方法に対する要求が依然として存在する。
【課題を解決するための手段】
【００１０】
本発明に係る光導波路デバイスの作製方法に、下部クラッド層を堆積させる工程と；下部クラッド層上にフォトレジスト層を直接コーティングする工程と；フォトレジスト層をパターニングしてチャネルを形成する工程と；コア層を堆積させる工程と、ここで、コア層の第１の一部分はチャネルの内部に堆積され、第２の部分はパターニングされたフォトレジスト層上に重畳される；パターニングされたフォトレジスト層と、パターニングされたフォトレジスト層上に重畳されたコア層の第２の部分と、を除去する工程と；上部クラッド層を堆積させる工程と；が含まれる。
【００１１】
光導波路はシングルモード導波路でありうる。下部光クラッドは、適切な屈折率を有する透明材料の基板を包含しうる。
【００１２】
他の選択肢として、下部クラッド層は、非ドープド溶融石英基板、二酸化ケイ素（ＳｉＯ2）、フッ化マグネシウム、ダイヤモンド状ガラス（ＤＬＧ）；ポリマー（アクリレート、ポリイミド、シリコン窒化酸化膜（ＳｉＯＮ）、およびハイブリッド有機／無機ゾル−ゲル材料またはホウ素もしくはフッ素ドープドＳｉＯ2の上にＧｅドープドＳｉＯ2コアを含みうる。光コア層は、０．２マイクロメートル〜１０マイクロメートル（両端の値を含む）の厚さを有しうる。また、次の材料、すなわち、チタン、ジルコニウム、ゲルマニウム、タンタル、ハフニウム、エルビウム、リン、銀、窒素でドーピングされた二酸化ケイ素、またはスパッタリングされた多成分ガラスのうちの１つから選択される材料を含みうる。
【００１３】
本発明の一実施形態では、コア層とクラッド層との間の屈折率差は、約０．３％である。光コア層は、約６．５マイクロメートルの厚さおよび約０．５％のコア層とクラッド層との間の屈折率差を有する。
【００１４】
フォトレジスト層をパターニングする工程は、フォトリソグラフィーを含みうる。また、コア層を堆積させる工程は、プラズマ増強化学気相堆積またはスパッタリングを含みうる。他の選択肢として、堆積工程は、次の処理、すなわち、物理気相堆積（ＰＶＤ）、スパッタリング、蒸発、電子ビーム蒸発、分子ビームエピタキシー、パルスレーザー堆積、火炎加水分解堆積（ＦＨＤ）、ならびにより好ましくは化学気相堆積（常圧化学気相堆積（ＡＰＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、およびプラズマ増強化学気相堆積（ＰＥＣＶＤ）を含む）のうちの１つを含みうる。
【００１５】
このほか、本方法は、フォトレジストをアンダーカッティングするように下部クラッドをエッチングする工程を含みうる。下部クラッドをエッチングする工程は、フォトレジストのパターニング工程の後で等方性または異方性エッチャントを使用する工程を含みうる。
【００１６】
また、本方法は、下部クラッド層を上に堆積させるための基板ベース層を提供する工程を含みうる。基板ベース層は、シリコン、石英、または多成分ガラスを含みうる。本方法はまた、光導波路をアニーリングする工程を含みうる。
【００１７】
特定の一実施形態では、クラッドはＳｉＯ2を含み、コアは、Ｇｅ、Ｐ、Ｔｉ、またはＮでドーピングされたＳｉＯ2を含む。
【発明を実施するための最良の形態】
【００１８】
図２は、チャネル導波路を作製するための本発明に係る代表的な新しい方法の工程を示している。エッチングではなくリフトオフ法を用いて導波路コアをパターニングする。この新しい方法によれば、加工時間および工程を大幅に削減しかつ方法のスループットおよび品質を向上させることにより、チップコストを削減することが可能である。また、この新しい方法は、光集積回路デバイスを作製すべく種々の高屈折率コントラスト材料および低屈折率コントラスト材料の両方に広く適用可能である。
【００１９】
図２ｇおよび図４は、本発明に従って製造される代表的なチャネル導波路を示している。図２ｇでは、そのような導波路１００は、基板１１２、下部クラッド層１１４、コア層１１６、上部クラッド層１２０を含む。コア層、下部クラッド層、上部クラッド層、および任意の追加層の適切な組成および厚さは、数値モデリングにより設計可能である。周知の導波路モデリング法の１つは、「伝達行列」法である（たとえば、導波オプトエレクトロニクス（Ｇｕｉｄｅｄ−Ｗａｖｅ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ）、テオドール・タミール（Ｔｈｅｏｄｏｒ  Ｔａｍｉｒ）編、第２版、シュプリンガー・フェアラーク（Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ）刊を参照されたい）。他の選択肢として、カナダ国オンタリオ州オタワのオプティウェスブ・コーポレーション（ＯｐｔｉＷａｖｅ  Ｃｏｒｐｏｒａｔｉｏｎ，Ｏｔｔａｗａ，ＯＮ，Ｃａｎａｄａ）製のオプティビーピーエム（ＯｐｔｉＢＰＭ）をはじめとする市販の導波路モデリングツールを使用することも可能である。図４は、本発明の方法に従って製造されるＳｉＯＮチャネル導波路を有する代表的な光チップ３００を示している。チャネル導波路は、６．５μｍの厚さおよび屈折率ｎ＝１．４８を有するＳｉＯ2の下部クラッド３１４をＳｉ（１００）ウェーハ基板３１２上に含む。コア３１６は、１．２μｍの厚さおよび屈折率ｎ＝１．６９２２のＳｉＯＮを含む。上部クラッド３２０は、５．４μｍの厚さおよび屈折率ｎ＝１．４８を有するＳｉＯ2を含む。
【００２０】
代表的な製造方法は、図１ａに類似した図２ａに示されるように開始される。Ｓｉ（１００）のようなシリコン基板ウェーハ１１２を提供し、シリコン基板１１２の上部表面上に下部クラッド層１１４を堆積させる。他の基板材料としては、石英または多成分ガラスが挙げられる。好適なクラッド材料としては、ＳｉＯＮ、ＳｉＯ2、フッ化マグネシウム、ダイヤモンド状ガラス（ＤＬＧ）；ポリマー（アクリレート、ポリイミド；シリコン窒化酸化膜（ＳｉＯＮ）；およびハイブリッド有機／無機ゾル−ゲル材料またはホウ素もしくはフッ素ドープドＳｉＯ2、ならびに当技術分野で公知の他の好適な材料が挙げられる。
【００２１】
クラッド層１１４は、火炎加水分解堆積（ＦＨＤ）、化学気相堆積（ＣＶＤ）、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）、ゾル−ゲル、スパッタリング、または真空蒸発のような当技術分野で公知の方法により堆積可能である。
【００２２】
特定の代表的方法では、ＳｉＯ2を下部クラッドとして使用する。下部クラッド層１１４は、以下のようなパラメーターを有する反応器（たとえば、英国ブリストルＢＳ４９  ４ＡＰのオックスフォード・インストラメンツ・グループ（Ｏｘｆｏｒｄ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｇｒｏｕｐ，Ｂｒｉｓｔｏｌ  ＢＳ４９  ４ＡＰ  ＵＫ）のメンバーであるプラズマ・テクノロジー（Ｐｌａｓｍａ  Ｔｅｃｈｎｏｌｏｇｙ）により製造されてプラズマラボμＰ（Ｐｌａｓｍａｌａｂ  μＰ）として市販されている反応器）を用いてＰＥＣＶＤ法により堆積される。
堆積温度：３００℃
ＳｉＨ４流量：３ｓｃｃｍ
Ｎ２Ｏ流量：１００ｓｃｃｍ
堆積圧力：５０ｍＴｏｒｒ
ＲＦ電力（１３．５６ＭＨｚ）：２００Ｗ
【００２３】
上記のパラメーターは、１．４８のクラッド屈折率を達成するように設計されたものである。堆積時間は、下部クラッドに必要とされる厚さに依存して異なりうる。
【００２４】
本発明の代表的な方法の次の工程（図２ｂで示される）で、フォトレジストの厚い層１１８をクラッド層上に直接適用する。これは、コア層１６を堆積させる図１ｂに示される伝統的な工程とは対照的である。代表的実施形態では、下部クラッド１１４を有するシリコンウェーハ１１２にポジ型シップレイ（Ｓｈｉｐｌｅｙ）１８１８（米国マサチューセッツ州０１７５２マールボロのシップレイ・カンパニー（Ｓｈｉｐｌｅｙ  Ｃｏｍｐａｎｙ，Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡ  ０１７５２，ＵＳＡ）から入手可能）のようなフォトレジストをスピンコーティングした。他のフォトレジスト（ポジ型およびネガ型の両方）を本方法で使用してもよい。
【００２５】
露光および現像を介して下部クラッド上にパターニングされたフォトレジストを得るなどの従来の方法により、図２ｃに示されるようにフォトレジスト層１１８をパターニングする。パターニングにより、クラッド層１１４の一部分を露出させたバイア１１７を形成する。
【００２６】
図２ｄは、パターニングされたフォトレジスト層１１８上へのコア層１１６の堆積を示している。代表的実施形態では、ＳｉＯＮのコア層が、以下のようなパラメーターを用いてＰＥＣＶＤ法により、パターニングされたフォトレジスト上に堆積される。
堆積温度：８０℃
ＳｉＨ4流量：８ｓｃｃｍ
Ｎ2Ｏ流量：２０ｓｃｃｍ
ＮＨ3流量：４０ｓｃｃｍ
堆積圧力：５０ｍＴｏｒｒ
ＲＦ電力：２００Ｗ
【００２７】
上記のパラメーターの適用は１．２μｍの厚さおよび１．６９２２の屈折率を有するＳｉＯＮ膜コア層１１６を生成するように設計されている。典型的には、ＳｉＯＮがコア層として選択される。なぜなら、その屈折率は広範にわたり調整可能であり（ｎ＝１．４６〜２．００）、光集積回路設計において大きい自由度が得られるからである。代替材料としては、高屈折率コントラスト材料、たとえば、Ｓｉ3Ｎ4、ＴｉドープドＳｉＯ2、ＺｒドープドＳｉＯ2、ＨｆドープドＳｉＯ2、またはＴａドープドＳｉＯ2、好適な強誘電性材料、チタン、ジルコニウム、ゲルマニウム、タンタル、ハフニウム、エルビウム、リン、銀、窒素でドーピングされた二酸化ケイ素、あるいはスパッタリングされた多成分ガラス、たとえば、ランタン−アルミニウム−ジルコネート系（「ＬＡＺ」）が挙げられる。
【００２８】
図２ｅは、フォトレジスト層１１８のリフトオフを示している。コア層１１６の堆積後、フォトレジストストリッパー中などでフォトレジスト１１８をリフトオフする。リフトオフ法によりフォトレジスト層１１８上のコア層１１６の部分を除去し、チャネルバイア１１７の内部に着座するコア層１１６の部分だけを残存させる。
【００２９】
伝統的には、光導波路を製造するためにリフトオフ法を使用することは避けられてきた。スパッタリング法により堆積された導波路材料のリフトオフに伝統的なリフトオフ法を適用する試みでは、より厚い導波路材料層を達成するために長時間（数時間または１０時間超）を要した。スパッタリング法を長時間適用したときにフォトレジスト層がプラズマにより架橋されるので、下側層に損傷を与えることなくフォトレジスト層を除去することは非常に困難であった。
【００３０】
これとは対照的に、本発明の実施形態では、迅速な堆積（我々の導波路材料の場合、一般的には１０〜６０分）および低い加工温度が可能であるＰＥＣＶＤ法を使用する。これによりフォトレジストの架橋が回避されるので、リフトオフ除去が可能になる。
【００３１】
図５および６に示されるように、異なる導波路リッジ１１７（２、２．５、３、３．５、４、８．５μｍまでペアで、次に１５、２５、５０、１００μｍ）を形成することが可能である。図７は、本発明の方法に従って製造された５μｍコアリッジ１１６のＳＥＭ断面を示している。本発明のリフトオフ法により非常に平滑な側壁を達成しうることがわかるであろう。
【００３２】
次に、図２ｆに示されるようにコア層１１６をアニーリングすることが可能である。最後に、図２ｇに示されるように、下端クラッド層１１４と同一または類似の材料を含む上部クラッド層１２０を下端クラッド層１１４およびコア層１１６の両方の上に堆積させる。特定の実施形態では、上部クラッド１２０は、ＳｉＯ2を含み、下部クラッド層１１４と同一または類似のパラメーターでＰＥＣＶＤにより５．４μｍの厚さに堆積される。図８は、本発明に従って製造された５ｍｍ導波路チャネルの上部クラッドの成長プロファイルのＳＥＭ断面の写真である。
【００３３】
図９は、本発明に従って製造された代表的な６．５μｍ導波路チャネルのシングルモード出力強度を示している。８．５μｍ未満のチャネルのコアリッジ幅は、図４に示されるようなＳｉＯＮ導波路構造体では１５５０ｎｍにおいてシングルモードであり、一方、８．５μｍ超のリッジ幅は、マルチモード導波路である。伝搬損失を測定したところ、堆積させたままの状態のＳｉＯＮ膜の標準値である２．８５ｄＢ／ｃｍの近傍であった。
【００３４】
フォトレジストパターンの除去により、堆積されたパターン化層のエッジで引裂きを生じるおそれがある。この問題を克服するために、フォトレジスト層は、その中に「逆ベベル」を有していてもよい。図３は、パターニングするときにフォトレジスト層がアンダーカッティングされる本発明に係る代表的方法の工程を示している。図３ａ〜３ｃに示される工程は、図２ａ〜２ｃに示される工程に類似している。下部クラッド層２１４はシリコンウェーハ２１２上に堆積される。次に、フォトレジスト層２１８をクラッド層２１４上に堆積させ、チャネル２１７を形成するようにパターニングする。
【００３５】
図３ｄに示されるように、この実施形態は、アンダーカッティングされたチャネル２１９がエッチングによりクラッド層２１４中に形成される点が異なる。一般的には、アンダーカッティングされたフォトレジストパターンを達成することは困難である。なぜなら、フォトレジストパターンのエッジは、パターンの下端および上端で丸みを帯びており、一般に、エッジは、アンダーカットカッティングされずにオーバーカッティングされる傾向をもつからである（すなわち、フォトレジストエッジのベベルは、不適切な方向を向くことが多い）。
【００３６】
図１０は、図３ｄに示される概略断面図に対応する写真である。次に、本発明に係る方法のこの工程に使用される代表的なパラメーターを示す。厚さ８μｍのＳｉＯ2クラッド層２１４をＰＥＣＶＤによりＳｉウェーハ２１２上に堆積させた。シップレイ（Ｓｈｉｐｌｅｙ）１８１８のようなフォトレジストを含むフォトレジスト層２１８をＳｉＯ2クラッド層２１４上に約１．９μｍの厚さになるように４０００ｒｐｍでコーティングした。１０５℃でフォトレジスト層２１８を３０分間キュアーさせ、次に、メタルマスクを用いて約１８２ｍＪ／ｃｍ2のエネルギー密度を有する光で露光した。ＭＦ３１９現像液中で３０秒間現像した後、脱イオン水で十分にすすぎ、フォトレジスト層２１８のパターニングを達成した。
【００３７】
次に、以下のパラメーターを用いて、下部クラッド層２１４の露光部分に対して等方性エッチングを行った。
緩衝化ＨＦ：１：６（ＨＦ：ＮＨ4Ｆ）
エッチング時間：５分間
エッチング速度：１００ｎｍ／分
【００３８】
異方性エッチャントを使用してもよい。上記のパラメーターを用いて、エッチング特徴部２１９をもたせて、ＳｉＯ2上に０．５μｍのエッチング深さを得た（チャネル２１７参照）。
【００３９】
ここで、図３ｅを参照する。次に、コア層２１６をフォトレジスト層２１８および下部クラッド層２１４の露光部分の上に堆積させる。図１１は、エッチングされた領域２１７およびフォトレジスト２１８の上にＰＥＣＶＤにより堆積させた実際の代表的な２．５μｍのＳｉＯＮコア層２１６の写真である。
【００４０】
図３ｆに示されるように、フォトレジスト層２１８は、フォトレジスト層のリッジに重ねられたコア層２１６の部分と一緒に除去される。図１２は、フォトレジストの除去後のＳｉＯＮ導波路コアリッジ２１６を示している。アンダーカッティングを含むリフトオフ法により厚さ３μｍ超のコア層を作製しうることが首尾よく実証された。かくして、この方法を低屈折率コントラスト材料に適用することが可能である。
【００４１】
最後に、図３ｈに示されるように、上部クラッド層２２０をコアリッジ２１６および下部クラッド層２１４の両方の上に堆積させる。図１３は、ＰＥＣＶＤ法によりコア層上に堆積された実際の代表的な８μｍの上部クラッドを示している。下部および上部クラッド２１４および２２０のいずれの屈折率も１．４６であり、一方、コアリッジ２１６の屈折率は１．５５である。本発明のＰＥＣＶＤ法により非常に良好なＳｉＯ2段差被覆が達成されることがわかるであろう。
【００４２】
本発明の方法は、さまざまな光導波路の製造に使用可能である。図１４〜１６に示されるさらに他の代表的実施形態では、シリコン基板３１２を使用した。３μｍの熱酸化ＳｉＯ2クラッド層３１４を基板３１２上に堆積させた。ＡＺ４４００（ニュージャージー州０８８７６サマヴィル・７０マイスター・アベニューのクラリアント・コーポレーション・ビジネス・ユニット・エレクトロニック・マテリアルズ（Ｃｌａｒｉａｎｔ  Ｃｏｒｐｏｒａｔｉｏｎ，Ｂｕｓｉｎｅｓｓ  Ｕｎｉｔ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ，７０  Ｍｅｉｓｔｅｒ  Ａｖｅｎｕｅ，Ｓｏｍｅｒｖｉｌｌｅ，ＮＪ  ０８８７６））のような好適なフォトレジストを含むフォトレジスト層３１８を約４．５μｍの厚さになるようにＳｉＯ2クラッド層３１４上に４０００ｒｐｍでコーティングした。１１０℃でフォトレジスト層３１８を２００秒間キュアーさせ、次に、メタルマスクを用いて約２８０ｍＪ／ｃｍ2のエネルギー密度を有する光で露光した。ＡＺ  ４００Ｋ（ニュージャージー州０８８７６サマヴィル・７０マイスター・アベニューのクラリアント・コーポレーション・ビジネス・ユニット・エレクトロニック・マテリアルズ（Ｃｌａｒｉａｎｔ  Ｃｏｒｐｏｒａｔｉｏｎ，Ｂｕｓｉｎｅｓｓ  Ｕｎｉｔ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ，７０  Ｍｅｉｓｔｅｒ  Ａｖｅｎｕｅ，Ｓｏｍｅｒｖｉｌｌｅ，ＮＪ  ０８８７６））のような現像液中で６０秒間現像した後、脱イオン水で十分にすすぎ、図示されているフォトレジスト層のパターニングを達成した。
【００４３】
次に、以下のパラメーターを用いてクラッド層を等方的にエッチングした。
緩衝化ＨＦ：１：６（ＨＦ：ＮＨ4Ｆ）
エッチング時間：２０分間
エッチング速度：７５ｎｍ／分
【００４４】
上記のパラメーターを用いて、ＳｉＯ2の１．５μｍのエッチング深さを得た。図１５を参照する。Ｓｉを用いて市販の平行平板容量結合プラズマ反応器（フロリダ州セントピータースバーグのプラズマサーム・インコーポレーテッド（ＰｌａｓｍａＴｈｅｒｍ，Ｉｎｃ．ｏｆ  Ｓｔ．Ｐｅｔｅｒｓｂｕｒｇ，Ｆｌｏｒｉｄａ）から市販されている）により、ダイヤモンド状ガラス（ＤＬＧ）の５μｍ層３１６を図２に示されるエッチングされた領域およびフォトレジストの上に堆積させた。堆積時、ウェーハを給電電極上に配置し、次の条件下でＤＬＧを堆積させた。
テトラメチルシラン（Ｔｅｔｒａｍｅｔｈｌｙｓｉｌａｎｅ）流量：５０ｓｃｃｍ
Ｏ2流量：２００ｓｃｃｍ
堆積圧力：９７ｍＴｏｒｒ
ＲＦ電力（１３．５６ＭＨｚ）  ６００ワット
堆積時間：１００分間
【００４５】
指向性堆積法を使用したので、ＤＬＧ材料がフォトレジストの側壁上に有意に堆積しなかったことがわかるであろう。
【００４６】
図１６は、フォトレジストの除去後のＤＬＧ導波路コアリッジ３１６を示している。アンダーカッティングを含む本発明のリフトオフ法を用いて、厚さ５μｍ超のコア層を作製することが可能である。より深いコアリッジを形成することができるので、本発明の方法を低屈折率コントラスト材料で使用することができる。
【００４７】
本発明の方法は、伝統的方法よりも削減された工程および短縮された製造時間を提供する。本発明を用いれば、光導波路のスループットおよび品質が有意に向上して、デバイスコストが削減され、コストの影響を受けやすい用途で導波路デバイスが利用できるようになる可能性がある。
【００４８】
本発明に従って製造される導波路は、マッハ・ツェンダー干渉計、熱光学スイッチ、アレイ型導波路格子、方向性結合器、または導波路ブラッグ格子フィルターのようなさまざまな光回路で使用可能である。他の用途としては、電気光学材料から作製される導波路を含む能動導波路デバイスが挙げられる。代表的な電気光学材料としては、電気分極ガラスが挙げられる。
【００４９】
当業者であれば、本発明が多種多様な光学構造体の作製に使用可能であることはわかるであろう。代表的な好ましい実施形態を参照して本発明について説明してきたが、本発明の範囲から逸脱することなく他の特定の形態で本発明を具体化することも可能である。したがって、当然のことながら、本明細書中で説明および例示された実施形態は単なる例にすぎず、本発明の範囲を限定しようとするものではない。本発明の範囲に準拠して他の変更および修正を加えることも可能である。
【図面の簡単な説明】
【００５０】
【図１】チャネル光導波路を製造するための従来の方法の工程順の概略図である。
【図２】チャネル光導波路を製造するための本発明に係る方法の工程順の概略図である。
【図３】第２の実施形態の工程順の概略図である。
【図４】本発明に係るＳｉＯ2／ＳｉＯＮ／ＳｉＯ2／Ｓｉ導波路構造体の概略図である。
【図５】本発明に係る第１のリフトオフ法により形成された代表的な導波路リッジの光学顕微鏡写真である。
【図６】本発明に係る第１のリフトオフ法により形成された代表的な導波路リッジの光学顕微鏡写真である。
【図７】本発明に係る第１のリフトオフ法により形成された代表的な導波路コアリッジの走査型電子顕微鏡（ＳＥＭ）の顕微鏡写真である。
【図８】本発明に係る第１のリフトオフ法により形成された代表的な導波路コアリッジのＳＥＭ顕微鏡写真である。
【図９】本発明に従って製造された６．５μｍ導波路チャネルの測定されたシングルモード出力強度である。
【図１０】本発明に係る第１のリフトオフ法により形成された代表的な導波路コアリッジの光学顕微鏡写真である。
【図１１】本発明に係る第２のリフトオフ法により形成された代表的な導波路リッジの光学顕微鏡写真である。
【図１２】本発明に係る第２のリフトオフ法により形成された代表的な導波路コアリッジの光学顕微鏡写真である。
【図１３】本発明に係る第２のリフトオフ法により形成された代表的な導波路コアリッジの光学顕微鏡写真である。
【図１４】本発明に係る第３のリフトオフ法により形成された代表的な導波路リッジの光学顕微鏡写真である。
【図１５】本発明に係る第３のリフトオフ法により形成された代表的な導波路コアリッジの光学顕微鏡写真である。
【図１６】本発明に係る第３のリフトオフ法により形成された代表的な導波路コアリッジの光学顕微鏡写真である。
2006512611.tif 000003
2006512611.tif 000004
2006512611.tif 000005
【図４】
2006512611.tif 000006
【図５】
2006512611.tif 000007
【図６】
2006512611.tif 000008
【図７】
2006512611.tif 000009
【図８】
2006512611.tif 000010
【図９】
2006512611.tif 000011
【図１０】
2006512611.tif 000012
【図１１】
2006512611.tif 000013
【図１２】
2006512611.tif 000014
【図１３】
2006512611.tif 000015
【図１４】
2006512611.tif 000016
【図１５】
2006512611.tif 000017
【図１６】
2006512611.tif 000018
【国際調査報告】
2006512611.tif 000019
2006512611.tif 000020