(57)【要約】半導体マルチパッケージモジュールは、マルチパッケージモジュール基板の表面に取り付けられるプロセッサ及び複数のメモリパッケージを含む。いくつかの実施形態において、メモリパッケージは、スタックドダイパッケージを含み、いくつかの実施形態において、メモリパッケージは、スタックドメモリパッケージを含む。いくつかの実施形態において、プロセッサは、マルチパッケージモジュール基板の中心あるいはその近傍に位置が定められ、複数のメモリパッケージあるいはスタックドメモリパッケージアッセンブリは、プロセッサに近接してマルチパッケージモジュール基板に位置が定められる。
2006522478.tif 000002
【特許請求の範囲】
【請求項１】
モジュール基板と、
該モジュール基板の第一表面の一部に取り付けられるプロセッサと、
該プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に配置されるメモリパッケージスタックと
を含むマルチパッケージモジュール。
【請求項２】
プロセッサは、モジュール基板表面のほぼ中心部分に取り付けられ、メモリパッケージスタックは、プロセッサが取り付けられる部分の一方側であって、モジュール基板表面の一部の上に配置される請求項１に記載のマルチパッケージモジュール。
【請求項３】
メモリパッケージスタックは、プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる請求項１に記載のマルチパッケージモジュール。
【請求項４】
メモリパッケージスタックは、プロセッサの一部の上に取り付けられ、メモリパッケージスタックは、プロセッサ取付部の一方側であって、モジュール基板表面の一部の上に位置が定められる請求項１に記載のマルチパッケージモジュール。
【請求項５】
プロセッサは、ＣＰＵを含む請求項１に記載のマルチパッケージモジュール。
【請求項６】
プロセッサは、ＧＰＵを含む請求項１に記載のマルチパッケージモジュール。
【請求項７】
プロセッサは、ＡＳＩＣを含む請求項１に記載のマルチパッケージモジュール。
【請求項８】
メモリパッケージスタックは、パッケージスタック基板の第一表面の上に取り付けられる第一パッケージと、パッケージスタック基板の第二表面の上に取り付けられる第二パッケージとを含む請求項１に記載のマルチパッケージモジュール。
【請求項９】
第一パッケージは、ＢＧＡパッケージである請求項８に記載のマルチパッケージモジュール。
【請求項１０】
第一パッケージは、ＬＧＡパッケージである請求項８に記載のマルチパッケージモジュール。
【請求項１１】
プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に配置される複数のメモリパッケージスタックを含む請求項１に記載のマルチパッケージモジュール。
【請求項１２】
プロセッサが取り付けられる部分の一方側であって、それぞれモジュール基板表面の一部の上に配置される複数のメモリパッケージスタックを含む請求項２に記載のマルチパッケージモジュール。
【請求項１３】
プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる複数のメモリパッケージスタックを含む請求項３に記載のマルチパッケージモジュール。
【請求項１４】
それぞれプロセッサの一部の上に取り付けられ、プロセッサ取付部の一方側であって、モジュール基板表面の一部の上に位置が定められる複数のメモリパッケージスタックを含む請求項４に記載のマルチパッケージモジュール。
【請求項１５】
各メモリパッケージスタックは、パッケージスタック基板の第一表面の上に取り付けられる第一パッケージと、パッケージスタック基板の第二表面の上に取り付けられる第二パッケージとを含む請求項１１に記載のマルチパッケージモジュール。
【請求項１６】
複数のメモリパッケージスタックは、メモリパッケージアッセンブリを含み、共通メモリパッケージアッセンブリ基板は、複数のメモリパッケージスタックのそれぞれのためのパッケージスタック基板を含む請求項１５に記載のマルチパッケージモジュール。
【請求項１７】
共通メモリアッセンブリ基板は、プロセッサが取り付けられるモジュール基板の一部を補う請求項１６に記載のマルチパッケージモジュール。
【請求項１８】
プロセッサの上の共通メモリアッセンブリ基板に開口が与えられる請求項１６に記載のマルチパッケージモジュール。
【請求項１９】
プロセッサの上にヒートスラッグが取り付けられ、共通メモリアッセンブリ基板における開口は、ヒートスラッグに対応する請求項１８に記載のマルチパッケージモジュール。
【請求項２０】
ヒートスラッグは、プロセッサの頂表面とモジュールの下限との間の容積を占める請求項１９に記載のマルチパッケージモジュール。
【請求項２１】
ヒートスラッグの頂表面の上にヒートスプレッダーが取り付けられる請求項２０に記載のマルチパッケージモジュール。
【請求項２２】
メモリスタック基板の表面への各ＢＧＡメモリパッケージの電気的な接続のためにボール配列が与えられる請求項９に記載のマルチパッケージモジュール。
【請求項２３】
メモリスタック基板の表面への各ＢＧＡメモリパッケージの電気的な接続のためにバンプ配列が与えられる請求項２２に記載のマルチパッケージモジュール。
【請求項２４】
スタックにおける上ＢＧＡパッケージは、メモリスタック基板の上表面に接続され、スタックにおける下ＢＧＡパッケージは、メモリスタック基板の下表面にインバート（裏返し）され且つ接続される請求項９に記載のマルチパッケージモジュール。
【請求項２５】
ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる請求項１０に記載のマルチパッケージモジュール。
【請求項２６】
スタックにおけるＬＧＡメモリパッケージは、同じ方向にスタックされ（積み重ねられ）、スタックにおける下パッケージとモジュール基板との間にＺ方向相互接続のワイヤボンドのループのためのリリーフを与えるべく、間隔を有して離間される請求項１０に記載のマルチパッケージモジュール。
【請求項２７】
スタックにおける各ＬＧＡメモリパッケージは、ワイヤボンディングによってメモリスタック基板に電気的に接続され、メモリパッケージとモジュール基板との間のＺ方向相互接続は、メモリスタック基板とモジュール基板との間のワイヤボンディングによってなされる請求項１０に記載のマルチパッケージモジュール。
【請求項２８】
スタックにおける下ＬＧＡパッケージは、メモリスタック基板の下表面に取り付けられ、且つ該下表面にワイヤボンド接続され、そして、スタックにおける上ＬＧＡパッケージは、インバート（裏返し）され且つメモリスタック基板の上表面に取り付けられ、且つ該上表面にワイヤボンド接続される請求項１０に記載のマルチパッケージモジュール。
【請求項２９】
モジュール基板と、
該モジュール基板の第一表面の一部に取り付けられるプロセッサと、
該プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に配置される複数のメモリパッケージスタックと
を含むマルチパッケージモジュール。
【請求項３０】
プロセッサは、モジュール基板表面のほぼ中心部分に取り付けられ、メモリパッケージスタックは、プロセッサが取り付けられる部分の一方側であって、モジュール基板表面の一部の上に配置される請求項２９に記載のマルチパッケージモジュール。
【請求項３１】
メモリパッケージスタックは、プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる請求項２９に記載のマルチパッケージモジュール。
【請求項３２】
メモリパッケージスタックは、プロセッサの一部の上に取り付けられ、メモリパッケージスタックは、プロセッサ取付部の一方側であって、モジュール基板表面の一部の上に位置が定められる請求項２９に記載のマルチパッケージモジュール。
【請求項３３】
プロセッサは、ＣＰＵを含む請求項２９に記載のマルチパッケージモジュール。
【請求項３４】
プロセッサは、ＧＰＵを含む請求項２９に記載のマルチパッケージモジュール。
【請求項３５】
プロセッサは、ＡＳＩＣを含む請求項２９に記載のマルチパッケージモジュール。
【請求項３６】
各メモリパッケージスタックは、パッケージスタック基板の第一表面の上に取り付けられる第一パッケージと、パッケージスタック基板の第二表面の上に取り付けられる第二パッケージとを含む請求項２９に記載のマルチパッケージモジュール。
【請求項３７】
第一パッケージは、ＢＧＡパッケージである請求項３６に記載のマルチパッケージモジュール。
【請求項３８】
第一パッケージは、ＬＧＡパッケージである請求項３６に記載のマルチパッケージモジュール。
【請求項３９】
各メモリパッケージスタックは、パッケージスタック基板の第一表面の上に取り付けられる第一パッケージと、パッケージスタック基板の第二表面の上に取り付けられる第二パッケージとを含む請求項２９に記載のマルチパッケージモジュール。
【請求項４０】
複数のメモリパッケージスタックは、メモリパッケージアッセンブリを含み、共通メモリパッケージアッセンブリ基板は、複数のメモリパッケージスタックのそれぞれのためのパッケージスタック基板を含む請求項３９に記載のマルチパッケージモジュール。
【請求項４１】
共通メモリアッセンブリ基板は、プロセッサが取り付けられるモジュール基板の一部を補う請求項４０に記載のマルチパッケージモジュール。
【請求項４２】
プロセッサの上の共通メモリアッセンブリ基板に開口が与えられる請求項４１に記載のマルチパッケージモジュール。
【請求項４３】
プロセッサの上にヒートスラッグが取り付けられ、共通メモリアッセンブリ基板における開口は、ヒートスラッグに対応する請求項４２に記載のマルチパッケージモジュール。
【請求項４４】
ヒートスラッグは、プロセッサの頂表面とモジュールの下限との間の容積を占める請求項４３に記載のマルチパッケージモジュール。
【請求項４５】
ヒートスラッグの頂表面の上にヒートスプレッダーが取り付けられる請求項４４に記載のマルチパッケージモジュール。
【請求項４６】
メモリパッケージは、ＢＧＡメモリパッケージを含み、共通メモリアッセンブリ基板の表面への各ＢＧＡメモリパッケージの電気的な接続のためにボール配列が与えられる請求項４０に記載のマルチパッケージモジュール。
【請求項４７】
メモリパッケージは、ＢＧＡメモリパッケージを含み、共通メモリアッセンブリ基板の表面への各ＢＧＡメモリパッケージの電気的な接続のためにバンプ配列が与えられる請求項４０に記載のマルチパッケージモジュール。
【請求項４８】
メモリパッケージは、ＢＧＡパッケージを含み、スタックにおける上ＢＧＡパッケージは、共通メモリアッセンブリ基板の上表面に接続され、スタックにおける下ＢＧＡパッケージは、共通メモリアッセンブリ基板の下表面にインバート（裏返し）され且つ接続される請求項４０に記載のマルチパッケージモジュール。
【請求項４９】
メモリパッケージは、ＬＧＡメモリパッケージを含む請求項２９に記載のマルチパッケージモジュール。
【請求項５０】
ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる請求項４９に記載のマルチパッケージモジュール。
【請求項５１】
スタックにおけるＬＧＡメモリパッケージは、同じ方向にスタックされ（積み重ねられ）、スタックにおける下パッケージとモジュール基板との間にＺ方向相互接続のワイヤボンドのループのためのリリーフを与えるべく、間隔を有して離間される請求項４９に記載のマルチパッケージモジュール。
【請求項５２】
各ＬＧＡメモリパッケージは、ワイヤボンディングによって共通メモリアッセンブリ基板に電気的に接続され、メモリパッケージアッセンブリとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる請求項４０に記載のマルチパッケージモジュール。
【請求項５３】
下ＬＧＡパッケージは、共通メモリアッセンブリ基板の下表面に取り付けられ、且つ該下表面にワイヤボンド接続され、そして、上ＬＧＡパッケージは、インバート（裏返し）され且つ共通メモリアッセンブリ基板の上表面に取り付けられ、且つ該上表面にワイヤボンド接続される請求項４０に記載のマルチパッケージモジュール。
【請求項５４】
互いにプロセッサの反対側に配置される一組からなる、二つの前記メモリパッケージスタックを含む請求項３１に記載のマルチパッケージモジュール。
【請求項５５】
互いにプロセッサの反対側に配置される二組からなる、四つの前記メモリパッケージスタックを含む請求項３１に記載のマルチパッケージモジュール。
【請求項５６】
モジュール基板、プロセッサ及び複数のメモリパッケージスタックを提供し、
基板の第一表面にプロセッサを取り付け、
基板の第一表面の上にメモリパッケージを取り付け、
メモリパッケージとモジュール基板との間にワイヤボンドを形成することによって、メモリパッケージとモジュール基板とのＺ方向相互接続を製造する
プロセッサ及び複数のメモリパッケージを含むマルチパッケージモジュールの製造方法。
【請求項５７】
複数のメモリパッケージスタックの提供は、メモリスタック基板へのメモリパッケージの取り付けを含み、Ｚ方向相互接続の製造は、メモリスタック基板とモジュール基板との間のワイヤボンドの形成を含む請求項５６に記載の方法。
【請求項５８】
複数のメモリパッケージスタックの提供は、共通メモリアッセンブリ基板へのメモリパッケージの取り付けを含み、Ｚ方向相互接続の製造は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンドの形成を含む請求項５６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージングに関する。特に、本発明は、パッケージ内にプロセッサとメモリチップとを含む半導体パッケージに関する。
【発明の開示】
【発明が解決しようとする課題】
【０００２】
使用目的によっては、半導体メモリチップをＣＰＵ、ＡＳＩＣあるいはＧＰＵといったプロセッサと同じパッケージに含ませることが望ましい。
【０００３】
一般的にコンピュータ産業においては、コンピュータ装置のサイズを最小限に抑え、また、コストを下げると共に生産高を上げつつ、パフォーマンスを増大させることもまた望ましい。
【課題を解決するための手段】
【０００４】
本発明は、マルチパッケージモジュール基板の表面に取り付けられるプロセッサ及び複数のメモリパッケージを含むマルチパッケージモジュールへ導かれる。
【０００５】
本発明によれば、ＡＳＩＣやＣＰＵやＧＰＵといったプロセッサは、モジュール基板の表面に取り付けられ、二つあるいはそれ以上のメモリパッケージは、基板の上表面に取り付けられる。
【０００６】
一般的に、本発明は、マルチパッケージモジュールの様々な構造を特徴付ける。本発明によれば、メモリパッケージは、スタックドダイパッケージを含み、あるいはメモリパッケージは、スタックドメモリパッケージを含む。また、本発明によれば、プロセッサは、モジュール基板の下表面に取り付けられ、あるいはプロセッサは、モジュール基板の上表面に取り付けられる。プロセッサがモジュール基板の上表面に取り付けられる実施形態において、それは、基板の中心あるいはその近傍で、基板表面の一部に位置が定められ、複数のメモリパッケージあるいは複数のスタックドメモリパッケージアッセンブリは、プロセッサに近接してモジュール基板の一部に位置が定められる。あるいは、プロセッサがモジュール基板の上表面に取り付けられる実施形態において、複数のメモリパッケージあるいは複数のスタックドメモリパッケージアッセンブリは、プロセッサの上にスタックされる。
【０００７】
また、本発明によれば、メモリパッケージとモジュール基板との間のＺ方向相互接続は、ワイヤボンディングによって形成される。スタックドメモリパッケージとして構成されるメモリパッケージは、共通スタックドメモリパッケージアッセンブリ基板に接続される各スタックにおけるメモリパッケージをアッセンブリ化し、そして、そのような実施形態において、メモリパッケージとモジュール基板との間のＺ方向相互接続は、モジュール基板への共通スタックドメモリパッケージアッセンブリ基板のワイヤボンディングによって形成される。また、スタックドメモリパッケージとして構成されるメモリパッケージは、ボール・グリッド・アレイ（ＢＧＡ）タイプやランド・グリッド・アレイ（ＬＧＡ）タイプであるメモリパッケージをアッセンブリ化する。
【０００８】
一つの特徴において、本発明は、モジュール基板の下表面の一部に取り付けられる、ＣＰＵ、ＧＰＵ、ＡＳＩＣといったプロセッサと、それぞれモジュール基板の上表面の一部に取り付けられる複数のメモリパッケージとを含むマルチパッケージモジュールを特徴付ける。メモリパッケージとモジュール基板との間のＺ方向相互接続は、パッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。好ましくは、本発明のこの特徴によれば、メモリパッケージは、インバーテッドＬＧＡタイプパッケージ、即ち、メモリダイが取り付けられるメモリパッケージ基板の側がモジュール基板の上面に向かって下を向くパッケージである。
【０００９】
他の特徴において、本発明は、モジュール基板の上表面の一部に取り付けられる、ＣＰＵ、ＧＰＵ、ＡＳＩＣといったプロセッサと、該プロセッサの上に取り付けられる、メモリパッケージアッセンブリにおける複数のメモリパッケージとを含むマルチパッケージモジュールを特徴付ける。メモリパッケージアッセンブリにおけるメモリパッケージは、共通メモリアッセンブリ基板に取り付けられ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる。メモリパッケージは、例えば各スタックにおける二つのメモリパッケージを含み、メモリパッケージスタックとして構成される。
【００１０】
メモリパッケージは、共通メモリアッセンブリ基板の表面への各ＢＧＡメモリパッケージの接続を提供するボール配列の、ＢＧＡタイプパッケージである。メモリパッケージがメモリパッケージスタックとして構成されるＢＧＡパッケージである実施形態において、スタックにおける上パッケージは、共通アッセンブリ基板の上表面へのボール配列によって接続され、スタックにおける下パッケージは、共通メモリアッセンブリ基板の下表面へのボール配列によってインバートされ、接続される。
【００１１】
あるいは、メモリパッケージは、ＬＧＡタイプパッケージである。ＬＧＡタイプメモリパッケージは、例えば各スタックにおける二つのメモリパッケージを含み、メモリパッケージスタックとして構成される。ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかの構造において、各スタックにおけるＬＧＡメモリパッケージは、同じ方向にスタックされ、それらは、Ｚ方向相互接続のワイヤボンドのループのためのリリーフを提供するためのスペーサによって間隔をあけられる。他の構造において、各スタックにおけるＬＧＡメモリパッケージは、共通メモリアッセンブリ基板にワイヤボンドされ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかのそのような実施形態において、各スタックにおける下パッケージは、共通メモリアッセンブリ基板の下表面に取り付けられ、且つ該下表面にワイヤボンド接続され、各スタックにおける上パッケージは、共通メモリアッセンブリ基板の上表面にインバートされ且つ取り付けられ、且つ該上表面にワイヤボンド接続される。
【００１２】
他の特徴において、本発明は、モジュール基板の上表面の一部に取り付けられる、ＣＰＵ、ＧＰＵ、ＡＳＩＣといったプロセッサと、該プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる、メモリパッケージアッセンブリにおける複数のメモリパッケージとを含むマルチパッケージモジュールを特徴付ける。いくらかの実施形態において、プロセッサは、中心あるいはその近傍でモジュール基板表面の一部に取り付けられ、メモリパッケージは、モジュール基板表面のプロセッサ取付部の一方側、あるいは通常はプロセッサ取付部の反対側への表面の一部に取り付けられるか、その上に位置が定められる。いくらかの実施形態において、メモリモジュールは、プロセッサ取付部に近接してモジュール基板表面の一部に取り付けられるか、その上に位置が定められる。
【００１３】
本発明のこの特徴によれば、メモリパッケージは、メモリパッケージアッセンブリ内に配置される。いくつかのこのような実施形態において、パッケージは、共通メモリアッセンブリ基板に取り付けられ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる。メモリパッケージは、例えば各スタックに二つのメモリパッケージを含み、メモリパッケージスタックとして構成される。
【００１４】
また、本発明のこの特徴によれば、メモリパッケージがメモリパッケージアッセンブリ内に配置され、メモリパッケージがプロセッサ取付部の対向側で基板表面の一部あるいはその上に取り付けられて、共通メモリアッセンブリ基板は、プロセッサの上の領域を補うか、プロセッサの上に開口を備える。プロセッサの上の共通メモリアッセンブリ基板内に開口が与えられて、ヒートスラッグは、プロセッサの頂部とモジュールの頂部との間の容積を占める。モジュールの頂部で、ヒートスラッグは、広いヒートスプレッダーと接触するか、ヒートスラッグは、モジュールの頂部にて広いヒートスプレッダーとして構成される。
【００１５】
また、本発明のこの特徴によれば、メモリパッケージは、共通メモリアッセンブリ基板の表面への各ＢＧＡメモリパッケージの接続を提供するボール配列の、ＢＧＡタイプパッケージである。メモリパッケージがメモリパッケージスタックとして構成されるＢＧＡパッケージである実施形態において、スタックにおける上パッケージは、共通メモリアッセンブリ基板の上表面へのボール配列によって接続され、スタックにおける下パッケージは、共通メモリアッセンブリ基板の下表面へのボール配列によって接続される。
【００１６】
また、本発明のこの特徴によれば、メモリパッケージは、ＬＧＡタイプパッケージである。ＬＧＡタイプメモリパッケージは、例えば各スタックにおける二つのメモリパッケージを含み、メモリパッケージスタックとして構成される。ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかの構造において、各スタックにおけるＬＧＡメモリパッケージは、同じ方向にスタックされ、それらは、Ｚ方向相互接続のワイヤボンドのループのためのリリーフを提供すべくスペーサによって間隔をあけられる。他の構造において、各スタックにおける各ＬＧＡメモリパッケージは、共通メモリアッセンブリ基板へワイヤボンドされ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかのそのような実施形態において、各スタックにおける下パッケージは、共通メモリアッセンブリ基板の下表面に取り付けられ、且つ該下表面にワイヤボンド接続され、各スタックにおける上パッケージは、共通メモリアッセンブリ基板の上表面にインバートされ且つ取り付けられ、且つ該上表面にワイヤボンド接続される。
【００１７】
他の特徴において、本発明は、モジュール基板の上表面の一部に取り付けられる、ＣＰＵ、ＧＰＵ、ＡＳＩＣといったプロセッサと、該プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる、複数のメモリパッケージスタックにおける複数のメモリパッケージとを含むマルチパッケージモジュールを特徴付ける。いくらかの実施形態において、プロセッサは、中心あるいはその近傍でモジュール基板表面の一部に取り付けられ、メモリパッケージスタックは、モジュール基板表面のプロセッサ取付部の一方側、あるいは通常はプロセッサ取付部の反対側への表面の一部に取り付けられる。いくらかの実施形態において、メモリスタックは、プロセッサ取付部に近接してモジュール基板表面の一部に取り付けられる。
【００１８】
本発明のこの特徴によれば、各スタックにおけるメモリパッケージは、例えば各スタックにおける二つのメモリパッケージを含み、メモリパッケージスタックアッセンブリ内に配置される。いくらかのそのような実施形態において、パッケージは、共通メモリスタック基板に取り付けられ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリスタック基板とモジュール基板との間のワイヤボンディングによってなされる。
【００１９】
また、本発明の特徴によれば、ヒートスラッグは、プロセッサの頂部とモジュールの頂部との間の容積を占める。モジュールの頂部にて、ヒートスラッグは、広いヒートスプレッダーと接触するか、ヒートスラッグは、モジュールの頂部にて広いヒートスプレッダーとして構成される。
【００２０】
また、本発明のこの特徴によれば、メモリパッケージは、共通メモリスタック基板の表面への各ＢＧＡメモリパッケージの接続を提供するボール配列の、ＢＧＡタイプパッケージである。メモリパッケージがメモリパッケージスタックとして構成されるＢＧＡパッケージである実施形態において、スタックにおける上パッケージは、共通メモリスタック基板の上表面へのボール配列によって接続され、スタックにおける下パッケージは、共通メモリスタック基板の下表面へのボール配列によって接続される。
【００２１】
また、本発明のこの特徴によれば、メモリパッケージは、ＬＧＡタイプパッケージである。ＬＧＡタイプメモリパッケージは、例えば各スタックにおける二つのメモリパッケージを含み、メモリパッケージスタックとして構成される。ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかの構造において、各スタックにおけるＬＧＡメモリパッケージは、同じ方向にスタックされ、それらは、Ｚ方向相互接続のワイヤボンドのループのためのリリーフを提供すべくスペーサによって間隔をあけられる。他の構造において、各スタックにおける各ＬＧＡメモリパッケージは、共通メモリアッセンブリ基板へワイヤボンドされ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、共通メモリアッセンブリ基板とモジュール基板との間のワイヤボンディングによってなされる。いくらかのそのような実施形態において、各スタックにおける下パッケージは、共通メモリアッセンブリ基板の下表面に取り付けられ、且つ該下表面にワイヤボンド接続され、各スタックにおける上パッケージは、共通メモリアッセンブリ基板の上表面にインバートされ且つ取り付けられ、且つ該上表面にワイヤボンド接続される。
【００２２】
他の特徴において、本発明は、モジュール基板の上表面の一部に取り付けられる、ＣＰＵ、ＧＰＵ、ＡＳＩＣといったプロセッサと、該プロセッサが取り付けられる部分に近接してモジュール基板の一部の上に取り付けられる複数のスタックドダイメモリパッケージとを含むマルチパッケージモジュールを特徴付ける。いくらかの実施形態において、プロセッサは、中心あるいはその近傍でモジュール基板表面の一部に取り付けられ、スタックドダイメモリパッケージは、モジュール基板表面のプロセッサ取付部の一方側、あるいは通常はプロセッサ取付部の反対側への表面の一部に取り付けられる。いくらかの実施形態において、メモリモジュールは、プロセッサ取付部に近接してモジュール基板表面の一部に取り付けられる。
【００２３】
本発明のこの特徴によれば、各メモリパッケージにおけるスタックドダイは、メモリパッケージ基板にワイヤボンドされ、メモリパッケージとモジュール基板との間のＺ方向相互接続は、メモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。
【００２４】
また、本発明のこの特徴によれば、ヒートスラッグは、プロセッサの頂部とモジュールの頂部との間の容積を占める。モジュールの頂部にて、ヒートスラッグは、広いヒートスプレッダーと接触するか、ヒートスラッグは、モジュールの頂部にて広いヒートスプレッダーとして構成される。
【００２５】
好ましくは、本発明のこの特徴によれば、メモリパッケージは、ＬＧＡタイプパッケージである。ＬＧＡメモリパッケージとモジュール基板との間のＺ方向相互接続は、各ＬＧＡメモリパッケージ基板とモジュール基板との間のワイヤボンディングによってなされる。
【００２６】
他の特徴において、本発明は、モジュール基板を提供し、プロセッサを提供し、メモリパッケージを提供し、基板の表面にプロセッサを取り付け、基板の表面あるいはその上にメモリパッケージを取り付け、メモリパッケージとモジュール基板とのＺ方向相互接続を製造するためにワイヤボンドを形成する、プロセッサ及び複数のメモリパッケージを含むマルチパッケージを製造するための方法を特徴付ける。
【００２７】
本発明のいくらかの実施形態において、プロセッサは、例えばマザーボードへのモジュールの接続のために、モジュール基板の下表面、即ち、はんだボールが取り付けられる表面に取り付けられ、そのような実施形態において、基板のプロセッサ取付部は、はんだボールパッドを含まない下基板表面の領域内である。他の実施形態において、プロセッサは、例えばマザーボードへのモジュールの接続のために、モジュール基板の上表面、即ち、はんだボールが取り付けられる表面の反対表面に取り付けられる。
【００２８】
いくらかの実施形態において、メモリパッケージは、メモリパッケージアッセンブリあるいはメモリパッケージスタックとして提供され、Ｚ方向相互接続は、共通メモリアッセンブリ基板や共通メモリスタック基板とモジュール基板との間のワイヤボンドを形成することによってなされる。
【００２９】
マルチパッケージモジュールを製造する本発明による方法において、様々のパッケージ、パッケージスタック、あるいはパッケージアッセンブリのいずれのものであっても、アッセンブリプロセスにおける様々のステージで容易にテストされるので、規格内にテストされないときの構成要素は、追加的な構成要素と結合される前に捨てられる。本発明の方法の特別な優位性は、確立された工業的産業基盤の利用、標準メモリ及びプロセッサ要素の使用、低生産コスト、設計自由度を含む。結果のマルチパッケージモジュールは、受け入れられるフットプリントや厚み寸法内である。
【００３０】
追加的なプロセスステップは、本発明によるマルチパッケージモジュールを完全にするために採用され、ここでの説明によって理解される。
【００３１】
本発明によるマルチパッケージモジュールは、コンピュータ、遠距離通信設備及び民生産業電気装置の製造のために用いられ得る。
【発明を実施するための最良の形態】
【００３２】
本発明の様々な実施形態を図示する図面を参照しつつ、さらに詳細に本発明を説明する。図面は、本発明の特徴や、他の特徴及び構造との関係を示す略図であり、一定の縮尺とはなっていない。説明の明確さを高めるため、本発明の理解に必要ではなく、技術常識を鑑みると明らかに理解されるであろう工学技術及び設計の各種詳細は、図に含まれない。また、説明の明確さを高めるため、発明の実施形態を説明する図面において、他の図面で示された構成要素に対応する構成要素については、全ての図面で直ちに同一特定可能であるが、再度符号付すことはしない。「上」、「下」、「頂部」、「底部」、「右」、「左」といった相対方向性を示す用語やそれに類するものは、図面に示される方向の便宜的な参照に用いられ、よく理解されるように、何れの実施形態も、図面に示されるよりも他の方向性（例えば、上側、下側）にまで展開される。
【００３３】
図１を参照して、マルチパッケージモジュール基板の下部に取り付けられたプロセッサユニット、及びこのマルチパッケージモジュール基板の上部に取り付けられたメモリパッケージを有する従来のマルチパッケージモジュールの断面図が符合１０で示される。モジュールは、上向きダイ構造内に取り付けられたプロセッサフリップチップを有する。モジュール基板１１６，１３６は、誘電層の上表面及び下表面上にパターンを形成された導電トレース層を含む積層板である。所定の上部トレース及び下部トレースは、誘電層を通るバイアスを経由して接続される。はんだボール１１８は、例えばマザーボード（図示しない）に環流するはんだ接続のために、モジュール基板の下表面における所定のトレース上の第二レベルの相互接続サイトに取り付けられる。
【００３４】
プロセッサ１２０は、モジュール基板１１６の下表面のプロセッサ取付部に取り付けられる。この例に示されるように、プロセッサ１２０は、フリップチップ構造を有し、該フリップチップ構造は、モジュール基板の下表面における所定のトレース上での相互接続サイト（図示しない）にボール又はバンプ１２８を介して電気的に接続されたダイ１２４であって、接着性アンダーフィル素材１２５を用いて取り付けられたダイ１２４を含む。複数のメモリパッケージ１３０，１３０’（通常は四つのメモリパッケージがあるが、図１では二つが示される）は、モジュール基板１３６の上表面に取り付けられる。図１に示される実施形態において、メモリパッケージは、ソーシンギュレーテッド・ボール・グリッド・アレイ（saw-singulated ball grid array：ＢＧＡ）パッケージである。特にＢＧＡパッケージ１３０に言及すると、各ＢＧＡパッケージは、接着剤を用いてメモリパッケージ基板１３５に取り付けられるダイ１３４を含む。パッケージ基板は、（少なくとも二つの金属層を有し、通常は二つの金属層以上を有し、）誘電層の上表面及び下表面上にパターンを形成された導電トレースを有する多金属層積層板であり、所定の上部トレース及び下部トレースは、誘電層を通るバイアスを経由して接続される。ダイの上方を向く動作表面（active surface）は、ワイヤボンディング１３２によって、パッケージ基板１３５のダイ取付（上）表面上のトレースに電気的に接続される。ダイの動作表面及びワイヤボンドは、カプセル体１３７により保護されている。パッケージ基板１３５のボール取付（下）表面上のはんだボールパッドに取り付けられるはんだボール１３８は、モジュール基板１３６の上表面におけるはんだボールパッド（図示しない）に環流するはんだ接続のために、電気的接続を提供し、そして、ＢＧＡは、接着性アンダーフィル素材を用いて取り付けられる。加えて、受動側機器、例えば１１９は、モジュール基板１１６の上表面のトレースに取り付けられ且つ電気的に接続される。また、図１の図例において、ヒートスプレッダー１１４は、接着剤１１５，１１５’を用いてＢＧＡパッケージ１３０，１３０’の上表面に取り付けられる。プロセッサがＧＰＵである、図１を通じて説明されるようなモジュールは、通常は、１０．５ｍｍ×１０．５ｍｍのＧＰＵと、１２ｍｍ×１２ｍｍのメモリＢＧＡパッケージとを備え、約３１ｍｍ×３１ｍｍのモジュールフットプリントと、約３．２ｍｍ以上の全体の側面厚さとを有する。
【００３５】
図１に示されるような構造は、妥協や欠点と同時に、確かな利点と優位性を提供する。特に、例えば、モジュール基板の下側におけるフリップチッププロセッサの状態は、はんだボールへのプロセッサチップの接続のためにバイアスが要求されないので、高い電気的なパフォーマンスを提供する。換言すれば、チップ・ツー・ボール接続は、電気的な寄生を避けつつ、ポイント・ツー・ポイントとなり得る。また、モジュール基板の下側におけるフリップチッププロセッサの状態は、プロセッサがボールとマザーボードとの間の空間を占有し、頭上厚みを加えないので、薄いモジュールを提供することができる。他方、モジュール基板のはんだボール取付表面におけるプロセッサの状態は、はんだボールの取り付けに利用できる基板の領域を制限する。また、これは、はんだバンピング後のウェハ薄板化を要求し、標準的なプロセスでなく、要求されるような０．２ｍｍチップ厚みは、実現し難い。さらに、ウェハ薄板化の現実的な制限は、ボールピッチを微細にする（及びボールを小さくする）ことの制限となり、プロセッサチップのフットプリントを増大させることなくＩ／Ｏを増大させることが要求される。メモリと受動側要素は、確立された表面取付技術を用いて基板の上表面にアッセンブリされ得て、メモリパッケージは、取り付けに先立ってテストされ得る。（そして、規格を満たさないパッケージは、処分され得る。）他方、標準的なパッケージフットプリントは、モジュール基板の上表面に取り付けられ得る四つのメモリパッケージを制限する。また、メモリパッケージは、はんだボール接続の十分なボードレベル信頼性を提供するようアンダーフィルされなければならず、メモリパッケージアンダーフィルプロセスは、ゆっくりで且つ費用のかかるものとなり得る。ヒートスプレッダーは、モジュールからいくらかの熱を除去することができるが、メモリチップに接触するヒートスプレッダーの部分がなく、例えばＧＰＵの場合においては、大きな熱量を発生するプロセッサチップから離れているため、熱除去は大いに効果的ではない。
【００３６】
図２は、図１に示される下側に取り付けられるプロセッサユニット（モジュールは、上向きダイ構造内に取り付けられたプロセッサフリップチップを有する）と、本発明の特徴によるマルチパッケージモジュール基板の上側に取り付けられたメモリＬＧＡパッケージとを有する、符号２０のマルチパッケージモジュールの実施形態の概略断面図である。
【００３７】
図２の図解される実施形態において、モジュール基板２１６，２３６は、例えばマザーボード（図示しない）に環流するはんだ接続のために、はんだボール２１８が取り付けられる下表面を有する。プロセッサ２２０は、モジュール２１６の下表面のプロセッサ取付部に取り付けられる。この例に示されるように、プロセッサ２２０は、フリップチップ構造を有し、該フリップチップ構造は、モジュール基板の下表面における相互接続サイトにボール又はバンプ２２８を介して電気的に接続されたダイ２２４であって、接着性アンダーフィル素材２２５を用いて取り付けられたダイ２２４を含む。複数のメモリパッケージ２３０，２３０’（通常は四つのメモリパッケージがあるが、図２では二つが示される）は、モジュール基板２３６の上表面に取り付けられる。図２に示される実施形態において、メモリパッケージは、インバーテッド・ソーシンギュレーテッド・ランド・グリッド・アレイ（inverted saw-singulated land grid array ：ＬＧＡ）パッケージである。特にＬＧＡパッケージ２３０に言及すると、各メモリＬＧＡパッケージは、接着剤を用いてメモリパッケージ基板２３５に取り付けられるダイ２３４を含む。パッケージ基板は、誘電層の上表面及び下表面上にパターンを形成された導電トレースを有する二金属層積層板であり、所定の上部トレース及び下部トレースは、誘電層を通るバイアス（図示しない）を経由して接続される。ダイの下方を向く動作表面（active surface）は、ワイヤボンディング２３２によって、パッケージ基板２３５のダイ取付（下）表面上のトレースに電気的に接続される。ダイの動作表面及びワイヤボンドは、カプセル体２３７により保護されている。
【００３８】
さらに図２を参照して、インバーテッドメモリＬＧＡパッケージ２３０，２３０’は、カプセル体２３７の表面とモジュール基板２３６の上表面との間で接着剤を用いてモジュール基板２３６に取り付けられ、パッケージ基板２３５の上表面上のワイヤボンドパッドに取り付けられるワイヤボンド２３８は、モジュール基板２３６の上表面におけるワイヤボンドパッドに対する電気的な接続を提供する。加えて、受動側機器、例えば２１９は、モジュール基板２１６の上表面のトレースに取り付けられ且つ電気的に接続される。また、図２の図例において、ヒートスプレッダー２１４は、モジュール基板の上表面に取り付けられ、メモリＬＧＡパッケージ２３０，２３０’を覆う。そして、メモリＬＧＡパッケージ及びスプレッダーの取付アームは、カプセル素材２１７を用いてカプセル化される。プロセッサがＧＰＵである、図２を通じて説明されるようなモジュールは、通常は、１０．５ｍｍ×１０．５ｍｍのＧＰＵと、１２ｍｍ×１２ｍｍのメモリＢＧＡパッケージとを備え、約３１ｍｍ×３１ｍｍのモジュールフットプリントと、約３．２ｍｍ以上の全体の側面厚さとを有する。
【００３９】
図１の例におけるように、図２のような構造を有する実施形態は、モジュール基板の第二レベルの相互接続はんだボール（下）表面に取り付けられるプロセッサを有する。従って、薄いモジュールを提供でき、電気的な寄生を避け且つプロセッサにおける高い電気的なパフォーマンスを提供しつつ、プロセッサチップとはんだボールのポイント・ツー・ポイント接続を提供する。しかしながら、図１の例におけるように、はんだボールの取り付けに利用できる基板の領域は限られており、ウェハ薄板化が要求される。また、図１の構造におけるように、図２の実施形態は、確立された技術と進んだ経済基盤を用いて構築され得るが、モジュール単位で四つのメモリパッケージを有するのに制限される。ＬＧＡフォームにおけるメモリパッケージングは、標準ではないけれど、容易に手に入れることができ、標準的なチップスケール（ＣＳＰ）パッケージよりも低コストである。図２におけるような実施形態におけるモールド成型されたヒートスプレッダーは、低コストであり、図１におけるようなヒートスプレッダーよりも熱損失の点でより有効となり得る。メモリパッケージがＬＧＡタイプのものであるため、モジュール基板へ接続するためのはんだボールを必要とせず、従って、アンダーフィルを必要とせず、図２における例に具体化される本発明は、より薄い全体の側面厚さ、ボードレベル信頼性、時間短縮、低コストな取付プロセスを提供できる。以上に言及されたように、図２に具体化される本発明は、図１におけるものと同じフットプリントを有するモジュールを提供するが、より薄い全体モジュールの側面厚さを提供できる。
【００４０】
図３は、図４Ｃ、５Ｃ及び６Ｃにおける例として示される本発明の各種の実施形態で用いるのに適切な配置における、符号３０のメモリパッケージスタックの概略断面図である。図３を参照して、メモリパッケージスタック３０は、共通パッケージスタック基板３４上に取り付けられた二つのＢＧＡタイプパッケージ３２，３６を含む。各ＢＧＡパッケージにおけるダイは、接着剤を用いてパッケージ基板のダイ取付表面に取り付けられる。各ＢＧＡパッケージにおけるダイの電気的な接続は、ダイの動作表面上のワイヤボンドパッド（図示しない）と、ＢＧＡパッケージ基板のダイ取付表面上のワイヤボンディングサイトとの間のワイヤボンドを介してなされ、ワイヤボンドと動作表面とは、カプセル素材によって保護される。はんだボールの配列は、ＢＧＡパッケージ基板の反対表面上のはんだボールパッドに取り付けられ、共通メモリスタック基板への各メモリＢＧＡパッケージの接続は、はんだ環流サイト、例えば（パッケージ３２のための）３３や（パッケージ３６のための）３５へのはんだボールのはんだ環流によってなされる。スタックにおける一つのパッケージ、即ち、スタック３０におけるパッケージ３６は、インバート（裏返しに）され、即ち、パッケージ基板のボール配列取付表面は上を向く。それぞれカプセル封じの表面３１，３７は、メモリＢＧＡパッケージスタック３０の上表面３１及び下表面３７を構成する。
【００４１】
図４Ａは、図４Ｃに示されるような本発明の実施形態において、図４Ｂの例として示されるマルチパッケージモジュール基板と共に用いるのに適切な、本発明の一つの特徴によるスタックドメモリパッケージアッセンブリ４０の概略断面図である。ここで、複数のメモリパッケージスタック３０，３０’（例えば、本発明によるパッケージアッセンブリにおける四つもしくはそれ以上スタックがある）は、アッセンブリにおける全てのスタックのためのパッケージスタック基板として働く共通スタックアッセンブリ基板３４によって接続される。図面は、二つの各パッケージの二つのスタック、言い換えればスタック３０の３２，３６及びスタック３０’の３２’，３６’を示す。図に示される背後に隠れた追加の二つのスタックは、メモリパッケージアッセンブリ４０における八つのメモリＢＧＡパッケージを提供しつつ、共通スタックアッセンブリ基板にも接続される。スタック３０，３０’は、図３を参照して説明されるように構成される。それぞれカプセル封じの表面３１，３１’，３７，３７’は、スタックドメモリパッケージアッセンブリ４０の上表面３１，３１’及び下表面３７，３７’を構成する。
【００４２】
図４Ｂは、本発明の一つの特徴によるマルチパッケージモジュールにおいて用いるのに適切な、中間取付プロセッサユニットを含む、符号４２のマルチパッケージモジュール基板の概略断面図である。図４Ｂを参照して、当業において一般的に理解されるようなボンディングパッド及び電気的なトレース（以下に言及するものを除き、図示しない）を有する下表面４５及び上表面４３を有するモジュール基板４４が提供される。プロセッサ（フリップチップ上向きダイ構造における）４２０は、モジュール基板４４の上表面４３のプロセッサ取付部に取り付けられる。プロセッサは、上モジュール基板表面４３のプロセッサ取付部上の相互接続サイト（図示しない）にボールやバンプ４２８を介して電気的に接続されるダイ４２４を含み、接着性アンダーフィル素材４２５を用いて基板に取り付けられる。受動側機器、例えば４６は、上モジュール基板表面４３に追加的に取り付けられる。
【００４３】
図４Ｃは、本発明の一つの特徴による符号４００のマルチパッケージモジュールの概略断面図である。図４Ｃに示されるように、図４Ａにおけるようなスタックドメモリパッケージアッセンブリは、取り付けられたプロセッサ及び受動側機器を有するモジュール基板の上に取り付けられる。メモリパッケージアッセンブリは、一列に並べられ、プロセッサの上表面（図４Ｂの４２１）とスタックドメモリパッケージアッセンブリ４０の下表面３７，３７’の中間部との間で接着剤４１３を用いてプロセッサに取り付けられる。メモリパッケージとモジュール基板との間のＺ方向相互接続は、メモリパッケージアッセンブリ基板３４上のワイヤボンドパッドと、モジュール基板の上表面上のワイヤボンディングサイト（図４Ｂの４７）とに接続するワイヤボンドによってなされる。アッセンブリは、カプセル素材４１７によって機械的に固定され、Ｚ方向相互接続ワイヤボンド４１６は、カプセル素材４１７によって保護される。はんだボール４１８は、モジュール基板の下表面４５におけるはんだボールサイトへの配列内に取り付けられる。マザーボード（図示しない）の例として用いられる装置への全体モジュール４００の接続は、はんだボール４１８のはんだ環流によってなされる。
【００４４】
プロセッサがＧＰＵである、図４Ｃの例を通じて説明されるようなモジュールは、通常は、１０．５ｍｍ×１０．５ｍｍのＧＰＵと、標準的な１２ｍｍ×１２ｍｍのＣＳＰメモリパッケージとを備え、約３１ｍｍ×３１ｍｍのフットプリントと、約５．２ｍｍ以上の全体の側面厚さとを有する。
【００４５】
図４Ａ，４Ｂ及び４Ｃで例示される本発明は、多くの優位性を提供する。特に、例えば、モジュールの上表面上の（グラフィックプロセッサやＣＰＵ、ＡＳＩＣといった）プロセッサの位置は、はんだボール配列のための大きな表面領域を提供し、はんだボールのサイズ、及びマザーボードへの接続におけるはんだボールのピッチを小さくすることへの厚み障害を取り除く。Ｉ／Ｏ接続上の非常に多くは、より小さなはんだボールのピッチでなされ得る。そして、例えば、メモリＢＧＡパッケージは、標準的なチップスケールパッケージ（ＣＳＰｓ）となり、標準的な表面取付技術を用いてメモリパッケージアッセンブリ基板の反対表面上にアッセンブリされ得て、それで、メモリは、モジュール基板上のアッセンブリに委ねる前に、規格に適合するようテストされ得る。また、プロセッサは、モジュール基板上へのテストメモリパッケージアッセンブリの導入に先立って、モジュール基板上でテストされ得る。共通メモリパッケージアッセンブリ基板とモジュール基板との間でのワイヤボンドによるＺ方向相互接続は、高速で、効果的で、且つ低コストである。アッセンブリに付随するカプセル封じによって機械的な強度が提供されるので、共通メモリパッケージアッセンブリ基板上のメモリパッケージのアンダーフィルが要求されない。スタックドメモリアッセンブリパッケージは、大きなフットプリントモジュールにおいて、（二つの各パッケージの四つのスタックにおける）八つのメモリパッケージあるいはそれ以上（例えば、二つの各パッケージの六つのスタックにおける十二のパッケージ）を有し得る。これは、プロセッサに近接するハイスピード及び高いメモリ能力を提供する。これは、特に便利で、例えば、ハイスピードあるいは高能力のグラフィック用途を提供する。メモリパッケージの所定の数及び配置のため、多様なダイ寸法を有するプロセッサのいかなる種類でも、全体モジュールの全体フットプリントサイズを変えることなく、用いられる。フリップチップ下向きダイ構造におけるプロセッサを有することは、標準化されたボール外フットプリントを提供し得る。四つのスタックにおける八つのメモリパッケージを有する、図４Ｃにおけるようなモジュールは、図１の例におけるのと同じようなフットプリントを有し得るが、モジュールは薄くなり、その冷却能力は、比較すると非常に落ちる。
【００４６】
図５Ａは、図５Ｃにおいて示されるような本発明の実施形態において、図５Ｂの例として示されるマルチパッケージモジュール基板と共に用いるのに適切な、本発明の他の特徴による、符号５０のスタックドメモリパッケージアッセンブリの概略断面図である。図５Ａ及び４Ａの比較から現れるように、スタックドメモリパッケージアッセンブリ５０は、アッセンブリ５０において共通スタックアッセンブリ基板５４がそれぞれスタック３０，３０’間の隔たりを提供しつつ広い中間部５１を有する点を除き、スタックドメモリパッケージアッセンブリ４０と実質的に類似する。本発明の特徴によると、中間部５１によって提供される隔たりは、図５Ｂの例として示されるように、マルチパッケージモジュール基板５２上のプロセッサ４２０のフットプリントに対応するのに十分な広さである。即ち、スタックドメモリパッケージアッセンブリ５０がプロセッサ４２０の上に配置され、マルチパッケージモジュール基板５２の上表面４３と接触するようになれば、メモリスタック３０，３０’は、モジュール基板表面、即ちダイ４２０のフットプリントの外側、のプロセッサ取付部の一方あるいは他方に対し、モジュール基板表面４３の部分の上に場所が定められる。図５Ｃに示されるように、スタックドメモリパッケージアッセンブリの下表面３７，３７’は、モジュール基板表面のプロセッサ取付部と全くオーバーラップすることなく、そして、取り付けられるプロセッサ４２０と機械的に干渉することなく、接着剤５１３，５１３’を用いてモジュール基板表面のもっと横に位置する部分（図６Ｃの４３，４３）に取り付けられ得る。図４Ｃのマルチパッケージモジュールにおけるように、メモリパッケージとモジュール基板との間のＺ方向相互接続は、メモリパッケージアッセンブリ基板５４の上表面上のワイヤボンドパッドと、モジュール基板の上表面４３上のワイヤボンディングサイトとに接続するワイヤボンド５１６によってなされる。アッセンブリは、カプセル素材５１７によって機械的に固定され、Ｚ方向相互接続ワイヤボンド５１６は、カプセル素材５１７によって保護される。はんだボール５１８は、モジュール基板の下表面４５におけるはんだボールサイトに対する配列内に取り付けられる。マザーボード（図示しない）の例として用いられる装置への全体モジュール５００の接続は、はんだボール５１８のはんだ環流によってなされる。
【００４７】
プロセッサがＧＰＵである、図５Ｃの例を通じて説明されるようなモジュールは、通常は、１０．５ｍｍ×１０．５ｍｍのＧＰＵと、標準的な１２ｍｍ×１２ｍｍのＣＳＰメモリパッケージとを備え、約３７．５ｍｍ×３７．５ｍｍのフットプリントと、約４．９ｍｍ以上の全体の側面厚さとを有する。全体モジュール領域へのフットプリント寸法の増加は、図４Ｃにおけるようなモジュールと比べて約３６％である。
【００４８】
図５Ｃにおけるようなモジュールは、図４を参照して上述のような優位性を有し得て、加えて、より薄い全体の側面厚さの優位性を有し得る。より重要なことを言えば、図５Ｃの構造は、図６Ｃに現れるように、高効率冷却を簡単に適用できる。図６Ａは、図６Ｃにおいて示されるような本発明の実施形態において、図６Ｂの例として示されるマルチパッケージモジュール基板と共に用いるのに適切な、本発明の他の特徴による、符号６０のスタックドメモリパッケージアッセンブリの概略断面図である。図６Ａ及び５Ａの比較から現れるように、アッセンブリ６０がモジュール基板５２の上に一列に並ぶ時、プロセッサ４２０の上に場所が定められる開口６１を提供すべく、アッセンブリにおいて、共通スタックアッセンブリ基板６４の中間部が部分的に切り取られる点を除き、スタックドメモリパッケージアッセンブリ６０は、スタックドメモリパッケージアッセンブリ５０と実質的に類似する。ヒートスプレッダー６２４は、スタック３０，３０’の上に一列に並べられ、ヒートスプレッダーの下表面６２３，６２３’と、メモリスタック３０，３０’の上表面３１，３１’との間で接着剤６１５，６１５’を用いて取り付けられる。ヒートスラッグ６２６は、ヒートスプレッダー６２４の下表面の中間部に取り付けられるか、その一体部分である。ヒートスラッグ６２６は、共通スタックアッセンブリ基板６４の中間部における開口６１によって適合され、寸法取りされるので、スタックドメモリパッケージアッセンブリ６０の下表面３７，３７’が接着剤５１３，５１３’を用いてモジュール基板の上表面４３に取り付けられると、ヒートスラッグの下表面６２７は、プロセッサ４２０の上表面（図６Ｂの４２１）の近傍に位置決めされ、（熱導電性接着剤である）接着剤６１３を用いてそれに取り付けられ得る。好ましくは、ヒートスプレッダー６２４の底表面と、ヒートスラッグ６２６の底表面及び側表面は、下にある接着剤とカプセル体とのよりよい密着接着を提供しつつ、黒色の酸化物を形成するよう処理される。そして、ヒートスプレッダーの頂表面は、マーキングを楽にできるよう、艶消しのニッケル仕上げとなるよう処理され得る。図５Ｃのマルチパッケージモジュールにおけるように、メモリパッケージとモジュール基板との間のＺ方向相互接続は、メモリパッケージアッセンブリ基板６４の上表面上のワイヤボンドパッドと、モジュール基板の上表面４３上のワイヤボンディングサイトとに接続するワイヤボンド５１６によってなされる。アッセンブリは、カプセル素材６１７によって機械的に固定され、Ｚ方向相互接続ワイヤボンド５１６は、カプセル素材６１７によって保護される。ヒートスプレッダーのエッジでのノッチ６２５は、ヒートスプレッダーとカプセル体とを連結するため、及び層間剥離を防止するために、提供される。はんだボール５１８は、モジュール基板の下表面４５におけるはんだボールサイトへの配列内に取り付けられる。マザーボード（図示しない）の例として用いられる装置への全体モジュール６００の接続は、はんだボール５１８のはんだ環流によってなされる。
【００４９】
図６Ｃにおけるようなモジュールは、ヒートスプレッダーの厚みが全体の側面厚みに少し加えられるものの、図５Ｃを参照して上述のような優位性を有し得る。図６Ｃの構造におけるヒートスプレッダーは、直接的なプロセッサからの非常に有効な熱損失を提供し得る。
【００５０】
図７は、図８及び９における例として示される本発明の各種の実施形態で用いるのに適切な配置における、符号７０のメモリパッケージスタックの概略断面図である。図７を参照して、メモリパッケージスタック７０は、（両方ともこの図例においてインバートされた）同じ位置で他方の上に一方がスタックされ（積み重ねられ）、スペーサ７２３によって分離された二つのＬＧＡタイプパッケージ７２，７６を含む。二つのスタックドＬＧＡパッケージは、共通パッケージスタック基板７４の上表面と、下ＬＧＡパッケージ７２のパッケージカプセル封じの下向き表面との間での接着剤を用いて、共通パッケージスタック基板７４上に取り付けられる。各ＬＧＡパッケージにおけるダイは、接着剤を用いてそのパッケージ基板のダイ取付表面に取り付けられる。各ＬＧＡパッケージにおけるダイの電気的な接続は、ダイの動作表面上のワイヤボンドパッド（図示しない）と、ＬＧＡパッケージ基板のダイ取付表面上のワイヤボンディングサイトとの間のワイヤボンドによってなされ、ワイヤボンドと動作表面は、カプセル素材によって保護される。共通メモリスタック基板に対する各メモリＬＧＡパッケージの接続は、それぞれＬＧＡパッケージ基板の上表面上のワイヤボンドパッドと、共通パッケージスタック基板７４上のワイヤボンドサイト（例えば７３）との間のワイヤボンディング（パッケージ７６のためのボンド７２６、パッケージ７２のためのワイヤボンド７２２）によってなされる。スペーサ７２３は、下ＬＧＡパッケージ７２基板の上向き表面７６１と、上ＬＧＡパッケージ７６のカプセル封じの下向き表面７２７との間に配置される。ワイヤボンド７２２のループに対応する二つのパッケージ間のリリーフを提供するのに十分な厚みからなる。
【００５１】
スタックドＬＧＡパッケージがスペーサの使用を要求するけれども、ボール厚み要素がないため、図７に示されるようなスタックドＬＧＡメモリパッケージ７０は、例えば図３に示されるようなスタックドＢＧＡメモリパッケージアッセンブリ３０よりも薄く構成され得る。また、ＬＧＡ基板上のワイヤボンドパッドがパッケージのエッジ近傍に場所が定められ、そして、ＢＧＡパッケージにおいて要求されるような、各ダイの下からの経路回路がないため、スタックドＬＧＡパッケージは、より高速を提供することができる。
【００５２】
図８に示されるように、本発明の他の特徴による符号８００のマルチパッケージモジュールは、図７を参照して説明されるように、図５Ｂに示されるようなプロセッサを取り付けたモジュール基板８２のメモリ取付部上にスタックドＬＧＡパッケージ７６，７２を間隔をあけて取り付けることによって構成され得る。図８の構造において、モジュール基板は、有効的に図７の共通メモリスタック基板７４であり、各スタック７０におけるメモリパッケージ間のＺ方向相互接続は、モジュール基板の上表面に対する各ＬＧＡパッケージ基板からのワイヤボンドによってなされる。他の実施形態におけるように、はんだボール８１８は、モジュール基板の下表面におけるはんだボールサイトへの配列内に取り付けられ、マザーボード（図示しない）の例として用いられる装置への接続は、はんだボール８１８のはんだ環流によってなされる。
【００５３】
図８におけるような構造は、図９の例に示されるように、高められた熱損失に容易に適合される。図９を参照して、符号９００のマルチパッケージモジュールは、図８のように構成されるが、図６Ａにおけるように構成される、（エッジで任意的なノッチ６２５を備える）ヒートスプレッダー６２４、ヒートスラッグ６２６を追加的に備える。図９の実施形態において、ヒートスプレッダーは、接着剤９１３を用いてプロセッサの上表面に取り付けられる。アッセンブリは、カプセル素材９１７によって機械的に固定され、例えばマザーボード（図示しない）への接続は、モジュール基板の下表面上のはんだボールパッド（図示しない）に取り付けられるはんだボール９１８のはんだ環流によってなされる。
【００５４】
図９のマルチパッケージモジュールは、図６Ｃや例えば図８のものと同じフットプリントを提供するが、図９のモジュールは、上記モジュール基板の約１．７２５ｍｍよりできるだけ小さい、あるいは全体で約２．９２５ｍｍよりできるだけ小さい、図６Ｃのよりもより薄い全体側面を有し得る。
【００５５】
図１０は、図１１に示されるような本発明の実施形態において、図６Ｂの例として示されるマルチパッケージモジュール基板と共に本発明の一つの特徴によって用いるのに適切なスタックドダイメモリパッケージを符号１００で示す。本発明のこの特徴により、スタックドダイメモリパッケージ１００は、スタックされた第一及び第二のダイ１０１４，１０２４を含む。パッケージは、インバートされた構造内にあり、即ち、ダイは、パッケージ基板の下向き表面に取り付けられる。第一ダイ１０１４は、ダイの非動作表面上の接着剤を用いてパッケージ基板１００２の下表面に取り付けられる。第一ダイ１０１４は、ダイの動作表面におけるワイヤボンドサイト（図示しない）と、基板のダイ取付表面上のワイヤボンドパッドとの間のワイヤボンド１０１６によってパッケージ基板に電気的に接続される。第二ダイ１０２４は、ダイの動作表面におけるワイヤボンドサイト（図示しない）と、基板のダイ取付表面上のワイヤボンドパッドとの間のワイヤボンド１０２６によってパッケージ基板に電気的に接続される。いくらかの構造において、それぞれメモリダイ１０１４，１０２４は、二つの対向側に沿って配置されるボンドパッドを備える長方形のフットプリントを有し、ダイは、交差ダイスタックとして配置され得る。あるいは、理解されるように、いくつかのＡＳＩＣ配置で標準的なように、小さいダイが大きなダイの上にスタックされるところで、スタックされたダイ間のダイ・ツー・ダイのワイヤボンド相互接続がなされる。ワイヤボンド１０１６，１０２６とダイの動作表面とは、スタックドダイパッケージ１００の下向き側を定めるカプセル素材１２１７によって保護される。スタックドダイパッケージは、共通基板の上表面とパッケージの下向き表面１２６７との間の接着剤１２６３を用いて共通基板１００４に取り付けられる。共通基板へのメモリパッケージのＺ方向相互接続は、パッケージの上向き表面におけるワイヤボンドパッドと、共通基板１００４の上表面上のワイヤボンドパッド、例えば１００３との間で接続されるワイヤボンド１２２２によってなされる。
【００５６】
図１１に示されるように、本発明の他の特徴による符号１１０のマルチパッケージモジュールは、図１０を参照して説明されるように、図５Ｂに示されるようなプロセッサを取り付けたモジュール基板のメモリ取付部上にスタックドダイパッケージ１００，１００’を取り付けることによって構成され得る。図１１の構造において、モジュール基板は、有効的に図１０の共通メモリスタック基板１００４であり、メモリパッケージ１００のＺ方向相互接続は、モジュール基板の上表面に対する各スタックドダイパッケージからのワイヤボンドによってなされる。
【００５７】
図１１のような構造は、図９の説明及び図示の方法で、高められた熱損失に容易に適合される。即ち、モジュールは、図６Ａにおけるように構成される、（エッジで任意的なノッチ１１２５を備える）ヒートスプレッダー１１２４と、ヒートスラッグ１１２６とを備える。図１１の実施形態において、ヒートスプレッダーは、接着剤１１１３を用いてプロセッサの上表面に取り付けられる。好ましくは、ヒートスプレッダーの底表面とヒートスラッグの底表面及び側表面は、下にある接着剤とカプセル体とのよりよい密着接着を提供しつつ、黒色の酸化物を形成するよう処理される。そして、ヒートスプレッダーの頂表面は、マーキングを楽にできるよう、艶消しのニッケル仕上げとなるよう処理され得る。アッセンブリは、カプセル素材１１１７によって機械的に固定され、例えばマザーボード（図示しない）への完全モジュール１１０の接続は、モジュール基板の下表面上のはんだボールパッド（図示しない）に取り付けられるはんだボール１１１８のはんだ環流によってなされる。
【００５８】
図１１のマルチパッケージモジュールは、図６Ｃや例えば図８，９のものと同じフットプリントを提供するが、図１１のモジュールは、上記モジュール基板の約１．１７ｍｍよりできるだけ小さい、あるいは全体で約２．５ｍｍよりできるだけ小さい、図９のよりもより薄い全体側面を有し得る。この構造は、もし、各スタックドダイパッケージにたくさんのダイが存在するか、モジュール基板上に配置されたたくさんのパッケージが存在するならば、よく理解されるように、（四つの異なるパッケージのそれぞれにおける各二つがスタックされた）八つのメモリダイを提供する。
【００５９】
図１１のマルチパッケージモジュールは、例えば図９や６Ｃのモジュールと比べて非常に薄く構成され得て、非常に高速なパフォーマンスとよりよい冷却という優位性を提供し得る。しかしながら、例えば、図９におけるようなスタックドメモリアッセンブリを用いるのと比べて、図１１におけるようなスタックドダイメモリパッケージを用いると、生産高が減ってしまう。特に、（アッセンブリ７０といった）スタックドメモリパッケージアッセンブリにおけるメモリパッケージは、アッセンブリ化に先立ってテストされ得て、条件を満たさないパフォーマンスを有するものは、使用に先立って処分され得る。（パッケージ１００といった）スタックドメモリパッケージは、テストされ得るが、スタックドダイメモリパッケージにおけるそれぞれダイは、スタックされた後でなければ、簡単にテストできず、その時点で役に立たないダイは、役に立たないスタックとなる。
【００６０】
本発明の各種の構造の本発明によるアッセンブリにおいて用いられる各種の要素（例えば、基板、ダイ、各種のＢＧＡやＬＧＡパッケージや、同様のもの）を製造するプロセスは、当業において公知であり、産業において確立されている。
【００６１】
ＢＧＡメモリパッケージ及びＢＧＡプロセッサのテストは、産業において確立されており、一般的に、はんだボールパッドへの接触アクセスによってなされる。ＬＧＡパッケージは、二つの方法、即ち、ＢＧＡにおけるはんだボールのパッドに類似した、基板のＬＧＡの下表面上のＬＧＡパッドにアクセスするか、あるいは基板の上表面上のＺ方向相互接続パッドにアクセスするか、のどちらであってもテストされ得る。完全モジュールは、ＢＧＡのテストと同じようにテストされ得る。
【００６２】
ＭＰＭアッセンブリプロセスは、図面から明らかである。特に、例えば、図３，４Ａ及び４Ｂは、図４Ｃにおけるような実施形態を製造するのにアッセンブリ化される部分の図例であり、図５Ａ，５Ｂは、図５Ｃにおけるような実施形態を製造するのにアッセンブリ化される部分の図例であり、図６Ａ，６Ｂは、図６Ｃにおけるような実施形態を製造するのにアッセンブリ化される部分の図例であり、図７，５Ｂ及び６Ｂは、図７や９におけるような実施形態を製造するのにアッセンブリ化される部分の図例であり、そして、その他の図と共に、図１０は、図１１におけるような実施形態を製造するのにアッセンブリ化される部分の図例である。しかしながら、理解されるように、様々な実施形態のアッセンブリ化の種々のステップは、順番に示されるように実施されることを必要とはしない。また、理解されるように、示される要素は、マルチステップのオペレーションのおおよその結果である。
【００６３】
他の組み合わせは、本発明の範囲内で考慮され、本説明及び図面からただちに明らかとなる。
【図面の簡単な説明】
【００６４】
【図１】マルチパッケージモジュール基板の、下側に取り付けられたプロセッサユニット、上側に取り付けられたメモリパッケージ、を有する従来のマルチパッケージモジュールの概略断面図である。
【図２】本発明の特徴によるマルチパッケージモジュール基板の、下側に取り付けられたプロセッサユニット、上側に取り付けられたメモリパッケージ、を有するマルチパッケージモジュールの実施形態の概略断面図である。
【図３】図４Ｃ，５Ｃ及び６Ｃの例として示されるような本発明の各種の実施形態において用いられるのに適切な配置でのメモリパッケージスタックの概略断面図である。
【図４Ａ】図４Ｃに示されるような本発明の実施形態において、図４Ｂの例として示されるようなマルチパッケージモジュール基板と共に用いるのに適切な、本発明の一つの特徴によるスタックドメモリパッケージアッセンブリの概略断面図である。
【図４Ｂ】本発明の一つの特徴によるマルチパッケージモジュールにおいて用いられるのに適切な中間取付プロセッサを含むマルチパッケージモジュール基板の概略断面図である。
【図４Ｃ】本発明の一つの特徴によるマルチパッケージモジュールの概略断面図である。
【図５Ａ】図５Ｃに示されるような本発明の実施形態において、図５Ｂの例として示されるようなマルチパッケージモジュール基板と共に用いるのに適切な、本発明の他の特徴によるスタックドメモリパッケージアッセンブリの概略断面図である。
【図５Ｂ】本発明の特徴によるマルチパッケージモジュールにおいて用いられるのに適切な中間取付プロセッサを含むマルチパッケージモジュール基板の概略断面図である。
【図５Ｃ】本発明の特徴によるマルチパッケージモジュールの概略断面図である。
【図６Ａ】図６Ｃに示されるような本発明の実施形態において、図６Ｂの例として示されるようなマルチパッケージモジュール基板と共に用いるのに適切な、本発明の他の特徴によるスタックドメモリパッケージアッセンブリの概略断面図である。
【図６Ｂ】本発明の特徴によるマルチパッケージモジュールにおいて用いられるのに適切な中間取付プロセッサを含むマルチパッケージモジュール基板の概略断面図である。
【図６Ｃ】本発明の特徴によるマルチパッケージモジュールの概略断面図である。
【図７】図８や９の例として示されるような本発明の実施形態において用いるのに適切な配置におけるメモリパッケージスタックの概略断面図である。
【図８】本発明の他の特徴によるマルチパッケージモジュールの概略断面図である。
【図９】本発明のさらなる特徴によるマルチパッケージモジュールの概略断面図である。
【図１０】本発明の一つの特徴による、図１１に示されるような本発明に実施形態において、図６Ｂの例として示されるようなマルチパッケージ基板と共に用いるのに適切な、スタックドダイメモリパッケージである。
【図１１】本発明のさらなる特徴によるマルチパッケージモジュールの概略断面図である。
【図１】
2006522478.tif 000003
【図２】
2006522478.tif 000004
【図３】
2006522478.tif 000005
2006522478.tif 000006
2006522478.tif 000007
2006522478.tif 000008
【図７】
2006522478.tif 000009
【図８】
2006522478.tif 000010
【図９】
2006522478.tif 000011
【図１０】
2006522478.tif 000012
【図１１】
2006522478.tif 000013
【国際調査報告】
2006522478.tif 000014