(57)【要約】デジタル−アナログ変換器（ＤＡＣ）におけるコード独立型スイッチの方法および装置に関する。同期デジタル回路はクロック信号によってトリガーされ、デジタルデータ信号を発生する。電流ステアリング回路は、電流を供給するための共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。共通電源ノードにおけるいずれのスイッチ障害も本質的にデータ独立型である。ＤＡＣにおいて、スイッチドライバ１０２がラッチ１０１からデータ遷移毎に完全に安定している場合、スイッチ特性は差動スイッチ素子１０３に対して一定である。
2006517768.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号によってトリガーをかけられ、デジタルデータ信号を発生する同期デジタル回路；
該デジタルデータ信号を表すアナログ出力信号を発生するために電流を供給する共通電源ノードを有し、ここで、該共通電源ノードにおける任意のスイッチ障害が本質的にデータ独立型である電流ステアリング回路、
を有するデジタル−アナログ変換器。
【請求項２】
前記電流ステアリング回路が、スイッチ素子の一定数が前記クロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ素子を有する、請求項１に記載の変換器。
【請求項３】
前記電流ステアリング回路が第１の入力として前記デジタルデータ信号を受け取り、第２の入力として予備のデータ信号を受け取り、該予備のデータ信号が以下の場合に論理状態を変化させる、請求項２に記載の変換器：
ｉ．前記クロック信号によってトリガーをかけられる場合、および
ｉｉ．前記デジタルデータ信号が論理状態を変化させない場合。
【請求項４】
前記電流ステアリング回路が、
ｉ．前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
ｉｉ．前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
を有する、請求項１に記載の変換器。
【請求項５】
前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項１に記載の変換器。
【請求項６】
クロック信号によってトリガーをかけられる同期デジタル回路によりデジタルデータ信号を発生する工程；
共通電源ノードにおける任意のスイッチ障害が本質的にデータ独立型であり、電流を供給する該共通電源ノードを有する電流ステアリング回路で、該デジタルデータ信号を表すアナログ出力信号を発生する工程、
を包含する信号処理方法。
【請求項７】
前記電流ステアリング回路が、一定数のスイッチ素子が前記クロック信号のサイクル毎に伝導状態を変化させるように配置された複数のスイッチ素子を有する、請求項６に記載の方法。
【請求項８】
前記電流ステアリング回路が第１の入力として前記デジタルデータ信号を受け取り、第２の入力として予備のデータ信号を受け取り、該予備のデータ信号が、以下の場合に論理状態を変化させる、請求項６に記載の方法：
ｉ．前記クロック信号によってトリガーをかけられる場合、および
ｉｉ．該デジタルデータ信号が論理状態を変化させない場合。
【請求項９】
前記電流ステアリング回路が、
ｉ．前記デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および
ｉｉ．前記アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
を有する、請求項６に記載の方法。
【請求項１０】
前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項６に記載の方法。
【請求項１１】
クロック信号によってトリガーをかけられ、デジタルデータ信号を発生する同期デジタル回路；
該デジタルデータ信号を表すアナログ出力信号を発生するために電流を供給する共通電源ノードを有し、一定数のスイッチ素子が該クロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ装置を有する電流ステアリング回路、
を有するデジタル−アナログ変換器。
【請求項１２】
前記電流ステアリング回路が、第１の入力として前記デジタルデータ信号を受け取り、第２の入力として予備のデータ信号を受け取り、該予備のデータ信号が次の場合に論理状態を変化させる、請求項１１に記載の変換器：
ｉ．前記クロック信号によってトリガーをかけられる場合、および
ｉｉ．前記デジタルデータ信号が状態を変化させない場合。
【請求項１３】
前記電流ステアリング回路が：
ｉ．前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
ｉｉ．前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、
を有する、請求項１１に記載の変換器。
【請求項１４】
前記電流ステアリング回路が前記アナログ出力信号を発生する単一のスイッチ素子を有する、請求項１１に記載の変換器。
【請求項１５】
クロック信号によってトリガーをかけられた同期デジタル回路でデジタルデータ信号を発生する工程；
前記電流ステアリング回路が一定数のスイッチ素子がクロック信号のサイクル毎に伝導状態を変化させるように配置される複数のスイッチ装置を有し、電流を供給する共通電源ノードを有する該電流ステアリング回路で該デジタルデータ信号を表すアナログ出力信号を発生する工程、
を包含する信号処理方法。
【請求項１６】
前記電流ステアリング回路が第１の入力として前記デジタルデータ信号を受け取り、第２の入力として予備のデータ信号を受け取り、該予備のデータ信号が次の場合に論理状態を変化させる、請求項１５に記載の方法：
ｉ．前記クロック信号によってトリガーをかけられる場合、および
ｉｉ．該デジタルデータ信号が状態を変化させない場合。
【請求項１７】
前記電流ステアリング回路が：
ｉ．前記デジタルデータ信号を表すスイッチ制御信号を発生するスイッチドライバ回路、および
ｉｉ．前記アナログ出力信号を発生するために前記共通電源ノードからの電流を切り替えるための該スイッチ制御信号に応答する差動スイッチ回路、
を有する、請求項１５に記載の方法。
【請求項１８】
前記電流ステアリング回路が前記アナログ出力信号を発生するための単一スイッチ素子を有する、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して電子信号処理に関し、さらに具体的には、デジタル−アナログ信号変換に関する。
【背景技術】
【０００２】
電流ステアリングデジタル−アナログ変換器（ＤＡＣ）はデジタルデータストリーム入力を対応するアナログ信号出力へ変換する。図１は、デジタルデータストリームが同期デジタル出力ラッチ１０１に適用される典型的な電流ステアリングＤＡＣ１００の一部を示す。「同期」とは、ラッチ入力上のデータがクロック信号によってラッチにトリガーをかけるのに応答して出力へ変換されるということを意味する。現在のアプリケーションでは、考えられるデジタル処理は、例えばデジタルデータストリームを発生する工程の中に含まれるが、ＤＡＣの場合、このような従来のデジタル回路を記述する必要がない。ラッチ１０１をクロックする場合、Ｄ入力上に存在するデータはＱ出力へ変換され、その補数はＱバー出力へ変換される。
【０００３】
ラッチ１０１の出力は、共通電源ノードから供給される一定電流電源を制御する差動スイッチ素子１０３を順番に制御するスイッチドライバ１０２を非同期的に制御する。「非同期」とはスイッチドライバ１０２および差動スイッチ素子１０３の出力の論理状態が、クロック信号に応答するよりもむしろそれらの入力の変化状態に応答して状態を変化させることを意味する。ラッチ１０１の出力上に存在する既知の論理状態として、差動スイッチ素子１０３のうち１つのスイッチはオンになり、他はオフとなる。出力ラッチ１０１の論理状態が変化する場合、差動スイッチ素子１０３のオン−オフの状態も同期して変化する。どちらの差動スイッチ素子１０３がオンであっても、アナログ出力抵抗器１０５のうち１つを通って一定の電源１０４へ電流経路を提供する。このようにして、アナログ信号の出力信号は出力ターミナル１０６において発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
理論では、このような電流ステアリングＤＡＣ１００はデジタルデータ入力に対応するアナログ出力を提供するために任意の振動数において操作し得る。現実には、エラーおよびノイズがそのシステムを通して生じ、その影響は操作する周波数とともに増大する。これらの影響はコード依存であり得、およびアナログ出力信号における高調波ひずみおよび高調波スプールの結果になり得る。
【０００５】
コード依存型ノイズを減少させる１つのアプローチは、米国特許番号６，３４４，８１６の図８によって示され、これは出力ラッチ１０１に並列の「ダミーラッチ」と呼ばれる付加クロック回路を追加することを記載している。ダミーラッチの出力は、いずれにせよそれ自体で使用されず、むしろ、ダミーラッチおよび出力ラッチ１０１は、クロック信号のサイクル毎に１つのラッチが状態を変化させ、他のラッチは変化しないように接続されおよび操作される。このようにして、出力ラッチ１０１がデータ信号とともに状態を変化させる場合、ダミーラッチは自身の論理状態を保持し、出力ラッチ１０１が不変のデータ信号とともに自身の一定の論理状態を保持する場合、ダミーラッチは論理状態を変化させる。該特許（米国特許番号６，３４４，８１６）によれば、この配置により、データ信号の論理状態から独立するクロック信号上の一定の負荷が保持される。該特許（米国特許番号６，３４４，８１６）においては、クロック信号の焦点を超え得るという教示の示唆はなされていない。
【課題を解決するための手段】
【０００６】
（発明の要旨）
本発明の代表的な実施形態は、デジタル−アナログ変換器（ＤＡＣ）においてコード独立型スイッチのための方法および装置を含む。図１に示されるＤＡＣにおいて、スイッチドライバ１０２がラッチ１０１からデータ遷移毎に完全に安定している場合、スイッチ特性は差動スイッチ素子１０３に対して一定である。出力周波数が大きくなるにつれ、差動スイッチ素子１０３はより高速で切り替えられ、スイッチドライバ１０２が短時間で安定するように要求する。スイッチドライバ１０２が常時一定値に安定しない場合、スイッチ特性が変化し得、コード依存ひずみが生じる。本発明の実施形態はこのようなコード依存ひずみを回避する。
【０００７】
同期デジタル回路は、クロック信号によってトリガーをかけられ、デジタルデータ信号が発生する。電流ステアリング回路は、電流を供給するための共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。共通電源ノードにおける任意のスイッチ妨害は本質的にデータ独立型である。
【０００８】
さらなる実施形態では、電流ステアリング回路は、スイッチ素子の一定数がクロック信号のサイクル毎に伝導状態を変化させるように配置されたマルチプルスイッチ素子を有する。さらにまたは代替的には、電流ステアリング回路は第１の入力としてデジタルデータ信号を、第２の入力として予備のデータ信号を受け取り得る。この予備データ信号は：（ｉ）クロック信号によってトリガーされる場合、および（ｉｉ）デジタルデータ信号が論理状態を変化させない場合に論理状態を変化させる。
【０００９】
他の実施形態においては、電流ステアリング回路は（ｉ）デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および（ｉｉ）アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、を有する。
【００１０】
電流ステアリング回路はアナログ出力信号を発生するための単一のスイッチ素子を使用し得る。
【００１１】
さらに、本発明の代表的な実施形態は、デジタルーアナログ変換器（ＤＡＣ）においてコード独立型スイッチのための方法および装置を有する。同期デジタル回路はクロック信号によってトリガーをかけられ、デジタルデータ信号を発生する。電流ステアリング回路は電流を供給する共通電源ノードを有し、デジタルデータ信号を表すアナログ出力信号を発生する。電流ステアリング回路は、スイッチ素子の一定数がクロック信号のサイクル毎に伝導状態を変化させるように配置されたマルチプルスイッチ装置を有する。
【００１２】
さらに実施形態の例では、電流ステアリング回路はデジタルデータ信号を第１の入力として受け取り、予備データ信号を第２の入力として受け取り、この予備データ信号は：（ｉ）クロック信号によってトリガーをかけられた場合、および（ｉｉ）デジタルデータ信号が状態を変化させない場合に論理状態を変化させる。
【００１３】
他の実施形態では、電流ステアリング回路は：（ｉ）デジタルデータ信号を表すスイッチ制御信号を発生するためのスイッチドライバ回路、および（ｉｉ）アナログ出力信号を発生するために共通電源ノードからの電流を切り替えるためのスイッチ制御信号に応答する差動スイッチ回路、を有する。
【００１４】
本発明は、添付図面を用いて、次に示す詳細な説明を参照することによりさらに容易に理解される。
【発明を実施するための最良の形態】
【００１５】
（具体的な実施形態の詳細な説明）
本発明の代表的な実施形態は、デジタル−アナログ変換器（ＤＡＣ）におけるコード独立型スイッチの方法および装置を有する。米国特許６，３４４，８１６はクロックされたデジタル素子に供給されるクロック信号上に負荷をかけるコード依存型を取り除くことにその焦点を限定したが、本発明の実施形態はクロックされない回路のスイッチ素子の伝導状態の変化によって発生するコード依存型ノイズの防止に関する：これは例えば、図１中のスイッチドライバ１０２および差動スイッチ素子１０３により具現化される。このことから、差動スイッチ素子１０３の共通電源ノード上の電子障害はデータ独立型であることが裏付けられる。
【００１６】
スイッチドライバ１０２がオンおよびオフの間で伝導状態を変化させる場合、スイッチドライバ１０２の出力上のキャパシタンスを帯電させるために、差動スイッチ素子１０３の共通電源ノードからエネルギーを得ることを示すことができる。図２下に示す波形は、ノードＮ１（スイッチドライバ１０２に対するバイアス電圧ノード）における高周波数（約１００ＭＨｚ）での容量帯電効果を反映する電圧波形を示す。さらに、この容量帯電効果はノードＮ２（このノードは、差動スイッチ素子１０３に一定の電源１０４を供給する共通電源ノード）における電圧のグリッチ（図２上に示される波形参照）の一因となる。さらに、ノードＮ２におけるこのグリッチは出力ターミナル１０６におけるアナログ出力信号に影響する
上述の「発明の要旨」で説明したように、スイッチドライバ１０２がラッチ１０１からのデータ遷移ごとに完全に安定し得る場合、スイッチ特性は差動スイッチ素子１０３に対して一定である。出力周波数が大きくなるにつれて、差動スイッチ素子１０３はより高速で切り替えられ、スイッチドライバ１０２に短時間で安定するように要求する：すなわち、図２下の波形に示す容量帯電の状態になる。スイッチドライバ１０２が常時一定の値に安定しない場合、スイッチ特性は変化し得、コード依存型ひずみが生じる。つまり、共通電源ノードＮ２におけるノイズグリッチが振幅およびデジタルデータストリーム入力の周期を変化させ、出力ターミナル１０６におけるアナログ出力信号中に高調波ひずみとして差動スイッチ素子１０３に沿って通過され得る。
【００１７】
本発明の実施形態は様々な技術によって共通電源ノードノイズをアドレスし、これらの技術は、スイッチドライバ１０２および差動スイッチ素子１０３の両方またはいずれか一方によって生じるコード依存型スイッチ障害を防止することに着眼する。この目的は、クロックサイクル毎に、データ信号が論理状態を変化させるかどうかに関わらず、同じ個数のスイッチがオンおよびオフになるようにデータスイッチブロックを適応することによって達成され得る。これより、発生する任意のスイッチノイズがサンプルレレイトおよびサンプルハーモニクスにおいて周波数成分を有するために、共通電源ノード上の障害がデータストリームに無相関であることが保証される。
【００１８】
図３Ａに示される１つの具体的な実施形態では、出力ラッチ１０１をクロックする度に、スイッチドライバ１０２は同量のエネルギーを得ることを確保するために、代替的なデータ経路を使用する。図３Ｂは、図３ＡにおけるＤＡＣ回路に適用したクロックおよびデータ波形を示す。図３Ａ中に示されるＤＡＣでは、デジタル出力ラッチ１０１はデータ変換ラッチ３０１に先行される。さらに、代替データ変換ラッチ３０２および代替データ出力ラッチ３０３はデータ変換ラッチ３０１に接続される。データ変換ＸＮＯＲ３０５によって制御される代替データゲート３０４は代替データ変換ラッチ３０２のＤ入力に接続される。代替データラッチ３０２のＱおよびＱバーの出力は代替データゲート３０４に対する入力であり、データ変換ラッチ３０１のＤ入力およびＱバー出力はデータ変換ＸＮＯＲ３０５に対する入力である。
【００１９】
真のデータストリームが一定の状態である場合に遷移をクロックするとき、代替データラッチ３０３は論理状態の変化を強いられる。真のデータストリームが状態を変化させる場合に遷移をクロックするとき、代替データストリームの出力ラッチ３０３はその論理状態を維持する。スイッチドライバ１０２を真のデータ経路および代替データ経路に接続し、クロックサイクル毎に２つのデータ経路のうち少なくとも１つが伝導状態を変化させることを保証することによって、スイッチドライバ１０２はクロックパルス毎に同量のエネルギーを得る。それゆえ、スイッチドライバ１０２はデータから独立した一定値に安定し、非コード依存型のスイッチ特性となる（すなわち、一定のスイッチレベルはデータ独立型に保持される）。このようなアプローチの第２の利点は、クロック信号上の任意のコード依存型の負荷を安定させ、コード依存型ジッターを減少させ、最後のサンプルクロック信号（たとえば、ＡＣＬＫ）はクロックレイトでデータ遷移することである。
【００２０】
図３Ａにおいて使用されるアプローチは、さらに図４に示される回路に及ぶ。この実施形態では、スイッチドライバ１０２は差動スイッチ素子１０３および代替差動スイッチブロック１０７の両方を制御する。代替差動スイッチブロック１０７は差動スイッチ素子１０３と共通電源ノードＮ２を共有するが、カップリングコンデンサー１０９によって、それぞれの分離した代替のＡＣ負荷抵抗器１０８を駆動する。対応の代替のＤＣ経路ではなく代替のＡＣデータ経路を代替差動スイッチブロック１０７に提供することによって、共通電源ノードＮ２が代替差動スイッチブロック１０７へ電流を供給するように要求とされる場合に生じ得る問題が回避される。
【００２１】
上述のように、差動スイッチ素子１０３は、出力ターミナル１０６において対応するアナログ出力信号を発生するために、デジタルデータストリームに基づいて駆動される。図３Ａと同じように、図４では、真のデータストリームが変化しない場合に、代替のデータストリームが状態を変化させ、さらに、スイッチドライバ１０２は代替差動スイッチブロック１０７において対応するデータ遷移を行う。このようにして、４つのスイッチ（差動スイッチ素子１０３および代替差動スイッチブロック１０７）は共通電源ノードＮ２に接続され、クロックサイクル毎に、これらスイッチのうち１つだけがオンになり、もう１つがオフになる。
【００２２】
本発明の様々な例示的な実施形態を開示したが、本発明の真の範囲から逸脱することなく、本発明の種々の利点を達成するために、様々な改変および修正をし得るのは当業者には明らかである。例えば、Ｎ−ＭＯＳまたは２極スイッチによって実施され得る。または、本明細書中に示される２つのスイッチの差動スイッチ回路の代わりに、単一スイッチ出力段を使用し得る。さらに、本発明の具体的な実施形態おいて、他の実施の詳細も改変され得る。
【図面の簡単な説明】
【００２３】
【図１】典型的な従来技術の電流ステアリングＤＡＣを示す。
【図２】図１におけるＤＡＣに関する様々な波形のトレース（記録）を示す。
【図３Ａ】本発明の１つの実施形態に基づく電流ステアリングＤＡＣを示す。
【図３Ｂ】図３ＡにおけるＤＡＣ回路に関連するクロックおよびデータ波形を示す。
【図４】本発明の他の実施形態を示す。
【図１】
2006517768.tif 000003
【図２】
2006517768.tif 000004
【図３Ａ】
2006517768.tif 000005
【図３Ｂ】
2006517768.tif 000006
【図４】
2006517768.tif 000007
【国際調査報告】
2006517768.tif 000008
2006517768.tif 000009