(57)【要約】出力段を駆動するデルタ−シグマ変調器（１０１）を開示する。デルタ−シグマ変調器（１０１）は、第１の電圧および第２の電圧間で作動し、ループフィルター（２０２）、量子化器（２０４）、および該量子化器（２０４）の出力と該ループフィルター（２０２）の入力を接続するフィードバックループを有する。該フィードバックループは、該第１の電圧および該第２の電圧の計測平均値および該第１の電圧および該第２の電圧間の計測差に応答して、該第１の電圧および該第２の電圧における変動を補正するための補償回路を有する。計測回路は、該第１の電圧および該第２の電圧の平均値および差を計測する。
2006512851.tif 000002
【特許請求の範囲】
【請求項１】
ループフィルター、量子化器、該量子化器の出力および該ループフィルターの入力を接続するフィードバックループであって、該フィードバックループが、該第１の電圧および該第２の電圧の計測平均値、および該第１の電圧および該第２の電圧間の計測差に応答して、該第１の電圧および該第２の電圧の変動を補正するための補償回路を有するフィードバックループ；および、
該第１の電圧および該第２の電圧の平均値および差を計測するための計測回路、
を有する第１の電圧および第２の電圧間で作動する出力段を駆動するためのデルタ−シグマ変調器。
【請求項２】
前記計測回路が、
前記第１の電圧および前記第２の電圧を第１および第２のデジタル電圧に変換するための第１および第２のアナログ−デジタル変換器；
前記補償回路によって、利用のための前記第１の電圧および前記第２の電圧間のデジタル差を発生するために該第１のデジタル電圧および該第２のデジタル電圧の差をとるためのデジタル減算器；および
補償回路によって、利用のための前記第１の電圧および前記第２の電圧間のデジタル平均を発生するために該第１のデジタル電圧および該第２のデジタル電圧の平均をとるためのデジタル平均回路；
を有する、請求項１に記載のデルタ−シグマ変調器。
【請求項３】
前記計測回路が、
前記第１の電圧および前記第２の電圧間のアナログの差をとるためのアナログ回路；
前記第１の電圧および前記第２の電圧のアナログの平均をとるためのアナログ回路；
前記補償回路によって、利用のための前記第１の電圧および前記第２の電圧間のデジタルの差にアナログの差を変換するための第１のアナログ−デジタル変換器；および
前記補償回路によって、利用のための前記第１の電圧および前記第２の電圧のデジタルの平均値にアナログの平均値を変換するための第２のアナログ−デジタル変換器、
を有する、請求項１に記載のデルタ−シグマ変調器。
【請求項４】
ゲイン補償ファクターを前記第１の電圧および前記第２の電圧の計測された平均値に適用するためのゲイン補償回路をさらに有する、請求項１に記載のデルタ−シグマ変調器。
【請求項５】
前記第１の電圧および前記第２の電圧間の計測差にオフセット補償ファクターを適用するためのオフセット補償回路をさらに有する、請求項１に記載のデルタ−シグマ変調器。
【請求項６】
ループフィルターおよび量子化器および第１の電圧および第２の電圧間で作動する出力段を有するノイズシェイパーを有する増幅器における電源電圧補償の方法であって、該方法が、以下の工程：
第１の電圧および第２の電圧の差を計測する工程；
該第１の電圧および該第２の電圧の和を計測する工程；および
該第１の電圧および該第２の電圧の計測された和および差を該第１の電圧および該第２の電圧における変動を補正するためのノイズシェイパーに提供する工程、
を包含する方法。
【請求項７】
前記ノイズシェイパーのループフィルターの出力と前記計測平均値の差をとる工程；
該差の結果と前記計測差の商をとる工程；
該商の結果を前記量子化器の入力に提供する工程、
をさらに包含する、請求項６に記載の方法。
【請求項８】
前記量子化器の出力と前記計測差の積をとる工程；
前記積の結果と前記計測平均値の和をとる工程；および
該和の結果を前記ノイズシェイパーの入力にフィードバックする工程、
をさらに包含する、請求項６に記載の方法。
【請求項９】
前記第１の電圧および前記第２の電圧の前記和および前記差を計測する工程が、以下の工程：
前記第１の電圧および前記第２の電圧を第１のデジタル電圧および第２のデジタル電圧に変換する工程；
該第１のデジタル電圧および該第２のデジタル電圧の差をとる工程；および
該第１のデジタル電圧および該第２のデジタル電圧の和をとる工程、
を包含する、請求項６に記載の方法。
【請求項１０】
前記第１の電圧および前記第２の電圧の和および差を計測する工程が、以下の工程：
前記第１の電圧および前記第２の電圧間でアナログ差をとる工程；
前記第１の電圧および前記第２の電圧のアナログ和をとる工程；
該アナログ差をデジタル差に変換する工程；および
該アナログ和をデジタル和に変換する工程、
を包含する、請求項６に記載の方法。
【請求項１１】
オフセット補償ファクターを前記差に加える工程をさらに包含する請求項６に記載の方法。
【請求項１２】
前記オフセット補償ファクターをトリムする工程をさらに包含し、該トリムする工程が、以下の工程：
選択値を前記増幅器の入力に適用する工程；
前記増幅器の出力においてノイズを計測する工程；および
該計測ノイズを最小化するために前記オフセット補償ファクターをトリムする工程、
を包含する請求項１１に記載の方法。
【請求項１３】
選択値を前記増幅器の入力に適用する工程がゼロ値を適用する工程を包含する、請求項１２に記載の方法。
【請求項１４】
前記計測和とゲイン補償ファクターの積をとる工程をさらに包含する、請求項６に記載の方法。
【請求項１５】
前記ゲイン補償ファクターをトリムする工程をさらに包含し、該トリムする工程が、以下の工程：
前記増幅器の入力に選択値を適用する工程；
前記増幅器の出力においてノイズを計測する工程；および
前記計測ノイズを最小化するために前記ゲイン補償ファクターをトリムする工程、
を包含する、請求項１４に記載の方法。
【請求項１６】
選択値を前記増幅器の入力に適用する工程がサイン波を適用する工程を包含する、請求項１５に記載の方法。
【請求項１７】
前記和および前記差を計測する工程の前に、ノイズの選択量を前記第１の電圧および前記第２の電圧のうち選択された１つに加える工程をさらに包含する請求項６に記載の方法。
【請求項１８】
第１の電圧および第２の電圧間の負荷を駆動するための出力段；
該第１の電圧および該第２の電圧の計測平均値および該第１の電圧および該第２の電圧間の計測差に応答して、該出力段の入力を駆動するための、および該第１の電圧および該第２の電圧の変動を補正するための補償回路を有するためのノイズシェイパー；および
該第１の電圧および該第２の電圧の平均値および差を計測する計測回路、
を有するデジタル増幅器。
【請求項１９】
前記出力段が前記ノイズシェイパーの出力により入力を駆動させるパルス幅変調段を有する、請求項１８に記載のデジタル増幅器。
【請求項２０】
前記出力段が、前記第１の電圧および前記第２の電圧を供給する第１および第２の電圧レール間で作動する半ブリッジ出力ドライバを有する、請求項１８に記載のデジタル増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してデジタル増幅器に関し、特に、供給電圧変動補償を有するデルタ−シグマ増幅器および供給電圧変動補償を使用する方法およびデジタル増幅器システムに関する。
【背景技術】
【０００２】
デルタ−シグマ変調器（ノイズシェイパー）は、デジタル−アナログ変換器（ＤＡＣ）およびアナログ−デジタル変換器（ＡＤＣ）において特に有効である。オーバーサンプリングを使用して、デルタ−シグマ変調器は、オーバーサンプリング周波数帯域を超えて、量子化ノイズパワーを広げ、この帯域は典型的には入力信号の帯域幅よりずっと広い。さらに、デルタ−シグマ変調器は、入力信号に対してはローパスフィルターとして、ノイズに対してはハイパスフィルターとして機能することによってノイズシェイピングを達成する；これにより、量子化ノイズパワーのほとんどが信号帯域外に変換される。
【０００３】
データ変換のアプリケーションに加えて、デルタ−シグマノイズシェイパーは、デジタル増幅器の設計において次第に利用されている。ある特定の技術においては、デジタル−シグマノイズシェイパーは、ノイズシェイプト（量子化）デジタルデータストリームをパルス幅（デューティーサイクル）変調器ＰＷＭに提供し、これはさらに線形増幅器出力段および関連する負荷を駆動する。この技術は概して、Ｃｒａｖｅｎによる米国特許番号５，７８４，０１７号「Ａｎａｌｏｇｕｅ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｏｒｓ  Ｕｓｉｎｇ  Ｐｕｌｓｅ  Ｅｄｇｅ  Ｍｏｄｕｌａｔｏｒｓ  ｗｉｔｈ  Ｎｏｎ−ｌｉｎｅａｒｉｔｙ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ」（１９９８年７月２１日登録）、Ｃｒａｖｅｎによる米国特許番号５，５４８，２８６号「Ａｎａｌｏｇｕｅ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｏｒ  Ｕｓｉｎｇ  Ｐｕｌｓｅ  Ｅｄｇｅ  Ｍｏｄｕｌａｔｏｒｓ  ｗｉｔｈ  Ｎｏｎ−ｌｉｎｅａｒｉｔｙ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ」（１９９６年８月２０日登録）、本発明者による米国特許番号５，８１５，１０２号「Ｄｅｌｔａ  Ｓｉｇｍａ  ＰＷＭ  ＤＡＣ  ｔｏ  Ｒｅｄｕｃｅ  Ｓｗｉｔｃｈｉｎｇ」（１９９８年９月２９日登録）（参照文献として当該明細書に組み込まれている）、本発明者による米国特許出願番号０９／１６３，２３５号（参照文献として当該明細書に組み込まれている）、およびＲｉｓｂｏによる国際特許出願番号ＰＣＴ／ＤＫ９７／００１３３号において記載される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらのデジタル増幅器を実施する困難の１つは、電源ノイズおよび変動によるノイズおよびひずみを最小化することである。この問題は、Ｓｍｅｄｌｙによる米国特許番号５，５５９，４６７号（以降、特許４６７と呼ぶ）中で正しく確認されている。具体的には、特許４６７は変調中の電源電圧の時間変化値を考慮にいれることの必要性を認識している。しかしながら、特許４６７中で提案された解決法は、そのシステム中へそれ自身のひずみを導入してしまう。
【０００５】
従って、電源ノイズおよび時間変動の観点から、デジタル増幅器中のノイズおよびひずみを最小化する改善された回路および方法が必要とされる。
【課題を解決するための手段】
【０００６】
（発明の要旨）
本発明の原理は、増幅器の出力段を供給する電源電圧相互間の和および差の測定を考慮に入れる。計測された和および差は、次に、電源電圧変動を補償するために、その出力段への入力を駆動するノイズシェイパーにより利用される。これらの原理がＡＤＣ回路およびシステムに適用される場合、この原理は電源ノイズおよび変動に影響を受けることが少ない出力信号を有利に提供する。
【０００７】
ある特定の実施形態によれば、デルタ−シグマ変調器は、ループフィルター、量子化器、および量子化器の出力およびループフィルターの入力を接続するフィードバックループを有する第１および第２の電圧間で操作する出力段の駆動として公開される。フィードバックループは、第１および第２の電圧の測定平均値および第１および第２の電圧間の測定差に応答して、第１のおよび第２の電圧における変動を補償するための補償回路を有する。測定回路は第１および第２の電圧の平均および差を計算する。
【０００８】
本発明の原理は、増幅器の出力信号へ他のノイズおよびひずみを導入せずに、ノイズシェイパー段において増幅器の供給電源変動を補正することを考慮している。これらの原理は、例えばデジタルオーディオ増幅器のようなデジタル増幅器で特に有用であり、半ブリッジおよびフルブリッジの構成を有する多くの差動増幅器の出力段に適用され得る。この出力段は、ノイズシェイパーの出力によって、またはＰＷＭ変換器のような中間段を通して、直接駆動し得る。
【０００９】
本発明およびその利点をより完全に理解するために、添付図面と組み合わせてなされる次に示す説明へ言及する。
【発明を実施するための最良の形態】
【００１０】
（発明の詳細な説明）
本発明の原理およびその利点は、添付図面中の図１から図３に示される例示の実施形態を参照することによってよく理解され、その添付図面中において、同じ番号は同じ部分を示している。
【００１１】
図１は本発明の原理を具体化する例示のオーディオ増幅器１００のブロックダイアグラムである。オーディオ増幅器は次に示す文献にさらに詳細に記載される：Ｍｅｌａｎｓｏｎによる共通に譲渡された米国特許番号６，３４４，８１１号「Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｃｏｍｐｅｎｓａｔｉｏｎ  Ｆｏｒ  Ｎｏｉｓｅ  Ｓｈａｐｅｄ  Ｄｉｇｉｔａｌ  Ａｍｐｌｉｆｉｅｒｓ」（２００２年２月５日発行）；これは本明細書中に援用されている。
【００１２】
オーディオ増幅器１００は、デルタ−シグマ変調器（ノイズシェイパー）１０１を有し、これはオーバーサンプリングおよび量子化を用いて、入力信号（ＤＥＧＩＴＡＬ  ＩＮ）のオーディオベースバンド中のノイズを高周波数へ変換する。デルタ−シグマ変調器１０１は、以下に説明される次のパルス幅（デューティーサイクル）変調信号における可変モーメントをアドレスする非線形フィードバックを利用するのが好ましい。このような非線形フィードバックを有するデルタ−シグマ変調器の例は以下に記載されている：Ｍｅｌａｎｓｏｎによる共通に譲渡された米国特許番号６，１５０，９６９号「Ｃｏｒｒｅｃｔｉｏｎ  ｏｆ  Ｎｏｎｌｉｎｅａｒ  Ｏｕｔｐｕｔ  Ｄｉｓｔｏｒｔｉｏｎ  Ｉｎ  ａ  ｄｅｌｔａ  Ｓｉｇｍａ  ＤＡＣ」、およびＭｅｌａｎｓｏｎによる米国特許番号５，８１５，１０２号「Ｄｅｌｔａ  Ｓｉｇｍａ  ＰＷＭ  ＤＡＣ  ｔｏ  Ｒｅｄｕｃｅ  Ｓｗｉｔｃｈｉｎｇ」；どちら文献も本明細書中に援用されている。デルタ−シグマ変調器のトポロジーは次の出版物中にある：Ｎｏｒｓｗｏｒｔｈｙ著「Ｄｅｌｔａ−Ｓｉｇｍａ  Ｄａｔａ  Ｃｏｎｖｅｒｔｅｒｓ，Ｔｈｅｏｒｙ，Ｄｅｓｉｇｎ  ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ」（１９９６年発行，ＩＥＥＥ出版）。
【００１３】
パルス幅変調器（ＰＷＭ）段１０２は、デルタ−シグマ変調器（ノイズシェイパー）１０１からの量子化サンプルのそれぞれを、パルス幅（デューティーサイクル）変調されたパターン中のタイムスロットの全数に対する割合で論理１および論理０のパターンに変換する。さらに、パルス幅変調段１０２からのＰＷＭストリーム出力は、例えばパワートランジスタのような一対の補完スイッチ１０４および１０５を制御し、これらは例示の実施形態において、電圧供給レール１０９および１１０間にフルブリッジを形成する。特に、スイッチ１０４は、それぞれのＰＷＭパターンのロジックハイスロット中で電圧Ｖ＋に対するフィルターがかかっていないアナログ出力Ｖｏｕｔを駆動し、スイッチ１０５は、そのパターンのロジックロースロット中でＶ−に対する出力Ｖｏｕｔを駆動する。代替的な実施形態では、フル−ブリッジ出力またはコンデンサー連結出力は、出力が単一電圧供給またはレールから操作する場合に使用され得る。単一ビットノイズシェイパー１０１が利用されるさらなる他の実施形態では、デルタ−シグマ変調器１０１からの出力ストリームはスイッチ１０４または１０５を直接に制御し得る。
【００１４】
スイッチ１０４または１０５により発生するフィルターがかかっていないアナログオーディオ信号Ｖｏｕｔは、インダクター１０６およびコンデンサー１０７を有するＬ−Ｃフィルターを通され、これは高周波数（帯域外）エネルギー成分を取り除く。この最終的なフィルターのかかったオーディオ出力信号（ＡＵＤＩＯ  ＯＵＴ）は、例えばオーディオスピーカーまたはヘッドセットのような負荷１０８を駆動する。
【００１５】
スイッチ１０４および１０５は、それぞれ公称供給電圧Ｖ＋およびＶ−において対応する電圧レール１０９および１１０からの出力Ｖｏｕｔを駆動することによって、フィルターのかかってないオーディオ信号Ｖｏｕｔを発生する。一般的に、電圧レール１０９および１１０は、未調整電源（図示されてない）から電源を得、結果的に、電圧Ｖ＋およびＶ−は時間と共に変化するのが典型的である。
【００１６】
ＡＤＣ１１１およびＡＤＣ１１２は、それぞれ電圧レール１０９および１１０をモニターし、電圧Ｖ＋およびＶ−のスケールされた対応するデジタル表示Ｖ１およびＶ２をデルタ−シグマ変調器１０２に提供する。デルタ−シグマ変調器１０２は、以下に示すように、電圧Ｖ＋およびＶ−における変動およびノイズを補正するために、ＡＤＣ１１１およびＡＤＣ１１２の出力を利用する。電圧レール１０９および１１０上の高周波エネルギーはコンデンサー１１３およびコンデンサー１１４を通してアースされる。
【００１７】
説明のために、例えばオーディオアプリケーションは、コンパクトディスク（ＣＤ）プレーヤー、デジタルバーサチルディスク（ＤＶＤ）プレーヤーのようなソース（例えば、ＤｉｇｉｔａｌＩＮ信号１１５）からデジタルオーディオ上に達成される操作として記載される。しかしながら、本明細書中に記載されるコンセプトは、増幅器およびデータ変換アプリケーションの広範囲で利用され、このアプリケーションはデジタルモーター制御およびクラスＤ電源を有する。
【００１８】
図２Ａは、デルタ−シグマ変調器１０２の例示的な実施形態をさらに詳細に示すブロックダイアグラムである。デジタルオーディオ入力信号（ＤＩＧＩＴＡＬ  ＩＮ信号１１５）は、入力加算器２０１によってデルタ−シグマループからのネガティブフィードバックと足され、その加算結果は従来のデジタルループフィルター２０２を通される。ループフィルター２０２からの出力はフィードフォーワード補償ブロックｆ１（２０３）を駆動し、このブロックは、図１のＡＤＣ１１１およびＡＤＣ１１２からのデジタル供給レール電圧変動補償データＶ１およびＶ２を受け取り、さらにデジタル量子化器２０４に補償入力を提供する。同様に、量子化器２０４の出力および入力加算器２０１のインバート入力間のデルタ−シグマフィードバックループは、ＡＤＣ１１１および１１２からデジタル供給レール電圧変動補償データＶ１およびＶ２を受け取る補償ブロックｆ２（２０５）を有する。
【００１９】
量子化器２０４からの量子化サンプルＱｏｕｔのそれぞれは、タイムスロット数Ｗのアクティブな（ロジックハイ）パルス幅を有する全タイムスロット数Ｎの対応するＰＷＭパターンを示す。ここで、Ｎは２より大きい整数であり、Ｗは０からＮまでの整数である。ここで、量子化器２０４から与えられる量子化サンプルとして、図１のＰＷＭ段１０３から生じるＰＷＭパターンは、タイムスロット数Ｗ／Ｎのための電圧Ｖ＋におけるスイッチ１１３およびスイッチ１１４を通して、タイムスロット数Ｗ／Ｎとして電圧Ｖ＋において、およびタイムスロット数（Ｎ−Ｗ）／Ｎとして電圧Ｖ−のにおいて次のような出力電圧Ｖｏｕｔを発生する。
（１）  Ｖｏｕｔ＝（Ｖ＋）＊Ｗ／Ｎ（Ｖ−）＊（Ｎ−Ｗ）／Ｎ＝（（Ｖ＋）−（Ｖ−））＊Ｗ／Ｎ＋（Ｖ−）
ＤＩＧＩＴＡＬ  ＩＮ信号１１５のデジタルの入力サンプル値が電圧の単位でスケールされる場合、電圧Ｖ＋およびＶ−それぞれ対応する、ＡＤＣ１１１およびＡＤＣ１１２によって生じる数値Ｖ１およびＶ２は、ＤＩＧＩＴＡＬＩＮ信号１１５の数値に対して、自動的かつ正確にスケールされる。しかしながら、概してこの自動的および適切なスケールは必ずしもなされるとは限らない。例えば、図示の実施形態では、−１から＋１の範囲のＤＩＧＩＴＡＬＩＮ信号１１５の符号付きの数値入力は、０％から１００％の範囲のアクティブなパルスデューティーサイクルを有する出力ＰＷＭパターンとなる。言い換えると、−１のＤＩＧＩＴＡＬ  ＩＮ信号１１５における符号付き数値入力は０％のデューティーサイクル（すなわち、Ｗ＝０）に対応し、＋１の符号付き数値入力は１００％のデューティーサイクル（すなわち、Ｗ＝Ｎ）に対応し、０の数値入力は５０％のデューティーサイクル（すなわち、Ｗ＝Ｎ／２）に対応する。それゆえ、ＡＤＣ１１１およびＡＤＣ１１２はアナログ電圧Ｖ＋およびＶ−を変換し、スケールされた対応する出力電圧Ｖ１およびＶ２はＤＩＧＩＴＡＬＩＮ信号１１５のスケーリングと整合性をとる。図示の実施形態では、デルタ−シグマ変調器１０２からの量子化サンプルのそれぞれに応答して、ＰＷＭ段１０３からのＰＷＭパターン出力のそれぞれに対するアクティブなハイスロットの生じるパルス幅は、それゆえ、以下の通りである。
（２）  Ｗ＝Ｎ＊（１＋Ｑｏｕｔ）／２
図２Ａのフィードバック補償ブロックｆ２（２０５）は変調入力加算器２０１にフィードバックを提供する。具体的には、ブロックｆ２は、出力Ｖｏｕｔにおいてオブザーブされる現実の平均電圧を計算する。ここで、スケールされたデジタル電源電圧Ｖ１およびＶ２、および入力ＤＩＧＩＴＡＬ  ＩＮは与えられている。
（３）  ｆ２ｏｕｔ＝（Ｖ１−Ｖ２）＊Ｗ／Ｎ＋Ｖ２＝Ｑｏｕｔ＊（Ｖ１−Ｖ２）／２＋（Ｖ１＋Ｖ２）／２
ここで、Ｑｏｕｔは、この場合も先と同様に、量子化器２０４からの量子化（切捨て）デジタル出力である。
【００２０】
フィードフォーワード補償ブロックｆ１はフィードバック補償ブロックｆ２の逆数を生成する。言い換えると、出力Ｖｏｕｔにおける出力電圧ｘに対応するデルタ−シグマ変調器１０２からの与えられたサンプル出力Ｑｏｕｔとして、下記で示される。
（４）  ｆ１ｏｕｔ＝（ｘ−（Ｖ１＋Ｖ２）／２）＊２／（Ｖ１−Ｖ２）
図２Ｂは、Ｖａ＝（Ｖ１＋Ｖ２）／２およびＶｄ＝（Ｖ１−Ｖ２）／２とする例示の実施形態に対するｆ１ブロック２０３およびｆ２ブロック２０５の操作を視覚的に示す。図２Ｂおよび方程式（３）および（４）は、スケールされた電源電圧差ノイズＶｄ＝（Ｖ１−Ｖ２）／２が入力加算器２０１を通して、量子化器の出力Ｑｏｕｔに適用されたゲイン誤差として入力ＤＩＧＩＴＡＬ  ＩＮ信号１１５に接続することを説明する。結果として、差ノイズＶｄの変動は、ひずみに対する類似の方法で信号依存における入力信号（ＤＩＧＩＴＡＬ  ＩＮ信号１１５）を変調またはスケールする。この「ひずみ」は、差ノイズＶｄの変動がベースバンドに折り込むＱｏｕｔにおける広帯域量子化ノイズを変調することに伴い、広信号帯域上に生じる。差ノイズＶｄの計測におけるオフセットは、オフセットがＶｏｕｔにおいて減少したノイズ除去率に導くために臨界であるが、Ｖｄにおけるゲイン誤差が出力信号Ｖｏｕｔ上にゲイン誤差が生じるだけなので、ゲイン誤差の臨界は低い。
【００２１】
一方、平均電圧ノイズＶａ＝（ｖ１＋ｖ２）／２は、入力ＤＩＧＩＴＡＬ  ＩＮ信号１１５において存在する信号がなくとも出力Ｖｏｕｔに接続し、これによりＶｏｕｔのノイズフロアに直接付加する。平均ノイズＶａの場合、平均ノイズＶａにおけるオフセットは単に出力Ｖｏｕｔにおけるオフセットとなるだけであるため、オフセット計測は臨界ではない。しかしながら、Ｖａ中のゲイン誤差が減少したノイズ除去率となるので、ノイズＶａの計測中のゲイン誤差は臨界である。
【００２２】
本発明の原理は、分離したＡＤＣ１１１およびＡＤＣ１１２おいて計測され、フィルターをかけられるために、スケールされた電源差ノイズＶｄおよびスケールされた平均ノイズＶａを提供する。有利なことには、より低いローパスフィルターは平均ノイズＶａによって必要とされ、これはより広周波数範囲において、より少ない待ち時間およびよりよいリジェクションを示す。ゲイン補正は、平均ノイズＶａに適用され、オフセット訂正は差ノイズＶｄに適用される。
【００２３】
図３Ａは、本発明の原理の１つの実施形態による、ゲインおよびオフセット補償回路３００を示す。補償回路３００では、ＡＤＣ１１１およびＡＤＣ１１２からのスケールされたデジタル出力Ｖ１およびＶ２間の差がデジタル減算器３０１によってとられ、それらの和はデジタル加算器３０２によってとられる。減算器３０１および加算器３０２のそれぞれの出力は、ゲインおよびオフセット補正なしで差ノイズＶｄおよび平均ノイズＶａのデジタル値を得るために、それぞれのデジタル分割器３０３ａおよび３０３ｂにおいて、一定値２で割られる。
【００２４】
差ノイズＶｄに関しては、デジタル加算器３０４において、Ｖｄｔｒｉｍｍｅｄを発生するために、未訂正のノイズＶｄと加算されるスケールファクター（ＯＦＦＳＥＴ  ＣＯＭＰＥＮＳＡＴＩＯＮ）によって、オフセット補償（トリムすること）がデジタルパスにおいて提供される。その後、Ｖｄｔｒｉｍｍｅｄ値は、図２Ａおよび図２Ｂの補償ブロックｆ１およびｆ２に対するＶａおよびＶｄ入力に提供される。デジタル乗算器３０５において、ゲイン補償ファクター（ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）と未訂正の平均ノイズ値Ｖａの積をデジタルでとることによって、平均ノイズＶａのゲインはゲイン誤差補償に対しトリムされる。同様にして、Ｖａｔｒｉｍｍｅｄ値は補償ブロックｆ１およびｆ２に提供される。ＯＦＦＳＥＴ  ＣＯＭＰＥＮＳＡＴＩＯＮおよびＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮの値を決定する好ましい技術は以下に記述する。
【００２５】
本発明の原理の第２の実施形態によれば、ゲインおよびオフセット補償回路３０６が図３Ｂに示される。この場合、アナログ電圧レールＶ＋およびＶ−間の電圧差はアナログ減算器３０７によって得られ、その和はアナログ加算器３０８によって得られる。減算器３０７および加算器３０８からの出力は、それぞれの商算器３０９ａおよび３０９ｂによって一定値２によって商がとられ、その後、ＡＤＣ１１１およびＡＤＣ１１２によって、未補償スケールデジタル値ＶｄおよびＶａを発生するためにフィルターがかけられ、変換される。その後上述のように、オフセットおよびゲイン補償ファクター（ＯＦＦＳＥＴ  ＣＯＭＰＥＮＳＡＴＩＯＮおよびＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）が加算器３０４および積算器３０５によって適用される。
【００２６】
ゲイン補償スケールファクターの値（ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）は、たとえば外部電源およびフィルター素子のような関連する外部回路との整合に依存するので、オーディオ増幅器１００の製造後に決定される。本発明の原理の１つの実施形態によれば、図１の増幅器の出力電圧Ｖｏｕｔは、与えられた入力ＤＩＧＩＴＡＬ＿ＩＮ信号１１５として計測される。具体的には、電源リジェクションが補正スケールファクター（ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）とともにベストであるので、出力信号ＡＵＤＩＯ  ＯＵＴ（たとえば、予期される出力スペクトルからの差）上のノイズを計測することによって、およびゲインスケールファクター（ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）をこのノイズが最小化するまで調節することによって、該ファクター（ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮ）が設定される。ＤＩＧＩＴＡＬ  ＩＮ信号１１５にゼロ値（静音）が利用される場合、Ｖｄは出力上に存在する任意のノイズに対して比例する。和の場合、ＧＡＩＮ  ＣＯＭＰＥＮＳＡＴＩＯＮを設定することによって、ＶｏｕｔにおけるＡＣノイズはトリムされる。
【００２７】
さらに、オフセット補正ファクター（ＯＦＦＳＥＴ  ＣＯＭＰＥＮＳＡＴＩＯＮ）の値は、その値が関連する外部の回路との整合に依存もするので、増幅器１００の製造後に設定される。１つの実施形態では、増幅器１００の出力信号（ＡＵＤＩＯ  ＯＵＴ）における出力電圧が計測され、出力上のノイズ（予測される出力スペクトルとの差）が観察される。ＯＦＦＳＥＴ  ＣＯＭＰＥＮＳＡＴＩＯＮ値は、この差が最小化するまで、オフセットをトリムするように調節される。この場合、ＡＵＤＩＯ  ＯＵＴ中の出力ノイズが、単に入力サイン波の周波数以外の周波数の出力上に存在する任意のノイズであるように、ＤＩＧＩＴＡＬ  ＩＮに対する入力は純粋なサイン波である。
【００２８】
出力ＡＵＤＩＯ  ＯＵＴに存在するノイズは、電源に存在するノイズに依存する。それゆえ、トリムは、電源調節器を制御することにより電源レールＶ＋およびＶ−のノイズを直ちに増加させることによって、電源ポンプ回路を無効にすることによって、または電源レールに信号を付加する何かほかの方法によって改善される。さらに、差ノイズＶｄおよび平均ノイズＶａにおけるゲインおよびオフセットの上述のような調節は、組立工程における製造テストおよびユーザーの初期化キャリブレーション順序工程の一部であり得、増幅器１００の起動時または増幅器の作動中に実行され得る。さらに、フル−ブリッジの出力に対して、平均ノイズは２つのスピーカー端子双方に接続され、したがって自動的にキャンセルし、それゆえ差電源ノイズＶｄに対しては、計測および訂正される必要があるだけである。
【００２９】
本発明は、特定の実施形態を参照して記述されているが、これらの記述が限定的な意味に捉えることを意図しない。開示される実施形態の様々な修正物は、本発明の代替実施形態と同様、本発明の記載に関する当業者とって明らかである。当業者は、このコンセプトおよび開示された特定の実施形態が、本発明と同じ目的を達成するために他の構造を修正または設計するための根拠として、直ちに有効でありえることを認識すべきである。さらに、当業者が理解すべきは、このような均等の構成が、添付の請求項に開示された本発明の精神および範囲から逸脱することがないということである。
【００３０】
それゆえ考慮すべきは、請求項が本発明の真の範囲内にあるいずれの修正物または実施形態を包含するということである。
【図面の簡単な説明】
【００３１】
【図１】本発明の原理を具体化する例示的なオーディオのブロックダイアグラムを示す。
【図２Ａ】図１の例示的なノイズシェイパーをさらに詳細に示すブロックダイアグラムを示す。
【図２Ｂ】図２Ａの例示的なノイズシェイパーのｆ１およびｆ２の電圧補償ブロックの動作を視覚的に示す。
【図３Ａ】本発明の原理のうちの１つの実施形態による供給電源変動を補償するための代表的なゲインおよび適切なオフセット回路を示す。
【図３Ｂ】本発明の原理の第２の実施形態による供給電源変動を補償するための代表的なゲインおよび適切なオフセット回路を示す。
【図１】
2006512851.tif 000003
【図２Ａ】
2006512851.tif 000004
【図２Ｂ】
2006512851.tif 000005
2006512851.tif 000006
2006512851.tif 000007
【国際調査報告】
2006512851.tif 000008
2006512851.tif 000009