(57)【要約】耐タンパー性パッケージングの取り組み方は、望まれていないアクセスから、集積回路（１００）を保護する。本発明の例示的な実施例によれば、データは、複数の磁気応答性回路エレメントの状態（１３０−１３５）の関数に従って、暗号化され、次いで、前記状態（１３０−１３５）の関数に従って解読される。パッケージ（１０６）は、前記集積回路へのアクセスを防止し、磁性粒子（１２０−１２５）を有する。磁性粒子（１２０−１２５）は、磁気応答性回路エレメント（１３０−１３５）に、前記データを暗号化するのに使用される状態をとらせる。従って、これらのエレメントの前記状態は、再度、前記データを解読するように（例えば、鍵として）使用される。前記磁性粒子は、例えば、前記パッケージの一部を取り除くことにより、変更された場合、１つ以上の前記磁気応答性回路エレメントの状態が、変化され、従って、前記状態を、前記データを解読するのに使用されることができないようにする。【特許請求の範囲】
【請求項１】
集積回路チップ装置であって、ビットを記憶する複数の磁気応答性ノードを含む回路を有する集積回路チップと、磁性材料を有し、前記集積回路チップ内の回路の少なくとも一部を覆うパッケージと、前記複数の磁気応答性ノードの選択されたビットを記憶するセンス回路であって、前記ビットは、前記パッケージ内の前記磁性材料の関数に従って値を規定しているセンス回路とを有する集積回路チップ装置において、前記パッケージ及び前記複数の磁気応答性ノードは、前記パッケージの変更が、前記複数の磁気応答性ノードの少なくとも１つの状態の変化を生じるように、配されており、前記状態の変化は、前記センス回路によって検出可能である、集積回路チップ装置。
【請求項２】
前記複数の磁気応答性ノードの選択されたビットを記憶するイネーブルレジスタを更に有し、前記ビットの前記値は、前記パッケージ内の前記磁性材料に応答している、請求項１に記載の集積回路チップ装置。
【請求項３】
暗号鍵が、前記イネーブルレジスタ内に記憶されているデータを有するビットから形成される、請求項２に記載の集積回路チップ装置。
【請求項４】
前記集積回路チップ装置は、前記イネーブルレジスタ内に記憶されているデータを有する前記ビットを使用して生成される前記暗号鍵の関数に従って、データを暗号化する、請求項３に記載の集積回路チップ装置。
【請求項５】
前記イネーブルレジスタに結合されており、前記センス回路に結合されている、電源投入用のステートマシーンを更に有する、請求項２に記載の集積回路チップ装置。
【請求項６】
選択された磁気的に記憶されている前記ビットは、暗号化されたデータを解読するために読み出される、請求項２に記載の集積回路チップ装置。
【請求項７】
前記集積回路チップ装置は、更に、前記イネーブルレジスタ内に記憶されているデータを使用して、前記磁気応答性ノードから読み出される出力をマスクし、マスクされた前記出力を出力レジスタ内に記憶し、前記出力レジスタの中身は、データの暗号化に使用される、請求項２に記載の集積回路チップ装置。
【請求項８】
前記出力レジスタの中身は、データの解読に使用される、請求項７に記載の集積回路チップ装置。
【請求項９】
前記出力レジスタは、電力が失われた場合に、自身に記憶されているデータを消去するように構成及び配置されており、前記イネーブルレジスタは、前記出力レジスタへの電力が回復された場合に、前記磁気応答性ノードから読み出され前記出力レジスタ内に記憶される出力を、マスクする、請求項８に記載されている集積回路チップ装置。
【請求項１０】
集積回路チップ装置であって、ビットを記憶する複数の磁気応答性ノードを含む回路を有する集積回路チップと、磁性材料を有し、前記集積回路チップ内の回路の少なくとも一部を覆うパッケージと、前記複数の磁気応答性ノードの選択されたビットを記憶する暗号回路であって、前記ビットの値は前記パッケージ内の前記磁性材料に応答している暗号回路とを有する、集積回路チップ装置において、前記集積回路チップは、前記イネーブルレジスタ内の暗号鍵のデータの関数に従って、データを暗号化し、前記パッケージ及び前記複数の磁気応答性ノードは、前記パッケージの一部の除去が、前記イネーブルレジスタ内に記憶されているビットを有する前記複数の磁気応答性ノードの少なくとも１つを変更するように、配されている、集積回路チップ装置。
【請求項１１】
センス回路が、更に、前記複数の磁気応答性ノードの選択された前記ビットの関数に従って、データを暗号化する、請求項１０に記載の集積回路チップ装置。
【請求項１２】
前記集積回路チップが、更に、前記複数の磁気応答性ノードの選択された前記ビットの関数に従って、データを読み出す（解読する）、請求項１０に記載の集積回路チップ装置。
【請求項１３】
前記集積回路チップが、更に、前記イネーブルレジスタ内に記憶されている前記データを使用して、前記磁気応答性ノードから読み出される出力をマスクし、マスクされた前記出力を出力レジスタ内に記憶し、前記出力レジスタの前記中身は、前記データの読み出しに使用される、請求項１２に記載の集積回路チップ装置。
【請求項１４】
少なくとも１ビットの前記複数の磁気応答性ノードが変更されるのに応じて、前記出力レジスタ内に記憶されている前記データは、前記イネーブルレジスタ内に記憶されている前記データと異なるものである、請求項１２に記載の集積回路チップ装置。
【請求項１５】
前記イネーブルレジスタは、前記複数の磁気応答性ノードから読み出される前記データを、前記イネーブルレジスタ内に記憶されている前記データによって、マスクし、この結果、前記イネーブルレジスタ内の対応するビットを有する前記磁気応答性回路ノードからのビットのみが、前記出力レジスタ内に記憶される、請求項１４に記載の集積回路チップ装置。
【請求項１６】
集積回路チップ装置であって、ビットを記憶する複数の磁気応答性ノードを含む回路を有する集積回路チップと、磁性材料を有し、前記集積回路チップ内の回路の少なくとも一部を覆うパッケージと、前記複数の磁気応答性ノードの選択されたビットを記憶するセンス回路であって、前記ビットは、前記パッケージ内の前記磁性材料の関数に従って値を規定しているセンス回路とを有する集積回路チップ装置において、前記パッケージ及び前記複数の磁気応答性ノードは、前記パッケージの変更が前記複数の磁気応答性ノードの少なくとも１つの状態の変化を生じるように、配されており、前記状態の変化は、前記センス回路によって検出可能であり、電源投入応答回路は、前記複数の磁気応答性ノードからデータを読み出す、請求項１５に記載の集積回路チップ装置。
【請求項１７】
イネーブルレジスタを更に有し、前記電源投入応答回路は、前記複数の磁気応答性ノードからの前記データの関数に従って、前記イネーブルレジスタにアクセスする、請求項１６に記載の集積回路チップ装置。
【請求項１８】
磁性状態の関数に従って、データを記憶する磁気応答性ノードを有する集積回路チップ内のデータを保護する方法であって、磁性材料を有するパッケージング材料を使用して前記集積回路チップをパッケージングするステップであって、前記磁性材料は、複数の前記磁気応答性ノードの磁性状態を設定するステップと、前記集積回路チップ内に記憶されているデータを解読するように、前記複数の磁気応答性ノードからの出力を使用するステップとを有する方法。
【請求項１９】
前記複数の磁気応答性ノードの選択されたもののアドレス位置をイネーブルレジスタ内に記憶するステップを更に有し、前記集積回路チップ内に記憶されているデータを解読するように、前記複数の磁気応答性ノードからの出力を使用するステップが、前記複数の磁気応答性ノードから読み出される出力をマスクするように、前記イネーブルレジスタ内に記憶されているアドレス情報を使用するステップと、マスクされた前記出力を鍵レジスタ内に記憶するステップと、データを解読するように前記鍵レジスタを使用するステップとを含む、請求項１８に記載の方法。
【請求項２０】
前記イネーブルレジスタ内に記憶されている自身のアドレス位置を有する前記複数の磁気応答性ノードの選択されたものからのビットを使用して、データを暗号化するステップを更に有する、請求項１９に記載の方法。
【請求項２１】
前記複数の磁気応答性ノードから選択されたものアドレス位置をイネーブルレジスタ内に記憶するステップは、前記複数の磁気応答性ノードを安定性に関して試験するステップと、前記複数の磁気応答性ノードの安定性のあるものを選択し、前記磁気応答性ノードのうちの前記安定性のあるもののアドレス情報を、前記イネーブルレジスタ内に記憶するステップを含む、請求項１９に記載の方法。
【請求項２２】
前記磁気応答性ノードの安定性のあるものを、ランダム性に関して試験するステップを更に有し、前記磁気応答性ノードのうちの前記安定性のあるもののアドレス情報を、前記イネーブルレジスタ内に記憶するステップが、選択された程度のランダム性を示す前記磁気応答性ノードの選択されたものに関するアドレス情報を記憶するステップを含む、請求項２１に記載の方法。
【請求項２３】
前記複数の磁気応答性ノードの選択されたもののアドレス情報をイネーブルレジスタ内に記憶するステップは、前記複数の磁気応答性ノードの前記選択されたもののそれぞれに対して、前記イネーブルレジスタ内にデータ「０」を記憶するステップを含み、選択された程度のランダム性を示す前記磁気応答性ノードのうちの選択されたものに関するアドレス情報を記憶するステップが、選択された程度のランダム性を示さない前記磁気応答性ノードの選択されたものに対する値を、データ「０」に設定するステップを含む、請求項２２に記載の方法。
【請求項２４】
前記集積回路チップをパッケージングする前に、前記複数の磁気応答性ノードの状態の安定性を最大化するように、パッケージ内の磁性粒子の特徴を選択するステップを更に有し、前記集積回路チップのパッケージングは、前記選択された特徴に応じて、前記磁性材料を装置するステップを含んでいる、請求項１８に記載の方法。
【請求項２５】
磁性粒子の特性を選択するステップが、該磁性粒子の大きさ及び強度の特徴の少なくとも一方を選択するステップを含む、請求項２４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスのパッケージングに向けられており、より詳細には、集積回路のような物品用の耐タンパー性パッケージングに向けられている。
【背景技術】
【０００２】
パッケージングは、製品の保護及びセキュリティにおいて重要な役割を果たしている。例えば、電子機器及びソフトウェアアプリケーションにおいて、パッケージングは、製品が、損傷が無いように保持され、改ざん（tamper）されないことを保証するのに重要である。改ざん防止策は、特定のパッケージ内に記憶されている情報が財産権（proprietary）下にあるアプリケーションにおいて、特に重要である。例えば、メモリ及び他のデータ記憶アプリケーションにおいて、データを記憶する、及び記憶された該データを保護するのに使用されている回路へのアクセスを防止することが、望ましいときもある。
【０００３】
データの保護に対する様々な取り組みが、これまでに使用されてきている。例えば、ＳＲＡＭアプリケーションにおいて、データを記憶するのに使用されている回路から電源が切断された場合、メモリは、消滅される。この点に関して、改ざんが検出された場合、記憶されているデータを消去するように、電源が切断されることができる。これらの取り組み方は、バッテリーバックアップを含んでおり、バッテリー電源も、改ざんに応じて切断されることもできる。
【０００４】
他のメモリアプリケーションにおいて、電源は、データを記憶するのに、必ずしも必要とされるわけではない。例えば、磁気メモリアプリケーションにおいて、メモリは、該メモリを保持するのに電源を必要としない態様で記憶され、従って、不揮発性である。領域の傍に位置されている材料の電気抵抗を変更するように該領域の磁性状態を使用する、ある種の磁気メモリセルは、総称して磁気抵抗（ＭＲ）メモリセルと呼ばれている。磁気メモリセルのアレイは、しばしば、磁気ランダムアクセスメモリ（ＭＲＡＭ）と呼ばれている。ＭＲＡＭアプリケーションにおいて、メモリセルは、典型的には、ワード線及びセンス線（sense line）の交点上に形成され、各メモリセルは、典型的には、導電層又は絶縁層によって分離されている磁性層を有する。前記メモリアプリケーションにおいて使用されている磁気抵抗性金属（magnetoresistive metal）は、磁場内に位置された場合、電気抵抗の変化を示す。この点に関して、ＭＲＡＭセルは、２つの安定な磁気構造（magnetic configuration）であって、一方は高い抵抗を有し、他方は低い抵抗を有する（例えば、高い抵抗は論理状態０を表し、低い抵抗は論理状態１を表す）磁気構造を有する。デバイスの磁性状態（即ち、磁荷）が、操作され、データとして読み出され、この結果、読み出しは、ＭＲＡＭセルが位置されている集積回路をプロービング（probe）する機器を使用して、達成されることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
メモリを保持するのに電源に頼るアプリケーションと、メモリを保持するのに必ずしも電源を必要としない（即ち、不揮発性メモリ）アプリケーションとにおけるメモリの保護は、困難なものである。特に、不揮発性メモリの保護は、電源関連の改ざんの防止を含む典型的な取り組み方が働かないため、困難なものであった。詳細には、電源の切断はメモリの損失を生じない。これら及び他の困難性は、様々なアプリケーションに関する改ざん防止及びパッケージングの実施に対する困難性を呈示している。
【課題を解決するための手段】
【０００６】
本発明の様々な見地は、メモリのような、様々な集積回路に対する改ざん防止を含んでいる。本発明は、複数の実施及びアプリケーションにおいて例示され、これらの一部は、以下に要約される。
【０００７】
１つの例の実施例によれば、本発明は、チップパッケージを含む集積回路チップ装置であって、該チップパッケージが、チップ内の回路の少なくとも一部を覆っている磁性材料を有する、集積回路チップ装置に向けられている。前記チップの回路は、ビットを記憶する磁気応答性（magnetically-responsive）ノードを含み、これらのノードは、前記チップの回路を覆う前記磁性材料に応答する。（例えば、暗号の）回路は、複数の磁気応答性ノードの選択されたビットを記憶し、該ビットの値は、前記パッケージ内の磁性材料に応答している。これらのビットの方位は、前記チップに対するイネーブル状態を規定するのに使用されることができる。改ざん（例えば、パッケージの一部の除去）が生じている場合、チップの回路を覆っている前記磁性材料によって発生されている磁場は、恐らく、変化する。この結果、前記回路は、前記磁気応答性ノードの状態とは異なるビットを記憶し、この結果、前記チップに対する前記イネーブル状態は、解除される。
【０００８】
本発明のより詳細な例の実施例において、磁気応答性ノードの集合は、安定性に関して試験され、イネーブル鍵としての使用のために選択される。これらのノードの個性（例えば、場所）は、イネーブルレジスタ内に記憶され、これらの選択されたノードからの出力は、データを暗号化するのに使用される。後続の電源投入の際に、前記イネーブルレジスタからのデータは、前記磁気応答性ノードから読み出されるデータをマスクするのに使用され、この結果、これらのノードは、前記個性を整合させる。
【発明を実施するための最良の形態】
【０００９】
本発明の上述の概要は、本発明の各実施例又は全ての実施例を記載する意図のものではない。本発明の上述の概要は、本発明のそれぞれ示されている実施例又は全ての実施を記載する意図のものではない。以下の図面及び詳細な記載は、これらの実施例をより詳細に例示する。
【００１０】
本発明は、以下で、添付図面に関連する本発明の様々な実施例の詳細な記載を考慮することにより、より完全に理解されることができる。
【００１１】
本発明は、様々な変更及び代替的な形態に適用可能であると同時に、これらの詳細は、添付図面において例として示されており、詳細に記載される。しかしながら、本発明を、記載される特定の実施例に限定するつもりではないことを理解されたい。対照的に、本発明は、添付請求項により規定されている本発明の範囲内にある全ての変形、同等なもの及び代替的なものを含む。
【００１２】
本発明は、改ざん防止を含む及び／又は改ざん防止からの利益を受ける様々な回路及び取り組み方に適用可能であると考えられ、詳細には、必ずしも電源又は停電に頼らない、パッケージ化された集積回路の改ざんの検出、及び／又は電気的特性の検出に適用可能であると考えられる。本発明は、必ずしもこのようなアプリケーションに限定されるものではない一方で、本発明の様々な見地の正しい理解は、前記のような環境における例の議論を介して、最良に得られる。
【００１３】
本発明の例示的な実施例によれば、暗号鍵は、複数の磁気応答性回路エレメントと、磁性エレメントを有するパッケージとを使用する集積回路デバイス内にプログラムされている。前記パッケージ内の磁性エレメントは、磁気応答性回路エレメントの少なくともいくつかが磁性状態をとるようにする磁場を発生する。前記磁気応答性回路エレメントの状態は、前記パッケージ内の磁性エレメントが除去された場合に削除される（例えば、消去される）磁気的に記憶されるビットとして、使用される。磁気的に記憶されている前記ビットは、集積回路内のレジスタ内に記憶される暗号鍵を形成するのに使用され、該集積回路内に記憶されているデータは、該レジスタ内の該暗号鍵を使用して暗号化される。前記磁気的に記憶されているビットは、暗号化されたデータを解読するように、読み出され、使用される。
【００１４】
前記パッケージ及び集積回路デバイスは、前記集積回路にアクセスするためのパッケージの除去（例えば、前記集積回路内のデータにアクセスするのに十分な量の前記パッケージの除去）によって、１つ以上の磁性エレメントが除去されるように、配されている。前記１つ以上の磁性エレメントが、除去された場合、少なくとも１つの磁気応答性ビットの前記磁性状態が、変化される。従って、磁気応答性ビットのこの変化は、該ビットから読み出される前記暗号鍵を変化させ、この結果、変化された鍵は、前記集積回路チップ内に記憶されているデータを解読するのに使用されることができない。この取り組み方によって、前記データの解読は、前記パッケージに関する改ざんの際に、防止される。
【００１５】
本発明の他の例示的な実施例において、磁気応答性回路は、上述の暗号鍵のビットの見本（representative）を記憶するように実施されている磁気トンネル接合（ＭＴＪ）デバイスを含む。典型的なＭＴＪデバイスは、強磁性材料の電極層の対と、介在されている絶縁材料のトンネル障壁層を有する多層構造を含んでいる。例えば、２つの強磁性電極層と、これらの間に位置されており強磁性の層の両方と接触している絶縁トンネル障壁層とが、ＭＴＪデバイスを実施するのに使用されることができる。絶縁層は、電極層の間の量子力学的トンネリングを可能にするように、十分薄い。
【００１６】
様々なアプリケーションは、この取り組み方からの利益を実現する。例えば、ＤＶＤ装置において、上述で特徴づけられた実施例の１つは、ＤＶＤデータ製品の違法コピーを防止するのに役立つであろう。チップの製造と関連して、磁気応答性ビットの磁性状態は、ＤＶＤデータ製品に関するデータを解読をするためのＤＶＤ装置に対する鍵として、使用されることができる。前記データは、チップ記憶型の鍵を有さずに暗号化されたままであるので、コピーをするための違法な努力は、失敗するであろう。
【００１７】
図１は、本発明のもう１つの例示的な実施例による、集積回路１０４とパッケージ１０６とを有する集積回路装置１００を示している。パッケージ１０６は、基板１０４内の回路へのアクセス（例えば、プロービング又は視覚的なアクセスによる）を防止するように配されており、更に、複数の磁性粒子１２０−１２５を含んでいる。複数の磁気接合トランジスタ（ＭＪＴ）１３０−１３５は、基板１０４内にあり、少なくともいくつかのＭＪＴが１つ以上の磁性粒子１２０−１２５からの磁場による影響を受けるように、配されている。ＭＪＴは、例えば、１つ以上の磁性粒子１２０−１２５により、ＭＪＴに印加されている磁場の関数である論理状態を示す。
【００１８】
集積回路１０４は、データ暗号化用に、ＭＪＴ１３０−１３５の少なくともいくつかの論理状態を使用するようにプログラムされている。先ず、ＭＪＴ１３０−１３５のうちの選択されたものに関するアドレス情報は、ＭＪＴからの鍵を読み出すマスクとしての後続の使用のために、イネーブルレジスタ１４０（例えば、一回記憶可能型メモリ）内に記憶される。データは、イネーブルレジスタ１４０内に記憶されているこれらのアドレス情報を有するＭＪＴの前記論理状態を使用して暗号化される。解読のためには、ＭＪＴ１３０−１３５の前記論理状態は、電源投入論理回路１５０によって及びイネーブルレジスタ１４０を使用して、読み出され、マスクされ、この結果は、揮発性ＭＪＴ出力（鍵）レジスタ１６０内に記憶される。出力レジスタ１６０の中身は、次いで、データの解読に使用される。本明細書における上述の及び他の取り組み方において、センスアンプ及びデータ伝送回路等のような回路は、ＭＪＴからの情報の読み出し及び記憶を達成するように、（例えば、集積回路１０４内部において）オプションで実施される。
【００１９】
例えば、基板１０４を調査する又はプロービングするようにパッケージ１０６の一部を除去することにより、パッケージ１０６内の磁性粒子１２０−１２５が変更された場合、ＭＪＴ１３０−１３５上の磁性粒子の影響は、これに応じて変化される。この結果、ＭＪＴ１３０−１３５の少なくとも１つの前記論理状態は変更され、従って、出力レジスタ１６０内に記憶されているＭＪＴからのマスクされる出力は、変化する。従って、変化された前記マスクされる出力は、もはや、集積回路装置１００内に記憶されているデータを解読するように働かず、望まれていないアクセスからデータを保護する。
【００２０】
更に詳細な実施において、磁性粒子１２０−１２５の大きさ及び／又は強度は、ＭＪＴ１３０−１３５の安定性を最大化するように選択される。例えば、特定のウェハに関して経験的な試験を実施することによって、暗号化用に安定なＭＪＴを生じる磁性粒子の大きさ及び種類が、識別されることができる。この取り組み方によって、磁性粒子によるパッケージングは、様々なウェハと、異なる装置及び構成を有する回路の種類とに対する暗号化の目的のために実施されることができる。
【００２１】
図２は、本発明の他の例示的な実施例による、集積回路をパッケージングし、該集積回路内のデータを暗号化するためのフロー図である。以下の図２に関する議論は、参考として図１の回路装置１００を使用するが、これらの特徴づけられた例の実施例は、アプリケーションに依存して、他の回路において実施されることもできる。図２のブロック２１０において、パッケージングの後、集積回路装置１００は、安定な論理状態を呈するＭＪＴ（例えば、１つ以上のＭＪＴ１３０−１３５）を検出するように試験される。１つの特定の実施例において、安定なＭＪＴの識別は、パッケージング材料が実質的に変更されない限り、どのＭＪＴが、同じ状態（論理１又は論理０）に、確実にとどまるかの判定を含んでいる。この識別は、例えば、様々な条件下でセルの状態を読み出すことにより、達成されることができる。
【００２２】
１つの特定の例示的な実施例において、チップは、ブロック２１０で、該チップを１つ以上の様々な条件下においた後、セル状態のそれぞれに関して、読み出されるように、製造段階の間に（例えば、従来型の試験設備を使用して）構成される。例えば、外部的に発生される磁場からの応答を誘発するように該チップを、９０度、繰り返し的に回転させた後、チップ及び／又はセルグリッドへの給電に使用されている電圧レベルを変更した後、振動中、並びに周囲の及び／又はチップ制御されている温度が変化した後、前記セルの読み出しが、達成され得る。前記試験条件のそれぞれの後に同一の状態を保持する、わずか、しきい数のＭＪＴのそれぞれに対して、ＭＪＴの場所（アドレス）及びその状態は、イネーブルレジスタ１４０内に記憶されている。これら安定なＭＪＴのそれぞれの、レジスタ記憶されている位置及び場所は、次いで、前記鍵を生成するのに使用される。
【００２３】
イネーブルレジスタ１４０が設定された後、集積回路装置１００内に記憶されているデータは、鍵としてイネーブルレジスタ１４０の中身を使用して暗号化される。図２のブロック２２０において、集積回路装置１００は、電源投入され、ＭＪＴからの出力は、ブロック２３０において、電源投入用のステートマシーン１５０を使用して、イネーブルレジスタ１４０の中身によって、読み出され、マスクされる。ＭＪＴ１３０−１３５からのデータ出力は、前記イネーブルレジスタ内に記憶されているＭＪＴの論理状態を表すようにマスクされる。例示的なマスク動作は、種々のアプリケーションに対して変化し、典型的には、前記マスクは、演算及び論理関数：ＯＲ、ＡＮＤ、ＥＸ−ＯＲ、シフト及び２の補数関数（2's complement function）の何か１つ又は組み合わせとして実施されることができる。ブロック２４０に示されているように、このマスクされた出力は、ＭＪＴ出力レジスタ１６０内に記憶され、前記集積回路装置１００内に記憶されているデータを解読するのに使用される。図２のブロック２５０に示されているように、通常のデータアクセスのタスク（ＩＣ装置１００に対するアプリケーション特有性）は、マスクされた前記データ（ＭＪＴ出力レジスタ１６０内に記憶されている）を、該データを解読するのに使用する。このようにして、ＭＪＴベースの鍵は、データアクセスのタスクを安全に保持する。
【００２４】
１つの実施例において、ＭＪＴ（例えば、上述したように）から読み出されたマスクされているデータに使用される出力レジスタは、選択された間隔で空にされる。例えば、前記出力レジスタは、電源切断中、及び／又は前記チップの動作中に特定の時間間隔で、空にされることができ、この後、前記鍵は、データを解読するように再生される必要がある。１つの実施において、鍵レジスタは、前記チップの動作中に空にされ、鍵は、上述したように、ＭＪＴから読み出されるデータをマスクするように、前記イネーブルレジスタ内に記憶されているデータを使用して再生される。この取り組み方によって、前記チップの動作中のパッケージへの改ざんは、検出されることができる。他の実施において、前記鍵レジスタは、電源が前記チップから切断された場合、空にされる（例えば、レジスタに揮発性メモリを使用する）。後続の、チップへの電源投入の間、ＭＪＴからのデータは、前記イネーブルレジスタ内のデータによってマスクされ、マスクされた該データは、データの解読に使用するように前記鍵レジスタ内に記憶される。これら及び他の取り組み方によって、前記パッケージ内の変化により、安定なＭＪＴの集合の１つにおける値が変化されることができ、前記鍵レジスタ内に記憶されている対応するデータは、変化する。従って、変化された鍵は、前記データを解読することができない。
【００２５】
本発明の他の例示的な実施例において、ブロック２１０における安定なＭＪＴの識別と関連して図２に概説されている取り組み方は、以下のようにして実施される。先ず、ＭＪＴを含むメモリセルは、分離された場所において、チップレイアウト内に形成され、この結果、該チップを覆うパッケージへの改ざん（例えば、パッケージ除去のための従来技術を使用する）が、前記セルの少なくとも一部に渡る可能性が高い。使用されているセルの数は、暗号鍵を形成するのに必要な数の少なくとも約４倍である。（ＭＪＴの状態に関連する）前記セルのそれぞれからの出力は、一列のセンスアンプに結合されており、これらは、更に、データを暗号化するのに必要な長さの約４倍のワードを形成するマルチプレクサに結合されている。前記セルは、安定なＭＪＴを含む選択された１つを識別するように試験される。前記試験は、例えば、電圧、温度、及びＭＪＴの地球の磁場に対する方向を変化させることを含み得る。前記試験を通過したセル（例えば、試験条件下で、選択された程度の信頼性を提示するセル）は、論理「０」が、イネーブルワードを形成するようにこれらの対応する場所に記憶されて、イネーブルレジスタに書き込まれる。
【００２６】
前記試験を通過する（及び前記イネーブルレジスタ内に記憶されている対応する「１」を有する）セルのデータビットは、前記イネーブルワードによって、前記ＭＪＴの出力をマスクすることにより、使用されるように選択される。このマスクされた出力は、可能鍵（possible key）を形成し、これは、次いで、ランダム性のような、鍵の質に関して試験される。前記可能鍵の所望されていない区域は、前記イネーブルレジスタ内の自身の対応するビットを、データ「０」に設定することにより、マスクされることができる。前記イネーブルレジスタの中身は、次いで、前記チップ内の不揮発性メモリ内に記憶され、データ「１」を有する前記イネーブルレジスタのビットは、（例えば、図２のブロック２３０において）暗号鍵を形成するのに使用される。
【００２７】
他の特定のアプリケーションにおいて、１０００個よりも多いＭＪＴは、これらから安定なＭＪＴを識別するように、上述のものに類似する取り組み方を使用して、試験される。１２８ビットのＡＥＳ暗号鍵用に選択されることができる識別された安定なＭＪＴの集合から、１２８個がランダムに選択され、これらの対応する場所及び状態は、鍵用の基礎を形成するようにイネーブルレジスタ１４０内に記憶される。
【００２８】
もう１つの特定のアプリケーションにおいて、本明細書に記載されている安定性試験と安定なＭＪＴの選択との１つ以上の見地は、前記チップ内にプログラムされる。他の特定のアプリケーションにおいて、本明細書に記載されている安定性の試験と安定なＭＪＴの選択との１つ以上の見地は、例えば、該チップの製造中に、又は該チップ内のデータを保護したいと思うエンドユーザによって、手動で実施される。
【００２９】
代替的な取り組み方として、当業者であれば、（適用可能であり得る）いかなる上述の実施例も、２００２年１２月１８日に出願され、シリアル番号第６０／４３４，５２０号及び第６０／４３４，８２９号を割り当てられている、２つの米国仮特許出願明細書において説明され記載されている取り組み方を使用して、変形されることができることを認識するであろう。前記２つの米国仮特許出願明細書は、両方「耐タンパー性のパッケージング及び取り組み方」というタイトルである（代理人整理番号  ＵＳ０２０６１１及びＵＳ０２０６１２）。
【００３０】
上述の及び添付図面に示されている様々な実施例は、単に例として与えられたものであり、本発明を制限するように解釈されるべきではない。上述の議論及び説明に基づいて、当業者であれば、本明細書において説明されている及び記載されている模範的な実施例及びアプリケーションに厳密に従わなくても、様々な変形及び変更が、本発明によって作られることができることを直ちに理解するであろう。前記のような変形及び変更は、添付請求項に記載されている本発明の真の精神及び範囲からはずれることはない。
【図面の簡単な説明】
【００３１】
【図１】本発明の例示的な実施例による、これによって改ざんを防止する集積回路装置である。
【図２】本発明の他の例示的な実施例による、改ざん防止の取り組み方に関するフロー図である。
【図１】
2006518903.tif 000002
【図２】
2006518903.tif 000003
【国際調査報告】
2006518903.tif 000004
2006518903.tif 000005
2006518903.tif 000006