(57)【要約】本発明は半導体ダイオード、電子構成部品および電圧中間回路形電力変換装置に関する。本発明によれば、第１状態と第２状態との間で切換可能である少なくとも１つのｐｎ接合を有する半導体ダイオードにおいて、第２状態は第１状態に比べて大きい導通抵抗を有し、第２状態は第１状態に比べて小さい蓄積電荷を有し、ｐｎ接合は、各々少なくとも１つの予め与えられた阻止能力に関して、第１状態においても第２状態においても阻止能力がある。従って、導通状態から阻止状態への移行が簡単化され、それにより制御パルスの時間順序に関して臨界的でないＭＯＳ制御ダイオードが得られる。
2006519485.tif 000002
【特許請求の範囲】
【請求項１】
第１状態と第２状態との間で切換可能な、少なくとも１つのｐｎ接合を有する半導体ダイオードにおいて、
ａ）第２状態は第１状態に比べて大きい導通抵抗を有し、
ｂ）第２状態は第１状態に比べて小さい蓄積電荷を有し、
ｃ）ｐｎ接合は、各々少なくとも１つの予め与えられた阻止能力に関して、第１状態においても第２状態においても阻止能力があることを特徴とする半導体ダイオード。
【請求項２】
阻止能力は、阻止時に第１状態および第２状態におけるブレークダウン電圧が少なくとも１００Ｖあることを特徴とする請求項１記載の半導体ダイオード。
【請求項３】
阻止能力は、半導体ダイオードの第１および第２状態において同じ大きさ程度にある阻止時ブレークダウン電圧であることを特徴とする請求項１又は２記載の半導体ダイオード。
【請求項４】
ゲート電極と第１電極を備え、第１状態と第２状態との間の切換えが、ゲート電極と第１電極との間に印加される電圧の変化により行われることを特徴とする請求項１乃至３の１つに記載の半導体ダイオード。
【請求項５】
ａ）第１の導電形の第１領域（６）と、
ｂ）第１領域（６）と反対の第２の導電形の第２領域（７、８）と、
ｃ）第１領域（６）と第２領域（７、８）との間に形成されたｐｎ接合と、
ｄ）第１領域（６）に直接に接触している第１電極（２）と、
ｅ）第２領域（７、８）に直接に接触している第２電極（３）と、
ｆ）絶縁膜によって第１領域（６）および／又は第２領域（７、８）から絶縁されてｐｎ接合および／又は第１領域（６）の範囲に配置されているゲート電極（５）とを備え、
ｇ）第１電極（２）とゲート電極（５）との間への電圧印加によって、第１領域（８）における多数キャリア濃度が変化可能であることを特徴とする請求項１乃至４の１つに記載の半導体ダイオード。
【請求項６】
ゲート電極（５）は、第１領域（６）を第１電極（２）に至る迄も覆っていないし、第２領域（７、８）を第２電極（３）に至る迄も覆っていないことを特徴とする請求項５記載の半導体ダイオード。
【請求項７】
第１領域（６）および／又は第２領域（７、８）が層として形成されたことを特徴とする請求項５又は６記載の半導体ダイオード。
【請求項８】
ゲート電極（５）と第１領域（６）および／又は第２領域（７、８）との間の絶縁膜（４）が酸化膜であることを特徴とする請求項５乃至７の１つに記載の半導体ダイオード。
【請求項９】
第１領域（６）は、第１電極（２）と接する第１部分領域と、第２領域（７、８）と接してこれと共にｐｎ接合を形成する第２部分領域とからなり、第１部分領域におけるドーピングが第２部分領域におけるドーピングよりも高いことを特徴とする請求項５乃至８の１つに記載の半導体ダイオード。
【請求項１０】
ゲート電極（５）が第１領域（６）の第１部分領域の範囲にのみ配置されたことを特徴とする請求項９記載の半導体ダイオード。
【請求項１１】
第２領域（７、８）は、第１領域（６）と接しこれと共にｐｎ接合を形成する第１部分領域（７）と、第２電極（３）と接する第２部分領域（８）とからなり、第１部分領域（７）におけるドーピングが第２部分領域（８）におけるドーピングよりも低いことを特徴とする請求項５乃至１０の１つに記載の半導体ダイオード。
【請求項１２】
第２領域（７、８）の第１部分領域（７）および／又は第２部分領域（８）が層として形成されたことを特徴とする請求項１１記載の半導体ダイオード。
【請求項１３】
第１領域（６）におけるドーピングが第２領域（７、８）の第２部分領域（８）におけるドーピングよりも小さいことを特徴とする請求項１１又は１２記載の半導体ダイオード。
【請求項１４】
第２領域（７、８）の第２部分領域（８）の、第２電極（３）と第２領域（７、８）の第１部分領域（７）との間に、第２領域（７、８）の導電形とは反対の導電形を有する島が分散していることを特徴とする請求項１３記載の半導体ダイオード。
【請求項１５】
第１領域（６）のドーピングが第２領域（７、８）の第２部分領域（８）におけるドーピングより大きいことを特徴とする請求項１１又は１２記載の半導体ダイオード。
【請求項１６】
第１領域（６）がｎドーピング領域であることを特徴とする請求項５乃至１５の１つに記載の半導体ダイオード。
【請求項１７】
第１領域（６）がｐドーピング領域であることを特徴とする請求項５乃至１５の１つに記載の半導体ダイオード。
【請求項１８】
プレーナ構造又はトレンチ構造（９）又はメサ構造にて実現されたことを特徴とする請求項５乃至１７の１つに記載の半導体ダイオード。
【請求項１９】
第１領域（６）および／又は第２領域（７、８）がシリコン基材上に形成されたことを特徴とする請求項５乃至１８の１つに記載の半導体ダイオード。
【請求項２０】
ゲート電極（５）と第１領域（６）および／又は第２領域（７、８）との間の絶縁膜（４）が酸化シリコンからなることを特徴とする請求項１９記載の半導体ダイオード。
【請求項２１】
第１領域（６）および／又は第２領域（７、８）が炭化珪素ＳｉＣからなることを特徴とする請求項５乃至２０の１つに記載の半導体ダイオード。
【請求項２２】
第１領域（６）および／又は第２領域（７、８）がヒ化ガリウムＧａＡｓからなることを特徴とする請求項５乃至２１の１つに記載の半導体ダイオード。
【請求項２３】
第１電極（２）とゲート電極（５）との間に電圧を印加するための制御装置が付設されたことを特徴とする請求項５乃至２２の１つに記載の半導体ダイオード。
【請求項２４】
請求項５乃至２３の１つによる半導体ダイオードをセルとして多数含む少なくとも１つの第１様式チップを備えた電子構成部品。
【請求項２５】
少なくとも１つの第１様式チップと多数の遮断可能なパワー半導体素子をセルとして含む少なくとも１つの第２様式チップとが一体化されているモジュール容器を有することを特徴とする請求項２４記載の電子構成部品。
【請求項２６】
２つ以上の第１様式チップが並列に接続されたことを特徴とする請求項２５記載の電子構成部品。
【請求項２７】
１つ以上の第１様式チップが１つ以上の第２様式チップと共に相互に接続され、１つの個別スイッチおよび／又は１つのハーフブリッジおよび／又は多相を形成することを特徴とする請求項２５又は２６記載の電子構成部品。
【請求項２８】
第１様式チップにおける各半導体ダイオードのゲート端子が、各々このダイオードに付設された第２様式チップにおける遮断可能なパワー半導体素子のゲート端子とは分離されてモジュール容器から導かれ、１つの接触個所を備えることを特徴とする請求項２５乃至２７の１つに記載の電子構成部品。
【請求項２９】
第１様式チップにおける各半導体ダイオードのゲート端子と、これらのダイオードに付設された第２様式チップの遮断可能なパワー半導体素子のゲート端子とが、各々モジュール容器内において、外側に向けて１つのみの接触個所が存在するように接続されたことを特徴とする請求項２５乃至２７の１つに記載の電子構成部品。
【請求項３０】
遮断可能なパワー半導体素子のために補助エミッタ端子又は補助カソード端子および／又は補助アノード端子又は補助コレクタ端子が設けられたことを特徴とする請求項２５乃至２９の１つに記載の電子構成部品。
【請求項３１】
遮断可能なパワー半導体素子の補助エミッタ端子又は補助カソード端子が、このパワー半導体素子に付設された半導体ダイオードの補助アノード端子に接続されたことを特徴とする請求項３０記載の電子構成部品。
【請求項３２】
１つ以上の第１様式チップおよび１つ以上の第２様式チップに加えて、第１様式チップの半導体ダイオードおよび第２様式チップのパワー半導体素子のための制御回路又は制御回路の一部がモジュール容器内に組み込まれたことを特徴とする請求項２５乃至３１の１つに記載の電子構成部品。
【請求項３３】
請求項１乃至２３の１つに記載の少なくとも１つの半導体ダイオード（Ｄ１、Ｄ２）となくとも１つのパワー半導体素子（Ｔ１、Ｔ２）を含む電圧中間回路形電力変換装置。
【請求項３４】
請求項１乃至２３の１つに記載の各半導体ダイオード（Ｄ１、Ｄ２）が遮断可能なパワー半導体素子（Ｔ１、Ｔ２）のフリーホイールダイオードであることを特徴とする請求項３３記載の装置。
【請求項３５】
請求項１乃至２３の１つに記載の２つのダイオード（Ｄ１、Ｄ２）と、２つの遮断可能なパワー半導体素子（Ｔ１、Ｔ２）とを含む交流出力システムの１相の変換のための少なくとも１つの部分システムを含むことを特徴とする請求項３４記載の装置。
【請求項３６】
遮断可能なパワー半導体素子（Ｔ１、Ｔ２）が、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ＢＴＯ又はＩＧＣＴであることを特徴とする請求項３３乃至３５の１つに記載の装置。
【請求項３７】
電圧中間回路形電力変換装置が２点電力変換装置又は３点電力変換装置又は他の多点電力変換装置であり、相数は各々任意であることを特徴とする請求項３３乃至３６の１つに記載の装置。
【請求項３８】
遮断可能なパワー半導体素子（Ｔ１、Ｔ２）が直列に接続されたことを特徴とする請求項３３乃至３７の１つに記載の装置。
【請求項３９】
少なくとも１つの遮断可能なパワー半導体素子（Ｔ１、Ｔ２）の制御機能とこれに付属の請求項１乃至２３の１つによる半導体ダイオード（Ｄ１、Ｄ２）の制御機能とが、共通な制御回路内に組み込まれたことを特徴とする請求項３３乃至３８の１つに記載の装置。
【請求項４０】
共通な制御回路が、共通な電源から電圧を供給されることを特徴とする請求項３９記載の装置。
【請求項４１】
共通な電源からの電圧供給が、後続の変圧器と整流部とを備えた交流電源により行われることを特徴とする請求項４０記載の装置。
【請求項４２】
共通な制御回路が、共通な制御信号伝送方式を有することを特徴とする請求項３９乃至４１の１つに記載の装置。
【請求項４３】
共通の制御信号伝送が、フォトカプラ、光ファイバないしパルストランスにより行われることを特徴とする請求項４２記載の装置。
【請求項４４】
請求項３３乃至４３の１つに記載の電圧中間回路形電力変換装置のための制御方法において、遮断可能なパワー半導体素子（Ｔ１、Ｔ２）および付設の請求項１乃至２３の１つによる半導体ダイオード（Ｄ１、Ｄ２）の制御を、時間的順序に関し相互に調整することを特徴とする方法。
【請求項４５】
第１状態（Ｚ１）と第２状態（Ｚ２）との間における請求項１乃至２３の１つによる半導体ダイオード（Ｄ１、Ｄ２）の切換えを、付設した遮断可能なパワー半導体素子（Ｔ１、Ｔ２）のターンオフおよび／又はターンオンとの時間的関係にて行うことを特徴とする請求項４４記載の方法。
【請求項４６】
ａ）第１の遮断可能なパワー半導体素子（Ｔ１）および第２の遮断可能なパワー半導体素子（Ｔ２）と、第１の遮断可能なパワー半導体素子（Ｔ１）に付設された請求項１乃至２３の１つによる半導体ダイオード（Ｄ１）および第２の遮断可能なパワー半導体素子（Ｔ２）に付設された請求項１乃至２３の１つによる半導体ダイオード（Ｄ２）とを備えた電圧中間回路形電力変換装置の制御方法において、
ｂ）まず第１の遮断可能なパワー半導体素子（Ｔ１）をターンオン、第２の遮断可能なパワー半導体素子（Ｔ２）をターンオフ、第１の半導体ダイオード（Ｄ１）を第１状態（Ｚ１）そして第２の半導体ダイオード（Ｄ２）を第２状態（Ｚ２）におき、
ｃ）第１時点（ｔ１）で第１の半導体ダイオード（Ｄ１）を第１状態（Ｚ１）から第２状態（Ｚ２）へ切換え、
ｄ）第２時点（ｔ２）で第１の遮断可能なパワー半導体素子（Ｔ１）をターンオフさせ、
ｅ）第３時点（ｔ３）で第２遮断可能なパワー半導体素子（Ｔ２）をターンオンさせ、
ｆ）第４時点（ｔ４）で第２半導体ダイオード（Ｄ２）を第２状態（Ｚ２）から第１状態（Ｚ１）へ切換えることを特徴とする請求項４５記載の制御方法。
【請求項４７】
個別ステップの時間的順序の第１時点（ｔ１）が第２時点（ｔ２）の前にあるか、第２時点（ｔ２）が第１時点（ｔ１）の前にあることを特徴とする請求項４６記載の方法。
【請求項４８】
個別ステップの時間的順序の第３時点（ｔ３）が第４時点（ｔ４）の前にあるか、第４時点（ｔ４）が第３時点（ｔ３）の前にあることを特徴とする請求項４６又は４７記載の方法。
【請求項４９】
個別ステップの時間的順序の第１時点（ｔ１）および第２時点（ｔ２）が、第３時点（ｔ３）および第４時点（ｔ４）の前にあることを特徴とする請求項４６乃至４８の１つに記載の方法。
【請求項５０】
個別ステップの時間的順序の第４時点（ｔ４）が第２時点（ｔ２）の前にあることを特徴とする請求項４６又は４７記載の方法。
【請求項５１】
第１状態（Ｚ１）と第２状態（Ｚ２）との間の請求項１乃至２３の１つによる半導体ダイオード（Ｄ１、Ｄ２）の切換えを、付設された遮断可能なパワー半導体素子（Ｔ１、Ｔ２）のターンオフとの時間的関係にて行うことを特徴とする請求項４４記載の方法。
【請求項５２】
ａ）第１の遮断可能なパワー半導体素子（Ｔ１）および第２の遮断可能なパワー半導体素子（Ｔ２）と、第１の遮断可能なパワー半導体素子（Ｔ１）に付設された請求項１乃至２３の１つによる半導体ダイオード（Ｄ１）および第２の遮断可能なパワー半導体素子（Ｔ２）に付設された請求項１乃至２３の１つによる半導体ダイオード（Ｄ２）とを備えた電圧中間回路形電力変換装置の制御方法において、
ｂ）まず第１の遮断可能なパワー半導体素子（Ｔ１）をターンオン、第２の遮断可能なパワー半導体素子（Ｔ２）をターンオフ、第１の半導体ダイオード（Ｄ１）を第１状態（Ｚ１）そして第２の半導体ダイオード（Ｄ２）を第１状態（Ｚ１）におき、
ｃ）第１時点（ｓ１）で第１半導体ダイオード（Ｄ１）を第１状態（Ｚ１）から第２状態（Ｚ２）へ切換え、
ｄ）第２時点（ｓ２）で第１の遮断可能なパワー半導体素子（Ｔ１）をターンオフさせ、
ｅ）第３時点（ｓ３）で第２の遮断可能なパワー半導体素子（Ｔ２）をターンオンさせ、
ｆ）第４時点（ｓ４）で第１の半導体ダイオード（Ｄ１）を第２状態（Ｚ２）から第１状態（Ｚ１）へ復帰させることを特徴とする請求項５１記載の制御方法。
【請求項５３】
個別ステップの時間的順序を、第１時点（ｓ１）と第２時点（ｓ２）を第３時点（ｓ３）の前におき、第３時点（ｓ３）を第４時点（ｓ４）の前におくことを特徴とする請求項５２記載の制御方法。
【請求項５４】
個別ステップの時間的順序を、第１時点（ｓ１）を第２時点（ｓ２）の前におくか、第２時点（ｓ２）を第１時点（ｓ１）の前におくことを特徴とする請求項５２又は５３記載の制御方法。
【請求項５５】
個別ステップの時間的順序を、第１時点（ｓ１）を第２時点（ｓ２）の前におき、第４時点（ｓ４）を第３時点（ｓ３）の前におくことを特徴とする請求項５２記載の制御方法。
【請求項５６】
個別ステップの時間的順序を、第４時点（ｓ４）を第２時点（ｓ２）の前におくことを特徴とする請求項５２又は５５記載の制御方法。
【請求項５７】
第１の遮断可能なパワー半導体素子（Ｔ１）から第２の遮断可能なパワー半導体素子（Ｔ２）への切換えに引き続く第２の遮断可能なパワー半導体素子（Ｔ２）から第１の遮断可能なパワー半導体素子（Ｔ１）への復帰が、第１の遮断可能なパワー半導体素子（Ｔ１）から第２の遮断可能なパワー半導体素子（Ｔ２）への切換過程に対応して経過することを特徴とする請求項４６乃至５０の１つに記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ダイオード、電子構成部品および電圧中間回路形電力変換装置に関する。更に、本発明は電圧中間回路形電力変換装置の制御方法に関する。
【０００２】
電力変換装置により、ある電圧、周波数および相数の交流系を他の電圧、周波数および相数の交流系に変換できる。電圧中間回路形電力変換装置は、変換のために二重変換法を用いる。入力交流をまず整流し、直流電圧を中間回路で平滑化し、インバータにより他の電圧および周波数の交流に変換する。更に電力変換装置は、電圧零点通過が生じることなしに電圧が規則的に時間的に変化するようなシステムの変換に使用できる。
【０００３】
パワーエレクトロニクスの電圧中間回路形電力変換装置では、構成要素として、例えばＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ＧＴＯ、ＩＧＣＴ等の能動形半導体スイッチと、フリーホイールダイオードが使用される。フリーホイールダイオードはパワーエレクトロニクス回路で、インダクタンスに蓄積された電気エネルギーや電荷の遮断又は切換過程でエネルギー又は電荷放出のための電流路を提供するダイオードである。
【０００４】
遮断可能なパワー半導体素子のターンオン速度は、電圧中間回路形電力変換装置では、フリーホイールダイオードが電圧を負担可能になる迄に要する時間により制限される。更に又有限のキャリア速度に基づく状態遅延により制限される。これは、特に電流と電圧が非常に高速に変化する際に生じる。状態遅延は、特にダイオードが通流位相時にキャリアで満たされることに起因する。これらキャリアは、位相変化、即ち阻止方向への移行とそれに伴う転流、即ち電流方向の変化の際に、ダイオードが電圧を負担する前に放出されねばならない。ダイオードの切り換わりの際に放出すべきキャリアは蓄積電荷とも呼ばれ、これに関連したダイオード特性は逆回復特性と呼ばれる。
【０００５】
従って電圧中間回路形電力変換装置においては、フリーホイールダイオードの逆回復特性、特に蓄積電荷放出に要する時間が、能動的半導体スイッチの許容ターンオン速度を制限する。ダイオードが電圧を受け入れる前に、蓄積電荷が放出されねばならない。このことは、ダイオードにおいても半導体スイッチにおいても損失電力を生じさせる。
【０００６】
能動的半導体スイッチの十分に緩やかなターンオン速度によって、フリーホイールダイオードの安全作動を保証できる。電圧中間回路形電力変換装置では、発生する損失電力を考慮せねばならない。このことは冷却費用又はパワー半導体素子のチップ面積の増大をもたらし、電力変換装置の運転周波数を制限する。
【０００７】
従来、電圧中間回路形電力変換装置では、ＰＩＮダイオードそして低電圧ではシリコン製のショットキーダイオードが使用される。
【０００８】
電圧中間回路形電力変換装置とは別に、種々のMOS制御ダイオード（ＭＣＤ）が、シュレーダ（Schroeder、Direk：“Elektrische Antriebe 3 −Leistungselektronische  Bauelemente”、Springerr Verlag、Berlin、１９９６、第３７３−３７７頁）から公知である。開示された全ＭＣＤにおいて、ＭＯＳ制御ヘッド、即ち半導体材料を介して絶縁されて形成されたゲート電極により、構成要素の２つの状態間で切換えが行われる。これらの状態は次に従って特徴づけられる。
状態１：僅かの導通抵抗、高い蓄積電荷、阻止能力
状態２：高い導通抵抗、僅かの又は皆無の蓄積電荷、僅かの又は皆無の阻止能力
【０００９】
状態１では、上記の全てのＭＣＤが高ドーピングされたｐ領域を有するＰＩＮダイオードと同様に動作し、即ち導通時に構成要素は良好に導電する。更に阻止能力を有し、導通方向から阻止方向への移行時には高い蓄積電荷を放出せねばならない。
【００１０】
状態２では、上記のＭＣＤは、実施形態に応じて、ターンオンされたＭＯＳＦＥＴ又はショットキーダイオードのように動作する。即ち状態１におけるよりも導通時に導電性が劣り、阻止能力が全くないか、又はショトキー接触により僅かしかなく、電流方向の変化時に放出せねばならない電荷も全くないか、又は僅かしかない。
【００１１】
上記の全てのＭＣＤでは、ゲート電圧の印加によってｐ又はｎドーピング領域がｎ又はｐ導電チャネルを通して橋絡される。従って、ＭＣＤの切り換わりは導電チャネルの形成又は崩壊を生じさせる。そのため状態２では、ｐｎ接合が代わりの電流通路によって「迂回」される。従って、ｐｎ接合は、状態２では阻止能力がない。それ故、ＭＣＤの状態２は、阻止能力が全くないこと、又はショットキーダイオードのような特性の場合には阻止能力が僅かしかないことによって特徴付けられている。
【００１２】
状態１は低い導通抵抗を有するので、導通時にはこの状態に設定すべきである。阻止時にはＭＣＤは状態１にのみある。なぜならば、状態２は全く又は僅かしか阻止能力を持たず、従って電圧を全く又は僅かしか負担できないからである。しかしＭＣＤは、電流方向の変化時、即ち導通から阻止への移行時には、状態２にあるべきである。なぜならこの状態は状態１と違って全く又は僅かしか蓄積電荷を持たないからである。従って、電流方向の変化時、即ち導通から阻止への移行時には、ＭＣＤの最適な特性を得るべく、ＭＣＤをまず状態１におき、それから状態２に切換え、ここで電流方向の変化を行い、しかる後に阻止を実現するために状態１への切換えを行う。
【００１３】
シュレーダに記載のこれらＭＣＤの欠点は、ＭＣＤの導通から阻止への移行の実現のための上述の方法が非常に高価であり、制御パルスの時間的順序に臨界的に反応する。
【００１４】
従って本発明の課題は、異なる導通抵抗と異なる蓄積電荷の間の切換えが可能であり、半導体ダイオードにおける導通から阻止への最適な移行が簡単化され、それにより制御パルスの時間的順序に対し臨界的でない新規な半導体ダイオードを提供することにある。更に、本発明の課題はこの半導体ダイオードを電子構成部品に集積化することにある。
【００１５】
更に、転流過程中にフリーホイールダイオードから放出すべき蓄積電荷を低減し、スイッチング損失エネルギーを低減した電圧中間回路形電力変換装置を提供し、もって電圧中間回路形電力変換装置の高いターンオン速度を可能にしようとするものである。本発明の更なる課題は、この種電圧中間回路形電力変換装置の制御方法を提供することにある。
【００１６】
この課題は、本発明によれば、半導体ダイオードに関しては、請求項１又は請求項５の特徴事項によって解決される。有利な構成および展開は請求項１又は請求項５に従属する請求項に記載してある。
【００１７】
電子構成部品への半導体ダイオードの集積化に関する課題は、請求項５乃至２３に従属する請求項２４の特徴事項により解決される。有利な構成と展開を請求項２４に示す。
【００１８】
電圧中間回路形電力変換装置に関する課題は、請求項１乃至２３に従属する請求項３３の特徴事項により解決される。有利な構成と展開を請求項３３に従属する請求項に示す。
【００１９】
制御方法に関する課題は、請求項３３乃至４３に従属する請求項４４の特徴事項により解決される。有利な構成と展開を請求項４４に従属する請求項に示す。
【００２０】
本発明の請求項１は、半導体ダイオードを次の如く構成する。即ち少なくとも１つのｐｎ接合を有し、第１状態と第２状態の間で切換可能な半導体ダイオードにおいて、
第２状態は第１状態に比べて大きい導通抵抗を有し、
第２状態は第１状態に比べて小さい蓄積電荷を有し、
ｐｎ接合は、各々少なくとも１つの予め与えられた阻止能力に関して、第１状態においても第２状態においても阻止能力がある。
【００２１】
本発明により得られる利点は、特に異なる導通抵抗と異なる蓄積電荷の状態間で切換えられるダイオードにおいて、導通状態から阻止状態への半導体ダイオードの最適な移行が簡単化され、その結果制御パルスの時間的順序に関し臨界的でないことにある。この利点は次のことに基づく。即ち半導体ダイオードが、本発明に従って、各状態について予め与えられた少なくとも１つの阻止能力に関し、両状態において阻止能力のあるｐｎ接合を有し、それにより半導体ダイオードが阻止時に両状態において阻止することである。阻止能力とは、阻止時、即ち電圧がダイオードに阻止方向に加わった際、ダイオードが電圧を負担でき、最大でも極めて小さい阻止電流しか流れないことである。阻止能力の大きさは、阻止時のブレークダウン電圧によって定めることができる。
【００２２】
発展的構成によれば、阻止能力は、阻止時に半導体ダイオードの第１状態および第２状態におけるブレークダウン電圧が少なくとも１００Ｖ、特に少なくとも１０００Ｖであることによって特徴づけられる。
【００２３】
本発明の望ましい構成によれば、阻止状態におけるブレークダウン電圧により定まる阻止能力は、半導体ダイオードの第１および第２状態において同じ大きさのオーダにある、即ち最も近い１０の累乗に丸めると同じ結果になるような阻止時ブレークダウン電圧によって特徴づけられる。
【００２４】
本発明の有利な実施形態では、半導体ダイオードはゲート電極と第１電極とを含み、半導体ダイオードの第１状態と第２状態との間における切換えが、ゲート電極と第１電極との間に印加される電圧の変化によって行われる。
【００２５】
更に、本発明は、請求項５に従って、次の半導体ダイオードを提案する。即ち、
第１導電形の第１領域と、
第１領域と逆の第２導電形の第２領域と、
第１領域と第２領域との間に形成されたｐｎ接合と、
第１領域に直接に接触している、特にこれとオーム接触を形成する第１電極と、
第２領域に直接に接触している、特にこれとオーム接触を形成する第２電極と、
絶縁膜によって第１領域および／又は第２領域から絶縁されてｐｎ接合および／又は第１領域の範囲に配置されているゲート電極とを備え、
第１電極とゲート電極の間への電圧印加によって、第１領域における多数キャリア濃度が変化可能、即ち上昇又は低下可能である。
【００２６】
第１領域の第１の導電形とは、第１領域がｐドーピングされた半導体材料又はｎドーピングされた半導体材料からなることを意味する。第２領域における第２の導電形は、第２領域が第１領域に対して反対にドーピングされていること、即ち第１領域がｐドーピングされる場合には第２領域がｎドーピングされ、逆もまたしかりであることを意味する。
【００２７】
第１電極、第２電極およびゲート電極は金属からなる。
【００２８】
ゲート電極と絶縁膜と第１および第２領域の半導体材料とはＭＩＳ接触を形成する。ゲート電極と第１電極との間に印加される電圧が第１領域における多数キャリア濃度を制御するため、ＭＩＳ接触はＭＩＳ制御ヘッドとも呼ばれる。従って、全体としてはＭＩＳ制御されるダイオードである。第１領域におけるＭＩＳ制御ヘッドによる多数キャリア濃度の制御の他に、自動的に第２領域におけるキャリア濃度も共に調整される。
【００２９】
本発明によるＭＩＳ制御形の半導体ダイオードは、請求項１に記載の状態を有し、従って請求項１乃至４の１つによる半導体ダイオードの好ましい実施形態として考慮できる。状態は次に従って特徴づけられる。
第１状態：より僅かの導通抵抗、高い蓄積電荷、阻止能力
第２状態：より高い導通抵抗、僅かの蓄積電荷、阻止能力
【００３０】
相対記述「より僅か」又は「僅か」および「より高い」又は「高い」は、各々異なる状態における同じ特徴に関係する。
【００３１】
従来公知のＭＯＳ制御形ダイオードに対する相違は、特に本発明によるダイオードが第２状態でも阻止能力を持つｐｎ接合を有することにあり、この第２状態は、さもなければ従来技術による状態２に相当する。従って電流方向の切換え時、即ち導通モードから阻止モードへの移行時に、ＭＩＳ制御されるダイオードの最適な特性を得るべく、本発明によるＭＩＳ制御されるダイオードは、まず従来技術によるＭＯＳ制御されるダイオードと同じく第１状態（従来技術での状態１）にあり、それから第２状態（従来技術における状態２）に切換えられ、ここで電流方向の変化が起る。但しここでは従来技術による状態１への即座の切換えは起らない。それは、従来技術と違って本発明によるＭＩＳ制御されるダイオードは第２状態においても阻止能力を持つｐｎ接合を有し、従って第２状態でも阻止能力があるからである。その結果導通モードから阻止モードへの半導体ダイオードの最適な移行が簡単化され、その結果制御パルスの時間的順序に関し非臨界的である。
【００３２】
シュレーダに開示された全てのＭＯＳ制御形ダイオードは、状態２が状態１と違って導通チャネルの形成と、これに起因するｐｎ接合の脇を通り過ぎる電流通路の開放によって決定されるように構成されているのに対して、本発明によるＭＩＳ制御される半導体ダイオードにおける状態は、第１領域における異なる多数キャリア濃度によって決まる。ｐｎ接合は、この場合には、代替の電流通路によって「迂回」されることはない。その結果、両状態においてダイオードにおけるｐｎ接合の阻止能力が存在する。
【００３３】
本発明による半導体ダイオードの発展的構成によれば、ゲート電極は、第１領域を第１電極に至る迄も覆っていないし、又第２領域を第２電極に至る迄も覆っていない。
【００３４】
本発明の有利な構成によれば、半導体ダイオードの第１領域および／又は第２領域は層として形成される。
【００３５】
更に、ゲート電極と第１領域および／又は第２領域との間の絶縁膜は酸化膜として形成される。従って半導体ダイオードのＭＩＳ接触は、この構成ではＭＯＳ接触である。
【００３６】
本発明の構成によれば、第１領域は、第１電極と境を接する第１部分領域と、第２領域と境を接してこれと共にｐｎ接合を形成する第２部分領域とからなり、第１部分領域におけるドーピングが第２部分領域におけるドーピングよりも高い。更にこの場合、ゲート電極は第１領域の第１部分領域の範囲にのみ配置されている。
【００３７】
半導体ダイオードの他の構成では、第２領域は、第１領域と接しこれと共にｐｎ接合を形成する第１部分領域と、第２電極と接する第２部分領域とからなり、第１部分領域のドーピングが第２部分領域のドーピングよりも低い。この種の構造はパワーエレクトロニクスの構成要素では、必要なブレークダウン耐力を得るのに一般的である。望ましい実施形態では、第２領域の第１部分領域および／又は第２部分領域を層として形成する。
【００３８】
本発明の第１の実施形態によれば、第１領域におけるドーピングが第２領域の第２部分領域におけるドーピングよりも小さい。
【００３９】
この第１の実施形態の発展的構成では、第２領域の第２部分領域の、第２電極と第２領域の第１部分領域の間の範囲に、第２領域の導電形と逆の導電形の島が分散している。
【００４０】
本発明の第２の実施形態によれば、第１領域におけるドーピングが第２領域の第２部分領域におけるドーピングよりも大きい。
【００４１】
半導体ダイオードの発展的構成では、第１領域はｎドーピング領域である。それに応じ第２領域はｐドーピングされる。従って、第２領域が２分割の場合には、第１部分領域はｐ-、第２部分領域はｐ+ドーピングされる。第１領域がｎドーピングの場合、第１電極がカソードであり、第２電極がアノードである。
【００４２】
本発明による半導体ダイオードの代替的な発展的構成では、第１領域がｐドーピング領域である。それに伴い第２領域はｎドーピングされる。従って第２領域が２分割なら、第１部分領域がｎ-、第２部分領域がｎ+ドーピングされた部分領域である。第１領域がｐドーピングなら、第１電極がアノード、第２電極がカソードである。従って、ゲート電極と第１電極との間に印加される電圧はゲート・アノード電圧ｕＧＡと呼べる。
【００４３】
第１領域がｐドーピングの場合に付き、本発明の上述の第１実施形態を考察すると、この種半導体ダイオードは、ゲート・アノード電圧が印加されない場合に、前述の第２状態にある。即ちこの際、半導体ダイオードは第１状態に対し相対的に高い導通抵抗と僅かの蓄積電荷を持つ。ドーピングプロフィルとキャリア寿命は、ダイオードがこの状態で滑らかな逆回復特性を有し、末尾電流の減衰が比較的緩やかになるよう調整するのが望ましい。負のゲート・アノード電圧の印加により、ｐドーピングした第１領域における正孔濃度が高まり、その際ダイオードは第１状態にあり、即ちダイオードは第２状態に対し相対的に低い導通抵抗と高い蓄積電荷を有する。従って、ダイオードの状態間の切換えは、負のゲート・アノード電圧の投入又は遮断によって行える。
【００４４】
第１領域がｐドーピングである場合の、上述の第１実施形態の発展的構成を考察するならば、第２領域の第２部分領域は第１部分領域に比べて高くｎドーピングされている。この高くｎドーピングされた第２部分領域にはｐ型の島が分散される。これは、第１状態から第２状態への半導体ダイオードの移行時に、第２領域の低くｎドーピングされた第１部分領域における正孔が速やかに放出されるという利点を有する。
【００４５】
第１領域がｐドーピングである場合の、本発明の上述の第２実施形態を考察するに、第１領域のｐドーピングは第２領域の第２部分領域のｎドーピングよりも大きい。ゲート・アノード電圧が印加されない場合、半導体ダイオードは上記の第１状態にあり、この第１状態は第２状態に比べて低い導通抵抗と高い蓄積電荷を特徴とする。正のゲート・アノード電圧の印加に伴いｐドーピングされた第１領域における正孔濃度が低下し、その際ダイオードは高い導通抵抗と僅かの蓄積電荷を有し、従って第２状態にある。
【００４６】
第１領域をｐドーピングとし、他の領域もそのドーピングを反転させてもよい。
【００４７】
本発明による半導体ダイオードはプレーナ構造にて実現するとよい。特に好ましい代替構成では、ダイオードはトレンチ又はメサ構造にて実現される。
【００４８】
本発明による半導体ダイオードの第１領域および／又は第２領域は、シリコン又は炭化珪素ＳｉＣ又はヒ化ガリウムＧａＡｓを基に作られる。ゲート電極と第１領域および／又は第２領域との間の絶縁膜は酸化シリコンからなるとよい。
【００４９】
本発明の発展的構成によれば、半導体ダイオードに第１電極とゲート電極との間に電圧を印加する制御装置が付設される。この種の制御装置は、印加電圧の制御を介して第１状態と第２状態との間における半導体ダイオードの制御された切換えを可能にする。
【００５０】
請求項２４によれば、本発明は、電子構成部品に関して、本発明による半導体ダイオードをセルとして多数含む少なくとも１つのチップを備えた電子構成部品を提案する。このチップは第１様式のチップと呼ぶことにする。
【００５１】
本発明による電子構成部品の有利な構成によれば、少なくとも１つの第１様式チップと多数の遮断可能なパワー半導体素子をセルとして含む少なくとも１つの第２様式チップとが、１つのモジュール容器内で一体化される。多数の遮断可能なパワー半導体素子を備えたチップを第２様式チップと呼ぶことにする。
【００５２】
必要ならモジュール容器内において２つ以上の第１様式チップが並列に接続される。代替又は追加的に、モジュール容器内で１つ以上の第１様式チップを１つ以上の第２様式チップと共に相互に接続して１つの個別スイッチおよび／又は１つのハーフブリッジおよび／又は多相ブリッジを形成する。
【００５３】
モジュール容器を備えた電子構成部品の有利な構成によれば、第１様式チップの各半導体ダイオードのゲート電極は、各々このダイオードに付設された第２様式チップにおける遮断可能なパワー半導体素子のゲート電極から分離されてモジュール容器から導出され、各々１つの接触個所を備えている。
【００５４】
モジュール容器を備えた電子構成部品の代替的構成によれば、第１様式チップにおける各半導体ダイオードのゲート端子と、このダイオードに付設された第２様式チップにおける遮断可能なパワー半導体素子のゲート端子とが、ユーザにとって、即ち外へ向けて１つのみの接触個所が存在するように、既にモジュール容器内で接続される。
【００５５】
発展的構成では、モジュール容器を備えた電子構成部品は、遮断可能なパワー半導体素子のために補助エミッタ端子又は補助カソード端子および／又は補助アノード端子又は補助コレクタ端子を備える。遮断可能なパワー半導体素子の補助エミッタ端子又は補助カソード端子は、該素子に付設した半導体ダイオードの補助アノード端子に接続するとよい。
【００５６】
補助端子とは、パワー端子と違って小さい制御電流のみが流れる端子を意味する。
【００５７】
モジュール容器を備えた電子構成部品の他の実施形態では、１つ以上の第１様式と第２様式の各チップの他に、第１様式チップの半導体ダイオードおよび／又は第２様式チップのパワー半導体素子のための制御回路や制御回路部分をモジュール容器内に組み込む。
【００５８】
請求項３３は電圧中間回路形電力変換装置に関し、本発明による少なくとも１つの半導体ダイオードと少なくとも１つのパワー半導体素子を含む電圧中間回路形電力変換装置を提案する。この際半導体ダイオードとして実施形態と発展的構成の各々を使用できる。
【００５９】
本発明による半導体ダイオードの使用は、第１状態と第２状態との間の切換えにより、電圧中間回路形電力変換装置の種々のスイッチング位相に応じて各状態の利点が得られるように利用できるという利点を提供する。
【００６０】
本発明による電圧中間回路形電力変換装置の更なる展開では、半導体ダイオードは、各々フリーホイールダイオードとして遮断可能なパワー半導体素子に付設されている。
【００６１】
この組合せで、フリーホイールダイオードから遮断可能なパワー半導体素子への転流過程で放出すべき蓄積電荷と、それに伴うスイッチング損失エネルギーとが半導体ダイオードの相応の制御に伴い低減する利点を持つ。これは電力変換装置の損失電力を低減し、それに伴いパワー半導体素子の面積並びに冷却費用の低減を可能にする。
【００６２】
有利な実施形態では、電圧中間回路形電力変換装置は、本発明による２つのダイオードおよび２つの遮断可能なパワー半導体素子を含む交流出力システムにおける１相の変換のための少なくとも１つの部分システムを有する。
【００６３】
遮断可能なパワー半導体素子は、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ＧＴＯおよびＩＧＣＴである。
【００６４】
本発明による電圧中間回路形電力変換装置は、２点電力変換装置、３点電力変換装置又は他の多点電力変換装置である。相数は各々任意である。
【００６５】
特に有利な発展形態では、遮断可能なパワー半導体素子を直列接続する。この際ＭＩＳ制御されるダイオードの蓄積電荷の低減がパワー半導体素子間の電圧対称化に資する。
【００６６】
遮断可能なパワー半導体素子も、フリーホイールダイオードも通常制御回路を要する。本発明の電圧中間回路形電力変換装置の好適な構成では、１つの遮断可能なパワー半導体素子と付設の各半導体ダイオードの制御機能を、１つの共通な制御回路内に組み込む。制御機能のこの一体化は、１つ又は多数の遮断可能なパワー半導体素子に関し実現できる。
【００６７】
更に、共通な制御回路は共通な電源電圧供給を特徴とする。発展形態によれば、共通な電源電圧供給は交流電源、後続の変圧器と後続の整流部により行われる。
【００６８】
更に、代替又は追加的に、共通な制御回路は共通な制御信号伝送を特徴とする。発展形態によれば、共通な制御信号伝送はフォトカプラおよび／又は光ファイバおよび／又はパルストランス、即ち信号伝送用小形変圧器によって行われる。
【００６９】
請求項４４は、本発明による電圧中間回路形電力変換装置の制御方法に関し、遮断可能なパワー半導体素子と付設の本発明による半導体ダイオードの制御を時間的順序で相互に調整している。これは、第１状態と第２状態との間の半導体ダイオードの切換えが、付設の遮断可能なパワー半導体素子のターンオン又はターンオフに対し一定の時間的関係にあることを意味する。更に、電圧中間回路形電力変換装置の多数の遮断可能なパワー半導体素子と半導体ダイオードでは、全構成部分のスイッチング経過を相互に調整している。
【００７０】
この制御方法の第１の実施形態では、第１状態と第２状態との間の半導体ダイオードの切換えを、付設した遮断可能なパワー半導体素子のターンオフおよび／又はターンオンとの時間的関係において行う。
【００７１】
制御方法この第１の実施形態の有利な発展的構成によれば、
第１の遮断可能なパワー半導体素子および第２の遮断可能なパワー半導体素子と、第１の遮断可能なパワー半導体素子に付設された本発明による半導体ダイオードおよび第２の遮断可能なパワー半導体素子に付設された本発明による半導体ダイオードとを備えた電圧中間回路形電力変換装置において、
まず第１の遮断可能なパワー半導体素子をターンオン、第２の遮断可能なパワー半導体素子をターンオフ、第１の半導体ダイオードを第１状態、そして第２の半導体ダイオードを第２の状態におき、
第１時点で第１の半導体ダイオードを第１状態から第２状態へ切換え、
第２時点で第１の遮断可能なパワー半導体素子をターンオフさせ、
第３時点で第２の遮断可能なパワー半導体素子をターンオンさせ、そして
第４時点で第２の半導体ダイオードを第２状態から第１状態へ切換える。
【００７２】
制御方法のこの第１の実施形態の実行後には、第１の遮断可能なパワー半導体素子がターンオフされていて、第２の遮断可能なパワー半導体素子がターンオンされ、第１の半導体ダイオードが第２状態にあり、第２の半導体ダイオードが第１状態にある。
【００７３】
制御方法のこの第１の実施形態では、個別ステップの時間的順序において第１時点が第２時点の前にあるか、又は第２時点が第１時点の前にある。
【００７４】
制御方法の第１実施形態の第１の変形例では、個別ステップの時間的順序において、第３時点が第４時点の前にあるか、又は第４時点が第３時点の前にある。更に、この第１の変形では、個別ステップの時間的順序において第１時点および第２時点が第３時点および第４時点の前にあり、即ち第１時点と第２時点のうち遅い方の時点が、第３時点と第４時点のうち早い方の時点の前にある。制御方法の第１の実施形態のこの第１の変形例では、第１状態における半導体ダイオード阻止能力は必ずしも必要とせず、即ち制御方法のこの変形は半導体ダイオードの他の様式にても実施可能である。
【００７５】
制御方法の第１の実施形態の第２の変形例では、個別ステップの時間的順序において、第４時点が第２時点の前にある。
【００７６】
制御方法の第１の実施形態では、第１状態と第２状態との間の本発明による半導体ダイオードの切換えを、付設した遮断可能なパワー半導体素子のターンオフとの時間的関係にて行う。半導体ダイオードの切換えは、第２の実施形態の場合、付設された遮断可能なパワー半導体素子のターンオン時には必要でない。
【００７７】
制御方法のこの第２の実施形態の有利な発展形態によれば、
第１の遮断可能なパワー半導体素子および第２の遮断可能なパワー半導体素子と、第１の遮断可能なパワー半導体素子に付設された本発明による半導体ダイオードおよび第２の遮断可能なパワー半導に付設された本発明による半導体ダイオードとを備えた電圧中間回路形電力変換装置の制御方法において、
電圧中間回路形電力変換装置においては、まず第１の遮断可能なパワー半導体素子がターンオン、第２の遮断可能なパワー半導体素子がターンオフ、第１の半導体ダイオードが第１状態、そして第２の半導体ダイオードが第１状態にあり、
第１時点で第１の半導体ダイオードを第１状態から第２状態へ切換え、
第２時点で第１の遮断可能なパワー半導体素子をターンオフさせ、
第３時点で第２の遮断可能なパワー半導体素子をターンオンさせ、
第４時点で第１の半導体ダイオードを第２状態から第１状態へ復帰させる。
【００７８】
従って、制御方法のこの第２の実施形態の実行後には、第１の遮断可能なパワー半導体素子がターンオフ、第２の遮断可能なパワー半導体素子がターンオン、第１の半導体ダイオードが開始時と同様に第１状態にある。第２の半導体ダイオードは、全体の制御方法の期間において変化せずに第１状態のままである。
【００７９】
制御方法の第２の実施形態の第１の変形では、個別ステップの時間的順序で、第１時点と第２時点が第３時点の前にあり、第３時点が第４時点の前にある。この際、個別ステップの時間的順序で、第１時点が第２時点の前、又は第２時点が第１時点の前にある。
【００８０】
制御方法の第２実施形態の第２の変形では、個別ステップの時間的順序で、第１時点が第２時点の前にある。更に、第２の変形では、個別ステップの時間的順序で、第４時点が第３時点の前にある。更に、第１の遮断可能なパワー半導体素子が導通している際は、個別ステップの時間的順序で、第４時点が第２時点の前にある。制御方法の第２実施形態のこの第２の変形では、第２の状態における半導体ダイオードの阻止能力が必ずしも必要でなく、制御方法のこの変形例は半導体ダイオードの他の様式にても実行可能である。
【００８１】
制御方法の第１および第２の実施形態の有利な発展形態では、第１の遮断可能なパワー半導体素子から第２の遮断可能なパワー半導体素子への切換えに引き続く第２の遮断可能なパワー半導体素子から第１の遮断可能なパワー半導体素子への復帰切換えが、第１の遮断可能なパワー半導体素子から第２の遮断可能なパワー半導体素子への切換過程に対応して経過する。個別ステップの説明において、各々第１の遮断可能なパワー半導体素子は第２の遮断可能なパワー半導体素子と置き換えられ、逆も又然りである。又第１の半導体ダイオードは第２の半導体ダイオードと置き換えられ、逆も又然りである。
【００８２】
以下、図示の実施例にて本発明を更に説明する。
【００８３】
図１は通常のＰＩＮダイオード、即ちｐ領域−真性領域（「内部層」、ここではｎ-ドーピング層）−ｎ領域の構造を有するダイオードと、本発明による３層半導体ダイオードとのターンオン状態におけるキャリア分布ｎ、ｐを典型例で示す。この本発明による３層半導体ダイオードは、既述の第１の実施形態に基づいており、第１領域６がｐドーピングの場合、即ちｎ+ドーピング領域８のドーピングに比べて低くｐドーピングされた第１領域６の場合につき、印加ゲート・アノード電圧ｕＧＡ無しの状態（ｕＧＡ＝０Ｖ）と、負のゲート・アノード電圧ｕＧＡの状態（ｕＧＡ＜０Ｖ）とを示す。ここでｐドーピング領域６が第１領域である。ｎ-ドーピング領域７が第２領域７、８の第１部分領域であり、ｎ+ドーピング領域８が第２領域７、８の第２部分領域である。
【００８４】
図１の下部範囲にダイオード１０の概略的な断面を示す。ダイオード１０のこの断面の左側にｐドーピング領域６が存在する。これは、ここに示す第１の実施形態の場合、ｎ+ドーピング領域８に比べて低くドーピングされている。このｐドーピング領域６には、他の領域に比べて既にｎ-ドーピング領域７が接している。「ｎ-」は、この領域がｎ+ドーピング領域８に比べて低くドーピングされていることを意味する。ｎ+ドーピング領域８がｎ-ドーピング領域７の右側に接している。
【００８５】
図１は、ダイオード１０のこの概略的な断面の上方にｘ−ｙダイアグラムの形でキャリア分布を示す。ここでｘ軸はその下に概略的に示すダイオードの位置を再現し、ｙ軸にキャリア濃度ｎ、ｐを示す。
【００８６】
ｘ−ｙダイアグラムは３つのキャリア分布を示している。曲線Ｋ１は通常のＰＩＮダイオードにおけるキャリア分布、曲線Ｋ２は本発明による３層の第１領域６にてｐドーピングされた第１の実施形態に基づく半導体ダイオードにおけるゲート・アノード電圧ｕＧＡが印加されていない場合（ｕＧＡ＝０）のキャリア分布を再現し、そして曲線Ｋ３は同一の本発明による半導体ダイオードにおけるゲート・アノード電圧ｕＧＡが負である場合（ｕＧＡ＜０）のキャリア分布を示す。負のゲート・アノード電圧は、ダイオードのゲートがダイオードのアノードに対し負であることを意味する。
【００８７】
本発明による半導体ダイオードは、負のゲート・アノード電圧ｕＧＡ（ｕＧＡ＜０）の際、図示の実施例では通常のＰＩＮダイオードと同じ導通抵抗を持つ（曲線Ｋ１とＫ３の比較）。しかしゲート・アノード電圧ｕＧＡが印加されていない際（ｕＧＡ＝０Ｖ）のｎ-領域７の全体における本発明による半導体ダイオードのキャリア濃度ｎ、ｐは、明らかにｎ-領域７における通常のダイオードのキャリア濃度ｎ、ｐより少ない。このことを図１の曲線Ｋ１と曲線Ｋ２との比較が示している。従って本発明によるダイオードの蓄積電荷は、通常のＰＩＮダイオードの蓄積電荷に比べて明らかに低減している。
【００８８】
更に図１は、本発明によるダイオードにおけるゲート・アノード電圧の印加により、ｐ領域６の多数キャリア濃度（図示せず）のみならず、ｎ-ドーピング領域７のアノード側のキャリア濃度ｎ、ｐも調整可能なことを示す。このことを図１の曲線Ｋ２と曲線Ｋ３との比較が示している。この場合ｎ-ドーピング領域７のアノード側は、ｐドーピング領域６に接する側であり、図１でｎ-ドーピング領域７の左側である。ｎ-ドーピング領域７の右側、即ちカソード側では、本発明によるダイオードの両状態における、即ちｕＧＡ＝０Ｖの場合とｕＧＡ＜０Ｖの場合とのキャリア濃度が殆ど等しい大きさである。ｎ-ドーピング領域７の範囲が左側、即ちアノード側に近い程、本発明によるダイオードの両状態間の、即ちｕＧＡ＝０Ｖの場合とｕＧＡ＜０Ｖの場合との間のキャリア濃度ｎ、ｐの差が一層大きくなる。ｕＧＡ＜０Ｖの場合には、ｎ-ドーピング領域７のアノード側のキャリア濃度ｎ、ｐがｕＧＡ＝０Ｖの場合におけるキャリア濃度ｎ、ｐよりも明らかに大きい。キャリア濃度ｎ、ｐは、ｎ-ドーピング領域７のアノード側では、通常のＰＩＮダイオードのキャリア濃度ｎ、ｐよりも明らかに大きい。
【００８９】
ｐドーピングの第１領域６を持つ本発明による半導体ダイオードの他の実施例では、他のキャリア分布も調整可能である。しかし、ゲート・アノード電圧の印加により、ｎ-ドーピング領域７のアノード側のキャリア濃度を調整することが特徴的である。
【００９０】
従って、ゲート・アノード電圧の調整により、ｐドーピング領域６における多数キャリア濃度の変化という主目的およびそれに関連した蓄積電荷の影響の他に、ｎ-ドーピング領域７のアノード側範囲のキャリア濃度も変化させられる。その結果、同様にダイオードの蓄積電荷に影響を及ぼし、しかも、ｐドーピング領域における影響、即ちｐドーピング領域６での蓄積電荷の減少に類似して、ｎ-ドーピング領域７の蓄積電荷の減少も結果としてもたらし、そして逆も又真である。
【００９１】
図２は、本発明によるダイオード９の１つのセルの可能な実施形態の原理的な断面図を示す。図示の実施例では、ダイオード９をトレンチ素子として実現している。図示の本発明によるダイオード９は、ｐドーピング領域６と、これに続くｎ-ドーピング領域７と、ｎ-ドーピング領域７の、ｐドーピング領域６の反対側と接するｎ+領域８とからなる。更にダイオードには、ｎ+ドーピング領域８の、ｎ-ドーピング領域７とは反対側に配置され且つ完全な側面にわたって広がるカソードと、ｐドーピング領域６の、ｎ-ドーピング領域７とは反対側に配置されたアノードとが付属している。ｐドーピング領域６と、ｎ-ドーピング領域７の、ｐドーピング領域と接する部分とは、ｎ-ドーピング領域７の残りの範囲およびこれに接するｎ+ドーピング領域８より明らかに少ない面積を持つ。面積の減少に伴い開放されたｎ-ドーピング領域７の表面およびｐドーピング領域６の開放側面は、完全に酸化膜４で覆われている。酸化膜４の外側にはｐドーピング領域６とｎ-ドーピング領域７との間の移行範囲にゲート５が配置されている。従って、ゲート５、酸化膜４およびｐドーピング領域６とｎ-ドーピング領域７は、ＭＯＳ接触を形成する。ゲート５とアノード２との間への電圧印加により、ｐドーピング領域６のキャリア濃度が影響を受ける。その結果半導体ダイオード９を種々の状態に設定できる。従って、図示の半導体ダイオードはＭＯＳ制御ダイオードである。
【００９２】
半導体材料として、全領域においてシリコンを使用する場合には、酸化膜は酸化シリコンからなる。アノード２、カソード３およびゲート５は金属からなる。
【００９３】
図３は、電圧中間回路形電力変換装置の回路を、遮断可能なパワー半導体素子と本発明による半導体ダイオードを含むハーフブリッジとして示す。この回路は、２つの遮断可能なパワー半導体素子Ｔ１、Ｔ２と、２つの半導体ダイオードＤ１、Ｄ２とを含む。
【００９４】
図４と図５は、典型例として、図３に回路構成を示した電圧中間回路形電力変換装置の具体的な実施形態を示す。電圧中間回路形電力変換装置の各構成要素として、半導体ダイオードＤ１、Ｄ２と、遮断可能なパワー半導体素子Ｔ１、Ｔ２とを備える。Ｄ１はＴ１に付設したフリーホイールダイオード、Ｄ２はＴ２に付設したフリーホイールダイオードである。これら構成部分Ｄ１、Ｔ１、Ｄ２、Ｔ２の各々について、制御方法の動作中に行ったり戻ったりの切換えが行われる各２つの状態を示している。ダイオードＤ１、Ｄ２の場合、これは状態Ｚ１とＺ２である。Ｚ１にて低い導通抵抗と多い蓄積電荷とを有する半導体ダイオードの状態、Ｚ２にて高い導通抵抗と少ない蓄積電荷とを有する半導体ダイオードの状態を示す。半導体ダイオードＤ１とＤ２は両状態において阻止能力を持つ。両遮断可能なパワー半導体素子Ｔ１、Ｔ２はターンオンおよびターンオフ可能である。ターンオン状態は各々“ｅｉｎ”、ターンオフ状態は各々“ａｕｓ”で示している。
【００９５】
右側には、構成要素Ｄ１、Ｔ１、Ｄ２、Ｔ２について、各スイッチング状態を時間的経過にて相応の輪郭線で示している。Ｐ１で示したスイッチング位相ではＴ１からＴ２への切換え時の制御方法、Ｐ２で示したスイッチング位相ではＴ２からＴ１への切換え時の制御方法を示している。個々の構成部分における切換時点が、スイッチング位相Ｐ１、即ちＴ１からＴ２への切換え時において、図４ではｔ１、ｔ２、ｔ３、ｔ４、図５ではｓ１、ｓ２、ｓ３で示している。Ｐ２で示したスイッチング位相、即ちＴ２からＴ１への切換え時の制御方法は、図４においても図５においても、Ｔ１からＴ２への切換過程(位相Ｐ１)に対応して経過する。個々の構成要素Ｄ１、Ｄ２並びにＴ１、Ｔ２のスイッチング状態が相互に交代するだけである。即ち位相Ｐ２でのＤ１のスイッチング状態は、時間経過において、位相Ｐ１でのＤ２のスイッチング状態に対応し、そして逆も又真である。同様に位相Ｐ２におけるＴ１のスイッチング状態は、時間経過において、位相Ｐ１におけるＴ２のスイッチング状態に対応し、そして逆も又真である。
【００９６】
図４に示す制御方法は、既に第１の実施形態として説明した制御方法に対応する。この場合に次のことを予定している。即ち第１スイッチング状態Ｚ１と第２スイッチング状態Ｚ２との間での半導体ダイオードＤ１、Ｄ２の切換えを、付設の遮断可能なパワー半導体素子Ｔ１、Ｔ２のターンオフおよびターンオンと時間的に関係して行う。
【００９７】
図４に示す位相Ｐ１での個別ステップは次のとおりである。
（１）時点ｔ１：Ｄ１を状態Ｚ１から状態Ｚ２へ切換える。
（２）時点ｔ２：Ｔ１をターンオフさせる。
（３）時点ｔ３：Ｔ２をターンオンさせる。
（４）時点ｔ４：Ｄ２を状態Ｚ２から状態Ｚ１へ切換える。
【００９８】
制御方法の第１実施形態の既に説明した第１の変形に従い、個別ステップの時間順序で両時点ｔ１、ｔ２が時点ｔ３、ｔ４の前にある。これに対し時点ｔ２が時点ｔ２の前又は後にあってよい。更に個別ステップの時間的順序で、時点ｔ３が時点ｔ４の前又は後にあってよい。図４では、具体的に第１の実施形態の例で、ｔ１＜ｔ２＜ｔ３＜ｔ４が当てはまり、ｔ１はｔ２の前にあり、ｔ２はｔ３の前にあり、そしてｔ３はｔ４の前にある。
【００９９】
制御方法の第１実施形態の上記第２の変形では、個別ステップの時間的順序で、時点ｔ４が時点ｔ２の前にある。これに対し時点ｔ２はこの場合も時点ｔ１の前又は後にある。
【０１００】
図５の制御方法は既に第２の実施形態として説明した制御方法に対応する。この場合に次のことを予定している。即ち状態Ｚ１と状態Ｚ２の間の、半導体ダイオードＤ１とＤ２の各切換時点は、付設された遮断可能なパワー半導体素子Ｔ１又はＴ２のターンオフと定められた時間的関係にある。これに対し、遮断可能なパワー半導体素子Ｔ１又はＴ２のターンオン時には、付設された半導体ダイオードＤ１又はＤ２の切換えは行わない。
【０１０１】
図５に示す位相Ｐ１での個別ステップは次のとおりである。
（１）時点ｓ１：Ｄ１を状態Ｚ１から状態Ｚ２へ切換える。
（２）時点ｓ２：Ｔ１をターンオフさせる。
（３）時点ｓ３：Ｔ２をターンオンさせる
（４）時点ｓ４：Ｄ１を状態Ｚ２から状態Ｚ１へ切換えて、再び出発状態とする。
【０１０２】
従って、Ｄ１はＴ１のターンオフと定められた時間的関係にて２度切換えられたのに対して、Ｔ２に付設されたフリーホイールダイオードＤ２はＴ２のターンオンとの時間的関係では切換えられずに、それは位相Ｐ１全体の期間において状態Ｚ１にある。
【０１０３】
制御方法の第２の実施形態の既に説明した第１の変形例では、個別ステップの時間的順序で、時点ｓ１とｓ２は時点ｓ３とｓ４の前にある。これに対し時点ｓ２は時点ｓ１の前又は後にあってもよい。更に、個別ステップの時間的順序で、時点ｓ３が時点ｓ４の前にある。図５における表示では、具体的に第２の実施形態の例について、ｓ１＜ｓ２＜ｓ３＜ｓ４が当てはまり、ｓ１はｓ２の前、ｓ２はｓ３の前、ｓ３はｓ４の前にある。
【０１０４】
制御方法の第２の実施形態の既に説明した第２の変形では、個別ステップの時間的順序で、時点ｓ４は時点ｓ３の前にあり、そして時点ｓ１は時点ｓ２の前にある。Ｔ１が通流状態にあるときには、時点ｓ４は時点ｓ２の前にある。
【図面の簡単な説明】
【０１０５】
【図１】通常のダイオードにおけるキャリア分布と本発明による半導体ダイオードの実施例におけるキャリア分布との比較を示すダイアグラム
【図２】トレンチエレメントとして実現されている本発明による半導体ダイオードの具体的実施例を示す構造図
【図３】遮断可能なパワー半導体素子と本発明による半導体ダイオードとを備えた電圧中間回路形電力変換装置の実施例の回路図
【図４】第１の実施形態による制御方法の開閉順序を示すタイムチャート
【図５】第２の実施形態による制御方法の開閉順序を示すタイムチャート
【符号の説明】
【０１０６】
２  アノード電極、３  カソード電極、４  酸化膜、５  ゲート電極、６  ｐドーピング領域、７  ｎ-ドーピング領域、８  ｎ+ドーピング領域、９、１０  ダイオード、Ｄ１、Ｄ２  半導体ダイオード、Ｐ１、Ｐ２  スイッチング位相、Ｔ１、Ｔ２  遮断可能なパワー半導体素子、Ｚ１  第１の状態、Ｚ２  第２の状態
【図１】
2006519485.tif 000003
【図２】
2006519485.tif 000004
【図３】
2006519485.tif 000005
【図４】
2006519485.tif 000006
【図５】
2006519485.tif 000007
【国際調査報告】
2006519485.tif 000008
2006519485.tif 000009
2006519485.tif 000010
2006519485.tif 000011
2006519485.tif 000012
2006519485.tif 000013