(57)【要約】【課題】本発明は、表示パネル、特にプラズマ表示パネルでエネルギーを回復するためのエネルギー回復装置に関する。【解決手段】エネルギー回復保存ユニット（Lrecover）は、サステイン期間に続くエネルギー回復期間の間に表示パネルと結合される。本発明の特徴は、エネルギー回復保存ユニット（Lrecover）が前記サステインステップで充電されることである。
2006525541.tif 000002
【特許請求の範囲】
【請求項１】
表示パネル、特にプラズマ表示パネル用のエネルギー回復サステイン装置であって、
サステイン期間の後に続くエネルギー回復期間を実行する前記表示パネルに結合するよう構成されたエネルギー回復保存手段と、
前記サステイン期間において前記エネルギー回復保存手段を充電する手段とを有することを特徴とする装置。
【請求項２】
前記エネルギー回復保存手段は、前記エネルギー回復期間の間に共振周期を作るように前記表示パネルの容量と共に共振回路を形成するインダクタ手段を有することを特徴とする、請求項１記載の装置。
【請求項３】
前記インダクタ手段は、前記表示パネルと並列に結合されるよう設けられることを特徴とする、請求項２記載の装置。
【請求項４】
前記表示パネルは、第一の表示端末手段及び第二の表示端末手段を有し、前記インダクタ手段は、第一のインダクタ端末手段及び第二のインダクタ端末手段を有し、前記第一の表示端末手段及び前記第一のインダクタ端末手段の両方が第一の結節点に接続可能であり、前記第二の表示端末手段及び前記第二のインダクタ端末手段の両方が第二の結節点に接続可能であり、前記第一の結節点は、第一の電圧レベルに接続され、前記第二の結節点は、第二の電圧レベル又は接地に接続されるか、あるいは第二の電圧レベル及び接地から分離されるように設けられることを特徴とする、請求項３記載の装置。
【請求項５】
前記第一の表示端末手段は共通端末手段であり、前記第二の表示端末手段は走査端末手段であることを特徴とする、請求項４記載の装置。
【請求項６】
前記第二の電圧レベルは、前記第一の電圧レベルよりも接地に対して高いことを特徴とする、請求項４記載の装置。
【請求項７】
前記第一の電圧レベルは、前記第一の結節点と接地との間に接続された第一の電圧源手段によって発生することを特徴とする、請求項４記載の装置。
【請求項８】
前記第二の電圧レベルは、第二の電圧源によって発生し、前記第二の結節点は、前記サステイン期間の間は閉じられ、前記エネルギー回復期間の間は開かれる第一のスイッチを介して、前記第二の電圧源に接続されることを特徴とする、請求項４記載の装置。
【請求項９】
前記第二の結節点は、前記サステイン期間の間は閉じられ、前記エネルギー回復期間の間は開かれる第二のスイッチを介して、接地に接続されることを特徴とする、請求項８記載の装置。
【請求項１０】
前記サステイン期間の間に、前記第一のスイッチ又は該第二のスイッチのいずれかが閉じられ、前記エネルギー回復期間の間に、前記第一及び第二の両スイッチは開かれることを特徴とする、請求項9記載の装置。
【請求項１１】
第一のサステイン期間において、前記第一のスイッチは閉じられ、前記第二のスイッチは開かれ、
後に続く第一のエネルギー回復期間において、前記第一及び第二の両スイッチは開かれ、
後に続く第二のサステイン期間において、前記第一のスイッチは開かれ、前記第二のスイッチは閉じられ、
後に続く第二のエネルギー回復期間において、前記第一及び第二の両スイッチは開かれ、
前記第一のサステイン期間、前記第一のエネルギー回復期間、前記第二のサステイン期間及び前記第二のエネルギー回復期間から成る順序は繰り返されることを特徴とする、請求項１０記載の装置。
【請求項１２】
前記第二の電圧源は、高電位の端子及び低電位の端子を有し、前記高電位の端子は、前記第二のスイッチに接続され、前記低電位の端子は、前記第一の結節点に接続されることを特徴とする、請求項９記載の装置。
【請求項１３】
請求項１記載のエネルギー回復サステイン装置を有する表示パネル、特にプラズマ表示パネルを駆動する駆動装置。
【請求項１４】
表示パネル、特にプラズマ表示パネル及び請求項1記載のエネルギー回復サステイン装置を有し、画像を表示する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル、特にプラズマ表示パネル（ＰＤＰ）用のエネルギー回復サステイン装置に関する。該装置は、サステイン期間の後に続くエネルギー回復期間を実行するために該表示パネルと結合するよう構成されるエネルギー回復手段を有する。
【０００２】
更に、本発明は、記述したエネルギー回復サステイン装置を有する、表示パネル、特にプラズマ表示パネル（ＰＤＰ）用の駆動装置に関する。更に、本発明は、表示パネル、特にプラズマ表示パネル（ＰＤＰ）及びこのようなエネルギー回復サステイン装置を有し、画像を表示する表示装置に関する。
【背景技術】
【０００３】
近年、薄型表示装置が、表示パネルのサイズの増大と共に要求されてきている。プラズマ表示パネル（以後、簡単に“ＰＤＰ”と称する）は、従来の陰極線管に取って代わる次世代の最重要な表示装置の一つとなることを期待されている。ＰＤＰは、パネルの厚さ及び重量の低減並びにフラットスクリーン形状及び大型スクリーン面の供給を容易に実現しうるからである。
【０００４】
面放電を作るＰＤＰにおいて、一対の電極が前面ガラス基材の内側の面に形成され、希ガスがパネル内に満たされる。電圧が電極間に印加されるときに、面放電は、保護層の表面及び電極面で形成された分極層で起こる。それによって、紫外線が発生する。三原色の赤、緑及び青の蛍光物質が、後ろのガラス基材の内側の面上に塗られており、カラー表示は、紫外線に反応する蛍光物質から光放射を励起することによって成される。
【０００５】
ＰＤＰは、複数の列電極（アドレス電極）及び列電極を横切るように配置された複数の行電極を有する。行電極対の夫々及び列電極は、放電空間とは反対にある電気層によって覆われ、一つの画素に対応する放電セルが行電極の対及び列電極の交差点で形成されるような構造を有する。ＰＤＰは、放電現象を用いることによって発光表示を提供するので、放電セルの夫々は二つの状態のみを有する。一つの状態では発光が行われ、もう一つの状態では行われない。
【０００６】
放電は、画素を有するセルの列及び行の電極間の電圧を調整することによって達成される。放電される光の量は、セルでの放電回数を調整するために変わる。スクリーン全体は、夫々のセルの列及び行の電極にデジタル映像信号を入力する書き込みパルス、放電を維持するサステインパルスを走査する走査パルス、並びに放電セルの放電を終わらせる消去パルスをマトリクス形式で駆動することによって得られる。
【０００７】
従って、ＰＤＰでは、画像（動画）を作るために、時間で異なる相が使用される。一般に、三つの相、即ち、全ての表示パネルを消す消去／設定相、表示されるべき画像をプログラムするプログラミング／アドレス指定相、及び表示パネルで画像を示すサステイン相がある。ＰＤＰでリアルタイムに映像を表示するために、サブフィールドが、消去相、アドレス相及びサステイン相によって作り上げられる。サステイン相において、実際の光はＰＤＰによって発生し、ＰＤＰは、比較的高い電圧で駆動され、結果として大きな高周波電流ピークが生じる。回路コスト及びＥＭＩ（電磁妨害）が関する限りは、ほとんどはサステイン相に集中する。
【０００８】
主に表示パネルの容量特性のために、適切なエネルギー回復サステイン回路に関して、目に見えない電力浪費は極めて低減される。このようなエネルギー回復サステイン回路は、通常、付加的なインダクタがパネル容量と共振ループを形成する回路に基づく。
【０００９】
ＰＤＰを駆動するエネルギー回復サステイン回路が提案されている（ウェバー、エル・エフとエム・ビイ・ウッドによる“交流プラズマ表示用エネルギー回復サステイン回路”（ＳＩＤ８７ダイジェスト、９２‐９５頁掲載、１９８７発行）を参照）。このようなエネルギー回復サステイン回路において、フルブリッジ・ドライバ回路と並列に、付加的な回路が置かれ、これによって、パネル容量で蓄えられたエネルギーが回復される。ウェバー・トポロジーと呼ばれるエネルギー回復のトポロジーの原理案を図１で示す。
【００１０】
ウェバー・トポロジーにおいて、図１でその容量Cpanelとして示される表示パネルは、スイッチc1を介してサステイン電圧源Vsustainに、スイッチc2を介して共通の側CSでの接地に、スイッチs1を介してサステイン電圧源Vsustainに、スイッチs2を介して走査側SSでの接地に接続される。更に、表示パネルは、スイッチe1及びe2を介して共通の側での第一のエネルギー回復インダクタLrecoverに、スイッチe3及びe4を介して走査側での第二のエネルギー回復インダクタLrecoverに接続される。両エネルギー回復インダクタLrecoverは、夫々バッファ容量Cbufferに接続され、再び接地に結合される。従って、表示パネルの夫々の側では、即ち走査側及び共通の側では、エネルギー回復インダクタLrecoverは、二つのエネルギー回復インダクタLrecoverが使用されるように設けられている。
【００１１】
バッファ容量Cbufferは、次のサステイン期間で再使用されるエネルギーを蓄えるために設けられている。エネルギー回復に伴って、パネル全体の電圧は、二つの連続したステップで反転される。これらのステップを図２ａから２ｄで示す。この回路での対応する電流フロー及び電圧の振れを図２ｅで示す。
【００１２】
第一のサステインパルスは、パネルの走査側に与えられる。これは、図２ａで示される。スイッチs1及びc2を作動する（閉じる）ことによって、ＰＤＰでのプラズマセルは点灯し、光パルスが放射される。光パルスに対応して、相当に高い電流ピークがパネルを流れる。
【００１３】
図２ｂにおいて、スイッチs1は非作動となる（開かれる）が、スイッチc2は作動したままである。パネル容量Cpanelの走査側は放電され、ＰＤＰのこちら側に設けられたバッファ容量Cbufferに蓄えられる。その後、パネル容量Cpanelの共通の側はＰＤＰのこちら側でのバッファ容量Cbufferによって充電される。スイッチc2は非作動となり（開かれ）、スイッチs2は作動する（閉じられる）（図２ｃ）。
【００１４】
この共振周期の終了後、共通の側は、スイッチc1及びs2を作動することによって電力を補給される（図２ｄ）。サステイン期間の第二の半分において、パネル容量でのエネルギーは放電され、反対方向で再度充電される。充電は、パネル容量Cpanelからバッファ容量Cbufferに、及びその逆で伝送される。
【００１５】
回路の適切な動作のために、極めて大きなバッファ容量が必要とされる。このような場合、バッファ容量Cbufferに亘る電圧上昇及び降下（パネル容量Cpanelの充電及び放電）は極僅かであり、サステイン電圧の半分で安定する。
【００１６】
ＰＤＰのパネル容量で蓄えられたエネルギーを回復するための、より従来の、しかしより単純な方法が、米国特許出願ＵＳ５，６７０，９７４Ａで示されている。オーバ・トポロジーと呼ばれるこのトポロジーの原理案を図３に示す。上述したウェバー・トポロジーとの大きな違いは、バッファ容量の欠如である。上述したウェバー・トポロジーとの更なる違いは、一つのエネルギー回復インダクタLrecoverのみが使用され、表示パネルと並列にスイッチe1及びe2を介して接続されることである。従って、パネル容量Cpanelでの充電は、バッファ容量に蓄えられないが、パネル容量Cpanelと並列に接続されたエネルギー回復インダクタLrecoverで直接的に回復される。このトポロジーの動作を図４ａから４ｃに示す。この回路での対応する電流フロー及び電圧の振れを図４ｄに示す。
【００１７】
図４ａのスイッチs1及びc2を作動させる（閉じる）ことによって、パネル容量Cpanelは、サステイン電圧に充電される。s1及びc2が非作動となる（開かれる）ときに、パネル容量Cpanelは、パネル容量Cpanelでの充電が残っている間流れている。スイッチe2を閉じることによって（図４ｂ）、インダクタLrecoverは、パネル容量Cpanelと直列に接続される。正弦波電流が流れ始め、パネル容量Cpanelに亘って余弦波形の電圧が存在する（図４ｄ）。
【００１８】
エネルギー回復の間の流れる電流及びパネル電圧を、次に図４ｂで示す。このトポロジーは、共振現象の半周期を使用する。正弦波の半分が完了するときに、電流Irecoverは、零交差を通る、共振ループにダイオードを挿入することによって、電流Irecoverは、負になることを妨げられる（図４ｄ）。この時点で、パネル容量Cpanelにかかる電圧は、逆極大を有し、電流は遮断されるので、この電圧レベルは一定に保たれる。スイッチe2は非作動となり、それによってエネルギー回復周期は終わる。スイッチc1及びs2が作動すると（図４ｃ）、共振経路での必然的な損失が補償され、適切なサステインパルスが到達される。
【００１９】
この瞬間に、サステイン期間の半分が完了する。第二の半分は、第一の半分に非常に良く似ているが、ここでエネルギーは反対方向で回復される。その後、先ほどと同じく、ＰＤＰの走査側は、図４ａで示されるように再び電力を補給される。
【００２０】
消去相及びアドレス相は、上述のウェバー・トポロジーのそれらと同じである。
【００２１】
米国特許ＵＳ５,６４２,０１８Ａは、パネル電極及びパネル容量を有する表示パネルを駆動するエネルギードライバ回路を開示する。この既知の回路は、パネル電極に結合されているインダクタ手段と、駆動用電圧源と、駆動電圧よりも大きい供給電圧を供給する電圧源と、立ち上がり入力信号遷移に応じてインダクタに駆動電圧を選択的に結合する第一のスイッチ素子とを有する。入力信号遷移は、第一の電流フローがパネル容量を充電するようにインダクタを流れる第一の状態を開始する。インダクタは、パネル電極を、駆動電圧を超える電圧まで増大させる。この時点で、第一の電流フローは零に達する。第二のスイッチ素子は、インダクタ及びパネル電極に電圧供給を選択的に結合するよう設けられる。スイッチ制御は、インダクタを流れる電流に応じ、最初に第二のスイッチ素子を開いた状態で保ち、その後、インダクタから生成された信号に応じて、第一の電流フローが零に到達するときに該第二のスイッチが完全に導電性であることを可能にすると同時に第二のスイッチを閉じるように、第一の状態の間作動する。それによって、供給電圧源は、続いて起こる第二の状態の間、両パネル電極に電流を、且つ該インダクタにフライバック電流を供給する。類似の回路は、立ち下がり入力信号遷移で同様に動作する。
【００２２】
ＪＰ１０２６８８３１Ａは、プラズマ表示パネル用の電力回復回路を示す。この既知の回路において、キャパシタ及び抵抗から構成されたＲＣ回路は、電力回復キャパシタから電圧を出力するために電力回復コイルに並列に接続される。それによって、該電力回復コイルで発生したスパイク電圧は、効果的に吸収され、高電圧及び高周波電流は、一時的に発生を妨げられる。従って、振動は鈍らされるが、エネルギーは消費される。更に、幾つかの電圧ステップが、少なくとも確実な切り替えの間に依然として生じる。
【００２３】
ＵＳ２００２／００４７５７７Ａ１は、Ｘ及びＹの電極を組み込まれたエネルギー回復サステイン回路を有する交流プラズマ表示パネル用のエネルギー回復サステイン回路を開示する。この回路は、負荷キャパシタと、所定の正の電圧に負荷キャパシタを充電するための第一及び第四の切り替え素子と、所定の負の電圧に負荷キャパシタを充電するための第二及び第三の切り替え素子と、特定の期間の間に負荷キャパシタで所定の正又は負の電圧を頻繁に補給するよう負荷キャパシタに外部電圧を印加するための第五の切り替え素子と、負荷キャパシタを充電するよう特定の正又は負の電圧を発生するためのインダクタと、インダクタを流れる電流を充電又は放電するための第一及び第二のキャパシタを有する。このトポロジーは、全ての相に完全な回路を供給する。しかし、パネルの近くでハーフブリッジの電圧を分離することは困難である。更に、サステイン相のプラズマ放電の間に電圧供給及びパネルに直列に追加として少なくとも一つのＭＯＳＦＥＴが存在する。
【００２４】
ＵＳ２００２／００３３８０６Ａ１は、フラットパネル表示部用のドライバ回路でのエネルギー回復を提案する。四つの制御可能なスイッチを有するフルブリッジ・ドライバ回路は、フラットパネル表示部の第一及び第二の電極間で交互の極性を有する電圧を供給する。第一及び第二の電極間に存在する容量、インダクタ及びダイオードの直列配置は、スイッチの一つに並列に配置される。ダイオードは、共振相の間に導電性であるような極性で置かれる。共振相において、制御回路は、インダクタ及び容量が、フルブリッジ・ドライバ回路を形成するスイッチ以外に他の如何なる制御可能なスイッチも必要とせずに、エネルギー効率の良い方法で電圧の極性を逆にする共振回路を形成する。しかし、ＥＭＩに関する限りは、この考え方はＥＭＩを更に扱いにくくする。
【００２５】
しかし、従来技術のトポロジーでは、特定の損失が生じる。特に、上述したウェバー及びオーバのトポロジーでは、パネル容量とインダクタとの間の共振ループは、特定の損失を問題とする。即ち、一般にエネルギーの約８０％しか回復されない、ということである。エネルギー回復周期が終わった後、このような損失は、回復されたパネル電圧に電圧ステップを加えることによって補償される。しかし、極めて急な傾斜を有する付加的な電圧ステップは、ＥＭＩに対して非常に有利であるとは考えられない。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
従って、本発明の目的は、更にＥＭＩを扱いやすいエネルギー回復サステイン・トポロジーを提供することである。本発明は、独立した請求項によって定義される。従属請求項は、有利な実施例を定める。
【課題を解決するための手段】
【００２７】
本発明の教示によれば、エネルギー回復保存手段は、エネルギー回復保存手段が再度放電されるような対応するエネルギー回復期間の前に予め充電される。エネルギー回復保存手段を予め充電することによって、付加的な電圧ステップの用意に対する要求が回避されうる。次に、改善されたＥＭＩ数値が到達されうる。特に、パネル容量で保存されたエネルギーを回復する際の電圧の振れ全体が達成されうる。
【００２８】
本発明のトポロジーの更なる利点は、従来技術より少ないスイッチでエネルギー回復サステイン周期を実行することができることである。結果として、スイッチが更に少ないことで、装置全体の構成は更に安価となる。
【００２９】
望ましくは、エネルギー回復保存手段は、エネルギー回復期間の間に共振周期を作るために表示パネルの容量と共に共振回路を形成するよう構成されたインダクタ手段を有する。通常、インダクタ手段は、表示パネルと並列に結合される。
【００３０】
表示パネルは、第一の端末手段及び第二の端末手段を有する。通常、該第一の端末手段は、共通端末手段であり、該第二の表示端末手段は走査端末手段である。
【００３１】
望ましい実施例において、インダクタ手段は、第一の端末手段及び第二の端末手段を有し、表示パネルの第一の端末手段及びインダクタ手段の両方が第一の結節点に接続可能であり、表示パネルの第二の端末手段及びインダクタ手段の両方が第二の結節点に接続可能であり、該第一の結節点は、第一の電圧レベルに接続され、該第二の結節点は、第二の電圧レベル又は接地に接続されるか、あるいは第二の電圧レベル及び接地から分離されるように設けられ。第二の電圧レベルは、第一の電圧レベルよりも接地に対して高い。
【００３２】
通常、第一の電圧レベルは、第一の電圧源手段によって発生する。この第一の電圧源手段は、第一の結節点と接地との間に接続されるべきである。
【００３３】
更に、通常、第二の電圧レベルは、第二の電圧源によって発生し、第二の結節点は、サステイン期間の間は閉じられ、前記エネルギー回復期間の間は開かれる第一のスイッチを介して、第二の電圧源に接続されうる。更に、第二の結節点は、サステイン期間の間は閉じられ、エネルギー回復期間の間は開かれる第二のスイッチを介して、接地に接続されうる。
【００３４】
更に望ましい実施例において、サステイン期間の間に、第一のスイッチ又は第二のスイッチのいずれかが閉じられ、エネルギー回復期間の間に、第一及び第二の両スイッチは開かれる。特に、第一及び第二のスイッチの閉成は、エネルギー回復期間で電圧の振れ全体を発生するように、交互に成されるべきである。即ち、その際に、第一のサステイン期間において、第一のスイッチは閉じられ、第二のスイッチは開かれ、後に続く第一のエネルギー回復期間において、第一及び第二の両スイッチは開かれ、後に続く第二のサステイン期間において、第一のスイッチは開かれ、第二のスイッチは閉じられ、後に続く第二のエネルギー回復期間において、第一及び第二の両スイッチは再度開かれる。第一のサステイン期間、第一のエネルギー回復期間、第二のサステイン期間及び第二のエネルギー回復期間から成る順序は繰り返される。
【００３５】
電圧の振れ全体でパネル電圧を反転することは、特にＭＯＳＦＥＴから成るこのようなスイッチの場合に、第一及び第二のスイッチに対して有利である。即ち、このようなスイッチが作動する（閉じられる）ときに、そのドレイン‐ソース間電圧は零である。作動しているこのようなスイッチに印加される電圧が存在しないとき、その損失は非常に低減される。これは、電力損失、ＥＭＩ及びエネルギー回復効率に対して有利である。
【００３６】
更なる望ましい実施例において、第二の電圧源は、高電位の端子及び低電位の端子を有し、高電位の端子は、第二のスイッチに接続され、低電位の端子は、第一の結節点に接続される。従って、第一及び第二の電圧源は、縦列に結合される。これは、第二の電圧源は、接地に対して十分な電圧レベルを発生する必要がないが、第一の電圧レベルと第二の電圧レベルの差のみは、更に単純な構造をもたらすという利点をもたらす。
【発明を実施するための最良の形態】
【００３７】
以下で、添付の図を参照して、望ましい実施例に基づいて、本発明を更に詳細に説明する。
【００３８】
図５は、第一の望ましい実施例によるトポロジーの基本回路図を概略的に示す。フルブリッジ・ドライバ構成の代わりに、ハーフドライバ構成が、図５に示されるエネルギー回復サステイン・トポロジーで実施される。この結果として、ドライバに対する供給電圧は、二倍にされなければならない。図５の実施例において、二つの１７０Ｖの電圧供給が積み重ねられている。それによって、パネルの共通の側は、二つの供給の中間に接続される。従って、使用されるスイッチは、二倍のサステイン電圧、即ち３４０Ｖに持ちこたえなければならない。
【００３９】
共振経路は、表示パネルに並列に接続されたインダクタLrecoverによって形成される。このトポロジーでは、インダクタLrecoverは、如何なる余分なスイッチも用いずに、パネル容量Cpanelと並列に置かれる。図５で示されるように、共通の側では、表示パネル（その容量Cpanelのみで描かれる）及びエネルギー回復インダクタLrecoverの第一の端子は、第一の電圧源の高電位端子に接続される第一の結節点に共に接続され、一方で、この第一の電圧源の低電位端子は接地に接続される。更に、走査側では、表示パネル及びエネルギー回復インダクタンスLrecoverの第二の端子は、スイッチs1を介して第二の電圧源の高電位端子に、スイッチs2を介して接地に結合される第二の結節点を共に形成するように接続される。第二の電圧源の低電位端子は第一の結節点に接続される。従って、両電圧源は、直列に接続される。両電圧源の夫々は、サステイン電圧Vsustainを発生する。図５の実施例では、電圧源の夫々によって発生したサステイン電圧は１７０Ｖである。
【００４０】
二つのスイッチs1及びs2のみで、ＰＤＰは、新しいトポロジーによってエネルギーを回復しながら、電力補給されることが示される。更に、更なる急な電圧差は、共振経路で損失を補償するために存在しないことが示される。
【００４１】
図６ａから６ｄは、図５の回路の四つの異なる動作モードを概略的に示す。図６ｅは、パネル及び回復電流並びにパネル電圧の対応する波形を示す。
【００４２】
図６ａにおいて、スイッチs1は作動している。即ち、閉じられている。表示パネルの走査側SSは、サステイン電圧の二倍の電圧、即ち３４０Ｖに引っ張られる。一方で、表示パネルの共通の側CSは、単一のサステイン電圧に対応する電圧、即ち１７０Ｖで保たれる。１７０Ｖのサステイン電圧を有するパネルを駆動すると、プラズマセルは点灯し、光パルスが放射される。パネル電圧及びプラズマ電流の対応するピークが図６ｅに示される。プラズマ電流が流れる限り（一般に約１．２５マイクロ秒）、スイッチs1は作動したままである。パネルを１７０Ｖで駆動するのと同時に、エネルギー回復インダクタLrecoverも１７０Ｖで駆動される。このため、インダクタを流れる電流は、線形に増大する（VL＝L・di／dt）。
【００４３】
放す、即ちs1を開くと、パネル容量はLrecoverと共に共振経路を形成する。エネルギー回復周期の開始時に充電されたインダクタのために、電流は正弦波形ではない。インダクタLrecover（及びパネル容量Cpanel）を流れる電流は最大となり、再び減少する。全ての共振経路において見られるように、ここでもエネルギー回復において特定の損失が存在する。しかし、Lrecoverを流れる電流での線形な増大のために、特定のエネルギー量がこのインダクタに存在する。Lrecoverでのエネルギー量を共振経路での損失と同じ量だけ蓄えることが可能である。この新しいトポロジーにしたがってエネルギーを回復することが図６ｂに示されると共に、流れる電流及び電圧が図６ｅに示される。
【００４４】
エネルギー回復周期が完結するときに（図６ｃ参照）、スイッチs2は、約１．２５μ秒間作動する（閉じられる）。この結果、パネルの走査側は接地に引っ張られる。一方で、共通の側は１７０Ｖに保たれる。適切なプラズマセルが点灯し、Lrecoverを流れる電流が再び線形に増大する。スイッチs2は放され、エネルギーは反対方向で回復される。パネル電圧を元通りに反転することが図６ｄに示される。これにより、このエネルギー回復サステイン・トポロジーを有する全サステイン期間が完了する。
【００４５】
上述したように、電圧の振れ全体がエネルギー回復で到達される。これは、サステイン・スイッチs1及びs2に対して有利である。スイッチs1及びs2は夫々、そのドレイン‐ソース間電圧が零であるときに作動する。その際、スイッチ損失は非常に減じられ、更に電力浪費は更に少ない。更に、ＰＤＰ及びドライバのＥＭＩ数値は更に良い。
【００４６】
図５の回路でのPDPの駆動電圧及び流れる電流のオシロスコープの画像を図７で示す。t=0で、スイッチs1は作動する。Lrecoverを流れる電流は、表わされるように線形に増大する。１．２５μ秒間、スイッチs1は作動したままである。その後、インダクタは適切なレベルに充電される。s1が非作動になると、エネルギー回復周期ERを開始する。１μ秒でパネル電圧は反転される。それは、LrecoverとCpanelとの間の０．５ＭＨｚの共振周波数に対応する。パネル電圧は零に到達し、スイッチs2は、Vsusと接地との間にＰＤＰをとどめるために作動する。プラズマセルは点灯し、約１Ａの電流ピーク（光パルスに対応）が測定される。同時に、インダクタは、次のエネルギー回復周期のために適切な電流レベルに充電される。１．２５μ秒後、スイッチs2は非作動とされ、エネルギーは反対方向で回復される。これにより、一つの全サステイン期間が完了する。
【００４７】
１μ秒で設定されたエネルギー回復時間により、適切なスイッチ（スイッチs1及びs2の夫々）は、プラズマセルの点灯の前に作動する。これにより、プラズマ電流は、共振回路からではなく、電源から供給される。スイッチs1及びs2の夫々を１．２５μ秒間作動し（閉じられ）続ける一方で、十分なエネルギーが、エネルギー回復周期での損失を補償するためにインダクタで充電される。これにより、パネル全体に亘って電圧の振れ全体が到達される。一つの全サステイン期間は４．５μ秒間続く。これは、２２０ｋＨｚの周波数に対応する。更にこの周波数は、ＰＤＰに電源を補給するために適切であると思われる。
【００４８】
図５の実施例において、エネルギー回復インダクタは、直接的にパネルに並列に接続されている。消去相では、走査側SSは３４０Ｖで駆動され、共通の側CSは接地される。約１２μ秒間、ＰＤＰはこのように駆動される。その後、ＰＤＰの両側は接地され、消去相を完了する。パネル容量Cpanelと直接的に並列である回復インダクタLrecoverと共に、ＰＤＰはまた、この消去相で駆動されるべきである。１２μ秒で、インダクタを流れる電流は、高すぎるくらい増大する。アドレス指定相の間、同様の推論が成されうる。ＰＤＰをアドレス指定するために、ＰＤＰの共通の側（例えば、図５の右手側）において、全ての行は共に接続され、通常６０Ｖで駆動される。単純なアドレス指定案で、ＰＤＰは、一度に夫々他の後で一つの行を、即ち行１、行２、行３、行４、その他全てをアドレス指定される。アドレス指定されるべき行は、通常−１６０Ｖで走査側SS（例えば、図５の左手側）において駆動される。一方で、他の行は、通常−６０Ｖで保たれる。このような電圧レベル（即ち、共通の側で６０Ｖであり、走査側で夫々−６０Ｖ及び−１６０Ｖである）は、現在市販されているＰＤＰに対する適切なアドレス指定レベルに対応する。アドレス指定相の間にＰＤＰの全ての行をアドレス指定するには、約１ｍ秒を要する。この夫々の長いアドレス指定時間のために、インダクタはその時間の間は分離されるべきである。
【００４９】
従って、消去及びアドレス指定の両相でのインダクタの駆動を回避するために、付加的なスイッチが、インダクタがＰＤＰから分離されうることによって設けられうる。図８は、第二の望ましい実施例によるトポロジーの基本回路図を概略的に示す。エネルギー回復インダクタLrecoverは、スイッチe1及びe2を介して表示パネル、即ちそのパネル容量Cpanelに並列に接続される。図８から分かるように、スイッチe1及びe2は、エネルギー回復インダクタLrecoverに直列に設けられている。
【００５０】
ＰＤＰの消去の際には、スイッチs1が使用される。サステイン電圧の二倍（３４０Ｖ）の電圧源で接続されると、それは、適切にＰＤＰを消すために十分な程高い。ＰＤＰに電力を補給し、消去するためにスイッチs1を作動すると、消去のための別のスイッチが残される。図８ａは、如何にPDPが３４０Ｖのパルスで消されるかを示す。その後、図８ｂにおいて、ＰＤＰの両側は接地され、消去相を完了する。
【００５１】
消去相を示す図８から、エネルギー回復インダクタを流れる電流が遮断されることが明らかに分かる。ＰＤＰの消去後、その両側は、作動したスイッチs2a、s2b及びc2によって接地される。図８ｂでの電流の方向によれば、スイッチs2b及びc2のみを作動すれば十分である。
【００５２】
ＰＤＰをアドレス指定する際には、共通の側は正（６０Ｖ）で駆動され、走査側は負（−６０Ｖから−１６０Ｖ）で駆動される。先ほどと同じように、インダクタを流れる電流は遮断され、ＰＤＰは、図９で示されるようにＰＤＰをアドレス指定することによってのみ駆動される。全ての行が走査され、その結果適切なセルがアドレス指定される。ＰＤＰの両側は、図８ｂで示されるのと同じ方法で接地される。
【００５３】
図５から７と合わせて説明された回路において、ＰＤＰ及びインダクタは、サステイン相で同時に駆動される。１．２５μ秒の時間は、エネルギーが回復された時点で電圧の振れ全体に達するためにちょうど十分なエネルギーでインダクタLrecoverを充電するには十分である。更に従来の駆動案において、ＰＤＰは、約２μ秒間電力を補給される。ＰＤＰと同時にインダクタを駆動する代わりに、暫く経ってインダクタを駆動することが有利である。スイッチe1及びe2を適切に計時する際に、２μ秒間ＰＤＰに電力を補給し、１．２５μ秒間インダクタを駆動することが可能である。
【００５４】
図１０ａから１０ｃは、三つの動作モードでの第二の実施例によるトポロジーの基本回路図を概略的に示し、図１０ｄは、サステイン期間の第一の半分の間のパネル及び回復電流並びにパネル電圧の対応する波形を示す。
【００５５】
図１０ａにおいて、ＰＤＰの走査側は、インダクタが分離される間に電力を補給される。ＰＤＰを１７０Ｖで駆動することはプラズマセルを点灯させ、その後電流ピークはパネルを流れる。プラズマ電流での対応するピークが図１０ｄに示される。
【００５６】
所定の時間で、スイッチe1は、適切な電流でエネルギー回復インダクタを充電するように作動する（図１０ｂ）。走査集積回路（走査IC）に並列である電圧供給のために、インダクタは７０Ｖ（＝３４０Ｖ−１００Ｖ−１７０Ｖ）で駆動される。インダクタLrecoverを流れる電流は、図１０ｄで示されるような線形な方法で増大する。正確な値がエネルギー回復での電圧の振れ全体に達するように増大する時、スイッチs1及びc1は非作動とされる。従って、パネル容量Cpanelに蓄えられたエネルギーは、図１０ｄで示されるようにパネル電流及びパネル電圧と共に回復される。この時点で、サステイン期間の半分は完了し、ＰＤＰは反対方向で電力を補給される。
【００５７】
アドレス指定されたプラズマセルの点灯の前に、スイッチs2b及びc1が作動し（閉じられ）なければならない。従って、共通の側は、１７０Ｖのサステイン電圧で駆動される（図１１ａ）。パネルを流れる対応するプラズマ電流が図１１ｄで示される。同様に、サステイン期間の第一の半分が成され、エネルギー回復インダクタLrecoverは、適切な時間に充電される。ここで、スイッチe2は作動し（閉じられ）（図１１ｂ）、インダクタ電流は線形に増大する。先ほどと同じように、走査ICに対する１００Ｖの供給は、インダクタに対する駆動電圧と直列に置かれる。その結果、インダクタLrecoverは２７０Ｖ（１７０Ｖ＋１００Ｖ）で駆動される。インダクタLrecoverで正確な充電電流が到達された後、両方のスイッチs2b及びc1は非作動にされる。エネルギーは回復され、先ほどと同じように、パネル電圧での振れ全体は、充電されたエネルギー回復インダクタLrecoverによって達成される。図１１ｃにおいて、サステイン期間は終了し、手順全体は図１０で示される動作モードで再度始まっても良い。
【００５８】
ＰＤＰでエネルギーを補給し、回復する場合、大電流が必要とされる。走査ICでのバックゲート・ダイオードは、その付随するMOSトランジスタよりも大きな電流を扱う能力を有する。この理由のため、それは、走査ICが“トライステート”モードで置かれうる場合に有利である。サステイン期間の全ての検討された相において、走査ICでのスイッチは、トライステートモードのままであり、電流はバックゲート・ダイオードによって導かれる。
【００５９】
本発明は、添付の図で示される実施例を参照して上述されたが、本発明がそれらに限定されず、添付の請求範囲で開示される適用範囲内の多数の方法において変化しうることは明らかである。請求範囲において、括弧内の参照符号はどれも、請求範囲を限定するように解釈されるべきではない。語“有する”は、請求範囲で挙げられた以外の要素又はステップの存在を除外するわけではない。各要素に付けられた冠詞（例えば“一つの”といった序数）は、そのような素子の複数個の存在を除外するわけではない。本発明は、幾つかの個別素子を有するハードウェア及び適当にプログラムされたコンピュータを用いて実施されても良い。幾つかの手段を列挙する装置の請求項において、それらの手段の幾つかは、ハードウェアの同一の品によって具現化されても良い。特定の手段が相互に異なる従属請求項で列挙されるという事実は、それらの手段の組み合わせが有利に使用されえないことを示すわけではない。
【図面の簡単な説明】
【００６０】
【図１】従来のウェバー・トポロジーの基本回路図を概略的に示す。
【図２ａ】図１のトポロジーの異なる動作モードを示す。
【図２ｂ】図１のトポロジーの異なる動作モードを示す。
【図２ｃ】図１のトポロジーの異なる動作モードを示す。
【図２ｄ】図１のトポロジーの異なる動作モードを示す。
【図２ｅ】表示パネルの電圧を反転する時のパネル及び回復電流並びにパネル電圧の対応する波形を示す。
【図３】従来のオーバ・トポロジーの基本回路図を概略的に示す。
【図４ａ】図３のトポロジーの異なる動作モードを示す。
【図４ｂ】図３のトポロジーの異なる動作モードを示す。
【図４ｃ】図３のトポロジーの異なる動作モードを示す。
【図４ｄ】表示パネルの電圧を反転する時のパネル及び回復電流並びにパネル電圧の対応する波形を示す。
【図５】本発明の第一の望ましい実施例によるトポロジーの基本回路図を概略的に示す。
【図６ａ】本発明の第一の望ましい実施例によるトポロジーの異なる動作モードを示す。
【図６ｂ】本発明の第一の望ましい実施例によるトポロジーの異なる動作モードを示す。
【図６ｃ】本発明の第一の望ましい実施例によるトポロジーの異なる動作モードを示す。
【図６ｄ】本発明の第一の望ましい実施例によるトポロジーの異なる動作モードを示す。
【図６ｅ】表示パネルの電圧を反転する時のパネル及び回復電流並びにパネル電圧の対応する波形を示す。
【図７】図５の回路での電流及び電圧の波形を示す他のグラフである。
【図８】ａ及びｂは、表示パネルを消す時の異なる動作モードでの、本発明による第二の望ましい実施例によるトポロジーの基本回路図を概略的に示す。
【図９】表示パネルをアドレス指定する時の、本発明の第二の実施例によるトポロジーの基本回路図を概略的に示す。
【図１０ａ】三つの動作モードでの本発明の第二の実施例による基本回路図を概略的に示す。
【図１０ｂ】三つの動作モードでの本発明の第二の実施例による基本回路図を概略的に示す。
【図１０ｃ】三つの動作モードでの本発明の第二の実施例による基本回路図を概略的に示す。
【図１０ｄ】サステイン期間の第一の半分の間のパネル及び回復電流並びにパネル電圧の対応する波形を示す。
【図１１ａ】三つの動作モードでの本発明の第二の実施例によるトポロジーの基本回路図並びにパネル及び回復電流の対応する波形を概略的に示す。
【図１１ｄ】サステイン期間の第一の半分の間のパネル電圧を示す。
【図１】
2006525541.tif 000003
2006525541.tif 000004
2006525541.tif 000005
【図２ｅ】
2006525541.tif 000006
【図３】
2006525541.tif 000007
2006525541.tif 000008
【図４ｄ】
2006525541.tif 000009
【図５】
2006525541.tif 000010
2006525541.tif 000011
2006525541.tif 000012
【図６ｅ】
2006525541.tif 000013
【図７】
2006525541.tif 000014
【図８】
2006525541.tif 000015
【図９】
2006525541.tif 000016
【図１０ａ】
2006525541.tif 000017
【図１０ｂ】
2006525541.tif 000018
【図１０ｃ】
2006525541.tif 000019
【図１０ｄ】
2006525541.tif 000020
【図１１ａ】
2006525541.tif 000021
【図１１ｂ】
2006525541.tif 000022
【図１１ｃ】
2006525541.tif 000023
【図１１ｄ】
2006525541.tif 000024
【国際調査報告】
2006525541.tif 000025
2006525541.tif 000026