(57)【要約】本発明は、電子フィールド素子（Ｆｉｊ）からなるマトリックスアレイを持つ装置（１）に関し、これら素子は例えばＸ線検出器のセンサ素子又はディスプレイの画素でもよい。前記フィールド素子（Ｆｉｊ）は、アクセスライン（Ａｌ、Ｄｋ）に接続され、これらラインは、このアレイの境界にある駆動回路（２、３）から始まり、対角線に沿ってジグザグにルート設定されている。このようにして、互いに局所的に直交するアドレスライン（Ａｌ）及びデータライン（Ｄｋ）が設けられ、個々のフィールド素子（Ｆｉｊ）が明白にアドレッシングされることを可能にする。関連する駆動回路（２、３）は行列の同じ境界に配されるか、又は反対の境界に配されるので、殆ど所望の長さからなるアレイが１つの次元に間隙を持たずに、前記装置から組み立てられる。
2006522351.tif 000002
【特許請求の範囲】
【請求項１】
行列形式の行及び列からなる、電子フィールド素子のアレイを有するデバイスであり、
ａ）各フィールド素子は、幾つかのアクセスラインの組の中から１つのアクセスラインに正確に接続される、及び
ｂ）各アクセスラインは、境界の列から境界の列へ前記アレイの対角線に沿ってジグザグに伸び、各反転ポイントにおいて、同じ境界の列にあり、２つの連続する行における２つのフィールド素子を接続する、
デバイス。
【請求項２】
請求項１に記載のデバイスにおいて、
ｃ）各フィールド素子は、幾つかの二次ラインの組の中から１つの二次ラインに正確に接続され、
ｄ）各二次ラインは、境界の列から境界の列へ前記アレイの対角線に沿ってジグザグに伸び、各反転ポイントにおいて、同じ境界の列にあり、２つの連続する行における２つのフィールド素子を接続し、及び
ｅ）如何なる所与のアクセスライン及び如何なる所与の二次ラインは、それぞれ一緒に１つのフィールド素子に正確に接している
ことを特徴とするデバイス。
【請求項３】
前記フィールド素子は、センサ、特にＸ線放射に対する検出素子であり、及び信号放射素子、特にディスプレイのピクセル、メモリセル及び／又はアクチュエータであることを特徴とする請求項１に記載のデバイス。
【請求項４】
前記アクセスライン及び前記二次ラインは個別のフィールド素子のアドレッシングを選択するのに利用することを特徴とする請求項２に記載のデバイス。
【請求項５】
前記二次ラインは、アクセスラインを介して選択されるフィールド素子からデータを読み取るのに利用することを特徴とする請求項２に記載のデバイス。
【請求項６】
前記アクセスライン及び前記二次ラインは、それぞれ駆動回路に接続され、前記駆動回路は前記アレイの同じ境界又は反対の境界に設けられることを特徴とする請求項２に記載のデバイス。
【請求項７】
アクセスラインの第２の組を有し、前記アクセスラインはフィールド素子と接することなく、フィールド素子のアレイを行方向に通過することを特徴とする請求項１に記載のデバイス。
【請求項８】
前記アクセスラインは前記対角線に沿ってステップ方式で伸びることを特徴とする請求項１に記載のデバイス。
【請求項９】
行列形式の行及び列に配されるフィールド素子のアレイを持つ電子装置において、請求項１に記載のデバイスから構成される装置。
【請求項１０】
行列形式の行及び列からなるアレイの電子フィールド素子にアクセスする方法であって、境界の列から境界の列へ前記アレイの対角線に沿ってそれぞれジグザグに伸び、各反転ポイントにおいて、同じ境界の列にあり、２つの連続する列における２つのフィールド素子を接続するラインに沿って全てのフィールド素子へ同時にアクセスする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子フィールド素子のアレイを有するデバイス、例えばセンサに関する。例えば前記アレイは、行列形式の行及び列からなる。その上、多数の上記デバイスから構成される電子装置及び行列形式の行及び列からなるアレイの電子フィールド素子にアクセスする方法にも関する。
【０００２】
本質的に同じである電子フィールド素子のマトリックスアレイは、多数の電子デバイス内に存在する。重要な実施例は、電磁放射のための検出器、例えばＸ線検出器及びＣＣＤチップ、及び例えばＬＣＤ又はＬＥＤディスプレイのようなディスプレイデバイスも含む。このようなデバイスの特徴は、各個別のフィールド素子が少なくとも１つアクセスラインを介して、フィールド素子からなる行列の境界に配される（駆動）回路に接続されることである。殆ど全てにおいて、これらラインは行方向（ｘ方向）又は列方向（ｙ方向）に伸びている。例として、Ｘ線検出器の場合、センサ素子は、行のようにしてアドレスラインに接続され、列のようにしてデータラインに接続されるので、アドレスラインを稼動させることにより、このラインに接続される全てのセンサ素子の測定値（電荷）は、データライン上を平行に読み取られることができる。ＣＣＤチップの場合、これら行ライン及び列ラインは一緒に、前記フィールド素子にそれぞれアクセスするのに利用し、アクティブな行ライン及びアクティブな列ラインの交差点におけるフィールド素子がそれぞれ稼動する。上述したアレイの欠点は、評価回路のために、互いに直交する行列の２つの境界に空間がそれぞれ必要とされることである。これにより、大きな行列を形成するための間隙を持たずに、最大４つの上記デバイスが組み合わされることができる。
【０００３】
Ｘ線検出器にとって、アドレスライン又はデータライン用の駆動回路が行列の両側に配されるマトリックスアレイも知られている。これにより、例えば行列の下半分と上半分とが、下方の境界又は上方の境界に配される専用の評価回路によりそれぞれ読み取られることが可能であり、これは、並列操作のために、帯域幅の対応する増大を達成することを可能にする。
【背景技術】
【０００４】
その上、国際特許出願公開番号WO02/063386 A1は、行及び列用の駆動回路が行列の同じ境界に配されるディスプレイデバイスを開示している。行として伸びるアドレスラインはこの場合、列として伸びる接続ラインを介して、行列の境界に配される回路に接続される必要がある。前記アレイの様々な行と評価回路との間にある接続経路の長さはこれにより大きく変化する。
【０００５】
この背景技術に対し、本発明の目的は、電子フィールド素子からなるマトリックスアレイを持つデバイスにおいて、これらフィールド素子からこのアレイの境界にある回路への接続ラインの別ルート設定を供給することであり、この別ルート設定は特に、行列の同じ境界又は反対の境界において２つの相補的なアクセス配線を配することも可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本目的は、請求項１の特徴部を有するデバイス、請求項９の特徴部を有する装置、及び請求項１０の特徴部を有する方法により達成される。有利な改良点は、従属請求項に述べられる。
【０００７】
本発明によるデバイスは、行列形式の行及び列に配される電子フィールド素子からなるアレイを有する。好ましくは、これらフィールド素子は互いに同じ又は類似である。その上、“行”及び“列”という指定はここでは交換可能であり、論理分割という意味で主に理解されるので、これらは、厳密な幾何学的な意味において、フィールド素子の矩形整列に限定されない。
【０００８】
前記デバイスはさらに、アクセスラインの（第１の）組を有し、各フィールド素子はこれらアクセスラインの１つに正確に接続される。“アクセスライン”という用語はこの場合、このラインにおける如何なる形式の動作も、それに接続、すなわちアクセスする全てのフィールド素子を含むような広い意味であると理解される。これは特に、アドレッシングの動作を含み、既定の信号レベルを印加することによるアクセスラインの活性化が接続されるフィールド素子を選択する、すなわちこれら素子をある特定の状態にすることである。その上、アクセスラインは、例えば、データラインの状況では、接続されるフィールド素子から信号を迂回させてもよい。加えて、アクセスラインは、リセットラインの状況では、例えば電流又は電圧を印加することにより、フィールド素子を既定の状態にするのに利用する。
【課題を解決するための手段】
【０００９】
フィールド素子の行列を通る如何なるアクセスラインのコースも以下の２つの特性により特長付けられる。
１．アクセスラインは境界の列から境界の列へ行列の対角線に沿ってジグザグに伸びる。すなわち、アクセスラインは境界の行の１つの素子から、対角線に沿って、行列の境界の行に初めて到達するまで伸びる。そこで、アクセスラインは方向を変え、反対の境界の列に到達するまで、行列の他の対角線に沿って本来の方向とは直交に伸びる。そこで再び最初の対角線を辿るように、再び直交するように方向を変える等である。
２．各反転ポイントにおいて、アクセスラインは、２つのフィールド素子を互いに接続し、これらフィールド素子は、２つの連続する行において同じ境界の列に置かれる。すなわち、境界の列におけるフィールド素子に一旦到達した第１の対角線の終端部におけるアクセスラインは、１つ前の列にジャンプし、その結果として、同じ境界の列における隣接する行のフィールド素子に到達する。ここから、アクセスラインは上述したやり方で、再び他の対角線に沿ってさらに行列を通り伸びる。対角線に沿って伸びるアクセスラインの区間の延長は、行列の外側にある列との幅の約半分にある点で互いに交差している。
【００１０】
上述した形式のデバイスは、マトリックスアレイを通り本質的に対角線を伸びるアクセスラインの特に有利なルート設定を持つ。これの特徴的な特性は、全てのアクセスラインが本質的に同じ長さを有し、各アクセスラインがあるフィールド素子からそれに（対角線又は行方向に）隣接するフィールド素子へステップ方式で伸びることである。フィールド素子のマトリックスアレイの（機能的な）矩形形状にもかかわらず、これら２つの特性のおかげで、対角線に沿ったフィールド素子の一様な接続が可能であり、これは多くのアプリケーションにおいて有利となる。
【００１１】
この形式の重要なアプリケーションは、デバイスの開発にあり、ここで上述したコンテキスト内にアクセスラインの第２の組が存在する。区別可能性の理由で、請求項１に記載のアクセスラインと先験的に異ならなくても、これら第２のアクセスラインは以後“二次ライン”と呼ばれる。前記デバイスの開発において、各フィールド素子はこれら二次ラインの１つに正確に接続され、各二次ラインは、境界の列から境界の列へアレイの対角線に沿ってジグザグに伸び、各反転ポイントにおいて、同じ境界の列にあり、２つの連続する行における２つのフィールド素子を接続する。これら二次ラインは、従って請求項１に記載のアクセスラインの基準を全て満たすので、二次ライン（だけ）を持つデバイスも前記請求項の保護範囲内にある。アクセスライン及び二次ラインの特定の相互作用は、如何なる所与のアクセスライン及び如何なる所与の二次ラインが一緒にあるフィールド素子に正確に接していることにある。各フィールド素子はこれにより、１つのアクセスラインに正確に接続されると共に、１つの二次ラインに正確に接続されているが、同じアクセスライン及び同じ二次ラインに同時に接続している２つのフィールド素子は存在しない。
【００１２】
上述される開発において、従来のマトリックスアレイの行及び列接続に機能面で対応している、アクセスライン及び二次ラインへのフィールド素子の結合が達成される。すなわち、アドレッシングアプリケーションにおいて、各フィールド素子は、関連するアクセスライン及び二次ラインを稼動させることにより、個々に選択されることができる。これらアクセスライン及び二次ラインは、個々のフィールド素子のアドレッシングを選択するのに利用することができる。同様のやり方で、センサアプリケーションにおいて、アクセスラインに接続されるフィールド素子の全てが稼動することができ、それらの信号はそれぞれ専用の二次（データ）ラインを介して読み取られることができる。すなわち、二次ラインは、アクセスラインを介して選択されるフィールド素子からデータを読み取るのに利用する。
【００１３】
アクセスライン及び二次ラインの特有なジグザグ状のコースのために、アクセスライン及び二次ラインの駆動回路は、このラインのルート設定に対し如何なる追加の複雑さを持たずに、行列の如何なる境界に配されることができる。特に、これらは同じ境界又は反対の境界の両方に配されることができ、少なくとも１つの次元に対し間隙を持たずに、如何なる数のデバイスを組み立てることを可能にする。本発明は、アクセスライン及び二次ライン用の１つの駆動回路をそれぞれ持つデバイスにも関し、これら駆動回路はマトリックスアレイの同じ境界又は反対の境界に置かれる。
【００１４】
これらフィールド素子は、マトリックスアレイに使用される殆ど如何なる電子ユニットでもよい。このようなフィールド素子の好ましい例は、センサ（特にＸ線放射のような電磁放射のための検出素子）、信号放射ユニット（特にディスプレイの画素）、データ用のメモリセル、及びマイクロミラーからなる反射表面に対するマイクロメカニカルサーボモータ(micromechanical servomotor)のようなアクチュエータである。対角線によるラインのルート設定及び特に２つの対応するアクセスラインシステムの駆動回路の一方に並んでいるアレイは、多くのアプリケーションにおいて有利に用いられることができる。
【００１５】
前記デバイスの他の改良によると、後者は、フィールド素子と接することなく、フィールド素子のアレイを列方向に通過するアクセスラインの他の組を有する。このようなデバイスは、追加のフィールド素子からなる行により補うことができ、これら他のアクセスラインにより追加のフィールド素子にアクセスすることができ、関連する駆動回路は、（第１の）アクセスライン用の駆動回路と同じ全アレイの境界に置かれる。このようにして、フィールド素子のマトリックスアレイの高さは、（実際に、高さの倍増が単に起こったとしても）殆ど如何なるサイズにすることができ、個々の高さ区域が好ましくはジグザグに伸びるアクセスラインと共に内側に配線される。
【００１６】
上述したデバイスにおいて、アクセスラインがマトリックスアレイの“対角線に沿った”区域において伸びる場合、この言い回しは、スケールを参照してフィールド素子の大きい順であると理解することである。特に、アクセスラインは、対角線に関し、フィールド素子の幅の約２倍である帯内にある場合、“対角線に沿って”伸びるとみなされる。アクセスラインの“微細な”幾何学的コースがこれにより直線を辿る必要が厳密には無くなる。好ましくは、これらアクセスラインは対角線方向に沿ってステップ状に伸びるので、これらラインはフィールド素子の境界にそれぞれルート設定され、例えばフィールド素子の感覚領域を横断しない。
【００１７】
本発明はさらに、行列形式の行及び列に配されるフィールド素子のアレイを持つ電子装置にも関する。この装置は上述した形式のデバイスから構成される。上記デバイスにおいて、（いわゆる二次ラインも含む）アクセスライン用の駆動回路は、行列の一方の境界又は反対の境界に配され、殆ど所望の長さのフィールド素子の行列は、少なくとも１つの方向に間隙を持たずに、前記デバイスから組み立てられる。
【００１８】
その上、本発明は行列形式の行及び列からなるフィールド素子のアレイの電子フィールド素子にアクセスする方法に関する。“アクセスする”とは、例えばデータのアドレッシング又は読み取りを意味する。この方法において、ラインに沿ったフィールド素子の全てがそれぞれ同時にアクセスされ、このラインはアレイの境界の列から境界の列へ、このアレイの対角線に沿ってジグザグに伸び、各反転点において、同じ境界の列にあり、２つの連続する行における２つのフィールド素子を互いに接続する。
【００１９】
本発明は特に、上述した形式のデバイスを用いて実施される。その上、このデバイスの変形例から明らかとなる特徴により改良される。前記デバイスと関連して述べたように、この方法の利点は、マトリックスアレイの境界の行から始まる場合、行列の対角線に沿って隣接するフィールド素子の連続するシーケンスがアドレッシング可能である。
【００２０】
本発明は、図に示される実施例を参照してさらに説明されるが、本発明はそれらに限定されない。
【発明を実施するための最良の形態】
【００２１】
図１は、６４個の電子フィールド素子Ｆ１１，…Ｆ１８，…Ｆ（ｉ−１）ｊ，…Ｆ８１，…Ｆ８８からなる正方形の８×８のマトリックスアレイを（より良い表現のために２回）示す。これら電子フィールド素子は、上記行列に配される殆ど如何なる電子ユニットでもよい。特に、これらフィールド素子は、ノートブック、パームトップ、携帯電話におけるフラットスクリーンディスプレイ、及び空港等における大型ディスプレイにも使用されるような、ＬＣＤ、ＬＥＤ又はＴＦＴディスプレイ等の画素でもよい。以下に代表的なやり方で示される他の改良点において、前記フィールド素子はＸ線検出器のセンサユニットである。
【００２２】
このようなアレイにおいて、前記フィールド素子は通常、行のアクセスラインにより行ｉに沿って接し、列のアクセスラインにより列ｊに沿って接している。ここで、Ｘ線検出器の使用に基づいて、これら行のアクセスラインは、これらラインの一般的な性質に限定されることなく、以下に“アドレスライン”と呼ばれ、これら列のアクセスラインは、“データライン”と（又は二次ラインとも）呼ばれる。従来では、アドレスライン用の駆動回路は、境界の列に沿って配され、データライン用の駆動回路は、境界の行に沿って配される。これは、互いに直交するマトリックスアレイの２つの境界が駆動回路により“ブロック”されてしまう欠点がある。従って、（互いにそれぞれ９０°回転された）４つの上記マトリックスアレイの最大は、より大きな行列を作成するために、間隙無く組み立てられ、これらのマトリックスアレイのうち２つは依然として、データライン及びアドレスラインに関し、鏡像形式で構成されなければならないので、より大きな行列において、全てのデータ駆動回路及びアドレス駆動回路は、同じ境界に置くようになる。
【００２３】
これらの欠点を回避するために、本発明によれば、（明瞭性のためにそれぞれ左と右とに別々に示される）図１に示されるアドレスラインＡｌ及びデータラインＤｋのルート設定が提案される（注：これらラインは交差点ではそれぞれ接続されない）。この図において太字で示されるアドレスラインＡｌから見られるように、これらアドレスラインのコースは、
−駆動回路２から始まる場合、アドレスラインＡｌは、マトリックスアレイ１の最後の境界の列におけるフィールド素子（Ｆ８６）で始まる；
−アドレスラインＡｌは、フィールド素子Ｆｉｊ（本実施例では、ｉ＝３、ｊ＝１）において、行ｉにおける前記アレイの境界の列（本実施例において、フィールド素子Ｆ＊１を持つ左側の境界の列）に到達するまで第１の対角線に沿って伸びている；
−アドレスラインＡｌは、到達したフィールド素子Ｆｉｊから、同じ境界の列の前の行（ｉ−１）にあるフィールド素子Ｆ（ｉ−１）ｊへ伸びている；
−アドレスラインＡｌは、このラインが本来の対角線のコースと直交し、さらに９０°回転したアレイ１の対角線に沿って伸びるように向きを変える；
−（フィールド素子Ｆ１＊を持つ）アレイの第１の境界の列に到達するとき、アドレスラインＡｌは終了する、
ことを特徴とする（同じことをデータラインにも適用する）。
【００２４】
アドレスラインが伸びている全てのフィールド素子はアドレスラインＡｌに接続されている（図１に黒くマーキングされたフィールド素子を参照）。前記アドレスラインＡｌに対し上述したコースに基づいて、図１に示される行列１において、全てのフィールド素子Ｆｉｊを接続するための可能性が２つだけある。すなわち、一方は左側に示されるアドレスラインＡｌに対する可能性であり、他方は右側に示されるデータラインＤｋに対する可能性である。これは、角にあるフィールド素子Ｆ８１で始まるラインに対し、図１の左側及び右側に示されるコースの単なる変形体であり、残りのラインのコースは、この点での上記基準が満たされる場合、個々に選択される変形体から強制的に生じる事実から生じる。
【００２５】
記載されるラインのルート設定の特徴は、
−各々のフィールド素子Ｆｉｊは、１つのアドレスラインＡｌに正確に接続されると共に、１つのデータラインＤｋに正確に接続される、
−２つのフィールド素子が同じアドレスラインＡｌ及び同じデータラインＤｋに接続されない、
ことである。
【００２６】
これらの特性によって、示されるラインのルート設定を使用する場合、従来のルート設定の行及び列のアドレッシングに機能面で対応するフィールド素子へのアクセスが可能である。例として、太字で示されるラインＡｌ及びＤｋを個々に用いて、図１において×でマーキングされるフィールド素子Ｆｉｊへアクセスすることが可能である。フィールド素子Ｆｉｊが例えばディスプレイの発光ダイオードＬＥＤである場合、アドレスラインＡｌ及び“二次ライン”Ｄｋを同時に稼動させることにより稼動する。他方、仮定されるように、このフィールド素子がＸ線検出器のセンサ素子である場合、前記マーキングされたフィールド素子Ｆｉｊは、アドレスラインＡｌを稼動させることにより選択され、次いでそのデータはデータラインＤｋを介して、データラインが接続される評価回路３へ送られる。アドレスラインＡｌ及びデータラインＤｋの局部的に右に傾斜しているコースのために、アドレスラインＡｌにより選択される（図１に黒色で示される）全てのフィールド素子は、別々のデータラインで読み取られることができる。
【００２７】
図１に示されるジグザグ状のラインのルート設定は、マトリックスアレイ１内のラインの対角線のコースの場合、全てのアクセスラインが（本質的に）同じ長さであり、ステップ状のやり方で、（対角線又は行に対し）隣接している２つのフィールド素子を常に接続する利点がある。結合における比較的大きな不規則さは、電子評価又は電子制御におけるアーチファクトに顕著であり、この不規則さはこれにより回避される。その上、行及び列に関して従来のラインのルート設定と比較すると、隣接するアドレスライン又はデータラインが破損される場合、それは不通となる二重の行又は二重の列になるのではなく、むしろ関連する画素が（たいていは）絶縁される、すなわち機能している画素で包囲されることが有利である。このようにして、より簡単且つ正確な誤り訂正が、不良画素を補間することにより実行される。
【００２８】
ＴＦＴベースのＸ線検出器の場合、データライン及びアドレスラインに加え、追加のリセットライン又は“バイアスライン”が各センサ素子に必要とされる。これら素子は、センサ素子を個別にアドレッシングするのに使用されるのではなく、むしろリセットラインが画像を読み取る前又は読み取った後に画像の点を初期化又は削除するのに利用する。これらリセットラインは、上述したアドレスラインＡｌ又はデータラインＤｋの場合ように“ジグザグ形式”で同様にルート設定される。例えば、図１の左側に示されるラインシステムは、リセットラインに対し同じ様式で設けられる。しかしながら、リセットラインは、センサ素子を個別にアドレッシングしないので、列（又は行）に沿ったリセットラインの簡単な線形のルート設定は、アドレスライン及びデータラインのジグザグ状のアレイと組み合わされることができる。
【００２９】
図２は上部に規定されたようにルート設定されたアドレスラインＡｌと一緒に、フィールド素子Ｆｉｊの非正方形の８×１２のマトリックスアレイを示す。二次ライン（データライン又はアドレスラインの第２の組）のルート設定は、図１に示されたのと類似であり、詳しくは示されない。これらアドレスライン及びデータラインがフィールド素子Ｆｉｊへの個別のアクセスを可能にするために、示されるように、これらラインの少なくとも１つの組がこのマトリックスアレイの長辺から始まらなければならない。
【００３０】
図３は再び図１のアレイをアドレスライン及びデータラインの共同表示で示す。提案されるラインのルート設定の、まだ説明していない重要な利点は、アドレスライン及びデータライン用の駆動回路２及び３がマトリックスアレイ１の下にある同じ境界に配されることが可能なことがここでわかる。その結果として、これが図５に示されるような装置の構造を可能にする。この装置は、ｘ方向において略所望の長さであり、図３に示されるように、多数のデバイス１（いわゆる、マルチバッティング(multi-butting)）により構成されるフィールド素子のマトリックスアレイを持つ。高さを２倍にするために、２つの上記デバイスが一番上の境界の列により、１８０°回転して次々と上に重ねて置かれる（図示せず）。
【００３１】
図４は、図１又は図３に示されるように、アドレスライン及びデータラインがマトリックスアレイ内においてルート設定されている代替デバイス２１を示しているが、このアレイ２１の下方の境界に設けられるアドレスライン用の駆動回路２２と、このアレイ２１の反対側の上方の境界に設けられるデータライン用の駆動回路２３とを備えている。このようなアレイの１つの利点は、駆動回路へのラインの供給が他の駆動回路を横切らなくていいという事実にある。図６に示されるように、この利点は、ｘ方向において、殆ど所望の長さである上記デバイス２１の間隙を持たないマトリックスアレイが設けられることも付加的に維持される。
【００３２】
図７は、図１に示されるアレイに基づいて、フィールド素子の２倍の行が設けられる修正されるデバイス３１を示す。図において８×８のフィールド素子からなる下方区域３１ａは、図１と同じやり方でアドレスラインＡｌ及びデータラインＤｋに接続されている。ここでは、これらラインを１つだけ表したものが示される。アドレスラインＡｌは、このアレイの下方の境界において、駆動回路３２ａに与えられる一方、データラインＤｋは、示される実施例において、下方の境界にも置かれる駆動回路３３から生じる。
【００３３】
デバイス３１の８×８の上方区域３１ｂの結合は、データラインＤｋに関し、基本的なジグザグ状のコースに従う連続する延長により行われる。フィールド素子へのアクセスの明白な性質を保証するために、別個のアドレスラインＡｌ’が上方区域３１ｂに設けられなければならない。図７の実施例において、下方の境界に配される駆動回路３２ｂから始まる場合、これらラインは、列のような様式で、そこにあるフィールド素子に触れることなく、下方の行列区域３１ａを直線で通過する。上方区域３１ｂの最も下の行から始まる場合、前記別個のアドレスラインＡｌ’は、既知のジグザグ方式でこの区域３１ｂを通過する。このようにして、２倍の高さのマトリックスアレイ３１は、一方の側に配される電子機器によりアドレッシングされることができる。
【００３４】
図７に示される実施例の改良版として、例えばデータライン用の駆動回路３３及び／又はアドレスラインＡｌ’の第２の組用の駆動回路３２ｂのような駆動回路の一部が、マトリックスアレイ３１の上方の境界に配されることも当然可能である。図５及び図６に示されるのと同様な方法において、ある方向に所望の長さであるアレイはその上、一方又は両側に接している図７に示されるようなデバイス３１から製造されることも可能である。
【００３５】
図８は、代表的な方法でそれぞれ示される１つのアドレスラインＡｌ及び１つのデータラインＤｋからなる“微細な”コースを概略的に示す。これらラインは幾何学上の直線に沿って厳密に伸びる必要は無く、特に示されるようなステップ方式で中心にあるマトリックスアレイの対角線に追従することがきる。ステップ状のコースにより、前記ラインはフィールド素子Ｆｉｊの外側の境界に沿ってルート設定され、これらラインはそれぞれポイント４又は５で後のフィールド素子と接する。
【図面の簡単な説明】
【００３６】
【図１】８×８の電子フィールド素子を持つ本発明によるアレイに対し、（左側にある）アドレスラインと、（右側にある）データラインのルート設定を別々に示す。
【図２】フィールド素子の非正方形のマトリックスアレイにおけるアクセスラインのルート設定を示す。
【図３】アドレスライン及びデータラインの駆動回路を一方の側のアレイを持つデバイスを示す。
【図４】アドレスライン及びデータラインの駆動回路を双方の側のアレイを持つデバイスを示す。
【図５】図３に示されるような本発明による多数のデバイスから構成される装置。
【図６】図４に示されるような本発明による多数のデバイスから構成される装置。
【図７】境界から始まるアドレスラインの配線であり、２つの区域に分割される配線を有するフィールド素子の非正方形のアレイを示す。
【図８】フィールド素子に沿ったアクセスラインの“微細な”コースを示す。
【図１】
2006522351.tif 000003
【図２】
2006522351.tif 000004
【図３】
2006522351.tif 000005
【図４】
2006522351.tif 000006
【図５】
2006522351.tif 000007
【図６】
2006522351.tif 000008
【図７】
2006522351.tif 000009
【図８】
2006522351.tif 000010
【国際調査報告】
2006522351.tif 000011
2006522351.tif 000012
2006522351.tif 000013