(57)【要約】  可撓性ポリマー基板上へのトランジスタ製造のために、低温且つ雰囲気圧のプロセスが望まれる。半導体の積層は、このようなプロセスである。この半導体は、ドナー基板上に堆積される。このドナーは、レシーバ基板の上で位置決めされ、このレシーバ基板は、追加のトランジスタ素子でパターン形成されてもよい。この半導体は、積層によってドナーからレシーバに転写される。
2006528430.tif 000002
【特許請求の範囲】
【請求項１】
ａ）ドナー基板上に有機半導体を堆積させ、
ｂ）前記ドナー基板上の前記有機半導体をレシーバ基板と積層し、
ｃ）前記ドナー基板を除去すること、
を含んでなる方法。
【請求項２】
前記レシーバ基板は可撓性ポリマーである、請求項１に記載の方法。
【請求項３】
レシーバ基板上に積層された有機半導体を含んでなる、電子デバイス。
【請求項４】
前記デバイスはトランジスタである、請求項３に記載の電子デバイス。
【請求項５】
前記レシーバ基板は可撓性ポリマーである、請求項３または４に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層によってデバイスの半導体部分がドナー基板からレシーバ基板上へ堆積される薄膜電子デバイスの製造方法に関する。このドナー又は基板は、導体や誘電体などの、デバイスの他の素子を含んでもよい。この乾式積層プロセスは、トランジスタや発光デバイスなどのデバイスを、低温製造プロセスを必要とする可撓性ポリマー基板上に製造する場合に有益である。
【背景技術】
【０００２】
今日のほとんどの能動電子機器は、シリコン集積回路（ＩＣ）技術を用いて結晶性表面上又は他の硬い表面上でなされる。近年、シリコンＩＣプロセスよりも低価格の経路が出現してきた。薄膜トランジスタは基板として低価格の可撓性プラスチックを用いて、低温プロセスで製造することができる。可撓性基板を低価格の連続的な印刷法と組合せることが、ＩＣシリコン技術が提供することができない、高価でない用途又は大量の用途の製造を可能にするであろうゴールである。低価格の可撓性電子機器回路で利益を得るであろう製品の例としては、使い捨てタグ、センサ、又は可撓性表示装置がある。ポリマー基板を使用する場合は、薄膜トランジスタ製造方法が低温で稼働することが求められる。更に、トランジスタ製造方法は、周囲圧力で稼働して、真空チャンバ内に導入することなく、広い領域のポリマー基板を処理できることが望ましい。
【０００３】
特許文献１には、層絶縁膜として使用される、積層されたカラー有機フィルムが開示されている。特許文献２には、２枚の基板を一緒に積層することによって形成された薄膜トランジスタが開示されている。積層の際に相互接続構造が転写される。有機半導体は転写されない。対照的に、本発明は、本明細書で規定されるように、薄膜デバイスの半導体が、積層によって基板に転写される方法を記載している。
【特許文献１】特開２００２−２３６２８６号公報
【特許文献２】米国特許第６，１９７，６６３号明細書
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明は、
ａ）有機半導体をドナー基板上に堆積させ、
ｂ）ドナー基板上の有機半導体をレシーバ基板と積層し、
ｃ）ドナー基板を除去すること、
を含んでなる方法に関する。
【０００５】
本発明は、レシーバ基板が可撓性ポリマーである上記の方法も含む。
【０００６】
本発明は、更に、レシーバ基板上に積層された半導体を含んでなる電子デバイスも記載している。
【０００７】
本発明は、更に、レシーバ基板上に積層された半導体を含んでなる、トランジスタである電子デバイスも記載している。
【０００８】
本発明は、基板が可撓性ポリマーである上記に記載したトランジスタも含む。
【発明を実施するための最良の形態】
【０００９】
本明細書の薄膜電界効果トランジスタは、ソース電極とドレイン電極との間の半導体材料からなる。これらソース電極及びドレイン電極、並びに半導体は、誘電体層によって第３の、即ちゲート、電極から電気的に絶縁されている。導電性電極をポリマー基板に塗布するために、数多くの低温印刷法が開発されている。これらの方法としては、リソグラフィ、レーザ印刷、マイクロコンタクト印刷、及びインクジェット印刷がある。本発明の目的は、薄膜トランジスタの製造の際に半導体を低温且つ雰囲気圧力で堆積する方法を提供することである。
【００１０】
本発明において、ペンタセン、α，α´−ビス−４−（ｎ−ヘキシル）フェニルビチオフェン、又はポリチオフェンなどの有機半導体は、可撓性ドナー基板上に堆積させることができる。このドナー基板は、所望のレシーバ基板が積層される前に、先ずこの半導体の上に堆積される材料である。このレシーバ基板は、しばしば、電界効果トランジスタのソースとドレインなどの、電子デバイスの他の素子でパターン形成されている。堆積は、蒸着、スピンキャスティング、又はドロップキャスティングによって実施することができる。半導体のドナー基板上への蒸着は、真空チャンバ中で実施することができる。スピンキャスティング又はドロップキャスティングは、半導体を溶媒中に溶解させること、得られた溶液をドナー基板に塗布すること、及びこの溶媒を蒸発させることを含み、それによって半導体の被膜がドナー基板上に残る。このドナー基板は、テフロン、マイラー、カプトン、又は類似の材料のシートであってもよい。いくつかのドナー基板は、追加の中間層を含んでこの半導体被膜の形成又は剥離を促進させ、或いはレシーバ基板の共形的な（ｃｏｎｆｏｒｍａｌ）被覆を向上させることもできる。
【００１１】
ドナー基板上に半導体を堆積させた後で、このドナー基板は、可撓性ポリマー基板と転写基板との間に位置する半導体堆積物を有する可撓性ポリマー基板に対して位置決めされる。この時点で、レシーバ基板は、薄膜トランジスタの他の素子で既にパターン形成されていてもよい。２つの構成が特に好都合である。第１の構成では、ゲート電極が可撓性ポリマー基板上に直接堆積され、次いで誘電体層で覆われてもよい。次いで、有機ポリマー半導体が、この誘電体の上に積層される。積層という用語は、ドナー基板上に堆積された転写可能な材料の層が、所望の温度でレシーバ基板に対して押し付けられてレシーバ基板に接着されることを意味している。レシーバ基板に接している平面内でドナー基板の移動は無い。最終的に、ソース電極及びドレイン電極は半導体層上に堆積される。代替として、ソース電極及びドレイン電極を、ドナー基板上に直接堆積させてもよい。次いで、この半導体は、ソース及びドレインの上に積層される。次いで、誘電体層が半導体の上に堆積され、また、ゲート電極がこの誘電体の上に堆積される。
【００１２】
積層を介した半導体の堆積は、基板上への直接堆積に勝るいくつかの利点を提供する。溶液の堆積の場合、溶媒をドナーシート上に先ず塗布することによって、トランジスタの相異なる層間の化学的な適合性の問題の全てが解決される。というのは、半導体が積層できるときまでに全ての溶媒が蒸発されるからである。この技法は、また、分割されて大面積の電子パネルを覆うことができるより寸法の小さなドナーシートの作製も可能にする。積層の後者の特徴は、半導体が真空チャンバ中で蒸着される必要があるとき重要になり得る。即ち、真空チャンバの寸法が、電子パネルの寸法を制限しない。大面積のスピンコーティングも難しいものとなり得、このときもまた、積層は、構築されるドナーの寸法と電子回路の寸法とを切り離す。基板より高温に耐えることができるドナーシートを有することも可能であり得、従って、半導体の積層によって、アモルファスＳｉなどの高温アニーリングを必要とする材料に対してフレキシブルエレクトロニクスにおける機会が開かれる。最後にドナーシートを作製する中間的なステップによって、最終デバイスと異なる設備且つ異なる時間で半導体の作製が可能になり、このことは、溶媒又は真空チャンバが、半導体組立て設備と異なる要件を有する場合には、特徴となり得る。
実施例
【実施例１】
【００１３】
この実施例では、ドナーを有機半導体溶液の液滴で被覆することによって、半導体をどのようにして積層するのかを説明する。
【００１４】
テフロン紙１１のシートを、グローブボックス内の１２０℃のホットプレート上に置いた。クロロホルム中のα，α´−ビス−４−（ｎ−ヘキシル）フェニルビチオフェン（６ＰＴＴＰ６）の半導体の数滴を、テフロン上に置いた。この液滴をホットプレート上で数分間乾燥することができ、その結果、溶液のほとんどが凝集したより厚い端部を有する半導体の円形のパターンが得られた。約５分後、このドナーをホットプレートから除去し、室温で３０分間放置した。６ＰＴＴＰ６の液滴を、不均一に乾燥して、図１に示されるような環状パターン１０を残す。次いで、ラミネータ中で、ゲート電極１５、誘電体１２、及びソース１３／ドレイン１４の対（ｐａｉｒ）でパターン形成されたＳｉウェハ上にドナーシート１１を押し付けた。このラミネータプレス機（図示せず）は、２枚の鉄板からなり、それらを、８５℃まで加熱し、また、１〜１０キロポンドの圧力で一緒に押し付けた。図２に、トランジスタの電極素子に関連して、ドナー基板の向き、及び乾燥された半導体を示す。次いで、このドナーを剥離した。半導体は，Ｓｉウェハ上に残り、それによりトランジスタが完成する。「積層半導体」を用いて実現されたデバイスの顕微鏡写真を、図３に示す。
【００１５】
このトランジスタの周囲の区域に引っかき傷を付けて漏洩を低減させた。このデバイスから得られる、試料の電流−電圧特性を図４に示す。図４中、ゲート電圧を０から−６０Ｖまで掃引した。得られる移動度は、約１０−７ｃｍ２／Ｖｓである。
【実施例２】
【００１６】
この実施例では、半導体をドナーシート上にスピンコーティングすることによる半導体の積層を説明する。トルエン中に溶解されたポリチオフェン（アルドリッチ社（Ａｌｄｒｉｃｈ））の試料をマイラー／エルバックス／クロナー／ラテックスドナー上にスピンコーティングした。このコーティングは、室温で、且つ、１０００ｒｐｍの速度で１分間、グローブボックス中で実施した。次いで、このコーティング済みドナーをＳｉベースのゲート／誘電体／ソース・ドレイン構造上に積層して、半導体の転写によってトランジスタを完成させた。この積層は、８５℃で圧力２キロポンド下で実施した。積層の際に、半導体のみをドナーシートからＳｉチップに転写した。得られたトランジスタは、１０−３ｃｍ２／Ｖｓという高い移動度を有した。図５に、電流電圧特性を示す。
【実施例３】
【００１７】
この実施例は、半導体の積層の例であり、半導体ドナーを蒸着によって作製した。マイラー／エルバックス／ラテックスドナーシートを熱蒸発器中に置いた。ペンタセンを、圧力：１０−７トル、速度：約０．０２ｎｍ／ｓｅｃで蒸着した。対照として、ゲート／誘電体／ソース・ドレイン構造を含むＳｉチップをこのドナーシートと一緒に置いた。約１２００ｎｍのペンタセンを室温で堆積させた。このドナーシートを、８５℃、２キロポンドで、対照試料と同一のＳｉチップ上に積層した。ペンタセンはチップ上に転写し、誘電体（ラテックス）は転写しなかった。積層ペンタセンの結果は、蒸着ペンタセンと比較して、図６のように示す。蒸着に比べて積層では移動度が減少した。図７に示すように、閾値電圧は増加したが、トランジスタのオン／オフ比は、同じか又は向上した。図７において、蒸着ペンタセンは上側の曲線である。オン／オフ電流比は２×１０３である。図７の下側の曲線は積層ペンタセンである。そのオン／オフ比は、１０５である。
【図面の簡単な説明】
【００１８】
【図１】ドナーシート上に堆積された有機ポリマー半導体を示す図である。
【図２】トランジスタ素子を含む基板と積層するように向けられたドナーシートを示す図である。
【図３】基板上に積層された有機ポリマー半導体の顕微鏡写真である。
【図４】α，α´−ビス−４−（ｎ−ヘキシル）フェニルビチオフェン（６ＰＴＴＰ６）の積層有機半導体を有するトランジスタのトランジスタ特性を示す図である。
【図５】ポリチオフェンの積層有機ポリマー半導体を有するトランジスタのトランジスタ特性を示す図である。
【図６】積層ペンタセン及び蒸着ペンタセンのトランジスタ特性を比較する図である。
【図７】積層ペンタセン及び蒸着ペンタセンのトランジスタ特性を更に比較する図である。
【図１】
2006528430.tif 000003
【図２】
2006528430.tif 000004
【図３】
2006528430.tif 000005
【図４】
2006528430.tif 000006
【図５】
2006528430.tif 000007
【図６】
2006528430.tif 000008
【図７】
2006528430.tif 000009
【国際調査報告】
2006528430.tif 000010
2006528430.tif 000011
2006528430.tif 000012