(57)【要約】グラビア・オフセット印刷機などの印刷手段を用いて、アクティブ・マトリックス・ディスプレイ用の薄膜トランジスタを作製する。第１および第２のパターン化された層（２５１、２５２および３０）を、層構造（４）上に形成し、これらの層のうち少なくとも１つの層を印刷する。印刷された層（２５１、２５２および３０）は、ソース端子およびドレイン端子を画定するための領域（２７１、２７２、２８）をマスクする。チャネルを画定するための第２の領域（２８）のエッチングが可能になるように、第２のパターン化された層（２８）を除去することができる。
2006512757.tif 000002
【特許請求の範囲】
【請求項１】
デバイスを作製する方法であって、
層構造を設けることと、
前記層構造の表面の第１の領域をマスクするように、第１のパターン化された層を前記表面に形成することと、
前記表面の第２の領域をマスクするとともに前記表面の第３の領域をマスクせずに残すように、第２のパターン化された層を前記層構造の前記表面上に形成することと、
前記第３の領域内の前記層構造をエッチングすることと、
前記第２のパターン化された層を除去して前記第２の領域内の前記層構造をエッチングすること、または
前記第１のパターン化された層を除去して前記第１の領域内の前記層構造をエッチングすることと、を備え、
少なくとも前記第１または第２のパターン化された層のどちらか一方が印刷によって形成される、方法。
【請求項２】
前記第１のパターン化された層と前記第２のパターン化された層との両方が印刷によって形成される、請求項１に記載の方法。
【請求項３】
前記第２のパターン化された層の前記印刷が、前記第１のパターン化された層の少なくとも一部分に前記第２のパターン化された層を重ねることを含む、請求項２に記載の方法。
【請求項４】
前記第２のパターン化された層の前記印刷が、実質的に前記第１の層の前記印刷のあとすぐに行われる、請求項２または３に記載の方法。
【請求項５】
第１の厚みをもつ前記第１のパターン化された層を印刷することと、
異なる第２の厚みをもつ前記第２のパターン化された層を印刷することと、を備える請求項２、３または４のいずれかに記載の方法。
【請求項６】
前記第１のパターン化された層を印刷するための第１のインキを使用することと、
前記第２のパターン化された層を印刷するための第２のインキを使用することと、を備える請求項２乃至５のいずれかに記載の方法。
【請求項７】
前記第１および第２のインキが異なる、請求項６に記載の方法。
【請求項８】
前記第１および第２のインキが異なる濃度に希釈されている、請求項６または７に記載の方法。
【請求項９】
薄膜トランジスタを作製する、請求項１乃至８のいずれかに記載の方法。
【請求項１０】
基板を提供することと、
パターン化された導電性ゲート領域を前記基板に設けることと、
前記基板と前記パターン化された導電性ゲート領域とを被覆する誘電体層を設けることと、
前記誘電体層を被覆する第１の半導体層を設けることと、
前記第１の半導体層を被覆する第２の半導体層を設けることと、
前記第２の半導体層を被覆するメタライゼーション層を設けることと、をさらに備える請求項１乃至９のいずれかに記載の方法。
【請求項１１】
前記第１の層の前記印刷が、ソース端子およびドレイン端子を形成するための領域を画定することを含む、請求項２乃至１０のいずれかに記載の方法。
【請求項１２】
請求項１乃至１１のいずれかに記載の方法を実施するように構成された装置。
【請求項１３】
薄膜トランジスタを作製するための装置であって、
第１のパターン化された層を層構造に印刷し、異なる第２のパターン化された層を層構造に印刷するように構成された印刷手段と、
前記層構造をエッチングするように構成されたエッチング手段と、
前記第１のパターン化された層を除去して前記第２のパターン化された層の少なくとも一部を残すように、または、前記第２のパターン化された層を除去して前記第１のパターン化された層の少なくとも一部を残すように構成された除去手段と、を備える、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスを作製する方法に関し、特に、それだけに限らないが、薄膜トランジスタ（ＴＦＴ）を作製する方法に関する。
【背景技術】
【０００２】
ＴＦＴは、アクティブ・マトリックスＬＣＤ（液晶ディスプレイ）を含む、液晶およびその他のフラット・パネル・ディスプレイで、ディスプレイ内の各画素の状態を制御または検知するために幅広く使用されている。ボトム・ゲート型ＴＦＴ（ＢＧＴＦＴ）として知られている１つの一般的なＴＦＴ構造が、米国特許第５１３０８２９号に記載されている。この構造では、アルミノケイ酸塩ガラスなどの絶縁基板上にゲート端子を設け、その上をたとえば窒化シリコン（ＳｉＮ）の絶縁材料層と、たとえば真性ｎ＋ドープ水素化アモルファス・シリコン（ａ−Ｓｉ：Ｈ）の半導体材料層とで覆う。次いで、ａ−Ｓｉ：Ｈ層の上に金属のソース端子およびドレイン端子を形成し、ｎ＋ドープ層の一部、すなわちこれらの端子間に延びる領域内の部分を除去する。
【０００３】
このＴＦＴ構造は、異なる材料の層を連続的に堆積させることによって形成される。フォトリソグラフィを用いて概ね水平に配設されたトランジスタを製作して、そのソース端子、ドレイン端子、およびチャネル長を画定することができる。絶縁体層および半導体層を堆積させた後、この基板を１つまたは複数のメタライゼーション層で被覆し、フォトポリマー材料またはポジ型フォトレジストで覆う。このフォトレジストは、溶解抑制剤として働き、１つまたは複数の特定の波長の光、たとえば紫外（ＵＶ）周波数帯の光を吸収する光活性添加剤（photoactive additive）を含有している。紫外光に対して透明な領域および不透明な領域のパターンを有するフォトマスクを、基板と紫外光源との間に置き、フォトレジストを照射する。基板のうちのフォトマスク・パターンの透明領域と整合する部分では、紫外光子がフォトレジストの上面で吸収される。光活性添加剤が光化学反応し、したがってフォトレジストはもはや溶解抑制剤として働かなくなる。さらに、紫外光子は、露光されたフォトレジストを脱色し、したがって光がここを通過することができ、フォトレジスト層中のより深い所で反応をひき起こすようになる。その結果、光化学反応が、「トップ・ダウン」式にフォトレジスト層を貫通して進行する。フォトマスク・パターン中の不透明領域は、フォトレジスト層の一部分を紫外光から遮蔽するように働き、したがってこれらの光化学反応は起こらない。
【０００４】
フォトレジスト層の露光部分では、光活性添加剤はもはや溶解を抑制しないので、現像液を使用してこの露光部分を除去し、加熱することによって基板を硬化させることができる。この工程は、基板上の１つまたは複数の場所における、フォトマスク・パターンの不透明領域に対応するフォトレジスト層部分を残す。
【０００５】
フォトレジスト層の残った部分は、エッチング工程においてマスクとして使用される。この工程で、ソース電極およびドレイン電極を画定するために、メタライゼーション層の露光部分およびその下にある半導体層の対応部分を除去する。しかし、基板を覆う層中に複数のパターンをエッチングすることが必要なこともある。たとえば、ソース端子およびドレイン端子の縁部は、メタライゼーション層および半導体層の一部分を廃棄することによって画定することができるが、チャネルはそれとは別のエッチング工程を用いて画定する。この工程では、メタライゼーション層の一部を廃棄し、それに続いてその下にある半導体層を部分的に除去する。これは、別々の２つのフォトマスクを使用し、露光段階、現像段階、およびエッチング段階を繰り返すことによって実現することができる。しかし、このような方法では、２つのフォトレジスト層を設けて除去する必要があり、製造工程のコストおよび複雑さが増大するので不経済である。特に、第２のフォトマスクと基板との厳密な位置合わせが不可欠である。
【０００６】
半導体デバイスの製造に用いられる他の手法では、ハーフ・トーンまたはグレイ・トーンのフォトマスクを使用するが、この場合透明領域、不透明領域、およびハーフ・トーンまたはグレイ・トーン領域からなるパターンで構成された単一のフォトマスクを使用する。ハーフ・トーン領域は、そこを通過する光を部分的に減衰させる。上述の工程の場合と同様に、フォトマスクの透明領域の下にあるフォトレジストの全厚み分が露光され、現像段階で除去されるが、フォトマスクの不透明領域は、基板の他の部分を遮光し、その結果全厚み分のフォトレジスト部分が残る。フォトレジストと紫外光との間の反応が「トップ・ダウン」式に進行するので、ハーフ・トーン領域と整合するフォトレジスト層部分は、部分的にしか露光されず、すなわち、フォトレジスト層の最上部でのみ光化学反応が起こる。これにより、現像後、未露光のフォトレジスト部分と比べて薄いフォトレジスト部分が生成される。したがって、２つ以上の異なる厚みをもつフォトレジスト部分が、１回の露光および現像工程で基板上に形成される。
【０００７】
次いで、メタライゼーション層および半導体層の露出部分をエッチングして、全厚みのままの部分と厚みが減少した部分とを有するフォトレジストによって画定された第１のパターンを形成し、その後、レジストのドライ・エッチング段階を使用して、残ったフォトレジスト部分の厚みを均一に減少させることができる。この薄層化手順では、マスクのハーフ・トーン部分を使用して画定されたフォトレジスト部分は完全に除去されるが、マスクの不透明区域と整合した領域内ではフォトレジスト層の薄くなった部分が残る。次いで、第２のパターンをエッチングして、新たな基板の露出部分を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、代替のデバイス作製方法を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明の第１の側面によれば、デバイスを作製する方法が提供され、この方法は、層構造を設けることと、前記層構造の表面の第１の領域をマスクするように、第１のパターン化された層を前記表面に形成することと、前記表面の第２の領域をマスクするとともに前記表面の第３の領域をマスクせずに残すように、第２のパターン化された層を前記層構造の前記表面上に形成することと、前記第３の領域内の前記層構造をエッチングすることと、前記第２のパターン化された層を除去して前記第２の領域内の前記層構造をエッチングすること、または、前記第１のパターン化された層を除去して前記第１の領域内の前記層構造をエッチングすることと、を備え、少なくとも前記第１または第２のパターン化された層のどちらか一方が印刷によって形成される。
【００１０】
パターン化された層を表面に印刷するということは、たとえばパターン化された層を表面に押圧することによってそれを表面に選択的に付着させることを意味すると理解することができる。
【００１１】
好ましい実施形態では、第１のパターン化された層も第２のパターン化された層も印刷によって形成される。
【００１２】
第２のパターン化された層の印刷は、第１のパターン化された層の少なくとも一部分に第２のパターン化された層を重ね合わせることを含むことができる。第２のパターン化された層の印刷は、実質的に第１の層の印刷のあとすぐに行うことができる。この「すぐに」という語は、数秒または数十秒以内を意味すると理解することができる。第１のパターン化された層が乾燥するとすぐに、を意味すると理解することができる。
【００１３】
この方法は、第１の厚みをもつ第１のパターン化された層を印刷することと、異なる第２の厚みをもつ第２のパターン化された層を印刷することとを含むことができる。この方法は、第１のパターン化された層を印刷するために第１のインキを使用することと、第２のパターン化された層を印刷するために第２のインキを使用することと、を含むことができる。第１および第２のインキは、異なっていてもよく、異なる濃度に希釈してもよい。
【００１４】
本発明の第２の側面によれば、上記方法に従って薄膜トランジスタを作製する方法が提供される。この方法は、基板を提供すること、パターン化された導電性ゲート領域を基板に設けることと、基板とパターン化された導電性ゲート領域との上に誘電体層を設けることと、誘電体層の上に第１の半導体層を設けることと、第１の半導体層の上に第２の半導体層を設けることと、第２の半導体層の上にメタライゼーション層を設けることと、をさらに含むことができる。
【００１５】
この第１の層の印刷は、ソース端子およびドレイン端子を形成するための領域を画定することを含むことができる。
【００１６】
本発明の第３の側面によれば、上記方法を実施するように構成された装置が提供される。
【００１７】
本発明の第４の側面によれば、第１のパターン化された層を層構造に印刷し、異なる第２のパターン化された層を層構造に印刷するように構成された印刷手段と、この層構造をエッチングするように構成されたエッチング手段と、第１のパターン化された層を除去し、第２のパターン化された層の少なくとも一部を残すように構成された除去手段とを備える、薄膜トランジスタを作製するための装置が提供される。  
層構造は、単一層または複数層を含むことができる。  
次に、本発明の実施形態を、添付の図面を参照して例によって説明する。
【発明を実施するための最良の形態】
【００１８】
図１を参照すると、薄膜トランジスタなどのデバイスを作製するための装置１は、印刷手段２、この例ではグラビア・オフセット印刷機と、層構造４を支持する手段３、この例では堅いステージと、層構造４に対して印刷手段２を移動させる手段５、この例ではモータと、層構造４に対する印刷手段２の位置を検出する手段６、この例では光学顕微鏡およびデジタル・カメラと、印刷手段２および移動手段５を制御する手段７、この例ではプログラム式汎用コンピュータとを備えている。装置１はまた、エッチング手段８、この例ではドライ・エッチング装置も備えている。エッチング手段８は、印刷された層を除去するための除去手段を含むこととしても良い。
【００１９】
この例では、印刷手段２は、２つのパターン化された層を連続して印刷するよう構成されている。この例では、オフセット印刷工程を使用し、各層の印刷は、一般に以下の３つの段階を含む。
【００２０】
図２ａを参照すると、第１の段階はインキングを含む。画像保持手段９、この例ではガラス板状のクリシェ(cliche)は、画像１１を画定するように配列された複数の溝１０を含む。画像保持手段９の表面１３にインキ１２を塗布し、しばしばドクタ・ブレードと呼ばれる、この例では金属刃である充填手段１４が、溝１０にインキ１２を充填し、かつ、溝１０相互間の領域１５からインキ１２を取り除くように、画像保持手段９の表面１３を通過する。
【００２１】
図２ｂを参照すると、第２の段階は、画像保持手段９から画像１１を転写することを含む。金属ローラの周囲に固定された、たとえばポリマーを含む円筒ブランケット形の画像転写手段１６を、この例では転がすことによって、画像保持手段９の表面１３に当てて、各溝１０内にあるインキ１２の少なくとも一部を拾い上げる。画像１１は、画像転写手段１５に保持される。
【００２２】
図２ｃを参照すると、第３の段階は、画像１１を印刷することを含む。インキ１２を保持している画像転写手段１５が、たとえば転がすことによって層構造４の表面１７に印加される。その結果、インキ１２は、画像転写手段１５から層構造４の表面１７上に転写される。
【００２３】
グラビア・オフセット印刷は、連続的な工程として構成することができ、高いスループットが可能になるという利点を有するため、グラビア・オフセット印刷が使用されることが好ましい。しかし、スクリーン印刷やインクジェット印刷など、その他のタイプの印刷法を使用することもできる。
【００２４】
図３を参照すると、印刷手段２は、２つの異なる画像１１１、１１２用の２つの異なる画像保持手段９１、９２と、２つの異なる画像転写手段１６１、１６２とを含む。
【００２５】
第１および第２の画像保持手段９１、９２は、それぞれ第１および第２の溝深さｄ１、ｄ２を有する溝の組１０１、１０２を含む。この例では、第１および第２の溝深さｄ１、ｄ２は、１μｍまたは１０μｍ程度である。
【００２６】
溝深さ１０１、１０２および／または異なったインキの濃度、溶剤もしくは組成を選択することにより、層構造に付着されるインキの厚みを制御し変えることができる。
【００２７】
５μｍ程度の線幅ｗ１、ｗ２および線間隔ｓ１、ｓ２を実現することができる。
【００２８】
エッチ・マスクを提供するために、インキ１２１、１２２は、ウェットおよび／またはドライ・エッチングに耐性であるか、あるいはエッチングする材料に対して実質的な選択性を有する。ドライ・エッチングの場合、各インキ１２１、１２２は、１μｍまたは１０μｍ程度の厚みをもつことが好ましい。複数の層を連続的に印刷できるように、各インキ１２１、１２２は、急速乾燥用の揮発性溶剤に可溶性であることが好ましい。各インキ１２１、１２２は、異なる溶剤に可溶性であることが好ましい。インキ１２１、１２２は、たとえばウェットまたはドライ・インキの予測できない流れおよび／または制御できない流れのせいで画像が歪むことなく、層構造の表面への画像の転写が可能なものであることが好ましい。たとえば、インキはレジン／溶剤混合物でよい。あるいは、通常の光レジストまたはその成分を、インキ１２１、１２２として使用することもできる。エポキシド・アミン硬化系を使用することもできる。これらの特徴をもつインキを通常の試行および実験によって発見できることが、当業者には理解されよう。
【００２９】
次に、薄膜トランジスタのソース端子、ドレイン端子、およびチャネル端子を画定するための工程を以下に説明する。
【００３０】
図４ａおよび５ａを参照すると、層構造４は基板１９を備えている。この例では、基板１９は透明で電気絶縁性のものであり、アルミノケイ酸塩ガラスで形成されている。しかし、不透明な基板を使用することもできる。基板１９に、この例では既知の方法でアルミニウムを堆積させパターニングすることによって、ゲート端子２０を設ける。
【００３１】
たとえば化学気相成長（ＣＶＤ）装置（図示せず）および／またはスパッタリング装置（図示せず）を使用して、ゲート端子２０および基板１９の上に被覆層２１、２２、２３、２４を順次形成する。第１の被覆層は、この例では窒化シリコン（Ｓ３Ｎ４）で形成され、３００ｎｍの厚みをもつゲート誘電体層２１である。第２の被覆層は、この例では未ドープの水素化アモルファス・シリコン（ａ−Ｓｉ：Ｈ）で形成され、２００ｎｍの厚みをもつ半導体層である。第３の被覆層は、この例ではリン（Ｐ）を５×１０２０／ｃｍ３の濃度にドープしたｎ型水素化アモルファス・シリコン（ａ−Ｓｉ：Ｈ）で形成され、５０ｎｍの厚みをもつ半導体層である。その他の層の厚みおよびドーピング濃度を使用することもできる。第４の被覆層は、この例では、好ましくはスパッタリングによって堆積させたモリブデン（Ｍｏ）で形成されたメタライゼーション層２４である。代替的に、第４の被覆層は、クロム（Ｃｒ）で形成することもできる。メタライゼーション層２４は、ＭｏまたはＣｒ層に加え、アルミニウム（Ａｌ）層またはアルミニウム・ベースの合金層を含むこともできる。
【００３２】
層構造４を、すぐに印刷できるように、支持手段３（図１）上に置く。制御手段７（図１）は、検出および移動手段６、３（図１）を用いて、層構造４を印刷手段２（図１）に位置合わせする。
【００３３】
図４ｂおよび５ｂを参照すると、表面２６の第１および第２の領域２７１、２７２をマスクするために、この例では層構造４の上で第１の転写手段１６１（図３）を転がすことによって、第１のパターン化された層２５１、２５２を層構造４の表面２６上に印刷する。この例では、第１のパターン化された層２５１、２５２は、エッチング・レジスト・インキを含み、２μｍの乾燥厚み、すなわちｔ１＝２μｍの厚みをもつ。
【００３４】
図４ｃおよび５ｃを参照すると、表面２６の第３の領域３０を覆い、表面２６の第４および第５の領域３１１、３１２を覆わずに残すように、層構造４の表面２６上および第１のパターン化された層２５１、２５２の表面２９上に第２のパターン化された層２８を印刷する。この例では、第２のパターン化された層３０は、エッチング・レジスト・インキを含み、２μｍの厚み、すなわちｔ２＝１μｍの厚みをもつ。
【００３５】
この例では、第１のパターン化された層２５１、２５２の乾燥厚みｔ１は、第２のパターン化された層２８の乾燥厚みｔ２の２倍、すなわちｔ１＝２×ｔ２である。しかし、第１のパターン化された層２５１、２５２の乾燥厚みｔ１は、第２のパターン化された層２８の乾燥厚みｔ２以上であればよい。第１のパターン化された層２５１、２５２および第２のパターン化された層２８のそれぞれに含まれているエッチング・レジスタント・インキは、異なっていてもよい。
【００３６】
層２５１、２５２、３０を備えた層構造４は、エッチングのために、エッチング手段８（図１）に移される。
【００３７】
図４ｄを参照すると、第１のドライ・エッチングを使用して、たとえばＣＦ４／Ｏ２またはＳＦ６／Ｏ２を使用して、第４および第５の領域３１１、３１２内の層構造４をエッチングする。第４および第５の領域３１１、３１２内のメタライゼーション層２４を、第２の半導体層２３に達するまでエッチングすると、それによってメタライゼーション層２４の第１および第２の部分２４１、２４２が除去され、エッチング済みメタライゼーション層２４’が残る。
【００３８】
図４ｅを参照すると、第２のドライ・エッチングを使用して、たとえばＣＦ４／Ｏ２またはＳＦ６／Ｏ２を使用して、第４および第５の領域３１１、３１２内の層構造４をさらにエッチングする。第４および第５の領域３１１、３１２内の第２および第１の半導体層２３、２２を、誘電体層２１に達するまでエッチングすると、それによって第２の半導体層２３の第１および第２の部分２３１、２３２ならびに第１の半導体層２２の第１および第２の部分２２１、２２２が除去され、エッチング済み第２および第１の半導体層２３’、２２’が残る。
【００３９】
図４ｆを参照すると、第３のドライ・エッチングを使用して、たとえばＯ２を使用して、表面２６の第３の領域３０を覆われることなく残すように、第２のパターン化された層２８を除去する。代替的に、第３のドライ・エッチングの代わりに溶剤を使用して、第２のパターン化された層２８を（溶解させることによって）除去し、第１のパターン化された層２５１、２５２の少なくとも一部分を残すこともできる。このことは、第１および第２のパターン化された層２５１、２５２、２８が、異なる溶剤に可溶性である異なるインキを含む場合に好ましい。
【００４０】
図４ｇを参照すると、第４のドライ・エッチングを使用して、たとえばＳＦ６／Ｏ２またはＣＦ４／Ｏ２を使用して、第３の領域３０内の層構造４をエッチングする。第３の領域３０内のエッチング済みメタライゼーション層２４’を、第２の半導体層２３に達するまでエッチングすると、それによって元のメタライゼーション層２４の第３の部分２４３が除去され、エッチング済みメタライゼーション層２４”が残る。
【００４１】
図４ｈを参照すると、第５のドライ・エッチングを使用して、たとえばＣＦ４／Ｏ２またはＳＦ６／Ｏ２を使用して、第３の領域３０内の層構造４をさらにエッチングする。第３の領域３０の第２の半導体層２３をエッチングすると、それによって第２の半導体層２３の第３の部分２３３が除去され、エッチング済み第２の半導体層２３”が残る。第３の領域３０内の第１の半導体層２２を部分的にエッチングすると、それによって第１の半導体層２２の第３の部分２２３が除去され、チャネル３１を含むエッチング済み第１の半導体層２２”が残る。
【００４２】
図４ｉを参照すると、第６のドライ・エッチングを使用して、たとえばＯ２を使用して、表面２６の第１および第２の領域２７１、２７２を覆われることなく残すように、第１のパターン化された層２５１、２５２を除去する。代替的に、第３のドライ・エッチングの代わりに溶剤を使用して、第１のパターン化された層２５１、２５２を（溶解させることによって）除去してもよい。
【００４３】
エッチングされた第２の半導体層２３”は、それぞれソース端子およびドレイン端子を形成している第１および第２の領域３２１、３２２を含む。
【００４４】
このように、簡単な製作工程を使用して、ソース端子およびドレイン端子３２１、３２２ならびにチャネル３２を形成する。この工程は、多層レジスト・プロファイルと同等の物が得られる点で、ハーフ・トーンのマスキング工程を使用する場合に似ている。
【００４５】
前述の実施形態では、第１のパターン化された層も第２のパターン化された層も印刷される。しかし、前述の印刷技法は、リソグラフィ画定（lithographic definition）など、既知の薄膜層を形成する方法と組み合わせることができると考えられる。たとえば、第１のパターン化された層を印刷することができるが、第２のパターン化された層は、堆積およびパターニング技法を用いた従来のリソグラフィ画定を使用して形成する。
【００４６】
この開示内容を読めば、その他の変形形態および変更形態が当業者には明らかになるであろう。インクジェット・プリンタなど、その他の印刷手段２を使用することもできる。このような変形形態および変更形態は、同等の特徴およびその他の特徴を含むことができ、これらの特徴は、薄膜トランジスタやその構成要素部品を備えた電子デバイスの設計、製造および使用に際して既に実施されており、本明細書に既に記載の特徴の代わりに、またはそれらに加えて使用することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明による方法を用いてデバイスを作製するための装置の概略図である。
【図２ａ】グラビア・オフセット印刷の諸段階を示す図である。
【図２ｂ】グラビア・オフセット印刷の諸段階を示す図である。
【図２ｃ】グラビア・オフセット印刷の諸段階を示す図である。
【図３】２段階インキング工程を示す図である。
【図４ａ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｂ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｃ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｄ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｅ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｆ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｇ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｈ】作製中の諸段階でのデバイスを示す断面図である。
【図４ｉ】作製中の諸段階でのデバイスを示す断面図である。
【図５ａ】作製中の諸段階でのデバイスを示す平面図である。
【図５ｂ】作製中の諸段階でのデバイスを示す平面図である。
【図５ｃ】作製中の諸段階でのデバイスを示す平面図である。
【図１】
2006512757.tif 000003
2006512757.tif 000004
【図３】
2006512757.tif 000005
2006512757.tif 000006
2006512757.tif 000007
2006512757.tif 000008
2006512757.tif 000009
【国際調査報告】
2006512757.tif 000010
2006512757.tif 000011
2006512757.tif 000012
2006512757.tif 000013
2006512757.tif 000014