(57)【要約】この発明は、基板（１１）とシリコンの半導体本体（１２）とを有し、エミッタ領域（１）とベース領域（２）とコレクタ領域（３）とを有するヘテロ接合バイポーラ、特に、ｎｐｎトランジスタを備え、エミッタ領域（１）、ベース領域（２）、コレクタ領域（３）には各々第一、第二、第三の接続導体（４，５，６）が設けられ、ベース領域（２）に、例えば、純シリコンの代わりにシリコン−ゲルマニウム混合結晶を用いることにより、ベース領域（２）はコレクタ領域（３）又はエミッタ領域（１）よりバンドキャップが小さくなる半導体装置に関する。このような装置は非常に速度が速く、しかし、そのトランジスタは比較的低いＢＶｅｅｏを示すという特徴がある。この発明の装置（１０）では、エミッタ領域（１）に埋め込まれた第二の導電型のさらなる半導体領域によりエミッタ領域（１）のドーピングの流れが局所的に低減される。このようにして、一方では、低インピーダンスのエミッタコンタクトが確実になり、他方で、局部的にＧｕｍｍｅｌ数が増加し、これは、その増加に通常関わる欠点が無く増加する。このようにして、ｎｐｎトランジスタのホール電流が大きくなる、それにより利得が小さくなる。Ｓｉ−Ｇｅトランジスタは利得が比較的高いでＢＶＣｅＯｆが低くなるが、この発明では、以上のようにして、これが避けられる。好ましくは、上記さらなる半導体領域（２０）がエミッタ領域（１）内に凹所として設けられ、エミッタ領域（１）が、好ましくは、ベース領域と境界を成すより低くドープされた部分を備え、これはさらなる半導体領域（２０）の下部に位置する。この発明は、さらに、この発明の半導体装置を製造する方法を備える。
2006518108.tif 000002
【特許請求の範囲】
【請求項１】
基板とシリコンの半導体本体とを有し、第一の導電型のエミッタ領域と、前記第一の導電型とは反対の第二の導電型のベース領域と、前記第一の導電型のコレクタ領域とを有するバイポーラヘテロ接合トランジスタを備え、前記エミッタ領域、ベース領域、コレクタ領域には各々第一、第二、第三の接続導体が設けられ、前記ベース領域は前記コレクタ領域又は前記エミッタ領域の材料よりバンドキャップが小さい半導体材料を備える半導体装置であって、
前記エミッタ領域内に埋め込まれた前記第二の導電型のさらなる半導体領域により前記エミッタ領域のドーピングドーズ量が局所的に低減されていることを特徴とする半導体装置。
【請求項２】
前記第一の接続導体と境界を成す前記エミッタ領域側において前記さらなる半導体領域は前記エミッタ領域内の凹所となっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エミッタ領域は、ドーピング濃度が高く前記第一の接続導体と境界を成す第一の部分と、ドーピング濃度が低く前記ベース領域と境界を成し、前記さらなる半導体領域の下部に延在する第二の部分とを備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記さらなる半導体領域は前記エミッタ領域の複数部分により互いに分離された多くの副領域を備えることを特徴とする請求項１、２又は３に記載の半導体装置。
【請求項５】
前記さらなる半導体領域の前記副領域の寸法は０．１μｍから２μｍの範囲にあり、そして、前記副領域の間に位置する前記エミッタ領域の前記複数部分は０．１μｍから１０μｍの範囲の寸法を有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記さらなる半導体領域の前記副領域は前記エミッタ領域の長手方向に並列配列されていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記エミッタ領域は前記半導体本体の表面に位置していることを特徴とする請求項１乃至６いずれかに記載の半導体装置。
【請求項８】
前記ベース領域のゲルマニウム濃度は１０ａｔ．％と３０ａｔ．％との間であり、そして、好ましくは、約２０ａｔ．％であることを特徴とする請求項１乃至７いずれかに記載の半導体装置。
【請求項９】
前記第一の導電型はｎ−導電型であることを特徴とする請求項１乃至８いずれかに記載の半導体装置。
【請求項１０】
基板とシリコンの半導体本体とを有し、第一の導電型のエミッタ領域と、前記第一の導電型とは反対の第二の導電型のベース領域と、前記第一の導電型のコレクタ領域とを有するバイポーラトランジスタを備え、前記エミッタ領域、ベース領域、コレクタ領域には各々第一、第二、第三の接続導体が設けられ、前記ベース領域は前記コレクタ領域又は前記エミッタ領域の材料よりバンドキャップが小さい半導体材料が設けられる半導体装置の製造方法であって、
前記エミッタ領域内に埋め込まれた前記第二の導電型のさらなる半導体領域により前記エミッタ領域のドーピングドーズ量が局所的に低減されることを特徴とする半導体装置の製造方法。
【請求項１１】
前記さらなる半導体領域は前記半導体本体の表面から前記エミッタ領域内へ窪むように形成されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記エミッタ領域は、ドーピング濃度が高く前記第一の接続導体と境界を成す第一の部分と、ドーピング濃度が低く前記ベース領域と境界を成す第二の部分とを備えるように形成され、前記第二の部分は前記さらなる半導体領域の下部に形成されることを特徴とする請求項１０又は１１いずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板とシリコンの半導体本体とを有し、第一の導電型のエミッタ領域と、前記第一の導電型とは反対の第二の導電型のベース領域と、前記第一の導電型のコレクタ領域とを有するバイポーラヘテロ接合トランジスタを備え、前記エミッタ領域、ベース領域、コレクタ領域には各々第一、第二、第三の接続導体が設けられ、前記ベース領域は前記コレクタ領域又は前記エミッタ領域の材料よりバンドキャップが小さい半導体材料を備える半導体装置に関する。
【０００２】
この発明は、さらに、そのような装置の製造方法に関する。
【背景技術】
【０００３】
そのような装置及び方法は１９９３年３月３０日に発行された米国特許明細書ＵＳＰ５，１９８，６８９により知られている。この文書は、ベース領域とコレクタ領域との間の接合部近傍及びベース領域とエミッタ領域との間の接合部近傍にヘテロ接合部を有するバイポーラトランジスタを有する半導体装置を記載しており、これは、シリコンとゲルマニウムの混合結晶からベース領域を形成して得られる。このようなトランジスタは、取り分け、カットオフ周波数ｆＴが高く、高周波特性が非常に良い。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この公知のトランジスタの欠点は、特に、ベース領域のゲルマニウム濃度が比較的高いと、エミッタからコレクタへの絶縁破壊電圧、所謂、ＢＶｃｅｏが比較的低くなり好ましくない。
【０００５】
従って、この発明の目的は、ベース領域内のゲルマニウムの存在に関わらず、上記のような問題が無く、エミッタ−コレクタ絶縁破壊電圧が適切である、バイポーラトランジスタを有する半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
これを達成するために、この発明によれば、冒頭に記載した種類の装置が、前記エミッタ領域内に埋め込まれた前記第二の導電型のさらなる半導体領域により前記エミッタ領域のドーピングドーズ量が局所的に低減されていることを特徴とする。
【０００７】
ここでは、「ドーピングドーズ量」は、単位面積当たりにドープされる原子の総量、即ち、前記エミッタ領域の厚み方向を横切るドーピング濃度の積分を意味するものとする。ドーピング濃度が一定であれば、ドーピングドーズ量は前記エミッタ領域のドーピング濃度（Ｎ）と厚み（ｄ）との積（Ｎｘｄ）に等しい。この発明は、公知の装置においてＢＶｃｅｏが低くなるのはトランジスタのベース電流が比較的低いことによるもので、これにより、そのようなトランジスタでは電流利得が比較的高くなければならないという認識を基にしている。結局のところ、そのようなトランジスタではコレクタ電流が比較的大きくなり、これはｆＴが高い非常に高速のトランジスタでは望ましい。この発明は、さらに、この発明の装置では、利得が低下するという認識を基にしている。結局のところ、単結晶エミッタを有する従来のバイポーラトランジスタでは、ｎｐｎトランジスタのベース電流は、主に、エミッタのシリコン−導体界面でのホールの再結合により決まる。そのようなシリコン−金属界面での再結合速度は非常に速く、ベース電流は、実際には、一次オーダではエミッタのドーピング濃度及び厚みに比例し、もし、ドーピング濃度が一定でなければ、ホ−ルが横切らなければならないエミッタ領域のドーピングドーズ量に比例するＧｕｍｍｅｌ数により決まる。ホ−ル電流を増加させるためには、エミッタ領域の厚み又はドーピング濃度のいずれか一方、又は、両者が比較的小さく選ばれなければならない。第一の選択枝はエミッタが薄いと所謂スパイクの危険性があり望ましくなく、第二の選択枝はコンタクトが低インピーダンスで接続導体近傍でのドーピング濃度が高くなければならず望ましくない。前記エミッタ領域内に埋め込まれるようにして、前記第二の導電型、即ち、ｎｐｎトランジスタの場合にはｐ型のさらなる半導体領域を設けることにより、エミッタ領域の厚みが薄く又はその領域のドーピング濃度が低いことに関わる上記問題が起きずに、ドーピングドーズを低減することができる。最後に、この発明の装置の重要な効果はその高周波での挙動が依然として優れているということである。
【０００８】
この発明の半導体装置の好ましい実施形態では、前記第一の接続導体と境界を成す前記エミッタ領域側において前記さらなる半導体領域は前記エミッタ領域内の凹所となっている。優れた結果が得られ、そして、さらに、この変形例の装置は、例えば、イオン注入により前記さらなる半導体領域を形成することにより比較的簡単に製造できる。
【０００９】
好ましくは、前記エミッタ領域は、ドーピング濃度が高く前記第一の接続導体と境界を成す第一の部分と、ドーピング濃度が低く前記ベース領域と境界を成し、前記さらなる半導体領域の下部に延在する第二の部分とを備える。このようにして、一方では、前記エミッタ領域での低インピーダンスコンタクトが確実になり、他方で、前記エミッタ領域の軽くドープされた部分により前記さらなる半導体領域の位置におけるＧｕｍｍｅｌ数が減少し、これは、ベース電流がさらに低下する。
【００１０】
前記さらなる半導体領域は前記エミッタ領域の複数部分により互いに分離された多くの副領域を備えると良い結果が得られる。可能な限り均一になるというようにしてトランジスタの挙動が決められる。前記さらなる半導体領域の前記副領域の寸法は０．１μｍから２μｍの範囲にあり、そして、前記副領域の間に位置する前記エミッタ領域の前記複数部分は、好ましくは、０．１μｍから２０μｍの範囲の寸法を有する。
【００１１】
好ましくは、前記さらなる半導体領域の前記副領域は前記エミッタ領域の長手方向に並列配列される。これによっても、この発明の装置が比較的簡単に製造できる。前記エミッタ領域は、好ましくは、前記半導体本体の表面に位置しており、前記さらなる半導体領域の形成において、イオン注入のような、正確で、再現性が高く、簡単な技術を用いることができる。前記第一の導電型がｎ−型であると最も良い結果が有られる。前記さらなる半導体領域の注入は、例えば、ボロンイオンを用いて行うことができる。
【００１２】
この発明の装置の好ましい実施形態では、前記ベース領域のゲルマニウムコンタクトは１０ａｔ．％から２０ａｔ．％で、好ましくは、約２０ａｔ．％である。
【００１３】
基板とシリコンの半導体本体とを有し、第一の導電型のエミッタ領域と、前記第一の導電型とは反対の第二の導電型のベース領域と、前記第一の導電型のコレクタ領域とを有するバイポーラトランジスタを備え、前記エミッタ領域、ベース領域、コレクタ領域には各々第一、第二、第三の接続導体が設けられ、前記ベース領域は前記コレクタ領域又は前記エミッタ領域の材料よりバンドキャップが小さい半導体材料を備える半導体装置の製造方法は、この発明に従って、前記エミッタ領域内に埋め込まれた前記第二の導電型のさらなる半導体領域により前記エミッタ領域のドーピングドーズ量が局所的に低減されることを特徴とする。
【００１４】
好ましくは、前記さらなる半導体領域は前記半導体本体の表面から前記エミッタ領域内へ窪むように形成される。好ましい変形例では、前記エミッタ領域は、ドーピング濃度が高く前記第一の接続導体と境界を成す第一の部分と、ドーピング濃度が低く前記ベース領域と境界を成す第二の部分とを備えるように形成され、前記第二の部分は前記さらなる半導体領域の下部に形成される。
【００１５】
この発明のこれら及びさらなるスペクトが以下に記載される（各）実施形態を参照して明瞭且つ明らかとなる。
【発明を実施するための最良の形態】
【００１６】
各図は実際のスケール通りには描かれておらず、明瞭にするために寸法が誇張されている部分もある。可能な限り対応する領域又は部分は同じ参照番号により示されている。
【００１７】
図１はこの発明の半導体装置の一実施形態の厚み方向に直角な概略横断面図である。図２は図１の装置の線II−IIにおける厚み方向に直角な概略横断面図である。この例の装置１０は（図１参照）、ｐ−型シリコン基板を有する半導体本体１１と、その上に設けられ、バイポーラトランジスタを有する半導体層構造とを備える。これは、この例ではディスクリートトランジスタで、ｎ−型エミッタ領域１と、ｐ−型ベース領域２と、ｎ−型コレクタ領域３とを有し、各々に、第一、第二、第三の接続導体４，５，６が設けられている。エミッタ領域１の接続導体４は図２には示されているが明瞭にするために図１には示されていない。ベース領域２はゲルマニウム濃度が２０ａｔ．％のシリコンとゲルマニウムの混合結晶を備える。コレクタ３及びエミッタ１はシリコンを含む。コレクタ領域３は、ここでは、所謂、ドリフト領域である、軽くドープされた部分３Ａと、基板１２と境界を成す重くドープされた部分３Ｂとを備える。エミッタ領域１、ベース領域２、コレクタ領域３の各々の接続導体４，５，６は、ここでは、アルミニウムを含む。エミッタ領域１は、ここでは、ドーピング濃度が高く、そして、接続導体４と境界を成す第一の部分（１Ｂ）と、ドーピング濃度が低く、そして、ベース２と境界を成す第二の部分（１Ａ）とを備える。接続導体６は、半導体本体１１内において凹部となっている重くドープされたコレクタ接続領域により、コレクタ領域３に接続されている。装置１０は、さらに、ここでは、二酸化シリコンを含む異なる分離領域７，８，９を備える。
【００１８】
この発明に従い、エミッタ領域１に埋め込まれた、第二の、ここでは、ｐ−導電型のさらなる半導体領域２０によりエミッタ領域１のドーピングドーズ量が局所的に低減される。ｐ−型領域２０は、ここでは、エミッタ領域１の最も重くドープされた部分１Ｂ内の領域２０で凹所となっており、エミッタ領域１の少し重くドープされた部分１Ａまで到達する。その結果、エミッタ領域１は厚みが薄くされた複数部分１Ａを局所的に備え、これら部分１Ａは凹所であるさらなる領域２０の下部に位置する。その結果、ドーピング濃度が一定なドーピングドーズ量は厚みによるもので、ドーピング濃度はエミッタ領域１内で局所的に低減される。これにより装置動作中のベース電流がより大きくなり、その結果、トランジスタの利得が小さくなる。これは重要な効果であり、何故ならば、ベース領域２のシリコンとゲルマニウムの混合結晶の存在により、反対に、ベース電流が比較的小さくくなり、従って、トランジスタの利得が大きくなり、これにより、ＢＶｃｅｏが比較的低くなり望ましくない。この発明の方法によってベース電流が大きくなると、全体的に又は部分的にそのような低下を補償し、その結果、この発明においては、装置１０の望ましくないＢＶｃｅｏの低下が起こらなくなる。ここでは、ｐ−型のさらなる領域２０は局所的なイオン注入により形成される。
【００１９】
装置１０の横方向の寸法は、この例では、４μｍｘ１０μｍである。エミッタ領域１の部分１Ａのドーピング濃度は２ｘ１０１８ａｔ／ｃｍ３であり、厚みは約１００ｎｍで、部分１Ｂのドーピング濃度は約１０２０ａｔ／ｃｍ３であり、厚みは約０．２μｍである。ベース領域のドーピング濃度は約１０１９ａｔ／ｃｍ３であり、厚みは３０ｎｍである。コレクタ領域３の部分３Ａ、３Ｂのドーピング濃度は、例えば、各々、５ｘ１０１７ａｔ／ｃｍ３、１０２０ａｔ／ｃｍ３あり、厚みは、各々、５０ｎｍ、５００ｎｍである。エミッタ領域１の幅は５００ｎｍで、ここでは、長さは５μｍである。ｐ−型領域２０の寸法は５００ｎｍｘ２００ｎｍであり、これら領域２０の間隔は２００ｎｍである。さらなる領域２０の厚みは、ここでは、約０．２μｍであり、そこでの、エミッタ領域１の下部部分１Ａの厚みは１００ｎｍであり、エミッタ領域１の元の厚み（０．２μｍ＋０．１μｍ）とさらなる領域２０の厚み（０．２μｍ）とは異なる。ベース電流ＩＢに対するエミッタ領域１のドーピングドーズ量の局所的な低減の効果、即ち、影響が図３，４により以下に説明される。
【００２０】
図３は、図１の装置のさらなる半導体領域の下部に位置するエミッタ領域部分の厚み（ｄ）の関数としての定格ベース電流（ＩＢ）及び最大カットオフ周波数ｆＴを示している。図４は、図１の装置のさらなる半導体領域の下部に位置するエミッタ領域部分のドーピング濃度（ｎ）の関数としての定格ベース電流（ＩＢ）及び最大カットオフ周波数ｆＴを示している。図３の曲線３１と図４の曲線４１とが、各々、さらなる領域２０及びエミッタ領域１のドーピング濃度によりエミッタ領域１の厚みが局部的に低減し、ベース電流ＩＢが、各々、１／３，１／１．５に簡単に低下することを示している。局所的に厚みｄ及びドーピング濃度を低下させることによりドーピングドーズ量を低減することにより４．５倍（＝３ｘ１．５）ベース電流を増加させることが簡単に達成でき、その結果、利得が１／４．５に等しく低下する。例えば、二つの部分、即ち、比較的ドーピング濃度が低く、ベース領域２と境界を成す第一の部分と、比較的ドーピング濃度が高く、接続導体４と境界を成す第二の部分との外側にエミッタ領域１を形成することによりドーピング濃度の局所低下が達成される。
【００２１】
図３、４の曲線３２，４２は、各々、この発明の装置１０の速度に望ましくない影響を与えることがほとんど無いことを示している。これら曲線３２，４２は、上記厚みｄ及びドーピング濃度ｎの関数としての最大カットオフ周波数ｆＴの変化を示している。これは、その周波数が、これは、１４０ＧＨｚから１５０ＧＨｚの範囲であるが、この発明の装置１０のエミッタ領域１内でドーピングドーズ量が局所低下してもほとんど変わらないことを意味している。この例の装置１０は、この発明の方法による、例えば、以下のようにして製造できる。
【００２２】
図５乃至図１１は、この発明の方法による製造の連続工程における図１の装置の厚み方向に直角な概略横断面図、尚、図１１は概略斜視面図である。開始材料（（図５参照）としてｐ−型シリコン基板１１が用いられ、ここで、局所イオン注入（マスクは示されていない）により、半導体本体１１を有する装置１０として形成されるトランジスタのコレクタ領域３として重くドープされた部分３Ｂが形成される。
【００２３】
続いて（図６参照）、エピタキシーによりｎ−型層３が設けられ、これは、形成すべきコレクタ領域３のドリフト領域３Ａを形成する。コレクタ領域３の接続領域３Ｃが、イオン注入（マスクは示されていない）により、そこに局部的に形成される。
【００２４】
続いて（図７参照）、シリコンの半導体本体１１のエッチング及び（局部）酸化により半導体本体１１内に二酸化シリコンの分離領域７，８が形成される。このプロセスに用いられるマスクは示されていない。最初に、局部酸化により、表面が二酸化シリコン領域７で覆われる。次に、複数の溝がエッチングされ、これら溝をＴＥＯＳ（テトラエチルオルトシリケート）で充填することにより、分離領域８、所謂、ＳＴＩ（シャロートレンチアイソレーション）領域８となる。溝の外側（及び上部）に位置する、このプロセスで堆積された酸化物層部分がＣＭＰ（化学機械研磨）により除去されて元の状態になる。
【００２５】
続いて（図８参照）、エピタキシーによりｐ−型シリコン層２が、２０ａｔ．％のゲルマニウムが添加されて、適用されてベース領域２を形成し、そして、その上にｎ−型シリコン層１Ａが設けられ、これが、エミッタ領域１の少し重くドープされた部分を形成する。分離領域７，８上に位置するこれら層２、１Ａの部分は多結晶で、これらの間に位置する部分は単結晶である。
【００２６】
次に（図９参照）、活性領域３Ａ外部に位置する層２、１Ａの部分がフォトリソグラフィ及びエッチングにより除去される。この目的のために用いられるマスク、これは、例えば、二酸化シリコンで作られるが、図には示されておらず、続いて除去され元の状態になる。次に、ＣＶＤ（化学気相成長）により設けられる二酸化シリコンの分離層９により半導体本体１１の表面全体が覆われる。
【００２７】
続いて（図１０参照）、フォトリソグラフィ及びエッチングにより分離層９内に開口が形成される。次に、ＣＶＤによりｎ−型シリコン層１Ｂが半導体本体１１の表面に適用され、フォトリソグラフィ及びエッチングによりパターンニングされる。その結果の単結晶のｎ−型領域１Ｂがエミッタ領域１のさらに重くドープされた部分１Ｂを形成する。
【００２８】
次に（図１１参照）、半導体本体１１の表面全体がマスク層、例えば、フォトレジスト、で覆われ、このマスク層は図示されていない。ここに開口がシリコン領域１Ｂ内に形成すべき領域２０の位置に形成され、その後、ボロンイオン注入によりｐ−型領域２０が形成される。従って、図２に見られるように、エミッタ領域１のさらに重くドープされた部分１Ｂ内に一連のｐ−型領域２０が形成される。そこで、これら領域２０の位置においては、エミッタ領域１は厚みがさらに薄く、それに加え、ドーピング濃度が比較的低くなる。ここでは、ボロンイオン注入がベース領域２のための接続領域２２を形成するためにも用いられる。この目的のために、分離層９内に適切に開口が形成され、それに加え、図には示されていないマスクも形成される。
【００２９】
次に（図１、２参照）、コレクタ接続領域３Ｃの位置において分離層９内にコンタクト開口が形成され、その後、アルミニウム層が堆積され、これから、フォトリソグラフィ及びエッチングにより、エミッタ領域１、ベース領域２、コレクタ領域３の各々の接続導体４、５、６が形成される。ソーイング等の分離プロセスの後、最終アセンブリに準備が整った個々の装置１０が次々に得られる。
【００３０】
この発明は、上記の例に限らす、この発明の範囲内において、この分野の当業者にとって、多くの変形、変更が可能である。例えば、ディスクリート装置以外に、この発明は、ＢＩＣＭＯＳ（バイポーラ相補型金属酸化半導体）ＩＣ（集積回路）の使用にも非常に適する。
【００３１】
さらに、ＳＴＩ分離領域の代わりに、ＬＯＣＯＳ（シリコン局所酸化）技術により得られる分離領域も適用できることに留意されたい。この発明の装置の構造は一つ乃至それ以上のメサ型部分を備えるように形成でき、また、さらに、（ほぼ）完全に平坦に形成できる。コレクタ領域（又はエミッタ領域）に対するベース領域のバンドギャップを大きして（この（これら）領域のバンドギャップを小さくする代わりに）、エミッタ、ベースそしてコレクタ内のバンドギャップを望ましく変化させることにより他の変形例が得られる。
【００３２】
この発明の方法については多くの変形、変更が可能である。例えば、エミッタ領域の重くドープされた部分は、所謂、ＰＳＧ（燐珪酸塩ガラス）又はエミッタ領域の接続導体部分を形成する多結晶シリコンから形成することもできる。ベース領域はＢＳＧ（硼素珪酸塩ガラス）又はＶＰＤ（気相ドーピング）によっても形成できる。ベース領域の接続としてはドープされた多結晶Ｓｉを用いることも可能である。
【図面の簡単な説明】
【００３３】
【図１】この発明の半導体装置の一実施形態の概略斜視図である。
【図２】図１の装置の線II−IIにおける厚み方向に直角な概略横断面図である。
【図３】図１の装置のさらなる半導体領域の下部に位置するエミッタ領域部分の厚み（ｄ）の関数としての定格ベース電流（ＩＢ）及び最大カットオフ周波数ｆＴを示す図である。
【図４】図１の装置のさらなる半導体領域の下部に位置するエミッタ領域部分のドーピング濃度（ｎ）の関数としての定格ベース電流（ＩＢ）及び最大カットオフ周波数ｆＴを示す図である。
【図５】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図６】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図７】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図８】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図９】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図１０】この発明の方法による製造工程における図１の装置の厚み方向に直角な概略横断面図である。
【図１１】この発明の方法による製造工程における図１の装置の概略斜視図である。
【図１】
2006518108.tif 000003
【図２】
2006518108.tif 000004
【図３】
2006518108.tif 000005
【図４】
2006518108.tif 000006
【図５】
2006518108.tif 000007
【図６】
2006518108.tif 000008
【図７】
2006518108.tif 000009
【図８】
2006518108.tif 000010
【図９】
2006518108.tif 000011
【図１０】
2006518108.tif 000012
【図１１】
2006518108.tif 000013
【国際調査報告】
2006518108.tif 000014
2006518108.tif 000015
2006518108.tif 000016