(57)【要約】ＬＣＤの一対の縦線に生じる縦列負荷容量を用いてデジタル・データをアナログ・データに転換できる装置及び方法。装置にはデジタル・データを収容しているデータ・バスが含まれている。デジタル・データを受信し、分配するため、横列バッファがデータ・バスに接続している。ＬＣＤの一対の縦線に生じる縦列負荷容量を用いて、横列バッファから受信したデジタル・データを変換するために、スイッチ・ネットワークを横列バッファに接続している。
2006517687.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレー（ＬＣＤ）を駆動するためのデータ・スキャナーで、
デジタル・データを含んでいるデータ・バス、
データ・バスから受取ったデジタル・データを受信し、分配するためにデータ・バスに接続された横列バッファ、及び
横列バッファに接続されたスイッチ・ネットワークであって、ＬＣＤの一対の縦線の縦列負荷容量を用いて、横列バッファから受取ったデジタル・データをアナログ・データに変換するスイッチ・ネットワーク
を具備することを特徴とするデータ・スキャナー。
【請求項２】
スイッチング・ネットワークには複数のスイッチング装置が含まれ、各スイッチング装置がＬＣＤの縦線の各ペアに接続されていることを特徴とする請求項１のデータ・スキャナー。
【請求項３】
各スイッチング装置には、
ロジック回路、そのロジック回路が横列バッファからデジタル・データを受信すること、
少なくとも３個のＭＯＳＦＥＴ、そのＭＯＳＦＥＴがロジック回路から受信したデジタル・データをアナログ・データに変換し、かつ、各縦線を通してそのアナログ・データを伝送すること、
が含まれていることを特徴とする請求項２の装置。
【請求項４】
そのＭＯＳＦＥＴがｎチャンネルのＭＯＳＦＥＴであることを特徴とする請求項３の装置。
【請求項５】
そのＭＯＳＦＥＴがｐチャンネルのＭＯＳＦＥＴであることを特徴とする請求項３の装置。
【請求項６】
そのＭＯＳＦＥＴがｎチャンネルのＭＯＳＦＥＴとｐチャンネルのＭＯＳＦＥＴの組合わせであることを特徴とする請求項３の装置。
【請求項７】
一対の縦線のうちの第一の縦線をピクセルの第一の縦列内のひとつおきのピクセルに接続し、かつ、その一対の縦線のうちの第二の縦線をピクセルの第二の縦列内のひとつおきのピクセルに接続し、第一の縦列内のピクセルが第二の縦列内のピクセルに対して互い違いの横列内にあることを特徴とする請求項１の装置。
【請求項８】
そのピクセルが長方形のレイアウトに配置されていることを特徴とする請求項７の装置。
【請求項９】
そのピクセルが三角形のレイアウトに配置されていることを特徴とする請求項７の装置。
【請求項１０】
横列バッファ内にデジタル・データを受信すること、
そのデジタル・データをスイッチ・ネットワークに分配すること、
液晶ディスプレー（ＬＣＤ）の一対の縦線に生じる縦列負荷容量を用いて、デジタル・データをアナログ・データに変換すること、
から成るＬＣＤを駆動するための方法。
【請求項１１】
そのスイッチ・ネットワークには複数のスイッチング装置が含まれ、各スイッチング装
置がＬＣＤの縦線の各ペアに接続していることを特徴とする請求項１０の方法。
【請求項１２】
ロジック回路、そのロジック回路が横列バッファからデジタル・データを受信すること、
少なくとも３個のＭＯＳＦＥＴ、そのＭＯＳＦＥＴがそのロジック回路から受信したデジタル・データをアナログ・データに変換し、各縦線を通してアナログ・データを伝送すること、
が各スイッチング装置に含まれることを特徴とする請求項１１の方法。
【請求項１３】
そのＭＯＳＦＥＴがｎチャンネルのＭＯＳＦＥＴであることを特徴とする請求項１２の方法。
【請求項１４】
そのＭＯＳＦＥＴがｐチャンネルのＭＯＳＦＥＴであることを特徴とする請求項１２の方法。
【請求項１５】
そのＭＯＳＦＥＴがｎチャンネルのＭＯＳＦＥＴとｐチャンネルのＭＯＳＦＥＴの組合わせであることを特徴とする請求項１２の方法。
【請求項１６】
一対の縦線のうちの第一の縦線をピクセルの第一の縦列内のひとつおきのピクセルに接続し、かつ、その一対の縦線のうちの第二の縦線をピクセルの第二の縦列内のひとつおきのピクセルに接続し、第一の縦列内のピクセルが第二の縦列内のピクセルに対して互い違いの横列内にあることを特徴とする請求項１０の方法。
【請求項１７】
そのピクセルが長方形のレイアウトに配置されていることを特徴とする請求項１６の方法。
【請求項１８】
そのピクセルが三角形のレイアウトに配置されていることを特徴とする請求項１６の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
液晶ディスプレー（ＬＣＤ）の一対の縦線に生じる縦列負荷容量を用いてデジタル・データをアナログ・データに転換できる装置及び方法に関する。
本出願書は米国仮出願書第60/446,651号、2003年2月11日付けの特典を主張している。その教示内容全体が参考までに本出願に組込まれている。
【背景技術】
【０００２】
液晶ディスプレー（ＬＣＤ）・デバイスは通常二次元アレー(array)の薄膜回路要素（ピクセル(pixels)）から成っている。各ピクセルには液晶材料を組込んで、縦列の液晶材料を通して移動する光を伝送又は阻止する。ピクセル・アレーの物理的寸法はその用途により決定される。
【０００３】
例えば、二次元（２Ｄ）アレーには、垂直方向に伸びた２組の導線を含めることができる。一方向に伸びた各線が縦列のアレーに信号を供給できる。他の方向に伸びた各線は横配列のアレーに信号を供給できる。
【０００４】
従来、２Ｄアレー内の横配置と縦列の各位置にはピクセルが含まれ、そのピクセルがそのピクセルの横列と縦列の組合わせに対する線上の信号に応答する。例示的に「データ線」と呼ばれている一セットの平行線を通じて、各ピクセルがその状態を決定する信号を受信する。例示的に「走査線」と呼ばれている他のセットの平行線を通じて、走査線に沿った各ピクセルが信号を受信して、ピクセルがそのデータ線からの信号を受信できるようにする。
【０００５】
従来のアレーでは、各走査線が周期的な走査信号を供給し、短期間の各サイクルの間に、そのデータ線からの信号を受信するために、各ピクセル内の要素が走査線に接続できる。それゆえ、走査信号とデータ線の信号が密に同期することはアレーの動作を成功させるのに重要である。その一方で、密な同期にはデータ線への駆動信号が正確なタイミング(timing)で供給されることが必要である。
【０００６】
データ線を駆動する回路は「データ・スキャナー(data scanner)」と呼ばれる。走査線を駆動する回路は「セレクト・スキャナー(select scanner)」と呼ばれる。
【０００７】
アレーは、通常ガラス又は石英の基板の上に組立てられる。ピクセル・アレーは駆動及びインターフェース(interface)の回路を必要とする。そして、多くの場合、この回路はデジタルよりはむしろアナログで、その回路がある範囲の入力信号を送出又は検出できるようにしている。しかしながら、多くの用途で、映像信号はデジタル形態で生じて、ディスプレーを駆動するためにアナログ形態に転換しなければならない。適当なデジタル・アナログ変換（ＤＡＣ）回路を通常のシリコン集積回路（ＩＣｓ）内に公知の技術を用いて組立てることができる。これらのＩＣｓはピクセル・アレーが含まれる基板上に又は基板近傍に取付けられる。両者の間に多数の電気接続が行なわれる。周辺駆動部、インターフェース・チップ、取付け及びディスプレーへの電気接続のコストが、ディスプレーを含むシステムの総コストのかなりの部分を占める可能性がある。
【特許文献１】米国仮出願書第60/446,651号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＩＣｓ及び接続部を、基板上に適当な回路を組込むことにより省略し、又は、大幅に低減できれば、システムのコストは低減し、かつ、その信頼性を改善できる。
【０００９】
ある装置及び方法により、ＬＣＤの一対の縦線に生じる縦列負荷容量を用いてデジタル・データをアナログ・データに変換できる。その装置にはデジタル・データを収容しているデータ・バス(data bus)を含めることができる。デジタル・データを受信し、分配するために、横列バッファ(buffer)をデータ・バスに接続できる。ＬＣＤの縦線の各ペアに生じる縦列負荷容量を用いて、横列バッファから受信したデジタル・データをアナログ・データに変換するために、スイッチ・ネットワーク(switch network)を横列バッファに接続できる。
【００１０】
スイッチ・ネットワークには複数のスイッチング・デバイス(switching device)を含めて、各スイッチング・デバイスをＬＣＤの縦線の各ペアに接続できる。各スイッチング・デバイスには、横列バッファからのデジタル・データを受信できるロジック(logic)回路及び少なくとも３個のＭＯＳＦＥＴを含めることができ、そのＭＯＳＦＥＴはそのロジック回路から受信したデジタル・データをアナログ・データに変換でき、そのアナログ・データを各縦線を通して伝送できる。ＭＯＳＦＥＴはｎチャンネル(channel)ＭＯＳＦＥＴ、ｐチャンネルＭＯＳＦＥＴ又はｎチャンネルとｐチャンネルのＭＯＳＦＥＴの組合わせとしうる。
【００１１】
一対の縦線のうちの第一の縦線をピクセルの第一の縦列内のひとつおきのピクセルに接続でき、かつ、その一対の縦線のうちの第二の縦線をピクセルの第二の縦列内のひとつおきのピクセルに接続できる。第一の縦列内のピクセルが第二の縦列内のピクセルに対して互い違いの横列内に接続できる。ピクセルは長方形のレイアウト(layout)内に配置でき、又は、三角形のレイアウト内に配置できる。
【００１２】
前述及び他の目的、本発明の特徴及び利点が添付した図面内に示す本発明の特定の実施例に関する以下の詳細な説明から明らかになる。種々の図面を通じて類似の参照記号は同じ部分を示す。図面は必ずしも縮尺通りではなく、代わりに、本発明の原理を示すことに重点を置いている。
【発明を実施するための最良の形態】
【００１３】
図１はＬＣＤ１００のデータ・スキャナー５０及び縦列負荷容量１６０を示している。データ・スキャナー５０は集積されたＤＡＣ１４０と増幅器１５０を含んでいて、ディスプレー１００の縦列負荷容量１６０を駆動する。その構成は白黒（Ｂ／Ｗ）及びカラーのディスプレーの縦列負荷容量１６０を駆動するために使用できる。一般的に、横列バッファ１１０はデータ・バス１３０から到着するデジタル・データをＤＡＣ１４０に、クロック１２０から受取ったパルスに合わせて分配する。ＤＡＣ１４０は並行に動作し、デジタル・データを受信して、そのデジタル・データをアナログ信号に変換する。ＤＡＣ１４０は一般に高インピーダンス出力を提供するので、縦列負荷容量１６０を駆動するために、ディスプレーの使用には増幅器１５０を必要とする。縦列負荷容量１６０は実際に実現可能なＤＡＣ用キャパシタ(capacitor)３３０、３４０より一般に大きいので、特に、スイッチ付きキャパシタのＤＡＣ１４０は増幅器１５０を必要とする（図３Ａ−３Ｉ）。それゆえ、増幅器１５０はディスプレー１００の縦線１３５の縦列負荷容量１６０に大きな出力を供給する。
【００１４】
図２Ａは、「長方形」の配置でピクセル２００を設けたディスプレー１００のための典型的なピクセル・アレーと縦線１３５のレイアウトを示す。一方、図２Ｂは「三角形」の配置でピクセルを設けたディスプレー１００のための典型的なピクセル・アレーと縦線１３５のレイアウトを示す。「長方形」の配置は通常白黒ディスプレーに用いられるが、「
三角形」の配置は通常カラー・ディスプレーに用いられる。「長方形」と「三角形」の配置は白黒又はカラーのいずれのディスプレーにも使用できることを当該分野の技術者であれば理解できる。文字ＲＧＢはRed, Green, Blueを示していて、カラー・ディスプレーの分野では良く知られている。長方形ピクセル２００は白黒及びカラーの両方のディスプレーに用いられていて、典型的には、単色用には正方形のピクセルを、又、カラー用には長方形のストリップ(strip)(高さと幅の比＝３：１）を用いる。
【００１５】
図２Cは図２Ａ及び２Ｂで示された典型的ピクセル２００の回路図を示している。典型的ピクセル２００にはＭＯＳＦＥＴトランジスター２２０及びキャパシタ１６０が含まれる。各ピクセル２００が横線２１０と縦線１３５に接続されている。横線２１０はＭＯＳＦＥＴ２２０のゲート(gate)を制御して、ピクセルをＯＮ／ＯＦＦする。ＭＯＦＥＴ２２０がＯＮになると、ピクセル２００が縦線１３５上の縦列負荷容量１６０（図１）により駆動される。
【００１６】
図３Ａ−３Ｉはデジタル信号をアナログ信号に変換するスイッチ付きキャパシタのＤＡＣ１４０を示している。単純なビット(bit)直列型ＤＡＣ１４０には２個のキャパシタ３３０、３４０と２個のスイッチ３１０、３２０が含まれる。スイッチ３１０は高への接続、低への接続、又は、開のままとしうる。スイッチ３２０はキャパシタ３３０及び３４０の上側極板に接続、又は、開のままとしうる。多くのキャパシタと適当なスイッチ構成を用いるビット並列型ＤＡＣも使用しうる。この例では、図３Ａ−３Ｉに順番に示すように、１６ビットのデジタル入力コード１１０１、即ち、１０進法で１３が、１３／１６ＶＦＳとなるアナログ信号に変換される。ここで、ＶＦＳ＝フルスケール(full-scale)の出力電圧。
【００１７】
スイッチ付きキャパシタのＤＡＣｓ１４０と関連する増幅器１５０（図１）を用いるときに多くの問題が生じる。第一に、ＤＡＣｓ１４０のキャパシタ３３０、３４０が予想通りの電荷分配をするために良く釣合わなければならない。図３A−３Ｉの例では、スイッチ３２０が閉じて、電荷が等しく分配されるのは、キャパシタ３３０、３４０が等しいことに依存している。第二に、ＤＡＣのキャパシタ３３０、３４０が良く釣合うために多くの面積を必要とするので、ファイン・ピッチ(fine pitch)の縦線１３５上にＤＡＣｓ１４０を組込むことは困難である。ＤＡＣのキャパシタ３３０、３４０が小さすぎる場合、好ましくない寄生容量が重大になる。第三に、増幅器１５０が低出力であること、良く釣合うこと（即ち、画像内の垂直線を防止すること）、ファイン・ピッチの縦線を組込むことが必要となるので、ディスプレー１００上に多くの増幅器１５０を組込むことが困難である（図１）。最終的に、寸法の制約があるので、ＤＡＣｓ１４０と増幅器１５０を共有するためにマルチプレクサ(multiplexer)を用いる必要があるだろうが、ディスプレー１００がさらに複雑になる。
【実施例】
【００１８】
本発明の実施例では、特別なスイッチ付きキャパシタのＤＡＣｓ１４０とその関連する増幅器１５０の必要性を無くす。図４に示すように、データ・スキャナー５０のＤＡＣｓ１４０及び増幅器１５０（図１−３Ｉ）を、デジタル信号をアナログ信号に変換するために縦線の容量１６０を用いたスイッチ・ネットワークにより置換えている。即ち、新しいスイッチ付きキャパシタのＤＡＣｓは、スイッチ・ネットワークとＤＡＣ用キャパシタとしての縦列負荷容量１６０を用いて構成されている。この構成で、横列バッファ１１０がデータ・バス１３０から到着したデジタル・データをクロック１２０から受取ったパルスに合わせてスイッチ４１０に分配する。スイッチ４１０は一対の縦線１３５に生じた縦列負荷容量１６０を用いて、デジタル・データをアナログ信号に変換する。
【００１９】
図５Ａは、長方形レイアウトを用いているディスプレーに対して、スイッチ４１０と縦
列負荷容量１６０を用いて、デジタル信号をアナログ信号に変換するのに必要なピクセル・アレーのレイアウトの接続を示している。一方、図５Ｂは、三角形レイアウトを用いているディスプレーに対して、ピクセル・アレーのレイアウトの接続を示している。示されているように、長方形のレイアウトは白黒ディスプレーに通常用いられていて、三角形のレイアウトはカラー・ディスプレーに通常用いられている。縦線の各ペア５００が横列ごとに１個のピクセル２００に接続される。もし、左と右に接続されたピクセル２００が同数であれば、縦線のペア５００は釣合った縦列容量を有している。縦線のペア５００を用いることはディスプレー面積の増加を示唆していて、ピクセルの有効な開口部を低減する。しかしながら、予想される技術では、ピクセルの開口部は相互接続のピッチによるのではなく、光学系、液晶及び他の問題により制限される。
【００２０】
図６は図４のスイッチ４１０の回路図を示す。スイッチ４１０には５個のＭＯＳＦＥＴトランジスター６１０、６２０、６３０、６４０、６５０が含まれる。各ＭＯＳＦＥＴのゲートはロジック回路６６０に接続されている。ロジック回路６６０は、横列バッファ１１０から受信したデジタル・データを収容し（図４）、そのデジタル・データをＭＯＳＦＥＴｓに分配する。ＭＯＳＦＥＴｓ６１０及び６３０は、図３のスイッチ３１０と類似した動作をする。ＭＯＳＦＥＴ６１０は縦列をＶＦＳまでの高電位に駆動でき、ＭＯＳＦＥＴ６３０は低電位に駆動できる。又は、両方のＭＯＳＦＥＴｓが接続を開放するためにＯＦＦにできる。同様に、ＭＯＳＦＥＴ６５０は、図３のスイッチ３２０と類似した動作をして、電荷を等しくするために２個の縦列に接続している。選択肢として、ＭＯＳＦＥＴｓ６２０及び６４０を設けて、ＭＯＳＦＥＴ６１０及び６３０と対称にする。その回路を動作させ、ＭＯＳＦＥＴｓ６１０及び６３０を用いて左の縦線を駆動する。その間、電荷が右の縦線に蓄積される。又は、ＦＥＴｓ６２０及び６４０を用いて右の縦線を駆動する。その間、電荷が左の縦線に蓄積される。
【００２１】
図６はスイッチ用にｎチャンネルのＭＯＳＦＥＴを用いている。しかしながら、ｐチャンネルＭＯＳＦＥＴ又はｎ及びｐチャンネルのＭＯＳＦＥＴの相補性ペアも使用しうる。電荷注入をキャンセルするために追加のＭＯＳＦＥＴｓを使用しうる。これには公知の技術を用いて、補償ＭＯＳＦＥＴのソース(source)とドレイン(drain)の両方をスイッチの高インピーダンス側に接続し、その補償ＭＯＳＦＥＴのゲートはスイッチＭＯＳＦＥＴのゲートの論理的反転により駆動される。そして、その補償ＭＯＳＦＥＴはスイッチＭＯＳＦＥＴの半分のサイズである。
【００２２】
本発明は特定の実施例を引用して特に図示され、説明されているけれども、添付請求項に含まれる本発明の範囲から逸脱せずに、形状及び細部に種々の変更を行なえることを当該分野の技術者は理解できるはずである。
【図面の簡単な説明】
【００２３】
【図１】従来技術のデータ・スキャナーの略図である。
【図２Ａ】図１のデータ・スキャナーに対する白黒（Ｂ／Ｗ）ディスプレーに典型的なピクセルのレイアウトの略図である。
【図２Ｂ】図１のデータ・スキャナーに対するカラー・ディスプレーに典型的なピクセルのレイアウトの略図である。
【図２Ｃ】図２Ａ及び２Ｂの典型的ピクセルの回路図である。
【図３Ａ−３Ｉ】デジタル信号をアナログ信号に変換する図１のＤＡＣの回路図である。
【図４】本発明の実施例に基づくデータ・スキャナーの略図である。
【図５Ａ】図４のデータ・スキャナーに対する典型的なピクセルのレイアウトの略図である。
【図５Ｂ】図４のデータ・スキャナーに対する典型的なピクセルのレイアウトの略図である。
【図６】図４のスイッチ・デバイスの回路図である。
【図１】
2006517687.tif 000003
【図２Ａ】
2006517687.tif 000004
【図２Ｂ】
2006517687.tif 000005
【図２Ｃ】
2006517687.tif 000006
【図３Ａ】
2006517687.tif 000007
【図３Ｂ】
2006517687.tif 000008
【図３Ｃ】
2006517687.tif 000009
【図３Ｄ】
2006517687.tif 000010
【図３Ｅ】
2006517687.tif 000011
【図３Ｆ】
2006517687.tif 000012
【図３Ｇ】
2006517687.tif 000013
【図３Ｈ】
2006517687.tif 000014
【図３Ｉ】
2006517687.tif 000015
【図４】
2006517687.tif 000016
【図５Ａ】
2006517687.tif 000017
【図５Ｂ】
2006517687.tif 000018
【図６】
2006517687.tif 000019
【国際調査報告】
2006517687.tif 000020
2006517687.tif 000021
2006517687.tif 000022