(57)【要約】  パターン信号を出力する信号出力装置であって、生成すべきパターン信号の波形データを生成するパターン発生部と、パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、パターン発生部が出力する波形データを受け取り、波形データに基づいて、タイミング発生部が出力するタイミング信号の出力タイミングを制御するタイミング制御部と、タイミング発生部が出力するタイミング信号に応じて、パターン発生部が出力する波形データのデータ値に応じたパターン信号を生成する波形成形部とを備える信号出力装置を提供する。
2007122990.tif 000002
【特許請求の範囲】
【請求項１】
パターン信号を出力する信号出力装置であって、
生成すべき前記パターン信号の波形データを生成するパターン発生部と、
前記パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、
前記パターン発生部が出力する前記波形データを受け取り、前記波形データに基づいて、前記タイミング発生部が出力する前記タイミング信号の出力タイミングを制御するタイミング制御部と、
前記タイミング発生部が出力するタイミング信号に応じて、前記パターン発生部が出力する前記波形データのデータ値に応じた前記パターン信号を生成する波形成形部と
を備える信号出力装置。
【請求項２】
前記タイミング制御部は、前記波形データにおいてデータ値が遷移する第１遷移データと、第２遷移データとの間隔が予め定められた間隔より小さい場合に、前記第２遷移データに対応する前記タイミング信号の前記出力タイミングを、前記パターン周期により定まる前記出力タイミングより遅くする
請求項１に記載の信号出力装置。
【請求項３】
前記タイミング発生部は、与えられる周期信号を遅延して前記タイミング信号を生成し、
前記タイミング制御部は、それぞれの前記タイミング信号の遅延量を制御する
請求項１に記載の信号出力装置。
【請求項４】
前記タイミング制御部は、
前記パターン信号が所定の伝送経路を伝送する場合において、前記パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量が予め与えられるジッタ量格納部と、
前記波形データのそれぞれの遷移データについて、直前の前記遷移データとの間隔が前記予め定められた間隔より小さいか否かを判定する近接判定部と、
前記近接判定部において、直前の前記遷移データとの間隔が前記予め定められた間隔より小さいと判定された前記遷移データに対応する前記タイミング信号の、前記タイミング発生部における遅延量を、前記パターン依存ジッタ量に応じて減じる遅延量制御部と
を有する
請求項３に記載の信号出力装置。
【請求項５】
前記パターン発生部は、生成すべき前記パターン信号の立ち上がりエッジのパターンを規定するセットパターンデータと、生成すべき前記パターン信号の立ち下がりエッジのパターンを規定するリセットパターンデータとを、前記波形データとして生成し、
前記タイミング発生部は、前記セットパターンデータに対応するセットタイミング信号と、前記リセットパターンデータに対応するリセットタイミング信号とを、前記タイミング信号として生成し、
前記波形成形部は、前記セットパターンデータに応じた立ち上がりエッジを、前記セットタイミング信号に応じたタイミングで有し、前記リセットパターンデータに応じた立ち下がりエッジを、前記リセットタイミング信号に応じたタイミングで有する前記パターン信号を生成し、
前記タイミング制御部は、前記セットパターンデータ及び前記リセットパターンデータに基づいて、前記波形データのそれぞれの遷移データ間隔を検出する
請求項２に記載の信号出力装置。
【請求項６】
前記タイミング制御部は、前記波形データにおいてデータ値が遷移する頻度に応じて、前記タイミング信号の前記出力タイミングを制御する
請求項１に記載の信号出力装置。
【請求項７】
入力されるパターン信号を検出する信号検出装置であって、
所定の周期で与えられる第１タイミング信号に応じて前記パターン信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記パターン信号の論理値を検出する第２比較部と、
前記第１比較部又は前記第２比較部のいずれかが検出した前記パターン信号の論理値に基づいて前記パターン信号の波形パターンを検出し、前記波形パターンに基づいて前記パターン信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記パターン信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を備える信号検出装置。
【請求項８】
前記第２タイミング信号を生成するタイミング発生部と、
前記第２タイミング信号を遅延させ、前記第１タイミング信号を生成する遅延回路と
を更に備える請求項７に記載の信号検出装置。
【請求項９】
前記選択制御部は、
前記論理値のそれぞれの遷移データについて、直前の前記遷移データとの間隔が予め定められた間隔より小さいか否かを判定する近接判定部と、
前記近接判定部において、遷移データ間隔が前記予め定められた間隔より小さいと判定された前記遷移データに対応する前記サイクルに対しては、前記第２比較部が出力する論理値を前記選択部に選択させ、他の前記サイクルに対しては、前記第１比較部が出力する論理値を前記選択部に選択させる制御部と
を有する請求項８に記載の信号検出装置。
【請求項１０】
前記遅延回路は、前記パターン信号が所定の伝送経路を伝送する場合において、前記パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量に応じた遅延量を有する
請求項９に記載の信号検出装置。
【請求項１１】
入力されるパターン信号を検出する信号検出装置であって、
所定の周期で与えられる第１タイミング信号に応じて前記パターン信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記パターン信号の論理値を検出する第２比較部と、
前記パターン信号の各サイクルの略中央のタイミングで、前記パターン信号の論理値を検出する第３比較部と、
前記第３比較部が検出した前記論理値に基づいて、前記パターン信号の波形パターンを検出し、前記波形パターンに基づいて、前記パターン信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記パターン信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を備える信号検出装置。
【請求項１２】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスにパターン信号を入力する信号発生装置と、
前記被試験デバイスが出力する出力信号を検出する信号検出装置と、
前記信号検出装置が検出した前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号発生装置は、
生成すべき前記パターン信号の波形データを生成するパターン発生部と、
前記パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、
前記パターン発生部が出力する前記波形データを受け取り、前記波形データに基づいて、前記タイミング発生部が出力する前記タイミング信号の出力タイミングを制御するタイミング制御部と、
前記タイミング発生部が出力するタイミング信号に応じて、前記パターン発生部が出力する前記波形データのデータ値に応じた前記パターン信号を生成する波形成形部と
を有する試験装置。
【請求項１３】
前記タイミング発生部は、与えられる周期信号を遅延して前記タイミング信号を生成し、
前記タイミング制御部は、
前記信号発生装置から前記信号検出装置までの伝送経路において、前記パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量が予め与えられるジッタ量格納部と、
前記波形データのそれぞれの遷移データについて、直前の前記遷移データとの間隔が前記予め定められた間隔より小さいか否かを判定する近接判定部と、
前記近接判定部において、直前の前記遷移データとの間隔が前記予め定められた間隔より小さいと判定された前記遷移データに対応する前記タイミング信号の、前記タイミング発生部における遅延量を、前記パターン依存ジッタ量に応じて減じる遅延量制御部と
を有する
請求項１２に記載の試験装置。
【請求項１４】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスにパターン信号を入力する信号発生装置と、
前記被試験デバイスが出力する出力信号を検出する信号検出装置と、
前記信号検出装置が検出した前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号検出装置は、
所定の周期で与えられる第１タイミング信号に応じて前記出力信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記出力信号の論理値を検出する第２比較部と、
前記第１比較部又は前記第２比較部のいずれかが検出した前記出力信号の論理値に基づいて前記出力信号の波形パターンを検出し、前記波形パターンに基づいて前記出力信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記出力信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を有する試験装置。
【請求項１５】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスにパターン信号を入力する信号発生装置と、
前記被試験デバイスが出力する出力信号を検出する信号検出装置と、
前記信号検出装置が検出した前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号検出装置は、
所定の周期で与えられる第１タイミング信号に応じて前記出力信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記出力信号の論理値を検出する第２比較部と、
前記出力信号の各サイクルの略中央のタイミングで、前記出力信号の論理値を検出する第３比較部と、
前記第３比較部が検出した前記論理値に基づいて、前記出力信号の波形パターンを検出し、前記波形パターンに基づいて、前記出力信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記出力信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を有する試験装置。
【請求項１６】
前記第２タイミング信号を生成するタイミング発生部と、
前記被試験デバイスから前記信号検出装置までの伝送経路において、前記出力信号のエッジが近接した場合に生じるパターン依存ジッタ量に応じた遅延量を有し、前記第２タイミング信号を遅延させ、前記第１タイミング信号を生成する遅延回路と
を更に備える請求項１４又は１５に記載の試験装置。
【請求項１７】
電子デバイスであって、
被試験回路と、
前記被試験回路を試験する試験回路とを備え、
前記試験回路は、
前記被試験回路にパターン信号を入力する信号発生回路と、
前記被試験回路が出力する出力信号を検出する信号検出回路と、
前記信号検出回路が検出した前記出力信号に基づいて、前記被試験回路の良否を判定する判定部と
を有し、
前記信号検出回路は、
所定の周期で与えられる第１タイミング信号に応じて前記出力信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記出力信号の論理値を検出する第２比較部と、
前記第１比較部又は前記第２比較部のいずれかが検出した前記出力信号の論理値に基づいて前記出力信号の波形パターンを検出し、前記波形パターンに基づいて前記出力信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記出力信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を含む電子デバイス。
【請求項１８】
電子デバイスであって、
被試験回路と、
前記被試験回路を試験する試験回路とを備え、
前記試験回路は、
前記被試験回路にパターン信号を入力する信号発生回路と、
前記被試験回路が出力する出力信号を検出する信号検出回路と、
前記信号検出回路が検出した前記出力信号に基づいて、前記被試験回路の良否を判定する判定部と
を有し、
前記信号検出回路は、
所定の周期で与えられる第１タイミング信号に応じて前記出力信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記出力信号の論理値を検出する第２比較部と、
前記出力信号の各サイクルの略中央のタイミングで、前記出力信号の論理値を検出する第３比較部と、
前記第３比較部が検出した前記論理値に基づいて、前記出力信号の波形パターンを検出し、前記波形パターンに基づいて、前記出力信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記出力信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
を含む電子デバイス。
【請求項１９】
パターン信号を出力する信号出力装置として、情報処理装置を機能させるプログラムであって、
前記情報処理装置を、
生成すべき前記パターン信号の波形データを生成するパターン発生部と、
前記パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、
前記パターン発生部が出力する前記波形データを受け取り、前記波形データに基づいて、前記タイミング発生部が出力する前記タイミング信号の出力タイミングを制御するタイミング制御部と、
前記タイミング発生部が出力するタイミング信号に応じて、前記パターン発生部が出力する前記波形データのデータ値に応じた前記パターン信号を生成する波形成形部と
して機能させるプログラム。
【請求項２０】
入力されるパターン信号を検出する信号検出装置として、情報処理装置を機能させるプログラムであって、
所定の周期で与えられる第１タイミング信号に応じて前記パターン信号の論理値を検出する第１比較部と、
前記第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて前記パターン信号の論理値を検出する第２比較部と、
前記第１比較部又は前記第２比較部のいずれかが検出した前記パターン信号の論理値に基づいて前記パターン信号の波形パターンを検出し、前記波形パターンに基づいて前記パターン信号のそれぞれのサイクルにおけるデータ値として、前記第１比較部が検出した論理値、又は前記第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、
前記パターン信号のそれぞれのサイクル毎に、前記第１比較部が出力する論理値、又は前記第２比較部が出力する論理値のいずれかを、前記選択制御部における判定結果に基づいて選択して出力する選択部と
して機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラムに関する。特に本発明は、パターン信号を出力する信号出力装置、入力されるパターン信号を検出する信号検出装置、被試験デバイスを試験する試験装置、電子デバイスおよびプログラムに関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００６−１１６２０４    出願日  ２００６年４月１９日
【背景技術】
【０００２】
半導体デバイスを試験する試験装置は、ソケット、ケーブルおよびパフォーマンスボード等により形成された伝送線路を介して試験信号を半導体デバイスに供給し、当該伝送線路を介して半導体デバイスから出力された出力信号を入力する（例えば、特許文献１参照。）。
【特許文献１】特開２００６−２２０６６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１は、伝送線路を通過した試験信号または出力信号を示す。図２は、伝送線路を通過した試験信号または出力信号のパルス幅に対する位相を示す。【０００４】
伝送線路の受信端における試験信号および出力信号は、伝送線路を通過することによって高周波成分がカットされるので、図１に示すように、エッジの傾きがなまる。エッジの傾きがなまることにより、比較的に短いパルス幅のパターンは、セットリングしなくなる。すなわち、比較的に短いパルス幅のパターンは、前エッジにおける変化によって到達すべきレベルに達する前に、後エッジにおける変化が開始されてしまう。【０００５】
このようなセットリングせずに後エッジにおける変化が開始されたパターンを所定の閾値で２値化して論理値信号を生成した場合、当該論理値信号は、論理値の遷移タイミングの位相が、本来のパターンを２値化した場合の位相よりも早くなる。すなわち、比較的に短いパルス幅のパターンは、伝送線路を通過することによりジッタが生じ、パルス幅が本来の幅よりも短くなってしまう。このようなジッタのことを「パターン依存ジッタ」と称する。このパターン依存ジッタは、図２に示すように、パルス幅がより短いほど大きくなる。【０００６】
ここで、試験信号にパターン依存ジッタが生じる場合、試験装置は、指定されたタイミングで当該試験信号を半導体デバイスに供給できず、この結果、半導体デバイスに期待していない動作をさせてしまう可能性がある。また、出力信号にパターン依存ジッタが生じた場合、試験装置は、取得すべきタイミングで出力信号を検出できず、この結果、半導体デバイスが期待した出力信号を出力したにもかかわらず、不良と判定してしまう可能性がある。【０００７】
そこで本発明は、上記の課題を解決することのできる信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００８】
本発明の第１の形態によると、パターン信号を出力する信号出力装置であって、生成すべきパターン信号の波形データを生成するパターン発生部と、パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、パターン発生部が出力する波形データを受け取り、波形データに基づいて、タイミング発生部が出力するタイミング信号の出力タイミングを制御するタイミング制御部と、タイミング発生部が出力するタイミング信号に応じて、パターン発生部が出力する波形データのデータ値に応じたパターン信号を生成する波形成形部とを備える信号出力装置を提供する。【０００９】
タイミング制御部は、波形データにおいてデータ値が遷移する第１遷移データと、第２遷移データとの間隔が予め定められた間隔より小さい場合に、第２遷移データに対応するタイミング信号の出力タイミングを、パターン周期により定まる出力タイミングより遅くしてよい。タイミング発生部は、与えられる周期信号を遅延してタイミング信号を生成し、タイミング制御部は、それぞれのタイミング信号の遅延量を制御してよい。【００１０】
タイミング制御部は、パターン信号が所定の伝送経路を伝送する場合において、パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量が予め与えられるジッタ量格納部と、波形データのそれぞれの遷移データについて、直前の遷移データとの間隔が予め定められた間隔より小さいか否かを判定する近接判定部と、近接判定部において、直前の遷移データとの間隔が予め定められた間隔より小さいと判定された遷移データに対応するタイミング信号の、タイミング発生部における遅延量を、パターン依存ジッタ量に応じて減じる遅延量制御部とを有してよい。【００１１】
パターン発生部は、生成すべきパターン信号の立ち上がりエッジのパターンを規定するセットパターンデータと、生成すべきパターン信号の立ち下がりエッジのパターンを規定するリセットパターンデータとを、波形データとして生成し、タイミング発生部は、セットパターンデータに対応するセットタイミング信号と、リセットパターンデータに対応するリセットタイミング信号とを、タイミング信号として生成し、波形成形部は、セットパターンデータに応じた立ち上がりエッジを、セットタイミング信号に応じたタイミングで有し、リセットパターンデータに応じた立ち下がりエッジを、リセットタイミング信号に応じたタイミングで有するパターン信号を生成し、タイミング制御部は、セットパターンデータ及びリセットパターンデータに基づいて、波形データのそれぞれの遷移データ間隔を検出してよい。タイミング制御部は、波形データにおいてデータ値が遷移する頻度に応じて、タイミング信号の出力タイミングを制御してよい。【００１２】
本発明の第２の形態によると、入力されるパターン信号を検出する信号検出装置であって、所定の周期で与えられる第１タイミング信号に応じてパターン信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じてパターン信号の論理値を検出する第２比較部と、第１比較部又は第２比較部のいずれかが検出したパターン信号の論理値に基づいてパターン信号の波形パターンを検出し、波形パターンに基づいてパターン信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、パターン信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを備える信号検出装置を提供する。【００１３】
信号検出装置は、第２タイミング信号を生成するタイミング発生部と、第２タイミング信号を遅延させ、第１タイミング信号を生成する遅延回路とを更に備えてよい。選択制御部は、論理値のそれぞれの遷移データについて、直前の遷移データとの間隔が予め定められた間隔より小さいか否かを判定する近接判定部と、近接判定部において、遷移データ間隔が予め定められた間隔より小さいと判定された遷移データに対応するサイクルに対しては、第２比較部が出力する論理値を選択部に選択させ、他のサイクルに対しては、第１比較部が出力する論理値を選択部に選択させる制御部とを有してよい。遅延回路は、パターン信号が所定の伝送経路を伝送する場合において、パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量に応じた遅延量を有してよい。【００１４】
本発明の第３の形態によると、入力されるパターン信号を検出する信号検出装置であって、所定の周期で与えられる第１タイミング信号に応じてパターン信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じてパターン信号の論理値を検出する第２比較部と、パターン信号の各サイクルの略中央のタイミングで、パターン信号の論理値を検出する第３比較部と、第３比較部が検出した論理値に基づいて、パターン信号の波形パターンを検出し、波形パターンに基づいて、パターン信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、パターン信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを備える信号検出装置を提供する。【００１５】
本発明の第４の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスにパターン信号を入力する信号発生装置と、被試験デバイスが出力する出力信号を検出する信号検出装置と、信号検出装置が検出した出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号発生装置は、生成すべきパターン信号の波形データを生成するパターン発生部と、パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、パターン発生部が出力する波形データを受け取り、波形データに基づいて、タイミング発生部が出力するタイミング信号の出力タイミングを制御するタイミング制御部と、タイミング発生部が出力するタイミング信号に応じて、パターン発生部が出力する波形データのデータ値に応じたパターン信号を生成する波形成形部とを有する試験装置を提供する。【００１６】
タイミング発生部は、与えられる周期信号を遅延してタイミング信号を生成し、タイミング制御部は、信号発生装置から信号検出装置までの伝送経路において、パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量が予め与えられるジッタ量格納部と、波形データのそれぞれの遷移データについて、直前の遷移データとの間隔が予め定められた間隔より小さいか否かを判定する近接判定部と、近接判定部において、直前の遷移データとの間隔が予め定められた間隔より小さいと判定された遷移データに対応するタイミング信号の、タイミング発生部における遅延量を、パターン依存ジッタ量に応じて減じる遅延量制御部とを有してよい。【００１７】
本発明の第５の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスにパターン信号を入力する信号発生装置と、被試験デバイスが出力する出力信号を検出する信号検出装置と、信号検出装置が検出した出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号検出装置は、所定の周期で与えられる第１タイミング信号に応じて出力信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて出力信号の論理値を検出する第２比較部と、第１比較部又は第２比較部のいずれかが検出した出力信号の論理値に基づいて出力信号の波形パターンを検出し、波形パターンに基づいて出力信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、出力信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを有する試験装置を提供する。【００１８】
本発明の第６の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスにパターン信号を入力する信号発生装置と、被試験デバイスが出力する出力信号を検出する信号検出装置と、信号検出装置が検出した出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号検出装置は、所定の周期で与えられる第１タイミング信号に応じて出力信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて出力信号の論理値を検出する第２比較部と、出力信号の各サイクルの略中央のタイミングで、出力信号の論理値を検出する第３比較部と、第３比較部が検出した論理値に基づいて、出力信号の波形パターンを検出し、波形パターンに基づいて、出力信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、出力信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを有する試験装置を提供する。【００１９】
試験装置は、第２タイミング信号を生成するタイミング発生部と、被試験デバイスから信号検出装置までの伝送経路において、出力信号のエッジが近接した場合に生じるパターン依存ジッタ量に応じた遅延量を有し、第２タイミング信号を遅延させ、第１タイミング信号を生成する遅延回路とを更に備えてよい。【００２０】
本発明の第７の形態によると、電子デバイスであって、被試験回路と、被試験回路を試験する試験回路とを備え、試験回路は、被試験回路にパターン信号を入力する信号発生回路と、被試験回路が出力する出力信号を検出する信号検出回路と、信号検出回路が検出した出力信号に基づいて、被試験回路の良否を判定する判定部とを有し、信号検出回路は、所定の周期で与えられる第１タイミング信号に応じて出力信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて出力信号の論理値を検出する第２比較部と、第１比較部又は第２比較部のいずれかが検出した出力信号の論理値に基づいて出力信号の波形パターンを検出し、波形パターンに基づいて出力信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、出力信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを含む電子デバイスを提供する。【００２１】
本発明の第８の形態によると、電子デバイスであって、被試験回路と、被試験回路を試験する試験回路とを備え、試験回路は、被試験回路にパターン信号を入力する信号発生回路と、被試験回路が出力する出力信号を検出する信号検出回路と、信号検出回路が検出した出力信号に基づいて、被試験回路の良否を判定する判定部とを有し、信号検出回路は、所定の周期で与えられる第１タイミング信号に応じて出力信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じて出力信号の論理値を検出する第２比較部と、出力信号の各サイクルの略中央のタイミングで、出力信号の論理値を検出する第３比較部と、第３比較部が検出した論理値に基づいて、出力信号の波形パターンを検出し、波形パターンに基づいて、出力信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、出力信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部とを含む電子デバイスを提供する。【００２２】
本発明の第９の形態によると、パターン信号を出力する信号出力装置として、情報処理装置を機能させるプログラムであって、情報処理装置を、生成すべきパターン信号の波形データを生成するパターン発生部と、パターン信号が有するべきパターン周期に応じてタイミング信号を生成するタイミング発生部と、パターン発生部が出力する波形データを受け取り、波形データに基づいて、タイミング発生部が出力するタイミング信号の出力タイミングを制御するタイミング制御部と、タイミング発生部が出力するタイミング信号に応じて、パターン発生部が出力する波形データのデータ値に応じたパターン信号を生成する波形成形部として機能させるプログラムを提供する。【００２３】
本発明の第１０の形態によると、入力されるパターン信号を検出する信号検出装置として、情報処理装置を機能させるプログラムであって、所定の周期で与えられる第１タイミング信号に応じてパターン信号の論理値を検出する第１比較部と、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じてパターン信号の論理値を検出する第２比較部と、第１比較部又は第２比較部のいずれかが検出したパターン信号の論理値に基づいてパターン信号の波形パターンを検出し、波形パターンに基づいてパターン信号のそれぞれのサイクルにおけるデータ値として、第１比較部が検出した論理値、又は第２比較部が検出した論理値のいずれを選択すべきかを判定する選択制御部と、パターン信号のそれぞれのサイクル毎に、第１比較部が出力する論理値、又は第２比較部が出力する論理値のいずれかを、選択制御部における判定結果に基づいて選択して出力する選択部として機能させるプログラムを提供する。【００２４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２５】
【図１】伝送線路を通過した試験信号（または出力信号）の波形を示す。
【図２】伝送線路を通過した試験信号（または出力信号）のパルス幅に対する位相を示す。
【図３】本発明の実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。
【図４】本発明の実施形態に係る信号発生装置１２の構成を被試験デバイス１００とともに示す。
【図５】本発明の実施形態に係る信号発生用タイミング発生部２４および波形成形部２８の構成の一例をパターン発生部２０およびタイミング制御部２６とともに示す。
【図６】波形データ、セットタイミング信号およびリセットタイミング信号の一例を示す。
【図７】本発明の実施形態に係る信号検出装置１４の構成を被試験デバイス１００とともに示す。
【図８】出力信号、第１タイミング信号および第２タイミング信号の一例を示す。
【図９】本発明の実施形態の変形例に係る信号検出装置１４の構成を被試験デバイス１００とともに示す。
【図１０】本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【符号の説明】
【００２６】
１０  試験装置
１２  信号発生装置
１４  信号検出装置
１６  判定部
２０  パターン発生部
２２  周期発生部
２４  信号発生用タイミング発生部
２６  タイミング制御部
２８  波形成形部
３０  ドライバ
３２  ジッタ量格納部
３４  近接判定部
３６  遅延量制御部
４２  セットタイミング発生部
４４  リセットタイミング発生部
５２−１  第１遅延設定部
５４−１  第１加算部
５６−１  第１粗遅延部
５８−１  第１微小遅延部
５２−２  第２遅延設定部
５４−２  第２加算部
５６−２  第２粗遅延部
５８−２  第２微小遅延部
６０  ＳＲラッチ
６２  第１比較部
６４  第２比較部
６６  選択制御部
６８  選択部
７０  信号検出用タイミング発生部
７２  遅延回路
７４  近接判定部
７６  制御部
８０  中央検出用タイミング発生部
８２  第３比較部
１００  被試験デバイス
１９００  コンピュータ
２０００  ＣＰＵ
２０１０  ＲＯＭ
２０２０  ＲＡＭ
２０３０  通信インターフェイス
２０４０  ハードディスクドライブ
２０５０  フレキシブルディスク・ドライブ
２０６０  ＣＤ−ＲＯＭドライブ
２０７０  入出力チップ
２０７５  グラフィック・コントローラ
２０８０  表示装置
２０８２  ホスト・コントローラ
２０８４  入出力コントローラ
２０９０  フレキシブルディスク
２０９５  ＣＤ−ＲＯＭ
【発明を実施するための最良の形態】
【００２７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２８】
図３は、本実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。試験装置１０は、被試験デバイス１００を試験する。試験装置１０は、信号発生装置１２と、信号検出装置１４と、判定部１６とを備える。信号発生装置１２は、被試験デバイス１００にパターン信号を入力する。信号検出装置１４は、被試験デバイス１００が出力する出力信号を検出する。判定部１６は、信号検出装置１４が検出した出力信号に基づいて、被試験デバイス１００の良否を判定する。【００２９】
図４は、本実施形態に係る信号発生装置１２の構成を被試験デバイス１００とともに示す。信号発生装置１２は、被試験デバイス１００に対して、パターン信号を試験信号として出力する。信号発生装置１２は、パターン発生部２０と、周期発生部２２と、信号発生用タイミング発生部２４と、タイミング制御部２６と、波形成形部２８と、ドライバ３０とを有する。パターン発生部２０は、生成すべきパターン信号の波形データを生成する。パターン発生部２０は、一例として、パターン信号の立ち上がりエッジのタイミングおよび立ち下りエッジのタイミングを示す波形データを、テストサイクル周期毎に生成してよい。【００３０】
周期発生部２２は、周期信号を発生する。周期発生部２２は、一例として、テストサイクル周期の開始タイミングを示す周期信号を発生してよい。信号発生用タイミング発生部２４は、パターン信号が有するべきパターン周期に応じてタイミング信号を生成する。信号発生用タイミング発生部２４は、一例として、パターン発生部２０が出力する波形データに応じて、周期発生部２２から与えられる周期信号を遅延してタイミング信号を生成してよい。【００３１】
タイミング制御部２６は、パターン発生部２０が出力する波形データを受け取り、波形データに基づいて、信号発生用タイミング発生部２４が出力するタイミング信号の出力タイミングを制御する。タイミング制御部２６は、一例として、波形データにおいてデータ値が遷移する第１遷移データと、第１遷移データの直後にデータ値が遷移する第２遷移データとの間隔が予め定められた間隔より小さい場合に、第２遷移データに対応するタイミング信号の出力タイミングを、パターン周期により定まる出力タイミングより遅くしてよい。【００３２】
また、タイミング制御部２６は、信号発生用タイミング発生部２４が周期信号を遅延することによってタイミング信号を生成する場合、一例として、それぞれのタイミング信号の遅延量を制御してよい。さらに、遅延量を制御する場合において、タイミング制御部２６は、一例として、ジッタ量格納部３２と、近接判定部３４と、遅延量制御部３６とを含んでよい。ジッタ量格納部３２は、パターン信号が所定の伝送経路を伝送する場合において、パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量が予め与えられる。すなわち、ジッタ量格納部３２は、比較的に短いパルス幅のパターンが伝送線路を通過した場合に、当該パターンに生じる位相のずれ量を格納する。ジッタ量格納部３２は、一例として、波形成形部２８の出力端から被試験デバイス１００の入力端までの伝送経路を、比較的に短いパルス幅のパターンが通過した場合におけるパターン依存ジッタ量を格納してよい。【００３３】
近接判定部３４は、波形データのそれぞれの遷移データについて、直前の遷移データとの間隔が予め定められた間隔より小さいか否かを判定する。遅延量制御部３６は、近接判定部３４において、直前の遷移データとの間隔が予め定められた間隔より小さいと判定された遷移データに対応するタイミング信号の、信号発生用タイミング発生部２４における遅延量を、パターン依存ジッタ量に応じて減じる。このようなタイミング制御部２６によれば、第１遷移データと第２遷移データとの間隔が小さいためにパターン依存ジッタが生じるパターンを出力する場合、第２遷移データに対応するタイミング信号の出力タイミングを、パターン周期による定まる本来の出力タイミングよりも遅く出力させることができる。【００３４】
波形成形部２８は、信号発生用タイミング発生部２４が出力するタイミング信号に応じて、パターン発生部２０が出力する波形データのデータ値に応じたパターン信号を生成する。波形成形部２８は、一例として、タイミング信号に応じて立ち上るまたは立ち下がるパターン信号を生成してよい。ドライバ３０は、波形成形部２８により出力されたパターン信号を被試験デバイス１００に供給する。ドライバ３０は、一例として、パターン信号を伝送線路を介して被試験デバイス１００に供給する。【００３５】
このような信号発生装置１２によれば、比較的に短いパルス幅のパターンを伝送経路を介して伝送する場合、当該パターンに生じるパターン依存ジッタを予め補償したパターン信号を出力することができる。従って、信号発生装置１２によれば、伝送線路によってパターン依存ジッタが生じる場合であっても、指定されたタイミングで、受信先である被試験デバイス１００にパターン信号を入力させることができる。【００３６】
図５は、本実施形態の一例に係る信号発生用タイミング発生部２４および波形成形部２８の構成を、パターン発生部２０およびタイミング制御部２６とともに示す。信号発生装置１２は、立ち上がりエッジのタイミングおよび立ち下りエッジのタイミングを示す波形データを発生して、これらの波形データに示されたタイミングに基づきパターン信号を生成してよい。本例に係るパターン発生部２０は、生成すべきパターン信号の立ち上がりエッジのパターンを規定するセットパターンデータと、生成すべきパターン信号の立ち下がりエッジのパターンを規定するリセットパターンデータとを、波形データとして生成する。【００３７】
本例に係る信号発生用タイミング発生部２４は、セットパターンデータに対応するセットタイミング信号と、リセットパターンデータに対応するリセットタイミング信号とを、タイミング信号として生成する。信号発生用タイミング発生部２４は、一例として、セットパターンデータに基づき周期信号を遅延してセットタイミング信号を生成するセットタイミング発生部４２と、リセットパターンデータに基づき周期信号を遅延してリセットタイミング信号を生成するリセットタイミング発生部４４とを有してよい。【００３８】
セットタイミング発生部４２は、一例として、第１遅延設定部５２−１と、第１加算部５４−１と、第１粗遅延部５６−１と、第１微小遅延部５８−１とを含んでよい。第１遅延設定部５２−１は、セットパターンデータに基づき、テストサイクルの開始タイミングからのパターン信号の立ち上がりエッジのタイミングまでの時間を示すセット遅延量をテストサイクル毎に発生する。第１加算部５４−１は、セット遅延量とタイミング制御部２６により出力されたセット側パターン依存ジッタ量とを加算して、補償後遅延量として出力する。第１粗遅延部５６−１は、周期発生部２２により発生されたテストパターン周期を示す周期信号を、補正後遅延量に示された時間分、基準クロック周期単位で遅延する。第１微小遅延部５８−１は、第１粗遅延部５６−１により遅延された周期信号を、補正後遅延量における基準クロック周期未満の時間分、遅延して、セットタイミング信号として出力する。【００３９】
リセットタイミング発生部４４は、一例として、第２遅延設定部５２−２と、第２加算部５４−２と、第２粗遅延部５６−２と、第２微小遅延部５８−２とを含んでよい。第２遅延設定部５２−２は、リセットパターンデータに基づき、テストサイクルの開始タイミングからのパターン信号の立ち下がりエッジのタイミングまでの時間を示すリセット遅延量をテストサイクル毎に発生する。第２加算部５４−２は、リセット遅延量とタイミング制御部２６により出力されたリセット側パターン依存ジッタ量とを加算して、補償後遅延量として出力する。第２粗遅延部５６−２は、周期発生部２２により発生されたテストパターン周期を示す周期信号を、補正後遅延量に示された時間分、基準クロック周期単位で遅延する。第２微小遅延部５８−２は、第２粗遅延部５６−２により遅延された周期信号を、補正後遅延量における基準クロック周期未満の時間分、遅延して、リセットタイミング信号として出力する。【００４０】
タイミング制御部２６は、セットパターンデータ及びリセットパターンデータに基づいて、波形データのそれぞれの遷移データ間隔を検出する。そして、タイミング制御部２６は、セットタイミング信号の出力タイミングを本来より遅く出力するべく制御する場合には、セット側パターン依存ジッタ量を出力し、リセットタイミング信号の出力タイミングを本来より遅く出力するべく制御する場合には、リセット側パターン依存ジッタ量を出力する。【００４１】
波形成形部２８は、セットパターンデータに応じた立ち上がりエッジを、セットタイミング信号に応じたタイミングで有し、リセットパターンデータに応じた立ち下がりエッジを、リセットタイミング信号に応じたタイミングで有するパターン信号を生成する。波形成形部２８は、一例として、ＳＲラッチ６０を含んでよい。ＳＲラッチ６０は、セットタイミング信号のタイミングでパターン信号を立ち上げ、リセットタイミング信号のタイミングでパターン信号を立ち下げる。【００４２】
図６は、図５に示す信号発生用タイミング発生部２４に入力する波形データ、セットタイミング信号およびリセットタイミング信号の一例を示す。タイミング制御部２６は、図６中のＡに示すような、立ち上がってから立ち下がるパターンにおけるセットタイミングからリセットタイミングまでの時間間隔が、予め定められた間隔よりも小さい場合、リセット側パターン依存ジッタ量を出力する。セットタイミング発生部４２は、タイミング制御部２６からリセット側パターン依存ジッタ量を受けると、立ち上がってから立ち下がるパターンにおけるリセットタイミング信号の出力タイミングを、リセット側パターン依存ジッタ量分だけ遅く出力する。【００４３】
また、タイミング制御部２６は、図６中のＢに示すような、立ち下がってから立ち上がるパターンにおけるリセットタイミングからセットタイミングまでの時間間隔が、予め定められた間隔よりも小さい場合、セット側パターン依存ジッタ量を出力する。セットタイミング発生部４２は、セット側パターン依存ジッタ量を受けると、立ち上がってから立ち下がるパターンにおけるセットタイミング信号の出力タイミングを、セット側パターン依存ジッタ量分だけ遅く出力する。【００４４】
以上のような信号発生装置１２によれば、セットタイミング信号およびリセットタイミング信号に基づきパターン信号を生成する場合であっても、比較的に短いパルス幅のパターンに生じるパターン依存ジッタを、予め補償したパターン信号を出力することができる。従って、信号発生装置１２によれば、伝送線路によってパターン依存ジッタが生じる場合であっても、指定されたタイミングで、受信先である被試験デバイス１００にパターン信号を入力させることができる。【００４５】
なお、タイミング制御部２６は、一例として、セットタイミング信号の出力タイミングを変化させる変化量とは異なる変化量で、リセットタイミング信号の出力タイミングを変化させてよい。これにより、信号発生装置１２によれば、ドライバ３０における信号立ち上げ特性と信号立ち下げ特性との間に違いがある場合であっても、立ち上がりエッジおよび立ち下りエッジともに、指定されたタイミングで被試験デバイス１００に供給することができる。【００４６】
また、タイミング制御部２６は、波形データにおいてデータ値が遷移する頻度に応じて、タイミング信号の出力タイミングを制御してよい。タイミング制御部２６は、一例として、データ値が遷移する頻度が予め定められた頻度よりも高い場合、タイミング信号の出力タイミングを、当該パターン周期により定まるパターン信号の出力タイミングを早くしてよい。これにより、信号発生装置１２によれば、頻度によって生じる消費電力差、例えば、信号発生用タイミング発生部２４、波形成形部２８やドライバ３０の電源電圧の降下や温度上昇によりジッタが発生する場合であっても、当該ジッタを予め補償したパターン信号を出力することができる。【００４７】
図７は、本実施形態に係る信号検出装置１４の構成を被試験デバイス１００とともに示す。信号検出装置１４は、信号発生装置１２から供給されたパターン信号に応じて被試験デバイス１００が出力する出力信号を、パターン信号として入力する。そして、信号検出装置１４は、入力されるパターン信号の論理値を検出する。【００４８】
信号検出装置１４は、第１比較部６２と、第２比較部６４と、選択制御部６６と、選択部６８と、信号検出用タイミング発生部７０と、遅延回路７２とを有する。第１比較部６２は、所定の周期で与えられる第１タイミング信号に応じてパターン信号の論理値を検出する。第１比較部６２は、一例として、パターン信号と閾値とを第１タイミング信号のタイミングで比較することにより、パターン信号の論理値をサイクル毎に検出する。第２比較部６４は、第１タイミング信号とは異なる位相で与えられる第２タイミング信号に応じてパターン信号の論理値を検出する。第２比較部６４は、一例として、パターン信号と閾値とを第２タイミング信号のタイミングで比較することにより、パターン信号の論理値をサイクル毎に検出する。【００４９】
選択制御部６６は、第１比較部６２又は第２比較部６４のいずれかが検出したパターン信号の論理値に基づいてパターン信号の波形パターンを検出し、波形パターンに基づいてパターン信号のそれぞれのサイクルにおけるデータ値として、第１比較部６２が検出した論理値、又は第２比較部６４が検出した論理値のいずれを選択すべきかを判定する。【００５０】
選択制御部６６は、一例として、近接判定部７４と、制御部７６とを含んでよい。近接判定部７４は、第１比較部６２又は第２比較部のいずれかが検出したパターン信号の論理値のそれぞれの遷移データについて、直前の遷移データとの間隔が予め定められた間隔より小さいか否かを判定する。制御部７６は、近接判定部７４において、遷移データ間隔が予め定められた間隔より小さいと判定された遷移データに対応するサイクルに対しては、第２比較部６４が出力する論理値を選択部６８に選択させ、他のサイクルに対しては、第１比較部６２が出力する論理値を選択部６８に選択させてよい。選択部６８は、パターン信号のそれぞれのサイクル毎に、第１比較部６２が出力する論理値、又は第２比較部６４が出力する論理値のいずれかを、選択制御部６６における判定結果に基づいて選択して出力する。【００５１】
信号検出用タイミング発生部７０は、第２比較部６４による比較タイミングを示す所定周期の第２タイミング信号を生成する。信号検出用タイミング発生部７０は、一例として、パターン信号のサイクルと略同一の周期の第２タイミング信号を生成する。遅延回路７２は、第２タイミング信号を遅延させ、第２比較部６４による比較タイミングを示す所定周期の第１タイミング信号を生成する。遅延回路７２は、一例として、パターン信号が所定の伝送経路を伝送する場合において、パターン信号のエッジが近接した場合に生じるパターン依存ジッタ量に応じた遅延量を有してよい。この結果、信号検出用タイミング発生部７０は、第１タイミング信号よりパターン依存ジッタ量分位相が進み、第１タイミング信号と同一の周期の第２タイミング信号を発生する。従って、第２比較部６４は、第１比較部６２による比較タイミングよりも、パターン依存ジッタ量分早いタイミングで、入力されたパターン信号を比較することができる。【００５２】
図８は、被試験デバイス１００から出力されたパターン信号（出力信号）、第１タイミング信号および第２タイミング信号の一例を示す。選択制御部６６は、一例として、Ｌ論理からＨ論理に遷移してから次にＨ論理からＬ論理に遷移するまでの波形パターン（例えば図８のＣの波形）、および、Ｈ論理からＬ論理に遷移してから次にＬ論理からＨ論理に遷移するまでの波形パターン（例えば図８のＤの波形）を検出する。選択制御部６６は、波形パターンの幅が予め定められた幅より小さい場合には、当該波形パターンを含むサイクルに対しては、第２比較部６４が出力する論理値を選択部６８に選択させる。また、選択制御部６６は、波形パターンの幅が予め定められた幅以上の場合には、当該波形パターンを含むサイクルに対しては、第１比較部６２が出力する論理値を選択部６８に選択させる。【００５３】
このような信号検出装置１４によれば、入力されたパターン信号の論理値を、異なる２つの位相で検出して、波形パターンに応じていずれか一方を選択して出力することができる。例えば、信号検出装置１４は、予め定められた幅より小さい幅の波形パターンの論理値を、他の波形パターンの論理値の検出のタイミングよりも、パターン依存ジッタ量早いタイミングで検出する。これにより、信号検出装置１４によれば、比較的に短い周期のパターン信号の論理値を、当該比較的短い周期のパターン信号に生じるパターン依存ジッタを補償したタイミングで、検出することができる。従って、信号検出装置１４によれば、被試験デバイス１００から出力されたパターン信号から、送信元である被試験デバイス１００により指定されたタイミングで論理値を検出することができる。【００５４】
図９は、本実施形態の変形例に係る信号検出装置１４の構成を被試験デバイス１００とともに示す。本実施形態の変形例に係る信号検出装置１４は、図７に示す信号検出装置１４と略同一の構成および機能を有するので、以下、相違点を除き説明を省略する。【００５５】
信号検出装置１４は、中央検出用タイミング発生部８０と、第３比較部８２とを更に備える。中央検出用タイミング発生部８０は、パターン信号の各サイクルの略中央のタイミングを生成する。第３比較部８２は、中央検出用タイミング発生部８０により生成されたパターン信号の各サイクルの略中央のタイミングで、パターン信号の論理値を検出する。選択制御部６６は、第３比較部８２が検出した論理値に基づいて、パターン信号の波形パターンを検出し、波形パターンに基づいて、パターン信号のそれぞれのサイクルにおけるデータ値として、第１比較部６２が検出した論理値、又は第２比較部６４が検出した論理値のいずれを選択すべきかを判定する。【００５６】
このような本変形例に係る信号検出装置１４によれば、パターン信号の各サイクルの略中央のタイミングで検出した論理値に基づき波形パターンの幅を判定するので、第１タイミング信号または第２タイミング信号がパターン信号の遷移点の近傍のタイミングとなっている場合であっても、波形パターンの幅を正確に判定することができる。これにより、本変形例に係る信号検出装置１４によれば、パターン依存ジッタが生じる波形パターンを正確に判定することができるので、パターン依存ジッタの補償をするか否かを正確に判断することができる。【００５７】
また、試験装置１０は、試験対象となる被試験回路と共に同一の電子デバイスに設けられた試験回路であってもよい。当該試験回路は、電子デバイスのＢＩＳＴ回路等として実現され、被試験回路を試験することにより電子デバイスの診断等を行う。これにより、当該試験回路は、被試験回路となる回路が、電子デバイスが本来目的とする通常動作を行うことができるかどうかをチェックすることができる。【００５８】
また、試験装置１０は、試験対象となる被試験回路と同一のボード又は同一の装置内に設けられた試験回路であってもよい。このような試験回路も、上述したように被試験回路が本来目的とする通常動作を行うことができるかどうかをチェックすることができる。【００５９】
図１０は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。【００６０】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。【００６１】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。【００６２】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラムや、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０や、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。【００６３】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。【００６４】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験装置１０として機能させるプログラムは、信号発生モジュールと、信号検出モジュールと、判定モジュールとを有する。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、信号発生装置１２、信号検出装置１４および判定部１６としてそれぞれ機能させる。【００６５】
また、コンピュータ１９００にインストールされ、コンピュータ１９００を信号発生装置１２として機能させるプログラムは、パターン発生モジュールと、周期発生モジュールと、信号発生用タイミング発生モジュールと、タイミング制御モジュールと、波形成形モジュールと、ドライバモジュールとを有する。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、パターン発生部２０、周期発生部２２、信号発生用タイミング発生部２４、タイミング制御部２６、波形成形部２８、ドライバ３０としてそれぞれ機能させる。【００６６】
また、コンピュータ１９００にインストールされ、コンピュータ１９００を信号検出装置１４として機能させるプログラムは、第１比較モジュールと、第２比較モジュールと、選択制御モジュールと、選択モジュールと、信号検出用タイミング発生モジュールと、遅延モジュールとを有する。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、第１比較部６２、第２比較部６４、選択制御部６６、選択部６８、信号検出用タイミング発生部７０、および遅延回路としてそれぞれ機能させる。【００６７】
以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤやＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。【００６８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2007122990.tif 000003
【図２】
2007122990.tif 000004
【図３】
2007122990.tif 000005
【図４】
2007122990.tif 000006
【図５】
2007122990.tif 000007
【図６】
2007122990.tif 000008
【図７】
2007122990.tif 000009
【図８】
2007122990.tif 000010
【図９】
2007122990.tif 000011
【図１０】
2007122990.tif 000012
【国際調査報告】
2007122990.tif 000013
2007122990.tif 000014
2007122990.tif 000015
2007122990.tif 000016