【事件の表示】
　特願２０１６−１８７９６０「電源装置及びこの電源装置を備えた照明装置」拒絶査定不服審判事件〔平成３０年　４月　５日出願公開，特開２０１８−　５７１００〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２８年９月２７日の出願であって，令和２年１月８日付けで拒絶理由が通知され，これに対して令和２年３月２３日に意見書が提出されるとともに手続補正がなされたが，令和２年９月７日付けで拒絶査定（以下，「原査定」という。）がなされた。これに対して，令和２年１２月１５日に審判請求がなされると同時に手続補正がなされたものである。
第２　令和２年１２月１５日にされた手続補正についての補正の却下の決定 
［補正の却下の決定の結論］ 
　令和２年１２月１５日にされた手続補正（以下「本件補正」という。）を却下する。 
［理由］ 
１　本件補正について（補正の内容） 
（１）本件補正後の特許請求の範囲の記載
　本件補正により，特許請求の範囲の請求項１の記載は，次のとおり補正された。（下線部は，補正箇所である。）
「整流された直流電力を出力する直流電源部と；
　前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも１つのスイッチング素子と；
　前記スイッチング素子の出力端に直列に一端が接続されるインダクタと；
　前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと；
　前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと；
　
第２のダイオードとキャパシタで構成され
　前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第１のスイッチと；
　前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第２のスイッチと；
　前記スイッチング素子の始動前に前記第１のスイッチをオフし、前記２（審判注：令和２年３月２３日の意見書において「前記第２」の誤記である旨主張し，一度，「前記第２」に補正していることから，「前記第２」の誤記と認められる。）のスイッチをオンにして、前記スイッチング素子の始動時に前記第１のスイッチをオンし、前記第２のスイッチをオフする切替制御を行う
とともに、前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する
を具備する電源装置。」
（２）本件補正前の特許請求の範囲
　本件補正前の，令和２年３月２３日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。
「整流された直流電力を出力する直流電源部と；
　前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも１つのスイッチング素子と；
　前記スイッチング素子の出力端に直列に一端が接続されるインダクタと；
　前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと；
　前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと；
　前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路と；
　前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第１のスイッチと；
　前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第２のスイッチと；
　前記スイッチング素子の始動前に前記第１のスイッチをオフし、前記第２のスイッチをオンにして、前記スイッチング素子の始動時に前記第１のスイッチをオンし、前記第２のスイッチをオフする切替制御を行う制御回路と；
を具備する電源装置。」
２　補正の適否 
　本件補正は，請求項１について，補正前の「ブートストラップ回路」に対し「
第２のダイオードとキャパシタで構成され
とともに、前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する
　そこで，本件補正後の請求項１に記載された発明（以下，「本件補正発明」という。）が特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否か（特許出願の際独立して特許を受けることができるものか否か）を検討する。
特許法第３６条第６項第２号（明確性要件）について
ア　本件補正後の請求項１に「前記スイッチング素子の始動時に前記第１のスイッチをオンし、前記第２のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」と記載されている。
しかしながら，この記載において，「前記ブートストラップ回路と第１のスイッチとの中点と接続」する相手が何か記載されておらず，そのため「・・・中点と接続し基準電位を定め」においてどのように「基準電位」が定まるのか不明であって，また，「基準電位」の技術的な意味も理解できない。さらに，「前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」の部分に関しても，「前記スイッチング素子の前記制御端子」に何を「出力」するか記載されておらず，この部分の技術的な意味も不明であるから，請求項１の記載は不明確である。
イ　したがって，本件補正発明は，特許法第３６条第６項第２号の規定により，特許出願の際独立して特許を受けることができないものである。
（２）予備的見解（特許法第２９条第２項について）
　上記（１）で検討したとおり，本件補正発明の「前記スイッチング素子の始動時に前記第１のスイッチをオンし、前記第２のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」との記載は不明確であるが，本願明細書の段落【００１５】，【００３３】の記載及び図２を参酌して，段落【００１５】の「次に、スイッチＳ３１をオンし、スイッチＳ３２をオフすることでブートストラップ回路５０の基準電位Ｖｓを基準にＶＢの電圧を用いてスイッチング素子Ｑ３１の制御端子に入力する端子ＨＯから出力する電圧を生成する。」という事項に相当するものと解して，特許法第２９条第２項の検討も以下に行うこととする。
ア　本件補正発明 
本件補正発明は，上記「１　（１）」に記載したとおりのものである。
イ　引用文献，引用発明 
（ア）引用文献１
Ａ　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原査定の理由において引用された，特開２００９−１０６１１５号公報（以下，「引用文献１」という。）には，図面とともに以下の事項が記載されている。（下線は，当審において付加した。以下，同じ。）
ａ　「【技術分野】
【０００１】
　本発明は、
ドレインに入力電圧が供給されたNチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うために前記ドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路
を用いる降圧コンバータ
　　　　
　　　　　　　　　　　　　　・・・中略・・・
【
発明が解決しようとする課題
　
　　　　　　　　　　　　　　・・・中略・・・
　また本発明のブートストラップ回路を備える降圧コンバータは、コンデンサ充放電経路形成手段を有するブートストラップ回路を備え、ブートストラップ回路に用いられるコンデンサCBのCB−端子をコンデンサ充放電経路形成手段を介して降圧コンバータ回路に接続し、これによりブートストラップ回路に用いられるコンデンサCBを充電する電流経路を独立させている。そのため、コンデンサCBの充電時の降圧コンバータ回路への影響、すなわち電源効率の悪化や出力リップルの増大などの副作用の発生を回避できることから降圧コンバータ回路の安定動作や電源効率の向上を見込むことができる。また軽負荷時や無負荷時などの負荷状態に関係なく、
ブートストラップ回路に用いられるコンデンサCBを常に安定して充電することができる
ｂ　「【００１６】
　以下、本発明の実施の形態を、図面を参照しながら説明する。
　本発明の実施形態に係るブートストラップ回路は、図１Ａまたは
図２Ａに示すブートストラップ回路１００において
電源VREG（２）、ダイオードDB（４）およびブートストラップ回路に用いられるコンデンサCB（６）の構成に加え、さらに、ブートストラップ回路に用いられるコンデンサCB（６）のCB−端子をＰチャネルMOSFET Qx（１１２）及びNチャネルMOSFET Qy（１１４）のドレインに接続し、ＰチャネルMOSFET Qx（１１２）のゲートを当該スイッチQxを駆動するQx driver（１１１）の出力側に接続し、ＰチャネルMOSFET Qx（１１２）のソースをスイッチング素子Q1（１３）のソース端子に接続し、一方、NチャネルMOSFET Qy（１１４）のゲートを当該スイッチQyを駆動するQy driver（１１３）の出力側に接続し、NチャネルMOSFET Qy（１１３）のソースを接地する構成にしている
ｃ　「【００２２】
　なお、スイッチQx（１１２）とQy（１１４）は相補的にオン／オフし、両者が同時にオンすることがないようにされている。
　このように本発明の実施形態に係る
ブートストラップ回路を備える降圧コンバータの第１の実施例では
［実施例２］
　
図２Ａ〜図２Ｃは
本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第２の実施例を示す図であり、第２の実施例はダイオード整流型降圧コンバータに適用したものである
第２の実施例は、上記した本発明の実施形態に係るブートストラップ回路１００を備えている
ダイオード整流型降圧コンバータにおいても、ＰＷＭ信号１１によりドライバ（Q1 driver）１２を介してスイッチング素子Q1（１３）を駆動し、スイッチング素子Q
（１３）のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL１（１５）に供給することでインダクタンスL１（１５）にエネルギーを蓄積し、またスイッチング素子Q1（１３）のオフ期間にインダクタンスL１（１５）に蓄積されたエネルギーを負荷および／またはコンデンサ１６に放出して降圧コンバータを実現する。ここでダイオードD1（１４）は、スイッチング素子Q1（１３）がオフの期間、インダクタンスL１（１５）から負荷に流れる向きの電流の経路を提供し、またコンデンサ１６は出力電圧を平滑する平滑コンデンサとして機能する
【００２３】
　
ＰＷＭ信号１１にしたがう上述のスイッチング素子Q
（１３）のオフ期間では、ブートストラップ回路１００は、
Qx driver（１１１）（審判注：「Qy driver（１１３）」の誤記と認められる。）を介してＰＷＭ信号１１の反転でスイッチQx（１１２）（審判注：「スイッチQy（１１４）」の誤記と認められる。）を駆動することにより、スイッチング素子Q
（１３）のオフ期間に同期してスイッチQy（１１４）をオンすることでCB−端子を接地する。これにより、電源VREG（２）よりダイオードDB（４）、コンデンサCB（６）およびスイッチQy（１１４）という経路で電流ICBによりブートストラップ回路に用いられるコンデンサCB（６）を充電することができる
【００２４】
　また、
スイッチング素子Q
（１３）のオン期間では、
Qx driver（１１１）を介してＰＷＭ信号１１によりスイッチQx（１１２）を駆動することにより、スイッチング素子Q1（１３）のオン期間に同期してスイッチQx（１１２）をオンすることでCB−端子をスイッチング素子Q1（１３）のソース端子に接続する。これにより、ブートストラップ回路に用いられるコンデンサCB（６）に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ（Q1 driver）１２およびスイッチング素子Q
（１３）のゲート端子を駆動してスイッチング素子Q1（１３）をオンすることができる
また、スイッチQx（１１２）とQy（１１４）は相補的にオン／オフし、両者が同時にオンすることがないようにされている
ｄ　「【００２５】
　このように本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第２の実施例ではコンデンサ充放電経路形成手段を有するブートストラップ回路を備え、ブートストラップ回路に用いられるコンデンサCBのCB−端子を上記コンデンサ充放電経路形成手段を介して降圧コンバータ回路に接続させることにより、ブートストラップ回路に用いられるコンデンサCBを充電する電流経路を独立させている。このため、降圧コンバータ回路への影響、すなわち電源効率の悪化や出力リップルの増大などの副作用の発生を回避できることから、降圧コンバータ回路の安定動作や電源効率の向上を見込むことができる。また軽負荷時や無負荷時などの負荷状態に関係なく、ブートストラップ回路に用いられるコンデンサCBを常に安定して充電することができる。」
ｅ　「【図２Ａ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｆ　「【図２Ｂ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
ｇ　「【図２Ｃ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
ｈ　上記ａの段落【０００１】には，“ドレインに入力電圧が供給されたＮチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路１００を用いる降圧コンバータ”が記載され，さらに，上記ｃの段落【００２２】には，“ブートストラップ回路１００を用いる降圧コンバータを，第２の実施例としてダイオード整流型降圧コンバータに適用する”ことが記載されている。
　してみると，引用文献１には“ドレインに入力電圧が供給されたＮチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路１００を用いるダイオード整流型降圧コンバータ”が記載されているといえる。
ｉ　上記ｃの段落【００２２】には，“図２Ａ〜図２Ｃは，ダイオード整流型降圧コンバータに適用したものである”ことが記載され，図２Ａ〜図２Ｃ（上記ｅ〜ｇ）から，“ダイオード整流型降圧コンバータは，入力電圧VCCにドレインが接続され，ドライバ（Q1 driver）１２にゲートが接続されたスイッチング素子Q1（１３）と，スイッチング素子Q1（１３）のソースに直列に一端が接続されたインダクタンスL１（１５）と，一端がインダクタンスL１（１５）の他端が接続され，他端が接地されたコンデンサ１６と，アノードが接地され，カソードがスイッチング素子Q1（１３）のソースに接続されるダイオードD1（１４）と，ブートストラップ回路１００と，を備えている”ことが看取できる。
ｊ　上記ｃの段落【００２２】には，“ダイオード整流型降圧コンバータは，ＰＷＭ信号１１によりドライバ（Q1 driver）１２を介してスイッチング素子Q1（１３）を駆動し，スイッチング素子Q1（１３）のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL１（１５）に供給することでインダクタンスL１（１５）にエネルギーを蓄積し，またスイッチング素子Q1（１３）のオフ期間にインダクタンスL１（１５）に蓄積されたエネルギーを負荷および／またはコンデンサ１６に放出して降圧コンバータを実現し，ここで，ダイオードD1（１４）は，スイッチング素子Q1（１３）がオフの期間，インダクタンスL１（１５）から負荷に流れる向きの電流の経路を提供し，またコンデンサ１６は出力電圧を平滑する平滑コンデンサとして機能するものであ”ることが記載されている。
ｋ　上記ｃの段落【００２２】には，“第２の実施例は，本発明の実施形態に係るブートストラップ回路１００を備えている”ことが記載され，そして，上記ｂの段落【００１６】には，本発明の実施形態のブートストラップ回路１００として，“ブートストラップ回路１００は，電源VREG（２），ダイオードDB（４）およびブートストラップ回路に用いられるコンデンサCB（６）の構成に加え，さらに，ブートストラップ回路に用いられるコンデンサCB（６）のCB−端子をＰチャネルMOSFET Qx（１１２）及びＮチャネルMOSFET Qy（１１４）のドレインに接続し，ＰチャネルMOSFET Qx（１１２）のゲートを当該スイッチ（１１２）を駆動するQx driver（１１１）の出力側に接続し，ＰチャネルMOSFET Qx（１１２）のソースをスイッチング素子Q1（１３）のソース端子に接続し，一方，ＮチャネルMOSFET Qy（１１４）のゲートを当該スイッチ（１１４）を駆動するQy driver（１１３）の出力側に接続し，ＮチャネルMOSFET Qy（１１４）のソースを接地する構成にされて”いることが記載されている。また，当該記載によれば，「スイッチ（１１２）」及び「スイッチ（１１４）」は，各々，「ＰチャネルMOSFET Qx（１１２）」及び「ＮチャネルMOSFET Qy（１１４）」を表すものであるから，以下においては，「スイッチ（１１２）」及び「スイッチ（１１４）」は，各々，「ＰチャネルMOSFET Qx（１１２）」及び「ＮチャネルMOSFET Qy（１１４）」として読み替える。
　また，図２Ａ〜図２Ｃ（上記ｅ〜ｇ）から，“電源VREG（２），ダイオードDB（４），ブートストラップ回路に用いられるコンデンサCB（６），が直列に接続され，また，直列接続されるダイオードDB（４）とコンデンサCB（６）の間の端子とスイッチング素子Q1（１３）のドライバ（Q1 driver）１２が接続されて”いることが看取できる。
　してみると，引用文献１には，“ブートストラップ回路１００は，電源VREG（２），ダイオードDB（４），ブートストラップ回路に用いられるコンデンサCB（６），が直列に接続され，また，直列接続されるダイオードDB（４）とコンデンサCB（６）の間の端子とスイッチング素子Q1（１３）のドライバ（Q1 driver）１２が接続されており，さらに，ブートストラップ回路に用いられるコンデンサCB（６）のCB−端子をＰチャネルMOSFET Qx（１１２）及びＮチャネルMOSFET Qy（１１４）のドレインに接続し，ＰチャネルMOSFET Qx（１１２）のゲートを当該ＰチャネルMOSFET Qx（１１２）を駆動するQx driver（１１１）の出力側に接続し，ＰチャネルMOSFET Qx（１１２）のソースをスイッチング素子Q1（１３）のソース端子に接続し，一方，ＮチャネルMOSFET Qy（１１４）のゲートを当該ＮチャネルMOSFET Qy（１１４）を駆動するQy driver（１１３）の出力側に接続し，ＮチャネルMOSFET Qy（１１４）のソースを接地する構成にされて”いることが記載されているといえる。
ｍ　上記ｃの段落【００２３】には，“ＰＷＭ信号１１にしたがうスイッチング素子Q1（１３）のオフ期間では，ブートストラップ回路１００は，Qy driver（１１３）を介してＰＷＭ信号１１の反転でＮチャネルMOSFET Qy（１１４）を駆動することにより，スイッチング素子Q1（１３）のオフ期間に同期してＮチャネルMOSFET Qy（１１４）をオンすることでCB−端子を接地し，電源VREG（２）よりダイオードDB（４），コンデンサCB（６）およびＮチャネルMOSFET Qy（１１４）という経路で電流ICBによりブートストラップ回路に用いられるコンデンサCB（６）を充電することができ”ることが記載されている。
ｎ　上記ｃの段落【００２４】には，“スイッチング素子Q1（１３）のオン期間では，Qx driver（１１１）を介してＰＷＭ信号１１によりＰチャネルMOSFET Qx（１１２）を駆動することにより，スイッチング素子Q1（１３）のオン期間に同期してＰチャネルMOSFET Qx（１１２）をオンすることでCB−端子をスイッチング素子Q1（１３）のソース端子に接続し，これにより，ブートストラップ回路に用いられるコンデンサCB（６）に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ（Q1 driver）１２およびスイッチング素子Q1（１３）のゲート端子を駆動してスイッチング素子Q1（１３）をオンすることができるものであ”ることが記載されている。
ｐ　上記ｃの段落【００２４】には，“また，ＰチャネルMOSFET Qx（１１２）とＮチャネルMOSFET Qy（１１４）は相補的にオン／オフし，両者が同時にオンすることがないようにされている”ことが記載されている。
Ｂ　上記ａないしｐの記載内容（特に，下線部を参照）から，特に，第２の実施例に着目すると，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されている。
「ドレインに入力電圧が供給されたＮチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路１００を用いるダイオード整流型降圧コンバータにおいて，
　入力電圧VCCにドレインが接続され，ドライバ（Q1 driver）１２にゲートが接続されたスイッチング素子Q1（１３）と，
　スイッチング素子Q1（１３）のソースに直列に一端が接続されたインダクタンスL１（１５）と，
　一端がインダクタンスL１（１５）の他端が接続され，他端が接地されたコンデンサ１６と，
　アノードが接地され，カソードがスイッチング素子Q1（１３）のソースに接続されるダイオードD1（１４）と，
　ブートストラップ回路１００と，
　を備え，
　ダイオード整流型降圧コンバータは，ＰＷＭ信号１１によりドライバ（Q1 driver）１２を介してスイッチング素子Q1（１３）を駆動し，スイッチング素子Q1（１３）のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL１（１５）に供給することでインダクタンスL１（１５）にエネルギーを蓄積し，またスイッチング素子Q1（１３）のオフ期間にインダクタンスL１（１５）に蓄積されたエネルギーを負荷および／またはコンデンサ１６に放出して降圧コンバータを実現し，ここで，ダイオードD1（１４）は，スイッチング素子Q1（１３）がオフの期間，インダクタンスL１（１５）から負荷に流れる向きの電流の経路を提供し，またコンデンサ１６は出力電圧を平滑する平滑コンデンサとして機能するものであって，
　ブートストラップ回路１００は，電源VREG（２），ダイオードDB（４），ブートストラップ回路に用いられるコンデンサCB（６），が直列に接続され，また，直列接続されるダイオードDB（４）とコンデンサCB（６）の間の端子とスイッチング素子Q1（１３）のドライバ（Q1 driver）１２が接続されており，さらに，ブートストラップ回路に用いられるコンデンサCB（６）のCB−端子をＰチャネルMOSFET Qx（１１２）及びＮチャネルMOSFET Qy（１１４）のドレインに接続し，ＰチャネルMOSFET Qx（１１２）のゲートを当該ＰチャネルMOSFET Qx（１１２）を駆動するQx driver（１１１）の出力側に接続し，ＰチャネルMOSFET Qx（１１２）のソースをスイッチング素子Q1（１３）のソース端子に接続し，一方，ＮチャネルMOSFET Qy（１１４）のゲートを当該ＮチャネルMOSFET Qy（１１４）を駆動するQy driver（１１３）の出力側に接続し，ＮチャネルMOSFET Qy（１１４）のソースを接地する構成にされており，
　ＰＷＭ信号１１にしたがうスイッチング素子Q1（１３）のオフ期間では，ブートストラップ回路１００は，Qy driver（１１３）を介してＰＷＭ信号１１の反転でＮチャネルMOSFET Qy（１１４）を駆動することにより，スイッチング素子Q1（１３）のオフ期間に同期してＮチャネルMOSFET Qy（１１４）をオンすることでCB−端子を接地し，電源VREG（２）よりダイオードDB（４），コンデンサCB（６）およびＮチャネルMOSFET Qy（１１４）という経路で電流ICBによりブートストラップ回路に用いられるコンデンサCB（６）を充電することができ，
　スイッチング素子Q1（１３）のオン期間では，Qx driver（１１１）を介してＰＷＭ信号１１によりＰチャネルMOSFET Qx（１１２）を駆動することにより，スイッチング素子Q1（１３）のオン期間に同期してＰチャネルMOSFET Qx（１１２）をオンすることでCB−端子をスイッチング素子Q1（１３）のソース端子に接続し，これにより，ブートストラップ回路に用いられるコンデンサCB（６）に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ（Q1 driver）１２およびスイッチング素子Q1（１３）のゲート端子を駆動してスイッチング素子Q1（１３）をオンすることができるものであって，
　また，ＰチャネルMOSFET Qx（１１２）とＮチャネルMOSFET Qy（１１４）は相補的にオン／オフし，両者が同時にオンすることがないようにされている，
　ダイオード整流型降圧コンバータ。」
（イ）引用文献２
　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原査定の理由において引用された，特開２０１３−１２７９３９号公報（以下，「引用文献２」という。）には，図面とともに以下の事項が記載されている。
ａ　「【００３０】 
　スイッチング素子Ｑ１のソース電位に相当する接続点Ｐ１は中点電位に相当し、スイッチング素子Ｑ１自体が中点電位より高電圧側に設けられている。したがって、スイッチング素子Ｑ１のオンオフ動作には相応の高いゲート電圧が必要とされ（特に電源電圧Ｖｃｃが高い場合）、制御用コンデンサＣ２によるバイアスが必要となる。 
【００３１】
　一方、スイッチング素子Ｑ１の非オンオフ動作時、
すなわち装置の起動時には接続点Ｐ１の電位、すなわち接続点Ｐ２（接続点Ｐ１と同電位）の電位をできるだけ、特にグランドレベルまで下げ、制御電源部６から制御用コンデンサＣ２に電流が流れて、制御用コンデンサＣ２を充電可能な構成にすることが望まれる
ｂ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（ウ）引用文献３
　本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり，原査定の理由において引用された，特開２０１１−１５５７４６号公報（以下，「引用文献３」という。）には，図面とともに以下の事項が記載されている。
ａ　「【０００４】
　この種の電源装置１では、直流電源たるダイオードブリッジＤＢの低電圧側の出力端と、第１スイッチング素子Ｑ１の低電圧側の端子との間には、ダイオードＤ１及び出力回路が介在することになるので、制御回路２の駆動部２ａが第１スイッチング素子Ｑ１の駆動に用いる電源とするために、一端が第１スイッチング素子Ｑ１の低電圧側の一端（すなわち第１スイッチング素子Ｑ１とダイオードＤ１との間）に接続された駆動用コンデンサＣｓが設けられる。さらに、駆動用コンデンサＣｓの他端に接続されるとともにダイオードブリッジＤＢから抵抗Ｒｃを介して電力を供給されて駆動用コンデンサを充電する充電用電源としての充電用コンデンサＣｃが設けられる。すなわち、ダイオードＤ１と出力回路とのループに電流が流れている期間には、第１スイッチング素子Ｑ１の低電圧側の一端の電位はダイオードブリッジＤＢの低電圧側の出力端の電位に略一致するから、充電用コンデンサＣｓから充電用ダイオードＤｃを介して供給される電流により駆動用コンデンサＣｓが充電される。このとき、駆動用コンデンサＣｓを充電する電流は、インダクタＬ１を含むループに流れることになる。
【０００５】
　さらに、図１４の例では、
制御回路２は、電源が投入されてから所定の充電時間を計時するとともに充電時間の計時中は論理和回路ＯＲ１を介した出力により昇圧用スイッチング素子Ｑｂをオン駆動するタイマ部２ｃを有する。すなわち、上記動作により昇圧用スイッチング素子Ｑｂがオンされている期間には、駆動用コンデンサＣｓは、インダクタＬ１と昇圧用スイッチング素子Ｑｂとを介して流れる電流により充電される
ｂ　「【図１４】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ウ　引用発明との対比 
　本件補正発明と引用発明とを対比する。 
Ａ　引用発明の「ドレイン」，「ゲート」は，各々，本件補正発明の「入力端」，「制御端」に相当する。
　そして，引用発明の「スイッチング素子Q1（１３）」は，「入力電圧VCCにドレインが接続され，ドライバ（Q1 driver）１２にゲートが接続され」るものである。また，通常，「降圧コンバータ」の「入力電圧VCC」は，整流された直流電力を出力する直流電源部によって供給されるものであるから，引用発明においても，「入力電圧VCC」を供給するための“整流された直流電力を出力する直流電源部”を有しているものと認められる。
　さらに，引用発明の「スイッチング素子Q1（１３）」が「ゲートが接続され」る「ドライバ（Q1 driver）１２」に入力する「ＰＷＭ信号１１」によってオン・オフされることは技術常識である。
　してみると，上記直流電源部は，本件補正発明の「整流された直流電力を出力する直流電源部」に相当し，また，引用発明の「スイッチング素子Q1（１３）」は，本件補正発明の「前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも１つのスイッチング素子」に相当する。
Ｂ　引用発明の「インダクタンスL１（１５）」は，「スイッチング素子Q1（１３）のソースに直列に一端が接続され」るものである。
　してみると，引用発明の「スイッチング素子Q1（１３）のソース」は，本件補正発明の「前記スイッチング素子の出力端」に相当し，また，引用発明の「インダクタンスL１（１５）」は，本件補正発明の「前記スイッチング素子の出力端に直列に一端が接続されるインダクタ」に相当する。
Ｃ　引用発明の「コンデンサ１６」は，「一端がインダクタンスL１（１５）の他端が接続され，他端が接地され」，また，「負荷」への「出力電圧を平滑する平滑コンデンサとして機能するものであ」り，負荷に供給する電圧を平滑しているといえるから，本件補正発明の「前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタ」に相当する。
Ｄ　引用発明の「ダイオードD1（１４）」は，「アノードが接地され，カソードがスイッチング素子Q1（１３）のソースに接続される」ものであって，また，上記Ｃで検討したように，「コンデンサ１６」も，「他端が接地され」ており，引用発明の「ダイオードD1（１４）」の「アノード」と「コンデンサ１６」の「他端」は接続されているといえる。そして，「ダイオードD1（１４）」は，「スイッチング素子Q1（１３）がオフの期間，インダクタンスL１（１５）から負荷に流れる向きの電流の経路を提供」するものであるから，引用発明の「ダイオードD1（１４）」は，「インダクタンスL１（１５）」のエネルギーを環流しているものと認められる。また，通常，「コンデンサ１６」の接地される「他端」は低電位側と認められる。
　したがって，引用発明の「ダイオードD1（１４）」は，本件補正発明の「前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオード」に相当する。
Ｅ　引用発明の「ダイオードDB（４）およびブートストラップ回路に用いられるコンデンサCB（６）」は，「ブートストラップ回路１００」を構成するものであって，また，通常，「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路部分のみでもいわゆるブートストラップ回路ということは技術常識である。
　また，引用発明は「直列接続されるダイオードDB（４）とコンデンサCB（６）の間の端子と」「スイッチング素子Q1（１３）」の「ドライバ（Q1 driver）１２が接続され」，さらに，「スイッチング素子Q1（１３）のオン期間では」，「ブートストラップ回路に用いられるコンデンサCB（６）に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ（Q1 driver）１２およびスイッチング素子Q1（１３）のゲート端子を駆動」するものであるから，「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路によって，「スイッチング素子Q1（１３）」の「ゲート端子」に供給する電圧を生成しているといえる。
　したがって，引用発明の「ダイオードDB（４）」，「コンデンサCB（６）」は，各々，本件補正発明の「第２のダイオード」，「キャパシタ」に相当し，そして，引用発明の「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路は，本件補正発明の「第２のダイオードとキャパシタで構成され前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路」に相当する。
Ｆ　引用発明の「ＰチャネルMOSFET Qx（１１２）」は，「ドレイン」を「コンデンサCB（６）のCB−端子」に接続し，「ソースをスイッチング素子Q1（１３）のソース端子に接続」するものであって，また，「コンデンサCB（６）のCB−端子」は，「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路の出力側の端子といえる。
　してみると，引用発明の「CB−端子」は，本件補正発明の「前記ブートストラップ回路の出力端」に相当し，そして，引用発明の「ＰチャネルMOSFET Qx（１１２）」は，本件補正発明の「前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第１のスイッチ」に相当する。
Ｇ　引用発明の「ＮチャネルMOSFET Qy（１１４）」は，「ドレイン」を「コンデンサCB（６）のCB−端子」に接続し，「ソースを接地」し，「ＮチャネルMOSFET Qy（１１４）をオンすることでCB−端子を接地」するものである。
　したがって，引用発明の「ＮチャネルMOSFET Qy（１１４）」は，本件補正発明の「前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第２のスイッチ」に相当する。
Ｈ　引用発明は「スイッチング素子Q1（１３）のオフ期間に同期してＮチャネルMOSFET Qy（１１４）をオン」し，また，「スイッチング素子Q1（１３）のオン期間に同期してＰチャネルMOSFET Qx（１１２）をオンする」ものであり，さらに，「ＰチャネルMOSFET Qx（１１２）とＮチャネルMOSFET Qy（１１４）は相補的にオン／オフ」するものであるから，引用発明では，「ＮチャネルMOSFET Qy（１１４）をオン」の「スイッチング素子Q1（１３）のオフ期間」では「MOSFET Qx（１１２）」はオフとなり，「ＰチャネルMOSFET Qx（１１２）をオン」の「スイッチング素子Q1（１３）のオン期間」では「ＮチャネルMOSFET Qy（１１４）」はオフとなる制御が行われているものと認められる。
　また，引用発明の「ＰチャネルMOSFET Qx（１１２）」，「ＮチャネルMOSFET Qy（１１４）」のオン・オフの制御は，各々，「ＰＷＭ信号１１」が入力する「Qx driver（１１１）」，「Qy driver（１１３）」によって行われるものであるが，「ＰＷＭ信号」は何らかの制御部によって生成されるのが普通であるから，引用発明においても制御部が設けられ，この制御部によってＰＷＭ信号が生成され上記制御を行っているものと認められる。
　してみると，引用発明の制御部と，本件補正発明の「前記スイッチング素子の始動前に前記第１のスイッチをオフし、前記２のスイッチをオンにして、前記スイッチング素子の始動時に前記第１のスイッチをオンし、前記第２のスイッチをオフする切替制御を行う」「制御回路」とは，後記の点で相違するものの，“前記第１のスイッチをオフし，前記２のスイッチをオンにする制御と，前記スイッチング素子の始動時に前記第１のスイッチをオンし，前記第２のスイッチをオフする切替制御を行う制御回路”の点では共通する。
Ｊ　引用発明は「スイッチング素子Q1（１３）のオン期間では，Qx driver（１１１）を介してＰＷＭ信号１１によりＰチャネルMOSFET Qx（１１２）を駆動することにより，スイッチング素子Q1（１３）のオン期間に同期してＰチャネルMOSFET Qx（１１２）をオンすることでCB−端子をスイッチング素子Q1（１３）のソース端子に接続し，これにより，ブートストラップ回路に用いられるコンデンサCB（６）に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ（Q1 driver）１２およびスイッチング素子Q1（１３）のゲート端子を駆動してスイッチング素子Q1（１３）をオンすることができるものであ」る。
　ここで，「CB−端子」は「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路と「ＰチャネルMOSFET Qx（１１２）」の中間の点といえ，また，引用発明は「CB−端子」と「スイッチング素子Q1（１３）のソース端子」が接続され，「スイッチング素子Q1（１３）のゲート端子を駆動」する「電圧」は，「コンデンサCB（６）に充電された電圧」と「ソース」の電圧である「入力電圧VCCが加算された電圧」としている。
　してみると，引用発明は．「ダイオードDB（４）」と「コンデンサCB（６）」からなる回路と「ＰチャネルMOSFET Qx（１１２）」の中間の点である「CB−端子」と「スイッチング素子Q1（１３）のソース端子」を接続し，「CB−端子」を基準に，「CB−端子」の電圧に「コンデンサCB（６）に充電された電圧」を加算した電圧を，「スイッチング素子Q1（１３）のゲート端子」に入力する制御を行っているといえ，また，この制御を，上記の引用発明において設けられる制御部で行っていることは明らかである。
　したがって，引用発明は，本件補正発明の「前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する制御回路」に相当する構成を有しているものと認められる。
Ｋ　引用発明の「ダイオード整流型降圧コンバータ」は，直流電源部と，「スイッチング素子Q1（１３）」と，「インダクタンスL１（１５）」と，「コンデンサ１６」と，「ダイオードD1（１４）」と，「ダイオードDB（４）」及び「コンデンサCB（６）」と，「ＰチャネルMOSFET Qx（１１２）」と，「ＮチャネルMOSFET Qy（１１４）」と，制御部を具備するものであるから，本件補正発明の「電源装置」に相当する。
　したがって，本件補正発明と引用発明とを対比すると，両者は，以下の点で一致し，また，相違している。 
＜一致点＞
「整流された直流電力を出力する直流電源部と，
　前記直流電源部の出力端に入力端が接続され，制御端に入力する信号でオン・オフする少なくとも１つのスイッチング素子と，
　前記スイッチング素子の出力端に直列に一端が接続されるインダクタと，
　前記インダクタの他端に接続され，負荷に供給する電圧を平滑するキャパシタと，
　前記キャパシタの低電位側にアノードが接続し，前記スイッチング素子の前記出力端に接続して，前記インダクタのエネルギーを還流するダイオードと，
　第２のダイオードとキャパシタで構成され前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路と，
　前記ブートストラップ回路の出力端に一端が接続され，他端が前記スイッチング素子の前記出力端に接続される第１のスイッチと，
　前記ブートストラップ回路の前記出力端に一端が接続され，他端がグランドに接続され，オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第２のスイッチと，
　前記第１のスイッチをオフし，前記２のスイッチをオンにする制御と，前記スイッチング素子の始動時に前記第１のスイッチをオンし，前記第２のスイッチをオフする切替制御を行うとともに，前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め，前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する制御回路と，
を具備する電源装置。」
＜相違点＞
　「前記第１のスイッチをオフし，前記２のスイッチをオンにする制御」が，本件補正発明では「前記スイッチング素子の始動前」であるのに対して，引用発明ではその旨の特定がされていない点。
エ　判断
　上記相違点について検討する。
　上記引用文献２，３（上記「イ（イ），（ウ）」参照）に記載されるように，スイッチング素子の始動前にブートストラップ回路のコンデンサを充電しておく必要があることは周知技術である。
　そして，引用発明は，引用文献１の段落【００１５】（上記「イ（ア）ａ」参照）に記載されるように，ブートストラップ回路に用いられるコンデンサを常に安定して充電することを課題とするものであるから，当業者であれば，上記周知技術を鑑みて，始動時においてもコンデンサを充電しておく必要があることは，当然に予想できることである。
したがって，引用発明において上記周知技術を鑑みて，始動時においてもブートストラップ回路のコンデンサを充電できるように，制御部による「ＰチャネルMOSFET Qx（１１２）」をオフし，「ＮチャネルMOSFET Qy（１１４）」をオンにする制御を始動時にも行うことは，当業者が容易に想到し得たことである。
　また，本件補正発明の奏する効果は，引用発明，周知技術の奏する効果から予測される範囲内のものにすぎず，格別顕著なものということはできない。
　よって，本件補正発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない
３　結語 
　以上検討したとおり，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって，上記補正の却下の決定の結論のとおり決定する。
 
第３　本願発明について 
１　本願発明 
　令和２年１２月１５日付けの手続補正（本件補正）は，上記のとおり却下されたので，本願の請求項１ないし３に係る発明は，令和２年３月２３日に補正された特許請求の範囲の請求項１ないし３に記載された事項により特定されるものであるところ，その請求項１に係る発明（以下「本願発明」という。）は上記「第２　１（２）」に本件補正前の請求項１として記載したとおりのものである。
２　原査定の拒絶の理由の概要
　
　この出願の請求項１に係る発明は，その出願前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１−３に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
１．特開２００９−１０６１１５号公報
２．特開２０１３−１２７９３９号公報
３．特開２０１１−１５５７４６号公報
３　引用文献，引用発明 
　原査定の拒絶の理由で引用された引用文献１及びその記載事項並びに引用発明は，上記「第２　２　イ　引用文献，引用発明」で説示したとおりである。 
４　対比・判断 
　本願発明は，上記「第２　２」で検討した本件補正発明の「ブートストラップ回路」についての「第２のダイオードとキャパシタで構成され」るという限定と，さらに，補正前の「制御回路」についての「前記ブートストラップ回路と第１のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」という限定を省いたものである。
　そうすると，本願発明と引用発明は，上記相違点で相違し，当該相違点は，上記「第２　２　エ」で相違点について説示したのと同様の理由で当業者が容易になし得たことである。
　したがって，本願発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用文献１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。