(57)【要約】  この発明の蓄電装置は、充電の場合には、蓄電手段の各回路ブロックの複数個のキャパシタを直列接続して充電開始し、蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、ブロック電圧の高い順にｊ個の回路ブロックの各キャパシタを並列接続し、再び入力上限電圧に達するまでの間も、ブロック電圧の高い順にｊ個の回路ブロックの各キャパシタを並列接続し、放電の場合には、蓄電手段の各回路ブロックの複数個のキャパシタを並列接続して放電開始し、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、ブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続し、再び入力下限電圧に達するまでの間も、ブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続するので、キャパシタの静電容量誤差の影響を受けにくく、充放電効率を向上できる。
2007046138.tif 000002
【特許請求の範囲】
【請求項１】
複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段と、
蓄電手段からの直流出力電圧を交流出力電圧に変換して負荷に与える直流−交流変換手段と、
蓄電手段の回路ブロック毎の複数個のキャパシタを並列接続した状態とそれらを直列接続した状態とに切り換える直並列切り換え手段と、
蓄電手段のキャパシタの端子電圧が耐電圧値になるとそのキャパシタを強制放電させるものであって、蓄電手段のキャパシタにそれぞれ並列接続された複数個の過充電防止手段と、
蓄電手段の各回路ブロックの複数個のキャパシタの端子間電圧を検出する端子間電圧検出手段と、
端子間電圧検出手段で検出された各キャパシタの端子間電圧に基づいて、回路ブロックの電圧であるブロック電圧を回路ブロック毎に求めるブロック電圧求出手段と、
蓄電手段の出力電圧を検出し、その電圧値に応じて直並列切り換え手段を制御する制御手段と、
を備え、
制御手段は、蓄電手段の充電時の場合には、
蓄電手段への充電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第１過程と、
蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第２過程と、
蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、
を行い、
さらに、制御手段は、蓄電手段の放電時の場合には、
蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第４過程と、
蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第５過程と、
蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第６過程と、
を行うことを特徴とするキャパシタを用いた蓄電装置。
【請求項２】
複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段と、
蓄電手段からの直流出力電圧を所定の直流出力電圧に変換して負荷に与える直流−直流変換手段と、
蓄電手段の回路ブロック毎の複数個のキャパシタを並列接続した状態とそれらを直列接続した状態とに切り換える直並列切り換え手段と、
蓄電手段のキャパシタの端子電圧が耐電圧値になるとそのキャパシタを強制放電させるものであって、蓄電手段のキャパシタにそれぞれ並列接続された複数個の過充電防止手段と、
蓄電手段の各回路ブロックの複数個のキャパシタの端子間電圧を検出する端子間電圧検出手段と、
端子間電圧検出手段で検出された各キャパシタの端子間電圧に基づいて、回路ブロックの電圧であるブロック電圧を回路ブロック毎に求めるブロック電圧求出手段と、
蓄電手段の出力電圧を検出し、その電圧値に応じて直並列切り換え手段を制御する制御手段と、
を備え、
制御手段は、蓄電手段の充電時の場合には、
蓄電手段への充電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第１過程と、
蓄電手段の出力電圧が直流−直流変換手段の入力上限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第２過程と、
蓄電手段の出力電圧が再び直流−直流変換手段の入力上限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、
を行い、
さらに、制御手段は、蓄電手段の放電時の場合には、
蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第４過程と、
蓄電手段の出力電圧が直流−直流変換手段の入力下限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第５過程と、
蓄電手段の出力電圧が再び直流−直流変換手段の入力下限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第６過程と、
を行うことを特徴とするキャパシタを用いた蓄電装置。
【請求項３】
請求項１または２に記載の装置において、制御手段は、第３過程と第６過程とを所定のインターバル時間経過毎に行うことを特徴とするキャパシタを用いた蓄電装置。
【請求項４】
請求項１から３のいずれか一つに記載の装置において、制御手段は、蓄電手段への入力電流と、蓄電手段からの出力電流との比較に基づいて、蓄電手段の充電と放電との制御を切り換えることを特徴とするキャパシタを用いた蓄電装置。
【請求項５】
請求項１から４のいずれか一つに記載の装置において、
蓄電手段の各回路ブロック間に、通電／非通電を切り替えるスイッチを備え、
制御手段は、それらのスイッチのうちで、キャパシタが並列接続された回路ブロック間に位置するスイッチを非通電とすることを特徴とするキャパシタを用いた蓄電装置。
【請求項６】
請求項１から５のいずれか一つに記載の装置において、
制御手段は、蓄電手段の充電時および放電時において、端子間電圧検出手段で検出された各回路ブロックのキャパシタの端子間電圧のうちで、最小の端子間電圧のキャパシタの端子間電圧を基準とし、その回路ブロック中の他のキャパシタの端子間電圧が、その最小端子間電圧値に許容値を加えた電圧値を越えた場合にその越えたキャパシタを強制放電させるように、過充電防止手段を制御する第７過程を行うことを特徴とするキャパシタを用いた蓄電装置。
【請求項７】
請求項６に記載の装置において、制御手段は、第７過程を所定のインターバル時間経過毎に行うことを特徴とするキャパシタを用いた蓄電装置。
【請求項８】
キャパシタを用いた蓄電装置の制御方法において、
蓄電手段の充電時の場合には、
複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段への充電開始時に、蓄電手段の各回路ブロックの複数個のキャパシタを直列接続する第１過程と、
蓄電手段の出力電圧が、蓄電手段からの直流出力電圧を交流出力電圧に変換して負荷に与える直流−交流変換手段の入力上限電圧に達すると、求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続する第２過程と、
蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、
を行い、
さらに、蓄電手段の放電時の場合には、
蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続する第４過程と、
蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続する第５過程と、
蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続する第６過程と、
を行うことを特徴とするキャパシタを用いた蓄電装置の制御方法。
【請求項９】
キャパシタを用いた蓄電装置の制御方法において、
蓄電手段の充電時の場合には、
複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段への充電開始時に、蓄電手段の各回路ブロックの複数個のキャパシタを直列接続する第１過程と、
蓄電手段の出力電圧が、蓄電手段からの直流出力電圧を所定の直流出力電圧に変換して負荷に与える直流−直流変換手段の入力上限電圧に達すると、求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続する第２過程と、
蓄電手段の出力電圧が再び直流−直流変換手段の入力上限電圧に達するまでの間においても、求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続する第３過程と、
を行い、
さらに、蓄電手段の放電時の場合には、
蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続する第４過程と、
蓄電手段の出力電圧が直流−直流変換手段の入力下限電圧に達すると、求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続する第５過程と、
蓄電手段の出力電圧が再び直流−直流変換手段の入力下限電圧に達するまでの間においても、求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続する第６過程と、
を行うことを特徴とするキャパシタを用いた蓄電装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気二重層コンデンサ（Electric Double layer Capacitor: ＥＤＬＣ）などのキャパシタを用いた蓄電装置とその制御方法に関する。
【背景技術】
【０００２】
近年、電気二重層コンデンサ（ＥＤＬＣ）は、サイクル寿命が長いことや使用温度範囲が広いなどの特徴から、二次電池に替わる新しい蓄電デバイスとして注目を集めている。しかし、コンデンサは蓄えられた電荷量に比例して出力電圧が変化することや、単体では出力電圧が低いことから、一般的には直列や直並列に接続して用いられることが多い。【０００３】
コンデンサを直列あるいは直並列接続した際に、負荷に安定した電圧を供給するには、複数のＥＤＬＣを複雑なスイッチを用いて直列や並列接続に切り替える方法がある。【０００４】
複数のＥＤＬＣを直並列接続して構成される蓄電装置では、充放電効率を向上させるために、一般的には「バンク切り換え」と「均圧回路」と呼ばれる2つの制御手法が併用される。以下にこれらの制御手法の概要と、これら制御手法を併用した場合の問題点について述べる。【０００５】
＜バンク切り換え＞
これまでに提案されている「バンク切り換え」（例えば、特許文献１参照）は、複数のＥＤＬＣと複数のスイッチを図１（ａ）のように多段配置し、スイッチを制御することによって、ＥＤＬＣの接続状態を図１（ｂ），図１（ｃ），図１（ｄ）のように順次切り換える方式である。なお以下の説明では、１つの段を構成するキャパシタの組を、「ブロック」と呼ぶことにする。また、図中に表示されている各キャパシタが、複数個のキャパシタを直並列接続したものであっても良い。【０００６】
図１のような従来の蓄電装置は、例えば放電過程においては、放電に伴う各キャパシタ（ＥＤＬＣ）の電圧低下に伴って蓄電装置の出力電圧が低下し、インバータの入力下限電圧に近づくたびに、図１（ａ）→図１（ｂ）→図１（ｃ）の順に、ＥＤＬＣが並列接続されているブロックを順次１ブロックずつそのブロック内のＥＤＬＣを直列接続に切り換えることにより、蓄電装置の出力電圧がインバータの入力範囲に収まるように制御され、最終的に図１（ｄ）のように全てのＥＤＬＣが直列接続されるまで蓄電装置から電力が出力される。ただし、一旦ＥＤＬＣが直列接続されたブロックのそのＥＤＬＣを並列接続に戻されることはない。【０００７】
また、充電過程においては、前述した放電の場合とは逆の順序で、各キャパシタ（ＥＤＬＣ）の電圧上昇に伴って蓄電装置の出力電圧が上昇し、インバータの入力上限電圧に近づくたびに、ＥＤＬＣが直列接続されているブロックを順次１ブロックずつそのブロック内のＥＤＬＣが並列接続に切り換えられる。ただし、一旦ＥＤＬＣが並列接続されたブロックのそのＥＤＬＣを直列接続に戻されることはない。【０００８】
この従来の「バンク切り換え」は充放電特性や放電深度の向上に有効であるが、以下のような問題点がある．【０００９】
（１）ブロック間の端子間電圧のばらつき
例えば、充電過程において、ＥＤＬＣが直列接続されているブロックのそのＥＤＬＣを並列接続に切り換えると、ＥＤＬＣが並列接続されたブロックの各ＥＤＬＣに蓄積される電荷量は、ＥＤＬＣが直列接続されているブロックの各ＥＤＬＣに蓄積される電荷量の半分となるので、ブロック毎にＥＤＬＣの端子間電圧にばらつきが発生する。ＥＤＬＣの端子間電圧にばらつきが発生すると、ＥＤＬＣが並列接続に切り換わったブロックのそのＥＤＬＣが満充電に達するまで、ＥＤＬＣが直列接続されているブロックの各ＥＤＬＣの端子間電圧を耐電圧以下に保持し続けなければ、ＥＤＬＣが直列接続されているブロックの各ＥＤＬＣは過充電に陥る。【００１０】
（２）ブロックを構成するＥＤＬＣの個数の違いによる充電特性の違い
通常、ブロックを構成するＥＤＬＣの個数が同一となるように装置を構成すべきであるが、やむをえずブロックごとのＥＤＬＣの個数が異なる場合も起こり得る。そのような場合には、充電過程において、ＥＤＬＣの個数の多いブロックのそのＥＤＬＣの接続状態を直列から並列に切り換えた時、蓄電装置の出力電圧Ｖtが極端に低下し、その並列に切り換えられた各ＥＤＬＣの充電が進んで次の切り換えが起こるまでに多大な時間を有することがある。また最悪の場合には、蓄電装置の出力電圧Ｖtがインバータの入力電圧範囲を下回る可能性もある。【００１１】
さらに、蓄電装置の出力電圧Ｖtがインバータの入力電圧範囲を下回らなくても、ＥＤＬＣの端子間電圧がブロックごとに大きくばらつくので、その後、充電が進むに伴って、やがて満充電に達したＥＤＬＣが耐電圧を越え、破壊に至る可能性が生じる。【００１２】
（３）横流れ電流
図２のように、充電過程で１つのブロックのＥＤＬＣの接続状態が、図２（ａ）の直列接続から図２（ｂ）の並列状態に移行する時、もしキャパシタ（ＥＤＬＣ）Ｃ1の端子間電圧Ｖ1とキャパシタ（ＥＤＬＣ）Ｃ2の端子間電圧Ｖ2にばらつきがあると横流れ電流が発生する。したがって、仮に図２のスイッチに半導体スイッチを用いた場合には、半導体スイッチのON抵抗をＲ[Ω]とすると、発生する横流れ電流は（Ｖ2−Ｖ1）／Ｒ[A]となり、場合によっては半導体スイッチを破壊する可能性がある。【００１３】
この横流れ電流の発生を防止するためには、並列接続されるＥＤＬＣの端子間電圧のばらつきを抑制する必要がある。【００１４】
上記のような問題があるので、「バンク切り換え」だけで蓄電装置を構築することは困難である。しかしこれらの問題は、以下のような対策をとることで回避することができる。【００１５】
［１］ＥＤＬＣの端子間電圧が、耐電圧を越えないようにする制御回路を付加する。
［２］常にＥＤＬＣの端子間電圧のばらつきを抑制する制御回路を付加する。
［３］各ブロックを構成するＥＤＬＣの個数をできるだけ同数にする。
上記の［１］，［２］を実現するために「均圧回路」と呼ばれる回路が用いられる。【００１６】
＜均圧回路＞
均圧回路は、各ＥＤＬＣの端子間電圧のばらつきを抑制する制御回路で、蓄電装置の安全性の向上に役立つ。
バンク切り換え方式による蓄電装置において、ＥＤＬＣの端子間電圧にばらつきが生じる要因として、「各ＥＤＬＣの静電容量の違い」，「各ＥＤＬＣの自己放電特性の違い」，「バンク切り換えによる各ＥＤＬＣに流れる電荷量の違い」の3つが挙げられる。これらの複数要因が重なり合って、前述の3つの問題、すなわち（１）ブロック間の端子間電圧のばらつき、（２）ブロックを構成するＥＤＬＣの個数による充電特性の違い、（３）多大な横流れ電流、が生じる。以下では、「均圧回路」によるＥＤＬＣの端子間電圧の抑制について述べる。【００１７】
（１）過充電防止
均圧回路によるＥＤＬＣの過充電防止は、図３のように各ＥＤＬＣの端子間に抵抗とスイッチを設けることにより、実現される。すなわち、各ＥＤＬＣの端子間電圧を監視し、耐電圧を越えそうなＥＤＬＣに接続されたスイッチをONにすることにより、強制的に放電を行い、過充電を防止する。この均圧回路を用いることにより、他のＥＤＬＣより速く満充電に達したＥＤＬＣの端子間電圧を耐電圧以下に維持し、過充電に陥ることなく安全に充電を行うことが可能となる。このように、すべてのＥＤＬＣの端子間電圧をできるだけ同電圧に揃えることを、以下では「均圧化」と呼ぶ。また均圧回路により、ＥＤＬＣの端子間電圧を耐電圧以下に維持することによって生じる損失のことを「均圧化損失」と呼ぶ。【００１８】
（２）キャパシタ（ＥＤＬＣ）の端子間電圧のばらつき防止
均圧回路は、ＥＤＬＣの端子間電圧のばらつきを抑えるためにも使用される。従来方式では、直並列切り換えを行う電圧の近傍のみで、各キャパシタの端子間電圧のばらつきを減少させるための均圧化（文献中では「初期化」と記されている）が行われる（例えば、特許文献２参照）。このように「均圧回路」と「バンク切り換え」を併用するにより、安全に「バンク切り換え」を動作させ、繰り返しＥＤＬＣの充放電を行うことが可能となる。
【特許文献１】特開平１１−２１５６９５号公報
【特許文献２】特開２００３−１１１２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、前述した従来の蓄電装置での「バンク切り換え」と「均圧回路」との併用時に起こる問題として以下の問題がある。【００２０】
実際のＥＤＬＣの静電容量には誤差がある。したがって、先にも述べた、定められたブロック順序でしか接続状態を切り換えることができない「従来のバンク切り換え方式」では、各ブロックの合計静電容量の誤差により、以下のような問題が発生する。【００２１】
例えば充電過程において、並列接続状態にある２つのブロックを考える。一方のブロックの合計静電容量が他方の合計静電容量より大きい場合、合計静電容量の大きいブロックの方が満充電に達するまでの時間は長い。逆に、合計静電容量の小さなブロックは、満充電に達するまでの時間が短い。したがって、合計静電容量の大きいブロックが満充電に達するまでの間、静電容量の小さなブロック内のＥＤＬＣの端子間電圧を耐電圧以下に保持しなければならないので、「均圧回路」による過充電防止期間が長くなり、無駄に強制放電が行われ、均圧化損失が増大するという問題が生じる。【００２２】
また、各ブロック内に一つでも静電容量の小さなＥＤＬＣが存在すると、このＥＤＬＣの端子間電圧を基準にして、そのブロックに属する他のＥＤＬＣの端子間電圧のばらつきが抑制されるので、無駄に強制放電が行われ、充放電特性が低下するという問題が生じる場合もある。【００２３】
さらに従来方式では、ＥＤＬＣの端子間電圧のばらつき防止のために、直並列切り換えを行う電圧の近傍でのみ均圧化（文献中に「初期化」と記されている）が行われているが、その時点での端子間電圧のばらつきが大き過ぎると、均圧化に時間がかかり、均圧化損失が大きくなるという問題もある。【００２４】
上記のような問題の解決法の一つとしては、静電容量誤差の少ないＥＤＬＣを用いることであるが、静電容量の揃ったＥＤＬＣを集めて装置を構築することは、静電容量の測定時間の浪費とコストアップにつながるので現実的ではない。特に大容量の蓄電装置を構築する場合に用いられる大容量のＥＤＬＣの静電容量を正確に測定するには多大な時間を必要とする。【００２５】
本発明は、このような事情に鑑みてなされたものであって、キャパシタの静電容量誤差の影響を受けにくく、充放電効率の高い、キャパシタを用いた蓄電装置とその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、発明者が鋭意研究をした結果、次のような知見を得た。すなわち、「従来のバンク切り換え方式」の大きな問題点の一つは、例えば充電過程において、一旦、ＥＤＬＣが並列接続に切り換わったブロックのそのＥＤＬＣを充電完了まで直列接続に戻すことができず、すべてのＥＤＬＣが満充電に達するまで並列状態を維持し続けなければならなかったことにある。また、放電過程においても、一旦、ＥＤＬＣが直列接続に切り換わったブロックのＥＤＬＣを放電完了まで並列接続に戻すことができず、すべてのＥＤＬＣが放電するまで直列状態を維持し続けなければならなかった。さらに、各ブロックの直並列切り換えが、充電過程においては蓄電装置の出力電圧がインバータの入力上限電圧になった場合にのみ行われ、放電過程においては蓄電装置の出力電圧がインバータの入力下限電圧になった場合にのみ行われることも挙げられる。【００２７】
これらが原因で、ブロック毎にＥＤＬＣの端子間電圧の充放電パターンがばらつき、それが均圧化損失を増大させ、充放電特性に大きな影響を与えていることを、本願発明者は突き止めたのである。つまり、充電過程において、ブロック電圧（１つの回路ブロック内のＥＤＬＣが直列接続されている場合には各ＥＤＬＣの端子間電圧の合計電圧Vbを、また１つの回路ブロック内のＥＤＬＣが並列接続されている場合には、各ＥＤＬＣの端子間電圧の平均値電圧Vbを「ブロック電圧」と呼ぶ）の大きい順にブロックのキャパシタを並列接続とし、一旦ＥＤＬＣが並列接続に移行したブロック電圧の低いブロックのそのＥＤＬＣを直列状態に戻せれば、より速く充電することができ、均圧化損失も低下させることができる。また、放電過程においても、ブロック電圧の大きい順にブロックのキャパシタを直列接続とし、一旦ＥＤＬＣが直列接続に移行したブロック電圧の低いブロックのそのＥＤＬＣを並列状態に戻せれば、より長時間放電することができ、放電深度を向上させることができる。そこで、より多様な接続パターンを用意し、最適な接続パターンに切り換えることにより、蓄電装置を構成する全てのキャパシタの端子間電圧のばらつきを少なくした「新しいバンク切り換え方式」を以下に提案するに至ったのである。以降、「従来のバンク切り換え方式」を「従来方式」、「本発明である新しいバンク切り換え方式」を「本方式」と適宜に記述することにする。【００２８】
このような知見に基づくこの発明は次のような構成をとる。
すなわち、請求項1に記載の発明に係るキャパシタを用いた蓄電装置は、複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段と、蓄電手段からの直流出力電圧を交流出力電圧に変換して負荷に与える直流−交流変換手段と、蓄電手段の回路ブロック毎の複数個のキャパシタを並列接続した状態とそれらを直列接続した状態とに切り換える直並列切り換え手段と、蓄電手段のキャパシタの端子電圧が耐電圧値になるとそのキャパシタを強制放電させるものであって、蓄電手段のキャパシタにそれぞれ並列接続された複数個の過充電防止手段と、蓄電手段の各回路ブロックの複数個のキャパシタの端子間電圧を検出する端子間電圧検出手段と、端子間電圧検出手段で検出された各キャパシタの端子間電圧に基づいて、回路ブロックの電圧であるブロック電圧を回路ブロック毎に求めるブロック電圧求出手段と、蓄電手段の出力電圧を検出し、その電圧値に応じて直並列切り換え手段を制御する制御手段と、を備え、制御手段は、蓄電手段の充電時の場合には、蓄電手段への充電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第１過程と、蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第２過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、を行い、さらに、制御手段は、蓄電手段の放電時の場合には、蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第４過程と、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第５過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第６過程と、を行うものである。【００２９】
なお、本明細書中の「蓄電手段への充電開始時」とは、蓄電手段内の各キャパシタに殆ど電荷が蓄積されていない時であるが、蓄電手段内の各キャパシタに全く電荷が蓄積されていない時や、直流−交流変換手段の入力下限電圧に達していない程度にしか蓄電手段内の各キャパシタに電荷が蓄積されていない時も含まれる。また、本明細書中の「蓄電手段の放電開始時」とは、蓄電手段内の全キャパシタがほぼ満充電の時であるが、蓄電手段内の全キャパシタが満充電の時や、全ての回路ブロックのキャパシタが並列接続時に直流−交流変換手段の入力下限電圧を越えた程度に蓄電手段内の各キャパシタに電荷が蓄積されている時も含まれる。【００３０】
本発明の蓄電装置の作用・効果は次のとおりである。
蓄電手段への充電の場合には、まず、蓄電手段への充電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを直列接続する（第１過程）。その後、蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続する（第２過程）。また、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続する（第３過程）。【００３１】
したがって、充電過程では、蓄電手段の各回路ブロックの複数個のキャパシタを直列接続して蓄電手段への充電を開始し、蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、複数個の回路ブロックのうちブロック電圧が最も大きい回路ブロックのキャパシタを並列接続し、つまり、合計静電容量の小さい回路ブロックのキャパシタを並列接続し、当該回路ブロックでの均圧化損失を低減できるとともに、合計静電容量の大きい回路ブロックのキャパシタを直列接続のまま維持して当該回路ブロックへの充電を優先でき、充電効率を向上させることができる。また、次の切り換え時、つまり、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達した時には、その時点でキャパシタが直列接続されている回路ブロックのキャパシタを並列に戻すことも含めて、ブロック電圧が最も大きい順にｊ個の回路ブロックのキャパシタを並列接続するし、次の切り換え時に至るまでの間、つまり、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、前述と同様に、ブロック電圧が最も大きい順にｊ個の回路ブロックのキャパシタを並列接続するので、均圧化損失を低減できるとともに、合計静電容量の大きい回路ブロックのキャパシタを直列接続のまま維持して当該回路ブロックへの充電を優先でき、充電効率を向上させることができる。【００３２】
すなわち、充電過程において、複数個の回路ブロックについてのキャパシタの直並列パターンを多数実現でき、しかもその多数の直並列パターンの中から最適な直並列パターンに切り換えを行うことができる。また、次の切り換え時には、その時点でキャパシタが直列接続されている回路ブロックのキャパシタを並列に戻すことも含めて、最適な直並列パターンの選定が行われて切り換わる。さらに、次の切り換え時に至るまでの間、つまり、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、その時点でキャパシタが直列接続されている回路ブロックのキャパシタを並列に戻すことも含めて、最適な直並列パターンの選定が行われて切り換わる。【００３３】
さらに、蓄電手段の放電の場合には、まず、蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続する（第４過程）。その後、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての直流−交流変換手段の入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続する（第５過程）。また、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続する（第６過程）。【００３４】
したがって、放電過程では、蓄電手段の各回路ブロックの複数個のキャパシタを並列接続して蓄電手段の放電を開始し、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、複数個の回路ブロックのうちブロック電圧が最も大きい回路ブロックから順にその回路ブロックのキャパシタを直列接続し、つまり、合計静電容量の大きい回路ブロックのキャパシタを直列接続する。また、次の切り換え時、つまり、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達した時には、その時点でキャパシタが直列接続されている回路ブロックのキャパシタを並列に戻すことも含めて、ブロック電圧が最も大きい順にｋ個の回路ブロックのキャパシタを直列接続するし、次の切り換え時に至るまでの間、つまり、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、前述と同様に、ブロック電圧が最も大きい順にｋ個の回路ブロックのキャパシタを直列接続するので、均等に各回路ブロックの電荷を放電させることができ、放電深度を向上させることができる。すなわち、放電過程において、複数個の回路ブロックについてのキャパシタの直並列パターンを多数実現でき、しかもその多数の直並列パターンの中から最適な直並列パターンに切り換えを行うことができる。また、次の切り換え時には、その時点でキャパシタが直列接続されている回路ブロックを並列に戻すことも含めて、最適な直並列パターンの選定が行われて切り換わる。【００３５】
その結果、キャパシタの静電容量誤差の影響を受けにくく、充放電効率の高い、キャパシタを用いた蓄電装置を提供することができる。【００３６】
また、前述の蓄電装置の直流−交流変換手段に替えて、蓄電手段からの直流出力電圧を所定の直流出力電圧に変換して負荷に与える直流−直流変換手段を採用した場合であっても、前述と同様の作用効果を有する。【００３７】
なお、本明細書中の「蓄電手段への充電開始時」とは、蓄電手段内の各キャパシタに殆ど電荷が蓄積されていない時であるが、蓄電手段内の各キャパシタに全く電荷が蓄積されていない時や、直流−直流変換手段の入力下限電圧に達していない程度にしか蓄電手段内の各キャパシタに電荷が蓄積されていない時も含まれる。また、本明細書中の「蓄電手段の放電開始時」とは、蓄電手段内の全キャパシタがほぼ満充電の時であるが、蓄電手段内の全キャパシタが満充電の時や、全ての回路ブロックのキャパシタが並列接続時に直流−直流変換手段の入力下限電圧を越えた程度に蓄電手段内の各キャパシタに電荷が蓄積されている時も含まれる。【００３８】
また、制御手段は、第３過程と第６過程とを所定のインターバル時間経過毎に行うものとしてもよい。この場合には、インターバル時間経過毎に、最適な直並列パターンの選定が行われて切り換わるので、次の切り換え時に至るまでの間における充放電効率を向上させることができる。【００３９】
また、制御手段は、蓄電手段への入力電流と、蓄電手段からの出力電流との比較に基づいて、蓄電手段の充電と放電との制御を切り換えるので、充電と放電とがランダムに繰り返される場合にも、キャパシタの静電容量誤差の影響を受けにくく、充放電効率の高い、キャパシタを用いた蓄電装置を提供することができる。【００４０】
また、蓄電手段の各回路ブロック間に、通電／非通電を切り替えるスイッチを備え、制御手段は、それらのスイッチのうちで、キャパシタが並列接続された回路ブロック間に位置するスイッチを非通電とするので、当該スイッチを備えない構成と比べて、充電時間が短くて済み、充電効率を向上させることができる。【００４１】
また、制御手段は、蓄電手段の充電時および放電時において、各ブロックのキャパシタの端子間電圧をできるだけ揃えるために、端子間電圧検出手段で各ブロックのキャパシタの端子間電圧を検出し、ブロック毎にその最小端子間電圧値に許容値を加えた電圧値を越えたキャパシタを強制放電させるように、過充電防止手段を制御する第７過程を行うので、各キャパシタの端子間電圧のばらつきを許容範囲内（一定範囲内）に収まるように補正でき、直並列切り換えによる横流れ電流によるスイッチの破壊を防ぐことができる。【００４２】
また、制御手段は、第７過程を所定のインターバル時間経過毎に行うので、各キャパシタの端子間電圧のばらつきを一定のインターバル時間毎に監視し、過充電防止手段によって、各キャパシタの端子間電圧が常時に許容範囲内（一定範囲内）に収まるように補正でき、直並列切り換えによる横流れ電流によるスイッチの破壊を防止することができる。また、端子間電圧が大きくばらつく前に常時補正をしておくことにより、均圧化損失を抑えることができる。【００４３】
また、キャパシタを用いた蓄電装置の制御方法において、蓄電手段の充電時の場合には、複数個のキャパシタを有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備える蓄電手段への充電開始時に、蓄電手段の各回路ブロックの複数個のキャパシタを直列接続する第１過程と、蓄電手段の出力電圧が、蓄電手段からの直流出力電圧を交流出力電圧に変換して負荷に与える直流−交流変換手段の入力上限電圧に達すると、求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続する第２過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、を行い、さらに、蓄電手段の放電時の場合には、蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続する第４過程と、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続する第５過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続する第６過程と、を行う場合は、前述の請求項１と同様の作用効果を有する。【００４４】
また、前記制御方法において、直流−交流変換手段を直流−直流変換手段に替えた場合も同様である。
【図面の簡単な説明】
【００４５】
【図１】従来のバンク切り換えを示した回路図である。
【図２】横流れ電流を説明する回路図である。
【図３】従来の均圧回路の構成図である。
【図４】従来の各キャパシタについての充放電の時間的変化のシミュレーション結果を示す図である。
【図５】従来の蓄電装置の出力電圧についての充放電の時間的変化のシミュレーション結果を示す図である。
【図６】本発明に係る蓄電装置の実施態様を示したブロック図である。
【図７】実施例１のキャパシタ群および直並列切り換え回路の構成を示す回路図である。
【図８】均圧回路群の回路図である。
【図９】実施例１の３つの回路ブロックのキャパシタ群を備えた蓄電装置の例を示す図である。
【図１０】一つの回路ブロックのＥＤＬＣのみを直列接続する接続パターンを説明する図である。
【図１１】一つの回路ブロックのＥＤＬＣのみを並列接続する接続パターンを説明する図である。
【図１２】すべての回路ブロックのＥＤＬＣを直列接続する接続パターンを説明する図である。
【図１３】（ａ）は回路ブロック内のＥＤＬＣを直列接続したときのブロック電圧を説明する図であり、（ｂ）は回路ブロック内のＥＤＬＣを並列接続したときのブロック電圧を説明する図である。
【図１４】（ａ）〜（ｃ）は回路ブロックをｎ段接続した場合の接続パターンの一例を示す図である。
【図１５】充電時の直並列切り換えのフローチャートである。
【図１６】放電時の直並列切り換えのフローチャートである。
【図１７】充電と放電とがランダムに繰り返される場合の直並列切り換えのフローチャートである。
【図１８】実施例１の場合の１２個の各キャパシタの端子間電圧の時間的推移を示す特性図である。
【図１９】実施例１の蓄電装置の出力電圧の時間的推移を示す特性図である。
【図２０】（ａ），（ｂ）は回路ブロック間にスイッチを設けない場合と設けた場合との違いを説明する図である。
【符号の説明】
【００４６】
１０  …  蓄電装置本体
１０Ａ  …  蓄電部
１０Ｂ  …  電力変換部
１１  …  直流電流源
１２  …  負荷
１３  …  キャパシタ群
１４  …  均圧回路群
１４Ａ  …  均圧回路
１５  …  直並列切り換え回路
１６  …  キャパシタ端子間電圧検出回路
１７  …  制御回路
１８  …  ＤＣ−ＡＣインバータ
１９  …  ブロック電圧求出部
２０  …  抵抗
２１  …  電界効果トランジスタ
２２  …  放電制御回路
２３  …  スイッチ
２４  …  スイッチ
【発明を実施するための最良の形態】
【００４７】
キャパシタを用いた蓄電装置において、制御手段は、蓄電手段の充電時の場合には、蓄電手段への充電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第１過程と、蓄電手段の出力電圧が直流−交流変換手段の入力上限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第２過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力上限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｊ個の回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第３過程と、を行い、さらに、制御手段は、蓄電手段の放電時の場合には、蓄電手段の放電開始時に蓄電手段の各回路ブロックの複数個のキャパシタを並列接続するように直並列切り換え手段を制御する第４過程と、蓄電手段の出力電圧が直流−交流変換手段の入力下限電圧に達すると、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第５過程と、蓄電手段の出力電圧が再び直流−交流変換手段の入力下限電圧に達するまでの間においても、ブロック電圧求出手段で求出したブロック電圧の高い順にｋ個の回路ブロックの複数個のキャパシタを直列接続するように直並列切り換え手段を制御する第６過程と、を行うことで、キャパシタの静電容量誤差の影響を受けにくく、充放電効率の高い、キャパシタを用いた蓄電装置を提供するという目的を実現した。
【実施例１】
【００４８】
以下、図面を参照して本発明の実施例を説明する。図６は、本発明に係るキャパシタ（例えば、電気二重層コンデンサ）を用いた蓄電装置の一実施例を示すブロック図である。【００４９】
本実施例の蓄電装置は、蓄電装置本体１０を備えている。蓄電装置本体１０は、直流電流源１１から供給された直流電力を蓄電し、これを交流電力に変換して負荷１２に供給する。【００５０】
外部装置としての直流電流源１１は、例えば太陽電池、風力発電機、エンジン発電機などで構成される。【００５１】
蓄電装置本体１０は、大きく分けて、蓄電部１０Aと、この蓄電部１０Aに蓄えられた直流電力を交流電力に変換する電力変換部１０Bとを備える。【００５２】
まず、蓄電部１０Aについて説明する。蓄電部１０Aは、キャパシタとしての電気二重層コンデンサ（Electric Double layer Capacitor: ＥＤＬＣ）を複数個（本実施例では例えば２個）有する回路ブロックをｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成を備えるキャパシタ群１３と、これに接続された均圧回路群（並列モニタ回路とも呼ばれる）１４と、キャパシタ群１３の回路ブロック毎の２個のキャパシタを並列接続した状態とそれらを直列接続した状態とに切り換える直並列切り換え回路１５と、キャパシタ群１３の各ＥＤＬＣの端子間電圧を検出するキャパシタ端子間電圧検出回路１６と、キャパシタ群１３の出力電圧を検出し、その電圧値に応じて直並列切り換え回路１５を制御する制御回路１７とを含む。【００５３】
キャパシタ群１３について図７を用いて説明する。図７は、キャパシタ群１３と直並列切り換え回路１５との構成を示す回路図である。特に、図７（ａ）は全回路ブロックのＥＤＬＣが並列接続されている状態を示す。図７（ｂ）は第１段の回路ブロックのＥＤＬＣが直列接続され、それ以外の回路ブロックのＥＤＬＣが並列接続されている状態を示す。図７（ｃ）は第１段および第２段の回路ブロックのＥＤＬＣが直列接続され、それ以外の回路ブロックのＥＤＬＣが並列接続されている状態を示す。図７（ｄ）は全回路ブロックのＥＤＬＣが直列接続されている状態を示す。【００５４】
図７に示すように、キャパシタ群１３は、例えば静電容量３０００[F]、耐電圧２．３[V]のＥＤＬＣを２個有する回路ブロックを、ｎ個（ただし、ｎは２以上の自然数）直列接続した回路構成としている。キャパシタ群１３は、本発明における蓄電手段に相当する。【００５５】
直並列切り換え回路１５は、図７に示すように、キャパシタ群１３の回路ブロック毎の２個のキャパシタを並列接続した状態とそれらを直列接続した状態とに切り換えるスイッチ２４を備えている。直並列切り換え回路１５は本発明における直並列切り換え手段に相当する。【００５６】
キャパシタ端子間電圧検出回路１６は、図７に示すキャパシタ群１３の各ＥＤＬＣの端子間電圧を検出するものである。キャパシタ端子間電圧検出回路１６は本発明における端子間電圧検出手段に相当する。【００５７】
制御回路１７は、図６に示すように、キャパシタ端子間電圧検出回路１６で検出されたキャパシタ群１３の各ＥＤＬＣの端子間電圧に基づいて、キャパシタ群１３の回路ブロックの電圧であるブロック電圧を回路ブロック毎に求めるブロック電圧求出部１９を備えている。ブロック電圧求出部１９は本発明におけるブロック電圧求出手段に相当する。【００５８】
制御回路１７は、キャパシタ群１３の充電時の場合には、キャパシタ群１３への充電開始時にキャパシタ群１３の各回路ブロックの２個のＥＤＬＣを直列接続するように直並列切り換え回路１５を制御する第１過程と、キャパシタ群１３の出力電圧がＤＣ−ＡＣインバータ１８の入力上限電圧に達すると、ブロック電圧求出部１９で求出したブロック電圧の高い順にｊ個（ただし、ｊは１回の充電に際しての入力上限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの２個のＥＤＬＣを並列接続するように直並列切り換え回路１５を制御する第２過程と、キャパシタ群１３の出力電圧が再びＤＣ−ＡＣインバータ１８の入力上限電圧に達するまでの間においても、ブロック電圧求出部１９で求出したブロック電圧の高い順にｊ個の回路ブロックの２個のＥＤＬＣを並列接続するように直並列切り換え回路１５を制御する第３過程と、を行うようになっている。【００５９】
なお、キャパシタ群１３への充電開始時とは、キャパシタ群１３内の各ＥＤＬＣに殆ど電荷が蓄積されていない時であるが、キャパシタ群１３内の各ＥＤＬＣに全く電荷が蓄積されていない時や、ＤＣ−ＡＣインバータ１８の入力下限電圧に達していない程度にしかキャパシタ群１３内の各ＥＤＬＣに電荷が蓄積されていない時も含まれる。【００６０】
さらに、制御回路１７は、キャパシタ群１３の放電時の場合には、キャパシタ群１３の放電開始時にキャパシタ群１３の各回路ブロックの２個のＥＤＬＣを並列接続するように直並列切り換え回路１５を制御する第４過程と、キャパシタ群１３の出力電圧がＤＣ−ＡＣインバータ１８の入力下限電圧に達すると、ブロック電圧求出部１９で求出したブロック電圧の高い順にｋ個（ただし、ｋは１回の放電に際しての入力下限電圧に達した回数であり、最大でｎとする自然数）の回路ブロックの２個のＥＤＬＣを直列接続するように直並列切り換え回路１５を制御する第５過程と、キャパシタ群１３の出力電圧が再びＤＣ−ＡＣインバータ１８の入力下限電圧に達するまでの間においても、ブロック電圧求出部１９で求出したブロック電圧の高い順にｋ個の回路ブロックの２個のＥＤＬＣを直列接続するように直並列切り換え回路１５を制御する第６過程と、を行うようになっている。【００６１】
なお、キャパシタ群１３の放電開始時とは、キャパシタ群１３内の全ＥＤＬＣがほぼ満充電の時であるが、キャパシタ群１３内の全ＥＤＬＣが満充電の時や、全ての回路ブロックのＥＤＬＣが並列接続時にＤＣ−ＡＣインバータ１８の入力下限電圧を越えた程度にキャパシタ群１３内の各ＥＤＬＣに電荷が蓄積されている時も含まれる。【００６２】
制御回路１７は、前述の第３過程と第６過程とを所定のインターバル時間（例えば、５秒）経過毎に行うようになっている。なお、インターバル時間を５秒以外の所定の時間としてもよい。また、このインターバル時間はコンデンサ（ＥＤＬＣ）の容量を考慮して所定の時間に定めることが好ましい。【００６３】
さらに、制御回路１７は、各回路ブロックのキャパシタ端子間電圧を揃えるために、キャパシタ群１３の充電時および放電時において、キャパシタ端子間電圧検出回路１６で検出された各回路ブロックのＥＤＬＣの端子間電圧のうちで、最小の端子間電圧のＥＤＬＣの端子間電圧を基準とし、その回路ブロック中の他のＥＤＬＣの端子間電圧が、その最小端子間電圧値に許容値を加えた電圧値を越えた場合にその越えたＥＤＬＣを強制放電させるように、均圧回路群１４を制御する第７過程を行うようになっている。【００６４】
制御回路１７は、前述の第７過程を所定のインターバル時間（例えば、５秒）経過毎に行うようになっている。なお、インターバル時間を５秒以外の所定の時間としてもよい。また、このインターバル時間はコンデンサ（ＥＤＬＣ）の容量を考慮して所定の時間に定めることが好ましい。制御回路１７は本発明における制御手段に相当する。【００６５】
図７に示すように、キャパシタ群１３の各回路ブロック間には、通電／非通電を切り替えるスイッチ２３が備えられている。制御回路１７は、それらのスイッチ２３のうちで、ＥＤＬＣが並列接続された回路ブロック間に位置するスイッチ２３を非通電とする。【００６６】
均圧回路群（並列モニタ回路）１４は、図８に示すように、キャパシタ群１３を構成する各電気二重層コンデンサ（ＥＤＬＣ）C１、C２、・・・にそれぞれ並列接続される複数個の均圧回路１４Ａ、１４Ｂ、・・・から構成されている。各均圧回路１４Ａ、１４Ｂ、・・・は同じ構成であるので、以下では均圧回路１４Ａを例に採って説明する。【００６７】
均圧回路１４Ａは、抵抗２０および電解効果トランジスタ（FET）２１を直列接続してなり、コンデンサＣ１の両端子をバイパスする放電経路と、この放電経路を開閉制御する放電制御回路２２とから構成されている。放電制御回路２２は、コンデンサＣ１の端子電圧を監視しており、この端子電圧が所定電圧（電気二重層コンデンサの耐電圧）を越えると、FET２１に制御信号を与えて導通状態にすることにより、放電経路を閉状態にしてコンデンサＣ１を強制放電させる。各均圧回路１４A、１４B、・・・は、それぞれに対応した電気二重層コンデンサＣ１、Ｃ２、・・・が過充電に陥るのを阻止する。各均圧回路１４Ａ、１４Ｂ、・・・は、本発明における過充電防止手段に相当する。【００６８】
なお放電制御回路２２の役割を制御回路１７が果たす構成としても良い。すなわちキャパシタ端子間電圧検出回路１６で検出されたコンデンサＣ１の端子電圧が所定電圧（電気二重層コンデンサの耐電圧）を越えると、制御回路１７がFET２１に制御信号を与えて導通状態にすることにより、放電経路を閉状態にしてコンデンサＣ１を強制放電させる構成としても良い。【００６９】
更に、充電動作時における均圧回路１４Ａ、１４Ｂ、・・・の機能を説明する。規格上は同容量のＥＤＬＣであっても、実際には、その容量にバラツキがあるので、充電時間はＥＤＬＣごとに異なることがわかる。したがって、１つのＥＤＬＣが満充電になったとしても、他のＥＤＬＣは満充電に至っていない場合もある。そこで、上述したように、全てのＥＤＬＣに均圧回路を設けることにより、１つのＥＤＬＣが満充電に達した時点で全ＥＤＬＣの充電を終了することなく、全てのＥＤＬＣを満充電にすることができる。【００７０】
次に電力変換部１０Ｂの構成を説明する。図６に示すように、電力変換部１０Ｂは、直流−交流（DC−AC）インバータ１８を含む。DC−ACインバータ１８は、直流入力電圧を交流出力電圧に変換して負荷１２に与える。DC−ACインバータ１８は本発明における直流−交流変換手段に相当する。【００７１】
ここで、以後の説明を簡単化するために、図９（ａ）のような３つの回路ブロック（略して３ブロックとも言う）からなるキャパシタ群１３を備えた蓄電装置を例にとって説明する。つまり、前述したキャパシタ群１３および直並列切り換え回路１５の各スイッチ２４が３回路ブロックからなる構成を例にとって説明する。また以下では、閉じているスイッチ２３およびスイッチ２４のみを表示し、図９（ａ）を図９（ｂ）のように表現する。【００７２】
図９（ａ）の回路構成の場合、１つの回路ブロックのＥＤＬＣのみを直列接続し、２つの回路ブロックのＥＤＬＣを並列接続するパターンには図１０のように３種の接続パターンが存在する。【００７３】
また２つの回路ブロックのＥＤＬＣを直列接続し、１つの回路ブロックのＥＤＬＣのみを並列接続するパターンには図１１のように３種が存在し、さらにすべてのＥＤＬＣを直列接続する図１２の接続パターン、およびすべての回路ブロックのＥＤＬＣを並列接続する前述した図９のパターンを合わせると合計８種（＝２3）の接続パターンが存在することになり、本実施例装置ではこれら８種の接続パターンの中から最適な接続パターンに適宜に切り換えることができる。【００７４】
なお，以下の説明では図１３（ａ）のように、１つの回路ブロック内のＥＤＬＣが直列接続されている場合には各ＥＤＬＣの端子間電圧の合計電圧Vbを、また図１３（ｂ）のように、１つの回路ブロック内のＥＤＬＣが並列接続されている場合には、各ＥＤＬＣの端子間電圧の平均値電圧Vbを「ブロック電圧」と呼ぶことにする。【００７５】
さて，上記のような回路ブロックをｎ段接続した場合、ＥＤＬＣの接続のパターン総数は2nとなり、回路ブロック数が増加するほどそのパターン数も増加することになる。接続パターン数が増加することによって選択肢が増え、多数の接続パターンの中から最適な接続パターンが選択されることによって、ＥＤＬＣが並列接続へと移行したブロック内のそのＥＤＬＣを再び直列接続に戻し、他の回路ブロック内のＥＤＬＣを並列接続へと切り換えることが可能となり、すべてのキャパシタ（ＥＤＬＣ）の端子間電圧のばらつきを極力抑えることができる。【００７６】
図１４に回路ブロックをｎ段接続した場合の接続パターンの一例を示す。図１４（ａ）はすべてのＥＤＬＣを直列接続した場合、図１４（ｂ）は１回路ブロックのＥＤＬＣのみを並列接続した場合、図１４（ｃ）は２回路ブロックのＥＤＬＣのみを並列接続した場合の例である。【００７７】
図１に示した従来の回路方式では、例えば充電時にＥＤＬＣが直列接続から並列接続へと移行したブロックの、移行直後のブロック電圧は、直列接続の時よりも極端に低くなることがある。また逆に放電時にはＥＤＬＣが並列接続から直列接続へと移行したブロックの、移行直後のブロック電圧は、並列接続時よりも極端に高くなることがあり、蓄電装置の出力電圧変動幅が大きくなることがあった。【００７８】
しかし，本方式では一定期間毎に各キャパシタ（ＥＤＬＣ）の端子間電圧をキャパシタ端子間電圧検出回路１６でモニタし、多様な接続パターンの中で、充電時にはブロック電圧が最も高い回路ブロックを並列接続に移行させ、放電時にはブロック電圧が最も高い回路ブロックを直列接続に移行させる。これを繰り返すことにより、各ブロック電圧のばらつきを抑制することができ、さらには全てのキャパシタ（ＥＤＬＣ）の端子間電圧のばらつきを極力抑えることができ、均圧回路群（並列モニタ回路）１４による均圧化損失を抑えることができる。【００７９】
ここで、制御回路１７による回路ブロックの直並列切り替え制御についてもう少し詳細に説明する。【００８０】
＜回路ブロックの直並列切り替え制御＞
従来方式では、蓄電装置の出力電圧がインバータの入力電圧範囲の下限あるいは上限に近づいた場合に、直並列の切り換えが行われ、例えば充電過程においては一旦並列接続されたブロックは直列接続に戻ることはなかった。一方、本方式では、制御回路１７を備えているので、多数の直並列の接続パターンを実現でき、最適な回路ブロックのＥＤＬＣの直並列切り換えを行うことができる。すなわち、充電過程においては、ブロック電圧が最も大きい回路ブロックからＥＤＬＣが並列に接続され、次の切り換え時には、その時点でＥＤＬＣが直列接続されている回路ブロックのそのＥＤＬＣを並列に戻すことも含めて、最適な接続パターン（直並列パターン）の選定が行われて切り換わる。また放電時においても同様で、ブロック電圧が最も大きい回路ブロックから直列に接続され、次の切り換え時には、その時点でＥＤＬＣが直列接続されているブロックのそのＥＤＬＣを並列に戻すことも含めて、最適な接続パターンの選定が行われて切り換わる。【００８１】
もう少し詳細に記すと、本蓄電装置では、制御回路１７の指令により、一定のインターバル（例えば５秒）毎に全キャパシタ（ＥＤＬＣ）の端子間電圧が計測され、最適な直並列切り換えが行われる。なお、インターバルを置かず、常時、全キャパシタの端子間電圧を計測し続けてもよい。【００８２】
充電過程における切り換え制御は、例えば全てのＥＤＬＣの電荷が「０」の時、全てのＥＤＬＣが直列接続されたパターンから充電が開始される。ある程度充電が行われて、蓄電装置の出力電圧がＤＣ−ＡＣインバータ１８の入力電圧範囲の上限（例えば１５[ｖ]）に近づく、つまり１４．９[ｖ]に達すると、ブロック電圧が最も大きい１つの回路ブロックのＥＤＬＣが並列接続され、引き続き充電が行われるが、以後、一定のインターバル（例えば５秒）毎に全キャパシタ（ＥＤＬＣ）の端子間電圧が計測され、均等に各回路ブロックに電荷が蓄積され、ブロック電圧のばらつきが最も少なくなるように、ＥＤＬＣが並列接続される１つの最適な回路ブロックが選定され、直並列の切り換えが行われる。【００８３】
全ての回路ブロックに均等に電荷が蓄積され、さらに充電が継続されて、蓄電装置の出力電圧が再びＤＣ−ＡＣインバータ１８の入力電圧範囲の上限（例えば１５[ｖ]）に近づく、つまり１４．９[ｖ]に達すると、１つの回路ブロックのＥＤＬＣを並列接続するだけでは対応できなくなるので、次には２つの回路ブロックのＥＤＬＣが並列に接続され、充電が継続される。その際には、ブロック電圧の大きい２つの回路ブロックのＥＤＬＣが並列接続に移行する。以後、同様にＥＤＬＣが並列接続するブロックを増やしながら、全てのブロックのＥＤＬＣが並列接続に移行するまで充電が続けられる。【００８４】
また放電過程では、例えば全てのＥＤＬＣが満充電の時、全てのＥＤＬＣが並列接続された接続パターンから放電が開始される。ある程度放電が行われて、蓄電装置の出力電圧がＤＣ−ＡＣインバータ１８の入力電圧範囲の下限（例えば１０．５[ｖ]）に近づく、つまり１０．６[ｖ]に達すると、ブロック電圧が最も大きい１つの回路ブロックのＥＤＬＣが直列に接続され、放電が継続される。【００８５】
引き続き放電が行われるが、一定のインターバル（例えば５秒）毎に全キャパシタ（ＥＤＬＣ）の端子間電圧が計測され、均等に各ブロックの電荷が放電されるように、ＥＤＬＣが直列接続される１つの回路ブロックの選定と切り換えが行われる。【００８６】
全ての回路ブロックの電荷が均等に放電され、さらに放電が継続されて、蓄電装置の出力電圧が再びＤＣ−ＡＣインバータ１８の入力電圧範囲の下限（例えば１０．５[ｖ]）に近づく、つまり１０．６[ｖ]に達すると、１つの回路ブロックのＥＤＬＣを直列接続するだけでは対応できなくなるので、次には２つの回路ブロックのＥＤＬＣが直列に接続され、放電が継続される。その際には、ブロック電圧が大きい２つの回路ブロックのＥＤＬＣが直列接続に移行する。以後、同様にＥＤＬＣが直列接続する回路ブロックを増やしながら、全ての回路ブロックが直列接続に移行するまで放電が続けられる。【００８７】
上記のような充電時の直並列切り換えの流れを図１５に、放電時の直並列の切り換えの流れを図１６に示す。【００８８】
図１５に示すように、ステップＳ１では、キャパシタ群１３の全ブロックのＥＤＬＣを直列接続とした状態で充電を開始する。つまり、ＥＤＬＣが並列接続となっている回路ブロックの数である並列ブロック数ｊは「０」である。ステップＳ１は本発明における第１過程に相当する。ステップＳ２では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ３では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力上限電圧Ｖtmaxに達したかどうかを検出し、達していなければステップＳ３Ａに進み、このステップＳ３Ａでインターバル（例えば５秒）の経過を待ってステップＳ２に戻り、達していればステップＳ４に進む。【００８９】
ステップＳ４では、並列ブロック数ｊに「１」を加算する。ステップＳ５では、各キャパシタ（ＥＤＬＣ）の端子間電圧を計測し、ブロック電圧を求める。ステップＳ６では、ブロック電圧の大きい順にｊ個の回路ブロックのＥＤＬＣを並列接続に切り換える。ステップＳ７では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ８では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力上限電圧Ｖtmaxに達したかどうかを検出し、達していなければステップＳ１０に進み、このステップＳ１０でインターバル（例えば５秒）の経過を待ってステップＳ５に戻り、達していればステップＳ９に進む。【００９０】
ステップＳ９では、並列ブロック数ｊが回路ブロックの総数ｎに達したかどうかを判定する。達していればステップＳ１１に進み、達していなければステップＳ４に戻る。なお、ステップＳ３〜Ｓ９は本発明における第２過程に、ステップＳ５〜Ｓ８，Ｓ１０は本発明における第３過程に相当する。【００９１】
ステップＳ１１では、キャパシタ群１３に電流供給すること、つまり、キャパシタ群１３への充電を停止し、本充電過程を終了する。【００９２】
次に放電過程について説明する。図１６に示すように、ステップＳ２１では、キャパシタ群１３の全ブロックのＥＤＬＣを並列接続とした状態で放電を開始する。つまり、ＥＤＬＣが直列接続となっている回路ブロックの数である直列ブロック数ｋは「０」である。ステップＳ２１は本発明における第４過程に相当する。ステップＳ２２では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ２３では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力下限電圧Ｖtminに達したかどうかを検出し、達していなければステップＳ２３Ａに進み、このステップＳ２３Ａでインターバル（例えば５秒）の経過を待ってステップＳ２２に戻り、達していればステップＳ２４に進む。【００９３】
ステップＳ２４では、直列ブロック数ｋに「１」を加算する。ステップＳ２５では、各キャパシタ（ＥＤＬＣ）の端子間電圧を計測し、ブロック電圧を求める。ステップＳ２６では、ブロック電圧の大きい順にｋ個の回路ブロックのＥＤＬＣを直列接続に切り換える。ステップＳ２７では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ２８では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力下限電圧Ｖtminに達したかどうかを検出し、達していなければステップＳ３０に進み、このステップＳ３０でインターバル（例えば５秒）の経過を待ってステップＳ２５に戻り、達していればステップＳ２９に進む。【００９４】
ステップＳ２９では、直列ブロック数ｋが回路ブロックの総数ｎに達したかどうかを判定する。達していればステップＳ３１に進み、達していなければステップＳ２４に戻る。なお、ステップＳ２３〜Ｓ２９は本発明における第５過程に、ステップＳ２５〜Ｓ２８，Ｓ３０は本発明における第６過程に相当する。【００９５】
ステップＳ３１では、キャパシタ群１３からの出力、つまり、キャパシタ群１３の放電を停止し、本放電過程を終了する。【００９６】
なお、充電と放電がランダムに繰り返される場合には、直流電流源１１から蓄電装置への入力電流と蓄電装置からＤＣ−ＡＣインバータ１８への出力電流を絶えず検知し、充電モードと放電モードの切り換えを判断することで、充電と放電がランダムに繰り返される構成においても好適に充電と放電を行うことができる。この充電と放電がランダムに繰り返される場合の直並列切り換えの流れについて図１７を用いて説明する。【００９７】
図１７に示すように、ステップＳ４１では、キャパシタ群１３の全ブロックのＥＤＬＣを直列接続とした状態で充電を開始する。つまり、蓄電装置の出力（放電）停止状態であり、ＥＤＬＣが並列接続となっている回路ブロックの数である並列ブロック数ｊは「０」である。ステップＳ４１は本発明における第１過程に相当する。ステップＳ４２では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ４３では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力上限電圧Ｖtmaxに達したかどうかを検出し、達していなければステップＳ４４に進み、このステップＳ４４でインターバル（例えば５秒）の経過を待ってステップＳ４２に戻り、達していればステップＳ４４に進む。【００９８】
ステップＳ４５では、蓄電装置の出力（放電）を開始する。ステップＳ４６では、並列ブロック数ｊに「１」を加算する。ステップＳ４７では、各キャパシタ（ＥＤＬＣ）の端子間電圧を計測し、ブロック電圧を求める。ステップＳ４８では、ブロック電圧の大きい順にｊ個の回路ブロックのＥＤＬＣを並列接続に切り換える。ステップＳ４９では、直流電流源１１から蓄電装置への入力電流Ｉinが、蓄電装置からＤＣ−ＡＣインバータ１８への出力電流Ｉoutよりも大きいあるいは等しい場合にはステップＳ５０に進み、そうでなければステップＳ５５に進む。ステップＳ５０では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ５１では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力上限電圧Ｖtmaxに達したかどうかを検出し、達していなければステップＳ５３に進み、このステップＳ５３でインターバル（例えば５秒）の経過を待ってステップＳ４７に戻り、達していればステップＳ５２に進む。【００９９】
ステップＳ５２では、並列ブロック数ｊが回路ブロックの総数ｎに達したかどうかを判定する。達していればステップＳ５４に進み、達していなければステップＳ４６に戻る。ステップＳ５４では、キャパシタ群１３に電流供給すること、つまり、キャパシタ群１３への充電を停止（入力停止）する。なお、ステップＳ４３〜Ｓ４８，Ｓ５０〜Ｓ５２は本発明における第２過程に、ステップＳ４７，Ｓ４８，Ｓ５０，Ｓ５１，Ｓ５３は本発明における第３過程に相当する。ステップＳ５４は本発明における第４過程に相当する。【０１００】
ステップＳ５５では、蓄電装置の出力電圧Ｖtを測定する。ステップＳ５６では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力下限電圧Ｖtminに達していなければステップＳ５７に進み、このステップＳ５７でインターバル（例えば５秒）の経過を待ってステップＳ５５に戻り、達していればステップＳ５８に進む。【０１０１】
ステップＳ５８では、キャパシタ群１３への充電を停止（蓄電装置への入力停止）中ならば、キャパシタ群１３への充電を再開（蓄電装置への入力再開）する。ステップＳ５９では、各キャパシタ（ＥＤＬＣ）の端子間電圧を計測し、ブロック電圧を求める。このステップＳ６０では、ブロック電圧の大きい順に（ｎ＋１−ｊ）個の回路ブロックのＥＤＬＣを直列接続に切り換える。【０１０２】
ステップＳ６１では、直流電流源１１から蓄電装置への入力電流Ｉinが、蓄電装置からＤＣ−ＡＣインバータ１８への出力電流Ｉoutよりも大きいあるいは等しい場合にはステップＳ６２に進み、そうでなければステップＳ６３に進む。ステップＳ６３では、蓄電装置の出力電圧Ｖtを測定する。なお、ステップＳ６２では、並列ブロック数ｊから「１」を減算する。その後、ステップＳ５０に進む。【０１０３】
ステップＳ６４では、蓄電装置の出力電圧ＶtがＤＣ−ＡＣインバータ１８の入力下限電圧Ｖtminに達したかどうかを検出し、達していなければステップＳ６７に進み、このステップＳ６７でインターバル（例えば５秒）の経過を待ってステップＳ５９に戻り、達していればステップＳ６５に進む。ステップＳ６５では、並列ブロック数ｊから「１」を減算する。その後、ステップＳ６６に進む。【０１０４】
ステップＳ６６では、並列ブロック数ｊが「０」であるかどうかを判定する。「０」であればステップＳ６８に進み、「０」でなければステップＳ５９に戻る。なお、ステップＳ５６，Ｓ５９，Ｓ６０，Ｓ６３〜Ｓ６６は本発明における第５過程に、ステップＳ５９，Ｓ６０，Ｓ６３，Ｓ６４，Ｓ６７は本発明における第６過程に相当する。【０１０５】
ステップＳ６８では、キャパシタ群１３の放電を停止（蓄電装置の出力停止）し、ステップＳ４２に戻る。【０１０６】
次に、本実施例の蓄電装置におけるキャパシタ（ＥＤＬＣ）の端子間電圧の常時補正について以下に説明する。【０１０７】
また本方式では、制御回路１７は、各ＥＤＬＣの端子間電圧のばらつきを一定のインターバル（例えば５秒）毎に監視し、均圧回路群（並列モニタ回路）１４を制御することによって、各ＥＤＬＣの端子間電圧が常時、一定範囲内に収まるように補正している。こうすることにより、直並列切り換えによる横流れ電流によるスイッチ２４の破壊を防止することができる。また端子間電圧が大きくばらつく前に常時補正をしておくことにより、均圧化損失を抑えることができる。【０１０８】
この常時補正は、各回路ブロックのキャパシタの端子間電圧のばらつきを抑えるための操作で、回路ブロック毎に行われる。すなわち、各回路ブロックのＥＤＬＣの中で端子間電圧が最も低いＥＤＬＣの端子間電圧VCminを基準とし、その回路ブロックにおける他のＥＤＬＣの端子間電圧がこのVCminより予め設定された補正値以上に高い場合にそのＥＤＬＣに対して強制的に放電を行う。すなわち、１つの回路ブロックが２個のキャパシタ（ＥＤＬＣ）で構成されている場合には、端子間電圧が高い方のキャパシタの端子間電圧が、端子間電圧の低いキャパシタの電圧値に許容値Ｘを加えた電圧値以上の場合に、端子間電圧が高いキャパシタの強制放電を行い、２つのキャパシタの端子間電圧を揃える。【０１０９】
また図７などに表示されている各キャパシタ（ＥＤＬＣ）のそれぞれが、複数個のキャパシタを直並列接続したものである場合には、以下の式（１）に示した条件で強制放電を行う。ただし、Nは回路ブロック内のキャパシタ総数、ｉはブロック内のキャパシタ番号、ＶCiはキャパシタ番号ｉのＥＤＬＣの端子間電圧、Ｘは許容値である。この条件を満たすキャパシタｉの強制放電を行う。
ＶCi＞ＶCmin＋Ｘ                        ・・・（１）
ＶCmin＝ｍｉｎ（ＶC1，ＶC2，…，ＶCN）【０１１０】
ここで従来方式と本方式の比較を行う。従来方式と本方式を比較するために、１２個のキャパシタ（ＥＤＬＣ）を用いた蓄電装置について検討した。各キャパシタ（ＥＤＬＣ）の耐電圧を２．３[Ｖ]とし、１２個のキャパシタのうち、第１ブロックの１個のＥＤＬＣだけが１０％の容量誤差を持っている場合、すなわち１１個のキャパシタ（ＥＤＬＣ）の静電容量が３０００[Ｆ]、１個のキャパシタ（ＥＤＬＣ）の静電容量が２７００[Ｆ]の場合の蓄電装置の充放電過程についてシミュレーションした。【０１１１】
２[Ａ]の定電流源を用いて充電し、満充電後に定電流源を切り離し、インバータを含めた負荷を３６Ｗとして、インバータの入力下限電圧まで放電した場合の実施例装置での充放電の時間的変化のシミュレーション結果を図１８，図１９に示す。また、実施例装置と同条件での従来方式の各キャパシタについての充放電の時間的変化のシミュレーション結果を図４に、従来方式の蓄電装置の出力電圧についての充放電の時間的変化のシミュレーション結果を図５に示す。なお、インバータの入力電圧範囲は１０．５〜１５[Ｖ]とした。また本方式における全キャパシタの端子電圧計測と、均等に各ブロックの電荷が充放電されるようにＥＤＬＣが直並列接続されるブロックの選定および切り換えとは、インターバル（例えば５秒）毎に行われるものとした。【０１１２】
図４，図５はそれぞれ従来方式の場合の１２個の各キャパシタの端子間電圧の時間的推移と蓄電装置の出力電圧の時間的推移を示している。また図１８，図１９はそれぞれ本方式を用いた場合の１２個の各キャパシタの端子間電圧の時間的推移と蓄電装置の出力電圧の時間的推移を示している。【０１１３】
以上の結果をみると、本方式の場合には従来方式より充電時間が１６％以上（従来方式では充電時間が５０１５秒、本方式では充電時間が４２１０秒である）短縮されていることがわかる。このことは、例えば直流電流源１１が太陽電池の場合、太陽電池の面積が１６％以上少なくて済むことを意味しており、太陽光発電・蓄電システム全体のコスト低減に大きな効果がある。【０１１４】
また図４に示すように、従来方式では１２個の各キャパシタの端子間電圧がばらついており、耐電圧に達したキャパシタの電荷が均圧回路の抵抗によって無駄に消費されていることがわかる。すなわち均圧化損失の大きいことがわかる。これに対して、図１８に示す本方式では１２個の各キャパシタの端子間電圧が常時、ほぼ同電圧で推移しながら充放電が行われていることがわかる。この差が充電時間の差となって顕著に表れているのである。これらの結果から、本方式における均圧化損失は従来のバンク切り換え方式に比べて極めて小さいことが明らかになった。また、従来方式の平均放電深度は８１．８％であり、本方式の平均放電深度は８５．７％であり、放電深度も明らかに本方式の方が向上している。【０１１５】
なお、放電深度とはＥＤＬＣに蓄積された蓄電エネルギーの利用効率を表す指標の一つであり、次の式（２）で定義される。ここでＵMaxは最大蓄電エネルギー量、Ｕremは残存蓄電エネルギー量である。
放電深度［％］＝（１−Ｕrem／ＵMax）×１００    ・・・（２）【０１１６】
ここでＥＤＬＣの蓄電エネルギー量は式（３）で定義される。ただしＶCはＥＤＬＣの端子間電圧である。
Ｕ＝ＣＶC2／２             ・・・（３）【０１１７】
式（２）と式（３）から式（４）が得られる。ただし、ＶCmaxは最大蓄電エネルギー量に対応するＥＤＬＣの端子間電圧（耐電圧）、ＶCremは残存蓄電エネルギー量に対応するＥＤＬＣの端子間電圧である。
放電深度［％］＝（１−ＶCrem2／ＶCmax2）×１００    ・・・（４）【０１１８】
本実施例では、図７に示すように、キャパシタ群１３の直列接続された各回路ブロックのブロック間にスイッチ２３を設け、制御回路１７は、それらのスイッチ２３のうちで、ＥＤＬＣが並列接続された回路ブロック間に位置するスイッチ２３を非通電としており、当該スイッチ２３を設けていない場合と比べて以下の点で優れている。【０１１９】
例えば、図２０のような３ブロックから構成される場合について説明する。図２０（ａ）は図１の回路つまり回路ブロック間スイッチ無しの方式であり、図２０（ｂ）は本方式である。どちらも第１段ブロックが直列接続されている。ここでそれぞれの第２段ブロックのキャパシタをＣ1，Ｃ2，第３のブロックのキャパシタをＣ3，Ｃ4とすると、回路ブロック間スイッチ無しの方式で図１７（ａ）に示す波線部の合成容量Ｃaは式（５）となる。
Ｃa＝（Ｃ1Ｃ3＋Ｃ1Ｃ4＋Ｃ2Ｃ3＋Ｃ2Ｃ4）／（Ｃ1＋Ｃ2＋Ｃ3＋Ｃ4）
・・・（５）【０１２０】
また本方式である図２０（ｂ）の波線部の合成容量Ｃbは式（６）となる。
Ｃb＝（Ｃ1Ｃ2Ｃ3＋Ｃ1Ｃ3Ｃ4＋Ｃ1Ｃ2Ｃ4＋Ｃ2Ｃ3Ｃ4）
／（Ｃ1Ｃ3＋Ｃ1Ｃ4＋Ｃ2Ｃ3＋Ｃ2Ｃ4）      ・・・（６）【０１２１】
通常、蓄電装置を構成する場合には同一規格のキャパシタを用いるので、ここでキャパシタの規格容量をＣとし、それぞれのキャパシタの容量誤差をΔi（i＝１,２,…４，Δi≪Ｃ）とすると，C1＝C＋Δ1，C2＝C＋Δ2，C3＝C＋Δ3，C4＝C＋Δ4となる。【０１２２】
これらを（５）式，（６）式に代入し、ΔiΔj（i＝1,2,…4, j＝1,2,…4，i≠j），ΔiΔjΔk（i＝1,2,…4, j＝1,2,…4, k＝1,2,…4，i≠j，j≠k，k≠i）の項を微少項として無視し、Δ1Δ2Δ3Δ4＝Δおくと、
Ｃａ≒２Ｃ（２Ｃ＋Δ）／４Ｃ＋Δ
Ｃｂ≒Ｃ2（４Ｃ＋３Δ）／２Ｃ（２Ｃ＋Δ）
となる。【０１２３】
したがって、Ｃａ―Ｃb＝Ｃ2Δ2／２Ｃ（２Ｃ＋Δ）（４Ｃ＋Δ）≧０となり、回路ブロック間スイッチ無しの方式である図２０（ａ）に示す波線部の合成容量Ｃaの方が、本方式である図２０（ｂ）の波線部の合成容量Ｃbより常に大きいことがわかる。【０１２４】
一般的に充電過程においては、ＥＤＬＣが並列接続されている回路ブロックの各ＥＤＬＣに蓄積される電荷量は、ＥＤＬＣが直列接続されている回路ブロックの各ＥＤＬＣに蓄積される電荷量の半分となるので、ＥＤＬＣが並列接続された回路ブロックの充電速度は急激に低下する。しかし本方式である図２０（ｂ）の波線部の合成容量Ｃbは、回路ブロック間スイッチ無しの方式である図２０（ａ）の波線部の合成容量Ｃaより小さいので、回路ブロック間スイッチ無しの方式より本方式の方が、ＥＤＬＣが並列接続された回路ブロックのＥＤＬＣの充電に要する時間が短くて済む。【０１２５】
なお、図１の回路で本方式の制御方法を適用しても、充電時間が１１％短縮され（図１の回路で本方式の制御方法を適用した場合の充電時間は４４６５秒に短縮され）、放電深度も明らかに向上し（図１の回路で本方式の制御方法を適用した場合は放電深度８５．９％であった）、図１の回路においても本方式の制御方法の有用性が確認された。【０１２６】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。【０１２７】
（１）上述した実施例では、ＤＣ−ＡＣインバータ１８を採用しているが、ＤＣ−ＤＣコンバータを採用しても良い。【０１２８】
（２）上述した実施例では、キャパシタ群１３の各回路ブロックは２個のキャパシタ（ＥＤＬＣ）を備えたものとしているが、３個以上としてもよいし、一部の回路ブロックのキャパシタ（ＥＤＬＣ）の数が他の回路ブロックのキャパシタ（ＥＤＬＣ）の数と違う場合にも適用可能である。【０１２９】
（３）上述した実施例では、キャパシタ群１３の各回路ブロックでのキャパシタとしてＥＤＬＣを採用しているが、他の種類のコンデンサなどとしてもよい。
【産業上の利用可能性】
【０１３０】
以上のように、本発明は、各キャパシタの静電容量誤差に依存しない蓄電装置を構築でき、充放電効率が高く、より安価なシステムを構築できる。なお、扱う電力の規模が大きくなる場合においても有用である。
【図１】
2007046138.tif 000003
【図２】
2007046138.tif 000004
【図３】
2007046138.tif 000005
【図４】
2007046138.tif 000006
【図５】
2007046138.tif 000007
【図６】
2007046138.tif 000008
【図７】
2007046138.tif 000009
【図８】
2007046138.tif 000010
【図９】
2007046138.tif 000011
【図１０】
2007046138.tif 000012
【図１１】
2007046138.tif 000013
【図１２】
2007046138.tif 000014
【図１３】
2007046138.tif 000015
【図１４】
2007046138.tif 000016
【図１５】
2007046138.tif 000017
【図１６】
2007046138.tif 000018
【図１７】
2007046138.tif 000019
【図１８】
2007046138.tif 000020
【図１９】
2007046138.tif 000021
【図２０】
2007046138.tif 000022
【国際調査報告】
2007046138.tif 000023
2007046138.tif 000024