(57)【要約】カソード駆動型の半導体レーザ駆動回路の出力電圧を最低限にして、駆動回路部の消費電力を抑え、光ヘッドまたは光ディスク装置の発熱を低減する。本発明の半導体レーザ駆動回路は、従来の構成に加え、半導体レーザ（１）のカソード電圧（Ｖｏｕｔ）を測定し、前記カソード電圧（Ｖｏｕｔ）が所定レベルになるようにアノード電圧（Ｖｌｄ）を制御することによって、半導体レーザ駆動回路の出力電圧を所定レベルにし、駆動回路の消費電力を下げ、光ヘッドまたは光ディスク装置の温度上昇を最小限に抑えることができる。【特許請求の範囲】
【請求項１】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を変化させて前記半導体レーザの光出力を制御する駆動部と、
前記半導体レーザのカソードに接続されカソード電圧を測定する測定部と、
前記電圧源に接続され、前記カソード電圧を第１のレベル以上になるように制御する電圧制御部と、
を備える半導体レーザ駆動回路。
【請求項２】
前記電圧源は、第１の抵抗と第２の抵抗とを含み、前記アノード電圧を前記第１の抵抗と前記第２の抵抗とで抵抗分割した分圧点の参照電圧と、第１の基準電圧とが同じになるように前記アノード電圧をフィードバック制御するＤＣ−ＤＣコンバータまたは電圧レギュレータを有し、
前記電圧制御部は、前記分圧点からの電流量を調整することによって前記アノード電圧を可変する、
請求項１に記載の半導体レーザ駆動回路。
【請求項３】
前記電圧制御部の制御出力端子と前記分圧点との間に設けた第３の抵抗と、前記制御出力端子と第２の基準電圧を発生させる電源との間に設けたに第４の抵抗とによって、前記電圧源の出力電圧の電圧を可変するための単位ステップの量が調整される、
請求項２に記載の半導体レーザ駆動回路。
【請求項４】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と、第３の基準電圧の電圧値とを比較する比較部を有する、
請求項１からの３のいずれかに記載の半導体レーザ駆動回路。
【請求項５】
前記測定部は、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する、
請求項４に記載の半導体レーザ駆動回路。
【請求項６】
前記電圧源、前記駆動部、前記測定部、及び電圧制御部の、一部または全部を集積回路として備える、
請求項１に記載の半導体レーザ駆動回路。
【請求項７】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流を吸い込み、電流量を変化させて前記半導体レーザの光出力を制御する駆動部と、
前記半導体レーザのカソード電圧を測定する測定部と、
前記カソード電圧を第１のレベル以上になるように前記電圧源に接続され前記アノード電圧を制御する電圧制御部と、
を有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置。
【請求項８】
前記電圧制御部は、光ディスクの情報再生を停止しているときは、前記アノード電圧を第２のレベルよりも小さい電圧レベルに設定する、
請求項７に記載の光ディスク装置。
【請求項９】
前記電圧制御部は、再生動作から記録動作に移行する前に、あらかじめ前記アノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、前記アノード電圧を前記第３のレベルに下げる、
請求項７または８に記載の光ディスク装置。
【請求項１０】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部とを備え、
前記測定部は、前記記録動作中に前記半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する、
請求項７から９のいずれかに記載の光ディスク装置。
【請求項１１】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を変化させて前記半導体レーザの光出力を制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１２】
前記カソード電圧が第１のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項１１に記載の集積回路。
【請求項１３】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を変化させて前記半導体レーザの光出力を制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１４】
前記カソード電圧が第１のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項１３に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体レーザの駆動における消費電力を低減する半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路に関するもので、特に青色の半導体レーザを使い光ディスクに高密度かつ高速にデータを記録再生するのに好適な半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路である。
【背景技術】
【０００２】  近年、青色の高出力半導体レーザが開発され、この短波長のレーザ光を用いた光ディスクの高密度記録技術が開発され実用されている。青色半導体レーザは、原理的に従来の赤色半導体レーザより順方向電圧が大きいため、順方向電流が同じであれば消費電力が大きくなり、発熱量も大きくなる。その結果、青色半導体レーザを光ヘッドに搭載すると、発熱による温度上昇が大きいため、光ヘッド内の他のブロックの電力低減や放熱の改善が重要な課題になってきている。
従来、光ディスク装置に用いられる半導体レーザ駆動回路の低消費電力化に関しては、音楽再生専用のＭＤ装置などで、半導体レーザとＤＣ−ＤＣコンバータを直接接続して、半導体レーザの光出力のモニタ結果に基づいてフィードバックをかける方式が用いられている。この方法は、半導体レーザとＤＣ−ＤＣコンバータの直列電圧降下が最も少なく、しかもＤＣ−ＤＣコンバータは電圧レギュレータのような電圧降下ロスが少ないので、省電力面では理想的な方式といえる。しかし、この方式は、再生から記録に切り替えるときの応答速度が不十分なため、そのままでは記録型に向かないという課題がある。
特許文献１の半導体レーザ駆動回路は、その応答速度を改良した例である。特許文献１には、カソードを接地した半導体レーザのアノードに流れる電流量を制御するとにより半導体レーザの制御を行う「アノード駆動型」の半導体レーザ駆動回路が開示されている。半導体レーザの順方向電圧（以下、「Ｖｏｐ」という。なお、ここではアノード電圧と等しい。）は、半導体レーザごとにばらつき、また半導体レーザの順方向電流（Ｉｆ）の値によっても変化するので、Ｖｏｐが所定値以下の場合には、ＤＣ−ＤＣコンバータの出力電圧を低下させることで半導体レーザ駆動回路に引加される電圧を低下させ、無駄な電力消費を抑えている。すなわち、Ｖｏｐが所定値以下の場合にはＤＣ−ＤＣコンバータの出力電圧をあらかじめ定めた低い電圧に切り替え、記録パワーと再生パワーを高速に切り替えしつつ、低電力の半導体レーザ駆動回路を実現している。
また、特許文献２には、省電力目的のアノード駆動型の半導体レーザ駆動回路が開示されている。特許文献２の半導体レーザ駆動回路では、回路電圧を正確に測定するため、ＤＣ−ＤＣコンバータの出力電圧および、レベルシフト回路とピークホールド回路とを通してＶｏｐをそれぞれ測定して、その差を演算して半導体レーザ駆動回路にかかる電圧を測定し、その結果に基づいてＤＣ−ＤＣコンバータの出力電圧を制御している。
また、特許文献３には、アノード駆動型の半導体レーザ駆動回路が開示されている。特許文献３の半導体レーザ駆動回路では、青色半導体レーザのＶｏｐをピークホールド回路、積分回路などを通して測定して、その電圧に半導体レーザ駆動回路に必要な電圧を加算した電圧が出力されるように、ＤＣ−ＤＣコンバータの出力電圧を制御している。
【特許文献１】特開２０００−２４４０５２号公報
【特許文献２】特開２００２−１５８３９５号公報
【特許文献３】特開２００２−２６０２６６号公報
【発明の開示】
【０００３】  （発明が解決しようとする課題）
青色半導体レーザの順方向電圧は、原理的に赤色半導体レーザより高く、実用的には４〜６［Ｖ］程度必要であり、寿命末期には７［Ｖ］程度が必要とされる。これを背景技術で説明した従来例のようなアノード駆動型で実現しようとすると、駆動電圧をさらに２［Ｖ］程度高くする必要があり、結果的に、半導体レーザ駆動回路に求められる電圧は９［Ｖ］程度と非常に高くなる。しかし、光ディスク装置のような民生用機器の駆動系装置に使用される半導体を製造するための主流半導体プロセス技術では、現状の耐圧が約６〜７［Ｖ］である。今後、さらなる微細化および高耐圧化を実現する半導体プロセス技術の進歩が期待できないことを考慮すると、電圧９［Ｖ］以上で動作する回路の集積化は現実的でない。
また、本発明の目的である消費電力の低減に対しても、電源電圧が上がると消費電力が上がるので不利になる。
さらに、従来例のアノード駆動型の半導体レーザ駆動回路は、高速化の面でも有利とは言えない。半導体レーザ駆動回路の出力トランジスタ（ＭＯＳ  ＦＥＴまたはバイポーラトランジスタ）として、一般にｎ型トランジスタ（ｎチャネル型ＭＯＳ  ＦＥＴ又はｎｐｎ型バイポーラトランジスタ）より動作が遅いｐ型トランジスタ（ｐチャネル型ＭＯＳ  ＦＥＴ又はｐｎｐ型バイポーラトランジスタ）を使用せざるを得ないためである。仮に工夫してｎ型トランジスタで半導体レーザ駆動回路を構成できたとしても、半導体レーザ駆動回路に必要な駆動電圧は２［Ｖ］程度高くなり、さらに半導体レーザ駆動回路の高耐圧化が必要となり、消費電力も増すという欠点が生ずる。
以上のことから、青色半導体レーザを高速に駆動し、かつ半導体レーザ駆動回路（特に制御部）を低耐圧の安価な半導体プロセスで集積するためには、従来のアノード駆動型の半導体レーザ駆動回路ではなく、青色半導体レーザのアノードに半導体レーザ駆動回路を動作させる電圧とは異なる高電圧を加え、半導体レーザのカソードでの電流量を制御する「カソード駆動型」の半導体レーザ駆動回路を用いるのが好ましいと言える。動作時の半導体レーザのカソードの電圧は、アノードの電圧からＶｏｐ分だけ低下した値になるので、半導体レーザ駆動回路そのものの駆動電圧を５［Ｖ］以下にできるので集積化に好都合である。また、カソード駆動型の半導体レーザ駆動回路にすることで、半導体レーザ駆動回路の制御部の消費電力も減らすことができる。
しかしながら、前述したアノード駆動型の半導体レーザ駆動回路を、そのままカソード駆動型の半導体レーザ駆動回路に適用しようとすると、いくつか課題が発生する。前述した３例の半導体レーザ駆動回路は、半導体レーザの順方向電圧Ｖｏｐの測定を基本としているが、カソード駆動型の半導体レーザ駆動回路では、半導体レーザのカソードが接地されていないため、Ｖｏｐを直接測定することはできない。よって、半導体レーザのアノード電圧とカソード電圧をそれぞれ測定してＶｏｐを演算する必要があり、回路が複雑となる。また、回路が複雑になるだけでなく、青色半導体レーザのアノード電圧を直接測定するには、少なくとも寿命末期の７［Ｖ］以上の耐圧の測定回路が必要となるので実用上問題となる。外部で降圧して測定できたとしても、ＩＣにしたときには、ＩＣに専用のピン（端子）が１本増えてしまう。よって、アノード駆動型の半導体レーザ駆動回路をカソード駆動型の半導体レーザ駆動回路に適用するには、根本的な改良、改善が不可欠と考えられる。
本発明は、カソード駆動型半導体レーザ駆動回路における消費電力の低減を図る際の以上のような課題を、簡易な回路構成で、低耐圧の回路を使いながら解決を図ろうとするものである。これによって、光ヘッドおよび／または光ディスク装置全体の消費電力の増大と発熱による温度上昇を抑えて、半導体レーザの寿命や動作信頼性などを向上できる。また、青色の半導体レーザ駆動回路が組み込まれた光ヘッドの消費電力を抑えることは、光ディスクの高倍速記録などで高パワーを出しやすいという利点を保持しつつ、放熱等の対策を軽減できるので装置の小型化や廉価化を実現できる。
（課題を解決するための手段）
前記従来の課題を解決するために、第１の本発明は、電圧源と、駆動部と、測定部と、電圧制御部とを備える半導体レーザ駆動回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続されカソード電圧を測定する。電圧制御部は、電圧源に接続され、カソード電圧を第１のレベル以上になるように制御する。
この半導体レーザ駆動回路によれば、半導体レーザの駆動部の電圧、すなわち半導体レーザのカソード電圧を、駆動部が動作できる最低レベル以上の所定レベルに制御できるので、駆動部による消費電力を抑えることができ、半導体レーザ駆動回路全体の発熱および温度上昇を防止できる。なお、「第１のレベル」とは、駆動部の動作が保証される最小電圧の電圧レベルをいう。
第２の発明は、第１の発明であって、電圧源は、第１の抵抗と第２の抵抗とを含み、アノード電圧を第１の抵抗と第２の抵抗とで抵抗分割した分圧点の参照電圧と、第１の基準電圧とが同じになるようにアノード電圧をフィードバック制御するＤＣ−ＤＣコンバータまたは電圧レギュレータを有する。電圧制御部は、分圧点からの電流量を調整することによってアノード電圧を可変する。なお、「電流量を調整する」には、シンク電流又はソース電流により電流量を増減させるという概念が含まれる。
これによれば、電圧源から供給される半導体レーザのアノード電圧の可変範囲、可変ステップを第１の抵抗の抵抗値と第２の抵抗の抵抗値との設定により決定することができるので、汎用の可変型電圧制御ＩＣを利用し、簡単に半導体レーザ駆動回路を実現することができる。
第３の発明は、第２の発明であって、電圧制御部の制御出力端子と分圧点との間に設けた第３の抵抗と、制御出力端子と第２の基準電圧を発生させる電源との間に設けたに第４の抵抗とによって、電圧源の出力電圧の電圧を可変するための単位ステップの量が調整される。
これによれば、第３の抵抗と第４の抵抗とを設けることで、第１の抵抗と第２の抵抗との分圧点に実質的に電流を供給することができ、たとえ汎用の可変型電圧制御ＩＣ等の推奨分割抵抗値が異なっていても、Ｄレンジおよび分解能が同じ電圧制御部を使って、同じ電圧制御レンジおよび分解能が実現できる。これは、電圧制御部を集積回路化しても、同じＩＣ等で異なる構成の電圧源を制御できるので実用性は高い。
第４の発明は、第１から第３のいずれかの発明であって、測定部は、半導体レーザのカソード電圧の電圧値またはカソード電圧を分圧した電圧値と、第３の基準電圧の電圧値とを比較する比較部を有する。
これによれば、抵抗を個別部品として配置すれば、測定部に低耐圧の回路が使える。特に青色半導体レーザのＶｏｐが高いため、低耐圧プロセスで測定部をＩＣに集積するには有効である。
第５の発明は、第４の発明であって、測定部は、比較部により取得された、半導体レーザのパルス発光時におけるカソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する。
これによれば、パルス変調しているときの半導体レーザのカソード電圧の最小値を安価かつ容易にしかも高速に検出することができる。
第６の発明は、第１の発明であって、電圧源、駆動部、測定部、及び電圧制御部の、一部または全部を集積回路として備える。
これによれば、本発明における低電力化の利点を安価に大量に供給することが可能になる。
第７の発明は、電圧源と、駆動部と、測定部と、電圧制御部とを有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流を吸い込み、電流量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソード電圧を測定する。電圧制御部は、カソード電圧を第１のレベル以上になるように電圧源に接続されアノード電圧を制御する。なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
この光ディスク装置によれば、光ディスクに情報を記録・再生するための半導体レーザ駆動回路の消費電力をできるだけ少なくすることができ、光ヘッドや光ディスク装置の発熱を抑えることができる。
また、半導体レーザの温度上限が決まっている場合には、光ヘッド自体の温度上昇が抑えられるので、高い出力パワーが必要とされる高倍速記録の実現化や、ドライブ装置の小型化・薄型化、さらには光ディスク装置を使う環境温度の許容値を上げることなどができ、その利点は大きい。
第８の発明は、第７の発明であって、電圧制御部は、光ディスクの情報再生を停止しているときは、アノード電圧を第２のレベルよりも小さい電圧レベルに設定する。なお、「第２のレベル」とは、例えば、駆動部を構成する回路の耐圧レベルをいう。
これによれば、半導体レーザ駆動回路の出力端子の電圧すなわち半導体レーザのカソード電圧を低く抑えることができ、汎用の低耐圧の半導体プロセス技術で信頼性の十分な半導体レーザ駆動回路を実現することができる。
第９の発明は、第７又は第８の発明であって、電圧制御部は、再生動作から記録動作に移行する前に、あらかじめアノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、アノード電圧を第３のレベルに下げる。なお、「第３のレベル」とは、例えば、半導体レーザの再生時の出力パワーを確保するために必要な最小のカソード電圧の電圧レベルをいう。
これによれば、光ディスク装置における半導体レーザ駆動回路の出力電圧を、ともに最小限のレベルにできるので、低電力化が効率よく行える。
第１０の発明は、第７から第９のいずれかの発明であって、測定部は、半導体レーザのカソード電圧の電圧値またはカソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、比較部により取得された、半導体レーザのパルス発光時におけるカソード電圧のボトム値の比較結果を、記憶する記憶部とを備える。測定部は、記録動作中に半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する。なお、「選択的に測定する」とは、例えば、一定期間に出現する複数の極小値の中から最小値を選択して測定することをいう。
この発明では、記録動作中に、半導体レーザがマルチパルス変調されたレーザ光を発光する場合、半導体レーザのピークパワーに対応するカソード電圧が極小値として複数回出現するので、そのカソード電圧の極小値の中からカソード電圧の最小値を選択し、測定部で測定することができる。したがって、記録中のピークパワー発光時における半導体レーザ駆動回路の出力電圧（カソード電圧）の最低値を正確に測定できる。
第１１の発明は、電圧源と、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１２の発明は、第１１の発明であって、カソード電圧が第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
この集積回路であれば、外部付加回路を用いることなく消費電力を抑える半導体レーザ駆動回路を構成することが出来る。
第１３の発明は、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１４の発明は、第１３の発明であって、カソード電圧が第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。請求項１３に記載の集積回路。第１の発明での「第１のレベル」と同様である。
第１３及び第１４の発明の集積回路によれば、電圧源を含まないので、電圧源からの電源ノイズ等の影響を受けにくい集積回路を実現することができる。また、電圧源を含まないため、汎用の低耐圧の半導体プロセス技術で集積回路を実現できる。
（発明の効果）
本発明のカソード駆動型の半導体レーザ駆動回路によれば、出力電圧（半導体レーザのカソード電圧）だけを測定し、半導体レーザのアノード電圧を制御する構成とすることにより、消費電力とそれによる発熱が少なく、信頼性に富む安価な半導体レーザ駆動回路並びにそれを備えた光ディスク装置及び集積回路が提供できる。
【図面の簡単な説明】
【０００４】
【図１】本発明の実施の形態における半導体レーザ駆動回路のブロック図
【図２】実施の形態における半導体レーザ駆動部３（ＬＤＤ）の具体例を示す図
【図３】実施の形態における出力電圧検出部７（Ｖｄｅｔ）の具体例を示す図
【図４】実施の形態における電圧制御部８（ＤＡＣ）の具体例を示す図
【図５】実施の形態における可変電圧源（ＰＷＲ）の第１の具体例を示す図
【図６】実施の形態における可変電圧源（ＰＷＲ）の第２の具体例を示す図
【図７】記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御なし）
【図８】記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御有り）
【図９】光ディスク装置のブロック図
【符号の説明】
【０００５】１    半導体レーザ（ＬＤ）
２    可変電圧源（ＰＷＲ）
３    半導体レーザ駆動部（ＬＤＤ）
４    半導体レーザパワー制御部（ＬＰＣ）
５    ｐｉｎフォトダイオード
６    前光モニタ部（ＦＭｄｅｔ）
７    出力電圧検出部（Ｖｄｅｔ）
８    電圧制御部（ＤＡＣ）
９    温度センサ（Ｔｅｍｐ）
Ｖｌｄ    アノード電圧
Ｖｏｕｔ    カソード電圧（出力電圧）
ＲＤＤＡＣ    再生電流源
ＢＳＤＡＣ    バイアス電流源
ＰＫＤＡＣ    ピーク電流源
Ｑ３１，Ｑ３２    トランジスタ
７１，７２    カソード電圧Ｖｏｕｔ分割抵抗
７３    コンパレータ
７４    基準電圧源
７５，７６    ＮＡＮＤゲート
８１    電流源
８２，８２Ｇ    トランジスタ
８３，８３Ｇ    抵抗
８４，８４Ｇ    スイッチ
１００    光ディスク装置
２ａ    電圧レギュレータ
Ｒ１，Ｒ２    アノード電圧Ｖｌｄ分割抵抗
２ｂ    昇圧型ＤＣ−ＤＣコンバータ
Ｒ３，Ｒ４    Ｖｌｄ制御抵抗
【発明を実施するための最良の形態】
【０００６】  以下本発明の実施の形態について、図面を参照しながら説明する。以下で説明する半導体レーザ駆動回路は、例えば、図９に示すように記録再生型あるいは再生専用型の光ディスク装置１００に内蔵されているものである。なお、図９は、光ディスク装置１００の主要な部分のみを図示している。図９を用いて、光ディスク装置の記録動作及び再生動作について簡単に説明する。情報の記録再生時には、半導体レーザ１から記録又は再生に応じた強度のレーザ光が出射され、そのレーザ光は、コリメータレンズ９１で平行光に変換される。平行光に変換されたレーザ光の大部分は、偏光ビームスプリッタ９３で反射し、対物レンズ９２の方向へ導かれ、対物レンズ９２を通過し、光ディスクＤＳＣ上の領域に照射され、情報の記録、再生が行われる。一方、コリメータレンズ９１で平行光に変換された若干のレーザ光は、偏光ビームスプリッタ９３を透過し、集光レンズ９４で集光され、ｐｉｎフォトダイオード５で受光され、記録時又は再生時のレーザ光の強度の検出が行われる。
以下、半導体レーザ駆動回路について説明する。なお、特に断りのない限り、出力電圧は半導体レーザのカソード電圧と等しいものとして説明を進める。
図１は、本発明の実施の形態における半導体レーザ駆動回路のブロック図である。
図１において、１は半導体レーザ、２は半導体レーザ１のアノードに電圧を供給する可変電圧源で、可変電圧源２は電源電圧Ｖｃｃから電圧供給を受け、ＶＬＤ端子にアノード電圧Ｖｌｄを出力する。半導体レーザ１のカソードは出力端子ＶＯＵＴから半導体レーザ駆動部３によって電流が吸い込まれる（半導体レーザ駆動部３により半導体レーザ１のカソードに流れる電流量を制御する）ことによって発光する。半導体レーザ１の光強度はシンク電流Ｉｏｐによって半導体レーザパワー制御部４によって制御される。光ディスク装置での具体例では、再生時には半導体レーザ駆動部に内蔵された高周波モジュール（不図示）で変調された電流がシンク電流Ｉｏｐとして流され、半導体レーザ１の再生パワーレベルが得られる。記録時には記録マーク、スペースの形状に対応してパルス変調された電流がシンク電流Ｉｏｐとして流され、半導体レーザ１の記録パワーレベルが得られる。半導体レーザの再生パワーレベル及び記録パワーレベルは、テスト発光や、パルス波形のサンプリングによってフィードバック制御される。
半導体レーザ１の光強度は、半導体レーザ１で発光された光がｐｉｎフォトダイオード５で受光され、半導体レーザ１からの光の強度に応じた電流がｐｉｎフォトダイオード５に流れるので、その電流が前光モニタ部６で電流電圧変換され半導体レーザパワー制御部４に光強度（パワー）情報として送られることで検出される。出力端子ＶＯＵＴの電圧は、出力電圧検出部７でカソード電圧Ｖｏｕｔとして検出される。半導体レーザパワー制御部４は、通常の光強度の制御に加えて、出力電圧検出部７から受け取るカソード電圧Ｖｏｕｔの電圧値が、半導体レーザ駆動部３の最低動作電圧Ｖｍｉｎを下回らないように、電圧制御部８のＶＣＯＮ端子を介して可変電圧源２のアノード電圧Ｖｌｄを制御するものである。通常は、半導体レーザ駆動部３の消費電力を抑えるために、カソード電圧ＶｏｕｔがＶｍｉｎと同じになるように制御する。９は温度センサであり、光ヘッドの温度によって変化する半導体レーザ１の直流抵抗Ｒｓおよび／またはＶｍｉｎの値を、半導体レーザパワー制御部４がテーブル参照するために使う。
以上のブロックの構成要素は、可変電圧源２および半導体レーザパワー制御部４以外は、基本的に光ヘッド（図９の９６の部分に相当）に搭載されている。可変電圧源には汎用の電圧レギュレータまたはＤＣ−ＤＣコンバータなどが好適で、実装スペース、電力消費やノイズなどを考慮すると光ヘッド外に置くのが好ましい。また、半導体レーザパワー制御部４の機能は、その一部又は全部がソフトウェアによりマイコンあるいはＤＳＰ（デジタル信号プロセッサ）を制御することで実現され、そのマイコンあるいはＤＳＰは、いわゆる光ディスク装置のコントローラ（例えば、図９の９０に相当）として集積されることが多いので、半導体レーザパワー制御部４を実現する要素（その機能の一部又は全部を実現する、例えば、マイコン、ＤＳＰ、又はそれを集積したコントローラ）は、通常、光ヘッド外に置かれる。なお、電圧制御部８を、前記光ヘッド外に置くことも可能であるが、半導体レーザ駆動部３と出力電圧検出部７と共にＩＣやＬＳＩとし集積すれば、半導体レーザパワー制御部４に新規な回路を追加することなく本発明の省電力化を実現できる。すなわち、電圧制御部８、半導体レーザ駆動部３、出力電圧検出部７は、個別に１チップのＩＣ又はＬＳＩに集積されることで実現されてもよいし、それらの一部または全部を含むように１チップのＩＣ又はＬＳＩに集積されることで実現されてもよい。ＶＣＯＮ端子以外は各ブロックとの通信は基本的にシリアル転送等で実現できるので、ＶＣＯＮ端子の追加と制御ソフトウェアの変更のみで本発明の効果を享受することができる。
以上ブロック図で構成を示したが、光ディスク装置としての動作説明は、図７および図８で説明するが、その前に各要素の具体例を説明する。
図２は、半導体レーザ駆動部３の具体例である。この具体例では、例えば相変化書き換え型の基本的な光ディスクの記録再生用途を想定し、半導体レーザ１の出力において、再生パワー、バイアスパワー、ピークパワーを出すため、それぞれ電流源ＲＤＤＡＣ、ＢＳＤＡＣ、ＰＫＤＡＣを備える。電流源ＲＤＤＡＣ、ＢＳＤＡＣ、ＰＫＤＡＣのそれぞれの電流量は、半導体レーザパワー制御部４から端子ＲＤｃｏｎｔ、ＢＳｃｏｎｔ、ＰＫｃｏｎｔにそれぞれ入力される制御信号により制御される。光ディスクへの記録時には、電流源ＢＳＤＡＣおよびＰＫＤＡＣは、それぞれスイッチＢＳＳＷおよびＰＫＳＷによって切り替えられる。各電流源はたとえば電源電圧Ｖｃｃ（５［Ｖ］）から電流供給される。それぞれの電流はトランジスタＱ３１のコレクタ端子に加算される。加算された電流は、トランジスタＱ３１とトランジスタＱ３２とから構成されるカレントミラー回路により、トランジスタＱ３２のコレクタ電流として、供給され、Ｉｏｐとして出力端子ＶＯＵＴを介して半導体レーザ１のカソードから引き込まれる電流となる。カレントミラー回路は、消費電流低減のためトランジスタＱ３１とトランジスタＱ３２の電流比をたとえば１：５０程度になるように構成される。カソード電圧Ｖｏｕｔは、半導体レーザのアノード電圧Ｖｌｄから順方向電流がＩｏｐのときの順方向電圧Ｖｏｐを差し引いたもので決まる。光ディスク装置の再生時と記録時ではＩｏｐの値が異なるので、カソード電圧Ｖｏｕｔも再生時と記録時とで異なる。記録時、特にＰＫＳＷとＢＳＳＷがオン状態であるときにカソード電圧は低くなる。半導体レーザ１の直列抵抗ＲｓとＩｏｐの積がＶｏｐであり、半導体レーザ１の置かれた環境が低温であるほどＲｓが大きくなり、順方向電圧Ｖｏｐも大きくなるのでカソード電圧Ｖｏｕｔは小さくなる。可変電圧源２から出力されるアノード電圧は、以上の特性を考慮して制御する。なお、ここで示すＩｏｐおよびＶｏｐは、半導体レーザの定格出力時の電流、電圧ではなく、実際に流す順方向電流とそれによって決まる順方向電圧である。
図３は、出力電圧検出部７の具体例である。半導体レーザ駆動部３に集積することを前提として、簡単な構成となっている。まず、カソード電圧Ｖｏｕｔを抵抗７１と抵抗７２とで分圧して、電圧Ｖｉｎを導く。抵抗値は電流を抑えるため、１〜１０ｋΩ程度と高めにするのが好ましい。抵抗分割するのは、可変電圧源２のアノード電圧Ｖｌｄをたとえば８［Ｖ］としたときに、半導体レーザ１のＩｏｐが０とするとＶｏｐ＝０となり、結果的にＶｉｎ端子に電圧が８［Ｖ］印加されてしまうので、出力電圧検出部７をＩＣ等に集積した場合にＩＣ等が破壊されるのを防ぐためである。抵抗７１、７２を入れることで制御ソフトウェアのバグや、ハードウェアの故障が発生した場合であってもＩＣ等の破壊を簡単に防止することができる。抵抗７１と抵抗７２を同じ抵抗値をもつものにしておけば、分圧効果で電圧Ｖｉｎはアノード電圧Ｖｌｄの半分である４［Ｖ］になる。さらに、抵抗値によって半導体レーザ１に順方向電流Ｉｏｐがある程度流れるので、半導体レーザ１に順方向電圧が発生し、カソード電圧Ｖｏｕｔは前述の４［Ｖ］より十分低く抑えられる。この電圧低減効果を優先する場合には、抵抗による消費電力を多少犠牲にして、抵抗値を低めに設定する必要がある。実際は、半導体レーザ１の発光前にアノード電圧Ｖｌｄ＝０としておき、半導体レーザ１のカソードに流れる電流Ｉｏｐの電流量を増加させながらアノード電圧を０から順次上げることが確実にできれば、ＩＣの保護は可能である。
Ｖｉｎは、例えば、比較的少ない段数の可変型の基準電圧源７４と「比較部」としてのコンパレータ７３において比較され、例えば、ＮＡＮＤゲート７５と７６で構成される、「記憶部」としてのＲＳフリップフロップのＸＳＥＴ端子に入力される。可変段数を落とすのは、ＩＣを安価にするためである。ＲＳフリップフロップのフリップフロップ動作のオン・オフを制御するＸＣＬＲ制御信号は同ＲＳフリップフロップのＸＲＥＳＥＴ端子に入力され、それを“Ｌ”（論理回路を動作させるためのロー・レベル）にしておけば、比較結果は直接Ｖｌｏｗ端子に出力される。ＶｉｎがＶｃｏｍｐより低いとき、Ｖｌｏｗは真の“Ｈ”（論理回路を動作させるためのハイ・レベル）として出力される。これは、光ディスク装置の再生時を想定した検出である。ここで半導体レーザ駆動部３の最低動作電圧Ｖｍｉｎをたとえば１．５［Ｖ］とし、Ｖｃｏｍｐをその半分の０．７５［Ｖ］にする。まず半導体レーザ１の発光時は、高めのアノード電圧Ｖｌｄを設定し、半導体レーザ１に、光ディスク装置の再生動作時に相当する電流を流せば、Ｖｌｏｗは“Ｌ”になる。アノード電圧Ｖｌｄを順次下げてＶｌｏｗが“Ｈ”になったら半導体レーザ駆動部３の動作限界であると判断できる。半導体レーザ１のアノード電圧の設定を、半導体レーザ駆動部３の動作限界の若干手前の設定にすれば、カソード電圧Ｖｏｕｔを、省電力に関して、最適化できる。
光ディスク装置の記録時の検出制御は、前記ＲＳフリップフロップのラッチ機能を使う。ＸＣＬＲ制御信号を“Ｈ”にした上で、たとえば、半導体レーザ１のテスト発光を行う。テスト発光はマルチパルスによる発光でもよい。一度でもＶｉｎがＶｃｏｍｐの電圧レベルを下回り、ＸＳＥＴ端子が“Ｌ”になればＶｌｏｗが“Ｈ”になる。ボトムホールド回路（アノード駆動型半導体レーザ駆動回路のピークホールド回路に対応。）など高速化に不向きな回路を使いリアルタイムに計測しなくても、記録時のカソード電圧Ｖｏｕｔの電圧レベルを十分に検出できる。記録中にアノード電圧Ｖｌｄを下げてＶｌｏｗを検出するのが簡便な検出の方法のひとつである。なお、保持した結果をクリヤするにはＸＣＬＲ制御信号を一旦“Ｌ”にすればよい。
なお、半導体レーザ駆動回路を集積する場合に、ＶＯＵＴ端子に集積回路の耐圧以上の電圧がかからないための対策を十分に実現できる場合には、特別にＶｉｎ端子を設けなくても、ＩＣ等の内部で直接カソード電圧Ｖｏｕｔを測定してＩＣ等のピン数（端子数）を１本と外部の抵抗２本を削減することも可能である。特に超小型光ヘッドなどの実現を目指す場合には、このような部品点数の削減等の取り組みが必要になると予測される。
図４は電圧制御部８の具体例である。電圧制御部８は、主に、トランジスタ、抵抗、スイッチで構成される電流吸い込み（シンク）型のＤＡ変換器である。基準電流源８１からトランジスタ８２、抵抗８３およびスイッチ８４に電流を流し、トランジスタ群８２Ｇ、抵抗群８３Ｇおよびスイッチ群８４Ｇで重み付けを持ったカレントミラー回路を構成する。スイッチ群８４Ｇは制御信号群８５Ｇでオン・オフ制御され所望の電流量の電流を引き込める。つまり、スイッチ群８４Ｇは制御信号群８５Ｇでオン・オフ制御することにより、ＶＣＯＮ端子に流れる電流量を制御することができる。この電圧制御部８をＶＣＯＮ端子を介して可変電圧源２につなぐ。電圧制御部８を電流源型のＤＡ変換器にするのは、ノイズ耐性を向上させるためである。電圧制御部８と被制御部である可変電圧源２が実際の光ディスク装置内ではフレキシブルプリント基板などで隔離して配置されるので、電圧制御型で電圧制御部８を実現させると、ノイズ耐性が低下する。さらに可変電圧源２は、電圧レギュレータやＤＣ−ＤＣコンバータで実現されることが多く、電圧レギュレータやＤＣ−ＤＣコンバータにより、半導体レーザ１のアノード電圧制御を簡単に実現しようとすると、電圧制御部８として、本具体例で示すシンク型の電流ＤＡ変換器を用いるのが好都合である。
以下電圧レギュレータとＤＣ−ＤＣコンバータを用いて半導体レーザ１のアノード電圧を制御するための具体例をそれぞれ図５、図６を用いて説明する。
図５は、可変電圧源２の第１の具体例を示す。２ａは出力可変型の電圧レギュレータである。電源Ｖｃｃ（例えば、１３［Ｖ］）を入力してアノード電圧Ｖｌｄを出力する。２ａ３は出力の発振を防止するバイパスコンデンサである。アノード電圧Ｖｌｄは抵抗Ｒ２と抵抗Ｒ１とで分割し、分圧点の分圧電圧Ｖｃが電圧レギュレータ２ａに入力され、内蔵の基準電圧（１［Ｖ］）と分圧電圧Ｖｃとが誤差アンプ２ａ２で比較され、Ｖｃが１［Ｖ］になるように可変電圧源電圧制御部２ａ１でフィードバック制御されてアノード電圧Ｖｌｄが出力される。さらに分圧点には、前記電流シンク型のＤＡ変換器が接続され、Ｉｃｏｎで示す電流が流れるように電流シンク型のＤＡ変換器により制御される。これによって、アノード電圧Ｖｌｄが半導体レーザパワー制御部４によって制御される。計算例として、抵抗Ｒ１、抵抗Ｒ２の値をそれぞれ１［ｋΩ］、４［ｋΩ］に設定し、ＤＡ変換器は５ｂｉｔ構成で電流分解能を５０［μＡ］に設定する。ＤＡ変換器を十進表記０〜３１で制御すると、アノード電圧Ｖｌｄは５．００［Ｖ］〜１１．８２［Ｖ］（２２０［ｍＶ］ステップ）に可変できる。実用的にはＶｃｃは１２［Ｖ］が好ましいが、青色半導体レーザのＶｏｐの最大値は６〜７［Ｖ］とされているので、アノード電圧Ｖｌｄは最大レベルの必要がなく、例示したレベルが実用的と考えられる。
電圧レギュレータを使う利点は、電源ノイズの低減にある。アノード電圧Ｖｌｄは直接半導体レーザ１に印加されるので、後述のようなＤＣ−ＤＣコンバータのようなスイッチングノイズがなく、有利である。電圧レギュレータ自体の電力消費はＤＣ−ＤＣコンバータより大きいが、電圧レギュレータは、光ヘッドとは別の場所に設置するので発熱の影響は少なく、光ディスク装置で高倍速再生をした場合等に、電源ノイズが再生信号に与える影響を低減したいときには効果的な部品である。
図６は、可変電圧源２の第２の具体例を示す。２ｂは電源電圧Ｖｃｃ（例えば、５［Ｖ］）を昇圧してアノード電圧Ｖｌｄを発生させる昇圧型ＤＣ−ＤＣコンバータの制御部である。全体の動作原理は一般的な昇圧型ＤＣ−ＤＣコンバータと同じである。簡単に説明すると、昇圧型ＤＣ−ＤＣコンバータに入力された電圧は、トランジスタＱのスイッチング動作によりインダクタＬに流れる電流が制御されることで、昇圧され、ダイオードＤｉを介して、タンクコンデンサＣ２１に蓄電されて、アノード電圧Ｖｌｄを発生させる。アノード電圧Ｖｌｄは第１の具体例と同じ記号で示す抵抗Ｒ２と抵抗Ｒ１で分割されてＶｃとして誤差アンプ２ｂ２に入力され、Ｖｃと基準電圧Ｖｒｅｆが同じになるよう可変電圧源電圧制御部２ｂ１がトランジスタＱをスイッチング動作させ、結果的にアノード電圧Ｖｌｄが目標電圧になるようフィードバック制御が行われる。なお、Ｃ２２は位相補償コンデンサである。
一般にＤＣ−ＤＣコンバータは低電力用途に作られるので、外部での電力ロスを低減するため、抵抗Ｒ１と抵抗Ｒ２の推奨値は大きい。この例では、Ｒ１＝１０［ｋΩ］とＲ２＝９０［ｋΩ］が推奨値であるとしている。一方、電圧制御部８は、半導体レーザ駆動回路に集積するとすれば、外部の可変電圧源によって出力レンジを変更することはできない。しかしアノード電圧Ｖｌｄの範囲と分解能は同じにすることが好ましい。それを実現するために抵抗Ｒ３と抵抗Ｒ４を追加した。これによって、第１の具体例と同じ電圧制御部８を使い抵抗Ｒ１、Ｒ２の抵抗値が異なっても、アノード電圧Ｖｌｄの可変幅、ステップが同じように制御できるようにしている。具体的な計算式は、オームの法則で簡単に計算できるので省略するが、結果のみを示す。抵抗Ｒ３と抵抗Ｒ４をそれぞれ４０［ｋΩ］と１．８［ｋΩ］に設定すれば、ＤＡ変換器の電流分解能５０［μＡ］で０〜３１ステップで、アノード電圧は５．０５［Ｖ］〜１１．６７［Ｖ］（２１３［ｍＶ］ステップ）にできる。この例では、図６に示すように抵抗Ｒ４を設けることによって、電圧制御部８がシンク型のＤＡ変換器で、電流Ｉｃｏｎが一方向にのみ流れるタイプのものでも、電流量によって抵抗Ｒ１と抵抗Ｒ２の分圧点には電流を実質的にソース（供給）できる構造になっている。
なお、昇圧型のＤＣ−ＤＣコンバータは、前述した電圧レギュレータに比べて、電力効率が高い反面、ノイズ性能を劣化させる傾向があり、小径の光ディスクを記録再生用として用いるビデオカメラなど省電力が必須で、かつ記録時の転送レートが低くても良い機器に向くといえる。また、昇圧型のＤＣ−ＤＣコンバータを可変電圧源２として用いる場合、電圧レギュレータとは異なり、昇圧された電圧が、故障時やバグ発生時に過大電圧を発生させ、回路の特定部分を破壊する恐れがあるので、保護手段を実装するのが好ましい。
以上、本発明における内部の詳細構成を説明したが、本発明の構成のポイントは、カソード駆動型の半導体レーザ駆動回路において、半導体レーザの順方向電圧Ｖｏｐを差動増幅器等の複雑な回路を用いて直接測定するのではなく、カソード駆動の出力端子の１点のカソード電圧のみを測定するという簡便な手段で、半導体レーザ駆動回路の出力段の電圧を電圧動作限界値に近い値に設定でき、性能を落とすことなく消費電力の低減化を実現できることである。
以下、光ディスク装置に本発明の半導体レーザ駆動回路を実装したときの具体的な制御動作を、図７（半導体レーザ１のアノード電圧についての電圧制御がないとき）および図８（半導体レーザ１のアノード電圧についての電圧制御があるとき）の動作タイミング図を用い、対比して説明する。
図７において、（７ａ）は、縦軸に光ディスク装置での各動作時の半導体レーザ１のパワーレベルを示し、横軸に時間軸を示したものである。（７ｂ）はそのときの出力端子ＶＯＵＴのカソード電圧Ｖｏｕｔの電圧値を示す。ここでは、半導体レーザ１のアノード電圧Ｖｌｄは１０［Ｖ］固定で電圧制御がないものとし、半導体レーザ１のカソード電圧Ｖｏｕｔの保証動作電圧の下限は２［Ｖ］として説明する。Ｖｌｄを１０［Ｖ］と高くしているのは、半導体レーザ１の寿命や環境によるバラつきがあった場合でも十分なカソード電圧Ｖｏｕｔを確保するためである。
まず、時刻ｔ０からｔ１は半導体レーザ１の消灯時であり、半導体レーザ１の順方向電圧が０［Ｖ］なのでカソード電圧Ｖｏｕｔは１０［Ｖ］となる。実用上、カソード電圧Ｖｏｕｔ＝１０［Ｖ］は、半導体レーザ駆動回路の出力部の耐圧を超え、高すぎる電圧であるので、それを低く抑える対策は必要であるが、ここでは説明の便宜上１０［Ｖ］固定で説明する。時刻ｔ１では、まず半導体レーザ駆動部３を制御して再生時のパワー（再生パワー）で半導体レーザ１を発光させる。具体的に図２における電流源ＲＤＤＡＣに再生パワー相当の電流を流す。このときのＶｏｐは若干低いが３．５［Ｖ］としている。カソード電圧Ｖｏｕｔは、Ｖｏｐ分の電圧が降下した値である６．５［Ｖ］になる。時刻ｔ２からｔ４まではテスト発光区間を示す。まずｔ２でバイアスパワーのテスト発光を行い、次いでｔ３でピークパワーのテスト発光を行う。それぞれ電流源ＲＤＤＡＣによる電流に電流源ＢＳＤＡＣによる電流を加算した電流、さらには電流源ＰＫＤＡＣによる電流を加算した電流を、カンレントミラー回路を介して、シンク電流Ｉｏｐとして流す。半導体レーザ１の発光パワーが前光モニタ部６で検出され、目標のバイアスパワーおよびピークパワーに相当する電流が、電流源ＢＳＤＡＣおよび電流源ＰＫＤＡＣに流れるよう制御される。同時にボトムパワーを出力できるように電流源ＲＤＤＡＣが調整される。以上の演算と設定が時刻ｔ４までに実施される。実際の光ディスク装置では、再生時にのみ高周波モジュールを動作させ、記録時には動作させないので、電流源ＲＤＤＡＣには補正が必要だが説明は省略する。図７（７ａ）のＳＰで示すスペース形成区間である、時刻ｔ４からｔ９までの記録区間ではバイアスパワーによる半導体レーザ１のレーザ光を光ディスクに照射する。また、図７（７ａ）のＭＫで示すマーク形成区間ではピークパワーとボトムパワーによりマルチパルス変調された半導体レーザ１のレーザ光を光ディスクに照射する。記録区間中は半導体レーザ１の発光パワーに反比例してカソード電圧Ｖｏｕｔが降下する。より正確には半導体レーザ１の直列抵抗Ｒｓと順方向電流Ｉｏｐの積の分だけ電圧降下が発生する。図７、８では、前述の動作の一例を示している。そして、時刻ｔ９で再生状態に戻し、時刻ｔ１０で半導体レーザ１を消灯している。
以上の動作状態で、半導体レーザ１のパワーが正常に制御されるためには、カソード電圧Ｖｏｕｔが前述の２［Ｖ］以上であればよく、図７では最低で３［Ｖ］と十分にこの条件を満たしている。逆に消灯時や再生時は、必要以上にカソード電圧Ｖｏｕｔが高くなっており、これが半導体レーザ駆動部３の消費電力増大の原因になる。出力段に限定すれば、消費電力は単純にＩｏｐとＶｏｕｔの積である。動作に必要なカソード電圧Ｖｏｕｔを確保しつつ、半導体レーザ駆動部３の消費電力増大を最小限に食い止めようというのが本発明にねらいであるが、次にその動作を説明する。
図８は、本発明における半導体レーザパワー制御部４によるアノード電圧Ｖｌｄの制御動作を、図７と同一の光ディスク装置の動作として示したものである。電圧制御部８は図５で示した第１の具体例である電圧レギュレータを使っているものとする。時刻ｔ０〜ｔ１までの半導体レーザ１の消灯時には、Ｉｃｏｎの値を０として、アノード電圧Ｖｌｄを５［Ｖ］にする。時刻ｔ１で半導体レーザ１を点灯するが、点灯時にはアノード電圧Ｖｌｄはそのまま５［Ｖ］としておく。その結果カソード電圧Ｖｏｕｔは２［Ｖ］以下になる。その後、カソード電圧Ｖｏｕｔ電圧を出力電圧検出部７で２［Ｖ］と比較しながら、順次上昇させる。２［Ｖ］を超えたらアノード電圧Ｖｌｄを固定する（時刻ｔ１１）。なお、ｔ１でのアノード電圧Ｖｌｄの設定値は、再生パワーサーボ可能か否か、つまり、再生ＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）を動作させることが可能か否か不明な点にあるので、動作を安定化させるためには、半導体レーザ１に「閾値電流」を流す設定にしておいて、アノード電圧Ｖｌｄを上昇させ、カソード電圧Ｖｏｕｔが２［Ｖ］超えるようにしてから、再生ＡＰＣを動作させるのが好ましい制御手順であると考えられる。
記録動作を行う前の時刻ｔ１２では、テスト発光開始時刻ｔ２前にアノード電圧Ｖｌｄを９．５［Ｖ］程度に上げるように目標の電圧値を切り替えている。記録時のＶｏｐ増大量を、電流、温度から推定される半導体レーザ１の直列抵抗Ｒｓなどから計算し、ある程度のマージンを持ってアノード電圧Ｖｌｄが設定される。時刻ｔ３でのピークパワーのテスト発光では、テスト発光時のカソード電圧Ｖｏｕｔの実際の電圧値が２［Ｖ］よりある程度高い場合には、時刻ｔ３１でアノード電圧Ｖｌｄを下げる。ここでは０．５［Ｖ］下げている。下げる値はピークパワー出力時のカソード電圧Ｖｏｕｔが２［Ｖ］を切らないと計算される値に設定する。時刻ｔ３でのカソード電圧Ｖｏｕｔの測定は、前述したＲＳフリップフロップによるボトム検出方法を用いて実施される。カソード電圧Ｖｏｕｔを２［Ｖ］以上での範囲で変化させても、半導体レーザ駆動波形に影響することはない。ここでいうボトム検出とは、半導体レーザ１の出力のボトムパワーによるものではなく、Ｖｏｐが大きくなりカソード電圧Ｖｏｕｔが低下している状態（「ボトム」と呼ぶ）を半導体レーザ１の出力のピークパワーによって検出することを意味する。
記録区間中のアノード電圧Ｖｌｄはｔ３１で設定した９［Ｖ］に固定しておく。記録が終了後、再生時になったら時刻ｔ９１からアノード電圧Ｖｌｄを順次降下させる。カソード電圧Ｖｏｕｔが２［Ｖ］強になったらｔ９２でアノード電圧Ｖｌｄの降下を止める。この場合、出力電圧検出部７に内蔵の基準電圧Ｖｃｏｍｐは電圧制御ステップ０．２［Ｖ］を前提に２．２［Ｖ］に設定しておけば、Ｖｌｏｗ＝“Ｈ”になった段階でアノード電圧Ｖｌｄを順次降下させる動作を停止させればよく、Ｖｌｄを降下させる動作を１ステップ戻す必要はない。消灯する時刻ｔ１０前には、あらかじめアノード電圧Ｖｌｄを５［Ｖ］に戻す。このようにして、消灯時のカソード電圧Ｖｏｕｔの上昇を防ぐ。再生期間中には定期的に電圧検出をして、カソード電圧Ｖｏｕｔが上下した場合には、Ｖｏｕｔが常に２［Ｖ］以上で最小の電圧値となるように制御する。また、ｔ１０１で、可変電圧源２からの出力電圧を０［Ｖ］としているので、ｔ１０１以降では、半導体レーザ１のカソード電圧Ｖｏｕｔ及びアノード電圧Ｖｌｄともに０［Ｖ］となっている。
なお、半導体レーザ駆動部３の動作保証をするための最小のカソード電圧Ｖｏｕｔの電圧値は２［Ｖ］としているが、この値はそれを切った瞬間に突然動作不能になるという性質のものではなく、カソード電圧Ｖｏｕｔの低下に比例し少しずつ電流の直線性が悪くなる、またはパルス特性が少しずつ悪くなるなどの状況が発生する程度のものである。実用上は、たとえば１．５［Ｖ］程度までは、ある程度所望の動作をする半導体レーザ駆動部３を用いることが好ましい。また、テスト発光時に、半導体レーザ１の発光パワーが実際の記録時と異なる値に設定されているが、次の記録ブロックでのテスト発光時に、前回の記録時に採用した記録パワーの値を採用するように設定値をフィードバックするようにすれば、テスト発光時のピークパワーの値と記録時のピークパワーの値とを同じ値に近づけることができる。したがって、記録ブロック単位で順次アノード電圧Ｖｌｄを変化させる比較的ゆっくりとした制御により、ピークパワーの値の設定を行うようにしてもよい。さらに、記録中には必ずピークパワーを発光する区間が存在するので、記録ブロックを複数の区間に区切って区間ごとに、ボトム検出機能を使ってカソード電圧Ｖｏｕｔのボトム値を測定し、記録ブロック内で検出したボトム値に対応するカソード電圧Ｖｏｕｔに変化させることで、比較的高速にカソード電圧Ｖｏｕｔの電圧値を制御することもできる。また、カソード電圧Ｖｏｕｔの下限値が温度依存性を持つ場合は、温度センサ９で検出した値により半導体レーザ駆動回路部の温度が推定できるので、それを使ってアノード電圧Ｖｌｄを決めればよい。また、テスト発光時において、バイアスパワーに相当するカソード電圧Ｖｏｕｔと、ピークパワーに相当するカソード電圧Ｖｏｕｔとの差を測定することで、Ｖｏｐによる電圧降下を決める半導体レーザ１の直列抵抗Ｒｓを測定することができ、この測定した直列抵抗Ｒｓの抵抗値と記録時の順方向電流Ｉｏｐの電流値とを使って記録時のカソード電圧Ｖｏｕｔの電圧降下量を計算することもできる。
以上、本発明の実施例では、青色半導体レーザを例にして動作を説明してきたが、もちろんＣＤ用の赤外半導体レーザ、ＤＶＤ用の赤色半導体レーザ、さらには将来の超高密度光ディスク用の紫外半導体レーザにも、適用は可能である。ここで示したカソード駆動型の半導体レーザ駆動回路は、半導体レーザのどの端子もＧＮＤに接地されていないが、より高転送レート・高速性を実現する光ディスク装置においては、半導体レーザのどの端子も接地しない構成が今後必須な構成になると考えられるので、本発明における省電力制御の実用的な効果は大きい。特に将来の紫外半導体レーザは、Ｖｏｐがさらに大きくなるので、本発明における省電力構成はより重要になると考えられる。構成上もちろん、半導体レーザのアノードを接地し、制御回路を負電源により動作する構成にして、半導体レーザのカソードから電流を引き込み、カソードに流れる電流量を制御する方法も考えられるが、負電源を使うことや、制御回路からのレベルシフトが必要な分、回路は複雑になるので、民生用の安価な半導体レーザ回路としては、本発明に示した構成の方が好ましいと考えられる。
また、上記では半導体レーザ１のアノードおよびカソードに、それぞれ電圧源と半導体レーザ駆動回路の出力を接続する構成で説明してきたが、半導体レーザの変調波形の応答改善等の理由で、半導体レーザに直列にインダクタ、抵抗等を挿入した場合にも、本発明の効果が達成され、実質的に本発明と差がないことは言うまでもない。
また、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。
（その他）
なお、上記実施の形態で説明した半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置において、各ブロックは、ＬＳＩなどの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。また、半導体レーザをも集積し、１チップ化されても良い。
なお、ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてあり得る。
【産業上の利用可能性】
【０００７】  本発明にかかる半導体レーザ駆動回路は、特に青色半導体レーザを使った記録再生型の光ディスク装置の駆動部の消費電力を低減し、光ヘッドあるいは光ディスク装置全体の温度上昇を抑えるのに好適である。加えて、光ディスク装置であれば、再生専用型であろうと波長の異なる半導体レーザを使っていようと、どの種類の光ディスク装置にも使用することができる。また、本発明の半導体レーザ回路による省電力制御は、既存の半導体レーザ駆動回路に、わずかな回路を追加するだけで安価に、かつ簡単に実現できる実用性の高いものであるので、光通信や光加工機など半導体レーザを使う装置であれば、特に限定無くさまざまな用途に応用できる。
【図１】
2006137303.tif 000002
【図２】
2006137303.tif 000003
【図３】
2006137303.tif 000004
【図４】
2006137303.tif 000005
【図５】
2006137303.tif 000006
【図６】
2006137303.tif 000007
【図７】
2006137303.tif 000008
【図８】
2006137303.tif 000009
【図９】
2006137303.tif 000010
【手続補正書】
【提出日】平成18年12月18日(2006.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続されカソード電圧を測定する測定部と、
前記電圧源に接続され、前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように制御する電圧制御部と、
を備える半導体レーザ駆動回路。
【請求項２】
前記電圧源は、第１の抵抗と第２の抵抗を含み、前記アノード電圧を前記第１の抵抗と前記第２の抵抗とで抵抗分割した分圧点の参照電圧と、第１の基準電圧とが同じになるように前記アノード電圧をフィードバック制御するＤＣ−ＤＣコンバータまたは電圧レギュレータを有し、
前記電圧制御部は、前記分圧点からの電流量を調整することによって前記アノード電圧を可変する、
請求項１に記載の半導体レーザ駆動回路。
【請求項３】
前記電圧制御部の制御出力端子と前記分圧点との間に設けた第３の抵抗と、前記制御出力端子と第２の基準電圧を発生させる電源との間に設けた第４の抵抗とによって、前記電圧源の出力電圧の電圧を可変するための単位ステップの量が調整される、
請求項２に記載の半導体レーザ駆動回路。
【請求項４】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と、第３の基準電圧の電圧値とを比較する比較部を有する、
請求項１からの３のいずれかに記載の半導体レーザ駆動回路。
【請求項５】
前記測定部は、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する、
請求項４に記載の半導体レーザ駆動回路。
【請求項６】
前記電圧源、前記駆動部、前記測定部、及び電圧制御部の、一部または全部を集積回路として備える、
請求項１に記載の半導体レーザ駆動回路。
【請求項７】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流を吸い込み、電流量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソード電圧を測定する測定部と
前記電圧源に接続され、前記駆動部が前記半導体レーザの発光強度に応じて前記電流量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように前記アノード電圧を制御する電圧制御部と、
を有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置。
【請求項８】
前記電圧制御部は、光ディスクの情報再生を停止しているときは、前記アノード電圧を第２のレベルよりも小さい電圧レベルに設定する、
請求項７に記載の光ディスク装置。
【請求項９】
前記電圧制御部は、再生動作から記録動作に移行する前に、あらかじめ前記アノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、アノード電圧を前記第３のレベルに下げる、
請求項７または８に記載の光ディスク装置。
【請求項１０】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部とを備え、
前記測定部は、前記記録動作中に前記半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する、
請求項７から９のいずれかに記載の光ディスク装置。
【請求項１１】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１２】
前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項１１に記載の第４集積回路。
【請求項１３】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１４】
前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が接続される最小電圧以上の電圧レベルである第１のレベル以上になるように前記半導体レーザのアノード電圧を制御する電圧制御部をさらに備える請求項１３に記載の集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
のカソードが接地されていないため、Ｖｏｐを直接測定することはできない。よって、半導体レーザのアノード電圧とカソード電圧をそれぞれ測定してＶｏｐを演算する必要があり、回路が複雑となる。また、回路が複雑になるだけでなく、青色半導体レーザのアノード電圧を直接測定するには、少なくとも寿命末期の７［Ｖ］以上の耐圧の測定回路が必要となるので実用上問題となる。外部で降圧して測定できたとしても、ＩＣにしたときには、ＩＣに専用のピン（端子）が１本増えてしまう。よって、アノード駆動型の半導体レーザ駆動回路をカソード駆動型の半導体レーザ駆動回路に適用するには、根本的な改良、改善が不可欠と考えられる。
本発明は、カソード駆動型半導体レーザ駆動回路における消費電力の低減を図る際の以上のような課題を、簡易な回路構成で、低耐圧の回路を使いながら解決を図ろうとするものである。これによって、光ヘッドおよび／または光ディスク装置全体の消費電力の増大と発熱による温度上昇を抑えて、半導体レーザの寿命や動作信頼性などを向上できる。また、青色の半導体レーザ駆動回路が組み込まれた光ヘッドの消費電力を抑えることは、光ディスクの高倍速記録などで高パワーを出しやすいという利点を保持しつつ、放熱等の対策を軽減できるので装置の小型化や廉価化を実現できる。
［課題を解決するための手段］
前記従来の課題を解決するために、第１の本発明は、電圧源と、駆動部と、測定部と、電圧制御部とを備える半導体レーザ駆動回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続されカソード電圧を測定する。電圧制御部は、電圧源に接続され、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように制御する。
この半導体レーザ駆動回路によれば、半導体レーザの駆動部の電圧、すなわち半導体レーザのカソード電圧を、駆動部が動作できる最低レベル以上の所定レベルに制御できるので、駆動部による消費電力を抑えることができ、半導体レーザ駆動回路全体の発熱および温度上昇を防止できる。なお、「第１のレベル」とは、駆動部の動
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
部をさらに有する。
これによれば、パルス変調しているときの半導体レーザのカソード電圧の最小値を安価かつ容易にしかも高速に検出することができる。
第６の発明は、第１の発明であって、電圧源、駆動部、測定部、及び電圧制御部の、一部または全部を集積回路として備える。
これによれば、本発明における低電力化の利点を安価に大量に供給することが可能になる。
第７の発明は、電圧源と、駆動部と、測定部と、電圧制御部とを有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流を吸い込み、電流量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソード電圧を測定する。電圧制御部は、電圧源に接続され、駆動部が半導体レーザの発光強度に応じて電流量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるようにアノード電圧を制御する。なお「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
この光ディスク装置によれば、光ディスクに情報を記録・再生するための半導体レーザ駆動回路の消費電力をできるだけ少なくすることができ、光ヘッドや光ディスク装置の発熱を抑えることができる。
また、半導体レーザの温度上限が決まっている場合には、光ヘッド自体の温度上昇が抑えられるので、高い出力パワーが必要とされる高倍速記録の実現化や、ドライブ装置の小型化・薄型化、さらには光ディスク装置を使う環境温度の許容値を上げることなどができ、その利点は大きい。
第８の発明は、第７の発明であって、電圧制御部は、光ディスクの情報再生を停止しているときは、アノード電圧を第２のレベルよりも小さい電圧レベルに設定する。なお、「第２のレベル」とは、例えば、駆動部を構成する回路の耐圧レベルをいう。
これによれば、半導体レーザ駆動回路の出力端子の電圧すなわち半導体レーザのカソード電圧を低く抑えることができ、汎用の低耐圧の半導体プロセス技術で信頼性の十分な半導体レーザ駆動回路を実現することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
第９の発明は、第７又は第８の発明であって、電圧制御部は、再生動作から記録動作に移行する前に、あらかじめアノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、アノード電圧を第３のレベルに下げる。なお、「第３のレベル」とは、例えば、半導体レーザの再生時の出力パワーを確保するために必要な最小のカソード電圧の電圧レベルをいう。
これによれば、光ディスク装置における半導体レーザ駆動回路の出力電圧を、ともに最小限のレベルにできるので、低電力化が効率よく行える。
第１０の発明は、第７から第９のいずれかの発明であって、測定部は、半導体レーザのカソード電圧の電圧値またはカソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、比較部により取得された、半導体レーザのパルス発光時におけるカソード電圧のボトム値の比較結果を、記憶する記憶部とを備える。測定部は、記録動作中に半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する。なお、「選択的に測定する」とは、例えば、一定期間に出現する複数の極小値の中から最小値を選択して測定することをいう。
この発明では、記録動作中に、半導体レーザがマルチパルス変調されたレーザ光を発光する場合、半導体レーザのピークパワーに対応するカソード電圧が極小値として複数回出現するので、そのカソード電圧の極小値の中からカソード電圧の最小値を選択し、測定部で測定することができる。したがって、記録中のピークパワー発光時における半導体レーザ駆動回路の出力電圧（カソード電圧）の最低値を正確に測定できる。
第１１の発明は、電圧源と、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１２の発明は、第１１の発明であって、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この集積回路であれば、外部付加回路を用いることなく消費電力を抑える半導体レーザ駆動回路を構成することが出来る。
第１３の発明は、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力を制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１４の発明は、第１３の発明であって、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。請求項１３に記載の集積回路。第１の発明での「第１のレベル」と同様である。
第１３及び第１４の発明の集積回路によれば、電圧源を含まないので、電圧源からの電源ノイズ等の影響を受けにくい集積回路を実現することができる。また、電圧源を含まないため、汎用の低耐圧の半導体プロセス技術で集積回路を実現できる。
［発明の効果］
本発明のカソード駆動型の半導体レーザ駆動回路によれば、出力電圧（半導体レーザのカソード電圧）だけを測定し、半導体レーザのアノード電圧を制御する構成とすることにより、消費電力とそれによる発熱が少なく、信頼性に富む安価な半導体レーザ駆動回路並びにそれを備えた光ディスク装置及び集積回路が提供できる。
［図面の簡単な説明］
［０００４］
［図１］本発明の実施の形態における半導体レーザ駆動回路のブロック図
［図２］実施の形態における半導体レーザ駆動部３（ＬＤＤ）の具体例を示す図
［図３］実施の形態における出力電圧検出部７（Ｖｄｅｔ）の具体例を示す図
［図４］実施の形態における電圧制御部８（ＤＡＣ）の具体例を示す図
［図５］実施の形態における可変電圧源（ＰＷＲ）の第１の具体例を示す図
［図６］実施の形態における可変電圧源（ＰＷＲ）の第２の具体例を示す図
［図７］記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御なし）
［図８］記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御有り）
［図９］光ディスク装置のブロック図
［符号の説明］
【手続補正書】
【提出日】平成19年3月30日(2007.3.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続されカソード電圧を測定する測定部と、
前記電圧源に接続され、前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるよう前記アノード電圧を制御する電圧制御部と、
を備え、
半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、前記駆動部および前記測定部の耐圧以上である、
半導体レーザ駆動回路。
【請求項２】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と、第３の基準電圧の電圧値とを比較する比較部を有する、
請求項１に記載の半導体レーザ駆動回路。
【請求項３】
前記測定部は、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する、
請求項２に記載の半導体レーザ駆動回路。
【請求項４】
前記電圧源、前記駆動部、前記測定部、及び電圧制御部の、一部または全部を集積回路として備える、
請求項１に記載の半導体レーザ駆動回路。
【請求項５】
半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流を吸い込み、電流量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソード電圧を測定する測定部と、
前記電圧源に接続され、前記駆動部が前記半導体レーザの発光強度に応じて前記電流量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように前記アノード電圧を制御する電圧制御部と、
を有し、
半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、前記駆動部および前記測定部の耐圧以上である、
半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置。
【請求項６】
前記電圧制御部は、光ディスクの情報再生を停止しているときは、前記アノード電圧を第２のレベルよりも小さい電圧レベルに設定する、
請求項５に記載の光ディスク装置。
【請求項７】
前記電圧制御部は、再生動作から記録動作に移行する前に、あらかじめ前記アノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、前記アノード電圧を前記第３のレベルに下げる、
請求項５または６に記載の光ディスク装置。
【請求項８】
前記測定部は、前記半導体レーザの前記カソード電圧の電圧値または前記カソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、前記比較部により取得された、前記半導体レーザのパルス発光時における前記カソード電圧のボトム値の比較結果を、記憶する記憶部とを備え、
前記測定部は、前記記録動作中に前記半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する、
請求項５から７のいずれかに記載の光ディスク装置。
【請求項９】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのアノードにアノード電圧を供給する電圧源と、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１０】
前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるよう前記アノード電圧を制御する電圧制御部をさらに備え、
半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、前記駆動部および前記測定部の耐圧以上である、
請求項９に記載の集積回路。
【請求項１１】
半導体レーザを駆動する集積回路であって、
前記半導体レーザのカソードに接続され前記半導体レーザから電流の吸い込み量を前記半導体レーザの発光強度に応じて変化させて前記半導体レーザの光出力をフィードバック制御する駆動部と、
前記半導体レーザのカソードに接続され、前記半導体レーザのカソード電圧を測定する測定部と、
を備える集積回路。
【請求項１２】
前記駆動部が前記半導体レーザの発光強度に応じて前記電流の吸い込み量を変化させて前記半導体レーザの光出力をフィードバック制御しているとき、前記カソード電圧を前記駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるよう前記アノード電圧を制御する電圧制御部をさらに備え、
半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、前記駆動部および前記測定部の耐圧以上である、
請求項１１に記載の集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザの駆動における消費電力を低減する半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路に関するもので、特に青色の半導体レーザを使い光ディスクに高密度かつ高速にデータを記録再生するのに好適な半導体レーザ駆動回路およびそれを備えた光ディスク装置、集積回路である。
【背景技術】
【０００２】
近年、青色の高出力半導体レーザが開発され、この短波長のレーザ光を用いた光ディスクの高密度記録技術が開発され実用されている。青色半導体レーザは、原理的に従来の赤色半導体レーザより順方向電圧が大きいため、順方向電流が同じであれば消費電力が大きくなり、発熱量も大きくなる。その結果、青色半導体レーザを光ヘッドに搭載すると、発熱による温度上昇が大きいため、光ヘッド内の他のブロックの電力低減や放熱の改善が重要な課題になってきている。
従来、光ディスク装置に用いられる半導体レーザ駆動回路の低消費電力化に関しては、音楽再生専用のＭＤ装置などで、半導体レーザとＤＣ−ＤＣコンバータを直接接続して、半導体レーザの光出力のモニタ結果に基づいてフィードバックをかける方式が用いられている。この方法は、半導体レーザとＤＣ−ＤＣコンバータの直列電圧降下が最も少なく、しかもＤＣ−ＤＣコンバータは電圧レギュレータのような電圧降下ロスが少ないので、省電力面では理想的な方式といえる。しかし、この方式は、再生から記録に切り替えるときの応答速度が不十分なため、そのままでは記録型に向かないという課題がある。
【０００３】
特許文献１の半導体レーザ駆動回路は、その応答速度を改良した例である。特許文献１には、カソードを接地した半導体レーザのアノードに流れる電流量を制御することにより半導体レーザの制御を行う「アノード駆動型」の半導体レーザ駆動回路が開示されている。半導体レーザの順方向電圧（以下、「Ｖｏｐ」という。なお、ここではアノード電圧と等しい。）は、半導体レーザごとにばらつき、また半導体レーザの順方向電流（Ｉｆ）の値によっても変化するので、Ｖｏｐが所定値以下の場合には、ＤＣ−ＤＣコンバータの出力電圧を低下させることで半導体レーザ駆動回路に引加される電圧を低下させ、無駄な電力消費を抑えている。すなわち、Ｖｏｐが所定値以下の場合にはＤＣ−ＤＣコンバータの出力電圧をあらかじめ定めた低い電圧に切り替え、記録パワーと再生パワーを高速に切り替えしつつ、低電力の半導体レーザ駆動回路を実現している。
【０００４】
また、特許文献２には、省電力目的のアノード駆動型の半導体レーザ駆動回路が開示されている。特許文献２の半導体レーザ駆動回路では、回路電圧を正確に測定するため、ＤＣ−ＤＣコンバータの出力電圧および、レベルシフト回路とピークホールド回路とを通してＶｏｐをそれぞれ測定して、その差を演算して半導体レーザ駆動回路にかかる電圧を測定し、その結果に基づいてＤＣ−ＤＣコンバータの出力電圧を制御している。
また、特許文献３には、アノード駆動型の半導体レーザ駆動回路が開示されている。特許文献３の半導体レーザ駆動回路では、青色半導体レーザのＶｏｐをピークホールド回路、積分回路などを通して測定して、その電圧に半導体レーザ駆動回路に必要な電圧を加算した電圧が出力されるように、ＤＣ−ＤＣコンバータの出力電圧を制御している。
【特許文献１】特開２０００−２４４０５２号公報
【特許文献２】特開２００２−１５８３９５号公報
【特許文献３】特開２００２−２６０２６６号公報
【発明の開示】
【０００５】
（発明が解決しようとする課題）
青色半導体レーザの順方向電圧は、原理的に赤色半導体レーザより高く、実用的には４〜６［Ｖ］程度必要であり、寿命末期には７［Ｖ］程度が必要とされる。これを背景技術で説明した従来例のようなアノード駆動型で実現しようとすると、駆動電圧をさらに２［Ｖ］程度高くする必要があり、結果的に、半導体レーザ駆動回路に求められる電圧は９［Ｖ］程度と非常に高くなる。しかし、光ディスク装置のような民生用機器の駆動系装置に使用される半導体を製造するための主流半導体プロセス技術では、現状の耐圧が約６〜７［Ｖ］である。今後、さらなる微細化および高耐圧化を実現する半導体プロセス技術の進歩が期待できないことを考慮すると、電圧９［Ｖ］以上で動作する回路の集積化は現実的でない。
【０００６】
また、本発明の目的である消費電力の低減に対しても、電源電圧が上がると消費電力が上がるので不利になる。
さらに、従来例のアノード駆動型の半導体レーザ駆動回路は、高速化の面でも有利とは言えない。半導体レーザ駆動回路の出力トランジスタ（ＭＯＳ  ＦＥＴまたはバイポーラトランジスタ）として、一般にｎ型トランジスタ（ｎチャネル型ＭＯＳ  ＦＥＴ又はｎｐｎ型バイポーラトランジスタ）より動作が遅いｐ型トランジスタ（ｐチャネル型ＭＯＳ  ＦＥＴ又はｐｎｐ型バイポーラトランジスタ）を使用せざるを得ないためである。仮に工夫してｎ型トランジスタで半導体レーザ駆動回路を構成できたとしても、半導体レーザ駆動回路に必要な駆動電圧は２［Ｖ］程度高くなり、さらに半導体レーザ駆動回路の高耐圧化が必要となり、消費電力も増すという欠点が生ずる。
【０００７】
以上のことから、青色半導体レーザを高速に駆動し、かつ半導体レーザ駆動回路（特に制御部）を低耐圧の安価な半導体プロセスで集積するためには、従来のアノード駆動型の半導体レーザ駆動回路ではなく、青色半導体レーザのアノードに半導体レーザ駆動回路を動作させる電圧とは異なる高電圧を加え、半導体レーザのカソードでの電流量を制御する「カソード駆動型」の半導体レーザ駆動回路を用いるのが好ましいと言える。動作時の半導体レーザのカソードの電圧は、アノードの電圧からＶｏｐ分だけ低下した値になるので、半導体レーザ駆動回路そのものの駆動電圧を５［Ｖ］以下にできるので集積化に好都合である。また、カソード駆動型の半導体レーザ駆動回路にすることで、半導体レーザ駆動回路の制御部の消費電力も減らすことができる。
しかしながら、前述したアノード駆動型の半導体レーザ駆動回路を、そのままカソード駆動型の半導体レーザ駆動回路に適用しようとすると、いくつか課題が発生する。前述した３例の半導体レーザ駆動回路は、半導体レーザの順方向電圧Ｖｏｐの測定を基本としているが、カソード駆動型の半導体レーザ駆動回路では、半導体レーザのカソードが接地されていないため、Ｖｏｐを直接測定することはできない。よって、半導体レーザのアノード電圧とカソード電圧をそれぞれ測定してＶｏｐを演算する必要があり、回路が複雑となる。また、回路が複雑になるだけでなく、青色半導体レーザのアノード電圧を直接測定するには、少なくとも寿命末期の７［Ｖ］以上の耐圧の測定回路が必要となるので実用上問題となる。外部で降圧して測定できたとしても、ＩＣにしたときには、ＩＣに専用のピン（端子）が１本増えてしまう。よって、アノード駆動型の半導体レーザ駆動回路をカソード駆動型の半導体レーザ駆動回路に適用するには、根本的な改良、改善が不可欠と考えられる。
【０００８】
本発明は、カソード駆動型半導体レーザ駆動回路における消費電力の低減を図る際の以上のような課題を、簡易な回路構成で、低耐圧の回路を使いながら解決を図ろうとするものである。これによって、光ヘッドおよび／または光ディスク装置全体の消費電力の増大と発熱による温度上昇を抑えて、半導体レーザの寿命や動作信頼性などを向上できる。また、青色の半導体レーザ駆動回路が組み込まれた光ヘッドの消費電力を抑えることは、光ディスクの高倍速記録などで高パワーを出しやすいという利点を保持しつつ、放熱等の対策を軽減できるので装置の小型化や廉価化を実現できる。
（課題を解決するための手段）
前記従来の課題を解決するために、第１の本発明は、電圧源と、駆動部と、測定部と、電圧制御部とを備える半導体レーザ駆動回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力をフィードバック制御する。測定部は、半導体レーザのカソードに接続されカソード電圧を測定する。電圧制御部は、電圧源に接続され、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるよう前記アノード電圧を制御する。
【０００９】
そして、半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、駆動部および測定部の耐圧以上である。
この半導体レーザ駆動回路によれば、半導体レーザの駆動部の電圧、すなわち半導体レーザのカソード電圧を、駆動部が動作できる最低レベル以上の所定レベルに制御できるので、駆動部による消費電力を抑えることができ、半導体レーザ駆動回路全体の発熱および温度上昇を防止できる。なお、「第１のレベル」とは、駆動部の動作が保証される最小電圧の電圧レベルをいう。 
第２の発明は、第１の発明であって、測定部は、半導体レーザのカソード電圧の電圧値またはカソード電圧を分圧した電圧値と、第３の基準電圧の電圧値とを比較する比較部を有する。
【００１０】
これによれば、抵抗を個別部品として配置すれば、測定部に低耐圧の回路が使える。特に青色半導体レーザのＶｏｐが高いため、低耐圧プロセスで測定部をＩＣに集積するには有効である。
第３の発明は、第２の発明であって、測定部は、比較部により取得された、半導体レーザのパルス発光時におけるカソード電圧のボトム値の比較結果を、記憶する記憶部をさらに有する。
これによれば、パルス変調しているときの半導体レーザのカソード電圧の最小値を安価かつ容易にしかも高速に検出することができる。
第４の発明は、第１の発明であって、電圧源、駆動部、測定部、及び電圧制御部の、一部または全部を集積回路として備える。
【００１１】
これによれば、本発明における低電力化の利点を安価に大量に供給することが可能になる。
第５の発明は、電圧源と、駆動部と、測定部と、電圧制御部とを有する半導体レーザ駆動回路を光ディスクの情報記録再生用に備える光ディスク装置である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流を吸い込み、電流量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力をフィードバック制御する。測定部は、半導体レーザのカソード電圧を測定する。電圧制御部は、電圧源に接続され、駆動部が半導体レーザの発光強度に応じて電流量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるようにアノード電圧を制御する。
【００１２】
そして、半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、駆動部および測定部の耐圧以上である。
なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
この光ディスク装置によれば、光ディスクに情報を記録・再生するための半導体レーザ駆動回路の消費電力をできるだけ少なくすることができ、光ヘッドや光ディスク装置の発熱を抑えることができる。
また、半導体レーザの温度上限が決まっている場合には、光ヘッド自体の温度上昇が抑えられるので、高い出力パワーが必要とされる高倍速記録の実現化や、ドライブ装置の小型化・薄型化、さらには光ディスク装置を使う環境温度の許容値を上げることなどができ、その利点は大きい。
【００１３】
第６の発明は、第５の発明であって、電圧制御部は、光ディスクの情報再生を停止しているときは、アノード電圧を第２のレベルよりも小さい電圧レベルに設定する。なお、「第２のレベル」とは、例えば、駆動部を構成する回路の耐圧レベルをいう。
これによれば、半導体レーザ駆動回路の出力端子の電圧すなわち半導体レーザのカソード電圧を低く抑えることができ、汎用の低耐圧の半導体プロセス技術で信頼性の十分な半導体レーザ駆動回路を実現することができる。
第７の発明は、第５又は第６の発明であって、電圧制御部は、再生動作から記録動作に移行する前に、あらかじめアノード電圧を第３のレベルより高い電圧レベルに上げ、記録動作が終了し再生動作に移行した後、アノード電圧を第３のレベルに下げる。なお、「第３のレベル」とは、例えば、半導体レーザの再生時の出力パワーを確保するために必要な最小のカソード電圧の電圧レベルをいう。
【００１４】
これによれば、光ディスク装置における半導体レーザ駆動回路の出力電圧を、ともに最小限のレベルにできるので、低電力化が効率よく行える。
第８の発明は、第５から第７のいずれかの発明であって、測定部は、半導体レーザのカソード電圧の電圧値またはカソード電圧を分圧した電圧値と第４の基準電圧の電圧値とを比較する比較部と、比較部により取得された、半導体レーザのパルス発光時におけるカソード電圧のボトム値の比較結果を、記憶する記憶部とを備える。測定部は、記録動作中に半導体レーザのピークパワーに対応するカソード電圧を選択的に測定する。なお、「選択的に測定する」とは、例えば、一定期間に出現する複数の極小値の中から最小値を選択して測定することをいう。
この発明では、記録動作中に、半導体レーザがマルチパルス変調されたレーザ光を発光する場合、半導体レーザのピークパワーに対応するカソード電圧が極小値として複数回出現するので、そのカソード電圧の極小値の中からカソード電圧の最小値を選択し、測定部で測定することができる。したがって、記録中のピークパワー発光時における半導体レーザ駆動回路の出力電圧（カソード電圧）の最低値を正確に測定できる。
【００１５】
第９の発明は、電圧源と、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。電圧源は、半導体レーザのアノードにアノード電圧を供給する。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力をフィードバック制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１０の発明は、第９の発明であって、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。
そして、半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、駆動部および測定部の耐圧以上である。
【００１６】
なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
この集積回路であれば、外部付加回路を用いることなく消費電力を抑える半導体レーザ駆動回路を構成することが出来る。
第１１の発明は、駆動部と、測定部とを備える半導体レーザを駆動する集積回路である。駆動部は、半導体レーザのカソードに接続され半導体レーザから電流の吸い込み量を半導体レーザの発光強度に応じて変化させて半導体レーザの光出力をフィードバック制御する。測定部は、半導体レーザのカソードに接続され、半導体レーザのカソード電圧を測定する。
第１２の発明は、第１１の発明であって、駆動部が半導体レーザの発光強度に応じて電流の吸い込み量を変化させて半導体レーザの光出力をフィードバック制御しているとき、カソード電圧を駆動部の動作が保証される最小電圧以上の電圧レベルである第１のレベル以上になるように半導体レーザのアノード電圧を制御する電圧制御部をさらに備える。
【００１７】
そして、半導体レーザの光出力をフィードバック制御しているときの前記アノード電圧は、駆動部および測定部の耐圧以上である。
なお、「第１のレベル」とは、第１の発明での「第１のレベル」と同様である。
第１１及び第１２の発明の集積回路によれば、電圧源を含まないので、電圧源からの電源ノイズ等の影響を受けにくい集積回路を実現することができる。また、電圧源を含まないため、汎用の低耐圧の半導体プロセス技術で集積回路を実現できる。
（発明の効果）
本発明のカソード駆動型の半導体レーザ駆動回路によれば、出力電圧（半導体レーザのカソード電圧）だけを測定し、半導体レーザのアノード電圧を制御する構成とすることにより、消費電力とそれによる発熱が少なく、信頼性に富む安価な半導体レーザ駆動回路並びにそれを備えた光ディスク装置及び集積回路が提供できる。
【発明を実施するための最良の形態】
【００１８】
以下本発明の実施の形態について、図面を参照しながら説明する。以下で説明する半導体レーザ駆動回路は、例えば、図９に示すように記録再生型あるいは再生専用型の光ディスク装置１００に内蔵されているものである。なお、図９は、光ディスク装置１００の主要な部分のみを図示している。図９を用いて、光ディスク装置の記録動作及び再生動作について簡単に説明する。情報の記録再生時には、半導体レーザ１から記録又は再生に応じた強度のレーザ光が出射され、そのレーザ光は、コリメータレンズ９１で平行光に変換される。平行光に変換されたレーザ光の大部分は、偏光ビームスプリッタ９３で反射し、対物レンズ９２の方向へ導かれ、対物レンズ９２を通過し、光ディスクＤＳＣ上の領域に照射され、情報の記録、再生が行われる。一方、コリメータレンズ９１で平行光に変換された若干のレーザ光は、偏光ビームスプリッタ９３を透過し、集光レンズ９４で集光され、ｐｉｎフォトダイオード５で受光され、記録時又は再生時のレーザ光の強度の検出が行われる。
【００１９】
以下、半導体レーザ駆動回路について説明する。なお、特に断りのない限り、出力電圧は半導体レーザのカソード電圧と等しいものとして説明を進める。
図１は、本発明の実施の形態における半導体レーザ駆動回路のブロック図である。
図１において、１は半導体レーザ、２は半導体レーザ１のアノードに電圧を供給する可変電圧源で、可変電圧源２は電源電圧Ｖｃｃから電圧供給を受け、ＶＬＤ端子にアノード電圧Ｖｌｄを出力する。半導体レーザ１のカソードは出力端子ＶＯＵＴから半導体レーザ駆動部３によって電流が吸い込まれる（半導体レーザ駆動部３により半導体レーザ１のカソードに流れる電流量を制御する）ことによって発光する。半導体レーザ１の光強度はシンク電流Ｉｏｐによって半導体レーザパワー制御部４によって制御される。光ディスク装置での具体例では、再生時には半導体レーザ駆動部に内蔵された高周波モジュール（不図示）で変調された電流がシンク電流Ｉｏｐとして流され、半導体レーザ１の再生パワーレベルが得られる。記録時には記録マーク、スペースの形状に対応してパルス変調された電流がシンク電流Ｉｏｐとして流され、半導体レーザ１の記録パワーレベルが得られる。半導体レーザの再生パワーレベル及び記録パワーレベルは、テスト発光や、パルス波形のサンプリングによってフィードバック制御される。
【００２０】
半導体レーザ１の光強度は、半導体レーザ１で発光された光がｐｉｎフォトダイオード５で受光され、半導体レーザ１からの光の強度に応じた電流がｐｉｎフォトダイオード５に流れるので、その電流が前光モニタ部６で電流電圧変換され半導体レーザパワー制御部４に光強度（パワー）情報として送られることで検出される。出力端子ＶＯＵＴの電圧は、出力電圧検出部７でカソード電圧Ｖｏｕｔとして検出される。半導体レーザパワー制御部４は、通常の光強度の制御に加えて、出力電圧検出部７から受け取るカソード電圧Ｖｏｕｔの電圧値が、半導体レーザ駆動部３の最低動作電圧Ｖｍｉｎを下回らないように、電圧制御部８のＶＣＯＮ端子を介して可変電圧源２のアノード電圧Ｖｌｄを制御するものである。通常は、半導体レーザ駆動部３の消費電力を抑えるために、カソード電圧ＶｏｕｔがＶｍｉｎと同じになるように制御する。９は温度センサであり、光ヘッドの温度によって変化する半導体レーザ１の直流抵抗Ｒｓおよび／またはＶｍｉｎの値を、半導体レーザパワー制御部４がテーブル参照するために使う。
【００２１】
以上のブロックの構成要素は、可変電圧源２および半導体レーザパワー制御部４以外は、基本的に光ヘッド（図９の９６の部分に相当）に搭載されている。可変電圧源には汎用の電圧レギュレータまたはＤＣ−ＤＣコンバータなどが好適で、実装スペース、電力消費やノイズなどを考慮すると光ヘッド外に置くのが好ましい。また、半導体レーザパワー制御部４の機能は、その一部又は全部がソフトウェアによりマイコンあるいはＤＳＰ（デジタル信号プロセッサ）を制御することで実現され、そのマイコンあるいはＤＳＰは、いわゆる光ディスク装置のコントローラ（例えば、図９の９０に相当）として集積されることが多いので、半導体レーザパワー制御部４を実現する要素（その機能の一部又は全部を実現する、例えば、マイコン、ＤＳＰ、又はそれを集積したコントローラ）は、通常、光ヘッド外に置かれる。なお、電圧制御部８を、前記光ヘッド外に置くことも可能であるが、半導体レーザ駆動部３と出力電圧検出部７と共にＩＣやＬＳＩとし集積すれば、半導体レーザパワー制御部４に新規な回路を追加することなく本発明の省電力化を実現できる。すなわち、電圧制御部８、半導体レーザ駆動部３、出力電圧検出部７は、個別に１チップのＩＣ又はＬＳＩに集積されることで実現されてもよいし、それらの一部または全部を含むように１チップのＩＣ又はＬＳＩに集積されることで実現されてもよい。ＶＣＯＮ端子以外は各ブロックとの通信は基本的にシリアル転送等で実現できるので、ＶＣＯＮ端子の追加と制御ソフトウェアの変更のみで本発明の効果を享受することができる。
【００２２】
以上ブロック図で構成を示したが、光ディスク装置としての動作説明は、図７および図８で説明するが、その前に各要素の具体例を説明する。
図２は、半導体レーザ駆動部３の具体例である。この具体例では、例えば相変化書き換え型の基本的な光ディスクの記録再生用途を想定し、半導体レーザ１の出力において、再生パワー、バイアスパワー、ピークパワーを出すため、それぞれ電流源ＲＤＤＡＣ、ＢＳＤＡＣ、ＰＫＤＡＣを備える。電流源ＲＤＤＡＣ、ＢＳＤＡＣ、ＰＫＤＡＣのそれぞれの電流量は、半導体レーザパワー制御部４から端子ＲＤｃｏｎｔ、ＢＳｃｏｎｔ、ＰＫｃｏｎｔにそれぞれ入力される制御信号により制御される。光ディスクへの記録時には、電流源ＢＳＤＡＣおよびＰＫＤＡＣは、それぞれスイッチＢＳＳＷおよびＰＫＳＷによって切り替えられる。各電流源はたとえば電源電圧Ｖｃｃ（５［Ｖ］）から電流供給される。それぞれの電流はトランジスタＱ３１のコレクタ端子に加算される。加算された電流は、トランジスタＱ３１とトランジスタＱ３２とから構成されるカレントミラー回路により、トランジスタＱ３２のコレクタ電流として、供給され、Ｉｏｐとして出力端子ＶＯＵＴを介して半導体レーザ１のカソードから引き込まれる電流となる。カレントミラー回路は、消費電流低減のためトランジスタＱ３１とトランジスタＱ３２の電流比をたとえば１：５０程度になるように構成される。カソード電圧Ｖｏｕｔは、半導体レーザのアノード電圧Ｖｌｄから順方向電流がＩｏｐのときの順方向電圧Ｖｏｐを差し引いたもので決まる。光ディスク装置の再生時と記録時ではＩｏｐの値が異なるので、カソード電圧Ｖｏｕｔも再生時と記録時とで異なる。記録時、特にＰＫＳＷとＢＳＳＷがオン状態であるときにカソード電圧は低くなる。半導体レーザ１の直列抵抗ＲｓとＩｏｐの積がＶｏｐであり、半導体レーザ１の置かれた環境が低温であるほどＲｓが大きくなり、順方向電圧Ｖｏｐも大きくなるのでカソード電圧Ｖｏｕｔは小さくなる。可変電圧源２から出力されるアノード電圧は、以上の特性を考慮して制御する。なお、ここで示すＩｏｐおよびＶｏｐは、半導体レーザの定格出力時の電流、電圧ではなく、実際に流す順方向電流とそれによって決まる順方向電圧である。
【００２３】
図３は、出力電圧検出部７の具体例である。半導体レーザ駆動部３に集積することを前提として、簡単な構成となっている。まず、カソード電圧Ｖｏｕｔを抵抗７１と抵抗７２とで分圧して、電圧Ｖｉｎを導く。抵抗値は電流を抑えるため、１〜１０ｋΩ程度と高めにするのが好ましい。抵抗分割するのは、可変電圧源２のアノード電圧Ｖｌｄをたとえば８［Ｖ］としたときに、半導体レーザ１のＩｏｐが０とするとＶｏｐ＝０となり、結果的にＶｉｎ端子に電圧が８［Ｖ］印加されてしまうので、出力電圧検出部７をＩＣ等に集積した場合にＩＣ等が破壊されるのを防ぐためである。抵抗７１、７２を入れることで制御ソフトウェアのバグや、ハードウェアの故障が発生した場合であってもＩＣ等の破壊を簡単に防止することができる。抵抗７１と抵抗７２を同じ抵抗値をもつものにしておけば、分圧効果で電圧Ｖｉｎはアノード電圧Ｖｌｄの半分である４［Ｖ］になる。さらに、抵抗値によって半導体レーザ１に順方向電流Ｉｏｐがある程度流れるので、半導体レーザ１に順方向電圧が発生し、カソード電圧Ｖｏｕｔは前述の４［Ｖ］より十分低く抑えられる。この電圧低減効果を優先する場合には、抵抗による消費電力を多少犠牲にして、抵抗値を低めに設定する必要がある。実際は、半導体レーザ１の発光前にアノード電圧Ｖｌｄ＝０としておき、半導体レーザ１のカソードに流れる電流Ｉｏｐの電流量を増加させながらアノード電圧を０から順次上げることが確実にできれば、ＩＣの保護は可能である。
【００２４】
Ｖｉｎは、例えば、比較的少ない段数の可変型の基準電圧源７４と「比較部」としてのコンパレータ７３において比較され、例えば、ＮＡＮＤゲート７５と７６で構成される、「記憶部」としてのＲＳフリップフロップのＸＳＥＴ端子に入力される。可変段数を落とすのは、ＩＣを安価にするためである。ＲＳフリップフロップのフリップフロップ動作のオン・オフを制御するＸＣＬＲ制御信号は同ＲＳフリップフロップのＸＲＥＳＥＴ端子に入力され、それを“Ｌ”（論理回路を動作させるためのロー・レベル）にしておけば、比較結果は直接Ｖｌｏｗ端子に出力される。ＶｉｎがＶｃｏｍｐより低いとき、Ｖｌｏｗは真の“Ｈ”（論理回路を動作させるためのハイ・レベル）として出力される。これは、光ディスク装置の再生時を想定した検出である。ここで半導体レーザ駆動部３の最低動作電圧Ｖｍｉｎをたとえば１．５［Ｖ］とし、Ｖｃｏｍｐをその半分の０．７５［Ｖ］にする。まず半導体レーザ１の発光時は、高めのアノード電圧Ｖｌｄを設定し、半導体レーザ１に、光ディスク装置の再生動作時に相当する電流を流せば、Ｖｌｏｗは“Ｌ”になる。アノード電圧Ｖｌｄを順次下げてＶｌｏｗが“Ｈ”になったら半導体レーザ駆動部３の動作限界であると判断できる。半導体レーザ１のアノード電圧の設定を、半導体レーザ駆動部３の動作限界の若干手前の設定にすれば、カソード電圧Ｖｏｕｔを、省電力に関して、最適化できる。
【００２５】
光ディスク装置の記録時の検出制御は、前記ＲＳフリップフロップのラッチ機能を使う。ＸＣＬＲ制御信号を“Ｈ”にした上で、たとえば、半導体レーザ１のテスト発光を行う。テスト発光はマルチパルスによる発光でもよい。一度でもＶｉｎがＶｃｏｍｐの電圧レベルを下回り、ＸＳＥＴ端子が“Ｌ”になればＶｌｏｗが“Ｈ”になる。ボトムホールド回路（アノード駆動型半導体レーザ駆動回路のピークホールド回路に対応。）など高速化に不向きな回路を使いリアルタイムに計測しなくても、記録時のカソード電圧Ｖｏｕｔの電圧レベルを十分に検出できる。記録中にアノード電圧Ｖｌｄを下げてＶｌｏｗを検出するのが簡便な検出の方法のひとつである。なお、保持した結果をクリヤするにはＸＣＬＲ制御信号を一旦“Ｌ”にすればよい。
なお、半導体レーザ駆動回路を集積する場合に、ＶＯＵＴ端子に集積回路の耐圧以上の電圧がかからないための対策を十分に実現できる場合には、特別にＶｉｎ端子を設けなくても、ＩＣ等の内部で直接カソード電圧Ｖｏｕｔを測定してＩＣ等のピン数（端子数）を１本と外部の抵抗２本を削減することも可能である。特に超小型光ヘッドなどの実現を目指す場合には、このような部品点数の削減等の取り組みが必要になると予測される。
【００２６】
図４は電圧制御部８の具体例である。電圧制御部８は、主に、トランジスタ、抵抗、スイッチで構成される電流吸い込み（シンク）型のＤＡ変換器である。基準電流源８１からトランジスタ８２、抵抗８３およびスイッチ８４に電流を流し、トランジスタ群８２Ｇ、抵抗群８３Ｇおよびスイッチ群８４Ｇで重み付けを持ったカレントミラー回路を構成する。スイッチ群８４Ｇは制御信号群８５Ｇでオン・オフ制御され所望の電流量の電流を引き込める。つまり、スイッチ群８４Ｇは制御信号群８５Ｇでオン・オフ制御することにより、ＶＣＯＮ端子に流れる電流量を制御することができる。この電圧制御部８をＶＣＯＮ端子を介して可変電圧源２につなぐ。電圧制御部８を電流源型のＤＡ変換器にするのは、ノイズ耐性を向上させるためである。電圧制御部８と被制御部である可変電圧源２が実際の光ディスク装置内ではフレキシブルプリント基板などで隔離して配置されるので、電圧制御型で電圧制御部８を実現させると、ノイズ耐性が低下する。さらに可変電圧源２は、電圧レギュレータやＤＣ−ＤＣコンバータで実現されることが多く、電圧レギュレータやＤＣ−ＤＣコンバータにより、半導体レーザ１のアノード電圧制御を簡単に実現しようとすると、電圧制御部８として、本具体例で示すシンク型の電流ＤＡ変換器を用いるのが好都合である。
【００２７】
以下電圧レギュレータとＤＣ−ＤＣコンバータを用いて半導体レーザ１のアノード電圧を制御するための具体例をそれぞれ図５、図６を用いて説明する。
図５は、可変電圧源２の第１の具体例を示す。２ａは出力可変型の電圧レギュレータである。電源Ｖｃｃ（例えば、１３［Ｖ］）を入力してアノード電圧Ｖｌｄを出力する。２ａ３は出力の発振を防止するバイパスコンデンサである。アノード電圧Ｖｌｄは抵抗Ｒ２と抵抗Ｒ１とで分割し、分圧点の分圧電圧Ｖｃが電圧レギュレータ２ａに入力され、内蔵の基準電圧（１［Ｖ］）と分圧電圧Ｖｃとが誤差アンプ２ａ２で比較され、Ｖｃが１［Ｖ］になるように可変電圧源電圧制御部２ａ１でフィードバック制御されてアノード電圧Ｖｌｄが出力される。さらに分圧点には、前記電流シンク型のＤＡ変換器が接続され、Ｉｃｏｎで示す電流が流れるように電流シンク型のＤＡ変換器により制御される。これによって、アノード電圧Ｖｌｄが半導体レーザパワー制御部４によって制御される。計算例として、抵抗Ｒ１、抵抗Ｒ２の値をそれぞれ１［ｋΩ］、４［ｋΩ］に設定し、ＤＡ変換器は５ｂｉｔ構成で電流分解能を５０［μＡ］に設定する。ＤＡ変換器を十進表記０〜３１で制御すると、アノード電圧Ｖｌｄは５．００［Ｖ］〜１１．８２［Ｖ］（２２０［ｍＶ］ステップ）に可変できる。実用的にはＶｃｃは１２［Ｖ］が好ましいが、青色半導体レーザのＶｏｐの最大値は６〜７［Ｖ］とされているので、アノード電圧Ｖｌｄは最大レベルの必要がなく、例示したレベルが実用的と考えられる。
【００２８】
電圧レギュレータを使う利点は、電源ノイズの低減にある。アノード電圧Ｖｌｄは直接半導体レーザ１に印加されるので、後述のようなＤＣ−ＤＣコンバータのようなスイッチングノイズがなく、有利である。電圧レギュレータ自体の電力消費はＤＣ−ＤＣコンバータより大きいが、電圧レギュレータは、光ヘッドとは別の場所に設置するので発熱の影響は少なく、光ディスク装置で高倍速再生をした場合等に、電源ノイズが再生信号に与える影響を低減したいときには効果的な部品である。
図６は、可変電圧源２の第２の具体例を示す。２ｂは電源電圧Ｖｃｃ（例えば、５［Ｖ］）を昇圧してアノード電圧Ｖｌｄを発生させる昇圧型ＤＣ−ＤＣコンバータの制御部である。全体の動作原理は一般的な昇圧型ＤＣ−ＤＣコンバータと同じである。簡単に説明すると、昇圧型ＤＣ−ＤＣコンバータに入力された電圧は、トランジスタＱのスイッチング動作によりインダクタＬに流れる電流が制御されることで、昇圧され、ダイオードＤｉを介して、タンクコンデンサＣ２１に蓄電されて、アノード電圧Ｖｌｄを発生させる。アノード電圧Ｖｌｄは第１の具体例と同じ記号で示す抵抗Ｒ２と抵抗Ｒ１で分割されてＶｃとして誤差アンプ２ｂ２に入力され、Ｖｃと基準電圧Ｖｒｅｆが同じになるよう可変電圧源電圧制御部２ｂ１がトランジスタＱをスイッチング動作させ、結果的にアノード電圧Ｖｌｄが目標電圧になるようフィードバック制御が行われる。なお、Ｃ２２は位相補償コンデンサである。
【００２９】
一般にＤＣ−ＤＣコンバータは低電力用途に作られるので、外部での電力ロスを低減するため、抵抗Ｒ１と抵抗Ｒ２の推奨値は大きい。この例では、Ｒ１＝１０［ｋΩ］とＲ２＝９０［ｋΩ］が推奨値であるとしている。一方、電圧制御部８は、半導体レーザ駆動回路に集積するとすれば、外部の可変電圧源によって出力レンジを変更することはできない。しかしアノード電圧Ｖｌｄの範囲と分解能は同じにすることが好ましい。それを実現するために抵抗Ｒ３と抵抗Ｒ４を追加した。これによって、第１の具体例と同じ電圧制御部８を使い抵抗Ｒ１、Ｒ２の抵抗値が異なっても、アノード電圧Ｖｌｄの可変幅、ステップが同じように制御できるようにしている。具体的な計算式は、オームの法則で簡単に計算できるので省略するが、結果のみを示す。抵抗Ｒ３と抵抗Ｒ４をそれぞれ４０［ｋΩ］と１．８［ｋΩ］に設定すれば、ＤＡ変換器の電流分解能５０［μＡ］で０〜３１ステップで、アノード電圧は５．０５［Ｖ］〜１１．６７［Ｖ］（２１３［ｍＶ］ステップ）にできる。この例では、図６に示すように抵抗Ｒ４を設けることによって、電圧制御部８がシンク型のＤＡ変換器で、電流Ｉｃｏｎが一方向にのみ流れるタイプのものでも、電流量によって抵抗Ｒ１と抵抗Ｒ２の分圧点には電流を実質的にソース（供給）できる構造になっている。
【００３０】
なお、昇圧型のＤＣ−ＤＣコンバータは、前述した電圧レギュレータに比べて、電力効率が高い反面、ノイズ性能を劣化させる傾向があり、小径の光ディスクを記録再生用として用いるビデオカメラなど省電力が必須で、かつ記録時の転送レートが低くても良い機器に向くといえる。また、昇圧型のＤＣ−ＤＣコンバータを可変電圧源２として用いる場合、電圧レギュレータとは異なり、昇圧された電圧が、故障時やバグ発生時に過大電圧を発生させ、回路の特定部分を破壊する恐れがあるので、保護手段を実装するのが好ましい。
以上、本発明における内部の詳細構成を説明したが、本発明の構成のポイントは、カソード駆動型の半導体レーザ駆動回路において、半導体レーザの順方向電圧Ｖｏｐを差動増幅器等の複雑な回路を用いて直接測定するのではなく、カソード駆動の出力端子の１点のカソード電圧のみを測定するという簡便な手段で、半導体レーザ駆動回路の出力段の電圧を電圧動作限界値に近い値に設定でき、性能を落とすことなく消費電力の低減化を実現できることである。
【００３１】
以下、光ディスク装置に本発明の半導体レーザ駆動回路を実装したときの具体的な制御動作を、図７（半導体レーザ１のアノード電圧についての電圧制御がないとき）および図８（半導体レーザ１のアノード電圧についての電圧制御があるとき）の動作タイミング図を用い、対比して説明する。
図７において、（７ａ）は、縦軸に光ディスク装置での各動作時の半導体レーザ１のパワーレベルを示し、横軸に時間軸を示したものである。（７ｂ）はそのときの出力端子ＶＯＵＴのカソード電圧Ｖｏｕｔの電圧値を示す。ここでは、半導体レーザ１のアノード電圧Ｖｌｄは１０［Ｖ］固定で電圧制御がないものとし、半導体レーザ１のカソード電圧Ｖｏｕｔの保証動作電圧の下限は２［Ｖ］として説明する。Ｖｌｄを１０［Ｖ］と高くしているのは、半導体レーザ１の寿命や環境によるバラつきがあった場合でも十分なカソード電圧Ｖｏｕｔを確保するためである。
【００３２】
まず、時刻ｔ０からｔ１は半導体レーザ１の消灯時であり、半導体レーザ１の順方向電圧が０［Ｖ］なのでカソード電圧Ｖｏｕｔは１０［Ｖ］となる。実用上、カソード電圧Ｖｏｕｔ＝１０［Ｖ］は、半導体レーザ駆動回路の出力部の耐圧を超え、高すぎる電圧であるので、それを低く抑える対策は必要であるが、ここでは説明の便宜上１０［Ｖ］固定で説明する。時刻ｔ１では、まず半導体レーザ駆動部３を制御して再生時のパワー（再生パワー）で半導体レーザ１を発光させる。具体的に図２における電流源ＲＤＤＡＣに再生パワー相当の電流を流す。このときのＶｏｐは若干低いが３．５［Ｖ］としている。カソード電圧Ｖｏｕｔは、Ｖｏｐ分の電圧が降下した値である６．５［Ｖ］になる。時刻ｔ２からｔ４まではテスト発光区間を示す。まずｔ２でバイアスパワーのテスト発光を行い、次いでｔ３でピークパワーのテスト発光を行う。それぞれ電流源ＲＤＤＡＣによる電流に電流源ＢＳＤＡＣによる電流を加算した電流、さらには電流源ＰＫＤＡＣによる電流を加算した電流を、カンレントミラー回路を介して、シンク電流Ｉｏｐとして流す。半導体レーザ１の発光パワーが前光モニタ部６で検出され、目標のバイアスパワーおよびピークパワーに相当する電流が、電流源ＢＳＤＡＣおよび電流源ＰＫＤＡＣに流れるよう制御される。同時にボトムパワーを出力できるように電流源ＲＤＤＡＣが調整される。以上の演算と設定が時刻ｔ４までに実施される。実際の光ディスク装置では、再生時にのみ高周波モジュールを動作させ、記録時には動作させないので、電流源ＲＤＤＡＣには補正が必要だが説明は省略する。図７（７ａ）のＳＰで示すスペース形成区間である、時刻ｔ４からｔ９までの記録区間ではバイアスパワーによる半導体レーザ１のレーザ光を光ディスクに照射する。また、図７（７ａ）のＭＫで示すマーク形成区間ではピークパワーとボトムパワーによりマルチパルス変調された半導体レーザ１のレーザ光を光ディスクに照射する。記録区間中は半導体レーザ１の発光パワーに反比例してカソード電圧Ｖｏｕｔが降下する。より正確には半導体レーザ１の直列抵抗Ｒｓと順方向電流Ｉｏｐの積の分だけ電圧降下が発生する。図７、８では、前述の動作の一例を示している。そして、時刻ｔ９で再生状態に戻し、時刻ｔ１０で半導体レーザ１を消灯している。
【００３３】
以上の動作状態で、半導体レーザ１のパワーが正常に制御されるためには、カソード電圧Ｖｏｕｔが前述の２［Ｖ］以上であればよく、図７では最低で３［Ｖ］と十分にこの条件を満たしている。逆に消灯時や再生時は、必要以上にカソード電圧Ｖｏｕｔが高くなっており、これが半導体レーザ駆動部３の消費電力増大の原因になる。出力段に限定すれば、消費電力は単純にＩｏｐとＶｏｕｔの積である。動作に必要なカソード電圧Ｖｏｕｔを確保しつつ、半導体レーザ駆動部３の消費電力増大を最小限に食い止めようというのが本発明にねらいであるが、次にその動作を説明する。
図８は、本発明における半導体レーザパワー制御部４によるアノード電圧Ｖｌｄの制御動作を、図７と同一の光ディスク装置の動作として示したものである。電圧制御部８は図５で示した第１の具体例である電圧レギュレータを使っているものとする。時刻ｔ０〜ｔ１までの半導体レーザ１の消灯時には、Ｉｃｏｎの値を０として、アノード電圧Ｖｌｄを５［Ｖ］にする。時刻ｔ１で半導体レーザ１を点灯するが、点灯時にはアノード電圧Ｖｌｄはそのまま５［Ｖ］としておく。その結果カソード電圧Ｖｏｕｔは２［Ｖ］以下になる。その後、カソード電圧Ｖｏｕｔ電圧を出力電圧検出部７で２［Ｖ］と比較しながら、順次上昇させる。２［Ｖ］を超えたらアノード電圧Ｖｌｄを固定する（時刻ｔ１１）。なお、ｔ１でのアノード電圧Ｖｌｄの設定値は、再生パワーサーボ可能か否か、つまり、再生ＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）を動作させることが可能か否か不明な点にあるので、動作を安定化させるためには、半導体レーザ１に「閾値電流」を流す設定にしておいて、アノード電圧Ｖｌｄを上昇させ、カソード電圧Ｖｏｕｔが２［Ｖ］超えるようにしてから、再生ＡＰＣを動作させるのが好ましい制御手順であると考えられる。
【００３４】
記録動作を行う前の時刻ｔ１２では、テスト発光開始時刻ｔ２前にアノード電圧Ｖｌｄを９．５［Ｖ］程度に上げるように目標の電圧値を切り替えている。記録時のＶｏｐ増大量を、電流、温度から推定される半導体レーザ１の直列抵抗Ｒｓなどから計算し、ある程度のマージンを持ってアノード電圧Ｖｌｄが設定される。時刻ｔ３でのピークパワーのテスト発光では、テスト発光時のカソード電圧Ｖｏｕｔの実際の電圧値が２［Ｖ］よりある程度高い場合には、時刻ｔ３１でアノード電圧Ｖｌｄを下げる。ここでは０．５［Ｖ］下げている。下げる値はピークパワー出力時のカソード電圧Ｖｏｕｔが２［Ｖ］を切らないと計算される値に設定する。時刻ｔ３でのカソード電圧Ｖｏｕｔの測定は、前述したＲＳフリップフロップによるボトム検出方法を用いて実施される。カソード電圧Ｖｏｕｔを２［Ｖ］以上での範囲で変化させても、半導体レーザ駆動波形に影響することはない。ここでいうボトム検出とは、半導体レーザ１の出力のボトムパワーによるものではなく、Ｖｏｐが大きくなりカソード電圧Ｖｏｕｔが低下している状態（「ボトム」と呼ぶ）を半導体レーザ１の出力のピークパワーによって検出することを意味する。
【００３５】
記録区間中のアノード電圧Ｖｌｄはｔ３１で設定した９［Ｖ］に固定しておく。記録が終了後、再生時になったら時刻ｔ９１からアノード電圧Ｖｌｄを順次降下させる。カソード電圧Ｖｏｕｔが２［Ｖ］強になったらｔ９２でアノード電圧Ｖｌｄの降下を止める。この場合、出力電圧検出部７に内蔵の基準電圧Ｖｃｏｍｐは電圧制御ステップ０．２［Ｖ］を前提に２．２［Ｖ］に設定しておけば、Ｖｌｏｗ＝“Ｈ”になった段階でアノード電圧Ｖｌｄを順次降下させる動作を停止させればよく、Ｖｌｄを降下させる動作を１ステップ戻す必要はない。消灯する時刻ｔ１０前には、あらかじめアノード電圧Ｖｌｄを５［Ｖ］に戻す。このようにして、消灯時のカソード電圧Ｖｏｕｔの上昇を防ぐ。再生期間中には定期的に電圧検出をして、カソード電圧Ｖｏｕｔが上下した場合には、Ｖｏｕｔが常に２［Ｖ］以上で最小の電圧値となるように制御する。また、ｔ１０１で、可変電圧源２からの出力電圧を０［Ｖ］としているので、ｔ１０１以降では、半導体レーザ１のカソード電圧Ｖｏｕｔ及びアノード電圧Ｖｌｄともに０［Ｖ］となっている。
【００３６】
なお、半導体レーザ駆動部３の動作保証をするための最小のカソード電圧Ｖｏｕｔの電圧値は２［Ｖ］としているが、この値はそれを切った瞬間に突然動作不能になるという性質のものではなく、カソード電圧Ｖｏｕｔの低下に比例し少しずつ電流の直線性が悪くなる、またはパルス特性が少しずつ悪くなるなどの状況が発生する程度のものである。実用上は、たとえば１．５［Ｖ］程度までは、ある程度所望の動作をする半導体レーザ駆動部３を用いることが好ましい。また、テスト発光時に、半導体レーザ１の発光パワーが実際の記録時と異なる値に設定されているが、次の記録ブロックでのテスト発光時に、前回の記録時に採用した記録パワーの値を採用するように設定値をフィードバックするようにすれば、テスト発光時のピークパワーの値と記録時のピークパワーの値とを同じ値に近づけることができる。したがって、記録ブロック単位で順次アノード電圧Ｖｌｄを変化させる比較的ゆっくりとした制御により、ピークパワーの値の設定を行うようにしてもよい。さらに、記録中には必ずピークパワーを発光する区間が存在するので、記録ブロックを複数の区間に区切って区間ごとに、ボトム検出機能を使ってカソード電圧Ｖｏｕｔのボトム値を測定し、記録ブロック内で検出したボトム値に対応するカソード電圧Ｖｏｕｔに変化させることで、比較的高速にカソード電圧Ｖｏｕｔの電圧値を制御することもできる。また、カソード電圧Ｖｏｕｔの下限値が温度依存性を持つ場合は、温度センサ９で検出した値により半導体レーザ駆動回路部の温度が推定できるので、それを使ってアノード電圧Ｖｌｄを決めればよい。また、テスト発光時において、バイアスパワーに相当するカソード電圧Ｖｏｕｔと、ピークパワーに相当するカソード電圧Ｖｏｕｔとの差を測定することで、Ｖｏｐによる電圧降下を決める半導体レーザ１の直列抵抗Ｒｓを測定することができ、この測定した直列抵抗Ｒｓの抵抗値と記録時の順方向電流Ｉｏｐの電流値とを使って記録時のカソード電圧Ｖｏｕｔの電圧降下量を計算することもできる。
【００３７】
以上、本発明の実施例では、青色半導体レーザを例にして動作を説明してきたが、もちろんＣＤ用の赤外半導体レーザ、ＤＶＤ用の赤色半導体レーザ、さらには将来の超高密度光ディスク用の紫外半導体レーザにも、適用は可能である。ここで示したカソード駆動型の半導体レーザ駆動回路は、半導体レーザのどの端子もＧＮＤに接地されていないが、より高転送レート・高速性を実現する光ディスク装置においては、半導体レーザのどの端子も接地しない構成が今後必須な構成になると考えられるので、本発明における省電力制御の実用的な効果は大きい。特に将来の紫外半導体レーザは、Ｖｏｐがさらに大きくなるので、本発明における省電力構成はより重要になると考えられる。構成上もちろん、半導体レーザのアノードを接地し、制御回路を負電源により動作する構成にして、半導体レーザのカソードから電流を引き込み、カソードに流れる電流量を制御する方法も考えられるが、負電源を使うことや、制御回路からのレベルシフトが必要な分、回路は複雑になるので、民生用の安価な半導体レーザ回路としては、本発明に示した構成の方が好ましいと考えられる。
【００３８】
また、上記では半導体レーザ１のアノードおよびカソードに、それぞれ電圧源と半導体レーザ駆動回路の出力を接続する構成で説明してきたが、半導体レーザの変調波形の応答改善等の理由で、半導体レーザに直列にインダクタ、抵抗等を挿入した場合にも、本発明の効果が達成され、実質的に本発明と差がないことは言うまでもない。
また、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。
（その他）
なお、上記実施の形態で説明した半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置において、各ブロックは、ＬＳＩなどの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。また、半導体レーザをも集積し、１チップ化されても良い。
【００３９】
なお、ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field  Programmable  Gate  Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてあり得る。
【産業上の利用可能性】
【００４０】
本発明にかかる半導体レーザ駆動回路は、特に青色半導体レーザを使った記録再生型の光ディスク装置の駆動部の消費電力を低減し、光ヘッドあるいは光ディスク装置全体の温度上昇を抑えるのに好適である。加えて、光ディスク装置であれば、再生専用型であろうと波長の異なる半導体レーザを使っていようと、どの種類の光ディスク装置にも使用することができる。また、本発明の半導体レーザ回路による省電力制御は、既存の半導体レーザ駆動回路に、わずかな回路を追加するだけで安価に、かつ簡単に実現できる実用性の高いものであるので、光通信や光加工機など半導体レーザを使う装置であれば、特に限定無くさまざまな用途に応用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態における半導体レーザ駆動回路のブロック図
【図２】実施の形態における半導体レーザ駆動部３（ＬＤＤ）の具体例を示す図
【図３】実施の形態における出力電圧検出部７（Ｖｄｅｔ）の具体例を示す図
【図４】実施の形態における電圧制御部８（ＤＡＣ）の具体例を示す図
【図５】実施の形態における可変電圧源（ＰＷＲ）の第１の具体例を示す図
【図６】実施の形態における可変電圧源（ＰＷＲ）の第２の具体例を示す図
【図７】記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御なし）
【図８】記録再生時のカソード電圧Ｖｏｕｔの動作タイミング図（電圧制御有り）
【図９】光ディスク装置のブロック図
【符号の説明】
【００４２】
１    半導体レーザ（ＬＤ）
２    可変電圧源（ＰＷＲ）
３    半導体レーザ駆動部（ＬＤＤ）
４    半導体レーザパワー制御部（ＬＰＣ）
５    ｐｉｎフォトダイオード
６    前光モニタ部（ＦＭｄｅｔ）
７    出力電圧検出部（Ｖｄｅｔ）
８    電圧制御部（ＤＡＣ）
９    温度センサ（Ｔｅｍｐ）
Ｖｌｄ    アノード電圧
Ｖｏｕｔ    カソード電圧（出力電圧）
ＲＤＤＡＣ    再生電流源
ＢＳＤＡＣ    バイアス電流源
ＰＫＤＡＣ    ピーク電流源
Ｑ３１，Ｑ３２    トランジスタ
７１，７２    カソード電圧Ｖｏｕｔ分割抵抗
７３    コンパレータ
７４    基準電圧源
７５，７６    ＮＡＮＤゲート
８１    電流源
８２，８２Ｇ    トランジスタ
８３，８３Ｇ    抵抗
８４，８４Ｇ    スイッチ
１００    光ディスク装置
２ａ    電圧レギュレータ
Ｒ１，Ｒ２    アノード電圧Ｖｌｄ分割抵抗
２ｂ    昇圧型ＤＣ−ＤＣコンバータ
Ｒ３，Ｒ４    Ｖｌｄ制御抵抗
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006137303.tif 000011
【図２】
2006137303.tif 000012
【図３】
2006137303.tif 000013
【図４】
2006137303.tif 000014
【図５】
2006137303.tif 000015
【図６】
2006137303.tif 000016
【図７】
2006137303.tif 000017
【図８】
2006137303.tif 000018
【図９】
2006137303.tif 000019
【国際調査報告】
2006137303.tif 000020
2006137303.tif 000021
2006137303.tif 000022
2006137303.tif 000023