(57)【要約】  第１駆動回路は、第１および第２電極間で維持放電行うために、第１および第２電極間に掛かる電圧の極性を交互に反転する。第２駆動回路は、第１および第２電極間の電圧の極性が反転するタイミングに合わせて第４電極にパルスを印加する。また、第２駆動回路は、維持放電中に、パルスを印加した後の第４電極の電圧を、パルスが発生する前の初期電圧に対して所定値だけずれたオフセット電圧に維持し、その後初期電圧に戻す。例えば、オフセット電圧は、第１および第２電極に印加される高レベル電圧と低レベル電圧の間の値に設定される。これにより、維持放電時に、第４電極に蓄積される壁電荷の量を少なくでき、第４電極は放電に関わりにくくなる。この結果、第１および第２電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。
2008007440.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルとこのプラズマディスプレイパネルを駆動する駆動部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第１および第２基板と、
前記第１基板上に、互いに平行に配置された第１および第２電極と、
前記第２基板上に、前記第１および第２電極の直交方向に配置された第３電極と、
前記第１基板上に、前記第１および第２電極の間に配置された第４電極とを備え、
前記第１、第２および第４電極と、前記第３電極との交差部分に放電セルが形成され、
前記駆動部は、
前記第１および第２電極間で維持放電行うために、第１および第２電極間に掛かる電圧の極性を交互に反転する第１駆動回路と、
前記第１および第２電極間の電圧の極性が反転するタイミングに合わせて前記第４電極にパルスを印加するとともに、前記第１および第２電極間での維持放電中に、パルスを印加した後の前記第４電極の電圧を、パルスが発生する前の初期電圧に対して所定値だけずれたオフセット電圧に維持し、その後に初期電圧に戻す第２駆動回路と、
放電発光する放電セルを選択するために第３電極に選択パルスを与える第３駆動回路とを備えていることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１記載のプラズマディスプレイ装置において、
前記オフセット電圧は、維持放電時に前記第１および第２電極に印加される高レベル電圧と低レベル電圧の間の値に設定されることを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１記載のプラズマディスプレイ装置において、
前記オフセット電圧は、維持放電時に前記第１または第２電極に印加される低レベル電圧より低い値に設定されることを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１記載のプラズマディスプレイ装置において、
前記オフセット電圧は、維持放電時に前記第１または第２電極に印加される高レベル電圧より高い値に設定されることを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項２ないし請求項４のいずれか１項記載のプラズマディスプレイ装置において、
前記第２駆動回路は、
前記第４電極に印加する共振パルスを生成する共振回路と、
前記第４電極を、共振パルスの後縁が生成されるタイミングに合わせて、前記オフセット電圧が供給されるオフセット電圧線に接続するスイッチ回路とを備えていることを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項１記載のプラズマディスプレイ装置において、
放電により光を発生するための放電ギャップは、前記第１および第２電極の両側に設けられていることを特徴とするプラズマディスプレイ装置。
【請求項７】
放電空間を介して互いに対向する第１および第２基板と、前記第１基板上に、互いに平行に配置された第１および第２電極と、前記第２基板上に、前記第１および第２電極の直交方向に配置された第３電極と、前記第１基板上に、前記第１および第２電極の間に配置された第４電極とを備え、前記第１、第２および第４電極と、前記第３電極との交差部分に放電セルが形成されるプラズマディスプレイパネルの駆動方法であって、
放電発光する放電セルを選択するために第３電極に選択パルスを印加し、
前記第１および第２電極間で維持放電行うために、第１および第２電極間に掛かる電圧の極性を交互に反転し、
前記第１および第２電極間の電圧の極性が反転するタイミングに合わせて前記第４電極にパルスを印加するとともに、前記第１および第２電極間での維持放電中に、パルスの後縁を、パルスが発生する前の初期電圧に対して所定値だけずれたオフセット電圧に維持し、その後初期電圧に戻すことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
請求項７記載のプラズマディスプレイパネルの駆動方法において、
前記オフセット電圧は、維持放電時に前記第１および第２電極に印加される高レベル電圧と低レベル電圧の間の値に設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
請求項７記載のプラズマディスプレイパネルの駆動方法において、
前記オフセット電圧は、維持放電時に前記第１または第２電極に印加される低レベル電圧より低い値に設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１０】
請求項７記載のプラズマディスプレイパネルの駆動方法において、
前記オフセット電圧は、維持放電時に前記第１または第２電極に印加される高レベル電圧より高い値に設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルは、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。近時、維持放電を行うＸ電極およびＹ電極の間にＺ電極を配置したプラズマディスプレイパネルが提案されている（例えば、特許文献１参照）。一般に、Ｘ、Ｙ電極間の距離を長くすることにより、発光効率は高くなるが、放電開始電圧（Ｘ電極とＹ電極間の電圧差）も高くなる。Ｚ電極を配置することにより、放電開始電圧を高くすることなく、Ｘ電極とＹ電極との距離を長くでき、発光効率を向上できる。
【特許文献１】特開２００２−１１００４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、維持放電中、Ｚ電極とＸ電極（またはＹ電極）との間でアバランシェ（放電前過程）だけでなく放電（短距離放電）が発生すると、Ｘ電極（またはＹ電極）の壁電荷が減少してしまう。これにより、Ｘ、Ｙ電極間での放電（長距離放電）が十分に行われなくなると、発光効率を十分に向上できないおそれがある。
本発明の目的は、プラズマディスプレイパネルの発光効率を向上することである。
【課題を解決するための手段】
【０００４】
本発明では、第１駆動回路は、第１および第２電極間で維持放電行うために、第１および第２電極間に掛かる電圧の極性を交互に反転する。第２駆動回路は、第１および第２電極間の電圧の極性が反転するタイミングに合わせて第４電極にパルスを印加する。また、第２駆動回路は、維持放電中に、パルスを印加した後の第４電極の電圧を、パルスが発生する前の初期電圧に対して所定値だけずれたオフセット電圧に維持し、その後初期電圧に戻す。例えば、オフセット電圧は、第１および第２電極に印加される高レベル電圧と低レベル電圧の間の値に設定される。これにより、維持放電時に、第４電極に蓄積される壁電荷の量を少なくでき、第４電極は放電に関わりにくくなる。この結果、第１および第２電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。
【発明の効果】
【０００５】
本発明では、第１および第２電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態におけるプラズマディスプレイ装置の概要を示すブロック図である。
【図２】図１に示したＰＤＰの要部の詳細を示す分解斜視図である。
【図３】図２に示した前面基板の詳細を示す平面図である。
【図４】１画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図５】図４に示した維持期間の概要を示す波形図である。
【図６】図１に示したＺドライバの詳細を示す回路図である。
【図７】図１に示したＺドライバの別の例を示す回路図である。
【図８】第１の実施形態のＰＤＰにおける維持期間の動作を示す波形図である。
【図９】発明前に、発明者らが検討したＰＤＰにおける維持期間の動作を示す波形図である。
【図１０】本発明の第２の実施形態におけるＺドライバの詳細を示す回路図である。
【図１１】第２の実施形態におけるＺドライバの別の例を示す回路図である。
【図１２】第２の実施形態のＰＤＰにおける維持期間の動作を示す波形図である。
【図１３】本発明の第３の実施形態におけるＺドライバの詳細を示す回路図である。
【図１４】第３の実施形態におけるＺドライバの別の例を示す回路図である。
【図１５】第３の実施形態のＰＤＰにおける維持期間の動作を示す波形図である。
【図１６】本発明の第４の実施形態におけるＺドライバの詳細を示す回路図である。
【図１７】第４の実施形態におけるＺドライバの別の例を示す回路図である。
【図１８】第４の実施形態のＰＤＰにおける維持期間の動作を示す波形図である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態におけるプラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）の概要を示している。ＰＤＰ装置は、プラズマディスプレイパネルＰＤＰ、ＸドライバＸＤＲＶ、ＹドライバＹＤＲＶ、ＺドライバＺＤＲＶ、アドレスドライバＡＤＲＶおよびドライバＸＤＲＶ、ＹＤＲＶ、ＺＤＲＶ、ＡＤＲＶの動作を制御する制御回路ＣＮＴおよび図示しない電源回路等を有している。【０００８】
プラズマディスプレイパネルＰＤＰは、複数のＸ電極Ｘ１、Ｘ２、Ｘ３、．．．（第１電極）、Ｘ電極の間に配置されたＹ電極Ｙ１、Ｙ２、Ｙ３、．．．（第２電極）、Ｘ電極とＹ電極の間に配置されたＺ電極Ｚｅ、Ｚｏ（第４電極）、およびＸ電極、Ｙ電極、Ｚ電極の直交方向に配置されたアドレス電極Ａ１、Ａ２、．．．（第３電極；以下、Ａ電極とも称する）を有している。Ｘ電極、Ｙ電極およびＺ電極は、前面基板（第１基板）上に形成され、Ａ電極は、背面基板（第２基板）上に形成される。ＰＤＰの断面構造は、図２で説明する。【０００９】
表示セルＣＥＬは、Ｘ電極、Ｙ電極、Ｚ電極とＡ電極との交差部分に形成される。放電により光を発生するための放電ギャップは、Ｘ電極およびＹ電極の両側に設けられている。このため、図の上下方向に隣接するセルＣＥＬは、その一部が互いに重複する。なお、ＰＤＰでカラー画像を表示するために、赤い光を発生するセルＣＥＬ、緑の光を発生するセルＣＥＬおよび青い光を発生するセルＣＥＬにより１つの画素が構成される。【００１０】
この種のＰＤＰでは、図の横方向に延在する偶数番目の放電ラインと奇数番目の放電ラインは、交互に発光する。この方式は、ＡＬＩＳ方式（Alternate Lighting of Surfaces Method）と称されている。偶数ラインと奇数ラインで交互に放電を行うために、奇数ライン用のＺ電極Ｚｏと偶数ライン用のＺ電極Ｚｅが交互に配置されている。具体的には、Ｚ電極Ｚｏは、末尾の数字が同じＸ電極とＹ電極の間に配置される。Ｚ電極Ｚｅは、末尾の数字が１つずれたＸ電極とＹ電極の間（例えば、Ｘ３とＹ２）に配置される。【００１１】
ＸドライバＸＤＲＶおよびＹドライバＹＤＲＶＺは、Ｘ電極およびＹ電極に所定の電圧をそれぞれ印加する第１駆動回路として動作する。ＺドライバＺＤＲＶは、Ｚ電極に所定の電圧をそれぞれ印加する第２駆動回路として動作する。ＺドライバＺＤＲＶは、制御回路ＣＮＴからのスイッチ制御信号Ｓ１−Ｓ５に応じて動作する。アドレスドライバＡＤＲＶは、放電発光する表示セルを選択するためにＡ電極に所定の電圧（選択パルス）を印加する第３駆動回路として動作する。【００１２】
図２は、図１に示したＰＤＰの要部の詳細を示している。前面基板１０は、ガラス基材１２上（図では下側）に互いに平行かつ交互に形成されたＸ電極およびＹ電極を有している。Ｘ電極およびＹ電極の間には、Ｚ電極が配置されている。Ｘ電極およびＹ電極は、図の横方向に延在するバス電極ＢＥと、バス電極ＢＥに沿って形成された透明電極ＴＥとによりそれぞれ構成されている。Ｚ電極は、バス電極ＢＥと、バス電極ＢＥに沿って形成された透明電極ＴＥとにより構成されている。Ｘ電極、Ｙ電極およびＺ電極は、誘電体層１４に覆われており、誘電体層１４の表面は、ＭｇＯ等の保護層１６に覆われている。【００１３】
背面基板２０は、ガラス基材２２上に、互いに平行に形成されたアドレス電極Ａを有している。アドレス電極Ａは、バス電極ＢＥに直交する方向に配置されている。アドレス電極Ａは、誘電体層２４に覆われている。誘電体層２４上には、互いに隣接するアドレス電極Ａの間に対応する位置に、隔壁（リブ）２６が形成されている。隔壁２６の側面と、互いに隣接する隔壁２６の間の誘電体層２４上とには、紫外線により励起されて赤、緑、青の可視光を発生する蛍光体Ｒ、Ｇ、Ｂが、それぞれ塗布されている。【００１４】
ＰＤＰ１０は、前面基板１０および背面基板２０を、保護層１６と隔壁２６が互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを封入することで構成される。バス電極ＢＥおよびアドレス電極Ａは、ＰＤＰの外周部に形成される封着領域の外側に位置するＰＤＰの端部まで延在しており、図１に示したドライバＸＤＲＶ、ＹＤＲＶ、ＺＤＲＶ、ＡＤＲＶにそれぞれ接続される。【００１５】
図３は、図２に示した前面基板２０の詳細を示している。Ｘ電極およびＹ電極は、互いに同じ形状を有しており、その透明電極ＴＥは、バス電極ＢＥに直交する方向に突出し、中央部がくびれた突出部ＰＲＪ１を有している。Ｚ電極は、両側に位置するＸ電極およびＹ電極の突出部ＰＲＪ１に向けて突出する突出部ＰＲＪ２を有している。なお、Ｚ電極は、透明電極ＴＥのみ、あるいはバス電極ＢＥのみで構成してもよい。【００１６】
図４は、１画面の画像を表示するためのフィールドＦＤの構成例を示している。１つのフィールドＦＤの長さは、例えば、１／６０秒であり、ｎ個のサブフィールドＳＦ（ＳＦ１、ＳＦ２、．．．、ＳＦｎ）で構成される。各サブフィールドＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａおよび維持期間Ｔｓにより構成される。
例えば、リセット期間Ｔｒでは、負の書き込み電圧がＸ電極に印加され、緩やかに上昇する正の書き込み電圧（書き込み鈍波）がＹ電極に印加される。これにより、セルの発光を抑えながらＸ電極とＹ電極に正と負の壁電荷がそれぞれ蓄積される。ここで、壁電荷とは、例えば、各セルＣＥＬにおいて、図２に示したＭｇＯ層１６上に蓄積されるプラス電荷およびマイナス電荷である。次に、正の調整電圧がＸ電極に印加され、負の調整電圧（調整鈍波）がＹ電極に印加される。これにより、壁電荷の量が減るとともに、全てセルＣＥＬが初期化され、壁電荷が等しくなる。【００１７】
アドレス期間Ｔａでは、正のスキャン電圧がＸ電極に印加され、負のスキャンパルスがＹ電極に印加され、正のアドレスパルスが、点灯するセルＣＥＬに対応する電極Ａに印加される。アドレスパルスにより選択されたセルは、放電を開始する。
維持期間Ｔｓでは、負および正の維持パルスが、Ｘ電極およびＹ電極にそれぞれ印加される。また、維持パルスの遷移エッジに同期してトリガパルスがＺ電極に印加される。この動作により、点灯したセルの放電状態が維持される。この後、互いに極性の異なる維持パルスと、トリガパルスとが、Ｘ電極、Ｙ電極およびＺ電極に繰り返して印加され、維持期間Ｔｓに点灯したセルの放電が繰り返し行われる。【００１８】
リセット期間Ｔｒおよびアドレス期間Ｔａは、サブフィールドＳＦに依存せず常に同じ長さである。維持期間Ｔｓの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、階調表現が可能になる。
図５は、図４に示した維持期間Ｔｓの概要を示している。維持期間Ｔｓでは、例えば、高レベル電圧の期間が互いに重複しないように、極性が互いに逆の電圧が、Ｘ電極およびＹ電極に印加される。すなわち、Ｘ電極およびＹ電極に掛かる電圧の極性が交互に反転される。また、Ｘ電極とＹ電極間の電圧の極性が反転するタイミングに合わせてＺ電極に正のパルスが印加される。Ｚ電極に印加されるパルスの幅は、１００−１０００ｎｓである。Ｚ電極のパルスにより、Ｚ電極とＸ電極（またはＹ電極）との電圧差が、放電開始電圧以上になると放電が開始される（トリガ放電）。トリガ放電を起点としてＸ電極とＹ電極間で維持放電が行われる。そして、トリガ放電と維持放電が繰り返され、各セルＣＥＬは、所定の輝度で発光する。なお、Ｘ、Ｙ電極間（例えば、Ｚｏ電極が延在する表示ライン）で維持放電が行われている間、維持放電しないＸ、Ｙ電極間のＺ電極（例えば、Ｚｅ電極）は、例えば、接地電圧ＧＮＤに固定され、放電発光するセルＣＥＬ間の干渉を抑制するバリア電極として機能する。【００１９】
さらに、本発明では、Ｘ電極とＹ電極間での維持放電中に、正のパルスを印加した後のＺ電極の電圧を、正のパルスを発生する前の初期電圧Ｖ０に対して所定値だけずれたオフセット電圧Ｖｏｆｆに維持し、維持放電が終了した後に初期電圧Ｖ０に戻す。これにより、高レベル電圧のＸ電極（またはＹ電極）とＺ電極との電圧差を小さくでき、これ等電極間でＸ電極（またはＹ電極）に蓄積された壁電荷がＺ電極に移動することを防止できる。したがって、Ｘ電極とＹ電極間において高効率な長距離放電を行うことができる。維持期間Ｔｓの放電の詳細については、図８で説明する。【００２０】
図６は、図１に示したＺドライバＺＤＲＶの詳細を示している。ＺドライバＺＤＲは、コイルＬ１、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５を有している。コイルＬ１、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、Ｚ電極に共振パルスを生成するための共振回路として動作する。スイッチ回路ＳＷ１−４は、ｎＭＯＳトランジスタにより構成されている。スイッチ回路ＳＷ５は、直列に接続された一対のｎＭＯＳトランジスタにより構成されている。各ｎＭＯＳトランジスタは、ソース・ドレイン間を接続するダイオードを有している。スイッチ回路ＳＷ１−５は、ゲートでスイッチ制御信号Ｓ１−５をそれぞれ受けている。スイッチ回路ＳＷ１−５は、スイッチ制御信号Ｓ１−５が高論理レベルのときオンし、スイッチ制御信号Ｓ１−５が低論理レベルのときオフする。【００２１】
スイッチ回路ＳＷ１のドレインおよびスイッチ回路ＳＷ２のソースは、接地線ＧＮＤに接続されている。スイッチ回路ＳＷ１のソースは、順方向接続されたダイオードＤ１を介してコイルＬ１の一端であるノードＮＤ１に接続されている。スイッチ回路ＳＷ２のドレインは、逆方向接続されたダイオードＤ２を介してノードＮＤ１に接続されている。ノードＮＤ１は、逆方向接続されたダイオードＤ３、Ｄ４を介して電源Ｖｓ／２、−Ｖｓ／２にそれぞれ接続されている。スイッチ回路ＳＷ３は、ドレインを電源Ｖｓ／２に接続し、ソースをコイルＬ１の他端であるノードＮＤ２に接続している。スイッチ回路ＳＷ４は、ソースを電源−Ｖｓ／２（初期電圧線）に接続し、ドレインをノードＮＤ２に接続している。ダイオードＤ５は、電源−Ｖｓ／２とノードＮＤ２の間に順方向接続されている。スイッチ回路ＳＷ５は、ＺドライバＺＤＲＶの出力ノードＯＵＴと電源−Ｖｓ／２＋α（オフセット電圧線）との間に接続されている。出力ノードＯＵＴは、ノードＮＤ２およびＺ電極（ＺｏまたはＺｅ）に接続されている。【００２２】
図７は、図１に示したＺドライバＺＤＲＶの別の例を示している。図６に示したＺドライバＺＤＲＶとの違いは、スイッチ回路ＳＷ１のドレインおよびスイッチ回路ＳＷ２のソースが、キャパシタＣ１を介して電源Ｖｓ／２に接続されていることである。また、スイッチ回路ＳＷ３のドレインは、電源Ｖｓに接続され、ＳＷ４のソースは、接地線ＧＮＤ（初期電圧線）に接続され、スイッチ回路ＳＷ５のソースは、電源ＧＮＤ＋α（オフセット電圧線）に接続されている。その他の構成は、図６と同じである。【００２３】
図８は、第１の実施形態のＰＤＰにおける維持期間Ｔｓの動作を示している。図８の波形は、例えば、図５に示したＸ電極に正のパルスが印加される期間を示している。図６に示したＺドライバＺＤＲＶＺでは、Ｚ電極の高レベル電圧は、Ｖｓ／２よりわずかに低く、Ｚ電極の低レベル電圧（初期電圧）は、−Ｖｓ／２である。図７に示したＺドライバＺＤＲＶでは、Ｚ電極の高レベル電圧は、Ｖｓよりわずかに低く、Ｚ電極の低レベル電圧（初期電圧）は、ＧＮＤである。図６および図７に示したＺドライバＺＤＲＶは、電圧振幅のみ相違する。このため、以下の説明では、図６に示したＺドライバＺＤＲＶの動作について説明する。なお、ＸドライバＸＤＲＶおよびＹドライバＹＤＲＶは、例えば、ＺドライバＺＤＲＶからスイッチ回路ＳＷ５を削除して構成されている。【００２４】
まず、直前の維持放電より、Ｘ電極およびＺ電極に正の壁電荷が蓄積され、Ｙ電極に負の壁電荷が蓄積されている（図８（ａ））。このとき、Ｚ電極に蓄積された壁電荷の量は、相対的に少ない。Ｘ電極、Ｚ電極およびＹ電極の電圧は、−Ｖｓ／２に設定されている。
次に、スイッチ制御信号Ｓ１、Ｓ２が高論理レベルに変化し、スイッチ回路ＳＷ１、ＳＷ２がオンする。ダイオードＤ１、Ｄ２の整流作用により、ダイオードＤ１のみに電流が流れ、コイルＬ１の共振作用によりＺ電極の電圧が上昇する（図８（ｂ））。Ｚ電極の壁電荷の量が少ないため、Ｚ電極とＹ電極の間で発生する放電（トリガ放電）は相対的に弱く、放電が起きる直前の状態（アバランシェ）である。このため、Ｚ電極とＹ電極の間で移動する壁電荷の量は、相対的に少ない（破線の矢印)。【００２５】
次に、ＸドライバＸＤＲＶが動作し、Ｘ電極の電圧が上昇する（図８（ｃ））。Ｚ電極の電圧は、コイルＬ１の共振作用により、最大電圧Ｖｓ／２付近まで上昇した後に下降する。Ｘ電極の電圧が上昇し、Ｚ電極の電圧が下降するため、Ｘ電極とＺ電極の電圧差は、徐々に大きくなる（図８（ｄ））。Ｚ電極の電圧が−Ｖｓ／２まで下降する前に、スイッチ制御信号Ｓ５が高論理レベルに変化し、スイッチ回路ＳＷ５がオンする。スイッチ回路ＳＷ５がオンしている間、Ｚ電極の電圧は、−Ｖｓ／２よりαだけ高いオフセット電圧に維持される。すなわち、スイッチ回路ＳＷ５は、Ｚ電極を、共振パルスの後縁が生成されるタイミングに合わせて、電源−Ｖｓ／２＋αに接続する。このため、Ｘ電極とＺ電極の電圧差は、Ｖｓより小さくなり、Ｘ電極とＺ電極間の放電（短距離放電）は、相対的に弱い(破線の矢印)。【００２６】
次に、ＸドライバＸＤＲＶの出力ノードが電圧Ｖｓ／２にクランプされ、Ｘ電極の電圧は、Ｖｓ／２まで上昇する（図８（ｅ））。上述したように、Ｘ電極とＺ電極間の短距離放電が相対的に弱いため、Ｘ電極とＹ電極間において高効率な放電（長距離放電）の割合が増える。また、Ｚ電極の電圧は、−Ｖｓ／２＋αに維持されているため、−Ｖｓ／２まで下げた場合に比べてＺ電極への壁電荷の蓄積量は、少なくなる。【００２７】
Ｘ電極とＹ電極間での長距離放電が終了した後、スイッチ制御信号Ｓ５が低論理レベルに変化し、スイッチ回路ＳＷ５がオフする。また、スイッチ制御信号Ｓ４が高論理レベルに変化し、スイッチ回路ＳＷ４がオンする。スイッチ回路ＳＷ４のオンにより、Ｚ電極の電圧は、初期電圧−Ｖｓ／２まで下がる（図８（ｆ））。Ｘ電極とＹ電極間での長距離放電により、Ｘ電極に負の壁電荷が蓄積され、Ｙ電極に正の壁電荷が蓄積される。この後、上述の（ａ）〜（ｆ）と同様に、維持放電が実施される。但し、Ｘ電極およびＹ電極に蓄積された壁電荷の極性が逆になるため、Ｘ電極をＹ電極、Ｙ電極をＸ電極と読み替える必要がある。【００２８】
図９は、本発明前に、発明者らが検討したＰＤＰにおける維持期間Ｔｓの動作を示している。図９のＰＤＰでは、ＺドライバＺＤＲＶは、図６および図７に示した回路からスイッチ回路ＳＷ５を削除して構成されている。このため、Ｚ電極の波形は、正パルスの後、電圧−Ｖｓ／２＋αまたはＧＮＤ＋αに維持されることなく、初期電圧−Ｖｓ／２またはＧＮＤまで下がる。【００２９】
図９では、直前の維持放電より、Ｚ電極に蓄積された壁電荷の量は、相対的に多くなる（図９（ａ））。Ｚ電極の壁電荷の量が多いため、Ｚ電極の電圧が上昇するときに（図９（ｂ））、Ｚ電極とＹ電極の間で移動する壁電荷の量は、比較的多くなる（実線の矢印）。このため、Ｚ電極とＹ電極の間において、放電が起きる直前の状態（アバランシェ）を保てなくなり、Ｚ電極とＹ電極の間で比較的強い放電（トリガ放電）が発生する。この放電により、Ｚ電極の正の壁電荷の量およびＹ電極の負の壁電荷の量は減ってしまう。【００３０】
この後、Ｘ電極の電圧は、Ｖｓ／２（またはＶｓ）まで上昇し、Ｚ電極の電圧は−Ｖｓ／２（またはＧＮＤ）まで下降する（図９（ｄ））。Ｘ電極とＺ電極の電圧差が、図８より大きくなるため、効率の悪い短距離放電が発生する（実線の矢印）。短距離放電により、Ｘ電極の壁電荷がＺ電極に移動するため、その後のＸ電極とＹ電極間で発生する高効率な放電（長距離放電）の割合が減ってしまう（図９（ｅ））。【００３１】
以上、第１の実施形態では、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極の電圧を低レベル電圧−Ｖｓ／２（初期電圧）より高いオフセット電圧−Ｖｓ／２＋αに設定することで、Ｘ電極とＺ電極間での短距離放電を弱くでき、Ｚ電極に蓄積される壁電荷の量を少なくできる。この結果、Ｘ電極とＹ電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。【００３２】
図１０は、本発明の第２の実施形態におけるＺドライバＺＤＲＶの詳細を示している。ＺドライバＺＤＲＶおよびこのＺドライバＺＤＲＶの動作を制御する制御回路ＣＮＴ（図１）を除く構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
ＺドライバＺＤＲＶは、スイッチ回路ＳＷ４（トランジスタ）のソースに電源−ＶＳ／２−β（オフセット電圧線）を接続し、スイッチ回路ＳＷ５（トランジスタ）のソースに電源−ＶＳ／２（初期電圧線）を接続して構成されている。ＺドライバＺＤＲＶのその他の構成は、第１の実施形態（図６）と同じである。【００３３】
図１１は、第２の実施形態におけるＺドライバＺＤＲＶの別の例を示している。図１０に示したＺドライバＺＤＲＶとの違いは、スイッチ回路ＳＷ１のドレインおよびスイッチ回路ＳＷ２のソースが、キャパシタＣ１を介して電源Ｖｒ／２に接続されていることである。また、スイッチ回路ＳＷ３のドレインは、電源Ｖｒに接続され、スイッチ回路ＳＷ４のソースは、接地線ＧＮＤ（オフセット電圧線）に接続され、スイッチ回路ＳＷ５のソースは、電源ＧＮＤ＋β（初期電圧線）に接続されている。電源Ｖｒの電圧は、電源Ｖｓの電圧より高い。その他の構成は、図１０と同じである。【００３４】
図１２は、第２の実施形態のＰＤＰにおける維持期間Ｔｓの動作を示している。上述した図８と同じ動作については、詳細な説明を省略する。図１２の波形は、例えば、図５に示したＸ電極に正のパルスが印加される期間を示している。図１０に示したＺドライバＺＤＲＶＺでは、Ｚ電極の高レベル電圧は、Ｖｓ／２よりわずかに低く、Ｚ電極の低レベル電圧の初期値は、−Ｖｓ／２である。図１１に示したＺドライバＺＤＲＶでは、Ｚ電極の高レベル電圧は、Ｖｒよりわずかに低く、Ｚ電極の低レベル電圧の初期値はＧＮＤ＋βである。図１０および図１１に示したＺドライバＺＤＲＶは、電圧振幅のみ相違する。このため、以下の説明では、図１０に示したＺドライバＺＤＲＶの動作について説明する。なお、ＸドライバＸＤＲＶおよびＹドライバＹＤＲＶは、例えば、ＺドライバＺＤＲＶからスイッチ回路ＳＷ５を削除して構成されている。【００３５】
まず、直前の維持放電より、Ｘ電極およびＺ電極に正の壁電荷が蓄積され、Ｙ電極に負の壁電荷が蓄積されている（図１２（ａ））。このとき、Ｚ電極に蓄積された壁電荷の量は、相対的に多い。Ｘ電極、Ｚ電極およびＹ電極の電圧（初期値）は、−Ｖｓ／２に設定されている。
次に、スイッチ回路ＳＷ１、ＳＷ２がオンし、コイルＬ１の共振作用によりＺ電極の電圧が上昇する（図１２（ｂ））。Ｚ電極の壁電荷の量が多いため、Ｚ電極とＹ電極の間で放電強度が増し、プライミングが増える。この結果、Ｚ電極とＹ電極の間で移動する壁電荷の量も多くなる（太い矢印）。【００３６】
次に、ＸドライバＸＤＲＶが動作し、Ｘ電極の電圧が上昇する（図１２（ｃ））。その後、Ｘ電極の電圧はＶｓ／２まで上昇する。また、スイッチ回路ＳＷ４がオンし、Ｚ電極の電圧は−Ｖｓ／２−βまで下降する（図１２（ｄ））。これにより、Ｘ電極とＺ電極の電圧差が大きくなり、Ｘ電極とＺ電極間の放電（短距離放電）は強くなる（太い矢印）。すなわち、Ｘ電極とＺ電極間の放電（短距離放電）によってもプライミングが増える。【００３７】
次に、Ｘ電極の電圧は、Ｖｓ／２まで上昇する（図１２（ｅ））。Ｚ電極とＹ電極間での短距離放電と、Ｘ電極とＺ電極間での短距離放電によりプライミングが増えているため、Ｘ電極とＹ電極間において高効率な長距離放電が発生する（太い矢印）。また、Ｚ電極の電圧が相対的に低いため（−Ｖｓ／２−β）、Ｚ電極への壁電荷の蓄積量は多くなる。
Ｘ電極とＹ電極間での長距離放電が終了した後、スイッチ回路ＳＷ４がオフし、スイッチ回路ＳＷ５がオンする。スイッチ回路ＳＷ５のオンにより、Ｚ電極の電圧は、−Ｖｓ／２（初期電圧）まで上昇する（図１２（ｆ））。Ｘ電極とＹ電極間での長距離放電により、Ｘ電極に負の壁電荷が蓄積され、Ｙ電極に正の壁電荷が蓄積される。この後、上述の（ａ）〜（ｆ）と同様に、維持放電が実施される。但し、Ｘ電極およびＹ電極に蓄積された壁電荷の極性が逆になるため、Ｘ電極をＹ電極、Ｙ電極をＸ電極と読み替える必要がある。【００３８】
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極の電圧を低レベル電圧−Ｖｓ／２（初期電圧）より低いオフセット電圧−Ｖｓ／２−β（または低レベル電圧ＧＮＤ＋β（初期電圧）より低いオフセット電圧ＧＮＤ）に設定することで、Ｘ電極とＺ電極間での短距離放電を強くできる。これにより、プライミングを増やすことができる。この結果、Ｘ電極とＹ電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。特に、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極に蓄積される壁電荷の量を多くできるため、Ｚ電極に正のパルスを印加するときに、トリガ放電の量を増やし、プライミングを増やすことができる。【００３９】
図１３は、本発明の第３の実施形態におけるＺドライバＺＤＲＶの詳細を示している。ＺドライバＺＤＲＶおよびこのＺドライバＺＤＲＶの動作を制御する制御回路ＣＮＴ（図１）を除く構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
ＺドライバＺＤＲＶは、スイッチ回路ＳＷ５に電源ＶＳ／２−α（オフセット電圧線）を接続して構成されている。ＺドライバＺＤＲＶのその他の構成は、第１の実施形態（図６）と同じである。【００４０】
図１４は、ＺドライバＺＤＲＶの別の例を示している。ＺドライバＺＤＲＶは、スイッチ回路ＳＷ５に電源Ｖｓ−α（オフセット電圧線）を接続していることを除き、図７に示したＺドライバＺＤＲＶと同じである。
図１５は、第３の実施形態のＰＤＰにおける維持期間Ｔｓの動作を示している。上述した第１の実施形態（図８）と同じ動作については、詳細な説明を省略する。図１３および図１４に示したＺドライバＺＤＲＶは、電圧振幅のみ相違する。このため、以下の説明では、図１３に示したＺドライバＺＤＲＶの動作について説明する。この実施形態では、維持期間Ｔｓに、負のパルスが、Ｘ電極（またはＹ電極）およびＺ電極に印加される。このため、スイッチ制御信号Ｓ１、Ｓ２の波形は、図８に比べて入れ替えられている。スイッチ制御信号Ｓ３、Ｓ４の波形は、図８に比べて入れ替えられている。Ｚ電極は、負のパルスが印加された後に、初期電圧Ｖｓ／２より低い電圧Ｖｓ／２−α（オフセット電圧）に維持され、維持放電の終了後に初期電圧Ｖｓ／２に戻される。すなわち、Ｚ電極の電圧は、Ｘ電極およびＹ電極に印加される高レベル電圧Ｖｓ／２と低レベル電圧−Ｖｓ／２の間の値に設定される。【００４１】
以上、第３の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。すなわち、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極の電圧を高レベル電圧Ｖｓ／２（初期電圧）より低くすることで、Ｘ電極とＺ電極間での短距離放電を弱くでき、Ｚ電極に蓄積される壁電荷の量を少なくできる。この結果、Ｘ電極とＹ電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。【００４２】
図１６は、本発明の第４の実施形態におけるＺドライバＺＤＲＶの詳細を示している。ＺドライバＺＤＲＶおよびこのＺドライバＺＤＲＶの動作を制御する制御回路ＣＮＴ（図１）を除く構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
ＺドライバＺＤＲＶは、スイッチ回路ＳＷ５に電源ＶＳ／２＋β（オフセット電圧線）を接続して構成されている。ＺドライバＺＤＲＶのその他の構成は、第１の実施形態（図６）と同じである。【００４３】
図１７は、ＺドライバＺＤＲＶの別の例を示している。ＺドライバＺＤＲＶは、スイッチ回路ＳＷ５に電源ＶＳ＋β（オフセット電圧線）を接続していることを除き、図７に示したＺドライバＺＤＲＶと同じである。
図１８は、第４の実施形態のＰＤＰにおける維持期間Ｔｓの動作を示している。上述した第２の実施形態（図１２）と同じ動作については、詳細な説明を省略する。図１６および図１７に示したＺドライバＺＤＲＶは、電圧振幅のみ相違する。このため、以下の説明では、図１６に示したＺドライバＺＤＲＶの動作について説明する。この実施形態では、第３の実施形態（図１５）と同様に、維持期間Ｔｓに、負のパルスが、Ｘ電極（またはＹ電極）およびＺ電極に印加される。このため、スイッチ制御信号Ｓ１、Ｓ２の波形は、図１２に比べて入れ替えられている。スイッチ制御信号Ｓ３、Ｓ４の波形は図１２に比べて入れ替えられている。Ｚ電極は、負のパルスが印加された後に、初期電圧Ｖｓ／２より高い電圧Ｖｓ／２＋β（オフセット電圧）に維持され、維持放電の終了後に初期電圧Ｖｓ／２に戻される。すなわち、Ｚ電極の電圧は、Ｘ電極およびＹ電極に印加される高レベル電圧Ｖｓ／２より高い値に設定される。【００４４】
以上、第４の実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。すなわち、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極の電圧を高レベル電圧Ｖｓ／２（初期電圧）より高くすることで、Ｘ電極とＺ電極間での短距離放電を強くできる。これにより、プライミングを増やすことができる。この結果、Ｘ電極とＹ電極間での高効率な長距離放電の割合を増やすことができ、発光効率を向上できる。特に、Ｘ電極とＹ電極間での長距離放電時に、Ｚ電極に蓄積される壁電荷の量を多くできるため、Ｚ電極に負のパルスを印加するときに、トリガ放電の量を増やし、プライミングを増やすことができる。【００４５】
なお、上述した実施形態では、ＺドライバＺＤＲＶを共振回路で構成し、Ｚ電極に共振パルスを印加する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図５に示したように、Ｚ電極に矩形パルスを印加してもよい。
上述した実施形態では、本発明を、ＡＬＩＳ方式のプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、放電により光を発生するための放電ギャップを、Ｘ電極およびＹ電極の一方の側のみ設けられるプラズマディスプレイパネルに適用してもよい。【００４６】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００４７】
本発明は、プラズマディスプレイ装置に適用できる。
【図１】
2008007440.tif 000003
【図２】
2008007440.tif 000004
【図３】
2008007440.tif 000005
【図４】
2008007440.tif 000006
【図５】
2008007440.tif 000007
【図６】
2008007440.tif 000008
【図７】
2008007440.tif 000009
【図８】
2008007440.tif 000010
【図９】
2008007440.tif 000011
【図１０】
2008007440.tif 000012
【図１１】
2008007440.tif 000013
【図１２】
2008007440.tif 000014
【図１３】
2008007440.tif 000015
【図１４】
2008007440.tif 000016
【図１５】
2008007440.tif 000017
【図１６】
2008007440.tif 000018
【図１７】
2008007440.tif 000019
【図１８】
2008007440.tif 000020
【国際調査報告】
2008007440.tif 000021
2008007440.tif 000022
2008007440.tif 000023