【事件の表示】
　特願２０１７−５１５５３１「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成２８年１１月　３日国際公開、ＷＯ２０１６／１７５１５２、請求項の数（８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１６年（平成２８年）４月２２日（優先権主張　特願２０１５−９０５７６、平成２７年４月２７日、優先権主張　特願２０１５−９０５７７、平成２７年４月２７日）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。
　令和２年　３月１９日付け  ：拒絶理由通知書
　令和２年　５月１３日　　  ：意見書、手続補正書の提出
　令和２年　６月１８日付け  ：拒絶理由（最後の拒絶理由）通知書
　令和２年　８月１９日　　  ：意見書、手続補正書の提出
　令和２年　８月３１日付け  ：令和２年８月１９日付けの手続補正についての補正の却下の決定、拒絶査定（原査定）
　令和２年１１月２７日　　  ：審判請求書、手続補正書の提出
　令和３年　１月２９日付け  ：前置報告書
　令和３年　３月１１日　　  ：上申書の提出
第２　原査定の概要
　原査定（令和２年８月３１日付け拒絶査定）の概要は次のとおりである。
　本願請求項１−１４に係る発明は、引用文献１−３に記載された発明に基づいて、当業者が容易に発明できたものである。また、本願請求項１５に係る発明は、引用文献１−４に記載された発明に基づいて、当業者が容易に発明できたものである。よって、本願請求項１−１５に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
　１．特開２０１０−１２９９７３号公報
　２．特開２００９−１３５３６０号公報
　３．特開２０１４−１８７２２６号公報
　４．特開２００９−２２４３６５号公報
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正のうち請求項１に「前記半導体層上に形成され、前記フィールドプレート、前記ソース層および前記ボディ層を露出させるコンタクトホールを有する層間絶縁膜」を含むという事項、「ソース電極」の「前記隙間」への「入り込み」が「前記コンタクトホールを介して」なされるという事項、「前記隙間は、断面視において前記フィールドプレートを挟んで対向する一対の隙間を含み、前記一対の隙間のそれぞれは、前記第２絶縁膜に接する先端部を有しており、当該先端部が先細りとなるようにラウンド形状に形成」されているという事項、「前記ソース電極は、前記コンタクトホールの内面と段差なく滑らかに連なる側面であって、前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という事項を追加する補正事項は、特許請求の範囲の減縮を目的とするものである。
　また、「前記半導体層上に形成され、前記フィールドプレート、前記ソース層および前記ボディ層を露出させるコンタクトホールを有する層間絶縁膜」については、当初明細書の段落［００５２］や［図２］、［図７Ｂ］に記載されており、「ソース電極」の「前記隙間」への「入り込み」が「前記コンタクトホールを介して」なされる点については、当初明細書の段落［００５３］や［図２］、［図７Ｂ］に記載されており、「前記隙間は、断面視において前記フィールドプレートを挟んで対向する一対の隙間を含み、前記一対の隙間のそれぞれは、前記第２絶縁膜に接する先端部を有しており、当該先端部が先細りとなるようにラウンド形状に形成」される点については当初明細書の段落［００７６］や［図２］、［図６Ｌ］、［図７Ｂ］に記載されており、「前記ソース電極は、前記コンタクトホールの内面と段差なく滑らかに連なる側面であって、前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」ことは、当初明細書の段落［００５４］や［図２］、［図７Ｂ］に記載されているから、新規事項を追加するものではないといえる。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、補正後の請求項１−８に係る発明は、独立特許要件を満たすものである。
　また、審判請求時の補正のうち、請求項９−１５を削除する補正事項は、特許請求の範囲の請求項の削除を目的とするものである。
第４　本願発明
　本願請求項１−８に係る発明（以下、それぞれ「本願発明１」−「本願発明８」という。）は、令和２年１１月２７日付けの手続補正で補正された特許請求の範囲の請求項１−８に記載された事項により特定される発明であり、以下のとおりの発明である。
「【請求項１】
　半導体層と、
　前記半導体層に形成されたゲートトレンチと、
　前記ゲートトレンチの内面に配置された第１絶縁膜と、
　前記第１絶縁膜を介して前記ゲートトレンチに配置されたゲート電極と、
　前記ゲートトレンチと間隔を空けて前記半導体層に形成されたフィールドプレートトレンチと、
　第２絶縁膜を介して前記フィールドプレートトレンチに配置されたフィールドプレートと、
　前記ゲートトレンチと前記フィールドプレートトレンチとの間に配置されたソース層、ボディ層およびドレイン層と、
　前記半導体層上に形成され、前記フィールドプレート、前記ソース層および前記ボディ層を露出させるコンタクトホールを有する層間絶縁膜とを含み、
　前記第１絶縁膜は、少なくとも前記ゲートトレンチの底部において前記ゲートトレンチの内面から膜厚方向に、第１部分および前記第１部分よりも膜の緻密度が低い第２部分を含み、
　前記フィールドプレートと前記ボディ層との間に隙間が形成されており、
　前記半導体層上に形成され、かつ前記コンタクトホールを介して前記フィールドプレートトレンチの前記隙間に入り込み、前記隙間において前記ボディ層に接続されたソース電極を含み、
　前記隙間は、断面視において前記フィールドプレートを挟んで対向する一対の隙間を含み、
　前記一対の隙間のそれぞれは、前記第２絶縁膜に接する先端部を有しており、当該先端部が先細りとなるようにラウンド形状に形成されており、前記ソース電極は、前記コンタクトホールの内面と段差なく滑らかに連なる側面であって、前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している、半導体装置。
【請求項２】
　前記ゲートトレンチにおいて、前記ゲート電極の下方に配置された埋め込み電極をさらに含み、
　第１絶縁膜は、前記ゲート電極を覆い、前記ゲート電極と前記埋め込み電極を絶縁分離するゲート絶縁膜と、前記埋め込み電極を覆うライン絶縁膜とを含み、
　前記第１絶縁膜の第１部分および前記第２部分は、前記ライン絶縁膜に設けられている、請求項１に記載の半導体装置。
【請求項３】
　前記ゲート絶縁膜は、前記ゲートトレンチの内面から膜厚方向全体に亘って、前記第１部分と同程度の緻密度を有している、請求項２に記載の半導体装置。
【請求項４】
　前記ゲート絶縁膜と前記ライン絶縁膜との境界部の膜厚が、前記ゲート絶縁膜の膜厚の７５％以上である、請求項２または３に記載の半導体装置。
【請求項５】
　前記第１絶縁膜は、酸化シリコンからなる、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
　前記ゲート電極は、ポリシリコンからなる、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
　前記第２絶縁膜は、少なくとも前記フィールドプレートトレンチの底部において前記フィールドプレートトレンチの内面から膜厚方向に、第１部分および前記第１部分よりも膜の緻密度が低い第２部分を含む、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
　前記フィールドプレートは、上下に絶縁分離された上部フィールドプレートおよび下部フィールドプレートを含み、
　前記第２絶縁膜の前記第１部分および前記第２部分は、前記第２絶縁膜の前記下部フィールドプレートを覆う部分に設けられている、請求項１〜７のいずれか一項に記載の半導体装置。」
第５　引用文献、引用発明等
１．引用文献１について
（１）原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている。（下線は当審で付与した。）
「【０００２】
　近年、パワーＭＯＳ（Metal Oxide Semiconductor）等の大電流を制御できる半導体装置が開発されている。一般的に、半導体装置の高耐圧化と低オン抵抗化は、トレードオフの関係にある。このため、
半導体装置では、耐圧を高めるとオン抵抗が増大し、オン抵抗を低減させると耐圧が低下する傾向が見られる。
「【０００４】
　パワーＭＯＳ６００のオフ時に発生する電界（Ｖ/ｃｍ）の深さ方向のプロファイルを調べると、図２８の（ｂ）に示すように、ゲート電極２１２の底面２１２ａに一致する深さで１つ目のピークを持ち、不純物含有領域２０６の下部近傍の深さＤ１で２つ目のピークを持つことが分かる。不純物含有領域２０６が形成されていないと、ゲート電極２１２の底面２１２ａに一致する深さで１つだけのピークを持つ電界強度プロファイルとなる。半導体装置の耐圧は、図２８（ｂ）のハッチに示す面積が大きいほど耐圧が高い。
不純物含有領域２０６を配置して２つのピークが形成されるようにすると、高い耐圧を確保することができる。逆に、要求される耐圧が同じであれば、不純物含有領域２０６を配置することによって、ドリフト領域２０４の不純物の濃度を上げることができる。ドリフト領域２０４の不純物の濃度を上げることができれば、パワーＭＯＳ６００のオン抵抗が低下する。
従って、電界強度のプロファイル結果が曲線Ｌの形状に近づくほど、耐圧とオン抵抗が理論限界値に近づくことを示している。
「【００１０】
　上記の半導体装置では、深さ方向の電界強度プロファイルにおいて、ゲート電極の底面に一致する深さと不純物含有領域の下部近傍の深さに２つのピークが形成されるとともに、浮遊電極が配置された深さにおいても、高い電界強度が保持される。
浮遊電極はゲート電極と不純物含有領域の間のトレンチ内に配置されているため、２つのピークの間に形成される谷の深さを浅くすることができる。このため、プロファイル曲線に囲まれる範囲の面積を広くすることができ、半導体装置の耐圧を高めることができる。また、不純物含有領域の中心がドリフト領域の中間深さより深い位置に形成されているため、ボディ領域と不純物含有領域の間の距離が十分離れている。このため、トレンチに沿ってボディ領域を通過してきたキャリアが不純物含有領域を迂回しながら裏面電極に流れるためのキャリアの有効通過領域を十分に確保することができ、オン抵抗の増大を抑制することができる。上記の半導体装置によると、高い耐圧と低いオン抵抗を実現することができる。
「【００１１】
　上記の半導体装置では、
浮遊電極の側壁を被覆している絶縁膜の厚みがゲート電極の側壁を被覆している絶縁膜の厚みより厚いことが好ましい。
浮遊電極の側壁を被覆している絶縁膜の厚みを厚くすることによって、半導体装置のオフ時に浮遊電極の側方に発生するシリコン層（ドリフト領域）の電界の強度を緩和することができる。これによって、電界強度プロファイルの形状を、２つのピークのバランスを保ちながら図２８（ｂ）に示す曲線Ｌに近づけることができる。半導体装置の耐圧をさらに高めることができる。
「【００１８】
（第１実施例） 
　図１に、第１実施例である縦型のパワーＭＯＳ（請求項でいう半導体装置）１００の断面図と、パワーＭＯＳ１００における電界強度プロファイルを表すグラフを示す。
　パワーＭＯＳ１００は、半導体基板２４の表面に配置されているソース電極（請求項でいう表面電極）１８と、半導体基板２４の裏面に配置されているドレイン電極（請求項でいう裏面電極）２６を備えている。半導体基板２４内には、ソース領域２０と、ボディ領域１４と、ボディコンタクト領域１６と、ドリフト領域４と、ドレイン領域２が配置されている。ソース領域２０は、第１導電型（ｎ型）であり、半導体基板２４の表面側に配置されており、ソース電極１８に導通している。ドリフト領域４は、第１導電型（ｎ型）であり、半導体基板２４の内部に配置されており、第１導電型（ｎ型）のドレイン領域２を介して、ドレイン電極２６に導通している。ボディ領域１４は、第２導電型（ｐ型）であり、ソース領域２０とドリフト領域４を分離している。
半導体基板２４内には、半導体基板２４の表面からソース領域２０とボディ領域１４を貫通してドリフト領域４に達するまで伸びているトレンチ１１が配置されている。トレンチ１１内にはゲート電極１２と浮遊電極８が配置されている。ゲート電極１２の壁面は絶縁膜２２で被覆されている。
浮遊電極８はトレンチ１１内のゲート電極１２より深い位置に配置されており
「【００２３】
　図３〜図１１に、パワーＭＯＳ１００を製造する方法を示す。
　まず、図３に示すように、
ｎ−型のシリコンを材料とする半導体基板２４
次に、半導体基板２４内にボロンなどのｐ型の不純物を注入して熱拡散させることによって、半導体基板２４の表面側にボディ領域１４を形成する。半導体基板２４内のｐ型不純物が拡散していない領域はｎ−型のドリフト領域４となる。
半導体基板２４の表面からボディ領域１４を貫通してドリフト領域４まで達するトレンチ１１を形成する。
「【００２４】
　次に、図４に示すように、
半導体基板２４の表面とトレンチ１１の壁面に第１の熱酸化膜２１ａを形成する。
「【００２５】
　次に、図５に示すように、
第１の熱酸化膜２１ａの表面に第１のシリコン酸化膜２３ａを形成する。第１のシリコン酸化膜２３ａを形成する方法として、例えばＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
「【００２６】
　次に、図６に示すように、トレンチ１１の内部に第１のポリシリコン８ａを充填する。このとき、トレンチ１１が第１のポリシリコン８ａによって完全に埋め込まれるまで充填する。第１のポリシリコン８ａは、製造後のパワーＭＯＳ１００における浮遊電極８に相当する。第１のポリシリコン８の種類として、例えばＳｉＨ４を用いることができる。第１のポリシリコン８ａを充填する際の加熱条件は、例えば６００℃とすることができる。」
「【００２７】
　次に、図７に示すように、第１のポリシリコン８ａの一部をエッチングして除去する（エッチバックする）。このとき、製造後の浮遊電極８の上面の位置に応じて、エッチバック量を調整する。エッチングする深さは、例えば、半導体基板の表面から２．５〜２．７μｍの深さにすることができる。」
「【００２８】
　次に、図８に示すように、図７の工程でエッチングした深さと同じ深さまで、第１の熱酸化膜２１ａの一部および第１のシリコン酸化膜２３ａの一部をエッチングして除去する。エッチング方法としては、例えばウェットエッチング法又はドライエッチング法を用いることができる。」
「【００２９】
　次に、図９に示すように、
半導体基板２４の表面と露出しているトレンチ１１の壁面に第２の熱酸化膜２１ｂを形成する。次に、第２の熱酸化膜２１ｂの表面
に第２のシリコン酸化膜２３ｂを形成する。
「【００３１】
　次に、図１１に示すように、第２のポリシリコン１２ａの一部をエッチングして除去する（エッチバックする）。このとき、第２のポリシリコン１２ａの上面が半導体基板２４の表面の高さにほぼ一致するように、エッチバック量を調整する。次に、図１に示すように、半導体基板２４の表面から不純物を注入して熱拡散させることによって、半導体基板２４の表面側にソース領域２０およびボディコンタクト領域１６を形成した後、半導体基板２４の表面にソース電極１８を形成する。次に、半導体基板２４の裏面から不純物を注入して熱拡散させることによって、半導体基板２４の裏面側にドレイン領域２を形成した後、半導体基板２４の裏面にドレイン電極２６を形成する。以上の工程によって、パワーＭＯＳ１００が完成する。なお、
図１１に示す第１の熱酸化膜２１ａ、第２の熱酸化膜２１ｂ、第１のシリコン酸化膜２３ａおよび第２のシリコン酸化膜２３ｂは全て、図１に示す絶縁膜２２に相当する。
　図１、４、５、９は以下のとおりのものである。
「【図１】
」
「【図４】
」
「【図５】
」
「【図９】
」
（２）上記記載から、引用文献１には、次の技術的事項が記載されているものと認められる。
ア　引用文献１に記載の技術的事項は、半導体装置の高い耐圧と低いオン抵抗を実現するためのものである。（【００１０】）
イ　半導体装置はパワーＭＯＳであり、半導体基板２４の表面にソース電極１８が配置されている。半導体基板２４内には、半導体基板２４の表面から順に、ｎ型のソース領域２０、ｐ型のボディ領域１４、ｎ型のドリフト領域４、ｎ型のドレイン領域２が配置されている。また、ソース電極１８はボディ領域１４と接続している。（【００１８】、【図１】）
ウ　半導体基板２４内には、半導体基板２４の表面からソース領域２０とボディ領域１４を貫通してドリフト領域４に達するまで伸びるトレンチ１１が配置されている。トレンチ１１内には絶縁膜２２を介してゲート電極１２と浮遊電極１２が配置されている。（【００１８】、【図１】）
エ　半導体基板２４はｎ−型のシリコンを材料とするものである（【００２３】）。トレンチ１１の壁面のうち下方には、（シリコンの）第１の熱酸化膜２１ａが形成されており、トレンチ１１の壁面のうち上方には、（シリコンの）第２の熱酸化膜２１ｂが形成されている（【００２４】、【００２９】、【図４】、【図９】）。第１の熱酸化膜２１ａの表面にはＣＶＤ法によって第１のシリコン酸化膜２３ａが形成され、第２の熱酸化膜２１ｂの表面には第２のシリコン酸化膜２３ｂが形成されている（【００２５】、【００２９】、【図５】、【図９】）。
オ　【００２４】に記載されている「トレンチ１１の壁面」とは、トレンチ１１の深さ方向の側面のみならず、底面も含まれることは明らかであるから（【図５】）、第１の熱酸化膜２１ａ、第１のシリコン酸化膜２３ａは、トレンチ１１の壁面（トレンチ１１の深さ方向の側面及びトレンチ１１の底面）のうち下方に形成されていると認められる。そして、第１の熱酸化膜２１ａ、第１のシリコン酸化膜２３ａ、第２の熱酸化膜２１ｂ、第２のシリコン酸化膜２３ｂは全て、絶縁膜２２に相当する（【００３１】）。
（３）上記（１）、（２）から、上記引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「半導体基板２４と、
半導体基板２４の表面に配置されているソース電極１８、
とを備えたパワーＭＯＳ１００であって、
　半導体基板２４内には、半導体基板２４の表面から順に、ｎ型のソース領域２０、ｐ型のボディ領域１４、ｎ型のドリフト領域４、ｎ型のドレイン領域２が配置され、
　ソース電極１８はボディ領域１４と接続しており、
　半導体基板２４の表面からソース領域２０とボディ領域１４を貫通してドリフト領域４に達するまで伸びるトレンチ１１が配置され、
　トレンチ１１内には絶縁膜２２を介して、ゲート電極１２と、ゲート電極１２より深い位置に浮遊電極８が配置され、
　トレンチ１１の壁面（トレンチ１１の深さ方向の側面及びトレンチ１１の底部）のうち下方には、第１の熱酸化膜２１ａが形成されており、トレンチ１１の壁面のうち上方には、第２の熱酸化膜２１ｂが形成され、
　第１の熱酸化膜２１ａの表面には、ＣＶＤ法によって第１のシリコン酸化膜２３ａが形成され、第２の熱酸化膜２１ｂの表面には、第２のシリコン酸化膜２３ｂが形成され、
　第１の熱酸化膜２１ａ、第１のシリコン酸化膜２３ａ、第２の熱酸化膜２１ｂ、第２のシリコン酸化膜２３ｂは全て、絶縁膜２２に相当する、
パワーＭＯＳ１００。」
２．引用文献２について
（１）原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。（下線は当審で付与した。）
「【０００１】
　本発明は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の半導体装置に係わり、
特に低耐圧パワーＭＯＳＦＥＴにおいて、低オン抵抗を実現するためのデバイス構造とその製造方法に適用して有効な技術
「【００１９】
　すなわち、代表的なものによって得られる効果は、ソーストレンチを作製することで、
低耐圧パワーＭＯＳＦＥＴのような微細なパワー半導体装置であってもドレイン−ソース間耐圧を維持したまま低オン抵抗化が可能となる
「【００２１】
（実施の形態１）
 　本発明の実施の形態１の半導体装置を、図１〜図５を用いて説明する。 
【００２２】
　図１は、本発明の実施の形態１の
ＲＥＳＵＲＦ構造を有する低耐圧の縦形トレンチＭＯＳＦＥＴの構造の一例
【００２３】
　本実施の形態１の縦形トレンチＭＯＳＦＥＴは、Ｎ＋形基板１０１上に、Ｎ形エピタキシャル層１０２、チャネル領域１０３、ソース領域１０４、ゲート電極１０５、ゲート絶縁膜１０６、ボディコンタクト領域１０７、トレンチソース電極１０８、トレンチソース絶縁膜１０９などが形成され、表面にソース電極１１０、裏面にドレイン電極１１１が設けられている。 
【００２４】
　具体的には、下面にドレイン電極１１１を有するＮ＋形基板１０１の上面に形成されたＮ形エピタキシャル層１０２と、表面からＮ形エピタキシャル層１０２内に延在するゲートトレンチと、ゲートトレンチ内にゲート絶縁膜１０６を挟んで位置するゲート電極１０５と、ゲートトレンチに隣接し、Ｎ形エピタキシャル層１０２上に形成されたチャネル領域（Ｐ形）１０３と、
ゲートトレンチに隣接し、チャネル領域１０３上に形成されたソース領域（Ｎ＋形）１０４と、ソース領域１０４上に形成されたソース電極１１０と、表面からＮ形エピタキシャル層１０２内に延在するソーストレンチと、ソーストレンチ内にトレンチソース絶縁膜１０９を挟んで位置するトレンチソース電極１０８
【００２５】
　この構成において、ソース電極１１０がトレンチソース電極１０８と接触しており、さらにソース電極１１０がソーストレンチ内でチャネル領域１０３と接触しているボディコンタクト領域１０７と接触している。このボディコンタクト領域１０７は、チャネル領域１０３よりも不純物濃度が高い領域（Ｐ＋形）である。また、表面からゲートトレンチの底までの距離よりも表面からソーストレンチの底までの距離が長く、ゲートトレンチとソーストレンチとが平行の関係で、交互に位置するように配置されている。なお、ソース電極１１０は、ボディコンタクト領域１０７と接触している構造に限らず、ソーストレンチ内でチャネル領域１０３と接触する構造についても適用可能である。 
【００２６】
　すなわち、本実施の形態１の縦形トレンチＭＯＳＦＥＴは、Ｎ＋形基板１０１の上面にＮ形エピタキシャル層１０２、チャネル領域１０３、ソース領域１０４が順に形成され、ソース領域１０４はソース電極１１０と電気的に接続されている。ゲートトレンチは表面からＮ形エピタキシャル層１０２内に延在し、ゲート絶縁膜１０６を介してゲート電極１０５が埋め込まれている。ゲートトレンチと平行で交互にソーストレンチが表面からＮ形エピタキシャル層１０２内に延在し、トレンチソース絶縁膜１０９を介してトレンチソース電極１０８が埋め込まれている。トレンチソース電極１０８はソース電極１１０と電気的に接続されている。さらにソーストレンチ内でチャネル領域１０３と隣接するボディコンタクト領域１０７とソース電極１１０が電気的に接続されている。 
【００２７】
　
本実施の形態１の縦形トレンチＭＯＳＦＥＴは、Ｎ形エピタキシャル層１０２内にトレンチソース絶縁膜１０９を介してトレンチソース電極１０８を有するのが特徴である。トレンチソース電極１０８間で水平方向の電位分担を形成してＮ形エピタキシャル層１０２とチャネル領域１０３の間のＰＮ接合での電界を緩和し、ドレイン−ソース間耐圧を向上させている。
　図１は以下のとおりのものである。
「【図１】
」
（２）上記（１）からみて、引用文献２には、ドレイン−ソース間耐圧を維持したまま、低オン抵抗化が可能となるパワーＭＯＳＦＥＴを提供するために、Ｎ＋基板の上面にＮ形エピタキシャル層１０２、チャネル領域１０３、ソース領域１０４が順に形成された縦型トレンチＭＯＳＦＥＴにおいて、表面からＮ形エピタキシャル層１０２内に延在し、ゲートトレンチに隣接しゲートトレンチと平行なソーストレンチと、ソーストレンチ内にトレンチソース絶縁膜１０９を挟んでトレンチソース電極１０８を設ける、という技術的事項が記載されていると認められる。
３．引用文献３について
（１）原査定の拒絶の理由に引用された引用文献３には、図面とともに次の事項が記載されている。（下線は当審で付与した。）
「【０００２】
　
近年の高効率・省エネルギー技術の要求によりＭＯＳＦＥＴにはますます小型化、高耐圧化、低オン抵抗化、低容量化が求められている。これらの要求を満たすために、トレンチ構造内にポリシリコンからなるフィールドプレート電極を埋め込む技術が注目されている。例えば、「ＴＯＢＵＭＯＳ（Tunable Oxide Bypass U-MOSFET）」は高耐圧でありながら低オン抵抗を提供することが可能である。
【０００３】
　ここで、トレンチ構造内のポリシリコンを電極に用いるためには高濃度の不純物を添加する必要がある。よって、Ｈ３ＰＯＣｌ雰囲気中における熱処理によってポリシリコンにリン原子が導入される。しかしながら、この処理により一般に
過剰なリン原子がポリシリコン内に導入
体積膨張のため、フィールドプレート電極の上面が突出
「【０００８】
　以下、図１Ａ及び図１Ｂを参照して、実施の形態に係る半導体装置について説明する。図１Ａは実施の形態に係る半導体装置を示す断面図である。図１Ｂは図１Ａに示す素子領域１０の拡大断面図である。第１の実施の形態に係る半導体装置は、図１Ａに示すように、ＭＯＳＦＥＴが形成される素子領域１０と、素子領域１０を挟むように隣接して設けられ且つ電界集中を緩和する一対の周辺領域２０とにより構成される。 
【０００９】
　次に、素子領域１０について詳しく説明する。素子領域１０は、図１Ａ及び図１Ｂに示すように、ドレイン電極１１、ｎ＋型の半導体基板１２、及びｎ型のエピタキシャル層１３を有する。なお、本実施の形態において、ｎ＋型はｎ型よりも高い不純物濃度を有するものとする。 
【００１０】
　半導体基板１２はドレイン電極１１の上に設けられ、エピタキシャル層１３は半導体基板１２の上に設けられる。エピタキシャル層１３は、ＭＯＳＦＥＴのドレインとして機能する。例えば、半導体基板１２におけるヒ素（Ａｓ）の濃度は２×Ｅ１９ｃｍ−３であり、エピタキシャル層１３におけるＡｓの濃度は１×Ｅ１６ｃｍ−３である。例えば、エピタキシャル層１３の膜厚は１５μｍである。 
【００１１】
　更に、素子領域１０は、図１Ａ及び図１Ｂに示すように、ｐ型のベース領域１４、ｎ型のソース領域１５、ゲート絶縁膜１６、ゲート電極１７、及びソース電極１８を有する。 
【００１２】
　ベース領域１４は、ＭＯＳＦＥＴのボディ（チャネル）として機能する。ベース領域１４は、エピタキシャル層１３の上面に形成されている。ソース領域１５は、ＭＯＳＦＥＴのソースとして機能する。ソース領域１５は、ベース領域１４の上面に形成されている。
【００１３】
　
ゲート電極１７は、ＭＯＳＦＥＴのゲートとして機能する。ゲート絶縁膜１６及びゲート電極１７はトレンチＴ１内に設けられている。トレンチＴ１は、エピタキシャル層１３を掘り込むように形成されている。
【００１４】
　次に、周辺領域２０について説明する。周辺領域２０は、図１Ａに示すように、素子領域１０から延びるドレイン電極１１、半導体基板１２、及びエピタキシャル層１３を有する。周辺領域２０においては、エピタキシャル層１３及びベース領域１４を掘り込んで形成されたトレンチＴ２が設けられている。例えば、トレンチＴ２の幅は４μｍである。
【００１５】
　更に、
周辺領域２０は、図１Ａに示すように、トレンチＴ２内に絶縁層２１、２２、フィールドプレート電極２３、及び絶縁層２４を有する。
【００１６】
　絶縁層２１は、トレンチＴ２の底部（位置Ｐ１）からその底部より上方の位置Ｐ２までトレンチＴ２の側面に沿って形成されている。具体的に、絶縁層２１は、エピタキシャル層１３の位置Ｐ１から位置Ｐ２まで筒状に形成されている。絶縁層２２は、位置Ｐ２からその位置Ｐ２の上方の位置Ｐ３までトレンチＴ２の側面に沿って形成されている。具体的に、絶縁層２２は、エピタキシャル層１３の位置Ｐ２から位置Ｐ３まで筒状に形成されている。そして、絶縁層２２の厚みは絶縁層２１の厚みよりも薄い。また、絶縁層２２の内径は絶縁層２１の内径よりも大きい。位置Ｐ２は、例えば、トレンチＴ２の１／４〜１／２の深さに位置する。絶縁層２１、２２は、例えば酸化シリコンにて構成される。例えば、絶縁層２１の膜厚は１．８μｍであり、絶縁層２２の膜厚は０．５μｍである。すなわち、トレンチＴ２の下部における絶縁層２１の膜厚は、トレンチＴ２の上部における絶縁層２２の膜厚よりも厚い。 
【００１７】
　フィールドプレート電極２３は、図１Ａに示す断面で表すとＹ字状に形成されている。換言すれば、絶縁層２１は絶縁層２２よりも厚く、絶縁層２２の内径は絶縁層２１の内径よりも大きい。このため、フィールドプレート電極２３はＹ字状に形成されている。フィールドプレート電極２３は、厚さが異なる絶縁層２１、２２を介してトレンチＴ２に接する。フィールドプレート電極２３は、絶縁層２１、２２の内側に設けられ、上部に凹部２３ａを有する。フィールドプレート電極２３はリン原子を含むポリシリコンにより構成される。例えば、フィールドプレート電極２３の膜厚は０．５μｍである。」
「【００２７】
　続いて、図１１に示すように、絶縁層２１、２２の上面を覆うようにフィールドプレート電極２３を形成する。具体的に、ポリシリコンを堆積させた後、ＰＯＣｌ３雰囲気中でポリシリコン中にリン原子を拡散させることにより、フィールドプレート電極２３は形成される。ここで、フィールドプレート電極２３によって絶縁層２１の内側を完全に埋める一方、絶縁層２２の内側を完全に埋めず、フィールドプレート電極２３はその上部に凹部２３ａを持つ。」
「【００３０】
　次に、図１６に示すように、絶縁層２２、２４、及びフィールドプレート電極２３を所定深さまでエッチングし、ソース領域１５及びゲート電極１７の上にレジスト３３を形成する。そして、レジスト３３を介してボロン（Ｂ）をイオン注入した後、熱処理を行う。これら工程により、ベース領域１４はゲート電極１７の下面よりも深い位置まで延びる。ここで、フィールドプレート電極２３の上面は露出しており、ボロンイオンを注入される。しかしながら、フィールドプレート電極２３は、図１１に示す工程により十分にリンイオンを含んでいるため、低抵抗を保持する。 
【００３１】
　図１６に示す工程の後、レジスト３３を除去し、ドレイン電極１１及びソース電極１８を形成する。以上の工程を経て、図１に示す半導体装置が製造される。 
【００３２】
　以上、第１の実施の形態において、ソース電極１９から電圧を印加されたフィールドプレート電極２３により、ＭＯＳＦＥＴは低いオン抵抗を有するものとなる。そして、電界集中が大きくなるトレンチＴ２の底部において絶縁層２１は絶縁層２２よりも厚いため、半導体装置は高い耐圧性を有する。 
【００３３】
　ここで、フィールドプレート電極２３がＹ字状ではなく、トレンチＴ２の全体がフィールドプレート電極２３により埋め込まれた形状を持つ比較例を考える。この比較例では、フィールドプレート電極２３を構成するポリシリコンはリン原子を注入されることにより膨張する。
この体積膨張のため、フィールドプレート電極２３に隣接する絶縁層２１，２２及びエピタキシャル層１３には高い応力がかかり、それらに転移等が発生する。また、フィールドプレート電極２３の上面が突出し、ソース電極１８とフィールドプレート電極２３との接触面積が一定とならない。
【００３４】
　そこで、本実施の形態において、フィールドプレート電極２３は、Ｙ字状に形成され、上部に凹部２３ａを有する。そして、絶縁層２４は、フィールドプレート電極２３の凹部２３ａに設けられる。したがって、上述の比較例と比較して、絶縁層２１，２２及びエピタキシャル層１３には応力がかからず、転移等の発生を抑制できる。また、
上述の比較例と比較して、フィールドプレート電極２３の上面の突出を抑制し、ソース電極１８とフィールドプレート電極２３との接触面積を一定にできる。
「【図１Ａ】
」
「【図１Ｂ】
」
「【図１６】
」
（２）上記（１）からみて、引用文献３には、ＭＯＳＦＥＴの小型化、高耐圧化、低オン抵抗化、低容量化といった要求を満たすためにフィールドプレート電極を埋め込む技術に関して、ｎ＋型の半導体基板１２、半導体基板１２の上に設けられたドレインとして機能するｎ型のエピタキシャル層１３、ゲート絶縁膜１６を介してゲート電極１７が配置されたトレンチＴ１、トレンチＴ１の周囲に形成されたベース領域１４及びソース領域１５、トレンチＴ１と間隔を空けてｎ型のエピタキシャル層１３に形成されたトレンチＴ２、絶縁層２１、２２を介して前記トレンチＴ２に配置されたフィールドプレート電極２３、を備えたＭＯＳＦＥＴの構造とする、という技術的事項が記載されていると認められる。
　また、【００３４】、図１Ａからみて、当該引用文献３には、フィールドプレート電極２３が絶縁層２２の上面から突出し、フィールドプレート電極２３（の突出部）とベース領域１４の間に隙間が形成され、前記隙間は、断面視において前記フィールドプレート電極２３を挟んで対向する一対の隙間を含み、前記一対の隙間のそれぞれは、前記絶縁層２２に接する先端部を有していること、が記載されていると認められる。また、当該引用文献３には、トレンチＴ２の前記隙間に入り込み、前記隙間において前記ベース領域１４に接続されたソース電極１８、が記載されていると認められる。
４．引用文献４について
　また、原査定の拒絶の理由に引用された上記引用文献４の段落【００１６】〜【００２１】、【００２７】、図１からみて、当該引用文献４には、ゲート電極４１を覆うように形成した層間絶縁膜６、及び、層間絶縁膜６が形成されていないｎ型半導体領域１４（ソース領域）を含んで半導体基板表面を覆うソース電極４２を備えた半導体装置、が記載されていると認められる。このような半導体装置においては、ソース電極４２は所々に形成された層間絶縁膜６の間に埋め込まれてｎ型半導体領域１４（ソース領域）と接続する構造になると認められる。
５．その他の文献について
　また、前置報告書において周知技術を示す文献として引用された引用文献５（特開２０１２−０３９１３３号公報）の段落【００３２】、図１には、絶縁膜６をパターニングしてソース領域３を露出させるコンタクト孔を形成したＭＯＳＦＥＴ、が記載されていると認められる。
　また、前置報告書において周知技術を示す文献として引用された引用文献６（特開２００３−３１８１２９号公報）の段落【００７２】〜【００７６】、図９には、層間絶縁膜１１にＮ＋型ソース領域６を露出させるコンタクトホール１５を形成した半導体装置において、形成されたコンタクトホール１５が層間絶縁膜１１の厚み方向において径が狭まることが示されている（特に図９）と認められる。
６．引用文献４〜６に示された周知な技術的事項について
　上記４及び５から、ＭＯＳＦＥＴにおいて、層間絶縁膜中にソース領域を露出する空間（引用文献４における層間絶縁膜６の間の空間、引用文献５〜６におけるコンタクトホール）を形成し、当該空間にソース領域と接続するソース電極を形成した構造、は周知の技術的事項であると認められる。
第６ 対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明における「半導体基板２４」は、本願発明１における「半導体層」に相当する。
イ　引用発明において、「トレンチ１１」は「半導体基板２４」に形成されていることは明らかである。
　また、引用発明においては、「トレンチ１１内」には「絶縁膜２２を介して、ゲート電極１２」が「配置」されているから、引用発明における「トレンチ１１」、「絶縁膜２２」、「ゲート電極１２」は、それぞれ本願発明１における「ゲートトレンチ」、「第１絶縁膜」、「ゲート電極」に相当する。
ウ　引用発明における「ソース電極１８」、「ソース領域２０」、「ボディ領域１４」、「ドレイン領域２」は、それぞれ本願発明１における「ソース電極」、「ソース層」、「ボディ層」、「ドレイン層」に相当する。
エ　引用発明においては、「トレンチ１１の壁面（トレンチ１１の深さ方向の側面及びトレンチ１１の底面）のうち下方には、第１の熱酸化膜２１ａが形成」され、「第１の熱酸化膜２１ａの表面には、ＣＶＤ法によって第１のシリコン酸化膜２３ａが形成され」ているから、「トレンチ１１」の底部において、「第１の熱酸化膜２１ａ」が形成され、「第１の熱酸化膜２１ａ」の上に「第１のシリコン酸化膜２３ａ」が堆積されているといえる。
　したがって、引用発明における「第１の熱酸化膜２１ａ」、「第１のシリコン酸化膜２３ａ」は、それぞれ、本願発明１における「第１部分」、「第２部分」に対応する。
オ　引用発明においては、「半導体基板２４の表面に配置されているソース電極１８」を備え、「ソース電極１８はボディ領域１４と接続して」いるから、引用発明の「ソース電極１８」は、本願発明１の「前記半導体上に形成され」、かつ「前記ボディ層に接続されたソース電極」に相当する。
カ　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
（一致点）
「半導体層と、
　前記半導体層に形成されたゲートトレンチと、
　前記ゲートトレンチの内面に配置された第１絶縁膜と、
　前記第１絶縁膜を介して前記ゲートトレンチに配置されたゲート電極と、
　ソース層、ボディ層およびドレイン層とを含み、
　前記第１絶縁膜は、少なくとも前記ゲートトレンチの底部において前記ゲートトレンチの内面から膜厚方向に、第１部分および第２部分を含み、
　前記半導体層に形成され、かつ前記ボディ層に接続されたソース電極を含む、半導体装置。」
（相違点）
（相違点１）
　本願発明１は、「前記ゲートトレンチと間隔を空けて前記半導体層に形成されたフィールドプレートトレンチと、第２絶縁膜を介して前記フィールドプレートトレンチに配置されたフィールドプレート」を含み、「ソース層、ボディ層およびドレイン層」は、「前記ゲートトレンチと前記フィールドプレートトレンチとの間に配置された」ものであるのに対し、引用発明はそのようなものではない点。
（相違点２）
　本願発明１は、「前記半導体層上に形成され、前記フィールドプレート、前記ソース層および前記ボディ層を露出させるコンタクトホールを有する層間絶縁膜」を含むものであるのに対し、引用発明はそのようなものではない点。
（相違点３）
　「前記第１絶縁膜」について、本願発明１は、「少なくとも前記ゲートトレンチの底部において」、「前記ゲートトレンチの内面から膜厚方向に、第１部分および前記第１部分よりも膜の緻密度が低い第２部分を含」むものであるのに対し、引用発明には「第１の熱酸化膜２１ａ」と「第１のシリコン酸化膜２３ａ」の緻密度について特定されていない点。
（相違点４）
　本願発明１は、「前記フィールドプレートと前記ボディ層との間に隙間が形成されており」、「ソース電極」は、「前記コンタクトホールを介して前記フィールドプレートトレンチの前記隙間に入り込み、前記隙間において前記ボディ層に接続された」ものであり、「前記隙間は、断面視において前記フィールドプレートを挟んで対向する一対の隙間を含み、前記一対の隙間のそれぞれは、前記第２絶縁膜に接する先端部を有しており、当該先端部が先細りとなるようにラウンド形状に形成されており」、「前記ソース電極は、前記コンタクトホールの内面と段差なく滑らかに連なる側面であって、前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という構成を備えるのに対し、引用発明の「ソース電極１８」は、そのような構成を備えていない点。
（２）相違点についての判断
　事案に鑑み、先ず、上記相違点４について検討する。
　上記第５の３のとおり、引用文献３に記載された技術的事項は、「トレンチＴ１と間隔を空けてｎ型のエピタキシャル層１３に形成されたトレンチＴ２」と、「絶縁層２１、２２を介して前記トレンチＴ２に配置されたフィールドプレート電極２３」を含み、「フィールドプレート電極２３（の突出部）とベース領域１４の間に隙間」が形成されており、「トレンチＴ２の前記隙間に入り込み、前記隙間において前記ベース領域１４に接続されたソース電極１８」を含み、「前記隙間は、断面視において前記フィールドプレート電極２３を挟んで対向する一対の隙間を含み、前記一対の隙間のそれぞれは、前記絶縁層２２に接する先端部を有して」いるという構成であるところ、引用文献３には、ソース電極１８が、「ソース領域１５の厚さ方向の途中まで径が狭まる第１面を含む側面を有している」との構成は記載されていないから、当業者といえども、引用発明及び引用文献３に記載された技術的事項から、相違点４に係る、本願発明１の「前記ソース電極」は「前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という構成を容易に想到することはできない。
　また、引用文献２にはそもそもコンタクトホールを有する層間絶縁膜について記載されていない。引用文献４〜６に示された周知の技術的事項については、ソース領域を露出する空間を有する層間絶縁膜が示されるのみで、相違点４に係る、本願発明１の「前記ソース電極」は「前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という構成は開示されていない。
　よって、引用発明において引用文献２〜３に記載された技術的事項や、引用文献４〜６に示された周知の技術的事項を適用しても、相違点４に係る、本願発明１の「前記ソース電極」は「前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という構成を容易に想到することはできない。
　したがって、上記相違点１〜３について判断するまでもなく、本願発明１は、当業者であっても、引用発明、引用文献２〜３に記載された技術的事項、及び引用文献４〜６に記載された周知の技術的事項に基づいて容易に発明できたものであるとはいえない。
２．本願発明２〜８について
　本願発明２〜８も、本願発明１の「前記ソース電極」は「前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２〜３に記載された技術的事項、及び引用文献４〜６に示された周知の技術的事項に基づいて容易に発明できたものであるとはいえない。
第７ 原査定について
１．理由１（特許法第２９条第２項）について
　審判請求時の補正により、本願発明１−８は「前記ソース電極」は「前記ソース層の厚さ方向途中まで径が狭まる第１面を含む側面を有している」という構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１−４に基づいて、容易に発明できたものとはいえない。したがって、原査定の理由１を維持することはできない。
第８ むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。