【事件の表示】
　特願２０１８−５５７９８１「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成３０年　６月２８日国際公開、ＷＯ２０１８／１１７０６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１７年（平成２９年）１２月１８日（パリ条約による優先権主張外国庁受理２０１６年（平成２８年）１２月１９日　日本国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。
　平成３０年１２月　３日　　：手続補正書の提出
　令和　２年　１月２８日付け：拒絶理由通知書
　令和　２年　４月　３日　　：意見書の提出
　令和　２年　５月１４日付け：拒絶査定
　令和　２年　８月３１日　　：審判請求書、手続補正書の提出
第２　令和２年８月３１日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　令和２年８月３１日にされた手続補正（以下「本件補正」という。）を却下する。
［理由］
１　本件補正について（補正の内容）
（１）本件補正後の特許請求の範囲の記載
　本件補正により、特許請求の範囲の請求項１の記載は、次のとおり補正された。（下線部は、補正箇所である。）
「【請求項１】
　シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
　前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層と、
　前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
　前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
　前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、
　前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
　を備え、
　前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、
　前記深い第１ベース領域は、前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素が
、前記元素と結合するために必要な量となる
、
　
前記シリコンよりもバンドギャップが広い半導体は、炭化珪素である
　
（２）本件補正前の特許請求の範囲
　本件補正前の、出願当初の特許請求の範囲の請求項１の記載は次のとおりである。（なお、平成３０年１２月３日付けの手続補正で、請求項１に係る発明は補正されていない。）
「【請求項１】
　シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
　前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層と、
　前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
　前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
　前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、
　前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
　を備え、
　前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、
　前記深い第１ベース領域は、前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素が所定の割合で注入されていることを特徴とする半導体装置。」
２　補正の適否
　本件補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素」が注入される「所定の割合」、及び「シリコンよりもバンドギャップが広い半導体」それぞれについて、上記のとおり限定を付加するものであって、補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下、検討する。
（１）本件補正発明
　本件補正発明は、上記１（１）に記載したとおりのものである。
　
（２）引用文献の記載事項
ア　引用文献１
（ア）原査定の拒絶の理由で引用された本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献である、国際公開第２０１５／０４９８３８号（以下「引用文献１」という。）には、図面とともに、次の記載がある。（下線は当審で付した。）
「技術分野
[0002]　本開示は、トレンチゲートを有する炭化珪素（以下、ＳｉＣという）半導体装置に関する。」
「[0014]　（第１実施形態）
　本開示の第１実施形態について説明する。ここではＳｉＣ半導体装置に備えられる素子として反転型のトレンチゲート構造のＭＯＳＦＥＴについて説明する。
[0015]　まず、図１を参照して、本実施形態にかかるトレンチゲート構造のＭＯＳＦＥＴの断面構成について説明する。この図は、ＭＯＳＦＥＴの２セル分を抽出したものに相当する。本図ではＭＯＳＦＥＴの２セル分しか記載していないが、図１に示すＭＯＳＦＥＴと同様の構造のＭＯＳＦＥＴが複数列隣り合うように配置されている。
[0016]　図１に示すＭＯＳＦＥＴは、
ＳｉＣ基板などによって構成されたｎ+型層１
ｎ+型層１は
ｎ型不純物濃度が例えば５．０×１０18〜１．０×１０20／ｃｍ3
ＳｉＣからなるｎ-型ドリフト層２
[0017]　この
ｎ-型ドリフト層２の表層部にはｎ型電流分散層３およびｐ型ベース領域４が形成されており
型ベース領域４の上層部分にはｎ+型ソース領域５
が形成されている
[0018]　
ｎ型電流分散層３は
ｎ型不純物濃度が例えば５．０×１０16〜２．５×１０17／ｃｍ3
[0019]　ｐ型ベース領域４は、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば１．０×１０17〜３．０×１０17／ｃｍ3、厚さ１．０〜１．４μｍ程度で構成され、ここではｐ型不純物濃度を２．０×１０17／ｃｍ3、厚さを１．２μｍとしている。
[0020]　ｎ+型ソース領域５は、表層部におけるリン等のｎ型不純物濃度（表面濃度）が１．０×１０20〜３．０×１０20／ｃｍ3（ここでは１．０×１０20／ｃｍ3）、厚さ０．５μｍ程度で構成されている。
ｐ+型コンタクト層６は、後述するソース電極１２をｐ型ベース領域４に低抵抗で接触させるためのもの
[0021]　また、ｐ型ベース領域４およびｎ+型ソース領域５を貫通してｎ型電流分散層３の厚みの途中位置に達するように、例えば幅が０．８〜１．２μｍ、ｎ+型ソース領域５の表面からの深さが１．７〜２．１μｍのトレンチ７が形成されている。ここでは、トレンチ７の幅を０．８μｍ、深さを１．９μｍとしており、例えば隣り合うトレンチ７の間の間隔（ピッチ）を４．０μｍとしている。この
トレンチ７の側面と接するように上述したｐ型ベース領域４およびｎ+型ソース領域５が配置されている
[0022]　さらに、
トレンチ７の内壁面はゲート酸化膜８にて覆われている
トレンチ７は、ゲート酸化膜８の表面に形成されたゲート電極８によって埋め尽くされている
[0023]　このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図１の紙面垂直方向を長手方向として延設されている。そして、複数のトレンチゲート構造が図１中の左右方向において並列させられることでストライプ状とされている。また、上述したｎ+型ソース領域５およびｐ+型コンタクト層６もトレンチゲート構造の長手方向に沿って延設された構造とされている。
[0024]　また、
トレンチ７の底部を覆いつつ、ｐ型ベース領域４の下面から所定距離離間した位置よりｎ-型ドリフト層２に達するように、ｐ型ボトム層１０が形成されている
ｐ型ボトム層１０のボロンもしくはアルミニウム等のｐ型不純物濃度は、例えば２．０×１０17〜５．０×１０17／ｃｍ3（ここでは５．０×１０17／ｃｍ3）としている
[0025]　さらに、
複数本が並列されたトレンチ７のうち隣り合うもの同士の間に、ｐ型ベース領域４の底面に接しつつｎ-型ドリフト層２に達するように、ｐ型層にて構成されたｐ型ディープ層１１が形成されている
ｐ型ディープ層１１におけるボロンもしくはアルミニウム等のｐ型不純物濃度は、ｐ型ボトム層１０と同じ濃度とされている
[0026]　また、
ｎ+型ソース領域５およびｐ+型コンタクト層６の表面
の表面には、ソース電極１２
が形成されている
ソース電極１２はｎ+型ソース領域５およびｐ+型コンタクト層６と電気的に接触させられ
[0027]　そして、
ｎ+型層１の裏面側にはｎ+型層１と電気的に接続されたドレイン電極１４が形成されている
[0028]　このような反転型のトレンチゲート構造のＭＯＳＦＥＴは、以下のように動作する。
・・・
[0039]　また、ｎ-型ドリフト層２に到達した電子は、ｎ+型層１を通り、ドレイン電極１４に到達する。このときのドリフト抵抗は、０．８Ω・ｃｍ2となり、ｎ+型層１の抵抗値は０．２５Ω・ｃｍ2となった。これらの抵抗は、図２、図３の構造共に同じである。
[0040]　したがって、図２に示した本実施形態の構造の場合、ゲート電圧を２０Ｖ、ゲート酸化膜８の厚みを７５ｎｍとしたとき、オン抵抗が２．０５（＝０．６＋０．４＋０．８＋０．２５）Ω・ｃｍ2という低オン抵抗を達成できる。これに対して、図３の構造では、オン抵抗が２．４５（＝０．６＋０．８＋０．８＋０．２５）となり、図２に示した本実施形態の構造と比べて０．４Ω・ｃｍ2大きくなる。このように、本実施形態のＭＯＳＦＥＴによれば、高耐圧に加えて低オン抵抗化も実現できる。
[0041]　次に、図１に示すトレンチゲート型のＭＯＳＦＥＴの製造方法について、図４（ａ）〜図６（ｂ）を参照して説明する。
[0042]　〔図４（ａ）に示す工程〕
　まず、ｎ+型層１の上にｎ-型ドリフト層２が形成された構造のものを用意する。例えば、ｎ+型層１としてｎ+型ＳｉＣ基板を用意し、ｎ-型ドリフト層２をエピタキシャル成長させる。
[0043]〔図４（ｂ）に示す工程〕
　ｎ-型ドリフト層２の表面に、ｎ型電流分散層３の一部を形成する。例えば、ｎ-型ドリフト層２の表層部に対してｎ型不純物（例えば窒素）をイオン注入すること、もしくはｎ-型ドリフト層２のエピタキシャル成長条件を途中で変更してｎ型不純物濃度を高めることにより、ｎ型電流分散層３を形成する。
[0044]　〔図４（ｃ）に示す工程〕
　ｎ型電流分散層３の表面にＬＴＯなどで構成されるマスク２０を形成したのち、フォトリソグラフィ工程を経て、ｐ型ボトム層１０およびｐ型ディープ層１１の形成予定領域においてマスク２０を開口させる。つまり、マスク２０にｐ型ボトム層１０およびｐ型ディープ層１１と同じストライプ状のレイアウトの開口部が形成されるようにする。そして、マスク２０上から
ｐ型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことでｐ型ボトム層１０を形成すると共にｐ型ディープ層１１の一部を形成する
[0045]　〔図５（ａ）に示す工程〕
　再び、ｐ型ボトム層１０およびｐ型ディープ層１１の一部が形成されたｎ型電流分散層３の表面にさらにエピタキシャル成長させ、
ｎ型電流分散層３の残部を形成する
[0046]　〔図５（ｂ）に示す工程〕
　ｎ型電流分散層３の表面にＬＴＯなどで構成されるマスク２１を形成したのち、フォトリソグラフィ工程を経て、ｐ型ディープ層１１の形成予定領域においてマスク２１を開口させる。つまり、マスク２１にｐ型ディープ層１１と同じストライプ状のレイアウトの開口部が形成されるようにする。そして、マスク２１上から
ｐ型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことでｐ型ディープ層１１の残部を形成する
[0047]　〔図５（ｃ）に示す工程〕
　ｎ型電流分散層３およびｐ型ディープ層１１の表面に、
ｐ型ベース領域４をエピタキシャル成長させる
[0048]　〔図６（ａ）に示す工程〕
　図示しないが、
ｎ+型ソース領域５の形成予定領域が開口するマスクを形成したのち、このマスクの上からｎ型不純物（例えば窒素）をイオン注入し、その後、マスクを除去する。また、ｐ+型コンタクト層６の形成予定領域が開口するマスクを形成したのち、このマスクの上からｐ型
不純物（例えばボロンやアルミニウム）をイオン注入し、その後、マスクを除去する
活性化を行うことで、ｎ+型ソース領域５およびｐ+型コンタクト層６を形成する
[0049]　〔図６（ｂ）に示す工程〕
　ｐ型ベース領域４、ｎ+型ソース領域５およびｐ+型コンタクト層６の上に、図示しないエッチングマスクを成膜したのち、トレンチ７の形成予定領域においてエッチングマスクを開口させる。そして、エッチングマスクを用いた異方性エッチングを行ったのち、必要に応じて等方性エッチングや犠牲酸化工程を行うことで、トレンチ７を形成する。この後、エッチングマスクを除去する。
[0050]　次に、ゲート酸化膜形成工程を行うことでゲート酸化膜８を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化（熱酸化）によりゲート酸化膜８を形成する。続いて、ゲート酸化膜８の表面にｎ型不純物をドーピングしたポリシリコン層を成膜したのち、エッチバック工程等を行うことにより、トレンチ７内にゲート酸化膜８およびゲート電極９を残す。
[0051]　この後の工程に関しては、従来と同様であるため図示しないが、層間絶縁膜１２を成膜したのち、層間絶縁膜１２をパターニングしてｎ+型ソース領域５やｐ+型コンタクト層６に繋がるコンタクトホールを形成すると共に、ゲート電極９に繋がるコンタクトホールを別断面に形成する。続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極１２やゲート配線を形成する。また、ｎ+型層１の裏面側にドレイン電極１４を形成する。これにより、図１に示したＭＯＳＦＥＴが完成する。
[0052]　以上説明したように、本実施形態では、トレンチ７の底部を覆うようにｐ型ボトム層１０を形成しつつ、ｐ型ベース領域４とｎ-型ドリフト層２との間にｎ型電流分散層３を形成している。このため、トレンチ７の底部におけるゲート酸化膜８内での電界集中を緩和することが可能となり、ゲート酸化膜８が破壊されることを防止することが可能となると共に、オン抵抗の低減を図ることが可能となる。
・・・
[0058]　よって、ｐ型ボトム層１０にてトレンチ７の底部のコーナー部を覆うことはゲート酸化膜８内における電界緩和に大きな効果があり、低オン抵抗と低ゲート電界のトレードオフ改善を図ることが可能になる。
[0059]　なお、上記の目標とする特性、低オン抵抗かつ低ゲート電界を得るためには、ｎ型電流分散層３の深さがより深い方が良い。より詳しくは、ゲート酸化膜８に加わる電界強度が５ＭＶ／ｃｍ以下かつオン抵抗がｐ型ボトム層１０にてトレンチ７の底部のコーナー部を覆っていない場合の値以下となる特性を得るためには、ｎ型電流分散層３の深さが特にトレンチ７の底部よりも深い方が良い。さらに、ｐ型ボトム層１０よりもｎ型電流分散層３の深さが浅いか同じ深さまでである必要がある。」
「　　　　　請求の範囲
[請求項１］　
炭化珪素からなる第１または第２導電型の基板（１）と、
　前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
　前記ドリフト層の上に形成され、かつ、該ドリフト層よりも第１導電型不純物濃度が高くされた炭化珪素からなる電流分散層（３）と、
　前記電流分散層の上に形成された第２導電型の炭化珪素からなるベース領域（４）と、
　前記ベース領域の上層部に形成され、前記ドリフト層よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（５）と、
　前記ソース領域の表面から前記ベース領域よりも深くまで形成され、一方向を長手方向として複数本がストライプ状に並列されたトレンチ（７）と、
　前記トレンチの内壁面に形成されたゲート絶縁膜（８）と、
　前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、
　前記ソース領域および前記ベース領域に電気的に接続されたソース電極（１２）と、
　前記基板の裏面側に形成されたドレイン電極（１４）と、
　前記ベース領域よりも下方に配置され、前記トレンチの底部におけるコーナー部を含めて該トレンチの底部を覆い、前記電流分散層以上の深さとされた第２導電型のボトム層（１０）と、を有し、
　前記ゲート電極への印加電圧を制御することで前記トレンチの側面に位置する前記ベース領域の表面部に反転型のチャネル領域を形成し、前記ソース領域と前記電流分散層および前記ドリフト層を介して、前記ソース電極および前記ドレイン電極の間に電流を流す反転型のＭＯＳＦＥＴを備えた炭化珪素半導体装置。
［請求項２］　前記電流分散層は、前記トレンチの底部よりも深い位置まで形成されている請求項１に記載の炭化珪素半導体装置。
［請求項３］　
複数本が並列された前記トレンチのうち隣り合うもの同士の間において、前記ベース領域に接しつつ前記ドリフト層に達する第２導電型のディープ層（１１）が備えられている請求項１
に記載の炭化珪素半導体装置
［請求項４］　前記ボトム層および前記ディープ層の不純物濃度は、前記ドレイン電極に対して電圧が印加される逆バイアス時に、前記電流分散層との境界部から広がる空乏層によって完全空乏化しない濃度に設定されている請求項３に記載の炭化珪素半導体装置。」
　図１、４〜６は、以下のとおりのものである。
　
（イ）上記記載から、引用文献１には、次の技術的事項が記載されているものと認められる。
ａ　ソース電極１２は、ｐ型ベース領域４およびｎ+型ソース領域５に接触する（[0020]、[0026]、[0047]〜[0048]）。
ｂ　ｐ型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことでｐ型ボトム層１０を形成すると共にｐ型ディープ層１１の一部を形成し（[0044]）その上に、ｎ型電流分散層３の残部をエピタキシャル成長させて形成し（[0045]）、ｐ型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことでｐ型ディープ層１１の残部を形成する（[0046]）ものであるから、ｐ型ディープ層１１は、トレンチ７の底部よりもドレイン電極１４側に深い位置にある深い第１ベース領域およびトレンチ７の底部よりもｎ+型ソース領域５側に近い位置にある浅い第１ベース領域を有し、前記深い第１ベース領域には、ｐ型不純物（例えばボロンやアルミニウム）がイオン注入されている（段落[0025]、[0044]〜[0046]、図１、図４（ｃ）〜図５（ｂ））。
（ウ）上記（ア）、（イ）の記載から、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
「炭化珪素からなる第１導電型の基板（１）と、
　前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
　前記ドリフト層の上に形成され、かつ、該ドリフト層よりも第１導電型不純物濃度が高くされた炭化珪素からなる電流分散層（３）と、
　前記電流分散層の上に形成された第２導電型の炭化珪素からなるベース領域（４）と、
　前記ベース領域の上層部に形成され、前記ドリフト層よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（５）と、
　前記ソース領域の表面から前記ベース領域よりも深くまで形成され、一方向を長手方向として複数本がストライプ状に並列されたトレンチ（７）と、
　前記トレンチの内壁面に形成されたゲート絶縁膜（８）と、
　前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、
　前記ソース領域および前記ベース領域に接触するソース電極（１２）と、
　前記基板の裏面側に形成されたドレイン電極（１４）と、
　前記ベース領域よりも下方に、前記
ベース領域（４）の下面から所定距離離間した位置より前記ドリフト層（２）に達するように
　複数本が並列された前記トレンチのうち隣り合うもの同士の間において、前記ベース領域に接しつつ前記ドリフト層に達する第２導電型のディープ層（１１）が備えられており、
　第２導電型のディープ層（１１）は、トレンチ（７）の底部よりもドレイン電極（１４）側に深い位置にある深い第１ベース領域およびトレンチ（７）の底部よりもソース領域（５）側に近い位置にある浅い第１ベース領域を有し、
　前記深い第１ベース領域は、第１導電型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことで形成されており、
　前記第１導電型の基板（１）は、第１導電型不純物濃度が例えば５．０×１０18〜１．０×１０20／ｃｍ3であり、
　前記第１導電型電流分散層（３）は、第１導電型不純物濃度が例えば５．０×１０16〜２．５×１０17／ｃｍ3であり、
　前記ゲート電極への印加電圧を制御することで前記トレンチの側面に位置する前記ベース領域の表面部に反転型のチャネル領域を形成し、前記ソース領域と前記電流分散層および前記ドリフト層を介して、前記ソース電極および前記ドレイン電極の間に電流を流す反転型のＭＯＳＦＥＴを備えた炭化珪素半導体装置。」
　
イ　引用文献２〜４
（ア）引用文献２
　同じく原査定に引用され、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった特開２０００−６８２２５号公報（以下「引用文献２」という。）には、次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は、ＳｉＣ半導体素子を製作する際行われるアクセプター原子の導入に関するものであり、
アクセプター原子に加えてＣ原子を付加的にイオン注入することで良質なｐ型ＳｉＣを局所的に形成
・・・
【０００３】
【発明が解決しようとする課題】本発明は、ＳｉＣに導入したアクセプター原子の電気的活性化率を高めるとともにアクセプター原子の熱拡散を抑制し、素子製作に適する良質なｐ型ＳｉＣを製作するものである。
【０００４】
【課題を解決するための手段】本発明は、炭化珪素半導体（ＳｉＣ）に、アルミニウム（Ａｌ）及びホウ素（Ｂ）等のアクセプター原子をイオン注入により導入する時、これらの原子に加えて炭素（Ｃ）原子を付加的にイオン注入することで、ＳｉＣに注入したアクセプター原子の電気的活性化率を向上するとともに熱処理による拡散を抑制することからなる、良質なｐ型ＳｉＣ半導体を製作する方法である。
【０００５】
ＳｉＣに導入したＡｌやＢなどのアクセプター原子はＳｉＣのＳｉ原子位置に配置して電気的に活性化する。このため、本発明のＣ原子の付加的導入によりＳｉ原子の空孔を増加させ、アクセプター原子がＳｉ位置に配置するのを促進させることで、キャリアを発生できる有効なアクセプターの濃度を増加させることができる
・・・
【０００８】
【実施例１】（付加的Ｃ原子の注入によるアクセプター原子の電気的活性化率の向上）ｎ型六方晶ＳｉＣ単結晶にＡｌあるいはＢ原子をイオン注入した後１６３０℃で３０分間熱処理した半導体素子（Ａｌ、Ｂ注入量５×１０18／ｃｍ3）とこれらのアクセプター原子に加えＣ原子を付加的に注入した後同様な熱処理を行った半導体素子（Ｃ注入量５×１０18／ｃｍ3）を製作し、これらの素子の室温での正孔濃度を比較した。」
　
（イ）引用文献３
　同じく原査定に引用され、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった、「宮本  直　ほか、３ａ−Ｒ−６　「ＭｅＶ級Ａｌ、Ｂイオン注入による４Ｈ−ＳｉＣの深いｐｎ接合の形成と逆方向特性」、１９９９年秋季　第６０回応用物理学会学術講演会　講演予稿集、（社）応用物理学会、１９９９年　９月、No.1、p.333」（以下「引用文献３」という。）には、次の記載がある。
「［はじめに］・・・今回、MeV級の
Al、Bのイオン注入により
ｐ層を形成
［実験］ｎ型4H-SiCオフ基板（Ｎｄ＝１×10１８cm−３）上にエピタキシャル成長させたｎ−層（Ｎｄ＝7〜10×10１４cm−３、ｄ＝14cm）にAl、Bをイオン注入し、Ar雰囲気中で1500℃〜1600℃、30分間のアニールを行った。・・・
［結果」Alイオン注入の場合、1600℃のアニールを行うと32％の活性化率が得られた。Bイオン注入の場合、1600℃のアニールによる活性化率は22％であった。
Cとの共注入による効果では、Alイオン注入して1600℃アニールをした場合、活性化率が46％まで向上し、共注入により活性化率が1.5倍に向上した。Bイオン注入、1600℃アニールの場合に、Cとの共注入による効果では活性化率が10％に向上し、共注入により活性化率が約５倍に向上した
（ウ）引用文献４
　同じく原査定に引用され、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった、「木本  恒暢、「基礎講座＜パワーエレクトロニクスの基礎＞ＳｉＣプロセス技術」、応用物理、社団法人応用物理学会、２００５年　３月、Vol. 74、 No.3、p.371-375」（以下「引用文献４」という。）には、次の記載がある。
「
SiCへのAl、Bイオン注入において、Cイオン共注入の効果
Cイオン共注入は、電気的活性化率の向上
（エ）引用文献２〜４に記載された周知技術
　上記記載から、引用文献２〜４には、次の周知技術が記載されていると認められる。
「ＳｉＣへのＡｌ、Ｂ等のアクセプター原子のイオン注入において、Ｃ原子を共注入することにより、電気的活性化率を向上させ、キャリアを発生できる有効なアクセプターの濃度を増加させることができる、良質なｐ型ＳｉＣを局所的に形成すること。」
　
（３）引用発明との対比
ア　本件補正発明と引用発明とを対比する。
（ア）引用発明の「炭化珪素半導体装置」、「炭化珪素からなる第１導電型の基板（１）」、「『第１導電型の炭化珪素からなるドリフト層（２）』と『炭化珪素からなる電流分散層（３）』」、「第２導電型の炭化珪素からなるベース領域（４）」、「第１導電型の炭化珪素にて構成されたソース領域（５）」、「トレンチ（７）」、「ゲート絶縁膜（８）」、「ゲート電極（９）」、「ソース電極（１２）」、「ドレイン電極（１４）」、「第２導電型のボトム層（１０）」、「２導電型のディープ層（１１）」は、それぞれ、本件補正発明の「半導体装置」、「シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板」、「第１導電型のワイドバンドギャップ半導体層」、「シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層」、「第１導電型のソース領域」、「トレンチ」、「ゲート絶縁膜」、「ゲート電極」、「ソース電極」、「ドレイン電極」、「第２導電型の第２ベース領域」、「反対側の表面層に選択的に設けられた第２導電型の第１ベース領域」に相当ないし対応する。
（イ）引用発明において、「第１導電型の基板（１）」、「『ドリフト層（２）』と『電流分散層（３）』」、及び「ベース領域（４）」は、いずれも「炭化珪素からなる」ものである。
　したがって、本件補正発明と引用発明とは、「シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板」と、「『シリコンよりもバンドギャップが広い半導体からなる』、『第１導電型のワイドバンドギャップ半導体層』」と、「シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層」とを備え、「前記シリコンよりもバンドギャップが広い半導体は、炭化珪素である」点で一致ないし共通する。
（ウ）また、引用発明は、「前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）」と、「前記ドリフト層の上に形成され、かつ、該ドリフト層よりも第１導電型不純物濃度が高くされた炭化珪素からなる電流分散層（３）」とを有し、「前記第１導電型の基板（１）は、第１導電型不純物濃度が例えば５．０×１０18〜１．０×１０20／ｃｍ3」であり、「前記第１導電型電流分散層（３）は、第１導電型不純物濃度が例えば５．０×１０16〜２．５×１０17／ｃｍ3」であるから、ドリフト層（２）と電流分散層（３）の不純物濃度は、いずれも基板（１）より低不純物濃度とされたものである。
　したがって、本件補正発明と引用発明とは、「前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層」を備える点で一致する。
（エ）引用発明は、「複数本が並列された前記トレンチのうち隣り合うもの同士の間において、前記ベース領域に接しつつ前記ドリフト層に達する第２導電型のディープ層（１１）」が備えられており、「第２導電型のディープ層（１１）は、トレンチ（７）の底部よりもドレイン電極（１４）側に深い位置にある深い第１ベース領域およびトレンチ（７）の底部よりもソース領域（５）側に近い位置にある浅い第１ベース領域」を有するものであるから、当該「第２導電型のディープ層（１１）」は、「第１導電型電流分散層（３）の基板（１）側に対して反対側の表面層に選択的に設けられた」領域であるといえる。
　したがって、本件補正発明と引用発明とは、「前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域」を備え、「前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域」を有する点で一致する。
（オ）引用発明は、「前記ベース領域よりも下方に、前記ベース領域（４）の下面から所定距離離間した位置より前記ドリフト層（２）に達するように配置され、前記トレンチの底部におけるコーナー部を含めて該トレンチの底部を覆い、前記電流分散層以上の深さとされた第２導電型のボトム層（１０）」を有するものであるから、当該「第２導電型のボトム層（１０）」は、「（第１導電型の炭化珪素からなる）ドリフト層（２）と（炭化珪素からなる）電流分散層（３）の内部に選択的に設けられた」領域であるといえる。
　したがって、本件補正発明と引用発明とは、「前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域」を備える点で一致する。
（カ）引用発明は、「前記電流分散層の上に形成された第２導電型の炭化珪素からなるベース領域（４）」と、「前記ベース領域の上層部に形成され、前記ドリフト層よりも高濃度の第１導電型の炭化珪素にて構成されたソース領域（５）」を有するものであるから、本件補正発明と引用発明とは、「前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層」と、「前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域」とを備える点で一致する。
（キ）引用発明は、「前記ソース領域の表面から前記ベース領域よりも深くまで形成され、一方向を長手方向として複数本がストライプ状に並列されたトレンチ（７）」と、「前記トレンチの内壁面に形成されたゲート絶縁膜（８）」と、「前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極（９）」を有するものであるから、本件補正発明と引用発明とは、「前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチ」と、「前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極」とを備える点で一致する。
（ク）引用発明は、「前記ソース領域および前記ベース領域に接触するソース電極（１２）」と、「前記基板の裏面側に形成されたドレイン電極（１４）」を有するものであるから、本件補正発明と引用発明とは、「前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極」と、「前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極」とを備える点で一致する。
　
イ　以上のことから、本件補正発明と引用発明との一致点及び相違点は、次のとおりである。
＜一致点＞
「シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
　前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層と、
　前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
　前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
　前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、
　前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
　を備え、
　前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、
　前記シリコンよりもバンドギャップが広い半導体は、炭化珪素である半導体装置。」
　
＜相違点１＞
　「前記深い第１ベース領域」について、本件補正発明は、「前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素が、前記元素と結合するために必要な量となる所定の割合で注入され」るものであるのに対し、引用発明は、「第２導電型のディープ層（１１）」について、そのような特定はなされていない点。
　
（４）判断
　以下、相違点について検討する。
ア　相違点１について
（ア）上記（２）イ（エ）のとおり、引用文献２〜４には、「ＳｉＣへのＡｌ、Ｂ等のアクセプター原子のイオン注入において、Ｃ原子を共注入することにより、電気的活性化率を向上させ、キャリアを発生できる有効なアクセプターの濃度を増加させることができる、良質なｐ型ＳｉＣを局所的に形成する技術。」が記載されている。
　一方、引用発明は、「前記深い第１ベース領域は、第１導電型不純物（例えばボロンやアルミニウム）のイオン注入を行った後、活性化を行うことで形成されて」いるものであるところ、上記（２）ア（ア）のとおり、引用文献１には、段落[0025]に、ｐ型ボトム層１０のｐ型不純物濃度は、「例えばｎ型電流分散層３の２倍以上の濃度とされ、逆バイアス時（後述するドレイン電極１４に電圧が印加された時）にｎ型電流分散層３との境界部から広がる空乏層によって完全空乏化しないように、完全空乏化条件よりも高い濃度となっている。」と記載されているから、引用発明において、「深い第１ベース領域」は、完全空乏化条件よりも高いｐ型濃度とするために、注入されたボロンやアルミニウムのｐ型（第１導電型）不純物の活性化を十分に行うことが望ましいことは、当業者には明らかであると認められる。
　そして、引用発明と、引用文献２〜４に記載された周知技術とは、いずれも、「炭化珪素に、ボロンやアルミニウムのアクセプター原子のイオン注入及び活性化を行う」ものである点で共通するから、引用発明においても、「前記深い第１ベース領域」のイオン注入を行った後の、「第１導電型不純物（例えばボロンやアルミニウム）」の活性化を十分に行うべく、引用文献２〜４に記載された、「ＳｉＣへのＡｌ、Ｂ等のアクセプター原子のイオン注入において、Ｃ原子を共注入することにより、電気的活性化率を向上させ、キャリアを発生できる有効なアクセプターの濃度を増加させることができる、良質なｐ型ＳｉＣを局所的に形成する技術」を採用する動機付けが認められ、当業者が普通になし得たことである。
（イ）また、そのように炭素原子を共注入することにより、電気的活性化率を向上させるならば、「良質なｐ型ＳｉＣ」においては、当該炭素原子は、ボロンやアルミニウムにより追い出されたシリコン原子と結合されたものとなると解されるから、引用発明において、引用文献２〜４に記載された技術を採用して、活性化を十分に行う際の炭素原子の注入量としては、ボロンやアルミニウム（第１ベース領域の導電型を決定する不純物）に追い出された元素である、シリコン原子と結合するために必要な量となる所定の割合とすることを要することは、当業者には明らかであると認められる。
（ウ）更に、本願明細書の発明の詳細な説明の段落【００３６】には、上記「所定の割合」に関して、「ここで、所定の割合とは、アルミニウムを注入することにより追い出される珪素と結合するために必要な量である。具体的には、炭素のドープ量（ＤC）は、アルミニウムのドープ量（ＤAl）に対し０．７≦ＤC／ＤAl≦１．３を満たす量である。」と記載されている。
　他方、引用文献２の段落【０００８】には、「ｎ型六方晶ＳｉＣ単結晶にＡｌあるいはＢ原子をイオン注入した後１６３０℃で３０分間熱処理した半導体素子（Ａｌ、Ｂ注入量５×１０18／ｃｍ3）とこれらのアクセプター原子に加えＣ原子を付加的に注入した後同様な熱処理を行った半導体素子（Ｃ注入量５×１０18／ｃｍ3）を製作し、これらの素子の室温での正孔濃度を比較した。」と記載されており、Ａｌ、Ｂ原子の注入量とＣ原子の注入量は等しい。
　したがって、引用文献２に記載されたＡｌ、Ｂ原子の注入量とＣ原子の注入量は、本願明細書の発明の詳細な説明に開示された「所定の割合」となっているといえる。
　以上のとおりであるから、引用発明において、引用文献２〜４に記載された技術に基づき、相違点１に係る本件補正発明の構成を採用することは、当業者であれば容易になし得たことである。
イ　そして、本件補正発明の奏する作用効果は、引用発明及び引用文献２〜４に記載された技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
　
ウ　したがって、本件補正発明は、引用発明及び引用文献２〜４に記載された技術に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３　本件補正についてのむすび
　よって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記補正の却下の決定の結論のとおり決定する。
　
第３　本願発明について
１　本願発明
　令和２年８月３１日にされた手続補正は、上記のとおり却下されたので、本願の請求項に係る発明は、出願当初の特許請求の範囲の請求項１ないし６に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される、前記第２［理由］１（２）に記載のとおりのものである。
２　原査定の拒絶の理由
　原査定の拒絶の理由は、この出願の請求項１〜６に係る発明は、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明及び引用文献２〜４に記載された事項に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
引用文献１：国際公開第２０１５／０４９８３８号
引用文献２：特開２０００−６８２２５号公報
引用文献３：宮本  直　ほか、３ａ−Ｒ−６　「ＭｅＶ級Ａｌ、Ｂイオン注入による４Ｈ−ＳｉＣの深いｐｎ接合の形成と逆方向特性」、１９９９年秋季　第６０回応用物理学会学術講演会　講演予稿集、（社）応用物理学会、１９９９年　９月、No.1、p.333
引用文献４：木本  恒暢、「基礎講座＜パワーエレクトロニクスの基礎＞ＳｉＣプロセス技術」、応用物理、社団法人応用物理学会、２００５年　３月、Vol. 74、 No.3、p.371-375
３　引用文献
　原査定の拒絶の理由で引用された引用文献１ないし４及びその記載事項は、前記第２の［理由］２（２）に記載したとおりである。
　
４　対比・判断
　本願発明は、前記第２の［理由］２で検討した本件補正発明から、「前記深い第１ベース領域」は、「他の元素が所定の割合で注入されている」における「所定の割合」に係る限定事項、及び「シリコンよりもバンドギャップが広い半導体」に係る限定事項を削除したものである。
　そうすると、本願発明の発明特定事項を全て含み、更に他の事項を付加したものに相当する本件補正発明が、前記第２の［理由］２（３）、（４）に記載したとおり、引用発明及び引用文献２〜４に記載された技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び引用文献２〜４に記載された技術に基づいて、当業者が容易に発明をすることができたものである。
　
第４　むすび
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。