(57)【要約】表示装置(104)は、ｍ本のガス放電管(111)、ｎｅ対の表示電極(X1-Xne,Y1-Yne)およびｍ本の信号電極(A1-Am)を有する第１のユニット(10)と、ｍ本のガス放電管(112)、ｎｃ対の表示電極(Y1-Ync)およびｍ本の信号電極(A1-Am)を有する第２のユニットと、を有する。第２のアドレス電圧回路(402)は、第１の期間(TA)において、ｎｃ対の表示電極の各表示電極対のうちの或る表示電極(Y1,Yj)に最初の走査電圧(Vy1,Vyj)が印加されたときに、他のアドレス電圧パルス(Va3-Vanc)の持続時間(Wnc)より長い持続時間(W1)の最初の組のアドレス電圧パルスを第２のユニットのｍ本の信号電極に印加する。【選択図】図９
2007116437.tif 000002
【特許請求の範囲】
【請求項１】
内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第１組の複数ｍ本のガス放電管が並置され、前記第１組の複数ｍ本のガス放電管の表示面側に第１の複数ｎｅ対の表示電極が配置され、前記第１組の複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第１のユニットと、
内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第２組の複数ｍ本のガス放電管が並置され、前記第２組の複数ｍ本のガス放電管の表示面側に第２の複数ｎｃ対の表示電極が配置され、前記第２組の複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第２のユニットと、
第１の期間において前記第１のユニットの前記第１の複数ｎｅ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第２の期間において前記第１の複数ｎｅ対の表示電極に維持電圧パルスを印加する第１の表示電極駆動回路と、
前記第１の期間において前記第１のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数ｍ本の信号電極にアドレス電圧パルスを印加する第１のアドレス電圧回路と、
前記第１の期間において前記第２のユニットの前記第２の複数ｎｃ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、前記第２の期間において前記第２の複数ｎｃ対の表示電極に維持電圧パルスを印加する第２の表示電極駆動回路と、
前記第１の期間において前記第２のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数ｍ本の信号電極にアドレス電圧パルスを印加する第２のアドレス電圧回路と、
を具え、
前記第２の複数ｎｃの数は前記第１の複数ｎｅの数より少なく、
前記第１組の複数ｍ本のガス放電管の端部と前記第２組の複数ｍ本のガス放電管の端部とが繋ぎ目に沿って互いに隣接して配置され、
前記第２のアドレス電圧回路は、前記第１の期間において、前記第２の複数ｎｃ対の表示電極の各表示電極対のうちの或る表示電極に最初の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初の組アドレス電圧パルスを前記第２のユニットの前記複数ｍ本の信号電極に印加することを特徴とする、表示装置。
【請求項２】
前記第２のアドレス電圧回路は、前記第１の期間において、前記第２の複数ｎｃ対の表示電極の各表示電極対のうちの或る表示電極に最初および２番目の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初および２番目の組のアドレス電圧パルスを前記第２のユニットの前記複数ｍ本の信号電極に印加することを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第２のアドレス電圧回路は、前記第１の期間において、前記第２の複数ｎｃ対の表示電極の各表示電極対のうちのチューブ端部の最初の表示電極に走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の１組のアドレス電圧パルスを前記第２のユニットの前記複数ｍ本の信号電極に印加することを特徴とする、請求項１に記載の表示装置。
【請求項４】
さらに、内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に第１の複数ｎｅ個の発光点をそれぞれ有する第３組の複数ｍ本のガス放電管が並置され、前記第３組の複数ｍ本のガス放電管の表示面側に第１の複数ｎｅ対の表示電極が配置され、前記第３組の複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第３のユニットを具えることを特徴とする、請求項１に記載の表示装置。
【請求項５】
内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する第１の組の複数ｍ本のガス放電管の一部が並置され、前記第１組の複数ｍ本のガス放電管の表示面側に第１の複数ｎｅ対の表示電極が配置され、前記第１組の複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第１のユニットと、
内部に、蛍光体層が形成されると共に放電ガスが封入され、前記第１組の複数ｍ本のガス放電管の残りの一部が並置され、前記第１組の複数ｍ本のガス放電管の残りの一部の端部に隣接して長手方向に複数の発光点をそれぞれ有する第２の組の複数ｍ本のガス放電管の一部が並置され、前記第１組の複数ｍ本のガス放電管の残りの一部と前記第２組の複数ｍ本のガス放電管の一部の表示面側に第２の複数ｎｃ対の表示電極が配置され、前記第１組の複数ｍ本のガス放電管の残りの一部と前記第２組の複数ｍ本のガス放電管の一部の背面側に複数ｍ本の信号電極が配置された第２のユニットと、
第１の期間において前記第１のユニットの前記第１の複数ｎｅ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第２の期間において前記第１の複数ｎｅ対の表示電極に維持電圧パルスを印加する第１の表示電極駆動回路と、
前記第１の期間において前記第１のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数ｍ本の信号電極にアドレス電圧パルスを印加する第１のアドレス電圧回路と、
前記第１の期間において前記第２のユニットの前記第２の複数ｎｃ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、前記第２の期間において前記第２の複数ｎｃ対の表示電極に維持電圧パルスを印加する第２の表示電極駆動回路と、
前記第１の期間において前記第２のユニットの前記一方の表示電極に順次印加された前記走査電圧に従って前記複数ｍ本の信号電極にアドレス電圧パルスを印加する第２のアドレス電圧回路と、
を具え、
前記第１組の複数ｍ本のガス放電管の残りの一部の端部と前記第２組の複数ｍ本のガス放電管の一部の端部とが繋ぎ目に沿って互いに隣接して配置され、
前記第２のアドレス電圧回路は、前記第１の期間において、前記第２の複数ｎｃ対の表示電極の各表示電極対のうちの前記第２組の複数ｍ本のガス放電管の一部の端部の最初の表示電極に走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の１組アドレス電圧パルスを前記第２のユニットの前記複数ｍ本の信号電極に印加することを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の部分からなる大型の表示装置に関し、特に、表示装置におけるプラズマ・チューブ・アレイの表示電極の位置に応じた信号電極に対する電圧の印加に関する。
【背景技術】
【０００２】
プラズマ・ディスプレイ・パネル（ＰＤＰ）は、縦横の多数の小セルの閉じた放電空間内でプラズマ放電を生じさせ、放電プラズマから放出される１４７ｎｍの紫外光で蛍光体を励起して発光させる。そのセル空間は、重ね合わせた２枚の平板のガラスの間に形成される。一方、例えば特開２００３−９２０８５号公報（Ａ）（特許文献１）に記載されているようなプラズマ・チューブ・アレイ（ＰＴＡ）では、細長いガラス・チューブ内に蛍光体層を形成し、そのチューブ内に多数のセル空間を形成する。そのようなプラズマ・チューブを多数並置することによって、例えば６ｍ×３ｍの大型の表示画面を形成することができる。通常のプラズマ・チューブ・アレイでは、最初の走査ラインのセルにおけるアドレス電圧による壁電圧の形成がしばしば充分でないので、最初のラインのセルがサステイン電圧による表示期間に完全には発光しないことがある。
【特許文献１】特開２００３−９２０８５号公報
【０００３】
特開平１０−１７１３７７号公報（特許文献２）（特許第３６２４５９６号に対応）には、画像表示装置が記載されている。その画像表示装置は、駆動基板が複数の配線基板を介して表示パネルに接続されており、互いに隣接する３つの配線基板のうち、一方の配線基板の隣接側の最外部電極の外側位置に、他方の配線基板の隣接側の最外部電極と接続されるダミー電極が設けられている。それによって、複数枚の配線基板により駆動基板を表示パネルと接続した場合にも、隣接電極間の結合容量を均一化することができる。
特開２００３−２９７０５号公報（特許文献３）には、プラズマ・ディスプレイ・パネルの駆動方法が記載されている。その駆動方法において、有効表示領域の内で放電空間を挟んで対向する２電極に反対の極性の電圧を印加して表示すべきセルを選択する際に、有効表示領域の外側に配置されたダミー電極にセルを選択するアドレス期間の間に一定の電圧を供給する。それによって、プラズマ・ディスプレイ・パネルにおける有効表示領域の上側の縁部と下側の縁部で発生する異常放電が防止される。
特開２００４−３７８８４号公報（特許文献４）には、プラズマ・ディスプレイ装置が記載されている。そのプラズマ・ディスプレイ装置は、対をなす複数の第１電極および第２電極を配置した第１基板と、第１電極および第２電極とほぼ直交する複数の第３電極が設けられかつ第１基板と放電空間を挟んで対向配置される第２基板とを有する。第１基板上の表示領域外に第１電極または第２電極と平行でかつ第３電極とほぼ直交するように少なくとも１つのダミー電極を設けてパネルが構成される。１フレームを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドの書込み期間において、第１ラインの書込み放電に先立ってダミー電極に書込みパルスが印加されてダミー電極と第３電極間で放電を起こす。それによって、プラズマ・ディスプレイ装置の表示品位が向上する。
【特許文献２】特開平１０−１７１３７７号公報
【特許文献３】特開２００３−２９７０５号公報
【特許文献４】特開２００４−３７８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば高さ２ｍの大型のプラズマ・チューブ・アレイの表示装置は、それぞれ高さ１ｍの２つのプラズマ・チューブ・アレイで組み立てることができる。しかし、各１本のプラズマ・チューブにおける一端部にあるアドレス放電の最初のセルは、アドレス放電による壁電圧の形成が充分でないのでサステイン放電が生じないことがある。一方のプラズマ・チューブ・アレイにおける最初のアドレス放電が２つのプラズマ・チューブ・アレイのチューブ端部の繋ぎ目付近のラインのセルで生じると、そのラインに多くのサステイン放電の失敗または誤りが生じるので表示装置を見る者にとって目障りである。
サステイン放電の失敗を防止するために、プラズマ・チューブにおける最初のセルのアドレス放電電圧の電圧だけを高くするようアドレス電圧発生回路を構成すると、アドレス電圧発生回路のコストが高くなる。
発明者たちは、２つのプラズマ・チューブ・アレイの一方のプラズマ・チューブ・アレ  イの表示電極対の数をその他方のプラズマ・チューブ・アレイの表示電極対の数より少  なくし、かつその一方のプラズマ・チューブ・アレイにおいて他方のプラズマ・チュー  ブ・アレイに隣接する最初のラインのセルの信号電極に印加する最初のアドレス電圧の  持続時間を長くすることによって、その最初のラインのセルにおけるサステイン放電の  失敗を大幅に減少させることができる、と認識した。【０００５】
本発明の目的は、２つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示不良を防止することである。
本発明の別の目的は、２つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示放電の失敗を防止することである。
【課題を解決するための手段】
【０００６】
本発明の特徴によれば、表示装置は、内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する複数ｍ本のガス放電管が並置され、その複数ｍ本のガス放電管の表示面側に第１の複数ｎｅ対の表示電極が配置され、その複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第１のユニットと；内部に、蛍光体層が形成されると共に放電ガスが封入され、長手方向に複数の発光点をそれぞれ有する複数ｍ本のガス放電管が並置され、その複数ｍ本のガス放電管の表示面側に第２の複数ｎｃ対の表示電極が配置され、その複数ｍ本のガス放電管の背面側に複数ｍ本の信号電極が配置された第２のユニットと；第１の期間においてその第１のユニットのその第１の複数ｎｅ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、第２の期間においてその第１の複数ｎｅ対の表示電極に維持電圧パルスを印加する第１の表示電極駆動回路と；その第１の期間においてその第１のユニットのその一方の表示電極に順次印加されたその走査電圧に従ってその複数ｍ本の信号電極にアドレス電圧パルスを印加する第１のアドレス電圧回路と；その第１の期間においてその第２のユニットのその第２の複数ｎｃ対の表示電極の各表示電極対のうちの一方の表示電極に走査電圧を順次印加し、その第２の期間においてその第２の複数ｎｃ対の表示電極に維持電圧パルスを印加する第２の表示電極駆動回路と；その第１の期間においてその第２のユニットのその一方の表示電極に順次印加されたその走査電圧に従ってその複数ｍ本の信号電極にアドレス電圧パルスを印加する第２のアドレス電圧回路と、を具えている。その第２の複数ｎｃの数はその第１の複数ｎｅの数より少ない。その第１のユニットの複数ｍ本のガス放電管の長手方向端部とその第２のユニットの複数ｍ本のガス放電管の長手方向端部とが繋ぎ目に沿って互いに隣接して配置されている。その第２のアドレス電圧回路は、その第１の期間において、その第２の複数ｎｃ対の表示電極の各表示電極対のうちの或る表示電極に最初の走査電圧が印加されたときに、他のアドレス電圧パルスの持続時間より長い持続時間の最初の組アドレス電圧パルスをその第２のユニットのその複数ｍ本の信号電極に印加する。
【発明の効果】
【０００７】
本発明によれば、２つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る放電の失敗を防止することができ、それによって２つのプラズマ・チューブ・アレイの繋ぎ目付近で生じ得る表示不良を防止することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。【０００９】
図１は、通常のプラズマ・チューブ・アレイのユニット（以下、ＰＴＡユニットという）１０のプラズマ・チューブまたはガス放電管１１Ｒ、１１Ｇおよび１１Ｂのアレイの概略的な部分的構造を例示している。図１において、ＰＴＡユニット１０は、互いに平行に配置された透明な細長いカラー・プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂのアレイ、透明な前面側の支持シートまたは薄い基板からなる前面側支持基板３１、透明なまたは不透明な背面側の支持シートまたは薄い基板からなる背面側支持基板３２、複数の表示電極対または主電極対２、および複数の信号電極またはアドレス電極３を含んでいる。図１において、Ｘは表示電極２のうちの維持電極またはＸ電極を示し、Ｙは表示電極２のうちの走査電極またはＹ電極を示している。Ｒ，ＧおよびＢは蛍光体の発光色である赤、緑および青を示している。支持基板３１および３２は、例えば可撓性のＰＥＴフィルム、ガラス等で作られている。
細長いプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの細管２０は、例えばホウケイ酸ガラス、パイレックス（登録商標）、ソーダガラス、石英ガラスまたはゼロデュアのような透明な絶縁体で作製され、典型的には、管径が２ｍｍ以下であり、例えば、管の断面の幅約１ｍｍおよび高さ約０．５５ｍｍであり、長さが３００ｍｍ以上であり、管壁の厚さ約０．１ｍｍの寸法を有する。
プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの内部の背面側には、赤、緑、青（Ｒ、Ｇ、Ｂ）の蛍光体層４をそれぞれ形成した支持部材がそれぞれ挿入されて配置され、放電ガスが導入されて、両端が封止されている。プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの内面にはＭｇＯからなる電子放出膜５が形成されている。蛍光体層Ｒ、Ｇ、Ｂは、典型的には、約１０μｍ〜約３０μｍの範囲の厚さを有する。
支持部材は、プラズマ・チューブ１１Ｒ、１１Ｇ、１１Ｂと同様に、例えばホウケイ酸ガラス、パイレックス（登録商標）、石英ガラス、ソーダガラス、鉛ガラスのような絶縁体で作製され、この支持部材上に蛍光体層４が形成されている。支持部材は、ガラス管の外部で、支持部材上に蛍光体ペーストを塗布し、それを焼成して支持部材上に蛍光体層４を形成した後、その支持部材をガラス管内に挿入して配置することができる。蛍光体ペーストは、当該分野で公知の各種の蛍光体ペーストを利用することができる。
電子放出膜５は、放電ガスとの衝突により荷電粒子を発生する。表示電極対２に電圧を印加すると、管内に封入された放電ガスが励起され、その励起放電ガスの脱励起によって真空紫外光が発生し、その紫外光により蛍光体層４が可視光を発生する。【００１０】
図２Ａは、透明な複数の表示電極対２が形成された前面側支持基板３１を示している。図２Ｂは、複数の信号電極３が形成された背面側支持基板３２を示している。
信号電極３は、背面側支持基板３２の前面すなわち内面上に形成され、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの長手方向に沿って設けられている。隣接する信号電極３間のピッチは、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの各々の幅と同じであり、例えば１ｍｍである。複数の表示電極対２は、周知の形態で前面側支持基板３１の背面すなわち内面上に形成され、信号電極３と直角に交差する方向に配置されている。表示電極２の幅は例えば０．７５ｍｍであり、各１対の表示電極２の端縁間の距離は例えば０．４ｍｍである。表示電極対２と隣の表示電極対２の間には、非放電領域となる距離または非放電ギャップが確保され、その距離は例えば１．１ｍｍである。
信号電極３と表示電極対２は、ＰＴＡユニット１０の組み立て時にプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの下側の外周面部分と上側の外周面部分にそれぞれ密着するように接触させる。その密着性を良くするために、それぞれの電極とプラズマ・チューブ面との間に接着剤を介在させて接着してもよい。
このＰＴＡユニット１０を正面から平面的にみた場合、信号電極３と表示電極対２との交差部が単位発光領域となる。表示は、表示電極対２のいずれか１本を走査電極として用い、その走査電極と信号電極３との交差部で選択放電を発生させて発光領域を選択し、その放電により当該領域の管内面に形成された壁電荷を利用して、表示電極対２で表示放電を発生させ、蛍光体層を発光させることによって行う。選択放電は、垂直方向に対向する走査Ｙ電極と信号電極３との間のプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂ内で発生される対向放電である。表示放電は、平面上に平行に配置された１対の表示電極間のプラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂ内で発生される面放電である。
表示電極対２と信号電極３は、電圧を印加することによって管内部の放電ガスに放電を発生させることが可能である。図１では、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの電極構造は、１つの発光部位に３つの電極が配置された構成であり、表示電極対によって表示放電が発生される構造であるが、これに限定されるものではなく、表示電極２と信号電極３の間で表示放電が発生される構造であってもよい。即ち、表示電極対２を１本とし、この表示電極２を走査電極として用いて信号電極３との間に選択放電と表示放電（対向放電）を発生させる形式の電極構造であってもよい。【００１１】
図３は、ＰＴＡユニット１０のプラズマ・チューブ・アレイ１１の管の長手方向に垂直な断面の構造を示している。ＰＴＡユニット１０において、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂは、その中の背面側の支持部材６Ｒ、６Ｇおよび６Ｂの内面に蛍光体層４Ｒ、４Ｇおよび４Ｂが形成されており、断面幅１．０ｍｍ、断面高さ０．５５ｍｍ、管壁の厚さ０．１ｍｍ、および長さ１ｍ〜３ｍの細管からなる。一実施例として、赤の蛍光体４Ｒはイットリア系（（Ｙ．Ｇａ）ＢＯ3：Ｅｕ）の材料を含み、緑の蛍光体４Ｇはジンクシリケート系（Ｚｎ2ＳｉＯ4：Ｍｎ）の材料を含み、青の蛍光体４ＢはＢＡＭ系（ＢａＭｇＡｌ10Ｏ17：Ｅｕ）の材料を含む。
図３において、プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの底面には、信号電極３Ｒ、３Ｇおよび３Ｂが配置され、粘着剤層３４を介して背面側支持基板３２が接着されている。プラズマ・チューブ１１Ｒ、１１Ｇおよび１１Ｂの上面には、信号電極対２が配置され、粘着剤層を介して前面側支持基板３１が接着されている。【００１２】
図４は、ＰＴＡユニット１０、アドレス（Ａ）電極ドライバ装置４００、Ｘ電極ドライバ装置５００およびＹ電極ドライバ装置６００を具える通常のプラズマ・チューブ・アレイ型の表示装置１００を示している。ＰＴＡユニット１０において、ｎ対の表示電極２ （Ｘ１，Ｙ１）、．．．、（Ｘｊ，Ｙｊ）、．．．（Ｘｎ，Ｙｎ）の中のＸ電極は、Ｘ電極ドライバ装置５００のＸ電極用の維持電圧パルス回路（ＳＳＴ）５０に接続され、その中のＹ電極はＹ電極ドライバ装置６００の走査パルス回路（ＳＣＮ）７０に接続される。ｍ本の信号電極３ Ａ１、．．．、Ａｉ、．．．Ａｍは、Ａ電極ドライバ装置４００に接続される。Ｘ電極ドライバ装置５００はさらにリセット回路５１を含んでいる。Ｙ電極ドライバ装置６００はさらに維持電圧パルス回路６０およびリセット回路６１を含んでいる。ドライバ制御回路（ＣＴＲＬ）４２が、Ａ電極ドライバ装置４００、Ｘ電極ドライバ装置５００およびＹ電極ドライバ装置６００に接続される。【００１３】
次に、一般的なプラズマ・チューブ・アレイ型のＡＣ型ガス放電表示装置の駆動法の一例について説明する。１つのピクチャ（映像）は典型的には１フレーム期間で構成されており、インターレース型走査では１フレームが２つのフィールドで構成され、プログレッシブ型走査では１フレームが１つのフィールドで構成されている。また、通常のテレビジョン方式による動画表示のためには１秒間に３０フレームの表示が必要である。そこでこのタイプの表示装置１００による表示では、２値の発光制御によって階調を持ったカラー再現を行うために、典型的にはそのような１フィールドＦをｑ個のサブフィールドＳＦの集合に置き換える。しばしば、これらサブフィールドＳＦに順に２0，２1，２2，．．．２q-1等の異なる重みを付けて各サブフィールドＳＦの表示放電の回数を設定する。サブフィールド単位の発光／非発光の組合せでＲ，ＧおよびＢの各色毎にＮ（＝１＋２1＋２2＋．．．＋２q-1 ）段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Ｔｆをｑ個のサブフィールド期間Ｔｓｆに分割し、各サブフィールドＳＦに１つのサブフィールド期間Ｔｓｆを割り当てる。さらに、サブフィールド期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および維持放電による発光のための表示期間ＴＳに分ける。典型的には、リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳにおけるパルス数は重みが大きいほど多く、表示期間ＴＳの長さは重みが大きいほど長い。この場合、サブフィールド期間Ｔｓｆの長さも、該当するサブフィールドＳＦの重みが大きいほど長い。【００１４】
図５は、通常の表示装置１００における、Ａ電極ドライバ装置４００、Ｘ電極ドライバ装置５００およびＹ電極ドライバ装置６００の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。
リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間ＴＳの順序は、ｑ個のサブフィールドＳＦにおいて同じであり、駆動シーケンスはサブフィールドＳＦ毎に繰り返される。各サブフィールドＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｙ１およびＰｒｙ２は微小放電が生じる変化率で振幅が漸増するランプ波形または鈍波パルスである。最初に印加されるパルスＰｒｘ１およびＰｒｙ１は、前サブフィールドＳＦにおける発光／非発光に係わらず全ての放電セルにいったん同一極性の適度の壁電荷を生じさせるために印加される。引き続き適度の壁電荷が存在する放電セルにパルスＰｒｘ２およびＰｒｙ２を印加することにより、この壁電荷を維持パルスでは再放電しないレベル（消去状態）まで減少させるように調整する。セルに加わる駆動電圧は、表示電極ＸおよびＹに印加されるパルスの振幅の差を表す合成電圧である。
アドレス期間ＴＡにおいては、発光させる放電セルのみに放電維持に必要な壁電荷を形成する。全ての表示電極Ｘ１〜Ｘｎおよび全ての表示電極Ｙ１〜Ｙｎを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）毎に選択行に対応した表示電極Ｙｊに負極性のスキャン・パルスＶｙｊを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極Ａｉのみにアドレス・パルスＶａを印加する。つまり、選択行ｊのｍ列分のサブフィールドデータＤｓｆに基づいてアドレス電極Ａ1〜Ａmの電位を走査ライン毎に２値制御する。これによって、選択セルでは表示電極Ｙｊとアドレス電極Ａｉとの間で放電管内にアドレス放電が生じる。そのアドレス放電によって書き込まれた表示データが放電管のセル内壁に壁電荷の形で記憶され、その後のサステイン・パルスの印加により表示電極Ｘ−Ｙ間の面放電が生じる。
サステステイン期間ＴＳにおいては、最初に先のアドレス放電で生じた壁電荷と加算されて維持放電を発生する極性（図の例では正極性）のサステイン・パルスＰｓを印加する。その後、表示電極Ｘと表示電極Ｙとに対して交互にサステイン・パルスＰｓを印加する。サステイン・パルスＰｓの振幅は維持電圧Ｖｓである。サステイン・パルスＰｓの印加によって、所定の壁電荷が残存する放電セルにおいて面放電が生じる。サステイン・パルスＰｓの印加回数は、上述したようにサブフィールドＳＦの重みに対応する。なお、サステイン期間ＴＳ全体にわたって不要な対向放電を防止するために、アドレス電極Ａをサステイン・パルスＰｓと同極性の電圧Ｖａｓにバイアスする。【００１５】
図６Ａおよび６Ｂは、１つのラインのセルのアドレス電極Ａと走査電極Ｙに印加されるアドレス電圧Ｖａおよび走査電圧Ｖｙを示しており、図６Ｃは、それに応答して生じるアドレス放電による発光の変化を示している。図６Ｄは、各セルにおけるＡ電極、Ｘ電極およびＹ電極の配置を示している。
図６Ａ〜６Ｄを参照すると、アドレス期間ＴＡにおいて、アドレス電圧パルスＶａを印加した後で或る時間遅延を伴って発光が立ち上がり、さらに或る時間遅延を伴って発光が立ち下がる。アドレス電圧パルスの印加から放電の終了までの時間期間を放電遅延Ｔｄとする。従って、アドレス電圧のパルス幅Ｔｗａは、遅延Ｔｄよりも充分長くなければならない。パルス幅Ｔｗａが充分でないと、アドレス放電の失敗または誤りを生じ、その後のサステイン期間ＴＳにおいて所要のサステイン放電が生じず、表示画像がちらついたりして見苦しくなる。【００１６】
図７Ａは、プラズマ・チューブ・アレイにおいて、異なる走査電圧Ｖｙに対して、１ライン、２ライン、４ラインおよび８ラインという１ライン以上のライン数毎に１ラインの間隔で、対応するＹ電極ＹｊとＡ電極Ａ１〜Ａｍとの間にアドレス放電を生じさせた場合のアドレス放電遅延Ｔｄを示している。図７Ｂは、異なるアドレス電圧Ｖａに対してＹ電極ＹｊとＡ電極Ａ１〜Ａｍとの間にアドレス放電を生じさせた場合のアドレス放電遅延Ｔｄを示している。
図７Ａから分かるように、或る走査電圧Ｖｙについて、隣接するラインが連続してアドレス放電を起こす場合にはアドレス放電遅延Ｔｄは最も短く、アドレス放電のラインの間隔が２ライン、４ライン、．．．と大きくなるに従ってアドレス放電遅延Ｔｄが増大する。約４ライン前のアドレス放電のプライミング効果は幾分か残るが、それより離れたラインではその効果がなくなる。
或る表示セルは、より近い位置の前の隣接表示セルのアドレス放電によるプライミング粒子または空間電荷が存在することによって、或る表示セルのアドレス放電遅延Ｔｄがより短くなり、必要な走査電圧Ｖｙがより低くなり、従ってアドレス放電しやすくなる。従って、プラズマ・チューブにおいて、付近の隣接表示セルにおける前のアドレス放電が存在しない走査の先頭位置のチューブ端部のセルでは、アドレス放電が最も失敗しやすい。
図７Ａおよび７Ｂから、アドレス電圧Ｖａおよび走査電圧Ｖｙが増大するとともに、アドレス放電の遅延Ｔｄが短くなることが分かる。【００１７】
図８は、２つのプラズマ・チューブ・アレイを有する通常の表示装置１０２を示している。表示装置１０２は、Ａ電極ドライバ装置４００、Ｘ電極ドライバ装置５００およびＹ電極ドライバ装置６００に接続されたＰＴＡユニット１０と、Ａ電極ドライバ装置４０８、Ｘ電極ドライバ装置５０８およびＹ電極ドライバ装置６０８に接続されたＰＴＡユニット１８を有する。ＰＴＡユニット１０と１８は、継ぎ目１８３においてＰＴＡユニット１０のチューブの下端とＰＴＡユニット１０のチューブの上端とが接触するように配置されている。
Ａ電極ドライバ装置４００は、Ｙ電極ドライバ装置６００による順次印加される走査電圧Ｖｙに従って、ＰＴＡユニット１０の上端１８１から継ぎ目１８３の方向にアドレス電圧Ｖａを順次印加する。それと同時に並行して、Ａ電極ドライバ装置４０８は、Ｙ電極ドライバ装置６０８による順次印加される走査電圧Ｖｙに従って、ＰＴＡユニット１８の継ぎ目１８３から下端１８８の方向にアドレス電圧Ｖａｄを順次印加する。それによって、アドレス期間を半分に減らすことができる。
ＰＴＡユニット１０の上端１８１の最も上のラインのセルは、アドレス放電の失敗が生じる傾向になるので、カバーで覆って隠し、その１ラインのセルの全てをアドレス放電させて、２ライン目以降のラインのセルのアドレス放電の失敗を防止し、それによって表示が見苦しくなるのを防止すればよい。しかし、ＰＴＡユニット１８の継ぎ目１８３付近の最も上のラインのセルは表示画面の中央に位置するので覆い隠すことができない。ＰＴＡユニット１０と１８の継ぎ目１８３付近では、両者のプラズマ・チューブの内部空間は分離されているので、プライミング粒子の効果が途切れる。
これを解決するために、ＰＴＡユニット１８の下端１８８の最も下のラインのセルは、カバーで覆って隠し、Ｙ電極ドライバ装置６０８による逆方向に順次印加される走査電圧Ｖｙに従って、ＰＴＡユニット１８の下端１８８から継ぎ目１８３の方向にアドレス電圧Ｖａを順次印加すればよい。しかし、縦方向に配置された３つのＰＴＡユニットを具える表示装置において、中央のＰＴＡユニットは、チューブのいずれの端部も覆い隠すことができない。【００１８】
プラズマ・チューブ・アレイのアドレス走査において、チューブ端部の先頭ラインは前のラインからのプライミング電荷が少ないので、そのアドレス放電の成功の確率は、低く、例えば約５０％である。
或るライのセルのアドレス放電は、隣接ラインのセルのアドレス放電に対して、充分なプライミング効果を与える。
リセット期間ＴＲにおけるランプ波形のリセット電圧は、背景発光を抑制するように僅かな放電しか生じさせないので、アドレス期間ＴＡにおけるアドレス放電に対するプライミング効果は小さい。
通常のアドレス放電遅延を減らしアドレス放電の失敗を防止するために、アドレス電圧の増大、アドレス電圧パルスの幅の増大、アドレス電極の面積の増大、アドレス電極と走査電極の間のギャップの減少を行うことが考えられる。しかし、それは、電源電圧の増大、回路の耐圧電圧の増大および消費電力の増大、アドレス期間の増大、発光効率の低下、およびコスト増大を伴う。
例えば或る駆動電圧において前のラインがアドレス放電せずにプライミング電荷がない場合と、前のラインがアドレス放電してプライミング電荷が存在する場合のアドレス放電遅れ時間Ｔｄは、それぞれ１．５μｓと１．０μsであり、約１．５倍の差がある。従って、プライミング電荷が無い場合のアドレス電圧パルス幅を、例えば１．５倍に増大させればアドレス放電の失敗を防止できる。【００１９】
図９は、本発明の実施形態による、縦方向に隣接して配置された３つのＰＴＡユニット１０、１２および１８を有する表示装置１０４の概略的構成を示している。
ＰＴＡユニット１０は、ｍ本のプラズマ・チューブ１１１と、背面側支持基板３２０に配置されたｍ本の信号電極Ａ１〜Ａｍと、前面側支持基板３１０に配置されたｎｅ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｅ，Ｙｎｅ）とを有し、ここでｎｅは正の整数である。Ａドライバ装置４００は、ＰＴＡユニット１０の信号電極Ａ１〜Ａｍにアドレス電圧パルスを印加する。Ｙドライバ装置６００は、ＰＴＡユニット１０の表示電極Ｙ１、Ｙ２、．．．Ｙｎｅに昇順に走査電圧パルスを印加する。図９には示されていないが、ＰＴＡユニット１０には図４と同様の図８のＸドライバ装置５００が用いられる。
ＰＴＡユニット１２は、ｍ本のプラズマ・チューブ１１２と、背面側支持基板３２２に配置されたｍ本の信号電極Ａ１〜Ａｍと、前面側支持基板３１２に配置されたｎｃ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｃ，Ｙｎｃ）を有し、ここでｎｃはｎｅより小さい正の整数である。ｎｅとｎｃの差（ｎｅ−ｎｃ）は好ましくは１〜４である。Ａドライバ装置４０２は、ＰＴＡユニット１２の信号電極Ａ１〜Ａｍにアドレス電圧パルスを印加する。Ｙドライバ装置６０２は、ＰＴＡユニット１２の表示電極Ｙ１、Ｙ２、．．．Ｙｎｃに昇順に走査電圧パルスを印加する図９には示されていないが、ＰＴＡユニット１２には図４と同様のＸドライバ装置（図１０の５０２）が用いられる。プラズマ・チューブ１１２は、差であるｎｅ−ｎｃ対分の電極に対応してプラズマ・チューブ１１１より短くてよい。
ＰＴＡユニット１８は、背面側支持基板３２８に配置されたｍ本の信号電極Ａ１〜Ａｍと、前面側支持基板３１８に配置されたｎｅ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｅ，Ｙｎｅ）とを有する。Ａドライバ装置４０８は、ＰＴＡユニット１８の信号電極Ａ１〜Ａｍにアドレス電圧パルスを印加する。Ｙドライバ装置６０８は、ＰＴＡユニット１８の表示電極Ｙ１、Ｙ２、．．．Ｙｎｅに降順に走査電圧パルスを印加する。図９には示されていないが、ＰＴＡユニット１８には図４と同様の図８のＸドライバ装置５０８が用いられる。
ＰＴＡユニット１０、１２および１８の各組の信号電極Ａ１〜Ａｍは、電気的に互いに分離している。アドレス期間において、Ａドライバ装置４００およびＹドライバ装置６００と、Ａドライバ装置４０２およびＹドライバ装置６０２と、Ａドライバ装置４０８およびＹドライバ装置６０８とは、同時に並行して動作する。【００２０】
図１０は、図９の表示装置１０４のＰＴＡユニット１２に用いられるＡドライバ装置４０２、Ｘドライバ装置４０２およびＹドライバ装置５０２の構成を示している。
図１０において、信号処理回路５１は、ＴＶチューナまたはコンピュータのような外部装置からＲ，ＧおよびＢの３原色の発光強度を示すフィールドデータＤｆを同期信号とともに受け取る。信号処理回路５１は、フィールドデータＤｆを階調表示のためのサブフィールドデータＤｓｆに変換して、サブフィールドデータＤｓｆをドライバ制御回路５２に供給する。サブフィールドデータＤｓｆは、１セル当たり１ビットの表示データの集合であり、その各ビットの値は該当する１つのサブフィールドＳＦにおける各セルの発光の要否を表す。
ドライバ制御回路５２は、サブフィールドデータＤｓｆおよび制御信号ＣＴＲＬ＿ＡをＡドライバ装置４０２に供給する。ドライバ制御回路５２は、さらに、走査データおよびシフト・クロックパルスｃｐSHIFTをＹドライバ装置６０２のスキャン回路７０に供給し、制御信号ＣＴＲＬ＿ＹをＹドライバ装置６０２の制御回路に供給する。ドライバ制御回路５２は、さらに、制御信号ＣＴＲＬ＿ＸをＸドライバ装置５０２に供給する。【００２１】
図１１Ａ〜１１Ｄは、アドレス期間ＴＡにおいて図９のＰＴＡユニット１２に用いられる、ドライバ制御回路５２からのシフト・クロックパルスｃｐSHIFTおよび走査データ中の先頭の部分、Ａドライバ装置４０２からのアドレス電圧パルスＶａ１〜Ｖａｎｃ、およびＹドライバ装置５０２からの走査電圧パルスＶｙ１〜Ｖｙｎｃのタイム・チャートを示している。アドレス電圧パルスＶａ１〜Ｖａｎｃの各々は、順次走査に従ってアドレス電極Ａ１〜Ａｍに印加される高レベル（１）および低レベル（０）のｍ個の電圧パルスの組を表している。
図１１Ａ〜１１Ｄにおいて、アドレス電極Ａ１〜Ａｍに印加される最初のアドレス電圧パルスＶａ１の幅Ｗ１は、アドレス電極Ａ１〜Ａｍに印加される残りのアドレス電圧パルスＶａ２〜Ｖａｎｃの通常の幅Ｗｎｃより大きく、残りのアドレス電圧パルスＶａ２〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の所定の幅を有する。従って、走査電極Ｙ１に印加される最初の走査電圧パルスＶｙ１の幅Ｗ１は、走査電極Ｙ２〜Ｙｎｃに印加される残りの走査電圧パルスＶｙ２〜Ｖｙｎｃの通常の幅Ｗｎｃより大きく（Ｗ１＞Ｗｎｃ）、残りの走査電圧パルスＶｙ２〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の範囲の所定の幅を有する。幅Ｗ１の最初のアドレス電圧パルスによって、ＰＴＡユニット１２の信号電極Ａ１〜Ａｍと最初の走査電極Ｙ１の間にうまくアドレス放電を発生させることができる。
Ａドライバ装置４０２は、上述のような幅Ｗ１およびＷｎｃの間隔を有するように調整されたシフト・クロックパルスｃｐSHIFTに従って、アドレス電圧パルスＶａ１〜Ｖａｎｃを発生する。Ｙドライバ装置５０２は、先頭の走査データを受け取ると走査電極Ｙ１〜Ｙｎｃに電圧Ｖｙａ２を印加し、シフト・クロックパルスｃｐSHIFTに従って、レベルＶｙａ１の走査電圧パルスＶｙ１〜Ｖｙｎｃを走査電極Ｙ１〜Ｙｎｃに順次印加する。【００２２】
図１２Ａ〜１２Ｄは、アドレス期間ＴＡにおいて図９のＰＴＡユニット１２に用いられる、ドライバ制御回路５２からのシフト・クロックパルスｃｐSHIFTおよび走査データ中の先頭の部分、Ａドライバ装置４０２からのアドレス電圧パルスＶａ１〜Ｖａｎｃ、およびＹドライバ装置５０２からの走査電圧パルスＶｙ１〜Ｖｙｎｃの代替的なタイム・チャートを示している。
図１１Ａ〜１１Ｄにおいて、アドレス電極Ａ１〜Ａｍに印加される最初のアドレス電圧パルスＶａ１の幅Ｗ１は、アドレス電極Ａ１〜Ａｍに印加されるアドレス電圧パルスＶａ２の幅Ｗ２および残りのアドレス電圧パルスＶａ３〜Ｖａｎｃの通常の幅Ｗｎｃより大きく、残りのアドレス電圧パルスＶａ３〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の所定の幅を有する。アドレス電極Ａ１〜Ａｍに印加される２番目のアドレス電圧パルスＶａ２の幅Ｗ２は、アドレス電極Ａ１〜Ａｍに印加されるアドレス電圧パルスＶａ１の幅Ｗ１より小さく、かつ残りのアドレス電圧パルスＶａ３〜Ｖａｎｃの通常の幅Ｗｎｃより大きく（Ｗ１＞Ｗ２＞Ｗｎｃ）、残りのアドレス電圧パルスＶａ３〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．２５倍乃至１．５倍の所定の幅を有する。従って、走査電極Ｙ１に印加される最初の走査電圧パルスＶｙ１の幅Ｗ１は、走査電極Ｙ２に印加される２番目の走査電圧パルスＶｙ２の幅Ｗ２より大きく、残りの走査電圧パルスＶｙ３〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の範囲の所定の幅を有し、２番目の走査電圧パルスＶｙ２の幅Ｗ２は、走査電極Ｙ３〜Ｙｎｃに印加される残りの走査電圧パルスＶｙ３〜Ｖｙｎｃの通常の幅Ｗｎｃより大きく、残りの走査電圧パルスＶｙ３〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．２５倍乃至１．５倍の範囲の所定の幅を有する。幅Ｗ１およびＷ２の最初の２つのアドレス電圧パルスＶａ１およびＶａ２によって、ＰＴＡユニット１２の信号電極Ａ１〜Ａｍと最初の走査電極Ｙ１およびＹ２の間にうまくアドレス放電を発生させることができる。
Ａドライバ装置４０２は、上述のような幅Ｗ１、Ｗ２およびＷｎｃの間隔を有するように調整されたシフト・クロックパルスｃｐSHIFTに従って、アドレス電圧パルスＶａ１〜Ｖａｎｃを発生する。Ｙドライバ装置５０２は、先頭の走査データを受け取ると走査電極Ｙ１〜Ｙｎｃに電圧Ｖｙａ２を印加し、シフト・クロックパルスｃｐSHIFTに従って、レベルＶｙａ１の走査電圧パルスＶｙ１〜Ｖｙｎｃを走査電極Ｙ１〜Ｙｎｃに順次印加する。【００２３】
図１３は、本発明の別の実施形態による、縦方向に隣接して配置された４つのＰＴＡユニット１０、１２、１４および１８を有する表示装置１０６の概略的構成を示している。ＰＴＡユニット１０、１２および１８は、図９のものと同様の構成を有する。
ＰＴＡユニット１４は、ＰＴＡユニット１２と同様に、ｍ本のプラズマ・チューブ１１４と、背面側支持基板３２４に配置されたｍ本の信号電極Ａ１〜Ａｍと、前面側支持基板３１４に配置されたｎｃ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｃ，Ｙｎｃ）を有する。Ａドライバ装置４０４は、ＰＴＡユニット１４の信号電極Ａ１〜Ａｍにアドレス電圧パルスを印加する。Ｙドライバ装置６０４は、ＰＴＡユニット１２の表示電極Ｙ１、Ｙ２、．．．Ｙｎｃに昇順に走査電圧パルスを印加する。ＰＴＡユニット１４には図４と同様の図１０のＸドライバ装置５０４が用いられる。
ＰＴＡユニット１０、１２、１４および１８の各組の信号電極Ａ１〜Ａｍは、電気的に互いに分離している。アドレス期間において、Ａドライバ装置４００およびＹドライバ装置６００と、Ａドライバ装置４０２およびＹドライバ装置６０２と、Ａドライバ装置４０４およびＹドライバ装置６０４と、Ａドライバ装置４０８およびＹドライバ装置６０８とは、同時に並行して動作する。
ＰＴＡユニット１２には、図１０に示されているようにＡドライバ装置４０２、Ｘドライバ装置５０２およびＹドライバ装置６０２が用いられ、同様に、ＰＴＡユニット１４には、Ａドライバ装置４０４、Ｘドライバ装置５０４およびＹドライバ装置６０４が用いられる。
図１１Ａ〜１１Ｄおよび図１２Ａ〜１２Ｄのタイム・チャートは、Ａドライバ装置４０２およびＹドライバ装置５０２と同様に、図１３のＡドライバ装置４０４およびＹドライバ装置５０４にも適用される。それによって、ＰＴＡユニット１２と同様に、ＰＴＡユニット１４の信号電極Ａ１〜Ａｍと最初の走査電極Ｙ１または信号電極Ａ１〜ＡｍとＹ１およびＹ２との間にうまくアドレス放電を発生させることができる。【００２４】
図１４は、図９の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された３つのＰＴＡユニット１０’、１２’および１８’を有する表示装置１０８の概略的構成を示している。この場合、ＰＴＡユニット１０’および１２’はより長いｍ本のプラズマ・チューブ１１１’を共有しており、ＰＴＡユニット１２’および１８’はより長いｍ本のプラズマ・チューブ１１８’を共有している。
ＰＴＡユニット１０’は、ｍ本のプラズマ・チューブ１１１’の大きい上部分と、背面側支持基板３２０上に配置されたアドレス電極Ａ１〜Ａｍと、前面側支持基板３１０上に配置されたｎｅ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｅ，Ｙｎｅ）と、を有する。ＰＴＡユニット１８’は、ｍ本のプラズマ・チューブ１１８’の大きい下部分と、背面側支持基板３２８上に配置されたアドレス電極Ａ１〜Ａｍと、前面側支持基板３１８上に配置されたｎｅ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｅ，Ｙｎｅ）と、を有する。ＰＴＡユニット１２’は、ｍ本のプラズマ・チューブ１１１’の残りの下部分と、ｍ本のプラズマ・チューブ１１８’の残りの上部分と、背面側支持基板３２２上に配置されたアドレス電極Ａ１〜Ａｍと、前面側支持基板３１２上に配置されたｎｃ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｃ，Ｙｎｃ）と、を有する。ｊ番目の行の対の表示電極（Ｘｊ，Ｙｊ）は、ｍ本のプラズマ・チューブ１１８’の最も上の行のセルに対応する。【００２５】
図１５Ａ〜１５Ｄは、アドレス期間ＴＡにおいて図１４のＰＴＡユニット１２’に用いられる、ドライバ制御回路５２からのシフト・クロックパルスｃｐSHIFTおよび走査データ中の先頭の部分、Ａドライバ装置４０２からのアドレス電圧パルスＶａ１〜Ｖａｎｃ、およびＹドライバ装置５０２からの走査電圧パルスＶｙ１〜Ｖｙｎｃのタイム・チャートを示している。
図１５Ａ〜１５Ｄにおいて、アドレス電極Ａ１〜Ａｍに印加される最初およびｊ番目のアドレス電圧パルスＶａ１およびＶａｊの幅Ｗ１は、アドレス電極Ａ１〜Ａｍに印加される残りのアドレス電圧パルスＶａ２〜Ｖａｊ−１およびＶａｊ＋１〜Ｖａｎｃの通常の幅Ｗｎｃより大きく、残りのアドレス電圧パルスＶａ２〜Ｖａｊ−１およびＶａｊ＋１〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の所定の幅を有する。従って、走査電極Ｙ１およびＹｊに印加される最初およびｊ番目の走査電圧パルスＶｙ１およびＶｙｊの幅Ｗ１は、走査電極Ｙ２〜Ｙｊ−１およびＹｊ＋１〜Ｙｎｃに印加される残りの走査電圧パルスＶｙ２〜Ｖｙｊ−１およびＶｙｊ＋１〜Ｖｙｎｃの通常の幅Ｗｎｃより大きく（Ｗ１＞Ｗｎｃ）、残りの走査電圧パルスＶｙ２〜Ｖｙｊ−１およびＶｙｊ＋１〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の範囲の所定の幅を有する。幅Ｗ１のアドレス電圧パルスＶａ１およびＶａｊによって、ＰＴＡユニット１２の信号電極Ａ１〜Ａｍと最初およびｊ番目の走査電極Ｙ１の間にうまくアドレス放電を発生させることができる。
Ａドライバ装置４０２は、上述のような幅Ｗ１およびＷｎｃの間隔を有するように調整されたシフト・クロックパルスｃｐSHIFTに従って、アドレス電圧パルスＶａ１〜Ｖａｎｃを発生する。Ｙドライバ装置５０２は、先頭の走査データを受け取ると走査電極Ｙ１〜Ｙｎｃに電圧Ｖｙａ２を印加し、シフト・クロックパルスｃｐSHIFTに従って、レベルＶｙａ１の走査電圧パルスＶｙ１〜Ｖｙｎｃを走査電極Ｙ１〜Ｙｎｃに順次印加する。それによって、ＰＴＡユニット１２’の信号電極Ａ１〜Ａｍと最初の走査電極Ｙ１およびＹｊまたは信号電極Ａ１〜ＡｍとＹ１およびＹｊおよびＹ２およびＹｊ＋１との間にうまくアドレス放電を発生させることができる。
Ａドライバ装置４００、４０２および４０８、Ｘドライバ装置５００、５０２および５０８、およびＹドライバ装置６００、６０２および６０８のその他の動作は、図９の実施形態のものと同様である。【００２６】
図１６Ａ〜１６Ｄは、アドレス期間ＴＡにおいて図１４のＰＴＡユニット１２’に用いられる、ドライバ制御回路５２からのシフト・クロックパルスｃｐSHIFTおよび走査データ中の先頭の部分、Ａドライバ装置４０２からのアドレス電圧パルスＶａ１〜Ｖａｎｃ、およびＹドライバ装置５０２からの走査電圧パルスＶｙ１〜Ｖｙｎｃの別のタイム・チャートを示している。
図１６Ａ〜１６Ｄにおいて、アドレス電極Ａ１〜Ａｍに印加される最初およびｊ番目のアドレス電圧パルスＶａ１の幅Ｗ１は、アドレス電極Ａ１〜Ａｍに印加されるアドレス電圧パルスＶａ２およびＶａｊ＋１の幅Ｗ２および残りのアドレス電圧パルスＶａ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖａｎｃの通常の幅Ｗｎｃより大きく、残りのアドレス電圧パルスＶａ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の所定の幅を有する。アドレス電極Ａ１〜Ａｍに印加される２番目およびｊ＋１番目のアドレス電圧パルスＶａ２およびＶａｊ＋１の幅Ｗ２は、アドレス電極Ａ１〜Ａｍに印加されるアドレス電圧パルスＶａ１の幅Ｗ１より小さく、かつ残りのアドレス電圧パルスＶａ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖａｎｃの通常の幅Ｗｎｃより大きく（Ｗ１＞Ｗ２＞Ｗｎｃ）、残りのアドレス電圧パルスＶａ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖａｎｃの幅Ｗｎｃの好ましくは１．２５倍乃至１．５倍の所定の幅を有する。従って、走査電極Ｙ１およびＹｊに印加される最初およびｊ番目の走査電圧パルスＶｙ１およびＶｙｊの幅Ｗ１は、走査電極Ｙ２に印加される２番目およびｊ＋１番目の走査電圧パルスＶｙ２およびＶｙｊ＋１の幅Ｗ２より大きく、残りの走査電圧パルスＶｙ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．５倍乃至２倍の範囲の所定の幅を有し、２番目およびｊ＋１番目の走査電圧パルスＶｙ２およびＶｙｊ＋１の幅Ｗ２は、走査電極Ｙ３〜Ｙｊ−１およびＹｊ＋１〜Ｙｎｃに印加される残りの走査電圧パルスＶｙ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖｙｎｃの通常の幅Ｗｎｃより大きく、残りの走査電圧パルスＶｙ３〜Ｖａｊ−１およびＶａｊ＋２〜Ｖｙｎｃの幅Ｗｎｃの好ましくは１．２５倍乃至１．５倍の範囲の所定の幅を有する。幅Ｗ１およびＷ２のアドレス電圧パルスＶａ１およびＶａ２、およびＶａｊおよびＶａｊ＋１によって、ＰＴＡユニット１２’の信号電極Ａ１〜Ａｍと走査電極Ｙ１、Ｙ２、ＹｊおよびＹｊ＋１の間にうまくアドレス放電を発生させることができる。
Ａドライバ装置４０２は、上述のような幅Ｗ１、Ｗ２およびＷｎｃの間隔を有するように調整されたシフト・クロックパルスｃｐSHIFTに従って、アドレス電圧パルスＶａ１〜Ｖａｎｃを発生する。Ｙドライバ装置５０２は、先頭の走査データを受け取ると走査電極Ｙ１〜Ｙｎｃに電圧Ｖｙａ２を印加し、シフト・クロックパルスｃｐSHIFTに従って、レベルＶｙａ１の走査電圧パルスＶｙ１〜Ｖｙｎｃを走査電極Ｙ１〜Ｙｎｃに順次印加する。
Ａドライバ装置４００、４０２および４０８、Ｘドライバ装置５００、５０２および５０８、およびＹドライバ装置６００、６０２および６０８のその他の動作は、図９の実施形態のものと同様である。
図１５Ｃおよび１５Ｄと図１６Ｃおよび１６Ｄとにおいて、代替構成として、アドレス電圧パルスＶａ１〜Ｖａｊ−１およびＶａｊ〜Ｖａｎｃの印加の順序は、Ｖａｊ〜ＶａｎｃおよびＶａ１〜Ｖａｊ−１の順序とし、かつ走査電圧パルスＶｙ１〜Ｖｙｊ−１およびＶｙｊ〜Ｖｙｎｃの印加の順序は、プラズマ・チューブ１１８の上端部から開始してＶｙｊ〜ＶｙｎｃおよびＶｙ１〜Ｖｙｊ−１であってもよい。【００２７】
図１７は、図１３の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された４つのＰＴＡユニット１０’、１２’、１４’および１８’を有する表示装置１１０の概略的構成を示している。この場合、ＰＴＡユニット１０’および１２’はより長いｍ本のプラズマ・チューブ１１１’を共有しており、ＰＴＡユニット１２および１４はより長いｍ本のプラズマ・チューブ１１３を共有しており、ＰＴＡユニット１４’および１８’はより長いｍ本のプラズマ・チューブ１１８’を共有している。
ＰＴＡユニット１０’および１８’は、図１４の場合のものと同様である。
ＰＴＡユニット１２’は、ｍ本のプラズマ・チューブ１１１’の下部分と、ｍ本のプラズマ・チューブ１１３の上部分と、背面側支持基板３２２上に配置されたアドレス電極Ａ１〜Ａｍと、前面側支持基板３１２上に配置されたｎｃ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｃ，Ｙｎｃ）と、を有する。ｊ番目の行の対の表示電極（Ｘｊ，Ｙｊ）は、ｍ本のプラズマ・チューブ１１３の最も上の行のセルに対応する。
ＰＴＡユニット１４’は、ｍ本のプラズマ・チューブ１１３の下部分と、ｍ本のプラズマ・チューブ１１８’の上部分と、背面側支持基板３２２上に配置されたアドレス電極Ａ１〜Ａｍと、前面側支持基板３１２上に配置されたｎｃ対の表示電極（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、．．．（Ｘｎｃ，Ｙｎｃ）と、を有する。ｊ番目の行の対の表示電極（Ｘｊ，Ｙｊ）は、ｍ本のプラズマ・チューブ１１８’の最も上の行のセルに対応する。
図１５Ａ〜１５Ｄおよび図１６Ａ〜１６Ｄのタイム・チャートは、Ａドライバ装置４０２およびＹドライバ装置５０２と同様に、Ａドライバ装置４０４およびＹドライバ装置５０４にも適用される。それによって、ＰＴＡユニット１４’の信号電極Ａ１〜Ａｍと最初の走査電極Ｙ１およびＹｊまたは信号電極Ａ１〜ＡｍとＹ１およびＹｊおよびＹ２およびＹｊ＋１との間にうまくアドレス放電を発生させることができる。【００２８】
図１４および１７の実施形態では、プラズマ・チューブ・アレイの数がＰＴＡユニットの数より少ないが、プラズマ・チューブ・アレイの数がＰＴＡユニットの数より多くてもよい。【００２９】
上述の実施形態では、走査開始およびチューブ端部からの最初および／または２番目のアドレス電圧パルスのパルス幅Ｗ１、Ｗ２を大きくしたが、走査開始およびチューブ端部からの最初から数k番目のアドレス電圧パルスのパルス幅を大きくしてもよい。【００３０】
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく、実施形態の種々の変形を行えることは明らかである。
【図面の簡単な説明】
【００３１】
【図１】図１は、通常のプラズマ・チューブ・アレイのユニット（ＰＴＡユニット）のプラズマ・チューブまたはガス放電管のアレイの概略的な部分的構造を例示している。
【図２】図２Ａは、透明な複数の表示電極対が形成された前面側支持基板を示している。図２Ｂは、複数の信号電極または信号電極が形成された背面側支持基板を示している。
【図３】図３は、ＰＴＡユニットのプラズマ・チューブ・アレイの管の長手方向に垂直な断面の構造を示している。
【図４】図４は、ＰＴＡユニット、Ａ電極ドライバ装置、Ｘ電極ドライバ装置およびＹ電極ドライバ装置を具える通常のプラズマ・チューブ・アレイ型の表示装置を示している。
【図５】図５は、通常の表示装置における、Ａ電極ドライバ装置、Ｘ電極ドライバ装置およびＹ電極ドライバ装置の出力駆動電圧波形の概略的な駆動シーケンスを例示している。
【図６】図６Ａおよび６Ｂは、１つのラインのセルのアドレス電極Ａと走査電極Ｙに印加されるアドレス電圧および走査電圧を示しており、図６Ｃは、それに応答して生じるアドレス放電による発光の変化を示している。図６Ｄは、各セルにおけるＡ電極、Ｘ電極およびＹ電極の配置を示している。
【図７】図７Ａは、プラズマ・チューブ・アレイにおいて、異なる走査電圧に対して１ライン以上のライン数毎に１ラインの間隔で、対応するＹ電極とＡ電極との間にアドレス放電を生じさせた場合のアドレス放電遅延を示している。図７Ｂは、異なるアドレス電圧に対してＹ電極とＡ電極との間にアドレス放電を生じさせた場合のアドレス放電遅延を示している。
【図８】図８は、２つのプラズマ・チューブ・アレイを有する通常の表示装置を示している。
【図９】図９は、本発明の実施形態による、縦方向に隣接して配置された３つのＰＴＡユニットを有する表示装置の概略的構成を示している。
【図１０】図１０は、図９の表示装置のＰＴＡユニットに用いられるＡドライバ装置、Ｘドライバ装置およびＹドライバ装置の構成を示している。
【図１１】図１１Ａ〜１１Ｄは、アドレス期間において図９のＰＴＡユニットに用いられる、ドライバ制御回路からのシフト・クロックパルスおよび走査データ中の先頭の部分、Ａドライバ装置からのアドレス電圧パルス、およびＹドライバ装置からの走査電圧パルスのタイム・チャートを示している。
【図１２】図１２Ａ〜１２Ｄは、アドレス期間において図９のＰＴＡユニットに用いられる、ドライバ制御回路からのシフト・クロックパルスおよび走査データ中の先頭の部分、Ａドライバ装置からのアドレス電圧パルス、およびＹドライバ装置からの走査電圧パルスの代替的なタイム・チャートを示している。
【図１３】図１３は、本発明の別の実施形態による、縦方向に隣接して配置された４つのＰＴＡユニットを有する表示装置の概略的構成を示している。
【図１４】図１４は、図９の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された３つのＰＴＡユニットを有する表示装置の概略的構成を示している。
【図１５】図１５Ａ〜１５Ｄは、アドレス期間において図１４のＰＴＡユニットに用いられる、ドライバ制御回路からのシフト・クロックパルスおよび走査データ中の先頭の部分、Ａドライバ装置からのアドレス電圧パルス、およびＹドライバ装置からの走査電圧パルスのタイム・チャートを示している。
【図１６】図１６Ａ〜１６Ｄは、アドレス期間において図１４のＰＴＡユニットに用いられる、ドライバ制御回路からのシフト・クロックパルスおよび走査データ中の先頭の部分、Ａドライバ装置からのアドレス電圧パルス、およびＹドライバ装置からの走査電圧パルスの別のタイム・チャートを示している。
【図１７】図１７は、図１３の実施形態の変形であり、本発明のさらに別の実施形態による、縦方向に隣接して配置された４つのＰＴＡユニットを有する表示装置の概略的構成を示している。
【図１】
2007116437.tif 000003
【図２】
2007116437.tif 000004
【図３】
2007116437.tif 000005
【図４】
2007116437.tif 000006
【図５】
2007116437.tif 000007
【図６】
2007116437.tif 000008
【図７】
2007116437.tif 000009
【図８】
2007116437.tif 000010
【図９】
2007116437.tif 000011
【図１０】
2007116437.tif 000012
【図１１】
2007116437.tif 000013
【図１２】
2007116437.tif 000014
【図１３】
2007116437.tif 000015
【図１４】
2007116437.tif 000016
【図１５】
2007116437.tif 000017
【図１６】
2007116437.tif 000018
【図１７】
2007116437.tif 000019
【国際調査報告】
2007116437.tif 000020
2007116437.tif 000021
2007116437.tif 000022