(57)【要約】  多チャンネルの受信システムに用いられる、広帯域の低雑音増幅回路において、可変容量（９）とインダクタ（１０）で構成される負荷部（２）の共振周波数を、希望のＲＦ信号周波数と一致するように、可変容量（９）の容量値を共振周波数制御回路（４）によりコントロールするようにしたので、消費電力を増大させることなく、高利得と広帯域化を同時に実現することができ、その結果、全チャンネルに対して、低消費電力で高感度な受信システムを実現することができる。
2007026572.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、
前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、
前記入力端子に接続され、ＲＦ信号を供給するＲＦ信号供給器と、
前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えた、
ことを特徴とする低雑音増幅回路。
【請求項２】
請求項１に記載の低雑音増幅回路において、
前記ＲＦ信号は、複数のチャンネルで構成され、
前記共振周波数制御回路は、前記負荷部の共振周波数を前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御する、
ことを特徴とする低雑音増幅回路。
【請求項３】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御する、
ことを特徴とする低雑音増幅回路。
【請求項４】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御する、
ことを特徴とする低雑音増幅回路。
【請求項５】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御する、
ことを特徴とする低雑音増幅回路。
【請求項６】
請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、
前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変である、
ことを特徴とする低雑音増幅回路。
【請求項７】
請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、
ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、
ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、
前記第１のノードとグランド端子の間に接続された電流源を有し、
前記負荷部は、
電源端子と前記第１の出力端子との間に接続される第１のインダクタと、
電源端子と前記第２の出力端子との間に接続される第２のインダクタと、
前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変である、
ことを特徴とする低雑音増幅回路。
【請求項８】
請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されている、
ことを特徴とする受信システム。
【請求項９】
請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられる、
ことを特徴とする受信システム。
【請求項１０】
請求項２に記載の低雑音増幅回路において、
前記ＲＦ信号の信号帯域が１ＧＨｚ以上である、
ことを特徴とする低雑音増幅回路。
【請求項１１】
請求項３ないし７のいずれかに記載の低雑音増幅回路において、
前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタである、
ことを特徴とする低雑音増幅回路。
【請求項１２】
請求項６または７に記載の低雑音増幅回路において、
前記トランジスタは、ＭＯＳトランジスタである、
ことを特徴とする低雑音増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルテレビチューナ等の多チャンネルの無線通信装置に関し、特に、高利得・広帯域が同時に求められる低雑音増幅回路に関するものである。
【背景技術】
【０００２】
２０００年以降、ＢＳデジタル、地上波デジタル放送が順次開始され、デジタルテレビチューナの需要が年々高くなってきており、その開発は各メーカーや研究機関で盛んに行われている。【０００３】
一方、近年、プラズマテレビや液晶テレビなどの薄型テレビが、従来のブラウン管テレビに代わり主流になりつつある。そのため、チューナをはじめとする各種部品の低コスト化、小型化が強く求められるようになってきている。【０００４】
しかしながら、現状のチューナは、多くの場合、受信部には受信感度特性、すなわち、雑音特性に優れたバイポーラのチップ、デジタル信号処理部には低コスト・小型化に優れたＣＭＯＳのチップで構成されている。従って、システムが２チップで構成されており、ユーザの低コスト・小型化に対する要望を満たせなくなりつつある。【０００５】
そのユーザ要望を満足させる手段の一つに、バイポーラで実現されていた受信部をＣＭＯＳ化し、チューナシステムをワンチップで実現することが知られている。【０００６】
しかしながら、一般にＣＭＯＳデバイスの特性はバイポーラに比べ悪く、回路をそのままＣＭＯＳに置き換えただけでは、通常十分な性能を得ることができない。なかでも、受信感度特性はバイポーラに比べ不利になることが多い。【０００７】
従って、ＣＭＯＳチューナシステムの設計では、受信部の設計、なかでも受信感度特性をほぼ決定するといわれる低雑音増幅回路の設計が重要であり、受信部の雑音特性を向上させるために、低雑音増幅回路には大きな利得を持つことが求められる。【０００８】
このことを、具体的に示すために、図２９に示すようなチューナシステムの雑音特性について説明する。【０００９】
図２９は、チューナシステムのブロック図である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。【００１０】
受信部、すなわちアンテナ１４からＶＧＡ１８までの雑音指数Fを算出するために、低雑音増幅回路１５、ミキサ１６ａ，１６ｂ、ＬＰＦ１７ａ，１７ｂ、ＶＧＡ１８ａ，１８ｂの利得をそれぞれＧ１５，Ｇ１６，Ｇ１７，Ｇ１８とし、雑音指数をそれぞれＦ１５，Ｆ１６，Ｆ１７，Ｆ１８とする。この時、フリスの式から雑音指数Ｆは次式で与えられることが知られている。【００１１】
【数１】
2007026572.tif 000003
【００１２】
（数１）より、低雑音増幅回路１５の利得Ｇ１５は右辺第二項以降に全て含まれている。従って、雑音指数ＦはＧ１５に強く依存し、Ｇ１５を大きくすることにより、雑音指数Ｆを小さくすることができる。その結果、受信部の雑音特性を向上させることができる。（例えば、非特許文献１）【００１３】
一方、デジタルテレビチューナのように、広帯域の信号を扱う受信システムにおいて、低雑音増幅回路には１ＧＨｚ以上の広い入力信号帯域も要求される。【００１４】
図２８は、ＢＳ／ＣＳデジタルテレビチューナシステムに入力されるＲＦ信号のイメージ図である。【００１５】
例えば、ＢＳ／ＣＳデジタルテレビチューナシステムにおいては、図２８に示すように０．９５ＧＨｚから２．１５ＧＨｚ帯に存在する約２０チャンネルの信号を受信する必要がある。つまり、全チャンネルに対して同等の受信感度特性を実現させる必要があり、低雑音増幅回路にはその周波数帯域においてフラットな利得特性であることが求められる。【００１６】
しかしながら、一般に、利得と帯域幅はトレードオフの関係にあり、両者を高いレベルで実現することは困難である。特にＣＭＯＳの場合は、デバイスの雑音特性がバイポーラよりも劣るため、低雑音増幅回路への高利得化の要求はより厳しいものとなる。【００１７】
以上のことをより具体的に説明するために、以下、従来の低雑音増幅回路について説明する。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。【００１８】
図２４に示される従来の低雑音増幅回路１１００において、基本構成はインダクタ負荷のソース接地増幅回路であり、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、５は入力端子、６は出力端子、７はトランジスタ、１０はインダクタ、１１は容量、１３は広帯域化抵抗である。ただし、ＲＦ信号供給器３はＲＦ信号を供給する一般的な手段を示したものであり、例えば図２９に示すチューナシステムにおいては、アンテナ１４を指す。【００１９】
以下、図２４を用いて従来の低雑音増幅回路１１００の動作について説明する。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。【００２０】
ここで、低雑音増幅回路の利得の周波数特性は、負荷部２の特性で決まることが知られている。具体的には、インダクタ１０のインダクタンスＬ１０と、容量１１の容量値Ｃ１１とで決定される共振周波数で利得は最大となる。通常、回路設計者はアプリケーションに応じてＬ１０あるいはＣ１１を調整し、入力されるＲＦ信号の周波数帯に共振周波数を一致させるように設計する。【００２１】
広帯域化抵抗１３は、負荷部２のＱ値（負荷インピーダンス特性の急峻さ）を低減させるために接続され、広帯域化抵抗１３の抵抗値Ｒ１３を小さくすることにより、図２７に示すように利得特性を広帯域化させることができる。【００２２】
また、詳細な説明は省略するが、負荷部２を図２５のように、広帯域化抵抗１３をインダクタ１０に対して直列に接続した低雑音増幅回路１２００や、信号増幅部１を図２６のように、負帰還抵抗２２と直流遮断容量２３を入力端子５と出力端子６との間に直列接続した低雑音増幅回路１３００も、図２４の低雑音増幅回路１１００と同様、図２７に示すように利得特性を広帯域化させることができる。（例えば、非特許文献２）
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０
【非特許文献２】トーマス・Ｈ・リー（Ｔｈｏｍａｓ  Ｈ．Ｌｅｅ）著，“ＣＭＯＳ  ＲＦ集積回路のデザイン（Ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  ＣＭＯＳ  Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）”，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ  ＵＮＩＶＥＲＳＩＴＹ  ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記従来技術における低雑音増幅回路は、低消費電力で高利得と広帯域を同時に実現することが困難であるという問題がある。ここで、具体的にはデジタルテレビ用ＢＳ／ＣＳチューナの場合は利得２０ｄＢ以上、帯域１ＧＨｚ以上が求められるが、図２７に示すように、広帯域化抵抗１３の抵抗値Ｒ１３を大きくすると、利得は大きくなるが帯域が狭くなり、抵抗値Ｒ１３を小さくすると、帯域は広くなるが利得が小さくなる。従って、利得と帯域はトレードオフの関係にあり、抵抗値Ｒ１３の調整だけで高利得と広帯域を同時に実現することはできない。【００２４】
また、低雑音増幅回路に流す電流を大きくすることにより、信号増幅部１の増幅率を大きくし利得を稼ぐ方法もあるが、消費電力が増大するという問題がある。【００２５】
以上のように、従来の低雑音増幅回路では、低消費電力で高利得と広帯域を同時に実現することが困難であり、高性能な受信システムを実現できないという問題があった。【００２６】
本発明は、上記従来の問題点を解決するためになされたもので、低消費電力で高利得と広帯域を同時に満足する低雑音増幅回路、及び受信システムを提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記従来の課題を解決するために、本発明の請求項１による低雑音増幅回路は、入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、前記入力端子に接続されＲＦ信号を供給するＲＦ信号供給器と、前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えたことを特徴とするものである。【００２８】
本発明の請求項２による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記ＲＦ信号は、複数のチャンネルで構成され、前記共振周波数制御回路は、前記負荷部の共振周波数を、前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御することを特徴とするものである。【００２９】
本発明の請求項３による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御することを特徴とするものである。【００３０】
本発明の請求項４による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御することを特徴とするものである。【００３１】
本発明の請求項５による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御することを特徴とするものである。【００３２】
本発明の請求項６による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと、前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であることを特徴とするものである。【００３３】
本発明の請求項７による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、ドレイン、ゲート、ソース端子が、それぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、前記第１のノードとグランド端子との間に接続された電流源とを有し、前記負荷部は、電源端子と前記第１の出力端子との間に接続される第１のインダクタと、電源端子と前記第２の出力端子との間に接続される第２のインダクタと、前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変であることを特徴とするものである。【００３４】
本発明の請求項８による受信システムは、請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されていることを特徴とするものである。【００３５】
本発明の請求項９による受信システムは、請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられることを特徴とするものである。【００３６】
本発明の請求項１０による低雑音増幅回路は、請求項２に記載の低雑音増幅回路において、前記ＲＦ信号の信号帯域が１ＧＨｚ以上であることを特徴とするものである。【００３７】
本発明の請求項１１による低雑音増幅回路は、請求項３ないし７のいずれかに記載の低雑音増幅回路において、前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタであることを特徴とするものである。【００３８】
本発明の請求項１２による低雑音増幅回路は、請求項６または７に記載の低雑音増幅回路において、前記トランジスタは、ＭＯＳトランジスタであることを特徴とするものである。【００３９】
これらの構成を用いて、負荷部の共振周波数を、希望チャンネルのＲＦ信号周波数と一致するように制御することにより、消費電力を増大させることなく、高利得・広帯域の低雑音増幅回路を実現することができる。その結果、テレビチューナシステムのような広帯域・多チャンネルの受信システムにおいて、本発明の低雑音増幅回路を適用することにより、低消費電力で高い受信感度特性を実現することができる。
【発明の効果】
【００４０】
本発明の低雑音増幅回路によれば、消費電力を増大させることなく高利得と広帯域を同時に実現することにより、広帯域・多チャンネルの受信システムにおいて、低消費電力で高い受信感度特性を実現することができるという効果がある。
【図面の簡単な説明】
【００４１】
【図１】図１は本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図である。
【図２】図２は本発明の実施の形態１による低雑音増幅回路１０２の構成を示す回路図である。
【図３】図３は本発明の実施の形態１による低雑音増幅回路１０３の構成を示す回路図である。
【図４】図４は本発明の実施の形態１による低雑音増幅回路１０４の構成を示す回路図である。
【図５】図５は本発明の実施の形態１による低雑音増幅回路１０５の構成を示す回路図である。
【図６】図６は本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図７】図７は本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図である。
【図８】図８は本発明の実施の形態２による低雑音増幅回路２０２の構成を示す回路図である。
【図９】図９は本発明の実施の形態２による低雑音増幅回路２０３の構成を示す回路図である。
【図１０】図１０は本発明の実施の形態２による低雑音増幅回路２０４の構成を示す回路図である。
【図１１】図１１は本発明の実施の形態２による低雑音増幅回路２０５の構成を示す回路図である。
【図１２】図１２は本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図１３】図１３は本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図である。
【図１４】図１４は本発明の実施の形態３による低雑音増幅回路３０２の構成を示す回路図である。
【図１５】図１５は本発明の実施の形態３による低雑音増幅回路３０３の構成を示す回路図である。
【図１６】図１６は本発明の実施の形態３による低雑音増幅回路３０４の構成を示す回路図である。
【図１７】図１７は本発明の実施の形態３による低雑音増幅回路３０５の構成を示す回路図である。
【図１８】図１８は本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図１９】図１９は本発明の実施の形態１による低雑音増幅回路１０１の可変容量値の例を示す図である。
【図２０】図２０は本発明の実施の形態１による低雑音増幅回路１０５の可変容量値の例を示す図である。
【図２１】図２１は本発明の実施の形態２による低雑音増幅回路２０１の可変インダクタンスの例を示す図である。
【図２２】図２２は本発明の実施の形態３による低雑音増幅回路３０１の可変容量値、及び可変インダクタンスの例を示す図である。
【図２３】図２３は本発明の実施の形態３による低雑音増幅回路３０５の可変容量値、及び可変インダクタンスの例を示す図である。
【図２４】図２４は従来の低雑音増幅回路１１００の構成を示す回路図である。
【図２５】図２５は従来の低雑音増幅回路１２００の構成を示す回路図である。
【図２６】図２６は従来の低雑音増幅回路１３００の構成を示す回路図である。
【図２７】図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
【図２８】図２８はＢＳ／ＣＳデジタルテレビチューナに入力されるＲＦ信号のイメージ図である。
【図２９】図２９はチューナシステムのブロック図である。
【符号の説明】
【００４２】
１  信号増幅部
２  負荷部
３  ＲＦ信号供給器
４  共振周波数制御回路
５  入力端子
６  出力端子
７  ＭＯＳトランジスタ
８  可変インダクタ
９  可変容量
１０  インダクタ
１１  容量
１２  電流源
１３  広帯域化抵抗
１４  アンテナ
１５  低雑音増幅回路（ＬＮＡ）
１６  ミキサ
１７  ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）
１８  ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）
１９  ９０°位相器
２０  ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐｓ）
２１  デジタル回路
２２  負帰還抵抗
２３  直流遮断容量
２４  第１のノード
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。【００４４】
図１に示される本実施の形態１の低雑音増幅回路１０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、９は可変容量、１０はインダクタである。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれるインダクタ１０は、オンチップインダクタである。【００４５】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態１の低雑音増幅回路１０１について、その動作を説明する。【００４６】
図１に示される低雑音増幅回路１０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。【００４７】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、インダクタ１０のインダクタンスをＬ１０、可変容量９の容量値をＣ９とすると、利得Ｇ１は次式で与えられる。【００４８】
【数２】
2007026572.tif 000004
【００４９】
（数２）より利得Ｇ１は周波数に対して共振特性を持っており、その共振周波数ｆｒ１は（数３）で与えられ、そのとき利得Ｇ１は最大値をとる。【００５０】
【数３】
2007026572.tif 000005
【００５１】
本実施の形態１の低雑音増幅回路１０１では、前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図６に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。【００５２】
図１９は、本実施の形態１の低雑音増幅回路１０１における可変容量値の例を示す図であり、図２０は、本実施の形態１の低雑音増幅回路１０５における可変容量値の例を示す図である。【００５３】
例えば、Ｌ１０が５ｎＨの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、Ｃ９の値を図１９のようにそれぞれ、５．１ｐＦ，２．３ｐＦ，１．３ｐＦに設定することにより、共振周波数ｆｒ１はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ１を希望のＲＦ信号周波数と一致させる、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図１に示す本実施の形態１の低雑音増幅回路１０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路１０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。【００５４】
なお、図１に示す例では、負荷部２をインダクタ１０と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。【００５５】
すなわち、負荷部２を、図２の低雑音増幅回路１０２のように、インダクタ１０と並列に広帯域化抵抗１３を接続したもの、または図３の低雑音増幅回路１０３のように、インダクタ１０と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図４の低雑音増幅回路１０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図２のようにインダクタ１０と並列に広帯域化抵抗１３を接続したものと、図３のようにインダクタ１０と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図４のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。【００５６】
また、図５に示す低雑音増幅回路１０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、可変容量９を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２０のように、Ｃ９の値を２．６ｐＦ，１．２ｐＦ，０．７ｐＦとして、Ｃ９の値を半分にすることができる。【００５７】
以上のように本実施の形態１の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、インダクタ１０と、可変容量９とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変容量９の容量値Ｃ９を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。【００５８】
なお、上記実施の形態１では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいはＧａＡｓＭＥＳＦＥＴ等としてもよい。【００５９】
（実施の形態２）
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。【００６０】
図７に示される本実施の形態２の低雑音増幅回路２０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、１１は容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。【００６１】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態２の低雑音増幅回路２０１について、その動作を説明する。【００６２】
図７に示される低雑音増幅回路２０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。【００６３】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、容量１１の容量値をＣ１１とすると、利得Ｇ２は次式で与えられる。【００６４】
【数４】
2007026572.tif 000006
【００６５】
（数４）より利得Ｇ２は周波数に対して共振特性を持っており、その共振周波数ｆｒ２は（数５）で与えられ、そのとき利得Ｇ２は最大値をとる。【００６６】
【数５】
2007026572.tif 000007
【００６７】
本実施の形態２の低雑音増幅回路２０１では、上記インダクタンスＬ８を共振周波数制御回路４で制御することにより、図１２に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。【００６８】
図２１は、本発明の実施の形態２の低雑音増幅回路２０１における可変インダクタンスの例を示す図である。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。【００６９】
なお、図７に示す例では、負荷部２を可変インダクタ８と容量１１のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。【００７０】
すなわち、負荷部２を、図８の低雑音増幅回路２０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図９の低雑音増幅回路２０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１０の低雑音増幅回路２０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図８のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図９のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１０のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。【００７１】
また、本実施の形態２の低雑音増幅回路は、図１１に示すように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、容量１１を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂの間に接続することにより、Ｃ１１は等価的に２倍になるので、図２１において、Ｃ１１は２．５ｐＦとなる。【００７２】
以上のように本実施の形態２の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と、容量１１とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。【００７３】
なお、上記実施の形態２では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいは、ＧａＡｓＭＥＳＦＥＴ等としてもよい。【００７４】
（実施の形態３）
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。【００７５】
図１３に示される本実施の形態３の低雑音増幅回路３０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、９は可変容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。【００７６】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態３の低雑音増幅回路３０１について、その動作を説明する。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。【００７７】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、可変容量９の容量値をＣ９とすると、利得Ｇ３は次式で与えられる。【００７８】
【数６】
2007026572.tif 000008
【００７９】
（数６）より利得Ｇ３は周波数に対して共振特性を持っており、その共振周波数ｆｒ３は（数７）で与えられ、そのとき利得Ｇ３は最大値をとる。【００８０】
【数７】
2007026572.tif 000009
【００８１】
本実施の形態３の低雑音増幅回路３０１では、前記インダクタンスＬ８及び前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図１８に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。【００８２】
図２２は、本実施の形態３の低雑音増幅回路３０１における可変容量値、及び可変インダクタンスの例を示す図であり、図２３は、本実施の形態３の低雑音増幅回路３０５における可変容量値、及び可変インダクタンスの例を示す図である。【００８３】
例えば、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、図２２のようにＬ８の値をそれぞれ５．０ｎＨ，３．４ｎＨ，２．５ｎＨに設定し、Ｃ９の値をそれぞれ５．０ｐＦ，３．４ｐＦ，２．５ｐＦに設定することにより、共振周波数ｆｒ３はそれぞれ１．０１ＧＨｚ，１．４８ＧＨｚ，２．０１ＧＨｚとなり、共振周波数ｆｒ３を希望のＲＦ信号周波数と近い値にすることができる。従って、図２８のようなＲＦ信号がＢＳ／ＣＳデジタルテレビチューナに入力される広帯域・多チャンネルの受信システムにおいては、図１３に示す本実施の形態３の低雑音増幅回路３０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路３０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。【００８４】
なお、図１３に示す例では、負荷部２を可変インダクタ８と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。【００８５】
すなわち、負荷部２を、図１４の低雑音増幅回路３０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図１５の低雑音増幅回路３０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１６の低雑音増幅回路３０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図１４のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図１５のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１６のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続したものとを、組み合わせるようにしてもよい。【００８６】
また、本実施の形態３の低雑音増幅回路は、図１７に示す低雑音増幅回路３０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。この場合は、可変容量９を、差動の出力端子間、すなわち、第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２３のように、Ｃ９は、それぞれ２．５ｐＦ，１．７ｐＦ，１．３ｐＦとなり、Ｃ９の値を半分にすることができる。【００８７】
以上のように本実施の形態３の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と可変容量９を有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８と、可変容量９の容量値Ｃ９の両方を、制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。【００８８】
なお、上記実施の形態３では、信号増幅部１のトランジスタをＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等としてもよい。【００８９】
また、本実施の形態３では、図１３に示すように、負荷部２は、電源端子と出力端子６との間に接続される可変インダクタ８と、出力端子６とグランド端子との間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と出力端子６との間に接続されるインダクタと、前記出力端子６と電源端子あるいはグランド端子との間に接続される容量を有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であるようにしてもよい。【００９０】
また、本実施の形態３では、図１７に示すように、負荷部２は、電源端子と第１の出力端子６ａとの間に接続される第１の可変インダクタ８ａと、電源端子と第２の出力端子６ｂとの間に接続される第２の可変インダクタ８ｂと、第１の出力端子６ａと第２の出力端子６ｂとの間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と前記第１の出力端子６ａとの間に接続される第１のインダクタと、電源端子と前記第２の出力端子６ｂとの間に接続される第２のインダクタと、前記第１の出力端子６ａと前記第２の出力端子６ｂとの間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値あるいは容量値が可変であるようにしてもよい。
【産業上の利用可能性】
【００９１】
本発明にかかる低雑音増幅回路は、低消費電力で広帯域にわたって高利得特性を実現するものであり、テレビチューナ等の多チャンネルの受信システムに有用である。
【図１】
2007026572.tif 000010
【図２】
2007026572.tif 000011
【図３】
2007026572.tif 000012
【図４】
2007026572.tif 000013
【図５】
2007026572.tif 000014
【図６】
2007026572.tif 000015
【図７】
2007026572.tif 000016
【図８】
2007026572.tif 000017
【図９】
2007026572.tif 000018
【図１０】
2007026572.tif 000019
【図１１】
2007026572.tif 000020
【図１２】
2007026572.tif 000021
【図１３】
2007026572.tif 000022
【図１４】
2007026572.tif 000023
【図１５】
2007026572.tif 000024
【図１６】
2007026572.tif 000025
【図１７】
2007026572.tif 000026
【図１８】
2007026572.tif 000027
【図１９】
2007026572.tif 000028
【図２０】
2007026572.tif 000029
【図２１】
2007026572.tif 000030
【図２２】
2007026572.tif 000031
【図２３】
2007026572.tif 000032
【図２４】
2007026572.tif 000033
【図２５】
2007026572.tif 000034
【図２６】
2007026572.tif 000035
【図２７】
2007026572.tif 000036
【図２８】
2007026572.tif 000037
【図２９】
2007026572.tif 000038
【手続補正書】
【提出日】平成20年2月29日(2008.2.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、
前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、
前記入力端子に接続され、ＲＦ信号を供給するＲＦ信号供給器と、
前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えた、
ことを特徴とする低雑音増幅回路。
【請求項２】
請求項１に記載の低雑音増幅回路において、
前記ＲＦ信号は、複数のチャンネルで構成され、
前記共振周波数制御回路は、前記負荷部の共振周波数を前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御する、
ことを特徴とする低雑音増幅回路。
【請求項３】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御する、
ことを特徴とする低雑音増幅回路。
【請求項４】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御する、
ことを特徴とする低雑音増幅回路。
【請求項５】
請求項１に記載の低雑音増幅回路において、
前記負荷部は、可変インダクタと、可変容量とを有し、
前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御する、
ことを特徴とする低雑音増幅回路。
【請求項６】
請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、
前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変である、
ことを特徴とする低雑音増幅回路。
【請求項７】
請求項１に記載の低雑音増幅回路において、
前記信号増幅部は、
ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、
ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、
前記第１のノードとグランド端子の間に接続された電流源を有し、
前記負荷部は、
電源端子と前記第１の出力端子との間に接続される第１のインダクタと、
電源端子と前記第２の出力端子との間に接続される第２のインダクタと、
前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変である、
ことを特徴とする低雑音増幅回路。
【請求項８】
請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されている、
ことを特徴とする受信システム。
【請求項９】
請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられる、
ことを特徴とする受信システム。
【請求項１０】
請求項２に記載の低雑音増幅回路において、
前記ＲＦ信号の信号帯域が１ＧＨｚ以上である、
ことを特徴とする低雑音増幅回路。
【請求項１１】
請求項３ないし７のいずれかに記載の低雑音増幅回路において、
前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタである、
ことを特徴とする低雑音増幅回路。
【請求項１２】
請求項６または７に記載の低雑音増幅回路において、
前記トランジスタは、ＭＯＳトランジスタである、
ことを特徴とする低雑音増幅回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルテレビチューナ等の多チャンネルの無線通信装置に関し、特に、高利得・広帯域が同時に求められる低雑音増幅回路に関するものである。
【背景技術】
【０００２】
２０００年以降、ＢＳデジタル、地上波デジタル放送が順次開始され、デジタルテレビチューナの需要が年々高くなってきており、その開発は各メーカーや研究機関で盛んに行われている。
【０００３】
一方、近年、プラズマテレビや液晶テレビなどの薄型テレビが、従来のブラウン管テレビに代わり主流になりつつある。そのため、チューナをはじめとする各種部品の低コスト化、小型化が強く求められるようになってきている。
【０００４】
しかしながら、現状のチューナは、多くの場合、受信部には受信感度特性、すなわち、雑音特性に優れたバイポーラのチップ、デジタル信号処理部には低コスト・小型化に優れたＣＭＯＳのチップで構成されている。従って、システムが２チップで構成されており、ユーザの低コスト・小型化に対する要望を満たせなくなりつつある。
【０００５】
そのユーザ要望を満足させる手段の一つに、バイポーラで実現されていた受信部をＣＭＯＳ化し、チューナシステムをワンチップで実現することが知られている。
【０００６】
しかしながら、一般にＣＭＯＳデバイスの特性はバイポーラに比べ悪く、回路をそのままＣＭＯＳに置き換えただけでは、通常十分な性能を得ることができない。なかでも、受信感度特性はバイポーラに比べ不利になることが多い。
【０００７】
従って、ＣＭＯＳチューナシステムの設計では、受信部の設計、なかでも受信感度特性をほぼ決定するといわれる低雑音増幅回路の設計が重要であり、受信部の雑音特性を向上させるために、低雑音増幅回路には大きな利得を持つことが求められる。
【０００８】
このことを、具体的に示すために、図２９に示すようなチューナシステムの雑音特性について説明する。
【０００９】
図２９は、チューナシステムのブロック図である。
図２９において、受信方式はダイレクト・コンバージョン方式であり、１４はアンテナ、１５は低雑音増幅回路（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）、１６ａ，１６ｂはミキサ、１７ａ，１７ｂはＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、１８ａ，１８ｂはＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）、１９は９０°位相器、２０はＰＬＬ、２１はデジタル回路である。
【００１０】
受信部、すなわちアンテナ１４からＶＧＡ１８までの雑音指数Fを算出するために、低雑音増幅回路１５、ミキサ１６ａ，１６ｂ、ＬＰＦ１７ａ，１７ｂ、ＶＧＡ１８ａ，１８ｂの利得をそれぞれＧ１５，Ｇ１６，Ｇ１７，Ｇ１８とし、雑音指数をそれぞれＦ１５，Ｆ１６，Ｆ１７，Ｆ１８とする。この時、フリスの式から雑音指数Ｆは次式で与えられることが知られている。
【００１１】
【数１】
2007026572.tif 000039
【００１２】
（数１）より、低雑音増幅回路１５の利得Ｇ１５は右辺第二項以降に全て含まれている。従って、雑音指数ＦはＧ１５に強く依存し、Ｇ１５を大きくすることにより、雑音指数Ｆを小さくすることができる。その結果、受信部の雑音特性を向上させることができる。（例えば、非特許文献１）
【００１３】
一方、デジタルテレビチューナのように、広帯域の信号を扱う受信システムにおいて、低雑音増幅回路には１ＧＨｚ以上の広い入力信号帯域も要求される。
【００１４】
図２８は、ＢＳ／ＣＳデジタルテレビチューナシステムに入力されるＲＦ信号のイメージ図である。
【００１５】
例えば、ＢＳ／ＣＳデジタルテレビチューナシステムにおいては、図２８に示すように０．９５ＧＨｚから２．１５ＧＨｚ帯に存在する約２０チャンネルの信号を受信する必要がある。つまり、全チャンネルに対して同等の受信感度特性を実現させる必要があり、低雑音増幅回路にはその周波数帯域においてフラットな利得特性であることが求められる。
【００１６】
しかしながら、一般に、利得と帯域幅はトレードオフの関係にあり、両者を高いレベルで実現することは困難である。特にＣＭＯＳの場合は、デバイスの雑音特性がバイポーラよりも劣るため、低雑音増幅回路への高利得化の要求はより厳しいものとなる。
【００１７】
以上のことをより具体的に説明するために、以下、従来の低雑音増幅回路について説明する。
図２４は従来の低雑音増幅回路１１００の構成を示す回路図であり、図２５、図２６は従来の他の構成による低雑音増幅回路１２００、１３００をそれぞれ示す回路図であり、図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
【００１８】
図２４に示される従来の低雑音増幅回路１１００において、基本構成はインダクタ負荷のソース接地増幅回路であり、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、５は入力端子、６は出力端子、７はトランジスタ、１０はインダクタ、１１は容量、１３は広帯域化抵抗である。ただし、ＲＦ信号供給器３はＲＦ信号を供給する一般的な手段を示したものであり、例えば図２９に示すチューナシステムにおいては、アンテナ１４を指す。
【００１９】
以下、図２４を用いて従来の低雑音増幅回路１１００の動作について説明する。
ＲＦ信号供給器３から供給される入力信号は、トランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、その電流信号は負荷部２を流れ、再び電圧信号に変換され、出力信号となり、出力端子６から出力される。
【００２０】
ここで、低雑音増幅回路の利得の周波数特性は、負荷部２の特性で決まることが知られている。具体的には、インダクタ１０のインダクタンスＬ１０と、容量１１の容量値Ｃ１１とで決定される共振周波数で利得は最大となる。通常、回路設計者はアプリケーションに応じてＬ１０あるいはＣ１１を調整し、入力されるＲＦ信号の周波数帯に共振周波数を一致させるように設計する。
【００２１】
広帯域化抵抗１３は、負荷部２のＱ値（負荷インピーダンス特性の急峻さ）を低減させるために接続され、広帯域化抵抗１３の抵抗値Ｒ１３を小さくすることにより、図２７に示すように利得特性を広帯域化させることができる。
【００２２】
また、詳細な説明は省略するが、負荷部２を図２５のように、広帯域化抵抗１３をインダクタ１０に対して直列に接続した低雑音増幅回路１２００や、信号増幅部１を図２６のように、負帰還抵抗２２と直流遮断容量２３を入力端子５と出力端子６との間に直列接続した低雑音増幅回路１３００も、図２４の低雑音増幅回路１１００と同様、図２７に示すように利得特性を広帯域化させることができる。（例えば、非特許文献２）
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ著，黒田忠広監訳，「ＲＦマイクロエレクトロニクス」，丸善株式会社，２００２年３月，ｐ．４７−５０
【非特許文献２】トーマス・Ｈ・リー（Ｔｈｏｍａｓ  Ｈ．Ｌｅｅ）著，“ＣＭＯＳ  ＲＦ集積回路のデザイン（Ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  ＣＭＯＳ  Ｒａｄｉｏ‐Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）”，ケンブリッジ・ユニバーシティ・プレス（ＣＡＭＢＲＩＤＧＥ  ＵＮＩＶＥＲＳＩＴＹ  ＰＲＥＳＳ），１９９８年，ｐ．１７８−２２２
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記従来技術における低雑音増幅回路は、低消費電力で高利得と広帯域を同時に実現することが困難であるという問題がある。ここで、具体的にはデジタルテレビ用ＢＳ／ＣＳチューナの場合は利得２０ｄＢ以上、帯域１ＧＨｚ以上が求められるが、図２７に示すように、広帯域化抵抗１３の抵抗値Ｒ１３を大きくすると、利得は大きくなるが帯域が狭くなり、抵抗値Ｒ１３を小さくすると、帯域は広くなるが利得が小さくなる。従って、利得と帯域はトレードオフの関係にあり、抵抗値Ｒ１３の調整だけで高利得と広帯域を同時に実現することはできない。
【００２４】
また、低雑音増幅回路に流す電流を大きくすることにより、信号増幅部１の増幅率を大きくし利得を稼ぐ方法もあるが、消費電力が増大するという問題がある。
【００２５】
以上のように、従来の低雑音増幅回路では、低消費電力で高利得と広帯域を同時に実現することが困難であり、高性能な受信システムを実現できないという問題があった。
【００２６】
本発明は、上記従来の問題点を解決するためになされたもので、低消費電力で高利得と広帯域を同時に満足する低雑音増幅回路、及び受信システムを提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記従来の課題を解決するために、本発明の請求項１による低雑音増幅回路は、入力端子と出力端子を有し、入力された信号を増幅する信号増幅部と、前記出力端子と電源端子との間に接続され、前記出力端子の電流信号を電圧信号に変換する負荷部と、前記入力端子に接続されＲＦ信号を供給するＲＦ信号供給器と、前記負荷部の共振周波数を、前記ＲＦ信号供給器から供給されるＲＦ信号の周波数に応じて制御する共振周波数制御回路とを備えたことを特徴とするものである。
【００２８】
本発明の請求項２による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記ＲＦ信号は、複数のチャンネルで構成され、前記共振周波数制御回路は、前記負荷部の共振周波数を、前記ＲＦ信号に含まれる希望チャンネルの周波数帯に一致させるように制御することを特徴とするものである。
【００２９】
本発明の請求項３による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変容量の容量値を制御することを特徴とするものである。
【００３０】
本発明の請求項４による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスを制御することを特徴とするものである。
【００３１】
本発明の請求項５による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記負荷部は、可変インダクタと、可変容量とを有し、前記共振周波数制御回路は、前記ＲＦ信号の周波数に応じて、前記可変インダクタのインダクタンスと、前記可変容量の容量値の両方を、制御することを特徴とするものである。
【００３２】
本発明の請求項６による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、前記出力端子、前記入力端子、グランド端子に接続されたトランジスタを有し、前記負荷部は、電源端子と前記出力端子との間に接続されるインダクタと、前記出力端子と電源端子あるいはグランド端子との間に接続される容量とを有し、前記インダクタと、前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であることを特徴とするものである。
【００３３】
本発明の請求項７による低雑音増幅回路は、請求項１に記載の低雑音増幅回路において、前記信号増幅部は、ドレイン、ゲート、ソース端子が、それぞれ、第１の出力端子、第１の入力端子、第１のノードに接続された第１のトランジスタと、ドレイン、ゲート、ソース端子が、それぞれ、第２の出力端子、第２の入力端子、第１のノードに接続された第２のトランジスタと、前記第１のノードとグランド端子との間に接続された電流源とを有し、前記負荷部は、電源端子と前記第１の出力端子との間に接続される第１のインダクタと、電源端子と前記第２の出力端子との間に接続される第２のインダクタと、前記第１の出力端子と前記第２の出力端子との間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値、あるいはその容量値が可変であることを特徴とするものである。
【００３４】
本発明の請求項８による受信システムは、請求項１に記載の低雑音増幅回路を含み、１つの半導体チップ上に集積化されていることを特徴とするものである。
【００３５】
本発明の請求項９による受信システムは、請求項１に記載の低雑音増幅回路を含み、テレビチューナシステムに用いられることを特徴とするものである。
【００３６】
本発明の請求項１０による低雑音増幅回路は、請求項２に記載の低雑音増幅回路において、前記ＲＦ信号の信号帯域が１ＧＨｚ以上であることを特徴とするものである。
【００３７】
本発明の請求項１１による低雑音増幅回路は、請求項３ないし７のいずれかに記載の低雑音増幅回路において、前記負荷部に含まれるインダクタあるいは可変インダクタは、オンチップインダクタであることを特徴とするものである。
【００３８】
本発明の請求項１２による低雑音増幅回路は、請求項６または７に記載の低雑音増幅回路において、前記トランジスタは、ＭＯＳトランジスタであることを特徴とするものである。
【００３９】
これらの構成を用いて、負荷部の共振周波数を、希望チャンネルのＲＦ信号周波数と一致するように制御することにより、消費電力を増大させることなく、高利得・広帯域の低雑音増幅回路を実現することができる。その結果、テレビチューナシステムのような広帯域・多チャンネルの受信システムにおいて、本発明の低雑音増幅回路を適用することにより、低消費電力で高い受信感度特性を実現することができる。
【発明の効果】
【００４０】
本発明の低雑音増幅回路によれば、消費電力を増大させることなく高利得と広帯域を同時に実現することにより、広帯域・多チャンネルの受信システムにおいて、低消費電力で高い受信感度特性を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図であり、図２〜図５は、本発明の実施の形態１の他の構成による低雑音増幅回路１０２〜１０５をそれぞれ示す回路図であり、図６は、本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【００４２】
図１に示される本実施の形態１の低雑音増幅回路１０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、９は可変容量、１０はインダクタである。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれるインダクタ１０は、オンチップインダクタである。
【００４３】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態１の低雑音増幅回路１０１について、その動作を説明する。
【００４４】
図１に示される低雑音増幅回路１０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
【００４５】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、インダクタ１０のインダクタンスをＬ１０、可変容量９の容量値をＣ９とすると、利得Ｇ１は次式で与えられる。
【００４６】
【数２】
2007026572.tif 000040
【００４７】
（数２）より利得Ｇ１は周波数に対して共振特性を持っており、その共振周波数ｆｒ１は（数３）で与えられ、そのとき利得Ｇ１は最大値をとる。
【００４８】
【数３】
2007026572.tif 000041
【００４９】
本実施の形態１の低雑音増幅回路１０１では、前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図６に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
【００５０】
図１９は、本実施の形態１の低雑音増幅回路１０１における可変容量値の例を示す図であり、図２０は、本実施の形態１の低雑音増幅回路１０５における可変容量値の例を示す図である。
【００５１】
例えば、Ｌ１０が５ｎＨの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、Ｃ９の値を図１９のようにそれぞれ、５．１ｐＦ，２．３ｐＦ，１．３ｐＦに設定することにより、共振周波数ｆｒ１はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ１を希望のＲＦ信号周波数と一致させる、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図１に示す本実施の形態１の低雑音増幅回路１０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路１０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
【００５２】
なお、図１に示す例では、負荷部２をインダクタ１０と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
【００５３】
すなわち、負荷部２を、図２の低雑音増幅回路１０２のように、インダクタ１０と並列に広帯域化抵抗１３を接続したもの、または図３の低雑音増幅回路１０３のように、インダクタ１０と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図４の低雑音増幅回路１０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図２のようにインダクタ１０と並列に広帯域化抵抗１３を接続したものと、図３のようにインダクタ１０と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図４のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
【００５４】
また、図５に示す低雑音増幅回路１０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、可変容量９を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２０のように、Ｃ９の値を２．６ｐＦ，１．２ｐＦ，０．７ｐＦとして、Ｃ９の値を半分にすることができる。
【００５５】
以上のように本実施の形態１の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、インダクタ１０と、可変容量９とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変容量９の容量値Ｃ９を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
【００５６】
なお、上記実施の形態１では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいはＧａＡｓＭＥＳＦＥＴ等としてもよい。
【００５７】
（実施の形態２）
図７は、本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図であり、図８〜図１１は、本発明の実施の形態２の他の構成による低雑音増幅回路２０２〜２０５をそれぞれ示す回路図であり、図１２は、本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【００５８】
図７に示される本実施の形態２の低雑音増幅回路２０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、１１は容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
【００５９】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態２の低雑音増幅回路２０１について、その動作を説明する。
【００６０】
図７に示される低雑音増幅回路２０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
【００６１】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、容量１１の容量値をＣ１１とすると、利得Ｇ２は次式で与えられる。
【００６２】
【数４】
2007026572.tif 000042
【００６３】
（数４）より利得Ｇ２は周波数に対して共振特性を持っており、その共振周波数ｆｒ２は（数５）で与えられ、そのとき利得Ｇ２は最大値をとる。
【００６４】
【数５】
2007026572.tif 000043
【００６５】
本実施の形態２の低雑音増幅回路２０１では、上記インダクタンスＬ８を共振周波数制御回路４で制御することにより、図１２に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
【００６６】
図２１は、本発明の実施の形態２の低雑音増幅回路２０１における可変インダクタンスの例を示す図である。
例えば、容量Ｃ１１が５ｐＦの場合、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、インダクタンスＬ８の値を図２１のようにそれぞれ、５．１ｎＨ，２．３ｎＨ，１．３ｎＨに設定することにより、共振周波数ｆｒ２はそれぞれ１．００ＧＨｚ，１．４８ＧＨｚ，１．９８ＧＨｚとなり、共振周波数ｆｒ２を希望のＲＦ信号周波数と一致、あるいは、近い値にすることができる。従って、図２８のような、広帯域・多チャンネルのアプリケーションにおいては、図７に示す本実施の形態２の低雑音増幅回路２０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路２０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
【００６７】
なお、図７に示す例では、負荷部２を可変インダクタ８と容量１１のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
【００６８】
すなわち、負荷部２を、図８の低雑音増幅回路２０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図９の低雑音増幅回路２０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１０の低雑音増幅回路２０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図８のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図９のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１０のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３を直列接続したものとを、組み合わせるようにしてもよい。
【００６９】
また、本実施の形態２の低雑音増幅回路は、図１１に示すように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。但し、この場合は、容量１１を、差動の出力端子間、すなわち第１の出力端子６ａと第２の出力端子６ｂの間に接続することにより、Ｃ１１は等価的に２倍になるので、図２１において、Ｃ１１は２．５ｐＦとなる。
【００７０】
以上のように本実施の形態２の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と、容量１１とを有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８を制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
【００７１】
なお、上記実施の形態２では、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、あるいは、ＧａＡｓＭＥＳＦＥＴ等としてもよい。
【００７２】
（実施の形態３）
図１３は、本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図であり、図１４〜図１７は、本発明の実施の形態３の他の構成による低雑音増幅回路３０２〜３０５をそれぞれ示す回路図であり、図１８は、本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【００７３】
図１３に示される本実施の形態３の低雑音増幅回路３０１において、１は信号増幅部、２は負荷部、３はＲＦ信号供給器、４は共振周波数制御回路、５は入力端子、６は出力端子、７はＭＯＳトランジスタ、８は可変インダクタ、９は可変容量である。ここで信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、出力端子６、入力端子５、グランド端子に接続されたＭＯＳトランジスタ７を有している。また、負荷部２に含まれる可変インダクタ８は、オンチップインダクタである。
【００７４】
以下、その基本構成がソース接地型増幅器で構成された本実施の形態３の低雑音増幅回路３０１について、その動作を説明する。
図１３に示される低雑音増幅回路３０１において、ＲＦ信号供給器３から供給されるＲＦ信号は、入力端子５を介してＭＯＳトランジスタ７のゲート端子に入力され、電圧信号から電流信号に変換される。そして、負荷部２にその電流信号が流れることにより電圧信号に変換され、出力端子６から増幅されたＲＦ出力信号を取り出すことができる。なお、ＲＦ信号の信号帯域は１ＧＨｚ以上である。
【００７５】
ここで、ＭＯＳトランジスタ７のトランスコンダクタンスをｇｍ７、可変インダクタ８のインダクタンスをＬ８、可変容量９の容量値をＣ９とすると、利得Ｇ３は次式で与えられる。
【００７６】
【数６】
2007026572.tif 000044
【００７７】
（数６）より利得Ｇ３は周波数に対して共振特性を持っており、その共振周波数ｆｒ３は（数７）で与えられ、そのとき利得Ｇ３は最大値をとる。
【００７８】
【数７】
2007026572.tif 000045
【００７９】
本実施の形態３の低雑音増幅回路３０１では、前記インダクタンスＬ８及び前記容量値Ｃ９を共振周波数制御回路４で制御することにより、図１８に示すように、共振周波数をシフトさせ、希望のＲＦ信号の周波数において最大の利得を持たせるようにする。
【００８０】
図２２は、本実施の形態３の低雑音増幅回路３０１における可変容量値、及び可変インダクタンスの例を示す図であり、図２３は、本実施の形態３の低雑音増幅回路３０５における可変容量値、及び可変インダクタンスの例を示す図である。
【００８１】
例えば、１．０ＧＨｚ，１．５ＧＨｚ，２．０ＧＨｚのＲＦ信号周波数に対して、図２２のようにＬ８の値をそれぞれ５．０ｎＨ，３．４ｎＨ，２．５ｎＨに設定し、Ｃ９の値をそれぞれ５．０ｐＦ，３．４ｐＦ，２．５ｐＦに設定することにより、共振周波数ｆｒ３はそれぞれ１．０１ＧＨｚ，１．４８ＧＨｚ，２．０１ＧＨｚとなり、共振周波数ｆｒ３を希望のＲＦ信号周波数と近い値にすることができる。従って、図２８のようなＲＦ信号がＢＳ／ＣＳデジタルテレビチューナに入力される広帯域・多チャンネルの受信システムにおいては、図１３に示す本実施の形態３の低雑音増幅回路３０１は、等価的に高利得と、広帯域を同時に実現することができる。その結果、本低雑音増幅回路３０１を用いて受信システムを構成した場合、どのチャンネルに対しても、高い受信感度特性を実現することができる。
【００８２】
なお、図１３に示す例では、負荷部２を可変インダクタ８と可変容量９のみによる構成とし、信号増幅部１をＭＯＳトランジスタ７のみによる構成としたが、本発明はこれに限らず、さらに、広帯域化抵抗、負帰還抵抗、直流遮断容量などを接続するようにしてもよい。
【００８３】
すなわち、負荷部２を、図１４の低雑音増幅回路３０２のように、可変インダクタ８と並列に広帯域化抵抗１３を接続したもの、または図１５の低雑音増幅回路３０３のように、可変インダクタ８と直列に広帯域化抵抗１３を接続したものでもよく、信号増幅部１を、図１６の低雑音増幅回路３０４のように、出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続するようにしたものでもよい。また、低雑音増幅回路の構成は、負荷部２として、図１４のように可変インダクタ８と並列に広帯域化抵抗１３を接続したものと、図１５のように可変インダクタ８と直列に広帯域化抵抗１３を接続したものとのいずれかと、信号増幅部１として、図１６のように出力端子６と入力端子５との間に負帰還抵抗２２と直流遮断容量２３とを直列接続したものとを、組み合わせるようにしてもよい。
【００８４】
また、本実施の形態３の低雑音増幅回路は、図１７に示す低雑音増幅回路３０５のように、その基本構成が差動型のソース接地増幅器であるものでもよい。ここで、信号増幅部１は、ドレイン、ゲート、ソース端子がそれぞれ、第１の出力端子６ａ、第１の入力端子５ａ、第１のノード２４に接続された第１のＭＯＳトランジスタ７ａと、ドレイン、ゲート、ソース端子がそれぞれ、第２の出力端子６ｂ、第２の入力端子５ｂ、第１のノード２４に接続された第２のＭＯＳトランジスタ７ｂと、前記第１のノード２４とグランド端子の間に接続された電流源１２を有している。この場合は、可変容量９を、差動の出力端子間、すなわち、第１の出力端子６ａと第２の出力端子６ｂ間に接続することにより、Ｃ９は等価的に２倍になるので、図２３のように、Ｃ９は、それぞれ２．５ｐＦ，１．７ｐＦ，１．３ｐＦとなり、Ｃ９の値を半分にすることができる。
【００８５】
以上のように本実施の形態３の低雑音増幅回路によれば、出力端子６の電流信号を電圧信号に変換する負荷部２が、可変インダクタ８と可変容量９を有し、共振周波数制御回路４が、ＲＦ信号の周波数に応じて、可変インダクタ８のインダクタンスＬ８と、可変容量９の容量値Ｃ９の両方を、制御するようにしたので、広帯域にわたって高利得特性を実現することができ、その結果、受信システムの受信感度を向上させることができる効果がある。また、信号増幅部１のトランジスタを、ＭＯＳトランジスタとしているので、テレビチューナシステム等の、受信部とデジタル信号処理部を含む受信システムを、ＣＭＯＳのワンチップ上に集積化することができる。
【００８６】
なお、上記実施の形態３では、信号増幅部１のトランジスタをＭＯＳトランジスタとしたものを示したが、本発明はこれに限らず、信号増幅部１のトランジスタを、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等としてもよい。
【００８７】
また、本実施の形態３では、図１３に示すように、負荷部２は、電源端子と出力端子６との間に接続される可変インダクタ８と、出力端子６とグランド端子との間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と出力端子６との間に接続されるインダクタと、前記出力端子６と電源端子あるいはグランド端子との間に接続される容量を有し、前記インダクタと前記容量の少なくとも一方は、そのインダクタ値あるいは容量値が可変であるようにしてもよい。
【００８８】
また、本実施の形態３では、図１７に示すように、負荷部２は、電源端子と第１の出力端子６ａとの間に接続される第１の可変インダクタ８ａと、電源端子と第２の出力端子６ｂとの間に接続される第２の可変インダクタ８ｂと、第１の出力端子６ａと第２の出力端子６ｂとの間に接続される可変容量９を有するようにしたが、負荷部２は、電源端子と前記第１の出力端子６ａとの間に接続される第１のインダクタと、電源端子と前記第２の出力端子６ｂとの間に接続される第２のインダクタと、前記第１の出力端子６ａと前記第２の出力端子６ｂとの間に接続される容量とを有し、前記第１および第２のインダクタと、前記容量の少なくとも一方は、それらのインダクタ値あるいは容量値が可変であるようにしてもよい。
【産業上の利用可能性】
【００８９】
本発明にかかる低雑音増幅回路は、低消費電力で広帯域にわたって高利得特性を実現するものであり、テレビチューナ等の多チャンネルの受信システムに有用である。
【図面の簡単な説明】
【００９０】
【図１】図１は本発明の実施の形態１による低雑音増幅回路１０１の構成を示す回路図である。
【図２】図２は本発明の実施の形態１による低雑音増幅回路１０２の構成を示す回路図である。
【図３】図３は本発明の実施の形態１による低雑音増幅回路１０３の構成を示す回路図である。
【図４】図４は本発明の実施の形態１による低雑音増幅回路１０４の構成を示す回路図である。
【図５】図５は本発明の実施の形態１による低雑音増幅回路１０５の構成を示す回路図である。
【図６】図６は本発明の実施の形態１による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図７】図７は本発明の実施の形態２による低雑音増幅回路２０１の構成を示す回路図である。
【図８】図８は本発明の実施の形態２による低雑音増幅回路２０２の構成を示す回路図である。
【図９】図９は本発明の実施の形態２による低雑音増幅回路２０３の構成を示す回路図である。
【図１０】図１０は本発明の実施の形態２による低雑音増幅回路２０４の構成を示す回路図である。
【図１１】図１１は本発明の実施の形態２による低雑音増幅回路２０５の構成を示す回路図である。
【図１２】図１２は本発明の実施の形態２による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図１３】図１３は本発明の実施の形態３による低雑音増幅回路３０１の構成を示す回路図である。
【図１４】図１４は本発明の実施の形態３による低雑音増幅回路３０２の構成を示す回路図である。
【図１５】図１５は本発明の実施の形態３による低雑音増幅回路３０３の構成を示す回路図である。
【図１６】図１６は本発明の実施の形態３による低雑音増幅回路３０４の構成を示す回路図である。
【図１７】図１７は本発明の実施の形態３による低雑音増幅回路３０５の構成を示す回路図である。
【図１８】図１８は本発明の実施の形態３による低雑音増幅回路の利得と帯域のトレードオフを示す特性図である。
【図１９】図１９は本発明の実施の形態１による低雑音増幅回路１０１の可変容量値の例を示す図である。
【図２０】図２０は本発明の実施の形態１による低雑音増幅回路１０５の可変容量値の例を示す図である。
【図２１】図２１は本発明の実施の形態２による低雑音増幅回路２０１の可変インダクタンスの例を示す図である。
【図２２】図２２は本発明の実施の形態３による低雑音増幅回路３０１の可変容量値、及び可変インダクタンスの例を示す図である。
【図２３】図２３は本発明の実施の形態３による低雑音増幅回路３０５の可変容量値、及び可変インダクタンスの例を示す図である。
【図２４】図２４は従来の低雑音増幅回路１１００の構成を示す回路図である。
【図２５】図２５は従来の低雑音増幅回路１２００の構成を示す回路図である。
【図２６】図２６は従来の低雑音増幅回路１３００の構成を示す回路図である。
【図２７】図２７は従来の低雑音増幅回路における利得と帯域のトレードオフを示す特性図である。
【図２８】図２８はＢＳ／ＣＳデジタルテレビチューナに入力されるＲＦ信号のイメージ図である。
【図２９】図２９はチューナシステムのブロック図である。
【符号の説明】
【００９１】
１  信号増幅部
２  負荷部
３  ＲＦ信号供給器
４  共振周波数制御回路
５  入力端子
６  出力端子
７  ＭＯＳトランジスタ
８  可変インダクタ
９  可変容量
１０  インダクタ
１１  容量
１２  電流源
１３  広帯域化抵抗
１４  アンテナ
１５  低雑音増幅回路（ＬＮＡ）
１６  ミキサ
１７  ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）
１８  ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）
１９  ９０°位相器
２０  ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐｓ）
２１  デジタル回路
２２  負帰還抵抗
２３  直流遮断容量
２４  第１のノード
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007026572.tif 000046
【図２】
2007026572.tif 000047
【図３】
2007026572.tif 000048
【図４】
2007026572.tif 000049
【図５】
2007026572.tif 000050
【図６】
2007026572.tif 000051
【図７】
2007026572.tif 000052
【図８】
2007026572.tif 000053
【図９】
2007026572.tif 000054
【図１０】
2007026572.tif 000055
【図１１】
2007026572.tif 000056
【図１２】
2007026572.tif 000057
【図１３】
2007026572.tif 000058
【図１４】
2007026572.tif 000059
【図１５】
2007026572.tif 000060
【図１６】
2007026572.tif 000061
【図１７】
2007026572.tif 000062
【図１８】
2007026572.tif 000063
【図１９】
2007026572.tif 000064
【図２０】
2007026572.tif 000065
【図２１】
2007026572.tif 000066
【図２２】
2007026572.tif 000067
【図２３】
2007026572.tif 000068
【図２４】
2007026572.tif 000069
【図２５】
2007026572.tif 000070
【図２６】
2007026572.tif 000071
【図２７】
2007026572.tif 000072
【図２８】
2007026572.tif 000073
【図２９】
2007026572.tif 000074
【国際調査報告】
2007026572.tif 000075
2007026572.tif 000076
2007026572.tif 000077
2007026572.tif 000078