(57)【要約】  多層ＰＣＢにおいて、広い周波数帯域にわたり高度の電気特性および遮蔽特性を有する垂直信号経路、その垂直信号経路を有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージを提供する。  多層ＰＣＢ用の垂直信号経路において、１つの導波チャンネルが、少なくとも１つ以上の信号バイア２０１と、その信号バイアの周囲の接地バイア２０２の集合と、接地バイアに接続されたＰＣＢ導体層からなる接地プレートと、接地バイアと接続する閉じた接地ストリップ線路２０５と、接地ストリップ線路と電源層からなる導体平面との間の絶縁スロット２０６によって形成される。クリアランスホール２０３と呼ばれる、垂直信号経路における少なくとも１つ以上の信号バイアと接地素子の間の空隙は、ＰＣＢの絶縁素材で充填することができる。
2007046271.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ以上の信号バイアと、
該信号バイアの周囲に設けられた複数の接地バイアとを有する垂直信号経路であって、
複数の導体層と、該導体層間の複数の絶縁層と、を有し、
少なくとも１つの導体層が、前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、垂直信号経路。
【請求項２】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層である、請求項１に記載の垂直信号経路。
【請求項３】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層である、請求項１に記載の垂直信号経路。
【請求項４】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層である、請求項１に記載の垂直信号経路。
【請求項５】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層である、請求項１に記載の垂直信号経路。
【請求項６】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層である、請求項１に記載の垂直信号経路。
【請求項７】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層である、請求項１に記載の垂直信号経路。
【請求項８】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層である、請求項１に記載の垂直信号経路。
【請求項９】
電源層又は接地層又は信号層において前記複数の接地バイアと接続する閉じたストリップ線路を更に有する、請求項１から請求項８のいずれか１項に記載の垂直信号経路。
【請求項１０】
前記信号バイアと前記複数の接地バイアとを分離するクリアランスホールを更に有し、
前記クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されている、請求項１から請求項９のいずれか１項に記載の垂直信号経路。
【請求項１１】
少なくとも１つ以上の信号バイアと、
該信号バイアの周囲に設けられた複数の接地バイアとを含む垂直信号経路を有するプリント基板であって、
複数の導体層と、該導体層間の複数の絶縁層と、を有し、
少なくとも１つの導体層が、前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成されるプリント基板。
【請求項１２】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層である、請求項１１に記載のプリント基板。
【請求項１３】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層である、請求項１１に記載のプリント基板。
【請求項１４】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層である、請求項１１に記載のプリント基板。
【請求項１５】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層である、請求項１１に記載のプリント基板。
【請求項１６】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層である、請求項１１に記載のプリント基板。
【請求項１７】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層である、請求項１１に記載のプリント基板。
【請求項１８】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層である、請求項１１に記載のプリント基板。
【請求項１９】
電源層又は接地層又は信号層において前記複数の接地バイアと接続する閉じたストリップ線路を更に有する、請求項１１から請求項１８のいずれか１項に記載のプリント基板。
【請求項２０】
前記信号バイアと前記複数の接地バイアとを分離するクリアランスホールを更に有し、
前記クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されている、請求項１１から請求項１９のいずれか１項に記載のプリント基板。
【請求項２１】
少なくとも１つ以上の信号バイアと、
該信号バイアの周囲に設けられた複数の接地バイアとを含む垂直信号経路であり、
複数の導体層と、該導体層間の複数の絶縁層と、を有し、
少なくとも１つの導体層が、前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成されるプリント基板と、
該プリント基板の信号バイアに信号端子が接続され、前記プリント基板の前記接地バイアに接地端子が接続された半導体素子と
を有する半導体パッケージ。
【請求項２２】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層である、請求項２１に記載の半導体パッケージ。
【請求項２３】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層である、請求項２１に記載の半導体パッケージ。
【請求項２４】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層である、請求項２１に記載の半導体パッケージ。
【請求項２５】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層である、請求項２１に記載の半導体パッケージ。
【請求項２６】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層である、請求項２１に記載の半導体パッケージ。
【請求項２７】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層である、請求項２１に記載の半導体パッケージ。
【請求項２８】
前記垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層である、請求項２１に記載の半導体パッケージ。
【請求項２９】
電源層又は接地層又は信号層において前記複数の接地バイアと接続する閉じたストリップ線路を更に有する、請求項２１から請求項２８のいずれか１項に記載の半導体パッケージ。
【請求項３０】
前記信号バイアと前記複数の接地バイアとを分離するクリアランスホールを更に有し、
前記クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されている、請求項２１から請求項２９のいずれか１項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層プリント回路基板技術に関し、特に多層プリント回路基板（以下、多層ＰＣＢと略称する）の異なる平面導体層に配置された垂直信号経路、その垂直信号経路を有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージに関する。
【背景技術】
【０００２】
多層ＰＣＢは通常、信号用、接地用および電源用として使用される多数の平面導体層によって構成され、それらの導体層は絶縁素材で絶縁されている。ＰＣＢに埋め込まれる平面相互接続回路は、マイクロストリップ線路、ストリップ線路、コプレーナ線路およびスロット線路のような、一般に低漏洩損失で、明確な特性インピーダンスを有する伝送線路を基にして達成できる。このような特性を持つ平面伝送線路を用いれば、ＰＣＢ技術に基づく、高性能で整合の取れた相互接続が得られる可能性がある。ＰＣＢにおける垂直信号経路は、異なる導体層に配置された平面相互接続回路を接続する役目を果たし、通常、スルーホールバイア、ブラインドバイア、逆穿孔バイア、埋め込みバイアなど、様々な種類のバイア構造に基づく（特許文献１参照）。これらの信号経路では、通常導波特性が不明確なため、特に高周波において、特性インピーダンスや高い漏洩損失の制御が困難になり易い。【０００３】
多層ＰＣＢ中の垂直信号経路の、高周波における導波特性と遮蔽特性を改善する方法として、信号バイアの周囲を接地バイアで囲む方法がある。そのような接地バイアは、通常、多層ＰＣＢの接地平面に接続される。一般に、多層ＰＣＢは電源用の平面導体層を有する。電源層を貫通する接地バイアの流路を確保するため、それぞれの接地バイアと電源層を絶縁するように個々の接地バイアの周囲にはクリアランスホールが通常使用される（特許文献２〜８参照）。【０００４】
以下図面を参照して説明するが、まず図１Ａおよび図１Ｂに、１２層から成る導体層を有するＰＣＢにおける単一の信号バイア１０１を、多層ＰＣＢ設計の単なる１例として示す。図１Ｂは垂直信号経路の縦断面図（図１Ａの点線１Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第６、第７、第９、および第１１層である。電源平面は第５層である。信号平面は第１、第３、第８、第１０および第１２層である。信号バイアはクリアランスホール１０３によってＰＣＢの導体から分離される。【０００５】
図１Ａは垂直信号経路の第５層の電源平面の横断面図である。【０００６】
周波数が高くなると単一の信号バイア１０１からクリアランスホール１０３への漏洩損失が増大し、この垂直相互接続の電気的特性を劣化させる。漏洩損失を減少させるため、信号バイア１０１の周囲には、複数の接地バイア１０２で構成される接地バイアフェンス（接地バイア群）１０２１(図３参照)を設けている。この場合、接地平面を貫通する接地バイア１０２は、これら接地平面に電気的に接続される。また、電源層（ここで考えている例では第５層）においては、接地バイア１０２と電源層１０９の電気的接触を防ぐため、クリアランスホール１０４をそれぞれの接地バイア１０２の周囲に形成している。【０００７】
多層ＰＣＢの電源層と接地層の間の空隙を含む導体平面間で、並列プレートモードが励起される場合があることはよく知られている。多層ＰＣＢまたはパッケージの導体平面（図２に示す電源平面（電源層）１０９と接地平面（接地プレート）１０８）には、誘導モード（波）が存在する並列プレート導波路が形成される。並列プレート導波路の基本モードは、全周波数で伝播できる横電磁モード、即ち、ＴＥＭモードである。ＴＥＭモードの電場は導体平面に対して法線方向（ｘ方向）であるため、関連する磁場は導体平面に対して平行方向（ｙ方向）である。これら並列プレートモード（ＰＰＭ）は、バイア構造との間でも、またＰＣＢ（またはパッケージ）のエッジ１１０との間でも共振し得る。このような共振によって、信号バイアの電気的特性がかなり劣化することがある。そこで、信号バイアを並列プレートモード共振効果から保護するために、図３に示すように、信号バイアの周囲に接地バイアフェンス１０２１を設けたり、更に各々の接地バイア周囲にクリアランスホールを設けたりすることが開示されている。
【特許文献１】米国特許第６，６７０，５５９号明細書
【特許文献２】米国特許第６，７４７，２１６号明細書
【特許文献３】米国特許出願公開第２００３／００９１７３０号明細書
【特許文献４】特開２０００−１８３５８２号公報
【特許文献５】特開２００１−１３５８９９号公報
【特許文献６】特開２００３−１００９４１号公報
【特許文献７】特開平１０−０４１６３０号公報
【特許文献８】特開平１１−０５４８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、接地バイアの周囲にクリアランスホールを設けるだけでは、接地バイアフェンスによる遮蔽特性を満足できないことがわかった。たとえば、電源層における接地バイア周囲にクリアランスホールを設けた場合、接地バイアの周囲にクリアランスホールを設けるだけでは、特性改善しないからである。その結果、ノイズとなって、電気特性の劣化を引き起こすこととなる。【０００９】
従って本発明の第１の目的は、多層ＰＣＢにおいて、広い周波数帯域にわたり高度の電気特性および遮蔽特性を有する垂直信号経路、その垂直信号経路を有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１０】
本発明による多層ＰＣＢ用垂直信号経路の具体的な構成は以下の通りである。【００１１】
少なくとも１つ以上の信号バイアと、信号バイアの周囲に設けられた複数の接地バイアとを有する垂直信号経路であって、複数の導体層と、導体層間の複数の絶縁層とを有し、少なくとも１つの導体層が、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される。【００１２】
このように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００１３】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層であってもよい。【００１４】
電源層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００１５】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層であってもよい。【００１６】
接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００１７】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層であってもよい。【００１８】
信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００１９】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層であってもよい。【００２０】
電源層及び接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００２１】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層であってもよい。【００２２】
電源層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００２３】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層であってもよい。【００２４】
接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００２５】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層であってもよい。【００２６】
電源層及び接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００２７】
また、電源層又は接地層又は信号層において前記複数の接地バイアと接続する閉じたストリップ線路を更に有していてもよい。【００２８】
電源層又は接地層又は信号層において、上記のストリップ線路を使用することが特に重要であるが、それは、このことにより垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、さらに、そのような垂直信号経路のメタライゼーションを改善することができるからである。【００２９】
また、信号バイアと複数の接地バイアとを分離するクリアランスホールを更に有し、クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されていてもよい。【００３０】
クリアランスホールの素材を適切に選択することで特性インピーダンスの制御が可能になるため、クリアランスホールに上記のような別の素材を使用することで、垂直信号経路の寸法を圧縮することが可能となる。【００３１】
本発明によるプリント基板の具体的な構成は以下の通りである。【００３２】
複数の導体層と、導体層間の複数の絶縁層と、少なくとも１つ以上の信号バイアと、信号バイアの周囲に設けられた複数の接地バイアとを含む垂直信号経路とを有するプリント基板であって、少なくとも１つの導体層が、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される。【００３３】
このように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００３４】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層であってもよい。【００３５】
電源層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００３６】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層であってもよい。【００３７】
接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００３８】
また、垂直信号経路の外周に、前記垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層であってもよい。【００３９】
信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００４０】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層であってもよい。【００４１】
電源層及び接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００４２】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層であってもよい。【００４３】
電源層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００４４】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層であってもよい。【００４５】
接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００４６】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層であってもよい。【００４７】
電源層及び接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００４８】
また、電源層又は接地層又は信号層において複数の接地バイアと接続する閉じたストリップ線路を更に有していてもよい。【００４９】
電源層又は接地層又は信号層において、上記のストリップ線路を使用することが特に重要であるが、それは、このことにより垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、さらに、そのような垂直信号経路のメタライゼーションを改善することができるからである。【００５０】
また、信号バイアと複数の接地バイアとを分離するクリアランスホールを更に有し、クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されていてもよい。【００５１】
クリアランスホールの素材を適切に選択することで特性インピーダンスの制御が可能になるため、クリアランスホールに上記のような別の素材を使用することで、垂直信号経路の寸法を圧縮することが可能となる。【００５２】
本発明による半導体パッケージの具体的な構成は以下の通りである。【００５３】
少なくとも１つ以上の信号バイアと、信号バイアの周囲に設けられた複数の接地バイアとを含む垂直信号経路と、複数の導体層と、導体層間の複数の絶縁層とを有し、少なくとも１つの導体層が、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成されるプリント基板と、プリント基板の信号バイアに信号端子が接続され、プリント基板の接地バイアに接地端子が接続された半導体素子とを有する。【００５４】
このように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００５５】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、電源層であってもよい。【００５６】
電源層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００５７】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、接地層であってもよい。【００５８】
接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００５９】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも１つの導体層が、信号層であってもよい。【００６０】
信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００６１】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び接地層であってもよい。【００６２】
電源層及び接地層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００６３】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、電源層及び信号層であってもよい。【００６４】
電源層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００６５】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも２つの導体層が、接地層及び信号層であってもよい。【００６６】
接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００６７】
また、垂直信号経路の外周に、垂直信号経路と一定の間隔を有して形成される、少なくとも３つの導体層が、電源層及び接地層及び信号層であってもよい。【００６８】
電源層及び接地層及び信号層において、上記のように構成することにより、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００６９】
また、電源層又は接地層又は信号層において前記複数の接地バイアと接続する閉じたストリップ線路を更に有していてもよい。【００７０】
電源層又は接地層又は信号層において、上記のストリップ線路を使用することが特に重要であるが、それは、このことにより垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、さらに、そのような垂直信号経路のメタライゼーションを改善することができるからである。【００７１】
また、信号バイアと複数の接地バイアとを分離するクリアランスホールを更に有し、クリアランスホールは、ＰＣＢ絶縁素材の構成パラメータとは異なる構成パラメータである比誘電率と比透磁率を有する絶縁素材で充填されていてもよい。【００７２】
クリアランスホールの素材を適切に選択することで特性インピーダンスの制御が可能になるため、クリアランスホールに上記のような別の素材を使用することで、垂直信号経路の寸法を圧縮することが可能となる。
【発明の効果】
【００７３】
上記のように構成される本発明においては、多層ＰＣＢにおいて、垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、垂直信号経路が広い周波数帯域にわたり電気的特性および遮蔽特性を高度に向上することができる。【００７４】
また、電源層又は接地層又は信号層において、上記のストリップ線路を上記構成において使用することが特に重要であるが、それは、このことにより垂直信号経路を伝播する信号に対する並列プレートモードその他の共振の影響を低減させることができ、さらに、そのような垂直信号経路のメタライゼーションを改善することができるからである。【００７５】
また、クリアランスホールの素材を適切に選択することで特性インピーダンスの制御が可能になるため、クリアランスホールに上記のような別の素材を使用することで、垂直信号経路の寸法を圧縮することが可能となる。
【図面の簡単な説明】
【００７６】
【図１Ａ】図１Ａは、従来の多層ＰＣＢ中の垂直信号経路の第５層の電源平面の横断面図である。
【図１Ｂ】図１Ｂは、従来の多層ＰＣＢ中の垂直信号経路の縦断面図である。
【図２】図２は、電源平面（電源層）と接地平面（接地プレート）には、誘導モード（波）が存在する並列プレート導波路が形成されることを示す図である。
【図３】図３は、信号バイアを並列プレートモード共振効果から保護するために、信号バイアの周囲に接地バイアフェンスを設けることを示す図である。
【図４Ａ】図４Ａは、第１の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図４Ｂ】図４Ｂは、第１の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図５Ａ】図５Ａは、多層ＰＣＢにおける２種類の垂直信号経路の、電気的特性（｜Ｓ２１｜パラメータ）のシミュレーション結果を示すが、ここで１つの種類の垂直信号経路では、クリアランスホールが電源層において各接地バイアの周囲に形成され、もう１つの種類の垂直信号経路では、高絶縁垂直信号経路を形成するため、電源層における接地バイアの集合の周囲に絶縁スロットが形成されている。
【図５Ｂ】図５Ｂは、他のバイア構造によっても形成されているので、望まない並列プレートモード共振が励起される結果となる、多層ＰＣＢにおける２種類の垂直信号経路の、電気的特性（｜Ｓ２１｜パラメータ）のシミュレーション結果を示すが、ここで１つの種類の垂直信号経路では、クリアランスホールが電源層において各接地バイアの周囲に形成され、もう１つの種類の垂直信号経路では、高絶縁垂直信号経路を形成するため、電源層における接地バイアの集合の周囲に絶縁スロットが形成されている。
【図６Ａ】図６Ａは、第２の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図６Ｂ】図６Ｂは、第２の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図７Ａ】図７Ａは、第３の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図７Ｂ】図７Ｂは、第３の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図８Ａ】図８Ａは、第４の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図８Ｂ】図８Ｂは、第４の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図９Ａ】図９Ａは、第５の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図９Ｂ】図９Ｂは、第５の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１０Ａ】図１０Ａは、第６の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１０Ｂ】図１０Ｂは、第６の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１１Ａ】図１１Ａは、第７の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１１Ｂ】図１１Ｂは、第７の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１２Ａ】図１２Ａは、第８の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１２Ｂ】図１２Ｂは、第８の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１３Ａ】図１３Ａは、第９の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１３Ｂ】図１３Ｂは、第９の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１４Ａ】図１４Ａは、第１０の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１４Ｂ】図１４Ｂは、第１０の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１５Ａ】図１５Ａは、第１１の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１５Ｂ】図１５Ｂは、第１１の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１６Ａ】図１６Ａは、第１２の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１６Ｂ】図１６Ｂは、第１２の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１７】図１７は、第１３の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１８Ａ】図１８Ａは、第１４の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図１８Ｂ】図１８Ｂは、第１４の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１９Ａ】図１９Ａは、第１５の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図１９Ｂ】図１９Ｂは、第１５の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図２０Ａ】図２０Ａは、第１６の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図２０Ｂ】図２０Ｂは、第１６の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【図２１Ａ】図２１Ａは、第１７の実施形態の多層ＰＣＢ中の垂直信号経路を示す縦断面図である。
【図２１Ｂ】図２１Ｂは、第１７の実施形態の多層ＰＣＢ中の垂直信号経路を示す横断面図である。
【符号の説明】
【００７７】
１０１、２０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１、１１０１、１２０１、１３０１、１４０１、１５０１、１６０１、１７０１、１８０１、１９０１    信号バイア
１０２、２０２、４０２、５０２、６０２、７０２、８０２、９０２、１００２、１１０２、１２０２、１３０２、１４０２、１５０２、１６０２、１７０２、１８０２、１９０２    接地バイア
１０３、１０４、２０３、４０３、５０３、６０３、７０３、８０３、９０３、１００３、１００４、１１０３、１２０３、１３０３、１４０３、１５０３、１６０３、１７０３、１８０３、１９０３    クリアランスホール
２０５、４０５、５０５、６０５、７０５、８０５、９０５、１００５、１１０５、１２０５、１３０５、１４０５、１５０５、１６０５、１７０５、１８０５、１９０５    接地ストリップ線路
２０６、４０６、５０６、６０６、７０６、８０６、９０６、１００６、１１０６、１２０６、１３０６、１４０６、１５０６、１６０６、１７０６、１８０６、１９０６    絶縁スロット
１０７、２０７、４０７、５０７、１００７、１２０７    信号層
１０８、２０８、４０８、５０８、６０８、７０８、８０８、９０８、１００８、１１０８、１２０８、１３０８、１４０８、１６０８、１７０８、１８０８、１９０８    接地プレート
１０９、２０９、４０９、５０９、６０９、７０９、８０９、９０９、１００９、１１０９、１２０９、１３０９、１４０９、１６０９、１７０９、１８０９、１９０９    ＰＣＢ電源層
１１０    ＰＣＢのエッジ
６１０、７１０、８１０、１１１０、１２１０、１６１０    ストリップ線路
７１１、８１１、１６１１    マイクロストリップ線路
１０２１    接地バイアフェンス
１７２０、１８２０、１９２０    チップ
１７２１、１８２１、１９２１    多層パッケージ
【発明を実施するための最良の形態】
【００７８】
以下に、発明を実施するための最良の形態を垂直信号経路のいくつかの実施例についてのみ説明するが、この説明が前述の特許請求の範囲を限定するように解釈すべきでないことは十分理解されよう。【００７９】
（第１の実施形態）
以下図面を参照して説明するが、図４Ａおよび図４Ｂに、本発明の第１の実施形態の円形配置の接地バイア２０２を備えた垂直信号経路を示す。この垂直信号経路は、１２層から成る導体層を有するＰＣＢ中に埋め込まれている。【００８０】
図４Ｂは垂直信号経路の縦断面図（図４Ａの点線２Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第６、第７、第９、および第１１層である。電源平面は第５層である。信号平面は第１、第３、第８、第１０および第１２層である。単一の信号バイア２０１はクリアランスホール２０３によってＰＣＢの導体から電気的に分離されている。【００８１】
図４Ａは垂直信号経路の第５層の電源平面の横断面図である。接地バイア２０２の数は８本である。なお、ここでは、接地バイア２０２の数は８本としたが、適宜選択可能である。【００８２】
接地バイアフェンス（接地バイア群）周囲の遮蔽特性を改善するため、本発明では図４Ａおよび図４Ｂに示すように、電源層の接地バイアフェンスの周囲に絶縁スロットを設ける。この場合、多層ＰＣＢ中の特殊な同軸導波路として、高絶縁性の高い垂直信号経路が形成される。【００８３】
前記同軸導波路において内部導電領域は信号バイア２０１により形成され、この同軸導波路の外部導電領域は、接地バイア２０２の集合と、接地バイア２０２に接続された、導体層からなる接地プレート２０８と、順番に接地バイアと接続する閉じた接地ストリップ線路２０５と、前記接地ストリップ線路とＰＣＢの電源層２０９の間の絶縁スロット２０６とにより形成される。このような垂直信号経路では、さらに、電源層において閉じた接地ストリップ線路２０５を使用することにより、外部導電領域のメタライゼーションを改善している。前記同軸導波路の内部導電領域と外部導電領域を分離するクリアランスホール２０３の形状と寸法を適切に選択して、所定の周波数帯域における垂直信号経路の反射減衰量を最小にすることができる。【００８４】
本発明の垂直信号経路をＰＣＢに適用する利点を示すため、図６Ａに挿入損失（｜Ｓ２１｜パラメータ）のシミュレーション値を示す。同図における、周波数に対するＳパラメータの振幅値は、有限差分時間領域（ＦＤＴＤ）計算アルゴリズムによって求められたものであるが、この手法は３次元構造に対する最も正確な数値計算手法の１つである。【００８５】
数値解析を行なったＰＣＢ垂直信号経路の構造は、図１Ａと図１Ｂ、および図４Ａと図４Ｂに示したものである。図１Ａと図１Ｂに示される垂直信号経路の寸法を以下に示す。図１Ａに示す基板内部の信号バイア１０１の導体外径は０．６５ｍｍである。複数の接地バイアで形成される直径上で対向する位置に配置された接地バイア１０２同士の中心間距離は３．５ｍｍである。図１９Ａに示す信号バイア１０１のクリアランスホール１０３の直径は１．６５ｍｍである。接地バイア１０２の導体外径は０．３ｍｍである。電源層における接地バイア１０２の周囲に設けられた個々のクリアランスホール１０４の直径は０．６ｍｍである。すべての導体層を含むＰＣＢの厚さは２．５ｍｍである。ＰＣＢの導電層を絶縁する素材の比誘電率は４．２である。信号バイアは、ＰＣＢの最上層と最下層に配置された信号バイアパッドにそれぞれ接続された５０オーム同軸ケーブルの間に置かれる。接地バイア１０２の数は８本である。なお、ここでは、接地バイア１０２の数は８本としたが、適宜選択可能である。８本の接地バイア１０２は、信号バイア１０１のまわりに等間隔で置かれ、隣接する接地バイア間の間隔は、等間隔である。【００８６】
図４Ａと図４Ｂに示す垂直信号経路のパラメータは、図１Ａと図１Ｂのものと同じである。しかしながら、電源層において接地バイア１０２のために使用されたクリアランスホール１０４の代わりに、図４Ａおよび図４Ｂに示すように絶縁スロット２０６が用いられる。絶縁スロット２０６の内側の端は信号バイアの中心から２．０５ｍｍの距離にあり、スロット幅は０．２ｍｍである。【００８７】
ここで考えている２種類の垂直信号経路は、ＰＣＢのエッジ効果による並列プレートモード共振の影響を受ける。図５Ａからわかるように、電源層における接地バイア１０２の周囲に設けられた個々のクリアランスホール１０４を備えた垂直信号経路（図１Ａおよび図１Ｂ参照）の電気的特性は、共振周波数においてかなり劣化する。しかしながら、電源層における接地バイアの組合せの周囲に絶縁スロットを備えた垂直信号経路は、同じ周波数帯域において高度の電気的特性を維持したままである。【００８８】
このように、ここで示した数値計算結果は、ＰＣＢの導体層に絶縁スロットを用いて絶縁性を高めることができるので、電気特性の優れた垂直信号経路を多層ＰＣＢ中に形成する方法が、有望であることを示している。【００８９】
多層ＰＣＢ中の垂直信号経路で得られるシミュレーション結果を実験的に確証するために、図１Ａと図１Ｂ及び図４Ａと図４Ｂと同じ多層ＰＣＢ中の垂直信号経路の構成とした。垂直信号経路の寸法と多層ＰＣＢのパラメータは、図５Ａのシミュレーションと同じである。しかし、実験のパターンにおいては、複数の接地バイアで形成される直径上で対向する位置に配置された接地バイア同士の中心間距離は３．３５ｍｍであり、スロット幅が０．２ｍｍである絶縁スロット２０６の内側の端は信号バイアの中心から２．０ｍｍの距離にある。また、多層ＰＣＢには、他のバイア構造も形成されているので、この他のバイア構造によっても並列プレートモード共振が励起され得る。図５Ｂに、多層ＰＣＢの電源層における接地バイアの周囲に設けられた個々のクリアランスホールを備えた垂直信号経路と、多層ＰＣＢの電源層における絶縁スロットを備えた垂直信号経路の２つの種類の垂直信号経路の実験データを示す。実験の測定は電源層における絶縁スロットを備えた垂直信号経路の有利性を明確に示している。【００９０】
このように、ここで示したシミュレーション結果と実験結果のとおり、多層ＰＣＢにおける高度の電気的特性を有する垂直信号経路を形成するのに、電源層における絶縁スロットは重要な要素である。この絶縁スロットは、垂直信号経路(外部導電領域及び内部導電領域)を電源層から分離し、電源層で現れ得る共振が垂直信号経路に影響するのを防止する。電源層における接地バイアの周囲に設けられた個々のクリアランスホールの使用の場合には、電源層は信号を伝播する垂直信号経路の外部導電領域を通り抜け、並列プレートモード共振の相互作用を導き、電源層内で並列プレートモード共振が励起されることになるのである。【００９１】
（第２の実施形態）
図６Ａおよび図６Ｂは、例えば正方形のような別の配置の接地バイア４０２を備えた垂直信号経路を示す。この垂直信号経路は、多層ＰＣＢの１例としての、１０層の導体層を有するＰＣＢ中に埋め込まれている。【００９２】
図６Ｂは垂直信号経路の縦断面図（図６Ａの点線４Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第６、第７および第９層である。電源平面は第５層である。信号平面は第１、第３、第８および第１０層である。単一の信号バイア４０１はクリアランスホール４０３によってＰＣＢの導体から分離される。【００９３】
図６Ａは垂直信号経路の第５層の電源平面の横断面図である。この垂直信号経路は、信号バイア４０１と、信号バイア４０１の周囲の接地バイア４０２の集合と、接地バイア４０２に接続された導体層からなる接地プレート４０８と、順番に接地バイアと接続する閉じた接地ストリップ線路４０５と、前記接地ストリップ線路とＰＣＢ電源層４０９の間の絶縁スロット４０６により形成される（第１の実施形態に同じ。）。クリアランスホール４０３は、垂直信号経路の信号部分（言い換えれば、内部導電領域）と接地部分（言い換えれば、外部導電領域）を分離する。接地バイア４０２の数は８本である。なお、ここでは、接地バイア４０２の数は８本としたが、適宜選択可能である。信号バイア４０１と接地バイア４０２の距離は、垂直信号経路の必要な特性インピーダンスに対応するように定義できる。垂直信号経路を形成する隣接する接地バイア４０２同士の距離は、例えば、λ／４以下に定義できる。ここで、λは所定の周波数帯においてＰＣＢ絶縁素材の中で最も短い波長である。隣接する接地バイア４０２同士の距離に必要な主要条件は、全ての所定の周波数帯において共振の大きさが異なることである。この場合にも垂直信号経路の電気的特性を向上させることができる。【００９４】
（第３の実施形態）
図７Ａおよび図７Ｂは、図６Ａおよび図６Ｂに示すのと同じ配置の接地バイアを備えた垂直信号経路を示す。この垂直信号経路も図６Ａおよび図６Ｂと同じ構成の１０層の導体層を有するＰＣＢ中に埋め込まれている。【００９５】
図７Ｂは垂直信号経路の縦断面図（図７Ａの点線５Ｂ方向）である。【００９６】
図７Ａは垂直信号経路の第５層の電源平面の横断面図である。この垂直信号経路は、信号バイア５０１と、信号バイア５０１の周囲の接地バイア５０２の集合と、接地バイア５０２に接続された、導体層からなる接地プレート５０８と、順番に接地バイアと接続する閉じた接地ストリップ線路５０５と、前記接地ストリップ線路とＰＣＢ電源層５０９の間の絶縁スロット５０６により形成される。接地バイア５０２の数は８本である。なお、ここでは、接地バイア５０２の数は８本としたが、適宜選択可能である。しかしながら、この垂直信号経路のクリアランスホール５０３は、正方形の接地バイア配置に対応して正方形の形状となっている。この形状により、正方形のクリアランスホールの寸法を適切に選択して、所定の周波数帯域における垂直信号経路の反射減衰量を最小にできる。【００９７】
例えばこれらの寸法は、３次元全波電磁界ソルバ（例えばＦＤＴＤアルゴリズムに基づく）を用いて、正方形クリアランスホールの側辺をステップ・バイ・ステップ操作で変えることにより、定めることができる。また、このようなクリアランスホールの寸法を定めるのに、既知の最適化手法を使用することもできる。【００９８】
正方形のクリアランスホールの寸法を適切に選択して、所定の周波数帯域における垂直信号経路の反射減衰量を最小にできる可能性について、以下に説明する。外部導電領域の表面インピーダンスは周波数に大きく依存するが、高速に伝搬する信号に周波数依存性の反射減衰及び挿入損失が生じることは明らかである。表面インピーダンスを０にする近似式を満足する垂直信号経路を形成すれば、周波数依存性がなく、広周波数帯域で反射減衰及び漏れ損失が低い多層ＰＣＢ用垂直信号経路を形成できることになる。【００９９】
表面インピーダンスを０にする近似式を満足することに基づいて、クリアランスホールの外側領域の断面形態を、外部導電領域中の接地バイアの配置に対応するように画定することができる。この方法によれば、外部導電領域中で接地バイアを正方形に配置すると、正方形断面のクリアランスホールが得られ、接地バイアを円形に配置すると、円形断面のクリアランスホールが得られ、接地バイアを楕円形に配置すると、楕円形断面のクリアランスホールが得られる。即ち、接地バイアのところまでクリアランスホールを広げることで、特性低下の原因である表面インピーダンスを０に近づけることができる。【０１００】
垂直信号経路中のクリアランスホールの断面寸法の決定は、表面インピーダンスを０にする近似式を満足することと、外部導電領域を形成する際に接地バイアと接地プレートとの接続を確実にすることに基づいている。【０１０１】
上記のように周波数依存性がなく、広周波数帯域で反射減衰及び漏れ損失が低い多層ＰＣＢ用垂直信号経路を形成し、垂直信号経路のより高度な電気的特性を実現できる。【０１０２】
（第４の実施形態）
多層ＰＣＢ中の垂直信号経路は、ＰＣＢ中のマイクロストリップ線路、ストリップ線路、コプレーナ導波路、スロット線路などの、種々の平面伝送線路と結合させることができ、同軸ケーブル、ボンディングワイヤ、大規模集積回路（ＬＳＩ）チップパッケージからのピン、その他にもさらに結合させることができる。【０１０３】
１例として、１２層の導体層を有するＰＣＢ中のストリップ線路に本発明の垂直信号経路を接続する例を、図８Ａおよび図８Ｂに示す。【０１０４】
図８Ｂは垂直信号経路の縦断面図（図８Ａの点線６Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第６、第７、第９、および第１１層である。電源平面は第５層である。信号平面は第１、第３、第８、第１０および第１２層である。単一の信号バイア６０１はクリアランスホール６０３によってＰＣＢの導体から分離される。【０１０５】
図８Ａは垂直信号経路の第５層の電源平面の横断面図に第１０層の信号平面のストリップ線路６１０の横断面図を重ね合わせた図である。両図において、この垂直信号経路は、信号バイア６０１と、信号バイア６０１の周囲の複数の接地バイア６０２の集合と、接地バイア６０２に接続された、導体層からなる接地プレート６０８と、順番に接地バイアと接続する閉じた接地ストリップ線路６０５と、前記接地ストリップ線路とＰＣＢ電源層６０９の間の絶縁スロット６０６により形成される。接地バイア６０２の数は７本である。なお、ここでは、接地バイア６０２の数は７本としたが、適宜選択可能である。ストリップ線路６１０は、例として、第１０層の導体層において垂直信号経路に接続される。垂直信号経路のクリアランスホール６０３は、垂直信号経路の正方形の接地バイア配置に対応して正方形の断面形状をしており、信号バイア６０１と接地バイア６０２の間に配置された導体プレートの効果を減少させて、そのような垂直信号経路のより高い電気的特性を与えることができる。【０１０６】
（第５の実施形態）
多層ＰＣＢ構造中の相互接続回路を、垂直信号経路を用いて構成する他の例を、図９Ａおよび図９Ｂに示す。この垂直信号経路も図８Ａおよび図８Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１０７】
図９Ｂは垂直信号経路の縦断面図（図９Ａの点線７Ｂ方向）である。【０１０８】
図９Ａは垂直信号経路の第５層の電源平面の横断面図に第１層の信号平面のストリップ線路７１１の横断面図と第１０層の信号平面のストリップ線路７１０の横断面(透過)図を重ね合わせた図である。【０１０９】
この構造では、垂直信号経路によって、ＰＣＢの最上層に配置されたマイクロストリップ線路７１１がＰＣＢ第１０層の導体層に置かれたストリップ線路７１０に接続される。この垂直信号経路は、信号バイア７０１と、信号バイア７０１の周囲の接地バイア７０２の集合と、接地バイア７０２に接続された、導体層からなる接地プレート７０８と、順番に接地バイアと接続する閉じた接地ストリップ線路７０５と、前記接地ストリップ線路とＰＣＢ電源層７０９の間の絶縁スロット７０６により形成される。接地バイア７０２の数は６本である。なお、ここでは、接地バイア７０２の数は６本としたが、適宜選択可能である。垂直信号経路のクリアランスホール７０３は長方形の形状をしており、ここで考えている相互接続に高い電気的特性を持たせている。【０１１０】
（第６の実施形態）
１２層の導体層ＰＣＢの第３および第１０導体層に配置された２つのストリップ線路８１１、８１０を接続する垂直信号経路を、図１０Ａおよび図１０Ｂに示す。この垂直信号経路も図８Ａおよび図８Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１１１】
図１０Ｂは垂直信号経路の縦断面図（図１０Ａの点線８Ｂ方向）である。【０１１２】
図１０Ａは垂直信号経路の第５層の電源平面の横断面図に第３層の信号平面のストリップ線路８１１の横断面図と第１０層の信号平面のストリップ線路８１０の横断面図を重ね合わせた図である。【０１１３】
この垂直信号経路は、信号バイア８０１と、信号バイア８０１の周囲の接地バイア８０２の集合と、接地バイア８０２に接続された、導体層からなる接地プレート８０８と、順番に接地バイアと接続する閉じた接地ストリップ線路８０５と、前記接地ストリップ線路とＰＣＢ電源層８０９の間の絶縁スロット８０６により形成される。接地バイア８０２の数は１０本である。なお、ここでは、接地バイア８０２の数は１０本としたが、適宜選択可能である。この垂直信号経路のクリアランスホール８０３は円形の接地バイア配置に対応して円形の形状となっており、所定の周波数帯域において反射減衰量を最小にできる構造となっている。【０１１４】
（第７の実施形態）
信号バイア９０１の周囲に接地バイア９０２を任意の形状に配置した垂直信号経路の例を図１１Ａおよび図１１Ｂに示す。この垂直信号経路は、多層ＰＣＢの１例としての、８層の導体層を有するＰＣＢ中に埋め込まれている。【０１１５】
図１１Ｂは垂直信号経路の縦断面図（図１１Ａの点線９Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第６および第７層である。電源平面は第５層である。信号平面は第１、第３および第８層である。単一の信号バイア９０１はクリアランスホール９０３によってＰＣＢの導体から分離される。【０１１６】
図１１Ａは垂直信号経路の第５層の電源平面の横断面図である。接地バイア９０２の数は１０本である。なお、ここでは、接地バイア９０２の数は１０本としたが、適宜選択可能である。この垂直信号経路のクリアランスホール９０３は面取り楕円の接地バイア配置に対応して面取り楕円の形状となっている。接地バイアの配置の形状は垂直信号経路の特性インピーダンスに影響を与える重要な要因である。垂直信号経路の信号バイアの周りの接地バイアの配置を選ぶことにより、必要な特性インピーダンスを定義できる。本実施形態のクリアランスホール９０３は、接地バイア９０２のこの配置に対応するように定義でき、ここで考えている垂直信号経路の反射減衰量をより少なくできる。このようなタイプの接地バイアの配置は、あらかじめ定義された隣接する接地バイア間の距離を増加することにより、信号バイアを多層ＰＣＢの導体層に配置された平面伝送線に連結することを可能にする。【０１１７】
このように、信号バイアの周囲の接地バイア９０２とこの接地バイア配置に対応したクリアランスホール９０３の配置により、多層ＰＣＢにおける垂直信号経路の特性インピーダンスを制御して、垂直信号経路の特性インピーダンスを他の相互接続回路と整合させることが可能となる。この多層ＰＣＢにおける垂直信号経路の絶縁性は、接地平面に接続された接地バイア９０２と、絶縁スロット９０６によって電源層９０９から分離された、電源層９０９における閉じた接地ストリップ線路９０５によって実現される。【０１１８】
ここで考えている８層の導体層ＰＣＢに埋め込まれた垂直信号経路の遮蔽特性は、信号バイア９０１の周囲の複数の接地バイア９０２の集合と、接地バイア９０２に接続された、導体層からなる接地プレート９０８と、接地バイア９０２と接続する閉じた接地ストリップ線路９０５と、前記接地ストリップ線路とＰＣＢ電源層９０９の間の絶縁スロット９０６によって定まる。【０１１９】
（第８の実施形態）
図１２Ａおよび図１２Ｂに、多層ＰＣＢにおける垂直信号経路の、他の種類の１つを示す。この垂直信号経路も図８Ａおよび図８Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１２０】
図１２Ｂは垂直信号経路の縦断面図（図１２Ａの点線１０Ｂ方向）である。【０１２１】
図１２Ａは垂直信号経路の第５層の電源平面の横断面図である。この例で、垂直信号経路は、信号バイア１００１と、信号バイア１００１の周囲の接地バイア１００２の集合と、接地バイア１００２に接続された、導体層１００８からの接地プレートと、順番に接地バイアと接続する閉じた接地ストリップ線路１００５と、前記接地ストリップ線路とＰＣＢ電源層１００９の間の絶縁スロット１００６により形成される。接地バイア１００２の数は８本である。なお、ここでは、接地バイア１００２の数は８本としたが、適宜選択可能である。この垂直信号経路の特徴は、クリアランスホール１００３に使用する絶縁素材の構成パラメータである比誘電率と比透磁率が、ＰＣＢの導電層を絶縁する素材の構成パラメータと異なることである。ここで考えている例において、ＰＣＢ絶縁素材の比誘電率はε１であるのに対し、クリアランスホール１００３を充填する素材の比誘電率はε２である。クリアランスホールにそのような別の素材を使用することで、垂直信号経路の寸法を圧縮することが可能となるが、それはこの場合、クリアランスホールの素材を適切に選択することで特性インピーダンスの制御が可能になるためである。【０１２２】
例えば、ＰＣＢが、比誘電率が約４．５に等しく誘電正接が約０．０２４に等しいＦＲ−４で満たされているならば、比誘電率が約２．１に等しく誘電正接が約０．０００５に等しいテフロン（登録商標）を用いてクリアランスホールを満たすことにより、ＦＲ−４の素材のみで満たされている垂直信号経路よりもコンパクトな横方向の寸法である垂直信号経路を設計できる。このことは、低損失伝送線構造の特性インピーダンスの周知の式を用いて説明できる。【０１２３】
【数１】
2007046271.tif 000003
ここで、Ｌは分布インダクタンスであり、Ｃは分布キャパシタンスである。【０１２４】
この式によれば、より低い比誘電率の素材を用いてキャパシタンスを減少することにより、ＰＣＢと垂直信号経路を均一に満たす場合と比較して、同じ特性インピーダンスを供給するのに信号バイアと接地バイアの距離を短くできる。【０１２５】
（第９の実施形態）
図１３Ａ及び図１３Ｂに、ある種類の垂直信号経路を示す。この垂直信号経路も図８Ａおよび図８Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１２６】
図１３Ｂは垂直信号経路の縦断面図（図１３Ａの点線１１Ｂ方向）である。【０１２７】
図１３Ａは垂直信号経路の第５層の電源平面の横断面図に第１０層の信号平面のストリップ線路１１１０の横断面図を重ね合わせた図である。接地バイア１１０２の数は７本である。なお、ここでは、接地バイア１１０２の数は７本としたが、適宜選択可能である。【０１２８】
この垂直信号経路は、信号バイア１１０１と、信号バイア１１０１の周囲の複数の接地バイア１１０２の集合と、順番に接地バイアと接続する閉じた接地ストリップ線路１１０５と、前記接地ストリップ線路と電源層１１０９および接地層１１０８の双方の間の絶縁スロット１１０６と、ストリップ線路１１１０の一部を構成する、導体層からなる接地プレートによって構成される。閉じた接地ストリップ線路１１０５と絶縁スロット１１０６は、ストリップ線路１１１０を構成する接地層（ここで考えている例では第９層と第１１層）を除くすべての接地層において構成される。【０１２９】
（第１０の実施形態）
図１４Ａ及び図１４Ｂに、ある種類の垂直信号経路を示す。この垂直信号経路も図８Ａおよび図８Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１３０】
図１４Ｂは垂直信号経路の縦断面図（図１４Ａの点線１２Ｂ方向）である。【０１３１】
図１４Ａは垂直信号経路の第５層の電源平面の横断面図に第１０層の信号平面のストリップ線路１２１０の横断面図を重ね合わせた図である。この垂直信号経路は、信号バイア１２０１と、信号バイア１２０１の周囲の接地バイア１２０２の集合と、順番に接地バイアと接続する閉じた接地ストリップ線路１２０５と、前記接地ストリップ線路と電源層１２０９、接地層１２０８および信号層１２０７の間の絶縁スロット１２０６と、ストリップ線路１２１０の一部を構成する、導体層からなる接地プレートによって構成される。接地バイア１２０２の数は７本である。なお、ここでは、接地バイア１２０２の数は７本としたが、適宜選択可能である。閉じたストリップ線路と絶縁スロットは、ストリップ線路１２１０を構成する層（ここで考えている例では第９層、第１０層および第１１層）を除くすべての導体層において構成される。【０１３２】
（第１１の実施形態）
図１５Ａおよび図１５Ｂに信号バイアの数が１でない場合も垂直信号経路を形成できる例を示す。【０１３３】
図１５Ｂは垂直信号経路の縦断面図（図１５Ａの点線１３Ｂ方向）であり、絶縁素材によって分離されるＰＣＢ導体層の配置は以下のようになっている。接地平面は第２、第４、第５、第７、第９、および第１１層である。電源平面は第６層である。信号平面は第１、第３、第８、第１０および第１２層である。対になった２つの信号バイア１３０１はクリアランスホール１３０３によってＰＣＢの導体から分離される。【０１３４】
図１５Ａは垂直信号経路の第６層の電源平面の横断面図である。【０１３５】
この垂直信号経路は、対になった２つの信号バイア１３０１と、信号バイア１３０１の周囲の接地バイア１３０２の集合と、接地バイア１３０２に接続された、導体層からなる接地プレート１３０８と、順番に接地バイアと接続する閉じた接地ストリップ線路１３０５と、前記接地ストリップ線路とＰＣＢ電源層１３０９の間の絶縁スロット１３０６により形成される。接地バイア１３０２の数は８本である。なお、ここでは、接地バイア１３０２の数は８本としたが、適宜選択可能である。垂直信号経路のクリアランスホール１３０３は、信号バイア１３０１を垂直信号経路の接地プレートから分離する。【０１３６】
対になった２つの信号バイアにより垂直信号経路を形成する最も重要な理由の１つは、対になった２つの信号バイアが差分相互配線回路において差分信号を送るのに用いることができることである。シングルエンドの信号と比較するならば、差分信号が全く異なる電磁動作を実証することは周知である。特に、差分信号は接地システムからのノイズを著しく除くことができ、放射放出を減少できる。【０１３７】
（第１２の実施形態）
図１６Ａおよび図１６Ｂも信号バイアの数が１でない場合に垂直信号経路を形成できる例を示す。【０１３８】
この垂直信号経路も図１５Ａおよび図１５Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１３９】
図１６Ｂは垂直信号経路の縦断面図（図１６Ａの点線１４Ｂ方向）である。【０１４０】
図１６Ａは垂直信号経路の第６層の電源平面の横断面図である。【０１４１】
この垂直信号経路もまた、対になった２つの信号バイア１４０１と、信号バイア１４０１の周囲の接地バイア１４０２の集合と、接地バイア１４０２に接続された、導体層１４０８からなる接地プレート１４０８と、順番に接地バイアと接続する閉じた接地ストリップ線路１４０５と、前記接地ストリップ線路とＰＣＢ電源層１４０９の間の絶縁スロット１４０６により形成される。接地バイア１４０２の数は８本である。なお、ここでは、接地バイア１４０２の数は８本としたが、適宜選択可能である。しかしながら、この垂直信号経路におけるクリアランスホール１４０３は、楕円形の接地バイア配置に対応して楕円形の断面形状となっている。このことによって例示の垂直信号経路の反射減衰量を最小にできる。最小の反射減衰量を与える楕円形クリアランスホールの寸法は、３次元全波電磁界ソルバあるいは最適化手法を用いることにより、実例に適用することによって定めることができる。【０１４２】
（第１３の実施形態）
図１７も信号バイアの数が１でない場合に垂直信号経路を形成できる例を示す。【０１４３】
図１７は垂直信号経路の電源平面の横断面図である。【０１４４】
信号バイア対の周囲の接地バイアの配置とクリアランスホールの形状および寸法を用いて、高絶縁垂直信号経路の特性インピーダンスを制御することができ、また広い周波数帯域においてこの信号経路が働くようにできる。図１７に、１例として、信号バイア対１５０１の周囲に長方形に配置した接地バイア１５０２と、この配置に対応する長方形のクリアランスホール１５０３を示す。この垂直信号経路もまた、接地バイア１５０２に接続された多層のＰＣＢ導体層からなる接地プレートと、順番に接地バイアと接続する、閉じたストリップ線路１５０５と、前記閉じたストリップ線路とＰＣＢ電源層の間の絶縁スロット１５０６により形成される。接地バイア１５０２の数は１０本である。なお、ここでは、接地バイア１５０２の数は１０本としたが、適宜選択可能である。【０１４５】
（第１４の実施形態）
図１８Ａおよび図１８Ｂも信号バイアの数が１でない場合に垂直信号経路を形成できる例を示す。【０１４６】
この垂直信号経路も図１５Ａおよび図１５Ｂと同じ構成の１２層の導体層を有するＰＣＢ中に埋め込まれている。【０１４７】
図１８Ｂは垂直信号経路の縦断面図（図１８Ａの点線１６Ｂ方向）である。【０１４８】
図１８Ａは垂直信号経路の第６層の電源平面の横断面図にストリップ線路対１６１０とマイクロストリップ線路対１６１１の横断面図を重ね合わせた図である。【０１４９】
図１８Ａおよび図１８Ｂに、１例として、ストリップ線路対１６１０とマイクロストリップ線路対１６１１を接続する垂直信号経路を示す。【０１５０】
この垂直信号経路は、対になった２つの信号バイア１６０１と、信号バイア対１６０１の周囲の接地バイア１６０２の集合と、接地バイア１６０２に接続された導体層からなる接地プレート１６０８と、接地バイアに順番に接続する閉じた接地ストリップ線路１６０５と、前記接地ストリップ線路とＰＣＢ電源層１６０９の間の絶縁スロット１６０６により形成される。接地バイア１６０２の数は１０本である。なお、ここでは、接地バイア１６０２の数は１０本としたが、適宜選択可能である。垂直信号経路のクリアランスホール１６０３は、この高絶縁垂直信号経路において高度な電気的特性を実現するため、矩形の面取りを行っている長方形の接地バイア配置に対応して矩形の面取りを行っている長方形の断面形状を有している。【０１５１】
上述した垂直信号経路の各例は、多層ＰＣＢ技術に適用されるものである。しかしながら、これらの垂直信号経路が、電源導体層と接地導体層を有する如何なる多層構造にも使用できるということは十分理解されよう。【０１５２】
（第１５の実施形態）
１例として、図１９Ａに、チップ１７２０の１つのピンに接続される多層パッケージ１７２１における、垂直信号経路の縦断面図を示す。同図で、多層パッケージの導体層の配置は以下のようになっている。接地平面は第２層と第４層である。電源平面は第３層である。また、図１９Ｂに、第３の導体層における垂直信号経路の横断面図（図１９Ａの点線１７Ｂ方向）を示す。【０１５３】
この垂直信号経路は、信号バイア１７０１と、信号バイア１７０１の周囲の正方形配置（垂直信号経路の接地バイアの一例として）の接地バイア１７０２の集合と、接地バイア１７０２に接続された導体層からなる接地プレート１７０８と、接地バイアに順番に接続する閉じた接地ストリップ線路１７０５と、前記接地ストリップ線路と多層パッケージの電源層１７０９の間の絶縁スロット１７０６により形成される。接地バイア１７０２の数は８本である。なお、ここでは、接地バイア１７０２の数は８本としたが、適宜選択可能である。クリアランスホール１７０３は、垂直信号経路の信号部分と接地部分を分離する。この垂直信号経路では、図１２Ｂで説明したのと同様に、クリアランスホール１７０３に使用する絶縁素材の構成パラメータである比誘電率と比透磁率が、多層パッケージの導体層を絶縁する素材の構成パラメータと異ならせている。【０１５４】
（第１６の実施形態）
他の例として、図２０Ａに、チップ１８２０の１つのピンに接続される多層パッケージ１８２１における縦断面図を示す。同図で、多層パッケージの導体層の配置は図１６Ａと同様である。図２０Ｂに、第３の導体層における垂直信号経路の横断面図（図２０Ａの点線１８Ｂ方向）を示す。この考慮されているケースの垂直信号経路は、信号バイア１８０１と、信号バイア１８０１の周囲の円形配置（垂直信号経路の接地バイアの他の例）の接地バイア１８０２の集合と、接地バイア１８０２に接続された第２の導体層からなる接地プレート１８０８と、接地バイアに順番に接続する第３の導体層における閉じた接地ストリップ線路１８０５と、前記接地ストリップ線路と電源層１８０９の間の絶縁スロット１８０６と、第４の導体層に配置され、この導体層で絶縁スロット１８０６により接地プレートから分離される閉じた接地ストリップ線路１８０５とにより形成される。接地バイア１８０２の数は８本である。なお、ここでは、接地バイア１８０２の数は８本としたが、適宜選択可能である。クリアランスホール１８０３は、垂直信号経路の信号部分と接地部分を分離する。【０１５５】
（第１７の実施形態）
図２１Ａに、チップ１９２０の１つのピンに接続される多層パッケージ１９２１における、垂直信号経路の縦断面図を示す。同図で、７層の導体層パッケージの導体層の配置は以下のようになっている。接地平面は第２層、第４層及び第６層である。電源平面は第３層である。信号平面は第５層である。また、図２１Ｂに、第３の導体層における垂直信号経路の横断面図（図２１Ａの点線１９Ｂ方向）を示す。このケースの垂直信号経路は、信号バイア１９０１と、信号バイア１９０１の周囲の正方形配置（垂直信号経路の接地バイアの他の例）の接地バイア１９０２の集合と、接地バイア１９０２に接続された第２の導体層からなる接地プレート１９０８と、接地バイアに順番に接続する第３の導体層における閉じた接地ストリップ線路１９０５と、前記接地ストリップ線路と電源層１９０９の間の絶縁スロット１９０６と、第４と第６の接地層及び第５の信号導体層に配置され、この導体層で絶縁スロット１９０６により他の導体層から分離される閉じた接地ストリップ線路１９０５とにより形成される。接地バイア１９０２の数は８本である。なお、ここでは、接地バイア１９０２の数は８本としたが、適宜選択可能である。クリアランスホール１９０３は、垂直信号経路の信号部分と接地部分を分離するのに役立つ。【０１５６】
多層ＰＣＢでの使用が提案された高絶縁垂直信号経路の設計方法及び構造は、多層構造をパッケージに応用した多層パッケージングに直接適用可能であることに、留意すべきである。例えば、図６〜１８で示された多層ＰＣＢにおける垂直信号経路の構造は、多層パッケージングにも使用可能である。【０１５７】
更に、提案された高絶縁垂直信号経路は、信号層、接地層及び電源層から構成されるいかなる多層基板技術に対しても、形成可能であることは、明らかである。【０１５８】
絶縁スロットが形成されている導体層として、主たる対象を電源層として記載したが、信号層あるいは接地層に絶縁スロットを設けても良い。【０１５９】
また、図１３Ａおよび図１３Ｂの第９の実施形態のように、電源層と接地層に絶縁スロットを設けたり、図１４Ａおよび図１４Ｂの第１０の実施形態のように、電源層と接地層と信号層とに絶縁スロットを設けたりできるように、電源層、信号層、接地層を各々組み合わせて絶縁スロットを設けることができる。
【図１Ａ】
2007046271.tif 000004
【図１Ｂ】
2007046271.tif 000005
【図２】
2007046271.tif 000006
【図３】
2007046271.tif 000007
【図４Ａ】
2007046271.tif 000008
【図４Ｂ】
2007046271.tif 000009
【図５Ａ】
2007046271.tif 000010
【図５Ｂ】
2007046271.tif 000011
【図６Ａ】
2007046271.tif 000012
【図６Ｂ】
2007046271.tif 000013
【図７Ａ】
2007046271.tif 000014
【図７Ｂ】
2007046271.tif 000015
【図８Ａ】
2007046271.tif 000016
【図８Ｂ】
2007046271.tif 000017
【図９Ａ】
2007046271.tif 000018
【図９Ｂ】
2007046271.tif 000019
【図１０Ａ】
2007046271.tif 000020
【図１０Ｂ】
2007046271.tif 000021
【図１１Ａ】
2007046271.tif 000022
【図１１Ｂ】
2007046271.tif 000023
【図１２Ａ】
2007046271.tif 000024
【図１２Ｂ】
2007046271.tif 000025
【図１３Ａ】
2007046271.tif 000026
【図１３Ｂ】
2007046271.tif 000027
【図１４Ａ】
2007046271.tif 000028
【図１４Ｂ】
2007046271.tif 000029
【図１５Ａ】
2007046271.tif 000030
【図１５Ｂ】
2007046271.tif 000031
【図１６Ａ】
2007046271.tif 000032
【図１６Ｂ】
2007046271.tif 000033
【図１７】
2007046271.tif 000034
【図１８Ａ】
2007046271.tif 000035
【図１８Ｂ】
2007046271.tif 000036
【図１９Ａ】
2007046271.tif 000037
【図１９Ｂ】
2007046271.tif 000038
【図２０Ａ】
2007046271.tif 000039
【図２０Ｂ】
2007046271.tif 000040
【図２１Ａ】
2007046271.tif 000041
【図２１Ｂ】
2007046271.tif 000042
【国際調査報告】
2007046271.tif 000043
2007046271.tif 000044
2007046271.tif 000045
2007046271.tif 000046