(57)【要約】  本発明は、新規な基板埋込みインダクタを提供することを目的とする。本発明に係るインダクタは、プリント基板(2,13)の厚み方向に延在する導体(32)と、前記導体に間隙を空けること無く密着した磁性体(30)とを備えた基板埋込みインダクタ(10)である。この磁性体(30)は、円筒形状に形成されたフェライト等から形成され、導体(32)は円筒形フェライトの内周面に析出された銅メッキからなり、プリント基板の厚み方向に挿入される。
2007129526.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有する磁性体と、
前記貫通孔表面に形成された導体とからなり、電源回路の一部を構成するインダクタ。
【請求項２】
請求項１に記載のインダクタに於いて、
前記導体は、銅から成る、インダクタ。
【請求項３】
請求項１に記載のインダクタに於いて、
前記導体は、概して円柱形状の銅から成る、インダクタ。
【請求項４】
請求項１に記載のインダクタに於いて、
前記導体は、実質的に中空の円柱形状の銅から成る、インダクタ。
【請求項５】
請求項１に記載のインダクタに於いて、
前記磁性体は、前記導体を概して包囲する形状である、インダクタ。
【請求項６】
請求項１に記載のインダクタに於いて、
前記磁性体は、フェライトから成る、インダクタ。
【請求項７】
請求項１に記載のインダクタに於いて、
前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、インダクタ。
【請求項８】
請求項１に記載のインダクタに於いて、
前記磁性体は、磁性粉と樹脂との複合材料から成る、インダクタ。
【請求項９】
請求項１に記載のインダクタに於いて、
前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成る、インダクタ。
【請求項１０】
請求項１に記載のインダクタに於いて、
更に、誘電材料を備え、
前記誘電材料は、前記磁性体を概して包囲する形状である、インダクタ。
【請求項１１】
プリント基板の厚み方向に延在し、貫通孔を有する磁性体と、
前記貫通孔表面に形成された導体とを備えた、基板埋込みインダクタ。
【請求項１２】
請求項１１に記載の基板埋込みインダクタにおいて、
前記導体は、銅から成る、基板埋込みインダクタ。
【請求項１３】
請求項１１に記載の基板埋込みインダクタにおいて、
前記導体は、概して円柱形状の銅から成る、基板埋込みインダクタ。
【請求項１４】
請求項１１に記載の基板埋込みインダクタにおいて、
前記導体は、実質的に中空の円柱形状の銅から成る、基板埋込みインダクタ。
【請求項１５】
請求項１１に記載の基板埋込みインダクタにおいて、
前記磁性体は、前記導体の側面を包囲している、基板埋込みインダクタ。
【請求項１６】
請求項１１に記載の基板埋込みインダクタにおいて、
前記磁性体は、フェライトから成る、基板埋込みインダクタ。
【請求項１７】
請求項１１に記載の基板埋込みインダクタにおいて、
前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、基板埋込みインダクタ。
【請求項１８】
請求項１１に記載の基板埋込みインダクタに於いて、
前記磁性体は、磁性粉と樹脂との複合材料から成る、基板埋込みインダクタ。
【請求項１９】
請求項１１に記載の基板埋込みインダクタに於いて、
前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成る、基板埋込みインダクタ。
【請求項２０】
請求項１１に記載の基板埋込み基板埋込みインダクタにおいて、
更に、誘電体を備え、
前記誘電体は、前記磁性体の側面を包囲している、基板埋込みインダクタ。
【請求項２１】
請求項１１に記載の基板埋込みインダクタにおいて、
更に、誘電体を備え、
前記誘電体は、低い熱膨張特性を有するアンダーフィル材から成る、基板埋込みインダクタ。
【請求項２２】
基板と、
前記基板に形成され、半導体装置に対して給電する電源回路とを備えた電子機器であって、
前記電源回路は、少なくとも、前記基板の厚み方向に形成されたインダクタを有する、電子機器。
【請求項２３】
請求項２２に記載の電子機器において、
前記電源回路は、
前記基板の主面方向に形成された薄膜型キャパシタと、
前記基板の厚み方向に形成されたインダクタと、
前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有する、電子機器。
【請求項２４】
請求項２２に記載の電子機器において、
前記電源回路は、
前記基板の主面方向に形成された薄膜型キャパシタと、
前記基板の厚み方向に形成されたインダクタと、
前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有し、
前記薄膜型キャパシタ，基板埋込みタイプのインダクタ及び電源ＩＣ装置は、前記半導体装置に接近して形成され、前記電源回路と該半導体装置間を短い導電回路で接続している、電子機器。
【請求項２５】
請求項２２に記載の電子機器において、
前記インダクタは、前記基板の厚み方向に延在し、貫通孔を有する磁性体と、
前記貫通孔表面に形成された導体とを有する、電子機器。
【請求項２６】
請求項２２に記載の電子機器において、
前記基板に、複数組の前記電源回路を設けている、電子機器。
【請求項２７】
長手方向に延在する磁性体を用意し、
前記磁性体の軸方向に貫通孔を明け、
前記貫通孔の内面を金属メッキする、インダクタを製造する方法。
【請求項２８】
請求項２７に記載のインダクタを製造する方法において、
前記金属めっきは、銅メッキである、方法。
【請求項２９】
請求項２７に記載のインダクタを製造する方法において、
前記磁性体は、フェライトから成る、方法。
【請求項３０】
請求項２７に記載のインダクタを製造する方法において、
前記磁性体は、磁性体と非磁性体とを含む複合材料から成る、方法。
【請求項３１】
基板へインダクタを組込む方法であって、
長手方向に延在する磁性体を用意し、該磁性体の軸方向貫通孔の内面を金属メッキして製造されたインダクタを用意し、
基板に貫通孔を明け、
前記インダクタを前記貫通孔に挿入し、
前記インダクタと前記基板との間を樹脂で充填して固定する、諸工程を含む、組込む方法。
【請求項３２】
請求項３１に記載の基板へインダクタを組込む方法において、
更に、前記インダクタの貫通孔に樹脂を充填する工程を含む、組込む法。
【請求項３３】
請求項３１に記載の基板へインダクタを組込む方法において、
前記インダクタは貫通孔の両端を金属で塞がれている、組込む法。
【請求項３４】
請求項３１に記載の基板へインダクタを組込む方法において、更に、
前記インダクタが前記基板に固定された後、該基板表面及び該インダクタの貫通孔内面を銅メッキ処理し、パターニングする工程を含む、組込む法。
【請求項３５】
基板へインダクタを組込む方法であって、
円筒形状の磁性体を用意し、
基板に貫通孔を明け、
前記磁性体を前記貫通孔に挿入し、
前記インダクタと前記基板との間を樹脂で充填して固定し、
前記基板表面及び前記磁性体の貫通孔内面を銅メッキ処理し、パターニングする、諸工程を含む、組込む方法。
【請求項３６】
請求項３５に記載の基板へインダクタを組込む方法において、
更に、前記インダクタの貫通孔に樹脂を充填する工程を含む、組込む法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ及びこれを利用した電源回路に関し、更に具体的にはプリント基板に実装されるＬＳＩ用電源回路の平滑化回路に用いられるインダクタ及びこれを利用した電源回路に関する。
【背景技術】
【０００２】
現在、電子機器に使用されるＬＳＩ等の半導体装置は、高性能化と低電力化とを同時に達成するため、駆動電圧が1ボルト程度と非常に低い値まで低下してきている。このようなＬＳＩ負荷に対して駆動電力を提供するためには、交流電源を直流に整流すると共に何段階かに分けて電圧を下げた電力を提供する必要がある。このような用途に対しては、一般に、変換効率に優れたＤＣ−ＤＣコンバータが用いられるが、出力中のノイズを平滑化回路を用いて抑制する必要がある。【０００３】
この平滑化回路を構成する素子は、主として、インダクタとキャパシタとにより構成されるが、双方共に表面実装部品が主流となっている。そして、このような表面実装部品を、プリント基板に搭載する場合、一定の大きさの実装面積が必要となる。
【特許文献１】特開平1-312885「インダクタ埋込み回路基板」（公開  1989年12月18日）  特許文献１は、図１及び２に、スルーホール１８に円筒状フェライト２０を嵌め込み、更に円筒状フェライト２０のスルーホール２２に導体２４を挿入したインダクタが開示されている。
【０００４】
しかし、このような構造では、ミクロに見て、後述する「導体と、該導体に間隙を空けること無く密着した磁性体とを備えたインダクタ」とは異なり、導体と磁性体との間には空隙があり、大きなインダクタンスを得ることはできない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、電子機器の小型化・高密度実装化を図る上で、平滑化回路を構成する表面実装部品は、プリント基板に対する実装面積が比較的大きいという問題がある。また、コスト高という問題も有している。【０００６】
従って、実装面積が比較的小さい部品（インダクタ，キャパシタ）の開発が望まれていた。
【課題を解決するための手段】
【０００７】
そこで、本発明は、新規なインダクタ及びその製造方法を提供することを目的とする。【０００８】
更に、本発明は、新規なインダクタを利用した電源回路を提供することを目的とする。【０００９】
上記目的に鑑みて、本発明に係るインダクタは、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とからなり、電源回路の一部を構成する。【００１０】
更に、上記インダクタでは、前記導体は、銅から成ってもよい。【００１１】
更に、上記インダクタでは、前記導体は、概して円柱形状の銅から成ってもよい。【００１２】
更に、上記インダクタでは、前記導体は、実質的に中空の円柱形状の銅から成ってもよい。【００１３】
更に、上記インダクタでは、前記磁性体は、前記導体を概して包囲する形状であってもよい。【００１４】
更に、上記インダクタでは、前記磁性体は、フェライトから成ってもよい。【００１５】
更に、上記インダクタでは、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってもよい。【００１６】
更に、上記インダクタでは、前記磁性体は、磁性粉と樹脂との複合材料から成ってもよい。【００１７】
更に、上記インダクタでは、前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成ってもよい。【００１８】
更に、上記インダクタでは、更に、誘電材料を備え、前記誘電材料は、前記磁性体を概して包囲する形状であってもよい。【００１９】
更に、本発明に係る基板埋込みインダクタは、プリント基板の厚み方向に延在し、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とを備えている。【００２０】
更に、上記基板埋込みインダクタでは、前記導体は、銅から成ってもよい。【００２１】
更に、上記基板埋込みインダクタでは、前記導体は、概して円柱形状の銅から成ってもよい。【００２２】
更に、上記基板埋込みインダクタでは、前記導体は、実質的に中空の円柱形状の銅から成ってもよい。【００２３】
更に、上記基板埋込みインダクタでは、前記磁性体は、前記導体の側面を包囲してもよい。【００２４】
更に、上記基板埋込みインダクタでは、前記磁性体は、フェライトから成ってもよい。【００２５】
更に、上記基板埋込みインダクタでは、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってもよい。【００２６】
更に、上記基板埋込みインダクタでは、前記磁性体は、磁性粉と樹脂との複合材料から成ってもよい。【００２７】
更に、上記基板埋込みインダクタでは、前記磁性体は、カーボニル鉄粉末と樹脂との複合材料から成ってもよい。【００２８】
更に、上記基板埋込みインダクタでは、更に、誘電体を備え、前記誘電体は、前記磁性体の側面を包囲していてもよい。【００２９】
更に、上記基板埋込みインダクタでは、更に、誘電体を備え、前記誘電体は、低い熱膨張特性を有するアンダーフィル材から成ってもよい。【００３０】
更に、本発明に係る電子機器は、基板と、前記基板に実装された半導体装置と、前記基板に形成され、前記半導体装置に対して給電する電源回路とを備えた電子機器であって、前記電源回路は、少なくとも、前記基板の厚み方向に形成されたインダクタを有する。【００３１】
更に、上記電子機器では、前記電源回路は、前記基板の主面方向に形成された薄膜型キャパシタと、前記基板の厚み方向に形成されたインダクタと、前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有することもできる。【００３２】
更に、上記電子機器では、前記電源回路は、前記基板の主面方向に形成された薄膜型キャパシタと、前記基板の厚み方向に形成されたインダクタと、前記基板の前記半導体装置の実装面とは反対面に実装された電源ＩＣ装置とを有し、前記薄膜型キャパシタ，基板埋込みタイプのインダクタ及び電源ＩＣ装置は、前記半導体装置に接近して形成され、前記電源回路と該半導体装置間を短い導電回路で接続してもよい。【００３３】
更に、上記電子機器では、前記インダクタは、前記基板の厚み方向に延在し、貫通孔を有する磁性体と、前記貫通孔表面に形成された導体とを有していてもよい。【００３４】
更に、上記電子機器では、前記基板に、複数組の前記電源回路を設けてもよい。【００３５】
更に、本発明に係るインダクタを製造する方法は、長手方向に延在する磁性体を用意し、前記磁性体の軸方向に貫通孔を明け、前記貫通孔の内面を金属メッキして、該金属に前記磁性体が密着したインダクタを製造する。【００３６】
更に、上記インダクタを製造する方法では、前記金属めっきは、銅メッキでもよい。【００３７】
更に、上記インダクタを製造する方法では、前記磁性体は、フェライトから成ってよい。【００３８】
更に、上記インダクタを製造する方法では、前記磁性体は、磁性体と非磁性体とを含む複合材料から成ってよい。【００３９】
更に、本発明に係る基板へインダクタを組込む方法は、長手方向に延在する磁性体を用意し、該磁性体の軸方向貫通孔の内面を金属メッキして製造されたインダクタを用意し、基板に貫通孔を明け、前記インダクタを前記貫通孔に挿入し、前記インダクタと前記基板との間を樹脂で充填して固定する、諸工程を含む。【００４０】
更に、上記板へインダクタを組込む方法では、更に、前記インダクタの貫通孔に樹脂を充填する工程を含んでもよい。【００４１】
更に、上記板へインダクタを組込む方法では、前記インダクタは貫通孔の両端を金属で塞がれていてもよい。【００４２】
更に、上記板へインダクタを組込む方法では、更に、前記インダクタが前記基板に固定された後、該基板表面及び該インダクタの貫通孔内面を銅メッキ処理し、パターニングする工程を含んでもよい。【００４３】
更に、本発明に係る基板へインダクタを組込む方法は、円筒形状の磁性体を用意し、基板に貫通孔を明け、前記磁性体を前記貫通孔に挿入し、前記インダクタと前記基板との間を樹脂で充填して固定し、前記基板表面及び前記磁性体の貫通孔内面を銅メッキ処理し、パターニングする、諸工程を含む。【００４４】
更に、上記基板へインダクタを組込む方法では、更に、前記インダクタの貫通孔に樹脂を充填する工程を含んでもよい。
【発明の効果】
【００４５】
本発明によれば、新規なインダクタ及びその製造方法を提供することができる。【００４６】
更に、本発明によれば、新規なインダクタを利用した電源回路を提供することができる。
【図面の簡単な説明】
【００４７】
【図１】図１は、電源回路を実装したプリント基板からなる電子機器の構成を示す図である。
【図２】図２は、図１の電子機器に使用されている電源回路の回路図の基本構成を示す図である。
【図３】図３（Ａ）〜（Ｄ）は、図２の電源回路の動作を説明する電圧、電流の波形図であり、いずれも横軸は時間軸ｔである。
【図４Ａ】図４Ａは、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。
【図４Ｂ】図４Ｂは、別の実施形態の、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。
【図４Ｃ】図４Ｃは、更に別の実施形態の、埋込みインダクタがパッケージに埋め込まれた状態を示す断面図である。
【図５Ａ】図５Ａは、図４のインダクタの外形を規定する図である。
【図５Ｂ】図５Ｂは、フェライトコアとＦＲ−４コアとのインダクタとのインダクタンスを比較した図表である。
【図５Ｃ】図５Ｃは、電流を0.01〜10Ａへ増加したときのインダクタンスを比較した図である。
【図５Ｄ】図５Ｄは、複合材料コアのインダクタとフェライトコアのインダクタとを比較したＢ−Ｔ特性図である。
【図６】図６は、インダクタの形成方法を説明する図である。
【図７Ａ】図７Ａは、形成されたインダクタをプリント基板に埋込みする方法を説明する図である。
【図７Ｂ】図７Ｂは、形成されたインダクタをプリント基板に埋込みする、別の実施形態の方法を説明する図である。
【図７Ｃ】図７Ｃは、形成されたインダクタをプリント基板に埋込みする、更に別の実施形態の方法を説明する図である。
【図８】図８は、図１の電子機器に使用されるプリント基板の製造方法を説明する図である。
【図９】図９は、現在の電源回路を実装したプリント基板からなる電子機器を示す図である。
【符号の説明】
【００４８】
１：電子機器、  ２：パッケージ，ＰＫ、  ３：電源回路、  ４：マザーボード，ＭＢ、  ６，ＭＰＵ：半導体装置、  ８，Ｃ：キャパシタ，薄膜型キャパシタ、  １０，Ｌ：インダクタ，基板埋込みインダクタ、  １１，Ｄ：ダイオード，還流ダイオード、  １２，ＰＷ ＩＣ：電源ＩＣ、  １３：コア基板、  １４：導体回路、  １６：ピン接合、  １８：層部導体回路、  ２５：上層部導体回路、  ２７：貫通孔、  ３０：コア、３０−１：フェライトコア、  ３０−２：複合材料コア、  ３０−３：エアコア、  ３１：貫通孔、  ３２：導体、  ３４：中空、  ３６：穴埋め剤、  ３８：樹脂、  ３９：ビア、  ４０：銅箔、  ４２：銅メッキ（無電解銅メッキ及び電解銅メッキ）、  ４４：穴埋め樹脂、  ４６：電解銅メッキ、  ５２ｕ，５２ｄ，５４ｕ，５４ｄ，５６ｕ，５６ｄ：導体回路、  ５３，５３，５５，５５：ビアホール導体、
【発明を実施するための最良の形態】
【００４９】
以下、本発明に係るインダクタ及びこれを利用した電源回路の実施形態に関して、添付の図面を参照しながら詳細に説明する。なお、この実施形態は例示であって、本発明を何等限定するものではない。また、図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。【００５０】
［電源回路を実装した電子機器］
（構成）
図１は、電源回路を有するプリント基板からなる電子機器１の構成を示す図である。この電子機器１は、パッケージ（ＰＫ）２と、これを搭載したマザーボード（ＭＢ）４とを備え、両者は、例えばピン接合１６により電気的に接続されている。マザーボード４は、適当なプリント基板からなり、この導体回路１４に対して、外部から適当な大きさの直流電圧Ｖｉｎが給電され、ピン接合１６を介してパッケージ２に送られる。【００５１】
パッケージ２は、適当なプリント基板からなり、例えば、コア基板１３と、その両面に夫々形成された下層部絶縁層１５ｕ，１５ｄと、更にその両面に夫々形成された上層部絶縁層２５ｕ，２５ｄと、所望により更にその両面に夫々形成されたソルダーレジスト層３５ｕ，３５ｄとを備えている。コア基板１３には、導体回路５２ｕ，５２ｄとその両導体を接続するスルーホール導体２８が形成されている。下層部絶縁層１５ｕ，１５ｄには、導体回路５４ｕ，５４ｄ及びビアホール導体５３ｕ，５３ｄが形成されている。同様に、上層部絶縁層２５ｕ，２５ｄには、導体回路５６ｕ，５６ｄ及びビアホール導体５５ｕ，５５ｄが形成されている。好ましくは、コア基板１３は、メッキスルーホール法により形成され、下層部絶縁層１５ｕ，１５ｄ及び上層部絶縁層２５ｕ，２５ｄはビルドアップ法により形成される。【００５２】
更に、パッケージ２は、基板埋込みインダクタ（Ｌ）１０と、導体回路５２ｕ-1，５４ｕ-1間に形成された薄膜型キャパシタ（Ｃ）８とを有している。また、パッケージ２には、表面側に半導体装置（ＭＰＵ  Micro Processor Unit）６と、裏面側の、好ましくは、ＭＰＵ６に対応する位置に電源ＩＣ（ＰＷ ＩＣ）１２とが実装されている。【００５３】
薄膜型キャパシタ（Ｃ）８は、コア基板導体回路５２ｕ-1と、下層部導体回路５４ｕ-1と、両導体回路間に誘電体８を介在させて形成された薄膜型キャパシタであり、好ましくは、ＭＰＵ６の近傍に形成される。基板埋込みインダクタ（Ｌ）１０と電源ＩＣ（ＰＷ ＩＣ）１２とに関しては、後で詳細に説明する。【００５４】
これら薄膜型キャパシタ（Ｃ）８，基板埋込みインダクタ（Ｌ）１０及び電源ＩＣ（ＰＷ ＩＣ）１２の全て又はいずれか１つを含む回路によって、ＭＰＵ６に対する給電用の電源回路が構成される。電源回路からＭＰＵ６への給電は、パッケージ２に形成された導体回路（スルーホール導体，ビアホール導体を含む。以下、同じ。）により給電される。この電子機器１では、この電源回路の出力から負荷であるＭＰＵ６迄の距離が、例えば1ｍｍ以内と非常に短い。給電に使用される導体回路長が非常に短いため、配線の寄生抵抗や寄生インダクタンスによる電圧変動を抑制することができる。【００５５】
なお、基板埋込みインダクタ（Ｌ）１０は、パッケージ２のコア基板１３の部分に形成されているが、パッケージ２の一部又は全体に対して形成してもよい。しかし、以下の説明では説明を簡単にするため、基板埋込みインダクタ（Ｌ）１０をコア基板１３の部分に形成した場合を例にとって説明する。【００５６】
更に、パッケージ２に対する給電は、一組の電源回路（即ち、一組の薄膜型キャパシタ８，基板埋込みインダクタ１０及びスイッチングＩＣ１２）に限定されない。ＭＰＵ６等への給電容量が大きい場合、複数組の電源回路を用意し、これらを並列に接続して、夫々の電源回路が給電を分担することもできる。この場合、薄膜型キャパシタ８，基板埋込みインダクタ１０及び電源ＩＣ（ＰＷ ＩＣ）１２は、夫々、必要な組数だけ用意される。【００５７】
（回路及び動作）
図２は、図１の電子機器に使用されている電源回路３の基本構成を示す図である。この電源回路は、入力直流電圧を降圧するＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータは、入力電源Ｖｉｎに対して、電源ＩＣ（ＰＷ ＩＣ）１２と、埋込みインダクタ（Ｌ）１０と、負荷であるＭＰＵ６とが直列に接続され、更に、負荷ＭＰＵ６の両端に薄膜型キャパシタ（Ｃ）８が並列接続されている。電源ＩＣ（ＰＷ ＩＣ）１２は、スイッチング素子（ＳＷ）９とダイオード（Ｄ）１１とを有し、ダイオード１１は負荷ＭＰＵ１６に対して並列に接続された還流ダイオードとして機能する。負荷ＭＰＵ６用の電源として、スイッチング素子（ＳＷ）９の周波数は0.1〜10ＭＨｚ程度である。【００５８】
このＤＣ−ＤＣコンバータは、前段で、直流チョッパ回路として、入力電圧Ｖｉｎを電源ＩＣ（ＰＷ ＩＣ）１２により周期ＴとＯＮ時間ｔonとの比率を変化させて負荷電圧の平均値を変化させ、後段で、この出力電圧を平滑化している。ここで、負荷の両端に発生する電圧をＶｏｕｔとする。【００５９】
図２に示すＤＣ−ＤＣコンバータの基本的な動作は、電源ＩＣ（ＰＷ ＩＣ）１２がＯＮになると、チョークコイルである埋込みインダクタ（Ｌ）１０、薄膜型キャパシタ（Ｃ）８及び負荷であるＭＰＵ６に電流が流れる。このとき、埋込みインダクタ(L)１０と薄膜型キャパシタ（Ｃ）８には電磁エネルギが蓄積される。次に、電源ＩＣ（ＰＷ ＩＣ）１２がＯＦＦになると、薄膜型キャパシタ（Ｃ）８に蓄積された電磁エネルギにより、負荷であるＭＰＵ６に電流が流れ続ける。同様に、埋込みインダクタ（Ｌ）１０に蓄積された電磁エネルギは、フライホイール・ダイオードであるダイオード（Ｄ）１１を通して流れ続ける。再び、電源ＩＣ（ＰＷ ＩＣ）１２がＯＮになると、ダイオード（Ｄ）１１の逆回復時間経過後、埋込みインダクタ（Ｌ）１０、薄膜型キャパシタ（Ｃ）８及び負荷であるＭＰＵ６に電流が流れ、埋込みインダクタ（Ｌ）１０と薄膜型キャパシタ（Ｃ）８には、再び電磁エネルギが蓄積される。【００６０】
この一連の動作において、負荷ＭＰＵ６に加わる電圧Ｖｏｕｔは、脈流分を含み、電圧・電流の脈流分は埋込みインダクタ（Ｌ）１０及び薄膜型キャパシタ（Ｃ）８の容量によって決定される。ここで、脈流分（電流変動ΔＩＬ）に対しては、予め設計仕様値が定められ、この仕様値以下にするため平滑化回路（埋込みインダクタ（Ｌ）１０及び薄膜型キャパシタ（Ｃ）８で構成されるフィルタ回路）によって脈流が抑圧される。即ち、入力電圧Ｖｉｎが断続波形となっても、直流電流はダイオードＤ１１を流れることにより連続波形となり脈流分を小さくできる。更に、埋込みインダクタ（Ｌ）１０のインダクタンスを大きくすればするほど、より一層直流電流を平滑にすることができる。【００６１】
一方、この電源回路は、駆動電圧が1ボルト程度のＭＰＵ１６に使用されるものであり、このような低電圧では抵抗による電圧降下は極力避けねばならない。従って、埋込みインダクタ（Ｌ）１０としては、抵抗値が小さく、インダクタンスが大きく、更に電子機器の小型化・高密度実装のためサイズの小さなもの、が必要となる。【００６２】
図３（Ａ）〜（Ｄ）は、これらの動作を説明する電圧、電流の波形図であり、いずれも横軸は時間軸ｔである。図３（Ａ）は、スイッチング素子（ＳＷ）９がＯＮ状態の場合の入力直流電圧Ｖｉｎを示し、図３（Ｂ）は埋込みインダクタ（Ｌ）１０に流れる電流ＩLを示している。スイッチング素子（ＳＷ）９がＯＮ状態である限り、入力直流電圧Ｖｉｎ及び直流電流ＩLは一定である。【００６３】
図３（Ｃ）に示すように、スイッチ素子(SW)９が、周期Ｔ、時間ｔonでＯＮになると、入力電圧Ｖｉｎに対する出力電圧は、入力電圧Ｖｉｎが断続した方形波となる。このときの入力電圧の平均電圧は、Ｖｏｕｔ＝（ｔon／Ｔ）・Ｖｉｎと小さくなる。【００６４】
埋込みインダクタ（Ｌ）１０と薄膜型キャパシタ（Ｃ）８により、負荷ＭＰＵ１６には脈流分を含むが連続した電圧が印加される。図３（Ｄ）は、埋込みインダクタ（Ｌ）１０に流れる電流である。この電流は、平均値ＩL,avgで、脈流分ΔＩLである。【００６５】
［インダクタ］
（構成）
図４（Ａ）は、埋込みインダクタ１０がパッケージ２に埋め込まれた状態を示す断面図である。インダクタ（Ｌ）１０は、抵抗値をできるだけ下げて、インダクタンスをできるだけ大きくし、サイズをできるだけ小さくすることが好ましい。一般に、導体長を長くするとインダクタンスは増加するが、抵抗も増加する。一方、導体の傍に磁性体を置くことでインダクタンスは増加する。【００６６】
このため、本発明者は、インダクタ用の導体として金属銅を採用し、且つ長さを短くすることで抵抗値を下げると共に、近傍に磁性体を配置することでインダクタンスを増加させることとした。この観点から、本発明者は、一実施形態として図４（Ａ）〜（Ｃ）に夫々示す基板埋め込みタイプのインダクタ１０を提案する。前述したように、ここでは、インダクタ１０をコア基板１３の部分に形成した場合に付いて説明するが、パッケージ２全体又はその一部に対して形成してもよい。【００６７】
図４（Ａ）に示す埋込みインダクタ（Ｌ）１０は、スルーホール銅から成る導体(con.)３２と、その周囲を包囲する円筒状のフェライトからなるコア(core)３０とから形成され、スルーホール銅の内部は中空３４となっている。導体３２に中空３４を形成することで、導体３２とコア３０との間の熱膨張の差により発生するストレスを開放している。【００６８】
埋込みインダクタ１０は、コア基板１３に明けられた貫通孔２７に配置され、周囲は樹脂３８で被覆されている。埋込みインダクタ１０の両端面の開口を塞ぐようにビア導体３９が形成され、導体層５２ｕ，５２ｄに夫々接続されている。【００６９】
図４（Ｂ）は、別の実施形態の埋込みインダクタ（Ｌ）１０を示し、スルーホール導体３２は、コア基板表面の導体回路（コア基板の表面に形成されている配線、電源又はグランドパターンを構成する略面状の導体回路、又は上層との導通を行うビアホール導体と接続するためのスルーホールランド）と導通している。スルーホールランドは、コア基板表面で再配線しない。【００７０】
図４（Ｃ）は、図４（Ｂ）におけるスルーホール導体３２内に穴埋め剤３６が充填されており、更に穴埋め剤を閉塞する蓋状導体３９が形成されている。この蓋状導体３９の上にビアホール導体を形成してもよい。ここで、穴埋め剤３６としては、低弾性の材料が好ましい。磁性体、スルーホール導体、コア基板間の熱膨張差に起因する応力を緩和できるからである。【００７１】
（性能）
図５Ｂ〜５Ｄは、図５Ａのフェライトコアを使った埋込みインダクタ１０の性能を示す図表である。最初に、フェライトコアの厚みを変化させた場合について検討した。ここでは、コア材を有機材料（ＦＲ−４）（比透磁率＝1）で形成したものを比較例として示す。【００７２】
図５Ａは、図４のインダクタ（Ｌ）１０の外形を規定する図である。ここで示す埋込みインダクタのサンプルでは、図５Ｂに示すように導体３２及びコア３０の長さはｌcon.＝ｌcore＝１ｍｍと一定であり、導体の半径もrcon.＝１ｍｍと一定である。この条件の下、コア半径をｒcore＝0.25〜2ｍｍと変化させて、インダクタンスの変化を求めている。なお、比較例である有機材料（ＦＲ−４）コアのインダクタも同じサイズである。【００７３】
フェライトコアのインダクタ１０のインダクタンスを求めると、コア半径ｒcore＝0.25では5.70×10-8  Ｈ、ｒcore＝0.50ｍｍでは1.12×10-7  Ｈ、ｒcore＝1ｍｍでは1.74×10-7  Ｈ、ｒcore＝2ｍｍでは2.20×10-7  Ｈとなる。この結果より、インダクタンスはフェライトのコアの厚みに依存していることが判明した。また、このインダクタンス値は、有機材料ＦＲ−４コアのインダクタに比較して、インダクタンス増加倍率は、夫々、40.5倍、79.6倍、123.7倍、155.9倍であった。導体と磁性体とが、間隙を空けること無く密着しているために、このような大きなインダクタンスを得ることができる。【００７４】
次に、図５Ａのインダクタのフェライト磁性体に対して、他の種類の磁性体の利用を検討した。ここでは、磁性体と非磁性体との複合材料を提案する。実験では、磁性体としてカーボニル鉄粉末と非磁性体として樹脂との複合材料を利用したコアを使ったインダクタを作成し、図５Ａのフェライトコアのインダクタと比較した。両インダクタとも、コアの半径ｒcore＝0.25ｍｍである。【００７５】
図５Ｃは、両方のインダクタに対して、電流を0.01〜10Ａへ増加したときのインダクタンスを比較した図である。コア材としてＦＲ−４（絶縁材）に代わりに、比透磁率＝１のコアが無いエアコア３０−３を比較例として表示する。ここで、フェライトコアのインダクタ３０−１は、電流が0.01〜0.1の範囲ではインダクタンスは高いが、電流が1〜10Ａに増加すると飽和して徐々に低下している。なお、図５Ｂに示すように、測定電流0.01Ａ、コア半径ｒcore＝0.25ｍｍのとき、インダクタンスは5.70×10-8Ｈである。このインダクタンスは、図５Ｃのカーブ３０−１の左端（電流0.01Ａ）のインダクタンスに対応する。【００７６】
一方、複合材料コアのインダクタ３０−２は、フェライトコアのインダクタ３０に比較してインダクタンスは低いが、エアコアのインダクタ３０−３に比較すれば３倍程度高く、更に電流が増加しても一定値を維持する特性を有している。【００７７】
図５Ｄは、複合材料コアのインダクタ３０−２とフェライトコアのインダクタ３０−１とを比較したＢ−Ｔ特性図である。ここで、磁界強度を0〜20,000Ａ／ｍと上げると、フェライトコアのインダクタンス３０−１は比透磁率が高いため急速に磁化するが、直ぐに磁気飽和を起こしている。これに対して、複合材料コアのインダクタンス３０−２は比透磁率が比較的低いため、磁気飽和を起こすことなく磁界強度にほぼ比例して磁化される。この特性が、図５Ｃで、フェライトコアのインダクタ３０−１は、インダクタンスは高いが、電流が高くなると飽和して徐々に低下し、一方、複合材料コアのインダクタ３０−２はインダクタンスは比較的低いが一定値を維持する原因と推察している。【００７８】
本実施形態に係るインダクタンス１０は、電源回路に使用されるため大きい電流が流れる可能性がある。電流値が比較的低いときは、インダクタンスが高いフェライトコアのインダクタ３０−１が好ましい。一方、電流が比較的大きな場合（例えば、0.1Ａ以上若しくは1Ａ以上の場合）、インダクタンスが比較的低くいが、電流が増加してもインダクタンスが一定である複合材料コアのインダクタ３０−２が好ましい。勿論、本発明者の最終的な開発目標は、インダクタンスが高く、電流が増加しても一定のインダクタンスを維持するインダクタの開発にある。【００７９】
本実施形態のインダクタは、（例えば、スイッチング電源回路においては、交流電力を直流化するために、或いは、直流電流若しくは低周波の交流電流から高周波成分を遮断するため）高周波領域で大電流の制御を行う電源回路の一部を構成するインダクタに用いることが出来る。【００８０】
（インダクタの形成方法）
図６は、インダクタの形成方法を、コア材としてフェライトを使用した場合を説明する図である。なお、コア材として複合材料を使用する場合もほぼ同様である。【００８１】
磁性材料であるフェライトバルク材料３０を用意する（工程１）。【００８２】
次に、このフェライト３０を貫通孔３１をもつ円筒状に成形、焼成する（工程２）。焼成後の円筒状フェライト３０の寸法は、好ましくは、高さ方向0.05〜1.00ｍｍとなるようにする。フェライト材料の成形及び焼成条件は、焼成後の相対密度が95％以上、好ましくは98％以上となるようにする。このとき、焼成後のフェライト３０は、比透磁率100〜150、飽和磁化約0.4Ｔ（テスラ）である。こうして、コア部分３０が形成される。なお、フェライトを円形形状に成形、焼成し、その後に適当な手段（例えば、ドリル）で軸線に沿って穴明けして形成することもできる。【００８３】
次に、円筒状フェライト３０の両端面を、貫通孔３４を除いてレジストフィルムで被覆し、化学銅メッキ法（無電解銅メッキ）によりフェライト表面（貫通孔３１の内周面）に薄く銅メッキを施し、ピロリン酸銅メッキ法（電解銅メッキ）により厚さ20μｍ程度の銅メッキを施し、導体３２を形成する（工程３）。コア部分３０にメッキで導体３２を形成することで、両者は間隙を空けること無く密着した関係となる。その後、ドライフィルムを除去する。このとき、スルーホール導体３０がコア３０から突出したときは、研磨して除去する。【００８４】
次に、特開2000-232078（公開日2000年08月22日）に記載されているように、スルーホール導体３２を陰極として、基板表面にめっき液を含浸したメッキヘッドを接触させ、片方ずつ測定用パッド３２ｔを形成する（工程４（ａ）又は（ｂ））。パッド３２ｔの表面にＮｉ／Ａｕメッキを施してもよい。【００８５】
断面形状で見ると、中空３４、その周囲に導体３２、その周囲にフェライトコア３０が、同心円状に配置されている（X-X断面図）。図５（Ｂ）〜（Ｄ）では、この測定用パッド３２ｔに対して、インピーダンス・アナライザのマイクロプローブを接触させて測定している。【００８６】
なお、図５（Ｂ）〜（Ｄ）において、このフェライトコア３０−１の別形態として示した３０−２は、フェライトの代わりに複合材料を用意し、比較例は、フェライトの代わりにＦＲ−４（難燃性エポキシ樹脂）を用意し、上記工程（１）〜（４）を同じサイズ、同じ工程、同じ条件で作成したものである。【００８７】
（基板への埋込み方法）
図７Ａ〜７Ｃは、形成されたインダクタ１０を、コア基板１３に埋込みする方法を夫々説明する図である。なお、前述したように、インダクタ１０を、パッケージ２の全体又は一部に対して埋め込んでもよい。【００８８】
図７Ａに示す埋込みする方法は、コア基板１３に、インダクタ埋込用のスルーホール２７を、例えば、ドリルで穴明けする（工程Ａ−１）。図６の工程（１）〜（４ａ又は４ｂ）で形成したインダクタ１０を、このスルーホールに挿入する（工程Ａ−２）。インダクタ１０の周囲に樹脂３８を埋め込む。この樹脂３８は、フィリップチップ実装に於いて使用される低ＣＴＥ（熱膨張係数）のアンダーフィル樹脂が好ましい。次に、両端面の樹脂３８の中心部をレーザで穴明けして開口３８ａを形成する（工程Ａ−３）。無電解銅メッキ及び電解銅メッキによりフィルドビア３９を形成し、更にパッケージ２の表面導体層５２ｕ，５２ｄと接続する（工程Ａ−４）。好ましくは、更に絶縁層としてソルダーレジスト層を形成してもよい。【００８９】
図７Ｂに示す埋込みする方法は、銅箔４０付きのコア基板１３を穴明けし（工程Ｂ−１）、インダクタ１０を挿入し（工程Ｂ−２）、インダクタの周囲に樹脂を埋込み（工程Ｂ−３）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｂ−４ａ）、パターニングしている（工程Ｂ−５ａ）。なお、（工程Ｂ−３）の後で、インダクタの開口を穴埋め樹脂を充填し（工程Ｂ−４ｂ）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｂ−５ａ）、パターニングしてもよい（工程Ｂ−６ａ）。なお、コア基板１３は、銅箔４０無しのものでもよい。【００９０】
図７Ｃに示す埋込みする方法は、銅箔４０が無いコア基板１３を使用し、インダクタ１０のコア３０を基板に挿入後、導体３２を形成する例である。コア基板１３を穴明けし（工程Ｃ−１）、図６の（工程１）〜（工程２）で形成した円筒状フェライト３０を挿入し（工程Ｃ−２）、円筒状フェライト３０の周囲に樹脂を埋込み、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｃ−３）、パターニングしている（工程Ｃ−４ａ）。なお、（工程Ｃ−３）の後で、インダクタの開口を穴埋め樹脂を充填し（工程Ｃ−４ｂ）、無電解銅メッキ及び電解銅メッキ４２を施し（工程Ｃ−５ｂ）、パターニングしてもよい（工程Ｃ−６ｂ）。なお、コア基板１３は、銅箔４０有りのものでもよい。【００９１】
図７Ａ〜Ｃの埋込み方法において、基板としては、樹脂基板でもセラミック基板でも使用することができる。【００９２】
（プリント板製造方法）
図８は、図１の電子機器１のパッケージ２及びマザーボード４として使用されるプリント基板の製造方法を簡単に説明する。多層プリント基板の製造方法としては、メッキスルーホール法と新方式プロセス法が知られている。新方式プロセス法としては、メッキ法ビルドアップ法，導電ペースト法ビルドアップ法，ビルドアップ転写法，転写法，柱状めっきビルドアップ法，一括積層法等がある。更に、メッキ法ビルドアップ法に関しても、材料と穴明け法により、樹脂付銅箔方式，熱硬化性樹脂方式，感光性絶縁樹脂方式等に分類される。ここでは、本出願人が比較的多く採用している、メッキ法ビルドアップ法の熱硬化性樹脂方式に沿って説明する。【００９３】
図８Ａに示すように、コア基板１３０を用意する。このコア基板１３０は、メッキスルーホール法によって製造される。ガラス布エポキシ樹脂銅張積層板又はガラス布高耐熱樹脂銅張積層板に内層導体パターンを形成し、これを必要枚数用意し、プリプレグという接着シートで積層接着し、１枚の板にする。これに穴明けを行い、穴内の壁面、表面にメッキスルーホール法でメッキ１３６を行い、内外導体層を接続する。その後、表面パターン１３４を作成して、コア基板は製造される。この図では、内層にも導体回路を有する多層コア基板であるが、両面銅張積層板を出発材料として、内層には導体回路を設けず、表裏の導体回路をスルーホール導体で接続した両面コア基板としてもよい。【００９４】
図８Ｂに示すように、コア基板１３０の上に絶縁層１５０を形成する。この絶縁層１５０は、液状のものをコーティングするか、フィルム状のものを加熱し真空で圧着するラミネート法で形成する。【００９５】
図８Ｃに示すように、絶縁層にレーザで穴１５０ａを明けを行う。【００９６】
図８Ｄに示すように、穴内面及び絶縁層表面に対して無電解銅メッキと電解銅メッキにより導通化する。このとき、めっきの密着性を向上させるため、穴内面及び絶縁層表面を粗面化処理する。【００９７】
図８Ｅに示すように、表面側の導体パターン１５８の形成を行う。導体パターンの形成は、電解銅メッキ１６０を全面に行うパネルメッキを行い、銅メッキの上面にエッチングレジストを形成し、その後エッチングにより導体パターン１５８を形成する（サブトラクティブ法）。なお、その他の方法、例えば、セミアディティブ法，フルアディティブ法等を用いることもできる。【００９８】
図８Ｆに示すように、同様に裏面側の導体パターン１５８の形成を行う。この段階で、１層の導体パターンが形成されるので、図８Ｂ〜図８Ｆの工程を所望の回数だけ繰り返す。【００９９】
図８Ｇに示すように、ここでは図８Ｂ〜図８Ｆの工程を更に一回繰り返すことにより、多層プリント基板を製造している。所望により、最外層にソルダーレジスト層（図示せず。）を形成してもよい。なお、図８Ａ〜Ｇでは明かでないが、最外層の導体パターン２５８は、図１のパッケージ２及びマザーボード４のパターンに適合して形成されている。完成されたパッケージ２に対して、図７(Ａ)〜（Ｃ）で説明したいずれかの方法でインダクタを埋め込んでいる。図７（Ａ）〜（Ｃ）の基板１３に相当するのが、図８におけるコア基板１３０であったり、コア基板に層間樹脂絶縁層と導体回路とを交互に積層したプリント配線板である。図８（Ｃ）の時点で、１５０，１３０，１５０を貫通する貫通孔を形成し、この貫通孔に図７（Ａ）〜（Ｃ）の方法で形成したインダクタを埋込めば、コア基板と層間樹脂絶縁層にわたってインダクタを内蔵できる。【０１００】
［利点・効果］
本実施形態は、次のような利点・効果を有している。
（インダクタ）
(1)直流抵抗値の小さいインダクタを提供することができる。金属銅のような抵抗率の低い金属を使用し、基板の厚み以下の長さ（約1ｍｍ）のインダクタであり、直流抵抗値は非常に小さいものとなる。【０１０１】
(2)インダクタンスの大きなインダクタを提供することができる。導体と磁性体とを間隙を空けること無く密着した関係に構成することで、インダクタンスを高くすることができる。【０１０２】
(3)サイズの小さなインダクタを提供することができる。インダクタは、例えば半径0.25〜2ｍｍ、長さ1ｍｍ程度であり、サイズの小さなインダクタを提供できる。【０１０３】
(4)プリント基板と同じ製造工程で形成可能なインダクタを提供することができる。インダクタの製造工程は、穴明け、メッキと、プリント基板と同じ製造工程で形成できる。【０１０４】
(5)インダクタンスが大きいので、0.1Ａ以上、好ましくは1Ａ以上の電流が流れる電源回路の一部に用いることが可能となる。【０１０５】
（基板埋込みインダクタ）
(1)表面実装部品と比較して、プリント基板に対する実装面積が非常に小さい基板埋込みインダクタを提供することができる。基板埋込みタイプのため、その上方にも他の表面実装部品を搭載可能であり、実装面積は実質的にゼロに等しい。【０１０６】
(2)負荷の近傍に配置することができる。基板埋込みタイプのため、負荷の実装領域でも形成できる。例えば、ＩＣ直下のプリント配線板又はコア基板に埋め込むことができる。【０１０７】
(3)プリント基板と同じ製造工程で埋込可能な基板埋込みインダクタを提供することができる。プリント基板に対して、穴明け、挿入、樹脂止め、開口形成、ビア形成、導体パターン形成と、プリント基板と同じ製造工程で形成できる。【０１０８】
（電子機器）
(1)負荷ＭＰＵの近傍に電源回路を配置した電子機器を提供することができる。電源回路の出力から負荷ＭＰＵ迄の距離が、例えば1ｍｍ以内と非常に短いため、給電に使用される導体回路長が非常に短く、配線の寄生抵抗や寄生インダクタンスによる電圧変動を抑制することができる。【０１０９】
具体例を示して説明する。図９は、現在の電源回路を実装したプリント基板からなる電子機器１００を示す図である。この電子機器１００は、パッケージ（ＰＫ）２００と、これを搭載したマザーボード（ＭＢ）４００とを備え、両者は、例えばピン接合１６０により電気的に接続されている。【０１１０】
電源回路を形成する電源ＩＣ１２０，インダクタ素子１００及びキャパシタ素子８０は、いずれも表面実装型の個別部品であり、プリント基板に対して夫々一定の搭載領域を必要とする。このため、電子機器１００では、これら表面実装型部品１２０，１００，８０は、マザーボードＭＢ４００の入力電圧Ｖｉｎ給電端部に近い箇所に実装されている。電源回路からＭＰＵ６０へは、マザーボード４００に形成された導体回路１４０，ピン接合１６０及びパッケージ２００に形成された導体回路（スルーホール導体，ビアホール導体を含む。）１８０，２８０等により給電される。この電子機器１００では、電源回路の出力から負荷であるＭＰＵ６０迄の距離が、例えば数ｃｍから10ｃｍと非常に長い。給電に使用される導体回路長が非常に長いため、配線の寄生抵抗や寄生インダクタンスによる電圧変動が起きやすい。【０１１１】
図９の現在の電子機器１００と比較すると、図１の本実施形態に係る電子機器１では電源回路と負荷ＭＰＵ６とが非常に近接していることが明らかである。【０１１２】
［変形例等］
以上、本発明に係る基板埋込みインダクタ及びこれを利用した電源回路の実施形態に関して説明したが、これらは例示であって、本発明を何等限定するものではない。上記実施形態に対して当業者が容易になしえる追加・変更・改良等は、本発明に含まれることを承知されたい。本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
【図１】
2007129526.tif 000003
【図２】
2007129526.tif 000004
【図３】
2007129526.tif 000005
【図４Ａ】
2007129526.tif 000006
【図４Ｂ】
2007129526.tif 000007
【図４Ｃ】
2007129526.tif 000008
【図５Ａ】
2007129526.tif 000009
【図５Ｂ】
2007129526.tif 000010
【図５Ｃ】
2007129526.tif 000011
【図５Ｄ】
2007129526.tif 000012
【図６】
2007129526.tif 000013
【図７Ａ】
2007129526.tif 000014
【図７Ｂ】
2007129526.tif 000015
【図７Ｃ】
2007129526.tif 000016
【図８】
2007129526.tif 000017
【図９】
2007129526.tif 000018
【国際調査報告】
2007129526.tif 000019
2007129526.tif 000020
2007129526.tif 000021
2007129526.tif 000022
2007129526.tif 000023
2007129526.tif 000024
2007129526.tif 000025