【事件の表示】
　特願２０１７−２１１５７７「半導体装置」拒絶査定不服審判事件〔平成３０年　３月２９日出願公開、特開２０１８−　５００６２、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２２年１１月３日（優先権主張平成２１年１１月６日）に出願された特許出願（特願２０１０−２４６９４１号）の一部を、平成２６年８月２７日に特許法第４４条第１項の規定による新たな特許出願（特願２０１４―１７２７２９号）とし、更にその一部を平成２８年４月５日に新たな特許出願（特願２０１６−７５８０５号）とし、更にその一部を平成２９年１１月１日に新たな特許出願としたものであって、同年１２月１日付けで上申書が提出され、平成３０年７月２６日付けで拒絶理由通知がされ、同年９月２７日付けで意見書が提出され、平成３１年２月２８日付けで拒絶理由通知がされ、令和１年７月１日付けで手続補正がされるとともに意見書が提出され、同年７月２９日付けで拒絶査定（原査定）がされた、これに対し、同年１１月５日に拒絶査定不服審判の請求がされると同時に手続補正がされ、令和１年１１月２８日に前置報告がされ、令和２年２月４日に審判請求人から前置報告に対する上申がされ、同年７月１日付けで拒絶理由通知がされ、同年９月３日付けで手続補正がされるとともに意見書が提出されたものである。
第２　本願発明
　本願請求項１に係る発明（以下、「本願発明１」という。）は、令和２年９月３日付けの手続補正で補正された特許請求の範囲の請求項１に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。
「【請求項１】
　第１のトランジスタと、
　第２のトランジスタと、を有し、
　前記第１のトランジスタは、
　　第１の導電膜と、
　　前記第１の導電膜上の、ｉ型の第１の酸化物半導体層と、
　　前記第１の酸化物半導体層上の、第２の導電膜と、を有し、
　前記第２のトランジスタは、
　　第３の導電膜と、
　　前記第３の導電膜上の、ｉ型の第２の酸化物半導体層と、
　　前記第２の酸化物半導体層上の、第４の導電膜と、を有し、
　前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、
　前記第１のトランジスタの前記第２のゲート又は前記第１のゲートを主たるゲート電極として用い、
　前記第３の導電膜及び前記第４の導電膜はそれぞれ、前記第２のトランジスタの第１のゲート及び第２のゲートとして機能し、
　前記第２のトランジスタの前記第２のゲートを主たるゲート電極として用い、
　前記第１の酸化物半導体層は、第１の結晶領域を有し、
　　前記第１の結晶領域は、前記第１の酸化物半導体層の表面に設けられ、
　前記第２の酸化物半導体層は、第２の結晶領域を有し、
　　前記第２の結晶領域は、前記第２の酸化物半導体層の表面に設けられ、
　前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
　前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
　前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
　前記第１のトランジスタの第２のゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
　前記第２のトランジスタの第２のゲートに、信号が入力され、
　前記第２のトランジスタのソース又はドレインの一方から、信号が出力され、
　前記第１の配線は、前記第２の配線より高い電位を有することを特徴とする半導体装置。」
第３　引用文献、引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１（特開２００９−００４７３３号公報）には、図面とともに次の事項が記載されている（下線は合議体が付加した。以下同じ。）。
「【技術分野】
【０００１】 
本発明は、酸化物半導体層をチャネル層とする薄膜トランジスタからなるインバータに関する。また、本発明はそれを含む集積回路に関する。」
「【発明を実施するための最良の形態】
【００１６】
　本発明によって作製できるＥ／Ｄインバータの回路図を図１に示す。エンハンスメント型（Ｅ型）ＴＦＴとディプリーション型（Ｄ型）ＴＦＴが１つずつ用いられている。電源電圧はＶｄｄ−ＧＮＤ間電位差として外部より供給されている。Ｄ型ＴＦＴのソース電極とＥ型ＴＦＴのドレイン電極は互いに接続されており、Ｄ型ＴＦＴのゲート電極はＤ型ＴＦＴのソース電極と接続されている。また、Ｄ型ＴＦＴのドレイン電極を電源電圧Ｖｄｄに接続し、Ｅ型ＴＦＴのソース電極を接地し、Ｅ型ＴＦＴのゲート電極を入力、Ｅ型ＴＦＴのドレイン電極を出力とする。
・・・
【００２２】
　本発明におけるＥ型・Ｄ型ＴＦＴの１つの定義を、簡単のためにｎチャネルＴＦＴを例にとって説明する。Ｖｇｓ＝０においてＩｄｓが十分に小さく、ＴＦＴがオフ状態とみなせるＴＦＴをエンハンスメント型（Ｅ型）ＴＦＴと呼ぶ。逆に、ｎチャネルＴＦＴにおいてＶｇｓ＝０で有限のＩｄｓをもち、ＴＦＴをオフするために逆バイアスとして負のＶｇｓを印加しなければならないものをディプリーション型（Ｄ型）ＴＦＴと呼ぶ。このＥ型とＤ型の定義は、ＴＦＴオフ領域からＶｇｓを増加したときにＩｄｓが増加に転じるＶｇｓを立ち上がり電圧（Ｖｏｎ）とし、Ｖｏｎが正のＴＦＴと負のＴＦＴとをそれぞれＥ型・Ｄ型と定義することと同値である。また上記の定義の代わりに、Ｖｔｈが実質的に正のＴＦＴをＥ型、実質的に負のＴＦＴをＤ型とそれぞれ定義することもできる。
【００２３】
　以上はｎチャネルＴＦＴを用いて説明したが、上記と同様に、ｐチャネルＴＦＴにおいてもＥ型・Ｄ型に関する種々の定義が考えられる。
【００２４】
　以下では、Ｖｔｈが基本的に正のｎチャネルＴＦＴをＥ型・実質的に負のｎチャネルＴＦＴをＤ型とそれぞれ定義する。ただし、正のｎチャネルＴＦＴを２つ用いる場合も、両Ｖｔｈに大きな差がある場合は、片方のＴＦＴをＥ型ではなくＤ型として扱いインバータを構成することもできる。
【００２５】
　（第１の実施形態）
　本発明の第１の実施形態による
インバータ
【００２６】
　
基板１００上に第１のＴＦＴ９０１及び第２のＴＦＴ９０２が作製されている
【００２７】
　
第１のＴＦＴ９０１は第１のゲート電極２０１、絶縁膜３００、第１のチャネル層４０１、第１のドレイン電極５０１、第１のソース電極６０１を含む
【００２８】
　
第２のＴＦＴ９０２は第２のゲート電極２０２、絶縁膜３００、第２のチャネル層４０２、第２のドレイン電極５０２、第２のソース電極６０２を含む
【００２９】
　ここでは、第１のＴＦＴ９０１及び第２のＴＦＴ９０２においてゲート絶縁膜３００を一体としたが、ＴＦＴごとに別なものであってもよい。
【００３０】
　
第１のソース電極６０１と第２のドレイン電極５０２は互いに接続されている。また第１のゲート電極２０１は、
第１のソース電極６０１と接続されている
【００３１】
　
第１のドレイン電極５０１を電源電圧Ｖｄｄに接続し、第２のソース電極６０２を接地すると、第２のゲート電極２０２を入力、第２のドレイン電極５０２を出力とするＥ／Ｄインバータとなる
【００３２】
　つまり、
一方のトランジスタである第１のトランジスタがＤ型となり、他方のトランジスタである第２のトランジスタがＥ型として動作する
【００３３】
　第１のチャネル層４０１は第２のチャネル層４０２よりも厚い。このように互いに厚さが異なるチャネル層を作製した後、任意の製造工程において全体を一括して加熱処理する。このプロセスの結果、第１のＴＦＴ９０１と第２のＴＦＴ９０２のＶｔｈが異なる値となる。
【００３４】
　チャネル層４０１及び４０２の膜厚を調整するために、
チャネル層４０１及びチャネル層４０２となる酸化物半導体からなる共通の堆積膜を形成した後に、ドライエッチング又はウェットエッチングを施せばよい
・・・
【００５０】
　要するに、本発明の実施形態において、前記インバータは、下記Ａ乃至Ｃの少なくとも何れか一種の構成を有することが好ましい。
Ａ：前記第１のトランジスタのソース電極の構成材料と前記第２のトランジスタのソース電極の構成材料とが互いに異なる構成。
Ｂ：前記第１のトランジスタのドレイン電極の構成材料と前記第２のトランジスタのドレイン電極の構成材料とが互いに異なる構成。
Ｃ：前記第１のトランジスタのゲート電極の構成材料と前記第２のトランジスタのゲート電極の構成材料とが互いに異なる構成。
そして、熱処理工程は、電磁波の照射による加熱工程を含むことが好ましいものである。また、本発明の実施形態においては、前記インバータは、下記Ｄ乃至Ｆの少なくとも何れか一種の構成を有することが好ましい。
Ｄ：前記第１のトランジスタのソース電極の構成材料の物性と前記第２のトランジスタのソース電極の構成材料の物性とが互いに相違する構成。
Ｅ：前記第１のトランジスタのドレイン電極の構成材料の物性と前記第２のトランジスタのドレイン電極の構成材料の物性とが互いに相違する構成。
Ｆ：前記第１のトランジスタのゲート電極の構成材料の物性と前記第２のトランジスタのゲート電極の構成材料の物性とが互いに相違する構成。
そして、前記物性が抵抗率、比熱、及び吸光係数から選択される少なくとも一種であることが好ましい。」
「【００５７】
　・チャネル層
　チャネル層には酸化物半導体材料が用いられる。具体的には、ＺｎＯ、Ｉｎ２Ｏ３、Ｇａ２Ｏ３等、及びこれらの混晶や非晶質固溶体など（Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏなど）を用いることができる。つまり、
Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体を用いる
　したがって、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「基板１００上に第１のＴＦＴ９０１及び第２のＴＦＴ９０２が作製されているインバータであって、
　第１のＴＦＴ９０１は第１のゲート電極２０１、絶縁膜３００、第１のチャネル層４０１、第１のドレイン電極５０１、第１のソース電極６０１を含み、
　第２のＴＦＴ９０２は第２のゲート電極２０２、絶縁膜３００、第２のチャネル層４０２、第２のドレイン電極５０２、第２のソース電極６０２を含み、
　第１のソース電極６０１と第２のドレイン電極５０２は互いに接続され、また第１のゲート電極２０１は、第１のソース電極６０１と接続されており、
　第１のドレイン電極５０１を電源電圧Ｖｄｄに接続し、第２のソース電極６０２を接地すると、第２のゲート電極２０２を入力、第２のドレイン電極５０２を出力とするＥ／Ｄインバータとなり、
　一方のトランジスタである第１のトランジスタがＤ型となり、他方のトランジスタである第２のトランジスタがＥ型として動作し、
　第１のチャネル層４０１及び第２のチャネル層４０２には、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体が用いられる、インバータ。」
２．引用文献２について
　また、原査定の拒絶の理由に引用された引用文献２（国際公開第２００９／０３４９５３号）には、図面とともに次の事項が記載されている。
「[0001]
　本発明は、薄膜トランジスタに関する。さらに詳しくは結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタに関する。
・・・
[0003]
　上述のシリコン薄膜を用いるＴＦＴの製造は、比較的高温での熱工程を必要とし、耐熱性の低い樹脂基板上に直接形成することは困難であった。シリコンよりも低温で成膜可能なＺｎＯを材料とした酸化物半導体薄膜を用いたＴＦＴ（特許文献１）が開示されているが、酸化物半導体薄膜を用いたＴＦＴは、シリコン薄膜を用いたＴＦＴに並ぶだけの充分な特性が得られていなかった。
[0004]
　Ｚｎ−Ｓｎ酸化物（ＺＴＯ）、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯ）等の複合酸化物を材料とした非晶質酸化物半導体薄膜を用いたＴＦＴ（特許文献２及び３）が開示されているが、
非晶質酸化物半導体薄膜は周囲の雰囲気の影響により特性が変化しやすく
・・・
[0006]
　また、非晶質酸化物半導体薄膜は非晶質であるため、ＰＡＮに代表されるエッチング液等に対する耐薬品性が低いため半導体膜上の金属配線がウェットエッチングできない、及び屈折率が大きく多層膜の透過率が低下しやすい欠点があった。また、
非晶質酸化物半導体薄膜は非晶質であるため、雰囲気ガス中の酸素や水等を吸着して、電気特性が変化し
特性のバラツキが発生したり、歩留まりが低下するおそれもあった
[0007]
　上述の方法のほか、透明導電膜を積層して導電性を改良する方法（特許文献４）やＺｎＯの一部を結晶化させて半導体特性を改良する方法（特許文献５）が開示されているが、活性層に用いる酸化物について、安定性を向上させる研究はなされていなかった。
・・・
[0008]
　
本発明の目的は、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供すること
[0009]
　本発明によれば、以下の薄膜トランジスタ等が提供される。
１．結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む薄膜トランジスタ。
２．前記結晶質層がインジウムを含み、酸素を除く全原子に占める前記インジウムの含有率が９０原子％以上１００原子％以下である１に記載の薄膜トランジスタ。
３．前記結晶質層が１種以上の正二価の金属元素をさらに含む２に記載の薄膜トランジスタ。
４．前記結晶質層が正二価の金属元素として亜鉛を含む３に記載の薄膜トランジスタ。
５．前記結晶質層がインジウムのビックスバイト型結晶構造を示す２〜４のいずれかに記載の薄膜トランジスタ。
６．前記非晶質層がインジウム及び亜鉛のうち少なくとも１つを含む１〜５のいずれかに記載の薄膜トランジスタ。
７．前記非晶質層がインジウム、亜鉛及びガリウムを含む６に記載の薄膜トランジスタ。
・・・
[0010]
　
本発明によれば、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供することができる
・・・
[0012]
　以下、本発明の薄膜トランジスタを図面を参照して説明する。
　図１は、結晶質層及び非晶質層を積層してなる酸化物半導体膜を含む本発明の薄膜トランジスタの第１の実施形態を示す概略断面図である。
　
薄膜トランジスタ１は
ゲート絶縁膜３０上には非晶質層４２及び結晶質層４４が積層してなる酸化物半導体膜４０が活性層として積層されている
　尚、図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。
[0013]
　本発明の薄膜トランジスタ１において、活性層である酸化物半導体膜４０は、非晶質層４２及び結晶質層４４が積層した構造を有する。酸化物半導体膜４０が結晶質層４４を有することにより、酸素分圧等の周囲の雰囲気の影響を防止でき、薄膜トランジスタ１の安定性を向上させることができる。安定性向上の結果、大気下及び真空下のいずれの雰囲気下であっても、電界効果移動度及びｏｎ−ｏｆｆ比が高く、また、ノーマリーオフを示すとともに、ピンチオフが明瞭である薄膜トランジスタ１とすることができる。また、薄膜トランジスタ１は高い安定性を有するため、エッチストッパー層を積層する必要がなく、大面積化が可能である。」
　したがって、上記引用文献２には、「非晶質酸化物半導体膜が非晶質である場合に、雰囲気ガス中の酸素や水等を吸着し、電気特性が変化し、特性のバラツキが発生したり、歩留まりが低下するおそれ等があるために、このような酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す薄膜トランジスタを提供するために、酸化物半導体膜を含む薄膜トランジスタであって、ゲート絶縁膜上の活性層として機能する酸化物半導体膜が、非晶質層上に結晶質層を積層させる」という技術的事項が記載されていると認められる。
３．その他の文献について
（１）引用文献３について
　また、原査定で周知技術を示す文献として引用された引用文献３（米国特許出願公開第２００９／０２０６３３２号明細書）には、図面とともに次の事項が記載されている（翻訳文は、合議体が作成した。）。
「[0043] Turning now to FIG. 2, FIG. 2 shows a graph for comparing I-V characteristics of an oxide semiconductor TFT having a double gate structure according to an embodiment of the present invention to I-V characteristics of an oxide semiconductor TFT having a single gate structure, according to an embodiment of the present invention. Here, the I-V characteristics of the oxide semiconductor TFT having the double gate structure are measured when the two gates are electrically synchronized with each other. Also, the channel layer includes GaInZn oxide as an oxide semiconductor, and first and second gate insulating layers are made out of silicon nitride and silicon oxide, respectively. The first and second gate insulating layers are also formed to thicknesses of 4000 Å and 2000 Å, respectively. A first gate electrode and source and drain electrodes are made out of Mo and are arranged on a lower surface of a channel layer, and a second gate is made out of InZn Oxide and is arranged on an upper surface of the channel layer. 」
（「[0043]　次に図2を参照すると、図2は、本発明の一実施形態に係る二重ゲート構造を有する酸化物半導体TFTのI-V特性とを比較して、単一ゲート構造を有する酸化物半導体TFTのI-V特性のグラフであり、本発明の実施の形態を示している。ここで、2個のゲートは互いに電気的に同期されていれば、二重ゲート構造を有する酸化物半導体TFTのI-V特性を測定した。また、酸化物半導体をチャンネル層としてGaInZn酸化物を含み、シリコン窒化物及びシリコン酸化物から作られる第1および第2のゲート絶縁層である。第1および第2のゲート絶縁層はまた、4000Åおよび2000Åの厚さにそれぞれ形成されている。第1のゲート電極とソース電極およびドレイン電極は、Moから形成され、チャネル層の下部表面上に配置され、第2ゲートは、InZn 酸化物から作られ、チャネル層の表面上に配置されている。」）
　FIG. 2は、以下のとおりのものである。
　FIG. 2から、二重ゲート構造を有する酸化物半導体TFTは、オフ電流が１E−１３（A）以下であることが見てとれる。
（２）引用文献４について
　また、原査定で周知技術を示す文献として引用された引用文献４（特開２００９−０１６８４４号公報）には、図面とともに次の事項が記載されている。
「【００３２】
多層構造のチャンネル１５を形成する場合には、ゲート絶縁層１４上にＧａｘＩｎｙＺｎｚ酸化物をまず蒸着等により形成し、その上部に４Ａ族物質、４Ａ族物質の酸化物、及び希土類物質からなる群より選択される少なくとも１つの物質を蒸着等により形成する。ここで、さらにその上に選択的にＧａｘＩｎｙＺｎｚ酸化物を蒸着等により形成することができる。 図９は、
ＧａＩｎＺｎ酸化物（ＧＩＺＯ）にＴｉを約３０及び５０Ｗのスパッタリングパワーで添加してチャンネル１５を形成
・・・
【００３５】
　４Ａ族物質、４Ａ族物質の酸化物、及び希土類物質からなる群より選択される少なくとも１つの物質をＺｎ酸化物にドーピングしてチャンネル１５を形成した場合、チャンネル１５は、多結晶、又はナノ結晶構造を含むか、或いは多結晶又はナノ結晶構造と非晶質相の混合構造を含むことができる。 チャンネル１５が単層構造の場合には、チャンネル１５にナノクリスタル又はマイクロクリスタル結晶相が生じ、多層構造のチャンネル１５を形成した場合には、チャンネル１５にはポリクリスタル結晶相が生じうる。
【００３６】
　図７は、従来技術及び本発明の実施形態による薄膜トランジスタの電気的特性を示すグラフであり、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）変化を示すグラフである。Ｇ３１は、別途の物質を添加しない
ＧＩＺＯでチャンネルを形成
【００３７】
　図７を参照すると、Ｏｎ電流は約１０−５Ａであり、
オフ電流が１０−１３Ａ以下
（３）上記（１）、（２）から、引用文献３、４には、「Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体膜を用いるＴＦＴにおいて、オフ電流を１×１０−１３Ａ以下とする」という周知技術が記載されていると認められる。
第４　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明における「第１のＴＦＴ９０１」、「第２のＴＦＴ９０２」、「インバータ」、「第１のゲート電極２０１」、「第２のゲート電極２０２」は、それぞれ、本願発明１における「第１のトランジスタ」、「第２のトランジスタ」、「半導体装置」、「第１の導電膜」、「第３の導電膜」に相当する。
　引用発明において、「第１のチャネル層４０１及び第２のチャネル層４０２には、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体が用いられる」から、「第１のチャネル層４０１」、「第２のチャネル層４０２」は、それぞれ本願発明１の「第１の酸化物半導体層」、「第２の酸化物半導体層」に相当する。
　また、本願発明１と引用発明とは、「前記第１の導電膜は、前記第１のトランジスタのゲートとして機能し」、「前記第３の導電膜は、前記第２のトランジスタのゲートとして機能」する点で共通する。
イ　引用発明では、「第１のソース電極６０１と第２のドレイン電極５０２は互いに接続され」、「第１のドレイン電極５０１を電源電圧Ｖｄｄに接続し、第２のソース電極６０２を接地する」から、本願発明１と引用発明とは、「前記第１のトランジスタのドレインは、第１の配線と電気的に接続され、前記第１のトランジスタのソースは、前記第２のトランジスタのドレインと電気的に接続され、前記第２のトランジスタのソースは、第２の配線と電気的に接続され」る点で一致し、「前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され」る点で共通し、また、「前記第１の配線は、前記第２の配線より高い電位を有する」点で一致する。
ウ　引用発明では、「第２のゲート電極２０２を入力、第２のドレイン電極５０２を出力とする」から、本願発明１と引用発明とは、「前記第２のトランジスタのゲートに、信号が入力され」る点で共通し、「前記第２のトランジスタのドレインから、信号が出力され」る点で一致する。
　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
＜一致点＞
「第１のトランジスタと、
　　第２のトランジスタと、を有し、
　　前記第１のトランジスタは、
　　　第１の導電膜と、
　　　前記第１の導電膜上の、第１の酸化物半導体層と、を有し、
　　前記第２のトランジスタは、
　　　第３の導電膜と、
　　　前記第３の導電膜上の、第２の酸化物半導体層と、を有し、
　　前記第１の導電膜は、前記第１のトランジスタのゲートとして機能し、
　　前記第３の導電膜は、前記第２のトランジスタのゲートとして機能し、
　　前記第１のトランジスタのドレインは、第１の配線と電気的に接続され、
　　前記第１のトランジスタのソースは、前記第２のトランジスタのドレインと電気的に接続され、
　　前記第２のトランジスタのソースは、第２の配線と電気的に接続され、
　　前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され、
　　前記第２のトランジスタのゲートに、信号が入力され、
　　前記第２のトランジスタのドレインから、信号が出力され、
　　前記第１の配線は、前記第２の配線より高い電位を有する半導体装置。」
＜相違点＞
＜相違点１＞
　本願発明１は、「ｉ型の第１の酸化物半導体層」、「ｉ型の第２の酸化物半導体層」という構成を備えるのに対し、引用発明は、「第１のチャネル層４０１及び第２のチャネル層４０２には、Ｉｎ、Ｇａ、Ｚｎから選択される少なくとも１つの元素を含む酸化物半導体がを用いられる」ものの、「ｉ型の」との特定はなされていない点。
＜相違点２＞
　第１のトランジスタと第２のトランジスタについて、本願発明１は、第１のトランジスタは、「前記第１の酸化物半導体層上の、第２の導電膜」を有し、第２のトランジスタは、「前記第２の酸化物半導体層上の、第４の導電膜」を有しという構成を備えるのに対し、引用発明はそのような構成を備えていない点（以下、「相違点２−１」という。）。
　そのため、本願発明１は、「前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、前記第１のトランジスタの前記第２のゲート又は前記第１のゲートを主たるゲート電極として用い」、「前記第３の導電膜及び前記第４の導電膜はそれぞれ、前記第２のトランジスタの第１のゲート及び第２のゲートとして機能し、前記第２のトランジスタの前記第２のゲートを主たるゲート電極として用い」るという構成を備えるのに対し、引用発明はそのような構成を備えていない点（以下、「相違点２−２」という。）。
＜相違点３＞
　本願発明１は、「前記第１の酸化物半導体層は、第１の結晶領域を有し、前記第１の結晶領域は、前記第１の酸化物半導体層の表面に設けられ、前記第２の酸化物半導体層は、第２の結晶領域を有し、前記第２の結晶領域は、前記第２の酸化物半導体層の表面に設けられ」という構成を備えるのに対し、引用発明はそのような構成を備えていない点。
＜相違点４＞
　本願発明１は、「前記第１のトランジスタの第２のゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され」、「前記第２のトランジスタの第２のゲートに、信号が入力され」という構成を備えるのに対し、引用発明は、「第１のゲート電極２０１は、第１のソース電極６０１と接続されており」、「第２のゲート電極２０２を入力」とするものの、第１のトランジスタと、第２のトランジスタは、いずれも「第２のゲート」として機能する導電膜を有さず、本願発明１の上記のような構成を備えていない点。
（２）相違点についての判断
　事案に鑑み、まず、上記相違点２−１、２−２についてまとめて検討すると、相違点２−１に係る本願発明１の、第１のトランジスタは、「前記第１の酸化物半導体層上の、第２の導電膜」を有し、第２のトランジスタは、「前記第２の酸化物半導体層上の、第４の導電膜」を有しという構成、相違点２−２に係る本願発明１の、「前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、前記第１のトランジスタの前記第２のゲート又は前記第１のゲートを主たるゲート電極として用い」、「前記第３の導電膜及び前記第４の導電膜はそれぞれ、前記第２のトランジスタの第１のゲート及び第２のゲートとして機能し、前記第２のトランジスタの前記第２のゲートを主たるゲート電極として用い」るという構成は、第１のトランジスタと第２のトランジスタがデユアルゲートゲート構造のトランジスタであると解されるものであり、上記引用文献２−４には記載されていない。
　したがって、上記相違点１、３、４について判断するまでもなく、本願発明１は、当業者であっても引用発明、引用文献２−４に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は、「●理由１：この出願の請求項１，２に係る発明は、引用文献１−４に記載された発明に基づいて、当業者であれば容易になし得たものであるから、特許法第２９条第２項の規定により特許を受けることができない。また、この出願の請求項３，４に係る発明は、引用文献１，２に記載された発明に基づいて、当業者であれば容易になし得たものであるから、特許法第２９条第２項の規定により特許を受けることができない。」というもの、及び、「●理由２：請求項１−４の記載は、デュアルゲートでないトランジスタの構成も含むように記載されており、発明の詳細な説明に記載されたものとはいえないから、この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない」というものである。
　しかしながら、令和１年１１月５日付け手続補正により、原査定時の請求項１、２は削除され、原査定時の請求項３、４は請求項１、２に繰り上げられ、令和２年９月３日付け手続補正により請求項１は補正され、請求項２は削除された。
　この、補正された請求項１は、「前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、
前記第１のトランジスタの前記第２のゲート又は前記第１のゲートを主たるゲート電極として用い、
前記第２のトランジスタの前記第２のゲートを主たるゲート電極として用い、
　したがって、原査定を維持することはできない。
第６　当審拒絶理由について
１．特許法第３６条第６項第２号について
　当審では、「請求項１、２には、「真性又は実質的に真性な第１の酸化物半導体層」、「真性又は実質的に真性な第２の酸化物半導体層」と記載されている。
　しかしながら、明細書の記載、更に、その他の明細書及び図面の記載並びに最先の優先日時点の技術常識を考慮しても、「真性又は実質的に真性」な酸化物半導体層とは、酸化物半導体層がどのような構成のものであるのか、その技術的意味を理解できない。すなわち、酸化物半導体層は、ｎ型不純物である水や水素を除去し、酸素欠損部に酸素を供給することで、ｎ−型から、徐々に真性に近づくように、特性が変化するものであるところ、当該変化において、「ｎ−型」と「真性又は実質的に真性」の境界条件が明確に特定されていないから、任意の酸化部半導体膜について、当該酸化物半導体膜の特性が、「ｎ−型」であるのか、「真性又は実質的に真性」であるのかを、一義的に判定することができない。したがって、請求項１、２の記載から発明を明確に把握することができない。
　よって、請求項１、２に係る発明は、明確でない。」との拒絶の理由を通知したところ、令和２年９月３日付け手続補正により、請求項１の「真性又は実質的に真性な第１の酸化物半導体層」、「真性又は実質的に真性な第２の酸化物半導体層」との記載は、「
ｉ型の
ｉ型の
　そして、明細書の段落【０１４２】には、「このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、・・・」と記載されており、当該補正後の請求項１において、第１の酸化物半導体層及び第２の酸化物半導体層は、「真性（ｉ型）の」酸化物半導体層を意味することが明らかになったことから、請求項１に係る発明は明確である。
　よって、この拒絶理由は解消した。
２．特許法第３６条第６項第１号について
（１）当審では、「本願の最先の優先日時点の技術常識に照らして、請求項１に係る発明の各トランジスタのソース、ドレイン、ゲートの各接続関係を前提とすれば、請求項１に係る発明はインバータ回路の一態様であるＥＤＭＯＳ回路以外の態様は想定できず、また、その場合には、デュアルゲート構造の第２のトランジスタをエンハンスメント型にし、デュアルゲート構造の第１のトランジスタをデプレッション型にするように制御する必要があることは自明な事項であり、そして、このような技術常識を参酌すると、発明を実施するための形態において、デュアルゲート構造の第１のトランジスタの第１の導電膜と第２の導電膜、及びデュアルゲート構造の第２のトランジスタの第３の導電膜と第４の導電膜を用いて、それぞれのトランジスタの閾値を制御することで、酸化物半導体膜を作り分けずにエンハンスメント型の第２のトランジスタとデプレッション型の第１のトランジスタを同一基板上に作製し、本願発明の課題を解決するものだとしても、請求項１に係る発明に含有されるこれ以外の態様、例えば、・・・の場合においてまで、前記発明の課題を解決できるとはいえないと考えるべきである。請求項２の記載についても同様である。よって、請求項１及び請求項２に係る発明は、発明の詳細な説明に記載したものでない。」との拒絶の理由を通知したところ、令和２年９月３日付け手続補正により、請求項１の「前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、前記第３の導電膜及び前記第４の導電膜はそれぞれ、前記第２のトランジスタの第１のゲート及び第２のゲートとして機能し、」との記載は、「前記第１の導電膜及び前記第２の導電膜はそれぞれ、前記第１のトランジスタの第１のゲート及び第２のゲートとして機能し、
前記第１のトランジスタの前記第２のゲート又は前記第１のゲートを主たるゲート電極として用い、
前記第２のトランジスタの前記第２のゲートを主たるゲート電極として用い、
（２）当審では、請求項２の記載について不備を指摘し、請求項２に係る発明は、発明の詳細な説明に記載したものではないとの拒絶の理由を通知したところ、令和２年９月３日付けの手続補正により、請求項２は削除されたから、この拒絶理由は解消された。
第７　むすび
　以上のとおり、本願発明１は、当業者が引用発明及び引用文献２に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。