【手続補正書】
【提出日】令和1年6月21日(2019.6.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）と、
第１アプリケーションに対して前記ＮＶＤＩＭＭ内に第１アドレス空間を第１アクセス（Ａｃｃｅｓｓ）モードで割り当て、第２アプリケーションに対して前記ＮＶＤＩＭＭ内に第２アドレス空間を第２アクセスモードで割り当て、少なくとも前記第１アドレス空間に対する第１アドレスマスクをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタ内に格納するように動作するＮＶＭガバナ（ｇｏｖｅｒｎｏｒ）と、を有し、
前記第１アドレスマスクは、前記第１アクセスモードと関連し、
前記ＮＶＤＩＭＭ内の前記第１アドレス空間は、第１割り当て要求に応答して前記第１アクセスモードを用いて割り当てられ、第２割り当て要求に応答して前記第２アクセスモードを用いて割り当てられ、
前記ＮＶＭコントロールレジスタは、前記第２アクセスモードを使用して割り当てられたアドレス空間に対するアドレスマスクを格納せず、
前記ＮＶＭガバナは、第２アクセスモードを使用して、アドレスマスクがＮＶＭコントロールレジスタに格納されていないアドレス空間をアドレス空間として扱うように動作可能であることを特徴とする不揮発性メモリを含むシステム。
【請求項２】
前記第１アクセスモード及び第２のアクセスモードは、それぞれブロック単位のアドレス可能モード（ｂｌｏｃｋ−ａｄｄｒｅｓｓａｂｌｅ  ｍｏｄｅ）とバイト単位のアドレス可能モード（ｂｙｔｅ−ａｄｄｒｅｓｓａｂｌｅ  ｍｏｄｅ）とを含むセットから引き出されることを特徴とする請求項１に記載の不揮発性メモリを含むシステム。
【請求項３】
前記ＮＶＭガバナは、前記バイト単位のアドレス可能モードを使用してバイトアドレス可能アドレス空間にアクセスするためのバイトアドレス可能ロジックと、
前記ブロック単位のアドレス可能モードを使用してブロックアドレス可能アドレス空間へのアクセスをエミュレートするソフトウェア、と、含み、
前記ソフトウェアは、前記バイトアドレス可能ロジックを使用することを特徴とする請求項２に記載の不揮発性メモリを含むシステム。
【請求項４】
前記ＮＶＭガバナは、前記バイト単位のアドレス可能モードを使用してバイトアドレス可能アドレス空間にアクセスするためのバイトアドレス可能ロジックと、
前記ブロック単位のアドレス可能モードを使用してブロックアドレス可能アドレス空間にアクセスするためのブロックアドレス可能ロジックと、を含むことを特徴とする請求項２に記載の不揮発性メモリを含むシステム。
【請求項５】
前記ＮＶＭガバナは、前記ＮＶＭコントロールレジスタ内のすべてのアドレスマスクに対して並列的なアクセスチェック（ＡｃｃｅｓｓＣｈｅｃｋ）を遂行するように動作し、マッチングしたアドレスマスクと関連するアクセスモードを利用してアドレス要請をスケジュールするように動作することを特徴とする請求項２に記載の不揮発性メモリを含むシステム。
【請求項６】
前記ＮＶＤＩＭＭと接続されるプロセッサをさらに有し、
前記プロセッサは、前記ＮＶＭコントロールレジスタを含むことを特徴とする請求項２に記載の不揮発性メモリを含むシステム。
【請求項７】
前記プロセッサ上で動作可能なオペレーティングシステム（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）をさらに有し、
前記オペレーティングシステムは、前記ＮＶＭガバナを含むことを特徴とする請求項６に記載の不揮発性メモリを含むシステム。
【請求項８】
前記第１アクセスモードは、第１の入出力（Ｉ／Ｏ）要求が前記第１アドレス空間からデータをどのように読み書きするかを指定し、
前記第２アクセスモードは、第２の入出力（Ｉ／Ｏ）要求が前記第１アドレス空間からデータをどのように読み書きするかを指定することを特徴とする請求項１に記載の不揮発性メモリを含むシステム。
【請求項９】
前記第１アドレス空間は、第１サイズを含み、前記第２アドレス空間は、第２サイズを含み、
前記第１サイズは前記第２サイズと異なることを特徴とする請求項１に記載の不揮発性メモリを含むシステム。
【請求項１０】
ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、
前記ＮＶＤＩＭＭ内にアドレス空間を割り当てるための要請を受信する段階と、
前記要請されたアドレス空間に対する少なくとも二つのアクセスモードを含むセットから抽出されるアクセスモードを受信する段階と、
前記ＮＶＤＩＭＭ内のアドレス空間を確認する段階と、
前記アクセスモードが第１アクセスモードでない場合、前記アドレス空間に対するアドレスマスク及び前記アドレス空間に対するアクセスモードをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタに格納する段階と、
前記要請されたアドレス空間として前記ＮＶＤＩＭＭ内のアドレス空間を返還（ｒｅｔｕｒｎ）する段階と、
前記第１アクセスモードを使用して、アドレスマスクがＮＶＭコントロールレジスタに格納されていないアドレス空間をアドレス空間として処理する段階と、を有することを特徴とする不揮発性メモリを含むシステムのアクセス方法。
【請求項１１】
前記アドレス空間に対する前記アドレスマスクを格納する段階は、前記アドレス空間に対する前記アクセスモードがブロック単位のアドレス可能モード（ｂｌｏｃｋ−ａｄｄｒｅｓｓａｂｌｅ  ｍｏｄｅ）である場合に、前記アドレス空間に対する前記アドレスマスクを記憶する段階を含むことを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１２】
前記アドレス空間に対する前記アドレスマスクを格納する段階は、前記アドレス空間に対する前記アクセスモードがバイト単位のアドレス可能モード（ｂｙｔｅ−ａｄｄｒｅｓｓａｂｌｅ  ｍｏｄｅ）である場合に、前記アドレス空間に対する前記アドレスマスクを記憶する段階を含むことを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１３】
前記ＮＶＤＩＭＭ内にアドレス空間を割り当てる要求を受信する段階は、アプリケーションから前記ＮＶＤＩＭＭ内にアドレス空間を割り当てる要求を受信する段階を含み、
前記要求されたアドレス空間に対する少なくとも二つのアクセスモードを含むセットから抽出されるアクセスモードを受信する段階は、アプリケーションから前記要求されたアドレス空間に対する前記アクセスモードを受信する段階を含み、
前記ＮＶＤＩＭＭ内のアドレス空間を確認する段階は、前記アクセスモードを使用して前記ＮＶＤＩＭＭ内に前記アドレス空間を割り当てる段階を含み、
前記アドレス空間を前記要求されたアドレス空間として返還する段階は、前記アドレス空間を前記要求されたアドレス空間としてアプリケーションに返還する段階を含み、
前記アドレス空間は、前記アクセスモードを用いてアクセスされるように設計されることを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１４】
前記アドレス空間は、第１割り当て要求に応答して少なくとも二つのアクセスモードの内の第１アクセスモードを用いて割り当てられ、第２割り当て要求に応答して少なくとも二つのアクセスモードの内の第２アクセスモードを用いて割り当てられることを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１５】
前記少なくとも二つのアクセスモードのそれぞれは、入出力（Ｉ／Ｏ）要求がアドレス空間からデータをどのように読み書きするかを指定することを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１６】
前記アドレス空間は第１サイズを含み、前記ＮＶＤＩＭＭ内の第２アドレス空間は第２サイズを含み、
前記第１サイズは前記第２サイズと異なることを特徴とする請求項１０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１７】
ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、
前記ＮＶＤＩＭＭからアドレス空間にアクセスするための要請を受信する段階と、
ＮＶＭコントロールレジスタ内のアドレスマスクとアドレス空間をマッチングさせようと試みる段階と、
前記アドレス空間が前記ＮＶＭコントロールレジスタ内のアドレスマスクとマッチングしない場合、前記アドレス空間に対するアクセスモードを第１アクセスモードとして決定する段階と、
前記アドレス空間がＮＶＭコントロールレジスタ内のアドレスマスクとマッチングする場合、前記アドレス空間に対するアクセスモードを前記ＮＶＭコントロールレジスタからマッチングしたアドレスマスクに対応するアクセスモードとして決定する段階と、
前記アクセスモードを利用して前記ＮＶＤＩＭＭから前記アドレス空間にアクセスするための前記要請をスケジュールする段階と、を有し、
前記ＮＶＭコントロールレジスタは、各アドレスマスクに対応するアクセスモードを格納し、
前記アドレス空間は、第１割り当て要求に応答して前記アクセスモードを用いて割り当てられ、第２割り当て要求に応答して第２アクセスモードを用いて割り当てられるように設計されることを特徴とする不揮発性メモリを含むシステムのアクセス方法。
【請求項１８】
前記アドレス空間に対するアクセスモードを決定する段階は、前記アドレス空間に対してブロック単位のアドレス可能モード及びバイト単位のアドレス可能モードの内の１つとしてアクセスモードを決定する段階を含むことを特徴とする請求項１７に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項１９】
前記ＮＶＭコントロールレジスタから前記アドレス空間に対する前記アクセスモードを決定する段階は、プロセッサ内の前記ＮＶＭコントロールレジスタから前記アクセスモードを決定する段階を含むことを特徴とする請求項１７に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２０】
前記アドレス空間を前記ＮＶＭコントロールレジスタ内のアドレスマスクとマッチングさせるように試みる段階は、前記アドレス空間を前記ＮＶＭコントロールレジスタ内のアドレスマスクの各々と比較する段階を含むことを特徴とする請求項１７に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２１】
前記アドレス空間を前記ＮＶＭコントロールレジスタ内のアドレスマスクの各々と比較する段階は、並列的に前記アドレス空間を前記ＮＶＭコントロールレジスタ内の前記アドレスマスクの各々と比較する段階を含むことを特徴とする請求項２０に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２２】
前記アクセスモードは、第１の入出力（Ｉ／Ｏ）要求が前記アドレス空間からデータをどのように読み書きするかを指定し、
前記第２アクセスモードは、第２の入出力（Ｉ／Ｏ）要求が前記アドレス空間からデータを読み書きする方法を指定することを特徴とする請求項１７に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２３】
前記アドレス空間は第１サイズを含み、前記ＮＶＤＩＭＭ内の第２アドレス空間は第２サイズを含み、
前記第１サイズは前記第２サイズと異なることを特徴とする請求項１７に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２４】
ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、
前記ＮＶＤＩＭＭ内にアドレス空間を割り当てるための要請を受信する段階と、
前記要請されたアドレス空間に対する厳密に二つのアクセスモードを含むセットから抽出されるアクセスモードを受信する段階と、
前記ＮＶＤＩＭＭ内のアドレス空間を確認する段階と、
前記アクセスモードが第１アクセスモードではない場合、前記アドレス空間に対するアドレスマスクをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタに格納する段階と、
前記要請されたアドレス空間として前記アドレス空間を返還（ｒｅｔｕｒｎ）する段階と、を有し、
前記アクセスモードは、前記アドレスマスクがＮＶＭコントロールレジスタに格納されているか否かに応じて決定されることを特徴とする不揮発性メモリを含むシステムのアクセス方法。
【請求項２５】
前記アドレス空間に対する前記アドレスマスクを格納する段階は、前記アドレス空間に対する前記アクセスモードがブロック単位のアドレス可能モードである場合に、前記アドレス空間に対する前記アドレスマスクを格納する段階を含むことを特徴とする請求項２４に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２６】
前記アドレス空間に対する前記アドレスマスクを格納する段階は、前記アドレス空間に対する前記アクセスモードがバイト単位のアドレス可能モードである場合に、前記アドレス空間に対する前記アドレスマスクを格納する段階を含むことを特徴とする請求項２４に記載の不揮発性メモリを含むシステムのアクセス方法。
【請求項２７】
前記アドレス空間に対する前記アドレスマスクを前記ＮＶＭコントロールレジスタに格納する段階は、前記アドレス空間に対するアドレスマスク及びアクセスモードをＮＶＭコントロールレジスタに格納する段階を含むことを特徴とする請求項２４に記載の不揮発性メモリを含むシステムのアクセス方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するためになされた本発明による不揮発性メモリを含むシステムは、ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）と、第１アプリケーションに対して前記ＮＶＤＩＭＭ内に第１アドレス空間を第１アクセス（Ａｃｃｅｓｓ）モードで割り当て、第２アプリケーションに対して前記ＮＶＤＩＭＭ内に第２アドレス空間を第２アクセスモードで割り当て、少なくとも前記第１アドレス空間に対する第１アドレスマスクをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタ内に格納するように動作するＮＶＭガバナ（ｇｏｖｅｒｎｏｒ）と、を有し、前記第１アドレスマスクは、前記第１アクセスモードと関連し、前記ＮＶＤＩＭＭ内の前記第１アドレス空間は、第１割り当て要求に応答して前記第１アクセスモードを用いて割り当てられ、第２割り当て要求に応答して前記第２アクセスモードを用いて割り当てられ、前記ＮＶＭコントロールレジスタは、前記第２アクセスモードを使用して割り当てられたアドレス空間に対するアドレスマスクを格納せず、前記ＮＶＭガバナは、第２アクセスモードを使用して、アドレスマスクがＮＶＭコントロールレジスタに格納されていないアドレス空間をアドレス空間として扱うように動作可能であることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するためになされた本発明による不揮発性メモリを含むシステムのアクセス方法は、ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、前記ＮＶＤＩＭＭ内にアドレス空間を割り当てるための要請を受信する段階と、前記要請されたアドレス空間に対する少なくとも二つのアクセスモードを含むセットから抽出されるアクセスモードを受信する段階と、前記ＮＶＤＩＭＭ内のアドレス空間を確認する段階と、前記アクセスモードが第１アクセスモードでない場合、前記アドレス空間に対するアドレスマスク及び前記アドレス空間に対するアクセスモードをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタに格納する段階と、前記要請されたアドレス空間として前記ＮＶＤＩＭＭ内のアドレス空間を返還（ｒｅｔｕｒｎ）する段階と、前記第１アクセスモードを使用して、アドレスマスクがＮＶＭコントロールレジスタに格納されていないアドレス空間をアドレス空間として処理する段階と、を有することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、上記目的を達成するためになされた本発明による不揮発性メモリを含むシステムのアクセス方法は、ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、前記ＮＶＤＩＭＭからアドレス空間にアクセスするための要請を受信する段階と、ＮＶＭコントロールレジスタ内のアドレスマスクとアドレス空間をマッチングさせようと試みる段階と、前記アドレス空間が前記ＮＶＭコントロールレジスタ内のアドレスマスクとマッチングしない場合、前記アドレス空間に対するアクセスモードを第１アクセスモードとして決定する段階と、前記アドレス空間がＮＶＭコントロールレジスタ内のアドレスマスクとマッチングする場合、前記アドレス空間に対するアクセスモードを前記ＮＶＭコントロールレジスタからマッチングしたアドレスマスクに対応するアクセスモードとして決定する段階と、前記アクセスモードを利用して前記ＮＶＤＩＭＭから前記アドレス空間にアクセスするための前記要請をスケジュールする段階と、を有し、前記ＮＶＭコントロールレジスタは、各アドレスマスクに対応するアクセスモードを格納し、前記アドレス空間は、第１割り当て要求に応答して前記アクセスモードを用いて割り当てられ、第２割り当て要求に応答して第２アクセスモードを用いて割り当てられるように設計されることを特徴とする。
また、上記目的を達成するためになされた本発明による不揮発性メモリを含むシステムのアクセス方法は、ＮＶＤＩＭＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）を含むシステムのアクセス方法において、前記ＮＶＤＩＭＭ内にアドレス空間を割り当てるための要請を受信する段階と、前記要請されたアドレス空間に対する厳密に二つのアクセスモードを含むセットから抽出されるアクセスモードを受信する段階と、前記ＮＶＤＩＭＭ内のアドレス空間を確認する段階と、前記アクセスモードが第１アクセスモードではない場合、前記アドレス空間に対するアドレスマスクをＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）コントロールレジスタに格納する段階と、前記要請されたアドレス空間として前記アドレス空間を返還（ｒｅｔｕｒｎ）する段階と、を有し、前記アクセスモードは、前記アドレスマスクがＮＶＭコントロールレジスタに格納されているか否かに応じて決定されることを特徴とする。