【事件の表示】
　特願２０１５−　２４９２１「集積回路パッケージ、画像センサー・パッケージの形成方法および酸化物貫通ビア接続を備える画像システム」拒絶査定不服審判事件〔平成２７年　９月　７日出願公開、特開２０１５−１６２６７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成２７年２月１２日（パリ条約に基づく優先権主張　平成２６年２月２７日　米国（ＵＳ））の出願であって、平成３０年２月２日に手続補正がなされ、同年１０月１６日付け拒絶理由通知に対する応答時、平成３１年１月２２日に手続補正がなされ、同年３月２９日付け最後の拒絶理由通知に対応する応答時、令和１年７月３日に手続補正がなされたが、当該手続補正について、同年９月２６日付けで補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされ、これに対して、令和２年２月５日に拒絶査定不服審判の請求及び手続補正がなされ、当審の令和２年８月２４日付け拒絶理由通知に対する応答時、同年１１月２６日に手続補正がなされたものである。
２．本願発明
　本願の請求項１ないし９に係る発明は、令和２年１１月２６日の手続補正により補正された特許請求の範囲の請求項１ないし９に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
「集積回路パッケージであって、
　第１の側とその反対の第２の側とで区画され、基板と第１の相互接続層とを含む第１集積回路ダイであって、前記基板が前記第１集積回路ダイの前記第２の側に近く、前記第１の相互接続層が前記第１集積回路ダイの前記第１の側に近く形成されている前記第１集積回路ダイと、
　前記第１集積回路ダイの前記第１の側で前記第１集積回路ダイに当接され、第２の相互接続層を含む第２集積回路ダイと、
　前記第１集積回路ダイの第２の側の表面にある金属構造と、
　前記第１集積回路ダイと前記第２集積回路ダイとの間の第１の電気接続、および前記第１集積回路ダイと前記金属構造との間の第２の電気接続を形成するように構成された少なくとも１本のビア構造と、を含み、
　前記第１集積回路ダイの前記第１の相互接続層は、前記第１集積回路ダイの前記基板と前記第２集積回路ダイの前記第２の相互接続層との間に配置されており、
　前記ビア構造は、前記第１集積回路ダイの前記第１の相互接続層に形成された第１の金属相互接続と、前記第２集積回路ダイの前記第２の相互接続層に形成された第２の金属相互接続と、前記第１集積回路ダイの前記第２の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第１の電気接続および前記第２の電気接続を形成し、
　前記ビア構造は、前記金属構造において第１端を有するとともに、
酸化物層を貫き、前記第１の金属相互接続を貫き、前記第２集積回路ダイの前記第２の相互接続層を少なくとも部分的に貫いて、前記第２の金属相互接続における第２端を有している、集積回路パッケージ。」
３．拒絶の理由の概要
　本願の請求項１に対して令和２年８月２４日付けで当審が通知した拒絶理由のうちの理由２は、次のとおりのものである。
　本件出願の請求項１に係る発明は、その出願前日本国内において頒布された引用文献１に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　引用文献１：特開２００７−１２９２３３号公報
４．引用文献の記載および引用発明
　引用文献１には、「電子デバイス」について、図面とともに以下の各記載がある（なお、下線は当審で付与した）。
（１）「【請求項１】
　
マルチチップ・スタックを形成する重ね合わせ接着関係にある少なくとも２つの集積回路チップ
を含む電子デバイスであって
　複数の誘電層および金属層と、キャップ層からなる第１の表面と、ハンドル層からなる反対側の末端面とを含む
多層構造を有する前記集積回路チップ
の第１のチップ
と
　複数の誘電層および金属層とキャップ層からなる第１の表面とを含む
多層構造を有する前記集積回路チップ
の第２のチップ
とを含み
　
前記第２の集積回路チップ
は反転位置にあり、前記第１の集積回路チップ
と面係合した状態で接着固定され、前記第２の集積回路チップ
は、前記第１の集積回路チップ
内の導電層を前記マルチチップ・スタックの上面に接続し、前記第２の集積回路チップまたは素子内の導電層を前記マルチチップ・スタックの上面に接続する導体充填ビアを有する、電子デバイス
　　　　　　　　　・・・・・（中　略）・・・・・
【請求項４】
　
前記第２の半導体チップ
は、前記第１のチップ
から前記上面まで延びて、前記第２の集積回路チップ
内の導電層と交わり、前記少なくとも２つのチップまたは素子の前記金属層間の電気的接続を提供するように構成された少なくとも１つのビアを含む
（２）「【００１２】
　図面を詳細に参照すると、図１に示すように、平面ウエハ１２などの基板上に配置され、
複数の金属層１４を備えた第１の基部半導体チップ１０（Ａと識別表記）が形成されている。本実施形態ではその金属層のうちの２層のみを示すが、多層技法ではさらに多くの階層および層を容易に形成することができる。基部半導体チップ１０には、たとえば電界効果トランジスタ（ＦＥＴ）ゲート電極１００や能動ＳＯＩ領域１０２などの能動素子も設ける
【００１３】
　当該チップ構造は、ウエハ形態になっており、特定の技法の必要に応じて、相互接続路と、導電体１８が充填されたビア１６を含む。チップは、
埋込み酸化膜（Buried Oxide：ＢＯＸ）と浅いトレンチ分離（Shallow Trench Isolation：ＳＴＩ）との層２２
【００１４】
　図２に示すように、
第２のチップ２６（Ｂと識別表記）を備える
【００１５】
　前述の
図１のチップＡと同様、チップＢでも、集積回路で必要な技術の種類および接続に応じて、任意の数の金属層３２を使用することができるが、ここでは例として２層のみの金属層３２を示す。また、前述のチップＡと同様、基部半導体チップ２６には、たとえば、電界効果トランジスタ（ＦＥＴ）ゲート電極１０４や能動ＳＯＩ領域１０６などの能動素子も設けられる
キャップ層または膜３０と層間誘電膜（Inter-Level Dielectrics：ＩＬＤ）１９およびＢＯＸ（埋込み酸化層）２２とを貫通し、ハンドル・ウエハまたはハンドル層２８の表面または内部で終わるスルービア３４
スルービア３４は、内部がまだ充填されておらず、後でチップＡと接触させるために使用される
（３）「【００２１】
　
図６および図７に、スルービア３４から接点形状３６への上部接続を必要としない、最上部チップＣ（チップ
図６に示すように、スルービア３４が、底部チップ１０への接続が必要なチップ５０の配線形状５２の上に部分的にかぶさるように構成されている
【００２２】
　次に、前述のように、
チップ５０を反転させ、底部チップ１０にボンディングし
【００２３】
　図５のチップ１０および２６（ＡおよびＢ）によって形成されたスタック、または図７のチップ５０および２６によって形成されたスタックの上部にさらにチップを取り付けて、このチップ・スタック処理を繰り返すことができる。これらの追加のチップのスルービアは、それぞれの直前の階層のチップのスルービア３４または接点形状３６と交わる必要がある。
【００２４】
　
スタックされたチップの外部へのボンディングは、スタックの最上部チップの上面に露出した充填ビアへの接続によって行うことができ
通常は、Ｃ４またはワイヤボンドを接続する適切な材料のパッドを表面にめっきすることになる
（４）「
　　　　　　　　　　　　　　　　　　　　　」
　上記（１）ないし（４）から以下のことがいえる。
　・引用文献１に記載の「電子デバイス」は、上記（１）の【請求項１】、（３）の記載事項、及び図７によれば、２つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなるものである。
　・上記（１）の【請求項１】、（２）の記載事項、及び図１、図２、図６、図７によれば、マルチチップ・スタックを形成する２つの集積回路チップは、底部チップ１０（基部半導体チップＡ）と、底部チップ１０（基部半導体チップＡ）の上に接着固定される上部チップ５０であり、底部チップ１０（基部半導体チップＡ）は、ＦＥＴゲート電極１００や能動ＳＯＩ領域１０２などの能動素子が設けられたＢＯＸおよびＳＴＩの層２２と、複数の誘電層および金属層１４とを含み、上部チップ５０についてもＦＥＴゲート電極１０４や能動ＳＯＩ領域１０６などの能動素子が設けられたＢＯＸおよびＳＴＩの層２２と、複数の誘電層と金属層３２とを含むものである。そして、複数の金属層１４や金属層３２は、誘電層を介して多層されてなるものである。
　・上記（１）の【請求項４】、（３）の段落【００２１】の記載事項、及び図７によれば、上部チップ５０は、ＢＯＸおよびＳＴＩの層２２を貫き、当該上部チップ５０の金属層３２の一部（配線形状５２）に部分的にかぶさり、当該金属層３２の一部と底部チップ１０（基部半導体チップＡ）の金属層１４の一部との間の電気的接続を提供する導体充填されたスルービア３４を含む。
 　・上記（３）の段落【００２４】の記載事項によれば、上部チップ５０の上面に露出した充填ビア（導体充填されたスルービア３４）には、ワイヤボンドを接続するためのパッドが形成されてなるものである。
 　・図７によれば、上部チップ５０における複数の金属層３２が設けられた層は、当該上部チップ５０の能動素子が設けられたＢＯＸおよびＳＴＩの層２２と底部チップ１０（基部半導体チップＡ）の複数の金属層１４が設けられた層との間に配置されてなるものである。
　以上のことから、特に図７に示されるものに着目し、上記記載事項及び図面を総合勘案すると、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。
「底部チップと上部チップの２つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなる電子デバイスであって、
　前記底部チップ及び前記上部チップはそれぞれ、ＦＥＴゲート電極や能動ＳＯＩ領域などの能動素子が設けられたＢＯＸおよびＳＴＩの層と、複数の誘電層と金属層とを含み、当該複数の金属層は、誘電層を介して多層されてなり、
　前記上部チップにおける複数の金属層が設けられた層は、当該上部チップの前記能動素子が設けられたＢＯＸおよびＳＴＩの層と前記底部チップの複数の金属層が設けられた層との間に配置されてなり、
　前記上部チップは、前記ＢＯＸおよびＳＴＩの層を貫き、当該上部チップの金属層の一部に部分的にかぶさり、当該金属層の一部と前記底部チップの金属層の一部との間の電気的接続を提供する導体充填されたスルービアを含み、
　前記上部チップの上面に露出した前記導体充填されたスルービアには、ワイヤボンドを接続するためのパッドが形成されてなる、電子デバイス。」
５．対比
　そこで、本願発明と引用発明とを対比する。
（１）引用発明における「上部チップ」は、底面側と上面側（それぞれ本願発明でいう「第１の側」と「第２の側」）を有することは当然のことであり、本願発明でいう「第１集積回路ダイ」に相当する。
　そして、この上部チップが含む「ＢＯＸおよびＳＴＩの層」は、埋込み酸化層（Buried Oxide）とシャロー・トレンチ・アイソレーション（Shallow Trench Isolation）の層であって、ＦＥＴゲート電極や能動ＳＯＩ領域などの能動素子が設けられてなるものであることを踏まえると、本願発明でいう「基板」に相当するものであるとみることができる。
　さらに、上部チップが含む複数の「金属層」は、本願発明でいう「第１の金属相互接続」に相当するとともに、当該複数の金属層が設けられた「層」が、本願発明でいう「第１の相互接続層」に相当するといえる。そして、当該「複数の金属層が設けられた層」は、上部チップの「ＢＯＸおよびＳＴＩの層」と底部チップの金属層が設けられた層との間に配置、すなわち、「ＢＯＸおよびＳＴＩの層」が上面側（本願発明でいう「第２の側」）に近く、「複数の金属層が設けられた層」が底面側（本願発明でいう「第１の側」）に近く形成されてなるものである。
　したがって、本願発明と引用発明とは、「第１の側とその反対の第２の側とで区画され、基板と第１の相互接続層とを含む第１集積回路ダイであって、前記基板が前記第１集積回路ダイの前記第２の側に近く、前記第１の相互接続層が前記第１集積回路ダイの前記第１の側に近く形成されている前記第１集積回路ダイと」を含むものである点で一致する。 
（２）引用発明における「底部チップ」は、上部チップの底面側（本願発明でいう「第１の側」）で当該上部チップと重ね合わされマルチチップ・スタックを形成してなるものであり、本願発明でいう「第２集積回路ダイ」に相当する。
　また、底部チップが含む複数の金属層が設けられた層（複数の金属層に加えて金属層間の誘電層を含めた層）が、本願発明でいう「第１の相互接続層」に相当するといえる。
　なお、「底部チップ」と「上部チップ」とは接着固定されてなるものであるが、本願発明にあっても、本願明細書の段落【００１６】に「画像センサー・ダイ２２のような第１ダイおよびＤＳＰダイ２４のような第２ダイが互いに貼り付けられ」と記載されていることから、本願発明と同様、「底部チップ」は「上部チップ」に当接されているといえるものてある。
　したがって、本願発明と引用発明とは、「前記第１集積回路ダイの前記第１の側で前記第１集積回路ダイに当接され、第２の相互接続層を含む第２集積回路ダイと」を含むものである点で一致する。
（３）引用発明における「前記上部チップにおける複数の金属層が設けられた層は、当該上部チップの前記能動素子が設けられたＢＯＸおよびＳＴＩの層と前記底部チップの複数の金属層が設けられた層との間に配置されて」いることは、本願発明の「前記第１集積回路ダイの前記第１の相互接続層は、前記第１集積回路ダイの前記基板と前記第２集積回路ダイの前記第２の相互接続層との間に配置されて」いることに相当する。
（４）ワイヤボンドを接続するための「パッド」は、上部チップの上面（本願発明でいう「第２の側」の表面）に形成されてなるものであり、本願発明でいう「金属構造」に相当する。
　また、上部チップが含む「導体充填されたスルービア」は、上部チップの金属層の一部と底部チップの金属層の一部との間の電気的接続を提供するとともに、パッドとも電気的に接続されているといえるものであり、本願発明でいう「ビア構造」に相当する。そして、「導体充填されたスルービア」は、上部チップの上面に形成されたパッドから、上部チップの金属層の一部を経て、底部チップの金属層の一部まで延びてなるものであり、パッドにおいて本願発明でいう「第１端」を有し、底部チップの金属層の一部において本願発明でいう「第２端」を有してなることは明らかである。
　したがって、本願発明と引用発明とは、「前記第１集積回路ダイの第２の側の表面にある金属構造と、前記第１集積回路ダイと前記第２集積回路ダイとの間の第１の電気接続、および前記第１集積回路ダイと前記金属構造との間の第２の電気接続を形成するように構成された少なくとも１本のビア構造と」を含むものである点で一致し、さらに、「前記ビア構造は、前記第１集積回路ダイの前記第１の相互接続層に形成された第１の金属相互接続と、前記第２集積回路ダイの前記第２の相互接続層に形成された第２の金属相互接続と、前記第１集積回路ダイの前記第２の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第１の電気接続および前記第２の電気接続を形成し、前記ビア構造は、前記金属構造において第１端を有するとともに、前記第２の金属相互接続における第２端を有している」点で共通するといえる。
　ただし、ビア構造について、本願発明では、「酸化物層を貫」く旨特定するのに対し、引用発明では、上部チップのＢＯＸおよびＳＴＩの層を貫くものであるものの、酸化物層を貫くことの明確な特定を有しておらず、また、本願発明では、「前記第１の金属相互接続を貫」く旨特定するのに対し、引用発明では、上部チップの金属層の一部に部分的にかぶさるものであり、貫いてはおらず、さらに、本願発明では、「前記第２集積回路ダイの前記第２の相互接続層を少なくとも部分的に貫」く旨特定するのに対し、引用発明では、そのような特定を有していない点で相違する。
（５）そして、引用発明における「電子デバイス」は、底部チップと上部チップの２つの集積回路チップを重ね合わせて接着固定してマルチチップ・スタックを形成してなるものであり、本願発明でいう「集積回路パッケージ」に相当するものである。
　よって、上記（１）ないし（５）により本願発明と引用発明とは、
「集積回路パッケージであって、
　第１の側とその反対の第２の側とで区画され、基板と第１の相互接続層とを含む第１集積回路ダイであって、前記基板が前記第１集積回路ダイの前記第２の側に近く、前記第１の相互接続層が前記第１集積回路ダイの前記第１の側に近く形成されている前記第１集積回路ダイと、
　前記第１集積回路ダイの前記第１の側で前記第１集積回路ダイに当接され、第２の相互接続層を含む第２集積回路ダイと、
　前記第１集積回路ダイの第２の側の表面にある金属構造と、
　前記第１集積回路ダイと前記第２集積回路ダイとの間の第１の電気接続、および前記第１集積回路ダイと前記金属構造との間の第２の電気接続を形成するように構成された少なくとも１本のビア構造と、を含み、
　前記第１集積回路ダイの前記第１の相互接続層は、前記第１集積回路ダイの前記基板と前記第２集積回路ダイの前記第２の相互接続層との間に配置されており、
　前記ビア構造は、前記第１集積回路ダイの前記第１の相互接続層に形成された第１の金属相互接続と、前記第２集積回路ダイの前記第２の相互接続層に形成された第２の金属相互接続と、前記第１集積回路ダイの前記第２の側の表面に形成された前記金属構造とを電気的に接続することによって、前記第１の電気接続および前記第２の電気接続を形成し、
　前記ビア構造は、前記金属構造において第１端を有するとともに、前記第２の金属相互接続における第２端を有している、集積回路パッケージ。」
である点で一致し、次の点で相違する。
［相違点１］
　ビア構造について、本願発明では、「酸化物層を貫」く旨特定するのに対し、引用発明では、上部チップのＢＯＸおよびＳＴＩの層を貫くものであるものの、酸化物層を貫くことの明確な特定を有していない点。
［相違点２］
　ビア構造について、本願発明では、「前記第１の金属相互接続を貫」く旨特定するのに対し、引用発明では、上部チップの金属層の一部に部分的にかぶさるものであり、貫いてはいない点。
［相違点３］
　ビア構造について、本願発明では、「前記第２集積回路ダイの前記第２の相互接続層を少なくとも部分的に貫」く旨特定するのに対し、引用発明では、そのような特定を有していない点。
６．判断
　上記相違点について検討する。
［相違点１］について
　引用発明においても、導体充填されたスルービアは「ＢＯＸおよびＳＴＩの層」を貫くものであり、当該層は、埋込み酸化層（Buried Oxide）とシャロー・トレンチ・アイソレーション（Shallow Trench Isolation）の層であって、ＦＥＴゲート電極や能動ＳＯＩ領域などの能動素子が設けられてなるものであって、当然、酸化物層を有するものである。そして、導体充填されたスルービアを設ける位置としては、能動素子が設けらた部分を避けた位置とするのが通常であるといえ、当審の拒絶の理由に引用された特開２０１２−１４２５３３号公報（段落【００２７】、図２０を参照）に見られるように、シャロー・トレンチ・アイソレーションといった酸化物層が設けられた部分を貫くよう設けるようにし、相違点１に係る構成とすることは当業者であればごく普通になし得ることである。
［相違点２］について
　導体充填されたスルービアと上部チップの金属層の一部との電気的接続を図るうえで、どのような接続構造とするかは当業者にとって設計的事項にすぎず、例えば当審の拒絶の理由に引用された上記特開２０１２−１４２５３３号公報（段落【００２７】、図２０を参照）、さらには特開２０１１−９１４００号公報（段落【０１２７】、図２０を参照）に見られるように、導電性ビアを、金属層（相互接続部、配線）を貫くように設けて電気的接続する構成も周知であり、引用発明において、導体充填されたスルービアを金属層の一部に部分的にかぶさるように設けて電気的接続することに代えて、金属層を貫くように設けて電気的接続する周知の構成を採用して相違点２に係る構成とすることは当業者であれば適宜なし得ることである。
［相違点３］について
　引用発明においては、導体充填されたスルービアが接続される底部チップの金属層の一部はその表面が複数の金属層が設けられた層から露出するように設けられていることから、本願発明でいう「第２の相互接続層」を少なくとも部分的に貫いてはいないが、例えば当審の拒絶の理由に引用された特開２０１２−９４７２０号公報（図１２を参照。貫通電極層４０が接続される配線４６が層間絶縁膜４７中に設けられている。）、さらには上記特開２０１１−９１４００号公報（段落【０１２７】、図２０を参照。コンタクトプラグ２３６が接続される第４配線１２４が層間絶縁膜中（第４層間絶縁膜１２２と第５層間絶縁膜１２６の間）に設けられている。）に見られるように、導電性ビアが接続される金属層を、当該金属層が形成された層中に設け、その表面が露出しない配置構成も周知といえるものであり、引用発明においても、導体充填されたスルービアが接続される底部チップの金属層の一部について、複数の金属層が設けられた層中に設け、その表面が露出しない配置構成とし、それに伴って導体充填されたスルービアが誘電層の一部を部分的に貫くようにし、相違点３に係る構成とすることは当業者にとって適宜なし得る設計的事項にすぎない。
　そして、上記相違点を総合的に勘案しても本願発明が奏する効果は、引用発明及び周知の技術事項から当業者が十分に予測できたものであって、格別顕著なものがあるとはいえない。
 
７．むすび
　以上のとおり、本願の請求項１に係る発明は、引用文献１に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。