(57)【要約】  入力信号を出力するか否かを切り替えるスイッチ回路であって、入力信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、伝送経路に設けられ、入力信号を伝送するか否かを切り替える第１半導体スイッチと、第１半導体スイッチが短絡された場合に開放し、第１半導体スイッチが開放された場合に短絡して第１半導体スイッチ及び出力端の間の伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、  第２半導体スイッチが開放されているときに、第２半導体スイッチの両端に電位差を与える電圧制御部とを備えるスイッチ回路を提供する。
2007129583.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を出力するか否かを切り替えるスイッチ回路であって、
前記入力信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、
前記伝送経路に設けられ、前記入力信号を伝送するか否かを切り替える第１半導体スイッチと、
前記第１半導体スイッチが短絡された場合に開放し、前記第１半導体スイッチが開放された場合に短絡して前記第１半導体スイッチ及び前記出力端の間の前記伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、
前記第２半導体スイッチが開放されているときに、前記第２半導体スイッチの両端に電位差を与える電圧制御部と
を備えるスイッチ回路。
【請求項２】
前記第１半導体スイッチ及び前記出力端の間の前記伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、
前記第２半導体スイッチは、前記第１半導体スイッチが短絡された場合に、前記容量成分部と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記容量成分部と前記接地電位とを短絡し、
前記電圧制御部は、前記容量成分部及び前記第２半導体スイッチとの接続点の電位を制御する
スイッチ回路。
【請求項３】
前記電圧制御部は、前記容量成分部及び前記第２半導体スイッチとの接続点に、所定のバイアス電圧を印加可能なバイアス印加回路を有する
請求項２に記載のスイッチ回路。
【請求項４】
前記バイアス印加回路は、前記第２半導体スイッチの定格電圧に応じた前記バイアス電圧を印加する
請求項３に記載のスイッチ回路。
【請求項５】
前記バイアス印加回路は、
前記バイアス電圧を、前記容量成分部及び前記第２半導体スイッチとの接続点に印加する定電圧源と、
前記定電圧源から前記第２半導体スイッチに流れる電流量を制限する電流制限用抵抗と
を有する
請求項３に記載のスイッチ回路。
【請求項６】
前記電流制限用抵抗は、前記定電圧源と前記第２半導体スイッチとの間に設けられる
請求項５に記載のスイッチ回路。
【請求項７】
前記電流制限用抵抗は、前記第２半導体スイッチと前記接地電位との間に設けられる
請求項５に記載のスイッチ回路。
【請求項８】
前記バイアス印加回路は、
前記第２半導体スイッチの定格電流に応じたバイアス電流を、前記容量成分部及び前記第２半導体スイッチとの接続点に供給する定電流源と、
前記定電流源と並列に設けられ、前記定電流源が前記接続点に印加する前記バイアス電圧を規定する電圧規定素子と
を有する請求項３に記載のスイッチ回路。
【請求項９】
前記バイアス印加回路と、前記第２半導体スイッチの前記一端との間に設けられ、所定の誘導成分を有する誘導成分部を更に備える
請求項１に記載のスイッチ回路。
【請求項１０】
前記伝送経路及び前記容量成分部の接続点と、前記出力端との間に設けられ、前記第１半導体スイッチと同期して動作する第３半導体スイッチを更に備える
請求項２に記載のスイッチ回路。
【請求項１１】
前記第１半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、前記第１半導体スイッチと同期して前記入力信号を伝送するか否かを切り替える第３半導体スイッチと、
前記第１半導体スイッチ及び前記入力端との間の前記伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、
前記第３半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、
前記第２半導体スイッチは、前記第１半導体スイッチ及び前記第３半導体スイッチとの間の前記伝送経路と、接地電位との間に設けられ、前記第１半導体スイッチが短絡された場合に、前記伝送経路と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記伝送経路と前記接地電位とを短絡し、
前記電圧制御部は、前記伝送経路及び前記第２半導体スイッチとの接続点の電位を制御する請求項１に記載のスイッチ回路。
【請求項１２】
入力信号の所定の周波数成分を通過させるフィルタ回路であって、
入力信号の周波数成分のうち、いずれの周波数成分を通過させるかを規定する周波数特性の異なる第１フィルタ及び第２フィルタと、
前記入力信号を、前記第１フィルタに入力させるか否かを切り替える第１スイッチ回路と、
前記入力信号を、前記第２フィルタに入力させるか否かを切り替える第２スイッチ回路と
を備え、
前記第１スイッチ回路及び前記第２スイッチ回路は、
前記入力信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、
前記伝送経路に設けられ、前記入力信号を伝送するか否かを切り替える第１半導体スイッチと、
前記第１半導体スイッチが短絡された場合に開放し、前記第１半導体スイッチが開放された場合に短絡して前記第１半導体スイッチ及び前記出力端の間の前記伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、
前記第２半導体スイッチが開放されているときに、前記第２半導体スイッチの両端に電位差を与える電圧制御部と
を有するフィルタ回路。
【請求項１３】
前記第１半導体スイッチ及び前記出力端の間の前記伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、
前記第２半導体スイッチは、前記第１半導体スイッチが短絡された場合に、前記容量成分部と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記容量成分部と前記接地電位とを短絡し、
前記電圧制御部は、前記容量成分部及び前記第２半導体スイッチとの接続点の電位を制御する請求項１２に記載のフィルタ回路。
【請求項１４】
前記第１半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、前記第１半導体スイッチと同期して前記入力信号を伝送するか否かを切り替える第３半導体スイッチと、
前記第１半導体スイッチ及び前記入力端との間の前記伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、
前記第３半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、
前記第２半導体スイッチは、前記第１半導体スイッチ及び前記第３半導体スイッチとの間の前記伝送経路と、接地電位との間に設けられ、前記第１半導体スイッチが短絡された場合に、前記伝送経路と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記伝送経路と前記接地電位とを短絡し、
前記電圧制御部は、前記伝送経路及び前記第２半導体スイッチとの接続点の電位を制御する請求項１２に記載のフィルタ回路。
【請求項１５】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力すべき試験信号を生成する信号発生部と、
前記試験信号の所定の周波数成分を通過させ、前記被試験デバイスに入力するフィルタ回路と、
前記試験信号に応じて前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記フィルタ回路は、
前記試験信号の周波数成分のうち、いずれの周波数成分を通過させるかを規定する周波数特性の異なる第１フィルタ及び第２フィルタと、
前記試験信号を、前記第１フィルタに入力させるか否かを切り替える第１スイッチ回路と、
前記試験信号を、前記第２フィルタに入力させるか否かを切り替える第２スイッチ回路と
を有し、
前記第１スイッチ回路及び前記第２スイッチ回路は、
前記試験信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、
前記伝送経路に設けられ、前記試験信号を伝送するか否かを切り替える第１半導体スイッチと、
前記第１半導体スイッチが短絡された場合に開放し、前記第１半導体スイッチが開放された場合に短絡して前記第１半導体スイッチ及び前記出力端の間の前記伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、
前記第２半導体スイッチの一端の電位を制御する電圧制御部と
前記第２半導体スイッチが開放されているときに、前記第２半導体スイッチの両端に電位差を与える電圧制御部と
を含む試験装置。
【請求項１６】
前記第１半導体スイッチ及び前記出力端の間の前記伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、
前記第２半導体スイッチは、前記第１半導体スイッチが短絡された場合に、前記容量成分部と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記容量成分部と前記接地電位とを短絡し、
前記電圧制御部は、前記容量成分部及び前記第２半導体スイッチとの接続点の電位を制御する請求項１５に記載の試験装置。
【請求項１７】
前記第１半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、前記第１半導体スイッチと同期して前記入力信号を伝送するか否かを切り替える第３半導体スイッチと、
前記第１半導体スイッチ及び前記入力端との間の前記伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、
前記第３半導体スイッチ及び前記出力端との間の前記伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、
前記第２半導体スイッチは、前記第１半導体スイッチ及び前記第３半導体スイッチとの間の前記伝送経路と、接地電位との間に設けられ、前記第１半導体スイッチが短絡された場合に、前記伝送経路と前記接地電位とを開放し、前記第１半導体スイッチが開放された場合に、前記伝送経路と前記接地電位とを短絡し、
前記電圧制御部は、前記伝送経路及び前記第２半導体スイッチとの接続点の電位を制御する請求項１５に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路、フィルタ回路及び試験装置に関する。特に本発明は、入力信号を出力するか否かを切り替えるスイッチ回路並びに当該スイッチ回路を備えるフィルタ回路及び試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００６−１３１８１２    出願日  ２００６年5月１０日
【背景技術】
【０００２】
高速であり開放時の絶縁性が良いスイッチとして、半導体スイッチを用いたＴ型スイッチ回路又はＬ型スイッチ回路が知られている。Ｔ型及びＬ型スイッチ回路は、入力端と出力端との間の短絡及び開放を切り替える第１半導体スイッチと、入力端と出力端との間の伝送線路と接地電位との間の短絡及び開放を切り替える第２半導体スイッチとを有する。【０００３】
Ｔ型及びＬ型スイッチ回路において、第２半導体スイッチは、第１半導体スイッチが短絡している場合に開放し、第１半導体スイッチが開放している場合に短絡する。これにより、第２半導体スイッチは、第１半導体スイッチが開放している場合に、第１半導体スイッチの寄生容量を介して入力する高周波信号を接地電位に落とすことができる。従って、Ｔ型及びＬ型スイッチ回路は、入力端又は出力端から入力する漏れ信号を、他端から出力しないので、開放時の絶縁性を向上させることができる。【０００４】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、半導体スイッチは、出力端子間容量を有する。従って、Ｔ型又はＬ型スイッチは、第１半導体スイッチが短絡している場合、第２半導体スイッチにおける端子間電圧に依存する出力端子間容量の影響により、入力端と出力端との間を通過する信号を歪ませていた。【０００６】
そこで本発明は、上記の課題を解決することのできるスイッチ回路、フィルタ回路及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１形態においては、入力信号を出力するか否かを切り替えるスイッチ回路であって、入力信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、伝送経路に設けられ、入力信号を伝送するか否かを切り替える第１半導体スイッチと、第１半導体スイッチが短絡された場合に開放し、第１半導体スイッチが開放された場合に短絡して第１半導体スイッチ及び出力端の間の伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、第２半導体スイッチが開放されているときに、第２半導体スイッチの両端に電位差を与える電圧制御部とを備えるスイッチ回路を提供する。【０００８】
第１半導体スイッチ及び出力端の間の伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、第２半導体スイッチは、第１半導体スイッチが短絡された場合に、容量成分部と接地電位とを開放し、第１半導体スイッチが開放された場合に、容量成分部と接地電位とを短絡し、電圧制御部は、容量成分部及び第２半導体スイッチとの接続点の電位を制御してよい。【０００９】
電圧制御部は、容量成分部及び第２半導体スイッチとの接続点に、所定のバイアス電圧を印加可能なバイアス印加回路を有してよい。バイアス印加回路は、第２半導体スイッチの定格電圧に応じたバイアス電圧を印加してよい。また、バイアス印加回路は、バイアス電圧を、容量成分部及び第２半導体スイッチとの接続点に印加する定電圧源と、定電圧源から第２半導体スイッチに流れる電流量を制限する電流制限用抵抗とを有してよい。【００１０】
電流制限用抵抗は、定電圧源と第２半導体スイッチとの間に設けられてよい。また、電流制限用抵抗は、第２半導体スイッチと接地電位との間に設けられてもよい。【００１１】
バイアス印加回路は、第２半導体スイッチの定格電流に応じたバイアス電流を、容量成分部及び第２半導体スイッチとの接続点に供給する定電流源と、定電流源と並列に設けられ、定電流源が接続点に印加するバイアス電圧を規定する電圧規定素子とを有してよい。スイッチ回路は、バイアス印加回路と、第２半導体スイッチの一端との間に設けられ、所定の誘導成分を有する誘導成分部を更に備えてよい。【００１２】
スイッチ回路は、伝送経路及び容量成分部の接続点と、出力端との間に設けられ、第１半導体スイッチと同期して動作する第３半導体スイッチを更に備えてよい。【００１３】
スイッチ回路は、第１半導体スイッチ及び出力端との間の伝送経路に設けられ、第１半導体スイッチと同期して入力信号を伝送するか否かを切り替える第３半導体スイッチと、第１半導体スイッチ及び入力端との間の伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、第３半導体スイッチ及び出力端との間の伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、第２半導体スイッチは、第１半導体スイッチ及び第３半導体スイッチとの間の伝送経路と、接地電位との間に設けられ、第１半導体スイッチが短絡された場合に、伝送経路と接地電位とを開放し、第１半導体スイッチが開放された場合に、伝送経路と接地電位とを短絡し、電圧制御部は、伝送経路及び第２半導体スイッチとの接続点の電位を制御してよい。【００１４】
本発明の第２形態においては、入力信号の所定の周波数成分を通過させるフィルタ回路であって、入力信号の周波数成分のうち、いずれの周波数成分を通過させるかを規定する周波数特性の異なる第１フィルタ及び第２フィルタと、入力信号を、第１フィルタに入力させるか否かを切り替える第１スイッチ回路と、入力信号を、第２フィルタに入力させるか否かを切り替える第２スイッチ回路とを備え、第１スイッチ回路及び第２スイッチ回路は、入力信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、伝送経路に設けられ、入力信号を伝送するか否かを切り替える第１半導体スイッチと、第１半導体スイッチが短絡された場合に開放し、第１半導体スイッチが開放された場合に短絡して第１半導体スイッチ及び出力端の間の伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、第２半導体スイッチが開放されているときに、第２半導体スイッチの両端に電位差を与える電圧制御部とを有するフィルタ回路を提供する。【００１５】
フィルタ回路は、第１半導体スイッチ及び出力端の間の伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、第２半導体スイッチは、第１半導体スイッチが短絡された場合に、容量成分部と接地電位とを開放し、第１半導体スイッチが開放された場合に、容量成分部と接地電位とを短絡し、電圧制御部は、容量成分部及び第２半導体スイッチとの接続点の電位を制御してよい。【００１６】
フィルタ回路は、第１半導体スイッチ及び出力端との間の伝送経路に設けられ、第１半導体スイッチと同期して入力信号を伝送するか否かを切り替える第３半導体スイッチと、第１半導体スイッチ及び入力端との間の伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、第３半導体スイッチ及び出力端との間の伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、第２半導体スイッチは、第１半導体スイッチ及び第３半導体スイッチとの間の伝送経路と、接地電位との間に設けられ、第１半導体スイッチが短絡された場合に、伝送経路と接地電位とを開放し、第１半導体スイッチが開放された場合に、伝送経路と接地電位とを短絡し、電圧制御部は、伝送経路及び第２半導体スイッチとの接続点の電位を制御してよい。【００１７】
本発明の第３形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力すべき試験信号を生成する信号発生部と、試験信号の所定の周波数成分を通過させ、被試験デバイスに入力するフィルタ回路と、試験信号に応じて被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、フィルタ回路は、試験信号の周波数成分のうち、いずれの周波数成分を通過させるかを規定する周波数特性の異なる第１フィルタ及び第２フィルタと、試験信号を、第１フィルタに入力させるか否かを切り替える第１スイッチ回路と、試験信号を、第２フィルタに入力させるか否かを切り替える第２スイッチ回路と
を有し、第１スイッチ回路及び第２スイッチ回路は、試験信号を、当該スイッチ回路の入力端から出力端まで伝送すべき伝送経路と、伝送経路に設けられ、試験信号を伝送するか否かを切り替える第１半導体スイッチと、第１半導体スイッチが短絡された場合に開放し、第１半導体スイッチが開放された場合に短絡して第１半導体スイッチ及び出力端の間の伝送経路に漏れた高周波信号を接地電位に落とす第２半導体スイッチと、第２半導体スイッチの一端の電位を制御する電圧制御部と、第２半導体スイッチが開放されているときに、第２半導体スイッチの両端に電位差を与える電圧制御部とを含む試験装置を提供する。【００１８】
試験装置は、第１半導体スイッチ及び出力端の間の伝送経路と、接地電位との間に設けられ、所定の容量成分を有する容量成分部を更に備え、
第２半導体スイッチは、第１半導体スイッチが短絡された場合に、容量成分部と接地電位とを開放し、第１半導体スイッチが開放された場合に、容量成分部と接地電位とを短絡し、
電圧制御部は、容量成分部及び第２半導体スイッチとの接続点の電位を制御してよい。【００１９】
試験装置は、第１半導体スイッチ及び出力端との間の伝送経路に設けられ、第１半導体スイッチと同期して入力信号を伝送するか否かを切り替える第３半導体スイッチと、第１半導体スイッチ及び入力端との間の伝送経路に設けられ、所定の容量成分を有する第１容量成分部と、第３半導体スイッチ及び出力端との間の伝送経路に設けられ、所定の容量成分を有する第２容量成分部とを更に有し、第２半導体スイッチは、第１半導体スイッチ及び第３半導体スイッチとの間の伝送経路と、接地電位との間に設けられ、第１半導体スイッチが短絡された場合に、伝送経路と接地電位とを開放し、第１半導体スイッチが開放された場合に、伝送経路と接地電位とを短絡し、電圧制御部は、伝送経路及び第２半導体スイッチとの接続点の電位を制御してよい。【００２０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００２１】
本発明によれば、入力端と出力端と間を短絡した場合の伝達特性の線形性を高くすることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。
【図２】本発明の第１実施形態に係るフィルタ回路１４の構成を示す。
【図３】本発明の第１実施形態に係るスイッチ回路３０の構成を示す。
【図４】バイアス印加回路６６の構成の第１例を示す。
【図５】バイアス印加回路６６の構成の第２例を示す。
【図６】バイアス印加回路６６の構成の第３例を示す。
【図７】本発明の第２実施形態に係るスイッチ回路３０の構成を示す。
【図８】本発明の第３実施形態に係るフィルタ回路１４の構成を示す。
【符号の説明】
【００２３】
１０・・・試験装置、１２・・・信号発生部、１４・・・フィルタ回路、１６・・・判定部、２１・・・第１フィルタ、２２・・・第２フィルタ、３０・・・スイッチ回路、３１・・・第１スイッチ回路、３２・・・第２スイッチ回路、３３・・・第３スイッチ回路、３４・・・第４スイッチ回路、４２・・・伝送経路、４４・・・第１半導体スイッチ、４６・・・容量成分部、４８・・・第２半導体スイッチ、５０・・・第３半導体スイッチ、５２・・・電圧制御部、５４・・・誘導成分部、６２・・・入力端子、６４・・・出力端子、６６・・・バイアス印加回路、７２・・・定電圧源、７４・・・電流制限用抵抗、７６・・・定電流源、７８・・・電圧規定素子、８２・・・第１容量成分部、８４・・・第２容量成分部、１００・・・被試験デバイス
【発明を実施するための最良の形態】
【００２４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２５】
図１は、第１実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。試験装置１０は、被試験デバイス１００を試験する。試験装置１０は、信号発生部１２と、フィルタ回路１４と、判定部１６とを備える。信号発生部１２は、被試験デバイス１００に入力すべき試験信号を生成する。フィルタ回路１４は、信号発生部１２により生成された試験信号の所定の周波数成分を通過させ、被試験デバイス１００に入力する。判定部１６は、試験信号に応じて被試験デバイス１００が出力する出力信号に基づいて、被試験デバイス１００の良否を判定する。【００２６】
図２は、第１実施形態に係るフィルタ回路１４の構成を示す。フィルタ回路１４は、第１フィルタ２１と、第２フィルタ２２と、第１スイッチ回路３１と、第２スイッチ回路３２と、第３スイッチ回路３３と、第４スイッチ回路３４とを有する。第１フィルタ２１は、信号発生部１２により生成された試験信号を第１スイッチ回路３１を介して入力し、入力信号の所定の周波数成分を通過させ、第３スイッチ回路３３を介して被試験デバイス１００に出力する。第１スイッチ回路３１は、信号発生部１２により生成された試験信号を、第１フィルタ２１に入力させるか否かを切り替える。第３スイッチ回路３３は、第１フィルタ２１を通過した信号を、被試験デバイス１００に対して出力するか否かを切り替える。【００２７】
第２フィルタ２２は、信号発生部１２により生成された試験信号を第２スイッチ回路３２を介して入力し、入力信号の所定の周波数成分を通過させ、第４スイッチ回路３４を介して被試験デバイス１００に出力する。第２スイッチ回路３２は、信号発生部１２により生成された試験信号を、第２フィルタ２２に入力させるか否かを切り替える。第４スイッチ回路３４は、第２フィルタ２２を通過した信号を、被試験デバイス１００に対して出力するか否かを切り替える。そして、第１フィルタ２１及び第２フィルタ２２は、入力信号の周波数成分のうち、いずれの周波数成分を通過させるかを規定する周波数特性が異なる。【００２８】
このようなフィルタ回路１４は、通過させる周波数成分に応じて、第１〜第４のスイッチ回路３１〜３４を短絡又は開放するべく制御がされる。一例として、フィルタ回路１４は、第１フィルタ２１の周波数特性により規定される周波数成分を通過させる場合には、第１スイッチ回路３１及び第３スイッチ回路３３が短絡し、第２スイッチ回路３２及び第４スイッチ回路３４が開放するべく制御がされる。また、フィルタ回路１４は、第２フィルタ２２の周波数特性により規定される周波数成分を通過させる場合には、第１スイッチ回路３１及び第３スイッチ回路３３が開放し、第２スイッチ回路３２及び第４スイッチ回路３４が短絡するべく制御がされる。これにより、フィルタ回路１４によれば、信号発生部１２により生成された試験信号（入力信号）に含まれる周波数成分を、選択的に被試験デバイス１００に出力することができる。なお、第１〜第４のスイッチ３１〜３４は、略同一の構成であってよい。以下、第１〜第４のスイッチ３１〜３４をスイッチ回路３０と総称する。【００２９】
また、本実施形態に係るフィルタ回路１４は、第１及び第２フィルタ２１、２２に加えて、入力信号の周波数成分のうちいずれの周波数成分を通過させるかを規定する周波数特性が他のフィルタと異なる１又は複数のフィルタを、更に備えてよい。この場合において、フィルタ回路１４は、各フィルタに対応して設けられ、信号発生部１２により生成された試験信号を対応するフィルタに入力させるか否かを切り替える１又は複数のスイッチ、および、対応するフィルタを通過した信号を、被試験デバイス１００に対して出力するか否かを切り替える１または複数のスイッチとを備える。これにより本実施形態に係るフィルタ回路１４によれば、多数の周波数成分を選択的に通過させることができる。【００３０】
図３は、第１実施形態に係るスイッチ回路３０の構成を示す。スイッチ回路３０は、伝送経路４２と、第１半導体スイッチ４４と、容量成分部４６と、第２半導体スイッチ４８と、第３半導体スイッチ５０と、電圧制御部５２と、誘導成分部５４とを備え、入力信号を出力するか否かを切り替える。【００３１】
伝送経路４２は、入力端子６２と出力端子６４との間に形成され、入力端子６２を介して入力した入力信号を、当該スイッチ回路３０の入力端子６２から出力端子６４まで伝送する。第１半導体スイッチ４４は、伝送経路４２に設けられ、入力端子６２から入力した入力信号を当該伝送経路４２を介して伝送するか否かを切り替える。すなわち、第１半導体スイッチ４４は、入力端子６２と出力端子６４との間に設けられ、入力端子６２及び出力端子６４の短絡及び開放を切り替える。【００３２】
容量成分部４６は、第１半導体スイッチ４４及び出力端子６４の間の伝送経路４２と、接地電位との間に設けられ、所定の容量成分を有する。容量成分部４６は、所定の容量成分を有するので、第１半導体スイッチ４４及び出力端子６４の間の伝送経路４２と、接地電位との間に流れる直流電流を遮断し、交流電流を通過することができる。第２半導体スイッチ４８は、第１半導体スイッチ４４が短絡された場合に、容量成分部４６と接地電位とを開放し、第１半導体スイッチ４４が開放された場合に、容量成分部４６と接地電位とを短絡する。【００３３】
第３半導体スイッチ５０は、伝送経路４２及び容量成分部４６の接続点と、出力端子６４との間の伝送経路４２に設けられ、第１半導体スイッチ４４と同期して動作する。すなわち、第３半導体スイッチ５０は、第１半導体スイッチ４４と同期して、入力端子６２と出力端子６４との短絡及び開放を切り替える。【００３４】
電圧制御部５２は、容量成分部４６及び第２半導体スイッチ４８との接続点の電位を制御する。電圧制御部５２は、一例として、容量成分部４６及び第２半導体スイッチ４８との接続点に、所定のバイアス電圧を印加可能なバイアス印加回路６６を有してよい。そして、電圧制御部５２は、容量成分部４６及び第２半導体スイッチ４８との接続点に、バイアス印加回路６６によって所定のバイアス電圧を印加してよい。【００３５】
誘導成分部５４は、電圧制御部５２と、容量成分部４６及び第２半導体スイッチ４８との接続点との間に設けられ、所定の誘導成分を有する。誘導成分部５４は、所定の誘導成分を有するので、電圧制御部５２と、容量成分部４６及び第２半導体スイッチ４８との接続点との間に流れる交流電流を遮断し、直流電流を通過することができる。【００３６】
このような構成のスイッチ回路３０は、次のように動作する。まず、入出力間を遮断するべく制御がされた場合、第１半導体スイッチ４４及び第３半導体スイッチ５０は、入力端子６２と出力端子６４との間を開放する。これにより、スイッチ回路３０は、入力端子６２と出力端子６４との間を通過する信号を遮断して、入力信号を出力しない。さらに、この場合において、第２半導体スイッチ４８は、容量成分部４６と接地電位との間を短絡する。これにより、入力端子６２又は出力端子６４を介して入力した高周波信号が第１半導体スイッチ４４又は第３半導体スイッチ５０の寄生容量を通過した場合であっても、当該高周波信号を容量成分部４６及び第２半導体スイッチ４８を介して、接地電位に落とすことができる。従って、スイッチ回路３０によれば、開放時において入力端子６２又は出力端子６４を介して入力した漏れ信号を、反対の端子から出力しないので、開放時の絶縁性を向上させることができる。【００３７】
次に、入出力間を導通させるべく制御がされた場合、第１半導体スイッチ４４及び第３半導体スイッチ５０は、入力端子６２と出力端子６４との間を短絡する。これにより、スイッチ回路３０は、入力端子６２と出力端子６４とを接続して、入力信号を出力端子６４から出力することができる。さらに、この場合において、第２半導体スイッチ４８は、容量成分部４６と接地電位との間を開放し、電圧制御部５２のバイアス印加回路６６は、容量成分部４６及び第２半導体スイッチ４８との接続点に所定のバイアス電圧を印加する。【００３８】
ここで、半導体スイッチの出力端子間容量は、端子間電圧が高いほどより小さくなる。半導体スイッチは、出力端子間容量が小さいと高周波信号の絶縁性が向上する。よって、一端に所定のバイアス電圧が印加され、他端が接地電位とされることにより第２半導体スイッチ４８は、端子間電圧が高くなるので、高周波信号の絶縁性が向上する。【００３９】
従って、スイッチ回路３０によれば、入力端子６２と出力端子６４との間を通過する信号のうち第２半導体スイッチ４８を介して接地電位側に漏れる信号を少なくすることができる。つまり、スイッチ回路３０によれば、入力端子６２と出力端子６４との間を通過する信号に対して第２半導体スイッチ４８が与える影響を少なくすることができる。さらに、スイッチ回路３０によれば、誘導成分部５４が高周波信号を遮断するので、入力端子６２と出力端子６４との間を通過する信号が電圧制御部５２を介して接地電位に漏れることもない。【００４０】
また、スイッチ回路３０において、第２半導体スイッチ４８の端子間電圧に対する端子間容量の変化は、入力端子６２と出力端子６４との間の伝達特性の非線形性の要因となる。すなわち、スイッチ回路３０は、第２半導体スイッチ４８における端子間電圧に対する端子間容量の変化割合が大きい場合、入力端子６２と出力端子６４との間を通過する信号を歪ませてしまう。これに対して、半導体スイッチの出力端子間容量は、端子間電圧が大きいほど、端子間電圧に対する端子間容量の変化割合が小さくなる。従って、スイッチ回路３０によれば、電圧制御部５２によって第２半導体スイッチ４８の端子間電圧が大きくされているので、入力端子６２と出力端子６４との間を低い歪で信号を通過させることができる。以上により、スイッチ回路３０によれば、短絡時において入力端子６２と出力端子６４との間の伝送経路４２の伝達特性の線形性を向上させることができる。【００４１】
なお、電圧制御部５２のバイアス印加回路６６は、第２半導体スイッチ４８の定格電圧に応じたバイアス電圧を印加してよい。バイアス印加回路６６は、一例として、第２半導体スイッチ４８の定格電圧から所定の電圧値を減じたバイアス電圧、又は、第２半導体スイッチ４８の定格電圧以下であり、且つ定格電圧の近傍のバイアス電圧を印加してよい。これにより、バイアス印加回路６６は、第２半導体スイッチ４８の動作を補償する範囲内で、第２半導体スイッチ４８の出力端子間容量をより小さくすることができる。【００４２】
図４は、バイアス印加回路６６の構成の第１例を、容量成分部４６、第２半導体スイッチ４８及び誘導成分部５４とともに示す。図５は、バイアス印加回路６６の構成の第２例を、容量成分部４６、第２半導体スイッチ４８及び誘導成分部５４とともに示す。バイアス印加回路６６は、一例として、定電圧源７２と、電流制限用抵抗７４とを含んでよい。定電圧源７２は、バイアス電圧を、容量成分部４６及び第２半導体スイッチ４８との接続点に印加する。電流制限用抵抗７４は、定電圧源７２から第２半導体スイッチ４８に流れる電流量を制限する。定電圧源７２は、一例として、図４に示すように、定電圧源７２と第２半導体スイッチ４８との間に設けられてよい。また、定電圧源７２は、一例として、図５に示すように、第２半導体スイッチ４８と接地電位との間に設けられてよい。【００４３】
このような構成のバイアス印加回路６６によれば、第２半導体スイッチ４８の開放時（すなわち、入力端子６２と出力端子６４との間を短絡した時）において、所定のバイアス電圧を容量成分部４６及び第２半導体スイッチ４８との接続点に印加することができるとともに、第２半導体スイッチ４８の短絡時（すなわち、入力端子６２と出力端子６４との間を開放した時）において、第２半導体スイッチ４８に流れる電流を例えば第２半導体スイッチ４８を破壊しないようにすべく制限することができる。【００４４】
図６は、バイアス印加回路６６の構成の第３例を、容量成分部４６、第２半導体スイッチ４８及び誘導成分部５４とともに示す。バイアス印加回路６６は、一例として、定電流源７６と、電圧規定素子７８とを含んでよい。定電流源７６は、第２半導体スイッチ４８の定格電流に応じたバイアス電流を、容量成分部４６及び第２半導体スイッチ４８との接続点に供給する。電圧規定素子７８は、定電流源７６と並列に設けられ、定電流源７６が接続点に印加するバイアス電圧を規定する。【００４５】
このような構成のバイアス印加回路６６によれば、所定のバイアス電圧を容量成分部４６及び第２半導体スイッチ４８との接続点に印加することができるとともに、第２半導体スイッチ４８の短絡時（すなわち、入力端子６２と出力端子６４との間を開放した時）において、第２半導体スイッチ４８に流れる電流を例えば第２半導体スイッチ４８を破壊しないようにすべく制限することができる。【００４６】
図７は、第２実施形態に係るスイッチ回路３０の構成を示す。なお、第２実施形態は、第１実施形態と略同一の構成及び機能を採るので、図７中の図３と略同一の構成要素については同一の符号を付け、以下、第１実施形態との相違点を除き説明を省略する。【００４７】
本実施形態に係るスイッチ回路３０は、交流の入力信号を出力するか否かを切り替える。スイッチ回路３０は、容量成分部４６に代えて、第１容量成分部８２と、第２容量成分部８４とを更に備える。第１容量成分部８２は、第１半導体スイッチ４４及び入力端子６２の間の伝送経路４２に設けられ、所定の容量成分を有する。第１容量成分部８２は、容量成分を有するので、交流信号を入力し、直流信号の入力を遮断する。第２容量成分部８４は、第３半導体スイッチ５０及び出力端子６４の間の伝送経路４２に設けられ、所定の容量成分を有する。第２容量成分部８４は、容量成分を有するので、交流信号を出力し、直流信号の出力を遮断する。【００４８】
第２半導体スイッチ４８は、第１半導体スイッチ４４及び第３半導体スイッチ５０との間の伝送経路４２と、接地電位との間に設けられ、第１半導体スイッチ４４が短絡された場合に、伝送経路４２と接地電位とを開放し、第１半導体スイッチ４４が開放された場合に、伝送経路４２と接地電位とを短絡する。電圧制御部５２は、伝送経路４２及び第２半導体スイッチ４８の接続点の電位を制御する。【００４９】
このような構成のスイッチ回路３０において入出力間を遮断するべく制御がされた場合、第２半導体スイッチ４８は、第１半導体スイッチ４４及び第３半導体スイッチ５０の間の伝送経路４２と接地電位との間を短絡する。これにより、入力端子６２又は出力端子６４を介して入力した高周波信号が第１半導体スイッチ４４又は第３半導体スイッチ５０を通過した場合であっても、第２半導体スイッチ４８を介して、接地電位に落とすことができる。従って、スイッチ回路３０によれば、開放時において入力端子６２又は出力端子６４を介して入力した高周波信号を、反対の端子から出力しないので、開放時の絶縁性を向上させることができる。【００５０】
入出力間を導通させるべく制御がされた場合、第２半導体スイッチ４８は、第１半導体スイッチ４４及び第３半導体スイッチ５０の間の伝送経路４２と接地電位との間を開放し、電圧制御部５２は、第１半導体スイッチ４４及び第３半導体スイッチ５０の間の伝送経路４２と第２半導体スイッチ４８との接続点に所定のバイアス電圧を印加する。この結果、第２半導体スイッチ４８は、一端に所定のバイアス電圧が印加され、他端が接地電位とされるので、端子間電圧が高くなり、高周波信号の絶縁性が良くなる。従って、スイッチ回路３０によれば、第１実施形態と同様に、短絡時において入力端子６２と出力端子６４との間の伝送経路４２の伝達特性の線形性を向上させることができる。【００５１】
図８は、第３実施形態に係るフィルタ回路１４の構成を示す。なお、第３実施形態は、第１実施形態と略同一の構成及び機能を採るので、図８中の図２及び図３と略同一の構成要素については同一の符号を付け、以下、第１実施形態との相違点を除き説明を省略する。【００５２】
本実施形態に係る第１〜第４のスイッチ回路３１〜３４のそれぞれは、他のスイッチ回路と共通とされた電圧制御部５２を備える。これにより本実施形態に係る第１〜第４のスイッチ回路３１〜３４によれば、回路構成を簡易にすることができる。【００５３】
また、本実施形態に係る第１スイッチ回路３１及び第２スイッチ回路３２は、第３半導体スイッチ５０を備えない、いわゆるＬ字型のフィルタ構成であってよい。また、本実施形態に係る第３スイッチ回路３３及び第４スイッチ回路３４は、第１半導体スイッチ４４を備えない、いわゆる逆Ｌ字型のフィルタ構成であってよい。これにより、これにより本実施形態に係る第１〜第４のスイッチ回路３１〜３４によれば、半導体スイッチの数を少なくして構成を簡易にすることができる。【００５４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2007129583.tif 000003
【図２】
2007129583.tif 000004
【図３】
2007129583.tif 000005
【図４】
2007129583.tif 000006
【図５】
2007129583.tif 000007
【図６】
2007129583.tif 000008
【図７】
2007129583.tif 000009
【図８】
2007129583.tif 000010
【国際調査報告】
2007129583.tif 000011
2007129583.tif 000012
2007129583.tif 000013
2007129583.tif 000014