(57)【要約】  バイアス・ティー(5)のSパラメータと、電圧測定ユニット(9)の入力インピーダンスとに基づいて、電圧測定ユニット(9)の測定電圧とドレイン電流に基づくドレインバイアス電圧の降下電圧との関係を示す係数を算出し、この係数から得られるドレインでの降下電圧に基づいて、ＦＥＴ(1)のドレインに実際に印加されるドレインバイアス電圧を算出する。バイアス・ティー(5)の２端子対回路のSパラメータと、電圧測定ユニット(9)の入力インピーダンスとに基づいて、電圧測定ユニット(9)の測定電圧をドレイン電流に変換するための係数を算出し、この係数に基づいてＦＥＴ(1)に実際に流れるドレイン電流を算出する。従って、ＳＯＩ（Silicon On Insulator）ＭＯＳＦＥＴ、歪みシリコンＭＯＳＦＥＴ、Ｈｉｇｈ−ｋ（高誘電率）ゲート絶縁膜を使用したＭＯＳＦＥＴ等のＩＶ特性をより高精度に測定することができる。【特許請求の範囲】
【請求項１】
バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続された電圧測定ユニットの入力インピーダンスによって対応する電圧に変換し、この変換された電圧を前記電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、
前記バイアス・ティーの２端子対回路のSパラメータと、前記電圧測定ユニットの入力インピーダンスとに基づいて、前記電圧測定ユニットの測定電圧と前記ドレイン電流に基づく前記バイアス電圧の降下電圧との関係を示す係数を算出するステップと、
前記電圧測定ユニットの測定電圧に対応する前記降下電圧を前記係数に基づいて算出するステップと、
算出された前記降下電圧に基づいて、前記ＦＥＴのドレインに実際に印加されるバイアス電圧の値を算出するステップと、
を含むことを特徴とするＦＥＴの特性測定方法。
【請求項２】
前記係数を算出するステップは、
複数の周波数についての前記Sパラメータおよび前記電圧測定ユニットの入力インピーダンスに基づいて、前記パルスジェネレータから出力されるパルスのフーリエ級数の各次数に対応するYパラメータを算出するステップと、
前記Yパラメータと前記フーリエ級数とに基づいて前記係数を算出するステップと、
を含むことを特徴とする請求項１に記載のＦＥＴの特性測定方法。
【請求項３】
前記係数は、前記パルスジェネレータから出力される互いにパルス幅の異なる複数のパルス毎に算出され、前記複数のパルスのパルス幅とそれらのパルス幅に対応する前記係数との関係をテーブルとして記憶装置に記憶させることを特徴とする請求項１に記載のＦＥＴの特性測定方法。
【請求項４】
前記複数のパルスのパルス幅とは異なるパルス幅のパルスが前記パルスジェネレータから出力される場合に、該パルスジェネレータの出力パルスに対応する前記係数を、前記テーブルの内容を補間することによって得ることを特徴とする請求項３に記載のＦＥＴの特性測定方法。
【請求項５】
前記電圧測定ユニットがデジタル・オシロスコープであることを特徴とする請求項1に記載のＦＥＴの特性測定方法。
【請求項６】
バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続された電圧測定ユニットの入力インピーダンスによって対応する電圧に変換し、この変換された電圧を前記電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、
前記バイアス・ティーの２端子対回路のSパラメータと、前記電圧測定ユニットの入力インピーダンスとに基づいて、前記電圧測定ユニットの測定電圧を前記ドレイン電流に変換するための係数を算出するステップと、
前記電圧測定ユニットの測定電圧と前記係数とに基づいて前記ＦＥＴに実際に流れるドレイン電流を算出するステップと、
を含むこと特徴とするＦＥＴの特性測定方法。
【請求項７】
前記係数を算出するステップは、
複数の周波数についての前記Sパラメータおよび前記電圧測定ユニットの入力インピーダンスに基づいて、前記パルスジェネレータから出力されるパルスのフーリエ係数の各次数に対応するZパラメータを算出するステップと、
前記Zパラメータと前記フーリエ級数とに基づいて前記係数を算出するステップと、
を含むことを特徴とする請求項６に記載のＦＥＴの特性測定方法。
【請求項８】
前記係数は、前記パルスジェネレータから出力される互いにパルス幅の異なる複数のパルス毎に算出され、前記複数のパルスのパルス幅とそれらのパルス幅に対応する前記係数との関係をテーブルとして記憶装置に記憶させることを特徴とする請求項６に記載のＦＥＴの特性測定方法。
【請求項９】
前記複数のパルスのパルス幅とは異なるパルス幅のパルスが前記パルスジェネレータから出力される場合に、該パルスジェネレータの出力パルスに対応する前記係数を前記テーブルの内容を補間することによって得ることを特徴とする特徴とする請求項８に記載のＦＥＴの特性測定方法。
【請求項１０】
前記電圧測定ユニットがデジタル・オシロスコープであることを特徴とする請求項６に記載のＦＥＴの特性測定方法。
【請求項１１】
バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続されたシャント抵抗のインピーダンスによって対応する電圧に変換し、この変換された電圧を前記交流出力端子に接続された電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、
前記バイアス・ティーの２端子対回路のSパラメータと、前記シャント抵抗のインピーダンスとに基づいて、前記電圧測定ユニットの測定電圧と前記ドレイン電流に基づく前記バイアス電圧の降下電圧との関係を示す係数を算出するステップと、
前記電圧測定ユニットの測定電圧に対応する前記降下電圧を前記係数に基づいて算出するステップと、
算出された前記降下電圧に基づいて、前記ＦＥＴのドレインに実際に印加されるバイアス電圧の値を算出するステップと、
を含むことを特徴とするＦＥＴの特性測定方法。
【請求項１２】
バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続されたシャント抵抗のインピーダンスによって対応する電圧に変換し、この変換された電圧を前記交流出力端子に接続された電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、
前記バイアス・ティーの２端子対回路のSパラメータと、前記シャント抵抗のインピーダンスとに基づいて、前記電圧測定ユニットの測定電圧を前記ドレイン電流に変換するための係数を算出するステップと、
前記電圧測定ユニットの測定電圧と前記係数とに基づいて前記ＦＥＴに実際に流れるドレイン電流を算出するステップと、
を含むこと特徴とするＦＥＴの特性測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルスジェネレータから出力されるパルス電圧をＦＥＴのゲートに印加し、それに伴ってＦＥＴに流れるドレイン電流を測定するＦＥＴの特性測定方法に関し、特に、ＦＥＴのドレインに印加される電圧および上記ドレイン電流をより精度よく測定するための方法に関するものである。
【背景技術】
【０００２】
ＦＥＴのＩＶ（電流電圧）特性は、従来、このＦＥＴのドレインに所定のバイアス電圧を印加した状態で、該ＦＥＴのゲートに所定の直流電圧を印加することによって測定するようにしている。
しかし、ゲートに直流電圧を印加する上記従来の測定手法は、次の様な問題点を有する。  すなわち、上記従来の測定手法を例えばＳＯＩ（Silicon On Insulator）ＭＯＳＦＥＴや歪みシリコンＭＯＳＦＥＴ等のＩＶ特性の測定に適用した場合、それらのＦＥＴの自己発熱現象のために信頼性の高いＩＶ特性の測定結果が得られない。
また、上記従来の測定手法をＨｉｇｈ−ｋ（高誘電率）ゲート絶縁膜を使用したＭＯＳＦＥＴのＩＶ特性の測定に適用した場合、絶縁膜の欠陥に電子がトラップされてドレイン電流駆動力が低下するために、信頼性の高いＩＶ特性の測定結果が得られない。【０００３】
そこで、上記ＦＥＴのゲートに時間幅の短いパルスを印加する測定方法が提案されている。この測定法によれば、ＳＯＩや歪みシリコンに対しては自己発熱の影響を受けない測定結果が得られ、Ｈｉｇｈ−ｋゲート絶縁膜を使用したＭＯＳ−ＦＥＴに対しては、絶縁膜の欠陥に電子がトラップされてドレイン電流駆動力が低下する等の影響を受けないで、実動作状態（上記ＭＯＳ−ＦＥＴを用いたマイクロプロセッサは、内部回路が直流ではなくパルスで駆動されているので）に近いＩＶ特性の取得が可能となる（例えば、非特許文献１参照）。    
【非特許文献１】ＩＥＥＥ ELECTRON DEVICE LETTERS,VOL.16,NO.4,APRIL 1995 K.A Jenkins and J.Y-C.Sun P145〜147
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記時間幅の短いパルスを用いた測定方法を実施する場合には、いわゆるバイアス・ティーが使用され、このバイアス・ティーの直流入力が直流電圧源に、バイアス出力がＦＥＴのドレインに、交流出力がオシロスコープ等の測定器の入力に接続される。そして、上記ＦＥＴのゲートに上記時間幅の短いパルスが入力されると、パルス状に発生するＦＥＴのドレイン電流が上記バイアス・ティーの交流出力を通して上記測定器に入力され、その測定器の入力インピーダンスによって電圧に変換される。【０００５】
上記測定器の入力インピーダンスは、高周波的に見て、ＦＥＴのドレインと上記直流電圧源との間に介在するシャント抵抗として機能するので、上記ドレイン電流が発生したときには、上記入力インピーダンスによる電圧降下のためにＦＥＴのドレインバイアス電圧が低下することになる。また、上記バイアス・ティー、ＦＥＴおよび測定器を含む測定系には、ケーブル等の他の要素に基づくインピーダンスによる上記ドレインバイアス電圧の降下も生じ得る。【０００６】
しかし、上記従来の測定方法では、測定されたドレイン電流に対応するドレインバイアス電圧の値が、そのドレイン電流の測定時における上記直流電圧源の出力電圧の値（＝バイアス・ティーのバイアス出力電圧の値）であるとみなしているので、つまり、上記測定器の入力インピーダンス等による電圧降下を考慮していないので、測定されたドレイン電流が実際のドレイン端子におけるバイアス電圧に基づくものではなくなり、このため、精度の高いＩＶ特性の測定結果が得られないという問題を生じる。【０００７】
一方、上記従来の測定方法では、バイアス・ティー等における漏れ電流のために、上記ドレイン電流が精度良く検出されず、その結果、精度の高いＩＶ特性の測定結果が得られないという問題を生じる。【０００８】
そこで、本発明は、ＳＯＩ（Silicon On Insulator）ＭＯＳＦＥＴ、歪みシリコンＭＯＳＦＥＴ、Ｈｉｇｈ−ｋ（高誘電率）ゲート絶縁膜を使用したＭＯＳＦＥＴ等のＩＶ特性をより高精度に測定することができるＦＥＴの特性測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続された電圧測定ユニットの入力インピーダンスによって対応する電圧に変換し、この変換された電圧を前記電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、前記バイアス・ティーの２端子対回路のSパラメータと、前記電圧測定ユニットの入力インピーダンスとに基づいて、前記電圧測定ユニットの測定電圧と前記ドレイン電流に基づく前記バイアス電圧の降下電圧との関係を示す係数を算出するステップと、前記電圧測定ユニットの測定電圧に対応する前記降下電圧を前記係数に基づいて算出するステップと、算出された前記降下電圧に基づいて、前記ＦＥＴのドレインに実際に印加されるバイアス電圧の値を算出するステップと、を含むことによって上記の目的を達成している。【００１０】
前記係数を算出するステップは、複数の周波数についての前記Sパラメータおよび前記電圧測定ユニットの入力インピーダンスに基づいて、前記パルスジェネレータから出力されるパルスのフーリエ級数の各次数に対応するYパラメータを算出するステップと、前記Yパラメータと前記フーリエ級数とに基づいて前記係数を算出するステップと、を含むことができる。【００１１】
前記係数は、前記パルスジェネレータから出力される互いにパルス幅の異なる複数のパルス毎に算出することができる。この場合、前記複数のパルスのパルス幅とそれらのパルス幅に対応する前記係数との関係がテーブルとして記憶装置に記憶される。【００１２】
前記複数のパルスのパルス幅とは異なるパルス幅のパルスが前記パルスジェネレータから出力される場合、該パルスジェネレータの出力パルスに対応する前記係数は前記テーブルの内容を補間することによって得ることができる。
なお、前記電圧測定ユニットとしては、デジタル・オシロスコープが好適である。【００１３】
本発明は、バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続された電圧測定ユニットの入力インピーダンスによって対応する電圧に変換し、この変換された電圧を前記電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、前記バイアス・ティーの２端子対回路のSパラメータと、前記電圧測定ユニットの入力インピーダンスとに基づいて、前記電圧測定ユニットの測定電圧を前記ドレイン電流に変換するための係数を算出するステップと、前記電圧測定ユニットの測定電圧と前記係数とに基づいて前記ＦＥＴに実際に流れるドレイン電流を算出するステップと、を含むことによって上記の目的を達成している。【００１４】
前記係数を算出するステップは、複数の周波数についての前記Sパラメータおよび前記電圧測定ユニットの入力インピーダンスに基づいて、前記パルスジェネレータから出力されるパルスのフーリエ係数の各次数に対応するZパラメータを算出するステップと、前記Zパラメータと前記フーリエ級数とに基づいて前記係数を算出するステップと、を含むことができる。【００１５】
前記係数は、前記パルスジェネレータから出力される互いにパルス幅の異なる複数のパルス毎に算出することができる。この場合、前記複数のパルスのパルス幅とそれらのパルス幅に対応する前記係数との関係は、テーブルとして記憶装置に記憶される。【００１６】
前記複数のパルスのパルス幅とは異なるパルス幅のパルスが前記パルスジェネレータから出力される場合、該パルスジェネレータの出力パルスに対応する前記係数は、前記テーブルの内容を補間することによって得ることができる。
なお、前記電圧測定ユニットとしては、デジタル・オシロスコープが好適である。【００１７】
本発明は、バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続されたシャント抵抗のインピーダンスによって対応する電圧に変換し、この変換された電圧を前記交流出力端子に接続された電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、前記バイアス・ティーの２端子対回路のSパラメータと、前記シャント抵抗のインピーダンスとに基づいて、前記電圧測定ユニットの測定電圧と前記ドレイン電流に基づく前記バイアス電圧の降下電圧との関係を示す係数を算出するステップと、前記電圧測定ユニットの測定電圧に対応する前記降下電圧を前記係数に基づいて算出するステップと、算出された前記降下電圧に基づいて、前記ＦＥＴのドレインに実際に印加されるバイアス電圧の値を算出するステップと、を含むことによって前記の目的を達成している。【００１８】
また、本発明は、バイアス・ティーのバイアス出力端子から出力されるバイアス電圧をＦＥＴのドレインに印加するとともに、パルスジェネレータから出力されるパルスを前記ＦＥＴのゲートに印加することによって前記ＦＥＴにドレイン電流を発生させ、このドレイン電流を前記バイアス・ティーの交流出力端子に接続されたシャント抵抗のインピーダンスによって対応する電圧に変換し、この変換された電圧を前記交流出力端子に接続された電圧測定ユニットによって測定するＦＥＴの特性測定方法であって、前記バイアス・ティーの２端子対回路のSパラメータと、前記シャント抵抗のインピーダンスとに基づいて、前記電圧測定ユニットの測定電圧を前記ドレイン電流に変換するための係数を算出するステップと、前記電圧測定ユニットの測定電圧と前記係数とに基づいて前記ＦＥＴに実際に流れるドレイン電流を算出するステップと、を含むことによって前記の目的を達成している。
【発明の効果】
【００１９】
本発明によれば、バイアス・ティーの２端子対回路のSパラメータと、電圧測定ユニットの入力インピーダンスあるいは別途接続されたシャント抵抗とに基づいて、電圧測定ユニットの測定電圧とドレイン電流に基づくドレインバイアス電圧の降下電圧との関係を示す係数を算出し、この係数から得られるドレインでの降下電圧に基づいて、ＦＥＴのドレインに実際に印加されるドレインバイアス電圧を算出するので、より精度の高いＩＶ特性の測定結果を得ることができる。
また、本発明によれば、バイアス・ティーの２端子対回路のSパラメータと、電圧測定ユニットの入力インピーダンスあるいは別途接続されたシャント抵抗とに基づいて、電圧測定ユニットの測定電圧をドレイン電流に変換する係数を算出し、この係数に基づいてＦＥＴに実際に流れるドレイン電流を算出するので、より精度の高いＩＶ特性の測定結果を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るＦＥＴの特性測定方法を実施するための特性測定システムの構成を概念的に示すブロック図である。
【図２】ドレイン測定系の２端子対回路網を示す回路図。
【図３】バイアス・ティーの構成の一例を示す回路図である。
【図４】本発明に係るＦＥＴの特性測定方法を実施するための特性測定システムの他の構成を概念的に示すブロック図である。
【符号の説明】
【００２１】
１  ＦＥＴ
３  パルスジェネレータ
５  バイアス・ティー
７  直流電圧源
９，１９  オシロスコープ
１１  プロセッサ
【発明を実施するための最良の形態】
【００２２】
図１は、本発明に係るＦＥＴの特性測定方法を実施するための測定システムの構成を概念的に示すブロック図である。このＦＥＴ特性測定システムは、パルスジェネレータ３から出力される短幅(例えば、１００nsec以下)のパルス電圧をＦＥＴ１のゲートに印加して該ＦＥＴのＩＶ(電流電圧)特性を測定するものである。
図１に示すＦＥＴ１は、ＳＯＩ（Silicon On Insulator）ＭＯＳＦＥＴ、歪みシリコンＭＯＳＦＥＴ、Ｈｉｇｈ−ｋ（高誘電率）ゲート絶縁膜を使用したＭＯＳＦＥＴ等のＭＯＳＦＥＴである。【００２３】
ＦＥＴ１のゲートには、パルスジェネレータ３が接続され、また、このＦＥＴ１のドレインには、いわゆるバイアス・ティー(Bias-Tee)５を介して直流電圧源７およびオシロスコープ（デジタル・オシロスコープ）９が接続されている。すなわち、上記バイアス・ティー５は、バイアス出力５ａがＦＥＴ１のドレインに、直流入力５ｂが直流電圧源７に、交流出力５ｃがオシロスコープ９にそれぞれ接続されている。
なお、上記直流電圧源７としては、例えば、高精度の直流電圧印加・電流測定機能を有するアジレント・テクノロジー社製Agilent 4156などに装備されたＳＭＵ（ソース・メジャー・ユニット）等を使用することができる。【００２４】
この実施形態に係るＦＥＴ特性測定システムによってＦＥＴ１のＩＶ特性を測定する場合には、直流電圧源７から所定の電圧Vd_setが出力されるとともに、所定電圧のパルスがパルスジェネレータ３から出力される。その結果、ＦＥＴ１には、上記電圧Vd_setに基づくドレインバイアス電圧Vd_intおよびゲートに印加されるパルスジェネレータ３の出力パルスの電圧に対応したパルス状のドレイン電流が流れる。【００２５】
バイアス・ティー５においては、バイアス出力５ａと交流出力５ｃ間に直流カット用のコンデンサ５ｄが介在され、また、バイアス出力５ａと直流入力５ｂ間にインダクタ５ｅが介在されている。交流的にみると、バイアス出力５ａと交流出力５ｃ間は導通状態となり、一方、バイアス出力５ａと直流入力５ｂ間は高インピーダンスとなって電流がほとんど流れない。
従って、上記ドレイン電流は、ＤＣ阻止コンデンサ５ｄを通過した後、オシロスコープ９の入力インピーダンス(この例では、５０Ωに設定されている)によって電圧パルスに変換され、この電圧パルスの電圧Vmeasとして該オシロスコープ９により測定される。
そして、上記のようなドレイン電流の測定が、種々の値のドレインバイアス電圧および種々の値のゲートパルス電圧に基づいて実施されて、上記ＦＥＴ１のＩＶ特性が得られることになる。【００２６】
ところで、前述したように、上記オシロスコープ９の入力インピーダンスは、高周波的に見てＦＥＴのドレインと上記直流電圧源７との間に介在するシャント抵抗として機能する。したがって、上記ドレイン電流が流れたときには、上記入力インピーダンスによる電圧降下のためにＦＥＴ１のドレインバイアス電圧が低下することになる。なお、ドレインバイアス電圧の降下は、上記バイアス・ティーおよび測定器を含むドレイン測定系に含まれるケーブル等の他の要素に基づくインピーダンスによっても生じ得る。【００２７】
それゆえ、ドレイン電流の測定時においては、実際のドレインバイアス電圧Vd_intが直流電圧源７の出力電圧Vd_setと相違することになる。これは、実際のドレインバイアス電圧Vd_intを上記直流電圧源７の出力電圧Vd_setとみなした場合、信頼性の高いＩＶ特性を得ることができないことを意味する。
そこで、この実施形態においては、以下に述べるように、ドレイン電流に基づくＦＥＴのドレインでの電圧降下をオシロスコープ９の測定電圧Vmeasに基づいて算出するための係数を求め、この係数を用いて実際のドレインバイアス電圧Vd_intを計算するようにしている。【００２８】
ここで、バイアス・ティー５からＦＥＴ１までのケーブル、バイアス・ティー５および該バイアス・ティー５からオシロスコープ９までのケーブルを含むドレイン測定系を図２に示す未知の２端子対回路網として考えると、上記係数は、この２端子対回路網における入力電圧Vd_dropと出力電圧Vmeasの比率で定義される。
なお、図２において、IdはＦＥＴ１のドレイン電流、Vd_dropはＦＥＴ１のドレインでの電圧降下、Vmeasはオシロスコープ９の測定電圧、Imeasはオシロスコープ９の入力電流、Zoscはオシロスコープ９の入力インピーダンスをそれぞれ示している。【００２９】
この未知の２端子対回路網のYパラメータYdを用いると、上記入力電圧Vd_dropと出力電圧Vmeasの関係は、【００３０】
【数１】
2006134994.tif 000002
【００３１】
で与えられる。この関係とImeas＝−Vmeas ・ YoscおよびYosc＝１／Zoscの関係から、Vd_dropは【００３２】
【数２】
2006134994.tif 000003
【００３３】
と表される。したがって、上記２端子対回路網の透過係数Dtransは、【００３４】
【数３】
2006134994.tif 000004
【００３５】
で与えられ、これは、VmeasからVd_dropを算出するための係数となる。この透過係数Dtransを用いて電圧降下Vd_dropを算出し、これを前記直流電圧源７の出力電圧Vd_setから減じることによって、ドレイン電流測定時の実際のドレインバイアス電圧Vd_intを知ることができる。【００３６】
次に、上記透過係数Dtransを得るための実際の計算手順について具体的に説明する。  上記透過係数Dtransは、振幅が１Ｖのパルス電圧を上記回路網にVmeasとして入力し、その際にVd_dropとして観測される電圧の振幅から得ることができる。【００３７】
周知のように、パルスは非常に広範な周波数成分から構成される。したがって、上記透過係数Dtransの計算に際しては、パルスジェネレータ３からＦＥＴ１のゲートに与えられる指定されたパラメータ（パルス幅Wt、立ち上がり（＝立下り）時間αt、周期Tt、測定ポイントのタイミングtm）のパルスをフーリエ変換、ないしはフーリエ展開することによって得られる周波数成分と、オシロスコープ９、ケーブルおよびバイアス・ティー５を含むドレイン測定系の周波数特性が考慮される。【００３８】
なお、上記パルスに指定されたパラメータである測定ポイントのタイミングは、該パルスの立ち上がりの中点を基準として、実際に電圧を測定する時刻tmを意味し、以下のように活用される。
すなわち、オシロスコープ９には、ドレイン電流に対応する電圧パルスが入力されるが、その際、プロセッサ１１は、その電圧パルスの立ち上がりの中点を基準として、その中点から上記所定時間tmだけ経過したポイントの電圧を測定電圧Vmeasとして取り込む。
これにより、ＦＥＴ１のゲートに印加されるパルスの幅方向測定ポイントのタイミングと、オシロスコープ９に入力される測定電圧パルスの測定ポイントのタイミングが一致するので、上記ゲートに印加するパルスが最も安定する測定ポイントのタイミングを上記パラメータとして指定することにより、より信頼性の高い測定電圧Vmeasが得られることになる。【００３９】
上記透過係数Dtransの算出に際しては、ドレイン測定系のSパラメータと、オシロスコープの入力インピーダンスZoscが使用される。このSパラメータおよび入力インピーダンスZoscは、例えばネットワーク・アナライザを用いて各周波数について測定され、予めプロセッサ１１によって記憶装置１３に記憶される。プロセッサ１１は、以下の計算手順を実行する。【００４０】
上記Sパラメータおよびオシロスコープ９の入力インピーダンスZoscから、上記指定されたパラメータのパルスのフーリエ級数の各次数に対応するYパラメータYdn、Yoscnを計算する。  すなわち、上記各周波数についてのSパラメータを下式によってYパラメータに変換する。【００４１】
【数４】
2006134994.tif 000005
ここで、Z0は上記ネットワーク・アナライザの特性インピーダンス（例えば、５０Ω）である。【００４２】
上記SパラメータからYパラメータへの変換に際しては、上記Sパラメータの実測に用いられた最低周波数よりも上記フーリエ級数のn次の周波数fnが低い場合には、その最低周波数におけるSパラメータの実測値をそのまま使用する。また、上記周波数fnがSパラメータの実測に用いられた最高周波数よりも高い場合には、その最高周波数におけるSパラメータの実測値をそのまま使用する。なお、周波数の下限、上限領域においての外挿は採用しない。なぜなら、この下限、上限付近の実測値はばらついているため、外挿による算出結果が発散してしまう恐れがあるからである。【００４３】
図１に示すシステムの実使用状態では、ドレイン測定系のSパラメータの測定データに関しての測定周波数レンジおよび測定ポイント数と、オシロスコープ９の入力インピーダンスZoscの測定データに関しての測定周波数レンジおよび測定ポイント数とが必ずしも一致するわけではない。
そこで、この実施形態では、透過係数の算出に先立ち、まず、実測したオシロスコープ９の入力インピーダンスZoscとドレイン測定系のSパラメータを、指定された条件のパルスのフーリエ係数の各次数に対応する周波数についてのものに変換し、その後、上記各次数の周波数についてのYパラメータを算出する。【００４４】
すなわち、オシロスコープ９の入力インピーダンスZoscの測定に使用された各周波数のうち、上記フーリエ係数のn次の周波数fnより小さい周波数で最も近い周波数をfm、上記周波数fnよりも大きい周波数で最も近い周波数をfm+1とし、これらの周波数fmおよび fm+1のポイントおいて測定された入力インピーダンスをZoscm、Zoscm+1とする。
そして、n次の周波数fn = n／Ttにおける入力アドミッタンスYoscnを内挿により以下のように求める。なお、ここで、式（５）以外の内挿の計算式を用いることもできる。【００４５】
【数５】
2006134994.tif 000006
【００４６】
次に、ドレイン測定系のYパラメータYdを【００４７】
【数６】
2006134994.tif 000007
【００４８】
のように表し、以下に示すｎ次のYパラメータを算出する。【００４９】
【数７】
2006134994.tif 000008
【００５０】
式（５）より計算されるYパラメータYoscnおよび式（７）により計算されるYパラメータYdn、ならびに前記指定されたパラメータのパルスの複素フーリエ級数、【００５１】
【数８】
2006134994.tif 000009
【００５２】
と、前記式(３)に基づく関係【００５３】
【数９】
2006134994.tif 000010
【００５４】
と、以下の計算式とに基づいて透過係数Dtransを算出する。なお、ここでは、十分高い周波数成分まで含めるために、nmaxを用いて近似している。この透過係数Dtransは、プロセッサ１１によって記憶装置１３に記憶される。【００５５】
【数１０】
2006134994.tif 000011
【００５６】
プロセッサ１１は、前記式（３）の関係に基づき、上記算出された透過係数Dtransとオシロスコープ９の測定電圧Vmeasとから前記ＦＥＴ１のドレインでの電圧降下Vd_dropを算出し、更に、この電圧降下Vd_dropと前記直流電圧源７の出力電圧Vd_setとから、ドレイン電流測定時の実際のドレインバイアス電圧Vd_int、つまり、前記指定されたパラメータのパルスをＦＥＴ１のゲートに印加したときのドレイン電流Idに対応するドレインバイアス電圧Vd_intを算出する。【００５７】
この実施の形態では、パルスジェネレータ３から出力される指定されたパラメータのパルスの周波数成分およびドレイン測定系の周波数特性の影響を受けない電圧降下Vd_dropが算出されるので、ドレインバイアス電圧Vd_intを極めて精度良く推定することができる。【００５８】
ところで、実際に使用されるバイアス・ティー５は、図３に示すように、ダンピング用に抵抗５ｆが挿入されている。したがって、各インダクタ５ｅの大きさによっては、パルスを構成する周波数成分に対するバイアス・ティー５のインピーダンス（図３の最下段のインダクタ５ｅの下端から直流入力端子５ｂ側を見たインピーダンス）がオシロスコープ９の入力インピーダンスに比べて十分大きくならなくなる。このような場合、ドレイン電流の一部がバイアス・ティー５を通じて洩れるため、オシロスコープ９の測定電圧Vmeasに上記洩れ電流に起因した誤差が含まれることになる。【００５９】
以下、上記誤差を補正するための実施形態について説明する。
バイアス・ティー５からＦＥＴ１までのケーブル、バイアス・ティー５および該バイアス・ティー５からオシロスコープ９までのケーブルを含めたドレイン測定系の２端子対回路網は、図２に示したようにモデル化される。
この２端子対回路網において、ＦＥＴ１のドレイン側の電流Idおよび電圧Vd_dropと、オシロスコープ９側の電流Imeasおよび電圧Vmeasとの関係は、該２端子対回路網のZパラメータ９を使用して以下のように表すことができる。【００６０】
【数１１】
2006134994.tif 000012
【００６１】
なお、前述したように、IdはＦＥＴ１のドレイン電流、Vd_dropはＦＥＴ１のドレインでの電圧降下、Vmeasはオシロスコープ９の測定電圧、Imeasはオシロスコープ９の入力電流、Zoscはオシロスコープ９の入力インピーダンスをそれぞれ示している。
上記ドレイン電流Idは、上記式（１１）とVmeas＝−Imeas×Zoscという関係とに基づいて、【００６２】
【数１２】
2006134994.tif 000013
【００６３】
で与えられる。したがって、以下に示すように、（ZoscZ21）／（Zosc＋Z22）は、２端子対回路網における測定電圧をドレイン電流に変換するための係数Zequivとして定義することができる。【００６４】
【数１３】
2006134994.tif 000014
【００６５】
式（１２）、（１３）から、ドレイン電流Idは次のように表される。【００６６】
【数１４】
2006134994.tif 000015
【００６７】
そこで、この式(１４)を用いて上記係数Zequivを算出し、これを記憶装置１３に記憶させる。そして、IV特性の測定時に得られたオシロスコープ９の測定電圧Vmeasと上記係数Zequivとに基づいてドレイン電流Idを算出する。
上記係数Zequivは、ドレイン電流Idを電圧に変換する上記ドレイン測定系の変換インピーダンスである。したがって、式（１４）によって算出されるドレイン電流Idは、オシロスコープ９の入力インピーダンスZoscのみを変換インピーダンスとする場合に比して、より信頼性の高いものとなる。すなわち、ドレイン電流Idが前記バイアス・ティー５側に漏れ出す場合でも、このドレイン電流Idを精度良く検出することができる。【００６８】
次に、上記係数Zequivの実際の計算手順について説明する。なお、この手順は前記プロセッサ１１によって実行される。
前記したように、パルスは非常に広範な周波数成分から構成される。したがって、上記係数Zequivの計算に際しては、パルスジェネレータ３からＦＥＴ１のゲートに与えられる指定されたパラメータ（パルス幅Wt、立ち上がり（＝立下り）時間αt、周期Tt、測定ポイントのタイミングtm）のパルスをフーリエ変換、ないしはフーリエ展開することによって得られる周波数成分と、上記ドレイン測定系の周波数特性が考慮される。【００６９】
上記係数Zequivは、上記指定されたパラメータのパルスに基づく振幅１Ａのパルス電流を電流Idとして上記２端子対回路網に入力した場合の電圧Vmeasから算出される。
係数Zequivの算出に際しては、上記指定されたパラメータのパルスの複素フーリエ係数が用いられる。また、Zパラメータの算出には、ドレイン測定系のSパラメータと、オシロスコープの入力インピーダンスZoscが使用される。
上記Sパラメータおよび入力インピーダンスZoscは、例えば図示していないネットワーク・アナライザを用いて各周波数について測定され、予めプロセッサ１１によって記憶装置１３に記憶される。【００７０】
プロセッサ１１は、測定された各周波数におけるSパラメータを下式（１５）を用いてZパラメータに変換する。【００７１】
【数１５】
2006134994.tif 000016
ここで、Z0は上記ネットワーク・アナライザの特性インピーダンス（例えば、５０Ω）である。【００７２】
このZパラメータが得られれば、後述するように、このZパラメータとオシロスコープ９の入力インピーダンスZoscとに基づいて、各周波数についての測定電圧Vmeasをドレイン電流に変換する係数Zeqivが算出される。【００７３】
ところで、図１に示すシステムの実使用状態では、ドレイン測定系のSパラメータの測定データに関しての測定周波数レンジおよび測定ポイント数と、オシロスコープ９の入力インピーダンスZoscの測定データに関しての測定周波数レンジおよび測定ポイント数とが必ずしも一致するわけではない。
そこで、この実施形態では、上記係数Zeqivの算出に先立ち、まず、実測したオシロスコープ９の入力インピーダンスZoscとドレイン測定系のSパラメータを、指定されたパラメータ(条件)のパルスのフーリエ係数の各次数に対応する周波数についてのものに変換し、その後、上記各次数の周波数についての係数Zeqivを算出するようにしている。【００７４】
上記指定されたパラメータのパルスのフーリエ級数は、以下のように表わされる。【００７５】
【数１６】
2006134994.tif 000017
【００７６】
上記SパラメータからZパラメータへの変換に際しては、該Sパラメータの実測に用いられた最低周波数よりも上記フーリエ級数のn次の周波数fnが低い場合には、その最低周波数におけるSパラメータの実測値をそのまま使用する。また、上記周波数fnがSパラメータの実測に用いられた最高周波数よりも高い場合には、その最高周波数におけるSパラメータの実測値をそのまま使用する。なお、周波数の下限、上限領域においての外挿は採用しない。なぜなら、この下限、上限付近の実測値はばらついているため、外挿による算出結果が発散してしまう恐れがあるからである。【００７７】
ここで、オシロスコープ９の入力インピーダンスZoscの測定に使用された各周波数のうち、上記フーリエ係数のn次の周波数fnより小さい周波数で最も近い周波数をfm、上記周波数fnよりも大きい周波数で最も近い周波数をfm+1、これらの周波数fmおよび fm+1のポイントおいて測定された入力インピーダンスをZoscm、Zoscm+1とすると、n次の周波数fn = n／Ttにおける入力インピーダンスZoscnは、内挿により以下のように求められる。なお、ここで、式（１７）以外の内挿の計算式を用いることも可能である。【００７８】
【数１７】
2006134994.tif 000018
【００７９】
そこで、次に、ドレイン測定系のZパラメータZdを【００８０】
【数１８】
2006134994.tif 000019
【００８１】
のように表し、以下に示すｎ次のＺパラメータを算出する。【００８２】
【数１９】
2006134994.tif 000020
【００８３】
振幅１Ａのパルス電流がＦＥＴ１のドレインに流れた場合のオシロスコープ９の測定電圧Vnormalは、Vnormal＝−Id×Zeqivであるので、上記フーリエ係数の各次数の周波数のＺパラメータを用いて以下の関係が得られる。【００８４】
【数２０】
2006134994.tif 000021
【００８５】
そこで、プロセッサ１１は、上記式（２０）によってVnormalを算出し、このVnormal、オシロスコープ９の実際の測定電圧Vmeasおよび下式（２１）に基づいて、ドレイン電流Idを算出する。なお、ここでは、十分高い周波数成分まで含めるために、nmaxを用いて近似している。【００８６】
【数２１】
2006134994.tif 000022
【００８７】
この実施の形態では、指定されたパラメータのパルスの周波数成分とドレイン測定系の周波数特性に対応した上記係数Zequivに基づいてドレイン電流Idが算出されるので、精度の高いドレイン電流Idを検出することができる。【００８８】
以上、本発明の実施形態について説明したが、本発明はさまざまな変更が可能である。  すなわち、式（１０）によって演算される透過係数Dtransnは、指定されたパラメータ（例えば、パルス幅）を有する１つのパルスついてのものだけではなく、指定されたパラメータが互いに異なる複数のパルス、つまり、周波数成分が互いに異なる複数のパルスについてのものを予め算出することができる。この場合、複数のパルスの透過係数Dtransnは、対応するパルスのパラメータととともにテーブルとして記憶装置１３に記憶される。このようにすれば、パラメータが互いに異なる複数のパルスの透過係数Dtransnを上記テーブルから速やかに得ることができるので、結果的にIV特性の測定時間を短縮することができる。
なお、指定されたパラメータが上記テーブルに記憶されたパラメータと相違する場合には、その指定されたパラメータに適合する透過係数Dtransを上記テーブルに記憶された各透過係数Dtransを用いて補間することが可能である。【００８９】
上記式（２０）によって演算される補正係数Vnormalも、上記透過係数Dtransnと同様に、指定されたパラメータが互いに異なる複数のパルスのそれぞれについて予め算出し、これらを対応するパルスのパラメータと共にテーブルとして記憶装置１３に記憶させることができる。そして、指定されたパラメータが上記テーブルに記憶されたパラメータと相違する場合には、その指定されたパラメータに適合する補正係数Vnormalを上記テーブルに記憶された各補正係数Vnormalを用いて補間することが可能である。
本実施形態では、記憶装置１３がプロセッサ１１に接続されている。しかし、本発明は、プロセッサ１１内に設けられた記憶装置を上記記憶装置１３に代えて使用する形態も含むものである。【００９０】
本発明に係るＦＥＴの特性測定方法は、図４に示す測定システムを用いても実施することができる。なお、この図４においては、図１に示す構成要素と同じ構成要素に同じ参照番号が付されている。
図４のシステムは、バイアス・ティー５の端子５ｃにオシロスコープ１９の入力インピーダンスとは別のシャント抵抗（この例では５０Ω）８を接続した点と、オシロスコープ１９の入力インピーダンスを高インピーダンス(一例として、１ＭΩ)に設定した点において図１のシステムと相違している。
この図４のシステムを用いてＦＥＴのドレインに印加されるバイアス電圧およびドレイン電流を計測する場合には、図１のシステムでのオシロスコープ９の入力インピーダンスZoscを上記シャント抵抗８のインピーダンスと読み替えれば良い。そこで、この図４のシステムを用いた測定手順についての説明は省略する。
この図４のシステムを用いる実施形態によれば、図１のシステムにおけるオシロスコープ９の入力インピーダンスZoscの機能を上記シャント抵抗８が受け持つことになる。したがって、このシャント抵抗８として高精度の抵抗を用いることにより、精度の高いＩＶ特性の測定結果を得ることができる。上記したように、オシロスコープ１９は高入力インピーダンスを有するので、その入力インピーダンスが測定結果に影響を与えることはない。
【図１】
2006134994.tif 000023
【図２】
2006134994.tif 000024
【図３】
2006134994.tif 000025
【図４】
2006134994.tif 000026
【国際調査報告】
2006134994.tif 000027
2006134994.tif 000028