(57)【要約】  スピン注入方式のＭＲＡＭは、磁気抵抗素子１を有するメモリセル１０と、電流供給回路と、コントローラを備える。電流供給回路は、メモリセル１０に書き込まれるデータに応じた方向の書き込み電流ＩＷを、磁気抵抗素子１に供給する。コントローラは、電流供給回路による書き込み電流ＩＷの供給を制御する。また、コントローラは、書き込み電流ＩＷが供給される所定の書き込み期間ＰＷの最中に、データがメモリセル１０に書き込まれたかどうかの判定を行う。メモリセル（１０）にデータが書き込まれたと判定された場合、コントローラは、書き込み電流ＩＷの供給を終了させるように電流供給回路に指示する。【特許請求の範囲】
【請求項１】
（Ａ）磁気抵抗素子を有するメモリセルに書き込み電流を供給し、スピン注入方式に基づいて所望のデータを書き込むステップと、
（Ｂ）前記メモリセルに前記所望のデータが書き込まれたか否かの判定を行うステップと
を有し、
前記（Ｂ）ステップは、前記（Ａ）ステップの最中に実行される
磁気ランダムアクセスメモリの動作方法。
【請求項２】
請求の範囲１に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｃ）前記メモリセルに前記所望のデータが書き込まれたと判定された場合、前記書き込み電流の供給を終了させるステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項３】
請求の範囲１又は２に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ａ）ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。
【請求項４】
請求の範囲１又は２に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ）ステップは、
（Ｂ１）前記書き込み電流が流れる配線の所定の位置における電位をモニタするステップと、
（Ｂ２）前記電位と参照電位とを比較し前記電位が前記所望のデータに応じた値であるか否かを検出することにより、前記判定を行うステップと
を含む
磁気ランダムアクセスメモリの動作方法。
【請求項５】
請求の範囲４に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ２）ステップは、前記（Ａ）ステップの間、リアルタイムに行われる
磁気ランダムアクセスメモリの動作方法。
【請求項６】
請求の範囲５に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｄ）前記（Ａ）ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記（Ａ）ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項７】
請求の範囲５に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｅ）前記（Ａ）ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記メモリセルに前記所望のデータを再度書き込むステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項８】
請求の範囲４に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ２）ステップは、前記（Ａ）ステップ中の所定のタイミングで行われる
磁気ランダムアクセスメモリの動作方法。
【請求項９】
請求の範囲８に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｄ）前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記（Ａ）ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項１０】
請求の範囲８に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｅ１）前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記（Ａ）ステップを終了させるステップと、
（Ｅ２）前記メモリセルに前記所望のデータを再度書き込むステップとを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項１１】
請求の範囲１又は２に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ）ステップは、
（Ｂ１）前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出するステップと、
（Ｂ２）前記比と参照値とを比較し前記比が前記所望のデータに応じた値であるか否かを検出することにより、前記判定を行うステップと
を含む
磁気ランダムアクセスメモリの動作方法。
【請求項１２】
請求の範囲１１に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ２）ステップは、前記（Ａ）ステップの間、リアルタイムに行われる
磁気ランダムアクセスメモリの動作方法。
【請求項１３】
請求の範囲１２に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｄ）前記（Ａ）ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記（Ａ）ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項１４】
請求の範囲１３に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｄ）ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。
【請求項１５】
請求の範囲１２に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｅ）前記（Ａ）ステップが終わるまでに前記メモリセルに前記所望のデータが書き込まれなかったと判定された場合、前記メモリセルに再書き込み電流を供給することによって前記所望のデータを再度書き込むステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項１６】
請求の範囲１５に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｅ）ステップにおける前記再書き込み電流は、前記（Ａ）ステップにおける前記書き込み電流よりも大きい
磁気ランダムアクセスメモリの動作方法。
【請求項１７】
請求の範囲１５又は１６に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｅ）ステップにおいて、前記再書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。
【請求項１８】
請求の範囲１１に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｂ２）ステップは、前記（Ａ）ステップ中の所定のタイミングで行われる
磁気ランダムアクセスメモリの動作方法。
【請求項１９】
請求の範囲１８に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｄ）前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記書き込み電流を時間的に増加させるステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項２０】
請求の範囲１８に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｄ）前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記（Ａ）ステップの期間を延長するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項２１】
請求の範囲１８に記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｅ１）前記所定のタイミングに前記メモリセルに前記所望のデータが書き込まれていなかったと判定された場合、前記（Ａ）ステップを終了させるステップと、
（Ｅ２）前記メモリセルに再書き込み電流を供給することによって、前記所望のデータを再度書き込むステップとを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項２２】
請求の範囲２１に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｅ２）ステップにおける前記再書き込み電流は、前記（Ａ）ステップにおける前記書き込み電流よりも大きい
磁気ランダムアクセスメモリの動作方法。
【請求項２３】
請求の範囲２１又は２２に記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ｅ２）ステップにおいて、前記再書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。
【請求項２４】
請求の範囲１１乃至２３のいずれかに記載の磁気ランダムアクセスメモリの動作方法であって、
前記（Ａ）ステップにおいて、前記書き込み電流は時間的に増加する
磁気ランダムアクセスメモリの動作方法。
【請求項２５】
請求の範囲１乃至２４のいずれかに記載の磁気ランダムアクセスメモリの動作方法であって、
（Ｆ）前記（Ａ）ステップと同時に、前記所望のデータに応じたバイアス磁界を前記磁気抵抗素子に印加するステップを
更に有する
磁気ランダムアクセスメモリの動作方法。
【請求項２６】
スピン注入方式の磁気ランダムアクセスメモリであって、
磁気抵抗素子を有するメモリセルと、
前記メモリセルに書き込まれるデータに応じた方向の書き込み電流を、前記磁気抵抗素子に供給する電流供給回路と、
前記電流供給回路による前記書き込み電流の供給を制御するコントローラと
を具備し、
前記コントローラは、前記書き込み電流が供給される所定の書き込み期間の最中に、前記データが前記メモリセルに書き込まれたかどうかの判定を行う
磁気ランダムアクセスメモリ。
【請求項２７】
請求の範囲２６に記載の磁気ランダムアクセスメモリであって、
前記メモリセルに前記データが書き込まれたと判定された場合、前記コントローラは、前記書き込み電流の供給を終了させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項２８】
請求の範囲２６又は２７に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記所定の書き込み期間中に前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項２９】
請求の範囲２６又は２７に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と参照電位との比較を行う比較器を有し、
前記比較器は、前記比較に基づいて前記電位が前記データに応じた値であるか否かを検出することにより、前記判定をリアルタイムに行う
磁気ランダムアクセスメモリ。
【請求項３０】
請求の範囲２９に記載の磁気ランダムアクセスメモリであって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３１】
請求の範囲２９に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流の供給を再度行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３２】
請求の範囲２６又は２７に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位をモニタする電位モニタを有し、
前記コントローラは、前記所定の書き込み期間中の所定のタイミングにおいて、前記電位が前記データに応じた値であるか否かを判断することにより前記判定を行う
磁気ランダムアクセスメモリ。
【請求項３３】
請求の範囲３２に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３４】
請求の範囲３２に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流の供給を終了した後前記書き込み電流の供給を再度行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３５】
請求の範囲２６又は２７に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出し、前記比と参照値との比較を行う演算器を有し、
前記演算器は、前記比較に基づいて前記比が前記データに応じた値であるか否かを検出することにより、前記判定をリアルタイムに行う
磁気ランダムアクセスメモリ。
【請求項３６】
請求の範囲３５に記載の磁気ランダムアクセスメモリであって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３７】
請求の範囲３６に記載の磁気ランダムアクセスメモリの動作方法であって、
前記コントローラは、延長期間において前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３８】
請求の範囲３５に記載の磁気ランダムアクセスメモリの動作方法であって、
前記所定の書き込み期間が終わるまでに前記メモリセルに前記データが書き込まれなかったと判定された場合、前記コントローラは、再書き込み電流の供給を行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項３９】
請求の範囲３８に記載の磁気ランダムアクセスメモリであって、
前記再書き込み電流は、前記書き込み電流よりも大きい
磁気ランダムアクセスメモリ。
【請求項４０】
請求の範囲３８又は３９に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記再書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４１】
請求の範囲２６又は２７に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記書き込み電流が流れる配線の所定の位置における電位と前記書き込み電流との間の比を算出する演算器を有し、
前記コントローラは、前記所定の書き込み期間中の所定のタイミングにおいて、前記比が前記データに応じた値であるか否かを判断することにより前記判定を行う
磁気ランダムアクセスメモリ。
【請求項４２】
請求の範囲４１に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４３】
請求の範囲４１に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流が供給される期間を延長するように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４４】
請求の範囲４１に記載の磁気ランダムアクセスメモリであって、
前記所定のタイミングに前記メモリセルに前記データが書き込まれていないと判定された場合、前記コントローラは、前記書き込み電流の供給を終了した後再書き込み電流の供給を行うように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４５】
請求の範囲４４に記載の磁気ランダムアクセスメモリであって、
前記再書き込み電流は、前記書き込み電流よりも大きい
磁気ランダムアクセスメモリ。
【請求項４６】
請求の範囲４４又は４５に記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記再書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４７】
請求の範囲３５乃至４６のいずれかに記載の磁気ランダムアクセスメモリであって、
前記コントローラは、前記所定の書き込み期間中に前記書き込み電流を時間的に増加させるように前記電流供給回路に指示する
磁気ランダムアクセスメモリ。
【請求項４８】
請求の範囲２６乃至４７のいずれかに記載の磁気ランダムアクセスメモリであって、
更に、
前記磁気抵抗素子と磁気的に結合した書き込み線と、
前記書き込み線に補助書き込み電流を供給する補助電流供給回路と
を具備し、
前記補助書き込み電流により発生する磁界は、前記磁気抵抗素子に印加され、
前記コントローラは、前記書き込み電流の供給と同時に、前記補助書き込み電流を供給するように前記補助電流供給回路に指示する
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ及びその動作方法に関する。特に、本発明は、磁気ランダムアクセスメモリにおける書き込み制御に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、高集積・高速動作の観点から有望な不揮発性メモリである（例えば、特開２００３−２７２３７５号公報、特開２００２−１４０８８９号公報、特開２００４−５９７２号公報、特開２００３−３４６４７５号公報など参照）。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリヤ層が２層の強磁性体層で挟まれた磁気トンネル接合（MTJ; Magnetic Tunnel Junction）が形成される。その２層の強磁性体層は、磁化の向き（orientation）が固定されたピン層（pinned layer）と、磁化の向きが反転可能なフリー層（free layer）から構成される。【０００３】
ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲＡＭは、このＭＴＪを有する磁気抵抗素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転させることによって行われる。【０００４】
ＭＲＡＭに対するデータの書き込み方法として、従来、アステロイド方式やトグル方式が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。【０００５】
微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入方式（例えば、Grollier et al, Spin-polarized current induced switching in Co/Cu/Co pillars, Applied Physics Letters, Vol. 78, pp. 3663, 2001.、Yagami and Suzuki, Research Trends in Spin Transfer Magnetization Switching （スピン注入磁化反転の研究動向），日本応用磁気学会誌，Vol. 28, No. 9, 2004.参照）」が提案されている。スピン注入（spin transfer）方式によれば、強磁性導体にスピン偏極電流（spin-polarized current）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Spin Transfer Magnetization Switching」と参照される）。スピン注入磁化反転の概略を、図１を参照することによって説明する。【０００６】
図１において、磁気抵抗素子１は、磁性体層であるフリー層２とピン層４、及びフリー層２とピン層４に挟まれた非磁性体層であるトンネルバリヤ層３を備えている。ここで、磁化の向きが固定されたピン層４は、フリー層２よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層２とピン層４の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。【０００７】
図１に示されるスピン注入磁化反転は、ＣＰＰ（Current Perpendicular to Plane）方式により実現され、書き込み電流ＩＷは膜面に垂直に注入される。具体的には、データ“０”からデータ“１”への遷移時、書き込み電流ＩＷはピン層４からフリー層２へ流れる。この場合、スピンフィルターとしてのピン層４と同じスピン状態を有する電子が、フリー層２からピン層４に移動する。そして、スピントランスファー（スピン角運動量の授受）効果により、フリー層２の磁化が反転する。一方、データ“１”からデータ“０”への遷移時、書き込み電流ＩＷはフリー層２からピン層４へ流れる。この場合、スピンフィルターとしてのピン層４と同じスピン状態を有する電子が、ピン層４からフリー層２に移動する。スピントランスファー効果により、フリー層２の磁化が反転する。【０００８】
このように、スピン注入磁化反転では、スピン電子の移動により、データの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層２の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するため、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。【０００９】
いずれの書き込み方式であれ、ＭＲＡＭの書き込み動作においては、フリー層の磁化状態を変化させる必要がある。そのため、メモリセルに所望のデータが書き込めない確率（以下、「誤書き込み確率」と参照される）が存在する。消費電力を抑制するために書き込み電流を小さくしたり、高速化のため書き込み時間を短くしたりすることは、誤書き込み確率の増加の原因となる。【００１０】
特開２００３−１１５５７７号公報には、書き込み不良の抑制を目的とした不揮発性磁気薄膜メモリ装置の記録再生方法が開示されている。この記録再生方法によれば、情報の記録が行われる前に、試し書き用のメモリセルに試し書きが行われる。その試し書きの記録確認が行われた後、正規のデータ書き込みが実行される。この場合、書き込み時間は増大するが、温度環境が異なる状況においても正常に書き込み動作が行われる確率が上がる。
【発明の開示】
【００１１】
本発明の目的は、消費電力を低減することができるスピン注入方式の磁気ランダムアクセスメモリ及びその動作方法を提供することにある。
【００１２】
本発明の他の目的は、誤書き込み確率を低減することができるスピン注入方式の磁気ランダムアクセスメモリ及びその動作方法を提供することにある。
【００１３】
本発明の更に他の目的は、書き込み時間の増大を抑制することができるスピン注入方式の磁気ランダムアクセスメモリ及びその動作方法を提供することにある。
【００１４】
本発明の更に他の目的は、動作速度の低下を防止することができるスピン注入方式の磁気ランダムアクセスメモリ及びその動作方法を提供することにある。
【００１５】
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
【００１６】
本発明の第１の観点において、ＭＲＡＭの動作方法は、（Ａ）磁気抵抗素子を有するメモリセルに書き込み電流を供給し、スピン注入方式に基づいて所望のデータを書き込むステップと、（Ｂ）メモリセルに所望のデータが書き込まれたか否かの判定を行うステップとを有する。上記（Ｂ）ステップは、上記（Ａ）ステップの最中に実行される。
【００１７】
この動作方法は、（Ｃ）メモリセルに所望のデータが書き込まれたと判定された場合、書き込み電流の供給を終了させるステップを更に有する。これにより、消費電力が低減される。また、上記（Ａ）ステップにおいて、書き込み電流が時間的に増加すると好適である。
【００１８】
上記（Ｂ）ステップは、（Ｂ１）書き込み電流（ＩＷ）が流れる配線の所定の位置における電位をモニタするステップと、（Ｂ２）その電位と参照電位とを比較し電位が所望のデータに応じた値であるか否かを検出することにより、上記判定を行うステップとを含む。
【００１９】
上記（Ｂ２）ステップは、上記（Ａ）ステップの間、リアルタイムに行われてもよい。
本発明に係る動作方法は、（Ｄ）上記（Ａ）ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、上記（Ａ）ステップの期間を延長するステップを更に有してもよい。あるいは、その動作方法は、（Ｅ）上記（Ａ）ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、メモリセルに所望のデータを再度書き込むステップを更に有してもよい。これにより、誤書き込み率が低減される。
【００２０】
上記（Ｂ２）ステップは、上記（Ａ）ステップ中の所定のタイミングで行われてもよい。本発明に係る動作方法は、（Ｄ）その所定のタイミングにメモリセルに所望のデータが書き込まれていなかったと判定された場合、上記（Ａ）ステップの期間を延長するステップを更に有してもよい。あるいは、その動作方法は、（Ｅ１）その所定のタイミングにメモリセルに所望のデータが書き込まれていなかったと判定された場合、上記（Ａ）ステップを終了させるステップと、（Ｅ２）メモリセルに所望のデータを再度書き込むステップとを更に有してもよい。これにより、誤書き込み率が低減される。
【００２１】
また、上記（Ｂ）ステップは、（Ｂ１）書き込み電流が流れる配線の所定の位置における電位と書き込み電との間の比を算出するステップと、（Ｂ２）その比と参照値とを比較し、その比が所望のデータに応じた値であるか否かを検出することにより、上記判定を行うステップとを含んでもよい。
【００２２】
上記（Ｂ２）ステップは、上記（Ａ）ステップの間、リアルタイムに行われてもよい。
本発明に係る動作方法は、（Ｄ）上記（Ａ）ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、上記（Ａ）ステップの期間を延長するステップを更に有してもよい。上記（Ｄ）ステップにおいて、書き込み電流が時間的に増加すると好適である。あるいは、その動作方法は、（Ｅ）上記（Ａ）ステップが終わるまでにメモリセルに所望のデータが書き込まれなかったと判定された場合、メモリセルに再書き込み電流を供給することによって所望のデータを再度書き込むステップを更に有してもよい。上記（Ｅ）ステップにおける再書き込み電流が、上記（Ａ）ステップにおける書き込み電流よりも大きいと好適である。また、上記（Ｅ）ステップにおいて、再書き込み電流が時間的に増加すると好適である。これにより、誤書き込み率が低減される。
【００２３】
上記（Ｂ２）ステップは、上記（Ａ）ステップ中の所定のタイミングで行われてもよい。本発明に係る動作方法は、（Ｄ）所定のタイミングにメモリセルに所望のデータが書き込まれていなかったと判定された場合、書き込み電流を時間的に増加させるステップを更に有してもよい。上記（Ａ）ステップの期間が延長されてもよい。あるいは、その動作方法は、（Ｅ１）所定のタイミングにメモリセルに所望のデータが書き込まれていなかったと判定された場合、上記（Ａ）ステップを終了させるステップと、（Ｅ２）メモリセルに再書き込み電流を供給することによって、所望のデータを再度書き込むステップとを更に有してもよい。上記（Ｅ２）ステップにおける再書き込み電流が、上記（Ａ）ステップにおける書き込み電流よりも大きいと好適である。また、上記（Ｅ２）ステップにおいて、再書き込み電流が時間的に増加すると好適である。これにより、誤書き込み率が低減される。
【００２４】
本発明に係る動作方法は、（Ｆ）上記（Ａ）ステップと同時に、所望のデータに応じたバイアス磁界を磁気抵抗素子に印加するステップを更に有してもよい。
【００２５】
本発明の第２の観点において、スピン注入方式のＭＲＡＭが提供される。そのＭＲＡＭは、磁気抵抗素子を有するメモリセルと、電流供給回路と、コントローラを備える。電流供給回路は、メモリセルに書き込まれるデータに応じた方向の書き込み電流を、磁気抵抗素子に供給する。コントローラは、電流供給回路による書き込み電流の供給を制御する。また、コントローラは、書き込み電流が供給される所定の書き込み期間の最中に、データがメモリセルに書き込まれたかどうかの判定を行う。
【００２６】
本発明に係るＭＲＡＭにおいて、メモリセルにデータが書き込まれたと判定された場合、コントローラは、書き込み電流の供給を終了させるように電流供給回路に指示する。これにより、消費電力が低減される。また、コントローラは、所定の書き込み期間中に書き込み電流を時間的に増加させるように電流供給回路に指示すると好適である。
【００２７】
コントローラは、書き込み電流が流れる配線の所定の位置における電位と参照電位との比較を行う比較器を有してもよい。その比較器は、上記比較に基づいて電位がデータに応じた値であるか否かを検出することにより、上記判定をリアルタイムに行う。所定の書き込み期間が終わるまでにメモリセルにデータが書き込まれなかったと判定された場合、コントローラは、書き込み電流が供給される期間を延長するように電流供給回路に指示してもよい。あるいは、コントローラは、書き込み電流の供給を再度行うように電流供給回路に指示してもよい。これにより、誤書き込み率が低減される。
【００２８】
コントローラは、書き込み電流が流れる配線の所定の位置における電位をモニタする電位モニタを有してもよい。その場合、コントローラは、所定の書き込み期間中の所定のタイミングにおいて、電位がデータに応じた値であるか否かを判断することにより上記判定を行う。所定のタイミングにメモリセルにデータが書き込まれていないと判定された場合、コントローラは、書き込み電流が供給される期間を延長するように電流供給回路に指示してもよい。あるいは、コントローラは、書き込み電流の供給を終了した後書き込み電流の供給を再度行うように電流供給回路に指示してもよい。これにより、誤書き込み率が低減される。
【００２９】
コントローラは、書き込み電流が流れる配線の所定の位置における電位と書き込み電流との間の比を算出し、その比と参照値との比較を行う演算器を有してもよい。その演算器は、上記比較に基づいてその比がデータに応じた値であるか否かを検出することにより、上記判定をリアルタイムに行う。所定の書き込み期間が終わるまでにメモリセルにデータが書き込まれなかったと判定された場合、コントローラは、書き込み電流が供給される期間を延長するように電流供給回路に指示してもよい。その場合、コントローラは、延長期間において書き込み電流を時間的に増加させるように電流供給回路に指示すると好適である。あるいは、コントローラは、再書き込み電流の供給を行うように電流供給回路に指示してもよい。その場合、再書き込み電流が、書き込み電流よりも大きいと好適である。再書き込み電流が、時間的に増加してもよい。これにより、誤書き込み率が低減される。
【００３０】
コントローラは、書き込み電流が流れる配線の所定の位置における電位と書き込み電流との間の比を算出する演算器を有してもよい。その場合、コントローラは、所定の書き込み期間中の所定のタイミングにおいて、その比がデータに応じた値であるか否かを判断することにより判定を行う。所定のタイミングにメモリセルにデータが書き込まれていないと判定された場合、コントローラは、書き込み電流を時間的に増加させるように電流供給回路に指示してもよい。書き込み電流が供給される期間が延長されてもよい。あるいは、コントローラは、書き込み電流の供給を終了した後再書き込み電流の供給を行うように電流供給回路に指示してもよい。その場合、再書き込み電流が、書き込み電流よりも大きいと好適である。再書き込み電流が、時間的に増加してもよい。これにより、誤書き込み率が低減される。
【００３１】
本発明に係るＭＲＡＭは、更に、磁気抵抗素子と磁気的に結合した書き込み線と、その書き込み線に補助書き込み電流を供給する補助電流供給回路とを備えてもよい。補助書き込み電流により発生する磁界は、磁気抵抗素子に印加される。コントローラは、書き込み電流（ＩＷ）の供給と同時に、補助書き込み電流を供給するように補助電流供給回路に指示する。
【図面の簡単な説明】
【００３２】
【図１】図１は、スピン注入磁化反転を説明するための図である。
【図２】図２は、本発明に係る書き込み制御を要約的に示すフローチャートである。
【図３】図３は、本発明の第１の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【図４】図４は、第１の実施の形態に係る書き込み線デコーダの構成例を示す回路図である。
【図５】図５は、第１の実施の形態に係る書き込み制御の一例を示すタイミングチャートである。
【図６】図６は、第１の実施の形態に係る書き込み制御の他の例を示すタイミングチャートである。
【図７】図７は、第１の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図８】図８は、本発明の第２の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【図９】図９は、第２の実施の形態に係る書き込み制御の一例を示すタイミングチャートである。
【図１０】図１０は、第２の実施の形態に係る書き込み制御の他の例を示すタイミングチャートである。
【図１１】図１１は、第２の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図１２】図１２は、第２の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図１３】図１３は、第２の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図１４】図１４は、本発明の第３の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【図１５】図１５は、第３の実施の形態に係る書き込み制御の一例を示す回路図である。
【図１６】図１６は、第３の実施の形態に係る書き込み制御の他の一例を示すタイミングチャートである。
【図１７】図１７は、第３の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図１８】図１８は、本発明の第４の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【図１９】図１９は、第４の実施の形態に係る書き込み制御の一例を示すタイミングチャートである。
【図２０】図２０は、第４の実施の形態に係る書き込み制御の他の例を示すタイミングチャートである。
【図２１】図２１は、第４の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図２２】図２２は、第４の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図２３】図２３は、第４の実施の形態に係る書き込み制御の更に他の例を示すタイミングチャートである。
【図２４】図２４は、本発明の第５の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【発明を実施するための最良の形態】
【００３３】
添付図面を参照して、本発明による磁気ランダムアクセスメモリ（ＭＲＡＭ；Magnetic Random Access Memory）及びその動作方法を説明する。本発明に係るＭＲＡＭは、「スピン注入方式」によりデータの書き込みが行われる。【００３４】
図２は、本発明の実施の形態に係るデータ書き込みの手順を要約的に示すフローチャートである。まず、所定の書き込み期間中、スピン注入方式に基づいて、対象メモリセルに対して所望のデータの書き込みが実行される（ステップＳ１）。ここで、書き込み電流の値は、一定であっても、時間的に増加してもよい。その所定の書き込み期間の最中、対象メモリセルに所望のデータが書き込まれたか否かの判定が行われる（ステップＳ２）。その判定は、所定の書き込み期間中にリアルタイムに行われてもよいし、所定の書き込み期間中の所定のタイミングにおいて行われてもよい。【００３５】
対象メモリセルに所望のデータが書き込まれた場合（Ｐａｓｓ）、Ｐａｓｓ処理が実行される（ステップＳ３）。具体的には、所定の書き込み期間中であっても、書き込み電流の供給が停止し、書き込み処理は終了する。一方、対象メモリセルに所望のデータが書き込まれていない場合（Ｆａｉｌ）、Ｆａｉｌ処理が実行される（ステップＳ４）。例えば、書き込み期間が延長される、または、再書き込み処理が行われる、あるいは、書き込み電流が時間的に増加するように制御される。【００３６】
以下、図２に示された手順を実現するための回路構成例と共に、本発明に係る書き込み制御方式を詳細に説明する。【００３７】
１．第１の実施の形態
１−１．回路構成
図３は、本発明の第１の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。このＭＲＡＭは、複数のメモリセル１０がマトリックス状に配置されたメモリセルアレイを備えている。各メモリセル１０は、図１に示された磁気抵抗素子１と、選択トランジスタ９を有している。図１に示されたように、磁気抵抗素子１は、フリー層２、トンネルバリヤ層３、及びピン層４を備えている。磁化の向きが固定されたピン層４は、フリー層２よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。磁気抵抗素子１の膜面に垂直に注入される書き込み電流ＩＷにより、メモリセル１０に所望のデータが書き込まれる。その書き込み電流ＩＷの方向は、書き込まれる所望のデータに依存して決定される。【００３８】
磁気抵抗素子１の一端は、第１書き込み線２１に接続され、その他端は、選択トランジスタ９のソース／ドレインの一方に接続されている。選択トランジスタ９のソース／ドレインの他方は、第２書き込み線２２に接続されている。選択トランジスタ９のゲートは、選択線３１に接続されている。複数の第１書き込み線２１と複数の第２書き込み線２２は、書き込み線デコーダ２０に接続されている。複数の選択線３１は、選択線デコーダ３０に接続されている。【００３９】
ＭＲＡＭは、更に、書き込み電流発生回路４０と書き込み制御回路５０を備えている。
書き込み電流発生回路４０は、書き込み電流ＩＷを、書き込み線デコーダ２０を通してメモリセル１０に供給する。書き込み制御回路５０は、各回路に制御信号を送ることによって、各回路の動作を制御する。【００４０】
書き込み電流発生回路４０は、書き込み制御回路５０から、書き込み電流ＩＷを調整するための書き込み制御信号ＣＯＮを受け取る。書き込み電流発生回路４０は、その書き込み制御信号ＣＯＮに応答して、書き込み電流ＩＷの供給、変更、停止を行う。【００４１】
選択線デコーダ（選択線ドライバ）３０は、書き込み制御回路５０から、対象メモリセルのアドレスに関連する選択線アドレス信号ＡＤＤＳを受け取る。選択線デコーダ３０は、その選択線アドレス信号ＡＤＤＳに基づいて、対象メモリセルにつながる１本の選択線３１を駆動する。これにより、対象メモリセルの選択トランジスタ９がＯＮする。【００４２】
書き込み線デコーダ（書き込み線ドライバ）２０は、書き込み制御回路５０から、書き込み電流ＩＷの方向を示す電流方向信号ＤＩＲを受け取る。書き込み電流ＩＷの方向は、対象メモリセルに書き込まれるデータに依存して決定される。また、書き込み線デコーダ２０は、書き込み制御回路５０から、対象メモリセルのアドレスに関連する書き込み線アドレス信号ＡＤＤＷを受け取る。書き込み線デコーダ２０は、その書き込み線アドレス信号ＡＤＤＷに基づいて、対象メモリセルにつながる第１書き込み線２１と第２書き込み線２２を駆動する。これにより、書き込み電流発生回路４０から出力される書き込み電流ＩＷは、電流方向信号ＤＩＲが示す方向に一致するように、メモリセル１０（磁気抵抗素子１）を流れる。【００４３】
電流方向信号ＤＩＲに一致する方向に書き込み電流ＩＷを供給するための書き込み線デコーダ２０の一例が、図４に示されている。図４において、１本の書き込み線２１と１本の書き込み線２２、すなわち、１つの磁気抵抗素子１に対する構成が示されている。書き込み線デコーダ２０は、インバータＩＮＶ１〜ＩＮＶ３、ＮチャネルトランジスタＮ１〜Ｎ６を備えている。第１書き込み線２１は、ＮチャネルトランジスタＮ１，Ｎ５を介して、書き込み電流発生回路４０に接続されている。また、第１書き込み線２１は、ＮチャネルトランジスタＮ２，Ｎ５を介して、グランドに接続されている。第２書き込み線２２は、ＮチャネルトランジスタＮ３，Ｎ６を介して、書き込み電流発生回路４０に接続されている。また、第２書き込み線２２は、ＮチャネルトランジスタＮ４，Ｎ６を介して、グランドに接続されている。【００４４】
書き込み線アドレス信号ＡＤＤＷは、ＮチャネルトランジスタＮ５，Ｎ６のゲートに供給される。書き込み線アドレス信号ＡＤＤＷが“Ｈｉｇｈ”になると、図示されている１本の第１書き込み線２１と１本の第２書き込み線２２が選択される。電流方向信号ＤＩＲは、ＮチャネルトランジスタＮ１のゲートに供給され、また、インバータＩＮＶ１を通して、ＮチャネルトランジスタＮ２のゲートに供給される。更に、電流方向信号ＤＩＲは、インバータＩＮＶ２を通して、ＮチャネルトランジスタＮ３のゲートに供給され、また、インバータＩＮＶ２，ＩＮＶ３を通して、ＮチャネルトランジスタＮ４のゲートに供給される。【００４５】
電流方向信号ＤＩＲが“Ｈｉｇｈ”の場合、ＮチャネルトランジスタＮ１，Ｎ４がＯＮし、ＮチャネルトランジスタＮ２，Ｎ３がＯＦＦする。これにより、第１書き込み線２１と書き込み電流発生回路４０が電気的につながり、第２書き込み線２２とグランドが電気的につながる。その結果、書き込み電流ＩＷ（第１書き込み電流ＩＷ１）が、第１書き込み線２１から、磁気抵抗素子１を通り抜けて、第２書き込み線２２へ流れる。一方、電流方向信号ＤＩＲが“Ｌｏｗ”の場合、ＮチャネルトランジスタＮ２，Ｎ３がＯＮし、ＮチャネルトランジスタＮ１，Ｎ４がＯＦＦする。これにより、第１書き込み線２１とグランドが電気的につながり、第２書き込み線２２と書き込み電流発生回路４０が電気的につながる。その結果、書き込み電流ＩＷ（第２書き込み電流ＩＷ２）が、第２書き込み線２２から、磁気抵抗素子１を通り抜けて、第１書き込み線２１へ流れる。【００４６】
図３に戻って、本実施の形態に係るＭＲＡＭは、更に、判定回路６０を備えている。この判定回路６０は、図２で示されたステップＳ２の処理を担う回路である。つまり、判定回路６０は、対象メモリセルの磁気抵抗素子１の抵抗値を検出し、対象メモリセルに所望のデータが書き込まれているか否かの判定を行うための回路である。【００４７】
磁気抵抗素子１の抵抗値を検出するためには、例えば、書き込み電流ＩＷが流れる配線の所定の位置における電位が用いられるとよい。図３においては、例として、書き込み電流発生回路４０と書き込み線デコーダ２０との間のノード４１における電位Ｖ４１が用いられる。書き込み電流ＩＷが一定の場合、磁気抵抗素子１の抵抗値が大きくなれば電位Ｖ４１も大きくなり、その抵抗値が小さくなれば電位Ｖ４１も小さくなる。つまり、電位Ｖ４１は、磁気抵抗素子１の抵抗値を反映している。判定回路６０は、その電位Ｖ４１に基づいて、対象メモリセルに所望のデータが書き込まれているか否かの判定を行う。【００４８】
より具体的には、本実施の形態に係る判定回路６０は、電位Ｖ４１と参照電位Ｖｒｅｆを比較する比較器６１を備えている。参照電位Ｖｒｅｆは、データ「０」に対応する電位Ｖ４１とデータ「１」に対応する電位Ｖ４１との間の中間電位に設定される。従って、比較器６１は、電位Ｖ４１と参照電位Ｖｒｅｆを比較することにより、その電位Ｖ４１が所望のデータに応じた値であるか否かを検出することができる。言い換えれば、比較器６１は、電位Ｖ４１と参照電位Ｖｒｅｆを比較することにより、対象メモリセルに所望のデータが書き込まれているか否か判定することができる。【００４９】
比較器６１は、比較の結果を表す比較結果信号ＳＣを、書き込み制御回路５０に出力する。例えば、電位Ｖ４１が参照電位Ｖｒｅｆより小さい場合、比較結果信号ＳＣは“Ｌｏｗ”であり、電位Ｖ４１が参照電位Ｖｒｅｆより大きい場合、比較結果信号ＳＣは“Ｈｉｇｈ”である。この比較結果信号ＳＣは、書き込み制御回路５０に常時出力される。フリー層２の磁化が反転し、磁気抵抗素子１の抵抗値が変化すると、比較結果信号ＳＣのレベルも即座にスイッチする。つまり、比較器６１は、上述の判定をリアルタイムに行い、判定結果を示す比較結果信号ＳＣを書き込み制御回路５０にリアルタイムに供給していると言える。【００５０】
書き込み制御回路５０は、比較器６１（判定回路６０）からの比較結果信号ＳＣに応答して、図２で示されたステップＳ３やステップＳ４の処理を実行する。つまり、書き込み制御回路５０は、比較結果信号ＳＣに応答して、書き込み電流発生回路４０の動作を制御する。【００５１】
書き込み電流ＩＷの供給という観点から、書き込み電流発生回路４０、書き込み線デコーダ２０、及び選択線デコーダ３０は、「電流供給回路」を構成していると言える。一方、書き込み電流ＩＷの制御という観点から、判定回路６０と書き込み制御回路５０は、「コントローラ」を構成していると言える。「電流供給回路」は、書き込まれるデータに応じた方向の書き込み電流ＩＷを、対象メモリセルの磁気抵抗素子１に供給する。「コントローラ」は、電流供給回路に各種指示を与えることによって、電流供給回路による書き込み電流ＩＷの供給を制御する。また、本実施の形態によれば、そのコントローラは、書き込み期間の最中に、所望のデータが対象メモリセルに書き込まれたかどうかの判定を行う（図２；ステップＳ２）。【００５２】
１−２．書き込み制御
次に、本実施の形態に係る書き込み制御が詳細に説明される。以下の説明においては、データ「０」が格納されたメモリセル１０にデータ「１」を記録する際の書き込み制御が例として示される。メモリセル１０にデータ「１」が書き込まれた場合、磁気抵抗素子１の抵抗値は増加する。従って、ノード４１の電位Ｖ４１も増加する。【００５３】
（Ｐａｓｓ処理）
図５には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流ＩＷ、電位Ｖ４１、及び比較結果信号ＳＣが示されている。所定の書き込み期間ＰＷは、時刻ｔｓから時刻ｔｅまでの期間として規定されている。書き込み期間ＰＷ中、比較器６１は、上述の判定をリアルタイムに行っている（ステップＳ２）。時刻ｔｓから時刻ｔ１の期間、電位Ｖ４１は参照電位Ｖｒｅｆより小さく、比較結果信号ＳＣは“Ｌｏｗ”である。
書き込み期間ＰＷ中の時刻ｔ１において、フリー層２の磁化が反転し、電位Ｖ４１が参照電位Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる（ステップＳ３）。書き込み電流ＩＷの供給は、書き込み期間ＰＷ中の時刻ｔ２において終了する。従って、消費電力が低減される。【００５４】
尚、データ「１」が格納された対象メモリセルに同じデータ「１」が記録される場合、最初から比較結果信号ＳＣは“Ｈｉｇｈ”である、すなわち、所望の書き込みデータに対応したレベルになっている。よって、書き込み期間ＰＷが開始すると、即座に書き込み電流ＩＷの供給が停止する。当然、書き込み動作の前に、対象メモリセルに格納されているデータ値が予めチェックされ（先読み処理）、同一データが格納されている場合には、書き込み動作が行われなくてもよい。【００５５】
（Ｆａｉｌ処理：延長）
図６には、本実施の形態に係る書き込み制御の他の例が示されている。書き込み期間ＰＷ中、比較器６１は、上述の判定をリアルタイムに行っている（ステップＳ２）。この例においては、所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しない。
比較結果信号ＳＣは、書き込み期間ＰＷにわたって“Ｌｏｗ”のままであり、時刻ｔｅにおいても所望のデータに応じた“Ｈｉｇｈ”レベルにならない。その場合、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。これにより、スピン電子の注入量（移動量）の増加が期待され、フリー層２の磁化が反転することが期待される。【００５６】
時刻ｔｅより後の時刻ｔ１において、フリー層２の磁化が反転し、電位Ｖ４１が参照電位Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる。時刻ｔ２において、書き込み電流ＩＷの供給は停止する。尚、書き込みエラーの発生は稀であり、このようなＦａｉｌ処理もごくたまにしか実行されないことに留意されたい。【００５７】
（Ｆａｉｌ処理：再書き込み）
図７には、本実施の形態に係る書き込み制御の他の例が示されている。書き込み期間ＰＷ中、比較器６１は、上述の判定をリアルタイムに行っている（ステップＳ２）。この例においては、所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しない。
比較結果信号ＳＣは、書き込み期間ＰＷにわたって“Ｌｏｗ”のままであり、時刻ｔｅにおいても所望のデータに応じた“Ｈｉｇｈ”レベルにならない。その場合、書き込み制御回路５０は、通常通り書き込み制御を終了した後、再度書き込み制御を実行する（ステップＳ４）。【００５８】
再書き込み期間ＰＲＷは、時刻ｔｒｓから時刻ｔｒｅまでの期間として規定される。書き込み制御回路５０は、再書き込み期間ＰＲＷに再書き込み電流ＩＷを供給するように書き込み電流発生回路４０に指示を出す。これにより、スピン電子の注入量（移動量）の増加が期待され、フリー層２の磁化が反転することが期待される。時刻ｔｒｓから時刻ｔ１の期間、電位Ｖ４１は参照電位Ｖｒｅｆより小さく、比較結果信号ＳＣは“Ｌｏｗ”である。再書き込み期間ＰＲＷ中の時刻ｔ１において、フリー層２の磁化が反転し、電位Ｖ４１が参照電位Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、再書き込み電流ＩＷの供給を終了させる。時刻ｔ２において、再書き込み電流ＩＷの供給は停止する。【００５９】
このような再書き込み処理は、所定の回数繰り返されてもよい。所定の回数の再書き込み処理によっても、対象メモリセルにデータが書き込まれない場合、その対象メモリセルは不良セル（不良ビット）として記憶領域に登録される。以降、その不良セルの代わりに、その不良セルに対応付けられた代替セルが用いられる。尚、書き込みエラーの発生は稀であり、このようなＦａｉｌ処理もごくたまにしか実行されないことに留意されたい。【００６０】
１−３．効果
以上に説明されたように、本実施の形態に係るＭＲＡＭによれば、対象メモリセルにデータが書き込まれたか否かが書き込み期間ＰＷ中にリアルタイムに判定される。所望のデータが書き込まれた場合、書き込み電流ＩＷの供給は、書き込み期間ＰＷ中に終了する。
従って、消費電力が低減される。一方、所定の書き込み期間ＰＷ中が終わるまでにデータが書き込まれなかった場合、延長処理や再書き込み処理が実行される。これにより、所望のデータが対象メモリセルに書き込まれる確率が増加し、誤書き込み確率が減少する。よって、ＭＲＡＭの信頼性が向上する。【００６１】
また、本実施の形態によれば動作速度の低下が防止される。その理由は次の通りである。誤書き込み（書き込みエラー）の発生は稀であるため、１回の書き込み制御が終了する度にベリファイが行われると、動作速度が低下してしまう。しかしながら、本実施の形態によれば、１回の書き込み制御の最中にデータのベリファイが実行される。ほとんどの場合、延長処理や再書き込み処理は実施されないので、書き込み時間の増大が抑制される。
従って、動作速度の低下が防止される。すなわち、本発明によれば、誤書き込み確率が低減され、且つ、高速動作が維持される。このような制御は、ＭＲＡＭだからこそ可能である。【００６２】
更に、誤書き込み確率が低減されるため、エラー補正回路（ＥＣＣ（Error Correction Code）回路）は、熱擾乱によるデータ破壊のみを対処すればよい。これにより、エラー補正回路の巨大化が防止される。従って、本発明によれば、回路面積が低減される。【００６３】
２．第２の実施の形態
２−１．回路構成
図８は、本発明の第２の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。図８において、図３と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路６０は、演算比較器６２を備えている。演算比較器６２には、電位Ｖ４１と共に、書き込み電流ＩＷの値を示す電流信号ＳＩが入力される。そして、演算比較器６２は、電位Ｖ４１と書き込み電流ＩＷとの間の“比”を算出し、その“比”と所定の参照値との比較を行う。その“比”は、電位Ｖ４１を書き込み電流ＩＷで割った値、あるいは、書き込み電流ＩＷを電位Ｖ４１で割った値である。【００６４】
演算比較器６２が電位Ｖ４１と書き込み電流ＩＷとの間の比を算出する理由は、次の通りである。書き込み電流ＩＷが変化する場合、磁気抵抗素子１の抵抗値が変わらなくても、電位Ｖ４１が変化してしまう。その場合、データ書き込みを判定するために、電位Ｖ４１と所定の参照電位Ｖｒｅｆを単純に比較することはできなくなる。書き込み電流ＩＷの変動に応じて変化する参照電位Ｖｒｅｆが用意されてもよいが、本実施の形態によれば、電位Ｖ４１と書き込み電流ＩＷとの間の比が算出される。その比には書き込み電流ＩＷの変動の影響は現れないため、ある所定の参照値を用いることによって、磁気抵抗素子１の抵抗値の変化を検出することが可能となる。言い換えれば、電位Ｖ４１を書き込み電流ＩＷで規格化することによって、書き込み電流ＩＷが変化した場合においても、容易に抵抗値の変化を検出することが可能となる。【００６５】
例として、電位Ｖ４１を書き込み電流ＩＷで割った値が、その比として用いられる。その場合、磁気抵抗素子１の抵抗値が大きくなれば比（Ｖ４１／ＩＷ）も大きくなり、その抵抗値が小さくなれば比（Ｖ４１／ＩＷ）も小さくなる。参照値Ｖｒｅｆは、データ「０」に対応する比とデータ「１」に対応する比との間の中間値に設定される。演算比較器６２は、比（Ｖ４１／ＩＷ）と参照値Ｖｒｅｆを比較することにより、対象メモリセルに所望のデータが書き込まれているか否か判定することができる。演算比較器６２は、比較の結果を表す比較結果信号ＳＣを、書き込み制御回路５０に出力する。この比較結果信号ＳＣは、書き込み制御回路５０に常時出力される。つまり、演算比較器６２は、上述の判定をリアルタイムに行い、判定結果を示す比較結果信号ＳＣを書き込み制御回路５０にリアルタイムに供給していると言える。【００６６】
２−２．書き込み制御
スピン注入方式の場合、書き込み閾値に影響するファクターの１つが「電流密度」である、という報告がある。従って、フリー層２の磁化が反転するまで、書き込み電流ＩＷを徐々に、又は、段階的に増加させることも可能である。本実施の形態によれば、書き込み電流ＩＷが時間的に増加する。書き込み電流ＩＷが変動した場合でも、演算比較器６２が上述の比を算出するため、その比と所定の参照値Ｖｒｅｆを簡単に比較することが可能である。【００６７】
（Ｐａｓｓ処理）
図９には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流ＩＷ、電位Ｖ４１、比（Ｖ４１／ＩＷ）、及び比較結果信号ＳＣが示されている。所定の書き込み期間ＰＷは、時刻ｔｓから時刻ｔｅまでの期間として規定されている。図９において、書き込み電流ＩＷは、書き込み期間ＰＷの間、時間的に増加していく。それに伴い、電位Ｖ４１も時間的に増加していく。比（Ｖ４１／ＩＷ）は、磁気抵抗素子１の抵抗値が変化しない限り、一定の値に保たれる。【００６８】
書き込み期間ＰＷ中、演算比較器６２は、上述の判定をリアルタイムに行っている（ステップＳ２）。時刻ｔｓから時刻ｔ１の期間、比（Ｖ４１／ＩＷ）は参照値Ｖｒｅｆより小さく、比較結果信号ＳＣは“Ｌｏｗ”である。書き込み期間ＰＷ中の時刻ｔ１において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる（ステップＳ３）。書き込み電流ＩＷの供給は、書き込み期間ＰＷ中の時刻ｔ２において終了する。従って、消費電力が低減される。【００６９】
（Ｆａｉｌ処理：延長）
図１０には、本実施の形態に係る書き込み制御の他の例が示されている。所定の書き込み期間ＰＷ中、書き込み電流ＩＷは所定の値に設定されている。この例においては、その所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しない。比較結果信号ＳＣは、書き込み期間ＰＷにわたって“Ｌｏｗ”のままであり、時刻ｔｅにおいても所望のデータに応じた“Ｈｉｇｈ”レベルにならない。その場合、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。ここで、書き込み制御回路５０は、延長期間において書き込み電流ＩＷを増加させるように書き込み電流発生回路４０に指示を出す。これにより、フリー層２の磁化が反転しやすくなることが期待される。尚、書き込みエラーの発生は稀であり、このようなＦａｉｌ処理もごくたまにしか実行されないことに留意されたい。【００７０】
時刻ｔｅから、書き込み電流ＩＷは時間的に増加していく。それに伴い、電位Ｖ４１も時間的に増加していく。比（Ｖ４１／ＩＷ）は、磁気抵抗素子１の抵抗値が変化しない限り、時刻ｔｅより前と同じレベルに保たれる。時刻ｔ１において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる。
時刻ｔ２において、書き込み電流ＩＷの供給は停止する。このように、本例によれば、延長期間中、フリー層２の磁化が反転するまで、書き込み電流ＩＷが時間的に増加する。【００７１】
図１１には、更に他の例が示されている。この例においては、所定の書き込み期間ＰＷ中にも書き込み電流ＩＷが増加する。そして、その所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しないので、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。延長期間中にも書き込み電流ＩＷは増加する。延長期間中の書き込み電流ＩＷの増加率は、所定の書き込み期間ＰＷ中の増加率より大きく設定されてもよい。時刻ｔ１において、フリー層２の磁化が反転し、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。時刻ｔ２において、書き込み電流ＩＷの供給は停止する。このように、本例によれば、フリー層２の磁化が反転するまで、書き込み電流ＩＷが時間的に増加する。【００７２】
（Ｆａｉｌ処理：再書き込み）
図１２には、本実施の形態に係る書き込み制御の他の例が示されている。所定の書き込み期間ＰＷ中、書き込み電流ＩＷは所定の値に設定されている。この例においては、所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しない。比較結果信号ＳＣは、書き込み期間ＰＷにわたって“Ｌｏｗ”のままであり、時刻ｔｅにおいても所望のデータに応じた“Ｈｉｇｈ”レベルにならない。その場合、書き込み制御回路５０は、通常通り書き込み制御を終了した後、再度書き込み制御を実行する（ステップＳ４）。【００７３】
再書き込み期間ＰＲＷは、時刻ｔｒｓから時刻ｔｒｅまでの期間として規定される。書き込み制御回路５０は、再書き込み期間ＰＲＷに再書き込み電流ＩＷを供給するように書き込み電流発生回路４０に指示を出す。ここで、その再書き込み電流ＩＷが書き込み期間ＰＷ中の書き込み電流ＩＷよりも大きくなるように、書き込み制御回路５０は書き込み電流発生回路４０に指示を出す。これにより、フリー層２の磁化が反転しやすくなることが期待される。【００７４】
時刻ｔｒｓから時刻ｔ１の期間、比（Ｖ４１／ＩＷ）は、時刻ｔｅより前と同じレベルに保たれる。再書き込み期間ＰＲＷ中の時刻ｔ１において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。その結果、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、再書き込み電流ＩＷの供給を終了させる。時刻ｔ２において、再書き込み電流ＩＷの供給は停止する。【００７５】
図１３には、更に他の例が示されている。この例においては、所定の書き込み期間ＰＷ中に書き込み電流ＩＷが増加する。そして、その所定の書き込み期間ＰＷが終わるまでに、フリー層２の磁化が反転しないので、書き込み制御回路５０は、再書き込み制御を実行する（ステップＳ４）。再書き込み電流ＩＷの初期値は、書き込み電流ＩＷの初期値より大きく設定されると好適である。また、再書き込み期間ＰＲＷ中にも再書き込み電流ＩＷは増加する。再書き込み電流ＩＷの増加率は、書き込み電流ＩＷの増加率より大きく設定されてもよい。時刻ｔ１において、フリー層２の磁化が反転し、比較結果信号ＳＣのレベルは、“Ｌｏｗ”から“Ｈｉｇｈ”にスイッチする。時刻ｔ２において、再書き込み電流ＩＷの供給は停止する。【００７６】
このような再書き込み処理は、所定の回数繰り返されてもよい。所定の回数の再書き込み処理によっても、対象メモリセルにデータが書き込まれない場合、その対象メモリセルは不良セル（不良ビット）として記憶領域に登録される。以降、その不良セルの代わりに、その不良セルに対応付けられた代替セルが用いられる。【００７７】
２−３．効果
本実施の形態によれば、第１の実施の形態と同様の効果が得られる。更に、書き込み電流ＩＷが増加するように制御されるため、所望のデータが対象メモリセルに書き込まれる確率がより増加し、誤書き込み確率が更に減少する。よって、ＭＲＡＭの信頼性が更に向上する。尚、アステロイド方式の場合、所望のデータが対象メモリセルに書き込まれなかったからといって、書き込み電流を増加させることは困難である。それは、書き込み電流が、対象メモリセル以外のメモリセルにも影響を与えてしまうからである。一方、スピン注入方式の場合、磁気抵抗素子１を貫通する書き込み電流ＩＷは、対象メモリセルにだけ作用するので、書き込み電流ＩＷの増加が他のメモリセルに影響を与えることはない。本実施の形態に係る書き込み制御は、スピン注入方式ならではの制御であると言える。【００７８】
３．第３の実施の形態
３−１．回路構成
図１４は、本発明の第３の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。図１４において、図３と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路６０は、ノード４１の電位Ｖ４１をモニタする電位モニタ６３を備えている。【００７９】
判定回路６０は、必ずしもリアルタイムに上記判定を行わなくてもよい。書き込み制御回路５０は、書き込み期間ＰＷ中の所定のタイミングで、ベリファイ指示信号ＶＥＲを電位モニタ６３へ出力する。電位モニタ６３は、電位Ｖ４１（あるいは電位Ｖ４１に関する情報）に基づき、その所定のタイミングにおいて所望のデータが書き込まれているかどうかの判定を行う。そして、電位モニタ６３は、その判定の結果を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、電位モニタ６３（判定回路６０）からのベリファイ結果信号ＳＶに応答して、図２で示されたステップＳ３やステップＳ４の処理を実行する。つまり、書き込み制御回路５０は、ベリファイ結果信号ＳＶに応答して、書き込み電流発生回路４０の動作を制御する。【００８０】
３−２．書き込み制御
（Ｐａｓｓ処理）
図１５には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流ＩＷ、電位Ｖ４１、及び電位Ｖ４１の時間微分値ΔＶ４１が示されている。所定の書き込み期間ＰＷは、時刻ｔｓから時刻ｔｅまでの期間として規定されている。また、上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。【００８１】
図１５に示される例において、フリー層２の磁化はタイミングＴＪより前の時刻ｔ１で反転し、その結果、電位Ｖ４１は参照電位Ｖｒｅｆより大きくなる。その後、所定のタイミングＴＪで、書き込み制御回路５０による指示に応答して、上述の判定が行われる。このタイミングＴＪにおいて、電位Ｖ４１は既に、参照電位Ｖｒｅｆより大きい、すなわち、所望のデータに応じた値になっている。従って、電位モニタ６３は、“Ｐａｓｓ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる（ステップＳ３）。書き込み電流ＩＷの供給は、書き込み期間ＰＷ中の時刻ｔ２において終了する。従って、消費電力が低減される。【００８２】
判定において、電位Ｖ４１の代わりに、電位Ｖ４１の時間微分値ΔＶ４１が用いられてもよい。その場合、判定回路６０は更に、電位Ｖ４１の微分演算を行う微分回路を有している。図１５に示された例の場合、時刻ｔ１において、磁化の反転に応じて電位Ｖ４１は変化し、時間微分値ΔＶ４１にはパルス状の変化（反転パルス）が現れる。時間微分値ΔＶ４１と所定の基準値Ｒｅｆ１を比較することにより、その基準値Ｒｅｆ１に達する反転パルスを検出することができる（データ「０」書き込みの場合、基準値Ｒｅｆ２が用いられる）。判定回路６０は、反転パルスが検出されたことを記憶し、判定タイミングＴＪにおいて、反転パルスの有無に基づき上述の判定を行う。尚、時間微分値ΔＶ４１は、既出の第１の実施の形態において用いられてもよい。【００８３】
（Ｆａｉｌ処理：延長）
図１６には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。この例においては、その所定のタイミングＴＪにおいて、フリー層２の磁化はまだ反転していない。つまり、タイミングＴＪにおいて、電位Ｖ４１は所望のデータに応じた値になっていない。従って、電位モニタ６３は、“Ｆａｉｌ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。その場合、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。これにより、スピン電子の注入量（移動量）の増加が期待され、フリー層２の磁化が反転することが期待される。【００８４】
延長書き込み期間ＰＥＷは、時刻ｔｅから時刻ｔｅｅまでの期間として規定される。この延長書き込み期間ＰＥＷは、例えば、１クロックサイクルに設定される。延長書き込み期間ＰＥＷの時刻ｔ１において、フリー層２の磁化が反転し、電位Ｖ４１が参照電位Ｖｒｅｆより大きくなる。延長書き込み期間ＰＥＷが終了すると、書き込み電流ＩＷの供給も終了する。尚、電位Ｖ４１の時間微分値ΔＶ４１が判定に用いられてもよい。【００８５】
（Ｆａｉｌ処理：再書き込み）
図１７には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。この例においては、その所定のタイミングＴＪにおいて、フリー層２の磁化はまだ反転していない。つまり、タイミングＴＪにおいて、電位Ｖ４１は所望のデータに応じた値になっていない。従って、電位モニタ６３は、“Ｆａｉｌ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。その場合、書き込み制御回路５０は、書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を停止させる。時刻ｔ１において、書き込み電流ＩＷの供給は強制的に終了させられる。続いて、書き込み制御回路５０は、再度書き込み制御を実行する（ステップＳ４）。【００８６】
再書き込み期間ＰＲＷは、時刻ｔｒｓから時刻ｔｒｅまでの期間として規定される。書き込み制御回路５０は、その再書き込み期間ＰＲＷに再書き込み電流ＩＷを供給するように書き込み電流発生回路４０に指示を出す。これにより、スピン電子の注入量（移動量）の増加が期待され、フリー層２の磁化が反転することが期待される。再書き込み期間ＰＲＷの時刻ｔ２において、フリー層２の磁化が反転し、電位Ｖ４１が参照電位Ｖｒｅｆより大きくなる。その後、再書き込み期間ＰＲＷ中の所定のタイミングＴＪにおいて、上述の判定が再度行われる。この場合、電位Ｖ４１は既に、所望のデータに応じた値になっている。従って、電位モニタ６３は、“Ｐａｓｓ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、再書き込み電流ＩＷの供給を終了させる。時刻ｔ３において、再書き込み電流ＩＷの供給は終了する。尚、電位Ｖ４１の時間微分値ΔＶ４１が判定に用いられてもよい。【００８７】
また、このような再書き込み処理は、所定の回数繰り返されてもよい。所定の回数の再書き込み処理によっても、対象メモリセルにデータが書き込まれない場合、その対象メモリセルは不良セル（不良ビット）として記憶領域に登録される。以降、その不良セルの代わりに、その不良セルに対応付けられた代替セルが用いられる。【００８８】
３−３．効果
本実施の形態によれば、第１の実施の形態と同様の効果が得られる。【００８９】
４．第４の実施の形態
４−１．回路構成
図１８は、本発明の第４の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。図１８において、図３と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、判定回路６０は、モニタ演算器６４を備えている。モニタ演算器６４には、電位Ｖ４１と共に、書き込み電流ＩＷの値を示す電流信号ＳＩが入力される。そして、モニタ演算器６４は、電位Ｖ４１と書き込み電流ＩＷとの間の“比”を算出する。その“比”は、電位Ｖ４１を書き込み電流ＩＷで割った値、あるいは、書き込み電流ＩＷを電位Ｖ４１で割った値である。【００９０】
書き込み制御回路５０は、書き込み期間ＰＷ中の所定のタイミングで、ベリファイ指示信号ＶＥＲをモニタ演算器６４へ出力する。モニタ演算器６４は、算出した“比”（あるいは“比”に関する情報）に基づき、その所定のタイミングにおいて所望のデータが書き込まれているかどうかの判定を行う。そして、モニタ演算器６４は、その判定の結果を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、モニタ演算器６４（判定回路６０）からのベリファイ結果信号ＳＶに応答して、図２で示されたステップＳ３やステップＳ４の処理を実行する。つまり、書き込み制御回路５０は、ベリファイ結果信号ＳＶに応答して、書き込み電流発生回路４０の動作を制御する。【００９１】
４−２．書き込み制御
本実施の形態によれば、書き込み電流ＩＷが時間的に増加する。書き込み電流ＩＷが変動した場合でも、モニタ比較器６４が上述の比を算出するため、その比と所定の参照値Ｖｒｅｆを簡単に比較することが可能である。例として、電位Ｖ４１を書き込み電流ＩＷで割った値が、その比として用いられる。参照値Ｖｒｅｆは、データ「０」に対応する比とデータ「１」に対応する比との間の中間値に設定される。【００９２】
（Ｐａｓｓ処理）
図１９には、本実施の形態に係る書き込み制御の一例が示されており、書き込み電流ＩＷ、電位Ｖ４１、比（Ｖ４１／ＩＷ）、及び比の時間微分値Δ（Ｖ４１／ＩＷ）が示されている。所定の書き込み期間ＰＷは、時刻ｔｓから時刻ｔｅまでの期間として規定されている。また、上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。図１９において、書き込み電流ＩＷは、書き込み期間ＰＷの間、時間的に増加していく。それに伴い、電位Ｖ４１も時間的に増加していく。比（Ｖ４１／ＩＷ）は、磁気抵抗素子１の抵抗値が変化しない限り、一定の値に保たれる。【００９３】
図１９に示される例において、フリー層２の磁化はタイミングＴＪより前の時刻ｔ１で反転し、その結果、比（Ｖ４１／ＩＷ）は参照値Ｖｒｅｆより大きくなる。その後、所定のタイミングＴＪで、書き込み制御回路５０による指示に応答して、上述の判定が行われる。このタイミングＴＪにおいて、比（Ｖ４１／ＩＷ）は既に、参照値Ｖｒｅｆより大きい、すなわち、所望のデータに応じた値になっている。従って、モニタ演算器６４は、“Ｐａｓｓ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を終了させる（ステップＳ３）。書き込み電流ＩＷの供給は、書き込み期間ＰＷ中の時刻ｔ２において終了する。従って、消費電力が低減される。【００９４】
判定において、比（Ｖ４１／ＩＷ）の代わりに、その時間微分値Δ（Ｖ４１／ＩＷ）が用いられてもよい。その場合、判定回路６０は更に、比（Ｖ４１／ＩＷ）の微分演算を行う微分回路を有している。図１９に示された例の場合、時刻ｔ１において、磁化の反転に応じて比（Ｖ４１／ＩＷ）は変化し、時間微分値Δ（Ｖ４１／ＩＷ）にはパルス状の変化（反転パルス）が現れる。時間微分値Δ（Ｖ４１／ＩＷ）と所定の基準値Ｒｅｆ１を比較することにより、その基準値Ｒｅｆ１に達する反転パルスを検出することができる（データ「０」書き込みの場合、基準値Ｒｅｆ２が用いられる）。判定回路６０は、反転パルスが検出されたことを記憶し、判定タイミングＴＪにおいて、反転パルスの有無に基づき上述の判定を行う。尚、時間微分値Δ（Ｖ４１／ＩＷ）は、既出の第２の実施の形態において用いられてもよい。【００９５】
（Ｆａｉｌ処理：延長）
図２０には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。この例においては、その所定のタイミングＴＪにおいて、フリー層２の磁化はまだ反転していない。つまり、タイミングＴＪにおいて、比（Ｖ４１／ＩＷ）は所望のデータに応じた値になっていない。
従って、モニタ演算器６４は、“Ｆａｉｌ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。その場合、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。更に、書き込み制御回路５０は、書き込み電流ＩＷを増加させるように書き込み電流発生回路４０に指示を出す。その結果、書き込み電流ＩＷは、タイミングＴＪ直後の時刻ｔ１から、時間的に増加し始める。これにより、フリー層２の磁化が反転しやすくなることが期待される。【００９６】
延長書き込み期間ＰＥＷは、時刻ｔｅから時刻ｔｅｅまでの期間として規定される。この延長書き込み期間ＰＥＷは、例えば、１クロックサイクルに設定される。延長書き込み期間ＰＥＷの時刻ｔ２において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。延長書き込み期間ＰＥＷが終了すると、書き込み電流ＩＷの供給も終了する。尚、時間微分値Δ（Ｖ４１／ＩＷ）が判定に用いられてもよい。【００９７】
図２１には、更に他の例が示されている。この例においては、書き込み期間ＰＷの開始から書き込み電流ＩＷが増加する。そして、所定のタイミングＴＪの時点でフリー層２の磁化が反転していないので、書き込み制御回路５０は、書き込み期間ＰＷを延長するように書き込み電流発生回路４０に指示を出す（ステップＳ４）。時刻ｔ１の後も、書き込み電流ＩＷは時間的に増加する。時刻ｔ１後の書き込み電流ＩＷの増加率は、それまでの増加率より大きく設定されてもよい。延長書き込み期間ＰＥＷ中の時刻ｔ２において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。延長書き込み期間ＰＥＷが終了すると、書き込み電流ＩＷの供給も終了する。尚、時間微分値Δ（Ｖ４１／ＩＷ）が判定に用いられてもよい。【００９８】
（Ｆａｉｌ処理：再書き込み）
図２２には、本実施の形態に係る書き込み制御の他の例が示されている。上述の判定は、書き込み期間ＰＷ中の所定のタイミングＴＪで行われるとする。この例においては、その所定のタイミングＴＪにおいて、フリー層２の磁化はまだ反転していない。その場合、書き込み制御回路５０は、書き込み電流発生回路４０に指示を出し、書き込み電流ＩＷの供給を停止させる。時刻ｔ１において、書き込み電流ＩＷの供給は強制的に終了させられる。続いて、書き込み制御回路５０は、再度書き込み制御を実行する（ステップＳ４）。【００９９】
再書き込み期間ＰＲＷは、時刻ｔｒｓから時刻ｔｒｅまでの期間として規定される。書き込み制御回路５０は、その再書き込み期間ＰＲＷに再書き込み電流ＩＷを供給するように書き込み電流発生回路４０に指示を出す。ここで、その再書き込み電流ＩＷが書き込み期間ＰＷ中の書き込み電流ＩＷよりも大きくなるように、書き込み制御回路５０は書き込み電流発生回路４０に指示を出す。これにより、フリー層２の磁化が反転しやすくなることが期待される。【０１００】
再書き込み期間ＰＲＷの時刻ｔ２において、フリー層２の磁化が反転し、比（Ｖ４１／ＩＷ）が参照値Ｖｒｅｆより大きくなる。その後、再書き込み期間ＰＲＷ中の所定のタイミングＴＪにおいて、上述の判定が再度行われる。この場合、比（Ｖ４１／ＩＷ）は既に、所望のデータに応じた値になっている。従って、モニタ演算器６４は、“Ｐａｓｓ”を示すベリファイ結果信号ＳＶを書き込み制御回路５０へ出力する。書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、再書き込み電流ＩＷの供給を終了させる。時刻ｔ３において、再書き込み電流ＩＷの供給は終了する。尚、時間微分値Δ（Ｖ４１／ＩＷ）が判定に用いられてもよい。【０１０１】
図２３には、更に他の例が示されている。この例においては、書き込み期間ＰＷの開始から書き込み電流ＩＷが増加する。そして、所定のタイミングＴＪの時点でフリー層２の磁化が反転していないので、書き込み制御回路５０は、再書き込み制御を実行する（ステップＳ４）。再書き込み電流ＩＷの初期値は、書き込み電流ＩＷの初期値より大きく設定されると好適である。また、再書き込み期間ＰＲＷ中にも再書き込み電流ＩＷは増加する。再書き込み電流ＩＷの増加率は、書き込み電流ＩＷの増加率より大きく設定されてもよい。【０１０２】
再書き込み期間ＰＲＷ中の時刻ｔ２において、フリー層２の磁化が反転する。その後、再書き込み期間ＰＲＷ中の所定のタイミングＴＪにおいて、上述の判定が再度行われる。
この場合、比（Ｖ４１／ＩＷ）は既に、所望のデータに応じた値になっている。従って、書き込み制御回路５０は、即座に書き込み電流発生回路４０に指示を出し、再書き込み電流ＩＷの供給を終了させる。時刻ｔ３において、再書き込み電流ＩＷの供給は終了する。
尚、比（Ｖ４１／ＩＷ）の時間微分値Δ（Ｖ４１／ＩＷ）が判定に用いられてもよい。【０１０３】
このような再書き込み処理は、所定の回数繰り返されてもよい。その場合、書き込み処理と判定処理が交互に繰り返される。書き込み処理が繰り返されるにつれて、書き込み電流ＩＷが段階的に増加していく。所定の回数の再書き込み処理によっても、対象メモリセルにデータが書き込まれない場合、その対象メモリセルは不良セル（不良ビット）として記憶領域に登録される。以降、その不良セルの代わりに、その不良セルに対応付けられた代替セルが用いられる。【０１０４】
４−３．効果
本実施の形態によれば、第２の実施の形態と同様の効果が得られる。【０１０５】
５．第５の実施の形態
図２４は、本発明の第５の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。図２４において、図３と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態に係るＭＲＡＭは、更に、補助書き込み線７１を備えている。補助書き込み線７１は、磁気抵抗素子１の近傍に配置されており、その補助書き込み線７１を流れる電流により発生する磁界は、磁気抵抗素子１に印加される。つまり、補助書き込み線７１は、磁気抵抗素子１と磁気的に結合している。【０１０６】
本実施の形態によれば、スピン注入のため上述の書き込み電流ＩＷが供給されると同時に、補助書き込み電流ＩＷ’が補助書き込み線７１に供給される。その補助書き込み電流ＩＷ’により発生する磁界は、データ書き込みを補助するバイアス磁界の役割を果たす。
つまり、フィールド書き込みとスピン注入書き込みの協働によって、所望のデータの書き込みが行われる。補助書き込み電流ＩＷ’の方向は、対象メモリセルに書き込まれるデータに応じて反転し、バイアス磁界の向きも、そのデータに応じて逆転する。【０１０７】
このような補助書き込み電流ＩＷ’を供給するために、本実施の形態に係るＭＲＡＭは、補助書き込み線デコーダ７０及び補助書き込み電流発生回路（補助電流供給回路）８０を備えている。補助書き込み線デコーダ７０は、書き込み制御回路５０から、対象メモリセルのアドレスに関連する補助書き込み線アドレス信号ＡＤＤＡを受け取り、その信号ＡＤＤＡに応答して１本の補助書き込み配線７１を選択する。補助書き込み電流発生回路８０は、書き込み制御回路５０から、補助書き込み電流ＩＷ’を調整するための書き込み制御信号ＣＯＮ２を受け取る。その書き込み制御信号ＣＯＮ２に基づいて、補助書き込み電流発生回路８０は、補助書き込み電流ＩＷ’を、補助書き込み線デコーダ７０を通して、選択された補助書き込み線７１に向けて供給する、あるいは、選択された補助書き込み線７１から引き込む。【０１０８】
スピン注入方式では、書き込み動作時、磁気抵抗素子１の膜面に垂直に書き込み電流ＩＷが注入される。強い書き込み電流ＩＷは、磁気抵抗素子１（トンネルバリヤ層３）の劣化の原因となる。本実施の形態によれば、補助書き込み電流ＩＷ’によるバイアス磁界が、データ書き込みを補助する。従って、スピン注入書き込みのための書き込み電流ＩＷの大きさを抑えることが可能になる。少しでも書き込み電流ＩＷを小さくすることによって、磁気抵抗素子１の劣化を抑制することが可能となる。尚、以上に説明された補助的な回路は、既出の第１〜第４の実施の形態のいずれにも適用可能である。【０１０９】
６．まとめ
以上に説明されたように、本発明に係るスピン注入方式のＭＲＡＭ及びその動作方法によれば、消費電力が低減される。また、誤書き込み確率が低減される。また、書き込み時間の増大が抑制される。更に、動作速度の低下が防止される。【０１１０】
メモリセル１０の構成や、メモリセル１０を駆動するための周辺回路構成は、上記実施の形態で示された構成に限られず、当業者によって適宜設計され得る。例えば、磁気抵抗素子１の一端が、書き込み線の代わりに、終端回路などに接続されていてもよい。その場合、書き込み電流発生回路４０は、メモリセル１０に向けて書き込み電流ＩＷを供給するか、メモリセル１０から書き込み電流ＩＷを引き込めばよい。【０１１１】
本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変形又は変更され得ることは明らかである。【０１１２】
本発明に係るスピン注入方式のＭＲＡＭ及びその動作方法によれば、消費電力が低減される。また、誤書き込み確率が低減される。また、書き込み時間の増大が抑制される。更に、動作速度の低下が防止される。
【図１】
2007015358.tif 000002
【図２】
2007015358.tif 000003
【図３】
2007015358.tif 000004
【図４】
2007015358.tif 000005
【図５】
2007015358.tif 000006
【図６】
2007015358.tif 000007
【図７】
2007015358.tif 000008
【図８】
2007015358.tif 000009
【図９】
2007015358.tif 000010
【図１０】
2007015358.tif 000011
【図１１】
2007015358.tif 000012
【図１２】
2007015358.tif 000013
【図１３】
2007015358.tif 000014
【図１４】
2007015358.tif 000015
【図１５】
2007015358.tif 000016
【図１６】
2007015358.tif 000017
【図１７】
2007015358.tif 000018
【図１８】
2007015358.tif 000019
【図１９】
2007015358.tif 000020
【図２０】
2007015358.tif 000021
【図２１】
2007015358.tif 000022
【図２２】
2007015358.tif 000023
【図２３】
2007015358.tif 000024
【図２４】
2007015358.tif 000025
【国際調査報告】
2007015358.tif 000026
2007015358.tif 000027
2007015358.tif 000028