【事件の表示】
　特願２０１７−　９６８４６「炭化珪素半導体装置および炭化珪素半導体装置の製造方法」拒絶査定不服審判事件〔平成２９年　８月１０日出願公開、特開２０１７−１３９４９９、請求項の数（２０）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２８年８月２５日（優先権主張　平成２８年２月１日）に出願した特願２０１６−１６５１７１号の一部を平成２９年５月１５日に新たな特許出願としたものであって，その手続の経緯は以下のとおりである。
　平成２９年５月１５日　　　：上申書の提出
　平成３１年３月１４日　　　：手続補正書の提出
　令和２年１月１６日付け　　：拒絶理由通知書
　令和２年３月１２日　　　　：意見書及び手続補正書の提出
　令和２年６月１９日付け　　：拒絶理由通知書（最後）
　令和２年８月２８日　　　　：意見書の提出
　令和３年１月２９日付け　　：拒絶理由通知書
　令和３年３月１９日　　　　：意見書及び手続補正書の提出
　令和３年４月１９日付け　　：拒絶査定
　令和３年６月２４日　　　　：審判請求書及び手続補正書の提出
第２　原査定の概要
　原査定（令和３年４月１９日付け拒絶査定）の概要は，本願の請求項１〜２０に係る発明は，本願の優先権主張日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用例１に記載された発明及び引用例１〜２に記載された技術的事項に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用例一覧
１.特開２００９−２８３５４０号公報
２.特開２０１５−０７２９９９号公報
第３　本願発明
　本願の請求項１〜２０に係る発明（以下，それぞれ「本願発明１」〜「本願発明２０」という。）は，令和３年６月２４日提出の手続補正書により補正された特許請求の範囲の請求項１〜２０に記載された事項により特定される発明であり，そのうちの本願発明１及び本願発明９は以下のとおりの発明である。
「【請求項１】
　炭化珪素基板のおもて面に設けられた第１導電型の第１エピタキシャル成長層と，
　前記第１エピタキシャル成長層の，前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２エピタキシャル成長層と，
　前記第２エピタキシャル成長層の内部に選択的に設けられた，前記第２エピタキシャル成長層よりも不純物濃度の高い第２導電型の第１半導体領域と，
　前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に設けられた第１導電型の第２半導体領域と，
　前記第２半導体領域，前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達するトレンチと，
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と，
　前記第２半導体領域および前記第２エピタキシャル成長層に接する第１電極と，
　前記炭化珪素基板の裏面に設けられた第２電極と，
　を備え，
　前記第１半導体領域は，前記第２エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第２導電型不純物濃度プロファイルを有し，
　前記第１半導体領域は，前記第２半導体領域および前記第１エピタキシャル成長層と離して，前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられており，前記第１半導体領域と前記第２半導体領域との間，および，前記第１半導体領域と前記第１エピタキシャル成長層との間が，前記第１半導体領域よりも不純物濃度の低い第２導電型領域であり，
　前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての前記第２導電型不純物濃度プロファイルは，
　前記ピークと，前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面と，の間で前記第２電極側に不純物濃度が低下する第１の不純物濃度勾配と，
　前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面から，前記第２電極側に不純物濃度が低下する第２の不純物濃度勾配と，を有し，
　前記第２の不純物濃度勾配の絶対値は，前記第１の不純物濃度勾配の絶対値よりも大きく，
　前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に，前記第１半導体領域よりも不純物濃度の高い第２導電型の第６半導体領域をさらに備え，
　前記第６半導体領域は，深さ方向に前記第１半導体領域に対向し，かつ前記第１半導体領域と離間していることを特徴とする炭化珪素半導体装置。」
「【請求項９】
　炭化珪素基板のおもて面に設けられた第１導電型の第１エピタキシャル成長層と，
　前記第１エピタキシャル成長層の，前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２エピタキシャル成長層と，
　前記第２エピタキシャル成長層の内部に選択的に設けられた，前記第２エピタキシャル成長層よりも不純物濃度の高い第２導電型の第１半導体領域と，
　前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に設けられた第１導電型の第２半導体領域と，
　前記第２半導体領域，前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達するトレンチと，
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と，
　前記第２半導体領域および前記第２エピタキシャル成長層に接する第１電極と，
　前記炭化珪素基板の裏面に設けられた第２電極と，
　を備え，
　前記第１半導体領域は，前記第２エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第２導電型不純物濃度プロファイルを有し，
　前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての前記第２導電型不純物濃度プロファイルは，
　前記ピークと，前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面と，の間で前記第２電極側に不純物濃度が低下する第１の不純物濃度勾配と，
　前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面から，前記第２電極側に不純物濃度が低下する第２の不純物濃度勾配と，を有し，
　前記第２の不純物濃度勾配の絶対値は，前記第１の不純物濃度勾配の絶対値よりも大きく，
　前記第２導電型不純物濃度プロファイルの前記ピークの不純物濃度は，３×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とする炭化珪素半導体装置。」
　本願発明２〜８は本願発明１を減縮した発明であり，本願発明１０〜１１は本願発明９を減縮した発明である。また，本願発明１２〜１７は，少なくとも本願発明１の特定事項を全て含む半導体装置の製造方法の発明であり，本願発明１８〜２０は，少なくとも本願発明９の特定事項を全て含む半導体装置の製造方法の発明である。
第４　引用例の記載と引用発明
１．引用例１について
（１）引用例１の記載
　原査定の拒絶の理由に引用された，引用例１（特開２００９−２８３５４０号公報）には，次の記載がある。
「【０００９】
　このように，
ソース領域（４）の下方に第２導電型層（６）を備えた構成としているため，ソース領域（４）を形成する際に注入された第１導電型不純物がソース領域（４）の所望深さよりも深い位置まで入り込んだとしても，それを第２導電型層（６）にて補償することが可能となる
「【００２３】
（第１実施形態）
　本発明の第１実施形態について説明する。ここでは
ＳｉＣ半導体装置に備えられる素子として反転型のトレンチゲート構造のＭＯＳＦＥＴについて説明する
【００２４】
　図１に示すように，
表面が（０００−１）ｃ面で構成された窒素（ｎ型不純物）濃度が例えば１．０×１０１９／ｃｍ３で厚さ３００μｍ程度のｎ+型基板１が半導体基板として用いられており，このｎ+型基板１の表面に窒素濃度が例えば８．０×１０１５／ｃｍ３で厚さ１５μｍ程度のｎ-型ドリフト層２が形成されている。ｎ-型ドリフト層２の表層部にはｐ+型ベース領域３が形成されていると共に，このｐ型ベース領域３の上層部分にｎ+型ソース領域４およびｐ+型コンタクト領域５が形成されている。さらに，ｐ+型ベース領域３のうちｎ+型ソース領域４の下方（直下）に位置する部分にｐ+型層６が形成されている
【００２５】
　
ｐ型ベース領域３は，ボロンもしくはアルミニウム（ｐ型不純物）濃度が１．０×１０１６〜１．０×１０１８／ｃｍ３（例えば１．０×１０１７／ｃｍ３），厚さが０．５〜３．０μｍ（例えば２．０μｍ）程度で構成されている。ｎ+型ソース領域４は，表層部の窒素濃度（表面濃度）が１．０×１０２０〜１．０×１０２１／ｃｍ３（例えば１．０×１０２１／ｃｍ３），厚さ０．２〜１．０μｍ（例えば０．３μｍ）程度で構成されている。また，ｐ+型層６は，ボロンもしくはアルミニウム（ｐ型不純物）濃度が１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３（例えば１．０×１０１９／ｃｍ３），厚さ０．１〜１．０μｍ（例えば０．３μｍ）程度とされている
【００２６】
　また，
ｐ+型層６の間を通り抜け，かつ，ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように，例えば幅が２．０μｍ，深さが２．０μｍのトレンチ７が形成されている
トレンチ７の内壁面はゲート酸化膜８にて覆われており，ゲート酸化膜８の表面に形成されたドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極９により，トレンチ７内が埋め尽くされている
【００２７】
トレンチ７は，底面がｎ+型基板１の表面と同じ（０００−１）ｃ面，側面が［１１−２０］方向に延設された面，例えばａ（１１２０）面とされている。ゲート酸化膜８は，トレンチ７の表面を熱酸化することで，またはＣＶＤ法等による成膜で形成されたものである。熱酸化で形成した場合は，トレンチ７の底部での酸化レートがトレンチ７の側面での酸化レートよりも５倍程度速いことから，ゲート酸化膜８の厚みはトレンチ７の側面上で４０ｎｍ程度，トレンチ７の底部上で２００ｎｍ程度となっている。
【００２８】
　上述した
ｐ+型コンタクト領域５は
ｎ+型ソース領域４を挟んでトレンチ７の反対側に位置するように配置されている
【００２９】
　また，
ｎ+型ソース領域４およびｐ+型コンタクト領域５の表面やゲート電極９の表面には，ソース電極１０およびゲート配線１１が形成されている
【００３０】
　そして，
ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１３が形成されている
「【００３３】
　次に，図１に示すトレンチゲート型のＭＯＳＦＥＴの製造方法について説明する。図２〜図５は，図１に示すトレンチゲート型のＭＯＳＦＥＴの製造工程を示した断面図である。この図を参照して説明する。
【００３４】
〔図２（ａ）に示す工程〕
　まず，表面が（０００−１）ｃ面で構成された窒素濃度が例えば１．０×１０１９／ｃｍ３で厚さ３００μｍ程度のｎ+型基板１を用意する。そして，このｎ+型基板１の表面に窒素濃度が例えば８．０×１０１５／ｃｍ３で厚さ１５μｍ程度の
ｎ-型ドリフト層２をエピタキシャル成長させる
【００３５】
　なお，ここではｐ型ベース領域３をイオン注入によって形成した場合について説明したが，
ｐ型不純物をドープしたエピタキシャル成長によってｐ型ベース領域３を形成しても構わない
【００３６】
〔図２（ｂ）に示す工程〕
　ｐ型ベース領域３（および図示しないがｎ-型ドリフト層２の露出部分）の上に，例えばＬＴＯ等で構成されるマスク２０を成膜し，フォトリソグラフィ工程を経て，ｐ+型コンタクト領域５の形成予定領域においてマスク２０を開口させる。続いて，ｐ型不純物（例えばボロンやアルミニウム）をイオン注入したのち，注入されたイオンを活性化することで，
１．０×１０１９〜１．０×１０２１／ｃｍ３（例えば１．０×１０２０／ｃｍ３），厚さが０．２〜１．０μｍ（例えば０．７μｍ）程度のｐ+型コンタクト領域５が形成される
【００３７】
〔図２（ｃ）に示す工程〕
　ｐ型ベース領域３やｐ+型コンタクト領域５（および図示しないがｎ-型ドリフト層２の露出部分）の上に，例えばＬＴＯ等で構成されるマスク２１を成膜し，フォトリソグラフィ工程を経て，ｐ+型層６の形成予定領域においてマスク２１を開口させる。続いて，
ｐ型不純物（例えばボロンやアルミニウム）をイオン注入したのち，注入されたイオンを活性化することで，１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３（例えば１．０×１０１９／ｃｍ３），厚さ０．１〜１．０μｍ（例えば０．３μｍ）程度のｐ+型層６が形成される
【００３８】
〔図３（ａ）に示す工程〕
　先程使用したマスク２１に対してフォトリソグラフィ工程を行い，ｎ+型ソース領域４の形成予定領域上においてマスク２１を開口させる。続いて，
ｎ型不純物（例えば窒素）をイオン注入したのち，注入されたイオンを活性化することで，表層部の窒素濃度が１．０×１０２０〜１．０×１０２１／ｃｍ３（例えば１．０×１０２１／ｃｍ３），厚さ０．２〜１．０μｍ（例えば０．３μｍ）程度のｎ+型ソース領域４が形成される
「【００４４】
　図４は，本実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴの断面図である。この図に示されるように，ｐ+型層６をｎ+型ソース領域４の下方に配置しているが，本実施形態の場合，ｐ+型層６をトレンチ７の側面においてゲート酸化膜８と接するように形成している。このように，ｐ+型層６がゲート酸化膜８と接するような形状であっても良い。ただし，このような構造の場合，ｐ+型層６がチャネル領域に干渉することになるため，第１実施形態と比べてチャネル移動度が低くなる。
【００４５】
　このような構造のＭＯＳＦＥＴの製造方法に関しては，ほぼ第１実施形態と同様であるが，
ｐ+型層６がゲート酸化膜８と接するような形状，つまりｎ+型ソース領域４と同様の形状となるため，図２（ｃ）に示す工程を省略し，最初からマスク２１をｎ+型ソース領域４およびｐ+型層６の形成予定領域を開口させるような形状にパターニングしておけば良い。このため，ＭＯＳＦＥＴの製造工程の簡略化を図ることが可能となる
　引用例１の図１〜３として，以下の図面が示されている。
（２）摘記の整理
　以上によれば，引用例１には次の事項が記載されていると理解できる。
ア　ＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴであること（段落００２３）。
イ　表面が（０００−１）ｃ面で構成されたｎ+型基板１が半導体基板として用いられていること（段落００２４）。ここで，上記ｎ+型基板１がＳｉＣ半導体の基板であることは明らかである。
ウ　ｎ+型基板１の表面に窒素濃度が例えば８．０×１０１５／ｃｍ３のｎ-型ドリフト層２をエピタキシャル成長させること（段落００３４）。
エ　ｎ-型ドリフト層２の上にエピタキシャル成長によってｐ型ベース領域３を形成すること（段落００３４，００３５）。
オ　ｐ型ベース領域３の上層部分にｎ+型ソース領域４およびｐ+型コンタクト領域５が形成されていること（段落００２４）。
カ　ｐ+型ベース領域３のうちｎ+型ソース領域４の下方（直下）に位置する部分にｐ+型層６がイオン注入により形成されていること（段落００２４，００３７）。
キ　ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するようにトレンチ７が形成され，トレンチ７の内壁面を覆うゲート酸化膜８が形成され，ゲート酸化膜８の表面に，ドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極９がトレンチ７内を埋め尽くすように形成されていること（段落００２６）。
ク　ｐ+型コンタクト領域５は，ｎ+型ソース領域４を挟んでトレンチ７の反対側に位置するように配置され，不純物濃度が１．０×１０１９〜１．０×１０２１／ｃｍ３であること（段落００２８，００３６）。
ケ　ｎ+型ソース領域４およびｐ+型コンタクト領域５の表面に，ソース電極１０が形成されていること（段落００２９）。
コ　ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１３が形成されていること（段落００３０）。
サ　ｐ型ベース領域３の不純物濃度は，１．０×１０１６〜１．０×１０１８／ｃｍ３であり，ｎ+型ソース領域４の表層部の窒素濃度が１．０×１０２０〜１．０×１０２１／ｃｍ３であり，ｐ+型層６の不純物濃度は１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３程度であること（段落００２５）。
シ　ｐ+型層６をトレンチ７の側面においてゲート酸化膜８と接するように形成すること（段落００４４）。
ス　ｐ+型層６とｎ-型ドリフト層２の間に，ｐ型ベース領域３の一部が配置されていること（図１）。
（３）引用発明１
　上記ア〜スによれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
　
「ＳｉＣ半導体の基板であるｎ+型基板１と，
ｎ+型基板１の表面にエピタキシャル成長された窒素濃度が８．０×１０１５／ｃｍ３のｎ-型ドリフト層２と，
ｎ-型ドリフト層２の上にエピタキシャル成長された不純物濃度が１．０×１０１６〜１．０×１０１８／ｃｍ３のｐ型ベース領域３と，
ｐ型ベース領域３の上層部分に形成された表層部の窒素濃度が１．０×１０２０〜１．０×１０２１／ｃｍ３のｎ+型ソース領域４と，
ｐ+型ベース領域３のうちｎ+型ソース領域４の下方（直下）に位置する部分にイオン注入により形成された不純物濃度は１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３程度であるｐ+型層６と，
ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように形成されたトレンチ７と，
トレンチ７の内壁面を覆うゲート酸化膜８と，
ゲート酸化膜８の表面に，トレンチ７内を埋め尽くすように形成されたゲート電極と，
ｐ型ベース領域３の上層部分のｎ+型ソース領域４を挟んでトレンチ７の反対側に位置するように形成された不純物濃度が１．０×１０１９〜１．０×１０２１／ｃｍ３であるｐ+型コンタクト領域５と，
ｎ+型ソース領域４およびｐ+型コンタクト領域５の表面に形成されたソース電極１０と，
ｎ+型基板１の裏面側に形成されｎ+型基板１と電気的に接続されたドレイン電極１３と，
を備え，
ｐ+型層６は，トレンチ７の側面においてゲート酸化膜８と接しており，
ｐ+型層６とｎ-型ドリフト層２の間に，ｐ型ベース領域３の一部が配置されている，
ＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴ。」
２．引用例２の記載
　原査定の拒絶の理由に引用された，引用例２（特開２０１５−７２９９９号公報）には，次の記載がある。
「【００２３】
　また，トレンチ７の底部を覆いつつ，ｐ型ベース領域４の下面から所定距離離間した位置よりｎ-型ドリフト層２に達するように，ｐ型ボトム層１０が形成されている。ここで，トレンチ７の底部を覆うとは，トレンチ７の底部におけるコーナー部を含めて覆うという意味であり，トレンチ７の底面から側面に至るようにｐ型ボトム層１０が形成されていることを意味している。例えば，ｐ型ボトム層１０は，ｐ型ベース領域４の底面から０．３〜０．５μｍ離間して形成され，ここではその間隔を０．４μｍとしている。また，ｐ型ボトム層１０は，例えば深さが０．８〜１．０μｍ，幅がトレンチ７から両側に所定距離突き出す幅とされ，ここでは深さを０．９μｍ，幅をトレンチ７から両側に０．２μｍずつ突き出す幅としている。ｐ型ボトム層１０のボロンもしくはアルミニウム等のｐ型不純物濃度は，例えば２．０×１０１７〜５．０×１０１７／ｃｍ３（ここでは５．０×１０１７／ｃｍ３）としている。この濃度は，例えばｎ型電流分散層３の２倍以上の濃度とされ，逆バイアス時（後述するドレイン電極１４に電圧が印加された時）にｎ型電流分散層３との境界部から広がる空乏層によって完全空乏化しないように，完全空乏化条件よりも高い濃度となっている。
【００２４】
　さらに，複数本が並列されたトレンチ７のうち隣り合うもの同士の間に，ｐ型ベース領域４の底面に接しつつｎ-型ドリフト層２に達するように，ｐ型層にて構成されたｐ型ディープ層１１が形成されている。例えば，ｐ型ディープ層１１は，下面がｐ型ボトム層１０と同じ深さとされ，ここではｐ型ベース領域４の下面からの深さを１．３μｍとしている。ｐ型ディープ層１１におけるボロンもしくはアルミニウム等のｐ型不純物濃度は，ｐ型ボトム層１０と同じ濃度とされている。このため，ｐ型ディープ層１１の濃度も，逆バイアス時（後述するドレイン電極１４に電圧が印加された時）にｎ型電流分散層３との境界部から広がる空乏層によって完全空乏化しないように，完全空乏化条件よりも高い濃度となっている。」
　引用例２の図１として，以下の図面が示されている。
第５　対比・判断
１．本願発明１について
（１）本願発明１と引用発明１の対比
　本願発明１と引用発明１を対比する。
ア　引用発明１における「ＳｉＣ半導体の基板であるｎ+型基板１」が本願発明１における「炭化珪素基板」に相当し，以下同様に，「ｎ-型ドリフト層２」が「第１導電型の第１エピタキシャル成長層」に，「ｐ型ベース領域３」が「第２導電型の第２エピタキシャル成長層」に，「ゲート酸化膜８」が「ゲート絶縁膜」に，「ゲート電極」が「ゲート電極」に，「ソース電極１０」が「第１電極」に，「ドレイン電極１３」が「第２電極」に，「ＳｉＣ半導体装置に備えられるトレンチゲート構造のＭＯＳＦＥＴ」が「炭化珪素半導体素子」に，それぞれ相当する。
イ　引用発明１における「ｐ+型層６」は，「ｐ型ベース領域３のうちｎ+型ソース領域４の下方（直下）に位置する部分にイオン注入により形成」され，「ｐ型ベース領域３」の不純物濃度（１．０×１０１６〜１．０×１０１８／ｃｍ３）よりも高い不純物濃度（１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３程度）であるから，本願発明１の「第２導電型の第１半導体領域」に相当し，両者はともに「前記第２エピタキシャル成長層の内部に選択的に設けられた，前記第２エピタキシャル成長層よりも不純物濃度の高い」領域である点で一致する。
ウ　引用発明１における「ｎ+型ソース領域４」は，「ｐ型ベース領域３の上層部分に形成され」た領域であり，かつ，その下方（直下）に「ｐ+型層６」が形成されている領域であるから，本願発明１における「第１導電型の第２半導体領域」に相当し，両者はともに「前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に設けられた」領域である点で一致する。
エ　引用発明１における「トレンチ７」は，「ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように形成され」ており，「ゲート酸化膜８」を介して「ｐ+型層６」と接していることから，本願発明１における「トレンチ」に相当し，両者はともに「前記第２半導体領域，前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達する」点で一致する。
オ　引用発明１における「ｐ+型コンタクト領域５」は，「ｐ型ベース領域３の上層部分」に形成された領域であるから，本願発明１の「第２導電型の第６半導体領域」に対応し，両者は「前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に」形成された領域である点で共通する。
カ　引用発明１の「ｐ+型層６」は，「イオン注入により形成され」，「ｐ型ベース領域３」よりも高い不純物濃度を有するから，本願発明１の「第１半導体領域」と同様に「前記第２エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第２導電型不純物濃度プロファイルを有し」ているものといえる。
キ　引用発明１の「ｐ+型層６」は，「ｎ-型ドリフト層２」との間に「ｐ型ベース領域３の一部が配置されている」ものであるから，本願発明１の「前記第１半導体領域」と引用発明１の「ｐ+型層６」は，ともに「第１エピタキシャル成長層と離して」設けられ，「前記第１半導体領域と前記第１エピタキシャル成長層との間が，前記第１半導体領域よりも不純物濃度の低い第２導電型領域」である点で一致する。
　以上によれば，本願発明１と引用発明１の一致点及び相違点は次のとおりである。
＜一致点＞
「炭化珪素基板のおもて面に設けられた第１導電型の第１エピタキシャル成長層と，
　前記第１エピタキシャル成長層の，前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２エピタキシャル成長層と，
　前記第２エピタキシャル成長層の内部に選択的に設けられた，前記第２エピタキシャル成長層よりも不純物濃度の高い第２導電型の第１半導体領域と，
　前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に設けられた第１導電型の第２半導体領域と，
　前記第２半導体領域，前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達するトレンチと，
　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と，
　前記第２半導体領域および前記第２エピタキシャル成長層に接する第１電極と，
　前記炭化珪素基板の裏面に設けられた第２電極と，
　を備え，
　前記第１半導体領域は，前記第２エピタキシャル成長層よりも不純物濃度の高いピークで深さ方向に高低差をもつ山型の第２導電型不純物濃度プロファイルを有し，
前記第１半導体領域は，前記第１エピタキシャル成長層と離して設けられ，
　前記第１半導体領域と前記第１エピタキシャル成長層との間が，前記第１半導体領域よりも不純物濃度の低い第２導電型領域であり，
　前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に，第２導電型の第６半導体領域をさらに備え，
　炭化珪素半導体装置。」
＜相違点１＞
　本願発明１では「前記第１半導体領域は，前記第２半導体領域および前記第１エピタキシャル成長層と離して」設けられているのに対し，引用発明１では「ｐ+型層６」を「ｎ+型ソース領域４」と離して設けることが特定されていない点。
＜相違点２＞
　本願発明１では「前記第１半導体領域」は，「前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられて」いるのに対し，引用発明１では「ｐ+型層６」を「ｎ+型基板１」のおもて面に平行な方向の「トレンチ７」間全体に一様に設けることは特定されていない点。
＜相違点３＞
　本願発明１では「前記第１半導体領域と前記第２半導体領域との間」が，「前記第１半導体領域よりも不純物濃度の低い第２導電型領域」であるのに対し，引用発明１では，「ｐ+型層６」と「ｎ+ソース領域４」との間に「ｐ+型層６」よりも不純物濃度の低いｐ型領域が配置されることは特定されていない点。
＜相違点４＞
　本願発明１では，「前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての前記第２導電型不純物濃度プロファイルは，
　前記ピークと，前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面と，の間で前記第２電極側に不純物濃度が低下する第１の不純物濃度勾配と，
　前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面から，前記第２電極側に不純物濃度が低下する第２の不純物濃度勾配と，を有し，
　前記第２の不純物濃度勾配の絶対値は，前記第１の不純物濃度勾配の絶対値よりも大きく」なっているのに対し，引用発明１では上記「第１の不純物濃度勾配」及び「第２の不純物濃度勾配」の大小関係について特定されていない点。
＜相違点５＞
　「第６半導体領域」について，本願発明１は「前記第１半導体領域よりも不純物濃度の高い第２導電型の第６半導体領域」であるのに対し，引用発明１では「ｐ+型コンタクト領域５」が「ｐ+型層６」よりも不純物濃度が高いことが特定されていない点。
＜相違点６＞
　本願発明１では，「前記第６半導体領域は，深さ方向に前記第１半導体領域に対向し，かつ前記第１半導体領域と離間している」のに対し，引用発明１では，「ｐ+型コンタクト領域５」が深さ方向に「ｐ+型層６」と対向し，かつ「ｐ+型層６」と離間している配置とすることが特定されていない点。
（２）相違点についての判断
　事案に鑑み，はじめに相違点６について検討する。
　引用例１の第１実施形態についての段落００３６〜００３７及び図２（ｂ），（ｃ）のｐ+型コンタクト領域５の上にマスク２１を成膜し，ｐ+型層６の形成領域においてマスク２１を開口させる旨の記載から，引用発明１における「ｐ+型層６」と「ｐ+型コンタクト領域５」は，開口部に重なりのない２つのマスク２０，２１を用いたイオン注入によりそれぞれ形成された領域であり，「深さ方向に対向」し得ないことが理解できる。
　また，引用例１の段落００４５には，第２実施形態について，最初からｎ+型ソース領域４およびｐ+型層６の形成予定領域を開口させたマスク２１を用いてｐ+型層６をイオン注入形成することにより，図２（ｃ）の場合（ｐ+型層６の形成予定領域のみを開口させたマスク２１を用いて形成する場合）に比べ，ＭＯＳＦＥＴの製造工程の簡略化を図ることが可能となることが記載されている。
　しかしながら，マスクを用いることなく基板全体にイオン注入を行ってｐ+型層６を形成すること，その結果としてｐ+コンタクト領域５下方までｐ+型層６を設けることは，引用例１に記載されていない。また，上述の「製造工程の簡略化」は，マスクの共通化によってフォトリソグラフィ工程を削減することを示唆するものと解されるところ，フォトリソグラフィ工程削減につながらない基板全体へのイオン注入により「ｐ+型層６」の形成を行うことまで示唆されているとはいえない。
　さらに，引用例１の段落０００９に記載されているとおり，引用発明１における「ｐ+型層６」は，「ｎ+型ソース領域４」を形成する際に注入されたｎ型不純物がより深い領域に入り込むのを補償するために設けられた構成であるから，補償の必要のない「ｐ+型コンタクト領域５」の下方にまで「ｐ+型層６」を設ける動機がない。
　また，引用例２には，ｎ型電流分散層３中のトレンチ７の底部を覆いつつ，ｐ型ベース領域４の下面から所定距離離間した位置よりｎ-ドリフト層２に達するようにｐ型ボトム層１０が形成されることが記載されているものの，上記相違点６に係る構成については記載も示唆もされていない。
　したがって，他の相違点について検討するまでもなく，本願発明１は引用発明１及び引用例１〜２に記載された技術的事項に基づいて当業者が容易に発明できたものではない。
２．本願発明９について
（１）本願発明９と引用発明１の対比
　本願発明９は，本願発明１における次の（Ａ）（Ｂ）の構成を有さず，それに代えて次の（Ｃ）の構成を備える発明であると認められる。
（Ａ）「前記第１半導体領域は，前記第２半導体領域および前記第１エピタキシャル成長層と離して，前記炭化珪素基板のおもて面に平行な方向の前記トレンチ間全体に一様に設けられており，前記第１半導体領域と前記第２半導体領域との間，および，前記第１半導体領域と前記第１エピタキシャル成長層との間が，前記第１半導体領域よりも不純物濃度の低い第２導電型領域であり」
（Ｂ）「前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に，前記第１半導体領域よりも不純物濃度の高い第２導電型の第６半導体領域をさらに備え，
　前記第６半導体領域は，深さ方向に前記第１半導体領域に対向し，かつ前記第１半導体領域と離間している」
（Ｃ）「前記第２導電型不純物濃度プロファイルの前記ピークの不純物濃度は，３×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下である」
　上記の認定をふまえ本願発明１と引用発明１の対比（上記第５の１．（１）ア〜キ）を参照すると，本願発明９と引用発明１の一致点及び相違点は以下のとおりであるといえる。
＜相違点１ａ：相違点４と同じ＞
　本願発明９では，「前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての前記第２導電型不純物濃度プロファイルは，
　前記ピークと，前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面と，の間で前記第２電極側に不純物濃度が低下する第１の不純物濃度勾配と，
　前記第２エピタキシャル成長層と前記第１エピタキシャル成長層との界面から，前記第２電極側に不純物濃度が低下する第２の不純物濃度勾配と，を有し，
　前記第２の不純物濃度勾配の絶対値は，前記第１の不純物濃度勾配の絶対値よりも大きく」なっているのに対し，引用発明１では上記「第１の不純物濃度勾配」及び「第２の不純物濃度勾配」の大小関係について特定されていない点。
＜相違点２ａ＞
　本願発明９では，「前記第２導電型不純物濃度プロファイルの前記ピークの不純物濃度は，３×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下である」のに対し，引用発明１では，「ｐ+型層６」の不純物濃度が「１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３程度」であること。
（２）相違点についての判断
　事案に鑑み，はじめに相違点２ａについて検討する。
　引用例１の段落０００９に記載されているとおり，引用発明１における「ｐ+型層６」は，「ｎ+型ソース領域４」を形成する際に注入されたｎ型不純物がより深い領域に入り込むのを補償するために設けられた構成であるから，「ｎ+型ソース領域４」の下方に元々あったｐ型不純物濃度，すなわち「ｐ型ベース領域３」の不純物濃度よりも高不純物濃度であることが，技術的意義からみて必須であるといえる。また，「ｎ+ソース領域４」を補償するという目的からみて，「ｐ+型層６」の不純物濃度は，「ｎ+ソース領域４」の不純物濃度により近い不純物濃度であることが好ましいと理解できる。
　そして，上記の技術的意義を踏まえ，引用発明１では，「ｐ型ベース領域３」の不純物濃度が「１．０×１０１６〜１．０×１０１８／ｃｍ３」かつ「ｎ+型ソース領域４」の不純物濃度が「１．０×１０２０〜１．０×１０２１／ｃｍ３」であるのに対して，「ｐ+型層６」の不純物濃度は「１．０×１０１８／ｃｍ３〜１．０×１０２１／ｃｍ３程度」と特定されているところ，引用例１には，あえて当該特定された範囲よりも低い濃度である「３×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下」のピーク不純物濃度とすることは，記載も示唆もされていない。また，引用例２にも，ピーク不純物濃度を「３×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下」とすることは記載も示唆もされていない。
　そうすると，他の相違点について検討するまでもなく，本願発明９は，引用発明１及び引用例１〜２に記載された技術的事項に基づいて当業者が容易に発明をすることができたものとはいえない。
３．本願発明２〜８，１０〜２０について
　本願発明２〜８は本願発明１と同じ技術的事項を備える発明であり，本願発明１０〜１１は本願発明９と同じ技術的事項を備える発明であるから，それぞれ本願発明１及び本願発明９と同じ理由により，引用発明１及び引用例１〜２に記載された技術的事項に基づいて当業者が容易に発明できたものではない。
　また，本願発明１２〜１７は，本願発明１に対応する構成を備える半導体装置の製造方法の発明であり，本願発明１８〜２０は，本願発明９に対応する構成を備える半導体装置の製造方法の発明であるから，それぞれ本願発明１及び本願発明９と同様の理由により，引用発明１及び引用例１〜２に記載された技術的事項に基づいて当業者が容易に発明できたものではない。
第６　原査定について
　審判請求時の補正により，本願発明１〜８は「前記第２エピタキシャル成長層の内部の，前記第１半導体領域よりも浅い位置に選択的に，前記第１半導体領域よりも不純物濃度の高い第２導電型の第６半導体領域をさらに備え」及び「前記第６半導体領域は，深さ方向に前記第１半導体領域に対向し，かつ前記第１半導体領域と離間している」との発明特定事項を備えるものとなっており，また，本願発明１２〜１７も上記発明特定事項に対応する構成を備えるものとなっており，上記第５の１．（２）で検討したとおり，拒絶査定において引用された引用例１〜２に基づいて当業者が容易に発明できたものとはいえない。
　本願発明９〜１１は，審判請求時の補正により当該補正前の請求項９〜１１に係る発明に「前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての」との事項が付加されたものであるから，当該補正前の請求項９〜１１と実質的に同じ発明であるといえる。そして，上記第５の２．及び３．で検討したとおり，本願発明９〜１１は拒絶査定において引用された引用例１〜２に基づいて当業者が容易に発明できたものではない。また，本願発明１８〜２０も，審判請求時の補正により当該補正前の請求項１８〜２０に係る発明に「前記第２エピタキシャル成長層から前記第１エピタキシャル成長層にかけての」との事項が付加されたものであるから，当該補正前の請求項１８〜２０と実質的に同じ発明であり，上記第５の２．及び３．で検討したとおり，拒絶査定において引用された引用例１〜２に基づいて当業者が容易に発明できたものではない。
　したがって，原査定の理由を維持することはできない。
第７　結言
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。