【事件の表示】
　特願２０１５−１６０９６４「固体撮像素子及びその製造方法」拒絶査定不服審判事件〔平成２９年　２月２３日出願公開，特開２０１７−　４１４８８，請求項の数（２）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本件審判請求に係る出願（以下，「本願」という。）は，２０１５年（平成２７年）　８月１８日の出願であって，その手続の経緯は以下のとおりである。
平成３１年　３月２９日付け：拒絶理由通知
令和　１年　５月２０日　　：意見書，手続補正書の提出
令和　１年１０月２３日付け：拒絶理由（最後の拒絶理由）通知
令和　１年１２月２５日　　：意見書，手続補正書の提出
令和　２年　５月２８日付け：令和　１年１２月２５日の手続補正についての補正却下の決定，拒絶査定（原査定）
令和　２年　８月３１日　　：審判請求書，手続補正書の提出
第２　原査定の概要
　原査定（令和　２年　５月２８日付け拒絶査定）の概要は次のとおりである。
理由１　本願請求項１−２に係る発明は，以下の引用文献１−４に基いて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
理由２　この出願は，特許請求の範囲の記載が，特許法第３６条第６項第２号に規定する要件を満たしていない。
引用文献１　特開２０１３−１３１６１３号公報
引用文献２　特開２００７−１４２１９４号公報
引用文献３　特開２０１１−２３８８７７号公報
引用文献４　国際公開第２０１５／１１１４１９号
第３　審判請求時の補正について
　審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正は，補正前の請求項１−２の「端面保護層」に，「前記端面断面部分に追従し，かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり，平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」と限定を加える補正は，補正前の請求項１−２の発明特定事項である「端面保護層」を限定するものであるから，特許請求の範囲の限縮を目的とするものであり，本願の願書に最初に添付された明細書，特許請求の範囲及び図面，特に図３（ｆ）に記載された事項であるから，新規事項を追加するものではないといえる。
　また，審判請求時の補正は，補正前の請求項２の「該カラーフィルタ上に第２の平坦化層を万年筆形成する工程と」の記載を，補正後の請求項２の「該カラーフィルタ上に第２の平坦化層を形成する工程と」とする補正は，誤記の訂正若しくは不明瞭な記載の釈明を目的とするものである。
　そして，審判請求時の補正によっても，補正前の請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題は同一であることは明らかである。
　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１−２に係る発明は，独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−２に係る発明（以下，それぞれ「本願発明１」−「本願発明２」という。）は，令和　２年　８月３１日付けの手続補正で補正された特許請求の範囲の請求項１−２に記載された事項により特定される発明であり，本願発明１−２は，以下のとおりの発明である。
「　　【請求項１】　光電変換素子を形成した半導体基板上に、少なくとも第１の平坦化層と、カラーフィルタと、第２の平坦化層と、該第２の平坦化層上に２次元的に配置されたマイクロレンズと、反射防止層とを順次に積層した固体撮像素子において、　該第１の平坦化層と、該カラーフィルタと、該第２の平坦化層と、該マイクロレンズを構成するレンズ材層と、該反射防止層とが積層された端面断面部分が、端面保護層で保護されてあり、　前記端面保護層が樹脂であ
り、前記端面断面部分に追従し、かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり、平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆してい
　　【請求項２】　スクライブラインで四辺を囲まれた複数の光電変換素子から成る固体撮像素子のパターンの複数の配列が形成された半導体基板から固体撮像素子を製造する製造方法であって、　該半導体基板上に第１の平坦化層を形成する工程と、 　該第１の平坦化層上にカラーフィルタを形成する工程と、 　該カラーフィルタ上に第２の平坦化層
を形
フォトリソグラフィー法により
し、
前記端面保護層が前記端面断面部に追従し、かつ前記端面保護層の前記端面断面部と反対側の面が前記半導体基板に対して垂直であり、平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆して形成されている
第５　引用文献，引用発明等
１　引用文献１について
（１）原査定の拒絶の理由に引用された上記引用文献１には，図面とともに次の事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。以下同様である。）
「【発明の概要】
【発明が解決しようとする課題】
【００１０】
　
図１（ｆ）に，カラー固体撮像素子１の構造を断面視で示した。破線以下の部分は，ＣＣＤやＣＭＯＳの固体撮像素子部分であって構造の詳細は省略するが，この上にオンチップ形態で，平坦化層４，色分解フィルタ３及びとレンズアレイ２等がフォトリソ法によりパタニング形成されたものである
【００１１】
　
簡単に説明すると，ＣＭＯＳの表面には凹凸があり，直接色分解フィルタ３を形成すると色ムラの原因となるため，ウエハ表面を平滑化するための１μｍ程度の平坦化層４がある
【００１２】
　
平坦化層４の上に，厚みが概ね１．０〜２．０μｍの赤色画素，緑色画素，青色画素からなる色分解フィルタ３が定法のフォトリソ法により形成されている。平坦化層４と色分解フィルタ３の間に反射防止層が形成される場合もある（図では省略してある）。平坦化層４が反射防止層を兼ねる場合もある。
【００１３】
　
また，色分解フィルタ３の赤，青，緑画素間にも段差があるのと着色成分が熱等で周囲に拡散するのを防止するために色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもある（図示せず）
【００１４】
　
色分解フィルタ３もしくは保護層の上には，高さが１．０〜３．５μｍの範囲で所定の高さのドーム状のマイクロレンズ２が画素（受光部）ごとに形成され，マイクロレンズ２の表面には，さらにフッ化物やシリカ等無機絶縁膜からなる反射防止層７が形成されている。
【００１５】
　したがって，元来は物が載っていてはならない電極パッド６の上とかスクライブ（図示せず，断裁用の溝）の底には，パタニング工程によっては除去されなかった塗布層が積層されて残存している。少なくとも，無機材料からなる反射防止層７とマイクロレンズ２を組成する合成樹脂層が積層されており，場合によっては，平坦化層４やフィルタ３の合成樹脂層が残存することもある。
【００１６】
　
そこで，接続用のパッド６とスクライブ部だけを露出して，それ以外をレジストで被覆してから，余分な合成樹脂層を上層から溶媒に溶解させるウエットエッチングかプラズマ照射やイオン照射で分解させるドライエッチングかのいずれかにより順次除去している。
【００１７】
　
その一例を以下に示す。また，パッド６上と図示しないスクライブ部をクリーンにすることを樹脂抜きと称し，樹脂抜きされる物を一括して合成樹脂とも記す。
【００１８】
　マイクロレンズ２が反射防止層７で被覆されていない場合には，マイクロレンズ２はアクリル系もしくはノボラック系の合成樹脂であり，パッド上のこれらはＯ２ガスのドライエッチングで除去されている。
【００１９】
　フッ化物系の反射防止膜を形成した場合の樹脂抜きを含む剥離技術は特許文献１に開示されている。この技術ではマイクロレンズの組成物等合成樹脂の樹脂抜きは，図１（ａ）〜（ｆ）で示すように，定法のＯ２のドライエッチングで行い，パッド上の反射防止膜の除去は，レジスト層を使ったリフトオフ法で行っている。
【００２０】
　具体的には，平坦化層４やマイクロレンズ２等の合成樹脂層はパッド６上に積層されているが，反射防止層７をウエハ全面に形成する前に，パッド上にリフトオフ用の第一のレジストパターン５を形成している（図１（ａ））。そして，反射防止層を形成後（同図（ｂ）），第一のレジストパターン５を溶解・除去するが，その際レジスト上の反射防止層７も同時に流失し，パッド６上には残らない（同図（ｃ））。
【００２１】
　その後，マイクロレンズ２上の反射防止層７を，後続するドライエッチングのダメージから保護し，パッド６上が，その上に堆積した合成樹脂をドライエッチングするための開口部となっているような第二のレジストパターン９を形成し，合成樹脂層２を，Ｏ２ドライエッチングで除去している。最後に，第二のレジスト９の剥離を行うものである。
【００２２】
　上記の樹脂抜き工法には，リフトオフ用とドライエッチング用の２回のレジストパタニング工程が必要であり，工程が長く生産性と良品歩留まりの低下を招来している。
【００２３】
　そこで本発明は，上記問題に鑑み，パッド上とスクライブ底に堆積した合成樹脂層の樹脂抜きと反射防止層の剥離を，１回のレジストパタニングだけで実現すること，及びフッ化物系の反射防止膜に代えてシリカ膜を反射防止膜として採用できる工程にすることを課題とした。」
「【図１】
」
（２）引用文献１に記載されている事項について検討する。
ア　引用文献１の段落００１０−００１４及び図１（ｆ）から，引用文献１のカラー固体撮像素子は，ＣＣＤやＣＭＯＳの固体撮像素子の表面に，平坦化層があり，平坦化層の上に，色分解フィルタが形成されている。
　ここで，色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもあり，この時，保護層の上に，マイクロレンズが画素（受光部）ごとに形成され，マイクロレンズの表面には，反射防止層が形成されている。
イ　引用文献１の段落００１５−００２１及び図１（ｆ）から，引用文献１のカラー固体撮像素子は，接続用のパッド上をクリーンにする樹脂抜きが行われることにより，パッド近傍に，平坦化層，色分解フィルタ，平坦化層を兼ねる保護層，マイクロレンズ，反射防止層とが積層された端面断面部分を有すると認められる。
（３）上記（１）−（２）を参酌すると，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「　ＣＣＤやＣＭＯＳの固体撮像素子の表面に，平坦化層があり，
　平坦化層の上に，色分解フィルタが形成されており，
　色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもあり，
　保護層の上には，マイクロレンズが画素（受光部）ごとに形成され，
　マイクロレンズの表面には，反射防止層が形成されており，
　平坦化層，色分解フィルタ，平坦化層を兼ねる保護層，マイクロレンズ，反射防止層とが積層された端面断面部分を有する
カラー固体撮像素子。」
２　引用文献３について
（１）原査定の拒絶の理由において引用された上記引用文献３には，図面とともに次の事項が記載されている。
「【００４３】
　側壁保護膜３３，３５は，単層で構成されるのが好ましく，例えば，熱フロー型感光性のレジストを利用できる。
　なお，多層積層膜２９，３１の側壁２９ａとボンディングパッド部１９の端縁１９ａとの距離については後述する。
２．製造
（１）製造方法 
　
カラー固体撮像素子１３は，シリコン基板２３上にボンディングパッド部１９とスクライブレーン領域１５を形成する第１の工程と，シリコン基板２３上に多層積層膜３０及びマイクロレンズ３７を形成する第２の工程と，多層積層膜３０におけるボンディングパッド部１９を含む周辺部１９ｂに相当する部分とスクライブレーン領域とに相当する部分に開口部５１，５３を形成する第３の工程と，多層積層膜２９，３１の側壁２９ａ，３１ａ，３１ｂ等を覆う側壁保護膜３３，３５を形成する第４の工程とを経て製造される。
【００４４】
　なお，実際には，上記工程をウエハーに対して行い，スクライブレーン領域１５で分離独立される工程（ダイシング工程）を経て，単独のカラー固体撮像素子１３が得られる。また，以下の説明ではウエハーをシリコン基板２３として表し，開口部５１，５３が形成される前の多層積層膜を，多層積層膜３０として表し，開口部５１，５３の形成後の多層積層膜２９，３１と区別する。
（ａ）第１の工程
　ウエハー（２３）上に絶縁膜２５を形成し，絶縁膜２５上に下部金属薄膜３９及び上部金属薄膜４１を所定のパターンで形成する（つまり，ボンディングパッド部１９を形成するものであり，「ボンディングパッド部形成工程」である。）。」
「【００４９】
　この際，ボンディングパッド部１９の形状，つまり，下部金属薄膜３９及び上部金属薄膜４１の形状や，スクライブレーン領域１５の形状に対応した所定パターンのフォトマスクを用いた公知のフォトリソグラフィグラフィ等を利用することができる。
（ｂ）第２の工程
　
第１の工程を終了したウエハー（２３）上に平坦化膜４３，カラー下地膜４５，カラーフィルタ膜４７，表面保護膜４９を順次積層して多層積層膜３０を形成し，さらに，多層積層膜３０上の所定領域にマイクロレンズ３７を形成する
【００５０】
　この際，マイクロレンズ３７を精度良く形成するために，マイクロレンズ３７の下地層を平坦化する必要がある。
　平坦化する方法としては，例えば，平坦化膜を構成する材料の膜を複数回塗布後，エッチバック法による平坦化する等がある。また，熱フロー型感光性レジストによるマイクロレンズを形成する場合や，更に微細なマイクロレンズが必要となる場合においては，平坦化膜を構成する材料の膜を複数回塗布し，熱フロー型感光性樹脂にてマイクロレンズを形成後，エッチバック法によってマイクロレンズの転写を平坦化膜に施す等がある。
（ｃ）第３の工程
　第３の工程で形成された多層積層膜３０に対して，ボンディングパッド部１９を含む周辺部１９ｂとスクライブレーン領域１５とに相当する部分を除去して開口部５１，５３を形成する。」
「【００５５】
  そして、最後に、ドライエッチ処理のマスクとなった感光性レジストを除去する。これにより多層積層膜３０に開口部５１，５３が形成され、多層積層膜２９，３１が分離して形成される。
（ｄ）第４の工程
　
第３工程が終了すると、多層積層膜２９，３１の側壁２９ａ，３１ａ，３１ｂ等に側壁保護膜３３，３５を形成する。
【００５６】
　
具体的には，カラー固体撮像素子が形成されたウエハー全面に，側壁保護膜３３，３５となる熱フロー型の感光性レジストを塗布し，スクライブレーン領域１５側の多層積層膜３１の側壁３１ａ，３１ｂと，受光部２１側の多層積層膜２９の側壁２９ａとに熱フロー型感光性レジストが少なくとも残るように設計されたフォトマスクを用い，通常のフォトリソグラフィ工程処理（熱フロー工程を含む）を行う。
【００５７】
　これにより，第１の実施の形態に係るカラー固体撮像素子１３が複数形成されたウエハー１０が完成し，スクライブレーン領域１５に沿ってダイシングカット（分離独立）されると，カラー固体撮像素子１３単体が得られる。
【００５８】
　この第４の工程が終了したカラー固体撮像素子１３単体のボンディングパッド部１９の周辺を拡大した断面の概略図が図４である。
（２）製造時の効果
　
上記工程によって製造されたカラー固体撮像素子１３は，受光部２１側の多層積層膜２９の側壁２９ａやスクライブレーン領域１５側の多層積層膜３１の側壁３１ａ，３１ｂを側壁保護膜３３，３５で覆うことにより，多層積層膜２９，３１に図１２に示すような食い込み９３３が生じても，多層積層膜２９，３１の側壁２９ａ，３１ａ，３１ｂが側壁保護膜３３，３５で覆われているため，ウエハーのダイシングカット時における水圧の抵抗が少なくなり，多層積層膜２９，３１からの膜剥がれを防止できる。
３．使用方法
　図７は，カラー固体撮像素子１３がパッケージ支持基板にダイボンドされ，ワイヤーボンディングされた状態を示す断面概略図である。
【００５９】
　なお，同図ではパッケージ支持基板は省略している。 第１の実施の形態に係るカラー固体撮像素子１３は，ボンディングパッド部１９の周辺部１９ｂにボンディングパッド部１９よりも大きな開口部５１を有するため，図７から明らかなように，ワイヤーボンディング時にボンディングワイヤー５５やキャピラリが多層積層膜２９，３１に干渉することが少なくなり，ワイヤーボンディング不良を有効に防止することができ，収率，信頼性の向上を図ることができる。
【００６０】
　さらに，多層積層膜２９，３１におけるボンディングパッド部１９側の側壁２９ａ，３１ａには，側壁保護膜３３，３５が形成されているため，製造ばらつきによってたとえボンディングワイヤー５５やキャピラリと接触しても，多層積層膜２９，３１の損傷を抑えることができる。
４．実施例
　
第１の実施の形態に係るカラー固体撮像素子１３についての一例である実施例について，以下説明する。
【００６１】
　シリコン基板２３は，例えば，Ｎ型不純物が添加されたシリコンからなる，所謂シリコン基板である。このシリコン基板２３は，当該基板の一部にＰ型不純物をイオン注入してＰ型ウェルを形成した上で，当該Ｐ型ウェルの一部にＮ型不純物をイオン注入して形成されたＮ型領域である光電変換部を有する。
【００６２】
　絶縁膜２５は，例えばＣＶＤ法などにより形成された二酸化珪素により構成され，その膜厚は２００[ｎｍ]である。
　下部金属薄膜３９及び上部金属薄膜４１は，例えば金又はアルミ合金により構成され，下部金属薄膜３９の膜厚は５５０[ｎｍ]，上部金属薄膜４１の膜厚は８５０[ｎｍ]である。なお，上部金属薄膜４１が中間層絶縁膜を介して下部金属薄膜３９と接続される場合，前記中間層絶縁膜に窒化シリコンが利用される。
【００６３】
　基板側保護膜２７は，例えば窒化シリコンにより構成され，その膜厚は１０００[ｎｍ]である。
　
多層積層膜２９，３１については，例えば，平坦化膜４３は膜厚が１０００[ｎｍ]のポリイミド系樹脂から構成され，カラー下地膜４５は膜厚が１００[ｎｍ]のアクリル系樹脂から構成され，カラーフィルタ膜４７は膜厚が５００[ｎｍ]の顔料レジスト等により構成され，表面保護膜４９は膜厚が１０００[ｎｍ]のポリイミド系樹脂により構成され，これらが順次積層されている。
【００６４】
　マイクロレンズ３７は，球面を有し（半球状をし），当該球面の曲率等はマイクロレンズ３７に入射した光が各画素の光電変換部で集中するように設計され，例えば，ポリイミド系樹脂により構成されている。
【００６５】
　ボンディングパッド部１９の大きさは０．１［ｍｍ］，多層積層膜（３０）に形成されている開口部５１，つまり，多層積層膜２９の側壁２９ａとボンディングパッド部１９の端縁１９ａとの距離Ａ（図４参照）が１０［μｍ］である。
【００６６】
　ワイヤーボンディングに利用されるボンディングワイヤー５５の直径は，２５［μｍ］で，キャピラリの直径は４０［μｍ］である。
　
側壁保護膜３３（，３５）は，熱フロー型の感光性レジストにより構成され，膜厚が１[μｍ]であり，幅Ｂ（図４参照）が１０［μｍ］である。
「【図４】
」
（２）上記（１）の記載から，上記引用文献３には次の事項（以下，「引用文献３記載事項」という。）が記載されていると認められる。
「　多層積層膜の側壁を側壁保護膜で覆われたカラー固体撮像素子であって，
　平坦化膜，カラー下地膜，カラーフィルタ膜，表面保護膜を順次積層して多層積層膜を形成し，さらに，多層積層膜上の所定領域にマイクロレンズを形成し，
　側壁保護膜は，熱フロー型の感光性レジストにより構成されていること。」
３　引用文献４について
（１）原査定の拒絶の理由において引用された引用文献４には，図面とともに次の事項が記載されている。（当審注；翻訳文は，引用文献４のファミリー文献である，特開２０１５−１５９２７５号公報の記載を用いた。）
「[0057] A cover glass 81 is bonded onto the microlens layer 79 through an adhesive layer 80. The cover glass 81 is not limited to glass, and a transparent plate made of resin or the like may be used. 
The adhesive layer 80 is made of an acrylic-based resin material, a styrene-based resin material, an epoxy-based resin material, or the like.
（【００５６】
　マイクロレンズ層７９上部には，カバーガラス８１が接着層８０を介して接着されている。カバーガラス８１は，ガラスに限らず，樹脂などの透明板が用いられても良い。
接着層８０は，アクリル系樹脂材料，スチレン系樹脂材料，エポキシ系樹脂材料などが用いられる。
「[0064] First embodiment
 In a first embodiment, a groove is formed in a certain layer in a chip to prevent damage at the time of dicing and intrusion of moisture into a chip.
[0065] (1-1)-st embodiment
 
Fig. 4 illustrates a configuration of a chip according to the first embodiment. Fig. 4 illustrates a wafer that includes a plurality of chips (three chips in Fig. 4) and is not diced yet, similarly to Fig. 2.
[0066] Here, a chip positioned at the center is referred to as a chip 100-1, a chip positioned at the left is referred to as a chip 100-2, and a chip positioned at the right is referred to as a chip 100-3. In the following description, when the chips 100-1 to 100-3 need not be distinguished from one another, the chips are referred to as simply a chip 100.
[0067] 
Each chip 100 has the same configuration as the chip 70 described above with reference to Figs. 2 and 3. In other words, the chip 100 is configured such that an interconnection layer 72 is arranged on a support substrate 71, and a silicon substrate 73 is arranged on the interconnection layer 72. In the silicon substrate 73, a plurality of photodiodes 74 (optical elements) serving as photoelectric conversion units of pixels are formed at certain intervals.
[0068] 
The planarization film 75 is formed on the silicon substrate 73, and a light shielding film 76 for preventing light from leaking into a neighboring pixel is formed in a portion of the planarization film 75 corresponding to a position between the photodiodes 74. A color filter layer 77 is formed on the planarization film 75. A planarization film 78 is formed on the color filter layer 77. A microlens layer 79 is formed on the planarization film 78. A cover glass 81 is bonded onto the microlens layer 79 through an adhesive layer 80.
[0069] The adhesive layer 80 is made of transparent resin, and is preferably a member capable of fixing the cover glass 81. The cover glass 81 may be a plate-like transparent member instead of glass.
[0070] 
In the wafer illustrated in Fig. 4, a groove 101 is formed between the chips 100. A groove 101-1 is formed between the chip 100-1 and the chip 100-2, and the groove 101-2 is formed between the chip 100-1 and the chip 100-3.
[0071] There is a scribe section 91-1 between the chip 100-1 and the chip 100-2, and the groove 101-1 is formed in the scribe section 91-1. Similarly, there is a scribe section 91-2 between the chip 100-1 and the chip 100-3, and the groove 101-2 is formed in the scribe section 91-2.
[0072] In the other drawings subsequent to Fig. 4, in order to help with viewing the groove 101-2, the description will proceed in a state in which the scribe section 91-2 is not illustrated.
[0073] 
In the chip 100 illustrated in Fig. 4, the groove 101 is formed such that the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are excavated up to an upper portion of the silicon substrate 73.
[0074] 
As will be described later, at the time of manufacturing, since the groove 101 is formed before the adhesive layer 80 is formed, and the adhesive layer 80 is formed after the groove 101 is formed, the groove 101 is filled with the same material as the adhesive layer 80. Transparent resin may be used as a material for forming the adhesive layer 80. The groove 101 may be filled with the transparent resin.
[0075] 
When the wafer in which the groove 101 is formed between the chips 100 is diced along the scribe section 91, the chip 100-1 illustrated in Fig. 5 is cut out. In the chip 100-1 illustrated in Fig. 5, the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are surrounded by the adhesive layer 80 and thus not exposed on the surface.
[0076] 
In other words, the side surfaces of the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are covered with the same material as the adhesive layer 80.
[0077] As described above, the diced chip 100-1 has a structure in which parts of the stacked layers of the chip 100 are covered with the groove 101-1' and the groove 101-2' (a dash is added to the grooves after dicing in order to be distinguished from the groove 101-1 and the groove 101-2 before dicing illustrated in Fig. 4).
[0078] Since the diced chip 100-1 is configured such that the groove 101-1' and the groove 101-2' remain, and the same material as the adhesive layer 80 remains in the portions of the groove 101-1' and the groove 101-2' as described above, a width of the groove 101-1 or the groove 101-2 between the chips 100 before dicing is preferably larger than a width of a blade used in the dicing process.
[0079] 
As the dicing is performed in a state in which the groove 101 is formed and filled with the same material as the adhesive layer 80 as described above, force applied to an interface between films at the time of dicing can be mitigated, and a possibility that film peeling or a crack will occur can be reduced. Further, since film peeling or a crack does not occur, the moisture-proof performance of the chip can be improved.
[0080] The groove 101 (the groove 101') illustrated in Figs. 4 and 5 are illustrated to reach up to the upper portion of the silicon substrate 73, but may be formed such that the silicon substrate 73 is also excavated. In other words, a groove 111-1 and a groove 111-2 may be formed such that a part of the silicon substrate 73 is excavated as illustrated in Fig. 6.
[0081] As the groove 111 is formed as described above, the interface sides of the silicon substrate 73 and the planarization film 75 are covered with the same material as the adhesive layer 80, and thus force applied to an interface between films at the time of dicing can be mitigated, and a possibility that film peeling or a crack will occur can be reduced. Further, since film peeling or a crack does not occur, the moisture-proof performance of the chip can be improved.
[0082] The first embodiment has been described in connection with the example in which the groove is formed such that up to a part of a neighboring film (layer) is excavated as in the chip 110 illustrated in Fig. 6.」
（【００６３】
　＜第１の実施の形態＞ 
　第１の実施の形態は、チップ内の所定の層に溝を設けることで、ダイシング時の損傷やチップ内への水分の侵入を防ぐ実施の形態である。
【００６４】
　＜第１−１の実施の形態について＞
　
図４に，第１の実施の形態におけるチップの構成を示す。図４は，図２と同じく，複数のチップ（図４では３個のチップ）が存在し，ダイシングされる前のウェハの状態を表す。
【００６５】
　ここでは，中央に位置するチップを，チップ１００−１とし，左側に位置するチップをチップ１００−２とし，右側に位置するチップをチップ１００−３とする。また，以下の説明において，チップ１００−１乃至１００−３を，個々に区別する必要がない場合，単に，チップ１００と記述する。
【００６６】
　
各チップ１００の構成は，図２，図３を参照して説明したチップ７０と同様の構成を有している。すなわち，チップ１００は，支持基板７１の上に，配線層７２が配置され，配線層７２の上にシリコン基板７３が配置されている。また，シリコン基板７３には，各画素の光電変換部としての複数のフォトダイオード７４（光学素子）が，所定の間隔で形成されている。
【００６７】
　
シリコン基板７３の上には，平坦化膜７５が形成され，その平坦化膜７５には，隣接する画素への光の漏れ込みを防止するための遮光膜７６が，隣接するフォトダイオード７４の間に形成されている。平坦化膜７５の上には，カラーフィルタ層７７が形成されている。カラーフィルタ層７７の上には，平坦化膜７８が形成されている。平坦化膜７８の上には，マイクロレンズ層７９が形成されている。マイクロレンズ層７９上部には，カバーガラス８１が接着層８０を介して接着されている。
【００６８】
　なお，接着層８０は，透明樹脂であり，カバーガラス８１を固定することができる部材であればよい。またカバーガラス８１は，ガラスでなくても良く，板状の透明部材であっても良い。
【００６９】
　
図４に示したウェハには，チップ１００間に，溝１０１が設けられている。溝１０１−１は，チップ１００−１とチップ１００−２との間に設けられ，溝１０１−２は，チップ１００−１とチップ１００−３との間に設けられている。
【００７０】
　チップ１００−１とチップ１００−２との間は，スクライブ部９１−１であり，このスクライブ部９１−１に，溝１０１−１が設けられている。同じく，チップ１００−１とチップ１００−３との間は，スクライブ部９１−２であり，このスクライブ部９１−２に，溝１０１−２が設けられている。
【００７１】
　なお，図４以降の他の図面においても，溝１０１−２を見やすくするために，スクライブ部９１−２は不図示として説明を続ける。
【００７２】
　
図４に示したチップ１００においては，溝１０１は，マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５が掘り込まれ，シリコン基板７３の上部に達する位置まで設けられている。
【００７３】
　
後述するように，溝１０１は，製造時に，接着層８０が形成される前に形成され，溝１０１が形成された後に，接着層８０が形成されるため，溝１０１には，接着層８０と同じ材料が，充填された状態とされる。接着層８０として用いられる材料は，透明樹脂とすることができる。このような透明樹脂で，溝１０１を充填することができる。
【００７４】
　
このような溝１０１がチップ１００間に設けられているウェハをスクライブ部９１でダイシングした場合，図５に示すようなチップ１００−１が切り出される。図５に示したチップ１００−１は，マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５は，接着層８０で囲まれた状態とされ，表面に露出した状態とはなっていない。
【００７５】
　
すなわち，マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５の側面は，接着層８０と同一の材料で覆われた状態となっている。
【００７６】
　このように，個片化されたチップ１００−１は，溝１０１−１’と溝１０１−２’（図４に示したダイシング前の溝１０１−１，溝１０１−２と区別を付けるためにダイシング後の溝には，ダッシュを付して記載する）の部分で，チップ１００の積層されている層の一部が覆われた構造とされている。
【００７７】
　このように，個片化されたチップ１００−１に，溝１０１−１’と溝１０１−２’が残り，その部分に，接着層８０と同一の材料が残るように構成するために，個片化される前のチップ１００間の溝１０１−１や溝１０１−２の幅は，ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
【００７８】
　
このように，溝１０１が形成され，接着層８０と同じ材料が充填された状態で，ダイシングされることで，ダイシング時に各膜界面にかかる力を緩和することが可能となり，膜剥がれやクラックが発生する可能性を低減させることが可能となる。また，膜剥がれやクラックが発生しないことで，チップの防湿性能を向上させることが可能となる。
【００７９】
　図４，図５に示した溝１０１（溝１０１’）は，シリコン基板７３の上部まで達している状態を図示したが，シリコン基板７３まで掘り込まれた状態で形成されても良い。すなわち図６に示すように，シリコン基板７３の一部まで掘り込まれた溝１１１−１，溝１１１−２が形成されるようにしても良い。
【００８０】
　このような溝１１１を形成することで，シリコン基板７３と平坦化膜７５の界面の側面も，接着層８０と同一の材料で覆われることになり，ダイシング時に各膜界面にかかる力をより緩和することが可能となり，膜剥がれやクラックが発生する可能性を低減させることが可能となる。また，膜剥がれやクラックが発生しないことで，チップの防湿性能をより向上させることが可能となる。
【００８１】
　以下の第１の実施の形態においては，図６に示したチップ１１０のように，隣接する膜（層）の一部まで溝が掘り込まれた形態を例に挙げて説明する。）
「
」
「
」
（２）上記（１）の記載から，上記引用文献４には次の事項（以下，「引用文献４記載事項」という。）が記載されていると認められる。
「　チップ１００は，支持基板７１の上に，配線層７２が配置され，配線層７２の上にシリコン基板７３が配置されており，
　シリコン基板７３の上には，平坦化膜７５が形成され，
　平坦化膜７５の上には，カラーフィルタ層７７が形成され，
　カラーフィルタ層７７の上には，平坦化膜７８が形成され，
　平坦化膜７８の上には，マイクロレンズ層７９が形成され，
　マイクロレンズ層７９上部には，カバーガラス８１が接着層８０を介して接着され，
　チップ１００間に，マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５が掘り込まれ，シリコン基板７３の上部に達する位置まで設けられている溝１０１が設けられ，
　マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５は，接着層８０で囲まれた状態とされ，
　マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５の側面は，接着層８０と同一の材料で覆われた状態となっている
　接着層８０と同じ材料が充填された状態で，ダイシングされることで，ダイシング時に各膜界面にかかる力を緩和することが可能となり，膜剥がれやクラックが発生する可能性を低減させることが可能となること。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると，次のことがいえる。
ア　引用発明における「ＣＣＤやＣＭＯＳの固体撮像素子」が，本願発明１の「光電変換素子を形成した半導体基板」に相当することは明らかである。
イ　引用発明における「平坦化層」，「色分解フィルタ」，「平坦化層を兼ねる保護層」，「マイクロレンズ」，「反射防止層」が，それぞれ，本願発明１の「第１の平坦化層」，「カラーフィルタ」，「第２の平坦化層」，「マイクロレンズ」，「反射防止層」に相当する。
　そして，引用発明の「平坦化層，色分解フィルタ，平坦化層を兼ねる保護層，マイクロレンズ，反射防止層とが積層された端面断面部分」が，本願発明１の「該第１の平坦化層と，該カラーフィルタと，該第２の平坦化層と，該マイクロレンズを構成するレンズ材層と，該反射防止層とが積層された端面断面部分」に相当する。
ウ　引用発明の「カラー固体撮像素子」は，本願発明１の「固体撮像素子」に対応する。
エ　したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。
（一致点）
「　光電変換素子を形成した半導体基板上に，少なくとも第１の平坦化層と，カラーフィルタと，第２の平坦化層と，該第２の平坦化層上に２次元的に配置されたマイクロレンズと，反射防止層とを順次に積層した固体撮像素子において，
　該第１の平坦化層と，該カラーフィルタと，該第２の平坦化層と，該マイクロレンズを構成するレンズ材層と，該反射防止層とが積層された端面断面部分がある固体撮像素子。」
（相違点）
（相違点１）本願発明１は，「端面断面部分」が「端面保護層で保護」されており，該「端面保護層」が「前記端面保護層が樹脂であり，前記端面断面部分に追従し，かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり，平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」と特定されているのに対し，引用発明は，そのように特定されていない点。
（２）相違点についての判断
ア　相違点１について
　引用文献３記載事項には，「多層積層膜」の側壁を「感光性レジスト」により構成されている「側壁保護膜」で覆う点が記載されている。
　しかしながら，該「側壁保護膜」が，「前記端面断面部分に追従し，かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であ」る点は記載されていない。
　さらに，引用文献３記載事項の「多層積層膜」は，「平坦化膜」，「カラー下地膜」，「カラーフィルタ膜」，「表面保護膜」を順次積層したものであり，引用文献３記載事項において，「マイクロレンズ」は，該「多層積層膜」上の所定領域に形成されているとともに，「反射防止層」については記載がないから，引用文献３記載事項における「多層積層膜」の側壁が，「該第１の平坦化層と，該カラーフィルタと，該第２の平坦化層と，該マイクロレンズを構成するレンズ材層と，該反射防止層とが積層された端面断面部分」であるとはいえない。
　すると，引用発明３記載事項の「側壁保護膜」は，「該第１の平坦化層と，該カラーフィルタと，該第２の平坦化層と，該マイクロレンズを構成するレンズ材層と，該反射防止層とが積層された端面断面部分」を保護するものではなく，「平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」ともいえない。
　また，引用文献４記載事項には，「マイクロレンズ層７９，平坦化膜７８，カラーフィルタ層７７，および平坦化膜７５が掘り込まれ，シリコン基板７３の上部に達する位置まで設けられている溝１０１」に「接着層８０と同じ材料が充填され」る点が記載されている。
　しかしながら，引用文献４記載事項の「マイクロレンズ層７９」は，「接着層８０で囲まれた状態」であり，かつ，引用文献４記載事項には「反射防止層」についての記載もないから，引用文献４記載事項の「接着剤８０」が「平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」ものとはいえない。
　さらに，引用文献４記載事項の「接着剤８０」は，「溝１０１」に「充填」されるものであるから，「膜」であるともいえない。
　そして，相違点１に係る本願発明１の，「端面断面部分」が「端面保護層で保護」されており，該「端面保護層」が「前記端面保護層が樹脂であり，前記端面断面部分に追従し，かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり，平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」という構成は，上記引用発明及び引用文献２−４に記載されておらず，また，本願出願前において周知技術であるともいえない。
　してみると，当業者であっても，引用発明及び引用文献２−４に基づいて，本願発明１の相違点１に係る構成とすることは，容易に発明できたものであるとはいえない。
イ　したがって，本願発明１は，当業者であっても引用発明及び引用文献２−４に基づいて容易に発明できたものであるとはいえない。
２　本願発明２について
　本願発明２は，本願発明１に対応する製造方法に関する発明であり，本願発明１と同様の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用文献２−４に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
１　理由１について
　本願発明１−２は，上記「第６　対比・判断」における相違点１に係る構成を有するものとなっており，拒絶査定において引用された引用文献１及び引用文献２−４に基づいて，容易に発明できたものとはいえない。
　したがって，原査定の理由１を維持することはできない。
２　理由２について
　補正前の請求項２の「該カラーフィルタ上に第２の平坦化層を万年筆形成する工程と」との記載が不明確であるとした拒絶理由は，補正後の請求項２において「該カラーフィルタ上に第２の平坦化層を形成する工程と」と補正されたことにより解消した。
　したがって，原査定の理由２を維持することはできない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。