【事件の表示】
　特願２０１７−１４２３２６号「遊技機」拒絶査定不服審判事件〔平成３１年　２月１４日出願公開、特開２０１９−　２２５４８号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成２９年７月２３日の出願であって、平成３１年２月１９日付けで拒絶の理由が通知され、これに対して、令和１年６月２７日に意見書及び手続補正書（以下、この手続補正書による補正を「本件補正」という。）が提出され、同年１１月１３日付けで最後の拒絶の理由が通知され、これに対して、令和２年１月２０日に意見書が提出されたところ、同年６月１１日付け（送達日：同年６月１６日）で拒絶査定（以下「原査定」という。）がなされ、これに対して、同年９月１６日に拒絶査定不服審判の請求がなされたものである。
２　本願発明
　本願の請求項１に係る発明（以下、「本願発明１」という。）は、本件補正後の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。なお、Ａ等の記号は、分説するため合議体が付した。
「Ａ　遊技を制御する主制御手段を備えた
Ｂ　遊技機において、
Ｃ　前記主制御手段は、
Ｃ−１　演算を行う演算手段と、
Ｃ−２　複数のレジスタ（スタックポインタを除く）と、
Ｃ−３　スタックポインタと、
Ｃ−４　前記演算手段により遊技の主な制御を行う第１の処理が実行される場合に使用される第１情報を読み書き可能に記憶する第１記憶手段と、
Ｃ−５　その第１記憶手段とは記憶領域が異なり、前記演算手段により前記第１の処理とは異なる第２の処理が実行される場合に使用される第２情報を読み書き可能に記憶する第２記憶手段と、
Ｃ−６　前記演算手段が前記第１記憶手段に記憶された前記第１情報を使用して前記第１の処理を実行している段階から、前記演算手段が前記第２記憶手段に記憶される前記第２情報を使用して前記第２の処理を実行する段階へ移行する場合に、前記レジスタの内容を、ロード命令又はストア命令にて第２記憶手段の所定の領域へ退避させる退避手段と、
Ｃ−７　前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合に、前記第２記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備える
Ｂ　ことを特徴とする遊技機。」
３　原査定の理由
　原査定は、本件補正後の請求項１及び２に係る発明は、本願の出願前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
引用文献等一覧
引用文献１．特開２０１７−４７０８１号公報
４　引用文献の記載及び引用発明
　原査定に引用され、本願の出願前に電気通信回線を通じて公衆に利用可能となった特開２０１７−４７０８１号公報（以下、「引用文献１」という。）には、遊技機の発明に関し、図面と共に次の事項が記載されている（下線は引用発明等の認定に関連する箇所を明示するために合議体が付した。以下同様）。
（１）「【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、遊技を制御するメイン制御手段を備える
スロットマシン等の遊技機
・・・略・・・
【０００３】
　また、スタックポインタに格納されるスタック領域参照用アドレスによりアクセス可能なスタック領域がＲＡＭの所定の記憶領域に予め設定されている。そして、スタックポインタに格納されているスタック領域参照用アドレスを参照することで、ＣＰＵは、
転送命令に含まれるプッシュ命令
・・・略・・・
【０００６】
　ところで、所定のレジスタの値の更新結果に応じた処理をＣＰＵに実施させる上記した従来のプログラムよりもコード量を減らし、さらに、ＣＰＵの処理の負担を減らすために、ＣＰＵが実行する命令の種類に応じてそれぞれ動作が異なる第１のゼロフラグ（第１のビット）と、第２のゼロフラグ（第２のビット）とがフラグレジスタに設定された制御手段を備える遊技機が提供されている（例えば特許文献１参照）。具体的には、第１のゼロフラグは、演算命令の演算結果に応じて状態が変化するが、
転送命令に含まれるロード命令
・・・略・・・
【００１０】
　このとき、一のプログラムによる処理の実施中に、一旦、当該一のプログラムによる処理を中断し、他のプログラムによる処理を実施した後に、再び、一のプログラムの続きから処理を再開する場合には、他のプログラムによる処理において、最初に、一のプログラムによる処理を実施中にスタックポインタに格納されていたスタック領域参照用アドレスおよび各レジスタの値を
ロード命令やプッシュ命令等の転送命令
・・・略・・・
【００４０】
　また、図３に示すように、
スロットマシン１
遊技に関する制御を行うメイン制御手段８０が実装された
・・・略・・・
【００４６】
　（メイン制御手段）
　次に、メイン制御手段８０の構成について図３ないし図８を参照して詳細に説明する。
【００４７】
　図３に示すように、
メイン制御手段８０は、メインＣＰＵ６１と、レジスタセット６４と、ＲＡＭ６５と、ＲＯＭ６５と
により構成され
【００４８】
　メインＣＰＵ６１（ＣＰＵ）は、図３および図８に示すようにＲＯＭ６７に構成されたプログラム記憶手段６７ａに格納された第１プログラム２００および第２プログラム３００を含む複数種類のプログラムを組み合わせて実行することにより各種の処理を実施する。なお、各プログラムは、演算命令、転送命令、ローテイト命令、シフト命令、ジャンプ命令、コール命令、リターン命令など、予め予約されている複数の命令（例えば特許文献１参照）が組み合わされて構成されており、メインＣＰＵ６１は、プログラムに定義されている順番で複数の命令を順次実行する。
【００４９】
　図４（ａ）に示すように、
レジスタセット６４は、Ａレジスタ
、Ｆレジスタ
、汎用レジスタ（
、Ｑレジスタ、スタックポインタ（ＳＰ）を含んで
・・・略・・・
【００５４】
　この場合、メインＣＰＵ６１は、第１データ記憶領域６５ｂ１のメモリ空間を指定する１６ビットのアドレスのうち上位アドレスをＱレジスタに設定されている値（Ｆ０Ｈ）により特定し、下位アドレスをＬＤＱ命令で指定された値（００Ｈ）により特定して、データの転送対象の領域のアドレスがＦ０００Ｈであると特定する。そして、メインＣＰＵ６１は、アドレスＦ０００Ｈにより指定される第１データ記憶領域６５ｂ１の領域に格納されているデータを読み出して、Ａレジスタに格納する。
ロード命令（ＬＤ）を用いた場合には、１６ビットのアドレスを指定する必要がある
・・・略・・・
【００５９】
　図３に示すように、
ＲＡＭ６５
に、スタック手段６５ａおよびデータ記憶手段６５ｂが構成されて
【００６０】
　図７に示すように、
スタック手段６５ａは、ＳＰに格納される第１スタック領域参照用アドレスＳＰ１によりアクセス可能な第１スタック領域６５ａ１と、第１スタック領域６５ａ１と異なる領域であって、ＳＰに格納される第２スタック領域参照用アドレスＳＰ２によりアクセス可能な第２スタック領域６５ａ２とを有し
第１スタック領域６５ａ１は、第１プログラム２００（遊技の進行を制御するための遊技プログラム２０１、記憶プログラム２０２、変更プログラム２０３
）に対応し、第２スタック領域と６５ａ２は、第２プログラム３００（不正を検出するための不正判定用プログラム３０１、退避プログラム３０２、復帰プログラム３０３）に対応して
【００６１】
　図７に示すように、
データ記憶手段６５ｂは、データを更新可能な第１プログラム２００に対応した第１データ記憶領域６５ｂ１と、第１データ記憶領域６５ｂ１と異なる領域であって、データを更新可能な第２プログラム３００に対応した第２データ記憶領域６５ｂ２とを有して
【００６２】
　
以上のように、第１プログラム２００（遊技プログラム２０１、記憶プログラム２０２、変更プログラム２０３）による処理によりデータを更新および参照可能な、第１スタック領域６５ａ１および第１データ記憶領域６５ｂ１と、第２プログラム３００（不正判定用プログラム３０１、退避プログラム３０２、復帰プログラム３０３）による処理によりデータを更新および参照可能な、第２スタック領域６５ａ２および第２データ記憶領域６５ｂ２とが、それぞれ、ＲＡＭ６５の異なる領域に構成されて
【００６３】
　図３に示すように、ＲＯＭ６７（内蔵ＲＯＭ領域）に、プログラム記憶手段６７ａおよびプログラム用データ記憶手段６７ｂが構成されている。
【００６４】
　図８に示すように、プログラム記憶手段６７ａは、第１プログラム２００を記憶する遊技プログラム制御領域６７ａ１（第１プログラム記憶領域）と、遊技プログラム制御領域６７ａ１と異なる領域であって、第２プログラム３００を記憶する不正判定用プログラム制御領域６７ａ２（第２プログラム記憶領域）とを有している。
【００６５】
　第１プログラム２００は、遊技プログラム２０１（第１機能プログラム）、記憶プログラム２０２、変更プログラム２０３を含んでいる。そして、
メインＣＰＵ６１は、遊技プログラム２０１を実行することにより遊技の進行を制御する遊技制御処理
を実施し
【００６６】
　第２プログラム３００は、不正判定プログラム３０１（第２機能プログラム）、退避プログラム３０２、復帰プログラム３０３を含んでいる。そして、
メインＣＰＵ６１は、不正判定プログラム２０１を実行することにより不正を検出する不正判定処理
を実施し
・・・略・・・
【０１４７】
　（動作）
　続いて、図１２ないし図１６を参照してスロットマシン１の動作について説明する。
【０１４８】
　図１２に示すタイマ割込処理は、メイン制御手段８０のメインＣＰＵ６１における割込み処理の毎に実行される処理である。なお、図１２では、説明を容易なものとするため、タイマ割込処理において実行される処理のうち、メダル投入口２５に投入されたメダルを検出するための処理のみが図示されており、その他の処理は図示省略されている。
【０１４９】
　なお、図１２の紙面の左側に記載された各処理は、遊技プログラム制御領域６７ａ１に格納された第１プログラム２００がメインＣＰＵ６１により実行されることにより実施される処理であり、同図の紙面の右側に記載された各処理は、不正判定用プログラム制御領域６７ａ２に格納された第２プログラム３００がメインＣＰＵ６１により実行されることにより実施される処理である。また、同図に示すように、メインＣＰＵ６１による第２プログラム３００の実行の開始は、メインＣＰＵ６１が遊技プログラム２０１を実行することによる遊技制御処理の実施を中断して行われる。
【０１５０】
　まず、
メインＣＰＵ６１が遊技プログラム２０１を実行することで実施する遊技制御処理において、遊技制御手段１００は、
一旦、遊技制御処理を中断
【０１５１】
　続いて、メインＣＰＵ６１による第２プログラム３００の実行が開始される前に、
メインＣＰＵ６１が記憶プログラム２０２を実行することで実施する記憶処理において、
プッシュ命令
により、複数のレジスタのうちＡレジスタおよびＦレジスタの値
をＳＰに格納されている第１スタック領域参照用アドレスＳＰ１によりアクセス可能な第１スタック領域６５ａ１に記憶する（ステップＳ２）。このとき、ＡレジスタおよびＦレジスタを転送対象として指定する特殊コードＡＦを利用した１回のプッシュ命令（ＰＵＳＨ　ＡＦ）により、ＡレジスタおよびＦレジスタの値を第１スタック領域６５ａ１に記憶する。
【０１５２】
　次に、不正判定プログラム３０１による不正判定処理（ステップＳ１０３）が実施される前に、メインＣＰＵ６１が退避プログラム３０２を実行することで退避処理を実施する。退避処理において、まず、図１３（ｂ）に示すように、
ロード命令
により、ＳＰに格納されている第１スタック領域参照用アドレスＳＰ１を、第２データ記憶領域６５ｂ２のアドレスＷ２で指定される領域に記憶
（ステップＳ１００：退避処理１）
【０１５３】
　次に、図１４（ａ）に示すように、
ロード命令
により、ＳＰに第２スタック領域参照用アドレスＳＰ２を格納
（ステップＳ１０１：退避処理２）
プッシュ命令
により、Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値
をＳＰに格納されている第２スタック領域参照用アドレスＳＰ２によりアクセス可能な第２スタック領域６５ａ２に記憶
（ステップＳ１０２：退避処理３）
１回のプッシュ命令（ＰＵＳＨ　ＡＬＬ）
【０１５４】
　
続いて、メインＣＰＵ６１が不定判定用プログラム３０１を実行することで実施する不正判定処理
【０１５５】
　
次に、不正判定プログラム３０１による不正判定処理（ステップＳ１０３）が実施された後に、メインＣＰＵ６１が復帰プログラム３０３を実行することで復帰処理を実施
復帰処理において、
ポップ命令
により、Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値
を、退避処理３（ステップＳ１０２）により第２スタック領域６５ａ２に記憶した中断前の遊技制御処理における値
に設定
（ステップＳ１０４：復帰処理１）
【０１５６】
　そして、図１６（ａ）に示すように、
ロード命令
により、退避処理１（ステップＳ１００）により第２データ記憶領域６５ｂ２のアドレスＷ２で指定される領域に記憶した第１スタック領域参照用アドレスＳＰ１をＳＰに格納し（ステップＳ１０５：復帰処理２）
【０１５７】
　
続いて、
遊技制御処理を再開
【０１５８】
　続いて、遊技制御処理を再開すると（ステップＳ４）、遊技制御手段１００は、ＲＡＭ６５の第２データ記憶領域６５ｂ２の不正判定フラグ３１０に格納されているメダル投入異常フラグの状態を確認する。そして、遊技制御手段１００は、メダル投入異常フラグがＯＦＦに設定されていれば、ＲＡＭ６５の第１データ記憶領域６５ｂ１のポートフラグ２２１に格納されている投入センサフラグの状態を確認し、投入センサフラグがＯＮに設定されていれば、正常に投入されたメダルがメダルセレクタ４８を通過したと判定し（セレクタ判定処理）、スロットマシン１にメダルが投入されたことをカウントして処理を終了する。
・・・略・・・
【０１６９】
　例えば、
図１２のステップＳ２の記憶処理において、特定レジスタ（Ａレジスタ、Ｆレジスタ）の値を、ロード命令により第１データ記憶領域６５ｂ１に記憶するようにしてもよい
【０１７０】
　
また、レジスタセット６４が、Ａレジスタ、Ｆレジスタおよび汎用レジスタについて、所謂、裏レジスタをさらに含んでいてもよく
この場合には、
ステップ１０２の退避処理３の後に、レジスタを裏レジスタに交換し、裏レジスタの値も
第２データ記憶領域６５ｂ２に転送命令により記憶して退避する
・・・略・・・
【０１７３】
　また、上記した各実施形態では、本発明の遊技機としてスロットマシン１を例に挙げて説明したが、スロットマシンとパチンコ機とを組み合わせたパロットと称される遊技機に本発明を適用してもよく、このような遊技機に本発明を適用する場合、遊技用価値としての遊技球（パチンコ玉）を採用すればよい。さらに、パチンコ機に本発明を適用してもよい。」
（２）「【図１２】
」
（３）「【図１４】（ｂ）
」
（４）「【図１５】（ｂ）
」
（５）上記（１）の【０１５１】には、「・・・メインＣＰＵ６１が記憶プログラム２０２を実行することで実施する記憶処理において、・・・プッシュ命令（ＰＵＳＨ）により、複数のレジスタのうちＡレジスタおよびＦレジスタの値・・・をＳＰに格納されている第１スタック領域参照用アドレスＳＰ１によりアクセス可能な第１スタック領域６５ａ１に記憶する（ステップＳ２）。このとき、ＡレジスタおよびＦレジスタを転送対象として指定する特殊コードＡＦを利用した１回のプッシュ命令（ＰＵＳＨ　ＡＦ）により、ＡレジスタおよびＦレジスタの値を第１スタック領域６５ａ１に記憶する。」と記載されている一方で、上記（１）の【０１６９】には、「図１２のステップＳ２の記憶処理において、特定レジスタ（Ａレジスタ、Ｆレジスタ）の値を、ロード命令により第１データ記憶領域６５ｂ１に記憶するようにしてもよい」と記載されていることから、引用文献１には、複数のレジスタのうちＡレジスタおよびＦレジスタの値を転送するにあたり、１回のプッシュ命令により第１スタック領域６５ａ１に記憶することに替えて、ロード命令により第１データ記憶領域６５ｂ１に記憶するようにしてもよいこと（以下、「技術事項」という）が記載されている。
（６）上記（１）ないし（４）の記載内容及び図示内容からみて、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。なお、ａ等の記号については本願発明１のＡ等の記号に対応させて付与し、引用箇所の段落番号等を併記した。
［引用発明］
「ａ、ｃ、ｃ−１ないしｃ−５　遊技に関する制御を行うメイン制御手段８０が実装され（【００４０】）、メイン制御手段８０は、メインＣＰＵ６１と、レジスタセット６４と、ＲＡＭ６５と、ＲＯＭ６５とにより構成され（【００４７】）、
　メインＣＰＵ６１は、遊技プログラム２０１を実行することにより遊技の進行を制御する遊技制御処理を実施し（【００６５】）、不正判定プログラム２０１を実行することにより不正を検出する不正判定処理を実施し（【００６６】）、
　レジスタセット６４は、Ａレジスタ、Ｆレジスタ、汎用レジスタ、Ｑレジスタ、スタックポインタ（ＳＰ）を含んでおり（【００４９】）、また、Ａレジスタ、Ｆレジスタおよび汎用レジスタについて、所謂、裏レジスタをさらに含んでいてもよく（【０１７０】）、
　ＲＡＭ６５に、スタック手段６５ａおよびデータ記憶手段６５ｂが構成されており（【００５９】）、スタック手段６５ａは、ＳＰに格納される第１スタック領域参照用アドレスＳＰ１によりアクセス可能な第１スタック領域６５ａ１と、第１スタック領域６５ａ１と異なる領域であって、ＳＰに格納される第２スタック領域参照用アドレスＳＰ２によりアクセス可能な第２スタック領域６５ａ２とを有し、第１スタック領域６５ａ１は、第１プログラム２００（遊技の進行を制御するための遊技プログラム２０１、記憶プログラム２０２、変更プログラム２０３）に対応し、第２スタック領域６５ａ２は、第２プログラム３００（不正を検出するための不正判定用プログラム３０１、退避プログラム３０２、復帰プログラム３０３）に対応しており（【００６０】）、データ記憶手段６５ｂは、データを更新可能な第１プログラム２００に対応した第１データ記憶領域６５ｂ１と、第１データ記憶領域６５ｂ１と異なる領域であって、データを更新可能な第２プログラム３００に対応した第２データ記憶領域６５ｂ２とを有しており（【００６１】）、以上のように、第１プログラム２００（遊技プログラム２０１、記憶プログラム２０２、変更プログラム２０３）による処理によりデータを更新および参照可能な、第１スタック領域６５ａ１および第１データ記憶領域６５ｂ１と、第２プログラム３００（不正判定用プログラム３０１、退避プログラム３０２、復帰プログラム３０３）による処理によりデータを更新および参照可能な、第２スタック領域６５ａ２および第２データ記憶領域６５ｂ２とが、それぞれ、ＲＡＭ６５の異なる領域に構成されており（【００６２】）、
ｃ−６ないしｃ−７　メインＣＰＵ６１が遊技プログラム２０１を実行することで実施する遊技制御処理において、遊技制御手段１００は、一旦、遊技制御処理を中断し（【０１５０】、【図１２】）、ロード命令により、ＳＰに格納されている第１スタック領域参照用アドレスＳＰ１を、第２データ記憶領域６５ｂ２のアドレスＷ２で指定される領域に記憶し（ステップＳ１００：退避処理１）（【０１５２】、【図１２】）、ロード命令により、ＳＰに第２スタック領域参照用アドレスＳＰ２を格納し（ステップＳ１０１：退避処理２）、１回のプッシュ命令（ＰＵＳＨ　ＡＬＬ）により、Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値をＳＰに格納されている第２スタック領域参照用アドレスＳＰ２によりアクセス可能な第２スタック領域６５ａ２に記憶し（ステップＳ１０２：退避処理３）（【０１５３】、【図１２】、【図１４】（ｂ））、続いて、メインＣＰＵ６１が不定判定用プログラム３０１を実行することで不正判定処理を実施し（【０１５４】、【図１２】）、次に、不正判定プログラム３０１による不正判定処理（ステップＳ１０３）が実施された後に、メインＣＰＵ６１が復帰プログラム３０３を実行することで復帰処理を実施し、復帰処理において、ポップ命令により、Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値を、退避処理３（ステップＳ１０２）により第２スタック領域６５ａ２に記憶した中断前の遊技制御処理における値に設定し（ステップＳ１０４：復帰処理１）（【０１５５】、【図１２】、【図１５】（ｂ））、ロード命令により、退避処理１（ステップＳ１００）により第２データ記憶領域６５ｂ２のアドレスＷ２で指定される領域に記憶した第１スタック領域参照用アドレスＳＰ１をＳＰに格納し（ステップＳ１０５：復帰処理２）（【０１５６】、【図１２】）、続いて、遊技制御処理を再開し（【０１５７】、【図１２】）、
　転送命令には、プッシュ命令やロード命令が含まれ（【０００３】、【０００６】、【００１０】）、
　裏レジスタをさらに含む場合には、ステップ１０２の退避処理３の後に、レジスタを裏レジスタに交換し、裏レジスタの値も第２データ記憶領域６５ｂ２に転送命令により記憶して退避する（【０１７０】）、
ｂ　スロットマシン１（【００４０】）。」
５　対比・判断
（１）本願発明１と引用発明を対比する。なお、以下の（ａ）等の見出しは、本願発明１のＡ等の記号に対応させている。
（ａ）引用発明の「メイン制御手段８０」は、遊技に関する制御を行うものであるから、本願発明１の「主制御手段」に相当する。
　したがって、引用発明の特定事項ａ、ｃ、ｃ−１ないしｃ−５は、本願発明１の特定事項Ａを具備する。
（ｃ）（ｃ−１）ないし（ｃ−３）引用発明において、メイン制御手段８０（主制御手段）は、メインＣＰＵ６１と、レジスタセット６４とを有し、さらに、レジスタセット６４は、スタックポインタと、Ａレジスタ、Ｆレジスタ、汎用レジスタ及びＱレジスタと、Ａレジスタ、Ｆレジスタ、汎用レジスタについて裏レジスタとを含んでいるところ、その「メインＣＰＵ６１」、「Ａレジスタ、Ｆレジスタ、汎用レジスタ及びＱレジスタと、Ａレジスタ、Ｆレジスタ、汎用レジスタについての裏レジスタ」、「スタックポインタ」は、それぞれ、本願発明１の「演算手段」、「複数のレジスタ（スタックポインタを除く）」、「スタックポインタ」に相当する。
　したがって、引用発明の特定事項ａ、ｃ、ｃ−１ないしｃ−５は、本願発明１の特定事項Ｃ、Ｃ−１ないしＣ−３を具備する。
（ｃ−４）引用発明の「遊技制御処理」は、メインＣＰＵ６１（演算手段）により遊技の進行を制御するための遊技プログラム２０１が実行されることで実施されるものであるから、本願発明１の「遊技の主な制御を行う第１の処理」に相当する。そして、引用発明において、第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１は、データを更新および参照可能な第１プログラム２００に対応したものであって、その第１プログラム２００には遊技プログラム２０１が含まれるところ、遊技プログラム２０１を実行して遊技制御処理を実施している時に、遊技制御処理に使用されるデータを更新および参照可能なものであることは明らかである。ここで、「遊技制御処理に使用されるデータ」、「更新および参照可能」は、それぞれ、本願発明１の「第１情報」、「読み書き可能」に相当する。そうすると、引用発明の「第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１」は、メインＣＰＵ６１（演算手段）により遊技制御処理（第１の処理）が実行される場合に、遊技制御処理に使用されるデータ（第１情報）を更新および参照可能（読み書き可能）に記憶するものであるから、本願発明１の「第１記憶手段」に相当する。
　したがって、引用発明の特定事項ａ、ｃ、ｃ−１ないしｃ−５は、本願発明１の特定事項Ｃ−４を具備する。
（ｃ−５）引用発明の「不正判定処理」は、メインＣＰＵ６１（演算手段）により不正判定用プログラム３０１が実行されることで実施されるものであるから、本願発明１の「第１の処理とは異なる第２の処理」に相当する。そして、引用発明において、第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２は、第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１と異なる領域であるとともに、データを更新および参照可能な第２プログラム３００に対応したものであって、その第２プログラム３００には不正判定用プログラム３０１が含まれるところ、不正判定用プログラム３０１を実行して不正判定処理を実施している時に、不正判定処理に使用されるデータを更新および参照可能なものであることは明らかである。ここで、「不正判定処理に使用されるデータ」は、本願発明１の「第２情報」に相当する。そうすると、引用発明の「第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２」は、メインＣＰＵ６１（演算手段）により不正判定処理（第２の処理）が実行される場合に、不正判定処理に使用されるデータ（第２情報）を更新および参照可能（読み書き可能）に記憶するものであるから、本願発明１の「第２記憶手段」に相当する。
　したがって、引用発明の特定事項ａ、ｃ、ｃ−１ないしｃ−５は、本願発明１の特定事項Ｃ−５を具備する。
（ｃ−６）引用発明は、ステップ１０２の退避処理３の後に、裏レジスタ（レジスタ）の値を第２データ記憶領域６５ｂ２（第２記憶手段）に転送命令により記憶して退避するものであるところ、その「裏レジスタの値」は、本願発明１の「レジスタの内容」に相当する。また、その「ステップ１０２の退避処理３の後」のタイミングは、遊技制御処理（第１の処理）と不正判定処理（第２の処理）との間であるから、裏レジスタの値（レジスタの内容）の退避は、遊技制御処理（第１の処理）を実行している段階から不正判定処理（第２の処理）を実行している段階へ移行する場合に行うものであるといえる。
　一方で、引用発明は、遊技制御処理（第１の処理）を一旦中断した後であって、かつ、不正判定処理（第２の処理）を実施する前に、１回のプッシュ命令（ＰＵＳＨ　ＡＬＬ）により、Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値を第２スタック領域６５ａ２に記憶する退避処理３を実行するものである。ここで、その「Ａレジスタ、Ｆレジスタおよび汎用レジスタそれぞれの値」も、本願発明１の「レジスタの内容」に相当するといえる（以下、この「Ａレジスタ、Ｆレジスタおよび汎用レジスタ」を裏レジスタと対比させて「表レジスタ」という）。また、退避処理３は、遊技制御処理（第１の処理）を実行している段階から不正判定処理（第２の処理）を実行している段階へ移行する場合に行うものである。
　そして、引用発明において、上記（ｃ−４）で説示したように、遊技制御処理（第１の処理）は、メインＣＰＵ６１（演算手段）が第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１（第１記憶手段）に記憶されたデータ（第１情報）を使用するものであって、かつ、上記（ｃ−５）で説示したように、不正判定処理（第２の処理）は、メインＣＰＵ６１（演算手段）が第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２（第２記憶手段）に記憶されたデータ（第２情報）を使用するものである。
　そうすると、引用発明は、メインＣＰＵ６１（演算手段）が第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１（第１記憶手段）に記憶されたデータ（第１情報）を使用して遊技制御処理（第１の処理）を実行している段階から、メインＣＰＵ６１（演算手段）が第２データ記憶領域６５ｂ２（第２記憶手段）に記憶されるデータ（第２情報）を使用して不正判定処理（第２の処理）を実行する段階へ移行する場合に、裏レジスタの値（レジスタの内容）を第２データ記憶領域６５ｂ２（第２記憶手段）に転送命令により退避させる手段を備えるとともに、表レジスタのそれぞれの値（レジスタの内容）を第２スタック領域６５ａ２（第２記憶手段）にプッシュ命令（ＰＵＳＨ　ＡＬＬ）により退避させる手段を備えるものといえる。
　したがって、引用発明の特定事項ｃ−６ないしｃ−７と本願発明の特定事項Ｃ−６とは、「『前記演算手段が前記第１記憶手段に記憶された前記第１情報を使用して前記第１の処理を実行している段階から、前記演算手段が前記第２記憶手段に記憶される前記第２情報を使用して前記第２の処理を実行する段階へ移行する場合に、前記レジスタの内容を、』『第２記憶手段の所定の領域へ退避させる退避手段』」を備える点で共通する。
（ｃ−７）引用発明は、不正判定処理（第２の処理）を実施した後に、遊技制御処理（第１の処理）を再開するものであるから、メインＣＰＵ６１（演算手段）が第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２（第２記憶手段）に記憶されるデータ（第２情報）を使用して不正判定処理（第２の処理）を実行している段階から、メインＣＰＵ６１（演算手段）が第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１（第１記憶手段）に記憶されたデータ（第１情報）を使用して遊技制御処理（第１の処理）を実行する段階に戻る場合があるものといえる。
　そして、引用発明は、不正判定処理（第２の処理）の実施後、かつ、遊技制御処理（第１の処理）の再開前に、退避処理３により第２スタック領域６５ａ２（第２記憶手段）に退避された表レジスタのそれぞれの値（レジスタの内容）を復帰する復帰処理１を実行するものであるから、不正判定処理（第２の処理）を実行している段階から遊技制御処理（第１の処理）を実行する段階に戻る場合に、第２スタック領域６５ａ２（第２記憶手段）に退避された表レジスタのそれぞれの値（レジスタの内容）を、対応するレジスタに復帰させる手段を備えるものといえる。
　したがって、引用発明の特定事項ｃ−６ないしｃ−７と本願発明の特定事項Ｃ−７とは、表レジスタについては、「前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合に、前記第２記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備える」点で一致し、裏レジスタについては、「『前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合』」がある点で共通する。
（ｂ）引用発明の「スロットマシン１」は、本願発明１の「遊技機」に相当する。
　したがって、引用発明の特定事項ｂは、本願発明１の特定事項Ｂに相当する。
（２）上記（１）からみて、本願発明１と引用発明とは、
「Ａ　遊技を制御する主制御手段を備えた
Ｂ　遊技機において、
Ｃ　前記主制御手段は、
Ｃ−１　演算を行う演算手段と、
Ｃ−２　複数のレジスタ（スタックポインタを除く）と、
Ｃ−３　スタックポインタと、
Ｃ−４　前記演算手段により遊技の主な制御を行う第１の処理が実行される場合に使用される第１情報を読み書き可能に記憶する第１記憶手段と、
Ｃ−５　その第１記憶手段とは記憶領域が異なり、前記演算手段により前記第１の処理とは異なる第２の処理が実行される場合に使用される第２情報を読み書き可能に記憶する第２記憶手段と、
Ｃ−６’前記演算手段が前記第１記憶手段に記憶された前記第１情報を使用して前記第１の処理を実行している段階から、前記演算手段が前記第２記憶手段に記憶される前記第２情報を使用して前記第２の処理を実行する段階へ移行する場合に、前記レジスタの内容を、第２記憶手段の所定の領域へ退避させる退避手段と、
Ｃ−７’（表レジスタについて）前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合に、前記第２記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備え、（裏レジスタについて）前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合がある
Ｂ　遊技機。」である点で一致し、以下の点で相違する。
［相違点１］（特定事項Ｃ−６）
　「レジスタの内容を」「退避させる退避手段」に関し、
　本願発明１は、「ロード命令又はストア命令にて第２記憶手段の所定の領域へ退避させる」のに対し、
　引用発明は、裏レジスタについては、転送命令にて第２データ記憶領域６５ｂ２（第２記憶手段）へ退避させるものの、その転送命令が「ロード命令又はストア命令」であることについて特定がない一方で、表レジスタについては、それぞれの値を第２スタック領域６５ａ２（第２記憶手段）へ退避させるものの、１回のプッシュ命令（ＰＵＳＨ　ＡＬＬ）を用いており、「ロード命令又はストア命令」を用いていない点。
［相違点２］（特定事項Ｃ−７）
　本願発明１は、「前記演算手段が前記第２記憶手段に記憶された前記第２情報を使用して前記第２の処理を実行している段階から、前記演算手段が前記第１記憶手段に記憶される前記第１情報を使用して前記第１の処理を実行する段階に戻る場合に、前記第２記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段」を備えるのに対し、
　引用発明は、表レジスタについては、メインＣＰＵ６１（演算手段）が第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２（第２記憶手段）に記憶されるデータ（第２情報）を使用して不正判定処理（第２の処理）を実行している段階から、メインＣＰＵ６１（演算手段）が第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１（第１記憶手段）に記憶されたデータ（第１情報）を使用して遊技制御処理（第１の処理）を実行する段階に戻る場合に、第２スタック領域６５ａ２（第２記憶手段）に退避された表レジスタのそれぞれの値（レジスタの内容）を、対応するレジスタに復帰させる手段を備える一方で、裏レジスタについては、メインＣＰＵ６１（演算手段）が第２スタック領域６５ａ２及び第２データ記憶領域６５ｂ２（第２記憶手段）に記憶されるデータ（第２情報）を使用して不正判定処理（第２の処理）を実行している段階から、メインＣＰＵ６１（演算手段）が第１スタック領域６５ａ１及び第１データ記憶領域６５ｂ１（第１記憶手段）に記憶されたデータ（第１情報）を使用して遊技制御処理（第１の処理）を実行する段階に戻る場合があるがその際に、裏レジスタの値（レジスタの内容）を退避させる退避手段を備えるものの、退避させた裏レジスタの値（レジスタの内容）を復帰させる復帰手段を備えることについて特定がない点。
（３）相違点の検討
ア　上記相違点１について検討する。
（ア）裏レジスタについて
　上記技術事項（上記４（５））から、第１スタック領域６５ａ１への転送にはプッシュ命令を用い、第１データ記憶領域６５ｂ１への転送にはロード命令を用いるといえる。そうすると、引用発明において、裏レジスタの値（レジスタの内容）を転送命令にて第２データ記憶領域６５ｂ２（第２記憶手段）へ退避させる場合に、上記技術事項に基づいて、転送命令としてロード命令を用いることは、当業者が容易になし得たものである。
（イ）表レジスタについて
　上記技術事項（上記４（５））から、１回のプッシュ命令に替えてロード命令を使用可能であるところ、プッシュ命令であるＰＵＳＨ　ＡＬＬは、複数のレジスタの値を転送するものであるが、これを複数のロード命令により各レジスタの値を個別に転送することによって代替し得ることは、当業者にとって明らかである。そうすると、引用発明において、表レジスタのそれぞれの値（レジスタの内容）を第２スタック領域６５ａ２（第２記憶手段）へ退避させるにあたり、上記技術事項に基づいて、１回のプッシュ命令（ＰＵＳＨ　ＡＬＬ）に替えて各レジスタに対応する個別のロード命令を用いることは、当業者が容易になし得たものである。
　したがって、引用発明において、上記技術事項を適用して、上記相違点１に係る本願発明１の構成とすることは、当業者が適宜なし得たものである。
イ　上記相違点２について検討する。
　上記４（６）のｃ−６ないしｃ−７で説示したとおり、引用発明は、不正判定処理の実施に先立ち、表レジスタの値（レジスタの内容）について、退避処理１及び退避処理３にて退避させた値を、不正判定処理の実施後に、復帰処理１及び復帰処理２にて復帰させるものである。そうすると、引用発明において、不正判定処理の実施に先立って退避させた裏レジスタの値（レジスタの内容）についても、表レジスタの値と同様に不正判定処理の実施後に復帰させることは、当業者が容易になし得たものである。
　したがって、引用発明において、上記相違点２に係る本願発明１の構成とすることは、当業者が容易になし得たものである。
ウ　効果について
　本願発明１の奏する作用効果は、引用発明及び上記技術事項の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
エ　上記アないしウより、本願発明１は、引用発明と上記技術事項とに基づいて、当業者が容易に発明することができたものである。
６　請求人の主張について
（１）審判請求人は、令和２年９月１６日付けの審判請求書において、概略以下のとおり主張している。
ア　「（３）本願と引用文献との対比
・・・略・・・
　即ち、
プッシュ命令では、
第２の処理を実行中にその退避されたレジスタの内容が書き換えられてしまって、元に戻せなくなる懸念がありました。
本願発明では、
退避先のアドレスを固定値に設定可能なロード命令又はストア命令を用いるので、イレギュラーな事象の発生やプログラム設計上の不備等により、退避したレジスタの内容が書き替えられる可能性を最小限に抑えることができる
　また、例えば、８ビットＣＰＵにおいて、プッシュ命令は固定の長さの複数バイト（例えば２バイト）単位でレジスタの内容をスタック領域に移動させることが一般的です。よって、その移動先に必要なメモリ領域の容量を無駄に確保しなければならず、その領域でメモリ領域全体を圧迫してしまう懸念がありました。これに対し、本発明では、レジスタの内容を退避させる場合に、必要に応じて１バイト単位でデータの移動を行うことができるロード命令又はストア命令を用いるので、その移動先に必要なメモリ領域の容量を抑えることができるという格別な効果があります。」
イ　「（４）審査官殿のご指摘について
・・・略・・・
　しかしながら、引用文献１の段落０１７０には、汎用レジスタ等に対して設けられた
裏レジスタの値
　ここで、「裏レジスタ」とは、「第２プログラム３００の不正判定用プログラム３０１を実行する場合に汎用レジスタ等に設定されて使用され、第１プログラム２００の実行中には別領域に保持されるレジスタ」であるものと思料いたします。つまり、引用文献１の段落０１７０には、第２プログラム３００の不正判定用プログラム３０１を実行する場合に使用される汎用レジスタ等の値を、「ロード命令」を用いて第２データ記憶領域６５ｂ２に記憶させることが記載されていることになります。
　一方、引用文献１には、このような裏レジスタに対する記載があるにも関わらず、第１プログラム２００で使用される汎用レジスタ等の値を、「ロード命令」を用いて第２データ記憶領域６５ｂ２に記憶させることについては記載どころか示唆すらありません。これは、第２データ記憶領域６５ｂ２には、第１プログラム２００で使用される汎用レジスタ等の値を記憶させてはならない、という思想が引用文献１にあるからであると思料いたします。
　よって、引用文献１に触れた当業者が、「演算手段が第１記憶手段に記憶された第１情報を使用して第１の処理を実行している段階から、演算手段が第２記憶手段に記憶される第２情報を使用して第２の処理を実行する段階へ移行する場合に、スタックポインタを除くレジスタの内容を、ロード命令又はストア命令にて第２記憶手段の所定の領域へ退避手段により退避させる」という本願発明の特徴的構成に、容易に想到することはできません。」
（２）上記（１）アの主張について
　請求人は、ロード命令であれば、退避先のアドレスを固定値に設定可能であるため、ノイズ等によるイレギュラーな事象の発生やプログラム設計上の不備等による問題が抑えられる効果を主張している。しかしながら、上記４（１）の【００５４】における「ロード命令（ＬＤ）を用いた場合には、１６ビットのアドレスを指定する必要がある」という記載や、【０１５２】における「ロード命令（ＬＤ　（Ｗ２），ＳＰ）により・・・第２データ記憶領域６５ｂ２のアドレスＷ２で指定される領域に記憶」という記載から、引用発明においても、ロード命令を用いるときは、退避先のアドレスを固有値に設定可能であるといえる。そうすると、引用発明においても、ロード命令を用いるときは、本願発明１と同様の効果を奏するといえる。
　また、請求人は、ロード命令であれば、１バイト単位でデータの移動が可能であるため、その移動先に必要なメモリ領域の容量を抑えることができる効果も主張している。しかしながら、そもそもレジスタの退避に要する容量はそれほど大きくないことや、ロード命令においてはプログラムが複雑になるなどのデメリットがあること等からすれば、当該効果はプッシュ命令に比して格別顕著なものであるとは認められない。
　そして、上記技術事項１（上記４（５））で示したように、レジスタの値を転送するにあたり、プッシュ命令に替えてロード命令を使用可能であることからすれば、引用発明において、プッシュ命令を用いるか、ロード命令を用いるかは、それぞれのメリットやデメリットを踏まえて、当業者が適宜選択し得ることであるといえる。
　そうすると、請求人による上記（１）アの主張は失当である。
（３）上記（１）イの主張について
ア　しかしながら、本願発明１には、「前記演算手段が前記第１記憶手段に記憶された前記第１情報を使用して前記第１の処理を実行している段階から、前記演算手段が前記第２記憶手段に記憶される前記第２情報を使用して前記第２の処理を実行する段階へ移行する場合に、前記レジスタの内容を、ロード命令又はストア命令にて第２記憶手段へ退避させる」ことは特定されているものの、
第１の処理で使用される
第１プログラム２００で使用される
イ　仮に、本願発明１に、
第１の処理で使用される
（４）したがって、審判請求人の主張はいずれも理由がない。
７　むすび
　本願発明１は、引用発明と上記技術事項とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。