(57)【要約】機能ブロック（５）の処理順序を決定するための本発明による方法及び自動化システムにおいては、機能ブロック（５ａ）を決定することが行われ、そのブロック出力端はそれぞれ不配線であり、または専ら技術的機能（１）の１つまたは複数の出力信号（９）である。この第１の機能ブロック（５ａ）から出発して、続いて信号流れ方向（１５）に抗して第２の機能ブロック（５ｂ）が探索され、そのブロック入力端（１１）はそれぞれ不配線であり、または単に技術的機能（１）の１つまたは複数の入力信号（７）を受ける。その後この第２の機能ブロック（５）から出発して、この第２の機能ブロック（５ｂ）において、また信号の流れ方向（１５）に第１の機能ブロック（５ａ）まで及びそれを含んで続く各機能ブロック（５）において、そのすべてのブロック入力端（１１）が識別子を与えられ、そのブロック入力端がそれぞれ不配線であり、または単に技術的機能（１）の入力信号（７）を受け入れる、または他の機能ブロック（５）の少なくとも１つのブロック出力端（１３）と接続されており、そのすべてのブロック入力端が既に識別子を与えられたものであり、その際そのすべてのブロック入力端（１１）が識別子を与えられていると直ちに機能ブロック（５）がマークされる。最後に、機能ブロック（５、５ａ、５ｂ）の処理順序が機能ブロックのマーキング順序に相応して生じる。
2006514364.tif 000002
【特許請求の範囲】
【請求項１】
技術的機能（１）の機能ブロック（５）の少なくとも一部分の処理順序を決定するための方法であって、技術的機能（１）は所属の入力信号（７）および出力信号（９）を含み、機能ブロック（５）は技術的機能（１）の実現のため互いに接続されている方法において、次の過程、
ａ）機能ブロック（５）の部分から、第１の機能ブロック（５ａ）が決定され、そのブロック出力端（１３）がそれぞれ不配線であり、または専ら技術的機能（１）の１つまたは複数の出力信号（９）であり、
ｂ）第１の機能ブロック（５ａ）から出発して、信号の流れ方向（１５）と逆に第２の機能ブロック（５ｂ）が探索され、そのブロック入力端（１１）がそれぞれ不配線であり、または単に技術的機能（１）の１つまたは複数の入力信号（７）であり、
ｃ）第２の機能ブロック（５ｂ）から出発して、第２の機能ブロック（５ｂ）において、また信号の流れ方向（１５）に第１の機能ブロック（５ａ）まで及びそれを含んで続く各々の機能ブロック（５）において、すべてのブロック入力端（１１）が識別子を与えられ、それらのブロック入力端はそれぞれ不配線であり、または単に技術的機能（１）の入力信号（７）を受け入れ、またはすべてのブロック入力端（１１）が既に識別子を与えられた他の機能ブロック（５）の少なくとも１つのブロック出力端（１３）と接続されており、その際機能ブロック（５）は、そのすべてのブロック入力端（１１）が識別子を与えられていると直ちにマークされ、
ｄ）機能ブロック（５、５ａ、５ｂ）の処理順序が機能ブロックのマーキング順序に相応して決定される
を含んでいることを特徴とする技術的機能の機能ブロックの処理順序決定方法。
【請求項２】
技術的機能（１）が機能ブロック（５）の部分のなかに少なくとも１つの帰還ループ（３０）を含んでおり、またそのブロック入力端（１１）の少なくとも１つを経て帰還ループ（３０）の帰還信号（３２）を受け入れる機能ブロック（５）が第２の機能ブロック（５ｂ）として決定されることを特徴とする請求項１記載の方法。
【請求項３】
請求項１または２による方法を実施するための自動化システムにおいて、ソフトウエアコードを含む処理ブロックを有し、ソフトウエアコードの進行中に過程ａ）ないしｄ）を実行し得ることを特徴とする自動化システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にグラフィックツールを用いての自動化システムのプロジェクション／プログラミングの際に、機能ブロックの処理順序を決定するための方法に関するものである。本発明はさらに本方法を実行するための自動化システムに関するものである。
【０００２】
自動化システムにおけるプログラムの編成は、通常いわゆる編成、プログラムおよび機能ブロックを使用して行われる。
【０００３】
自動化システムのプロジェクション／プログラミングの際にますます多くグラフィックなエディタが使用されるようになっており、それを用いて自動化機器のなかで進行する単位オペレーションおよび基本機能のブロックシンボルが互いに複雑なネットワークに接続される。
【０００４】
これらのグラフィックな形態で存在するネットワークから、続いてコード・ジェネレータまたはいわゆる“マッペルン（Mappern）”を用いて自動化システムの制御プログラムに対する編成およびプログラムブロックが作られる。
【０００５】
その際にこれらのブロックの処理順序も決定されなければならない。
【０００６】
通常これは、ユーザーがたとえば相応のブロックパラメータを予め設定することによって、ユーザーが手作業で行う。自動化システムから場合によっては自動的に発生され、またはブロックシンボルの年代順の処理から、またはさもなければ定められた出発値から導き出されるこれらのブロックパラメータの自動的な予設定は、ユーザーにより通常再び書き換えられなければならない。なぜならば、その結果としての処理順序は通常、プログラム進行の際にブロックネットワークの技術的機能を正しく実現するのに適していないからである。
【０００７】
このことはプロジェクションおよびプログラミングの際に、機能ブロックの処理順序の決定のために非常に大きい手作業費用がかけられなければならないという結果を招く。特にネットワークの各々の変更の後に処理順序の変更ならびにそのドキュメンテーションおよび変更されたネットワークのテスト・ランが必要であり、それには非常に費用がかかり、また誤りを生じやすい。
【０００８】
複雑な自動化課題の際には機能プランの上に数１００のブロックシンボルが配置され、また配線されていることがあり得る。従って、特にこのように複雑に構成されたネットワークに対しては機能ブロックの処理順序の手作業による決定は非常に費用がかかり、また誤りを生じやすい方法である。
【０００９】
従って本発明の課題は、機能ブロックの処理順序を決定するための改善された方法ならびに自動化システムを提供することであり、その際に本方法は、こうして得られたネットワークの均等な質を保証するため、特にＥＤＶにより支援されて使用されるべきである。
【００１０】
この課題は、本発明によれば、独立請求項１または３の特徴を有する方法および自動化システムにより解決される。本発明による方法の基礎はいわゆるＥＶＡ（“Eingabe-Verarbeitung-Ausgabe”）法である。ネットワーク信号の処理はその際基本的に入力、処理および出力の順序で行われる。
【００１１】
それにより特に、入力と処理との間の“サイクリックなずれ”が避けられること、すなわち処理サイクルのなかで、この時点で必要とされるさらに処理すべき中間結果がこの現在の処理サイクルに既に存在することなしに、結果決定が行われないことが保証される。
【００１２】
機能ブロックが本発明による方法に従って処理される前に、機能に支配的な規範が注意されなければならない。そのために機能プランがそれらにより表される機能に関して解析される。自動化装置の処理サイクルにおいてその際最初に、たとえば測定値捕捉のような入力機能を処理するプログラムブロックが呼び出される。すぐ次いで、処理機能、たとえば調節および制御機能、を実現するプログラムブロックが処理され、最後に、出力機能を有するプログラムブロックが呼び出される。
【００１３】
その結果、この機能に支配的な観点でも入力・処理・出力の順序が守られる。
【００１４】
本発明による方法に従って、技術的機能のなかの機能ブロックの処理順序が決定され、従ってその際機能に関する処理順序の決定が重要である。
【００１５】
処理順序の決定のためには技術的機能の基礎となっているネットワーク形式も考察されなければならない。さらに、中間結果の格納場所、たとえばこれらの中間結果がレジスタに書かれるか、またはグローバルなデータブロックに書かれるかも役割を演ずる。
【００１６】
単位ネットワーク形式：
・開いたシーケンシャルなネットワーク：これは図１による構造を有するネットワークである。このようなネットワークには本発明による方法が直接に応用され得る。
・関係する部分ネットワークの全体ネットワークへの開いたシーケンシャルなネットワークの配線：このようなネットワークはたとえば図２による構造を有する。その際に全ネットワークが部分ネットワークに分割され得る。これらの部分ネットワークのいくつかはそれらの処理順序の決定に関して互いに無関係に処理され得る。それに対してネットワークの一部分は他の部分ネットワークの処理結果の存在を必要とし得る。互いに無関係な部分ネットワークの処理順序は任意であり、それに対して関係する部分ネットワークの処理は、前に接続されている部分ネットワークがそれらの中間結果を利用に供されるときに初めて開始され得る。
・複雑なシーケンシャルなネット構造：既にあげたネットワーク形式はさらに、任意に複雑なネットワーク構造が生ずるように、多重に互いに組み合わされ得る。このようなネットワークは処理順序の決定の前に前記のネットワーク形式に分解する必要がある。
・帰還結合ループを有するネットワーク：このネットワーク形式は、少なくとも１つの機能ブロックの出力信号の少なくとも一部分が少なくとも１つの先行の機能ブロックの入力端に帰還されるネットワークである。このような帰還結合されたネットワークを用いて実現されている技術的機能に対する処理順序の決定は、従属請求項２による実施形態としてあげられている。
【００１７】
ネットワークのなかに複数の帰還結合ループが設けられるべきであれば、これらの帰還結合の各々は請求項２による好ましい実施形態により取り扱われ得る。
【００１８】
ネットワーク形式の前記の区別とならんで、２値の部分ネットワークとブロックネットワークとの間も区別され得る。
【００１９】
２値の部分ネットワークにおいては専ら基本的な論理演算が処理される。一般にその際に中間結果は２値の信号としてレジスタに格納され、また明示的にではなく割り当てられる。
【００２０】
それに対して一般的なブロックネットワークにおいては、任意に複雑な計算結果が発生され、これらは２値の部分ネットワークと相違して通常１つまたは複数のデータブロックに明示的に割り当てられ、またその後に目的に即してたとえば機能ブロックの呼び出しインタフェースを用いて読み入れられ得る。
【００２１】
以下に本発明の３つの実施例を詳細に説明する。
【００２２】
図１には、複数の機能ブロック５、５ａ、５ｂを含んでいるグラフィックな機能プラン３により表される技術的機能１が示されている。
【００２３】
これらの機能ブロック５、５ａ、５ｂはそれぞれブロック入力端１１およびブロック出力端１３を有する。
【００２４】
ブロック入力端１１を用いて機能ブロック５、５ａ、５ｂに入力信号７が技術的信号として技術的機能１の外側から供給され、もしくは他の機能ブロック５、５ａ、５ｂの１つまたは複数の出力信号９が供給される。それと類似して、機能ブロック５、５ａ、５ｂにより、技術的機能１の１つまたは複数の出力信号９を形成し、もしくは少なくとも１つの他の機能ブロック５、５ａ、５ｂの１つまたは複数の入力信号７として以後の処理をされる１つまたは複数の出力信号９が発生される。
【００２５】
図１による開いたシーケンシャルなネットワークのなかでは、シーケンシャルな信号処理が矢印１５の信号流れ方向に行われる。
【００２６】
複数の機能ブロック５、５ａ、５ｂから、そのすべてのブロック出力端１３が不配線であり、もしくは専ら技術的機能１の１つまたは複数の出力信号９を形成する第１の機能ブロック５ａが決定される。
【００２７】
この第１の機能ブロック１から出発して信号流れ方向１５と反対の方向に第２の機能ブロック５ｂが探索され、そのブロック入力端１１がそれぞれ不配線であり、または技術的機能１のみの１つまたは複数の入力信号７を受け入れる。
【００２８】
この第２の機能ブロック５ｂから出発して、第２の機能ブロック５ｂにおいて、また信号流れ方向１５に第１の機能ブロック５ａまで及びそれを含んで続く各々の機能ブロック５においてすべてのブロック入力端１１が識別子を与えられ、それらのブロック入力端はそれぞれ不配線であり、または技術的機能１のみの入力信号７を受入れ、またはそのすべてのブロック入力端１１が既に識別子を与えられた他の機能ブロック５の少なくとも１つのブロック出力端１３と接続され、その際機能ブロック５は、そのすべてのブロック入力端１１が識別子を与えられていると直ちにマークされる。機能ブロック５、５ａ、５ｂの処理順序は最後に機能ブロックのマーキング順序に相応して決定される。
【００２９】
技術的機能１の図１中に示されているネットワークに対して、こうして簡単な仕方でまた明らかな規則に基づいて機能ブロック５、５ａ、５ｂの処理順序が決定されている。
【００３０】
図２は技術的機能１を示し、その際にこの技術的機能１は互いに接続されている３つの部分ネットワーク２０ａ、２０ｂ、２０ｃにより形成されている。
【００３１】
これらの部分ネットワーク２０ａ、２０ｂおよび２０ｃの各々は、たとえば図１のように接続されているある数の機能ブロック５を含んでいる。部分ネットワーク２０ａ、２０ｂおよび２０ｃはそれぞれ図１に相応する開いたシーケンシャルなネットワークである。部分ネットワーク２０ａ、２０ｂ、２０ｃの内部の信号処理はそれぞれ信号流れ方向１５に行われる。
【００３２】
ネットワーク２０ａおよび２０ｂは互いに無関係であるので、それらのそれぞれ内部の処理順序はそれぞれ他の部分ネットワークの処理順序と無関係であり、また本発明による方法に従って決定され得る。
【００３３】
しかし、部分ネットワーク２０ｃによる信号処理は、部分ネットワーク２０ａおよび２０ｂが部分ネットワーク２０ｃにより以後の処理をされる中間結果を決定したことに関係する。従って、部分ネットワーク２０ｃの内部の処理順序は部分ネットワーク２０ａおよび２０ｂの処理に無関係ではあり得ない。即ちこれらの部分ネットワークにより決定された中間結果が存在するときに初めて、部分ネットワーク２０ｃによる処理が開始され得る。この副条件は図２によるネットワーク形式の際に注意されなければならない。思考的に部分ネットワーク２０ｃを部分ネットワーク２０ａおよび２０ｂから分離点２２において切り離すと、それぞれ図１による構造を有する３つの部分ネットワークが得られる。
【００３４】
これらの部分ネットワークの各々に対する内部の処理順序は、次いで本発明によに方法に従って図１に関連して示されているように決定され得る。
【００３５】
最後に図３はある数の互いに接続されている機能ブロック５、５ａ、５ｂを有する技術的機能１を示し、その際先行の機能ブロックの１つへの機能ブロックの出力信号の帰還ループ３０が存在している。１つ前の機能ブロックの出力信号を第１の機能ブロックの信号入力端に帰還させる帰還ループ３０の帰還信号３２を別として、信号処理は信号流れ方向１５に行われる。
【００３６】
少なくとも１つの帰還ループ３０を含むこのような閉じられたネットワークは本発明による方法の好ましい実施形態を用いて処理することができ、それは請求項２に記載されている。
【００３７】
従って、そのブロック入力端の少なくとも１つを経て帰還ループ３０の帰還信号３２を受け入れる機能ブロックは第２の機能ブロックとして決定される。このことは、図１による開いたシーケンシャルなネットワークと異なり、第２の機能ブロック５ｂは技術的機能１の外側から入力信号７を受け入れない機能ブロックであり得ることを意味する。たとえば図３中の帰還ループ３０が最初に示された機能ブロックにではなくそれに続く機能ブロックに帰還されているとすると、最後にあげた機能ブロックが本発明による第２の機能ブロック５ｂであり、また処理順序の本発明による決定はまず、最初に示された機能ブロックを例外として図３中に示されているすべての機能ブロックに関して行われよう。
【００３８】
要約すると、本発明による方法を実行するため、複雑な、技術的機能を形成する、ある数の機能ブロックから成るネットワークの、前記の基本的なネットワーク形式への分解が行われ、その際にそれらの相互間の場合によっては存在する交互作用に注意して、こうして生じた部分ネットワークに対してそれぞれの内部の処理順序が決定される。
【図面の簡単な説明】
【００３９】
【図１】本発明による方法を実施するための開いたシーケンシャルなネットワークの構成配置図である。
【図２】本発明による方法を実施するためのある数の部分ネットワークからなる複雑なネットワークの構成配置図である。
【図３】好ましい実施形態による本発明による方法を実施するための帰還ループを有するネットワークの構成配置図である。
【符号の説明】
【００４０】
１  技術的機能
３  機能プラン
５、５ａ、５ｂ  機能ブロック
７  入力信号
９  出力信号
１１  ブロック入力端
１３  ブロック出力端
１５  信号流れ方向
２０ａ、２０ｂ、２０ｃ  部分ネットワーク
２２  分離点
３０  帰還ループ
３２  帰還信号
【図１】
2006514364.tif 000003
【図２】
2006514364.tif 000004
【図３】
2006514364.tif 000005
【国際調査報告】
2006514364.tif 000006
2006514364.tif 000007
2006514364.tif 000008
2006514364.tif 000009