(57)【要約】  積分器４０は、アクティブの状態において、Ｄ級アンプ１０の出力信号Ｖｓｗのデューティ比がアナログオーディオ信号ＳＩＧ１２で規定されるデューティ比に近づくようにアナログ電圧ＳＩＧ１４を生成する。第１ミュート回路２０は、アクティブの状態においてＤ級アンプ１０を強制的にオフする。電圧固定回路５０は、アクティブの状態においてＤ級アンプ１０の出力端子１０４を所定の固定電位Ｖｄｄ／２に固定する。第２ミュート回路１６は、フィルタ１４の出力端子と接地間に設けられ、アクティブの状態においてフィルタ１４の出力端子を接地する。ミュート制御部６０は、積分器４０、第１ミュート回路２０、電圧固定回路５０、第２ミュート回路１６をそれぞれ制御する。その結果、起動時、停止時のノイズを好適に低減される。【特許請求の範囲】
【請求項１】
Ｄ級アンプと、
アナログオーディオ信号と前記Ｄ級アンプの出力信号が入力され、アクティブの状態において、前記Ｄ級アンプの出力信号のデューティ比が前記アナログオーディオ信号で規定されるデューティ比に近づくようにアナログ電圧を生成する積分器と、
前記積分器から出力されるアナログ電圧をパルス幅変調信号に変換するパルス幅変調器と、
前記パルス幅変調信号にもとづき、前記Ｄ級アンプを駆動するドライバ回路と、
前記パルス幅変調器から前記Ｄ級アンプへ至る経路上に設けられ、アクティブの状態において前記Ｄ級アンプを強制的にオフする第１ミュート回路と、
アクティブの状態において前記積分器から出力されるアナログ電圧を、所定の固定電位に固定する電圧固定回路と、
前記Ｄ級アンプの出力信号の高周波成分を除去するフィルタと、
前記フィルタの出力端子と接地間に設けられ、アクティブの状態において前記フィルタの出力端子を接地する第２ミュート回路と、
前記積分器、前記第１ミュート回路、前記電圧固定回路、前記第２ミュート回路をそれぞれ制御するミュート制御部と、
を備えることを特徴とするオーディオ信号増幅回路。
【請求項２】
前記ミュート制御部は、本オーディオ信号増幅回路を起動する際に、
第１段階において、前記第１、第２ミュート回路をアクティブとするともに、前記電圧固定回路をアクティブ、前記積分器を非アクティブとしてミュート状態に設定し、
その後、第２段階において、前記第１ミュート回路を非アクティブとし、次いで前記電圧固定回路を非アクティブとするとともに、前記積分器をアクティブとし、次いで前記第２ミュート回路を非アクティブとしてミュート状態を解除することを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項３】
前記ミュート制御部は、前記第１段階において、前記第１、第２ミュート回路を同時にアクティブとすることを特徴とする請求項２に記載のオーディオ信号増幅回路。
【請求項４】
前記ミュート制御部は、本オーディオ信号増幅回路を停止する際に、
前記第２ミュート回路をアクティブとし、
次いで前記第１ミュート回路をアクティブとし、
次いで前記積分器を非アクティブとするとともに、前記電圧固定回路をアクティブとしてミュート状態に設定することを特徴とする請求項１または２に記載のオーディオ信号増幅回路。
【請求項５】
前記電圧固定回路と前記積分器は、
第１入力端子に前記アナログオーディオ信号が第１抵抗を介して入力され、第２端子に基準電圧が印加された演算増幅器と、
前記演算増幅器の出力端子と第１入力端子間に設けられたキャパシタと、
前記演算増幅器の出力端子と前記Ｄ級アンプの出力端子間に直列に設けられたスイッチおよび第２抵抗と、
前記スイッチおよび前記第２抵抗の接続点と、前記演算増幅器の第１入力端子間に設けられた第３抵抗と、
を含んで一体に構成され、前記スイッチがオンの状態において、前記電圧固定回路として機能し、前記スイッチがオフの状態において前記積分器として機能することを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項６】
前記Ｄ級アンプの出力端子と電源ライン間に設けられる第４抵抗と、
前記Ｄ級アンプの出力端子と接地間に設けられる第５抵抗と、
をさらに備えることを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項７】
前記Ｄ級アンプ、前記積分器、前記パルス幅変調器、前記ドライバ回路、前記第１ミュート回路、前記電圧固定回路、前記ミュート制御部をひとつの半導体基板上に一体集積化するとともに、
前記フィルタ、前記第２ミュート回路を前記半導体基板の外部に設けたことを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項８】
前記第２ミュート回路は、
エミッタが前記フィルタの出力端子に接続され、コレクタが接地された第１バイポーラトランジスタと、
コレクタが前記フィルタの出力端子に接続され、エミッタが接地された第２バイポーラトランジスタと、
を含み、前記第１、第２バイポーラトランジスタのベース電圧によりアクティブ、非アクティブを切り替えることを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項９】
前記積分器の前段に、前記アナログオーディオ信号を増幅する可変利得増幅器をさらに備え、
前記ミュート制御部は、さらに前記可変利得増幅器の利得制御を行うことを特徴とする請求項１に記載のオーディオ信号増幅回路。
【請求項１０】
前記ミュート制御部は、本オーディオ信号増幅回路を起動する際、
第１段階において、前記第１、第２ミュート回路をアクティブとするとともに、前記電圧固定回路をアクティブ、前記積分器を非アクティブとし、前記可変利得増幅器の利得を最小値としたミュート状態に設定し、
その後、第２段階において、前記第１ミュート回路を非アクティブとし、次いで前記電圧固定回路を非アクティブとするとともに、前記積分器をアクティブとし、次いで前記第２ミュート回路を非アクティブとしてミュート状態を解除し、次いで前記可変利得増幅器の利得を徐々に増加することを特徴とする請求項９に記載のオーディオ信号増幅回路。
【請求項１１】
前記ミュート制御部は、本オーディオ信号増幅回路を停止する際、
前記可変利得増幅器の利得を最小値まで徐々に減少させ、
次いで前記第２ミュート回路をオンし、
次いで前記第１ミュート回路をアクティブとし、
次いで前記積分器を非アクティブとするとともに、前記電圧固定回路をアクティブとしてミュート状態に設定することを特徴とする請求項９または１０に記載のオーディオ信号増幅回路。
【請求項１２】
アナログオーディオ信号を出力する音声再生部と、
前記音声再生部から出力されるアナログオーディオ信号を増幅する請求項１または２に記載のオーディオ信号増幅回路と、
前記オーディオ信号増幅回路により駆動される音声出力部と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号増幅回路に関し、特にパルス幅変調された信号を増幅するＤ級アンプのノイズ低減技術に関する。
【背景技術】
【０００２】
近年のＬＳＩ技術の発展に伴い、ＣＤプレイヤーやＭＤプレイヤー等に代表されるデジタルオーディオ機器においては、デジタル信号処理およびその増幅に１ビットＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）が用いられている。この１ビットＤＡＣにおいては、音声信号は、ΔΣ変調器を用いてノイズシェーピングされ、パルス幅変調ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）された１ビットＰＷＭ信号として出力される。【０００３】
この１ビットＰＷＭ信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られるＤ級アンプが用いられている。増幅された１ビットＰＷＭ信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピーカから音声として再生される。たとえば特許文献１には、Ｄ級アンプを用いたデジタルオーディオ信号を増幅するドライバ回路が開示されている。【０００４】
こうしたＤ級アンプでは、その起動時や停止時において、Ｄ級アンプの出力信号の急激な変化に起因するノイズが発生してしまう。そこで従来では、特許文献１における従来技術として挙げられているように、このノイズを防止するため、負荷回路に設けられたＤＣカット用のコンデンサとスピーカとの間にミュート回路を追加する。このミュート回路をノイズが発生するタイミングでオンし、接地電位に短絡することによりノイズの発生を抑制している。
【特許文献１】特開２００１−２２３５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されるように、ミュート回路のオンオフのみでは、スピーカから出力されるノイズを完全に除去することは困難であった。
また、特許文献１に記載されるミュート回路は、ミュート用のトランジスタを含む。このトランジスタには、パワートランジスタなどのある程度の駆動能力を有するトランジスタを用いる必要があるため、回路面積の増大やコストの増加が避けられなかった。【０００６】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、Ｄ級アンプの起動、停止時に発生するノイズを従来よりも低減したオーディオ信号増幅回路の提供にある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様のオーディオ信号増幅回路は、Ｄ級アンプと、アナログオーディオ信号とＤ級アンプの出力信号が入力され、アクティブの状態において、Ｄ級アンプの出力信号のデューティ比がアナログオーディオ信号で規定されるデューティ比に近づくようにアナログ電圧を生成する積分器と、積分器から出力されるアナログ電圧をパルス幅変調信号に変換するパルス幅変調器と、パルス幅変調信号にもとづき、Ｄ級アンプを駆動するドライバ回路と、パルス幅変調器からＤ級アンプへ至る経路上に設けられ、アクティブの状態においてＤ級アンプを強制的にオフする第１ミュート回路と、アクティブの状態において積分器から出力されるアナログ電圧を、所定の固定電位に固定する電圧固定回路と、Ｄ級アンプの出力信号の高周波成分を除去するフィルタと、フィルタの出力端子と接地間に設けられ、アクティブの状態においてフィルタの出力端子を接地する第２ミュート回路と、積分器、第１ミュート回路、電圧固定回路、第２ミュート回路をそれぞれ制御するミュート制御部と、を備える。【０００８】
この態様によると、積分器、第１ミュート回路、電圧固定回路、第２ミュート回路について独立にアクティブ、非アクティブを切り替えることができるため、本オーディオ信号増幅回路の起動、あるいは停止時に、フィルタの後段に設けられるスピーカなどの音声出力部からノイズが発生するのを好適に防止することができる。【０００９】
ミュート制御部は、本オーディオ信号増幅回路を起動する際に、第１段階において、前記第１、第２ミュート回路をアクティブとするともに、電圧固定回路をアクティブ、積分器を非アクティブとしてミュート状態に設定してもよい。その後、第２段階において、第１ミュート回路を非アクティブとし、次いで電圧固定回路を非アクティブとするとともに、積分器をアクティブとし、次いで第２ミュート回路を非アクティブとしてミュート状態を解除してもよい。【００１０】
初期状態を設定する第１段階において、第１、第２ミュート回路をアクティブに設定し、その状態で電圧固定回路をアクティブとすることにより、フィルタの後段に接続される音声出力部からノイズを発生することなく、Ｄ級アンプの出力端子の電圧を所定の直流レベルまで立ち上げることができる。ミュート制御部は、第１段階において、第１、第２ミュート回路を同時にアクティブとしてもよい。
第２段階において、この初期状態から、第１ミュート回路をアクティブとすることにより、Ｄ級アンプから出力されるパルス幅変調信号のデューティ比が、固定電圧で定まる一定値に固定される。次いで積分器をアクティブとし、かつ電圧固定回路を非アクティブとする。この際に、積分器は、Ｄ級アンプの出力端子の電圧の時間平均値が、電圧固定回路により設定された電圧に近くなるようにアナログ電圧を生成してパルス幅変調器から出力されるパルス幅変調信号のデューティ比を設定するため、電圧波形の不連続を抑制することができる。その後、第２ミュート回路を非アクティブとして、フィルタの後段に接続される音声出力部から音声が出力可能な状態とすることにより、音声出力部からのノイズの発生を抑えることができる。【００１１】
ミュート制御部は、本オーディオ信号増幅回路を停止する際に、第２ミュート回路をアクティブとし、次いで第１ミュート回路をアクティブとし、次いで積分器を非アクティブとするとともに、電圧固定回路をアクティブとしてミュート状態に設定してもよい。【００１２】
この態様によれば、はじめに第２ミュート回路をオンすることにより、フィルタの出力端子の電圧を固定し、後段に接続される音声出力部から音声が出力されるのを防止することができる。次いで、第１ミュート回路をアクティブとしてＤ級アンプの動作を停止することにより、ノイズを発生することなく、オーディオ信号増幅回路を停止することができる。【００１３】
電圧固定回路と積分器は、第１入力端子にアナログオーディオ信号が第１抵抗を介して入力され、第２端子に基準電圧が印加された演算増幅器と、演算増幅器の出力端子と第１入力端子間に設けられたキャパシタと、演算増幅器の出力端子とＤ級アンプの出力端子間に直列に設けられたスイッチおよび第２抵抗と、スイッチおよび第２抵抗の接続点と演算増幅器の第１入力端子間に設けられた第３抵抗と、を含んで一体に構成され、スイッチがオンの状態において、電圧固定回路として機能し、スイッチがオフの状態において積分器として機能してもよい。
この場合、回路を簡素化することができる。【００１４】
オーディオ信号増幅回路は、Ｄ級アンプの出力端子と電源ライン間に設けられる第４抵抗と、Ｄ級アンプの出力端子と接地間に設けられる第５抵抗と、をさらに備えてもよい。
この場合、オーディオ信号増幅回路の電源立ち上げ時、立ち下げ時において、フィルタのキャパシタの充放電を、第４、第５抵抗を介して速やかに行うことができるため、セットアップ時間、シャットダウン時間を短縮することができる。【００１５】
Ｄ級アンプ、積分器、パルス幅変調器、ドライバ回路、第１ミュート回路、電圧固定回路、ミュート制御部をひとつの半導体基板上に一体集積化するとともに、フィルタ、第２ミュート回路を半導体基板の外部に設けてもよい。【００１６】
第２ミュート回路は、エミッタがフィルタの出力端子に接続され、コレクタが接地された第１バイポーラトランジスタと、コレクタがフィルタの出力端子に接続され、エミッタが接地された第２バイポーラトランジスタと、を含み、第１、第２バイポーラトランジスタのベース電圧によりアクティブ、非アクティブを切り替えてもよい。
２つのバイポーラトランジスタのエミッタとコレクタを互いに逆向きに接続して第２ミュート回路を構成することにより、少なくともひとつのバイポーラトランジスタをオンすることができるため、アクティブの状態において、より安定にフィルタの出力端子の電位を固定することができる。【００１７】
積分器の前段に、アナログオーディオ信号を増幅する可変利得増幅器をさらに備えてもよい。ミュート制御部は、さらに可変利得増幅器の利得制御を行ってもよい。
可変利得増幅器の利得をミュート制御部によって、上述の第１ミュート回路、第２ミュート回路、電圧固定回路等と同期して制御することにより、音声出力部からのノイズの発生をより好適に抑制することができる。【００１８】
ミュート制御部は、本オーディオ信号増幅回路を起動する際、第１段階において、第１、第２ミュート回路をアクティブとするとともに、電圧固定回路をアクティブ、積分器を非アクティブとし、可変利得増幅器の利得を最小値としたミュート状態に設定してもよい。その後、第２段階において、第１ミュート回路を非アクティブとし、次いで電圧固定回路を非アクティブとするとともに、積分器をアクティブとし、次いで第２ミュート回路を非アクティブとしてミュート状態を解除し、次いで可変利得増幅器の利得を徐々に増加してもよい。【００１９】
この場合、一旦ミュート状態に設定し、ノイズが発生しないようにミュート状態を解除した後に、可変利得増幅器の利得を徐々に増加することによって、音量が無音状態から徐々に大きくなっていくため、より好適にノイズを抑制することができる。また、可変利得増幅器を設けることにより、オーディオ信号増幅回路の起動時に、フィルタの出力端子の電圧は緩やかに立ち上がるため、第２ミュート回路に使用するトランジスタのサイズを小型化することができる。【００２０】
ミュート制御部は、本オーディオ信号増幅回路の停止する際、可変利得増幅器の利得を最小値まで徐々に減少させ、次いで第２ミュート回路をオンし、次いで第１ミュート回路をアクティブとし、次いで積分器を非アクティブとするとともに、電圧固定回路をアクティブとしてミュート状態に設定してもよい。
オーディオ信号増幅回路の停止時に、可変利得増幅器によってパルス幅変調器に入力されるアナログオーディオ信号の振幅を小さくした後に、第２ミュート回路から順に制御することにより、フィルタの出力端子の電圧は緩やかに立ち下がるため、第２ミュート回路に使用するトランジスタのサイズを小型化することができる。【００２１】
本発明の別の態様は、電子機器である。この電子機器は、アナログオーディオ信号を出力する音声再生部と、音声再生部から出力されるアナログオーディオ信号を増幅する上述のオーディオ信号増幅回路と、オーディオ信号増幅回路により駆動される音声出力部と、を備える。【００２２】
音声出力部とは、スピーカ、イヤホン、ヘッドホンなどの、電気信号を空気の振動に変換して音として出力するデバイスをいう。この音声出力部は、常時電子機器に接続されている必要はなく、取り外し可能に構成されていてもよい。
この態様によれば、電子機器の電源投入時、電源停止時において音声出力部から不快なノイズが発生するのを防止することができる。【００２３】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明に係るオーディオ信号増幅回路によれば、より好適に起動時、停止時のノイズの発生を抑制することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態に係るオーディオ信号増幅回路の構成を示す回路図である。
【図２】図１のオーディオ信号増幅回路を搭載する電子機器の構成を示すブロック図である。
【図３】第２ミュート回路の構成例を示す回路図である。
【図４】図１のオーディオ信号増幅回路の起動時および停止時の動作状態を示すタイムチャートである。
【図５】積分器の変形例を示す回路図である。
【符号の説明】
【００２６】
１０  Ｄ級アンプ、  １２  ドライバ回路、  １４  フィルタ、  １６  第２ミュート回路、  ２０  第１ミュート回路、  ２２  ＡＮＤゲート、  ２４  ＮＡＮＤゲート、  ２６  インバータ、  ３０  パルス幅変調器、  ３２  コンパレータ、  ３４  オシレータ、  ４０  積分器、  ４２  演算増幅器、  ５０  電圧固定回路、  ５２  デッドタイム生成部、  ６０  ミュート制御部、  ７０  可変利得増幅器、  Ｍ１  第１ＭＯＳトランジスタ、  Ｍ２  第２ＭＯＳトランジスタ、  Ｒ１  第１抵抗、  Ｒ２  第２抵抗、  Ｒ３  第３抵抗、  Ｒ４  第４抵抗、  ＳＷ１  スイッチ、  Ｃ１  第１キャパシタ、  Ｃ２  第２キャパシタ、  Ｃｏ  出力キャパシタ、  Ｌ１  インダクタ、  １００  オーディオ信号増幅回路、  １１０  オーディオ用ＬＳＩ、  １０２  入力端子、  １０４  出力端子、  １０６  スリープ端子、  １０８  ミュート制御端子、  ２００  電子機器、  ２１０  ディスプレイ、  ２２０  スピーカ、  ２３０  ＤＳＰ、  ２４０  画像処理部、  ２５０  音声処理部、  ２６０  受信部、  ＭＵＴＥ１  第１ミュート信号、  ＭＵＴＥ２  第２ミュート信号、  ＭＵＴＥ３  第３ミュート信号、  ＭＵＴＥ４  第４ミュート信号。
【発明を実施するための最良の形態】
【００２７】
以下本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。【００２８】
図１は、本発明の実施の形態に係るオーディオ信号増幅回路１００の構成を示す回路図である。また、図２は、図１のオーディオ信号増幅回路１００を搭載する電子機器２００の構成を示すブロック図である。本実施の形態において、電子機器２００は、テレビ受像機である。電子機器２００は、ブラウン管や液晶パネルなどのディスプレイ２１０、スピーカ２２０Ｒ、２２０Ｌ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）２３０、画像処理部２４０、音声処理部２５０、オーディオ信号増幅回路１００、受信部２６０を備える。【００２９】
受信部２６０は、チューナなどであって、図示しないアンテナから入力される放送波を検波、増幅して、ＤＳＰ２３０に出力する。ＤＳＰ２３０は、受信部２６０から出力される信号を復調し、画像に関するデータを画像処理部２４０に、音声に関するデータを音声処理部２５０にそれぞれ出力する。また、ＤＳＰ２３０は、電子機器２００全体を統合的に制御するコアブロックである。画像処理部２４０は、ディスプレイドライバなどを含み、画像データに必要な信号処理を施して、走査線ごとにディスプレイ２１０に画像、映像を表示する。受信部２６０は、ＶＴＲ（Ｖｉｄｅｏ  Ｔａｐｅ  Ｒｅｃｏｒｄｅｒ）やＤＶＤプレイヤなどから出力される信号を受け付けるユニットであってもよい。【００３０】
音声処理部２５０は、ＤＳＰ２３０から出力されるオーディオ信号に所定の信号処理を施し、オーディオ信号増幅回路１００に出力する。この際、オーディオ信号がステレオ信号であれば、右チャンネルと左チャンネルにオーディオ信号を振り分ける。オーディオ信号増幅回路１００は、右チャンネルと左チャンネル用の２つのオーディオ信号増幅回路１００Ｒ、１００Ｌを含む。オーディオ信号増幅回路１００Ｒ、１００Ｌは、それぞれオーディオ信号を増幅し、スピーカ２２０Ｒ、２２０Ｌに出力する。本実施の形態にかかるオーディオ信号増幅回路１００は、こうした電子機器２００に搭載されるものである。【００３１】
このような電子機器２００において、ユーザが電源を投入すると、ＤＳＰ２３０が初期化処理を行う。この際に、ＤＳＰ２３０は、画像処理部２４０、オーディオ信号増幅回路１００などの各ブロックを初期化する。【００３２】
図１に戻る。オーディオ信号増幅回路１００は、Ｄ級アンプ等が内蔵されたオーディオ用ＬＳＩ１１０、フィルタ１４、第２ミュート回路１６、第４抵抗Ｒ４、第５抵抗Ｒ５を含む。
オーディオ用ＬＳＩ１１０は、入力されるアナログオーディオ信号ＳＩＧ１０を、その振幅に応じたデューティ比を有するパルス幅変調信号に変換して出力する半導体集積回路である。オーディオ用ＬＳＩ１１０は、入出力用の端子として、入力端子１０２、出力端子１０４、スリープ端子１０６、ミュート制御端子１０８を備える。入力端子１０２には、図２の音声処理部２５０から出力されるアナログオーディオ信号ＳＩＧ１０が入力される。出力端子１０４は、フィルタ１４に接続され、パルス幅変調されたスイッチング電圧Ｖｓｗを出力する。スリープ端子１０６には、外部からスリープ信号ＳＬＰが入力される。このスリープ信号ＳＬＰは、このオーディオ用ＬＳＩ１１０が搭載される電子機器２００の電源が投入されると、ハイレベルとなり、電源が停止されるとローレベルとなる。【００３３】
フィルタ１４は、インダクタＬ１、第１キャパシタＣ１、出力キャパシタＣｏを含み、オーディオ用ＬＳＩ１１０から出力されるスイッチング電圧Ｖｓｗの高周波成分を除去するローパスフィルタである。出力キャパシタＣｏは、スピーカ２２０に直流電流が流れ込むのを防止するための直流防止用キャパシタである。オーディオ用ＬＳＩ１１０から出力されるスイッチング電圧Ｖｓｗは、フィルタ１４によって高周波成分を除去することにより、パルス幅変調された信号をアナログオーディオ信号に変換する。【００３４】
第２ミュート回路１６は、フィルタ１４の出力端子と接地間に設けられる。この第２ミュート回路１６は、オーディオ用ＬＳＩ１１０のミュート制御端子１０８から出力される第４ミュート信号ＭＵＴＥ４によってアクティブ、非アクティブが切り替えられ、アクティブの状態においてフィルタ１４の出力端子を接地する。第２ミュート回路１６がアクティブとなると、スピーカ２２０に印加される電圧が接地電位に固定されるため、スピーカ２２０からの音声の出力がミュートされる。【００３５】
図３は、第２ミュート回路１６の構成例を示す回路図である。第２ミュート回路１６は、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２、第３バイポーラトランジスタＱ３、第６抵抗Ｒ６、第７抵抗Ｒ７、第８抵抗Ｒ８、第９抵抗Ｒ９、第１０抵抗Ｒ１０を含む。ＮＰＮ型の第１バイポーラトランジスタＱ１は、コレクタがフィルタ１４の出力端子に接続され、エミッタが接地される。また、ＮＰＮ型の第２バイポーラトランジスタＱ２は、エミッタがフィルタ１４の入力端子に接続され、コレクタが接地される。第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２としては、安価な小信号用のディスクリートトランジスタを用いてもよい。【００３６】
ＰＮＰ型の第３バイポーラトランジスタＱ３は、エミッタに電源電圧Ｖｄｄが印加され、コレクタに第８抵抗Ｒ８の一端が接続される。第８抵抗Ｒ８の他端は、それぞれ第６抵抗Ｒ６、第７抵抗Ｒ７を介して第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のベースに接続される。第３バイポーラトランジスタＱ３は、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のベース電流を供給するために設けている。第３バイポーラトランジスタＱ３のベースは、第９抵抗Ｒ９を介して電源ラインに接続され、第１０抵抗Ｒ１０を介して接地される。この第３バイポーラトランジスタＱ３のベースには、第４ミュート信号ＭＵＴＥ４が入力される。【００３７】
この第２ミュート回路１６において、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のベース電圧は、第４ミュート信号ＭＵＴＥ４により制御される。第４ミュート信号ＭＵＴＥ４がハイレベルのとき、第３バイポーラトランジスタＱ３はオフし、第２ミュート回路１６は非アクティブとなる。逆に、第４ミュート信号ＭＵＴＥ４がローレベルのとき第３バイポーラトランジスタＱ３はオンし、第２ミュート回路１６はアクティブとなる。２つのバイポーラトランジスタＱ１、Ｑ２のエミッタとコレクタを互いに逆向きに接続して第２ミュート回路１６を構成することにより、少なくともひとつのバイポーラトランジスタをオンすることができるため、アクティブの状態において、より安定にフィルタ１４の出力端子の電位を固定することができる。
なお、第２ミュート回路１６の構成は図３の回路に限定されるものではなく、フィルタ１４の出力端子、すなわちスピーカ２２０の入力端子の電圧を接地電位に固定可能であれば、他の回路形式であってもよい。【００３８】
図１に戻る。出力端子１０４は、第４抵抗Ｒ４を介して電源ラインに接続され、第５抵抗Ｒ５を介して接地される。第４抵抗Ｒ４、第５抵抗Ｒ５は、第１キャパシタＣ１および出力キャパシタＣｏに対する充放電用の回路として機能する。第４抵抗Ｒ４、第５抵抗Ｒ５の抵抗値は等しく設定する。【００３９】
次に、オーディオ用ＬＳＩ１１０の構成について説明する。オーディオ用ＬＳＩ１１０は、Ｄ級アンプ１０、ドライバ回路１２、第１ミュート回路２０、パルス幅変調器３０、積分器４０、電圧固定回路５０、ミュート制御部６０、可変利得増幅器７０を含む。
入力端子１０２に入力されたアナログオーディオ信号ＳＩＧ１０は、可変利得増幅器７０に入力される。この可変利得増幅器７０は、直流レベルが電源電圧Ｖｄｄと接地電位の中点Ｖｄｄ／２（以下、中点レベルという）に設定され、利得が最小値のとき、Ｖｄｄ／２の直流電圧を出力し、利得が増加するに従って、アナログオーディオ信号ＳＩＧ１０を増幅し、中点レベルＶｄｄ／２に重畳した信号を出力する。可変利得増幅器７０の出力信号をアナログオーディオ信号ＳＩＧ１２という。可変利得増幅器７０の利得は、ミュート制御部６０から出力される利得制御信号ＧＡＩＮにより制御される。【００４０】
また、可変利得増幅器７０の前段、後段、あるいは可変利得増幅器７０と一体に、ナイキスト周波数以上の信号を除去して折り返し雑音を防止するためのアンチエイリアシングフィルタ（図示せず）が設けられる。【００４１】
積分器４０は、可変利得増幅器７０からアナログオーディオ信号ＳＩＧ１２が入力されるとともに、Ｄ級アンプ１０の出力信号であるスイッチング電圧Ｖｓｗが帰還入力される。この積分器４０は、演算増幅器４２、第１抵抗Ｒ１、第２抵抗Ｒ２、第２キャパシタＣ２を含む。
演算増幅器４２の反転入力端子には、アナログオーディオ信号ＳＩＧ１２が第１抵抗Ｒ１を介して入力され、非反転入力端子には、基準電圧Ｖｒｅｆとして電源電圧Ｖｄｄと接地電位の中点レベルの電圧Ｖｄｄ／２が印加される。第２キャパシタＣ２は、演算増幅器４２の出力端子と反転入力端子間に設けられる。また、第２抵抗Ｒ２は、Ｄ級アンプ１０の出力端子、すなわち出力端子１０４と演算増幅器４２の反転入力端子間に設けられる。【００４２】
この積分器４０は、ミュート制御部６０から出力される第２ミュート信号ＭＵＴＥ２によってアクティブ、非アクティブが切り替え可能に構成され、アクティブの状態において、Ｄ級アンプ１０の出力信号であるスイッチング電圧Ｖｓｗのデューティ比が、アナログオーディオ信号ＳＩＧ１２で規定されるデューティ比に近づくようにアナログ電圧ＳＩＧ１４を生成する。【００４３】
パルス幅変調器３０は、コンパレータ３２、オシレータ３４を含み、積分器４０から出力されるアナログ電圧ＳＩＧ１４をパルス幅変調信号Ｖｐｗｍに変換する。オシレータ３４は、三角波あるいはのこぎり波状の周期電圧Ｖｏｓｃを生成し、コンパレータ３２の非反転入力端子に出力する。コンパレータ３２は、この周期電圧Ｖｏｓｃと、非反転入力端子に入力されたアナログ電圧ＳＩＧ１４の電圧値Ｖｓｉｇ１４を比較し、Ｖｏｓｃ＞Ｖｓｉｇ１４のときハイレベル、Ｖｏｓｃ＜Ｖｓｉｇ１４のときローレベルとなるパルス幅変調信号Ｖｐｗｍを出力する。このパルス幅変調信号Ｖｐｗｍのデューティ比は、アナログオーディオ信号ＳＩＧ１２に応じて変化する。【００４４】
ドライバ回路１２は、パルス幅変調器３０から出力されるパルス幅変調信号Ｖｐｗｍにもとづき、Ｄ級アンプ１０を駆動する。Ｄ級アンプ１０は、電源ラインと接地間に直列に接続されたＰチャンネルの第１ＭＯＳトランジスタＭ１、Ｎチャンネルの第２ＭＯＳトランジスタＭ２を含む。ドライバ回路１２は、パルス幅変調信号Ｖｐｗｍがローレベルのとき、第１ＭＯＳトランジスタＭ１をオン、第２ＭＯＳトランジスタＭ２をオフし、パルス幅変調信号Ｖｐｗｍがハイレベルのとき、第１ＭＯＳトランジスタＭ１をオフ、第２ＭＯＳトランジスタＭ２をオンとする。【００４５】
デッドタイム生成部５２は、第１ＭＯＳトランジスタＭ１、第２ＭＯＳトランジスタＭ２が同時にオンしないデッドタイムを生成する。たとえば、デッドタイム生成部５２は、パルス幅変調信号Ｖｐｗｍのネガエッジを所定時間遅延させ、論理反転した第１パルス幅変調信号Ｖｐｗｍ１と、パルス幅変調信号Ｖｐｗｍのポジエッジを所定時間遅延させ、論理反転した第２パルス幅変調信号Ｖｐｗｍ２と、を生成する。デッドタイムの生成は、既存の技術を用いればよいため、説明は省略する。【００４６】
第１ミュート回路２０は、パルス幅変調器３０からＤ級アンプ１０へ至る経路上に設けられる。この第１ミュート回路２０は、ミュート制御部６０から出力される第１ミュート信号ＭＵＴＥ１によってアクティブ、非アクティブが切り替え可能となっている。
第１ミュート回路２０は、ＡＮＤゲート２２、ＮＡＮＤゲート２４、インバータ２６を含む。ＡＮＤゲート２２は、デッドタイム生成部５２から出力される第１パルス幅変調信号Ｖｐｗｍ１と、第１ミュート信号ＭＵＴＥ１の論理積を出力する。ＡＮＤゲート２２から出力される第１パルス幅変調信号Ｖｐｗｍ１’は、第１ミュート信号ＭＵＴＥ１がローレベルのときローレベルに固定され、第１ミュート信号ＭＵＴＥ１がハイレベルのとき、第１パルス幅変調信号Ｖｐｗｍ１に等しくなる。【００４７】
インバータ２６は、デッドタイム生成部５２から出力される第２パルス幅変調信号Ｖｐｗｍ２を反転する。ＮＡＮＤゲート２４は、インバータ２６の出力信号と第１ミュート信号ＭＵＴＥ１の反転論理積を出力する。ＮＡＮＤゲート２４から出力される第２パルス幅変調信号Ｖｐｗｍ２’は、第１ミュート信号ＭＵＴＥ１がローレベルのときハイレベルに固定され、第１ミュート信号ＭＵＴＥ１がハイレベルのとき、第２パルス幅変調信号Ｖｐｗｍ２の論理値が反映された信号となる。【００４８】
すなわち、第１ミュート回路２０は、第１ミュート信号ＭＵＴＥ１がローレベルのときアクティブとなり、ドライバ回路１２へ出力される第１パルス幅変調信号Ｖｐｍｗ１’をローレベルに、第２パルス幅変調信号Ｖｐｍｗ２’をハイレベルに固定し、第１ＭＯＳトランジスタＭ１および第２ＭＯＳトランジスタＭ２をオフ状態としてＤ級アンプ１０を強制的にオフする。【００４９】
電圧固定回路５０は、積分器４０の出力端子に接続される。この電圧固定回路５０は、ミュート制御部６０から出力される第３ミュート信号ＭＵＴＥ３によってアクティブ、非アクティブが切り替え可能となっており、アクティブの状態において積分器４０の出力端子の電圧を所定の固定電位に固定する。本実施の形態において、所定の固定電圧は、電源電圧Ｖｄｄと接地電位の中点レベルＶｄｄ／２に設定する。【００５０】
ミュート制御部６０は、スリープ端子１０６に入力されるスリープ信号ＳＬＰにもとづき、第１ミュート信号ＭＵＴＥ１〜第４ミュート信号ＭＵＴＥ４を生成し、積分器４０、第１ミュート回路２０、電圧固定回路５０、第２ミュート回路１６をそれぞれ制御する。【００５１】
以上のように構成されたオーディオ信号増幅回路１００の動作について説明する。図４は、オーディオ信号増幅回路１００の起動時および停止時の動作状態を示すタイムチャートである。図４の縦軸および横軸は、見やすさのために実際のスケールとは異なって示されている。【００５２】
はじめに、オーディオ信号増幅回路１００の起動時の動作について説明する。
時刻Ｔ１において、電子機器２００の電源は停止されている。時刻Ｔ２にユーザによって電子機器２００の電源の投入が指示されると、電子機器２００内部の電源装置が起動し、オーディオ信号増幅回路１００の電源ラインの電源電圧Ｖｄｄが立ち上がる。電源電圧Ｖｄｄが立ち上がると、フィルタ１４の出力キャパシタＣｏ、第１キャパシタＣ１に第４抵抗Ｒ４を介して充電され、ＣＲ時定数に従って上昇する。上述したように、第４抵抗Ｒ４、第５抵抗Ｒ５の抵抗値は等しいため、出力端子１０４に現れるスイッチング電圧Ｖｓｗは電源電圧Ｖｄｄと接地電位の中点Ｖｄｄ／２まで立ち上がる。【００５３】
時刻Ｔ２に、電源電圧Ｖｄｄが供給されると、ミュート制御部６０は、第１段階として、第４ミュート信号ＭＵＴＥ４をハイレベルにして第２ミュート回路１６をアクティブに設定する。さらに、ミュート制御部６０は、第１ミュート信号ＭＵＴＥ１をハイレベル、第２ミュート信号ＭＵＴＥ２をローレベル、第３ミュート信号ＭＵＴＥ３をハイレベルとして、第１ミュート回路２０、電圧固定回路５０をアクティブに設定するとともに、積分器４０を非アクティブとする。こうして、オーディオ信号増幅回路１００はミュート状態に設定される。電圧固定回路５０がアクティブとなると、積分器４０の出力端子の電圧、すなわち、パルス幅変調器３０に入力されるアナログ電圧ＳＩＧ１４もＶｄｄ／２に固定される。その結果、パルス幅変調器３０から出力されるパルス幅変調信号Ｖｐｗｍのデューティ比は５０％に近い値となる。【００５４】
時刻Ｔ３にスリープ端子１０６に入力されるスリープ信号ＳＬＰがハイレベルとなり、ミュート状態の解除が指示される。ミュート制御部６０は、時刻Ｔ４に、第１ミュート信号ＭＵＴＥ１をローレベルとし、第１ミュート回路２０を非アクティブとする。第１ミュート回路２０が非アクティブとなると、ドライバ回路１２は、パルス幅変調器３０から出力されるパルス幅変調信号ＶｐｗｍにもとづいてＤ級アンプ１０の駆動を開始する。その結果、スイッチング電圧Ｖｓｗは、デューティ比がほぼ５０％に固定されたパルス幅変調信号となる。【００５５】
次いで、時刻Ｔ５に、ミュート制御部６０は、第２ミュート信号ＭＵＴＥ２をハイレベル、第３ミュート信号ＭＵＴＥ３をローレベルに設定し、積分器４０をアクティブとするとともに、電圧固定回路５０を非アクティブとする。第１ミュート回路２０が非アクティブ、積分器４０がアクティブとなると、積分器４０からデッドタイム生成部５２、第１ミュート回路２０、ドライバ回路１２を経てＤ級アンプ１０に至り、再度、積分器４０へとスイッチング電圧Ｖｓｗが帰還される帰還ループが形成される。この帰還ループによって、Ｄ級アンプ１０の出力信号であるスイッチング電圧Ｖｓｗのデューティ比がアナログオーディオ信号ＳＩＧ１２で規定されるデューティ比に近づくように帰還制御され、演算増幅器４２のオフセットなどにより発生するデューティ比のずれを補正し、５０％のデューティ比を正確に得ることができる。【００５６】
時刻Ｔ５に上記の帰還ループを形成して出力端子１０４に現れるスイッチング電圧Ｖｓｗのデューティ比を５０％に固定した後、時刻Ｔ６にミュート制御部６０は第４ミュート信号ＭＵＴＥ４をローレベルに設定し、第２ミュート回路１６を非アクティブとしてミュート状態を解除する。【００５７】
時刻Ｔ６と同時、あるいはそれ以降に、ミュート制御部６０は可変利得増幅器７０の利得ＧＡＩＮを徐々に上昇させる。その結果、スピーカ２２０からは、不快なノイズを発生させることなく、音声信号の音量が徐々に上昇させることができる。【００５８】
次に、オーディオ信号増幅回路１００の停止時の動作について説明する。時刻Ｔ１０にスリープ信号ＳＬＰがローレベルとなり、ミュート状態への遷移が指示される。ミュート制御部６０は、この指示を受けて、可変利得増幅器７０の利得ＧＡＩＮを徐々に低下させる。可変利得増幅器７０の利得が最小値となると、可変利得増幅器７０から出力されるアナログオーディオ信号ＳＩＧ１２は、直流電圧Ｖｄｄ／２となる。アナログオーディオ信号ＳＩＧ１２がＶｄｄ／２となると、スイッチング電圧Ｖｓｗのデューティ比は積分器４０による帰還制御によって５０％に固定される。【００５９】
その後、時刻Ｔ１１に、ミュート制御部６０は第４ミュート信号ＭＵＴＥ４をハイレベルに設定し、第２ミュート回路１６をアクティブとしてスピーカ２２０の入力端子を接地電位に固定することによりノイズの発生を防止する。【００６０】
次いで、時刻Ｔ１２に、ミュート制御部６０は、第１ミュート信号ＭＵＴＥ１をハイレベルに設定し、第１ミュート回路２０をアクティブとする。第１ミュート回路２０がアクティブとなると、Ｄ級アンプ１０のスイッチング動作が停止する。Ｄ級アンプ１０のスイッチング動作が停止すると、出力端子１０４に現れるスイッチング電圧Ｖｓｗは、第４抵抗Ｒ４、第５抵抗Ｒ５によってＶｄｄ／２に固定される。【００６１】
次いで、時刻Ｔ１３に、第２ミュート信号ＭＵＴＥ２をローレベルに、第３ミュート信号ＭＵＴＥ３をハイレベルに設定して、積分器４０を非アクティブとするとともに、電圧固定回路５０をアクティブとしてミュート状態に設定する。電圧固定回路５０がアクティブとなると、スイッチング電圧Ｖｓｗは、電圧固定回路５０によってＶｄｄ／２に固定される。その後、電源ラインに印加された電源電圧Ｖｄｄが低下し、これにともなって第１ミュート信号ＭＵＴＥ１〜第４ミュート信号ＭＵＴＥ４はいずれもローレベルとなり、電子機器２００が停止する。【００６２】
本実施の形態に係るオーディオ信号増幅回路１００によれば、積分器４０、第１ミュート回路２０、電圧固定回路５０、第２ミュート回路１６について独立にアクティブ、非アクティブを切り替えることができるため、オーディオ信号増幅回路１００の起動、あるいは停止時に、フィルタ１４の後段に設けられるスピーカ２２０からノイズが発生するのを好適に防止することができる。【００６３】
より具体的には、ミュート制御部６０は、オーディオ信号増幅回路１００を起動する際に、第１段階として、第２ミュート回路１６をアクティブに設定し、その状態で電圧固定回路５０をアクティブとすることにより、フィルタ１４の後段に接続されるスピーカ２２０からノイズを発生することなく、Ｄ級アンプ１０の出力端子１０４の電圧Ｖｓｗを所定の直流レベルＶｄｄ／２まで立ち上げることができる。
さらに、この初期状態から第２段階として、第１ミュート回路２０をアクティブとし、次いで積分器４０をアクティブとし、かつ電圧固定回路５０を非アクティブとする。このとき、積分器４０は、Ｄ級アンプ１０の出力端子１０４の電圧Ｖｓｗの時間平均値が、電圧固定回路５０により設定された電圧Ｖｄｄ／２に近くなるようにアナログ電圧ＳＩＧ１４を生成してパルス幅変調器３０から出力されるパルス幅変調信号Ｖｐｗｍのデューティ比を設定するため、電圧波形の不連続を抑制することができる。その後、第２ミュート回路１６を非アクティブとして、フィルタ１４の後段に接続されるスピーカ２２０から音声が出力可能な状態とすることにより、スピーカ２２０からのノイズの発生を抑えることができる。【００６４】
また、ミュート制御部６０は、オーディオ信号増幅回路１００を停止する際に、はじめに第２ミュート回路１６をオンすることにより、フィルタ１４の出力端子の電圧を接地電位に固定し、後段に接続されるスピーカ２２０から音声が出力されるのを防止することができる。次いで、第１ミュート回路２０をアクティブとしてＤ級アンプ１０の動作を停止し、電圧固定回路５０によりＤ級アンプ１０の出力端子１０４の電圧Ｖｓｗを所定値Ｖｄｄ／２に固定することにより、ノイズを発生することなく、オーディオ信号増幅回路１００を停止することができる。【００６５】
さらに、オーディオ信号増幅回路１００には、Ｄ級アンプ１０の出力端子１０４と電源ライン間に設けられる第４抵抗Ｒ４と、Ｄ級アンプ１０の出力端子１０４と接地間に設けられる第５抵抗Ｒ５と、を備えるため、オーディオ信号増幅回路１００の電源の立ち上げ時、立ち下げ時において、フィルタ１４のキャパシタＣｏ、Ｃ１の充放電を、第４抵抗Ｒ４、第５抵抗Ｒ５を介して速やかに行うことができるため、セットアップ時間、シャットダウン時間を短縮することができる。【００６６】
また、オーディオ信号増幅回路１００は、積分器４０の前段に、アナログオーディオ信号ＳＩＧ１０を増幅する可変利得増幅器７０を備え、ミュート制御部６０は、起動時においてこの可変利得増幅器７０の利得を、第２ミュート回路１６を非アクティブとしてミュート状態を解除した後に、徐々に増加させる。その結果、スピーカ２２０から発生するノイズを抑制することができる。また、ミュート制御部６０は、停止時においてこの可変利得増幅器７０の利得を最小値まで徐々に低下させた後に、第２ミュート回路１６から順に制御する。その結果、フィルタ１４の出力端子の電圧振幅は非常に小さくなるため、第２ミュート回路１６に使用するトランジスタのサイズを小型化することができる。【００６７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。【００６８】
図５は、積分器４０の変形例を示す回路図である。図５の積分器４０’は、図１に示す積分器４０と電圧固定回路５０と一体に構成されている。
積分器４０’は、演算増幅器４２、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第２キャパシタＣ２、を含む。
演算増幅器４２の反転入力端子には、アナログオーディオ信号ＳＩＧ１２が第１抵抗Ｒ１を介して入力され、非反転入力端子には、基準電圧Ｖｒｅｆとして電源電圧と接地電位の中点、すなわち、Ｖｄｄ／２なる電圧が印加される。第２キャパシタＣ２は、演算増幅器４２の出力端子と反転入力端子間に設けられる。演算増幅器４２の出力端子とＤ級アンプ１０の出力端子１０４間には、スイッチＳＷ１および第２抵抗Ｒ２が直列に接続される。
第３抵抗Ｒ３は、スイッチＳＷ１と第２抵抗Ｒ２の接続点と、演算増幅器４２の反転入力端子間に設けられる。【００６９】
スイッチＳＷ１がオンすると、演算増幅器４２、第１抵抗Ｒ１、第３抵抗Ｒ３によって反転増幅器が形成され、アナログオーディオ信号ＳＩＧ１２のレベルがＶｄｄ／２のとき、演算増幅器４２から出力されるアナログ電圧ＳＩＧ１４は、Ｖｄｄ／２となる。また、演算増幅器４２の出力端子と、第２抵抗Ｒ２を介して接続されるＤ級アンプ１０の出力端子１０４の電位も、Ｖｄｄ／２となる。すなわち、この積分器４０’は、スイッチＳＷ１がオンの状態において、図１の電圧固定回路５０として機能する。【００７０】
また、スイッチＳＷ１がオフすると、Ｄ級アンプ１０の出力端子１０４の電圧Ｖｓｗが、第２抵抗Ｒ２、第３抵抗Ｒ３を介して演算増幅器４２の反転入力端子に帰還される。図１の第１ミュート回路２０が非アクティブの状態では、出力端子１０４には、パルス幅変調されたスイッチング電圧Ｖｓｗが現れる。このスイッチング電圧Ｖｓｗは、第２抵抗Ｒ２、第３抵抗Ｒ３を介して帰還され、第２キャパシタＣ２により平滑化される。積分器４０’は、スイッチング電圧Ｖｓｗのデューティ比が、アナログオーディオ信号ＳＩＧ１２で規定されるデューティ比に近づくようにアナログ電圧ＳＩＧ１４を生成する。
すなわち、積分器４０’は、スイッチＳＷ１がオフの状態において、図１の積分器４０として機能する。【００７１】
図５の積分器４０’によれば、スイッチＳＷ１のオンオフを、ミュート制御部６０により制御することにより、積分器および電圧固定回路のいずれの機能をアクティブとするかを切り替えることができる。【００７２】
実施の形態では、積分器４０の前段に可変利得増幅器７０を設け、ミュート制御部６０によってオーディオ信号増幅回路１００の起動時、停止時において、第１ミュート回路２０、ドライバ回路１２等と同期して可変利得増幅器７０の利得を制御する場合について説明したが、これには限定されない。
たとえば、可変利得増幅器７０は、オーディオ信号増幅回路１００の外部に設けられていてもよい。この場合、図２に示す電子機器２００のＤＳＰ２３０等によって、可変利得増幅器７０の利得を制御してもよい。
すなわち、スピーカ２２０から発生するノイズを好適に抑制するためには、オーディオ信号増幅回路１００の起動時においては、可変利得増幅器７０の利得をミュート状態の解除後に徐々に増加すればよく、停止時においては、可変利得増幅器７０の利得をミュート状態の設定前に、徐々に減少すればよい。【００７３】
実施の形態においては、ミュート制御部６０は、第２ミュート回路１６を、第１ミュート回路２０および電圧固定回路５０と同時に制御する場合について説明したが、本発明はこれに限定されるものではない。たとえば、オーディオ用ＬＳＩ１１０内部のミュート制御部６０や積分器４０、電圧固定回路５０等に供給される電源電圧（Ｖｄｄ２とする）が、Ｄ級アンプ１０の電源電圧Ｖｄｄと別系統で供給されている場合には以下の制御を行ってもよい。この場合、電源電圧Ｖｄｄ２をあらかじめ立ち上げてミュート制御部６０をはじめとするオーディオ用ＬＳＩ１１０の内部回路を動作可能な状態にしておき、Ｄ級アンプ１０の電源電圧Ｖｄｄが立ち上がる以前に、第２ミュート回路１６をアクティブに設定し、その後、Ｄ級アンプ１０の電源電圧Ｖｄｄの立ち上がりのタイミングと同期して第１ミュート回路２０、電圧固定回路５０の制御を行ってもよい。【００７４】
実施の形態においては、オーディオ信号増幅回路１００の構成要素の内、オーディオ用ＬＳＩ１１０が１つの半導体集積回路に集積化される場合について説明したが、これに限定されるものではなく、複数のＬＳＩとして構成されてもよい。【００７５】
実施の形態に係るオーディオ信号増幅回路１００が搭載される電子機器２００としては、実施の形態で説明した図２のテレビ受像機に限定されるものではなく、ＣＤプレイヤやオーディオアンプなどに広く適用することができる。【００７６】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【産業上の利用可能性】
【００７７】
本発明は、オーディオ装置に利用することができる。
【図１】
2006132202.tif 000002
【図２】
2006132202.tif 000003
【図３】
2006132202.tif 000004
【図４】
2006132202.tif 000005
【図５】
2006132202.tif 000006
【国際調査報告】
2006132202.tif 000007
2006132202.tif 000008
2006132202.tif 000009
2006132202.tif 000010