【手続補正書】
【提出日】平成30年12月14日(2018.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１半導体層を含む第１素子部と第１配線パターンを含む第１配線部を有する第１部品と、第２半導体層を含む第２素子部と第２配線パターンを含む第２配線部を有する第２部品と、を、前記第１素子部と前記第２素子部との間に前記第１配線部と前記第２配線部とが位置するように接合する接合工程と、
前記第１配線パターンと前記第２配線パターンとが電気的に接続されるように、前記第１配線パターンおよび前記第２配線パターンに接する導電部材を、前記接合工程の後に、形成する形成工程と、を備え、
前記接合工程において、前記第１配線パターンは、第１導電層と、前記第１導電層とは異なる材料からなり、前記第１導電層と前記第１半導体層との間に配され、且つ、前記第１導電層に接する第２導電層と、を有し、
前記形成工程は、
前記第１配線パターンを部分的に除去し、且つ、前記第２配線パターンを露出する貫通孔を形成する第１段階と、
前記貫通孔に露出した前記第１配線パターンの側面及び前記第２配線パターンに接するように、チタン、チタン化合物、タンタル及びタンタル化合物のいずれかを少なくとも含む第１層を形成した後に、前記貫通孔の内部において、前記第１層に接する、銅、アルミニウム、又はタングステンを設ける第２段階と、を備えることを特徴とする半導体デバイスの製造方法。
【請求項２】
前記第１半導体層には、光電変換素子が設けられていることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記貫通孔は、前記第１配線パターンと前記第１半導体層との間に位置する第１絶縁体層と、前記第１配線パターンと前記第２配線パターンとの間に位置する第２絶縁体層と、
を貫通して形成され、
前記貫通孔の前記第１絶縁体層を貫通する部分の幅が、前記貫通孔の前記第２絶縁体層を貫通する部分の幅よりも大きいことを特徴とする請求項１または２に記載の半導体デバイスの製造方法。
【請求項４】
前記接合工程において、前記第１配線パターンは板状であり、
前記形成工程において、前記第１配線パターンに貫通孔を形成することを特徴とする請求項１から３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項５】
前記第２配線パターンは、チタン、窒化チタン、タンタル及び窒化タンタルのいずれかを少なくとも含む第３導電層と、前記第３導電層に接し、前記第３導電層とは異なる材料からなり、前記第３導電層と前記第２半導体層との間に配される第４導電層と、を有し、
前記第２段階において、前記第１層は、前記第４導電層に接するように形成されることを特徴とする請求項１から４のいずれか１項に記載の半導体デバイスの製造方法。
【請求項６】
前記第２段階において、前記貫通孔の内部に、銅、アルミニウム、又はタングステンを埋め込むことを特徴とする請求項１から５のいずれか１項に記載の半導体デバイスの製造方法。
【請求項７】
前記第１導電層と前記第２導電層とを通る断面において、前記貫通孔に露出した前記第１配線パターンの一方の前記側面から他方の前記側面までの幅が、第１の幅の部分と、前記第１の幅よりも狭く、前記第１の幅の部分よりも前記第２配線パターンの近くに位置する第２の幅の部分と、を含むように、前記形成工程において前記貫通孔を形成することを特徴とする請求項１から６のいずれか１項に記載の半導体デバイスの製造方法。
【請求項８】
前記第１段階において、前記貫通孔の幅が、前記第１導電層を露出する部分よりも前記第２導電層を露出する部分が広くなるように、前記貫通孔が形成されることを特徴とする請求項１から６のいずれか１項に記載の半導体デバイスの製造方法。
【請求項９】
前記貫通孔に露出した前記第１配線パターンの前記側面は曲面を含み、
前記第１層と前記曲面とが接していることを特徴とする請求項７又は８に記載の半導体デバイスの製造方法。
【請求項１０】
前記第１導電層は、銅又はアルミニウムを少なくとも含み、
前記第２導電層は、タンタル、窒化タンタル、チタンおよび窒化チタンのいずれかを少なくとも含むことを特徴とする請求項１乃至９のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１１】
前記第４導電層は、銅又はアルミニウムを少なくとも含むことを特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項１２】
前記形成工程の後に、前記第１素子部に対して前記第１配線部側とは反対側にマイクロレンズアレイを含む光学部材を配することを特徴とする請求項１から１１のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１３】
前記第２配線部は、第３配線パターンを含み、
前記第２配線パターンと前記３配線パターンとの間には絶縁材料が配されており、
前記接合工程の後に、前記第３配線パターンと接続するボンディングワイヤが配されることを特徴とする請求項１から１２のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１４】
第１半導体層と、
第２半導体層と、
前記第１半導体層と前記第２半導体層との間に配され、第１配線パターンを含む第１配線部と、
前記第１配線部と前記第２半導体層との間に配され、第２配線パターンを含む第２配線部と、
前記第１配線パターンと前記第２配線パターンとを電気的に接続する導電部材と、を備える半導体デバイスであって、
前記第１配線パターンは、第１導電層と、前記第１導電層とは異なる材料からなり、前記第１導電層と前記第１半導体層との間に配され、且つ、前記第１導電層に接する第２導電層と、を有し、
前記導電部材は、
前記第１配線パターンの第１部分の第１側面と当該第１側面に向かい合う前記第１配線パターンの第２部分の第２側面との間に位置し、
チタン、チタン化合物、タンタル及びタンタル化合物のいずれかを少なくとも含む第１層と、前記第１層に接する、銅、アルミニウム及びタングステンのいずれかを含み、
前記第１層は、前記第１配線パターンの前記第１側面と前記第２側面と前記第２配線パターンとに接しており、
前記導電部材は、前記第１側面と前記第２側面との間において、第１領域と、前記第１領域よりも前記第２配線パターンの近くに位置し、且つ、前記第１領域よりも幅の狭い第２領域と、を備えることを特徴とする半導体デバイス。
【請求項１５】
前記第１側面及び前記第２側面の少なくとも一方は、曲面を含み、
前記曲面と前記第１層とが接することを特徴とする請求項１４に記載の半導体デバイス。
【請求項１６】
前記第２配線パターンは、チタン、窒化チタン、タンタル及び窒化タンタルのいずれかを少なくとも含む第３導電層と、前記第３導電層に接し、前記第３導電層とは異なる材料からなり、前記第３導電層と前記第２半導体層との間に配される第４導電層と、を有し、
前記第１層は、前記第４導電層に接触する請求項１４又は１５に記載の半導体デバイス。
【請求項１７】
前記導電部材は、前記第１配線パターンを貫通して設けられていることを特徴とする請求項１４乃至１６のいずれか１項に記載の半導体デバイス。
【請求項１８】
前記第１領域の幅は、前記第１配線パターンの前記第２導電層を貫通する部分における幅であり、
前記第２領域の幅は、前記第１導電層を貫通する部分における幅であることを特徴とする請求項１７に記載の半導体デバイス。
【請求項１９】
前記第１側面及び前記第２側面は、複数の平面を組み合わせて構成されていることを特徴とする請求項１８に記載の半導体デバイス。
【請求項２０】
前記第１段階において、前記第１配線パターンの側面が複数の平面を組み合わせて構成された面となるように前記第１配線パターンの前記第１導電層及び前記第２導電層を除去することを特徴とする請求項１乃至１３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項２１】
請求項１４乃至１９のいずれか１項に記載の半導体デバイスと、
前記半導体デバイスを収容するパッケージと、
前記パッケージが実装された回路基板と、を備え、
前記半導体デバイスに光を導くための光学系を含む半導体装置。
【請求項２２】
請求項１４乃至１９のいずれか１項に記載の半導体デバイスを備える半導体装置と、前記半導体装置に接続された周辺装置と、を備える電子機器であって、
前記周辺装置は、演算装置、記憶装置、記録装置、通信装置あるいは表示装置であることを特徴とする電子機器。