【事件の表示】
　特願２０１６−５５４４１１「電力変換電子機器」拒絶査定不服審判事件〔平成２７年　９月　３日国際公開、ＷＯ２０１５／１３０７８７、平成２９年　４月１３日国内公表、特表２０１７−５１１１０３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１５年２月２５日（パリ条約による優先権主張外国庁受理　２０１４年２月２８日、米国）を国際出願日とする出願であって、その手続の経緯は以下のとおりである。
　平成２９年　５月２６日　　：手続補正書の提出
　平成３０年　３月１３日付け：拒絶理由通知
　平成３０年　６月２０日　　：意見書、手続補正書の提出
　平成３０年　７月１７日付け：拒絶査定
　平成３０年１１月２２日　　：審判請求書、手続補正書の提出
　令和　１年１１月２９日付け：拒絶理由通知
　令和　２年　５月１１日　　：意見書、手続補正書の提出
　令和　２年　７月２１日付け：拒絶理由（最後の拒絶理由）通知
　令和　２年１２月２８日　　：意見書、手続補正書の提出
第２　令和２年１２月２８日の手続補正についての補正却下の決定
[補正却下の決定の結論]
　令和２年１２月２８日の手続補正（以下「本件補正」という。）を却下する。
[理由]
１　本件補正
（１）本件補正後の特許請求の範囲の記載
　本件補正により、特許請求の範囲の請求項７については、次のとおり補正された（下線は補正箇所を示す。）。
「【請求項７】
　上部線路と、
　下部線路と、
　第１の直列インダクタによって第１出力に結合された第１脚、第２の直列インダクタによって第２出力に結合された第２脚、及び第３の直列インダクタによって第３出力に結合された第３脚と、
　前記第１出力と前記第２出力との間に結合された第１のキャパシタ、前記第２出力と前記第３出力との間に結合された第２のキャパシタ、及び前記第１出力と前記第３出力との間に結合された第３のキャパシタと、
　前記第１脚と前記上部線路との間に結合された第１上部主スイッチ、及び、前記第１脚と前記下部線路との間に結合された第１下部主スイッチであって、前記第１上部主スイッチ及び前記第１下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタと、前記少なくとも２つの炭化ケイ素トランジスタ間に逆並列で結合された単一の追加のダイオード（Ｄ１４，Ｄ１５）と、を備えている、第１上部主スイッチ及び第１下部主スイッチと、
　
前記第２脚と前記上部線路との間に結合された第２上部主スイッチ、及び、前記第２脚と前記下部線路との間に結合された第２下部主スイッチであって、前記第２上部主スイッチ及び前記第２下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第２上部主スイッチ及び第２下部主スイッチと、
　前記第３脚と前記上部線路との間に結合された第３上部主スイッチ、及び、前記第３脚と前記下部線路との間に結合された第３下部主スイッチであって、前記第３上部主スイッチ及び前記第３下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第３上部主スイッチ及び第３下部主スイッチと、
　
前記第１脚、前記第２脚、及び前記第３脚の出力電流を監視するように構成されたコントローラであって、前記コントローラは、
れ、
、前記コントローラは、前記第２上部主スイッチと前記第２下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力との間で第２のＤＣ−ＡＣ変換をもたらすように構成され、前記第２のＤＣ−ＡＣ変換中に、前記第２上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第３上部主スイッチと前記第３下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力
との間で第３のＤＣ−ＡＣ変換をもたらすように構成され、前記第３のＤＣ−ＡＣ変換中に、前記第３上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第１、第２、及び第３出力からの正弦波ＡＣ出力信号が互いに１２０度位相がずれている
　を備えている、
３相
（２）本件補正前の特許請求の範囲
　本件補正前の、令和２年５月１１日にされた手続補正により補正された特許請求の範囲の請求項７及び９の記載は次のとおりである。
「【請求項７】
　上部線路と、
　下部線路と、
　第１の直列インダクタによって第１出力に結合された第１脚、第２の直列インダクタによって第２出力に結合された第２脚、及び第３の直列インダクタによって第３出力に結合された第３脚と、
　前記第１出力と前記第２出力との間に結合された第１のキャパシタ、前記第２出力と前記第３出力との間に結合された第２のキャパシタ、及び前記第１出力と前記第３出力との間に結合された第３のキャパシタと、
　前記第１脚と前記上部線路との間に結合された第１上部主スイッチ、及び、前記第１脚と前記下部線路との間に結合された第１下部主スイッチであって、前記第１上部主スイッチ及び前記第１下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタと、前記少なくとも２つの炭化ケイ素トランジスタ間に逆並列で結合された単一の追加のダイオード（Ｄ１４，Ｄ１５）と、を備えている、第１上部主スイッチ及び第１下部主スイッチと、
　前記第１上部主スイッチと前記第１下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第１出力との間で第１のＤＣ−ＡＣ変換をもたらすように構成されたコントローラであって、前記第１のＤＣ−ＡＣ変換中に、前記第１上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされる、コントローラと
　を備えている、インバータ。」
「【請求項９】
　請求項７に記載のインバータであって、
　前記インバータは、３相インバータであり、
　さらに、
　前記第２脚と前記上部線路との間に結合された第２上部主スイッチ、及び、前記第２脚と前記下部線路との間に結合された第２下部主スイッチであって、前記第２上部主スイッチ及び前記第２下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第２上部主スイッチ及び第２下部主スイッチと、
　前記第３脚と前記上部線路との間に結合された第３上部主スイッチ、及び、前記第３脚と前記下部線路との間に結合された第３下部主スイッチであって、前記第３上部主スイッチ及び前記第３下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第３上部主スイッチ及び第３下部主スイッチと
　を備え、
　前記コントローラは、さらに、
　前記第２上部主スイッチと前記第２下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力との間で第２のＤＣ−ＡＣ変換をもたらすように構成され、前記第２のＤＣ−ＡＣ変換中に、前記第２上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、
　前記第３上部主スイッチと前記第３下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力（当審注：「第３出力」の誤記、以下、「第３出力」とする。）との間で第３のＤＣ−ＡＣ変換をもたらすように構成され、前記第３のＤＣ−ＡＣ変換中に、前記第３上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第１、第２、及び第３出力からの正弦波ＡＣ出力信号が互いに１２０度位相がずれている、インバータ。」
２　補正の適否
　請求項７についての本件補正は、本件補正前の請求項７を引用する請求項９について独立形式とし、さらに、本件補正前の請求項９に記載した発明を特定するために必要な事項である「コントローラ」について、「前記第１脚、前記第２脚、及び前記第３脚の出力電流を監視するように構成されたコントローラ」と限定するものである。
　上記補正は、本件補正前の請求項７を引用する請求項９に記載された発明を特定するために必要な事項に限定を付加するものであり、本件補正前の請求項７を引用する請求項９に記載された発明と本件補正の請求項７に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　なお、本件補正により、本件補正前の請求項９は削除されており、特許法第１７条の２第５項第１号に掲げる請求項の削除を目的とするものにも該当する。
　よって、本件補正は、特許法第１７条の２第５項第１号及び第２号に掲げる事項を目的とするものである。
　そこで、本件補正における特許請求の範囲に記載されている事項により特定される請求項７に係る発明（以下、「本件補正発明」という。）が、特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか（特許出願の際独立して特許を受けることができるものであるか）について以下に検討する。 
（１）本件補正発明
　本件補正発明は、上記「１（１）【請求項７】」に記載したとおりのものである。
（２）引用例及びその記載事項
ア　令和２年７月２１日付けで当審が通知した拒絶理由（以下、「当審拒絶理由」という。）に引用され、本願の優先日前に頒布された刊行物である特開２０１３−２１９８７４号公報（平成２５年１０月２４日公開、以下「引用例１」という。）には、図面とともに以下の事項が記載されている（なお、下線は当審で付した。以下同様）。
「【０００８】
　このようなスイッチ素子への応用が期待されている素子に、
ＳｉＣ  ＭＯＳＦＥＴ（
ＳｉＣＭＯＳ
「【００２２】
　（実施の形態１）
　《電力変換装置（主要部）の構成例および動作例》
　図１は、本発明の
実施の形態１による電力変換装置
ゲートドライバ制御回路
と
ゲート駆動回路
を備える。
【００２３】
　スイッチ素子ＳＷ１，ＳＷ２は、例えばｎチャネル型のＳｉＣ  ＭＯＳＦＥＴ（ＳｉＣＭＯＳ）によって構成される。ＳＷ１は、ドレインに電源電圧ＶＣＣ（例えば３００Ｖ等）が供給され、ソースがＳＷ２のドレインに接続される。ＳＷ２のソースには、接地電源電圧ＶＳＳ（例えば０Ｖ等）が供給される。
還流ダイオードＤＩ１，ＤＩ２は、それぞれ、ＳＷ１，ＳＷ２のソース・ドレイン間にソース側をアノード、ドレイン側をカソードとして挿入される。
「【００５３】
　（実施の形態３）
　《電力変換装置（全体）の構成例および動作例［１］》
　図９は、本発明の
実施の形態３による電力変換装置
電力変換装置は、
実施の形態１の方式を所謂三相インバータ装置に適用したものとなっている。
ＳＷ１ｕ，ＳＷ１ｖ，ＳＷ１ｗ，ＳＷ２ｕ，ＳＷ２ｖ，ＳＷ２ｗ
は、ｎチャネル型のＳｉＣＭＯＳを用いたスイッチ素子であり
各ソース・ドレイン間にそれぞれ還流ダイオードＤ１ｕ，Ｄ１ｖ，Ｄ１ｗ，Ｄ２ｕ，Ｄ２ｖ，Ｄ２ｗが接続されている。ＳＷ１ｕ，ＳＷ１ｖ，ＳＷ１ｗは上アーム側に配置され、ＳＷ２ｕ，ＳＷ２ｖ，ＳＷ２ｗは下アーム側に配置され、ＳＷ１ｕ，ＳＷ２ｕはＵ相用、ＳＷ１ｖ，ＳＷ２ｖはＶ相用、ＳＷ１ｗ，ＳＷ２ｗはＷ相用である。
【００５４】
　
ＧＤ１ｕ，ＧＤ１ｖ，ＧＤ１ｗ，ＧＤ２ｕ，ＧＤ２ｖ，ＧＤ２ｗは、
ゲート駆動回路であり、それぞれ、ＳＷ１ｕ，ＳＷ１ｖ，ＳＷ１ｗ，ＳＷ２ｕ，ＳＷ２ｖ，ＳＷ２ｗを駆動する。
上アーム側スイッチ素子の
ドレインノード
と下アーム側スイッチ素子の
ソースノード
との間には、電源電圧ＶＣＣとコンデンサＣ０が接続される。各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＣＣからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成する。ＬＤ
負荷回路
【００５５】
　ここで、
Ｕ相、Ｖ相、Ｗ相のそれぞれのハードスイッチング動作
　上記記載及び図面から、引用例１には「電力変換装置」に関して、次の技術的事項が記載されている。
・実施の形態３による電力変換装置は、実施の形態１の電力変換装置を三相インバータ装置に適用したものである（【００２２】、【００５３】）。
・実施の形態１による電力変換装置は、ゲート駆動回路とそれを制御するゲートドライバ制御回路とを備えている（【００２２】）。
・電力変換装置は、ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（ＳｉＣＭＯＳ）を用いたスイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗと、ＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗの各ソース・ドレイン間にそれぞれ接続される還流ダイオードＤ１ｕ、Ｄ１ｖ、Ｄ１ｗ、Ｄ２ｕ、Ｄ２ｖ、Ｄ２ｗと（【０００８】、【００５３】）、それぞれＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗを駆動するゲート駆動回路ＧＤ１ｕ、ＧＤ１ｖ、ＧＤ１ｗ、ＧＤ２ｕ、ＧＤ２ｖ、ＧＤ２ｗとを備えている（【００５４】）。
・還流ダイオードＤ１ｕ、Ｄ１ｖ、Ｄ１ｗ、Ｄ２ｕ、Ｄ２ｖ、Ｄ２ｗは、スイッチ素子ＳＷｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗの各ソース・ドレイン間に、それぞれアノードをソース側、カソードをドレイン側として接続されている（図９、【００２３】）。
・スイッチ素子ＳＷ１ｕ，ＳＷ１ｖ，ＳＷ１ｗは上アーム側に配置され、スイッチ素子ＳＷ２ｕ，ＳＷ２ｖ，ＳＷ２ｗは下アーム側に配置され（【００５３】）、上アーム側スイッチ素子のドレインノードと下アーム側スイッチ素子のソースノードとの間には、電源電圧ＶＣＣとコンデンサＣ０が接続されているので（【００５４】）、図９より、電源電圧ＶＣＣとコンデンサＣ０の一端に上アーム側スイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗのドレインノードが第１線路（電源電圧ＶＣＣの正側の線路）を介して接続され、電源電圧ＶＣＣとコンデンサＣ０の他端に下アーム側スイッチ素子であるＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗのソースノードが第２線路（電源電圧ＶＣＣの負側の線路）を介して接続されていることが見て取れる。
・スイッチ素子ＳＷ１ｕ，ＳＷ２ｕはＵ相用、スイッチ素子ＳＷ１ｖ，ＳＷ２ｖはＶ相用、スイッチ素子ＳＷ１ｗ，ＳＷ２ｗはＷ相用であり（【００５３】）、ＬＤは負荷回路であるから（【００５４】）、図９より、スイッチ素子ＳＷ１ｕのソースノードとスイッチ素子ＳＷ２ｕのドレインノードとの接続点、スイッチ素子ＳＷ１ｖのソースノードとスイッチ素子ＳＷ２ｖのドレインノードとの接続点、及びスイッチ素子ＳＷ１ｗのソースノードとスイッチ素子ＳＷ２ｗのドレインノードとの接続点は、負荷回路ＬＤにそれぞれ第３線路（Ｕ相用の線路）、第４線路（Ｖ相用の線路）、及び第５線路（Ｗ相用の線路）を介して接続されていることが見て取れる。
・各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＣＣからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成し（【００５４】）、スイッチ素子はハードスイッチングされる（【００５５】）。
　以上のことから、実施の形態３による電力変換装置に着目し、上記記載事項及び図面を総合勘案すると、引用例１には、電力変換装置ついて、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「三相インバータ装置に適用した電力変換装置であって、
　ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（ＳｉＣＭＯＳ）を用いたスイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗと、
　スイッチ素子ＳＷｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗの各ソース・ドレイン間に、それぞれアノードをソース側、カソードをドレイン側として接続される還流ダイオードＤ１ｕ、Ｄ１ｖ、Ｄ１ｗ、Ｄ２ｕ、Ｄ２ｖ、Ｄ２ｗと、
　それぞれスイッチ素子ＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗを駆動するゲート駆動回路ＧＤ１ｕ、ＧＤ１ｖ、ＧＤ１ｗ、ＧＤ２ｕ、ＧＤ２ｖ、ＧＤ２ｗと、
　各ゲート駆動回路を制御するゲートドライバ制御回路とを備え、
　スイッチ素子ＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗは上アーム側に配置され、スイッチ素子ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗは下アーム側に配置され、電源電圧ＶＣＣとコンデンサＣ０の一端に上アーム側スイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗのドレインノードが第１線路を介して接続され、電源電圧ＶＣＣとコンデンサＣ０の他端に下アーム側スイッチ素子であるＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗのソースノードが第２線路を介して接続され、
　スイッチ素子ＳＷ１ｕ、ＳＷ２ｕはＵ相用、スイッチ素子ＳＷ１ｖ、ＳＷ２ｖはＶ相用、スイッチ素子ＳＷ１ｗ、ＳＷ２ｗはＷ相用であり、スイッチ素子ＳＷ１ｕのソースノードとスイッチ素子ＳＷ２ｕのドレインノードとの接続点、スイッチ素子ＳＷ１ｖのソースノードとスイッチ素子ＳＷ２ｖのドレインノードとの接続点、及びスイッチ素子ＳＷ１ｗのソースノードとスイッチ素子ＳＷ２ｗのドレインノードとの接続点は、負荷回路ＬＤにそれぞれ第３線路、第４線路、及び第５線路を介して接続され、
　各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＣＣからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成し、スイッチ素子はハードスイッチングされる、電力変換装置。」
イ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開平８−１１６６７７号公報（平成８年５月７日公開、以下「引用例２」という。）には、図面とともに以下の事項が記載されている。
「【００１２】添付図面を参照するに、各図を通して同一または対応する部分には同じ参照符号を付して示しており、図１は、本発明による方法を適用して効果のある電力変換回路１を示している。これは、ＤＣ電圧源５によって給電される三相変換器である。ＤＣ電圧源５は、例えば、整流器を介してＡＣ電圧グリッドから給電される電圧リンクのキャパシタバンクであってよい。この変換器の各相6.１−6.３は、少なくとも２つのスイッチ２を備える。それらスイッチ２のうちの第一のスイッチは、ＤＣ電圧源５の正極性の端子７とその相の負荷端子９との間に配置されており、第二のスイッチは、その負荷端子９とＤＣ電圧源５の負極性の端子８との間に配置されている。そして、これら各スイッチ２は、少なくとも１つの制御スイッチ素子と、この制御スイッチ素子に対して逆並列関係に接続されたフリーホイールダイオード１３とを備えている。その制御スイッチ素子は、例えば、スイッチモジュール１４からなるのであるが、
一つのスイッチ２当り複数のスイッチモジュール１４を設けるようにすることもできる。電流容量を増大させるためには、複数のモジュールを並列に接続することができ
ウ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開２００３−００７９６９号公報（平成１５年１月１０日公開、以下「引用例３」という。）には、図面とともに以下の事項が記載されている。
「【００７０】図８は、本発明の第４の具体例としての電力用半導体モジュールの要部構成を表す平面図である。同図についても、図１乃至図７に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
【００７１】本具体例においては、
ひとつのダイオード１３に対して、２つのスイッチング素子１２Ａ、１２Ｂが並列接続されている。本発明においては、スイッチング素子とダイオードの電流容量に応じて、このような並列接続の構成を適宜採ることができる。
エ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開２０１１−１８８６７６号公報（平成２３年９月２２日公開、以下「引用例４」という。）には、図面とともに以下の事項が記載されている。
「【００１８】
　図３は、図２の第１のインバータ回路１８及び第２のインバータ回路１９部分を更に詳細に示した回路図である。第１のインバータ回路１８の
各スイッチ５１から５４は、それぞれ６個のスイッチング素子が並列に接続されており
各スイッチ８１から８４はそれぞれ３個のスイッチング素子が並列に接続され
【００１９】
　ここで、各スイッチング素子の容量が同じ場合、
インバータの容量は並列接続されたスイッチング素子の個数によって決定される
オ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開２００９−２７８７６６号公報（平成２１年１１月２６日公開、以下「引用例５」という。）には、図面とともに以下の事項が記載されている。
「【００７２】
　尚本実施形態では、昇圧コンバータ１０は、第一のスイッチング素子であるトランジスタ１１、第二のスイッチング素子であるトランジスタ１２により構成されるものとして説明したが、これに限定されない。
【００７３】
　例えば昇圧コンバータ１０は、
第一のスイッチング素子を複数の並列接続されたトランジスタにより構成しても良い。また第二のスイッチング素子を複数の並列接続されたトランジスタにより構成しても良い。
カ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開２０１２−０１９６８２号公報（平成２４年１月２６日公開、以下「引用例６」という。）には、図面とともに以下の事項が記載されている。
「【００５９】
なお、図１と図２では、定電圧生成部１０３はスイッチング素子として機能するトランジスタ１０２を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、複数のトランジスタが一のスイッチング素子として機能していても良い。
一のスイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていても良い
　ここで、上記イないしカの記載より、トランジスタを備えた電力変換回路において、電流容量を増大させる等のために、互いに並列に、直接結合された少なくとも２つのトランジスタを用いることは、周知の技術であるといえる。
キ　当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開２０１３−３８８４４号公報（平成２５年２月２１日公開、以下「引用例７」という。）には、図面とともに以下の事項が記載されている。
「【００６０】
　
フィルタ５は、インバータ４から出力されるＵ相、Ｖ相、Ｗ相の三相交流信号
スイッチングノイズを除去する。フィルタ５は、
接続点ｎ1，ｎ2，ｎ3の出力ラインにそれぞれインダクタＬFを接続し、その後段の各出力ライン間にキャパシタＣFを接続した逆Ｌ型回路で構成される。
　上記段落【００６０】及び図３記載より、引用例７には、次の周知技術が記載されている。
「三相インバータ装置において、第１〜第３のインダクタ（ＬF）によって、第１〜第３出力（Ｕ相、Ｖ相、Ｗ相）と第１〜第３脚（接続点ｎ1，ｎ2，ｎ3）とをそれぞれ結合し、それぞれの出力の間に第１〜第３のキャパシタ（ＣF）を設けフィルタを構成する技術。」
（３）引用発明との対比
　本件補正発明と引用発明とを対比する。
ア　引用発明は「電源電圧ＶＣＣとコンデンサＣ０の一端に上アーム側スイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗのドレインノードが第１線路を介して接続され」るので、「上アーム側スイッチ素子であるＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ」が「第１線路」に接続しているといえる。
　そうすると、引用発明の「第１線路」は、本件補正発明の第１上部主スイッチ、第２上部主スイッチ及び第３上部主スイッチが結合する「上部線路」に相当する。
　同様に、引用発明の「第２線路」は、本件補正発明の「下部線路」に相当する。
イ　引用発明において、「負荷回路ＬＤ」が「電力変換装置」の出力に接続されていることは明らかであるから、引用発明の「負荷回路ＬＤにそれぞれ」「接続され」た「第３線路」、「第４線路」及び「第５線路」は、それぞれ、本件補正発明の「第１出力に結合された第１脚」、「第２出力に結合された第２脚」及び「第３出力に結合された第３脚」に相当する。
　但し、第１出力に結合された第１脚、第２出力に結合された第２脚及び第３出力に結合された第３脚において、本件補正発明は、それぞれ「直列インダクタ」によって「結合」されるのに対して、引用発明は、そのような特定がない点で相違する。
　また、本件補正発明は、「前記第１出力と前記第２出力との間に結合された第１のキャパシタ、前記第２出力と前記第３出力との間に結合された第２のキャパシタ、及び前記第１出力と前記第３出力との間に結合された第３のキャパシタと」を備えているのに対して、引用発明ではその旨の特定がなされていない点で相違する。
ウ
（ア）引用発明の「スイッチ素子ＳＷ１ｕ」は、ソースノードが「第３線路」に接続され、ドレインノードが「第１線路」に接続されるものである。また、「還流ダイオードＤ１ｕ」は、「スイッチ素子ＳＷ１ｕ」のソースドレイン間にソース側をアノード、ドレイン側をカソードとして接続されるものであるから、アノードが「第３線路」に接続され、カソードが「第１線路」に接続されるものである。
　したがって、引用発明の「スイッチ素子ＳＷ１ｕ」と「還流ダイオードＤ１ｕ」とからなる構成は、本件補正発明の「前記第１脚と前記上部線路との間に結合された第１上部主スイッチ」に相当する。
（イ）引用発明の「スイッチ素子ＳＷ２ｕ」は、ドレインノードが「第３線路」に接続され、ソースノードが「第２線路」に接続されるものである。また、「還流ダイオードＤ２ｕ」は、「スイッチ素子ＳＷ２ｕ」のソースドレイン間にソース側をアノード、ドレイン側をカソードとして接続されるものであるから、カソードが「第３線路」に接続され、アノードが「第２線路」に接続されるものである。
　したがって、引用発明の「スイッチ素子ＳＷ２ｕ」と「還流ダイオードＤ２ｕ」とからなる構成は、本件補正発明の「前記第１脚と前記下部線路との間に結合された第１下部主スイッチ」に相当する。
（ウ）引用発明の「スイッチ素子ＳＷ１ｕ」及び「スイッチ素子ＳＷ２ｕ」は、「ＳｉＣ　ＭＯＳＦＥＴ」「を用いたスイッチ素子」であるから、「炭化ケイ素トランジスタ」である。また、引用発明の「還流ダイオードＤ１ｕ」及び「還流ダイオードＤ２ｕ」は、「スイッチ素子ＳＷ１ｕ」及び「スイッチ素子ＳＷ２ｕ」のソースドレイン間にそれぞれソース側をアノード、ドレイン側をカソードとして接続されるものであるから、それぞれ「スイッチ素子ＳＷ１ｕ」及び「スイッチ素子ＳＷ２ｕ」間に逆並列で結合された単一のダイオードである。
　したがって、引用発明の「ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（以下ＳｉＣＭＯＳ）を用いたスイッチ素子であるＳＷ１ｕ、ＳＷ２ｕ」と、スイッチ素子の「各ソース・ドレイン間にそれぞれ」「接続される還流ダイオードＤ１ｕ、Ｄ２ｕ」とからなる構成と、本件補正発明とは、「前記第１上部主スイッチ及び前記第１下部主スイッチはそれぞれ、炭化ケイ素トランジスタと、前記炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオード（Ｄ１４，Ｄ１５）と、を備えている、第１上部主スイッチ及び第１下部主スイッチ」である点で共通する。
　但し、本件補正発明は、第１上部主スイッチ及び第１下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であり、炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードが、（トランジスタに組み込まれるボディダイオードではなく）「追加」のダイオードであるのに対し、引用発明ではその旨の特定がなされていない点で相違する。
エ
（ア）引用発明の「スイッチ素子ＳＷ１ｖ」は、ソースノードが「第４線路」に接続され、ドレインノードが「第１線路」に接続されるものである。
　したがって、引用発明の「スイッチ素子ＳＷ１ｖ」は、本件補正発明の「前記第２脚と前記上部線路との間に結合された第２上部主スイッチ」に相当する。
（イ）引用発明の「スイッチ素子ＳＷ２ｖ」は、ドレインノードが「第４線路」に接続され、ソースノードが「第２線路」に接続されるものである。
　したがって、引用発明の「スイッチ素子ＳＷ２ｖ」は、本件補正発明の「前記第２脚と前記下部線路との間に結合された第２下部主スイッチ」に相当する。
（ウ）引用発明の「スイッチ素子ＳＷ１ｖ」及び「スイッチ素子ＳＷ２ｖ」は、「ＳｉＣ　ＭＯＳＦＥＴ」「を用いたスイッチ素子」であるから、「炭化ケイ素トランジスタ」である。
　したがって、引用発明の「ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（以下ＳｉＣＭＯＳ）を用いたスイッチ素子である」「ＳＷ１ｖ、ＳＷ２ｖ」と、本件補正発明とは、「前記第２上部主スイッチ及び前記第２下部主スイッチはそれぞれ、炭化ケイ素トランジスタとを備えている、第２上部主スイッチ及び第２下部主スイッチ」である点で共通する。
　但し、本件補正発明は、第２上部主スイッチ及び第２下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違する。
オ　上記エと同様に、引用発明の「スイッチ素子ＳＷ１ｗ」は、本件補正発明の「前記第３脚と前記上部線路との間に結合された第３上部主スイッチ」に相当し、引用発明の「スイッチ素子ＳＷ２ｗ」は、本件補正発明の「前記第３脚と前記下部線路との間に結合された第３下部主スイッチ」に相当する。
　また、引用発明の「ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（以下ＳｉＣＭＯＳ）を用いたスイッチ素子である」「ＳＷ１ｗ、ＳＷ２ｗ」と本件補正発明とは、「前記第３上部主スイッチ及び前記第３下部主スイッチはそれぞれ、炭化ケイ素トランジスタとを備えている、第３上部主スイッチ及び第３下部主スイッチ」である点で共通する。
　但し、本件補正発明は、第３上部主スイッチ及び第３下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違する。
カ　引用発明の「それぞれスイッチ素子ＳＷ１ｕ、ＳＷ１ｖ、ＳＷ１ｗ、ＳＷ２ｕ、ＳＷ２ｖ、ＳＷ２ｗを駆動するゲート駆動回路ＧＤ１ｕ、ＧＤ１ｖ、ＧＤ１ｗ、ＧＤ２ｕ、ＧＤ２ｖ、ＧＤ２ｗ」は、「対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＣＣからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成」するものであるから、「ゲート駆動回路ＧＤ１ｕ」が「スイッチ素子ＳＷ１ｕ」をオン状態とオフ状態との間でスイッチングし、「ゲート駆動回路ＧＤ２ｕ」が「スイッチ素子ＳＷ２ｕ」をオン状態とオフ状態との間でスイッチングすることにより、直流信号となるＶＣＣからＵ相の交流信号を生成するものである。そして、引用発明において、直流信号となるＶＣＣは「第１線路」と「第２線路」との間に入力され、Ｕ相の交流信号は「第３線路」から出力されることは明らかであるから、引用発明の「ゲート駆動回路ＧＤ１ｕ」と「ゲート駆動回路ＧＤ２ｕ」とからなる構成は、第１線路及び第２線路と第３線路との間で、本件補正発明でいう「第１のＤＣ−ＡＣ変換」をもたらすように構成されたものである。
　また、引用発明の「スイッチ素子ＳＷ１ｕ及びＳＷ２ｕ」は「ハードスイッチングされる」ものであるから、「ゲート駆動回路ＧＤ１ｕ」及び「ゲート駆動回路ＧＤ２ｕ」によって、「第１のＤＣ−ＡＣ変換」中に、オン状態とオフ状態との間でハードスイッチングされるものである。
　したがって、引用発明の「ゲート駆動回路ＧＤ１ｕ」と「ゲート駆動回路ＧＤ２ｕ」を制御する「ゲートドライバ制御回路」と、本件補正発明とは、「前記第１上部主スイッチと前記第１下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第１出力との間で第１のＤＣ−ＡＣ変換をもたらすように構成され、前記第１のＤＣ−ＡＣ変換中に、前記第１上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。 
　同様に、引用発明の「ゲート駆動回路ＧＤ１ｖ」と「ゲート駆動回路ＧＤ２ｖ」を制御する「ゲートドライバ制御回路」と本件補正発明とは、「前記第２上部主スイッチと前記第２下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力との間で第２のＤＣ−ＡＣ変換をもたらすように構成され、前記第２のＤＣ−ＡＣ変換中に、前記第２上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。
　また、引用発明の「ゲート駆動回路ＧＤ１ｗ」と「ゲート駆動回路ＧＤ２ｗ」を制御する「ゲートドライバ制御回路」と本件補正発明とは、「前記第３上部主スイッチと前記第３下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第３出力との間で第３のＤＣ−ＡＣ変換をもたらすように構成され、前記第３のＤＣ−ＡＣ変換中に、前記第３上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。
　ここで、本件補正発明は、「第１上部及び下部主スイッチ」、「第２上部及び下部主スイッチ」及び「第３上部及び下部主スイッチ」の炭化ケイ素トランジスタが「少なくとも２つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違することは、上記エないしオで述べたとおりである。
キ　引用発明は「それぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成」するのである。ここで、三相交流信号のＵ相、Ｖ相、Ｗ相は、正弦波ＡＣ出力信号が互いに１２０度位相がずれているものであることは自明である。
　そうすると、引用発明の「各ゲート駆動回路」が「対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるＶＣＣからそれぞれ位相が異なる三相（Ｕ相、Ｖ相、Ｗ相）の交流信号を生成」するように制御する「ゲートドライバ制御回路」は、本件補正発明の「前記第１、第２、及び第３出力からの正弦波ＡＣ出力信号が互いに１２０度位相がずれている、コントローラ」に相当する。
　但し、コントローラが、本件補正発明は「前記第１脚、前記第２脚、及び前記第３脚の出力電流を監視するように構成されたコントローラ」であるのに対して、引用発明ではその旨の特定がなされていない点で相違する。
ク　引用発明の「三相インバータ装置に適用したものとなっている電力変換装置」は、本件補正発明の「３相インバータ」に相当する。
　上記アないしクによれば、本件補正発明と引用発明とは、次の（一致点）及び（相違点）を有する。
（一致点）
「上部線路と、
　下部線路と、
　第１出力に結合された第１脚、第２出力に結合された第２脚、及び第３出力に結合された第３脚と、
　前記第１脚と前記上部線路との間に結合された第１上部主スイッチ、及び、前記第１脚と前記下部線路との間に結合された第１下部主スイッチであって、前記第１上部主スイッチ及び前記第１下部主スイッチはそれぞれ、炭化ケイ素トランジスタと、前記炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードと、を備えている、第１上部主スイッチ及び第１下部主スイッチと、
　前記第２脚と前記上部線路との間に結合された第２上部主スイッチ、及び、前記第２脚と前記下部線路との間に結合された第２下部主スイッチであって、前記第２上部主スイッチ及び前記第２下部主スイッチはそれぞれ、炭化ケイ素トランジスタを備えている、第２上部主スイッチ及び第２下部主スイッチと、
　前記第３脚と前記上部線路との間に結合された第３上部主スイッチ、及び、前記第３脚と前記下部線路との間に結合された第３下部主スイッチであって、前記第３上部主スイッチ及び前記第３下部主スイッチはそれぞれ、炭化ケイ素トランジスタを備えている、第３上部主スイッチ及び第３下部主スイッチと、
　コントローラであって、前記コントローラは、前記第１上部主スイッチと前記第１下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第１出力との間で第１のＤＣ−ＡＣ変換をもたらすように構成され、前記第１のＤＣ−ＡＣ変換中に、前記第１上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記コントローラは、前記第２上部主スイッチと前記第２下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力との間で第２のＤＣ−ＡＣ変換をもたらすように構成され、前記第２のＤＣ−ＡＣ変換中に、前記第２上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第３上部主スイッチと前記第３下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第３出力との間で第３のＤＣ−ＡＣ変換をもたらすように構成され、前記第３のＤＣ−ＡＣ変換中に、前記第３上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第１、第２、及び第３出力からの正弦波ＡＣ出力信号が互いに１２０度位相がずれている、コントローラと
　を備えている、３相インバータ。」
（相違点１）
　第１出力に結合された第１脚、第２出力に結合された第２脚及び第３出力に結合された第３脚が、本件補正発明は、それぞれ「直列インダクタ」によって「結合」されるのに対して、引用発明は、そのような特定がない点。
（相違点２）
　本件補正発明は、「前記第１出力と前記第２出力との間に結合された第１のキャパシタ、前記第２出力と前記第３出力との間に結合された第２のキャパシタ、及び前記第１出力と前記第３出力との間に結合された第３のキャパシタと」を備えているのに対して、引用発明ではその旨の特定がなされていない点。
（相違点３）
　本件補正発明は、第１上部主スイッチ及び第１下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であり、炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードが、（トランジスタに組み込まれるボディダイオードではなく）「追加」のダイオードであるのに対し、引用発明ではその旨の特定がなされていない点。
（相違点４）
　本件補正発明は、第２上部主スイッチ及び第２下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であるのに対し、引用発明ではその旨の特定がなされていない点。
（相違点５）
　本件補正発明は、第３上部主スイッチ及び第３下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも２つ」であるのに対し、引用発明ではその旨の特定がなされていない点。
（相違点６）
　コントローラが、本件補正発明は「前記第１脚、前記第２脚、及び前記第３脚の出力電流を監視するように構成されたコントローラ」であるのに対して、引用発明ではその旨の特定がなされていない点。
（４）判断
　上記相違点について検討する。
ア　相違点１及び２について
　三相インバータ装置において、第１〜第３のインダクタによって、第１〜第３出力と第１〜第３脚とをそれぞれ結合し、それぞれの出力の間に第１〜第３のキャパシタを設けてフィルタを構成することは周知の技術である（必要であれば、引用例７（上記「（２）　キ」）参照。）。
　引用発明の「三相インバータ装置に適用した電力変換装置」においても、上記周知技術を採用し、上記相違点１及び２に係る構成を得ることは、当業者が適宜なし得ることである。
イ　相違点３について
　トランジスタを備えた電力変換回路において、電流容量を増大させる等のために、互いに並列に、直接結合された少なくとも２つのトランジスタを用いることは、周知の技術である（必要であれば、引用例２〜６（上記「（２）　イないしカ」）を参照。）。そうすると、引用発明の「電力変換装置」において、上記周知技術を採用し、「ｎチャネル型のＳｉＣ　ＭＯＳＦＥＴ（ＳｉＣＭＯＳ）を用いた」「スイッチ素子ＳＷ１ｕ」及び「スイッチ素子ＳＷ２ｕ」として、それぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを用いることは、当業者が適宜なし得ることである。
　そして、トランジスタのドレインとソースとの間の還流用のダイオードを、トランジスタに組み込まれるボディダイオードではなく、外付けダイオードで構成することは例示するまでもなく周知であるから、引用発明においても「還流ダイオードＤ１ｕ及びＤ２ｕ」を、外付けダイオード、すなわち、本件補正発明でいう「追加」のダイオードとすることは、当業者が適宜なし得ることである。
　したがって、引用発明及び周知技術に基づいて、上記相違点３に係る構成を得ることは、当業者が容易になし得ることである。
ウ　相違点４及び５について
　上記相違点３で検討したのと同様に、引用発明において、「スイッチ素子ＳＷ１ｖ」、「スイッチ素子ＳＷ１ｗ」、「スイッチ素子ＳＷ２ｖ」及び「スイッチ素子ＳＷ２ｗ」として、それぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを用いることは、当業者が適宜なし得ることである。
　したがって、引用発明及び周知技術に基づいて、上記相違点４及び５に係る構成を得ることは、当業者が容易になし得ることである。
エ　相違点６について
　三相のインバータ装置において、各相の出力電流を測定して測定情報を制御装置に供給し、スイッチング素子を制御することは周知技術である（例えば、特開２０１２−８５３８１号公報（【００１８】、【００２３】、【００２４】、図１）、特開２００４−２９７９９９号公報（【００４６】、【００４７】、図５）等参照。）。
　そうすると、引用発明の「三相インバータ装置に適用した電力変換装置」において、上記周知技術を採用し、「第３線路」、「第４線路」及び「第５線路」の出力電流を測定して、（本件補正発明の「コントローラ」に相当する）「ゲートドライバ制御回路」に供給し、ゲート駆動回路を制御することは、当業者が適宜なし得ることである。
　したがって、引用発明及び周知技術に基づいて、上記相違点６に係る構成を得ることは、当業者が容易になし得ることである。
オ　そして、これらの相違点を総合的に勘案しても、本件補正発明の奏する作用効果は、引用発明及周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
カ　よって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。  
（５）本件補正についてむすび  
　本件補正は、特許法第１７条の２第６項で準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記補正の却下の結論のとおり決定する。
第３　本願発明について  
１　本願発明  
　本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、令和２年５月１１日付けの手続補正により補正された特許請求の範囲の請求項１ないし１３に記載された事項により特定されるものであるところ、本願の請求項７に係る発明（以下「本願発明」という。）は、その請求項７に記載された事項により特定される、上記「第２［理由］１　（２）」に記載のとおりのものである。
２　拒絶の理由の概要
　令和２年７月２１日の当審が通知した拒絶理由（最後の拒絶理由）のうち、本願発明に係る理由は、次のとおりのものである。
　本願発明は、本願の出願前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献７に記載された発明及び周知技術（引用文献１ないし６、１１等参照）に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、というものである。
引用文献１：国際公開第２０１３／０６９３２６号
引用文献２：特開平８−１１６６７７号公報（本審決における引用例２）
引用文献３：特開２００３−００７９６９号公報（本審決における引用例３）
引用文献４：特開２０１１−１８８６７６号公報（本審決における引用例４）
引用文献５：特開２００９−２７８７６６号公報（本審決における引用例５）
引用文献６：特開２０１２−０１９６８２号公報（本審決における引用例６）
引用文献７：特開２０１３−２１９８７４号公報（本審決における引用例１）
引用文献１１：特開２０１３−３８８４４号公報（本審決における引用例７）
３　引用文献及びその記載事項  
　拒絶の理由で引用された引用文献７（引用例１）の記載事項及び引用発明は、上記「第２［理由］　２（２）引用例及びその記載事項　ア」に記載したとおりである。
４　対比・判断
　本願発明は、上記「第２［理由］２」で検討した本件補正発明から、「３相インバータ」の「３相」であることの限定を省き、さらに、「前記第２脚と前記上部線路との間に結合された第２上部主スイッチ、及び、前記第２脚と前記下部線路との間に結合された第２下部主スイッチであって、前記第２上部主スイッチ及び前記第２下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第２上部主スイッチ及び第２下部主スイッチと、前記第３脚と前記上部線路との間に結合された第３上部主スイッチ、及び、前記第３脚と前記下部線路との間に結合された第３下部主スイッチであって、前記第３上部主スイッチ及び前記第３下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも２つの炭化ケイ素トランジスタを備えている、第３上部主スイッチ及び第３下部主スイッチと、前記第１脚、前記第２脚、及び前記第３脚の出力電流を監視するように構成されたコントローラであって、前記コントローラは、」「前記第２上部主スイッチと前記第２下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第２出力との間で第２のＤＣ−ＡＣ変換をもたらすように構成され、前記第２のＤＣ−ＡＣ変換中に、前記第２上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第３上部主スイッチと前記第３下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第３出力との間で第３のＤＣ−ＡＣ変換をもたらすように構成され、前記第３のＤＣ−ＡＣ変換中に、前記第３上部及び下部主スイッチの前記少なくとも２つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第１、第２、及び第３出力からの正弦波ＡＣ出力信号が互いに１２０度位相がずれている」ことの限定を省いたものである。
　したがって、上記「第２［理由］２（３）」を踏まえると、本願発明と引用発明は上記相違点１ないし３の点で相違し、その余の点で一致する。
　そして、上記相違点１ないし３については、上記「第２［理由］２（４）」に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
第４　むすび  
　以上のとおり、本願の請求項７に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項に論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。