(57)【要約】  本発明に係るスピン注入方式のＭＲＡＭは、メモリセル１０とワードドライバ３０を備える。メモリセル１０は、磁気抵抗素子１と、その磁気抵抗素子１の一端にソース／ドレインの一方が接続された選択トランジスタＴＲとを有する。ワードドライバ３０は、選択トランジスタＴＲのゲート電極に接続されたワード線ＷＬを駆動する。そのワードドライバ３０は、磁気抵抗素子１に書き込まれる書き込みデータＤＷに応じて、ワード線ＷＬの駆動電位を変化させる。
2008018266.tif 000002
【特許請求の範囲】
【請求項１】
スピン注入方式の磁気ランダムアクセスメモリであって、  磁気抵抗素子と前記磁気抵抗素子の一端にソース／ドレインの一方が接続された選択トランジスタとを有するメモリセルと、  前記選択トランジスタのゲート電極に接続されたワード線を駆動するワードドライバと  を備え、  前記ワードドライバは、前記磁気抵抗素子に書き込まれる書き込みデータに応じて、前記ワード線の駆動電位を変化させる  磁気ランダムアクセスメモリ。
【請求項２】
請求の範囲１に記載の磁気ランダムアクセスメモリであって、  前記書き込みデータが第１データの場合、前記ワードドライバは、前記ワード線を第１駆動電位で駆動し、  前記書き込みデータが前記第１データと逆の第２データの場合、前記ワードドライバは、前記ワード線を前記第１駆動電位より高い第２駆動電位で駆動する  磁気ランダムアクセスメモリ。
【請求項３】
請求の範囲２に記載の磁気ランダムアクセスメモリであって、  前記第１駆動電位は、電源電位であり、  前記第２駆動電位は、前記電源電位より所定の電圧だけ高い  磁気ランダムアクセスメモリ。
【請求項４】
請求の範囲２又は３に記載の磁気ランダムアクセスメモリであって、  前記書き込みデータが前記第１データの場合、前記選択トランジスタの前記ソースの電位は第１ソース電位であり、  前記書き込みデータが前記第２データの場合、前記選択トランジスタの前記ソースの電位は第２ソース電位であり、  前記第１駆動電位と前記第２ソース電位の間の電位差は、前記第１駆動電位と前記第１ソース電位の間の電位差よりも小さい  磁気ランダムアクセスメモリ。
【請求項５】
請求の範囲２又は３に記載の磁気ランダムアクセスメモリであって、  更に、  前記ソース／ドレインの他方に接続された共通配線と、  前記磁気抵抗素子の他端に接続されたビット線と、  前記ビット線に接続された書き込み回路と  を備え、  前記共通配線の電位は所定の電位に固定されており、  前記書き込みデータが前記第１データの場合、前記書き込み回路は、前記ビット線に前記所定の電位より低い電位を印加し、  前記書き込みデータが前記第２データの場合、前記書き込み回路は、前記ビット線に前記所定の電位より高い電位を印加する  磁気ランダムアクセスメモリ。
【請求項６】
請求の範囲２又は３に記載の磁気ランダムアクセスメモリであって、  更に、  前記ソース／ドレインの他方に接続されたビット線と、  前記磁気抵抗素子の他端に接続された共通配線と、  前記ビット線に接続された書き込み回路と  を備え、  前記共通配線の電位は所定の電位に固定されており、  前記書き込みデータが前記第１データの場合、前記書き込み回路は、前記ビット線に前記所定の電位より低い電位を印加し、  前記書き込みデータが前記第２データの場合、前記書き込み回路は、前記ビット線に前記所定の電位より高い電位を印加する  磁気ランダムアクセスメモリ。
【請求項７】
請求の範囲２又は３に記載の磁気ランダムアクセスメモリであって、  更に、  前記ソース／ドレインの他方に接続された第１ビット線と、  前記磁気抵抗素子の他端に接続された第２ビット線と、  前記第１ビット線及び前記第２ビット線に接続された書き込み回路と  を備え、  前記書き込みデータが前記第１データの場合、前記書き込み回路は、前記第１ビット線に前記第２ビット線よりも低い電位を印加し、  前記書き込みデータが前記第２データの場合、前記書き込み回路は、前記第１ビット線に前記第２ビット線よりも高い電位を印加する  磁気ランダムアクセスメモリ。
【請求項８】
請求の範囲２乃至７のいずれかに記載の磁気ランダムアクセスメモリであって、  前記ワードドライバは、  前記第１駆動電位を前記第２駆動電位に変換するレベルシフタと、  前記第１駆動電位、前記レベルシフタが出力する前記第２駆動電位、及び前記書き込みデータが入力されるセレクタと  を有し、  前記書き込みデータが前記第１データの場合、前記セレクタは、前記第１駆動電位を前記ワード線に出力し、  前記書き込みデータが前記第２データの場合、前記セレクタは、前記第２駆動電位を前記ワード線に出力する  磁気ランダムアクセスメモリ。
【請求項９】
スピン注入方式に基づく磁気ランダムアクセスメモリの書き込み方法であって、  前記磁気ランダムアクセスメモリは、磁気抵抗素子と前記磁気抵抗素子の一端にソース／ドレインの一方が接続された選択トランジスタを有するメモリセルを備え、  前記書き込み方法は、  （Ａ）前記磁気抵抗素子に書き込まれる書き込みデータが第１データの場合、前記選択トランジスタのゲート電極に接続されたワード線を第１駆動電位で駆動するステップと、  （Ｂ）前記書き込みデータが前記第１データと逆の第２データの場合、前記ワード線を前記第１駆動電位より高い第２駆動電位で駆動するステップと  を含む  磁気ランダムアクセスメモリの書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、磁気ランダムアクセスメモリ（MRAM： Magnetic Random Access Memory）及びその動作方法に関する。特に、本発明は、スピン注入方式に基づくＭＲＡＭにおける書き込み制御技術に関する。
【背景技術】
【０００２】  ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。具体的には、磁気抵抗素子は、トンネルバリヤ層が２層の強磁性体層で挟まれた磁気トンネル接合（MTJ; Magnetic Tunnel Junction）を有し、ＭＴＪ素子とも呼ばれる。その２層の強磁性体層は、磁化の向き（orientation）が固定されたピン層（pinned layer）と、磁化の向きが反転可能なフリー層（free layer）から構成される。【０００３】  ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲ比（ΔＲ／Ｒ）は、数１０％〜数１００％になることが知られている。ＭＲＡＭは、このようなＭＴＪ素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。データの読み出しは、ＭＴＪに電流を流し、抵抗値の大小を検出することによって行われる。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転させることによって行われる。【０００４】  ＭＲＡＭに対するデータの書き込み方法として、従来、アステロイド方式やトグル方式が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。【０００５】  微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入（spin transfer）方式」が提案されている。例えば、特開２００４−２０７７０７号公報、特開２００５−１９５６１号公報、特開２００６−９３４３２号公報、M. Hosomi, et al., "A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM", International Electron Devices Meeting, Technical Digest, pp. 473-476, 2005、を参照されたい。スピン注入方式によれば、強磁性導体にスピン偏極電流（spin-polarized current）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Spin Transfer Magnetization Switching」と参照される）。スピン注入磁化反転の概略を、図１を参照することによって説明する。【０００６】  図１において、ＭＴＪ素子１は、磁性体層であるフリー層２とピン層４、及びフリー層２とピン層４に挟まれた非磁性体層であるトンネルバリヤ層３を備えている。ここで、磁化の向きが固定されたピン層４は、フリー層２よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層２とピン層４の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。【０００７】  図１に示されるスピン注入磁化反転は、ＣＰＰ（Current Perpendicular to Plane）方式により実現され、書き込み電流ＩＷは膜面に垂直に注入される。具体的には、データ“０”からデータ“１”への遷移時、書き込み電流ＩＷはピン層４からフリー層２へ流れる。この場合、��ピンフィルターとしてのピン層４と同じスピン状態を有する電子が、フリー層２からピン層４に移動する。そして、スピントランスファー（スピン角運動量の授受）効果により、フリー層２の磁化が反転する。一方、データ“１”からデータ“０”への遷移時、書き込み電流ＩＷはフリー層２からピン層４へ流れる。この場合、スピンフィルターとしてのピン層４と同じスピン状態を有する電子が、ピン層４からフリー層２に移動する。その結果、スピントランスファー効果により、フリー層２の磁化が反転する。【０００８】  このように、スピン注入磁化反転では、スピン電子の移動により、データの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層２の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するため、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。【０００９】  図２Ａ及び図２Ｂは、１つのメモリセルを示しており、メモリセルの選択および双方向の書き込み電流ＩＷを実現するための従来の回路構成を概略的に示している。１つのメモリセルは、ＭＴＪ素子１と選択トランジスタＴＲを有している。ＭＴＪ素子１の一端はビット線ＢＬに接続されており、その他端は選択トランジスタＴＲに接続されている。選択トランジスタＴＲのソース／ドレインの一方は、ＭＴＪ素子１に接続されており、他方はプレート線ＰＬに接続されている。プレート線ＰＬの電位は、中間電位Ｖｐｌ（＝Ｖｄｄ／２）に固定されている。選択トランジスタＴＲのゲート電極は、ワード線ＷＬに接続されている。【００１０】  データ書き込み時、ワード線ＷＬには電源電位Ｖｄｄが印加され、これにより、選択トランジスタＴＲがＯＮする。“０”書き込み時、図２Ａに示されるように、ビット線ＢＬには電源電位Ｖｄｄが印加される。その結果、ビット線ＢＬ（電位：Ｖｄｄ）からプレート線ＰＬ（電位：Ｖｐｌ）に書き込み電流ＩＷが流れる。一方、“１”書き込み時、図２Ｂに示されるように、ビット線ＢＬにはグランド電位が印加される。その結果、プレート線ＰＬ（電位：Ｖｐｌ）からビット線ＢＬ（電位：０）に書き込み電流ＩＷが流れる。このようにして、ＭＴＪ素子１に対して双方向に書き込み電流ＩＷを流すことが可能となる。
【発明の開示】
【００１１】  本願発明者は、次の点に着目した。スピン注入方式のＭＲＡＭでは、書き込み時と読み出し時とで電流経路が同じであるため、書き込みマージンと読み出しマージンとの間にトレードオフの関係が存在する。
【００１２】  例えば、書き込み動作時に大きな書き込み電流値を確保するために、ＭＴＪの抵抗値が比較的小さく設計される場合を考える。この場合、読み出し動作時に検出される抵抗値に関して、選択トランジスタＴＲのオン抵抗の寄与が大きくなり、ＭＴＪの抵抗値の変動ΔＲが顕著でなくなる。すなわち、読み出し信号の品質が劣化し、正確な読み出しが困難になる。これを避けるには、ＭＲ比を数１００％以上になるように設計する必要がある。しかしながら、ＭＲ比が高くなるにつれて、データ“１”状態（反平行状態）でのＭＴＪの抵抗値が高くなる。この場合、データ“１”状態からデータ“０”状態への遷移時に、閾値を超える十分な書き込み電流ＩＷを供給することが困難になる。
【００１３】  このように、書き込みの動作マージンと読み出しの動作マージンと間にはトレードオフの関係が存在する。このトレードオフは、ＭＴＪ素子１に求められる抵抗特性（抵抗値、ＭＲ比）に制限を与えている。このように、スピン注入方式のＭＲＡＭにおける動作マージンは決して広いとは言えず、ＭＴＪ素子１に関する書き込み閾値や抵抗特性を厳密に設計する必要がある。
【００１４】  トレードオフの問題を避ける１つの手段は、選択トランジスタＴＲのオン抵抗自体を低減することである。選択トランジスタＴＲのオン抵抗を極力小さくすることによって、閾値を超える書き込み電流ＩＷを供給しやすくなる。オン抵抗を下げる１つの方法として、選択トランジスタＴＲのサイズを大きくすることが考えられる。しかしながらその場合、メモリセルのサイズも同時に増大してしまう。よって、この方法は、ＭＲＡＭの大容量化の観点から望ましくない。スピン注入方式のＭＲＡＭにおいて、メモリセルサイズを増大させることなく、十分な書き込み電流ＩＷを供給することができる技術が望まれる。
【００１５】  本発明の第１の観点において、スピン注入方式のＭＲＡＭが提供される。そのＭＲＡＭは、メモリセルとワードドライバを備える。メモリセルは、磁気抵抗素子と、その磁気抵抗素子の一端にソース／ドレインの一方が接続された選択トランジスタとを有する。ワードドライバは、選択トランジスタのゲート電極に接続されたワード線を駆動する。本発明によれば、ワードドライバは、磁気抵抗素子に書き込まれる書き込みデータに応じて、ワード線の駆動電位を変化させる。
【００１６】  このような構成により、選択トランジスタにおけるゲート・ソース電圧を、書き込みデータに応じて自由に調整することが可能となる。選択トランジスタのオン抵抗は、ゲート・ソース電圧が小さくなるほど大きくなり、ゲート・ソース電圧が大きくなるほど小さくなる。従って、ワード線の駆動電位を調整し、ゲート・ソース電圧を増加させることによって、選択トランジスタのオン抵抗を低減することが可能となる。オン抵抗が小さくなれば、閾値を超える書き込み電流を供給しやすくなる。
【００１７】  例えば、図２Ａ及び図２Ｂで示された従来の構成を考える。図２Ｂで示された“１”書き込み時、選択トランジスタＴＲでのゲート・ソース電圧は、少なくとも“Ｖｄｄ−Ｖｐｌ”より大きい。しかしながら、図２Ａで示された“０”書き込み時、選択トランジスタＴＲでのゲート・ソース電圧は、せいぜい“Ｖｄｄ−Ｖｐｌ”にしかならない。よって、特に“０”書き込み時において、選択トランジスタＴＲのオン抵抗は大きくなってしまう（数ｋΩ〜数１０ｋΩ）。この大きなオン抵抗が、供給可能な書き込み電流値を下げる原因となる。更に、データ“１”状態のＭＴＪの抵抗値は大きいため、“０”書き込み時に十分な書き込み電流ＩＷを確保することが余計に困難になる。
【００１８】  従って、本発明によれば、図２Ａで示された例において、ワードドライバは、ワード線を電源電位より高い電位で駆動する。その結果、ゲート・ソース電圧は十分に大きくなり、選択トランジスタのオン抵抗が低減される。オン抵抗が小さくなれば、閾値を超える書き込み電流を供給しやすくなる。ここで、オン抵抗を低減するために、選択トランジスタのサイズを大きくする必要はない。また、供給可能な書き込み電流値を増加させるために、ＭＴＪ素子の抵抗特性に厳しい制限を課す必要がない。つまり、ＭＴＪ素子に関して許容される抵抗値の幅が広がる。このように、本発明によれば、ＭＲＡＭの動作マージンが向上する。
【００１９】  本発明の第２の観点において、スピン注入方式に基づくＭＲＡＭの書き込み方法が提供される。そのＭＲＡＭは、磁気抵抗素子と磁気抵抗素子の一端にソース／ドレインの一方が接続された選択トランジスタを有するメモリセルを備えている。本発明に係る書き込み方法は、（Ａ）磁気抵抗素子に書き込まれる書き込みデータが第１データの場合、選択トランジスタのゲート電極に接続されたワード線を第１駆動電位で駆動するステップと、（Ｂ）書き込みデータが第１データと逆の第２データの場合、ワード線を第１駆動電位より高い第２駆動電位で駆動するステップと、を含む。
【００２０】  本発明によれば、書き込みデータに応じてワード線の駆動電位を調整することによって、選択トランジスタのオン抵抗を低減することが可能となる。これにより、供給可能な書き込み電流値を増加し、閾値を超える書き込み電流を供給しやすくなる。ここで、選択トランジスタのサイズを大きくする必要はないため、ＭＲＡＭの大容量化が可能となる。また、ＭＴＪ素子の抵抗特性に厳しい制限を課す必要もなく、許容される抵抗値の幅が広がる。このように、広い動作マージンを有するスピン注入方式のＭＲＡＭを実現することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】図１は、スピン注入方式によるデータ書き込みを説明するための概念図である。
【図２Ａ】図２Ａは、従来の“０”書き込みを概略的に示す回路図である。
【図２Ｂ】図２Ｂは、従来の“１”書き込みを概略的に示す回路図である。
【図３Ａ】図３Ａは、本発明の第１の実施の形態における“０”書き込みを概略的に示す回路図である。
【図３Ｂ】図３Ｂは、本発明の第１の実施の形態における“１”書き込みを概略的に示す回路図である。
【図４Ａ】図４Ａは、本発明の第２の実施の形態における“０”書き込みを概略的に示す回路図である。
【図４Ｂ】図４Ｂは、本発明の第２の実施の形態における“１”書き込みを概略的に示す回路図である。
【図５Ａ】図５Ａは、本発明の第３の実施の形態における“０”書き込みを概略的に示す回路図である。
【図５Ｂ】図５Ｂは、本発明の第３の実施の形態における“１”書き込みを概略的に示す回路図である。
【図６】図６は、本発明に係る書き込み特性を示すグラフ図である。
【図７】図７は、本発明に係るＭＲＡＭの構成の一例を示すブロック図である。
【発明を実施するための最良の形態】
【００２２】  添付図面を参照して、本発明に係る磁気ランダムアクセスメモリ（ＭＲＡＭ；Magnetic Random Access Memory）及びその動作方法を説明する。本発明に係るＭＲＡＭにおいては、スピン注入方式によりデータの書き込みが行われる。【００２３】  １．第１の実施の形態  図３Ａ及び図３Ｂは、第１の実施の形態に係るメモリセル１０ａの構成及びデータ書き込みを説明するための概略図である。メモリセル１０ａは、ＭＴＪ素子１と選択トランジスタ（セルトランジスタ）ＴＲを備えている。選択トランジスタＴＲは、ＭＯＳトランジスタである。【００２４】  ＭＴＪ素子１は、図１に示された構造と同様の構造を有している。すなわち、ＭＴＪ素子１は、ピン層４上にトンネルバリヤ層３を介してフリー層２が積層されたボトムピン構造を有している。図３Ａ及び図３Ｂにおいて、フリー層２の磁化は矢印で示されている。このＭＴＪ素子１の一端はビット線ＢＬに接続されており、その他端は選択トランジスタＴＲに接続されている。より詳細には、ＭＴＪ素子１のフリー層２がビット線ＢＬに接続されており、ピン層４が選択トランジスタＴＲのソース／ドレインの一方に接続されている。【００２５】  選択トランジスタＴＲのゲート電極は、ワード線ＷＬに接続されている。選択トランジスタＴＲのソース／ドレインの一方は、ＭＴＪ素子１に接続されており、他方はプレート線ＰＬに接続されている。プレート線ＰＬは、複数のメモリセルに共通に接続された共通配線であり、その電位は所定の電位Ｖｐｌに固定されている。所定の電位Ｖｐｌは、電源電位Ｖｄｄとグランド電位Ｇｎｄとの中間電位であり、典型的にはＶｄｄ／２である。【００２６】  図３Ａは、メモリセル１０ａに対する“０”書き込みを示している。“０”書き込み時、ビット線ＢＬには、中間電位Ｖｐｌより高い電源電位Ｖｄｄが印加される。この時、書き込み電流ＩＷは、ビット線ＢＬ（電位：Ｖｄｄ）からプレート線ＰＬ（電位：Ｖｐｌ）に流れる。つまり、ＭＴＪ素子１において、フリー層２からピン層４に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“０”が書き込まれる。【００２７】  ここで、本実施の形態によれば、選択トランジスタＴＲをＯＮさせるために、選択トランジスタＴＲのゲート電極には、通常の電源電位Ｖｄｄより高い電位Ｖｄｈが印加される。すなわち、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。例えば、その駆動電位Ｖｄｈは、Ｖｄｄ＋Ｖｐｌに設定される。この場合、選択トランジスタＴＲでのゲート・ソース電圧（ゲート電位とソース電位との間の電位差Ｖｇｓ）は、“Ｖｄｄ”である。この値は、図２Ａにおける従来のゲート・ソース電圧“Ｖｄｄ−Ｖｐｌ”より十分大きい。【００２８】  一方、図３Ｂは、メモリセル１０ａに対する“１”書き込みを示している。“１”書き込み時、ワード線ＷＬは電源電位Ｖｄｄで駆動され、選択トランジスタＴＲのゲート電極には電源電位Ｖｄｄが印加される。ビット線ＢＬには、中間電位Ｖｐｌより低いグランド電位Ｇｎｄが印加される。この時、書き込み電流ＩＷは、プレート線ＰＬ（電位：Ｖｐｌ）からビット線ＢＬ（電位：０）に流れる。つまり、ＭＴＪ素子１において、ピン層４からフリー層２に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“１”が書き込まれる。【００２９】  このように、本実施の形態によれば、メモリセル１０ａに書き込まれるデータに応じて、ワード線ＷＬの駆動電位が変動する。つまり、必要に応じて、選択トランジスタＴＲにおけるゲート・ソース電圧が調整され得る。選択トランジスタＴＲのオン抵抗は、ゲート・ソース電圧が小さくなるほど大きくなり、ゲート・ソース電圧が大きくなるほど小さくなる。従って、ワード線ＷＬの駆動電位を調整することによって、データ書き込み時の選択トランジスタＴＲのオン抵抗を低減することが可能となる。オン抵抗が小さくなれば、閾値を超える書き込み電流ＩＷを供給しやすくなる。【００３０】  仮に、ワード線ＷＬの駆動電位が常に電源電位Ｖｄｄに設定されるとする（図２Ａ、図２Ｂ参照）。この場合、“１”書き込み時のゲート・ソース電圧は、少なくとも“Ｖｄｄ−Ｖｐｌ”より大きいが、“０”書き込み時のゲート・ソース電圧は、“Ｖｄｄ−Ｖｐｌ”にしかならない。“０”書き込み時の方が、ゲート・ソース電圧が小さく、選択トランジスタＴＲのオン抵抗が大きくなる。よって、少なくとも“０”書き込み時のオン抵抗を低減することが好適である。そのため、図３Ａで示されたように、“０”書き込み時、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。結果として、ゲート・ソース電圧は“Ｖｄｄ−Ｖｐｌ”より大きくなり、オン抵抗はより小さくなる。従って、供給可能な書き込み電流値が増加し、閾値を超える書き込み電流ＩＷを供給しやすくなる。【００３１】  本実施の形態によれば、選択トランジスタＴＲのオン抵抗を低減するために、選択トランジスタＴＲのサイズを大きくする必要はない。従って、ＭＲＡＭの大容量化が可能となる。また、供給可能な書き込み電流値を増加させるために、ＭＴＪ素子１の抵抗特性に厳しい制限を課す必要もない。従って、ＭＴＪ素子１に関して許容される抵抗値の幅が広がる。このように、ＭＲＡＭの動作マージンが向上する。【００３２】  尚、ＭＴＪ素子１は、ボトムピン構造の代わりに、フリー層２上にトンネルバリヤ層３を介してピン層４が積層されたトップピン構造を有していてもよい。この場合は、ピン層４がビット線ＢＬに接続され、フリー層２が選択トランジスタＴＲに接続される。その場合は、書き込み電流ＩＷの方向が反対になるだけであり、上記と同様の議論が適用される。つまり、“１”書き込み時に、ワード線ＷＬが駆動電圧Ｖｄｈで駆動されればよい。【００３３】  ２．第２の実施の形態  図４Ａ及び図４Ｂは、第２の実施の形態に係るメモリセル１０ｂの構成及びデータ書き込みを説明するための概略図である。以下、第１の実施の形態と重複する説明は適宜省略される。【００３４】  ＭＴＪ素子１の一端はプレート線ＰＬに接続されており、その他端は選択トランジスタＴＲに接続されている。より詳細には、ＭＴＪ素子１のフリー層２がプレート線ＰＬに接続されており、ピン層４が選択トランジスタＴＲのソース／ドレインの一方に接続されている。選択トランジスタＴＲのソース／ドレインの他方は、ビット線ＢＬに���続されている。選択トランジスタＴＲのゲート電極は、ワード線ＷＬに接続されている。【００３５】  図４Ａは、メモリセル１０ｂに対する“０”書き込みを示している。“０”書き込み時、ワード線ＷＬは電源電位Ｖｄｄで駆動され、選択トランジスタＴＲのゲート電極には電源電位Ｖｄｄが印加される。ビット線ＢＬには、中間電位Ｖｐｌより低いグランド電位Ｇｎｄが印加される。この時、書き込み電流ＩＷは、プレート線ＰＬ（電位：Ｖｐｌ）からビット線ＢＬ（電位：０）に流れる。つまり、ＭＴＪ素子１において、フリー層２からピン層４に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“０”が書き込まれる。【００３６】  一方、図４Ｂは、メモリセル１０ｂに対する“１”書き込みを示している。“１”書き込み時、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。例えば、その駆動電位Ｖｄｈは、Ｖｄｄ＋Ｖｐｌに設定される。ビット線ＢＬには、中間電位Ｖｐｌより高い電源電位Ｖｄｄが印加される。この時、書き込み電流ＩＷは、ビット線ＢＬ（電位：Ｖｄｄ）からプレート線ＰＬ（電位：Ｖｐｌ）に流れる。つまり、ＭＴＪ素子１において、ピン層４からフリー層２に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“１”が書き込まれる。【００３７】  仮に、ワード線ＷＬの駆動電位が常に電源電位Ｖｄｄに設定されるとする。この場合、“０”書き込み時のゲート・ソース電圧は“Ｖｄｄ−Ｇｎｄ”であるが、“１”書き込み時のゲート・ソース電圧は、“Ｖｄｄ−Ｖｐｌ”に満たない。“１”書き込み時の方が、ゲート・ソース電圧が小さく、選択トランジスタＴＲのオン抵抗が大きくなる。よって、少なくとも“１”書き込み時のオン抵抗を低減することが好適である。そのため、図４Ｂで示されたように、“１”書き込み時、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。結果として、ゲート・ソース電圧はより大きくなり、オン抵抗はより小さくなる。従って、供給可能な書き込み電流値が増加し、閾値を超える書き込み電流ＩＷを供給しやすくなる。【００３８】  このように、本実施の形態においても、メモリセル１０ｂに書き込まれるデータに応じて、ワード線ＷＬの駆動電位が変動する。つまり、必要に応じて、選択トランジスタＴＲにおけるゲート・ソース電圧が調整され、オン抵抗が低減される。これにより、第１の実施の形態と同様の効果が得られる。【００３９】  尚、ＭＴＪ素子１は、ボトムピン構造の代わりに、フリー層２上にトンネルバリヤ層３を介してピン層４が積層されたトップピン構造を有していてもよい。この場合は、ピン層４がプレート線ＰＬに接続され、フリー層２が選択トランジスタＴＲに接続される。その場合は、書き込み電流ＩＷの方向が反対になるだけであり、上記と同様の議論が適用される。つまり、“０”書き込み時に、ワード線ＷＬが駆動電圧Ｖｄｈで駆動されればよい。【００４０】  ３．第３の実施の形態  図５Ａ及び図５Ｂは、第３の実施の形態に係るメモリセル１０ｃの構成及びデータ書き込みを説明するための概略図である。以下、第１の実施の形態と重複する説明は適宜省��される。【００４１】  選択トランジスタＴＲのゲート電極は、ワード線ＷＬに接続されている。選択トランジスタＴＲのソース／ドレインの一方は、第１ビット線ＢＬに接続され、その他方は、ＭＴＪ素子１の一端（ピン層４）に接続されている。ＭＴＪ素子１の他端（フリー層２）は、第２ビット線／ＢＬに接続されている。第１ビット線ＢＬと第２ビット線／ＢＬは、相補的ビット線対を構成している。つまり、第１ビット線ＢＬに電源電位Ｖｄｄが印加される場合、第２ビット線／ＢＬにはグランド電位Ｇｎｄが印加され、第１ビット線ＢＬにグランド電位Ｇｎｄが印加される場合、第２ビット線／ＢＬには電源電位Ｖｄｄが印加される。【００４２】  図５Ａは、メモリセル１０ｃに対する“０”書き込みを示している。“０”書き込み時、ワード線ＷＬは電源電位Ｖｄｄで駆動され、選択トランジスタＴＲのゲート電極には電源電位Ｖｄｄが印加される。第１ビット線ＢＬにはグランド電位Ｇｎｄが印加され、第２ビット線／ＢＬには電源電位Ｖｄｄが印加される。この時、書き込み電流ＩＷは、第２ビット線／ＢＬ（電位：Ｖｄｄ）から第１ビット線ＢＬ（電位：０）に流れる。つまり、ＭＴＪ素子１において、フリー層２からピン層４に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“０”が書き込まれる。【００４３】  一方、図５Ｂは、メモリセル１０ｃに対する“１”書き込みを示している。“１”書き込み時、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。例えば、その駆動電位Ｖｄｈは、“Ｖｄｄ＋ｄＶ”に設定される。ここで、電位差ｄＶは、ＭＴＪ素子１の両端における電位差であり、書き込み電流ＩＷの値とＭＴＪ素子１の抵抗値との積で与えられる。第１ビット線ＢＬには電源電位Ｖｄｄが印加され、第２ビット線／ＢＬにはグランド電位Ｇｎｄが印加される。この時、書き込み電流ＩＷは、第１ビット線ＢＬ（電位：Ｖｄｄ）から第２ビット線／ＢＬ（電位：０）に流れる。つまり、ＭＴＪ素子１において、ピン層４からフリー層２に向けて書き込み電流ＩＷが流れる。その結果、スピン注入磁化反転により、ＭＴＪ素子１にデータ“１”が書き込まれる。【００４４】  仮に、ワード線ＷＬの駆動電位が常に電源電位Ｖｄｄに設定されるとする。この場合、“０”書き込み時のゲート・ソース電圧は“Ｖｄｄ−Ｇｎｄ”であるが、“１”書き込み時のゲート・ソース電圧は、“Ｖｄｄ−ｄＶ”である。“１”書き込み時の方が、ゲート・ソース電圧が小さく、選択トランジスタＴＲのオン抵抗が大きくなる。よって、少なくとも“１”書き込み時のオン抵抗を低減することが好適である。そのため、図５Ｂで示されたように、“１”書き込み時、ワード線ＷＬは、電源電位Ｖｄｄより高い駆動電位Ｖｄｈで駆動される。結果として、ゲート・ソース電圧は高くなり、オン抵抗はより小さくなる。従って、供給可能な書き込み電流値が増加し、閾値を超える書き込み電流ＩＷを供給しやすくなる。【００４５】  このように、本実施の形態においても、メモリセル１０ｃに書き込まれるデータに応じて、ワード線ＷＬの駆動電位が変動する。つまり、必要に応じて、選択トランジスタＴＲにおけるゲート・ソース電圧が���整され、オン抵抗が低減される。これにより、第１の実施の形態と同様の効果が得られる。【００４６】  尚、ＭＴＪ素子１は、ボトムピン構造の代わりに、フリー層２上にトンネルバリヤ層３を介してピン層４が積層されたトップピン構造を有していてもよい。この場合は、ピン層４が第２ビット線／ＢＬに接続され、フリー層２が選択トランジスタＴＲに接続される。その場合は、書き込み電流ＩＷの方向が反対になるだけであり、上記と同様の議論が適用される。つまり、“０”書き込み時に、ワード線ＷＬが駆動電圧Ｖｄｈで駆動されればよい。【００４７】  ４．書き込み特性  図６は、シミュレーションにより得られた書き込み特性を示しており、供給可能な書き込み電流ＩＷとＭＴＪ素子１の抵抗値（最大値Ｒｍａｘ）との関係を示している。そのシミュレーションにおいて、第３の実施の形態で示されたメモリセル１０ｃが用いられた。【００４８】  “０”書き込みの場合、ゲート・ソース電圧は“Ｖｄｄ−Ｇｎｄ”であり、選択トランジスタＴＲのオン抵抗は比較的小さい。そのため、供給可能な書き込み電流ＩＷは、ＭＴＪ素子１の抵抗値Ｒｍａｘにほぼ依存している。【００４９】  一方、“１”書き込みの場合、選択トランジスタＴＲのオン抵抗は、ワード線ＷＬの駆動電位に応じて大きく変動する。そのため、供給可能な書き込み電流ＩＷは、ＭＴＪ素子１の抵抗値Ｒｍａｘだけでなく、ワード線ＷＬの駆動電位に依存して大きく変動する。図６に示されるように、ワード線ＷＬの駆動電位が大きくなるにつれ、供給可能な書き込み電流ＩＷは増加する。例えば、ＭＴＪ素子１の抵抗値Ｒｍａｘが１０ｋΩの場合を考える。駆動電位が電源電位Ｖｄｄに設定される場合、供給可能な書き込み電流値は７０μＡである。一方、駆動電位が例えばＶｄｄ＋０．３Ｖに設定される場合、１００μＡまでの書き込み電流ＩＷを供給することが可能となる。このように、本発明によれば、供給可能な書き込み電流ＩＷが増加する。【００５０】  また、駆動電位が電源電位Ｖｄｄに設定される場合、１００μＡの書き込み電流ＩＷを供給するためには、抵抗値Ｒｍａｘを約６ｋΩ以下に設計する必要がある。つまり、ＭＴＪ素子１の抵抗特性に課される制限が厳しくなる。一方、駆動電位がＶｄｄ＋０．３Ｖに設定される場合、１００μＡの書き込み電流ＩＷを供給するためには、抵抗値Ｒｍａｘを１０ｋΩ以下に設計すればよい。つまり、抵抗値Ｒｍａｘの設計上限値が増加し、許容される抵抗値の幅が広がる。このように、本発明によれば、スピン注入方式のＭＲＡＭの動作マージンを拡大することが可能となる。【００５１】  ５．回路構成例  図７は、既出の実施の形態で示された書き込み動作を実現するための回路構成の一例を示している。図７において、ＭＲＡＭは、メモリセルアレイ１１、デコーダ２０、ワードドライバ３０、昇圧電源回路４０、及びデータ読み書き回路５０を備えている。【００５２】  メモリセルアレイ１１は、マトリックス状に配置された複数のメモリセル１０を有している。メモリセル１０は、既出の実施の形態で示されたメモリセル１０ａ〜１０ｃのいずれであってもよい。ワード線ＷＬは、ワードドライバ３０に接続されている。ビット線ＢＬ、あるいは、相補ビット線対ＢＬ��／ＢＬは、データ読み書き回路５０に接続されている。【００５３】  デコーダ２０は、対象セルのアドレスを指定するアドレス信号ＡＤＤをデコードする。その結果、デコーダ２０は、対象ワード線ＷＬを活性化するためのワード線駆動信号ＭＸと、対象ビット線ＢＬを指定するビット線選択信号ＳＥＬＹを生成する。ワード線駆動信号ＭＸは、対象ワード線ＷＬに接続されたワードドライバ３０に出力される。ビット線選択信号ＳＥＬＹは、データ読み書き回路５０に出力される。【００５４】  対象ワード線ＷＬに接続されたワードドライバ３０は、ワード線駆動信号ＭＸに応答して、対象ワード線ＷＬを駆動する。ここで、ワードドライバ３０は、メモリセル１０に書き込まれる書き込みデータＤＷに応じて、対象ワード線ＷＬの駆動電位を変化させる。そのため、書き込みデータＤＷは、データ読み書き回路５０だけでなく、ワードドライバ３０にも入力される。書き込みデータＤＷが第１データ（“０”ｏｒ“１”）の場合、ワードドライバ３０は、所定の駆動電位（例：電源電位Ｖｄｄ）で対象ワード線ＷＬを駆動する。一方、書き込みデータＤＷが第２データ（“１”ｏｒ“０”）の場合、ワードドライバ３０は、所定の駆動電位より高い駆動電位Ｖｄｈで対象ワード線ＷＬを駆動する。【００５５】  このような動作を実現するために、ワードドライバ３０は例えば、デコーダ２０の出力に接続されたレベルシフタ３１と、レベルシフタ３１とワード線ＷＬの間に設けられたセレクタ（マルチプレクサ）３２を有している。【００５６】  レベルシフタ３１は、ワード線駆動信号ＭＸを受け取る。そのワード線駆動信号ＭＸの電位レベルは、電源電位Ｖｄｄである。レベルシフタ３１は、昇圧電源回路４０に接続されており、受け取ったワード線駆動信号ＭＸの電位レベルを、電源電位Ｖｄｄから高電位Ｖｄｈに変換する。そして、レベルシフタ３１は、高電位Ｖｄｈのワード線駆動信号ＭＸ’を、セレクタ３２に出力する。【００５７】  セレクタ３２は、ワード線駆動信号ＭＸ（電源電位Ｖｄｄ）、レベルシフタ３１が出力するワード線駆動信号ＭＸ’（高電位Ｖｄｈ）、及び書き込みデータＤＷを受け取る。セレクタ３２は、書き込みデータＤＷに基づいて電源電位Ｖｄｄと高電位Ｖｄｈのいずれかを選択し、選択された一方を駆動電位としてワード線ＷＬに出力する。例えば、書き込みデータＤＷが第１データ（“０”ｏｒ“１”）の場合、セレクタ３２は、電源電位Ｖｄｄを出力する。一方、書き込みデータＤＷが第２データ（“１”ｏｒ“０”）の場合、セレクタ３２は、高電位Ｖｄｈを出力する。【００５８】  尚、ワードドライバ３０の構成は、図７に示された構成に限られない。書き込みデータＤＷに応じてワード線ＷＬの駆動電位を変化させる回路であれば、どのような回路でも適用され得る。例えば、ワードドライバ３０は、チャージポンプ回路を応用することによって、電源電位Ｖｄｄよりも高い駆動電位Ｖｄｈを生成してもよい。【００５９】  データ読み書き回路５０は、書き込み回路やセンスアンプを含んでいる。データ書き込み時、データ読み書き回路５０は、ビット線選択信号ＳＥＬＹ及び書き込みデータＤＷを受け取る。そして、データ読み書き回路５０は、ビット線選択信号ＳＥＬＹで指定されるビット線ＢＬ（あるいは相補ビット線対ＢＬ，／ＢＬ）に、書き込みデータＤＷに応じた電位を印加する。印加される電位は、第１〜第３の実施の形態で示された通りである。その結果、メモリセル１０に対して双方向に書き込み電流ＩＷが供給され、スピン注入方式による書き込み動作が実現される。【００６０】  データ読み出し時、データ読み書き回路５０は、ビット線選択信号ＳＥＬＹで指定されるビット線ＢＬ（あるいは相補ビット線対ＢＬ，／ＢＬ）に、所定の電位を印加する。その結果、ＭＴＪ素子１に読み出し電流が流れる。データ読み書き回路５０は、ビット線ＢＬを流れる読み出し電流の大きさに基づいてＭＴＪ素子１の抵抗値を検出し、それにより、対象セルに格納されたデータをセンスする。センスされたデータは、読み出しデータＤＲとして出力される。【００６１】  以上に説明された回路構成により、既出の実施の形態で示された書き込み動作を実現することが可能である。尚、本発明の構成は、既出の実施の形態で示されたものに限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【図１】
2008018266.tif 000003
【図２Ａ】
2008018266.tif 000004
【図２Ｂ】
2008018266.tif 000005
【図３Ａ】
2008018266.tif 000006
【図３Ｂ】
2008018266.tif 000007
【図４Ａ】
2008018266.tif 000008
【図４Ｂ】
2008018266.tif 000009
【図５Ａ】
2008018266.tif 000010
【図５Ｂ】
2008018266.tif 000011
【図６】
2008018266.tif 000012
【図７】
2008018266.tif 000013
【国際調査報告】
2008018266.tif 000014
2008018266.tif 000015