(57)【要約】  半導体メモリカードは、シングルエンド送受信部２、差動送受信部３等の複数の伝送方式の送受信回路を備える。電源投入時には各送受信部をオン状態とする。ホスト機器からコマンドが発行されると、各回路での受信結果に基づいてコマンド処理部４はホスト機器の備える伝送方式を判定する。そして送信されてきた伝送方式と同一の方式の送受信部のみをオンとして、以降のデータ伝送を行う。これにより、複数の伝送方式を備える半導体メモリカードは、ホスト機器の備える伝送方式を簡単に識別して伝送できる。
2007049455.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器と複数の信号線を介してコマンドやデータの送受信を行うホスト機器に対して着脱可能な半導体メモリカードであって、
第１のインターフェース（以下、ＩＦという）信号の入出力を行う第１のＩＦ回路と、
第２のＩＦ信号の入出力を行う第２のＩＦ回路と、
前記第１のＩＦ回路に入力されるコマンドを受信する第１のコマンド受信部と、
前記第２のＩＦ回路に入力されるコマンドを受信する第２のコマンド受信部と、
前記第１のコマンド受信部で受信したコマンドの受信結果と前記第２のコマンド受信部で受信したコマンドの受信結果に基づいて、前記ホスト機器が前記第１のＩＦ回路と前記第２のＩＦ回路のいずれを備えるかを判定するＩＦ制御部と、を備える半導体メモリカード。
【請求項２】
前記ＩＦ制御部は、電源投入時には、前記第１のＩＦ回路及び前記第２のＩＦ回路を入力状態とする請求項１記載の半導体メモリカード。
【請求項３】
前記ＩＦ制御部は、前記判定に基づいて前記第１のＩＦ回路及び前記第２のＩＦ回路のいずれか一方を動作状態とし、他方を休止状態とする請求項１記載の半導体メモリカード。
【請求項４】
前記ＩＦ制御部は、受信したコマンドを前記第１のコマンド受信部で正しく受信できた場合には、前記ホスト機器が前記第１のＩＦ回路を備えると判定する請求項１記載の半導体メモリカード。
【請求項５】
前記ＩＦ制御部は、前記判定に基づいて前記第１のＩＦ回路を動作状態とし、前記第２のＩＦ回路を休止状態とする請求項４記載の半導体メモリカード。
【請求項６】
前記ＩＦ制御部は、受信したコマンドを前記第２のコマンド受信部で正しく受信できた場合には、前記ホスト機器が前記第２のＩＦ回路を備えると判定する請求項１記載の半導体メモリカード。
【請求項７】
前記ＩＦ制御部は、前記判定に基づいて前記第２のＩＦ回路を動作状態とし、前記第１のＩＦ回路を休止状態とする請求項６記載の半導体メモリカード。
【請求項８】
前記ＩＦ制御部は、受信したコマンドを前記第１のコマンド受信部及び第２のコマンド受信部の両方で正しく受信できた場合には、前記ホスト機器の伝送方式は前記第１のＩＦ回路であると判定する請求項１記載の半導体メモリカード。
【請求項９】
前記ＩＦ制御部は、前記判定に基づいて前記第１のＩＦ回路を動作状態とし、前記第２のＩＦ回路を休止状態とする請求項８記載の半導体メモリカード。
【請求項１０】
前記ホスト機器の設定に基づいて前記第１のＩＦ回路及び前記第２のＩＦ回路のいずれかを選択する請求項１記載の半導体メモリカード。
【請求項１１】
前記第１のＩＦ回路はシングルエンドＩＦ回路であり、前記第２のＩＦ回路は差動ＩＦ回路である請求項１記載の半導体メモリカード。
【請求項１２】
前記第１のＩＦ回路及び前記第２のＩＦ回路は、信号の電圧レベルが互いに異なるシングルエンドＩＦ回路である請求項１記載の半導体メモリカード。
【請求項１３】
前記第２のＩＦ回路は、前記第１のＩＦ回路よりも低レベルの信号が入力されるものであり、各端子毎に接地電位と入力端の信号を比較する差動回路を有する請求項１２記載の半導体メモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト機器と複数の信号線を介して接続される着脱可能な半導体メモリカードに属する。
【背景技術】
【０００２】
パーソナルコンピュータ、ムービー、携帯電話、携帯型音楽プレーヤなどのデジタル情報を扱う機器(以下、ホスト機器という)において、デジタル情報を保持するための記憶装置として不揮発性メモリを搭載した半導体メモリカードがある。半導体メモリカードとホスト機器とは、複数の信号線を介して接続される。ホスト機器と半導体メモリカードを接続する信号線の伝送方式には、シングルエンド方式や差動方式がある。そして複数の方式に対応するため、複数の伝送回路で端子を共有し、ホスト機器からの設定で伝送方式を切り替えて使用するＩＣカードが、特許文献１に提案されている。
【特許文献１】特開２００２−１８３６９１号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、ＩＣカードなどの半導体メモリカードは、ホスト機器と着脱可能な構成になっているため、ホスト機器と接続された際にお互いがどのような伝送方式を備えているかを確認し、ホスト機器の備える伝送方式に応じて半導体メモリカードやＩＣカードの伝送方式を切り替える必要がある。【０００４】
しかし特許文献１で開示されているＩＣカードでは、ＩＣカードがホスト機器の備える伝送方式を判別して伝送方式を切り替えることができない。伝送方式を切り替えるためにはホスト機器がＩＣカードに設定を行う必要がある。このためホスト機器は常に複数の伝送方式を備える必要があり、ホスト機器の設計が複雑になると共にコスト上昇を招くという課題があった。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明の半導体メモリカードは、ホスト機器と複数の信号線を介してコマンドやデータの送受信を行うホスト機器に対して着脱可能な半導体メモリカードであって、第１のインターフェース（以下、ＩＦという）信号の入出力を行う第１のＩＦ回路と、第２のＩＦ信号の入出力を行う第２のＩＦ回路と、前記第１のＩＦ回路に入力されるコマンドを受信する第１のコマンド受信部と、前記第２のＩＦ回路に入力されるコマンドを受信する第２のコマンド受信部と、前記第１のコマンド受信部で受信したコマンドの受信結果と前記第２のコマンド受信部で受信したコマンドの受信結果に基づいて、前記ホスト機器が前記第１のＩＦ回路と前記第２のＩＦ回路のいずれを備えるかを判定するＩＦ制御部と、を備えることを特徴とする。【０００６】
ここで前記ＩＦ制御部は、電源投入時には、前記第１のＩＦ回路及び前記第２のＩＦ回路を入力状態とするようにしてもよい。【０００７】
ここで前記ＩＦ制御部は、その判定に基づいて前記第１のＩＦ回路及び前記第２のＩＦ回路のいずれか一方を動作状態とし、他方を休止状態とするようにしてもよい。【０００８】
ここで前記ＩＦ制御部は、受信したコマンドを前記第１のコマンド受信部で正しく受信できた場合には、前記ホスト機器が前記第１のＩＦ回路を備えると判定するようにしてもよい。【０００９】
このとき前記ＩＦ制御部は、前記判定に基づいて前記第１のＩＦ回路を動作状態とし、前記第２のＩＦ回路を休止状態とするようにしてもよい。【００１０】
ここで前記ＩＦ制御部は、受信したコマンドを前記第２のコマンド受信部で正しく受信できた場合には、前記ホスト機器が前記第２のＩＦ回路を備えると判定するようにしてもよい。【００１１】
このとき前記ＩＦ制御部は、前記判定に基づいて前記第２のＩＦ回路を動作状態とし、前記第１のＩＦ回路を休止状態とするようにしてもよい。【００１２】
ここで前記ＩＦ制御部は、受信したコマンドを前記第１のコマンド受信部及び第２のコマンド受信部の両方で正しく受信できた場合には、前記ホスト機器の伝送方式は前記第１のＩＦ回路であると判定するようにしてもよい。【００１３】
このとき前記ＩＦ制御部は、前記判定に基づいて前記第１のＩＦ回路を動作状態とし、前記第２のＩＦ回路を休止状態とするようにしてもよい。【００１４】
ここで前記ホスト機器の設定に基づいて前記第１のＩＦ回路及び前記第２のＩＦ回路のいずれかを選択するようにしてもよい。【００１５】
ここで前記第１のＩＦ回路はシングルエンドＩＦ回路であり、前記第２のＩＦ回路は差動ＩＦ回路としてもよい。【００１６】
ここで前記第１のＩＦ回路及び前記第２のＩＦ回路は、信号の電圧レベルが互いに異なるシングルエンドＩＦ回路としてもよい。【００１７】
ここで前記第２のＩＦ回路は、前記第１のＩＦ回路よりも低レベルの信号が入力されるものであり、各端子毎に接地電位と入力端の信号を比較する差動回路を有するようにしてもよい。
【発明の効果】
【００１８】
本発明によれば、半導体メモリカードがホスト機器の備える伝送方式を判断して伝送方式を切り替えるため、ホスト機器はいずれかの伝送方式を備えればよい。従ってコスト上昇を発生させず容易にホスト機器の設計ができるという効果が得られる。
【図面の簡単な説明】
【００１９】
【図１】図１は本発明の第１の実施例における半導体メモリカードの構成を示す図である。
【図２】図２は本発明の第１の実施例における半導体メモリカードの構成を示す図である。
【図３】図３は本発明の第１の実施例における半導体メモリカードが受け取るコマンドのフォーマットを示す図である。
【図４】図４は本発明の第１の実施例における半導体メモリカードがシングルエンド方式を備えるホスト機器と接続した場合の端子設定を示す図である。
【図５】図５は本発明の第１の実施例における半導体メモリカードが差動方式を備えるホスト機器と接続した場合の端子設定を示す図である。
【図６】図６はシングルエンド方式の波形の一例を示す図である。
【図７】図７は差動方式の波形の一例を示す図である。
【図８Ａ】図８Ａは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図８Ｂ】図８Ｂは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図８Ｃ】図８Ｃは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図８Ｄ】図８Ｄは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図９Ａ】図９Ａは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図９Ｂ】図９Ｂは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図９Ｃ】図９Ｃは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図９Ｄ】図９Ｄは本発明の第１の実施例における半導体メモリカードの動作を示す波形図である。
【図１０】図１０は本発明の第１の実施例における半導体メモリカードのコマンド処理部での判定を示す図である。
【図１１】図１１は本発明の第２の実施例における半導体メモリカードの構成を示す図である。
【図１２】図１２は低振幅シングルエンド方式の波形の一例を示す図である。
【図１３Ａ】図１３Ａは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１３Ｂ】図１３Ｂは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１３Ｃ】図１３Ｃは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１４Ａ】図１４Ａは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１４Ｂ】図１４Ｂは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１４Ｃ】図１４Ｃは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１４Ｄ】図１４Ｄは本発明の第２の実施例における半導体メモリカードの動作を示す波形図である。
【図１５】図１５は本発明の第２の実施例における半導体メモリカードのコマンド処理部での判定を示す図である。
【符号の説明】
【００２０】
１  半導体メモリカード
２  シングルエンド送受信部
３  差動送受信部
４  コマンド処理部
５  半導体メモリカードの端子群
６  低振幅シングルエンド送受信部
【発明を実施するための最良の形態】
【００２１】
（第１の実施例）
図１は本発明の実施例における半導体メモリカードを示している。図１において半導体メモリカード１は、ホスト機器と接続する端子群５、ホスト機器とコマンドやデータの送受信処理を行うホストＩＦ部１０、記憶媒体である不揮発性メモリ１３、不揮発性メモリ１３へのデータ入出力を行う不揮発性メモリ制御部１２と、ホスト機器から受信したコマンドに基づいて不揮発性メモリ１３のデータの入出力を行うＣＰＵ１１とを備える。【００２２】
図２は端子群５およびホストＩＦ部１０の構成を示している。図２においてホストＩＦ部１０はシングルエンド送受信部２、差動送受信部３、コマンド処理部４を備える。また、図３は半導体メモリカード１がホスト機器から受け取るコマンドのフォーマットを示す。図３において、開始ビットはコマンドの開始を示すビットであり、例えば常に０となる。ディレクションビットはデータの転送方向を示すビットであり、例えば、データの転送方向がホスト機器から半導体メモリカード１へ向かってのものであれば、ディレクションビットは１となる。コマンド番号はホスト機器が送るコマンドの種類を示す番号である。コマンド引数には半導体メモリカード１がコマンドを処理するためのパラメータが設定される。ＣＲＣはホスト機器と半導体メモリカードとの間でのコマンドやデータ転送を保護するためのデータである。終了ビットはコマンド転送の終了を示すビットであり、例えば常に１となる。以下、各部の構成を説明する。【００２３】
［構成］
（１）端子群５
本発明の第１の実施例に係る半導体メモリカード１は９本の端子を備える。そのうち１本は電源端子Ｖｄｄ、２本はグラウンド端子Ｖｓｓであり、残り６本が信号線として使用される。半導体メモリカード１は伝送方式としてシングルエンド方式及び差動方式の２つのインターフェース方式を備える。【００２４】
第１のインターフェース方式であるシングルエンド方式の信号は、クロック信号ＣＬＫと、コマンド・応答信号ＣＭＤと、データ信号ＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３とで構成される。また第２のインターフェース方式である差動方式の信号は、クロック信号ＣＬＫ＋、ＣＬＫ−と、コマンド・応答信号ＣＭＤ＋、ＣＭＤ−と、データ信号ＤＡＴ＋、ＤＡＴ−とで構成される。半導体メモリカード１は、ＣＬＫとＣＬＫ＋、ＤＡＴ２とＣＬＫ−、ＣＭＤとＣＭＤ＋、ＤＡＴ３とＣＭＤ−、ＤＡＴ０とＤＡＴ＋、ＤＡＴ１とＤＡＴ−で夫々端子を共用しており、端子数を増やさずに複数の伝送方式を備えている。【００２５】
図４は半導体メモリカード１がシングルエンド方式を備えたホスト機器と接続される場合の端子設定、図５は半導体メモリカード１が差動方式を備えたホスト機器と接続される場合の端子設定を示している。図６はシングルエンド方式の信号波形の一例である。図６において信号は、ＶｄｄとＶｓｓとの間で変化する。また図７は差動方式の信号波形の一例である。図７においては１ビットの信号を伝送するためにｓｉｇ＋とｓｉｇ−の２つの信号が使用され、信号はＶｄｄとＶｄｄ−Ｖｓｓ１との間で相補的に変化する。すなわち、差動方式ではｓｉｇ＋、ｓｉｇ−はそれぞれ（Ｖｄｄ−Ｖｓｓ１）の振幅を持つ信号である。ｓｉｇ＋とｓｉｇ−はＣＬＫ＋とＣＬＫ−、ＣＭＤ＋とＣＭＤ−、ＤＡＴ＋とＤＡＴ−のいずれかの組み合わせを示している。【００２６】
（２）シングルエンド送受信部２
シングルエンド送受信部２は、バッファ回路２１０、シングルエンド（Ｓｉｎｇｌｅ  Ｅｎｄ）制御部２１、受信信号のラッチ回路２１１、シングルエンドコマンド（Ｓｉｎｇｌｅ  Ｅｎｄ  Ｃｏｍｍａｎｄ）受信部２２、シングルエンドレスポンス（Ｓｉｎｇｌｅ  Ｅｎｄ  Ｒｅｓｐｏｎｃｅ）送信部２３を備える。
（２−１）バッファ回路２１０
バッファ回路２１０は、端子群５を介してシングルエンド方式の信号の送受信をホスト機器との間で行うものである。
（２−２）シングルエンド制御部２１
シングルエンド制御部２１は、後述するコマンド処理部４からのコマンド受信結果に基づく指示によりシングルエンド受信回路２全体のＯＮ／ＯＦＦ制御を行う。
（２−３）ラッチ回路２１１
ラッチ回路２１１は、バッファ回路２１０を介して入力されたＣＭＤ、ＤＡＴ０〜ＤＡＴ３を、これらとともに入力されたＣＬＫで同期化する。
（２−４）シングルエンドコマンド受信部２２
シングルエンドコマンド受信部２２は第１のコマンド受信部であって、ラッチ回路２１１で同期化されたＣＭＤが入力される。コマンドはＣＭＤ端子を通じてシリアルに送信されるため、シングルエンドコマンド受信部２２はこのコマンドをパラレルデータに変換した後に、どのようなコマンドであるかを判定し、その結果をコマンド処理部４に通知する。
（２−５）シングルエンドレスポンス送信部２３
シングルエンドレスポンス送信部２３はコマンド処理部４の制御に基づいてホスト機器へのコマンド応答信号を発生する。【００２７】
ここでバッファ回路２１０とラッチ回路２１１は、第１のＩＦ信号の入出力を行う第１のＩＦ回路を構成しており、シングルエンドコマンド受信部２２は第１のコマンド受信部を構成している。【００２８】
（３）差動送受信部３
差動送受信部３は、差動送受信回路３１０、差動制御部３１、受信信号のラッチ回路３１１、差動コマンド（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｃｏｍｍａｎｄ）受信部３２、差動レスポンス（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｒｅｓｐｏｎｃｅ）送信部３３を備える。
（３−１）差動送受信回路３１０
差動送受信回路３１０は、端子群５を介して差動方式による信号の送受信をホスト機器との間で行う。受信時には、差動送受信回路３１０は入力信号ｓｉｇ＋とｓｉｇ−との差分を検出し、受信した信号を０または１の１ビット信号に変換する。また送信時には、差動送受信回路３１０は出力する信号の値（０または１）に基づいて、相補的な信号波形を有するｓｉｇ＋とｓｉｇ−の２つの信号を生成する。
（３−２）差動制御部３１
差動制御部３１は後述するコマンド処理部４でのコマンド受信結果に基づく指示により、差動送受信部３全体のＯＮ／ＯＦＦ制御を行う。
（３−３）ラッチ回路３１１
ラッチ回路３１１は、差動受信回路３１０から出力されたＣＭＤ、ＤＡＴをＣＬＫで同期化する。
（３−４）差動コマンド受信部３２
差動コマンド受信部３２は第２のコマンド受信部であって、ラッチ回路３１１で同期化されたＣＭＤをホスト機器から送信されたコマンドとして受信する。コマンドはＣＭＤ＋端子およびＣＭＤ−端子を通じてシリアルに送信されるため、差動コマンド受信部３２は、このコマンドをパラレルデータに変換した後にどのようなコマンドであるかの判定を行い、結果をコマンド処理部４に通知する。
（３−５）差動レスポンス送信部３３
差動レスポンス送信部３３はコマンド処理部４の制御に基づいてホスト機器へのコマンド応答信号を発生する。【００２９】
ここで差動送受信回路３１０とラッチ回路３１１は第２のＩＦ信号の入出力を行う第２のＩＦ回路を構成しており、差動コマンド受信部３２は第２のＩＦ回路に入力されるコマンドを受信する第２のコマンド受信部を構成している。【００３０】
（４）コマンド処理部４
コマンド処理部４は、シングルエンドコマンド受信部２２及び差動コマンド受信部３２の受信結果に基づき、ホスト機器の備える伝送方式がシングルエンド方式であるか差動方式であるかを判定するインターフェース制御部である。コマンド処理部４は、判定結果に基づいてシングルエンド制御部２１及び差動コマンド制御部３１に対しシングルエンド制御部２及び差動制御部３のＯＮ／ＯＦＦを指示する。さらにコマンド処理部４は、選択された伝送方式のレスポンス送信部２３あるいは３３に対してコマンド応答信号のホスト機器への送信指示を行う。選択されなかった伝送方式のレスポンス送信部２３あるいは３３には、ホスト機器へのコマンド応答信号の送信指示を行わない。【００３１】
［動作］
次に本発明の第１の実施例に係る半導体メモリカード１の動作について説明する。半導体メモリカード１は、ホスト機器に着脱可能であり、シングルエンド方式を備えるホスト機器と差動方式を備えるホスト機器とのいずれにも接続されうる。ホスト機器と接続され電源が投入されると、半導体メモリカード１はシングルエンド送受信部２及び差動送受信部３の両方をＯＮ状態かつ入力状態として、ホスト機器からのコマンド受信を待つ。ここでＯＮ状態とは、シングルエンド送受信部２及び差動送受信部３がホスト機器のコマンドを処理可能な状態のことである。また入力状態とは、ホスト機器からのコマンド入力を受信可能な状態のことであり、バッファ回路２１０および３１０は受信状態となっている。【００３２】
また図には示していないが、シングルエンド方式を備えるホスト機器においては、ＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３端子はＶｄｄにプルアップされている。なお、入力状態／出力状態はバッファ回路２１０の出力を有効とするかどうかを切替えることで変更する。出力が有効であれば出力状態、無効であれば入力状態となる。上述したようにホスト機器からコマンド信号やデータ信号を受信するときは入力状態となる。また、ホスト機器に対して応答信号やデータ信号を送信するときは出力状態となる。【００３３】
以下、図４に示すようにシングルエンド方式のインターフェースを備えるホスト機器と接続される場合、及び図５に示すように差動方式のインターフェースを備えるホスト機器と接続される場合の動作について説明する。
（１）シングルエンド方式のインターフェースを備えるホスト機器と接続される場合
（１−１）シングルエンド送受信部２の動作
図８Ａはシングルエンド方式を備えるホスト機器からのコマンド信号を受信した場合の各部での信号波形を示す。図８Ａ（ａ）はＣＬＫ端子、ＣＭＤ端子におけるＣＬＫ，ＣＭＤの信号波形であり、信号はＶｄｄとＶｓｓとの間で変化する。図８Ａ（ｂ）はシングルエンド送受信部２のバッファ回路２１０で受信したＣＬＫ、ＣＭＤの信号波形であり、信号レベルが半導体メモリカード１内部の動作電圧Ｖｄｄ２にバッファ回路２１０で変換される。ＣＭＤ信号は図８Ａ（ｂ）の下部に示すようにラッチ回路２１１においてＣＬＫ信号で正しく同期化され、信号が０であるか１であるかも正しく判定できる。このようにシングルエンドコマンド受信部２２はコマンドを正しく受信し、コマンド番号、引数をコマンド処理部４に通知する。なお、本実施例ではＣＬＫ信号が０から１へ変化する立ち上がりで信号を同期化する。【００３４】
（１−２）差動送受信部３の動作
図８Ｂおよび図８Ｃは、差動送受信部３の差動送受信回路３１０の入力及び出力信号の波形である。図８Ｂ（ｃ）、図８Ｂ（ｄ）は夫々ＣＬＫ＋及びＣＬＫ−の受信回路３１０の入出力信号波形であり、図８Ｂ（ｅ）は、ＣＬＫ＋とＣＬＫ−の差分により得られる波形である。図８Ｃ（ｆ）、図８Ｃ（ｇ）は夫々ＣＭＤ＋及びＣＭＤ−の受信回路３１０の入出力信号波形であり、図８Ｃ（ｈ）はＣＭＤ＋とＣＭＤ−の差分により得られる波形である。【００３５】
ここで、ホスト機器がシングルエンド方式を備える場合、ＣＬＫ＋端子にＣＬＫが図８Ｂ（ｃ）に示すように入力され、ＣＬＫ−端子にはＤＡＴ２が図８Ｂ（ｄ）のように入力される。上述のとおりＤＡＴ２端子（ＣＬＫ−端子）はプルアップされているため、２つの信号の差分は図８Ｂ（ｅ）のように入力波形が反転し、信号レベルがＶｄｄ２で０または１の１ビットの信号としてラッチ回路３１１に出力される。同様にＣＭＤ＋端子にはＣＭＤが図８Ｃ（ｆ）のように、ＣＭＤ−端子にはＤＡＴ３が図８Ｃ（ｇ）のように入力される。ＤＡＴ３端子（ＣＭＤ−端子）もプルアップされているため、２つの信号の差分は図８Ｃ（ｈ）のように入力波形が反転し、信号レベルがＶｄｄ２で０または１の１ビットの信号としてラッチ回路３１１に出力される。このように、ＣＬＫとＣＭＤ信号がともに反転して出力されるため、図８Ｄに示すようにＣＬＫ信号の立ち上がりとＣＭＤ信号が変化するタイミングが同じとなることがあり、コマンド信号がラッチ回路３１１で正しく同期化されることは保証されない。このため、信号が０であるか１であるかを正しく判定できず、コマンド番号、引数も不正な値となることがある。ここで不正な値とは、半導体メモリカード１が処理することのできないコマンド番号や引数を示し、未定義のコマンド番号、引数や半導体メモリカードの内部状態によって処理できないコマンド番号、引数が該当する。差動コマンド受信部３２はコマンドの受信結果をコマンド処理部４に通知する。【００３６】
（２）差動方式のインターフェースを備えるホスト機器と接続される場合
（２−１）シングルエンド送受信部２の動作
図９Ａ〜図９Ｄは差動方式を備えるホスト機器からコマンドを受信した場合の各部での信号波形を示す。図９Ａ（ａ）は夫々ＣＬＫ、ＣＭＤ端子における入力信号の波形であり、信号はＶｄｄとＶｄｄ−Ｖｓｓ１との間で変化する。図９Ａ（ｂ）はシングルエンド送受信部２のバッファ回路２１０で受信したＣＬＫ、ＣＭＤの信号波形である。差動信号は振幅が小さいため、バッファ回路２１０では常にハイレベルとして認識される。従ってＣＭＤはラッチ回路２１１で正しく同期化されず、シングルエンドコマンド受信部２２はコマンドを受信したことを認識できない。【００３７】
（２−２）差動送受信部３の動作
図９Ｂおよび図９Ｃは、差動送受信部３の差動送受信回路３１０の入力及び出力信号波形を示す。図９Ｂ（ｃ）、図９Ｂ（ｄ）は夫々ＣＬＫ＋及びＣＬＫ−の受信回路３１０における入出力信号波形であり、図９Ｂ（ｅ）はＣＬＫ＋とＣＬＫ−の差分により得られる波形である。図９Ｃ（ｆ）、図９Ｃ（ｇ）は夫々ＣＭＤ＋及びＣＭＤ−の受信回路３１０における入出力信号波形であり、図９Ｃ（ｈ）はＣＭＤ＋とＣＭＤ−の差分により得られる波形である。ホスト機器が差動方式のインターフェースを備える場合、ＣＬＫ＋端子には図９Ｂ（ｃ）に示す信号波形のＣＬＫ＋が入力され、ＣＬＫ−端子には図９Ｂ（ｄ）に示す信号波形のＣＬＫ−が入力される。２つの信号の差分は図９Ｂ（ｅ）に示す信号波形で、信号レベルＶｄｄ２の信号となって出力される。【００３８】
同様にＣＭＤ＋端子には図９Ｃ（ｆ）に示す信号波形のＣＭＤ＋が入力され、ＣＭＤ−端子には図９Ｃ（ｇ）に示す信号波形のＣＭＤ−が入力される。差動送受信回路３１０は入力信号の差分を検出して、信号レベルがＶｄｄ２で図９Ｃ（ｈ）に示す波形の信号を０または１の１ビット信号に変換して、ラッチ回路３１１に出力する。従って図９Ｄに示すように信号は、ラッチ回路３１１でＣＬＫ信号の立ち上がりにおいて正しく同期化され、信号が０であるか１であるかの判定が行なわれる。この結果差動コマンド受信部３２はコマンドを正しく受信でき、結果をコマンド処理部４に通知する。【００３９】
（３）コマンド処理部４の動作
図１０にシングルエンドコマンド受信部２２、差動コマンド受信部３２での受信結果とコマンド処理部４の判定結果を示す。図１０で「ＯＫ」はコマンド受信を正しく認識した場合であり、「ＮＧ」はコマンド受信を認識できない場合または誤ったコマンドを受信した場合を示す。ここで、コマンド受信を認識できない場合というのは、コマンド受信部２２，３２で「認識した」という情報がない場合のことを示す。【００４０】
シングルエンド方式を備えるホスト機器と接続された場合、シングルエンドコマンド受信部２２、差動コマンド受信部３２でのコマンド受信結果は図１０の（１）または（２）のようになるため、コマンド処理部４はホスト機器がシングルエンド方式を備えると判断する。この判断に基づき、コマンド処理部４は、差動コマンド制御部３１に差動送受信部３をＯＦＦにする指示を行うと共に、シングルエンドレスポンス送信部２３に対してコマンド応答信号をホスト機器に送信するよう指示する。以降、半導体メモリカード１ではシングルエンド送受信部２を用いてホスト機器とのデータ送受信を行う。【００４１】
差動方式を備えるホスト機器と接続された場合、シングルエンドコマンド受信部２２、差動コマンド受信部３２でのコマンド受信結果は図１０の（３）のようになるため、コマンド処理部４はホスト機器が差動方式を備えると判断し、シングルエンド制御部２にシングルエンド送受信部２をＯＦＦにする指示を行うと共に、差動レスポンス送信部３３に対してコマンド応答信号をホスト機器に送信するよう指示する。以降、半導体メモリカード１では差動送受信部３を用いてホスト機器とのデータ送受信を行う。このように、着脱可能な半導体メモリカード１をホスト機器に接続すると、半導体メモリカード１において自動的にホスト機器のインターフェースの種類を判別し、データ送受信を行うことができる。【００４２】
（第２の実施例）
前述の第１の実施例に係る半導体メモリカード１はシングルエンド方式と差動方式の２つの伝送方式を備えているが、図１１のように差動方式の代わりに、第２のＩＦ方式として低振幅のシングルエンド方式を備えてもよい。第２の実施例はこのような方式による半導体メモリカードである。なお、それ以外の構成、つまり半導体メモリカード１の構成及び半導体メモリカード１がホスト機器から受け取るコマンドのフォーマットなどは第１の実施例と同様である。【００４３】
［構成］
本発明の第２の実施例に係る半導体メモリカード１は、図１１に示すように低振幅シングルエンド送受信部６を備える。第２の実施例の半導体メモリカード１は、低振幅シングルエンド方式の送受信回路として差動送受信回路６１１を使用する。低振幅シングルエンド送受信部６は、差動送受信回路６１１の各演算増幅器の−（マイナス）入力側が接地され、常に０が入力される状態になっていること、コマンド信号の受信回路が低振幅シングルエンドコマンド（Ｌｏｗ  Ａｍｐｌｉｔｕｄｅ  Ｓｉｎｇｌｅ  Ｅｎｄ  Ｃｏｍｍａｎｄ）受信部６２であること、及び送信回路が低振幅シングルエンドレスポンス（Ｌｏｗ  Ａｍｐｌｉｔｕｄｅ  Ｓｉｎｇｌｅ  Ｅｎｄ  Ｒｅｓｐｏｎｃｅ）送信部６３であることの他は、前述の第１の実施例に係る半導体メモリカード１の差動送受信部４と同じ構成である。尚図１１では省略しているが、ＤＡＴ１，ＤＡＴ２，ＤＡＴ３についても差動送受信器６１１とラッチ回路６１２の構成は同様である。そして差動送受信回路６１１とラッチ回路６１２とは第２のＩＦ回路を構成しており、低振幅シングルエンドコマンド受信部６２は第２のＩＦ回路に入力されるコマンド信号を受信する第２のコマンド受信部を構成している。図１２は低振幅シングルエンド方式の信号波形の一例を示す。【００４４】
［動作］
本発明の第２の実施例に係る半導体メモリカード１の動作について説明する。半導体メモリカード１は着脱可能であり、シングルエンド方式を備えるホスト機器と低振幅シングルエンド方式を備えるホスト機器のいずれにも接続されうる。ホスト機器と接続され電源が投入されると、半導体メモリカード１はシングルエンド送受信部２及び低振幅シングルエンド送受信部６の両方をＯＮ状態かつ入力状態として、ホスト機器からのコマンド信号受信を待つ。また図には明示していないが、シングルエンド方式を備えるホスト機器においてはＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３端子はプルアップされている。以下、シングルエンド方式を備えるホスト機器と接続される場合及び低振幅シングルエンド方式を備えるホスト機器と接続される場合について説明する。【００４５】
（１）シングルエンド方式を備えるホスト機器と接続される場合
（１−１）シングルエンド送受信部２の動作
シングルエンド送受信部２の動作は図８Ａ（ａ）、（ｂ）を用いて説明した場合と同じであり、コマンドを正しく受信してコマンド処理部４に通知する。
（１−２）低振幅シングルエンド送受信部６の動作
図１３Ａおよび図１３Ｂは、低振幅シングルエンド送受信部６の送受信回路６１１における入力信号及び出力信号の波形である。図１３Ａ（ａ）、図１３Ａ（ｂ）は送受信回路６１１におけるＣＬＫ受信用回路の入出力信号波形であり、図１３Ａ（ｃ）は、ＣＬＫ受信用回路の＋（プラス）入力と、−（マイナス）入力との差分により得られる波形である。図１３Ｂ（ｄ）、図１３Ｂ（ｅ）はＣＭＤ受信用回路の入出力信号波形であり、図１３Ｂ（ｆ）は、ＣＭＤ受信用回路の＋（プラス）入力と、−（マイナス）入力との差分により得られる波形である。【００４６】
ホスト機器がシングルエンド方式を備える場合、ＣＬＫ受信用回路の＋（プラス）入力に図１３Ａ（ａ）に示す信号波形のＣＬＫが入力される。ＣＬＫ受信用回路の−（マイナス）入力は図１３Ａ（ｂ）に示すように接地しており、常に０が入力される状態になっている。２つの信号の差分は、図１３Ａ（ｃ）に入力波形を示すように、信号レベルがＶｄｄ２の０または１ビットの信号となってラッチ回路６１２に出力される。同様にＣＭＤ受信用回路の＋（プラス）入力には図１３Ｂ（ｄ）に示す信号波形のＣＭＤが入力され、−（マイナス）入力は図１３Ｂ（ｅ）のように接地している。２つの信号の差分は、図１３Ｂ（ｆ）に入力波形を示すように、信号レベルがＶｄｄ２の０または１ビットの信号となってラッチ回路６１２に出力される。その結果出力信号は、図１３Ｃに示すようにＣＬＫ信号の立ち上がりでラッチ回路６１２において正しく同期化され、０または１の判定が行われる。この結果、低振幅シングルエンドコマンド受信部６２はコマンド信号を正しく受信し、結果をコマンド処理部４に通知する。【００４７】
（２）低振幅シングルエンド方式を備えるホスト機器と接続される場合
（２−１）シングルエンド送受信部の動作
図１４Ａ〜図１４Ｃは低振幅シングルエンド方式を備えるホスト機器からのコマンドを受信した場合の各部の信号波形を示す。図１４Ａ（ａ）は端子におけるＣＬＫ、ＣＭＤの信号波形であり、信号はＶｄｄとＶｓｓとの間で変化する。図１４Ａ（ｂ）はシングルエンド送受信部２のバッファ回路２１０で受信したＣＬＫ、ＣＭＤの信号波形である。低振幅シングルエンド信号は振幅が小さいためバッファ回路２１０では常にローレベルとして認識される。したがって、バッファ回路２１０から出力された信号はラッチ回路２１１で正しく同期化されず、シングルエンドコマンド受信部２２はコマンドを受信したことを認識できない。
（２−２）低振幅シングルエンド送受信部の動作
図１４Ｂおよび図１４Ｃは、低振幅シングルエンド送受信部６の受信回路６１１における入力及び出力の信号波形である。図１４Ｂ（ｃ）、図１４Ｂ（ｄ）はＣＬＫ受信用回路の入出力信号波形であり、図１４Ｂ（ｅ）は、ＣＬＫ受信用回路の＋（プラス）入力と、−（マイナス）入力との差分により得られる波形である。図１４Ｃ（ｆ）、図１４Ｃ（ｇ）はＣＭＤ用受信回路の入出力信号波形であり、図１４Ｃ（ｈ）は、ＣＭＤ受信用回路の＋（プラス）入力と、−（マイナス）入力との差分により得られる波形である。ホスト機器が低振幅シングルエンド方式を備える場合、ＣＬＫ受信用回路の＋（プラス）入力には図１４Ｂ（ｃ）のような波形の信号が入力される。また、ＣＬＫ受信用回路の−（マイナス）入力は接地されており、図１４Ｂ（ｄ）のように常に０が入力される。２つの信号の差分は図１４Ｂ（ｅ）に示す波形で、信号レベルがＶｄｄ２の信号となって出力される。【００４８】
同様にＣＭＤ受信回路の＋（プラス）入力には図１４Ｃ（ｆ）に示す波形の信号が入力される。また、ＣＭＤ受信回路の−（マイナス）入力は接地されており、図１４Ｃ（ｇ）のように常に０が入力されるため、２つの信号の差分は図１４Ｃ（ｈ）に示す波形のように、信号レベルがＶｄｄ２の信号となって出力される。従って出力される信号は、図１４Ｄに示すようにＣＬＫ信号の立ち上がりでラッチ回路６１２によって正しく同期化され、０または１の判定が行われる。この結果低振幅シングルエンドコマンド受信部６２はコマンドを正しく受信し、結果をコマンド処理部４に通知する。【００４９】
（３）コマンド処理部４の動作
図１５にシングルエンドコマンド受信部２２、低振幅シングルエンドコマンド受信部６２での受信結果とコマンド処理部４の判定結果を示す。図で「ＯＫ」はコマンド受信を正しく認識した場合であり、「ＮＧ」はコマンド受信を認識できない場合または誤ったコマンドを受信した場合を示す。【００５０】
図１１の半導体メモリカード１が、シングルエンド方式を備えるホスト機器と接続された場合、シングルエンドコマンド受信部２２、低振幅シングルエンドコマンド受信部６２でのコマンド受信結果は図１５の（２）のようになるため、コマンド処理部４はホスト機器がシングルエンド方式を備えると判断する。この場合には、コマンド処理部４は、低振幅シングルエンド制御部６１に低振幅シングルエンド送受信部６をＯＦＦにする指示を行うと共に、シングルエンドレスポンス送信部２３に対してコマンド応答信号をホスト機器に送信するよう指示する。以降、半導体メモリカード１ではシングルエンド送受信部２を用いてホスト機器とのデータ送受信を行う。【００５１】
図１１の半導体メモリカード１が、低振幅シングルエンド方式を備えるホスト機器と接続された場合、シングルエンドコマンド受信部２２、低振幅シングルエンドコマンド受信部６２でのコマンド受信結果は図１５の（３）のようになるため、コマンド処理部４はホスト機器が低振幅シングルエンド方式を備えると判断する。この場合、コマンド処理部４は、シングルエンド制御部２１にシングルエンド送受信部２をＯＦＦにする指示を行うと共に、低振幅シングルエンドレスポンス送信部６３に対してホスト機器にコマンド応答信号を送信するよう指示する。以降、半導体メモリカード１では低振幅シングルエンド送受信部６を用いてホスト機器とのデータ送受信を行う。【００５２】
なお、上記各実施例では、半導体メモリカード１がホスト機器の備えるインターフェース回路（ＩＦ）を自動的に判別する機能について述べたが、この機能に加えて、ホスト機器からのコマンドなどによる設定に基づき、インターフェース回路を切り替える機能（例えば、第１のＩＦ回路及び第２のＩＦ回路のいずれかを選択する機能）を併せ持ってもよい。これにより半導体メモリカード１は、一方のインターフェース回路のみに対応するホスト機器や両方のインターフェース回路に対応するホスト機器など、様々なホスト機器に対して柔軟に対応することができる。すなわち、ホスト機器がいずれか１つのＩＦのみを備える場合には半導体メモリカード１が自動的にＩＦを判定して動作するため、ホスト機器はＩＦの種類の違いにかかわらず半導体メモリカード１との間でデータの入出力が可能となる。また、ホスト機器が２つのＩＦを備える場合には、ホスト機器の都合で２つのＩＦを切替えて半導体メモリカード１を使用することが可能となる。【００５３】
以上、本発明の各実施例について図面を用いて説明したが、本発明はこれらに限定されるものではない。例えば本発明は、他の伝送方式を備える場合にも適用可能であり、半導体メモリカードがシングルエンド方式、差動方式、低振幅シングルエンド方式の３つの伝送方式を備えることも可能である。
【産業上の利用可能性】
【００５４】
本発明によると、複数の伝送方式を備えた半導体メモリカードがホスト機器の備える伝送方式を識別して方式を切り替えることができる。このため、ホスト機器はいずれかの伝送方式を備えるだけでよく、低コストの記憶システムで使用される着脱可能な半導体メモリカードとして有用である。 
【図１】
2007049455.tif 000003
【図２】
2007049455.tif 000004
【図３】
2007049455.tif 000005
【図４】
2007049455.tif 000006
【図５】
2007049455.tif 000007
【図６】
2007049455.tif 000008
【図７】
2007049455.tif 000009
【図８Ａ】
2007049455.tif 000010
【図８Ｂ】
2007049455.tif 000011
【図８Ｃ】
2007049455.tif 000012
【図８Ｄ】
2007049455.tif 000013
【図９Ａ】
2007049455.tif 000014
【図９Ｂ】
2007049455.tif 000015
【図９Ｃ】
2007049455.tif 000016
【図９Ｄ】
2007049455.tif 000017
【図１０】
2007049455.tif 000018
【図１１】
2007049455.tif 000019
【図１２】
2007049455.tif 000020
【図１３Ａ】
2007049455.tif 000021
【図１３Ｂ】
2007049455.tif 000022
【図１３Ｃ】
2007049455.tif 000023
【図１４Ａ】
2007049455.tif 000024
【図１４Ｂ】
2007049455.tif 000025
【図１４Ｃ】
2007049455.tif 000026
【図１４Ｄ】
2007049455.tif 000027
【図１５】
2007049455.tif 000028
【手続補正書】
【提出日】平成19年3月20日(2007.3.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
前記ホスト機器に対して着脱可能で、ホスト機器と複数の信号線を介して信号の送受信を行う半導体メモリカードであって、
第１のインターフェース（以下、ＩＦという）信号の入出力を行う第１のＩＦ回路と、
第２のＩＦ信号の入出力を行う第２のＩＦ回路と、
前記第１のＩＦ回路に入力されるコマンド信号を受信する第１のコマンド受信部と、
前記第２のＩＦ回路に入力されるコマンド信号を受信する第２のコマンド受信部と、
第１のコマンド信号を前記第１のコマンド受信部で受信した場合、前記ホスト機器が前記第１のＩＦ回路を備えると判定し、第２のコマンド信号を前記第２のコマンド受信部で受信した場合、前記ホスト機器が前記第２のＩＦ回路を備えると判定するＩＦ制御部と、を備えることを特徴とする半導体メモリカード。
【請求項２】
前記ＩＦ制御部は、前記第１及び第２のコマンド信号を前記第１のコマンド受信部及び第２のコマンド受信部でそれぞれ受信した場合、前記ホスト機器は前記第１のＩＦ回路に対応するＩＦ回路を有するものであると判定する請求項１記載の半導体メモリカード。
【請求項３】
前記第１のＩＦ回路はシングルエンドＩＦ回路であり、前記第２のＩＦ回路は差動ＩＦ回路である請求項１または２に記載の半導体メモリカード。
【請求項４】
前記第１のＩＦ回路及び前記第２のＩＦ回路は、入力される信号の電圧レベルが互いに異なるシングルエンドＩＦ回路である請求項１または２に記載の半導体メモリカード。
【請求項５】
前記第２のＩＦ回路には、前記第１のＩＦ回路に入力される信号よりも低レベルの信号が入力されるものであり、
接地電位と入力信号を比較する差動回路を有する請求項４に記載の半導体メモリカード。
【請求項６】
前記ＩＦ制御部は、
前記第１のＩＦ回路を備えると判定した場合、前記第１のＩＦ回路を動作状態とし、前記第２のＩＦ回路を休止状態とし、
前記第２のＩＦ回路を備えると判定した場合、前記第２のＩＦ回路を動作状態とし、前記第１のＩＦ回路を休止状態とすることを特徴とする請求項１または２に記載の半導体メモリカード。
【請求項７】
前記ＩＦ制御部は、電源投入時、前記第１のＩＦ回路及び前記第２のＩＦ回路を入力状態とする請求項１または２に記載の半導体メモリカード。
【請求項８】
前記ホスト機器の設定に基づいて前記第１のＩＦ回路および第２のＩＦ回路のいずれかを選択する請求項１または２に記載の半導体メモリカード。
【国際調査報告】
2007049455.tif 000029
2007049455.tif 000030