【手続補正書】
【提出日】平成31年1月25日(2019.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行方向及び列方向に配列された複数の画素と、
各行に対して設けられた複数のシフトレジスタと、
を有し、
前記複数の画素の各々は、
発光素子と、駆動トランジスタと、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、第４スイッチング素子と、を有し、
前記駆動トランジスタのソース及びドレインの一方が前記発光素子に接続され、
前記第１スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの他方に接続され、前記第１スイッチング素子のソース及びドレインの他方が主電源線に接続され、
前記第２スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの一方に接続され、前記第２スイッチング素子のソース及びドレインの他方がリセット電源線に接続され、
前記第３スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのゲート端子に接続され、前記第３スイッチング素子のソース及びドレインの他方が信号線に接続され、
前記第４スイッチング素子のソース及びドレインの一方が前記第３スイッチング素子のソース及びドレインの一方に接続され、前記第４スイッチング素子のソース及びドレインの他方が初期化電源線に接続され、
ｎ行目のシフトレジスタは、ｎ行目とは異なる行の前記第２スイッチング素子及び前記第４スイッチング素子を制御し、
前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子のそれぞれのゲート端子には２水平期間のオン信号が供給されることを特徴とする表示装置。
【請求項２】
ｎ行目の前記シフトレジスタは、ｎ＋２行目の前記第４スイッチング素子を制御することを特徴とする請求項１に記載の表示装置。
【請求項３】
ｎ行目の前記シフトレジスタは、
ｎ＋３行目の前記第２スイッチング素子を制御することを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
ｎ行目の前記シフトレジスタは、
ｎ行目の前記第３スイッチング素子を制御することを特徴とする請求項１乃至３のいずれか一に記載の表示装置。
【請求項５】
行方向及び列方向に配列された複数の画素を有し、
前記複数の画素の各々は、
発光素子と、駆動トランジスタと、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、第４スイッチング素子と、を有し、
前記駆動トランジスタのソース及びドレインの一方が前記発光素子に接続され、
前記第１スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの他方に接続され、前記第１スイッチング素子のソース及びドレインの他方が主電源線に接続され、
前記第２スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの一方に接続され、前記第２スイッチング素子のソース及びドレインの他方がリセット電源線に接続され、
前記第３スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのゲート端子に接続され、前記第３スイッチング素子のソース及びドレインの他方が信号線に接続され、
前記第４スイッチング素子のソース及びドレインの一方が前記第３スイッチング素子のソース及びドレインの一方に接続され、前記第４スイッチング素子のソース及びドレインの他方が初期化電源線に接続され、
前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子のそれぞれのゲート端子には２水平期間のオン信号が供給される表示装置であって、
第１リセット期間、第２リセット期間、しきい値補償期間、及び書き込み期間を有し、
前記第１リセット期間は、前記第１スイッチング素子がオフ状態、前記第２スイッチング素子がオン状態、前記第３スイッチング素子がオフ状態、及び前記第４スイッチング素子がオフ状態であり、
前記第２リセット期間は、前記第１スイッチング素子がオフ状態、前記第２スイッチング素子がオン状態、前記第３スイッチング素子がオフ状態、及び前記第４スイッチング素子がオン状態であり、
前記しきい値補償期間は、前記第１スイッチング素子がオン状態、前記第２スイッチング素子がオフ状態、前記第３スイッチング素子がオフ状態、及び前記第４スイッチング素子がオン状態であり、
前記書き込み期間は、前記第１スイッチング素子がオフ状態、前記第２スイッチング素子がオフ状態、前記第３スイッチング素子がオン状態、及び前記第４スイッチング素子がオフ状態であることを特徴とする表示装置。
【請求項６】
行方向及び列方向に配列された複数の画素を有し、
前記複数の画素の各々は、
発光素子と、駆動トランジスタと、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、第４スイッチング素子と、容量素子と、を有し、
前記駆動トランジスタのソース及びドレインの一方が前記発光素子に接続され、
前記第１スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの他方に接続され、前記第１スイッチング素子のソース及びドレインの他方が主電源線に接続され、
前記第２スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの一方に接続され、前記第２スイッチング素子のソース及びドレインの他方がリセット電源線に接続され、
前記第３スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのゲート端子に接続され、前記第３スイッチング素子のソース及びドレインの他方が信号線に接続され、
前記第４スイッチング素子のソース及びドレインの一方が前記第３スイッチング素子のソース及びドレインの一方に接続され、前記第４スイッチング素子のソース及びドレインの他方が初期化電源線に接続され、
前記容量素子の一方の電極が前記駆動トランジスタのソース及びドレインの一方に接続され、前記容量素子の他方の電極が前記第３スイッチング素子のソース及びドレインの一方に接続され、
前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子のそれぞれのゲート端子には２水平期間のオン信号が供給される表示装置であって、
前記駆動トランジスタのソース及びドレインの一方に、前記リセット電源線に供給されたリセット電圧を供給する第１リセット期間と、
前記駆動トランジスタのゲート端子に、前記初期化電源線に供給された初期化電圧を供給する第２リセット期間と、
前記駆動トランジスタのソース及びドレインの一方に供給された前記リセット電圧を遮断し、前記駆動トランジスタのソース及びドレインの他方に、前記主電源線に供給された主電圧を供給することで、前記容量素子に前記駆動トランジスタのしきい値電圧に基づく電荷を保持させるしきい値補償期間と、
前記駆動トランジスタのソース及びドレインの他方に供給された前記主電圧、及び前記駆動トランジスタのゲート端子に供給された前記初期化電圧を遮断し、前記駆動トランジスタのゲート端子に、前記信号線に供給された信号電圧を供給することで、前記容量素子に前記しきい値電圧及び前記信号電圧に基づく電荷を保持させる書き込み期間と、
を有することを特徴とする表示装置。
【請求項７】
行方向及び列方向に配列された複数の画素を有し、
前記複数の画素の各々は、
発光素子と、駆動トランジスタと、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、第４スイッチング素子と、容量素子と、を有し、
前記駆動トランジスタのソース及びドレインの一方が前記発光素子に接続され、
前記第１スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのソース及びドレインの他方に接続され、
前記第２スイッチング素子のソース及びドレインの一方が前記第１スイッチング素子のソース及びドレインの他方に接続され、前記第２スイッチング素子のソース及びドレインの他方が主電源線に接続され、
前記第３スイッチング素子のソース及びドレインの一方が前記駆動トランジスタのゲート端子に接続され、前記第３スイッチング素子のソース及びドレインの他方が信号線に接続され、
前記第４スイッチング素子のソース及びドレインの一方が前記第３スイッチング素子のソース及びドレインの一方に接続され、前記第４スイッチング素子のソース及びドレインの他方が初期化電源線に接続され、
前記容量素子の一方の電極が前記駆動トランジスタのソース及びドレインの一方に接続され、前記容量素子の他方の電極が前記第３スイッチング素子のソース及びドレインの一方に接続され、
前記第１スイッチング素子のソース及びドレインの他方及び前記第２スイッチング素子のソース及びドレインの一方は、第５スイッチング素子を介してリセット電源線に接続され、
前記第３スイッチング素子、前記第４スイッチング素子、及び前記第５スイッチング素子のそれぞれのゲート端子には２水平期間のオン信号が供給されることを特徴とする表示装置。
【請求項８】
各行に対して設けられた複数のシフトレジスタをさらに有し、
ｎ行目の前記シフトレジスタは、ｎ＋２行目の前記第４スイッチング素子を制御することを特徴とする請求項７に記載の表示装置。
【請求項９】
ｎ行目の前記シフトレジスタは、
ｎ＋３行目の前記第５スイッチング素子を制御することを特徴とする請求項８に記載の表示装置。
【請求項１０】
ｎ行目の前記シフトレジスタは、
ｎ行目の前記第３スイッチング素子を制御することを特徴とする請求項８又は９に記載の表示装置。
【請求項１１】
第１リセット期間、第２リセット期間、しきい値補償期間、及び書き込み期間を有し、
前記第１リセット期間は、前記第１スイッチング素子がオン状態、前記第２スイッチング素子がオフ状態、前記第３スイッチング素子がオフ状態、前記第４スイッチング素子がオフ状態、及び第５スイッチング素子がオン状態であり、
前記第２リセット期間は、前記第１スイッチング素子がオン状態、前記第２スイッチング素子がオフ状態、前記第３スイッチング素子がオフ状態、前記第４スイッチング素子がオン状態、及び第５スイッチング素子がオン状態であり、
前記しきい値補償期間は、前記第１スイッチング素子がオン状態、前記第２スイッチング素子がオン状態、前記第３スイッチング素子がオフ状態、前記第４スイッチング素子がオン状態、及び第５スイッチング素子がオフ状態であり、
前記書き込み期間は、前記第１スイッチング素子がオフ状態、前記第２スイッチング素子がオフ状態、前記第３スイッチング素子がオン状態、前記第４スイッチング素子がオフ状態、及び前記第５スイッチング素子がオフ状態であることを特徴とする請求項７に記載の表示装置。
【請求項１２】
前記駆動トランジスタのソース及びドレインの他方に、前記リセット電源線に供給されたリセット電圧を供給する第１リセット期間と、
前記駆動トランジスタのゲート端子に、前記初期化電源線に供給された初期化電圧を供給する第２リセット期間と、
前記駆動トランジスタのソース及びドレインの他方に供給された前記リセット電圧を遮断し、前記駆動トランジスタのソース及びドレインの他方に、前記主電源線に供給された主電圧を供給することで、前記容量素子に前記駆動トランジスタのしきい値電圧に基づく電荷を保持させるしきい値補償期間と、
前記駆動トランジスタのソース及びドレインの他方に供給された前記主電圧、及び前記駆動トランジスタのゲート端子に供給された前記初期化電圧を遮断し、前記駆動トランジスタのゲート端子に、前記信号線に供給された信号電圧を供給することで、前記容量素子に前記しきい値電圧及び前記信号電圧に基づく電荷を保持させる書き込み期間と、
を有することを特徴とする請求項７に記載の表示装置。