(57)【要約】  入力端子（３０１）には、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号が入力される。フィルタ部は、この入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力端子（３０２）に出力する。共通部（３１８）と個別部（３１９0〜３１９N-1）から構成される係数制御部は、出力信号の包絡線の値が目標信号に近づくようにフィルタ係数を更新する。【特許請求の範囲】
【請求項１】
複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部と、
前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御する係数制御部とを備える適応ディジタルフィルタ。
【請求項２】
前記フィルタ部は、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号を前記入力信号とする、請求項１に記載の適応ディジタルフィルタ。
【請求項３】
前記係数制御部は、前記出力信号の包絡線の値を前記指標値とする、請求項１に記載の適応ディジタルフィルタ。
【請求項４】
前記係数制御部は、
前記指標値と前記目標信号との誤差に応じた実信号を生成して出力する共通部と、
前記フィルタ部における前記畳み込み演算用の各乗算器毎に設けられ、対応する乗算器に入力される複素信号を実数化した信号と前記共通部から入力される前記実信号と現在の実フィルタ係数とに基づいて次サンプリング周期で使用する実フィルタ係数を算出する複数の個別部とを含む、請求項１に記載の適応ディジタルフィルタ。
【請求項５】
請求項１に記載の適応ディジタルフィルタと、
中間周波数に変換されディジタル化されたＦＭ変調信号をヒルベルト変換して生成した複素信号を前記適応ディジタルフィルタに入力するヒルベルト変換器とを備えるＦＭ受信機。
【請求項６】
（ａ）複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するステップと、
（ｂ）前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御するステップとを含む信号処理方法。
【請求項７】
前記ステップ（ａ）では、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号を前記入力信号とする、請求項６に記載の信号処理方法。
【請求項８】
前記ステップ（ｂ）では、前記出力信号の包絡線の値を前記指標値とする、請求項６に記載の信号処理方法。
【請求項９】
前記ステップ（ｂ）は、
前記指標値と前記目標信号との誤差に応じた実信号を生成する共通処理と、
前記ステップ（ａ）における前記畳み込み演算用の各乗算器毎に行われ、対応する乗算器に入力される複素信号を実数化した信号と前記共通処理で生成した前記実信号と現在の実フィルタ係数とに基づいて次サンプリング周期で使用する実フィルタ係数を算出する複数の個別処理とを含む、請求項６に記載の信号処理方法。
【請求項１０】
コンピュータを、
複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部と、
前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御する係数制御部と、として機能させるためのプログラム。
【請求項１１】
前記フィルタ部は、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号を前記入力信号とする、請求項１０に記載のプログラム。
【請求項１２】
前記係数制御部は、前記出力信号の包絡線の値を前記指標値とする、請求項１０に記載のプログラム。
【請求項１３】
前記係数制御部は、
前記指標値と前記目標信号との誤差に応じた実信号を生成して出力する共通部と、
前記フィルタ部における前記畳み込み演算用の各乗算器毎に設けられ、対応する乗算器に入力される複素信号を実数化した信号と前記共通部から入力される前記実信号と現在の実フィルタ係数とに基づいて次サンプリング周期で使用する実フィルタ係数を算出する複数の個別部とを含む、請求項１０に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、適応ディジタルフィルタに関し、特に、ＦＭ（Frequency  Modulation）受信機のマルチパス等化器などに好適に用いられる適応ディジタルフィルタに関する。
【背景技術】
【０００２】
ＦＭラジオ放送やテレビ放送に広く用いられているＦＭ変調波は、正弦波のキャリア信号を楽音信号により位相変調した信号であり、雑音耐性が高く、１５kHzという広帯域な楽音信号を低い歪率で伝送することができる。【０００３】
しかし、電波が直接到達する経路以外にビルなどで反射し遅延して到達する経路があるマルチパス伝搬路では、直接波とともに受信される強い反射波の影響により復調に必要な位相情報が乱され、復調信号に歪が生じる。マルチパス伝搬路のために生じたこの歪をマルチパス歪と呼ぶ。また、マルチパス伝搬路の特性を補償することによりマルチパス歪を低減する等化器は、マルチパス等化器あるいはマルチパス歪キャンセラと呼ばれる。【０００４】
マルチパス等化器は、マルチパス伝搬路の逆特性を持つフィルタ、すなわち逆フィルタに受信信号を通すことで、受信信号におけるマルチパスの影響を補償する。マルチパス伝搬路の特性は環境によって変化するため、逆フィルタの特性もその時々の状態に応じて最適化する必要がある。このため、逆フィルタとしては、一般に適応ディジタルフィルタが使用される。【０００５】
適応ディジタルフィルタとは、フィルタ係数を環境の変化に応じて自動的に更新する機能を持つフィルタである。フィルタ係数を各時点毎に計算するアルゴリズムは適応アルゴリズム（adaptive  algorithm）と呼ばれ、代表的なものにＬＭＳ（Least  Mean  Square）アルゴリズムがある。ＬＭＳアルゴリズムは、広い意味で、２乗平均誤差を最急降下法に基づいて最小にする方式であり、安定性があり、演算量が少ないという利点がある。【０００６】
また、複素ＬＭＳアルゴリズムという適応アルゴリズムも知られている。複素ＬＭＳアルゴリズムは、入力信号、出力信号、目標信号、およびフィルタ係数がそれぞれ複素量である場合に、ＬＭＳアルゴリズムを拡張したものであり、例えば、入力が狭帯域高周波信号であるときに、その同相成分と直角成分を分離して適応する場合に用いられる。【０００７】
他方、適応ディジタルフィルタを用いて実現される従来の等化器は、その適応のために参照信号（トレーニング信号）を必要とし、通信の中断や冗長な参照信号による通信効率の低下を招いていた。【０００８】
これに対して、近年開発されたブラインド等化器と呼ばれる等化器は、適応化のための参照信号を必要とせず受信信号のみから信号の復元等化を行う。このようなブラインド等化に適するアルゴリズムをブラインドアルゴリズムと呼び、その代表的なものとして、ＣＭＡ（Constant  Modulus  Algorithm:コンスタントモジュラスアルゴリズム）がある。【０００９】
ＣＭＡは、非特許文献１に示されるように、フィルタ出力の包絡線、高次統計量など、出力信号に関する統計量を指標として、この指標が目標値に近づくようにフィルタ係数を更新するアルゴリズム一般を指す。ＦＭ変調のように変調波の振幅が一定である定振幅変調波を用いる場合には、非特許文献２に示されるように、指標として、フィルタ出力の包絡線、すなわち振幅を使用し、フィルタを通した後の信号の包絡線の値と目標値との誤差が最小となるようにフィルタ係数を更新する。これにより、包絡線の歪の補正に伴い、位相の歪も補正され、マルチパス伝搬路の反射波による影響が除去される。【００１０】
ここで、ＣＭＡは適応アルゴリズムとは別の概念である。ＣＭＡにおいてフィルタ係数を各時点で計算するための適応アルゴリズムとしては、前述したＬＭＳアルゴリズムなどの適応アルゴリズムが使用される。【００１１】
上述のようにフィルタの出力信号の包絡線の値を一定に制御するためには、包絡線の値を瞬時に抽出する必要がある。その代表的な手法に複素信号化処理がある。複素信号化処理では、或る実信号f1に対して位相が９０度（π／２）遅れた実信号f2をヒルベルト変換器などによって生成し、f1を実部に、f2を虚部にもった複素信号（一般に解析信号と呼ばれる）を生成する。こうすると、この実信号の包絡線の値は、複素信号の実部と虚部の２乗和を計算することによって瞬時に求めることができる。ただし、フィルタの出力信号に対して複素信号化処理を施すと、係数更新ループ中に複素信号化処理による遅延が入ってループの不安定要因になる。そのため、入力信号に対して複素信号化処理を施す。この場合、入力信号が複素信号となるので、適応アルゴリズムとして複素ＬＭＳアルゴリズムなど複素量が扱えるアルゴリズムを使用する。この方法を第１の従来技術と呼ぶ。【００１２】
第１の従来技術を用いた適応ディジタルフィルタの構成を図１に示す。【００１３】
図１を参照すると、入力信号X(k)は図示しないヒルベルト変換器により複素信号となっている。この複素信号を入力として複素フィルタ係数W(k)を畳み込み、複素信号の出力信号y(k)を得る。複素フィルタ係数W(k)は、出力信号y(k)の包絡線の値が予め規定した目標値に近づくように、複素信号を扱えるように拡張した適応アルゴリズムにより更新される。この適応ディジタルフィルタのアルゴリズムは以下のように表現される。【００１４】
W(k+1)＝W(k)−μ(｜y(k)｜p−yref0)qy(k)XH(k)      …(1)
y(k)＝WT(k)X(k)                                    …(2)
W(k)＝[w0(k),w1(k),…,wN-1(k)]T                    …(3)
X(k)＝[x(k),x(k-1),…,x(k-N+1)]T                  …(4)
ここで、W(k)はフィルタ係数ベクトル、X(k)は複素信号ベクトル、kはサンプルインデックス、Nはフィルタのタップ数、y(k)は出力信号、yref0は包絡線目標値、μはフィルタ係数の更新量を決定するパラメータである。また、Hは複素共役転置、Tは転置をそれぞれ表す。p,qは、包絡線目標値に対する誤差の評価関数を定める定数であり、例えばp=1,q=1とされる。【００１５】
第１の従来技術では、複素信号化処理を適用することにより位相が９０度（π／２）ずれた２つの信号を生成した。しかし、特許文献１および非特許文献３に見られるように、入力信号を標本化する際に搬送周波数の（４／奇数）倍の周波数で標本化すれば、隣り合った標本点の位相が９０度ずれるようになる。こうすれば、実数を扱う適応アルゴリズムをそのまま使用することができ、出力信号の包絡線の値を求める際には隣り合った標本点の２乗和を計算すれば良くなる。この方法を第２の従来技術と呼ぶ。【００１６】
第２の従来技術を用いた適応ディジタルフィルタの構成を図２に示す。【００１７】
図２を参照すると、入力信号Xr(k)は実信号であり、この実信号を入力として実信号のフィルタ係数Wr(k)を畳み込み、実信号の出力信号yr(k)を得る。フィルタ係数Wr(k)は、出力信号yr(k)の包絡線が予め規定した目標値に近づくように、実係数を扱う適応アルゴリズムにより更新される。この適応ディジタルフィルタのアルゴリズムは以下のように表現される。【００１８】
Wr(k+1)＝Wr(k)−μ(Env[yr(k)]−yref0)yr(k)Xr(k)      …(5)
yr(k)＝WrT(k)Xr(k)                                    …(6)
Env[yr(k)]＝(yr2(k-1)＋yr2(k))1/2                    …(7)
Wr(k)＝Re[W(k)]                                        …(8)
Xr(k)＝Re[X(k)]                                      …(9)
ここで、Wr(k)は実係数ベクトル、Xr(k)は実信号ベクトル、Env[  ]は包絡線の近似値を得る操作、Re[  ]は複素数の実部を取り出す操作、yr(k)は実数出力信号をそれぞれ表す。【００１９】
ところで、図１に示した適応ディジタルフィルタでは、入力信号X(k)、フィルタ係数W(k)、出力信号y(k)など、ほとんど全ての信号処理が複素数で行われる。複素数の乗算１回は、実数の乗算４回と加算２回に相当する。ＦＭ受信機用のマルチパス等化器では、多くのタップを有するフィルタの畳み込み演算および係数更新演算を、短いサンプリング周期毎に実行しなければならないため、演算量が膨大になるという課題がある。【００２０】
他方、図２に示した適応ディジタルフィルタでは、サンプリング周波数が中間周波信号の中心周波数からみて正確に（４／奇数）倍であれば、包絡線の計算精度も高く、図１の適応ディジタルフィルタと同等の性能が得られ、しかも演算量が約２５％に削減できる。しかしながら、サンプリング周波数の制限が厳しく、任意のサンプリング周波数で設計できないという課題がある。もし、サンプリング周波数が中間周波信号の中心周波数の（４／奇数）倍からずれると、包絡線の計算精度が低下するため、マルチパス等化能力が劣化する。
【特許文献１】特開2005-64618号公報
【非特許文献１】C.Richard  Johson,  Jr.、P.Schniter、T.J.Endres、J.D.Behm,D.R.Brown、Raul  A.Casas、"Blind  Equalization  Using  the  Constant  Modulus  Criterio  n:A  Review、"Proceedings  of  IEEE、Vol.86、No.10、Oct.1998.
【非特許文献２】J.R.Treichler,  and  B.G.Agee,  "A  New  Approach  to  Multipath  Correction  of  constant  Modulus  Signals"  IEEE  Transactions  on  Acoustics,  Speech,  and  Signal  Processing,  Vol.31,  No.2,pp.459-472,Apr.1983.
【非特許文献３】伊丹  誠,  羽鳥  光俊,  塚本  憲男,  "FMマルチパスひずみキャンセラの試作,"  1986年テレビジョン学会全国大会  355ページから356ページ
【発明の開示】
【００２１】
本発明は、このような事情に鑑みて提案されたものであり、その目的は、サンプリング周波数に対する制限がなく、かつ演算量を削減することのできる適応ディジタルフィルタを提供することにある。
【００２２】
本発明の第１の適応ディジタルフィルタは、複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部と、前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御する係数制御部とを備えることを特徴とするものである。
【００２３】
本発明の第２の適応ディジタルフィルタは、第１の適応ディジタルフィルタにおいて、前記フィルタ部は、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号を前記入力信号とすることを特徴とするものである。
【００２４】
本発明の第３の適応ディジタルフィルタは、第１の適応ディジタルフィルタにおいて、前記係数制御部は、前記出力信号の包絡線の値を前記指標値とすることを特徴とするものである。
【００２５】
本発明の第４の適応ディジタルフィルタは、第１の適応ディジタルフィルタにおいて、前記係数制御部は、前記指標値と前記目標信号との誤差に応じた実信号を生成して出力する共通部と、前記フィルタ部における前記畳み込み演算用の各乗算器毎に設けられ、対応する乗算器に入力される複素信号を実数化した信号と前記共通部から入力される前記実信号と現在の実フィルタ係数とに基づいて次サンプリング周期で使用する実フィルタ係数を算出する複数の個別部とを含むことを特徴とするものである。
【００２６】
本発明のＦＭ受信機は、第１の適応ディジタルフィルタと、中間周波数に変換されディジタル化されたＦＭ変調信号をヒルベルト変換して生成した複素信号を前記適応ディジタルフィルタに入力するヒルベルト変換器とを備えたことを特徴とするものである。
【００２７】
本発明の第１の信号処理方法は、（ａ）複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するステップと、（ｂ）前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御するステップとを含むことを特徴とするものである。
【００２８】
本発明の第２の信号処理方法は、第１の信号処理方法において、前記ステップ（ａ）では、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号を前記入力信号とすることを特徴とするものである。
【００２９】
本発明の第３の信号処理方法は、第１の信号処理方法において、前記ステップ（ｂ）では、前記出力信号の包絡線の値を前記指標値とすることを特徴とするものである。
【００３０】
本発明の第４の信号処理方法は、第１の信号処理方法において、前記ステップ（ｂ）は、前記指標値と前記目標信号との誤差に応じた実信号を生成する共通処理と、前記ステップ（ａ）における前記畳み込み演算用の各乗算器毎に行われ、対応する乗算器に入力される複素信号を実数化した信号と前記共通処理で生成した前記実信号と現在の実フィルタ係数とに基づいて次サンプリング周期で使用する実フィルタ係数を算出する複数の個別処理とを含むことを特徴とするものである。
【００３１】
本発明にあっては、フィルタ係数は実信号であるが、入力信号が互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号である。そのため、入力信号とフィルタ係数との畳み込み演算によって生成される出力信号も互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号になる。そのため、第１の従来技術と同様に出力信号の包絡線の値を瞬時かつ正確に求めることができ、かつ第２の従来技術のようなサンプリング周波数の制約はない。また、フィルタ係数を実数にしたことにより、演算量の大幅な削減が可能となる。さらに、入力信号である複素信号の実部と虚部は、互いに位相が９０度ずれているだけで、もともとは同じ１つの実信号から生成されたものであり、複素信号化している理由は出力信号の包絡線の値などの指標値を瞬時に計算できるようにするために他ならない。このため、適応ディジタルフィルタとしてのフィルタ性能は、入力信号の実部および虚部を扱う第１の従来技術ならびに入力信号の実部（あるいは虚部）のみ扱う第２の従来技術に比べて劣化することはない。
【図面の簡単な説明】
【００３２】
【図１】第１の従来技術に係る適応ディジタルフィルタの構成を示すブロック図である。
【図２】第２の従来技術に係る適応ディジタルフィルタの構成を示すブロック図である。
【図３】本発明の実施形態に係る適応ディジタルフィルタの構成を示すブロック図である。
【図４】本発明の実施形態に係る適応ディジタルフィルタの動作を説明するフローチャートである。
【図５】本発明の実施形態に係るＦＭ受信機の構成を示すブロック図である。
【図６】本発明の実施形態に係る適応ディジタルフィルタの変形例の構成を示すブロック図である。
【図７】本発明の実施形態に係る適応ディジタルフィルタの変形例の構成を示すブロック図である。
【図８】本発明の実施形態に係る適応ディジタルフィルタの変形例の構成を示すブロック図である。
【発明を実施するための最良の形態】
【００３３】
以下に、本発明の実施形態について図面を参照して説明する。【００３４】
図３を参照すると、本発明の実施形態に係る適応ディジタルフィルタは、入力端子３０１に加わる複素信号（複素入力信号）と実信号のフィルタ係数（実フィルタ係数）との畳み込み演算によって複素信号の出力信号（複素出力信号）を生成し出力端子３０２に出力するフィルタ部と、複素出力信号から導出した指標値（本実施形態の場合は包絡線の値）と目標信号との誤差に基づいてフィルタ係数を制御する係数制御部とを備えている。図中のブロック（後述の共通部３１８）とＮ個のブロック（後述の個別部３１９0〜３１９N-1）の部分が係数制御部を構成し、それ以外の部分がフィルタ部を構成する。ここで、複素入力信号は、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号である。【００３５】
フィルタ部は、タップ数がＮ、すなわちフィルタ係数がＮ個のＦＩＲ（Finite  Impulse  Response）型フィルタである。このフィルタ部は、それぞれ１サンプリング周期の遅延を与えるＮ−１個の遅延器３３０1〜３３０N-1からなるタップつき遅延線と、複素入力信号および各遅延器３３０1〜３３０N-1の出力信号に対してフィルタ係数を乗ずるためのＮ個の乗算器３３６0〜３３６N-1と、これらＮ個の乗算器３３６0〜３３６N-1の乗算結果を順次加算するＮ−１個の加算器３３７1〜３３７N-1とから構成されている。【００３６】
また、係数制御部は、適応アルゴリズムとしてＬＭＳを使用し、全てのフィルタ係数の制御に共通な共通部３１８と、個々のフィルタ係数の制御毎の個別部３１９0〜３１９N-1とから構成される。【００３７】
共通部３１８は、フィルタ部の出力である複素出力信号を入力し、複素出力信号の包絡線の値を実部と虚部の２乗和により計算して出力する絶対値回路３０８と、包絡線が収束すべき値、すなわち包絡線目標値を発生する包絡線目標値発生回路３０５と、絶対値回路３０８で求められた包絡線の値から包絡線目標値を減じた値を出力する減算器３０７と、複素出力信号を入力しその実部のみを抽出して出力する実部抽出回路３０９と、減算器３０７の出力と実部抽出回路３０９の出力とを乗じた結果を出力する乗算器３１０と、フィルタ係数の更新量を決定するパラメータであるステップサイズを発生するステップサイズ発生回路３０３と、乗算器３１０の出力とステップサイズとを乗じた結果を各個別部３１９0〜３１９N-1に出力する乗算器３１１とから構成されている。【００３８】
ここで、本実施形態の場合、フィルタ係数は複素数でなく実数になっているため、ステップサイズ発生回路３０３で発生するステップサイズを、複素フィルタ係数を使用する場合のステップサイズの約４倍に設定している。これにより、複素フィルタ係数を使用する場合と収束速度を同等にすることができる。【００３９】
また、各個別部３１９0〜３１９N-1は、複素入力信号あるいはタップつき遅延線上の対応する遅延器３３０1〜３３０N-1の出力信号を入力し、その複素信号の実部のみを抽出して出力する実部抽出回路３３５0〜３３５N-1と、共通部３１８から入力した信号と実部抽出回路３３５0〜３３５N-1で抽出された実部とを乗じた結果を出力する乗算器３３１0〜３３１N-1と、乗算器３３６0〜３３６N-1に与えられているフィルタ係数と乗算器３３１0〜３３１N-1の出力とを加算して次サンプリング周期で使用するフィルタ係数を出力する加算器３３３0〜３３３N-1と、この加算器３３３0〜３３３N-1の出力を１サンプリング周期だけ遅延させて乗算器３３６0〜３３６N-1に出力する遅延器３３４0〜３３４N-1とから構成されている。【００４０】
本実施形態の適応ディジタルフィルタのアルゴリズムは以下のように表現される。【００４１】
Wr(k+1)＝Wr(k)−μ(｜y(k)｜p−yref0)qRe[y(k)]Re[X(k)]      …(10)
y(k)＝WrT(k)X(k)                                            …(11)
ここで、Wr(k)は実係数ベクトル、X(k)は複素信号ベクトル、Re[  ]は複素数の実部を取り出す操作、y(k)は複素出力信号、kはサンプルインデックス、yref0は包絡線目標値、μはフィルタ係数の更新量を決定するパラメータである。p,qは、包絡線目標値に対する誤差の評価関数を定める定数であり、例えば、p=1,q=1とされる。【００４２】
次に、本実施形態の適応ディジタルフィルタの動作を説明する。【００４３】
図４は、本実施形態の適応ディジタルフィルタの動作を説明するフローチャートである。【００４４】
図４を参照すると、入力端子３０１からの新たな複素入力信号の入力処理Ｓ１、適応等化処理Ｓ２、出力端子３０２への複素出力信号の出力処理Ｓ３、およびパラメータ更新処理Ｓ４が繰り返される。適応等化処理Ｓ２は、前記式(11)に基づく処理であり、パラメータ更新処理Ｓ４は前記式(10)に基づく処理である。以下、各々の動作を詳しく説明する。【００４５】
まず、適応等化処理Ｓ２について説明する。【００４６】
入力端子３０１に入力された複素入力信号は、乗算器３３６0および実部抽出回路３３５0に供給されると同時に、１サンプリング周期の遅延を生じる遅延器３３０1〜３３０N-1からなるタップつき遅延線に供給される。遅延器３３０1〜３３０N-1に供給された複素信号は、１クロック毎に隣接する遅延器に転送され、各遅延器３３０1〜３３０N-1の出力信号は、対応する乗算器３３６1〜３３６N-1および対応する実部抽出回路３３５1〜３３５N-1に供給される。【００４７】
乗算器３３６0では、入力端子３０１から入力された複素信号に、遅延器３３４0から供給された実数フィルタ係数を乗じ、結果を加算器３３７1に供給する。乗算器３３６1〜３３６N-1では、対応する遅延器３３０1〜３３０N-1から供給された複素信号に、対応する遅延器３３４1〜３３４N-1から供給された実数フィルタ係数を乗じ、結果を加算器３３７1〜３３７N-1に供給する。加算器３３７1〜３３７N-1は、乗算器３３６0〜３３６N-1から受けた複素信号を全て加算し、結果を出力端子３０２に供給すると同時に、絶対値回路３０８および実部抽出回路３０９に供給する。こうして、複素入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号が生成され、出力される。【００４８】
次に、パラメータ更新処理Ｓ４について説明する。【００４９】
絶対値回路３０８は、複素出力信号を受けて、その絶対値を計算し、結果を包絡線の値として減算器３０７へと伝達する。包絡線目標値発生器３０５は、包絡線目標値を発生し、減算器３０７へと伝達する。減算器３０７は、包絡線目標値発生器３０５から受けた包絡線目標値を、絶対値回路３０８から受けた信号から減算し、結果を乗算器３１０へと伝達する。実部抽出回路３０９は、複素出力信号を受けて、その実部のみを抽出し、結果を乗算器３１０へと伝達する。乗算器３１０は、減算器３０７から受けた信号に、実部抽出回路３０９から受けた信号を乗じて、結果を乗算器３１１へと伝達する。ステップサイズ発生回路３０３は、フィルタ部内のフィルタ係数更新の量を決定するパラメータであるステップサイズを発生し、乗算器３１１へと供給する。乗算器３１１は、乗算器３１０から受けた信号に、ステップサイズ発生回路３０３から供給されたステップサイズを乗じて、結果を各個別部３１９0〜３１９N-1へと伝達する。【００５０】
各個別部３１９0〜３１９N-1においては、乗算器３１１から供給された信号は、乗算器３３１0〜３３１N-1に伝達される。実部抽出回路３３５0〜３３５N-1はそれぞれ、対応する遅延器３３０1〜３３０N-1または入力端子３０１から供給された複素信号の実部を抽出し、対応する乗算器３３１0〜３３１N-1へと伝達する。乗算器３３１0〜３３１N-1はそれぞれ、対応する実数部抽出回路３３５0〜３３５N-1から供給された実数信号と、共通部３１８から供給された実数信号を乗じて、結果を、対応する加算器３３３0〜３３３N-1へと伝達する。加算器３３３0〜３３３N-1はそれぞれ、対応する乗算器３３１0〜３３１N-1から受けた実数信号に、対応する遅延器３３４0〜３３４N-1から供給された実数フィルタ係数を加算し、結果を次サンプルのフィルタ係数として、対応する遅延器３３４0〜３３４N-1へと伝達する。遅延器３３４0〜３３４N-1はそれぞれ、対応する加算器３３３0〜３３３N-1から受けた実数フィルタ係数を１サンプル遅延させて、対応する乗算器３３６0〜３３６N-1へと供給するとともに、対応する加算器３３３0〜３３３N-1へと伝達する。【００５１】
次に、本実施形態の効果を説明する。【００５２】
図３から明らかなように、本実施形態の適応ディジタルフィルタでは、多くの信号が複素数ではなく、実数になっている。信号が複素数でなく、実数になることにより、図１に示した第１の従来技術と比較して、演算量は大きく削減される。何故なら、第１の従来技術による適応ディジタルフィルタでは、すべての信号が複素数であるために、すべての乗算器において、複素数どうしの乗算を行うのに対し、本実施形態では、乗算器３３６0〜３３６N-1では複素数と実数の乗算になり、乗算器３３１0〜３３１N-1では実数どうしの乗算になるからである。複素数どうしの乗算は、実数どうしの乗算４回と実数どうしの加算２回に相当するのに対し、複素数と実数の乗算は、実数どうしの乗算２回にしか相当しない。さらに、実数どうしの乗算になった場合には、実数どうしの乗算１回にしか相当しない。【００５３】
従って、第１の従来技術で複素数どうしの乗算が行われていた箇所が、複素数と実数の乗算を行う乗算器３３６0〜３３６N-1に置き換わったことにより、実数どうしの乗算のＮ回分相当が削減される。また、第１の従来技術で複素数どうしの乗算が行われていた箇所が、実数どうしの乗算を行う乗算器３３１0〜３３１N-1に置き換わったことにより、実数どうしの乗算の３Ｎ回分相当、および、実数どうしの加算の２Ｎ回分相当が削減される。さらに、実部抽出回路３３５0〜３３５N-1の部分は、第１の従来技術では複素共役器が必要であったため、虚数部の符号を伝達しない分だけ演算量は削減される。【００５４】
以上のことから本実施形態では、第１の従来技術の約４０％の演算量まで削減することができる。【００５５】
また、本実施形態では、フィルタ部の出力信号は複素数で得られるため、出力信号の包絡線の値、すなわち振幅は、図３の絶対値回路３０８の出力信号として瞬時かつ正確に得られる。したがって、本実施形態によれば、第２の従来技術におけるようなサンプリング周波数の制約はない。【００５６】
図５を参照すると、本実施形態に係るＦＭ受信機は、アンテナ１０１と、無線周波数中間周波数変換器１０２と、アナログディジタル変換器１０３と、自動利得制御器１０４と、ヒルベルト変換器１０５と、マルチパスキャンセラ１０６と、復調器１０７とから構成されている。また、マルチパスキャンセラ１０６として、第１の実施形態の適応ディジタルフィルタが使用されている。【００５７】
アンテナ１０１で受信されたＦＭ変調波は、無線周波数中間周波数変換器１０２において、中間周波数帯域の信号に変換され、アナログディジタル変換器１０３に伝達される。【００５８】
アナログディジタル変換器１０３は、無線周波数中間周波数変換器１０２から伝達されたアナログ信号を適切なサンプリング周波数でサンプリングしてディジタル信号へと変換し、自動利得制御器１０４へと伝達する。【００５９】
自動利得制御器１０４は、包絡線の値を指標とするＣＭＡアルゴリズムに悪影響を与えない範囲で出力信号の振幅が一定範囲内に収まるような利得を乗じた結果を、ヒルベルト変換器１０５へと伝達する。【００６０】
ヒルベルト変換器１０５は、自動利得制御器１０４から伝達された信号を解析信号、すなわち互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号へと変換して、マルチパスキャンセラ１０６へと伝達する。【００６１】
マルチパスキャンセラ１０６は、ヒルベルト変換器１０５から伝達された複素入力信号を入力し、図３を参照して説明したような動作によって多重反射の影響を低減した信号に変換して復調器１０７へと伝達する。なお、図３の適応ディジタルフィルタの出力端子３０２からは複素出力信号が出力されるが、その実部のみを抽出して復調器１０７に出力するか、あるいはその虚部のみを抽出し符号を反転して復調器１０７に出力する。【００６２】
復調器１０７は、マルチパスキャンセラ１０６から伝達された信号のＦＭ復調を行い、音声周波数帯域の信号を出力する。【００６３】
以上、本発明の実施形態について説明したが、本発明は以上の実施形態にのみ限定されず、以下に述べるような各種の付加変更が可能である。【００６４】
本実施形態では、実部抽出回路３３５0〜３３５N-1および実部抽出回路３０９を使用したが、これらの全部または一部を図６に示されるように虚部抽出反転回路３３５'0〜３３５'N-1、３０９'で置換しても良い。虚部抽出反転回路とは、入力された複素信号の虚部のみを抽出し、その符号を反転させた値を出力する回路である。本実施形態の適応ディジタルフィルタの入力端子３０１に加わる複素入力信号は、１つの実信号から生成した互いに位相が９０度ずれた２つの信号の一方を実部に他方を虚部に持つ複素信号としたものであるので、虚部抽出反転回路を使用しても同様の効果がある。【００６５】
本実施形態では、フィルタ係数はすべて実数、すなわちスカラー値としたが、演算量の削減効果は低下するものの、一部のフィルタ係数を複素数にすることも可能である。また、実抽出回路３０９を図７に示されるように乗算器３１０の出力側に移動したり、図８に示されるように乗算器３１１の出力側に移動したりして、乗算器３１０、３１１で複素数による演算を行うようにしても良い。【００６６】
本実施形態では、フィルタ部としてＦＩＲ型のフィルタを用いたが、ＩＩＲ型のフィルタを使用することもできる。【００６７】
本実施形態では、適応アルゴリズムとして、ＬＭＳアルゴリズムを用いたが、この他、逐次最小二乗法（Recursive  Least  Squares  Algorithm）、最小二乗法（Least  Squares  Algorithm）、アフィン射影法（Affine  Projection  Algorithm）、勾配法（Gradient  Algorithm）などの各種の適応アルゴリズムを用いることもできる。これらの適応アルゴリズムによるフィルタ係数更新の際の乗算回数が、ＬＭＳ型アルゴリズムより多い場合には、フィルタ係数を実数化したことによる演算量削減の効果はさらに大きくなる。【００６８】
本実施形態では、ＦＭ変調を対象したが、ＰＳＫ（Phase  Shift  Keying）など他の定振幅変調にも、本発明の構成が適用できることは明らかである。また、マルチレベルＣＭＡを用いれば、ＱＡＭ（Quadrature  Amplitude  Modulation）のような変調方式にも適用可能であることは明らかである。また、非特許文献１で示されているコンスタントモジュラスアルゴリズムのうち、出力信号が複素数であるものなどにも適用できることは明らかである。【００６９】
本実施形態では、包絡線を指標とするＣＭＡを対象に説明してきたが、非特許文献１に示されるように、出力信号から導出される他の統計量を指標とした場合にも、本発明が適用できることは明らかである。【００７０】
本発明の適応ディジタルフィルタは、その有する機能を個別部品、ＡＳＩＣ（Application  Specific  Integrated  Circuit）やＦＰＧＡ（Field  Programmable  Gate  Array）などを使用してハードウェア的に実現することは勿論、ＤＰＳ（Digital  Signal  Processor)などのコンピュータとプログラムとで実現することができる。プログラムは、コンピュータに読取可能な磁気ディスクや半導体メモリ等の記録媒体に記録されて提供され、コンピュータの立ち上げ時などにコンピュータに読み取られ、そのコンピュータの動作を制御することにより、そのコンピュータを前述した実施形態における適応ディジタルフィルタとして機能させる。
【産業上の利用可能性】
【００７１】
以上のように、本発明に係る適応ディジタルフィルタは、ＣＭＡアルゴリズムを用いた適応ディジタルフィルタとして有用であり、特に、ＦＭ受信機のマルチパス等化器に用いるのに適している。
【図１】
2007010678.tif 000002
【図２】
2007010678.tif 000003
【図３】
2007010678.tif 000004
【図４】
2007010678.tif 000005
【図５】
2007010678.tif 000006
【図６】
2007010678.tif 000007
【図７】
2007010678.tif 000008
【図８】
2007010678.tif 000009
【国際調査報告】
2007010678.tif 000010
2007010678.tif 000011