【手続補正書】
【提出日】平成30年12月6日(2018.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化珪素トランジスタ装置であって、
炭化珪素半導体基板であって、
前記基板の主面の下に互いに横方向に離間された複数の第１のドープ領域と、
前記主面から前記第１のドープ領域の上にある第３のドープ領域へ延びる第２のドープ領域と、
前記主面から前記第１のドープ領域へ延びる、前記基板内の複数の第４のドープ領域であって、前記第２のドープ領域は第１の導電型を有し、前記第１のドープ領域、第３のドープ領域および第４のドープ領域は前記第１の導電型と反対の第２の導電型を有する、第４のドープ領域とを有した、炭化珪素半導体基板と、
前記第２および第３のドープ領域を貫通して広がるゲートトレンチであって、側壁、下部、及び前記下部と前記側壁との間の丸い角を有する、ゲートトレンチと、
を備えた、炭化珪素トランジスタ装置。
【請求項２】
前記第４のドープ領域が電気的に導電性となるように、前記第４のドープ領域が、前記第１、第２、および第３のドープ領域よりも高濃度にドープされた、請求項１に記載の炭化珪素トランジスタ装置。
【請求項３】
請求項１に記載の炭化珪素トランジスタ装置であって、
前記第２のドープ領域はｎ型ソース領域であり、前記第３のドープ領域は、ｐ型ボディ領域であり、前記ボディ領域の下でかつ前記第１のドープ領域に隣接した前記基板の一部がｎ型ドリフト領域を形成し、前記第１のドープ領域がｐ型埋め込み領域であり、前記第４のドープ領域が前記第１のドープ領域とオーミック接続を形成する、炭化珪素トランジスタ装置。
【請求項４】
請求項３に記載の炭化珪素トランジスタ装置であって、前記炭化珪素トランジスタ装置がオフ状態にあるときおよび大きな逆電圧が前記炭化珪素トランジスタ装置のソースおよびドレイン端子に印加されたときに、前記ｐ型埋め込み領域が、空乏領域に前記ｎ型ドリフト領域の周囲ｎ型材料を提供する、炭化珪素トランジスタ装置。
【請求項５】
前記ゲートトレンチの第１の側壁が前記炭化珪素半導体基板の結晶面と整列している、請求項１に記載の炭化珪素トランジスタ装置。
【請求項６】
前記ゲートトレンチの前記第１の側壁が前記炭化珪素半導体基板の（１１−２０）結晶面と整列している、請求項５に記載の炭化珪素トランジスタ装置。
【請求項７】
前記ゲートトレンチの第１の側壁が前記炭化珪素半導体基板の前記主面に対して８５度から８７度の角度がつけられている、請求項１に記載の炭化珪素トランジスタ装置。
【請求項８】
前記ゲートトレンチの丸い角の一つが前記複数の第１のドープ領域のうちの１つの中に配置される、請求項１に記載の炭化珪素トランジスタ装置。
【請求項９】
前記ゲートトレンチの前記下部が、前記複数の第４のドープ領域のうちの１つの中に部分的に配置される、請求項１に記載の炭化珪素トランジスタ装置。
【請求項１０】
前記ゲートトレンチの全体が、前記ゲートトレンチの前記側壁が前記複数の第１のドープ領域から離間するように前記複数の第１のドープ領域のうち互いに隣接するドープ領域の間にある前記炭化珪素半導体基板の側部内に配置される、請求項１に記載の炭化珪素トランジスタ装置。
【請求項１１】
前記ゲートトレンチの第１および第２の側壁が前記炭化珪素半導体基板の結晶面と整列している、請求項１０に記載の炭化珪素トランジスタ装置。
【請求項１２】
前記第１および第２の側壁が（１１−２０）結晶面以外の結晶面と整列している、請求項１１に記載の炭化珪素トランジスタ装置。
【請求項１３】
前記第１の側壁が前記炭化珪素半導体基板の（１−１００）結晶面と整列しており、前記第２の側壁が前記炭化珪素半導体基板の（−１１００）結晶面と整列している、請求項１２に記載の炭化珪素トランジスタ装置。
【請求項１４】
請求項１に記載の炭化珪素トランジスタ装置であって、第１の誘電体層が、前記側壁ではなく前記ゲートトレンチの前記下部と角のみに沿って、前記ゲートトレンチの中に配置され、第２の誘電体層が前記第１の誘電体層の上でかつ前記ゲートトレンチの前記側壁に沿って、前記ゲートトレンチの中に配置される、炭化珪素トランジスタ装置。
【請求項１５】
請求項１に記載の炭化珪素トランジスタ装置であって、前記ゲートトレンチの第１の側壁が、前記複数の第１のドープ領域の隣接したもの同士の間にある、前記ゲートトレンチの第１の丸い下側角まで延在し、前記ゲートトレンチの第２の側壁が、前記複数の第１のドープ領域の１つの内部に配置された、前記ゲートトレンチの第２の丸い下側角まで延在する、炭化珪素トランジスタ装置。
【請求項１６】
請求項１に記載の炭化珪素トランジスタ装置であって、
ゲート誘電体が前記ゲートトレンチの中で、前記ゲートトレンチの前記側壁、下部および、丸い角に沿って配置され、前記ゲート誘電体は前記丸い角にて一様な厚さを有する、炭化珪素トランジスタ装置。
【請求項１７】
前記ゲートトレンチの前記下部が前記複数の第１のドープ領域のうちの１つの一部の上に配置された、請求項１に記載の炭化珪素トランジスタ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
上記範囲の変形と応用とを考慮に入れて、本発明はこれまでの説明により制限されないしまた添付図面により制限されないということを理解すべきである。むしろ、本発明は以下の特許請求範囲とそれらの法的均等物によってのみ限定される。
また、本願は以下の態様を含む。
（態様１）
半導体装置を形成する方法であって、前記方法は、
炭化珪素半導体基板を形成する工程であって、前記基板の主面の下に互いに横方向に離間された複数の第１のドープ領域と、前記主面から前記第１のドープ領域の上に存在する第３のドープ領域へ延びる第２のドープ領域と、前記主面から前記第１のドープ領域へ延びる前記基板内の複数の第４のドープ領域とを有し、前記第２のドープ領域は第１の導電型を有し、前記第１のドープ領域、第３のドープ領域および第４のドープ領域は第２の導電型を有する、工程と、
前記第２、第３および第４のドープ領域内のドーパント原子を活性化するように前記基板をアニールする工程と
前記第２および第３のドープ領域を貫通して広がるゲートトレンチであって、前記第１のドープ領域のうちの１つの領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含む方法。
（態様２）
前記表面層を除去する工程は、前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、態様１に記載の方法。
（態様３）
前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、
前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端が前記犠牲酸化物層を除去する工程後に前記犠牲酸化物層で敷き詰められるように前記ゲートトレンチの中央部からだけ前記犠牲酸化物層を除去する工程を含む、態様２に記載の方法。
（態様４）
前記中央部からだけ前記犠牲酸化物層を除去する工程は、前記ゲートトレンチの外側端を覆い前記中央部を露出するマスクを前記基板上に形成する工程と前記犠牲酸化物をエッチングして前記中央部から離す工程とを含む、態様３に記載の方法。
（態様５）
ゲート誘電体が前記中央部内の前記ゲートトレンチの前記下部および側壁に直接隣接するとともに前記犠牲酸化物層が前記下部および側壁と前記ゲートトレンチの前記外側端における前記ゲート誘電体との間に挿入されるように、前記犠牲酸化物層を除去した後に前記ゲートトレンチの全体にわたって前記ゲート誘電体を蒸着する工程と、
前記ゲート誘電体と前記炭化珪素半導体基板との界面を不動態化するように前記基板をガス雰囲気内でアニールする工程とをさらに含む態様３に記載の方法。
（態様６）
前記ゲート誘電体を蒸着する工程は、前記ゲートトレンチの前記下部に沿ってだけ第１の誘電体層を形成する工程と前記ゲートトレンチ内の誘電材料全体の厚さが前記側壁に沿った厚さよりも前記ゲートトレンチの前記下部においてより厚くなるように、前記第１の誘電体層の上および前記側壁に沿って第２の誘電体層を形成する工程とを含む、態様５に記載の方法。
（態様７）
前記表面層を酸化する工程は前記ゲートトレンチ全体に前記犠牲酸化物層を敷き詰める工程を含み、前記犠牲酸化物層を除去する工程は前記ゲートトレンチから前記犠牲酸化物層を完全に除去する工程を含む、態様２に記載の方法。
（態様８）
前記第１のドープ領域は前記基板中にドーパント原子を注入することにより形成され、前記ゲートトレンチは前記ドーパント原子の注入後に形成される、態様１に記載の方法。
（態様９）
前記第１のドープ領域を形成する工程は前記基板上に第１のマスクを形成する工程を含み、
前記ゲートトレンチを形成する工程は、前記第１のマスクを除去した後に前記基板上に第２のマスクを形成する工程と、前記第２および第３のドープ領域を含む前記基板の一部をエッチング除去する工程とを含む、態様８に記載の方法。
（態様１０）
前記基板は、前記エッチング工程の処理公差内で前記ゲートトレンチの第１の側壁が前記基板の結晶面とほぼ整列するようにエッチングされ、
前記高温工程の時間、温度および雰囲気は前記第１の側壁が前記結晶面とより密接に整列されるように制御される、態様９に記載の方法。
（態様１１）
前記基板は、前記第１の側壁が前記基板の（１１−２０）結晶面とほぼ整列するように前記主面に対して約８６度の角度となるようにエッチングされ、
前記高温工程は、前記（１１−２０）結晶面に前記第１の側壁をより密接に整列させるために前記基板を約５〜７分間摂氏１４００〜１６００度の温度の水素またはアルゴンの雰囲気内に置く工程を含む、態様１０に記載の方法。
（態様１２）
前記ゲートトレンチは、前記第１の側壁が前記第１のドープ領域のうちの隣接領域同士間に存在する第１の下側角まで延びるようにおよび前記第２の側壁が前記第１のドープ領域のうちの１つの領域内に配置された第２の下側角まで延びるように形成される、態様１１に記載の方法。
（態様１３）
前記基板は、前記ゲートトレンチの第１の側壁が前記基板の（１−１００）結晶面とほぼ整列し前記第２の側壁が前記基板の（−１１００）結晶面とほぼ整列するようにエッチングされ、
前記高温工程の前記時間、温度および雰囲気は、前記第１の側壁および第２の側壁が前記（１−１００）および（−１１００）結晶面それぞれとより密接に整列されるように制御される、態様１０に記載の方法。
（態様１４）
前記ゲートトレンチ全体は、前記第１および第２の側壁の両方が前記第１のドープ領域から離間されるように前記第１のドープ領域のうちの隣接領域同士間に存在する前記基板の側部内に形成される、態様１３に記載の方法。
（態様１５）
前記ゲートトレンチは前記第２、第３および第４のドープ領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、態様１に記載の方法。
（態様１６）
主面を有する第１の導電型炭化珪素半導体基板から半導体装置を形成する方法であって、前記方法は、
前記主面の下に互いに横方向に離間された複数の第２の導電型埋め込み領域を形成する工程と、
前記基板内に第１の導電型ソース領域と第２の導電型ボディ領域を形成する工程であって、前記ソース領域は前記主面から前記ボディ領域へ延び、前記ボディ領域は前記埋め込み領域の上に配置される、工程と、
前記基板内に前記主面から前記第２の導電型埋め込み領域へ延びる第２の導電型コンタクト領域を形成する工程と、
前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板をアニールする工程と、
前記ソースおよびボディ領域を貫通して延びるゲートトレンチであって、前記埋め込み領域の一部の上に配置された下部を有するゲートトレンチを形成する工程と、
前記ゲートトレンチの側壁に沿って炭化珪素原子を再整列させるとともに前記ゲートトレンチの前記下部と側壁間に丸い角を形成するように非酸化物および非窒化物形成雰囲気内で高温工程を適用する工程と、
前記高温工程中に前記ゲートトレンチの前記側壁に沿って形成された表面層を前記基板から除去する工程とを含む方法。
（態様１７）
前記表面層を除去する工程は前記ゲートトレンチ内に犠牲酸化物層を形成するために前記表面層を酸化する工程と前記ゲートトレンチの少なくとも一部から前記犠牲酸化物層を除去する工程とを含む、態様１６に記載の方法。
（態様１８）
前記ゲートトレンチは、前記ソース、ボディおよびコンタクト領域内のドーパント原子を活性化するように前記基板のアニール工程後に形成される、態様１６に記載の方法。