(57)【要約】  上下層の同軸線路に対応する高さを持つシールド電極壁１１と、シールド電極壁１１において下層の同軸線路に対応する位置にある下層接続開口部１２ａと、シールド電極壁１１において上層の同軸線路に対応する位置にある上層接続開口部１２ｂと、シールド電極壁１１内において下層接続開口部１２ａおよび上層接続開口部１２ｂの間を結ぶ信号線１３とを有しており、上下層の同軸線路が交差する位置に配置されて、下層接続開口部１２ａに位置する下層の同軸線路と上層接続開口部１２ｂに位置する上層の同軸線路とを信号線１３で接続する。
2007138895.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる高さに位置し且つ交わる方向に延びる上下層の同軸線路をビア接続する同軸型ビア接続構造において、
上下層の同軸線路に対応する高さを持つシールド電極壁と、
シールド電極壁において下層の同軸線路に対応する位置にある下層接続開口部と、
シールド電極壁において上層の同軸線路に対応する位置にある上層接続開口部と、
シールド電極壁内において下層接続開口部および上層接続開口部の間を結ぶ信号線とを有しており、
上下層の同軸線路が交差する位置に配置されて、下層接続開口部に位置する下層の同軸線路と上層接続開口部に位置する上層の同軸線路とを信号線で接続することから成る同軸型ビア接続構造。
【請求項２】
前記信号線は、下層接続開口部からシールド電極壁内に延びた下層線部と、上層接続開口部からシールド電極壁内に延びた上層線部と、下層線部および上層線部を結ぶ線部とを有している請求項１記載の同軸型ビア接続構造。
【請求項３】
前記信号線は、その一端が下層接続開口部にて下層の同軸線路と結線し、他端が上層接続開口部にて上層の同軸線路と結線する請求項１記載の同軸型ビア接続構造。
【請求項４】
前記シールド電極壁は、金属である請求項１に記載の同軸型ビア接続構造。
【請求項５】
前記信号線は、金属である請求項１に記載の同軸型ビア接続構造。
【請求項６】
前記信号線は、１０μｍ以下の線幅である請求項１に記載の同軸型ビア接続構造。
【請求項７】
互いに異なる高さに位置し且つ交わる方向に延びる上下層の同軸線路をビア接続する同軸型ビア接続構造の製造方法において、
基板上にグランド金属層を堆積させ、該グランド金属層上に絶縁層を塗布し、該絶縁層に、同軸型ビア接続構造のシールド電極壁の下層部分のうちの下半分（Ｖ１）および下層の同軸線路のシールド電極壁のうちの下半分（ＬＬ１）に相当する溝パターンを形成し、該溝パターンに金属を充填して、前記下半分（Ｖ１）および前記下半分（ＬＬ１）を形成する工程と、
同軸ビア接続構造中の信号線を構成する下層線部および同軸ビア接続構造が接続する下層の同軸線路の信号線に対応するパターンを形成し、配線金属層を堆積させた後、該パターン上の配線金属層を除去して、前記下層線部および前記信号線を形成する工程と、
絶縁層をさらに塗布し、該絶縁層に、同軸ビア接続構造のシールド電極壁の下層部分のうちの上半分（Ｖ２）、下層の同軸線路のシールド電極壁のうちの上半分（ＬＬ２）、および同軸ビア接続構造中の信号線を構成する線部の下半分（Ｃ１）に相当する溝および穴パターンを形成し、該溝および穴パターンに金属を充填して、前記上半分（Ｖ２）、前記上半分（ＬＬ２）、および前記下半分（Ｃ１）を形成する工程と、
下層の同軸線路のシールド電極の上面部分（ＬＬ３）および上層の同軸線路のシールド電極の下面部分（ＵＬ１）となるグランド層用パターンを形成し、グランド金属層を堆積させた後、該グランド層用パターン上のグランド金属層を除去して、前記上面部分（ＬＬ３）および前記下面部分（ＵＬ１）を形成する工程と、
絶縁層をさらに塗布し、該絶縁層に、同軸ビア接続構造のシールド電極壁の上層部分のうちの下半分（Ｖ３）、上層の同軸線路のシールド電極壁のうちの下半分（ＵＬ２）、および同軸ビア接続構造中の信号線を構成する線部の上半分（Ｃ２）に相当する絶縁層の溝および穴パターンを形成し、該溝および穴パターンに金属を充填して、前記下半分（Ｖ３）、前記下半分（ＵＬ２）、および前記上半分（Ｃ２）を形成する工程と、
同軸ビア接続構造中の信号線を構成する上層線部および同軸ビア接続構造が接続する上層の同軸線路の信号線に対応するパターンを形成し、配線金属層を堆積させた後、該パターン上の配線金属層を除去して、前記上層線部および前記信号線を形成する工程と、
絶縁層をさらに塗布し、同軸ビア接続構造のシールド電極壁の上層部分のうちの上半分（Ｖ４）および上層の同軸線路のシールド電極壁のうちの上半分（ＵＬ３）に相当する絶縁層の溝パターンを形成し、該溝パターンに金属を充填して、前記上半分（Ｖ４）および前記上半分（ＵＬ３）を形成する工程と、
上層の同軸線路のシールド電極の上面部分（ＵＬ４）となるグランド層用パターンを形成し、グランド金属層を堆積させた後、該グランド層用パターン上のグランド金属層を除去する工程と、
から成る同軸型ビア接続構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種実装構造体、特に多層同軸配線に有用な同軸型ビア接続構造及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の高速化および高周波化に伴い、機器内の配線について、その信号伝送特性の向上が求められている。半導体デバイスパッケージ、プリント回路基板、フレキシブル回路基板などの実装構造体における配線については、特性インピーダンスを一定にするために、通常、ストリップ線路、マイクロストリップ線路、平面導波路線路などの伝送線路構造が用いられている。【０００３】
特に、伝送線路構造の中でも同軸線路は、最も優れた信号伝送特性を有するため、ケーブルとして広く用いられており、また実装構造体においては、たとえば、下記非特許文献１に開示された同軸線路構造や、下記特許文献１に開示されたプリント回路基板内に同軸線路構造を実現する製造技術が知られている。下記特許文献２には、シリコン半導体デバイス用多層配線プロセスとしての、多層微細配線構造の製造方法も開示されている。
【非特許文献１】R.C. Landis, "Buried Coaxial Conductors for High-Speed Interconnections", IEEE Trans. Components, Hybrids, and Manufacturing Tech., Vol.CHMT-10; No.2, pp. 204-208, 1987
【特許文献１】特開２００３−２４９７３１号公報
【特許文献２】特開２００３−３０９１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献１および特許文献１に記載の技術は、平面的な配線を実現するものであって、多層配線に必要なビア接続構造を考慮していない。また、プリント回路技術を用いる場合、最小の線幅は１０から２０ミクロン程度となり、これより微細な配線を実現するには、異なる製造プロセスを用いる必要がある。これに対し、特許文献２は、シリコン半導体デバイス用多層配線プロセスを用いて多層配線に展開できる同軸線路構造を提案してはいるものの、実装構造体内で配線を１０ミクロン以下まで微細化することはやはり難しい。【０００５】
そこで、以上のとおりの事情に鑑み、本発明は、同軸線路構造を多層化する際に必要な同軸線路対応の同軸型ビア接続構造およびこれを用いた多層同軸配線を提供し、さらに、その製造プロセスにシリコン半導体デバイス用多層配線プロセスを用いて、最小の線幅を１０ミクロン以下から１ミクロン程度（つまり配線用金属材料の表皮深さと同じ程度）までに微細化することが可能な製造方法を提供することを課題としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の同軸型ビア接続構造は、互いに異なる高さに位置し且つ交わる方向に延びる上下層の同軸線路をビア接続するためのものであり、上下層の同軸線路に対応する高さを持つシールド電極壁と、シールド電極壁において下層の同軸線路に対応する位置にある下層接続開口部と、シールド電極壁において上層の同軸線路に対応する位置にある上層接続開口部と、シールド電極壁内において下層接続開口部および上層接続開口部の間を結ぶ信号線とを有しており、上下層の同軸線路が交差する位置に配置されて、下層接続開口部に位置する下層の同軸線路と上層接続開口部に位置する上層の同軸線路とを信号線で接続することを特徴とする。【０００７】
信号線は、下層接続開口部からシールド電極壁内に延びた下層線部と、上層接続開口部からシールド電極壁内に延びた上層線部と、下層線部および上層線部を結ぶ線部とを有している。また、信号線は、その一端が下層接続開口部にて下層の同軸線路と結線し、他端が上層接続開口部にて上層の同軸線路と結線する。【０００８】
シールド電極壁及び信号線は金属であり、信号線は、１０μｍ以下の線幅である。また、多層同軸配線は、前記同軸型ビア接続構造を用いる。【０００９】
そしてさらに、本発明の同軸型ビア接続構造の製造方法は、
基板上にグランド金属層を堆積させ、該グランド金属層上に絶縁層を塗布し、該絶縁層に、同軸型ビア接続構造のシールド電極壁の下層部分のうちの下半分（Ｖ１）および下層の同軸線路のシールド電極壁のうちの下半分（ＬＬ１）に相当する溝パターンを形成し、該溝パターンに金属を充填して、前記下半分（Ｖ１）および前記下半分（ＬＬ１）を形成する工程と、
同軸ビア接続構造中の信号線を構成する下層線部および同軸ビア接続構造が接続する下層の同軸線路の信号線に対応するパターンを形成し、配線金属層を堆積させた後、該パターン上の配線金属層を除去して、前記下層線部および前記信号線を形成する工程と、
絶縁層をさらに塗布し、該絶縁層に、同軸ビア接続構造のシールド電極壁の下層部分のうちの上半分（Ｖ２）、下層の同軸線路のシールド電極壁のうちの上半分（ＬＬ２）、および同軸ビア接続構造中の信号線を構成する線部の下半分（Ｃ１）に相当する溝および穴パターンを形成し、該溝および穴パターンに金属を充填して、前記上半分（Ｖ２）、前記上半分（ＬＬ２）、および前記下半分（Ｃ１）を形成する工程と、
下層の同軸線路のシールド電極の上面部分（ＬＬ３）および上層の同軸線路のシールド電極の下面部分（ＵＬ１）となるグランド層用パターンを形成し、グランド金属層を堆積させた後、該グランド層用パターン上のグランド金属層を除去して、前記上面部分（ＬＬ３）および前記下面部分（ＵＬ１）を形成する工程と、
絶縁層をさらに塗布し、該絶縁層に、同軸ビア接続構造のシールド電極壁の上層部分のうちの下半分（Ｖ３）、上層の同軸線路のシールド電極壁のうちの下半分（ＵＬ２）、および同軸ビア接続構造中の信号線を構成する線部の上半分（Ｃ２）に相当する絶縁層の溝および穴パターンを形成し、該溝および穴パターンに金属を充填して、前記下半分（Ｖ３）、前記下半分（ＵＬ２）、および前記上半分（Ｃ２）を形成する工程と、
同軸ビア接続構造中の信号線を構成する上層線部および同軸ビア接続構造が接続する上層の同軸線路の信号線に対応するパターンを形成し、配線金属層を堆積させた後、該パターン上の配線金属層を除去して、前記上層線部および前記信号線を形成する工程と、
絶縁層をさらに塗布し、同軸ビア接続構造のシールド電極壁の上層部分のうちの上半分（Ｖ４）および上層の同軸線路のシールド電極壁のうちの上半分（ＵＬ３）に相当する絶縁層の溝パターンを形成し、該溝パターンに金属を充填して、前記上半分（Ｖ４）および前記上半分（ＵＬ３）を形成する工程と、
上層の同軸線路のシールド電極の上面部分（ＵＬ４）となるグランド層用パターンを形成し、グランド金属層を堆積させた後、該グランド層用パターン上のグランド金属層を除去する工程と、
を含むことを特徴とする。
【発明の効果】
【００１０】
上記のとおりの特徴を有する本発明によれば、同軸線路構造を多層化する際に必要な同軸線路対応の同軸型ビア接続構造およびこれを用いた多層同軸配線を提供でき、また、その製造プロセスにシリコン半導体デバイス用多層配線プロセスを用いることにより、最小の線幅を１０ミクロン以下から１ミクロン程度（配線用金属材料の表皮深さと同じ程度）までに微細化することが可能となる。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明の同軸型ビア接続構造の一実施形態を示した斜視図。
【図１Ｂ】本発明の同軸型ビア接続構造の一実施形態を示した斜視図。
【図２Ａ】多層同軸配線における図１Ａの同軸型ビア接続構造およびその周辺を例示した透過斜視図。
【図２Ｂ】多層同配線における図１Ａの同軸型ビア接続構造およびその周辺を例示した透過斜視図。
【図３】多層同軸配線における本発明の同軸型ビア接続構造の配置について説明するための図。
【図４Ａ】本発明の同軸型ビア接続構造による同軸線路の接続方向について説明するための図。
【図４Ｂ】本発明の同軸型ビア接続構造による同軸線路の接続方向について説明するための別の図。
【図５Ａ】本発明の多層同軸配線の製造方法の一実施形態について説明するためのフローチャート。
【図５Ｂ】図５Ａに続くフローチャート。
【図５Ｃ】図５Ｂに続くフローチャート。
【図５Ｄ】図５Ｃに続くフローチャート。
【図６Ａ】図５Ａ−図５Ｄの各ステップにて形成される部位ついて説明するための図。
【図６Ｂ】図５Ａ−図５Ｄの各ステップにて形成される部位ついて説明するための図。
【図７】図５Ａ−図５Ｄの各ステップにて形成される部位ついて説明するための図。
【図８Ａ】本発明の同軸型ビア接続構造の別の一実施形態を示した斜視図。
【図８Ｂ】本発明の同軸型ビア接続構造の別の一実施形態を示した斜視図。
【図９】本発明の同軸型ビア接続構造の別の一実施形態を示した斜視図。
【符号の説明】
【００１２】
１  同軸型ビア接続構造
１１  シールド電極壁
１２ａ  下層接続開口部
１２ｂ  上層接続開口部
１３  信号線
１３１  下層水平線部
１３２  上層水平線部
１３３  垂直線部
１４  絶縁層
２ａ，２ａ’，２ａ”  同軸線路
２ｂ  同軸線路
２１ａ，２１ｂ  信号線
３０  基板
３１  グランド金属層
３２  感光性絶縁層
３３  フォトマスク
３３１  パターン
３４  溝パターン
３５  金属
３６  レジストパターン
３７  配線金属層
３８  感光性絶縁層
３９  フォトマスク
３９１  パターン
４０  溝および穴パターン
４１  金属
４２  レジストパターン
４３  グランド金属層
４４  感光性絶縁層
４５  フォトマスク
４５１  パターン
４６  溝および穴パターン
４７  金属
４８  レジストパターン
４９  配線金属層
５０  感光性絶縁層
５１  フォトマスク
５１１  パターン
５２  溝パターン
５３  金属
５４  レジストパターン
５５  グランド金属層
【発明を実施するための最良の形態】
【００１３】
［第一の実施形態］
図１Ａおよび図１Ｂは、各々、本発明の同軸型ビア接続構造の一実施形態を示した図であり、図２Ａおよび図２Ｂは、各々、多層同軸配線構造における同軸型ビア接続構造とその周辺を示した図であり、図３は、多層同軸配線構造における同軸型ビア接続構造の配置例を示した図である。【００１４】
本実施形態の同軸型ビア接続構造１は、互いに異なる高さに位置し且つ交わる方向に延びる２本の同軸線路２ａ，２ｂ（図２Ａ，図２Ｂ，図３参照）が交差する位置に配置されて、それら同軸線路２ａ，２ｂをビア接続するものである。より具体的には、同軸型ビア接続構造１は、上下に異なる高さに位置する２本の同軸線路２ａ，２ｂを接続するために必要な高さ、つまり上下層の同軸線路２ａ，２ｂに届く高さを持つ角柱形状のシールド電極壁１１と、シールド電極壁１１の一側面において下層の同軸線路２ａの高さ位置に形成された下層接続開口部１２ａと、シールド電極壁１１の他の一側面において上層の同軸線路２ｂの高さ位置に形成された上層接続開口部１２ｂと、シールド電極壁１１内において下層接続開口部１２ａおよび上層接続開口部１２ｂの間を結ぶように形成された１本の信号線１３とを有している。【００１５】
シールド電極壁１１で囲まれた内部は絶縁層１４となっており、信号線１３の周囲を取り囲んでいる。言い換えると、信号線１３の周囲を絶縁層１４で取り囲み、絶縁層１４の外側をシールド電極壁１１で覆うことで、同軸型のビア構造を形成している。【００１６】
信号線１３は、下層接続開口部１２ａからシールド電極壁１１内に水平方向に延びた下層水平線部１３１と、上層接続開口部１２ｂからシールド電極壁１１内に水平方向に延びた上層水平線部１３２と、下層水平線部１３１の内端および上層水平線部１３２の内端を結ぶ垂直方向に延びた垂直線部１３３とを有しており、それらが一本となって下層接続開口部１２ａおよび上層接続開口部１２ｂの間に延びた信号線１３を構成している。【００１７】
本実施形態での信号線１３を構成する線分はそれぞれ水平方向、垂直方向に延びたものとしているが、下層の同軸線路２ａおよび上層の同軸線路２ｂを接続する信号線１３が構成されればよいので、特に水平、垂直に限定されるわけではなく、斜め方向に延びているもの、曲がり角が直角ではなくカーブしているものなど、様々な形状を採用可能である。【００１８】
そして、下層接続開口部１２ａにて下層水平線部１３１の接続端が下層の同軸線路２ａと結線し、上層接続開口部１２ｂにて上層水平線部１３２の接続端が上層の同軸線路２ｂと結線することで、同軸線路２ａ，２ｂを的確にビア接続できる。【００１９】
たとえば図３に例示したように、図面中で縦方向に走る下層の同軸線路２ａ’と図面中で横方向に走る上層の同軸線路２ｂが交差する点Ｐ１に、図１Ａ，図２Ａの同軸ビア配線構造１を配置し、同じ同軸線路２ｂと下層の別の同軸線路２ａ”が交差する点Ｐ２に、図１Ｂ，図２Ｂの同軸ビア配線構造１を配置することで、交差点Ｐ１にて同軸線路２ａ’から９０度左に曲がって同軸線路２ｂへ繋がり、さらに交差点Ｐ２にて同軸線路２ｂから９０度右に曲がって同軸線路２ａ”へ繋がって、Ａ点とＢ点が接続されることとなる。【００２０】
すなわち、本発明の同軸ビア接続構造１によれば、多層同軸配線構造にて単に上下層の同軸線路２ａ（２ａ’，２ａ”），２ｂを接続できるだけではなく、上下異なる層に位置し且つ直交する方向に延びる同軸線路２ａ，２ｂを３次元方向に接続できる。【００２１】
図４Ａおよび図４Ｂは、各々、上下２本の同軸線路２ａ，２ｂについて、本発明の同軸型ビア接続構造１を使って接続を行う際に取りうる８種類の接続形態を示した図であり、図４Ａは、図１Ａの同軸型ビア接続構造１の向きを変えることで、下層の同軸線路２ａから９０度左に曲がって上層の同軸線路２ｂに接続する４種類、図４Ｂは、図１Ｂの同軸型ビア接続構造１の向きを変えることで、下層の同軸線路２ａから９０度右に曲がって上層の同軸線路２ｂに接続する４種類を示している。これらの図から分かるように、同軸型ビア接続構造１は、図１Ａおよび図１Ｂの２種類の構造に集約され、この２種類について設計、試作、特性評価などを行えば、それぞれ４種類の接続形態、つまり全部で８種類の接続形態を実現することができる。【００２２】
［第二の実施形態］
図５Ａ−図５Ｄは、各々、上述した本発明の同軸型ビア接続構造１を用いた多層同軸配線の製造方法の一例について説明するためのフローチャートであり、接続対象である上下層の同軸線路２ａ，２ｂを同軸型ビア接続構造１と同時に形成する場合のものである。以下、図中のステップ番号の順番にプロセスの説明を行う。なお、図６Ａ，Ｂおよび図７は、各ステップの説明で使用するＶ１、ＬＬ１、ＵＬ１等の記号を付した部位がどの部位に該当するかを示すものであり、図１および図２Ａ，Ｂとともに適宜参照する。【００２３】
＜ステップＳ１＞
シリコン、サファイア、石英、窒化シリコン、窒化アルミ、化合物半導体（ガリウム砒素GaAs、窒化ガリウムGaN、炭化ケイ素SiC、インジウムリンInPなど）、ダイアモンドなどの基板３０上に金、銀、銅などのグランド金属層３１を真空蒸着、スパッタ、ＣＶＤ、メッキなどの方法で堆積する。このグランド金属層３１は、同軸型ビア接続構造１が接続する下層の同軸線路２ａのシールド電極壁のうちの下面部分をなすものである。【００２４】
＜ステップＳ２＞
ポリイミド、ベンゾシクロブテンBCB、ポリアミド、ポリオキサゾールなどの樹脂にジアゾ感光剤を添加した感光性絶縁層３２を塗布し、ＵＶ光等を照射して同軸型ビア接続構造１のシールド電極壁１１の一部（Ｖ１）（図６Ａ，Ｂ参照）および下層の同軸線路２ａ（図２参照）のシールド電極壁の一部（ＬＬ１）（図２Ａ，Ｂ、図７参照）に対応するパターン３３１を含むフォトマスク３３を用いて露光する。ポリイミドとしては、ブロック共重合ポリイミドが望ましい。【００２５】
ここでの一部（Ｖ１）とは、同軸ビア接続構造１の下層部分のうちの下半分に相当する部位であって、下層接続開口部１２ａの下半分の形状に相当する開口部を有している。また、一部（ＬＬ１）とは、同軸ビア接続構造１に接続される下層の同軸線路２ａのうちの下半分に相当する部位である。【００２６】
＜ステップＳ３＞
露光された感光性絶縁層３２を現像し、同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ１）に相当する絶縁層１４（図１参照）の溝パターン３４を形成する。【００２７】
＜ステップＳ４＞
溝パターン３４に対し、無電解あるいは電解メッキ法により金、銀、銅などの金属３５の充填を行う。【００２８】
これにより、同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ１）および下層の同軸線路２ａのシールド電極壁の上記一部（ＬＬ１）が同時に形成される。なお上記一部（Ｖ１）の形成により、下層接続開口部１２ａの下半分が形成されることになる。【００２９】
＜ステップＳ５＞
同軸ビア接続構造１中の信号線１３を構成する下層水平線部１３１（図６Ａ，Ｂ参照）および同軸ビア接続構造１が接続する下層の同軸線路２ａの信号線２１ａ（図２Ａ，Ｂ、図７参照）に対応するレジストパターン３６をＵＶ等を用いたリソグラフィ工程により形成して、金、銀、銅などの配線金属層３７を真空蒸着、スパッタ、ＣＶＤ、メッキなどの方法で堆積する。その後、レジストパターン３６上の配線金属層３７を溶媒に浸潤させてリフトオフ法により除去する。これにより、同軸ビア接続構造１中の信号線１３を構成する下層水平線部１３１と同軸ビア接続構造１が接続する下層の同軸線路２ａの信号線２１ａが形成される。【００３０】
＜ステップＳ６＞
感光性絶縁層３８をさらに塗布し、ＵＶ光等を照射して同軸ビア接続構造１のシールド電極壁１１の他の一部（Ｖ２）（図６Ａ，Ｂ参照）および下層の同軸線路２ａのシールド電極壁の他の一部（ＬＬ２）（図２Ａ，Ｂ、図７参照）および同軸ビア接続構造１中の信号線１３を構成する垂直線部１３３の下半分（Ｃ１）（図６Ａ，Ｂ、図７参照）に相当するパターン３９１を含むフォトマスク３９を用いて露光する。ここでの一部（Ｖ２）とは、上記一部（Ｖ１）に続く、同軸ビア接続構造１の下層部分のうちの上半分に相当する部位であって、下層接続開口部１２ａの上半分の形状に相当する開口部を有している。また、一部（ＬＬ２）とは、上記一部（ＬＬ１）に続く、同軸ビア接続構造１に接続される下層の同軸線路２ａのうちの上半分に相当する部位である。【００３１】
＜ステップＳ７＞
露光された感光性絶縁層３８を現像し、同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ２）、下層の同軸線路２ａのシールド電極壁の上記一部（ＬＬ２）、および上記信号線１３の垂直線部１３３の下半分（Ｃ１）に相当する絶縁層の溝および穴パターン４０を形成する。【００３２】
＜ステップＳ８＞
溝および穴パターン４０に対し、無電解あるいは電解メッキ法により金、銀、銅などの金属４１の充填を行う。これにより、上記ステップＳ４にて形成された同軸ビア接続構造１のシールド電極壁１１の一部（Ｖ１）および下層の同軸線路２ａのシールド電極壁の一部（ＬＬ１）に続いて、さらに同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ２）、下層の同軸線路２ａのシールド電極壁の上記一部（ＬＬ２）、および上記信号線１３の垂直線部１３３の下半分（Ｃ１）が形成される。なお、上記一部（Ｖ１）の形成により、下層接続開口部１２ａの上半分が形成されることになる。【００３３】
＜ステップＳ９＞
続いて、下層の同軸線路２ａのシールド電極のさらに他の一部（ＬＬ３）（図２Ａ，Ｂ、図７参照）および上層の同軸線路２ｂのシールド電極の一部（ＵＬ１）（図２Ａ，Ｂ、図７参照）となる、同軸線路２ａ，２ｂ共通のグランド層用のレジストパターン４２をＵＶ等を用いたリソグラフィ工程により形成して、金、銀、銅などグランド金属層４３を真空蒸着、スパッタ、ＣＶＤ、メッキなどの方法で堆積する。その後、レジストパターン４２上のグランド金属層４３を溶媒に浸潤させてリフトオフ法により除去する。ここでの一部（ＬＬ３）とは、同軸ビア接続構造１に接続される下層の同軸線路２ａのうちの上面部分のグランド層に相当する部位であり、また、一部（ＵＬ１）とは、同軸ビア接続構造１に接続される上層の同軸線路２ｂのうちの下面部分のグランド層に相当する部位である。【００３４】
これにより、下層の同軸線路２ａのシールド電極の上記一部（ＬＬ３）および上層の同軸線路２ｂのシールド電極の上記一部（ＵＬ１）が形成される。すなわち、この段階で、ほぼ同軸ビア接続構造１の下半分とこれに接続される下層の同軸線路２ａ、つまり多層同軸配線構造中の下層部分が作製されることになる。なお、上層の同軸線路２ｂの下面部分の形成は、下層の同軸線路２ａの上面部分の形成と同時に行われるが、これはグランド層を同軸線路２ａ、２ｂに共通のものとしているためである。【００３５】
＜ステップＳ１０＞
感光性絶縁層４４を塗布し、ＵＶ光等を照射して同軸ビア接続構造１のシールド電極壁１１のさらに他の一部（Ｖ３）（図６Ａ，Ｂ参照）、上層の同軸線路２ｂのシールド電極壁の他の一部（ＵＬ２）（図２Ａ，Ｂ、図７参照）、および同軸ビア接続構造１中の信号線１３を構成する垂直線部１３３の上半分（Ｃ２）（図６Ａ，Ｂ、図７参照）に対応するパターン４５１を含むフォトマスク４５を用いて露光する。ここでの一部（Ｖ３）とは、上記一部（Ｖ２）に続く、同軸ビア接続構造１の上層部分のうちの下半分に相当する部位であって、上層接続開口部１２ｂの下半分の形状に相当する開口部を有している。また、一部（ＵＬ２）とは、上記一部（ＵＬ１）に続く、同軸ビア接続構造１に接続される上層の同軸線路２ｂのうちの下半分に相当する部位である。【００３６】
＜ステップＳ１１＞
露光された感光性絶縁層４４を現像し、同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ３）、上層の同軸線路２ｂのシールド電極壁の上記一部（ＵＬ２）、および上記信号線１３の垂直線部１３３の上半分（Ｃ２）に相当する絶縁層の溝および穴パターン４６を形成する。【００３７】
＜ステップＳ１２＞
溝および穴パターン４６に対し、無電解あるいは電解メッキ法により金、銀、銅などの金属４７の充填を行う。これにより、上記ステップＳ４，Ｓ８にて形成された同軸ビア接続構造１のシールド電極壁１１の一部（Ｖ１）（Ｖ２）、Ｓ９にて形成された上層の同軸線路２ｂのシールド電極壁の一部（ＵＬ１）、およびＳ７にて形成された信号線１３の垂直線部１３３の下半分（Ｃ１）に続いて、さらに同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ３）、上層の同軸線路２ｂのシールド電極壁の上記一部（ＵＬ２）、および上記信号線１３の垂直線部１３３の上半分（Ｃ２）が形成される。なお、上記一部（Ｖ３）の形成により、上層層接続開口部１２ｂの下半分が形成されることになる。【００３８】
＜ステップＳ１３＞
同軸ビア接続構造１中の信号線１３を構成する上層水平線部１３２（図６Ａ，Ｂ参照）および上層の同軸線路２ｂの信号線２１ｂ（図２Ａ，Ｂ、図７参照）に対応するレジストパターン４８をＵＶ等を用いたリソグラフィ工程により形成して、金、銀、銅など配線金属層４９を真空蒸着、スパッタ、ＣＶＤ、メッキなどの方法で堆積する。その後、レジストパターン４８上の配線金属層４９を溶媒に浸潤させてリフトオフ法により除去する。これにより、同軸ビア接続構造１中の信号線１３の上層水平線部１３２と同軸ビア接続構造１が接続する上層の同軸線路２ｂの信号線２１ｂが形成される。【００３９】
＜ステップＳ１４＞
感光性絶縁層５０を塗布し、ＵＶ光等を照射して同軸ビア接続構造１のシールド電極壁１１のさらにまた別の一部（Ｖ４）（図６Ａ，Ｂ参照）および上層の同軸線路２ｂのシールド電極壁のさらに他の一部（ＵＬ３）（図２Ａ，Ｂ、図７参照）に対応するパターン５１１を含むフォトマスク５１を用いて露光する。ここでの一部（Ｖ４）とは、上記一部（Ｖ３）に続く、同軸ビア接続構造１の上層部分のうちの上半分に相当する部位であって、上層接続開口部１２ｂの上半分の形状に相当する開口部を有している。また、一部（ＵＬ３）とは、上記一部（ＵＬ２）に続く、同軸ビア接続構造１に接続される上層の同軸線路２ｂのうちの上半分に相当する部位である。【００４０】
＜ステップＳ１５＞
露光された感光性絶縁層５０を現像し、同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ４）および上層の同軸線路２ｂのシールド電極壁の上記一部（ＵＬ３）に相当する絶縁層の溝パターン５２を形成する。【００４１】
＜ステップＳ１６＞
溝パターン５２に対し、無電解あるいは電解メッキ法により金、銀、銅などの金属５３の充填を行う。これにより、上記ステップＳ４，Ｓ８，Ｓ１２にて形成された同軸ビア接続構造１のシールド電極壁１１の一部（Ｖ１）（Ｖ２）（Ｖ３）およびＳ９，Ｓ１２にて形成された上層の同軸線路２ｂのシールド電極壁の一部（ＵＬ１）（ＵＬ２）に続いて、さらに同軸ビア接続構造１のシールド電極壁１１の上記一部（Ｖ４）および上層の同軸線路２ｂのシールド電極壁の上記一部（ＵＬ３）が形成される。なお、上記一部（Ｖ４）の形成により、上層層接続開口部１２ｂの上半分が形成されることになる。【００４２】
＜ステップＳ１７＞
上層の同軸線路２ｂのシールド電極のさらにまた別の一部（ＵＬ４）となるグランド層用のレジストパターン５４をＵＶ等を用いたリソグラフィ工程により形成して、金、銀、銅などグランド金属層５５を真空蒸着、スパッタ、ＣＶＤ、メッキなどの方法で堆積する。その後、レジストパターン５４上のグランド金属層５５を溶媒に浸潤させてリフトオフ法により除去する。ここでの一部（ＵＬ４）とは、上層の同軸線路２ｂのうちの上面部分のグランド層に相当する部位である。すなわち、この段階で、ほぼ同軸ビア接続構造１の上半分とこれに接続される上層の同軸線路２ｂ、つまり多層同軸配線構造中の上層部分が作製されることになる。【００４３】
＜ステップＳ１８＞
以上により、上下層にて互いに直交する同軸線路２ａ，２ｂ（図２Ａ，Ｂ参照）を結ぶ同軸型ビア接続構造１を備えた多層同軸配線構造が完成する。この同軸型ビア接続構造１の信号線１３は、１０μｍ以下の線幅とすることができる。【００４４】
＜各処理のバリエーション＞
以上の製造方法において、ＵＶリソグラフィ工程については、レーザービーム、電子ビームによる直接描画リソグラフィ工程を代わりに適用ことができる。【００４５】
ステップＳ３，Ｓ７，Ｓ１１，Ｓ１５における、絶縁層１４の溝または穴パターン３４，４０，４６，５２の形成に関しては、感光剤を添加しない非感光性絶縁層を用いて、ドライエッチング、化学エッチングなどのエッチング加工により形成することも可能である。【００４６】
ステップＳ１で形成されるグランド金属層３１は、基板３０全面に形成されるベタ膜になっているが、下層同軸線路２ａ の巾と同じ溝状のレジストパターンを形成した後に金属膜を堆積し、リフトオフ法により、下層同軸線路２ａと同じ巾の短冊形状とすることができる。【００４７】
＜ＣＡＤシステム＞
以上のとおりの製造プロセスを実行する際には、たとえば、配線レイアウトＣＡＤシステムを用いて、同軸型ビア接続構造１をセルデータとして登録し、図３に例示したような同軸線路列を多層に配置したものを基本配列パターンとして、任意の同軸線路２ａ，２ｂの交点に同軸型ビア接続構造１のセルデータを配置することで、同軸型ビア接続構造１を介して同軸線路２ａ，２ｂを結ぶ同軸線路を形成することができる。なお、同軸型ビア接続構造１のセルデータを配置する際に、同軸線路のデータは、セルデータの外形に従って、切り取って削除し、同軸型ビア接続構造のセルデータに置き換える作業が必要な場合がある。【００４８】
［第三の実施形態］
上述した各実施形態では、２層の同軸線路列について説明したが、もちろん３層以上の同軸線路列についても、隣接した直交する同軸線路の交点に同軸型ビア接続構造１を配置することで、複雑な配線を形成することができる。この場合、同軸型ビア接続構造１は、複数層に対応した高さのシールド電極壁１１、複数層に対応した数および位置の接続開口部１２ａ，１２ｂ・・・、および複数層を結ぶ形状の信号線１３を有し、そのセルデータをＣＡＤシステムにて所望の同軸線路列の交点に配置することで、同軸型ビア接続構造１を用いた多層同軸配線構造を実現できる。製造プロセスは、上記第二の実施形態における各ステップを繰り返せばよい。【００４９】
［第四の実施形態］
シールド電極壁１１に設けられた下層接続開口部１２ａと上層接続開口部１２ｂは、シールド電極壁１１がなく絶縁層１４が露出している部分であり、図１Ａ，Ｂではシールド電極壁１１の横幅よりも小さい幅の矩形状となっているが、多層同軸線路の接続が可能であればこれに限定されるものではなく、たとえば図８Ａ，Ｂに例示したようにシールド電極壁１１の横幅とほぼ同じ幅としてもよい。なお、図８Ａ，Ｂでは、下層接続開口部１２ａのみを上記同幅形状とした形態を図示しているが、もちろん上層接続開口部１２ｂも同幅形状にできる。【００５０】
［第五の実施形態］
同軸型ビア接続構造１のシールド電極壁１１は、図１Ａ，Ｂ−図２Ａ，Ｂでは角柱状になっているが、多層同軸線路の接続が可能であればこれに限定されるものではなく、たとえば図９に例示したように円柱状のものであっても、他の柱形状であってもよい。【００５１】
［第六の実施形態］
本発明の同軸型ビア接続構造１を用いて、同軸配線をメアンダ状（ジグザグに曲がりくねった状態）に布線した多層同軸配線構造とすることで、従来技術より占有面積が大幅に縮小された遅延線構造を実現することができる。
以上、図示例に基づき説明したが、この発明は上述の例に限定されるものでなく、特許請求の範囲に記載の範囲内で当業者が容易に改変し得る他の構成をも含むものである。
【図１Ａ】
2007138895.tif 000003
【図１Ｂ】
2007138895.tif 000004
【図２Ａ】
2007138895.tif 000005
【図２Ｂ】
2007138895.tif 000006
【図３】
2007138895.tif 000007
【図４Ａ】
2007138895.tif 000008
【図４Ｂ】
2007138895.tif 000009
【図５Ａ】
2007138895.tif 000010
【図５Ｂ】
2007138895.tif 000011
【図５Ｃ】
2007138895.tif 000012
【図５Ｄ】
2007138895.tif 000013
【図６Ａ】
2007138895.tif 000014
【図６Ｂ】
2007138895.tif 000015
【図７】
2007138895.tif 000016
【図８Ａ】
2007138895.tif 000017
【図８Ｂ】
2007138895.tif 000018
【図９】
2007138895.tif 000019
【国際調査報告】
2007138895.tif 000020
2007138895.tif 000021