【事件の表示】
　特願２０１６−１９６９３９号「遊技機」拒絶査定不服審判事件〔平成３０年　４月１２日出願公開、特開２０１８−　５７５７５号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯の概要
　本願は、平成２８年１０月５日の出願であって、平成３０年１０月２６日付けで拒絶の理由が通知され、平成３１年１月８日に意見書及び手続補正書が提出され、令和１年６月１７日付けで最後の拒絶の理由が通知され、同年７月１９日に意見書及び手続補正書が提出されたところ、同年１２月１２日付け（謄本送達日：同年同月１７日）で、同年７月１９日付け手続補正書による手続補正が却下されるとともに拒絶査定がなされ、これに対し、令和２年１月３０日に拒絶査定不服審判の請求がなされると同時に手続補正書が提出されたものである。
第２　令和２年１月３０日にされた手続補正についての補正の却下の決定
　令和２年１月３０日にされた手続補正（以下「本件補正」という。）を却下する。
［理由］
１　補正の内容
　本件補正は、平成３１年１月８日付け手続補正書の特許請求の範囲の請求項１〜３のうち、請求項１における
「【請求項１】
　遊技の制御を行う制御装置を備え、
　前記制御装置は、
　所定ビット数の第１レジスタのデータと前記所定ビット数とは異なる規定ビット数の第２レジスタのデータとを１回の命令で加算する加算命令を用いて加算値を算出し、算出した前記加算値に基づいて所定のデータが格納されているデータテーブルから前記所定のデータを取得するデータ取得モジュールを備え、
　前記データ取得モジュールは、
　前記データ取得モジュール以外のモジュールから呼び出されるモジュールであり、
　前記データ取得モジュールは、
　少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいることを特徴とする遊技機。」を、
　審判請求時に提出された手続補正書（令和２年１月３０日付け）の特許請求の範囲の請求項１における
「【請求項１】
　遊技の制御を行う制御装置を備え、
　前記制御装置は、
　所定ビット数の第１レジスタのデータと前記所定ビット数
よりもビット数が多い
とともに、前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納する
　前記データ取得モジュールは、
　前記データ取得モジュール以外のモジュールから呼び出されるモジュールであり、
　前記データ取得モジュールは、
　少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいることを特徴とする遊技機。」とする補正を含むものである（下線は補正前後の箇所を明示するために当審判合議体にて付した。）。
２　補正の適否
２−１　補正の目的及び新規事項について
　本件補正は、補正前の請求項１に係る発明を特定するために必要な事項である「前記所定ビット数とは異なる規定ビット数」に関して、「前記所定ビット数よりもビット数が多い規定ビット数」と限定し、同じく補正前の請求項１に記載した発明を特定するために必要な事項である「前記所定のデータを取得するデータ取得モジュール」に関して、「前記所定のデータを取得するとともに、前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納する」と限定することを含むものである。
　そして、補正後の請求項１に係る発明は、補正前の請求項１に係る発明と、産業上の利用分野及び解決しようとする課題が同一であるから、本件補正のうち特許請求の範囲の請求項１についてする補正は、特許法第１７条の２第５項第２号に掲げる「特許請求の範囲の減縮」を目的とする補正に該当する。
　また、本件補正の補正事項は、願書に最初に添付した明細書（以下「当初明細書」という。）の段落【０００８】、【０４１９】〜【０４２１】の記載に基づくものであり、新規事項を追加するものではないから、特許法第１７条の２第３項に規定する要件を満たす。
２−２　独立特許要件について
　そこで、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）が特許出願の際に独立して特許を受けることができるものであるか否か、すなわち、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか否かについて、以下に検討する。
（１）本件補正発明
　本件補正発明は、次のとおりのものであると認める（記号Ａ〜Ｄは、分説するため当審判合議体にて付した。）。
「【請求項１】
　Ａ　遊技の制御を行う制御装置を備え、
　Ｂ　前記制御装置は、
　Ｂ１　所定ビット数の第１レジスタのデータと前記所定ビット数よりもビット数が多い規定ビット数の第２レジスタのデータとを１回の命令で加算する加算命令を用いて加算値を算出し、
　Ｂ２　算出した前記加算値に基づいて所定のデータが格納されているデータテーブルから前記所定のデータを取得するとともに、前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納するデータ取得モジュールを備え、
　Ｃ　前記データ取得モジュールは、
　Ｃ１　前記データ取得モジュール以外のモジュールから呼び出されるモジュールであり、
　Ｃ　前記データ取得モジュールは、
　Ｃ２　少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいる
　Ｄ　ことを特徴とする遊技機。」
（２）引用発明
　原査定の拒絶の理由に引用文献１として引用された、本願の出願前に電気通信回線を通じて公衆に閲覧可能となった特開２０１５−１０９８９２号公報（以下「引用文献１」という。）には、図面とともに以下の事項が記載されている（下線は当審判合議体にて付した。以下同じ。）。
ア　記載事項
（ア）「【発明の効果】
　【００１５】
　本発明によれば、
プログラムの容量がむやみに増大することを防止し、プログラムの容量を削減することができる
（イ）「【００８９】
〔制御上の構成〕
　次に、パチンコ機１の制御に関する構成について説明する。図９は、パチンコ機１に装備された各種の電子機器類を示すブロック図である。
パチンコ機１
制御動作の中枢となる主制御装置７０
を備えており、この主制御装置７０は主に、
遊技の進行を制御する機能を有している
　【００９０】
　また、
主制御装置７０には
主制御ＣＰＵ７２を実装した回路基板（主制御基板）が装備されており
（ウ）「【０１４７】
　ステップＳ２００：先ず
主制御ＣＰＵ７２は
レジスタ（Ａ〜Ｌ）には、割込管理処理の中で別の値を書き込むことができ
（エ）「【０２２３】
〔特別図柄遊技処理〕
　次に、
割込管理処理
の中で実行される特別図柄遊技処理
特別図柄遊技処理は、
特別図柄変動前処理
サブルーチン（プログラムモジュール）群を含む構成である
（オ）「【０２８７】
〔図２０：
特別図柄変動前処理
　ステップＳ２４１２：次に主制御ＣＰＵ７２は、大当り時変動パターン決定処理を実行する。この処理では、主制御ＣＰＵ７２は先のステップＳ２２００でシフトした変動パターン決定乱数に基づいて
第１特別図柄又は第２特別図柄の変動パターン（変動時間と停止表示時間）を決定
（カ）「【０４３０】
　次に、上記で説明した処理のうち特別な処理において行われる具体的なプログラミング内容について説明する。ここで、
特別な処理として、特別図柄の変動表示に関する変動パターンを選択する処理
簡単なサブルーチンプログラムとして、例えば、第１特別図柄又は第２特別図柄に関してそれぞれテーブルが用意されている際に、いずれか１つのテーブルを参照してそのテーブルの中から対応する値を決定するといった内容を想定して説明
　【０４３１】
　先ず、本実施形態の比較対象とするサブルーチンプログラム（比較例１、比較例２）について説明し、次に、本実施形態であるサブルーチンプログラムについて説明する。
　【０４３２】
　図４２は、比較対象とする
サブルーチンプログラム
　【０４３３】
　ステップＳ７０００：
主制御ＣＰＵ７２は、選択オフセット１をセットする
　【０４３４】
　ステップＳ７００２：
主制御ＣＰＵ７２は、選択アドレスとしてデータ選択テーブル（Ｄ＿Ｔａｂｌｅ＿Ｓｅｌ）のアドレスをセットする
　【０４３５】
　また、図４３に示す参照データには、他にもデータ値が記録されており、具体的な内容について説明する。
　例えば、アドレス１０００Ｈには１００２Ｈが記録されている。他にも、アドレス１００１Ｈには１００５Ｈ、アドレス１００２Ｈには１０、アドレス１００３Ｈには２０、アドレス１００４Ｈには３０、アドレス１００５Ｈには４０、アドレス１００６Ｈには５０、アドレス１００７Ｈには６０が記録されている。ここで、アドレス値１０００Ｈ，１００１Ｈは、データ選択テーブルを表しており、それぞれのデータ値はワードサイズのデータが記録されている。アドレス値１００２Ｈ〜１００４Ｈは、
第１特別図柄に対応する変動時間の選択テーブル
第２特別図柄に対応する変動時間の選択テーブル
　【０４３６】
　ステップＳ７００４：主制御ＣＰＵ７２は、ワードデータ選択処理を実行する。ここで、ワードデータ選択処理が共通サブモジュールであることを想定しており、この処理においては、主制御ＣＰＵ７２はワードデータ選択処理といった共通サブモジュールを呼び出して実行していることを表している。この処理により、先の処理（ステップＳ７０００、ステップＳ７００２）でセットされた、
選択オフセット１と選択アドレスとに基づいて
　【０４３７】
　そして、このワードデータ選択処理により、アドレス値が出力される。具体的には、選択オフセット１として００Ｈが入力されると、
第１特別図柄に対応する変動時間の選択テーブルの先頭アドレス値
第２特別図柄に対応する変動時間の選択テーブルの先頭アドレス値
が出力される
　【０４３８】
　ステップＳ７００６：主制御ＣＰＵ７２は、選択オフセット２をセットする。具体的には、次の処理（バイトデータ選択処理（ステップＳ７００８））において使用する値である
選択オフセット２をセット
　【０４３９】
　ステップＳ７００８：主制御ＣＰＵ７２は、バイトデータ選択処理を実行する。ここで、
バイトデータ選択処理が共通サブモジュールである
主制御ＣＰＵ７２はバイトデータ選択処理といった共通サブモジュールを呼び出して実行し
選択オフセット２とワードデータ選択処理による結果のアドレス値とに基づいて、バイトデータが出力される
変動時間を表す値が出力される
　【０４４０】
　図４４は、
バイトデータ選択処理
共通サブモジュールとして、様々な処理において呼び出され実行される
　【０４４１】
　ステップＳ７０３０：
主制御ＣＰＵ７２は、選択オフセットと選択アドレスの下位バイトを加算
選択オフセットが００Ｈであり、選択アドレスが１０００Ｈである場合、００Ｈと００Ｈとを加算して、００Ｈといった加算結果が出力される
　【０４４２】
　ステップＳ７０３２：
主制御ＣＰＵ７２は、選択アドレスの下位バイトに演算結果値をセット
　【０４４３】
　ステップＳ７０３４：
主制御ＣＰＵ７２は、桁上がりではないか否かを確認
桁上がりではない場合
桁上がりである場合（
　【０４４４】
　ステップＳ７０３６：主制御ＣＰＵ７２は、
選択アドレスの上位バイトを１加算する
　【０４４５】
　ステップＳ７０３８：
主制御ＣＰＵ７２は、選択結果アドレスで示す選択結果データをロードする
　【０４４６】
　ステップＳ７０４０：主制御ＣＰＵ７２は、選択結果データを確認し選択結果フラグ値をセットする。例えば、先の処理（ステップＳ７０３８）で読み出された値に対応したフラグがセットされる。そして、そのフラグに基づいて別の処理が行われる場合もある。
　【０４４７】
　
以上の手順を終えると、主制御ＣＰＵ７２は
サブルーチンプログラム処理に復帰する
（キ）「【図４２】
」
（ク）「【図４３】
」
（ケ）「【図４４】
」
イ　認定事項
（ア）【０１４７】の「・・・先ず
主制御ＣＰＵ７２は
使用していたレジスタ（アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペア）
レジスタ（Ａ〜Ｌ）には、割込管理処理の中で別の値を書き込むことができ
　主制御ＣＰＵ７２が行うバイトデータ選択処理は、【０２２３】の「〔特別図柄遊技処理〕次に、
割込管理処理
の中で実行される特別図柄遊技処理
特別図柄遊技処理は、
特別図柄変動前処理
サブルーチン（プログラムモジュール）群を含む構成である
　また、【０２８７】の「〔図２０：
特別図柄変動前処理
第１特別図柄又は第２特別図柄の変動パターン（変動時間と停止表示時間）を決定
特別な処理として、特別図柄の変動表示に関する変動パターンを選択する処理
簡単なサブルーチンプログラムとして、例えば、第１特別図柄又は第２特別図柄に関してそれぞれテーブルが用意されている際に、いずれか１つのテーブルを参照してそのテーブルの中から対応する値を決定するといった内容を想定して説明
　そして、【０４３０】には、簡単なサブルーチンプログラムとして、例えば、第１特別図柄又は第２特別図柄に関してそれぞれテーブルが用意されている際に、いずれか１つのテーブルを参照してそのテーブルの中から対応する値を決定するといった内容を想定して説明されていると記載されており、その説明が始まる【０４３０】の次の段落である【０４３１】には「先ず、
本実施形態の比較対象とするサブルーチンプログラム
比較例１
について説明
第１特別図柄に対応する変動時間の選択テーブル
第２特別図柄に対応する変動時間の選択テーブル
バイトデータ選択処理が共通サブモジュールである
主制御ＣＰＵ７２はバイトデータ選択処理といった共通サブモジュールを呼び出して実行し
選択オフセット２とワードデータ選択処理による結果のアドレス値とに基づいて、バイトデータが出力される
変動時間を表す値が出力される
　そうすると、バイトデータ選択処理は、割込管理処理の中で実行される特別図柄遊技処理の特別図柄変動前処理の中で実行される共通のサブモジュールであることから、引用文献１には、
主制御ＣＰＵ７２は、レジスタ（アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのいずれかのレジスタ）をバイトデータ選択処理で使用
（イ）【０４３８】の「ステップＳ７００６：主制御ＣＰＵ７２は、選択オフセット２をセットする。具体的には、次の処理（バイトデータ選択処理（ステップＳ７００８））において使用する値である
選択オフセット２をセット
バイトデータ選択処理が共通サブモジュールである
主制御ＣＰＵ７２はバイトデータ選択処理といった共通サブモジュールを呼び出して実行し
選択オフセット２とワードデータ選択処理による結果のアドレス値とに基づいて、バイトデータが出力される
変動時間を表す値が出力される
　また、上記ア（ク）の図４３の記載から、D_Table_Set1とD_Table_Set2の先頭アドレスが、それぞれ１００２Ｈ、１００５Ｈであり、D_Table_Set1とD_Table_Set2に対応したバイトデータが１０、２０、３０と４０、５０、６０の３つずつあることから、オフセット値は少なくとも存在すると上で説示した００Ｈ、０１Ｈ、０２Ｈであることが分かる。
　そうすると、主制御ＣＰＵ７２が、選択オフセットと選択アドレスの下位バイトを加算するにあたって、選択アドレスは１００２Ｈ又は１００５Ｈであり、選択オフセットは、００Ｈ、０１Ｈ、０２Ｈのいずれかである。
　よって、選択オフセットは１６進数で２桁の値であるから１バイト（８ビット）のデータであり、選択アドレスは１６進数で４桁の値であるから２バイト（１６ビット）のデータである。
　よって、
選択オフセットは１バイト（８ビット）のデータを、選択アドレスは２バイト（１６ビット）のデータを使用
ウ　引用発明
　上記アの記載事項及びイの認定事項を総合すると、引用文献１には、【０４３１】−【０４４７】、図４２−４４の比較例１として、次の発明（以下「引用発明」という。）が記載されていると認められる（ａ〜ｅのうちａ〜ｄは、本件補正発明のＡ〜Ｄに対応させて付与した。）。
「ａ、ｂ　主に、遊技の進行を制御する機能を有している制御動作の中枢となる主制御装置７０を備え、主制御装置７０には、主制御ＣＰＵ７２を実装した回路基板（主制御基板）が装備されており（【００８９】、【００９０】）、主制御ＣＰＵ７２は、バイトデータ選択処理でレジスタ（アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのいずれかのレジスタ）を使用し（認定事項（ア））、
　ｂ１、ｃ、ｃ１、ｃ２　主制御ＣＰＵ７２は、特別図柄遊技処理に含まれる特別図柄変動前処理のサブルーチンプログラムを用いて、選択オフセット１をセットし（【０２２３】、【０４３２】、【０４３３】、図４２）、選択アドレスとしてデータ選択テーブル（Ｄ＿Ｔａｂｌｅ＿Ｓｅｌ）のアドレスをセットし（【０４３４】）、ワードデータ選択処理を実行し、選択オフセット１と選択アドレスとに基づいて、第１特別図柄又は第２特別図柄に対応する変動時間の選択テーブルの先頭アドレス値を出力し（【０４３６】、【０４３７】）、選択オフセット２をセットし、共通サブモジュールであるバイトデータ選択処理を呼び出して実行し、選択オフセット２とワードデータ選択処理による結果のアドレス値に基づいて、バイトデータが出力され（【０４３８】【０４３９】）、バイトデータ選択処理を終えるとサブルーチンプログラムに復帰し（【０４４７】）、主制御ＣＰＵ７２は、バイトデータ選択処理において、選択オフセットは１バイト（８ビット）のデータを、選択アドレスは２バイト（１６ビット）のデータを使用し（認定事項（イ））、選択オフセット２と選択アドレスの下位バイトを加算し（【０４４１】、図４４）、
　ｂ２、ｃ２　選択アドレスの下位バイトに選択オフセット２と選択アドレスの下位バイトを加算した演算結果値をセットし（【０４４１】、【０４４２】）、桁上がりではないか否かを確認し（【０４４３】）、桁上がりがない場合、上記演算結果値で示される選択結果アドレスで示す選択結果データ（上記変動時間を表す値）をロードし（【０４３９】、【０４４３】、【０４４５】、図４３）、桁上がりである場合、選択アドレスの上位バイトを１加算し（【０４４３】、【０４４４】）、選択結果アドレスで示す選択結果データ（上記変動時間を表す値）をロードする（【０４３９】、【【０４４５】、図４３）、
　ｄ　パチンコ機１（【００８９】）。」
（３）引用文献２の記載事項
　原査定の拒絶の理由に引用文献２として引用された、本願の出願前に頒布された特開２０１２−２２３３３４号公報（以下「引用文献２」という。）には、図面とともに以下の事項が記載されている。
　
ア　記載事項
（ア）「【０００９】
　＜実施形態１＞　以下、図面を用いて、本発明の実施形態１に係る遊技台（
パチンコ機１００
（イ）「【０２７５】
　＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞
　特殊命令の一つである
ＡＤＤＴＷＯＯＮＥ命令
は
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に
第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値
を加算するための命令で
　【０２７６】
　「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。
　【０２７７】
　また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、
ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ
　【０２７８】
　また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」
イ　引用文献２の記載事項
　上記アの記載事項を総合すると、引用文献２には、次の事項（以下「引用文献２の記載事項」という。）が記載されていると認められる。
「第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算する命令であるＡＤＤＴＷＯＯＮＥ命令を有したパチンコ機１００」
（４）周知技術
ア　周知例１
　新たに提示する、本願の出願前に頒布された特開２０１３−２７４４０号公報（以下「周知例１」という。）には、図面とともに以下の事項が記載されている。
（ア）　記載事項
（ａ）「【０００９】
　＜実施形態１＞　以下、図面を用いて、本発明の実施形態１に係る遊技台（
パチンコ機１００
（ｂ）「【０２７２】
＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞
　特殊命令の一つである
ＡＤＤＴＷＯＯＮＥ命令
は
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に
第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値
を加算するための命令
　【０２７３】
　「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。
　【０２７４】
　また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３５に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。
　【０２７５】
　また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」
（ｃ）「【０３２８】
　＜表示図柄抽選処理＞
　次に、図４６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。
　【０３２９】
　同図（ａ）に示す表示図柄抽選処理のステップＳ１６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ１６０２では、抽選準備処理を行い、ステップＳ１６０３では、抽選処理を行う。ステップＳ１６０４では、当り種別情報設定処理を行った後に処理を終了する。
　【０３３０】
　また、同図（ｂ）に示す抽選準備処理のステップＳ１６１１では、オフセット値を取得し、ステップＳ１６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ１６１３では、データ選択処理を行い、ステップＳ１６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ１６１５に進む。ステップＳ１６１５では、抽選用乱数値を取得した後に処理を終了する。
　【０３３１】
　また、同図（ｃ）に示すデータ選択処理のステップＳ１６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ１６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ１６２３では、Ａレジスタの値を１つ減算し、ステップＳ１６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。
【０３３２】
　図４７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３−１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３−３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図４２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。
　【０３３３】
　続いて、プログラムの（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図４２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。
　【０３３４】
　続いて、プログラムの（３−５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３−１）で示すＲＳＴ命令の直後に戻り、（３−２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＰＣが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＰＣが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＰＣを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３−２）で示す「ＲＥＴ　Ｚ」命令では、（３−３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」
（ｄ）「【図４６】
」
（ｅ）「【図４７】
」
　上記（ｃ）の【０３３３】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ１６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ１６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ１６２３では、Ａレジスタの値を１つ減算し、ステップＳ１６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図４６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図４７の下部には、データ選択処理を実行するプログラムが記載されており、【０３３３】の記載、上記図４６（ｃ）のフローチャートの記載及び図４７のプログラムの記載から、データ選択処理は、Ｓ１６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２７２】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ１６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ１６２３でＡレジスタの値を１つ減算し、Ｓ１６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。
（イ）　周知例１の認定事項
（ａ）【０２７２】の記載から、周知例１には、
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算するための命令であるＡＤＤＴＷＯＯＮＥ命令を有する
（ｂ）上記（ア）（ｅ）で説示した、【０２７２】の記載、【０３３３】の記載、上記図４６（ｃ）のフローチャートの記載及び図４７のプログラムの記載から、周知例１には「データ選択処理は、Ｓ１６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ１６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ１６２３でＡレジスタの値を１つ減算し、Ｓ１６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことから、「データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送し、Ａレジスタの値を１つ減算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送する」ことが記載されている。
　ここで、「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」における第１オペランドは「ＨＬ」レジスタで、第２オペランドは「Ａ」レジスタであるから、周知例１には、
データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送する
（ウ）　周知例１の記載事項
　上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例１には次の事項が記載されていると認められる。
「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」
イ　周知例２
　新たに提示する、本願の出願前に電気通信回線を通じて公衆に閲覧可能となった特開２０１５−３３５８４号公報（以下「周知例２」という。）には、図面とともに以下の事項が記載されている
（ア）　記載事項
（ａ）「【００１０】
　以下、図面を用いて、本発明の実施形態１に係る遊技台（
パチンコ機１００
（ｂ）「【０２６８】
　次のステップＳ１１０２では、上述のテーブル選択用テーブル（図３２（ａ））の先頭アドレス（本実施形態では、１６００Ｈ）を、ＨＬレジスタに転送する（ＬＤ　ＨＬ，ｔａｂｌｅＳｅｌｅｃｔＴａｂｌｅ）。これにより、ＨＬレジスタに１６００Ｈが記憶される。
　【０２６９】
　次のステップＳ１１０３では、上述の保留数記憶領域（ＲＷＭ領域のアドレスＦ０４０Ｈ）に記憶された保留数を、Ａレジスタに転送する（ＬＤＴ　Ａ，（４０Ｈ））。ここで、「ＬＤＴ　Ａ、（ｎ：イミディエイト値）」命令は、図３６に示すように、Ｔレジスタを上位、イミディエイト値を下位で示すアドレスのデータをＡレジスタにロードする命令である。本実施形態では、ＴレジスタにＦ０Ｈを記憶しているため、「ＬＤＴ　Ａ，（４０Ｈ）」命令を実行した場合、Ｔレジスタ（Ｆ０Ｈ）を上位、イミディエイト値（４０Ｈ）を下位で示すアドレス（Ｆ０４０Ｈ）のデータ、すなわち保留数記憶領域に記憶された保留数がＡレジスタにロード（転送）される。例えば、保留数記憶領域に記憶された保留数が２の場合には、Ａレジスタに０２Ｈがロード（転送）される。
　【０２７０】
　次のステップＳ１１０４では、Ａレジスタの値にＡレジスタの値を加算する（ＡＤＤ　Ａ，Ａ）。先の例では、Ａレジスタの値（０２Ｈ）にＡレジスタの値（０２Ｈ）を加算することによってＡレジスタに０４Ｈが記憶される。次のステップＳ１１０５では、ＨＬレジスタにＡレジスタの値を加算する（ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ）。詳細は後述するが、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ａ）は、ＨＬレジスタに記憶された２バイト長の値に、Ａレジスタに記憶された１バイト長の値を加算するための命令である。先の例では、ＨＬレジスタ（１６００Ｈ）にＡレジスタの値（０４Ｈ）を加算することによってＨＬレジスタに１６０４Ｈが記憶される。」
（ｃ）「【０２８５】
　＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞
　【０２８６】
　特殊命令の一つである
ＡＤＤＴＷＯＯＮＥ命令
は
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に
第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値
を加算するための命令
　【０２８７】
　「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。
　【０２８８】
　また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。
　【０２８９】
　また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」
（ｄ）「＜表示図柄抽選処理＞
　【１３０９】
　次に、図１６６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。
　【１３１０】
　同図（ａ）に示す表示図柄抽選処理のステップＳ５６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ５６０２では、抽選準備処理を行い、ステップＳ５６０３では、抽選処理を行う。ステップＳ５６０４では、当り種別情報設定処理を行った後に処理を終了する。
　【１３１１】
　また、同図（ｂ）に示す抽選準備処理のステップＳ５６１１では、オフセット値を取得し、ステップＳ５６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ５６１３では、データ選択処理を行い、ステップＳ５６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ５６１５に進む。ステップＳ５６１５では、抽選用乱数値を取得した後に処理を終了する。
　【１３１２】
　また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。
　【１３１３】
　図１６７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３−１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３−３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図１６２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。
　【１３１４】
　続いて、プログラムの（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図１６２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。
　【１３１５】
　続いて、プログラムの（３−５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３−１）で示すＲＳＴ命令の直後に戻り、（３−２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＳＰが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＳＰが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＳＰを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３−２）で示す「ＲＥＴ　Ｚ」命令では、（３−３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」
（ｅ）「【図１６６】
」
（ｆ）「【図１６７】
」
　上記（ｃ）の【１３１２】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図１６６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図１６７の下部には、データ選択処理を実行するプログラムが記載されており、【１３１２】の記載、上記図１６６（ｃ）のフローチャートの記載及び図１６７のプログラムの記載から、データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２８６】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。
（イ）　周知例２の認定事項
（ａ）【０２８６】の記載から、周知例２には、
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算するための命令であるＡＤＤＴＷＯＯＮＥ命令を有する
（ｂ）上記（ア）（ｆ）で説示した、【０２８６】の記載、【１３１２】の記載、上記図１６６（ｃ）のフローチャートの記載及び図４７のプログラムの記載から周知例２には「データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことから、「データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送し、Ａレジスタの値を１つ減算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送することが記載されている。
　ここで、「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」における第１オペランドは「ＨＬ」レジスタで、第２オペランドは「Ａ」レジスタであるから、周知例１には、
データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送する
（ウ）　周知例２の記載事項
　上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例２には次の事項が記載されていると認められる。
「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」
ウ　周知例３
　新たに提示する、本願の出願前に電気通信回線を通じて公衆に閲覧可能となった特開２０１５−１１０１７６号公報（以下「周知例３」という。）には、図面とともに以下の事項が記載されている
（ア）周知例３の記載事項
（ａ）「【００１０】
　＜全体構成＞　まず、図１を用いて、本発明の実施形態１に係る
パチンコ機１００
（ｂ）「【０２７６】
　＜特殊命令／ＡＤＤＴＷＯＯＮＥ命令＞
　特殊命令の一つである
ＡＤＤＴＷＯＯＮＥ命令
は
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に
第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値
を加算するための命令
　【０２７７】
　「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を例に挙げると、第１オペランドで示されるペアレジスタＨＬに記憶された２バイト長の値に、第２オペランドで示されるＣレジスタに記憶された１バイト長の値を加算する場合に使用される命令であり、例えば、上述の特別図柄変動時間抽選処理のステップＳ１１１２では、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」を実行することによって、ＨＬレジスタに記憶された２バイト長の値（１７５５Ｈ）に、Ｃレジスタに記憶された１バイト長の値（Ｂ０Ｈ）を加算することによって、ＨＬレジスタの値を１８０５Ｈに更新している。なお、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、キャリーが発生し難いが、ＨＬレジスタに記憶された２バイト長の値（例えば、ＦＦ０１Ｈ）にＣレジスタに記憶された１バイト長の値（例えば、ＦＦＨ）を加算する場合には、キャリーが発生する。すなわち、ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）を実行後にキャリーが発生する場合には、ＨレジスタがＦＦＨであると判断することができる。
　【０２７８】
　また、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令では、必要なステート数は８ステート、必要なバイト数は２バイトである。一方、従来の命令によって「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令と同様の処理を行う場合には、図３６に示すように、必要なステート数は２２ステート（＝４＋４＋１０＋４）、必要なバイト数は６バイト（＝１＋１＋３＋１）である。したがって、ＨＬレジスタに記憶された２バイト長の値にＣレジスタに記憶された１バイト長の値を加算する場合に「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｃ」命令を使用すれば、制御プログラムの処理時間を短縮して制御負担を軽減することができる上に、プログラムコード量を削減することができ、メモリ容量が制限されているＲＯＭの記憶領域を有効に利用することができる場合がある。また、遊技性を高めるためにプログラムコードが増えたとしても、プログラム容量の増加や処理速度の低下を抑止できる場合がある。また、プログラム容量を削減することによって、開発者のコーディングミスやチェックミスを減らし、デバッグが容易で開発効率を高めることが可能となることに加えて、遊技台として適正な機能を有するか否かを外部機関が確認する際にも、確認作業のミスを防止でき、遊技者が安心して遊技を行うことができる遊技台を提供できる場合がある。
　【０２７９】
　また、従来ＣＰＵに実行可能に備えられている８ビット演算命令では、「ＡＤＤ　Ａ，Ｅ」命令のように、加算結果（「ＳＵＢ　Ａ，Ｅ」命令の場合は減算結果）をＡレジスタに入れるしかなかったが、ＡＤＤＴＷＯＯＮＥ命令を実行して「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令とすることで「ＡＤＤ　Ｌ，Ｅ」を可能にしており、Ａレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。また、「ＬＤ　Ｈ，００Ｈ」命令を実行してＨレジスタに００Ｈを転送した後に、「ＡＤＤＴＷＯＯＮＥ　ＨＬ，Ｅ」命令を実行してＬレジスタにＥレジスタの値を加算して「ＳＲＬ　Ｈ」命令を実行してＬレジスタが桁あふれしたかどうかをキャリーフラグが立ったか否かで確認することでＡレジスタを使用せずに温存することができる（使用用途が広いＡレジスタを他の命令で使用することが可能となる結果、プログラム容量を削減できる場合がある）。」
（ｃ）「【１２５０】
　＜表示図柄抽選処理＞
　次に、図１６６を用いて、上述の特図１関連抽選処理における表示図柄抽選（ステップＳ１００３）について説明する。なお、同図は、表示図柄抽選の流れを示すフローチャートである。
　【１２５１】
　同図（ａ）に示す表示図柄抽選処理のステップＳ５６０１では、ＲＯＭ３０６に設けた表示図柄抽選テーブルのアドレス（テーブルアドレス）を取得する。また、ステップＳ５６０２では、抽選準備処理を行い、ステップＳ５６０３では、抽選処理を行う。ステップＳ５６０４では、当り種別情報設定処理を行った後に処理を終了する。
　【１２５２】
　また、同図（ｂ）に示す抽選準備処理のステップＳ５６１１では、オフセット値を取得し、ステップＳ５６１２では、取得済みの表示図柄抽選テーブルのアドレスを１つ加算して更新する。ステップＳ５６１３では、データ選択処理を行い、ステップＳ５６１４では、データ選択処理の結果である取得値が０か０以外かを判定し、０の場合には処理を終了し、０以外の場合にはステップＳ５６１５に進む。ステップＳ５６１５では、抽選用乱数値を取得した後に処理を終了する。
　【１２５３】
　また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。
【１２５４】
　図１６７は、本発明に係る抽選準備処理のプログラムの一例を示した図である。本発明に係る抽選準備処理のプログラムでは、プログラムの（３−１）で示すＲＳＴ命令を実行することによって、データ選択処理にジャンプし、このデータ選択処理のプログラムの（３−３）で示す「ＤＥＣ　Ａ」命令を実行することによって、Ａレジスタの値を１つ減算する。ここで、８ビットＤＥＣ命令は、上記図１６２に示す通り、命令の実行後にＺフラグとＳＺフラグを同じ値に変化させる命令の一つであるため、「ＤＥＣ　Ａ」命令の実行後にはＺフラグとＳＺフラグが同じ値に変化する。
　【１２５５】
　続いて、プログラムの（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令を実行することによって、テーブルアドレスの値をＡレジスタに転送する。ここで、ＬＤ命令（ロード命令）は、上記図１６２に示す通り、命令の実行後にＺフラグを変化させずにＳＺフラグを変化させる命令の一つであるため、「ＬＤ　Ａ、（ＨＬ）」命令の実行後にはＺフラグは変化しないが、ＳＺフラグが変化する。
　【１２５６】
　続いて、プログラムの（３−５）で示す「ＲＥＴ」命令を実行することによって、抽選準備処理のプログラムの（３−１）で示すＲＳＴ命令の直後に戻り、（３−２）で示す「ＲＥＴ　Ｚ」命令を実行する。ここで、「ＲＥＴ　Ｚ命令」は、Ｚフラグが１の場合に、スタックポインタＳＰが示すスタック領域ＳＰに記憶されたデータをプログラムカウンタＰＣの下位アドレスに、また、スタックポインタＳＰが示すスタック領域ＳＰ＋１に記憶されたデータをプログラムカウンタＰＣの上位アドレスにそれぞれロード（復帰）した後にスタックポインタＳＰを２つ加算し、Ｚフラグが０の場合に後続の処理を継続する命令である。すなわち、（３−２）で示す「ＲＥＴ　Ｚ」命令では、（３−３）で示す「ＤＥＣ　Ａ」命令の実行後には変化するが、次の（３−４）で示す「ＬＤ　Ａ、（ＨＬ）」命令の実行後には変化しないＺフラグに応じて、表示図柄抽選処理に復帰する処理か、後続の処理を継続する処理のいずれかの処理を行う。」
（ｄ）「【０１６６】
（ｅ）「【図１６７】
」
　上記（ｃ）の【１２５３】には、「また、同図（ｃ）に示すデータ選択処理のステップＳ５６２１では、テーブルアドレスにオフセット値を加算し、ステップＳ５６２２では、テーブルアドレスの値をＡレジスタに転送する。また、ステップＳ５６２３では、Ａレジスタの値を１つ減算し、ステップＳ５６２４では、テーブルアドレスの値をＡレジスタに転送した後に処理を終了する。」と記載され、上記図１６６（ｃ）のデータ選択処理のフローチャートについて説明されており、上記図１６７の下部には、データ選択処理を実行するプログラムが記載されており、【０３３３】の記載、上記図１６６（ｃ）のフローチャートの記載及び図１６７のプログラムの記載から、データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、【０２７７】には、「ＡＤＤＴＷＯＯＮＥ命令（ＡＤＤＴＷＯＯＮＥ　ＯＰ１，ＯＰ２）は、第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値（または、第２オペランドＯＰ２で示される１バイト長のイミディエイト値）を加算するための命令」と記載されていることから、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことが見て取れる。
（イ）　周知例３の認定事項
（ａ）【０２７７】の記載から、周知例３には、
第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算するための命令であるＡＤＤＴＷＯＯＮＥ命令を有する
（ｂ）上記（ア）（ｅ）で説示した、【０２７７】の記載、【１２５７】の記載、上記図１６６（ｃ）のフローチャートの記載及び図４７のプログラムの記載から周知例３には「データ選択処理は、Ｓ５６２１でテーブルアドレスにオフセット値を加算し（プログラムでは「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」であり、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算している）、Ｓ５６２２でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、Ｓ５６２３でＡレジスタの値を１つ減算し、Ｓ５６２４でテーブルアドレスの値をＡレジスタに転送し（プログラムでは「ＬＤ　　Ａ，（ＨＬ）」であり、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送している）、処理を終了している（プログラムでは、「ＲＥＴ」）ことから、「データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令でＨＬレジスタに記憶された２バイト長のテーブルアドレスに、Ａレジスタに記憶された１バイト長のオフセット値を加算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送し、Ａレジスタの値を１つ減算し、ＨＬレジスタに記憶されているテーブルアドレスの値をＡレジスタに転送することが記載されている。
　ここで、「ＡＤＤＴＷＯＯＮＥ　　ＨＬ，Ａ」における第１オペランドは「ＨＬ」レジスタで、第２オペランドは「Ａ」レジスタであるから、周知例１には、
データ選択処理は、ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送する
（ウ）　周知例３の記載事項
　上記（ア）の記載事項、（イ）の認定事項を総合すると、周知例３には次の事項が記載されていると認められる。
「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送し、第２オペランドＯＰ２で示されるレジスタの値１を１つ減算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」
エ　周知技術
　上記ア（ウ）、イ（ウ）、ウ（ウ）の周知例１〜３の記載事項を総合すると、「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」は本願出願前に周知（以下「周知技術」という。）であると認められる。
（５）対比
　本件補正発明と引用発明を対比する。
（ア）本件補正発明の構成Ａ及びＢについて
　引用発明の構成ａ、ｂの「遊技の進行を制御する」は、本件補正発明の構成Ａの「遊技の制御を行う」に相当することから、引用発明の構成ａ、ｂの「主制御ＣＰＵ７２を実装した回路基板（主制御基板）が装備され」た「主制御装置７０」は、本件補正発明の構成Ａ及びＢの「制御装置」に相当する。
　そうすると、引用発明は、本件補正発明の構成Ａ及びＢに相当する事項を有する。
（イ）本件補正発明の構成Ｂ１について
　引用発明の構成ｂ１、ｃ、ｃ１、ｃ２では「選択オフセットは１バイト（８ビット）のデータ」であり、「選択アドレスは２バイト（１６ビット）のデータ」であり、同構成ａ、ｂでは「バイトデータ選択処理でレジスタを使用」しているものの、引用発明では、「選択オフセット」、「選択アドレス」に対して、アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのうちいずれのビット数のいずれのレジスタを使用しているのかが不明であることから、引用発明の構成ｂ１、ｃ、ｃ１、ｃ２の「選択オフセット」、「選択アドレス」は、それぞれ本件補正発明のＢ１の「所定ビット数のデータ」、「前記所定ビット数よりもビット数が多い規定ビット数のデータ」である点で共通している。
　また、引用発明の構成ｂ１、ｃ、ｃ１、ｃ２は「選択オフセット２と選択アドレスの下位バイトを加算」していることから、引用発明と本件補正発明とは２つのデータを「加算する加算命令を用いて加算値を算出」する点で共通している。
　そうすると、引用発明と本件補正発明とは「所定ビット数のデータと前記所定ビット数よりもビット数が多い規定ビット数のデータとを加算する加算命令を用いて加算値を算出し」ている点で共通する。
（ウ）本件補正発明の構成Ｂ２及びＣについて
　引用発明の構成ｂ２、ｃ２は、「選択アドレスの下位バイトに選択オフセット２と選択アドレスの下位バイトを加算した演算結果値をセットし、桁上がりではないか否かを確認し、桁上がりがない場合、上記演算結果値で示される選択結果アドレスで示す選択結果データ（上記変動時間を表す値）をロードし、桁上がりである場合は、選択アドレスの上位バイトを１加算し、選択結果アドレスで示す選択結果データ（上記変動時間を表す値）をロード」し、ロードは、「第１特別図柄又は第２特別図柄に対応する変動時間の選択テーブル」から行われ、ロードしたデータ値をアキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのいずれかのレジスタに記憶することは明らかであることから、引用発明の構成ｂ１、ｃ、ｃ１、ｃ２の「第１特別図柄又は第２特別図柄に対応する変動時間の選択テーブル」、同ｂ２、ｃ２の「選択結果データ」は、それぞれ本件補正発明の構成Ｂ２の「所定のデータが格納されているデータテーブル」、「前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータ」に相当し、引用発明と本件補正発明とは「取得した前記所定のデータをレジスタに格納する」点で共通する。
　また、引用発明の構成ｂ１、ｃ、ｃ１、ｃ２の「バイトデータ選択処理」は「共通サブモジュール」であって、前段落で説示したとおり、引用発明と本件補正発明とは「取得した前記所定のデータをレジスタに格納する」点で共通しているから、引用発明と本件補正発明とは「データ取得手段」を備える点で共通する。
　そうすると、引用発明と本件補正発明とは「算出した前記加算値に基づいて所定のデータが格納されているデータテーブルから前記所定のデータを取得するとともに、前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータをレジスタに格納するデータ取得手段を備え」る点で共通する。
（エ）本件補正発明の構成Ｃ１について
　引用発明の構成ｂ１、ｃ、ｃ１、ｃ２では、「主制御ＣＰＵ７２は、サブルーチンプログラムを用いて」「共通サブモジュールであるバイトデータ選択処理を呼び出して実行し」「バイトデータ選択処理を終えるとサブルーチンプログラムに復帰し」ていることから、引用発明の「バイトデータ選択処理」は、本件補正発明と「前記データ取得手段以外のモジュールから呼び出されるモジュール」である点で共通する。
（オ）本件補正発明の構成Ｃ２について
　引用発明は、上記（ウ）で説示したとおり、本件補正発明と、「加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータをレジスタに格納するデータ取得モジュールを備え」る点で共通し、引用発明の構成ｂ２、ｃ２では、「主制御ＣＰＵ７２」は「バイトデータ選択処理」で「選択オフセット２と選択アドレスの下位バイトを加算」しているから、本件補正発明と「加算命令に関するプログラム」を有する点で共通し、「桁上がりがない場合、選択結果アドレスで示す選択結果データをロードし、桁上がりである場合、選択アドレスの上位バイトを１加算し、選択結果アドレスで示す選択結果データをロードする」ことから、本件補正発明の「所定のデータを取得するプログラム」を有している点で共通する。
（カ）本件補正発明の構成Ｄについて
　引用発明の「パチンコ機１」は本件補正発明の「遊技機」に相当する。
　そうすると、本件補正発明と引用発明とは、
「【請求項１】
Ａ　遊技の制御を行う制御装置を備え、
Ｂ　前記制御装置は、
Ｂ１’所定ビット数のデータと前記所定ビット数よりもビット数が多い規定ビット数のデータとを加算する加算命令を用いて加算値を算出し、
Ｂ２’算出した前記加算値に基づいて所定のデータが格納されているデータテーブルから前記所定のデータを取得するとともに、前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータをレジスタに格納するデータ取得手段を備え、
Ｃ’　前記データ取得手段は、
Ｃ１’　前記データ取得手段以外のモジュールから呼び出されるモジュールであり、
Ｃ’　前記データ取得手段は、
Ｃ２’　少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいる
Ｄ　遊技機。」である点で一致し、以下の点で相違する。
＜相違点１＞（構成Ｂ１、Ｃ２）
　「加算命令」に関し、
　本件補正発明では、「所定ビット数の第１レジスタのデータと前記所定ビット数よりもビット数が多い規定ビット数の第２レジスタのデータとを１回の命令で加算」しているのに対して、引用発明では、「選択オフセット２と選択アドレスの下位バイトを加算し、」「桁上がりではないか否かを確認し、」「桁上がりがない場合、上記演算結果値」を用いるが、「桁上がりである場合は、選択アドレスの上位バイトを１加算」しており、また、「１バイト（８ビット）のデータ」である「選択オフセット２」、「２バイト（１６ビット）のデータ」である「選択アドレス」に対して、アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのうちいずれのビット数のいずれのレジスタ使用しているのかが不明である点。
＜相違点２＞（構成Ｂ２、Ｃ、Ｃ１、Ｃ２）
　本件補正発明では、「前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納」しているのに対して、引用発明では、アキュムレータＡとフラグレジスタＦ、汎用レジスタＢ〜Ｌの各ペアのうちいずれのレジスタに記憶しているのかが不明である点。
（６）判断
ア　相違点１について
（ア）上記（３）イのとおり、「第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算する命令であるＡＤＤＴＷＯＯＮＥ命令を有したパチンコ機１００」が引用文献２に記載されている。
　そして、「ＡＤＤＴＷＯＯＮＥ命令」が１回の命令であることは明らかであり、第１オペランドＯＰ１は２つのレジスタに記憶された２バイト長の値で、第２オペランドＯＰ２はレジスタに記憶された１バイト長の値であるから、引用文献２の記載事項は、上記相違点１に係る本件補正発明の「所定ビット数の第１レジスタのデータと前記所定ビット数よりもビット数が多い規定ビット数の第２レジスタのデータとを１回の命令で加算」に相当する構成を備えているといえる。
（イ）引用発明は、パチンコ機のプログラムの容量をむやみに増大することを防止し、プログラムの容量を削減することを目的としており（【００１５】）、引用文献２の記載事項は、制御プログラムの処理時間を短縮して制御負担を軽減させることができる上に、プログラムコード量を削減することができるものであり（【０２７７】）、両者は課題が共通している。
（ウ）そして、２つのデータを用いて演算を行う場合に、２つのデータを同時に１つのレジスタに記憶できないことから、２つのデータを別のレジスタに記憶しないと、それらのデータを用いて演算ができないことは当然であるし、このことは、上記第２　２−２（３）イで説示した引用文献２の記載事項における、加算する命令で、第１オペランドＯＰ１で示される２つのレジスタに記憶された値と第２オペランドＯＰ２で示されるレジスタに記憶された値を加算しているように加算する２つの値を別のレジスタに記憶していること、上記第２　２−２（４）ア（ウ）、同イ（ウ）、同ウ（ウ）で説示した周知例１〜３における、加算する命令で、第１オペランドＯＰ１で示される２つのレジスタに記憶された値と第２オペランドＯＰ２で示されるレジスタに記憶された値を加算しているように加算する２つの値を別のレジスタに記憶していること、で例示されるように周知技術でもある。
（エ）そうすると、引用発明の「１バイト（８ビット）のデータ」である「選択オフセット２」と「２バイト（１６ビット）のデータ」である「選択アドレス」を用いて加算する場合に、それぞれ引用文献２の記載事項の１バイトの「第２オペランドＯＰ２で示されるレジスタ」として、引用発明の「アキュムレータＡ」に、２バイトの「第１オペランドＯＰ２で示される２つのレジスタ」として、引用発明の「汎用レジスタＢ〜Ｌの各ペア」のうちのいずれかのペアに記憶することとし、引用発明の加算命令である「選択オフセット２と選択アドレスの下位バイトを加算し、選択アドレスの下位バイトに演算結果値をセットし、桁上がりではないか否かを確認し、桁上がりがない場合、上記演算結果値を用い、桁上がりである場合は、選択アドレスの上位バイトを１加算」することに代えて、引用文献２の記載事項の「第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長の値に、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長の値を加算する命令であるＡＤＤＴＷＯＯＮＥ命令」を採用して、上記相違点１に係る本件補正発明の構成のようになすことは当業者が容易になし得たことである。
イ　相違点２について
（ア）上記（４）エのとおり、「ＡＤＤＴＷＯＯＮＥ命令で第１オペランドＯＰ１で示される２つのレジスタに記憶された２バイト長のテーブルアドレスに、第２オペランドＯＰ２で示されるレジスタに記憶された１バイト長のオフセット値を加算し、第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理を有するパチンコ機」は周知技術である。
（イ）引用発明と周知技術とは、データを選択する処理を用いるパチンコ機である点で技術分野が共通しており、さらに、引用発明は、パチンコ機のプログラムの容量をむやみに増大することを防止し、プログラムの容量を削減することを目的としており、周知技術は、１つのＡＤＤＴＷＯＯＮＥ命令を使用することにより、加算命令を１回の命令で行え、制御プログラムの処理時間を短縮して制御負担を軽減させることができる上に、プログラムコード量を削減することができることは明らかであるから、両者は、プログラムの容量を削減するという点で課題が共通している。また、引用発明と周知技術とは、それぞれ、１バイト（８ビット）のデータ、２バイト（１６ビット）のデータである選択オフセットと選択アドレスを加算し、選択結果アドレスで示す選択結果データをロードする点で、機能・作用が共通している。
（ウ）そして、遊技機の分野において、プログラム容量を削減し、ＣＰＵの処理効率を向上させることは自明の課題であり、また、遊技機において、取得したデータをどのレジスタに格納するか、データテーブルの値としてどのようなデータを記憶しておくかは、プログラム容量の制約や制御内容に応じて、当業者が適宜決定し得る事項に過ぎないことであることを勘案すると、上記周知技術を参酌して、引用発明の「１バイト（８ビット）のデータ」である「選択オフセット２」と「２バイト（１６ビット）のデータ」である「選択アドレス」を用いて加算する場合に、それぞれ周知技術の１バイトの「第２オペランドＯＰ２で示されるレジスタ」として、引用発明の「アキュムレータＡ」に、２バイトの「第１オペランドＯＰ２で示される２つのレジスタ」として、引用発明の「汎用レジスタＢ〜Ｌの各ペア」のうちのいずれかのペアに記憶することとし、、引用発明におけるデータをデータテーブルから取得する処理を、ＡＤＤＴＷＯＯＮＥ命令の第１オペランドＯＰ１で示される２つのレジスタに記憶されているテーブルアドレスの値を第２オペランドＯＰ２で示されるレジスタに転送するデータ選択処理とすることは当業者が適宜なし得たことであり、上記相違点２に係る本件補正発明の構成のようになすことは当業者が容易になし得たことである。
（７）本件補正発明の奏する効果は、引用発明の奏する効果、引用文献２の記載事項及び周知技術の奏する効果から、予測することができた程度のものである。
（８）請求人の主張について
　請求人は、審判請求書の「３．本願発明が特許されるべき理由」の「（５）本願発明と引用文献１の発明の対比」及び「（６）作用効果」において、以下のとおり主張している。
「（５）本願発明と引用文献１の発明の対比
　本願請求項１に係る発明は、構成Ｂに示すように、「前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタ（ＡＤＤＷＢで使用した８ビットのＡレジスタ）に格納する」ことを特徴としている。
　つまり、本願請求項１に係る発明では、「前記所定のデータを取得する際には」、「前記所定のデータ」を適当なレジスタに格納している訳ではなく、「前記加算命令で使用した前記第１レジスタ」に格納している。
　このため、「前記第１レジスタ」は、加算処理でも使用され、取得処理でも使用されるレジスタとなる。
　これを実施形態に即して説明すると、本願図３３に示すように、ＢＹＴＥＳＥＬのモジュールは、３行のプログラムにより構成されている。そして、この３行のプログラムでは、ＨＬレジスタとＡレジスタといった２つのレジスタしか使用しておらず（２つのレジスタだけで処理が完結しており）、ＢＣレジスタやＤＥレジスタを保護レジスタとすることができるという作用効果がある（図３３の保護レジスタ参照）。
　なお、保護レジスタとは、そのモジュールでは使用されないレジスタである。
　保護レジスタは、そのモジュールで未使用のレジスタとなることから、モジュールを呼び出しても値が変化することがない。このため、保護レジスタの値の変化を考慮することなく、モジュールを呼び出すことができる。例えば、保護レジスタに所定の値を格納した状態でモジュールを呼び出しても、保護レジスタに格納されている値は変化しない。保護レジスタは、保護数が多くなればなるほど、モジュールの汎用性や利便性が向上する。
　一方、引用文献１の発明では、選択結果アドレスで示す選択結果データをロードする際に、どのようなレジスタにデータを格納するのかについて明確な記載はない（引用文献１〔０４４５〕）。このため、引用文献１の発明は、本願請求項１に係る発明の「保護レジスタの数を増加させてモジュールの汎用性や利便性を向上させることができる」という作用効果を発揮することができない。
　なお、補正却下決定の謄本における相違点２に関しては、引用文献２は登場していないが、念のため説明すると、引用文献２の発明では、引用文献２図３５に示すように、ＡＤＤＴＷＯＯＮＥ命令では、ＨＬレジスタとＡレジスタといった２つのレジスタを用いており、次のＬＤＴＷＯ命令では、ＤＥレジスタとＨＬレジスタといった２つのレジスタを用いており、結果として、ＨＬレジスタ、Ａレジスタ、ＤＥレジスタといった３つのレジスタを用いている。
　このため、引用文献２の発明は、本願請求項１に係る発明とは異なり、ＤＥレジスタを保護レジスタにすることができない。
　したがって、引用文献２のｍｏＴｉｍｅｒＳｅｌｅｃｔモジュールは、本願図３３のＢＹＴＥＳＥＬと比較して、汎用性や利便性が低下する。
（６）作用効果
　そして、本願発明の作用効果は、本願発明の構成Ｂの「所定ビット数の第１レジスタのデータと前記所定ビット数よりもビット数が多い規定ビット数の第２レジスタのデータとを１回の命令で加算する加算命令を用いて加算値を算出し」という構成、及び、「前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納する」という構成を採用することによる格別なものであって、そこには格別の技術的意義があり、本願発明には単に技術の具体的適用というレベルを超える作用効果があり、設計的事項には該当しない。
　また、本願発明と引用文献１の発明とは、両者の機能・作用を異にするから、本願発明と引用文献１の発明との間にある相違点は、設計的事項には該当しない。」
　しかしながら、請求人が主張する上記「本願発明の構成Ｂ」は、上記第２（４）エで説示したとおり周知技術であり、請求人が主張する上記作用効果についても引用発明に上記周知技術を適用することで、第１特別図柄又は第２特別図柄に対応する変動時間の選択処理に用いるレジスタの数を節約し、他のレジスタを保護レジスタ等として活用できることは明らかであるから格別なものとはいえない。
　よって、上記請求人の主張は採用することができない。
　また、請求項１では、「少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいる」と特定されており、「データ取得モジュール」において、保護レジスタがどの程度あるのかは特定されておらず不明であるため、上記請求人の主張は採用することができない。
　また、仮に上記出願人の主張が請求項１の特定として反映されていると仮定した場合においても、ＢＣレジスタやＤＥレジスタを保護レジスタとすることができるという作用効果は上記周知技術が有する作用効果に過ぎず、遊技機において、取得したデータをどのレジスタに格納するか、データテーブルの値としてどのようなデータを記憶しておくかは、プログラム容量の制約や制御内容に応じて、当業者が適宜決定し得る事項に過ぎないことであるから、いずれにしても上記出願人の主張は採用することができない。
（９）まとめ
　以上のように、本件補正発明は、当業者が、引用発明、引用文献２の記載事項及び周知技術に基いて容易に発明をすることができたものである。
　したがって、本件補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
３　むすび
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１　本願発明
　本件補正は上記第２のとおり却下されたので、本願の請求項１ないし３に係る発明は、平成３１年１月８日提出の手続補正書により補正された特許請求の範囲の請求項１ないし３に記載されたとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、平成３１年１月８日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものと認める。
「【請求項１】
　遊技の制御を行う制御装置を備え、
　前記制御装置は、
　所定ビット数の第１レジスタのデータと前記所定ビット数とは異なる規定ビット数の第２レジスタのデータとを１回の命令で加算する加算命令を用いて加算値を算出し、算出した前記加算値に基づいて所定のデータが格納されているデータテーブルから前記所定のデータを取得するデータ取得モジュールを備え、
　前記データ取得モジュールは、
　前記データ取得モジュール以外のモジュールから呼び出されるモジュールであり、
　前記データ取得モジュールは、
　少なくとも前記加算命令に関するプログラム、及び、前記所定のデータを取得するプログラムを含んでいることを特徴とする遊技機。」
２　原査定の拒絶の理由の概要
　原査定の拒絶の理由は、この出願の平成３１年１月８日提出の手続補正書により補正された請求項１ないし３に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
＜引用文献等一覧＞
１．特開２０１５−１０９８９２号公報
２．特開２０１２−２２３３３４号公報
３　引用文献
　引用文献１及び引用文献２は、上記第２〔理由〕２−２の（２）ウ及び（３）イに記載したとおりである。
　　　
４　対比・判断
　本願発明（上記第２〔理由〕１）は、本件補正発明（上記第２〔理由〕２の２−２（１））から、上記「第２〔理由〕２の２−１」において検討したとおり、本件補正発明において、「前記所定ビット数よりもビット数が多い規定ビット数」を「前記所定ビット数とは異なる規定ビット数」と上位概念とし、「前記所定のデータを取得するデータ取得モジュール」に関して、「前記所定のデータを取得する際には、前記加算命令を用いて算出した前記加算値に基づいて取得した前記所定のデータを前記加算命令で使用した前記第１レジスタに格納する」という限定を省いたものである。
　そうすると、本願発明と引用発明とは、上記「第２〔理由〕２の２−２（５）対比」において検討した、上記相違点１でのみ相違するから、本願発明も上記第２〔理由〕２の２−２（６）アで示した理由と同様の理由により、当業者が、引用発明、引用文献２の記載事項に基いて、容易に発明をすることができたものである。
５　むすび
　以上のとおりであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は、拒絶されるべきものである。
　よって、結論のとおり審決する。