(57)【要約】シリコン基板をマイクロ加工して形成されるコンデンサマイクロホンの誘電体膜を、無理なくエレクトレット化することが可能であり、また、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能である、シリコンマイクロホン用の新規なエレクトレット化技術を提供する。  シリコンマイクロホンチップを完成させ、これを実装基板に実装し、この状態にて、一つの針状電極５１によるコロナ放電によって、一つのシリコンマイクロホンチップ内の誘電体膜に対して個別にエレクトレット化処理を実施する。複数回のエレクトレット化、２回目以降のエレクトレット化量をマイク感度の実測結果に基づいて適応的に決定することによって、誘電体膜のエレクトレット化を正確かつ、効率よく実施する。【特許請求の範囲】
【請求項１】
半導体基板を微細加工することによって形成されるコンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化するエレクトレット化方法であって、
前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記誘電体膜をエレクトレット化するようにしたエレクトレット化方法。
【請求項２】
請求項１記載のエレクトレット化方法であって、
前記コンデンサマイクロホンは、複数の音孔を有する固定電極と、この固定電極と所定間隔を置いて配置される振動膜と、この振動膜上に設けられる前記誘電体膜と、前記誘電体膜に当接せしめられた振動電極とを有し、実装基板上に実装されており、
また、前記コンデンサマイクロホンにおける前記誘電体膜は、前記実装基板に設けられ、前記振動電極に接続された電極端子に電気的に接続されて接地電位となっており、この状態で、前記固定電極の上方において前記一つの針状電極によるコロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に集中的に到来させ、これによって前記誘電体膜のエレクトレット化を行うエレクトレット化方法。
【請求項３】
請求項１または請求項２記載のエレクトレット化方法であって、
複数回のコロナ放電によって前記誘電体膜をエレクトレット化するエレクトレット化方法。
【請求項４】
請求項３記載のエレクトレット化方法であって、
所定条件の下で、コロナ放電による前記誘電体膜の初期のエレクトレット化処理を実施し、その後、条件を再設定して再度、コロナ放電による追加のエレクトレット化処理を実施するエレクトレット化方法。
【請求項５】
請求項４記載のエレクトレット化方法であって、
前記初期エレクトレット化を行った後、前記コンデンサマイクロホンの感度を測定し、その測定結果に基づいて前記追加のエレクトレット化処理の条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施するエレクトレット化方法。
【請求項６】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整するエレクトレット化方法。
【請求項７】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整するエレクトレット化方法。
【請求項８】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するエレクトレット化方法。
【請求項９】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整するエレクトレット化方法。
【請求項１０】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有することを特徴とするコンデンサマイクロホン。
【請求項１１】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法を実施するためのエレクトレット化装置であって、
少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を接地電位とするための接地用ピンと、前記コンデンサマイクロホンが実装された実装基板を載置するためのステージと、を有するエレクトレット化装置。
【請求項１２】
請求項１１記載のエレクトレット化装置であって、
さらに、前記コンデンサマイクロホンの感度を測定する感度測定部を有するエレクトレット化装置。
【請求項１３】
請求項１１または請求項１２記載のエレクトレット化装置であって、
コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体部との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つが調整可能であるエレクトレット化装置。
【請求項１４】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法を用いた、コンデンサマイクロホンの製造方法であって、
半導体基板を微細加工することによってコンデンサマイクロホンの形状加工をおこなう工程と、
前記コンデンサマイクロホンを実装基板上に実装する工程と、
前記実装する工程の前または後に、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化する工程とを含むコンデンサマイクロホンの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、コンデンサマイクロホンのエレクトレット化方法、エレクトレット化装置およびこれを用いたコンデンサマイクロホンの製造方法にかかり、特にシリコンなどの半導体基板の微細加工技術を用いて形成されたコンデンサマイクロホンにおける誘電体膜のエレクトレット化方法、および、エレクトレット化装置に関する。
【背景技術】
【０００２】  エレクトレット・コンデンサ・マイクロホン（ＥＣＭ）は、音波によるコンデンサの容量変化を電気信号として検出すると共に、半永久的な分極をもつエレクトレット膜を利用することにより、コンデンサの直流バイアスを不要とした、小型の音響電気変換装置である。【０００３】  ＥＣＭにおけるエレクトレット膜（少なくとも一部が分極している誘電体膜）は、例えば、ＦＥＰ（フロロエチレン・プロピレン）などの有機誘電体膜からなり、この誘電体膜に電荷を注入して固定することによって形成される。誘電体膜に注入された電荷が形成する電場により、コンデンサの両極に電位差が発生する。なお、誘電体膜に電荷を注入して固定することを、エレクトレット化という。【０００４】  誘電体膜（エレクトレット膜）は、ＦＥＰなどの薄膜で構成されており、この外面に、金、ニッケルなどの金属が蒸着等によって付着される。【０００５】  エレクトレット形成のための誘電体膜への電荷の注入方法としては、図７や図８に示す方法がある（例えば、非特許文献１および特許文献１参照）。【０００６】  図７は、針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。【０００７】  図７の装置では、接地電極（金属トレイ）５上にＦＥＰ（フロロエチレン・プロピレン）薄膜４を載置し、針状電極６によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。なお、参照符号７は、高電圧源である。【０００８】  図８は、ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。図８において、図７の装置と共通する部分には、同じ参照符号を付すものとする。【０００９】  図８の装置では、接地電極（金属トレイ）５上にＦＥＰ（フロロエチレン・プロピレン）薄膜４を載置し、ワイヤ電極２１によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。この図８の装置は、ワイヤ電極２１が２次元的な広がりをもつことから、広範囲にイオンを照射できるという利点がある。【００１０】  したがって、通常、ＥＣＭの製造に際し、量産性を考慮し、複数枚のＦＥＰ薄膜（誘電体膜）を、金属性のトレイに並べ、図８の装置でコロナ放電し、一度に大量のＦＥＰをエレクトレット化している。但し、この方法では、イオンの放射が均一にいかないことがあるためトレイ上の位置によってエレクトレット量がばらつくことがある。これにより、マイクロホンの感度にばらつきが生じる。また、このほかにも、寄生容量、ＦＥＴ容量のばらつき等による、感度のばらつきが発生する場合もある。【００１１】  以上説明した先行技術では、エレクトレット化の対象である誘電体膜自体を取り出して、エレクトレット化処理を行っている。この技術は、機械的な部品を組み立てることによって構成されるＥＣＭを前提とした技術ということができる。【００１２】  これに対し、近年、機械部品を組立てるのではなく、シリコン基板をマイクロ加工して、超小型のコンデンサマイクロホンを形成する技術が提案されている（例えば、特許文献２、特許文献３、特許文献４参照）。【００１３】  いわゆるＭＥＭＳ（微小電気機械システム）素子の製造技術を用いて製造されるシリコンのコンデンサマイクロホンは、「シリコンマイクロホン（あるいは、シリコンマイク）」と呼ばれており、小型化、薄型化が進展する携帯電話端末等に搭載するためのＥＣＭの製造技術として注目されている（例えば、特許文献２参照）。【００１４】  ここで、シリコンマイクロホンは、半導体プロセス技術を用いて、シリコン基板を加工することにより製造されるものであるため、半導体加工と関係のないエレクトレット化処理は、その製造過程に入り込むことができない（つまり、誘電体膜だけを取り出して個別にエレクトレット化することができない）。【００１５】  したがって、特許文献３に記載されるシリコンマイクロホンは、エレクトレット膜を具備しないコンデンサマイクロホンとなっている。【００１６】  ただし、シリコンマイクロホンにおけるエレクトレット化ができないわけではなく、特許文献４に記載されるシリコンマイクロホンでは、誘電体膜のエレクトレット化が可能となっている。【００１７】  すなわち、特許文献４に記載のシリコンマイクロホンは、半導体基板上に形成された誘電体膜を含む第１のシリコン基板（マイクロホン膜）と、この第１のシリコン基板に貼り合わされる第２のシリコン基板（マイクロホン裏板）とからなり、第１の基板の製造工程の最後に誘電体膜のエレクトレット化を行い、しかる後、第２のシリコン基板を貼り合わせている。
【非特許文献１】放送技術者のためのマイクロホン講座（中村仁一郎  放送技術  兼六館出版  昭和５７年１１月号）
【特許文献１】特開昭５６−５８２２０号公報
【特許文献２】特開平１１−８８９９２号公報
【特許文献３】特開２００５−２０４１１号公報（図１）
【特許文献４】特表２０００−５０８８６０号公報（図１Ａ，図１Ｂ）
【発明の開示】
【発明が解決しようとする課題】
【００１８】  上記のとおり、シリコン基板を半導体製造プロセスを用いてマイクロ加工して得られるシリコンマイクロホンは、本質的に、誘電体膜だけを取りだしてエレクトレット化できないことからＥＣＭ（エレクトレットコンデンサマイクロホン）を製造しにくい。【００１９】  特許文献４に記載の技術のように、シリコンマイクロホンを２つの基板に分けて各々を別個に製造し、最後に各基板を貼り合わせる方法では、誘電体膜のエレクトレット化は可能であるが、シリコンマイクロホンの製造工程が複雑化する。【００２０】  また、シリコン基板のマイクロ加工の際、デバイスの寸法にばらつきが生じやすく、あるいは、実装基板上に搭載されるＦＥＴ（電界効果トランジスタ）等の電子部品の性能のばらつきも無視できない場合があり、このため、シリコンマイクロホンの感度にばらつきが生じる。特許文献４では、このようなシリコンマイクロホンの感度のばらつきに関する対策については、何ら記載されていない。【００２１】  本発明は、前記実情に鑑みてなされたものであり、シリコン基板をマイクロ加工して形成されるコンデンサマイクロホンの誘電体膜を、無理なくエレクトレット化することが可能であり、また、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対応可能である、シリコンマイクロホン用の新規なエレクトレット化方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】  本発明のエレクトレット化方法では、シリコン基板などの半導体基板を微細加工することによって形成されるコンデンサマイクロホンを実装基板上に実装した後に、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化するエレクトレット化方法であって、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記誘電体膜をエレクトレット化する。【００２３】  シリコン基板などの半導体基板を用いて形成されるシリコンマイクロホンは、エレクトレット膜を個別に取り出して、エレクトレット化することができない。また、シリコンマイクロホンを２つの部品に分けて製造する場合は、製造工程が複雑化する。そこで、本発明では、シリコン基板を加工してコンデンサマイクロホン（の半導体チップ）を完成させ、これを実装基板に実装し、この状態で、誘電体膜のエレクトレット化を行うようにする。エレクトレット化は、シリコンマイクロホンの誘電体膜に対して、針状電極からコロナ放電をすることにより行われ、かつ、このとき、一つの針状電極からのコロナ放電を、一つのマイクロホンの誘電体に対して個別に行うようにする。針状電極のコロナ放電によれば、ワイヤ電極によるコロナ放電の場合よりも多くのイオンをマイクロホンの誘電体膜に集中して照射することができる。したがって、マイクロホンの構造上、例えば、固定電極の開口部を介して誘電体膜へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、したがって、誘電体膜のエレクトレット化が可能である。また、一つの針状電極で一つのマイクロホンの誘電体膜のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。【００２４】  また、本発明のエレクトレット化方法では、前記コンデンサマイクロホンは、複数の音孔を有する固定電極と、この固定電極と所定間隔を置いて配置される振動膜と、この振動膜上に設けられる前記誘電体膜と、前記誘電体膜に当接せしめられた振動電極とを有し、実装基板上に実装されており、また、前記コンデンサマイクロホンにおける前記誘電体膜は、前記実装基板に設けられ、前記振動電極に接続された電極端子に電気的に接続されて接地電位となっており、この状態で、前記固定電極の上方において前記一つの針状電極によるコロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に集中的に到来させ、これによって前記誘電体膜のエレクトレット化を行うものを含む。【００２５】  エレクトレット化に際し、コロナ放電によるイオンは、固定電極に設けられた複数の音孔（音波を振動膜に導くための開口部）を経由して誘電体膜に到達する構造であるが、誘電体膜を接地電位に固定した上で、１つの針状電極から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜に当てることができる。したがって、マイクロホンの内部構造上、誘電体膜にイオンを当てるのに適さない状況となったとしても、誘電体膜の���レクトレット化を行うことができる。【００２６】  本発明のエレクトレット化方法では、複数回のコロナ放電によって前記誘電体膜をエレクトレット化するものを含む。【００２７】  何回かに分けてエレクトレット化処理を行うものである。無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。【００２８】  また、本発明のエレクトレット化方法では、所定条件の下で、コロナ放電による前記誘電体膜の初期のエレクトレット化処理を実施し、その後、条件を再設定して再度、コロナ放電による追加のエレクトレット化処理を実施するものを含む。【００２９】  例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成するようにするものである。無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。【００３０】  本発明のエレクトレット化方法では、前記初期エレクトレット化を行った後、前記コンデンサマイクロホンの感度を測定し、その測定結果に基づいて前記追加のエレクトレット化処理の条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施するものを含む。【００３１】  シリコンマイクロホンの製造ばらつき（膜厚ばらつき等）による感度のばらつきをなくすため、一つずつ誘電体膜を一定量エレクトレット化してエレクトレットコンデンサマイクロホンを得、次に、そのエレクトレットコンデンサマイクロホンの感度を測定し、その測定結果に基づいて、再度のコロナ放電によるエレクトレット化の条件を決定するものである。１回のエレクトレット化処理におけるエレクトレット量を個別に調整することにより、マイクロホンを規定の感度に調整することができる。特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴ（電界効果トランジスタ）の容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。したがって、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。【００３２】  本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整するものを含む。【００３３】  この構成により、コロナ放電の際の印加電圧により、エレクトレット化量を調整することができる。【００３４】  本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整するものを含む。【００３５】  この構成により、針状電極と誘電体膜との間の距離を調整することによって、エレクトレット化量を調整することができる。【００３６】  本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するものを含む。【００３７】  この構成により、コロナ放電の継続時間を調整することによって、エレクトレット化量を調整するこ���ができる。【００３８】  本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整する。【００３９】  この構成により、コロナ放電で発生するマイナスイオンとプラスイオンの割合により、エレクトレット化量を調整することができる。【００４０】  また、本発明のコンデンサマイクロホンは、本発明のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有する。【００４１】  この構成によれば、上記エレクトレット化方法を用いて製造された誘電体膜をコンデンサの構成要素としてもつ、シリコン基板を微細加工して形成されるコンデンサマイクロホンを用いることにより、超小型で、実用に耐える感度をもつ、エレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）を得ることができる。【００４２】  本発明のエレクトレット化装置は、本発明のエレクトレット化方法を実施するためのエレクトレット化装置であって、少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を接地電位とするための接地用ピンと、前記コンデンサマイクロホンが実装された実装基板を載置するためのステージと、を有する。【００４３】  この構成によれば、一つのコンデンサマイクロホンに対してコロナ放電によるイオン照射を行うための構成（エレクトレット化対象の膜を接地するための接地用ピンを含む）と、実装基板をセットするためのステージ（載置台）をもつエレクトレット化装置を構成しているため、実装状態のシリコンマイクロホンについてエレクトレット化処理を行うことが可能となる。【００４４】  本発明のエレクトレット化装置は、前記コンデンサマイクロホンの感度を測定する感度測定部を、さらに有するものを含む。【００４５】  この構成によれば、エレクトレット化装置に、エレクトレット化されたシリコンコンデンサマイクロホンの感度測定部を併設することにより、エレクトレット化処理後に、マイクロホンの感度を測定し、その測定結果に基づいて次のエレクトレット化処理の条件を設定することが可能となる。【００４６】  また、本発明のエレクトレット化装置では、コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体部との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つを調整可能である。【００４７】  この構成によれば、１回のエレクトレット化処理のエレクトレット量を調整するために、コロナ放電の印加電圧、誘電体膜との距離、放電時間、放電イオンの極性の少なくとも一つを調整することが可能な調整手段を設けることにより、エレクトレット量の微調整が可能となる。特に、２度目のエレクトレット量を調整することによって、規定のマイクロホン感度を得ることができ、これにより、製造ばらつきや電子部品の特性ばらつきをもつマイクロホンであっても、規定の感度に調整することが可能となる。【００４８】  また本発明は、上記エレクトレット化方法を用いた、コンデンサマイクロホンの製造方法であって、半導体基板を微細加工することによってコンデンサマイクロホンの形状加工をおこなう工程と、前記コンデンサマイクロホンを実装基板上に実装する工程と、前記実装する工程の前または後に、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化する工程とを含む。
この構成により、製造ばらつきや特性ばらつきが小さく感度のそろったマイクロホンを提供することが可能となる。
【発明の効果】
【００４９】  本発明によれば、シリコン基板をマイクロ加工して得られるシリコンマイクロホンに関し、個別に、誘電体膜を規定の量にエレクトレット化することが可能となる。また、実装状態でエレクトレット化することもでき、これにより、所望の特性をもつシリコンマイクロホンを精度よく形成することが可能となる。【００５０】  すなわち、従来、シリコンマイクロホン（シリコンマイク）は、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のシリコンマイクロホンの製造が可能となる。【００５１】  また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。【００５２】  さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。【００５３】  本発明によれば、シリコン・コンデンサ・マイクロホンが完成した状態（実装基板に実装された状態）において、エレクトレット化を行い、かつ、そのエレクトレット化量を個別に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。したがって、エレクトレット方式のシリコンマイクロホンの量産化が可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１のシリコン基板をマイクロ加工して製造されるシリコンマイクロホンの構造と、その実装態様を説明するためのデバイスの断面図
【図２】シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図
【図３】本発明のエレクトレット化装置の要部構成を示す図
【図４】本発明のエレクトレット化方法の主要な工程を示す工程フロー図
【図５】図３のエレクトレット化装置に併設される、シリコンマイクロホンの感度を測定するための構成を示す図
【図６】本発明の実施の形態２のエレクトレット化方法を示す説明図
【図７】針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図
【図８】ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図
【符号の説明】
【００５５】  ３１  固定電極
３２  誘電体膜（無機誘電体膜）
３３  振動膜電極（振動膜）
３４  シリコン基板（シリコンダイヤフラム）
３５  固定電極に設けられる音孔（開口部）
３６  犠牲層のエッチングにより形成されるエアギャップ
４１  シールドケース
４２  プラスチックまたはセラミックからなる実装基板
４３  シリコン基板を用いた半導体チップ（シリコンマイクロホンチップ）
４４（４４ａ，４４ｂ）  ボンディングワイヤ
４５（４５ａ，４５ｂ）  電子部品（ＦＥＴ、抵抗、アンプ等）
４６  接地パターン
４７  マイク信号出力パターン
４９  マイクパッケージの音孔（開口部）
５１  針状電極
５２  接地用ピン（着電装置ピン）
５３  高電圧電源
７１  スピーカ
７２  スピーカアンプ
７３  感度測定装置
７４  感度測定装置用ピン（接地パターン用）
７５  感度測定装置用ピン（マイク信号パターン用）
７６  感度測定装置用シールドケース（接地パターン用）
Ｌ１，Ｌ２  実装基板内の配線
【発明を実施するための最良の形態】
【００５６】  本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）【００５７】  図１は、シリコン基板をマイクロ加工して製造されるシリコンマイクロホンの構造と、その実装態様を説明するためのデバイスの断面図である。【００５８】  図１のシリコンマイクロホン４３は、シリコン基板（シリコンダイヤフラム）３４と、コンデンサの一極として機能する振動膜３３と、エレクトレット化対象の膜としての無機誘電体膜３２と、スペーサ部３７と、コンデンサの他極として機能する固定電極３１と、を有する。固定電極３１には、複数の音孔（音波を振動膜３３に導くための開口部）３５が設けられている。なお、参照符号３６はエアギャップを示す。【００５９】  マイクロホンを構成する振動膜３３、固定電極３１、無機誘電膜３２は、シリコンの微細加工技術と、ＣＭＯＳ（相補型電界効果トランジスタ）の製造プロセス技術とを利用して製造される。【００６０】  シリコンマイクロホン４３は、実装基板４２上に実装されている。コンデンサの一極をなす振動膜３３ならびにコンデンサの他極をなす固定電極３１は各々、ボンディングワイヤ４４ａ，４４ｂを介して、実装基板上の配線パターン６０ａ，６０ｂに電気的に接続されている。また、各配線パターン６０ａ，６０ｂは各々、実装基板の内部の配線Ｌ１，Ｌ２を介して、実装基板４２の裏面に設けられたグランドパターン４６およびマイク信号出力パターン４７と電気的に接続されている。【００６１】  シリコンマイクロホン４３は、ＭＥＭＳ素子の製造のための微細加工技術と、ＬＳＩのＣＭＯＳ製造プロセス技術を利用して製造される。【００６２】  すなわち、シリコン基板３４を用意し、この上に、ボロンやリンが高濃度にドープされたシリコン酸化膜３３、同じくシリコン酸化膜３２（誘電体膜であり、四フッ化エチレン樹脂等も使用することができる）を積層形成し、その上にシリコン層を、選択エピタキシャル技術等を用いて形成する。そのシリコン層の犠牲層３６（エッチングにより除去される部分）となる領域に、リンやボロン等の不純物を高濃度に注入、拡散し、そのシリコン層上に固定電極となるシリコン酸化膜３１を形成し、パターニングして開口部（音孔）３５を設ける。そして、その開口部３５を介してエッチング液を浸透させ、不純物が高濃度に導入されたシリコン層とノンドープの層とのエッチングレートの差を利用して、犠牲層３６の部分を除去する。これによって、犠牲層の部分はエアギャップ３６となり、同時に、スペーサ部３７が形成される。また、シリコン基板３４の裏面を、ＫＯＨ等のアルカリエッチング液にてエッチングして深い溝３８を形成する。これによって、加工されたシリコン基板（シリコンダイヤフラム）３４が形成される。このようにして、図１のシリコンマイクロホン４３が得られる。【００６３】  先に説明したように、シリコンマイクロホンは、従来のＥＣＭのように、誘電体膜だけを取り出してエレクトレット化することができない。そこで、本発明では、マイクロホンが実装基板に装着された状態で、コロナ放電を利用して誘電体膜３２のエレクトレット化を行う。【００６４】  但し、図１のシリコンマイクロホン４３では、無機誘電体３２がシリコン基板３４上の固定電極３１と振動膜電極３３の間に位置しており、コロナ放��により発生するイオンは、固定電極３１に設けられた開口部（音孔）３５を経由して無機誘電体膜３２に到達することになる。つまり、無機誘電膜３２に、コロナ放電によるイオンが到達しにくい構造となっており、無機誘電体膜３２のエレクトレット化には工夫を要する。【００６５】  また、シリコンマイクロホン４３の製造に際しては、シリコン酸化膜を積層することで振動膜電極３３、無機誘電体膜３２、固定電極３１、エアギャップ３６となるための犠牲層を形成し、拡散工程の終了の後、犠牲層をエッチングすることで、この部分がエアギャップ３６となる。この製造工程において、量産時のシリコン層の膜厚（この膜厚がエアギャップ３６の値を決める）のばらつきは、１０％程度、生じる。そのため、振動膜電極３３と固定電極３１の電極間距離も１０％程度ばらつきが生じることになる。ＥＣＭにおいて、マイクロホンの感度は、電極間距離に反比例する。したがって、電極間距離にばらつきが生じると、マイクロホンの感度にばらつきが発生してしまう。【００６６】  本発明では、この点も考慮し、誘電体膜３２を無理なくエレクトレット化すると共に、さらに、デバイスの製造ばらつき、あるいは、電子部品の特性ばらつき等に起因するマイクロホンの感度のばらつきを、エレクトレット量を調整することにより吸収する。【００６７】  図２は、シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図である。図２において、図１と共通する部分には同じ参照符号を付してある。また、図２において、シリコンマイクロホン（半導体デバイス）４３は、簡略化して描いている（実際の構造は、図１に示すとおりである）。【００６８】  図２に示されるように、プラスチックまたはセラミックの実装基板４２上に、シリコンマイクロホン（半導体デバイス）４３とその他の素子（ＦＥＴ、抵抗素子等）４５が実装されている。【００６９】  実装基板４２の裏面には、グランドパターン４６と、マイク信号出力パターン４７が配置されている。図１で示したように、シリコンマイクロホン（半導体デバイス）４３の固定電極３１および振動膜電極３３は、ワイヤ４４ａ，４４ｂを介して実装基板４２上の配線パターン６０ａ，６０ｂに接続されている。なお、図２では、ワイヤ４４ａと配線パターン６０ａのみを記載してある。【００７０】  シールドケース４１は、エレクトレット化処理が済んだ後に、実装基板４２上に取り付けられる。このシールドケース４１には、音波を導くための広い開口部４９が設けられている。【００７１】  以下、本発明のエレクトレット化方法（ならびに本発明のエレクトレット化装置）について、図３〜図５を用いて具体的に説明する。【００７２】  図３は、本発明のエレクトレット化装置の要部構成を示す図である。【００７３】  図３のエレクトレット化装置は、一つのシリコンマイクロホンに対して、一つの針状電極のコロナ放電によるイオンを照射してエレクトレット化を行う、いわゆる枚葉式（複数個のデバイスを一度に処理するバッチ式ではなく、一つ一つのデバイスを個別に処理する方式）の処理装置である。【００７４】  図示したように、エレクトレット化処理には、針状電極５１を用いたコロナ放電を利用する。すなわち、シリコンマイクロホン（半導体デバイス）４３の上方に針状電極５１を位置させる。針状電極５１はコロナ放電を生じさせるための高電圧源５３が接続されている。【００７５】  また、接地用ピン（着電装置ピン）５２が、実装基板４２の裏面のグランドパターン４６に接続されている。先に説明したように、シリコンマイクロホンの振動膜電極３３（図１参照）はワイヤ４４ａ、基板４２上の配線パターン６０ａ、内部配線Ｌ１を経由して実装基板４２の裏面に設けられたグランドパターン４６に電気的に接続されている。したがって、接地用ピン（着電装置ピン）５２をグランドパターン４６に接続することによって、振動膜電極３３は、接地電位となる。【００７６】  この状態で、シリコンマイクロホン４３の内部の誘電体膜３２（図１参照）に対して、針状電極５１によるコロナ放電のイオンを照射する。これにより、シリコンマイクロホン４３の誘電体膜３２（図１参照）を無理なくエレクトレット化することができる。【００７７】  すなわち、針状電極５１のコロナ放電によれば、図８に示されるワイヤ電極によるコロナ放電の場合よりも多くのイオンを、シリコンマイクロホン４３の誘電体膜３２に集中して照射することができる。【００７８】  したがって、図１に示されるように、マイクロホンの構造上、固定電極３１の開口部３５を介して誘電体膜３２へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、したがって、誘電体膜３２のエレクトレット化が可能である。また、一つの針状電極５１で一つのシリコンマイクロホン（半導体デバイス）４３の誘電体膜３２のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。【００７９】  また、誘電体膜３２を接地電位に固定した上で、１つの針状電極５１から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜３２に当てることができる。したがって、マイクロホンの内部構造上、誘電体膜３２にイオンを当てるのに適さない状況であったとしても、誘電体膜３２のエレクトレット化を無理なく行うことができる。【００８０】  次に、本発明のエレクトレット化方法の具体例について説明する。【００８１】  図４は、本発明のエレクトレット化方法の主要な工程を示す工程フロー図である。【００８２】  図示されるように、図４のエレクトレット化方法は、複数回のコロナ放電によって誘電体膜をエレクトレット化する。【００８３】  すなわち、まず、チップ実装を行う（ステップＳ１００）。すなわち、シリコンマイクロホン（半導体チップ）４３、その他の電子部品（ＦＥＴや抵抗素子）等を実装基板４２上に実装する。【００８４】  次に、図３のエレクトレット化装置を用いて、針状電極５１のコロナ放電によって、シリコンマイクロホン（半導体チップ）４３内の誘電体膜３２を一定量、エレクトレット化する（ステップＳ１０１）。これによって、エレクトレット方式のコンデンサマイクロホンが形成される。【００８５】  次に、そのシリコンマイクロホン４３の感度を実測する（ステップＳ１０２）。【００８６】  図５は、図３のエレクトレット化装置に併設される、シリコンマイクロホンの感度を測定するための構成を示す図である。図５において、前掲の図面と共通する部分には同じ参照符号を付してある。図５において、参照符号７１はスピーカであり、参照符号７２はスピーカアンプであり、参照符号７３は感度測定装置である。また、参照符号７６は、感度測定用のシールドケースである。このシールドケース７６は、感度測定時においてのみ使用されるもの（つまり、図２のシールドケース４１の代わりをするもの）である。シールドケース７６には、音波を通過させるための開口部７７が設けられている。図５の装置において、スピーカ７１からシリコンマイクロホン４３に向けて、一定圧の音を発出する。このとき、実装基板４２の裏面に設けられているグランドパターン４６ならびにマイク信号出力パターン４７に対して、測定用ピン７４、７５が接続される。この測定用ピンはマイクロホンの出力信号を測定する装置７３に接続している。スピーカ７１から発出された音はシリコンマイクロホン４３の振動膜３３に到達し、これによって振動膜３３が振動する。これに応じてコンデンサの容量が変化し、その容量の変化が電気信号として取り出され、その電気信号は、測定用ピン７４，７５を介して感度測定装置７３に送られる。これによって、一定量のエレクトレット化処理がなされたシリコンマイクロホン４３の感度が測定される。【００８７】  図４に戻り、次に、シリコンマイクロホン４３の感度の測定結果に基づき、次のエレクトレット化処理（追加のエレクトレット化処理）において必要な、エレクトレット化量を決定する（ステップＳ１０３）。【００８８】  すなわち、通常、１回のエレクトレット化では所望のマイク感度は得られない。したがって、所望の感度を得るために必要なエレクトレット化量を、現在の測定感度と、予め求められているエレクトレット化量とマイク感度との関係を示す特性情報に従って求めるものである。【００８９】  ２回目のエレクトレット化処理におけるエレクトレット化量が決定されると、次に、その決定されたとおりの量のエレクトレット化を行うために、図３のエレクトレット化装置（着電装置）における条件設定を行う（ステップ１０４：この工程の詳細は後述する）。【００９０】  そして、追加のエレクトレット化処理を実施し（ステップＳ１０５）、次に、図２のようにシールドケース４１を装着し（ステップＳ１０６）、これによって、図２に示されるシリコンマイクロホンが完成する（ステップＳ１０７）。【００９１】  次に、図４における、ステップＳ１０４（エレクトレット化装置における条件設定）について説明する。【００９２】  エレクトレット化装置（図３）における条件設定の要素として、４つの要素が考えられる。すなわち、電圧、イオンの極性、距離、時間である。このうちの１つ、もしくは複数を組み合わせることで、誘電体膜３２に対して、目標とするエレクトレット量の、正確なエレクトレット化を行うことができる。【００９３】  以上説明したように、エレクトレット化量は、コロナ放電電圧を調整することにより調整可能である。コロナ放電電圧の調整は、図３のエレクトレット化装置における電源電圧５３の電圧値を変更することによって実現される。【００９４】  放電電圧を高くするほど、より多く��イオンが発生するため、より高い着電量（エレクトレット化量）となる。このとき、一定以下の電圧であると、コロナ放電が起こらない。また、ある一定値以上の電圧になると、放電によりエレクトレット材料が損傷する。したがって、上限値と下限値との間で、適切な放電電圧を設定する必要がある。なお、前記実施の形態では、一方の電極を接地電位に接続したが、接地電位に限定されるものではない。針状電極との間に所定の電位差を形成することのできる電位であればよく、また、前述したようにコロナ放電電圧を調整するのに、電極端子に接続する電位を接地電位ではなく、プラス側あるいはマイナス側にシフトさせることによって調整してもよい。【００９５】  また、上記のとおり、エレクトレット化量は、電源電圧５３の極性を時間によって変えることで、放電イオンのプラスイオンとマイナスイオンの割合を調整することによっても調整可能である。【００９６】  また、上記のとおり、エレクトレット化量は、誘電体膜３２と針状電極５１の距離ａ（図３参照）を変化させることによっても調整可能である。距離ａが短いほど、着電量が増大する。【００９７】  また、上記のとおり、エレクトレット化量は、コロナ放電時間を変化させることによっても調整可能である。放電時間が長いほど、着電量が増大する。【００９８】  このように、何回かに分けてエレクトレット化処理を行うこと（例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成すること）によって、無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高めることもできる。【００９９】  また、１回目のエレクトレット化の後、マイクロホンの感度を実測し、その実測結果から次のエレクトレット化量を決めることにより、マイクロホンを規定（規格）の感度に調整することができる。【０１００】  特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴ（電界効果トランジスタ）の容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。【０１０１】  したがって、本発明によれば、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。【０１０２】  以上のようなエレクトレット化処理を含む工程を経て製造された、本発明のコンデンサマイクロホンは、このようなエレクトレット本発明のエレクトレット化方法を用いて製造された誘電体膜をコンデンサの構成要素としてもつ、シリコン基板を微細加工して形成される超小型のコンデンサマイクロホンである。したがって、本発明によって、超小型で、実用に耐える感度をもつ、非常に優れた特性をもつうエレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）が得られる。【０１０３】  以上説明したように、本発明によれば、シリコン基板をマイクロ加工して得られるシリコンマイクロホンに関し、実装状態のまま、誘電体膜を規定の量にエレ��トレット化することが可能となる。【０１０４】  すなわち、従来、シリコンマイクロホン（シリコンマイク）は、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のシリコンマイクロホンの製造が可能となる。【０１０５】  また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。【０１０６】  さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。【０１０７】  本発明によれば、シリコン・コンデンサ・マイクロホンが完成した状態（実装基板に実装された状態）において、エレクトレット化を行い、かつ、そのエレクトレット化量を個別に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。【０１０８】  したがって、エレクトレット方式のシリコンマイクロホンの量産化が可能となる。
なお、半導体基板としては通常シリコン基板が用いられるが、化合物半導体基板などシリコン以外の半導体基板を用いることも可能であることはいうまでもない。【０１０９】  また、前記実施の形態１では、実装基板上に、コンデンサマイクロホンチップを搭載した後に、エレクトレット化方法をおこなうようにしたが、実装前であってもよい。【０１１０】（実施の形態２）
次に、実装基板上に、コンデンサマイクロホンチップを搭載するに先立ち、エレクトレット化方法をおこなう方法について説明する。
図６は、本発明の実施の形態２のエレクトレット化方法を示す図である。【０１１１】  図６のエレクトレット化装置は、図３のエレクトレット化装置と同様、一つのシリコンマイクロホンに対して、一つの針状電極のコロナ放電によるイオンを照射してエレクトレット化を行う、いわゆる枚葉式（複数個のデバイスを一度に処理するバッチ式ではなく、一つ一つのデバイスを個別に処理する方式）の処理装置である。【０１１２】  図示したように、エレクトレット化処理には、針状電極５１を用いたコロナ放電を利用する。すなわち、シリコンマイクロホン（半導体デバイス）４３の上方に針状電極５１を位置させる。針状電極５１はコロナ放電を生じさせるための高電圧源５３が接続されている。【０１１３】  また、接地用ピン（着電装置ピン）５２が、シリコンマイクロホンの振動膜電極３３（図１参照）からとりだされた端子４４ａ（図１参照）に電気的に接続されている。したがって、接地用ピン（着電装置ピン）５２をグランド電位に接続することによって、振動膜電極３３は、接地電位となる。【０１１４】  この状態で、シリコンマイクロホン４３の内部の誘電体膜３２（図１参照）に対して、針状電極５１によるコロナ放電のイオンを照射する。これにより、シリコンマイクロホン４３の誘電体膜３２（図１参照）を無理なくエレクトレット化することができる。
そして最後に、このようにしてエレクトレット化されたシリコンマイクロホン４３を所望の実装基板に実装する。
【産業上の利用可能性】
【０１１５】  本発明は、シリコン基板を微細加工して形成される半導体チップを用いたシリコンマイクロホン（シリコンマイク）において、無理なく、精度の高い誘電体膜のエレクトレット化を実現するという効果を奏し、移動体通信機に搭載される超小型のシリコンマイクロホン、そのエレクトレット化方法、ならびに、その製造に使用されるエレクトレット化装置として有用である。
【図１】
2006132193.tif 000002
【図２】
2006132193.tif 000003
【図３】
2006132193.tif 000004
【図４】
2006132193.tif 000005
【図５】
2006132193.tif 000006
【図６】
2006132193.tif 000007
【図７】
2006132193.tif 000008
【図８】
2006132193.tif 000009
【手続補正書】
【提出日】平成19年3月20日(2007.3.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板を微細加工することによって形成されるコンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化するエレクトレット化方法であって、
前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記誘電体膜をエレクトレット化するようにしたエレクトレット化方法。
【請求項２】
請求項１記載のエレクトレット化方法であって、
前記コンデンサマイクロホンは、複数の音孔を有する固定電極と、この固定電極と所定間隔を置いて配置される振動膜と、この振動膜上に設けられる前記誘電体膜と、前記誘電体膜に当接せしめられた振動電極とを有し、実装基板上に実装されており、
また、前記コンデンサマイクロホンにおける前記誘電体膜は、前記実装基板に設けられ、前記振動電極に接続された電極端子に電気的に接続されて接地電位となっており、この状態で、前記固定電極の上方において前記一つの針状電極によるコロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に集中的に到来させ、これによって前記誘電体膜のエレクトレット化を行うエレクトレット化方法。
【請求項３】
請求項１または請求項２記載のエレクトレット化方法であって、
複数回のコロナ放電によって前記誘電体膜をエレクトレット化するエレクトレット化方法。
【請求項４】
請求項３記載のエレクトレット化方法であって、
所定条件の下で、コロナ放電による前記誘電体膜の初期のエレクトレット化処理を実施し、その後、条件を再設定して再度、コロナ放電による追加のエレクトレット化処理を実施するエレクトレット化方法。
【請求項５】
請求項４記載のエレクトレット化方法であって、
前記初期エレクトレット化を行った後、前記コンデンサマイクロホンの感度を測定し、その測定結果に基づいて前記追加のエレクトレット化処理の条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施するエレクトレット化方法。
【請求項６】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整するエレクトレット化方法。
【請求項７】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整するエレクトレット化方法。
【請求項８】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するエレクトレット化方法。
【請求項９】
請求項１乃至請求項５のいずれか記載のエレクトレット化方法であって、
前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整するエレクトレット化方法。
【請求項１０】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有することを特徴とするコンデンサマイクロホン。
【請求項１１】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法を実施するためのエレクトレット化装置であって、
少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を接地電位とするための接地用ピンと、前記コンデンサマイクロホンが実装された実装基板を載置するためのステージと、を有するエレクトレット化装置。
【請求項１２】
請求項１１記載のエレクトレット化装置であって、
さらに、前記コンデンサマイクロホンの感度を測定する感度測定部を有するエレクトレット化装置。
【請求項１３】
請求項１１または請求項１２記載のエレクトレット化装置であって、
コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体部との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つが調整可能であるエレクトレット化装置。
【請求項１４】
請求項１乃至請求項９のいずれか記載のエレクトレット化方法を用いた、コンデンサマイクロホンの製造方法であって、
半導体基板を微細加工することによってコンデンサマイクロホンの形状加工をおこなう工程と、
前記コンデンサマイクロホンを実装基板上に実装する工程と、
前記実装する工程の前または後に、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化する工程とを含むコンデンサマイクロホンの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサマイクロホンのエレクトレット化方法、エレクトレット化装置およびこれを用いたコンデンサマイクロホンの製造方法にかかり、特にシリコンなどの半導体基板の微細加工技術を用いて形成されたコンデンサマイクロホンにおける誘電体膜のエレクトレット化方法、および、エレクトレット化装置に関する。
【背景技術】
【０００２】
エレクトレット・コンデンサ・マイクロホン（ＥＣＭ）は、音波によるコンデンサの容量変化を電気信号として検出すると共に、半永久的な分極をもつエレクトレット膜を利用することにより、コンデンサの直流バイアスを不要とした、小型の音響電気変換装置である。
【０００３】
ＥＣＭにおけるエレクトレット膜（少なくとも一部が分極している誘電体膜）は、例えば、ＦＥＰ（フロロエチレン・プロピレン）などの有機誘電体膜からなり、この誘電体膜に電荷を注入して固定することによって形成される。誘電体膜に注入された電荷が形成する電場により、コンデンサの両極に電位差が発生する。なお、誘電体膜に電荷を注入して固定することを、エレクトレット化という。
【０００４】
誘電体膜（エレクトレット膜）は、ＦＥＰなどの薄膜で構成されており、この外面に、金、ニッケルなどの金属が蒸着等によって付着される。
【０００５】
エレクトレット形成のための誘電体膜への電荷の注入方法としては、図７や図８に示す方法がある（例えば、非特許文献１および特許文献１参照）。
【０００６】
図７は、針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。
【０００７】
図７の装置では、接地電極（金属トレイ）５上にＦＥＰ（フロロエチレン・プロピレン）薄膜４を載置し、針状電極６によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。なお、参照符号７は、高電圧源である。
【０００８】
図８は、ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。図８において、図７の装置と共通する部分には、同じ参照符号を付すものとする。
【０００９】
図８の装置では、接地電極（金属トレイ）５上にＦＥＰ（フロロエチレン・プロピレン）薄膜４を載置し、ワイヤ電極２１によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。この図８の装置は、ワイヤ電極２１が２次元的な広がりをもつことから、広範囲にイオンを照射できるという利点がある。
【００１０】
したがって、通常、ＥＣＭの製造に際し、量産性を考慮し、複数枚のＦＥＰ薄膜（誘電体膜）を、金属性のトレイに並べ、図８の装置でコロナ放電し、一度に大量のＦＥＰをエレクトレット化している。但し、この方法では、イオンの放射が均一にいかないことがあるためトレイ上の位置によってエレクトレット量がばらつくことがある。これにより、マイクロホンの感度にばらつきが生じる。また、このほかにも、寄生容量、ＦＥＴ容量のばらつき等による、感度のばらつきが発生する場合もある。
【００１１】
以上説明した先行技術では、エレクトレット化の対象である誘電体膜自体を取り出して、エレクトレット化処理を行っている。この技術は、機械的な部品を組み立てることによって構成されるＥＣＭを前提とした技術ということができる。
【００１２】
これに対し、近年、機械部品を組立てるのではなく、シリコン基板をマイクロ加工して、超小型のコンデンサマイクロホンを形成する技術が提案されている（例えば、特許文献２、特許文献３、特許文献４参照）。
【００１３】
いわゆるＭＥＭＳ（微小電気機械システム）素子の製造技術を用いて製造されるシリコンのコンデンサマイクロホンは、「シリコンマイクロホン（あるいは、シリコンマイク）」と呼ばれており、小型化、薄型化が進展する携帯電話端末等に搭載するためのＥＣＭの製造技術として注目されている（例えば、特許文献２参照）。
【００１４】
ここで、シリコンマイクロホンは、半導体プロセス技術を用いて、シリコン基板を加工することにより製造されるものであるため、半導体加工と関係のないエレクトレット化処理は、その製造過程に入り込むことができない（つまり、誘電体膜だけを取り出して個別にエレクトレット化することができない）。
【００１５】
したがって、特許文献３に記載されるシリコンマイクロホンは、エレクトレット膜を具備しないコンデンサマイクロホンとなっている。
【００１６】
ただし、シリコンマイクロホンにおけるエレクトレット化ができないわけではなく、特許文献４に記載されるシリコンマイクロホンでは、誘電体膜のエレクトレット化が可能となっている。
【００１７】
すなわち、特許文献４に記載のシリコンマイクロホンは、半導体基板上に形成された誘電体膜を含む第１のシリコン基板（マイクロホン膜）と、この第１のシリコン基板に貼り合わされる第２のシリコン基板（マイクロホン裏板）とからなり、第１の基板の製造工程の最後に誘電体膜のエレクトレット化を行い、しかる後、第２のシリコン基板を貼り合わせている。
【非特許文献１】放送技術者のためのマイクロホン講座（中村仁一郎  放送技術  兼六館出版  昭和５７年１１月号）
【特許文献１】特開昭５６−５８２２０号公報
【特許文献２】特開平１１−８８９９２号公報
【特許文献３】特開２００５−２０４１１号公報（図１）
【特許文献４】特表２０００−５０８８６０号公報（図１Ａ，図１Ｂ）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記のとおり、シリコン基板を半導体製造プロセスを用いてマイクロ加工して得られるシリコンマイクロホンは、本質的に、誘電体膜だけを取りだしてエレクトレット化できないことからＥＣＭ（エレクトレットコンデンサマイクロホン）を製造しにくい。
【００１９】
特許文献４に記載の技術のように、シリコンマイクロホンを２つの基板に分けて各々を別個に製造し、最後に各基板を貼り合わせる方法では、誘電体膜のエレクトレット化は可能であるが、シリコンマイクロホンの製造工程が複雑化する。
【００２０】
また、シリコン基板のマイクロ加工の際、デバイスの寸法にばらつきが生じやすく、あるいは、実装基板上に搭載されるＦＥＴ（電界効果トランジスタ）等の電子部品の性能のばらつきも無視できない場合があり、このため、シリコンマイクロホンの感度にばらつきが生じる。特許文献４では、このようなシリコンマイクロホンの感度のばらつきに関する対策については、何ら記載されていない。
【００２１】
本発明は、前記実情に鑑みてなされたものであり、シリコン基板をマイクロ加工して形成されるコンデンサマイクロホンの誘電体膜を、無理なくエレクトレット化することが可能であり、また、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対応可能である、シリコンマイクロホン用の新規なエレクトレット化方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明のエレクトレット化方法では、シリコン基板などの半導体基板を微細加工することによって形成されるコンデンサマイクロホンを実装基板上に実装した後に、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化するエレクトレット化方法であって、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記誘電体膜をエレクトレット化する。
【００２３】
シリコン基板などの半導体基板を用いて形成されるシリコンマイクロホンは、エレクトレット膜を個別に取り出して、エレクトレット化することができない。また、シリコンマイクロホンを２つの部品に分けて製造する場合は、製造工程が複雑化する。そこで、本発明では、シリコン基板を加工してコンデンサマイクロホン（の半導体チップ）を完成させ、これを実装基板に実装し、この状態で、誘電体膜のエレクトレット化を行うようにする。エレクトレット化は、シリコンマイクロホンの誘電体膜に対して、針状電極からコロナ放電をすることにより行われ、かつ、このとき、一つの針状電極からのコロナ放電を、一つのマイクロホンの誘電体に対して個別に行うようにする。針状電極のコロナ放電によれば、ワイヤ電極によるコロナ放電の場合よりも多くのイオンをマイクロホンの誘電体膜に集中して照射することができる。したがって、マイクロホンの構造上、例えば、固定電極の開口部を介して誘電体膜へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、したがって、誘電体膜のエレクトレット化が可能である。また、一つの針状電極で一つのマイクロホンの誘電体膜のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。
【００２４】
また、本発明のエレクトレット化方法では、前記コンデンサマイクロホンは、複数の音孔を有する固定電極と、この固定電極と所定間隔を置いて配置される振動膜と、この振動膜上に設けられる前記誘電体膜と、前記誘電体膜に当接せしめられた振動電極とを有し、実装基板上に実装されており、また、前記コンデンサマイクロホンにおける前記誘電体膜は、前記実装基板に設けられ、前記振動電極に接続された電極端子に電気的に接続されて接地電位となっており、この状態で、前記固定電極の上方において前記一つの針状電極によるコロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に集中的に到来させ、これによって前記誘電体膜のエレクトレット化を行うものを含む。
【００２５】
エレクトレット化に際し、コロナ放電によるイオンは、固定電極に設けられた複数の音孔（音波を振動膜に導くための開口部）を経由して誘電体膜に到達する構造であるが、誘電体膜を接地電位に固定した上で、１つの針状電極から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜に当てることができる。したがって、マイクロホンの内部構造上、誘電体膜にイオンを当てるのに適さない状況となったとしても、誘電体膜のエレクトレット化を行うことができる。
【００２６】
本発明のエレクトレット化方法では、複数回のコロナ放電によって前記誘電体膜をエレクトレット化するものを含む。
【００２７】
何回かに分けてエレクトレット化処理を行うものである。無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。
【００２８】
また、本発明のエレクトレット化方法では、所定条件の下で、コロナ放電による前記誘電体膜の初期のエレクトレット化処理を実施し、その後、条件を再設定して再度、コロナ放電による追加のエレクトレット化処理を実施するものを含む。
【００２９】
例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成するようにするものである。無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。
【００３０】
本発明のエレクトレット化方法では、前記初期エレクトレット化を行った後、前記コンデンサマイクロホンの感度を測定し、その測定結果に基づいて前記追加のエレクトレット化処理の条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施するものを含む。
【００３１】
シリコンマイクロホンの製造ばらつき（膜厚ばらつき等）による感度のばらつきをなくすため、一つずつ誘電体膜を一定量エレクトレット化してエレクトレットコンデンサマイクロホンを得、次に、そのエレクトレットコンデンサマイクロホンの感度を測定し、その測定結果に基づいて、再度のコロナ放電によるエレクトレット化の条件を決定するものである。１回のエレクトレット化処理におけるエレクトレット量を個別に調整することにより、マイクロホンを規定の感度に調整することができる。特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴ（電界効果トランジスタ）の容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。したがって、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。
【００３２】
本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整するものを含む。
【００３３】
この構成により、コロナ放電の際の印加電圧により、エレクトレット化量を調整することができる。
【００３４】
本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整するものを含む。
【００３５】
この構成により、針状電極と誘電体膜との間の距離を調整することによって、エレクトレット化量を調整することができる。
【００３６】
本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するものを含む。
【００３７】
この構成により、コロナ放電の継続時間を調整することによって、エレクトレット化量を調整することができる。
【００３８】
本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整する。
【００３９】
この構成により、コロナ放電で発生するマイナスイオンとプラスイオンの割合により、エレクトレット化量を調整することができる。
【００４０】
また、本発明のコンデンサマイクロホンは、本発明のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有する。
【００４１】
この構成によれば、上記エレクトレット化方法を用いて製造された誘電体膜をコンデンサの構成要素としてもつ、シリコン基板を微細加工して形成されるコンデンサマイクロホンを用いることにより、超小型で、実用に耐える感度をもつ、エレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）を得ることができる。
【００４２】
本発明のエレクトレット化装置は、本発明のエレクトレット化方法を実施するためのエレクトレット化装置であって、少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を接地電位とするための接地用ピンと、前記コンデンサマイクロホンが実装された実装基板を載置するためのステージと、を有する。
【００４３】
この構成によれば、一つのコンデンサマイクロホンに対してコロナ放電によるイオン照射を行うための構成（エレクトレット化対象の膜を接地するための接地用ピンを含む）と、実装基板をセットするためのステージ（載置台）をもつエレクトレット化装置を構成しているため、実装状態のシリコンマイクロホンについてエレクトレット化処理を行うことが可能となる。
【００４４】
本発明のエレクトレット化装置は、前記コンデンサマイクロホンの感度を測定する感度測定部を、さらに有するものを含む。
【００４５】
この構成によれば、エレクトレット化装置に、エレクトレット化されたシリコンコンデンサマイクロホンの感度を測定する感度測定部を併設することにより、エレクトレット化処理後に、マイクロホンの感度を測定し、その測定結果に基づいて次のエレクトレット化処理の条件を設定することが可能となる。
【００４６】
また、本発明のエレクトレット化装置では、コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体部との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つを調整可能である。
【００４７】
この構成によれば、１回のエレクトレット化処理のエレクトレット量を調整するために、コロナ放電の印加電圧、誘電体膜との距離、放電時間、放電イオンの極性の少なくとも一つを調整することが可能な調整手段を設けることにより、エレクトレット量の微調整が可能となる。特に、２度目のエレクトレット量を調整することによって、規定のマイクロホン感度を得ることができ、これにより、製造ばらつきや電子部品の特性ばらつきをもつマイクロホンであっても、規定の感度に調整することが可能となる。
【００４８】
また本発明は、上記エレクトレット化方法を用いた、コンデンサマイクロホンの製造方法であって、半導体基板を微細加工することによってコンデンサマイクロホンの形状加工をおこなう工程と、前記コンデンサマイクロホンを実装基板上に実装する工程と、前記実装する工程の前または後に、前記コンデンサマイクロホンの一方の電極を、その端子を介して所定の電位に接続し、これと一つの針状電極による少なくとも１回のコロナ放電を、一つの前記コンデンサマイクロホンに対して個別に実施することにより、前記コンデンサマイクロホンの構成要素である誘電体膜をエレクトレット化する工程とを含む。
この構成により、製造ばらつきや特性ばらつきが小さく感度のそろったマイクロホンを提供することが可能となる。
【発明の効果】
【００４９】
本発明によれば、シリコン基板をマイクロ加工して得られるシリコンマイクロホンに関し、個別に、誘電体膜を規定の量にエレクトレット化することが可能となる。また、実装状態でエレクトレット化することもでき、これにより、所望の特性をもつシリコンマイクロホンを精度よく形成することが可能となる。
【００５０】
すなわち、従来、シリコンマイクロホン（シリコンマイク）は、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のシリコンマイクロホンの製造が可能となる。
【００５１】
また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。
【００５２】
さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。
【００５３】
本発明によれば、シリコン・コンデンサ・マイクロホンが完成した状態（実装基板に実装された状態）において、エレクトレット化を行い、かつ、そのエレクトレット化量を個別に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。したがって、エレクトレット方式のシリコンマイクロホンの量産化が可能となる。
【発明を実施するための最良の形態】
【００５４】
本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
【００５５】
図１は、シリコン基板をマイクロ加工して製造されるシリコンマイクロホンの構造と、その実装態様を説明するためのデバイスの断面図である。
【００５６】
図１のシリコンマイクロホン４３は、シリコン基板（シリコンダイヤフラム）３４と、コンデンサの一極として機能する振動膜３３と、エレクトレット化対象の膜としての無機誘電体膜３２と、スペーサ部３７と、コンデンサの他極として機能する固定電極３１と、を有する。固定電極３１には、複数の音孔（音波を振動膜３３に導くための開口部）３５が設けられている。なお、参照符号３６はエアギャップを示す。
【００５７】
マイクロホンを構成する振動膜３３、固定電極３１、無機誘電膜３２は、シリコンの微細加工技術と、ＣＭＯＳ（相補型電界効果トランジスタ）の製造プロセス技術とを利用して製造される。
【００５８】
シリコンマイクロホン４３は、実装基板４２上に実装されている。コンデンサの一極をなす振動膜３３ならびにコンデンサの他極をなす固定電極３１は各々、ボンディングワイヤ４４ａ，４４ｂを介して、実装基板上の配線パターン６０ａ，６０ｂに電気的に接続されている。また、各配線パターン６０ａ，６０ｂは各々、実装基板の内部の配線Ｌ１，Ｌ２を介して、実装基板４２の裏面に設けられたグランドパターン４６およびマイク信号出力パターン４７と電気的に接続されている。
【００５９】
シリコンマイクロホン４３は、ＭＥＭＳ素子の製造のための微細加工技術と、ＬＳＩのＣＭＯＳ製造プロセス技術を利用して製造される。
【００６０】
すなわち、シリコン基板３４を用意し、この上に、ボロンやリンが高濃度にドープされたシリコン酸化膜３３、同じくシリコン酸化膜３２（誘電体膜であり、四フッ化エチレン樹脂等も使用することができる）を積層形成し、その上にシリコン層を、選択エピタキシャル技術等を用いて形成する。そのシリコン層の犠牲層３６（エッチングにより除去される部分）となる領域に、リンやボロン等の不純物を高濃度に注入、拡散し、そのシリコン層上に固定電極となるシリコン酸化膜３１を形成し、パターニングして開口部（音孔）３５を設ける。そして、その開口部３５を介してエッチング液を浸透させ、不純物が高濃度に導入されたシリコン層とノンドープの層とのエッチングレートの差を利用して、犠牲層３６の部分を除去する。これによって、犠牲層の部分はエアギャップ３６となり、同時に、スペーサ部３７が形成される。また、シリコン基板３４の裏面を、ＫＯＨ等のアルカリエッチング液にてエッチングして深い溝３８を形成する。これによって、加工されたシリコン基板（シリコンダイヤフラム）３４が形成される。このようにして、図１のシリコンマイクロホン４３が得られる。
【００６１】
先に説明したように、シリコンマイクロホンは、従来のＥＣＭのように、誘電体膜だけを取り出してエレクトレット化することができない。そこで、本発明では、マイクロホンが実装基板に装着された状態で、コロナ放電を利用して誘電体膜３２のエレクトレット化を行う。
【００６２】
但し、図１のシリコンマイクロホン４３では、無機誘電体３２がシリコン基板３４上の固定電極３１と振動膜電極３３の間に位置しており、コロナ放電により発生するイオンは、固定電極３１に設けられた開口部（音孔）３５を経由して無機誘電体膜３２に到達することになる。つまり、無機誘電膜３２に、コロナ放電によるイオンが到達しにくい構造となっており、無機誘電体膜３２のエレクトレット化には工夫を要する。
【００６３】
また、シリコンマイクロホン４３の製造に際しては、シリコン酸化膜を積層することで振動膜電極３３、無機誘電体膜３２、固定電極３１、エアギャップ３６となるための犠牲層を形成し、拡散工程の終了の後、犠牲層をエッチングすることで、この部分がエアギャップ３６となる。この製造工程において、量産時のシリコン層の膜厚（この膜厚がエアギャップ３６の値を決める）のばらつきは、１０％程度、生じる。そのため、振動膜電極３３と固定電極３１の電極間距離も１０％程度ばらつきが生じることになる。ＥＣＭにおいて、マイクロホンの感度は、電極間距離に反比例する。したがって、電極間距離にばらつきが生じると、マイクロホンの感度にばらつきが発生してしまう。
【００６４】
本発明では、この点も考慮し、誘電体膜３２を無理なくエレクトレット化すると共に、さらに、デバイスの製造ばらつき、あるいは、電子部品の特性ばらつき等に起因するマイクロホンの感度のばらつきを、エレクトレット量を調整することにより吸収する。
【００６５】
図２は、シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図である。図２において、図１と共通する部分には同じ参照符号を付してある。また、図２において、シリコンマイクロホン（半導体デバイス）４３は、簡略化して描いている（実際の構造は、図１に示すとおりである）。
【００６６】
図２に示されるように、プラスチックまたはセラミックの実装基板４２上に、シリコンマイクロホン（半導体デバイス）４３とその他の素子（ＦＥＴ、抵抗素子等）４５が実装されている。
【００６７】
実装基板４２の裏面には、グランドパターン４６と、マイク信号出力パターン４７が配置されている。図１で示したように、シリコンマイクロホン（半導体デバイス）４３の固定電極３１および振動膜電極３３は、ワイヤ４４ａ，４４ｂを介して実装基板４２上の配線パターン６０ａ，６０ｂに接続されている。なお、図２では、ワイヤ４４ａと配線パターン６０ａのみを記載してある。
【００６８】
シールドケース４１は、エレクトレット化処理が済んだ後に、実装基板４２上に取り付けられる。このシールドケース４１には、音波を導くための広い開口部４９が設けられている。
【００６９】
以下、本発明のエレクトレット化方法（ならびに本発明のエレクトレット化装置）について、図３〜図５を用いて具体的に説明する。
【００７０】
図３は、本発明のエレクトレット化装置の要部構成を示す図である。
【００７１】
図３のエレクトレット化装置は、一つのシリコンマイクロホンに対して、一つの針状電極のコロナ放電によるイオンを照射してエレクトレット化を行う、いわゆる枚葉式（複数個のデバイスを一度に処理するバッチ式ではなく、一つ一つのデバイスを個別に処理する方式）の処理装置である。
【００７２】
図示したように、エレクトレット化処理には、針状電極５１を用いたコロナ放電を利用する。すなわち、シリコンマイクロホン（半導体デバイス）４３の上方に針状電極５１を位置させる。針状電極５１はコロナ放電を生じさせるための高電圧源５３が接続されている。
【００７３】
また、接地用ピン（着電装置ピン）５２が、実装基板４２の裏面のグランドパターン４６に接続されている。先に説明したように、シリコンマイクロホンの振動膜電極３３（図１参照）はワイヤ４４ａ、基板４２上の配線パターン６０ａ、内部配線Ｌ１を経由して実装基板４２の裏面に設けられたグランドパターン４６に電気的に接続されている。したがって、接地用ピン（着電装置ピン）５２をグランドパターン４６に接続することによって、振動膜電極３３は、接地電位となる。
【００７４】
この状態で、シリコンマイクロホン４３の内部の誘電体膜３２（図１参照）に対して、針状電極５１によるコロナ放電のイオンを照射する。これにより、シリコンマイクロホン４３の誘電体膜３２（図１参照）を無理なくエレクトレット化することができる。
【００７５】
すなわち、針状電極５１のコロナ放電によれば、図８に示されるワイヤ電極によるコロナ放電の場合よりも多くのイオンを、シリコンマイクロホン４３の誘電体膜３２に集中して照射することができる。
【００７６】
したがって、図１に示されるように、マイクロホンの構造上、固定電極３１の開口部３５を介して誘電体膜３２へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、したがって、誘電体膜３２のエレクトレット化が可能である。また、一つの針状電極５１で一つのシリコンマイクロホン（半導体デバイス）４３の誘電体膜３２のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。
【００７７】
また、誘電体膜３２を接地電位に固定した上で、１つの針状電極５１から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜３２に当てることができる。したがって、マイクロホンの内部構造上、誘電体膜３２にイオンを当てるのに適さない状況であったとしても、誘電体膜３２のエレクトレット化を無理なく行うことができる。
【００７８】
次に、本発明のエレクトレット化方法の具体例について説明する。
【００７９】
図４は、本発明のエレクトレット化方法の主要な工程を示す工程フロー図である。
【００８０】
図示されるように、図４のエレクトレット化方法は、複数回のコロナ放電によって誘電体膜をエレクトレット化する。
【００８１】
すなわち、まず、チップ実装を行う（ステップＳ１００）。すなわち、シリコンマイクロホン（半導体チップ）４３、その他の電子部品（ＦＥＴや抵抗素子）等を実装基板４２上に実装する。
【００８２】
次に、図３のエレクトレット化装置を用いて、針状電極５１のコロナ放電によって、シリコンマイクロホン（半導体チップ）４３内の誘電体膜３２を一定量、エレクトレット化する（ステップＳ１０１）。これによって、エレクトレット方式のコンデンサマイクロホンが形成される。
【００８３】
次に、そのシリコンマイクロホン４３の感度を実測する（ステップＳ１０２）。
【００８４】
図５は、図３のエレクトレット化装置に併設される、シリコンマイクロホンの感度を測定するための構成を示す図である。図５において、前掲の図面と共通する部分には同じ参照符号を付してある。図５において、参照符号７１はスピーカであり、参照符号７２はスピーカアンプであり、参照符号７３は感度測定装置である。また、参照符号７６は、感度測定用のシールドケースである。このシールドケース７６は、感度測定時においてのみ使用されるもの（つまり、図２のシールドケース４１の代わりをするもの）である。シールドケース７６には、音波を通過させるための開口部７７が設けられている。図５の装置において、スピーカ７１からシリコンマイクロホン４３に向けて、一定圧の音を発出する。このとき、実装基板４２の裏面に設けられているグランドパターン４６ならびにマイク信号出力パターン４７に対して、測定用ピン７４、７５が接続される。この測定用ピンはマイクロホンの出力信号を測定する装置７３に接続している。スピーカ７１から発出された音はシリコンマイクロホン４３の振動膜３３に到達し、これによって振動膜３３が振動する。これに応じてコンデンサの容量が変化し、その容量の変化が電気信号として取り出され、その電気信号は、測定用ピン７４，７５を介して感度測定装置７３に送られる。これによって、一定量のエレクトレット化処理がなされたシリコンマイクロホン４３の感度が測定される。
【００８５】
図４に戻り、次に、シリコンマイクロホン４３の感度の測定結果に基づき、次のエレクトレット化処理（追加のエレクトレット化処理）において必要な、エレクトレット化量を決定する（ステップＳ１０３）。
【００８６】
すなわち、通常、１回のエレクトレット化では所望のマイク感度は得られない。したがって、所望の感度を得るために必要なエレクトレット化量を、現在の測定感度と、予め求められているエレクトレット化量とマイク感度との関係を示す特性情報に従って求めるものである。
【００８７】
２回目のエレクトレット化処理におけるエレクトレット化量が決定されると、次に、その決定されたとおりの量のエレクトレット化を行うために、図３のエレクトレット化装置（着電装置）における条件設定を行う（ステップ１０４：この工程の詳細は後述する）。
【００８８】
そして、追加のエレクトレット化処理を実施し（ステップＳ１０５）、次に、図２のようにシールドケース４１を装着し（ステップＳ１０６）、これによって、図２に示されるシリコンマイクロホンが完成する（ステップＳ１０７）。
【００８９】
次に、図４における、ステップＳ１０４（エレクトレット化装置における条件設定）について説明する。
【００９０】
エレクトレット化装置（図３）における条件設定の要素として、４つの要素が考えられる。すなわち、電圧、イオンの極性、距離、時間である。このうちの１つ、もしくは複数を組み合わせることで、誘電体膜３２に対して、目標とするエレクトレット量の、正確なエレクトレット化を行うことができる。
【００９１】
以上説明したように、エレクトレット化量は、コロナ放電電圧を調整することにより調整可能である。コロナ放電電圧の調整は、図３のエレクトレット化装置における電源電圧５３の電圧値を変更することによって実現される。
【００９２】
放電電圧を高くするほど、より多くのイオンが発生するため、より高い着電量（エレクトレット化量）となる。このとき、一定以下の電圧であると、コロナ放電が起こらない。また、ある一定値以上の電圧になると、放電によりエレクトレット材料が損傷する。したがって、上限値と下限値との間で、適切な放電電圧を設定する必要がある。なお、前記実施の形態では、一方の電極を接地電位に接続したが、接地電位に限定されるものではない。針状電極との間に所定の電位差を形成することのできる電位であればよく、また、前述したようにコロナ放電電圧を調整するのに、電極端子に接続する電位を接地電位ではなく、プラス側あるいはマイナス側にシフトさせることによって調整してもよい。
【００９３】
また、上記のとおり、エレクトレット化量は、電源電圧５３の極性を時間によって変えることで、放電イオンのプラスイオンとマイナスイオンの割合を調整することによっても調整可能である。
【００９４】
また、上記のとおり、エレクトレット化量は、誘電体膜３２と針状電極５１の距離ａ（図３参照）を変化させることによっても調整可能である。距離ａが短いほど、着電量が増大する。
【００９５】
また、上記のとおり、エレクトレット化量は、コロナ放電時間を変化させることによっても調整可能である。放電時間が長いほど、着電量が増大する。
【００９６】
このように、何回かに分けてエレクトレット化処理を行うこと（例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成すること）によって、無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高めることもできる。
【００９７】
また、１回目のエレクトレット化の後、マイクロホンの感度を実測し、その実測結果から次のエレクトレット化量を決めることにより、マイクロホンを規定（規格）の感度に調整することができる。
【００９８】
特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴ（電界効果トランジスタ）の容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。
【００９９】
したがって、本発明によれば、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。
【０１００】
以上のようなエレクトレット化処理を含む工程を経て製造された、本発明のコンデンサマイクロホンは、このようなエレクトレット本発明のエレクトレット化方法を用いて製造された誘電体膜をコンデンサの構成要素としてもつ、シリコン基板を微細加工して形成される超小型のコンデンサマイクロホンである。したがって、本発明によって、超小型で、実用に耐える感度をもつ、非常に優れた特性をもつうエレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）が得られる。
【０１０１】
以上説明したように、本発明によれば、シリコン基板をマイクロ加工して得られるシリコンマイクロホンに関し、実装状態のまま、誘電体膜を規定の量にエレクトレット化することが可能となる。
【０１０２】
すなわち、従来、シリコンマイクロホン（シリコンマイク）は、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のシリコンマイクロホンの製造が可能となる。
【０１０３】
また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。
【０１０４】
さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。
【０１０５】
本発明によれば、シリコン・コンデンサ・マイクロホンが完成した状態（実装基板に実装された状態）において、エレクトレット化を行い、かつ、そのエレクトレット化量を個別に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。
【０１０６】
したがって、エレクトレット方式のシリコンマイクロホンの量産化が可能となる。
なお、半導体基板としては通常シリコン基板が用いられるが、化合物半導体基板などシリコン以外の半導体基板を用いることも可能であることはいうまでもない。
【０１０７】
また、前記実施の形態1では、実装基板上に、コンデンサマイクロホンチップを搭載した後に、エレクトレット化方法をおこなうようにしたが、実装前であってもよい。
【０１０８】
（実施の形態２）
次に、実装基板上に、コンデンサマイクロホンチップを搭載するに先立ち、エレクトレット化方法をおこなう方法について説明する。
図６は、本発明の実施の形態２のエレクトレット化方法を示す図である。
【０１０９】
図６のエレクトレット化装置は、図３のエレクトレット化装置と同様、一つのシリコンマイクロホンに対して、一つの針状電極のコロナ放電によるイオンを照射してエレクトレット化を行う、いわゆる枚葉式（複数個のデバイスを一度に処理するバッチ式ではなく、一つ一つのデバイスを個別に処理する方式）の処理装置である。
【０１１０】
図示したように、エレクトレット化処理には、針状電極５１を用いたコロナ放電を利用する。すなわち、シリコンマイクロホン（半導体デバイス）４３の上方に針状電極５１を位置させる。針状電極５１はコロナ放電を生じさせるための高電圧源５３が接続されている。
【０１１１】
また、接地用ピン（着電装置ピン）５２が、シリコンマイクロホンの振動膜電極３３（図１参照）からとりだされた端子４４ａ(図１参照）に電気的に接続されている。したがって、接地用ピン（着電装置ピン）５２をグランド電位に接続することによって、振動膜電極３３は、接地電位となる。
【０１１２】
この状態で、シリコンマイクロホン４３の内部の誘電体膜３２（図１参照）に対して、針状電極５１によるコロナ放電のイオンを照射する。これにより、シリコンマイクロホン４３の誘電体膜３２（図１参照）を無理なくエレクトレット化することができる。
そして最後に、このようにしてエレクトレット化されたシリコンマイクロホン４３を所望の実装基板に実装する。
【産業上の利用可能性】
【０１１３】
本発明は、シリコン基板を微細加工して形成される半導体チップを用いたシリコンマイクロホン（シリコンマイク）において、無理なく、精度の高い誘電体膜のエレクトレット化を実現するという効果を奏し、移動体通信機に搭載される超小型のシリコンマイクロホン、そのエレクトレット化方法、ならびに、その製造に使用されるエレクトレット化装置として有用である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の実施の形態１のシリコン基板をマイクロ加工して製造されるシリコンマイクロホンの構造と、その実装態様を説明するためのデバイスの断面図
【図２】シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図
【図３】本発明のエレクトレット化装置の要部構成を示す図
【図４】本発明のエレクトレット化方法の主要な工程を示す工程フロー図
【図５】図３のエレクトレット化装置に併設される、シリコンマイクロホンの感度を測定するための構成を示す図
【図６】本発明の実施の形態２のエレクトレット化方法を示す説明図
【図７】針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図
【図８】ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図
【符号の説明】
【０１１５】
３１  固定電極
３２  誘電体膜（無機誘電体膜）
３３  振動膜電極（振動膜）
３４  シリコン基板（シリコンダイヤフラム）
３５  固定電極に設けられる音孔（開口部）
３６  犠牲層のエッチングにより形成されるエアギャップ
４１  シールドケース
４２  プラスチックまたはセラミックからなる実装基板
４３  シリコン基板を用いた半導体チップ（シリコンマイクロホンチップ）
４４（４４ａ，４４ｂ）  ボンディングワイヤ
４５（４５ａ，４５ｂ）  電子部品（ＦＥＴ、抵抗、アンプ等）
４６  接地パターン
４７  マイク信号出力パターン
４９  マイクパッケージの音孔（開口部）
５１  針状電極
５２  接地用ピン（着電装置ピン）
５３  高電圧電源
７１  スピーカ
７２  スピーカアンプ
７３  感度測定装置
７４  感度測定装置用ピン（接地パターン用）
７５  感度測定装置用ピン（マイク信号パターン用）
７６  感度測定装置用シールドケース（接地パターン用）
Ｌ１，Ｌ２  実装基板内の配線
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2006132193.tif 000010
【図２】
2006132193.tif 000011
【図３】
2006132193.tif 000012
【図４】
2006132193.tif 000013
【図５】
2006132193.tif 000014
【図６】
2006132193.tif 000015
【図７】
2006132193.tif 000016
【図８】
2006132193.tif 000017
【国際調査報告】
2006132193.tif 000018
2006132193.tif 000019