【事件の表示】
　特願２０１８−５３６８３３「保護機能を有するデバイス基板とその製造のための方法」拒絶査定不服審判事件〔平成２９年　７月２０日国際公開、ＷＯ２０１７／１２１５０５、平成３１年　３月２８日国内公表、特表２０１９−５０８８８４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１６年（平成２８年）１０月１８日（パリ条約による優先権主張外国庁受理　２０１６年１月１４日　ドイツ）を国際出願日とする出願であって、令和１年７月２３日付けで拒絶理由が通知され、同年１０月３１日に意見書及び手続補正書が提出され、令和２年３月４日付けで拒絶査定されたところ、同年７月８日に拒絶査定不服審判が請求され、同時に手続補正されたものである。
第２　令和２年７月８日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　令和２年７月８日にされた手続補正を却下する。
［理由］
１　補正の概要
　令和２年７月８日にされた手続補正（以下、「本件補正」という。）は、令和１年１０月３１日に手続補正された特許請求の範囲の請求項１に記載された発明特定事項により特定される、
「　【請求項１】
　電子デバイス用の担体板であって、
　機械的に剛性のある基体（ＧＫ）を有し、当該基体は、その下面（ＵＳ）上に複数の外部接続部（ＡＫ）を備え、そしてその上面（ＯＳ）上には、前記電子デバイス（ＢＥ）用の複数の接続面（ＡＦ）を備え、
　前記基体（ＧＫ）は、１つの多層構造を備え、
　前記基体の内部に１つの配線層（ＭＳ）が設けられており、
　１つの凹部を有し、当該凹部の中に１つのＥＳＤ保護素子（ＳＥ）が埋設されており、当該ＥＳＤ保護素子の複数の電気的な接続端子が、前記基体の上面または下面からアクセス可能であり、
　前記凹部は前記基体の厚さよりも小さい深さを備え、
　前記ＥＳＤ保護素子は、１つの結合剤（ＶＭ）を用いて前記基体の前記凹部で機械的に固定されており、
　前記ＥＳＤ保護素子の外側に向いた表面が、前記基体の１つの表面と面一に繋がっており、
　前記電子デバイスが少なくとも部分的に前記ＥＳＤ保護素子（ＳＥ）の上に取り付けられており、
　前記ＥＳＤ保護素子の複数の前記電気的な接続端子は、１つのパターニングされた金属層（ＳＭ）を介して前記上面上の複数の前記接続面（ＡＦ）に接続され、または前記下面上の複数の外部接続部（ＡＫ）に接続されており、
　複数の前記外部接続部（ＡＫ）および複数の前記接続面（ＡＦ）は、複数の貫通接続部（ＤＫ）を介して電気的に接続されている、
　ことを特徴とする担体板。」
との発明（以下、「本願発明」という。）を、
「　【請求項１】
　電子デバイス用の担体板であって、
　機械的に剛性のある基体（ＧＫ）を有し、当該基体は、その下面（ＵＳ）上に複数の外部接続部（ＡＫ）を備え、そしてその上面（ＯＳ）上には、前記電子デバイス（ＢＥ）用の複数の接続面（ＡＦ）を備え、
　前記基体（ＧＫ）は、１つの多層構造を備え、
　前記基体の内部に１つの配線層（ＭＳ）が設けられており、
　１つの凹部を有し、当該凹部の中に１つのＥＳＤ保護素子（ＳＥ）が埋設されており、当該ＥＳＤ保護素子の複数の電気的な接続端子が、前記基体の上面または下面からアクセス可能であり、
　前記凹部は前記基体の厚さよりも小さい深さを備え、
　前記ＥＳＤ保護素子は、１つの結合剤（ＶＭ）を用いて前記基体の前記凹部で機械的に固定されており、
　前記ＥＳＤ保護素子の外側に向いた表面が、前記基体の１つの表面と面一に繋がっており、
　前記電子デバイスが少なくとも部分的に前記ＥＳＤ保護素子（ＳＥ）の上に取り付けられており、
　前記ＥＳＤ保護素子の複数の前記電気的な接続端子は、１つのパターニングされた金属層（ＳＭ）を介して前記上面上の複数の前記接続面（ＡＦ）に接続され、または前記下面上の複数の外部接続部（ＡＫ）に接続されており、
　複数の前記外部接続部（ＡＫ）および複数の前記接続面（ＡＦ）は、複数の貫通接続部（ＤＫ）を介して電気的に接続されて
おり、
　前記担体板上には、複数の接続面（ＡＦ）を有するデバイス領域が複数設けられており、そしてそれぞれ少なくとも１つの前記凹部（ＡＮ）が設けられており、
　前記担体板（ＴＰ）は、個々の担体に分割可能となっており、当該個々の担体上にそれぞれ１つ以上の前記電子デバイス（ＢＥ）用の１つの前記デバイス領域が設けられている、
　ことを特徴とする担体板。」（下線部は、補正箇所を示す。）
　との発明（以下、「本件補正発明」という。）とする補正を含むものである。なお、令和２年７月８日に提出された手続補正書では「複数の接続面（ＡＦ）を有する
前記
前記
２　補正の適否
（１）新規事項の有無、シフト補正の有無、補正の目的要件
　上記補正は、担体板上に複数の接続面（ＡＦ）を有するデバイス領域が複数設けられ、それぞれに少なくとも１つの凹部（ＡＮ）が設けられ、さらに、前記担体板（ＴＰ）が個々の担体に分割可能となることで、当該個々の担体上にそれぞれ１つ以上の電子デバイス（ＢＥ）用の１つの前記デバイス領域が設けられることを限定する補正であるから、特許請求の範囲の減縮を目的とする補正に該当する。
　また、本願明細書の段落【００３２】に「さらにこの担体板は、それぞれ接続面（複数）および少なくとも１つの凹部を有する複数のデバイス領域を備える。こうして各々の凹部には、１つの保護素子が設けられており、上記の担体板は後で複数の個々の担体に分割可能となっており、これらの個々の担体上にそれぞれ１つ以上のデバイス用の１つのデバイス領域が設けられている。」と記載されていることから、新規事項を追加するものではなく、さらにシフト補正に該当するともいえない。
　したがって、上記補正は特許法１７条の２第５項２号（補正の目的）に規定された事項を目的とするものであり、また、同法１７条の２第３項（新規事項）、及び第４項（シフト補正）に違反するところはない。
（２）独立特許要件について
　上記補正は、特許請求の範囲の減縮を目的とするものであるから、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許法１７条の２第６項で準用する同法１２６条７項の規定に適合するか否か、すなわち、特許出願の際に独立して特許を受けることができるものか否かについて検討する。
ア　本件補正発明
　本件補正発明は、上記「１　補正の概要」の項の「本件補正発明」のとおりのものと認める。
イ　引用発明
（ア）原査定の拒絶の理由で引用された、優先日前に公開された文献である特開２０１３−１２２９５１号公報（以下、「引用文献」という。）には、以下の記載がある。
「【技術分野】
【0001】
　本発明は、
基板本体の表面に発光素子を搭載するための配線基板
「【発明を実施するための形態】
【0015】
　以下において、本発明を実施するための形態について説明する。 図１は、本発明による一形態の発素子搭載用配線基板１ａと、これに搭載される発光ダイオード（発光素子）２０とを示す垂直断面図である。
　かかる発素子搭載用配線基板１ａは、図１に示すように、表面３および裏面４を有し且つ全体が板状を呈する基板本体２と、該
基板本体
の表面
に形成された一対（複数）の素子用端子
と、
基板本体
の裏面
に形成された一対の外部接続端子
と、
を備え
　前記
基板本体
は、硬質樹脂製
のコア基板（絶縁性基板）
からなる
基板本体２
に
貫通孔５が形成され
　また、図１に示すように、前記基板本体２の平面視における貫通孔５の周囲には、内径が約５０〜３００μｍである
複数のスルーホール
各スルーホール導体
は、上端で前記素子用端子
と接続され、且つ下端で
外部接続端子
と接続され
【0016】
　更に、前記一対の素子用端子１３、１４は、互いに対の電極であって、基板本体２の表面３における中心側部分１３ａ、１４ａの上面にそれぞれ発光素子搭載部ｆａを有しており、該一対の発光素子搭載部ｆａに跨って、追って発光ダイオード（発光素子）２０が搭載される。即ち、図１に示すように、発光ダイオード２０の底面２１に形成された複数の外部端子２３には、ハンダバンプ２４が個別に予め接合されている。各ハンダバンプ２４を素子用端子１３、１４の中心側部分１３ａ、１４ａにハンダ付けして接合することで、発光ダイオード２０を上記素子用端子１３、１４上に搭載することができる。そして、図１に示すように、
一対の発光素子搭載部ｆａ、ｆａ（の外郭線）と前記ツェナーダイオード１０とは、平面視において重複している
　加えて、上記
ツェナーダイオード
は、
基板本体
の貫通孔
の内側において充填樹脂
に埋設された状態で基板本体
の内部に内蔵され
ツェナーダイオード１０の上面には、一対の部品端子
が形成され
かかる部品端子
は、基板本体
の表面
に形成された
素子用端子
の
中心側部分
と個別に接続されている
　尚、前記外部接続端子７、スルーホール導体８、素子用端子１３、１４は、例えば、Ｃｕ、Ａｇ、Ｎｉ、あるいはＡｕなどの金属メッキからなる。
【0017】
　前記のような発光素子搭載用配線基板１ａを得るには、前記コア基板２ａに打ち抜き加工あるいはルータ加工を施して貫通孔５を形成し、且つその周囲にドリル加工あるいはレーザ加工によりスルーホールｖを複数個穿設した後、上記貫通孔５内にツェナーダイオード１０を挿入した状態でその周囲に前記充填樹脂６を充填し、且つ各スルーホールｖの内壁面に沿って公知の銅メッキ技術によりスルーホール導体８を形成し、その内側に前記閉塞樹脂９を充填した。そして、
コア基板２ａの表面３に露出する充填樹脂６を平坦に整面（研磨）して前記ツェナーダイオード１０の部品端子１１、１２を露出させた後、コア基板２ａの表面３
に対して公知のフォトリソグラフィー技術を施し、前記素子用端子１３、１４
をパターニングにて形成する
　尚、前記
コア基板
を多数個取り用の大判サイズとして、複数の前記配線基板
を縦横に隣接して併有する多数個取りの配線基板とするこも可能
「【0032】
　本発明は、以上において説明した各形態に限定されるものではない。
　例えば、前記基板本体を構成する絶縁性基板には、金属板からなり、導体部分ごとに絶縁材を配設したメタルコア基板を適用しても良い。
　また、
前記コア基板（絶縁性基板）２ａに形成した前記貫通孔５に替えて、該コア基板２ａの表面にのみ開口する凹部を座ぐり加工により形成し、該凹部内に充填樹脂６を介して内蔵部品(１０)を埋設して内蔵するようにしても良い
　加えて、
前記配線基板１ａ〜１ｆは、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体としても良い
図１として以下の図面が記載されている。
「
　　　　　　　　　　　　　　　　　　　　　　　　                 」
（イ）上記の記載によれば、引用文献には次の事項が記載されている。
ａ．段落【０００１】によれば、引用文献には基板本体の表面に発光素子を搭載するための配線基板が記載されている。
ｂ．段落【００１５】によれば、基板本体２は、硬質樹脂製のコア基板（絶縁性基板）２ａからなり、上記基板本体２の表面３に形成された一対（複数）の素子用端子１３、１４と、上記基板本体２の裏面４に形成された一対の外部接続端子７、７と、を備えている。
ｃ．段落【００１５】には、基板本体２に貫通孔５が形成されることが記載され、図１から貫通孔５は一つ設けられていることが見てとれる。そして、段落【００１６】には、ツェナーダイオード１０は、基板本体２の貫通孔５の内側において充填樹脂６に埋設された状態で基板本体２の内部に内蔵され、ツェナーダイオード１０の上面には、一対の部品端子１１、１２が形成されることが記載されている。一方で、段落【００３２】には「前記コア基板（絶縁性基板）２ａに形成した前記貫通孔５に替えて、該コア基板２ａの表面にのみ開口する凹部を座ぐり加工により形成し、該凹部内に充填樹脂６を介して内蔵部品(１０)を埋設して内蔵するようにしてもよい」ことが記載されている。したがって、引用文献にはコア基板２ａの表面にのみ開口する一つの凹部を形成し、上記凹部内に充填樹脂６を介してツェナーダイオード１０を埋設して内蔵し、上記ツェナーダイオード１０の上面に一対の部品端子１１、１２が形成されることが記載されているといえる。
ｄ．図１によれば、ツェナーダイオード１０の部品端子１１、１２は基板本体２の表面３と同一平面上にあることが見てとれ、また段落【００１７】に「コア基板２ａの表面３に露出する充填樹脂６を平坦に整面（研磨）してツェナーダイオード１０の部品端子１１、１２を露出させた後、コア基板２ａの表面３・・・に対して公知のフォトリソグラフィー技術を施し、前記素子用端子１３、１４・・・をパターニングにて形成する」との記載をみても、ツェナーダイオード１０の部品端子１１、１２は基板本体２の表面３と同一平面上にあると考えるのが自然である。
ｅ．段落【００１６】の「一対の発光素子搭載部ｆａ、ｆａ（の外郭線）と前記ツェナーダイオード１０とは、平面視において重複している」との記載、及び図１によれば、発光ダイオード２０はツェナーダイオード１０と平面視において重複しているといえる。
ｆ．段落【００１６】には「ツェナーダイオード１０の上面には、一対の部品端子１１、１２が形成されており、かかる部品端子１１、１２は、基板本体２の表面３に形成された素子用端子１３、１４の前記中心側部分１３ａ、１４ａと個別に接続されている。」と記載されている。また、図１から、一対の部品端子１１、１２の上面に素子用端子１３、１４の中心側部分１３ａ、１４ａが基板本体２の表面３からツェナーダイオード１０の上面まで延長され、部品端子１１、１２に接続されていることが読み取れる。
　そうしてみると、ツェナーダイオード１０の上面には、一対の部品端子１１、１２が形成されており、基板本体２の表面３に形成された素子用端子１３、１４の中心側部分１３ａ、１４ａが基板本体２の表面３からツェナーダイオード１０の上面まで延長され、前記部品端子１１、１２に個別に接続されたものが記載されているといえる。
ｇ．段落【００１５】及び図１によれば、複数のスルーホール導体８は、上端で前記素子用端子１３、１４と接続され、且つ下端で外部接続端子７、７と接続されているといえ、また、素子用端子と外部接続端子は少なくとも一対存在するから複数あるといえる。
　したがって、複数のスルーホール導体が、上端で複数の素子用端子と接続され、且つ下端で複数の外部接続端子と接続されたものが記載されているといえる。
ｈ．段落【００１７】の「前記コア基板２ａを多数個取り用の大判サイズとして、複数の前記配線基板１ａを縦横に隣接して併有する多数個取りの配線基板とするこも可能である」との記載、及び段落【００３２】の「前記配線基板１ａ〜１ｆは、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体としても良い」との記載によれば、配線基板は、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体として構成することが記載されているといえる。
（ウ）以上を総合すると、引用文献には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
「　基板本体の表面に発光素子を搭載するための配線基板であって、
　基板本体は、硬質樹脂製のコア基板（絶縁性基板）からなり、上記基板本体の表面に形成された一対（複数）の素子用端子と、上記基板本体の裏面に形成された一対の外部接続端子と、を備え
　コア基板の表面にのみ開口する一つの凹部を形成し、上記凹部内に充填樹脂を介してツェナーダイオードを埋設して内蔵し、上記ツェナーダイオードの上面に一対の部品端子が形成され、
　ツェナーダイオードの部品端子は基板本体の表面と同一平面上にあり、
　発光ダイオードはツェナーダイオードと平面視において重複しており、
　ツェナーダイオードの上面には、一対の部品端子が形成されており、基板本体の表面に形成された素子用端子の中心側部分が、基板本体の表面からツェナーダイオードの上面まで延長されて前記部品端子に個別に接続され、
　複数のスルーホール導体が、上端で複数の素子用端子と接続され、且つ下端で複数の外部接続端子と接続され、
　配線基板は、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体として構成されている、
配線基板。」
ウ　対比
（ア）本件補正発明と引用発明とを対比する。
ａ．引用発明の「発光素子」及び「発光ダイオード」は本件補正発明の「電子デバイス」に相当し、引用発明の「基板本体の表面に発光素子を搭載するための配線基板」は本願発明の「電子デバイス用の担体板」に相当する。
ｂ．引用発明の「基板本体」は硬質樹脂製のコア基板（絶縁性基板）からなり、機械的に剛性を有しているといえるから、本願発明の「機械的に剛性のある基体（ＧＫ）」に相当する。
　引用発明の基板本体の表面に形成された一対（複数）の「素子用端子」は図１や段落【００１６】の記載を見れば発光素子が接続される端子であるから、本件補正発明の基体の上面（ＯＳ）上に備えられた電子デバイス（ＢＥ）用の複数の「接続面（ＡＦ）」に相当する。また、引用発明の「上記基板本体の裏面に形成された一対の外部接続端子」は、本件補正発明の基体の下面（ＵＳ）上に備えられた複数の「外部接続部（ＡＫ）」に相当する。
　したがって、引用発明の「基板本体は、硬質樹脂製のコア基板（絶縁性基板）からなり、上記基板本体の表面に形成された一対（複数）の素子用端子と、上記基板本体の裏面に形成された一対の外部接続端子と、を備え」ることは、本件補正発明の「機械的に剛性のある基体（ＧＫ）を有し、当該基体は、その下面（ＵＳ）上に複数の外部接続部（ＡＫ）を備え、そしてその上面（ＯＳ）上には、前記電子デバイス（ＢＥ）用の複数の接続面（ＡＦ）を備え」ることに相当する。
ｃ．引用発明は「基板本体」が一つの多層構造を有するとの特定はないから、本件補正発明の「前記基体（ＧＫ）は、１つの多層構造を備え、前記基体の内部に１つの配線層（ＭＳ）が設けられ」る構成を有していない点で引用発明が本件補正発明と相違する。
ｄ．引用発明の凹部の中に埋設される「ツェナーダイオード」は電圧を制限することにより過電圧印加を防止することは明らかであり、ＥＳＤ保護素子として機能するといえるから、本件補正発明の「ＥＳＤ保護素子（ＳＥ）」に相当する。また、引用発明のツェナーダイオードの上面に形成される一対の「部品端子」は本件補正発明の「複数の電気的な接続端子」に相当し、引用発明の「部品端子」は凹部の開口側からアクセスが可能であるといえる。したがって、引用発明の「コア基板の表面にのみ開口する凹部を形成し、上記凹部内に充填樹脂を介してツェナーダイオードを埋設して内蔵し、上記ツェナーダイオードの上面には、一対の部品端子が形成され」る構成は、本件補正発明の「上面または下面からアクセス可能」との表記が上面または下面のいずれかであればよいことを示すことを踏まえれば、「１つの凹部を有し、当該凹部の中に１つのＥＳＤ保護素子（ＳＥ）が埋設されており、当該ＥＳＤ保護素子の複数の電気的な接続端子が、前記基体の上面からアクセス可能であ」る構成に相当する。
ｅ．引用発明の「凹部」はコア基板の表面にのみ開口し、コア基板を貫通せず凹部を形成しているから、コア基板の厚さよりも小さい深さを有しているといえる。したがって、引用発明は本件補正発明の「前記凹部は前記基体の厚さよりも小さい深さを備え」る構成に相当する構成を有している。
ｆ．引用発明の「充填樹脂」は本件補正発明の１つの「結合剤（ＶＭ）」に相当する。そして引用発明は「該凹部内に充填樹脂を介してツェナーダイオードを埋設して内蔵」する構成を有しているから、ツェナーダイオードは充填樹脂により機械的に固定されていると考えるのが自然である。したがって、引用発明は本件補正発明の「前記ＥＳＤ保護素子は、１つの結合剤（ＶＭ）を用いて前記基体の前記凹部で機械的に固定され」る構成に相当する構成を有している。
ｇ．引用発明の「ツェナーダイオードの部品端子は基板本体の表面と同一平面上にあ」ることと、本件補正発明の「前記ＥＳＤ保護素子の外側に向いた表面が、前記基体の１つの表面と面一に繋がって」いることとを対比すると、「前記ＥＳＤ保護素子が、前記基体の１つの表面と面一に繋がって」いるといえる点で両者は共通する。しかしながら、基板本体（基体）と同一平面上（面一）となる構成がツェナーダイオード（ＥＳＤ保護素子）の「部品端子」であるのか「外側に向いた表面」であるのかという点で相違する。
ｈ．引用発明の「発光ダイオードはツェナーダイオードと平面視において重複しており」との構成は、本件補正発明の「前記電子デバイスが少なくとも部分的に前記ＥＳＤ保護素子（ＳＥ）の上に取り付けられて」いる構成に含まれる。
ｉ．本件補正発明の「前記ＥＳＤ保護素子の複数の前記電気的な接続端子は、１つのパターニングされた金属層（ＳＭ）を介して前記上面上の複数の前記接続面（ＡＦ）に接続され、または前記下面上の複数の外部接続部（ＡＫ）に接続されており」なる記載では、「前記電気的な接続端子」が上面上の「前記接続面（ＡＦ）に接続され」る構成と、下面上の「外部接続部（ＡＫ）に接続され」る構成とが択一的に記載されており、「前記電気的な接続端子」が上面上の「前記接続面（ＡＦ）」にのみ接続される構成が含まれる。
　そうしてみると、引用発明では、ツェナーダイオードの部品端子が素子用端子の延長された中心側部分に接続されているのに対して、本件補正発明では、「前記ＥＳＤ保護素子の複数の前記電気的な接続端子は、１つのパターニングされた金属層（ＳＭ）を介して前記上面上の複数の前記接続面（ＡＦ）に接続され」ており、本件補正発明と引用発明とは、ＥＳＤ保護素子の複数の前記電気的な接続端子（引用発明の「部品端子」に相当。）が前記上面上の複数の前記接続面（ＡＦ）（引用発明の「素子用端子」に相当。）に接続される点で共通する。しかしながら、本件補正発明では「１つのパターニングされた金属層（ＳＭ）を介して」接続されるのに対して、引用発明では「素子用端子の延長された中心側部分」によって接続されている点で相違する。
ｊ．引用発明の「複数のスルーホール導体」「複数の素子用端子」「複数の外部接続端子」は、本件補正発明の「複数の貫通接続部（ＤＫ）」「複数の前記接続面（ＡＦ）」「複数の前記外部接続部（ＡＫ）」にそれぞれ相当するから、引用発明の「複数のスルーホール導体が、上端で複数の素子用端子と接続され、且つ下端で複数の外部接続端子と接続され」ることは、本件補正発明の「複数の前記外部接続部（ＡＫ）および複数の前記接続面（ＡＦ）は、複数の貫通接続部（ＤＫ）を介して電気的に接続され」ることに相当する。
ｋ．引用発明の配線基板には１つの凹部が設けられ、該凹部内にツェナーダイオードが埋設され、その上面には発光ダイオードが配置され、当該発光ダイオードには複数の素子用端子が接続されている。そして、これらの凹部、ツェナーダイオード、発光ダイオード、及び複数の素子用端子で構成される配線基板の中央寄りの領域は、電子デバイスであるツェナーダイオードと発光ダイオードを含む領域であるから「デバイス領域」と称することは任意である。
　そして、引用発明では「配線基板は、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体として構成されて」いるから、配線基板集合体としての配線基板には、上記デバイス領域が複数設けられ、配線基板のそれぞれには一つの凹部が設けられているということができる。
　そうしてみると、引用発明は本件補正発明の「前記担体板上には、複数の接続面（ＡＦ）を有するデバイス領域が複数設けられており、そしてそれぞれ少なくとも１つの前記凹部（ＡＮ）が設けられ」る構成を有しているといえる。
　また、引用発明では「配線基板は、それぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体として構成されて」いることから、集合体として構成されている配線基板は個々の配線基板に分割可能であり、各配線基板には１つのデバイス領域が設けられていると言うことができる。そうしてみると、引用発明は本件補正発明の「前記担体板（ＴＰ）は、個々の担体に分割可能となっており、当該個々の担体上にそれぞれ１つ以上の前記電子デバイス（ＢＥ）用の１つの前記デバイス領域が設けられている」構成を有しているといえる。
（イ）したがって、本件補正発明と引用発明とは以下の点で一致し、相違する。
（一致点）
「　電子デバイス用の担体板であって、
　機械的に剛性のある基体（ＧＫ）を有し、当該基体は、その下面（ＵＳ）上に複数の外部接続部（ＡＫ）を備え、そしてその上面（ＯＳ）上には、前記電子デバイス（ＢＥ）用の複数の接続面（ＡＦ）を備え、
　１つの凹部を有し、当該凹部の中に１つのＥＳＤ保護素子（ＳＥ）が埋設されており、当該ＥＳＤ保護素子の複数の電気的な接続端子が、前記基体の上面からアクセス可能であり、
　前記凹部は前記基体の厚さよりも小さい深さを備え、
　前記ＥＳＤ保護素子は、１つの結合剤（ＶＭ）を用いて前記基体の前記凹部で機械的に固定されており、
　前記ＥＳＤ保護素子が、前記基体の１つの表面と面一に繋がっており、
　前記電子デバイスが少なくとも部分的に前記ＥＳＤ保護素子（ＳＥ）の上に取り付けられており、
　前記ＥＳＤ保護素子の複数の前記電気的な接続端子は、前記上面上の複数の前記接続面（ＡＦ）に接続されており、
　複数の前記外部接続部（ＡＫ）および複数の前記接続面（ＡＦ）は、複数の貫通接続部（ＤＫ）を介して電気的に接続されており、
　前記担体板上には、複数の接続面（ＡＦ）を有するデバイス領域が複数設けられており、そしてそれぞれ少なくとも１つの前記凹部（ＡＮ）が設けられており、
　前記担体板（ＴＰ）は、個々の担体に分割可能となっており、当該個々の担体上にそれぞれ１つ以上の前記電子デバイス（ＢＥ）用の１つの前記デバイス領域が設けられている、
　ことを特徴とする担体板。」
（相違点１）
　本件補正発明は「前記基体（ＧＫ）は、１つの多層構造を備え、前記基体の内部に１つの配線層（ＭＳ）が設けられて」いるのに対して、引用発明では「基板本体」が一つの多層構造を有するとの特定はない点。
（相違点２）
　「前記ＥＳＤ保護素子が、前記基体の１つの表面と面一に繋がって」いる構成について、本件補正発明では「基体の１つの表面と面一に繋がって」いる構成が「前記ＥＳＤ保護素子の外側に向いた表面」であるのに対して、引用発明では「ツェナーダイオード（「ＥＳＤ保護素子」に相当）の部品端子」に繋がっている点。
（相違点３）
　ＥＳＤ保護素子の複数の電気的な接続端子と基体の上面上の複数の前記接続面（ＡＦ）との接続に関して、本件補正発明では「１つのパターニングされた金属層（ＳＭ）を介して」接続されるのに対して、引用発明では「素子用端子の延長された中心側部分」によって接続されている点。
エ　判断
（ア）上記相違点１について検討する。
　配線基板に多層構造を備えるように構成する技術は周知慣用の技術にすぎず（例えば、拒絶査定で引用された特開２００８−１４７２７０号公報、図１参照。）、回路の集積化や小型化に伴い広く採用されている技術である。そうしてみると、引用発明においても、当該周知技術を採用して「前記基体（ＧＫ）は、１つの多層構造を備え、前記基体の内部に１つの配線層（ＭＳ）」を設けるように構成することは、当業者が容易に想到できた事項にすぎないものであり、また、当該多層構造を採用することにより予想不可能な新たな効果を奏するものとも認められない。
　よって、相違点１に係る構成は、当業者が容易になし得た事項である。
（イ）上記相違点２について検討する。
　引用発明の部品端子は、ツェナーダイオードの上面に他の回路に接続するために設けられた構成であり、当該部品端子を含めてツェナーダイオードと言うこともできるから、相違点２の構成（ＥＳＤ保護素子の外側に向いた表面が、前記基体の１つの表面と面一に繋がっている構成）は、実質的な相違点とはいえない。
　また、部品端子を含めてツェナーダイオードといえないとしても、ツェナーダイオードの本体には外部に接続するための領域が存在するから、部品端子を除いて当該領域により直接接続するように構成し、相違点２とした「ＥＳＤ保護素子の外側に向いた表面が、前記基体の１つの表面と面一に繋がって」いる構成とすることは、当業者が容易になし得た事項にすぎない。
　よって、相違点２に係る構成は、当業者が容易になし得た事項である。
（ウ）上記相違点３について検討する。
　ＥＳＤ保護素子の複数の電気的な接続端子と基体の上面上の複数の前記接続面（ＡＦ）とが、本件補正発明では「１つのパターニングされた金属層（ＳＭ）を介して」接続されるのに対して、引用発明では「素子用端子の延長された中心側部分」によって接続されている。
　しかしながら、２つの端子を接続する構成として、他の接続用の部材を２つの端子間に跨がらせて接続することも、あるいは端子の一方を延長させて接続用の部材として共用することにより他方の端子に接続することも、ともに例を示すまでもなく慣用される周知技術の構成にすぎない。
　そうしてみると、ＥＳＤ保護素子の複数の電気的な接続端子と基体の上面上の複数の前記接続面（ＡＦ）とを接続するための適宜の形状を有する「接続用の部材」である「１つのパターニングされた金属層（ＳＭ）」を使用して接続するように構成することは、設計する上で適宜採用できた事項にすぎない。
　よって、相違点３に係る構成は、当業者が容易になし得た事項である。
オ　請求人の主張について
　審判請求人は、令和２年７月８日に提出された審判請求書において、
「引用文献１には、・・・いずれの実施形態においても、コア基板２ａ上に、１つの凹部を有し、１つの発光ダイオード２０を搭載するための領域を複数配置し、１つの発光ダイオード２０用の領域ごとにコア基板２ａを分割することについては、記載も示唆もありません。」
と主張している。
　しかしながら、上記「イ　引用発明」の「ｈ．」で述べたように引用文献の段落【００１７】【００３２】には、配線基板がそれぞれが同じ配線基板を平面視で縦横に隣接して併設した多数個取りの発光素子搭載用配線基板集合体として構成することが記載されている。そして、上記「ウ　対比」の「ｋ．」で述べたように、審判請求人が主張する構成は引用文献に実質的に記載されているといえる。
　よって、請求人の主張を採用することはできない。
（３）小括
　以上のとおり、本件補正発明は、特許出願の際独立して特許を受けることができないものであるから、特許法１７条の２第６項において準用する同法１２６条７項の規定に適合していない。
　したがって、本件補正は、特許法１５９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　よって、上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明 
　令和２年７月８日にされた手続補正は、上記のとおり却下されたので、本願の請求項１ないし１２に係る発明は、令和１年１０月３１日にされた手続補正により補正された特許請求の範囲の請求項１ないし１２に記載された事項により特定されるものと認められるところ、その請求項１に係る発明は、明細書及び図面の記載からみて、その請求項１に記載された事項により特定される、上記「第２」［理由］の「１　補正の概要」の「本願発明」のとおりのものと認める。
２　原査定の拒絶の理由
　原査定の拒絶の理由の概要は、
　この出願の請求項１−１２に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、
　というものであり、請求項１に対して引用文献（特開２０１３−１２２９５１号公報）が引用されている。
３　引用発明
　原査定の拒絶の理由で引用された、引用文献の記載事項及び引用発明は、上記「第２」［理由］の「２（２）イ」に記載したとおりである。
４　対比・判断
　本願発明は、上記「第２」で検討した本件補正発明から、「前記担体板上には、複数の接続面（ＡＦ）を有するデバイス領域が複数設けられており、そしてそれぞれ少なくとも１つの前記凹部（ＡＮ）が設けられており、前記担体板（ＴＰ）は、個々の担体に分割可能となっており、当該個々の担体上にそれぞれ１つ以上の前記電子デバイス（ＢＥ）用の１つの前記デバイス領域が設けられている」という構成を省いたものである。そして、上記「第２」で判断したとおり、相違点（上記相違点１ないし３に相当）は引用文献に記載された発明及び周知技術から当業者が容易に想到できた事項にすぎない。
　したがって、本件補正発明から構成の一部を省いた本願発明は、引用文献に記載された発明及び周知技術から当業者が容易に発明をすることができたものである。
第４　むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。