【事件の表示】
　特願２０１７−２２５８７５「エッジトリガ較正」拒絶査定不服審判事件〔平成３０年４月５日出願公開、特開２０１８−５４６２８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　この審判事件に関する出願（以下、「本願」という。）は、２０１２年（平成２４年）３月２８日（以下、「優先日」という。）及び同年４月１８日にアメリカ合衆国でした特許出願に基づくパリ条約の優先権を主張して平成２５年３月５日にした国際特許出願（特願２０１５−５０３２２７）の一部を、平成２９年１１月２４日に同優先権の主張を伴う新たな特許出願としたものである。
　そして、平成３１年１月２９日に特許請求の範囲についての補正がされ、同年３月８日付けで拒絶査定（以下、「原査定」という。）がされ、同２６日に原査定の謄本が送達された。
　これに対して、令和元年７月２９日に拒絶査定不服審判（本件審判）が請求され、同時に特許請求の範囲についての補正（以下、「本件補正」という。）がされた。
第２　補正の却下の決定
［補正の却下の決定の結論］
　本件補正を却下する。
［補正の却下の決定の理由］
　本件補正は、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。しかし、本件補正後の請求項１に係る発明は、同法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。すなわち、本件補正は、同法第１７条の２第６項で準用する同法第１２６条第７項の規定に違反するものであり、したがって、同法１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下するべきものである。
１　本件補正の内容
　本件補正は、特許請求の範囲の請求項１についての補正を含む。
　本件補正前（平成３１年１月２９日にされた補正の後をいう。以下同じ。）及び本件補正後の請求項１の記載は、次のとおりである。下線は、補正箇所を示すために当合議体が付した。
（１）本件補正前
「【請求項１】
少なくとも１つの回路経路に沿った遅延を決定する装置であって、
前記少なくとも１つの回路経路を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子と
を含み、
前記エッジトリガ素子は、前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答せず、
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」
（２）本件補正後
「【請求項１】
少なくとも１つの回路経路に沿った遅延を決定する装置であって、
前記少なくとも１つの回路経路を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく
前記エッジトリガ素子と前記少なくとも１つの回路経路との間において
を含み、
前記エッジトリガ素子は、
一時刻において
ジに
し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」
２　本件補正の目的
　本件補正のうち、請求項１についての補正は、「前記ループに連結された周期測定素子」について、「前記ループに連結」される位置が「前記エッジトリガ素子と前記少なくとも１つの回路経路との間」である旨の限定を付加するものである。また、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答」しない「前記エッジトリガ素子」について、「一時刻において」は「前記ループにおける信号の立ち上がりトリガエッジに応答」する一方、「他時刻において」は「前記ループにおける信号の立下りトリガエッジに応答」する旨、すなわち、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれ」「に応答する」かが切り替え可能である旨の限定を付加するものである。
　そして、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明（以下、「本件補正発明」という。）とは、産業上の利用分野及び解決しようとする課題が同一であると認められる。
　したがって、本件補正のうち、請求項１についての補正は、特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正発明が特許出願の際独立して特許を受けることができるものであるか（本件補正がいわゆる独立特許要件を満たすか）否かについて検討する。
３　独立特許要件についての判断
（１）引用文献
　以下に掲げる引用文献１、引用文献２及び引用文献４は、原査定の拒絶の理由に引用された公開特許公報であり、その公開日は、いずれも優先日より前である。
　　引用文献１：特開昭６２−１４７３７１号公報
　　引用文献２：特開２００７−２４３９６４号公報
　　引用文献４：特開平２−１９８３７５号公報
（２）引用文献に記載された発明等
ア　引用文献１
（ア）引用文献１には、次の記載がある。下線は、当合議体が付した。
ａ　（第１ページ右下欄第２行ないし第６行）
「
この発明は
パルス幅測定器に関する。
ｂ　（第２ページ左上欄第７行ないし第１７行）
「
この発明によればエッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、その被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して上記単安定マルチバイブレータへトリガパルスとして与え発振ループを構成する。
ｃ　（第２ページ左下欄第６行ないし第３ページ左上欄第１行）
「第２図はこの発明の実施例を示す。
端子２１から起動パルスをオア回路２２を通じて単安定マルチバイブレータ１５へ供給する
単安定マルチバイブレータ１５の出力は被測定デバイス１３へ供給される。
被測定デバイス１３を通じる発振ループとこれを通じない発振ループとを切替え構成できるように
データセレクタ２３により被測定デバイス１３の出力と単安定マルチバイブレータ１５の出力との一方を選択して出力する
　
データセレクタ２３の出力は立上り立下り選択回路２５へ供給される。立上り立下り選択回路２５内において
データセレクタ２３の出力はオア回路２７へ直接供給されると共に遅延回路２８を通じてオア回路２７へ供給される。
　
オア回路２７の出力とその反転出力とはアンド回路３１，３２へそれぞれ供給される。端子１７の選択信号が直接アンド回路３１へ供給されると共に反転回路３３を通じてアンド回路３２へ供給される。アンド回路３１の出力は、
遅延回路３４を通じてオア回路３５へ供給され、アンド回路３２の出力は直接オア回路３５へ供給される。
　
オア回路３５の出力、つまり立上がり立下り選択回路２５の出力は
オア回路２２へ供給される。
立上り立下り選択回路２５の出力は周期測定器１８へも供給される。
ｄ　（第３ページ左上欄第１７行ないし左下欄第１３行）
「また
端子１７の選択信号を高レベルにしておくと、被測定デバイス１３の出力パルスの立上りと同期したパルスで発振が発生する。
この発振周期Ｔ１が周期測定器１８で測定される。
　次に
端子１７の選択信号を低レベルにし、
被測定デバイス１３の立下りと同期したパルスの発振状態となり、その発振周期Ｔ２が周波数測定器１８で測定される。
ｅ　（第３ページ右下欄第１７行ないし第４ページ左上欄第１０行）
「更に
端子１７を高レベルにした状態でデータセレクタ２３から被測定デバイス１３の出力パルスを選択した場合と、単安定マルチバイブレータ１５の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス１３の立上りの遅延量τ１
を測定することができる。
　同様に
端子１７を低レベル状態とし、データセレクタ２３から被測定デバイス１３の出力パルスを選択した場合及び単安定マルチバイブレータ１５の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス１３の立下りの遅延量τ７
を測定することができる。
ｆ　（第２図）
「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｇ　（第４図）
「
　　　　　　　　　　　　　　　　　　　　」
ｈ　（第５図）
「
　　　　　　　　　　　　　　　　　　　　」
（イ）引用文献１の前記（ア）ｃの記載によれば、オア回路２２は、端子２１から起動パルスが入力されて、それを単安定マルチバイブレータ１５へ供給する一方、立上がり立下り選択回路２５の出力が入力される。ここで、引用文献１の第２図（前記（ア）ｆ）を参照すると、オア回路２２は、端子２１とは別の端子を備えており、立上がり立下り選択回路２５の出力は、その別の端子から入力されることが見て取れる。そうすると、オア回路２２は、それがオア回路である以上、その別の端子から入力された立上がり立下り選択回路２５の出力も、端子２１から入力された起動パルスと同様に、単安定マルチバイブレータ１５へ供給することが明らかである。
　以上のことを踏まえると、引用文献１の前記（ア）の記載によれば、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。なお、認定の根拠となる引用文献１の記載の箇所を括弧内に示す。
「エッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して単安定マルチバイブレータへトリガパルスとして与え発振ループを構成するパルス幅測定器であって（以上、前記（ア）ａ及びｂ）、
　単安定マルチバイブレータ１５の出力は被測定デバイス１３へ供給され、
　被測定デバイス１３を通じる発振ループとこれを通じない発振ループとを切替え構成できるように、データセレクタ２３により被測定デバイス１３の出力と単安定マルチバイブレータ１５の出力との一方を選択して出力し、
　データセレクタ２３の出力は立上り立下り選択回路２５へ供給され、
　立上り立下り選択回路２５内において、データセレクタ２３の出力はオア回路２７へ直接供給されると共に遅延回路２８を通じてオア回路２７へ供給され、オア回路２７の出力とその反転出力とはアンド回路３１、３２へそれぞれ供給され、端子１７の選択信号が直接アンド回路３１へ供給されると共に反転回路３３を通じてアンド回路３２へ供給され、アンド回路３１の出力は遅延回路３４を通じてオア回路３５へ供給され、アンド回路３２の出力は直接オア回路３５へ供給され、
　オア回路３５の出力、つまり立上がり立下り選択回路２５の出力はオア回路２２へ供給され、オア回路２２を通じて単安定マルチバイブレータ１５へ供給され、
　立上り立下り選択回路２５の出力は周期測定器１８へも供給され（以上、前記（ア）ｃ及びｆ）、
　端子１７の選択信号を高レベルにしておくと、被測定デバイス１３の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期Ｔ１が周期測定器１８で測定され、
　端子１７の選択信号を低レベルにすると、被測定デバイス１３の立下りと同期したパルスの発振状態となり、その発振周期Ｔ２が周波数測定器１８で測定され（以上、前記（ア）ｄ、ｇ及びｈ）、
　端子１７を高レベルにした状態でデータセレクタ２３から被測定デバイス１３の出力パルスを選択した場合と、単安定マルチバイブレータ１５の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス１３の立上りの遅延量τ１を測定することができ、
　端子１７を低レベル状態とし、データセレクタ２３から被測定デバイス１３の出力パルスを選択した場合及び単安定マルチバイブレータ１５の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス１３の立下りの遅延量τ７を測定することができる（以上、前記（ア）ｅ及びｇ）
　パルス幅測定器。」
イ　引用文献２
（ア）引用文献２には、次の記載がある。下線は、当合議体が付した。
「【０１０５】
〈第３実施形態〉
　次に、第３実施形態において、
半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成する本発明に係るパルス発生回路
について説明する。
【０１０６】
　図１８に、本発明に係るパルス発生回路５０の回路構成、及び、本発明に係る半導体集積回路６１の概略構成を示すブロック図である。図１８に示すように、
本発明に係るパルス発生回路５０は、２つの可変遅延回路５１，５２からなる遅延回路部と、単安定マルチバイブレータ５３と、固定遅延回路５４と、制御回路５５と、パルス生成回路５６と、３つの信号選択回路５７，５８，５９と、発振周波数測定回路６０と、を備えて構成される。
「【０１０９】
　
制御回路５５は、遅延時間調整モードにおいて、
遅延信号
ＣＬＫ２の遅延時間測定のために、
単安定マルチバイブレータ５３と固定遅延回路５４を経由する
正帰還ループを
形成する。
可変遅延回路５２から出力される第２遅延信号ＣＬＫ２を選択して形成される第１の正帰還ループ
【０１１０】
　また、制御回路５５は、遅延時間調整モードにおいて各正帰還ループを形成すると、単安定マルチバイブレータ５３を起動する信号ＲＳＴ＃を出力して、
単安定マルチバイブレータ５３に１回目のパルスを出力させ、その後、正帰還によるリング発振を継続的に行わせる。
発振周波数測定回路６０を活性化して正帰還ループのリング発振周波数を測定し、
その測定結果に基づいて、
遅延信号
ＣＬＫ２の遅延時間を算出する。
「【０１１９】
　遅延時間調整モードは、２つの可変遅延回路５１，５２の遅延時間を調整するためのモードである。本実施形態では、上述の３つの正帰還ループの内の第１の正帰還ループと第２の正帰還ループを用いて、時間差Δｔの調整を行う。図２２に、図１８のパルス発生回路５０の中の遅延時間調整モードで動作する調整動作回路部分を抽出して示す。また、図２３に、図２２の調整動作回路部分の中の２つの可変遅延回路５１，５２を含まない第２の正帰還ループ形成時に動作する第２調整動作回路部分を示す。また、図２４に、図２２の調整動作回路部分の中の
２つの可変遅延回路５１，５２を含む第１の正帰還ループ
「【０１２４】
　第３の特徴個所は、ラウンチ・キャプチャークロックの立ち上がりエッジ間隔を遅延回路部のクロックエッジを相対的に使用して規定する点である。本発明に係るパルス発生回路５０では、入力クロック信号ＣＬＫｉｎの立ち上がりエッジとその立ち上がりエッジを
可変遅延回路５１，５２により遅延させた第２遅延信号ＣＬＫ２
「【図１８】
　　　　　　　　　　　　　　　　　　　　　　　　　　」
「【図２４】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（イ）引用文献２の前記（ア）の記載によれば、次のことが認められる。
　引用文献２には、半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路であって、２つの可変遅延回路５１、５２からなる遅延回路部と、単安定マルチバイブレータ５３と、固定遅延回路５４と、制御回路５５と、パルス生成回路５６と、３つの信号選択回路５７、５８、５９と、発振周波数測定回路６０とを備えて構成されるパルス発生回路５０が記載されている（【０１０５】、【０１０６】）。制御回路５５は、遅延時間調整モードにおいて、可変遅延回路５１、５２により遅延させた第２遅延信号ＣＬＫ２の遅延時間測定のために、可変遅延回路５２から出力される第２遅延信号ＣＬＫ２を選択して、単安定マルチバイブレータ５３と固定遅延回路５４と２つの可変遅延回路５１、５２とを経由する第１の正帰還ループを形成する（【０１０９】、【０１１９】、【０１２４】、【図１８】、【図２４】）。そして、単安定マルチバイブレータ５３に１回目のパルスを出力させた後、正帰還によるリング発振を継続的に行わせ、発振周波数測定回路６０を活性化して正帰還ループのリング発振周波数を測定し、その測定結果に基づいて、第２遅延信号ＣＬＫ２の遅延時間を算出する（【０１１０】）。
　以上のことをまとめると、引用文献２には、次の技術事項が記載されている。
「半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路５０であって、２つの可変遅延回路５１，５２からなる遅延回路部を備えて構成されるパルス発生回路５０において、２つの可変遅延回路５１、５２からなる遅延回路部を含む正帰還ループを形成し、正帰還ループのリング発振周波数を測定し、２つの可変遅延回路５１、５２からなる遅延回路部の遅延時間を算出する。」
ウ　引用文献４
（ア）引用文献４には、次の記載がある。下線は、当合議体が付した。
ａ　（第４ページ左上欄第１６行ないし右下欄第２行）
「この出願の第１発明による特徴とする構成は
基準信号分配器４０の各分配路に可変遅延回路４２Ａ，４２Ｂ，４２Ｃ……４２Ｉを設けると共に、
　帰還路５１は試験装置１５の内部に設けた例えばオア回路１５Ａの一方の入力端子に接続される。オア回路１５Ａの他方の入力端子には基準信号発生器１５Ｂから基準信号ＲＳを与える。オア回路１５Ａの出力は分配器４０に与えられる。
　基準信号供給路を校正する校正モードではモード切替スイッチ２４はオフに設定され、切替スイッチ５０によってピンエレクトロニクスカード２０Ａ，２０Ｂ，２０Ｃ……２０Ｉの何れか一つの入力端子Ａ，Ｂ，Ｃ……Ｉを選択する。選択されたピンエレクトロニクスカード２０Ａ，２０Ｂ，２０Ｃ……２０Ｉの入力端子Ａ，Ｂ，Ｃ……Ｉは帰還回路５１を通じてオア回路１５Ａの一方の入力端子に接続され、
閉ループを構成する。
　この閉ループに基準信号発生器１５Ｂからループ内の遅延時間より短いパルス幅のパルスを１個与えることにより、このパルスはループ内の遅延時間を経過した時点でオア回路１５Ａに帰還され、再び分配器４０に与えられる。よって、ループ内の遅延時間ＴＫの周期でパルスが巡環し、閉ループ発振回路が構成される。
　この
閉ループ発振回路が発振するパルスの周期ＴＫを測定することによって
　このように閉ループを構成し、この閉ループにパルスを１個入力すると、このパルスは閉ループ内を巡環し、その巡環するパルスの周期ＴＫを測定することによって閉ループ内の遅延時間を測定することができる。
　よって、切替スイッチ５０を順次切り替え、各ピンエレクトロニクスカード２０Ａ〜２０Ｉごとに閉ループを構成し、この各閉ループの発振周期を測定することにより
各閉ループに含まれる基準信号分配路の遅延量を測定することができる。
ｂ　（第１図）
「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
（イ）引用文献４の第１図からは、ＩＣ試験装置１５と各ピンエレクトロニクスカード２０との間に設けられた基準信号分配器４０を含む閉ループを構成することが見て取れる。
　これを踏まえて、引用文献４の前記（ア）の記載をまとめると、引用文献４には、次の技術事項が記載されている。
「ＩＣ試験装置１５と各ピンエレクトロニクスカード２０との間に、基準信号分配器４０を設けるとともに、基準信号分配器４０の各分配路に可変遅延回路４２を設け、基準信号分配器４０を含む閉ループを構成し、閉ループ発振回路が発振するパルスの周期ＴＫを測定することによって、基準信号分配路４０の遅延量を測定する。」
（３）対比
　本件補正発明と引用発明とを対比すると、以下のとおりである。
ア　引用発明は、「被測定デバイス１３の立上りの遅延量τ１を測定することができ」、「被測定デバイス１３の立下りの遅延量τ７を測定することができる」「パルス幅測定器」であるから、「被測定デバイス１３」を測定対象とし、その測定対象の遅延を決定する装置であるということができる。
　したがって、引用発明の「端子１７を高レベルにした状態でデータセレクタ２３から被測定デバイス１３の出力パルスを選択した場合と、単安定マルチバイブレータ１５の出力パルスを選択した場合との各パルス発振周期を求め、その差を演算することにより被測定デバイス１３の立上りの遅延量τ１を測定することができ」、「端子１７を低レベル状態とし、データセレクタ２３から被測定デバイス１３の出力パルスを選択した場合及び単安定マルチバイブレータ１５の出力パルスを選択した場合のそれぞれのパルス発振周期を求め、その差を演算することにより被測定デバイス１３の立下りの遅延量τ７を測定することができる」「パルス幅測定器」と、本件補正発明の「少なくとも１つの回路経路に沿った遅延を決定する装置」とは、「少なくとも１つの測定対象の遅延を決定する装置」である点で共通する。
イ　引用発明の「被測定デバイス１３を通じる発振ループ」と、本件補正発明の「前記少なくとも１つの回路経路を含有するループ」とは、「前記少なくとも１つの測定対象を含有するループ」である点で共通する。
ウ　引用発明では、「単安定マルチバイブレータ１５の出力は被測定デバイス１３へ供給され」、「被測定デバイス１３を通じる発振ループ」「を切替え構成できるように、データセレクタ２３により被測定デバイス１３の出力」「を選択して出力し」、「立上り立下り選択回路２５内において、データセレクタ２３の出力はオア回路２７へ直接供給されると共に遅延回路２８を通じてオア回路２７へ供給され、オア回路２７の出力とその反転出力とはアンド回路３１、３２へそれぞれ供給され、」「アンド回路３１の出力は遅延回路３４を通じてオア回路３５へ供給され、アンド回路３２の出力は直接オア回路３５へ供給され」、「オア回路３５の出力、つまり立上がり立下り選択回路２５の出力はオア回路２２へ供給され、オア回路２２を通じて単安定マルチバイブレータ１５へ供給され」るから、引用発明の「被測定デバイス１３を通じる発振ループ」は、「被測定デバイス１３」に加えて、「単安定マルチバイブレータ１５」、「データセレクタ２３」、「立上がり立下り選択回路２５」及び「オア回路２２」によって形成されることになる。
　そうすると、引用発明の「単安定マルチバイブレータ１５」、「データセレクタ２３」、「立上がり立下り選択回路２５」及び「オア回路２２」と、本件補正発明の「前記少なくとも１つの回路経路を含有するループを形成するべく構成された回路」とは、「前記少なくとも１つの測定対象を含有するループを形成するべく構成された回路」である点で共通する。
エ　引用発明の「パルス幅測定器」は、「単安定マルチバイブレータ１５」、「データセレクタ２３」、「立上がり立下り選択回路２５」及び「オア回路２２」を備えているから、本件補正発明の「前記少なくとも１つの回路経路を含有するループを形成するべく構成された回路を含」む「装置」と、「前記少なくとも１つの測定対象を含有するループを形成するべく構成された回路を含」む点で共通する。
オ　引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ１５」は、本件補正発明の「エッジトリガ素子」に相当する。
カ　引用発明では、「立上り立下り選択回路２５の出力は周期測定器１８へも供給され」、「端子１７の選択信号を高レベルにしておくと、被測定デバイス１３の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期Ｔ１が周期測定器１８で測定され」、「端子１７の選択信号を低レベルにすると、被測定デバイス１３の立下りと同期したパルスの発振状態となり、その発振周期Ｔ２が周波数測定器１８で測定され」るから、引用発明の「周期測定器１８」は、「被測定デバイス１３を通じる発振ループ」に連結されて、「被測定デバイス１３を通じる発振ループ」内の「パルス」の「発振周期」を測定することが明らかである。
　そうすると、引用発明の「周期測定器１８」と、本件補正発明の「前記ループにおける信号の周期を測定するべく前記エッジトリガ素子と前記少なくとも１つの回路経路との間において前記ループに連結された周期測定素子」とは、「前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子」である点で共通する。
キ　引用発明の「パルス幅測定器」は、「エッジトリガ単安定マルチバイブレータの出力パルスが被測定デバイスへ供給され、被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを」「選択して単安定マルチバイブレータへトリガパルスとして与え発振ループを構成する」ものであり、「端子１７の選択信号を高レベルにしておくと、被測定デバイス１３の出力パルスの立上りと同期したパルスで発振が発生し」、「端子１７の選択信号を低レベルにすると、被測定デバイス１３の立下りと同期したパルスの発振状態とな」るから、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ１５」は、「端子１７の選択信号を高レベルに」したときは「被測定デバイス１３の出力パルスの立上り」エッジに応答し、「端子１７の選択信号を低レベルに」したときは「被測定デバイス１３の立下り」エッジに応答すると認められる。そして、「端子１７の選択信号を高レベルに」したときと「端子１７の選択信号を低レベルに」したときとは、互いに異なる時刻であることが明らかである。
　そうすると、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ１５」は、ある時刻には「被測定デバイス１３の出力パルスの立上り」エッジに応答し、別の時刻には「被測定デバイス１３の立下り」エッジに応答するように構成されていることになる。
　これは、本件補正発明の「エッジトリガ素子」が「一時刻において前記ループにおける信号の立ち上がりトリガエッジに応答し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され」ることに相当する。
ク　一般に、単安定マルチバイブレータとは、例えば「マグローヒル科学技術用語大辞典改訂第３版」（日刊工業新聞社、２０００年３月１５日発行）の「単安定マルチバイブレーター」の項（第１０８８ページ）に「一つの安定状態と一つの不安定状態をもつマルチバイブレータ。トリガー信号はユニットを不安定状態にするために印加され、そのユニットはあらかじめ決められた時間の間だけ不安定状態にとどまった後、安定状態にもどる。」と記載されているように、トリガー信号が印加されると、あらかじめ決められた時間の間だけ動作した後、元の状態に戻る回路である。
　引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ１５」は、単安定マルチバイブレータである以上、「被測定デバイスの出力パルスの立上りと同期した前縁をもつパルスと、立下りと同期した前縁をもつパルスとを立上り立下り選択回路で選択して単安定マルチバイブレータへトリガパルスとして与え」ると、あらかじめ決められた時間の間だけ動作した後、元の状態に戻ることが明らかである。すなわち、引用発明の「エッジトリガ単安定マルチバイブレータ」である「単安定マルチバイブレータ１５」は、「被測定デバイスの出力パルスの立上りと同期した前縁をもつパルス」を「トリガパルスとして与え」ると、そのパルスの立下がりとは無関係に、あらかじめ決められた時間の経過後に元の状態に戻り、「被測定デバイスの出力パルスの」「立下りと同期した前縁をもつパルス」を「トリガパルスとして与え」ると、そのパルスの立上がりとは無関係に、あらかじめ決められた時間の経過後に元の状態に戻る。
　これは、本件補正発明の「エッジトリガ素子」が「前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする」ことに相当する。
（４）一致点及び相違点
　前記（３）の対比の結果をまとめると、本件補正発明と引用発明との一致点及び相違点は、次のとおりである。
ア　一致点
「少なくとも１つの測定対象の遅延を決定する装置であって、
前記少なくとも１つの測定対象を含有するループを形成するべく構成された回路を含み、
前記回路は、
エッジトリガ素子と、
前記ループにおける信号の周期を測定するべく前記ループに連結された周期測定素子と
を含み、
前記エッジトリガ素子は、一時刻において前記ループにおける信号の立ち上がりトリガエッジに応答し、他時刻において前記ループにおける信号の立下りトリガエッジに応答するべく構成され、
前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの一方のトリガエッジの応答に続いて、前記エッジトリガ素子が、前記立ち上がりトリガエッジ及び立ち下がりトリガエッジの他方のトリガエッジから独立した時刻にリセットをする、装置。」
イ　相違点
（ア）相違点１
　遅延を決定する「少なくとも１つの測定対象」が、本件補正発明は「回路経路」であるのに対し、引用発明は「被測定デバイス１３」である点。
（イ）相違点２
　本件補正発明の「周期測定素子」は、「前記エッジトリガ素子と前記少なくとも１つの回路経路との間において前記ループに連結された」ものであるから、
　本件補正発明の「周期測定素子」は、「エッジトリガ素子」の出力側で周期を測定するのに対し、
　引用発明では、「単安定マルチバイブレータ１５の出力は被測定デバイス１３へ供給され」、「データセレクタ２３により被測定デバイス１３の出力」「を選択して出力し」、「データセレクタ２３の出力は立上り立下り選択回路２５へ供給され」、「立上がり立下り選択回路２５の出力はオア回路２２へ供給され、オア回路２２を通じて単安定マルチバイブレータ１５へ供給され」、「立上り立下り選択回路２５の出力は周期測定器１８へも供給され」るから、
　引用発明の「周期測定器１８」（本件補正発明の「周期測定素子」に相当する。）は、「単安定マルチバイブレータ１５」（本件補正発明の「エッジトリガ素子」に相当する。）の入力側で周期を測定する点。
（５）相違点についての判断
ア　相違点１について
　引用文献２には、「半導体集積回路のスキャンパス法によるディレイテスト用のパルス信号を生成するパルス発生回路５０であって、２つの可変遅延回路５１，５２からなる遅延回路部を備えて構成されるパルス発生回路５０において、２つの可変遅延回路５１、５２からなる遅延回路部を含む正帰還ループを形成し、正帰還ループのリング発振周波数を測定し、２つの可変遅延回路５１、５２からなる遅延回路部の遅延時間を算出する」という技術事項が記載されている（前記（２）イ（イ））。
　また、引用文献４には、「ＩＣ試験装置１５と各ピンエレクトロニクスカード２０との間に、基準信号分配器４０を設けるとともに、基準信号分配器４０の各分配路に可変遅延回路４２を設け、基準信号分配器４０を含む閉ループを構成し、閉ループ発振回路が発振するパルスの周期ＴＫを測定することによって、基準信号分配路４０の遅延量を測定する」という技術事項が記載されている（前記（２）ウ（イ））。
　ここで、引用文献２に記載された「２つの可変遅延回路５１、５２からなる遅延回路部」も、引用文献４に記載された「基準信号分配器４０」も、回路経路であることが明らかであるから、回路経路を有する装置において、回路経路を含有するループを形成し、ループ内を伝わるパルスの周期を測定することによって、回路経路に沿った遅延を決定する技術は、優先日前に周知の技術である。
　一方、引用発明は、「被測定デバイス１３を通じる発振ループ」を形成し、「発振周期Ｔ１」及び「発振周期Ｔ２」を測定することによって、「被測定デバイス１３の立上りの遅延量τ１」及び「被測定デバイス１３の立下りの遅延量τ７」を測定するものである。
　引用発明と前記周知の技術とは、遅延を決定する方法が共通するから、引用発明において、遅延を決定する対象を「被測定デバイス１３」から回路経路に変更することは、前記周知の技術に基づいて当業者が適宜行い得ることである。その結果、引用発明が相違点１に係る本件補正発明の構成を備えるようになることは、明らかである。
イ　相違点２について
　引用発明は、「発振ループを構成するパルス幅測定器であって」、「端子１７の選択信号を高レベルにしておくと、被測定デバイス１３の出力パルスの立上りと同期したパルスで発振が発生し、この発振周期Ｔ１が周期測定器１８で測定され」、また、「端子１７の選択信号を低レベルにすると、被測定デバイス１３の立下りと同期したパルスの発振状態となり、その発振周期Ｔ２が周波数測定器１８で測定され」る「パルス幅測定器」であるから、測定される「発振周期Ｔ１」及び「発振周期Ｔ２」は、「パルス」が「発振ループ」を一周するのにかかる時間である。
　この時間は、「発振ループ」のどの部分で測定しても同じになることが明らかである。そして、引用発明において、この時間を「単安定マルチバイブレータ１５」の入力側で測定しなければならない理由は見当たらない。
　そうすると、引用発明において、「パルス」が「発振ループ」を一周するのにかかる時間を、「単安定マルチバイブレータ１５」の入力側ではなく、例えば「単安定マルチバイブレータ１５」の出力側（すなわち、「被測定デバイス１３」との間）で測定することとし、引用発明が相違点２に係る本件補正発明の構成を備えるようにすることは、当業者が適宜行い得る設計事項にすぎない。
（６）請求人の主張について
ア　請求人は、引用文献１に記載された発明では、「周期測定器１８」を「単安定マルチバイブレータ１５」と「被測定デバイス１３」との間に接続することはできないと主張する。
　しかし、前記（５）イのとおりであるから、請求人の主張は、採用することができない。
イ　請求人は、引用文献１に記載された発明では、「出力パルスの幅」を求めるべく「立上がりと同期したパルス」及び「立下がりと同期したパルスの双方が必要とされるため、本件補正発明のように「前記ループにおける信号の立ち上がりトリガエッジ」のみ、又は「前記ループにおける信号の立ち下がりトリガエッジ」のみに応答するエッジトリガ素子を構成することができないと主張する。
　しかし、引用文献１には、出力パルスの幅を求めることだけが記載されているのではなく、「被測定デバイス１３の立上りの遅延量τ１」及び「被測定デバイス１３の立下りの遅延量τ７」を測定することも記載されているから（前記（２）ア（ア）ｅ）、請求人の主張は、当を得ない。
（７）独立特許要件についての判断のまとめ
　本件補正発明は、引用文献１に記載された発明（引用発明）と、例えば引用文献２及び引用文献４に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
４　補正の却下の決定のむすび
　以上のとおりであるから、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものである。
　したがって、本件補正は、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下するべきものである。
　よって、補正の却下の決定の結論のとおり決定する。
第３　本願に係る発明についての判断
１　本願に係る発明
　前記第２のとおり、本件補正は却下されたので本願の請求項１ないし請求項１８に係る発明は、本願の本件補正前の請求項１ないし請求項１８に記載された事項により特定されるとおりのものである。
　特に、本願の請求項１に係る発明（以下、「本願発明」という。）は、前記第２の１（１）のとおりのものである。
２　原査定の拒絶の理由２の概要
　本願発明は、引用文献１、引用文献２及び引用文献４に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　引用文献１：特開昭６２−１４７３７１号公報（前掲）
　　引用文献２：特開２００７−２４３９６４号公報（前掲）
　　引用文献４：特開平２−１９８３７５号公報（前掲）
３　引用文献に記載された発明等
　引用文献１に記載された発明、引用文献２に記載された技術事項及び引用文献４に記載された技術事項は、前記第２の３（２）のとおりである。
４　対比・判断
　本願発明は、本件補正発明から、「前記ループに連結された周期測定素子」について、「前記ループに連結」される位置が「前記エッジトリガ素子と前記少なくとも１つの回路経路との間」である旨の限定を省き、また、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれかに応答するが、双方には応答」しない「前記エッジトリガ素子」について、「一時刻において」は「前記ループにおける信号の立ち上がりトリガエッジに応答」する一方、「他時刻において」は「前記ループにおける信号の立下りトリガエッジに応答」する旨、すなわち、「前記ループにおける信号の立ち上がりトリガエッジ又は立ち下がりトリガエッジのいずれ」「に応答する」かが切り替え可能である旨の限定を省いたものである。
　そして、本願発明の構成を全て含み、さらにこれらの限定を付加した本件補正発明は、前記第２の３のとおり、引用文献１に記載された発明（引用発明）と、例えば引用文献２及び引用文献４に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものである。
　そうすると、本願発明も同様に、引用文献１に記載された発明（引用発明）と、例えば引用文献２及び引用文献４に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものである。
５　むすび
　本願発明は、引用文献１に記載された発明（引用発明）と、例えば引用文献２及び引用文献４に記載された周知の技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶するべきものである。
　よって、結論のとおり審決する。