【手続補正書】
【提出日】平成31年3月14日(2019.3.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動作モードと待機モードの２つの動作状態を有する回路ブロックと、
所定の電圧を出力する電圧発生回路と、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、前記電圧発生回路の出力を前記基板に供給させるバイアス制御回路とを備え、前記所定の電圧は、前記待機モードにおける前記基板のバックバイアス電圧である、半導体装置。
【請求項２】
前記回路ブロックは、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴとを含み、
前記半導体装置は、
前記待機モードにおける前記ｎ型ＭＯＳＦＥＴの基板のバックバイアス電圧である第１の電圧を出力する第１の前記電圧発生回路と、
前記待機モードにおける前記ｐ型ＭＯＳＦＥＴの基板のバックバイアス電圧である第２の電圧を出力する第２の前記電圧発生回路とを備え、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるｎ型ＭＯＳＦＥＴの基板に供給し、その後、前記第１の電圧発生回路の出力を前記ｎ型ＭＯＳＦＥＴの基板に供給させる第１の前記バイアス制御回路と、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるｐ型ＭＯＳＦＥＴの基板に供給し、その後、前記第２の電圧発生回路の出力を前記ｐ型ＭＯＳＦＥＴの基板に供給させる第２の前記バイアス制御回路とを備える、請求項１記載の半導体装置。
【請求項３】
前記バイアス制御回路は、前記回路ブロックが前記待機モードから前記動作モードへ遷移するときに、前記基板に蓄積された電荷をキャパシタへ供給し、その後、前記基板と第２の電圧の供給源とを接続し、第２の電圧は、前記動作モードにおける前記基板のバックバイアス電圧である、請求項１記載の半導体装置。
【請求項４】
前記バイアス制御回路は、
第１のノードと前記第２の電圧の供給源との間に配置された前記キャパシタと、
前記第１のノードと前記電圧発生回路の出力の間の経路を接続するか、または遮断するかを切り替え可能な第１のスイッチと、
前記基板と、前記電圧発生回路とを接続するか、前記第１のノードとを接続するか、または前記第２の電圧の供給源とを接続するかを切り替え可能な第２のスイッチとを備える、請求項３記載の半導体装置。
【請求項５】
前記動作モード時には、前記第１のスイッチは、前記経路を接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへの遷移指示を受けたときに、前記第１のスイッチは、前記経路を遮断し、前記第２のスイッチは、まず、前記基板と前記第１のノードとを接続し、その後、前記基板と前記電圧発生回路とを接続し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、まず、前記第１のスイッチは、前記経路を遮断し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、その後、前記第１のスイッチは、前記経路を接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続する、請求項４記載の半導体装置。
【請求項６】
前記バイアス制御回路は、
第１のノードと第２のノードとの間に配置された前記キャパシタと、
前記第１のノードと、前記電圧発生回路の出力とを接続するか、前記第２の電圧の供給源とを接続するか、または開放状態となるかを切り替え可能な第１のスイッチと、
前記基板と、前記電圧発生回路とを接続するか、前記第１のノードとを接続するか、または前記第２の電圧の供給源とを接続するかを切り替え可能な第２のスイッチと、
前記第２のノードと、第３の電圧の供給源と接続するか、または前記第２の電圧の供給源と接続するかを切り替え可能な第３のスイッチとを備える、請求項３記載の半導体装置。
【請求項７】
前記動作モード時には、
まず、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続する、請求項６記載の半導体装置。
【請求項８】
前記動作モード時には、
まず、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記第１のノードと前記電圧発生回路の出力とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記第１のノードと前記電圧発生回路の出力とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続する、請求項６記載の半導体装置。
【請求項９】
動作モードと待機モードの２つの動作状態を有する複数の回路ブロックと、
前記複数の回路ブロックに共通に設けられた所定の電圧を出力する電圧発生回路と、
前記複数の回路ブロックに、ぞれぞれ対応して設けられた複数のバイアス制御回路とを備え、
前記複数のバイアス制御回路の各々は、対応する回路ブロックが選択されたときに、前記対応する回路ブロックが前記動作モードの期間において、前記電圧発生回路から供給される電荷を蓄積し、前記対応する回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記対応する回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、前記電圧発生回路の出力を前記基板に供給させ、
複数の回路ブロックの各々は、優先度を有し、前記優先度に基づいて選択され、前記所定の電圧は、前記待機モードにおける前記基板のバックバイアス電圧である、半導体装置。
【請求項１０】
動作モードと待機モードの２つの動作状態を有する複数の回路ブロックと、
前記複数の回路ブロックに共通に設けられた所定の電圧を出力する電圧発生回路と、
前記複数の回路ブロックに、ぞれぞれ対応して設けられた複数のバイアス制御回路とを備え、
使用しない回路ブロックのバイアス制御回路は、使用する回路ブロックの動作モードにおいて、前記電圧発生回路の出力を前記使用しない回路ブロックのＭＯＳＦＥＴの基板である第１の基板に供給し、
使用する回路ブロックのバイアス制御回路は、前記使用する回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記第１の基板に蓄積された電荷を前記使用する回路ブロックに含まれるＭＯＳＦＥＴの基板である第２の基板に供給し、その後、前記電圧発生回路の出力を前記第２の基板に供給させる、半導体装置。
【請求項１１】
前記複数の回路ブロックに共通に設けられた共通配線を備え、
前記バイアス制御回路は、
対応する回路ブロックに含まれるＭＯＳＦＥＴの基板と、前記電圧発生回路とを接続するか、第２の電圧の供給源と接続するか、または開放状態となるかを切り替え可能な第１のスイッチと、
前記第１のスイッチと前記基板との間の経路上のノードと前記共通配線とを接続するか、または接続しないかを切り替え可能な第２のスイッチと含む、
前記第２の電圧は、前記動作モードにおける前記基板のバックバイアス電圧である、請求項１０記載の半導体装置。
【請求項１２】
前記使用する回路ブロックが動作モードにおいて、前記使用しない回路ブロックのバイアス制御回路において、前記第１のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続せず、前記使用する回路ブロックのバイアス制御回路において、前記第１のスイッチは、前記基板と前記第２の電圧の供給源と接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続せず、
前記使用する回路ブロックが前記動作モードから前記待機モードへ遷移する指示を受けたときに、
前記使用しない回路ブロックのバイアス制御回路において、前記第１のスイッチは、開放状態となり、前記第２のスイッチは、前記ノードと前記共通配線とを接続し、
前記使用する回路ブロックのバイアス制御回路において、まず、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記ノードと前記共通配線とを接続し、その後、前記第１のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続しない、請求項１１記載の半導体装置。