【事件の表示】
　特願２０１８−　７３４０１「炭化珪素半導体装置」拒絶査定不服審判事件〔平成３０年　８月　９日出願公開、特開２０１８−１２５５５３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２４年５月３１日に出願した特願２０１２−１２５２５４号（以下「原出願」という。）の一部を平成２９年５月２２日に新たな特許出願とした特願２０１７−１０１２６３号の更にその一部を平成３０年４月５日に新たな特許出願としたものであって，その手続の経緯は以下のとおりである。
　平成３１年　　１月２１日付け　　拒絶理由通知書
　平成３１年　　３月２８日　　　　意見書の提出
　令和　元年　　６月２７日付け　　拒絶査定
　令和　元年　１０月　１日　　　　審判請求書及び手続補正書の提出
　令和　２年　　７月　６日付け　　拒絶理由通知書
　令和　２年　　９月　３日　　　　意見書及び手続補正書の提出
第２　本願発明
　本願の請求項１〜３に係る発明は，令和２年９月３日に提出の手続補正書により補正された特許請求の範囲の請求項１〜３に記載された事項により特定されるものであり，そのうちの請求項１に係る発明（以下「本願発明１」という。）は，以下のとおりのものと認められる。
「第１導電型ワイドバンドギャップ半導体基板と，
　前記第１導電型ワイドバンドギャップ半導体基板の表面に堆積された，前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層と，
　前記第１導電型ワイドバンドギャップ半導体堆積層の，前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第１の第２導電型半導体領域と，
　前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と，前記金属膜上に形成され前記金属膜より厚い電極用金属膜と，前記第１の第２導電型半導体領域とで構成された素子構造と，
　前記第１導電型ワイドバンドギャップ半導体堆積層の，前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ，前記素子構造の周辺部を囲む第２の第２導電型半導体領域と，
　前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する，第３の第２導電型半導体領域と，
　前記第３の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する，第４の第２導電型半導体領域と，
　前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜と，
　を備え，
　前記第１の第２導電型半導体領域は，前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く，
　前記第３の第２導電型半導体領域は，前記第２の第２導電型半導体領域よりも低いアクセプタ濃度であり，かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接しており，
　前記第４の第２導電型半導体領域は，前記第３の第２導電型半導体領域よりも低いアクセプタ濃度であり，かつ前記第３の第２導電型半導体領域および前記第４の第２導電型半導体領域が接しており，
　前記金属膜の端部は，前記第２の第２導電型半導体領域の一部に接し，かつ，前記絶縁膜上に延在し，前記金属膜の外端部および前記電極用金属膜の外端部は，前記絶縁膜を介して前記第２の第２導電型半導体領域上にのみ位置することを特徴とする炭化珪素半導体装置。」
第３　当審拒絶理由の概要
　当審による令和２年７月６日付け拒絶理由通知書の拒絶の理由（以下「当審拒絶理由」という）は，この出願の請求項１〜２に係る発明は，本願の出願日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例１〜２に記載された発明に基づいて，請求項３に係る発明は，本願の出願日前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例１〜３に記載された発明に基づいて，その出願日前にその発明の属する技術の分野における通常の知識を有するものが容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用例１：特開２００２−３１４０９８号公報
引用例２：特開２０１１−１６５８５６号公報
引用例３：特開２０１１−４４６８８号公報
第４　引用例の記載と引用発明１
１．引用例１の記載
　当審拒絶理由で引用された，原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった刊行物である特開２００２−３１４０９８号公報（引用例１）には，図１とともに次の記載がある。（下線は当審による。以下同じ。）
「【０００１】
【発明の属する技術分野】この発明は半導体装置に関し，
更に詳しくは，例えばパワーエレクトロニクス機器・システム，情報関連機器の電源，各種モータの制御などに用いることが出来るショットキバリアダイオード（以下において，「ＳＢＤ」と言う。）に関する
「【００２２】図１に示すように，本発明の実施の形態に係る半導体装置は，
第１導電型の第１半導体領域（ｎ型シリコン領域）３，３Ａと，第１半導体領域３，３Ａの表面に形成され，且つ第１半導体領域３Ａをその内部に島状に露出させるための複数の開口部を有する第２導電型の第２半導体領域（ｐ型シリコン領域）５と，複数の開口部に露出した第１半導体領域３Ａの表面に，第１半導体領域３Ａとショットキ接合をなすように形成されたショットキ電極層（７，８）とを備えている
ショットキ電極層（７，８）は，第１半導体領域３，３Ａに対してショットキ障壁を有し，且つ第１半導体領域３，３Ａとの金属学的反応性が弱いバリアメタル層７と，バリアメタル層７よりも高電導性の表面電極層８との２層構造からなる
「【００２５】又，図１及び図３に示すように，
ｎ型シリコン領域３の表面にはフィールド酸化膜６が形成されている。そして，フィールド酸化膜６のｎ型シリコン領域３の表面を露出する開口部が活性領域６Ａを定義している
ショットキー電極（７，８）は，活性領域６Ａの全域，更には活性領域６Ａの周辺のフィールド酸化膜６上にまで延長形成されている
【００２６】
ショットキー電極（７，８）は，ｎ型シリコン領域３に対する一定のショットキー障壁を有するバリアメタル層７及び表面電極層８の２層構造である
バリアメタル層７は，更に実質的なショットキバリア金属層としての機能を果たしている
【００２７】表面電極層８は，ｎ型シリコン領域３に対する一定のショットキー障壁を有し，且つバリアメタル層よりも高電導性の金属である。例えばアルミニウム（Ａｌ），アルミニウム合金（Ａｌ−１％Ｓｉ），金（Ａｕ），銅（Ａｕ），銀（Ａｇ）などが表面電極層８として使用可能である。バリアメタル層７が実質的なショットキバリア金属層としての機能を果たしているので，表面電極層８のｎ型シリコン領域３に対するショットキー障壁は低くても構わない。実用的には，加工の容易なＡｌ若しくはアルミニウム合金（Ａｌ−１％Ｓｉ）が好適である。更に，シリコン基板４の他方の主面，即ち，オーミックコンタクト層２の裏面には，裏面電極層（オーミック電極層）９が形成されている。
【００２８】なお，このＳＢＤ１においては，
フィールド酸化膜６の下部のｎ型シリコン領域３の表面には，ｐ型のガードリング領域１０が開口縁に沿うように環状に形成されている
このガードリング領域１０は，ガードリング領域１０から拡がる空乏層とｐ型シリコン領域５から拡がる空乏層とが合成された曲率半径の大きな空乏層により，ショットキ接合界面における電界を緩和し，活性領域６Ａにおけるショットキバリア耐圧を向上させている
「【００３６】図１に示す本発明の実施の形態に係るＳＢＤ１の製造方法説明する：
（イ）最初に，図１に示すように，
不純物密度１ｘ１０19 ｃｍ-3，厚さ３００〜６００μｍのｎ型低抵抗Ｓｉ基板２上に
エピタキシャル成長法により
ｎ型シリコン領域３を形成する
「【００４８】又，
本発明では，シリコン以外の半導体材料として，ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）などの化合物半導体材料を用いることも可能である
　引用例１の図１として，以下の図面が示されている。
２．引用例１の記載事項の整理
　上記１．の摘記によれば，引用例１には次の事項が記載されているものと理解できる。
ア　ｎ型低抵抗Ｓｉ基板２上にエピタキシャル成長法により，前記ｎ型Ｓｉ基板より不純物濃度が低いｎ型シリコン領域３，３Ａを形成すること。（段落［００２２］，［００３６］）
イ　ｎ型シリコン領域３の表面にｐ型シリコン領域５を選択的に形成すること（段落［００２２］及び図１）
ウ　ｎ型シリコン領域３，３Ａとショットキー接合をなすように形成されたショットキー電極層（７，８）が，ｎ型シリコン領域３に対する一定のショットキー障壁を有するバリアメタル層７と及び表面電極層８の２層構造であること（段落［００２２］，［００２６］）
エ　ｎ型シリコン領域３，３Ａの表面にフィールド酸化膜６が形成され，フィールド酸化膜６のｎ型シリコン領域３の表面を露出する開口部が形成されること。（段落［００２５］）
オ　フィールド酸化膜６の下部のｎ型シリコン領域３の表面に，ｐ型のガードリング領域１０が，フィールド酸化膜６の開口部の縁に沿うように環状に形成されること。（段落［００２８］）
カ　ショットキー電極（７，８）が，活性領域６Ａの全域及び活性領域６Ａの周辺のフィールド酸化膜６上にまで延長形成されること。（段落［００２５］，［００２８］）
キ　バリアメタル層７が，ｐ型ガードリング領域と接すること。また，ショットキー電極（７，８）の外端がフィールド酸化膜６を介してガードリング領域１０の上に位置すること。（図１）
３．引用発明１
　上記２．ア〜キの事項から，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
「ｎ型低抵抗Ｓｉ基板２と，
　前記ｎ型低抵抗Ｓｉ基板２の表面にエピタキシャル成長された，前記ｎ型Ｓｉ基板２よりも不純物濃度の低いｎ型シリコン領域３，３Ａと，
　前記ｎ型シリコン領域３，３Ａの表面に選択的に形成されたｐ型シリコン領域５と，
　前記ｎ型シリコン領域３，３Ａに対してショットキー障壁を有するバリアメタル層７と，前記金属膜上に形成された表面電極層８と，
前記ｎ型シリコン領域３，３Ａの表面に形成されたフィールド酸化膜６と，
前記フィールド酸化膜６の下部の前記ｎ型シリコン領域３，３Ａの表面に形成され，前記フィールド酸化膜６に形成された前記ｎ型シリコン領域３，３Ａの表面を露出する開口部の縁に沿うように環状に形成されたｐ型のガードリング領域１０と，
　を備え，
　前記バリアメタル層７は，ｐ型ガードリング領域１０に接し，前記フィールド酸化膜６上に延長形成され，前記バリアメタル層７の外端及び前記表面電極層８の外端は，前記フィールド酸化膜６を介して前記ｐ型ガードリング領域１０の上に位置する
半導体装置。」
４．引用例２の記載
　当審拒絶理由で引用された，原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった刊行物である特開２０１１−１６５８５６号公報（引用例２）には，図９，１１とともに次の記載がある。
「【００３７】
　本実施の形態の注入マスクを用いて，図８〜図１０に示すＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を形成することが可能である。図８のように１つのＪＴＥ領域を形成する場合，ＧＲ（Ｇｕａｒｄ ｒｉｎｇ）領域５をマスクなし（開口率１００％），第１ＪＴＥ６を開口率５０％となるように形成した注入マスクでイオン注入を行って形成する。又は，
図９のように２つのＪＴＥ領域を形成する場合，ＧＲ領域５をマスクなし，第１ＪＴＥ６を開口率６６％，第２ＪＴＥ７を３３％となるように形成した注入マスクでイオン注入を行って形成する
このように開口率を領域毎に変えた注入マスクを形成することによって，１度のマスク工程とイオン注入工程によって複数の不純物濃度が異なる領域を持つＪＴＥ耐圧構造を形成することが出来る
【００３８】
　
本実施の形態で説明した注入マスクを用いて，ショットキーダイオードの終端構造を形成する例を図１１に示す。図９に示したように，それぞれ不純物濃度の異なるＧＲ領域，第１ＪＴＥ６，第２ＪＴＥ７（ＪＴＥの数は任意）を炭化珪素半導体層に形成する
図１１（ａ）に例示するように，ＧＲ領域５はマスクなし，第１ＪＴＥ６はストライプ状の単位マスクのストライプ幅ｄ1＝３００ｎｍ，マスク間隔ｄ2＝３００ｎｍとし（開口率５０％），第２ＪＴＥ７は円形の単位マスクで半径ｒ＝２５０ｎｍ，マスク間隔ｄ＝１００ｎｍとする（開口率３７％）
【００３９】
　その後，ショットキー電極１０，表面電極１１，裏面電極９，保護膜１２を形成することにより図１１（ｂ）に示すショットキーダイオードが形成される。
【００４０】
　
ショットキーダイオードが図１１（ｃ）に示すようなＭＰＳあるいはＪＢＳ構造である場合，ショットキー電極１０下に形成するｐ型領域１３を終端構造のｐ型領域（ＧＲ５，第１ＪＴＥ６，第２ＪＴＥ７）（ＪＴＥの数は任意）と同一のマスク工程，イオン注入工程により形成し，製造工程を簡略化することが出来る
あるいは，ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７を同一マスクで形成した後，ショットキー電極１０下のｐ型領域１３のみ追加のイオン注入を行っても良い
　引用例２の図９として，以下の図面が示されている。
　引用例２の図１１（ａ）〜（ｃ）として，以下の図面が示されている。
第５　対比
１．本願発明１と引用発明１の対比
　本願発明１と上記引用発明１とを対比する。
ア　引用発明１の「ｎ型」及び「ｐ型」は，本願発明１の「第１導電型」及び「第２導電型」にそれぞれ相当する。
イ　引用発明１の「ｎ型低抵抗Ｓｉ基板２」は本願発明１の「第１導電型ワイドギャップ半導体基板」に対応し，両者はともに「第１導電型半導体基板」である点で共通する。
ウ　引用発明１の「ｎ型シリコン領域３，３Ａ」は，「ｎ型低抵抗Ｓｉ基板２」上にエピタキシャル成長された領域であること及び図１からみて，「ｎ型低抵抗Ｓｉ基板２」の表面に堆積された半導体堆積層であるといえる。
　そうすると，引用発明１の「ｎ型シリコン領域３，３Ａ」は，本願発明１の「第１導電型ワイドギャップ半導体堆積層」に対応し，両者はともに「第１導電型半導体基板の表面に堆積された」「第１導電型半導体堆積層」である点で共通する。
エ　引用発明１の「ｎ型半導体領域３，３Ａの表面」とは，引用例１の図１から明らかに，「ｎ型低抵抗Ｓｉ基板２」の反対側の表面であるといえる。また，引用発明１における「ｐ型シリコン領域５」が，本願発明１の「第１の第２導電型半導体領域」に相当する。
　そうすると，本願発明１と引用発明１は，「ワイドギャップ半導体」である点を除き，「前記第１導電型ワイドバンドギャップ半導体堆積層の，前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第１の第２導電型半導体領域」を備える点で一致する。
オ　引用発明１の「バリアメタル層７」及び「表面電極層８」は，本願発明１における「金属膜」及び「電極用金属膜」にそれぞれ相当する。また，引用例１の図１からみて，引用発明１の「表面電極層８」が「バリアメタル層７」よりも厚いことは明らかである。
カ　上記エ〜オから，本願発明１と引用発明１は，「ワイドギャップ半導体」である点を除き，ともに「素子構造」を備える点で一致する。
キ　引用発明１の「ｐ型のガードリング領域１０」は，本願発明１の「第２の第２導電型半導体領域」に相当する。また，上記エで検討したとおり，引用発明１の「前記ｎ型シリコン領域３，３Ａの表面」は本願発明１の「前記第１導電型ワイドバンドギャップ半導体堆積層の，前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層」に対応する。
　また，ガードリングが素子周辺部にあって素子領域を囲むことは技術常識であるから，引用発明１の「ｐ型のガードリング領域１０」は「素子構造の周辺部を囲む」ものであると理解できる。このことは，引用例１の段落［００２５］に，引用発明１の「フィールド酸化膜６に形成された」「開口部」が，「活性領域６Ａ」を定義し，当該「活性領域６Ａ」内部には「ｐ型シリコン領域５」が配置され，当該「活性領域６Ａ」の表面に露出したｎ型シリコン領域３の表面にショットキー電極（７，８）が形成されたものであると記載されていること，当該「開口部」の縁に沿うように「ガードリング領域１０」が形成されることからも明らかである。
　そうすると，本願発明１と引用発明１は，「ワイドギャップ半導体」であることを除き，ともに「前記第１導電型ワイドバンドギャップ半導体堆積層の，前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ，前記素子構造の周辺部を囲む第２の第２導電型半導体領域」を備える点で一致する。
ク　引用発明１の「フィールド酸化膜６」が本願発明１の「絶縁膜」に相当する。ここで，引用発明１の「ｐ型のガードリング領域１０」が「フィールド酸化膜６」の下部に形成されるものであり，また，ガードリング領域が素子周辺部に形成されることは技術的に明らかなことであるから，引用発明１の「フィールド酸化膜６」も「素子構造の周辺部」を覆うものであるといえる。さらに，引用例１の図１から，引用発明１の「フィールド酸化膜６」と「ｐ型のガードリング領域１０」の一部が接していることは明らかである。
そうすると，本願発明１と引用発明１はともに，「前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜」を備える点で一致する。
ケ　引用発明１の「前記バリアメタル層７は，ｐ型ガードリング領域１０に接し，前記フィールド酸化膜６上に延長形成され，前記バリアメタル層７の外端及び前記表面電極層８の外端は，前記フィールド酸化膜６を介して前記ｐ型ガードリング領域１０の上に位置する」ことは，本願発明１の「前記金属膜の端部は，前記第２の第２導電型半導体領域の一部に接し，かつ，前記絶縁膜上に延在し，前記金属膜の外端部および前記電極用金属膜の外端部は，前記絶縁膜を介して前記第２の第２導電型半導体領域上にのみ位置すること」に相当する。
２．一致点・相違点
　上記１．ア〜ケによれば，本願発明１と引用発明１の一致点及び相違点は以下のとおりである。
＜一致点＞
「第１導電型半導体基板と，
　前記第１導電型半導体基板の表面に堆積された，前記第１導電型半導体基板よりも不純物濃度の低い第１導電型半導体堆積層と，
　前記第１導電型半導体堆積層の，前記第１導電型半導体基板側に対して反対側の表面層に選択的に設けられた第１の第２導電型半導体領域と，
　前記第１導電型半導体堆積層とショットキー接合を形成する金属膜と，前記金属膜上に形成され前記金属膜より厚い電極用金属膜と，前記第１の第２導電型半導体領域とで構成された素子構造と，
　前記第１導電型半導体堆積層の，前記第１導電型半導体基板側に対して反対側の表面層に選択的に設けられ，前記素子構造の周辺部を囲む第２の第２導電型半導体領域と，
　前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜と，
　を備え，
　前記金属膜の端部は，前記第２の第２導電型半導体領域の一部に接し，かつ，前記絶縁膜上に延在し，前記金属膜の外端部および前記電極用金属膜の外端部は，前記絶縁膜を介して前記第２の第２導電型半導体領域上にのみ位置することを特徴とする半導体装置。」
＜相違点１＞
　本願発明１は，「炭化珪素半導体装置」であるのに対し，引用発明１では,「半導体装置」が炭化珪素を用いて構成されることは特定されていない点。
＜相違点２＞
　本願発明１では「半導体基板」及び「堆積層」が「ワイドギャップ半導体」であるのに対し，引用発明１では，「ｎ型低抵抗Ｓｉ基板２」と「ｎ型シリコン領域３，３Ａ」が，ワイドギャップ半導体ではない点。
＜相違点３＞
　本願発明１では，「前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する，第３の第２導電型半導体領域」及び「前記第３の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する，第４の第２導電型半導体領域」を備えるのに対し，引用発明１では，これらの領域を備えることが特定されていない点。
＜相違点４＞
　本願発明１では，「前記第１の第２導電型半導体領域は，前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く」と特定されているのに対し，引用発明１では，「ｐ型シリコン領域５」と「ｐ型ガードリング領域１０」のアクセプタ濃度の関係が特定されていない点。
＜相違点５＞
　本願発明１では，
「前記第３の第２導電型半導体領域は，前記第２の第２導電型半導体領域よりも低いアクセプタ濃度であり，かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接しており，
　前記第４の第２導電型半導体領域は，前記第３の第２導電型半導体領域よりも低いアクセプタ濃度であり，かつ前記第３の第２導電型半導体領域および前記第４の第２導電型半導体領域が接しており」
と特定されているのに対し，引用発明１では，当該特定事項を有さない点。
第６　相違点についての判断
１．相違点１及び２について
　事案に鑑み，はじめに相違点１及び２についてまとめて検討する。
ア　炭化珪素（ＳｉＣ）半導体を用いてＪＢＳ構造のショットキーダイオードを形成すること，具体的には，ｎ型炭化珪素半導体基板上に形成したｎ型炭化珪素層の表面にｐ型半導体領域を選択的に形成して，ＪＢＳ構造のショットキーダイオードを形成することは，以下の周知例１〜周知例３にも記載されているように，既に周知の技術であったといえる。
イ　一方，引用例１の段落［００４８］には，引用例１に記載された発明において，シリコン以外の半導体材料として，ガリウムヒ素（ＧａＡｓ）や炭化珪素（ＳｉＣ）を用いることが可能であることが記載されている。引用例１の当該記載に照らせば，引用発明１は,その半導体材料としてシリコンを用いなければ成立しないものではなく，むしろシリコン以外の半導体材料を適宜用い得ることが示唆されていると理解できる。
ウ　さらに，引用例１の段落［０００１］から，引用発明１はパワーエレクトロニクス分野のショットキーバリアダイオードに関する発明であると理解できる。そして，炭化珪素が，シリコンよりも高耐圧でありパワーエレクトロニクスに好適な半導体材料であることは，下記周知例２の段落［０００２］や，下記周知例３の段落［０００２］〜［０００３］に記載のとおり，当業者の技術常識である。
エ　以上によれば，引用発明１の「半導体装置」を「炭化珪素半導体装置」とすること，及び，引用発明１の「ｎ型低抵抗Ｓｉ基板２」と「ｎ型シリコン領域３，３Ａ」を「ワイドギャップ半導体」で形成すること，すなわち，引用発明１において上記相違点１，２に係る構成とすることは，当業者が適宜なし得た設計変更であるといえる。
○周知例１：特開２００８−２８２９７３号公報
　原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例１（令和元年６月２７日付け拒絶査定で引用された引用文献２）には，図１とともに次の記載がある。
「【０００１】
　
本発明は，炭化珪素（以下，ＳｉＣという）を用いて構成されたジャンクションバリアショットキーダイオード（以下，ＪＢＳという）を備えるＳｉＣ半導体装置に関するものである
「【００２１】
（第１実施形態） 
　本発明の第１実施形態について説明する。
図１に，本実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図を示す
【００２２】
　図１に示すように，
ＳｉＣ半導体装置は，例えば２×１０18〜１×１０21ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ+型基板１を用いて形成されている
主表面１ａ上には，基板１よりも低いドーパント濃度，例えば５×１０15（±５０％）ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ-型ドリフト層２が積層されている
ｎ+型基板１およびｎ-型ドリフト層２のセル部にＳＢＤ１０が形成されていると共に，その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている
「【００２５】
　さらに，
終端構造を構成する部分のうち最もセル部側に位置しているｐ型リサーフ層６の内側（内周側）の端部よりもさらに内側に，ショットキー電極４と接するように構成されたｐ型層８が形成されることで，ｐ型層８とｎ-型ドリフト層２によるＰＮダイオードが作り込まれたＪＢＳを構成している
　周知例１の図１として，以下の図面が示されている。
○周知例２：国際公開第２０１１／１５１９０１号
　原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例２には，図８（ｂ）とともに次の記載がある。
「[０００２]  　
炭化珪素半導体（ＳｉＣ）は，シリコン半導体と比べてバンドギャップが大きく，絶縁破壊電界は１桁程度大きいという特徴を持つため，パワーデバイスとして有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のショットキーダイオードは，デバイスの構成上スイッチング動作時の逆方向電流（リカバリ電流）が流れないため，パワーモジュールの損失低減技術として有効である
[０００３]  　ショットキーダイオードの整流作用は，金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁によってなされている。ショットキー障壁高さの高い金属材料を用いることで逆方向漏れ電流を小さくすることができるが，同時に順方向立ち上がり電圧は高くなる。また，ショットキー障壁高さの低い金属材料を用いることで順方向立ち上がり電圧を低くすることができるが，同時に逆方向漏れ電流は大きくなる。
[０００４]  　一方，
逆方向電圧印加時に金属／半導体界面（以下，ショットキー界面と呼ぶ）にかかる電界を緩和することで逆方向漏れ電流を抑制する構造として，ショットキー界面部に複数の接合障壁を設ける接合障壁（Ｊｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ）ショットキーダイオード（以下，ＪＢＳダイオードと呼ぶ）と呼ばれる構造が提案されている
１は炭化珪素ｎ+基板を，２はｎ−ドリフト層を，３はｐ+領域を，５はアノード電極を，６はカソード電極を示している
「[００３５]  　（実施の形態２）
　実施の形態２では，実施の形態１についてショットキー電極５端近辺の構造について，さらにｎ型半導体領域４を設けた構造である。
図８は，図２２のＢ−Ｂ’切断面における断面図であり，ＪＢＳダイオードのショットキー電極５端近辺の断面構造を示している
（ｂ）ｎ−型ＳｉＣドリフト層２上に形成した絶縁膜１０を通例のリソグラフィとドライエッチングもしくはウェットエッチングにより加工し，ショットキー電極５を形成し，ｐ型半導体領域（ガードリング）９の上部であり絶縁膜１０上で端部が形成されるように電極を加工する構造が一般的に用いられる
　周知例２の図８（ｂ）として，以下の図面が示されている。
○周知例３：特表２００８−５４１４５９号公報
　原出願の出願日前に頒布された又は電気通信回線を通じて公衆に利用可能となった上記周知例３には，図２とともに次の記載がある。
「【０００２】
　
例えば，約６００Ｖから約２．５ｋＶの電圧を取り扱うことができる高電圧炭化シリコン（ＳｉＣ）ショットキーダイオード（Schottky diode）は，それらの作用面積に応じ，約１００アンペア以上もの電流を取り扱うことができる。高電圧ショットキーダイオードは，特に電力調節，配電および電力制御の分野において，いくつかの重要な用途を有する
【０００３】
　そのような用途において重要なＳｉＣショットキーダイオードの特性は，そのスイッチング速度である。
シリコンベースのＰＩＮデバイスは，一般に比較的低いスイッチング速度を示す
対照的に，炭化シリコンベースのショットキーデバイスは理論的に，はるかに高いスイッチング速度，例えばシリコンの約１００倍以上のスイッチング速度が可能である。さらに，炭化シリコンデバイスは，シリコンデバイスよりも高い電流密度を取り扱うことが可能であることがある
「【０００４】
　
４Ｈ−ＳｉＣのショットキー障壁ダイオードは，非常に低い比オン抵抗および非常に速いターンオフ特性を有することができる。デバイス性能を向上させるために，ショットキーダイオードにｐ＋ｎ接合格子を組み込んで，接合障壁ショットキー（Junction-Barrier Schottky：ＪＢＳ）構造を形成することが試みられた
「【０００６】
　
図２に，注入された接合障壁格子を有する従来のＳｉＣショットキーダイオードを示す
【０００７】
　図２に示されているように，
この従来のデバイスは，ｎ＋ＳｉＣ基板１０上に比較的に薄い（約０．５μｍ）ｎ＋ＳｉＣエピタキシャル層１２を含む。ｎ＋ＳｉＣエピタキシャル層１２上には，ｎ−ＳｉＣエピタキシャル層１４がある
ｎ−ＳｉＣエピタキシャル層１４内にはｐ型ＳｉＣの注入領域１６が形成されており
接合障壁格子上にショットキーコンタクト（Schottky contact）２２が形成され，これは酸化層上まで延びる
　周知例３の図２として，以下の図面が示されている。
２．相違点３及び５について
　次に，相違点３及び５についてまとめて検討する。
ア　ＪＢＳ構造のショットキーダイオードの終端構造として，ガードリング領域の周囲に第１ＪＴＥ領域及び第２ＪＴＥ領域をさらに設けた構造は，引用例２の段落［００３７］〜［００４０］及び図９，１１に記載された公知の構造である。ここで，引用例２の「第１ＪＴＥ」が「ＧＲ領域」よりも低い不純物濃度であり，かつ「ＧＲ領域」と「第１ＪＴＥ」が接していること，及び，「第２ＪＴＥ」が「第１ＪＴＥ」よりも低い不純物濃度であり，かつ「第１ＪＴＥ」が「第２ＪＴＥ」と接していることは，引用例２の段落［００３７］の記載や，図９及び図１１（ａ）のマスク形状からも明らかである。
イ　一方，上述のとおり引用発明１はパワーエレクトロニクス分野におけるショットキーダイオードの発明であり，パワーエレクトロニクス分野において，素子耐圧の向上を図ることは当業者の不断の技術課題である。また，引用発明１と上記引用例２とは，ガードリング領域を有するＪＢＳ構造のショットキーダイオードである点で共通する。
ウ　そうすると，上記引用例２に記載された，ガードリング領域の周囲にさらに複数のＪＴＥを設けた耐圧構造を参照し，引用発明１においてガードリング領域の周囲にさらに複数のＪＴＥを設けた耐圧構造に変更することは，当業者が容易になし得た設計変更であるといえる。その際，ガードリング領域と複数のＪＴＥ領域の不純物濃度の関係を上記引用例２に記載されたのと同様とすることは，上記引用例２の公知技術適用の具体化に当たり自然に行うことであるといえる。
　よって，引用発明１において引用例２に開示された公知の構造を適用し，上記相違点３及び５に係る構成とすることは，当業者が容易に想到し得たことである。
３．相違点４について
　最後に，相違点４について検討する。
　ＪＢＳ構造を構成するｐ型領域及びｐ型ガードリング領域の不純物濃度は当業者の設計事項であるところ，引用例２の段落［００４０］には，「あるいは，ショットキー電極１０下のｐ型領域１３と終端構造のｐ型領域５〜７を同一マスクで形成した後，ショットキー電極１０下のｐ型領域１３のみ追加のイオン注入を行っても良い。」との記載があり，前者を後者よりも高不純物濃度に設定する技術は既に知られた技術であったといえる。
　そうすると，引用発明１において上記引用例２に記載の公知技術を適用することにより上記相違点４に係る構成とすることは，当業者が容易になし得たことである。
４．小括
　したがって，本願発明１は，周知例１〜３に示される周知技術に照らし，引用発明１に対し引用例１及び引用例２に記載された技術的事項を適用することにより，当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
５．請求人の主張について
ア　令和２年９月３日提出の意見書において請求人は，引用発明１に引用例２の技術を適用することはできない旨を，以下のとおり主張している。
「まず，引用文献１は，シリコンの縦型素子であります。そして，図１および図９の断面図では，１段のガードリングのみしか記載されておりません。更に，［００４９］に「ガードリング領域１０を備える構成としたが，これに代えてダブルガードリング構造や，フィールドリング構造，ＶＬＤ構造，ＳＩＰＯＳ構造などを設ける構成としても勿論良い」と記載しているように，ＪＴＥ構造でもよいとは記載されておりません。
シリコンの素子で，ＪＴＥ構造を形成する場合，ＪＴＥのドーズ量を１×１０１２ｃｍ−２と低くしなければなりません。そして，シリコン素子でＪＴＥ構造にメタルフィールドプレート構造を加えるとメタルフィールドプレート下のフィールド酸化膜が破壊してしまうのでフィールドプレートを形成することができません。そこで，フィールドプレート無しのＪＴＥ構造とした場合，最大±２×１０１２ｃｍ−２程度の表面電荷の影響を直接受けてしまうので耐圧を安定的に維持することができません。よって，シリコンの素子では，ＪＴＥ構造を採用せず，ガードリング構造を採用しているのであります。
また，引用文献１には，［００３６］に「不純物密度１×１０１９ ｃｍ―３ ，厚さ３００〜６００μｍのｎ型低抵抗Ｓｉ基板２上に，エピタキシャル成長法により不純物密度１×１０１５ｃｍ―３ 〜１ｘ１０１７ ｃｍ―３ 程度，好ましくは３×１０１６ ｃｍ―３程度，厚さ５〜５０μｍ程度，好ましくは１０μｍ〜２０μｍ程度のｎ型シリコン領域３を形成する。」と記載されております。エピタキシャル層の不純物密度を１×１０１５ｃｍ―３，厚さを５０μｍ，アバランシェ時の最大電界強度を０．３ＭＶ／ｃｍとすると耐圧は２５０Ｖ程度となります。これは，一般的な電力用半導体素子の耐圧６００Ｖ以上とは異なる低耐圧であります。
引用文献２は，ＪＴＥ構造であります。当業者ならばシリコン半導体素子でガードリング構造を採用している引用文献１に，ＪＴＥ構造を採用している引用文献２のＪＴＥ構造を組み合わせようとは考えません。」
　しかしながら，上記第６の１．イで言及したとおり，引用例１には，引用発明１にＳｉＣ等のシリコン以外の半導体材料を適用できることが示唆されているから，引用発明１においてＳｉＣで用いられるＪＴＥ構造を採用することは，格別の困難なくなし得たことである。よって，上記請求人の主張は採用できない。
イ　また，上記意見書において請求人は，引用発明１と引用例２では電極形状が相違するので組み合わせることはできない旨を以下のとおり主張している。
「更に，引用文献２は，図面の［図１１（ｂ）,（ｃ）］，［図１２］に記載されたように，ショットキー電極１０の端部はＧＲ領域（終端構造のｐ型領域）５のみに接した構造であり，絶縁膜上に這い上がる引用文献１の構造とは異なっております。
このような引用文献１と引用文献２を組み合わせる必然性がなく，組み合わせることは容易でありません。」
　しかしながら，上記第６の２．アで言及したとおり，引用例２に開示された公知技術として参照したのは，半導体層内部の構造，すなわちガードリング領域の周囲にさらに複数のＪＴＥ領域を設ける構造である。確かに，電極構造の相違は空乏層の形状に影響を与える要因の１つではあるものの，半導体層内部の構造による空乏層の調整を阻害するか否かは，電極形状の細部や周辺部を覆う絶縁膜の厚さ，半導体層内部構造の細部（各領域の濃度や形状）等にも依存するものであるから，単に電極形状が相違することが，必ずしも引用発明１においてガードリングの周囲に複数のＪＴＥ領域を形成することを阻害するとまではいえない。よって，上記請求人の主張は採用できない。
第７　結言
　以上のとおり，本願の請求項１に係る発明は，特許法２９条２項の規定により特許を受けることができないものであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。