(57)【要約】【解決手段】トンネル接合部１０７，１０８と活性層１０４との間に電子ブロック層１０６が位置し、電子ブロック層１０６が活性層６０５よりも伝導体下端のエネルギが大きく実質的にアルミニウムを含まない材料で形成され、電子ブロック層１０６によりトンネル接合部１０７，１０８のｎ層からｐ層を抜けてｎ層に抜ける電子リークを抑制することができる発光素子を提供可能にする。また電子ブロック層１０６としてアルミニウムを含まない層を用いるので、製造時に電子ブロック層１０６が酸化しない発光素子を提供可能にする。
2007135772.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態で前記ｐ型半導体から前記ｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、
活性層と、
前記トンネル接合部と前記活性層との間に位置する電子ブロック層と、を有し、
該電子ブロック層が前記活性層よりも伝導体下端のエネルギが大きく実質的にアルミニウムを含まない材料で形成されていることを特徴とする発光素子。
【請求項２】
ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態で前記ｐ型半導体から前記ｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、
活性層と、
前記トンネル接合部と前記活性層との間に位置する電子ブロック層と、を有し、
該電子ブロック層が前記活性層よりも伝導体下端のエネルギが大きくアルミニウムを含む材料で形成されており、
該電子ブロック層と前記トンネル接合部との間に位置して実質的にアルミニウムを含まない層を、さらに有し、
前記トンネル接合部の面積が前記電子ブロック層の面積よりも小さいことを特徴とする発光素子。
【請求項３】
少なくとも前記活性層と前記電子ブロック層と前記トンネル接合部とが積層されているGaAs基板を、さらに有し、
前記電子ブロック層がGaAsPを含む材料で形成されている請求項１に記載の発光素子。
【請求項４】
少なくとも前記活性層と前記電子ブロック層と前記トンネル接合部とが積層されているGaAs基板を、さらに有し、
前記電子ブロック層が、AlGaAs、AlGaAsP、AlInGaAs、AlInAs、AlInGaAsP、の少なくとも一つを含む材料で形成されている請求項２に記載の発光素子。
【請求項５】
前記電子ブロック層のアルミニウムの組成が0.1以上であることを特徴とする請求項２または４に記載の発光素子。
【請求項６】
前記トンネル接合部が前記電子ブロック層の表面に部分的に形成されており、
前記トンネル接合部が埋め込まれている半導体を、さらに有し、
該トンネル接合部において電流狭窄を行う埋込トンネル接合構造に形成されていることを特徴とする請求項１ないし５の何れか一項に記載の発光素子。
【請求項７】
二つの反射鏡に挟まれた共振器を、さらに有し、
該共振器内に少なくとも前記活性層と前記トンネル接合部と前記電子ブロック層とがあり、
該電子ブロック層の伝導体下端のエネルギが前記共振器内において最も高いことを特徴とする請求項１ないし６の何れか一項に記載の発光素子。
【請求項８】
前記電子ブロック層と前記活性層とを構成する半導体の伝導体下端のエネルギ差が80meV以上であることを特徴とする請求項１ないし７の何れか一項に記載の発光素子。
【請求項９】
前記電子ブロック層の層厚が10nm以上であることを特徴とする請求項１ないし８の何れか一項に記載の発光素子。
【請求項１０】
前記電子ブロック層の価電子帯上端のエネルギがその両隣の層よりも低く、
該電子ブロック層と両隣の層の間に組成が段階的に変化する層を、さらに有することを特徴とする請求項１ないし９の何れか一項に記載の発光素子。
【請求項１１】
面発光型レーザ素子として形成されていることを特徴とする請求項１ないし１０の何れか一項に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信や光インターコネクションの分野で用いられる発光素子に関し、特に、トンネル接合構造の発光素子に関する。
【背景技術】
【０００２】
光通信は長距離、大容量伝送が可能であることから、特に長距離通信では早くから広く実用に供されてきた。一般に光通信の送信装置には光源として半導体レーザが用いられている。【０００３】
半導体レーザの電気抵抗は消費電力の増大や発熱による素子特性および素子寿命の低下、また場合により変調速度の低下を生じるため、小さく抑えることが望ましい。特に面発光型レーザであるＶＣＳＥＬ(Vertical Cavity Surface Emitting Laser)では、電極や活性層の面積が小さいため抵抗が大きく、また熱抵抗も大きくなるため抵抗によって生じる熱の影響も大きくなり、出力や変調速度の制限要因となっている。【０００４】
一方、励起レーザのような共振器長の長い半導体レーザでは抵抗は比較的小さいものの、動作電流が大きいことから発熱が大きくなり、出力飽和の原因となる。したがってさらなる抵抗低減が望まれる。抵抗を小さくするには電流の通る面積を大きくすることが有効であるため、電流狭窄幅または活性層ストライプ幅を増加することによる低抵抗化が試みられてきた。【０００５】
しかしＶＣＳＥＬの場合、一般に電流狭窄幅の増加は変調帯域の低減を生じる。またマルチモード化につながるため、シングルモードファイバを用いた通信には不適切となる。エッジエミッタ型レーザの場合でも活性層ストライプ幅の増加はマルチモード化を生じるため問題となる。【０００６】
そこでトンネル接合部を用いてキャリアの(電子−正孔)反転を行うことにより抵抗の高いｐ型半導体の大部分をｎ型半導体に置き換え、全体の抵抗を低減する方法が考案された。【０００７】
トンネル接合部を用いた場合の電流狭窄構造としては、(１)トンネル接合部の上方にアルミニウムを多く含む層を形成し、これを選択酸化することにより電流狭窄を行う、トンネル接合部と酸化狭窄を併用した構造(例えば、非特許文献１参照)、(２)熱処理を施して電極金属を拡散させ、トンネル接合部の一部を破壊する選択的トンネル接合破壊方法(例えば、非特許文献２参照)、(３)トンネル接合部の一部を残してエッチングにより除去し半導体層などで埋め込む、埋込トンネル接合構造(例えば、非特許文献３参照)、などが提案されている。【０００８】
このうち、非特許文献３の技術は、フォトリソグラフィおよびエッチングの精度によって電流狭窄幅が制御できるため、他の方法と比較して制御性および再現性が極めて優れている。【０００９】
また本構造は半導体埋め込み構造となっているので、他の方式に比べ、歪や欠陥を少なく抑えることができる。さらに光閉じ込めを小さくすることも可能であり、比較的広い電流狭窄径でもシングルモードを実現し易いなどの利点も有する。
【非特許文献１】Applied Physics Letters vol.71 p3468 1997 J.J.Wierer et al.
【非特許文献２】IPRM'99 TuB1-4 S.Sekiguchiet al.
【非特許文献３】Laser Conf. 2000 ThC2 R.Shauet al.
【非特許文献４】Jpn. J. Appl. Phys. Vol.39 No.4A pp.1727-9(2000) Ortsiefer et al.
【特許文献１】米国特許公報第6,515,308号
【特許文献２】特開２００３−２９８１８７号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記の埋込トンネル接合構造の発光素子では、電流リークによる特性の低下が問題となる。これについて図１２を参照して以下に説明する。ここで例示する発光素子５００は、n-GaAs基板５０２を有し、その下面にｎ電極(−)５０１が成膜されている。【００１１】
基板５０２の上面には、ｎ型半導体ＤＢＲ(Distributed Bragg Reflector)５０３、n-GaAs層５０４、活性層５０５、p-GaAs層５０６、トンネル接合部５０７、n-GaAs層５０８、ｎ電極(＋)５０９、誘電体ＤＢＲ５１０、が積層されている。【００１２】
なお、ｎ型半導体ＤＢＲ５０３および誘電体ＤＢＲ５１０は、図示するように、複数の層膜からなる。また、ｎ電極５０９の中央には開口が形成されており、この開口を遮蔽するように誘電体ＤＢＲ５１０は部分的に形成されている。【００１３】
トンネル接合部５０７は、一部を残して除去されることで、活性層５０５の表面に部分的に形成されており、半導体である層５０８に埋め込まれている。この発光素子５００は、トンネル接合部５０７において電流狭窄を行う埋込トンネル接合構造に形成されている。【００１４】
上述のような構造の発光素子５００において、考えられるリーク経路ａ〜ｃを図１２に示す。経路ａはＭＱＷ(Multiple Quantum Well)からオーバーフローした電子がｐクラッド層を超えトンネル接合部に達し、ｎ層へ抜ける経路である。【００１５】
経路ｂはトンネル接合部がない部分において、下側のｎ層からｐ層を抜けて上側のｎ層へ電子が到達する経路である。経路ｃはトンネル接合部で生じたホールが拡散し、レーザ発振に寄与しない場所で電子と再結合するものである。【００１６】
経路ｃについては酸化狭窄構造でも同様なリークが生じるが、この影響は大きくはなく、経路ａ、経路ｂが主なリーク経路となる。さらに後述するように我々のシミュレーションにより、図１２のような構造において、経路ｂがもっとも大きなリークであることが明らかになった。【００１７】
経路ｂのリークは両方の電極がｎ型半導体に形成されているトンネル接合構造特有のリークであり、このリークの低減がトンネル接合構造を有する発光素子において高効率を実現するために必須となる。【００１８】
現在、経路ａのリークを防ぐためにMgドープAlGaNからなる電子ブロック層を設けた構造が提案されている(例えば、特許文献１参照)。この電子ブロック層は、通常のエッジエミッタ型ＬＤ(Laser Diode)でも、しばしば用いられるものである。【００１９】
エッジエミッタ型では活性層をオーバーフローした電子がｐ側クラッド層に漏れ、そこでホールと再結合するものであるのに対し、トンネル接合型ではｐクラッド層を抜けてトンネル接合部を通ってｎ側に達するという違いはあるものの、電子ブロック層の目的および効果は同様である。【００２０】
上記文献の構造では経路ｂのリークについては半導体の代わりにSiO2などの誘電体を用いてトンネル接合部を埋め込むことにより回避している。ただし、この構造では誘電体と半導体の屈折率差が大きいため、光閉じ込め係数が大きくなりすぎ、シングルモード発振は極めて困難になる。また構造上トンネル接合部の径よりも電極内径が小さくなるため、光の一部が電極で反射され、損失になるなどの問題がある。【００２１】
一方、1.55μm帯の面発光型レーザにおいて、クラッド層として活性層に対して伝導体下端のエネルギが高いInAlAsを用いた構造も報告されている(例えば、非特許文献４参照)。【００２２】
非特許文献４には、上述の層の目的および効果についての記述はない。さらに、ｎ側にも同じくInAlAs層があることから、ｐ層内の電子リークを抑制する目的は無いとは思われる。しかしながら、ｐ側のInAlAsは電子ブロック層として機能し、経路ａ、経路ｂのリークの抑制に効果があると考えられる。【００２３】
しかし、この層はアルミニウムを含んでいるため、トンネル接合部をエッチングする際にアルミニウムを含んだ面が露出することになる。この面は非常に酸化しやすく、かつ酸化膜が強固となるため、加熱による除去が困難である。このため、その後の埋め込み成長時に再成長界面に欠陥が発生する原因となる。【００２４】
なお、前述した非特許文献４の構造では、トンネル接合部のｐ側の途中でエッチングを止めている。このため、トンネル接合部をアルミニウムを含まない層で形成することにより酸化の問題を回避することも不可能ではない。【００２５】
しかし、トンネル接合部のｐ側はドーピング濃度を高くする必要があり、抵抗が低くなる。このため、この層の途中でエッチングを止めると横方向のホール拡散が顕著となり、図１２の経路ｃのリークが増加する。また非特許文献４の構造では、ｎ側にもInAlAsが設けられているが、これはむしろ電子注入を妨げるなどの問題がある。【００２６】
本発明は上述のような課題に鑑みてなされたものであり、トンネル接合構造に起因したリーク電流を低減することができ、かつ、製造時の電子ブロック層の酸化も防止できる構造の発光素子を提供するものである。
【課題を解決するための手段】
【００２７】
本発明の第一の発光素子は、ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態でｐ型半導体からｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、活性層と、トンネル接合部と活性層との間に位置する電子ブロック層と、を有し、電子ブロック層が活性層よりも伝導体下端のエネルギが大きく実質的にアルミニウムを含まない材料で形成されている。【００２８】
本発明の第二の発光素子は、ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態でｐ型半導体からｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、活性層と、トンネル接合部と活性層との間に位置する電子ブロック層と、を有し、電子ブロック層が活性層よりも伝導体下端のエネルギが大きくアルミニウムを含む材料で形成されており、電子ブロック層とトンネル接合部との間に位置して実質的にアルミニウムを含まない層を、さらに有し、トンネル接合部の面積が電子ブロック層の面積よりも小さい。【００２９】
上記のような構造とすることにより以下のような作用が生じる。以下に図３乃至５を参照し、上記の本発明の第二の発光素子を例に取って本発明の作用を説明する。ここで発光素子６００は面発光型レーザであり、n-GaAs基板６０２を有し、その下面にｎ電極(−)６０１が成膜されている。【００３０】
基板６０２の上面には、ｎ型半導体ＤＢＲ６０３、n-GaAs層６０４、活性層６０５、p-GaAs層６０６、p-Al0.3Ga0.7As層からなる電子ブロック層６０７、p-GaAs層６０８、トンネル接合部６０９、n-GaAs層６１０、ｎ電極(＋)６１１、誘電体ＤＢＲ６１２、が積層されている。【００３１】
なお、ｎ型半導体ＤＢＲ６０３および誘電体ＤＢＲ６１２は、図示するように、複数の層膜からなる。また、ｎ電極６１１の中央には開口が形成されており、この開口を遮蔽するように誘電体ＤＢＲ６１２は部分的に形成されている。【００３２】
トンネル接合部６０９は、一部を残して除去されることで電子ブロック層６０７の表面に層６０８を介して部分的に形成されており、半導体である層６１０に埋め込まれている。これにより本発光素子６００は、トンネル接合部６０９において電流狭窄を行う埋込トンネル接合構造となっている。【００３３】
図３に示した素子ではp-Al0.3Ga0.7As層６０７が電子ブロック層として機能する。レーザ発振時のキャリアの流れを計算した結果を図４に示す。図４は電子ブロック層６０７のＡｌ組成を変えた場合の、図３におけるA-A'断面での電子電流密度を示している。【００３４】
この部分はｐ型半導体層であり、本来電子流は生じない箇所であるため、電子流はそのままリーク電流を意味する。ここでは回転対称の構造を考えているため、図４では中心から半径方向の部分のみについて示している。なお、本構造でのトンネル接合部６０９の半径は2.5μmである。【００３５】
電子ブロック層６０７が無い場合には経路ａのリークおよび経路ｂのリークがあり、特に経路ｂのリークが顕著であることが分かる。これに対し、電子ブロック層６０７がある場合には両者のリークとも抑制されていることが分かる。【００３６】
本シミュレーションにより、アルミニウムの組成が0.1以上であれば電子リーク抑制に効果があることが分かる。電子ブロック層６０７であるAl0.1GaAsと活性層であるＭＱＷのバリア層であるGaAsとの伝導体下端のエネルギ差(ΔEc)は約80meVであり、これ以上のΔEcを有すれば、AlGaAs以外の材料を用いても電子ブロック層６０７として十分有効である。【００３７】
例えば上述したように電子ブロック層６０７としてアルミニウムを含まない層を用いる場合、材料としてはGaAsPなどが考えられるが、この場合でもΔEcが80meV以上となるように組成を決定すればよい。【００３８】
また、電子ブロック層６０７の厚さとしては、電子がトンネルしない厚さ、具体的には10nm以上あれば良いことが明らかになった。図５には実際に作製した上述の電子ブロック層６０７としてAl0.3GaAsを有する発光素子６００と、図１２に示した電子ブロック層が無い従来の埋込トンネル型発光素子の光出力-電流特性の測定結果を示す。【００３９】
両者はともに面発光型レーザであり、トンネル接合部は直径6μmの円形部分を残してエッチングされている。またトンネル接合部の構造としては特開2002-134835に記載のInGaAs/GaAsSbを用いている。同図から電子ブロック層６０７を有する構造では効率が大幅に向上していることが分かる。
【発明の効果】
【００４０】
本発明の発光素子では、電子ブロック層によりｎ層からｐ層を抜けてｎ層に抜ける電子リークを抑制することが可能となる。また電子ブロック層としてアルミニウムを含まない層を用いる、または、電子ブロック層にはアルミニウムを含む層を用いるが、電子ブロック層とトンネル接合部の間にアルミニウムを含まない層を挿入し、トンネル接合部を一部を残してエッチングして除去する際にはこのアルミニウムを含まない層の内部でエッチングを止めることにより、表面へのアルミニウムの露出を抑えることが可能となるため、埋め込み成長時の欠陥発生を抑え、良好な再成長界面を形成することが可能になる。これにより、歩留りも良好な構造を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第一の実施の形態の発光素子の積層構造を示す模式的な縦断正面図である。
【図２】製造過程の発光素子を示す模式的な斜視図である。
【図３】本発明の参考例の発光素子の積層構造を示す模式的な縦断正面図である。
【図４】電子ブロック層の電流密度を示す特性図である。
【図５】電子ブロック層の有無によるリーク電流を示す特性図である。
【図６】本発明の第二の実施の形態の発光素子の積層構造を示す模式的な縦断正面図である。
【図７】製造過程の発光素子を示す模式的な斜視図である。
【図８】本発明の第三の実施の形態の発光素子の積層構造を示す模式的な縦断正面図である。
【図９】製造過程の発光素子を示す模式的な斜視図である。
【図１０】本発明の第三の実施の形態の発光素子の積層構造を示す模式的な縦断正面図である。
【図１１】発光素子を示す模式的な斜視図である。
【図１２】一従来例の発光素子の積層構造を示す模式的な縦断正面図である。
【発明を実施するための最良の形態】
【００４２】
次に、本発明の実施の形態を図面を参照して説明する。まず、本発明の第一の実施の形態の発光素子を図１および図２を参照して説明する。ここではGaAs基板上に形成した発振波長1.3μmの面発光型レーザに本発明を適用した例を挙げる。【００４３】
まず、図１(ａ)に示すように、ｎ型GaAs基板１０１上に、ｎ型GaAs層とｎ型Al0.9Ga0.1As層の一対を基本単位とするＤＢＲ(ｎ型半導体ミラー層)を複数積層した第一のＤＢＲ層１０２、ｎ型GaAsクラッド層１０３、ノンドープGaInNAs量子井戸とGaAs障壁層からなる活性層１０４、ｐ型クラッドGaAs層１０５、電子ブロック層となるp-GaAs0.25P0.75層１０６、p+-In0.1Ga0.9As層１０７、n+-Ga0.9In0.1N0.02As0.098層１０８、n-GaAs層１０９を有機金属気相成長(ＭＯＣＶＤ：Metal Organic Chemical Vapor
Deposition)法にて順次積層する(第一工程)。【００４４】
ここで層１０７のｐ型ドーパントとしてはC、層１０８のｎ型ドーパントとしてはSeを用い、ｐドーピング濃度は8×1019cm-3、ｎドーピング濃度は5×1019cm-3とした。また各層の厚さは層１０７が5nm、層１０８は10nmとした。層１０６の厚さは20nmであり、その他の各層の層厚は、層１０３から層１０７までの光路長が発振波長のほぼ5/4となるように設定してある。【００４５】
つぎに、フォトリソグラフィ技術により直径約6μmの円形のレジストマスクを形成した後、エッチングにより層１０７から層１０９を除去する。その後、フォトレジストを除去する(第二工程)。【００４６】
つぎに、再びＭＯＣＶＤ法を用いてn-GaAs層１１０、ｎ型Al0.9Ga0.1As層とｎ型GaAs層の一対を基本単位とするＤＢＲ(ｎ型半導体ミラー層)を複数積層した第二のＤＢＲ層１１１を順次積層する(第三工程)。【００４７】
各々のＤＢＲ層では、高屈折率のGaAs層と低屈折率のAl0.9Ga0.1As層のそれぞれの膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある。なお、本実施の形態の発光素子では、ＤＢＲ層１０２，１１１が反射鏡として機能し、層１０３から層１１０の積層体が共振器として機能する。【００４８】
つぎに、誘電体膜を第二のＤＢＲ層１１１上へ堆積し、その上からレジストを塗布し、フォトリソグラフィ技術により、第二工程で形成した6μm径の埋込トンネル接合部と軸心が一致するような円形のレジストマスクを形成する。【００４９】
ドライエッチングにより誘電体をエッチングした後、レジストを除去して円形の誘電体マスクを形成する。つぎに、ドライエッチングにより、図２(ａ)に示すように第一のＤＢＲ層１０２の表面が露出するまでエッチングを行い、直径約20μｍの円柱状構造体１１２を形成する(第四工程)。この後、誘電体マスクを除去する。【００５０】
つぎに、上記メサエッチングにより露出した第一のＤＢＲ上に電極を形成する。まず前面にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみ除去する。AuGe/AuNiを蒸着した後、上記フォトレジストを除去してリフトオフすることにより第一のＤＢＲ上の一部に電極１１３が形成される(第五工程)。【００５１】
つぎに、ポリイミド１１４により図２(ｂ)に示すようにメサを埋め込んだ後、リソグラフィにより第五工程で形成した電極１１３上のポリイミド１１４を除去する(第六工程)。【００５２】
つぎに、電極を形成する。まずフォトレジストを塗布、マスク露光によりパターニングした後、AuGe/AuNiを蒸着し、上記フォトレジストを除去してリフトオフすることにより、図２(ｂ)に示すように、電極１１５およびそれと接続されたパッド電極１１６を形成する。【００５３】
また、このとき同時にポリイミド上にパッド電極１１７を形成し、上記第五工程で形成した第一のＤＢＲ上の電極１１３と接続している(第七工程)。このようにGaAs基板上に作製したＶＣＳＥＬを一個ごと、または、所望のアレイ状(例えば、一個×十個、百個×百個など)に切り出して使用可能である。【００５４】
以上の製造工程により得られたＶＣＳＥＬでは、p+-In0.1Ga0.9As層１０７およびn+- Ga0.9In0.1N0.02As0.098層１０８がトンネル接合部を形成している。第二工程において上記トンネル接合部を形成する層１０７，１０８は直径約6μmの円形部分を残して除去されており、これ以外の部分のトンネル確率は極めて低いため、円形部分のみにトンネル電流が流れる構造となっている。【００５５】
さらに、これらの層はGaAs層に比べて屈折率が高いため、この円柱部分は光導波効果も有する。また、上記層１０７，１０８はトンネル確率を高くするためにドーピング濃度が高く設定されている。【００５６】
このため他の層に比べて光の吸収係数が高い。そこで、これらの層がＶＣＳＥＬ発振時に生じる定在波の節の部分に位置するように設定することにより光の吸収を抑制している。【００５７】
上記のように、第二工程において一部を除いて層１０７，１０８がエッチングされ、層１０６が表面に露出するが、このGaAs0.25P0.75層１０６はアルミニウムを含んでいないので表面酸化膜は非常に薄く、第三工程の再成長前の昇温過程において容易に除去される。【００５８】
本構造ではGaAs0.25P0.75層１０６の伝導体下端のエネルギが、活性層１０４のバリア層であるGaAs層よりも120meV程度高いので、層１０３から層１１０へ至る電子リークが十分抑制される。この結果、電流は直径約6μmの層１０７，１０８を通り、有効にレーザ発振に寄与することになるため、低閾値電流、高効率などの優れた特性が実現可能となる。【００５９】
次に、本発明の第二の実施の形態である発光素子の構成について図６および図７を参照して説明する。ここではGaAs基板上に形成した発振波長1.15μmの面発光型レーザに本発明を適用した例を挙げる。【００６０】
まず、図６(ａ)に示すように、ｎ型GaAs基板２０１上に、ｎ型GaAs層とｎ型Al0.9Ga0.1As層の一対を基本単位とするＤＢＲ(ｎ型半導体ミラー層)を複数積層した第一のＤＢＲ層２０２、ｎ型AlxGa1-xAs(ただし0.9<x<1)の酸化層形成層２０３、ｎ型GaAsクラッド層２０４、ノンドープIn0.35Ga0.65As量子井戸とGaAs障壁層からなる活性層２０５、p-GaAsクラッド層２０６、p-Al0.3Ga0.7As層２０７、p-GaAs層２０８、p+-GaAs0.9Sb0.1層２０９、n+- In0.15 Ga0.85As層２１０を有機金属気相成長(ＭＯＣＶＤ)法にて順次積層する(第一工程)。【００６１】
ここで層２０９のｐ型ドーパントとしてはＣ、層２１０のｎ型ドーパントとしてはSiを用い、ｐドーピング濃度は1×1020cm-3、ｎドーピング濃度は2×1019cm-3とした。また各層の厚さは層２０９が5nm、層２１０は10nmとした。層２０７，２０８の厚さはそれぞれ40nm、20nmであり、その他の各層の層厚は、層２０４から層２０９までの光路長が発振波長のほぼ5/4となるように設定してある。【００６２】
つぎに、フォトリソグラフィ技術により直径約8μmの円形のレジストマスクを形成した後、Oイオン注入を行う(第二工程)。これにより円形レジスト以外の部分（２１１）が高抵抗化される。【００６３】
その後レジストを除去し、改めて直径4μmの円形のレジストマスクを形成する。このレジストマスクは第二工程でイオン非注入領域となった直径8μmの領域と中心が一致するように形成する。【００６４】
つぎに、エッチングにより上記層２０９，２１０を除去し、フォトレジストを除去する(第三工程)。この際、エッチングが層２０８内で止まるようにエッチング時間を調整している。【００６５】
つぎに、再びＭＯＣＶＤ法を用いてn-GaAs層２１２、ノンドープGaAs層とAl0.9Ga0.1As層の一対を基本単位とするＤＢＲ(ノンドープ半導体ミラー層)を複数積層した第二のＤＢＲ層２１３を順次積層する(第四工程)。各々のＤＢＲ層では、高屈折率のGaAs層と低屈折率のAl0.9Ga0.1As層のそれぞれの膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4なるように設定してある。【００６６】
つぎに、第三工程で形成した円形の埋込トンネル接合部と軸心が一致するような直径10μmの円形誘電体マスクを形成し、n-GaAs層２１２の表面が露出するまで、第二のＤＢＲ層２１３をドライエッチングする(第五工程)。【００６７】
これにより直径10μmの円柱状構造体２１４が形成される。つぎに、円柱状構造体２１４の周りの露出しているn-GaAs層２１２の部分にAuGeNiからなるリング電極２１５を形成する(第六工程)。【００６８】
つぎに、第五工程で形成した円柱状構造体２１４と軸心が一致するような直径30μmの円形の誘電体マスクを形成し、ドライエッチングにより、図７(ａ)に示すような第一のＤＢＲ層２０２内まで達する直径約30μｍの円柱状構造体２１６を形成する(第七工程)。【００６９】
この工程により、酸化層形成層２０３の側面が露出する。その後、フォトレジストを除去する。つぎに、水蒸気雰囲気中の炉内において温度約420℃で約10分間加熱を行う(第八工程)。【００７０】
これにより、酸化層形成層２０３のみが円環状に選択的に同時に酸化される。この酸化条件は酸化層形成層２０３の中心部に直径約5μｍの非酸化領域が残るように調整している。なお、xを0.9より大きい値としたのは、0.9以下であるとほとんど酸化が生じないこと、またＤＢＲ部よりも酸化速度を速くする必要があるためである。【００７１】
つぎに、第七工程により露出した第一のＤＢＲ層２０２上に電極を形成する。まず前面にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみ除去する。AuGe/AuNiを蒸着した後、上記フォトレジストを除去してリフトオフすることにより第一のＤＢＲ層２０２上の一部に電極２１７が形成される(第九工程)。【００７２】
つぎに、ポリイミド２１８により図７(ｂ)に示すように、メサを埋め込んだ後、リソグラフィにより第七工程で形成した円柱状構造体２１６および第八工程で形成した電極２１７上のポリイミド２１８を除去する(第十工程)。【００７３】
つぎに、ポリイミド２１８上にパッド電極２１９，２２０を形成する。これらのパッド電極はそれぞれ上記第六工程で形成されたリング電極２１５および上記第八工程で形成した第一のＤＢＲ上の電極２１７に接続されている(第十一工程)。このようにGaAs基板上に作製したＶＣＳＥＬを一個ごともしくは所望のアレイ状(例えば一個×十個、百個×百個など)に切り出して使用可能である。【００７４】
本実施の形態ではp+-GaAs0.9Sb0.1層２０９、n+- In0.15Ga0.85As層２１０がトンネル接合部を形成している。第三工程において上記トンネル接合部を形成する層２０９，２１０は直径約4μmの円形部分を残して除去されており、これ以外の部分のトンネル確率は極めて低いため、円形部分のみにトンネル電流が流れる構造となっている。【００７５】
さらに、これらの層はGaAs層に比べて屈折率が高いため、この円柱部分は光導波効果も有する。また、層２０９，２１０はトンネル確率を高くするためにドーピング濃度が高く設定されている。【００７６】
このため、他の層に比べて光の吸収係数が高い。そこでこれらの層がＶＣＳＥＬ発振時に生じる定在波の節の部分に位置するように設定することにより光の吸収を抑制している。【００７７】
上記のように第三工程において一部を除いて層２０９，２１０をエッチングしているが、前記のように、この際エッチングが層２０８内で止まるようにエッチング時間を制御している。この層はアルミニウムを含んでいないため表面酸化膜は非常に薄く、第三工程の再成長前の昇温過程において容易に除去される。【００７８】
本構造ではp-Al0.3Ga0.7As層２０７の伝導体下端のエネルギが、活性層２０５のバリア層であるGaAs層よりも約240meV高いので、層２０４から層２１２へ至る電子リークが十分抑制される。この結果、電流は直径約4μmの層２０９，２１０を通り、有効にレーザ発振に寄与することになるため、低閾値電流、高効率などの優れた特性が実現可能となる。【００７９】
なお、第二工程のH、Oなどのイオン注入による活性層周辺部の高抵抗化および第八工程のAlGaAs層の横方向酸化はそれぞれ電流狭窄のために使用されることが多いが、ここでは電流狭窄は第一の実施の形態と同様に埋込トンネル接合によって行われており、イオン注入や酸化層は電流狭窄の機能は果たしていない。【００８０】
イオン注入は円柱状構造体２１６内のトンネル接合周辺部の電気容量を下げるために使用されている。これにより素子抵抗と容量で決まる変調帯域の上限が高くなるため、超高速変調が可能な構造となる。また酸化層は横方向の光閉じ込め制御のために用いており、開口径を制御することにより光閉じ込めの調整が可能となる。【００８１】
つぎに、本発明の第三の実施の形態である発光素子の構成について図８および図９を参照して説明する。ここではInＰ基板上に形成した発振波長1.3μmの面発光型レーザに本発明を適用した例を挙げる。【００８２】
まず、図８(ａ)に示すように、ｎ型InＰ基板３０１上に、ｎ型InＰ層とInＰに格子整合するｎ型AlGaInAs層の一対を基本単位とするＤＢＲ(ｎ型半導体ミラー層)を複数積層した第一のＤＢＲ層３０２、ｎ型InＰクラッド層３０３、ノンドープAl0.15Ga0.15In0.7As量子井戸とAl0.34Ga0.22In0.44As障壁層からなる活性層３０４、ｐ型InＰクラッド層３０５、p-In0.52Al0.48As層３０６、p-InＰ層３０７、p+-Al0.27Ga0.20In0.53As層３０８、n+-In0.76Ga0.24As0.51P0.49層３０９、n-InＰ層３１０を有機金属気相成長(ＭＯＣＶＤ)法にて順次積層する(第一工程)。【００８３】
ここで層３０８のｐ型ドーパントとしてはC、層３０９のｎ型ドーパントとしてはSiを用い、ドーピング濃度は層３０８が7×1019cm-3、層３０９は1.5×1019cm-3とした。各層の厚さは層３０８が5nm、層３０９は15nmとした。また層３０６の厚さは30nmであり、その他の各層の層厚は、層３０３から層３０８までの光路長が発振波長のほぼ5/4となるように設定してある。【００８４】
つぎに、フォトリソグラフィ技術により直径約6μmの円形のレジストマスクを形成し、エッチングにより上記層３０８から層３１０を除去する。その後、フォトレジストを除去する(第二工程)。この際、エッチングが層３０７内で止まるようにエッチング時間を調整している。【００８５】
つぎに、再びＭＯＣＶＤ法を用いてｎ型InＰ層３１１を積層する(第三工程)。層３１１の厚さは光路長が発振波長の5/4となるようにいる。続いてこのウエハ上にスパッタを用いてSiO2とアモルファスSi(a-Si)の一対を基本単位とするＤＢＲ(誘電体ミラー層)を複数積層した第二のＤＢＲ層３１２を形成する。【００８６】
SiO2層とa-Si層の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある。つぎに、フォトリソグラフィとエッチングにより第二工程で形成した円形のトンネル接合部と同軸上に直径約10μmの円形部分を残して第二のＤＢＲ層３１２を除去する。【００８７】
つぎに、図９(ａ)に示すように、第一の実施の形態と同様の手順を用いて第一のＤＢＲ層３０２の表面まで達する直径約30μｍの円柱状構造体３１３を形成する(第四工程)。つぎに、上記メサエッチングにより露出した第一のＤＢＲ上に電極を形成する。【００８８】
まず前面にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみ除去する。AuGe/AuNiを蒸着した後、上記フォトレジストを除去してリフトオフすることにより第一のＤＢＲ上の一部に電極３１４が形成される(第五工程)。【００８９】
つぎに、図９(ｂ)に示すように、ポリイミド３１５によりメサを埋め込んだ後、リソグラフィにより電極上のポリイミド３１５を除去する(第六工程)。つぎに、電極を形成する。【００９０】
まずフォトレジストを塗布し(図示せず)、マスク露光によりパターニングした後、AuGe/AuNiを蒸着し、上記フォトレジストを除去してリフトオフすることにより、図９(ｂ)に示すように、リング電極３１６およびそれと接続されたパッド電極３１７を形成する。【００９１】
また、このとき同時にポリイミド３１５上に電極パッド３１８を形成し、上記第五工程で形成した第一のＤＢＲ上の電極３１４と接続している(第七工程)。このようにInＰ基板上に作製したＶＣＳＥＬを一個ごともしくは所望のアレイ状(例えば一個×十個、百個×百個など)に切り出して使用可能である。【００９２】
以上の製法により得られたＶＣＳＥＬでは、p+-Al0.27Ga0.20In0.53As層３０８およびn+-In0.76Ga0.24As0.51P0.49層３０９がトンネル接合部を形成している。これらの層は第二工程において直径約6μmの円形部分を残して除去されており、この円柱部分が電流狭窄効果および光導波効果を生じる。【００９３】
これらの層は第一および第二の実施の形態と同様にＶＣＳＥＬ発振時に生じる定在波の節の部分に位置するように設定することにより光の吸収を抑制している。上記のように第二工程において一部を除いて層３０８，３０９をエッチングしているが、前記のように、この際エッチングが層３０７内で止まるようにエッチング時間を制御している。【００９４】
この層はアルミニウムを含んでいないため表面酸化膜は非常に薄く、第三工程の再成長前の昇温過程において容易に除去される。ただし本実施の形態ではp+-Al0.27Ga0.20In0.53As層３０８がアルミニウムを含んでおり、この側面が第二工程のエッチングで露出し、酸化するが、この層厚は5nmと非常に薄く、エッチング底面が露出する場合と比べて、その面積は非常に小さく抑えられるため、影響は小さい。【００９５】
本構造においても第一および第二の実施の形態と同様に、p-In0.52Al0.48As層３０６が電子ブロック層として機能するので、層３０３から層３１１へ至る電子リークが十分抑制される。この結果、電流は直径約6μmの層３０８，３０９を通り、有効にレーザ発振に寄与することになるため、低閾値電流、高効率などの優れた特性が実現可能となる。【００９６】
つぎに、本発明の第四の実施の形態である発光素子の構成について図１０および図１１を参照して説明する。ここではInＰ基板上に形成した発振波長1.3μmの端面発光型レーザに本発明を適用した例を挙げる。【００９７】
まずn-InＰ基板４０１上にn-InＰ第一クラッド層４０２、In0.8Ga0.2As0.43P0.57-SCH層４０３、およびノンドープIn0.8Ga0.2As0.64P0.36量子井戸とIn0.8Ga0.2As0.43P0.57障壁層からなる活性層４０４、In0.8Ga0.2As0.43P0.57-SCH層４０５、p-InＰクラッド層４０６、p-In0.2Ga0.8Ｐ層４０７、p-InＰ層４０８、p+-GaAs0.8Sb0.2層４０９、n+-In0.76Ga0.24As0.51P0.49層４１０、n-InＰ層４１１を有機金属気相成長(ＭＯＣＶＤ)法にて順次積層する(第一工程)。【００９８】
ここで層４０９のｐ型ドーパントとしてはC、層４１０のｎ型ドーパントとしてはSを用い、ドーピング濃度は層４０９が1.5×1020cm-3、層４１０は5×1019cm-3とした。また各層の厚さは層４０９が4nm、層４１０は10nmとした。また層４０７の厚さは10nmである。【００９９】
つぎに、このウエハ上に熱ＣＶＤ法によりSiO2膜を形成し、その上にフォトリソグラフィ技術により幅2μmのストライプマスクを形成した後、エッチングを行い、層４０９から層４１１を除去する(第二工程)。【０１００】
その後、再度ＭＯＣＶＤ法にてn-InＰ第二クラッド層４１２およびn-InGaAsコンタクト層４１３をＭＯＣＶＤ法にて成長する(第三工程)。【０１０１】
図１１に示すように、このように成長したウエハ上に、フォトリソグラフィとエッチングにより、電気的分離のため活性層を中心として15μmの間隔で深さ4〜5μmの二本の溝４１４を形成する(第四工程)。【０１０２】
この上から熱CVDにより厚さ0.4μmのSiO2膜４１５を形成し、活性層上部にフォトリソグラフィとエッチングによってSiO2膜に幅20μmの開口を設ける。続いてAuGeNi合金およびTi:50nm、Au:400nmを蒸着した後、フォトリソグラフィとイオンミリングにより後に素子を物理的に分離する箇所の金属薄膜を除去し、表面電極４１６を形成する(第五工程)。【０１０３】
つぎに、劈開を容易にするためウエハ厚が100μmとなるまでn-InＰ基板側を研磨し、裏面にAuGeNi合金、Ti:50nm、Au:400nmを蒸着し、裏面電極４１７とする。以上のように作製したウエハを劈開し、片面に低反射膜、他方の面に高反射膜をコーティングした後、一つずつ切り出してレーザが完成する(第六工程)。【０１０４】
以上の製法により得られた端面発光型レーザでは、p+-GaAs0.8Sb0.2層４０９およびn+-In0.76Ga0.24As0.51P0.49層４１０がトンネル接合部を形成しており、p-In0.2Ga0.8Ｐ層４０７が電子ブロック層として機能している。【０１０５】
層４０９から層４１１はこれらの層は第三工程において幅２μmのストライプ部分を残して除去されているが、本実施の形態で用いられる層は全てアルミニウムを含んでいないため、酸化の問題が生じない。【０１０６】
本実施の形態のレーザ構造と、活性層の上方全体をｐ型半導体とした従来のレーザ構造と比べると、本実施の形態の構造では活性層上方のｐクラッド層の大部分をnクラッド層に置き換えることが可能であり、ｐ型半導体に比べてｎ型半導体の方が低抵抗であることから、トンネル接合部の抵抗分を考慮しても、全体の抵抗を低減することが可能となる。【０１０７】
また、トンネル接合部以外の箇所はトンネル確率が極めて小さいため、電流はほとんど流れない。したがって従来の構造と比較してリーク電流を低減することが可能となる。なお、トンネル接合部のドーピング濃度が大きいためにここでの光吸収が大きいが、ｎ型半導体の方がｐ型半導体より光吸収が小さいため、クラッド層での光吸収は従来の構造と比べて低くなる。【０１０８】
以上、本発明の四つの実施の形態について説明したが、本発明の実施方法は上記した各種形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。【０１０９】
例えば、上記実施の形態ではエッチングによりトンネル接合部の一部を除去し、電流狭窄構造を形成することを例示した。しかし、下側ＤＢＲおよび活性層を成長した後に誘電体マスクを形成し、選択成長を用いて部分的にトンネル接合部を形成し、その後マスクを除去して埋め込み層を成長しても良い(図示せず)。この方法でもエッチングを用いた場合と同様にトンネル接合部での電流狭窄を実現できる。【０１１０】
また、上記実施の形態では発光素子としてレーザを用いた例を示したが、本発明は発光ダイオード(ＬＥＤ：Light Emitting Diode)にも同様に適用可能であり、さらに発光素子の波長、材料についても実施の形態に挙げたもの以外を選ぶことが可能である。【０１１１】
なお、上記第一および第四の実施の形態では、電子ブロック層としてアルミニウムを含まない層を用いた例について述べたが、これは必ずしも完全にアルミニウムがゼロである必要はなく、実質的にアルミニウムを含まなければ良い。【０１１２】
すなわち表面酸化が問題とならない範囲であればアルミニウムを含んでも良く、アルミニウム含有量がドーパントと見なせる範囲、具体的にはIII族元素中のアルミニウムの割合が１％以下であれば良い。アルミニウム含有量についてはＳＩＭＳ(Secondary Ion Mass Spectroscopy)などの分析により検証が可能である。【０１１３】
また、電子ブロック層の価電子帯上端のエネルギがその両隣の層よりも低く、電子ブロック層と両隣の層の間に組成が段階的に変化する層を有する構造も可能である(図示せず)。【０１１４】
これまで述べたように電子ブロック層としてはGaAsP、AlGaAsなど伝導帯下端のエネルギーが大きいものを使用するが、これらの材料はその両隣に一般に使用されるGaAsよりも価電子帯上端のエネルギーが低く（正孔のエネルギーとしては高く）なる。【０１１５】
このため正孔に対してもブロック効果が生じ、抵抗が高くなる原因となる。上記の要因組成を段階的に変化させることによりこれを抑制し、抵抗増加を防ぐことが可能となる。なお、このような構造の場合でも十分なΔEcを取っていれば、電子のブロック効果は下がることはない。
【図１】
2007135772.tif 000003
【図２】
2007135772.tif 000004
【図３】
2007135772.tif 000005
【図４】
2007135772.tif 000006
【図５】
2007135772.tif 000007
【図６】
2007135772.tif 000008
【図７】
2007135772.tif 000009
【図８】
2007135772.tif 000010
【図９】
2007135772.tif 000011
【図１０】
2007135772.tif 000012
【図１１】
2007135772.tif 000013
【図１２】
2007135772.tif 000014
【手続補正書】
【提出日】平成19年10月5日(2007.10.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態で前記ｐ型半導体から前記ｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、
活性層と、
前記トンネル接合部と前記活性層との間に位置する電子ブロック層と、を有し、
該電子ブロック層が前記活性層よりも伝導体下端のエネルギが大きくアルミニウムを含む材料で形成されており、
該電子ブロック層と前記トンネル接合部との間に位置して実質的にアルミニウムを含まない層を、さらに有し、
前記トンネル接合部の面積が前記電子ブロック層の面積よりも小さいことを特徴とする発光素子。
【請求項２】
ｐ型半導体とｎ型半導体とを有して逆バイアス電圧が印加された状態で前記ｐ型半導体から前記ｎ型半導体へ電子をトンネルさせて電流を流すトンネル接合部と、
活性層と、
前記トンネル接合部と前記活性層との間に位置する電子ブロック層と、を有し、
該電子ブロック層が前記活性層よりも伝導体下端のエネルギが大きく実質的にアルミニウムを含まない材料で形成されていることを特徴とする発光素子。
【請求項３】
少なくとも前記活性層と前記電子ブロック層と前記トンネル接合部とが積層されているＧａＡｓ基板を、さらに有し、
前記電子ブロック層がＧａＡｓＰを含む材料で形成されている請求項１に記載の発光素子。
【請求項４】
少なくとも前記活性層と前記電子ブロック層と前記トンネル接合部とが積層されているＧａＡｓ基板を、さらに有し、
前記電子ブロック層が、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌｌｎＧａＡｓ、ＡｌｌｎＡｓ、ＡｌｌｎＧａＡｓＰ、の少なくとも一つを含む材料で形成されている請求項２に記載の発光素子。
【請求項５】
前記電子ブロック層のアルミニウムの組成が０．１以上であることを特徴とする請求項２または４に記載の発光素子。
【請求項６】
前記トンネル接合部が前記電子ブロック層の表面に部分的に形成されており、
前記トンネル接合部が埋め込まれている半導体を、さらに有し、
該トンネル接合部において電流狭窄を行う埋込トンネル接合構造に形成されていることを特徴とする請求項１ないし５の何れか一項に記載の発光素子。
【請求項７】
二つの反射鏡に挟まれた共振器を、さらに有し、
該共振器内に少なくとも前記活性層と前記トンネル接合部と前記電子ブロック層とがあり、
該電子ブロック層の伝導体下端のエネルギが前記共振器内において最も高いことを特徴とする請求項１ないし６の何れか一項に記載の発光素子。
【請求項８】
前記電子ブロック層と前記活性層とを構成する半導体の伝導体下端のエネルギ差が８０ｍｅＶ以上であることを特徴とする請求項１ないし７の何れか一項に記載の発光素子。
【請求項９】
前記電子ブロック層の層厚が１０ｎｍ以上であることを特徴とする請求項１ないし８の何れか一項に記載の発光素子。
【請求項１０】
前記電子ブロック層の価電子帯上端のエネルギがその両隣の層よりも低く、
該電子ブロック層と両隣の層の間に組成が段階的に変化する層を、さらに有することを特徴とする請求項１ないし９の何れか一項に記載の発光素子。
【請求項１１】
面発光型レーザ素子として形成されていることを特徴とする請求項１ないし１０の何れか一項に記載の発光素子。
【国際調査報告】
2007135772.tif 000015
2007135772.tif 000016
2007135772.tif 000017
2007135772.tif 000018
2007135772.tif 000019
2007135772.tif 000020
2007135772.tif 000021