【手続補正書】
【提出日】平成31年2月28日(2019.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一の処理アーキテクチャーを有する複数のコアと；
前記コアのうちの少なくとも一つによって使用可能なキャッシュ・コヒーレンス・ドメイン内のキャッシュ階層において構成された第一レベル・キャッシュ、第二レベル・キャッシュおよび第三レベル・キャッシュであって、前記キャッシュ階層の少なくとも一つのキャッシュは、第二の処理アーキテクチャーを有する一つまたは複数の機能回路と共有される情報を記憶する、キャッシュと；
前記複数のコアのうちの一つまたは複数を前記一つまたは複数の機能回路に結合する少なくとも一つの相互接続と；
前記キャッシュ・コヒーレンス・ドメイン内の少なくとも一つのキャッシュと、前記一つまたは複数の機能回路の少なくとも一つのキャッシュとの間のコヒーレンスを維持する論理とを有するプロセッサであって、
前記論理は、前記キャッシュ階層を使うことができる少なくとも一つのコアによって提供される前記情報を、該情報を前記一つまたは複数の機能回路の前記少なくとも一つのキャッシュにとってアクセス可能にするよう転送し；
前記論理は、前記一つまたは複数の機能回路のうちの少なくとも一つによって生成または修正された第一の情報を、該第一の情報を前記キャッシュ階層の少なくとも一つのキャッシュにとってアクセス可能にするよう転送する、
プロセッサ。
【請求項２】
前記複数のコアは第一のダイ上に形成され、前記一つまたは複数の機能回路は第二のダイ上に形成される、請求項１記載のプロセッサ。
【請求項３】
前記少なくとも一つの相互接続はPCIエクスプレス（PCIe）通信インターフェースを含む、請求項１記載のプロセッサ。
【請求項４】
前記一つまたは複数の機能回路は：グラフィック処理機能、メモリ制御機能、周辺機器制御機能、オーディオ機能、ビデオ機能、ディスク制御機能および／またはデジタル信号処理機能のうちの一つまたは複数を実行する、請求項１記載のプロセッサ。
【請求項５】
前記機能回路のうちの少なくとも一つはグラフィック処理回路を含む、請求項１記載のプロセッサ。
【請求項６】
前記論理はのぞき見動作を処理することによってコヒーレンスの前記維持を行なう、請求項１記載のプロセッサ。
【請求項７】
前記のぞき見動作は、前記コアによってまたは前記機能回路によって開始される、請求項６記載のプロセッサ。
【請求項８】
請求項１ないし７のうちいずれか一項記載のプロセッサを含む複数のプロセッサと；
メモリ・インターフェース回路を通じて前記複数のプロセッサのうちの一つまたは複数に結合されたシステム・メモリと：
前記複数のプロセッサのうちの少なくとも二つを結合する第一の相互接続回路とを有する、
システム。
【請求項９】
前記プロセッサのうちの少なくとも一つに結合された少なくとも一つの記憶装置をさらに有する、
請求項８記載のシステム。
【請求項１０】
前記プロセッサのうちの少なくとも一つに結合された少なくとも一つの通信装置をさらに有する、請求項８記載のシステム。
【請求項１１】
前記システム・メモリが動的ランダム・アクセス・メモリ（DRAM）を含む、請求項８記載のシステム。
【請求項１２】
前記第一の相互接続回路がポイントツーポイント（P2P）相互接続を含む、請求項８記載のシステム。
【請求項１３】
前記第一の相互接続回路がリング相互接続を含む、請求項８記載のシステム。
【請求項１４】
請求項１ないし７のうちいずれか一項記載のプロセッサと；
前記コアのうちの一つまたは複数をシステム・メモリに通信上結合するメモリ・インターフェース回路とを有する、
システム。
【請求項１５】
前記コアのうちの少なくとも一つに結合された少なくとも一つの記憶装置をさらに有する、
請求項１４記載のシステム。
【請求項１６】
前記コアのうちの少なくとも一つに結合された少なくとも一つの通信装置をさらに有する、請求項１４記載のシステム。
【請求項１７】
前記システム・メモリが動的ランダム・アクセス・メモリ（DRAM）を含む、請求項１４記載のシステム。
【請求項１８】
前記第一の相互接続回路がポイントツーポイント（P2P）相互接続を含む、請求項１４記載のシステム。
【請求項１９】
前記第一の相互接続回路がリング相互接続を含む、請求項１４記載のシステム。
【請求項２０】
第一の処理アーキテクチャーを有する複数のコアと；
前記コアのうちの少なくとも一つによって使用可能なキャッシュ・コヒーレンス・ドメイン内のキャッシュ階層において構成された第一レベル・キャッシュ、第二レベル・キャッシュおよび第三レベル・キャッシュであって、前記キャッシュ階層の少なくとも一つのキャッシュは、第二の処理アーキテクチャーを有する一つまたは複数の機能回路と共有される情報を記憶する、キャッシュと；
前記複数のコアのうちの一つまたは複数を前記一つまたは複数の機能回路に結合する手段と；
前記キャッシュ・コヒーレンス・ドメイン内の少なくとも一つのキャッシュと、前記一つまたは複数の機能回路の少なくとも一つのキャッシュとの間のコヒーレンスを維持する手段と；
前記キャッシュ階層を使うことができる少なくとも一つのコアによって提供される前記情報を、該情報を前記一つまたは複数の機能回路の前記少なくとも一つのキャッシュにとってアクセス可能にするよう転送する手段と；
前記一つまたは複数の機能回路のうちの少なくとも一つによって生成または修正された第一の情報を、該第一の情報を前記キャッシュ階層の少なくとも一つのキャッシュにとってアクセス可能にするよう転送する手段とを有する、
プロセッサ。
【請求項２１】
前記複数のコアは第一のダイ上に形成され、前記一つまたは複数の機能回路は第二のダイ上に形成される、請求項２０記載のプロセッサ。
【請求項２２】
前記少なくとも一つの相互接続はPCIエクスプレス（PCIe）通信インターフェースを含む、請求項２０記載のプロセッサ。
【請求項２３】
前記一つまたは複数の機能回路は：グラフィック処理機能、メモリ制御機能、周辺機器制御機能、オーディオ機能、ビデオ機能、ディスク制御機能および／またはデジタル信号処理機能のうちの一つまたは複数を実行する、請求項２０記載のプロセッサ。
【請求項２４】
前記機能回路のうちの少なくとも一つはグラフィック処理回路を含む、請求項２０記載のプロセッサ。
【請求項２５】
前記論理はのぞき見動作を処理することによってコヒーレンスの前記維持を行なう、請求項２０記載のプロセッサ。
【請求項２６】
前記のぞき見動作は、前記コアによってまたは前記機能回路によって開始される、請求項２５記載のプロセッサ。
【請求項２７】
請求項２０ないし２６のうちいずれか一項記載のプロセッサを含む複数のプロセッサと；
メモリ・インターフェース回路を通じて前記複数のプロセッサのうちの一つまたは複数に結合されたシステム・メモリと：
前記複数のプロセッサのうちの少なくとも二つを結合する第一の相互接続回路とを有する、
システム。
【請求項２８】
請求項２０ないし２６のうちいずれか一項記載のプロセッサと；
前記コアのうちの一つまたは複数をシステム・メモリに通信上結合するメモリ・インターフェース回路とを有する、
システム。
【請求項２９】
第一の処理アーキテクチャーを有する一つまたは複数のコアによってアクセス可能なキャッシュ階層の少なくとも一つのキャッシュに情報を記憶する段階であって、前記情報は、第二の処理アーキテクチャーを有する一つまたは複数の機能回路と共有されるものであり、前記キャッシュ階層は前記コアのうちの少なくとも一つによって使用可能なキャッシュ・コヒーレンス・ドメイン内の第一レベル・キャッシュ、第二レベル・キャッシュおよび第三レベル・キャッシュを含む、段階と；
少なくとも一つの相互接続を通じて前記複数のコアのうちの一つまたは複数を前記一つまたは複数の機能回路に結合する段階と；
前記キャッシュ・コヒーレンス・ドメイン内の少なくとも一つのキャッシュと、前記一つまたは複数の機能回路の少なくとも一つのキャッシュとの間のコヒーレンスを維持する段階と；
前記キャッシュ階層内の少なくとも一つのコアによって提供される情報を、該情報を前記機能回路のうちの前記一つまたは複数の機能回路の前記少なくとも一つのキャッシュにとってアクセス可能にするよう転送する段階と；
前記機能回路のうちの前記一つまたは複数の機能回路によって生成または修正された情報を、該情報を前記キャッシュ階層の少なくとも一つのキャッシュにとってアクセス可能にするよう転送する段階とを含む、
方法。
【請求項３０】
前記複数のコアは第一のダイ上に形成されており、前記一つまたは複数の機能回路は第二のダイ上に形成されている、請求項２９記載の方法。
【請求項３１】
前記少なくとも一つの相互接続はPCIエクスプレス（PCIe）通信インターフェースを含む、請求項２９記載の方法。
【請求項３２】
前記一つまたは複数の機能回路は：グラフィック処理機能、メモリ制御機能、周辺機器制御機能、オーディオ機能、ビデオ機能、ディスク制御機能および／またはデジタル信号処理機能のうちの一つまたは複数を実行するものである、請求項２９記載の方法。
【請求項３３】
前記機能回路のうちの少なくとも一つはグラフィック処理回路を含む、請求項２９記載の方法。
【請求項３４】
コヒーレンスの前記維持を行なうことは、のぞき見動作を処理することを含む、請求項２９記載の方法。
【請求項３５】
前記のぞき見動作は、前記コアによってまたは前記機能回路によって開始される、請求項３４記載の方法。