【手続補正書】
【提出日】令和1年6月4日(2019.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一方の面に電極パッドを備えた第１の半導体チップと、
前記一方の面上に配置され、前記電極パッドに接続されたチップ積層体と、
前記一方の面上の前記チップ積層体が配置された領域の外に配置された複数の柱状スペーサと
を有し、
前記チップ積層体は、
接続端子を有する第２の半導体チップが前記接続端子を介して複数積層されると共に、最下層の前記第２の半導体チップが前記接続端子を介して前記電極パッドに接続され、
前記第１の半導体チップと前記第２の半導体チップとの間、及び前記第２の半導体チップ同士の間に前記接続端子を覆うように充填されたアンダーフィル樹脂を有し、
前記複数の柱状スペーサは、前記第２の半導体チップを取り囲むように配置されており、
前記柱状スペーサは前記接続端子よりも高いことを特徴とする半導体装置。
【請求項２】
前記アンダーフィル樹脂の外縁部が前記柱状スペーサに接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記柱状スペーサは、金属から形成されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の半導体チップは平面視で四角形で形成され、前記第２の半導体チップの四隅の外側には前記柱状スペーサが配置されていないことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２の半導体チップは、貫通電極と、前記貫通電極に上面に接続された電極パッドと備え、前記接続端子が前記貫通電極の下面に接続されており、
前記チップ積層体では、上側の前記第２の半導体チップの接続端子が下側の前記第２の半導体チップの電極パッドに接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記一方の面上に形成され、前記チップ積層体と前記柱状スペーサとを覆うモールド樹脂を有し、
前記チップ積層体の上面と前記柱状スペーサの上面とが前記モールド樹脂から露出していることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
複数のチップ領域が区画され、前記チップ領域に第１電極パッドを備えた半導体デバイスウェハと、
下面側に接続端子と前記接続端子を埋設する樹脂層とを備えた半導体チップと
を用意する工程と、
前記半導体デバイスウェハの複数のチップ領域のそれぞれの周縁部に、当該チップ領域の中央部を取り囲むように前記接続端子より高い複数の柱状スペーサを形成する工程と、
前記半導体デバイスウェハの複数のチップ領域に、前記半導体チップの樹脂層を仮接着して複数の前記半導体チップを積層することにより、前記柱状スペーサの内側にチップ積層体をそれぞれ配置する工程と、
前記複数のチップ領域のチップ積層体を、前記柱状スペーサをストッパにして加熱ツールで押圧した状態でリフロー加熱することにより、前記半導体デバイスウェハの第１電極パッドと前記半導体チップ、及び前記チップ積層体の半導体チップ同士を前記接続端子で接続すると共に、
前記半導体チップの樹脂層からアンダーフィル樹脂を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記アンダーフィル樹脂を形成する工程において、
前記アンダーフィル樹脂が前記半導体チップの外側に流動して前記柱状スペーサに接することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記柱状スペーサを形成する工程において、
前記柱状スペーサは、金属から形成されることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体チップは平面視で四角形で形成され、
前記柱状スペーサを形成する工程において、
前記半導体チップの四隅の外側に前記柱状スペーサを配置しないことを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記半導体デバイスウェハと、前記半導体チップとを用意する工程において、
前記半導体チップは、貫通電極と、前記貫通電極の上面に接続された第２電極パッドとを備え、前記接続端子は前記貫通電極の下面に接続されており、
前記半導体デバイスウェハと前記半導体チップ、及び前記チップ積層体内の半導体チップ同士を電気的に接続する工程において、
前記チップ積層体内の上側の前記半導体デバイスウェハの接続端子を下側の半導体チップの第２電極パッドに接続することを特徴とする請求項７乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記半導体デバイスウェハと前記半導体チップ、及び前記チップ積層体内の半導体チップ同士を電気的に接続する工程において、
前記半導体デバイスウェハ内を任意の数の前記チップ領域からなるユニット領域に分割して区画し、前記ユニット領域ごとに分けて前記加熱ツールでリフロー加熱することを特徴とする請求項７乃至１１のいずれか一項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
以下の開示の一観点によれば、一方の面に電極パッドを備えた第１の半導体チップと、前記一方の面上に配置され、前記電極パッドに接続されたチップ積層体と、前記一方の面上の前記チップ積層体が配置された領域の外に配置された複数の柱状スペーサとを有し、前記チップ積層体は、接続端子を有する第２の半導体チップが前記接続端子を介して複数積層されると共に、最下層の前記第２の半導体チップが前記接続端子を介して前記電極パッドに接続され、前記第１の半導体チップと前記第２の半導体チップとの間、及び前記第２の半導体チップ同士の間に前記接続端子を覆うように充填されたアンダーフィル樹脂を有し、前記複数の柱状スペーサは、前記第２の半導体チップを取り囲むように配置されており、前記柱状スペーサは前記接続端子よりも高い半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また、その開示の他の観点によれば、複数のチップ領域が区画され、前記チップ領域に第１電極パッドを備えた半導体デバイスウェハと、下面側に接続端子と前記接続端子を埋設する樹脂層とを備えた半導体チップとを用意する工程と、前記半導体デバイスウェハの複数のチップ領域のそれぞれの周縁部に、当該チップ領域の中央部を取り囲むように前記接続端子より高い複数の柱状スペーサを形成する工程と、前記半導体デバイスウェハの複数のチップ領域に、前記半導体チップの樹脂層を仮接着して複数の前記半導体チップを積層することにより、前記柱状スペーサの内側にチップ積層体をそれぞれ配置する工程と、前記複数のチップ領域のチップ積層体を、前記柱状スペーサをストッパにして加熱ツールで押圧した状態でリフロー加熱することにより、前記半導体デバイスウェハの第１電極パッドと前記半導体チップ、及び前記チップ積層体の半導体チップ同士を前記接続端子で接続すると共に、前記半導体チップの樹脂層からアンダーフィル樹脂を形成する工程とを有する半導体装置の製造方法が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
続いて、図４に示すように、図３の構造体を上下反転させ、図３の最上のメモリチップ５００の背面をダイシングテープ６２０の上に配置する。さらに、支持体２００を接着層３００から剥離する。その後に、図５に示すように、半導体デバイスウェハ４００から接着層３００を剥離する。これにより、半導体デバイスウェハ４００の接続端子４２０が上面側に露出した状態となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
このようなボンディングツール６０によるメモリチップ４０の搭載を繰り返すことにより、前述した図１３（ｂ）の平面図の半導体デバイスウェハ５の全てのチップ領域Ｒにチップ積層体７を順次形成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
図２１（ｂ）の平面図に示すように、図２０（ａ）の半導体デバイスウェハ５の一つのチップ領域Ｒをみると、チップ積層体７が柱状スペーサ５０で取り囲まれた状態となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
次いで、図２８に示すように、前述した図２４の半導体デバイスウェハ５の各チップ領域Ｒが得られるように、図２７の構造体の半導体デバイスウェハ５の上面からモールド樹脂７０の下面まで切断する。これにより、半導体デバイスウェハ５が個片化されて半導体チップ５ａとなり、個々の半導体装置１が得られる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
このように、半導体チップ５ａの電極パッドＰに第１メモリチップ４０ａの接続端子４４が接続され、複数の第１〜第４メモリチップ４０ａ〜４０ｄが接続端子４４を介して積層されて、チップ積層体７が形成されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
１…半導体装置、５…半導体デバイスウェハ、６…半導体部材、７…チップ積層体、１０…半導体基板、１２ａ…柱状電極、１２，ＴＥ…貫通電極、１４，４４…接続端子、１４ａ，４４ａ…Ａｌパッド、１４ｂ，４４ｂ…Ｃｕバンプ、１４ｃ，４４ｃ…はんだ、１６，４１…絶縁層、２０，４３…保護絶縁層、２０ａ，４３ａ，５３ａ，５７ａ…開口部、３０…支持体、３２…接着層、４０，４０ａ〜４０ｄ…メモリチップ、４２…シリコン基板、４６…アンダーフィル樹脂、４６ａ…樹脂層、５０…柱状スペーサ、５２…シード層、５３…めっきレジスト層、５４…銅ポスト、５６…銀ペースト、５７…振込冶具、５８…銅ピン、６０…ボンディングツール、６２…加熱ツール、６２ａ…加熱手段、Ｐ，ＰＸ…電極パッド、Ｒ…チップ領域、ＵＲ…ユニット領域。