(57)【要約】  本発明は、各半導体チップ（１０）が、半導体基板（１２）と、半導体基板（１２）の側面に設けられ、側面に凹部（５４）を有する第１絶縁層（１６）と、を有する積層された複数の半導体チップ（３０）と、凹部（５４）内の側面の中央部に設けられた第１金属層（２０）と、凹部（５４）に設けられ、各半導体チップ（１０）に設けられた第１金属層（２０）を接続する第２金属層（２４）と、を有する半導体装置およびその製造方法である。
2007066409.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの半導体チップが、半導体基板と、該半導体基板の側面に設けられ、側面に凹部を有する第１絶縁層と、前記凹部内の側面の中央部に設けられた第１金属層と、を有する積層された複数の半導体チップと、
前記凹部に設けられ、前記半導体チップに設けられた前記第１金属層を接続する第２金属層と、を具備する半導体装置。
【請求項２】
前記第１絶縁層は、前記半導体基板の上面に設けられた請求項１記載の半導体装置。
【請求項３】
前記第１金属層は前記第１絶縁層の上面に設けられ、
前記第１金属層の上面に設けられた第２絶縁層を具備する請求項２記載の半導体装置。
【請求項４】
少なくとも１つの半導体チップが、半導体基板と、該半導体基板の側面および上面に設けられた第１絶縁層と、前記第１絶縁層の側面および上面に設けられた第１金属層と、前記第１金属層の上面および前記第１絶縁層の側面に設けられ、側面に凹部を有する第２絶縁層と、を有する積層された複数の半導体チップと、
前記凹部に設けられ、前記半導体チップに設けられた前記第１金属層と前記凹部で接続される第２金属層と、を具備する半導体装置。
【請求項５】
前記半導体チップは半導体基板上に設けられたパッド電極を有し、
前記第１絶縁層は前記パッド電極の上に開口部を有し、
前記第１金属層は、前記第１絶縁膜層の上面にも設けられ、前記開口部を介し前記パッドと接続する請求項１から４のいずれか一項記載の半導体装置。
【請求項６】
請求項１から５のいずれか一項記載の半導体装置である内蔵半導体装置が実装されたパッケージを有する半導体装置。
【請求項７】
前記パッケージは基板を有し、前記内蔵半導体装置は前記基板にフェースダウン実装されている請求項６記載の半導体装置。
【請求項８】
前記パッケージは基板を有し、前記内蔵半導体装置は前記基板にフェースアップ実装されている請求項６記載の半導体装置。
【請求項９】
前記パッケージはリードフレームを有し、前記内蔵半導体装置は樹脂封止されている請求項６記載の半導体装置。
【請求項１０】
半導体ウェハの上面に第１溝部を形成する工程と、
前記半導体ウェハの上面および前記第１溝部の側面を覆い、前記第１溝部内に、側面に凹部を有する第２溝部を有する第１絶縁層を形成する工程と、
前記凹部の側面に第１金属層を形成する工程と、
前記半導体ウェハを背面より前記第２溝部の底面に達するように除去し、前記半導体ウェハを複数の半導体チップに分割する工程と、を有する半導体装置の製造方法。
【請求項１１】
前記第１絶縁層を形成する工程は、
前記半導体ウェハの上面に、絶縁膜を形成する工程と、
前記絶縁膜に前記凹部を有する前記第２溝部を形成する工程と、を含む請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１絶縁層を形成する工程は、前記半導体ウェハ上に設けられたパッド電極の上に開口部を有する前記第１絶縁層を形成する工程を含み、
前記第１金属層を形成する工程は、前記第１絶縁膜層の上面に、前記開口部を介し前記パッド電極と接続する前記第１金属層を形成する工程を含む請求項１０または１１記載の半導体装置の製造方法。
【請求項１３】
前記第１金属層を形成する工程は前記第１絶縁層の上面に前記第１金属層を形成する工程を含み、
前記第１金属層の上面に第２絶縁層を形成する工程を有する請求項１０から１２のいずれか一項記載の半導体装置の製造方法。
【請求項１４】
前記第１金属層を形成する工程は、前記凹部内の側面の中央部に前記第１金属層を形成する工程を含む請求項１０から１３のいずれか一項記載の半導体装置の製造方法。
【請求項１５】
半導体ウェハの上面に第１溝部を形成する工程と、
前記半導体ウェハの上面および前記第１溝部の側面を覆い、前記第１溝部内に、第２溝部を設けた第１絶縁層を形成する工程と、
前記第１絶縁層の上面および側面に第１金属層を形成する工程と、
前記第１絶縁層の上面および前記第２溝部の側面を覆い、前記第２溝部内に側面に凹部を有する第３溝部を有し、前記凹部内に前記第１金属層が露出するように第２絶縁層を形成する工程と、
前記半導体ウェハを背面より前記第３溝部の底面に達するように除去し、前記半導体ウェハを複数の半導体チップに分割する工程と、を有する半導体装置の製造方法。
【請求項１６】
前記第２絶縁層を形成する工程は、
前記半導体ウェハ上に、絶縁膜を形成する工程と、
前記絶縁膜に前記凹部を有する第３溝部を形成する工程と、を含む請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記半導体ウェハから分割された半導体チップを少なくとも１つ含む複数の半導体チップを積層する工程と、
前記第１金属層を接続するように、前記凹部に第２金属層を形成する工程と、を有する請求項１０から１６のいずれか一項記載の半導体装置の製造方法。
【請求項１８】
前記第２金属層を形成する工程は、無電解メッキ法を用い前記第２金属層を形成する工程である請求項１７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に半導体チップを複数積層した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そこで、半導体チップを効率的にパッケージングする技術が求められている。その１つとして、半導体チップを積層しパッケージングする技術が開発されている【０００３】
特許文献１には以下の技術（従来例１）が開示されている。まず、半導体ウェハの上面に溝を形成し、溝内に絶縁層を埋め込み、絶縁層内に導体を埋め込んだスルーホールを形成する。スルーホールを切断するように、半導体ウェハを切断し、半導体チップを形成する。スルーホールが半導体チップの側面に形成された凹部となり、スルーホール内に形成された導体により、半導体チップの上面と下面との間を電気的に接続することができる。【０００４】
特許文献２には以下の技術（従来例２）が開示されている。半導体ウェハに側壁が導体で被覆されたスルーホールを形成する。スルーホールを切断するように、半導体ウェハを切断し、半導体チップを形成する。半導体チップを積層し、半導体チップの側面のスルーホールよりなった凹部に金属樹脂層を形成する。積層された各半導体チップは、凹部に形成された金属樹脂層を介し他の半導体チップと電気的に接続することができる。【０００５】
特許文献３には、以下の技術（従来例３）が記載されている。半導体チップを積層したのち積層した半導体チップの側面に配線パターンを形成する。積層された各半導体チップは、配線パターンを介し他の半導体チップと電気的に接続することができる。
【特許文献１】特開２００４−３４２８６１号公報
【特許文献２】特開２００４−２２１３７２号公報
【特許文献３】特開２００１−２５０９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来例１および従来例２のように、半導体ウェハにスルーホールを形成し、スルーホールを切断するように半導体ウェハを切断する場合は以下の課題がある。スルーホール内に埋め込まれたまたは側壁に被覆された導体を切断するため、ウェハを切断する際に該導体が剥がれやすくなる。また、半導体ウェハまたは絶縁層にスルーホールを形成するためには、深いエッチングを行う必要があり、技術的に難しく製造コストが高くなってしまう。また、従来例３においては、半導体チップを積層した後、各積層された半導体チップに配線パターンを形成するため、製造コストが高くなってしまう。【０００７】
本発明は、上記課題に鑑みなされたものであり、積層された半導体チップの側面に、各半導体チップを電気的に接続する金属層を低コストで形成可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、少なくとも１つの半導体チップが、半導体基板と、該半導体基板の側面に設けられ、側面に凹部を有する第１絶縁層と、前記凹部内の側面の中央部に設けられた第１金属層と、を有する積層された複数の半導体チップと、前記凹部に設けられ、前記半導体チップに設けられた前記第１金属層を接続する第２金属層と、を具備する半導体装置である。本発明によれば、凹部が第１絶縁層に形成されていることにより、半導体基板に凹部が形成されているのに比較し、凹部を簡単に形成することができる。また、第１金属層が凹部の中央部に設けられていることにより、スルーホールを切断する時に第１金属層が剥がれることを防止することができる。これにより、各半導体チップを電気的に接続する第２金属層を低コストで形成可能な半導体装置を提供することができる。【０００９】
上記構成において、前記第１絶縁層は、前記半導体基板の上面に設けられた構成とすることができる。この構成によれば、第１絶縁層を簡単に形成することができる。【００１０】
上記構成において、前記第１金属層は前記第１絶縁層の上面に設けられ、前記第１金属層の上面に設けられた第２絶縁層を具備する構成とすることができる。この構成によれば、積層された半導体チップのうち上の半導体チップと第１金属層とが電気的に接触することを防止することができる。【００１１】
本発明は、少なくとも１つの半導体チップが、半導体基板と、該半導体基板の側面および上面に設けられた第１絶縁層と、前記第１絶縁層の側面および上面に設けられた第１金属層と、前記第１金属層の上面および前記第１絶縁層の側面に設けられ、側面に凹部を有する第２絶縁層と、を有する積層された複数の半導体チップと、前記凹部に設けられ、前記半導体チップに設けられた前記第１金属層と前記凹部で接続される第２金属層と、を具備する半導体装置である。本発明によれば、凹部が第１絶縁層に形成されていることにより、半導体基板に凹部が形成されているのに比較し、凹部を簡単に形成することができる。また、第１金属層が凹部の中央部に設けられていることにより、スルーホールを切断する時に第１金属層が剥がれることを防止することができる。さらに、積層された半導体チップのうち上の半導体チップと、第１金属層とが電気的に接続することを防止することができる。さらに、第２絶縁層を形成する際に、位置合わせ精度が悪いことに起因し、第２絶縁層が第１金属層を被覆しなくなることを防止することができる。これにより、各半導体チップを電気的に接続する第２金属層を低コストで形成可能な半導体装置を提供することができる。【００１２】
上記構成において、前記半導体チップは半導体基板上に設けられたパッド電極を有し、前記第１絶縁層は前記パッド電極の上に開口部を有し、前記第１金属層は、前記第１絶縁膜層の上面にも設けられ、前記開口部を介し前記パッドと接続する構成とすることができる。この構成によれば、異なる半導体チップのパッド電極同士を第２金属層を介し接続することができる。【００１３】
上記構成の半導体装置である内蔵半導体装置が実装されたパッケージを有する構成とすることができる。また、上記構成において、前記パッケージは基板を有し、前記内蔵半導体装置は前記基板にフェースダウン実装されている構成とすることができる。さらに、上記構成において、前記パッケージは基板を有し、前記内蔵半導体装置は前記基板にフェースアップ実装されている構成とすることができる。さらに、上記構成において、前記パッケージはリードフレームを有し、前記内蔵半導体装置は樹脂封止されている構成とすることができる。【００１４】
本発明は、半導体ウェハの上面に第１溝部を形成する工程と、前記半導体ウェハの上面および前記第１溝部の側面を覆い、前記第１溝部内に、側面に凹部を有する第２溝部を有する第１絶縁層を形成する工程と、前記凹部の側面に第１金属層を形成する工程と、前記半導体ウェハを背面より前記第２溝部の底面に達するように除去し、前記半導体ウェハを複数の半導体チップに分割する工程と、を有する半導体装置の製造方法である。本発明によれば、スルーホールを形成していないため、スルーホール形成のためのエッチングを行う必要がなく製造コストを削減することができる。また、半導体基板の背面を除去することにより、金属層をダイシングで切断することなく半導体チップに分離することができる。よって、第１金属層の剥がれることを防止することができる。【００１５】
上記構成において、前記第１絶縁層を形成する工程は、前記半導体ウェハの上面に、絶縁膜を形成する工程と、前記絶縁膜に前記凹部を有する前記第２溝部を形成する工程と、を含む構成とすることができる。この構成によれば、簡単に第２溝部および凹部を形成することができる。【００１６】
上記構成において、前記第１絶縁層を形成する工程は、前記半導体ウェハ上に設けられたパッド電極の上に開口部を有する第１絶縁層を形成する工程を含み、前記第１金属層を形成する工程は、前記第１絶縁膜層の上面に、前記開口部を介し前記パッド電極と接続する前記第１金属層を形成する工程を含む構成とすることができる。この構成によれば、第１金属層を介し、半導体チップに形成された回路と第２金属層とを電気的に接続することができる。【００１７】
上記構成において、前記第１金属層を形成する工程は前記第１絶縁層の上面に前記第１金属層を形成する工程を含み、前記第１金属層の上面に第２絶縁層を形成する工程を有する構成とすることができる。この構成によれば、積層された半導体チップのうち上の半導体チップと、第１金属層とが電気的に接触することを防止することができる。【００１８】
上記構成において、前記第１金属層を形成する工程は、前記凹部内の側面の中央部に前記第１金属層を形成する工程を含む構成とすることができる。この構成によれば、前記第１金属層が剥がれることを抑制することができる。【００１９】
本発明は、半導体ウェハの上面に第１溝部を形成する工程と、前記半導体ウェハの上面および前記第１溝部の側面を覆い、前記第１溝部内に、第２溝部を設けた第１絶縁層を形成する工程と、前記第１絶縁層の上面および側面に第１金属層を形成する工程と、前記第１絶縁層の上面および前記第２溝部の側面を覆い、前記第２溝部内に側面に凹部を有する第３溝部を有し、前記凹部内に前記第１金属層が露出するように第２絶縁層を形成する工程と、前記半導体ウェハを背面より前記第３溝部の底面に達するように除去し、前記半導体ウェハを複数の半導体チップに分割する工程と、を有する半導体装置の製造方法である。本発明によれば、スルーホールを形成していないため、スルーホール形成のためのエッチングを行う必要がなく製造コストを削減することができる。また、半導体基板の背面を除去することにより、金属層をダイシングで切断することなく半導体チップに分離することができる。よって、第１金属層の剥がれることを防止することができる。さらに、凹部に暴露された第１金属層以外の第１金属層を第２絶縁層で被覆できるため位置合わせずれに起因した第１金属層と上の半導体基板とがショートを防止することができる。【００２０】
上記構成において、前記第２絶縁層を形成する工程は、前記半導体ウェハ上に、絶縁膜を形成する工程と、前記絶縁膜に前記凹部を有する第３溝部を形成する工程と、を含む構成とすることができる。この構成によれば、簡単に第２溝部および凹部を形成することができる。【００２１】
上記構成において、前記半導体ウェハから分割された半導体チップを少なくとも１つ含む複数の半導体チップを積層する工程と、前記第１金属層を接続するように、前記凹部に第２金属層を形成する工程と、を有する構成とすることができる。この構成によれば、各第１金属層に接続する第２金属層を形成する際、凹部を有するため、銀ペーストをスキーズすることにより簡単に、凹部に銀ペーストを埋め込み第２金属層を形成することができる。【００２２】
上記構成において、前記第２金属層を形成する工程は、無電解メッキ法を用い前記第２金属層を形成する工程である構成とすることができる。この構成によれば、各第１金属層が接続するように第２金属層を形成することができる。
【発明の効果】
【００２３】
本発明によれば、積層された半導体チップの側面に、各半導体チップを電気的に接続する金属層を低コストで形成可能な半導体装置およびその製造方法を提供することを目的とする。
【図面の簡単な説明】
【００２４】
【図１】図１は実施例１に係る半導体装置の斜視図である。
【図２】図２は図１のＡ−Ａ断面図である。
【図３】図３（ａ）および図３（ｂ）は実施例１に係る半導体装置の製造工程を示す斜視図（その１）である。
【図４】図４（ａ）および図４（ｂ）は実施例１に係る半導体装置の製造工程を示す斜視図（その２）である。
【図５】図５（ａ）は実施例１に係る半導体装置の製造工程途中の上視図、図５（ｂ）および図５（ｃ）はそれぞれ図５（ａ）のＣ−ＣおよびＤ−Ｄ断面図である。
【図６】図６は実施例１に係る半導体装置の製造工程を示す断面図である。
【図７】図７（ａ）および図７（ｂ）は実施例１に係る半導体装置の製造工程を示す斜視図（その３）である。
【図８】図８は実施例１の変形例の係る半導体装置の斜視図である。
【図９】図９（ａ）および図９（ｂ）は実施例２に係る半導体装置の製造工程を示す斜視図（その１）である。
【図１０】図１０（ａ）および図１０（ｂ）は実施例２に係る半導体装置の製造工程を示す斜視図（その２）である。
【図１１】図１１（ａ）は実施例２に係る半導体装置の製造工程途中の上視図、図１１（ｂ）のＥ−Ｅ断面図である。
【図１２】図１２は実施例２に係る半導体装置の製造工程を示す断面図である。
【図１３】図１３は実施例３に係る半導体装置の断面図である。
【図１４】図１４は実施例４に係る半導体装置の断面図である。
【図１５】図１５は実施例５に係る半導体装置の断面図である。
【発明を実施するための最良の形態】
【００２５】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２６】
実施例１は積層された半導体チップの例である。図１は実施例１に係る半導体装置の斜視図、図２は図１のＡ−Ａ断面図である。図１を参照に、回路が形成された半導体チップ１０は複数積層されている。以後、半導体チップ１０が４層に積層された例を示すが、本発明は、半導体チップ１０が複数積層された半導体装置に適用することができる。半導体チップ１０の上面にはパッド部１８が形成されている。各半導体チップ１０の側面には第２金属層２４が形成されている。【００２７】
図２を参照に、各積層された半導体チップ１０は半導体基板１２と、半導体基板１２の側面および上面に形成された第１絶縁層１６を有する。半導体基板１２上にはパッド電極１４が設けられている。第１絶縁層１６上および第１絶縁層１６の側面に第１金属層２０が設けられている。第１金属層２０は第１絶縁層１６に形成された開口部においてパッド電極１４と電気的に接続しパッド部１８を形成する。各半導体チップ１０の間には、第２絶縁層２２が設けられている。第２絶縁層２２は上の半導体チップ１０の半導体基板１２と下の半導体チップ１０上に設けられた第１金属層２０とを電気的に分離している。各半導体チップ１０の側面に設けられた第１金属層２０を電気的に接続するように第２金属層２４が設けられている。【００２８】
次に、図３（ａ）から図７（ｂ）を用い、実施例１に係る半導体装置の製造方法について説明する。図３（ａ）から図４（ｂ）は、図１の部分Ｂに相当する半導体チップ１０を抜き出し、半導体ウェハ状態で製造される工程を示した斜視図である。図３（ａ）を参照に、シリコン半導体ウェハである半導体基板１２上に例えばアルミニウムからなるパッド電極１４が設けられている。パッド電極１４は半導体基板１２上に形成された回路パターンに電気的に接続されている。半導体基板１２の上面に、半導体基板１２を切断し半導体基板１２を半導体チップに分割するためのスクライブラインを含むように第１溝部４０を形成する。第１溝部４０の深さは例えば５０μｍ以上、幅は例えば約１００μｍとする。図３（ｂ）を参照に、例えば感光性のポリイミド膜１５を、スピンコート法を用い、半導体基板１２の上面および第１溝部４０の側面を覆うように形成する。ポリイミド膜１５の膜厚は、半導体基板１２上で例えば１０μｍである。【００２９】
図４（ａ）を参照に、感光性のポリイミド膜１５に所定のパターンを露光し現像することにより、第１溝部４０内に側面に凹部５２を有する第２溝部４２と、パッド電極１４の上に開口部５０を有する第１絶縁層１６を形成する。凹部５２は第１絶縁膜１６の上面から第２溝部４２の底面まで連続して形成されている。第２溝部４２の深さは例えば５０μｍ以上、第２溝部４２の幅は例えば２０μｍである。凹部５２の凹み量は例えば２０μｍである。図４（ｂ）を参照に、第１絶縁層１６の上面および凹部５２の中央部に、例えば銅をメッキすることにより第１金属層２０を形成する。【００３０】
図５（ａ）は、このときの上視図、図５（ｂ）および図５（ｃ）はそれぞれ図５（ａ）のＣ−ＣおよびＤ−Ｄ断面図である。図５（ａ）から図５（ｃ）を参照に、第１絶縁層１６に設けられた第２溝部４２には凹部５２が設けられている。凹部５２の中央部に第１金属層２０が形成されている。第１金属層２０は、半導体基板１２上に設けられたパッド電極１４と開口部５０で接続されている。【００３１】
図６は図５（ａ）のＤ−Ｄ断面に相当する断面図である。図６を参照に、半導体基板１２を背面より第２溝部４２に達するように研磨する。このとき、半導体基板１２の厚さを例えば５０μｍとする。第２溝部４２の深さは例えば５０μｍ以上のため、半導体基板１２は第２溝部４２により分割され、第１絶縁層１６を有する半導体チップ１０となる。なお、半導体基板１２の厚さを薄くする工程は、研磨以外の方法であってもよい。【００３２】
図７（ａ）および図７（ｂ）は図１の部分Ｂに相当する斜視図である。図７（ａ）を参照に、図６で分割された半導体チップ１０を積層する。半導体チップ１０の間には第２絶縁層２２を挟み、各半導体チップ１０は接着剤によりお互いに固着される。このとき、各半導体チップ１０の凹部５２は、積層された半導体チップ１０の最上面から最下面に渡り連続して設けられた凹部５２を構成する。第２絶縁層２２は図６で背面を研磨する前に、第１金属層２０上に形成しても良い。【００３３】
図７（ｂ）を参照に、各半導体チップ１０の凹部５２に例えば銀ペーストをスキージし埋め込み、第２金属層２４を形成する。第２金属層２４により、各半導体チップ１０に設けられた第１金属層２０が電気的に接続される。以上により実施例１に係る半導体装置が完成する。【００３４】
実施例１において、積層される半導体チップ１０は、同じ半導体チップであるとは限られない。例えば、半導体メモリ装置が形成された半導体チップとロジック回路が形成された半導体チップを積層することも可能である。積層された全ての半導体チップ１０が全ての凹部５２に形成された第２金属層２４に接続するパッド電極１４を有する必要はない。また、１つの半導体チップ１０において、１つの第２金属層２４に複数のパッド電極１４が接続しても良い。各凹部５２に対し、各半導体チップ１０のいかなるパッド電極１４を接続するかまたは接続しないかは、積層された半導体チップ３０でいかなる機能を実現するかに応じ適宜選択することができる。さらに、実施例１では、各半導体チップ１０が凹部５２を有する第１絶縁層１６、第１金属層２０を有しているが、積層された複数の半導体チップのうち、少なくとも１つの半導体チップ１０が凹部５２を有する第１絶縁層１６、第１金属層２０を有していれば良い。【００３５】
図８のように、第２金属層２４ａの形成は、無電界メッキ法を用い例えば銅を形成してもよい。無電解メッキ法により第２金属を形成した場合、第１金属層２０に形成されるメッキ層は、各半導体チップ１０の各々の第１金属層２０に厚みを持って形成される。よって、隙間を有する上下の半導体チップ１０の各第１金属層２０に形成されたメッキ層はお互いに接続し、第１金属層２０に渡って形成される。よって、各半導体チップ１０の第１金属層２０間に隙間があって第１金属層２０が電気的に接続されていない場合も無電解メッキ法を用いることにより、各第１金属層２０が接続するように第２金属層２４を形成することができる。【００３６】
実施例１に係る半導体装置においては、各半導体チップ１０は半導体基板１２の側面に第１絶縁層１６を有している。第１絶縁層１６は、半導体チップ１０の上面と下面との間に連続的に設けられた凹部５２を有している。凹部５２内の側面の中央部には第１金属層２０が設けられている。複数の半導体チップ１０が積層された半導体装置は、各半導体チップ１０の凹部５２に、各半導体チップ１０に設けられた第１金属層２０を電気的に接続する第２金属層２４が設けられている。【００３７】
各半導体チップ１０に設けられた第１金属層２０と第２金属層２４とが接続することにより、第２金属層２４を介し各半導体チップ１０を接続することができる。従来例１のように、凹部５２を半導体基板１２に形成する場合、半導体基板１２をエッチングする必要がある。しかし、実施例１では半導体基板１２の側面に第１絶縁層１６が設けられ、第１絶縁層１６が凹部５２を有している。よって、凹部５２を簡単に形成することができる。第１金属層２０が凹部５２内の側面の中央部に設けられている。言い換えれば、第１金属層２０は凹部５２の側面に第１絶縁層１６の上面に形成された第１金属層２０と連続して形成され、かつ第２溝部４２と接する領域には第１金属層２０は形成されていない。第１金属層１６がこのように設けられていることにより、従来例１および従来例２のように、スルーホールを切断する時に第１金属層２０が剥がれることを防止することができる。また、凹部５２が設けられているため、図７（ｂ）のように凹部５２に第２金属層２４を例えば銀ペーストをスキージすることができ、簡単に第２金属層２４を形成することがでできる。なお、積層された複数の半導体チップ３０のうち、少なくとも１つの半導体チップ１０が凹部５２を有する第１絶縁層１６、第１金属層２０を有することにより、その半導体チップ１０については上記効果を奏することができる。【００３８】
また、第１絶縁層１６は、半導体基板１２の上面および側面に設けられている。これにより、第１絶縁層１６をポリイミド膜１５の塗布、露光現像法を用い簡単に形成することができる。【００３９】
さらに、第１絶縁層１６の上面に設けられた第１金属層２０上に第２絶縁層２２を有している。これにより、上の半導体チップ１０と、第１金属層２０とが電気的に接触することを防止することができる。第２絶縁層２２は第１金属層２０上に形成されていれば、上の半導体チップ１０とのショートを防止する効果がある。しかし、下の半導体チップ１０の上面に凹凸ができてしまうと、半導体チップ１０間の熱抵抗が大きくなってしまう。よって、第２絶縁層２２は半導体チップ１０上面全面に渡り設けることが好ましい。【００４０】
さらに、半導体チップ１０は半導体基板１２の上面に設けられたパッド電極１４を有している。第１絶縁層１６はパッド電極１４の上に開口部５０を有している。第１金属層２０は、第１絶縁層１６の上面にも設けられており、開口部５０を介しパッド電極１４と接続している。これにより、異なる半導体チップ１０のパッド電極１４同士を第２金属層２４を介し接続することができる。【００４１】
実施例１に係る半導体装置の製造方法において、図３（ａ）のように、半導体ウェハである半導体基板１２の上面に第１溝部４０を形成する。図４（ａ）のように、半導体基板１２の上面および第１溝部の側面を覆い、第１溝部４０内に、側面に凹部５２を有する第２溝部４２を設けた第１絶縁層１６を形成する。図４（ｂ）のように、凹部５２の側面に第１金属層１６を形成する。図６のように、半導体基板１２を背面より第２溝部４２の底面に達するように除去することにより、半導体基板１２を複数の半導体チップ１０に分割する。このような製造方法により、スルーホールを形成する必要がない。よって、スルーホール形成のためのエッチングを行う必要がなく製造コストを削減することができる。半導体基板１２の背面を除去することにより、金属層をダイシングで切断することなく半導体チップ１０に分離することができる。よって、第１金属層２０の剥がれることを防止することができる。【００４２】
また、第１絶縁層１６を形成するために、図３（ｂ）のように、半導体基板１２の上面および第１溝部４０の側面に、ポリイミド膜１５（絶縁膜）を形成する。図４（ａ）のように、ポリイミド膜に凹部５２を有する第２溝部４２を形成する。このような工程により、スルーホールを形成することなく、簡単に第２溝部４２および凹部５２を形成することができる。なお、第１絶縁膜となるべき絶縁膜はポリイミド膜１５以外の絶縁膜であってもよい。また、実施例１では、感光性ポリイミド膜１５を用い、所定領域を露光することにより、第２溝部４２および凹部５２を形成しているが、第１絶縁膜となるべき絶縁膜上にフォトレジストを形成しエッチングにより第２溝部４２および凹部５２を形成してもよい。【００４３】
さらに、図４（ａ）のように、第１絶縁層１６を形成する際には、半導体基板１２上に設けられたパッド電極１４の上に開口部５０を有するように第１絶縁層１６を形成する。図４（ｂ）のように、第１金属層を形成する際は、第１絶縁層１６の上面に、開口部５０を介しパッド電極１４と接続するように第１金属層２０を形成する。このような工程により、第１金属層２０を介し、半導体チップ１０に形成された回路と第２金属層２４とを電気的に接続することができる。【００４４】
さらに、図４（ｂ）のように、第１金属層２０を形成する際は、凹部５２内の側面の中央部に第１金属層２０を形成している。第１金属層２０は凹部５２の全体に形成することもできるが、実施例１のように凹部５２内の側面の中央部に第１金属層２０を形成することにより、図７（ｂ）のように、銀ペーストをスキージする際、第１金属層２０に引っかかり、第１金属層が剥がれることを防止することができる。また、図８のように、無電解メッキ法を用い第２金属層２４を形成する際、第１金属層２０から成長したメッキ層が隣の凹部５２の第１金属層２０とショートすることを抑制することができる。【００４５】
さらに、図７（ａ）のように、複数の半導体チップ１０を積層する。図７（ｂ）のように、複数の半導体チップ１０の各第１金属層２０を接続するように、凹部５２に第２金属層２４を形成する。これにより、各第１金属層２０に接続する第２金属層２４を形成する際、凹部５２を有するため、銀ペーストをスキーズすることにより簡単に、凹部５２に銀ペーストを埋め込むことができ第２金属層２４を形成することができる。
【実施例２】
【００４６】
実施例２は、第１金属層２０の上および第１絶縁層の側面に設けられ、側面に凹部を有する第２絶縁層を設けた半導体装置の例である。図９（ａ）から図１２を用い、実施例２に係る半導体装置の製造方法について説明する。図９（ａ）から図１０（ｂ）は図３（ａ）と同様に半導体装置の部分Ｂに相当する斜視図である。図９（ａ）を参照に、実施例１の図３（ａ）および図３（ｂ）の工程を行う。第１溝部４０内に第２溝部４２、パッド電極１４上に開口部５０を有する第１絶縁層１６を形成する。第１溝部４０および第２溝部４２の幅は例えばそれぞれ１００μｍおよび４０μｍであり、第１溝部４０および第２溝部４２の深さは例えば５０μｍ以上とする。また、第１絶縁層１６の膜厚は例えば１０μｍである。図９（ｂ）を参照に、第１絶縁層１６上および側面に第１金属層２０を形成する。第１金属層２０は、開口部５０において、パッド電極１４と接続し、パッド部１８を形成する。【００４７】
図１０（ａ）を参照に、第１絶縁層１６の上面および第２溝部４２の側面を覆い、第２溝部４２内に、感光性のポリイミド膜２７を例えば１０μｍ塗布する。図１０（ｂ）を参照に、ポリイミド膜２７の所定領域を露光し現像する。これにより、第２溝部４２内の側面に凹部５４を有する第３溝部４４を形成する。第３溝部４４の深さは例えば５０μｍ以上、第３溝部４４の幅は例えば２０μｍである。凹部５４の凹み量は例えば２０μｍである。【００４８】
図１１（ａ）は、このときの上視図、図１１（ｂ）は図１１（ａ）のＥ−Ｅ断面図である。図１１（ａ）および図１１（ｂ）を参照に、凹部５４内の側面の中央部に、第１絶縁膜１６上および側面に形成された第１金属層２０が露出するように凹部５４が形成されている。第３溝部４４の幅（例えば２０μｍ）に両側の凹部５４の凹み量（例えば２×２０μｍ）を加えた幅が第２溝部４２の幅（例えば４０μｍ）より広いため、第１金属層２０を凹部５４内の側面に露出することができる。【００４９】
図１２は図１１（ａ）のＥ−Ｅ断面に相当する断面図である。図１２を参照に、半導体基板１２を背面より第３溝部４４に達するように研磨する。このとき、半導体基板１２の厚さを例えば５０μｍとする。第３溝部４４の深さは例えば５０μｍ以上のため、半導体基板１２は第３溝部４４で分割され、半導体チップ１０となる。実施例１の図７（ａ）および図７（ｂ）と同じ製造工程を行うことにより実施例２に係る半導体装置が完成する。【００５０】
実施例２は、実施例１に比べ、第１金属層２０の上面および第１絶縁層１６の側面に設けられ、側面に凹部５４を有する第２絶縁層２６を有している。さらに、第２金属層２４は、各半導体チップ１０に設けられた第１金属層２０と凹部５２で接続されている。第２絶縁層２６により、上の半導体チップ１０の半導体基板１２と第１金属層２０が電気的に接触することを防止することができる。また、第１絶縁層１６の側面にも第２絶縁層２６が設けられているため、第２絶縁層２６を形成する際に、位置合わせ精度が悪いことに起因し、第２絶縁層２６が第１金属層２０を被覆しなくなることを防止することができる。なお、実施例１と同様に、積層された複数の半導体チップのうち、少なくとも１つの半導体チップ１０が凹部５２を有する第１絶縁層１６、第１金属層２０、第２絶縁層を有していれば良い。【００５１】
実施例２に係る半導体装置の製造方法において、図９（ａ）のように、半導体ウェハである半導体基板１２の上面に第１溝部４０を形成する。半導体基板１２の上面および第１溝部４０の側面を覆い、第１溝部４０内に、第２溝部４２を設けた第１絶縁層１６を形成する。図９（ｂ）のように、第１絶縁層１６の上面に第１金属層２０を形成する。図１０（ｂ）のように、第１絶縁層１６の上面および第２溝部４２の側面を覆い、第２溝部４２内の側面に凹部５４を有する第３溝部４４を設け、凹部５４内の側面に第１金属層２０を露出するように第２絶縁層２６を形成する。図１２のように、半導体基板１２を背面より第３溝部４４の底面に達するように除去し、半導体基板１２を複数の半導体チップ１０に分割する。実施例１においては、第２絶縁層２２と第１金属層２０の位置合わせがずれることが起こりえる。例えば、第２絶縁層２２が第１金属層２０を適切に被覆していないと、第１金属層２０と上の半導体基板１２とがショートしてしまう。一方、第２絶縁膜が第１絶縁膜１６の凹部５２に設けられると、第２金属層２４が形成し難くなる。実施例２の製造方法によれば、実施例１と同様な効果に加え、凹部５４に暴露された第１金属層２０以外の第１金属層２０を第２絶縁層２６が被覆できるため位置合わせずれに起因した第１金属層２０と上の半導体基板１２とがショートを防止することができる。【００５２】
さらに、第２絶縁層２６を形成する際は、図１０（ａ）のように、第１金属層２０および第１絶縁層１６上にポリイミド膜２７（絶縁膜）を形成する。図１０（ｂ）のように、ポリイミド膜２７に凹部５４を有する第３溝部４４を形成する。このような工程により、簡単に第２溝部４４および凹部５４を形成することができる。なお、第２絶縁膜となるべき絶縁膜はポリイミド膜２７以外の絶縁膜であってもよい。また、第２絶縁膜となるべき絶縁膜上にフォトレジストを形成しエッチングにより第３溝部４４および凹部５４を形成してもよい。
【実施例３】
【００５３】
実施例３から実施例５は積層された半導体チップ（内蔵半導体装置）をパッケージに実装した半導体装置の例である。図１３を参照に、パッケージはガラスエポキシ樹脂からなるプリント基板３２を有し、プリント基板３２上に実施例１または実施例２の積層された半導体チップ３０がハンダボール３３によりフリップチップ実装されている。ハンダボール３３は、例えば実施例１の図１の最上面の半導体チップ１０のパッド部１８に設けられている。プリント基板３２の積層された半導体チップ３０と反対の面にはハンダボール３１が設けられている。ハンダボール３１とハンダボール３３とはプリント基板３２の接続部（図示せず）により接続されている。
【実施例４】
【００５４】
図１４を参照に、パッケージはプリント基板３２およびエポキシ樹脂３５を有し、プリント基板３２に積層された半導体チップ３０（内蔵半導体装置）がフェースアップで実装されている。ワイヤ３４により、プリント基板３２と半導体チップ３０とが接続されている。ワイヤ３４は例えば実施例１の図１の最上面の半導体チップ１０のパッド部１８に接続している。積層された半導体チップ３０はエポキシ樹脂３５により封止されている。実施例３および実施例４において、積層された半導体チップが実装されるのはプリント基板３２であるが、絶縁基板に導電性の配線の形成された基板であればよい。
【実施例５】
【００５５】
図１５を参照に、パッケージはリードフレーム３６およびエポキシ樹脂３７を有し、積層された半導体チップ３０（内蔵半導体装置）はリードフレーム３６に実装され、リードフレーム３６と積層された半導体チップ３０とはワイヤ３８で接続されている。積層された半導体チップ３０は例えばエポキシ樹脂３７により樹脂封止されている。実施例３から実施例５のように、実施例１または実施例２に係る積層された半導体チップ３０（内蔵半導体装置）がパッケージに実装された半導体装置とすることもできる。【００５６】
実施例１および実施例２において、第１絶縁層１６および第２絶縁層２６はポリイミド膜からなる絶縁膜であったが、絶縁性の膜であればポリイド膜には限られない。例えば酸化シリコン膜等の無機膜、または有機膜を用いることもできる。第１金属層２０はメッキ法で形成した銅であったが、金属層であればこれに限られない。例えばアルミニウムや金を用いることもできる。第２金属層２４は銀ペーストや無電解メッキで形成された金属の例であったが、金属層であればこれらに限られない。例えば、金、銅等を用いることもできる。【００５７】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図１】
2007066409.tif 000003
【図２】
2007066409.tif 000004
【図３】
2007066409.tif 000005
【図４】
2007066409.tif 000006
【図５】
2007066409.tif 000007
【図６】
2007066409.tif 000008
【図７】
2007066409.tif 000009
【図８】
2007066409.tif 000010
【図９】
2007066409.tif 000011
【図１０】
2007066409.tif 000012
【図１１】
2007066409.tif 000013
【図１２】
2007066409.tif 000014
【図１３】
2007066409.tif 000015
【図１４】
2007066409.tif 000016
【図１５】
2007066409.tif 000017
【国際調査報告】
2007066409.tif 000018
2007066409.tif 000019
2007066409.tif 000020
2007066409.tif 000021