(57)【要約】波形等化制御装置であって、複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、等化目標値を求める等化目標値生成部と、前記等化目標値と前記波形等化後の信号との間の誤差を求める誤差推定部と、前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備える。前記等化目標値生成部は、第１〜第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１〜第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である合計に対応する値を前記等化目標値として求める。【特許請求の範囲】
【請求項１】
複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、
前記波形等化器から出力された波形等化後の信号に基づいて第１の等化目標値を求めて出力する第１の等化目標値生成部と、
前記第１の等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力する誤差推定部と、
前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備え、
前記第１の等化目標値生成部は、
前記入力信号のサンプリング間隔ずつ順に異なる時刻である第１、第２、第３、第４、及び第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１〜第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である第１の合計を求め、前記第１の合計に対応する値を前記第１の等化目標値として求めるものである
ことを特徴とする波形等化制御装置。
【請求項２】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値生成部は、
複数の値を格納する第１の記憶部を有し、前記第１の記憶部に格納された複数の値から前記第１の等化目標値を選択するものである
ことを特徴とする波形等化制御装置。
【請求項３】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値は、ＰＲ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ）（１，２，４，２，１）等化方式で波形等化するために用いられる値である
ことを特徴とする波形等化制御装置。
【請求項４】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値生成部は、
前記第１の合計が所定の複数の値以外である場合には、前記第１の等化目標値を出力しないようにする
ことを特徴とする波形等化制御装置。
【請求項５】
請求項１に記載の波形等化制御装置において、
前記波形等化器から出力された波形等化後の信号に基づいて第２の等化目標値を求めて出力する第２の等化目標値生成部と、
前記第１及び第２の等化目標値のうちのいずれかを選択して出力する等化方式選択部とを更に備え、
前記誤差推定部は、
前記等化方式選択部で選択された等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力するものであり、
前記第２の等化目標値生成部は、
前記入力信号のサンプリング間隔ずつ順に異なる時刻である第６、第７、第８、及び第９の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第６〜第９の時刻の符号信号の和である第２の合計を求め、前記第２の合計に対応する値を前記第２の等化目標値として求めるものである
ことを特徴とする波形等化制御装置。
【請求項６】
請求項５に記載の波形等化制御装置において、
前記第２の等化目標値生成部は、
複数の値を格納する第２の記憶部を有し、前記第２の記憶部に格納された複数の値から前記第２の等化目標値を選択するものである
ことを特徴とする波形等化制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、波形等化制御装置に関し、特に、信号の符号間干渉を低減する波形等化制御装置に関する。
【背景技術】
【０００２】  近年、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）やＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の光ディスクのメディアの種類は多様化しており、これらのメディアに情報を記録する手段も多様化してきた。特にＤＶＤは、ＣＤに比べて記録密度が高密度であるので、ＤＶＤディスクからの再生波形は、符号間干渉の影響を受けて歪んでしまう。【０００３】  例えば、ＤＶＤでは、８／１６変調が用いられており、このことからピット長は複数の所定の長さのいずれかであるように規定されている。しかし、ピットの長さは正確であるとは限らず、読み出された信号の波形が符号間干渉によって歪むと、データの読み誤りが生じやすくなり、データの信頼性が著しく損なわれてしまう。このような高密度光ディスクの符号間干渉に対する性能を向上させる波形等化技術は、必須になってきている。【０００４】  波形等化技術の例として、既知の符号間干渉を与え、波形等化を行うパーシャルレスポンス（ＰＲ）処理技術がある。ＤＶＤについての波形等化学習制御技術に関しては、８／１６変調における（２，１０）ＲＬＬ（Ｒｕｎ  Ｌｅｎｇｔｈ）符号を使用し、アシンメトリ波形等化機能を有する、ＰＲＭＬ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）方式を用いたＤＶＤ再生方式が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−８５７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】  しかし、低次のＰＲ方式による処理では、再生信号の周波数成分のうち、高域雑音を増幅したり、高調波歪みを利用するので、ジッタの影響によって信号品質の劣化を引き起こす可能性があり、記録媒体からの読み出し速度が高速になるに従ってエラーレートを低くすることが困難になってきている。【０００６】  本発明は、光記録媒体から高速で読み出しを行う場合におけるエラーレートを低減することを目的とする。
【課題を解決するための手段】
【０００７】  本発明は、波形等化制御装置として、複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、前記波形等化器から出力された波形等化後の信号に基づいて第１の等化目標値を求めて出力する第１の等化目標値生成部と、前記第１の等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力する誤差推定部と、前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備え、前記第１の等化目標値生成部は、前記入力信号のサンプリング間隔ずつ順に異なる時刻である第１、第２、第３、第４、及び第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１〜第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である第１の合計を求め、前記第１の合計に対応する値を前記第１の等化目標値として求めるものである。【０００８】  これによると、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行うことができる。このため、光記録媒体からの再生信号の処理においてアイパターンを広げることができ、ジッタ成分を抑制することができる。したがって、再生時のエラーレートを低減することができる。
【発明の効果】
【０００９】  本発明によれば、光記録媒体から読み出しを行う際のエラーレートを低減することができる。したがって、より高速で読み出しを行うことが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る波形等化制御装置を有する情報再生装置の構成を示すブロック図である。
【図２】図２（ａ）は、オフセットサンプリング方式についての説明図である。図２（ｂ）は、ピークサンプリング方式についての説明図である。
【図３】図３（ａ）は、（２，１０）ＲＬＬ符号の要件を満たすビット列を示す説明図である。図３（ｂ）は、８／１６変調に対して（２，１０）ＲＬＬ符号を用い、最小符号反転間隔を３とする場合のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移表を示す説明図である。
【図４】ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移図である。
【図５】図４に基づいて描かれたトレリス線図である。
【図６】図６は、本発明の第１の実施形態に係る波形等化制御装置の構成を示すブロック図である。
【図７】図７は、図６のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部の構成を示すブロック図である。
【図８】図８は、図７の符号遅延回路及び波形等化信号レベル生成回路の構成の例を示すブロック図である。
【図９】図９は、図７の波形等化目標値選択回路の構成の例を示すブロック図である。
【図１０】図１０は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部の変形例の構成を示すブロック図である。
【図１１】図１１は、本発明の第２の実施形態に係る波形等化制御装置の構成を示すブロック図である。
【図１２】図１２は、図１１のＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部の構成を示すブロック図である。
【図１３】図１３は、図１２の符号遅延回路及び波形等化信号レベル生成回路の構成の例を示すブロック図である。
【図１４】図１４は、図１２の波形等化目標値選択回路の構成の例を示すブロック図である。
【図１５】図１５は、ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部の変形例の構成を示すブロック図である。
【符号の説明】
【００１１】  １２，２１２  波形等化器
１４，２１４  誤差推定部
１６，２１６  係数更新部
２０，２２０  ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部（第１の波形等化目標値生成部）
２９  メモリ（第１の記憶部）
２１８  ＰＲ等化方式選択部
２３０  ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部（第２の波形等化目標値生成部）
２３９  メモリ（第２の記憶部）
【発明を実施するための最良の形態】
【００１２】  以下、本発明の実施形態を図面に基づいて詳細に説明する。【００１３】  （第１の実施形態）
図１は、本発明の第１の実施形態に係る波形等化制御装置を有する情報再生装置の構成を示すブロック図である。図１の情報再生装置は、光ピックアップ３と、フロントエンドプロセッサ（ＦＥＰ）４と、アナログ／デジタル（Ａ／Ｄ）変換器５と、タイミング抽出回路６と、最尤復号器７と、波形等化制御装置１００とを備えている。【００１４】  光ピックアップ３は、光ディスク２にレーザ光を照射し、光ディスク２から反射された反射光の強弱を検出して、光ディスク２に記録されている情報を電気信号（再生信号）に変換する。ＦＥＰ４は、読み出された再生信号を増幅し、不要な高域ノイズ成分の除去と必要な信号帯域の強調処理を行う。Ａ／Ｄ変換器５は、ＦＥＰ４で処理後の信号をデジタル信号に変換し、タイミング抽出回路６及び波形等化制御装置１００に出力する。【００１５】  タイミング抽出回路６は、適切なサンプリング方式を選択し、Ａ／Ｄ変換後の信号に同期したタイミング信号（チャネルクロック）を生成する。サンプリング方式には、オフセットサンプリング方式及びピークサンプリング方式の２種類がある。タイミング抽出回路６は、生成されたタイミング信号をＡ／Ｄ変換器５、波形等化制御装置１００、及び最尤復号器７に出力する。【００１６】  図２（ａ）は、オフセットサンプリング方式についての説明図である。図２（ｂ）は、ピークサンプリング方式についての説明図である。オフセットサンプリング方式は、図２（ａ）のように、記録情報としての“１”に対応付けられるピット（マーク）のエッジに同期したサンプリング方式であり、ＰＲ（ａ，ｂ，ｂ，ａ）方式による波形等化を行う場合に用いられる。【００１７】  また、ピークサンプリング方式は、図２（ｂ）のように、ディスク上に記録されているピットのうち、タイミング信号の周期Ｔの奇数倍の長さ（例えば３Ｔ，５Ｔ等）に相当するパターンの再生信号波形に対するピーク値をサンプリングするサンプリング方式である。この方式は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行う場合や、再生信号を理想センターレベルでスライスし、２値化する処理（レベルスライス方式）を行う場合に用いられる。ピークサンプリング方式では、サンプリングのタイミングが、オフセットサンプリング方式とはタイミング信号の半周期異なっている（位相差が１８０°）。【００１８】  波形等化制御装置１００は、Ａ／Ｄ変換後の信号に対して、ＰＲ特性に応じた波形等化を行い、その結果を最尤復号器７に出力する。ＰＲ特性は、予め設定されている。最尤復号器７は、波形等化された信号を復号し、再生データＰＤＴを出力する。波形等化制御装置１００がＰＲ特性を実現する場合には、波形等化制御装置１００と最尤復号器７とを合わせてＰＲＭＬ検出器とも称される。【００１９】  ＰＲＭＬ技術について図を用いて説明する。図３（ａ）は、（２，１０）ＲＬＬ符号の要件を満たすビット列を示す説明図である。図３（ｂ）は、８／１６変調に対して（２，１０）ＲＬＬ符号を用い、最小符号反転間隔を３とする場合のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移表を示す説明図である。図４は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移図である。図５は、図４に基づい���描かれたトレリス線図である。【００２０】  ＭＬ（Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）技術は、符号間干渉による信号系列間の相関を利用して、最も確からしい系列を復号する最尤復号技術であり、ビタビ復号理論が用いられている。ビタビ復号器への入力信号系列Ｙｋは、復号器の推定値Ｘｋ及び雑音の系列Ｎｋを用いて、次式（１）、すなわち、
Ｙｋ＝Ｘｋ＋Ｎｋ  …（１）
によって表すことができる。【００２１】  ここで、復号器の推定値Ｘｋは、ＤＶＤ再生波形の最小符号反転間隔が３であることにより、図３（ｂ）のように、０，２ｂ＋ｃ，ａ，ａ＋ｂ，ａ＋ｂ＋ｃ，ａ＋２ｂ＋ｃ，２ａ，２ａ＋２ｂ＋ｃの８値に絞ることができる。例えば、ＰＲ（１，２，４，２，１）方式は、ａ＝１，ｂ＝２，ｃ＝４の場合であり、等化目標値が、これらの８値、すなわち、０，１，２，３，７，８，９，１０のいずれかに設定される。【００２２】  復号器の推定値Ｘｋは、互いに独立であるという仮定の下で、次式（２）、すなわち、
Ｘｋ＝Ｃｋ＋２Ｃｋ−１＋４Ｃｋ−２＋２Ｃｋ−３＋Ｃｋ−４  …（２）
で表すことができる。ここで、Ｃｋは記録系列である。【００２３】  図６は、本発明の第１の実施形態に係る波形等化制御装置１００の構成を示すブロック図である。図６の波形等化制御装置１００は、波形等化器１２と、誤差推定部１４と、係数更新部１６と、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０とを備えている。タイミング抽出回路６は、ピークサンプリング方式でタイミング信号を生成する。【００２４】  波形等化器１２は、ピークサンプリング方式によりサンプリングされたＡ／Ｄ変換後の信号ＩＳＧを波形等化し、得られた波形等化後の信号ＯＳＧを誤差推定部１４及び波形等化目標値生成部２０に出力する。より具体的には、波形等化器１２は、複数のタップを有するトランスバーサルフィルタを有し、Ａ／Ｄ変換後の信号ＩＳＧの異なる時刻の複数のサンプル値をこのフィルタの複数のタップにそれぞれ入力させて、信号ＩＳＧに対する波形等化を行う。また、波形等化器１２は、各タップへの入力信号をタップ入力信号ＴＰＩとして係数更新部１６に出力する。波形等化目標値生成部２０は、波形等化後の信号ＯＳＧに基づいて、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式によって等化目標値ＴＰＡを求め、誤差推定部１４に出力する。【００２５】  誤差推定部１４は、波形等化後の信号ＯＳＧと等化目標値ＴＰＡとの間の誤差を求め、求められた誤差を誤差信号ＥＲＲとして係数更新部１６に出力する。誤差推定部１４は、次式（３）、すなわち、
Ｅ（ｎ）＝ｄ（ｎ）−ｙ（ｎ）  …（３）
に基づいて誤差信号ＥＲＲを求める。ここで、Ｅ（ｎ）は誤差信号ＥＲＲ、ｙ（ｎ）は波形等化器１２から出力される波形等化後の信号ＯＳＧ、ｄ（ｎ）は複数の等化目標値の中で最も確からしい（すなわちｙ（ｎ）に最も近い）値である等化目標値ＴＰＡを示す。【００２６】  係数更新部１６は、タップ入力信号ＴＰＩ、誤差信号ＥＲＲ、及び与えられたステップサイズＳＳＺに基づいて、最小２乗誤差（ＬＭＳ：Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムを用いて、フィルタの各タップの係数更新量を算出し、タップ係数信号ＴＣＲとして波形等化器１２に出力する。波形等化器１２は、入力されたタップ係数信号ＴＣＲに従って、トランスバーサルフィルタにおける複数のタップのタップ係数を更新する。【００２７】  ＬＭＳアルゴリズムは、次式（４）、すなわち、
Ｗｉ（ｎ＋１）＝Ｗｉ（ｎ）＋２μＥ（ｎ）φｉ（ｎ）  …（４）
に基づいて、波形等化器１２のトランスバーサルフィルタにおけるタップｉのタップ係数Ｗｉのｎ回目の更新を行うアルゴリズムである。ここで、μは収束性を制御するステップサイズＳＳＺ、Ｅ（ｎ）は誤差信号ＥＲＲ、φｉ（ｎ）はｎ回目の各タップに対する入力信号ＴＰＩを示す。【００２８】  図７は、図６のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０の構成を示すブロック図である。以下では、この波形等化目標値生成部２０について詳細に説明する。図７の波形等化目標値生成部２０は、符号信号抽出器２２と、符号遅延回路２４と、波形等化信号レベル生成回路２６と、波形等化目標値選択回路２８と、メモリ（第１の記憶部）２９とを有している。符号信号抽出器２２は、波形等化後の信号ＯＳＧの値から、その正負を示す符号を抽出し、符号信号ＣＤＳとして符号遅延回路に出力する。符号信号抽出器２２は、例えば、入力された値が正の場合は“１”を、負の場合は“０”を出力する。【００２９】  図８は、図７の符号遅延回路２４及び波形等化信号レベル生成回路２６の構成の例を示すブロック図である。図８において、符号遅延回路２４は、遅延素子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４２Ａ，４２Ｂ，４２Ｃ，４３Ａ，４３Ｂ，４４Ａを有している。これらの遅延素子は、タイミング信号に同期して動作している。波形等化信号レベル生成回路２６は、乗算器６１，６２，６３，６４，６５と、加算器６８とを有している。【００３０】  遅延素子４１Ａ〜４１Ｄは、符号信号ＣＤＳに遅延４Ｔを与えて乗算器６１に出力する。遅延素子４２Ａ〜４２Ｃは、符号信号ＣＤＳに遅延３Ｔを与えて乗算器６２に出力する。遅延素子４３Ａ，４３Ｂは、符号信号ＣＤＳに遅延２Ｔを与えて乗算器６３に出力する。遅延素子４４Ａは、符号信号ＣＤＳに遅延Ｔを与えて乗算器６４に出力する。また、波形等化信号レベル生成回路２６は、符号信号ＣＤＳをそのまま乗算器６５に出力する。【００３１】  乗算器６１，６５は、それぞれに入力された値に定数θを乗じて加算器６８に出力する。乗算器６２，６４は、それぞれに入力された値に定数βを乗じて加算器６８に出力する。乗算器６３は、入力された値に定数αを乗じて加算器６８に出力する。加算器６８は、乗算器６１〜６５から出力された値の合計を求め、信号レベルＳＧＬとして波形等化目標値選択回路２８に出力する。定数α，β，θの値は、用いられるＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式に応じて、すなわち、係数ａ，ｂ，ｃの値に応じて定められる。例えば、ａ＝１，ｂ＝２，ｃ＝４の場合、α＝４，β＝２，θ＝１である。【００３２】  図９は、図７の波形等化目標値選択回路２８の構成の例を示すブロック図である。図９において、波形等化目標値選択回路２８は、保持素子８２Ａ，８２Ｂ，…，８２Ｇ，８２Ｈと、セレクタ８４とを有している。メモリ２９には、信号レベルＳＧＬが取り得る値にそれぞれ対応する複数の等化目標値が格納されている。メモリ２９は、これらの等化目標値を保持素子８２Ａ〜８２Ｈにそれぞれ格納させる。セレクタ８４は、保持素子８２Ａ〜８２Ｈのうち、信号レベルＳＧＬの値に対応する等化目標値を格納しているものを選択し、格納されている値を等化目標値ＴＰＡとして出力する。【００３３���  このようにして、波形等化目標値生成部２０は、波形等化後の信号ＯＳＧに基づいて、適切な等化目標値を求めることができる。なお、メモリ２９に代えて、レジスタ等の保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ２９に書き込むようにしてもよい。【００３４】  図１０は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０の変形例の構成を示すブロック図である。図１０の波形等化目標値生成部１２０は、図７の波形等化目標値生成部２０において、波形等化理想信号レベル比較回路２７を更に備えたものである。波形等化理想信号レベル比較回路２７は、比較器７２を有しており、比較器７２には、理想等化信号レベルＩＳＬが入力されている。理想等化信号レベルＩＳＬは、信号レベルＳＧＬが取り得る複数の値を示しており、これらの値はＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式に応じて定まる。【００３５】  比較器７２は、信号レベルＳＧＬと理想等化信号レベルＩＳＬとを比較し、信号レベルＳＧＬが理想等化信号レベルＩＳＬとして示された値ではない場合には、波形等化目標値選択回路２８に信号レベルＳＧＬを出力しない。この場合、波形等化目標値選択回路２８は、等化目標値ＴＰＡを出力しない。また、比較器７２は、信号レベルＳＧＬが理想等化信号レベルＩＳＬとして示された値である場合には、信号レベルＳＧＬをそのまま波形等化目標値選択回路２８に出力する。【００３６】  波形等化目標値生成部１２０によると、信号レベルＳＧＬが正しく得られない場合に、不適切な等化目標値ＴＰＡを出力しないようにすることができる。【００３７】  以上のように、図６の波形等化制御装置１００によると、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式によって波形の等化目標値を求め、波形等化器１２が有するフィルタのタップ係数を最適化することができる。【００３８】  （第２の実施形態）
図１１は、本発明の第２の実施形態に係る波形等化制御装置２００の構成を示すブロック図である。図１１の波形等化制御装置２００は、図１の情報再生装置において、波形等化制御装置１００に代えて用いられる。図１１の波形等化制御装置２００は、波形等化器２１２と、誤差推定部２１４と、係数更新部２１６と、ＰＲ等化方式選択部２１８と、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０と、ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０とを備えている。【００３９】  波形等化器２１２と、誤差推定部２１４、係数更新部２１６、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０は、図６の波形等化器１２、誤差推定部１４、係数更新部１６、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０とそれぞれほぼ同様のものであるので、詳細な説明を省略する。【００４０】  ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０は、波形等化後の信号ＯＳＧに基づいて、ＰＲ（ａ，ｂ，ｂ，ａ）方式によって等化目標値ＴＰＢを求め、ＰＲ等化方式選択部２１８に出力する。ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０も、求められた等化目標値ＴＰＡをＰＲ等化方式選択部２１８に出力する。【００４１】  ＰＲ等化方式選択部２１８は、等化方式切り替え信号ＰＳＬに従って、等化目標値ＴＰＡ又はＴＰＢを選択し、等化目標値ＴＰＳとして誤差推定部２１４に出力する。誤差推定部２１４は、等化目標値ＴＰＡに代えて、選択された等化目標値ＴＰＳを用いる点の他は、図６の誤差推定部１４と同様である。図１のタイミング抽出回路６は、等化目標値ＴＰＡが選択される場合にはピークサンプリング方式でタイミング信号を生成し、等化目標値ＴＰＢが選択される場合にはオフセットサンプリング方式でタイミング信号を生成する。【００４２】  図１２は、図１１のＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０の構成を示すブロック図である。以下では、この波形等化目標値生成部２３０について詳細に説明する。図１２の波形等化目標値生成部２３０は、符号信号抽出器２３２と、符号遅延回路２３４と、波形等化信号レベル生成回路２３６と、波形等化目標値選択回路２３８と、メモリ（第２の記憶部）２３９とを有している。符号信号抽出器２３２は、図７の符号信号抽出器２２と同様のものである。【００４３】  図１３は、図１２の符号遅延回路２３４及び波形等化信号レベル生成回路２３６の構成の例を示すブロック図である。図１３において、符号遅延回路２３４は、遅延素子２４１Ａ，２４１Ｂ，２４１Ｃ，２４２Ａ，２４２Ｂ，２４３Ａを有している。これらの遅延素子は、タイミング信号に同期して動作している。波形等化信号レベル生成回路２３６は、加算器６８を有している。【００４４】  遅延素子２４１Ａ〜２４１Ｃは、符号信号ＣＤＳに遅延３Ｔを与えて加算器２６８に出力する。遅延素子２４２Ａ，２４２Ｂは、符号信号ＣＤＳに遅延２Ｔを与えて加算器２６８に出力する。遅延素子４３Ａは、符号信号ＣＤＳに遅延Ｔを与えて加算器２６８に出力する。また、波形等化信号レベル生成回路２３６は、符号信号ＣＤＳをそのまま加算器２６８に出力する。加算器２６８は、遅延素子２４１Ｃ，２４２Ｂ，２４３Ａから出力された値の合計を求め、信号レベルＳＧＬ２として波形等化目標値選択回路２３８に出力する。【００４５】  図１４は、図１２の波形等化目標値選択回路２３８の構成の例を示すブロック図である。図１４において、波形等化目標値選択回路２３８は、保持素子２８２Ａ，２８２Ｂ，…，２８２Ｄ，２８２Ｅと、セレクタ２８４とを有している。メモリ２３９には、信号レベルＳＧＬ２が取り得る値にそれぞれ対応する複数の等化目標値が格納されている。メモリ２３９は、これらの等化目標値を保持素子２８２Ａ〜２８２Ｅにそれぞれ格納させる。セレクタ２８４は、保持素子２８２Ａ〜２８２Ｅのうち、信号レベルＳＧＬ２の値に対応する等化目標値を格納しているものを選択し、格納されている値を等化目標値ＴＰＢとして出力する。【００４６】  このようにして、波形等化目標値生成部２３０は、波形等化後の信号ＯＳＧに基づいて、適切な等化目標値を求めることができる。なお、メモリ２３９に代えて、レジスタ等の保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ２３９に書き込むようにしてもよい。【００４７】  図１５は、ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０の変形例の構成を示すブロック図である。図１５の波形等化目標値生成部３３０は、図１２の波形等化目標値生成部２３０において、波形等化理想信号レベル比較回路２３７を更に備えたものである。波形等化理想信号レベル比較回路２３７は、比較器２７２を有しており、比較器２７２には、理想等化信号レベルＩＳＬ２が入力されている。理想等化信号レベルＩＳＬ２は、信号レベルＳＧＬ２が取り得る複数の値を示しており、これらの値はＰＲ（ａ，ｂ，ｂ，ａ）方式に応じて定まる。【００４８】  比較器２７２は、信号レベルＳＧＬ２と理想等化信号レベルＩＳＬ２とを比較し、信号レベルＳＧＬ２が理想等化信号レベルＩＳＬ２として示された値ではない場合には、波形等化目標値選択回路２３８に信号レベルＳＧＬ２を出力しない。この場合、波形等化目標値選択回路２３８は、等化目標値ＴＰＢを出力しない。また、比較器２７２は、信号レベルＳＧＬ２が理想等化信号レベルＩＳＬ２として示された値である場合には、信号レベルＳＧＬ２をそのまま波形等化目標値選択回路２３８に出力する。【００４９】  波形等化目標値生成部３３０によると、信号レベルＳＧＬ２が正しく得られない場合に、不適切な等化目標値ＴＰＢを出力しないようにすることができる。【００５０】  以上のように、図１１の波形等化制御装置２００によると、メディアのタイプや再生速度に応じて等化方式切り替え信号ＰＳＬを与えることにより、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式及びＰＲ（ａ，ｂ，ｂ，ａ）方式のうち適切な方式を選択して波形等化を行うことができる。
【産業上の利用可能性】
【００５１】  以上説明したように、本発明は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行うことができるので、ＤＶＤやその他の光ディスクを再生する装置等について有用である。
【図１】
2007010993.tif 000002
【図２】
2007010993.tif 000003
【図３】
2007010993.tif 000004
【図４】
2007010993.tif 000005
【図５】
2007010993.tif 000006
【図６】
2007010993.tif 000007
【図７】
2007010993.tif 000008
【図８】
2007010993.tif 000009
【図９】
2007010993.tif 000010
【図１０】
2007010993.tif 000011
【図１１】
2007010993.tif 000012
【図１２】
2007010993.tif 000013
【図１３】
2007010993.tif 000014
【図１４】
2007010993.tif 000015
【図１５】
2007010993.tif 000016
【手続補正書】
【提出日】平成19年4月17日(2007.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、
前記波形等化器から出力された波形等化後の信号に基づいて第１の等化目標値を求めて出力する第１の等化目標値生成部と、
前記第１の等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力する誤差推定部と、
前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備え、
前記第１の等化目標値生成部は、
前記入力信号のサンプリング間隔ずつ順に異なる時刻である第１、第２、第３、第４、及び第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１〜第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である第１の合計を求め、前記第１の合計に対応する値を前記第１の等化目標値として求めるものである
ことを特徴とする波形等化制御装置。
【請求項２】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値生成部は、
複数の値を格納する第１の記憶部を有し、前記第１の記憶部に格納された複数の値から前記第１の等化目標値を選択するものである
ことを特徴とする波形等化制御装置。
【請求項３】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値は、ＰＲ（Partial Response）（１，２，４，２，１）等化方式で波形等化するために用いられる値である
ことを特徴とする波形等化制御装置。
【請求項４】
請求項１に記載の波形等化制御装置において、
前記第１の等化目標値生成部は、
前記第１の合計が所定の複数の値以外である場合には、前記第１の等化目標値を出力しないようにする
ことを特徴とする波形等化制御装置。
【請求項５】
請求項１に記載の波形等化制御装置において、
前記波形等化器から出力された波形等化後の信号に基づいて第２の等化目標値を求めて出力する第２の等化目標値生成部と、
前記第１及び第２の等化目標値のうちのいずれかを選択して出力する等化方式選択部とを更に備え、
前記誤差推定部は、
前記等化方式選択部で選択された等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力するものであり、
前記第２の等化目標値生成部は、
前記入力信号のサンプリング間隔ずつ順に異なる時刻である第６、第７、第８、及び第９の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第６〜第９の時刻の符号信号の和である第２の合計を求め、前記第２の合計に対応する値を前記第２の等化目標値として求めるものである
ことを特徴とする波形等化制御装置。
【請求項６】
請求項５に記載の波形等化制御装置において、
前記第２の等化目標値生成部は、
複数の値を格納する第２の記憶部を有し、前記第２の記憶部に格納された複数の値から前記第２の等化目標値を選択するものである
ことを特徴とする波形等化制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形等化制御装置に関し、特に、信号の符号間干渉を低減する波形等化制御装置に関する。
【背景技術】
【０００２】
近年、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）等の光ディスクのメディアの種類は多様化しており、これらのメディアに情報を記録する手段も多様化してきた。特にＤＶＤは、ＣＤに比べて記録密度が高密度であるので、ＤＶＤディスクからの再生波形は、符号間干渉の影響を受けて歪んでしまう。
【０００３】
例えば、ＤＶＤでは、８／１６変調が用いられており、このことからピット長は複数の所定の長さのいずれかであるように規定されている。しかし、ピットの長さは正確であるとは限らず、読み出された信号の波形が符号間干渉によって歪むと、データの読み誤りが生じやすくなり、データの信頼性が著しく損なわれてしまう。このような高密度光ディスクの符号間干渉に対する性能を向上させる波形等化技術は、必須になってきている。
【０００４】
波形等化技術の例として、既知の符号間干渉を与え、波形等化を行うパーシャルレスポンス（ＰＲ）処理技術がある。ＤＶＤについての波形等化学習制御技術に関しては、８／１６変調における（２，１０）ＲＬＬ（Run Length）符号を使用し、アシンメトリ波形等化機能を有する、ＰＲＭＬ（Partial Response Maximum Likelihood）方式を用いたＤＶＤ再生方式が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−８５７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、低次のＰＲ方式による処理では、再生信号の周波数成分のうち、高域雑音を増幅したり、高調波歪みを利用するので、ジッタの影響によって信号品質の劣化を引き起こす可能性があり、記録媒体からの読み出し速度が高速になるに従ってエラーレートを低くすることが困難になってきている。
【０００６】
本発明は、光記録媒体から高速で読み出しを行う場合におけるエラーレートを低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、波形等化制御装置として、複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、前記波形等化器から出力された波形等化後の信号に基づいて第１の等化目標値を求めて出力する第１の等化目標値生成部と、前記第１の等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号として出力する誤差推定部と、前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備え、前記第１の等化目標値生成部は、前記入力信号のサンプリング間隔ずつ順に異なる時刻である第１、第２、第３、第４、及び第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１〜第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である第１の合計を求め、前記第１の合計に対応する値を前記第１の等化目標値として求めるものである。
【０００８】
これによると、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行うことができる。このため、光記録媒体からの再生信号の処理においてアイパターンを広げることができ、ジッタ成分を抑制することができる。したがって、再生時のエラーレートを低減することができる。
【発明の効果】
【０００９】
本発明によれば、光記録媒体から読み出しを行う際のエラーレートを低減することができる。したがって、より高速で読み出しを行うことが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る波形等化制御装置を有する情報再生装置の構成を示すブロック図である。図１の情報再生装置は、光ピックアップ３と、フロントエンドプロセッサ（ＦＥＰ）４と、アナログ／デジタル（Ａ／Ｄ）変換器５と、タイミング抽出回路６と、最尤復号器７と、波形等化制御装置１００とを備えている。
【００１２】
光ピックアップ３は、光ディスク２にレーザ光を照射し、光ディスク２から反射された反射光の強弱を検出して、光ディスク２に記録されている情報を電気信号（再生信号）に変換する。ＦＥＰ４は、読み出された再生信号を増幅し、不要な高域ノイズ成分の除去と必要な信号帯域の強調処理を行う。Ａ／Ｄ変換器５は、ＦＥＰ４で処理後の信号をデジタル信号に変換し、タイミング抽出回路６及び波形等化制御装置１００に出力する。
【００１３】
タイミング抽出回路６は、適切なサンプリング方式を選択し、Ａ／Ｄ変換後の信号に同期したタイミング信号（チャネルクロック）を生成する。サンプリング方式には、オフセットサンプリング方式及びピークサンプリング方式の２種類がある。タイミング抽出回路６は、生成されたタイミング信号をＡ／Ｄ変換器５、波形等化制御装置１００、及び最尤復号器７に出力する。
【００１４】
図２（ａ）は、オフセットサンプリング方式についての説明図である。図２（ｂ）は、ピークサンプリング方式についての説明図である。オフセットサンプリング方式は、図２（ａ）のように、記録情報としての“１”に対応付けられるピット（マーク）のエッジに同期したサンプリング方式であり、ＰＲ（ａ，ｂ，ｂ，ａ）方式による波形等化を行う場合に用いられる。
【００１５】
また、ピークサンプリング方式は、図２（ｂ）のように、ディスク上に記録されているピットのうち、タイミング信号の周期Ｔの奇数倍の長さ（例えば３Ｔ，５Ｔ等）に相当するパターンの再生信号波形に対するピーク値をサンプリングするサンプリング方式である。この方式は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行う場合や、再生信号を理想センターレベルでスライスし、２値化する処理（レベルスライス方式）を行う場合に用いられる。ピークサンプリング方式では、サンプリングのタイミングが、オフセットサンプリング方式とはタイミング信号の半周期異なっている（位相差が１８０°）。
【００１６】
波形等化制御装置１００は、Ａ／Ｄ変換後の信号に対して、ＰＲ特性に応じた波形等化を行い、その結果を最尤復号器７に出力する。ＰＲ特性は、予め設定されている。最尤復号器７は、波形等化された信号を復号し、再生データＰＤＴを出力する。波形等化制御装置１００がＰＲ特性を実現する場合には、波形等化制御装置１００と最尤復号器７とを合わせてＰＲＭＬ検出器とも称される。
【００１７】
ＰＲＭＬ技術について図を用いて説明する。図３（ａ）は、（２，１０）ＲＬＬ符号の要件を満たすビット列を示す説明図である。図３（ｂ）は、８／１６変調に対して（２，１０）ＲＬＬ符号を用い、最小符号反転間隔を３とする場合のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移表を示す説明図である。図４は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移図である。図５は、図４に基づいて描かれたトレリス線図である。
【００１８】
ＭＬ（Maximum Likelihood）技術は、符号間干渉による信号系列間の相関を利用して、最も確からしい系列を復号する最尤復号技術であり、ビタビ復号理論が用いられている。ビタビ復号器への入力信号系列Ｙｋは、復号器の推定値Ｘｋ及び雑音の系列Ｎｋを用いて、次式（１）、すなわち、
Ｙｋ  ＝  Ｘｋ＋Ｎｋ    …（１）
によって表すことができる。
【００１９】
ここで、復号器の推定値Ｘｋは、ＤＶＤ再生波形の最小符号反転間隔が３であることにより、図３（ｂ）のように、０，２ｂ＋ｃ，ａ，ａ＋ｂ，ａ＋ｂ＋ｃ，ａ＋２ｂ＋ｃ，２ａ，２ａ＋２ｂ＋ｃの８値に絞ることができる。例えば、ＰＲ（１，２，４，２，１）方式は、ａ＝１，ｂ＝２，ｃ＝４の場合であり、等化目標値が、これらの８値、すなわち、０，１，２，３，７，８，９，１０のいずれかに設定される。
【００２０】
復号器の推定値Ｘｋは、互いに独立であるという仮定の下で、次式（２）、すなわち、
Ｘｋ  ＝  Ｃｋ＋２Ｃｋ−１＋４Ｃｋ−２＋２Ｃｋ−３＋Ｃｋ−４    …（２）
で表すことができる。ここで、Ｃｋは記録系列である。
【００２１】
図６は、本発明の第１の実施形態に係る波形等化制御装置１００の構成を示すブロック図である。図６の波形等化制御装置１００は、波形等化器１２と、誤差推定部１４と、係数更新部１６と、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０とを備えている。タイミング抽出回路６は、ピークサンプリング方式でタイミング信号を生成する。
【００２２】
波形等化器１２は、ピークサンプリング方式によりサンプリングされたＡ／Ｄ変換後の信号ＩＳＧを波形等化し、得られた波形等化後の信号ＯＳＧを誤差推定部１４及び波形等化目標値生成部２０に出力する。より具体的には、波形等化器１２は、複数のタップを有するトランスバーサルフィルタを有し、Ａ／Ｄ変換後の信号ＩＳＧの異なる時刻の複数のサンプル値をこのフィルタの複数のタップにそれぞれ入力させて、信号ＩＳＧに対する波形等化を行う。また、波形等化器１２は、各タップへの入力信号をタップ入力信号ＴＰＩとして係数更新部１６に出力する。波形等化目標値生成部２０は、波形等化後の信号ＯＳＧに基づいて、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式によって等化目標値ＴＰＡを求め、誤差推定部１４に出力する。
【００２３】
誤差推定部１４は、波形等化後の信号ＯＳＧと等化目標値ＴＰＡとの間の誤差を求め、求められた誤差を誤差信号ＥＲＲとして係数更新部１６に出力する。誤差推定部１４は、次式（３）、すなわち、
Ｅ（ｎ）  ＝  ｄ（ｎ）−ｙ（ｎ）    …（３）
に基づいて誤差信号ＥＲＲを求める。ここで、Ｅ（ｎ）は誤差信号ＥＲＲ、ｙ（ｎ）は波形等化器１２から出力される波形等化後の信号ＯＳＧ、ｄ（ｎ）は複数の等化目標値の中で最も確からしい（すなわちｙ（ｎ）に最も近い）値である等化目標値ＴＰＡを示す。
【００２４】
係数更新部１６は、タップ入力信号ＴＰＩ、誤差信号ＥＲＲ、及び与えられたステップサイズＳＳＺに基づいて、最小２乗誤差（ＬＭＳ：Least Mean Square）アルゴリズムを用いて、フィルタの各タップの係数更新量を算出し、タップ係数信号ＴＣＲとして波形等化器１２に出力する。波形等化器１２は、入力されたタップ係数信号ＴＣＲに従って、トランスバーサルフィルタにおける複数のタップのタップ係数を更新する。
【００２５】
ＬＭＳアルゴリズムは、次式（４）、すなわち、
Ｗｉ（ｎ＋１）  ＝  Ｗｉ（ｎ）＋２μＥ（ｎ）φｉ（ｎ）    …（４）
に基づいて、波形等化器１２のトランスバーサルフィルタにおけるタップｉのタップ係数Ｗｉのｎ回目の更新を行うアルゴリズムである。ここで、μは収束性を制御するステップサイズＳＳＺ、Ｅ（ｎ）は誤差信号ＥＲＲ、φｉ（ｎ）はｎ回目の各タップに対する入力信号ＴＰＩを示す。
【００２６】
図７は、図６のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０の構成を示すブロック図である。以下では、この波形等化目標値生成部２０について詳細に説明する。図７の波形等化目標値生成部２０は、符号信号抽出器２２と、符号遅延回路２４と、波形等化信号レベル生成回路２６と、波形等化目標値選択回路２８と、メモリ（第１の記憶部）２９とを有している。符号信号抽出器２２は、波形等化後の信号ＯＳＧの値から、その正負を示す符号を抽出し、符号信号ＣＤＳとして符号遅延回路に出力する。符号信号抽出器２２は、例えば、入力された値が正の場合は“１”を、負の場合は“０”を出力する。
【００２７】
図８は、図７の符号遅延回路２４及び波形等化信号レベル生成回路２６の構成の例を示すブロック図である。図８において、符号遅延回路２４は、遅延素子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４２Ａ，４２Ｂ，４２Ｃ，４３Ａ，４３Ｂ，４４Ａを有している。これらの遅延素子は、タイミング信号に同期して動作している。波形等化信号レベル生成回路２６は、乗算器６１，６２，６３，６４，６５と、加算器６８とを有している。
【００２８】
遅延素子４１Ａ〜４１Ｄは、符号信号ＣＤＳに遅延４Ｔを与えて乗算器６１に出力する。遅延素子４２Ａ〜４２Ｃは、符号信号ＣＤＳに遅延３Ｔを与えて乗算器６２に出力する。遅延素子４３Ａ，４３Ｂは、符号信号ＣＤＳに遅延２Ｔを与えて乗算器６３に出力する。遅延素子４４Ａは、符号信号ＣＤＳに遅延Ｔを与えて乗算器６４に出力する。また、波形等化信号レベル生成回路２６は、符号信号ＣＤＳをそのまま乗算器６５に出力する。
【００２９】
乗算器６１，６５は、それぞれに入力された値に定数θを乗じて加算器６８に出力する。乗算器６２，６４は、それぞれに入力された値に定数βを乗じて加算器６８に出力する。乗算器６３は、入力された値に定数αを乗じて加算器６８に出力する。加算器６８は、乗算器６１〜６５から出力された値の合計を求め、信号レベルＳＧＬとして波形等化目標値選択回路２８に出力する。定数α，β，θの値は、用いられるＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式に応じて、すなわち、係数ａ，ｂ，ｃの値に応じて定められる。例えば、ａ＝１，ｂ＝２，ｃ＝４の場合、α＝４，β＝２，θ＝１である。
【００３０】
図９は、図７の波形等化目標値選択回路２８の構成の例を示すブロック図である。図９において、波形等化目標値選択回路２８は、保持素子８２Ａ，８２Ｂ，…，８２Ｇ，８２Ｈと、セレクタ８４とを有している。メモリ２９には、信号レベルＳＧＬが取り得る値にそれぞれ対応する複数の等化目標値が格納されている。メモリ２９は、これらの等化目標値を保持素子８２Ａ〜８２Ｈにそれぞれ格納させる。セレクタ８４は、保持素子８２Ａ〜８２Ｈのうち、信号レベルＳＧＬの値に対応する等化目標値を格納しているものを選択し、格納されている値を等化目標値ＴＰＡとして出力する。
【００３１】
このようにして、波形等化目標値生成部２０は、波形等化後の信号ＯＳＧに基づいて、適切な等化目標値を求めることができる。なお、メモリ２９に代えて、レジスタ等の保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ２９に書き込むようにしてもよい。
【００３２】
図１０は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０の変形例の構成を示すブロック図である。図１０の波形等化目標値生成部１２０は、図７の波形等化目標値生成部２０において、波形等化理想信号レベル比較回路２７を更に備えたものである。波形等化理想信号レベル比較回路２７は、比較器７２を有しており、比較器７２には、理想等化信号レベルＩＳＬが入力されている。理想等化信号レベルＩＳＬは、信号レベルＳＧＬが取り得る複数の値を示しており、これらの値はＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式に応じて定まる。
【００３３】
比較器７２は、信号レベルＳＧＬと理想等化信号レベルＩＳＬとを比較し、信号レベルＳＧＬが理想等化信号レベルＩＳＬとして示された値ではない場合には、波形等化目標値選択回路２８に信号レベルＳＧＬを出力しない。この場合、波形等化目標値選択回路２８は、等化目標値ＴＰＡを出力しない。また、比較器７２は、信号レベルＳＧＬが理想等化信号レベルＩＳＬとして示された値である場合には、信号レベルＳＧＬをそのまま波形等化目標値選択回路２８に出力する。
【００３４】
波形等化目標値生成部１２０によると、信号レベルＳＧＬが正しく得られない場合に、不適切な等化目標値ＴＰＡを出力しないようにすることができる。
【００３５】
以上のように、図６の波形等化制御装置１００によると、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式によって波形の等化目標値を求め、波形等化器１２が有するフィルタのタップ係数を最適化することができる。
【００３６】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係る波形等化制御装置２００の構成を示すブロック図である。図１１の波形等化制御装置２００は、図１の情報再生装置において、波形等化制御装置１００に代えて用いられる。図１１の波形等化制御装置２００は、波形等化器２１２と、誤差推定部２１４と、係数更新部２１６と、ＰＲ等化方式選択部２１８と、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０と、ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０とを備えている。
【００３７】
波形等化器２１２と、誤差推定部２１４、係数更新部２１６、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０は、図６の波形等化器１２、誤差推定部１４、係数更新部１６、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２０とそれぞれほぼ同様のものであるので、詳細な説明を省略する。
【００３８】
ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０は、波形等化後の信号ＯＳＧに基づいて、ＰＲ（ａ，ｂ，ｂ，ａ）方式によって等化目標値ＴＰＢを求め、ＰＲ等化方式選択部２１８に出力する。ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部２２０も、求められた等化目標値ＴＰＡをＰＲ等化方式選択部２１８に出力する。
【００３９】
ＰＲ等化方式選択部２１８は、等化方式切り替え信号ＰＳＬに従って、等化目標値ＴＰＡ又はＴＰＢを選択し、等化目標値ＴＰＳとして誤差推定部２１４に出力する。誤差推定部２１４は、等化目標値ＴＰＡに代えて、選択された等化目標値ＴＰＳを用いる点の他は、図６の誤差推定部１４と同様である。図１のタイミング抽出回路６は、等化目標値ＴＰＡが選択される場合にはピークサンプリング方式でタイミング信号を生成し、等化目標値ＴＰＢが選択される場合にはオフセットサンプリング方式でタイミング信号を生成する。
【００４０】
図１２は、図１１のＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０の構成を示すブロック図である。以下では、この波形等化目標値生成部２３０について詳細に説明する。図１２の波形等化目標値生成部２３０は、符号信号抽出器２３２と、符号遅延回路２３４と、波形等化信号レベル生成回路２３６と、波形等化目標値選択回路２３８と、メモリ（第２の記憶部）２３９とを有している。符号信号抽出器２３２は、図７の符号信号抽出器２２と同様のものである。
【００４１】
図１３は、図１２の符号遅延回路２３４及び波形等化信号レベル生成回路２３６の構成の例を示すブロック図である。図１３において、符号遅延回路２３４は、遅延素子２４１Ａ，２４１Ｂ，２４１Ｃ，２４２Ａ，２４２Ｂ，２４３Ａを有している。これらの遅延素子は、タイミング信号に同期して動作している。波形等化信号レベル生成回路２３６は、加算器６８を有している。
【００４２】
遅延素子２４１Ａ〜２４１Ｃは、符号信号ＣＤＳに遅延３Ｔを与えて加算器２６８に出力する。遅延素子２４２Ａ，２４２Ｂは、符号信号ＣＤＳに遅延２Ｔを与えて加算器２６８に出力する。遅延素子４３Ａは、符号信号ＣＤＳに遅延Ｔを与えて加算器２６８に出力する。また、波形等化信号レベル生成回路２３６は、符号信号ＣＤＳをそのまま加算器２６８に出力する。加算器２６８は、遅延素子２４１Ｃ，２４２Ｂ，２４３Ａから出力された値の合計を求め、信号レベルＳＧＬ２として波形等化目標値選択回路２３８に出力する。
【００４３】
図１４は、図１２の波形等化目標値選択回路２３８の構成の例を示すブロック図である。図１４において、波形等化目標値選択回路２３８は、保持素子２８２Ａ，２８２Ｂ，…，２８２Ｄ，２８２Ｅと、セレクタ２８４とを有している。メモリ２３９には、信号レベルＳＧＬ２が取り得る値にそれぞれ対応する複数の等化目標値が格納されている。メモリ２３９は、これらの等化目標値を保持素子２８２Ａ〜２８２Ｅにそれぞれ格納させる。セレクタ２８４は、保持素子２８２Ａ〜２８２Ｅのうち、信号レベルＳＧＬ２の値に対応する等化目標値を格納しているものを選択し、格納されている値を等化目標値ＴＰＢとして出力する。
【００４４】
このようにして、波形等化目標値生成部２３０は、波形等化後の信号ＯＳＧに基づいて、適切な等化目標値を求めることができる。なお、メモリ２３９に代えて、レジスタ等の保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ２３９に書き込むようにしてもよい。
【００４５】
図１５は、ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部２３０の変形例の構成を示すブロック図である。図１５の波形等化目標値生成部３３０は、図１２の波形等化目標値生成部２３０において、波形等化理想信号レベル比較回路２３７を更に備えたものである。波形等化理想信号レベル比較回路２３７は、比較器２７２を有しており、比較器２７２には、理想等化信号レベルＩＳＬ２が入力されている。理想等化信号レベルＩＳＬ２は、信号レベルＳＧＬ２が取り得る複数の値を示しており、これらの値はＰＲ（ａ，ｂ，ｂ，ａ）方式に応じて定まる。
【００４６】
比較器２７２は、信号レベルＳＧＬ２と理想等化信号レベルＩＳＬ２とを比較し、信号レベルＳＧＬ２が理想等化信号レベルＩＳＬ２として示された値ではない場合には、波形等化目標値選択回路２３８に信号レベルＳＧＬ２を出力しない。この場合、波形等化目標値選択回路２３８は、等化目標値ＴＰＢを出力しない。また、比較器２７２は、信号レベルＳＧＬ２が理想等化信号レベルＩＳＬ２として示された値である場合には、信号レベルＳＧＬ２をそのまま波形等化目標値選択回路２３８に出力する。
【００４７】
波形等化目標値生成部３３０によると、信号レベルＳＧＬ２が正しく得られない場合に、不適切な等化目標値ＴＰＢを出力しないようにすることができる。
【００４８】
以上のように、図１１の波形等化制御装置２００によると、メディアのタイプや再生速度に応じて等化方式切り替え信号ＰＳＬを与えることにより、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式及びＰＲ（ａ，ｂ，ｂ，ａ）方式のうち適切な方式を選択して波形等化を行うことができる。
【産業上の利用可能性】
【００４９】
以上説明したように、本発明は、ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）方式による波形等化を行うことができるので、ＤＶＤやその他の光ディスクを再生する装置等について有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る波形等化制御装置を有する情報再生装置の構成を示すブロック図である。
【図２】（ａ）は、オフセットサンプリング方式についての説明図である。（ｂ）は、ピークサンプリング方式についての説明図である。
【図３】（ａ）は、（２，１０）ＲＬＬ符号の要件を満たすビット列を示す説明図である。（ｂ）は、８／１６変調に対して（２，１０）ＲＬＬ符号を用い、最小符号反転間隔を３とする場合のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移表を示す説明図である。
【図４】ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）ＭＬ技術についての状態遷移図である。
【図５】図４に基づいて描かれたトレリス線図である。
【図６】本発明の第１の実施形態に係る波形等化制御装置の構成を示すブロック図である。
【図７】図６のＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部の構成を示すブロック図である。
【図８】図７の符号遅延回路及び波形等化信号レベル生成回路の構成の例を示すブロック図である。
【図９】図７の波形等化目標値選択回路の構成の例を示すブロック図である。
【図１０】ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部の変形例の構成を示すブロック図である。
【図１１】本発明の第２の実施形態に係る波形等化制御装置の構成を示すブロック図である。
【図１２】図１１のＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部の構成を示すブロック図である。
【図１３】図１２の符号遅延回路及び波形等化信号レベル生成回路の構成の例を示すブロック図である。
【図１４】図１２の波形等化目標値選択回路の構成の例を示すブロック図である。
【図１５】ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部の変形例の構成を示すブロック図である。
【符号の説明】
【００５１】
１２，２１２  波形等化器
１４，２１４  誤差推定部
１６，２１６  係数更新部
２０，２２０  ＰＲ（ａ，ｂ，ｃ，ｂ，ａ）波形等化目標値生成部（第１の波形等化目標値生成部）
２９  メモリ（第１の記憶部）
２１８  ＰＲ等化方式選択部
２３０  ＰＲ（ａ，ｂ，ｂ，ａ）波形等化目標値生成部（第２の波形等化目標値生成部）
２３９  メモリ（第２の記憶部）
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007010993.tif 000017
【図２】
2007010993.tif 000018
【図３】
2007010993.tif 000019
【図４】
2007010993.tif 000020
【図５】
2007010993.tif 000021
【図６】
2007010993.tif 000022
【図７】
2007010993.tif 000023
【図８】
2007010993.tif 000024
【図９】
2007010993.tif 000025
【図１０】
2007010993.tif 000026
【図１１】
2007010993.tif 000027
【図１２】
2007010993.tif 000028
【図１３】
2007010993.tif 000029
【図１４】
2007010993.tif 000030
【図１５】
2007010993.tif 000031
【国際調査報告】
2007010993.tif 000032
2007010993.tif 000033
2007010993.tif 000034
2007010993.tif 000035