(57)【要約】  本発明は、容量値の制御性に優れ、チューナビリティが可変であり、かつ、高チューナビリティの可変容量コンデンサアレイに関する。電圧の印加により容量が変化する第１可変容量コンデンサＣ１と、第１可変容量コンデンサの一方に接続された第１端子０１と、電圧の印加により容量が変化する第２可変容量コンデンサＣ２と、第２可変容量コンデンサの一方に接続された第２端子０２と、第１可変容量コンデンサの他方及び第２可変容量コンデンサの他方の双方に接続された第３端子Ｉと、を有して成り、前記第１端子０１及び前記第３端子Ｉが選択された第１選択状態、前記第２端子０２及び前記第３端子Ｉが選択された第２選択状態、前記第１選択状態及び前記第２選択状態が同時に選択された第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択しうるようにした可変容量コンデンサアレイである。
2008001914.tif 000002
【特許請求の範囲】
【請求項１】
第１可変容量コンデンサと、
第２可変容量コンデンサと、
前記第１可変容量コンデンサの一方の電極に接続された第１端子と、
前記第２可変容量コンデンサの一方の電極に接続された第２端子と、
前記第１可変容量コンデンサの他方の電極及び前記第２可変容量コンデンサの他方の電極の双方に接続された第３端子と、を有して成り、
各可変容量コンデンサは、電圧の印加に応じて誘電率が変化する誘電体層と、該誘電体層を挟持する一対の電極とを含み、
前記第１端子及び前記第３端子が選択された第１選択状態、前記第２端子及び前記第３端子が選択された第２選択状態、前記第１選択状態及び前記第２選択状態が同時に選択された第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択しうるようにしたことを特徴とする可変容量コンデンサアレイ。
【請求項２】
前記第１可変容量コンデンサ及び前記第２可変容量コンデンサの容量値が下記の式（１），（２）の全てを満たすことを特徴とする請求項１に記載の可変容量コンデンサアレイ。
Ｃ１（０）≧Ｃ２（０）                …（１）
Ｃ１（０）≧Ｃ１（Ｖ）＋Ｃ２（Ｖ）    …（２）
（ただし、前記第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、前記第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする）
【請求項３】
前記第１可変容量コンデンサ及び前記第２可変容量コンデンサの容量値が下記の式（３），（４）の全てを満たすことを特徴とする請求項１に記載の可変容量コンデンサアレイ。
Ｃ１（０）≧Ｃ２（０）      …（３）
Ｃ２（０）≧Ｃ１（Ｖ）      …（４）
（ただし、前記第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、前記第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする）
【請求項４】
前記第１可変容量コンデンサ及び前記第２可変容量コンデンサの容量値が下記の式（５）〜（７）の全てを満たすことを特徴とする請求項１に記載の可変容量コンデンサアレイ。
Ｃ１（０）≧Ｃ２（０）                …（５）
Ｃ１（０）≧Ｃ１（Ｖ）＋Ｃ２（Ｖ）    …（６）
Ｃ２（０）≧Ｃ１（Ｖ）                …（７）
（ただし、前記第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、前記第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする）
【請求項５】
前記第１及び前記第２可変容量コンデンサの少なくとも一方は、Ｎ個（ただしＮは自然数）の可変容量素子が直列に接続された可変容量素子群を有するとともに、前記可変容量素子群の両側及び隣合う前記可変容量素子の間に、前記可変容量素子の配列方向の一方向から交互に接続された、第１個別バイアスライン群及び第２個別バイアスライン群を有することを特徴とする請求項１〜４に記載の可変容量コンデンサアレイ。
【請求項６】
前記第１個別バイアスライン群が共通に接続された第１バイアス端子と、
前記第２個別バイアスライン群が共通に接続された第２バイアス端子と、をさらに含むことを特徴とする請求項５に記載の可変容量コンデンサアレイ。
【請求項７】
前記可変容量素子群は、前記可変容量素子が奇数個接続されてなり、
前記第１個別バイアスライン群が共通に接続され、
前記第２個別バイアスライン群が共通に接続されることを特徴とする請求項５に記載の可変容量コンデンサアレイ。
【請求項８】
請求項１〜７のいずれかに記載の可変容量コンデンサアレイと、
前記３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択するスイッチング素子と、
前記第１端子及び前記第２端子が、少なくとも一方は前記スイッチング素子を介して共通に接続された第４端子と、を含むことを特徴とする可変容量コンデンサ装置。
【請求項９】
前記スイッチング素子はＰＩＮダイオードであることを特徴とする請求項８に記載の可変容量コンデンサアレイ装置。
【請求項１０】
前記スイッチング素子はＭＥＭＳ素子からなることを特徴とする請求項８に記載の可変容量コンデンサアレイ装置。
【請求項１１】
請求項８〜１０のいずれかに記載の可変容量コンデンサアレイ装置が前記第３端子と前記第４端子とを入出力端子としたコンデンサとして用いられていることを特徴とする回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体層を薄膜形成方法により形成した可変容量コンデンサを複数個接続した可変容量コンデンサアレイ、これを用いた可変容量コンデンサアレイ装置、及びこれを用いた回路モジュールに関する。
【背景技術】
【０００２】
可変容量コンデンサとして、電気絶縁性を有した支持基板上に、薄膜の下部電極層，薄膜誘電体層、及び薄膜の上部電極層がこの順に積層された構造において、薄膜誘電体層の材料としてチタン酸バリウムストロンチウム（（ＢａｘＳｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚ）（以下、ＢＳＴともいう。）からなる誘電体材料を用いて、上部電極層と下部電極層との間に所定のバイアス電位を与えることにより薄膜誘電体層の誘電率を変化させて容量を変化させるものが知られている（例えば、特開平１１−２６０６６７号公報を参照）。
このような可変容量コンデンサでの容量変化は高周波領域にも及び、高周波領域でも利用可能となる。このような直流バイアス電圧の印加による高周波領域での可変容量コンデンサの容量変化を利用して、周波数特性を変化させることができる有用な電子部品が得られる。
例えば、上述の可変容量コンデンサと薄膜インダクタとを組み合わせた電圧制御型薄膜共振器では、直流バイアス電圧の印加により共振周波数を変化させることができる。また、可変容量コンデンサもしくは電圧制御型薄膜共振器と、薄膜インダクタ，薄膜キャパシタとを組み合わせた電圧制御型薄膜帯域通過フィルタでは、直流バイアス電圧の印加により通過帯域を変化させることができる。また、可変容量コンデンサはマイクロ波用の電圧制御型電子部品にも利用可能である（例えば、特表平８−５０９１０３号公報を参照）。
このような、高誘電率薄膜を使用した可変容量コンデンサにおいて、高チューナビリティ（Ｔｕｎａｂｉｌｉｔｙ），高Ｑ値の他に、温度係数が小さく，高耐電力性，高絶縁抵抗，低歪み特性，経時変化がないことなどが要求されている。なお、チューナビリティは、可変容量コンデンサの可変量を示すものであり、チューナビリティｘ＝（Ｃ（０）−Ｃ（Ｖ））／Ｃ（０）×１００（％）の式で表される（ここで、Ｃ（０）は、電圧印加前の容量（初期容量）、Ｃ（Ｖ）は、電圧印加後の容量である）。
また、可変容量コンデンサが、上述の可変容量コンデンサと同様の構成の複数個の可変容量素子が直列接続されて成り、個々の可変容量素子にそれぞれ直流バイアス電圧印加用のバイアスラインを配置した構成が提案されている。これにより、各可変容量素子に直流バイアス電圧を安定且つ均一に印加できるとともに、高周波電圧（高周波信号）を個々の可変容量素子に分圧できる。このため、直流バイアス電圧による容量の変化を大きくし、且つ高周波信号による容量の変化、ノイズ、非線形歪みは小さく抑えることができるとともに、耐電力に優れた可変容量コンデンサとすることができる（例えば、特開２００４−１６５５８８号公報を参照。）。
本発明者は、上述の特開２００４−１６５５８８号公報に示す可変容量コンデンサの高い容量変化率，低い歪み特性及び高い耐電力性等に着目して、これらを高周波信号を伝搬する回路を構成する電子部品としても用いるために、上述のような可変容量コンデンサを、複数列、並列接続または直列接続させて可変容量コンデンサアレイを得た。この場合、可変容量コンデンサアレイ全体での初期容量Ｃ（０）の選択自由度が増すこととなり、所望の初期容量値を有する可変容量コンデンサアレイを得ることができる。たとえば、可変容量コンデンサをＮ列、並列接続した場合、初期容量Ｃ（０）を大きくすることができる。しかしながら、このような構成の可変容量コンデンサアレイにおいて、例えば個々の可変容量コンデンサに個別に直流バイアス電圧を印加できるようにバイアスラインを設けることで、印加電圧（直流バイアス電圧、単にバイアス電圧ともいう）が並列接続した各列の可変容量コンデンサに等価で印加されるようにしても、可変容量コンデンサアレイ全体でのチューナビリティは、可変容量コンデンサのものと同じとなり、高くすることはできない。
一方、チューナビリティは電界強度が大きいほど高くなるため、ＢＳＴのような高誘電率薄膜を使用した可変容量コンデンサにおいて、高チューナビリティの要求を満たすには、誘電体薄膜の膜厚を薄くすることで対応することができる。しかしながら、膜厚を薄くすると耐電力性，リーク電流特性，信頼性等が劣化するため、膜厚によるチューナビリティの制御には限界がある。
また、チューナビリティは高誘電率薄膜を構成する材料により異なるが、まだその材料は研究段階であり、現段階で、量産可能で、かつ市場要求を満たすようなチューナビリティを実現できる材料は知られていない。
このように、同じチューナビリティを有する可変容量コンデンサを単に複数列、接続しただけでは、可変容量コンデンサアレイのチューナビリティは、変化せず一定となるため、さらに高いチューナビリティへの要求を満たすことができないという問題点がある。また、可変容量コンデンサが携帯電話等に用いられる場合には、消費電力を抑える必要があり、印加できる直流バイアス電圧にも制限があるので、低い印加電圧で高いチューナビリティも実現させることが望まれている。
【発明の開示】
【０００３】
本発明は上述の諸事情に鑑みて案出されたものであり、その目的は、初期容量値を所望の値に設定することができ、可変容量コンデンサを並列接続させた場合に、高チューナビリティ特性を有する可変容量コンデンサアレイを提供することである。
本発明は、第１可変容量コンデンサと、第２可変容量コンデンサと、前記第１可変容量コンデンサの一方の電極に接続された第１端子と、前記第２可変容量コンデンサの一方の電極に接続された第２端子と、前記第１可変容量コンデンサの他方の電極及び前記第２可変容量コンデンサの他方の電極の双方に接続された第３端子と、を有して成り、各可変容量コンデンサは、電圧の印加に応じて誘電率が変化する誘電体層と、この誘電体層を挟持する一対の電極とを含み、前記第１端子及び前記第３端子が選択された第１選択状態、前記第２端子及び前記第３端子が選択された第２選択状態、前記第１選択状態及び前記第２選択状態が同時に選択された第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択しうるようにしたことを特徴とする可変容量コンデンサアレイである。
本発明の可変容量コンデンサアレイによれば、第１選択状態，第２選択状態，第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択しうるようにしたことから、１つの選択状態において電圧を印加して容量を変化させることのできる範囲に加え、少なくとももう１つの選択状態において電圧を印加して容量を変化させることのできる範囲にまで、可変容量コンデンサアレイ全体での容量を可変できるので、可変容量コンデンサアレイ全体でのチューナビリティを高くすることができる。以下、第１及び第２可変容量コンデンサに印加する電圧を、直流電圧またはバイアス電圧という。
また、本発明は、上記可変容量コンデンサアレイと、前記３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択するスイッチング素子と、前記第１端子及び前記第２端子が、少なくとも一方は前記スイッチング素子を介して共通に接続された第４端子と、を含むことを特徴とする可変容量コンデンサアレイ装置である。
本発明の可変容量コンデンサアレイ装置によれば、スイッチング素子により、第１選択状態、第２選択状態および第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を切り替えて選択することができるので、高チューナビリティの可変容量コンデンサアレイ装置とすることができる。
また、本発明は、上記可変容量コンデンサアレイ装置が前記第３端子と前記第４端子とを入出力端子としたコンデンサとして用いられていることを特徴とする回路モジュールである。
本発明の回路モジュールによれば、上記可変容量コンデンサアレイ装置を共振回路，移相回路，整合回路，減衰回路等を構成するコンデンサとして用いることから、使用可能な周波数範囲や電力範囲を広くすることができる。また、使用環境の温度により特性が変化する場合であっても可変容量コンデンサアレイ装置により調整することができるので、使用可能な温度範囲を広くすることもできる。このため、汎用性の高い回路モジュールとすることができる。さらに、上記可変容量コンデンサアレイを用いた上記可変容量コンデンサアレイ装置により回路モジュールを構成したときには、波形歪、相互変調歪みノイズが小さく、耐電力に優れた回路モジュールを実現できる。このような回路モジュールは共振器，共振回路を具備した電圧制御型高周波フィルタ及び電圧制御型アンテナ共用器等に用いることができる。
【図面の簡単な説明】
【０００４】
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
図１は、本発明の第１の実施形態の可変容量コンデンサアレイを示す等価回路図である。
図２Ａ〜図２Ｃは、それぞれ、図１に示す可変容量コンデンサアレイを第１選択状態，第２選択状態，第３選択状態のうち、少なくとも２つの選択状態に切り替えたときの、可変容量コンデンサアレイ全体の容量ＣＴとバイアス電圧との関係を示す線図である。
図３は、本発明の第１の実施形態の可変容量コンデンサアレイを模式的に示す透視状態の平面図である。
図４は、図３の可変容量コンデンサアレイのＡ−Ａ’線から見た断面図である。
図５は、本発明の第２の実施形態の可変容量コンデンサアレイを示す等価回路図である。
図６は、本発明の第３の実施形態の可変容量コンデンサアレイを示す等価回路図である。
図７は、図６に示す本発明の可変容量コンデンサアレイを模式的に示す透視状態の平面図である。
図８Ａおよび図８Ｂは、それぞれ、本発明の一実施形態の可変容量コンデンサアレイ装置の回路図である。
図９は、本発明の一実施形態の回路モジュールを示す等価回路図である。
【発明を実施するための最良の形態】
【０００５】
以下図面を参考にして本発明の好適な実施例を詳細に説明する。
以下、本発明の可変容量コンデンサアレイについて図面を参照しつつ詳細に説明する。
図１，図２Ａ〜図２Ｃは、本発明の第１の実施形態の可変容量コンデンサアレイを示すものであり、図１は等価回路図，図２Ａ〜図２Ｃは特性を説明する線図である。
なお、以下の図面についても同様であるが、同様の箇所には同一の符合を付し、重複する説明を省略する。
図１の等価回路図において、符号Ｃ１，Ｃ２はそれぞれ第１及び第２可変容量コンデンサであり、また、符号Ｏ１，Ｏ２，Ｉはそれぞれ高周波信号を入出力する第１端子，第２端子及び第３端子である。
図１に示すように、第１端子Ｏ１と第３端子Ｉとの間、及び第２端子Ｏ２と第３端子Ｉとの間に、第１及び第２可変容量コンデンサＣ１，Ｃ２がそれぞれ接続されて可変容量コンデンサアレイを構成している。また、図１に示す例では、第１端子Ｏ１〜第３端子Ｉがバイアス電圧（直流電圧）を印加する端子も兼ねている。このような第１端子Ｏ１〜第３端子Ｉから、第１及び第２可変容量コンデンサＣ１，Ｃ２には、それぞれ高周波信号とバイアス電圧とが重畳して印加される。
図１に示す本発明の可変容量コンデンサアレイは、第１端子Ｏ１と第３端子Ｉとを選択した第１選択状態，第２端子Ｏ２と第３端子Ｉとを選択した第２選択状態，第１選択状態と第２選択状態とが同時に選択された第３選択状態との３種類の選択状態を相互に切り替えて選択することができる。そして、それぞれの選択状態において、第３端子Ｉと、第１端子Ｏ１又は第２端子Ｏ２との間に高周波信号を印加させた状態で、第３端子Ｉと、第１端子Ｏ１または第２端子Ｏ２との間にバイアス電圧を印加して、第１又は第２可変容量コンデンサの容量を変化させることができる。即ち、第１選択状態を選択した場合には、第１可変容量コンデンサＣ１のバイアス電圧印加前の容量から、バイアス電圧の印加に応じて電圧印加後の容量まで徐々に容量を変化させることができる。第２選択状態を選択した場合には、第２可変容量コンデンサＣ２の電圧印加前の容量から、電圧印加後の容量まで徐々に容量を変化させることができる。第３選択状態を選択した場合には、第１及び第２可変容量コンデンサＣ１，Ｃ２の電圧印加前の容量の合計値から、電圧印加後の容量の合計値まで徐々に容量を変化させることができる。
ここで３つの選択状態のうち、少なくとも２つの選択状態を切り替えて選択すれば、１つの選択状態において電圧印加前から電圧を印加して容量を変化させることのできる範囲に加えて、少なくとももう１つの選択状態において電圧を印加して容量を変化させることのできる範囲にまで、可変容量コンデンサアレイ全体での容量を可変できるので、可変容量コンデンサアレイ全体でのみかけのチューナビリティを高くすることができる。
本発明の可変容量コンデンサアレイについて、図２Ａ〜図２Ｃを用いてさらに検討する。図２Ａ〜図２Ｃは、本発明の可変容量コンデンサアレイを第１選択状態，第２選択状態，第３選択状態のうち、少なくとも２つの選択状態に切り替えたときの、可変容量コンデンサアレイ全体の容量ＣＴとバイアス電圧との関係を示す線図である。
（第１の例）
本発明の可変容量コンデンサアレイにおいて、第１可変容量コンデンサＣ１及び第２可変容量コンデンサＣ２の容量値が下記の式（１），（２）を満たす場合の可変容量コンデンサアレイ全体の容量ＣＴとバイアス電圧との関係を図２Ａに示す。
Ｃ１（０）≧Ｃ２（０）                …（１）
Ｃ１（０）≧Ｃ１（Ｖ）＋Ｃ２（Ｖ）    …（２）
ここで、前述のとおり、第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする。
図２Ａに示すように、式（１），（２）を満たす場合には、第１選択状態と第３選択状態とを切り替えて選択すれば、第３選択状態の容量可変範囲と第１選択状態の容量可変範囲とが一部重なるため、連続的に容量を変化させることができる。その結果、広い範囲で、かつ、連続的に可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。なお、Ｃ２（０）はＣ１（０）以下であれば良いので、図２Ａ中での図示を省略した。
なお、Ｃ１（０）とＣ２（０）とが等しい場合には、第１選択状態の代わりに、第２選択状態を用い、この第２選択状態と第３選択状態とを切り替えて選択した場合においても同様の効果を得ることができる。
また、Ｃ２（０）がＣ１（Ｖ）＋Ｃ２（Ｖ）よりも大きい場合には、第３選択状態から第２選択状態に切り替えた場合も連続的に容量を変化させることができる。
ここで、上述のように構成した可変容量コンデンサアレイにおける第１及び第２可変容量コンデンサＣ１，Ｃ２の誘電体層を同一材料、同一プロセスで同じ厚さに形成するときには、第１及び第２可変容量コンデンサＣ１，Ｃ２は実質的に同じチューナビリティｘを有するものとなる。このように、実質的に同じチューナビリティｘを有する第１及び第２可変容量コンデンサＣ１，Ｃ２を用いた場合（以下、チューナビリティ同一の場合、とする。）について、さらに具体的に検討する。
チューナビリティ同一の場合には、第１及び第２可変容量コンデンサＣ１，Ｃ２の電圧印加後の容量は、下記の式で表される。
Ｃ１（Ｖ）＝Ｃ１（０）×（１−ｘ）      …（８）
Ｃ２（Ｖ）＝Ｃ２（０）×（１−ｘ）      …（９）
式（８），式（９）から、式（２）は下記の式（１０）と等価となる。
Ｃ２（０）≦ｘ×Ｃ１（０）／（１−ｘ）      …（１０）
まず、第１可変容量コンデンサＣ１の電圧印加前の容量と、第２可変容量コンデンサＣ２の電圧印加前の容量とが等しい場合（Ｃ１（０）＝Ｃ２（０））には、チューナビリティｘを５０％以上（ｘ≧０．５）とすれば、式（２）を満たすものとなり、図２Ａの関係を満たすものとなる。従って、第３選択状態から第１又は第２選択状態に切り替えることで、第３選択状態の容量可変範囲の下限値側と第１又は第２選択状態の容量可変範囲の上限値側とが重なるため、可変容量コンデンサアレイ全体の容量を連続的に広範囲で変化させることができる。例えばｘ＝０．５とすると、Ｃ１（０）＝Ｃ１（Ｖ）＋Ｃ２（Ｖ）となり、第３選択状態の容量可変範囲の下限値と第１又は第２選択状態の容量可変範囲の上限値とが一致するため、可変容量コンデンサアレイ全体でのチューナビリティＸは、７５％となり、容量を連続的に広範囲で変化させることができる。
次にチューナビリティ同一の場合であって、第１可変容量コンデンサＣ１の電圧印加前の容量と、第２可変容量コンデンサＣ２の電圧印加前の容量とが異なる場合について検討する。
第１可変容量コンデンサＣ１の電圧印加前の容量Ｃ１（０）が、第２可変容量コンデンサＣ２の電圧印加前の容量Ｃ２（０）に比べ大きく（Ｃ１（０）＞Ｃ２（０））、式（２）を満たす場合、すなわち式（１０）を満たす場合、図２Ａの関係を満たすものとなる。特に、Ｃ２（０）＝ｘ×Ｃ１（０）／（１−ｘ）を満たすものであるときには、第３選択状態の容量可変範囲の下限値と第１選択状態の容量可変範囲の上限値が一致するため、容量を変化させることのできる範囲を最大にすることができる。このように、可変容量コンデンサアレイ全体のみかけのチューナビリティＸを、広い範囲で可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。
ここで、チューナビリティｘ＝０．３、Ｃ１（０）＝１ｐＦ、Ｃ２（０）＝ｘ×Ｃ１（０）／（１−ｘ）＝０．３×１／（１−０．３）＝０．４３ｐＦとした例における可変容量コンデンサアレイ全体での容量値の変化を表１に示す。
なお、この例は一般的な可変容量コンデンサの構成において、誘電体層としてＢＳＴを用い、バイアス電圧を３．０Ｖまで印加した例である。
【表１】
2008001914.tif 000003
表１において、ＣＴは可変容量コンデンサアレイ全体での容量値，ＳＷ１は第１端子Ｏ１と第３端子Ｉとを選択するためのスイッチング素子、ＳＷ２は第２端子Ｏ２と第３端子Ｉとを選択するためのスイッチング素子，ＤＣバイアスはバイアス電圧のことをそれぞれ示す（以下の表においても同じ）。ここで説明するスイッチング素子については、図８Ａを用いて後述するものである。
表１に示すように、可変容量コンデンサアレイ全体の容量値ＣＴは、第３選択状態（ａ，ｂ）のバイアス電圧印加前（ａ）のときに最大で、バイアス電圧の印加により連続的に小さくなる（ｂ）。次に、これに等しい容量値となる第１選択状態のバイアス電圧印加前（ｃ）の状態に切り替える。そしてバイアス電圧印加により連続的に小さくなる（ｄ）。
このように、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２との接続（ＯＮ），非接続（ＯＦＦ）状態及びバイアス電圧の印加（ＯＮ），非印加（ＯＦＦ）状態の選択により０．７ｐＦ〜１．４３ｐＦの範囲で連続的に容量値を変化させることができ、チューナビリティＸが５１.０％の可変容量コンデンサアレイを実現することができる。
なお（ｄ）の状態から、第２選択状態（ｅ，ｆ）に切り替えると、第１選択状態のバイアス電圧印加後（ｄ）の容量値から第２選択状態のバイアス電圧印加前（ｅ）の容量値まで離散的となるが、その後はバイアス電圧印加により連続的に小さくなり最小になる（ｆ）。
このように、一部に離散的な領域が存在することを許せば、０．３ｐＦ〜１．４３ｐＦの範囲で容量値を変化させることができ、チューナビリティＸが、最大７９．０％の可変容量コンデンサアレイを実現することができる。
少なくとも第１選択状態と第３選択状態とを切り替えて選択するときには連続的に容量を変化させることができるので、広い範囲で、かつ、連続的に容量を可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。
（第２の例）
本発明の可変容量コンデンサアレイにおいて、第１可変容量コンデンサＣ１及び第２可変容量コンデンサＣ２の容量値が下記の式（３），（４）の全てを満たす場合の可変容量コンデンサアレイ全体の容量ＣＴとバイアス電圧との関係を図２Ｂに示す。
Ｃ１（０）≧Ｃ２（０）      …（３）
Ｃ２（０）≧Ｃ１（Ｖ）      …（４）
ここで、第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする。
図２Ｂに示すように、式（３），式（４）を満たす場合、第１選択状態と第２選択状態とを切り替えて選択すれば、第１選択状態の容量可変範囲と第２選択状態の容量可変範囲とが一部重なるため、連続的に容量を変化させることができる。その結果、広い範囲で、かつ、連続的に容量を可変にすることができ、高チューナビリティの可変容量コンデンサアレイを実現することができる。
ここで、第１の例と同様にチューナビリティ同一の場合について検討すると、式（４）は、式（８）から下記の式（１１）と等価となる。
Ｃ２（０）≧Ｃ１（０）×（１−ｘ）      …（１１）
第１可変容量コンデンサＣ１の電圧印加前の容量Ｃ１（０）が、第２可変容量コンデンサＣ２の電圧印加前の容量Ｃ２（０）に比べ大きく（Ｃ１（０）＞Ｃ２（０））、かつ式（４）を満たす場合、即ち式（１１）を満たす場合、図２Ｂの関係を満たすものとなる。特に、Ｃ２（０）＝Ｃ１（０）×（１−ｘ）を満たすものであるときには、第１選択状態の容量可変範囲の下限値と第２選択状態の容量可変範囲の上限値とが一致するので、容量を変化させることのできる範囲を最大にすることができる。このように、可変容量コンデンサアレイ全体のみかけのチューナビリティＸを、広い範囲で可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。
ここで、チューナビリティｘ＝０．３、Ｃ１（０）＝１ｐＦ、Ｃ２（０）＝１×（１−Ｃ１（０））＝１×（１−０．３）＝０．７ｐＦとした例における可変容量コンデンサアレイ全体での容量値の変化を表２に示す。
【表２】
2008001914.tif 000004
表２に示すように、可変容量コンデンサアレイ全体の容量値ＣＴは、第１選択状態（ｃ，ｄ）に切り替えると、第１選択状態のバイアス電圧印加前（ｃ）の容量値からバイアス電圧印加により連続的に小さくなる（ｄ）。次に、これに等しい容量値となる第２選択状態のバイアス電圧印加前（ｅ）の状態に切り替える。そこから、バイアス電圧印加により連続的に小さくなり最小になる（ｆ）。
このように、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２の接続（ＯＮ），非接続（ＯＦＦ）状態及びバイアス電圧の印加（ＯＮ），非印加（ＯＦＦ）状態の選択により、容量値は１．００ｐＦ〜０．４９ｐＦまで連続的に変化させることができ、みかけのチューナビリティＸが５１％の可変容量コンデンサアレイを実現することができる。
なお、可変容量コンデンサアレイ全体の容量値ＣＴは、第３選択状態（ａ，ｂ）のバイアス電圧印加前（ａ）のときに最大で、バイアス電圧の印加により連続的に小さくなる（ｂ）。この状態から、第１選択状態（ｃ，ｄ）に切り替えると、第３選択状態のバイアス電圧印加後（ｂ）の容量値から第１選択状態のバイアス電圧印加前（ｃ）の容量値まで離散的になるが、上述の第1及び第２選択状態の容量可変範囲に加え、第３選択状態の容量可変範囲を加えることができる。
このように、一部に離散的な領域が存在することを許せば、０．４９ｐＦ〜１．７ｐＦの範囲で変化させることができ、チューナビリティＸが、最大７１．１％の可変容量コンデンサアレイを実現することができる。
少なくとも第１選択状態と第２選択状態とを切り替えて選択するときには連続的に容量を変化させることができるので、広い範囲で、かつ、連続的に容量を可変にすることができ、高チューナビリティの可変容量コンデンサアレイを実現することができる。
（第３の例）
本発明の可変容量コンデンサアレイにおいて、第１可変容量コンデンサＣ１及び第２可変容量コンデンサＣ２の容量値が下記の式（５）〜（７）の全てを満たす場合の可変容量コンデンサアレイ全体の容量ＣＴとバイアス電圧との関係を図２Ｃに示す。
Ｃ１（０）≧Ｃ２（０）                …（５）
Ｃ１（０）≧Ｃ１（Ｖ）＋Ｃ２（Ｖ）    …（６）
Ｃ２（０）≧Ｃ１（Ｖ）                …（７）
ここで、第１可変容量コンデンサの電圧印加前後の容量をそれぞれＣ１（０），Ｃ１（Ｖ）、第２可変容量コンデンサの電圧印加前後の容量をそれぞれＣ２（０），Ｃ２（Ｖ）とする。
図２Ｃに示すように、式（５）〜式（７）を満たす場合には、第３選択状態の容量可変範囲と第１選択状態の容量可変範囲とが一部重なり、第１選択状態の容量可変範囲と第２選択状態の容量可変範囲とが一部重なるため、連続的に容量を変化させることができる。その結果、さらに広い範囲で、かつ、連続的に容量を可変にすることができ高チューナビリティの可変容量コンデンサを実現することができる。
ここで、第１の例と同様にチューナビリティ同一の場合について検討すると、式（６），式（７）は、式（８），式（９）から下記の式（１２）と等価となる。
Ｃ１（０）×（１−ｘ）≦Ｃ２（０）≦ｘ×Ｃ１（０）／（１−ｘ）…（１２）
第１可変容量コンデンサＣ１の電圧印加前の容量Ｃ１（０）が、第２可変容量コンデンサＣ２の電圧印加前の容量Ｃ２（０）に比べ大きく（Ｃ１（０）＞Ｃ２（０））、式（６），式（７）を満たす場合、すなわち式（１２）を満たす場合には、図２Ｃの関係を満たすものとなる。特にチューナビリティｘが（３−√５）／２以上（約０．３８２以上）であり、Ｃ２（０）＝Ｃ１（０）×（１−ｘ）を満たすときには、各選択状態間の容量可変範囲の重複を少なくすることができるので、容量を変化させることのできる範囲をほぼ最大にすることができる。特に、第１選択状態と第２選択状態との間の容量可変範囲の重複をなくすことができる。
ここで、チューナビリティｘ＝０．３８５、Ｃ１（０）＝１ｐＦ、Ｃ２（０）＝Ｃ１（０）×（１−ｘ）＝１×（１−０．３８５）＝０．６１５ｐＦとした例における可変容量コンデンサアレイ全体での容量値の変化を表３に示す。
【表３】
2008001914.tif 000005
表３に示すように、可変容量コンデンサアレイ全体の容量値ＣＴは、第３選択状態（ａ，ｂ）のバイアス電圧印加前（ａ）のときに最大で、バイアス電圧の印加により連続的に小さくなる（ｂ）。次に、第１選択状態のバイアス電圧印加前（ｃ）の状態に切り替えて、そこからバイアス電圧印加により連続的に小さくなる（ｄ）。次に、これに等しい第２選択状態のバイアス電圧印加前（ｅ）の状態に切り替える。そして、バイアス電圧印加により連続的に小さくなり最小になる（ｆ）。すなわち、第３接続状態，第１接続状態，第２接続状態と順次切り替えても連続的に容量を変化させることができる。
このように、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２との接続（ＯＮ），非接続（ＯＦＦ）状態及びバイアス電圧の印加（ＯＮ），非印加（ＯＦＦ）状態の選択により、０．３７８ｐＦ〜１．６１５ｐＦの範囲での範囲で容量値を連続的に変化させることができ、みかけのチューナビリティＸが、最大７６．６％の可変容量コンデンサアレイを実現することができる。
３つの選択状態のうち、どの選択状態に切り替えても連続的に容量を変化させることができるので、さらに広い範囲で、かつ、連続的に容量を可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。
また、表３に示す例では、第１選択状態と第２選択状態との容量可変範囲の重複をなくすようにしているが、第１選択状態と第３選択状態との容量可変範囲の重複をなくすようにしてもよい。すなわち、チューナビリティｘが（３−√５）／２以上（約０．３８２以上）であり、Ｃ２（０）＝ｘ×Ｃ１（０）／（１−ｘ）を満たすように設定すればよい。
ここでチューナビリティｘ＝０．３８５、Ｃ１（０）＝１ｐＦ、Ｃ２（０）としてｘ×Ｃ１（０）／（１−ｘ）が約０．６２６ｐＦであるため、それよりも若干大きい０．６２７ｐＦとした例における可変容量コンデンサアレイ全体での容量値の変化を表４に示す。
【表４】
2008001914.tif 000006
表４に示す場合であっても、表３に示す場合と同様に、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２との接続（ＯＮ），非接続（ＯＦＦ）状態及びバイアス電圧の印加（ＯＮ），非印加（ＯＦＦ）状態の選択により、０．３８６ｐＦ〜１．６２７ｐＦの範囲での範囲で容量値を連続的に変化させることができ、みかけのチューナビリティＸが、最大７６．２％の可変容量コンデンサアレイを実現することができる。
すなわち、３つの選択状態のうち、どの選択状態に切り替えても連続的に容量を変化させることができるので、さらに広い範囲で、かつ、連続的に容量を可変にすることができ高チューナビリティの可変容量コンデンサアレイを実現することができる。特に、第１選択状態と第３選択状態との間の容量可変範囲の重複をなくすことができる。
以上のように、本願の可変容量コンデンサアレイによれば、チューナビリティが飛躍的に大きくなり、特に第１可変容量コンデンサＣ１の初期容量Ｃ１（０）を第２可変容量コンデンサＣ２の初期容量Ｃ２（０）に比べて大きくすれば、量産可能な一般的な材料を用いた場合であっても、高いチューナビリティを実現することができる。
また、上述したように、表１〜表４の例では、誘電体層としてＢＳＴを用いて、バイアス電圧を３．０Ｖまで印加している。携帯電話に搭載する場合には、一般的に印加できるバイアス電圧の値が３．６Ｖ未満となっているので、本発明の可変容量コンデンサアレイは、携帯電話に搭載し、所望の特性を得ることができるものとなる。なお、可変容量コンデンサは、バイアス電圧が大きくなるに従い容量の変化率が小さくなる傾向があり、ある程度の値を超えるとバイアス電圧を大きくしても期待できる容量変化は小さいものとなる。また、バイアス電圧を大きくすると、逆に絶縁破壊により故障する可能性がある。しかしながら、本発明によれば、容量の変化率が高く、絶縁破壊が発生しない範囲内のバイアス電圧で、可変容量コンデンサアレイとして所望のチューナビリティを得ることができるものとなる。
次に、このような可変容量コンデンサアレイの具体的な構成を図３および図４を用いて説明する。図３は本発明の可変容量コンデンサアレイの一例を示す透視状態の平面図であり、図４は図３のＡ−Ａ’線から見た断面図である。
また、この可変容量コンデンサアレイにおいては、前記第１及び前記第２可変容量コンデンサの少なくとも一方は、Ｎ個（ただしＮは自然数）の可変容量素子が直列に接続された可変容量素子群を有するとともに、前記可変容量素子群の両側及び隣合う前記可変容量素子の間に、前記可変容量素子の配列方向の一方向から交互に接続された、第１個別バイアスライン群及び第２個別バイアスライン群を有することが好ましい。
図３および図４において、１は支持基板であり、２は下部電極層であり、４は電圧の印加に応じて誘電率が変化する誘電体層であり、５は上部電極層であり、７は絶縁層であり、８は引出し電極層であり、９は保護層であり、１０は半田拡散防止層であり、１１１，１１２ａ，１１２ｂは半田端子部である。なお、この半田拡散防止層１０と半田端子部１１１，１１２ａ，１１２ｂのいずれかとで、第３端子Ｉ及び第１端子Ｏ１，第２端子Ｏ２を構成している。また、下部電極層２と上部電極層５とで、誘電体層４を挟持する一対の電極をなしている。さらに、第１及び第２可変容量コンデンサＣ１，Ｃ２は、それぞれＮ個（Ｎは２以上の自然数であり、図中ではＮ＝３の例を示す）の可変容量素子Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃ及びＣ２ａ，Ｃ２ｂ，Ｃ２ｃを直列接続した可変容量素子群となっている。
このように可変容量コンデンサＣ１，Ｃ２が可変容量素子群からなる場合には、可変容量素子の配列方向の両端に位置する可変容量素子の一対の電極のうち、他の可変容量素子と接続されていない電極を、それぞれ可変容量コンデンサの一方電極，他方電極とする。そして、第１可変容量コンデンサＣ１の一方電極に第１端子Ｏ１の一部となる半田端子部１１２ａが，他方電極に第３端子Ｉの一部となる半田端子部１１１が、第２可変容量コンデンサＣ２の一方電極に第２端子Ｏ２の一部となる半田端子部１１２ｂが，他方電極に第３端子Ｉの一部となる半田端子部１１１が、それぞれ接続されている。
このように、第１及び第２可変容量コンデンサＣ１，Ｃ２は、複数の可変容量素子を直列接続した可変容量素子群からなることから、高周波信号を第３端子Ｉの一部となる半田端子部１１１と、第１端子Ｏ１の一部となる半田端子部１１２ａまたは第２端子Ｏ２の一部となる半田端子部１１２ｂとの間に印加したときに、高周波電圧が分圧され、高周波信号による容量変化，歪み等を抑制するとともに、耐電力性を向上させることができる。
支持基板１は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等を利用することができる。そして、支持基板１の上に下部電極層２，誘電体層４及び上部電極層５を順次、支持基板１のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層５，誘電体層４及び下部電極層２を上に位置する層から順次所定の形状にエッチングする。なお、後述する半田端子部１１１から半田端子部１１２ａ，１１２ｂまで可変容量素子群を直列接続するために、可変容量素子Ｃ１ａ，Ｃ１ｂ及び可変容量素子Ｃ２ａ，Ｃ２ｂで下部電極層２を共有するようにパターニングする。
下部電極層２は、誘電体層４の形成には一般的に高温スパッタが必要となることが多いため、高融点の材料からなることが好ましい。具体的には、Ｐｔ，ＰｄＩｒ等の金属材料やＩｒＯ２等の酸化物導電体から成るようにするとよい。さらに、下部電極層２の形成後、誘電体層４のスパッタ温度である７００〜９００℃へ加熱され、誘電体層４のスパッタ開始まで所定時間保持することにより、下部電極層２は平坦な膜となる。この理由は未だ明らかではないが、高温下において下部電極層２の表面エネルギーが減少するように平坦化するものと推察される。
下部電極層２の厚みは、薄すぎると非形成部が発生しその部位における抵抗が増大する可能性があるので、下部電極層２の連続性を考慮した場合、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、薄い方が望ましく、両方を考慮して決定される。具体的には、０．１μｍ〜１０μｍである。下部電極層２の厚みが０．１μｍよりも薄くなると、電極自身の抵抗が大きくなるほか、非形成部が発生することにより不連続部ができ断線するなど、電極の連続性が確保できなくなる可能性がある。一方、１０μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１の反りを生じたりするおそれがある。
また、第１及び第２可変容量コンデンサＣ１，Ｃ２と後で形成する半田端子部１１１，１１２ａ，１１２ｂとの接続を容易にするために、支持基板１上の、第１及び第２可変容量コンデンサＣ１，Ｃ２が形成される領域から離間した半田端子部１１１を形成する位置に導電層２ａを形成するとともに、可変容量素子Ｃ１ｃ，Ｃ２ｃの下部電極層２を半田端子部１１２ａ，１１２ｂを形成する位置まで延ばして形成する。導電層２ａは、導電性を有する材料であれば特に制限はないが、下部電極層２のパターニングの際に、同時にこの導電層２ａも形成するようにパターニングすることにより、下部電極層２と同一材料，同一工程で形成することができる。
誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶から成る高誘電率の誘電体層であることが好ましい。この誘電体層４は、上述の下部電極層２の上面に形成されている。例えば、誘電体層４は、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なって形成される。このとき、支持基板１の温度を高く、例えば８００℃としてスパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の誘電体層４が得られる。
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕを用いることが望ましい。また、上部電極層５と誘電体層４との密着性向上のために、Ｐｔ等を密着層として用いることが望ましい。この上部電極層５の厚みは０．１μｍ〜１０μｍとなっている。この厚みの下限については、下部電極層２と同様に、電極自身の抵抗を考慮して設定される。また厚みの上限については、誘電体層４との密着性を考慮して設定される。
ここで、第１及び第２可変容量コンデンサＣ１，Ｃ２の電圧を印加する前の容量（初期容量）は、平面視で下部電極層２，誘電体層４，上部電極層５が重なる部分（以下、容量形成部という）の面積に依存する。可変容量コンデンサアレイ全体でのチューナビリティを高くするためには、第１可変容量コンデンサＣ１の初期容量Ｃ１（０）を、第２可変容量コンデンサＣ２の初期容量Ｃ２（０）に比べ大きくすることが好ましい。第１及び第２可変容量コンデンサＣ１，Ｃ２の初期容量を調整するためには、容量形成部の面積を変化させればよく、例えば、各可変容量素子の容量形成部の面積を変えたり、直列接続させる可変容量素子の個数を変えたりすればよい。
次に、絶縁層７は、この上に形成する引出し電極層８と下部電極層２との絶縁を確保するために用いられ、上部電極層５を覆い、支持基板１の上面にかけて形成される。絶縁層７の材料は、耐湿性を向上させるために、窒化ケイ素及び酸化ケイ素の少なくとも１種類よりなるものとするとよい。これらは、段差のある下地形状に対してもステップカバレッジの優れた、即ち被覆性に優れた手法を用いることが望ましく、例えば、化学気相堆積（ＣＶＤ）法等により成膜する。
また、絶縁層７は、各可変容量素子Ｃ１ａ〜Ｃ２ｃの上部電極層５の上面の一部及び半田端子部１１１，１１２ａ，１１２ｂの形成位置に形成された導電層２ａ，下部電極層２の一部を露出させる開口部１１３を有する。絶縁層７は、通常のレジストを用いるドライエッチング法等により、開口部１１３を形成したり所望の形状に加工したりすることができる。この絶縁層７から露出させる部位としては、上部電極層５及び半田端子部１１１，１１２ａ，１１２ｂの形成位置に形成された導電層２ａ及び下部電極層２の一部のみとしておくことが、耐湿性向上の観点から好ましい。
次に、引出し電極層８は、半田端子部１１１から半田端子部１１２ａ，１１２ｂまで可変容量素子Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃ及び可変容量素子Ｃ２ａ，Ｃ２ｂ，Ｃ２ｃを直列接続するために形成され、半田端子部１１１と可変容量素子Ｃ１ａ，Ｃ２ａとの間，Ｃ１ｂとＣ１ｃとの間，Ｃ２ｂとＣ２ｃとの間をそれぞれ接続する。具体的には、絶縁層７から露出する、半田端子部１１１形成位置に形成された導電層２ａから、可変容量素子Ｃ１ａ及びＣ２ａの上部電極層５までの間，可変容量素子Ｃ１ｂ，Ｃ２ｂの上部電極層５から可変容量素子Ｃ１ｃ，Ｃ２ｃまでの間を、絶縁層７の上面を介して接続する。
この引出し電極層８の材料としては、Ａｕ，Ｃｕ等の低抵抗な金属を用いることが望ましい。また、引出し電極層８に対して、絶縁層７との密着性を考慮して、絶縁層７と引き出し電極層８との間にＴｉ，Ｎｉ等の密着層を設けてもよい。なお、引出し電極層８は、半田端子部１１２ａ，１１２ｂを形成する位置にある下部電極層２上にも形成することが望ましい。半田端子部１１１，１１２ａ，１１２ｂの高さを揃え、実装を容易にするためである。
次に、半田端子部１１１，１１２ａ，１１２ｂを形成する位置にある引出し電極層８を露出させて、それを除く構造全体を被覆するように、保護層９を形成する。保護層９は、可変容量コンデンサＣ１，Ｃ２を始めとする可変容量コンデンサアレイの構成部材を機械的に保護するほか、薬品等による汚染から保護するためのものである。保護層９の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。これらは、樹脂原料をスピンコート法等により塗布した後、所定の温度で硬化させることにより形成される。
半田拡散防止層１０は、保護層９から露出した、半田端子部１１１，１１２ａ，１１２ｂを形成する位置にある引出し電極層８の上に形成する。その理由は、半田端子部１１１，１１２ａ，１１２ｂ形成の際のリフローや実装の際に、半田端子部１１１，１１２ａ，１１２ｂの半田が電極層２，８へ拡散するのを防止するたである。この半田拡散防止層１０の材料としては、Ｎｉが好適である。また、半田拡散防止層１０の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を０．１μｍ程度形成する場合もある。
最後に、半田端子部１１１，１１２ａ，１１２ｂを形成する。これは、可変容量コンデンサの外部の配線基板への実装を容易にするために形成する。これら半田端子部１１１，１１２ａ，１１２ｂは、半田端子部１１１，１１２ａ，１１２ｂに所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
このように形成することで、以下のように半田端子部１１１から半田端子部１１２ａまでの間に可変容量素子Ｃ１ａ〜Ｃ１ｃが直列接続されたものとなる。即ち、半田端子部１１１から、引出し電極層８を介して可変容量素子Ｃ１ａの上部電極層５に接続される。可変容量素子Ｃ１ａ，Ｃ１ｂは下部電極層２を共有とすることで接続される。可変容量素子Ｃ１ｂ，Ｃ１ｃが引出し電極層８を介して上部電極層５同士を繋ぐことで接続される。最後に、可変容量素子Ｃ１ｃと半田端子部１１２ａとが、半田端子部１１２ａの形成位置まで延びて形成された可変容量素子Ｃ１ｃの下部電極層２により接続される。なお、ここで、可変容量素子Ｃ１ａの上部電極層５，可変容量素子Ｃ１ｃの下部電極層２が、それぞれ可変容量コンデンサＣ１の他方電極，一方電極として機能する。同様にして、半田端子部１１１から半田端子部１１２ｂまでの間も、可変容量素子Ｃ２ａ〜Ｃ２ｃが直列接続されたものとなる。
図５は、本発明の第２の実施形態の可変容量コンデンサアレイを示す等価回路図である。図５において、Ｃ１ａ〜Ｃ１ｅは第１可変容量コンデンサＣ１を構成する可変容量素子，Ｃ２ａ〜Ｃ２ｅは第２可変容量コンデンサＣ２を構成する可変容量素子，Ｖ１は第１バイアス端子，Ｖ２は第２バイアス端子，Ｂ１１〜Ｂ１３は第１個別バイアスライン群，Ｂ２１〜Ｂ２３は第２個別バイアスライン群，Ｒ１は第１個別バイアスライン群Ｂ１１〜Ｂ１３に設けた抵抗成分，Ｒ２は第２個別バイアスライン群Ｂ２１〜Ｂ２３に設けた抵抗成分，ＢＩは第１共通バイアスライン，ＢＯは第２共通バイアスライン，ＲＩは第１共通バイアスラインＢＩに設けた抵抗成分，ＲＯは第２共通バイアスラインＢＯに設けた抵抗成分をそれぞれ示している。
図５に示す可変容量コンデンサアレイは、可変容量素子群として５個の可変容量素子が直列接続された構成であり、図１に示す可変容量コンデンサアレイの構成に加えて、抵抗成分及びインダクタ成分の少なくとも一方を含む第１個別バイアスライン群Ｂ１１〜Ｂ１３（図５では、抵抗成分Ｒ１を含んでいる）と、抵抗成分及びインダクタ成分の少なくとも一方を含む第２個別バイアスライン群Ｂ２１〜Ｂ２３（図５では、抵抗成分Ｒ２を含んでいる）とを含み、これらが、可変容量素子群の両側及び隣合う可変容量素子の間に、可変容量素子の配列方向の一方向から交互に接続されて構成されている。
このように、図５に示す可変容量コンデンサアレイは、第１端子Ｏ１または第２端子Ｏ２と第３端子Ｉとの間に、第１個別バイアスライン群Ｂ１１〜Ｂ１３及び第２個別バイアスライン群Ｂ２１〜Ｂ２３が各可変容量素子に個別に接続されていることにより、各可変容量素子に以下のようにバイアス電圧が印加される。
すなわち、バイアス電圧は、第１個別バイアスラインＢ１１と、可変容量素子Ｃ１ａと、第２個別バイアスラインＢ２１とを介して、第１バイアス端子Ｖ１と第２バイアス端子Ｖ２との間に印加される。同様に、可変容量素子Ｃ１ｂ〜Ｃ２ｃについても個別にバイアス電圧が印加される。
また、第３端子Ｉと、第１及び第２端子Ｏ１，Ｏ２との間には、高周波信号が可変容量素子Ｃ１ａ〜Ｃ１ｅ，Ｃ２ａ〜Ｃ２ｅを介して流れる。このとき、第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２３の抵抗成分Ｒ１，Ｒ２は、可変容量素子Ｃ１ａ〜Ｃ２ｅの高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分に設定しており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号は抵抗の高い第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２３には流れない。
このように、図５に示す可変容量コンデンサアレイは、印加電圧により誘電率が変化するＮ個の可変容量素子が直流的に並列接続される。さらに、第１個別バイアスライン群及び第２個別バイアスライン群に抵抗成分及びインダクタンス成分の少なくとも一方が接続されていることから、印加電圧により誘電率が変化するＮ個の可変容量素子が高周波的には直列接続されているものとなる。このことから、各々の可変容量素子に所定のバイアス信号を印加することができ、これにより、バイアス信号による各々の可変容量素子のチューナビリティを最大限に利用することができる。また、可変容量コンデンサに印加される高周波電圧が各々の可変容量素子に分圧されて小さくなり、これによって、可変容量素子群の高周波信号に対する容量変動，波形歪み，相互変調歪み等を抑制することができるとともに、個々の可変容量素子の損失抵抗による、単位面積当たりの発熱量を小さくすることができるので、耐電力性を向上させることができる。
すなわち、本発明の可変容量コンデンサアレイによれば、可変容量素子群は各々の可変容量素子が高周波的には直列接続されているため、可変容量コンデンサに印加される高周波電圧が各々の可変容量素子に分圧されて小さくなり、これによって、可変容量素子群の高周波信号に対する容量変動，波形歪み，相互変調歪み等を抑制することができる。また、高周波電圧が分圧されることから、個々の可変容量素子の損失抵抗による、単位面積当たりの発熱量を小さくすることができるので、耐電力性を向上させることができる。また、可変容量素子群の両側及び隣合う可変容量素子の間に、可変容量素子の配列方向の一方向から交互に接続された、第１個別バイアスライン群及び第２個別バイアスライン群を有することにより、バイアス電圧により誘電率が変化するＮ個の可変容量素子が直流的に並列接続されているものとなり、各可変容量素子に所定のバイアス電圧を個別に印加することができるので、バイアス電圧による各々の可変容量素子のチューナビリティを最大限に利用することのできる、高チューナビリティの可変容量コンデンサアレイを実現させることができる。
また、この可変容量コンデンサアレイにおいては、前記第１個別バイアスライン群が共通に接続された第１バイアス端子と、前記第２個別バイアスライン群が共通に接続された第２バイアス端子と、をさらに含むことが好ましい。
すなわち、第１及び第２個別バイアスライン群のそれぞれにバイアス電圧を印加するための端子を設けても良いが、図５に示すように、第１個別バイアスライン群Ｂ１１〜Ｂ１３と第２個別バイアスライン群Ｂ２１〜Ｂ２３とに、それぞれ共通に接続された第１及び第２バイアス端子Ｖ１，Ｖ２を含むときには、各可変容量素子に一括してバイアス電圧を印加することができるので、小型化を図ることができるとともに、取り扱いが容易となる。
このように、第１及び第２個別バイアスライン群に個々に電圧を印加するための端子を設ける必要がないので、小型化が図れる。また、第１及び第２バイアス端子と第１及び第２個別バイアスライン群との間に抵抗成分またはインダクタ成分を接続した場合には、バイアス供給回路を内蔵することができ更に小型化が図れる。
具体的には、第１バイアス端子Ｖ１と第２バイアス端子Ｖ２との間にバイアス電圧を印加すると、バイアス電圧は、第１共通バイアスラインＢＩと、第１個別バイアスラインＢ１１と、可変容量素子Ｃ１ａと、第２個別バイアスラインＢ２１と、第２共通バイアスラインＢＯとの間に印加される。可変容量素子Ｃ１ｂ〜Ｃ２ｅについても同様に、バイアス電圧が個別に印加されるものとなる。
さらに、図５に示すように、本発明の可変コンデンサアレイは、抵抗成分及びインダクタ成分の少なくとも一方を含む第１共通バイアスラインＢＩ（図５では、抵抗成分ＲＩを含んでいる）と、抵抗成分及びインダクタ成分の少なくとも一方を含む第２共通バイアスラインＢＯ（図５では、抵抗成分ＲＯを含んでいる）を１つの支持基板１上に形成されることになる。このように第１及び第２共通バイアスラインＢＩ，ＢＯが抵抗成分又はインダクタ成分の少なくとも一方を含むことから、直流成分（バイアス電圧）と交流成分（高周波信号）とを分離することができるので、この可変コンデンサアレイを実装する配線基板には、従来必要であった外部のバイアス供給回路を形成する必要がなく、小型化でき、非常に取り扱いが容易なものとなる。
このような構成とすることで、可変容量素子Ｃ１ａ〜Ｃ２ｅのそれぞれにはバイアス電圧と高周波信号が重畳して印加されるものとなる。
なお、図５に示す例では、可変容量素子群は奇数個（５個）の可変容量素子から成るものを例に説明したが、偶数個の可変容量素子としても何ら問題はない。
図６は、本発明の第３の実施形態の可変容量コンデンサアレイを示す等価回路図であり、図７は、その透視状態の平面図である。図７において、３１，３２は導体ラインであり、６１，６２は薄膜抵抗である。
前記可変容量素子群は、前記可変容量素子が奇数個接続されてなり、前記第１個別バイアスライン群が共通に接続され、前記第２個別バイアスライン群が共通に接続されることが好ましい。
すなわち、図６に示す可変容量コンデンサアレイにおいて、可変容量素子群は、可変容量素子が奇数個（図６においては３個）接続されてなり、図５に示す可変容量コンデンサアレイから第１及び第２バイアス端子Ｖ１，Ｖ２，第１及び第２共通バイアスラインＢＩ，ＢＯをなくした構成となっている。可変容量素子群を構成する可変容量素子が奇数個の場合には、第１端子Ｏ１，第２端子Ｏ２，第３端子Ｉに、第１及び第２バイアス端子Ｖ１，Ｖ２の機能を持たせることができる。このような第１端子Ｏ１，第２端子Ｏ２，第３端子Ｉから、可変容量素子Ｃ１ａ〜Ｃ２ｃのそれぞれには高周波信号及びバイアス電圧が重畳して印加される。
可変容量素子Ｃ１ａ〜Ｃ２ｃの容量値を制御するバイアス電圧は、第１端子Ｏ１または第２端子Ｏ２から供給され、第１端子Ｏ１または第２端子Ｏ２と、可変容量素子Ｃ１ａ〜Ｃ２ｃと、第３端子Ｉとの間に印加される。具体的には、第１端子Ｏ１から供給されたバイアス信号は、第２個別バイアスラインＢ２２，Ｂ２１と、可変容量素子Ｃ１ａと、第３端子Ｉとの間に印加される。同様に、第１端子Ｏ１から供給されたバイアス信号は、第２個別バイアスラインＢ２２，Ｂ２１と、可変容量素子Ｃ１ｂと、第１個別バイアスラインＢ１２，Ｂ１１と、第３端子Ｉとの間に印加される。さらに、第１端子Ｏ１から供給されたバイアス信号は、可変容量素子Ｃ１ｃと、個別バイアスラインＢ１２，Ｂ１１と、第３端子Ｉとの間に印加される。このように、第１端子Ｏ１から第３端子Ｉの間に可変容量素子Ｃ１ａ〜Ｃ１ｃは直流的には並列に接続されているものとなる。同様に、第２端子Ｏ２から第３端子Ｉとの間に可変容量素子Ｃ２ａ〜Ｃ２ｃは直流的には並列に接続されるものとなり、各可変容量素子に個別にバイアス電圧を印加することができる。この可変容量素子Ｃ１ａ〜Ｃ２ｃに印加される電圧によって、可変容量素子Ｃ１ａ〜Ｃ２ｃはそれに応じた誘電率となり、その結果、所望の容量値を得ることができるものになる。
すなわち、可変容量素子Ｃ１ａ〜Ｃ２ｃの容量を所望の値に制御するバイアス電圧を安定して各可変容量素子Ｃ１ａ〜Ｃ２ｃに個別に供給することができ、バイアス電圧の印加によって可変容量素子Ｃ１ａ〜Ｃ２ｃの誘電体層４における誘電率が所望通りに変動し、よって容量値の制御が容易となる。
このように、第１端子Ｏ１，第２端子Ｏ２，第３端子Ｉに、第１及び第２バイアス端子Ｖ１，Ｖ２の機能を持たせることで、可変容量コンデンサアレイを小型で取り扱いの容易なものとすることができる。
第１可変容量コンデンサＣ１において、第１個別バイアスライン群Ｂ１１，Ｂ１２は、図７に示す通り、第３端子Ｉの一部となる半田端子部１１１と可変容量素子Ｃ１ａとの接続点、可変容量素子Ｃ１ｂと可変容量素子Ｃ１ｃとの接続点にそれぞれ接続され、導体ライン３１と薄膜抵抗６１とから構成される。具体的には、導体ライン３１が抵抗成分Ｒ１となる薄膜抵抗６１を介して引出し電極層８に接続され、引出し電極８を介して可変容量素子Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃの上部電極層５および半田端子部１１１に接続されている。同様に、第２個別バイアスライン群Ｂ２１，Ｂ２２は、可変容量素子Ｃ１ａと可変容量素子Ｃ１ｂとの接続点、可変容量素子Ｃ１ｃと半田端子部１１２ａとの接続点にそれぞれ接続され、導体ライン３２と薄膜抵抗６２とから構成される。具体的には、導体ライン３２が抵抗成分Ｒ２となる薄膜抵抗６２を介して、可変容量素子Ｃ１ａ，Ｃ１ｂ，Ｃ１ｃの下部電極層２および半田端子部１１２ａに接続されている。同様に、第２可変容量コンデンサＣ２も第１及び第２個別バイアスライン群が接続されている。
この導体ライン３１，３２は、上述の下部電極層２，誘電体層４及び上部電極層５を形成した後、新たに成膜することによって形成することができる。その際には、既に形成した下部電極層２，誘電体層４及び上部電極層５を保護するために、リフトオフ法を用いることが望ましい。具体的には、下部電極層２等が形成された支持基板１上にレジストをスピンコート法等により塗布し、フォトリソグラフィ法によりレジストを所定の形状にパターニングしこれをマスクとして、このマスクの上から導体ライン３１，３２となる導体層を成膜し、リフトオフ法によりレジストを除去して所望の形状にパターニングを行ない、導体ライン３１，３２を形成する。
また、これら導体ライン３１，３２は、下部電極層２のパターニングの際に同時にこれら導体ライン３１，３２も形成するようにパターニングを行なうことによっても形成することができる。
この導体ライン３１，３２の材料としては、第１及び第２個別バイアスライン群Ｂ１１、Ｂ１２，Ｂ２１、Ｂ２２の抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗６１，６２の抵抗が十分に高い場合には、Ｐｔ等を用いて、下部電極層２と同じ材料及び同じ工程で形成してもよい。
次に、第１及び第２個別バイアスライン群Ｂ１１、Ｂ１２，Ｂ２１、Ｂ２２を構成する薄膜抵抗６１，６２の材料としては、高抵抗なものを用いる。具体的には、所望の抵抗を有する薄膜抵抗６１，６２を小さな形状で作製するために、その比抵抗は１ｍΩ・ｃｍ以上であるものが望ましい。このような高抵抗な薄膜抵抗６１，６２の材料としては、具体的にはタンタル（Ｔａ）を含有する窒化タンタル、酸化タンタル、これらに加えてＳｉをさらに含むもの等が挙げられる。
Ｒ＝ρ・ｌ／（ｗ・ｔ）（Ｒ：薄膜抵抗の抵抗、ｌ：薄膜抵抗の長さ、ｗ：薄膜抵抗の幅、ｔ：薄膜抵抗の膜厚）より得られる比抵抗ρが１ｍΩ・ｃｍよりも小さい場合、膜厚ｔを薄くする必要があり断線が生じ易くなる。また、薄膜抵抗６１，６２は、抵抗を大きくするためには、アスペクト比（長さｌ／幅ｗ）を大きくするように長さを長くする必要があるが、アスペクト比が大きすぎると可変容量コンデンサの素子形状が大きくなる。このため、比抵抗を１ｍΩ・ｃｍ以上とすることで、素子形状を大きくせずに、所望の大きさの抵抗を得ることができる。一方、比抵抗が大きくなり過ぎると、薄膜抵抗６１，６２の温度特性や再現性等が劣化し易くなるので、比抵抗の上限の大きさは、両特性を考慮して決定される。例えば、バイアスラインの抵抗値として１０ｋΩを得るために、比抵抗を１ｍΩ・ｃｍ以上の材料を用いて膜厚５０ｎｍの薄膜抵抗６１，６２を形成する場合には、そのアスペクト比は５０以下となり、可変容量コンデンサの素子形状を大きくすることなく実現可能なアスペクト比となる。薄膜抵抗６１，６２の具体的な材料としては、窒化タンタル（ＴａＮ）やＴａＳｉＮ，ＴａＳｉＯを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをターゲットとして、窒素を雰囲気中に加えてスパッタリングを行なうリアクティブスパッタ法により、所望の組成比および抵抗率の薄膜抵抗６１，６２を成膜することができる。
このスパッタリングの条件を適宜選択することにより、膜厚が５０ｎｍ以上で、比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗６１，６２を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、これをマスクとして反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。
第１および第２個別バイアスライン群Ｂ１１，Ｂ１２、Ｂ２１，Ｂ２２の抵抗値は、使用する周波数領域において第１および第２個別バイアスライン群Ｂ１１，Ｂ１２、Ｂ２１，Ｂ２２のインピーダンスが各可変容量素子Ｃ１ａ〜Ｃ２ｃのインピーダンスよりも大きくなるように設定される。導体ライン３１、３２の抵抗値は薄膜抵抗６１、６２の抵抗値と比較して非常に小さくなるため、第１および第２個別バイアスライン群Ｂ１１〜Ｂ２２の抵抗値は薄膜抵抗６１、６２の抵抗値とほぼ等しくなる。したがって、薄膜抵抗６１、６２の抵抗値を、使用する周波数領域において、各可変容量素子Ｃ１ａ〜Ｃ２ｃのインピーダンスより大きくなるように設定する。例えば、本発明の可変容量コンデンサアレイを周波数１ＧＨｚで使用し、可変容量素子Ｃ１ａ〜Ｃ２ｃの容量をそれぞれ５ｐＦとした場合には、この周波数の１／１０（１００ＭＨｚ）からインピーダンスに悪影響を与えないようにする。即ち使用周波数領域の信号成分が第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２２に漏洩し、各可変容量素子Ｃ１ａ〜Ｃ２ｃのインピーダンスに影響を与えないように、薄膜抵抗６１，６２を可変容量素子Ｃ１ａ〜Ｃ２ｃの１００ＭＨｚでのインピーダンスの１０倍以上の抵抗値に設定するものとすると、必要な第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２２の抵抗値は、約３．２ｋΩ以上となる。可変容量コンデンサにおける第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２２の抵抗値として、これよりも大きい１０ｋΩを得る場合であっても、薄膜抵抗６１，６２を比抵抗１ｍΩ・ｃｍ以上の材料を用いて、膜厚５０ｎｍ，アスペクト比は５０以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗６１，６２となる。
これら薄膜抵抗６１，６２を含む第１及び第２個別バイアスライン群Ｂ１１〜Ｂ２２は、支持基板１上に直接形成されていることが望ましい。これにより、可変容量素子Ｃ１ａ〜Ｃ２ｃ上に形成する際に必要となる、下部電極層２，上部電極層５及び引出し電極層８との絶縁を確保するための新たな絶縁層が不要となり、可変容量素子Ｃ１ａ〜Ｃ２ｃを構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗６１，６２を用いることにより、形状を大きくすることなく、可変容量コンデンサアレイを作製することができる。
そして、絶縁層７には、薄膜抵抗６１と引出し電極層８との接続を確保するために導体ライン３１の一部を露出させるために、導体ライン３１上の絶縁層７に導体ライン３１に到達する貫通孔を設けている。
このように構成することで、図７に示す可変容量コンデンサアレイを作製することができる。
以上に述べた可変容量コンデンサアレイは、第１端子または第２端子と第３端子との間に、第１個別バイアスライン群及び第２個別バイアスライン群が接続されていることにより、印加電圧により誘電率が変化する複数の可変容量素子が直流的に並列接続され、かつ高周波的に直列接続されているものとなることから、可変容量素子群は複数の可変容量素子が直流的に並列接続されているため、各々の可変容量素子に所定のバイアス電圧を印加することができ、これにより、バイアス電圧による各々の可変容量素子のチューナビリティを最大限に利用することができる。
なお、図７に示した例では、複数個の可変容量素子を簡易な構成で直列接続するために、２つの可変容量素子で共通の下部電極層２を用いている。このような構成とすることで、複数個の可変容量素子において、上部電極層５に印加されるバイアス電圧（直流電圧）の極性を統一することができる。この場合に、上部電極層５にバイアス電圧の低電位側が印加されるようにし、誘電体層４として酸素を含有する材料を用い、上部電極層５を、誘電体層４の材料に対して酸化性を有する酸化物導電性材料を用いることが好ましい。具体的には、上部電極層５にバイアス電圧の低電位側が印加されるようにするには、半田端子１１１をバイアス電圧の低電位側に接続し、半田端子１１２ａ，１１２ｂをバイアス電圧の高電位側に接続すればよい。また、誘電体層４と上部電極層５との材料としては、例えば、誘電体層４を、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶とし、上部電極層５を酸化イリジウムとすればよい。このような構成とすることで、バイアス電圧を印加して用いる場合に信頼性を飛躍的に向上させることができる。信頼性が向上する理由は明らかではないが、以下のようなメカニズムであると推察される。
一般に、可変容量素子に同じ極性の直流電圧を印加し続けた場合、時間の経過とともにリーク電流が増加し、最終的には可変容量素子の絶縁破壊に至る。このリーク電流が増加する原因は、一般的には、酸化物誘電体内に存在する酸素空孔が、印加される直流電圧の電界によってカソード側へのマイグレーションを起こし、粒界や電極と誘電体との界面に蓄積され、それらの部分の障壁が低下するためであると考えられており、これにより最終的には絶縁破壊に至ると考えられている。特に薄膜誘電体を用いた可変容量素子の場合には、電極と誘電体との界面に障壁が形成されることでリーク電流を抑制している場合が多いが、直流電圧を印加し続けた場合には、カソード（負）電極と誘電体との界面に酸素空孔が蓄積され、その結果、電極と誘電体との界面にある障壁が低下するために、電子が障壁を越えることで、リーク電流が増大するものと思われる。なお、誘電体を挟持する一対の電極において、電位の高い側がアノード（正）電極となり、電位の低い側がカソード電極となる。
誘電体内の酸素空孔は、誘電体形成時に生成する場合のほか、可変容量素子作製時のプロセスダメージにより生じるが、特にペロブスカイト型酸化物誘電体の場合には、酸素空孔が生じやすいことが知られている。
ここで、上述のように上部電極層５は、誘電体層４と接する部分が酸化性を有する酸化物導電性材料からなっており、かつこの上部電極層５がカソード電極（低電位）となっている場合について検討する。この場合には、直流電圧を印加し続けた場合、酸素空孔がこの上部電極層５側へとマイグレーションしてくるが、上部電極層５の酸化性を有する酸化物導電性材料により、マイグレーションしてきた酸素空孔は、上部電極層５と誘電体層４との界面に蓄積することなく、酸化性を有する酸化物導電性材料中へとマイグレーションしていくと推測される。その結果、上部電極層５と誘電体層４との界面の障壁の低下が大きく抑制されるために、リーク電流の増大が抑制され、可変容量素子の信頼性が向上するものと推測される。
さらに、上部電極層５は、誘電体層４と接する部分に酸化物導電性材料が被着していることから、この酸化物導電性材料形成プロセスにおいて誘電体層４に酸素が供給されるので、誘電体層４において、キャパシタ作製プロセス工程による酸素空孔の生成を抑制することができる。
なお、このような信頼性を向上させる構成は図７に限定されるものではなく、例えば図５の等価回路図に相当する構成なども同様の効果を奏する。
次に本発明の可変容量コンデンサアレイ装置について説明する。図８Ａおよび図８Ｂは、それぞれ本発明の一実施形態の可変容量コンデンサアレイ装置を示す回路図である。図８Ａおよび図８Ｂにおいて、可変容量コンデンサアレイ装置は、図１に示す本発明の可変容量コンデンサアレイと、３つの選択状態のうち、少なくとも２つの選択状態を相互に切り替えて選択するスイッチング素子（図８Ａに示す例ではＳＷ１，ＳＷ２，図８Ｂに示す例ではＳＷ１）と、このスイッチング素子を介して第１及び第２端子の双方に接続可能な第４端子Ｏとを含むものである。
図８Ａに示す可変容量コンデンサアレイ装置は、第１端子Ｏ１の第１可変容量コンデンサＣ１が接続された側と反対側にスイッチング素子ＳＷ１が接続され、第２端子Ｏ２の第２可変容量コンデンサＣ２が接続された側と反対側にスイッチング素子ＳＷ２が接続され、これらのスイッチング素子ＳＷ１，ＳＷ２が共通に第４端子Ｏに接続されている。このように構成することで、３つの選択状態を自由に切り替えて選択することができるものとなる。すなわち、スイッチング素子ＳＷ１をＯＮ状態に，スイッチング素子ＳＷ２をＯＦＦ状態にすることで第１選択状態とし，スイッチング素子ＳＷ１をＯＦＦ状態に、スイッチング素子ＳＷ２をＯＮ状態にすることで第２選択状態とし、スイッチング素子ＳＷ１，ＳＷ２を共にＯＮ状態にすることで第３選択状態とすることができる。
また、図８Ｂに示す可変容量コンデンサアレイ装置は、第１端子Ｏ１の第１可変容量コンデンサＣ１が接続された側と反対側にスイッチング素子ＳＷ１が接続され、このスイッチング素子ＳＷ１と第２端子Ｏ２とが共通に第４端子Ｏに接続されている。このように構成することで、第２選択状態と第３選択状態を切り替えて選択することができるものとなる。すなわち、スイッチング素子ＳＷ１をＯＦＦ状態とすれば第２選択状態とすることができ、スイッチング素子ＳＷ１をＯＮ状態とすれば第３選択状態とすることができる。
同様に、第１端子Ｏ１を直接第４端子Ｏに、第２端子Ｏ２をスイッチング素子ＳＷ２を介して第４端子Ｏに共通に接続すれば、第１選択状態と第３選択状態とを切り替えて選択することのできるものとなる。すなわち、スイッチング素子ＳＷ２をＯＦＦ状態とすれば第１選択状態とすることができ、スイッチング素子ＳＷ２をＯＮ状態とすれば第３選択状態とすることができる。
このように、本発明の可変容量コンデンサアレイ装置によれば、スイッチング素子により、第１選択状態、第２選択状態および第３選択状態の３つの選択状態のうち、少なくとも２つの選択状態を切り替えて選択することができるので、高チューナビリティな可変容量コンデンサアレイ装置とすることができる。
なお、スイッチング素子は、機械式の高周波リレー，同軸スイッチ，ＭＥＭＳスイッチ等や電子式のＰＩＮダイオード・スイッチ、ＭＥＳＦＥＴスイッチ等を用いることができるが、特にＰＩＮダイオードを用いたときには、小型で低電圧駆動が可能で、耐電力性に優れた可変容量コンデンサアレイ装置となるので好ましい。更に、ＭＥＭＳ素子を用いたときには、小型でアイソレーションが高く、損失が少ない可変容量コンデンサアレイ装置となるので好ましい。
次に、本発明の回路モジュールについて説明する。
本発明の回路モジュールは、上述のような可変容量コンデンサアレイ装置を、共振回路、移相回路、整合回路、減衰回路等を構成する、第３端子Ｉと第４端子Ｏとを入出力端子としたコンデンサとして用いたものであり、高チューナビリティの可変容量コンデンサアレイ装置を用いたことから、幅広い周波数範囲、電力範囲、温度範囲に対応することのできるものとなる。
図９に可変容量コンデンサアレイ装置を用いた回路モジュールＣＭの一例として可変共振回路の等価回路図を示す。図９において、符号Ｌは、インダクタ成分を有するインピーダンス素子であるインダクタであり、ＣＡは可変容量コンデンサアレイ装置である。尚、図９において、バイアス供給回路、直流制限容量素子等は、省略している。
図９の等価回路図において、可変容量コンデンサアレイ装置ＣＡの初期値をＣＡ１とし、インダクタＬの値をＬ１とすると、共振周波数ｆ１は、ｆ１＝１／（２π（Ｌ１・ＣＡ１）１／２）となる。また、可変容量コンデンサアレイ装置ＣＡの容量値を印加電圧にてＣＡ２に調整すると、共振周波数ｆ２は、ｆ２＝１／（２π（Ｌ１・ＣＡ２）１／２）となる。つまり、印加電圧にて可変容量コンデンサＣ１，Ｃ２の容量値を調整するだけで、可変共振回路の共振周波数を可変することができる。特に、可変容量コンデンサアレイを構成する可変容量コンデンサＣ１，Ｃ２の容量が、前述の式（１）〜（２）又は（３）〜（４）又は（５）〜（７）を満たす場合には、広い周波数範囲において連続的に共振周波数を変化させることのできるものとなる。
ここでは本発明の可変共振回路についての一例を示したが、本発明の要旨を逸脱しない範囲内であれば、目的に応じて可変共振回路の構成を、例えばＬＣ並列構成や多段構成等のように変形して用いることができる。また、インダクタ成分を有するインピーダンス素子として、伝送線路やλ／４共振器等を用いることもできる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、図３，図４，図５〜図７に示す可変容量コンデンサアレイでは、第１及び第２可変容量コンデンサＣ１，Ｃ２は、共に同数の可変容量素子が直列接続されてなる可変容量素子群とした例を説明したが、それぞれ異なる数の可変容量素子が直列接続されたものとしてもよい。また、第１及び第２可変容量コンデンサＣ１，Ｃ２は、複数の可変容量素子を並列に接続させたものでもよいし、直列接続部と並列接続部を共に含むものとしてもよい。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
【図１】
2008001914.tif 000007
【図２Ａ】
2008001914.tif 000008
【図２Ｂ】
2008001914.tif 000009
【図２Ｃ】
2008001914.tif 000010
【図３】
2008001914.tif 000011
【図４】
2008001914.tif 000012
【図５】
2008001914.tif 000013
【図６】
2008001914.tif 000014
【図７】
2008001914.tif 000015
【図８Ａ】
2008001914.tif 000016
【図８Ｂ】
2008001914.tif 000017
【図９】
2008001914.tif 000018
【国際調査報告】
2008001914.tif 000019
2008001914.tif 000020
2008001914.tif 000021
2008001914.tif 000022