(57)【要約】ＰＬＬはコントローラ（ＤＲＣ）より成り、コントローラは線形領域検出器（ＬＲＤ）から与えられる信号に基づいて、周波数変調器から与えられた周波数変調された信号（ｕＤＩＶ）の周波数を調整し、周波数変調された信号（ｕＤＩＶ）の周波数を所望の周波数に変えた後に位相検出器が線形領域に戻るようにする。位相ロックループ回路のロック時間は複雑な回路を必要とせずに改善される。
2006514491.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕＣＰ）に依存する周波数を有する発振信号（ｕＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；
入力信号を受信し、周波数変調された信号（ｕＤＩＶ）を生成する周波数変調器；
前記周波数変調された信号（ｕＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕＰＤ）を用意する位相検出器（ＰＤ）；
前記周波数変調された信号（ｕＤＩＶ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号（ｕＣＯＮ０，ｕＣＯＮ１）を生成する線形領域検出器（ＬＲＤ）；
を有する位相ロックループ回路であって、前記線形領域信号（ｕＣＯＮ０，ｕＣＯＮ１）を受信するコントローラ（ＤＲＣ）は、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする
ことを特徴とする位相ロックループ回路。
【請求項２】
前記線形領域検出器（ＬＲＤ）が前記線形領域信号に関する２つの出力を有し、
前記線形領域信号の組み合わせは周波数調整が実行されたか否かを示し、周波数の調整は周波数の増加又は周波数の減少を含む
ことを特徴とする請求項１記載の位相ロックループ回路。
【請求項３】
前記更なる信号が前記発振信号（ｕＶＣＯ）であり、前記周波数変調器で受信される前記入力信号が参照信号（ｕＲＥＦ）である
ことを特徴とする請求項１又は２に記載の位相ロックループ回路。
【請求項４】
前記更なる信号が参照信号（ｕＲＥＦ）であり、前記周波数変調器で受信される前記入力信号が前記発振信号（ｕＶＣＯ）である
ことを特徴とする請求項１又は２に記載の位相ロックループ回路。
【請求項５】
前記周波数変調器が分周器である
ことを特徴とする請求項１乃至４の何れか１項に記載の位相ロックループ回路。
【請求項６】
前記コントローラが周波数を調整するために前記分周器の分周比を調整する
ことを特徴とする請求項５記載の位相ロックループ回路。
【請求項７】
前記分周比が所与の段階で変更される
ことを特徴とする請求項６記載の位相ロックループ回路。
【請求項８】
前記所望の周波数に到達するように、前記位相検出器が再び前記線形領域内にある場合に、前記分周比が前記所与の段階で変更される
ことを特徴とする請求項７記載の位相ロックループ回路。
【請求項９】
前記所望の周波数で周波数変調された信号を生成するのに相応しい前記分周比は、前記位相検出器が再び前記線形領域にある場合に適用される
ことを特徴とする請求項６又は７に記載の位相ロックループ回路。
【請求項１０】
前記周波数変調器が逓倍器である
ことを特徴とする請求項１乃至９の何れか１項に記載の位相ロックループ回路。
【請求項１１】
前記コントローラが周波数を調整するために前記逓倍器の逓倍率を調整する
ことを特徴とする請求項１０記載の位相ロックループ回路。
【請求項１２】
前記逓倍率が所与の段階で変更される
ことを特徴とする請求項１１記載の位相ロックループ回路。
【請求項１３】
前記所望の周波数に到達するために、前記位相検出器が再び前記線形領域にある場合に、前記逓倍率が所与の段階で変更される
ことを特徴とする請求項１２記載の位相ロックループ回路。
【請求項１４】
前記所望の周波数で周波数変調された信号を生成するのに相応しい前記逓倍率は、前記位相検出器が再び前記線形領域内になった後に適用される
ことを特徴とする請求項１１記載の位相ロックループ回路。
【請求項１５】
前記位相差信号（ｕＰＤ）に基づいてチャージポンプ信号（ｕＣＰ）を前記電圧制御発振器（ＶＣＯ）に適用される入力信号として用意するチャージポンプ（ＣＰ）を備える
ことを特徴とする請求項１乃至１４の何れか１項に記載の位相ロックループ回路。
【請求項１６】
前記電圧制御発振器（ＶＣＯ）に適用される前記入力信号を濾波するループフィルタ（ＬＦ）を備える
ことを特徴とする請求項１乃至１５の何れか１項に記載の位相ロックループ回路。
【請求項１７】
前記位相検出器（ＰＤ）がＥＸＯＲゲートである
ことを特徴とする請求項１乃至１６の何れか１項に記載の位相ロックループ回路。
【請求項１８】
前記線形領域検出器（ＬＲＤ）は前記位相検出器の統合部分である
ことを特徴とする請求項１乃至１７の何れか１項に記載の位相ロックループ回路。
【請求項１９】
電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕＣＰ）に依存する周波数を有する発振信号（ｕＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；入力信号を受信し、周波数変調された信号（ｕＤＩＶ）を生成する周波数変調器；前記周波数変調された信号（ｕＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕＰＤ）を用意する位相検出器（ＰＤ）；  前記周波数変調された信号（ｕＤ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号（ｕＣＯＮ０，ｕＣＯＮ１）を生成する線形領域検出器（ＬＲＤ）；を有する位相ロックループ回路用のコントローラであって、
前記線形領域信号（ｕＬＲ）を受信するコントローラ（ＤＲＣ）は、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする
ことを特徴とするコントローラ。
【請求項２０】
電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕＣＰ）に依存する周波数を有する発振信号（ｕＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；前記周波数変調された信号（ｕＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕＰＤ）を用意する位相検出器（ＰＤ）；前記周波数変調された信号（ｕＤＩＶ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出する線形領域検出器；を有する位相ロックループ回路において、入力信号を受信し、周波数変調された信号（ｕＤＩＶ）を生成する周波数変調器を制御する方法であって：
前記線形領域検出器により線形領域信号（ｕＣＯＮ０，ｕＣＯＮ１）を生成し；
コントローラにより前記線形領域信号（ｕＣＯＮ０，ｕＣＯＮ１）を受信し；
前記コントローラにより、前記周波数変調された信号の周波数を調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に位相ロックループ（ＰＬＬ）回路に関し、特にＰＬＬ回路用のコントローラに関する。
【背景技術】
【０００２】
ＰＬＬは回路構成ブロックに広く使用されている。それらの幾つかの用途は音声デコーディング、ＡＭ及びＦＭ信号の復調、周波数逓倍、周波数合成、ノイズのあるソースからの信号のパルス同期及びノイズのない信号の再生等である。一般にＰＬＬは位相検出回路、増幅器又はチャージポンプ、フィルタ回路及び電圧制御発振器から構成される。位相検出回路は２つの信号の位相差を検出する。これらの信号の一方は参照信号（リファレンス信号）である。他方はＰＬＬで生成される。チャージポンプはＶＣＯの制御に相応しい高い駆動電流のアナログ信号を生成する。参照信号及び位相検出器により参照信号と比較される信号が同期するまでＶＣＯの周波数は調整される。
【０００３】
ＰＬＬで生成され且つ参照信号と比較される信号はＶＣＯで生成される信号に一致している必要はない。非常に一般的な用途では、ＶＣＯの信号は先ずドライバにより駆動され、次に位相検出器に供給される。従ってＶＣＯは分周比の逆数で与えられる因子による基準周波数より高い周波数を生成する（周波数逓倍）。
【０００４】
チャージポンプ回路により供給される信号がＶＣＯに与えられる前に、通常はＤＣ信号がループフィルタ回路で生成される。このフィルタ回路はチャージポンプにより与えられる信号を平均化する。一般にチャージポンプは、同量ではあるが位相検出器により与えられるディジタル０及び１にそれぞれ対応する逆の符号を有する２つの一定の電流値を生成する。ＶＣＯの入力でのゼロ電流はＶＣＯがその周波数を維持することを意味するのが通常的である。
【０００５】
ＰＬＬで生成され参照信号と比較される信号はＶＣＯにより生成される信号に一致していることは必須でない。非常に一般的な用途ではＶＣＯの信号は先ず分周器で分割され、その後に位相検出器に供給される。従ってＶＣＯは分周比の逆数で与えられる因子の参照信号より高い周波数を生成する（周波数逓倍）。
【０００６】
ディジタルＰＬＬでは位相検出器としてＥＸＯＲが使用可能である。参照信号及びＰＬＬで生成された信号が初期に５０％のデューティ比を有していなかったならば、その位相検出器での比較前にそれらのデューティ比が５０％にしばしば変更される。５０％のデューティ比はＥＸＯＲ検出器に非常に適している。この場合にＥＸＯＲゲートによって生成される信号のデューティ因子は、比較される２つの信号間の位相差の増加と共に線形に増加し、１８０度の位相差で最大値１００％に到達し、以後は減少する。±９０度の位相差に対して５０％のデューティ比が生じる。従って、チャージポンプ電流はフィルタリング後に±９０度の位相差でゼロになり、参照信号及び参照信号と比較される信号の間の位相ずれ（位相シフト）は定常状態では９０度である。
【０００７】
例えば位相検出器としてＥＸＯＲゲートを利用する場合に、両信号間の位相差が１８０度より大きいならば、位相差信号及び位相差の間の関係はもはや線形ではないので、両信号を同期させることは非常に困難になる。ドライバ比率が変更された場合、参照信号の周波数が変化した場合、又は振動や衝撃のような機械的ストレスがＰＬＬに加わった等の場合にそのような大きな位相差が生じ得る。位相ロックループがその定常状態に達するまでに要する時間（ロック時間）は比較的長期化し得る。従って、当該技術分野ではロック時間を短縮する様々な手段及び方法が開発されている。
【０００８】
米国特許第６，２６５，９０２号（特許文献１）はサイクルスリップ（ｓｌｉｐ）の間に検出及び補償を行うスリップ検出回路を有するディジタル位相検出器を開示する。このディジタル位相検出器はデューティ比が５０％でない信号に特に適している。しかしながらこの位相検出器は位相検出器で比較される両信号の前方及び後方エッジの検出を必要とするのでむしろ複雑になってしまう。
【０００９】
米国特許第６，２６５，３６２号（特許文献２）は位相ロックループが適切な周波数にロックするのを支援する及びロック状態の喪失から立ち直るのを支援する装置を開示する。この装置の欠点はＰＬＬ回路が２つのスリップ検出器及びカウンタを必要とすることに起因してむしろ複雑化してしまうことである。
【００１０】
米国特許第６，４４１，６９１号（特許文献３）はＰＬＬ回路に関する更なる位相検出器を開示する。この位相検出器は２つの入力回路、リセット回路及び２つの周波数分周器を有する。不利なことにこのＰＬＬ回路も複雑になってしまう。
【特許文献１】米国特許第６，２６５，９０２号明細書
【特許文献２】米国特許第６，２６５，３６２号明細書
【特許文献３】米国特許第６，４４１，６９１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、複雑な回路を必要とせずにロック時間の短い位相ロックループ回路を提供すること、更には関連するコントローラ及び周波数変調器を制御する有利な方法をも提供することである。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば位相ロックループ回路が使用される。位相ロックループ回路は：電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；入力信号を受信し、周波数変調された信号（ｕＤＩＶ）を生成する周波数変調器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号を生成する線形領域検出器；を有し、前記線形領域信号を受信するコントローラは、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。
【００１３】
本発明の利点は位相検出器が線形領域でほとんど限定的に動作するのでロック時間を短くできることである。
【００１４】
更なる利点は複雑な回路を必要とせずにロック時間の短縮化を達成できることである。
【００１５】
本発明の一態様では、前記線形領域検出器が前記線形領域信号に関する２つの出力を有し、前記線形領域信号の組み合わせは周波数調整が実行されたか否かを示し、周波数の調整は周波数の増加又は周波数の減少を含む。
【００１６】
本発明の更なる特徴によれば、前記更なる信号が前記発振信号であり、前記周波数変調器で受信される前記入力信号が参照信号である。この特徴は周波数変調器が参照信号を受信し、参照信号に基づいて周波数変調信号を出力で用意する位相ロックループ回路をカバーする。
【００１７】
本発明の別の特徴によれば、前記更なる信号が参照信号であり、前記周波数変調器で受信される前記入力信号が前記発振信号である。この特徴は周波数変調器が発振信号を受信し、発振信号に基づいて周波数変調信号を出力で用意する位相ロックループ回路をカバーする。
【００１８】
更なる特徴によれば、前記周波数変調器が分周器である。コントローラは周波数を調整するために前記分周器の分周比を調整してもよい。分周比は所与の複数の段階で変更されてもよい。所望の周波数に到達するように、位相検出器が再び前記線形領域内にある場合に、分周比が所与の複数の段階で変更されてもよい。
【００１９】
或いは、所望の周波数で周波数変調された信号を生成するのに相応しい前記分周比は、前記位相検出器が再び前記線形領域にある場合に適用されてもよい。
【００２０】
別の特徴によれば、周波数変調器が逓倍器である。コントローラは周波数を調整するために前記逓倍器の逓倍率を調整してもよい。逓倍率は所与の複数の段階で変更されてもよい。所望の周波数に到達するために、位相検出器が再び前記線形領域にある場合に、逓倍率が所与の段階で変更されてもよい。或いは、所望の周波数で周波数変調された信号を生成するのに相応しい逓倍率は、前記位相検出器が再び前記線形領域内になった後に適用されてもよい。
【００２１】
本発明の別の特徴によれば、位相ロックループ回路が、位相差信号に基づいてチャージポンプ信号を電圧制御発振器に適用される入力信号として用意するチャージポンプを備える
更なる特徴によれば、位相ロックループは、電圧制御発振器に適用される入力信号を濾波するループフィルタを備える。
【００２２】
更に別の特徴によれば、位相検出器はＥＸＯＲゲートである。
【００２３】
別の特徴によれば、線形領域検出器は位相検出器の統合部分である
第２の態様では位相ロックループ回路用のコントローラが使用され、位相ロックループ回路は、電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；入力信号を受信し、周波数変調された信号を生成する周波数変調器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号を生成する線形領域検出器；を有し、前記線形領域信号を受信するコントローラは、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。
【００２４】
本発明の第３態様では、位相ロックループ回路において、入力信号を受信し、周波数変調された信号を生成する周波数変調器を制御する方法が使用され、位相ロックループ回路は、電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出する線形領域検出器；を有する。当該用法は、前記線形領域検出器により線形領域信号を生成し；コントローラにより前記線形領域信号を受信し；前記コントローラにより、前記周波数変調された信号の周波数を調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら本発明の実施例が一例として説明される。
【実施例１】
【００２６】
図１を参照するにＰＬＬ回路のブロック図が示されている。ＰＬＬは線形領域検出器ＬＲＤを含む位相検出器ＰＤ、チャージポンプＣＰ、ループフィルタＬＦ、電圧制御発振器ＶＣＯ、分周器ＤＩＶ及び分周比コントローラＤＲＣから構成される。
【００２７】
線形領域検出器ＬＲＤを含む位相検出器ＰＤは参照信号ｕＲＥＦと分周器ＤＩＶから与えられる信号ｕＤＩＶとを受信する。更に位相検出器は周波数指示信号ｕＦＤ用の入力を有し、周波数指示信号はその分周比の最後の変更の際に分周比が増えたか減ったかを示す。
【００２８】
位相検出器ＰＤは位相差分信号ｕＰＤを生成する。ディジタル信号ｕＰＤはチャージポンプＣＰにてＶＣＯの制御に相応しいアナログ信号ｕＰＤに変換される。
【００２９】
チャージポンプで生成される信号ｕＣＰが電圧制御発振器で受信される前に、その信号ｕＣＰはループフィルタＬＦで濾波され、ループフィルタはＶＣＯを制御するループフィルタ信号ｕＬＦを出力する。ＶＣＯは信号ｕＶＣＯを生成し、その信号の周波数は入力信号ｕＬＦに依存する。
【００３０】
ｕＶＣＯ信号はアプリケーションＡで使用され、分周器ＤＩＶに与えられる。分周器ＤＩＶは２つの信号線を通じて位相検出器に接続され、その信号線から分周器ＤＩＶは２つの制御信号ｕＣＯＮ０及びｕＣＯＮ１を受信する。分周比制御回路は更に何ビットかの分周比信号ｕＲＡ用の入力と、分周器ＤＩＶの入力で受信される分周比制御信号ｕＤＲＣ用の出力とを有する。
【００３１】
図２を参照するに、図１の回路で使用されるＥＸＯＲ位相検出器及び線形領域検出器の回路図が示されている。ｕＲＥＦ信号、ｕＤ信号及び反転されたｕＦＤ信号は回路ブロックの入力で受信され、その回路ブロックは６つのＮＡＮＤゲート２１乃至２６より成り、２つの関数Ｆ２５，Ｆ２６を実現する。
【００３２】
ＮＡＮＤゲート２５から与えられる信号は次式で与えられる関数Ｆ２５に対応する：
Ｆ２５＝（ｕＤＩＶ・ｕＦＤ）＋（ｕＲＥＦ・ｕ’ＦＤ）  ・・・（１）
ＮＡＮＤゲート２６から与えられる信号は次式で与えられる関数Ｆ２６に対応する：
Ｆ２６＝（ｕＲＥＦ・ｕＦＤ）＋（ｕＤＩＶ・ｕ’ＦＤ）  ・・・（２）
従って、ｕＦＤ＝１の場合にＦ２５＝ｕＤＩＶ且つＦ２６＝ｕＲＥＦであり、ｕＦＤ＝０の場合にＦ２５＝ｕＲＥＦ且つＦ２６＝ｕＤＩＶである。
【００３３】
ＮＡＮＤゲート２５，２６の出力はトグルフリップフロップＴＦ１，ＴＦ２のトリガ入力に接続される。従って信号ｕＲＥＦ，ｕＤＩＶ及びデューティ比５０％の周波数の半分でフリップフロップＴＦ１，ＴＦ２は切り替わり、５０％はＥＸＯＲ位相検出器に最も相応しい。トグルフリップフロップＴＦ１，ＴＦ２それぞれの出力における信号ｕＴＦ１，ｕＴＦ２はそれらの２倍の周波数に対応する信号に対してシフトされない。信号ｕＴＦ１，ｕＴＦ２はＥＸＯＲ位相検出器ＥＸＯＲ１で分析され、ＥＸＯＲ位相検出器はその出力で位相差信号を提供する。周波数指示信号ｕＦＤの様々な値についてのｕＴＦ１信号及びｕＴＦ２信号の交換はゲートＥＸＯＲ１の動作に影響しない。
【００３４】
Ｄ型フリップフロップＤＦは線形領域検出器として動作する。ｕＦＤ＝１に対して、フリップフロップＤＦはｕＴＦ１＝ｕ’ＲＥＦｈａｌｆ（ｕＲＥＦ信号の半分の周波数を有する信号の反転）により切り換えられ（トグルされ）、信号ｕＴＦ２＝ｕ’ＤＩＶｈａｌｆ（ｕＤＩＶ信号の半分の周波数を有する信号の反転）はフリップフロップＤＦの入力に与えられる。ｕＦＤ＝０に対して、フリップフロップＤＦは信号ｕ’ＲＥＦｈａｌｆにより切り換えられ、信号＝ｕ’ＲＥＦｈａｌｆはフリップフロップＤＦの入力に与えられる。フリップフロップＤＦは信号ｕｔｒｉｇを出力する。ｕＦＤ＝１に対して、ｕｔｒｉｇは０から１へのｕ’ＲＥＦｈａｌｆの最新の上昇中におけるＤ入力でのｕ’ＤＩＶｈａｌｆの値に対応する。ｕｔｒｉｇ＝１の場合には、ｕ’ＤＩＶｈａｌｆはｕ’ＲＥＦｈａｌｆに先行し、即ちｕＤＩＶｈａｌｆはｕＲＥＦｈａｌｆに先行し、ｕｔｒｉｇ＝０の場合には逆である。ｕＦＤ＝０に対して、ｕｔｒｉｇは０から１へのｕ’ＤＩＶｈａｌｆの最新の上昇中におけるＤ入力でのｕ’ＲＥＦｈａｌｆの値に対応する。ｕｔｒｉｇ＝１の場合には、ｕ’ＲＥＦはｕ’ＤＩＶに先行し、ｕｔｒｉｇ＝０の場合には逆である。従ってｕｔｒｉｇの値は２つの信号ｕＤＩＶ又はｕＲＥＦの何れが先行しているかを示す。ｕｔｒｉｇの変化はｕＤＩＶ又はｕＲＥＦの順序が変化したことを示す。
【００３５】
ｕｔｒｉｇ及びｕＦＤの値は関数ｕＣＯＮ０に対応するネゲートされる（否定される）ＥＸＯＲゲートＥＸＯＲ２に入力される：
ｕＣＯＮ０＝（ｕ’ｔｒｉｇ・ｕ’ＦＤ）＋（ｕｔｒｉｇ・ｕＦＤ）  ・・・（３）
信号ｕＣＯＮ０はＰＬＬ回路が線形領域にあるか否かを単独に示すことはできない。しかしながら分周比コントローラＤＲＣを用いて定常状態ではｕＣＯＮ０＝０であることを保障すれば、自動的にｕＣＯＮ０＝１はそのＰＬＬ回路が線形領域にとどまっていることを示す。定常状態ではそれ故にｕＲＥＦはｕＤＩＶに常に先行する。ｕＲＥＦ及びｕＤＩＶの順序は問題ではないので、このことは何らの制限にもならない。ｕＦＤの符号が変わると、ｕｔｒｉｇに対応する信号も変化する。ゲート２１乃至２６による信号ｕＲＥＦ及びｕＤＩＶの変換はｕＲＥＦ及びｕＤＩＶがそれらの相対的な関係を維持することを保障する。或いはｕＲＥＦ及びｕＤＩＶの相対的な順序はサイクルスリップを要する様々なｕＦＤの値について変化するかもしれない。
【００３６】
ＡＮＤゲート２７の出力は分周比が所与の数だけ変更される方向の制御に使用される。ＡＮＤゲート２７の出力は次の関数ｕＣＯＮ１によって与えられる：
ｕＣＯＮ１＝ｕＣＯＮ０・ｕＦＤ  ・・・（４）
信号ｕＣＯＮ１は周波数指示信号に依存し、分周比調整ΔＤＩＶの方向を示すために使用可能である。線形領域から離れていたならば、ｕＣＯＮ１の値は位相検出器を線形領域に戻すために分周比が所定量ΔＤＩＶだけ減らされるべきか又は増やされるべきかを示す。ｕＣＯＮ０及びｕＣＯＮ１の３つの組み合わせのみが生じ得る。それらの内容は以下の表に示される：
【００３７】
【表１】
2006514491.tif 000003
周波数調整は位相検出回路が線形領域内のものになるまでｕＣＯＮ０及びｕＣＯＮ１の値に応じて複数回反復可能である。位相検出器が線形領域内のものになると、所望の分周比に到達するためにある量ΔＤＩＶだけ周波数が調整される。或いは所定のホールド時間後に所望の分周比が適用されてもよい。
【００３８】
図３は周波数が増加する場合（周波数変化を示す信号がハイ（高）状態に設定されている場合）のトグルフリップフロップＴＦ１，ＴＦ２、Ｄ型フリップフロップＤＦ及び位相検出器ＥＸＯＲ１の出力信号のタイミング図を示す。トグルフリップフロップＴＦ１，ＴＦ２、から供給される信号間の位相誤差が＋９０度より多く増えると、Ｄ型フリップフロップはハイ状態に立ち上がり、線形領域のボーダーを超えていることを示す。
【００３９】
Ｄ型フリップフロップＤＦの出力信号及び周波数指示信号は、ネゲートされたＥＸＯＲ２ゲート及びＡＮＤゲート２７によりエンコードされ、分周比制御信号に変換される。ＰＬＬ回路を線形領域に戻すため、分周比が２つの段階で減らされている。この手順は位相検出器が線形領域内になるまで反復する。
【００４０】
図４は周波数が減少する場合（周波数変化を示す信号がロー（低）状態に設定されている場合）のトグルフリップフロップＴＦ１，ＴＦ２、Ｄ型フリップフロップＤＦ及び位相検出器ＥＸＯＲ１の出力信号のタイミング図を示す。トグルフリップフロップＴＦ１，ＴＦ２から出力される信号間の位相誤差が−９０度より多く増えると、Ｄ型フリップフロップはハイ状態に立ち上がり、線形領域のボーダーを超えていることを示す。
【００４１】
Ｄ型フリップフロップＤＦの出力信号及び周波数指示信号は、ネゲートされたＥＸＯＲ２ゲート及びＡＮＤゲート２７によりエンコードされ、分周比制御信号に変換される。ＰＬＬ回路を線形領域に戻すため、分周比が２つの段階で減らされている。この手順は位相検出器が線形領域内になるまで反復する。
【図面の簡単な説明】
【００４２】
【図１】ＰＬＬ回路のブロック図である。
【図２】図１の回路に使用される線形レンジ検出器を含むＥＸＯＲ位相検出器を示す回路図である。
【図３】ＥＸＯＲ位相検出器及び線形レンジ検出器の周波数が増える場合のタイミング図を示す。
【図４】ＥＸＯＲ位相検出器及び線形レンジ検出器の周波数が減る場合のタイミング図を示す。
【図１】
2006514491.tif 000004
【図２】
2006514491.tif 000005
【図３】
2006514491.tif 000006
【図４】
2006514491.tif 000007
【国際調査報告】
2006514491.tif 000008
2006514491.tif 000009