(57)【要約】  本発明の半導体装置は、複数の半導体チップと、半導体チップ間でインダクタ結合を用いて信号の伝送を行う少なくとも１つ以上の送信コイル１０８とを有し、送信コイルが直列に複数接続されている構成である。
2007145086.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップと、
前記半導体チップ間で、インダクタ結合を用いて信号の伝送を行う少なくとも１つ以上の送信コイルと、を有する半導体装置であって、
前記送信コイルが直列に複数接続されていることを特徴とする半導体装置。
【請求項２】
複数の前記送信コイルは、該送信コイルに電流を供給する電源とグランドとの間に直列に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
隣接する前記送信コイルの間に設けられ、隣接する該送信コイルに共通の電源またはグランドをさらに有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
隣接する前記送信コイルの間に設けられた電源から該送信コイルを経由して流れる電流、または該送信コイルを経由してグランドへ流れる電流の方向が、隣接する該送信コイルでそれぞれ逆向きであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記送信コイルに流れる電流の方向を制御するスイッチ素子をさらに有することを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記スイッチ素子が前記送信コイルの両端に接続されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記信号を伝送するために前記送信コイルに電流を流すタイミングを決めるための信号がクロック信号の半周期以下のパルス幅を有するパルス信号であることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記信号を伝送するために前記送信コイルに電流を流すタイミングの周期がクロック信号の周期に対応していることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記信号を伝送するために前記送信コイルに電流を流すタイミングを決めるための信号がクロック信号であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記信号を伝送するために前記送信コイルに電流を流すタイミングを決めるための信号であるパルス信号のパルス幅が可変であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【請求項１１】
前記送信コイルに電流が流れることで該送信コイルに発生する磁界の向きが前記信号の極性に対応して異なることを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の半導体装置を有することを特徴とする信号伝送装置。
【請求項１３】
複数の半導体チップ間において、送信コイルに流れる電流によるインダクタ結合を用いて信号伝送を行う信号伝送方法であって、
前記送信コイルを直列に複数接続し、
前記信号伝送のための電流を電源から複数の前記送信コイルを経由してグランドへ流すことを特徴とする信号伝送方法。
【請求項１４】
隣接する前記送信コイルの間に、隣接する該送信コイルに共通の電源またはグランドを設け、
隣接する前記送信コイルがそれぞれ異なる極性のデータを送信することを特徴とする請求項１３に記載の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ結合を利用してデータを伝送する半導体装置、信号伝送装置および信号伝送方法に関する。
【背景技術】
【０００２】
半導体集積回路は、半導体集積回路を構成するトランジスタ素子の微細化により集積密度が向上し、１つのチップから構成される半導体集積装置に多種類の機能が搭載されるようになってきている。また、半導体メモリ装置においても、トランジスタ素子の微細化に伴ってＤＲＡＭ（ダイナミック型ランダムアクセスメモリ）やＳＲＡＭ（スタティック型ランダムアクセスメモリ）など、メモリ回路の種類を問わず、メモリ容量の大容量化が進んできた。【０００３】
しかしながら近年では、第１にトランジスタ素子の微細化で得られる機能向上や容量向上以上に半導体チップに多機能性や大容量が求められること、第２にトランジスタ素子の微細化には限界があることなどから、更に集積密度を上げ、その結果多機能な性能や大容量を得るための新しい技術の開発が求められている。その一技術として複数の半導体チップを積層した積層型半導体装置、いわゆる３次元半導体が提案されている。【０００４】
例えば、半導体チップを積層してチップ面積を変えずに大規模集積回路を実現する手段として、半導体集積回路本体の上に積層した別チップにメモリ回路を集積している例が、特開平０４−１９６２６３号公報に記載されている。また、同様にチップ面積を変えずに大規模集積回路を実現する手段として、メモリセルアレイを多層化してさらに大容量化した多層メモリ構造が、特開２００２−２６２８３号公報に記載されている。【０００５】
複数の半導体チップを多層化した場合には、今までのチップ面内の配線に加えて、チップ間の配線が必要となる。チップ間の配線としては、ワイヤボンディングを利用した接続が多く用いられているが、積層型半導体にワイヤボンディングを適用した場合、ワイヤボンディングはチップの表面に設けられたパッド間を接続する技術であるため、少なくとも次の３つの課題がある。【０００６】
第１の課題は、パッドに例えば１００μｍ四方など、ある程度パッド面積が必要になることから使用可能な配線の数が限られてしまう点である。第２の課題は、半導体チップの表面に設けられたパッドをチップ外部から接続可能にするようにパッドを積層されたチップの外側に設ける必要があるため、使用可能な配線数が限られてしまう点である。第３の課題は、第２の課題と同様に、半導体チップの表面に設けられたパッドをチップ外部から接続可能とするようにパッドを積層されたチップの外側に設ける必要があるため、同じ形状の半導体チップを積層した場合、ボンディングワイヤ用のパッドを取り出せなくなる点である。【０００７】
特に、第１および第２の課題である使用可能な配線数の制限は、複数のチップを積層して多機能や大容量といった性能向上に伴ってチップ間で伝送するデータ量が増えることを考えると、積層化によって得られる多機能や大容量といった性能向上を制限する要因となってしまう。これらの問題点を解決する方法として、大きく２つのデータ伝送技術が開発されている。【０００８】
第１の技術は、半導体チップを貫通した貫通配線である。Takahashiらの報告（K. Takahashi, et al., “Current Status of Research and Development for Three-Dimensional Chip Stack Technology”, Japanese Journal of Applied Physics, Vol. 40 (2001) 3032-3037 Part 1, No. 4B, 30 April 2001. ）では、シリコンチップを５０μｍまで薄膜化し、チップに１０μｍ角の孔を開けて、そこに金属を充填してチップ間配線用の貫通配線を形成している。この貫通配線によってチップ間配線はチップ面内で２次元に配置でき、数百本のチップ間配線も可能になる。加えて、チップ間配線がチップを貫通して配線されるため、同じ形状の半導体チップを積層することが可能となる。【０００９】
第２の技術は、複数の半導体チップ間のデータ伝送に非接触インターフェース技術を用いるものである。非接触インターフェース技術には、大別して容量を用いる容量結合伝送技術と、インダクタを用いるインダクタ結合伝送技術がある。例えば、Kandaらの報告（K. Kanda, et al., “1.27Gb/s/pin 3mW/pin Wireless Superconnect (WSC) Interface Scheme”, International Solid-State Circuits Conference Dig Tech Papers ,pp.186 -187, Feb. 2003. ）では、半導体チップ上に４０μｍ間隔でパッドを設け、複数のチップの表面同士を互いに向かい合わせて積層することでパッド間に容量性結合を形成し、その容量結合間でデータ伝送する方式及び回路が紹介されている。また、Mizoguchiらの報告（D. Mizoguchi, et al., “A 1.2Gb/s/pin Wireless Superconnect Based on Inductive Inter- chip Signaling (IIS)”, International Solid-State Circuits Conference, 2004. ）では、半導体チップ上に１００μｍ間隔で半導体配線領域にスパイラルインダクタによるコイルを設け、複数のチップを互いのチップ表面と裏面とを向かい合わせながら積層することでインダクタ結合を形成し、そのインダクタ結合間でデータ伝送する方式及び回路が紹介されている。【００１０】
これら、貫通配線、容量結合、インダクタ結合などの技術を用いて複数の半導体チップを積層化すれば、ワイヤボンディング技術を用いてチップを積層した場合に比べ、チップ間のデータ伝送容量を増加でき、例に示したメモリ回路に限らず、ロジック回路やアナログ回路なども積層することが可能で、メモリの大容量化に加えて多機能化も実現可能となる。【００１１】
しかしながら、貫通配線技術では、データ伝送のために半導体チップの表面と裏面を接続させるように、半導体チップの半導体基板に貫通ビアと呼ばれる穴を形成し、その貫通ビアを金属などの導電性材料を用いて配線を形成する工程や、貫通配線と半導体基板とを絶縁するための絶縁材料を設ける工程など、半導体形成プロセスが煩雑になる、さらには半導体製造コストの高騰、半導体製造期間の長期化などの課題がある。【００１２】
また、容量結合技術では、複数のチップの表面に形成されたパッド部分を互いに向かい合わせて容量結合部を形成することから、積層するチップは互いに表面同士を向かい合わせる必要がある。その結果、チップの積層数は２層に限定されてしまうため、３層以上のチップ積層が困難で、多機能化や大容量化に制限が加わることとなる。【００１３】
一方、インダクタ結合を用いたチップ積層化では、容量結合技術を用いた場合と異なり、インダクタ結合間に半導体基板が挿入されても複数のコイル間に誘起される磁界は半導体基板を通り抜けることができることから、３層以上のチップ積層が可能となる。したがって、３層以上にチップを積層する技術として、インダクタ結合を用いた非接触インターフェース技術が、半導体装置の多機能化や大容量化に寄与する可能性が高い。【００１４】
ここで、インダクタ結合を用いた非接触インターフェース技術について簡単に説明する。図１はチップ間でデータ送受信を行うための、関連する送信部および受信部の構成例を示すブロック図である。ここでは、１つのチップから他のチップに１ビットのデータを送る場合とする。また、信号電圧が示すデータの極性は、信号電圧が接地（グランド）電位であれば「０」とし、信号電圧が接地電位とは異なる電圧で予め決められた所定の電圧であれば「１」とする。【００１５】
図１に示すように、データを送信する側のチップ１８０１の送信部には、送信コイル１８０５と、送信コイル１８０５を間に挟み、送信コイル１８０５に流れる電流の方向を任意に変えることが可能な電流方向可変電流源１８０３、１８０４とが設けられている。電流方向可変電流源１８０３、１８０４は、データ入力端子１８０２に入力される送信データに対応して電流方向を変える。電流方向は、図１において電流が送信コイル１８０５の左から右に流れる場合を正の向きとし、その反対を負の向きとする。データを受信する側のチップ１８０６の受信部には、受信コイル１８０７と、受信コイル１８０７に並列に接続された受信器１８０８とが設けられている。受信器１８０８は、受信コイル１８０７に誘起される電流変化を読み取る。送信コイル１８０５と受信コイル１８０７がチップ面の垂直方向でほぼ重なる位置になるように、チップ１８０１とチップ１８０６が積層されている。【００１６】
データ入力端子１８０２に入力される送信データの極性が「０」から「１」に変化する場合、変化するタイミングに合わせて電流方向可変電流源１８０３、１８０４は送信コイル１８０５に正の向きに電流を流す。送信コイル１８０５に流れる電流の方向が変化すると、電磁誘導現象により送信コイル１８０５内に磁界が発生し、受信コイル１８０７に電流が誘起される。受信器１８０８は、受信コイル１８０７に誘起された電流変化を読み取る。また、データ入力端子１８０２に入力される送信データの極性が「１」から「０」に変化する場合も、送信コイル１８０５に流れる電流の方向が変化することで、受信コイル１８０７に電流が誘起され、受信器１８０８が電流変化を読み取る。送信データの極性が「０」から「１」に変化する場合と「１」から「０」に変化する場合とで、送信コイル１８０５内に発生する磁界の方向が異なり、それに対応して受信器１８０８の読み取る電流変化が異なるため、データ出力端子１８０９から出力される受信データは送信データの極性に対応したものとなる。このようにして、積層した複数のチップ間にデータ伝送のための配線を設けなくても、チップ間でデータを伝送することが可能となる。【００１７】
図２は複数のデータを送信するための、関連する送信部の構成例を示す回路図である。図２に示すように、送信部は、多ビットのデータを同時に送信するために多数の送信回路１９５１〜１９５３が集積化された構成である。ここでは、送信回路を３個だけ示しているが、送信回路の数は３個の場合に限られず、１以上ｎ（ｎは２以上の整数）個であってもよい。多ビットなので、送信回路の数をｎとする。【００１８】
送信回路１９５１は、送信データＴｄａｔａ１を送信するための送信コイル１９１１と、送信データＴｄａｔａ１に対応して送信コイル１９１１に流れる電流の方向を制御するためのＭＯＳスイッチ１９０７〜１９１０とが設けられている。他の送信回路１９１２〜１９１３の構成は送信回路１９５１と同様であるため、その詳細な説明を省略する。また、データの送信タイミングを決めるためのパルス信号を発生するパルス発生器１９１５が送信回路１９５１〜１９５３と接続されている。【００１９】
図３は関連する受信部の構成例を示す回路図である。データを受信する側に図３に示す受信部が設けられている。ここでは、１つのデータを受信するための回路を示している。構成については、既に紹介したMizoguchiらの報告で開示されているため、その詳細な説明を省略し、受信部の動作を簡単に説明する。受信コイル２００１に並列に接続された２つの抵抗の間に基準となる中間電圧２００５が入力されており、受信クロック２００２のタイミングで受信コイル２００１に誘導起電力が発生すると、電圧の変化が検出され、データの極性が受信データ２００３として出力され、その反転データである受信反転データ２００４が出力される。
【発明の開示】
【００２０】
上述したように、インダクタ結合を利用した非接触インターフェースは、複数のチップが積層された積層型半導体装置いわゆる３次元半導体を形成しやすくする。しかしながら、関連するデータ伝送方式では、多ビットのデータを送信しようとした場合、図２に示すように、複数の送信データＴｄａｔａ１からｎに対して、１ビットごとに送信回路を複数並べる構成であった。
【００２１】
上述した方法では、例えば、送信データＴｄａｔａ１として極性１のデータを送信しようとする場合、送信データに依存して図２に示したＭＯＳスイッチ１９０７〜１９１０が制御され、送信コイル１９１１に対して電源１９１６からグランド１９１７に向かって電流が流れるように動作する。すなわち、データ番号１番となる送信データＴｄａｔａ１を送信するために送信コイル１９１１に流れる電流は１つの送信コイル１９１１にしか流れず、データを送信する度に電源からの電流を１つの送信コイルを経由してグランドへと流して電流の流れを終えてしまっている。この動作は他のビットでも同様であり、多数のビットを同時に送信する場合、送信ビット数に応じた電流を、送信ビットと同数の送信コイルに流し、データを送信する度に電源からの電流を１つの送信コイルを経由してグランドへと流して電流の流れを終えてしまう。その結果、送信ビット数に比例して送信電流が増加してしまう。
【００２２】
本発明は、上述の技術が有する問題点を解決するためになされたものであり、インダクタ結合を利用したデータ伝送の際、多ビットのデータを送信した場合に消費される電流を削減し、チップの消費電力を削減した半導体装置、信号伝送装置および信号伝送方法を提供することを目的とする。
【００２３】
上記目的を達成するための本発明の半導体装置は、複数の半導体チップと、半導体チップ間でインダクタ結合を用いて信号の伝送を行う少なくとも１つ以上の送信コイルと、を有する半導体装置であって、送信コイルが直列に複数接続されていることを特徴とする。
【００２４】
本発明では、信号伝送の際に流れる電流が、直列に接続された複数の送信コイルを経由して使用されるため、送信コイル毎に電流の供給が行われる場合よりも消費電力が低減する。
【００２５】
本発明によれば、従来多ビットのデータを送信しようとした際に見られていたような、送信ビット数に比例した送信電力の増加を招くことがない。そのため、多ビットのデータを送信した場合に消費される電流を削減し、チップの消費電力を削減できる。
【図面の簡単な説明】
【００２６】
【図１】図１はチップ間でデータ送受信を行うための、関連する送信部および受信部の構成例を示すブロック図である。
【図２】図２は関連する送信部の構成例を示す回路図である。
【図３】図３は関連する受信部の構成例を示す回路図である。
【図４】図４は第１の実施形態の半導体装置の送信部を示すブロック図である。
【図５】図５は図４に示した送信器の一構成例を示す回路図である。
【図６】図６は図５に示した送信器のタイミングチャートである。
【図７】図７は図５に示したパルス発生器の一構成例を示すブロック図である。
【図８】図８は図７に示したパルス発生器のタイミングチャートである。
【図９】図９は図７に示した可変遅延器の一構成例を示すブロック図である。
【図１０】図１０は図９に示した可変遅延素子の構成例を示す回路図である。
【図１１】図１１は図９に示した可変遅延素子の他の構成例を示す回路図である。
【図１２】図１２は第２の実施形態の半導体装置の送信部を示すブロック図である。
【図１３】図１３は図１２に示した送信部の一構成例を示す回路図である。
【図１４】図１４は図１３に示した送信部のタイミングチャートである。
【図１５】図１５は図１３に示した送信部の動作を説明するための回路図および電力比較表である。
【図１６】図１６は第１および第２の実施形態の電力削減効果を示すグラフである。
【図１７Ａ】図１７Ａはデータ送信のための送信電圧を示すグラフである。
【図１７Ｂ】図１７Ｂは送信電圧を一定にした場合の第１の実施形態における送信電流を示すグラフである。
【図１７Ｃ】図１７Ｃは送信電圧を一定にした場合の第２の実施形態における送信電流を示すグラフである。
【図１８】図１８は第１および第２の実施形態におけるトランスコンダクタンスと伝送周波数との関係を示すグラフである。
【図１９Ａ】図１９Ａは第２の実施形態における送信電流の特性結果を示すグラフである。
【図１９Ｂ】図１９Ｂは第２の実施形態における受信電圧の特性結果を示すグラフである。
【図２０】図２０は第２の実施形態におけるデータスキューとコイルの数との関係を示すグラフである。
【符号の説明】
【００２７】
１０１、１０２、１０３    送信器
１０８    送信コイル
１０４、１０５、１０６、１０７    スイッチ
【発明を実施するための最良の形態】
【００２８】
本発明の半導体装置は、信号伝送に用いられる送信コイルを直列に複数接続したことを特徴とする。以下に、本発明の半導体装置についての実施形態を説明する。なお、本発明に関連するデータ送信のための構成および方法について説明し、既に説明した半導体装置と同様な構成についてはその詳細な説明を省略する。【００２９】
（第１の実施形態）
本実施形態の半導体装置の構成を説明する。図４は本実施形態の半導体装置の送信部を示すブロック図である。【００３０】
本実施形態の半導体装置の送信部には複数の送信器１０１〜１０３が設けられている。ここでは、送信器を区別するための符号を１０１〜１０３としているが、設けられる送信器の数は、３個の場合に限らず、１以上ｎ（ｎは２以上の整数）個であればよい。図４に示すように、複数の送信器１０１〜１０３は、１つの電源端子と１つのグランド端子との間に数珠つなぎのように接続されている。【００３１】
次に、送信器１０１〜１０３の構成を説明する。なお、送信器１０１〜１０３は同様な構成であるため、ここでは、これらの送信器を代表して送信器１０１について中心に説明する。【００３２】
送信器１０１は、送信データＴｄａｔａ１を外部に送信するための送信コイル１０８と、送信コイル１０８の２つの端子のうち一方の端子に電源電圧を供給するためのスイッチ１０４、１０６と、送信コイル１０８の２つの端子のうち他方の端子をグランドに接続するためのスイッチ１０５、１０７とを有する構成である。スイッチ１０４、１０６は電源端子に対して並列に接続されている。スイッチ１０５、１０７は、送信器１０２の電源端子に並列に接続されている。送信コイル１０８は、スイッチ１０４およびスイッチ１０５の接続点とスイッチ１０６およびスイッチ１０７の接続点との間に接続されている。スイッチ１０４〜１０７には送信データＴｄａｔａ１が入力される。【００３３】
続いて、送信器１０１の動作を簡単に説明する。送信データＴｄａｔａ１の極性が１の場合、スイッチ１０４およびスイッチ１０７がオンし、スイッチ１０６および１０５がオフすることで、電源端子から送信コイル１０８に対して正の向きの電流が流れる。反対に、送信データＴｄａｔａ１の極性が０の場合、スイッチ１０４およびスイッチ１０７がオフし、スイッチ１０６および１０５がオンすることで、電源端子から送信コイル１０８に対して負の向きの電流が流れる。送信コイル１０８に電流が流れることで、電流の流れる方向に対応したデータを送信コイル１０８から外部に送信する。【００３４】
送信部内の各送信器は、上述したようにして、送信データＴｄａｔａ１〜ｎに応じて送信コイル１０８に流れる電流の方向を決める。そして、送信コイル１０８に流れる電流の方向が正と負のいずれの場合においても、送信コイル１０８を流れた電流はグランド側に接続された送信器に入力される。【００３５】
次に、図４に示す送信部の動作を説明する。送信データＴｄａｔａ１〜ｎが入力されると、送信器１０１は送信コイル１０８から送信データＴｄａｔａ１を外部に送信する。送信コイル１０８を流れた電流は、次の送信器１０２の電源端子に送られる。送信器１０２は、送信器１０１と同様にして、送信データＴｄａｔａ２に応じて送信コイル１０８に流れる電流の向きを４つのスイッチ１０４〜１０７を用いて制御する。そして、送信コイル１０８を介して送信データＴｄａｔａ２を外部に送信する。送信器１０２で送信コイル１０８を流れた電流は、次の送信器の電源端子に送られる。このようにして、送信コイル１０８を流れる電流は、電源側からグランド側の送信器に順次送られ、最終段に配置された送信器１０３の送信コイル１０８を通った後、グランドへと流れ、電流の消費が終了する。送信部内の各送信器は、上述したようにして、送信データＴｄａｔａ１〜ｎに応じて送信コイル１０８からデータを外部に送信する。【００３６】
このように複数の送信器を数珠つなぎに配置し、複数の送信コイルを直列に接続し、前段の送信器にてデータ送信に使用された電流を次段の送信器にて再利用することで、複数のデータを送信する場合の電流消費を少なく抑えることが可能となる。【００３７】
次に、図４に示した送信器１０１の回路の一例を説明する。図５は図４に示した送信器の一構成例を示す回路図である。【００３８】
図５に示すように、送信器１０１〜１０３のスイッチ１０４〜１０７のそれぞれは、並列に接続されたＮＭＯＳおよびＰＭＯＳのトランジスタを有する構成である。また、データ送信のタイミングを制御するためのパルス発生器２０４が設けられている。最終段の送信器である送信器１０３とグランド端子との間にＭＯＳトランジスタ２０１が接続され、そのＭＯＳトランジスタ２０１のゲートにパルス発生器２０４の出力端子が接続されている。パルス発生器２０４は、送信クロックＴｃｌｋによりＭＯＳトランジスタ２０１のオン／オフを制御する。【００３９】
スイッチ１０４、１０７のＰＭＯＳトランジスタおよびスイッチ１０５、１０６のＮＭＯＳトランジスタのゲートには、送信データＴｄａｔａ１が入力される。また、スイッチ１０４、１０７のＮＭＯＳトランジスタおよびスイッチ１０５、１０６のＰＭＯＳトランジスタのゲートには、送信データＴｄａｔａ１の反転信号である送信反転データＴｄａｔａ１ｂが入力される。【００４０】
図６は図５に示した送信器のタイミングチャートである。ここでは、送信器１０１の場合を示し、送信データＴｄａｔａ１を符号１０９とする。【００４１】
図６に示すように、送信クロック２０３に対応してパルス発生器２０４が微小パルス２０５を発生する。送信データ１０９の極性が１の場合、微小パルス２０５に対応して送信コイル１０８に電流２０２が流れる。データを受信する側の半導体チップにおける受信コイルには電圧３０１が誘起され、受信クロック３０２のタイミングでデータに変換され、受信信号３０３の極性が１となる。これと同様にして、送信データ１０９の極性が０の場合、データを受信する側のチップでは、受信信号３０３の極性が０になる。【００４２】
このような構成にすると、数珠つなぎにする送信器の数に関係なく、複数のデータの送信に使われる電流は一定である。したがって、数珠つなぎにする送信器の数に応じて電流の削減効果が期待できる。【００４３】
次に、図５に示したパルス発生器２０４の構成を説明する。【００４４】
図７は図５に示したパルス発生器の一構成例を示すブロック図である。図７に示すように、入力端子４１０からの伸びる経路が２つに分岐され、一方の経路は論理回路のＮＯＲ４０６の入力に接続されている。分岐された２つの経路のうち他方の経路は、論理回路のインバータ４０２および可変遅延器４０４を介してＮＯＲ４０６の入力に接続されている。ＮＯＲ４０６の出力は出力端子４１１に接続されている。クロック４０１の入力を２つに分岐し、その片方を可変遅延器４０４によって遅延させ、クロック４０１を遅延させた信号とクロック４０１のそのままの信号とをＮＯＲ４０６に入力することで、微小なパルス波形を出力信号４０７として生成する。【００４５】
図８は図７に示したパルス発生器のタイミングチャートである。インバータ４０２を経由したクロック４０１は反転クロック４０３となる。反転クロック４０３は可変遅延器４０４を経由すると、反転クロック４０３に対して図８に示すような時間の遅れが生じた遅延クロック４０５となる。ＮＯＲ４０６は、クロック４０１および遅延クロック４０５が入力されることで、図８に示す出力信号４０７を出力する。この出力信号４０７は微小パルス２０５に相当し、遅延クロック４０５のクロック７０１に対する遅れ時間が微小パルスのパルス幅となる。パルス幅は２つのクロックのずれにより設定されるため、最大でもクロックの半周期となる。【００４６】
次に、図７に示した可変遅延器４０４の構成を説明する。図９は図７に示した可変遅延器の一構成例を示すブロック図である。可変遅延器４０４は複数の可変遅延素子６０１から構成されている。図９に示すように、複数の可変遅延素子６０１が直列に接続されている。【００４７】
図１０および図１１は図９に示した可変遅延素子の構成例を示す回路図である。図１０に示す可変遅延素子は、２つのインバータ７０３、７０４と、容量７０２と、インバータ７０３およびインバータ７０４をつなぐ接続点に容量７０２を接続したり、切り離したりすることを可能にしたスイッチ７０１とを有する構成である。スイッチ７０１をオン／オフを制御することで、容量７０２が前段のインバータ７０３の出力に接続されるか否かにより、インバータ７０３の負荷が変化し、クロックの遅延時間を変えることが可能となる。また、容量７０２を複数設ける、または容量値の異なる容量素子７０２を多数設け、容量７０２の数に応じてスイッチ素子７０１も複数設け、これら複数のスイッチ７０１を制御することで、複数種類の遅延時間を設定することができる。【００４８】
図１１に示す可変遅延素子は、２つのインバータ８０２、８０３と、可変電流源８０１とを有する構成である。そして、２つのインバータ８０２、８０３のソースが可変電流源８０１を介して電源に接続されている。可変電流源８０１に流れる電流量を制御することで、インバータ８０２、８０３が流すことができる電流を制御し、その結果、インバータ８０２、８０３の遅延時間を制御することが可能となる。可変電流源８０１の可変量を複数種用意すれば、複数種類の遅延時間を設定することができる。【００４９】
（第２の実施形態）
本実施形態の半導体装置の構成を説明する。図１２は本実施形態の半導体装置の送信部を示すブロック図である。【００５０】
図１２に示すように、本実施形態の送信部は、直列に接続された複数の送信コイル９０５と、隣接する２つの送信コイルの接続点を電源に接続するか否かの切り替えスイッチとなる電源側スイッチ９００１〜９００６と、その接続点をグランドに接続するか否かの切り替えスイッチとなるグランド側スイッチ９１０１〜９１０６とを有する。電源側スイッチおよびグランド側スイッチのそれぞれの数は等しい。送信コイル９０５の数が１以上ｎ（ｎは２以上の整数）個であると、電源側スイッチおよびグランド側スイッチのそれぞれの数は、（ｎ＋１）個である。【００５１】
また、送信データＴｄａｔａ１〜ｎを電源側スイッチ９００１〜９００６およびグランド側スイッチ９１０１〜９１０６に入力するためのスイッチコントロール回路９０２が、電源側スイッチ９００１〜９００６およびグランド側スイッチ９１０１〜９１０６に接続されている。これらのスイッチは、送信データＴｄａｔａ１〜ｎに応じてスイッチコントロール回路９０２によって制御される。【００５２】
図１３は図１２に示した送信部の一構成例を示す回路図である。図１２に示した電源側スイッチ９００１として、図１３に示すように、ＰＭＯＳトランジスタ（以下では、単にＰＭＯＳと表記する）１０１０が設けられている。また、グランド側スイッチ９１０１としてＮＭＯＳトランジスタ（以下では、単にＮＭＯＳと表記する）１０１５が設けられている。送信コイル１０２０と送信コイル１０２１の接続点には、電源側スイッチとしてＰＭＯＳ１０１１が設けられ、グランド側スイッチとしてＮＭＯＳ１０１６が設けられている。送信コイル１０２１の送信コイル１０２０と反対側の端子には電源側にＰＭＯＳ１０１２が接続され、グランド側にＮＭＯＳ１０１７が接続されている。【００５３】
最終段の送信コイル１０２２とその前段の送信コイルとの接続点において、電源側にＰＭＯＳ１０１３が接続され、グランド側にＮＭＯＳ１０１８が接続されている。送信コイル１０２２の他方の端子には、電源側にＰＭＯＳ１０１４が接続され、グランド側にＮＭＯＳ１０１９が接続されている。また、送信クロックＴｃｌｋから微小パルスを発生するためのパルス発生器１００８が各グランド側スイッチに接続されている。【００５４】
ＰＭＯＳ１０１０のゲートにはインバータ１０５１の出力側端子が接続され、送信データＴｄａｔａ１がインバータ１０５１を介してゲートに入力される。ＮＭＯＳ１０１５にはＮＯＲ１０５２の出力信号が入力される。そのＮＯＲ１０５２には、送信反転データＴｄａｔａ１ｂがインバータ１０５３を経由した信号と、パルス発生器１００８からの微小パルス信号とが入力される。【００５５】
ＰＭＯＳ１０１１のゲートには論理回路のＮＡＮＤ１０５４の出力側端子が接続されている。ＮＡＮＤ１０５４には、送信データＴｄａｔａ２と、送信データＴｄａｔａ１がインバータ１０５５を経由した信号とが入力される。ＮＭＯＳ１０１６のゲートにはＮＯＲ１０５６の出力側端子が接続されている。ＮＯＲ１０５６の入力には、パルス発生器１００８からの微小パルス信号と、ＮＡＮＤ１０５７の出力信号とが入力される。ＮＡＮＤ１０５７には、送信反転データＴｄａｔａ２ｂと、送信反転データＴｄａｔａ１ｂがインバータ１０５８を経由した信号とが入力される。【００５６】
ＰＭＯＳ１０１４のゲートには送信データＴｄａｔａｎが入力される。ＮＭＯＳ１０１９のゲートにはＮＯＲ１０５８の出力信号が入力される。ＮＯＲ１０５８には、パルス発生器１００８からの微小パルス信号と、送信反転データＴｄａｔａｎｂとが入力される。【００５７】
送信コイル１０２０から１０２２のｎ個の送信コイルのうち、ｋ番目（ｋは１以上ｎ以下の整数）の送信コイルは、送信データＴｄａｔａｋおよび送信反転データＴｄａｔａｋｂのいずれかを外部に送信する。ｋ番目の送信コイルを流れる電流は、送信クロックＴｃｌｋに応じてパルス発生器１００８によって発生される微小パルス、送信データＴｄａｔａｋ、および送信反転データＴｄａｔａｋｂに応じて、流れる方向が可変である。以下に、図１３に示す送信部の動作をタイミングチャートを参照して説明する。【００５８】
図１４は図１３に示した送信部のタイミングチャートである。ここでは、送信データＴｄａｔａ１を符号１００１で示し、送信クロックＴｃｌｋを符号１００７で示す。図１４に示すように、送信クロック１００７に対応してパルス発生器１００８が微小パルス１００９を発生する。送信データ１００１の極性が１の場合、微小パルス１００９に対応してＰＭＯＳ１０１０がオンし、ＮＭＯＳ１０１５がオフし、ＮＭＯＳ１０１６以降のいずれかの後段のＮＭＯＳがオンし、送信コイル１０２０に電流１０２０が流れる。データを受信する側の半導体チップにおける受信コイルには電圧３０１が誘起され、受信クロック３０２のタイミングでデータに変換され、受信信号３０３の極性が１となる。これと同様にして、送信データ１００１の極性が０の場合、データを受信する側のチップでは、受信信号３０３の極性が０になる。【００５９】
次に、図１３に示した送信部の動作を送信コイルが２つの場合で説明する。図１５は図１３に示した送信部の動作を説明するための回路図および電力比較表である。図１５に示す回路図では、オンしているＭＯＳトランジスタスイッチを実線で示し、オフしているＭＯＳトランジスタスイッチを破線で示す。また、送信データＴｄａｔａ１の送信コイルを符号１２０２、１２０６、１２１１、１２１６で示し、送信データＴｄａｔａ２の送信コイルを符号１２０３、１２０８、１２１３、１２１７で示す。そして、図１５には、送信データＴｄａｔａ１および送信データＴｄａｔａ２について４通りの場合を示す。【００６０】
第１番目は送信データＴｄａｔａ１、Ｔｄａｔａ２の極性が両方とも０の場合を示す。この場合、ＮＭＯＳ１２０１およびＰＭＯＳ１２０４をオンにし、その他のＭＯＳスイッチをオフにする。その結果、電源からＰＭＯＳ１２０４を流れた電流が、送信コイル１２０３、１２０２、およびＮＭＯＳ１２０１を経てグランドへ流れる。一方、第４番目に示すように、送信データＴｄａｔａ１、Ｔｄａｔａ２の極性が両方とも１の場合、第１番目の場合とは逆にＰＭＯＳ１２１５、ＮＭＯＳ１２１８をオンにし、その他のＭＯＳスイッチをオフにすることで、２つの送信コイル１２１６、１２１７に正の向きの電流が流れる。【００６１】
第２番目は送信データＴｄａｔａ１の極性が０で、送信データＴｄａｔａ２の極性が１の場合を示す。この場合、２つのＮＭＯＳ１２０５、１２０９と１つのＰＭＯＳ１２０７をオンにし、その他のＭＯＳスイッチをオフにする。これにより、送信コイル１２０６には負の向きの電流が流れ、送信コイル１２０８には正の向きの電流が流れる。一方、第３番目に示すように、送信データＴｄａｔａ１の極性が１で、送信データＴｄａｔａ２の極性が０の場合、２つのＰＭＯＳ１２１０、１２１４と１つのＮＭＯＳ１２１２をオンにし、その他のＭＯＳスイッチをオフにすることで、送信コイル１２１１には正の向きの電流が流れ、送信コイル１２１３には負の向きの電流が流れる。【００６２】
図１５に示す表は、送信コイル１２０２、１２０６、１２１１、１２１６のそれぞれに対応する送信器１と送信コイル１２０３、１２０８、１２１３、１２１７のそれぞれに対応する送信器２について、各送信器が送信するデータに応じて、送信コイルにどのように電流が流れるかを示す。【００６３】
送信データＴｄａｔａ１、Ｔｄａｔａ２の極性がともに０の場合、またはこれらのデータの極性がともに１の場合、数珠つなぎとなった２つの送信コイル１２０２、１２０３に流れる電流、または送信コイル１２１６、１２１７に流れる電流は従来の送信コイルの１つ分と考えられるので、１つの送信器で消費される電力は従来の１／２となる。一方、送信データＴｄａｔａ１、Ｔｄａｔａ２のそれぞれの極性が０、１または１、０の場合、２つの送信コイルに流れる電流は従来の送信コイルの１つとはならず、それぞれ１つ分と見積もられ、合計２つ分と考えられる。そのため、電力は従来のように送信コイルを数珠つなぎにしない場合と同等になる。この結果から、複数の送信データのパターンによっては、従来よりも消費電力を低減できることがわかる。【００６４】
本実施形態では、伝送するデータパターンと数珠つなぎにする送信コイルの数とに応じて電流の削減効果が変化する。また、送信コイルが直列に接続されていても、隣接する送信コイルで流れる電流の方向が異なり、それぞれ異なる極性のデータを送信することが可能となる。【００６５】
次に、第１の実施形態および第２の実施形態の半導体装置の送信部について電力削減効果を説明する。図１６は第１および第２の実施形態の電力削減効果を示すグラフであり、それぞれの実施形態について電力削減効果と数珠つなぎにする送信インダクタとの関係を示す。【００６６】
電力の推定にはランダムデータパターンを用い、従来の数珠つなぎを行わない方法で得られる電力を１として規格化した値をグラフ化した。第１の実施形態の場合は、数珠つなぎにする送信コイルの数に反比例するように電力が削減される。これに対し、第２の実施形態の場合は、電力の削減効果がデータパターンに依存するため、従来に比べ約４０％程度の電力削減効果が見込まれる。【００６７】
次に、第１の実施形態および第２の実施形態について送信電流の特性結果を説明する。図１７Ａから図１７Ｃは送信電圧を一定にした場合の第１および第２の実施形態での送信電流を示すグラフである。図１７Ａはデータ送信のために電源とグランド間に印加される送信電圧を示すグラフである。図１７Ｂは第１の実施形態において送信コイルに流れる電流である送信電流を示すグラフであり、図１７Ｃは第２の実施形態における送信電流を示すグラフである。グラフの横軸は全て時間である。【００６８】
第１の実施形態の場合、数珠つなぎにした複数の送信コイルのコイル間にスイッチ素子が挿入されている。そのため、スイッチ素子の抵抗や容量成分の影響が大きく、数珠つなぎにする送信コイルの数を増やすと送信電流が小さくなってしまう。例えば、数珠つなぎにする送信コイルの数を２から４に増やすと、最大送信電流は１／２程度まで低減されてしまう。送信電流が低減されると、受信器における受信コイルでの誘起電圧も低減するため、ＳＮ比の劣化を引き起こし、ノイズに対する耐性が劣化し、安定した送受信ができなくなる可能性がある。そのため、安定した送受信を行うために送信電流を増やしたり、送受信コイルを大きくしたりするなどの対策が必要となる。【００６９】
一方、第２の実施形態の場合、数珠つなぎにした複数の送信コイルのコイル間にスイッチが存在しないため、複数の送信コイルを数珠つなぎにした場合でもコイルに流れる電流量に大きな劣化は見られない。例えば、８つのコイルを数珠つなぎにしたとしても、２つのコイルを数珠つなぎにした場合に比べ、１０％以下の電流低減程度にしか最大電流量が劣化しない。そのため、第１の実施形態に比べ、送信電力の増加やコイル形状を大きくすることなく、数珠つなぎにする数を増やすことが可能となり、電流の再利用の高効率化が図れる。【００７０】
次に、第１の実施形態および第２の実施形態について、送信電圧に対する送信電流の比を示すトランスコンダクタンスと伝送周波数との関係を説明する。【００７１】
図１８は第１および第２の実施形態におけるトランスコンダクタンスと伝送周波数との関係を示すグラフである。このグラフは伝送周波数の変化に対する送信電流の劣化を示す。第１の実施形態において、数珠つなぎにするコイルの数が２個の場合、伝送周波数を１ＧＨｚとすると、トランスコンダクタンスが半減してしまう。また、コイル数が４個の場合、トランスコンダクタンスが１／４以下まで低減してしまうことが分かる。一方、第２の実施形態においては、複数のコイル間にスイッチ素子がないため、多くのコイルを数珠つなぎにしてもトランスコンダクタンスの低下は見られず、コイル数が２個の場合はほとんど劣化せず、コイル数が８個の場合でも１５％程度しか低下していないことがわかる。なお、第２の実施形態の場合にコイル数が増えるとトランスコンダクタンスが低下する理由は、送信コイル自体が持つ寄生の抵抗や容量成分、コイル間を配線するための配線部分の抵抗や容量成分が増えるからである。【００７２】
次に、第２の実施形態における送信電流および受信電圧の特性結果を説明する。図１９Ａは数珠つなぎにするコイルの数を８個にしたときの各送信コイルにおける送信電流を示し、図１９Ｂはそれらのデータを受信する８個の受信器での受信コイルに誘起される受信電圧を示す。グラフの横軸はいずれも時間である。【００７３】
８個のデータが全て極性情報１を送るとき、送信コイルは全て１つにつなげられる。そのときの各送信コイルに流れる電流変化を示すものである。送信電流は先ず８個目のコイルから流れ始め、最後に１個目のコイルに流れて、全てのコイルのデータ送信が終了する。このとき、送信コイルが持つ抵抗や容量、複数のコイル間を接続するのに用いる配線部分の抵抗や容量のため、送信電流が８個目から１個目にしたがって徐々に小さくなるのと同時に、最大送信電流が流れている時間も少しずつずれていく。その結果、受信コイルに誘起される受信電圧も小さくなりながら、受信時間もずれてしまう。この受信コイルに誘起される最大受信電圧を受信するタイミングのずれをデータスキューという。【００７４】
図２０は、第２の実施形態において、データスキューのコイルの数の依存性を示すグラフである。グラフの横軸は直列接続されるコイルの数である。【００７５】
データスキューは数珠つなぎにされる送信コイルの数に比例して大きくなる。この測定結果では、４つのコイルがつながっている場合はデータスキューが４５ｐｓ程度であるが、８つのコイルがつながっている場合はデータスキューが１００ｐｓ程度になってしまう。データスキューが大きいと、受信器でのデータ受信を１つのタイミングの受信クロックで正確に受信することが困難となる。そのため、上述した送信電流の低減に加えて、データスキューの観点からも、無制限に多くの送信コイルを数珠つなぎにすることはできない。第２の実施形態の場合、送信電力の削減効果やデータスキューによるタイミング制限の観点から、８つ程度の送信コイルを数珠つなぎにすることが適当であると考えられる。【００７６】
第１および第２の実施形態で説明したように、本発明の半導体装置および信号伝送方法は、従来多ビットのデータを送信しようとした際に見られていたような、送信ビット数に比例した送信電力の増加を招くことがない。多ビットのデータを送信した場合に消費される電流を削減し、チップの消費電力を削減できる。【００７７】
なお、本発明の半導体装置をデータ伝送のための信号伝送装置として使用してもよい。【００７８】
また、本発明は上記実施例に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【図１】
2007145086.tif 000003
【図２】
2007145086.tif 000004
【図３】
2007145086.tif 000005
【図４】
2007145086.tif 000006
【図５】
2007145086.tif 000007
【図６】
2007145086.tif 000008
【図７】
2007145086.tif 000009
【図８】
2007145086.tif 000010
【図９】
2007145086.tif 000011
【図１０】
2007145086.tif 000012
【図１１】
2007145086.tif 000013
【図１２】
2007145086.tif 000014
【図１３】
2007145086.tif 000015
【図１４】
2007145086.tif 000016
【図１５】
2007145086.tif 000017
【図１６】
2007145086.tif 000018
【図１７Ａ】
2007145086.tif 000019
【図１７Ｂ】
2007145086.tif 000020
【図１７Ｃ】
2007145086.tif 000021
【図１８】
2007145086.tif 000022
【図１９Ａ】
2007145086.tif 000023
【図１９Ｂ】
2007145086.tif 000024
【図２０】
2007145086.tif 000025
【国際調査報告】
2007145086.tif 000026
2007145086.tif 000027
2007145086.tif 000028
2007145086.tif 000029