(57)【要約】  ＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法において、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することを課題とする。  隣り合う２つのプライミング放電セルでプライミング放電を同時に発生させ、それぞれのプライミング放電セルに隣接する４つの主放電セルのうち、まず奇数行目の主放電セルの書込み動作を順次行う。全ての奇数行目の主放電セルの書込み動作の終了後に一旦プライミング放電セルの初期化をして、再度上記のプライミング放電セルにおいてプライミング放電を発生させ、今度はそのプライミング放電セルに隣接した偶数行目の主放電セルにおける書込み動作を順次行う。
2007069687.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
隣り合う少なくとも２つの前記プライミング電極が互いに電気的に接続されていることを特徴とする
プラズマディスプレイパネル。
【請求項２】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備えたプラズマディスプレイパネルを有し、
隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧が印加されることを特徴とする
プラズマディスプレイ装置。
【請求項３】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
１フィールドを初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成されたプラズマディスプレイパネルの駆動方法において、
前記書込み期間に、隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧を印加するステップと、
前記主放電セルを間に挟んで隣り合う少なくとも２つの前記プライミング放電セルに同時にプライミング放電を発生させるステップとを有する
プラズマディスプレイパネルの駆動方法。
【請求項４】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルのうち第１に奇数行目または偶数行目の前記主放電セルに順次書込み放電を発生させるステップと、
前記プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに対して再度プライミング放電を発生させるステップと、
順次書込み放電を発生させるステップとを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルに対して順次書込み放電を発生させるステップを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルおよびプラズマディスプレイ装置ならびにプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「ＰＤＰ」または「パネル」と略記する）は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。【０００３】
パネルとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。【０００４】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。【０００５】
初期化期間では、全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルス電圧を印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルス電圧を印加し、走査電極とデータ電極との間で選択的に書込み放電を発生させ、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルス電圧を印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。【０００６】
このように、画像信号に基づきＰＤＰに画像を正しく表示させるためには、書込み期間における選択的な書込み放電を確実に行うことが重要である。しかし、回路構成上の制約から書込みパルス電圧に高い電圧が使えない、あるいはデータ電極上に形成された蛍光体層が放電を起こり難くしている、あるいは近年のＰＤＰの大画面化に伴ない、データ電極の配線距離が延びて電極抵抗が増加している等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。【０００７】
しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下する。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎる。【０００８】
そこで、プライミング電極を設けてプライミング放電を発生させ、それによって発生したプライミングにより放電遅れを小さくするＰＤＰとその駆動方法が提案されている（例えば、特許文献１参照）。【０００９】
しかしながら上述のＰＤＰにおいては、隣接する放電セルが相互干渉を起こし易く、特に書込み期間において、隣接する放電セルの書込み放電の影響を受けて誤書込み、あるいは書込み不良を生じる恐れがあり、そのため書込み動作の駆動電圧マージンが狭くなる。さらにそれぞれの走査電極に対する書込み動作の直前にプライミング放電を発生させるため、それぞれのプライミング電極を独立に駆動する必要があり、そのためにプライミング電極数と同数のプライミング電極を駆動するための回路が必要となる。
【特許文献１】特開平９−２４５６２７号公報
【発明の開示】
【００１０】
本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法を提供する。
【００１１】
本発明のＰＤＰは、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、隣り合う少なくとも２つのプライミング電極が互いに電気的に接続されていることを特徴とする。
【００１２】
この構成により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるプラズマディスプレイパネルを提供することができる。
【００１３】
また、本発明のプラズマディスプレイ装置は、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備えたＰＤＰを有し、隣り合う少なくとも２つのプライミング電極に同時にプライミングパルス電圧が印加されることを特徴とする。
【００１４】
この構成により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるプラズマディスプレイ装置を提供することができる。
【００１５】
また、本発明のＰＤＰの駆動方法は、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、１フィールドを初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成されたＰＤＰにおいて、書込み期間において、隣り合う少なくとも２つのプライミング電極に同時にプライミングパルス電圧を印加ステップと、主放電セルを間に挟んで隣り合う少なくとも２つのプライミング放電セルに同時にプライミング放電を発生させるステップとを有する。
【００１６】
この方法により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰの駆動方法を提供することができる。
【００１７】
また、プライミング放電を発生させた少なくとも２つのプライミング放電セルに隣接する少なくとも４つの主放電セルにおいて、まず奇数行目または偶数行目の主放電セルに順次書込み放電を発生させ、残る主放電セルには、プライミング放電を発生させた少なくとも２つのプライミング放電セルにおいて再度プライミング放電を発生させた後で順次書込み放電を発生させてもよい。この方法によれば、プライミング電極を駆動するための駆動回路を削減するとともに安定して書込み放電を発生させることができる。
【００１８】
また、プライミング放電を発生させた少なくとも２つのプライミング放電セルに隣接する少なくとも４つの主放電セルにおいて順次書込み放電を発生させてもよい。この方法によれば、プライミング電極を駆動するための駆動回路を削減するとともにさらに効率よく安定して書込み放電を発生させることができる。
【００１９】
以上のように、本発明によれば、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は本発明の実施の形態１におけるＰＤＰの構造を示す分解斜視図である。
【図２】図２は同ＰＤＰの断面図である。
【図３】図３は同ＰＤＰの電極配列図である。
【図４】図４は同ＰＤＰのプライミング電極とプライミング電極駆動回路との接続の様子を示す平面図である。
【図５】図５は同ＰＤＰを用いたプラズマディスプレイ装置の構成の一例を示すブロック図である。
【図６】図６は同ＰＤＰの駆動波形図である。
【図７】図７は同ＰＤＰの駆動方法の他の例を示した駆動波形図である。
【図８】図８は同ＰＤＰの他の例におけるプライミング電極とプライミング電極駆動回路との接続の様子を示す平面図である。
【符号の説明】
【００２１】
１０    ＰＤＰ（プラズマディスプレイパネル）
２１    前面基板
２２    走査電極
２２ａ，２３ａ    透明電極
２２ｂ，２３ｂ    金属母線
２３    維持電極
２４，３３    誘電体層
２５    保護層
２８    光吸収層
２９    プライミング電極
３１    背面基板
３２    データ電極
３４    隔壁
３４ａ    縦壁部
３４ｂ    横壁部
３５    蛍光体層
３８    接続部
３９    ＭｇＯ粉末層
４０    主放電セル
４１，４１ｂ    隙間部
４１ａ    プライミング放電セル
１００    プラズマディスプレイ装置
１０１    画像信号処理回路
１０２    データ電極駆動回路
１０３    タイミング制御回路
１０４    走査電極駆動回路
１０５    維持電極駆動回路
１０６    プライミング電極駆動回路
１０７    プライミング電極駆動ＩＣ
１０８    導電線
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態におけるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法について、図面を用いて説明する。【００２３】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰ１０の構造を示す分解斜視図であり、図２は、同ＰＤＰ１０の断面図である。【００２４】
図１、図２に示すように、ＰＤＰ１０では、第１の基板であるガラス製の前面基板２１と第２の基板である背面基板３１とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオン（Ｎｅ）とキセノン（Ｘｅ）との混合ガスが封入されている。【００２５】
前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対が互いに平行に複数対形成されている。本実施の形態１においては、例えば走査電極２２−維持電極２３の順で構成された表示電極対に隣接する表示電極対は維持電極２３−走査電極２２の順で構成されている。そして、隣接する表示電極対の間のうち、走査電極２２が対向する側にはプライミング電極２９が表示電極対と平行に構成されている。したがって、前面基板２１上には、維持電極２３−走査電極２２−プライミング電極２９−走査電極２２−維持電極２３−維持電極２３−走査電極２２−プライミング電極２９−走査電極２２−維持電極２３−・・・となるように配列されている。【００２６】
走査電極２２と維持電極２３は、それぞれ透明電極２２ａ、２３ａとその透明電極２２ａ、２３ａ上に形成された金属母線２２ｂ、２３ｂとから構成されている。走査電極２２−走査電極２２間、および維持電極２３−維持電極２３間には黒色材料からなる光吸収層２８が設けられており、プライミング電極２９は走査電極２２−走査電極２２間に設けられた光吸収層２８上に金属母線を用いて構成されている。そして、これらの走査電極２２、維持電極２３、プライミング電極２９および光吸収層２８とを覆うように誘電体層２４および保護層２５が形成されている。【００２７】
背面基板３１上には、走査電極２２と交差する方向にデータ電極３２が互いに平行に複数形成され、データ電極３２を覆うように誘電体層３３が形成されている。そして表示電極対とデータ電極３２とが対向する位置に主放電セル４０を区画するとともに、プライミング電極２９とデータ電極３２とが対向する位置にプライミング放電セル４１ａを区画するように、誘電体層３３の上に隔壁３４が形成されている。【００２８】
隔壁３４は、データ電極３２と平行な方向に延びる縦壁部３４ａと、主放電セル４０を形成するとともに主放電セル４０の間に隙間部４１を形成する横壁部３４ｂとで構成されている。その結果、隔壁３４は走査電極２２と維持電極２３とからなる一対の表示電極対に沿って主放電セル４０を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部４１を形成している。隙間部４１のうち、２本の走査電極２２が隣り合う側に位置する隙間部４１の前面基板２１上にはプライミング電極２９が形成されており、この隙間部４１はプライミング放電セル４１ａとして働く。また、２本の維持電極２３が隣り合う側に位置する部分には隙間部４１ｂが形成される。すなわち、隙間部４１は、プライミング電極２９を有するプライミング放電セル４１ａと隙間部４１ｂとが交互に配列された構成となっている。【００２９】
そして、これら隔壁３４の頂部は前面基板２１に当接するように平坦に形成されている。これは、隣接する主放電セル４０の相互干渉を防ぐためであり、特に、書込み期間において、隣接する主放電セル４０の放電の影響を受けて誤書込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電によってプライミング放電セル４１ａに隣接する主放電セル４０の壁電荷が減少し書込み不良を生じる等の誤動作を防ぐためである。【００３０】
そして、隔壁３４により区画された主放電セル４０に対応する誘電体層３３の表面と隔壁３４の側面とには蛍光体層３５が設けられている。【００３１】
さらに本実施の形態１においては、プライミング放電セル４１ａにおける放電開始電圧を下げるために、ＡＣ型ＰＤＰの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料によってなるＭｇＯ粉末層３９を塗布している。したがって、ＭｇＯ粉末層３９は、プライミング電極２９とデータ電極３２との間に電圧を印加した場合に、ＭｇＯ粉末層３９からプライミング放電セル４１ａ内に効果的に２次電子を放出する機能を有している。この結果、本実施の形態１では、プライミング放電セル４１ａの長手方向に連続して形成されたＭｇＯ粉末層３９からプライミング放電セル４１ａ内に均一に２次電子を供給することができる。したがって、細長い形状を有するプライミング放電セル４１ａにおけるプライミング放電のばらつきを抑制し、各主放電セル４０に対して均一なプライミング放電を発生させることができる。また、プライミング放電の発生を促進し、プライミング放電に印加すべき電圧を低減することができる。【００３２】
なお、放電開始電圧を下げることができれば、ＭｇＯ粉末以外の物質、例えば、導電性物質、あるいは２次電子放出係数の大きい金属酸化物等をＭｇＯ粉末層３９に代えて塗布してもよい。２次電子放出係数の大なる材料としては、アルカリ金属の酸化物（例えば、Ｃｓ2Ｏ等）、アルカリ土類金属の酸化物（例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等）、希土類酸化物（例えば、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＣｅＯ２、Ｅｒ２Ｏ３、Ｌｕ２Ｏ３等）、または弗化物（例えば、ＬｉＦ、ＣａＦ2、ＭｇＦ2等）の少なくともいずれかを含む材料の使用が考えられる。【００３３】
あるいは、放電開始電圧を下げることができれば、必ずしもプライミング放電セル４１ａにＭｇＯ粉末層３９を設ける必要はなく、プライミング放電セル４１ａのプライミング電極２９−データ電極３２間の放電距離を短くした構造として放電開始電圧を下げる構成としてもよい。【００３４】
なお、ここではデータ電極３２を覆うように誘電体層３３を形成した構成を説明したが、誘電体層３３を形成しない構成としてもよい。また、図１、図２では隙間部４１側に蛍光体層３５を形成していないが、蛍光体層３５を形成する構成としてもよい。また、図１、図２ではプライミング放電セル４１ａにＭｇＯ粉末層３９を形成し隙間部４１ｂにはＭｇＯ粉末層３９を形成しない構成を説明したが、隙間部４１ｂにもＭｇＯ粉末層３９を形成する構成としてもよい。【００３５】
図３は、本発明の実施の形態１におけるＰＤＰ１０の電極配列図であり、図４は、本発明の実施の形態１におけるＰＤＰ１０のプライミング電極２９とプライミング電極駆動回路との接続の様子を示す平面図である。【００３６】
図３に示すように、ＰＤＰ１０には、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列され、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）とｎ／２行のプライミング電極ＰＲ１〜ＰＲｎ−１（図１のプライミング電極２９）とが維持電極ＳＵ１−走査電極ＳＣ１−プライミング電極ＰＲ１−走査電極ＳＣ２−維持電極ＳＵ２−維持電極ＳＵ３−走査電極ＳＣ３−プライミング電極ＰＲ３−走査電極ＳＣ４−維持電極ＳＵ４−・・・となるように配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む主放電セルＣｉ，ｊ（図１の主放電セル４０）が放電空間内にｍ×ｎ個形成されている。また、プライミング電極ＰＲｐ（ｐは奇数）とデータ電極Ｄ１〜Ｄｍとを含むプライミング放電セルＰＳｐ（図１のプライミング放電セル４１ａ）が放電空間内にｎ／２個形成されている。そして、書込み期間においてこのプライミング放電セルＰＳｐで発生したプライミングは、プライミング放電セルＰＳｐに隣接する主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍに供給される。【００３７】
また、図４に示すように、プライミング電極駆動回路１０６は複数のプライミング電極駆動ＩＣ１０７を有しており、プライミング電極駆動ＩＣ１０７とプライミング電極２９とが導電線１０８によって電気的に接続され、プライミング電極駆動ＩＣ１０７から出力されるプライミングパルス電圧が導電線１０８を介してプライミング電極２９に印加される。そして、本実施の形態１においては、プライミング電極ＰＲ１−プライミング電極ＰＲ３、プライミング電極ＰＲ５−プライミング電極ＰＲ７、というように隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続された構成となっている。したがって、１つのプライミング電極駆動ＩＣ１０７と２つのプライミング電極ＰＲｐ、ＰＲｐ＋２とを電気的に接続することができ、１つのプライミング電極駆動ＩＣ１０７から２つのプライミング電極ＰＲｐ、ＰＲｐ＋２にプライミングパルス電圧を同時に印加することができるように構成されている。これにより、主放電セル４０−隙間部４１ｂ−主放電セル４０を間に挟んで隣り合う２つのプライミング放電セル４１ａに同時にプライミング放電を発生させることができる。【００３８】
図５は、本発明の実施の形態１におけるＰＤＰ１０を用いたプラズマディスプレイ装置の構成の一例を示すブロック図である。プラズマディスプレイ装置１００は、入力される画像信号および同期信号に基づいてサブフィールド信号を作成する画像信号処理回路１０１、データ電極３２の駆動を行うデータ電極駆動回路１０２、走査電極２２の駆動を行う走査電極駆動回路１０４、維持電極２３の駆動を行う維持電極駆動回路１０５、プライミング電極２９の駆動を行うプライミング電極駆動回路１０６および入力される同期信号に基づいて各駆動回路を制御するためのタイミング制御信号を作成するタイミング制御回路１０３を有している。【００３９】
画像信号処理回路１０１は、入力される画像信号および同期信号に基づいて各画素の各サブフィールドにおける点灯・非点灯を制御するサブフィールド信号を作成し、データ電極駆動回路１０２に出力する。タイミング制御回路１０３は、入力される同期信号に基づいて、データ電極駆動回路１０２、走査電極駆動回路１０４、維持電極駆動回路１０５、プライミング電極駆動回路１０６にタイミング制御信号を出力する。【００４０】
データ電極駆動回路１０２は、入力されるサブフィールド信号およびタイミング制御信号に基づきＰＤＰ１０のデータ電極３２（図３のデータ電極Ｄ１〜Ｄｍ）に所定の駆動波形電圧を印加する。走査電極駆動回路１０４は、入力されるタイミング制御信号に基づきＰＤＰ１０の走査電極２２（図３の走査電極ＳＣ１〜ＳＣｎ）に所定の駆動波形電圧を印加する。維持電極駆動回路１０５は、入力されるタイミング制御信号に基づきＰＤＰ１０の維持電極２３（図３の維持電極ＳＵ１〜ＳＵｎ）に所定の駆動波形電圧を印加する。【００４１】
プライミング電極駆動回路１０６は、プライミング電極２９の総数の２分の１の数のプライミング電極駆動ＩＣ１０７を備えている。そして、１つのプライミング電極駆動ＩＣ１０７に２つのプライミング電極２９が電気的に接続され、１つのプライミング電極駆動ＩＣ１０７が２つのプライミング電極２９を同時に駆動することができる。そして、プライミング電極駆動回路１０６は、入力されるタイミング制御信号に基づきＰＤＰ１０のプライミング電極２９（図３のプライミング電極ＰＲ１〜ＰＲｎ−１）に所定の駆動波形電圧を印加する。また、データ電極駆動回路１０２、走査電極駆動回路１０４、維持電極駆動回路１０５、プライミング電極駆動回路１０６にはそれぞれ電源回路（図示せず）から必要な電力が供給されている。【００４２】
次に、本発明の実施の形態１におけるＰＤＰ１０を駆動するための駆動波形とそのタイミングについて、ＰＤＰ１０の動作とともに説明する。図６は、本発明の実施の形態１におけるＰＤＰ１０の駆動波形図である。なお、１フィールド期間は複数のサブフィールドから構成され、それぞれのサブフィールドは、初期化期間、奇数ライン書込み期間、プライミング放電セル初期化期間（図面中には「初期化期間（プライミング）」と記す）、偶数ライン書込み期間、維持期間を有する。また、本発明の実施の形態１においては、１フィールドを構成する複数のサブフィールドのうち最初のサブフィールドの初期化期間では画像表示にかかわる全ての主放電セル４０で初期化放電を発生させる全セル初期化動作を行い、２番目以降のサブフィールドではその直前のサブフィールドの維持期間で維持放電を行った主放電セル４０に対して選択的に初期化放電を発生させる選択初期化動作を行うものとする。また、全セル初期化期間を便宜上２つに分けて前半部、後半部と呼ぶことにする。【００４３】
図６に示すように、１フィールドを構成する最初のサブフィールドの初期化期間前半部では、まず、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには電圧Ｖｉ１から、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。また、プライミング電極ＰＲ１〜ＰＲｎ−１にも走査電極ＳＣ１〜ＳＣｎと同様の傾斜波形電圧を印加する。すると、主放電セルＣｉ，ｊ内部では、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こり、プライミング放電セル４１a内部では、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部およびプライミング電極ＰＲ１〜ＰＲｎ−１上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う保護層２５や蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。【００４４】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。また、プライミング電極ＰＲ１〜ＰＲｎ−１にも走査電極ＳＣ１〜ＳＣｎと同様の傾斜波形電圧を印加する。すると、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍ、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は次の書込み動作に適した値に調整され、プライミング電極ＰＲ１〜ＰＲｎ−１上部の壁電圧もプライミング動作に適した値に調整される。以上により画像表示にかかわる全放電セルを初期化放電させる全セル初期化動作が終了する。【００４５】
続く奇数ライン書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。これは、後述する書込みパルス電圧Ｖｄの印加にともなって不要な放電を発生させないためである。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。【００４６】
このとき、本構成ではプライミング放電セル内に２次電子放出係数の高いＭｇＯ粉末層３９を形成しているので、安定した放電を低電圧で発生させることができるようになり、その結果、放電開始電圧のばらつきが低減され、動作マージンを大きくすることができる。また、放電を低電圧で発生させることができるので放電の強度を小さくすることができ、プライミング放電セル４１ａにおける放電の他への影響、例えばクロストーク等を抑制することができる。また、従来と同じ放電電圧とする場合は、従来よりも放電の動作マージンを大きくすることができる。印加電圧を調整することにより、クロストークの抑制効果と動作マージン増大の効果を併用することもできる。このことにより、高精細度のＰＤＰにおいても、書込み特性をより安定化させることができる。【００４７】
そして、このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。【００４８】
次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち１行目に表示すべき画像信号に対応するデータ電極Ｄｋ（Ｄｋはデータ電極Ｄ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極を表す）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ１との交差部に対応する主放電セルＣ１，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ１，ｋの走査電極ＳＣ１上部に正の壁電圧が蓄積され、維持電極ＳＵ１上部に負電圧が蓄積されて、１行目の主放電セルＣ１，１〜Ｃ１，ｍにおける書込み動作が終了する。ここで、主放電セルＣ１，ｋの書込み放電は、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００４９】
なお、本発明の実施の形態１においては、プライミング電極ＰＲ１、ＰＲ３にプライミングパルス電圧Ｖｐを印加している期間と１行目の走査電極ＳＣ１に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間があるが、これは、プライミング放電の発生後、できるだけ速やかに１行目の主放電セルＣ１，１〜Ｃ１，ｍおよび３行目の主放電セルＣ３，１〜Ｃ３，ｍへの書込み動作を行うためである。また、１行目の主放電セルＣ１，１〜Ｃ１，ｍへの書込み動作がこれによって実質的に影響を受けることはない。また、本実施の形態１においては、プライミングパルス幅を書込みパルス幅の２乃至３倍に設定している。また、本実施の形態１では、電極ＰＲ１〜ＰＲｎ−１を駆動するプライミング電極駆動回路１０６を他の駆動回路と独立して設けているので、プライミングパルス電圧の印加のタイミングやプライミングパルス幅等を任意に設定し、上述したような駆動を実現することができる。【００５０】
次に、３行目の走査電極ＳＣ３に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち３行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ３との交差部に対応する主放電セルＣ３，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ３，ｋの走査電極ＳＣ３上部に正の壁電圧が蓄積され、維持電極ＳＵ３上部に負電圧が蓄積されて、３行目の主放電セルＣ３，１〜Ｃ３，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ３，ｋの書込み放電も、プライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００５１】
次に、５行目の走査電極ＳＣ５への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。【００５２】
そして、上述と同様に５行目の走査電極ＳＣ５に負の走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち５行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ５，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ５，ｋの走査電極ＳＣ５上部に正の壁電圧が蓄積され、維持電極ＳＵ５上部に負電圧が蓄積されて、５行目の主放電セルＣ５，１〜Ｃ５，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ５，ｋの書込み放電も、上述と同様にプライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００５３】
また、プライミング放電の発生後できるだけ速やかに５行目の主放電セルＣ５，１〜Ｃ５，ｍおよび７行目の主放電セルＣ７，１〜Ｃ７，ｍへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と５行目の走査電極ＳＣ５に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、５行目の主放電セルＣ５，１〜Ｃ５，ｍへの書込み動作がこれによって実質的に影響を受けることはない。【００５４】
引き続き、７行目の走査電極ＳＣ７に走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち７行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ７，ｋで書込み放電を発生させ、７行目の主放電セルＣ７，１〜Ｃ７，ｍにおける書込み動作が終了する。【００５５】
次に、９行目の走査電極ＳＣ９への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加する。以下、上述と同様の奇数行目の主放電セルへの書込み動作と次のプライミング放電の発生の繰り返しを全ての奇数行目の主放電セルへの書込み動作が終了するまで行う。【００５６】
このように、本発明の実施の形態１では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２にプライミング放電を発生させ、プライミング放電セルＰＳｐ、ＰＳｐ＋２に隣接する奇数行目の主放電セルＣｐ，ｋ、Ｃｐ＋２，ｋに順次書込み放電を発生させるとともに、ｐ＋４行目の走査電極ＳＣｐ＋４への走査パルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加という動作の繰り返しを全ての奇数行目の主放電セルへの書込み動作が終了するまで行う。なお、このときのそれぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。【００５７】
奇数ライン書込み期間の終了後は、続く偶数ラインへの書込み動作を行う前にプライミング放電セル初期化動作を行い、プライミング放電セルＰＳ１〜ＰＳｎ−１内の壁電荷の再調整を行う。このプライミング放電セル初期化期間では、まずプライミング電極ＰＲ１〜ＰＲｎ−１に電圧Ｖｐ１を印加してプライミング放電セルＰＳ１〜ＰＳｎ−１内部で放電を発生させ、プライミング放電セルＰＳ１〜ＰＳｎ−１内部のプライミング電極ＰＲ１〜ＰＲｎ−１上部には負の壁電圧、データ電極Ｄ１〜Ｄｍ上部には正の壁電圧を蓄積する。【００５８】
次に、プライミング電極ＰＲ１〜ＰＲｎ−１に、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下となる電圧Ｖｐ２から放電開始電圧を超える電圧Ｖｐ３に向かって緩やかに下降する傾斜波形電圧を印加する。すると、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間で微弱な初期化放電が起こる。そして、プライミング電極ＰＲ１〜ＰＲｎ−１上部の負の壁電圧およびデータ電極Ｄ１〜Ｄｍ上部の正の壁電圧は次の書込み期間におけるプライミング動作に適した値に調整される。なお、これらプライミング放電セルＰＳ１〜ＰＳｎ−１内部で発生した放電は主放電セルＣｐ，１〜Ｃｐ，ｍ内部の壁電圧には実質的な影響を与えない。【００５９】
偶数ライン書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。これは、奇数ライン書込み期間における動作と同様に書込みパルス電圧Ｖｄの印加にともなって不要な放電を発生させないためである。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に奇数ライン書込み期間と同様の負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。【００６０】
次に、２行目の走査電極ＳＣ２に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち２行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ２との交差部に対応する主放電セルＣ２，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ２，ｋの走査電極ＳＣ２上部に正の壁電圧が蓄積され、維持電極ＳＵ２上部に負電圧が蓄積されて、２行目の主放電セルＣ２，１〜Ｃ２，ｍにおける書込み動作が終了する。ここで、主放電セルＣ２，ｋの書込み放電は、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００６１】
また、プライミング放電の発生後できるだけ速やかに２行目の主放電セルＣ２，１〜Ｃ２，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍへの書込み動作を行うために、プライミング電極ＰＲ１、ＰＲ３にプライミングパルス電圧Ｖｐを印加している期間と２行目の走査電極ＳＣ２に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、２行目の主放電セルＣ２，１〜Ｃ２，ｍへの書込み動作がこれによって実質的に影響を受けることはない。【００６２】
次に、４行目の走査電極ＳＣ４に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち４行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ４との交差部に対応する主放電セルＣ４，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ４，ｋの走査電極ＳＣ４上部に正の壁電圧が蓄積され、維持電極ＳＵ４上部に負電圧が蓄積されて、４行目の主放電セルＣ４，１〜Ｃ４，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ４，ｋの書込み放電も、プライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００６３】
次に、６行目の走査電極ＳＣ６への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。【００６４】
そして、上述と同様に６行目の走査電極ＳＣ６に負の走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち６行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ６，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ６，ｋの走査電極ＳＣ６上部に正の壁電圧が蓄積され、維持電極ＳＵ６上部に負電圧が蓄積されて、６行目の主放電セルＣ６，１〜Ｃ６，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ６，ｋの書込み放電も、上述と同様にプライミング電極ＰＲ６とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。【００６５】
また、プライミング放電の発生後できるだけ速やかに６行目の主放電セルＣ６，１〜Ｃ６，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と６行目の走査電極ＳＣ６に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、６行目の主放電セルＣ６，１〜Ｃ６，ｍへの書込み動作がこれによって実質的に影響を受けることはない。【００６６】
引き続き、８行目の走査電極ＳＣ８に走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち８行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ８，ｋで書込み放電を発生させ、８行目の主放電セルＣ８，１〜Ｃ８，ｍにおける書込み動作が終了する。【００６７】
次に、１０行目の走査電極ＳＣ１０への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加する。以下、上述と同様の偶数行目の主放電セルへの書込み動作と次のプライミング放電の発生の繰り返しを全ての偶数行目の主放電セルへの書込み動作が終了するまで行う。【００６８】
このように、本発明の実施の形態１では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２にプライミング放電を発生させ、プライミング放電セルＰＳｐ、ＰＳｐ＋２に隣接する偶数行目の主放電セルＣｐ＋１，ｋ、Ｃｐ＋３，ｋに順次書込み放電を発生させるとともに、ｐ＋４行目の走査電極ＳＣｐ＋４への書込みパルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加という動作の繰り返しを全ての偶数行目の主放電セルへの書込み動作が終了するまで行う。なお、このときのそれぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。このように、本発明の実施の形態１においては、まず奇数行目の主放電セルへの書込み動作を行った後偶数行目の主放電セルへの書込み動作を行うことで、全ての主放電セルへの書込み動作を行う構成としている。【００６９】
なお、本発明の実施の形態１においては、プライミングパルス電圧Ｖｐと走査パルス電圧Ｖａとは互いに等しい電圧値であってもかまわない。また、プライミングパルス幅と走査パルス幅とを互いに等しくし、ｐ＋２行目の走査電極ＳＣｐ＋２への書込みパルス電圧Ｖａの印加と同時にプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐを印加する構成であってもかまわない。【００７０】
続く維持期間においては、走査電極ＳＣ１〜ＳＣｎ、プライミング電極ＰＲ１〜ＰＲｎ−１および維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に一旦戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加する。このとき、書込み放電を起こした主放電セルＣｉ，ｊにおける走査電極ＳＣｉ上部と維持電極ＳＵｉ上部との間の電圧は、維持パルス電圧Ｖｓに加えて、書込み期間において走査電極ＳＣｉ上部および維持電極ＳＵｉ上部に蓄積された壁電圧が加算されるので、放電開始電圧を超え維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルス電圧を交互に印加することにより、書込み放電を起こした主放電セルＣｉ，ｊに対して維持パルスの回数だけ維持放電が継続して行われる。【００７１】
続くサブフィールドの初期化期間（図示せず）では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎとプライミング電極ＰＲ１〜ＰＲｎ−１には電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セルＣｉ，ｋの走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部および維持電極ＳＵ１〜ＳＵｎ上部の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極ＰＲ１〜ＰＲｎ−１上部の正の壁電圧もプライミング動作に適した値に調整される。【００７２】
なお、この後に続く奇数ライン書込み期間、プライミング放電セル初期化期間、偶数ライン書込み期間、維持期間、および続くサブフィールドの駆動波形とＰＤＰ１０の動作は上述と同様である。【００７３】
なお、初期化期間、維持期間においてはプライミング電極ＰＲ１〜ＰＲｎ−１に走査電極ＳＣ１〜ＳＣｎとほぼ同様の駆動波形電圧を印加しているが、これは、走査電極ＳＣｐ、ＳＣｐ＋１とプライミング電極ＰＲｐとの距離が近いため、これらの電極間で不要な放電を発生させないためである。また、書込み期間および維持期間の最初のパルス電圧印加時にプライミング放電セル内部で画像表示に関係しない放電が発生する場合があるが、プライミング放電セルには光吸収層２８が設けてあるので、このときに発生する発光がＰＤＰ１０外部に漏れる可能性は非常に低く、たとえ漏れたとしてもそれが画像に与える影響は実質的に無視することができる。そして、書込み期間において、それぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。【００７４】
また、走査電極ＳＣ３に走査パルス電圧Ｖａを印加している時間とプライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している時間、走査電極ＳＣ７に走査パルス電圧Ｖａを印加している時間とプライミング電極ＰＲ９、ＰＲ１１にプライミングパルス電圧Ｖｐを印加している時間等、走査パルス電圧Ｖａを印加している時間とプライミングパルス電圧Ｖｐを印加している時間とに重なりを設けているので、１行目と３行目のプライミング放電を除いて、プライミング放電のための時間を新たに設ける必要はない。これにより、パネルの駆動時間を延ばすことなくプライミング放電を発生させることが可能となる。【００７５】
このように、本発明の実施の形態１では、２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２でプライミング放電を同時に発生させ、それぞれのプライミング放電セルに隣接する４つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにプライミングを供給し、まず奇数行目の主放電セルの書込み動作（主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍにおける書込み動作）を順次行う。その後、続く２つのプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６におけるプライミング放電の同時発生とそのプライミング放電セルに隣接した奇数行目の主放電セルにおける順次の書込み動作という同様の動作の繰り返しを、全ての奇数行目の主放電セルにおける書込み動作が終了するまで行う。そして、奇数行目の主放電セルの書込み動作の終了後に一旦プライミング放電セルＰＳ１〜ＰＳｎ−１の初期化をして、再度２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２においてプライミング放電を発生させ、今度はそのプライミング放電セルに隣接した偶数行目の主放電セルにおける書込み動作（主放電セルＣｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにおける書込み動作）を順次行う。そして、続く２つのプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６におけるプライミング放電の同時発生とそのプライミング放電セルに隣接した偶数行目の主放電セルにおける連続した書込み動作という同様の動作の繰り返しを、全ての偶数行目の主放電セルにおける書込み動作が終了するまで行う。【００７６】
本発明の実施の形態１においてこのような駆動を行うのは以下のような理由による。プライミング放電によって主放電セル内に供給されたプライミングは時間の経過とともに急速に失われていく。そこで、本発明者は、１回のプライミング放電によって主放電セル内に供給されたプライミングの残留期間、すなわち、放電遅れが小さく安定した書込み放電を発生させるために十分な量のプライミングが残留している期間がどれ位なのかを確認する実験を行った。この実験の結果、少なくとも書込みパルス２回分に相当する期間は十分な量のプライミングが主放電セル内に残留していることがわかった。【００７７】
一方、１つのプライミング電極駆動ＩＣ１０７を用いて複数のプライミング電極２９を駆動させるような構成にすることができれば、プライミング電極駆動ＩＣ１０７の総数を削減することができる。【００７８】
そこで、本発明の実施の形態１では、主放電セル内に供給されたプライミングが少なくとも書込みパルス２回分に相当する期間は十分に残留しているという実験結果に基づき、２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２を１つのプライミング電極駆動ＩＣ１０７で駆動させることができる上述のような駆動方法とした。これにより、書込み動作の駆動電圧マージンを狭めることなく放電遅れの小さい安定した書込み放電を発生させることができ、さらにプライミング電極駆動ＩＣ１０７の数をプライミング電極２９の総数の半分に削減することができる。【００７９】
なお、実施の形態１において図６を用いて説明した駆動方法では、まず奇数行目の主放電セルの書込み動作を行い、その後偶数行目の主放電セルの書込み動作を行う構成を説明したが、先に偶数行目の主放電セルの書込み動作を行い、その後奇数行目の主放電セルの書込み動作を行う構成としても同様の効果を得ることができる。【００８０】
また、この駆動方法は、主放電セル内に供給されたプライミングが少なくとも書込みパルス２回分に相当する期間十分に残留している場合の例として示したものであるが、例えば、少なくとも書込みパルス４回分に相当する期間プライミングが主放電セル内に十分に残留しているような場合には、次のような駆動方法とすることもできる。【００８１】
図７は、本発明の実施の形態１におけるＰＤＰ１０の駆動方法の他の例を示した駆動波形図である。なお、図７に示す駆動波形図では、１フィールド期間を構成する複数のサブフィールドがそれぞれ初期化期間、書込み期間、維持期間を有しているが、図６に示した駆動波形図のように、書込み期間は奇数ライン書込み期間と偶数ライン書込み期間とに分かれてはおらず、また、プライミング放電セル初期化期間も備えていない。しかし、１フィールドを構成する複数のサブフィールドのうち最初のサブフィールドの初期化期間では画像表示にかかわる全ての主放電セル４０で初期化放電を発生させる全セル初期化動作を行い、２番目以降のサブフィールドではその直前のサブフィールドの維持期間で維持放電を行った主放電セル４０に対して選択的に初期化放電を発生させる選択初期化動作を行うことや、初期化期間および維持期間における駆動波形は図６を用いての説明と同様であるので、ここでは、書込み期間における説明のみを行う。なお、書込み期間における走査パルス幅と走査パルス電圧Ｖａおよびプライミングパルス幅とプライミングパルス電圧Ｖｐも図６を用いての説明と同様である。【００８２】
図７に示すように、書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。【００８３】
そして、このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。【００８４】
次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち１行目に表示すべき画像信号に対応するデータ電極Ｄｋ（Ｄｋはデータ電極Ｄ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極を表す）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ１との交差部に対応する主放電セルＣ１，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ１，ｋの走査電極ＳＣ１上部に正の壁電圧が蓄積され、維持電極ＳＵ１上部に負電圧が蓄積されて、１行目の主放電セルＣ１，１〜Ｃ１，ｍにおける書込み動作が終了する。【００８５】
次に、２行目の走査電極ＳＣ２に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち２行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ２との交差部に対応する主放電セルＣ２，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ２，ｋの走査電極ＳＣ２上部に正の壁電圧が蓄積され、維持電極ＳＵ２上部に負電圧が蓄積されて、２行目の主放電セルＣ２，１〜Ｃ２，ｍにおける書込み動作が終了する。【００８６】
次に、３行目の走査電極ＳＣ３に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち３行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ３との交差部に対応する主放電セルＣ３，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ３，ｋの走査電極ＳＣ３上部に正の壁電圧が蓄積され、維持電極ＳＵ３上部に負電圧が蓄積されて、３行目の主放電セルＣ３，１〜Ｃ３，ｍにおける書込み動作が終了する。【００８７】
次に、４行目の走査電極ＳＣ４に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち４行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ４との交差部に対応する主放電セルＣ４，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ４，ｋの走査電極ＳＣ４上部に正の壁電圧が蓄積され、維持電極ＳＵ４上部に負電圧が蓄積されて、４行目の主放電セルＣ４，１〜Ｃ４，ｍにおける書込み動作が終了する。【００８８】
ここでの主放電セルＣ１，ｋ〜Ｃ４，ｋの書込み放電も、プライミング電極ＰＲ１〜ＰＲ４とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので、上述の説明と同様に放電遅れが小さく安定した放電となる。【００８９】
また、５行目の走査電極ＳＣ５への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。なお、プライミング放電の発生後できるだけ速やかに５行目以降の主放電セルへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と５行目の走査電極ＳＣ５に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、５行目の主放電セルＣ５，１〜Ｃ５，ｍへの書込み動作がこれによって実質的に影響を受けることはない。【００９０】
続いて、５行目の走査電極ＳＣ５、６行目の走査電極ＳＣ６、７行目の走査電極ＳＣ７、８行目の走査電極ＳＣ８に負の走査パルス電圧Ｖａを順次印加し、それぞれ走査パルス電圧Ｖａの印加と同時に、データ電極Ｄ１〜Ｄｍのうち５行目〜８行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ５，ｋ〜Ｃ８，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ５，ｋ〜Ｃ８，ｋの走査電極ＳＣ５〜ＳＣ８上部に正の壁電圧が蓄積され、維持電極ＳＵ５〜ＳＵ８上部に負電圧が蓄積されて、５行目〜８行目の主放電セルＣ５，１〜Ｃ５，ｍ、Ｃ６，１〜Ｃ６，ｍ、Ｃ７，１〜Ｃ７，ｍ、Ｃ８，１〜Ｃ８，ｍにおける書込み動作が順次終了する。【００９１】
また、９行目の走査電極ＳＣ９への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加し、以下、上述と同様の書込み動作を繰り返す。【００９２】
このように、図７に示した駆動方法では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加して２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２でプライミング放電を同時に発生させて、それぞれのプライミング放電セルに隣接する４つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにプライミングを供給する。そして、プライミングが供給された主放電セルにおいて書込み動作（主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにおける書込み動作）を順次行う。また、ｐ＋４行目の走査電極ＳＣｐ＋４への書込みパルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加を行いプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６でプライミング放電を発生させる。そしてこれらプライミング放電の発生とそのプライミング放電セルに隣接した主放電セルにおける順次の書込み動作という一連の動作の繰り返しを、全ての主放電セルにおける書込み動作が終了するまで行う。【００９３】
なお、図７に示したＰＤＰ１０の駆動方法は、少なくとも書込みパルス４回分に相当する期間プライミングが主放電セル内に十分に残留しているような場合でないと用いることができないが、１回の書込み期間でそれぞれのプライミング電極には１回だけしかプライミングパルス電圧を印加しなくてよいので、プライミング放電セル初期化期間が不要となり、その分サブフィールド期間を短縮することができる。また、１回の書込み期間で同一のプライミング電極に印加されるプライミングパルス電圧Ｖｐの回数は１回でよいので、その分の消費電力を削減することができる。【００９４】
なお、実施の形態１では、最初のサブフィールドの初期化期間は全ての主放電セルで初期化放電を行う全セル初期化動作を行い、次のサブフィールド以降の初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして動作説明をしたが、これらの初期化動作は任意に組み合わせてもよい。【００９５】
また、実施の形態１においては、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加した後、続く２つのプライミング電極ＰＲｐ＋４、ＰＲｐ＋６に同時にプライミングパルス電圧Ｖｐを印加する構成を説明したが、何らこの構成に限定されるものではなく、例えばプライミング電極ＰＲｐ、ＰＲｐ＋２にプライミングパルス電圧Ｖｐを印加した後、プライミング電極ＰＲｐ、ＰＲｐ＋２から離れた位置に配置された２つのプライミング電極ＰＲｐ＋２ｎ、ＰＲｐ＋２（ｎ＋１）（ｎは、１回の書込み期間内で同一のプライミング電極にプライミングパルス電圧が重複して印加されないように選ばれる整数）にプライミングパルス電圧Ｖｐを印加する構成であってもよい。【００９６】
また、実施の形態１においては、隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続された構成を図４に示して説明したが、何らこの構成に限定されるものではなく、１つのプライミング電極駆動ＩＣ１０７が複数のプライミング電極を駆動できる構成であればよい。【００９７】
図８は、本発明の実施の形態１におけるＰＤＰ１０の他の例におけるプライミング電極２９とプライミング電極駆動回路１０６との接続の様子を示す平面図である。例えば、図８に示すように隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続されていなくとも、１つのプライミング電極駆動ＩＣ１０７と複数のプライミング電極２９とが導電線１０８によって電気的に接続されていれば上述と同様の駆動を行うことができる。【００９８】
なお、実施の形態１においては、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加する構成を説明したが、何らこの構成に限定するものではなく、書込みパルスのパルス幅を比較的狭くできる、あるいは主放電セルに供給されたプライミングの残留時間を比較的長くすることができる等の理由でプライミングの残留時間内により多くの書込み動作を行うことができる場合には、１つのプライミング電極駆動ＩＣ１０７から３つ、あるいはそれ以上のプライミング電極に同時にプライミングパルス電圧を印加する構成としてもよい。書込みパルス３回分に相当する期間主放電セル内に十分な量のプライミングが残留しているのであれば、例えば次のような書込み動作を行わせることもできる。【００９９】
すなわち、まず３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。次にプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に隣接する主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍのうちの奇数行目の３つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍに順次書込み放電を発生させる。そして、全ての奇数行目の主放電セルの書込み動作が終了した後にプライミング放電セルの初期化動作を行い、その後、再度３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。そして今度は主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍのうちの偶数行目の３つの主放電セルＣｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍに順次書込み放電を発生させる。こうして全ての偶数行目の主放電セルの書込み動作が終了すれば全ての主放電セルでの書込み動作が完了する。【０１００】
あるいは、書込みパルス６回分に相当する期間主放電セル内に十分な量のプライミングが残留しているのであれば、例えば次のような書込み動作を行わせることもできる。すなわち、３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。次にプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に隣接する６つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍに順次書込み放電を発生させる。そして、これらの駆動方法を行うことができれば、プライミング電極駆動ＩＣ１０７の総数をプライミング電極の総数の３分の１に削減することができる。１つのプライミング電極駆動ＩＣが駆動するプライミング電極の数をさらに多くすることができれば、その分プライミング電極駆動ＩＣの総数を削減することができる。
【産業上の利用可能性】
【０１０１】
本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるので、壁掛けテレビや大型モニター等に用いられるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法として有用である。
【図１】
2007069687.tif 000003
【図２】
2007069687.tif 000004
【図３】
2007069687.tif 000005
【図４】
2007069687.tif 000006
【図５】
2007069687.tif 000007
【図６】
2007069687.tif 000008
【図７】
2007069687.tif 000009
【図８】
2007069687.tif 000010
【手続補正書】
【提出日】平成19年4月16日(2007.4.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
隣り合う少なくとも２つの前記プライミング電極が互いに電気的に接続されていることを特徴とする
プラズマディスプレイパネル。
【請求項２】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備えたプラズマディスプレイパネルを有し、
隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧が印加されることを特徴とする
プラズマディスプレイ装置。
【請求項３】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
１フィールドを初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成されたプラズマディスプレイパネルの駆動方法において、
前記書込み期間に、隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧を印加するステップと、
前記主放電セルを間に挟んで隣り合う少なくとも２つの前記プライミング放電セルに同時にプライミング放電を発生させるステップとを有する
プラズマディスプレイパネルの駆動方法。
【請求項４】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルのうち第１に奇数行目または偶数行目の前記主放電セルに順次書込み放電を発生させるステップと、
前記プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに対して再度プライミング放電を発生させるステップと、
順次書込み放電を発生させるステップとを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルに対して順次書込み放電を発生させるステップを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルにおいて、
前記順次書込み放電を発生させる書込みパルス幅がプライミング放電を発生させてから時間が経過するのに伴って長くなる
請求項４または請求項５のいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記書込み期間が全ての前記主放電セルにおいて完了した後は、前記維持期間が全ての前記主放電セルにおいて同時に開始する
請求項３から請求項５までのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【手続補正書】
【提出日】平成20年2月14日(2008.2.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
隣り合う少なくとも２つの前記プライミング電極が互いに電気的に接続されていることを特徴とする
プラズマディスプレイパネル。
【請求項２】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備えたプラズマディスプレイパネルを有し、
隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧が印加されることを特徴とする
プラズマディスプレイ装置。
【請求項３】
第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、
前記第１の基板上において、前記表示電極対のうち隣り合う表示電極対の間に前記表示電極対と平行に配置されたプライミング電極と、
放電空間を挟んで前記第１の基板に対向配置された第２の基板上に、前記表示電極対と交差する方向に配置されたデータ電極と、
前記表示電極対と前記データ電極とが対向する位置に主放電セルを区画するとともに、前記プライミング電極と前記データ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、
１フィールドを初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成されたプラズマディスプレイパネルの駆動方法において、
前記書込み期間に、隣り合う少なくとも２つの前記プライミング電極に同時にプライミングパルス電圧を印加するステップと、
前記主放電セルを間に挟んで隣り合う少なくとも２つの前記プライミング放電セルに同時にプライミング放電を発生させるステップとを有する
プラズマディスプレイパネルの駆動方法。
【請求項４】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルのうち第１に奇数行目または偶数行目の前記主放電セルに順次書込み放電を発生させるステップと、
前記プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに対して再度プライミング放電を発生させるステップと、
順次書込み放電を発生させるステップとを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルに対して順次書込み放電を発生させるステップを備えた
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
プライミング放電を発生させた少なくとも２つの前記プライミング放電セルに隣接する少なくとも４つの前記主放電セルにおいて、
前記順次書込み放電を発生させる書込みパルス幅がプライミング放電を発生させてから時間が経過するのに伴って長くなる
請求項４または請求項５のいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記書込み期間が全ての前記主放電セルにおいて完了した後は、前記維持期間が全ての前記主放電セルにおいて同時に開始する
請求項３から請求項５までのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルおよびプラズマディスプレイ装置ならびにプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「ＰＤＰ」または「パネル」と略記する）は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。
【０００３】
パネルとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。
【０００４】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。
【０００５】
初期化期間では、全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルス電圧を印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルス電圧を印加し、走査電極とデータ電極との間で選択的に書込み放電を発生させ、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルス電圧を印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。
【０００６】
このように、画像信号に基づきＰＤＰに画像を正しく表示させるためには、書込み期間における選択的な書込み放電を確実に行うことが重要である。しかし、回路構成上の制約から書込みパルス電圧に高い電圧が使えない、あるいはデータ電極上に形成された蛍光体層が放電を起こり難くしている、あるいは近年のＰＤＰの大画面化に伴ない、データ電極の配線距離が延びて電極抵抗が増加している等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。
【０００７】
しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下する。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎる。
【０００８】
そこで、プライミング電極を設けてプライミング放電を発生させ、それによって発生したプライミングにより放電遅れを小さくするＰＤＰとその駆動方法が提案されている（例えば、特許文献１参照）。
【０００９】
しかしながら上述のＰＤＰにおいては、隣接する放電セルが相互干渉を起こし易く、特に書込み期間において、隣接する放電セルの書込み放電の影響を受けて誤書込み、あるいは書込み不良を生じる恐れがあり、そのため書込み動作の駆動電圧マージンが狭くなる。さらにそれぞれの走査電極に対する書込み動作の直前にプライミング放電を発生させるため、それぞれのプライミング電極を独立に駆動する必要があり、そのためにプライミング電極数と同数のプライミング電極を駆動するための回路が必要となる。
【特許文献１】特開平９−２４５６２７号公報
【発明の開示】
【００１０】
本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法を提供する。
【００１１】
本発明のＰＤＰは、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、隣り合う少なくとも２つのプライミング電極が互いに電気的に接続されていることを特徴とする。
【００１２】
この構成により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるプラズマディスプレイパネルを提供することができる。
【００１３】
また、本発明のプラズマディスプレイ装置は、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備えたＰＤＰを有し、隣り合う少なくとも２つのプライミング電極に同時にプライミングパルス電圧が印加されることを特徴とする。
【００１４】
この構成により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるプラズマディスプレイ装置を提供することができる。
【００１５】
また、本発明のＰＤＰの駆動方法は、第１の基板上に平行に配置された、表示電極対を構成する走査電極および維持電極と、第１の基板上において、表示電極対のうち隣り合う表示電極対の間に表示電極対と平行に配置されたプライミング電極と、放電空間を挟んで第１の基板に対向配置された第２の基板上に、表示電極対と交差する方向に配置されたデータ電極と、表示電極対とデータ電極とが対向する位置に主放電セルを区画するとともに、プライミング電極とデータ電極とが対向する位置にプライミング放電セルを区画する隔壁とを備え、１フィールドを初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成されたＰＤＰにおいて、書込み期間において、隣り合う少なくとも２つのプライミング電極に同時にプライミングパルス電圧を印加ステップと、主放電セルを間に挟んで隣り合う少なくとも２つのプライミング放電セルに同時にプライミング放電を発生させるステップとを有する。
【００１６】
この方法により、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰの駆動方法を提供することができる。
【００１７】
また、プライミング放電を発生させた少なくとも２つのプライミング放電セルに隣接する少なくとも４つの主放電セルにおいて、まず奇数行目または偶数行目の主放電セルに順次書込み放電を発生させ、残る主放電セルには、プライミング放電を発生させた少なくとも２つのプライミング放電セルにおいて再度プライミング放電を発生させた後で順次書込み放電を発生させてもよい。この方法によれば、プライミング電極を駆動するための駆動回路を削減するとともに安定して書込み放電を発生させることができる。
【００１８】
また、プライミング放電を発生させた少なくとも２つのプライミング放電セルに隣接する少なくとも４つの主放電セルにおいて順次書込み放電を発生させてもよい。この方法によれば、プライミング電極を駆動するための駆動回路を削減するとともにさらに効率よく安定して書込み放電を発生させることができる。
【００１９】
以上のように、本発明によれば、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態におけるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法について、図面を用いて説明する。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰ１０の構造を示す分解斜視図であり、図２は、同ＰＤＰ１０の断面図である。
【００２２】
図１、図２に示すように、ＰＤＰ１０では、第１の基板であるガラス製の前面基板２１と第２の基板である背面基板３１とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオン（Ｎｅ）とキセノン（Ｘｅ）との混合ガスが封入されている。
【００２３】
前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対が互いに平行に複数対形成されている。本実施の形態１においては、例えば走査電極２２−維持電極２３の順で構成された表示電極対に隣接する表示電極対は維持電極２３−走査電極２２の順で構成されている。そして、隣接する表示電極対の間のうち、走査電極２２が対向する側にはプライミング電極２９が表示電極対と平行に構成されている。したがって、前面基板２１上には、維持電極２３−走査電極２２−プライミング電極２９−走査電極２２−維持電極２３−維持電極２３−走査電極２２−プライミング電極２９−走査電極２２−維持電極２３−・・・となるように配列されている。
【００２４】
走査電極２２と維持電極２３は、それぞれ透明電極２２ａ、２３ａとその透明電極２２ａ、２３ａ上に形成された金属母線２２ｂ、２３ｂとから構成されている。走査電極２２−走査電極２２間、および維持電極２３−維持電極２３間には黒色材料からなる光吸収層２８が設けられており、プライミング電極２９は走査電極２２−走査電極２２間に設けられた光吸収層２８上に金属母線を用いて構成されている。そして、これらの走査電極２２、維持電極２３、プライミング電極２９および光吸収層２８とを覆うように誘電体層２４および保護層２５が形成されている。
【００２５】
背面基板３１上には、走査電極２２と交差する方向にデータ電極３２が互いに平行に複数形成され、データ電極３２を覆うように誘電体層３３が形成されている。そして表示電極対とデータ電極３２とが対向する位置に主放電セル４０を区画するとともに、プライミング電極２９とデータ電極３２とが対向する位置にプライミング放電セル４１ａを区画するように、誘電体層３３の上に隔壁３４が形成されている。
【００２６】
隔壁３４は、データ電極３２と平行な方向に延びる縦壁部３４ａと、主放電セル４０を形成するとともに主放電セル４０の間に隙間部４１を形成する横壁部３４ｂとで構成されている。その結果、隔壁３４は走査電極２２と維持電極２３とからなる一対の表示電極対に沿って主放電セル４０を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部４１を形成している。隙間部４１のうち、２本の走査電極２２が隣り合う側に位置する隙間部４１の前面基板２１上にはプライミング電極２９が形成されており、この隙間部４１はプライミング放電セル４１ａとして働く。また、２本の維持電極２３が隣り合う側に位置する部分には隙間部４１ｂが形成される。すなわち、隙間部４１は、プライミング電極２９を有するプライミング放電セル４１ａと隙間部４１ｂとが交互に配列された構成となっている。
【００２７】
そして、これら隔壁３４の頂部は前面基板２１に当接するように平坦に形成されている。これは、隣接する主放電セル４０の相互干渉を防ぐためであり、特に、書込み期間において、隣接する主放電セル４０の放電の影響を受けて誤書込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電によってプライミング放電セル４１ａに隣接する主放電セル４０の壁電荷が減少し書込み不良を生じる等の誤動作を防ぐためである。
【００２８】
そして、隔壁３４により区画された主放電セル４０に対応する誘電体層３３の表面と隔壁３４の側面とには蛍光体層３５が設けられている。
【００２９】
さらに本実施の形態１においては、プライミング放電セル４１ａにおける放電開始電圧を下げるために、ＡＣ型ＰＤＰの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料によってなるＭｇＯ粉末層３９を塗布している。したがって、ＭｇＯ粉末層３９は、プライミング電極２９とデータ電極３２との間に電圧を印加した場合に、ＭｇＯ粉末層３９からプライミング放電セル４１ａ内に効果的に２次電子を放出する機能を有している。この結果、本実施の形態１では、プライミング放電セル４１ａの長手方向に連続して形成されたＭｇＯ粉末層３９からプライミング放電セル４１ａ内に均一に２次電子を供給することができる。したがって、細長い形状を有するプライミング放電セル４１ａにおけるプライミング放電のばらつきを抑制し、各主放電セル４０に対して均一なプライミング放電を発生させることができる。また、プライミング放電の発生を促進し、プライミング放電に印加すべき電圧を低減することができる。
【００３０】
なお、放電開始電圧を下げることができれば、ＭｇＯ粉末以外の物質、例えば、導電性物質、あるいは２次電子放出係数の大きい金属酸化物等をＭｇＯ粉末層３９に代えて塗布してもよい。２次電子放出係数の大なる材料としては、アルカリ金属の酸化物（例えば、Ｃｓ2Ｏ等）、アルカリ土類金属の酸化物（例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等）、希土類酸化物（例えば、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＣｅＯ２、Ｅｒ２Ｏ３、Ｌｕ２Ｏ３等）、または弗化物（例えば、ＬｉＦ、ＣａＦ2、ＭｇＦ2等）の少なくともいずれかを含む材料の使用が考えられる。
【００３１】
あるいは、放電開始電圧を下げることができれば、必ずしもプライミング放電セル４１ａにＭｇＯ粉末層３９を設ける必要はなく、プライミング放電セル４１ａのプライミング電極２９−データ電極３２間の放電距離を短くした構造として放電開始電圧を下げる構成としてもよい。
【００３２】
なお、ここではデータ電極３２を覆うように誘電体層３３を形成した構成を説明したが、誘電体層３３を形成しない構成としてもよい。また、図１、図２では隙間部４１側に蛍光体層３５を形成していないが、蛍光体層３５を形成する構成としてもよい。また、図１、図２ではプライミング放電セル４１ａにＭｇＯ粉末層３９を形成し隙間部４１ｂにはＭｇＯ粉末層３９を形成しない構成を説明したが、隙間部４１ｂにもＭｇＯ粉末層３９を形成する構成としてもよい。
【００３３】
図３は、本発明の実施の形態１におけるＰＤＰ１０の電極配列図であり、図４は、本発明の実施の形態１におけるＰＤＰ１０のプライミング電極２９とプライミング電極駆動回路との接続の様子を示す平面図である。
【００３４】
図３に示すように、ＰＤＰ１０には、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列され、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）とｎ／２行のプライミング電極ＰＲ１〜ＰＲｎ−１（図１のプライミング電極２９）とが維持電極ＳＵ１−走査電極ＳＣ１−プライミング電極ＰＲ１−走査電極ＳＣ２−維持電極ＳＵ２−維持電極ＳＵ３−走査電極ＳＣ３−プライミング電極ＰＲ３−走査電極ＳＣ４−維持電極ＳＵ４−・・・となるように配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む主放電セルＣｉ，ｊ（図１の主放電セル４０）が放電空間内にｍ×ｎ個形成されている。また、プライミング電極ＰＲｐ（ｐは奇数）とデータ電極Ｄ１〜Ｄｍとを含むプライミング放電セルＰＳｐ（図１のプライミング放電セル４１ａ）が放電空間内にｎ／２個形成されている。そして、書込み期間においてこのプライミング放電セルＰＳｐで発生したプライミングは、プライミング放電セルＰＳｐに隣接する主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍに供給される。
【００３５】
また、図４に示すように、プライミング電極駆動回路１０６は複数のプライミング電極駆動ＩＣ１０７を有しており、プライミング電極駆動ＩＣ１０７とプライミング電極２９とが導電線１０８によって電気的に接続され、プライミング電極駆動ＩＣ１０７から出力されるプライミングパルス電圧が導電線１０８を介してプライミング電極２９に印加される。そして、本実施の形態１においては、プライミング電極ＰＲ１−プライミング電極ＰＲ３、プライミング電極ＰＲ５−プライミング電極ＰＲ７、というように隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続された構成となっている。したがって、１つのプライミング電極駆動ＩＣ１０７と２つのプライミング電極ＰＲｐ、ＰＲｐ＋２とを電気的に接続することができ、１つのプライミング電極駆動ＩＣ１０７から２つのプライミング電極ＰＲｐ、ＰＲｐ＋２にプライミングパルス電圧を同時に印加することができるように構成されている。これにより、主放電セル４０−隙間部４１ｂ−主放電セル４０を間に挟んで隣り合う２つのプライミング放電セル４１ａに同時にプライミング放電を発生させることができる。
【００３６】
図５は、本発明の実施の形態１におけるＰＤＰ１０を用いたプラズマディスプレイ装置の構成の一例を示すブロック図である。プラズマディスプレイ装置１００は、入力される画像信号および同期信号に基づいてサブフィールド信号を作成する画像信号処理回路１０１、データ電極３２の駆動を行うデータ電極駆動回路１０２、走査電極２２の駆動を行う走査電極駆動回路１０４、維持電極２３の駆動を行う維持電極駆動回路１０５、プライミング電極２９の駆動を行うプライミング電極駆動回路１０６および入力される同期信号に基づいて各駆動回路を制御するためのタイミング制御信号を作成するタイミング制御回路１０３を有している。
【００３７】
画像信号処理回路１０１は、入力される画像信号および同期信号に基づいて各画素の各サブフィールドにおける点灯・非点灯を制御するサブフィールド信号を作成し、データ電極駆動回路１０２に出力する。タイミング制御回路１０３は、入力される同期信号に基づいて、データ電極駆動回路１０２、走査電極駆動回路１０４、維持電極駆動回路１０５、プライミング電極駆動回路１０６にタイミング制御信号を出力する。
【００３８】
データ電極駆動回路１０２は、入力されるサブフィールド信号およびタイミング制御信号に基づきＰＤＰ１０のデータ電極３２（図３のデータ電極Ｄ１〜Ｄｍ）に所定の駆動波形電圧を印加する。走査電極駆動回路１０４は、入力されるタイミング制御信号に基づきＰＤＰ１０の走査電極２２（図３の走査電極ＳＣ１〜ＳＣｎ）に所定の駆動波形電圧を印加する。維持電極駆動回路１０５は、入力されるタイミング制御信号に基づきＰＤＰ１０の維持電極２３（図３の維持電極ＳＵ１〜ＳＵｎ）に所定の駆動波形電圧を印加する。
【００３９】
プライミング電極駆動回路１０６は、プライミング電極２９の総数の２分の１の数のプライミング電極駆動ＩＣ１０７を備えている。そして、１つのプライミング電極駆動ＩＣ１０７に２つのプライミング電極２９が電気的に接続され、１つのプライミング電極駆動ＩＣ１０７が２つのプライミング電極２９を同時に駆動することができる。そして、プライミング電極駆動回路１０６は、入力されるタイミング制御信号に基づきＰＤＰ１０のプライミング電極２９（図３のプライミング電極ＰＲ１〜ＰＲｎ−１）に所定の駆動波形電圧を印加する。また、データ電極駆動回路１０２、走査電極駆動回路１０４、維持電極駆動回路１０５、プライミング電極駆動回路１０６にはそれぞれ電源回路（図示せず）から必要な電力が供給されている。
【００４０】
次に、本発明の実施の形態１におけるＰＤＰ１０を駆動するための駆動波形とそのタイミングについて、ＰＤＰ１０の動作とともに説明する。図６は、本発明の実施の形態１におけるＰＤＰ１０の駆動波形図である。なお、１フィールド期間は複数のサブフィールドから構成され、それぞれのサブフィールドは、初期化期間、奇数ライン書込み期間、プライミング放電セル初期化期間（図面中には「初期化期間（プライミング）」と記す）、偶数ライン書込み期間、維持期間を有する。また、本発明の実施の形態１においては、１フィールドを構成する複数のサブフィールドのうち最初のサブフィールドの初期化期間では画像表示にかかわる全ての主放電セル４０で初期化放電を発生させる全セル初期化動作を行い、２番目以降のサブフィールドではその直前のサブフィールドの維持期間で維持放電を行った主放電セル４０に対して選択的に初期化放電を発生させる選択初期化動作を行うものとする。また、全セル初期化期間を便宜上２つに分けて前半部、後半部と呼ぶことにする。
【００４１】
図６に示すように、１フィールドを構成する最初のサブフィールドの初期化期間前半部では、まず、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには電圧Ｖｉ１から、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。また、プライミング電極ＰＲ１〜ＰＲｎ−１にも走査電極ＳＣ１〜ＳＣｎと同様の傾斜波形電圧を印加する。すると、主放電セルＣｉ，ｊ内部では、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こり、プライミング放電セル４１a内部では、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部およびプライミング電極ＰＲ１〜ＰＲｎ−１上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う保護層２５や蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。
【００４２】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。また、プライミング電極ＰＲ１〜ＰＲｎ−１にも走査電極ＳＣ１〜ＳＣｎと同様の傾斜波形電圧を印加する。すると、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍ、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は次の書込み動作に適した値に調整され、プライミング電極ＰＲ１〜ＰＲｎ−１上部の壁電圧もプライミング動作に適した値に調整される。以上により画像表示にかかわる全放電セルを初期化放電させる全セル初期化動作が終了する。
【００４３】
続く奇数ライン書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。これは、後述する書込みパルス電圧Ｖｄの印加にともなって不要な放電を発生させないためである。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。
【００４４】
このとき、本構成ではプライミング放電セル内に２次電子放出係数の高いＭｇＯ粉末層３９を形成しているので、安定した放電を低電圧で発生させることができるようになり、その結果、放電開始電圧のばらつきが低減され、動作マージンを大きくすることができる。また、放電を低電圧で発生させることができるので放電の強度を小さくすることができ、プライミング放電セル４１ａにおける放電の他への影響、例えばクロストーク等を抑制することができる。また、従来と同じ放電電圧とする場合は、従来よりも放電の動作マージンを大きくすることができる。印加電圧を調整することにより、クロストークの抑制効果と動作マージン増大の効果を併用することもできる。このことにより、高精細度のＰＤＰにおいても、書込み特性をより安定化させることができる。
【００４５】
そして、このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。
【００４６】
次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち１行目に表示すべき画像信号に対応するデータ電極Ｄｋ（Ｄｋはデータ電極Ｄ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極を表す）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ１との交差部に対応する主放電セルＣ１，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ１，ｋの走査電極ＳＣ１上部に正の壁電圧が蓄積され、維持電極ＳＵ１上部に負電圧が蓄積されて、１行目の主放電セルＣ１，１〜Ｃ１，ｍにおける書込み動作が終了する。ここで、主放電セルＣ１，ｋの書込み放電は、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００４７】
なお、本発明の実施の形態１においては、プライミング電極ＰＲ１、ＰＲ３にプライミングパルス電圧Ｖｐを印加している期間と１行目の走査電極ＳＣ１に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間があるが、これは、プライミング放電の発生後、できるだけ速やかに１行目の主放電セルＣ１，１〜Ｃ１，ｍおよび３行目の主放電セルＣ３，１〜Ｃ３，ｍへの書込み動作を行うためである。また、１行目の主放電セルＣ１，１〜Ｃ１，ｍへの書込み動作がこれによって実質的に影響を受けることはない。また、本実施の形態１においては、プライミングパルス幅を書込みパルス幅の２乃至３倍に設定している。また、本実施の形態１では、電極ＰＲ１〜ＰＲｎ−１を駆動するプライミング電極駆動回路１０６を他の駆動回路と独立して設けているので、プライミングパルス電圧の印加のタイミングやプライミングパルス幅等を任意に設定し、上述したような駆動を実現することができる。
【００４８】
次に、３行目の走査電極ＳＣ３に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち３行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ３との交差部に対応する主放電セルＣ３，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ３，ｋの走査電極ＳＣ３上部に正の壁電圧が蓄積され、維持電極ＳＵ３上部に負電圧が蓄積されて、３行目の主放電セルＣ３，１〜Ｃ３，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ３，ｋの書込み放電も、プライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００４９】
次に、５行目の走査電極ＳＣ５への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。
【００５０】
そして、上述と同様に５行目の走査電極ＳＣ５に負の走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち５行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ５，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ５，ｋの走査電極ＳＣ５上部に正の壁電圧が蓄積され、維持電極ＳＵ５上部に負電圧が蓄積されて、５行目の主放電セルＣ５，１〜Ｃ５，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ５，ｋの書込み放電も、上述と同様にプライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００５１】
また、プライミング放電の発生後できるだけ速やかに５行目の主放電セルＣ５，１〜Ｃ５，ｍおよび７行目の主放電セルＣ７，１〜Ｃ７，ｍへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と５行目の走査電極ＳＣ５に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、５行目の主放電セルＣ５，１〜Ｃ５，ｍへの書込み動作がこれによって実質的に影響を受けることはない。
【００５２】
引き続き、７行目の走査電極ＳＣ７に走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち７行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ７，ｋで書込み放電を発生させ、７行目の主放電セルＣ７，１〜Ｃ７，ｍにおける書込み動作が終了する。
【００５３】
次に、９行目の走査電極ＳＣ９への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加する。以下、上述と同様の奇数行目の主放電セルへの書込み動作と次のプライミング放電の発生の繰り返しを全ての奇数行目の主放電セルへの書込み動作が終了するまで行う。
【００５４】
このように、本発明の実施の形態１では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２にプライミング放電を発生させ、プライミング放電セルＰＳｐ、ＰＳｐ＋２に隣接する奇数行目の主放電セルＣｐ，ｋ、Ｃｐ＋２，ｋに順次書込み放電を発生させるとともに、ｐ＋４行目の走査電極ＳＣｐ＋４への走査パルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加という動作の繰り返しを全ての奇数行目の主放電セルへの書込み動作が終了するまで行う。なお、このときのそれぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。
【００５５】
奇数ライン書込み期間の終了後は、続く偶数ラインへの書込み動作を行う前にプライミング放電セル初期化動作を行い、プライミング放電セルＰＳ１〜ＰＳｎ−１内の壁電荷の再調整を行う。このプライミング放電セル初期化期間では、まずプライミング電極ＰＲ１〜ＰＲｎ−１に電圧Ｖｐ１を印加してプライミング放電セルＰＳ１〜ＰＳｎ−１内部で放電を発生させ、プライミング放電セルＰＳ１〜ＰＳｎ−１内部のプライミング電極ＰＲ１〜ＰＲｎ−１上部には負の壁電圧、データ電極Ｄ１〜Ｄｍ上部には正の壁電圧を蓄積する。
【００５６】
次に、プライミング電極ＰＲ１〜ＰＲｎ−１に、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下となる電圧Ｖｐ２から放電開始電圧を超える電圧Ｖｐ３に向かって緩やかに下降する傾斜波形電圧を印加する。すると、プライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間で微弱な初期化放電が起こる。そして、プライミング電極ＰＲ１〜ＰＲｎ−１上部の負の壁電圧およびデータ電極Ｄ１〜Ｄｍ上部の正の壁電圧は次の書込み期間におけるプライミング動作に適した値に調整される。なお、これらプライミング放電セルＰＳ１〜ＰＳｎ−１内部で発生した放電は主放電セルＣｐ，１〜Ｃｐ，ｍ内部の壁電圧には実質的な影響を与えない。
【００５７】
偶数ライン書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。これは、奇数ライン書込み期間における動作と同様に書込みパルス電圧Ｖｄの印加にともなって不要な放電を発生させないためである。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に奇数ライン書込み期間と同様の負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。
【００５８】
次に、２行目の走査電極ＳＣ２に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち２行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ２との交差部に対応する主放電セルＣ２，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ２，ｋの走査電極ＳＣ２上部に正の壁電圧が蓄積され、維持電極ＳＵ２上部に負電圧が蓄積されて、２行目の主放電セルＣ２，１〜Ｃ２，ｍにおける書込み動作が終了する。ここで、主放電セルＣ２，ｋの書込み放電は、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００５９】
また、プライミング放電の発生後できるだけ速やかに２行目の主放電セルＣ２，１〜Ｃ２，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍへの書込み動作を行うために、プライミング電極ＰＲ１、ＰＲ３にプライミングパルス電圧Ｖｐを印加している期間と２行目の走査電極ＳＣ２に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、２行目の主放電セルＣ２，１〜Ｃ２，ｍへの書込み動作がこれによって実質的に影響を受けることはない。
【００６０】
次に、４行目の走査電極ＳＣ４に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち４行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ４との交差部に対応する主放電セルＣ４，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ４，ｋの走査電極ＳＣ４上部に正の壁電圧が蓄積され、維持電極ＳＵ４上部に負電圧が蓄積されて、４行目の主放電セルＣ４，１〜Ｃ４，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ４，ｋの書込み放電も、プライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００６１】
次に、６行目の走査電極ＳＣ６への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。
【００６２】
そして、上述と同様に６行目の走査電極ＳＣ６に負の走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち６行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ６，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ６，ｋの走査電極ＳＣ６上部に正の壁電圧が蓄積され、維持電極ＳＵ６上部に負電圧が蓄積されて、６行目の主放電セルＣ６，１〜Ｃ６，ｍにおける書込み動作が終了する。ここでの、主放電セルＣ６，ｋの書込み放電も、上述と同様にプライミング電極ＰＲ６とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。
【００６３】
また、プライミング放電の発生後できるだけ速やかに６行目の主放電セルＣ６，１〜Ｃ６，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と６行目の走査電極ＳＣ６に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、６行目の主放電セルＣ６，１〜Ｃ６，ｍへの書込み動作がこれによって実質的に影響を受けることはない。
【００６４】
引き続き、８行目の走査電極ＳＣ８に走査パルス電圧Ｖａを印加し、同時にデータ電極Ｄ１〜Ｄｍのうち８行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ８，ｋで書込み放電を発生させ、８行目の主放電セルＣ８，１〜Ｃ８，ｍにおける書込み動作が終了する。
【００６５】
次に、１０行目の走査電極ＳＣ１０への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加する。以下、上述と同様の偶数行目の主放電セルへの書込み動作と次のプライミング放電の発生の繰り返しを全ての偶数行目の主放電セルへの書込み動作が終了するまで行う。
【００６６】
このように、本発明の実施の形態１では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２にプライミング放電を発生させ、プライミング放電セルＰＳｐ、ＰＳｐ＋２に隣接する偶数行目の主放電セルＣｐ＋１，ｋ、Ｃｐ＋３，ｋに順次書込み放電を発生させるとともに、ｐ＋４行目の走査電極ＳＣｐ＋４への書込みパルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加という動作の繰り返しを全ての偶数行目の主放電セルへの書込み動作が終了するまで行う。なお、このときのそれぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。このように、本発明の実施の形態１においては、まず奇数行目の主放電セルへの書込み動作を行った後偶数行目の主放電セルへの書込み動作を行うことで、全ての主放電セルへの書込み動作を行う構成としている。
【００６７】
なお、本発明の実施の形態１においては、プライミングパルス電圧Ｖｐと走査パルス電圧Ｖａとは互いに等しい電圧値であってもかまわない。また、プライミングパルス幅と走査パルス幅とを互いに等しくし、ｐ＋２行目の走査電極ＳＣｐ＋２への書込みパルス電圧Ｖａの印加と同時にプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐを印加する構成であってもかまわない。
【００６８】
続く維持期間においては、走査電極ＳＣ１〜ＳＣｎ、プライミング電極ＰＲ１〜ＰＲｎ−１および維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に一旦戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加する。このとき、書込み放電を起こした主放電セルＣｉ，ｊにおける走査電極ＳＣｉ上部と維持電極ＳＵｉ上部との間の電圧は、維持パルス電圧Ｖｓに加えて、書込み期間において走査電極ＳＣｉ上部および維持電極ＳＵｉ上部に蓄積された壁電圧が加算されるので、放電開始電圧を超え維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルス電圧を交互に印加することにより、書込み放電を起こした主放電セルＣｉ，ｊに対して維持パルスの回数だけ維持放電が継続して行われる。
【００６９】
続くサブフィールドの初期化期間（図示せず）では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎとプライミング電極ＰＲ１〜ＰＲｎ−１には電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セルＣｉ，ｋの走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ１〜ＰＲｎ−１とデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部および維持電極ＳＵ１〜ＳＵｎ上部の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極ＰＲ１〜ＰＲｎ−１上部の正の壁電圧もプライミング動作に適した値に調整される。
【００７０】
なお、この後に続く奇数ライン書込み期間、プライミング放電セル初期化期間、偶数ライン書込み期間、維持期間、および続くサブフィールドの駆動波形とＰＤＰ１０の動作は上述と同様である。
【００７１】
なお、初期化期間、維持期間においてはプライミング電極ＰＲ１〜ＰＲｎ−１に走査電極ＳＣ１〜ＳＣｎとほぼ同様の駆動波形電圧を印加しているが、これは、走査電極ＳＣｐ、ＳＣｐ＋１とプライミング電極ＰＲｐとの距離が近いため、これらの電極間で不要な放電を発生させないためである。また、書込み期間および維持期間の最初のパルス電圧印加時にプライミング放電セル内部で画像表示に関係しない放電が発生する場合があるが、プライミング放電セルには光吸収層２８が設けてあるので、このときに発生する発光がＰＤＰ１０外部に漏れる可能性は非常に低く、たとえ漏れたとしてもそれが画像に与える影響は実質的に無視することができる。そして、書込み期間において、それぞれの主放電セルＣｉ，ｊの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。
【００７２】
また、走査電極ＳＣ３に走査パルス電圧Ｖａを印加している時間とプライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している時間、走査電極ＳＣ７に走査パルス電圧Ｖａを印加している時間とプライミング電極ＰＲ９、ＰＲ１１にプライミングパルス電圧Ｖｐを印加している時間等、走査パルス電圧Ｖａを印加している時間とプライミングパルス電圧Ｖｐを印加している時間とに重なりを設けているので、１行目と３行目のプライミング放電を除いて、プライミング放電のための時間を新たに設ける必要はない。これにより、パネルの駆動時間を延ばすことなくプライミング放電を発生させることが可能となる。
【００７３】
このように、本発明の実施の形態１では、２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２でプライミング放電を同時に発生させ、それぞれのプライミング放電セルに隣接する４つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにプライミングを供給し、まず奇数行目の主放電セルの書込み動作（主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍにおける書込み動作）を順次行う。その後、続く２つのプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６におけるプライミング放電の同時発生とそのプライミング放電セルに隣接した奇数行目の主放電セルにおける順次の書込み動作という同様の動作の繰り返しを、全ての奇数行目の主放電セルにおける書込み動作が終了するまで行う。そして、奇数行目の主放電セルの書込み動作の終了後に一旦プライミング放電セルＰＳ１〜ＰＳｎ−１の初期化をして、再度２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２においてプライミング放電を発生させ、今度はそのプライミング放電セルに隣接した偶数行目の主放電セルにおける書込み動作（主放電セルＣｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにおける書込み動作）を順次行う。そして、続く２つのプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６におけるプライミング放電の同時発生とそのプライミング放電セルに隣接した偶数行目の主放電セルにおける連続した書込み動作という同様の動作の繰り返しを、全ての偶数行目の主放電セルにおける書込み動作が終了するまで行う。
【００７４】
本発明の実施の形態１においてこのような駆動を行うのは以下のような理由による。プライミング放電によって主放電セル内に供給されたプライミングは時間の経過とともに急速に失われていく。そこで、本発明者は、１回のプライミング放電によって主放電セル内に供給されたプライミングの残留期間、すなわち、放電遅れが小さく安定した書込み放電を発生させるために十分な量のプライミングが残留している期間がどれ位なのかを確認する実験を行った。この実験の結果、少なくとも書込みパルス２回分に相当する期間は十分な量のプライミングが主放電セル内に残留していることがわかった。
【００７５】
一方、１つのプライミング電極駆動ＩＣ１０７を用いて複数のプライミング電極２９を駆動させるような構成にすることができれば、プライミング電極駆動ＩＣ１０７の総数を削減することができる。
【００７６】
そこで、本発明の実施の形態１では、主放電セル内に供給されたプライミングが少なくとも書込みパルス２回分に相当する期間は十分に残留しているという実験結果に基づき、２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２を１つのプライミング電極駆動ＩＣ１０７で駆動させることができる上述のような駆動方法とした。これにより、書込み動作の駆動電圧マージンを狭めることなく放電遅れの小さい安定した書込み放電を発生させることができ、さらにプライミング電極駆動ＩＣ１０７の数をプライミング電極２９の総数の半分に削減することができる。
【００７７】
なお、実施の形態１において図６を用いて説明した駆動方法では、まず奇数行目の主放電セルの書込み動作を行い、その後偶数行目の主放電セルの書込み動作を行う構成を説明したが、先に偶数行目の主放電セルの書込み動作を行い、その後奇数行目の主放電セルの書込み動作を行う構成としても同様の効果を得ることができる。
【００７８】
また、この駆動方法は、主放電セル内に供給されたプライミングが少なくとも書込みパルス２回分に相当する期間十分に残留している場合の例として示したものであるが、例えば、少なくとも書込みパルス４回分に相当する期間プライミングが主放電セル内に十分に残留しているような場合には、次のような駆動方法とすることもできる。
【００７９】
図７は、本発明の実施の形態１におけるＰＤＰ１０の駆動方法の他の例を示した駆動波形図である。なお、図７に示す駆動波形図では、１フィールド期間を構成する複数のサブフィールドがそれぞれ初期化期間、書込み期間、維持期間を有しているが、図６に示した駆動波形図のように、書込み期間は奇数ライン書込み期間と偶数ライン書込み期間とに分かれてはおらず、また、プライミング放電セル初期化期間も備えていない。しかし、１フィールドを構成する複数のサブフィールドのうち最初のサブフィールドの初期化期間では画像表示にかかわる全ての主放電セル４０で初期化放電を発生させる全セル初期化動作を行い、２番目以降のサブフィールドではその直前のサブフィールドの維持期間で維持放電を行った主放電セル４０に対して選択的に初期化放電を発生させる選択初期化動作を行うことや、初期化期間および維持期間における駆動波形は図６を用いての説明と同様であるので、ここでは、書込み期間における説明のみを行う。なお、書込み期間における走査パルス幅と走査パルス電圧Ｖａおよびプライミングパルス幅とプライミングパルス電圧Ｖｐも図６を用いての説明と同様である。
【００８０】
図７に示すように、書込み期間では、走査電極ＳＣ１〜ＳＣｎおよびプライミング電極ＰＲ１〜ＰＲｎ−１を一旦Ｖｃに保持する。そして、１行目のプライミング電極ＰＲ１および３行目のプライミング電極ＰＲ３に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ１とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ３とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ１とプライミング放電セルＰＳ３とでプライミング放電が発生する。
【００８１】
そして、このプライミング放電により、１行目の主放電セルＣ１，１〜Ｃ１，ｍ、２行目の主放電セルＣ２，１〜Ｃ２，ｍ、３行目の主放電セルＣ３，１〜Ｃ３，ｍおよび４行目の主放電セルＣ４，１〜Ｃ４，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ１、ＰＲ３上部には正の壁電圧が蓄積される。
【００８２】
次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち１行目に表示すべき画像信号に対応するデータ電極Ｄｋ（Ｄｋはデータ電極Ｄ１〜Ｄｍのうち映像信号に基づき選択されるデータ電極を表す）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ１との交差部に対応する主放電セルＣ１，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ１，ｋの走査電極ＳＣ１上部に正の壁電圧が蓄積され、維持電極ＳＵ１上部に負電圧が蓄積されて、１行目の主放電セルＣ１，１〜Ｃ１，ｍにおける書込み動作が終了する。
【００８３】
次に、２行目の走査電極ＳＣ２に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち２行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ２との交差部に対応する主放電セルＣ２，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ２，ｋの走査電極ＳＣ２上部に正の壁電圧が蓄積され、維持電極ＳＵ２上部に負電圧が蓄積されて、２行目の主放電セルＣ２，１〜Ｃ２，ｍにおける書込み動作が終了する。
【００８４】
次に、３行目の走査電極ＳＣ３に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち３行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ３との交差部に対応する主放電セルＣ３，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ３，ｋの走査電極ＳＣ３上部に正の壁電圧が蓄積され、維持電極ＳＵ３上部に負電圧が蓄積されて、３行目の主放電セルＣ３，１〜Ｃ３，ｍにおける書込み動作が終了する。
【００８５】
次に、４行目の走査電極ＳＣ４に走査パルス電圧Ｖａを印加する。このとき同時に、データ電極Ｄ１〜Ｄｍのうち４行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧Ｖｄが印加されたデータ電極Ｄｋと走査パルス電圧Ｖａが印加された走査電極ＳＣ４との交差部に対応する主放電セルＣ４，ｋで書込み放電が発生する。この書込み放電により主放電セルＣ４，ｋの走査電極ＳＣ４上部に正の壁電圧が蓄積され、維持電極ＳＵ４上部に負電圧が蓄積されて、４行目の主放電セルＣ４，１〜Ｃ４，ｍにおける書込み動作が終了する。
【００８６】
ここでの主放電セルＣ１，ｋ〜Ｃ４，ｋの書込み放電も、プライミング電極ＰＲ１〜ＰＲ４とデータ電極Ｄ１〜Ｄｍとの間で発生したプライミング放電からプライミングが供給された後に発生するので、上述の説明と同様に放電遅れが小さく安定した放電となる。
【００８７】
また、５行目の走査電極ＳＣ５への走査パルス電圧Ｖａの印加に先駆けて、５行目のプライミング電極ＰＲ５および７行目のプライミング電極ＰＲ７に負のプライミングパルス電圧Ｖｐを同時に印加する。これにより、データ電極Ｄ１〜Ｄｍに印加される書込みパルスの有無にかかわらず、プライミング電極ＰＲ５とデータ電極Ｄ１〜Ｄｍとの間、およびプライミング電極ＰＲ７とデータ電極Ｄ１〜Ｄｍとの間、すなわちプライミング放電セルＰＳ５とプライミング放電セルＰＳ７とでプライミング放電が発生する。このプライミング放電により、５行目の主放電セルＣ５，１〜Ｃ５，ｍ、６行目の主放電セルＣ６，１〜Ｃ６，ｍ、７行目の主放電セルＣ７，１〜Ｃ７，ｍおよび８行目の主放電セルＣ８，１〜Ｃ８，ｍ内部にプライミングが供給される。この放電によってプライミング電極ＰＲ５、ＰＲ７上部には正の壁電圧が蓄積される。なお、プライミング放電の発生後できるだけ速やかに５行目以降の主放電セルへの書込み動作を行うために、プライミング電極ＰＲ５、ＰＲ７にプライミングパルス電圧Ｖｐを印加している期間と５行目の走査電極ＳＣ５に走査パルス電圧Ｖａを印加している期間とは互いに重なっている期間がある。そして、５行目の主放電セルＣ５，１〜Ｃ５，ｍへの書込み動作がこれによって実質的に影響を受けることはない。
【００８８】
続いて、５行目の走査電極ＳＣ５、６行目の走査電極ＳＣ６、７行目の走査電極ＳＣ７、８行目の走査電極ＳＣ８に負の走査パルス電圧Ｖａを順次印加し、それぞれ走査パルス電圧Ｖａの印加と同時に、データ電極Ｄ１〜Ｄｍのうち５行目〜８行目に表示すべき画像信号に対応するデータ電極Ｄｋに正の書込みパルス電圧Ｖｄを印加して、主放電セルＣ５，ｋ〜Ｃ８，ｋで書込み放電を発生させる。この書込み放電により主放電セルＣ５，ｋ〜Ｃ８，ｋの走査電極ＳＣ５〜ＳＣ８上部に正の壁電圧が蓄積され、維持電極ＳＵ５〜ＳＵ８上部に負電圧が蓄積されて、５行目〜８行目の主放電セルＣ５，１〜Ｃ５，ｍ、Ｃ６，１〜Ｃ６，ｍ、Ｃ７，１〜Ｃ７，ｍ、Ｃ８，１〜Ｃ８，ｍにおける書込み動作が順次終了する。
【００８９】
また、９行目の走査電極ＳＣ９への走査パルス電圧Ｖａの印加に先駆けて、９行目のプライミング電極ＰＲ９および１１行目のプライミング電極ＰＲ１１に負のプライミングパルス電圧Ｖｐを同時に印加し、以下、上述と同様の書込み動作を繰り返す。
【００９０】
このように、図７に示した駆動方法では、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加して２つのプライミング放電セルＰＳｐ、ＰＳｐ＋２でプライミング放電を同時に発生させて、それぞれのプライミング放電セルに隣接する４つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにプライミングを供給する。そして、プライミングが供給された主放電セルにおいて書込み動作（主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍにおける書込み動作）を順次行う。また、ｐ＋４行目の走査電極ＳＣｐ＋４への書込みパルス電圧Ｖａの印加に先駆けてプライミング電極ＰＲｐ＋４、ＰＲｐ＋６へのプライミングパルス電圧Ｖｐの印加を行いプライミング放電セルＰＳｐ＋４、ＰＳｐ＋６でプライミング放電を発生させる。そしてこれらプライミング放電の発生とそのプライミング放電セルに隣接した主放電セルにおける順次の書込み動作という一連の動作の繰り返しを、全ての主放電セルにおける書込み動作が終了するまで行う。
【００９１】
なお、図７に示したＰＤＰ１０の駆動方法は、少なくとも書込みパルス４回分に相当する期間プライミングが主放電セル内に十分に残留しているような場合でないと用いることができないが、１回の書込み期間でそれぞれのプライミング電極には１回だけしかプライミングパルス電圧を印加しなくてよいので、プライミング放電セル初期化期間が不要となり、その分サブフィールド期間を短縮することができる。また、１回の書込み期間で同一のプライミング電極に印加されるプライミングパルス電圧Ｖｐの回数は１回でよいので、その分の消費電力を削減することができる。
【００９２】
なお、実施の形態１では、最初のサブフィールドの初期化期間は全ての主放電セルで初期化放電を行う全セル初期化動作を行い、次のサブフィールド以降の初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして動作説明をしたが、これらの初期化動作は任意に組み合わせてもよい。
【００９３】
また、実施の形態１においては、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加した後、続く２つのプライミング電極ＰＲｐ＋４、ＰＲｐ＋６に同時にプライミングパルス電圧Ｖｐを印加する構成を説明したが、何らこの構成に限定されるものではなく、例えばプライミング電極ＰＲｐ、ＰＲｐ＋２にプライミングパルス電圧Ｖｐを印加した後、プライミング電極ＰＲｐ、ＰＲｐ＋２から離れた位置に配置された２つのプライミング電極ＰＲｐ＋２ｎ、ＰＲｐ＋２（ｎ＋１）（ｎは、１回の書込み期間内で同一のプライミング電極にプライミングパルス電圧が重複して印加されないように選ばれる整数）にプライミングパルス電圧Ｖｐを印加する構成であってもよい。
【００９４】
また、実施の形態１においては、隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続された構成を図４に示して説明したが、何らこの構成に限定されるものではなく、１つのプライミング電極駆動ＩＣ１０７が複数のプライミング電極を駆動できる構成であればよい。
【００９５】
図８は、本発明の実施の形態１におけるＰＤＰ１０の他の例におけるプライミング電極２９とプライミング電極駆動回路１０６との接続の様子を示す平面図である。例えば、図８に示すように隣り合うプライミング電極ＰＲｐ−プライミング電極ＰＲｐ＋２が接続部３８によって互いに電気的に接続されていなくとも、１つのプライミング電極駆動ＩＣ１０７と複数のプライミング電極２９とが導電線１０８によって電気的に接続されていれば上述と同様の駆動を行うことができる。
【００９６】
なお、実施の形態１においては、隣接する２つのプライミング電極ＰＲｐ、ＰＲｐ＋２に同時にプライミングパルス電圧Ｖｐを印加する構成を説明したが、何らこの構成に限定するものではなく、書込みパルスのパルス幅を比較的狭くできる、あるいは主放電セルに供給されたプライミングの残留時間を比較的長くすることができる等の理由でプライミングの残留時間内により多くの書込み動作を行うことができる場合には、１つのプライミング電極駆動ＩＣ１０７から３つ、あるいはそれ以上のプライミング電極に同時にプライミングパルス電圧を印加する構成としてもよい。書込みパルス３回分に相当する期間主放電セル内に十分な量のプライミングが残留しているのであれば、例えば次のような書込み動作を行わせることもできる。
【００９７】
すなわち、まず３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。次にプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に隣接する主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍのうちの奇数行目の３つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍに順次書込み放電を発生させる。そして、全ての奇数行目の主放電セルの書込み動作が終了した後にプライミング放電セルの初期化動作を行い、その後、再度３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。そして今度は主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍのうちの偶数行目の３つの主放電セルＣｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍに順次書込み放電を発生させる。こうして全ての偶数行目の主放電セルの書込み動作が終了すれば全ての主放電セルでの書込み動作が完了する。
【００９８】
あるいは、書込みパルス６回分に相当する期間主放電セル内に十分な量のプライミングが残留しているのであれば、例えば次のような書込み動作を行わせることもできる。すなわち、３つのプライミング電極ＰＲｐ、ＰＲｐ＋２、ＰＲｐ＋４に同時にプライミングパルス電圧Ｖｐを印加してプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に同時にプライミング放電を発生させる。次にプライミング放電セルＰＳｐ、ＰＳｐ＋２、ＰＳｐ＋４に隣接する６つの主放電セルＣｐ，１〜Ｃｐ，ｍ、Ｃｐ＋１，１〜Ｃｐ＋１，ｍ、Ｃｐ＋２，１〜Ｃｐ＋２，ｍ、Ｃｐ＋３，１〜Ｃｐ＋３，ｍ、Ｃｐ＋４，１〜Ｃｐ＋４，ｍ、Ｃｐ＋５，１〜Ｃｐ＋５，ｍに順次書込み放電を発生させる。そして、これらの駆動方法を行うことができれば、プライミング電極駆動ＩＣ１０７の総数をプライミング電極の総数の３分の１に削減することができる。１つのプライミング電極駆動ＩＣが駆動するプライミング電極の数をさらに多くすることができれば、その分プライミング電極駆動ＩＣの総数を削減することができる。
【産業上の利用可能性】
【００９９】
本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させ、さらにプライミング電極を駆動するための駆動回路を削減することができるので、壁掛けテレビや大型モニター等に用いられるＰＤＰおよびプラズマディスプレイ装置ならびにＰＤＰの駆動方法として有用である。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施の形態１におけるＰＤＰの構造を示す分解斜視図
【図２】同ＰＤＰの断面図
【図３】同ＰＤＰの電極配列図
【図４】同ＰＤＰのプライミング電極とプライミング電極駆動回路との接続の様子を示す平面図
【図５】同ＰＤＰを用いたプラズマディスプレイ装置の構成の一例を示すブロック図
【図６】同ＰＤＰの駆動波形図
【図７】同ＰＤＰの駆動方法の他の例を示した駆動波形図
【図８】同ＰＤＰの他の例におけるプライミング電極とプライミング電極駆動回路との接続の様子を示す平面図
【符号の説明】
【０１０１】
１０    ＰＤＰ（プラズマディスプレイパネル）
２１    前面基板
２２    走査電極
２２ａ，２３ａ    透明電極
２２ｂ，２３ｂ    金属母線
２３    維持電極
２４，３３    誘電体層
２５    保護層
２８    光吸収層
２９    プライミング電極
３１    背面基板
３２    データ電極
３４    隔壁
３４ａ    縦壁部
３４ｂ    横壁部
３５    蛍光体層
３８    接続部
３９    ＭｇＯ粉末層
４０    主放電セル
４１，４１ｂ    隙間部
４１ａ    プライミング放電セル
１００    プラズマディスプレイ装置
１０１    画像信号処理回路
１０２    データ電極駆動回路
１０３    タイミング制御回路
１０４    走査電極駆動回路
１０５    維持電極駆動回路
１０６    プライミング電極駆動回路
１０７    プライミング電極駆動ＩＣ
１０８    導電線
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007069687.tif 000011
【図２】
2007069687.tif 000012
【図３】
2007069687.tif 000013
【図４】
2007069687.tif 000014
【図５】
2007069687.tif 000015
【図６】
2007069687.tif 000016
【図７】
2007069687.tif 000017
【図８】
2007069687.tif 000018
【国際調査報告】
2007069687.tif 000019
2007069687.tif 000020
2007069687.tif 000021