(57)【要約】  入力端子に接続され、ゲートが交流的に接地された第１のトランジスタ（Ｔｒ１）と、第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタ（Ｔｒ２）と、第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路（１０１）とを有し、第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路が提供される。
2007099622.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、
前記第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタと、
前記第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路とを有し、
前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路。
【請求項２】
さらに、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第２の共振回路を有し、
前記第２の共振回路のインダクタ及び／又は容量は可変であることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第１の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジスタを有する可変容量であることを特徴とする請求項１記載の増幅回路。
【請求項４】
前記第１の共振回路の容量は、バラクタダイオードの可変容量であることを特徴とする請求項１記載の増幅回路。
【請求項５】
前記第１の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチングトランジスタを有する可変インダクタであることを特徴とする請求項１記載の増幅回路。
【請求項６】
前記第１及び第２のトランジスタは、ＭＯＳ電界効果トランジスタであることを特徴とする請求項１記載の増幅回路。
【請求項７】
さらに、前記第２のトランジスタのドレインに接続される出力端子と、
前記出力端子及び電源電圧間に接続される負荷とを有し、
前記入力端子は、前記第１のトランジスタのソースに接続されることを特徴とする請求項１記載の増幅回路。
【請求項８】
さらに、前記入力端子及び基準電位間に接続されるインダクタを有することを特徴とする請求項７記載の増幅回路。
【請求項９】
入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、
前記入力端子に対して並列に接続されるインダクタ及び容量を含む第１の共振回路を有し、
前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路。
【請求項１０】
さらに、前記第１のトランジスタに接続される出力端子と、
前記出力端子に対して並列に接続されるインダクタ及び容量を含む第２の共振回路を有し、
前記第２の共振回路のインダクタ及び／又は容量は可変であることを特徴とする請求項９記載の増幅回路。
【請求項１１】
前記入力端子は前記第１のトランジスタのソースに接続され、前記出力端子は前記第１のトランジスタのドレインに接続されることを特徴とする請求項１０記載の増幅回路。
【請求項１２】
さらに、前記出力端子及び前記第１のトランジスタ間に接続され、ゲートが交流的に接地された第２のトランジスタを有することを特徴とする請求項１０記載の増幅回路。
【請求項１３】
前記第１の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジスタを有する可変容量であることを特徴とする請求項９記載の増幅回路。
【請求項１４】
前記第１の共振回路の容量は、バラクタダイオードの可変容量であることを特徴とする請求項９記載の増幅回路。
【請求項１５】
前記第１の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチングトランジスタを有する可変インダクタであることを特徴とする請求項９記載の増幅回路。
【請求項１６】
前記第１のトランジスタは、ＭＯＳ電界効果トランジスタであることを特徴とする請求項９記載の増幅回路。
【請求項１７】
さらに、前記第１のトランジスタのドレインに接続される出力端子を有し、
前記入力端子は、前記第１のトランジスタのソースに接続されることを特徴とする請求項９記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
図８は、広帯域低雑音増幅回路の構成例を示す回路図である。フィルタ８１１は、インダクタ８０１、容量８０２、インダクタ８０３、容量８０４及びバイアス端子Ｂ１１を有する。入力端子ＩＮは、フィルタ８１１及びインダクタ８０５を介してトランジスタ８０９のゲートに接続される。容量８０６は、トランジスタ８０９のゲート及びソース間に接続される。インダクタ８１０は、トランジスタ８０９のソース及びグランドＧＮＤ間に接続される。トランジスタ８０８は、ゲートがバイアス端子Ｂ１２に接続され、ソースがトランジスタ８０９のドレインに接続され、ドレインが出力端子ＯＵＴに接続される。負荷８０７は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に接続される。【０００３】
ソース接地トランジスタ８０９のソースとゲートに接続したインダクタ８１０，８０５と、ソースとゲート間に接続した容量８０６で、端子８１２より右側を見たときのインピーダンスの実部が５０Ωになるように設計して、更に端子８１２の左側のインダクタと容量で、入力端子ＩＮから見たときのインピーダンスの虚部が０に近い値になるように設計される。端子８１２より左側の回路は広い帯域の信号全てを通過させるフィルタ８１１となっており、広帯域の信号が低雑音増幅回路に入力される。この低雑音増幅回路には、入力信号のトータルパワーが大きいことと、妨害波も入力されることが問題となる。【０００４】
この広帯域低雑音増幅回路は、広い帯域にチャネルが分布していて、その中から要求のあったチャネルを受信する用途で用いられる。低雑音増幅回路は、チャネルが分布する全ての帯域を受信して、後段のミキサとフィルタで周波数選択を行って、希望チャネルの信号を受信する。ただしこの方法では、低雑音増幅回路に広帯域の信号が入力されるため、出力信号が歪み易く、妨害波耐性が低いといった問題がある。【０００５】
また、下記の特許文献１には、トランジスタの負荷として例えばインダクタとコンデンサからなる共振回路を使用して、コンデンサは複数のコンデンサをスイッチで切り換える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる高周波増幅回路が記載されている。【０００６】
【特許文献１】特開２００５−３３５９６号公報
【発明の開示】
【０００７】
本発明の目的は、広い帯域にチャネルが分布していて、その中から目的の周波数の信号を選択及び増幅する用途のために、周波数選択機能を備えた増幅回路を提供することである。
【０００８】
本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、前記第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタと、前記第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路とを有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。
【０００９】
本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第１の共振回路を有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。
【図２】図２は、本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。
【図３】図３は、本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。
【図４】図４は、本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。
【図５】図５は、本発明の第５の実施形態による可変容量の構成例を示す回路図である。
【図６】図６は、本発明の第６の実施形態による可変容量の構成例を示す回路図である。
【図７】図７は、本発明の第７の実施形態による可変インダクタの構成例を示す回路図である。
【図８】図８は、低雑音増幅回路の構成例を示す回路図である。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。この低雑音増幅回路は、無線受信機のフロントエンドで用いられる高周波低雑音増幅回路であり、特に広い帯域にチャネルが分布していて、その中から任意のチャネルを受信する用途に適した低雑音増幅回路である。他の実施形態の低雑音増幅回路も同様である。以下、ＭＯＳ（金属酸化物半導体）電界効果トランジスタを単にトランジスタという。【００１２】
ｎチャネルトランジスタＴｒ１及びＴｒ２は、ゲートが交流（ＡＣ）的に接地されたトランジスタであり、直列に接続される。入力端子ＩＮは、トランジスタＴｒ１のソースに接続される。インダクタＬ１は、トランジスタＴｒ１のソース及びグランド（基準電位）ＧＮＤ間に接続される。入力端子ＩＮの入力信号の周波数が高くなると、インダクタＬ１のインピーダンスが大きくなり、入力端子ＩＮから見た入力インピーダンスはトランジスタＴｒ１の１／ｇｍ（例えば５０Ω）にし、インピーダンス整合を行うことができる。入力端子ＩＮの入力信号の周波数が低くなると、インダクタＬ１のインピーダンスが小さくなり、入力端子ＩＮは接地される。【００１３】
バイアス端子Ｂ１は、抵抗Ｒ１を介してトランジスタＴｒ１のゲートに接続され、バイアス電圧が印加される。容量Ｃ１はトランジスタＴｒ１のゲート及びグランドＧＮＤ間に接続され、トランジスタＴｒ１のゲートが交流的に接地される。入力信号の周波数が高くなると、容量Ｃ１のインピーダンスが小さくなり、トランジスタＴｒ１はゲートが接地され、増幅を行う。【００１４】
トランジスタＴｒ２のソースは、トランジスタＴｒ１のドレインに接続される。バイアス端子Ｂ２は、抵抗Ｒ２及び可変インダクタＬ２を介してトランジスタＴｒ２のゲートに接続され、バイアス端子Ｂ１のバイアス電圧より高いバイアス電圧が印加される。可変インダクタＬ２及び可変容量Ｃ２は、直列共振回路１０１を構成し、トランジスタＴｒ２のゲート及びグランドＧＮＤ間に直列に接続される。共振回路１０１の共振周波数ｆ０は、１／｛２π×√（Ｌ２×Ｃ２）｝である。入力信号の周波数が共振周波数ｆｏであるときに、トランジスタＴｒ２はゲートが接地され、増幅を行う。可変容量Ｃ２及び／又は可変インダクタＬ２を制御することにより、共振周波数ｆｏを変化させることができる。【００１５】
出力端子ＯＵＴは、トランジスタＴｒ２のドレインに接続される。負荷１０２は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に接続される。低雑音増幅回路は、入力端子ＩＮから入力された信号のうち、共振回路１０１の共振周波数ｆｏの帯域の信号のみを増幅し、出力端子ＯＵＴから出力する。【００１６】
以上のように、本実施形態の増幅回路は、ゲート接地トランジスタＴｒ１及びＴｒ２を直列接続した増幅回路である。入力端子ＩＮから見た入力インピーダンスをトランジスタＴｒ１の１／ｇｍに設計することができる。トランジスタＴｒ２が出力端子ＯＵＴから見た出力抵抗を上げるため、増幅回路全体のゲインを増加させる。インダクタＬ１、抵抗Ｒ１及び抵抗Ｒ２は、トランジスタＴｒ１及びＴｒ２をバイアスするための素子であり、容量Ｃ１はトランジスタＴｒ１のゲートを交流的に接地するための素子である。トランジスタＴｒ２のゲートにＬＣ直列共振回路１０１を接続し、可変インダクタＬ２及び可変容量Ｃ２を用いて増幅したい周波数で共振させ、トランジスタＴｒ２のゲートを交流的に接地する。この共振周波数ｆｏでのみトランジスタＴｒ２はゲート接地アンプとして動作するため、低雑音増幅回路全体では共振周波数帯の信号を増幅する。【００１７】
共振周波数ｆｏにおいてトランジスタＴｒ２のゲートが交流的に接地されるため、共振周波数ｆｏでのみトランジスタＴｒ２がゲート接地アンプとして信号を増幅する。このため周波数選択性を実現できる。可変容量Ｃ２及び／又は可変インダクタＬ２の値を変化させ、共振周波数ｆｏを制御することにより、所望の周波数帯の信号のみを選択して増幅し、出力端子ＯＵＴから出力させることができる。これにより、出力信号の飽和による歪みを防止し、所望の周波数帯以外の周波数の妨害波を除去することができる。【００１８】
（第２の実施形態）
図２は、本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第１の実施形態（図１）に対して、インダクタＬ１を削除し、共振回路２０１を追加したものである。その他の点については、本実施形態は第１の実施形態と同じである。【００１９】
共振回路２０１は、可変インダクタＬ１１及び可変容量Ｃ１２の並列接続回路である。可変インダクタＬ１１及び可変容量Ｃ１２は、入力端子ＩＮ及びグランドＧＮＤ間に並列に接続される。並列共振回路２０１は、可変インダクタＬ１１のインダクタンス及び可変容量Ｃ１２のキャパシタンスに応じて、共振周波数が決まる。共振周波数帯では、並列共振回路２０１のインピーダンスが高くなり、入力端子ＩＮから見た入力インピーダンスをトランジスタＴｒの１／ｇｍにし、インピーダンス整合を行うことができる。これに対し、共振周波数以外の周波数帯では、共振周波数回路２０１のインピーダンスが低くなり、入力端子ＩＮの入力信号が減衰してしまう。その結果、トランジスタＴｒ１は、入力端子ＩＮの入力信号のうち共振周波数帯の信号のみを選択してトランジスタＴｒ２に伝達することができる。【００２０】
以上のように、本実施形態は、第１の実施形態（図１）の入力部にＬＣ並列共振回路２０１を追加した増幅回路である。この並列共振回路２０１の可変インダクタＬ１１はグランド電位にバイアスする役割もある。この共振回路２０１は、トランジスタＴｒ２のゲートに接続された共振回路１０１と共にバンドパスフィルタとして入力信号の周波数選択を行う。２個の共振回路１０１及び２０１を備えることで、バンドバスフィルタの減衰特性を急峻にでき、周波数選択能力を高めることができる。また、２個の共振回路１０１及び２０１の共振周波数をずらすことにより、バンドパスフィルタの通過帯域を広げることが可能となる。【００２１】
（第３の実施形態）
図３は、本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第２の実施形態（図２）に対して、負荷１０２、トランジスタＴｒ２、共振回路１０１、抵抗Ｒ２及びバイアス端子Ｂ２を削除し、共振回路３０１を追加したものである。その他の点については、本実施形態は第２の実施形態と同じである。【００２２】
共振回路３０１は、可変インダクタＬ２２及び可変容量Ｃ２３の並列接続回路を有する。可変インダクタＬ２２及び可変容量Ｃ２３は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に並列に接続される。ＬＣ並列共振回路３０１は、可変インダクタＬ２２及び可変容量Ｃ２３の値に応じて共振周波数が決まる。共振周波数帯では、共振回路３０１のインピーダンスが高くなり、トランジスタＴｒ１のゲインが高くなる。これに対して、共振周波数帯以外の周波数帯では、共振回路３０１のインピーダンスが低くなり、出力端子ＯＵＴの出力信号が減衰する。この結果、入力端子ＩＮの入力信号のうちの共振周波数帯の信号のみが増幅され、出力端子ＯＵＴから出力される。【００２３】
以上のように、本実施形態は、トランジスタＴｒ１のソースに入力端子ＩＮを接続し、ドレインに共振回路３０１及び出力端子ＯＵＴを接続し、ゲートに十分大きな容量Ｃ１を接続して、トランジスタＴｒ１のゲートを交流的に接地したゲート接地アンプである。入力端子ＩＮに、可変インダクタＬ１１と可変容量Ｃ１２で構成した並列共振回路２０１を接続する。インダクタＬ１１及び／又は容量Ｃ１２の値が可変であるので、共振回路２０１の共振周波数を可変できるチューナブルバンドパスフィルタの機能を実現することができる。さらに、負荷として、可変インダクタＬ２２と可変容量Ｃ２３で構成した並列共振回路３０１を用いる。２個の共振回路２０１及び３０１は、２個のチューナブルバンドパスフィルタとして機能するため、バンドパスフィルタの減衰特性を急峻にし、周波数選択能力を高くすることができる。また、２個の共振回路２０１及び３０１の共振周波数をずらすことにより、信号の通過帯域を広げる効果が得られる。【００２４】
トランジスタＴｒ１のソースに接続する共振回路２０１のインダクタＬ１１により、トランジスタＴｒ１のソースにグランド電位をバイアスすることができる。また、トランジスタＴｒ１のドレインに接続する共振回路３０１のインダクタＬ２２は、増幅回路の負荷であり、トランジスタＴｒ１のドレインにバイアスを給電する。【００２５】
（第４の実施形態）
図４は、本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第３の実施形態（図３）に対して、ｎチャネルトランジスタＴｒ３２を追加したものである。その他の点については、本実施形態は第３の実施形態と同じである。【００２６】
ｎチャネルトランジスタＴｒ３２は、ゲートが電源電圧ＶＤＤに接続され、ソースがトランジスタＴｒ１のドレインに接続され、ドレインが出力端子ＯＵＴに接続される。ｎチャネルトランジスタＴｒ３２のゲートは、直流的及び交流的に接地されている。なお、トランジスタＴｒ３２のゲートは、トランジスタＴｒ１のゲートと同様に、容量を介してグランドＧＮＤに接続され、かつ抵抗を介してバイアス端子に接続されるようにしてもよい。その場合、トランジスタＴｒ３２のバイアス端子には、トランジスタＴｒ１のバイアス端子Ｂ１よりも高い電圧を印加する必要がある。以上のように、トランジスタＴｒ３２のゲートは、交流的に接地されていればよい。【００２７】
本実施形態は、第３の実施形態（図３）のトランジスタＴｒ１と出力端子ＯＵＴの間にゲート接地トランジスタＴｒ３２を追加した増幅回路である。トランジスタＴｒ３２を追加することにより、出力端子ＯＵＴから見た出力抵抗が上がり、増幅回路の利得が向上する。【００２８】
（第５の実施形態）
図５は、本発明の第５の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第１〜第４の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子Ａ１及びＡ２間に構成される。【００２９】
固定容量５０１及びｎチャネルトランジスタ５１１は直列に接続され、固定容量５０２及びｎチャネルトランジスタ５１２は直列に接続される。同様に、固定容量５０ｎ及びｎチャネルトランジスタ５１ｎは直列に接続される。これらの直列接続は、端子Ａ１及びＡ２間に並列に接続される。スイッチングトランジスタ５１１〜５１ｎのゲート電圧をそれぞれハイレベルにすれば、スイッチングトランジスタ５１１〜５１ｎはオンする。これに対し、スイッチングトランジスタ５１１〜５１ｎのゲート電圧をそれぞれローレベルにすれば、スイッチングトランジスタ５１１〜５１ｎはオフする。オンさせるスイッチングトランジスタ５１１〜５１ｎの数を多くするほど、端子Ａ１及びＡ２間の可変容量の値が大きくなる。オンさせるスイッチングトランジスタ５１１〜５１ｎの数に応じて、可変容量の値を変えることができる。【００３０】
固定容量５０１〜５０ｎは、例えば金属−絶縁物−金属（ＭＩＭ）の３層構造で構成される。この可変容量は、固定容量５０１〜５０ｎとトランジスタ５１１〜５１ｎを直列に接続した回路を、複数個並列接続した回路である。トランジスタ５１１〜５１ｎのゲート電圧をハイレベルにすると、端子Ａ１及びＡ２間のキャパシタンスが増加することを利用して、キャパシタンスを可変する。なお、第１〜第４の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。【００３１】
（第６の実施形態）
図６は、本発明の第６の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第１〜第４の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子Ａ３及びグランドＧＮＤ間に構成される。バラクタダイオード６０１のカソードは、端子Ａ３に接続される。容量６０２は、バラクタダイオード６０１のアノード及びグランドＧＮＤ間に接続される。抵抗６０３は、バラクタダイオード６０１のアノード及びバイアス端子Ｂ３間に接続される。バイアス端子Ｂ３には、バイアス電圧が印加される。バラクタダイオード６０１は、バイアス端子Ｂ３に印加するバイアス電圧に応じて、キャパシタンスが変化する。すなわち、バイアス電圧を制御することにより、端子Ａ３及びグランドＧＮＤ間のキャパシタンスを変化させることができる。なお、第１〜第４の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。【００３２】
（第７の実施形態）
図７は、本発明の第７の実施形態による可変インダクタの構成例を示す回路図である。本実施形態の可変インダクタは、第１〜第４の実施形態による増幅回路内の可変インダクタに対応する。可変インダクタは、端子Ａ４及びＡ５間に構成される。【００３３】
複数の固定インダクタ７０１、７０２、・・・、７０ｎは、端子Ａ４及びｎチャネルトランジスタ７１ｎのドレイン間に直列に接続される。複数のｎチャネルトランジスタ７１１、７１２、・・・、７１ｎのソースは、端子Ａ５に接続される。トランジスタ７１１のドレインは、固定インダクタ７０１及び７０２の相互接続点に接続される。トランジスタ７１２のドレインは、固定インダクタ７０２及びその隣の固定インダクタの相互接続点に接続される。スイッチングトランジスタ７１１のみをオンさせれば、端子Ａ４及びＡ５間に１個の固定インダクタ７０１のみが接続され、インダクタンスが小さくなる。また、スイッチングトランジスタ７１ｎのみをオンさせれば、端子Ａ４及びＡ５間にｎ個の固定インダクタ７０１〜７０ｎが接続され、インダクタンスが大きくなる。このように、スイッチングトランジスタ７１１〜７１ｎのオン／オフを制御することにより、端子Ａ４及びＡ５間のインダクタンスを変化させることができる。【００３４】
以上のように、本実施形態によれば、複数の固定インダクタ７０１〜７０ｎを直列に接続して、その各接続点にトランジスタ７１１〜７１ｎを接続して、１個のトランジスタを選択して端子Ａ４及びＡ５間のインダクタンスを可変にすることができる。【００３５】
（第８の実施形態）
本発明の第８の実施形態は、第１〜第４の実施形態のＬＣ共振回路の共振周波数の設定方法を説明する。ＬＣ共振回路の共振周波数の設定は、インダクタンスとキャパシタンスで計算できる。しかし、実際には寄生容量等の寄生素子が接続されるため、レイアウトパターンから寄生素子を抽出してシミュレーションするか、もしくは実測データに基いて寄生素子の値を求めるかの方法により、ＬＣ共振回路のインダクタ及び容量の値と共振周波数の関係を求める。この結果を利用して共振周波数を目的の信号周波数に合わせる。２つのＬＣ共振回路の共振周波数を合わせる方法は、前記方法でそれぞれの共振回路のインダクタ及び容量の値と共振周波数の関係を求め、２つの共振回路内の寄生素子の値の差を調整用の固定容量で打ち消すようにして、２つの共振周波数を合わせることができる。【００３６】
以上のように、第１〜第８の実施形態によれば、受信システムにおけるＲＦ信号経路にチューナブルバンドパスフィルタを備えて、ＲＦ信号の周波数制限を行うことで、周波数選択を行うことができる。受信システムでは、ＲＦ信号を扱う広帯域低雑音増幅回路が必要である。入力インピーダンスの整合が容易なゲート接地アンプに１個又は２個の共振周波数可変のＬＣ共振回路を接続することで、広い帯域の中の任意の周波数帯を選択及び増幅することが容易に可能になる。【００３７】
チューナブルバンドパスフィルタを備えた広帯域アンプを用いることにより、広い帯域に分布する中の任意のチャネルを選択及び増幅できる。チューナブルバンドパスフィルタは受信信号のトータルパワーを制限し、妨害波を除去するため、希望信号の劣化を低減し、受信性能を向上させることができる。【００３８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００３９】
共振回路を設けることにより、広い周波数帯域に分布する中の任意の周波数帯の信号を選択及び増幅することができる。受信信号のトータルパワーを制限し、妨害波を除去するため、所望の周波数帯の信号の劣化を低減し、受信性能を向上させることができる。

【図１】
2007099622.tif 000003
【図２】
2007099622.tif 000004
【図３】
2007099622.tif 000005
【図４】
2007099622.tif 000006
【図５】
2007099622.tif 000007
【図６】
2007099622.tif 000008
【図７】
2007099622.tif 000009
【図８】
2007099622.tif 000010
【手続補正書】
【提出日】平成20年9月30日(2008.9.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子にソースが接続され、ゲートが交流的に接地された第１のトランジスタと、
前記第１のトランジスタに対して直列に接続された第２のトランジスタと、
前記第２のトランジスタのゲートと接地点との間に接続されるインダクタ及び容量を含む第１の共振回路とを有し、
前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路。
【請求項２】
さらに、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第２の共振回路を有し、
前記第２の共振回路のインダクタ及び／又は容量は可変であることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第１の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジスタを有する可変容量であることを特徴とする請求項１記載の増幅回路。
【請求項４】
前記第１の共振回路の容量は、バラクタダイオードの可変容量であることを特徴とする請求項１記載の増幅回路。
【請求項５】
前記第１の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチングトランジスタを有する可変インダクタであることを特徴とする請求項１記載の増幅回路。
【請求項６】
前記第１及び第２のトランジスタは、ＭＯＳ電界効果トランジスタであることを特徴とする請求項１記載の増幅回路。
【請求項７】
さらに、前記第２のトランジスタのドレインに接続される出力端子と、
前記出力端子及び電源電圧間に接続される負荷とを有し、
前記入力端子は、前記第１のトランジスタのソースに接続されることを特徴とする請求項１記載の増幅回路。
【請求項８】
さらに、前記入力端子及び基準電位間に接続されるインダクタを有することを特徴とする請求項７記載の増幅回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の増幅回路は、入力端子にソースが接続され、ゲートが交流的に接地された第１のトランジスタと、前記第１のトランジスタに対して直列に接続された第２のトランジスタと、前記第２のトランジスタのゲートと接地点との間に接続されるインダクタ及び容量を含む第１の共振回路とを有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【国際調査報告】
2007099622.tif 000011
2007099622.tif 000012