【手続補正書】
【提出日】平成31年4月11日(2019.4.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明の請求項３における半導体集積回路は請求項１又は請求項２に記載の半導体集積回路であって、
前記コレクタ電極の上面の高さは前記ベース電極の上面の高さと等しいことを特徴とし
ている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明の請求項４における半導体集積回路は請求項１から請求項３のいずれか１項に記載の半導体集積回路であって、
前記アノードコンタクト層の上のアノード電極を有し、
該アノード電極の上面の高さと前記エミッタ電極の上面の高さが等しいことを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明の請求項５における半導体集積回路は請求項１から請求項４のいずれか１項に記載の半導体集積回路であって、
前記第１の階層構造はさらに前記カソード層の下にカソードコンタクト層を有し、
該カソードコンタクト層の上にカソード電極を有し、
該カソード電極と前記エミッタ電極の高さが等しいことを特徴としている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の請求項６における半導体集積回路は請求項１から請求項５のいずれか１項に記載の半導体集積回路であって、
前記第１の階層構造のカソード層の下の層構成は前記第２の階層構造と同一であることを特徴としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明の請求項７における半導体集積回路は請求項１から請求項６のいずれか１項に記載の半導体集積回路であって、
前記第１の有機膜の上面と前記第２の有機膜の上面を覆うように形成された第４の無機
膜を有することを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明の請求項８における半導体集積回路は請求項１から請求項７のいずれか１項に記載の半導体集積回路であって、前記第１の有機膜の側面と前記コレクタ層の側面を覆う第３の無機膜（３０９）をさらに有することを特徴としている。
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板（２１）と、
前記半導体基板の上の第１の階層構造（２２）を含むダイオード（２０）と、
前記半導体基板の上の第２の階層構造（３１）を含むトランジスタ（３０）と、を有する半導体集積回路であり、
前記第１の階層構造（２２）はカソード層（２８０）と該カソード層の上のアノードコンタクト層（２９０）を有し、
前記第２の階層構造はコレクタコンタクト層（３３０）、該コレクタコンタクト層の上のコレクタ層（３４０）、該コレクタ層の上のベース層（３５０）、該ベース層の上のエミッタ層（３６０）と該エミッタ層の上のエミッタコンタクト層（３７０）とを有し、
前記エミッタコンタクト層の上にエミッタ電極（４６）、前記ベース層の上にベース電極（４２）、前記コレクタコンタクト層の上にコレクタ電極（４１）を有する半導体集積回路において、
前記カソード層と前記アノードコンタクト層の側面を覆う第１の無機膜（２０２）と、
前記エミッタ層の側面と前記ベース電極を覆い、さらに前記ベース電極と前記エミッタ電極の間を覆う第１の有機膜（３０６）と、
前記コレクタ電極を覆う第２の有機膜（１１１）と、を有し、
前記アノードコンタクト層の上面の高さは前記エミッタコンタクト層の上面の高さより高く、
前記第１の有機膜の上面の高さは前記第１の無機膜の上面の高さよりも低く、前記エミッタ電極の上面の高さ以下であり、
前記第１の有機膜に形成されるコンタクトホールを介して前記ベース電極と接続される配線電極（５４２）を更に有することを特徴とする半導体集積回路。
【請求項２】
前記第２の有機膜の上面の高さは前記第１の有機膜の上面の高さよりも低いことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記コレクタ電極の上面の高さは前記ベース電極の上面の高さと等しいことを特徴とする請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
前記アノードコンタクト層の上にアノード電極を有し、
該アノード電極の上面の高さと前記エミッタ電極の上面の高さが等しいことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体集積回路。
【請求項５】
前記第１の階層構造はさらに前記カソード層の下にカソードコンタクト層を有し、
該カソードコンタクト層の上にカソード電極を有し、
該カソード電極と前記エミッタ電極の高さが等しいことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体集積回路。
【請求項６】
前記第１の階層構造のカソード層の下の層構成は前記第２の階層構造と同一であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体集積回路。
【請求項７】
前記第１の有機膜の上面と前記第２の有機膜の上面を覆うように形成された第４の無機膜を有する請求項１から請求項６のいずれか１項に記載の半導体集積回路。
【請求項８】
前記第１の有機膜の側面と前記コレクタ層の側面を覆う第３の無機膜（３０９）をさらに有することを特徴とする請求項１から請求項７のいずれか１項に記載の半導体集積回路。
【請求項９】
前記第１の階層構造と前記第２の階層構造の間の領域であり素子分離位置（７１）を含む素子分離部（７０）と、
前記第１の階層構造のうち前記カソード層よりも下の層の側面と前記ダイオード側の素子分離部の領域とを覆う第２の無機膜（２０９）を有し、
前記第３の無機膜はさらにコレクタ電極の表面から前記トランジスタ側の素子分離部の領域までを覆い、
前記第２の無機膜と前記第３の無機膜は、前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料を含み、
前記第２の無機膜に含まれる前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料の厚さは、前記第３の無機膜に含まれる前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料の厚さよりも厚いことを特徴とする請求項８の半導体集積回路。
【請求項１０】
半導体基板上にトランジスタに含まれるコレクタコンタクト層（１３０）、コレクタ層（１４０）、ベース層（１５０）、エミッタ層（１６０）、エミッタコンタクト層（１７０）と、ダイオードに含まれるカソード層（１８０）とアノードコンタクト層（１９０）とをエピタキシャル結晶成長させ、
前記ダイオードのカソード層（２８０）とアノードコンタクト層（２９０）と、前記トランジスタのコレクタコンタクト層（３３０）、コレクタ層（３４０）、ベース層（３５０）、エミッタ層（３６０）、エミッタコンタクト層（３７０）をエッチング処理により形成し、
アノード電極、コレクタ電極、ベース電極、エミッタ電極を形成する半導体集積回路の製造方法において、
前記カソード層と前記アノードコンタクト層の側面を覆うように第１の無機膜を形成し（ステップ７、８）、
前記エミッタ層の側面と前記ベース電極を覆い、さらに前記ベース電極と前記エミッタ電極の間を覆うように第１の有機膜を形成し（ステップ１０、１１）、
前記第１の無機膜を覆うように第２の無機膜を形成し（ステップ１４）、
前記第２の無機膜から前記第１の有機膜までの全面を覆うように第２の有機膜を形成し（ステップ１８）、
前記第２の無機膜は前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料を含んだ状態で、
前記第２の有機膜の全面エッチングを開始し、
前記第１の有機膜の高さが前記ベース電極よりも高く、かつ前記エミッタ電極の高さ以下の高さになる状態まで全面エッチングを行い（ステップ１９）
前記第１の有機膜にコンタクトホールを形成し、（ステップ２１）
前記コンタクトホールを介して前記ベース電極と接続する配線電極を形成する（ステップ２２）ことを特徴とする半導体集積回路の製造方法。
【請求項１１】
前記第２の無機膜を形成した（ステップ１４）の後に、
前記第１の有機膜の上面を覆うように第３の無機膜を形成し（ステップ１５、１６、１７）、
前記第３の無機膜は前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料を含み、前記第２の無機膜に含まれる前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料の厚さは第３の無機膜に含まれる前記第１の有機膜および前記第２の有機膜よりもエッチングレートが低い材料の厚さよりも厚い状態で、前記第２の有機膜の全面エッチングを開始することを特徴とする請求項１０の半導体集積回路の製造方法。