【事件の表示】
　特願２０１６−１２２９９２「半導体装置及び半導体装置の製造方法」拒絶査定不服審判事件〔平成２９年１２月２８日出願公開、特開２０１７−２２８６２１、請求項の数（１１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２８年６月２１日の出願であって、その後の手続の概要は、以下のとおりである。
　令和　元年１０月３１日付け：拒絶理由通知書（起案日）
　令和　元年１２月２５日　　：意見書、手続補正書の提出
　令和　２年　３月３０日付け：拒絶査定（起案日）（以下、「原査定」という。）
　令和　２年　６月１５日　　：審判請求書、手続補正書の提出
　令和　２年　８月３１日　　：上申書の提出
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願請求項１−６に係る発明は、以下の引用文献１、２に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２００９−３３０９７号公報
２．特開２０１２−３８８８５号公報
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正によって、請求項１は、補正前の請求項１に記載の「前記貫通電極は、Ａｕにより形成」が、「前記貫通電極全体がＡｕのみにより形成」とされ、当該補正は特許請求の範囲の減縮を目的とするものであるか、また、当該補正は新規事項を追加するものではないかについて検討する。
　当該補正は、「貫通電極全体」の材料を「Ａｕ」のみに限定するものであるから、特許請求の範囲の減縮を目的とするものである。
　また、「前記貫通電極全体がＡｕのみにより形成」という事項は、本願の出願当初の明細書の段落【００３２】、【００３６】、【図２】、【図４】に記載されている事項であるから、当該補正は新規事項を追加するものではないといえる。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、補正後の請求項１−１１に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−１１に係る発明（以下、それぞれ「本願発明１」−「本願発明１１」という。）は、令和　２年　６月１５日付けの手続補正で補正された特許請求の範囲の請求項１−１１に記載された事項により特定される発明であり、以下のとおりの発明である。
「【請求項１】
　基板の一方の面に、窒化物半導体により形成された第１の半導体層と、
　前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
　前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
　基板の他方の面に形成された裏面電極と、
　前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
　を有し、
　前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
　前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
　前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接しており、
　前記貫通電極全体がＡｕのみにより形成されていることを特徴とする半導体装置。
【請求項２】
　前記貫通電極は、金属が埋め込まれているものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
　前記貫通電極におけるくびれ部分の幅は、前記基板の一方の面及び他方の面における前記貫通電極の幅の１／２以上であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
　前記シードメタルは、Ｔｉを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
　前記貫通電極と前記ソース電極との間には絶縁膜が設けられており、
　前記絶縁膜の上には、前記貫通電極と前記ソース電極とを電気的に接続するソース配線層が設けられていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
　前記ソース電極は、前記基板の一方の面における前記貫通電極の上に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項７】
　基板の一方の面に、窒化物半導体により第１の半導体層及び第２の半導体層を順に積層して形成する工程と、
　前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
　前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第１の開口部を形成する工程と、
　前記基板の他方の面及び前記第１の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
　前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第２の開口部を形成する工程と、
　前記第２の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
　前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
　を有し、
　前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
【請求項８】
　前記貫通電極上部を形成した後、前記基板の一方の面の側に、前記貫通電極上部及び前記ソース電極が形成されている領域の一部に開口部を有する絶縁膜を形成する工程と、
　前記絶縁膜の上に、前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
　を有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
　基板の一方の面に、窒化物半導体により第１の半導体層及び第２の半導体層を順に積層して形成する工程と、
　前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第１の開口部を形成する工程と、
　前記基板の他方の面及び前記第１の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
　前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第２の開口部を形成する工程と、
　前記第２の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
　前記第２の半導体層の上にゲート電極及びドレイン電極を形成し、前記第２の半導体層及び前記貫通電極上部の上にソース電極を形成する工程と、
　を有し、
　前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
　前記第１の開口部及び前記第２の開口部は、入口部分よりも奥が狭くなるように形成されていることを特徴とする請求項７から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
　基板の一方の面に、窒化物半導体により第１の半導体層及び第２の半導体層を順に積層して形成する工程と、
　前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
　前記基板の他方の面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極を形成する工程と、
　前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記裏面電極を露出させることによりスルーホールを形成する工程と、
　前記スルーホールをメッキにより埋め込むことにより貫通電極を形成する工程と、
　前記貫通電極と前記ソース電極とを接続する配線層を形成する工程と、
　を有することを特徴とする半導体装置の製造方法。」
第５　引用文献、引用発明等
１　引用文献１について
（１）引用文献１の記載事項
　原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている。（下線は当審により付加したもの。以下同じ。）
「【０１１１】
　（第６の実施形態）
　次に、本発明の第６の実施形態について説明する。第６の実施形態では、ビアホールの位置及びＮｉ層１３用のシード層の材料が第１の実施形態と相違している。図１４Ａ乃至図１４Ｕは、本発明の第６の実施形態に係る
ＧａＮ系ＨＥＭＴを製造する方法
【０１１２】
　第６の実施形態では、先ず、図１４Ａに示すように、
シリコンカーバイド（ＳｉＣ）からなる絶縁性基板１の表面上にＧａＮ層２及びｎ型ＡｌＧａＮ層３をこの順で形成する
ｎ型ＡｌＧａＮ層３上にソース電極４ｓ、ゲート電極４ｇ及びドレイン電極４ｄを
形成する
【０１１３】
　続いて、不活性領域９２内に位置する開口部６２ｓを備えたレジストパターン６２をＳｉＮ層５上に形成する。レジストパターン６２の厚さは１０μｍ程度である。つまり、従来の方法におけるレジストパターン１５２よりも厚いレジストパターン６２を形成する。また、開口部６２ｓの直径は１５０μｍ程度である。レジストパターン６２の厚さを１０μｍ程度としても、直径が１５０μｍ程度の開口部６２ｓは高い精度で形成することができる。次に、レジストパターン６２をマスクとしてＳｉＮ層５をパターニングすることにより、開口部６２ｓに整合する開口部を不活性領域９２内に形成する。ＳｉＮ層５のパターニングに当たっては、例えば、チャンバ内にＳＦ6及びＣＨＦ3を２：３０の流量比で供給し、アンテナパワーを５００Ｗとし、バイアスパワーを５０Ｗとしてドライエッチングを行う。
【０１１４】
　その後、レジストパターン６２をマスクとして、第１の実施形態と同様にして
ｎ型ＡｌＧａＮ層３及びＧａＮ層２のドライエッチングを行うことにより、
絶縁性基板１まで到達する開口部６を形成する
開口部６を絶縁性基板１の内部まで到達させてもよい
【０１１５】
　続いて、レジストパターン６２を除去し、図１４Ｃに示すように、
絶縁性基板１の表面側の全面にシード層７
をスパッタリング法により形成する
【０１１６】
　次に、図１４Ｄに示すように、不活性領域９２内に位置し、開口部６の全体を露出する開口部６３ｓを備えたレジストパターン６３をシード層７上に形成する。レジストパターン６３の厚さは３μｍ程度である。
【０１１７】
　次いで、図１４Ｅに示すように、
電気めっき法により、シード層７上に
Ｎｉ層８を形成する
【０１１８】
　その後、図１４Ｆに示すように、レジストパターン６３を除去する。続いて、イオンミリングを行うことにより、Ｎｉ層８から露出しているシード層７を除去する。この時、Ｎｉ層８も若干削られ、その厚さが３μｍ程度となる。なお、ｎ型ＡｌＧａＮ層３の表面とＮｉ層８の表面との間隔は１μｍ程度となる。
【０１１９】
　次に、図１４Ｇに示すように、絶縁性基板１の表面側の全面にシード層９として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成する。
【０１２０】
　次いで、図１４Ｈに示すように、
ソース電極４ｓ及びＮｉ層８の全体を包囲する開口部
開口部内において、
Ａｕ層１０を形成する
【０１２１】
　続いて、図１４Ｉに示すように、レジストパターン６４を除去する。次に、イオンミリングを行うことにより、Ａｕ層１０から露出しているシード層９を除去する。この時、Ａｕ層１０も若干削られ、その厚さが０．６μｍ程度となる。
【０１２２】
　次いで、図１４Ｊに示すように、絶縁性基板１の表面側の全面に表面保護層１１を形成し、絶縁性基板１の表裏を反転させる。その後、絶縁性基板１の裏面を研磨することにより、絶縁性基板１の厚さを１５０μｍ程度とする。
【０１２３】
　続いて、図１４Ｋに示すように、
絶縁性基板１の裏面
【０１２４】
　次に、図１４Ｌに示すように、Ｎｉ層８に対応する部分を覆うレジストパターン６５をシード層２１上に形成する。レジストパターン６５の厚さは３μｍ程度であり、直径は１００μｍ程度である。次いで、電気めっき法により、レジストパターン６５を除く領域において、シード層２１上に厚さが３．２μｍ程度のＮｉ層１３を形成する。
【０１２５】
　その後、図１４Ｍに示すように、レジストパターン６５を除去する。続いて、イオンミリングを行うことにより、Ｎｉ層１３から露出しているシード層２１を除去する。この時、Ｎｉ層１３も若干削られ、その厚さが３μｍ程度となる。
【０１２６】
　次に、図１４Ｎに示すように、Ｎｉ層１３をマスクとして
絶縁性基板１のドライエッチングを行うことにより、ビアホール１ｓを形成する
【０１２７】
　次いで、イオンミリング等の物理的処理により変質層８２の少なくとも一部を除去することにより、図１４Ｏに示すように、ビアホール１ｓをＮｉ層８まで到達させる。その後、ビアホール１ｓ内及びＮｉ層１３上にレジスト層６６を形成する。
【０１２８】
　続いて、図１４Ｐに示すように、レジスト層６６に対して露光及び現像を行うことにより、ビアホール１ｓ内のみにレジスト層６６を残存させる。この残存したレジスト層６６が保護層として機能する。
【０１２９】
　次に、図１４Ｑに示すように、硫酸過水等を用いたウェットエッチングを行うことにより、Ｎｉ層１３及びＣｕ層２１ｂを除去する。
【０１３０】
　次いで、図１４Ｒに示すように、フッ酸水溶液等を用いたウェットエッチングを行うことにより、Ｔａ層２１ａを除去する。Ｔａ層２１ａをイオンミリングによって除去してもよい。Ｔａ層２１ａの厚さが２０ｎｍ程度なので、イオンミリングによっても短時間で除去することが可能である。
【０１３１】
　その後、図１４Ｓに示すように、レジスト層５６を除去する。続いて、
絶縁性基板１の裏面側の全面にシード層１４として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成する
【０１３２】
　次に、図１４Ｔに示すように、
電気めっき法により、シード層１４上に
Ａｕ層１５を形成する
電気めっき法によりＡｕ層１５を、
ビアホール１ｓ内に形成する
【０１３３】
　その後、図１４Ｕに示すように、絶縁性基板１の表裏を反転させ、表面保護層１１を除去する。そして、必要に応じて配線（図示せず）等を形成して
ＧａＮ系ＨＥＭＴを完成させる
【０１３４】
　このような第６の実施形態によれば、シード層２１にＴａ層２１ａを用いているので、変質層８１の生成を回避しながら、ビアホール１ｓを形成する際のエッチングレートを第１の実施形態の数倍とすることができる。このため、変質層８２を除去する工程を考慮しても、第１の実施形態よりもスループットが向上する。
【０１３５】
　なお、表面保護層１１の除去後では、絶縁性基板１の表面側から見たレイアウトは図１５Ａのようになり、裏面側から見たレイアウトは図１５Ｂのようになる。つまり、図１４Ｕには図示されていないが、図１５Ａに示すように、ゲート電極４ｇに接続されるＡｕ層１０も存在する。なお、図１５Ａに示すレイアウトは単純なものであるが、マルチフィンガーゲート構造を採用すれば、出力を向上させることができる。また、抵抗体及びキャパシタ等も実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。」
　【図１４Ｕ】は、以下のとおりのものである。
「【図１４Ｕ】
」
　引用文献１の【図１４Ｕ】から、絶縁性基板１を貫通し、ソース電極４ｓとＡｕ層１５とを接続する開口部６内のシード層７及びＮｉ層８とビアホール１ｓ内のシード層１４及びＡｕ層１５が見てとれる。また、同図から、開口部６内のシード層７及びＮｉ層８と、ビアホール１ｓ内のＡｕ層１５とが接続する部分において、ビアホール１ｓ内のＡｕ層１５の幅が、シード層７及びＮｉ層８の幅よりも細くなった構造が見てとれる。
　なお、引用文献１の段落【０１１４】には、「開口部６を絶縁性基板１の内部まで到達させてもよい」と記載されている。
（２）引用発明１Ａ及び引用発明１Ｂ
　したがって、上記引用文献１には第６の実施形態として、次の発明（以下、「引用発明１Ａ」という。）が記載されていると認められる。
　「シリコンカーバイド（ＳｉＣ）からなる絶縁性基板１の表面上にＧａＮ層２及びｎ型ＡｌＧａＮ層３をこの順で形成し、
　ｎ型ＡｌＧａＮ層３上にソース電極４ｓ、ゲート電極４ｇ及びドレイン電極４ｄを形成し、
　ｎ型ＡｌＧａＮ層３及びＧａＮ層２のドライエッチングを行うことにより、絶縁性基板１の内部まで到達する開口部６を形成し、
　絶縁性基板１の表面側の全面にシード層７をスパッタリング法により形成し、
　電気めっき法により、シード層７上にＮｉ層８を形成し、
　絶縁性基板１の裏面側からビアホール１ｓを形成し、
　絶縁性基板１の裏面側の全面にシード層１４として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成し、
　電気めっき法により、シード層１４上にＡｕ層１５を形成することに完成されるＧａＮ系ＨＥＭＴであって、
　絶縁性基板１を貫通し、ソース電極４ｓとＡｕ層１５とを接続する開口部６内のシード層７及びＮｉ層８とビアホール１ｓ内のシード層１４及びＡｕ層１５を有し、
　開口部６内のシード層７及びＮｉ層８と、ビアホール１ｓ内のＡｕ層１５とが接続する部分において、ビアホール１ｓ内のＡｕ層１５の幅が、シード層７及びＮｉ層８の幅よりも細くなった構造を有する、ＧａＮ系ＨＥＭＴ。」
　さらに、上記引用文献１には第６の実施形態として、次の発明（以下、「引用発明１Ｂ」という。）が記載されていると認められる。
　「シリコンカーバイド（ＳｉＣ）からなる絶縁性基板１の表面上にＧａＮ層２及びｎ型ＡｌＧａＮ層３をこの順で形成し、
　ｎ型ＡｌＧａＮ層３上にソース電極４ｓ、ゲート電極４ｇ及びドレイン電極４ｄを形成し、
　ｎ型ＡｌＧａＮ層３及びＧａＮ層２のドライエッチングを行うことにより、絶縁性基板１の内部まで到達する開口部６を形成し、
　絶縁性基板１の表面側の全面にシード層７をスパッタリング法により形成し、
　電気めっき法により、シード層７上にＮｉ層８を形成し、
　ソース電極４ｓ及びＮｉ層８の全体を包囲する開口部内においてＡｕ層１０を形成し、
　絶縁性基板１の裏面側からビアホール１ｓを形成し、
　絶縁性基板１の裏面側の全面にシード層１４として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成し、
　電気めっき法により、シード層１４上にＡｕ層１５を形成する、ＧａＮ系ＨＥＭＴを製造する方法であって、
　絶縁性基板１を貫通し、ソース電極４ｓとＡｕ層１５とを接続する開口部６内のシード層７及びＮｉ層８とビアホール１ｓ内のシード層１４及びＡｕ層１５を有する、ＧａＮ系ＨＥＭＴを製造する方法。」
２　引用文献２について
（１）引用文献２の記載事項
　また、原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。
「【００２２】
　　（第１の実施形態）
　図１（ａ）、（ｂ）は、それぞれ本発明の第１の実施形態に係る
ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）
「【００３１】
　高抵抗基板１０１の裏面上にはクロム（Ｃｒ）／金（Ａｕ）などからなる厚さが例えば２００ｎｍ程度の裏面電極１１１が設けられている。ソース電極１３２と裏面電極１１１とは、ショットキー層１０４、チャネル層１０３、
バッファ層１０２及び高抵抗基板１０１を貫通するプラグ１０９
プラグ１０９は、例えばＣｒとＡｕとの積層体によって構成される
（２）上記記載から、引用文献２には、次の技術的事項が記載されていると認められる。
　「ＨＦＥＴにおいて、バッファ層１０２及び高抵抗基板１０１を貫通するプラグ１０９が、ＣｒとＡｕとの積層体によって構成されること。」
３　その他の文献について
（１）引用文献３の記載事項
　本願出願前に日本国内又は外国において頒布された文献である、特開２０１３−２５１３３０号公報（以下、「引用文献３」という。）には、図面とともに次の事項が記載されている。
「【００１９】
　図２は、比較例に係る半導体装置の製造工程を示す図である。最初に、図２（ａ）に示すように、ＳｉＣからなる基板９０上に窒化物半導体系のエピタキシャル層（以下、「エピ層」と称する）９２を形成する。本比較例のエピ層９２は、ｉ型ＧａＮチャネル層上にｎ型ＡｌＧａＮ電子供給層が積層された構造を備えている。チャネル層における電子供給層との界面付近には二次元電子ガスが発生し、これを利用することにより、高速動作の可能な（ＨＥＭＴ：High Electron Mobility Transistor））が実現できる。次に、図２（ｂ）に示すように、エピ層９２上に電極及び配線のパターンを含む表面金属層９４を形成する。上記のエピ層９２及び表面金属層９４により、図１に示すトランジスタ８２及び８４が構成される。トランジスタ８２及び８４は、共に
ＧａＮ系のＨＥＭＴ
ビア９６は、表面金属層９４の一部から背面金属層９８に達するように形成されたビアホールの内部に、たとえば金（Ａｕ）からなる貫通電極が充填された構成となっている
　　【図２】は、以下のとおりのものである。
「【図２】
」
（２）上記記載から、引用文献３には、次の技術的事項が記載されていると認められる。
　「ＧａＮ系のＨＥＭＴにおいて、表面金属層９４の一部から背面金属層９８に達するように形成されたビアホールの内部のビア９６が、Ａｕからなる貫通電極が充填された構成であること。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明１Ａとを対比すると、次のことがいえる。
ア　引用発明１Ａの「ＧａＮ系ＨＥＭＴ」は、本願発明１の「半導体装置」に対応する。
イ　引用発明１Ａでは、「シリコンカーバイド（ＳｉＣ）からなる絶縁性基板１の表面上にＧａＮ層２及びｎ型ＡｌＧａＮ層３をこの順で形成」するものであるから、引用発明１Ａの「絶縁性基板１」、「表面」、「ＧａＮ層２」、「ｎ型ＡｌＧａＮ層３」は、それぞれ、本願発明１の「基板」、「一方の面」、「第１の半導体層」、「第２の半導体層」に相当する。
ウ　引用発明１Ａの「ゲート電極４ｇ」、「ソース電極４ｓ」、「ドレイン電極４ｄ」は、それぞれ、本願発明１の「ゲート電極」、「ソース電極」、「ドレイン電極」に相当する。
エ　引用発明１Ａでは、「絶縁性基板１の裏面側の全面にシード層１４として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成し、電気めっき法により、シード層１４上にＡｕ層１５を形成する」ものであるから、引用発明１Ａの「裏面」は、本願発明１の「他方の面」に相当し、引用発明１Ａの「裏面」上に形成された「Ａｕ層１５」は、本願発明１の「裏面電極」に相当する。
オ　引用発明１Ａの「開口部６内のシード層７及びＮｉ層８」と「ビアホール１ｓ内の」「Ａｕ層１５」は、本願発明１の「貫通電極」に対応する。
カ　引用発明１Ａでは、「開口部６内のシード層７及びＮｉ層８と、ビアホール１ｓ内のＡｕ層１５とが接続する部分において、ビアホール１ｓ内のＡｕ層１５の幅が、シード層７及びＮｉ層８の幅よりも細くなった構造を有する」ものであるから、本願発明１と引用発明１Ａとは、「前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成され」る点で一致する。
キ　引用発明１Ａの「ビアホール１ｓ内の」「Ａｕ層１５」は、本願発明１の「貫通電極下部」に相当し、上記エのとおり、引用発明１Ａでは、「ビアホール１ｓ内の」「Ａｕ層１５」と「絶縁性基板１の裏面側」の間、「Ａｕ層１５」と「絶縁性基板１の裏面側」の間にＴｉ層、Ｐｔ層及びＡｕ層の積層体からなる「シード層１４」を有するものであるから、引用発明１Ａの「シード層１４」は、本願発明１の「シードメタル」に相当し、本願発明１と引用発明１Ａとは、「前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成され」る点で一致する。
ク　引用発明１Ａの「開口部６内のシード層７及びＮｉ層８」は、本願発明１の「貫通電極上部」に相当し、引用発明１Ａの「開口部６」は、「絶縁性基板１の内部まで到達する」ものであるから、当該内部で、「シード層７」と「絶縁性基板１」とが接し、本願発明１と引用発明１Ａとは、「前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接」する点で一致する。
ケ　したがって、本願発明１と引用発明１Ａとの間には、次の一致点、相違点があるといえる。
（一致点）
「基板の一方の面に、窒化物半導体により形成された第１の半導体層と、
　前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
　前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
　基板の他方の面に形成された裏面電極と、
　前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
　を有し、
　前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
　前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
　前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接している、半導体装置。」
（相違点）
（相違点１）
　貫通電極について、本願発明１では、「前記貫通電極全体がＡｕのみにより形成されている」のに対し、引用発明１Ａでは、「シード層７及びＮｉ層８」及び「Ａｕ層１５」から形成されている点。
（２）相違点についての判断
　上記相違点１について検討する。
　上記（１）クのとおり、引用発明１Ａの「開口部６内のシード層７及びＮｉ層８」は、本願発明１の「貫通電極上部」に相当し、本願発明１と引用発明１Ａとは、「前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接している」点で一致し、上記（１）キのとおり、引用発明１Ａの「ビアホール１ｓ内の」「Ａｕ層１５」、「シード層１４」は、それぞれ、本願発明１の「貫通電極下部」、「シードメタル」に相当する。ここで、引用発明１Ａにおいて、「開口部６内」の「Ｎｉ層８」は「シード層７」を介して形成され、「ビアホール１ｓ内の」「Ａｕ層１５」は「シード層１４」を介して形成されるものであるところ、貫通電極の上部、下部において「シード層７」及び「シード層１４」を必要とするものである。
　そうすると、引用発明１Ａにおいて、引用文献３に記載された技術的事項に基づき、引用発明１Ａの「Ｎｉ層８」に代えてＡｕ層を採用したとしても、引用発明１Ａでは、貫通電極上部に含まれる「シード層７」を含むものとなり、「Ｎｉ層８」に代えたＡｕ層のＡｕ以外の金属を含むものとなることは明らかであるから、引用発明１Ａにおいて、相違点１に係る本願発明１の構成を採用することは、当業者が容易に想到することができたものではない。
　また、仮に、引用文献３の「金（Ａｕ）からなる貫通電極が充填された構成」という記載から、貫通電極全体（ビアホール内の全体）がＡｕのみによるという技術的事項を認めたとして、引用発明１Ａにおいて、引用文献３に記載された技術的事項に基づき、貫通電極全体（ビアホール内の全体）がＡｕのみによるという技術を採用するならば、本願発明１Ａの「シードメタル」に相当する引用発明１Ａの「シード層１４」を有しない構成となるため、本願発明１と相違するものとなる。
　さらに、引用文献２、３には、貫通電極の上部をＡｕ層のみで構成し、貫通電極の下部をシードメタルとＡｕ層で構成することは記載されておらず、引用発明１Ａにおいて、相違点１に係る本願発明１の構成を採用することは、当業者が容易に想到することができたものではない。
　したがって、本願発明１は、当業者であっても、引用発明１Ａ及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
２　本願発明２−６について
　本願発明２−６も、本願発明１の「前記貫通電極全体がＡｕのみにより形成されている」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明１Ａ及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
３　本願発明７について
（１）対比
　本願発明７と引用発明１Ｂとを対比すると、次のことがいえる。
ア　引用発明１Ｂでは、「シリコンカーバイド（ＳｉＣ）からなる絶縁性基板１の表面上にＧａＮ層２及びｎ型ＡｌＧａＮ層３をこの順で形成」するものであるから、引用発明１Ｂの「絶縁性基板１」、「表面」、「ＧａＮ層２」、「ｎ型ＡｌＧａＮ層３」は、それぞれ、本願発明７の「基板」、「一方の面」、「第１の半導体層」、「第２の半導体層」に相当し、本願発明７と引用発明１Ｂとは、「基板の一方の面に、窒化物半導体により第１の半導体層及び第２の半導体層を順に積層して形成する工程」を有する点で一致する。
イ　引用発明１Ｂでは、「ｎ型ＡｌＧａＮ層３上にソース電極４ｓ、ゲート電極４ｇ及びドレイン電極４ｄを形成」するものであるから、引用発明１Ｂの「ゲート電極４ｇ」、「ソース電極４ｓ」、「ドレイン電極４ｄ」は、それぞれ、本願発明７の「ゲート電極」、「ソース電極」、「ドレイン電極」に相当し、本願発明７と引用発明１Ｂとは、「前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程」を有する点で一致する。
ウ　引用発明１Ｂでは、「絶縁性基板１の裏面側からビアホール１ｓを形成」するものであるから、引用発明１Ｂの「裏面」、「ビアホール１ｓ」は、それぞれ、本願発明７の「他方の面」、「第１の開口部」に相当し、本願発明７と引用発明１Ｂとは、「前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第１の開口部を形成する工程」を有する点で一致する。
エ　引用発明１Ｂでは、「絶縁性基板１の裏面側の全面にシード層１４として、Ｔｉ層、Ｐｔ層及びＡｕ層の積層体をスパッタリング法により形成し、電気めっき法により、シード層１４上にＡｕ層１５を形成」し、また形成された「Ａｕ層」の一部として「ビアホール１ｓ内の」「Ａｕ層１５」を有するものであるから、引用発明１Ｂの「シード層１４」、「Ａｕ層１５」、「ビアホール１ｓ内の」「Ａｕ層１５」は、それぞれ、本願発明７の「シードメタル」、「裏面電極」、「貫通電極下部」に相当し、本願発明７と引用発明１Ｂとは、「前記基板の他方の面及び前記第１の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程」を有する点で一致する。
オ　引用発明１Ｂでは、「ｎ型ＡｌＧａＮ層３及びＧａＮ層２のドライエッチングを行うことにより、絶縁性基板１の内部まで到達する開口部６を形成」するものであるから、引用発明１Ｂの「開口部６」は、本願発明７の「第２の開口部」に対応し、本願発明７と引用発明１Ｂとは、「前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部」「を除去し、」「第２の開口部を形成する工程」を有する点で共通する。
カ　引用発明１Ｂでは、「絶縁性基板１の表面側の全面にシード層７をスパッタリング法により形成し、電気めっき法により、シード層７上にＮｉ層８を形成」し、また形成された「シード層７」及び「Ｎｉ層８」の一部として「開口部６内のシード層７及びＮｉ層８」を有するものであるから、引用発明１Ｂの「開口部６内のシード層７及びＮｉ層８」は、本願発明７の「貫通電極上部」に相当し、本願発明７と引用発明１Ｂとは、「前記第２の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程」を有する点で一致する。
キ　引用発明１Ｂでは、「ソース電極４ｓ及びＮｉ層８の全体を包囲する開口部内においてＡｕ層１０を形成」するものであるから、引用発明１Ｂの「Ａｕ層１０」は、本願発明７の「配線層」に相当し、本願発明７と引用発明１Ｂとは、「前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程」を有する点で一致する。
ク　引用発明１Ｂでは、「絶縁性基板１を貫通し、ソース電極４ｓとＡｕ層１５とを接続する開口部６内のシード層７及びＮｉ層８とビアホール１ｓ内の」「Ａｕ層１５を有」するものであるから、本願発明７と引用発明１Ｂとは、「前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成される」点で一致する。
ケ　引用発明１Ｂは、「ＧａＮ系ＨＥＭＴを製造する方法」であるから、本願発明７と引用発明１Ｂとは、「半導体装置の製造方法」である点で一致する。
コ　したがって、本願発明７と引用発明１Ｂとの間には、次の一致点、相違点があるといえる。
（一致点）
「基板の一方の面に、窒化物半導体により第１の半導体層及び第２の半導体層を順に積層して形成する工程と、
　前記第２の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
　前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第１の開口部を形成する工程と、
　前記基板の他方の面及び前記第１の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
　前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部を除去し、第２の開口部を形成する工程と、
　前記第２の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
　前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
　を有し、
　前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成される、半導体装置の製造方法。」
（相違点）
（相違点２）
　第２の開口部を形成する工程において、本願発明７では、「前記シードメタルを除去し、前記貫通電極下部を露出させること」も行うのに対し、引用発明１Ｂでは、そのような特定はなされていない点。
（２）相違点についての判断
　上記相違点２について検討する。
　引用発明１Ｂにおいて、「開口部６」を形成した後に、「シード層１４」及び「Ａｕ層１５」を形成するものであるから、「開口部６」を形成する際、「シード層１４」を除去し、「Ａｕ層１５」を露出させることは、設計的事項とはいえない。
　また、本願発明７の「前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第２の開口部を形成する工程」は、上記引用文献２、３にも記載されていない。
　したがって、本願発明７は、当業者であっても、引用発明１Ｂ及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
４　本願発明８−１０について
　本願発明８−１０も、本願発明７の「前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第２の開口部を形成する工程」と同一の構成を備えるものであるから、本願発明７と同じ理由により、当業者であっても、引用発明１Ｂ及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
５　本願発明１１について
　本願発明１１も、本願発明７の「前記基板の一方の面より、前記第２の半導体層、前記第１の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第２の開口部を形成する工程」に対応する構成を備えるものであるから、本願発明７と同じ理由により、当業者であっても、引用発明１Ｂ及び引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
　審判請求時の補正により、本願発明１−６は「前記貫通電極全体がＡｕのみにより形成されている」という事項を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１、２に基づいて、容易に発明できたものとはいえない。したがって、原査定の理由を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。