【事件の表示】
　特願２０１６−５０２００６「産業プロセスネットワーク用通信システム」拒絶査定不服審判事件〔平成２６年１０月　２日国際公開、ＷＯ２０１４／１６０１６１、平成２８年　７月２８日国内公表、特表２０１６−５２２５９３、請求項の数（２０）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１４年（平成２６年）３月１３日（パリ条約による優先権主張２０１３年３月１４日、米国）を国際出願日とする出願であって、平成２９年１２月１１日付けで拒絶理由通知がされ、平成３０年５月１６日に意見書及び手続補正書が提出され、平成３０年６月６日付けで拒絶査定がされ、これに対し、平成３０年１０月１１日に拒絶査定不服審判の請求がされると同時に手続補正がされ、当審において、令和元年１２月１７日付けで拒絶理由（以下、「当審拒絶理由（１）」という。）が通知され、令和２年４月１４日に意見書及び手続補正書が提出され、令和２年９月９日付けで拒絶理由（以下、「当審拒絶理由（２）」という。）が通知され、令和２年１２月２３日に意見書及び手続補正書が提出されたものである。
第２　原査定の概要
　原査定（平成３０年６月６日付け拒絶査定）の概要は次のとおりである。
理由１　（サポート要件）本願請求項４、５、１１、１９の記載は、特許法第３６条第６項第１号に規定する要件を満たしていない。
理由３　（進歩性）本願請求項１−２５に係る発明は、以下の引用文献Ａ−Ｃに基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
Ａ．特開平０２−１２８５９７号公報
Ｂ．特開２００６−１０９０１６号公報
Ｃ．特表２０１０−５３９５８７号公報
第３　当審拒絶理由の概要
１　当審拒絶理由（１）の概要
　当審拒絶理由（１）の概要は次のとおりである。
　本願請求項１−２３に係る発明は、以下の引用文献１に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特表２００８−５１２９４２号公報（当審において新たに引用した文献）
２　当審拒絶理由（２）の概要
　当審拒絶理由（２）の概要は次のとおりである。
　本願請求項１−２０に係る発明は、以下の引用文献１に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
１．特表２００８−５１２９４２号公報（当審拒絶理由（１）における引用文献１）
第４　本願発明
　本願請求項１−２０に係る発明（以下、それぞれ「本願発明１」−「本願発明２０」という。）は、令和２年１２月２３日になされた手続補正で補正された特許請求の範囲の請求項１−２０に記載された事項により特定される発明であり、本願発明１−２０は以下のとおりの発明である（下線部は補正箇所を示す。）。
「　　【請求項１】
　産業プロセスネットワーク上でデータを送受信するように構成されたフィールドデバイスであって、
　プロセッサと、
　前記産業プロセスネットワークに通信可能に接続された通信ユニットであって、第１のデータ転送速度で、第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記データを送受信するように構成され、前記第１のデータ転送速度より速い第２のデータ転送速度で、第２の通信プロトコルを介し、前記プロセッサと通信するように接続された通信ユニットと、
　を備え、
　前記通信ユニットは、
　　前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクトを保管する第１の受信バッファと、
　　前記産業プロセスネットワーク上で前記通信ユニットが受信する第２のメッセージに対応した第２のメッセージオブジェクトを保管する第２の受信バッファと、
　を備え、
　前記第１のメッセージオブジェクトは、前記第１のメッセージと、前記第１のメッセージに対応する情報とを含み、
　前記第２のメッセージオブジェクトは、前記第２のメッセージと、前記第２のメッセージに対応する情報とを含み、
　前記通信ユニットは、前記第１のメッセージの一揃い全てを受信した後、前記プロセッサの割込み処理を行い、前記プロセッサは前記割込み処理に応答して、前記第１のメッセージを取得するように構成され、
　前記通信ユニットは、
　　前記第１のメッセージに対応する前記情報の少なくとも一部、及び前記第２のメッセージに対応する前記情報の少なくとも一部を、それぞれ特定し、
　　前記第１のメッセージオブジェクト中の前記第１のメッセージに対応する前記情報の前記特定された部分を保管し、
　　前記第２のメッセージオブジェクト中の前記第２のメッセージに対応する前記情報の前記特定された部分を保管する、
　ことを特徴とするフィールドデバイス。
　　【請求項２】
　前記通信ユニットは、前記第１のメッセージに対応する前記情報の前記部分、及び前記第２のメッセージに対応する前記情報の前記部分を、それぞれ特定する受信状態マシンを実行することを特徴とする請求項１に記載のフィールドデバイス。
　　【請求項３】
　前記通信ユニットは、メッセージ受領通知を出力するように構成され、
　前記メッセージ受領通知は、前記第２の通信プロトコルを介して前記通信ユニットから前記第１のメッセージオブジェクト及び第２のメッセージオブジェクトのうちの少なくとも１つを取得する割込みサービスルーチンを、前記プロセッサに呼び出させるように構成される、
　ことを特徴とする請求項１に記載のフィールドデバイス。
　　【請求項４】
　前記通信ユニットは、前記第１のメッセージオブジェクト及び前記第２のメッセージオブジェクトのうちの一方のエラーステータスに基づき、前記メッセージ受領通知を出力するかどうかを判定することを特徴とする請求項３に記載のフィールドデバイス。
　　【請求項５】
　前記通信ユニットは、前記第１のメッセージオブジェクト及び前記第２のメッセージオブジェクトのうちの前記一方の前記エラーステータスが非致命的エラーステータスを含んでいるとの判定に基づき、前記メッセージ受領通知を出力すると判定することを特徴とする請求項４に記載のフィールドデバイス。
　　【請求項６】
　前記通信ユニットは、前記第１のメッセージオブジェクト及び前記第２のメッセージオブジェクトのうちの一方の前記エラーステータスが致命的エラーステータスを含んでいるとの判定に基づき、前記メッセージ受領通知の出力を差し控えると判定することを特徴とする請求項４に記載のフィールドデバイス。
　　【請求項７】
　前記通信ユニットは、前記産業プロセスネットワーク上で一揃いのメッセージを全て受信すると、前記メッセージ受領通知を前記プロセッサに出力することを特徴とする請求項３に記載のフィールドデバイス。
　　【請求項８】
　前記通信ユニットは、
　割込み端子を介して前記プロセッサに接続され、
　前記割込み端子の電圧を調整することにより、前記メッセージ受領通知を出力する、
　ことを特徴とする請求項３に記載のフィールドデバイス。
　　【請求項９】
　前記通信ユニットは、前記第２の通信プロトコルを介し、前記プロセッサから前記通信ユニットに受け取られたメッセージに対応するメッセージオブジェクトを保管する送信バッファを備え、
　前記メッセージオブジェクトは、前記プロセッサから受け取ったメッセージと、前記プロセッサから受け取ったメッセージに対応する情報とを含み、
　前記通信ユニットは、前記第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記メッセージオブジェクトを送信する、
　ことを特徴とする請求項１に記載のフィールドデバイス。
　　【請求項１０】
　前記送信バッファは、前記産業プロセスネットワーク上で送信しようとする一揃いのメッセージの全てを保管するように構成され、
　前記通信ユニットは、前記一揃いのメッセージの全てを前記プロセッサから受信すると、前記産業プロセスネットワーク上で前記一揃いのメッセージの全てを送信する、
　ことを特徴とする請求項９に記載のフィールドデバイス。
　　【請求項１１】
　前記第１の通信プロトコルは、ハイウェイアドレス可能遠隔トランスデューサ（ＨＡＲＴ）プロトコルからなり、
　前記第２の通信プロトコルは、シリアル周辺インタフェース（ＳＰＩ）プロトコルからなる、
　ことを特徴とする請求項１に記載のフィールドデバイス。
　　【請求項１２】
　産業プロセスネットワーク上でデータを送受信するように構成された通信ユニットであって、
　第１のデータ転送速度で、第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記データを送受信する第１の通信インタフェースと、
　前記第１のデータ転送速度より速い第２のデータ転送速度で、第２の通信プロトコルを介し、プロセッサと通信する第２の通信インタフェースと、
　前記産業プロセスネットワーク上で受信する第１のメッセージに対応した第１のメッセージオブジェクトを保管する第１の受信バッファと、
　前記産業プロセスネットワーク上で受信する第２のメッセージに対応した第２のメッセージオブジェクトを保管する第２の受信バッファと、
　を備え、
　前記第１のメッセージオブジェクトは、前記第１のメッセージと、前記第１のメッセージに対応する情報とを含み、
　前記第２のメッセージオブジェクトは、前記第２のメッセージと、前記第２のメッセージに対応する情報とを含み、
　前記通信ユニットは、前記第１のメッセージの一揃い全てを受信した後、前記プロセッサの割込み処理を行うように構成され、前記プロセッサは前記割込みに応答して、前記第１のメッセージを取得するように構成され、
　前記通信ユニットは、
　　前記第１のメッセージに対応する前記情報の少なくとも一部、及び前記第２のメッセージに対応する前記情報の少なくとも一部を、それぞれ特定し、
　　前記第１のメッセージオブジェクト中の前記第１のメッセージに対応する前記情報の前記特定された部分を保管し、
　　前記第２のメッセージオブジェクト中の前記第２のメッセージに対応する前記情報の前記特定された部分を保管する、
　ことを特徴とする通信ユニット。
　　【請求項１３】
　前記通信ユニットは、
　割込み端子を介してプロセッサに接続するように構成され、
　前記産業プロセスネットワーク上で一揃いのメッセージの全てを受信すると、前記割込み端子を介して前記プロセッサにメッセージ受領通知を出力し、
　前記メッセージ受領通知は、
　前記プロセッサに、前記第２の通信インタフェースを介し、前記第１のメッセージオブジェクト及び前記第２のメッセージオブジェクトのうちの少なくとも一方を取得させるように構成される、
　ことを特徴とする請求項１２に記載の通信ユニット。
　　【請求項１４】
　前記第２の通信インタフェースは、マスタ・アウト・スレーブ・イン（ＭＯＳＩ）端子と、マスタ・イン・スレーブ・アウト（ＭＩＳＯ）端子とを備え、
　前記通信ユニットは、
　前記ＭＯＳＩ端子を介して前記プロセッサからデータを受信し、前記ＭＩＳＯ端子を介して前記プロセッサにデータを送信し、
　前記ＭＯＳＩ端子を介してメッセージ受領通知応答を受信すると、前記第１のメッセージオブジェクト及び前記第２のメッセージオブジェクトのうちの少なくとも一方を、前記ＭＩＳＯ端子を介して送信する、
　ことを特徴とする請求項１３に記載の通信ユニット。
　　【請求項１５】
　前記ＭＯＳＩ端子を介して受信する第３のメッセージに対応した第３のメッセージオブジェクトを保管する送信バッファを更に備え、
　前記通信ユニットは、前記第１の通信インタフェースを介し、前記産業プロセスネットワーク上で前記第３のメッセージオブジェクトを送信する、
　ことを特徴とする請求項１４に記載の通信ユニット。
　　【請求項１６】
　前記通信ユニットは、前記第３のメッセージオブジェクトが一揃いのメッセージの全てを表していると判定すると、前記第１の通信インタフェースを介して前記第３のメッセージオブジェクトを送信することを特徴とする請求項１５に記載の通信ユニット。
　　【請求項１７】
　産業プロセスネットワーク上でデータを送受信する方法であって、
　フィールドデバイスの通信ユニットにより、第１のデータ転送速度で、第１の通信プロトコルを介し、第１のメッセージを受信する工程と、
　前記通信ユニットにより、前記第１のメッセージを前記通信ユニットの第１の受信バッファに保管する工程と、
　前記通信ユニットにより、前記第１のメッセージが、前記第１の通信プロトコルに従った一揃いのメッセージを全て含んでいることを判定する工程と、
　前記第１のメッセージが一揃いのメッセージを全て含んでいると判定すると、前記通信ユニットにより、前記第１のメッセージを受信したことを前記フィールドデバイスのプロセッサに通知する工程と、
　前記通信ユニットにより、前記第１のデータ転送速度より速い第２のデータ転送速度で、第２の通信プロトコルを介し、前記第１のメッセージを前記プロセッサに送信する工程と、
　を備え、
　前記通信ユニットにより、第２のメッセージを前記通信ユニットの第２の受信バッファに保管する工程と、
　前記通信ユニットにより、前記第１の受信バッファに、前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクトを保管する工程と、
　前記通信ユニットにより、前記第２の受信バッファに、前記第２のメッセージに対応した第２のメッセージオブジェクトを保管する工程と、
　を更に備え、
　前記第１のメッセージオブジェクトは、前記第１のメッセージと、前記第１のメッセージに対応する情報とを含み、
　前記第２のメッセージオブジェクトは、前記第２のメッセージと、前記第２のメッセージに対応する情報とを含み、
　前記通信ユニットは、前記第１のメッセージの一揃い全てを受信した後、前記プロセッサの割込み処理を行うように構成され、前記プロセッサは前記割り込みに応答して、前記第１のメッセージを取得するように構成され、
　前記通信ユニットにより、前記第１のメッセージに対応する前記情報の少なくとも一部、及び前記第２のメッセージに対応する前記情報の少なくとも一部を、それぞれ特定する工程と、
　前記通信ユニットにより、前記第１のメッセージオブジェクト中の前記第１のメッセージに対応する前記情報の前記特定された部分を保管する工程と、
　前記通信ユニットにより、前記第２のメッセージオブジェクト中の前記第２のメッセージに対応する前記情報の前記特定された部分を保管する工程と、
　を更に備えることを特徴とする方法。
　　【請求項１８】
　前記通信ユニットにより、前記第２の通信プロトコルを介して前記第１のメッセージを前記プロセッサに送り終える前に、前記第１の通信プロトコルを介して前記第２のメッセージの少なくとも一部を受信する工程を更に備えることを特徴とする請求項１７に記載の方法。
　　【請求項１９】
　前記第１のメッセージを受信したことを前記プロセッサに通知する工程は、前記通信ユニットと前記プロセッサとを接続する割込み端子の電圧を調整する工程を備えることを特徴とする請求項１７に記載の方法。
　　【請求項２０】
　前記通信ユニットにより、前記第２の通信プロトコルを介し、前記プロセッサから第３のメッセージを受信する工程と、
　前記通信ユニットにより、前記第３のメッセージが、前記第１の通信プロトコルに従った一揃いのメッセージを全て含んでいることを判定する工程と、
　前記第３のメッセージが一揃いのメッセージを全て含んでいると判定すると、前記通信ユニットにより、前記産業プロセスネットワーク上で前記第３のメッセージを送信する工程と、
　を更に備えることを特徴とする請求項１７に記載の方法。」
第５　引用文献、引用発明等
１　引用文献１について
　当審拒絶理由（１）及び（２）に引用された引用文献１には、図面とともに次の事項が記載されている（下線は当審付与。以下同様。）。
ア　「【００１４】
　[詳細な説明]
　＜プロセス制御システムの概要＞
　本発明は、プロセス制御システムにおける現場計器と他のデバイスとに用いられる通信コントローラに関する。通信コントローラの用途は、メッセージとタイマ管理とのリンク層処理の大部分を実行することで、アプリケーションプロセッサもしくはＣＰＵを解放し、アプリケーションプロセッサもしくはＣＰＵが他の機能を実行できるようにすることである。本詳細な説明のために、
ファウンデーション・フィールドバス通信プロトコルを用いるシステム
【００１５】
　フィールドバス物理層は、物理層プロトコルデータユニット（ＰｈＰＤＵ）の形式で通信プロトコルデータを送受信する物理手段の電気的特性を定義している。さらに、フィールドバス物理層は、シンボル符号化、メッセージフレーム化、エラー検出方法を定義している。
ＩＳＡフィールドバス規格
Ｈ１物理層
低電力の選択肢を有した、３１．２５Ｋｂｐｓ、電圧モード、導線媒体を対象としている。
【００１６】
　図１は、一般的なプロセス制御システム１０を示している。この
プロセス制御システム１０は、セグメント１２と、電源１４と、５つのデバイスとを備えている。
５つのデバイスは、リンク・アクティブ・スケジューラ（ＬＡＳ）デバイス２０、リンク・マスタ（ＬＭ）デバイス２２、基本デバイス２４，２６，２８である。
イ　「【００２５】
　＜メッセージフォーマット＞
　図２に、
メッセージをセグメント１２上に送信するのに用いられる物理層プロトコルデータユニット（ＰｈＰＤＵ）
は、プリアンブルと、スタート・デリミタ（ＳＤ）と、データリンク・プロトコル・データ・ユニット（ＤＬＰＤＵ）と、エンド・デリミタ（ＥＤ）とを含んでいる。
【００２６】
　スタート・デリミタ（ＳＤ）は、プリアンブルの直後に続く。１つのメッセージにつき１つのＳＤがある。フィールドバス仕様では、ＳＤは、非文字データ（Ｎ＋及びＮ−）を有している必要がある。この非文字データは、常に、相互補完関係にある一対としてＳＤメッセージに現れる。この符号化方法によって、ＳＤは独特のものとなり、ＳＤとメッセージのデータ部分（ＤＬＰＤＵ）との混同が生じることがない。図２に示すＳＤの列は、１　Ｎ＋　Ｎ−　１　０　Ｎ−　Ｎ＋　０となっている。
【００２７】
　ＤＬＰＤＵは、可変長メッセージである。
ＤＬＰＤＵは、その最初のバイトとしてフレーム制御（ＦＣ）バイトを含み、その最後の２バイトとしてフレーム・チェック・シーケンス（ＦＣＳ）チェックサムを含んでいる。
ウ　「【００３４】
　活動終了（ＥＯＡ）は、キャリア検出信号が無効になったときに発生する。ＥＯＡは、送信ＤＬＰＤＵ及び受信ＤＬＰＤＵの双方で発生する。
　＜デバイス・アーキテクチャ＞
　図３は、基本デバイス２４における通信部のブロック図を示している。尚、基本デバイス２４における通信部は、デバイス２０−２８の各々のアーキテクチャを代表するものである。
基本デバイス２４は、中央処理装置（ＣＰＵ）３０と、ランダム・アクセス・メモリ（ＲＡＭ）３２と、フラッシュ・メモリ３４と、通信コントローラ３６と、媒体接続装置（ＭＡＵ）３８とを備えている。
【００３５】
　図３に示す本実施形態では、ＣＰＵ３０は、モトローラ社製６８ＬＣ３０２、モトローラ社製Ｍｃｏｒｅ２０７５、モトローラ社製ＰｏｗｅｒＰＣ８５０、アトメル社製ＴｈｕｍｂプロセッサＡＴ９１Ｍ４０８００などといったマイクロプロセッサである。ＣＰＵ３０は、８ビット以上のプロセッサである。
【００３６】
　図３に示す本実施形態では、
通信コントローラ３６は、
ＭＡＵ３８とＣＰＵ３０との間のインターフェイスとして機能する。
フィールドバスセグメント１２に接続された外部のアナログ回路との間で符号化されたマンチェスタデータの送受信を行う。
エ　「【００４０】
　＜通信コントローラ３６＞
　図４は、通信コントローラ３６の機能ブロック図である。本実施形態では、
通信コントローラ３６は、デバウンス回路４２と、ディジタル位相同期回路（ＰＬＬ）４４と、フロントエンドステートマシン４６と、受信メッセージフィルタリング４８と、受信先入れ先出し（ＦＩＦＯ）メモリ５０と、送信ステートマシン５２と、送信ＦＩＦＯメモリ５４と、送信ドライバ回路５６と、受信／送信事象マネージャ５８と、レジスタ群６０と、クロック生成回路６２と、発振器６４と、タイマ群６８と、ＣＰＵインターフェイス回路７０とを備えている。
【００４１】
　
到来するメッセージをＭＡＵ３８が検出すると、ＲｘＡ入力にて、キャリア検出信号が通信コントローラ３６へ供給され、ＲｘＳ入力にて、到来する非同期のマンチェスタデータが供給される。ＲｘＡ入力及びＲｘＳ入力は、フロントエンドステートマシン４６へ送出される。
【００４２】
　フロントエンドステートマシン４６は、到来するシリアルビットストリームＲｘＳを検出する。フロントエンドステートマシン４６は、プリアンブル、ＳＤ、ＥＤを除去し、ＤＬＰＤＵを受信ＦＩＦＯメモリ５０へ格納する。フロントエンドステートマシン４６は、受信メッセージフィルタリング４８とともに、特定のフレーム制御、加えて、他のデバイス宛のプローブ・ノード（ＰＮ）メッセージ、パス・トークン（ＰＴ）メッセージを除外するように構成され得る。フロントエンドステートマシン４６は、受信ＦＩＦＯメモリ５０へ書き込まれたバイト数のトラックを保持する。ＦＣＳは、各メッセージの終わりに自動的に確認され、任意に受信ＦＩＦＯメモリ５０へ格納され得る。」
オ　「【００４４】
　
フロントエンドステートマシン４６は、ＲｘＡ線が有効になると作動する。そして、フロントエンドステートマシン４６は、プリアンブル領域のエッジに同期し、ＲｘＳ信号のマンチェスタ符号化データを復号する。
【００４５】
　
プリアンブルが検出されると、フロントエンドステートマシン４６は、スタート・デリミタ（ＳＤ）列を待つ。ＳＤが検出されると、フロントエンドステートマシン４６は、シリアルデータストリームをオクテットに変換し、シリアルデータストリームを８ビットのバイト毎に受信ＦＩＦＯメモリ５０に書き込む。
エンド・デリミタ（ＥＤ）が検出されるまで、もしくは受信ＦＩＦＯメモリ５０が満杯になるまで、データの新たなオクテットを受信ＦＩＦＯ５０に書き込み続ける。
【００４６】
　ＥＤが検出されると、フロントエンドステートマシン４６は、ＲｘＡ線が無効になるのを待つ。尚、ＲｘＡ線が無効になることは、ＥＯＡ事象によって示される。 ＲｘＡ線が無効になることで、フロントエンドステートマシン４６は初期状態に復帰する。フロントエンドステートマシン４６は、フィールドバス・セグメント１２上の次の活動まで（つまり、再度ＲｘＡにてキャリア検出信号が供給されるまで）初期状態のままでいる。
【００４７】
　フィルタリング回路は、基本デバイスにとって重要ではないメッセージに関するＩＲＱ負荷を軽減するために基本デバイスに用いられている。対照的に、ＬＡＳとして構成されたデバイスは、セグメント上の全てのメッセージを受信しなければならないため、フィルタリングを無効にしなければならない。フィルタリングが無効であると、全ての受信メッセージが受信ＦＩＦＯメモリ５０へ格納されるようになり、全ての受信メッセージがレジスタ群６０、そしてＣＰＵ６０へと転送されるようになる。ＳＯＭｆは、フィルタ処理された受信ＤＬＰＤＵのメッセージ開始信号である。ＳＯＭｆは、到来するメッセージがフィルタ処理されることを判定するのに十分な情報を受信メッセージが検出したとフロントエンドステートマシン４６が判定すると発生する。
【００４８】
　フィルタリングが有効になると、フィルタ処理されたメッセージは受信ＦＩＦＯメモリ５０に格納されない。フィルタ処理されたメッセージによって、ＳＯＭｆが生成されないようになり、事象やＩＲＱが発生しないようになる。
【００４９】
　フィルタ処理されたメッセージの例としては、リターン・トークン（ＲＴ）、アイドル、要求インターバル（ＲＩ）、プローブ応答（ＰＲ）ＤＬＰＤＵメッセージがあり、これらのメッセージは、常に拒否されるようになる。これらは、フレーム制御（ＦＣ）バイトに基づいて特定される。パス・トークン（ＰＴ）メッセージ及びプローブ・ノード（ＰＮ）メッセージは、メッセージの宛先アドレスがデバイスのアドレスと一致した場合に受信されるようになる。宛先アドレスが一致しない場合には、ＰＴメッセージ及びＰＮメッセージは拒否される。
【００５０】
　ＦＣバイトに基づいてメッセージの種類に関してフィルタリングできることと、宛先アドレスに基づいてメッセージの種類に関してフィルタリングできることとによって、ＣＰＵ３０が処理しなければならない割込要求（ＩＲＱｓ）の数が制限され、それによってソフトウェア割込の負荷が軽減される。
【００５１】
　フロントエンドステートマシン４６及び受信ＦＩＦＯメモリ５０は、ＭＡＵ３８からのシリアルデータフレームを構文解析するのに用いられる。ＣＰＵ３０は、受信ＦＩＦＯメモリ５０からデータを読み込み、読み込んだデータをＣＰＵ３０のローカルメモリ空間に格納して、受信ＤＬＰＤＵを復号する。
【００５２】
　
受信ＦＩＦＯメモリ５０は、８ビット幅を１バイトとした６３バイトである。受信ＦＩＦＯメモリ５０は、３つまでの完全な受信メッセージ（合計６３バイトまで）の全てのＤＬＰＤＵバイトを格納することになる。
フロントエンドステートマシン４６は、書込ポインタによって指し示された場所へ符号化データを格納する書込パルスを生成する。書込動作が完了したのち、書込ポインタは、次のＤＬＰＤＵバイトを格納するようにインクリメントされる。
【００５３】
　
ＣＰＵ３０は、受信ＦＩＦＯメモリ５０に対する読込ポインタと連動する。レジスタ群６０の受信ＦＩＦＯレジスタ（実際のＤＬＰＤＵデータを含んでいる）からのあらゆる読込によって、８ビットデータは、受信ＦＩＦＯメモリ５０からデータバス上に直ちに送出され、ＣＰＵ３０に読み込まれる。読込動作が完了したのち、読込ポインタはインクリメントされる。読込ポインタのインクリメントは、受信ＦＩＦＯメモリ５０が空になるまで継続され得る。
【００５４】
　
受信ＦＩＦＯメモリ５０にてオーバーフロー状態が発生するのを防止するため、レジスタ群６０には、受信ＦＩＦＯメモリ５０が満杯状態に近づくとＩＲＱの生成を許可するレジスタがある。ＩＲＱ生成の閾値は変更可能である。
【００５５】
　送信ステートマシン５２は、送信ＦＩＦＯメモリ５４から送信されるＤＬＰＤＵデータを読み込む。プリアンブル、ＳＤ、ＥＤが自動的に挿入される。送信ステートマシン５２を起動するためには、ＰＤＵ間トリガー、もしくはその代わりに次回定期事象トリガーが有効となって、送信動作を開始する必要がある。送信ステートマシン５２は、送信されたバイト数のトラックを保持する。アンダーフローもしくは送信カウント違反があると、エラー状態が指し示される。ＦＣＳは、ＤＬＰＤＵの最後の２バイトとして任意に自動送信され得る。
【００５６】
　送信ステートマシン５２は、ＭＡＵ３８へのＴｘＳ線上のインターフェイス回路７０を介して供給され、フィールドバスセグメント１２上に送出されるマンチェスタシリアルデータを符号化する。また、送信ステートマシン５２は、ＥＤの最後のビットが発生して最初のプリアンブルにおける最初のビットが送信されたときに送信イネーブル（ＴｘＥ）線を有効状態にする。また、送信ステートマシン５２は、ＴｘＥ線を有効状態にするときに、送信開始（ＳＯＴ）事象信号を生成し、ＴｘＥ線が無効に復帰するときに、送信終了（ＥＯＴ）事象信号を生成する。
【００５７】
　送信ＦＩＦＯメモリ５４は、送信されるべきメッセージに必要とされる全てのＤＬＰＤＵバイトである合計６３バイトまでを格納することになる。変更可能な閾値は、送信ＦＩＦＯメモリ５４がほぼ空になる時期をＣＰＵ３０に伝えるＩＲＱを送信するように設定され得る。６３バイトよりも多くのバイトが送信される必要がある場合には、ＣＰＵ３０は、送信ＦＩＦＯメモリ５４により多くのデータを追加できるようにすることを通知される。ＣＰＵ３０への通知は、全てのＤＬＰＤＵのバイトが書き込まれるまで継続する。ＣＰＵ３０が書込ポインタを用いて送信ＦＩＦＯ５４に書込を行う一方で、送信ステートマシン５２が読込ポインタを用いて送信ＦＩＦＯメモリ５４からバイトを読み込む。
【００５８】
　通信コントローラ３６は、事象発生時に機能し、多数の事象の発生を処理できなければならない。事象の例としては、受信メッセージのＳＯＭ、ＥＯＭ、あるいはＥＯＡ、またあるいは送信メッセージのＥＯＴがある。受信／送信事象マネージャ５８は、３つの受信メッセージと１つの送信メッセージとの合計までで起こる全ての事象を管理する。
【００５９】
　図４に示すように、受信／送信事象マネージャ５８は、ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３と称される３つの受信メッセージオブジェクトと、ｘｍｔｍｓｇと称される１つの送信メッセージオブジェクトとを備えている。さらに、
受信／送信事象マネージャ５８は、メッセージキューマネージャ（ＭｓｇＱｍｎｇｒ）８０と、事象マネージャ（ＥｖｅｎｔＭｎｇｒ）８２と、送信マネージャ（ｘｍｔｍｎｇｒ）８４と、事象ＭＵＸ８６とを備えている。
【００６０】
　
受信ＦＩＦＯメモリ５０は、３つまでの完全な受信メッセージのＤＬＰＤＵバイトを格納することができる。これら３つのメッセージはそれぞれ、対応するオブジェクトｒｃｖｍｓｇ１と、ｒｃｖｍｓｇ２と、ｒｃｖｍｓｇ３とを備えている。各オブジェクトは、全てのＩＲＱの状態と、メッセージエラーと、各オブジェクトに対応する受信メッセージのために発生するタイムスタンプとを含んでいる。
【００６１】
　全てのＩＲＱの状態、メッセージエラー、送信メッセージのために発生するタイムスタンプは、ｘｍｔｍｓｇオブジェクトに格納される。格納情報は、送信メッセージの事象データを構成する。」
カ　「【００７８】
　図５は、セグメント１２上のＭＡＵ３８によって受信されたデータパケットの処理を管理する受信／送信事象マネージャ５８の機能ブロック図である。
受信／送信事象マネージャ５８は、メッセージキューマネージャ（ＭｓｇＱｍｎｇｒ）８０と、事象ＭＵＸ８６と、受信メッセージオブジェクトキュー１００と、マルチプレクサ１０２，１０６，１０８とを含んでいる。受信メッセージオブジェクトキュー１００は、ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３と称された、３つの受信メッセージオブジェクトのための空間を含んでいる。
【００７９】
　
受信／送信事象マネージャ５８によって、ＣＰＵ３０は、順に発生した各メッセージの各々に関連付けられた受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）を読み込むことができる。有効なメッセージの受信メッセージオブジェクトは、レジスタ群６０を介して、具体的にはレジスタＲｅｇ１５〜Ｒｅｇ１Ｆにおいて、ＣＰＵ３０が読込可能である。
各受信メッセージオブジェクトは、メッセージＩＲＱと、エラーと、状態と、受信ＦＩＦＯメモリ５０に関する情報及びデータとの組み合わせを格納している。
【００８０】
　
受信ＦＩＦＯメモリ５０に関する情報及びデータは、ソフトウェアによって読込可能な種々の属性を含んでおり、種々の属性は、オブジェクトが対応するメッセージの受信状態に関連している。これらの属性としては、オーバーフローと、アンダーフローと、データ準備完了と、終了位置と、有効フラグとがある。
データ準備完了属性は、受信ＦＩＦＯメモリ５０が満杯状態に近づいており、受信ＦＩＦＯメモリ５０のオーバーフローを防止するために受信ＦＩＦＯ５０の読込が必要であることを示す論理的属性である。終了位置属性は、受信ＦＩＦＯメモリ５０からの位置情報を格納する整数属性である。
【００８１】
　
ＭｓｇＱｍｎｇｒ８０は、３つの受信メッセージの選択及び有効化を制御する。
一度につき１つの受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）のみが有効になり得る。
【００８２】
　
作動時に、ＭＡＵ３８は、セグメント１２からメッセージを受信する。メッセージがセグメント１２から受信されると、受信メッセージオブジェクトキュー１００における受信メッセージオブジェクトの有効フラグが設定される。
【００８３】
　
フロントエンドステートマシン４６は、シリアルデータストリームを復号し、シリアルデータストリームを８ビットパラレル形式のバイトに変換する。バイトの形成後、フロントエンドステートマシン４６は、書込ポインタによって指し示された、受信ＦＩＦＯ５０における記憶位置に、符号化されたデータを格納する書込パルスを生成する。メッセージＤＬＰＤＵデータが受信ＦＩＦＯメモリ５０に書き込まれているときに、受信ＦＩＦＯメモリ５０に対する書込ポインタの現在の位置が、有効な受信メッセージオブジェクトの終了位置属性に継続的に転送され、書込ポインタは、各バイトが書き込まれた後に引き続いてインクリメントされる。
【００８４】
　
フロントエンドステートマシン４６から受信ＦＩＦＯメモリ５０へデータを転送している最中に、受信ＦＩＦＯメモリ５０は、当該受信ＦＩＦＯメモリ５０が当該受信ＦＩＦＯメモリ５０の６３バイトの格納限度に近づいているか否かを継続的に監視する。受信ＦＩＦＯメモリ５０における未読バイト数がデータ準備完了属性の閾値と一致、もしくは閾値よりも大きい場合には、有効な受信メッセージオブジェクトによってＩＲＱが生成される。このＩＲＱは、有効な受信メッセージオブジェクトにおけるデータ準備完了属性を設定する。データ準備完了ＩＲＱを生成するための閾値は、変更可能である。
【００８５】
　ＭｓｇＱｍｎｇｒ８０は、３つの受信メッセージの選択及び有効化を制御する。３つのメッセージのうちの少なくとも１つがＣＰＵ３０によって認識される前に４つ目のメッセージが受信されている場合には、ＭｓｇＱｍｎｇｒ８０は、事象データが読込もしくは認識されるまで、ＲｃｖＭｓｇＱＭｕｘ＿ｅｎｂを強制的にロウ（無効）に設定することで、さらなるメッセージが受信されるのを無効にする。ＲｃｖＭｓｇＱＭｕｘ＿ｅｎｂを強制的にロウ（無効）に設定することで、全てのＲｃｖＭｓｇ＿ｓｅｌ信号がロウとなる。４つ目の受信メッセージが到来するのをＭｓｇＱｍｎｇｒ８０に防止させることで、受信メッセージオブジェクトｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３の破損が防止される。
【００８６】
　
ＣＰＵ３０は、受信メッセージオブジェクトキュー１００に位置する３つの受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）を通して、受信ＦＩＦＯメモリ５０に対する読込ポインタと連動する。
【００８７】
　
例えば、
受信メッセージオブジェクトｒｃｖｍｓｇ１から出力されるＧｅｔＤａｔａＢｙｔｅ１信号が生成され
ＧｅｔＤａｔａＢｙｔｅ１信号によって、受信ＦＩＦＯメモリ５０に対する読込ポインタが、１つの位置分インクリメントされる。
続いて受信メッセージオブジェクトｒｃｖｍｓｇ１からの読込動作が実行されると、読込ポインタは、ｒｃｖｍｓｇ１の終了位置の値と比較される。この比較によって、ＣＰＵ３０は、受信ＦＩＦＯメモリ５０における、ｒｃｖｍｓｇ１に関連付けられた特定のメッセージのバイト数を把握することができる。
【００８８】
　読込ポインタの値が終了位置の値と等しいと、確認可能な受信メッセージオブジェクトが取得可能なデータがなく、受信ＦＩＦＯメモリ５０は、確認可能な受信メッセージオブジェクトに関して空であると見なされる。確認可能な受信メッセージオブジェクトが取得可能なデータがないときには、内部的な空フラグが有効となる。空フラグが有効のときに追加の読込コマンドが生成される場合には、確認可能な受信メッセージオブジェクトのアンダーフロー属性が設定されることになる。このアンダーフロー属性は、レジスタ群６０におけるレジスタＲｅｇ１７で読込可能である。空フラグによって、読込ポインタのインクリメントが発生するのを防止し、これによって、適切なポインタ位置と、ＤＬＰＤＵデータの関連付けの完全性とが維持される。受信ＦＩＦＯメモリ５０が最大３つの異なる受信メッセージオブジェクトに関連付けられたＤＬＰＤＵデータを格納しているときに、適切なポインタ位置と、ＤＬＰＤＵデータの関連付けの完全性とが維持されることは、非常に重要である。
【００８９】
　
ＣＰＵ３０は、レジスタ群６０におけるＲｅｇ１Ｆの読込動作を実行することによって、受信ＦＩＦＯメモリ５０から読み出す、確認可能な受信メッセージオブジェクトのバイト数を判定することが可能である。
例えば、受信メッセージオブジェクトｒｃｖｍｓｇ１が確認可能であり、ＣＰＵ３０がレジスタＲｅｇ１Ｆから０８ｈを読み込む場合には、
８回の読込動作によって、確実に、確認可能な受信メッセージオブジェクトに関連付けられた全てのＤＬＰＤＵデータが受信ＦＩＦＯメモリ５０から適切に読み出される。ＣＰＵ３０は、確認可能な受信メッセージオブジェクトに関して、レジスタ群６０のレジスタＲｅｇ１５〜Ｒｅｇ１Ｆを読み込み、続いて、これらレジスタからの情報に基づいて、対応する動作を行う。
キ　上記ア〜カより、特に下線部に着目すると、上記引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「ファウンデーション・フィールドバス通信プロトコルを用いるシステムにおいて、 
　ＩＳＡフィールドバス規格のＨ１物理層は、低電力の選択肢を有した、３１．２５Ｋｂｐｓ、電圧モード、導線媒体を対象とし、
　プロセス制御システム１０は、セグメント１２と、電源１４と、５つのデバイスとを備えており、
　５つのデバイスは、リンク・アクティブ・スケジューラ（ＬＡＳ）デバイス２０、リンク・マスタ（ＬＭ）デバイス２２、基本デバイス２４，２６，２８であり、
　メッセージをセグメント１２上に送信するのに用いられる物理層プロトコルデータユニット（ＰｈＰＤＵ）は、プリアンブルと、スタート・デリミタ（ＳＤ）と、データリンク・プロトコル・データ・ユニット（ＤＬＰＤＵ）と、エンド・デリミタ（ＥＤ）とを含んでおり、
　ＤＬＰＤＵは、その最初のバイトとしてフレーム制御（ＦＣ）バイトを含み、その最後の２バイトとしてフレーム・チェック・シーケンス（ＦＣＳ）チェックサムを含んでおり、
　基本デバイス２４は、中央処理装置（ＣＰＵ）３０と、ランダム・アクセス・メモリ（ＲＡＭ）３２と、フラッシュ・メモリ３４と、通信コントローラ３６と、媒体接続装置（ＭＡＵ）３８とを備えており、
　通信コントローラ３６は、ＭＡＵ３８とＣＰＵ３０との間のインターフェイスとして機能し、
　フィールドバスセグメント１２に接続された外部のアナログ回路との間で符号化されたマンチェスタデータの送受信を行い、
　通信コントローラ３６は、デバウンス回路４２と、ディジタル位相同期回路（ＰＬＬ）４４と、フロントエンドステートマシン４６と、受信メッセージフィルタリング４８と、受信先入れ先出し（ＦＩＦＯ）メモリ５０と、送信ステートマシン５２と、送信ＦＩＦＯメモリ５４と、送信ドライバ回路５６と、受信／送信事象マネージャ５８と、レジスタ群６０と、クロック生成回路６２と、発振器６４と、タイマ群６８と、ＣＰＵインターフェイス回路７０とを備えており、　到来するメッセージをＭＡＵ３８が検出すると、ＲｘＡ入力にて、キャリア検出信号が通信コントローラ３６へ供給され、ＲｘＳ入力にて、到来する非同期のマンチェスタデータが供給され、ＲｘＡ入力及びＲｘＳ入力は、フロントエンドステートマシン４６へ送出され、
　フロントエンドステートマシン４６は、ＲｘＡ線が有効になると作動し、そして、フロントエンドステートマシン４６は、プリアンブル領域のエッジに同期し、ＲｘＳ信号のマンチェスタ符号化データを復号し、
　プリアンブルが検出されると、フロントエンドステートマシン４６は、スタート・デリミタ（ＳＤ）列を待ち、ＳＤが検出されると、フロントエンドステートマシン４６は、シリアルデータストリームをオクテットに変換し、シリアルデータストリームを８ビットのバイト毎に受信ＦＩＦＯメモリ５０に書き込み、エンド・デリミタ（ＥＤ）が検出されるまで、もしくは受信ＦＩＦＯメモリ５０が満杯になるまで、データの新たなオクテットを受信ＦＩＦＯ５０に書き込み続け、
　受信ＦＩＦＯメモリ５０は、８ビット幅を１バイトとした６３バイトであり、受信ＦＩＦＯメモリ５０は、３つまでの完全な受信メッセージ（合計６３バイトまで）の全てのＤＬＰＤＵバイトを格納することになり、
　フロントエンドステートマシン４６は、書込ポインタによって指し示された場所へ符号化データを格納する書込パルスを生成し、書込動作が完了したのち、書込ポインタは、次のＤＬＰＤＵバイトを格納するようにインクリメントされ、
　ＣＰＵ３０は、受信ＦＩＦＯメモリ５０に対する読込ポインタと連動し、レジスタ群６０の受信ＦＩＦＯレジスタ（実際のＤＬＰＤＵデータを含んでいる）からのあらゆる読込によって、８ビットデータは、受信ＦＩＦＯメモリ５０からデータバス上に直ちに送出され、ＣＰＵ３０に読み込まれ、読込動作が完了したのち、読込ポインタはインクリメントされ、読込ポインタのインクリメントは、受信ＦＩＦＯメモリ５０が空になるまで継続され得、
　受信ＦＩＦＯメモリ５０にてオーバーフロー状態が発生するのを防止するため、レジスタ群６０には、受信ＦＩＦＯメモリ５０が満杯状態に近づくとＩＲＱの生成を許可するレジスタがあり、ＩＲＱ生成の閾値は変更可能であり、
　受信／送信事象マネージャ５８は、メッセージキューマネージャ（ＭｓｇＱｍｎｇｒ）８０と、事象マネージャ（ＥｖｅｎｔＭｎｇｒ）８２と、送信マネージャ（ｘｍｔｍｎｇｒ）８４と、事象ＭＵＸ８６とを備えており、
　受信ＦＩＦＯメモリ５０は、３つまでの完全な受信メッセージのＤＬＰＤＵバイトを格納することができ、これら３つのメッセージはそれぞれ、対応するオブジェクトｒｃｖｍｓｇ１と、ｒｃｖｍｓｇ２と、ｒｃｖｍｓｇ３とを備えており、各オブジェクトは、全てのＩＲＱの状態と、メッセージエラーと、各オブジェクトに対応する受信メッセージのために発生するタイムスタンプとを含んでおり、
　受信／送信事象マネージャ５８は、メッセージキューマネージャ（ＭｓｇＱｍｎｇｒ）８０と、事象ＭＵＸ８６と、受信メッセージオブジェクトキュー１００と、マルチプレクサ１０２，１０６，１０８とを含んでおり、
　受信メッセージオブジェクトキュー１００は、ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３と称された、３つの受信メッセージオブジェクトのための空間を含んでおり、
　受信／送信事象マネージャ５８によって、ＣＰＵ３０は、順に発生した各メッセージの各々に関連付けられた受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）を読み込むことができ、有効なメッセージの受信メッセージオブジェクトは、レジスタ群６０を介して、具体的にはレジスタＲｅｇ１５〜Ｒｅｇ１Ｆにおいて、ＣＰＵ３０が読込可能であり、 
　各受信メッセージオブジェクトは、メッセージＩＲＱと、エラーと、状態と、受信ＦＩＦＯメモリ５０に関する情報及びデータとの組み合わせを格納しており、
　受信ＦＩＦＯメモリ５０に関する情報及びデータは、ソフトウェアによって読込可能な種々の属性を含んでおり、種々の属性は、オブジェクトが対応するメッセージの受信状態に関連しており、これらの属性としては、オーバーフローと、アンダーフローと、データ準備完了と、終了位置と、有効フラグとがあり、
　データ準備完了属性は、受信ＦＩＦＯメモリ５０が満杯状態に近づいており、受信ＦＩＦＯメモリ５０のオーバーフローを防止するために受信ＦＩＦＯ５０の読込が必要であることを示す論理的属性であり、
　終了位置属性は、受信ＦＩＦＯメモリ５０からの位置情報を格納する整数属性であり、
　ＭｓｇＱｍｎｇｒ８０は、３つの受信メッセージの選択及び有効化を制御し、
　一度につき１つの受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）のみが有効になり得、
　作動時に、ＭＡＵ３８は、セグメント１２からメッセージを受信し、メッセージがセグメント１２から受信されると、受信メッセージオブジェクトキュー１００における受信メッセージオブジェクトの有効フラグが設定され、
　フロントエンドステートマシン４６は、シリアルデータストリームを復号し、シリアルデータストリームを８ビットパラレル形式のバイトに変換し、バイトの形成後、フロントエンドステートマシン４６は、書込ポインタによって指し示された、受信ＦＩＦＯ５０における記憶位置に、符号化されたデータを格納する書込パルスを生成し、メッセージＤＬＰＤＵデータが受信ＦＩＦＯメモリ５０に書き込まれているときに、受信ＦＩＦＯメモリ５０に対する書込ポインタの現在の位置が、有効な受信メッセージオブジェクトの終了位置属性に継続的に転送され、書込ポインタは、各バイトが書き込まれた後に引き続いてインクリメントされ、
　フロントエンドステートマシン４６から受信ＦＩＦＯメモリ５０へデータを転送している最中に、受信ＦＩＦＯメモリ５０は、当該受信ＦＩＦＯメモリ５０が当該受信ＦＩＦＯメモリ５０の６３バイトの格納限度に近づいているか否かを継続的に監視し、受信ＦＩＦＯメモリ５０における未読バイト数がデータ準備完了属性の閾値と一致、もしくは閾値よりも大きい場合には、有効な受信メッセージオブジェクトによってＩＲＱが生成され、このＩＲＱは、有効な受信メッセージオブジェクトにおけるデータ準備完了属性を設定し、データ準備完了ＩＲＱを生成するための閾値は、変更可能であり、
　ＣＰＵ３０は、受信メッセージオブジェクトキュー１００に位置する３つの受信メッセージオブジェクト（ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３）を通して、受信ＦＩＦＯメモリ５０に対する読込ポインタと連動し、
　例えば、受信メッセージオブジェクトｒｃｖｍｓｇ１から出力されるＧｅｔＤａｔａＢｙｔｅ１信号が生成され、ＧｅｔＤａｔａＢｙｔｅ１信号によって、受信ＦＩＦＯメモリ５０に対する読込ポインタが、１つの位置分インクリメントされ、
　続いて受信メッセージオブジェクトｒｃｖｍｓｇ１からの読込動作が実行されると、読込ポインタは、ｒｃｖｍｓｇ１の終了位置の値と比較され、この比較によって、ＣＰＵ３０は、受信ＦＩＦＯメモリ５０における、ｒｃｖｍｓｇ１に関連付けられた特定のメッセージのバイト数を把握することができ、
　ＣＰＵ３０は、レジスタ群６０におけるＲｅｇ１Ｆの読込動作を実行することによって、受信ＦＩＦＯメモリ５０から読み出す、確認可能な受信メッセージオブジェクトのバイト数を判定することが可能であり、例えば、受信メッセージオブジェクトｒｃｖｍｓｇ１が確認可能であり、ＣＰＵ３０がレジスタＲｅｇ１Ｆから０８ｈを読み込む場合には、８回の読込動作によって、確実に、確認可能な受信メッセージオブジェクトに関連付けられた全てのＤＬＰＤＵデータが受信ＦＩＦＯメモリ５０から適切に読み出され、ＣＰＵ３０は、確認可能な受信メッセージオブジェクトに関して、レジスタ群６０のレジスタＲｅｇ１５〜Ｒｅｇ１Ｆを読み込み、続いて、これらレジスタからの情報に基づいて、対応する動作を行う、
　基本デバイス２４。」
２　引用文献Ａについて
　原査定の拒絶の理由に引用された引用文献Ａには、図面とともに次の事項が記載されている。
（第８欄第１５行−第１０欄第１０行）
「はじめに
ＣＰＵ４により
ＤＭＡ３に対して
受信すべきデータ数及びデータ格納アドレスのセットを行ない
動作開始コマンドを発行する。
　これにより、
中央演算装置１よりシリアルデータラインａにて送られるデータは、ＣＰＵ５を介さないでＤＭＡ３により直接、メモリ６に格納する
この間ＣＰＵ５は
すでに受信されてメモリ６に存在するデータを取り出し、解析、実行し
メモリ６が一杯になると、ＤＭＡ３よりバッファフル信号Ｃが出力される。この信号によりデータライン制御回路４はビジー信号ｄを出力し中央演算装置１から送信するデータをストップする。さらにこの信号は割込みラインとしてＣＰＵ５とも接続されており、メモリ６が一杯になったことを割込み信号で知ると、割込みタスク内でまず受信データを他のメモリへ移し
再度、ＤＭＡ３に対して受信カウント数及び受信格納アドレスの設定を行ない、動作開始コマンドを発行する。この場合、受信格納アドレスの値を前回設定したものと異った値にすることによりダブル・バッファの構成が可能となる。
　以上より、特に下線部に着目すると、引用文献Ａには、次の技術事項が記載されていると認められる。
「ＣＰＵ４によりＤＭＡ３に対して受信すべきデータ数及びデータ格納アドレスのセットを行ない、動作開始コマンドを発行し、中央演算装置１よりシリアルデータラインａにて送られるデータは、ＣＰＵ５を介さないでＤＭＡ３により直接、メモリ６に格納し、この間ＣＰＵ５はすでに受信されてメモリ６に存在するデータを取り出し、解析、実行し、メモリ６が一杯になると、ＤＭＡ３よりバッファフル信号Ｃが出力され、この信号によりデータライン制御回路４はビジー信号ｄを出力し中央演算装置１から送信するデータをストップし、さらにこの信号は割込みラインとしてＣＰＵ５とも接続されており、メモリ６が一杯になったことを割込み信号で知ると、割込みタスク内でまず受信データを他のメモリへ移し、再度、ＤＭＡ３に対して受信カウント数及び受信格納アドレスの設定を行ない、動作開始コマンドを発行し、この場合、受信格納アドレスの値を前回設定したものと異った値にすることによりダブル・バッファの構成が可能となること。」
３　引用文献Ｂについて
　原査定の拒絶の理由に引用された引用文献Ｂには、図面とともに次の事項が記載されている。
「【０１５０】
　次に、ＩＰ処理回路１２を通過した
ＴＣＰセグメントは、経路３３５を通して、受信制御処理手段３３６に渡され、受信制御処理手段３３６では、
ローカルバッファ３２５
に格納される。
【０１５１】
　図５に、受信ＴＣＰセグメントの格納フォーマットを示す。図５において、
ローカルバッファ３２５
先頭から１０バイトは、受信バッファ管理情報であり、その受信バッファ管理情報のあとに受信ＴＣＰセグメントが格納される。
「【０１５６】
　次に、
受信データリード処理手段３３８は、指示されたローカルバッファ３２５から、受信バッファ管理情報の内、
Ｓｔａｔｕｓ情報
を読み出し、Ｓｔａｔｕｓよりローカルバッファ３２５内の当該データが正規のデータであるかを判定する。
正規なデータであると判定した場合で、さらにＨＴＴＰヘッダのデータ長の指示が有効である場合には、
データの読み出しを開始する。
　以上より、特に下線部に着目すると、引用文献Ｂには、次の技術事項が記載されていると認められる。
「ＴＣＰセグメントは、経路３３５を通して、受信制御処理手段３３６に渡され、受信制御処理手段３３６では、ローカルバッファ３２５に格納され、ローカルバッファ３２５において、先頭から１０バイトは、受信バッファ管理情報であり、その受信バッファ管理情報のあとに受信ＴＣＰセグメントが格納され、受信データリード処理手段３３８は、指示されたローカルバッファ３２５から、受信バッファ管理情報の内、Ｓｔａｔｕｓ情報を読み出し、Ｓｔａｔｕｓよりローカルバッファ３２５内の当該データが正規のデータであるかを判定し、正規なデータであると判定した場合で、さらにＨＴＴＰヘッダのデータ長の指示が有効である場合には、データの読み出しを開始すること。」
４　引用文献Ｃについて
　原査定の拒絶の理由に引用された引用文献Ｃには、図面とともに次の事項が記載されている。
「【００２４】
　図４は、図２および３に示されたプロセストランスミッタ２００および３００において使用されるアーキテクチャに類似している第３のアーキテクチャを使用するプロセストランスミッタ４００を示すブロック図である。プロセストランスミッタ４００は、たとえば、いくつかの点でプロセストランスミッタ３００とは異なる。第一に、プロセストランスミッタ４００は、通信モジュール４２０の形で付加的な特定用途向け集積回路（ＡＳＩＣ）を含む。
通信モジュール４２０は、
ＨＡＲＴ
モデム、フィルタ２４５、ＳＰＩ対ＣＡＮインターフェース２６０、および、ＣＡＮ電力回路構成の機能を実行する単一のＡＳＩＣである。
【００２５】
　様々な回路コンポーネントからのこれらの機能が単一の通信モジュール４２０に一体化されることを可能にするため、通信回路構成２４０からのＤＡＣ機能はデジタルモデム機能から分離され、デジタルモデム機能が通信モジュールで実施されることを可能にする。ＤＡＣ回路構成は、このとき、代わりに、必要に応じて独立型の集積チップ（ＩＣ）のようなどこか他のところで実施されてもよい。図４に示されているような典型的な実施形態では、ＤＡＣ回路構成４１５はＤＳＰ４１０に追加され、ＤＳＰ４１０は、このとき、ループ配線１４５上の４〜２０ｍＡ電流を制御するために４〜２０ｍＡ出力回路２５０と直接的に通信する。ＤＡＣ４１５の組み込みによってＤＳＰ２１０とは相違するのに加えて、ＤＡＣが制御する値がマイクロプロセッサ２３０による割り込みを介して取り扱われる代わりに出力回路２５０へ直接的に供給されるとき、ＤＳＰ４１０は、場合によっては、出力レジスタ２１７を省くことができる。」
「【図４】
」
　当該【図４】より、
通信モジュール４２０は、ＳＰＩバスを介してマイクロプロセッサ２３０に接続されている
　以上より、特に下線部に着目すると、引用文献Ｃには、次の技術事項が記載されていると認められる。
「ＨＡＲＴモデム、フィルタ２４５、ＳＰＩ対ＣＡＮインターフェース２６０、および、ＣＡＮ電力回路構成の機能を実行する単一のＡＳＩＣである通信モジュール４２０と、マイクロプロセッサ２３０を備え、前記通信モジュール４２０は、ＳＰＩバスを介して前記マイクロプロセッサ２３０に接続されている、プロセストランスミッタ。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明の「セグメント１２」は、「プロセス制御システム１０」において「電源１４と、５つのデバイス」を接続するネットワークであるので、本願発明１の「産業プロセスネットワーク」に相当する。そして、引用発明の「基本デバイス２４」は、「プロセス制御システム１０」において「フィールドバスセグメント１２」上で「マンチェスタデータの送受信を行」っていることから、本願発明１の「産業プロセスネットワーク上でデータを送受信するように構成されたフィールドデバイス」に相当する。
イ　引用発明の「中央処理装置（ＣＰＵ）３０」は、本願発明１の「プロセッサ」に相当する。
ウ　引用発明の「通信コントローラ３６」及び「媒体接続装置（ＭＡＵ）３８」は、「ＣＰＵ３０」と「フィールドバスセグメント１２に接続された外部のアナログ回路」との間のインターフェイスとして、「データの送受信を行」っていることから、本願発明１の「前記産業プロセスネットワークに通信可能に接続された通信ユニット」に相当する。
　そして、引用発明の「ファウンデーション・フィールドバス通信プロトコル」は、「プロセス制御システム１０」において、「セグメント１２」上で、「基本デバイス２４」が通信に用いるプロトコルであるから、本願発明１の「第１の通信プロトコル」に相当する。また、引用発明の「３１．２５Ｋｂｐｓ」が、本願発明１の「第１のデータ転送速度」に相当する。
　引用発明は、「レジスタ群６０の受信ＦＩＦＯレジスタ（実際のＤＬＰＤＵデータを含んでいる）からのあらゆる読込によって、８ビットデータは、受信ＦＩＦＯメモリ５０からデータバス上に直ちに送出され、ＣＰＵ３０に読み込まれ」るものであるから、「ＣＰＵ３０」と、「通信コントローラ３６」が備える「受信ＦＩＦＯメモリ５０」との間で、データバスを介して所定の手順にしたがってデータの転送が行われることは明らかであり、引用発明における、「ＣＰＵ３０」と「受信ＦＩＦＯメモリ５０」との間のデータバス上での所定の手順は、本願発明１の「第２の通信プロトコル」に相当する。
　よって、引用発明の「通信コントローラ３６」及び「媒体接続装置（ＭＡＵ）３８」は、本願発明１の「前記産業プロセスネットワークに通信可能に接続された通信ユニットであって、第１のデータ転送速度で、第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記データを送受信するように構成され、前記第１のデータ転送速度より速い第２のデータ転送速度で、第２の通信プロトコルを介し、前記プロセッサと通信するように接続された通信ユニット」と、「前記産業プロセスネットワークに通信可能に接続された通信ユニットであって、第１のデータ転送速度で、第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記データを送受信するように構成され、第２の通信プロトコルを介し、前記プロセッサと通信するように接続された通信ユニット」である点で共通する。
エ　引用発明の「ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３と称された、３つの受信メッセージオブジェクト」は、「受信ＦＩＦＯメモリ５０」が「格納」する「３つまでの完全な受信メッセージのＤＬＰＤＵ」にそれぞれ「対応するオブジェクト」であり、本願発明１の「メッセージに対応する情報」に相当する。
　よって、引用発明の「受信ＦＩＦＯメモリ５０」が「格納」する「３つまでの完全な受信メッセージのＤＬＰＤＵ」及び、それぞれ対応する引用発明の「ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３」は、本願発明１の「メッセージオブジェクト」に相当する。
　したがって、引用発明の「ｒｃｖｍｓｇ１」、及び「ｒｃｖｍｓｇ１」に対応する「完全な受信メッセージのＤＬＰＤＵ」は、本願発明１の「前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクト」に相当し、引用発明の「ｒｃｖｍｓｇ２」、及び「ｒｃｖｍｓｇ２」対応する「完全な受信メッセージのＤＬＰＤＵ」は、本願発明１の「前記産業プロセスネットワーク上で前記通信ユニットが受信する第２のメッセージに対応した第２のメッセージオブジェクト」に相当する。
　また、引用発明の「受信ＦＩＦＯメモリ５０」は、「３つまでの完全な受信メッセージのＤＬＰＤＵ」を一時的に格納するものであり、引用発明の「受信メッセージオブジェクトキュー１００」は、「ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３」を一時的に格納するための「空間」を含むものであるから、引用発明の「受信ＦＩＦＯメモリ５０」及び「受信メッセージオブジェクトキュー１００」と、本願発明１の「前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクトを保管する第１の受信バッファ」及び「前記産業プロセスネットワーク上で前記通信ユニットが受信する第２のメッセージに対応した第２のメッセージオブジェクトを保管する第２の受信バッファ」とは、「前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクトと前記産業プロセスネットワーク上で前記通信ユニットが受信する第２のメッセージに対応した第２のメッセージオブジェクトとを保管するバッファ」である点で共通する。
オ　引用発明の「受信ＦＩＦＯメモリ５０」は、「当該受信ＦＩＦＯメモリ５０が当該受信ＦＩＦＯメモリ５０の６３バイトの格納限度に近づいているか否かを継続的に監視」し、「受信ＦＩＦＯメモリ５０における未読バイト数がデータ準備完了属性の閾値と一致、もしくは閾値よりも大きい場合には、有効な受信メッセージオブジェクトによってＩＲＱが生成され」るものであり、「ＩＲＱ」はＣＰＵに対する割込要求であるから、引用発明の「受信ＦＩＦＯメモリ５０における未読バイト数がデータ準備完了属性の閾値と一致、もしくは閾値よりも大きい場合には、有効な受信メッセージオブジェクトによってＩＲＱが生成され」と本願発明１の「前記通信ユニットは、前記第１のメッセージの一揃い全てを受信した後、前記プロセッサの割込み処理を行い」とは、「前記通信ユニットは、前記プロセッサの割込み処理を行」う点で共通する。
　また、引用発明の「ＩＲＱ」は、「有効な受信メッセージオブジェクトにおけるデータ準備完了属性を設定」するものであり、「データ準備完了属性」は「受信ＦＩＦＯメモリ５０が満杯状態に近づいており、受信ＦＩＦＯメモリ５０のオーバーフローを防止するために受信ＦＩＦＯ５０の読込が必要であることを示す論理的属性」であるから、「データ準備完了属性」が設定されることにより「受信ＦＩＦＯ５０」からメッセージの「読込」が行われることは明らかである。そうすると、引用発明と本願発明１の「前記プロセッサは前記割込み処理に応答して、前記第１のメッセージを取得するように構成され」とは、「前記プロセッサは前記割込み処理に応答して、前記メッセージを取得するように構成され」る点で共通する。
カ　引用発明の「３つまでの完全な受信メッセージのＤＬＰＤＵバイト」に「対応するオブジェクト」である「ｒｃｖｍｓｇ１、ｒｃｖｍｓｇ２、ｒｃｖｍｓｇ３と称された、３つの受信メッセージオブジェクト」の「各受信メッセージオブジェクト」は、「属性」としての「オーバーフローと、アンダーフローと、データ準備完了と、終了位置と、有効フラグ」を含んでいる。
　そして、引用発明は、「フロントエンドステートマシン４６」が「書込ポインタによって指し示された、受信ＦＩＦＯ５０における記憶位置に、符号化されたデータを格納する書込パルスを生成」し、「メッセージＤＬＰＤＵデータが受信ＦＩＦＯメモリ５０に書き込まれているときに、受信ＦＩＦＯメモリ５０に対する書込ポインタの現在の位置が、有効な受信メッセージオブジェクトの終了位置属性に継続的に転送され」るものである。
　引用発明において、「受信ＦＩＦＯメモリ５０に対する書込ポインタの現在の位置」を転送する際に、「書込ポインタの現在の位置」が特定されることは明らかであり、「書込ポインタの現在の位置」が転送される「終了位置属性」は、「有効な受信メッセージオブジェクト」の「少なくとも一部」にあたるものであるから、「書込ポインタの現在の位置」を「有効な受信メッセージオブジェクトの終了位置属性に継続的に転送」することは、本願発明１の「メッセージに対応する前記情報の少なくとも一部」を「特定」し、「メッセージに対応する前記情報の前記特定された部分を保管」することに相当する。
　また、引用発明において、「ｒｃｖｍｓｇ１」及び「ｒｃｖｍｓｇ２」がいずれも「有効な受信メッセージオブジェクト」となり得ることは明らかである。
　よって、引用発明の「受信ＦＩＦＯメモリ５０に対する書込ポインタの現在の位置が、有効な受信メッセージオブジェクトの終了位置属性に継続的に転送され」ることは、本願発明１の「前記通信ユニットは、前記第１のメッセージに対応する前記情報の少なくとも一部、及び前記第２のメッセージに対応する前記情報の少なくとも一部を、それぞれ特定し、前記第１のメッセージオブジェクト中の前記第１のメッセージに対応する前記情報の前記特定された部分を保管し、前記第２のメッセージオブジェクト中の前記第２のメッセージに対応する前記情報の前記特定された部分を保管する」ことに相当する。
（２）一致点・相違点
　以上からすると、本願発明１と引用発明とは、以下の点において一致ないし相違する。
（一致点）
「産業プロセスネットワーク上でデータを送受信するように構成されたフィールドデバイスであって、
　プロセッサと、
　前記産業プロセスネットワークに通信可能に接続された通信ユニットであって、第１のデータ転送速度で、第１の通信プロトコルを介し、前記産業プロセスネットワーク上で前記データを送受信するように構成され、第２の通信プロトコルを介し、前記プロセッサと通信するように接続された通信ユニットと、
　を備え、
　前記通信ユニットは、
　　前記産業プロセスネットワーク上で前記通信ユニットが受信する第１のメッセージに対応した第１のメッセージオブジェクトと前記産業プロセスネットワーク上で前記通信ユニットが受信する第２のメッセージに対応した第２のメッセージオブジェクトとを保管するバッファと、
　を備え、
　前記第１のメッセージオブジェクトは、前記第１のメッセージと、前記第１のメッセージに対応する情報とを含み、
　前記第２のメッセージオブジェクトは、前記第２のメッセージと、前記第２のメッセージに対応する情報とを含み、
　前記通信ユニットは、前記プロセッサの割込み処理を行い、前記プロセッサは前記割込み処理に応答して、メッセージを取得するように構成され、
　前記通信ユニットは、
　　前記第１のメッセージに対応する前記情報の少なくとも一部、及び前記第２のメッセージに対応する前記情報の少なくとも一部を、それぞれ特定し、
　　前記第１のメッセージオブジェクト中の前記第１のメッセージに対応する前記情報の前記特定された部分を保管し、
　　前記第２のメッセージオブジェクト中の前記第２のメッセージに対応する前記情報の前記特定された部分を保管する、
　ことを特徴とするフィールドデバイス。」
（相違点）
＜相違点１＞
　本願発明１は、「通信ユニット」と「プロセッサ」が「前記第１のデータ転送速度より速い第２のデータ転送速度」で通信を行っているのに対し、引用発明は、「通信コントローラ３６」と「中央処理装置（ＣＰＵ）３０」間の通信について、第２の通信プロトコルがどのような転送速度で通信を行っているのか特定されていない点。
＜相違点２＞
　本願発明１は、「第１のメッセージオブジェクト」と「第２のメッセージオブジェクト」を保管するためのバッファが、第１のメッセージオブジェクトを保管するための「第１の受信バッファ」と、第２のメッセージオブジェクトを保管するための「第２の受信バッファ」から構成されているのに対し、引用発明は、受信メッセージを保管するための「受信ＦＩＦＯメモリ５０」と、受信メッセージオブジェクトを保管するための「受信メッセージオブジェクトキュー１００」から構成されている点。
＜相違点３＞
　本願発明１は、「プロセッサの割込み処理」が行われるタイミングが「前記第１のメッセージの一揃い全てを受信した後」であるのに対し、引用発明は、「プロセッサの割込み処理」が「前記第１のメッセージの一揃い全てを受信した後」に行われることが特定されていない点。
（３）相違点についての判断
　事案に鑑みて、相違点３について先に検討する。
　引用文献１には、「受信ＦＩＦＯメモリ５０が当該受信ＦＩＦＯメモリ５０の６３バイトの格納限度に近づいているか否かを継続的に監視」し、「受信ＦＩＦＯメモリ５０における未読バイト数がデータ準備完了属性の閾値と一致、もしくは閾値よりも大きい場合には、有効な受信メッセージオブジェクトによってＩＲＱが生成され」ることが記載されているものの、「前記第１のメッセージの一揃い全てを受信した後」にＩＲＱを生成してプロセッサの割込み処理を行うという構成は記載も示唆もされておらず、当該構成は本願の優先日前において周知技術であるともいえない。
　したがって、本願発明１は、上記相違点１、２について検討するまでもなく、当業者であっても引用発明に基づいて容易に発明できたものであるとはいえない。
２　本願発明２−２０について
　本願発明２−２０も、本願発明１の上記相違点３に係る構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても引用発明に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
　平成３０年１０月１１日に提出された手続補正書による補正により、原査定の上記理由１は解消した。
　また、令和２年１２月２３日に提出された手続補正書による補正により、補正後の請求項１−２０は、上記相違点３に係る構成を有するものとなった。
　当該構成は、原査定における引用文献Ａ−Ｃには記載されておらず、本願の優先日前における周知技術でもないので、本願発明は、当業者であっても、原査定における引用文献Ａ−Ｃに基づいて容易に発明できたものではない。
　したがって、原査定の上記理由３は解消した。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。