【事件の表示】
　特願２０１７−５２７６２３「分散メモリパネル、分散メモリパネル用のシステム、分散メモリパネルを実装する方法」拒絶査定不服審判事件〔平成２８年　６月３０日国際公開、ＷＯ２０１６／１０５６２７、平成３０年　２月　１日国内公表、特表２０１８−５０３１１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１５年（平成２７年）１０月８日を国際出願日とする外国語特許出願であって（パリ条約による優先権主張、２０１４年１２月２３日、インド国、２０１５年９月２５日、米国）、その出願後の手続の経緯の概略は次のとおりである。
平成２９年　６月２１日　　　：国際出願翻訳文提出書
令和　元年１１月１８日付け　：拒絶理由通知書
令和　２年　２月２０日　　　：手続補正書、意見書の提出
令和　２年　４月１７日付け　：拒絶査定（以下「原査定」という。）
（原査定の謄本の送達日：令和２年４月２１日）
令和　２年　８月１９日　　　：審判請求書、手続補正書の提出
令和　２年１０月　１日付け　：前置報告書
令和　２年１１月１３日　　　：上申書の提出
第２　補正の却下の決定
［補正の却下の決定の結論］
　令和２年８月１９日に提出された手続補正書による補正を却下する。
［補正の却下の決定の理由］
１　本件補正の概要
　令和２年８月１９日にされた手続補正（以下「本件補正」という。）のうち、請求項１についての補正は、以下の（１）に示される本件補正前の特許請求の範囲の請求項１の記載を、以下の（２）に示される本件補正後の特許請求の範囲の請求項１の記載に補正することを含むものである。下線は、補正箇所を示す。
（１）本件補正前
「【請求項１】
　パネルと、
　前記パネル上のピクセルの１つの発光素子と、
　前記パネル上の集積回路と
　を備え、
　前記集積回路は、
　前記発光素子と排他的に関連付けられる１つのメモリ素子を含むメモリであって、前記パネル上に表示される画像が前記発光素子用の値を変化させない限り、前記発光素子用のデータまたは信号が前記集積回路へ送信されない、メモリと、
　前記ピクセルの前記発光素子を駆動するドライバと
　を有する、分散メモリパネル。」
（２）本件補正後
「【請求項１】
　パネルと、
　前記パネル上のピクセルの１つの発光素子と、
　前記パネル上の集積回路
であって、前記集積回路は各ピクセルまたは発光素子に分散している、前記集積回路
　を備え、
　前記集積回路は、
　前記発光素子と排他的に関連付けられる１つのメモリ素子を含む
、デジタルデータを格納するための
　前記ピクセルの前記発光素子を駆動するドライバと
、
　受信したデータをパルス幅変調信号に変換するカウンタベースのデジタル回路と
し、
　前記ドライバは、前記パルス幅変調信号に基づいて前記ピクセルの前記発光素子を駆動する、
２　本件補正についての当審の判断
本件補正は、
（補正事項１）請求項１の「集積回路」を「前記集積回路は各ピクセルまたは発光素子に分散している」ものに限定し、
（補正事項２）請求項１の「集積回路」に、「受信したデータをパルス幅変調信号に変換するカウンタベースのデジタル回路」を有しているものに限定し、
（補正事項３）請求項１の「メモリ」を「デジタルデータを格納するための」ものに限定し、
（補正事項４）請求項１の「前記発光素子を駆動するドライバ」を「前記パルス幅変調信号に基づいて前記ピクセルの前記発光素子を駆動する」ものに限定するものである。
　そして、本件補正前の請求項１に記載された発明と本件補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題は同一であるから、本件補正は、特許法１７条の２第５項２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後における請求項１に記載されている事項により特定される発明（以下「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、特許法１７条の２第６項において準用する同法１２６条７項の規定に適合するかについて、以下検討を行う。
（１）本件補正発明
　本件補正発明は、上記１（２）の本件補正後の請求項１に記載された事項により特定されるとおりのものである。
（２）引用文献
ア　引用文献１
　原査定の拒絶の理由において引用された米国特許出願公開２０１４／０１６８０３７号明細書（２０１４年６月１９日発行。以下「引用文献１」という。）には、次の事項が記載されている。下線は当審が付した。日本語訳は、引用文献１の日本語ファミリー文献である特表２０１６−５０８２３１号公報における対応箇所の記載を段落番号も含めてそのまま引用している。
「[0041]　 FIG. 1 is a circuit diagram of a smart-pixel micro matrix in accordance with one embodiment. In one embodiment, the smart-pixel micro-matrix 100 replaces the emissive element and the TFT layer of a conventional active matrix display with
 a micro-scale smart-pixel microcontroller (μC) integrated circuit device 110
In one embodiment, the smart-pixel micro matrix 100 is manufactured on a receiving substrate, which has been prepared with distribution lines 125 to couple the various μC devices 110 and the LED devices 115. In one embodiment, the distribution lines include scan lines, which are coupled to one or more scan drivers Vselect, and data lines, which are coupled to one or more data drivers Vdata.
（日本語訳：
【００２３】
　図１は、一実施形態に係るスマートピクセルマイクロマトリックスの回路図である。一実施形態では、スマートピクセルマイクロマトリックス１００は、従来のアクティブマトリックスディスプレイの発光素子及びＴＦＴ層を
マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０
一実施形態では、スマートピクセルマイクロマトリックス１００は、転写先基板上に製作される。この基板には、種々のμＣデバイス１１０及びＬＥＤデバイス１１５を接続する配線１２５が用意されている。一実施形態では、配線としては、１つ以上の走査ドライバＶselectに接続された走査線、及び、１つ以上上のデータドライバＶdataに接続されたデータ線が挙げられる。
「[0044] 　FIG. 2 is a block diagram of a smart-pixel μC structure, according to one embodiment. 
In one embodiment, the smart-pixel μC device 110 has an input block 215 and an output block 225. 
（日本語訳：
【００２６】　図２は、一実施形態に係るスマートピクセルμＣ構造のブロック図である。
一実施形態では、スマートピクセルμＣデバイス１１０は、入力ブロック２１５及び出力ブロック２２５を有する。
「[0046] 　In one embodiment, the smart-pixel μC 110 has a data storage module 220, to store data values when input is received. The data storage module 220, which may be an analog or digital storage module, stores the data associated with each display update. In one embodiment, the data storage module 220 contains one or more capacitors to store an incoming analog voltage from an analog input block. In one embodiment, the data storage module 220 contains at least one cell of random access memory (RAM), such as static RAM (SRAM) or dynamic RAM (DRAM), to store a digital value. In one embodiment, the data storage module 220 contains flash memory. 
When the data storage module 220 is enabled, the smart-pixel μC 110 stores the incoming data for each pixel and can continuously display data with minimal or no requirement for regular refreshing of static data. Instead, the pixel can continue to display the stored data until the display controller indicates an update event.
（日本語訳：
【００２８】　一実施形態では、スマートピクセルμＣ１１０は、入力を受信するときにデータ値を保存するデータ記憶モジュール２２０を有する。データ記憶モジュール２２０は、アナログ又はデジタル記憶モジュールとすることができるが、各ディスプレイの更新と関連するデータを記憶する。一実施形態では、データ記憶モジュール２２０は、アナログ入力ブロックから着信するアナログ電圧を記憶する１つ以上のコンデンサを含む。一実施形態では、データ記憶モジュール２２０は、スタティックＲＡＭ（ＳＲＡＭ）又はダイナミックＲＡＭ（ＤＲＡＭ）などの、デジタル値を記憶するランダムアクセスメモリ（ＲＡＭ）の少なくとも１つのセルを含む。一実施形態では、データ記憶モジュール２２０は、フラッシュメモリを含む。
データ記憶モジュール２２０がイネーブルされるとき、スマートピクセルμＣ　１１０は、各ピクセルに関する着信データを記憶し、静的データの定期的なリフレッシングがほとんど又は全く必要なく、データを連続的に表示することができる。その代りに、ピクセルは、ディスプレイコントローラが更新イベントを知らせるまで、記憶データを表示し続けることができる。
「[0054] 　
FIG. 8 is a block diagram illustrating another smart-pixel output block, according to one embodiment. In one embodiment, a smart-pixel output block 325 can read from digital memory in the data storage module 220, and has digital control logic 830 coupled with a digital-to-analog converter (DAC) 840. A serial data link from the digital control logic to the DAC can be used to control one or more attached LEDs.
.
（日本語訳：
【００３６】
　
図８は、一実施形態に係る別のスマートピクセル出力ブロックを説明するブロック図である。一実施形態では、スマートピクセル出力ブロック３２５は、データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有する。デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つ以上の取り付けたＬＥＤを制御するために用いることができる。
「[0056] 　FIG. 10 is a timing diagram illustrating exemplary pixel update timing according to one embodiment. In the example of FIG. 10, new data is transmitted whenever new content for a sub pixel controlled by one embodiment of the smart-pixel μC device, such as the smart-pixel μC device 922 of FIG. 9. New data can be transmitted to the μC device 922 and stored in a storage module. Each time new data is available for a sub-pixel controlled by the μC device 922, data is transmitted, without following a fixed schedule. A periodic refresh operation is not required, as shown in FIG. 10 by the horizontal lines, which indicate idle periods. In one embodiment, frame data is transmitted faster than the scheduled display update rate, and the pixel data is stored in one embodiment of the μC device storage module (e.g., storage module 220, storage module 320). The pixel data is then read from the storage module at a scheduled update interval. This enables multiple frames of data to be sent in a burst mode, received by an input block of the μC device 922, and read from the storage module at the appropriate interval by the output block.」
（日本語訳：
【００３８】
　図１０は、一実施形態に係る例示的なピクセル更新タイミングを説明するタイミング図である。図１０の例では、図９のスマートピクセルμＣデバイス９２２などの、スマートピクセルμＣデバイスの一実施形態によって制御される、サブピクセル用の新しいコンテンツ度に、新しいデータは送信される。新しいデータはμＣデバイス９２２に送信され、記憶モジュールに記憶することができる。新しいデータが、μＣデバイス９２２によって制御されるサブピクセルに利用可能となる度に、固定スケジュールに従うことなく、データは送信される。アイドル期間を示す水平線により図１０に示すように、定期的なリフレッシュ動作は必要とされない。一実施形態では、フレームデータは、予定されたディスプレイ更新レートより速く送信される。そして、ピクセルデータは、μＣデバイス記憶モジュールの一実施形態（例えば、記憶モジュール２２０、記憶モジュール３２０）に記憶される。続いて、ピクセルデータは、予定の更新間隔で記憶モジュールから読まれる。これにより、データの複数のフレームは、バースト方式で送信され、μＣデバイス９２２の入力ブロックにより受信されて、出力ブロックにより適切な間隔で記憶モジュールから読まれることが可能となる。）
「[0067] 　FIG.17 is an illustration of a smart-pixel assembly created from an array of smart-pixels assembled on a lighting or display substrate. 
In one embodiment, the smart-pixel receiving substrate is a smart-pixel micro-matrix 1730 that is prepared with distribution lines, to couple the micro-matrix of μC devices and LEDs to one or more controllers.
（日本語訳：
【００４９】
　図１７は、照明又はディスプレイ基板上に組み付けられるスマートピクセルアレイから作製されるスマートピクセルアセンブリの説明図である。
一実施形態では、スマートピクセル転写先基板は、μＣデバイス及びＬＥＤのマイクロマトリックスを１つまたは複数のコントローラに結合するための分配線が準備されたスマートピクセルマイクロマトリックス１７３０である
「[0070] 　In the above exemplary embodiments, the 40 PPI pixel density may correspond to a 55 inch 1920×1080p resolution television, and the 326 and 440 PPI pixel density may correspond to a handheld device with retina display. 
In accordance with embodiments of the invention, the maximum (x,y) dimension of the μLED devices and the μC for a smart-pixel 120 fit within the allotted pixel pitch, such as the exemplary allotted pixel pitches described above with regard to Table 1.
（日本語訳：
【００５２】
　上述の例示的な実施形態では、１５．７５ピクセル／ｃｍ（４０ＰＰＩ）の画素密度は１３９．７ｃｍ（５５インチ）の１９２０×１０８０ｐ解像度テレビジョンに対応することができ、１２８．３及び１７３．２ピクセル／ｃｍ（３２６と４４０ＰＰＩ画素密度）は、網膜ディスプレイを有する携帯用デバイスに対応することができる。
発明の実施形態によれば、スマートピクセル１２０用のμＬＥＤデバイス及びμＣの最大（ｘ，ｙ）寸法は、上述の割り当てられた画素ピッチ（表１に関する上述の例示的な割り当てられたピクセルピッチなど）の範囲内に適合する。
「図１
」
「図２
」
「図８
」
「図１０
」
「図１７
」
イ　引用発明の認定
　上記記載内容及び図示内容を総合すれば、引用文献１には、以下の発明（以下「引用発明」という。）が記載されていると認められる。
［引用発明］
「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０と（[0041])、
　種々のマイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０及びＬＥＤデバイス１１５を接続する走査ドライバＶselectに接続された走査線、及び、データドライバＶdataに接続されたデータ線配線１２５が用意されている転写先基板と、を有し([0041])、
　スマートピクセル１２０用のＬＥＤデバイス及びマイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０の最大寸法は、画素ピッチの範囲内に適合し（[0070])、
　マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０は、スマートピクセル出力ブロック３２５を有し（[0044]、[0054])、
　マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０は、追加のデータ記憶モジュール２１０を有し（[0044])、
　スマートピクセル出力ブロック３２５は、データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有し、デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つの取り付けたＬＥＤを制御するために用いることができ([0054])、
データ記憶モジュール２２０がイネーブルされるとき、マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０は、各ピクセルに関する着信データを記憶し、静的データの定期的なリフレッシングがほとんど又は全く必要なく、データを連続的に表示することができ、ピクセルは、ディスプレイコントローラが更新イベントを知らせるまで、記憶データを表示し続けることができる([0046])、
装置。」
ウ　引用文献２
　原査定の拒絶の理由において引用された米国特許出願公開２００８／００６２１５８号明細書（２００８年３月１３日発行。以下「引用文献２」という。）には、図面とともに次の事項が記載されている。下線は当審で付した。日本語訳は当審が作成したものである。
「[0002] 　The present invention relates generally to displays, and more particularly, using pulse-width modulation to drive one or more display elements of an electro-optical display, for example, to digitally drive pixels from pulse width modulated waveforms in a liquid crystal display, such as a silicon light modulator with digital storage.」
（日本語訳：
[0002]本発明は、ディスプレイ一般、特に、電気光学ディスプレイの表示素子を1つ以上の表示素子を駆動、例えば、デジタルストレージを有するシリコン光変調器のような液晶ディスプレイをパルス幅変調した波形から画素をデジタル的に駆動するためにパルス幅変調を用いるディスプレイに関する。）
「[0003] 　
Pulse-width modulation (PWM) has been employed to drive liquid crystal displays (displays). A pulse-width modulation scheme may control displays, including emissive and non-emissive displays, which may generally comprise multiple display elements. In order to control such displays, the current, voltage or any other physical parameter that may be driving the display element may be manipulated.
（日本語訳：
[0003]
パルス幅変調（ＰＷＭ）は、液晶表示ディスプレイ（ディスプレイ）を駆動するために採用されている。パルス幅変調方式は、一般的に複数の表示素子を有する発光型、非発光型のディスプレイを制御することができる。そのようなディスプレイを制御するため、表示素子を駆動する電流、電圧または他の物理パラメータが操作される。
「[0038] 　As shown in FIG. 2, in one embodiment, 
the controller A 55 may incorporate a control logic A 75 and a counter 80 (e.g., n-bit wide). The control logic A 75 may controllably operate each display element based on respective digital information. To this end, the counter 80 may provide global digital information indicative of a dynamically changing common reference, i.e., a count, to each display element.
（日本語訳：
[0038]図２に示されるように、一実施形態では、
コントローラＡ５５が制御ロジックＡ７５やカウンタ８０（例えば、nビット幅）を組み込むことができる。制御ロジックＡ７５は、それぞれのデジタル情報に基づき各表示素子を制御可能に動作させることができる。この目的のために、カウンタ８０は、各ディスプレイに例えばカウントのような動的に変化する共通リファレンスを示すグローバルデジタル情報を提供することができる。
「[0039] 　In the illustrated embodiment, 
each signal generator 70 of the plurality of signal generators 70(1) through 70(N), may comprise a respective register 85 of a plurality of registers 85(1) through 85(N), a respective comparator 92 of a plurality of comparators 92(1) through 92(N), a respective PWM driver circuitry 94 of a plurality of PWM driver circuitry 94(1) through 94(N) to drive a corresponding pixel electrode 96 of a plurality of pixel electrodes 96(1) through 96(N). 
（日本語訳：
[0039]図示の実施形態では、
複数の信号発生器７０（１）?７０（Ｎ）からなる各信号発生器７０は、複数の画素電極９６（１）?９６（Ｎ）のうち対応する画素電極９６を駆動するために、複数のレジスタ８５（１）?８５（Ｎ）からなる各レジスタ８５と、複数の比較器９２（１）?９２（Ｎ）からなる各比較器９２と、複数のPWMドライバ回路９４（１）?９４（Ｎ）からなる各ＰＷＭドライバ回路９４を備え得る。
「[0060] 　As shown in FIGS. 2 and 3, in one embodiment, 
either one of the controllers A 55 or B 105 may operate as follows. In step 1, either one of the control logics A 75 or B 125 may present a start signal (e.g., the start signal 22 of FIG. 1) to each PWM driver circuitry (N) 94 or (M) 144, which may generate a corresponding PWM waveform for the attached pixel at each pixel electrode of the pixel electrodes (N) 96 or (M) 146. In step 2, each PWM driver circuitry (N) 94, or (M) 144 in each pixel turns its output ON in response to the start signal.」
（日本語訳：
[0060]図２、３で示されるように、一実施例では、
コントローラＡ５５又はＢ１０５のいずれか一方は、以下のように動作する。ステップ１では、制御ロジック７５Ａ又は１２５Ｂのいずれか一方は、画素電極（Ｎ）９６又はまたは（Ｍ）１４６の各画素電極の画素に対応するＰＷＭ波形を発生させる各ＰＷＭドライバ回路要素（Ｎ）９４又は（Ｍ）１４４への「スタート」信号(例えば、図１の信号２２)を提示できる。ステップ２では、各画素のＰＷＭドライバ回路（Ｎ）９４又は（Ｍ）１４４は、「スタート」信号に応答して出力を「オン」にする。
「[0061] 　
The n-bit counter 80 (where n may be the number of bits in a color component) may begin counting up from zero at a frequency given by 2n/Tr in step 3. In step 4, each pixel monitors the counter value using comparator circuits (N) 92 that compares two n-bit values, i.e., the counter and pixel values c, p for equality. An n-bit register (N) 85 may hold the current pixel value for each pixel. When a pixel finds that the counter value c is equal to its pixel value p, the PWM driver circuitry (N) 94 turns its output OFF.
（日本語訳： [0061]
ｎビットカウンタ８０（「ｎ」は色成分のビット数であってよい)は、ステップ３で、２ｎ／Ｔｒにより与られた周波数で、０からカウントアップを開始できる。ステップ４では、各画素は、２つのｎビット値、すなわち、「ｃ」、「ｐ」に相当するカウンタ値及び画素値を比較する比較回路（Ｎ）９２を用いてカウンタ値を監視する。ｎビットレジスタ（Ｎ）８５は、画素毎に最新の画素値を保持することができる。カウンタ値「ｃ」がその画素値「ｐ」に等しいということを検出したとき、ＰＷＭドライバ回路（Ｎ）９４は、その出力を「オフ」にする。
「図２
」
「図３
」
「図１２
」
　引用文献２の記載事項（[0002]〜[0003]、[0035]〜[0039]）から、次の技術事項が認定できる。
［引用文献２記載事項］
「パルス幅変調（ＰＷＭ）方式は、液晶表示ディスプレイ（ディスプレイ）などの複数の表示素子を有する発光型、非発光型のディスプレイを制御することができ、そのようなディスプレイを制御するため、表示素子を駆動する電流、電圧又は他の物理パラメータが操作され（[0003]）、
コントローラＡ５５が制御ロジックＡ７５やカウンタ８０（例えば、nビット幅）を組み込み（[0038])、
信号発生器７０は、対応する画素電極９６を駆動するために、レジスタ８５と、比較器９２と、ＰＷＭドライバ回路９４を備え（[0039]）、
制御ロジック７５Ａは、画素電極９６の画素に対応するＰＷＭ波形を発生させる各ＰＷＭドライバ回路９４への「スタート」信号(例えば、図1の信号２２)を提示し（[0060]）、
各画素のＰＷＭドライバ回路９４は、「スタート」信号に応答して出力を「オン」にする（[0060]）。
ｎビットカウンタ８０は、与られた周波数で、０からカウントアップを開始し（[0061]）、
各画素は、カウンタ値及び画素値を比較する比較回路（Ｎ）９２を用いてカウンタ値を監視する。ｎビットレジスタ８５は、画素毎に最新の画素値を保持することができる。カウンタ値「ｃ」がその画素値「ｐ」に等しいということを検出したとき、ＰＷＭドライバ回路（Ｎ）９４は、その出力を「オフ」にする。（[0061]）」
エ　引用文献３
　当審が新たに引用する特開２００６−３３７５９７号公報（平成１８年１２月１４日公開。以下「引用文献３」という。）には、次の事項が記載されている。下線は当審が付した。
「【０００２】
　
表示装置の一種として、ＬＥＤ（Light Emitting Diode）や有機ＥＬ（electro-luminescence）などの発光素子をマトリクス状に配した表示パネルが用いられている。青色ＬＥＤの実用化などにより、２５６階調や１０２４階調のフルカラードットマトクリスＬＥＤパネルも実用化されている。このような表示パネルの駆動方法の一つとして、所定の単位周期時間に対する点灯時間の比により点灯の明るさを調整するＰＷＭ制御方式がある。
オ　周知技術・技術常識の認定
（ア）　前記ウの引用文献２記載事項に例示したように、液晶表示ディスプレイ（ディスプレイ）などの複数の表示素子を有する発光型、非発光型のディスプレイの表示素子を駆動する技術として、次のものは周知技術である。
＜周知技術＞
　ＰＷＭドライバ回路が、画素に対応する画素値とカウンタ値を比較して、パルス幅変調波形を発生させる表示素子の駆動技術。
（イ）引用文献３の記載事項（【０００２】）から明らかなように、次の技術事項は、当業者にとって技術常識であったと認められる（以下「技術常識」という。）。
＜技術常識＞
　マトリクス状にＬＥＤを配した表示装置において、ＬＥＤをＰＷＭ制御方式で駆動すること。
（３）対比
本件補正発明と引用発明を対比する。
ア　引用発明の「転写先基板」は、「種々のマイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０及びＬＥＤデバイス１１５を接続する」から、本件補正発明の「パネル」に相当する。
イ　引用発明の「ＬＥＤデバイス１１０」は、「転写先基板」に接続し、「画素ピッチの範囲内に適合する」から、本件補正発明の「パネル上のピクセルの１つの発光素子」に相当する。
ウ　引用発明の「データ記憶モジュール２２０」は、
（ａ）「スマートピクセル出力ブロック３２５は、データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有し、デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つの取り付けたＬＥＤを制御するために用いる」る、すなわち、「スマートピクセル出力ブロック３２５」において、「デジタル制御論理８３０」と「ＤＡＣ８４０」を介して「一つの取り付けたＬＥＤを制御する」ものであるから、「発光素子と排他的に関連づけられる」ものであり、
（ｂ）「デジタルメモリ」を有するから、「一つのメモリ素子を含む、デジタルデータを格納するためのメモリ」であり、
（ｃ）「データ記憶モジュール２２０がイネーブルされるとき、マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０は、各ピクセルに関する着信データを記憶し、静的データの定期的なリフレッシングがほとんど又は全く必要なく、データを連続的に表示することができ、ピクセルは、ディスプレイコントローラが更新イベントを知らせるまで、記憶データを表示し続けることができる」、すなわち、ＬＥＤ用の値の「更新イベント」があれば「ディスプレイコントローラ」が「知らせる」から、「前記パネル上に表示される画像が前記発光素子用の値を変化させない限り、前記発光素子用のデータまたは信号が前記集積回路へ送信されない」ものである。
　したがって、引用発明の「データ記憶モジュール２２０」は、本件補正発明の「前記発光素子と排他的に関連付けられる１つのメモリ素子を含む、デジタルデータを格納するためのメモリであって、前記パネル上に表示される画像が前記発光素子用の値を変化させない限り、前記発光素子用のデータまたは信号が前記集積回路へ送信されない、メモリ」に相当する。
エ　引用発明の「スマートピクセル出力ブロック３２５」は、「データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有し、デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つの取り付けたＬＥＤを制御するために用いることができ」るから、
本件補正発明の「ピクセルの発光素子を駆動するドライバ」に相当する。
オ　引用発明の「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」は、次の２点を有している
（ａ）「転写先基板」に接続する点。
（ｂ）「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」は、「最大寸法は、画素ピッチの範囲内に適合」する。そして、引用文献１の[0041]の「従来のアクティブマトリックスディスプレイの発光素子及びＴＦＴ層をマイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０で置き換える」から、「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」は、ピクセル単位でマトリクス状に転写先基板に分散配置されている点。
　よって、引用発明の「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」は、本件補正発明の「パネル上の集積回路であって、前記集積回路は各ピクセルまたは発光素子に分散している、前記集積回路」であって、「メモリ」と「ドライバ」を有するものに相当する。
カ　「データ記憶モジュール２２０」、「種々のマイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０及びＬＥＤデバイス１１５を接続する配線１２５が用意されている転写先基板」、「画素ピッチの範囲内に適合し」た「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」を有する「装置」の発明である引用発明と、「パネル」と「集積回路」とを備えた「分散メモリパネル」の発明である本件補正発明とは、「分散メモリパネル」の発明である点で一致する。
　上記アからカの対比の結果をまとめると、本件補正発明と引用発明は、以下の一致点で一致し、以下の相違点で相違する。
［一致点］
「パネルと、
前記パネル上のピクセルの１つの発光素子と、
前記パネル上の集積回路であって、前記集積回路は各ピクセルまたは発光素子に分散している、前記集積回路と
を備え、
前記集積回路は、
前記発光素子と排他的に関連付けられる１つのメモリ素子を含む、デジタルデータを格納するためのメモリであって、前記パネル上に表示される画像が前記発光素子用の値を変化させない限り、前記発光素子用のデータまたは信号が前記集積回路へ送信されない、メモリと、
前記ピクセルの前記発光素子を駆動するドライバ、
を有する分散メモリパネル。」
［相違点］
　本件補正発明では、「集積回路」が、「受信したデータをパルス幅変調信号に変換するカウンタベースのデジタル回路」を有し、「ドライバ」が、前記パルス幅変調信号に基づいて前記ピクセルの前記発光素子を駆動する」のに対し、引用発明では、そのように構成しているか明らかではない点。
（４）判断
ア　相違点について
（ア）引用発明の「スマートピクセル出力ブロック３２５」は、「データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有し、デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つの取り付けたＬＥＤを制御するために用いることができ」るもの、すなわち、「データ記憶モジュール２２０のデジタルメモリ」から読み込んだデータをＤＡＣで変換したアナログ値を用いてＬＥＤを駆動する方式のものである。
　また、引用文献１の[0054]に「出力ブロック３２５で使用される特定の駆動法は、説明目的のためであることに留意されたい。代替のＬＥＤ駆動回路は種々の実施形態の範囲内であり、実装がディスプレイか、照明かバックライト向けであるかどうかに基づいて異なることに留意されたい。」とＬＥＤ駆動回路として他の方式のものを採用してもよいことが示唆されている。
　一方、液晶表示ディスプレイ（ディスプレイ）などの複数の表示素子を有する発光型、非発光型のディスプレイの表示素子を駆動する技術として、ＰＷＭドライバ回路が、画素に対応する画素値とカウンタ値を比較して、パルス幅変調波形を発生させる表示素子の駆動技術は周知技術である。
　そして、マトリクス状にＬＥＤを配した表示装置において、ＬＥＤをＰＷＭ制御方式で駆動することは技術常識である。
　そうすると、引用発明の「スマートピクセル出力ブロック３２５」は、「データ記憶モジュール２２０のデジタルメモリから読み込むことができ、デジタルアナログ変換器（ＤＡＣ）８４０に接続されたデジタル制御論理８３０を有し、デジタル制御論理からＤＡＣへのシリアルデータリンクは、一つの取り付けたＬＥＤを制御するために用いることができ」るものを、技術常識をもとに「ＬＥＤ駆動回路」を「種々の実施形態の範囲内」で設計して、前記周知技術のようなカウンタ値を比較するようなカウンタベースのデジタル回路とパルス幅変調信号に基づいて発光素子を駆動する構成を採用し、前記相違点に係る本件補正発明の構成のようにすることは、当業者が容易に想到し得たことである。
イ　本件補正発明の奏する効果について
　本件補正発明の奏する効果についても、引用発明、周知技術及び技術常識から当業者が予測可能な範囲内のものにすぎず、格別顕著なものであるということはできない。
　したがって、本件補正発明は、引用発明、周知技術及び技術常識に基づいて当業者が容易に発明をすることができたものである。
（５）請求人の主張について
ア　請求人の主張の内容
　請求人は、審判請求書の「４．本願発明が特許されるべき理由」の（２）（ｃ）において、次の主張をしている。
（主張）
「引用文献１に記載の発明によれば、デジタル制御ロジック８３０はデータ記憶部に格納されたデジタルデータに基づいてＬＥＤを駆動する（引用文献１の段落００５４、図８）。しかしながら、引用文献１に記載の発明によれば、当該デジタルデータはデジタル−アナログ変換器（ＤＡＣ）８４０によってアナログ信号に変換され、ＬＥＤは当該アナログ信号に基づいて駆動されるのであって（引用文献１の段落００５４、図８）、本願発明のように受信したデータがカウンタベースのデジタル回路によってパルス幅変調信号に変換され、発光素子が当該パルス幅変調信号に基づいて駆動されるものではない。
　引用文献２には、デジタルストレージ３５ａ〜３５ｂに格納されたデジタル情報であるピクセル値がＰＷＭデバイス３７ａ〜３７ｂによってパルス幅変調信号に変換され、ピクセル電極２０が当該パルス幅変調信号に基づいて駆動される構成が記載されている（引用文献２の段落００２８、図１）。また、引用文献２に記載のＰＷＭデバイス３７ａ〜３７ｂは、ディスプレイシステム１０上にあって各ピクセル電極に関連付けられるローカル駆動回路３０ａ〜３０ｂに含まれる（引用文献２の段落００２６、図１）。しかしながら、引用文献２に記載のＰＷＭデバイス３７ａ〜３７ｂは、ローカル駆動回路３０ａ〜３０ｂとは別個に設けられたグローバル駆動回路２４におけるカウンタ（例えばグローバルカウンタ３１８）によるカウントと、デジタルストレージ３５ａ〜３５ｂに格納されたピクセル値との比較によりパルス幅変調信号を生成する（引用文献２の段落００２５、００４４、図１−３、８−１１等）。すなわち、引用文献２に記載の技術は、各ピクセル電極２０に関連付けられるローカル駆動回路３０ａ〜３０ｂに含まれるＰＷＭデバイス３７ａ〜３７ｂのほか、グローバル駆動回路２４に含まれるカウンタによってパルス幅変調信号を生成するのであって、本願発明のように各ピクセルまたは発光素子に分散している集積回路が有するカウンタベースのデジタル回路によってパルス幅変調信号を生成するものではない。
　また、引用文献３においても本願発明の上記構成について記載も示唆もない。」（審判請求書の１５頁２３行〜１６頁２１行）
イ　請求人の主張に対する当審の見解
　前記主張について検討すると、引用文献２に記載された事項は、前記周知技術として認定したとおり、ＰＷＭドライバ回路が、画素に対応する画素値とカウンタ値を比較して、パルス幅変調波形を発生させる表示素子の駆動技術である。
　また、本件補正発明に「カウンタベース」に関する具体的な記載はないものの、カウンタ値を「カウンタベース」の回路として構成する際にどのような回路から提供されるかについては、前記周知技術の範囲で表示装置の構成に応じて適宜設計し得ることである。
　そして、引用文献１と本件補正発明との相違点について、前記「（４）ア」で判断したとおり技術常識及び引用文献２を一例とする周知技術をもとに、前記相違点に係る本件補正発明の構成のようにすることは、当業者が容易に想到し得たことであるから、請求人の上記主張は格別のものではなく、採用することはできない。
ウ　上申書で示した補正案の内容
　審判請求人は令和２年１１月１３日提出の上申書で請求項１について次の補正案を提示している。
「［請求項１の補正案］
　パネルと、
　前記パネル上のピクセルの１つの発光素子と、
　前記パネル上の
複数の
複数の
のそれぞれが
複数の
　を備え、
　前記集積回路は、
　前記発光素子と排他的に関連付けられる１つのメモリ素子を含む、デジタルデータを格納するためのメモリであって、前記パネル上に表示される画像が前記発光素子用の値を変化させない限り、前記発光素子用のデータまたは信号が前記集積回路へ送信されない、メモリと、
　前記ピクセルの前記発光素子を駆動するドライバと、
　受信したデータをパルス幅変調信号に変換するカウンタベースのデジタル回路と
　を有し、
　前記ドライバは、前記パルス幅変調信号に基づいて前記ピクセルの前記発光素子を駆動する、分散メモリパネル。」
エ　補正案に対する当審の見解
　補正案で新たに追加した集積回路を複数と限定する事項について、引用発明の「マイクロスケールスマートピクセルマイクロコントローラ（μＣ）集積回路デバイス１１０」も「μＣの最大寸法は、画素ピッチの範囲内に適合」し、画素数に応じて複数あるから、新たな相違点を有するとはいえない。
　したがって、補正案における請求項１に係る発明は、引用発明、周知技術及び技術常識に基づいて当業者が容易に発明をすることができたものである。
（６）本件補正についての当審の判断のむすび
　以上検討のとおり、本件補正発明は、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができないから、本件補正は、同法１７条の２第６項において準用する同法１２６条７項の規定に違反する。
　したがって、本件補正は、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　よって、前記補正の却下の決定の結論のとおり決定する。
第３　本願発明について１　本願発明
　本件補正は、上記第２において説示したとおり却下されたので、本願の請求項１〜２６に係る発明は、令和２年２月２０日に提出された手続補正書により補正された特許請求の範囲の請求項１〜２６に記載された事項により特定されるとおりのものであると認められるところ、そのうち、請求項１に係る発明（以下「本願発明」という。）は、前記第２の１（１）に記載された事項により特定されるとおりのものである。
２　原査定における拒絶の理由の概要
原査定の拒絶の理由のうち、本願発明についての理由は、次の理由３及び理由４である
理由３．本願発明は、本願の優先日前に日本国内又は外国において、頒布された引用文献１に記載された発明であるから、特許法２９条１項３号に該当し、特許を受けることができない。
理由４．本願発明は、下記の引用文献１に記載された発明に基づいて、本願の優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　記
引用文献１：米国特許出願公開２０１４／０１６８０３７号明細書
３　引用文献に記載された事項
　前記引用文献１には、前記第２の２（２）イ[引用発明]において認定したとおりの「引用発明」が記載されていると認められる。
４　対比・判断
　本願発明は、本件補正発明のうち、次の（１）〜（４）の限定を省いたものである。
（１）「集積回路」を「前記集積回路は各ピクセルまたは発光素子に分散している」ものに限定すること。
（２）「集積回路」を「受信したデータをパルス幅変調信号に変換するカウンタベースのデジタル回路」を有しているものに限定すること。
（３）「メモリ」を「デジタルデータを格納するための」ものに限定すること。
（４）「前記発光素子を駆動するドライバ」を「前記パルス幅変調信号に基づいて前記ピクセルの前記発光素子を駆動する」ものに限定すること。
　そうすると、前記第２の２（３）で示した相違点は存在せず、本願発明と引用発明は同一である。
　よって、本願発明は、引用文献１に記載された発明であり、また、引用文献１に記載された発明に基づいて当業者が容易に発明をすることができたものである。
第４　むすび
　以上のとおり、本願発明は、特許法２９条１項３号に該当し、また、同法同条２項の規定により、特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。