【事件の表示】
　特願２０１７−１６１４９２「階段ステップ構造を含む半導体デバイス構造を形成する方法」拒絶査定不服審判事件〔平成３０年　４月１２日出願公開、特開２０１８−　６１０１０、請求項の数（１７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２９年８月２４日（パリ条約による優先権主張２０１６年９月２１日：米国）の出願であって，その手続の経緯は以下のとおりである。
　平成３０年１１月２６日付け　：拒絶理由通知書
　平成３１年　２月２１日　　　：意見書，補正書の提出
　令和元年　　６月１７日付け　：拒絶査定
　令和元年　１０月２４日　　　：審判請求書，手続補正書の提出
　令和２年　　６月１５日付け　：拒絶理由通知書（当審）
　令和２年　　９月１０日　　　：意見書，手続補正書の提出
第２　原査定の概要
　原査定（令和元年６月１７日付け拒絶査定）の概要は，以下の（理由１），（理由２）のとおりである。
（理由１）本願の請求項１〜４，６〜２０に係る発明は，以下の引用文献１に記載された発明であるから，特許法２９条１項３号に該当し，同法同条１項の規定により特許を受けることができない。
（理由２）本願の請求項１〜４，６〜２０に係る発明は，以下の引用文献１に記載された発明に基づいて当業者が容易に発明をすることができたものである。また，本願の請求項５に係る発明は，以下の引用文献１に記載された発明及び引用文献２に記載された技術的事項に基づいて当業者が容易に発明をすることができたものである。よって，本願の請求項１〜２０に係る発明は，特許法２９条２項の規定により特許を受けることができない。
引用文献１：米国特許出願公開第２０１４／０１６２４２０号明細書
引用文献２：特開２０１６−１６６４０５号公報
第３　当審拒絶理由の概要
　当審拒絶理由（令和２年６月１５日付け拒絶理由通知）の概要は，本願の請求項１〜８，１０〜１８に係る発明は，以下の引用例１に記載された発明及び引用例２〜４に記載された技術的事項に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用例１．米国特許出願公開第２０１４／０１６２４２０号明細書（原査定における引用文献１）
引用例２．特開２０１４−４２０２９号公報
引用例３．特開２０１５―１３３３５５号公報
引用例４．特開２０１６−１６６４０５号公報（原査定における引用文献２）
第４　本願発明
　本願の請求項１〜１７に係る発明（以下，それぞれ「本願発明１」〜「本願発明１７」という。）は，令和２年９月１０日提出の手続補正書により補正された特許請求の範囲の請求項１〜１７に記載された事項により特定される発明であり，そのうちの本願発明１は以下のとおりである。
「【請求項１】
　半導体デバイス構造を形成する方法であって，
　複数の階層を含むスタック構造を基板上に形成することであって，前記複数の階層の各々は，実質的に同じ厚さを有し，かつ，個々に，窒化シリコンを含む犠牲構造と，前記犠牲構造上の，酸化シリコンを含む絶縁構造とを含む，ことと，
　前記スタック構造の最上階層の前記絶縁構造の一部分の上に接触してマスキング構造を形成することと，
　前記マスキング構造の上，および，前記マスキング構造によって覆われていない前記スタック構造の追加の部分の上に，フォトレジストを形成することと，
　前記フォトレジストおよび前記スタック構造を一連の材料除去処理にさらし，前記フォトレジストの一部分と，前記マスキング構造および前記フォトレジストの残りの部分のうちの１つ以上によって覆われていない前記スタック構造の一部分とを選択的に除去して，複数のステップを含む階段ステップ構造を形成することであって，前記複数のステップのうち垂直方向に最も下のステップが，前記マスキング構造の水平方向の境界に直接隣接して配置される，ことと，
　前記階段ステップ構造を形成した後に，前記マスキング構造を除去することと，
を含む方法。」
　本願発明２〜１２は，本願発明１を減縮した発明である。
　本願発明１３は，本願発明１の「スタック構造」「窒化シリコンを含む犠牲構造」「酸化シリコンを含む絶縁構造」を「非導電性スタック構造」「窒化シリコン構造」「酸化シリコン構造」にそれぞれ置き換え，「階段構造を形成すること」について「少なくとも３つのステップを含む」と限定し，本願の請求項２及び請求項１０の特定事項を含むものであるから，本願発明１を減縮した発明である。
　本願発明１４〜１７は，本願発明１３を減縮した発明である。
第５　引用例の記載と引用発明
１．引用例１について
（１）引用例１の記載事項
　当審拒絶理由で引用された引用例１には，図２Ａ〜２Ｂ，図７Ａ〜７Ｐ，図９Ａ〜９Ｃ，図１０Ａ〜１０Ｃとともに次の記載がある。（下線及び和訳は当審による。以下同じ。）
“[0065] FIG. 2A is a perspective view of a vertical-cell-type semiconductor device according to example embodiments of inventive concepts, and FIG. 2B is a cross-sectional view of a portion of an X-axial plane surface and a Y-axial plane surface of FIG. 2A.
[0066] Referring to FIGS. 2A and 2B, according to example embodiments of inventive concepts, a vertical-cell-type semiconductor device 100b may include a substrate 102, and a stack structure stack structure 100S formed on the substrate 102. The stack structure 100S may include an upper stack structure 100HS and a lower stack structure 100LS into which the stack structure 100S is halved.
[0067] The stack structure 100S and a first vertical structure VS1 and a second vertical structure VS2, which may penetrate the stack structure 100S, may be formed in the cell area CA.
[0068] The upper stack structure 100HS may extend to the first pad area WPA1, and the lower stack structure 100LS may extend to the second pad area WPA2. A sacrificial stack structure 100SS may be separated from the upper stack structure 100HS and formed in the sacrificial area SA. Each of the lower stack structure 100LS and the upper stack structure 100HS may include n patterns stacked, and the sacrificial stack structure 100SS may include n-1 floating patterns stacked. A dummy pattern DP may be further formed on the upper stack structure 100HS.
[0069] One end portions of the respective patterns of the lower stack structure 100LS may be formed as a staircase type in the second pad area WPA2, and one end portions of the respective patterns of the upper stack structure 100HS may be formed as a staircase type in the first pad area WPA1.
[0070] One side surfaces of the respective patterns of the sacrificial stack structure 100SS formed in the sacrificial area SA, which face the respective patterns of the upper stack structure 100HS, may be vertically aligned.
[0071] In according to example embodiments of inventive concepts, a staircase forming process may be simultaneously performed in both the first pad area WPA1 and the second pad area WPA2. Thus, the time taken to form word pads 170WP, which are end portions of the respective word lines 170WL, in a staircase form, may be reduced. In this connection, processes of fabricating the semiconductor device according to example embodiments of inventive concepts will now be described with reference to the following drawings.”
（和訳）
“[0065] 図2Aは，本発明の一実施形態による縦型セルタイプの半導体デバイスの斜視図であり，図2BはX軸方向の平面の一部であり，図2AのY軸方向の平面の断面図である。
[0066] 図2A及び図2Bを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bは，基板102と，この基板102上に形成された積層スタック構造100を含むことができる。積層スタック構造100Sは，積層スタック構造100Sで2分割して上部スタック構造100HS及び下部スタック構造100LSを含むことができる。
[0067] スタック構造100S及びスタック構造100Sを貫通する第1垂直構造VS1および第2垂直構造VS2は，セル領域CAに形成されてもよい。
[0068] 上部スタック構造100HSは，第1のパッド領域WPA1まで延びていてもよく，下部スタック構造100LSは，第2パッド領域WPA2まで延びていてもよい。犠牲スタック構造100SSは，上部スタック構造100HSから分離され，そして犠牲領域SAに形成されてもよい。また，下部スタック構造100LS及び前記上部スタック構造100HSの各々は，積層された複数n個のパターンを含んでもよく，犠牲スタック構造100SSはn-1個の浮遊パターンの積層を含んでいてもよい。ダミーパターンDPは，上部スタック構造100HS上にさらに形成することができる。
[0069] 下部スタック構造100LSのそれぞれのパターンの一方の端部は，第2パッド領域WPA2で階段状に形成され，前記上部スタック構造100HSのそれぞれのパターンの一方の端部は，第1パッド領域WPA1で階段状に形成することができる。
[0070] 上部スタック構造HSの各パターンに面する，犠牲領域SAに形成された犠牲スタック構造100SSの各パターンの一方の表面側は，垂直に整列することができる。
[0071] 本発明の一実施形態による，階段形成プロセスは，第1パッド領域WPA1と第2パッド領域WPA2の両方に対して同時に行われることができる。このように，ワードパッド170WPは，各ワード線170WLの端部にあり，階段状に形成されるワードパッド170WPを形成するのに要する時間を減少させることができる。これに関連して，本発明の実施形態に係る半導体装置の製造方法は，以下の図面を参照して説明される。“
“[0075] The substrate 102 may be divided into a cell area CA, a first pad area WPA1, a sacrificial area SA, and a second pad area WPA2 and defined, 
and the stack structure 108 may be formed on the entire surface of the substrate 102
[0076] 
The preliminary stack structure 108 may include interlayer insulating layers 104 and sacrificial layers 106 stacked alternately and repetitively
（和訳）
“[0075] 基板102は，セル領域CA，第1パッド領域WPA1，犠牲領域SAと，第2パッド領域WPA2に分割することができ，
スタック構造108は，基板102の全面に形成されてもよい
[0076] 
予備スタック構造108は，層間絶縁膜104と犠牲膜106とが交互に繰り返し積層された構造を含むことができる
“[0078] The substrate 102 may include a semiconductor material, for example, Si, SiGe, or SOI. 
The interlayer insulating layer 104 may include SiO
, while the sacrificial layer 106 may include silicon nitride (SiNx)
（和訳）
“[0078] 基板102は，半導体材料，例えば，Si，SiGe，又はSOIを含むことができる。
層間絶縁層104は，SiO2を含んでいてもよく，犠牲層106は，窒化ケイ素(SiNx)を含むことができる
“[0144] 
FIGS. 7A through 7P are cross-sectional views of process operations of a method of fabricating the vertical-cell-type semiconductor device shown in FIGS. 2A and 2B, according to example embodiments of inventive concepts.
[0145] When subsequent processes are the same as in the previous embodiments, a description thereof will be omitted or briefly presented.
[0146] Referring to FIG. 7A, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b
 may include forming a stack structure 108 and a first capping layer 110 on a substrate 102, forming a poly-Si layer 112 on the first capping layer 110, and forming first masks 122b on the poly-Si layer 112
[0147] The formation of the poly-Si layer 112 may include depositing an amorphous silicon (a-Si) layer, and applying desired (and/or alternatively predetermined) heat. 
The formation of the first masks 122b may include coating photoresist on a top surface of the poly-Si layer 112 to form a photoresist layer, performing an exposure process, and removing photoresist to leave the photoresist layer 122b only in the cell area CA and the sacrificial area SA.
[0148] For brevity, the preliminary stack structure 108 will be divided into an upper preliminary stack structure 108H and a lower preliminary stack structure 108L and described.
[0149] Referring to FIG. 7B, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b may include
 performing a first etching process to remove the poly-Si layer 112, the first capping layer 110 disposed under the poly-Si layer 112, and the sacrificial layer 106 and the interlayer insulating layer 104 disposed under the first capping layer 110, from the first pad area WPA1 and the second pad area WPA2.
[0150] 
Due to the first etching process
and a second poly-Si pattern 112b, a first floating pattern FP1 disposed under the second poly-Si pattern 112b, and a second floating pattern FP2 disposed under the first floating pattern FP1 may be formed in the sacrificial area SA
[0151] The second poly-Si pattern 112b may be subsequently used as an etch stop pattern configured to stop (and/or limit) an underlying layer from being etched during a staircase forming process. Hereinafter, the second poly-Si pattern 112b will be referred to as an etch stop pattern 112b.
[0152] Referring to FIG. 7C, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b may include forming a second mask 124b on the cell area CA, the first pad area WPA1, and the sacrificial area SA. The second mask 124b may include photoresist.
[0153] Referring to FIG. 7D, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b may include removing the upper preliminary stack structure 108H corresponding to the second pad area WPA2, and removing the second mask 124b. Accordingly, only the lower preliminary stack structure 108L may be present in the second pad area WPA2.
[0154] Referring to FIG. 7E, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include forming third masks 126b to cover the entire cell area CA and a portion L1 of the first pad area WPA1, and simultaneously, cover the entire sacrificial area SA and a portion L2 of the second pad area WPA2.
[0155] Cut-off lengths L1 and L2 of the first pad area WPA1 and the second pad area WPA2 respectively covered with the third masks 126b may be equal to or greater than the product of an exposed width of a staircase to be formed and the number of steps of the staircase.
[0156] A region of the first pad area WPA1, which is not covered with the third mask 126b, may be referred to as a first exposed area EPA1, while a region of the second pad area WPA2, which is not covered with the third masks 126b, may be referred to as a second exposed area EPA2.
[0157] Hereinafter, staircase forming processes will be described with reference to FIGS. 7F and 7K.
[0158] Referring to FIG. 7F, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b may include 
performing a first etching process to form first patterns 130d, 130e and 130f in the first pad area WPA1, the sacrificial area SA, and the second pad area WPA2
[0159] 
The first etching process may include removing each of the sacrificial layer 106 exposed by the first exposed area EXP1 and the second exposed area EXP2, and the interlayer insulating layer 104 disposed under the sacrificial layer 106, and simultaneously, shrinking top and side surfaces of the third masks 126a
[0160] The first pattern 130e may be separated from the first pattern 130d of the first pad area WPA1 and formed in the sacrificial area SA, 
and one side surface of the separated first pattern 130e may be vertically aligned with one side surface of the second etch stop pattern 112b disposed thereon
[0161] Referring to FIG. 7G, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include performing a second etching process (i.e., a staircase forming process) of forming second patterns 132d, 132e, and 132f under the first patterns 130d, 130e, and 130f
[0162] 
Due to the second etching process, the second patterns 132d, 132e, and 132f may be formed under the first patterns 130d, 130e, and 130f in the respective areas WPA1, SA, and WPA2, and simultaneously, end portions of the first patterns 130d and 130f and the second patterns 132d and 132f may be formed as a staircase type in the first pad area WPA1 and the second pad area WPA2
[0163] 
The second pattern 132e may be separated from the second pattern 132d of the first pad area WPA1 and formed in the sacrificial area SA, and one side surface of the second pattern 132e close to the first pad area WPA1 may be vertically aligned with one side surface of the first pattern 130e disposed thereon
（和訳）
“[0144] 
図7Aから図7Pは，本発明の一実施形態に係る図2A及び2Bに示した縦型セルタイプの半導体デバイスの製造方法の工程の断面図である
[0145] 以降の処理は，前述の実施形態と同様の場合，その説明は省略または簡略に説明する。
[0146] 図7Aを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
基板102上のスタック構造108および第1キャッピング層110を形成する工程と，前記第1キャッピング層110上に多結晶シリコン層112を形成する工程と，多結晶シリコン層112上に第1マスク122bを形成する工程を含めてもよい
[0147] 多結晶シリコン層112の形成は，非晶質シリコン(a-Si)層を堆積させ，所望の(及び／又は所定の)熱を適用することを含み得る。
第1マスク122bの形成は，フォトレジスト層を形成するために多結晶シリコン層112の上面にフォトレジストを塗布し，露光工程を行い，フォトレジストを除去し，セル領域CAと犠牲領域SAにのみフォトレジスト層122bを残すようにする
[0148] 簡潔にするために，予備スタック構造108は，上部予備スタック構造108hと下部予備スタック構造108Lに分けて説明する。
[0149] 図7Bを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
第1パッド領域WPA1と第2パッド領域WPA2から多結晶シリコン層112，多結晶シリコン層112の下に配置された第1キャップ層110，及び第1キャッピング層110の下に配置された犠牲層106及び層間絶縁層104を除去する，第1エッチング処理を含むこともできる
[0150] 
第1エッチング処理により
前記第2の多結晶シリコンパターン112b，第2の多結晶シリコンパターン112bの下に配置された第1浮遊パターンFP1，および第1浮遊パターンFP1の下に配置された第2浮遊パターンFP2は，犠牲領域SAに形成される
[0151] 第2多結晶シリコンパターン112bは，その後，階段形成プロセス中に下の層がエッチングされるのを停止(及び／又は制限)するように構成されたエッチストップパターンとして使用することができる。以下では，第2の多結晶シリコンパターン112bをエッチストップパターン112bと呼ぶことにする。
[0152] 図7Cを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，セル領域CA，第1パッド領域WPA1と，犠牲領域SA上の第2マスク124bを形成する工程を含む。第2マスク124bは，フォトレジストを含むことができる。
[0153] 図7Dを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，第2パッド領域WPA2に対応する予備スタック構造108Hを除去し，第2のマスク124bを除去することを含む。従って，下部の予備スタック構造108Lのみが，第2のパッド領域WPA2に存在してもよい。
[0154] 図7Eを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
セル領域CA全体と前記第1パッド領域WPA1の一部L1を覆い，同時に，全犠牲領域SA及び第2パッド領域WPA2の一部L2を覆う第3マスク126bを形成することを含む
[0155] 第3マスク126bでそれぞれ覆われた第1のパッド領域WPA1と第2パッド領域WPA2のカットオフ長さL1およびL2は，形成すべき階段の幅と階段数との積と同じかそれより大きくすることができる。
[0156] 第3のマスク126bに覆われていない第1のパッド領域WPA1の領域は，第一露出領域EPA1と称されてもよく，第3のマスク126bで覆われていない，第2パッド領域WPA2の領域を第2露出領域EPA2と称されてもよい。
[0157] 以下，階段形成プロセスは，図7F及び図7Kを参照して説明する。
[0158] 図7Fを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
第1パッド領域WPA1，犠牲領域SAと，第2パッド領域WPA2に第1パターン130d，130e，130fを形成する第1のエッチング処理を含むこともできる
[0159] 
第1のエッチング処理では第1露出領域EXP1と第2露出領域EXP2により露出された犠牲層106と，犠牲層106の下に配置された層間絶縁層104を除去すると同時に，第3のマスク126aの上面および側面を縮小することを含むことができる
[0160] 第1パターン130eは第1パッド領域WPA1の第1パターン130dから分離し，犠牲領域SAに形成されてもよく，
分離された第1パターン130eの1つの側面は，その上に配置された第2エッチング停止パターン112bの一側面に垂直に整列される
[0161] 図7Gを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
第1のパターン130d，130e，130f下の第2パターン132d，132e，132fを形成する第2のエッチング処理(すなわち階段状形成処理)を実行することを含み得る
[0162] 
第2のエッチングプロセスにより，第2パターン132d，132e，および132fは，それぞれ領域WPA1，SA，及びWPA2の第1パターン130d,130e,130fの下に形成されており，同時に，第1のパターン130dと130fと第2パターン132dと132fの端部は，第1パッド領域WPA1と第2パッド領域WPA2に階段型に形成することができる
[0163] 
第2パターン132eは，第1のパッド領域WPA1の第2パターン132dから離れ，犠牲領域SAに形成されてもよく，第1パッド領域WPA1に近接する第2パターン132eの一側面は，その上に配置された第1パターン130eの一側面に垂直整列される
“[0182] Referring to FIG. 7P, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include forming an insulating layer 152 to cover the first pad area WPA1, the sacrificial area SA, and the second pad area WPA2. The insulating layer 152 may cover the first pad area WPA1, the sacrificial area SA, and the second pad area WPA2, and planarize a top surface of the substrate 102
（和訳）
[0182] 図7Pを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
第1パッド領域WPA1,犠牲領域SAと，第2パッド領域WPA2を覆うように絶縁層152を形成することを含む。絶縁層152は，第1パッド領域WPA1,犠牲領域SAと，第2パッド領域WPA2を覆い，基板102の上部表面を平坦化することができる
“[0189] Referring to FIGS. 8, 9A, and 10A, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include forming a plurality of through holes H in the cell area CA
[0190] The through hole H may be formed through the first poly-Si pattern 112a, the first capping pattern 110`, and the preliminary stack structure 108. In some cases, the through hole H may be formed in the pad area PA.
[0191] Referring to FIGS. 9B and 10B, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include forming a first vertical structure VS 1 to fill the through hole H
[0192] 
The formation of the first vertical structure VS1 may include forming a gap-fill pattern GFP to mostly fill the through hole H, forming a channel pattern 120 around the gap-fill pattern GFP, forming a gate dielectric layer GDa around the channel pattern 120, and forming a contact pad CP to fill an upper portion of the gap-fill pattern GFP
[0193] 
A process of forming the gate dielectric layer GDa and the channel pattern 120 may include a CMP process for planarizing the surface of the resultant structure. During the CMP process, the first poly-Si pattern 112a and the etch stop pattern 112b formed on the cell area CA and the sacrificial area SA may be removed
[0194] Referring to FIGS. 9C and 10C, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b 
may include forming a second capping layer 160 and a trench T
[0195] 
The second capping layer 160 may be formed on the entire surface of the substrate 102 having the vertical structure VS2
（和訳）
[0189] 図8，9A及び10Aを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
複数のセル領域CA内のスルーホールHを形成することができる
[0190] スルーホールHは，第1多結晶シリコンパターン112a，前記第1キャッピング膜パターン110‘，予備スタック構造108を貫通して形成することができる。いくつかの場合において，スルーホールHは，パッド領域PAに形成されてもよい。
[0191] 図9B及び図10Bを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
スルーホールHを埋め込むように第1垂直構造VS1を形成することを含んでもよい
[0192] 
第1垂直構造VS1の形成は，主に，スルーホールHを充填するギャップ充填パターンGFPを形成し，ギャップ充填パターンGFPの周りのチャネルパターン120を形成し，前記チャンネルパターン120付近のゲート誘電体GDaを形成し，ギャップ充填パターンGFPの上部を埋めるようにコンタクトパッドCPを形成することを含む
[0193] 
ゲート誘電体GDa及びチャンネルパターン120を形成する工程は，得られた構造の表面を平坦化するためのCMP工程を含むことができる。CMPプロセスの間に，前記セル領域CAと犠牲領域SAに形成された第1多結晶シリコンパターン112a及びエッチストップパターン112bは除去されてもよい
[0194] 図9C及び図10Cを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，
第2キャッピング層160およびトレンチTを形成することを含むことができる
[0195] 
第2キャッピング層160は，垂直構造VS2を有する前記基板102の全面上に形成され，
“[0198] Referring to FIGS. 8, 9D, and 10D, according to example embodiments of inventive concepts, the method of fabricating the vertical-cell-type semiconductor device 100b may include removing the sacrificial layer 106 from the cell area CA and the pad area PA through the trench T, forming a block layer 168 in contact with the interlayer insulating layer 104 and the gate dielectric layer GDa, and forming a conductive layer 170 in contact with the blocking layer 168 to fill a portion from which the sacrificial layer 106 is removed. The conductive layer 170 may be referred to as a gate electrode 170G, a word line 170WL, and a word pad 170P according to position.
[0199] Next, the method may include forming a second vertical structure VS2 to fill the trench T of the cell area CA, forming cell vias 172 exposing top surfaces of the contact pad CP and pad vias 174 exposing top surfaces of the word pads 170WP, and forming contact electrodes 176 filling the cell vias 172 and pad contact electrodes 178 filling the pad vias 174.”
（和訳）
“[0198] 図8，図9d及び図10dを参照すると，本発明の一実施形態によれば，縦型セルタイプの半導体デバイス100bの製造方法は，セル領域CAとパッド領域PAからトレンチT1を介して犠牲層106を除去し，層間絶縁膜104及びゲート誘電体GDaに接触したブロッキング層168を形成し，ブロッキング層168と接触するように導電層170を形成して犠牲層106が除去された部分を充填することを含むことができる。導電層170は，その位置に応じて，ゲート電極170G，ワード線170WL，ワードパッド170Pと称することができる。
[0199] 次に，本方法は，セル領域CAのトレンチTを埋めるように第2垂直構造VS2を形成し，コンタクトパッドCPの上面を露出するセルビア172と，ワードパッド170WPの上面を露出するパッドビア174を形成し，セルビア172を充填するコンタクト電極176と，パッドビア174を充填するパッドコンタクト電極178を形成する。“
　図７Ａとして，以下の図面が示されている。
　図７Ｂとして，以下の図面が示されている。
　　図７Ｆとして，以下の図面が示されている。
　
　図７Ｇとして，以下の図面が示されている。
　図１０Ｃとして，以下の図面が示されている。
　図９Ｄとして，以下の図面が示されている。
（２）摘記事項の整理
　以上によれば，引用例１には以下の事項が記載されているものと理解できる。
ア　縦型セルタイプの半導体デバイス（vertical-cell-type semiconductor device）の製造方法であること。（段落［０１４４］）
イ　基板（substrate）１０２上に，層間絶縁層（interlayer insulating layer）１０４と犠牲層（sacrificial layer）１０６とを交互に繰り返し積層して，予備スタック構造（preliminary stack structure）１０８を形成すること。（段落［００７５］〜［００７６］）
ウ　層間絶縁層１０４が酸化シリコンを，犠牲層１０６が窒化シリコンを含んでなること。また，層間絶縁層１０４と犠牲層１０６が実質的に同じ厚さを有すること（段落［００７８］及び図７Ａ）
エ　第１マスクをフォトレジストのコーティング，露光及び除去プロセスにより形成すること。（段落［０１４７］）
オ　第１マスク（first masks）１２２ｂを用いたエッチングにより，予備スタック構造１０８の最上階層の犠牲層１０６の犠牲領域（sacrificial area）ＳＡ上に，エッチストップパターン（etch stop pattern）１１２ｂ，第１浮遊パターン（first floating pattern）ＦＰ１，及び，第２浮遊パターン（second floating pattern）ＦＰ２が積層された構造を形成すること。（段落［０１４６］，［０１４９］〜［０１５０］及び図７Ｂ）
カ　セル領域（cell area）ＣＡ全体，第１パッド領域（first pad area）ＷＰＡ１の部分（portion）Ｌ１及び犠牲領域ＳＡ全体に，第３マスク（third masks）１２６ｂを形成すること。（段落［０１５４］）
キ　第１エッチング工程により，犠牲層１０６及びその下の層間絶縁層１０４を除去して第１パターン１３０ｄ及び１３０ｅを形成し，同時に第３マスクの上面と側面を縮小すること。（段落［０１５８］〜［０１５９］及び図７Ｆ）
ク　第１エッチング工程により，第１パターン１３０ｅが犠牲領域ＳＡ上に形成されること。また，第１パターン１３０ｅの一方側が，その上に配置されたエッチストップパターン１１２ｂの一方側と垂直に整合（align）していること。（段落［０１６０］）
ケ　第２エッチング工程により，第１パターン１３０ｄの下方に第２パターン１３２ｄを形成し,同時に，第１パターン１３０ｄの端部を第３マスクの側面までエッチングして，階段状にすること。（段落［０１６１］〜［０１６２］及び図７Ｇ）
コ　第２エッチング工程により，第２パターン１３２ｅが犠牲領域ＳＡに形成されること。また，第２パターン１３２ｅの第１パッド領域側の側面が，その上に配置された第１パターン１３０ｅと垂直に整合していること。（段落［０１６３］）
サ　第２エッチング工程により階段状にした後，第１パッド領域ＷＰＡ１，第２パッド領域ＷＰＡ２及び犠牲領域ＳＡを覆う絶縁層１５２を形成し，エッチストップパターン１１２ｂが露出するまで上面を平坦化すること。（段落［０１８２］及び図７Ｐ）
シ　上面を平坦化した後，セル領域ＣＡに複数のスルーホールＨを形成し，当該スルーホールＨにチャネルパターン１２０，ゲート誘電体層ＧＤａを埋め込んでＣＭＰ工程により平坦化するとともにエッチストップパターン１１２ｂを除去すること。（段落［０１９２］〜［０１９３］及び図９Ｂ，１０Ｂ）
ス　エッチングストップパターン１１２ｂが除去された犠牲領域ＳＡを含む基板表面上に第２のキャッピング層１６０を形成すること。（段落［０１９４］及び図１０Ｃ）
（３）引用発明１
　上記ア〜スによれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
「縦型セルタイプの半導体装置の製造方法であって，
　基板１０２上に，酸化シリコンを含んでなる層間絶縁層１０４と，窒化シリコンを含んでなる犠牲層１０６を，実質的に同じ厚さで，交互に繰り返し積層して，予備スタック構造１０８を形成する工程と，
　前記予備スタック構造１０８の最上階層の前記犠牲層１０６の犠牲領域ＳＡの上に，エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造を形成する工程と，
　セル領域ＣＡ全体，第１パッド領域ＷＰＡ１の部分Ｌ１及び犠牲領域ＳＡ全体に，フォトレジストからなる第３マスク１２６ｂを形成する工程と，
　前記犠牲層１０６及びその下の前記層間絶縁層１０４を除去して第１パターン１３０ｄ及び１３０ｅを形成し，同時に前記第３マスクの上面と側面を縮小する第１エッチング工程と，
　前記第１パターン１３０ｄの下方に第２パターン１３２ｄを形成し,同時に，前記第１パターン１３０ｄの端部を第３マスクの側面までエッチングして階段状にする，第２エッチング工程と，
　前記第１エッチング工程により，前記第１パターン１３０ｅの一方側がその上に配置された前記エッチストップパターン１１２ｂの一方側と垂直に整合し，前記第２エッチング工程により，前記第２パターン１３２ｅの前記第１パッド領域側の側面が，その上に配置された前記第１パターン１３０ｅと垂直に整合し，
　前記第２エッチング工程の後，前記第１パッド領域ＷＰＡ１，前記第２パッド領域ＷＰＡ２及び前記犠牲領域ＳＡを覆う絶縁層１５２を形成し，前記エッチストップパターン１１２ｂが露出するまで上面を平坦化する工程と，
　前記上面を平坦化する工程の後，前記セル領域ＣＡに複数のスルーホールＨを形成し，当該スルーホールＨに前記チャネルパターン１２０，前記ゲート誘電体層ＧＤａを埋め込んでＣＭＰにより平坦化するとともに前記エッチストップパターン１１２ｂを除去する工程と，
　前記エッチングストップパターン１１２ｂが除去された前記犠牲領域ＳＡを含む基板表面上に第２のキャッピング層１６０を形成する工程,
を含む，縦型セルタイプの半導体装置の製造方法。」
２．引用例２の記載
　当審拒絶理由で引用された引用例２には，次の記載がある。
「【００２１】
　他の実施形態によれば，図１の電極ＥＬは，水平膜を以下で説明されるパターニング方法を利用してエッチングし，水平膜を選択的に除去して空いた空間を形成した後，空いた空間を導電膜で満たすことによって，得られる結果物であり得る。 
　即ち，
水平膜は電極ＥＬが配置される空間を定義する犠牲膜として使用され得る
「【００３１】
　図３〜図５を参照すると，
基板１０上に水平膜１００及び層間絶縁膜２００を交互に積層して積層体ＳＴを形成する（ステップＳ１）
　
水平膜１００は，層間絶縁膜２００に対してエッチング選択性を有する物質で形成する。例えば，層間絶縁膜２００はシリコン酸化膜であり，水平膜１００はシリコン窒化膜，シリコン酸化窒化膜，多結晶シリコン膜，又は金属膜の中の少なくとも１つを含む
　実施形態において，水平膜１００は同一の物質で形成され得る。
【００３２】
　図３，図４及び図６を参照すると，積層体ＳＴに対する第１パターニング工程（ステップＳ２１）を実施する。 
　この実施形態によれば，第１パターニング工程（ステップＳ２１）は複数回のエッチング段階を含み，エッチング段階の各々は，上述した共通的な多層エッチング方式で実施することができる。
【００３３】
　例えば，第１パターニング工程（ステップＳ２１）は少なくとも２回のエッチング段階を含み，エッチング段階の各々は，第１及び第２領域Ｒ１，Ｒ２上に位置する積層体ＳＴの部分を同一のエッチング深さにエッチングするように実施する。 
　このような共通的なエッチング方式の具現のために，エッチング段階の各々は，第１及び第２領域Ｒ１，Ｒ２の全てを露出させる所定のエッチングマスクを使用して実施する。
　図６に示すように，一実施形態によれば，エッチング段階の各々でのエッチング深さは水平膜１００の垂直的なピッチの２倍に相当する。
【００３４】
　一方，第１パターニング工程（ステップＳ２１）が共通的なエッチング方式で実施される複数回のエッチング段階を含む場合，エッチング段階の中で時間的に連続する少なくとも２つの段階は１つのエッチングマスクを共通に使用して実施することができる。
　例えば，
時間的に後行するエッチング段階は時間的に先行するエッチング段階で使用された第１エッチングマスク２０１の水平的な大きさを縮小させる段階を含む。
　
縮小された第１エッチングマスク２０１は時間的に後行するエッチング段階でエッチングマスクとして再使用される
【００３５】
　この実施形態での第１パターニング工程（ステップＳ２１）でのように，
複数回のエッチング段階がエッチングマスクの縮小段階を含む場合，積層体ＳＴの外側部分にはその内側部分に比べてエッチング段階がさらに数回実施される
　これによって，第１パターニング工程（ステップＳ２１）の間にエッチングされる積層体ＳＴの部分（以下，第１エッチング部分Ｅ１）の深さは，アレイ領域ＲＡから遠くなるほど，不連続的に増加する。 即ち，図６に示すように，
積層体ＳＴ及び第１エッチング部分Ｅ１は，第１及び第２領域Ｒ１，Ｒ２上で階段形態の構造を有するように形成される
【００３６】
　上述したように，第１パターニング工程（ステップＳ２１）が共通的なエッチング方式に実施されるので，第１領域Ｒ１と第２領域Ｒ２上に位置する積層体ＳＴの２つの部分，又は第１エッチング部分Ｅ１は実質的にミラー対称性を有するように形成される。
【００３７】
　図３，図４，及び図７を参照すると，積層体ＳＴに対する第２パターニング工程（ステップＳ２２）を実施する。 この実施形態によれば，第２パターニング工程（ステップＳ２２）は上述した選択的な単層エッチングの方式で実施される１回のエッチング段階を含む。 例えば，第２パターニング工程（ステップＳ２２）は，第２領域Ｒ２上に位置する積層体ＳＴの一部を水平膜１００の垂直的なピッチＰに該当する深さにエッチングする段階を含む。第２パターニング工程（ステップＳ２２）は第１領域Ｒ１を覆い，第２領域Ｒ２を露出させる第２エッチングマスク２０２を使用して実施する。第２エッチングマスク２０２は，図７に示すように，第２領域Ｒ２上の第１エッチング部分Ｅ１及びその周辺領域を露出させるように形成される。
【００３８】
　以下，説明を簡単にするため，第２パターニング工程（ステップＳ２２）を通じて新しくエッチングされた積層体ＳＴの一部分は第２エッチング部分Ｅ２と称する。 この実施形態によれば，第２パターニング工程（ステップＳ２２）は選択的なエッチング方式で実施されるので，第２エッチング部分Ｅ２は第２領域Ｒ２上のみに局所的に形成される。 これによって，第１領域Ｒ１と第２領域Ｒ２との上に位置する積層体ＳＴの２つの部分はそれ以上ミラー対称性を有しないようになる。
【００３９】
　また，第２パターニング工程（ステップＳ２２）が単層エッチングの方式で実施されるので，露出部分の高さにおいて，第１及び第２領域Ｒ１，Ｒ２の各々の上部に位置する積層体ＳＴの２つの部分は，水平膜１００の垂直的なピッチＰに該当する高さの差を有するようになる。 その結果，積層体ＳＴを構成する水平膜１００は，図１を参照して説明したのと同一である階段形態の連結構造を有するようになる。また，上述した実施形態によれば，水平膜１００の各々は連結部ＣＰ及び整列部ＡＰを有するように形成される。
【００４０】
　図３，図４，及び図８を参照すると，第２パターニング工程（ステップＳ２２）が実施された結果物上に配線構造体３００を形成する（ステップＳ３）。 一実施形態によれば，図８に示すように，配線構造体３００は，水平膜１００の連結部ＣＰに接続するプラグ３０１及びプラグ３０１と連結されるパッド３０２，ビア３０３，及び金属ライン３０４を含むが，本発明の実施形態がこれに限定されることではない。」
「【０１２８】
　図６０及び図６１は，
本発明の実施形態による半導体装置の製造方法を利用して形成された３次元半導体メモリ装置
　以上の記載から，引用例２には，階段状の構造を備えた３次元半導体メモリ装置の製造方法において，犠牲膜の上に層間絶縁膜を積層した構成を各階層としてスタック構造を形成する技術が記載されているものと理解できる。また，上記段落［００３４］〜［００３５］から，エッチングマスクの水平的な方向を縮小させてからエッチングを行うことにより階段形態の構造を形成する技術が記載されているものと理解できる。
３．引用例３の記載
　当審拒絶理由で引用された引用例３には，次の記載がある。
「【０１２６】
　まず，図７Ａに示すように，
絶縁膜−電極膜積層体５３上にハードマスク膜３１（３１１ａ）を介してマスク７１を配置するマスク配置工程を行う
【０１２７】
　なお，後述するマスク７１の一部を除去するトリム工程を繰り返し実施する際，マスク７１の厚さも徐々に減少する。このため，マスク７１はトリム工程の繰り返し回数等を勘案して十分な厚さとなるように形成することが好ましい。マスク７１の材料は特に限定されないが，絶縁膜や電極膜をエッチングした際に，マスク７１もエッチングされないことが好ましい。このため，
マスク７１は有機物のマスク，例えばフォトレジストとすることが好ましい
【０１２８】
　また，図７Ａ，図７Ｂでは，ワードラインコンタクト部領域Ｙのみを示しているが，メモリストリングス領域Ｘの絶縁膜−電極膜積層体５３上の全面にもマスクを配置することが好ましい。これは，メモリストリングス領域Ｘに形成した絶縁膜や電極膜が後述するエッチング工程等でエッチングされることを防止するためである。
【０１２９】
　次に，異方性エッチングにより，絶縁膜−電極膜積層体５３の最上層の絶縁膜１２ｈ及び電極膜５２ｇのうち，マスク７１から露出した，図中点線で囲まれたエッチング領域７２を除去する絶縁膜−電極膜エッチング工程を実施する。なお，この際エッチング領域７２内のハードマスク膜３１１ａもエッチングにより除去される。
【０１３０】
　さらに段差を形成するため，等方性エッチングにより，マスク７１のうち点線で囲まれたトリム領域７３を除去するトリム工程を実施する
【０１３１】
　その後，絶縁膜−電極膜エッチング工程と，トリム工程と，を交互に繰り返し実施する繰り返し工程を実施することができる
【０１３２】
　例えば，図７Ｂに示した状態から上述のエッチング工程と同様にエッチングを実施することにより，エッチング領域７４，７５を除去することができる。そして，トリム工程を実施することによりマスク７１のうち，トリム領域７６を除去することができる。
【０１３３】
　繰り返し工程を実施することにより，例えば図７Ｃに示したような絶縁膜−電極膜積層体５３の端部を階段状に加工し，ワードラインコンタクト部を形成することができる
　以上の記載から，引用例３には，絶縁膜−電極積層体に段差を形成するために，フォトレジストマスクの一部を除去する工程が記載されているものと理解できる。
４．引用例４の記載
　当審拒絶理由で引用された引用例４には，次の記載がある。
「【００１９】
　
非晶質炭素およびシリコン膜は，高アスペクト比のフィーチャをエッチングするためのハードマスクとして使用される
【００２０】
　本明細書に記載のシステムおよび方法では，
非晶質炭素またはシリコンハードマスク膜に金属系ドーパントをドープする
「【００２２】
　本明細書に記載の金属系前駆体を使用してドープされる
非晶質炭素またはシリコンハードマスク膜は，より高い架橋度により，それぞれ金属炭化物または金属ケイ化物を含むハードマスク膜を作り出す
　以上の記載から，引用例４には，エッチング用ハードマスクとして金属系ドーパントをドープされた非晶質炭素を使用することが記載されていると理解できる。
第６　対比・判断
１．本願発明１と引用発明１との一致点及び相違点
　本願発明１と引用発明１を比較する。
ア　引用発明１における「縦型セルタイプの半導体装置の製造方法」は，本願発明１における「半導体デバイス構造を形成する方法」に相当する。
イ　引用発明１における「予備スタック構造１０４」が，本願発明１における「スタック構造」に相当し，以下同様に，「犠牲層１０６」が「犠牲構造」に，「層間絶縁層１０４」が「絶縁構造」に，「フォトレジストからなる第３マスク」が「フォトレジスト」に，それぞれ相当する。
ウ　エッチング工程の際に積層構造をマスクとすることは慣用手段（必要ならば上記引用例３の段落［００５３］を参照。）であるから，引用発明１における「エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造」は，本願発明１における「マスキング構造」に相当する。
エ　引用発明１における「基板１０２上に，酸化シリコンを含んでなる層間絶縁層１０４と，窒化シリコンを含んでなる犠牲層１０６を，実質的に同じ厚さで，交互に繰り返し積層して，予備スタック構造１０８を形成する工程」は，本願発明１における「複数の階層を含むスタック構造を基板上に形成することであって，前記複数の階層の各々は，実質的に同じ厚さを有し，かつ，個々に，窒化シリコンを含む犠牲構造と，前記犠牲構造上の，酸化シリコンを含む絶縁構造とを含む，こと」に相当する。
オ　引用発明１における「前記予備スタック構造１０８の最上階層の前記犠牲層１０６の犠牲領域ＳＡの上に，エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造を形成する工程」は，本願発明１における「前記スタック構造の最上階層の前記絶縁構造の一部分の上に接触してマスキング構造を形成すること」に対応する。ここで，引用発明１における「犠牲領域ＳＡ」は，「予備スタック構造１０８の最上階層の前記犠牲層１０６」の一部分であることは明らかであるから，本願発明１と引用発明１は，「前記スタック構造の最上階層の一部分の上に接触してマスキング構造を形成する」点で一致する。
カ　引用発明１における「セル領域ＣＡ全体，第１パッド領域ＷＰＡ１の部分Ｌ１及び犠牲領域ＳＡ全体に，フォトレジストからなる第３マスク１２６ｂを形成する工程」は，本願発明１における「前記マスキング構造の上，および，前記マスキング構造によって覆われていない前記スタック構造の追加の部分の上に，フォトレジストを形成すること」に相当する。
キ　引用発明１における「第１エッチング工程により，前記犠牲層１０６及びその下の前記層間絶縁層１０４を除去して第１パターン１３０ｄを形成し，同時に前記第３マスクの上面と側面を縮小する第１エッチング工程」と，「第２エッチング工程により，前記第１パターン１３０ｄの下方に第２パターン１３２ｄを形成し,同時に，前記第１パターン１３０ｄの端部を第３マスクの側面までエッチングして階段状にする，第２エッチング工程」は，本願発明１における「前記フォトレジストおよび前記スタック構造を一連の材料除去処理にさらし，前記フォトレジストの一部分と，前記マスキング構造および前記フォトレジストの残りの部分のうちの１つ以上によって覆われていない前記スタック構造の一部分とを選択的に除去して，複数のステップを含む階段ステップ構造を形成すること」に相当する。
ク　引用発明１における「前記第１エッチング工程により，前記第１パターン１３０ｅの一方側がその上に配置された前記エッチストップパターン１１２ｂの一方側と垂直に整合し，前記第２エッチング工程により，前記第２パターン１３２ｅの第１パッド領域側の側面が，その上に配置された前記第１パターン１３０ｅと垂直に整合していること」は，本願発明１における「前記複数のステップのうち垂直方向に最も下のステップが，前記マスキング構造の水平方向の境界に直接隣接して配置される，こと」に相当する。
ケ　引用発明１における「前記第２エッチング工程の後」は，本願発明１における「前記階段ステップ構造を形成した後」に対応し，本願発明１と引用発明１は，ともに「前記階段ステップ構造を形成した後に所定の工程を行うこと」で共通する。
　以上によれば，本願発明１と引用発明１の一致点，相違点は以下のとおりである。
＜一致点＞
「半導体デバイス構造を形成する方法であって，
　複数の階層を含むスタック構造を基板上に形成することであって，前記複数の階層の各々は，実質的に同じ厚さを有し，かつ，個々に，窒化シリコンを含む犠牲構造と，前記犠牲構造上の，酸化シリコンを含む絶縁構造とを含む，ことと，
　前記スタック構造の最上階層の一部分の上に接触してマスキング構造を形成することと，
　前記マスキング構造の上，および，前記マスキング構造によって覆われていない前記スタック構造の追加の部分の上に，フォトレジストを形成することと，
　前記フォトレジストおよび前記スタック構造を一連の材料除去処理にさらし，前記フォトレジストの一部分と，前記マスキング構造および前記フォトレジストの残りの部分のうちの１つ以上によって覆われていない前記スタック構造の一部分とを選択的に除去して，複数のステップを含む階段ステップ構造を形成することであって，前記複数のステップのうち垂直方向に最も下のステップが，前記マスキング構造の水平方向の境界に直接隣接して配置される，ことと，
　を含む方法。」である点。
＜相違点１＞
　本願発明１では，「マスキング構造」を「スタック構造の最上階層の前記絶縁構造の一部分の上に接触して」形成するのに対し，引用発明１では，「エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造」を，「予備スタック構造の最上階層の前記犠牲層１０６」の一部分の上に形成する点。
＜相違点２＞
　本願発明１は「前記階段ステップ構造を形成した後に，前記マスキング構造を除去する」のに対し，引用発明１では「前記第２エッチング工程の後」に，「エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造」を除去していない点。
２．相違点に対する判断
　事案に鑑み，はじめに相違点２から検討する。
　引用発明１では，「前記第２エッチング工程の後」に「前記第２エッチング工程の後，前記第１パッド領域ＷＰＡ１，前記第２パッド領域ＷＰＡ２及び前記犠牲領域ＳＡを覆う絶縁層１５２を形成し，前記エッチストップパターン１１２ｂが露出するまで上面を平坦化する工程」と，「前記上面を平坦化する工程の後，前記セル領域ＣＡに複数のスルーホールＨを形成し，当該スルーホールＨに前記チャネルパターン１２０，前記ゲート誘電体層ＧＤａを埋め込んでＣＭＰにより平坦化するとともに前記エッチストップパターン１１２ｂを除去する工程」と，「前記エッチングストップパターン１１２ｂが除去された前記犠牲領域ＳＡを含む基板表面上に第２のキャッピング層１６０を形成する工程」とを行っている。
　すなわち，引用発明１では，「エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造」のうち，「第１浮遊パターンＦＰ１」及び「第２浮遊パターンＦＰ２」を残したまま，その上に「第２のキャッピング層１６０」を形成している。
　そして，引用例１の図９Ｄから，第１浮遊パターンＦＰを構成する層と同一の層である「第１キャッピング層１１０‘」によって，最上層に位置する「ゲート電極１７０」と「第２のキャッピング層１６０」を貫通する「コンタクト電極１７６」との間隔が保持されていることが見て取れる。そして，当該間隔によって，「ゲート電極１７０」と「コンタクト電極１７６」の絶縁が確保されているものと理解できる。
　そうすると，引用発明１において，本願発明１の「マスキング構造」に相当する「エッチストップパターン１１２ｂ，第１浮遊パターンＦＰ１，第２浮遊パターンＦＰ２が積層された構造」を除去することには，阻害要因があるといえる。
　また，上記引用例２〜４にも，上記の阻害要因を克服しつつ引用例１の当該「積層された構造」を除去することを示唆するような技術は，開示されていない。
　したがって，当業者といえども，引用発明１及び引用例２〜４に記載された技術的事項に基づいて，上記相違点２に係る構成を想到することが容易になし得たとはいえないから，相違点１について検討するまでもなく，本願発明１は，引用発明１及び引用例２〜４に記載された事項から当業者が容易に発明できたものとはいえない。
３．本願発明２〜１７について
　本願発明２〜１７も，上記相違点２に係る構成，すなわち，本願発明１の「前記階段ステップ構造を形成した後に，前記マスキング構造を除去する」との構成を備えるものであるから，本願発明１と同じ理由により，引用発明１及び引用例２〜４に記載された技術的事項に基づいて当業者が容易に発明できたものとはいえない。
第７　原査定についての判断
　当審拒絶理由通知後の補正により，本願発明１〜１７は「前記階段ステップ構造を形成した後に，前記マスキング構造を除去する」という事項を有するものとなっており，拒絶査定において引用された引用文献１（すなわち引用例１）に記載された発明ではなく，また，当業者であっても，拒絶査定において引用された引用文献１〜２に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由１及び２を維持することはできない。
第８　結言
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。