【事件の表示】
　特願２０１７−５２６６４６「メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法」拒絶査定不服審判事件〔平成２８年　５月２６日国際公開、ＷＯ２０１６／０８１７３０、平成３０年　２月　８日国内公表、特表２０１８−５０３９２９、請求項の数（２３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１５年１１月１９日（パリ条約による優先権主張外国庁受理２０１４年１１月２１日（以下，「優先日」という。），米国）を国際出願日とする出願であって，平成２９年８月２日に審査請求されるとともに手続補正書が提出され，平成３０年５月２１日付けで拒絶の理由が通知され，同年８月２９日に意見書とともに手続補正書が提出され，同年１２月１３日付けで最後の拒絶の理由が通知され，平成３１年３月１８日に意見書とともに手続補正書が提出されたところ，令和１年８月１６日付けで平成３１年３月１８日に提出された手続補正書による手続補正が補正却下の決定により却下されるとともに，同日付けで拒絶査定（謄本送達日同年８月２７日。以下，「原査定」という。）がなされ，これに対して令和１年１２月２５日に拒絶査定不服審判の請求がなされるとともに手続補正がなされ，令和２年３月３１日付けで審査官により特許法１６４条３項の規定に基づく報告がなされ，同年７月３日に上申書が提出され，同年１０月５日付けで当審により拒絶の理由（以下，「当審拒絶理由」という。）が通知され，同年１２月１８日に意見書とともに手続補正書が提出されたものである。
第２　原査定の概要
　原査定の概要は次のとおりである。
（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・請求項　　　１−２６
・引用文献等　１−５
＜引用文献等一覧＞
　　　１．米国特許出願公開第２０１２／０３１７３３２号明細書
　　　２．特開２０１２−１２９４６４号公報
　　　３．特開２００７−３１１３９５号公報
　　　４．米国特許出願公開第２００７／０１９４４６２号明細書
　　　５．米国特許出願公開第２０１２／０００７２２７号明細書
第３　本願発明
　本願請求項１〜２３に係る発明（以下「本願発明１」〜「本願発明２３」という。）は，令和２年１２月１８日付けの手続補正書の特許請求の範囲の請求項１〜２３に記載された，次のとおりのものと認める。（下線は審判請求人が付したものである。）
「【請求項１】
　パッケージ基板と、
　積
であって、該複数のメモリ・パッケージの各々が、基板と、複数のメモリ半導体ダイと、前記メモリ半導体ダイを少なくとも部分的に封止するパッケージ筐体とを含む、積み重ねられた複数のメモリ・パッケージ
　前記パッケージ基板に取り付けられ、前記積み重ねられた複数のメモリ・パッケージと前記パッケージ基板との間に配置されるように、所定の厚さを有する接着剤で少なくとも部分的に覆われたコントローラであって、前記コントローラは前記メモリ・パッケージの各々を管理するように構成され、前記接着剤は前記積み重ねられた複数のメモリ・パッケージのうちの最下層に位置づけられたメモリ・パッケージの底面に付着される、前記コントローラと、
　前記パッケージ基板により担持され、かつ、前記メモリ・パッケージの積層を封止し、かつ、前記コントローラを少なくとも部分的に封止する封止剤と、
　を含
み、
　
前記積み重ねられた複数のメモリ・パッケージのうちの互いに隣接するメモリ・パッケージ同士が接着剤によって結合されており、該接着剤は、各メモリ・パッケージを前記パッケージ基板に電気的に結合するためのワイヤボンドが前記隣接するメモリ・パッケージ同士の間の間隙を通過するように選択された厚さを有する、
　　【請求項２】
　前記コントローラが、前記メモリ・パッケージの各々へのデータ転送および前記メモリ
・パッケージの各々からのデータ転送を管理するように構成されていることを特徴とする、請求項１のメモリ・デバイス。
　　【請求項３】
　前記パッケージ基板が複数の第１ボンドパッドと複数の第２ボンドパッドとを含み、前記メモリ・デバイスが、
　前記複数の第１ボンドパッドを前記メモリ・パッケージに結合する複数の第１ワイヤボンドと、
　前記複数の第２ボンドパッドを前記コントローラに結合する複数の第２ワイヤボンドと、
をさらに含むことを特徴とする、請求項１または２のいずれか１項のメモリ・デバイス。
　　【請求項４】
　前記メモリ・パッケージの各々が、前記パッケージ基板に電気的に接続されたマルチチップ・パッケージであることを特徴とする、請求項１から
３
　　【請求項５】
　前記積み重ねられた複数のメモリ・パッケージが第１メモリ・パッケージと第２メモリ
・パッケージとを含み、前記第１メモリ・パッケージが前記パッケージ基板に取り付けられており、前記第２メモリ・パッケージがダイ取り付け用接着剤によって前記第１メモリ
・パッケージに取り付けられていることを特徴とする、請求項１から
４
　　【請求項６】
　前記メモリ・パッケージが、フラッシュメモリを含み、かつ、ＮＡＮＤメモリおよび／またはＮＯＲメモリを含むことを特徴とする、請求項１から
５
　　【請求項７】
　前記メモリ・パッケージの各々が、組み込まれたコントローラを有しないＮＡＮＤパッケージであることを特徴とする、請求項１から
６
　　【請求項８】
　前記コントローラが、前記積層における前記メモリ・パッケージのうちの一番下のメモリ・パッケージと、前記パッケージ基板との間に配置されていることを特徴とする、請求項１から
７
　　【請求項９】
　前記メモリ・パッケージの積層と前記パッケージ基板との間にスペーサを含み、前記スペーサが前記コントローラから横方向に離間されていることを特徴とする、請求項１から
８
　　【請求項１０】
　前記コントローラは、前記メモリ・パッケージに、データを読み出し、データを消去し、および／またはデータを書き込むよう命令するように構成されていることを特徴とする、請求項１から
９
　　【請求項１１】
　前記コントローラは、前記メモリ・パッケージの各々の外側に配置されていることを特徴とする、請求項１から
１０
　　【請求項１２】
　ホストに結合されるように構成されたマルチメディア・デバイスであって、
　インタポーザと、
　前記インタポーザに電気的に結合されたマルチチップ・メモリ・パッケージの積層
であって、該マルチチップ・メモリ・パッケージの各々が、基板と、複数のメモリ半導体ダイと、前記メモリ半導体ダイを少なくとも部分的に封止するパッケージ筐体とを含む、マルチチップ・メモリ・パッケージの積層
　前記インタポーザに取り付けられ、前記マルチチップ・メモリ・パッケージの積層と前記インタポーザとの間に配置されるように、所定の厚さを有する接着剤で少なくとも部分的に覆われたマルチメディア・コントローラ・ダイであって、前記マルチメディア・コントローラ・ダイは前記ホストと前記マルチチップ・メモリ・パッケージの各々との間のデータ転送を管理するように構成され、前記接着剤は前記マルチチップ・メモリ・パッケージの積層のうちの最下層に位置づけられたマルチチップ・メモリ・パッケージの底面に付着される、前記マルチメディア・コントローラ・ダイと、
　前記マルチチップ・メモリ・パッケージの積層を封止し、かつ、前記マルチメディア・コントローラ・ダイを少なくとも部分的に封止する封止剤と、
　を含
み、
　
前記マルチチップ・メモリ・パッケージのうちの互いに隣接するマルチチップ・メモリ
・パッケージ同士が接着剤によって結合されており、該接着剤は、各マルチチップ・メモリ・パッケージを前記インタポーザに電気的に結合するためのワイヤボンドが前記隣接するマルチチップ・メモリ・パッケージ同士の間の間隙を通過するように選択された厚さを有する、
　　【請求項１３】
　前記マルチメディア・コントローラ・ダイが前記マルチチップ・メモリ・パッケージの各々に結合されていることを特徴とする、請求項
１２
　　【請求項１４】
　前記マルチメディア・コントローラ・ダイが、誤り訂正、ブロック管理、ウェア・レベリング、および／または物理から論理へのマッピングを提供するように構成されていることを特徴とする、請求項
１２
１３
　　【請求項１５】
　前記マルチメディア・コントローラ・ダイが、前記マルチチップ・メモリ・パッケージの各々と結合されたメモリ・インタフェイスを含むことを特徴とする、請求項
１２
１４
　　【請求項１６】
　各マルチチップ・メモリ・パッケージがＮＡＮＤパッケージであることを特徴とする、請求項
１２
１５
　　【請求項１７】
　メモリ・パッケージを製造する方法であって、
　コントローラをパッケージ基板に取り付けることと、
　所定の厚さを有する接着剤で前記コントローラを少なくとも部分的に覆い、第１メモリ
・パッケージを、前記第１メモリ・パッケージと前記パッケージ基板との間に前記コントローラが配置されるように、前記パッケージ基板に取り付けることであって、前記接着剤は前記第１メモリ・パッケージの底面に付着される、ことと、
　
接着剤によって
であって、前記第１及び第２メモリ・パッケージの各々が、基板と、複数のメモリ半導体ダイと、前記メモリ半導体ダイを少なくとも部分的に封止するパッケージ筐体とを含み、該接着剤は、前記第１メモリ・パッケージを前記パッケージ基板に電気的に結合するためのワイヤボンドが前記第１及び第２メモリ・パッケージの間の間隙を通過するように選択された厚さを有する、こと
　前記第１および第２メモリ・パッケージを封止することと、
　封止剤が前記コントローラを少なくとも部分的に封止するように、前記パッケージ基板と前記第１メモリ・パッケージとの間の空洞に前記封止剤を流し込むことと、
　を含む方法。
　　【請求項１８】
　前記コントローラを前記パッケージ基板にワイヤ・ボンディングすることと、
　前記第１および第２メモリ・パッケージを前記パッケージ基板にワイヤ・ボンディングすることと、
　をさらに含む、請求項
１７
　　【請求項１９】
　前記第１メモリ・パッケージを前記パッケージ基板に取り付けることが、前記第１メモリ・パッケージと前記パッケージ基板とのちょうど間に前記コントローラの大部分が配置されるように前記第１メモリ・パッケージを前記パッケージ基板に取り付けることを含むことを特徴とする、請求項
１７
１８
　　【請求項２０】
　前記第１メモリ・パッケージを前記パッケージ基板に取り付けることが、前記コントローラを前記パッケージ基板に結合するワイヤボンドが前記第１メモリ・パッケージと前記パッケージ基板とのちょうど間になるように、前記第１メモリ・パッケージを前記パッケージ基板に搭載することを含むことを特徴とする、請求項
１７
１８
　　【請求項２１】
　前記コントローラがマルチメディア・コントローラであり、前記第１および第２メモリ
・パッケージがＮＡＮＤパッケージおよび／またはＮＯＲパッケージであることを特徴とする、請求項
１７
２０
　　【請求項２２】
　前記第１および第２メモリ・パッケージを前記パッケージ基板に取り付ける前に、前記第１および第２メモリ・パッケージを検査して品質保証済み良品パッケージを突き止めることをさらに含む、請求項
１７
２１
　　【請求項２３】
　さらなるメモリ・パッケージを、前記第１および第２メモリ・パッケージならびに前記さらなるパッケージを封止する前に、前記第２メモリ・パッケージの上に積み重ねることをさらに含む、請求項
１７
２２
第４　引用例
１　引用例１に記載された事項及び引用発明
　当審拒絶理由において引用した，優先日前に既に公知である，特開２０１３−１３１５５７号公報（平成２５年７月４日公開。以下，これを「引用例１」という。）には，関連する図面と共に，次の事項が記載されている。（下線は当審で付加。以下同様。）
Ａ　「【００１１】
　
半導体装置５０は、基板２、コントローラ４、スペーサ６、メモリチップ８、樹脂モールド部１０を備え
Ｂ　「【００１４】
　
コントローラ４は、複数のメモリチップ８から、データの書き込みや読み出しを行うメモリチップ８を選択する
選択したメモリチップ８へのデータの書き込みや、選択したメモリチップ８に記憶されたデータの読み出しなどを制御する
基板２の表面２ａ上に載置され、熱硬化性樹脂を用いた接着剤９によって基板２に接着され
Ｃ　「【００１８】
　メモリチップ８は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。メモリチップ８は、第１スペーサ６ａと第２スペーサ６ｂとに跨らせて、第１スペーサ６ａと第２スペーサ６ｂの載置面６ｃ上に載置される。
メモリチップ８は、複数枚設けられて
積層され
Ｄ　「【００２１】
　樹脂モールド部１０は、合成樹脂を用いて構成されており、積層されたメモリチップ８の周囲や空間１８を含めて、基板２の表面２ａ側を封止する。
樹脂モールド部１０は、半導体装置５０の外郭を構成して、封止されたメモリチップ８やコントローラ４を保護する
Ｅ　「【００２５】
　なお、図１や図２に示すように、空間１８の高さは、コントローラ４の高さおよびコントローラ４に接続される金属ワイヤ２６，２７が通過する高さよりも高くなっている。すなわち、
基板２に載置された際の、第１スペーサ６ａおよび第２スペーサ６ｂの載置面６ｃの高さが、コントローラ４の高さおよびコントローラ４に接続される金属ワイヤ２６，２７が通過する高さよりも高くなるように、第１スペーサ６ａおよび第２スペーサ６ｂの高さが定められ
Ｆ　「
図１」
　上記記載事項Ｆの図１によれば，“メモリチップ８と基板２との間にコントローラ４が配置され”ている態様が読み取れることから，上記記載事項Ａ〜Ｆによれば，引用例１には次の発明（以下，「引用発明」という。）が記載されているといえる。
「基板，コントローラ，スペーサ，メモリチップ，樹脂モールド部を備える半導体装置であって，
　コントローラは，複数のメモリチップから，データの書き込みや読み出しを行うメモリチップを選択し，選択したメモリチップへのデータの書き込みや，選択したメモリチップに記憶されたデータの読み出しなどを制御し，基板の表面上に載置され，熱硬化性樹脂を用いた接着剤によって基板に接着されるとともに，メモリチップと基板の間に配置され，
　メモリチップは，複数枚設けられて積層され，
　樹脂モールド部は，半導体装置の外郭を構成して，封止されたメモリチップやコントローラを保護し，
　基板に載置された際の，第１スペーサおよび第２スペーサの載置面の高さが，コントローラの高さおよびコントローラに接続される金属ワイヤが通過する高さよりも高くなるように，第１スペーサおよび第２スペーサの高さが定められる
半導体装置。」
２　引用例２に記載された事項
　当審拒絶理由において引用した，優先日前に既に公知である，米国特許出願公開第２０１２／０３１７３３２号明細書（２０１２年１２月１３日公開。以下，これを「引用例２」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「[0042] Furthermore, 
the SSD controller chip 124 may perform functions such as wear leveling, error correction, and/or fail block control
（当審訳：[0042] さらに、
SSDコントローラ124は、ウェアレベリング、エラー訂正及び/または不良ブロック制御のような機能を実行することができる
３　引用例３に記載された事項
　当審拒絶理由において引用した，優先日前に既に公知である，米国特許出願公開第２００７／０１９４４６２号明細書（２００７年８月２３日公開。以下，これを「引用例３」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「[0032] The first die back side 110 of the first integrated circuit die 108 can be attached over the base plane 104 with a first attach layer 124, such as an adhesive. 
The second die back side 118 of the second integrated circuit die 116 can be attached over the first die active side 112 of the first integrated circuit die 108 with a second attach layer 126.
（当審訳：[0032] 第1の集積回路ダイ108の第1側110は、ベース面104上に第1の接着層124と、接着剤とすることができる。
第2の集積回路ダイ116の第2のダイ裏面118には、第1の集積回路ダイ108の活性面112上の第2の接着層126に取り付けることができる。
４　引用例４に記載された事項
　当審拒絶理由において引用した，優先日前に既に公知である，米国特許出願公開第２０１２／０００７２２７号明細書（２０１２年１月１２日公開。以下，これを「引用例４」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「[0051] Referring to FIG. 2, the semiconductor package 100b according to exemplary embodiments of the present general inventive concept may include 
adhesion layers 170 between semiconductor chips 110, 120, 130, and 140
（当審訳：[0051] 図2を参照すると、本発明の一実施形態に係る半導体パッケージ100は、
半導体チップ110、120、130、および140との間の接着層170
５　引用例５に記載された事項
　当審拒絶理由において引用した，優先日前に既に公知である，特開２０１２−１２９４６４号公報（平成２４年７月５日公開。以下，これを「引用例５」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「【００１７】
　次に、図２〜図５を参照して
半導体装置１００の製造過程
基板１０の表面１０ａに受動部品３０を実装する
【００１８】
　続いて、図２（ｂ）に示すように、
基板１０の表面１０ａに制御素子２０を実装する
制御素子２０の裏面には、例えば、エポキシ樹脂など熱硬化性の樹脂を含む接着層２１が設けられており、制御素子２０を表面１０ａに圧着する
基板１０を加熱することにより接着層２１を硬化させ、制御素子２０を固定する
【００１９】
　そして、図２（ｃ）に示すように、
制御素子２０の電極パッド２３と、接続端子１７と、の間を、金属ワイヤ２２により接続する
　このように、
接続端子１７と電極パッド２３との間の接続に金属ワイヤ２２を用いることにより、制御素子２０の種類を任意に選択することができ
Ｂ　「【００２１】
　次に、図３（ａ）に示すように、
メモリ素子５０Ａを基板１０の表面１０ａに実装する
メモリ素子５０Ａの裏面には、樹脂層４０ａが設けられ
【００２２】
　したがって、図３（ｂ）に示すように、
メモリ素子５０Ａは、制御素子２０および受動部品３０を樹脂層４０ａに包み込んで、基板１０に実装され
Ｃ　「【００２６】
　続いて、
基板１０を加熱することにより接着層４３を硬化させ、階段状に積載されたメモリ素子５０Ａ〜５０Ｃを固着させ
電極パッド５１Ａ〜５１Ｃと接続端子１８との間を、金属ワイヤ５２で接続する
Ｄ　「
図２」
Ｅ　「
図３」
Ｆ　「
図４」
Ｇ　「
図５」
６　引用例６に記載された事項
　原査定の拒絶の理由で引用された，優先日前に既に公知である，特開２００７−３１１３９５号公報（平成１９年１１月２９日公開。以下，これを「引用例６」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「【００２９】
　次に、この半導体装置１の製造工程について説明する。図２に示すように、まず、受動素子実装工程として、構成層２の基板３の回路が形成された一面３ａに受動素子７を実装する。さらに、半導体素子実装工程として、基板３の一面３ａに第２の半導体素子６を実装し、
第２の半導体素子６と基板３に形成された回路とをボンディングワイヤ６ａで接続する
【００３０】
　次に、図３に示す他の構成層２である第１の半導体素子４を準備する。そして、樹脂層形成工程として、第１の半導体素子４の基板３と向かい合う裏面４ｃに、樹脂層５を形成する。より具体的には、ペースト状の樹脂を印刷工法によって樹脂層５として形成する方法、あるいは、フィルム状の樹脂をラミネート工法によって樹脂層５として形成する方法などが選択される。ペースト状の樹脂としては、例えば、エポキシ系樹脂に硬化剤、及び、シリカフィラーを含むものなどが選択される。そして、積層工程として、第１の半導体素子４と一体となった樹脂層５を基板３の一面３ａに重ね合わせて接合することで、基板３、樹脂層５、及び第１の半導体素子４が一体となるとともに、基板３に実装された第２の半導体素子６及びそのボンディングワイヤ６ａ、並びに、受動素子７は、樹脂層５に覆われて、他の部分と絶縁された状態を保つことができ、また、ボンディングワイヤ６ａ同士の絶縁状態も保つことができる。ここで、
樹脂層５は
ボンディングワイヤ６ａ
を覆い
樹脂層５が硬化した後、第１の半導体素子４と基板３とを所定位置でボンディングワイヤ４ａによって電気的に接続する
Ｂ　「
図３」
第５　対比・判断
１　本願発明１について
（１）　対比
　本願発明１と引用発明とを対比する。
（あ）引用発明の「基板」，「コントローラ」，「メモリチップ」，「樹脂モールド部」，及び「半導体装置」はそれぞれ，本願発明１の「パッケージ基板」，「コントローラ」，「メモリ・パッケージ」，「封止剤」，及び「メモリ・デバイス」に相当するといえ，引用発明と本願発明１とは，“パッケージ基板”を含む“メモリ・デバイス”である点で一致する。
（い）引用発明の「メモリチップ」は，「複数枚設けられて積層され」るものであるから，上記（あ）の対比を踏まえると，引用発明と本願発明１とは，下記の点（相違点１）で相違するものの，“積み重ねられた複数のメモリ・パッケージ”を含む点で一致する。
（う）引用発明の「コントローラ」は，「基板の表面上に載置され，熱硬化性樹脂を用いた接着剤によって基板に接着され」るものであるから，上記（あ）の対比を踏まえると，“パッケージ基板に取り付けられ”るとともに，“所定の厚さを有する接着剤で少なくとも部分的に覆われ”ているといえる。
　また，引用発明の「コントローラ」は，「メモリチップと基板の間に配置され」ることから，上記（い）の対比を踏まえると，“積み重ねられた複数のメモリ・パッケージとパッケージ基板との間に配置され”ているといえることから，以上を総合して，引用発明と本願発明１とは，下記の点（相違点２及び３）で相違するものの，“前記パッケージ基板に取り付けられ，前記積み重ねられた複数のメモリ・パッケージと前記パッケージ基板との間に配置されるように，所定の厚さを有する接着剤で少なくとも部分的に覆われたコントローラ”を含む点で一致する。
（え）引用発明の「樹脂モールド部」は，「半導体装置の外郭を構成して，封止されたメモリチップやコントローラを保護」するものであるから，上記（あ）の対比を踏まえると，引用発明と本願発明１とは，“前記パッケージ基板により担持され，かつ，前記メモリ・パッケージの積層を封止し，かつ，前記コントローラを少なくとも部分的に封止する封止剤”を含む点で一致する。
（お）以上，（あ）〜（え）の検討から，引用発明と本願発明１とは，次の一致点及び相違点を有する。
〈一致点〉
　パッケージ基板と，
　積み重ねられた複数のメモリ・パッケージと，
　前記パッケージ基板に取り付けられ，前記積み重ねられた複数のメモリ・パッケージと前記パッケージ基板との間に配置されるように，所定の厚さを有する接着剤で少なくとも部分的に覆われたコントローラと，
　前記パッケージ基板により担持され，かつ，前記メモリ・パッケージの積層を封止し，かつ，前記コントローラを少なくとも部分的に封止する封止剤と，
　を含む，メモリ・デバイス。
〈相違点１〉
　本願発明１の「メモリ・パッケージ」が，「複数のメモリ・パッケージの各々が、基板と、複数のメモリ半導体ダイと、前記メモリ半導体ダイを少なくとも部分的に封止するパッケージ筐体とを含む、積み重ねられた」ものであるのに対し，引用発明の「メモリチップ」がそのようなものであることが特定されていない点。
〈相違点２〉
　本願発明１の「コントローラ」が，「前記メモリ・パッケージの各々を管理するように構成され」るものであるのに対し，引用発明の「コントローラ」は，「複数のメモリチップから，データの書き込みや読み出しを行うメモリチップを選択し，選択したメモリチップへのデータの書き込みや，選択したメモリチップに記憶されたデータの読み出しなどを制御」するものであるが，「複数のメモリチップ」の各々を管理するように構成されることが特定されていない点。
〈相違点３〉
　本願発明１の「コントローラ」が「少なくとも部分的に覆われ」るところの「接着剤」が，「前記積み重ねられた複数のメモリ・パッケージのうちの最下層に位置づけられたメモリ・パッケージの底面に付着される」ものであるのに対し，引用発明の「コントローラ」は，「基板の表面上に載置され，熱硬化性樹脂を用いた接着剤によって基板に接着され」るものであるが，積み重ねられた「メモリチップ」の底面に当該「熱硬化性樹脂を用いた接着剤」が付着されることが特定されていない点。
〈相違点４〉
　本願発明１が，「前記積み重ねられた複数のメモリ・パッケージのうちの互いに隣接するメモリ・パッケージ同士が接着剤によって結合されており、該接着剤は、各メモリ・パッケージを前記パッケージ基板に電気的に結合するためのワイヤボンドが前記隣接するメモリ・パッケージ同士の間の間隙を通過するように選択された厚さを有する」ものであるのに対し，引用発明は，「半導体装置の外郭を構成して，封止されたメモリチップやコントローラを保護」する「樹脂モールド部」については特定されているものの，「メモリチップやコントローラ」の間に接着剤が用いられることは特定されていない点。
（２）　相違点についての判断
　事案に鑑み，先に相違点１及び４について検討する。
　本願発明は，スマートフォン，ナビゲーション・システム（例えば自動車ナビゲーション・システム），ディジタル・カメラ，ＭＰ３プレイヤ，コンピュータ，および他の多くの消費者向け電子装置用に，データを記憶するためにフラッシュメモリがよく使われ，ユニフォーム・シリアル・バス（ＵＳＢ）装置，メモリ・カード，組み込み装置，および他のデータ記憶装置は，小さなフォームファクタゆえに，フラッシュメモリを含むことがしばしばであり，電子機器における専用メモリ・コントローラは，フラッシュメモリ上に記憶されたデータを管理することができるが，これらの専用メモリ・コントローラは，電子機器内での他の部品用に利用可能な空間を減少させることがあり，電子機器の大きさを小さくするには，例えば，他の電子部品用に利用可能な空間を増やすために，メモリ・コントローラをホスト・プロセッサ内に統合することができ，例えば，ホスト・プロセッサには，フラッシュメモリにより記憶されるデータを管理する統合型メモリ・コントローラは，特定の種類のメモリと互換性があるものであって，将来の標準（例えば，組み込みマルチメディア・カード（ｅＭＭＣ）の標準仕様書の将来のバージョン）用に設計された新規ＮＡＮＤメモリなどの新たな種類のメモリはサポートすることができないことがしばしばであり，ＩＭＣが電子機器を特定の種類のフラッシュメモリに限定してしまうせいで，そうした電子機器は，より高い記憶密度，向上した性能，または拡張機能を有する新たなメモリを使うことができない場合があり（本願明細書段落【０００２】），メモリ・コントローラは，マルチダイ・メモリ・パッケージの中に組み込むこともでき，例えば，従来のｅＭＭＣメモリは，組み込みマルチメディア・カード（ＭＭＣ）コントローラを備えた，単一の高容量ＮＡＮＤパッケージ（例えば，積層ダイを有するＮＡＮＤパッケージ）である場合があり，組み込みＭＭＣコントローラは，相当なコンピューティングリソースを要することもあり得るＮＡＮＤメモリ管理（例えば，書き込み，読み出し，削除，エラーの管理など）の実行から，ホスト・プロセッサを解放することができ，ＮＡＮＤダイには，検査を困難にする小さなフィーチャがあるので，個々のＮＡＮＤダイは，パッケージングの前には検査されない（同【０００３】）といったことを背景とし，マルチダイＮＡＮＤパッケージは，廃棄すべき不良パッケージ（例えば不良ＮＡＮＤダイのあるパッケージ）を突き止めるために検査されることがあるが，不良ＮＡＮＤパッケージ内の組み込みＭＭＣコントローラも廃棄されてしまい，製造費用の増加につながるといったこと（同【０００３】）を解決しようとする課題とするものである。
　そして，本願発明１は，「複数のメモリ・パッケージの各々」を「基板と、複数のメモリ半導体ダイと、前記メモリ半導体ダイを少なくとも部分的に封止するパッケージ筐体とを含む」ものとし（相違点１の構成），「前記積み重ねられた複数のメモリ・パッケージのうちの互いに隣接するメモリ・パッケージ同士が接着剤によって結合されており、該接着剤は、各メモリ・パッケージを前記パッケージ基板に電気的に結合するためのワイヤボンドが前記隣接するメモリ・パッケージ同士の間の間隙を通過するように選択された厚さを有する」（相違点４の構成）ものとすることによって，例えば，組み立て前に個々の部品を検査することが可能なので，製品歩留まりを向上させることができ，各メモリ・パッケージが品質保証済み良品ダイ（ＫＧＤ）を有していることを保証するために，メモリ・パッケージを個別に検査することができ，ＫＧＤを有するメモリ・パッケージを，パッケージへの組み立てのために選択することができる一方で，既知の不良ダイがあるメモリ・パッケージを，廃棄することができるといった格別な効果を奏するものである。（同【００２０】）
　一方引用発明は，コントローラと外部接続端子を結ぶ配線や，コントローラとメモリチップとを結ぶ配線の等長化や短縮化を図るとともに，製品の反りの抑制を図ることができる半導体装置を提供することを目的とするものであって，コントローラとメモリチップとをそれぞれ個別に検査できるような構成とすることは想定しておらず，したがって上記相違点１及び４に係る構成を採用することは，当業者といえども容易とはいえない。
　そして，上記第４に示した引用例２〜６にも，当該構成の開示も示唆もなく，当該構成は本願優先日前に周知な構成ともいえない。
　したがって，上記その余の相違点について判断するまでもなく，本願発明１は，当業者であっても，引用発明及び引用例２〜６に記載された技術的事項に基づいて容易に発明できたものとはいえない。
２　本願発明２〜１１について
　本願発明２〜１１は，本願発明１を直接または間接的に引用するものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用例２〜６に記載された技術的事項に基づいて容易に発明できたものとはいえない。
３　本願発明１２，１７について
　本願発明１２及び１７は，本願発明１と概ねカテゴリー表現のみ異なるものであって，本願発明１と同じ理由により，当業者であっても，引用発明及び引用例２〜６に記載された技術的事項に基づいて容易に発明できたものとはいえない。
４　本願発明１３〜１６，１８〜２３について
　本願発明１３〜１６は，本願発明１２を直接又は間接的に引用するものであり，本願発明１８〜２３は，本願発明１７を直接又は間接的に引用するものであるから，本願発明１２及び１７と同じ理由により，当業者であっても，引用発明及び引用例２〜６に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第６　当審拒絶理由の概要
＜特許法２９条２項について＞
　当審より，本願請求項１〜２３に係る発明は，上記第４に示した引用例１〜５に記載された発明に基づいて当業者が容易になし得たものである旨の拒絶理由を通知したが，上記第３に示すとおり補正された。
　そして，上記第５に示したとおり，本願請求項１〜２３に係る発明は，引用発明及び引用例２〜５に記載された技術的事項に基づいて容易に発明できたものとはいえず，本拒絶理由は解消した。
第７　原査定についての判断
　令和２年１２月１８日付けの補正により，補正後の請求項１〜２３は，上記第５に示した相違点１及び４に係る技術的事項を有するものとなった。当該事項は，原査定における引用文献１〜５（上記第４における引用例２，５，６，３，４）には記載されておらず，本願優先日前における周知技術でもないので，本願発明１〜２３は，当業者であっても，原査定における引用文献１〜５に基づいて容易に発明できたものではない。したがって，原査定を維持することはできない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。