【事件の表示】
　特願２０１６−　　４５３８「多層基板」拒絶査定不服審判事件〔平成２８年　７月２１日出願公開、特開２０１６−１３１２４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２８年１月１３日（優先権主張　平成２７年１月１３日　日本国（ＪＰ））に特許出願したものであって、その手続の経緯の概略は以下のとおりである。
　令和　１年　１月　９日　　：手続補正書の提出
　令和　１年　９月２６日付け：拒絶理由通知書
　令和　２年　１月２８日　　：意見書、手続補正書の提出
　令和　２年　６月２３日付け：拒絶査定
　令和　２年　９月２５日　　：審判請求書、手続補正書の提出
　令和　２年１０月３０日　　：手続補正書（方式）の提出
第２　令和２年９月２５日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　令和２年９月２５日にされた手続補正を却下する。
［理由］
１　補正の概要
　令和２年９月２５日にされた手続補正（以下、「本件補正」という。）は、令和２年１月２８日に手続補正された特許請求の範囲の請求項１に記載された発明特定事項により特定される、
「貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。」
との発明（以下、「本願発明」という。）を、
「
貫通電極を有する配線基板もしくは半導体基板上に、
多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し、
多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下であり、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。」
との発明（以下、「本件補正発明」という。）とする補正を含むものである。なお、下線部は、補正箇所を示す。
２　補正の適否
　請求項１に係る上記補正は、「貫通電極を有する半導体基板」が積層される場所が、「貫通電極を有する配線基板もしくは半導体基板上」であることを限定し、さらに、「導電粒子」の数について「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下」とすることを限定する補正であり、本件補正前の請求項１に記載された発明と本件補正後の請求項１記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、特許法第１７条の２第３項、第４項に違反するところはない。
　そこで、本件補正による請求項１に記載された発明（以下、「本件補正発明」という。）が特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について、以下に検討する。
（１）本件補正発明
　本件補正発明は、上記「１」に記載したとおりのものである。
（２）引用文献の記載事項
ア　引用文献１
（ア）原査定の拒絶の理由で引用された、特開２００２−１１０８９７号公報（以下、「引用文献１」という。）には、図面とともに、次の記載がある。
ａ　「【００２０】（第１の実施形態）図１は、本発明の第１の実施形態に係る
マルチチップ半導体装置
複数の半導体チップ２ａ、２ｂが
積層させている。半導体チップ２ａ、２ｂは、貫通孔に埋め込まれた、ＣｕまたはＡｌからなるプラグ４ａ、４ｂおよびその上に一体的に設けられたバンプ５ａ、５ｂにより、相互に電気的に接続されている。
【００２１】即ち、半導体チップ２ａ、２ｂには複数の半導体体素子６ａ、６ｂ（図では各チップにつき１つのみ示してある）が設けられており、これら半導体体素子６ａ、６ｂは、Ｃｕ／ＴａＮ層７を介してバンプ５ａ、５ｂに接続され、それによって、各半導体チップ２ａ、２ｂの複数の半導体体素子６ａ、６ｂは、相互に電気的に接続されている。
【００２２】なお、配線基板１の電極８とプラグ４ａとの電気的接続、およびバンプ５ａとプラグ４ｂとの電気的接続は、通常は絶縁性であるが、圧力が加わることにより導電性となる異方性導電膜３ａ、３ｂにより行われる。異方性導電膜を用いることにより、積層するチップの裏面に絶縁膜を形成する工程を省略することが可能となる。
【００２３】次に、以上のように構成されるマルチチップ半導体装置の製造方法について、図２を参照して説明する。
【００２４】図２（ａ）に示すように、
半導体素子
が形成されたシリコン基板
【００２５】次いで、レジストパターン１１を剥離した後、図２（ｂ）に示すように、チップコンタクト孔１２の内面を含む前面にＳｉＯ２ 膜１３を形成する。そして、ドライフィルム等を用いたリソグラフィーにより、再配線用のコンタクトパターンを露光して、マスクパターン１４を形成し、これをマスクとして、ＲＩＥ等により、ＳｉＯ２ 膜１３をエッチングし、半導体素子６ａを接続するためのコンタクト孔１５を形成する。
【００２６】次に、レジストパターン１４を剥離した後、図２（ｃ）に示すように、孔１２およびコンタクト孔１５の内面を含む前面に、バリアメタルおよびシード層としてのＣｕ／ＴａＮ層１６を形成する。
【００２７】その後、図２（ｄ）に示すように、プラグおよびバンプ形成領域を除く領域にレジストパターン１７を形成し、このレジストパターン１７をマスクとして、電解メッキにより金属を被着し、孔１２を埋めるプラグ１８と、半導体素子６ａ接続するバンプ１９とを一体的に形成する。
【００２８】なお、電解メッキにより被着される金属は、その後、ポリイミド膜の形成等が行われることがあるため、このポリイミド膜の形成温度以上の融点を有するもの、即ち、４００℃以上の融点を有する金属である。このような金属として、具体的には、Ａｌ、Ｃｕ、Ａｕ、Ａｇ等を挙げることが出来る。
【００２９】次いで、図２（ｅ）に示すように、レジストパターン１７を剥離し、露出するＣｕ／ＴａＮ層１６をエッチングにより除去するとともに、更にシリコン基板１０ａの裏面を、プラグ１８が露出するまで研磨、即ちＣＭＰ、ＲＩＥ等でＳｉおよびスループラグ底部の絶縁膜を除去する。
【００３０】
このようにして得た半導体チップ２ａ
の上に、同様にして作製した半導体チップ２ｂを異方性導電膜３ｂを介して配設して、図１に示す構造のマルチチップ半導体装置が得られる。この場合、積層する半導体チップの数は、３〜４層が可能である。
【００３１】なお、上述したように、配線基板１の電極８とプラグ４ａとの電気的接続、および
バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散され
異方性導電膜
３ｂにより行われる。
ｂ　図１
「
」
（イ）引用文献１の上記記載及び図面によれば、次の事項が記載されている。
ａ　「（ア）ａ」の段落【００２０】によれば、引用文献１には、マルチチップ半導体装置が記載されている。
　そして、同段落【００２０】によれば、マルチチップ半導体装置は、複数の半導体チップ２ａ、２ｂが積層されたものといえる。また、同段落【００２４】、【００３０】によれば、「半導体チップ２ａ、２ｂ」はシリコン基板に半導体素子が形成されたものである。
　よって、引用文献１には、シリコン基板に半導体素子が形成された複数の半導体チップ２ａ、２ｂが積層されたマルチチップ半導体装置が記載されているといえる。
ｂ　「（ア）ａ」の段落【００２０】によれば、半導体チップ２ａ、２ｂは、貫通孔に埋め込まれた、プラグ４ａ、４ｂおよびその上に一体的に設けられたバンプ５ａ、５ｂにより、相互に電気的に接続されるものである。
ｃ　「（ア）ａ」の段落【００３０】によれば、半導体チップ２ａの上に、半導体チップ２ａと同様に作製された半導体チップ２ｂを異方性導電膜３ｂを介して配設され、積層する半導体チップの数は、３〜４層が可能である。
ｄ　「（ア）ｂ」の図１によれば、半導体チップ２ａに形成されたプラグ４ａ上に一体的に設けられたバンプ５ａと半導体チップ２ｂに形成されたプラグ４ｂが対向していることが見て取れる。
　
ｅ　「（ア）ａ」の段落【００３１】によれば、バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜３ｂにより行われる。
（ウ）以上ａないしｅによれば、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。
「シリコン基板に半導体素子が形成された複数の半導体チップ２ａ、２ｂが積層されたマルチチップ半導体装置であって、
　半導体チップ２ａ、２ｂは、貫通孔に埋め込まれた、プラグ４ａ、４ｂおよびその上に一体的に設けられたバンプ５ａ、５ｂにより、相互に電気的に接続され、
　半導体チップ２ａの上に、半導体チップ２ａと同様に作製された半導体チップ２ｂを異方性導電膜３ｂを介して配設され、積層する半導体チップの数は、３〜４層が可能であり、
　半導体チップ２ａに形成されたプラグ４ａ上に一体的に設けられたバンプ５ａと半導体チップ２ｂに形成されたプラグ４ｂが対向し、
　バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜３ｂにより行われる、
マルチチップ半導体装置。」
イ　引用文献２
（ア）原査定の拒絶の理由に引用された、特開平３−６２４１１号公報(以下、「引用文献２」という。)には、次の事項が記載されている。
ａ　「［産業上の利用分野］
　本発明は異方性導電フィルムの製造方法に関し、特に所望の位置に選択的に導電粒子を配置して、ＩＣ実装等の高密度の接続を可能にした異方性導電フィルムに関するものである。」（１頁右下欄１７行ないし２頁左上欄２行）
ｂ　「［発明が解決しようとする課題］
　しかしながら液晶表示素子等の電極と外部駆動回路との接続に異方性導電フィルムを使用する場合、１０本／ｍｍ以上の接続密度では隣接する電極間の絶縁が保たれなくなってしまい、また
ＩＣチップを接続する方法では接続部の面積が
微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまう
　本発明の目的は、このような従来技術の
問題点に鑑み
ｃ　「このようにして得られた
異方性導電フィルムは所望の位置（すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置）に導電粒子が選択的に配置されて
ｄ　「第３図は、上述のようにして作製した異方性導電フィルムの一例を示す平面図であり、導電性粒子６が接着剤４または絶縁性フィルム９の所望の位置に選択的に散布されている。
　作製した
異方性導電フィルムは、
ＩＣ実装基板に位置合せして搭載し、更にＩＣチップを
搭載してから
接着剤としても作用させることによりＩＣチップの実装用として用いる
ｅ　第３図
「
」
（イ）したがって、引用文献２には、次の技術が記載されている。
「ＩＣチップを接続する方法では接続部の面積が微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまうという問題点に鑑み、異方性導電フィルムは所望の位置（すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置）に導電粒子が選択的に配置され、異方性導電フィルムは、ＩＣ実装基板に位置合せして搭載し、更にＩＣチップをその上に搭載してから接着剤としても作用させることによりＩＣチップの実装用として用いること。」
（３）引用発明との対比
　本件補正発明と引用発明１とを対比する。
ア　引用発明の「半導体チップ２ａ」および「半導体チップ２ｂ」は、「シリコン基板に半導体素子が形成された」ものであるから、本件補正発明の「半導体基板」に相当する構成を備えている。
　そして、引用発明において、「プラグ４ａ」は「半導体チップ２ａ」に形成され、「プラグ４ｂ」は「半導体チップ２ｂ」に形成され、「貫通孔に埋め込まれた、プラグ４ａ、４ｂおよびその上に一体的に設けられたバンプ５ａ、５ｂ」により「半導体チップ２ａ、２ｂ」が「相互に電気的に接続され」るところ、「プラグ４ａ、４ｂ」は「貫通孔に埋め込まれ」のであるから、貫通孔に形成された電極といえる。
　ここで、本件補正発明の「貫通電極」について、本願明細書【００３０】 に「貫通電極４Ａ、４Ｂ、４Ｃの仕様は適宜設定することができる。例えば、貫通電極４Ａ、４Ｂ、４Ｃは、電極パッドを備えたものでも、バンプを備えたものでもよい。」と記載されているから、本件補正発明の「貫通電極」は、バンプを備えた貫通電極を含み、引用発明の「プラグ４ａ、４ｂおよびその上に一体的に設けられたバンプ５ａ、５ｂ」も含まれる。
　さらに、引用発明において、「半導体チップ２ａ、２ｂ」は「積層」され、「積層する半導体チップの数は、３〜４層が可能」である。
　してみれば、引用発明の「プラグ４ａおよびその上に一体的に設けられたバンプ５ａ」を有する「シリコン基板に半導体素子が形成された半導体チップ２ａ」と「プラグ４ｂおよびその上に一体的に設けられたバンプ５ｂ」を有する「シリコン基板に半導体素子が形成された半導体チップ２ｂ」とが積層された「マルチチップ半導体装置」は、本件補正発明の「半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板」に相当する。
　なお、本件補正発明の「貫通電極を有する配線基板もしくは半導体基板上に」に関し、「貫通電極を有する」と「半導体基板」との係り受けが不明であるところ、仮に、「貫通電極を有する配線基板もしくは半導体基板」が「貫通電極を有する半導体基板」であるとしても、引用発明の「マルチチップ半導体装置」は、「プラグ４ａおよびその上に一体的に設けられたバンプ５ａ」を有する「シリコン基板に半導体素子が形成された半導体チップ２ａ」と「プラグ４ｂおよびその上に一体的に設けられたバンプ５ｂ」を有する「シリコン基板に半導体素子が形成された半導体チップ２ｂ」とが積層されるのであるから、本件補正発明の「貫通電極を有する半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板」に相当する。
イ　引用発明において、「半導体チップ２ａに形成されたプラグ４ａ上に一体的に設けられたバンプ５ａと半導体チップ２ｂに形成されたプラグ４ｂが対向」し、「バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜３ｂにより行われる」ことからすれば、対向する「バンプ５ａ」と「プラグ４ｂ」との位置に「導電性粒子」が存在することは当然のことである。
　よって、引用発明における、対向する「バンプ５ａ」と「プラグ４ｂ」との位置に「導電性粒子」が存在することと、本件補正発明とは、「多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在」する点で共通する。
　ただし、導電粒子に関し、本件補正発明は「導電粒子が規則的に配置」され、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下であ」るのに対し、引用発明は、その旨特定されていない点で相違する。
ウ　引用発明において、「半導体チップ２ａに形成されたプラグ４ａ上に一体的に設けられたバンプ５ａと半導体チップ２ｂに形成されたプラグ４ｂが対向」し、「バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜３ｂにより行われる」ことから、引用発明も、対向する「バンプ５ａ」と「プラグ４ｂ」とが「導電性粒子」により電気的に接続される構造を有するといえ、本件補正発明の「対向する貫通電極が導電粒子により接続される接続構造」と共通する。
　ただし、接続構造に関し、本件補正発明は、「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点で相違する。
　よって、アないしウによれば、本件補正発明と引用発明とは、以下の点で一致ないし相違する。
（一致点）
「半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続される接続構造を有する多層基板。」
（相違点１）
　導電粒子に関し、本件補正発明は「導電粒子が規則的に配置」され、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下であ」るのに対し、引用発明はその旨特定されていない点。
（相違点２）
　接続構造に関し、本件補正発明は「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点。
（４）相違点に対する判断
ア　相違点１について
（ア）上記「（２）イ」で述べたように、引用文献２には、「ＩＣチップを接続する方法では接続部の面積が微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまうという問題点に鑑み、異方性導電フィルムは所望の位置（すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置）に導電粒子が選択的に配置され、異方性導電フィルムは、ＩＣ実装基板に位置合せして搭載し、更にＩＣチップをその上に搭載してから接着剤としても作用させることによりＩＣチップの実装用として用いること。」の技術が記載されている。
　また、このような半導体チップ部品又は基板と他の基板とを電気的に接続するフィルムにおいて、電極間の電気抵抗等を考慮して電極に対応する位置に導電粒子を配置させる技術は、慣用的に行われている技術にすぎず（必要とあれば、特開平３−３０４４６号公報の２頁左上欄３ないし１５行、同右上欄１３行ないし左下欄９行、３頁左上欄８ないし１２行、第２図、特開２００２−７５０６５号公報の段落【０００７】、【００２３】、【００２５】、【００３９】、【００４５】、特開２００５−２０９４５４号公報の段落【０００１】、【０００６】、【００１１】ないし【００１３】、特開２００９−１９１１８５号公報の段落【０００７】、【０００８】、【００１４】、【００１７】、【００８５】ないし【００８８】、【０１１４】ないし【０１１９】、図３、図１０を参照）、このような導電粒子の配置は、接続される電極に対応する位置に配置するという規則に基づいて行われていることは明らかである。
　
（イ）そして、引用発明と引用文献２に記載された慣用技術とは、電子部品を他の電子部品に電気的に接続するための導電性フィルムという共通の技術分野に属する。
　さらに、半導体チップ部品や基板を導電粒子が分散された異方性導電フィルムを用いて他の基板に接続する場合、電極間における電気抵抗等に問題が生じるという課題は技術常識であることから（必要とあれば、国際公開第００／３４８３０号の２頁１６ないし２３行、特開平８−２７３４４０号公報の段落【０００３】ないし【０００５】、特開昭６３−１０２１１０号公報の２頁右上欄１１行ないし左下欄８行、第７図を参照）、「バンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜３ｂにより行われる」引用発明においても、「バンプ５ａ」と「プラグ４ｂ」間における電気抵抗に問題が生じる場合があることは、当業者が当然予測し得たことに過ぎない。
　してみれば、引用発明の「導電粒子」に、引用文献２に記載された技術を採用し、導電粒子を規則的に配置することは当業者が容易になし得たことである。
（ウ）ここで、本願明細書段落【００２２】に「この接続構造において、貫通電極４Ａ、４Ｂの対向する部位に導電粒子１１が選択的に配置されたとは、導電粒子１１がもっぱら貫通電極４Ａ、４Ｂの対向面又はその近傍に存在し、貫通電極４Ａ、４Ｂの対向面で１個以上の導電粒子１１が捕捉されていることをいう。」との記載からすれば、本件補正発明でいう導電性粒子が「捕捉されていない」とは、貫通電極が対向していない部位には導電粒子が配置されていないことを含むと解釈するのが自然である。
　そして、本件補正発明の「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下」に関し、本願明細書には、「対向する貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１が存在するとしても、そのような導電粒子１１の数は、第１半導体基板３Ａと第２半導体基板３Ｂの間に存在する導電粒子の総数の好ましくは５％以下、より好ましくは０．５％以下である。」（段落【００２７】を参照）、「この異方導電性フィルム１０Ａ、１０Ｂを半導体基板３Ａ、３Ｂの接続に使用した後において、対向する半導体基板３Ａ、３Ｂの間で、貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１の数は、対向する半導体基板３Ａ、３Ｂの間に存在する導電粒子１１の総数の好ましくは５％以下となる。」（段落【００４７】を参照）と記載されているのみで、貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１の数が導電粒子１１の総数の５％以下の場合の効果と、５％を超えた場合の効果との差異が顕著なものであるか否か不明である。
　さらに、「対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％」を上回ると不都合な具体例（比較例）は示されていない。
　してみると、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下」との数値範囲に格別の技術的意義を見出すことはできない。
（エ）そして、上記（ア）で述べた引用文献２に記載された慣用技術は、電極に対応する位置に導電粒子を選択的に配置させる技術であって、電極以外の位置に導電粒子を配置することは想定していないことから、引用発明の「導電粒子」に引用文献２に記載された慣用技術を採用した際に、「半導体チップ２ａ」と「半導体チップ２ｂ」との間で、「半導体チップ２ａ」の「バンプ５ａ」と「半導体チップ２ｂ」の「プラグ４ｂ」との間の位置以外の導電粒子の数が導電粒子の総数の５％以下とすることは当業者が適宜なし得たことである。
（オ）以上から、相違点１に係る構成は、引用発明に引用文献２に記載された技術を適用し、当業者が容易になし得たことである。
イ　相違点２について
　上記「（２）」「ア」「（ア）」の段落【００３１】の「配線基板１の電極８とプラグ４ａとの電気的接続、およびバンプ５ａとプラグ４ｂとの電気的接続は、絶縁材料中に導電性粒子が分散され・・・る異方性導電膜３ａ、３ｂにより行われる」との記載によれば、引用発明の「半導体チップ２ａ、２ｂ」の「間」の「異方性導電膜３ｂ」は、絶縁材料を含むといえる。
　そして、異方性導電フィルムの絶縁材料として、絶縁接着材を用いることも普通に行われている事項（必要とあれば、引用文献２の３頁左上欄１ないし１７行、特開平３−３０４４６号公報２頁左下欄３ないし９行、特開２００２−７５０６５号公報段落【０００７】を参照）である。
　してみれば、引用発明の「異方性導電膜３ｂ」の絶縁材料として絶縁接着材を採用し、相違点２に係る構成とすることは、当業者が容易になし得たことである。
ウ　審判請求人の主張について
（ア）請求人は、令和２年１０月３０日付けの手続補正書において、「引用文献３の第３図は、単なる概念図であり、引用文献３の異方性導電フィルムの導電粒子の配置を適正に表したものとはいえません。なぜならば、第３図の異方性導電フィルムは、第１図あるいは第２図に示すように製造されるものであり（第２頁右下１９行〜３頁左下５行）、結局のところ、導電粒子が接着剤４または絶縁性フィルム９の所望の位置に選択的に散布されているにすぎません。つまり、導電粒子は所望の位置の領域に存在しているものの、その領域内で規則的に配置されるようには製造されておらず、むしろその領域内では導電粒子はランダムに配置されていると解されます。」（２頁１２ないし２１行を参照）と主張する。
　しかしながら、本件補正発明の「導電粒子」に関し、「多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し」と記載されているものの、「領域内で規則的に配置」することは何等規定されていないから、請求人の上記主張は、特許請求の範囲に基づくものとはいえず採用できない。
（イ）また、請求人は、上記手続補正書において、「本願請求項１に係る発明は、引用文献２及び３ のいずれにも記載も示唆もされていない新たな特徴、即ち「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下である」ことを有しています。しかも、この特徴により得られる「性能をシミュレーション解析し易くなり、改善工数を削減できる」という発明の効果について、引用文献２、３にはそのような効果を予期させるような記載はありません。」（２頁２２ないし２７行を参照）と主張する。
　しかし、本願明細書段落【００２７】の「このため、対向する貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１が存在するとしても、そのような導電粒子１１の数は、第１半導体基板３Ａと第２半導体基板３Ｂの間に存在する導電粒子の総数の好ましくは５％以下、より好ましくは０．５％以下である。特に導電粒子１１の略すべてが貫通電極４Ａ、４Ｂで捕捉されているようにすることが好ましい。多層基板１Ａを構成するその他の半導体基板間においても同様である。このように貫通電極４Ａ、４Ｂ、４Ｃの接続に寄与しない導電粒子１１を低減させることにより、性能をシミュレーション解析しやすくなり、改善工数を削減することができる。」との記載によれば、「性能をシミュレーション解析し易くなり、改善工数を削減できる」という発明の効果は、「貫通電極４Ａ、４Ｂ、４Ｃの接続に寄与しない導電粒子１１を低減させること」により得られるものであって、「第１半導体基板３Ａと第２半導体基板３Ｂの間に存在する導電粒子の総数」の「５％」という上限値を設定し、貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１の数をこれ以下とすることにより得られるものとはいえない。
　また、貫通電極４Ａ、４Ｂに捕捉されていない導電粒子１１の数を「第１半導体基板３Ａと第２半導体基板３Ｂの間に存在する導電粒子の総数」の「５％以下」とすることで、「性能をシミュレーション解析し易くなり、改善工数を削減できる」という効果が得られる根拠も見当たらない。
　してみれば、請求人の主張は採用できない。
エ　したがって、本件補正発明は、引用文献１に記載された発明及び引用文献２に記載された技術に基づいて、当業者が容易に発明をすることができたものであり、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができないものである。
３　本件補正についてのむすび
　よって、本件補正は、特許法１７条の２第６項において準用する同法１２６条７項の規定に違反するので、同法１５９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　したがって、上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明
　令和２年９月２５日にされた手続補正は、上記のとおり却下されたので、本願の請求項１ないし１５に係る発明は、令和２年１月２８日にされた手続補正により補正された特許請求の範囲の請求項１ないし１５に記載された事項により特定されるものであるところ、その請求項１に係る発明（本願発明）は、その請求項１に記載された事項により特定される、上記「第２」「［理由］」「１」に記載のとおりのものである。
２　原査定の拒絶の理由の概要
　原査定の拒絶の理由のうち、請求項１に係る発明は、本願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった特開２００２−１１０８９７号公報に記載された発明、特開平３−６２４１１号公報に記載された技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、
というものである。
３　引用文献の記載事項
　原査定の拒絶の理由で引用された特開２００２−１１０８９７号公報、特開平３−６２４１１号公報は、上記「第２［理由］２（２）」に記載した「引用文献１」、「引用文献２」に相当し、その記載事項は、上記「第２［理由］２（２）ア（ア）」及び同「イ（ア）」に記載したとおりである。
　また、引用文献１に記載された発明（引用発明）、引用文献２に記載された技術は、上記「第２［理由］２（２）ア（ウ）」及び同「イ（イ）」において述べたとおりである。
４　引用発明との対比
　本願発明は、前記「第２［理由］２」で検討した本件補正発明から、「貫通電極を有する半導体基板」が積層される場所を、「貫通電極を有する配線基板もしくは半導体基板上」とする限定、及び、「導電粒子」の数について「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の５％以下」とする限定を削除したものに相当する。
　そうすると、上記「第２［理由］２（３）」で述べた点を踏まえれば、本願発明と引用発明とは、以下の点で一致ないし相違する。
（一致点）
「貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続される接続構造を有する多層基板。」
（相違点１）
　導電粒子に関し、本願発明は「導電粒子が規則的に配置」されるのに対し、引用発明は、その旨特定されていない点。
（相違点２）
　接続構造に関し、本願発明は、「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点。
５　相違点に対する判断
（１）相違点１について
　上記「第２［理由］２（４）ア」で述べたように、引用発明の「導電粒子」に、引用文献２に記載された「接続されるべき端子部分に対応する位置に導電粒子が選択的に配置する」技術を採用し、相違点１に係る構成とすることは当業者が容易になし得たことである。
（２）相違点２について
　上記「第２［理由］２（４）イ」で述べたように、引用発明の「異方性導電膜３ｂ」の絶縁材料として絶縁接着材を採用し、相違点２に係る構成とすることは、当業者が容易になし得たことである。
第４　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法２９条２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。