【事件の表示】
　特願２０１９−２０３０６４「ｐｎ接合シリコンウェーハ」拒絶査定不服審判事件〔令和　２年　３月　５日出願公開、特開２０２０−　３６０３９、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２８年１２月２１日に出願された特許出願（特願２０１６−２４８３８４号）の一部を、令和１年１１月８日に特許法第４４条第１項の規定による新たな特許出願としたものであって、同日付けで上申書が提出され、令和２年８月７日付けで拒絶理由通知がされ、同年９月１１日付けで手続補正がされるとともに意見書が提出され、同年１０月１９日付けで拒絶査定（原査定）がされ、これに対し、同年１１月１３日に拒絶査定不服審判の請求がされたものである。
第２　原査定の概要
　原査定（令和２年１０月１９日付け拒絶査定）の概要は次のとおりである。
　本願請求項１、３、４に係る発明は、以下の引用文献１−３に記載された発明に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
　１．特表２００９−５３２８７２号公報
　２．特開平８−２７９５１８号公報（周知技術を示す文献）
　３．特開平６−１７７３９０号公報（周知技術を示す文献）
第３　本願発明
　本願請求項１−４に係る発明（以下、それぞれ「本願発明１」−「本願発明４」という。）は、令和２年９月１１日付けの手続補正で補正された特許請求の範囲の請求項１−４に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。
「【請求項１】
　活性層用ｐ型単結晶シリコン基板と、
　前記活性層用ｐ型単結晶シリコン基板の表面上に形成された厚さ５０μｍ以下のｎ型シリコンエピタキシャル層と
　支持基板用ｎ型単結晶シリコン基板とを有し、
　前記ｎ型シリコンエピタキシャル層と前記支持基板用ｎ型単結晶シリコン基板とが接合されたｐｎ接合構造を有するシリコンウェーハであって、
　前記ｎ型シリコンエピタキシャル層は前記支持基板用ｎ型単結晶シリコン基板のドーパント濃度よりも高く、かつ
　前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｎ型シリコンエピタキシャル層と前記支持基板用ｎ型単結晶シリコン基板との接合界面にピークを有しないことを特徴とするｐｎ接合シリコンウェーハ。」
　なお、本願発明２は、拒絶査定されておらず、本願発明３は、本願発明１又は２を減縮した発明であり、本願発明４は、本願発明１を減縮した発明である。
第４　引用文献、引用発明等
１　引用文献１について
（１）原査定の拒絶の理由に引用された上記引用文献１には、図面とともに次の事項が記載されている。
「【０００１】
　本発明は、基板の製造方法に関する。より詳細には、本発明は、半導体集積回路デバイス製造のための接合技術を用いた複層基板構造形成のための方法及び構造を含む。特定の実施例においては、この接合技術に、不完全性、欠陥、及び／又は他の望ましくない特徴を実質的に有しない接合界面形成を目的とする熱処理の適用が含まれる。好適な実施例においては、熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する。しかし、本発明の適用範囲は広く、他の種類の３次元のパッケージング対象の基板に対しても使用することが可能である。例をあげると、半導体集積デバイス、光学デバイス、圧電デバイス、フラットパネル・ディスプレー、微小電気機械システム（ＭＥＭＳ）、ナノテクノロジー構造体、センサー、アクチュエータ、太陽電池、生物学的・生物医学的デバイス等である。」
「【発明が解決しようとする課題】 
【０００７】
　以上より、コストパフォーマンスが良く、効率性が高い大規模基板の製造技術が望まれている。
【課題を解決するための手段】
【０００８】
　本発明は、基板の製造方法に関する技術に関する。より詳細には、半導体集積回路デバイスの製造を目的とする、接合技術を適用した多層基板構造を形成するための方法及び構造を含む技術を提供する。特定の実施例においては、このような接合技術には、不完全性、欠陥及び／又は他の望ましくない特徴を実質的に有しない接合界面の構築のための熱処理の使用も含まれる。好適な実施例では、熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する。しかし、本発明の適用範囲は広く、他の種類の３次元のパッケージング対象の基板に対しても使用することが可能である。例をあげると、半導体集積デバイス、光学デバイス、圧電デバイス、フラットパネル・ディスプレー、微小電気機械システム（ＭＥＭＳ）、ナノテクノロジー構造体、センサー、アクチュエータ、太陽電池、生物学的・生物医学的デバイス等である。
・・・
【００１０】
　代替的な特定の実施例においては、本発明は、例えば直接シリコン接合構造のように、シリコン・オン・シリコン基板構造を提供する。この構造には、第１表面領域を有する第１シリコン基板（例：シリコンウェーハ）が含まれる。単結晶半導体材料層は第１表面領域を覆うように転写される。好適な実施例においては、単結晶半導体材料層の厚さは約１ミクロン以下で、第１シリコン基板の第１表面領域に面する第２表面領域を有する。第１表面領域と第２表面領域間において、この構造はエピタキシャル形成した界面領域を含む。また、この構造は、単結晶半導体材料と第１シリコン基板を電気的結合するためのエピタキシャル形成した界面領域を特徴付ける１層から５層の単分子層を有する。」
「【発明を実施するための最良の形態】
【００１４】
　本発明は、基板の製造技術に関する。とりわけ、半導体集積回路デバイスの製造時に適用される接合技術を用いた多層基板構造形成を目的とする方法及び構造も本発明は提供する。この接合技術には、特定の実施例において、不完全性、欠陥、及び／又は他の望ましくない特徴を実質的に有しない接合界面を形成する熱処理の使用が含まれる。好適な実施例においては、
熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する
【００１５】
　本発明の実施例における、
シリコン・オン・シリコン基板
１． 処理を開始する（ステップ１０１）。
２． 第１表面領域、切削領域、及び第１表面領域と切削領域との間に位置する除去対象の材料層を有する第１シリコン基板を準備する（ステップ１０３）。
３． 第２表面領域を有する第２シリコン基板を準備する（ステップ１０５）。
４． 第１シリコン基板の第１表面領域と第２シリコン基板の第２表面領域を接合する（ステップ１０７）。
５． 第１シリコン基板と第２シリコン基板の間に酸素種を含む１次特性を有する界面領域を形成する（ステップ１０９）（実施例によっては、界面の形成と接合処理を同時、並行、又は続けて行うことが可能である（ステップ１０７））。
６． 
第１シリコン基板から材料層を切除する（ステップ１０８）。第２シリコン基板は、材料層に接着されたままである
７． 
界面領域（特定の実施例における第１及び第２シリコン基板を含む）に熱処理を加える（ステップ１１１）
８． 界面領域に、大きさ約１０ミクロン以上の１つ以上のボイドの実質的な生成を防ぐ（ステップ１１５）。
９． 
界面領域で実質的な結晶シリコン材料を形成するため、界面領域から外部領域へ酸素種を移動させる（ステップ１１６
１０． １つの基板部上に対し少なくとも１つの集積回路デバイスの形成を目的とする、１つ以上の工程を適用し、少なくとも１つの基板部を処理する（ステップ１１７）。
１１． 必要に応じて、他のステップを実行する（ステップ１１８）。
１２． 「停止」で処理を終了する（ステップ１１９）。
【００１６】
　本発明の実施例においては、この方法は上記の一連の手順を取る。本発明の実施例においては、図のように、シリコン・オン・シリコン接合構造を形成する手法を含む手順を組み合わせる方法を取る。好適な実施例では、この方法では界面領域に１つ以上のボイドの生成を防ぎつつ、接合を強固にする目的で熱処理が実施される。好適な実施例においては、
界面領域で結晶性シリコン構造を形成するため、接合部対の間の界面領域から酸素種が移動及び／又は拡散するよう、この方法では熱処理が用いられる
【００１７】
　図２から図１０にかけては、
本発明の実施例における、層転写基板上に集積回路を製造する方法
半導体基板２００、例えばシリコン
【００１８】
　好適な実施例においては、
基板２００は半導体材料層２０５及び表面領域２０７を有する
半導体材料層は結晶性シリコン（例：単結晶シリコン）で、被膜エピタキシャルシリコン層を含む
シリコン表面領域２０７は、二酸化ケイ素といった酸化薄層を有する
【００１９】
　実施例に応じて、切削領域の形成には様々な技術が適用される。つまり、注入粒子、沈殿層、拡散材料、パターン領域、又はその他の技術を適切に組み合わせて切削領域を形成する。特定の実施例においては、この方法では、半導体基板の最上面から、所定深さまで注入処理によりドナー基板と呼ぶことも可能な所定のエネルギー粒子を導入する。この深さは、材料の「薄膜」と呼ばれる半導体材料領域層の厚みの決定要因となる。特定の実施例においては、単結晶シリコンウェーハに高エネルギー粒子を注入する際は、様々な技術を用いることができる。これらの技術には、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．他製造のビームラインイオン注入装置を使用したイオン注入が含まれる。あるいは、特定の実施例においては、プラズマ浸漬イオン注入（ＰＩＩＩ）技術、イオンシャワー法その他の非量産特殊技術（例：完全質量分離、不完全質量分離）を使用して注入が実施され、比較的大きな表面領域に対してとりわけ有効である。こうした技術を組み合わせて適用することも可能である。当然、使用される技術は用途に依存する。
・・・
【００２４】
　
図３に示した通り、
半導体基板の表面領域と、第１処理基板３０１との接合工程３００が含まれる
処理基板をシリコンウェーハ
から製造することも可能である
処理基板がドープされることも（例：Ｐ型、Ｎ型）、ドープされないこともある
シリコン表面領域は二酸化シリコンのような酸化薄膜を有し得る
【００２５】
　好適な実施例においては、
第１処理基板は表面領域３０３
を有し、基板２００上の表面領域２０７と結合又は接合される
・・・
【００３２】
　
図４に示した通り、
半導体材料層が第１処理基板に結合されたままで、基板から半導体材料層を分離するために
切削動作を開始する処理が含まれる
処理基板に接着したドナー基板から材料層を選択的に除去する
【００３３】
　
図５に示した通り、
被覆材料層２０５を含む処理後の処理基板５００が生成される
【００３４】
　
図６に示した通り、
界面領域６０１に熱処理を加える手法
・・・
【００３７】
　好適な実施例においては、
界面領域は高温熱処理され、界面領域からは酸化物種が実質的に除去される
シリコン材料層とシリコン基板との間の接合部には二酸化ケイ素又はその他の酸化物は存在しない
【００３８】
　より好適な実施例においては、シリコン・オン・シリコン基板部材上で不活性ガス又は還元ガスを使用して熱処理が行われる。特定の実施例においては、このガスは酸化物種を実質的に含まない。この熱処理には、界面領域が第１特性から第２特性に遷移するよう、界面領域に熱処理を施す過程も含まれる。第２特性においては、酸化シリコン材料を含まず、単結晶シリコン材料層と処理シリコン基板との間でエピタキシャル再成長によりシリコンエピタキシャル材料が形成される。好適な実施例においては、単結晶シリコン材料層を処理シリコン基板に電気的に結合させるため、エピタキシャルシリコン材料を生成させる熱処理の間に界面領域に複数のボイドが生じないようにする。特定の実施例においては、特性においてエピタキシャル成長の大部分が、又は実質的に単結晶である。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【００３９】
　特定の実施例において、
熱処理は、単結晶シリコン材料層と処理基板の結合層をアルゴン、水素、又はアルゴン・水素含有ガス雰囲気に
曝露する過程から成る
【００４０】
　図７に、シリコン基板３０１とシリコン材料の被膜層２０５を示す。この図は単なる例であり、本発明の請求範囲を制限するものではない。当業者は、他のヴァリエーション、修正、代替選択肢を考案しうる。
シリコン材料層とシリコン基板との間には、前述の通り、薄い酸化膜７０１が存在する
高酸素界面層は熱処理により消失し
・・・
【００４２】
　特定の実施例では、
図８に示した通り、
界面領域を含むシリコン材料層及びシリコン基板に熱処理を施す
折れ線８５０で示したように、一般にアルゴン及び／又は水素環境下で行われる高温アニーリングにより、基板から酸化物材料を除去する
【００４３】
　例として、図８Ａにこの例に係る処理の詳細の算出結果を示す。この例においては、
アルゴン熱処理が用いられ、接合界面に存在していた酸素は拡散により表面から除去される
【００４４】
　図８Ｂに示したように、エピタキシャル形成界面領域であり、単結晶特性を有する基板３０１は処理基板である。特定の実施例においては、処理基板は無欠陥のシリコン基板で、酸化沈殿物、ボイド、集合体であるボイド状欠陥（ＣＯＰ）、その他の欠陥を実質的に有しない。特定の実施例においては、無欠陥基板の酸素濃度は約０．５から約３Ｅ１８ａｔｏｍｓ／ｃｍ３以下である。処理基板の被膜は単結晶材料層２０５で、処理基板に層転写される。特定の実施例では、単結晶材料層（シリコンを使用可能）と処理基板との間には第１酸化物含有界面領域８５３が存在する。特定の実施例においては、第１酸化物含有界面は、接合のため、処理基板の片面もしくは両面、又は材料層上に酸化物材料から生成される。特定の実施例では、第１界面領域は約５ｎｍ以下とすることが可能な第１層を有する。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【００４５】
　特定の実施例においては、この熱処理を施すと、酸化物材料が単結晶シリコンに変化する。特定の実施例では、この変化は２つの界面領域（矢印参照）の各々から中央領域に向かって起こる。２つの領域が変化すると、結果的に異なる結晶方位を有し得る結晶化シリコンで界面８５１が生成される。特定の実施例においては、生成された界面は、材料層と処理基板を電気的に結合させているシリコン材料の約１〜５層の単分子層を有する。実施例によっては、上側の界面領域８５５は下側の界面領域８５７よりも高速で移動する。これは、特定の実施例においては、上側の界面領域の固体領域８５５は下側よりも薄く、この固体領域により、材料層を通過して外側の領域（固体領域外）へと、界面領域８５３から酸素種が拡散されるためである。当然、他のヴァリエーション、修正、代替選択肢もあり得る。」
「【００５７】
　我々は、面方位が（１００）で、アルゴンアニーリングされた無欠陥の処理ウェーハのサンプルを準備した。シリコン材料の薄層は、制御された切削処理を適用して処理基板に層転写された。シリコンの薄層は、面方位が（１００）の単結晶シリコンで、アルゴンアニーリングにより無欠陥となり、続く熱処理において球状化が起こらないよう４５度回転された形で接合された。２つの材料間の結合には、プラズマ励起による接合方法を用いた。接合された基板の各表面領域には、酸化薄層を施した。材料の薄層は、水素が注入されたシリコン基板を用いて形成した。切削後は、酸素種が入り込む可能性があるゲッタリングサイトその他の欠陥を除去するために、切削面を平滑化した。接合及び切削された基板を約１２００℃で約１時間、水素種を用いてアニーリングした。後に示すが、本発明の実施例においては、シリコン・オン・シリコン接合構造を形成するため、界面領域の酸素種を除去した。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【００５８】
　図１０は、プラズマ接合されたシリコン（１００）基板と、４５度で接合した切削（１００）膜との界面層のＴＥＭ（透過電子顕微鏡）像である。切削膜の厚さは約２００ｎｍであった。ＳｉＯｘ層は、２つのシリコン内面にわたり約５．６ｎｍの厚さの連続層として明瞭に見える。この実験では、接合基板領域間の界面に存在する酸素種を低減及び／又は除去するために、我々は切削基板をアニーリングした。詳細については、この例において、後により詳細に説明する。
【００５９】
　図１１は、本発明の実施例において、高温アニーリング処理した同様の切削膜の顕微鏡像である。図のように、１時間１２００℃でその場（in-situ）水素アニーリングを行った後、シリコン膜を約９０ｎｍ除去して平滑化処理後、約５．５ｎｍの界面酸素が消失している。平滑化処理により、表面において酸素の拡散を妨げるゲッタリングサイト又はトラッピングサイトが表面に生成しない。切削及び平滑化された膜は、原子間力顕微鏡で２μｍ×２μｍの精度で測定した場合に面粗さが約１．５オングストローム以内である。図１１の透過電子顕微鏡像からは、界面酸素が完全に除去され、結晶性構造においては界面シリコンが固体相でエピタキシャル再成長していることを示している。 
【００６０】
　界面から酸素種をさらに除去するため、我々は通常ＳＩＭＳと呼ばれる二次イオン質量分析用のサンプルを準備した。図１２及び
図１３
図１１に対応
図１３からは、界面酸素が完全に除去されている
 
　【図１】〜【図８】、【図８Ｂ】は、以下のとおりのものである。
（２）上記記載から、引用文献１には、次の技術的事項が記載されているものと認められる。
ア　引用文献１に記載された「本発明の実施例における、層転写基板上に集積回路を製造する方法」に関するシリコン・オン・シリコン基板構造の形成手法は、以下のとおりのものであること。
「半導体材料層２０５及び表面領域２０７を有するシリコン半導体基板２００の表面領域と、第１処理基板３０１の表面領域３０３との接合工程３００がなされ、
　　半導体材料層２０５は単結晶シリコンで、被膜エピタキシャルシリコン層を含み、
　　シリコン表面領域２０７は、二酸化ケイ素といった酸化薄層を有し、
　　前記第１処理基板３０１は、シリコンウェーハであり、ドープされることも（例：Ｐ型、Ｎ型）、ドープされないこともあり、シリコン表面領域３０３は二酸化シリコンのような酸化薄膜を有し、
　半導体材料層２０５が第１処理基板３０１に結合されたままで、シリコン半導体基板２００から半導体材料層を分離するために、切削動作がされ、
　被覆材料層２０５を含む処理後の処理基板５００が生成され、
　界面領域６０１を含むシリコン材料層２０５及び第１処理基板３０１に熱処理が加えられ、界面領域からは酸化物種が実質的に除去されること。」
イ　引用文献１に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「半導体材料層２０５が第１処理基板３０１に結合されたままで、シリコン半導体基板２００から半導体材料層を分離するために、切削動作がされ、被覆材料層２０５を含む処理後の処理基板５００が生成され」るところ、シリコン半導体基板２００は、切削動作により除去されるといえるから、当該「シリコン・オン・シリコン基板構造」は、半導体材料層２０５と、第１処理基板３０１とを有するものである。
ウ　引用文献１に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「半導体材料層２０５及び表面領域２０７を有するシリコン半導体基板２００の表面領域と、第１処理基板３０１の表面領域３０３との接合工程３００がなされ、半導体材料層２０５は単結晶シリコンで、被膜エピタキシャルシリコン層を含」むものであるから、当該「シリコン・オン・シリコン基板構造」は、半導体材料層２０５と第１処理基板３０１とが接合された接合構造を有するものである。
エ　引用文献１に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「界面領域６０１を含むシリコン材料層２０５及び第１処理基板３０１に熱処理が加えられ、界面領域からは酸化物種が実質的に除去される」ものであるから、当該「シリコン・オン・シリコン基板構造」において、シリコン材料層２０５と第１処理基板３０１との界面領域６０１からは酸化物種が実質的に除去されていること。
（３）上記（１）、（２）から、上記引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「半導体材料層２０５と、第１処理基板３０１とを有し、
　半導体材料層２０５と第１処理基板３０１とが接合された接合構造を有するシリコン・オン・シリコン基板構造であって、
　半導体材料層２０５は単結晶シリコンで、被膜エピタキシャルシリコン層を含み、
　前記第１処理基板３０１は、シリコンウェーハであり、ドープされることも（例：Ｐ型、Ｎ型）、ドープされないこともあり、
　半導体材料層２０５と第１処理基板３０１との界面領域６０１からは実質的に酸化物種が除去されているシリコン・オン・シリコン基板構造。」
２　引用文献２について
　原査定の拒絶の理由で、周知技術を示す文献として提示された上記引用文献２には、図面とともに次の事項が記載されている。
「【０００１】
【産業上の利用分野】この発明はＩＧＢＴ用半導体基板および張り合わせによるＩＧＢＴ用半導体基板の作製方法に関する。
【０００２】
【従来の技術】絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、ＭＯＳＦＥＴの高入力インピーダンス特性と、バイポーラ・トランジスタの低飽和電圧特性とを合わせ持った素子である。このＩＧＢＴ用半導体基板にはＰ+−Ｎ-基板が使用されている。
【０００３】すなわち、図６に示すように、従来のＩＧＢＴ用の半導体基板は、Ｐ+半導体基板６１の表面に、まず、Ｎ+層６２を所定の厚さにエピタキシャル成長させ、次に、この上にさらにＮ-層６３を例えば１００μｍ程度の厚さにまでエピタキシャル成長させて形成している。
【０００４】
【発明が解決しようとする課題】しかしながら、このようなＩＧＢＴ用の半導体基板は、その製造（エピタキシャル成長）に長時間を要し、かつ、高コストとなっていた。また、厚いエピタキシャル層のために基板自体が大きく反ってしまうという不具合が生じていた。また、その厚さばらつきも大きくなっていた（±５％）。
【０００５】そこで、発明者は、上記課題を解決すべく検討を重ねた結果、ＩＧＢＴ用半導体基板を張り合わせによって形成することを案出した。この方法によれば、製造のコスト・時間を削減することができ、かつ、その反りを低減することもできる。」
「【００１１】
【実施例】以下図面を参照してこの発明の実施例を説明する。図１は、第１の実施例に係る張り合わせ方法を示す模式的断面図である。・・・
【００１２】図２はこの発明の第２実施例を示している。この実施例では、
Ｎ-シリコンウェーハ２１とＰ+シリコンウェーハ２２とを準備する。Ｐ+シリコンウェーハ２２の表面には所定の厚さ（１０μｍ）のＮ+層２３をエピタキシャル成長させておく。そして、このＮ+層２３とＮ-シリコンウェーハ２１の鏡面とを重ね合わせ、所定の条件でこれらのシリコンウェーハ２１，２２同士を張り合わせる。さらに、所定の熱処理・研削を行い、張り合わせによるＩＧＢＴ用半導体基板を製造する。
　図２、６は、以下のとおりのものである。
　したがって、上記引用文献２には、以下の技術的事項が記載されていると認められる。
「ＩＧＢＴ用半導体基板であって、
　Ｎ-シリコンウェーハ２１とＰ+シリコンウェーハ２２とを準備し、
　Ｐ+シリコンウェーハ２２の表面に厚さ１０μｍのＮ+層２３をエピタキシャル成長させ、
　そして、このＮ+層２３とＮ-シリコンウェーハ２１の鏡面とを重ね合わせ、所定の条件でこれらのシリコンウェーハ２１，２２同士を張り合わせ、
　さらに、所定の熱処理・研削を行うことで製造された、張り合わせによるＩＧＢＴ用半導体基板。」
３　引用文献３について
　原査定の拒絶の理由で、周知技術を示す文献として提示された上記引用文献３には、図面とともに次の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は、縦型のバイポーラトランジスタの表面上にＭＯＳ構造を有する絶縁ゲート型バイポーラトランジスタ (以下ＩＧＢＴと略す) の製造方法に関する。」
「【０００２】
【従来の技術】電圧駆動できると共にオン抵抗の小さい電力用スイッチング素子としてＩＧＢＴが多く用いられるようになった。
図２はＩＧＢＴの断面構造を示し、ｐ+ コレクタ層３の上にｎ+ バッファ層２を介して積層されたｎ- 層１の表面層に選択的にｐ層４が形成され、そのｐ層４の表面層に選択的にｎ+ エミッタ層５が形成されている。そしてｐ層４のｎ- 層１とｎ+ 層５にはさまれた部分の上にゲート絶縁膜６を介してゲート電極７が設けられ、またｐ+ 層３に接触するコレクタ電極８、ｎ+ エミッタ層５とｐ層４に共通に接触するエミッタ電極９がそれぞれ設けられる
「【０００９】
【実施例】以下、図２、図３と共通の部分に同一の符号を付した図を引用して本発明のいくつかの実施例について述べる。
実施例１：図１(a) に示すように、
ｎ形、抵抗率200 Ω・ｃｍ、厚さ300 μｍのシリコンＦＺウエーハ10とｐ形
のシリコンウエーハ３を用意した。次にシリコンウエーハ３の上にｎ形、抵抗率0.１Ω・cm、厚さ10μｍのｎ+ 層２をエピタキシャル成長させた
そしてこの２枚のウエーハを重合わせ
加熱して接着させた
必要なｎ- 層１の厚さ200 μｍにするため、ウエーハ10の表面を100 μｍラップポリッシュした
このはり合わせウエーハを用いて図２に示す構造のＩＧＢＴを従来と同じ工程により製造した
・・・」
　図１、２は、以下のとおりのものである。
　したがって、上記引用文献３には、以下の技術的事項が記載されていると認められる。
「はり合わせウェーハであって、
　ｎ形、抵抗率200 Ω・ｃｍ、厚さ300μｍのシリコンＦＺウエーハ10とｐ形のシリコンウエーハ３を用意し、次にシリコンウエーハ３の上にｎ形、抵抗率0.１Ω・cm、厚さ10μｍのｎ+ 層２をエピタキシャル成長させ、そしてこの２枚のウエーハを重合わせ、加熱して接着させ、必要なｎ- 層１の厚さ200 μｍにするため、ウエーハ10の表面を100 μｍラップポリッシュして形成したものであり、
　ｐ+ コレクタ層３の上にｎ+ バッファ層２を介して積層されたｎ- 層１の表面層に選択的にｐ層４が形成され、そのｐ層４の表面層に選択的にｎ+ エミッタ層５が形成され、ｐ層４のｎ- 層１とｎ+ 層５にはさまれた部分の上にゲート絶縁膜６を介してゲート電極７が設けられ、またｐ+ 層３に接触するコレクタ電極８、ｎ+ エミッタ層５とｐ層４に共通に接触するエミッタ電極９がそれぞれ設けられるＩＧＢＴを製造するのに用いられる、はり合わせウェーハ。」
第５　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明における「半導体材料層２０５」は、「単結晶シリコンで、被膜エピタキシャルシリコン層を含」むから、本願発明１の「ｎ型シリコンエピタキシャル層」に対応し、両者は、「シリコンエピタキシャル層」である点で共通する。
　引用発明における「第１処理基板３０１」は、「シリコンウェーハであり」、また、「半導体材料層２０５」を支持していることは明らかであるから、本願発明１における「支持基板用ｎ型単結晶シリコン基板」に対応し、両者は、「支持基板用シリコン基板」である点で共通する。
イ　引用発明の「シリコン・オン・シリコン基板構造」は、「半導体材料層２０５と第１処理基板３０１とが接合された接合構造を有する」ものであるところ、本願発明１の「ｐｎ接合シリコンウェーハ」に対応し、「シリコンウェーハ」である点で共通する。
　したがって、本願発明１と引用発明とは、「前記シリコンエピタキシャル層と前記支持基板用シリコン基板とが接合された接合構造を有するシリコンウェーハ」である点で共通する。
ウ　引用発明は、「半導体材料層２０５と第１処理基板３０１との界面領域６０１からは実質的に酸化物種が除去されている」ものであるから、本願発明１と引用発明とは、「前記シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記シリコンエピタキシャル層と前記支持基板用シリコン基板との接合界面にピークを有しない」点で共通する。
エ　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
＜一致点＞
「シリコンエピタキシャル層と
　支持基板用シリコン基板とを有し、
　前記シリコンエピタキシャル層と前記支持基板用シリコン基板とが接合された接合構造を有するシリコンウェーハであって、
　前記シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記シリコンエピタキシャル層と前記支持基板用シリコン基板との接合界面にピークを有しないシリコンウェーハ。」
＜相違点＞
＜相違点１＞
　本願発明１は、「活性層用ｐ型単結晶シリコン基板」を有しているのに対し、引用発明では、そのような特定はなされていない点。
＜相違点２＞
　本願発明１は、「前記活性層用ｐ型単結晶シリコン基板の表面上に形成された厚さ５０μｍ以下のｎ型シリコンエピタキシャル層」とを有するのに対し、引用発明では、「半導体材料層２０５」は、本願発明１のように、「前記活性層用ｐ型単結晶シリコン基板の表面上に形成された」ものではなく、また、「厚さ５０μｍ以下のｎ型」であるとの特定はなされておらず、本願発明１の上記のような特定はなされていない点。
＜相違点３＞
　接合された支持基板用シリコン基板が、本願発明１では、「ｎ型単結晶シリコン基板」であるのに対し、引用発明の「第１処理基板３０１」は、「シリコンウェーハであり、ドープされることも（例：Ｐ型、Ｎ型）、ドープされないこともあ」るものであり、また、「単結晶」基板であるとの特定はなされていない点。
＜相違点４＞　
　本願発明１は、「ｐｎ接合構造を有するシリコンウェーハであって」、「ｐｎ接合シリコンウェーハ」という構成のものであるのに対し、引用発明はそのような構成のものではない点。
＜相違点５＞
　本願発明１は、「前記ｎ型シリコンエピタキシャル層は前記支持基板用ｎ型単結晶シリコン基板のドーパント濃度よりも高」いものであるのに対し、引用発明では、半導体材料層２０５と第１処理基板３０１の導電型及びドーパント濃度は特定されていない点。
（２）相違点についての判断
ア　相違点１について
　上記「第４」１（２）イのとおり、引用文献１に記載されたシリコン・オン・シリコン基板構造の形成手法では、シリコン半導体基板２００は、切削動作により除去されるといえるから、シリコン用半導体基板２００を有するものとすることは、阻害要因がある。
　したがって、当業者といえども、引用発明から、相違点１に係る本願発明１の「活性層用ｐ型単結晶シリコン基板」を有するという構成を容易に想到することはできない。
　念のため、更に検討すると、上記「第４」１（１）のとおり、引用文献１の図４に示される段階においては、シリコン半導体基板２００を有する構成が見てとれるものの、上記「第４」１（２）アのとおり、引用文献１に記載されたシリコン・オン・シリコン基板構造の形成手法では、「半導体材料層２０５及び表面領域２０７を有するシリコン半導体基板２００の表面領域と、第１処理基板３０１の表面領域３０３との接合工程３００がなされ」、「シリコン表面領域２０７は、二酸化ケイ素といった酸化薄層を有し」、「シリコン表面領域３０３は二酸化シリコンのような酸化薄膜を有し」、「界面領域６０１に熱処理が加えられ、界面領域からは酸化物種が実質的に除去される」ものである。
　したがって、引用文献１には、「熱処理が加えられ」る前の図４に示される段階において、シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、接合界面（界面領域）にピークを有しないものは記載も示唆もされてなく、当業者といえども、引用文献１に記載の技術的事項から、「『シリコン半導体基板２００』を有し、『シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、接合界面（界面領域）にピークを有しない』」という構成を容易に想到することができない。
（イ）引用文献２に記載された技術的事項は、上記「第４」２のとおりであるから、Ｐ+シリコンウェーハ２２と、Ｐ+シリコンウェーハ２２の表面上に形成された厚さ５０μｍ以下のシリコンエピタキシャルであるＮ+層２３とＮ-シリコンウェーハ２１とを有し、前記シリコンエピタキシャルであるＮ+層２３と前記Ｎ-シリコンウェーハ２１とが接合されたｐｎ接合構造を有するＩＧＢＴ用シリコンウェーハであるといえる。
　しかしながら、引用文献２の段落【０００３】の記載及び技術常識から、図６に示された従来技術のＩＧＢＴ用基板において、Ｎ-層６３が高抵抗ドリフト層であり、「活性層用」の層であるといえるから、図２の第２実施例を示すＩＧＢＴ用半導体基板においても同様に、Ｎ-シリコンウェーハ（Ｎ−基板）２１が本願発明１の「活性層用」シリコン基板に対応すると認められ、その導電型はｎ型である。
　したがって、相違点１に係る本願発明１の「『活性層用』ｐ型単結晶シリコン基板」を有するという構成は引用文献２に記載されておらず、当業者といえども、引用発明及び引用文献２に記載された技術的事項から、相違点１に係る本願発明１の「活性層用ｐ型単結晶シリコン基板」を有するという構成を容易に想到することはできない。
（ウ）引用文献３に記載された技術的事項は、上記「第４」３のとおりであるから、ｐ形のシリコンウエーハ３と、ｐ形のシリコンウエーハ３の表面上に形成された厚さ５０μｍ以下のエピタキシャル成長されたｎ+ 層２とｎ形のシリコンＦＺウエーハ10とを加熱して接着させ、ウエーハ10の表面を100 μｍラップポリッシュして形成したものであり、前記エピタキシャル成長されたｎ+ 層２と前記ｎ形のシリコンＦＺウエーハ10とが接合されたｐｎ接合構造を有するＩＧＢＴ用はり合わせウエーハであるといえる。
　しかしながら、引用文献３に記載された技術的事項は、上記「第４」３のとおりであるから、技術常識を勘案すると、ｎ- 層１をラップポリッシュして形成されたｎ- 層１は「活性層用」であるといえるから、図１（ｃ）に示されたはり合わせウエーハにおいて、ｎ形のシリコンＦＺウエーハ10が本願発明１の「活性層用」シリコン基板に対応すると認められ、その導電型はｎ形である。
　したがって、相違点１に係る本願発明１の「『活性層用』ｐ型単結晶シリコン基板」を有するという構成は引用文献３に記載されておらず、当業者といえども、引用発明及び引用文献３に記載された技術的事項から、相違点１に係る本願発明１の「活性層用ｐ型単結晶シリコン基板」を有するという構成を容易に想到することはできない。
（エ）上記（イ）、（ウ）によれば、引用文献２、３のいずれにも、相違点１に係る本願発明１の「『活性層用』ｐ型単結晶シリコン基板」を有するという構成は記載されておらず、当業者といえども、引用発明及び引用文献２、３に記載された技術的事項から、相違点１に係る本願発明１の「活性層用ｐ型単結晶シリコン基板」を有するという構成を容易に想到することはできない。
イ　したがって、上記相違点２〜５について判断するまでもなく、本願発明１は、当業者であっても、引用発明及び引用文献２、３に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。
２　本願発明３、４について
　本願発明３は、本願発明１の構成と同一の構成、又は拒絶査定されていない本願発明２と同じ構成を備えるものであり、本願発明４は、本願発明１の構成と同一の構成を備えるものであるから、本願発明３、４は、本願発明１と同じ理由により、当業者であっても、引用発明及び引用文献２、３に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。
第６　むすび
　以上のとおり、本願発明１、３、４は、当業者が引用発明及び引用文献２、３に記載された技術的事項に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。