(57)【要約】  本発明では、下層絶縁膜（５５）の表面をＣＭＰ法等により平坦化し、この下層絶縁膜（５５）上に上層絶縁膜（５６）や金属保護膜（５９）を形成する。従って、上層絶縁膜（５６）及び金属保護膜（５９）がカバレッジに優れた状態に形成されることになり、上層絶縁膜（５６）及び金属保護膜（５９）の水・水素の遮蔽機能を最大限に発揮させることができる。【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成されており、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造と、
前記キャパシタ構造の上方に形成されており、前記キャパシタ構造と電気的に接続されてなる配線構造と、
前記配線構造と電気的に接続されており、外部との電気的接続を図るためのパッド電極と、
前記パッド電極の一部を覆い、表面が平坦化されてなる絶縁膜と、
前記絶縁膜上に形成された耐湿性の金属材料からなる金属保護膜と
を含むことを特徴とする半導体装置。
【請求項２】
前記金属保護膜は、前記パッド電極上で当該パッド電極と接続されており、前記パッド電極と共に２層パッド構造を構成することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属保護膜は、前記パッド電極上で当該パッド電極と接続されており、前記パッド電極と共に２層パッド構造を構成する第１の保護膜と、前記絶縁膜上で前記第１の保護膜の周囲を当該第１の保護膜と電気的に絶縁した状態で覆う第２の保護膜とからなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜は、下層部分と、シリコン窒化物からなる上層部分とから構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記上層部分は、前記下層部分に形成された前記パッド電極の一部を露出させる開口の内壁面を覆うように形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記金属保護膜は、前記パッド電極と直接的に接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記絶縁膜上に絶縁材料からなる上部保護層が形成されており、前記上部保護層及び前記絶縁膜に形成された前記パッド電極の一部を露出させる開口を充填するように、前記金属保護膜が形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記絶縁膜は、下層部分と、シリコン窒化物からなる上層部分とから構成されており、
前記下層部分に形成された前記パッド電極の一部を露出させる複数の第１の開口と、前記第１の開口に整合するように前記上層部分に形成された第２の開口とを充填するように、前記金属保護膜が形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記金属保護膜は、前記パッド電極と導電プラグを介して接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記絶縁膜上に絶縁材料からなる上部保護層が形成されており、前記上部保護層に形成された開口を充填するように、前記金属保護膜が形成されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、
前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、
前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、
前記絶縁膜に前記パッド電極の表面の一部を露出させる開口を形成する工程と、
前記開口を充填して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
前記金属保護膜を形成する工程において、前記金属保護膜を、前記開口を充填して前記パッド電極と接続される第１の保護膜と、前記絶縁膜上で前記第１の保護膜の周囲を当該第１の保護膜と電気的に絶縁した状態で覆う第２の保護膜とから構成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記金属保護膜を形成する工程において、前記金属保護膜を、前記開口を充填するのみの形状に形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記絶縁膜を形成する工程の後、前記開口を形成する工程の前に、前記絶縁膜上に絶縁材料からなる上部保護層を形成する工程を更に含み、
前記開口を形成する工程において、前記上部保護層及び前記絶縁膜に前記パッド電極の表面の一部を露出させるように前記開口を形成し、
前記金属保護膜を形成する工程において、前記金属保護膜を、前記開口を充填するのみの形状に形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１５】
前記絶縁膜を、下層部分と、シリコン窒化物からなる上層部分とから構成し、
前記開口を、前記下層部分に形成された前記パッド電極の一部を露出させる複数の第１の開口と、前記第１の開口に整合するように前記上層部分に形成された第２の開口とから構成し、
前記金属保護膜を形成する工程において、前記第１及び第２の開口を充填するように、前記金属保護膜を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１６】
半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、
前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、
前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、
前記絶縁膜に前記パッド電極の表面の一部を露出させる複数の接続孔を形成する工程と、
前記接続孔を充填してなる導電プラグを形成する工程と、
前記導電プラグを介して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
前記金属保護膜を形成する工程において、前記金属保護膜を、前記導電プラグを介して前記パッド電極と接続される第１の保護膜と、前記絶縁膜上で前記第１の保護膜の周囲を当該第１の保護膜と電気的に絶縁した状態で覆う第２の保護膜とから構成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記絶縁膜を、下層部分と、シリコン窒化物からなる上層部分とから構成し、
前記接続孔を、前記下層部分のみに形成し、
前記上層部分の前記接続孔に整合した部位に開口を形成する工程を更に含み、
前記金属保護膜を形成する工程において、前記金属保護膜を、前記開口を充填するのみの形状に形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１９】
前記導電プラグを形成する工程の後、前記金属保護膜を形成する工程の前に、前記絶縁膜上に絶縁材料からなる上部保護層を形成する工程と、
前記上部保護層の前記導電プラグに整合した部位に開口を形成する工程と
を更に含み、
前記金属保護膜を形成する工程において、前記金属保護膜を、前記開口を充填するのみの形状に形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下部電極と上部電極との間に誘電体膜が挟持されてなるキャパシタ構造を有する半導体装置及びその製造方法に関し、特に、誘電体膜が強誘電特性を有する強誘電体膜である強誘電体キャパシタ構造を有する半導体装置に適用して好適である。
【背景技術】
【０００２】
近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタ構造に保持する強誘電体メモリ（ＦｅＲＡＭ）の開発が進められている。強誘電体メモリは、電源を断っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性、及び低消費電力の実現が期待できることから特に注目されている。【０００３】
強誘電体キャパシタ構造を構成する強誘電体膜の材料としては、残留分極量が大きな、例えば１０（μＣ／ｃｍ２）〜３０（μＣ／ｃｍ２）程度のＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）膜、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）膜などのペロブスカイト結晶構造を有する強誘電体酸化物が主として用いられている。【０００４】
【特許文献１】特開２０００−９１５１６号公報
【特許文献２】特開平１−２１４１２６号公報
【特許文献３】特開平７−１３５２０３号公報
【特許文献４】特開平３−１９５０２５号公報
【発明の開示】
【０００５】
キャパシタ構造、特に強誘電体キャパシタ構造では、シリコン酸化膜などの水との親和性の高い層間絶縁膜を介して外部から侵入した水分により、強誘電体膜の特性が劣化することが知られている。即ち、先ず、外部から侵入した水分が層間絶縁膜やメタル配線成膜時の高温プロセス中で水素と酸素とに分解する。この水素が強誘電体膜中に侵入すると、強誘電体膜の酸素と反応して強誘電体膜に酸素欠陥が形成され結晶性が低下する。また、強誘電体メモリの長期間の使用によっても同様の現象が発生する。その結果、強誘電体膜の残留分極量や誘電率が低下するなどの強誘電体キャパシタ構造の性能劣化が発生する。また、このような水素の浸入により、強誘電体キャパシタ構造に限らず、トランジスタ等の性能が劣化することがある。
【０００６】
この点、強誘電体キャパシタ構造の上層にアルミナ等の水素防止膜を形成することにより、水素の浸入を防止する試みがある。この水素防止膜により、ある程度の水素遮断機能は期待できるのであるが、強誘電体キャパシタ構造の高性能を保持するに十分であるとは言えない。
【０００７】
そこで、水・水素の内部侵入を防止すべく、水分含有量の最も多い部位と考えられるパッド電極上やその周辺を耐湿性の金属保護膜（Ａｌ等）で覆う技術が、特許文献１〜４に開示されている。このような金属保護膜を形成することにより、水・水素が遮蔽され、理論的には水・水素の内部侵入を防止することができると考えられ、実際にある程度の効果は期待できる。しかしながらこの場合、主にパッケージング時に金属保護膜にダメージが及ぼされて亀裂等が生じたり、絶縁膜の平坦化が行われていない場合には、金属保護膜のカバレッジにムラが生じることが多く、キャパシタ構造、特に強誘電体キャパシタ構造の高性能を十分に保持できるとは言い難い。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡易な構成で水・水素の内部侵入を確実に防止し、キャパシタ構造、特に強誘電体キャパシタ構造の高性能を十分に保持する信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【０００９】
本発明の半導体装置は、半導体基板と、前記半導体基板の上方に形成されており、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造と、前記キャパシタ構造の上方に形成されており、前記キャパシタ構造と電気的に接続されてなる配線構造と、前記配線構造と電気的に接続されており、外部との電気的接続を図るためのパッド電極と、前記パッド電極の一部を覆い、表面が平坦化されてなる絶縁膜と、前記絶縁膜上に形成された耐湿性の金属材料からなる金属保護膜とを含む。
【００１０】
本発明の半導体装置の製造方法は、半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、前記絶縁膜に前記パッド電極の表面の一部を露出させる開口を形成する工程と、前記開口を充填して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程とを含む。
【００１１】
本発明の半導体装置の製造方法は、半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、前記絶縁膜に前記パッド電極の表面の一部を露出させる複数の接続孔を形成する工程と、前記接続孔を充填してなる導電プラグを形成する工程と、前記導電プラグを介して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程とを含む。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１Ｂ】図１Ｂは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１Ｃ】図１Ｃは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１Ｄ】図１Ｄは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２Ａ】図２Ａは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２Ｂ】図２Ｂは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２Ｃ】図２Ｃは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２Ｄ】図２Ｄは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図３Ａ】図３Ａは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図３Ｂ】図３Ｂは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図４】図４は、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ａ】図５Ａは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｂ】図５Ｂは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｃ】図５Ｃは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｄ】図５Ｄは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｅ】図５Ｅは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｆ】図５Ｆは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図５Ｇ】図５Ｇは、第１の実施形態のＦｅＲＡＭの製造方法を示す概略断面図である。
【図６Ａ】図６Ａは、第１の実施形態のＦｅＲＡＭの製造方法における他の例を示す概略断面図である。
【図６Ｂ】図６Ｂは、第１の実施形態のＦｅＲＡＭの製造方法における他の例を示す概略断面図である。
【図６Ｃ】図６Ｃは、第１の実施形態のＦｅＲＡＭの製造方法における他の例を示す概略断面図である。
【図７Ａ】図７Ａは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｂ】図７Ｂは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｃ】図７Ｃは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｄ】図７Ｄは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｅ】図７Ｅは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｆ】図７Ｆは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図７Ｇ】図７Ｇは、第１の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図８】図８は、第１の実施形態の変形例１における金属保護膜の様子を示す概略平面図である。
【図９Ａ】図９Ａは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図９Ｂ】図９Ｂは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図９Ｃ】図９Ｃは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図９Ｄ】図９Ｄは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図９Ｅ】図９Ｅは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図９Ｆ】図９Ｆは、第１の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１０】図１０は、第１の実施形態の変形例２における金属保護膜の様子を示す概略平面図である。
【図１１Ａ】図１１Ａは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｂ】図１１Ｂは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｃ】図１１Ｃは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｄ】図１１Ｄは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｅ】図１１Ｅは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｆ】図１１Ｆは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１１Ｇ】図１１Ｇは、第１の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ａ】図１２Ａは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ｂ】図１２Ｂは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ｃ】図１２Ｃは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ｄ】図１２Ｄは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ｅ】図１２Ｅは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１２Ｆ】図１２Ｆは、第１の実施形態における変形例４のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ａ】図１３Ａは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｂ】図１３Ｂは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｃ】図１３Ｃは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｄ】図１３Ｄは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｅ】図１３Ｅは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｆ】図１３Ｆは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１３Ｇ】図１３Ｇは、第１の実施形態における変形例５のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ａ】図１４Ａは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ｂ】図１４Ｂは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ｃ】図１４Ｃは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ｄ】図１４Ｄは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ｅ】図１４Ｅは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１４Ｆ】図１４Ｆは、第１の実施形態における変形例６のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ａ】図１５Ａは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ｂ】図１５Ｂは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ｃ】図１５Ｃは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ｄ】図１５Ｄは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ｅ】図１５Ｅは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１５Ｆ】図１５Ｆは、第１の実施形態における変形例７のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ａ】図１６Ａは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ｂ】図１６Ｂは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ｃ】図１６Ｃは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ｄ】図１６Ｄは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ｅ】図１６Ｅは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１６Ｆ】図１６Ｆは、第２の実施形態におけるＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ａ】図１７Ａは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ｂ】図１７Ｂは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ｃ】図１７Ｃは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ｄ】図１７Ｄは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ｅ】図１７Ｅは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１７Ｆ】図１７Ｆは、第２の実施形態における変形例１のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１８】図１８は、第１の実施形態の変形例１における金属保護膜の様子を示す概略平面図である。
【図１９Ａ】図１９Ａは、第２の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１９Ｂ】図１９Ｂは、第２の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１９Ｃ】図１９Ｃは、第２の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１９Ｄ】図１９Ｄは、第２の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１９Ｅ】図１９Ｅは、第２の実施形態における変形例２のＦｅＲＡＭの製造方法を示す概略断面図である。
【図１９Ｆ】図１９Ｆは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ａ】図２０Ａは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｂ】図２０Ｂは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｃ】図２０Ｃは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｄ】図２０Ｄは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｅ】図２０Ｅは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｆ】図２０Ｆは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【図２０Ｇ】図２０Ｇは、第２の実施形態における変形例３のＦｅＲＡＭの製造方法を示す概略断面図である。
【発明を実施するための最良の形態】
【００１３】
−本発明の基本骨子−
上述したように、ＦｅＲＡＭにおいて、水・水素の内部侵入を防止することを目的として水分含有量の最も多い部位と考えられるパッド電極上やその周辺を耐湿性の金属保護膜で覆う場合、主にパッケージング時に応力・ストレスにより金属保護膜にダメージが及ぼされて亀裂等が多発したり、パッド電極と金属保護膜とを隔てる絶縁膜の形成状態にムラが生じて水・水素の内部侵入を助長することがある。本発明者は、この事実に着目し、金属保護膜のダメージに対する耐性を高め、絶縁膜の形成状態を均一化すべく、当該絶縁膜、即ちパッド電極を覆う絶縁膜の表面を化学機械研磨（Chemical-Mechanical Polishing：ＣＭＰ）法等により平坦化し、この表面が平坦な絶縁膜上に各種の金属保護膜を形成することに想到した。この構成によれば、金属保護膜のカバレッジが可及的に向上するとともに、絶縁膜の形成状態が均一化され、パッド電極や配線等の段差に起因する金属保護膜や絶縁膜の水・水素の遮蔽機能の劣化が抑止される。【００１４】
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の緒実施形態では、本発明をＦｅＲＡＭに適用した場合について例示するが、キャパシタ構造に通常の誘電体膜を用いた半導体メモリにも適用可能である。【００１５】
（第１の実施形態）
図１〜図５は、本実施形態のＦｅＲＡＭの構成をその製造方法と共に工程順に示す概略断面図である。【００１６】
先ず、図１Ａに示すように、シリコン半導体基板１０上に選択トランジスタとして機能するＭＯＳトランジスタ２０を形成する。
詳細には、シリコン半導体基板１０の表層に例えばＳＴＩ（Shallow Trench
Isolation）法により素子分離構造１１を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではＢを例えばドーズ量３．０×１０１３／ｃｍ２、加速エネルギー３００ｋｅＶの条件でイオン注入し、ウェル１２を形成する。【００１７】
次に、素子活性領域に熱酸化等により膜厚３．０ｎｍ程度の薄いゲート絶縁膜１３を形成し、ゲート絶縁膜１３上にＣＶＤ法により膜厚１８０ｎｍ程度の多結晶シリコン膜及び膜厚２９ｎｍ程度の例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜１３をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜１３上にゲート電極１４をパターン形成する。このとき同時に、ゲート電極１４上にはシリコン窒化膜からなるキャップ膜１５がパターン形成される。【００１８】
次に、キャップ膜１５をマスクとして素子活性領域に不純物、ここではＡｓを例えばドーズ量５．０×１０１４／ｃｍ２、加速エネルギー１０ｋｅＶの条件でイオン注入し、いわゆるＬＤＤ領域１６を形成する。【００１９】
次に、全面に例えばシリコン酸化膜をＣＶＤ法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極１４及びキャップ膜１５の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜１７を形成する。【００２０】
次に、キャップ膜１５及びサイドウォール絶縁膜１７をマスクとして素子活性領域に不純物、ここではＰをＬＤＤ領域１６よりも不純物濃度が高くなる条件、例えばドーズ量５．０×１０１４／ｃｍ２、加速エネルギー１３ｋｅＶの条件でイオン注入し、ＬＤＤ領域１６と重畳されるソース／ドレイン領域１８を形成して、ＭＯＳトランジスタ２０を完成させる。なお、図１Ｂ以降では、シリコン半導体基板１０、ウェル１２、素子分離構造１１、ＬＤＤ領域１６、及びソース／ドレイン領域１８の図示を省略する。【００２１】
続いて、図１Ｂに示すように、ＭＯＳトランジスタ１０の保護膜２１及び第１の層間絶縁膜２２を形成する。
詳細には、ＭＯＳトランジスタ２０を覆うように、保護膜２１及び第１の層間絶縁膜２２を順次堆積する。ここで、保護膜２１としては、シリコン酸化膜を材料とし、ＣＶＤ法により膜厚２０ｎｍ程度に堆積する。第１の層間絶縁膜２２としては、例えばプラズマＳｉＯ膜(膜厚２０ｎｍ程度)、プラズマＳｉＮ膜(膜厚８０ｎｍ程度)及びプラズマＴＥＯＳ膜(膜厚１０００ｎｍ程度)を順次成膜した積層構造を形成し、積層後、ＣＭＰ法により膜厚が７００ｎｍ程度となるまで研磨する。【００２２】
続いて、図１Ｃに示すように、後述する強誘電体キャパシタ構造３０の下部電極の配向性向上膜２３を形成する。
詳細には、第１の層間絶縁膜２２上に例えばシリコン酸化膜を堆積し、配向性向上膜２３を形成する。【００２３】
続いて、図１Ｄに示すように、下部電極層２４、強誘電体膜２５及び上部電極層２６を順次形成する。
詳細には、先ずスパッタ法により例えば膜厚が２０ｎｍ程度のＴｉ膜及び膜厚が１５０ｎｍ程度のＰｔ膜を順次堆積させ、Ｔｉ膜及びＰｔ膜の積層構造に下部電極層２４を形成する。次に、ＲＦスパッタ法により、下部電極層２４上に強誘電体である例えばＰＺＴからなる強誘電体膜２５を膜厚２００ｎｍ程度に堆積する。そして、強誘電体膜２５にＲＴＡ処理を施して当該強誘電体膜２５を結晶化する。次に、反応性スパッタ法により、強誘電体膜２５上に例えば導電性酸化物であるＩｒＯ２を材料とする上部電極層２６を膜厚２００ｎｍ程度に堆積する。なお、上部電極層２６の材料として、ＩｒＯ２の代わりにＩｒ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、その他の導電性酸化物やこれらの積層構造としても良い。【００２４】
続いて、図２Ａに示すように、上部電極３１をパターン形成する。
詳細には、上部電極層２６をリソグラフィー及びそれに続くドライエッチングにより複数の電極形状に加工して、上部電極３１をパターン形成する。【００２５】
続いて、図２Ｂに示すように、強誘電体膜２５及び下部電極層２４を加工して強誘電体キャパシタ構造３０を形成する。
詳細には、先ず強誘電体膜２５を上部電極３１に整合させて若干上部電極３１よりも大きいサイズとなるように、リソグラフィー及びそれに続くドライエッチングにより加工する。【００２６】
次に、下部電極層２４を、加工された強誘電体膜２５に整合させて若干強誘電体膜２５よりも大きいサイズとなるように、リソグラフィー及びそれに続くドライエッチングにより加工し、下部電極３２をパターン形成する。これにより、下部電極３２上に強誘電体膜２５、上部電極３１が順次積層され、強誘電体膜２５を介して下部電極３２と上部電極３１とが容量結合する強誘電体キャパシタ構造３０を完成させる。【００２７】
続いて、図２Ｃに示すように、第２の層間絶縁膜３３を成膜する。
詳細には、強誘電体キャパシタ構造３０を覆うように、第２の層間絶縁膜３３を形成する。ここで、第２の層間絶縁膜３４としては、例えばプラズマＴＥＯＳ膜を膜厚１４００ｎｍ程度に堆積した後、ＣＭＰ法により膜厚が１０００ｎｍ程度となるまで研磨する。ＣＭＰの後に、第２の層間絶縁膜３３の脱水を目的として、例えばＮ２Ｏのプラズマアニール処理を施す。【００２８】
続いて、図２Ｄに示すように、強誘電体キャパシタ構造３０の導電プラグ３４，３５及びトランジスタ構造１０のソース／ドレイン領域１８と接続される導電プラグ３６を形成する。
先ず、強誘電体キャパシタ構造３０へのビア孔３４ａ，３５ａを形成する。
詳細には、リソグラフィー及びそれに続くドライエッチングとして、上部電極３１の表面の一部が露出するまで第２の層間絶縁膜３３に施す加工と、下部電極３２の表面の一部が露出するまで第２の層間絶縁膜３３に施す加工とを同時に実行し、それぞれの部位に例えば約０．５μｍ径のビア孔３４ａ，３５ａを同時形成する。これらビア孔３４ａ，３５ａの形成時には、上部電極３１及び下部電極３２がそれぞれエッチングストッパーとなる。【００２９】
次に、強誘電体キャパシタ構造３０の形成後の諸工程により強誘電体キャパシタ構造３０の受けたダメージを回復するためのアニール処理を行う。ここでは、処理温度５００℃、酸素雰囲気で６０分間のアニール処理を実行する。【００３０】
次に、トランジスタ構造１０のソース／ドレイン領域１８へのビア孔３６ａを形成する。
詳細には、ソース／ドレイン領域１８をエッチングストッパーとして、当該ソース／ドレイン領域１８の表面の一部が露出するまで第２の層間絶縁膜３３、配向性向上膜２３、第１の層間絶縁膜２２、及び保護膜２１をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約０．３μｍ径のビア孔３６ａを形成する。【００３１】
次に、導電プラグ３４，３５，３６を形成する。
先ず、通常の酸化膜のエッチング換算で数１０ｎｍ、ここでは１０ｎｍ程度に相当するＲＦ前処理を行った後、ビア孔３４ａ，３５ａ，３６ａの各壁面を覆うように、スパッタ法により例えばＴｉＮ膜を膜厚７５ｎｍ程度に堆積して、下地膜（グルー膜）４１を形成する。そして、ＣＶＤ法によりグルー膜４１を介してビア孔３４ａ，３５ａ，３６ａを埋め込むように例えばＷ膜を形成する。その後、ＣＭＰ法により第２の層間絶縁膜３３をストッパーとしてＷ膜及びグルー膜４１を研磨し、ビア孔３４ａ，３５ａ，３６ａ内をグルー膜４１を介してＷで埋め込む導電プラグ３４，３５，３６を形成する。【００３２】
続いて、図３Ａに示すように、導電プラグ３４，３５，３６とそれぞれ接続される第１の配線４５を形成する。
詳細には、先ず、全面にスパッタ法等によりバリアメタル膜４２、配線膜４３及びバリアメタル膜４４を堆積する。バリアメタル膜４２としては、スパッタ法により例えばＴｉ膜（膜厚６０ｎｍ程度）及びＴｉＮ膜（膜厚３０ｎｍ程度）を順次成膜する。配線膜４３としては、例えばＡｌ合金膜（ここではＡｌ−Ｃｕ膜）を膜厚３６０ｎｍ程度に成膜する。バリアメタル膜４４としては、スパッタ法により例えばＴｉ膜（膜厚５ｎｍ程度）及びＴｉＮ（膜厚７０ｎｍ程度）を順次成膜する。ここで、配線膜４３の構造は、同一ルールのＦｅＲＡＭ以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。【００３３】
次に、反射防止膜として例えばＳｉＯＮ膜（不図示）を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜４４、配線膜４３及びバリアメタル膜４２を配線形状に加工し、第１の配線４５をパターン形成する。なお、配線膜４３としてＡｌ合金膜を形成する代わりに、いわゆるダマシン法等を利用してＣｕ膜（又はＣｕ合金膜）を形成し、第１の配線４５としてＣｕ配線を形成しても良い。【００３４】
続いて、図３Ｂに示すように、強誘電体キャパシタ構造３０の特性劣化を防止するための保護膜４６を形成する。
詳細には、第１の配線４５を覆うように、第２の層間絶縁膜３３上に保護膜４６を成膜する。保護膜４６は、強誘電体キャパシタ構造３０を形成した後の多層工程により当該強誘電体キャパシタ３０の受けるダメージを抑制するためのものであり、金属酸化膜、例えばアルミナを材料として例えばスパッタ法により膜厚２０ｎｍ程度に形成する。【００３５】
続いて、図４に示すように、第１の配線４５と接続される第２の配線５４を形成する。
詳細には、先ず、保護膜４６を介して配線４５を覆うように第３の層間絶縁膜４７を形成する。第３の層間絶縁膜４７としては、シリコン酸化膜を膜厚７００ｎｍ程度に成膜し、プラズマＴＥＯＳを形成して膜厚を全体で１１００ｎｍ程度とした後に、ＣＭＰ法により表面を研磨して、膜厚を７５０ｎｍ程度に形成する。【００３６】
次に、配線４５と接続される導電プラグ４８を形成する。
配線４５の表面の一部が露出するまで、第３の層間絶縁膜４７及び保護膜４６をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約０．２５μｍ径のビア孔４８ａを形成する。次に、このビア孔４８ａの壁面を覆うように下地膜（グルー膜）４９を形成した後、ＣＶＤ法によりグルー膜４９を介してビア孔４８ａを埋め込むようにＷ膜を形成する。そして、第３の層間絶縁膜４７をストッパーとして例えばＷ膜及びグルー膜４９を研磨し、ビア孔４８ａ内をグルー膜４９を介してＷで埋め込む導電プラグ４８を形成する。【００３７】
次に、導電プラグ４８とそれぞれ接続される第２の配線５４を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜５１、配線膜５２及びバリアメタル膜５３を堆積する。バリアメタル膜５１としては、スパッタ法により例えばＴｉ膜（膜厚６０ｎｍ程度）及びＴｉＮ膜（膜厚３０ｎｍ程度）を順次成膜する。配線膜５２としては、例えばＡｌ合金膜（ここではＡｌ−Ｃｕ膜）を膜厚３６０ｎｍ程度に成膜する。バリアメタル膜５３としては、スパッタ法により例えばＴｉ膜（膜厚５ｎｍ程度）及びＴｉＮ（膜厚７０ｎｍ程度）を順次成膜する。ここで、配線膜５２の構造は、同一ルールのＦｅＲＡＭ以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。【００３８】
次に、反射防止膜として例えばＳｉＯＮ膜（不図示）を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜５３、配線膜５２及びバリアメタル膜５１を配線形状に加工し、第２の配線５４をパターン形成する。なお、配線膜５２としてＡｌ合金膜を形成する代わりに、いわゆるダマシン法等を利用してＣｕ膜（又はＣｕ合金膜）を形成し、第２の配線５４としてＣｕ配線を形成しても良い。【００３９】
なお、本実施形態では、配線構造として第１の配線４５及び第２の配線５４からなる２層構造を例示したが、３層構造乃至はそれ以上の多層構造としても良い。【００４０】
このときの様子を図５Ａに示す。図５Ａでは、図４と同一の状態を表しており、図４の第３の層間絶縁膜４７より上層の部分のみを示す（バリアメタル膜５１，５３及び導電プラグ４８の記載を省略する）。なお、図５Ａ以下の各図では、図示の便宜上、第３の層間絶縁膜４７より下層の部分を省略する。ここで、本実施形態では、複数の第２の配線５４のうち、図中右端の第２の配線５４が外部との電気的接続を得るためのパッド電極（以下、パッド電極５４ａと称する）とされる。【００４１】
続いて、図５Ｂに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【００４２】
続いて、図５Ｃに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。【００４３】
ここで、表面が平坦な下層絶縁膜５５を形成する際に、図５Ｂ及び図５Ｃの工程に代わって図６のようにしても良い。
先ず、図６Ａに示すように、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積して絶縁膜５５ａを形成する。このとき、絶縁膜５５ａの表面は第２の配線５４の形状を反映した凹凸状とされている。【００４４】
次に、図６Ｂに示すように、例えばＣＭＰ法により第２の配線５４をストッパーとして、第２の配線５４の表面が露出するまで絶縁膜５５ａの表面を平坦化する。【００４５】
次に、図６Ｃに示すように、表面が平坦化された絶縁膜５５ａ上に絶縁膜５５ｂを形成する。絶縁膜５５ｂとしては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を形成する。絶縁膜５５ａ，５５ｂにより、第２の配線５４を覆う膜厚１００ｎｍ程度の下層絶縁膜５５が構成される。【００４６】
続いて、図５Ｄに示すように、上層絶縁膜５６及びレジストパターン５８を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【００４７】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位を露出させる開口５８ａを有するレジストパターン５８を形成する。【００４８】
続いて、図５Ｅに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン５８をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン５８の開口５８ａに倣ってパッド電極５４ａの表面の一部を露出させる開口５７ａが形成される。
その後、灰化処理等によりレジストパターン５８を除去する。【００４９】
続いて、図５Ｆに示すように、金属保護膜５９をパターン形成する。
詳細には、先ず、開口５７ａ内を含む第４の層間絶縁膜５７上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【００５０】
次に、このＡｌ膜をレジストパターン（不図示）を用いたドライエッチングにより、上層絶縁膜５６をエッチングストッパーとして用いて加工し、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜５９をパターン形成する。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜５９とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜５９が担うことになる。
その後、灰化処理等により上記のレジストパターンを除去する。【００５１】
本実施形態では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、金属保護膜５９も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜５９がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜５９の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【００５２】
続いて、図５Ｇに示すように、金属保護膜５９の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、金属保護膜５９を覆うように上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜５９の表面の一部を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【００５３】
以上説明したように、本実施形態によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【００５４】
（変形例）
以下、第１の実施形態の緒変形例について説明する。これらの変形例では、第１の実施形態で開示した構成部材等と同様のものについては、同符号を付して詳しい説明を省略する。【００５５】
［変形例１］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜がパッド電極５４ａの周囲を囲むように形成されている。
図７は、変形例１によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【００５６】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【００５７】
続いて、図５Ｂと同様、図７Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【００５８】
続いて、図７Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図７Ａ及び図７Ｂの工程に代わって図６のようにしても良い。【００５９】
続いて、図７Ｃに示すように、上層絶縁膜５６及びＡｌ膜６０を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【００６０】
次に、第４の層間絶縁膜５７上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜６０を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【００６１】
続いて、図７Ｄに示すように、Ａｌ膜６０上にレジストパターン６２を形成する。
詳細には、Ａｌ膜６０の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、Ａｌ膜６０のパッド電極５４ａの上方に整合する部位を露出させる開口６２ａを有するレジストパターン６２を形成する。【００６２】
続いて、図７Ｅに示すように、Ａｌ膜６０を加工して金属保護膜６３をパターン形成する。
詳細には、レジストパターン６２をマスクとし、上層絶縁膜５６をエッチングストッパーとして用いて、Ａｌ膜６０をドライエッチングする。このとき、上層絶縁膜５６上でレジストパターン６２の開口６２ａに倣ってＡｌ膜６０が除去され、パッド電極５４ａを露出させる開口６３ａが形成される。このエッチングにより、パッド電極５４ａと電気的に絶縁した状態で当該パッド電極５４ａの周囲を囲む金属保護膜６３がパターン形成される。【００６３】
金属保護膜６３を平面視した様子を図８に示す。
このように、金属保護膜６３は、パッド電極５４ａの形成部位を除くシリコン半導体基板１０の上方全面を覆うように形成されており、パッド電極５４ａの周囲を覆うように、パッド電極５４ａと電気的に絶縁した状態とされている。ここで、水・水素が最も浸入し易いと考えられるパッド電極５４ａの周囲が耐湿性を有する金属保護膜６３により覆われることにより、水・水素の内部への侵入が効率的に遮断される。
その後、レジストパターン６２を灰化処理等により除去する。【００６４】
続いて、図７Ｆに示すように、第４の層間絶縁膜５７を加工する。
詳細には、パッド電極５４ａをエッチングストッパーとして用い、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をレジストパターン（不図示）を用いたドライエッチングにより、レジストパターンに倣ってパッド電極５４ａの表面の一部を露出させる開口５７ａが形成される。この開口５７ａから露出するパッド電極５４ａの表面が、外部との電気的接続のための部位となる。【００６５】
変形例１では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、上層絶縁膜５６に形成された金属保護膜６３も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜５９がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜５９の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【００６６】
続いて、図７Ｇに示すように、金属保護膜６３を覆う上部保護層６１を形成する。
詳細には、先ず、全面に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、開口５７ａからパッド電極５４ａの表面の一部を露出させるように、上部保護層６１の開口５７ａに整合した部位に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【００６７】
以上説明したように、変形例１によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【００６８】
［変形例２］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成に加え、金属保護膜がパッド電極５４ａの周囲を囲むように形成されている。
図９は、変形例２によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【００６９】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【００７０】
続いて、図５Ｂと同様、図９Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【００７１】
続いて、図９Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図９Ａ及び図９Ｂの工程に代わって図６のようにしても良い。【００７２】
続いて、図９Ｃに示すように、上層絶縁膜５６及びレジストパターン５８を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【００７３】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位を露出させる開口５８ａを有するレジストパターン５８を形成する。【００７４】
続いて、図９Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン５８をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン５８の開口５８ａに倣ってパッド電極５４ａの表面の一部を露出させる開口５７ａが形成される。
その後、灰化処理等によりレジストパターン５８を除去する。【００７５】
続いて、図９Ｅに示すように、金属保護膜５９，６３を同時にパターン形成する。
詳細には、先ず、開口５７ａ内を含む第４の層間絶縁膜５７上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【００７６】
次に、このＡｌ膜をレジストパターン（不図示）を用いたドライエッチングにより、上層絶縁膜５６をエッチングストッパーとして用いて加工する。このとき、上層絶縁膜５６上でレジストパターンに倣ってＡｌ膜が除去され、開口６３ａが形成される。このエッチングにより、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜５９と、上層絶縁膜５６上で金属保護膜５９（パッド電極５４ａ）と電気的に絶縁した状態で当該パッド電極５４ａの周囲を囲む金属保護膜６３とが同時にパターン形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜５９とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜５９が担うことになる。
その後、灰化処理等により上記のレジストパターンを除去する。【００７７】
金属保護膜５９，６３を平面視した様子を図１０に示す。
このように、金属保護膜５９がパッド電極５４ａを覆い、金属保護膜６３がパッド電極５４ａの形成部位を除くシリコン半導体基板１０の上方全面を覆うように形成されている。ここで、水・水素が最も浸入し易いと考えられるパッド電極５４ａの形成部位及びその周囲が、耐湿性を有する金属保護膜５９，６３により覆われることにより、水・水素の内部への侵入が効率的に遮断される。【００７８】
変形例２では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、金属保護膜５９及び上層絶縁膜５６に形成された金属保護膜６３も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜５９，６３がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜５９，６３の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【００７９】
続いて、図９Ｆに示すように、金属保護膜５９の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、金属保護膜５９を覆うように金属保護膜６３上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜５９の表面の一部を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【００８０】
以上説明したように、変形例２によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【００８１】
［変形例３］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図１１は、変形例３によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【００８２】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【００８３】
続いて、図５Ｂと同様、図１１Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【００８４】
続いて、図１１Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１１Ａ及び図１１Ｂの工程に代わって図６のようにしても良い。【００８５】
続いて、図１１Ｃに示すように、上層絶縁膜５６及びレジストパターン５８を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【００８６】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位を露出させる開口５８ａを有するレジストパターン５８を形成する。【００８７】
続いて、図１１Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン５８をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン５８の開口５８ａに倣ってパッド電極５４ａの表面の一部を露出させる開口５７ａが形成される。
その後、灰化処理等によりレジストパターン５８を除去する。【００８８】
続いて、図１１Ｅに示すように、Ａｌ膜６０を形成する。
詳細には、開口５７ａ内を含む第４の層間絶縁膜５７上に、耐湿性の金属、ここではＡｌを材料として、例えば蒸着法によりＡｌを堆積してＡｌ膜６０を形成する。この場合、Ａｌ膜６０を開口５７ａの深さよりも厚い膜厚、例えば１μｍ程度に形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ等を用いても良い。【００８９】
続いて、図１１Ｆに示すように、Ａｌ膜６０を加工して金属保護膜６４を形成する。
詳細には、例えばＣＭＰ法により上層絶縁膜５６をストッパーとして、上層絶縁膜５６の表面が露出するまでＡｌ膜６０を表面研磨する。このとき、開口５７ａ内のみを充填するようにＡｌ膜６０が残り、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜６４が形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜６４とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜６４が担うことになる。【００９０】
変形例３では、下層絶縁膜５５の表面が平坦化されており、金属保護膜６４を形成する際に上記のようにＣＭＰ法を用いることができる。この場合、下層絶縁膜５５上に形成される上層絶縁膜５６と、金属保護膜６４とが同一平面を形成するように表面平坦化される。そのため、上層絶縁膜５６及び金属保護膜６４は共にカバレッジに優れ、均一な膜厚に形成される。この場合、金属保護膜６４の例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜６４がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜６４の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【００９１】
続いて、図１１Ｇに示すように、金属保護膜６４の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、金属保護膜６４を覆うように上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜６４の表面を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【００９２】
以上説明したように、変形例３によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【００９３】
［変形例４］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図１２は、変形例４によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【００９４】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【００９５】
続いて、図５Ｂと同様、図１２Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【００９６】
続いて、図１２Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１２Ａ及び図１２Ｂの工程に代わって図６のようにしても良い。【００９７】
続いて、図１２Ｃに示すように、上層絶縁膜５６、上部保護層６１及びレジストパターン５８を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【００９８】
次に、上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。【００９９】
次に、上部保護層６１の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上部保護層６１のパッド電極５４ａの上方に整合する部位を露出させる開口５８ａを有するレジストパターン５８を形成する。【０１００】
続いて、図１２Ｄに示すように、上部保護層６１及び第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン５８をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、上部保護層６１及び第４の層間絶縁膜５７をドライエッチングする。ここで、第４の層間絶縁膜５７については、上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）がエッチングされる。このとき上部保護層６１及び第４の層間絶縁膜５７には、レジストパターン５８の開口５８ａに倣ってパッド電極５４ａの表面の一部を露出させる開口５７ｂが形成される。
その後、灰化処理等によりレジストパターン５８を除去する。【０１０１】
続いて、図１２Ｅに示すように、Ａｌ膜６０を形成する。
詳細には、開口５７ｂ内を含む上部保護層６１上に、耐湿性の金属、ここではＡｌを材料として、例えば蒸着法によりＡｌを堆積してＡｌ膜６０を形成する。この場合、Ａｌ膜６０を開口５７ｂの深さよりも厚い膜厚、例えば１００μｍ程度に形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ等を用いても良い。【０１０２】
続いて、図１２Ｆに示すように、Ａｌ膜６０を加工して金属保護膜６５を形成する。
詳細には、例えばＣＭＰ法により上部保護層６１をストッパーとして、上部保護層６１の表面が露出するまでＡｌ膜６０を表面研磨する。このとき、開口５７ｂ内のみを充填するようにＡｌ膜６０が残り、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜６５が形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜６５とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜６５が担うことになる。
以上により、ＦｅＲＡＭを完成させる。【０１０３】
変形例４では、下層絶縁膜５５の表面が平坦化されており、金属保護膜６５を形成する際に上記のようにＣＭＰ法を用いることができる。この場合、下層絶縁膜５５上に上層絶縁膜５６を介して形成される上部保護層６１と、金属保護膜６５とが同一平面を形成するように表面平坦化される。そのため、上層絶縁膜５６、上部保護層６１及び金属保護膜６５は共にカバレッジに優れ、均一な膜厚に形成される。従って、金属保護膜６５の例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６、上部保護層６１及び金属保護膜６５がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜６５の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１０４】
ところで、ＦｅＲＡＭの製造工程において、パッド電極の機能を検査するためにプローブ針をパッド電極（本例の場合、金属保護膜６５）に当接させること（針当て）が必要である。この針当てにより、パッド電極の表面に若干傷等の当接痕が付くことがある。この当接痕が付いてもパッド電極の導電性及び配線との接続性を十分に確保するには、パッド電極をある程度厚く形成する必要がある。【０１０５】
変形例４では、金属保護膜６５は、下層絶縁膜５５の上層部位、上層絶縁膜５６及び上部保護層６１の総計膜厚と同等の深さに形成された開口５７ｂと同一の膜厚に形成されている。このように、金属保護膜６５は積極的に厚く形成されており、針当てにより金属保護膜６５の表面に当接痕が付いたとしても、金属保護膜６５の導電性及び配線との接続性を十分に確保することができる。【０１０６】
以上説明したように、変形例４によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１０７】
［変形例５］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図１３は、変形例５によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１０８】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１０９】
続いて、図５Ｂと同様、図１３Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１１０】
続いて、図１３Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１３Ａ及び図１３Ｂの工程に代わって図６のようにしても良い。【０１１１】
続いて、図１３Ｃに示すように、レジストパターン６６を形成する。
詳細には、下層絶縁膜５５の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、下層絶縁膜５５のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１１２】
続いて、図１３Ｄに示すように、下層絶縁膜５５を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき下層絶縁膜５５には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数の第１の開口６７ａが形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１１３】
続いて、図１３Ｅに示すように、第２の開口６７ｂを有する上層絶縁膜５６を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１１４】
次に、この上層絶縁膜５６をレジストパターン（不図示）を用いたドライエッチングにより加工し、第１の開口６７ａと整合した部位でこれら第１の開口６７ａと一体化する第２の開口６７ｂを形成する。
その後、灰化処理等により上記のレジストパターンを除去する。【０１１５】
続いて、図１３Ｆに示すように、金属保護膜６８を形成する。
変形例５では、上述した第１及び第２の開口６７ａ，６７ｂの形成工程を含むいわゆるダマシン法（ここではデュアルダマシン法）により金属保護膜６８を形成する。【０１１６】
詳細には、先ず、一体の溝とされてなる第１及び第２の開口６７ａ，６７ｂの壁面に例えばＴａを例えばＭＯＣＶＤ法により堆積してバリア膜（不図示）を形成し、続いてバリア膜上にメッキシード膜（不図示）を形成した後、メッキ法により第１及び第２の開口６７ａ，６７ｂ内を埋め込むように耐湿性の金属、ここではＣｕ（又はＣｕ合金等）を堆積する。その後、上層絶縁膜５６をストッパーとしてＣｕの表層（及びメッキシード膜）をＣＭＰ法により除去し、Ｃｕにより第１及び第２の開口６７ａ，６７ｂ内を充填し、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜６８を形成する。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜６８とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜６８が担うことになる。【０１１７】
変形例５では、下層絶縁膜５５の表面が平坦化されており、金属保護膜６８を形成する際に上記のようにダマシン法を用いることができる。この場合、下層絶縁膜５５上に形成される上層絶縁膜５６と、金属保護膜６８とが同一平面を形成するように表面平坦化される。そのため、上層絶縁膜５６及び金属保護膜６８は共にカバレッジに優れ、均一な膜厚に形成される。この場合、金属保護膜６８の例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜６８がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜６８の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１１８】
更に、変形例５では、金属保護膜６８は、下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）に形成された第１の開口６７ａ内のＣｕを介してパッド電極５４ａと接続されている。このように、金属保護膜６８はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜６５の表面に当接痕が付いたとしても、第１の開口６７ａ内のＣｕにまで当接痕が及ぶ懸念はなく、パッド電極５４ａ及び金属保護膜６５のパッド電極としての導電性及び配線との接続性を十分に確保することができる。【０１１９】
続いて、図１３Ｇに示すように、金属保護膜６８の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、金属保護膜６８を覆うように上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜６８の表面を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【０１２０】
以上説明したように、変形例５によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１２１】
［変形例６］
本例では、第１の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図１４は、変形例６によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１２２】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１２３】
続いて、図５Ｂと同様、図１４Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１２４】
続いて、図１４Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１４Ａ及び図１４Ｂの工程に代わって図６のようにしても良い。【０１２５】
続いて、図１４Ｃに示すように、上層絶縁膜５６及びレジストパターン６６を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１２６】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１２７】
続いて、図１４Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数の第１の開口６７ｃが形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１２８】
続いて、図１４Ｅに示すように、複数の第１の開口６７ｃの周囲を覆う上部保護層６１を形成する。
詳細には、先ず、全面に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、第１の開口６７ｃの形成部位を露出させるように、上部保護層６１に開口を形成する。この開口が第２の開口６７ｄとなり、第１の開口６７ｃと整合した部位でこれら第１の開口６７ｃと一体化している。【０１２９】
続いて、図１４Ｆに示すように、金属保護膜６９を形成する。
変形例６では、上述した第１及び第２の開口６７ｃ，６７ｄの形成工程を含むいわゆるダマシン法（ここではデュアルダマシン法）により金属保護膜６９を形成する。以上により、ＦｅＲＡＭを完成させる。【０１３０】
詳細には、先ず、一体の溝とされてなる第１及び第２の開口６７ｃ，６７ｄの壁面に例えばＴａを例えばＭＯＣＶＤ法により堆積してバリア膜（不図示）を形成し、続いてバリア膜上にメッキシード膜（不図示）を形成した後、メッキ法により第１及び第２の開口６７ｃ，６７ｄ内を埋め込むように耐湿性の金属、ここではＣｕ（又はＣｕ合金等）を堆積する。その後、上部保護層６１をストッパーとしてＣｕの表層（及びメッキシード膜）をＣＭＰ法により除去し、Ｃｕにより第１及び第２の開口６７ｃ，６７ｄ内を充填し、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜６９を形成する。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜６９とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜６９が担うことになる。【０１３１】
更に、変形例６では、金属保護膜６９は、厚い（例えば１００μｍ程度）上部保護層６１と同等の深さに形成された開口６７ｄと同一の膜厚に形成されており、更には上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）に形成された第１の開口６７ｃ内のＣｕを介してパッド電極５４ａと接続されている。このように、金属保護膜６９はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜６９の表面に当接痕が付いたとしても、パッド電極５４ａ及び金属保護膜６９のパッド電極としての導電性及び配線との接続性を十分に確保することができる。【０１３２】
以上説明したように、変形例６によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１３３】
［変形例７］
本例では、第１の実施形態の変形例２で開示したＦｅＲＡＭの構成に加え、上層絶縁膜５６の形成態様が異なる。
図１５は、変形例７によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１３４】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１３５】
続いて、図５Ｂと同様、図１５Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１３６】
続いて、図１５Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１５Ａ及び図１５Ｂの工程に代わって図６のようにしても良い。【０１３７】
続いて、図１５Ｃに示すように、下層絶縁膜５５に開口５５ａを形成した後、上層絶縁膜５６を形成する。
詳細には、先ず、所定のレジストパターン（不図示）を用いて下層絶縁膜５５を加工し、パッド電極５４ａの表面の一部を露出させる開口８０を形成する。
次に、開口８０の内壁面を覆うように下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。
その後、上記のレジストパターンを灰化処理等により除去する。【０１３８】
続いて、図１５Ｄに示すように、上層絶縁膜５６を加工する。
詳細には、所定のレジストパターン（不図示）を用いて上層絶縁膜５６を加工し、下層絶縁膜５５の開口８０と整合した部位で、当該開口８０よりも小さいサイズでパッド電極５４ａの表面の一部を露出させる開口８１を形成する。このとき、上層絶縁膜５６は、下層絶縁膜５５上から開口８０の側壁面にかけて覆うように形成される。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。
その後、上記のレジストパターンを灰化処理等により除去する。【０１３９】
続いて、図１５Ｅに示すように、金属保護膜５９，６３を同時にパターン形成する。
詳細には、先ず、開口８１内を含む第４の層間絶縁膜５７上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【０１４０】
次に、このＡｌ膜をレジストパターン（不図示）を用いたドライエッチングにより、上層絶縁膜５６をエッチングストッパーとして用いて加工し、パッド電極５４ａ上でこれと電気的に接続されてなる金属保護膜５９と、上層絶縁膜５６上で金属保護膜５９（パッド電極５４ａ）と電気的に絶縁した状態で当該パッド電極５４ａの周囲を囲む金属保護膜６３とを同時にパターン形成する。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜５９とが積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜５９が担うことになる。
その後、灰化処理等により上記のレジストパターンを除去する。【０１４１】
このように、金属保護膜５９がパッド電極５４ａを覆い、金属保護膜６３がパッド電極５４ａの形成部位を除くシリコン半導体基板１０の上方全面を覆うように形成されている。ここで、水・水素が最も浸入し易いと考えられるパッド電極５４ａの形成部位及びその周囲が、耐湿性を有する金属保護膜５９，６３により覆われることにより、水・水素の内部への侵入が効率的に遮断される。【０１４２】
変形例７では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、金属保護膜５９及び上層絶縁膜５６に形成された金属保護膜６３も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。更に、上層絶縁膜５６が下層絶縁膜５５の開口８０の側壁面まで覆うように形成されているため、当該側壁面の露出に起因する水素の内部への浸入が可及的に防止される。このように、上層絶縁膜５６及び金属保護膜５９，６３がカバレッジに優れた状態に形成され、上層絶縁膜５６が開口８０の側壁面に亘るまで形成されることにより、上層絶縁膜５６及び金属保護膜５９，６３の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１４３】
続いて、図１５Ｆに示すように、金属保護膜５９の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、金属保護膜５９を覆うように金属保護膜６３上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜５９の表面の一部を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【０１４４】
以上説明したように、変形例７によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１４５】
なお、変形例７では、変形例２の構成を前提として上層絶縁膜５６を下層絶縁膜５５の開口８０の側壁面に亘るまで形成した場合を例示したが、この構成に限定されることなく、例えば第１の実施形態、変形例１，３，４等の構成を前提として適用しても好適である。【０１４６】
（第２の実施形態）
本実施形態では、第１の実施形態で開示したＦｅＲＡＭにおいて、金属保護膜のパッド電極５４ａとの接続態様が異なる。
図１６は、第２の実施形態によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１４７】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１４８】
続いて、図５Ｂと同様、図１６Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１４９】
続いて、図１６Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１６Ａ及び図１６Ｂの工程に代わって図６のようにしても良い。【０１５０】
続いて、図１６Ｃに示すように、上層絶縁膜５６及びレジストパターン６６を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１５１】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１５２】
続いて、図１６Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数のビア孔７０が形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１５３】
続いて、図１６Ｅに示すように、パッド電極５４ａと接続される導電プラグ７１を形成する。
詳細には、ビア孔７０を埋め込むように例えばＷ膜を形成する。その後、ＣＭＰ法により上層絶縁膜５６をストッパーとしてＷ膜を研磨し、ビア孔７０をＷで埋め込む導電プラグ７１を形成する。【０１５４】
続いて、図１６Ｆに示すように、金属保護膜７２及び上部保護層６１を形成する。
詳細には、先ず、上層絶縁膜５６上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【０１５５】
次に、このＡｌ膜をレジストパターン（不図示）を用いたドライエッチングにより、上層絶縁膜５６をエッチングストッパーとして用いて加工し、上層絶縁膜５６上で導電プラグ７１を介してパッド電極５４ａと電気的に接続されてなる金属保護膜７２をパターン形成する。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜７２とが導電プラグ７１を介して積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜７２が担うことになる。
その後、灰化処理等により上記のレジストパターンを除去する。【０１５６】
次に、金属保護膜７２を覆うように上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜７２の表面を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【０１５７】
本実施形態では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、平坦な上層絶縁膜５６上に導電プラグ７１と接続されるように形成される金属保護膜７２も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜７２がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜７２の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１５８】
更に、本実施形態では、金属保護膜７２は、導電プラグ７１を介してパッド電極５４ａと接続されている。このように、金属保護膜７２はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜７２の表面に当接痕が付いたとしても、導電プラグ７１にまで当接痕が及ぶ懸念はなく、パッド電極５４ａ及び金属保護膜７２のパッド電極としての導電性及び配線との接続性を十分に確保することができる。【０１５９】
以上説明したように、本実施形態によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１６０】
（変形例）
以下、第２の実施形態の緒変形例について説明する。これらの変形例では、第２の実施形態で開示した構成部材等と同様のものについては、同符号を付して詳しい説明を省略する。【０１６１】
［変形例１］
本例では、第２の実施形態で開示したＦｅＲＡＭの構成に加え、金属保護膜がパッド電極５４ａの周囲を囲むように形成されている。
図１７は、変形例１によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１６２】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１６３】
続いて、図５Ｂと同様、図１７Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１６４】
続いて、図１７Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１７Ａ及び図１７Ｂの工程に代わって図６のようにしても良い。【０１６５】
続いて、図１７Ｃに示すように、上層絶縁膜５６及びレジストパターン６６を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１６６】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１６７】
続いて、図１７Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数のビア孔７０が形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１６８】
続いて、図１７Ｅに示すように、パッド電極５４ａと接続される導電プラグ７１を形成する。
詳細には、ビア孔７０を埋め込むように例えばＷ膜を形成する。その後、ＣＭＰ法により上層絶縁膜５６をストッパーとしてＷ膜を研磨し、ビア孔７７をＷで埋め込む導電プラグ７１を形成する。【０１６９】
続いて、図１７Ｆに示すように、金属保護膜７２，７３を同時にパターン形成した後、上部保護層６１を形成する。
詳細には、先ず、上層絶縁膜５６上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【０１７０】
次に、このＡｌ膜をレジストパターン（不図示）を用いたドライエッチングにより、上層絶縁膜５６をエッチングストッパーとして用いて加工する。このとき、上層絶縁膜５６上でレジストパターンに倣ってＡｌ膜が除去され、開口７３ａが形成される。このエッチングにより、上層絶縁膜５６上で導電プラグ７１を介してパッド電極５４ａと電気的に接続されてなる金属保護膜７２と、上層絶縁膜５６上で金属保護膜７２（パッド電極５４ａ）と電気的に絶縁した状態で当該パッド電極５４ａの周囲を囲む金属保護膜７３とが同時にパターン形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜７２とが導電プラグ７１を介して積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜７２が担うことになる。
その後、灰化処理等により上記のレジストパターンを除去する。【０１７１】
次に、金属保護膜７２を覆うように金属保護膜７３上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜７２の表面を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【０１７２】
金属保護膜７２，７３を平面視した様子を図１８に示す。
このように、金属保護膜７２がパッド電極５４ａを覆い、金属保護膜７３がパッド電極５４ａの形成部位を除くシリコン半導体基板１０の上方全面を覆うように形成されている。ここで、水・水素が最も浸入し易いと考えられるパッド電極５４ａの形成部位及びその周囲が、耐湿性を有する金属保護膜７２，７３により覆われることにより、水・水素の内部への侵入が効率的に遮断される。【０１７３】
変形例１では、下層絶縁膜５５の表面が平坦化されているため、下層絶縁膜５５上に形成される上層絶縁膜５６はカバレッジに優れ、均一な膜厚に形成される。これと共に、平坦な上層絶縁膜５６上に導電プラグ７１を介して形成される金属保護膜７２、及び上層絶縁膜５６上に形成される金属保護膜７３も同様にカバレッジに優れ、例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜７２，７３がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜７２，７３の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１７４】
更に、変形例１では、金属保護膜７２は、導電プラグ７１を介してパッド電極５４ａと接続されている。このように、金属保護膜７２はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜７２の表面に当接痕が付いたとしても、導電プラグ７１にまで当接痕が及ぶ懸念はなく、パッド電極５４ａ及び金属保護膜７２のパッド電極としての導電性及び配線との接続性を十分に確保することができる。【０１７５】
以上説明したように、変形例１によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１７６】
［変形例２］
本例では、第２の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図１９は、変形例２によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１７７】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１７８】
続いて、図５Ｂと同様、図１９Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１７９】
続いて、図１９Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図１９Ａ及び図１９Ｂの工程に代わって図６のようにしても良い。【０１８０】
続いて、図１９Ｃに示すように、レジストパターン６６を形成する。
詳細には、下層絶縁膜５５の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、下層絶縁膜５５のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１８１】
続いて、図１９Ｄに示すように、下層絶縁膜５５を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき下層絶縁膜５５には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数のビア孔７５が形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１８２】
続いて、図１９Ｅに示すように、パッド電極５４ａと接続される導電プラグ７６及び第２の開口６７ｂを有する上層絶縁膜５６を形成する。
詳細には、先ず、ビア孔７５を埋め込むように例えばＷ膜を形成する。その後、ＣＭＰ法により下層絶縁膜５５をストッパーとしてＷ膜を研磨し、ビア孔７５をＷで埋め込む導電プラグ７６を形成する。【０１８３】
次に、導電プラグ７６上を含む下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１８４】
次に、この上層絶縁膜５６をレジストパターン（不図示）を用いたドライエッチングにより加工し、パッド電極５４ａの上方に整合した部位で複数のビア孔７６を露出させる開口５７ｂを形成する。
その後、灰化処理等により上記のレジストパターンを除去する。【０１８５】
続いて、図１９Ｆに示すように、金属保護膜７７及び上部保護層６１を形成する。
詳細には、開口５７ｂを埋め込むように上層絶縁膜５６上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法により例えば８００ｎｍ程度の膜厚に堆積し、Ａｌ膜を形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ等を用いても良い。【０１８６】
次に、例えばＣＭＰ法により上層絶縁膜５６をストッパーとして、上層絶縁膜５６の表面が露出するまでＡｌ膜を表面研磨する。このとき、開口５７ｂ内のみを充填するようにＡｌ膜が残り、パッド電極５４ａと導電プラグ７６を介して電気的に接続されてなる金属保護膜７７が形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜７７とが導電プラグ７６を介して積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜７７が担うことになる。【０１８７】
次に、金属保護膜７７を覆うように上層絶縁膜５６上に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、金属保護膜７７の表面を露出させるように、上部保護層６１に開口６１ａを形成する。以上により、ＦｅＲＡＭを完成させる。【０１８８】
変形例２では、下層絶縁膜５５の表面が平坦化されており、金属保護膜７７を形成する際に上記のようにＣＭＰ法を用いることができる。この場合、下層絶縁膜５５上に形成される上層絶縁膜５６と、金属保護膜７７とが同一平面を形成するように表面平坦化される。そのため、上層絶縁膜５６及び金属保護膜７７は共にカバレッジに優れ、均一な膜厚に形成される。従って、金属保護膜７７の例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６及び金属保護膜７７がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜７７の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０１８９】
更に、変形例２では、金属保護膜７７は、導電プラグ７６を介してパッド電極５４ａと接続されている。このように、金属保護膜７７はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜７７の表面に当接痕が付いたとしても、導電プラグ７６にまで当接痕が及ぶ懸念はなく、パッド電極５４ａ及び金属保護膜７７のパッド電極としての導電性及び配線との接続性を十分に確保することができる。【０１９０】
以上説明したように、変形例２によれば、比較的簡易な構成で水・水素の内部侵入を確実に防止し、強誘電体キャパシタ構造３０の高性能を保持する信頼性の高いＦｅＲＡＭが実現する。【０１９１】
［変形例３］
本例では、第２の実施形態で開示したＦｅＲＡＭの構成において、金属保護膜の形成態様が異なる。
図２０は、変形例３によるＦｅＲＡＭの製造方法のうち、主要工程を示す概略断面図である。【０１９２】
先ず、第１の実施形態と同様に、図１Ａ〜図１Ｄ，図２Ａ〜図２Ｄ，図３Ａ，図３Ｂ及び図４（図５Ａ）の各工程を経て、ＭＯＳトランジスタ２０、強誘電体キャパシタ構造３０、第１の配線４５、第２の配線５４等を形成する。【０１９３】
続いて、図５Ｂと同様、図２０Ａに示すように、第２の配線５４を覆うように下層絶縁膜５５を形成する。
詳細には、第２の配線５４を覆うように下層絶縁膜５５を形成する。下層絶縁膜５５としては、例えばＴＥＯＳを用いたＣＶＤ法により、シリコン酸化膜を第２の配線５４を埋め込む膜厚に堆積する。このとき、下層絶縁膜５５の表面は第２の配線５４の形状を反映した凹凸状とされている。【０１９４】
続いて、図２０Ｂに示すように、下層絶縁膜５５の表面を平坦化する。
詳細には、例えばＣＭＰ法により下層絶縁膜５５の表面を平坦化する。このＣＭＰにおいて、第２の配線５４の表面が露出しない限度で下層絶縁膜５５が所定膜厚、例えば１００ｎｍ程度となるように、下層絶縁膜５５を表面研磨する。
ここで、第１の実施形態と同様に、表面が平坦な下層絶縁膜５５を形成する際に、図２０Ａ及び図２０Ｂの工程に代わって図６のようにしても良い。【０１９５】
続いて、図２０Ｃに示すように、上層絶縁膜５６及びレジストパターン６６を形成する。
詳細には、先ず、下層絶縁膜５５上に上層絶縁膜５６を形成する。上層絶縁膜５６としては、下層絶縁膜５５よりもエッチングレートが低く水素の遮蔽機能を有する材料の膜、例えばシリコン窒化膜をＣＶＤ法により例えば４００ｎｍ程度の膜厚に形成する。下層絶縁膜５５及び上層絶縁膜５６から、第４の層間絶縁膜５７が構成される。【０１９６】
次に、上層絶縁膜５６の全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、上層絶縁膜５６のパッド電極５４ａの上方に整合する部位に複数の微細な開口６６ａを有するレジストパターン６６を形成する。【０１９７】
続いて、図２０Ｄに示すように、第４の層間絶縁膜５７を加工する。
詳細には、レジストパターン６６をマスクとし、パッド電極５４ａをエッチングストッパーとして用いて、第４の層間絶縁膜５７、ここでは上層絶縁膜５６及び下層絶縁膜５５の上層部位（図６Ｃの例では絶縁膜５５ｂ）をドライエッチングする。このとき第４の層間絶縁膜５７には、レジストパターン６６の開口６６ａに倣ってパッド電極５４ａの表面の一部を露出させる微細な複数のビア孔７０が形成される。
その後、灰化処理等によりレジストパターン６６を除去する。【０１９８】
続いて、図２０Ｅに示すように、パッド電極５４ａと接続される導電プラグ７１を形成する。
詳細には、ビア孔７０を埋め込むように例えばＷ膜を形成する。その後、ＣＭＰ法により上層絶縁膜５６をストッパーとしてＷ膜を研磨し、ビア孔７０をＷで埋め込む導電プラグ７１を形成する。【０１９９】
続いて、図２０Ｆに示すように、複数の導電プラグ７１の周囲を覆う上部保護層６１を形成する。
詳細には、先ず、全面に上部保護層６１を形成する。上部保護層６１としては、例えば材料としてポリイミドを用いて堆積する。
次に、パッド電極５４ａの上方に整合した部位で複数の導電プラグ７１の形成部位を露出させるように、上部保護層６１に開口６１ａを形成する。【０２００】
続いて、図２０Ｇに示すように、金属保護膜７８を形成する。
詳細には、先ず、開口６１ａ内を含む上部保護層６１上に、耐湿性の金属、ここではＡｌを材料として、例えばスパッタ法によりＡｌを堆積してＡｌ膜を形成する。この場合、Ａｌ膜を開口６１ａの深さよりも厚い膜厚、例えば１００μｍ程度に形成する。ここで、耐湿性の金属としては、Ａｌの代わりにＡｌ−Ｃｕ等のＡｌ合金、ＴｉやＴｉＮ、ＴｉＯＮ、Ｃｕ、又はこれらの積層膜等を用いても良い。【０２０１】
次に、例えばＣＭＰ法により上部保護層６１をストッパーとして、上部保護層６１の表面が露出するまでＡｌ膜を表面研磨する。このとき、開口６１ａ内のみを充填するようにＡｌ膜が残り、上層絶縁膜５６上で導電プラグ７１を介してパッド電極５４ａと電気的に接続されてなる金属保護膜７８が形成される。ここで、外部との電気的接続を図るためのパッド電極が、パッド電極５４ａと金属保護膜７８とが導電プラグ７１を介して積層された２層構造に形成されており、パッド電極としての機能は実際上では金属保護膜７８が担うことになる。
以上により、ＦｅＲＡＭを完成させる。【０２０２】
変形例３では、下層絶縁膜５５の表面が平坦化されており、金属保護膜７８を形成する際に上記のようにＣＭＰ法を用いることができる。この場合、下層絶縁膜５５上に上層絶縁膜５６を介して形成される上部保護層６１と、金属保護膜７８とが同一平面を形成するように表面平坦化される。そのため、上層絶縁膜５６、上部保護層６１及び金属保護膜７８は共にカバレッジに優れ、均一な膜厚に形成される。従って、金属保護膜７８の例えばパッケージング時におけるダメージに対する耐性が大幅に向上する。このように、上層絶縁膜５６、上部保護層６１及び金属保護膜７８がカバレッジに優れた状態に形成されることにより、上層絶縁膜５６及び金属保護膜７８の水・水素の遮蔽機能を最大限に発揮させることができる。この構成により、強誘電体キャパシタ構造３０の特性劣化を確実に防止することが可能となる。【０２０３】
更に、変形例３では、金属保護膜７８は、導電プラグ７１を介してパッド電極５４ａと接続されている。このように、金属保護膜７８はパッド電極５４ａと積極的に離間するように形成されており、パッド電極の機能検査時の針当てにより金属保護膜７８の表面に当接痕が付いたとしても、導電プラグ７１にまで当接痕が及ぶ懸念はなく、パッド電極５４ａ及び金属保護膜７８のパッド電極としての導電性及び配線との接続性を十分に確保することができる。
【産業上の利用可能性】
【０２０４】
本発明によれば、比較的簡易な構成で十分な水・水素の内部侵入を確実に防止し、キャパシタ構造、特に強誘電体キャパシタ構造の高性能を保持する信頼性の高い半導体装置を実現することができる。
【図１Ａ】
2007004295.tif 000002
【図１Ｂ】
2007004295.tif 000003
【図１Ｃ】
2007004295.tif 000004
【図１Ｄ】
2007004295.tif 000005
【図２Ａ】
2007004295.tif 000006
【図２Ｂ】
2007004295.tif 000007
【図２Ｃ】
2007004295.tif 000008
【図２Ｄ】
2007004295.tif 000009
【図３Ａ】
2007004295.tif 000010
【図３Ｂ】
2007004295.tif 000011
【図４】
2007004295.tif 000012
【図５Ａ】
2007004295.tif 000013
【図５Ｂ】
2007004295.tif 000014
【図５Ｃ】
2007004295.tif 000015
【図５Ｄ】
2007004295.tif 000016
【図５Ｅ】
2007004295.tif 000017
【図５Ｆ】
2007004295.tif 000018
【図５Ｇ】
2007004295.tif 000019
【図６Ａ】
2007004295.tif 000020
【図６Ｂ】
2007004295.tif 000021
【図６Ｃ】
2007004295.tif 000022
【図７Ａ】
2007004295.tif 000023
【図７Ｂ】
2007004295.tif 000024
【図７Ｃ】
2007004295.tif 000025
【図７Ｄ】
2007004295.tif 000026
【図７Ｅ】
2007004295.tif 000027
【図７Ｆ】
2007004295.tif 000028
【図７Ｇ】
2007004295.tif 000029
【図８】
2007004295.tif 000030
【図９Ａ】
2007004295.tif 000031
【図９Ｂ】
2007004295.tif 000032
【図９Ｃ】
2007004295.tif 000033
【図９Ｄ】
2007004295.tif 000034
【図９Ｅ】
2007004295.tif 000035
【図９Ｆ】
2007004295.tif 000036
【図１０】
2007004295.tif 000037
【図１１Ａ】
2007004295.tif 000038
【図１１Ｂ】
2007004295.tif 000039
【図１１Ｃ】
2007004295.tif 000040
【図１１Ｄ】
2007004295.tif 000041
【図１１Ｅ】
2007004295.tif 000042
【図１１Ｆ】
2007004295.tif 000043
【図１１Ｇ】
2007004295.tif 000044
【図１２Ａ】
2007004295.tif 000045
【図１２Ｂ】
2007004295.tif 000046
【図１２Ｃ】
2007004295.tif 000047
【図１２Ｄ】
2007004295.tif 000048
【図１２Ｅ】
2007004295.tif 000049
【図１２Ｆ】
2007004295.tif 000050
【図１３Ａ】
2007004295.tif 000051
【図１３Ｂ】
2007004295.tif 000052
【図１３Ｃ】
2007004295.tif 000053
【図１３Ｄ】
2007004295.tif 000054
【図１３Ｅ】
2007004295.tif 000055
【図１３Ｆ】
2007004295.tif 000056
【図１３Ｇ】
2007004295.tif 000057
【図１４Ａ】
2007004295.tif 000058
【図１４Ｂ】
2007004295.tif 000059
【図１４Ｃ】
2007004295.tif 000060
【図１４Ｄ】
2007004295.tif 000061
【図１４Ｅ】
2007004295.tif 000062
【図１４Ｆ】
2007004295.tif 000063
【図１５Ａ】
2007004295.tif 000064
【図１５Ｂ】
2007004295.tif 000065
【図１５Ｃ】
2007004295.tif 000066
【図１５Ｄ】
2007004295.tif 000067
【図１５Ｅ】
2007004295.tif 000068
【図１５Ｆ】
2007004295.tif 000069
【図１６Ａ】
2007004295.tif 000070
【図１６Ｂ】
2007004295.tif 000071
【図１６Ｃ】
2007004295.tif 000072
【図１６Ｄ】
2007004295.tif 000073
【図１６Ｅ】
2007004295.tif 000074
【図１６Ｆ】
2007004295.tif 000075
【図１７Ａ】
2007004295.tif 000076
【図１７Ｂ】
2007004295.tif 000077
【図１７Ｃ】
2007004295.tif 000078
【図１７Ｄ】
2007004295.tif 000079
【図１７Ｅ】
2007004295.tif 000080
【図１７Ｆ】
2007004295.tif 000081
【図１８】
2007004295.tif 000082
【図１９Ａ】
2007004295.tif 000083
【図１９Ｂ】
2007004295.tif 000084
【図１９Ｃ】
2007004295.tif 000085
【図１９Ｄ】
2007004295.tif 000086
【図１９Ｅ】
2007004295.tif 000087
【図１９Ｆ】
2007004295.tif 000088
【図２０Ａ】
2007004295.tif 000089
【図２０Ｂ】
2007004295.tif 000090
【図２０Ｃ】
2007004295.tif 000091
【図２０Ｄ】
2007004295.tif 000092
【図２０Ｅ】
2007004295.tif 000093
【図２０Ｆ】
2007004295.tif 000094
【図２０Ｇ】
2007004295.tif 000095
【手続補正書】
【提出日】平成20年1月12日(2008.1.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成されており、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造と、
前記キャパシタ構造の上方に形成されており、前記キャパシタ構造と電気的に接続されてなる配線構造と、
前記配線構造と電気的に接続されており、外部との電気的接続を図るためのパッド電極と、
前記パッド電極の一部を覆い、表面が平坦化されてなる絶縁膜と、
前記絶縁膜上に形成された耐湿性の金属材料からなる金属保護膜と
を含むことを特徴とする半導体装置。
【請求項２】
前記金属保護膜は、前記パッド電極上で当該パッド電極と接続されており、前記パッド電極と共に２層パッド構造を構成することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属保護膜は、前記パッド電極上で当該パッド電極と接続されており、前記パッド電極と共に２層パッド構造を構成する第１の保護膜と、前記絶縁膜上で前記第１の保護膜の周囲を当該第１の保護膜と電気的に絶縁した状態で覆う第２の保護膜とからなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記金属保護膜は、前記パッド電極と直接的に接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記絶縁膜上に絶縁材料からなる上部保護層が形成されており、前記上部保護層及び前記絶縁膜に形成された前記パッド電極の一部を露出させる開口を充填するように、前記金属保護膜が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記絶縁膜は、下層部分と、シリコン窒化物からなる上層部分とから構成されており、
前記下層部分に形成された前記パッド電極の一部を露出させる複数の第１の開口と、前記第１の開口に整合するように前記上層部分に形成された第２の開口とを充填するように、前記金属保護膜が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記金属保護膜は、前記パッド電極と導電プラグを介して接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記絶縁膜上に絶縁材料からなる上部保護層が形成されており、前記上部保護層に形成された開口を充填するように、前記金属保護膜が形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、
前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、
前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、
前記絶縁膜に前記パッド電極の表面の一部を露出させる開口を形成する工程と、
前記開口を充填して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板の上方に、下部電極と上部電極とにより誘電体膜を挟持してなるキャパシタ構造を形成する工程と、
前記キャパシタ構造の上方に、前記キャパシタ構造と電気的に接続されるように配線構造を形成する工程と、
前記配線構造と電気的に接続するように、外部との電気的接続を図るためのパッド電極を形成する工程と、
前記パッド電極を覆うように絶縁膜を堆積し、前記絶縁膜の表面を平坦化する工程と、
前記絶縁膜に前記パッド電極の表面の一部を露出させる複数の接続孔を形成する工程と、
前記接続孔を充填してなる導電プラグを形成する工程と、
前記導電プラグを介して前記パッド電極と接続されるように、耐湿性の金属材料からなる金属保護膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【国際調査報告】
2007004295.tif 000096
2007004295.tif 000097
2007004295.tif 000098
2007004295.tif 000099