【事件の表示】
　特願２０１８−　３２９３６「半導体装置の作製方法」拒絶査定不服審判事件〔平成３０年　８月３０日出願公開、特開２０１８−１３７４４８、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２６年３月１８日（優先権主張平成２５年４月４日）に出願された特許出願（特願２０１４−５４５９９号）の一部を、平成３０年２月２７日に特許法第４４条第１項の規定による新たな特許出願としたものであって、平成３０年３月１３日付けで上申書が提出され、平成３０年１２月１４日付けで拒絶理由通知がされ、平成３１年２月７日付けで手続補正がされるとともに意見書が提出され、平成３１年２月２８日付けで拒絶査定（原査定）がされ、これに対し、令和１年５月２２日に拒絶査定不服審判の請求がされ、令和２年５月２８日付けで拒絶理由通知がされ、令和２年７月１６日付けで意見書が提出されたものである。
第２　本願発明
　本願請求項１に係る発明（以下、「本願発明１」という。）は、平成３１年２月７日付けの手続補正で補正された特許請求の範囲の請求項１に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。
「【請求項１】
　基板の上方に第１の導電膜を形成する工程と、
　前記第１の導電膜の上方に第１の絶縁膜を形成する工程と、
　前記第１の絶縁膜の上方に半導体膜を形成する工程と、
　前記半導体膜の上方に第２の絶縁膜を形成する工程と、
　前記第２の絶縁膜の上方に、レジストマスクを形成する工程と、
　前記レジストマスクを用いて、前記第１の絶縁膜及び前記第２の絶縁膜に第１の開口を形成すると同時に、前記第１の導電膜と前記半導体膜と重なる領域の前記第２の絶縁膜に第２の開口を形成する工程と、
　前記レジストマスクを除去する工程と、
　前記第２の絶縁膜の少なくとも一部の上方に、前記第１の開口及び前記第２の開口を介して前記第１の導電膜と前記半導体膜とを電気的に接続する第２の導電膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。」
第３　引用文献、引用発明等
１．引用文献１について
ア　原査定の拒絶の理由に引用された引用文献１（特開２０１０−２７２６９１号公報）には、図面とともに次の事項が記載されている。
「【技術分野】
【０００１】 
　本発明は、薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及び該薄膜トランジスタ基板を用いた表示装置に関するものである。」
「【００１６】
　以下、本発明の実施例を、図面を参照して詳細に説明する。図１（ａ）、（ｂ）は本発明の第一実施例のトップゲート型のＴＦＴ基板の要部を示す断面図である。図１（ａ）、（ｂ）に示すように、ＴＦＴ基板１は、厚さ０．５〜０．７ｍｍ程度の透明無アルカリガラス等からなるガラス基板２の表面全面にＳｉＯ２／ＳｉＮＯ、ＳｉＯ２等からなる汚染防止膜としての下地絶縁膜３が、５０〜２００ｎｍ程度の膜厚に形成され、該下地絶縁膜３の表面に半導体層として所定のパターン状に半導体シリコン薄膜４が１０〜３００ｎｍ程度の膜厚に形成されている。半導体シリコン薄膜４は、アモルファスシリコン（ａ−Ｓｉ）薄膜、低温ポリシリコン（ＬＴＰＳ）薄膜、高温ポリシリコン（ＨＴＰＳ）薄膜、微結晶シリコン（μｃ−Ｓｉ）薄膜、連続粒界結晶シリコン（ＣＧＳ）薄膜等を用いることができる。
・・・
【００２２】
　本発明は、ＴＦＴ基板のゲートコンタクトホールとシリコンコンタクトホールを形成する場合、ホールを形成する絶縁膜の厚みの薄い部分に薄膜レジスト部を設け、ホールを形成する絶縁膜の厚みが厚い部分を開口部として形成し、レジスト層の開口部の絶縁膜のエッチングと、前記レジスト層の薄膜部の除去と該レジスト層の下層の絶縁膜のエッチングを行うことで、前記ゲートコンタクトホールと前記半導体コンタクトホールを共に形成したものである。以下、ＴＦＴ基板の製造方法について説明する。
【００２３】
　図３（ａ）〜（ｄ）、図４（ｅ）〜（ｇ）は、図１に示すＴＦＴ基板の製造方法を説明するための各工程を示す断面図である。ここでは低温ポリシリコン薄膜を用いた
ＴＦＴ基板の製造方法
ガラス基板２の
全面に下地絶縁膜３を形成する
【００２４】
　次に、前駆体としてａ−Ｓｉ薄膜をプラズマＣＶＤ法で全面に成膜し、熱アニールにより脱水素化処理し、エキシマレーザーアニールによりレーザービームを照射して全面ポリシリコン膜を形成する。次いで、レジストパターン形成とドライエッチングによるリソグラフィー法で、
所定のパターン状のポリシリコン薄膜４を形成する
【００２５】
　次いで図３（ｂ）に示すように、
ポリシリコン薄膜４の上から、
全面にゲート絶縁膜５を形成する
ゲート絶縁膜５の上に
所定のパターン状のゲート電極６、１６形成する
【００２６】
　次に、特に図示しないが、マスク露光でｎ型ＴＦＴ領域にレジストパターンを形成して、ｎ型ＴＦＴ領域をマスクした状態で、ｐ型ＴＦＴ領域のポリシリコン薄膜のソース・ドレイン領域に、ボロンをイオンドーピングして注入する。更に同様にマスク露光でｐ型ＴＦＴ領域にレジストパターンを形成し、ｎ型ＴＦＴ領域のポリシリコン薄膜のソース・ドレイン領域にリンをイオンドーピングして注入する。その後、注入イオンの活性化処理を行い、ポリシリコン薄膜のソース・ドレイン領域を低抵抗化する。
【００２７】
　次に、図３（ｄ）に示すように、
ゲート電極６、１６の上から
層間絶縁膜７を全面に成膜する
【００２８】
　次に、図４（ｅ）に示すように、
レジストパターンを形成するレジスト形成工程とホールを形成するエッチング工程とからなるリソグラフィー工程により、ゲート電極１６の上部のゲートコンタクトホール８と半導体シリコン薄膜４の上部のシリコンコンタクトホール９を形成する
上記のゲートコンタクトホール８とシリコンコンタクトホール９が、同じリソグラフィー工程によりホール加工されて形成されている
【００２９】
　次に、図４（ｆ）に示すように、
コンタクトホールを形成した層間絶縁膜の上から
Ｔｉ／Ａｌ／Ｔｉを全面に成膜した後、
所定のパターン状にソース・ドレイン電極、ソース配線、データ信号線等を形成する
【００３０】
　次に、図４（ｇ）に示すように、
ソース電極上の保護膜１１
感光性アクリル樹脂膜の全面塗布とマスク露光により形成する
その上から
所定のパターン状に透明導電膜からなる透明電極１２を形成することで
ＴＦＴ基板１が得られる
【００３１】
　以下、ゲートコンタクトホールとシリコンコンタクトホールを形成するための、リソグラフィー工程について説明する。リソグラフィー工程は、図４（ｄ）に示す表面に層間絶縁膜７が形成された積層体に、所定のパターンのレジスト層２０を形成するレジスト形成工程と、レジスト層２０を形成した積層体に対してエッチングにより穴あけ加工を行うエッチング工程とからなる。」
「【００５８】　図１１は本発明の第三実施例のレジスト層を形成した状態の要部断面を示す説明図である。第三実施例は図１１に示すように、ボトムゲート構造のＴＦＴを製造する場合の例である。第一実施例及び第二実施例は、トップゲート構造のＴＦＴであるが、本発明は、第三実施例に示すようなボトムゲート構造のＴＦＴに用いることもできる。【００５９】　ボトムゲート構造のＴＦＴでは、例えば、図１１に示すように、ガラス基板２上に下地絶縁膜３、ゲート電極６、１６が設けられ、ゲート絶縁膜５を介して半導体シリコン薄膜４が設けられて、積層体が構成されている。この場合、レジスト層２０は、半導体シリコン薄膜４の上部（シリコンコンタクト領域）に薄膜レジスト部２２を設け、ゲート電極１６の上部（ゲートコンタクト領域）に開口部２３を設け、それ以外の部分（ホール非形成領域）が厚膜レジスト部２１からなる、膜厚差を有するパターンとして構成されている。【００６０】　図１１に示す膜厚差を有するパターンのレジスト層２０が設けられた積層体に対し、上記の第一実施例又は第二実施例と同様のエッチング処理方法を用いてエッチング工程を行い、ゲートコンタクトホール８とシリコンコンタクトホール９を同じ処理工程で形成することができる。すなわち、第三実施例のＴＦＴ基板も、レジスト層２０の開口部２３の絶縁膜のエッチングと、レジスト層２０の薄膜レジスト部２２の除去とその下層の絶縁膜のエッチングが行われ、ゲートコンタクトホール９とシリコンコンタクトホール８が共に形成されたものである。」
　図１〜４、１１は、以下のとおりのものである。
　図２には、４個のＴＦＴが示されており、図１、４も参照すると、図２の２つのＴ字状のデータ信号線１５のうち、上の方のデータ信号線１５は、右上のＴＦＴの左側のシリコンコンタクトホール９及び左下及び右下の２つのＴＦＴの共通のゲート配線１６を接続するためのゲートコンタクトホール８を介して、左下及び右下の２つのＴＦＴの当該ゲート配線１６と右上及び左上の２つのＴＦＴのそれぞれの半導体シリコン薄膜４とを接続する配線であることが、見てとれる。
　図１１から、ゲート電極６の上方を覆うように、ゲート絶縁膜５の上に、所定のパターン状の半導体シリコン薄膜４が形成されていること、ゲート電極（ゲート配線）１６の上方を含むゲート絶縁膜５の上と半導体シリコン薄膜４の上の全面に層間絶縁膜７が形成されていること、ゲート電極（ゲート配線）１６の上部のゲート絶縁膜５と層間絶縁膜７とにゲートコンタクトホール８が、半導体シリコン薄膜４の上部の層間絶縁膜７にシリコンコンタクトホール９が形成されていることが、見てとれる。
イ（ア）以下において、引用文献１の図２における、右上の第１のＴＦＴのゲート電極を６、ゲートバスライン（ゲート配線）を１６、シリコンコンタクトホールを９、ゲート電極６の左側のＴ字状のデータ信号線を１５とし、その左下の第２のＴＦＴのゲート電極を６’、ゲートバスライン（ゲート配線）を１６’、シリコンコンタクトホールを９’、ゲートコンタクトホールを８’（図２の中央の符号８）、Ｔ字状のデータ信号線を１５’とし、その下の第３のＴＦＴのゲートバスライン（ゲート配線）を１６’’、ゲートコンタクトホールを８’’（図２の下方の符号８）とする。
（イ）図２及び図１、４を参酌すると、引用文献１には、第三実施例においても、第一実施例と同様に、第２のＴＦＴのゲート絶縁膜５及び層間絶縁膜７に形成され、第２のＴＦＴのゲート配線１６’を接続するためのゲートコンタクトホール８’、及び、第１のＴＦＴのゲート電極６の上方に形成された半導体シリコン薄膜４の上部の層間絶縁膜７に形成されたシリコンコンタクトホール９を介して、第２のＴＦＴのゲート配線１６’と第１のＴＦＴの半導体シリコン薄膜４とを電気的に接続するデータ信号線１５を形成する工程が記載されているといえる。
　引用文献１の段落【００１８】〜【００２１】、【００３０】の記載、及び図１、２、４を参酌すると、図２において、第１のＴＦＴのゲート電極６の右側のデータ信号線１５はソース配線であり、ゲート電極６の左側のＴ字状のデータ信号線１５は、画素電極（透明電極）１２であることは明らかであるから、段落【００２９】に記載された「所定のパターン状にソース・ドレイン電極、ソース配線、データ信号線等を形成する。」は、「所定のパターン状にソース・ドレイン電極１０、ソース配線１５、データ信号線１５等を形成する。」と解される。
（ウ）そうすると、上記引用文献１には、第一実施例のトップゲート型のＴＦＴ基板の製造方法の説明についての記載を参酌すると、第三実施例のボトムゲート構造のＴＦＴについて、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「ガラス基板２上に下地絶縁膜３を形成し、
　所定パターン状のゲート電極（ゲート配線）６、１６、６’、１６’、１６’’を形成し、
　ゲート電極（ゲート配線）６、１６、６’、１６’、１６’’の上から、全面にゲート絶縁膜５を形成し、
　ゲート電極６、６’の上方を覆うように、ゲート絶縁膜５の上に、所定のパターン状の半導体シリコン薄膜４を形成し、
　ゲート電極（ゲート配線）６、１６、６’、１６’、１６’’の上方を含むゲート絶縁膜５の上と、半導体シリコン薄膜４の上から層間絶縁膜７を全面に成膜し、
　レジストパターン２０を形成するレジスト形成工程とホールを形成するエッチング工程とからなるリソグラフィー工程により、ゲート配線１６、１６’、１６’’の上部のゲート絶縁膜５と層間絶縁膜７とにゲートコンタクトホール８、８’を、半導体シリコン薄膜４の上部の層間絶縁膜７にシリコンコンタクトホール９、９’を形成し、
　上記のゲートコンタクトホール８、８’とシリコンコンタクトホール９、９’が、同じリソグラフィー工程によりホール加工されて形成されており、
　コンタクトホール８、８’、９、９’を形成した層間絶縁膜７の上からＴｉ／Ａｌ／Ｔｉを全面に成膜した後、所定のパターン状にソース・ドレイン電極１０、ソース配線１５、データ信号線１５等を形成する方法であって、
　第２のＴＦＴのゲート絶縁膜５及び層間絶縁膜７に形成され、第２のＴＦＴのゲート配線１６’を接続するためのゲートコンタクトホール８’、及び、第１のＴＦＴのゲート電極６の上方に形成された半導体シリコン薄膜４の上部の層間絶縁膜７に形成されたシリコンコンタクトホール９を介して、第２のＴＦＴのゲート配線１６’と第１のＴＦＴの半導体シリコン薄膜４とを電気的に接続するデータ信号線１５を形成する工程を有する、ＴＦＴ基板の製造方法。」
２．引用文献２について
　また、原査定で周知技術を示す文献として引用された引用文献２（特開２０１０−１２９８５９号公報）には、図面とともに次の事項が記載されている。
「【００３２】（画素の構成）
　図３は、前記画素の領域（図１の点線枠内の領域）における構成を示した平面図である。また、図３のＩａ−Ｉａ線における断面図を図１（ａ）に示している。
【００３３】
　図３において、まず基板ＳＵＢ１（図１（ａ）参照）があり、この基板ＳＵＢ１の表面にはたとえばシリコン酸化膜からなる下地膜ＵＧＬ（図１（ａ）参照）が形成されている。下地膜ＵＧＬの表面には、ゲート信号線ＧＬが形成され、このゲート信号線ＧＬはその一部に突起部からなるゲート電極ＧＴが一体化されて形成されている。また、下地膜ＵＧＬの表面には、ゲート信号線ＧＬに近接し、該ゲート信号線と平行にコモン信号線ＣＬが形成されている。
【００３４】
　基板ＳＵＢ１の上面には、ゲート信号線ＧＬ（ゲート電極ＧＴ）、コモン信号線ＣＬをも被って絶縁膜ＧＩ（図１（ａ）参照）が形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴｐの形成領域においてゲート絶縁膜として機能するようになっている。
【００３５】
　絶縁膜ＧＩの上面であって、ゲート電極ＧＴと重畳する領域に、多結晶半導体層ＰＳと非晶質半導体層ＡＳの順次積層体（以下、半導積層体ＰＬＳと称する場合がある）が形成されている。この半導積層体ＰＬＳは島状をなし、平面的に観て前記ゲート電極ＧＴからはみ出すことなく、前記ゲート電極ＧＴに重畳して形成されている。このように、半導積層体ＰＬＳを平面的に観て前記ゲート電極ＧＴからはみ出すことなく形成したのは、基板ＳＵＢ１の背面に配置されたバックライトからの光を前記ゲート電極ＧＴによって遮光させ、光の照射によって半導積層体ＰＬＳに発生するリーク電流を回避させるようにしている。
・・・
【００３７】
　ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴは、高濃度半導体層ＨＤＳおよび金属膜ＭＴの順次積層体（以下、導電積層体ＰＬＣと称する場合がある）から構成されている。ドレイン電極ＤＴ、ソース電極ＳＴは、図１（ａ）に示すように、層間絶縁膜ＩＮに予め形成されたコンタクトホールＣＨを通して、半導積層体ＰＬＳのうち上面に形成されている非晶質半導体層ＡＳに電気的に接続されるようになっている。」
「【００４７】
（製造方法）
　図５および図６は、本発明の表示装置の製造方法を示す説明図で、図１に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【００４８】
行程１．（図５（ａ））
　たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の主表面にたとえばシリコン酸化膜からなる下地膜ＵＧＬを膜厚約３００ｎｍで形成する。下地膜ＵＧＬの上面にパターン化された金属膜（たとえばＡｌ）からなるゲート電極ＧＴ等を膜厚約１５０ｎｍで形成する。下地膜ＵＧＬの上面にゲート電極ＧＴ等を被ってたとえばシリコン酸化膜からなる絶縁膜ＧＩを膜厚約１００ｎｍで形成する。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。絶縁膜ＧＩの上面にポリシリコンからなる多結晶半導体層ＰＳとアモルファスシリコンからなる非晶質半導体層ＡＳの順次積層体を形成する。多結晶半導体層ＰＳと非晶質半導体層ＡＳの順次積層体はゲート電極ＧＴに重畳するようにして島状に形成する。多結晶半導体層ＰＳの膜厚はたとえば約５０ｎｍ、非晶質半導体層ＡＳの膜厚はたとえば約１５０ｎｍで形成する。多結晶半導体層ＰＳはたとえば最初アモルファスシリコンを製膜した後にレーザアニール法等を用いて結晶化することにより形成できる。
【００４９】
行程２．（図５（ｂ））
　基板ＳＵＢ１の上面に、たとえばシリコン窒化膜からなる層間絶縁膜ＩＮを、多結晶半導体層ＰＳと非晶質半導体層ＡＳの順次積層体等をも被って膜厚約５００ｎｍで形成する。次に、層間絶縁膜ＩＮの上面にフォトレジストを塗布し、いわゆるハーフトーン露光を用いたフォトリソグラフィ技術により、膜厚の異なる部分を有してパターニングされたフォトレジスト膜ＲＳＴを形成する。
【００５０】
　フォトレジスト膜ＲＳＴは、薄膜トランジスタＴＦＴｐ側において膜厚が厚く電極を形成すべく領域に孔開けがなされ、薄膜トランジスタＴＦＴｃ側において膜厚が薄くコンタクトホールＣＨ２を形成すべく領域に孔開けがなされパターンとなっている。なお、薄膜トランジスタＴＦＴｃ側のフォトレジスト膜ＲＳＴには電極を形成すべく領域には孔開けはなされていないものとなっている。
【００５１】
行程３．（図５（ｃ））
　フォトレジスト膜ＲＳＴをマスクとし、層間絶縁膜ＩＮをエッチングする。これにより、層間絶縁膜ＩＮには、薄膜トランジスタＴＦＴｐ側において該薄膜トランジスタＴＦＴｐの電極用のコンタクトホールＣＨが形成され、薄膜トランジスタＴＦＴｃ側において前記コンタクトホールＣＨ２が形成されるようになる。
【００５２】
行程４．（図６（ａ））
　フォトレジスト膜ＲＳＴをいわゆるハーフアッシングする。これにより、フォトレジスト膜ＲＳＴは、膜厚が薄く形成された薄膜トランジスタＴＦＴｃ側において完全に除去され、膜厚が厚く形成された薄膜トランジスタＴＦＴｐ側において膜厚が薄くなったフォトジスト膜ＲＳＴ（図中符号ＲＳＴ’で示す）が残存するようになる。
【００５３】
行程５．（図６（ｂ））
　フォトレジスト膜ＲＳＴ’をマスクとして層間絶縁膜ＩＮをエッチングする。この場合のエッチングはたとえばウェットエッチングによって行うことが好適である。これにより、薄膜トランジスタＴＦＴｃ側の層間絶縁膜ＩＮは除去され、薄膜トランジスタＴＦＴｐ側の層間絶縁膜ＩＮは残存されるようになる。
【００５４】
行程６．（図６（ｃ））
　フォトレジスト膜ＲＳＴ’を除去する。そして、基板ＳＵＢ１の上面に、高濃度に不純物がドープされたアモルファスシリコンからなる高濃度半導体層ＨＤＳ、および金属膜ＭＴを順次形成する。高濃度半導体層ＨＤＳおよび金属膜ＭＴの順次積層体を、フォトリソグラフィ技術による選択エッチング法を用いてパターン化する。これにより、薄膜トランジスタＴＦＴｐの各電極およびこれら電極に接続される配線、薄膜トランジスタＴＦＴｃの各電極およびこれら電極に接続される配線が形成される。」
　したがって、上記引用文献２には、図１（ａ）、図５（ｃ）等も参照すると、「ゲート電極ＧＴ（第１の導電膜）、絶縁膜ＧＩ（第１の絶縁膜）、多結晶半導体層ＰＳと非晶質半導体層ＡＳ（半導体膜）、層間絶縁膜ＩＮ（第２の絶縁膜）を積層する工程と、フォトレジスト膜ＲＳＴ（レジストマスク）を形成する工程と、前記フォトレジスト膜ＲＳＴ（レジストマスク）を用いて、絶縁膜ＧＩ（第１の絶縁膜）及び層間絶縁膜ＩＮ（第２の絶縁膜）にコンタクトホールＣＨ２を形成すると同時に、多結晶半導体層ＰＳと非晶質半導体層ＡＳ（半導体膜）と重なる領域の前記層間絶縁膜ＩＮ（第２の絶縁膜）にコンタクトホールＣＨを形成する工程と、フォトレジスト膜ＲＳＴをハーフアッシングし、フォトレジスト膜ＲＳＴ’とし、層間絶縁膜ＩＮをエッチングし、フォトレジスト膜ＲＳＴ’を除去する工程と、を有する半導体装置の作製方法」という技術的事項が記載されていると認められる。
３．引用文献３について
　また、原査定で周知技術を示す文献として引用された引用文献３（特開２０１０−０８０９４７号公報）には、図面とともに次の事項が記載されている。
「【００７０】
（実施の形態１） 本実施の形態では、薄膜トランジスタ及びその作製工程について、図５乃至図８を用いて説明する。
【００７１】
本実施の形態のボトムゲート構造の薄膜トランジスタ１７０ａ、１７０ｂ、１７０ｃを図５及び図６に示す。図５（Ａ１）は平面図であり、図５（Ａ２）は図５（Ａ１）における線Ａ１−Ａ２の断面図である。図５（Ｂ１）は平面図であり、図５（Ｂ２）は図５（Ｂ１）における線Ｂ１−Ｂ２の断面図である。図６（Ａ１）は平面図であり、図６（Ａ２）は図６（Ａ１）における線Ｃ１−Ｃ２の断面図である。
【００７２】
図５において、基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、半導体層１０３、ソース領域又はドレイン領域１０４ａ、１０４ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを薄膜トランジスタ１７０ａが設けられている。」
「【００８６】
図４（Ａ）（Ｂ）に、ゲート電極層１０１が半導体層１０３、ソース領域又はドレイン領域１０４ａ、１０４ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂより大きく、ゲート電極層１０１上に半導体層１０３、ソース領域又はドレイン領域１０４ａ、１０４ｂ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂが形成されている薄膜トランジスタ１７０ｄ、１７０ｅの例を示す。また、薄膜トランジスタ１７０ｄ、１７０ｅには保護膜として絶縁膜１０７ａ、１０７ｂが形成されている。」
「【００８７】
図５（Ａ１）（Ａ２）の薄膜トランジスタ１７０ａの作製方法を図７（Ａ）乃至（Ｇ）を用いて説明する。
【００８８】
基板１００上にゲート電極層１０１、ゲート絶縁層１０２、半導体膜１１１を形成する（図７（Ａ）参照。）。・・・
【０１１６】次に半導体膜１１１をマスク１１３を用いてエッチングにより加工し、半導体層１１２を形成する（図７（Ｂ）参照。）。半導体層１１２は、フォトリソグラフィ技術または液滴吐出法によりマスク１１３を形成し、当該マスク１１３を用いて半導体膜１１１をエッチングすることで、形成することができる。
・・・
【０１１８】
次に、ゲート絶縁層１０２、半導体層１１２上にＩｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体膜である半導体膜１１４を形成する（図７（Ｃ）参照。）。半導体膜１１４上にマスク１１６を形成する。マスク１１６は、フォトリソグラフィ技術またはインクジェット法により形成する。半導体膜１１４をマスク１１６を用いてエッチングにより加工し、半導体膜１１５を形成する（図７（Ｄ）参照。）。半導体膜１１５は膜厚２〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とすればよい。半導体膜１１４は希ガス（好ましくはアルゴン）雰囲気下で成膜する。
・・・
【０１２０】
半導体膜１１５上に導電膜１１７を形成する（図７（Ｅ）参照。）。
・・・
【０１２４】
次に、導電膜１１７上にマスク１１８を形成する。マスク１１８を用いて導電膜１１７をエッチングし分離して、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成する（図７（Ｆ）参照。）。本実施の形態の図７のように導電膜１１７をウエットエッチングすると、導電膜１１７は等方的にエッチングされるため、マスク１１８の端部と、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの端部はより一致せずより後退している。次に、マスク１１８を用いてｎ型の導電型を有する半導体膜１１５をエッチングして、ソース領域又はドレイン領域１０４ａ、１０４ｂを形成する（図７（Ｇ）参照。）。なお、エッチング条件にもよるが半導体膜１１５のエッチング工程において、半導体層１１２の露出領域も一部エッチングされ、半導体層１０３となる。よってソース領域又はドレイン領域１０４ａ、１０４ｂの間の半導体層１０３のチャネル領域は図７（Ｇ）に示すように膜厚の薄い領域となる。ＩＧＺＯ半導体層である半導体層１０３において、薄い膜厚の領域が、２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ以下とする。
・・・
【０１３０】
次に図５（Ｂ１）（Ｂ２）に示す薄膜トランジスタ１７０ｂの作製工程を図８に示す。
【０１３１】
図８（Ａ）は図７（Ｂ）の工程においてマスク１１３を除去した状態である。半導体層１１２上に半導体膜１１４と導電膜１２１とを順に積層する（図８（Ｂ）参照。）。この場合半導体膜１１４と導電膜１２１とを大気に曝さないでスパッタ法で連続的に成膜することができる。
【０１３２】
半導体膜１１４と導電膜１２１上にマスク１２２を形成し、マスク１２２を用いて導電膜１２１をウエットエッチング加工してソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成する（図８（Ｃ）参照。）。
【０１３３】
次に、半導体膜１１４をドライエッチング加工してソース領域又はドレイン領域１０４ａ、１０４ｂを形成する（図８（Ｄ）参照。）。同工程で半導体層１１２の一部もエッチングされ、半導体層１０３となる。図８のように、ソース領域又はドレイン領域１０４ａ、１０４ｂとソース電極層又はドレイン電極層１０５ａ、１０５ｂとを形成するエッチングに同じマスクを用いると、マスク数を減らすことができるため、工程簡略化、低コスト化が計れる。
【０１３４】
薄膜トランジスタ１７０ａ、１７０ｂ、１７０ｃ上にも、薄膜トランジスタ１７０ｄ、１７０ｅと同様に保護膜として絶縁膜を形成してもよい。保護膜としてはゲート絶縁層と同様に形成することができる。・・・」
　したがって、上記引用文献３には、「ゲート電極層１０１（第１の導電膜）、ゲート絶縁層１０２（第１の絶縁膜）、半導体層１１２と半導体膜１１４（半導体膜）、導電膜１１７、保護膜としての絶縁膜（第２の絶縁膜）を積層する工程を有する薄膜トランジスタ１７０ａ、１７０ｂ（半導体装置）の作製方法」、及び「ゲート電極層１０１が半導体層１０３よりも大きい薄膜トランジスタ１７０ｄ、１７０ｅ」という技術的事項が記載されていると認められる。
第４　対比・判断
１．本願発明１について
（１）対比
ア　本願発明１と引用発明とを対比すると、次のことがいえる。
（ア）引用発明における「ガラス基板２」、「ゲート電極（ゲート配線）６、１６、６’、１６’、１６’’」、「ゲート絶縁膜５」、「ＴＦＴ基板の製造方法」は、それぞれ、本願発明１における「基板」、「第１の導電膜」、「第１の絶縁膜」、「半導体装置の作製方法」に相当する。
（イ）また、引用発明における「ゲートコンタクトホール８、８’」、「シリコンコンタクトホール９、９’」、「層間絶縁膜７」は、それぞれ、本願発明１における「第１の開口」、「第２の開口」、「第２の絶縁膜」に対応する。
（ウ）引用発明は、「層間絶縁膜７を全面に成膜し、レジストパターン２０を形成するレジスト形成工程とホールを形成するエッチング工程とからなるリソグラフィー工程により、ゲート配線１６、１６’、１６’’の上部のゲート絶縁膜５と層間絶縁膜７とにゲートコンタクトホール８、８’を、半導体シリコン薄膜４の上部の層間絶縁膜７にシリコンコンタクトホール９、９’を形成」するものであるから、「レジストパターン２０を用いて、ゲート絶縁膜５及び層間絶縁膜７にゲートコンタクトホール８、８’を形成すると同時に、ゲート電極６、６’’の上方に形成された半導体シリコン薄膜４の上部の層間絶縁膜７にシリコンコンタクトホール９、９’を形成する工程を有する」ものであるといえる。
　したがって、本願発明１と引用発明とは、「前記第２の絶縁膜の上方に、レジストマスクを形成する工程」と、「前記レジストマスクを用いて、前記第１の絶縁膜及び前記第２の絶縁膜に第１の開口を形成すると同時に、前記第１の導電膜の上方に形成された前記半導体膜の上部の前記第２の絶縁膜に第２の開口を形成する工程」と、「前記レジストマスクを除去する工程」を有する点で一致ないし共通する。
イ　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
＜一致点＞
「基板の上方に第１の導電膜を形成する工程と、　前記第１の導電膜の上方に第１の絶縁膜を形成する工程と、　前記第１の絶縁膜の上方に半導体膜を形成する工程と、　前記半導体膜の上方に第２の絶縁膜を形成する工程と、　前記第２の絶縁膜の上方に、レジストマスクを形成する工程と、　前記レジストマスクを用いて、前記第１の絶縁膜及び前記第２の絶縁膜に第１の開口を形成すると同時に、前記第１の導電膜の上方に形成された前記半導体膜の上部の前記第２の絶縁膜に第２の開口を形成する工程と、　前記レジストマスクを除去する工程と、を有する半導体装置の作製方法。」
＜相違点＞
＜相違点１＞
　本願発明１は、「前記レジストマスクを用いて、前記第１の絶縁膜及び前記第２の絶縁膜に第１の開口を形成すると同時に、前記第１の導電膜と前記半導体膜と重なる領域の前記第２の絶縁膜に第２の開口を形成する工程」を有するのに対し、　引用発明は、「レジストパターン２０」を用いて、「ゲート配線１６、１６’、１６’’の上部のゲート絶縁膜５と層間絶縁膜７とにゲートコンタクトホール８、８’」を、形成すると同時に、「半導体シリコン薄膜４の上部の層間絶縁膜７にシリコンコンタクトホール９、９’」を形成するものであるといえるものの、本願発明１の上記のような構成を備えるものではない点。
＜相違点２＞
　本願発明１は、「前記第２の絶縁膜の少なくとも一部の上方に、前記第１の開口及び前記第２の開口を介して前記第１の導電膜と前記半導体膜とを電気的に接続する第２の導電膜を形成する工程」を有するのに対し、　引用発明では、「第２のＴＦＴのゲート絶縁膜５及び層間絶縁膜７に形成され、第２のＴＦＴのゲート配線１６’を接続するためのゲートコンタクトホール８’、及び、第１のＴＦＴのゲート電極６の上方に形成された半導体シリコン薄膜４の上部の層間絶縁膜７に形成されたシリコンコンタクトホール９を介して、第２のＴＦＴのゲート配線１６’と第１のＴＦＴの半導体シリコン薄膜４（本願発明１の「前記半導体膜」に相当。））とを電気的に接続するデータ信号線１５を形成する工程を有する」ものの、　第１のＴＦＴのゲート絶縁膜５及び層間絶縁膜７には開口（第１の開口）が形成されておらず、「前記第１の開口」、及び、層間絶縁膜７に形成されたシリコンコンタクトホール９を介して、第１のＴＦＴの前記ゲート電極６（前記導電膜）と前記半導体シリコン薄膜４（前記半導体膜）とを電気的に接続するものではなく、本願発明１の上記のような構成を備えるものではない点。
（２）相違点についての判断
　上記相違点１、２について、まとめて検討する。
ア　ボトムゲート構造の薄膜トランジスタトランジスタにおいて、ゲート電極が半導体薄膜よりも大きい構成は、上記引用文献２、３に記載されているように、周知であるといえる。
　また、上記引用文献２には、「ゲート電極ＧＴ（第１の導電膜）、絶縁膜ＧＩ（第１の絶縁膜）、多結晶半導体層ＰＳと非晶質半導体層ＡＳ（半導体膜）、層間絶縁膜ＩＮ（第２の絶縁膜）を積層する工程と、フォトレジスト膜ＲＳＴ（レジストマスク）を形成する工程と、前記フォトレジスト膜ＲＳＴ（レジストマスク）を用いて、絶縁膜ＧＩ（第１の絶縁膜）及び層間絶縁膜ＩＮ（第２の絶縁膜）にコンタクトホールＣＨ２を形成すると同時に、多結晶半導体層ＰＳと非晶質半導体層ＡＳ（半導体膜）と重なる領域の前記層間絶縁膜ＩＮ（第２の絶縁膜）にコンタクトホールＣＨを形成する工程と、フォトレジスト膜ＲＳＴをハーフアッシングし、フォトレジスト膜ＲＳＴ’とし、層間絶縁膜ＩＮをエッチングし、フォトレジスト膜ＲＳＴ’を除去する工程と、を有する半導体装置の作製方法」という技術的事項が記載されていると認められる。
イ　しかしながら、上記（１）イの＜相違点２＞のとおり、引用発明では、第１のＴＦＴのゲート絶縁膜５及び層間絶縁膜７には開口（第１の開口）が形成されておらず、「前記第１の開口」、及び、層間絶縁膜７に形成されたシリコンコンタクトホール９を介して、第１のＴＦＴの前記ゲート電極６（前記導電膜）と前記半導体シリコン薄膜４（前記半導体膜）とを電気的に接続するものではない。
　そうすると、引用発明において、上記引用文献２、３を参照した当業者であっても、まず、第１のＴＦＴにおいて、ゲート電極６を半導体シリコン薄膜４より大きくして、シリコンコンタクトホール９を、大きくしたゲート電極と半導体シリコン薄膜４とが重なる領域に形成するものとし、さらに、このシリコンコンタクトホール９の形成と同時に、第１のＴＦＴのゲート絶縁膜５及び層間絶縁膜７にゲートコンタクトホールを新たに形成し、さらに、この新たに形成したゲートコンタクトホール及び前記シリコンコンタクトホール９を介して、前記大きくしたゲート電極と前記半導体シリコン薄膜４とを電気的に接続する導電膜を形成するものとする動機付けがあるとはいえない。
　したがって、引用発明において、上記引用文献２、３を参照した当業者が、上記相違点１、２に係る本願発明１の構成とすることは容易になし得たこととはいえない。
ウ　よって、本願発明１は、当業者が引用発明及び引用文献２、３に記載された周知技術に基づいて容易に発明をすることができたものであるとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は、請求項１について上記引用文献１に記載された発明及び上記引用文献２、３に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら、上記のとおり、本願発明１は、当業者が上記引用文献１に記載された発明及び上記引用文献２、３に記載された周知技術に基づいて容易に発明をすることができたものではない。したがって、原査定を維持することはできない。
第６　当審拒絶理由について
１．特許法第３６条第６項第２号について
（１）当審では、請求項１の「前記第２の絶縁膜の少なくとも一部の上方に、前記第１の開口及び前記第２の開口を介して前記第１の導電膜と前記半導体膜とを電気的に接続する第２の導電膜を形成する工程」（以下「工程Ｂ」という。）との記載における、「前記第１の導電膜」と「前記半導体膜」とを電気的に接続することの技術的意味が不明なので、工程Ｂの技術的意義を理解できず、請求項１に係る発明は、明確でないとの拒絶の理由を通知している。
　しかしながら、令和２年７月１６日付けの意見書における、「本願明細書の段落［００２８］には、図１（Ｂ）は液晶表示装置のドライバ等が設けられた周辺部として機能させることができる部分であることが記載されています。また、図１（Ｂ）のレイアウトは、例えば、ダイオード接続されたトランジスタであることは、当業者であれば容易に理解されるものと思料します。つまり、例えば、接続部１６０は、ソース又はドレインの一方とゲートが接続した部分であると言えます。
　そして、接続部１６０は、絶縁膜１０８の半導体膜と重なる部分に開口を形成することと同時に、半導体膜と重ならない部分では絶縁膜１０８だけでなく絶縁膜１０４にも開口を形成することで、絶縁膜１０８と絶縁膜１０４の開口を別々に形成する場合よりも、マスクおよびフォトリソグラフィ工程を削減することができます。そのため半導体装置の製造時間を短縮し、製造コストを抑制することができるという特徴があります。」との主張を踏まえれば、上記「『前記第１の導電膜』と『前記半導体膜』とを電気的に接続すること」の技術的意味は、例えば、ダイオード接続されたトランジスタにおいて、ゲートとソース又はドレインの一方とを電気的に接続することを意味することが明らかになったことから、請求項１に係る発明は明確である。
第７　むすび
　以上のとおり、本願発明１は、当業者が引用文献１に記載された発明及び引用文献２、３に記載された周知技術に基づいて容易に発明をすることができたものではない。
　したがって、原査定の理由及び当審で通知した拒絶理由によっては、本願を拒絶することはできない。　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。