【事件の表示】
　特願２０１９−　　１０９０「半導体装置」拒絶査定不服審判事件〔令和　１年　６月１３日出願公開、特開２０１９−　９２１６６、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２５年１０月３１日（優先権主張平成２４年１１月６日）に出願した特願２０１３−２２６１８５号の一部を平成３１年１月８日に新たな特許出願としたものであって、その手続の経緯の概要は以下のとおりである。
平成３１年　１月３０日　　　上申書
令和　元年１１月１１日付け　拒絶理由通知書
令和　２年　１月　７日　　　意見書・手続補正書
　　　　　　６月　３日付け　拒絶理由通知書（最後）
　　　　　　７月２２日　　　意見書・手続補正書
　　　　　１０月２０日付け　補正却下・拒絶査定
令和　３年　１月１２日　　　審判請求書・手続補正書
　　　　　　２月１７日　　　前置報告書
　　　　　　４月　９日　　　上申書
第２　本件補正
１　令和３年１月１２日の手続補正書による補正（以下、「本件補正」という。）は、令和２年１月７日の手続補正書により補正された特許請求の範囲を、以下のように補正するものである。
〈本件補正前〉
「　　【請求項１】
　第１の電位及び第２の電位の一方を保持する第１のノードと、第１の電位及び第２の電位の他方を保持する第２のノードと、を有する第１の記憶回路部と、
　ゲートが第１の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第１のノードに電気的に接続され、ソース及びドレインの他方が第３のノードに電気的に接続された第１のトランジスタと、
　一方の電極が前記第３のノードに電気的に接続され、他方の電極が前記第２の電位が与えられる配線に電気的に接続された第１の容量素子と、ゲートが前記第３のノードに電気的に接続され、ソース及びドレインの一方が前記第２の電位が与えられる配線に電気的に接続された第２のトランジスタと、
　ゲートが第２の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が前記第２のノードに電気的に接続された第３のトランジスタと、を有する第２の記憶回路部と、を有し、
　前記第１乃至第３のトランジスタは、ｎチャネル型であり、
　前記第１のトランジスタは、酸化物半導体を有する半導体膜、を有し、
　前記第１の記憶回路部は、第３の電位が出力され、
　第１の期間と、前記第１の期間の後の第２の期間と、を有し、
　前記第１の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がロウレベルであり、且つ前記第３の電位がロウレベルであり、
　前記第２の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がハイレベルであり、且つ前記第３の電位がハイレベルであり、
　動作停止期間後の動作再開移行期間において、前記第３のトランジスタをオンにした状態で、前記第１の記憶回路部への電源電圧の供給を再開する半導体装置。
　　【請求項２】
　第１の電位及び第２の電位の一方を保持する第１のノードと、第１の電位及び第２の電位の他方を保持する第２のノードと、を有する第１の記憶回路部と、
　ゲートが第１の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第１のノードに電気的に接続され、ソース及びドレインの他方が第３のノードに電気的に接続された第１のトランジスタと、一方の電極が前記第３のノードに電気的に接続され、他方の電極が前記第２の電位が与えられる配線に電気的に接続された第１の容量素子と、ゲートが前記第３のノードに電気的に接続され、ソース及びドレインの一方が前記第２の電位が与えられる配線に電気的に接続された第２のトランジスタと、
　ゲートが第２の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が前記第２のノードに電気的に接続された第３のトランジスタと、
　ゲートが前記第１の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第２のノードに電気的に接続され、ソース及びドレインの他方が第４のノードに電気的に接続された第４のトランジスタと、
　一方の電極が前記第４のノードに電気的に接続され、他方の電極が前記第２の電位が与えられる配線に電気的に接続された第２の容量素子と、ゲートが前記第４のノードに電気的に接続され、ソース及びドレインの一方が前記第２の電位が与えられる配線に電気的に接続された第５のトランジスタと、
　ゲートが前記第２の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第５のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が前記第１のノードに電気的に接続された第６のトランジスタと、を有する第２の記憶回路部と、を有し、
　前記第１乃至第６のトランジスタは、ｎチャネル型であり、
　前記第１の記憶回路部は、第３の電位が出力され、
　前記第１のトランジスタ及び前記第４のトランジスタは、酸化物半導体を有する半導体膜、を有し、
　第１の期間と、前記第１の期間の後の第２の期間と、を有し、
　前記第１の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がロウレベルであり、且つ前記第３の電位がロウレベルであり、
　前記第２の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がハイレベルであり、且つ前記第３の電位がハイレベルであり、
　動作停止期間後の動作再開移行期間において、前記第３のトランジスタ及び前記第６のトランジスタをオンにした状態で、前記第１の記憶回路部への電源電圧の供給を再開する半導体装置。」
〈本件補正後〉
「　　【請求項
１
　第１の電位及び第２の電位の一方を保持する第１のノードと、第１の電位及び第２の電位の他方を保持する第２のノードと、を有する第１の記憶回路部と、
　ゲートが第１の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第１のノードに電気的に接続され、ソース及びドレインの他方が第３のノードに電気的に接続された第１のトランジスタと、一方の電極が前記第３のノードに電気的に接続され、他方の電極が前記第２の電位が与えられる配線に電気的に接続された第１の容量素子と、ゲートが前記第３のノードに電気的に接続され、ソース及びドレインの一方が前記第２の電位が与えられる配線に電気的に接続された第２のトランジスタと、
　ゲートが第２の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第２のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が前記第２のノードに電気的に接続された第３のトランジスタと、
　ゲートが前記第１の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第２のノードに電気的に接続され、ソース及びドレインの他方が第４のノードに電気的に接続された第４のトランジスタと、
　一方の電極が前記第４のノードに電気的に接続され、他方の電極が前記第２の電位が与えられる配線に電気的に接続された第２の容量素子と、ゲートが前記第４のノードに電気的に接続され、ソース及びドレインの一方が前記第２の電位が与えられる配線に電気的に接続された第５のトランジスタと、
　ゲートが前記第２の制御信号が与えられる配線に電気的に接続され、ソース及びドレインの一方が前記第５のトランジスタのソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が前記第１のノードに電気的に接続された第６のトランジスタと、を有する第２の記憶回路部と、を有し、
　前記第１乃至第６のトランジスタは、ｎチャネル型であり、
　前記第１の記憶回路部は、第３の電位が出力され、
　前記第１のトランジスタ及び前記第４のトランジスタは、酸化物半導体を有する半導体膜、を有し、
　第１の期間と、前記第１の期間の後の第２の期間と、を有し、
　前記第１の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がロウレベルであり、且つ前記第３の電位がロウレベルであり、
　前記第２の期間において、前記第２の制御信号の電位がハイレベ
ル、
の状態で
前記第３のノードの電位が、前記第４のノードの電位より高く、
の状態、又は前記第３のノードの電位が、前記第４のノードの電位より低く、且つ前記第３の電位がロウレベルの状態であり、
　動作停止期間後の動作再開移行期間において、前記第３のトランジスタ及び前記第６のトランジスタをオンにした状態で、前記第１の記憶回路部への電源電圧の供給を再開する半導体装置。」
　なお、下線は補正箇所を示すために審判請求人が付したものである。
２　本件補正は、実質的に、(a)本件補正前の請求項１を削除し、(b)本件補正前の請求項２の「第２の期間」における電位の状態に関する記載を補正するものである。
　以下、前記(b)について詳述する。
（１）　本件補正前は、第１乃至第６のトランジスタを有する第１の記憶回路部と第２の記憶回路部（図２（Ａ））の動作状態の説明として、「第２の期間」において、「第２の制御信号の電位」、「第１の電位」及び「第３の電位」のいずれもが「ハイレベル」であると記載されている。これは、本願図２（Ｂ）に示されるタイミングチャートのＴ１１からＴ１２の期間で「Ｌ」（「第２の制御信号の電位」に対応）、「Ｖ１」（「第１の電位」に対応）及び「Ｑ」（「第３の電位」に対応）がいずれも「ハイレベル」になっていることを説明したものであると認められ、このような電位の状態は、Ｎｏｄｅ＿３がハイレベルとなっており、Ｎｏｄｅ＿４がローレベルとなっていることの結果であると認められる。
（２）他方、本件補正後は、第１乃至第６のトランジスタを有する第１の記憶回路部と第２の記憶回路部（図２（Ａ））の動作状態の説明として、「第３の電位」に関して、
(i)「第３のノードの電位」（Ｎｏｄｅ＿３の電位に対応）が「第４のノードの電位」（Ｎｏｄｅ＿４の電位）より高く、かつ、「第３の電位」（Ｑに対応）が「ハイレベル」である状態と、
(ii)「第３のノードの電位」が「第４のノードの電位」よりも低く、かつ、「第３の電位」が「ロウレベル」の状態と
が説明されている。
　前記(i)の状態は、前記（１）の状態を、Ｎｏｄｅ＿３及びＮｏｄｅ＿４の電位の高低で更に細かく説明したものに他ならない。
　前記(ii)の状態は、図２（Ｂ）には図示されていないが図２（Ａ）の回路図から自明な状態を、新たに説明したものである。
　すなわち、「第２の期間」での「第３の電位」は、「第３のノードの電位」及び「第４のノードの電位」の高低関係によって、「ハイレベル」になる場合と「ロウレベル」になる場合とがあるべきところ、本件補正前には、「第３のノードの電位」と「第４のノードの電位」との大小関係を説明せずに、「第３の電位」が「ハイレベル」であると、説明されていた。本件補正は、該説明を本来あるべき説明に直したものであると認められる。
３　前記２によれば、本件補正は、請求項の削除（前記(a)）及び誤記の訂正（前記(b)）を目的としたものであって、特許法１７条の２第５項１号及び３号の規定に合致するものである。
第３　本願発明の特許性
　前記第２、３のとおり、本件補正の目的は特許法１７条の２第５項１号及び３号に規定するものであるから、以下では、本件補正後の特許請求の範囲に記載された発明が特許要件を満たすかを検討する。
　以下、本件補正後の請求項１に係る発明を「本願発明」という。
１　原査定の理由
　令和２年１０月２０日付け拒絶査定（以下、「原査定」という。）の理由は、概ね、以下のとおりである。
　この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない。
　請求項１及び２には、「前記第２の期間において、前記第２の制御信号の電位がハイレベルであり、前記第１の電位がハイレベルであり、且つ前記第３の電位がハイレベルであり」と記載されている。
　一方、本願の明細書（段落［０１０７］）には、「一例として、図２（Ｂ）では、ノード Ｎｏｄｅ＿３にＨレベルの電位、ノードＮｏｄｅ＿４にＬレベルの電位を保持する構成を示して」おり、電位Ｖ１の復帰後（Ｌ→Ｈ）、出力信号ＱがＬ→Ｈと変化することが示されている（時刻Ｔ１１）。しかしながら、電位Ｖ１の復帰後に出力信号ＱがＨになるのは、上記のＮｏｄｅ＿３＞Ｎｏｄｅ＿４の電位関係が保持されるときのみで、Ｎｏｄｅ＿３＜Ｎｏｄｅ＿４の電位が保持されたとき、出力信号ＱはＬになることは明らかである。
　本願の明細書には、発明の効果として、「電源電圧の供給を停止する前におけるデータの退避及び電源電圧の供給を再開した後におけるデータの復元によって動作遅延の抑制を図る」（段落［００２０］）ことが挙げられており、請求項１に係る発明は、発明の課題を解決するための手段が反映されているとはいえず、発明の詳細な説明に記載した範囲を超えることとなる。
２　サポート要件について
　前記１の原査定の理由（サポート要件）について検討する。
（１）本件補正後の請求項１の「前記第２の期間において、前記第２の制御信号の電位がハイレベル、前記第１の電位がハイレベルの状態で、前記第３のノードの電位が、前記第４のノードの電位より高く、且つ前記第３の電位がハイレベルの状態、又は前記第３のノードの電位が、前記第４のノードの電位より低く、且つ前記第３の電位がロウレベルの状態であり、」との事項は、前記第２、２（１）及び（２）のとおり、図２（Ｂ）に記載された事項ないし図２（Ａ）の回路図から自明の事項であるから、発明の詳細な説明に記載されたに等しい事項である。
　また、請求項１の他の記載も、発明の詳細な説明に記載された事項である。
　そうすると、本願発明は、発明の詳細な説明に記載したものである。
（２）前記（１）に関連し、令和３年２月１７日の前置報告書にて、以下のとおり報告されている。
『「第１の期間」の「第３の電位」は、復元するデータの状態に応じて「ロウレベル」または「ハイレベル」になるため、「第２の期間」の記載に対応しておらず、上記一つの状態に対する動作のみでは、本願の課題である、「電源電圧の供給を停止する前におけるデータの退避及び電源電圧の供給を再開した後におけるデータの復元」（段落［００２０］）を実現することができない。
　したがって、請求項１に係る発明は、発明の課題を解決するための手段が反映されているとはいえず、発明の詳細な説明に記載したものでない。』
　しかしながら、発明の詳細な説明の「
期間Ｐ３の動作停止期間では、電源電圧の供給を停止したまま
配線ＱをＬレベルの信号とし
時刻Ｔ１１で、配線Ｖ１をＨレベルとし、電源電圧の供給を再開する。この時、ノードＮｏｄｅ＿３及びノードＮｏｄｅ＿４の電位は、
記憶回路部２００に復元され
すなわち、配線Ｑは、Ｈレベルの信号となる
　したがって、報告の理由は当たらない。
３　むすび
　前記２のとおり、本願発明は特許法３６条６項１号の規定を満たし、原査定の理由によっては、本願を拒絶することはできない。
　他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。