【事件の表示】
　特願２０１６−１１８２１８「半導体装置」拒絶査定不服審判事件〔平成２９年１２月２１日出願公開、特開２０１７−２２４６８５、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２８年６月１４日の出願であって，その手続の経緯は以下のとおりである。
令和元年　　７月　１日付け：拒絶理由通知書
令和元年　　８月２３日　　：意見書の提出
令和元年　　９月１２日付け：拒絶査定
令和元年　１２月１１日　　：審判請求書及び手続補正書の提出
令和２年　　８月　５日付け：拒絶理由通知（当審）
令和２年　１０月　７日　　：意見書及び手続補正書の提出
第２　原査定の概要
　原査定（令和元年９月１２日付け拒絶査定）の概要は，本願の請求項１〜６に係る発明は，以下の引用文献１〜４に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用文献１．特開２０１５−１８５７４２号公報
引用文献２．特開２０１１−２３８６８１号公報
引用文献３．特開２０１４−１０３３７６号公報
引用文献４．国際公開第２０１６／０３０９６６号
第３　当審拒絶理由通知の概要
　当審拒絶理由通知（令和２年８月５日付け拒絶理由通知）の概要は，次のとおりである。
（理由１）本願の請求項１〜６に係る発明は，以下の引用例１に記載された発明及び引用例２〜４に記載された技術的事項に基づき当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
（理由２）本願の請求項２における「前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬ」との記載，及び，本願の請求項６における「請求項１乃至６のいずれかに記載の半導体装置」との記載は不明確であるから，本願の特許請求の範囲の記載は特許法３６条６項２号の規定を満たしていない。
引用例１．特開２０１６−７２３５９号公報
引用例２．特開２０１４−１０３３７６号公報（原査定の引用文献３）
引用例３．特開２０１１−２３８６８１号公報（原査定の引用文献２）
引用例４．国際公開第２０１６／０３０９６６号（原査定の引用文献４）
第４　本願発明
　本願の請求項１〜５に係る発明（以下，それぞれ「本願発明１」〜「本願発明５」という。）は，令和２年１０月７日提出の手続補正書により補正された特許請求の範囲の請求項１〜５に記載された事項により特定される発明であり，そのうちの本願発明１は以下のとおりである。
「第１導電型のドリフト層（１７）と，
　前記ドリフト層の一方の表層部に形成された第２導電型のベース層（１１）及びアノード層（２１）と，
　前記ベース層に選択的に形成されたエミッタ層（１３）と，
　前記ドリフト層の他方の表層部に形成される第２導電型のコレクタ層（１４）と第１導電型のカソード層（２２）と，を備え，
　前記エミッタ層，前記ベース層，前記ドリフト層，及び前記コレクタ層によってＩＧＢＴとして動作するＩＧＢＴ領域（１０）が形成され，前記ＩＧＢＴ領域に隣接して，前記アノード層，前記ドリフト層，及び前記カソード層によってダイオードとして動作するダイオード領域（２０）が形成された半導体基板（５０）を備え，
　前記半導体基板において，さらに，前記ＩＧＢＴ領域及び前記ダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に，前記アノード層と同電位の電圧が印加され，前記アノード層よりも形成深さの深い第２導電型のガードリング（３０）が前記ドリフト層の一方の表層部に形成され，
　前記ＩＧＢＴ領域と前記ダイオード領域とは，前記素子領域において，交互にストライプ状に配列されており，前記素子領域における前記ストライプ状の配列の両端には，前記ＩＧＢＴ領域が設けられており，
　前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記カソード層と前記ガードリングとは，前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし，前記半導体基板の厚みをｄとしたとき，Ｌ／ｄ≧１．５を満たす位置に形成され，
　前記アノード層は，当該アノード層の表層部に形成され，前記ドリフト層に蓄積されたキャリアを抜き取るための，前記アノード層よりも高不純物濃度のアノードコンタクト層（１６ｂ）を有し，
　前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かってＬ／ｄ≧１．５を満たす位置で終端しており，
　前記アノードコンタクト層は，前記アノード層内において，前記カソード層の終端位置よりも前記素子領域内側に形成される半導体装置。」
　本願発明２〜５は本願発明１を減縮した発明である。
第５　引用例の記載と引用発明
１．引用例１について
　当審拒絶理由通知で引用された引用例１には，次の記載がある。（下線は当審による。以下同じ。）
【００１３】
（第１実施例）
　以下，実施例について添付図面を参照して説明する。本実施例に係る半導体装置は，ＲＣ−ＩＧＢＴであり，ＩＧＢＴとしての機能と，ＦＷＤ（フリーホイールダイオードFree Wheeling Diode）としての機能とを有している。ＩＧＢＴおよびＦＷＤは逆並列の状態で配置されており，逆導通型の半導体装置が形成されている。
【００１４】
　図１〜図３に示すように，実施例に係る半導体装置１は，半導体基板１０と，半導体基板１０の表面に形成された表面電極１１と，半導体基板１０の裏面に形成された裏面電極１２とを備えている。なお，本明細書では，図面に示すようにｘ方向，ｙ方向，およびｚ方向を規定する。ｚ方向は半導体基板１０の厚み方向である。ｙ方向は，ｚ方向に直交する第１方向である。ｘ方向は，ｙ方向及びｚ方向に直交する第２方向である。
【００１５】
　図１に示すように，半導体基板１０は，平面視において略矩形状に形成されている。半導体基板１０は，シリコン（Ｓｉ）により形成されている。他の例では，半導体基板１０は，炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等により形成されていてもよい。参照番号２はＩＧＢＴ構造が形成されている領域であり，参照番号３はダイオード構造が形成されている領域である。参照番号１ａ，１ｂは，ＩＧＢＴ領域２とダイオード領域３が形成されているアクティブ領域である。半導体基板１０は，２つのアクティブ領域１ａ及び１ｂを有している。
各アクティブ領域１ａ，１ｂでは，半導体基板１０の表面を平面視したときに，ＩＧＢＴ領域２とダイオード領域３がｙ方向（第１方向）に交互に繰り返して並置されている。各ＩＧＢＴ領域２および各ダイオード領域３は，ｘ方向（第２方向）に長い。複数のＩＧＢＴ領域２と複数のダイオード領域３が，平面視においてストライプ状に並んでいる
【００１６】
　ｘ方向は，ＩＧＢＴ領域２およびダイオード領域３の長手方向に対応する。ｙ方向は，ＩＧＢＴ領域２およびダイオード領域３の短手方向に対応する。ｘ方向において，アクティブ領域１ａのダイオード領域３とアクティブ領域１ｂのダイオード領域３が周辺領域４を介して隣り合っている。また，ｘ方向において，アクティブ領域１ａのＩＧＢＴ領域２とアクティブ領域１ｂのＩＧＢＴ領域２が周辺領域４を介して隣り合っている。
【００１７】
　
周辺領域４は，複数のＩＧＢＴ領域２と複数のダイオード領域３の周囲に形成されている。周辺領域４は，ｘ方向およびｙ方向に延びている。周辺領域４は，ＩＧＢＴ領域２とダイオード領域３の長手方向（ｘ方向）の端部に隣接している。周辺領域４のｙ方向に延びる部分が，ＩＧＢＴ領域２とダイオード領域３の長手方向（ｘ方向）の端部に隣接している
【００１８】
　半導体基板１０の内部には半導体素子が形成されている。ＩＧＢＴ領域２内の半導体基板１０には，縦型のＩＧＢＴ構造が形成されている。ダイオード領域３内の半導体基板１０には，縦型のダイオード構造が形成されている。ＩＧＢＴとダイオードは，隣接して形成されており，逆導通型の半導体装置が形成されている。
【００１９】
　
ＩＧＢＴ領域２は，図２に示すように，半導体基板１０の表面側に形成されたｎ型のエミッタ領域２１と，半導体基板１０の表面側に形成されたｐ型のボディ領域２２と，半導体基板１０の裏面側に形成されたｐ型のコレクタ領域２３とを備えている。また，ＩＧＢＴ領域２は，ボディ領域２２とコレクタ領域２３の間に形成されたｎ型のドリフト領域５０およびバッファ領域５１を備えている
【００２０】
　エミッタ領域２１およびボディ領域２２は，半導体基板１０の表面に露出しており，表面電極１１に接続されている。エミッタ領域２１は，半導体基板１０の表面に露出する範囲に島状に形成されている。エミッタ領域２１は，不純物濃度が高い。エミッタ領域２１は，表面電極１１に対してオーミック接続され，表面電極１１に導通している。
【００２１】
　ボディ領域２２は，ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを備えている。ボディコンタクト領域２２ａは，半導体基板１０の表面に露出する範囲に島状に形成されている。ボディコンタクト領域２２ａは，２つのエミッタ領域２１の間に形成されている。ボディコンタクト領域２２ａは，不純物濃度が高い。ボディコンタクト領域２２ａは，表面電極１１に対してオーミック接続され，表面電極１１に導通している。
【００２２】
　低濃度ボディ領域２２ｂは，エミッタ領域２１およびボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂの不純物濃度は，ボディコンタクト領域２２ａの不純物濃度より低い。低濃度ボディ領域２２ｂによってエミッタ領域２１がドリフト領域５０から分離されている。
【００２３】
　ＩＧＢＴ領域２内のドリフト領域５０（ＩＧＢＴドリフト領域）は，ボディ領域２２の下側に形成されている。ドリフト領域５０は，不純物濃度が低い。ＩＧＢＴ領域２内のバッファ領域５１は，ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は，ドリフト領域５０の不純物濃度より高い。
【００２４】
　コレクタ領域２３は，半導体基板１０の裏面に露出しており，裏面電極１２に接続されている。コレクタ領域２３は，バッファ領域５１の下側に形成されている。コレクタ領域２３は，不純物濃度が高い。コレクタ領域２３は，裏面電極１２に対してオーミック接続され，裏面電極１２に導通している。
【００２５】
　また，ＩＧＢＴ領域２は，複数のトレンチゲート６０を備えている。トレンチゲート６０は，トレンチ６１と，トレンチ６１の内面に形成されたゲート絶縁膜６２と，トレンチ６１の内部に形成されたゲート電極６３とを備えている。
【００２６】
　複数のトレンチゲート６０は，ｙ方向に間隔をあけて並んで形成されている。トレンチ６１は，半導体基板１０の表面側に形成されている。トレンチ６１は，半導体基板１０の表面から深さ方向（ｚ方向）に延びている。トレンチ６１は，エミッタ領域２１およびボディ領域２２を貫通してドリフト領域５０の内部まで延びている。ゲート絶縁膜６２はトレンチ６１の内面を被覆している。ゲート絶縁膜６２に接する範囲にエミッタ領域２１およびボディ領域２２が形成されている。ゲート絶縁膜６２は，例えば二酸化ケイ素（ＳｉＯ２）から形成されている。ゲート絶縁膜６２の内側には，ゲート電極６３が充填されている。ゲート電極６３は，ゲート絶縁膜６２により半導体基板１０から絶縁されている。ゲート電極６３は，例えばアルミニウムやポリシリコンから形成されている。
【００２７】
　ゲート電極６３の表面には，絶縁膜６４が形成されている。絶縁膜６４は，ゲート電極６３と表面電極１１の間に形成されており，ゲート電極６３と表面電極１１を絶縁している。
【００２８】
　ＩＧＢＴ領域２内のエミッタ領域２１，ボディ領域２２，ドリフト領域５０，バッファ領域５１，コレクタ領域２３，および，トレンチゲート６０によってＩＧＢＴが形成されている。
【００２９】
　
ダイオード領域３は，図２と図３に示すように，半導体基板１０の表面側に形成されたｐ型のアノード領域３１と，半導体基板１０の裏面側に形成されたｎ型のカソード領域３２とを備えている。また，ダイオード領域３は，アノード領域３１とカソード領域３２の間に形成されたｎ型のドリフト領域５０およびバッファ領域５１を備えている
【００３０】
　
アノード領域３１は，半導体基板１０の表面に露出しており，表面電極１１に接続され，表面電極１１に導通している。アノード領域３１は，アノードコンタクト領域３１ａと低濃度アノード領域３１ｂを備えている。アノードコンタクト領域３１ａは，半導体基板１０の表面に露出する範囲に島状に形成されている。アノードコンタクト領域３１ａは，不純物濃度が高い。アノードコンタクト領域３１ａは，表面電極１１に対してオーミック接続されている
【００３１】
　低濃度アノード領域３１ｂは，アノードコンタクト領域３１ａの下側および側方に形成されており，アノードコンタクト領域３１ａを囲んでいる。低濃度アノード領域３１ｂの不純物濃度は，アノードコンタクト領域３１ａの不純物濃度より低い。
【００３２】
　ダイオード領域３内のドリフト領域５０（ダイオードドリフト領域）は，アノード領域３１の下側に形成されている。ドリフト領域５０は，不純物濃度が低い。ダイオード領域３内のバッファ領域５１は，ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は，ドリフト領域５０の不純物濃度より高い。
【００３３】
　カソード領域３２は，半導体基板１０の裏面に露出しており，裏面電極１２に接続されている。カソード領域３２は，バッファ領域５１の下側に形成されている。カソード領域３２は，不純物濃度が高い。カソード領域３２は，裏面電極１２に対してオーミック接続され，裏面電極１２に導通している。
【００３４】
　また，ダイオード領域３は，複数のダミートレンチゲート７０を備えている。ダミートレンチゲート７０は，トレンチ７１と，トレンチ７１の内面に形成されたゲート絶縁膜７２と，トレンチ７１の内部に形成されたゲート電極７３とを備えている。
【００３５】
　複数のダミートレンチゲート７０は，ｙ方向に間隔をあけて並んで形成されている。トレンチ７１は，半導体基板１０の表面側に形成されている。トレンチ７１は，半導体基板１０の表面から深さ方向（ｚ方向）に延びている。トレンチ７１は，アノード領域３１を貫通してドリフト領域５０の内部まで延びている。ゲート絶縁膜７２はトレンチ７１の内面を被覆している。ゲート絶縁膜７２は，例えば二酸化ケイ素（ＳｉＯ２）から形成されている。ゲート絶縁膜７２の内側には，ゲート電極７３が充填されている。ゲート電極７３は，ゲート絶縁膜７２により半導体基板１０から絶縁されている。ゲート電極７３は，例えばアルミニウムやポリシリコンから形成されている。
【００３６】
　ゲート電極７３の表面には，絶縁膜７４が形成されている。絶縁膜７４は，ゲート電極７３と表面電極１１の間に形成されており，ゲート電極７３と表面電極１１を絶縁している。
【００３７】
　ダイオード領域３内のアノード領域３１，ドリフト領域５０，バッファ領域５１，および，カソード領域３２によってダイオードが形成されている。
【００３８】
　
周辺領域４は，図２と図３に示すように，半導体基板１０の表面側に形成されたｐ型のウェル領域４１と，半導体基板１０の裏面側に形成されたｐ型の裏面領域４２とを備えている
【００３９】
　
ウェル領域４１は，半導体基板１０の表面に露出しており，表面電極１１に接続されている
ウェル領域４１は，半導体基板１０の深さ方向（ｚ方向）において，ＩＧＢＴ領域２のボディ領域２２およびダイオード領域３のアノード領域３１よりも深い位置まで形成されている
【００４０】
　周辺領域４内のドリフト領域５０（周辺ドリフト領域）は，ウェル領域４１の下側および側方に形成されており，ウェル領域４１を囲んでいる。ドリフト領域５０は，不純物濃度が低い。周辺領域４内のバッファ領域５１は，ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は，ドリフト領域５０の不純物濃度より高い。
【００４１】
　裏面領域４２は，半導体基板１０の裏面に露出しており，裏面電極１２に接続されている。裏面領域４２は，バッファ領域５１の下側に形成されている。裏面領域４２は，不純物濃度が高い。裏面領域４２は，裏面電極１２に対してオーミック接続されている。
【００４２】
　半導体基板１０の表面に形成された表面電極１１は，エミッタ領域２１，ボディ領域２２，アノード領域３１，および，ウェル領域４１に対する電極として機能する。半導体基板１０の裏面に形成された裏面電極１２は，コレクタ領域２３，カソード領域３２，および，裏面領域４２に対する電極として機能する。表面電極１１および裏面電極１２は，例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等の導電性を有する金属により形成されている。
【００４３】
　ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）において，ＩＧＢＴ領域２内のコレクタ領域２３とダイオード領域３内のカソード領域３２は，隣接している。コレクタ領域２３とカソード領域３２は，ｙ方向に並んでいる。コレクタ領域２３とカソード領域３２の境界部は，ＩＧＢＴ領域２とダイオード領域３の境界部に対応している。すなわち，半導体基板１０の裏面にコレクタ領域２３が露出している領域がＩＧＢＴ領域２であり，半導体基板１０の裏面にカソード領域３２が露出している領域がダイオード領域３である。なお，ＩＧＢＴ領域２とダイオード領域３の境界部には，トレンチゲート６０が形成されている。
【００４４】
　また，ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）において，ＩＧＢＴ領域２の隣に周辺領域４が形成されている。ＩＧＢＴ領域２の短手方向（ｙ方向）において，ウェル領域４１は，ＩＧＢＴ領域２のトレンチゲート６０の隣に形成されている。ウェル領域４１は，トレンチゲート６０から間隔をあけた位置に形成されている。なお，ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）は，ＩＧＢＴ領域２とダイオード領域３が交互に並置された方向である。
【００４５】
　
ＩＧＢＴ領域２内のドリフト領域５０（ＩＧＢＴドリフト領域），ダイオード領域３内のドリフト領域５０（ダイオードドリフト領域），および，周辺領域４内のドリフト領域５０（周辺ドリフト領域）は，略同じ不純物濃度を有し，互いに繋がっており，連続する半導体領域である。すなわち，ドリフト領域５０は，ＩＧＢＴ領域２，ダイオード領域３，および，周辺領域４にわたって形成されている
「【００５５】
　続いて，ダイオードの動作について説明する。表面電極１１と裏面電極１２の間に，表面電極１１がプラスとなる電圧（すなわち，順電圧）を印加すると，ダイオードがオンする。これによって，表面電極１１から，アノード領域３１，ドリフト領域５０，及び，カソード領域３２を介して，裏面電極１２に電流が流れる。
【００５６】
　ダイオードがオンしているときに，キャリア（ホール）が，アノード領域３１からドリフト領域５０を経由してカソード領域３２に向かって移動する。また，ＩＧＢＴ領域２のボディ領域２２のうちのダイオード領域３に近い部分，ドリフト領域５０のうちのダイオード領域３に近い部分が寄生ダイオードとして動作する場合がある。この場合，ボディ領域２２からドリフト領域５０に注入されたキャリア（ホール）は，ドリフト領域５０を経由してカソード領域３２に向かって移動する。このように，ダイオードがオンしているときに，ドリフト領域５０内にキャリアが蓄積する。
【００５７】
　続いて，ダイオードに印加されている電圧が順電圧から逆電圧に切り換わる場合を説明する。すなわち，表面電極１１と裏面電極１２の間に，裏面電極１２がプラスとなる電圧（すなわち，逆電圧）が印加させる場合を説明する。その場合は，ダイオードが逆回復動作する。逆回復動作では，順電圧印加時にドリフト領域５０内に蓄積していたホールが表面電極１１に排出され，順電圧印加時にドリフト領域５０内に蓄積していた電子が裏面電極１２に排出される。
【００５８】
　ダイオードが逆回復動作するときに，ドリフト領域５０から表面電極１１に排出される多量のホールの一部は，アノード領域３１を介して表面電極１１に流れる。また，ダイオード領域３の長手方向においてアノード領域３１に隣接する位置にウェル領域４１が形成されているので，ドリフト領域５０から表面電極１１に排出される多量のホールの一部が，ウェル領域４１を介して表面電極１１に流れる。
【００５９】
　本実施例ではドリフト領域５０内に結晶欠陥領域１００が形成されているので，ダイオードが逆回復動作するときに，ドリフト領域５０から表面電極１１に排出される多量のホールは，ドリフト領域５０内の結晶欠陥領域１００を通過する。結晶欠陥領域１００では結晶欠陥がキャリアの再結合中心として機能するので，結晶欠陥領域１００を通過する多量のホールの一部が電子と再結合して消滅する。このように，結晶欠陥領域１００の存在によりホールが消滅するので，ドリフト領域５０からアノード領域３１を介して表面電極１１に排出されるホールの量が少なくなる。これにより，ダイオードが逆回復動作するときに生じる逆回復動電流が抑制される。
【００６０】
　また，上記の半導体装置１では，結晶欠陥領域１００がダイオード領域３の長手方向に沿って，ダイオード領域３内のドリフト領域５０から周辺領域４内のドリフト領域５０にまで連続して延びている。そして，結晶欠陥領域１００がダイオード領域３の長手方向に延び，ウェル領域４１と重なる位置まで周辺領域４に侵入している。これにより，半導体基板１０の深さ方向において結晶欠陥領域１００とウェル領域４１が重なるように，結晶欠陥領域１００の範囲が拡大されている。その結果，ホールがドリフト領域５０からウェル領域４１を介して表面電極１１に排出される経路にも，結晶欠陥領域１００が存在している。そのため，ドリフト領域５０からウェル領域４１に流れ込む多量のホールは，結晶欠陥領域１００を通過する。これにより，ドリフト領域５０からウェル領域４１に流れ込むホールが結晶欠陥領域１００において消滅する。その結果，ドリフト領域５０からウェル領域４１を介して表面電極１１に排出されるホールの量が少なくなる。これにより，ダイオードが逆回復動作するときにウェル領域４１に流れ込むホールの量が少なくなり，逆回復動電流が抑制され，リカバリ耐量が向上する。」
　引用例１の図１として，以下の図面が示されている。
　引用例１の図２として，以下の図面が示されている。
　引用例１の図３として，以下の図面が示されている。
（２）摘記事項の整理
　以上によれば，引用例１には以下の事項が記載されているものと理解できる。
ア　半導体基板１０に，ＩＧＢＴ領域２とダイオード領域３が，短手方向に交互に繰り返して並置され，平面視においてストライプ状に並んでいること。また，上記繰り返しの両端には，ＩＧＢＴ領域２が設けられていること。（段落［００１５］及び図１）
イ　ＩＧＢＴ領域２は，半導体基板１０の表面側に形成されたｎ型のエミッタ領域２１及びｐ型のボディ領域２２と，半導体基板１０の裏面側に形成されたｐ型のコレクタ領域とを備えていること。（段落［００１９］）
ウ　ダイオード領域２は，半導体基板の表面側に形成されたｐ型のアノード領域３１と，半導体基板の裏面側に形成されたｎ型のカソード領域３２とを備えていること。（段落［００２９］）
エ　ボディ領域２２とコレクタ領域２３の間，かつ，アノード領域３１とカソード領域３２の間に，ｎ型のドリフト領域５０を備えること。（段落［００１９］，［００２９］，［００４５］及び図２）
オ　アノード領域３１は，アノードコンタクト領域３１ａと低濃度アノード領域３１ｂを備え，アノードコンタクト領域３１ａは，半導体基板の表面に露出する範囲に島状に形成され，表面電極１１にオーミック接続されていること。（段落［００３０］）
カ　複数のＩＧＢＴ領域２と複数のダイオード領域３の周囲に形成され，ＩＧＢＴ領域２とダイオード領域３の長手方向の端部に隣接する周辺領域４を備えること。（段落［００１７］及び図１）
キ　周辺領域４は，半導体基板の表面側に形成されたｐ型のウェル領域４１を備えること。当該ウェル領域４１は，表面電極１１に接続され，アノード領域３１よりも半導体基板１０の深い位置まで形成されていること。（段落［００３８］，［００３９］）
ク　ダイオード領域３の長手方向の断面において，カソード領域３２をウェル領域４１のダイオード領域３側の端部から所定の距離だけ離して形成すること。（図３）
ケ　カソード領域３２が，ダイオード領域３の長手方向の断面において，ウェル領域４１からダイオード領域の内側に向かって所定の距離だけ退いた位置で終端していること。（図３）
コ　アノード領域３内に形成されるアノードコンタクト領域３１ａが，ダイオード領域３の長手方向の断面において，ウェル領域４１に接して形成されること。（図３）
（３）引用発明１
上記ア〜コによれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
「半導体基板１０の表面側に形成されたｎ型のエミッタ領域２１及びｐ型のボディ領域２２と，前記半導体基板１０の裏面側に形成されたｐ型のコレクタ領域とを備えるＩＧＢＴ領域２と，
　前記半導体基板１０の表面側に形成されたｐ型のアノード領域３１と，前記半導体基板１０の裏面側に形成されたｎ型のカソード領域３２とを備えるダイオード領域２と，
　前記ボディ領域２２と前記コレクタ領域２３の間，かつ，前記アノード領域３１と前記カソード領域３２の間に設けられたｎ型のドリフト領域５０と，
　複数の前記ＩＧＢＴ領域２と複数の前記ダイオード領域３の周囲に形成され，前記ＩＧＢＴ領域２と前記ダイオード領域３の長手方向の端部に隣接する周辺領域４と，
　を備える半導体装置１であって，
　前記周辺領域４は，半導体基板の表面側に形成されたｐ型のウェル領域４１を備え，当該ウェル領域４１は，表面電極１１に接続され，アノード領域３１よりも半導体基板１０の深い位置まで形成され，
　前記ＩＧＢＴ領域２と前記ダイオード領域３は，前記半導体基板１０上に短手方向に交互に繰り返してストライプ状に並置されており，上記繰り返しの両端には，前記ＩＧＢＴ領域２が設けられており，
　前記ダイオード領域３の長手方向の断面において，前記カソード領域３２を前記ウェル領域４１の前記ダイオード領域３側の端部から所定の距離だけ離して形成され，
　前記アノード領域３１は，アノードコンタクト領域３１ａと低濃度アノード領域３１ｂを備え，前記アノードコンタクト領域３１ａは，前記半導体基板１０の表面に露出する範囲に島状に形成され，前記表面電極１１にオーミック接続されており，
　前記カソード領域は，前記ダイオード領域３の長手方向の断面において，前記ウェル領域４１から前記ダイオード領域３の内側に向かって所定の距離だけ退いた位置で終端しており，
　前記アノード領域３内に形成される前記アノードコンタクト領域３１ａが，前記ダイオード領域３の長手方向の断面において，前記ウェル領域４１に接して形成される，
　半導体装置１。」
２．引用例２の記載
　当審拒絶理由通知で引用された引用例２には，次の記載がある。
「【００３９】
　［第６の実施の形態］ 
　次に，図８を参照して，第６の実施の形態に係る半導体装置を説明する。図８は，第６の実施の形態に係る半導体装置を示す図１のＢ−Ｂ’断面図である。第６の実施の形態に係るダイオード領域Ｒ３においては，
図８に示すように，カソード層１４は境界Ｂから所定距離Ｄ２だけ離れて形成される
【００４０】
　上記のように第６の実施の形態においては，
カソード層１４は境界Ｂから所定距離Ｄ２だけ離れている。よって，第６の実施の形態は，第４の実施の形態よりも終端領域Ｒ４における高注入のダイオードの発生を抑制できる
　引用例２の図８として，以下の図面が示されている。
３．引用例３の記載
　当審拒絶理由通知で引用された引用例３には，次の記載がある。
「【０００５】
　このような半導体装置において，ｎ型ドリフト層Ｊ１のうちｐ型ディープウェル層Ｊ６の下方に配置される部分の
裏面が全域ｎ+型不純物領域Ｊ７とされると，リカバリ時，つまり順方向バイアスが掛かりｐ型ディープウェル層Ｊ６からホールが注入されてダイオード動作する際に，ｐ型ディープウェル層Ｊ６からのホールの注入が過多となって耐量が低下して破壊に至る可能性がある
図４に示すように，ｎ型ドリフト層Ｊ１のうちｐ型ディープウェル層Ｊ６の下方に配置される部分の裏面をｐ+型不純物領域Ｊ５とすることで，ｐ型ディープウェル層Ｊ６からのホールの注入を抑制し，耐量を向上させている
　引用例３の図４として，以下の図面が示されている。
４．引用例４の記載
　当審拒絶理由通知で引用された引用例４には，次の記載がある。
「［００１８］
　コレクタ層３２は，活性領域Ｒ２とダイオード領域Ｒ３の境界からダイオード領域Ｒ３の方へ距離Ｗ１だけ伸びている。カソード層４２の端部４２ａは，平面視で活性領域Ｒ２から離れる方向に，当該境界から距離Ｗ１だけ後退している。この距離Ｗ１を後退距離と称することがある。
「［００２３］
　しかしながら，実際には活性領域Ｒ２も電流に寄与する。この点について図３を参照して説明する。図３は，回路記号を付加した半導体素子の一部断面図である。還流モードにおいては，ダイオードＤ１に加えて，Ｐ＋コンタクト領域１８，ベース領域１４，キャリアストア領域１２，基板１０及びカソード層４２で構成されるダイオードＤ２にも電流が流れる。従って還流モードにおいては，ダイオードＤ１の電流にダイオードＤ２の電流が重畳される。
［００２４］
　下面電極３４の電位が上面電極２４の電位より高くなると徐々にキャリアが掃けてゆき，ダイオードのオフ動作(リカバリ動作)が始まる。ダイオードＤ２が順バイアスしている間は，下面電極３４から上面電極２４へリカバリ電流が流れる。その後，ダイオードＤ２の順バイアスが無くなり，基板１０内部のキャリアが無くなるとオフ状態となる。
［００２５］
　このように，活性領域Ｒ２のベース領域１４とＰ＋コンタクト領域１８はアノードとして動作してしまう。ダイオードＤ２による電流を抑制するためにはベース領域１４とＰ＋コンタクト領域１８の不純物濃度を下げれば良い。しかし，ベース領域１４はｎチャネルＭＯＳＦＥＴのしきい値電圧を決める部分であるから，容易に低濃度化できない。また，Ｐ＋コンタクト領域１８は，コンタクト抵抗を下げるために高濃度である必要があるから，容易に低濃度化できない。アノードとして働くベース領域１４とＰ＋コンタクト領域１８の不純物濃度が高いと，リカバリ時に基板１０に多数のキャリアが残るため，リカバリ電流が大きくなってしまう。
［００２６］
　本発明の実施の形態１では，
リカバリ電流が大きくなることを防止するために，カソード層４２を平面視で活性領域Ｒ２から離した。従って寄生ＰＩＮダイオードであるダイオードＤ２のｉ層の長さを長くすることができる。具体的には，基板の厚みをｄとするとｉ層の長さを√(ｄ２＋Ｗ１２)とすることができる
リカバリ電流を小さくすることで，Ｅｏｎ，Ｅｒｒなどのスイッチング損失が低下し，破壊耐量が向上する
［００２７］
　本発明の実施の形態１に係る半導体素子は，活性領域Ｒ２の上面側に，アノード層４０よりも不純物濃度が高い第２導電型の高濃度領域が形成された場合に，その高濃度領域がリカバリ電流を増大させることを抑制する。実施の形態１では，ベース領域１４とＰ＋コンタクト領域１８が高濃度領域である。しかしながら，ベース領域１４とＰ＋コンタクト領域１８のいずれか一方が高濃度領域であってもよいし，ベース領域とＰ＋コンタクト領域以外の領域を高濃度領域としてもよい。
［００２８］
　次に，後退距離Ｗ１について検討する。図４は，後退距離Ｗ１と還流モードにおける基板１０のキャリア濃度との関係を示すグラフである。図４は，１次元のダイオードの基板（ｉ層）の長さに後退距離を反映させたモデルを用いたシミュレーション結果を示す。このシミュレーション結果から，後退距離Ｗ１を大きくすることで，基板のキャリア濃度が下がることが分かる。
特に，後退距離Ｗ１を基板厚みｄの１．５倍以上にすると，Ｗ１＝０の場合と比べて基板中央でのキャリア濃度を約半分にできるので，リカバリ電流を十分に低減できる
　引用例４の図３として，以下の図面が示されている。
第６　対比・判断
１．本願発明１と引用発明１との一致点及び相違点
　本願発明１と引用発明１を比較する。
ア　引用発明１における「ｎ型」及び「ｐ型」は，本願発明１における「第１導電型」及び「第２導電型」に相当する。
イ　引用発明１における「ドリフト領域５０」が本願発明１における「ドリフト層（１７）」に相当し，以下同様に，「ボディ領域２２」が「ベース層（１１）」に，「低濃度アノード領域３１ｂ」が「アノード層（２１）」に，「エミッタ領域２１」が「エミッタ層（１３）」に，「コレクタ領域２３」が「コレクタ層（１４）」に，「カソード領域３２」が「カソード層（２２）」に，「ＩＧＢＴ領域２」が「ＩＧＢＴ領域（１０）」に，「ダイオード領域３」が「ダイオード領域（２０）」に，「半導体基板１０」が「半導体基板（５０）に，「周辺領域４」が「外周領域」に，「半導体装置１」が「半導体装置」に，それぞれ相当する。
ウ　引用発明１における「ｐ型のウェル領域４１」は，「半導体基板１０の表面側の」「周辺領域４」に形成され，「表面電極１１」によって「アノード領域３１」と接続されており，かつ，「アノード領域３１」よりも「半導体基板１０」の深い位置まで形成された領域であるから，本願発明１における「第２導電型のガードリング（３０）」に相当し，両者はともに，「前記ＩＧＢＴ領域及び前記ダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に，前記アノード層と同電位の電圧が印加され，前記アノード層よりも形成深さの深い」「前記ドリフト層の一方の表層部に形成され」た点で一致する。
エ　本願発明１の「ＩＧＢＴ領域（１０）」及び「ダイオード領域（２０）」と引用発明１の「ＩＧＢＴ領域２」及び「ダイオード領域３」は，ともに「前記素子領域において，交互にストライプ状に配列されており，前記素子領域における前記ストライプ状の配列の両端には前記ＩＧＢＴ領域が設けられて」いる点で一致する。
オ　引用発明１の「アノードコンタクト領域３１ａ」は，「アノード領域３１」において「低濃度アノード領域３１ｂ」よりも高不純物濃度の領域であり，「前記半導体基板１０の表面に露出する範囲に島状に形成され，前記表面電極１１にオーミック接続されている」領域である。ここで，引用例１の段落【００５７】には，ダイオードが逆回復動作をするときには，「ドリフト領域５０内に蓄積していたホールが表面電極１１に排出され」との記載があるから，引用発明１の「アノードコンタクト領域３１ａ」は，「ドリフト領域５０内に蓄積したホール」を「排出する」ための領域であるといえる。そうすると，引用発明１の「アノードコンタクト領域３１ａ」は本願発明１における「アノードコンタクト層（１６ｂ）」に相当し，両者はともに「当該アノード層の表層部に形成され，前記ドリフト層に蓄積されたキャリアを抜き取るための，前記アノード層よりも高不純物濃度」である点で一致する。
カ　引用発明１の「前記ダイオード領域３の長手方向の断面において」との事項は，本願発明１の「前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において」との事項に相当する。そうすると，本願発明１と引用発明１とは，「前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記カソード層と前記ガードリングとは，前記カソード層と前記ガードリングとの間の距離」が「所定の距離となる位置に形成され」ている点で共通する。
キ　引用発明１における「アノードコンタクト領域３１ａ」は「アノード領域３１」内に形成されたものであること，及び上記カから，本願発明１と引用発明１とは，「前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かって所定の距離だけ離れた位置で終端しており，
　前記アノードコンタクト層は，前記アノード層内に形成される」点で共通する。
　以上によれば，本願発明１と引用発明１の一致点，相違点は以下のとおりである。
＜一致点＞
「第１導電型のドリフト層（１７）と， 
　前記ドリフト層の一方の表層部に形成された第２導電型のベース層（１１）及びアノード層（２１）と，
　前記ベース層に選択的に形成されたエミッタ層（１３）と，
　前記ドリフト層の他方の表層部に形成される第２導電型のコレクタ層（１４）と第１導電型のカソード層（２２）と，を備え，
　前記エミッタ層，前記ベース層，前記ドリフト層，及び前記コレクタ層によってＩＧＢＴとして動作するＩＧＢＴ領域（１０）が形成され，前記ＩＧＢＴ領域に隣接して，前記アノード層，前記ドリフト層，及び前記カソード層によってダイオードとして動作するダイオード領域（２０）が形成された半導体基板（５０）を備え，
　前記半導体基板において，さらに，前記ＩＧＢＴ領域及び前記ダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に，前記アノード層と同電位の電圧が印加され，前記アノード層よりも形成深さの深い第２導電型のガードリング（３０）が前記ドリフト層の一方の表層部に形成され，
　前記ＩＧＢＴ領域と前記ダイオード領域とは，前記素子領域において，交互にストライプ状に配列されており，前記素子領域における前記ストライプ状の配列の両端には，前記ＩＧＢＴ領域が設けられており，
　前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記カソード層と前記ガードリングとは，前記カソード層と前記ガードリングとの間の距離が所定の距離となる位置に形成されており，　
　前記アノード層は，当該アノード層の表層部に形成され，前記ドリフト層に蓄積されたキャリアを抜き取るための，前記アノード層よりも高不純物濃度のアノードコンタクト層（１６ｂ）を有し，
　前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かって所定の距離だけ離れた位置で終端しており，
　前記アノードコンタクト層は，前記アノード層内に形成される，
半導体装置。」である点。
＜相違点１＞
　本願発明１では「前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記カソード層と前記ガードリングとは，前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし，前記半導体基板の厚みをｄとしたとき，Ｌ／ｄ≧１．５を満たす位置に形成され」ているのに対し，引用発明１では，「カソード領域３２」（カソード層）と「ウェル領域４１」（ガードリング）との間の距離が所定の距離となる位置に形成されることは特定されているものの，上記Ｌ及びｄにより具体的に特定されていない点。
＜相違点２＞
　本願発明１では，「前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かってＬ／ｄ≧１．５を満たす位置で終端しており，」「前記アノードコンタクト層は，前記アノード層内において，前記カソード層の終端位置よりも前記素子領域内側に形成される」のに対し，引用発明１では，「カソード領域２２」（カソード層）の終端位置が「ウェル領域４１」（ガードリング）から「素子領域内側に向かってＬ／ｄ≧１．５を満たす位置」であり，「アノードコンタクト領域３１ａ」（アノード層）が前記「カソード領域の終端位置よりも前記素子領域内側に形成される」ことが特定されていない点。
２．相違点に対する判断
　事案に鑑み，まず相違点２について検討する。
ア　引用例２及び引用例３の記載によれば（上記第５の２．及び３．を参照。），ガードリング層やディープウェル層等の周辺領域にあるｐ型層からのホール注入を抑制し耐量を向上するために，これらのｐ型層とダイオード領域にあるｎ型カソード層を所定距離だけ離して形成する技術は，当業者に周知の技術である。
イ　上記の周知技術に照らすと，引用発明１において「前記ダイオード領域３の長手方向の断面において，前記カソード領域３２を前記ウェル領域４１の前記ダイオード領域３側の端部から所定の距離だけ離して形成され」との構成の技術的意義は，周辺領域からドリフト層へのホール注入を抑制することであるといえる。
ウ　一方，引用例４（上記第５の４．を参照。）には，ベース領域１４とＰ＋コンタクト領域１８を含む活性領域Ｒ２をアノードとする寄生ダイオードＤ２による電流を抑制し，リカバリ電流を小さくするために，後退距離Ｗ１を基板厚みｄの１．５倍以上とする技術が記載されている。ここで，後退距離Ｗ１とは，活性領域Ｒ２とダイオード領域Ｒ３の境界からカソード層４２の端部が平面視で活性領域Ｒ２から離れる方向に後退した距離を意味し（段落［００１８］），本願発明１における「前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値」「Ｌ」に相当する。
エ　引用発明１と引用例４は，フリーホイールダイオードに隣接する領域のｐ型層をアノードとし，ダイオード領域のカソード層をカソードとする寄生ダイオードによるホール注入を抑制する技術である点で一致し，ダイオード領域と隣接領域との境界から，ダイオード領域側にカソード層を後退させた構造である点でも一致する。そうすると，引用発明１において，「カソード領域２２」（カソード層）の終端位置を「ウェル領域４１」（ガードリング）から「素子領域内側に向かってＬ／ｄ≧１．５を満たす位置」とすることは，上記引用例２〜４から当業者が容易に想到し得たことであるといえる。
オ　しかしながら，引用発明１の「アノードコンタクト領域３１ａ」を「カソード領域２２」の上記終端位置よりも「ダイオード領域３」の内側に形成することは，引用例２〜４のいずれにも記載も示唆もされていない。よって，引用発明１において上記相違点２に係る構成とすることは，当業者が容易になし得たこととはいえない。
カ　したがって，上記相違点１について判断するまでもなく，本願発明１は，引用発明１及び引用例２〜４記載の技術事項に基づいて当業者が容易に発明をすることができたものではない。
３．本願発明２〜５について
　本願発明２〜５も，上記相違点２に係る構成，すなわち，「前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かってＬ／ｄ≧１．５を満たす位置で終端しており」との構成を備えるものであるから，本願発明１と同じ理由により，引用発明１及び引用例２〜４に記載された技術的事項に基づいて当業者が容易に発明できたものとはいえない。
４．まとめ
　以上のとおり，本願発明１〜５は，引用発明１及び引用例２〜４に記載された技術的事項に基づいて当業者が容易に発明をすることができたものとはいえない。
第７　原査定についての判断
１．引用文献１の記載と引用発明Ａ
　原査定の拒絶の理由に引用された引用文献１には，次の記載がある。
「【００１８】
  図１に示されるように，
半導体装置は，セル領域１と，このセル領域１を囲む外周領域２とを備えている
【００１９】
  
セル領域１は，図１および図２に示されるように，ＩＧＢＴ素子が形成されたＩＧＢＴ領域１ａおよびダイオード素子が形成されたダイオード領域１ｂが交互に形成された構成とされている
【００２０】
  具体的には，
これらＩＧＢＴ領域１ａおよびダイオード領域１ｂ（セル領域１）は，ドリフト層１１として機能するＮ−型の半導体基板１０に形成されている
ＩＧＢＴ領域１ａおよびダイオード領域１ｂは，半導体基板１０の一面１０ａの一方向（図１中紙面上下方向）に沿って延設され，延設方向と直交する方向に交互に形成されている
【００２１】
  
ドリフト層１１上（半導体基板１０の一面１０ａ側）には，不純物濃度が約１．０×１０１７ｃｍ３とされたＰ型のベース層１２が形成されている
【００２２】
  なお，本実施形態では，複数のトレンチ１３は，半導体基板１０の一面１０ａの面方向のうちの一方向（図２中紙面奥行き方向）に沿って等間隔に形成されている。また，半導体基板１０の一面１０ａは，ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
【００２３】
  ベース層１２は，ＩＧＢＴ領域１ａでは，チャネル領域として機能する。そして，
チャネル領域としてのベース層１２（ＩＧＢＴ領域１ａのベース層１２）には，Ｎ＋型のエミッタ領域１４と，エミッタ領域１４に挟まれるようにＰ＋型のボディ領域１５とが形成されている
「【００３０】
  そして，
ＩＧＢＴ領域１ａでは，ＦＳ層２０を挟んでドリフト層１１と反対側にＰ型のコレクタ層２１が形成され，ダイオード領域１ｂでは，ＦＳ層２０を挟んでドリフト層１１と反対側にＮ型のカソード層２２が形成されている。つまり，ＩＧＢＴ領域１ａとダイオード領域１ｂとは，半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画されている
【００３１】
  なお，本実施形態では，
半導体基板１０の他面１０ｂは，コレクタ層２１およびカソード層２２によって構成されている
【００３２】
  また，上記のように，
半導体基板１０には，一面１０ａ側にベース層１２が形成され，他面１０ｂ側にコレクタ層２１およびカソード層２２が形成されている
【００３３】
  コレクタ層２１およびカソード層２２上（半導体基板１０の他面１０ｂ）には下部電極２３が形成されている。この下部電極２３は，ＩＧＢＴ領域１ａにおいてはコレクタ電極として機能し，ダイオード領域１ｂにおいてはカソード電極として機能するものである。
【００３４】
  そして，上記のように構成されていることにより，
ダイオード領域１ｂにおいては，ベース層１２をアノードとし，ドリフト層１１，ＦＳ層２０，カソード層２２をカソードとしてＰＮ接合されたダイオード素子が構成される
【００３５】
  また，半導体基板１０の一面１０ａ側（表層部）には，ダメージ領域２４が形成されている。具体的には，ダメージ領域２４は，ダイオード領域１ｂに形成されていると共に，当該ダイオード領域１ｂからＩＧＢＴ領域１ａに渡って形成されている。つまり，ダメージ領域２４は，ダイオード領域１ｂおよびＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側の部分に形成されている。これにより，ＩＧＢＴ領域１ａにおけるドリフト層１１のホール（過剰キャリア）がＩＧＢＴ領域１ａに形成されたダメージ領域２４と再結合して消滅するため，ＩＧＢＴ領域１ａからダイオード領域１ｂにホールが注入されることを抑制できる。」
「【００４５】
  
外周領域２は，図６に示されるように，半導体基板１０の一面１０ａ側に複数のＰ型のガードリング２５が多重リング構造として形成されている
最もセル領域１側に形成されるガードリング２５は，ダイオード領域１ｂのベース層１２と接するように形成されている
　引用文献１の図１として，以下の図面が示されている。
引用文献１の図２として，以下の図面が示されている。
引用文献１の図６として，以下の図面が示されている
　以上によれば，引用文献１には次の発明（以下「引用発明Ａ」という。）が記載されているものと認められる。
「ＩＧＢＴ素子が形成されたＩＧＢＴ領域１ａと，ダイオード素子が形成されたダイオード領域１ｂが交互に形成されたセル領域１と，前記セル領域１を囲む外周領域２とを備える半導体装置であって，
　Ｎ−型のドリフト層１１として機能する半導体基板１０と，
　前記半導体基板の一面１０ａ側に形成されたＰ型のベース層１２と，
　前記ＩＧＢＴ領域の前記Ｐ型のベース層１２に形成されたＮ＋型のエミッタ領域１４と，
　前記半導体基板１０の他面１０ｂ側に形成されたＰ型のコレクタ層２１及びＮ型のカソード層２２と，
　前記ＩＧＢＴ領域は，前記エミッタ領域１４，前記ベース層１２，前記ドリフト層１１，及び前記コレクタ層２１を備え，
　前記ダイオード領域において，前記ベース層１２をアノードとし，前記ドリフト層１１及び前記カソード層２２をカソードとしてＰＮ接合されたダイオード素子が形成され，
　前記外周領域２における前記半導体基板１０の一面１０ａ側に，前記ダイオード領域１ｂの前記ベース層１２と接し，前記ダイオード領域１ｂの前記ベース層１２よりも形成深さの深い，Ｐ型のガードリング２５が形成され，
　前記ＩＧＢＴ領域１ａと前記ダイオード領域１ｂとは，半導体基板１０の一面１０ａの一方向に沿って延設され，延設方向と直交する方向に交互に形成され，当該交互の配列の両端には，前記ＩＧＢＴ領域１ａが設けられている，
　半導体装置。」
２．引用文献２〜４の記載
　上記第２及び第３に示したとおり，拒絶査定において引用された引用文献２〜４は当審拒絶理由通知で引用された引用例３，２，４とそれぞれ同一であるから，引用文献２〜４の記載は，上記第５の２．〜４．に記載したとおりである。
３．本願発明１と引用発明Ａの対比と判断
（１）一致点及び相違点
　本願発明１と引用発明Ａを比較する。
・引用発明Ａにおける「Ｎ−型ドリフト層１１」が，本願発明１における「第１導電型のドリフト層（１７）」に相当し，以下同様に，「ＩＧＢＴ領域１ａのＰ型ベース層１２」が「第２導電型のベース層（１１）」に，「ダイオード領域１ｂのＰ型ベース層」が「アノード層（２１）」に，「Ｎ＋エミッタ領域１４」が「エミッタ層（１３）」に，「Ｐ型のコレクタ層２１」が「第２導電型のコレクタ層（１４）」に，「Ｎ型のカソード層２２」が「第１導電型のカソード層（２２）」に，「ＩＧＢＴ領域１ａ」が「ＩＧＢＴ領域（１０）」に，「ダイオード領域１ｂ」が「ダイオード領域（２０）」に，「外周領域２」が「外周領域」に，「半導体基板１０」が「半導体基板（５０）」に，「Ｐ型のガードリング２５」が「第２導電型のガードリング（３０）」に，それぞれ相当する。
・本願発明１と引用発明Ａは，ともに「前記ＩＧＢＴ領域と前記ダイオード領域とは，前記素子領域において，交互にストライプ状に配列されており，前記素子領域における前記ストライプ状の配列の両端には，前記ＩＧＢＴ領域が設けられて」いる点で一致する。
　以上によれば，本願発明１と引用発明Ａの一致点及び相違点は以下のとおりである。
＜一致点＞
「第１導電型のドリフト層（１７）と，
　前記ドリフト層の一方の表層部に形成された第２導電型のベース層（１１）及びアノード層（２１）と，
　前記ベース層に選択的に形成されたエミッタ層（１３）と，
　前記ドリフト層の他方の表層部に形成される第２導電型のコレクタ層（１４）と第１導電型のカソード層（２２）と，を備え，
　前記エミッタ層，前記ベース層，前記ドリフト層，及び前記コレクタ層によってＩＧＢＴとして動作するＩＧＢＴ領域（１０）が形成され，前記ＩＧＢＴ領域に隣接して，前記アノード層，前記ドリフト層，及び前記カソード層によってダイオードとして動作するダイオード領域（２０）が形成された半導体基板（５０）を備え，
　前記半導体基板において，さらに，前記ＩＧＢＴ領域及び前記ダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に，前記アノード層と同電位の電圧が印加され，前記アノード層よりも形成深さの深い第２導電型のガードリング（３０）が前記ドリフト層の一方の表層部に形成され，
　前記ＩＧＢＴ領域と前記ダイオード領域とは，前記素子領域において，交互にストライプ状に配列されており，前記素子領域における前記ストライプ状の配列の両端には，前記ＩＧＢＴ領域が設けられている，
半導体装置。」である点。
＜相違点ａ＞
　本願発明１では，「前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記カソード層と前記ガードリングとは，前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし，前記半導体基板の厚みをｄとしたとき，Ｌ／ｄ≧１．５を満たす位置に形成され」ているのに対し，引用発明Ａでは，「カソード層２２」と「ガードリング２５」の位置関係が上記のように特定されていない点。
＜相違点ｂ＞
本願発明１は，「前記アノード層は，当該アノード層の表層部に形成され，前記ドリフト層に蓄積されたキャリアを抜き取るための，前記アノード層よりも高不純物濃度のアノードコンタクト層（１６ｂ）を有し」ているのに対し，引用発明Ａでは，当該「アノードコンタクト層（１６ｂ）」を有することが特定されていない点。
＜相違点ｃ＞
本願発明１は，「前記カソード層は，前記ＩＧＢＴ領域と前記ダイオード領域との配列方向と平行な前記ダイオード領域の側面において，前記ガードリングから前記素子領域内側に向かってＬ／ｄ≧１．５を満たす位置で終端しており，」「前記アノードコンタクト層は，前記アノード層内において，前記カソード層の終端位置よりも前記素子領域内側に形成される」のに対し，引用発明Ａは，上記のように特定されていない点。
（２）相違点に対する判断
　事案に鑑み，まず相違点ｃについて検討する。
　相違点ｃは，上記第６，１．に示した本願発明１と引用発明１との相違点２と同一であり，上記第６，２．で検討したとおり，引用例２〜４すなわち引用文献２〜４のいずれにも記載も示唆もされていない事項である。
　したがって，他の相違点について判断するまでもなく，本願発明１は引用発明Ａ及び引用文献２〜４から当業者が容易に発明をすることができたものではない。
４．本願発明２〜５について
　本願発明２〜５も，上記相違点ｃに係る構成を備えるものであるから，上記３．（２）で示したのと同様の理由により，引用発明Ａ及び引用文献２〜４から当業者が容易に発明をすることができたものではない。
５．原査定についての判断のまとめ
　以上のとおり，本願発明１〜５は，原査定の拒絶の理由において引用された引用文献１に記載された発明及び引用文献２〜４に記載された技術的事項に基づいて当業者が容易に発明をすることができたものとはいえない。したがって，原査定を維持することはできない。
第８　当審拒絶理由についての判断
　上記第３のとおり，当審では拒絶の理由１（２９条２項）及び理由２（３６条６項２号）の拒絶理由を通知した。
　これに対し，審判請求人は令和２年１０月７日に手続補正書を提出した。当該補正書でした補正により，補正前の請求項１〜６に係る発明は補正後の請求項１〜５に係る発明，すなわち本願発明１〜５となり，上記第６の４．のとおり，本願発明１〜５は，引用発明１及び引用例２〜４に記載された技術的事項に基づいて当業者が容易に発明をすることができたものとはいえないから，拒絶の理由１は解消した。
　また，上記補正により，（１）当該補正前の請求項２の「前記ダメージ領域によってカバーされない前記ガードリングを対象として，前記カソード層と前記ガードリングとは，前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし，前記半導体基板の厚みをｄとしたとき，Ｌ／ｄ≧１．５を満たす位置に形成されている」を，補正後の「前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値Ｌは，前記ダメージ領域によってカバーされない前記ガードリングと，前記カソード層との距離として定められる」とする補正，（２）請求項６を削除する補正がされ，その結果，拒絶の理由２は解消した。
第９　結言
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。