【事件の表示】
　特願２０１６−　４２２９７「半導体装置の製造方法」拒絶査定不服審判事件〔平成２９年　９月　７日出願公開、特開２０１７−１５７７８８、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２８年３月４日の出願であって、その手続の経緯は以下のとおりである。
　平成３１年　１月１１日　　　手続補正書の提出
　令和　元年１１月２６日付け　拒絶理由通知書
　令和　２年　１月３０日　　　意見書、手続補正書の提出
　令和　２年　６月２６日付け　拒絶査定
　令和　２年　９月３０日　　　審判請求書、手続補正書の提出
　
第２　原査定の概要
　原査定（令和２年６月２６日付け拒絶査定）の概要は次のとおりである。
１　（進歩性）この出願の請求項１ないし６に係る発明は、その出願前に日本国内又は外国において、頒布された下記の引用文献に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開２００７−０２７７４８号公報
２．特開２００５−２９４５５４号公報
３．特開２０１４−１５４７９３号公報
２　（実施可能要件）この出願は、発明の詳細な説明が、当業者が請求項５及び６に係る発明を実施することができる程度に明確かつ十分に記載されたものではないから、特許法第３６条第４項第１号に規定する要件を満たしていない。
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から６項までの要件に違反したものとはいえない。
　審判請求時の補正によって請求項１及び４について「前記受光素子形成領域に不純物をイオン注入して
浅い接合を構成する
、前記第二の熱酸化膜に接して
　加えて、上記各補正は、当初明細書の段落【００２４】及び【００３８】、【００３９】に記載されているから、当該各補正は新規事項を追加するものではない。
　そして、下記第４から第６までに示すように、補正後の請求項１ないし６に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　本願請求項１ないし６に係る発明（以下、それぞれ「本願発明１」ないし「本願発明６」という。」）は、令和２年９月３０日付けの手続補正書で補正された特許請求の範囲の請求項１ないし６に記載された事項により特定される発明であり、以下のとおりの発明である。
「【請求項１】
　受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
　前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
　前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、
　前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
　前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
　前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
　前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する第七の工程と、
　前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる第八の工程と、を備えることを特徴とする半導体装置の製造方法。
　　【請求項２】
　前記第二の熱酸化膜は、前記ゲート電極の上面及び側面にも形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
　　【請求項３】
　前記イオン注入により前記ＭＯＳトランジスタ形成領域にも前記不純物が注入され、前記ＭＯＳトランジスタのＬＤＤ領域が形成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
　　【請求項４】
　受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
　前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
　前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、
　前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
　前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
　前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
　前記不純物領域の形成後に、前記第二の熱酸化膜上に、前記第二の熱酸化膜に接して第一の絶縁膜を形成する第七の工程と、
　前記第一の絶縁膜上に第二の絶縁膜を形成する第八の工程と、
　前記第一の絶縁膜をエッチングストッパとして異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記第二の絶縁膜からなるサイドウォールを形成する第九の工程と、を備えることを特徴とする半導体装置の製造方法。
　　【請求項５】
　前記不純物領域の前記シリコン基板の最表面における不純物濃度が１０１９ｃｍ−３以上であり、前記不純物領域の不純物濃度が１０１７ｃｍ−３以下となる前記シリコン基板表面からの深さが１００ｎｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
　　【請求項６】
　前記第二の熱酸化膜の厚さが３０ｎｍ以下であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置の製造方法。」
第５　引用文献、引用発明等
１　引用文献１について
　原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている。（下線は、当審で付した。以下同じ。）
「【技術分野】
【０００１】
　本発明は、半導体素子の製造方法に関し、より詳細には、ＣＭＯＳイメージセンサの製造方法に関する。」
「【００１４】
　図２は、図１のＡ−Ａ’線に沿う断面図で、従来技術に係るＣＭＯＳイメージセンサのフォトダイオード及びトランスファートランジスタを示す図である。」
「【００５２】
　以下、添付の図面を参照して、本発明に係るＣＭＯＳイメージセンサの製造方法を詳細に説明する。
【００５３】
　
図４ａ乃至図４ｊは、本発明に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
【００５４】
　図４ａに示されたように、
高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板２００上に、エピタキシャル工程にて低濃度の第１の導電型（Ｐ-型）エピタキシャル層２０１を形成する。
【００５５】
　ここで、エピタキシャル層２０１は、フォトダイオードにおいて空乏領域を大きく且つ深く形成することによって、光電荷を集めるための低電圧フォトダイオードの能力を増加させると共に、光感度を向上させるためのものである。
【００５６】
　また、
半導体基板２００にフォトダイオード領域、トランジスタ領域
を定め、
【００５７】
　その後、
素子分離膜２０２が形成されたエピタキシャル層２０１の全面に、ゲート絶縁膜２０３と導電層（例えば、高濃度の多結晶シリコン層）を順に堆積させ、選択的に導電層とゲート絶縁膜を除去し、各トランジスタのゲート電極２０４を形成する。
【００５８】
　
ゲート絶縁膜２０３は、熱酸化工程で形成し
【００５９】
　
ゲート電極２０４と半導体基板２００の表面に熱酸化工程を実施し、熱酸化膜（図示せず）を形成する
【００６０】
　また、ゲート電極２０４の幅を従来のゲート電極幅より大きくして、熱酸化膜の厚さ増加量を反映させることができる。
【００６１】
　次に、
ゲート電極２０４を含む半導体基板２００の全面に第１の感光膜２０５を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングする。
【００６２】
　また、
パターニングされた第１の感光膜２０５をマスクとして用いて露出されたフォトダイオード領域に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、第１の低濃度のｎ-型拡散領域２０６を形成する。
【００６３】
　図４ｂに示されたように、
第１の感光膜２０５を全て除去した後、半導体基板２００の全面に第２の感光膜２０７を塗布した後、露光及び現像工程でトランジスタ領域が露出されるようにパターニングする。
【００６４】
　次に、
パターニングされた第２の感光膜２０７をマスクとして用いてエピタキシャル層２０１に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、トランジスタ領域にＬＤＤ構造の第２の低濃度のｎ-型拡散領域２０８を形成する。
【００６５】
　ここで、
フォトダイオード領域の第１の低濃度のｎ-型拡散領域２０６を形成するための不純物イオン注入は、トランジスタ領域の第２の低濃度のｎ-型拡散領域２０８より高いエネルギーをもつイオンを注入することで、より深く形成する。
【００６６】
　図４ｃに示されたように、第２の感光膜２０７を全て除去し、半導体基板２００の全面に化学気相蒸着工程（低圧化学気相蒸着工程）でＯ3−ＴＥＯＳ酸化膜またはＢＰＳＧを堆積させ、バッファ層２０９を形成する。
【００６７】
　バッファ層２０９は、後続する拡散ストッパ膜窒化膜の過度のエッチングに対する工程余裕分を考慮して４００Å〜３０００Åの厚さに形成する。
【００６８】
　また、前記バッファ層２０９は、後続工程で第２の絶縁膜による側壁を形成する時、基板の損傷を防止する。さらに、バッファ層２０９は、不純物のギャザリング層として使われる。すなわち、バッファ層２０９は、後続する高温熱処理中に不純物を吸収するので、不純物が基板に及ぼす影響を顕著に低減させることができる。これにより、暗電流を効果的に低減させることができる。
【００６９】
　図４ｄに示されたように、バッファ層２０９上に第３の感光膜２１０を塗布した後、露光及び現像工程にてフォトダイオード領域にのみ残されるように、選択的にパターニングする。
【００７０】
　次に、パターニングされた第３の感光膜２１０をマスクとして用いてバッファ層２０９を選択的に除去する。
【００７１】
　バッファ層２０９をエッチングするためのエッチングガスとして、シラン（ＳｉＨ4）を使用する。
【００７２】　図４ｅに示されたように、第３の感光膜２１０を全て除去し、
半導体基板２００の全面に化学気相蒸着工程（低圧化学気相蒸着工程）などにてエッチング選択比が異なる第１の絶縁膜２１１と第２の絶縁膜２１２を順に堆積する。
【００７３】
　第１の絶縁膜２１１は酸化膜を約２００Åの厚さで形成し、第２の絶縁膜２１２は窒化膜を使用する。
【００７４】
　酸化膜は熱酸化膜またはＴＥＯＳ系列の酸化膜を使用することもできる。
【００７５】
　図４ｆに示されたように、第１の絶縁膜２１１と第２の絶縁膜２１２のエッチング選択比が異なるという点を用いて、
第２の絶縁膜２１２の全面にエッチバック工程を実施し、ゲート電極２０４の両側面に第２の絶縁膜による側壁２１２ａを形成する。
【００７６】
　このとき、
第２の絶縁膜２１２下部の第１の絶縁膜２１１は、エッチングされずに、そのまま残っている。
【図４ａ】
　図４ａに示されたように、段落【００５７】に記載されたゲート絶縁膜の除去により、ゲート電極２０４の下部以外のゲート絶縁膜２０３は除去されていると認められる。
　そうすると、引用文献１には、以下の発明（以下、「引用発明」という。）が記載されていると認められる。
「高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板２００にフォトダイオード領域、トランジスタ領域を定め、
　半導体基板２００上に、エピタキシャル工程にて低濃度の第１の導電型（Ｐ-型）エピタキシャル層２０１を形成し、
　エピタキシャル層２０１の全面に、熱酸化工程で形成されたゲート絶縁膜２０３と、導電層（高濃度の多結晶シリコン層）を順に堆積させ、選択的に導電層とゲート電極２０４の下部以外のゲート絶縁膜２０３を除去し、各トランジスタのゲート電極２０４を形成する。
　ゲート電極２０４と半導体基板２００の表面に熱酸化工程を実施し、熱酸化膜を形成し、
　ゲート電極２０４を含む半導体基板２００の全面に第１の感光膜２０５を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングし、パターニングされた第１の感光膜２０５をマスクとして用いて露出されたフォトダイオード領域に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、第１の低濃度のｎ-型拡散領域２０６を形成し、
　第１の感光膜２０５を全て除去した後、半導体基板２００の全面に第２の感光膜２０７を塗布した後、露光及び現像工程でトランジスタ領域が露出されるようにパターニングし、パターニングされた第２の感光膜２０７をマスクとして用いてエピタキシャル層２０１に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、トランジスタ領域にＬＤＤ構造の第２の低濃度のｎ-型拡散領域２０８を形成し、
　その際、フォトダイオード領域の第１の低濃度のｎ-型拡散領域２０６を形成するための不純物イオン注入は、トランジスタ領域の第２の低濃度のｎ-型拡散領域２０８より高いエネルギーをもつイオンを注入することで、より深く形成し、
　半導体基板２００の全面に化学気相蒸着工程にてエッチング選択比が異なる第１の絶縁膜２１１と第２の絶縁膜２１２を順に堆積し、
　第２の絶縁膜２１２の全面にエッチバック工程を実施し、ゲート電極２０４の両側面に第２の絶縁膜による側壁２１２ａを形成し、その際、第２の絶縁膜２１２下部の第１の絶縁膜２１１は、エッチングされずに、そのまま残る、
　ことを特徴とする、ＣＭＯＳイメージセンサの製造方法。」
　
２　引用文献２について
　原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。
「【０００１】
　本発明は、ビデオカメラ、デジタルカメラ、カメラ付き携帯電話器などに用いられる固体撮像素子およびその製造方法に関し、さらに詳述すれば、閾値電圧変調方式のＭＯＳ型イメージセンサなどの固体撮像素子およびその製造方法に関する。」
「【００４７】
　図３Ａ〜図３Ｃは、それぞれ、図１および図２のＭＯＳ型イメージセンサ１０の各製造工程を示す断面図である。なお、この断面図は、図１のＡ−Ａ線に沿った断面図に対応している。
・・・中　略・・・
【００５４】
　次に、図示は省略するが、マスクパターン膜３４を除去した後、シリコン基板１１の全面にわたって表面を熱酸化してゲート絶縁膜２１を形成する。
【００５５】
　その後、図３Ｂ（ｆ）に示すように、ホールポケット領域３の上方域におけるゲート絶縁膜２１上に、ホールポケット領域３の表面よりも広い面積でこのホールポケット領域３全体を覆うリング状のゲート電極２２を形成する。リング状のゲート電極２２は、リング状のホールポケット領域３と同心状態で、ゲート電極２２の中心側にホールポケット領域３が接近した状態になるように形成される。
【００５６】
　次いで、図３Ｂ（ｇ）に示すように、ゲート絶縁膜２１をウェットエッチング加工によって除去して、ｐ型ウェル領域１５の表面およびウェル分離領域１７の表面を露出させる。このとき、ゲート絶縁膜２１は、ゲート電極２２をマスクとしてエッチング除去されるために、ゲート電極２２の下方においてのみ残存した状態になる。
【００５７】
　次に、図３Ｂ（ｈ）に示すように、シリコン基板１１の表面の全面にわたって８００℃のドライＯ２酸化により熱酸化して絶縁膜２３を形成する。このときの絶縁膜２３の膜厚は約２００オングストロームであり、ｐ型基板１１の全面における膜厚ばらつきは約５オングストローム以内に制御される。この場合、ゲート電極２２の上面および側壁にも熱酸化膜２３が形成されるが、この熱酸化膜２３は、形成されるＭＯＳトランジスタの特性には影響を与えず、また、ゲート電極２２に側壁に形成されるサイドウォール加工時のプラズマダメージに対する保護膜としての機能も同時に果たす。
【００５８】
　続いて、
図３Ｃ（ｉ）に示すように、絶縁膜２３をイオン注入の保護膜として、また、ゲート電極２２をマスクとして、ｎ型不純物をシリコン基板１１の全面に導入して、ｎ型高濃度拡散領域１６を、ゲート電極２２が設けられている領域以外のシリコン基板１１の表層部に形成する。このとき、イオン注入時の平均飛程が絶縁膜２３内部となるようにピーク不純物濃度は約６×１０１８ｃｍ−３とされ、ｎ型不純物領域１６の不純物濃度の極大部が、シリコン基板１１の表面、すなわち、ｎ型不純物領域１６の表面になるようにされ、さらには、その濃度は約３×１０１８ｃｍ−３とされる。
【００５９】
　次に、図３Ｃ（ｊ）に示すように、サイドウォール用のＳｉＯ２などからなるシリコン酸化膜層をシリコン基板１１の全面にわたって形成し、ドライエッチング加工により、ゲート電極２２の側壁にサイドウォール膜２４を形成する。
【００６０】
　その後、図３Ｃ（ｋ）に示すように、シリコン基板１１の全面にわたって層間絶縁膜２９を形成し、ソース領域１６ｂ、ドレイン領域１６ａおよびゲート電極２２にそれぞれ対応するコンタクトホール２５ａ、２６ａおよび２７ａを形成して、ソース電極２５、ドレイン電極２６およびゲート電極２７を形成する。
【００６１】
　これにより、本実施形態のＭＯＳ型イメージセンサが形成される。」
「【００６８】
　さらに、
受光ダイオードの１表面のｎ型不純物領域１６を形成する際に、イオン注入不純物の注入平均飛程を絶縁膜２３内に設定することにより、
、受光領域におけるシリコン基板１１の最表面からシリコン基板１１の深さ方向に不純物濃度勾配を設けることが可能となり、シリコン基板１１最表面ではｎ型高濃度拡散領域１６による表面発生リーク電流を低減することができ、シリコン基板１１の最表面より深い部分であるｎ型高濃度拡散領域１６において、短波長の青色の感度を向上させることができる。
３　引用文献３について
　原査定の拒絶の理由に引用された引用文献３には、図面とともに次の事項が記載されている。
「【技術分野】
【０００１】
本発明は、
浅いｐｎ接合を有する受光素子に関するものであり、特に紫外線のような短波長の光に対する検出感度を向上させた受光素子に関する。
「【発明を実施するための形態】
【００１２】
本発明は、０．３μｍ以下の深さのＰ型拡散層を形成し、浅いｐｎ接合を有するフォトダイオード（受光素子）およびその製造方法に関するものであり、波長の短い紫外線等の光（γ線、Ｘ線等の電磁波を含む）に対する感度を向上させたものである。紫外線は、可視光より波長の短い（波長約４３０ｎｍ以下の）光であり、シリコン半導体の場合、０．３μｍの深さにおいて約５０％強度が低下する。すなわち、紫外線の約５０％は０．３μｍまでの領域で吸収される。紫外線より長い波長である可視光はこれよりもかなり深い領域まで進入する。たとえば、６４０ｎｍの可視光では２．５μｍの深さにおいて約５０％強度が低下する。（図７）（特許文献１）すなわち、可視光以上の光は０．３μｍ以下の浅い領域における吸収割合は小さいので、０．３μｍの以下の浅いｐｎ接合を有するフォトダイオードで発生する光電流は紫外線によるものと考えて良い。以上から、紫外線に対するフォトダイオードの感度を良くするには０．３μｍ以下の浅いｐｎ接合を作製すれば良いことが分かる。
【００１３】
図１および図２は、本発明のフォトダイオードの製造方法を示す図である。本発明のフォトダイオードは単独でも作製可能であるが、図１および図２ではＭＯＳトランジスタと一緒に搭載する製造方法で説明する。Ｎ型シリコン半導体基板１１をＬＯＣＯＳプロセスで素子分離酸化膜１２を形成する。ＬＯＣＯＳ素子分離の代わりにトレンチ分離を用いても良いし、素子分離領域に余裕があれば拡散分離を用いても良い。素子分離酸化膜１２の下に反転防止用の不純物拡散層を形成することもできる。本発明のフォトダイオードはＰ型拡散層を用いたｐｎ接合を利用するので、Ｎ型半導体基板１１においてフォトダイオード形成領域（Ｋ）におけるｎ型（基板１１側）の不純物濃度を調整して、ｎウエル（ｎ型領域）を形成しても良い。あるいは、Ｐ型基板を用いてフォトダイオード形成領域Ｋをｎウエル（ｎ型領域）にすることもできる。
【００１４】
素子分離酸化膜１２を形成後、素子分離領域以外の領域であるフォトダイオード形成領域ＫおよびＭＯＳトランジスタ形成領域Ｍにおけるシリコン半導体基板表面を露出させて、ゲート酸化膜１３を形成する。ゲート酸化膜１３の形成前にシリコン半導体基板表面を清浄化するためにフッ酸、硫酸、塩酸、アンモニア水、過酸化水素水、あるいはこれらの混合溶液等を用いた洗浄を行なった後、８５０℃〜１０００℃の温度でゲート酸化を行なう。ゲート酸化はドライ酸化（ドライO2を使用）、ウエット酸化（wetO2を使用）、パイロジェニック酸化（H2＋O2を使用）等があり、これらに不活性ガス（N2、He、Ar等）や塩素系ガス（たとえば、ＨＣｌ）等を混合しても良い。これらのゲート前洗浄やゲート酸化によって、シリコン半導体基板表面の欠陥発生を抑制・除去でき、また界面準位を１０１１／ｃｍ２以下に低減でき、さらにゲート酸化膜中の固定電荷や欠陥を防止することができる。この結果、ＭＯＳトランジスタの特性を改善できるだけでなく、フォトダイオードの特性を良好にすることができる。尚、ゲート酸化膜の厚みは、たとえば１０ｎｍ〜５０ｎｍである。
【００１５】
ゲート酸化膜１３を形成後、多結晶シリコン膜、各種シリサイド膜（ＷＳｉｘ膜、ＴｉＳｉｘ膜等）あるいは各種金属膜（Ｍｏ、Ｗ等）等の導電体膜をＣＶＤ法やＰＶＤ法で積層し、必要な場合はリン（Ｐ）等をドープして（多結晶シリコン膜は導電性が向上する）、パターニングしてゲート電極膜１４や中間配線層を形成する。導電体膜の厚みは、たとえば１００ｎｍ〜５００ｎｍである。このとき、フォトダイオード形成領域Ｋに積層している多結晶シリコン膜等も除去しておく。多結晶シリコン膜等のエッチングはウエットエッチングまたはドライエッチングで行なうが、下地のゲート酸化膜１３と多結晶シリコン膜等とのエッチング選択比を上げてゲート酸化膜１３を全部エッチングしないようにする。たとえば、５ｎｍ〜３０ｎｍは残すようにする。ゲート酸化膜１３を全部エッチングしてしまうとその下地のシリコン半導体基板表面が露出して、シリコン半導体基板表面およびその近傍に欠陥が生じる。また、この後のプロセスにおいてＣＶＤ等でシリコン酸化膜等の絶縁膜を積層するので、ゲート酸化膜が全部エッチング除去された所は界面準位が高くなる。これらは、特にフォトダイオードの特性を劣化させるので好ましくない。｛図１（ａ）｝尚、ＭＯＳトランジスタ等を形成しない場合は、多結晶シリコン膜等を形成する必要はなく、ゲート酸化膜（この場合は、ゲート酸化膜とは呼ばないが）１３をエッチングしないで、直接ゲート酸化膜上にＣＶＤ等でシリコン酸化膜等の絶縁膜を積層するので上記の問題は発生しない。
【００１６】
次にＭＯＳトランジスタ領域Ｍにソース・ドレインのＬＤＤ（Lightly  Doped  Drain）形成用のイオン注入を行なう。このイオン注入時には、フォトダイオード領域Ｋにはフォトレジスト等でマスクしてイオン注入しないようにする。PMOSトランジスタの場合は、ボロンイオン（Ｂ＋）等をイオン注入し、ＮＭＯSトランジスタの場合はヒ素イオン（Ａｓ＋）やリンイオン（Ｐ＋）等をイオン注入する。｛図１（ｂ）｝このイオン注入の後で不純物イオン活性化または拡散のための熱処理を行なっても良い。これらの処理によって、ＬＤＤ用のソース・ドレイン１５が形成される。
【００１７】
次に、ＣＶＤ法やＰＶＤ法により絶縁膜１６を積層する。この絶縁膜１６はゲート電極１４の側壁絶縁膜（サイドウォール絶縁膜とも言う）｛図２（ｄ）の１７｝となるので、絶縁膜１６の厚みは側壁絶縁膜１７の幅によって決定されるが、概ね２００ｎｍ〜５００ｎｍの厚みである。絶縁膜１６は、たとえばシリコン酸化膜（ＳｉＯｘ膜）、シリコン酸窒化膜（ＳｉＯｘＮｙ膜）、あるいはシリコン窒化膜（ＳｉＮｙ膜）である。｛図１（ｃ）｝絶縁膜１６の積層後、緻密化用に熱処理を行なうこともできる。シリコン酸化膜（ＳｉＯｘ膜）の場合は、たとえばＳｉＨ4およびＯ２の化学気相反応により形成することができる。
【００１８】
絶縁膜１６を形成後、フォトダイオード領域Ｋおよび絶縁膜１６を残したい領域にフォトレジスト膜でマスキングして、ＭＯＳトランジスタ領域Ｍにおける絶縁膜１６を異方性エッチングでエッチングする。この結果ゲート電極１４の側壁に側壁絶縁膜（サイドウォール絶縁膜）１７が形成される。（尚、酸化膜の場合は、側壁酸化膜（サイドウォール酸化膜）という。）マスキングしたフォトレジスト膜を除去した後、ＭＯＳ領域および所望の場所にソース・ドレイン形成用の高濃度の不純物イオン（Ｐ型またはＮ型）をイオン注入する。このとき、フォトダイオード領域Ｋおよびイオン注入したくない領域はフォトレジスト膜でマスキングすることが望ましい。特にフォトダイオード領域Ｋ（この領域をカバーしている絶縁膜１６も含む）にはＮ型不純物イオンをイオン注入しないようにする。また、Ｐ型不純物イオンについてもフォトダイオード領域Ｋにおいてゲート酸化膜１３の下のシリコン半導体にはイオン注入しないようにすることが望ましい。これらのイオン注入およびその後の熱処理により、Ｐ型またはＮ型のソース・ドレイン１８が形成される。イオン注入後熱処理前にフォトダイオード領域Ｋ等をマスキングしていたフォトレジスト膜は除去する。｛図２（ｄ）｝
【００１９】
次に
フォトダイオード領域Ｋにおいて、絶縁膜１６およびゲート酸化膜１３を通して半導体基板表面およびその近傍にＰ型不純物イオンであるボロン（Ｂ＋）をイオン注入する。このイオン注入によって、シリコン半導体基板内の表面付近にイオン注入層１９が形成される。
このイオン注入において、イオン注入の濃度ピーク（いわゆる、イオン注入の飛程）は絶縁膜１６およびゲート酸化膜１３内に存在し、かつシリコン半導体基板１１内にもイオン注入されるようにする。この結果、シリコン半導体基板１１におけるＰ型不純物（Ｂ）濃度は、シリコン半導体基板１１の表面（ゲート酸化膜１３とシリコン半導体基板１１との界面）で最も高くなり、そのＰ型不純物濃度を１０１９／ｃｍ３〜１０１７／ｃｍ３とし、かつイオン注入時のＰ型不純物イオンの深さを０．２μｍ以下とする。
【００２０】
図３はゲート酸化膜１３を２０ｎｍ、絶縁膜１６にＣＶＤ（化学的気相成長）法によるシリコン酸化膜を３００ｎｍ形成し、９００℃３０分間窒素雰囲気下で緻密化処理をした後、ボロンイオン（Ｂ＋）を加速エネルギー６０ｋｅＶでドーズ量１．５×１０１６／ｃｍ２イオン注入した直後のＢ不純物濃度プロファイルを示す。シリコン基板表面（シリコン基板１１とゲート酸化膜１３との界面）のＢ濃度は約１０１９／ｃｍ３であり、イオン注入深さは０．２０μｍである。これを９００℃３０分間窒素雰囲気下で熱処理した後のＢ不純物濃度プロファイルが図４である。シリコン酸化膜（ゲート酸化膜１３＋絶縁膜１６）内のＢ不純物濃度は余り変化がないが、シリコン基板内ではＢが拡散し、シリコン基板表面のＢ濃度は２×１０１８／ｃｍ３で、Ｂ拡散層の深さ（ｐｎ接合深さ）は０．２９μｍとなる。」
「【００２５】
以上説明した様に、本発明は、
０．３μｍ以下の浅い接合を有し紫外線に対して受光感度を高めた受光素子に関するもので
絶縁膜を通して、絶縁膜内に不純物ピークを持つとともに半導体基板内に達するようにＰ型イオン注入を行なう。半導体基板表面の不純物濃度は１０１９／ｃｍ３〜１０１７／ｃｍ３であり、かつイオン注入深さは０．２μｍ以下とする。これによって、イオン注入活性化用の熱処理後に０．３μｍ以下の浅い接合を有するフォトダイオードを作製できる。
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明の「フォトダイオード領域」及び「トランジスタ領域」は、本願発明１の「受光素子形成領域」及び「ＭＯＳトランジスタ形成領域」に相当する。
　そして、引用発明の「ＣＭＯＳイメージセンサの製造方法」では、高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板２００にフォトダイオード領域、トランジスタ領域を定め、素子分離膜２０２が形成されたエピタキシャル層２０１の定められた領域にそれぞれフォトダイオードとトランジスタを形成しているから、この「高濃度の第１の導電型（Ｐ++型）多結晶シリコンなどの半導体基板２００」及び「エピタキシャル層２０１」は、本願発明１の「受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板」に相当する。
イ　引用発明の「半導体基板２００上に、エピタキシャル工程にて低濃度の第１の導電型（Ｐ-型）エピタキシャル層２０１を形成し、エピタキシャル層２０１の全面に、熱酸化工程で形成されたゲート絶縁膜２０３」を堆積させる工程と、本願発明１の「受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程」は、受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程である点で共通する。
ウ　引用発明の「導電層（高濃度の多結晶シリコン層）」を堆積する工程は、本願発明１の「前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程」に相当する。
エ　引用発明の「選択的に導電層とゲート電極２０４の下部以外のゲート絶縁膜２０３を除去し、各トランジスタのゲート電極２０４を形成する」工程と、本願発明１の「前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程」とを対比する。
　引用発明では「選択的に導電層」を「除去し」、「ゲート電極２０４を形成する」から、導電層をパターニングしてゲート電極を形成するものであるといえる。
　したがって、本願発明１と引用発明とは、前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成し、前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する工程を備える点で一致する。
オ　引用発明の「ゲート電極２０４と半導体基板２００の表面に熱酸化工程を実施し、熱酸化膜を形成」する工程は、本願発明１の「前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する」工程に相当する。
カ　引用発明の「ゲート電極２０４を含む半導体基板２００の全面に第１の感光膜２０５を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングし、パターニングされた第１の感光膜２０５をマスクとして用いて露出されたフォトダイオード領域に低濃度の第２の導電型（ｎ-型）不純物イオンを注入し、第１の低濃度のｎ-型拡散領域２０６を形成」する工程では、この工程の前に形成された「熱酸化膜」を除去する工程について記載されていないから、「熱酸化膜」は、フォトダイオード領域の半導体基板２００の表面にそのまま残っていると認められる。
　そうすると、引用発明の、この「低濃度の第２の導電型（ｎ-型）不純物イオン」の注入は、「熱酸化膜」を通して行われていると認められる。
　してみると、引用発明のこの工程と、本願発明１の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」とは、前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して不純物領域を形成する工程である点で共通する。
キ　引用発明の「第１の絶縁膜２１１」及び「絶縁膜２１２」は、本願発明１の「絶縁膜」に相当する。
　そうすると、「半導体基板２００の全面に化学気相蒸着工程にてエッチング選択比が異なる第１の絶縁膜２１１と第２の絶縁膜２１２を順に堆積」する工程は、本願発明１の「前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する」工程に対応する。
ク　引用発明の「第２の絶縁膜２１２の全面にエッチバック工程を実施し、ゲート電極２０４の両側面に第２の絶縁膜による側壁２１２ａを形成し、その際、第２の絶縁膜２１２下部の第１の絶縁膜２１１は、エッチングされずに、そのまま残る」工程と、本願発明１の「前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる第八の工程」とを対比する。
　引用発明の「第２の絶縁膜２１２の全面にエッチバック工程を実施し、ゲート電極２０４の両側面に第２の絶縁膜による側壁２１２ａを形成し、その際、第２の絶縁膜２１２下部の第１の絶縁膜２１１は、エッチングされずに、そのまま残る」工程では、エッチバックで絶縁膜２１１はエッチングされずに、そのまま残るからこの、絶縁膜２１１が残ることは、本願発明１の「前記絶縁膜を残存させる」ことに相当する。
　また、引用発明の「第２の絶縁膜による側壁２１２ａ」は、本願発明１の「前記絶縁膜からなるサイドウォール」に相当する。
　そして、引用発明において「エッチバック工程を実施」することは、異方性エッチングを行うことといえるから、本願発明１と引用発明は、異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる工程である点で共通する。
ケ　そして、引用発明の「ＣＭＯＳイメージセンサの製造方法」は、本願発明１の「半導体装置の製造方法」に対応する。
コ　そうすると、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
［一致点］
「受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
　前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
　前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する工程と、
　前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する工程と、
　前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する工程と、
　前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して不純物領域を形成する工程と、
　前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する工程と、
　異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる工程と、を備えることを特徴とする半導体装置の製造方法。」
［相違点１］
　不純物領域を形成する工程について、本願発明１は「浅い接合を構成する不純物領域を形成する第六の工程」であるのに対して、引用発明は、対応する工程で形成されたｎ-型拡散領域２０６について、「浅い接合を構成する」との特定はなされていない点。
［相違点２］
　異方性エッチングについて、本願発明１は「前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行」うのに対して、引用発明は、「エッチバック工程を実施し」、「側壁２１２ａを形成する」工程について、本願発明１の上記のような特定はなされていない点。
（２）相違点についての判断
　事案に鑑み、上記相違点１について先に検討すると、引用発明では、「ｎ-型拡散領域２０６」は、トランジスタ領域のＬＤＤ構造の第２の低濃度のｎ-型拡散領域２０８より深く形成されているから、浅い接合を構成する不純物領域であるとはいえない。
　また、引用文献２には、閾値電圧変調方式のイメージセンサにおいて、絶縁膜を注入保護膜として、イオン注入することにより、シリコン基板の表面の浅い位置に不純物領域を形成し、短波長の青色の感度を向上させることができる旨記載されており、引用文献３には、ｎ型領域に、絶縁膜を通してＰ型不純物イオンをイオン注入することにより、浅い接合を有する紫外線受光素子を形成することができる旨記載されている。
　一方、引用発明は、閾値電圧変調方式のイメージセンサではなく、引用発明において、引用文献２に記載された技術を適用する動機付けはなく、また、引用発明においてｎ−型拡散領域２０６の注入深さについて、紫外線受光素子に係るＰ型不純物イオン注入に関する技術を適用する動機付けもない。
　したがって、他の相違点について判断するまでもなく、本願発明１は、当業者であっても引用発明、引用文献２及び３に記載された公知技術に基づいて容易に発明できたものであるとはいえない。
２　本願発明２及び３について、
　本願発明２及び３は、本願発明１の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を含む発明であるから、本願発明１と同様の理由により、当業者であっても、引用発明、引用文献２及び３に記載された公知技術に基づいて容易に発明できたものであるとはいえない。
３　本願発明４について
　本願発明４は、本願発明１の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」に対応する「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を備えているから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２及び３に記載された公知技術に基づいて容易に発明できたものであるとはいえない。
４　本願発明５及び６は、
　本願発明１の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」もしくは、本願発明４の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を備えているから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２及び３に記載された公知技術に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
１　理由１（特許法第２９条第２項）について
　審判請求時の補正により、本願発明１ないし６は、「前記受光素子形成領域に不純物をイオン注入して
浅い接合を構成する
　したがって、原査定の理由１を維持することはできない。
２　理由２（特許法第３６条第４項第１号）について
　請求項５の「前記不純物領域の前記シリコン基板の最表面における不純物濃度が１０１９ｃｍ−３以上であり、前記不純物領域の不純物濃度が１０１７ｃｍ−３以下となる前記シリコン基板表面からの深さが１００ｎｍ以下であること」について、発明の詳細な説明に、
「【００２８】
　上記のようにして形成された受光素子形成領域ＰＤのボロンの濃度プロファイルを図５に示す。上述のとおり、
受光素子形成領域ＰＤ上の熱酸化膜７の厚さは１０ｎｍ、イオン注入条件は、ＢＦ2，１０ｋｅＶ，５．０×１０13ｃｍ-2
【００２９】
　図５に示すように、
シリコン最表面のボロン濃度は２×１０19ｃｍ-3
ボロン濃度が１０17ｃｍ-3以下となるシリコン表面からの深さは５５ｎｍ
「【００３４】
　本実施形態における受光素子形成領域ＰＤのボロンの濃度プロファイルを図６に示す。上述のとおり、
受光素子形成領域ＰＤ上の熱酸化膜７の厚さは３０ｎｍ、イオン注入条件はＢＦ2，１５ｋｅＶ，５．０×１０14ｃｍ-2
【００３５】
　図６に示すように、
シリコン最表面のボロン濃度は２×１０19ｃｍ-3
ボロン濃度が１０17ｃｍ-3以下となるシリコン表面からの深さは６５ｎｍ
と記載されているように、発明の詳細な説明には、「前記不純物領域の前記シリコン基板の最表面における不純物濃度が１０１９ｃｍ−３以上であり、前記不純物領域の不純物濃度が１０１７ｃｍ−３以下となる前記シリコン基板表面からの深さが１００ｎｍ以下」とする、熱酸化膜の厚さやイオン注入条件が記載されているから、発明の詳細な説明が、当業者が請求項５及び６に係る発明を実施することができる程度に明確かつ十分に記載されたものでないとはいえない。
　したがって、原査定の理由２を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。