(57)【要約】  同期整流コンバータ方式の信頼性を向上させるとともに、直流母線間のコンデンサの小容量化を可能にしたコンバータ装置を得る。  ３相交流電源１の相間電圧を直接比較する電圧比較回路６ａ〜６ｃと、電圧比較回路６ａ〜６ｃの出力信号に基づいて半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎを制御する制御手段とを備えている。制御手段は、回生時に、相間電圧の最も大きい２相を選択し、これら２相のうちの電位が高い方の相と正極端子との間に接続された第１の半導体スイッチと、特定２相のうちの電位が低い方の相と負極端子と間に接続された第２の半導体スイッチとを導通させることにより、直流母線間に接続された負荷からの回生電力を交流電源に返す。
2007122701.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの供給電力を、直流母線間で整流して負荷に供給するコンバータ装置であって、
前記交流電源の各相にアノードが接続された正極側の整流素子と、
前記交流電源の各相にカソードが接続された負極側の整流素子と、
前記正極側および前記負極側の各整流素子の端子間に並列接続された半導体スイッチとを備え、
前記半導体スイッチは、前記正極側の第１の半導体スイッチと、前記負極側の第２の半導体スイッチとを含み、
前記正極側の各整流素子のカソードは、互いに接続されて前記直流母線の正極端子を構成し、
前記負極側の各整流素子のアノードは、互いに接続されて前記直流母線の負極端子を構成するコンバータ装置において、
前記交流電源の相間に直接接続され、相間電圧を直接比較する電圧比較回路と、
前記電圧比較回路の出力信号に基づいて前記半導体スイッチを制御する制御手段とをさらに備え、
前記制御手段は、
回生時にのみ前記半導体スイッチに対し導通指令を出力し、
前記交流電源の相間電圧の最も大きい２相のうちの電位が高い方の相と前記正極端子との間に接続された前記第１の半導体スイッチと、前記交流電源の相間電圧の最も大きい２相のうちの電位が低い方の相と前記負極端子と間に接続された前記第２の半導体スイッチとを導通させることにより、
前記直流母線間に接続された前記負荷からの回生電力を前記交流電源に返すことを特徴とするコンバータ装置。
【請求項２】
前記コンバータ装置の入力端子側に設けられた電流検出器と、
前記電流検出器の出力電圧に基づいて過大電流を判定するための過電流判定用基準電圧生成器および電圧比較回路とを備え、
前記制御手段は、前記電圧比較回路が前記過大電流を判定した場合に、前記半導体スイッチに対する導通指令を遮断するための制御回路を含むことを特徴とする請求項１に記載のコンバータ装置。
【請求項３】
前記制御手段は、前記半導体スイッチに対する導通指令の立上りを遅延させるための立上り遅延回路を含み、
前記立上り遅延回路は、
前記導通指令を遅延させた後に、前記半導体スイッチのドライブ回路に入力し、
前記直流母線の正極端子側および負極端子側に接続された半導体スイッチ、または前記交流電源の特定相に接続された半導体スイッチを導通させた後に、前記交流電源の異なる相に接続された半導体スイッチを導通させる際に、遅延期間を設定することを特徴とする請求項１または請求項２に記載のコンバータ装置。
【請求項４】
前記直流母線間に挿入された蓄電素子と、
前記交流電源が接続される入力端子側に挿入された入力側過大電流防止回路と、
前記電圧比較回路の入力側に挿入された低周波数域通過フィルタとを備え、
前記入力側過大電流防止回路は、インダクタンス特性を有することを特徴とする請求項１から請求項３までのいずれか１項に記載のコンバータ装置。
【請求項５】
前記直流母線間に挿入された半導体スイッチからなる主導通回路と、
前記主導通回路に直列接続された回生抵抗と、
直流母線間電圧を過電圧判定用基準電圧と比較して前記コンバータ装置および前記負荷に過大な電圧が印加されるのを防止するための検出手段と
を備えたことを特徴とする請求項１から請求項４までのいずれか１項に記載のコンバータ装置。
【請求項６】
前記直流母線間に挿入された蓄電素子を備え、
前記制御手段は、
前記第１または第２の半導体スイッチのいずれか一方を導通させた状態で、直流母線電圧または前記交流電源の相電圧のいずれか一方に所定電圧を加算して、前記直流母線電圧と前記交流電源の相電圧とを直接比較し、
前記直流母線電圧と前記交流電源の相電圧との差分電圧が基準電圧以下の場合には、前記第１または第２の半導体スイッチの他方を導通させ、
前記直流母線電圧と前記交流電源の相電圧との差分電圧が前記基準電圧以上の場合には、前記第１または第２の半導体スイッチの他方の導通を禁止することを特徴とする請求項１から請求項５までのいずれか１項に記載のコンバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、たとえばエレベータの運転に使用されるコンバータ装置に関し、特に大容量のコンデンサを必要としないコンデンサレス・コンバータ装置を実用化するうえで要求される信頼性の向上を実現した新規な技術に関するものである。
【背景技術】
【０００２】
従来から、コンデンサレス・コンバータ装置は、種々提案されている（たとえば、特許文献１参照）。
上記特許文献１に記載のパワー回路部（以下、「同期整流回路」または「同期整流コンバータ」という）は、たとえば現在のエレベータに使われている一般的なコンバータとを比較すると、電源回生可能且つ高効率であり、比較的安価且つ小型であり、回生抵抗および入力コイル（インダクタ）が不要である点などから、一般的なダイオードコンバータやトランジスタコンバータよりも優れている。【０００３】
上記同期整流コンバータの動作を概略的に説明すると、受電時（負荷の力行時）には、ダイオードコンバータと同様にダイオード部で整流を行い、回生時には、ダイオードコンバータと同様に、交流電源の最も電圧の高い相と低い相の素子（たとえば、ＩＧＢＴ）を導通させる。【０００４】
したがって、スイッチ（パワー素子）のオンオフ周波数は、電源周波数と同じになる。
同期整流コンバータの回路構成は、トランジスタコンバータと類似しているが、同期整流コンバータの場合は、インダクタが不要でＰＷＭ制御も行わないのに対し、トランジスタコンバータの場合は、入力端子と電源との間に比較的大形なインダクタが設けられており、ＰＷＭ制御（通常、数ｋＨｚ程度）を行う点が異なる。【０００５】
エレベータは設置建物内で無視できない空間を占有しているので、近年では、エレベータの小型化に対する市場ニーズは大きく、これに応えるために、各エレベータメーカは、機械室を不要にした機械室レスエレベータの開発や、昇降路面積当たりの輸送能力を改善した製品の開発を画策している。
特に、機械室レスエレベータの場合には、制御盤を昇降路内（または、昇降路の近傍）に配置することになるので、小型化に対する要求は高い。【０００６】
また、現在の低速エレベータの制御盤では、一般的にダイオードコンバータが用いられており、この方式では回生電力を抵抗で消費している。
しかし、通常のアプリケーションでは、モータの減速時に一時的に発生する回生電力のみを消費するのに対し、エレベータの場合には、かご室が吊されたロープの他端側に吊された釣り合い錘の重量が、かご重量と定格積載重量の半分との合計値と等しくなるように設計されているので、定格積載重量の半分からの重量不均衡分の昇降エネルギーが回生電力として発生する。【０００７】
したがって、エレベータの場合には、継続的に非常に多くの電力を抵抗で消費する必要性が生じることから、回生電力消費用抵抗を設置するために、制御盤内において多大な空間が占有されてしまうことになる。
一方、トランジスタコンバータの場合には、電力回生が可能であるものの、パルス幅変調のキャリア周波数成分（一般に、数ｋＨｚ〜１０ｋＨｚ程度）を十分に低減することのできる比較的大型なインダクタの設置が必要となり、構成が複雑となってコストアップを招くうえ、小型化を実現することが困難である。【０００８】
上記特許文献１に記載のコンデンサレス・インバータ装置は、比較的シンプルな構成で電力回生が可能なことから、回生電力を吸収するための回生抵抗が不要となるうえ、制御が単純なことから簡易的な制御回路で動作させることが可能であり、上記問題を改善することができる。
しかしながら、上記コンデンサレス・インバータ装置を実際に使用するためには、信頼性を改善するために必要な、多くの問題点が依然として残されている。【０００９】
【特許文献１】特開平６−１５３５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記特許文献１に記載された同期整流回路の課題としては、以下の６点があげられる。
まず、第１の課題として、直流母線間に設けられたコンデンサと電源との間の短絡による過大電流の問題がある。
すなわち、同期整流回路を適用したエレベータ制御方式では、回生動作モード（パワー素子に導通指令を出力するモード）において、パワー素子に過電流が流れる可能性がある。以下、過電流の原因について説明する。【００１１】
現在、エレベータ分野で使用しているパワー素子の定格電流時の導通端子間電圧降下は、約２Ｖ以下である。逆に、このようなパワー素子の端子間に２［Ｖ］を超える電圧を印加した場合には、パワー素子に定格電流を超える電流が流れる。
以下、上記特性を有するパワー素子を使用することを前提として説明する。【００１２】
また、同期整流コンバータの場合、母線間コンデンサと電源との間に大きなインピーダンスを有する素子が入っていないので、母線間コンデンサの端子間電圧が電源入力電圧よりも４［Ｖ］以上高い状態で、同期整流素子を構成する素子に導通指令を印加した場合、電源と母線間とを結ぶ経路で定格を超える電流が流れる。
この結果、パワー素子の信頼性低下を招くうえ、さらには素子のオン故障やオフ故障などの重大な故障に至る可能性がある。【００１３】
また、発生原因は異なるが、一般的なコンバータにおいても、上記過電流に起因したパワー素子の故障が発生する。
通常、このような故障が発生しないように、過電流を検出した場合には、直ちにパワー素子への導通指令を遮断するとともに、コンバータおよびエレベータを急停止させている。【００１４】
上記のような要因によるサービス低下を防止するためには、過電流が流れる可能性を通常想定される動作モードから排除する必要があるが、コンバータ主回路にハイインピーダンス要素を持たない同期整流コンバータ装置では、実現が困難であるという課題があった。【００１５】
次に、第２の課題として、電源での短絡による過大電流の問題がある。
同期整流回路を用いて電力を回生する場合には、交流電源の最大電圧相、最低電圧相に回生を行う必要がある。
たとえば、選択した２相を超える差分電圧の組合せが別に存在し、且つ差分電圧の電圧差が選択した２相よりも４［Ｖ］以上大きい場合には、選択した相の半導体スイッチング素子（以下、「半導体スイッチ」と略称する）に過大電流が流れ、信頼性低下を招くうえ、さらには素子のオン故障、オフ故障などの重大な故障に至る可能性がある。
したがって、最大電圧相、最低電圧相の検出回路による電圧検出誤差、検出遅れなどを、無視できるレベルに低減するか、または過大電流が流れないように回路を構成する必要がある。【００１６】
ここで、具体例として図６を参照しながら、さらに詳細に説明する。
図６は同期整流コンバータの構成例を示す回路図である。
図６において、３相交流電源ＰＳに接続された同期整流コンバータは、３相（Ｒ、Ｓ、Ｔ）のブリッジ回路により構成されており、各ブリッジ回路は、母線の正（ｐ）極側にコレクタが接続された第１の半導体スイッチ（以下、単に「半導体スイッチ」という）Ｒｐ、Ｓｐ、Ｔｐと、母線の負（ｎ）極側にエミッタが接続された第２の半導体スイッチ（以下、単に「半導体スイッチ」という）Ｒｎ、Ｓｎ、Ｔｎとを有する。
また、各半導体スイッチＲｐ、Ｓｐ、Ｔｐ、Ｒｎ、Ｓｎ、Ｔｎのコレクタおよびエミッタ端子間には、それぞれ、整流素子が逆並列接続されている。【００１７】
同期整流コンバータは、母線（ｐ極およびｎ極）間に挿入されたコンデンサ９を介して、インバータに接続されている。
インバータは、３相（Ｕ、Ｖ、Ｗ）のブリッジ回路により構成されており、各ブリッジ回路は、母線のｐ極側にコレクタが接続された半導体スイッチＵｐ、Ｖｐ、Ｗｐと、母線のｎ極側にエミッタが接続された半導体スイッチＵｎ、Ｖｎ、Ｗｎとを有する。
また、各半導体スイッチＵｐ、Ｖｐ、Ｗｐ、Ｕｎ、Ｖｎ、Ｗｎのコレクタおよびエミッタ端子間には、それぞれ、整流素子が逆並列接続されている。【００１８】
すなわち、同期整流コンバータにおいて、各半導体スイッチＲｐ〜Ｔｐは、３相交流電源ＰＳの各相にアノードが接続された正（ｐ）極側の整流素子を有している。また、各半導体スイッチＲｎ〜Ｔｎは、３相交流電源ＰＳの各相にカソードが接続された負（ｎ）極側の整流素子を有している。
正（ｐ）極側の各整流素子のカソードは、正（ｐ）極側の各半導体スイッチのコレクタ端子とともに、互いに接続されて同期整流コンバータの直流母線の正極端子を構成している。また、負（ｎ）極側の各整流素子のアノードは、負（ｎ）極側の各半導体スイッチとともに、互いに接続されて直流母線の負極端子を構成している。【００１９】
同期整流コンバータの各半導体スイッチＲｐ〜Ｔｐは、制御回路（図示せず）によりオンオフ駆動され、モータＭを駆動した際に、インバータの母線に発生する直流電力を交流電力に変換し、電磁開閉器ＳＷを介して３相（Ｒ、Ｓ、Ｔ）交流電源ＰＳとの間で電力の授受を行うことができるように構成されている。【００２０】
ここで、制御回路が、３相交流電源ＰＳのＳ相が最大電圧相であって、Ｒ相が最低電圧相であると検出したとすると、制御回路は、半導体スイッチＳｐ、Ｒｎに対して導通指令を伝達する。
これにより、図６内の１点鎖線で示すように、「３相交流電源ＰＳのＲ相→半導体スイッチＲｎ→ｎ極母線→コンデンサ９→ｐ極母線→半導体スイッチＳｐ→３相交流電源ＰＳのＳ相」を介した経路で、３相交流電源ＰＳに対して電力が回生される。【００２１】
しかし、このとき、実際の最大電圧相がＴ相であった場合には、さらに破線で示すように、「３相交流電源ＰＳのＴ相→半導体スイッチＴｐに接続されたダイオード→ｐ極母線→半導体スイッチＳｐ→３相交流電源ＰＳのＳ相」を介した経路で、大きな電流が流れることになる。【００２２】
このときの電流値は、電流が流れる経路のインピーダンスと３相交流電源ＰＳのＳ相とＴ相との相間電圧とによって決定される。
しかし、同期整流コンバータは、基本的にインダクタが不要であり、通常、３相交流電源ＰＳおよび回路配線のインピーダンスは小さいので、上記電流値は、主にダイオードおよび半導体スイッチの素子特性によって決定される。
図６の場合においては、Ｔ相電圧がＳ相電圧に対して約４［Ｖ］程度高い場合に、素子定格を超えるような電流が流れる可能性がある。【００２３】
このような素子定格以上の過電流を防ぐためには、制御回路における電圧検出回路を高精度化する必要があるが、たとえばＡＣ２００［Ｖ］電源系を用いたコンバータの検出回路の場合には、３相交流電源ＰＳの瞬時電圧が約２８０［Ｖ］程度になるため、検出誤差が４［Ｖ］以下の高い精度（４／２８０×１００≒１．４％）が要求される。【００２４】
一方、電圧検出回路を理想的に構成し、相電圧を正しく検出したとしても、特定の相から他の相の半導体スイッチを導通させるときに、制御回路、半導体スイッチドライブ回路、半導体スイッチのそれぞれに動作遅れがあるため、制御相が切り替わる際に、２つの相の半導体スイッチが同時に導通する状態が発生する可能性がある。
この場合、結果的に、電圧を正しく検出できなかった場合と同じ結果を招くので、制御回路、半導体スイッチドライブ回路、半導体スイッチの動作遅れや動作バラツキを考慮した対策も必要となる。【００２５】
前述の特許文献１に記載の同期整流コンバータでは、半導体スイッチへのドライブ信号の印加回路を、全波整流のダイオードと直列にフォトカプラのダイオードを接続することにより構成している。
このような回路構成では、２つの相間電圧が等しいタイミングの近傍で、２つの最大電圧相、または２つの最低電圧相が検出されることになり、この期間に対して、正しく最大電圧相または最低電圧相を判別できなかった場合には、上記３相交流電源ＰＳでの相間短絡が発生する可能性がある。【００２６】
次に、第３の課題として、直流母線間のコンデンサ９の容量低減（または、抹消）による小型化を目的とした場合に、回生時の異常電圧に対する保護が困難になるという問題がある。
一般に、コンバータにおいて、過電流などの異常を検出した場合には、コンバータの構成素子（半導体スイッチ）を保護するために、直ちに半導体スイッチの導通信号を遮断してコンバータを停止する必要がある。【００２７】
したがって、回生動作時に過電流異常が発生した場合には、コンバータを停止しているため回生電力を処理できないので、特にモータＭ（図６参照）を使用する用途（エレベータなど）に適用した場合には、直ちにインバータを停止する必要がある。
しかし、インバータを停止しても、モータＭのインダクタンス成分に蓄えられたエネルギーがコンバータに回生され、このときの回生エネルギーにより、コンバータ直流母船間に接続されたコンデンサ９の端子間電圧が上昇する。【００２８】
これにより、コンバータ構成素子の電圧定格を超える電圧上昇が発生した場合には、コンバータ構成素子の故障の要因となる可能性がある。
このときの電圧上昇幅は、コンデンサ９の容量に反比例するので、回生時の電圧上昇を抑制するためには、コンデンサ９を大型化して容量を増大させる必要があるが、コンデンサ９の小型化（容量低減）を推進することができなくなってしまう。【００２９】
次に、第４の課題として、３相交流電源ＰＳにノイズが重畳している場合に発生する過電流の問題がある。
図６のように、同期整流コンバータの基本構成回路では、３相交流電源ＰＳとコンバータ構成素子（半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎ）およびコンデンサ９との間に電流制限要素（インダクタなど）が挿入されていない。【００３０】
したがって、３相交流電源ＰＳに電圧変化率ｄＶｎ／ｄｔのノイズが重畳した場合には、コンデンサ９（容量Ｃ）に比例した電流Ｉｎ（＝Ｃ・ｄＶｎ／ｄｔ）が３相交流電源ＰＳ、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎおよびコンデンサ９に流れる。
特に、大きな振幅のインパルス性ノイズが３相交流電源ＰＳに重畳していた場合には、半導体スイッチ（パワー素子）に過大電流が流れ、パワー素子の信頼性低下を招き、さらにはパワー素子のオン故障、オフ故障などの重大な故障に至る可能性がある。【００３１】
次に、第５の課題として、無負荷時のエネルギーロスの問題がある。
図６に示す同期整流コンバータにおいて、パワー素子（半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎ）を常時スイッチングした場合、コンデンサ９の端子間電圧が３相交流電源ＰＳの電源電圧に追従することになる。【００３２】
この場合、インバータ部での電力消費がない場合でも、容量Ｃと電源電圧変化率ｄｖ／ｄｔとに応じた電流Ｉｃ（＝Ｃ・ｄｖ／ｄｔ）が、３相交流電源ＰＳとコンデンサ９との間を常時行き来することになる。
したがって、負荷電流の有無にかかわらず、パワー素子で常時損失が発生することになり、パワー素子冷却装置の大型化を招き、パワー素子冷却装置の小型化を阻害することになる。【００３３】
最後に、第６の課題として、コンバータおよび電源間にインダクタを挿入した場合や、電源のインダクタンスが無視できない場合に発生する誤動作の問題がある。
同期整流コンバータの回生動作時には、前述のように、電源の最大電圧相、最低電圧相に接続された半導体スイッチを電源に同期して導通させるが、最大電圧相または最低電圧相が入れ替わる際に、電源側のインダクタンスによる還流電流が流れ、電源電圧の誤検出の要因となる。【００３４】
たとえば、図６において、電源のＲ、Ｓ、Ｔ相にインダクタンス成分（図示せず）があり、最大電圧相がＳ相、最低電圧相がＲ相であり、１点鎖線の経路で電流が流れている状態から、最大電圧相がＳ相からＴ相に変わる場合について考える。
この場合、最低電圧相はＲ相ということになるが、半導体スイッチＳｐの導通指令を遮断した直後には、インダクタンス成分により、半導体スイッチＳｐに流れていた電流は、半導体スイッチＳｎと並列接続されているダイオードに還流することになる。【００３５】
このとき、Ｓ相の電位は、直流母線の負極端子の電位よりも、ダイオードの順方向電圧分だけ低くなる。一方、Ｒ相の電位は、直流母線の負極端子の電位よりも、半導体スイッチＲｎの電圧降下分だけ高いので、「最低電圧相はＳ相」と誤検出されてしまう。このような誤認識を要因として、回路定数、動作条件によっては、発振などの誤動作を招く可能性があり、回路の故障の原因となり得る。
【課題を解決するための手段】
【００３６】
この発明は、交流電源からの供給電力を、直流母線間で整流して負荷に供給するコンバータ装置であって、交流電源の各相にアノードが接続された正極側の整流素子と、交流電源の各相にカソードが接続された負極側の整流素子と、正極側および負極側の各整流素子の端子間に並列接続された半導体スイッチとを備え、正極側の各整流素子のカソードは、正極側の各半導体スイッチのコレクタ端子とともに互いに接続されて直流母線の正極端子を構成し、負極側の各整流素子のアノードは、負極側の半導体スイッチのエミッタ端子とともに互いに接続されて直流母線の負極端子を構成するコンバータ装置において、交流電源の相間電圧を過電流判定用基準電圧と比較する電圧比較回路と、電圧比較回路の出力信号に基づいて半導体スイッチを制御する制御手段とをさらに備え、制御手段は、電圧比較回路の出力信号に基づいて最大電圧相および最低電圧相を判定する電圧相判定手段と、インバータ制御手段から電力が回生されることを示す信号を受け取った場合に、最も電位が高い方の相と正極端子との間に接続された半導体スイッチと、最も電位が低い方の相と負極端子と間に接続された半導体スイッチとを導通させることにより、直流母線間に接続された負荷（インバータなど）からの回生電力を交流電源に返すものである。
【発明の効果】
【００３７】
同期整流コンバータ方式の信頼性を向上させるとともに、直流母線間のコンデンサの小容量化を可能にしたコンバータ装置を得ることができる。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施例１に係るコンバータ装置を概略的に示す回路構成図である。（実施例１）
【図２】この発明の実施例１に係るコンバータ装置の制御回路の機能構成を示すブロック図である。（実施例１）
【図３】この発明の実施例１に係る電圧比較回路の具体的な構成例１を示す回路図である。（実施例１）
【図４】この発明の実施例１に係る電圧比較回路の具体的な構成例２を示す回路図である。（実施例１）
【図５】この発明の実施例１に係る最大値検出器および最小値検出器の処理を示す説明図である。（実施例１）
【図６】一般的な同期整流コンバータの構成例を示す回路図である。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照しながら、この発明の実施例１について説明する。
【実施例１】
【００４０】
図１はこの発明の実施例１に係るコンバータ装置を概略的に示す回路構成図である。
図１において、３相交流電源（ＰＳ）１は、Ｒ相、Ｓ相、Ｔ相の交流電圧を供給する。電磁開閉器（ＳＷ）２は、３相交流電源１の各相に接続され、３相交流電源１からの供給電力の投入／遮断制御を行う。【００４１】
電磁開閉器（コンタクタ）２の出力ラインには、各相Ｒ、Ｓ、Ｔ毎に、インダクタ（Ｌ）３ａ〜３ｃが挿入されるとともに、電流検出器（ＤＣ−ＣＴ）４ａ〜４ｃが設けられている。
ウインドウコンパレータ５ａ〜５ｃは、電流検出器４ａ〜４ｃの出力電圧（各相電流に対応）に基づいて、３相交流電源１の各相電流が過大電流を示すか否かを判定し、各相電流が過大電流であると判定した場合にはＬレベル信号を出力する。【００４２】
電圧比較回路６ａ〜６ｃは、コンバータへの電源供給ラインの相間に接続され、３相交流電源１の各相の電圧の大小比較を行う。
すなわち、電圧比較回路６ａは、Ｒ相およびＳ相の電源電圧を比較し、電圧比較回路６ｂは、Ｓ相およびＴ相の電源電圧を比較し、電圧比較回路６ｃは、Ｔ相およびＲ相の電源電圧を比較する。【００４３】
コンバータを構成する半導体スイッチＲｐ、Ｓｐ、Ｔｐ、Ｒｎ、Ｓｎ、Ｔｎのコレクタおよびエミッタ間には、前述（図６参照）と同様に、ダイオードが逆並列接続されている。
また、各半導体スイッチＲｐ、Ｓｐ、Ｔｐ、Ｒｎ、Ｓｎ、Ｔｎのベースおよびエミッタには、個別のドライブ回路７ａ〜７ｆが接続されている。【００４４】
さらに、ｎ極側の各半導体スイッチＲｎ、Ｓｎ、Ｔｎのコレクタおよびエミッタ間には、Ｒ相〜Ｔ相毎に個別のコンパレータ８ａ〜８ｃが接続されている。
すなわち、コンパレータ８ａ〜８ｃは、コンデンサ９のｎ極母線側と３相交流電源１との間に、Ｒ相〜Ｔ相毎に個別に接続されている。
コンパレータ８ａ〜８ｃは、コンデンサ９のｎ極側と３相交流電源１との間の各相電圧値が所定の閾値を超えているか否かを判定し、超えている（各相電圧値＞閾値）と判定した場合には、Ｌレベル信号を出力する。【００４５】
直流母線間には、コンデンサ（Ｃ）９が挿入されている。
また、直流母線間には、抵抗（ＲＢ１）１０、ツェナダイオード（ＺＤ１）１１およびツェナダイオード（ＺＤ２）１２からなる直列回路が挿入されており、ツェナダイオード１２の両端間には、抵抗（ＲＢ２）１３が並列接続されている。
さらに、直流母線間には、回生抵抗（ＲＢ３）１４および半導体スイッチ（ＢＳＷ）１５からなる直列回路が挿入されている。【００４６】
半導体スイッチ１５のコレクタおよびエミッタ間にはダイオードが逆並列接続されている。また、半導体スイッチ１５のベースには、ダイオード２３のカソードが接続されており、ダイオード２３のアノードには、ドライブ回路７ｇが接続されている。
さらに、ダイオード２３のカソードは、ツェナダイオード１１および１２の接続点に接続されている。【００４７】
抵抗１０、１３およびツェナダイオード１１、１２からなる電気回路は、直流母線間の電圧上昇時に、半導体スイッチ１５に対して導通指令を生成する。
回生抵抗１４は、コンバータ（ｐ極母線）の電圧上昇時に、コンバータの電力を吸収する。
半導体スイッチ１５は、回生抵抗１４への電圧印加制御を行い、回生抵抗１４は、回生電力などによるコンバータ（ｐ極母線）の電圧上昇時に、この電力を吸収することにより、コンバータ構成素子の定格電圧を超えることを防止する。
ドライブ回路７ｇは、ＣＰＵなどを含む制御回路（図示せず）からの導通指令に基づいて、半導体スイッチ１５を導通させる。
ダイオード２３は、ドライブ回路７ｇおよび電気回路１０〜１３の少なくとも一方から生成される半導体スイッチ１５への導通指令を合成する。【００４８】
なお、図１では図示を省略しているが、コンバータの出力側の直流母線間には、前述（図６参照）のインバータ回路（半導体スイッチＵｐ〜Ｗｐ、Ｕｎ〜Ｗｎ）が接続され、インバータは、エレベータの駆動源となるモータＭを駆動するようになっている。【００４９】
図２はこの発明の実施例１に係るコンバータ装置の制御回路部の機能構成を図１の回路に関連付けて示すブロック図である。
図２において、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。【００５０】
この発明の実施例１に係る制御回路部は、ＣＰＵ（図示せず）と、最大電圧相判定回路を含む最大値検出器１６ａと、最低電圧相判定回路を含む最小値検出器１６ｂと、各ドライブ回路７ａ〜７ｆを制御する立上り遅延回路１７ａ〜１７ｆと、ウインドウコンパレータ５ａ〜５ｃの出力端子に接続されたアンドゲート１８ａ、１８ｂと、最大値検出器１６ａの出力端子に接続されたアンドゲート１９ａ〜１９ｃと、最小値検出器１６ｂの出力端子に接続されたアンドゲート１９ｄ〜１９ｆと、アンドゲート１９ｄ〜１９ｆの出力端子に接続されたアンドゲート２０ａ〜２０ｃと、コンパレータ８ａ〜８ｃの出力端子に接続されたアンドゲート２１ａ、２１ｂと、アンドゲート１８ｂの出力端子に接続されたアンドゲート２２とを備えている。【００５１】
最大値検出器１６ａ（最大電圧相判定回路）は、３相電源電圧の各相の大小を比較する電圧比較回路６ａ〜６ｃの出力信号ＲＬＧＬ、ＳＬＧＬ、ＴＬＧＬに基づいて、最大電圧相を選択する。
また、選択した最大電圧相と直流母線の正（ｐ）極配線と間に接続されている半導体スイッチ（Ｒｐ、Ｓｐ、Ｔｐのいずれか）に対して、Ｈレベルの導通指令（ＲＭＬＧ、ＳＭＬＧ、ＴＭＬＧのいずれか）を生成する。【００５２】
同様に、最小値検出器１６ｂ（最低電圧相判定回路）は、電圧比較回路６ａ〜６ｃの出力信号ＲＬＧＬ、ＳＬＧＬ、ＴＬＧＬに基づいて、最小電圧相を選択し、選択した最小電圧相と直流母線の負（ｎ）極配線と間に接続されている半導体スイッチ（Ｒｎ、Ｓｎ、Ｔｎのいずれか）に対して、Ｈレベルの導通指令（ＲＭＳＭ、ＳＭＳＭ、ＴＭＳＭのいずれか）を生成する。【００５３】
アンドゲート１８ａは、Ｒ相およびＳ相の電流検出器４ａ、４ｂに接続されたウインドウコンパレータ５ａ、５ｂの各出力信号を論理積演算する。
アンドゲート１８ｂは、Ｔ相の電流検出器４ｃに接続されたウインドウコンパレータ５ｃの出力信号とアンドゲート１８ａの出力信号とを論理積演算する。
アンドゲート１８ａ、１８ｂは、第１の動作制御回路を構成しており、ウインドウコンパレータ５ａ〜５ｃの少なくとも１つで過大電流が判定された場合には、アンドゲート１８ｂからＬレベルの過大電流検出信号を生成し、過大電流（異常状態）であることをＣＰＵに報知する。【００５４】
アンドゲート２２は、第２の動作制御回路を構成しており、第１の動作制御回路（アンドゲート１８ｂ）の出力信号とＣＰＵからの回生動作許可信号（Ｌレベルの動作停止信号）とを論理積演算する。
アンドゲート１９ａ〜１９ｆは、第３の動作制御回路を構成しており、第２の動作制御回路（アンドゲート２２）の出力信号に基づいて、最大値検出器１６ａおよび最小値検出器１６ｂの出力信号の有効／無効化を行う。【００５５】
アンドゲート２０ａ〜２０ｃは、第４の動作制御回路を構成しており、コンパレータ８ａ〜８ｃの出力信号に基づいて、第３の動作制御回路内のアンドゲート１９ｄ〜１９ｆの出力信号の有効／無効化制御を行う。
立上り遅延回路１７ａ〜１７ｆは、第３の動作制御回路（アンドゲート１９ａ〜１９ｆ）から出力されるＨレベル信号の立上りを、それぞれ遅延時間Ｔｄだけ遅らせて出力する。【００５６】
これにより、最大値検出器１６ａおよび最小値検出器１６ｂにおいて、選択された相の半導体スイッチに対して導通指令（Ｈレベル千号）が生成されても、遅延時間Ｔｄ（非導通期間）だけ経過した後に、実際にドライブ回路７ａ〜７ｆに対して導通指令が出力される。【００５７】
アンドゲート２１ａは、半導体スイッチＲｎ、Ｓｎに対するコンパレータ８ａ、８ｂの出力信号を論理積演算する。
アンドゲート２１ｂは、半導体スイッチＴｎに対するコンパレータ８ｃの出力信号とアンドゲート２１ａの出力信号とを論理積演算する。
アンドゲート２１ａ、２１ｂは、第５の動作制御回路を構成しており、コンパレータ８ａ〜８ｃのいずれか１つが異常を検出した場合には、アンドゲート２１ｂからＬレベルの過大電圧検出信号を生成し、過大電圧（異常状態）であることをＣＰＵに報知する。【００５８】
次に、図１および図２を参照しながら、この発明の実施例１による基本的な動作について説明する。
まず、電磁開閉器２の投入前に、あらかじめ充電回路（図示せず）により、直流母線間のコンデンサ９に対して、電源電圧を超える電圧に充電する。
これにより、電源投入時のコンデンサ９へのラッシュカレントを防止し、電磁開閉器２の接点や、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎなどの過大電流に弱い部品の故障を未然に回避する。【００５９】
こうして、コンデンサ９の充電が完了した後、電磁開閉器２を投入する。
これにより、コンバータ直流母線に接続されたインバータに対して電力供給可能な状態となり、モータＭ（図６参照）を介してエレベータ（図示せず）の駆動が可能な状態となる。
なお、コンバータを構成するスイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対して導通指令が送信されない場合には、各半導体スイッチに並列接続されたダイオードのみが機能し、コンバータは、ダイオードコンバータとして機能する。【００６０】
インバータからコンバータに回生電力が返された場合、制御回路内のＣＰＵは、まず、半導体スイッチ１５にドライブ回路７ｇを介して導通指令を出力し、コンデンサ９の端子間電圧を３相交流電源１と同等な電圧に保持したうえで、コンバータに対してＨレベルの回生動作許可信号を入力し、コンバータを回生動作モードに移行させる。【００６１】
このとき、回生動作を開始する前に、あらかじめコンデンサ９の端子間電圧を３相交流電源１と同等な電圧に保つことにより、コンデンサ９の端子間電圧が回生を行う３相交流電源１の相間電圧の最も高い２相よりも過度に高いことに起因した過電流を未然に防ぐことができる。たとえば、半導体スイッチ１５の電流定格時に導通端子間電圧が２［Ｖ］になると仮定した場合に、半導体スイッチ１５を導通することにより、直流母線の電圧が４［Ｖ］以上高くなることを防止することができる。
回生動作モードにおいて、最大値検出器１６ａおよび最小値検出器１６ｂは、３相交流電源１の各相間に接続された電圧比較回路６ａ〜６ｃを用いて、最大電圧相および最低電圧相を選択する。【００６２】
このとき、前述の第２の課題で述べたように、半導体スイッチの故障に繋がる過大電流（または、故障に繋がらないまでも、ノイズの原因となるパルス電流）が流れるのを防止するためには、高い精度で最大電圧相および最低電圧相を選択する必要がある。
このため、相間電圧を比較する電圧比較回路６ａ〜６ｃは、図３のように構成されている。【００６３】
図３において、各電圧比較回路６ａ〜６ｃは、電圧入力端子ＡＣ、ＰＥと、入力端子ＡＣ、ＰＥからの各電圧を比較するコンパレータＩＣ１と、コンパレータＩＣ１のＬレベル出力信号によって駆動される発光ダイオードＰＣ１Ｄと、発光ダイオードＰＣ１Ｄからの出射光によって駆動されるフォトトランジスタＰＣ１Ｔと、フォトトランジスタＰＣ１Ｔのコレクタに接続されたヒステリシスアンプＩＣ２と、ヒステリシスアンプＩＣ２から導出された出力端子ＬＧＬとを備えている。【００６４】
コンパレータＩＣ１の反転入力端子（−）には、抵抗Ｒ１が挿入されている。
コンパレータＩＣ１の反転入力端子（−）よ非反転入力端子（＋）との間には、逆並列接続された一対のダイオードＤ１、Ｄ２が挿入されている。
また、発光ダイオードＰＣ１Ｄの駆動電源（アノード）側には、抵抗Ｒ２が挿入され、フォトトランジスタＰＣ１Ｔのコレクタ端子には、抵抗Ｒ３が挿入されている。【００６５】
コンパレータＩＣ１は、入力端子ＡＣ、ＰＥに印加される相間電圧を直接比較して、フォトトランジスタＰＣ１Ｔのオンオフで決定される比較結果を、出力端子ＬＧＬから最大値検出器１６ａおよび最小値検出器１６ｂとに供給するようになっている。
図３のように、コンパレータＩＣ１を用いることにより、閾値付近の感度が向上し、また、各２相間の電圧を直接比較することにより、電圧変換時の相間の倍率バラツキやひずみによる影響を排除することができる。
したがって、各２相間の電圧の大小関係を非常に厳密に比較することが可能となる。【００６６】
図５は電圧比較回路６ａ〜６ｃの大小比較結果に基づく最大値検出器（最大電圧相判別回路）１６ａおよび最小値検出器（最低電圧相判別回路）１６ｂの処理を示す説明図である。
図５においては、電圧比較回路６ａ〜６ｃの比較結果（真偽）と、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令（ＯＮ）との関係が、真理値表として示されている。【００６７】
最大値検出器１６ａおよび最小値検出器１６ｂは、選択した相に対してはＨレベル信号（ＯＮ）を出力し、その他の相に対してはＬレベル信号を出力する。【００６８】
こうして得られた最大値検出器１６ａの出力信号は、アンドゲート２２（第２の動作制御回路）の出力信号で動作するアンドゲート１９ａ〜１９ｃ（第３の動作制御回路）を介して、立上り遅延回路１７ａ〜１７ｃに入力される。
また、最小値検出器１６ｂの出力信号は、アンドゲート２２の出力信号で動作するアンドゲート１９ｄ〜１９ｆ（第３の動作制御回路）と、各コンパレータ８ａ〜８ｃ出力信号で動作するアンドゲート２０ａ〜２０ｃ（第４の動作制御回路）とを介して、立上り遅延回路１７ｄ〜１７ｆに入力される。【００６９】
立上り遅延回路１７ａ〜１７ｆに入力された導通指令は、一定の遅延時間Ｔｄだけ無効化された後、立上り遅延回路１７ａ〜１７ｆから出力される。
これにより、各半導体スイッチやそのドライブ回路７ａ〜７ｆなどの動作遅れによって、それまで導通していた半導体スイッチの遮断が遅れた場合でも、３相交流電源１の相間短絡を防止することができる。【００７０】
また、図１のように、３相交流電源１の入力側には電流検出器４ａ〜４ｃが挿入されており、ウインドウコンパレータ５ａ〜５ｃは、電流検出器４ａ〜４ｃの出力電圧（相電流）が基準範囲内に収まっているか否かを確認している。
ウインドウコンパレータ５ａ〜５ｃは、相電流が基準範囲を超えていると判定した場合には、直ちにＬレベル信号を出力し、アンドゲート１８ａ、１８ｂ（第１の動作制御回路）およびアンドゲート２２（第２の動作制御回路）を介してアンドゲート１９ａ〜１９ｆ（第３の動作制御回路）に対してＬレベル信号を出力し、直ちに半導体スイッチへの導通指令を遮断する。
これにより、何らかの要因で過大電流が流れた場合でも、コンバータ構成素子（半導体スイッチ）の故障確率を低減することができる。【００７１】
なお、アンドゲート１８ａ、１８ｂ（第１の動作制御回路）の出力信号を用いて、システムに対してコンバータの異常発生状態を報知するとともに、電磁開閉器２を遮断することにより、さらに確実な保護動作を実現するように構成してもよい。【００７２】
また、コンパレータ８ａ〜８ｃは、直流母線の負（ｎ）極側電位と３相交流電源１の相電位との差分電圧（各半導体スイッチのＣ−Ｅ間電圧）を、半導体スイッチの定格電流以下の導通端子間電圧に対応する過電流判定用基準電圧と比較し、各半導体スイッチに定格電流を超えた過大電流が流れる前に、各半導体スイッチに対する導通指令を、アンドゲート２０ａ〜２０ｃ（第４の動作制御回路）で遮断するようになっている。
これにより、各半導体スイッチの故障確率を低減することができる。【００７３】
なお、上記構成により導通させるｎ側半導体スイッチの切り替え直後および回生動作開始直後に流れる過電流と、ｎ側およびｐ側の双方の半導体スイッチに定格電流とが等しいものを選定した場合には、導通している最中のｎ側、ｐ側双方の半導体スイッチに定格電流を超える電流が流れることを防止することができる。【００７４】
また、ｐ側半導体スイッチ（Ｒｐ、Ｓｐ、Ｔｐ）の切り替え直後および回生動作開始直後に流れる過電流を防止するために、ｐ側半導体スイッチの導通指令を遮断するとともに、一旦、最低電圧相のｎ側半導体スイッチの導通指令を遮断し、先に導通させるべきｐ側半導体スイッチを導通させてからｎ側の半導体スイッチを導通させる方法を採用することにより、過電流が流れることを防止することができる。
つまり、ｐ側およびｎ側の双方の半導体スイッチを導通させる際は、必ず、ｐ側の半導体スイッチを先に導通させることにより、ｐ側およびｎ側の双方の半導体スイッチに過電流が流れることを防止することができる。【００７５】
また、直流母線のｐ側の半導体スイッチ（Ｒｐ、Ｓｐ、Ｔｐ）のコレクタおよびエミッタ端子間にコンパレータを設け、制御回路として、ｎ側半導体スイッチ制御回路のアンドゲート２０ａ〜２０ｃに対応するｐ側半導体スイッチ制御回路をｐ側の半導体スイッチの保護用に設けても、同様の効果が得られる。【００７６】
また、制御回路内のＣＰＵ（図示せず）は、上記相電位とｎ極側母線電位との差分電圧上昇に基づくアンドゲート２０ａ〜２０ｃの遮断後に、暫く時間経過しても差分電圧が低下しないようであれば、半導体スイッチ１５を導通させるために、ドライブ回路７ｇに対して導通指令を生成する。
これにより、ダイオード２３を介したドライブ信号が半導体スイッチ１５に入力され、直流母線に接続されたコンデンサ９に蓄えられた電荷が回生抵抗１４を介して放電する。したがって、コンデンサの端子間電圧は、３相交流電源１の最も大きな相間電圧からｐ側、ｎ側整流素子の順方向電圧降下分だけ下回る電圧に保持されることになり、回生動作再開時に過電流が流れることを防止することができる。【００７７】
一方、コンバータに何らかの異常が発生して、各半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令が遮断された場合、または電磁開閉器２が遮断された場合には、それ以降の３相交流電源１への電力回生は不可能となる。
しかし、モータＭ（図６参照）により運転されるエレベータが回生動作中の場合には、直ちにインバータの動作を停止させるとともに、エレベータの昇降動作そのものを停止させる必要があるが、この場合でも巻上機（モータＭ）の巻線や配線のインダクタンスに蓄積されているエネルギーは、コンバータに回生されることになる。
このとき、小容量のコンデンサ９を用いた場合には、直流母線間の電圧上昇が大きくなり、場合によっては、コンバータやインバータの構成素子の耐圧を超えて故障の原因となり得る。【００７８】
そこで、図１のように、直流母線間に回生抵抗１４および半導体スイッチ１５が挿入されており、直流母線間の電圧がインバータ構成素子の耐圧を超える前に、半導体スイッチ１５を導通させ、回生抵抗１４で回生エネルギーを吸収できるように構成されている。
これにより、コンデンサ９の小容量化および小型化が可能となる。【００７９】
また、この発明に係るコンバータをエレベータに適用した場合、エレベータの回生動作時のみに回生動作許可信号を生成してコンバータの回生動作を許可することにより、無負荷時や負荷が少ないときの３相交流電源１とコンデンサ９との間の無駄な電力の行き来によって発生する損失を削減することができる。
この結果、前述の第５の課題が解決されて、パワー素子の放熱機構の小型化を実現することができる。【００８０】
また、３相交流電源１とコンバータの入力端子との間にインダクタ３ａ〜３ｃを挿入することにより、前述の第４の課題が解決されて、３相交流電源１にインパルスノイズが重畳されていても、コンバータおよびコンデンサ９にラッシュカレントが流れるのを防止することができる。
また、インダクタ３ａ〜３ｃは、インパルスノイズや短時間の動作タイミング誤差による過電流を防止できる程度の小さなインダクタンスのものでよく、一般的なトランジスタコンバータとは異なり、パルス幅変調のキャリア周波数の周波数成分の流出を防止するほどのインダクタンスが不要なので、インダクタ３ａ〜３ｃを挿入することにより、装置の大型化をまねくことなく目的を達成することができる。【００８１】
前述（図６参照）のように、コンバータおよび電源間にインダクタを挿入した場合や、電源のインダクタンスが無視できない場合には、発生し得る誤動作として、それまで最低電圧相もしくは最大電圧相であった相の半導体スイッチの導通指令を遮断し、導通させる半導体スイッチを切換る際に、導通指令を遮断した相の電圧が還流電流により誤検出されてしまい、相電圧の大小関係を正しく認識できないという問題があった。
これに対し、図１のように挿入されたインダクタ３ａ〜３ｃは、小型のものでよいという利点を有する。【００８２】
しかしながら、図１〜図３に示した実施例１において、相電圧の誤検出の要因となる還流電流は、導通指令遮断時点から急激に減衰していくので、電源周波数と比較して大幅に短い時間でその影響がなくなることになる。
そこで、たとえば図４に示すように、電圧比較回路６ａ〜６ｃの入力部に、抵抗Ｒ２およびコンデンサＣ１（低周波域通過型フィルタ）を挿入してもよい。【００８３】
図４はこの発明の実施例１に係る電圧比較回路の他の構成例を示す回路図である。
図４において、図３との相違点は、検出用の入力端子ＡＣ、ＰＥに、抵抗Ｒ２およびコンデンサＣ１により構成された低周波域通過型フィルタを設けたことのみである。
抵抗Ｒ２は、入力端子ＡＣと抵抗Ｒ１との間に挿入され、コンデンサＣ１は、抵抗Ｒ１およびＲ２の接続点と入力端子ＰＥとの間に挿入されている。【００８４】
図４のように、電圧比較回路６ａ〜６ｃの入力側に低周波域通過型フィルタを挿入することにより、還流電流により入力端子ＡＣ、ＰＥに発生するパルス電圧の影響を取り除くことができるので、前述の第６の課題を解決することができる。
なお、電圧比較回路６ａ〜６ｃの入力端子ＡＣ、ＰＥ間に低周波域通過型フィルタを挿入する代わりに、制御回路で前述の電圧パルスがなくなるまでの期間にわたって、半導体スイッチに対する導通指令をラッチすることにより、電圧パルスの影響を排除してもよい。【００８５】
以上の構成により、同期整流コンバータ方式の信頼性を向上させることができるうえ、従来のダイオードコンバータ方式から昇降エネルギー吸収に必要となる電力消費能力が不要となるので、回生抵抗を大幅に抹消することができ、さらに直流母線間のコンデンサの小容量化が可能となる。
なお、エレベータの運転に適用した場合について説明したが、他の負荷用途に適用してもよい。
また、３相交流電源１を適用した場合について説明したが、３相交流以外の電源に対して適用してもよい。【００８６】
以上のように、この発明によれば、３相交流電源１の出力側（コンバータに対する入力側）に過大電流検出用の電流検出器（ＤＣ／ＣＴ）４ａ〜４ｃを設けるとともに、電流検出器の出力電圧に基づいて過大電流を判定するためのウインドウコンパレータ５ａ〜５ｃを設け、電源間短絡による過大電流を検出するように構成したので、前述の第１および第２の課題を解決することができる。
すなわち、制御回路（図２参照）は、電流検出器４ａ〜４ｃの出力電圧（相電流）の絶対値が規定値に達して、ウインドウコンパレータ５ａ〜５ｃが過大電流を判定した場合に、第１、第２および第３の動作制御回路（アンドゲート１８ａ、１８ｂ、２２、１９ａ〜１９ｆ）を介して、コンバータを構成する半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎのゲート（導通指令）を遮断し、電磁開閉器２を遮断（ドロップアウト）させて、コンバータ構成素子を保護することができる。【００８７】
たとえば、通常のトランジスタコンバータでは、コンバータおよび電源間に比較的大形のインダクタが挿入されており、前述の動作遅れやバラツキが発生しても相間で過電流が流れることはなく、基本的に直流母線間コンデンサを正（ｐ）極側および負（ｎ）極側半導体スイッチで短絡するアーム短絡のみ考慮すればよかったことから、直流母線間のコンデンサとコンバータとの間に短絡保護用の電流検出器が設けられている。
同期整流コンバータにおいても、トランジスタコンバータと同様の電流検出器を設けてアーム短絡を防止することができるが、前述の第２の課題で述べたように、同期整流コンバータでは通常のトランジスタコンバータとは異なる短絡モード（図６参照）の影響を大きく受けるので、過大電流を検出するために、３相交流電源１の出力側に電流検出器４ａ〜４ｃを設ける必要がある。【００８８】
また、電流検出器４ａ〜４ｃの出力電圧に基づいて過大電流を判定するためのウインドウコンパレータ５ａ〜５ｃと、ウインドウコンパレータ５ａ〜５ｃの出力信号に基づいて半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎを制御する制御回路（制御手段）とをさらに備えている。
コンバータの制御回路は、インバータの制御回路から電力が回生されることを示す信号を受け取った場合に、相間電圧の最も大きい２相のうちの電位が高い方の相と直流母線の正極端子との間に接続された半導体スイッチを導通させるとともに、相間電圧の最も大きい２相のうちの電位が低い方の相と直流母線の負極端子との間に接続された半導体スイッチを導通させる。
これにより、直流母線間に接続された負荷から回生された電力を３相交流電源１に返すことができる。【００８９】
また、この発明によれば、直流母線間に挿入されたコンデンサ９（蓄電素子）と、３相交流電源１が接続されるコンバータ入力端子側に挿入されたインダクタ３ａ〜３ｃとを備えたので、前述の第４の課題が解決されて、３相交流電源１における電源短絡、コンデンサ９と３相交流電源１との間の短絡が発生しても、過大電流が流れるのを防止することができる。
また、インパルス性の高いノイズ入力が発生しても、ラッシュカレントの発生を抑制することができる。【００９０】
なお、入力側過大電流防止回路としてインダクタ３ａ〜３ｃを用いたが、入力側過大電流防止回路は、インダクタンス特性を有していれば他の回路構成であってもよい。
また、この場合のコンバータ装置の構成としては、通常のトランジスタコンバータと同様のものが適用可能であるが、ＰＷＭ制御は行われない。【００９１】
また、この発明によれば、制御回路は、電圧比較回路６ａ〜６ｃの出力信号に基づいて最大電圧相を判定する最大値検出器１６ａと、電圧比較回路６ａ〜６ｃの出力信号に基づいて最小電圧相を判定する最小値検出器１６ｂとを含み、３相交流電源１の各相のうち、最大電圧相および最小電圧相のみの半導体スイッチを導通対象として選択するので、前述の第２の課題が解決されて、電源間短絡を防止することができる。【００９２】
すなわち、回生動作モードの際には、確実に最大電圧相および最低電圧相を検出する必要があるが、前述の特許文献１に記載の技術では、導通させるべき相の切り替え時に、２つの相が同時に最大電圧相または最低電圧相として検出される期間が発生してしまう。
そこで、この発明では、電圧比較回路６ａ〜６ｃを、各相の大小関係を直接比較する構成（図３参照）とすることにより、比較結果から各１つの最大電圧相および最低電圧相を検出することができる。【００９３】
また、この発明によれば、制御手段は、半導体スイッチに対する導通指令の立上りを遅延時間Ｔｄだけ遅延させるための立上り遅延回路１７ａ〜１７ｆを含み、各立上り遅延回路１７ａ〜１７ｆは、導通指令を遅延させた後に、半導体スイッチのドライブ回路７ａ〜７ｆに入力することにより、前述の第２の課題を解決することができる。【００９４】
すなわち、直流母線の正極端子側および負極端子側に接続された半導体スイッチ、または３相交流電源１の特定相に接続された半導体スイッチを導通させた後に、３相交流電源１の異なる相に接続された半導体スイッチを導通させる際に、非導通期間を設定することができ、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎ、ドライブ回路７ａ〜７ｆ、制御回路の動作遅れおよび動作バラツキなどに起因した電源短絡を防止することができる。【００９５】
一般に、コンバータ構成素子、ドライバ回路の動作遅れやバラツキによる影響を防止するために、半導体スイッチへの導通指令の立上りを遅延させる手法は提案されているが、通常のトランジスタコンバータでは、電源およびコンバータ間に比較的大きなインダクタンスを有するインダクタが挿入されているので、前述の動作遅れやバラツキが発生しても過電流が流れることはない。
したがって、基本的にアーム短絡のみが考慮されており、特定アームの正（ｐ）極側素子を導通させた後に負（ｎ）極側素子を導通させる場合には、ｎ極側素子の導通指令の立上りのみを遅延させればよかった。【００９６】
しかし、同期整流コンバータでは、電源およびコンバータ間に基本的にインダクタを持たないので、動作遅れやバラツキなどによって、たとえ短時間であっても、相間短絡が発生した場合には、大きな電流が流れる。
したがって、相間でも短絡が発生する可能性があるので、上述したこの発明の実施例１のように、導通対象を特定の相の半導体スイッチから次の相の半導体スイッチに切り替える際に、次の相の導通指令の立上りを遅延させる必要がある。【００９７】
この発明の実施例１によれば、同期整流コンバータで要求される最大電圧相および最低電圧相の正確な検出が可能となるうえ、相間の遅延時間Ｔｄの生成回路（立上り遅延回路１７ａ〜１７ｆ）を付加することにより、相間の遅延時間Ｔｄを設定することができる。【００９８】
上記目的効果を達成するために、この発明の実施例１に係るコンバータ装置は、交流電源（３相交流電源１）からの供給電力を、直流母線間で整流して負荷に供給するために、交流電源の各相にアノードが接続された正極側の整流素子と、交流電源の各相にカソードが接続された負極側の整流素子と、正極側および負極側の各整流素子の端子間に並列接続された半導体スイッチとを備え、半導体スイッチは、正極側の半導体スイッチＲｐ〜Ｔｐと、負極側の半導体スイッチＲｎ〜Ｔｎとを含み、正極側の各整流素子のカソードは、互いに接続されて直流母線の正極端子を構成し、負極側の各整流素子のアノードは、互いに接続されて直流母線の負極端子を構成している。【００９９】
また、この発明の実施例１に係るコンバータ装置は、交流電源の相間に直接接続された電圧比較回路６ａ〜６ｃと、電圧比較回路６ａ〜６ｃの出力信号に基づいて半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎを制御する制御手段とを備えている。【０１００】
さらに、この発明の実施例１に係る制御手段は、回生時にのみ半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対して導通指令を出力し、交流電源の相間電圧の最も大きい２相のうちの電位が高い方の相と正極端子との間に接続された第１の半導体スイッチＲｐ〜Ｔｐと、交流電源の相間電圧の最も大きい２相のうちの電位が低い方の相と負極端子と間に接続された半導体スイッチＲｎ〜Ｔｎとを導通させることにより、直流母線間に接続された負荷からの回生電力を交流電源に返すように構成されている。【０１０１】
また、この発明の実施例１に係るコンバータ装置は、コンバータ装置の入力端子側に設けられた電流検出器４ａ〜４ｃと、電流検出器４ａ〜４ｃの出力電圧に基づいて過大電流を判定するための過電流判定用基準電圧生成器を含む電圧比較回路６ａ〜６ｃとを備えている。
この場合、制御手段は、電圧比較回路６ａ〜６ｃが過大電流を判定した場合に、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令を遮断するための制御回路を含む。【０１０２】
また、この発明の実施例１に係る制御手段は、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令の立上りを遅延させるための立上り遅延回路１７ａ〜１７ｆを含む。
立上り遅延回路１７ａ〜１７ｆは、導通指令を遅延させた後に、半導体スイッチのドライブ回路７ａ〜７ｆに入力し、直流母線の正（ｐ）極端子側および負（ｎ）極端子側に接続された半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎ、または交流電源の特定相に接続された半導体スイッチを導通させた後に、交流電源の異なる相に接続された半導体スイッチを導通させる際に、遅延期間Ｔｄを設定する。【０１０３】
また、この発明の実施例１に係るコンバータ装置は、直流母線間に挿入された蓄電素子（コンデンサ９）と、交流電源が接続される入力端子側に挿入された入力側過大電流防止回路（インダクタ３ａ〜３ｃ）と、電圧比較回路６ａ〜６ｃの入力側に挿入された低周波数域通過フィルタ（抵抗Ｒ２およびコンデンサＣ１）とを備えている。
この場合、入力側過大電流防止回路は、インダクタンス特性を有している。【０１０４】
また、この発明の実施例１に係るコンバータ装置は、直流母線間に挿入された半導体スイッチ１５からなる主導通回路と、主導通回路に直列接続された回生抵抗１４と、直流母線間電圧を過電圧判定用基準電圧と比較してコンバータ装置および負荷に過大な電圧が印加されるのを防止するための検出手段（抵抗１０、１３、ツェナダイオード１１、１２）とを備えている。【０１０５】
また、この発明の実施例１に係るコンバータ装置は、直流母線間に挿入された蓄電素子（コンデンサ９）を備えている。
この場合、制御手段は、正極側の半導体スイッチＲｐ〜Ｔｐまたは負極側の半導体スイッチＲｎ〜Ｔｎのいずれか一方を導通させた状態で、直流母線電圧または交流電源の相電圧のいずれか一方に所定電圧を加算して、直流母線電圧と交流電源の相電圧とを直接比較する。
また、制御手段は、直流母線電圧と交流電源の相電圧との差分電圧が基準電圧以下の場合には、正極側の半導体スイッチＲｐ〜Ｔｐまたは負極側の半導体スイッチＲｎ〜Ｔｎの他方を導通させ、直流母線電圧と交流電源の相電圧との差分電圧が基準電圧以上の場合には、正極側の半導体スイッチＲｐ〜Ｔｐまたは負極側の半導体スイッチＲｎ〜Ｔｎの他方の導通を禁止する。
さらに、制御手段は、負荷の力行時には、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令を遮断する。【０１０６】
なお、上記実施例１では、詳述しなかったが、コンデンサ９を備えた回路において、制御手段は、回生動作モード時において、直流母線間の電圧と３相交流電源１の電圧との差分電圧を検出する手段を設けることにより、電源ノイズや急激な電源電圧低下などに起因した半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎへの過大電流の流入を防止するように構成してもよい。【０１０７】
この場合、３相交流電源１の最大電圧相と最低電圧相との差分電圧と、コンデンサ９の端子間電圧との差分電圧を検出する差分電圧検出手段を設けるとともに、コンデンサ９の端子電圧が高すぎる場合（図６内の１点鎖線で示す経路で大きな電流が流れる場合）に半導体スイッチへの導通指令を阻止する遮断手段を設けることにより、前述の第１の課題が解決されて、コンバータ構成部品の故障の原因となる過大電流を阻止することができる。【０１０８】
また、この発明の実施例１の特徴は、差分電圧を直接検出する点、すなわち、図１に示す半導体スイッチＲｐ、Ｓｐ、Ｔｐのいずれかがオンした状態で、半導体スイッチＲｐ、Ｓｐ、Ｔｐのエミッタ側の電圧と、コンデンサ９の陽極側の電圧との差分電圧を検出する点にある。【０１０９】
また、この発明によれば、直流母線間に挿入された半導体スイッチ１５からなる主導通回路と、半導体スイッチ１５に直列接続された過電圧防止用の回生抵抗１４とを備え、直流母線間電圧が上昇した場合に、半導体スイッチ１５を導通させて回生抵抗１４で回生電力を吸収するように構成したので、前述の第３の課題が解決されて、母線電圧の上昇を防ぐことができ、コンデンサ９の小型化を促進することができる。【０１１０】
また、この発明によれば、直流母線間に挿入されたコンデンサ９を備え、制御手段は、負荷の力行時（３相交流電源１からの受電時）には、半導体スイッチＲｐ〜Ｔｐ、Ｒｎ〜Ｔｎに対する導通指令を遮断するので、前述の第５の課題が解決されて、省エネ化およびエネルギーロス低減化を実現することができる。
すなわち、パートスイッチング化により、コンデンサ９の容量Ｃと電源電圧変化率ｄｖ／ｄｔとに応じた電流Ｉｃ（＝Ｃ・ｄｖ／ｄｔ）による３相交流電源１と直流母線との間の無駄な電流の行き来を防止することができる。【０１１１】
さらに、この発明によれば、電源の電圧比較回路６ａ、６ｂ、６ｃに低周波域通過型フィルタ（抵抗Ｒ２およびコンデンサＣ１）を追加することにより、半導体スイッチの切り替え時に発生する電圧パルスによる電源相電圧の大小関係の誤検出を回避することができ、過電流防止用インダクタを挿入した場合でも、発振などによる故障を回避することができる。
【図１】
2007122701.tif 000003
【図２】
2007122701.tif 000004
【図３】
2007122701.tif 000005
【図４】
2007122701.tif 000006
【図５】
2007122701.tif 000007
【図６】
2007122701.tif 000008
【国際調査報告】
2007122701.tif 000009
2007122701.tif 000010
2007122701.tif 000011
2007122701.tif 000012