【手続補正書】
【提出日】令和1年6月27日(2019.6.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の第１の態様は、表示器と一体に接続される、または、表示器と分離して接続される数値制御装置であって、数値制御を行う制御処理装置が搭載された制御ボードと、前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載されたグラフィックボード、および、前記数値制御装置と分離して接続される前記表示器と通信を行う通信ケーブルが接続されるインタフェイスボードの一方を選択的に挿入可能なスロットと、を有する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
一体型の数値制御装置ＮＣは、電子基板２０として、数値制御を行う制御処理装置４０ｍｂが搭載されたメインボードＭＢ（図５Ａ）、および、表示器Ｍ１を制御する画像処理装置４２ｇｂ１が搭載されたグラフィックボードＧＢ１（図５Ａ）を有している。メインボードＭＢは、電子基板２０の中で最も面積が大きく、筐体１４の前側に形成されたスロット２４ａに挿入されている。なお、メインボードＭＢは、制御ボード６４を構成している。グラフィックボードＧＢ１は、メインボードＭＢよりも面積が小さく、筐体１４の後側の左右中央に形成されたスロット２４ｂに挿入されている。メインボードＭＢとグラフィックボードＧＢ１とは、バックボード２６を介して、相互通信を行うことができる。また、グラフィックボードＧＢ１と表示器Ｍ１とは、バックボード２６を介して、相互通信を行うことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、表示器Ｍ２の後面であって左下の位置に、外部スロット６２が着脱可能に取り付けられている。外部スロット６２は、ＵＳＢ、ＳＤカード等を挿入可能なスロットであって、表示器Ｍ２の表面側からＵＳＢ、ＳＤカード等を挿入することができるように設けられている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
［作用効果］
本実施の形態では、表示器Ｍ２は、グラフィックボードＧＢ２とインタフェイスボードＩＢ２を有するようにした。これにより、表示器Ｍ２のグラフィックボードＧＢ２と、一体型の数値制御装置ＮＣに挿入されるグラフィックボードＧＢ１とを共通化し、表示器Ｍ２のインタフェイスボードＩＢ２と、分離型の数値制御装置ＮＣに挿入されるインタフェイスボードＩＢ１とを共通化することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
表示器（Ｍ１）と一体に接続される、または、表示器（Ｍ２）と分離して接続される数値制御装置（ＮＣ）であって、数値制御を行う制御処理装置（４０ｍｂ）が搭載された制御ボード（６４）と、前記数値制御装置（ＮＣ）に一体に接続される前記表示器（Ｍ１）を制御する画像処理装置（４２ｇｂ１）が搭載されたグラフィックボード（ＧＢ１）、および、前記数値制御装置（ＮＣ）と分離して接続される前記表示器（Ｍ２）と通信を行う通信ケーブル（６６）が接続されるインタフェイスボード（ＩＢ１）の一方を選択的に挿入可能なスロット（２４ｂ）と、を有する。これにより、グラフィックボード（ＧＢ１）とインタフェイスボード（ＩＢ１）とを入れ替えるだけで、一体型の数値制御装置（ＮＣ）と分離型の数値制御装置（ＮＣ）とを構成することができ、一体型の数値制御装置（ＮＣ）の開発と分離型の数値制御装置（ＮＣ）の開発とを共通化することができるため、開発工数を抑制することができる。また、一体型の数値制御装置（ＮＣ）と分離型の数値制御装置（ＮＣ）との間で、大部分の部品を共通化することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
上記の数値制御装置（ＮＣ）であって、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）、および、論理信号と電気信号とを変換するＰＨＹチップ（４６ｍｂ）が搭載され、前記グラフィックボード（ＧＢ１）には、ＰＨＹチップ（４６ｇｂ１）、および、前記画像処理装置（４２ｇｂ１）が搭載され、前記インタフェイスボード（ＩＢ１）には、パルス信号を伝送するとともに電気的に絶縁するトランス（４８ｉｂ１）、および、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記グラフィックボード（ＧＢ１）の前記ＰＨＹチップ（４６ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記インタフェイスボード（ＩＢ１）の前記トランス（４８ｉｂ１）とが接続されてもよい。これにより、一体型の数値制御装置（ＮＣ）と分離型の数値制御装置（ＮＣ）において、制御ボード（６４）を共通化することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
上記の数値制御装置（ＮＣ）であって、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）、論理信号と電気信号とを変換するＰＨＹチップ（４６ｍｂ）、および、パルス信号を伝送するとともに電気的に絶縁するトランス（４８ｍｂ）が搭載され、前記グラフィックボード（ＧＢ１）には、ＰＨＹチップ（４６ｇｂ１）、および、前記画像処理装置（４２ｇｂ１）が搭載され、前記インタフェイスボード（ＩＢ１）には、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記トランス（４８ｍｂ）と、前記グラフィックボード（ＧＢ１）の前記ＰＨＹチップ（４６ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記トランス（４８ｍｂ）と、前記インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）とが接続されてもよい。これにより、分離型の数値制御装置（ＮＣ）のインタフェイスボード（ＩＢ１）には、コネクタ（４４ｉｂ１）のみが搭載されていればよく、インタフェイスボード（ＩＢ１）の構成を簡略化することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
上記の数値制御システム（１０）であって、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）、および、論理信号と電気信号とを変換するＰＨＹチップ（４６ｍｂ）が搭載され、前記第１グラフィックボード（ＧＢ１）には、ＰＨＹチップ（４６ｇｂ１）、および、前記画像処理装置（４２ｇｂ１）が搭載され、前記第１インタフェイスボード（ＩＢ１）には、パルス信号を伝送するとともに電気的に絶縁するトランス（４８ｉｂ１）、および、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１）が搭載され、前記第２グラフィックボード（ＧＢ２）には、コネクタ（４４ｇｂ２）、トランス（４８ｇｂ２）、ＰＨＹチップ（４６ｇｂ２）、および、前記画像処理装置（４２ｇｂ２）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記第１グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記第１グラフィックボード（ＧＢ１）の前記ＰＨＹチップ（４６ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記第１インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記第１インタフェイスボード（ＩＢ１）の前記トランス（４８ｉｂ１）とが接続されるとともに、前記第１インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）と、前記第２グラフィックボード（ＧＢ２）の前記コネクタ（４４ｇｂ２）とが、前記通信ケーブル（６６）によって接続されてもよい。これにより、一体型の数値制御装置（ＮＣ）と分離型の数値制御装置（ＮＣ）において、制御ボード（６４）を共通化することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
上記の数値制御システム（１０）であって、前記数値制御装置（ＮＣ）と分離して接続される前記表示器（Ｍ２）は、前記第２グラフィックボード（ＧＢ２）と接続される第２インタフェイスボード（ＩＢ２）を有し、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）、および、論理信号と電気信号とを変換するＰＨＹチップ（４６ｍｂ）が搭載され、前記第１グラフィックボード（ＧＢ１）および第２グラフィックボード（ＧＢ２）には、それぞれＰＨＹチップ（４６ｇｂ１、４６ｇｂ２）、および、前記画像処理装置（４２ｇｂ１、４２ｇｂ２）が搭載され、前記第１インタフェイスボード（ＩＢ１）および第２インタフェイスボード（ＩＢ２）には、それぞれパルス信号を伝送するとともに電気的に絶縁するトランス（４８ｉｂ１、４８ｉｂ２）、および、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１、４４ｉｂ２）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記第１グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記第１グラフィックボード（ＧＢ１）の前記ＰＨＹチップ（４６ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記第１インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記ＰＨＹチップ（４６ｍｂ）と、前記第１インタフェイスボード（ＩＢ１）の前記トランス（４８ｉｂ１）とが接続され、前記第２グラフィックボード（ＧＢ２）の前記ＰＨＹチップ（４６ｇｂ２）と、前記第２インタフェイスボード（ＩＢ２）の前記トランス（４８ｉｂ２）とが前記表示器（Ｍ２）内で接続され、前記第１インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）と、前記第２インタフェイスボード（ＩＢ２）の前記コネクタ（４４ｉｂ２）とが前記通信ケーブル（６６）によって接続されてもよい。これにより、第１グラフィックボード（ＧＢ１）と第２グラフィックボード（ＧＢ２）とを共通化することができ、また、第１インタフェイスボード（ＩＢ１）と第２インタフェイスボード（ＩＢ２）とを共通化することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
上記の数値制御システム（１０）であって、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）、論理信号と電気信号とを変換するＰＨＹチップ（４６ｍｂ）、および、パルス信号を伝送するとともに電気的に絶縁するトランス（４８ｍｂ）が搭載され、前記第１グラフィックボード（ＧＢ１）には、ＰＨＹチップ（４６ｇｂ１）、および、前記画像処理装置（４２ｇｂ１）が搭載され、前記第１インタフェイスボード（ＩＢ１）には、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１）が搭載され、前記第２グラフィックボード（ＧＢ２）には、コネクタ（４４ｇｂ２）、トランス（４８ｇｂ２）、ＰＨＹチップ（４６ｇｂ２）、および、前記画像処理装置（４２ｇｂ２）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記第１グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記トランス（４８ｍｂ）と、前記第１グラフィックボード（ＧＢ１）の前記ＰＨＹチップ（４６ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記第１インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記トランス（４８ｍｂ）と、前記第１インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）とが接続されるとともに、前記第１インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）と、前記第２グラフィックボード（ＧＢ２）の前記コネクタ（４４ｇｂ２）とが前記通信ケーブル（６６）によって接続されてもよい。これにより、分離型の数値制御装置（ＮＣ）のインタフェイスボード（ＩＢ１）には、コネクタ（４４ｉｂ１）のみが搭載されていればよく、インタフェイスボード（ＩＢ１）の構成を簡略化することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
上記の数値制御システム（１０）であって、前記制御ボード（６４）には、前記制御処理装置（４０ｍｂ）が搭載され、前記第１グラフィックボード（ＧＢ１）には、前記画像処理装置（４２ｇｂ１）が搭載され、前記第１インタフェイスボード（ＩＢ１）には、論理信号と電気信号とを変換するＰＨＹチップ（４６ｉｂ１）、パルス信号を伝送するとともに電気的に絶縁するトランス（４８ｉｂ１）、および、通信ケーブル（６６）が接続されるコネクタ（４４ｉｂ１）が搭載され、前記第２グラフィックボード（ＧＢ２）には、コネクタ（４４ｇｂ２）、トランス（４８ｇｂ２）、ＰＨＹチップ（４６ｇｂ２）、および、前記画像処理装置（４２ｇｂ２）が搭載され、前記表示器（Ｍ１）と前記数値制御装置（ＮＣ）とが一体に接続される場合には、前記スロット（２４ｂ）に前記第１グラフィックボード（ＧＢ１）が挿入されて、前記制御ボード（６４）の前記制御処理装置（４０ｍｂ）と、前記第１グラフィックボード（ＧＢ１）の前記画像処理装置（４２ｇｂ１）とが接続され、前記表示器（Ｍ２）と前記数値制御装置（ＮＣ）とが分離して接続される場合には、前記スロット（２４ｂ）に前記第１インタフェイスボード（ＩＢ１）が挿入されて、前記制御ボード（６４）の前記制御処理装置（４０ｍｂ）と、前記第１インタフェイスボード（ＩＢ１）の前記ＰＨＹチップ（４６ｉｂ１）とが接続されるとともに、前記第１インタフェイスボード（ＩＢ１）の前記コネクタ（４４ｉｂ１）と、前記第２グラフィックボード（ＧＢ２）の前記コネクタ（４４ｇｂ２）とが前記通信ケーブル（６６）によって接続されてもよい。これにより、制御ボード（６４）の制御処理装置（４０ｍｂ）とグラフィックボード（ＧＢ１）の画像処理装置（４２ｇｂ１）とは、直接通信を行うことができ、メインボード（ＭＢ）およびグラフィックボード（ＧＢ１）の構成を簡略化することができる。
【手続補正１２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示器と一体に接続される、または、表示器と分離して接続される数値制御装置であって、
数値制御を行う制御処理装置が搭載された制御ボードと、
前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載されたグラフィックボード、および、前記数値制御装置と分離して接続される前記表示器と通信を行う通信ケーブルが接続されるインタフェイスボードの一方を選択的に挿入可能なスロットと、
を有する、数値制御装置。
【請求項２】
請求項１に記載の数値制御装置であって、
前記スロットに前記グラフィックボードが挿入された、数値制御装置。
【請求項３】
請求項１に記載の数値制御装置であって、
前記スロットに前記インタフェイスボードが挿入された、数値制御装置。
【請求項４】
請求項１〜３のいずれか１項に記載の数値制御装置であって、
前記グラフィックボードと前記制御ボードとの間の通信規格と、前記インタフェイスボードと前記制御ボードとの間の通信規格とは同一である、数値制御装置。
【請求項５】
請求項１〜４のいずれか１項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するＰＨＹチップが搭載され、
前記グラフィックボードには、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記インタフェイスボードには、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記グラフィックボードの前記ＰＨＹチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記インタフェイスボードの前記トランスとが接続される、数値制御装置。
【請求項６】
請求項１〜４のいずれか１項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置、論理信号と電気信号とを変換するＰＨＹチップ、および、パルス信号を伝送するとともに電気的に絶縁するトランスが搭載され、
前記グラフィックボードには、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記インタフェイスボードには、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記トランスと、前記グラフィックボードの前記ＰＨＹチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記トランスと、前記インタフェイスボードの前記コネクタとが接続される、数値制御装置。
【請求項７】
請求項１〜４のいずれか１項に記載の数値制御装置であって、
前記制御ボードには、前記制御処理装置が搭載され、
前記グラフィックボードには、前記画像処理装置が搭載され、
前記インタフェイスボードには、論理信号と電気信号とを変換するＰＨＹチップ、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記グラフィックボードが挿入されて、前記制御ボードの前記制御処理装置と、前記グラフィックボードの前記画像処理装置とが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記インタフェイスボードが挿入されて、前記制御ボードの前記制御処理装置と、前記インタフェイスボードの前記ＰＨＹチップとが接続される、数値制御装置。
【請求項８】
表示器と、
前記表示器と一体に、または、前記表示器と分離して接続される数値制御装置と、
を備えた数値制御システムであって、
前記数値制御装置は、
数値制御を行う制御処理装置が搭載された制御ボードと、
前記数値制御装置に一体に接続される前記表示器を制御する画像処理装置が搭載された第１グラフィックボード、および、前記数値制御装置と分離して接続される前記表示器を制御する画像処理装置が搭載された第２グラフィックボードと通信を行う通信ケーブルが接続される第１インタフェイスボードの一方を選択的に挿入可能なスロットと、
を有する、数値制御システム。
【請求項９】
請求項８に記載の数値制御システムであって、
前記第１グラフィックボードと前記制御ボードとの間の通信規格と、前記第１インタフェイスボードと前記制御ボードとの間の通信規格とは同一である、数値制御システム。
【請求項１０】
請求項８または９に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するＰＨＹチップが搭載され、
前記第１グラフィックボードには、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記第１インタフェイスボードには、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記第２グラフィックボードには、コネクタ、トランス、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第１グラフィックボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記第１グラフィックボードの前記ＰＨＹチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第１インタフェイスボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記第１インタフェイスボードの前記トランスとが接続されるとともに、前記第１インタフェイスボードの前記コネクタと、前記第２グラフィックボードの前記コネクタとが、前記通信ケーブルによって接続される、数値制御システム。
【請求項１１】
請求項８または９に記載の数値制御システムであって、
前記数値制御装置と分離して接続される前記表示器は、前記第２グラフィックボードと接続される第２インタフェイスボードを有し、
前記制御ボードには、前記制御処理装置、および、論理信号と電気信号とを変換するＰＨＹチップが搭載され、
前記第１グラフィックボードおよび第２グラフィックボードには、それぞれＰＨＹチップ、および、前記画像処理装置が搭載され、
前記第１インタフェイスボードおよび第２インタフェイスボードには、それぞれパルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第１グラフィックボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記第１グラフィックボードの前記ＰＨＹチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第１インタフェイスボードが挿入されて、前記制御ボードの前記ＰＨＹチップと、前記第１インタフェイスボードの前記トランスとが接続され、前記第２グラフィックボードの前記ＰＨＹチップと、前記第２インタフェイスボードの前記トランスとが前記表示器内で接続され、前記第１インタフェイスボードの前記コネクタと、前記第２インタフェイスボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。
【請求項１２】
請求項８または９に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置、論理信号と電気信号とを変換するＰＨＹチップ、および、パルス信号を伝送するとともに電気的に絶縁するトランスが搭載され、
前記第１グラフィックボードには、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記第１インタフェイスボードには、通信ケーブルが接続されるコネクタが搭載され、
前記第２グラフィックボードには、コネクタ、トランス、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第１グラフィックボードが挿入されて、前記制御ボードの前記トランスと、前記第１グラフィックボードの前記ＰＨＹチップとが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第１インタフェイスボードが挿入されて、前記制御ボードの前記トランスと、前記第１インタフェイスボードの前記コネクタとが接続されるとともに、前記第１インタフェイスボードの前記コネクタと、前記第２グラフィックボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。
【請求項１３】
請求項８または９に記載の数値制御システムであって、
前記制御ボードには、前記制御処理装置が搭載され、
前記第１グラフィックボードには、前記画像処理装置が搭載され、
前記第１インタフェイスボードには、論理信号と電気信号とを変換するＰＨＹチップ、パルス信号を伝送するとともに電気的に絶縁するトランス、および、通信ケーブルが接続されるコネクタが搭載され、
前記第２グラフィックボードには、コネクタ、トランス、ＰＨＹチップ、および、前記画像処理装置が搭載され、
前記表示器と前記数値制御装置とが一体に接続される場合には、前記スロットに前記第１グラフィックボードが挿入されて、前記制御ボードの前記制御処理装置と、前記第１グラフィックボードの前記画像処理装置とが接続され、
前記表示器と前記数値制御装置とが分離して接続される場合には、前記スロットに前記第１インタフェイスボードが挿入されて、前記制御ボードの前記制御処理装置と、前記第１インタフェイスボードの前記ＰＨＹチップとが接続されるとともに、前記第１インタフェイスボードの前記コネクタと、前記第２グラフィックボードの前記コネクタとが前記通信ケーブルによって接続される、数値制御システム。