【事件の表示】
　特願２０１７−２０４３７２「情報処理システム、及び、情報処理システムによる制御方法」拒絶査定不服審判事件〔令和　１年　５月２３日出願公開、特開２０１９−　７９１７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は，平成２９年１０月２３日の出願であって，平成３０年１２月２８日付けで拒絶理由通知がされ，平成３１年３月１１日付けで意見書が提出されるとともに手続補正がなされ，令和１年８月２０日付けで拒絶理由通知（最後）がされ，令和１年１０月１５日付けで意見書が提出されるとともに手続補正がなされたが，令和２年３月１８日付けで令和１年１０月１５日付けの手続補正が却下されるとともに同日付けで拒絶査定がなされ，これに対して，令和２年６月２３日に拒絶査定不服審判の請求がなされると同時に手続補正がなされたものである。
第２．令和２年６月２３日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］ 
　令和２年６月２３日にされた手続補正（以下「本件補正」という。）を却下する。 
［理由］ 
１．本件補正について（補正の内容） 
（１）本件補正後の特許請求の範囲の記載 
　本件補正により，特許請求の範囲の請求項１の記載は，次のとおり補正された。（下線部は，補正箇所を示すために，請求人が付したものである。）
「【請求項１】
　隣に配置された他のセルと接続可能な３つ以上の端子と，入力した信号について情報処理を行う情報処理部と，前記情報処理が行われた信号を記憶
するとともに，記憶した信号のうち最も古い信号を出力
　前記セルの何れかに不具合が発生した場合に，少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信することで，前記不具合が発生したセルを使用せずに前記不具合が発生する前と同一の所望の情報処理を前記セルアレイにさせる接続信号送信装置と，
　を備える情報処理システム。」
（２）本件補正前の特許請求の範囲
　本件補正前の，平成３１年３月１１日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　隣に配置された他のセルと接続可能な３つ以上の端子と，入力した信号について情報処理を行う情報処理部と，前記情報処理が行われた信号を記憶するレジスタと，前記入力した信号を通過させる経路と，前記情報処理を行った信号を出力するか，前記入力した信号を前記経路を介して出力するかを選択するとともに，選択した信号を前記端子のうちの何れから出力するかを選択する選択部と，を備えるセルを複数有し，所望の情報処理を行うセルアレイと，
　前記セルの何れかに不具合が発生した場合に，少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信することで，前記不具合が発生したセルを使用せずに前記不具合が発生する前と同一の所望の情報処理を前記セルアレイにさせる接続信号送信装置と，
　を備える情報処理システム。」
２．補正の適否
　本件補正は，補正前の請求項１に記載された発明を特定するために必要な事項である「レジスタ」について，「記憶した信号のうち最も古い信号を出力する」との限定を付加するものであって，補正前の請求項１に記載された発明と補正後の請求項１に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから，特許法第１７条の２第５項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が同条第６項において準用する同法第１２６条第７項の規定に適合するか（特許出願の際独立して特許を受けることができるものであるか）について，以下，検討する。
（１）本件補正発明
　本件補正発明は，上記１．（１）に記載したとおりのものである。
（２）引用文献，引用発明
ア．引用文献１
（ア）原査定の拒絶の理由において引用された，特開昭６１−２０１３６５号公報（以下，「引用文献１」という。）には，図面とともに以下の事項が記載されている。（下線は，当審において付加したものである。以下，同じ。）
ａ．「〔産業上の利用分野〕
　本発明は，
複数のプロセッサエレメントをメッシュ状に結合して処理を分散させることにより，高度の並列処理を実現する並列処理システム
ｂ．「第２図は，かゝる
並列処理システム
１はコントロールユニット（ＣＵ），２はプロセッサエレメント（ＰＥ）
ＣＵ１はコントロール線３とステータス線４とデータ線５で各ＰＥ２と接続され，各ＰＥ２の状態をステータス線４で入手し，コントロール線３で各ＰＥ２を制御し，さらにデータ線５で必要によりプログラム，データを送受する
ｃ．「〔問題点を解決するための手段〕
　本発明は，メッシュ状に結合された複数のＰＥと各ＰＥを制御するＣＵとからなる並列処理システムにおいて，任意の行および／または列のＰＥを予備にすると共に，各ＰＥに障害を検出しその障害箇所をＣＵに報告する手段とＣＵの指示によって
スルー状態（前段ＰＥからの転送データをそのまゝ後段ＰＥに転送する状態）
非スルー状態（前段ＰＥからの転送データを入力し，演算したのち後段ＰＥに転送する状態）
ｄ．「〔発明の実施例〕
　第１図は本発明の一実施例であって
ＰＥ
６はＰＥ間のデータ転送を行う転送部
７は演算を実行する演算部
転送部６はバッファ８，１／４セレクタ９，１／２セレクタ１０，制御フリップフロップ（ＦＦ）１１，１／２セレクタ１２を具備して
４個のバッファ８はそれぞれ上下左右のＰＥからの転送データを保持し，制御ＦＦ１１はＣＵからの制御信号（１２のセレクト信号）を保持する
演算部７は演算ユニット１３，メモリ１４，プロセッサ１５を具備して
ｅ．「はじめ，第３図の例について説明する。第３図はＰＥ間のパス系で障害が発生した場合の障害発生前と後のシステム状態を示したものである。
１６は各ＰＥ２のスルー／非スルー状態を保持しているレジスタで，ＣＵｌ上に用意される
ｆ．「第３図（ａ）（再構成前）の
レジスタ１６は
を示し
“１”は非スルー状態，“０”はスルー状態
このレジスタ１６の状態に対応して
ＰＥ２の制御ＦＦ１１がＣＵ１によってセットされ
すなわち，レジスタ１６の対応するビットが“１”ならば，該当ＰＥの制御ＦＦ１１は“１”，“０”ならば“０”にセットされ
制御ＦＦ１１が“０”の場合，セレクタ１２はバッファ８からのデータを選択し，“１”の場合はセレクタ１０からのデータを選択
従って，制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合，ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送する
ｇ．「次に，初期設定後，
各ＰＥ２は内部演算を実行し，必要に応じてＰＥ間とのデータ転送を行う
ＰＥ間転送方式として
どちら
でも適用でき
(1)（当審注：原文では，丸数字で表記されているが，括弧付きの数字で表記した。）　
クロックと非同期に行う
すなわち，あるプロトコルでもってハンドシェイク的に行う
(2)
クロックに同期して行う
ｈ．「各ＰＥ２はＰＥ間転送によって演算に必要なデータがそろった時点で演算を行う，すなわち，第１図において，
ＰＥ５（当審注：「ＰＥ５」は，「ＰＥ２」の誤記と認められる。）はセレクタ９により必要な方向からのデータを選択し，演算ユニット１３に取り込む
また，演算結果を他ＰＥに転送する場合は，演算ユニット１３のデータをセレクタ１０を介して各隣接ＰＥに転送
ｉ．「
第４図では，予備系の行と列，すなわち，Ｄ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ（当審注：「Ｄ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ」は「Ｄ，Ｈ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ」の明らかな誤記である。）として，残りのＰＥで３×３のメッシュ群を構成している
従って，再構成前のレジスタ１６の状態は，第４図（ａ）のようになり
同一パターンで右方向の隣接転送を例にとると，Ａ→Ｂ，Ｂ→Ｃ，Ｃ→（Ｄ）→Ａ，Ｅ→Ｆ，Ｇ→（Ｈ）→Ｅ（当審注：「Ｅ→Ｆ，Ｇ→（Ｈ）→Ｅ」は「Ｅ→Ｆ，Ｆ→Ｇ，Ｇ→（Ｈ）→Ｅ」の明らかな誤記である。），ｉ→Ｊ，Ｊ→Ｋ，Ｋ→（Ｌ）→ｉで転送を行
　
次に，ＧのＰＥで障害が発生し，それが転送部の障害でＰＥ間転送の正常性が保証されない場合，Ｇと同じ行および列のＰＥ群を予備のＰＥ群１８に切り換える必要がある
ＣＵ１は，スルー状態にすべきＰＥ群として，行方向はＥ，Ｆ，Ｇ，Ｈを，列方向はＣ，Ｇ，Ｋ，Ｏをそれぞれ決定し，また，予備ＰＥ群１８のＤ，Ｌ，Ｍ，Ｎ，Ｐを非スルー状態に設定して，ＰＥを再構成
第４図（ｂ）のレジスタ１６は該再構成後の状態を示す
再構成後の同一パターンで右方向の隣接転送は，
Ａ→Ｂ，Ｂ→（Ｃ）→Ｄ，Ｄ→Ａ，ｉ→Ｊ，Ｊ→（Ｋ）→Ｌ，Ｌ→ｉ，Ｍ→Ｎ，Ｎ→（Ｏ）→Ｐ，Ｐ→Ｍとなる
ｊ．「第５図は
ＣＵ側の障害処理フロー
ＣＵ１は各ＰＥ２からの障害報告の有無を常に監視しており
障害報告を受信すると，障害箇所を判別する
ＰＥ間の転送部の障害の場合は，予備行と予備列の両方のＰＥ群を非スルー状態にし
障害の生じたＰＥと同じ行，列のＰＥ群をスルー状態にする
次にＰＥヘプログラムの再初期設定を行い
再開始指示を送出する
ｋ．「〔発明の効果〕
　以上，説明したように，本発明はＰＥにスルー／非スルー用のハードウェアを付加する事により，
ＰＥに障害が発生しても，予備系のＰＥに切り換え，システムを再構成する事により，システムをダウンさせる事なしに容易に再実行が可能となる
ｌ．「第１図
」
ｍ．「第２図
」
ｎ．「第４図
」
（イ）上記ａ.の記載から，引用文献１には，「複数のプロセッサエレメントをメッシュ状に結合して処理を分散させることにより，高度の並列処理を実現する並列処理システム」が記載されていると認められる。
（ウ）上記ｂ.の記載と上記ｍ．で引用した第２図の記載から，引用文献１には，「並列処理システム」は，「コントロールユニット（ＣＵ）１と複数のプロセッサエレメント（ＰＥ）２とを備え」ることが記載されていると認められる。
（エ）上記ｂ.の記載から，引用文献１には，「ＣＵ１はコントロール線３とステータス線４とデータ線５で各ＰＥ２と接続され，各ＰＥ２の状態をステータス線４で入手し，コントロール線３で各ＰＥ２を制御し，さらにデータ線５で必要によりプログラム，データを送受する」ものであることが記載されていると認められる。
（オ）上記ｄ.の記載と上記ｌ．で引用した第１図の記載から，引用文献１には，「ＰＥは，ＰＥ間のデータ転送を行う転送部６と演算を実行する演算部７を備え」，「転送部６はバッファ８，１／４セレクタ９，１／２セレクタ１０，制御フリップフロップ（ＦＦ）１１，１／２セレクタ１２を具備して」おり，「４個のバッファ８はそれぞれ上下左右のＰＥからの転送データを保持し，制御ＦＦ１１はＣＵからの制御信号（１２のセレクト信号）を保持する」ものであり，「演算部７は演算ユニット１３，メモリ１４，プロセッサ１５を具備して」いることが記載されていると認められる。
（カ）上記ｅ.の記載から，引用文献１には，「各ＰＥ２のスルー／非スルー状態を保持しているレジスタ１６がＣＵｌ上に用意され」ることが記載されていると認められる。
（キ）上記ｃ.の記載から，引用文献１には，「スルー状態とは，前段ＰＥからの転送データをそのまゝ後段ＰＥに転送する状態であり，非スルー状態とは，前段ＰＥからの転送データを入力し，演算したのち後段ＰＥに転送する状態であ」ることが記載されていると認められる。
（ク）上記ｆ.の記載から，引用文献１には，「レジスタ１６は，“１”は非スルー状態，“０”はスルー状態を示し，このレジスタ１６の状態に対応してＰＥ２の制御ＦＦ１１がＣＵ１によってセットされ，すなわち，レジスタ１６の対応するビットが“１”ならば，該当ＰＥの制御ＦＦ１１は“１”，“０”ならば“０”にセットされ，制御ＦＦ１１が“０”の場合，セレクタ１２はバッファ８からのデータを選択し，“１”の場合はセレクタ１０からのデータを選択し，従って，制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合，ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送する」ようになっていることが記載されていると認められる。
（ケ）上記ｇ.の記載から，引用文献１には，「各ＰＥ２は内部演算を実行し，必要に応じてＰＥ間とのデータ転送を行うところ，ＰＥ間転送方式として，クロックと非同期に行う，すなわち，あるプロトコルでもってハンドシェイク的に行う方式と，クロックに同期して行う方式とのどちらでも適用でき」ることが記載されていると認められる。
（コ）上記ｈ.の記載と上記ｌ．で引用した第１図の記載から，引用文献１には，「ＰＥ２はセレクタ９により必要な方向からのデータを選択し，演算ユニット１３に取り込み，また，演算結果を他ＰＥに転送する場合は，演算ユニット１３のデータをセレクタ１０を介して各隣接ＰＥに転送」することが記載されていると認められる。
（サ）上記ｉ．の「
第４図では，予備系の行と列，すなわち，Ｄ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ（当審注：「Ｄ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ」は「Ｄ，Ｈ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐ」の明らかな誤記である。）として，残りのＰＥで３×３のメッシュ群を構成している
　また，上記ｉ．の記載と上記ｎ．で引用した第４図（ａ）のレジスタ１６の記載から，引用文献１には，「再構成前のレジスタ１６の状態は，Ａ＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０，Ｅ＝１，Ｆ＝１，Ｇ＝１，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝１，Ｌ＝０，Ｍ＝０，Ｎ＝０，Ｏ＝０，Ｐ＝０であ」ることが記載されていると認められる。
　以上のことと，上記ｉの記載から，引用文献１には，「Ａ〜Ｐの１６個のＰＥ２からなる４×４のメッシュ群のうち，予備系の行と列，すなわち，Ｄ，Ｈ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐとして，残りのＰＥで３×３のメッシュ群を構成し，従って，再構成前のレジスタ１６の状態は，Ａ＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０，Ｅ＝１，Ｆ＝１，Ｇ＝１，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝１，Ｌ＝０，Ｍ＝０，Ｎ＝０，Ｏ＝０，Ｐ＝０であり，同一パターンで右方向の隣接転送を例にとると，Ａ→Ｂ，Ｂ→Ｃ，Ｃ→（Ｄ）→Ａ，Ｅ→Ｆ，Ｆ→Ｇ，Ｇ→（Ｈ）→Ｅ，ｉ→Ｊ，Ｊ→Ｋ，Ｋ→（Ｌ）→ｉで転送を行」うことが記載されていると認められる。
（シ）上記ｉ．の記載から，引用文献１には，「次に，ＧのＰＥで障害が発生し，それが転送部の障害でＰＥ間転送の正常性が保証されない場合，Ｇと同じ行および列のＰＥ群を予備のＰＥ群１８に切り換える必要があり，ＣＵ１は，スルー状態にすべきＰＥ群として，行方向はＥ，Ｆ，Ｇ，Ｈを，列方向はＣ，Ｇ，Ｋ，Ｏをそれぞれ決定し，また，予備ＰＥ群１８のＤ，Ｌ，Ｍ，Ｎ，Ｐを非スルー状態に設定して，ＰＥを再構成」することが記載されていると認められる。
　また，上記ｉ.の記載と上記ｎ．で引用した第４図（ｂ）のレジスタ１６の記載から，引用文献１には，「レジスタ１６は該再構成後の状態として，Ａ＝１，Ｂ＝１，Ｃ＝０，Ｄ＝１，Ｅ＝０，Ｆ＝０，Ｇ＝０，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝０，Ｌ＝１，Ｍ＝１，Ｎ＝１，Ｏ＝０，Ｐ＝１を示し，再構成後の同一パターンで右方向の隣接転送は，Ａ→Ｂ，Ｂ→（Ｃ）→Ｄ，Ｄ→Ａ，ｉ→Ｊ，Ｊ→（Ｋ）→Ｌ，Ｌ→ｉ，Ｍ→Ｎ，Ｎ→（Ｏ）→Ｐ，Ｐ→Ｍとな」ることが記載されていると認められる。
　
（ス）上記ｊ.の記載から，引用文献１には，「ＣＵ側の障害処理フローでは，ＣＵ１は各ＰＥ２からの障害報告の有無を常に監視しており，障害報告を受信すると，障害箇所を判別し，ＰＥ間の転送部の障害の場合は，予備行と予備列の両方のＰＥ群を非スルー状態にし，障害の生じたＰＥと同じ行，列のＰＥ群をスルー状態にし，次にＰＥヘプログラムの再初期設定を行い，再開始指示を送出」することが記載されていると認められる。
（セ）上記ｋ.の記載から，引用文献１には，「ＰＥに障害が発生しても，予備系のＰＥに切り換え，システムを再構成する事により，システムをダウンさせる事なしに容易に再実行が可能となる」ことが記載されていると認められる。
（ソ）したがって，引用文献１の上記各記載及び図面の記載を総合すると，引用文献１には，次の発明（以下，「引用発明」という。）が記載されていると認められる。
「複数のプロセッサエレメントをメッシュ状に結合して処理を分散させることにより，高度の並列処理を実現する並列処理システムであって，
　コントロールユニット（ＣＵ）１と複数のプロセッサエレメント（ＰＥ）２とを備え，
　ＣＵ１はコントロール線３とステータス線４とデータ線５で各ＰＥ２と接続され，各ＰＥ２の状態をステータス線４で入手し，コントロール線３で各ＰＥ２を制御し，さらにデータ線５で必要によりプログラム，データを送受するものであり，
　ＰＥは，ＰＥ間のデータ転送を行う転送部６，演算を実行する演算部７を備え，
　転送部６はバッファ８，１／４セレクタ９，１／２セレクタ１０，制御フリップフロップ（ＦＦ）１１，１／２セレクタ１２を具備しており，４個のバッファ８はそれぞれ上下左右のＰＥからの転送データを保持し，制御ＦＦ１１はＣＵからの制御信号（１２のセレクト信号）を保持するものであり，演算部７は演算ユニット１３，メモリ１４，プロセッサ１５を具備しており，
　各ＰＥ２のスルー／非スルー状態を保持しているレジスタ１６がＣＵｌ上に用意され，
　ここで，スルー状態とは，前段ＰＥからの転送データをそのまゝ後段ＰＥに転送する状態であり，非スルー状態とは，前段ＰＥからの転送データを入力し，演算したのち後段ＰＥに転送する状態であり，
　レジスタ１６は，“１”は非スルー状態，“０”はスルー状態を示し，このレジスタ１６の状態に対応してＰＥ２の制御ＦＦ１１がＣＵ１によってセットされ，すなわち，レジスタ１６の対応するビットが“１”ならば，該当ＰＥの制御ＦＦ１１は“１”，“０”ならば“０”にセットされ，制御ＦＦ１１が“０”の場合，セレクタ１２はバッファ８からのデータを選択し，“１”の場合はセレクタ１０からのデータを選択し，従って，制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合，ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送するようになっており，
　各ＰＥ２は内部演算を実行し，必要に応じてＰＥ間とのデータ転送を行うところ，ＰＥ間転送方式として，クロックと非同期に行う，すなわち，あるプロトコルでもってハンドシェイク的に行う方式と，クロックに同期して行う方式とのどちらでも適用でき，
　ＰＥ２はセレクタ９により必要な方向からのデータを選択し，演算ユニット１３に取り込み，また，演算結果を他ＰＥに転送する場合は，演算ユニット１３のデータをセレクタ１０を介して各隣接ＰＥに転送し，
　Ａ〜Ｐの１６個のＰＥ２からなる４×４のメッシュ群のうち，予備系の行と列，すなわち，Ｄ，Ｈ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐとして，残りのＰＥで３×３のメッシュ群を構成し，従って，再構成前のレジスタ１６の状態は，Ａ＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０，Ｅ＝１，Ｆ＝１，Ｇ＝１，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝１，Ｌ＝０，Ｍ＝０，Ｎ＝０，Ｏ＝０，Ｐ＝０であり，同一パターンで右方向の隣接転送を例にとると，Ａ→Ｂ，Ｂ→Ｃ，Ｃ→（Ｄ）→Ａ，Ｅ→Ｆ，Ｆ→Ｇ，Ｇ→（Ｈ）→Ｅ，ｉ→Ｊ，Ｊ→Ｋ，Ｋ→（Ｌ）→ｉで転送を行い，
　次に，ＧのＰＥで障害が発生し，それが転送部の障害でＰＥ間転送の正常性が保証されない場合，Ｇと同じ行および列のＰＥ群を予備のＰＥ群１８に切り換える必要があり，ＣＵ１は，スルー状態にすべきＰＥ群として，行方向はＥ，Ｆ，Ｇ，Ｈを，列方向はＣ，Ｇ，Ｋ，Ｏをそれぞれ決定し，また，予備ＰＥ群１８のＤ，Ｌ，Ｍ，Ｎ，Ｐを非スルー状態に設定して，ＰＥを再構成し，レジスタ１６は該再構成後の状態として，Ａ＝１，Ｂ＝１，Ｃ＝０，Ｄ＝１，Ｅ＝０，Ｆ＝０，Ｇ＝０，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝０，Ｌ＝１，Ｍ＝１，Ｎ＝１，Ｏ＝０，Ｐ＝１を示し，再構成後の同一パターンで右方向の隣接転送は，Ａ→Ｂ，Ｂ→（Ｃ）→Ｄ，Ｄ→Ａ，ｉ→Ｊ，Ｊ→（Ｋ）→Ｌ，Ｌ→ｉ，Ｍ→Ｎ，Ｎ→（Ｏ）→Ｐ，Ｐ→Ｍとなり，
　ＣＵ側の障害処理フローでは，ＣＵ１は各ＰＥ２からの障害報告の有無を常に監視しており，障害報告を受信すると，障害箇所を判別し，ＰＥ間の転送部の障害の場合は，予備行と予備列の両方のＰＥ群を非スルー状態にし，障害の生じたＰＥと同じ行，列のＰＥ群をスルー状態にし，次にＰＥヘプログラムの再初期設定を行い，再開始指示を送出し，
　ＰＥに障害が発生しても，予備系のＰＥに切り換え，システムを再構成する事により，システムをダウンさせる事なしに容易に再実行が可能となる，
並列処理システム。」
イ．引用文献２
（ア）原査定の拒絶の理由において引用された，特開２０１２−２２１１４９号公報（以下，「引用文献２」という。）には，図面とともに以下の事項が記載されている。（下線は，当審において付加したものである。以下，同じ。）
ｏ．「【００７６】
　図23は，
プロセッサエレメント
【００７７】
　
出力段に
パイプライン・並列処理
大量の演算処理やデータ処理を実行するために設けられたリタイミング用のレジスタ
（イ）上記ｏ．の記載から，引用文献２には，「プロセッサエレメントにおいて，パイプライン・並列処理等で大量の演算処理やデータ処理を実行するために，出力段にリタイミング用のレジスタを設ける技術」が記載されていると認められる。
ウ．参考文献１
（ア）当審において新たに引用する，特開平５−２９００００号公報（以下，「参考文献１」という。）には，図面とともに以下の事項が記載されている。（下線は，当審において付加した。以下，同じ。）
ｐ．「【０００１】
【産業上の利用分野】この発明は，
複数のプロセッシングエレメントを備えた並列計算機
【０００２】
【従来の技術】図７は例えば「特願平３−０４９５６５」に示された従来の分散共有メモリ方式並列計算機を示すシステム構成図である。図において，１はプロセッシングエレメント（以下，ＰＥともいう）である。
ＰＥは並列計算機の基本単位であり
ＰＥからの出力データをバッファすると共に転送タイミングを制御する機能を持ったＦＩＦＯレジスタ
【０００３】次に動作について説明する。このシステムにおいては，各ＰＥがプログラムを実行する際に必要とするデータは自ＰＥ内の分散共有メモリ内に置くことを基本としている。この方針により，演算とデータの関係が自ＰＥ内に閉じている限りは，データをシステムバス経由でアクセスする必要がないので，メモリを高速にアクセスできる。しかし，１つのプロセスを複数ＰＥで分担して実行する際にはほとんどの場合にＰＥ間でのデータ交換が必要となる。このシステムでは，このデータ交換を効率良く実行するために，専用に設けたデータ転送制御用プロセッサ３０がＰＥ間のデータ転送を全て担当している。まず，各ＰＥでの演算結果を他のＰＥに転送する必要が生じるとＭＰＵはそのデータをＦＩＦＯ２９に格納する。転送用ＰＥ３０にはあらかじめ各ＰＥがデータをＦＩＦＯに格納する順番とそのデータの転送先が転送用プログラムにより示されており，各演算担当ＰＥのＭＰＵの動作とは非同期にデータ転送動作を実行できる。また，ＦＩＦＯ２９は転送用ＰＥ３０に対し要求されたデータの有無を示す割り込み制御機構を備えているので，転送用ＰＥ３０は最小限の同期オーバヘッドで転送を行うことができる。
【０００４】このシステムを従来の集中配置型共有メモリ＋キャッシュ方式（以下，集中方式と呼ぶ）と比較すると，集中方式ではＰＥ間のデータ転送にキャッシュからメモリへの書き戻しと，メモリからキャッシュへの書き込みの２回のバス上のデータ転送が必要となっていた。また，集中方式では各ＰＥの演算にデータが必要になってからメモリからキャッシュへの転送が発生するために転送タイミングが固定的で，転送動作が競合する可能性が高く，その競合が直接演算の待ちにつながっていた。それに対し，ここに示した分散共有メモリ方式ではデータ転送の回数が半分になると共に，データ転送のタイミングの自由度が向上し，実質的なバス性能が向上する。」
（イ）上記ｐ.の記載から，参考文献１には，「複数のプロセッシングエレメントを備えた並列計算機において，並列計算機の基本単位であるＰＥに，ＰＥからの出力データをバッファすると共に転送タイミングを制御する機能を持ったＦＩＦＯレジスタを設ける技術」が記載されていると認められる。
（３）引用発明との対比
　本件補正発明と引用発明とを対比する。 
ア．引用発明の「並列処理システム」は，「複数のプロセッサエレメントをメッシュ状に結合して処理を分散させることにより，高度の並列処理を実現する」ものであるところ，「分散」された「処理」を実行する「複数のプロセッサエレメント」は，本件補正発明の「複数」の「セル」に対応することから，引用発明の「メッシュ状に結合」された「複数のプロセッサエレメント」は，本件補正発明の“セルを複数有し，所望の情報処理を行うセルアレイ”に対応する。
イ．引用発明の「プロセッサエレメント（ＰＥ）２」は，「制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合」，「ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送するようになって」いることから，右ＰＥ，左ＰＥ，上ＰＥ，下ＰＥの４つのＰＥ，すなわち，“隣に配置された他のセル”と“接続可能”な“４つの端子”を備えているといえる。
　したがって，引用発明の「プロセッサエレメント（ＰＥ）２」と本件補正発明の「セル」とは，“隣に配置された他のセルと接続可能な３つ以上の端子”を備える点で一致する。
ウ．引用発明の「ＰＥ」が備える「演算部７」は，「演算を実行する」ものであり，「非スルー状態」では，「前段ＰＥからの転送データを入力し」て「演算」を実行するものであるから，本件補正発明の「入力した信号について情報処理を行う情報処理部」に相当する。
エ．引用発明では，「制御ＦＦ１１が“０”の場合」，「セレクタ１２はバッファ８からのデータを選択し」，「制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合，ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送するようになって」いるところ，引用発明の，「セレクタ１２」が「バッファ８からのデータを選択し」た場合の「右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送する」“経路”が，本件補正発明の「入力した信号を通過させる経路」に相当する。
　また，引用発明の「セレクタ１２」で「選択」される「セレクタ１０からのデータ」は，「演算結果を他ＰＥに転送する場合」に，「各隣接ＰＥに転送」される「演算ユニット１３のデータ」であるから，本件補正発明の「前記情報処理を行った信号」に相当する。
　また，引用発明の「セレクタ１２」で「選択」される「バッファ８からのデータ」は，「制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合」に，「右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへ」「そのまゝ，ダイレクトに転送」されるデータであるから，本件補正発明の「前記（入力した信号を通過させる）経路を介して出力」される「前記入力した信号」に相当する。
　以上のことから，引用発明の「制御ＦＦ１１が“０”の場合」，「バッファ８からのデータを選択し」，「“１”の場合はセレクタ１０からのデータを選択」する「セレクタ１２」は，本件補正発明の「前記情報処理を行った信号を出力するか，前記入力した信号を前記経路を介して出力するかを選択する」「選択部」に相当する。
オ．上記ア．〜エ．の検討から，引用発明の「メッシュ状に結合」された「複数のプロセッサエレメント」と本件補正発明の「セルを複数有し，所望の情報処理を行うセルアレイ」とは，後記する点で相違するものの，“隣に配置された他のセルと接続可能な３つ以上の端子と，入力した信号について情報処理を行う情報処理部と，前記入力した信号を通過させる経路と，前記情報処理を行った信号を出力するか，前記入力した信号を前記経路を介して出力するかを選択する選択部と，を備えるセルを複数有し，所望の情報処理を行うセルアレイ”である点で一致する。
カ．引用発明の「ＧのＰＥで障害が発生」した“場合”は，本件補正発明の「前記セルの何れかに不具合が発生した場合」に相当し，また，引用発明の「ＧのＰＥ」は，本件補正発明の「前記不具合が発生したセル」に相当する。
　引用発明では，「ＧのＰＥで障害が発生」した場合，「ＣＵ１」は，「Ｇと同じ行および列のＰＥ群を予備のＰＥ群１８に切り換える」ために，「スルー状態にすべきＰＥ群として，行方向はＥ，Ｆ，Ｇ，Ｈを，列方向はＣ，Ｇ，Ｋ，Ｏをそれぞれ決定し，また，予備ＰＥ群１８のＤ，Ｌ，Ｍ，Ｎ，Ｐを非スルー状態に設定して，ＰＥを再構成し」ているところ，当該再構成を行うために，「ＣＵｌ上に用意され」ている「レジスタ１６の状態」を「再構成前」の「Ａ＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０，Ｅ＝１，Ｆ＝１，Ｇ＝１，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝１，Ｌ＝０，Ｍ＝０，Ｎ＝０，Ｏ＝０，Ｐ＝０」から，「再構成後」の「Ａ＝１，Ｂ＝１，Ｃ＝０，Ｄ＝１，Ｅ＝０，Ｆ＝０，Ｇ＝０，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝０，Ｌ＝１，Ｍ＝１，Ｎ＝１，Ｏ＝０，Ｐ＝１」に変更し，「このレジスタ１６の状態に対応してＰＥ２の制御ＦＦ１１がＣＵ１によってセットされ，すなわち，レジスタ１６の対応するビットが“１”ならば，該当ＰＥの制御ＦＦ１１は“１”，“０”ならば“０”にセットされ，制御ＦＦ１１が“０”の場合，セレクタ１２はバッファ８からのデータを選択し，“１”の場合はセレクタ１０からのデータを選択」するようになるものである。
　ここで，引用発明の「セレクタ１２」が「バッファ８からのデータを選択」するか「セレクタ１０からのデータを選択」するかは，“セル内の接続”を切り替えているということができ，当該切り替えを行うために「レジスタ１６」に設定される“０”，“１”の情報は，本件補正発明の「セル内の接続に関する情報」に相当する。
　そして，引用発明では，「レジスタ１６の対応するビットが“１”ならば，該当ＰＥの制御ＦＦ１１は“１”，“０”ならば“０”にセットされ」るから，当該“０”，“１”のビットは，レジスタ１６を有する「ＣＵ１」から制御ＦＦ１１を有する「ＰＥ」に“送信”されているといえる。
　また，レジスタ１６の状態は，Ｃ，Ｅ，Ｆ，Ｇ，Ｋにおいて，再構成前の“１”から再構成後の“０”に変更され，また，Ｄ，Ｌ，Ｍ，Ｎにおいて，再構成前の“０”から再構成後の“１”に変更されているところ，これら変更された，Ｃ，Ｅ，Ｆ，Ｇ，Ｋ，Ｄ，Ｌ，Ｍ，ＮのＰＥは，「ＧのＰＥ」を含んではいるものの，“少なくとも”「ＧのＰＥ」を“除くＰＥ”に上記“０”，“１”のビットを“送信”していることに変わりはないから，引用発明のレジスタ１６の状態が変更された「Ｃ，Ｅ，Ｆ，Ｇ，Ｋ，Ｄ，Ｌ，Ｍ，Ｎ」の「ＰＥ」に“０”，“１”のビットを“送信”することは，本件補正発明の「少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信する」ことに相当する。
　また，引用発明の「レジスタ１６」に設定される“０”，“１”の情報（セル内の接続に関する情報）を“送信”する「ＣＵ１」は，本件補正発明の「セル内の接続に関する情報を送信する」「接続信号送信装置」に相当する。
　したがって，引用発明と本件補正発明とは，“前記セルの何れかに不具合が発生した場合に，少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信する”“接続信号送信装置”を備えている点で一致する。
キ．引用発明では，「ＧのＰＥで障害が発生」した場合，「ＣＵ１」は，「Ｇと同じ行および列のＰＥ群を予備のＰＥ群１８に切り換え」るために，「レジスタ１６」の「再構成後の状態」を「Ａ＝１，Ｂ＝１，Ｃ＝０，Ｄ＝１，Ｅ＝０，Ｆ＝０，Ｇ＝０，Ｈ＝０，ｉ＝１，Ｊ＝１，Ｋ＝０，Ｌ＝１，Ｍ＝１，Ｎ＝１，Ｏ＝０，Ｐ＝１」とし，これにより，レジスタ１６の値が“１”である“Ａ，Ｂ，Ｄ，ｉ，Ｊ，Ｌ，Ｍ，Ｎ，Ｐの９個のＰＥ”により３×３のメッシュ群を再構成し，さらに，「ＣＵ１」は，「ＰＥヘプログラムの再初期設定を行い，再開始指示を送出する」ものであるところ，上記“Ａ，Ｂ，Ｄ，ｉ，Ｊ，Ｌ，Ｍ，Ｎ，Ｐの９個のＰＥ”からなる「３×３のメッシュ群」は，“ＧのＰＥ”を“使用”しておらず，また，上記「再開始指示」に応じて，「高度の並列処理」，すなわち，“所望の情報処理”を“再開始”させるものと認められるから，引用発明と本件補正発明とは，“前記不具合が発生したセルを使用せずに所望の情報処理を前記セルアレイにさせる”点で一致している。
　また，引用発明は，「ＰＥに障害が発生しても，予備系のＰＥに切り換え，システムを再構成する事により，システムをダウンさせる事なしに容易に再実行が可能となる」ものであるから，障害の発生後に実行される“所望の情報処理”は，障害の発生前，すなわち，“不具合が発生する前”に実行される“情報処理”と“同一”の“情報処理であるといえる。
　してみれば，引用発明と本件補正発明とは，“前記不具合が発生したセルを使用せずに前記不具合が発生する前と同一の所望の情報処理を前記セルアレイにさせる”点で一致している。
ク．上記カ．及びキ．より，引用発明と本件補正発明とは，“前記セルの何れかに不具合が発生した場合に，少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信することで，前記不具合が発生したセルを使用せずに前記不具合が発生する前と同一の所望の情報処理を前記セルアレイにさせる接続信号送信装置”を備えている点で一致する。
                                
ケ．上記ア．〜ク．の検討から，引用発明の「並列処理システム」は，後記する点で相違するものの，本件補正発明の「情報処理システム」に対応する。
　したがって，本件補正発明と引用発明とは，以下の点で一致し，また，相違している。
（一致点） 
「隣に配置された他のセルと接続可能な３つ以上の端子と，入力した信号について情報処理を行う情報処理部と，前記入力した信号を通過させる経路と，前記情報処理を行った信号を出力するか，前記入力した信号を前記経路を介して出力するかを選択する選択部と，を備えるセルを複数有し，所望の情報処理を行うセルアレイと，
　前記セルの何れかに不具合が発生した場合に，少なくとも前記不具合が発生したセルを除くセルに，セル内の接続に関する情報を送信することで，前記不具合が発生したセルを使用せずに前記不具合が発生する前と同一の所望の情報処理を前記セルアレイにさせる接続信号送信装置と，
　を備える情報処理システム。」
（相違点１）
　本件補正発明のセルは，「前記情報処理が行われた信号を記憶するとともに，記憶した信号のうち最も古い信号を出力するレジスタ」を備えているのに対して，引用発明のプロセッサエレメント（ＰＥ）２は，そのようなレジスタを備えることは記載されていない点。
（相違点２）
　本件補正発明のセルは，「選択した信号を前記端子のうちの何れから出力するかを選択する選択部」を備えているのに対して，引用発明のプロセッサエレメント（ＰＥ）２は，そのような選択部を備えることは記載されていない点。
（４）判断
　上記相違点について検討する。 
（相違点１）について
　例えば，引用文献２には，「プロセッサエレメントにおいて，パイプライン・並列処理等で大量の演算処理やデータ処理を実行するために，出力段にリタイミング用のレジスタを設ける技術」が記載され，また，参考文献１には，「複数のプロセッシングエレメントを備えた並列計算機において，並列計算機の基本単位であるＰＥに，ＰＥからの出力データをバッファすると共に転送タイミングを制御する機能を持ったＦＩＦＯレジスタを設ける技術」が記載されているように，複数のプロセッサエレメント（ＰＥ）を用いて並列処理を実行する構成において，各プロセッサエレメント（ＰＥ）に，データの転送タイミングを制御するためのレジスタを設けることは，当該技術分野における周知技術であるものと認められ，当該データの転送タイミングを制御するためのレジスタとして，ＦＩＦＯレジスタを用いることも，参考文献１に記載されている。
　そして，引用発明，引用文献２及び参考文献１は，いずれも，複数のプロセッサエレメントを用いて並列処理を実行するという同一の技術分野に属するものである。
してみると，複数のプロセッサエレメントを用いて並列処理を実行する引用発明の並列処理システムにおいて，データの転送タイミングを制御するためにＦＩＦＯレジスタを設けるように構成することは，当業者が容易に想到し得たことである。
（相違点２）について
　引用発明の「ＰＥ２」は，「セレクタ９により必要な方向からのデータを選択し，演算ユニット１３に取り込み，また，演算結果を他ＰＥに転送する場合は，演算ユニット１３のデータをセレクタ１０を介して各隣接ＰＥに転送し」ており，また，「制御ＦＦ１１が“０”の場合，セレクタ１２はバッファ８からのデータを選択し，“１”の場合はセレクタ１０からのデータを選択し，従って，制御ＦＦ１１が“０”，すなわちＣＵ１からスルー状態が指示された場合，ＰＥ２は右ＰＥからのデータを左ＰＥへ，左ＰＥからのデータを右ＰＥへ，上ＰＥからのデータを下ＰＥへ，下ＰＥからのデータを上ＰＥへそのまゝ，ダイレクトに転送するようになって」いることからすると，「セレクタ１２」が「セレクタ１０からのデータを選択し」た場合には，４つの「セレクタ１２」は，それぞれ対応する左右上下の４つのＰＥの全てに「セレクタ１０からのデータ」を転送し，受信側のＰＥの「セレクタ９」により「必要な方向からのデータを選択し，演算ユニット１３に取り込」んでいるものと認められるところ，ＰＥのデータを接続されている全てのＰＥに転送し，当該転送されたデータを受信側のＰＥで選択するように構成するか，出力側のＰＥで選択された転送先のみに転送するように構成するかは，当業者が適宜選択しうる設計的事項であると認められる。
してみると，引用発明において，出力側のＰＥで選択された転送先のみに転送するように構成するために，「選択した信号を前記端子のうちの何れから出力するかを選択する選択部」を備えるように構成することは，当業者が容易に想到し得たことである。
　そして，これらの相違点を総合的に勘案しても，本件補正発明の奏する作用効果は，引用発明及び引用文献２や参考文献１に記載される周知技術の奏する作用効果から予測される範囲内のものにすぎず，格別顕著なものということはできない。
　したがって，本件補正発明は，引用発明及び周知技術に基づいて当業者が容易に発明することができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
３．むすび
　以上検討したとおり，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって，上記補正の却下の決定の結論のとおり決定する。
第３．本願発明について
１．本願発明 
　令和２年６月２３日付けの手続補正（本件補正）は，上記のとおり却下されたので，本願の請求項１ないし５に係る発明は，平成３１年３月１１日に補正された特許請求の範囲の請求項１ないし５に記載された事項により特定されるものであるところ，その請求項１に係る発明（以下「本願発明」という。）は，上記第２の［理由］１．（２）に本件補正前の請求項１として記載したとおりのものである。
２．原査定の拒絶の理由
　原査定の拒絶の理由は，この出願の請求項１に係る発明は，引用文献１（特開昭６１−２０１３６５号公報）に記載された発明及び引用文献２に記載の周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条２項の規定により特許を受けることができない，というものである。
３．引用文献，引用発明 
　原査定の拒絶の理由で引用された引用文献１の記載事項及び引用発明並びに引用文献２の記載事項は，上記第２の［理由］２．（２）に記載したとおりである。
４．対比・判断 
　本願発明は，上記第２の［理由］２．で検討した本件補正発明の発明特定事項である「レジスタ」についての限定を省いたものである。
　そうすると，本願発明の発明特定事項を全て含み，さらに他の事項を付加したものに相当する本件補正発明が，上記第２の［理由］２．（４）に記載したとおり，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
第４．むすび
　以上のとおり，本願の請求項１に係る発明は，引用文献１に記載された発明及び周知技術に基づいて当業者が容易に発明することができたものであり，特許法第２９条第２項の規定により特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。