(57)【要約】  電源装置を構成する各電源ユニットは、１次側の過電流を検出したのち第１の時間経過後に当該電源ユニットの電源出力を制御するための制御信号を、電源出力を停止する所定の停止状態にラッチする停止状態ラッチ手段と、２次側の過電流を検出したのち第２の時間経過後に制御信号を、当該電源ユニットの電源出力を停止せずに制限する所定の制限状態とする出力制限手段とよりなり、第２の時間は第１の時間より短い構成とされてなる。
2007097012.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源ユニットを並列運転することにより電源を供給する電源装置であって、
各電源ユニットはトランスと、
前記トランスの１次側の過電流を検出すると第１の時間経過後に当該電源ユニットの出力を制御するための制御信号を、前記出力を停止する所定の停止状態にラッチする停止状態ラッチ手段と、
前記トランスの２次側の過電流を検出すると第２の時間経過後に前記制御信号を、当該電源ユニットの出力を停止せずに制限する所定の制限状態とする出力制限手段とよりなり、
前記第２の時間は前記第１の時間より短い構成とされてなる電源装置。
【請求項２】
更に各電源ユニットは故障信号出力手段を有し、
前記故障信号出力手段は、前記停止状態ラッチ手段により制御電源が停止状態にラッチされると故障信号を発生する構成とされてなる請求項１に記載の電源装置。
【請求項３】
各電源ユニットは、その２次側回路の故障により出力側から過電流が流入した際前記トランスが磁気飽和し、その結果１次側に過電流が生じ、もって前記停止状態ラッチ手段が動作して前記制御信号を停止状態にラッチとする構成とされてなる請求項１に記載の電源装置。
【請求項４】
前記出力制限手段による前記所定の制限状態は、前記制御信号の発生を間欠的に行う状態とされてなる請求項１に記載の電源装置。
【請求項５】
各電源ユニットは前記制御信号を構成するパルスのパルス幅の増減によるＰＷＭ制御により出力を制御する構成とされ、
前記出力制限手段による前記所定の制限状態は、前記制御信号を構成するパルスのパルス幅を減少させる構成とされてなる請求項１に記載の電源装置。
【請求項６】
更に各電源ユニットは故障信号出力手段を有し、
前記出力制限手段による前記所定の制限状態は、前記制御信号の発生を間欠的に行うことによって当該制御信号の発生の間に所定の停止時間、停止状態を挿入する構成とされてなり、
前記故障信号出力手段は、前記制御信号が停止状態となる時間が前記所定の停止時間を越えた際に故障信号を発生する構成とされてなる請求項１に記載の電源装置。
【請求項７】
複数の電源ユニットを並列運転することにより電源を供給する電源装置の制御方法であって、
各電源ユニットはトランスを有してなり、
前記トランスの１次側の過電流を検出すると第１の時間経過後に当該電源ユニットの出力を制御するための制御信号を、前記出力を停止する所定の停止状態にラッチする停止状態ラッチ段階と、
前記トランスの２次側の過電流を検出すると第２の時間経過後に前記制御信号を、当該電源ユニットの出力を停止せずに制限する所定の制限状態とする出力制限段階とよりなり、
前記第２の時間は前記第１の時間より短い構成とされてなる電源装置の制御方法。
【請求項８】
更に、前記停止状態ラッチ段階により制御電源が停止状態にラッチされると故障信号を発生する故障信号発生段階とよりなる請求項７に記載の電源装置の制御方法。
【請求項９】
各電源ユニットは、その２次側回路の故障により出力側から過電流が流入した際前記トランスが磁気飽和し、その結果１次側に過電流が生じ、もって前記停止状態ラッチ段階が動作して前記制御信号を停止状態にラッチとする構成とされてなる請求項７に記載の電源装置の制御方法。
【請求項１０】
前記出力制限段階における前記所定の制限状態は、前記制御信号の発生を間欠的に行う状態とされてなる請求項７に記載の電源装置の制御方法。
【請求項１１】
各電源ユニットは前記制御信号を構成するパルスのパルス幅の増減によるＰＷＭ制御により出力を制御する構成とされ、
前記出力制限段階における前記所定の制限状態は、前記制御信号を構成するパルスのパルス幅を減少させる構成とされてなる請求項７に記載の電源装置の制御方法。
【請求項１２】
前記出力制限段階における前記所定の制限状態は、前記制御信号の発生を間欠的に行うことによって当該制御信号の発生の間に所定の停止時間、停止状態を挿入する構成とされてなり、  更に前記制御信号が停止状態となる時間が前記所定の停止時間を越えた際に故障信号を発生する故障信号発生段階よりなる請求項７に記載の電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及びその制御方法に係り、特に複数の電源ユニットを並列運転して負荷に電源を供給する電源装置及びその制御方法に関する。
【背景技術】
【０００２】
近年、ＤＣ−ＤＣコンバータ（以下単に「ＤＤＣ」と略称する）を適用した電源装置は分散給電の必要性から各プリント基板上に小型のオンボード型ＤＤＣを複数台搭載する構成が一般的となっている。これらオンボード型ＤＤＣ一台あたりの出力電流は４０乃至７０Ａとされ、これらを２乃至８台並列冗長運転することによりハイエンドＵＮＩＸ（登録商標）サーバ、メインフレームのＣＰＵ／ＬＳＩ等に対する電源を供給する。【０００３】
このような電源装置では、出力電流の大電流化を目的として、図１に示す如く複数台の電源ユニット（電源１，電源２，...）を並列接続、即ち各電源の出力部（出力部１，出力部２，...）を並列接続することは一般的に行われている。【０００４】
最近の負荷は低電圧化・大電流化している。このため、上記の如く並列接続される各電源ユニットの出力部において、所謂「ダイオード突合わせ方式」を使わず、大電流化に最適な所謂「出力単純接続方式」を適用する場合が多い。【０００５】
「出力単純接続方式」の場合電源装置の冗長運転はできないが、「ダイオード突合わせ方式」と違い並列接続箇所の損失をゼロすることができる。したがって大電流化を目的とした電源システムには最も適した方式といえる。【０００６】
他方この出力単純接続方式では図２に示す如く１台の電源ユニットが内部でショート故障（図中Ｘ点）した場合に電流の逆流を防止できない。このため電源の冗長運転はできない。すなわちこのような場合正常な電源ユニットから故障した電源ユニットへ、その電源ユニットの持つ供給能力を超えた電流が流れる。その結果最終的に正常な電源ユニット内部の過電流保護回路が動作することにより正常な電源ユニットもその出力を停止してしまうことになるためである。【０００７】
すなわち「出力単純接続方式」では、故障した１台の電源ユニットが停止することに伴い、並列運転している他の正常な電源ユニットも出力を停止してしまう。このため実際に故障した電源ユニットを切り分けることができないという問題が生ずる。【０００８】
上記「突合わせダイオード方式」の場合、たとえば図３に示す如く各電源ユニットの出力部（出力部１，出力部２，...）にダイオードＤ１，Ｄ２を設ける。このため１台の電源ユニットが内部でショート故障してもダイオードＤ１またはＤ２によって電流の逆流を防止し得る。その結果正常な電源ユニットは出力を停止せず引き続き負荷へ出力電圧を供給することが可能となる。またこの方式では故障した電源ユニットの切り分けも可能である。【０００９】
しかしながらこの「突き合わせダイオード方式」では突合わせダイオードＤ１，Ｄ２の順電圧VFにより、大電流出力時の損失P = Io1×VF が大きくなる。したがって冷却用ヒートシンクが必要となる等、電源ユニットの体積増加や価格上昇につながり得る。したがって冗長運転の必要性が無い場合には必ずしも適切な方式とは言えなかった。
【特許文献１】特開２００３−１６９４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記問題点に鑑みてなされたものであり、「突き合わせダイオード方式」を採用せずに「出力単純接続方式」を採用しながら、電源ユニット内の故障時にも並列運転している正常な電源ユニットの運転停止を引き起こすことなく、かつ故障電源ユニットを適切に切り分けることを可能にする電源装置及びその制御方法を提供することを目的とする。ｌ
【課題を解決するための手段】
【００１１】
本発明では上記目的達成のため、トランスの１次側の過電流を検出すると第１の時間経過後に当該電源ユニットの出力を制御するための制御信号を、当該出力を停止する所定の停止状態にラッチする停止し、トランスの２次側の過電流を検出すると第２の時間経過後に前記制御信号を、当該電源ユニットの出力を停止せずに制限する所定の制限状態にするようにした。また前記第２の時間は前記第１の時間より短い構成とした。【００１２】
上記の如く、並列運転を行っている複数の電源ユニットのうち一の電源ユニットが故障した際、図２に示す如く正常な電源ユニットから故障電源ユニットに対し過大な電流が流れ込む。本発明では上記の如くトランスの２次側の過電流を検出した際に制御信号を制限状態とする際の第２の時間を、トランスの１次側の過電流を検出した際に制御電流を停止状態とする第１の時間より短くした。その結果このような場合、図２に示す各電源ユニットは以下の動作を行うことになる。【００１３】
すなわち正常電源ユニットの出力部１において、並列接続された故障電源ユニットの出力部２に対して過電流が流れ出す。このため、これが検出され、当該正常電源ユニットの制御信号は、第２の時間経過後、制限状態とされる。他方この過電流は当該正常な電源ユニットのトランス１次側でも検出される。しかしながら１次側では、この第２の時間より長い第１の時間経過後に初めてその制御信号を停止状態とする構成とされている。したがって１次側で制御信号が停止状態とされる前に、２次側での上記検出の結果により制御信号が制限状態とされる。その結果正常電源ユニットはその出力が制限される。このため、故障電源ユニットに対して供給しようとする出力が制限される。したがって１次側の過電流状態は解消する。この動作が第１の時間経過前になされるため、正常電源ユニットでは制御信号が停止状態となることがない。【００１４】
他方、ショート個所Ｘを有する出力部２を含む故障電源ユニットでは、当該ショート個所に対し、正常の電源ユニットから過電流が流入する。しかしながらその電流の方向が逆方向なため、故障電源ユニットの二次側において過電流の検出はなされない。しかしながらこの過電流の流入により故障電源ユニットのトランスは飽和する。その結果当該故障電源ユニットの１次側が実質的に短絡状態となり、１次側にも過電流が生ずる。これが検出され、上記第１の時間経過後、故障電源ユニットの制御信号は停止状態となる。【００１５】
このように、正常な電源ユニットでは制御信号が制限状態となり、故障電源ユニットでは制御信号が停止状態となる。その結果、正常な電源ユニットでは制限された電源出力にて運転が続行され、故障電源ユニットでは運転が完全に停止される。したがって故障電源ユニットの切り分けが確実になされ得る。【００１６】
また、制御信号が停止状態となった場合にこれを検出して故障信号を発生するよう構成することが望ましい。その結果上記の場合故障電源ユニットのみから故障信号が発生されることになり、故障電源ユニットの切り分けがより確実になされ得る。
【発明の効果】
【００１７】
このように本発明によれば故障電源ユニットの切り分けが確実になされるため、故障発生の際にも並列接続している全ての電源ユニットを交換する必要が無く、切り分けられた故障電源ユニットのみを交換することによる対処が可能となる。
【図面の簡単な説明】
【００１８】
【図１】複数台の電源ユニットを並列接続した構成の電源装置の構成例を説明するための図である。
【図２】図１の電源装置において一の電源ユニットに故障が生じた際の状態を説明するための図である。
【図３】「突き合わせダイオード方式」について説明するための図である。
【図４】本発明の一実施例による電源装置の構成を説明するための図である。
【図５】図４の電源装置の動作を説明するための図（その１）である。
【図６】図４の電源装置の動作を説明するための図（その２）である。
【図７】図４の電源装置の動作を説明するためのタイムチャート（その１）である。
【図８】図４の電源装置の動作を説明するためのタイムチャート（その２）である。
【図９】図４の電源装置中の整流回路と平滑回路の一例の回路図である。
【符号の説明】
【００１９】
１０−１、１０−ｎ    電源ユニット
１１、１４    過電流保護回路
１２    インバータ回路
１３    整流回路と平滑回路
１５    駆動信号回路
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態によれば、電源装置を構成する、互いに並列接続された複数の電源ユニットの各々は、以下の時間関係を満たす高速な「１次側過電流保護回路(ラッチ付)」と「２次側過電流保護回路」とを有する。
「二次側過電流応答時間（Δｔ２）」<「一次側過電流応答時間（Δｔ１）」<「故障信号応答時間（Δｔ３）」
また電源ユニットの出力を制御する制御パルスの停止を検出して「故障信号」を送出する構成とことにより、故障電源ユニットの確実かつ容易な識別を可能とする。【００２１】
上記「出力単純接続方式」によって並列接続された電源ユニットのうちの一の電源ユニットにおいて、そのトランスの２次側において電源ラインと接地ラインとの間のショートによる故障（単に「ショート故障」と称する）が生じた場合を想定する。この場合従来の構成によれば、上記の如く、正常電源ユニット１０を含め、並列接続された全電源ユニットが停止する。【００２２】
これは、図２に示す如く、故障に係る電源ユニット（以下単に故障電源ユニットと称する）では当該ショート個所（図２中、Ｘ）に対し、他の並列接続された正常な電源ユニット（以下単に正常電源ユニットと称する）から過大な電流が供給される。その結果同故障電源ユニットのトランスは磁気飽和状態となるため、当該トランスを介し、当該故障電源ユニットのトランスの１次側にも実質的なショート状態が生ずる。その結果１次側の過電流保護が働き、同電源ユニットが停止する。【００２３】
他の正常電源ユニットの各々では、上記の如く故障電源ユニットにおけるショート個所（図２中、Ｘ）に対し、過大な出力電流が供給される。その結果各正常電源ユニットにおいてもそのトランスが磁気飽和状態となるため、当該トランスを介し、当該正常電源ユニットのトランスの１次側にも実質的なショート状態が生ずる。その結果１次側の過電流保護が働き、同電源ユニットも停止する。【００２４】
このようにして電源装置を構成する、並列接続された全電源ユニットが停止する。この場合、上記ショート故障の発生から上記全台の停止に至る迄の時間はきわめて短時間である。またこの場合停止した全電源ユニットの各々から故障信号が発生されるため、当該施設管理者は故障電源ユニットを識別することができない。したがって全台を交換するか、或いは一部の電源ユニットのみを交換して残りの電源ユニットの再投入を繰り返すことによって故障電源ユニットを識別するという作業が必要となる。【００２５】
全台の交換では費用がかかりすぎる一方、上記の如く再投入の繰り返しによって故障電源ユニットを識別する方法を採った場合、繰り返し過電流を発生させるため当該電源装置及びその周辺設備とって好ましくない。【００２６】
本発明の実施の形態によれば、各電源ユニットにおいて、「１次側過電流保護回路」により１次側の過電流が検出されると出力を制御する制御パルスのパルス幅を制御する「駆動信号回路」が停止状態に「ラッチ」される。【００２７】
一方「２次側過電流保護回路(高速)」は、トランスの２次側の過電流を検出した際に上記の「１次側過電流保護回路」よりも先に保護動作するよう、その応答時間が設定される。そして「２次側過電流保護回路(高速)」が動作すると「駆動信号回路」は所定の「制限状態」となる。この制限状態では、前記制御パルスのパルス幅が減少させられるか、或いは制御パルスの生成が間欠的になされる。すなわち電源ユニットの出力は制限されるが、「駆動信号回路」の動作は停止されない。【００２８】
また更に「駆動信号回路」の動作を監視し、制御パルスが停止したときを故障と認識し、「故障信号」を出力する機能を設ける。【００２９】
このように各電源ユニットでは、１次側の過電流によって駆動信号回路が停止状態にラッチされる際の遅延時間（Δｔ１とする）より、２次側の過電流によって駆動信号回路が制限状態となる際の遅延時間（Δｔ１とする）の方が短く設定とされる。【００３０】
また図２とともに上述の如く、２次側のショート故障の際、故障電源ユニットでは過電流は逆方向のため、２次側の過電流は検出されない（図２参照）。その際上記の如くトランスの磁気飽和により１次側に過電流が生じ、上記所定の遅延時間Δｔ１後に故障電源ユニットの駆動信号回路は停止状態とされる。その結果故障電源ユニットからは上記故障信号が発生される。【００３１】
他方正常電源ユニットでは、１次側、２次側の双方で過電流が検出される（図２参照）。しかしながら上記の如くΔｔ１>Δｔ２なため、ます２次側における過電流検出により、駆動信号回路が「制限状態」とされる。その結果同電源ユニットの出力が制限されることとなり、１次側の過電流状態が解消される。その結果１次側の過電流検出による駆動信号回路の停止状態への遷移が生じない。したがって正常電源ユニットからは故障信号が発生することがない。【００３２】
このように本発明の実施の形態によれば故障電源ユニットのみから故障信号が発生されるため、故障電源ユニットの識別が確実かつ容易となる。【００３３】
このように本発明の実施の形態では一次側に「１次側電流過電流保護回路」の機能により、一次側のインバータ回路のスイッチング素子(トランジスタ、ＭＯＳ−ＦＥＴ等)がショート故障した際に同保護回路がこれを検出し駆動信号回路の制御パルスを停止する。その結果故障電源ユニットからは故障信号が出力され、外部からは故障した電源ユニットが容易に認識され得る。【００３４】
また二次側の整流回路の整流素子(ダイオード、トランジスタ、ＭＯＳ−ＦＥＴ等)がショート故障した場合であっても「トランスの磁気飽和」を利用するして１次側に過電流が生ずるようにする。その結果「１次側電流過電流保護回路」がこれを検出し上記同様故障信号を出力する。【００３５】
すなわち上記の如く電源ユニットの内部がショート故障したとき、当該ショートによって発生する過電流は２次側側から電源ユニット内部へ逆流する。その際正方向の過電流検出を目的としている「２次側電流過電流保護回路」ではこれを検出できないが、上記の如くトランスの磁気飽和により「１次側電流過電流保護回路」で同故障が検出される。したがって電源ユニット自身の内部ショート故障が検出可能となる。【００３６】
また本発明の実施の形態では上記の如く、１次側のショート故障検出時、駆動信号回路を停止状態に「ラッチ」する。すなわち１次側電流過電流保護回路が過電流を検出すると、上記Δｔ１遅延後、１次側電源ラインに挿入されたＦＥＴをオフ状態にラッチする制御がなされる。その結果１次側の遮断がなされる。その結果、当該故障状態を並列接続された他の電源ユニットに波及させない。これは上記１次側の遮断により１次側の電源供給が絶たれ、その結果制御パルスが停止されるからである。【００３７】
一方この故障電源ユニットにおける１次側の故障によって、並列接続された正常電源ユニット影響は及ばない。このため正常電源ユニットでは出力停止がなされることがない。したがってこの場合正常電源ユニットから故障信号は出力されない。その結果外部からは正常電源ユニットとして認識され、故障電源ユニットの切り分けが可能となる。【００３８】
すなわち本発明の実施の形態では、各電源ユニットの「駆動信号回路」の動作を監視し、制御パルスが停止したときを故障と認識し、「故障信号」を出力する。このように電源ユニット内部がショート故障した場合に故障信号を出力することにより、故障電源ユニットとして確実に外部から認識される。【００３９】
また本発明の実施の形態では「２次側過電流保護回路（高速）」の機能により、正常電源ユニットからショート故障を起こした故障電源ユニットへ流れる急激な過電流が検出されると、上記Δｔ２遅延後、駆動信号回路が制限状態とされる。すなわち制御パルスのパルス幅を減少させるか或いは間欠にすることで、故障電源ユニットに対して流れようとする過電流を制限しながら制御パルスを停止しない状態を維持する。すなわち駆動信号回路を停止状態にラッチする迄に至らせない。【００４０】
その結果当該正常電源ユニットでは制御パルスは完全に停止されることがないため故障信号が出力されることがない。その結果正常な電源として外部からは認識される。これは「２次側過電流保護回路(高速)」の機能により故障電源ユニットに対して流出する過電流を制限することにより当該正常電源ユニットの１次側に生ずる過電流を抑制し、もって「１次側電流過電流保護回路」の動作を抑制していることによる。【００４１】
この「２次側過電流保護回路(高速)」は上記の如く応答時間Δｔ２が１次側電流過電流保護回路」の応答時間Δｔ１より短く設定され、結果的に応答速度が高速とされている。したがって上記の如く正常電源ユニットの「１次側電流過電流保護回路」の動作が抑制され停止に至ることがないため故障と認識されることが無い。【００４２】
すなわち本発明の実施の形態によれば、故障発生直後に故障識別を行うことが可能となる。その結果故障電源ユニットの識別のために電源を再投入する必要はなく、容易かつ確実に故障電源ユニットを識別し得る。【００４３】
また本発明の実施の形態によれば、電源装置が通常連続運転中において「１次側過電流応答時間Δｔ１>２次側過電流応答時間Δｔ２」の条件を満たす高速な過電流保護回路により、正常電源ユニットでは２次側過電流保護機能が働いて２次側電流が絞られ、故障電源ユニットでは１次側過電流保護機能が動作して出力が停止し故障信号を出力する。【００４４】
したがって再投入する必要はなく、確実かつ容易に故障電源ユニットの切り分けが可能となる。このため当該電源装置の設置場所において故障電源ユニットのみを交換することによる対処が可能となる。【００４５】
以下、本発明の実施例につき、図とともに説明する。
【実施例１】
【００４６】
図４は本発明の一実施例による電源装置の回路図である。【００４７】
本電源装置は４８Ｖ給電系２０よりＤＣ４８Ｖの電源の供給を受け、これを並列接続された複数の電源ユニット１０−１乃至１０−ｎ（ＤＤＣ）の各々で所望の直流電圧に変換した後、負荷３０に対して出力する。【００４８】
電源ユニット１０−１乃至１０−ｎの各々（以下「各電源ユニット１０」と称する）は、インバータ回路１２，トランスＴ及び整流回路と平滑回路１３を有する。【００４９】
インバータ回路１２は４８Ｖ給電系２０からＤＣ４８Ｖの直流電力の供給を受け、これを交流電力へ変換する。整流回路と平滑回路１４は図９に示す如くの回路構成を有し、インバータ回路１２からトランスＴを介して供給される交流電力をＦＥＴ、Ｆ１，Ｆ２により整流し、平滑コイルＬ，平滑コンデンサＣによって平滑する。このようにして交流電力を直流電力へと変換する際、公知のＰＷＭ制御の原理により、ＦＥＴ、Ｆ１，Ｆ２の点弧角を制御することにより出力電圧Ｖｏを調整する。【００５０】
インバータ回路１２と、整流回路と平滑回路１３との間はフォトカプラ１６により接続されている。これはインバータ回路１２と、整流回路と平滑回路１３との間で、パルス制御の同期のための信号をやりとりするためである。【００５１】
各電源ユニット１０はまた、駆動信号回路１５を有する。【００５２】
駆動信号回路１５は外部から起動信号Ｉｓを受け、整流回路と平滑回路１３に対し、制御パルスを供給する。すなわち制御パルスのパルス幅を増減することにより、整流回路及び平滑回路１３のＦＥＴ、Ｆ１，Ｆ１の点弧角を制御することで、整流回路と平滑回路１３から負荷３０に対し供給される直流電力の電圧を制御する。なお図中、制御パルスの生成に係る回路構成の図示は省略している。制御パルスの生成にかかる回路構成はたとえばＰＷＭ制御により出力を制御する構成のＤＤＣにおける公知の構成をそのまま適用可能であり、ここでの説明を省略する。【００５３】
また駆動信号回路１５は、制御パルス停止部１５ａ１、制御パルス制限部１５ａ２、制御パルス検出部１５ｂ、比較器１５ｃ及び故障信号生成部１５ｄを有する。【００５４】
制御パルス停止部１５ａ１はインバータ回路１２に供給される直流電力が停止されるとこれを降圧回路１７を介して検出し、整流回路と平滑回路１３に対して供給している制御パルスを停止する。その結果図９に示すＦＥＴ，Ｆ１，Ｆ２はオフ状態とされ、もって負荷３０への電源供給は停止される。このときの駆動信号回路１５の状態を「停止状態」と称する。【００５５】
また制御パルス制限部１５ａ２は２次側過電流回路１４から、過電流を検出した際に出力される検出信号を受け、制御パルスのパルス幅を減少させるか、或いは制御パルスの発生を間欠的にする。このときの駆動信号回路１５の状態を「制限状態」と称する。その結果整流回路と平滑回路１３から負荷に対して出力される出力は制限される。【００５６】
パルス検出回路１５ｂは制御パルスを監視しており、制御パルスの停止が所定時間Δｔ３（具体的には２０ｍｓｅｃ）継続すると比較器１５ｃに対し、検出信号を送出する。これを受けた比較器１５ｃは所定の基準レベルと比較し、これを越えると検出信号を送出する。これを受けた故障信号生成部１５ｄは、外部に対し故障信号（Ａ１乃至Ａｎ）を送出する。なお制御パルス検出部１５ｂ、比較器１５ｃ及び故障信号生成部１５ｄには外部から常に電源供給がなされており、電源ユニット１０の故障により降圧回路１７を介した補助電源の供給が絶たれた場合でも動作可能とされている。【００５７】
また各電源ユニット１０は１次側過電流保護回路１１を有する。同保護回路１１は、電流検出回路１１ａ、遅延回路１１ｂ、比較器１１ｃ、ラッチ回路１１ｄ、ＡＮＤ素子１１ｅ及びＦＥＴ１１ｆを有する。同保護回路１１では、電流検出回路１１ａにより１次側の過電流が検出されると、遅延回路１１ｂにて所定の応答時間Δｔ１（具体的には４μｓｅｃ）遅延後、検出信号を比較器１１ｂへ出力する。比較器１１ｂでは検出信号のレベルを所定の基準レベルと比較し、これを越えると検出信号をラッチ回路１１ｄに出力する。ラッチ回路１１ｄではこの検出信号をラッチし、ＡＮＤ素子に出力する。ＡＮＤ素子では検出信号と電源電圧とのＡＮＤをとり、ＦＥＴ１１ｆに対し、電源供給を遮断する信号を出力する。これを受けたＦＥＴ１１ｆはオフ状態となり、インバータ回路１２への電力の供給は停止される。【００５８】
このように１次側過電流保護回路１１では１次側過電流検出時、所定の応答時間Δｔ１後、インバータ回路１２に対する電力供給を停止するための動作を行う。またラッチ回路１１ｄの機能により、上記過電流状態が解消された後も、上記ＦＥＴ１１ｆによる電源供給遮断状態は引き続き維持される。【００５９】
各電源ユニット１０はまた２次側過電流保護回路１４を有する。同保護回路１４は電流検出回路１４ａ、遅延回路１４ｃ及び比較器１４ｂよりなる。同保護回路１４では、電流検出回路１４ａにより２次側の過電流が検出されると、遅延回路１４ｃにて所定の応答時間Δｔ２（具体的には２μｓｅｃ）遅延後、検出信号が比較器１１ｂへ出力される。これを受けた比較器１１ｂでは検出信号のレベルを所定の基準レベルと比較し、これを越えると検出信号を駆動信号回路１５の制御パルス制限部１５ａ２に送出する。【００６０】
以下、図５乃至図９とともに、このような構成を有する電源装置の電源ユニット１０−１にショート故障が生じた際の動作を説明する。【００６１】
ここで図７中、（ａ）は当該故障電源ユニット１０−１のインバータ回路１２内のインバータＦＥＴの出力波形を示す。（ｂ）は当該故障電源ユニット１０−１の整流回路と平滑回路１３から負荷３０に対し供給される出力電圧を示す。（ｃ）は当該故障電源ユニット１０−１以外の並列接続された正常電源ユニット１０−ｎの整流回路と平滑回路１３から負荷３０に対し供給される出力電圧を示す。（ｄ）は正常電源ユニット１０−ｎの故障信号Ａｎの状態を示す。（ｅ）は故障電源ユニット１０−１のインバータ回路１２を流れる電流を示す。（ｆ）は故障電源ユニット１０−１の１次側過電流保護回路１１内のＦＥＴ１１ｆのゲート電圧を示す。（ｇ）は故障電源ユニット１０−１の故障信号Ａ１の状態を示す。【００６２】
また図８中、（ａ）は当該故障電源ユニット１０−１の整流回路と平滑回路１３内の整流ＦＥＴ（図９中、Ｆ１，Ｆ２）の出力波形を示す。（ｂ）は当該故障電源ユニット１０−１の整流回路と平滑回路１３から負荷３０に対し供給される出力電圧を示す。（ｃ）は当該故障電源ユニット１０−１以外の並列接続された正常電源ユニット１０−ｎの整流回路と平滑回路１３から負荷３０に対し供給される出力電圧を示す。（ｄ）は正常電源ユニット１０−ｎの故障信号Ａｎの状態を示す。（ｅ）は故障電源ユニット１０−１のインバータ回路１２を流れる電流を示す。（ｆ）は故障電源ユニット１０−１の１次側過電流保護回路１１内のＦＥＴ１１ｆのゲート電圧を示す。（ｇ）は故障電源ユニット１０−１の故障信号Ａ１の状態を示す。【００６３】
まず図５，図７とともに、故障電源ユニット１０−１において、トランスＴの１次側でショート故障が生じた際の動作につき、説明する。【００６４】
具体的には時刻ｔｓ（図７（ａ）参照）にインバータ回路１２内の素子故障等により電源線と設置線との間が短絡状態となった状況を想定する。【００６５】
この場合図７（ｅ）に示す如く、故障電源ユニット１０−１において１次側に過電流が生ずる。そして１次側の電流が所定の閾値Ｉｔ１（図７（ｅ））を越えると、図７（ｆ）に示す如く、上記応答時間Δｔ１後に１次側過電流保護回路１１が動作する。その結果同保護回路１１のＦＥＴ１１ｆが遮断動作し、インバータ回路１２への電源の供給が停止される。その結果図７（ｂ）に示す如く、当該故障電源ユニット１０−１ではその出力が停止される。【００６６】
その結果図７（ｅ）に示す如く過電流状態は解消する。しかしながら上記１次側過電流保護回路１１のラッチ回路１１ｄの機能により、上記ＦＥＴ１１ｆの遮断状態は維持される。【００６７】
またＦＥＴ１１ｆの遮断動作の結果生じた１次側の電源供給の停止が駆動信号回路１５の制御パルス停止部１５ａ１により検出される。その結果故障発生ｔｓから上記応答時間Δｔ１後に駆動信号回路１５から整流回路と平滑回路１３への制御パルスの供給が停止される。その後上記所定時間Δｔ３（２０ｍｓｅｃ）後、制御パルス検出部１５ｂから検出信号が送出され、これが比較器１５ｃを介し故障信号生成部１５ｄへと伝達される。これを受けた故障信号生成部１５ｄは外部に対し故障信号Ａ１を送出する（図７（ｇ））。【００６８】
この場合並列接続された正常電源ユニット１０−ｎには影響が及ばず、その故障信号生成部１５ｄから故障信号Ａｎは発生されない（図７（ｄ））。【００６９】
このように故障電源ユニット１０−１における１次側のショート故障の場合、故障電源ユニット１０−１では故障信号Ａ１が生成され正常電源ユニット１０−ｎでは故障信号Ａｎが生成されないため、確実に故障電源ユニット１０−１の識別がなされ得る。【００７０】
次に図６，図８とともに、故障電源ユニット１０−１において、トランスＴの２次側でショート故障が生じた際の動作につき、説明する。【００７１】
具体的には時刻ｔｓ（図８（ａ）参照）に整流回路と平滑回路１３の整流内の素子故障等により電源線と設置線との間が短絡状態となった状況を想定する。【００７２】
この場合図８（ｂ）に示す如く、故障電源ユニット１０−１の２次側の整流回路と平滑回路１３では、上記ショート故障個所に対する正常電源ユニット１０−ｎ等からの電源の供給により、逆流現象が生ずる。この場合故障電源ユニット１０−１では過電流の方向が逆なため、２次側過電流保護回路１４は動作しない。しかしながらこの過電流により当該故障電源ユニット１０−１のトランスＴは磁気飽和に至る。その結果当該故障電源ユニット１０−１においては当該トランスＴを介し１次側でも短絡状態が生ずることとなり、１次側で過電流が生ずる（図８（ｅ））。【００７３】
この１次側の過電流状態が所定の閾値Ｉｔ１（図８（ｅ））を越えて継続すると、図８（ｆ）に示す如く、上記応答時間Δｔ１（４μｓｅｃ）後に１次側過電流保護回路１１が動作する。その結果同保護回路１１のＦＥＴ１１ｆが遮断動作し、インバータ回路１２への電源の供給が停止される。その結果当該故障電源ユニット１０−１では図８（ｂ）に示す如く、その出力が停止される。【００７４】
その結果図８（ｅ）に示す如く１次側の過電流状態も解消する。しかしながら上記１次側過電流保護回路１１のラッチ回路１１ｄの機能により、故障電源ユニット１０−１におけるＦＥＴ１１ｆの遮断状態は維持され、その出力停止状態が維持される。【００７５】
また故障電源ユニット１０−１ではこのＦＥＴ１１ｆの遮断動作の結果生じた１次側の電源供給の停止が同時に駆動信号回路１５の制御パルス停止部１５ａ１により検出される。したがって故障発生から上記応答時間Δｔ１（４μｓｅｃ）後に駆動信号回路１５から整流回路と平滑回路１３への制御パルスの供給が停止される。その後上記所定時間Δｔ３（２０ｍｓｅｃ）後、制御パルス検出部１５ｂから検出信号が送出され、これが比較器１５ｃを介し故障信号生成部１５ｄへと伝達される。これを受けた故障信号生成部１５ｄは外部に対し故障信号Ａ１を送出する（図８（ｇ））。【００７６】
他方並列接続された正常電源ユニット１０−ｎでは、上記故障電源ユニット１０−１の二次側のショート故障の結果同故障個所に対し電源を供給する動作が行われる。その結果正常電源ユニット１０−ｎの整流回路と平滑回路１３において過電流が生ずる（図８（ｃ））。【００７７】
この結果出力電流が所定の閾値Ｉｔ２（図８（ｃ））を越えると、これが正常電源ユニット１０−ｎの２次側過電流保護回路１４により検出される。その結果その応答時間Δｔ２（μｓｅｃ）後、制御パルス制限部１５ａ２の機能により、駆動信号回路１５から整流回路と平滑回路１３に供給される制御パルスが制限される。ここでは制御パルスの生成が、所定のパルス停止間隔Δｔ４（具体的には１０ｍｓｅｃ）によって間欠的になされる例を示している。【００７８】
このように正常電源ユニット１０−ｎでは整流回路と平滑回路１３に供給される制御パルスが制限されることによって２次側の過電流が制限される。その結果トランスＴの磁気飽和が抑制される。図９に示す如く整流回路と平滑回路１３に含まれる平滑コイルＬの働きにより、この正常電源ユニット１０−ｎから故障電源ユニット１０−１のショート故障個所に対して供給される電流の増加率はＶｏ／Ｌに制限される。したがって正常電源ユニット１０−ｎにおいて、２次側過電流保護回路１４の応答時間Δｔ２（２μｓｅｃ）の間の出力電流の増加量が抑制される。【００７９】
したがって正常電源ユニット１０−ｎではトランスＴが磁気飽和する前に２次側の出力が制限され、その１次側過電流保護回路１１が動作することが抑制される。正常電源ユニット１０−ｎの故障信号生成部１５ｄからは故障信号Ａｎは送出されない。特に２次側過電流保護回路１４の応答時間Δｔ２（２μｓｅｃ）を１次側過電流回路１１の応答時間Δｔ１（４μｓｅｃ）より短くしたことにより、正常電源ユニット１０−ｎでは先に２次側過電流保護回路１４が動作する。その結果駆動信号回路１５は「停止状態」に至る前に「制限状態」に至る。その結果当該正常電源ユニットの出力が制限され１次側の過電流も解消されるため、その駆動信号回路１５は完全な「停止状態」になることがない。【００８０】
また故障信号生成回路１５ｄによる故障信号Ａの送出に係る遅延時間Δｔ３（２０ｍｓｅｃ；図８（ｇ））に対し、上記「制限状態」における制御パルスの「間欠」生成の停止期間Δｔ４（１０ｍｓｅｃ；図８（ｃ））が短く設定される。このため、「制限状態」における間欠生成の停止期間内に故障信号生成部１５ｄが動作することはなく、もって故障信号が生成されることがない。したがって正常電源ユニット１０−ｎでは故障信号Ａｎは生成されない。【００８１】
このように２次側の故障の場合にも故障電源ユニット１０−１では故障信号Ａ１が生成され正常電源ユニット１０−ｎでは故障信号Ａｎが生成されないため、確実に故障電源ユニット１０−１の識別がなされ得る。
【図１】
2007097012.tif 000003
【図２】
2007097012.tif 000004
【図３】
2007097012.tif 000005
【図４】
2007097012.tif 000006
【図５】
2007097012.tif 000007
【図６】
2007097012.tif 000008
【図７】
2007097012.tif 000009
【図８】
2007097012.tif 000010
【図９】
2007097012.tif 000011
【手続補正書】
【提出日】平成20年8月7日(2008.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電源ユニットを並列運転することにより電源を供給する電源装置であって、
各電源ユニットはトランスと、
前記トランスの１次側の過電流を検出すると第１の時間経過後に当該電源ユニットの出力を制御するための制御信号を、前記出力を停止する所定の停止状態にラッチする停止状態ラッチ手段と、
前記トランスの２次側の過電流を検出すると第２の時間経過後に前記制御信号を、当該電源ユニットの出力を停止せずに制限する所定の制限状態とする出力制限手段とよりなり、
前記第２の時間は前記第１の時間より短い構成とされてなる電源装置。
【請求項２】
更に各電源ユニットは故障信号出力手段を有し、
前記故障信号出力手段は、前記停止状態ラッチ手段により制御電源が停止状態にラッチされると故障信号を発生する構成とされてなる請求項１に記載の電源装置。
【請求項３】
各電源ユニットは、その２次側回路の故障により出力側から過電流が流入した際前記トランスが磁気飽和し、その結果１次側に過電流が生じ、もって前記停止状態ラッチ手段が動作して前記制御信号を停止状態にラッチとする構成とされてなる請求項１に記載の電源装置。
【請求項４】
複数の電源ユニットを並列運転することにより電源を供給する電源装置の制御方法であって、
各電源ユニットはトランスを有してなり、
前記トランスの１次側の過電流を検出すると第１の時間経過後に当該電源ユニットの出力を制御するための制御信号を、前記出力を停止する所定の停止状態にラッチする停止状態ラッチ段階と、
前記トランスの２次側の過電流を検出すると第２の時間経過後に前記制御信号を、当該電源ユニットの出力を停止せずに制限する所定の制限状態とする出力制限段階とよりなり、
前記第２の時間は前記第１の時間より短い構成とされてなる電源装置の制御方法。
【請求項５】
更に、前記停止状態ラッチ段階により制御電源が停止状態にラッチされると故障信号を発生する故障信号発生段階とよりなる請求項４に記載の電源装置の制御方法。
【国際調査報告】
2007097012.tif 000012
2007097012.tif 000013