(57)【要約】所定周波数の信号を出力する信号源７と、信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器１５と、分周器の分周比を制御するデルタシグマ変調器１６と、分周器の出力が入力されるバンドパスフィルタ１７とを備え、分周器の入力信号の周波数を、デルタシグマ変調器で制御される分周比で分周し、分周器の出力に現れるデルタシグマ変調器で発生する量子化ノイズを、バンドパスフィルタで減衰させる。チップ面積を削減した簡単な構成により、１つの信号源が出力する信号を所定周波数の信号に変換して、複数の所定周波数の信号の供給に容易に対応可能である。【特許請求の範囲】
【請求項１】
所定周波数の信号を出力する信号源と、
前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、
前記分周器の分周比を制御するデルタシグマ変調器と、
前記分周器の出力が入力されるバンドパスフィルタとを備え、
前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させることを特徴とする半導体装置。
【請求項２】
前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、
前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する請求項１に記載の半導体装置。
【請求項３】
前記バンドパスフィルタにＬＣ共振器を用いた請求項１に記載の半導体装置。
【請求項４】
前記ＬＣ共振器に電圧制御可変容量を用いた請求項３に記載の半導体装置。
【請求項５】
前記周波数特性調整部は、前記分周器の出力信号の振幅に基づいて前記バンドパスフィルタの周波数特性を調整する請求項２に記載の半導体装置。
【請求項６】
前記周波数特性調整部は、前記分周器の出力信号の周波数に基づいて前記バンドパスフィルタの周波数特性を調整する請求項２に記載の半導体装置。
【請求項７】
前記周波数特性調整部は、調整命令が入力された場合以外に、前記分周器の出力信号の振幅が、設定された値以下になるか、前記分周器の出力信号の周波数が設定された周波数から外れた場合に動作する請求項２に記載の半導体装置。
【請求項８】
前記分周器への入力信号周波数を検出する周波数検出器を更に備え、その検出出力に応じて前記分周器の分周比を調整する請求項１に記載の半導体装置。
【請求項９】
前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる請求項２から７のいずれか１項に記載の半導体装置。
【請求項１０】
所定周波数の信号を出力する信号源と、
前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、
前記分周器の分周比を制御するデルタシグマ変調器と、
前記分周器の出力が入力されるバンドパスフィルタとを備え、
前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させ、
前記バンドパスフィルタの出力信号を搬送波として用いることを特徴とする無線回路装置。
【請求項１１】
前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、
前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する請求項１０に記載の無線回路装置。
【請求項１２】
前記デルタシグマ変調器で制御される前記分周器の分周比に変調成分を持たせる請求項１０または１１に記載の無線回路装置。
【請求項１３】
前記分周器、前記バンドパスフィルタ、および前記デルタシグマ変調器を含む周波数変換部を複数組備え、
１つの前記信号源からの出力信号を、前記複数組の周波数変換部にそれぞれ供給する請求項１０から１２のいずれか１項に記載の無線回路装置。
【請求項１４】
前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる請求項１０から１３のいずれか１項に記載の無線回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、信号源の出力信号から、所定周波数の信号を簡単な構成で作成することが可能な半導体装置、およびそれを用いた無線回路装置に関する。
【背景技術】
【０００２】  図１４は、従来の無線回路装置の簡素化された構成例を示す。アンテナ１で受信された信号は、アンテナ共用器２を経由して希望の受信帯域のみが、ローノイズアンプ３へ入力される。ローノイズアンプ３で増幅された信号は、直交復調器４に入力される。直交復調器４では、受信ＰＬＬ回路１００ｂから供給されるローカル信号（周波数ｆ２）およびそれを９０°移相器５により移相した信号を用いて直交復調を行い、搬送波成分が除かれたベースバンド信号Ｉ／Ｑを得る。【０００３】  受信ＰＬＬ回路１００ｂは、電圧制御発振器１０１、ローパスフィルタ１０２、移相検出器１０３、および分周器１０４ｂからなり、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）１０５の出力信号の周波数と分周器１０４ｂによる分周比Ｂを乗算した周波数ｆ２の信号を出力する。【０００４】  また、送信側の直交変調器１０６では、送信ＰＬＬ回路１００ａから供給されるローカル信号（周波数ｆ１）およびそれを９０°移相器１０７により移相した信号からなる搬送波信号をベースバンド信号Ｉ／Ｑにより変調して出力する。直交変調器１０６の出力は、パワーアンプ１０にて増幅され、アンテナ共用器２へ供給される。アンテナ共用器２により、希望の送信帯域のみがアンテナ１へ伝達される。【０００５】  送信ＰＬＬ回路１００ａは受信ＰＬＬ回路１００ｂと同様に、電圧制御発振器１０１、ローパスフィルタ１０２、移相検出器１０３、および分周器１０４ａからなり、ＴＣＸＯ１０５の出力信号の周波数と分周器１０４ａによる分周比Ａを乗算した周波数ｆ１の信号を出力する。【０００６】  なお、送信ＰＬＬ回路１００ａ、受信ＰＬＬ回路１００ｂ共に、希望の周波数であるチャンネルに合わせて分周比Ａ、分周比Ｂが設定される。【０００７】  ところで、ＰＬＬ回路を用いた周波数シンセサイザ装置の出力周波数を、細かな周波数間隔で精度良く得るために、デルタシグマ変調器（Δ−Σ変調器；シグマデルタ変調器（Σ−Δ変調器）ともいう。）を用いた構成が、例えば特許文献１に記載されている。これは、分周数を周期的に変化させることで、平均データとして小数点以下の精度の分周数を実現する方法である。分周数を周期的に変化させるために、デルタシグマ変調器が利用される。【０００８】  特許文献１にはまた、デルタシグマ変調器に供給する小数部制御用のデータに、変調成分を加えることが可能な構成が記載されている（特許文献１、図１７を参照）。それにより、ＰＬＬ回路を用いた周波数シンセサイザ装置が、ローカル信号の生成とともに、ベースバンド信号Ｉ／Ｑによる変調も行い、直交変調器を兼用する構成が得られる。
【特許文献１】特開２００１−２３７７０９号公報
【非特許文献１】“Ａ  １７−ｂｉｔ  Ｏｖｅｒｓａｍｐｌｉｎｇ  Ｄ−ｔｏ−Ａ  Ｃｏｎｖｅｒｓｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  Ｕｓｉｎｇ  Ｍｕｌｔｉｓｔａｇｅ  Ｎｏｉｓｅ  Ｓｈａｐｉｎｇ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ，２４，ＮＯ．４，ＡＵＧＵＳＴ  １９８９，Ｐ９７１  Ｆｉｇ．４
【発明の開示】
【発明が解決しようとする課題】
【０００９】  携帯電話の急速な進歩と共に小型化、高集積化、ローコスト化されてきた無線回路装置ではあるが、その要求は、更に加速しているのが現状である。しかしながら、従来の構成では、送信及び受信を同時に行う無線回路装置の場合、送信及び受信それぞれに、専用のＰＬＬ回路が必要である。ＰＬＬ回路では、トランジスタサイズの微細化が困難であるバイポーラトランジスタを多数用いるため、チップ面積削減に限界が有り、コストダウンの削減の妨げとなっていた。【００１０】  一方、特許文献１に記載の構成では、デルタシグマ変調器により制御される分周器はＰＬＬループ内で使われるので、やはり、送信と受信でそれぞれ専用のＰＬＬ回路が必要である。【００１１】  本発明は、チップ面積を削減した簡単な構成により、１つの信号源が出力する信号を所定周波数の信号に変換して、複数の所定周波数の信号の供給に容易に対応可能な半導体装置を提供することを目的とする。また、そのような半導体装置を用いることにより、簡潔な構成を有する無線回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】  本発明の半導体装置は、所定周波数の信号を出力する信号源と、前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、前記分周器の分周比を制御するデルタシグマ変調器と、前記分周器の出力が入力されるバンドパスフィルタとを備え、前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させることを特徴とする。【００１３】  本発明の無線回路装置は、所定周波数の信号を出力する信号源と、前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、前記分周器の分周比を制御するデルタシグマ変調器と、前記分周器の出力が入力されるバンドパスフィルタとを備え、前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させ、前記バンドパスフィルタの出力信号を搬送波として用いることを特徴とする。
【発明の効果】
【００１４】  上記構成によれば、１つのＰＬＬ出力を、デルタシグマ変調器を備えた分周器により分周し、分周の際に発生するデルタシグマノイズは、分周器の出力をバンドパスフィルタを通すことで減衰させるので、複数の所定周波数の良質な信号を、チップ面積を削減した簡単な構成で供給することが可能である。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態１における無線回路装置の構成を示すブロック図である。
【図２】図２は、同無線回路装置を構成する分周器及びデルタシグマ変調器の第１の構成例を示す回路図である。
【図３】図３は、同分周器及びデルタシグマ変調器の動作を示す図である。
【図４】図４は、同無線回路装置を構成する分周器及びデルタシグマ変調器の第２の構成例を示す回路図である。
【図５】図５は、同分周器及びデルタシグマ変調器の動作を示す図である。
【図６】図６は、同無線回路装置の動作を説明するための周波数スペクトラムを示す図である。
【図７】図７は、同無線回路装置を構成するバンドパスフィルタの第１の構成例を示す回路図である。
【図８】図８は、同無線回路装置を構成するバンドパスフィルタの第２の構成例を示す回路図である。
【図９】図９は、同無線回路装置を構成するセンター周波数調整部の第１の構成例を示すブロック回路図である。
【図１０】図１０は、同無線回路装置を構成するセンター周波数調整部の第２の構成例を示すブロック回路図である。
【図１１】図１１は、実施の形態１における無線回路装置の他の構成を示すブロック図である。
【図１２】図１２は、本発明の実施の形態２における無線回路装置の構成を示すブロック図である。
【図１３】図１３は、本発明の実施の形態３における無線回路装置の構成を示すブロック図である。
【図１４】図１４は、従来の無線回路装置の構成を示すブロック図である。
【符号の説明】
【００１６】１  アンテナ
２  アンテナ共用器
３  ローノイズアンプ
４  直交復調器
５  ９０°移相器
６  受信用信号生成回路
７  ＰＬＬ回路
８  ＴＣＸＯ
９  送信用信号生成回路
１０  パワーアンプ
１１  位相検出器
１２  ローパスフィルタ
１３  電圧制御発振器
１４  分周器
１５  分周器
１６  デルタシグマ変調器
１７、１７ａ、１７ｂ  ＢＰＦ（バンドパスフィルタ）
１８、１８ａ、１８ｂ  センター周波数調整部
２０  デュアルモジュラス分周器
２１  デルタシグマ変調器
２２、３６  加算器
２３、２８、３７、４５  ディレイ回路
２４、２５、３４、４２  積分器
２６、３５、４３  量子化器
２７、３０、３８、３９、４６  乗算器
２９、３３、４０、４１  減算器
３１  トリプルモジュラス分周器
３２  デルタシグマ変調器
４４  微分回路
５０、５４  ＤＡコンバータ
５１  振幅検出回路
５２  コンパレータ
５３、５８  制御回路
５５  第１カウンタ
５６  第２カウンタ
５７  位相比較器
５８  制御回路
５９  直交変調器
６０  周波数検出部
６１  第１分周比補正部
６２  第２分周比補正部
６３  固定分周器
１００ａ  送信ＰＬＬ回路
１００ｂ  受信ＰＬＬ回路
１０１  電圧制御発振器
１０２  ローパスフィルタ
１０３  移相検出器
１０４ａ、１０４ｂ  分周器
１０５  ＴＣＸＯ
１０６  直交変調器
１０７  ９０°移相器
ｆ１  送信ローカル信号
ｆ２  受信ローカル信号
ｆ３  ＰＬＬ出力信号
ｆＤｉｎ  分周器入力信号
ｆＤｏｕｔ  分周器出力信号
【発明を実施するための最良の形態】
【００１７】  本発明の半導体装置において、前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する構成とすることが好ましい。【００１８】  前記バンドパスフィルタにＬＣ共振器を用いることができる。【００１９】  また、前記ＬＣ共振器に電圧制御可変容量を用いることができる。【００２０】  また、前記周波数特性調整部は、前記分周器の出力信号の振幅に基づいて前記バンドパスフィルタの周波数特性を調整する構成とすることができる。【００２１】  また、前記周波数特性調整部は、前記分周器の出力信号の周波数に基づいて前記バンドパスフィルタの周波数特性を調整する構成とすることができる。【００２２】  また、前記周波数特性調整部は、調整命令が入力された場合以外に、前記分周器の出力信号の振幅が、設定された値以下になるか、前記分周器の出力信号の周波数が設定された周波数から外れた場合に動作する構成とすることができる。【００２３】  また、前記分周器への入力信号周波数を検出する周波数検出器を更に備え、その検出出力に応じて前記分周器の分周比を調整する構成とすることができる。【００２４】  本発明の無線回路装置において、前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する構成とすることが好ましい。【００２５】  また、前記デルタシグマ変調器で制御される前記分周器の分周比に変調成分を持たせる構成とすることができる。【００２６】  また、前記分周器、前記バンドパスフィルタ、および前記デルタシグマ変調器を含む周波数変換部を複数組備え、１つの前記信号源からの出力信号を、前記複数組の周波数変換部にそれぞれ供給する構成とすることができる。【００２７】  以上の構成の半導体装置、または無線回路装置において、前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる構成とすることができる。【００２８】  以下に、本発明の実施の形態について、図面を参照して具体的に説明する。【００２９】  （実施の形態１）
本発明の実施の形態１における無線回路装置の構成について、図１を参照して説明する。アンテナ１で受信された信号は、アンテナ共用器２を経由して希望の受信帯域のみが、ローノイズアンプ３へ入力される。ローノイズアンプ３で増幅された信号は、直交復調器４に入力される。直交復調器４では、受信用信号生成回路６から供給される受信ローカル信号（周波数ｆ２）およびそれを９０°移相器５により移相した信号を用いて直交復調を行い、搬送波成分が除かれたベースバンド信号Ｉ／Ｑを得る。【００３０】  受信用信号生成回路６は、ＰＬＬ回路７から供給される周波数ｆ３の信号を分周して、周波数ｆ２の受信ローカル信号を生成し、直交復調器４へ供給する。【００３１】  ＰＬＬ回路７は、ＴＣＸＯ８の出力信号を分周して周波数ｆ３の信号を生成し、上述の受信用信号生成回路６、および後述の送信用信号生成回路９に供給する。【００３２】  送信用信号生成回路９は、ＰＬＬ回路７から供給される周波数ｆ３の信号を、分周するとともに変調した信号を出力する。すなわち、送信用信号生成回路９は、ローカル信号の生成とともに、図１４に示した従来例の直交変調器１０６の機能を兼用する。図１４に示した直交変調器１０６は、入力されたＩ／Ｑの信号に応じた位相変調と、その信号を高周波信号であるローカル信号に乗せる機能を持つ。この機能を送信用信号生成回路９に持たせるために、分周比に変調成分を加えることが可能な構成とする。送信用信号生成回路９の出力は、パワーアンプ１０に出力され、増幅された送信信号はアンテナ共用器２へ供給される。アンテナ共用器２により、希望の送信帯域のみがアンテナ１へ伝達される。【００３３】  次に、上記各要素回路について、より詳細に説明する。【００３４】  ＰＬＬ回路７は、位相検出器１１、ローパスフィルタ１２、電圧制御発振器１３、及び分周器１４から構成されている。位相検出器１１により、ＴＣＸＯ８が出力する基準信号と、電圧制御発振器１３の出力信号を分周器１４で分周した信号の周波数及び位相差を検出し、それに応じた電圧もしくは、電流の出力信号をローパスフィルタ１２へ伝達する。ローパスフィルタ１２では、入力された信号の低周波成分のみを通過させ、電圧制御発振器１３へは直流信号のみが伝達される。電圧制御発振器１３は、入力された直流信号に応じた周波数を出力する。このような制御により、ＰＬＬ出力信号の周波数ｆ３は、ＴＣＸＯ８の周波数に、分周器１４に設定された分周比Ｙを掛け合せた周波数となる。【００３５】  次に、送信用信号生成回路９及び受信用信号生成回路６について説明する。それぞれ基本的な構成および機能は同一であり、ＰＬＬ出力信号（ｆ３）をそれぞれ、入力される分周比Ｘ１、分周比Ｘ２に応じて分周するだけであるが、その分周比には、小数点が含まれているという特徴を持つ。【００３６】  送信用信号生成回路９は、分周器１５、デルタシグマ変調器１６、ＢＰＦ（バンドパスフィルタ）１７、およびセンター周波数調整部１８からなる。分周器１５には、ＰＬＬ回路７から周波数ｆ３の信号が供給される。分周器１５による分周比は、デルタシグマ変調器１６により、分周比Ｘ１に基づいて制御される。分周器１５の出力信号は、ＢＰＦ１７を通��て周波数ｆ１の信号として出力される。分周器１５の出力信号は同時に、デルタシグマ変調器１６にも供給され、動作クロックとして用いられる。ＢＰＦ１７のセンター周波数は、センター周波数調整部１８により調整される。受信用信号生成回路６も同様な構成である。【００３７】  受信用信号生成回路６は、直交復調器４への受信ローカル信号（周波数ｆ２）を生成する。従って、分周比Ｘ２は、ＰＬＬ出力信号（ｆ３）を希望のチャンネルの周波数ｆ２で割り算した値である。分周比Ｘ２は、ＰＬＬ出力信号（ｆ３）や、希望のチャンネルである周波数ｆ２が変らない限り、変更されることが無い。これに対して、送信用信号生成回路９は、変調器の機能を兼用することができ、その場合は、入力された送信信号に応じた変調と、その信号を高周波信号であるローカル信号に乗せる機能を持たせるために、例えば特許文献１に示された周波数シンセサイザ装置のように、デルタシグマ変調器１６に入力される分周比Ｘ１に変調成分が加えられる。【００３８】  しかしながら、本実施の形態における送信用信号生成回路９は、特許文献１に記載の装置とは異なる構成を有する。特許文献１では、デルタシグマ変調器で制御される分周器が、ＰＬＬループ内で使われているのに対して、本実施の形態では、ＰＬＬループでは用られていない。すなわち、ＰＬＬ回路７から出力される信号を、送信用信号生成回路９でさらに分周する構成となっている。受信用信号生成回路６についても同様である。この結果、特許文献１の構成と比べると、送信と受信でそれぞれ専用の電圧制御発振器を用いることが不要となり、かつ周波数チャンネルを選択する際、チャンネル切替え時間をほとんどゼロにすることが出来る、という利点が得られる。また、代わりに必要となる回路の大半は、ＣＭＯＳ回路で形成されるため、チップサイズの削減と、高集積化が容易である。【００３９】  また、図１４に示した従来例では、送信と受信のローカル信号の位相ノイズ特性とその応答性であるチャンネル切替え時間がトレードオフの関係であったが、本実施の形態の構成によれば、分周器１５の分周比を切替えることで周波数チャンネルを選択するため、チャンネル切替え時間がほとんどゼロであり、位相ノイズ特性への影響も無い。【００４０】  次に、送信用信号生成回路９及び受信用信号生成回路６の構成および内部動作について、より詳細に説明する。送信用信号生成回路９及び受信用信号生成回路６は、共に同様の構成および機能であるため、送信用信号生成回路９について説明する。【００４１】  まず、図２及び３を参照して、図１に示した分周器１５及びデルタシグマ変調器１６の第１の具体的な構成例について説明する。図２は、分周器及びデルタシグマ変調器の構成を示すブロック回路図である。図３はデルタシグマ変調器の動作を示す。【００４２】  この構成例では、分周器１５としてデュアルモジュラス分周器２０を用い、デルタシグマ変調器１６として特許文献１に記載された構成のデルタシグマ変調器２１を用いる。デュアルモジュラス分周器２０は、図１のｆ３に対応する入力周波数（ｆＤｉｎ）を分周して出力周波数（ｆＤｏｕｔ）を得る（図１のＢＰＦ１７に供給される）。その分周比は、ｎとｎ＋１（ｎは��数値で一定値）のどちらかを選択でき、その制御は、デルタシグマ変調器２１により行われる。【００４３】  デルタシグマ変調器２１は、加算器２２、ディレイ回路２３、２８、積分器２４、２５、量子化器２６、乗算器２７、３０、および減算器２９からなる。加算器２２に、小数部のデータＫが入力され、乗算器３０に量子化ステップＬが入力される。【００４４】  デルタシグマ変調器２１の出力ｂ（ｔ）が“０”の時、分周比をｎとし、出力ｂ（ｔ）が“１”の時、分周比をｎ＋１とする。この条件で、Ｌ回の内Ｋ回だけ分周比をｎ＋１とした場合を考えると、（ｎ＋１）×Ｋ＋ｎ（Ｌ−Ｋ）がトータルの分周比となる。また、１回当たりの平均分周比は、ｎ＋（Ｋ／Ｌ）となる。この様にして、小数点分周比（Ｋ／Ｌ）を得る。【００４５】  図３の表には、横方向に示す動作クロックの各タイミング毎に、縦方向に示す図２の各要素における信号の状態が示される。この表は、Ｋ＝３，Ｌ＝３２の場合の動作を示しており、デルタシグマ変調器２１の出力ｂ（ｔ）は、３２回の内３回“１”となっている。なお、図２の構成で得られる、周波数の最小分解能は、入力周波数（ｆＤｉｎ）×（１／Ｌ）となり、入力周波数（ｆＤｉｎ）にも依存してしまう。しかし、本実施の形態の無線回路装置では、入力周波数（ｆＤｉｎ）が一定である。つまり、前述の周波数の最小分解能が、無線システムの周波数チャンネル間隔以下になる様にＬの値を固定し、Ｋを希望の周波数チャンネルに合わせて変更して用いれば良いことが分かる。Ｌの値は、大きくすれば周波数の最小分解能は上がるが、デルタシグマ変調器２１内部の演算器のビット数が増え、消費電流が増加してしまうため、（周波数チャンネル間隔）＝（周波数の最小分解能）とすることが望ましい。【００４６】  次に、図４及び図５を参照して、図１に示した分周器１５及びデルタシグマ変調器１６の第２の具体的な構成例について説明する。図４は、分周器及びデルタシグマ変調器の構成を示すブロック回路図である。図５はデルタシグマ変調器の動作を示す。この構成例では、分周器１５としてトリプルモジュラス分周器３１を用い、デルタシグマ変調器１６としてＭＡＳＨと呼ばれる回路形式のデルタシグマ変調器３２（非特許文献１参照）を用いる。基本動作は、第１の構成例と同様である。【００４７】  トリプルモジュラス分周器３１は、ｎ−１、ｎ、およびｎ＋１（ｎは整数値で一定値）の３つの分周比を設定することが出来る。デルタシグマ変調器３２は、減算器３３、４０、４１、加算器３６、ディレイ回路３７、４５、積分器３４、４２、量子化器３５、４３、乗算器３８、３９、４６、および微分回路４４からなる。減算器３３に、小数部のデータＫが入力され、乗算器３８、３９、４６に量子化ステップＬが入力される。【００４８】  ここで、デルタシグマ変調器３２の出力ｂ（ｔ）が“−１”の時、分周比をｎ−１とし、出力ｂ（ｔ）が“０”の時、分周比をｎとし、出力ｂ（ｔ）が“１”の時、分周比をｎ＋１とする。図５の表は、横方向に示す動作クロックの各タイミング毎に、縦方向に示す図４の各要素における信号の状態が示される。この表は、Ｋ＝３，Ｌ＝３２の場合の動作を示しており、デルタシグマ変調器３２の出力ｂ���ｔ）は、３２回の内５回“−１”となり、８回“−１”となり、残りは、“０”となる。このため、トータルの分周比は、（ｎ−１）×５＋ｎ×（３２−５−８）＋（ｎ＋１）×８＝３２×ｎ＋３となる。また、１回当たりの平均分周比は、３２で割り、ｎ＋（３／３２）となる。つまり、第１の構成例と同様に、小数点分周比（Ｋ／Ｌ）を得ることが出来る。【００４９】  次に、図６を参照して、本実施の形態で用いるＢＰＦ１７（図１参照）の通過特性について説明する。図６は、分周器１５の出力信号の周波数スペクトラムを示す。分周器１５の出力信号には、特許文献１の図１８に示されるようなデルタシグマ変調器特有の量子化ノイズが存在する。分周器１５の出力信号に最も近い周波数に発生する量子化ノイズは、デルタシグマ変調器１６のクロック周波数の半分だけ離調した周波数に、最大電力点が現れる。つまり、モジュラスプリスケーラの出力周波数の半分となる。なお、図６の横軸上に示した“ｆＬ”は、無線システムで使用する最も低い周波数を意味し、“ｆＣ”は、同様にセンター周波数、“ｆＨ”は、同様に最も高い周波数を意味している。本実施の形態で用いるＢＰＦ１７は、このデルタシグマ変調器１６の量子化ノイズを減衰させる目的で用いる。その要求される通過特性を図中に一点鎖線で示した。この通過特性により、量子化ノイズだけを減衰させ、希望の周波数のみを受信、送信ローカル信号及び、送信変調信号として用いることが出来る。【００５０】  図７、８に、本実施の形態におけるＢＰＦ１７の第１及び第２の構成例として、ＢＰＦ１７ａ、１７ｂを示す。上述のような減衰特性を得るには、ＬＣ共振回路を用いたバンドパスフィルタを用いる。すなわち、ＢＰＦ１７ａ、１７ｂは、容量Ｃ１、電圧可変容量Ｃ２、インダクタＬ１、抵抗Ｒ１、Ｒ２から構成される。この理由は、１）半導体に集積化出来る、２）十分な減衰量が取れる、３）受動素子だけで構成されるので電流を消費しない、４）通過特性のセンター周波数ばらつきを吸収するための調整回路を形成しやすい、という特徴があるためである。【００５１】  図中のフィルタ入力は、分周器１５の出力信号である。また、フィルタ出力は、直交復調器４あるいはパワーアンプ１０に供給され、受信、送信ローカル信号及び、送信変調信号として用いられる。また、ｆｃ調整信号は、センター周波数調整部１８からの制御信号であり、電圧可変容量Ｃ２へ伝達される。これは、ＬＣ共振回路のバラツキにより、ＢＰＦ１７ａ、１７ｂのセンター周波数がずれてしまうことを防ぐためである。なお、第１及び第２の構成例は、並列か直列かの違いがあるが、共振周波数でインピーダンスが極大もしくは極小になるというＬＣ共振回路を用いる点では同様である。【００５２】  次に、本実施の形態におけるセンター周波数調整部１８について説明する。上述のように、ＬＣ共振回路のバラツキ等により、ＢＰＦ１７のセンター周波数がずれてしまうと、分周器１５の出力に含まれるデルタシグマ変調器１６の量子化ノイズを十分に減衰させることが出来なくなる。このため、ＢＰＦ１７のセンター周波数を調整する必要がある。【００５３】  図９は、第１の構成例のセンター周波数調整部１８ａを示す。このセンター周波数���整部１８ａは、ＢＰＦ１７のＬＣ共振周波数を調整するためのｆｃ調整信号を出力するＤＡコンバータ５０、ＢＰＦ１７の出力信号の振幅レベルを直流電圧に変換する振幅検出回路５１、振幅検出回路５１の出力である直流電圧と基準電圧（Ｖｒｅｆ）を比較するコンパレータ５２、及びコンパレータ５２の比較結果に応じてＤＡコンバータ５０を制御する制御回路５３から構成されている。【００５４】  このセンター周波数調整部１８ａによる調整の動作について説明する。まず、ＩＣへの電源投入時に制御回路５３へ調整命令が入力される。制御回路５３からＤＡコンバータ５０へ最も小さい値が入力される。続いて制御回路５３は、コンパレータ５２の比較結果を確認する。次に、制御回路５３からＤＡコンバータ５０へ、１段階だけ大きな値が入力される。続いて制御回路５３は、コンパレータ５２の比較結果を確認する。この様に、１段階ずつＤＡコンバータ５０の値を大きくしながらコンパレータ５２の比較結果の確認を続ける。この結果、ＢＰＦ１７のセンター周波数は、ＤＡコンバータ５０からのｆｃ調整信号に応じて変化し、振幅検出回路５１の出力である直流電圧は、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数が概ね一致している期間のみ、基準電圧（Ｖｒｅｆ）を超える。【００５５】  つまり、コンパレータ５２の出力は、“Ｌ”の期間が続いた後、“Ｈ”の期間が続き、再度“Ｌ”の期間が続くことになる。このコンパレータ５２の出力の“Ｌ”から“Ｈ”へ変化した際のＤＡコンバータ５０の値とコンパレータ５２の出力の“Ｈ”から“Ｌ”へ変化した際のＤＡコンバータ５０の値を加えて２割った値を制御回路５３が出力及び保持することで、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数を一致させる。【００５６】  なお、電源投入時以外にコンパレータ５２出力が“Ｌ”に落ちた場合は、電源投入時の調整結果であるＤＡコンバータ５０の値よりも、１段階だけ大きな値にしてコンパレータ５２の比較結果を確認し、次に電源投入時の調整結果であるＤＡコンバータ５０の値よりも、１段階だけ小さな値にしてコンパレータ５２の比較結果を確認する。次は、電源投入時の調整結果であるＤＡコンバータ５０の値よりも、２段階だけ大きな値にしてコンパレータ５２の比較結果を確認し、次に電源投入時の調整結果であるＤＡコンバータ５０の値よりも、２段階だけ小さな値にしてコンパレータ５２の比較結果を確認する。この様に、電源投入時の調整結果であるＤＡコンバータ５０の値を中心に変化させ、コンパレータ５２の出力が“Ｈ”になるまで同様の動作を続ける。それにより、調整時間を短縮しながら調整することが出来る。【００５７】  なお、ＢＰＦ１７の出力には、リミッタアンプを挿入することが望ましい。リミッタアンプとは、規定の入力レベル以上の振幅が入力されれば、リミッタアンプ出力振幅は、変動しないという特性を持つ。この結果、バンドパスフィルタ出力振幅が若干低下しても、リミッタアンプの出力レベルに変動は発生しないので、電源投入時以外にコンパレータ５２出力が“Ｌ”に落ちた場合でも、ＢＰＦ１７のセンター周波数を調整しながら送信及び受信出来る。【００５８】  次に、図１０を参照して、第２の構成例のセンター周波数調整部１８ｂについて説明する。このセンター周波数調整部１８ｂは、ＢＰＦ１７のＬＣ共振周波数を調整するためのＤＡコンバータ５４、ＢＰＦ１７の出力信号の周波数を分周する第１カウンタ５５、ＴＣＸＯ８の周波数を分周する第２カウンタ５６、第１カウンタ５５と第２カウンタ５６の位相を比較する位相比較器５７、及び位相比較器５７の比較結果に応じてＤＡコンバータ５４を制御する制御回路５８から構成されている。【００５９】  次に、センター周波数調整部１８ｂによる調整の動作について説明する。まず、ＩＣへの電源投入時に制御回路５８へ調整命令が入力される。制御回路５８からＤＡコンバータ５４へ最も小さい値が入力される。続いて制御回路５８は、位相比較器５７の比較結果を確認する。位相比較器５７は、第１および第２カウンタ５５、５６の位相を比較し、所定の位相以下か以上かを判断している。次に制御回路５８からＤＡコンバータ５４へ、１段階だけ大きな値が入力される。続いて制御回路５８は、位相比較器５７の比較結果を確認する。この様に、１段階ずつＤＡコンバータ５４の値を大きくしながら位相比較器５７の比較結果の確認を続ける。【００６０】  この結果、ＢＰＦ１７のセンター周波数は、ＤＡコンバータ５４からのｆｃ調整信号に応じて変化する。この時、第１カウンタ５５への入力振幅レベルが十分でないと、第１カウンタ５５は正常に動作しない。つまり、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数が概ね一致している期間のみ、位相比較器５７の比較結果は、第１及び第２カウンタ５５、５６の位相が、所定の位相以下であると判定される。この結果、位相比較器５７の比較結果の出力は、“Ｌ”の期間が続いた後、“Ｈ”の期間が続き、再度“Ｌ”の期間が続くことになる。この位相比較器５７の比較結果出力の“Ｌ”から“Ｈ”へ変化した際のＤＡコンバータ５４の値と、位相比較器５７出力の“Ｈ”から“Ｌ”へ変化した際のＤＡコンバータ５４の値を加えて２割った値を、制御回路５８が出力及び保持することで、分周器１５出力の中心周波数とＢＰＦ１７出力のセンター周波数を一致させる。なお、電源投入時以外に位相比較器５７出力が“Ｌ”に落ちた場合は、第１の構成例と同様にＤＡコンバータ５４を制御して、ＢＰＦ１７のセンター周波数を調整する。【００６１】  なお、図１４の従来例の無線回路装置のように直交変調器を用いた構成とする場合であれば、分周比Ｘ１は、受信用信号生成回路６と同様、ＰＬＬ出力信号（ｆ３）や、希望のチャンネルである周波数が変らない限り、変更されることが無い。その場合の無線回路装置の構成を図１１に示す。この構成においては、送信用信号生成回路９の出力信号は、直交変調器５９の９０°移相器５に供給される。直交変調器５９の構成および動作は、図１４に示した従来例における直交変調器１０６と同様である。送信用信号生成回路９から供給されるローカル信号（周波数ｆ１）およびそれを９０°移相器５により移相した信号からなる搬送波信号を、ベースバンド信号Ｉ／Ｑにより変調して出力する。【００６２】  （実施の形態２）
本発明の実施の形態２における無線回路装置の構成を、図１２に示す。この無線回路装置は、実施の形態１における無線回路装置の構成に加えて、周波数検出部６０、第１分周比補正部６１、及び第２分周比補正部６２を備えている。【００６３】  周波数検出部６０は、ＰＬＬ回路７の出力周波数ｆ３を検出し、その検出された周波数に応じて、第１分周比補正部６１及び第２分周比補正部６２を制御して、分周比Ｘ１及びＸ２の値から変化させた後、デルタシグマ変調器１６へ入力する。それにより、ＰＬＬ回路７の出力周波数ｆ３が変化した場合でも、実施の形態１の無線回路装置と同様の効果を得ることが出来る。この効果は、ＰＬＬ回路７で用いる電圧制御発振器１３が、ばらつき等に起因して、想定していた周波数で発振できない場合に有効である。【００６４】  （実施の形態３）
本発明の実施の形態３における無線回路装置の構成を、図１３に示す。この無線回路装置は、実施の形態１における無線回路装置の構成に加えて、固定分周器６３を備えている。固定分周器６３は、送信用信号生成回路９、および受信用信号生成回路６における、分周器１５とＢＰＦ１７の間に挿入される。【００６５】  固定分周器６３は、その固定の分周比に応じて、入力された周波数を分周する。したがって、実施の形態１と同じ周波数の送信ローカル信号（ｆ１）及び受信ローカル信号（ｆ２）を得るために、ＰＬＬ出力信号（ｆ３）の周波数を、固定分周器６３の分周比倍だけ高くするか、分周器１５の分周比を、固定分周器６３の分周比分の１だけ小さくする。【００６６】  この構成によれば、実施の形態１の構成と比べて、デルタシグマ変調器１６のクロック周波数が、固定分周器６３の分周比倍だけ高くなる。また、前述の様に、デルタシグマ変調器特有の量子化ノイズの最大電力点は、デルタシグマ変調器１６のクロック周波数の半分だけ離調した周波数に現れる。そのため、実施の形態３では、実施の形態１と比べて、量子化ノイズの最大電力点は、２倍離調した周波数に現れる。この結果、ＢＰＦ１７の減衰特性を緩和する事ができ、ＢＰＦ１７を半導体集積回路上で実現する際の設計自由度を向上させることができる。
【産業上の利用可能性】
【００６７】  本発明の半導体装置は、チップ面積を削減した簡単な構成により、１つの信号源が出力する信号を複数の所定周波数の信号の変換することができ、無線回路装置の受信、送信回路の構成に有用である。
【図１】
2007004465.tif 000002
【図２】
2007004465.tif 000003
【図３】
2007004465.tif 000004
【図４】
2007004465.tif 000005
【図５】
2007004465.tif 000006
【図６】
2007004465.tif 000007
【図７】
2007004465.tif 000008
【図８】
2007004465.tif 000009
【図９】
2007004465.tif 000010
【図１０】
2007004465.tif 000011
【図１１】
2007004465.tif 000012
【図１２】
2007004465.tif 000013
【図１３】
2007004465.tif 000014
【図１４】
2007004465.tif 000015
【手続補正書】
【提出日】平成19年4月4日(2007.4.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定周波数の信号を出力する信号源と、
前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、
前記分周器の分周比を制御するデルタシグマ変調器と、
前記分周器の出力が入力されるバンドパスフィルタとを備え、
前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させることを特徴とする半導体装置。
【請求項２】
前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、
前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する請求項１に記載の半導体装置。
【請求項３】
前記バンドパスフィルタにＬＣ共振器を用いた請求項１に記載の半導体装置。
【請求項４】
前記ＬＣ共振器に電圧制御可変容量を用いた請求項３に記載の半導体装置。
【請求項５】
前記周波数特性調整部は、前記分周器の出力信号の振幅に基づいて前記バンドパスフィルタの周波数特性を調整する請求項２に記載の半導体装置。
【請求項６】
前記周波数特性調整部は、前記分周器の出力信号の周波数に基づいて前記バンドパスフィルタの周波数特性を調整する請求項２に記載の半導体装置。
【請求項７】
前記周波数特性調整部は、調整命令が入力された場合以外に、前記分周器の出力信号の振幅が、設定された値以下になるか、前記分周器の出力信号の周波数が設定された周波数から外れた場合に動作する請求項２に記載の半導体装置。
【請求項８】
前記分周器への入力信号周波数を検出する周波数検出器を更に備え、その検出出力に応じて前記分周器の分周比を調整する請求項１に記載の半導体装置。
【請求項９】
前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる請求項２から７のいずれか１項に記載の半導体装置。
【請求項１０】
所定周波数の信号を出力する信号源と、
前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、
前記分周器の分周比を制御するデルタシグマ変調器と、
前記分周器の出力が入力されるバンドパスフィルタとを備え、
前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させ、
前記バンドパスフィルタの出力信号を搬送波として用いることを特徴とする無線回路装置。
【請求項１１】
前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、
前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する請求項１０に記載の無線回路装置。
【請求項１２】
前記デルタシグマ変調器で制御される前記分周器の分周比に変調成分を持たせる請求項１０または１１に記載の無線回路装置。
【請求項１３】
前記分周器、前記バンドパスフィルタ、および前記デルタシグマ変調器を含む周波数変換部を複数組備え、
１つの前記信号源からの出力信号を、前記複数組の周波数変換部にそれぞれ供給する請求項１０から１２のいずれか１項に記載の無線回路装置。
【請求項１４】
前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる請求項１０から１３のいずれか１項に記載の無線回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号源の出力信号から、所定周波数の信号を簡単な構成で作成することが可能な半導体装置、およびそれを用いた無線回路装置に関する。
【背景技術】
【０００２】
図１４は、従来の無線回路装置の簡素化された構成例を示す。アンテナ１で受信された信号は、アンテナ共用器２を経由して希望の受信帯域のみが、ローノイズアンプ３へ入力される。ローノイズアンプ３で増幅された信号は、直交復調器４に入力される。直交復調器４では、受信ＰＬＬ回路１００ｂから供給されるローカル信号（周波数ｆ２）およびそれを９０°移相器５により移相した信号を用いて直交復調を行い、搬送波成分が除かれたベースバンド信号Ｉ／Ｑを得る。
【０００３】
受信ＰＬＬ回路１００ｂは、電圧制御発振器１０１、ローパスフィルタ１０２、移相検出器１０３、および分周器１０４ｂからなり、ＴＣＸＯ（Temperature Controlled Crystal Oscillator）１０５の出力信号の周波数と分周器１０４ｂによる分周比Ｂを乗算した周波数ｆ２の信号を出力する。
【０００４】
また、送信側の直交変調器１０６では、送信ＰＬＬ回路１００ａから供給されるローカル信号（周波数ｆ１）およびそれを９０°移相器１０７により移相した信号からなる搬送波信号をベースバンド信号Ｉ／Ｑにより変調して出力する。直交変調器１０６の出力は、パワーアンプ１０にて増幅され、アンテナ共用器２へ供給される。アンテナ共用器２により、希望の送信帯域のみがアンテナ１へ伝達される。
【０００５】
送信ＰＬＬ回路１００ａは受信ＰＬＬ回路１００ｂと同様に、電圧制御発振器１０１、ローパスフィルタ１０２、移相検出器１０３、および分周器１０４ａからなり、ＴＣＸＯ１０５の出力信号の周波数と分周器１０４ａによる分周比Ａを乗算した周波数ｆ１の信号を出力する。
【０００６】
なお、送信ＰＬＬ回路１００ａ、受信ＰＬＬ回路１００ｂ共に、希望の周波数であるチャンネルに合わせて分周比Ａ、分周比Ｂが設定される。
【０００７】
ところで、ＰＬＬ回路を用いた周波数シンセサイザ装置の出力周波数を、細かな周波数間隔で精度良く得るために、デルタシグマ変調器（Δ−Σ変調器；シグマデルタ変調器（Σ−Δ変調器）ともいう。）を用いた構成が、例えば特許文献１に記載されている。これは、分周数を周期的に変化させることで、平均データとして小数点以下の精度の分周数を実現する方法である。分周数を周期的に変化させるために、デルタシグマ変調器が利用される。
【０００８】
特許文献１にはまた、デルタシグマ変調器に供給する小数部制御用のデータに、変調成分を加えることが可能な構成が記載されている（特許文献１、図１７を参照）。それにより、ＰＬＬ回路を用いた周波数シンセサイザ装置が、ローカル信号の生成とともに、ベースバンド信号Ｉ／Ｑによる変調も行い、直交変調器を兼用する構成が得られる。
【特許文献１】特開２００１−２３７７０９号公報
【非特許文献１】“A 17-bit Oversampling D-to-A Conversion Technology Using Multistage Noise Shaping”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL,24, NO.4, AUGUST 1989, P971 Fig.4
【発明の開示】
【発明が解決しようとする課題】
【０００９】
携帯電話の急速な進歩と共に小型化、高集積化、ローコスト化されてきた無線回路装置ではあるが、その要求は、更に加速しているのが現状である。しかしながら、従来の構成では、送信及び受信を同時に行う無線回路装置の場合、送信及び受信それぞれに、専用のＰＬＬ回路が必要である。ＰＬＬ回路では、トランジスタサイズの微細化が困難であるバイポーラトランジスタを多数用いるため、チップ面積削減に限界が有り、コストダウンの削減の妨げとなっていた。
【００１０】
一方、特許文献１に記載の構成では、デルタシグマ変調器により制御される分周器はＰＬＬループ内で使われるので、やはり、送信と受信でそれぞれ専用のＰＬＬ回路が必要である。
【００１１】
本発明は、チップ面積を削減した簡単な構成により、１つの信号源が出力する信号を所定周波数の信号に変換して、複数の所定周波数の信号の供給に容易に対応可能な半導体装置を提供することを目的とする。また、そのような半導体装置を用いることにより、簡潔な構成を有する無線回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、所定周波数の信号を出力する信号源と、前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、前記分周器の分周比を制御するデルタシグマ変調器と、前記分周器の出力が入力されるバンドパスフィルタとを備え、前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させることを特徴とする。
【００１３】
本発明の無線回路装置は、所定周波数の信号を出力する信号源と、前記信号源の出力信号が入力され、その出力信号を２種類以上の分周比に切替えることが可能な分周器と、前記分周器の分周比を制御するデルタシグマ変調器と、前記分周器の出力が入力されるバンドパスフィルタとを備え、前記分周器の入力信号の周波数を、前記デルタシグマ変調器で制御される分周比で分周し、前記分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させ、前記バンドパスフィルタの出力信号を搬送波として用いることを特徴とする。
【発明の効果】
【００１４】
上記構成によれば、１つのＰＬＬ出力を、デルタシグマ変調器を備えた分周器により分周し、分周の際に発生するデルタシグマノイズは、分周器の出力をバンドパスフィルタを通すことで減衰させるので、複数の所定周波数の良質な信号を、チップ面積を削減した簡単な構成で供給することが可能である。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置において、前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する構成とすることが好ましい。
【００１６】
前記バンドパスフィルタにＬＣ共振器を用いることができる。
【００１７】
また、前記ＬＣ共振器に電圧制御可変容量を用いることができる。
【００１８】
また、前記周波数特性調整部は、前記分周器の出力信号の振幅に基づいて前記バンドパスフィルタの周波数特性を調整する構成とすることができる。
【００１９】
また、前記周波数特性調整部は、前記分周器の出力信号の周波数に基づいて前記バンドパスフィルタの周波数特性を調整する構成とすることができる。
【００２０】
また、前記周波数特性調整部は、調整命令が入力された場合以外に、前記分周器の出力信号の振幅が、設定された値以下になるか、前記分周器の出力信号の周波数が設定された周波数から外れた場合に動作する構成とすることができる。
【００２１】
また、前記分周器への入力信号周波数を検出する周波数検出器を更に備え、その検出出力に応じて前記分周器の分周比を調整する構成とすることができる。
【００２２】
本発明の無線回路装置において、前記バンドパスフィルタの周波数特性を調整する周波数特性調整部を更に備え、前記周波数特性調整部は、前記分周器から入力される信号に対して所定の状態になるように前記バンドパスフィルタの周波数特性を調整する構成とすることが好ましい。
【００２３】
また、前記デルタシグマ変調器で制御される前記分周器の分周比に変調成分を持たせる構成とすることができる。
【００２４】
また、前記分周器、前記バンドパスフィルタ、および前記デルタシグマ変調器を含む周波数変換部を複数組備え、１つの前記信号源からの出力信号を、前記複数組の周波数変換部にそれぞれ供給する構成とすることができる。
【００２５】
以上の構成の半導体装置、または無線回路装置において、前記分周器とバンドパスフィルタの間に、固定分周器を備え、前記固定分周器の出力に現れる前記デルタシグマ変調器で発生する量子化ノイズを、前記バンドパスフィルタで減衰させる構成とすることができる。
【００２６】
以下に、本発明の実施の形態について、図面を参照して具体的に説明する。
【００２７】
（実施の形態１）
本発明の実施の形態１における無線回路装置の構成について、図１を参照して説明する。アンテナ１で受信された信号は、アンテナ共用器２を経由して希望の受信帯域のみが、ローノイズアンプ３へ入力される。ローノイズアンプ３で増幅された信号は、直交復調器４に入力される。直交復調器４では、受信用信号生成回路６から供給される受信ローカル信号（周波数ｆ２）およびそれを９０°移相器５により移相した信号を用いて直交復調を行い、搬送波成分が除かれたベースバンド信号Ｉ／Ｑを得る。
【００２８】
受信用信号生成回路６は、ＰＬＬ回路７から供給される周波数ｆ３の信号を分周して、周波数ｆ２の受信ローカル信号を生成し、直交復調器４へ供給する。
【００２９】
ＰＬＬ回路７は、ＴＣＸＯ８の出力信号を分周して周波数ｆ３の信号を生成し、上述の受信用信号生成回路６、および後述の送信用信号生成回路９に供給する。
【００３０】
送信用信号生成回路９は、ＰＬＬ回路７から供給される周波数ｆ３の信号を、分周するとともに変調した信号を出力する。すなわち、送信用信号生成回路９は、ローカル信号の生成とともに、図１４に示した従来例の直交変調器１０６の機能を兼用する。図１４に示した直交変調器１０６は、入力されたＩ／Ｑの信号に応じた位相変調と、その信号を高周波信号であるローカル信号に乗せる機能を持つ。この機能を送信用信号生成回路９に持たせるために、分周比に変調成分を加えることが可能な構成とする。送信用信号生成回路９の出力は、パワーアンプ１０に出力され、増幅された送信信号はアンテナ共用器２へ供給される。アンテナ共用器２により、希望の送信帯域のみがアンテナ１へ伝達される。
【００３１】
次に、上記各要素回路について、より詳細に説明する。
【００３２】
ＰＬＬ回路７は、位相検出器１１、ローパスフィルタ１２、電圧制御発振器１３、及び分周器１４から構成されている。位相検出器１１により、ＴＣＸＯ８が出力する基準信号と、電圧制御発振器１３の出力信号を分周器１４で分周した信号の周波数及び位相差を検出し、それに応じた電圧もしくは、電流の出力信号をローパスフィルタ１２へ伝達する。ローパスフィルタ１２では、入力された信号の低周波成分のみを通過させ、電圧制御発振器１３へは直流信号のみが伝達される。電圧制御発振器１３は、入力された直流信号に応じた周波数を出力する。このような制御により、ＰＬＬ出力信号の周波数ｆ３は、ＴＣＸＯ８の周波数に、分周器１４に設定された分周比Ｙを掛け合せた周波数となる。
【００３３】
次に、送信用信号生成回路９及び受信用信号生成回路６について説明する。それぞれ基本的な構成および機能は同一であり、ＰＬＬ出力信号（ｆ３）をそれぞれ、入力される分周比Ｘ１、分周比Ｘ２に応じて分周するだけであるが、その分周比には、小数点が含まれているという特徴を持つ。
【００３４】
送信用信号生成回路９は、分周器１５、デルタシグマ変調器１６、ＢＰＦ（バンドパスフィルタ）１７、およびセンター周波数調整部１８からなる。分周器１５には、ＰＬＬ回路７から周波数ｆ３の信号が供給される。分周器１５による分周比は、デルタシグマ変調器１６により、分周比Ｘ１に基づいて制御される。分周器１５の出力信号は、ＢＰＦ１７を通して周波数ｆ１の信号として出力される。分周器１５の出力信号は同時に、デルタシグマ変調器１６にも供給され、動作クロックとして用いられる。ＢＰＦ１７のセンター周波数は、センター周波数調整部１８により調整される。受信用信号生成回路６も同様な構成である。
【００３５】
受信用信号生成回路６は、直交復調器４への受信ローカル信号（周波数ｆ２）を生成する。従って、分周比Ｘ２は、ＰＬＬ出力信号（ｆ３）を希望のチャンネルの周波数ｆ２で割り算した値である。分周比Ｘ２は、ＰＬＬ出力信号（ｆ３）や、希望のチャンネルである周波数ｆ２が変らない限り、変更されることが無い。これに対して、送信用信号生成回路９は、変調器の機能を兼用することができ、その場合は、入力された送信信号に応じた変調と、その信号を高周波信号であるローカル信号に乗せる機能を持たせるために、例えば特許文献１に示された周波数シンセサイザ装置のように、デルタシグマ変調器１６に入力される分周比Ｘ１に変調成分が加えられる。
【００３６】
しかしながら、本実施の形態における送信用信号生成回路９は、特許文献１に記載の装置とは異なる構成を有する。特許文献１では、デルタシグマ変調器で制御される分周器が、ＰＬＬループ内で使われているのに対して、本実施の形態では、ＰＬＬループでは用られていない。すなわち、ＰＬＬ回路７から出力される信号を、送信用信号生成回路９でさらに分周する構成となっている。受信用信号生成回路６についても同様である。この結果、特許文献１の構成と比べると、送信と受信でそれぞれ専用の電圧制御発振器を用いることが不要となり、かつ周波数チャンネルを選択する際、チャンネル切替え時間をほとんどゼロにすることが出来る、という利点が得られる。また、代わりに必要となる回路の大半は、ＣＭＯＳ回路で形成されるため、チップサイズの削減と、高集積化が容易である。
【００３７】
また、図１４に示した従来例では、送信と受信のローカル信号の位相ノイズ特性とその応答性であるチャンネル切替え時間がトレードオフの関係であったが、本実施の形態の構成によれば、分周器１５の分周比を切替えることで周波数チャンネルを選択するため、チャンネル切替え時間がほとんどゼロであり、位相ノイズ特性への影響も無い。
【００３８】
次に、送信用信号生成回路９及び受信用信号生成回路６の構成および内部動作について、より詳細に説明する。送信用信号生成回路９及び受信用信号生成回路６は、共に同様の構成および機能であるため、送信用信号生成回路９について説明する。
【００３９】
まず、図２及び３を参照して、図１に示した分周器１５及びデルタシグマ変調器１６の第１の具体的な構成例について説明する。図２は、分周器及びデルタシグマ変調器の構成を示すブロック回路図である。図３はデルタシグマ変調器の動作を示す。
【００４０】
この構成例では、分周器１５としてデュアルモジュラス分周器２０を用い、デルタシグマ変調器１６として特許文献１に記載された構成のデルタシグマ変調器２１を用いる。デュアルモジュラス分周器２０は、図１のｆ３に対応する入力周波数（ｆＤｉｎ）を分周して出力周波数（ｆＤｏｕｔ）を得る（図１のＢＰＦ１７に供給される）。その分周比は、ｎとｎ＋１（ｎは整数値で一定値）のどちらかを選択でき、その制御は、デルタシグマ変調器２１により行われる。
【００４１】
デルタシグマ変調器２１は、加算器２２、ディレイ回路２３、２８、積分器２４、２５、量子化器２６、乗算器２７、３０、および減算器２９からなる。加算器２２に、小数部のデータＫが入力され、乗算器３０に量子化ステップＬが入力される。
【００４２】
デルタシグマ変調器２１の出力ｂ（ｔ）が“０”の時、分周比をｎとし、出力ｂ（ｔ）が“１”の時、分周比をｎ＋１とする。この条件で、Ｌ回の内Ｋ回だけ分周比をｎ＋１とした場合を考えると、（ｎ＋１）×Ｋ＋ｎ（Ｌ−Ｋ）がトータルの分周比となる。また、１回当たりの平均分周比は、ｎ＋（Ｋ／Ｌ）となる。この様にして、小数点分周比（Ｋ／Ｌ）を得る。
【００４３】
図３の表には、横方向に示す動作クロックの各タイミング毎に、縦方向に示す図２の各要素における信号の状態が示される。この表は、Ｋ＝３，Ｌ＝３２の場合の動作を示しており、デルタシグマ変調器２１の出力ｂ（ｔ）は、３２回の内３回“１”となっている。なお、図２の構成で得られる、周波数の最小分解能は、入力周波数（ｆＤｉｎ）×（１／Ｌ）となり、入力周波数（ｆＤｉｎ）にも依存してしまう。しかし、本実施の形態の無線回路装置では、入力周波数（ｆＤｉｎ）が一定である。つまり、前述の周波数の最小分解能が、無線システムの周波数チャンネル間隔以下になる様にＬの値を固定し、Ｋを希望の周波数チャンネルに合わせて変更して用いれば良いことが分かる。Ｌの値は、大きくすれば周波数の最小分解能は上がるが、デルタシグマ変調器２１内部の演算器のビット数が増え、消費電流が増加してしまうため、（周波数チャンネル間隔）＝（周波数の最小分解能）とすることが望ましい。
【００４４】
次に、図４及び図５を参照して、図１に示した分周器１５及びデルタシグマ変調器１６の第２の具体的な構成例について説明する。図４は、分周器及びデルタシグマ変調器の構成を示すブロック回路図である。図５はデルタシグマ変調器の動作を示す。この構成例では、分周器１５としてトリプルモジュラス分周器３１を用い、デルタシグマ変調器１６としてＭＡＳＨと呼ばれる回路形式のデルタシグマ変調器３２（非特許文献１参照）を用いる。基本動作は、第１の構成例と同様である。
【００４５】
トリプルモジュラス分周器３１は、ｎ−１、ｎ、およびｎ＋１（ｎは整数値で一定値）の３つの分周比を設定することが出来る。デルタシグマ変調器３２は、減算器３３、４０、４１、加算器３６、ディレイ回路３７、４５、積分器３４、４２、量子化器３５、４３、乗算器３８、３９、４６、および微分回路４４からなる。減算器３３に、小数部のデータＫが入力され、乗算器３８、３９、４６に量子化ステップＬが入力される。
【００４６】
ここで、デルタシグマ変調器３２の出力ｂ（ｔ）が“−１”の時、分周比をｎ−１とし、出力ｂ（ｔ）が“０”の時、分周比をｎとし、出力ｂ（ｔ）が“１”の時、分周比をｎ＋１とする。図５の表は、横方向に示す動作クロックの各タイミング毎に、縦方向に示す図４の各要素における信号の状態が示される。この表は、Ｋ＝３，Ｌ＝３２の場合の動作を示しており、デルタシグマ変調器３２の出力ｂ（ｔ）は、３２回の内５回“−１”となり、８回“１”となり、残りは、“０”となる。このため、トータルの分周比は、（ｎ−１）×５＋ｎ×（３２−５−８）＋（ｎ＋１）×８＝３２×ｎ＋３となる。また、１回当たりの平均分周比は、３２で割り、ｎ＋（３／３２）となる。つまり、第１の構成例と同様に、小数点分周比（Ｋ／Ｌ）を得ることが出来る。
【００４７】
次に、図６を参照して、本実施の形態で用いるＢＰＦ１７（図１参照）の通過特性について説明する。図６は、分周器１５の出力信号の周波数スペクトラムを示す。分周器１５の出力信号には、特許文献１の図１８に示されるようなデルタシグマ変調器特有の量子化ノイズが存在する。分周器１５の出力信号に最も近い周波数に発生する量子化ノイズは、デルタシグマ変調器１６のクロック周波数の半分だけ離調した周波数に、最大電力点が現れる。つまり、モジュラスプリスケーラの出力周波数の半分となる。なお、図６の横軸上に示した“ｆＬ”は、無線システムで使用する最も低い周波数を意味し、“ｆＣ”は、同様にセンター周波数、“ｆＨ”は、同様に最も高い周波数を意味している。本実施の形態で用いるＢＰＦ１７は、このデルタシグマ変調器１６の量子化ノイズを減衰させる目的で用いる。その要求される通過特性を図中に一点鎖線で示した。この通過特性により、量子化ノイズだけを減衰させ、希望の周波数のみを受信、送信ローカル信号及び、送信変調信号として用いることが出来る。
【００４８】
図７、８に、本実施の形態におけるＢＰＦ１７の第１及び第２の構成例として、ＢＰＦ１７ａ、１７ｂを示す。上述のような減衰特性を得るには、ＬＣ共振回路を用いたバンドパスフィルタを用いる。すなわち、ＢＰＦ１７ａ、１７ｂは、容量Ｃ１、電圧可変容量Ｃ２、インダクタＬ１、抵抗Ｒ１、Ｒ２から構成される。この理由は、１）半導体に集積化出来る、２）十分な減衰量が取れる、３）受動素子だけで構成されるので電流を消費しない、４）通過特性のセンター周波数ばらつきを吸収するための調整回路を形成しやすい、という特徴があるためである。
【００４９】
図中のフィルタ入力は、分周器１５の出力信号である。また、フィルタ出力は、直交復調器４あるいはパワーアンプ１０に供給され、受信、送信ローカル信号及び、送信変調信号として用いられる。また、ｆｃ調整信号は、センター周波数調整部１８からの制御信号であり、電圧可変容量Ｃ２へ伝達される。これは、ＬＣ共振回路のバラツキにより、ＢＰＦ１７ａ、１７ｂのセンター周波数がずれてしまうことを防ぐためである。なお、第１及び第２の構成例は、並列か直列かの違いがあるが、共振周波数でインピーダンスが極大もしくは極小になるというＬＣ共振回路を用いる点では同様である。
【００５０】
次に、本実施の形態におけるセンター周波数調整部１８について説明する。上述のように、ＬＣ共振回路のバラツキ等により、ＢＰＦ１７のセンター周波数がずれてしまうと、分周器１５の出力に含まれるデルタシグマ変調器１６の量子化ノイズを十分に減衰させることが出来なくなる。このため、ＢＰＦ１７のセンター周波数を調整する必要がある。
【００５１】
図９は、第１の構成例のセンター周波数調整部１８ａを示す。このセンター周波数調整部１８ａは、ＢＰＦ１７のＬＣ共振周波数を調整するためのｆｃ調整信号を出力するＤＡコンバータ５０、ＢＰＦ１７の出力信号の振幅レベルを直流電圧に変換する振幅検出回路５１、振幅検出回路５１の出力である直流電圧と基準電圧（Ｖｒｅｆ）を比較するコンパレータ５２、及びコンパレータ５２の比較結果に応じてＤＡコンバータ５０を制御する制御回路５３から構成されている。
【００５２】
このセンター周波数調整部１８ａによる調整の動作について説明する。まず、ＩＣへの電源投入時に制御回路５３へ調整命令が入力される。制御回路５３からＤＡコンバータ５０へ最も小さい値が入力される。続いて制御回路５３は、コンパレータ５２の比較結果を確認する。次に、制御回路５３からＤＡコンバータ５０へ、１段階だけ大きな値が入力される。続いて制御回路５３は、コンパレータ５２の比較結果を確認する。この様に、１段階ずつＤＡコンバータ５０の値を大きくしながらコンパレータ５２の比較結果の確認を続ける。この結果、ＢＰＦ１７のセンター周波数は、ＤＡコンバータ５０からのｆｃ調整信号に応じて変化し、振幅検出回路５１の出力である直流電圧は、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数が概ね一致している期間のみ、基準電圧（Ｖｒｅｆ）を超える。
【００５３】
つまり、コンパレータ５２の出力は、“Ｌ”の期間が続いた後、“Ｈ”の期間が続き、再度“Ｌ”の期間が続くことになる。このコンパレータ５２の出力の“Ｌ”から“Ｈ”へ変化した際のＤＡコンバータ５０の値とコンパレータ５２の出力の“Ｈ”から“Ｌ”へ変化した際のＤＡコンバータ５０の値を加えて２割った値を制御回路５３が出力及び保持することで、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数を一致させる。
【００５４】
なお、電源投入時以外にコンパレータ５２出力が“Ｌ”に落ちた場合は、電源投入時の調整結果であるＤＡコンバータ５０の値よりも、１段階だけ大きな値にしてコンパレータ５２の比較結果を確認し、次に電源投入時の調整結果であるＤＡコンバータ５０の値よりも、１段階だけ小さな値にしてコンパレータ５２の比較結果を確認する。次は、電源投入時の調整結果であるＤＡコンバータ５０の値よりも、２段階だけ大きな値にしてコンパレータ５２の比較結果を確認し、次に電源投入時の調整結果であるＤＡコンバータ５０の値よりも、２段階だけ小さな値にしてコンパレータ５２の比較結果を確認する。この様に、電源投入時の調整結果であるＤＡコンバータ５０の値を中心に変化させ、コンパレータ５２の出力が“Ｈ”になるまで同様の動作を続ける。それにより、調整時間を短縮しながら調整することが出来る。
【００５５】
なお、ＢＰＦ１７の出力には、リミッタアンプを挿入することが望ましい。リミッタアンプとは、規定の入力レベル以上の振幅が入力されれば、リミッタアンプ出力振幅は、変動しないという特性を持つ。この結果、バンドパスフィルタ出力振幅が若干低下しても、リミッタアンプの出力レベルに変動は発生しないので、電源投入時以外にコンパレータ５２出力が“Ｌ”に落ちた場合でも、ＢＰＦ１７のセンター周波数を調整しながら送信及び受信出来る。
【００５６】
次に、図１０を参照して、第２の構成例のセンター周波数調整部１８ｂについて説明する。このセンター周波数調整部１８ｂは、ＢＰＦ１７のＬＣ共振周波数を調整するためのＤＡコンバータ５４、ＢＰＦ１７の出力信号の周波数を分周する第１カウンタ５５、ＴＣＸＯ８の周波数を分周する第２カウンタ５６、第１カウンタ５５と第２カウンタ５６の位相を比較する位相比較器５７、及び位相比較器５７の比較結果に応じてＤＡコンバータ５４を制御する制御回路５８から構成されている。
【００５７】
次に、センター周波数調整部１８ｂによる調整の動作について説明する。まず、ＩＣへの電源投入時に制御回路５８へ調整命令が入力される。制御回路５８からＤＡコンバータ５４へ最も小さい値が入力される。続いて制御回路５８は、位相比較器５７の比較結果を確認する。位相比較器５７は、第１および第２カウンタ５５、５６の位相を比較し、所定の位相以下か以上かを判断している。次に制御回路５８からＤＡコンバータ５４へ、１段階だけ大きな値が入力される。続いて制御回路５８は、位相比較器５７の比較結果を確認する。この様に、１段階ずつＤＡコンバータ５４の値を大きくしながら位相比較器５７の比較結果の確認を続ける。
【００５８】
この結果、ＢＰＦ１７のセンター周波数は、ＤＡコンバータ５４からのｆｃ調整信号に応じて変化する。この時、第１カウンタ５５への入力振幅レベルが十分でないと、第１カウンタ５５は正常に動作しない。つまり、分周器１５出力の中心周波数とＢＰＦ１７のセンター周波数が概ね一致している期間のみ、位相比較器５７の比較結果は、第１及び第２カウンタ５５、５６の位相が、所定の位相以下であると判定される。この結果、位相比較器５７の比較結果の出力は、“Ｌ”の期間が続いた後、“Ｈ”の期間が続き、再度“Ｌ”の期間が続くことになる。この位相比較器５７の比較結果出力の“Ｌ”から“Ｈ”へ変化した際のＤＡコンバータ５４の値と、位相比較器５７出力の“Ｈ”から“Ｌ”へ変化した際のＤＡコンバータ５４の値を加えて２割った値を、制御回路５８が出力及び保持することで、分周器１５出力の中心周波数とＢＰＦ１７出力のセンター周波数を一致させる。なお、電源投入時以外に位相比較器５７出力が“Ｌ”に落ちた場合は、第１の構成例と同様にＤＡコンバータ５４を制御して、ＢＰＦ１７のセンター周波数を調整する。
【００５９】
なお、図１４の従来例の無線回路装置のように直交変調器を用いた構成とする場合であれば、分周比Ｘ１は、受信用信号生成回路６と同様、ＰＬＬ出力信号（ｆ３）や、希望のチャンネルである周波数が変らない限り、変更されることが無い。その場合の無線回路装置の構成を図１１に示す。この構成においては、送信用信号生成回路９の出力信号は、直交変調器５９の９０°移相器５に供給される。直交変調器５９の構成および動作は、図１４に示した従来例における直交変調器１０６と同様である。送信用信号生成回路９から供給されるローカル信号（周波数ｆ１）およびそれを９０°移相器５により移相した信号からなる搬送波信号を、ベースバンド信号Ｉ／Ｑにより変調して出力する。
【００６０】
（実施の形態２）
本発明の実施の形態２における無線回路装置の構成を、図１２に示す。この無線回路装置は、実施の形態１における無線回路装置の構成に加えて、周波数検出部６０、第１分周比補正部６１、及び第２分周比補正部６２を備えている。
【００６１】
周波数検出部６０は、ＰＬＬ回路７の出力周波数ｆ３を検出し、その検出された周波数に応じて、第１分周比補正部６１及び第２分周比補正部６２を制御して、分周比Ｘ１及びＸ２の値から変化させた後、デルタシグマ変調器１６へ入力する。それにより、ＰＬＬ回路７の出力周波数ｆ３が変化した場合でも、実施の形態１の無線回路装置と同様の効果を得ることが出来る。この効果は、ＰＬＬ回路７で用いる電圧制御発振器１３が、ばらつき等に起因して、想定していた周波数で発振できない場合に有効である。
【００６２】
（実施の形態３）
本発明の実施の形態３における無線回路装置の構成を、図１３に示す。この無線回路装置は、実施の形態１における無線回路装置の構成に加えて、固定分周器６３を備えている。固定分周器６３は、送信用信号生成回路９、および受信用信号生成回路６における、分周器１５とＢＰＦ１７の間に挿入される。
【００６３】
固定分周器６３は、その固定の分周比に応じて、入力された周波数を分周する。したがって、実施の形態１と同じ周波数の送信ローカル信号（ｆ１）及び受信ローカル信号（ｆ２）を得るために、ＰＬＬ出力信号（ｆ３）の周波数を、固定分周器６３の分周比倍だけ高くするか、分周器１５の分周比を、固定分周器６３の分周比分の１だけ小さくする。
【００６４】
この構成によれば、実施の形態１の構成と比べて、デルタシグマ変調器１６のクロック周波数が、固定分周器６３の分周比倍だけ高くなる。また、前述の様に、デルタシグマ変調器特有の量子化ノイズの最大電力点は、デルタシグマ変調器１６のクロック周波数の半分だけ離調した周波数に現れる。そのため、実施の形態３では、実施の形態１と比べて、量子化ノイズの最大電力点は、２倍離調した周波数に現れる。この結果、ＢＰＦ１７の減衰特性を緩和する事ができ、ＢＰＦ１７を半導体集積回路上で実現する際の設計自由度を向上させることができる。
【産業上の利用可能性】
【００６５】
本発明の半導体装置は、チップ面積を削減した簡単な構成により、１つの信号源が出力する信号を複数の所定周波数の信号の変換することができ、無線回路装置の受信、送信回路の構成に有用である。
【図面の簡単な説明】
【００６６】
【図１】図１は、本発明の実施の形態１における無線回路装置の構成を示すブロック図である。
【図２】図２は、同無線回路装置を構成する分周器及びデルタシグマ変調器の第１の構成例を示す回路図である。
【図３】図３は、同分周器及びデルタシグマ変調器の動作を示す図である。
【図４】図４は、同無線回路装置を構成する分周器及びデルタシグマ変調器の第２の構成例を示す回路図である。
【図５】図５は、同分周器及びデルタシグマ変調器の動作を示す図である。
【図６】図６は、同無線回路装置の動作を説明するための周波数スペクトラムを示す図である。
【図７】図７は、同無線回路装置を構成するバンドパスフィルタの第１の構成例を示す回路図
【図８】図８は、同無線回路装置を構成するバンドパスフィルタの第２の構成例を示す回路図である。
【図９】図９は、同無線回路装置を構成するセンター周波数調整部の第１の構成例を示すブロック回路図である。
【図１０】図１０は、同無線回路装置を構成するセンター周波数調整部の第２の構成例を示すブロック回路図である。
【図１１】図１１は、実施の形態１における無線回路装置の他の構成を示すブロック図である。
【図１２】図１２は、本発明の実施の形態２における無線回路装置の構成を示すブロック図である。
【図１３】図１３は、本発明の実施の形態３における無線回路装置の構成を示すブロック図である。
【図１４】図１４は、従来の無線回路装置の構成を示すブロック図である。
【符号の説明】
【００６７】
１  アンテナ
２  アンテナ共用器
３  ローノイズアンプ
４  直交復調器
５  ９０°移相器
６  受信用信号生成回路
７  ＰＬＬ回路
８  ＴＣＸＯ
９  送信用信号生成回路
１０  パワーアンプ
１１  位相検出器
１２  ローパスフィルタ
１３  電圧制御発振器
１４  分周器
１５  分周器
１６  デルタシグマ変調器
１７、１７ａ、１７ｂ  ＢＰＦ（バンドパスフィルタ）
１８、１８ａ、１８ｂ  センター周波数調整部
２０  デュアルモジュラス分周器
２１  デルタシグマ変調器
２２、３６  加算器
２３、２８、３７、４５  ディレイ回路
２４、２５、３４、４２  積分器
２６、３５、４３  量子化器
２７、３０、３８、３９、４６  乗算器
２９、３３、４０、４１  減算器
３１  トリプルモジュラス分周器
３２  デルタシグマ変調器
４４  微分回路
５０、５４  ＤＡコンバータ
５１  振幅検出回路
５２  コンパレータ
５３、５８  制御回路
５５  第１カウンタ
５６  第２カウンタ
５７  位相比較器
５８  制御回路
５９  直交変調器
６０  周波数検出部
６１  第１分周比補正部
６２  第２分周比補正部
６３  固定分周器
１００ａ  送信ＰＬＬ回路
１００ｂ  受信ＰＬＬ回路
１０１  電圧制御発振器
１０２  ローパスフィルタ
１０３  移相検出器
１０４ａ、１０４ｂ  分周器
１０５  ＴＣＸＯ
１０６  直交変調器
１０７  ９０°移相器
ｆ１  送信ローカル信号
ｆ２  受信ローカル信号
ｆ３  ＰＬＬ出力信号
ｆＤｉｎ  分周器入力信号
ｆＤｏｕｔ  分周器出力信号
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007004465.tif 000016
【図２】
2007004465.tif 000017
【図３】
2007004465.tif 000018
【図４】
2007004465.tif 000019
【図５】
2007004465.tif 000020
【図６】
2007004465.tif 000021
【図７】
2007004465.tif 000022
【図８】
2007004465.tif 000023
【図９】
2007004465.tif 000024
【図１０】
2007004465.tif 000025
【図１１】
2007004465.tif 000026
【図１２】
2007004465.tif 000027
【図１３】
2007004465.tif 000028
【図１４】
2007004465.tif 000029
【国際調査報告】
2007004465.tif 000030
2007004465.tif 000031
2007004465.tif 000032
2007004465.tif 000033
2007004465.tif 000034
2007004465.tif 000035