【手続補正書】
【提出日】令和1年7月18日(2019.7.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つ以上のＤＲＡＭ装置とＤＲＡＭコントローラとを含むダイナミックランダムアクセスメモリ（ＤＲＡＭ）キャッシュと、
１つ以上のフラッシュ装置とフラッシュコントローラとを含むフラッシュストレージと、
前記ＤＲＡＭコントローラ及び前記フラッシュコントローラとインターフェイシングするメインコントローラと、
前記メインコントローラとホストメモリコントローラとを連結するように構成されたトランザクション基盤のメモリインターフェイスと、を含み、
前記メインコントローラは、キャッシュタッグを含むメモリトランザクション要請を前記トランザクション基盤のメモリインターフェイスを経由して前記ホストメモリコントローラから受信し、キャッシュヒットと決定するとＤＲＡＭキャッシュにアクセスするために前記ＤＲＡＭコントローラに前記メモリトランザクション要請を配信するか、キャッシュタッグに基づいてキャッシュミスと決定すると、１つ以上のフラッシュメモリにアクセスするために前記メモリトランザクション要請を前記フラッシュコントローラに配信することを特徴とするトランザクション基盤ハイブリッドメモリモジュール。
【請求項２】
前記メインコントローラは、臨時キャッシュデータを格納するように構成されたバッファと、キャッシュタッグを含むことを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項３】
前記メインコントローラは、前記ホストメモリコントローラから受信されたメモリトランザクション要請がリードヒット（ｒｅａｄ  ｈｉｔ）、リードミス、ライトヒット（ｗｒｉｔｅ  ｈｉｔ）、又はライトミスであるかを前記キャッシュタッグに基づいて決定することを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項４】
前記メインコントローラは、前記フラッシュストレージのフラッシュページを前記ＤＲＡＭキャッシュの１つ以上のＤＲＡＭページに対してマッピングすることを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項５】
前記トランザクション基盤のメモリインターフェイスは、前記ハイブリッドメモリモジュールのメモリアクセスレイテンシが決定されない場合に、前記ホストメモリコントローラが前記ハイブリッドメモリモジュールをアクセスするようにすることを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項６】
前記メインコントローラは、前記ホストメモリコントローラから受信されたメモリトランザクション要請が前記ＤＲＡＭキャッシュからのリード要請であるか、或いはＤＲＡＭキャッシュへのライト要請であるかをキャッシュタッグに基づいて決定し、前記ＤＲＡＭコントローラは、前記メモリトランザクション要請に応答して前記ＤＲＡＭキャッシュに対するメモリトランザクション及びコマンドスケジューリングを管理することを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項７】
前記メインコントローラは、前記ホストメモリコントローラから受信された前記メモリトランザクション要請が前記フラッシュストレージからのリード要請であるか、或いはフラッシュストレージへのライト要請であるかをキャッシュタッグに基づいて決定し、前記フラッシュコントローラは、前記メモリトランザクション要請に応答して前記フラッシュストレージに対するアドレス変換、ガーベッジコレクション（ｇａｒｂａｇｅ  ｃｏｌｌｅｃｔｉｏｎ）、ウェアレベリング（ｗｅａｒ  ｌｅｖｅｌｉｎｇ）、及びスケジューリングを管理することを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項８】
ＤＲＡＭキャッシュとフラッシュストレージとを含むハイブリッドメモリモジュールを動作させる方法において、
ホストメモリコントローラからキャッシュタッグを含むメモリトランザクション要請を非同期的に受信し、
前記メモリトランザクション要請を前記ハイブリッドメモリモジュールのバッファ内に格納し、
キャッシュヒットと決定すると前記ＤＲＡＭキャッシュに格納されたデータにアクセスするために前記メモリトランザクション要請をＤＲＡＭコントローラに配信するか、キャッシュタッグに基づいてキャッシュミスと決定すると、前記メモリトランザクション要請をフラッシュコントローラに配信し、
前記キャッシュタッグに基づいて前記メモリトランザクション要請を遂行することを含むことを特徴とするハイブリッドメモリモジュールを動作させる方法。
【請求項９】
前記メモリトランザクション要請が前記ＤＲＡＭキャッシュからのリード要請であるか否かを前記キャッシュタッグに基づいて決定し、
前記メモリトランザクション要請に対応する前記ＤＲＡＭキャッシュからのＤＲＡＭデータを受信し、
前記ホストメモリコントローラへ前記ＤＲＡＭデータを提供することをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１０】
前記メモリトランザクション要請と前記キャッシュタッグとを前記バッファに格納することをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１１】
前記フラッシュストレージのフラッシュページを前記ＤＲＡＭキャッシュの１つ以上のＤＲＡＭページに対してマッピングすることをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１２】
前記メモリトランザクション要請が前記ＤＲＡＭキャッシュからのリード要請であるか、或いはＤＲＡＭキャッシュへのライト要請であるかを前記キャッシュタッグに基づいて決定し、
前記メモリトランザクション要請に応答して前記ＤＲＡＭキャッシュに対するメモリトランザクション及びコマンドスケジューリングを管理することをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１３】
前記メモリトランザクション要請が前記フラッシュストレージからのリード要請であるか、或いは前記フラッシュストレージへのライト要請であるかを前記キャッシュタッグに基づいて決定し、
前記メモリトランザクション要請に応答して前記フラッシュストレージに対するアドレス変換、ガーベッジコレクション、ウェアレベリング、及びスケジューリングを管理することをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１４】
ＤＲＡＭキャッシュページがダーティであるか否か決定し、
ＤＲＡＭキャッシュページからダーティデータをリードし、
前記フラッシュストレージに前記ダーティデータをライトすることをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１５】
前記ホストメモリコントローラから受信されたデータを前記ＤＲＡＭキャッシュにライトし、
前記ＤＲＡＭキャッシュをダーティとしてマーキングすることをさらに含むことを特徴とする請求項１４に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１６】
前記ＤＲＡＭキャッシュのＤＲＡＭキャッシュページのオープンを維持し、
前記オープンされたＤＲＡＭキャッシュページに対して一連のカラムアクセスを遂行することをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１７】
前記フラッシュストレージ内に格納されたデータが前記ホストメモリコントローラによって頻繁に要請されるかを決定し、
前記ホストメモリコントローラによるデータ要請の頻繁度に基づいて前記フラッシュストレージ内に格納された前記データを前記ＤＲＡＭキャッシュにマッピングすることをさらに含むことを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１８】
前記ＤＲＡＭキャッシュ及びフラッシュストレージのアクセスレイテンシは非決定的であることを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。
【請求項１９】
前記メインコントローラは、前記キャッシュタッグを獲得するために、前記メモリトランザクション要請をデコーディングすることを特徴とする請求項１に記載のトランザクション基盤ハイブリッドメモリモジュール。
【請求項２０】
前記メモリトランザクション要請のデコーディングにより前記キャッシュタッグを獲得することを特徴とする請求項８に記載のハイブリッドメモリモジュールを動作させる方法。