(57)【要約】  本発明のＣＭＯＳモデル作成装置１は、Ｉｎ−Ｉｐ空間における典型条件ＴＴ並びにコーナー条件ＦＦ及びＳＳがｘｎ−ｘｐ空間でそれぞれ（０、０）、（α、α）、（−α、−α）となるように、Ｉｎ−Ｉｐ空間をｘｎ−ｘｐ空間に変換し、典型条件ＴＴの写像（０、０）を中心とし、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦの各写像にフィットする楕円を求め、この楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、この楕円内の累積確率がＦＦ、ＳＳ、ＦＳ及びＳＦのコーナー条件が想定する累積確率と等しくなるようにガウス分布の偏差を定めた確率分布を求めることでＣＭＯＳモデルを作成する。
2007049555.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳモデルを作成するＣＭＯＳモデル作成装置において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像部と、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算部と、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算部とを備えること
を特徴とするＣＭＯＳモデル作成装置。
【請求項２】
ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算部で求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算部をさらに備えること
を特徴とする請求項１に記載のＣＭＯＳモデル作成装置。
【請求項３】
ＣＭＯＳモデルを作成するＣＭＯＳモデル作成方法において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするＣＭＯＳモデル作成方法。
【請求項４】
コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムにおいて、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするＣＭＯＳモデル作成プログラム。
【請求項５】
コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムを記録した記録媒体において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ＣＭＯＳモデル作成プログラムは、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳのモデルを作成する作成装置及び作成方法に関し、特に、モンテカルロ解析を行うために好適な、ｎチャネル型ＭＯＳトランジスタ及びｐチャネル型ＭＯＳトランジスタにおけるばらつきの分布を考慮したＣＭＯＳモデルを作成するＣＭＯＳモデル作成装置及びＣＭＯＳモデル作成方法に関する。そして、このようなＣＭＯＳモデル作成方法のＣＭＯＳモデル作成プログラム及びこのＣＭＯＳモデル作成プログラムを記録した記録媒体に関する。
【背景技術】
【０００２】
集積回路に集積されるトランジスタ、例えばＣＭＯＳ（Complementary
Metal Oxide Semiconductor；相補型金属酸化膜半導体）のｎチャネル型ＭＯＳトランジスタ（以下、「ｎＭＯＳ」と略記する。）及びｐチャネル型ＭＯＳトランジスタ（以下、「ｐＭＯＳ」と略記する。）は、その諸特性が、ウェハのチップ間、あるいは、チップ内でばらつくことが知られている（例えば、非特許文献１参照）。【０００３】
図４は、ＭＯＳトランジスタのソース−ドレイン間における電圧電流特性を示す図である。図４Ａは、ｎＭＯＳのソース−ドレイン間における電圧電流特性を示す図であり、図４Ｂは、ｐＭＯＳのソース−ドレイン間における電圧電流特性を示す図である。図４の横軸は、ドレイン電圧Ｖｄであり、縦軸は、ドレイン電流Ｉｄである。なお、ｐＭＯＳに関する電圧および電流の極性は、ｎＭＯＳとは逆方向にとるものとする。図５は、ｎＭＯＳの飽和電流とｐＭＯＳの飽和電流との相関を示す散布図である。図５Ａは、実測の結果を示し、図５Ｂは、ＦＦ、ＳＳ、ＦＳ、ＳＦ及びＴＴの各点を示す。ここで、添え字ｎはｎＭＯＳの場合を表し、添え字ｐはｐＭＯＳの場合を表す。【０００４】
図４に示すように、ｎＭＯＳ及びｐＭＯＳのソース−ドレイン間における電圧電流特性（以下、「電圧電流特性」と略記する。）は、所定の一定のゲート電圧Ｖｇをソース−ゲート間に印加した場合における，ソース−ゲート間のドレイン電圧Ｖｄの変化に対するソース−ドレイン間を流れるドレイン電流Ｉｄの変化である。そして、この電圧電流特性は、大略、ドレイン電圧Ｖｄの増加に従ってドレイン電流Ｉｄが略線形で増加した後に略一定に飽和するプロファイルを持つ。このようなプロファイルを持つ電圧電流特性は、製造条件のゆらぎ等により、図４に示すように、同一のゲート電圧Ｖｇを印加したとしても、ドレイン電流Ｉｄが小さい特性（以下、「Ｓｌｏｗ」（スロー）と呼称する。）からドレイン電流Ｉｄが大きい特性（以下、「Ｆａｓｔ」（ファスト）と呼称する）まで様々にばらつく。このようなＳｌｏｗ及びＦａｓｔは、統計上の代表値（平均値や中央値等）に較べて発生頻度の少ない特性であってばらつきの限界を規定するものであり、一般に、「コーナー」と呼称されている。Ｆａｓｔでは、ドレイン電流Ｉｄが大きいことから相対的に応答速度が速く、Ｓｌｏｗでは、ドレイン電流Ｉｄが小さいことから相対的に応答速度が遅い。【０００５】
なお、実際にはＳｌｏｗからＦａｓｔまで様々な特性が存在するが、図４では、これらＳｌｏｗ及びＦａｓｔを示すと共に、さらに、Ｔｙｐｉｃａｌを示し、他を省略している。このＴｙｐｉｃａｌ（ティピカル）は、統計上の代表値になり得る発生頻度の最も多い典型的な電圧電流特性である。また、ｎＭＯＳのドレイン電圧Ｖｄ及びドレイン電流ＩｄをそれぞれＶｎｄ及びＩｎｄで表し、ｐＭＯＳのドレイン電圧Ｖｄ及びドレイン電流ＩｄをそれぞれＶｐｄ及びＩｐｄで表している。そして、電圧電流特性が飽和した場合にけるドレイン電流Ｉｄを飽和電流Ｉと呼び、ｎＭＯＳのＳｌｏｗ、Ｆａｓｔ及びＴｙｐｉｃａｌの飽和電流ＩｎをそれぞれＩｎＳ、ＩｎＦ及びＩｎＴで表し、ｐＭＯＳのＳｌｏｗ、Ｆａｓｔ及びＴｙｐｉｃａｌの飽和電流ＩｐをそれぞれＩｐＳ、ＩｐＦ及びＩｐＴで表している。もちろん、ＩｎＳ＜ＩｎＴ＜ＩｎＦ、及び、ＩｐＳ＜ＩｐＴ＜ＩｐＦの関係にある。【０００６】
ｎＭＯＳとｐＭＯＳとを備えて構成されるＣＭＯＳでは、ｎＭＯＳ及びｐＭＯＳの電圧電流特性がばらつくと共にＣＭＯＳではｎＭＯＳとｐＭＯＳとの間に相関があるため、ｎＭＯＳの飽和電流Ｉｎを横軸に採りｐＭＯＳの飽和電流Ｉｐを縦軸に採った、ｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間において、ｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとの関係は、図５に示すような分布の散布図となる。【０００７】
このためＣＭＯＳの集積回路を設計する場合、所定の仕様を満たすチップを得るために、また、歩留まりを確保するために、設計者は、例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等の回路シミュレータを用いて、設計した集積回路の特性をシミュレーションするが、設計者は、ＣＭＯＳを構成するｎＭＯＳ及びｐＭＯＳのこのようなばらつきを考慮しなければならない。このため、図５Ａに示す散布図における各点についてシミュレーションを行うことによって特性が保証されればよいが、図５Ａに示す散布図の各点を統計的に発生させることが困難であること、また、仮にこの点が確定したとしても元のＳＰＩＣＥにおけるモデルパラメータに変換する方法が無いため、この方法は、困難である。このため、従来では、図５Ａに示すコーナー（ワーストケース）のチップと典型的なチップとについてシミュレーションを行うことによって特性が保証されていた。即ち、図５Ｂに示すように、ｎＭＯＳ及びｐＭＯＳの応答速度が共に速い状態ＦＦ（コーナー条件ＦＦ）と、ｎＭＯＳ及びｐＭＯＳの応答速度が共に遅い状態ＳＳ（コーナー条件ＳＳ）と、ｎＭＯＳの応答速度が速くｐＭＯＳの応答速度が遅い状態ＦＳ（コーナー条件ＦＳ）と、ｎＭＯＳの応答速度が遅くｐＭＯＳの応答速度が速い状態ＳＦ（コーナー条件ＳＦ）と、ｎＭＯＳ及びｐＭＯＳの応答速度が共に典型的な状態ＴＴ（典型条件ＴＴ）との各場合について、回路シミュレータ用に作成されたｎＭＯＳ及びｐＭＯＳのデバイスモデルにおけるパラメータの値が製造側（プロセス部門）から設計側に伝えられ、これらのパラメータの値を用いて、設計した集積回路の特性がシミュレーションされ、特性が保証されていた。このような設計方法は、ワースト設計手法と呼ばれ、例えば、特許文献１や非特許文献２に開示されている。【０００８】
ところで、背景技術では、集積回路の特性評価は、図５Ｂに示す、上述したコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの５組の状態で為された評価であるため、ｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布を考慮した評価ではなく、そして、これら５組の状態が離散しているため、集積回路の特性におけるばらつきの分布を求めることができない。【０００９】
特に、近年の微細プロセスによって製造される集積回路では、全てのｎＭＯＳ及びｐＭＯＳが同一のコーナーに変動するのではなく、ｎＭＯＳ及びｐＭＯＳが図５Ａに示すように様々にばらつくため、ｎＭＯＳ及びｐＭＯＳにおける特性のばらつきの分布を考慮して集積回路の特性を評価する必要がある。また、特に、アナログ回路の設計では、特性の目標が多岐に亘りかつ連続的であることから、ディジタル回路の設計のようにコーナーにおける特性だけで設計の適否が判定されるのではなく、特性の連続的な分布を参照することによって適否が判定される場合が多いため、特性のばらつきの分布を求めることが重要である。
【特許文献１】特開２００２−０４３４２９号公報
【非特許文献１】岡田健一、小野寺秀俊、「トランジスタ特性におけるチップ内ばらつきのモデル化手法」、情報処理学会論文誌、Ｖｏｌ．４３、Ｎｏ．５、２００２．Ｍａｙ
【非特許文献２】日経ＢＰ社発行「日経マイクロデバイス」、２００５、Ｍａｒｃｈ、ｐ９２−ｐ９３
【発明の開示】
【００１０】
本発明は、上述の事情に鑑みて為された発明であり、本発明の目的は、ｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布を考慮したＣＭＯＳモデルを作成することができるＣＭＯＳモデル作成装置及びＣＭＯＳモデル作成方法を提供することである。そして、本発明の他の目的は、このようなＣＭＯＳモデル作成方法のプログラム及びこのプログラムを記録した記録媒体を提供することである。
【００１１】
本発明では、ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎとｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間が、目的のＣＭＯＳモデルにおけるｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと目的のＣＭＯＳモデルにおけるｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換され、典型条件ＴＴを写像した点を中心とし、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦを写像した各点にフィットする楕円が求められ、この楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分がガウス分布でそれぞれ表現され、この楕円内の累積確率がＦＦ、ＳＳ、ＦＳ及びＳＦのコーナー条件が想定する累積確率と等しくなるように、ガウス分布の偏差を定めた確率分布が前記ＣＭＯＳモデルとして求められる。
【００１２】
このように本発明では、ｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布を考慮したＣＭＯＳモデルを作成することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係るＣＭＯＳモデル作成装置の構成を示すブロック図である。
【図２】実施形態に係るＣＭＯＳモデル作成装置の動作を示すフローチャートである。
【図３】ＣＭＯＳモデルの作成方法を説明するための図である。
【図４】ＭＯＳトランジスタのソース−ドレイン間における電圧電流特性を示す図である。
【図５】ｎＭＯＳの飽和電流とｐＭＯＳの飽和電流との相関を示す散布図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。【００１５】
（実施形態の構成）
図１は、実施形態に係るＣＭＯＳモデル作成装置の構成を示すブロック図である。図１において、ＣＭＯＳモデル作成装置１は、演算処理部１１と、入力部１２と、出力部１３と、記憶部１４と、バス１５とを備えて構成される。【００１６】
入力部１２は、ＣＭＯＳモデルの作成開始を指示するコマンド等の各種コマンド、及び、モデル基礎情報等のＣＭＯＳモデルを作成するために必要な各種データをＣＭＯＳモデル作成装置１に入力する機器であり、例えば、キーボードやマウス等である。【００１７】
モデル基礎情報は、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態において、ｎＭＯＳの飽和電流Ｉｎ及びｐＭＯＳの飽和電流Ｉｐを与えるｎＭＯＳモデル及びｐＭＯＳモデルにおけるパラメータの値である。ｎＭＯＳ及びｐＭＯＳを表現する回路シミュレータ用のｎＭＯＳモデル及びｐＭＯＳモデルは、例えば、チャネル長、チャネル幅、ゲート酸化膜厚、ゲート容量及びイオン注入濃度等の複数のパラメータ（以下、「パラメータセット」と呼称する。）から構成される。この回路シミュレータ用のｎＭＯＳモデル及びｐＭＯＳモデルは、様々なデバイスモデルが開発されており、製造するｎＭＯＳ及びｐＭＯＳに合わせてパラメータセットを構成するパラメータが製造側（プロセス部門）によって選択されてそれぞれ作成される。従って、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態において、ｎＭＯＳの飽和電流Ｉｎを与えるｎＭＯＳモデルのパラメータの値をＰｎＦ、ＰｎＳ、ＰｎＦＳ、ＰｎＳＦ及びＰｎＴとし、ｐＭＯＳの飽和電流Ｉｐを与えるｎＭＯＳモデルのパラメータの値をＰｐＦ、ＰｐＳ、ＰｐＦＳ、ＰｐＳＦ及びＰｐＴとすると、モデル基礎情報は、ｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間において、ＦＦ＝（ＰｎＦ、ＰｐＦ）、ＳＳ＝（ＰｎＳ、ＰｐＳ）、ＦＳ＝（ＰｎＦＳ、ＰｐＦＳ）、ＳＦ＝（ＰｎＳＦ、ＰｐＳＦ）及びＴＴ＝（ＰｎＴ、ＰｐＴ）である。もちろん、ｎＭＯＳモデル及びｐＭＯＳモデルは、パラメータセットから構成されるから、これらＰｎＦ、ＰｎＳ、ＰｎＦＳ、ＰｎＳＦ及びＰｎＴ並びにＰｐＦ、ＰｐＳ、ＰｐＦＳ、ＰｐＳＦ及びＰｐＴは、それぞれ、パラメータセットを構成する複数のパラメータの具体的な値からなる。例えば、ｎＭＯＳモデルが（Ａｎ１、Ａｎ２、Ａｎ３、・・・）である場合において、ＦＦにおけるｎＭＯＳの飽和電流ＩｎＦを与えるｎＭＯＳモデルの各パラメータが（ａｎ１、ａｎ２、ａｎ３、・・・）であるとすると、ＰｎＦ＝（ａｎ１、ａｎ２、ａｎ３、・・・）である。但し、ａｎ１、ａｎ２、ａｎ３、・・・は、具体的な数値である。【００１８】
コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各値を求めるに当たって、製造側（プロセス部門）において、例えば、まず、図５に示すようなｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとの関係を示す散布図が複数の試作を実測することによって作成される。次に、この作成された散布図からコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各点が決定される。そして、この決定された各点からコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各値が得られる。ここで、図５に示すように、ＦＦにおけるｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとは、ＦａｓｔにおけるｎＭＯＳの飽和電流ＩｎＦとｐＭＯＳの飽和電流ＩｐＦであり、状態ＳＳにおけるｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとは、ＳｌｏｗにおけるｎＭＯＳの飽和電流ＩｎＳとｐＭＯＳの飽和電流ＩｐＳであり、そして、状態ＴＴにおけるｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとは、ＴｙｐｉｃａｌにおけるｎＭＯＳの飽和電流ＩｎＴとｐＭＯＳの飽和電流ＩｐＴである。【００１９】
また、ｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとの散布図は、ｎＭＯＳモデル及びｐＭＯＳモデルについてモンテカルロ解析を実行することによって作成されてもよい。モンテカルロ解析は、事象が確率的に発生する事象であることを前提に、与えられた事象に対して乱数を使用してデータを作成し、充分に多い回数だけシミュレーションを反復して近似解を得る方法である。例えば、上記ｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとの関係を示す散布図を作成する場合では、まず、ｎＭＯＳモデルにおけるパラメータセットのパラメータのうち、ｎＭＯＳの飽和電流Ｉｎに影響を及ぼすパラメータが選択され、この選択されたパラメータに対して乱数を使用してパラメータの値が作成され、この作成されたパラメータの値を用いてｎＭＯＳの飽和電流Ｉｎの値がシミュレーションされる。ｐＭＯＳの飽和電流Ｉｐｄについても同様にシミュレーションされることによって値が得られる。そして、このようなｎＭＯＳの飽和電流Ｉｎｄの値及びｐＭＯＳの飽和電流Ｉｐｄの値を得るシミュレーションが充分多い回数だけ、例えば、五千回や１万回や２万回等反復される。【００２０】
出力部１３は、入力部１２から入力されたコマンドやデータ、及び、本ＣＭＯＳモデル作成装置１によって作成されたＣＭＯＳモデルやこのＣＭＯＳモデルを用いて解析したモンテカルロ解析の解析結果等を出力する機器であり、例えばＣＲＴディスプレイ、ＬＣＤ、有機ＥＬディスプレイ又はプラズマディスプレイ等の表示装置やプリンタ等の印刷装置等である。【００２１】
記憶部１４は、モデル基礎情報を記憶するモデル基礎情報記憶部１４１と、作成したＣＭＯＳモデルのモデル情報を記憶するモデル情報記憶部１４２とを機能的に備え、モデル基礎情報からＣＭＯＳモデルのモデル情報を作成するＣＭＯＳモデル作成プログラムや、モンテカルロ解析を含む回路シミュレーションを行う例えばＳＰＩＣＥ等の回路シミュレーションプログラムや、ＣＭＯＳモデル作成装置１の各部を制御する制御プログラム等の各種プログラム、及び、各種プログラムの実行に必要なデータやその実行中に生じるデータ等の各種データを記憶する。記憶部１４は、例えば、演算処理部１１の所謂ワーキングメモリとなるＲＡＭ（Random Access Memory）等の揮発性の記憶素子、ＲＯＭ（Read
Only Memory）等の不揮発性の記憶素子、及び、各種プログラムや各種データを格納しておくハードディスク装置等を備えて構成される。【００２２】
ＳＰＩＣＥは、米国カリフォルニア大学バークレー校で開発された汎用電子回路シミュレーションプログラムであり、ソースコードが一般に公開されている。このため、例えばＰＳｐｉｃｅ等の機能の拡張や改良等が施された派生的なＳＰＩＣＥも知られている。なお、このＰＳｐｉｃｅには、モンテカルロ解析も組み込まれている。ＳＰＩＣＥは、回路を構成する部品間の接続情報を記述したネットリストと呼ばれるファイルと、部品のデバイスモデルを記述したモデルライブラリと呼ばれるファイルとに基づいて、例えば電圧電流特性、ゲインや位相の周波数特性及び入出力特性等の回路の諸特性を演算する。【００２３】
演算処理部１１は、例えば、マイクロプロセッサ及びその周辺回路等を備えて構成され、機能的に、モデル作成部１１１と、特性分布演算部１１２と、モンテカルロ解析を含む回路シミュレーションを行う回路シミュレータ部１１３とを備え、制御プログラムに従い入力部１２、出力部１３及び記憶部１４を当該機能に応じてそれぞれ制御する。【００２４】
モデル作成部１１１は、モデル基礎情報に基づいてｎＭＯＳの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルのモデル情報を作成する。モデル作成部１１１は、機能的に、写像部１１１１と、楕円演算部１１１２と、ガウス分布演算部とを備える。写像部１１１１は、ｎＭＯＳトランジスタの飽和電流ＩｎとｐＭＯＳの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、ＣＭＯＳモデルにおけるｎＭＯＳの飽和電流Ｉｎの変動の程度を表すパラメータｘｎとＣＭＯＳモデルにおけるｐＭＯＳの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する。楕円演算部１１１２は、典型条件ＴＴの写像部１１１１で変換された点を中心とし、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦの写像部１１１１で変換された各点にフィットする楕円を求める。ガウス分布演算部１１１３は、この楕円演算部１１１２で求めた楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、この楕円内の累積確率がＦＦ、ＳＳ、ＦＳ及びＳＦのコーナー条件が想定する累積確率と等しくなるようにこのガウス分布の偏差を定めた確率分布をＣＭＯＳモデルとして求める。ｘｎは、その値が０である場合ではｎＭＯＳの飽和電流Ｉｎの変動が無く、その値が増加又は減少するに伴ってｎＭＯＳの飽和電流Ｉｎの変動量が増加する。ｘｐも同様である。【００２５】
特性分布演算部１１２は、モデル作成部１１１で求めたＣＭＯＳモデルとしてのガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する。そして、演算処理部１１は、特性分布演算部１１２で求めたｘｎ及びｘｐのパラメータ値を用いて回路シミュレータ部１１３でモンテカルロ解析を実行することによって、ＣＭＯＳの特性の分布を求める。【００２６】
これら演算処理部１１、入力部１２、出力部１３及び記憶部１４は、信号を相互に交換することができるようにバス１５でそれぞれ接続される。【００２７】
このような演算処理部１１、入力部１２、出力部１３、記憶部１４及びバス１５は、例えば、コンピュータ、より具体的にはノート型やディスクトップ型等のパーソナルコンピュータ等によって構成可能である。【００２８】
次に、本実施形態の動作について説明する。【００２９】
（実施形態の動作）
図２は、実施形態に係るＣＭＯＳモデル作成装置の動作を示すフローチャートである。図３は、ＣＭＯＳモデルの作成方法を説明するための図である。図３Ａは、Ｉｎ−Ｉｐ空間とｘｎ−ｘｐ空間との対応関係を示すと共に、両空間におけるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴを示す。図３Ｂは、作成したＣＭＯＳモデルを示す。【００３０】
まず、製造側（プロセス部門）から提供されるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各値、即ち、ＰｎＦ、ＰｎＳ、ＰｎＦＳ、ＰｎＳＦ及びＰｎＴ並びにＰｐＦ、ＰｐＳ、ＰｐＦＳ、ＰｐＳＦ及びＰｐＴにおけるパラメータセットを構成する複数のパラメータの具体的な値が入力部１２を介してＣＭＯＳモデル作成装置１に入力され、モデル基礎情報として記憶部１４のモデル基礎情報記憶部１４１に記憶される。そして、ＣＭＯＳモデルの作成開始を指示するコマンドが入力部１２を介してＣＭＯＳモデル作成装置１に入力されると、ＣＭＯＳモデル作成プログラムが実行され、演算処理部１１のモデル作成部１１１がモデル基礎情報に基づいてＣＭＯＳモデルの作成を開始する。【００３１】
本ＣＭＯＳモデルを求めるに当たって、本実施形態では、まず、Ｉｎ−Ｉｐ空間における典型条件ＴＴ並びにコーナー条件ＦＦ及びＳＳがｘｎ−ｘｐ空間でそれぞれ（０、０）、（α、α）、（−α、−α）となるように、写像部１１１１でＩｎ−Ｉｐ空間がｘｎ−ｘｐ空間に変換される。次に、典型条件ＴＴの写像部１１１１で変換された点（０、０）を中心とし、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦの写像部１１１１で変換された各点にフィットする楕円が求められる。そして、この楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分がガウス分布でそれぞれ表現され、この楕円内の累積確率がＦＦ、ＳＳ、ＦＳ及びＳＦのコーナー条件が想定する累積確率と等しくなるようにガウス分布の偏差を定めた確率分布が求められる。これによって、本ＣＭＯＳモデルが作成される。なお、αは、任意の値でよいが、簡単化のため、本実施形態では、α＝１とする。【００３２】
即ち、図２において、モデル作成部１１１の写像部１１１１は、回路シミュレータ部１１３を用いて回路シミュレーションを実行することにより、モデル基礎情報記憶部１４１に記憶されているＰｎＦＳ及びＰｐＦＳからコーナー条件ＦＳにおけるｎＭＯＳの飽和電流ＩｎＦＳ及びｐＭＯＳの飽和電流ＩｐＦＳを演算する（Ｓ１１）。次に、モデル作成部１１１の写像部１１１１は、回路シミュレータ部１１３を用いて回路シミュレーションを実行することにより、モデル基礎情報記憶部１４１に記憶されているＰｎＳＦ及びＰｐＳＦからコーナー条件ＳＦにおけるｎＭＯＳの飽和電流ＩｎＳＦ及びｐＭＯＳの飽和電流ＩｐＳＦを演算する（Ｓ１２）。【００３３】
次に、モデル作成部１１１の写像部１１１１は、回路シミュレータ部１１３を用いて回路シミュレーションを実行することにより、コーナー条件ＦＳ及びＳＦのｘｎの座標値ｘｎＦＳ及びｘｎＳＦを演算する（Ｓ１３）。【００３４】
より具体的には、典型条件ＴＴ＝（０、０）並びにコーナー条件ＦＦ＝（１、１）及びＳＳ＝（−１、−１）の各条件を満たすｎＭＯＳモデルのパラメータの値を与える式１を生成する。典型条件ＴＴ＝（０、０）並びにコーナー条件ＦＦ＝（１、１）及びＳＳ＝（−１、−１）とすることは、図３Ａに示すように、ｎＭＯＳの飽和電流Ｉｎ軸上におけるコーナー条件ＦＦの飽和電流ＩｎＦをｘｎ軸の１に対応させ、ｎＭＯＳの飽和電流Ｉｎ軸上におけるコーナー条件ＳＳの飽和電流ＩｎＳをｘｎ軸の−１に対応させ、そして、ｎＭＯＳの飽和電流Ｉｎ軸上における典型条件ＴＴの飽和電流ＩｎＴをｘｎ軸の０に対応させることであり、また、ｐＭＯＳの飽和電流Ｉｐ軸上におけるコーナー条件ＦＦの飽和電流ＩｐＦをｘｐ軸の１に対応させ、ｐＭＯＳの飽和電流Ｉｐ軸上におけるコーナー条件ＳＳの飽和電流ＩｐＳをｘｐ軸の−１に対応させ、そして、ｐＭＯＳの飽和電流Ｉｐ軸上における典型条件ＴＴの飽和電流ＩｐＴをｘｐ軸の０に対応させることである。【００３５】
Ｐｎ＝ＰｎＴ＋ｘｎ×（ＰｎＦ−ＰｎＴ）、但し、ｘｎ≧０
＝ＰｎＴ−ｘｎ×（ＰｎＳ−ＰｎＴ）、但し、ｘｎ＜０                  ・・・（式１）【００３６】
この式１のｘｎを−１から＋１まで所定の間隔で変化させながら式１より得られる各値をコーナー条件ＦＳにおけるパラメータの各値ＰｎＦＳとして回路シミュレータ部１１３に用いることでｎＭＯＳの各飽和電流Ｉｎがそれぞれ求められる。これら求められたｎＭＯＳの各飽和電流Ｉｎの中から処理Ｓ１１で求めたｎＭＯＳの飽和電流ＩｎＦＳと一致する、あるいは、最も近いｎＭＯＳの飽和電流Ｉｎが選択される。この選択されたｎＭＯＳの飽和電流Ｉｎに対応するパラメータの値ＰｎＦＳを与えたｘｎがコーナー条件ＦＳのｘｎの座標値ｘｎＦＳである。そして、同様に、これら求めたｎＭＯＳの各飽和電流Ｉｎの中から処理Ｓ１２で求めたｎＭＯＳの飽和電流ＩｎＳＦと一致する、あるいは、最も近いｎＭＯＳの飽和電流Ｉｎが選択される。この選択されたｎＭＯＳの飽和電流Ｉｎに対応するパラメータの値ＰｎＳＦを与えたｘｎがコーナー条件ＳＦのｘｎの座標値ｘｎＳＦである。ここで、所定の間隔は、要求される座標値ｘｎＦＳ及び座標値ｘｎＳＦの精度によって決定され、例えば、０．０１間隔や０．００１間隔等である。【００３７】
次に、モデル作成部１１１の写像部１１１１は、回路シミュレータ部１１３を用いて回路シミュレーションを実行することにより、コーナー条件ＦＳ及びＳＦのｘｐの座標値ｘｐＦＳ及びｘｐＳＦを演算する（Ｓ１４）。【００３８】
より具体的には、処理Ｓ１３と同様に、典型条件ＴＴ＝（０、０）並びにコーナー条件ＦＦ＝（１、１）及びＳＳ＝（−１、−１）の各条件を満たすｐＭＯＳモデルのパラメータの値を与える式２が生成される。【００３９】
Ｐｐ＝ＰｐＴ＋ｘｐ×（ＰｐＦ−ＰｐＴ）、但し、ｘｐ≧０
＝ＰｐＴ−ｘｐ×（ＰｐＳ−ＰｐＴ）、但し、ｘｐ＜０                  ・・・（式２）【００４０】
この式２のｘｐを−１から＋１まで所定の間隔で変化させながら式２より得られる各値をコーナー条件ＦＳにおけるパラメータの各値ＰｐＦＳとして回路シミュレータ部１１３に用いることでｐＭＯＳの各飽和電流Ｉｐがそれぞれ求められる。これら求められたｐＭＯＳの各飽和電流Ｉｐの中から処理Ｓ１１で求めたｐＭＯＳの飽和電流ＩｐＦＳと一致する、あるいは、最も近いｐＭＯＳの飽和電流Ｉｐが選択される。この選択されたｐＭＯＳの飽和電流Ｉｐに対応するパラメータの値ＰｐＦＳを与えたｘｐがコーナー条件ＦＳのｘｐの座標値ｘｐＦＳである。そして、同様に、これら求めたｐＭＯＳの各飽和電流Ｉｐの中から処理Ｓ１２で求めたｐＭＯＳの飽和電流ＩｐＳＦと一致する、あるいは、最も近いｐＭＯＳの飽和電流Ｉｐが選択される。この選択されたｐＭＯＳの飽和電流Ｉｐに対応するパラメータの値ＰｐＳＦを与えたｘｐがコーナー条件ＳＦのｘｐの座標値ｘｐＳＦである。【００４１】
このように本実施形態では、写像部１１１１は、まず、コーナー条件ＦＳのパラメータの値（ＰｎＦＳ、ＰｐＦＳ）に基づいてコーナー条件ＦＳのｎＭＯＳの飽和電流ＩｎＦＳ及びｐＭＯＳの飽和電流ＩｐＦＳを求めると共に、コーナー条件ＳＦのパラメータの値（ＰｎＳＦ、ＰｐＳＦ）に基づいてコーナー条件ＳＦのｎＭＯＳの飽和電流ＩｎＳＦ及びｐＭＯＳの飽和電流ＩｐＳＦを求める。次に、写像部１１１１は、ＣＭＯＳモデルを表現するｘｎ−ｘｐ空間における典型条件ＴＴ並びにコーナー条件ＦＦ及びＳＳの座標値をそれぞれ（０、０）、（１、１）、（−１、−１）とし、ｎＭＯＳモデル及びｐＭＯＳモデルのパラメータの値とｘｎ−ｘｐ空間における座標値との関係を表す関数式、式１及び式２を用いて、この求めたコーナー条件ＦＳ及びＳＦのｎＭＯＳの飽和電流ＩｎＦＳ及びＩｎＳＦ並びにｐＭＯＳの飽和電流ＩｐＦＳ及びＩｐＳＦに基づいて、ｘｎ−ｘｐ空間におけるコーナー条件ＦＳ及びＳＦの座標値（ｘｎＦＳ、ｘｐＦＳ）及び（ｘｎＳＦ、ｘｐＳＦ）を求めている。【００４２】
次に、モデル作成部１１１の楕円演算部１１１２は、図３Ｂに示すように、ｘｎ−ｘｐ空間において、典型条件ＴＴの写像（０、０）を中心とし、コーナー条件ＦＦ、ＳＦ、ＳＳ及びＦＳの各写像（１、１）、（ｘｎＳＦ、ｘｐＳＦ）、（−１、−１）及び（ｘｎＦＳ、ｘｐＦＳ）に最もフィットする楕円Ｃ３を求める（Ｓ１５）。即ち、楕円Ｃ３と（１、１）との距離の二乗と、楕円Ｃ３と（ｘｎＳＦ、ｘｐＳＦ）との距離の二乗と、楕円Ｃ３と（−１、−１）との距離の二乗と、楕円Ｃ３と（ｘｎＦＳ、ｘｐＦＳ）との距離の二乗との和が最小となる楕円を求める。あるいは、演算を簡単化してより高速に演算処理するために、モデル作成部１１１の楕円演算部１１１２は、ｘｎ−ｘｐ空間において、典型条件ＴＴの写像（０、０）を中心とし、コーナー条件ＦＦ及びＳＳの各写像（１、１）及び（−１、−１）を通り、処理Ｓ１３及び処理Ｓ１４で求めた、コーナー条件ＦＳ及びＳＦの各写像（ｘｎＦＳ、ｘｐＦＳ）及び（ｘｎＳＦ、ｘｐＳＦ）に最もフィットする楕円Ｃ３を求めてもよい。即ち、楕円Ｃ３と（ｘｎＦＳ、ｘｐＦＳ）との距離の二乗と、楕円Ｃ３と（ｘｎＳＦ、ｘｐＳＦ）との距離の二乗との和が最小となる楕円を求める。【００４３】
次に、モデル作成部１１１のガウス分布演算部１１１３は、この求めた楕円Ｃ３上の各点が等確率であるとし、楕円の長軸ＢＢ’と短軸ＡＡ’とを独立した２本の主成分軸としてそれぞれの主成分を例えばガウス分布（正規分布）で表現し、楕円Ｃ３内の累積確率がＦＦ、ＳＳ、ＦＳ及びＳＦの各コーナー条件が想定する累積確率と等しくなるようにこのガウス分布の偏差を定めた確率分布をＣＭＯＳモデルとして生成する（Ｓ１６）。なお、図３Ｂの楕円Ｃ２及び楕円Ｃ１も確率が等しい点の軌跡である。累積確率は、所定の区間内に出現する確率、あるいは、所定の区間内の確率密度を積分した値である。例えば、ガウス分布における３σ（σは標準偏差）範囲の累積確率は、周知のように、約９９．７３％である。【００４４】
そして、モデル作成部１１１は、作成したＣＭＯＳモデルを記憶部１４のモデル情報記憶部１４２に記憶すると共に、出力部１３に出力する（Ｓ１７）。【００４５】
このように作成されたＣＭＯＳモデルは、ｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布が反映されたモデルとなっており、ｘｎ及びｘｐの２個のパラメータだけでｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布を表すことができる。このため、ＣＭＯＳの或る特性の分布は、従来ではｎＭＯＳモデル及びｐＭＯＳモデルの各パラメータセットを構成する各パラメータをばらつかせてモンテカルロ解析を行うことで求めなければならないが、本発明に係るＣＭＯＳモデルではｘｎ及びｘｐの２個のパラメータだけばらつかせてモンテカルロ解析を行うことで求めることができる。従って、ＣＭＯＳの或る特性の分布を求めることは、従来ではばらつかせるパラメータの個数が多いため困難であり現実的ではなかったが、本発明に係るＭＯＳモデルでは２個だけなので容易に実現することができる。【００４６】
本ＣＭＯＳモデルを用いたモンテカルロ解析では、まず、演算処理部１１の特性分布演算部１１２は、モデル作成部１１１のガウス分布演算部１１１３で求めたＣＭＯＳモデルとしてのガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する。そして、演算処理部１１は、特性分布演算部１１２で求めたこのｘｎ及びｘｐのパラメータ値を用いて回路シミュレータ部１１３で所望の特性に応じたモンテカルロ解析を実行する。これによって、ＣＭＯＳの或る特性の分布が求められ得る。【００４７】
なお、上述の実施形態において、回路シミュレーションを行う回路シミュレータ部１１３をＣＭＯＳモデル作成装置１とは、別体に設けてもよい。【００４８】
また、上述の実施形態において、必要に応じてＣＭＯＳ作成装置１は、破線で示すように、外部記憶部１６及び／又は通信インタフェース部１７をさらに備えてもよい。外部記憶部１６は、例えば、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Compact
Disc Recordable）及びＤＶＤ−Ｒ（Digital Versatile Disc
Recordable）等の記録媒体との間でデータを読み込み及び／又は書き込みを行う装置であり、例えば、フレキシブルディスクドライブ、ＣＤ−ＲＯＭドライブ、ＣＤ−Ｒドライブ及びＤＶＤ−Ｒドライブ等である。通信インタフェース部１７は、電話網、ディジタル通信網及び無線通信網等の外部のネットワークやローカル・エリア・ネットワーク等のネットワークに接続され、前記ネットワークを介してサーバコンピュータ等の通信端末との間で通信信号を送受信するためのインタフェース回路であり、演算処理部１１からのデータに基づいて前記ネットワークの通信プロトコルに従った通信信号を作成すると共に前記ネットワークからの通信信号を演算処理部１１が処理可能な形式のデータに変換する。【００４９】
ここで、ＣＭＯＳモデル作成プログラム等やモデル基礎情報等が格納されていない場合には、ＣＭＯＳモデル作成プログラム等を記録した記録媒体やモデル基礎情報を記録した記録媒体から外部記憶部１６を介して記憶部１４にインストールされるように、ＣＭＯＳ作成装置１が構成されてもよく、また、これらＣＭＯＳモデル作成プログラム等やモデル基礎情報等を管理するサーバ（不図示）からネットワークを介してＣＭＯＳモデル作成プログラム等やモデル基礎情報等がＣＭＯＳ作成装置１にダウンロードされるように、ＣＭＯＳ作成装置１が構成されてもよい。さらに、作成したＣＭＯＳモデルのモデル情報を等のデータが外部記憶部１６を介して記録媒体に記録されるように、ＣＭＯＳ作成装置１が構成されてもよい。【００５０】
本明細書は、上記のように様々な発明を開示しているが、そのうち主な発明を以下に纏める。【００５１】
第１の態様に係る、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成装置は、前記ＣＭＯＳモデルが、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像部と、前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算部と、前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算部とを備える。【００５２】
第２の態様に係る、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成方法は、前記ＣＭＯＳモデルが、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備える。【００５３】
第３の態様に係る、コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムは、前記ＣＭＯＳモデルが、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備える。【００５４】
このような構成のＣＭＯＳモデル作成装置、ＣＭＯＳモデル作成方法及びＣＭＯＳモデル作成プログラムでは、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルを作成することができる。このようなＣＭＯＳモデルを作成することができるため、ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を考慮してＣＭＯＳの集積回路における特性を評価することができ、集積回路の特性のばらつきの分布を求めることもできる。【００５５】
第４の態様に係るＣＭＯＳモデル作成装置は、第１の態様に係るＣＭＯＳモデル作成装置であって、ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算部で求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算部をさらに備える。【００５６】
第５の態様に係るＣＭＯＳモデル作成方法は、第２の態様に係るＣＭＯＳモデル作成方法であって、ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算ステップをさらに備える。【００５７】
第６の態様に係るＣＭＯＳモデル作成プログラムは、第３の態様に係るＣＭＯＳモデル作成プログラムであって、ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算ステップをさらに備える。【００５８】
このような構成のＣＭＯＳモデル作成装置、ＣＭＯＳモデル作成方法及びＣＭＯＳモデル作成プログラムでは、ＣＭＯＳモデルがｘｎ及びｘｐの２個のパラメータだけでｎＭＯＳ及びｐＭＯＳにおけるばらつきの分布を表すことができるため、ＣＭＯＳの或る特性の分布は、これらｘｎ及びｘｐの２個のパラメータだけばらつかせてモンテカルロ解析を行うことによって求められる。【００５９】
第７の態様に係る、コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムを記録した記録媒体は、前記ＣＭＯＳモデルが、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、前記ＣＭＯＳモデル作成プログラムが、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に変換する写像ステップと、前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備える。【００６０】
このような構成の記録媒体では、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルを作成可能なＣＭＯＳモデルプログラムを記録した記録媒体が提供される。【００６１】
そして、第８の態様に係る記録媒体は、第７の態様に係る記録媒体であって、前記ＣＭＯＳモデル作成プログラムが、ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算ステップをさらに備える。【００６２】
このような構成の記録媒体では、ＣＭＯＳモデルのｘｎ及びｘｐの２個のパラメータだけばらつかせてモンテカルロ解析を行うことによってＣＭＯＳの或る特性の分布を求めることが可能なＣＭＯＳモデルプログラムを記録した記録媒体が提供される。【００６３】
本発明を表現するために、上述において図面を参照しながら実施形態を通して本発明を適切且つ十分に説明したが、当業者であれば上述の実施形態を変更及び/又は改良することは容易に為し得ることであると認識すべきである。従って、当業者が実施する変更形態又は改良形態が、請求の範囲に記載された請求項の権利範囲を離脱するレベルのものでない限り、当該変更形態又は当該改良形態は、当該請求項の権利範囲に包括されると解釈される。
【産業上の利用可能性】
【００６４】
本発明によれば、ｎチャネル型ＭＯＳトランジスタ及びｐチャネル型ＭＯＳトランジスタにおけるばらつきの分布を考慮したＣＭＯＳモデルを作成する技術を提供することができる。
【図１】
2007049555.tif 000003
【図２】
2007049555.tif 000004
【図３】
2007049555.tif 000005
【図４】
2007049555.tif 000006
【図５】
2007049555.tif 000007
【手続補正書】
【提出日】平成19年10月4日(2007.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＣＭＯＳモデルを作成するＣＭＯＳモデル作成装置において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係を示す散布図において、統計上の代表値になり得る発生頻度の最も多い典型的な特性を前記Ｉｎ−Ｉｐ空間における典型条件ＴＴとし、統計上の代表値に較べて発生頻度の少ない特性を前記Ｉｎ−Ｉｐ空間におけるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦとする場合に、前記ＴＴ、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦは、予め提供され、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に、所定値をａとして前記Ｉｎ−Ｉｐ空間における前記ＴＴ、前記ＦＦ及び前記ＳＳが前記ｘｎ−ｘｐ空間でそれぞれ（０，０）、（ａ，ａ）及び（−ａ，−ａ）となるように、変換する写像部と、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算部と、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算部とを備えること
を特徴とするＣＭＯＳモデル作成装置。
【請求項２】
前記写像部は、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎ軸上における前記ＦＦの飽和電流ＩｎＦ、前記ＳＳの飽和電流ＩｎＳ及び前記ＴＴの飽和電流ＩｎＴをｘｎ軸の１、−１及び０にそれぞれ対応させると共に、前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐ軸上における前記ＦＦの飽和電流ＩｐＦ、前記ＳＳの飽和電流ＩｐＳおよび前記ＴＴの飽和電流ＩｐＴをｘｐ軸の１、−１及び０にそれぞれ対応させるように、変換すること
を特徴とする請求項１に記載のＣＭＯＳモデル作成装置。
【請求項３】
ＣＭＯＳの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算部で求めたガウス分布に従うように乱数を発生させることによりｘｎ及びｘｐのパラメータ値を作成する特性分布演算部をさらに備えること
を特徴とする請求項１または請求項２に記載のＣＭＯＳモデル作成装置。
【請求項４】
ＣＭＯＳモデルを作成するＣＭＯＳモデル作成方法において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係を示す散布図において、統計上の代表値になり得る発生頻度の最も多い典型的な特性を前記Ｉｎ−Ｉｐ空間における典型条件ＴＴとし、統計上の代表値に較べて発生頻度の少ない特性を前記Ｉｎ−Ｉｐ空間におけるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦとする場合に、前記ＴＴ、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦは、予め提供され、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に、所定値をａとして前記Ｉｎ−Ｉｐ空間における前記ＴＴ、前記ＦＦ及び前記ＳＳが前記ｘｎ−ｘｐ空間でそれぞれ（０，０）、（ａ，ａ）及び（−ａ，−ａ）となるように、変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするＣＭＯＳモデル作成方法。
【請求項５】
コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムにおいて、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係を示す散布図において、統計上の代表値になり得る発生頻度の最も多い典型的な特性を前記Ｉｎ−Ｉｐ空間における典型条件ＴＴとし、統計上の代表値に較べて発生頻度の少ない特性を前記Ｉｎ−Ｉｐ空間におけるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦとする場合に、前記ＴＴ、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦは、予め提供され、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に、所定値をａとして前記Ｉｎ−Ｉｐ空間における前記ＴＴ、前記ＦＦ及び前記ＳＳが前記ｘｎ−ｘｐ空間でそれぞれ（０，０）、（ａ，ａ）及び（−ａ，−ａ）となるように、変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするＣＭＯＳモデル作成プログラム。
【請求項６】
コンピュータに実行させるための、ＣＭＯＳモデルを作成するＣＭＯＳモデル作成プログラムを記録した記録媒体において、
前記ＣＭＯＳモデルは、コーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦ並びに典型条件ＴＴの各状態におけるｎチャネル型ＭＯＳトランジスタモデル及びｐチャネル型ＭＯＳトランジスタモデルのパラメータの各値に基づいて作成される、前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係における発生頻度の分布を反映したＣＭＯＳモデルであり、
前記ＣＭＯＳモデル作成プログラムは、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとの関係を示す散布図において、統計上の代表値になり得る発生頻度の最も多い典型的な特性を前記Ｉｎ−Ｉｐ空間における典型条件ＴＴとし、統計上の代表値に較べて発生頻度の少ない特性を前記Ｉｎ−Ｉｐ空間におけるコーナー条件ＦＦ、ＳＳ、ＦＳ及びＳＦとする場合に、前記ＴＴ、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦは、予め提供され、
前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎと前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐとから構成されるＩｎ−Ｉｐ空間を、前記ＣＭＯＳモデルにおける前記ｎチャネル型ＭＯＳトランジスタの飽和電流Ｉｎの変動の程度を表すパラメータｘｎと前記ＣＭＯＳモデルにおける前記ｐチャネル型ＭＯＳトランジスタの飽和電流Ｉｐの変動の程度を表すパラメータｘｐとから構成されるｘｎ−ｘｐ空間に、所定値をａとして前記Ｉｎ−Ｉｐ空間における前記ＴＴ、前記ＦＦ及び前記ＳＳが前記ｘｎ−ｘｐ空間でそれぞれ（０，０）、（ａ，ａ）及び（−ａ，−ａ）となるように、変換する写像ステップと、
前記ＴＴの前記写像部で変換された点を中心とし、前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を２本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記ＦＦ、前記ＳＳ、前記ＦＳ及び前記ＳＦのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記ＣＭＯＳモデルとして求めるガウス分布演算ステップとを備えること
を特徴とする記録媒体。
【国際調査報告】
2007049555.tif 000008
2007049555.tif 000009