【事件の表示】
　特願２０１６−１５９７６１「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成３０年　２月２２日出願公開、特開２０１８−　２９１０４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２８年８月１６日の出願であって，その手続の経緯は以下のとおりである。
　令和元年１２月１６日付け　：拒絶理由通知書
　令和２年２月１８日　　　　：意見書，手続補正書の提出
　令和２年５月２８日付け　　：拒絶査定
　令和２年８月２４日　　　　：審判請求書，手続補正書の提出
第２　令和２年８月２４日にされた手続補正についての補正却下の決定
［補正却下の決定の結論］
　令和２年８月２４日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。
［理由］
１．本件補正の内容
ア　本件補正は，本件補正前の令和２年２月１８日の手続補正により補正された特許請求の範囲の請求項１〜６を本件補正後の請求項１〜６とする補正を含むものであって，本件補正前の請求項１及び本件補正後の請求項１は次のとおりである。（下線は補正箇所を示す。）
（ア）本件補正前の請求項１
「【請求項１】
　第１導電型の半導体基板と，
　前記半導体基板上に設けられる第１導電型で低不純物濃度の第１高抵抗半導体層と，
　前記半導体基板と対向する面に設けられた第２導電型の第２半導体領域と，
　前記第１高抵抗半導体層と，前記半導体基板との間に設けられ，基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層と，
　前記第１高抵抗半導体層と前記半導体基板との間に設けられ，前記第１高抵抗半導体層よりも高不純物濃度の第１導電型の第３半導体層を再結合促進層として備え，前記半導体基板上に前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」
（イ）本件補正後の請求項１
「【請求項１】
　第１導電型の半導体基板と，
　前記半導体基板上に設けられる第１導電型で低不純物濃度の第１高抵抗半導体層と，
　前記半導体基板と対向する面に設けられた第２導電型の第２半導体領域と，
　前記第１高抵抗半導体層と，前記半導体基板との間に設けられ，基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層と，
　前記第１高抵抗半導体層と前記半導体基板との間に設けられ，前記第１高抵抗半導体層よりも高不純物濃度の第１導電型の第３半導体層を再結合促進層として備え，
　
前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度であり，
　
前記第２半導体領域が表面電極に接し，前記半導体基板が裏面電極に接し，
　前記半導体基板上に前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」
イ　そして，請求項１に対する本件補正は以下の補正事項をその内容とするものである。
（補正事項１）本件補正前の請求項１に，「前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度であり」及び「前記第２半導体領域が表面電極に接し，前記半導体基板が裏面電極に接し」との事項を付加し，本件補正後の請求項１とすること。
ウ　また，本件補正のうち，補正前の請求項２〜６を補正後の２〜６とする補正は，以下の補正事項を含むものである。
（補正事項２）本件補正前の請求項２の「前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度である」を，本件補正後の請求項２の「
前記第２半導体領域の不純物濃度が１×１０16／ｃｍ3〜１×１０18ｃｍ3
（補正事項３）本件補正前の請求項４に，「前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度であり」及び「前記第２半導体領域が表面電極に接し，前記半導体基板が裏面電極に接し」との事項を付加し，本件補正後の請求項４とすること。
（補正事項４）本件補正前の請求項５の「前記第２半導体領域の不純物濃度を前記第３半導体層の不純物濃度に対して低い濃度で形成した」を，本件補正後の請求項５の「前記第２半導体領域の不純物濃度を
１×１０16／ｃｍ3〜１×１０18ｃｍ3
２．新規事項追加の有無及び補正目的の適否について
　上記補正事項１〜４について，新規事項追加の有無及び補正目的の適否を検討する。
ア　補正事項１は，補正前の請求項１を「前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度であり」及び「前記第２半導体領域が表面電極に接し，前記半導体基板が裏面電極に接し」と限定するものであり，特許請求の範囲の減縮を目的とするものである。そして，補正事項１は，本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）の段落００２７の記載に基づくものである。
イ　補正事項２は，補正前の請求項２「前記第３半導体層の不純物濃度に対して低い濃度」との事項に対し，「不純物濃度が１×１０16／ｃｍ3〜１×１０18ｃｍ3である」と限定するものであるから，特許請求の範囲の減縮を目的とするものである。そして，補正事項２は，当初明細書等の段落００２７の記載に基づくものである。
ウ　補正事項３は上記アで示したのと同様に，特許請求の範囲の減縮を目的とするものであり，当初明細書等の段落００２７の記載に基づくものである。また，補正事項４は，上記イで示したのと同様に，特許請求の範囲の減縮を目的とするものであり，当初明細書等の段落００２７の記載に基づくものである。
　以上ア〜ウのとおり，上記補正事項１〜４は，特許法１７条の２第３項の規定に適合し，同法１７条の２第５項第２号に掲げる事項を目的とするものに該当する。
３．独立特許要件について
　上記２．のとおり，請求項１に対する本件補正は特許法１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含んでいる。そこで，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて，以下でさらに検討する。
３．１　本件補正後の請求項１に係る発明
　本件補正後の請求項１に係る発明（以下「補正発明１」という。）は，本件補正により補正された特許請求の範囲の請求項１（上記１．（イ））に記載されたとおりのものである。
３．２　引用例の記載
（１）引用例１の記載
ア　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特開２０１１−１１４２５２号公報（以下「引用例１」という。）には，図１とともに，次の記載がある。（下線は当審で付加。以下同じ。）
「【００１７】
（第１の実施の形態）
  
本実施の形態の半導体装置は，第１導電型の炭化珪素半導体基板と，この基板上に形成され，基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層と，第１の炭化珪素半導体層上に形成され，第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層と，第２の炭化珪素半導体層上に形成され，第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層と，を有することを特徴とする
【００１８】
  図１は，本実施の形態の半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。このＭＯＳＦＥＴ１００は，第１と第２の主面を有するＳｉＣ基板（炭化珪素半導体基板）１２を備えている。図１においては，第１の主面とは図の上側の面であり，第２の主面とは図の下側の面である。
【００１９】
  この
ＳｉＣ基板１２は，不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の，例えばN（窒素）をｎ型不純物として含む六方晶ＳｉＣ基板（ｎ＋基板）である
【００２０】
  また，ＳｉＣ基板１２の第１の主面は，（０００１）方向または（０００−１）方向に対して，例えば，０度より大きく８度以下のオフ角を有している。オフ角が０度の場合は，ＳｉＣ基板１２上のエピタキシャル成長が困難になるため，オフ角は０度より大きいことが望ましい。また，オフ角が８度より大きくなると，ＳｉＣ基板を製造する際のコストが増加するため望ましくない。
【００２１】
  この
ＳｉＣ基板１２の第１の主面上には，ｎ型のＳｉＣのバッファ層（第４の炭化珪素半導体層）１４が形成されている
【００２２】
  さらに，
バッファ層１４を介してＳｉＣ基板１２上に，ＳｉＣ基板１２よりも低不純物濃度のｎ型の第１のＳｉＣ層（第１の炭化珪素半導体層）１６を備えている。第１のＳｉＣ層１６の不純物濃度は，例えば，１×１０１５〜１×１０１６ｃｍ−３程度である
【００２３】
  なお，バッファ層１４は，高濃度のＳｉＣ基板１２上に，低不純物濃度の第１のＳｉＣ層１６をエピタキシャル成長で形成する際に，格子不整合に伴う欠陥が生ずることを防止するために挿入することが望ましい。
【００２４】
  バッファ層１４の不純物濃度は，ＳｉＣ基板１２よりも低濃度で，第１のＳｉＣ層１６よりも高濃度である。バッファ層１４により，急激な不純物濃度の変化を抑え，第１のＳｉＣ層１６を形成する際に，ＳｉＣ基板１２との格子不整合を緩和する。
【００２５】
  
第１のＳｉＣ層１６上には，第１のＳｉＣ層１６よりも高不純物濃度のｎ型の第２のＳｉＣ層（第２の炭化珪素半導体層）１８が形成されている
【００２６】
  
第２のＳｉＣ層１８上には，第２のＳｉＣ層１８よりも低不純物濃度のｎ型の第３のＳｉＣ層（第３の炭化珪素半導体層）２０が形成されている。第３のＳｉＣ層２０の不純物濃度は，例えば，１×１０１５〜１×１０１６ｃｍ−３程度である
【００２７】
  
第３のＳｉＣ層２０の一部表面には，ｐ型不純物の不純物濃度１×１０１７〜５×１０１７ｃｍ−３程度のｐ型のｐウェル領域２２が形成されている
【００２８】
  
ｐウェル領域２２の一部表面には，ｎ型不純物の不純物濃度１×１０２０ｃｍ−３程度のｎ型のソース領域２４が形成されている
【００２９】
  また，
ｐウェル領域２２の一部表面であって，ｎ型のソース領域２４の側方に，ｐ型不純物の不純物濃度１×１０１９〜１×１０２０ｃｍ−３程度のｐ型のｐウェルコンタクト領域２６が形成されている
【００３０】
  さらに，ｐウェル領域２２，第３のＳｉＣ層２０の表面に連続的に，これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には，例えばＳｉ酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００３１】
  そして，ゲート絶縁膜２８上には，ゲート電極３０が形成されている。ゲート電極３０には，例えばポリシリコン等が適用可能である。ゲート電極３０上には，例えば，シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００３２】
  そして，
ソース領域２４と，ｐウェルコンタクト領域２６と電気的に接続される第１の電極（ソース・ｐウェル共通電極）３４を備えている
ＳｉＣ基板１２の第２の主面上には，第２の電極（ドレイン電極）３６が形成されている
【００３３】
  なお，本実施の形態において，ｎ型不純物は例えば，Ｐ（リン）が好ましいが，Ｎ（窒素），またはＡｓ（ヒ素）等を適用することも可能である。また，ｐ型不純物は例えば，Ａｌ（アルミニウム）が好ましいが，Ｂ（ボロン）等を適用することも可能である。
【００３４】
  図３は，本実施の形態の作用を説明する図である。従来のように，第１のＳｉＣ層１６と第２のＳｉＣ層１８とがない場合には，製造時のイオン注入や熱処理のプロセスあるいはデバイス動作中にＳｉＣ基板１２中に残っているＢＰＤ８６ａ（図３中の点線）が再活性化し，ＳｉＣ基板１２上面に移動し，デバイス活性領域まで到達するようなＢＰＤ８６ｂ（図３中の一点鎖線）に変化する。
【００３５】
  これに対し，これに対し，本実施の形態によれば，
プロセスやデバイス動作により，ＢＰＤ８６ａが再活性化し，ＳｉＣ基板１２上面方向に移動する際，第１のＳｉＣ層１６と第２のＳｉＣ層１８とに存在する不純物濃度差に由来する応力によりその間に引き寄せられ，第２のＳｉＣ層１８より上の層に伸びることのないＢＰＤ８６ｃ（図３中の実線）に変化する
【００３６】
  したがって，本実施の形態によれば，
再活性化したＳｉＣ基板１２内のＢＰＤがデバイス活性領域まで伸びることがない。したがって，ＢＰＤによる，デバイスのオン抵抗の増大，リーク電流の増大，ゲート絶縁膜の耐圧劣化等のデバイス特性劣化が生じない
【００３７】
  なお，
第２のＳｉＣ層（第２の炭化珪素半導体層）の濃度は５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であることが望ましい
「【００４２】
  図４〜図６は，本実施の形態の半導体装置の製造方法を示す工程断面図である。
【００４３】
  まず，図４に示すように，ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度含み，例えば，厚さ３００μｍであり，六方晶系の結晶格子を有する低抵抗のＳｉＣ基板（炭化珪素半導体基板）１２を準備する。このＳｉＣ基板１２の主面は，（０００１）方向または（０００−１）方向に対し，オフ角が０度より大きく８度以下となっている。
【００４４】
  そして，
ＳｉＣ基板１２の一方の主面上にエピタキシャル成長法により，ｎ型不純物として例えばＮを含み，厚さが０．５μｍ程度のバッファ層１４を成長させる
【００４５】
  バッファ層１４を成長させる工程の前に，ＫＯＨエッチング等のＢＰＤをＴＥＤに変換する工程を行うことが望ましい。
【００４６】
  次に，
バッファ層１４の上に，ＳｉＣ基板１２よりも低不純物濃度のｎ型の第１のＳｉＣ層（第１の炭化珪素半導体層）１６をエピタキシャル成長法により成長させる
【００４７】
  ここで，バッファ層１４の不純物濃度は，ＳｉＣ基板１２よりも低濃度で，第１のＳｉＣ層１６よりも高濃度である。
【００４８】
  次に，図５に示すように，
第１のＳｉＣ層１６よりも高不純物濃度のｎ型の第２のＳｉＣ層（第２の炭化珪素半導体層）１８をエピタキシャル成長法により成長させる
【００４９】
  次に，図６に示すように，
第２のＳｉＣ層１８上に第２のＳｉＣ層１８よりも低不純物濃度のｎ型の第３のＳｉＣ層（第３の炭化珪素半導体層）２０をエピタキシャル成長法により形成する
【００５０】
  
バッファ層１４，第１のＳｉＣ層１６，第２のＳｉＣ層１８，第３のＳｉＣ層２０は同一のエピタキシャル成長装置内で原料ガスを切り替えることにより連続成膜することが望ましい
【００５１】
  その後，ｐ型不純物であるＡｌを第３のＳｉＣ層２０にイオン注入し，ｐウェル領域２２を形成する。また，ｎ型不純物である第３のＰをＳｉＣ層２０にイオン注入し，ソース領域２４を形成する。さらに，ｐ型不純物であるＡｌをＳｉＣ層１４にイオン注入し，ｐウェルコンタクト領域２０を形成する。この後，例えば，不活性ガス雰囲気中で，１５００℃〜１９００℃程度の熱処理によりイオン注入した不純物を活性化する。
【００５２】
  その後，公知の半導体プロセスにより，ゲート絶縁膜２８，ゲート電極３０，層間絶縁膜３２，第１の電極（ソース・ｐウェル共通電極）３４，第２の電極（ドレイン電極）３６を形成し，図１に示すＭＯＳＦＥＴが製造される。」
　引用例１の図１として，以下の図面が示されている。
イ　以上の摘記によれば，引用例１には以下の事項が記載されているものと理解できる。
ａ　ＭＯＳＦＥＴ１００がｎ型のＳｉＣ基板１２を備えること。（段落００１８，００１９及び図１）
ｂ　ＳｉＣ基板１２の第１主面上に形成されたｎ型のＳｉＣバッファ層１４。（段落００２１及び図１）
ｃ　バッファ層１４を介してＳｉＣ基板１２上に形成された，不純物濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度である，ｎ型の第１のＳｉＣ層１６。（段落００２２及び図１）
ｄ　第１のＳｉＣ層１６上に形成された，不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であるｎ型の第２のＳｉＣ層１８。（段落００２５，００３７，図１）
ｅ　第２のＳｉＣ層１８上に形成された，不純物濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度である，ｎ型の第３のＳｉＣ層２０。（段落００２６）
ｆ　第３のＳｉＣ層２０の一部表面に形成された，不純物濃度１×１０１７ｃｍ−３〜５×１０１７ｃｍ−３程度である，ｐ型のｐウェル領域２２。（段落００２７及び図１）
ｇ　ｐウェル領域２２の一部表面に設けられたソース領域２４及びｐウェルコンタクト領域２６。（段落００２８，００２９及び図１）
ｈ　ソース領域２４とｐウェルコンタクト領域２６と電気的に接続される第１の電極３４とＳｉＣ基板の第２の主面上に形成された第２の電極３６。（段落００３２及び図１）
（２）引用発明１と技術的事項
ア　上記ａ〜ｈによれば，引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。
「ｎ型のＳｉＣ基板１２と，
ＳｉＣ基板１２の第１主面上に形成されたｎ型のＳｉＣバッファ層１４と，
ＳｉＣバッファ層１４を介してＳｉＣ基板１２上に形成された，不純物濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度である，ｎ型の第１のＳｉＣ層１６と，
第１のＳｉＣ層１６上に形成された，不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であるｎ型の第２のＳｉＣ層１８と，
第２のＳｉＣ層１８上に形成された，不純物濃度が１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度である，ｎ型の第３のＳｉＣ層２０と，
第３のＳｉＣ層２０の一部表面に形成された，不純物濃度１×１０１７ｃｍ−３〜５×１０１７ｃｍ−３程度である，ｐ型のｐウェル領域２２と，
ｐウェル領域２２の一部表面に設けられたソース領域２４及びｐウェルコンタクト領域２６と，
ソース領域２４とｐウェルコンタクト領域２６と電気的に接続される第１の電極３４とＳｉＣ基板の第２の主面上に形成された第２の電極３６と，
を備えるＭＯＳＦＥＴ１００。」
イ　引用例１の段落００３５によれば，引用例１には次の技術的事項が記載されているものと理解できる。
ａ　第１のＳｉＣ層１６と第２のＳｉＣ層１８とに存在する不純物濃度差に由来する応力が存在すること。
ｂ　プロセスやデバイス動作により再活性化されたＢＰＤ８６ａがＳｉＣ基板１２上面方向に移動する際，第１のＳｉＣ層１６と第２のＳｉＣ層１８の間に引き寄せられ，第２のＳｉＣ層１８より上の層に伸びることのないＢＰＣ８６ｃに変化すること。
ウ　引用例１の段落００４２〜００５２によれば，上記引用発明１の構成について次の事項が記載されているものと理解できる。
ａ　ｎ型不純物としてＮを含む「ＳｉＣバッファ層１４」をエピタキシャル成長法により成長させること。（段落００４４）
ｂ　「ＳｉＣバッファ層１４」「第１のＳｉＣ層１６」「第２のＳｉＣ層１８」「第３のＳｉＣ層２０」を同一のエピタキシャル成長装置内で連続成膜すること。（段落００５０）
３．３　補正発明１と引用発明１の対比
　補正発明１と引用発明１とを比較する。
ア　引用発明１の「ｎ型のＳｉＣ基板１２」が補正発明１の「第１導電型の半導体基板」に相当し，以下同様に，「第３のＳｉＣ層２０」が「第１高抵抗半導体層」に，「ｐ型のｐウェル領域２２」が「第２導電型の第２半導体領域」に，「第２の電極３６」が「裏面電極」に，「ＭＯＳＦＥＴ１００」が「半導体装置」に，それぞれ相当する。
イ　引用発明１の「ｎ型の第２のＳｉＣ層１８」は，「第３のＳｉＣ層２０」（第１高抵抗半導体層）と「ＳｉＣ基板１２」（半導体基板）との間に設けられ，不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であって，「第３のＳｉＣ層２０」の不純物濃度（１×１０１５ｃｍ−３〜１×１０１６ｃｍ−３程度）よりも高不純物濃度であるといえるから，補正発明１における「第１導電型の第３半導体層」に相当する。
　そして，当該「第２のＳｉＣ層１８」は，「第３のＳｉＣ層２０」と接して設けられ，当該「第３のＳｉＣ層２０」よりも１桁から３桁程度高不純物濃度であるから，本願明細書の段落００２４の記載に照らし，「再結合促進層として備え」られているといえる。
ウ　引用発明１において「ｐウェル領域２２」の不純物濃度は「１×１０１７ｃｍ−３〜５×１０１７ｃｍ−３程度」であり，「第２のＳｉＣ層１８」の不純物濃度は「５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下」であるから，補正発明１と引用発明１は，ともに「前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度」である点で一致する。
エ　補正発明１の「表面電極」と引用発明１の「第１の電極３４」は，ともに「半導体装置」の「裏面電極」とは反対側の面に設けられた電極である点で共通する。
オ　引用例１の段落００４２〜００５０の記載及び図１から，引用発明１において，「第１のＳｉＣ層１６」は「ＳｉＣバッファ層１４」を介して「ＳｉＣ基板１２」上に設けられており,また，「第１のＳｉＣ層１６」，「第２のＳｉＣ層１８」及び「第３のＳｉＣ層２０」がこの順で直接接触して設けられていると理解できる。
　そうすると，補正発明１と引用発明１は，ともに「前記第１高抵抗半導体層と，前記半導体基板との間に設けられ」た「半導体層」を有する点で共通し，かつ，「前記半導体基板上に前記半導体層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられる」点で共通する。
　以上のア〜オによれば，補正発明１と引用発明１の一致点及び相違点は，以下のとおりである。
＜一致点＞
「第１導電型の半導体基板と，
　前記半導体基板上に設けられる第１導電型で低不純物濃度の第１高抵抗半導体層と，
　前記半導体基板と対向する面に設けられた第２導電型の第２半導体領域と，
　前記第１高抵抗半導体層と，前記半導体基板との間に設けられ，基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層と，
　前記第１高抵抗半導体層と前記半導体基板との間に設けられ，前記第１高抵抗半導体層よりも高不純物濃度の第１導電型の第３半導体層を再結合促進層として備え，
　前記第２半導体領域の不純物濃度が前記第３半導体層の不純物濃度に対して低い濃度であり，
　前記第２半導体領域が表面電極に接し，前記半導体基板が裏面電極に接し，
　前記半導体基板上に前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」
＜相違点１＞
　補正発明１では，「前記第１高抵抗半導体層と，前記半導体基板との間に設けられた層」が「基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層」であり，「前記半導体基板上に前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられる」のに対し，引用発明１では「第１のＳｉＣ層１６」が「基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層」であること，及び，「前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられる」ことが明記されていない点。
＜相違点２＞
　補正発明１では「前記第２半導体領域が表面電極に接し」ているのに対し，引用発明１では，「第１の電極」と「ｐウェル領域２２」が接することは特定されていない点。
３．４　相違点についての判断
（１）相違点１について
ア　以下の周知例１，２に記載のとおり，（ｉ）窒素をドナー（ｎ型不純物）とするＳｉＣにおいて，ドナー濃度が大きいほどＳｉＣの結晶格子が縮小すること，及び，（ｉｉ）圧縮応力を受けて界面付近が歪んでいるエピタキシャル層において基底面転位ＢＰＤが貫通刃状転位ＴＥＤに変換されることは，当業者の技術常識である。
○周知例１：特開２００９−８８２２３号公報（本願明細書段落０００４において先行技術文献として提示された特許文献。）
「【００１６】
　エピタキシャル層のドナー濃度が小さいほど，基底面転位の貫通刃状転位への変換効率が大きくなる理由は以下のように考えられる。
ドナーとして用いている窒素は炭化珪素の結晶格子において炭素と置換される。その際，窒素の共有結合半径は炭素の共有結合半径よりも小さいので，ドナー濃度が大きいほど，炭化珪素の結晶格子は縮小することになる
エピタキシャル層のドナー濃度は１０１４ｃｍ−３台から１０１７ｃｍ−３であり，下地基板のドナー濃度より小さいから，エピタキシャル層の結晶格子は下地基板ほど縮小してはいない
エピタキシャル層よりも縮小した下地基板の結晶格子のために圧縮の応力を受けていると考えられる。すなわち，エピタキシャル層の下地基板との界面付近の結晶格子は下地基板のために歪んでいる
エピタキシャル層の下地基板との界面付近の結晶格子は下地基板の結晶格子の影響を受けてより大きく歪んでおり，その影響を受けて，基底面転位が貫通刃状転位に変換しやすくなっていると考えられる
○周知例２：特開２００９−２９５７２８号公報（本願明細書段落０００４において先行技術文献として提示された特許文献。）
「【００１５】
　高ドナー濃度の炭化珪素単結晶ウエハと低ドナー濃度のエピタキシャル層の界面で基底面転位が伝播する際に貫通刃状転位に変換され，その変換の割合がエピタキシャル層のドナー濃度の差が小さいほど大きくなるのは以下のような理由によると考えられる。ｎ型のドーパントである窒素は炭化珪素中の炭素サイトに置換することによってドナーとなるが，炭素の四面体配位共有結合半径が０．０７７ｎｍであるのに対して窒素のそれは０．０７０ ｎｍと小さい。従って，
窒素のドーピングに伴い炭化珪素の結晶は縮小することになる
ドナー濃度の大きい基板の方が結晶は縮んでいることになり，基板との界面近くのエピタキシャル層には圧縮応力が働いている
エピタキシャル層中に圧縮応力が存在すると，基板から伝播してきた基底面転位はそのままでは伝わりにくく，折れ曲がって貫通刃状転位に変換されるような作用をエピタキシャル層から受けると考えられる
イ　上記の技術常識に照らし，引用例１の記載を検討する。
　引用例１の段落００４４〜００５０には，Ｎ（窒素）をドナーとするｎ型ＳｉＣ層であるバッファ層１４と,ｎ型の第１のＳｉＣ層１６，ｎ型の第２のＳｉＣ層１８，ｎ型の第３のＳｉＣ層２０とをエピタキシャル成長装置内で連続成膜することが記載されているから，引用発明１における「ｎ型の第１のＳｉＣ層１６」，「ｎ型の第２のＳｉＣ層１８」及び「ｎ型の第３のＳｉＣ層」は，いずれも窒素をドナーとするＳｉＣエピタキシャル層であると理解できる。
　一方，引用例１の段落００３５には，引用発明１の「第１のＳｉＣ層１６」と「第２のＳｉＣ層１８」の間に「濃度差に由来する応力」が存在することが記載されている。また，引用例１の段落００３５には，プロセスやデバイス動作により再活性化しＳｉＣ基板上面方向に移動するＢＰＤが，上記「濃度差に由来する応力」により「第１のＳｉＣ層１６」と「第２のＳｉＣ層１８」の間に引き寄せられ，「第２のＳｉＣ層１８」より上に伸びないことが記載されている。
　ここで，引用発明１の「第２のＳｉＣ層１８」は「第１のＳｉＣ層１６」よりも高濃度であるから，「第２のＳｉＣ層１８」の方が「第１のＳｉＣ層１６」よりも結晶格子が縮小されていることは上記の技術常識（ｉ）から明らかであり，上記「濃度差に由来する応力」が，結晶格子が相対的に大きい「第１のＳｉＣ層１６」が圧縮応力を受けている状態を指すことは，技術的に明らかである。そうすると，引用発明１の「第１のＳｉＣ層１６」は，上述の「濃度差に由来する応力」によって「第２のＳｉＣ層１８」との界面付近が歪んでいるものと理解できる。
　そして，引用発明１は，プロセスやデバイス動作により再活性化しＳｉＣ基板上面方向に移動するＢＰＤが，「濃度差に由来する応力」により上記の界面付近に引き寄せられ，上に伸びなくなるものであるから，上記の技術常識（ｉｉ）に照らせば，引用発明１の「第１のＳｉＣ層１６」において基底面転位ＢＰＤが変換されていると理解できる。
ウ　したがって，引用発明１の「第１のＳｉＣ層１６」は補正発明１における「基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層」に相当する。また，引用発明１も「前記変換層，前記第３半導体層および前記第１高抵抗半導体層がこの順で直接接触して設けられる」構成を備えるものである。すなわち，相違点１は実質的な相違点ではない。
　仮にそうでないとしても，引用発明１におけるｎ型ドーパントとして窒素を選択して上述の応力を生成し，引用発明１の「第１のＳｉＣ層１６」を「基底面転位ＢＰＤを貫通刃状転位ＴＥＤに変換する変換層」とすることは，技術常識に照らし当業者が容易になし得たことであり，その効果も当業者の予測の範囲内である。
（２）相違点２について
　縦型ＭＯＳトランジスタにおけるソース電極とｐ型ウェル領域の接続手段として，ｐ＋領域を介して接続する形態と介さずに接続する形態は，下記周知例１に示すとおりいずれも周知の接続形態であり，どちらの形態とするかは，コンタクト抵抗低減の必要性と許容される工程数等を勘案して当業者が適宜選択する事項である。
　したがって，引用発明１においてｐウェルコンタクト領域２６を省略して「第１の電極３４」と「ｐウェル領域２２」が接する形態に変更し，上記相違点２に係る構成とすることは，当業者が適宜なし得たことである。
○周知例３：国際公開第２０１５／１１４８０３号
　上記周知例３には，次の記載がある。
「[0056] 　なお，
ソース用ビア部は，ｐ型半導体領域ＰＲと直接的に接することもできる
ｐ＋型半導体領域ＰＲ２を介してソース用ビア部をｐ型半導体領域ＰＲに電気的に接続することもできる
（３）小括
　以上のとおり，補正発明１は，技術常識及び周知例３に示される周知技術に照らし，引用発明１に基づいて当業者が容易に発明をすることができたものである。
３．５　独立特許要件についてのまとめ
　上記３．４のとおり，補正発明１は引用発明１から当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。
４．補正却下の決定についてのまとめ
　したがって，本件補正は，特許法１７条の２第６項において準用する同法１２６条７項の規定に適合しないものであるから，特許法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　よって，上記補正却下の決定の結論のとおり決定する。
第３　本願発明について
１．本願発明
　令和２年８月２４日付けの手続補正は上記のとおり却下されたので，本願の請求項１〜６に係る発明は，令和２年２月１８日提出の手続補正書により補正された特許請求の範囲の請求項１〜６に記載された事項により特定されるものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，上記第２，１．アの（ア）に本件補正前の請求項１として摘記したとおりのものである。
２．原査定の拒絶の理由
　原査定の拒絶の理由１は，この出願の請求項１〜６に係る発明は，本願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例１に記載された発明であるから，特許法２９条１項３号に該当し，そうでないとしても，下記の引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができないというものである。
引用例１．特開２０１１−１１４２５２号公報
３．引用例の記載
　原査定の拒絶の理由で引用された引用例１の記載は，上記第２の３．２に記載したとおりである。
４．対比・判断
　上記第２の２．で検討したように，補正発明１は，本件補正前の請求項１について，上記第２の１．イに示した補正事項１の点を限定したものであるから，本願発明は，補正事項１を有さない点で補正発明１と相違し，その余の点で一致する。
　一方，上記第２の３．３に示した，補正発明１と引用発明１の相違点１及び２のうち，相違点２に係る事項は，上記補正事項１に含まれるものである。
　以上をふまえ，本願発明と引用発明１を比較すると，両者は相違点１において一応相違し，その余の点で一致するものと認められる。
　しかしながら，上記第２の３．４（１）に示したとおり，相違点１は実質的な相違点ではないから，本願発明は引用発明１と同一である。そうでないとしても，相違点１は技術常識から当業者が容易になし得たものであるから，本願発明は引用発明１から容易に発明をすることができたものである。
５．本願発明についての結論
　上述のとおり，本願発明は引用例１に記載された発明であるから，特許法２９条１項３号に該当し，そうでないとしても，本願発明は引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。
第４　結言
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。