【事件の表示】
　特願２０１７−１５９９７４「ネイティブトランジスタを使用する電力検波回路」拒絶査定不服審判事件〔平成３０年　５月１０日出願公開、特開２０１８−　７４５６７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１７年（平成２９年）８月２３日（パリ条約による優先権主張　２０１６年１１月１日　アメリカ合衆国）の出願であって、その手続の経緯の概要は以下のとおりである。
平成３０年　８月　６日付け　拒絶理由通知書
平成３１年　２月１８日　　　意見書・手続補正書
令和　元年　７月　２日付け　拒絶理由通知書
　　　　　　９月１２日　　　意見書・手続補正書
令和　２年　１月　８日付け　拒絶査定
　　　　　　４月１６日　　　審判請求書・手続補正書
　　　　　　９月２９日付け　拒絶理由通知書
令和　３年　１月　７日　　　意見書・手続補正書
第２　本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、令和３年１月７日付け手続補正書によって補正された特許請求の範囲に記載される以下のとおりのものであると認める。
「　　【請求項１】
ネイティブＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタと、Ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタとを備え、
前記ＰＭＯＳトランジスタのゲートは接地され、前記ネイティブＮＭＯＳトランジスタのゲートとソースは互いに直接に接続されると共に接地され、前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記ＰＭＯＳトランジスタのソースは入力電圧に接続され、
前記ネイティブＮＭＯＳトランジスタのチャネル長は、少なくとも２μｍであり、前記ＰＭＯＳトランジスタのチャネル長は、少なくとも７μｍであり、且つ、
入力電圧が０Ｖ以下の場合、前記ネイティブＮＭＯＳトランジスタは遮断状態になり、
前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタは、付加的な抵抗器及び蓄電器なしに出力電圧を生成するように構成される、且つ、
前記入力電圧に応じて、前記入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し、前記入力電圧が所定の閾値電圧を超える場合に、出力電圧を急速上昇して前記入力電圧に収束することを特徴とする、ネイティブトランジスタを使用する低消費電力の電力検波回路。」
第３　当審拒絶理由通知書の概要
　令和２年９月２９日付け拒絶理由通知書（以下、「当審拒絶理由通知書」という。）で通知された拒絶理由の概要は、以下のとおりである。
理由１．（実施可能要件）この出願は、発明の詳細な説明の記載について以下の点で、特許法第３６条第４項第１号に規定する要件を満たしていない。すなわち、本願の請求項１に係る発明ないし請求項４に係る発明は、「ネイティブＮＭＯＳトランジスタ」を発明特定事項として含むところ、該「ネイティブＮＭＯＳトランジスタ」が如何なる電気的特性を有するものであるのかが、本願の発明の詳細な説明を参照しても不明確であるため、本願の発明の詳細な説明は、「ネイティブＮＭＯＳトランジスタ」を含む本願発明を実施できる程度に明確かつ十分に記載したものとはいえない。
理由２．（明確性）この出願は、特許請求の範囲の記載が以下の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。すなわち、理由１と同旨により、本願発明の「ネイティブＮＭＯＳトランジスタ」の意味が不明確である。
第４　当審の判断
１　実施可能要件について
（１）「ネイティブＮＭＯＳトランジスタ」について
　本願発明は、「ネイティブＮＭＯＳトランジスタ」を発明特定事項として含むから、本願発明を実施する上では「ネイティブＮＭＯＳトランジスタ」が明確である必要がある。
　そこで、本願の発明の詳細な説明により、「ネイティブＮＭＯＳトランジスタ」が明確であるといえるか否かを、以下で判断する。
ア　「ネイティブＮＭＯＳトランジスタ」は、「ネイティブＮチャネル金属酸化物半導体トランジスタ」の略語であると認められ、発明の詳細な説明随所に用いられている（【０００５】〜【０００９】、【００１２】、【００１５】、【００２０】〜【００２２】、【００２７】）が、発明の詳細な説明には「ネイティブＮＭＯＳトランジスタ」との語を用いてその電気的特性を説明する記載はない。
　「ネイティブＮＭＯＳトランジスタ」に類した語として、「ネイティブＮチャネルＭＯＳトランジスタ」（【００１８】）、「ネイティブトランジスタ」（【００１９】）、「ネイティブＮ型トランジスタ」（【００１９】）及び「ネイティブＮＭＯＳ」（図１）といった語も用いられているが、本願の明細書及び図面の開示内容が、ＮチャネルのネイティブＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとをそれぞれ１つずつ用い、それ以外のトランジスタを用いない回路に限られていることから、前記の語も全て「ネイティブＮＭＯＳトランジスタ」を指す語であると解される。
　上記のように解すると、発明の詳細な説明には「ネイティブＮＭＯＳトランジスタ」の電気的特性について以下のイ及びウの記載のみがある。
イ　本願の発明の詳細な説明には、「「ネイティブトランジスタ」という用語は、ゲートとソースとの間の電圧（Ｖｇｓ）がゼロであっても、遮断状態とならずに導通状態（そのソースとドレインとの間）にあるトランジスタを指す。」（【００１９】）との記載があり、該記載によれば、ネイティブＮＭＯＳトランジスタはＶｇｓが０Ｖの際にソースとドレインとの間が導通状態となると理解される。
ウ　他方、発明の詳細な説明には、「ネイティブＮ型トランジスタは一般、Ｖｇｓが０Ｖ以下である場合に遮断状態になる。」（【００１９】）との記載があり、該記載によれば、ネイティブＮＭＯＳトランジスタはＶｇｓが０Ｖの際に遮断状態となると理解される。
エ　前記イ及びウによれば、「ネイティブＮＭＯＳトランジスタ」におけるＶｇｓが０Ｖの際の動作として相矛盾する内容が発明の詳細な説明の【００１９】に記載されており、本願発明の「ネイティブＮＭＯＳトランジスタ」が、Ｖｇｓが０Ｖの際に、ソースとドレインとの間が導通状態となるのか、遮断状態となるのかが不明確である。
　また、他に「ネイティブＮＭＯＳトランジスタ」のＶｇｓが０Ｖの際の動作を合理的に説明する記載はない。
オ（ア）上記に関して、請求人は、令和３年１月７日の意見書（以下、「当審意見書」という。）にて、「本願の「ネイティブＮ型トランジスタ」と「ネイティブトランジスタ」は、互いに異なる素子であることをもともと記載すべきです。したがって、上記００１９段落の記載は矛盾ではありません。」とし、「具体的には、「ネイティブトランジスタ」が当分野の従来技術における一般的な用語であることに対して、「ネイティブＮ型トランジスタ」は、閾値電圧が０に近くもなお０を超えるＮ型トランジスタである。そのため、「ネイティブＮ型トランジスタ」において、ゲートＧ・ソースＳ間の電圧（Ｖｇｓ）が０Ｖの場合でも、ゲートＧ・ソースＳの間は遮断状態のままとなっています。」及び「また、「ネイティブＮ型トランジスタ」よ「一般的なデプリーションＮＭＯＳトランジスタ」のそれぞれの閾値電圧が互いに違っていることが両者の相違点となっています。即ち、「ネイティブＮ型トランジスタ」の閾値電圧が０Ｖより高いため、Ｖｇｓ＝０Ｖの時にソースＳ・ドレインＤは遮断状態となっていることに対して、「一般的なデプリーションＮＭＯＳトランジスタ」の閾値電圧が０Ｖ未満であるため、Ｖｇｓ＝０Ｖの時にソースＳ・ドレインＤは導通状態となっています。」と主張する（１頁。かぎ括弧内は原文のママ。）。
　前記主張は日本語として判然としない部分があるが、要するに、請求人は、「ネイティブＮ型トランジスタ」と「ネイティブトランジスタ」とは異なる素子であり、「ネイティブＮ型トランジスタ」はＶｇｓが０Ｖの場合にゲート・ソース間が遮断状態となる旨を主張していると解される。
（イ）上記主張について検討する。
　前記アで示したように、本願の明細書及び図面がＮチャネルのネイティブＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとをそれぞれ１つずつ用い、それ以外のトランジスタを用いない回路を開示するにとどまることから、「ネイティブトランジスタ」及び「ネイティブＮ型トランジスタ」はいずれも「ネイティブＮＭＯＳトランジスタ」を指す語であると解される。
　加えて、本願発明は、「ネイティブＮＭＯＳトランジスタ」を備える「ネイティブトランジスタを使用する低消費電力の電力検波回路」である。請求人の主張のとおりであるとすれば、本願発明は「ネイティブＮＭＯＳトランジスタ」の他に「ネイティブトランジスタ」を備え、「ネイティブ」を冠するトランジスタが２つ存在することになるが、これは本願の明細書及び図面の開示内容（「ネイティブ」を冠するトランジスタは１つのみである。）に明らかに反する。
　さらには、平成３１年２月１８日の意見書にて「審査官殿は、本拒絶理由通知書において、引用文献１のデイプレッション型のＮＭＯＳトランジスタＤＮが、本願発明に記載の
ネイティブＮＭＯＳトランジスタ
ネイティブトランジスタ
　なお、前記（ア）に摘記した請求人の主張によれば、「ネイティブトランジスタ」は「従来技術における一般的な用語」であるとされるが、「ネイティブＮ型トランジスタ」は一般的な用語であるとはされていない。しかしながら、発明の詳細な説明の【００１９】の記載では、「ネイティブトランジスタ」の語が一般的な用語であるとわかる記載はなく、むしろ、「ネイティブトランジスタ」の電気的特性を定義する記載となっている。他方、【００１９】の「ネイティブＮ型トランジスタ」についての説明には、「一般」という語が付され、該説明での電気的特性が一般的なものであることを伺わせる。前記「一般」の語義は、【００１９】において続く「Ｐ型トランジスタは一般、Ｖｇｓが０．７Ｖ以下である場合に遮断状態となる。」という記載が、Ｐ型ＭＯＳトランジスタの一般的な電気的特性を説明していることとも整合する。そうすると、請求人の「ネイティブトランジスタ」が一般的な用語であるとの主張は、発明の詳細な説明に整合していない。
　以上によれば、「ネイティブトランジスタ」と「ネイティブＮ型トランジスタ」とが異なる素子であるとする請求人の主張は合理性を欠き、採用することができない。
（２）「実質的にゼロである出力電圧」について
　仮に、本願発明の「ネイティブＮＭＯＳトランジスタ」が、請求人の主張のとおり、Ｖｇｓが０Ｖのときにソース・ドレイン間が遮断されるものだとしても、以下のア及びイのとおり、本願発明の回路では「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」することができるとは認められない。
ア　図１の回路図のとおり、「ネイティブＮＭＯＳトランジスタ」のゲートは接地されて０Ｖとなっているから、「ネイティブＮＭＯＳトランジスタ」のソース・ドレイン間は常に遮断されており、「出力ポート」である「ＯＵＴＰＵＴ」は接地電位から遮断されている。また、入力電圧（ＶＣＣ）がＰＭＯＳトランジスタの閾値電圧以下の場合は、ＰＭＯＳトランジスタのソース・ドレイン間も遮断されている。
　そうすると、入力電圧が閾値電圧以下である場合には、「出力ポート」は、両トランジスタの遮断作用により、回路の他の部分から遮断されており、微少な漏れ電流があったとしても外乱の影響の方が大きくなると認められ、「出力ポート」の電位は定まるものではない。
　加えて、発明の詳細な説明には、本願発明の回路がいかにして「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し」ているのか、その原理について何も説明していない。
　したがって、発明の詳細な説明を参照しても、本願発明の回路が「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」できるとは認められない。
イ（ア）これに関して、請求人は、当審意見書において、「図１の回路図から解るように、ＰＭＯＳトランジスタ２４が導通していない（即、入力電圧ＶＣＣがＰＭＯＳトランジスタ２４の閾値電圧より低い）時に、出力電圧ＯＵＴＰＵＴはＰＭＯＳトランジスタ２４の漏れ電流と関連しているため、基本的には０となっています。」（１頁）と主張する。
（イ）上記主張について検討する。
　発明の詳細な説明には「ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、一般的には、切断する時の漏洩電流を低減するために、長いチャネル長（大チャネル長）（ｌａｒｇｅ−Ｌ）を有するものが選択される。」（【００１５】）と記載されている。さらに、本願発明は「ネイティブＮＭＯＳトランジスタのチャネル長は、少なくとも２μｍ」であるとの発明特定事項を備えており、「ネイティブＮＭＯＳトランジスタ」のチャネル長が十分に長い。そうすると、本願発明の「ネイティブＮＭＯＳトランジスタ」は漏れ電流を極力低減していると認められ、漏れ電流の影響は無視できる程度であると認められる。
　したがって、漏れ電流による作用・効果を主張すること自体、発明の詳細な説明の開示と整合せず、請求人の主張は採用できない。
（３）小括
　以上（１）及び（２）によれば、本願の発明の詳細な説明は、本願発明の「ネイティブＮＭＯＳトランジスタ」の電気的特性を明確かつ十分に記載しておらず、仮に、該「ネイティブＮＭＯＳトランジスタ」の特性が請求人の主張するとおりのものであったとしても、本願の発明の詳細な説明は、本願発明の回路が「入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成」すると理解できる程度に明確かつ十分に記載しているとは認められない。
　したがって、本願の発明の詳細な説明は、本願発明を実施できる程度に明確かつ十分に記載されているとはいえない。
２　明確性要件について
（１）前記１（１）と同旨により、本願発明の「ネイティブＮＭＯＳトランジスタ」がどのような電気的特性を有するのか不明であるから、本願発明は明確ではない。
（２）上記に関連して、請求人は、令和３年１月７日付け手続補正書により、本願発明の「入力電圧が０Ｖ以下の場合は遮断状態にな」るとの発明特定事項を、「入力電圧が０Ｖ以下の場合、前記ネイティブＮＭＯＳトランジスタは遮断状態にな」るに補正した。
　前記補正後の前記発明特定事項によれば、入力電圧が０Ｖ以下の場合に「ネイティブＮＭＯＳトランジスタ」が遮断状態となることは明らかであるが、該遮断状態がＶｇｓが０Ｖの場合に起因するのか否かは不明である。仮に、前記補正後の前記発明特定事項が、Ｖｇｓが０Ｖの場合に該トランジスタが遮断状態となることを特定しているのだとしても、前記補正は当審拒絶理由通知書で「ネイティブＮＭＯＳトランジスタ」の電気的特性が不明確であるとの拒絶理由に応答したものであって、請求人の主張する電気的特性をそのまま発明特定事項に盛り込んだものに過ぎない。
　前記補正後であっても、本件発明の「ネイティブＮＭＯＳトランジスタ」の電気的特性が不明確であることは前記１のとおりであり、請求人の主張する電気的特性が合理的であるとは認められないから、前記補正後の本件発明の「ネイティブＮＭＯＳトランジスタ」の電気的特性が明確であるということはできない。
第５　むすび
　以上のとおり、本願の発明の詳細な説明は、本願発明を実施できる程度に明確かつ十分に記載されているとはいえないから、特許法３６条４項１号に規定する要件を満たしていない。
　加えて、本願の特許請求の範囲の記載は、特許を受けようとする発明が明確であるとはいえないから、特許法３６条６項２号に規定する要件を満たしていない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。