(57)【要約】  トランス（２）の二次側コイル（Ｌ２）の巻線（Ｎ２１）の一方端は倍圧用コンデンサ（Ｃ０）に接続し、倍圧用コンデンサ（Ｃ０）はダイオード（Ｄ１０）を介してグランドに接続する。倍圧用ダイオード（Ｄ０）のアノードは倍圧用コンデンサ（Ｃ０）とダイオード（Ｄ１０）との接続点に接続し、カソードは巻線（Ｎ２１）の他方端に接続する。スイッチ素子（Ｑ１）はオンして一次コイル（Ｌ１）に電流が流れると、二次コイル（Ｌ２）に負電流が流れ、巻線（Ｎ２１）、倍圧用コンデンサ（Ｃ０）、倍圧用ダイオード（Ｄ０）からなる閉ループに電流が流れるとともに、倍圧用コンデンサ（Ｃ０）に静電エネルギが蓄えられる。この閉ループの電流により一次コイル（Ｌ１）に流れる電流が一時的に増加するとともに、スイッチ素子（Ｑ１）がオフになったときに出力される電圧に、倍圧用コンデンサ（Ｃ０）の静電エネルギに基づく電圧が嵩上げされる。
2007080762.tif 000002
【特許請求の範囲】
【請求項１】
電子放出型ディスプレイ用の高圧電源回路において、
一次コイルおよび積層巻きされた二次コイルを備えるフライバックトランスと、
前記一次コイルの一方端に接続された駆動電源と、
前記一次コイルの他方端に接続されたスイッチ素子と、
前記一次コイルの他方端に直接接続し、それぞれが前記一次コイルと前記駆動電源との直列回路に並列接続された共振コンデンサおよびダンパーダイオードと、
前記スイッチ素子を電流不連続動作でＰＷＭ制御する制御回路と、
前記二次コイルの少なくとも一層の巻線に設置された、倍圧用コンデンサおよび倍圧用ダイオードからなる倍圧回路と、を備えたことを特徴とする高圧電源回路。
【請求項２】
前記スイッチ素子のオン期間の初期に、前記倍圧回路と該倍圧回路が設置された巻線とからなる閉ループに電流を流し、前記一次コイルに流れる電流を一時的に増加させる請求項１に記載の高圧電源回路。
【請求項３】
前記共振コンデンサの前記一次コイル接続側に対向する側の端子にアノードが接続し、前記一次コイルの他方端にカソードが接続する第１ダイオードと、該第１ダイオードのアノードにカソードが接続し、前記並列の回路の共通端子となるグランドにアノードが接続する第２ダイオードとからなるクランプ回路を備えた請求項１または請求項２に記載の高圧電源回路。
【請求項４】
前記倍圧用ダイオードに、抵抗器のみ、または抵抗器とインダクタとの並列回路を直列接続する請求項１〜請求項３のいずれかに記載の高圧電源回路。
【請求項５】
前記倍圧用コンデンサに抵抗器を並列接続する請求項１〜４のいずれかに記載の高圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フライバックトランスの一次側の共振動作をＰＷＭ制御することで電圧パルスを発生させ、この電圧パルスをトランスで昇圧して二次側から出力することで、電子放出型ディスプレイに電源を供給する電子放出型ディスプレイ用高圧電源回路に関するものである。
【背景技術】
【０００２】
従来、表示のために高圧電源を必要とする各種ディスプレイ装置に対して、フライバックトランスの一次側の共振動作により電圧パルスを発生させて、トランスで昇圧して二次側から出力する高圧電源回路が存在する。このような高圧電源回路として、一次側コイルに流れる電流を制御するスイッチ素子を備え、該スイッチ素子を電流不連続動作でＰＷＭ制御することで、前記共振動作を行うものが多く考案されている（例えば、特許文献１〜３参照）。これらの高圧電源回路は図６からなる基本回路に基づいて構成されている。【０００３】
図６は従来のＰＷＭ制御を用いた高圧電源回路の基本回路の回路図である。
フライバックトランス２０の一次コイルＬ１の一方端は駆動電源Ｖ１の一方端に接続し、駆動電源Ｖ１の他方端はグランドに接続する。一次コイルＬ１の他方端はＦＥＴからなるスイッチ素子Ｑ１のドレインに接続する。スイッチ素子Ｑ１のソースはグランドに接続し、ゲートは制御回路３０に接続する。共振コンデンサＣ１、ダンパーダイオードＤ１は、一次コイルＬ１と駆動電源Ｖ１との直列回路、すなわち、スイッチ素子Ｑ１のドレイン−ソース間に並列接続する。なお、ダンパーダイオードＤ１は、スイッチ素子Ｑ１として用いたＭＯＳＦＥＴのボディダイオードを利用している。【０００４】
フライバックトランス２０の二次コイルＬ２の一方端は、ダイオードＤ１０を介してグランドに接続し、他方端はダイオードＤ２を介して出力端子４０に接続する。ダイオードＤ２のカソードとグランドとの間には、記載を省略しているが平滑用コンデンサが接続されている。ダイオードＤ２と出力端子４０との接続点には、抵抗器Ｒ１，Ｒ２からなる分圧回路が接続し、この分圧回路による出力電圧の分圧電圧が制御回路３０に入力される。【０００５】
このような従来の高圧電源回路では、制御回路３０がスイッチ素子Ｑ１のオン・オフを制御することで、一次コイルＬ１と共振コンデンサＣ１との共振を制御し、電圧パルスを発生する。そして、フライバックトランス２０で電圧パルスを昇圧して、二次側コイルＬ２から出力端子４０に供給する。
【特許文献１】特開昭５９−１７５３７９号公報
【特許文献２】特開平１１−６９８０９号公報
【特許文献３】特許第２５３１００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の高圧電源回路では、スイッチ素子Ｑ１をオンするとともに一次側の電流が増加し、スイッチ素子Ｑ１のオフ直前で最大の電流値となる。
図２（Ａ）は図６に示す従来の高圧電源回路のＡ点電圧波形ＶＡとＢ点電流波形ＩＢとを示す。なお、図２（Ｂ）は図１に示す本実施形態の高圧電源回路のＡ点電圧波形とＢ点電流波形とを示す。
一般に、ＰＷＭ制御方式の高圧電源回路では、オン期間を広げることで、この一次側の電流値を大きくし、出力電力（電圧）を大きくしているが、このように一次側の電流値を大きくすると、この電流による導体損、およびトランスのコア損失、スイッチ素子のスイッチング損失が増加し、トランスの温度上昇をもたらす。【０００７】
また、図２（Ａ）のＢ点電流に示すように、一次側の電流はスイッチ素子Ｑ１のオンとともに時間的に単調増加するのではなく、スイッチ素子Ｑ１のオンとともに発生するフライバックトランス２０のリーケージインダクタンスと分布容量とによる共振により、電流値が上下動しながら増加する。この上下動する電流は「リンギング電流」と呼ばれ、電源動作に関係する電流に重畳された形で現れる。しかしながら、このリンギング電流は実質的に意味が無い電流であり、これも導体損を増加させ、温度上昇の一因となる。【０００８】
さらに、本実施発明のようなフライバック電源をＳＥＤ（Surface-conduction Electron-emitter Display）のような、大画面、ハイパワーの電子放出型ディスプレイに利用する場合、前記一次側電流のピーク値が、従来のブラウン管ディスプレイ等に利用する場合よりも非常に高くなってしまう。【０００９】
しかしながら、電子放出型ディスプレイは薄型ディスプレイであるため、当然のことながら電源装置も低背化しなければならないが、前記一次側電流のピーク値が高くなると、トランスの発熱も高くなり、低背化、小型化が難しくなってしまう。【００１０】
また、前記一次側電流の増加に対しては電源電圧をブラウン管ディスプレイ等に利用する場合よりも高くして、前記一次側電流を抑える対策が採られている。しかし、その結果としてトランスとしては出力に寄与しない二次側巻線の負電圧パルスの波高値の比率が上昇し、巻線効率の低下、前記二次側巻線での損失増加をもたらしていた。【００１１】
また、さらに、この前記一次側電流のピーク値が高くなると、スイッチ素子Ｑ１のオフ直後にスイッチ素子Ｑ１の両端に発生する電圧（オーバーシュート電圧）が高くなる（図２（Ａ）のＡ点電圧波形参照。）。このため、スイッチ素子Ｑ１の耐圧を高くしなければならないが、高耐圧用スイッチ素子は、一般耐圧用のスイッチ素子と比較して価格が高くなる。そして、このような高耐圧用スイッチ素子はオン抵抗も高くなり、結果的に導体損が増加する。【００１２】
したがって、本発明の目的は、一次側電流のピーク値を低下させることで、これら導体損およびトランスのコア損失、スイッチ素子のスイッチング損失を低減するとともにこれら損失による温度上昇を抑制し、さらにコスト的デメリットを発生させない電子放出型ディスプレイ用の薄型高圧電源回路を提供することにある。
【課題を解決するための手段】
【００１３】
（１）この発明の高圧電源回路は、薄型ディスプレイの態様からなる電子放出型ディスプレイに利用するものである。この電子放出型ディスプレイ用高圧電源回路は、一次コイルおよび積層巻きされた二次コイルを備えるフライバックトランスと、一次コイルの一方端に接続された駆動電源と、一次コイルの他方端に接続されたスイッチ素子と、一次コイルの他方端に直接接続し、それぞれが一次コイルおよび駆動電源の直列回路に並列接続された共振コンデンサおよびダンパーダイオードと、スイッチ素子を電流不連続動作でＰＷＭ制御する制御回路と、二次コイルの少なくとも一層の巻線に設置された、倍圧用コンデンサおよび倍圧用ダイオードからなる倍圧回路と、を備えたことを特徴としている。【００１４】
この構成では、制御回路はスイッチ素子を電流不連続動作となるようにオン・オフ制御する。スイッチ素子がオンすると一次コイルに電流が流れ、これに応じて二次コイルには負電流が流れる。この電流は倍圧回路に供給され、この電流量に応じた静電エネルギが倍圧用コンデンサに蓄えられる。そして、スイッチ素子がオフすると倍圧用コンデンサに蓄えられた静電エネルギに基づく電圧が発生して、二次コイルで発生する電圧に対して嵩上げされる。これにより、従来と同じ出力電圧を得る場合に、倍圧用コンデンサの静電エネルギによる嵩上げ分だけ、一次コイルに与える電流のピーク値が低くなる。【００１５】
（２）また、この発明は、スイッチ素子のオン期間の初期に、倍圧回路と該倍圧回路が設置された巻線とからなる閉ループに電流を流し、一次コイルに流れる電流を一時的に増加させることを特徴としている。【００１６】
これにより、スイッチ素子のオン期間に一次コイルに与える電流量が増加し、一次コイルに与える電流のピーク値が低くても、コアに蓄えられる磁気エネルギが減少した分、倍圧コンデンサに静電エネルギとして蓄えられるため、スイッチ素子のオン期間内に、従来と同じ電磁エネルギが蓄えられる。【００１７】
（３）また、この発明の高圧電源回路は、共振コンデンサの一次コイル接続側に対向する側の端子にアノードが接続し、一次コイルの一方端にカソードが接続する第１ダイオードと、該第１ダイオードのアノードにカソードが接続し、並列の回路の共通端子となるグランドにアノードが接続する第２ダイオードとからなるクランプ回路を備えたことを特徴としている。【００１８】
この構成では、クランプ回路によりダンパーダイオードのオフ以降に共振コンデンサの両端が同電位なる。これにより、スイッチ素子が次にオン状態になるまでの振動電流が発生しない。【００１９】
（４）また、この発明の高圧電源回路は、倍圧用ダイオードに、抵抗器のみ、または抵抗器とインダクタとの並列回路を直列接続することを特徴としている。【００２０】
この構成では、倍圧用ダイオードに流れる電流が抑制されるため、電源投入時に発生する損失が低減される。また、スイッチ素子がオンするタイミングでの突入電流が低減されるので、スイッチ素子による損失も低減される。【００２１】
（５）また、この発明の高圧電源回路は、倍圧用コンデンサに抵抗器を並列接続することを特徴としている。【００２２】
この構成では、倍圧用コンデンサに抵抗器が並列接続されることで、前述のリンギングパルスが低減される。これにより、特に低負荷時近辺で最大となる高圧ダイオードへの逆耐電圧を低くすることができる。
【発明の効果】
【００２３】
この発明によれば、フライバックトランスの一次側に流れる電流のピーク値を抑圧することができるので、一次側回路で発生する導体損およびコア損失、並びにスイッチ素子のスイッチング損失を抑制することができる。また、一次側と二次側とをトランスおよびグランドを介して逆方向に流れるリンギング電流を含む負電流を、倍圧回路の倍圧用コンデンサに取り込むことで、出力に回生させることができるため、トランスの効率を上げることができる。これにより、トランスによる発熱が抑圧されるので、電源回路を低背化、小型化することができる。この結果、ＳＥＤ等の薄型ディスプレイの様態からなる電子放出型ディスプレイの薄型化をより容易に実現することができる。【００２４】
さらには、一次側電流のピーク値が低下するととともにリンギング電流が抑制されることで、スイッチオフ時のフライバック電圧パルスに重畳するリンギングパルスも低下するため、スイッチ素子の耐圧を高くする必要が無く、スイッチ素子による損失を低減するとともに、比較的安価なスイッチ素子を利用することができる。これにより、高圧電源回路を安価に構成することができ、ひいては、当該高圧電源回路を備える電子放出型ディスプレイをより安価に製造することができる。
【図面の簡単な説明】
【００２５】
【図１】第１の実施形態の高圧電源回路の回路図である。
【図２】図１および図６に示す本実施形態の高圧電源回路のＡ点電圧波形とＢ点電流波形とを示す図である。
【図３】第２の実施形態の高圧電源回路の回路図である。
【図４】第３の実施形態の高圧電源回路の回路図である。
【図５】第４の実施形態の高圧電源回路の回路図である。
【図６】従来のＰＷＭ制御を用いた高圧電源回路の基本回路の回路図である。
【符号の説明】
【００２６】
１−倍圧回路、２−フライバックトランス、３−制御回路、４−出力端子、５−クランプ回路
【発明を実施するための最良の形態】
【００２７】
本発明の第１の実施形態に係る高圧電源回路について、図１、図２を参照して説明する。
図１は本実施形態の高圧電源回路の回路図である。なお、図１において、各コイル（巻線）に対して黒丸が付けられている側が巻き始めを示し、これに対向する逆側が巻き終わりを示す。そして、以下では、この巻始め端を一方端とし、巻き終わり端を他方端と設定して説明する。
フライバックトランス２は一次コイルＬ１と二次コイルＬ２とを備え、一次コイルＬ１は巻線Ｎ１１で形成されている。二次コイルＬ２は、複数の巻線Ｎ２１，Ｎ２２，Ｎ２３を最下層から順に絶縁部材を介して積層することで形成されている。トランス２の一次コイルＬ１の巻線Ｎ１１と二次コイルＬ２の各巻線Ｎ２１，Ｎ２２，Ｎ２３とは同相で巻かれている。【００２８】
一次コイルＬ１（巻線Ｎ１１）の一方端は駆動電源Ｖ１の正電極が接続し、他方端はＭＯＳＦＥＴからなるスイッチ素子Ｑ１のドレインに接続している。駆動電源Ｖ１の負電極はグランドに接続している。スイッチ素子Ｑ１のソースはグランドに接続するとともに、スイッチ素子Ｑ１のゲートは制御回路３に接続している。【００２９】
一次コイルＬ１の他方端には、共振用コンデンサＣ１の一方端が接続しており、共振用コンデンサＣ１の他方端はグランドに接続している。そして、スイッチ素子Ｑ１のボディダイオードがダンパーダイオードＤ１として、スイッチ素子Ｑ１のドレイン−ソース間に並列接続している。なお、本実施形態のように、スイッチ素子Ｑ１がＭＯＳＦＥＴ等の電界効果トランジスタの場合には、スイッチ素子Ｑ１が元々備える逆方向のダイオード特性をダンパーダイオードＤ１として利用しているが、バイポーラトランジスタを用いる場合等も含め、別途ダンパーダイオードＤ１をスイッチ素子Ｑ１に並列接続しても良い。【００３０】
二次コイルＬ２の巻線Ｎ２１の一方端は、倍圧用コンデンサＣ０の一方端に接続する。倍圧用コンデンサＣ０の他方端はダイオードＤ１０のカソードに接続し、当該ダイオードＤ１０のアノードはグランドに接続している。倍圧用ダイオードＤ０のカソードは、巻線Ｎ２１の他方端に接続し、倍圧用ダイオードＤ０のアノードは、倍圧用コンデンサＣ０の他方端（ダイオードＤ１０側端部）に接続している。これら倍圧用コンデンサＣ０と倍圧用ダイオードＤ０とで、本発明の倍圧回路１を構成している。【００３１】
二次コイルＬ２の巻線Ｎ２１の他方端はダイオードＤ２のアノードに接続し、ダイオードＤ２のカソードは巻線Ｎ２２の一方端に接続している。巻線Ｎ２２の他方端はダイオードＤ３のアノードに接続し、ダイオードＤ３のカソードは巻線Ｎ２３の一方端に接続している。巻線Ｎ２３の他方端はダイオードＤ４のアノードに接続し、ダイオードＤ４のカソードは出力端子４に接続している。ダイオードＤ４のカソードとグランドとの間には、記載を省略しているが平滑用コンデンサが接続されている。また、ダイオードＤ４のカソードは、抵抗器Ｒ１，Ｒ２の直列回路を介してグランドに接続している。抵抗器Ｒ１と抵抗器Ｒ２との接続点は、制御回路３に接続し、出力電圧の抵抗器Ｒ１，Ｒ２の分圧電圧が制御回路３に供給される。【００３２】
このような高圧電源回路では次に示す動作により電圧を発生する。
図２（Ｂ）は図１に示す本実施形態の高圧電源回路のＡ点電圧波形とＢ点電流波形とを示す。なお、図２（Ａ）は図６に示す従来の高圧電源回路のＡ点電圧波形とＢ点電流波形とを示す。【００３３】
制御回路３は、後述する出力電圧の分圧電圧に基づいて、スイッチ素子Ｑ１のオン期間を設定する。この際、制御回路３は、スイッチ素子Ｑ１が連続して電流を流し続けるのではなく、不連続に電流が流れるようにオン期間（オンタイミング）を設定する。
制御回路３がオン制御信号をスイッチ素子Ｑ１のゲートに与えると、スイッチ素子Ｑ１はオン状態となり、ソース−ドレイン間が導通する。これにより駆動電源Ｖ１、一次コイルＬ１、スイッチ素子Ｑ１のソース−ドレイン間とからなる閉回路が形成され、当該閉回路では駆動電源Ｖ１による電流が、図１の一次側に示された矢印の向く方向に流れる。この結果、一次コイルＬ１（巻線Ｎ１１）に電流が流れ、この電流量に応じて電磁エネルギが蓄えられていく。【００３４】
コイルＬ１（巻線Ｎ１１）に電流が流れると、二次コイルＬ２に逆起電力が発生する。ここで、積層巻きからなる二次コイルＬ２の最下層に対応する巻線Ｎ２１に発生する逆起電力によって、倍圧用コンデンサＣ０、倍圧用ダイオードＤ０を含む閉ループ内に電流が流れ、倍圧用コンデンサＣ０が充電される。このように、巻線Ｎ２１を含む閉ループで電流が流れると、これに応じた電流量が一次コイルＬ１に発生する。巻線Ｎ２１を含む閉ループを流れる電流は、倍圧用コンデンサＣ０を充電することで徐々に減少していき、倍圧用コンデンサＣ０を満充電すると流れなくなる。【００３５】
これにより、一次コイルＬ１を流れる電流は、図２（Ｂ）のＢ点電流に示すように、電流開始時点から倍圧用コンデンサＣ０の充電時間に相当する時間に亘り一時的に非線形に増加する。その後、Ｂ点電流は、スイッチ素子Ｑ１がオン状態である間、略線形的に増加する。【００３６】
なお、この際、倍圧用コンデンサＣ０は、前述の一次コイルＬ１と分布容量との共振により発生するリンギング電流に対して平滑コンデンサとして作用する。これにより、図２（Ａ）の従来回路のＢ点電流と比較して、図２（Ｂ）に示すように、リンギング電流によるＢ点電流の瞬時電流値変動は従来よりも極めて小さくなる。【００３７】
次に、制御回路３がオフ制御信号をスイッチ素子Ｑ１のゲートに与えると、スイッチ素子Ｑ１はオフ状態となり、ソース−ドレイン間が開放される。このソース−ドレイン間の開放により、一次コイルＬ１と共振コンデンサＣ１との直列共振が開始し、一次コイルＬ１に蓄えられた電磁エネルギが共振コンデンサＣ１の静電エネルギに変換され、図２（Ｂ）のＡ点電圧に示すような、フライバックパルス（電圧パルス）が発生する。このフライバックパルスは、一次コイルＬ１の電磁エネルギが全て共振用コンデンサＣ１の静電エネルギに変換されたときにピークとなる。なお、図２では負荷により電圧が平滑化されているため電圧ピークが現れないが、実際には存在する。そして、フライバックパルスがピークに達すると、共振用コンデンサＣ１の静電エネルギが一次コイルＬ１の電磁エネルギに逆変換され、フライバックパルスの電圧は徐々に低下する。そして、パルス電圧が「０」に達すると、ダンパーダイオードＤ１がオン状態になり、グランド側から一次コイルＬ１に逆電流が流れる。この逆電流によりＡ点電圧がグランドレベルに達すると、ダンパーダイオードＤ１はオフ状態になる。【００３８】
これにより、図２（Ｂ）に示す電圧波形および電流波形のような電圧および電流が一次側で発生する。この際、一次コイルＬ１を流れる電流に対して前述のようにリンギング電流が抑圧されていることで、図２（Ａ）の従来回路のＡ点電圧と比較して、図２（Ｂ）に示すように、Ａ点電圧の瞬時電圧値変動は従来よりも極めて小さくなる。【００３９】
一方、二次コイルＬ２の各巻線Ｎ２１，Ｎ２２，Ｎ２３では、蓄えられた電磁エネルギに応じた電圧をそれぞれ発生し、発生した電圧は、ダイオードＤ２，Ｄ３，Ｄ４により整流平滑化されて出力端子４に出力される。すなわち、出力電圧は、巻線Ｎ２１とダイオードＤ２による平滑化電圧と、巻線Ｎ２２とダイオードＤ３による平滑化電圧と、巻線Ｎ２３とダイオードＤ４による平滑化電圧との加算電圧となる。【００４０】
この際、倍圧用コンデンサＣ０がスイッチ素子Ｑ１のオン状態時に充電した静電エネルギによる電圧は、巻線Ｎ２１から出力される電圧に上乗せされる。すなわち、出力端子４に出力される電圧は、巻線Ｎ２１，Ｎ２２，Ｎ２３による電圧を、倍圧用コンデンサＣ０に充電された静電エネルギによる電圧で嵩上げした電圧となる。これにより、駆動電源の電源電圧に対して昇圧された高圧出力電圧を得ることができる。【００４１】
出力電圧は抵抗器Ｒ１，Ｒ２による分圧回路で分圧されて、この分圧電圧が制御回路３に与えられる。制御回路３はこの分圧電圧に基づいてスイッチ素子Ｑ１のオン期間を設定する。そして、再びスイッチ素子Ｑ１に対してオン制御信号が入力され、スイッチ素子Ｑ１がオン状態になることで、説明の最初の回路状態に復帰する。この動作を繰り返すことにより、高圧電源回路としての回路動作が継続される。【００４２】
このような回路構成および回路動作により、次のような効果が得られる。
（１）一次コイルＬ１に流れる電流に一時的な電流増加部を発生させることで、所定の電磁エネルギを一次コイルＬ１に蓄える場合に、ピーク電流値を従来よりも低くすることができる。ここで、一次コイルＬ１で蓄える電磁エネルギ量は出力電圧の高さに対応する。これにより、同じ出力電圧を得る場合に、トランス２の一次側に供給する電流の最大値を低くすることができ、トランス２の鉄損、銅損等の導体損を低減することができ、フライバックトランス２の温度上昇も抑制することができる。【００４３】
（２）二次側の倍圧用コンデンサＣ０と倍圧用ダイオードＤ０とによる倍圧回路１により、出力電圧が嵩上げされるため、所定の出力電圧を得る場合に、従来よりも二次コイルＬ２（巻線Ｎ２１，Ｎ２２，Ｎ２３）による電圧値を低下させることができる。これにより、一次側の電流量を低下させることができ、導体損をさらに低減し、フライバックトランス２の温度上昇もさらに抑制することができる。【００４４】
このような（１）、（２）に示す効果から、高圧電源回路を低背化、小型化しても発熱による温度上昇の影響を抑圧することができる。これにより、当該高圧電源回路が装着される電子放出型ディスプレイを薄型に形成することができる。【００４５】
（３）倍圧回路１の倍圧用コンデンサＣ０がリンギング電圧の平滑コンデンサとして機能することで、リンギング電圧が抑圧される。これにより、大きなリンギング電流、電圧に対応するために、高く設定されたスイッチ素子Ｑ１の耐圧定格を低くすることができ、従来よりも安価なスイッチ素子を用いることができる。これにより、高圧電源回路を安価に構成することができ、ひいては、当該高圧電源回路が装着される電子放出型ディスプレイを安価に構成することができる。【００４６】
（４）スイッチ素子Ｑ１のオン状態時に、二次コイルＬ２に流れる負電流が倍圧用コンデンサＣ０に蓄えられることで、グランドを介して一次コイルＬ１に戻らない。これにより、電源機能として無駄な電流の発生を抑制し、有効に出力電圧に利用することができる。【００４７】
次に、第２の実施形態に係る高圧電源回路について、図３を参照して説明する。【００４８】
図３は本実施形態の高圧電源回路の回路図である。本実施形態の高圧電源回路は、図１に示す第１の実施形態の高圧電源回路の一次側にクランプ回路５を設置したものであり、他の構成は図１に示す高圧電源回路と同じである。したがって、本実施形態では、相違部のみを説明し、他の箇所の説明を省略する。【００４９】
図３に示すように、本実施形態の高圧電源回路では、共振コンデンサＣ１の他方端（コイルＬ１に直接接続する端部に対向する端部）にダイオードＤ５のアノードが接続し、ダイオードＤ５のカソードがコイルＬ１と駆動電源Ｖ１との接続点に接続している。また、共振コンデンサＣ１とダイオードＤ５との接続点には、ダイオードＤ６のカソードが接続し、ダイオードＤ６のアノードはグランドに接続している。これらダイオードＤ５（本発明の「第１ダイオード」に相当）とダイオードＤ６（本発明の「第２ダイオード」に相当）とによりクランプ回路５が構成される。【００５０】
このようなクランプ回路５を設置することで、ダンパーダイオードがオフした以降に、共振コンデンサＣ１の両端部が、駆動電源Ｖ１の電源電圧にクランプされ同電位となる。これにより、駆動電源Ｖ１から一次コイルＬ１を介して共振コンデンサＣ１に電流が流れることがなくなり、次のスイッチ素子Ｑ１のオン状態への移行タイミングまでの不要な振動電流が発生せず、不連続期間に発生する不要振動レベルを低減し、安定制御が可能となる。【００５１】
次に、第３の実施形態に係る高圧電源回路について図４を参照して説明する。
図４は本実施形態の高圧電源回路の回路図である。本実施形態の高圧電源回路は、図１に示す第１の実施形態の倍圧回路の倍圧用ダイオードに、抵抗器とインダクタとの並列回路を直列接続したものであり、他の構成は図１に示す高圧電源回路と同じである。したがって、本実施形態では、相違部のみを説明し、他の箇所の説明を省略する。【００５２】
図４に示すように、本実施形態の高圧電源回路では、倍圧用ダイオードＤ０と直列に電流制限回路となる抵抗器Ｒ１０とインダクタＬ１０との並列回路を接続している。なお、図４では、抵抗器Ｒ１０とインダクタＬ１０との並列回路で電流制限回路を構成したが、抵抗器Ｒ１０のみや、インダクタＬ１０のみで電流制限回路を構成してもよい。【００５３】
このような電流制限回路を設置することで、倍圧用ダイオードＤ０に電流が流れる時に、電流のピーク値を低減することができる。これにより、起動時に倍圧用コンデンサに流入する突入電流を制限することが可能となるため、スイッチ素子Ｑ１の起動時の突入電流が定格を超えることを防止するのに有効となる。【００５４】
次に、第４の実施形態に係る高圧電源回路について図５を参照して説明する。
図５は本実施形態の高圧電源回路の回路図である。本実施形態の高圧電源回路は、図１に示す第１の実施形態の倍圧回路の倍圧用コンデンサに、抵抗器を並列接続したものであり、他の構成は図１に示す高圧電源回路と同じである。したがって、本実施形態では、相違部のみを説明し、他の箇所の説明を省略する。【００５５】
図５に示すように、本実施形態の高圧電源回路では、倍圧用コンデンサＣ０に抵抗器Ｒ０を並列接続している。このような抵抗器Ｒ０を設置することで、スイッチオフ時に発生するリンギングパルスを低減させることができる。これにより、特に、低負荷時近辺で最大となる高圧ダイオードへの逆耐電圧を低減させることができ、より低耐圧のダイオードを使用することができる。【００５６】
なお、前述の各実施形態では、積層巻きされた二次コイルＬ２の最下層にあたる巻線Ｎ２１にのみ倍圧回路１を設置する例を示したが、他の巻線に対して倍圧回路を設置してもよく、さらには、同時に複数の巻線に対してそれぞれ倍圧回路を設置してもよい。【００５７】
また、前述の各実施形態では、巻線Ｎ２１の一方端に倍圧用コンデンサＣ０を接続する例を示したが、倍圧用コンデンサＣ０と巻線Ｎ２１との位置が逆であってもよい。【００５８】
また、前述の各実施形態では、スイッチ素子Ｑ１としてＭＯＳＦＥＴを例に示したが、トランジスタのようなスイッチ素子となる半導体ディバイスを用いてもよい。
【図１】
2007080762.tif 000003
【図２】
2007080762.tif 000004
【図３】
2007080762.tif 000005
【図４】
2007080762.tif 000006
【図５】
2007080762.tif 000007
【図６】
2007080762.tif 000008
【国際調査報告】
2007080762.tif 000009
2007080762.tif 000010
2007080762.tif 000011
2007080762.tif 000012