【事件の表示】
　特願２０１６−　７７６０６「制御装置、制御方法およびプログラム」拒絶査定不服審判事件〔平成２９年１０月１２日出願公開、特開２０１７−１８７９９２、請求項の数（８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯 
　本件審判請求に係る出願（以下、「本願」という。）は、平成２８年４月７日の出願であって、その手続の経緯は以下のとおりである。 
　令和元年　９月１０日付け：拒絶理由通知書 
　令和元年１０月　２日　　：意見書、手続補正書の提出 
　令和２年　３月　２日付け：拒絶理由（最後の拒絶理由）通知書 
　令和２年　３月３０日　　：意見書、手続補正書の提出
　令和２年　７月　８日付け：令和２年３月３０日の手続補正についての
　　　　　　　　　　　　　　補正の却下の決定、拒絶査定（原査定） 
　令和２年１０月１３日　　：審判請求書、手続補正書の提出 
 　　  
第２　原査定の概要 
　原査定（令和２年７月８日付け拒絶査定）の概要は次のとおりである。 
　本願請求項１−８に係る発明は、以下の引用文献１−４に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開平１１−１３４０７３号公報
２．特開平０５−０１９８９９号公報
３．特開平８−１３７７６５号公報
４．国際公開第２０１３／０６５１１５号
   
第３　本願発明 
　本願請求項１−８に係る発明（以下、それぞれ「本願発明１」−「本願発明８」という。）は、令和２年１０月１３日付けの手続補正で補正された特許請求の範囲の請求項１−８に記載された事項により特定される発明であり、以下のとおりの発明である。 
「　【請求項１】
　設備または機械を制御する制御装置であって、
　１または複数のプロセッサを含むハードウェアリソースと、
　前記ハードウェアリソースを管理するハイパーバイザと、
　前記ハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して並列的に実行される、汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳと、
　外部からの遮断事象を受信する入力インターフェイスとを備え、
　前記リアルタイムＯＳは、
　　前記遮断事象に応答して、前記ユーザプログラムに対してシャットダウンを指示するとともに、前記ユーザプログラムがシャットダウンされたことを示す条件が成立すると、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始する機能と、
　　前記シャットダウン準備処理の開始後に、前記ハイパーバイザを介して構成される論理的なネットワークを通じて、前記汎用ＯＳに対してシャットダウンを指示する機能と、
　　前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記ハイパーバイザを介して前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して前記制御装置の電源を遮断する機能とを備える、制御装置。
　　【請求項２】
　前記リアルタイムＯＳは、前記汎用ＯＳに対してシャットダウンを指示してから予め定められた期間が経過すると、前記汎用ＯＳからのシャットダウン完了の通知を受信しなくとも、前記制御装置の電源を遮断する、請求項１に記載の制御装置。
　　【請求項３】
　前記入力インターフェイスは、前記制御装置に電源を供給する無停電電源装置が、当該無停電電源装置へ供給される外部電源が喪失したときに発する前記遮断事象を受信するように構成されており、
　前記リアルタイムＯＳは、前記論理的なネットワークを通じて、前記リアルタイムＯＳのシャットダウンが完了したことを前記無停電電源装置へ通知する機能をさらに備える、請求項１または２に記載の制御装置。
　　【請求項４】
　前記リアルタイムＯＳは、前記ユーザプログラムに対して、前記遮断事象を受信したか否かを示す情報を参照可能にする機能をさらに備える、請求項１〜３のいずれか１項に記載の制御装置。
　　【請求項５】
　前記リアルタイムＯＳは、前記遮断事象を受信した後、前記ユーザプログラムからの所定の通知を受信したことを含む、予め定められた条件が満たされると、前記シャットダウン準備処理を開始する、請求項１〜４のいずれか１項に記載の制御装置。
　　【請求項６】
　前記ユーザプログラムがシャットダウンされたことを示す条件は、前記ユーザプログラムに対してシャットダウンを指示してから予め定められた期間が経過したことを含む、請求項１〜５のいずれか１項に記載の制御装置。
　　【請求項７】
　設備または機械を制御する制御装置での制御方法であって、
　１または複数のプロセッサを含むハードウェアリソースを管理するハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して、汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳとを並列的に実行するステップと、
　前記リアルタイムＯＳが、入力インターフェイスを介して受信した遮断事象に応答して、前記ユーザプログラムに対してシャットダウンを指示するとともに、前記ユーザプログラムがシャットダウンされたことを示す条件が成立すると、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始するステップと、
　前記リアルタイムＯＳが、前記シャットダウン準備処理の開始後に、前記ハイパーバイザを介して構成される論理的なネットワークを通じて、前記汎用ＯＳに対してシャットダウンを指示するステップと、
　前記リアルタイムＯＳが、前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記ハイパーバイザを介して前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して前記制御装置の電源を遮断するステップとを備える、制御方法。
　　【請求項８】
　予め用意されたユーザプログラムに従って設備または機械を制御するための環境を構築するリアルタイムオペレーティングシステム（ＯＳ）を含むプログラムであって、
　前記リアルタイムＯＳは、汎用ＯＳとともに１または複数のプロセッサを含むハードウェアリソースを管理するハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して並列的に実行され、
　前記プログラムはコンピュータに
　　入力インターフェイスを介して受信した遮断事象に応答して、前記ユーザプログラムに対してシャットダウンを指示するとともに、前記ユーザプログラムがシャットダウンされたことを示す条件が成立すると、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始するステップと、
　　前記シャットダウン準備処理の開始後に、前記ハイパーバイザを介して構成される論理的なネットワークを通じて、前記汎用ＯＳに対してシャットダウンを指示するステップと、
　　前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記ハイパーバイザを介して前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して電源を遮断するステップとを実行させる、プログラム。」 
  
第４　引用文献、引用発明等 
１．引用文献１について 
（１）原査定の拒絶理由に引用された引用文献１には、図面とともに次の事項が記載されている。（当審注：下線は、参考のために当審で付与したものである。以下、同様。） 
「【０００１】
【発明の属する技術分野】この発明は、産業用のマルチＣＰＵ装置に関し、特に、汎用ＯＳを搭載したマスタＣＰＵブロックと、リアルタイムＯＳを搭載したスレーブＣＰＵブロックとを備える場合に適したマルチＣＰＵ装置である。
【０００２】
【従来の技術】　マルチＣＰＵ装置を図５、６に示す。図５に示す
マルチＣＰＵ装置３０内には、電源１８を設けて
この電源１８には、マスタ側１とスレーブ側１９とを接続している
【０００３】
上記マスタ側１は、ユーザーが操作する部分で、ユーザーインターフェイスに適した汎用ＯＳを搭載したマスタＣＰＵブロック２を備え
このマスタＣＰＵブロック２は、ＣＰＵ３と、ＲＯＭ４と、ＲＡＭ５とからなり、記憶手段６と、キーボードやマウス等の入力装置７と、モニター８とを接続し
また、上記マスタ側１には、上記マスタＣＰＵブロック２に接続したバス９を備えている。このバス９は、その一端に共有メモリ２０を接続し、マスタＣＰＵブロック２と共有メモリ２０との間で信号を伝達できるようにしている
【０００４】
一方、スレーブ側１９は、生産装置などの制御対象機器５０を制御する部分で、スレーブＣＰＵブロック１２を備え
このスレーブＣＰＵブロック１２には、制御系に適したリアルタイム性のあるリアルタイムＯＳを搭載し
また、スレーブＣＰＵブロック１２は、ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５とからなり、バス１１に接続し
このバス１１には、制御機能ブロック１６、１７を接続し
このようにしたバス１１の一端を上記共有メモリ２０に接続し
この共有メモリ２０とは、マスタ側１、スレーブ側１９のそれぞれのＣＰＵブロック２、１２がバス９、１１を介してアクセスできるメモリのことである
したがって、この共有メモリ２０を介して、マスタ側１のマスタＣＰＵブロック２とスレーブ側１９のスレーブＣＰＵブロック１２間で、信号の伝達ができるようにしてる
【０００５】
上記制御機能ブロック１６、１７は、例えば、接点入出力や、アナログデジタルコンバータ（以下ＡＤＣという）、デジタルアナログコンバータ（以下ＤＡＣという）等の機能を備え
この制御機能ブロック１６、１７には、直接上記制御対象機器５０を接続し
そして、上記制御機能ブロック１６、１７は、スレーブＣＰＵブロック１２の信号に基づいて制御対象機器５０を制御する
【０００６】次に、このマルチＣＰＵ装置３０によって、制御対象機器５０を制御する方法を説明する。まず、マルチＣＰＵ装置３０を立ち上げると、ＲＯＭ１４にあらかじめ格納した起動プログラムによって、
マスタ側１の記憶手段６に記憶した制御プログラムが、
スレーブＣＰＵブロック１２のＲＡＭ１５にダウンロードされ
ダウンロードされる上記制御プログラムは、制御機能ブロック１６、１７の機能および動作タイミングを制御するプログラムである
このように上記制御プログラムをＲＡＭ１５にダウンロードすると、ＣＰＵ１３が、ダウンロードした制御プログラムに基づいて、制御機能ブロック１６、１７を制御する
「【００１８】
【発明の実施の形態】図１〜図３に示すこの実施例は、
マルチＣＰＵ装置１０の内部に、ＵＰＳ２４を備え
このＵＰＳ２４は、マスタ側１のマスタＣＰＵブロック２とスレーブ側１９のスレーブＣＰＵブロック１２とに接続し
このＵＰＳ２４は、
バッテリと、停電感知回路と、リアルタイムＯＳインターフェイスとを備え
そして、このＵＰＳ２４は、通常、外部の給電回路２１から入力されたＡＣ電流をＤＣ電流に変換して、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へ供給し
また、停電になってＡＣ電流の供給がなくなった場合には、ＵＰＳ２４内のバッテリが、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へＤＣ電流の供給を行なうようにしている
【００１９】さらに、このような
ＵＰＳ２４は、リアルタイムＯＳインターフェイスによって、ＵＰＳ２４とスレーブＣＰＵブロック１２に搭載したリアルタイムＯＳとの間で、信号のやり取りをできるようにしている
スレーブ側１９には、
制御機能ブロック１６、１７とスレーブＣＰＵブロック１２とを接続するバス１１を備え、このバス１１には、スイッチＳを設け
このスイッチＳによって、上記制御機能ブロック１６、１７とマスタＣＰＵブロック２およびスレーブＣＰＵブロック１２との間を、接続したり、遮断したりする。
【００２０】また、
スレーブＣＰＵブロック１２には、リアルタイムＯＳを搭載し、このリアルタイムＯＳには、停電時に、マスタＣＰＵブロック２に搭載された汎用ＯＳをシャットダウンするプログラムを付加し
さらに、リアルタイムＯＳには、停電時に、バス１１上のスイッチＳを切って、制御機能ブロック１６、１７をＣＰＵブロック１、１２から切り離すようにするプログラムも備えている
【００２１】一方、
マスタＣＰＵブロック２には、汎用ＯＳを搭載し
この汎用ＯＳは、シャットダウンが終了すると、終了信号を出力するようにしている
【００２２】また、上記マルチＣＰＵ装置１０を複数用いて、生産ラインなどを構成する場合を図３に示す。この場合、マルチＣＰＵ装置１０内意の電源２３とＵＰＳ２４には、給電回路２１を直接接続している。このように接続した
各マルチＣＰＵ装置１０が、正常に作動して、制御対象機器５０を制御する動作は従来のマルチＣＰＵ装置３０と同様である
【００２３】一方、停電時など、給電回路２１からの電流が供給されない場合には、マルチＣＰＵ装置１０は、図２のフローチャートにしたがって動作し、リアルタイムＯＳが汎用ＯＳをシャットダウンする。次に、図２に示すフローチャートにしたがって、
停電時に汎用ＯＳのシャットダウンを行なうフロー
ステップ１は、停電になり、給電回路２１からの電流供給が止まった状態である
ステップ２では、ＵＰＳ２４の停電感知回路が、ＡＣ電流の入力がないことから、停電を感知する
ステップ３で、ＵＰＳ２４は、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へバッテリ電流を供給する
【００２４】
ステップ４では、ＵＰＳ２４が、リアルタイムＯＳインターフェイスを介して、停電感知信号をリアルタイムＯＳへ出力する
ステップ５では、リアルタイムＯＳが停電を検出する
ステップ６では、停電を検出したリアルタイムＯＳが、バス１１上のスイッチＳを切る
この時点で、制御機能ブロック１６、１７は、マスタＣＰＵブロック２およびスレーブＣＰＵブロック１２から遮断される
【００２５】
ステップ７では、リアルタイムＯＳが、汎用ＯＳをシャットダウンするプログラムを起動して、汎用ＯＳにシャットダウン指令を出力する
ステップ８では、上記指令にもとづいて汎用ＯＳがシャットダウンを実行する
ステップ９で、リアルタイムＯＳは、汎用ＯＳがシャットダウンを終了したかどうかを判断する
汎用ＯＳのシャットダウン動作中、汎用ＯＳからリアルタイムＯＳへ、シャットダウン動作が継続中であるという信号が出力され
この場合に、リアルタイムＯＳは、シャットダウンが終了するのを待機している
【００２６】
シャットダウンが終了して、シャットダウン終了信号が出力されると、ステップ１０へ進み、リアルタイムＯＳは、その終了を検出する
そして、ステップ１１では、リアルタイムＯＳが、ＵＰＳ２４にバッテリからの電流供給を停止するように信号を出力し、リアルタイムＯＳ自身もシャットダウンする
これにより、ステップ１２で、システム全体が、パワーオフ状態となる
【００２７】
このように、マルチＣＰＵ装置１０内部に備えたＵＰＳ２４が、停電を感知すると、リアルタイムＯＳが、自動的に、汎用ＯＳをシャットダウンする
したがって、オペレータがマルチＣＰＵ装置１０を操作する必要がない
このように、リアルタイムＯＳが汎用ＯＳを自動的にシャットダウンするので、汎用ＯＳのデータを確実に保存できる
「【００３４】なお、上記実施例では、バス９と共有メモリ２０とバス１１とを介して、スレーブ側１９のＲＡＭ１５に制御プログラムをマスタ側１からダウンロードするようにしている。このようにすると、制御プログラムを変更する場合にも、マスタ側１から新しい制御プログラムをダウンロードして、ＲＡＭ１５に設定できる。このため、制御プログラムの変更が容易である。ただし、
制御プログラムをマスタ側１からダウンロードするのではなく、スレーブ側１９のＲＯＭに設定しておくようにしてもかまわない
（２）上記記載事項、特に下線部によれば、引用文献１には、次の技術的事項が記載されているものと認められる。
（ａ１）従来のマルチＣＰＵ装置３０内には、電源１８を設け、この電源１８には、マスタ側１とスレーブ側１９とを接続している（【０００２】）
（ａ２）上記マスタ側１は、ユーザーが操作する部分で、ユーザーインターフェイスに適した汎用ＯＳを搭載したマスタＣＰＵブロック２を備え、このマスタＣＰＵブロック２は、ＣＰＵ３と、ＲＯＭ４と、ＲＡＭ５とからなり、記憶手段６と、キーボードやマウス等の入力装置７と、モニター８とを接続し、また、上記マスタ側１には、上記マスタＣＰＵブロック２に接続したバス９を備えている。このバス９は、その一端に共有メモリ２０を接続し、マスタＣＰＵブロック２と共有メモリ２０との間で信号を伝達できるようにしている（【０００３】）
（ａ３）一方、スレーブ側１９は、生産装置などの制御対象機器５０を制御する部分で、スレーブＣＰＵブロック１２を備え、このスレーブＣＰＵブロック１２には、制御系に適したリアルタイム性のあるリアルタイムＯＳを搭載し、また、スレーブＣＰＵブロック１２は、ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５とからなり、バス１１に接続し、このバス１１には、制御機能ブロック１６、１７を接続し、このようにしたバス１１の一端を上記共有メモリ２０に接続し、この共有メモリ２０とは、マスタ側１、スレーブ側１９のそれぞれのＣＰＵブロック２、１２がバス９、１１を介してアクセスできるメモリのことであり、したがって、この共有メモリ２０を介して、マスタ側１のマスタＣＰＵブロック２とスレーブ側１９のスレーブＣＰＵブロック１２間で、信号の伝達ができるようにしている（【０００４】）
（ａ４）上記制御機能ブロック１６、１７は、例えば、接点入出力や、アナログデジタルコンバータ（以下ＡＤＣという）、デジタルアナログコンバータ（以下ＤＡＣという）等の機能を備え、この制御機能ブロック１６、１７には、直接上記制御対象機器５０を接続し、そして、上記制御機能ブロック１６、１７は、スレーブＣＰＵブロック１２の信号に基づいて制御対象機器５０を制御する（【０００５】）
（ａ５）マスタ側１の記憶手段６に記憶した制御プログラムが、スレーブＣＰＵブロック１２のＲＡＭ１５にダウンロードされ、ダウンロードされる上記制御プログラムは、制御機能ブロック１６、１７の機能および動作タイミングを制御するプログラムであり、このように上記制御プログラムをＲＡＭ１５にダウンロードすると、ＣＰＵ１３が、ダウンロードした制御プログラムに基づいて、制御機能ブロック１６、１７を制御する（【０００６】）
（ｂ１）マルチＣＰＵ装置１０の内部に、ＵＰＳ２４を備え、このＵＰＳ２４は、マスタ側１のマスタＣＰＵブロック２とスレーブ側１９のスレーブＣＰＵブロック１２とに接続し、このＵＰＳ２４は、バッテリと、停電感知回路と、リアルタイムＯＳインターフェイスとを備え、そして、このＵＰＳ２４は、通常、外部の給電回路２１から入力されたＡＣ電流をＤＣ電流に変換して、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へ供給し、また、停電になってＡＣ電流の供給がなくなった場合には、ＵＰＳ２４内のバッテリが、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へＤＣ電流の供給を行なうようにしている（【００１８】）
（ｂ２）ＵＰＳ２４は、リアルタイムＯＳインターフェイスによって、ＵＰＳ２４とスレーブＣＰＵブロック１２に搭載したリアルタイムＯＳとの間で、信号のやり取りをできるようにしている（【００１９】）
（ｂ３）スレーブ側１９には、制御機能ブロック１６、１７とスレーブＣＰＵブロック１２とを接続するバス１１を備え、このバス１１には、スイッチＳを設け、このスイッチＳによって、上記制御機能ブロック１６、１７とマスタＣＰＵブロック２およびスレーブＣＰＵブロック１２との間を、接続したり、遮断したりする（【００１９】）
（ｂ４）スレーブＣＰＵブロック１２には、リアルタイムＯＳを搭載し、このリアルタイムＯＳには、停電時に、マスタＣＰＵブロック２に搭載された汎用ＯＳをシャットダウンするプログラムを付加し、さらに、リアルタイムＯＳには、停電時に、バス１１上のスイッチＳを切って、制御機能ブロック１６、１７をＣＰＵブロック１、１２から切り離すようにするプログラムも備えている（【００２０】）
（ｂ５）マスタＣＰＵブロック２には、汎用ＯＳを搭載し、この汎用ＯＳは、シャットダウンが終了すると、終了信号を出力するようにしている（【００２１】）
（ｂ６）各マルチＣＰＵ装置１０が、正常に作動して、制御対象機器５０を制御する動作は従来のマルチＣＰＵ装置３０と同様である（【００２２】）
（ｃ）停電時に汎用ＯＳのシャットダウンを行なうフローは、次のとおり
（ｃ１）ステップ１は、停電になり、給電回路２１からの電流供給が止まった状態である（【００２３】）
（ｃ２）ステップ２では、ＵＰＳ２４の停電感知回路が、ＡＣ電流の入力がないことから、停電を感知する（【００２３】）
（ｃ３）ステップ３で、ＵＰＳ２４は、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２へバッテリ電流を供給する（【００２３】）
（ｃ４）ステップ４では、ＵＰＳ２４が、リアルタイムＯＳインターフェイスを介して、停電感知信号をリアルタイムＯＳへ出力する（【００２４】）
（ｃ５）ステップ５では、リアルタイムＯＳが停電を検出する（【００２４】）
（ｃ６）ステップ６では、停電を検出したリアルタイムＯＳが、バス１１上のスイッチＳを切る、この時点で、制御機能ブロック１６、１７は、マスタＣＰＵブロック２およびスレーブＣＰＵブロック１２から遮断される（【００２４】）
（ｃ７）ステップ７では、リアルタイムＯＳが、汎用ＯＳをシャットダウンするプログラムを起動して、汎用ＯＳにシャットダウン指令を出力する（【００２５】）
（ｃ８）ステップ８では、上記指令にもとづいて汎用ＯＳがシャットダウンを実行する（【００２５】）
（ｃ９）ステップ９で、リアルタイムＯＳは、汎用ＯＳがシャットダウンを終了したかどうかを判断する、汎用ＯＳのシャットダウン動作中、汎用ＯＳからリアルタイムＯＳへ、シャットダウン動作が継続中であるという信号が出力され、この場合に、リアルタイムＯＳは、シャットダウンが終了するのを待機している（【００２５】）
（ｃ１０）シャットダウンが終了して、シャットダウン終了信号が出力されると、ステップ１０へ進み、リアルタイムＯＳは、その終了を検出する（【００２６】）
（ｃ１１）そして、ステップ１１では、リアルタイムＯＳが、ＵＰＳ２４にバッテリからの電流供給を停止するように信号を出力し、リアルタイムＯＳ自身もシャットダウンする（【００２６】）
（ｃ１２）これにより、ステップ１２で、システム全体が、パワーオフ状態となる（【００２６】）
（ｃ１３）このように、マルチＣＰＵ装置１０内部に備えたＵＰＳ２４が、停電を感知すると、リアルタイムＯＳが、自動的に、汎用ＯＳをシャットダウンし、したがって、オペレータがマルチＣＰＵ装置１０を操作する必要がなく、このように、リアルタイムＯＳが汎用ＯＳを自動的にシャットダウンするので、汎用ＯＳのデータを確実に保存できる（【００２７】）
（ｄ）制御プログラムをマスタ側１からダウンロードするのではなく、スレーブ側１９のＲＯＭに設定しておくようにしてもかまわない（【００３４】）
（３）上記（１）、（２）から、引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。 
〈引用発明〉
「ＵＰＳ２４、マスタ側１とスレーブ側１９とを備えたマルチＣＰＵ装置であって、
　マスタ側１は、ＣＰＵ３と、ＲＯＭ４と、ＲＡＭ５とからなるマスタＣＰＵブロック２とバス９を備え、マスタＣＰＵブロック２には、ユーザーインターフェイスに適した汎用ＯＳが搭載され、
　スレーブ側１９は、生産装置などの制御対象機器５０を制御する部分で、ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５とからなるスレーブＣＰＵブロック１２、バス１１、制御機能ブロック１６、１７を備え、スレーブＣＰＵブロック１２には、制御系に適したリアルタイム性のあるリアルタイムＯＳが搭載され、ＣＰＵ１３が、ＲＡＭ１５にダウンロードした制御プログラムに基づいて、制御対象機器５０を制御する制御機能ブロック１６、１７を制御し、
　バス１１、共有メモリ２０を介して、マスタＣＰＵブロック２とスレーブＣＰＵブロック１２間で、信号の伝達ができ、
　ＵＰＳ２４は、リアルタイムＯＳインターフェイスによって、リアルタイムＯＳとの間で、信号のやり取りをできるようになっており、
　リアルタイムＯＳは、バス１１上のスイッチＳを切って、制御機能ブロック１６、１７をＣＰＵブロック１、１２から切り離すようにするプログラム及び汎用ＯＳをシャットダウンするプログラムを備え、
　ＵＰＳ２４の停電感知回路が停電を感知した場合には、ＵＰＳ２４内のバッテリからＤＣ電流をマスタＣＰＵブロック２およびスレーブＣＰＵブロック１２へ出力するとともに、リアルタイムＯＳインターフェイスがリアルタイムＯＳに停電感知信号を出力し、
　停電を検出したリアルタイムＯＳが、バス１１上のスイッチＳを切り、制御機能ブロック１６、１７は、マスタＣＰＵブロック２およびスレーブＣＰＵブロック１２から遮断され、リアルタイムＯＳが、汎用ＯＳをシャットダウンするプログラムを起動して、汎用ＯＳにシャットダウン指令を出力し、上記指令にもとづいて汎用ＯＳがシャットダウンを実行し、
　汎用ＯＳのシャットダウン動作中、汎用ＯＳからリアルタイムＯＳへ、シャットダウン動作が継続中であるという信号が出力され、リアルタイムＯＳは、シャットダウンが終了するのを待機し、
　汎用ＯＳのシャットダウンが終了して、シャットダウン終了信号が出力されると、リアルタイムＯＳは、その終了を検出し、ＵＰＳ２４にバッテリからの電流供給を停止するように信号を出力し、リアルタイムＯＳ自身もシャットダウンし、システム全体が、パワーオフ状態となることを特徴とするマルチＣＰＵ装置。」
２．引用文献２について 
　原査定の拒絶理由に引用された引用文献２には、図面とともに次の事項が記載されている。
「【００１０】この実施例の
コンピュータシステムにおいて、停電が発生した場合の処理
無停電電源装置１８は、電源が切れたことを制御装置２２に信号ライン２４を介して知らせる。
制御装置２２は、信号ライン２６により停電をコンピュータ装置１０に知らせる。
コンピュータ装置１０では、内蔵された停電処理用のデータ退避プログラムが作動し、現在処理中のデータを磁気記憶装置１６に格納し、コンピュータ装置１０のシステムを立ち下げる。この処理が終了すると、コンピュータ装置１０から、信号ライン２７を通して制御装置２２に、処理中のデータを退避する停電処理が終了したことを知らせる。この後、制御装置２２から上記無停電電源装置１８へ、信号ライン２５を介して、給電停止信号が送られ、この無停電電源装置１８内のバッテリーからコンピュータ装置１０および制御装置２２への給電が停止し、停電時の処理が終了する。
【００１１】また、上記処理に際して、制御装置２２がコンピュータ装置１０からのデータ退避処理終了通知が確認できない場合に備え、
一定時間を経ても上記終了信号がこない場合は、制御装置２２は自動的に無停電電源装置１８へ、給電停止信号を送るようにしても良い。
３．引用文献３について 
　原査定の拒絶理由に引用された引用文献３には、図面とともに次の事項が記載されている。
「【００１３】
オペレーティングシステム４は、コンピュータが動作する場合の基本ソフトウェアであり、電源オン／オフインタフェース部４１、シャットダウン処理部４２を備えている。電源オン／オフインタフェース部４１は、オペレーティングシステム４のカーネルに設けられ、電源のオン／オフ状態を示すためのフラグ４１ａを備え、電源制御部３からの割込み信号ＮＭＩを受けて、そのフラグ４１ａをオフ状態とする機能を備えている。また、シャットダウン処理部４２は、オペレーティングシステム４が有するシャットダウン機能によるシャットダウン処理を実行するものである。
【００１４】
起動指示部（以下、スイッチオフ検出用アプリケーションという）５は、所定時間間隔で電源オン／オフインタフェース部４１のフラグ４１ａの状態のポーリングを行い、フラグ４１ａがオフ状態であった場合は、シャットダウン処理部４２に対してオフ通知を行う
【００１５】次に、このように構成された電源断処理システムの動作について説明する。先ず、システム起動時、オペレーティングシステム４は、電源制御部３が取り付けられているかを判定し、電源制御部３が取り付けられていた場合は、外部電源装置１に関する機能を有効とする。即ち、
電源制御部３から割込み信号ＮＭＩが上がってきた場合は電源オン／オフインタフェース部４１のフラグ４１ａをオフ状態とし、このフラグ４１ａのオフ状態によるスイッチオフ検出用アプリケーション５の通知によってシャットダウン処理を行う処理を行う機能を有効とする。
４．引用文献４について 
　原査定の拒絶理由に引用された引用文献４には、図面とともに次の事項が記載されている。
「　　　　　技術分野
［０００１］　本発明は、情報処理装置、情報処理装置の制御方法、仮想マシン制御プログラム及び情報処理システムに関する。
  　　　　　背景技術
［０００２］　
仮想化システムは、１台の物理マシン上に仮想マシンと呼ばれる環境を複数用意することができる。この仮想マシンは、例えばハイパーバイザなど仮想化プログラムにより管理される仮想領域で動作する。
［０００３］　また、仮想化システムを実行するサーバは、停電に備えてサーバの電源を無停電電源装置（ＵＰＳ：Uninterruptible　Power　Supply）に接続する。そして、サーバは、停電時にＵＰＳのバッテリから電力を確保し、仮想化システムをシャットダウンする。
［０００４］　図１７を用いて、従来技術に係る仮想化システムにおけるシャットダウン処理動作について説明する。図１７は、従来技術に係る仮想化システムにおけるシャットダウン処理動作を示す図である。図１７に示すように、停電が発生した場合、ＵＰＳは、停電を検出し（ステップＳ９０１）、バッテリで電力を供給する（ステップＳ９０２）。
［０００５］　また、サーバは、所定の時間待機して、仮想化システムのシャットダウン処理を実行するか否かを判定する（ステップＳ９０３）。そして、サーバは、所定の待機時間が経過した場合、仮想化システムのシャットダウン処理を開始する（ステップＳ９０４）。ここで、サーバでは、ゲストＯＳを終了し、アプリケーションを終了してから仮想化プログラムを終了させる。このような処理には、通常数分を要する。ＵＰＳは、その間電力を供給し続けた後、出力をオフにする（ステップＳ９０５）。
［０００６］　また、停電から復旧した場合には、ＵＰＳは、出力をオンにする（ステップＳ９０６）。そして、サーバは、ＢＩＯＳ（Basic　Input/Output　System）を起動し（ステップＳ９０７）、仮想化システムを再起動させる（ステップＳ９０８）。
［０００７］　このように、サーバは、仮想化システムをシャットダウンすることで、仮想マシンの状態を自動的に保存し、仮想マシンの処理を停止する。また、サーバは、仮想化システムを再起動することで、保存されていた仮想マシンの状態が復元され、仮想マシンを自動的に起動する。」
 
「［００１８］［実施例１に係る情報処理システムの構成］
　図１は、実施例１に係る情報処理システムの構成の一例を示す図である。図１に示すように、実施例１に係る情報処理システム１は、ハブ２、ＵＰＳ（Uninterruptible　Power　Supply）装置３、共有ストレージ４、サーバ１０、サーバ２０を有する。なお、後述するように、サーバ１０とサーバ２０とは、サーバ仮想化技術を適用したサーバである。
［００１９］　ハブ２は、サーバ１０とサーバ２０とを互いに通信可能に接続する。ＵＰＳ装置３は、通常時にはサーバ２０、ハブ２、共有ストレージ４に電力を供給するとともに、停電時には内蔵するバッテリからハブ２、共有ストレージ４、サーバ２０に予備の電力を供給する。
［００２０］　サーバ１０は、電池付電源１１、ハードウェア１２を有する。電池付電源１１は、通常時にはサーバ１０に電力を供給する。また、電池付電源１１は、停電検出回路を有しており、停電の発生を検出した場合、内蔵するバッテリから予備の電力をサーバ１０に供給する。なお、電池付電源１１が有するバッテリ容量は、ＵＰＳ３が有するバッテリ容量と比較して小さい。
［００２１］　
ハードウェア１２は、例えば、ＣＰＵ（Central　Processing　Unit）とメインメモリとを含み、複数の仮想マシンを動作させる。図１に示す例では、サーバ１０は、ハードウェア１２上で機能する仮想化プログラム１３により、仮想マシン（ＶＭ：Virtual　Machine）１４とＶＭ１５とを動作させている。なお、このＶＭ１４は、ゲストＯＳ（Operating　System）１４ａとアプリ１４ｂとを動作させており、ＶＭ１５は、ゲストＯＳ１５ａとアプリ１５ｂとを動作させている。
［００２２］　また、
仮想化プログラム１３は、退避部１３ａと停止部１３ｂとを有し、停電時に仮想化システムのシャットダウンを制御する。退避部１３ａは、停電時に、共有ストレージにゲストＯＳ情報とアプリ情報を退避する。
退避部１３ａは、無停電電源装置を有する退避用の他装置に、仮想マシンに割り当てられたメモリが記憶する情報と該仮想マシンに割り当てられたレジスタが記憶する情報とを含む仮想マシン情報を退避させる。停止部１３ｂは、仮想マシン情報の退避が終了した場合に、仮想マシンを停止する。
　
５．その他の文献について
　令和２年７月８日付け補正の却下の決定において、周知技術を示す文献として引用された特開２０１５−３５１７５号公報（以下、「引用文献５」という。）には、図面とともに次の事項が記載されている。
「【発明を実施するための形態】
【００１２】
　以下、本実施形態について、図面を参照しながら詳細に説明する。
　図２Ａおよび図２Ｂを参照して、本実施形態におけるサーバの停電時の処理及び復電時の処理の例を説明する。
図２Ａは、仮想システムを一括して停止する処理の例を説明する図である。図２Ａにおいて、サーバ２００とＵＰＳ２１０とは、ＬＡＮケーブルで接続されている。サーバ２００は、パーティション２０１（２０１−１〜２０１−ｎ）及びＳＣＦ２２０を含む。パーティションは、１台以上のシステムボードを有し、複数のドメインを動作させる。ＳＣＦ２２０は、サービスプロセッサであり、電源投入や電源切断、ハードウェアの故障監視を行う。ＳＣＦ２２０は、データベース２２１、格納部２２２、制御部２２３を備える。
パーティション内には、１つのコントロールドメイン２０２と複数のゲストドメイン２０３（２０３−１〜２０３―ｍ）と、Ｈｙｐｅｒｖｉｓｏｒ２０５とが含まれる。コントロールドメイン２０２は、指示部２０４を有する。Ｈｙｐｅｒｖｉｓｏｒ２０５は、パーティションのドメインの制御及び管理を行うファームウェアである。
【００１３】
　以下に、停電発生時の仮想システムを一括停止する処理を順に説明する。
（１）停電が発生すると、ＵＰＳ２１０への電力供給が停止される。（停電）
（２）
ＵＰＳ２１０は、サーバ２００の指示部２０４に対して停電が発生したことを通知する。（通知）
（３）
指示部２０４は、停電が発生したことをＳＣＦ２２０に通知する。（通知）
（４）
格納部２２２は、停電が発生したことを表すエラー情報をデータベース２２１に格納する。（格納）
（５）
制御部２２３は、各パーティションのＨｙｐｅｒｖｉｓｏｒ２０５に対して全ドメインの稼動状態に関する情報の取得及び全ドメインへのシャットダウン要求を出力する。（シャットダウン）
（６）
格納部２２２は、取得した全ドメインの稼動状態に関する情報をデータベース２２１に格納する。（格納）
（７）
制御部２２３は、全パーティションの電源切断を実施する。（電源切断）
（８）一定時間経過後、ＵＰＳ２１０は、ＳＣＦ２２０への電力供給を停止する。（電力供給停止）
（９）電力供給の停止により、ＳＣＦ２２０は停止する。（停止）
【００１４】
　図２Ａの（１）〜（９）の処理により、停電が発生しても、所定の手順を踏んだ電源切断処理が実行される。所定の手順を踏んだ電源の切断処理により、サーバ上のデータの破損や故障を防ぐことができる。なお、（８）における、一定時間は、（１）〜（７）の処が完了するのに十分な時間であればよい。」
「【００３１】
　図７は、サーバの電源を切断する処理の例を説明する図である。図７は、図２と同じものは、同一の番号を付している。
パーティション２０１は、Ｈｙｐｅｒｖｉｓｏｒ２０５及びシステムボード４０１を有する。パーティション２０１とＳＣＦ２２０とはＣＭＤパスで接続されており、双方向の通信を行う。ＳＣＦ２２０は、制御部２２３、ハード管理部２４１、判定部２３１、データベース２２１を有する。
【００３２】
　
サーバの電源を切断する処理では、
判定部２３１は、パーティションの電源切断を制御部２２３に指示する。制御部２２３は、各パーティションのＨｙｐｅｒｖｉｓｏｒ２０５に対して
全ドメインへのシャットダウン要求を出力する。
Ｈｙｐｅｒｖｉｓｏｒ２０５は、全ドメインのシャットダウンが完了すると、処理が終了したことを制御部２３に通知する。全ドメインがシャットダウンすると、ハード管理部２４１は、
システムボード４０１の動作及び電源の停止などの処理を行う。
第５　対比・判断 
１．本願発明１について 
（１）対比 
ア．本願発明１と引用発明とを対比する。 
（ア）引用発明の「ＣＰＵ３と、ＲＯＭ４と、ＲＡＭ５」、「ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５」は、本願発明１の「１または複数のプロセッサを含むハードウェアリソース」に相当するといえる。 
（イ）引用発明は「ＣＰＵ１３が、ＲＡＭ１５にダウンロードした制御プログラムに基づいて、制御対象機器５０を制御する制御機能ブロック１６、１７を制御」しており、「ＲＡＭ１５にダウンロードした制御プログラム」は、本願発明１の「設備または機械の制御を実現するためのユーザプログラム」に相当するといえ、引用発明の「制御系に適したリアルタイム性のあるリアルタイムＯＳ」は、本願発明１の「設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳ」に相当するといえる。
　そうすると、本願発明１の「前記ハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して並列的に実行される、汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳ」と「それぞれのハードウェアリソースを利用して並列的に実行される、汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳ」である点では共通するといえる
（ウ）引用発明の「ＵＰＳ２４の停電感知回路が停電を感知した場合には、」「リアルタイムＯＳインターフェイスがリアルタイムＯＳに停電感知信号を出力」する構成は、本願発明１の「外部からの遮断事象を受信する入力インターフェイス」に相当するといえる。
（エ）引用発明の「リアルタイムＯＳ」が備える「バス１１上のスイッチＳを切って、制御機能ブロック１６、１７をＣＰＵブロック１、１２から切り離すようにするプログラム」により「停電を検出したリアルタイムＯＳが、バス１１上のスイッチＳを切り、制御機能ブロック１６、１７は、マスタＣＰＵブロック２およびスレーブＣＰＵブロック１２から遮断」する構成は、本願発明１の「リアルタイムＯＳ」が備える「前記遮断事象に応答して、前記ユーザプログラムに対してシャットダウンを指示するとともに、前記ユーザプログラムがシャットダウンされたことを示す条件が成立すると、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始する機能」と「前記遮断事象に応答して、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始する機能」である点では共通するといえる。
（オ）引用発明の「リアルタイムＯＳが、汎用ＯＳをシャットダウンするプログラムを起動して、汎用ＯＳにシャットダウン指令を出力」する構成は、本願発明１の「前記シャットダウン準備処理の開始後に、前記ハイパーバイザを介して構成される論理的なネットワークを通じて、前記汎用ＯＳに対してシャットダウンを指示する機能」と「前記シャットダウン準備処理の開始後に、前記汎用ＯＳに対してシャットダウンを指示する機能」である点では共通するといえる。 
（カ）引用発明の汎用ＯＳの「シャットダウンが終了して、シャットダウン終了信号が出力されると、リアルタイムＯＳは、その終了を検出し、ＵＰＳ２４にバッテリからの電流供給を停止するように信号を出力し、リアルタイムＯＳ自身もシャットダウンし、システム全体が、パワーオフ状態となる」構成は、本願発明１の「前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記ハイパーバイザを介して前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して前記制御装置の電源を遮断する機能」と、「前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して前記制御装置の電源を遮断する機能」である点では共通するといえる。
（キ）引用発明の「マルチＣＰＵ装置」は、後述する相違点を除き、本願発明１の「制御装置」に相当するといえる。
イ．したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。 
（一致点） 
「設備または機械を制御する制御装置であって、
　１または複数のプロセッサを含むハードウェアリソースと、
　それぞれのハードウェアリソースを利用して並列的に実行される、汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳと、
　外部からの遮断事象を受信する入力インターフェイスとを備え、
　前記リアルタイムＯＳは、
　前記遮断事象に応答して、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始する機能と、
　前記シャットダウン準備処理の開始後に、前記汎用ＯＳに対してシャットダウンを指示する機能と、
　前記汎用ＯＳからのシャットダウン完了の通知の受信を含む、予め定められた条件が満たされると、前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力した後に、前記リアルタイムＯＳのシャットダウンを完了して前記制御装置の電源を遮断する機能とを備える、制御装置。」 
（相違点１） 
　本願発明１では、「ハードウェアリソースを管理するハイパーバイザ」を備え、「汎用オペレーティングシステム（ＯＳ）と、前記設備または機械の制御を実現するためのユーザプログラムの実行環境を提供するリアルタイムＯＳ」は、「前記ハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して並列的に実行」されるものであり、「前記ハイパーバイザを介して前記制御装置に対する電源供給が停止されても問題ないことを通知する信号を出力」するのに対し、
　引用発明では、「ハードウェアリソースを管理するハイパーバイザ」を備えておらず、「汎用ＯＳ」は、「ＣＰＵ３と、ＲＯＭ４と、ＲＡＭ５」を利用して動作し、「リアルタイムＯＳ」は、「ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５」を利用して動作するものであって、「ハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して」動作するものではなく、「ハイパーバイザを介して」「電流供給を停止するように信号を出力」するものでもない点。 
（相違点２） 
　本願発明１では、「前記遮断事象に応答して、前記ユーザプログラムに対してシャットダウンを指示するとともに、前記ユーザプログラムがシャットダウンされたことを示す条件が成立すると、前記リアルタイムＯＳのシャットダウンに必要なシャットダウン準備処理を開始する機能」をリアルタイムＯＳが備えるのに対し、
　引用発明では、リアルタイムＯＳが、制御プログラムに対してシャットダウンを指示し、制御プログラムがシャットダウンされると、バス１１上のスイッチＳを切るような構成は特定されていない点。
  
（２）相違点についての判断 
　相違点１について検討する。
　上記引用文献４には、「仮想化システムは、１台の物理マシン上に仮想マシンと呼ばれる環境を複数用意することができる。この仮想マシンは、例えばハイパーバイザなど仮想化プログラムにより管理される仮想化領域で動作する。」（［０００２］）、「ハードウェア１２上で機能する仮想化プログラム１３により、仮想マシン（ＶＭ：Virtual　Machine）１４とＶＭ１５とを動作させている。なお、このＶＭ１４は、ゲストＯＳ（Operating　System）１４ａとアプリ１４ｂとを動作させており、ＶＭ１５は、ゲストＯＳ１５ａとアプリ１５ｂとを動作させている。」（［００２１］）、「仮想化プログラム１３は、退避部１３ａと停止部１３ｂとを有し、停電時に仮想化システムのシャットダウンを制御する。」（［００２１］）と記載されており、また、上記引用文献５には、「図２Ａは、仮想システムを一括して停止する処理の例を説明する図である。・・・パーティション内には、１つのコントロールドメイン２０２と複数のゲストドメイン２０３（２０３−１〜２０３―ｍ）と、Ｈｙｐｅｒｖｉｓｏｒ２０５とが含まれる。コントロールドメイン２０２は、指示部２０４を有する。Ｈｙｐｅｒｖｉｓｏｒ２０５は、パーティションのドメインの制御及び管理を行うファームウェアである。」（【００１２】）、「制御部２２３は、各パーティションのＨｙｐｅｒｖｉｓｏｒ２０５に対して全ドメインの稼動状態に関する情報の取得及び全ドメインへのシャットダウン要求を出力する。（シャットダウン）」（【００１３】（５））、「Ｈｙｐｅｒｖｉｓｏｒ２０５は、全ドメインのシャットダウンが完了すると、処理が終了したことを制御部２３に通知する。」（【００３２】）と記載されている。
　引用文献４、５に開示されるように、一般的な仮想環境においては、ハイパーバイザがリソースの管理を含めて主導的な役割を果たすものと認められ、ハイパーバイザ上で実行されるいずれかのＯＳが、ハイパーバイザを介して他のＯＳに対して何らかの指示などを行うような構成は記載も示唆もされていない。
　そうすると、引用発明を引用文献４、５に記載される仮想環境に適用した場合、ハイパーバイザがリソースを管理する仮想環境においては、引用発明のシャットダウン処理を実現するためのリアルタイムＯＳが担っていた処理をハイパーバイザが担うように実装するものと認められ、停電時におけるマルチＣＰＵ装置のシャットダウン処理のみを「リアルタイムＯＳ」が主体となって制御するようにするとは想定し難い。
　また、上記相違点１に係る本願発明１の構成は、他の引用文献に記載も示唆もなく、本願の出願前に当該技術分野における周知技術であったともいえない。 
　してみれば、引用発明において、「ハードウェアリソースを管理するハイパーバイザ」を備え、「汎用ＯＳ」、「リアルタイムＯＳ」は、「ハイパーバイザによって割り当てられるそれぞれの仮想的なハードウェアリソースを利用して」動作し、「ハイパーバイザを介して」「電流供給を停止するように信号を出力」するようにすること、すなわち、本願発明１の相違点１に係る構成とすることは、当業者が容易に想到し得たことであるとはいえない。
　したがって、他の相違点を検討するまでもなく、本願発明１は、当業者であっても引用発明、引用文献２−５に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。 
  
２．本願発明２−６について 
　本願発明２−６も、本願発明１と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２−５に記載された技術的事項に基づいて容易に発明できたものとはいえない。 
３．本願発明７、８について 
　本願発明７、８は、本願発明１と同様の構成を備えるものであるから，本願発明１と同様の理由により、当業者であっても、引用発明、引用文献２−５に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第６　むすび 
　以上のとおり、原査定の理由によって、本願を拒絶することはできない。
　他に本願を拒絶すべき理由を発見しない。 
　よって、結論のとおり審決する。