(57)【要約】  低温で製造可能なＳＩＴ型有機薄膜トランジスタ素子は有機半導体を用いた高速駆動可能な有機トランジスタとして期待されているが、ｏｆｆ電流を低減し十分かつ安定なｏｎ／ｏｆｆ比を得るために必要な微小チャネル構造を形成するのが困難であるという問題点があった。  本発明のＳＩＴ型有機薄膜トランジスタにおいてはゲート電極がワイヤー状の導電性材料が多数配置されてなる導電性層として形成され、ワイヤー間の空隙中のいずれの点においても最近接のワイヤーまでの距離が１００ｎｍ以下である、あるいはゲート電極間の半導体部（Ｂ）の長方形断面が短辺２０ｎｍ以上２００ｎｍ以下、長辺２μｍ以上の大きさを有する。これにより低温でかつ簡便、低コストに高速駆動性、高ｏｎ／ｏｆｆ比、高制御性を同時に有する有機薄膜トランジスタを得ることができる。
2007094164.tif 000002
【特許請求の範囲】
【請求項１】
順にソース電極、第一有機半導体層、ゲート電極層、第二有機半導体層、ドレイン電極が積層された有機薄膜トランジスタであって、
前記ゲート電極層は、複数のワイヤー状の導電性材料からなるゲート電極と、前記ワイヤー状の導電性材料間に設けられた有機半導体材料からなる半導体部（Ａ）とを有し、
前記ゲート電極層中のワイヤー状の導電性材料の分布の前記ソース電極に平行な面に対する投影図において、前記半導体部（Ａ）内のいずれの点においても最近接のワイヤー状の導電性材料までの距離が１００ｎｍ以下であることを特徴とする有機薄膜トランジスタ。
【請求項２】
前記ゲート電極を構成するワイヤー状の導電性材料の表面が、絶縁膜で覆われていることを特徴とする請求項１に記載の有機薄膜トランジスタ。
【請求項３】
ソース電極、及び前記ソース電極上に第一有機半導体層を順に形成する工程と、
液体分散媒中に前記ワイヤー状の導電性材料を分散させた分散液を作成する工程と、
前記分散液を前記第一有機半導体層の前記ソース電極を設けた面と反対側の面上に塗布する工程と、
加熱処理によって前記液体分散媒を除去することによりゲート電極を形成する工程と、
前記ゲート電極の前記第一有機半導体層側と反対側から全面に有機半導体材料を堆積させることにより、前記半導体部（Ａ）及び第二有機半導体層を形成する工程と、
前記第二有機半導体層上にドレイン電極を形成する工程と、
を有することを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。
【請求項４】
互いに対向するように設けられたソース電極及びドレイン電極と、前記ソース電極とドレイン電極間に挟まれるように設けられた中間層と、を有する有機薄膜トランジスタであって、
前記中間層は、前記ソース電極及びドレイン電極に接しないように設けられたゲート電極層と、前記ゲート電極層とソース電極間及び前記ゲート電極層とドレイン電極間の少なくとも一部に設けられた有機半導体材料からなる中間半導体部とを有し、
前記ゲート電極層は、ゲート電極と、ゲート電極層の一部をその厚み方向に貫通する直方体状の半導体部（Ｂ）とを有し、
前記半導体部（Ｂ）は前記ゲート電極層の面方向と平行な長方形断面を有し、前記長方形断面の短辺の長さが２０ｎｍ以上２００ｎｍ以下、長辺の長さが２μｍ以上であることを特徴とする有機薄膜トランジスタ。
【請求項５】
前記ゲート電極の表面が、絶縁膜で覆われていることを特徴とする請求項４に記載の有機薄膜トランジスタ。
【請求項６】
請求項４に記載の有機薄膜トランジスタの製造方法であって、
被堆積体に対して複数の繊維状材料を互いに平行となるように堆積させた後、全面にゲート電極材料を堆積し、更に前記ゲート電極材料が堆積された前記複数の繊維状材料を除去することにより前記ゲート電極を形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
【請求項７】
請求項４に記載の有機薄膜トランジスタの製造方法であって、
リソグラフィー法により前記ゲート電極を形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
【請求項８】
請求項５に記載の有機薄膜トランジスタの製造方法であって、
ソース電極上に下部絶縁膜材料、ゲート電極材料及び上部絶縁膜材料を堆積させた後、リソグラフィー法を行うことにより順に下部絶縁膜、ゲート電極及び上部絶縁膜からなる構造体を形成する工程と、
前記ゲート電極の前記下部絶縁膜及び上部絶縁膜に接していない表面上に絶縁膜を形成する工程と、
を有することを特徴とする有機薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体材料を活性層に用いた有機薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイやＥＬディスプレイなどの表示装置用の画素スイッチング素子として広く用いられている。また、近年では、同一基板上で画素アレイのドライバ回路をＴＦＴによって形成する例も増えている。従来、こうしたＴＦＴはアモルファスや多結晶のシリコンを用いてガラス基板上に作成されていた。しかし、こうしたシリコンを用いたＴＦＴの作成に用いられるＣＶＤ装置は非常に高額であり、ＴＦＴを用いた表示装置などの大面積化は製造コストの大幅な増加を伴うという問題点があった。【０００３】
また、アモルファスや多結晶のシリコンを成膜するプロセスは極めて高い温度で行われるため、基板として使用可能な材料が限られており、軽量な樹脂基板等が使用できないといった制限があった。【０００４】
こうした問題点を解決する手段として、有機物の半導体材料を用いたＴＦＴが提唱されている。有機物でＴＦＴを形成する際に用いる成膜方法である真空蒸着法や塗布法等は、大面積化が安価に実現可能であると共に、そのプロセス温度が低いことから基板として用いる材料を選択する際の制限が少ないといった利点を有しており、有機物を用いたＴＦＴの実用化が期待されている。実際、近年、有機物を用いたＴＦＴは盛んに報告されるようになっており、下記文献などに報告例がある。
・Ｆ．  Ｅｂｉｓａｗａ  ら著、ジャーナル  オブ  アプライド  フィジックス（Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）５４巻，３２５５頁，１９８３年
・Ａ．  Ａｓｓａｄｉ  ら著、アプライド  フィジックス  レター（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ）５３巻，１９５頁，１９８８年
・Ｇ．  Ｇｕｉｌｌａｕｄ  ら著、ケミカル  フィジックス  レター（Ｃｈｅｍｉｃａｌ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ）１６７巻，５０３頁，１９９０年
・Ｘ．  Ｐｅｎｇ  ら著、アプライド  フィジックス  レター（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ）５７巻，２０１３頁，１９９０年
・Ｇ．  Ｈｏｒｏｗｉｔｚ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）４１−４３巻，１１２７頁，１９９１年
・Ｓ．  Ｍｉｙａｕｃｈｉ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）４１−４３巻，１１５５頁，１９９１年
・Ｈ．  Ｆｕｃｈｉｇａｍｉ  ら著、アプライド  フィジックス  レター（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ）６３巻，１３７２頁，１９９３年
・Ｈ．  Ｋｏｅｚｕｋａ  ら著、アプライド  フィジックス  レター（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ）６２巻，１７９４頁，１９９３年
・Ｆ．  Ｇａｒｎｉｅｒ  ら著、サイエンス（Ｓｃｉｅｎｃｅ）２６５巻，１６８４頁，１９９４年
・Ａ．  Ｒ．  Ｂｒｏｗｎ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）６８巻，６５頁，１９９４年
・Ａ．  Ｄｏｄａｂａｌａｐｕｒ  ら著、サイエンス（Ｓｃｉｅｎｃｅ）２６８巻，２７０頁，１９９５年
・Ｔ．  Ｓｕｍｉｍｏｔｏ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）８６巻，２２５９頁，１９９７年
・Ｋ．  Ｋｕｄｏ  ら著、シン  ソリッド  フィルムズ（Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ）３３１巻，５１頁，１９９８年
・Ｋ．  Ｋｕｄｏ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）１１１−１１２巻，１１頁、２０００年
・Ｋ．  Ｋｕｄｏ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）１０２巻，９００頁，１９９９年
・特開２００３−１０１１０４号公報。【０００５】
こうした報告例の中では、ＴＦＴの有機化合物層に用いる有機物としては、共役系ポリマーやチオフェンなどの多量体（特開平８−２２８０３４号公報、特開平８−２２８０３５号公報、特開平９−２３２５８９号公報、特開平１０−１２５９２４号公報、特開平１０−１９０００１号公報）、金属フタロシアニン化合物（特開２０００−１７４２７７号公報）、ペンタセンなどの縮合芳香族炭化水素（特開平５−５５５６８号公報、特開２００１−９４１０７号公報）などが単体あるいは他の化合物との混合物の状態で用いられている。【０００６】
こうした有機物を用いたＴＦＴは、活性層を形成する有機半導体の有する易動度が無機半導体に比べて小さい為に高速駆動ができないという欠点を有していた。また、有機半導体は無機半導体に比べてキャリア濃度が小さいため、このことは低い易動度と相まって小さいｏｎ電流しか得られない原因となっていた。【０００７】
従来の無機半導体で多く用いられているＭＯＳ型構造においては、上記の問題点（低駆動速度）を解決する方法として、チャネル長を数百ｎｍ以下に短くすること、ｏｎ電流の不足を補うためゲート幅を広くすることが考えられる。この方法により駆動速度の改善が見込まれるものの、極端な短チャネル構造を精度良く広い幅で実現するには極めて高度なリソグラフィーを用いたプロセスが必要となり、ディスプレイデバイスへの適用を考えた場合には大きくコスト高となってしまう。【０００８】
これらの問題点を解決するため、図１に示したような有機半導体薄膜の膜厚がチャネル長となる静電誘導型トランジスタ（ＳＩＴ）構造が提案されている。このＳＩＴでは、一般的には支持基板１上にソース電極２とドレイン電極３が設けられ、このソース電極２とドレイン電極３間には有機半導体層８が挟持されている。この有機半導体層８中には、ソース電極２及びドレイン電極３のいずれにも接することがないようにゲート電極４が埋め込まれた構造を有している。【０００９】
このＳＩＴにおいては、ソース／ドレイン電極間、及びゲート電極に電圧を印加することによって、有機半導体層８の全体にわたってチャネル領域が形成される。このため、この例ではドレイン電極からソース電極の方向２１に向かってチャネル電流が流れ、有機半導体層８の厚さ２２がチャネル長となる。【００１０】
このようなＳＩＴにおいては、有機半導体材料の成膜は成膜条件により数Å単位での制御が可能である。また、ソース／ドレイン電極の有機半導体層８に接する全面を介してチャネル電流が流れるため、高精度な短チャネル構造を容易に幅広く作製することが可能で、大きなチャネル電流を有することができる。このため、ＳＩＴは有用な素子構造として開発が進められている。【００１１】
Ｋ．  Ｋｕｄｏ  ら著、シンセティック  メタルズ（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ）１０２巻，９００頁，１９９９年では有機半導体を活性層に用いるＳＩＴにおいて、薄く蒸着したアルミニウムの不連続膜をゲート電極として用いたＳＩＴが開示されている。【００１２】
ところで、前述のようにＳＩＴ構造素子はｏｎ時に大きな電流量が得られるが、同時にｏｆｆ電流の低減が難しく十分なｏｎ／ｏｆｆ比が得られないという問題点を有していた。この理由は、有機半導体を用いたＳＩＴ構造においてｏｆｆ時に電流を遮断できる領域がゲート電極近傍に限られてしまうために、ゲート電極から離れた領域ではｏｆｆ時においても電流が流れ続けてしまうためである。【００１３】
特開２００１−１８９４６６号公報及び特開２００５−０７９３５２号公報には、このようなｏｆｆ時においても電流が流れ続けてしまう原因として、有機半導体ではキャリアの易動度が低いため、十分なｏｎ電流値を得るには有機半導体中のドーパント濃度を高くする必要があるが、この場合、同じ電圧でも形成される空乏層の空乏長が小さくなることがその原因であると記載されている。しかしながら、有機半導体層に一切、ドーピング処理を行っていない場合でも同様の現象が見られており、その原因は今日に至っても未だ明らかではない。【００１４】
特開２００１−１８９４６６号公報、特開２００５−０７９３５２号公報及び特開２００４−０２３０７１号公報では、チャネル領域を層状のゲート電極間に設けた貫通孔として形成し、電荷の移動するチャネル領域をゲート電極間に形成された貫通孔内に制限し、その貫通孔の径を十分小さなものとすることにより、ｏｆｆ時に電流が流れることを防止している。具体的には、貫通孔の平均半径を１〜１０μｍ以下とすることでｏｆｆ電流値の低減を図っている。特に、特開２００１−１８９４６６号公報ではゲート電極の有する開口部は平均回転半径３０〜５０ｎｍが最も望ましいとしている。
【発明の開示】
【００１５】
特開２００１−１８９４６６号公報では、チャネル領域を層状のゲート電極間に高精度で形成するため、ゲート電極を作製するためのエッチングマスクとしてミクロ相分離構造を有する高分子膜を用いる方法が試みられている。しかしながら、この方法ではプロセスに適したミクロ相分離構造を有する高分子膜を調製するのは難しく、工程数も多く安価なプロセスとは言い難かった。
【００１６】
また、有機半導体層上でゲート電極のエッチングプロセスを実施する場合、有機半導体層に対するダメージが避けられず、良好な性能の素子を安定して得ることが困難であった。さらにミクロ相分離構造によって形成される貫通孔の径は分布を有するために、素子サイズが小さくなると径分布による特性バラつきが顕著となっていた。このため、ディスプレイのドライバ回路などの高速かつ均一な性能が求められる集積素子に用いるには制御性が低いという問題があった。
【００１７】
そこで、本願発明者らは前述の課題解決のため鋭意検討を重ねた結果、導電性のワイヤー状物質を分散配置して得られる網目状の導電性層をゲート電極として用いることで微小孔チャネルを有するＳＩＴ構造素子を安価に得られることを見出した。
【００１８】
また、こうして得られた素子は有機ＳＩＴ素子の高速駆動性と共に高いｏｎ／ｏｆｆ比を示すことを見出した。また、本願発明者らは、導電性層に形成されたスリット（直方体状の半導体部（Ｂ））をＳＩＴ素子の微小孔チャネルとして用いることでｏｎ電流、ｏｆｆ電流共に良好な制御性を有する有機ＳＩＴ素子が得られることを見出した。
【００１９】
すなわち、本発明の目的は低温、簡便、安価なプロセスで高い駆動速度、大きいｏｎ電流及び高ｏｎ／ｏｆｆ比を示す有機薄膜トランジスタを提供することにある。また、本発明の目的は低温プロセスにより高い駆動速度を有し、大きいｏｎ電流および十分抑制されたｏｆｆ電流を制御性良く得られる有機薄膜トランジスタを提供することにある。
【００２０】
上記課題を解決するため、本発明は以下の構成を有することを特徴とする。
１．順にソース電極、第一有機半導体層、ゲート電極層、第二有機半導体層、ドレイン電極が積層された有機薄膜トランジスタであって、
前記ゲート電極層は、複数のワイヤー状の導電性材料からなるゲート電極と、前記ワイヤー状の導電性材料間に設けられた有機半導体材料からなる半導体部（Ａ）とを有し、
前記ゲート電極層中のワイヤー状の導電性材料の分布の前記ソース電極に平行な面に対する投影図において、前記半導体部（Ａ）内のいずれの点においても最近接のワイヤー状の導電性材料までの距離が１００ｎｍ以下であることを特徴とする有機薄膜トランジスタ。
【００２１】
２．前記ゲート電極を構成するワイヤー状の導電性材料の表面が、絶縁膜で覆われていることを特徴とする上記１に記載の有機薄膜トランジスタ。
３．ソース電極、及び前記ソース電極上に第一有機半導体層を順に形成する工程と、
液体分散媒中に前記ワイヤー状の導電性材料を分散させた分散液を作成する工程と、
前記分散液を前記第一有機半導体層の前記ソース電極を設けた面と反対側の面上に塗布する工程と、
加熱処理によって前記液体分散媒を除去することによりゲート電極を形成する工程と、
前記ゲート電極の前記第一有機半導体層側と反対側から全面に有機半導体材料を堆積させることにより、前記半導体部（Ａ）及び第二有機半導体層を形成する工程と、
前記第二有機半導体層上にドレイン電極を形成する工程と、
を有することを特徴とする上記１に記載の有機薄膜トランジスタの製造方法。
【００２２】
４．互いに対向するように設けられたソース電極及びドレイン電極と、前記ソース電極とドレイン電極間に挟まれるように設けられた中間層と、を有する有機薄膜トランジスタであって、
前記中間層は、前記ソース電極及びドレイン電極に接しないように設けられたゲート電極層と、前記ゲート電極層とソース電極間及び前記ゲート電極層とドレイン電極間の少なくとも一部に設けられた有機半導体材料からなる中間半導体部とを有し、
前記ゲート電極層は、ゲート電極と、ゲート電極層の一部をその厚み方向に貫通する直方体状の半導体部（Ｂ）とを有し、
前記半導体部（Ｂ）は前記ゲート電極層の面方向と平行な長方形断面を有し、前記長方形断面の短辺の長さが２０ｎｍ以上２００ｎｍ以下、長辺の長さが２μｍ以上であることを特徴とする有機薄膜トランジスタ。
【００２３】
５．前記ゲート電極の表面が、絶縁膜で覆われていることを特徴とする上記４に記載の有機薄膜トランジスタ。
６．上記４に記載の有機薄膜トランジスタの製造方法であって、
被堆積体に対して複数の繊維状材料を互いに平行となるように堆積させた後、全面にゲート電極材料を堆積し、更に前記ゲート電極材料が堆積された前記複数の繊維状材料を除去することにより前記ゲート電極を形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
【００２４】
７．上記４に記載の有機薄膜トランジスタの製造方法であって、
リソグラフィー法により前記ゲート電極を形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
８．上記５に記載の有機薄膜トランジスタの製造方法であって、
ソース電極上に下部絶縁膜材料、ゲート電極材料及び上部絶縁膜材料を堆積させた後、リソグラフィー法を行うことにより順に下部絶縁膜、ゲート電極及び上部絶縁膜からなる構造体を形成する工程と、
前記ゲート電極の前記下部絶縁膜及び上部絶縁膜に接していない表面上に絶縁膜を形成する工程と、
を有することを特徴とする有機薄膜トランジスタの製造方法。
【００２５】
なお、本明細書において、「ゲート電極層」とはゲート電極と、有機半導体材料部分とから構成される層状の部分を表し、ゲート電極のみから構成されているわけではない。すなわち、ゲート電極がワイヤー状の導電性材料から構成される場合、この有機半導体材料部分はワイヤー状の導電性材料により形成される空隙内に充填された半導体部（Ａ）となる。
また、ゲート電極層がゲート電極と直方体状の部分から構成される場合、この直方体状の部分には有機半導体材料が充填され、半導体部（Ｂ）を構成する。
ゲート電極層は中間層中において、中間層をその厚み方向に垂直な方向に横切るように設けられている。
【００２６】
本発明により、縦型有機薄膜トランジスタにおいて、チャネル長が短く駆動速度が速いという利点を損なうことなく、簡便かつ低コストで、高いｏｎ／ｏｆｆ比と制御性を実現した有機薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【００２７】
【図１】従来の有機半導体を用いたＳＩＴ構造素子の断面図である。
【図２】本発明のＳＩＴ型有機薄膜トランジスタの断面図の一例である。
【図３】本発明のＳＩＴ型有機薄膜トランジスタの断面図の一例である。
【図４】本発明のＳＩＴ型有機薄膜トランジスタの断面図の一例である。
【図５】本発明のＳＩＴ型有機薄膜トランジスタの断面図の一例である。
【図６】正孔輸送層を有する場合の本発明の有機薄膜トランジスタの電極近傍の断面図である。
【図７】電子輸送層を有する場合の本発明の有機薄膜トランジスタの電極近傍の断面図である。
【図８】図２に示した本発明のＳＩＴ型有機薄膜トランジスタのゲート電極の上面図である。
【図９】図３に示した本発明のＳＩＴ型有機薄膜トランジスタのゲート電極の上面図である。
【図１０】最近接のワイヤー状の導電性材料までの距離が１００ｎｍ以下の状態を説明する図である。
【符号の説明】
【００２８】
１  支持基板
２  ソース電極
３  ドレイン電極
４  ゲート電極
５  下部絶縁膜層
６  上部絶縁膜層
７  側部絶縁膜層
８  有機半導体層
９ａ  半導体部（Ｂ）の長方形断面の短辺の長さ
９ｂ  半導体部（Ｂ）の長方形断面の長辺の長さ
１０  第一有機半導体層
１１  第二有機半導体層
１２  ワイヤー状導電性材料
１３  ゲート電極層
１４  正孔輸送層
１５  電子輸送層
２３  半導体部（Ａ）
２４  半導体部（Ｂ）
２１  電流の流れる方向
３１、３２、３３、３４、３５、３６、３７  ワイヤー状の導電性材料
４１  中間層
４２  中間半導体部
【発明を実施するための最良の形態】
【００２９】
（有機薄膜トランジスタの構造）
（１）第一実施形態
以下、本発明の第一実施形態の有機薄膜トランジスタの構造について述べる。
図２は、本発明のワイヤー状の導電性材料を用いてゲート電極を形成した、有機薄膜トランジスタの構造の一例を示したものである。この有機薄膜トランジスタでは、支持基板１上に形成されたソース電極２に接するように第一有機半導体層１０が形成されている。更に、その上にワイヤー状導電性材料１２をランダムに配置したゲート電極層１３が配置されている。更に、その上に第二有機半導体層１１、ドレイン電極３が順に積み重ねられて有機薄膜トランジスタを形成している。【００３０】
図８（ａ）はこのゲート電極層を上面から見た図を表したものである。図８（ｂ）は図８（ａ）のゲート電極層の点線で囲まれた部分を拡大した図である。ゲート電極層１３内の各ワイヤー状導電性材料１２は、互いに１本又は複数本の隣接するワイヤー状導電性材料１２と接することにより間隙を形成している。また、本実施形態においては、各ワイヤー状導電性材料は接しているため、一部のワイヤー状導電性材料に電圧を印加することにより全てのワイヤー状導電性材料に電圧が印加されることとなる。このため、このワイヤー状導電性材料の集合体がゲート電極に相当する。【００３１】
これらワイヤー状導電性材料１２間の空隙は有機半導体材料で隙間無く満たされて半導体部（Ａ）２３を構成している。また、ゲート電極層中のワイヤー状の導電性材料の分布の、ソース電極に平行な面に対する投影図において、半導体部（Ａ）に相当する部分内のいずれの点においても最近接のワイヤー状導電性材料までの距離が１００ｎｍ以下である。すなわち、空隙（半導体部（Ａ）に相当する部分）中に中心を有する半径１００ｎｍの円は必ずワイヤー状導電性材料を円内部か円周上に含む構造を有している。【００３２】
より詳細に説明すると、「半導体部（Ａ）内のいずれの点においても最近接のワイヤー状の導電性材料までの距離が１００ｎｍ以下」であるか否かは以下のようにして判定できる。まず、ゲート電極層中のワイヤー状の導電性材料の分布の、ソース電極に平行な面に対する投影図を得る。図１０は、この投影図の一例を表す図である。この投影図において、半導体部（Ａ）２３中の何れの点からも最近接のワイヤー状の導電性材料までの距離（最も近傍に存在するワイヤー状の導電性材料までの最短距離）が１００ｎｍ以下となっている必要がある。【００３３】
例えば、半導体部（Ａ）２３中の点Ａを基準とすると、この点Ａの最も近傍にあるワイヤー状の導電性材料は３１となる。本発明では、この点Ａからワイヤー状の導電性材料３１までの最短距離（図中の点線部分）が１００ｎｍ以下となっている。同様に、点Ｂ、Ｃからワイヤー状の導電性材料３２、３３までの最短距離（図中の点線部分）も１００ｎｍ以下となっている。なお、このように半導体部（Ａ）２３中の点Ａ〜Ｃから、最も近傍にあるワイヤー状の導電性材料が１００ｎｍ以下か否かは、具体的に各点を中心とする半径１００ｎｍの円（図中の点線の円）を描き、この円内又は円周上にワイヤー状の導電性材料が存在するか否かを判定することによって確認することができる。【００３４】
また、図１０中では、３つの点からワイヤー状の導電性材料までの最短距離について説明したが、本発明では半導体部（Ａ）に相当する部分（空隙）中の任意の点（全ての点）から最も近傍にあるワイヤー状の導電性材料までの最短距離が１００ｎｍ以下となっている。すなわち、半導体部（Ａ）中の何れの点を選択しても、最も近傍にあるワイヤー状の導電性材料までの最短距離が１００ｎｍ以下となっている点に特徴がある。【００３５】
なお、このような「半導体部（Ａ）に相当する部分内の任意の点からワイヤー状の導電性材料までの最短距離が１００ｎｍ以下」であるか否かの具体的な判別方法については、実施例において更に詳細に説明する。【００３６】
本実施形態の有機薄膜トランジスタは、上記のような構造、特に半導体部（Ａ）中の任意の点から最も近傍にあるワイヤー状の導電性材料までの最短距離が１００ｎｍ以下であることによりｏｎ時には第一有機半導体層１０、第二有機半導体層１１及び半導体部（Ａ）２３内に有効にチャネル領域が形成され、大きなｏｎ電流が流れる。また、ワイヤー状導電性材料１２間の空隙は十分小さいため、ｏｆｆ時にはチャネル電流を有効に低減することができる。【００３７】
ワイヤー状導電性材料１２はランダムに配置されていても、ある程度、所定の方向に配向性を有した形で配置されていても良い。ただし、所定の方向にある程度の配向性を持って配置されている場合であっても、隣接するワイヤー状導電性材料１２同士は接しており（各ワイヤー状導電性材料１２は完全に平行に配置されておらず）、これらのワイヤー状導電性材料間には半導体部（Ａ）が形成され、かつ半導体部（Ａ）内のいずれの点においても最近接のワイヤー状導電性材料までの距離が１００ｎｍ以下となっている必要がある。【００３８】
このように、ゲート電極層１３内においてワイヤー状導電性材料１２をランダムに配置するか、ある程度の配向性を持って配置するかは、ゲート電極の形成方法・条件を制御することにより可能である。例えば、ワイヤー状導電性材料１２をランダムに配置した構造は、液体分散媒中にワイヤー状導電性材料を均一に分散させた分散液を調整し、この分散液を支持基板上に形成した第一有機半導体層１０上に塗布した後、液体分散媒を除去することで形成される。【００３９】
こうした製造方法によれば、従来のミクロ相分離構造をエッチングマスクに用いるといったような困難な工程もなく、他の部位へダメージを与えるエッチング工程を用いなくても良い。また、簡便かつ安価に、十分小さく高精度で制御されたチャネル領域を有するゲート電極層を形成することができる。【００４０】
なお、ワイヤー状の導電性材料については、直線状のものであっても曲線状のものであっても良い。また、途中で折れ曲がった形状のものであっても良い。
半導体部（Ａ）の形状は、ワイヤー状の導電性材料間に形成されるものであり特に限定されるわけではなく、例えば、円形、曲線で構成された図形、四角形、多角形などを挙げることができる。
また、ゲート電極（ワイヤー状の導電性材料）の表面は、絶縁膜で覆われていることがより好ましい。なお、本発明の有機薄膜トランジスタでは、このような場合であっても、絶縁膜で覆われたワイヤー状の導電性材料間には半導体部（Ａ）が存在する。また、半導体部（Ａ）中の任意の点から最も近傍にあるワイヤー状の導電性材料までの最短距離が１００ｎｍ以下となっている。このため、この半導体部（Ａ）内に有効にチャネル領域が形成され、大きなｏｎ電流が流れることとなる。また、ワイヤー状導電性材料間の空隙をより小さくすることができ、ｏｆｆ時にはチャネル電流をより有効に低減することができる。【００４１】
ゲート電極層の厚み（ソース電極からドレイン電極に向かう方向の長さ；図２の矢印２１の方向の長さ）は２０〜１００ｎｍであることが好ましい。厚みが２０ｎｍ未満のときには、ゲート電極全体としての電気抵抗が増加する場合がある。また、厚みが１００ｎｍを超えるとチャネル長が長くなるため、有機薄膜トランジスタの駆動速度が低くなる場合がある。【００４２】
また、第一有機半導体層１０、第二有機半導体層１１、ゲート電極層中の半導体部（Ａ）２３を構成する有機半導体材料はそれぞれ同じものであっても異なるものであっても良い。好ましくは、有機薄膜トランジスタの素子特性の制御及び製造の容易性などの点から、第一有機半導体層１０、第二有機半導体層１１、ゲート電極層中の半導体部（Ａ）２３を構成する有機半導体材料は全て同じ材料であるのが良い。【００４３】
したがって、本発明では、低温で製造可能な有機半導体材料を活性層に用いたＳＩＴ型有機薄膜トランジスタにおいて、高速駆動が可能で、ｏｆｆ電流が十分抑制され、かつ高いｏｎ／ｏｆｆ比を有する素子を容易に得ることができる。【００４４】
（２）第二実施形態
本発明の第二実施形態の有機薄膜トランジスタの構造の一例を図３に示す。この有機薄膜トランジスタでは、支持基板１上に形成されたソース電極２と、ソース電極２に向かい合ってドレイン電極３が配置され、その間には中間層４１が形成されている。この中間層４１は、ソース電極２及びドレイン電極３に接しないように設けられたゲート電極層１３と、ゲート電極層１３とソース電極２間及びゲート電極層１３とドレイン電極３間の少なくとも一部の領域に有機半導体材料からなる中間半導体部４２を有する。なお、図３の有機薄膜トランジスタでは、ゲート電極層１３とソース／ドレイン電極間の全ての領域が中間半導体部４２となっている。【００４５】
このゲート電極層１３は、少なくともゲート電極４と、ゲート電極層の一部をその厚み方向４５に貫通する直方体状の半導体部（Ｂ）２４とを有する。また、直方体状の半導体部（Ｂ）２４は有機半導体材料で充填されている。この半導体部（Ｂ）は直方体状であるため、ゲート電極層の面方向（ソース／ドレイン電極の面方向；第一有機半導体層・第二有機半導体層の面方向）と平行な断面（ゲート電極層の厚み方向４５と垂直な断面：図３では面ＡＢＣ（点ＡＢＣを通る面）上の断面）が長方形断面となる。【００４６】
図９は、図３のゲート電極層を上面から見た図を表したものである。図９のゲート電極層ではゲート電極層１３中に５つのゲート電極４が設けられている。各ゲート電極４は電源（図示していない）に接続されており、電圧を印加できるようになっている（なお、図３では模式的に一つのゲート電極４が電源に接続されている）。【００４７】
各ゲート電極４間、場合によってはゲート電極層１３の端部には半導体部（Ｂ）２４が設けられている。各半導体部（Ｂ）２４には有機半導体材料が充填されている。この半導体部（Ｂ）のゲート電極層の面方向と平行な断面（図９で表される断面）は長方形状となっている。【００４８】
本実施形態の有機薄膜トランジスタでは、この長方形断面において短辺の長さ（図３及び９の９ａ）が２０ｎｍ以上２００ｎｍ以下であり、長辺の長さ（図３及び９の９ｂ）が２μｍ以上の必要がある。なお、各半導体部（Ｂ）の長辺・短辺の長さは同じであっても良いし、異なっていても良い。【００４９】
ここで、十分に低減されたｏｆｆ電流を得るために半導体部（Ｂ）の短辺の長さは２００ｎｍ以下であることが必要であるが、短辺の長さが小さすぎるとパターニング端面のサイズ揺らぎが電流変調の制御性に与える影響が大きくなる。このため、２０ｎｍ以上であることが同時に必要となる。【００５０】
半導体部（Ｂ）２４の端部においてはチャネル領域の均質性が崩れやすくなり、このチャネル領域の均質性の乱れは端部の幅（短辺の長さ）９ａと長辺の長さ９ｂとの比９ａ／９ｂが大きくなるほどひどくなる。このため、この比９ａ／９ｂを小さくするため、各半導体部（Ｂ）の長辺の長さは２μｍ以上の必要がある。【００５１】
また、ゲート電極が直方体状の形状を有している場合、その幅（ソース／ドレイン電極の面方向と平行な長方形断面における短辺の長さ；ゲート電極層の厚み方向と垂直な長方形断面における短辺の長さ）は２０〜２００ｎｍであることが好ましい。幅が２０ｎｍ未満の場合、ゲート電極全体の電気抵抗が高くなる場合がある。一方、幅が２００ｎｍを超える場合、ゲート電極の寄生容量が大きくなるため、有機薄膜トランジスタの駆動速度が低くなる場合がある。また、ゲート電極の長さ（ソース／ドレイン電極の面方向と平行な長方形断面における長辺の長さ；ゲート電極層の厚み方向と垂直な長方形断面における長辺の長さ）は、半導体部（Ｂ）の長方形断面における長辺の長さと同じであることが好ましい。【００５２】
本実施形態の有機薄膜トランジスタは、半導体部（Ｂ）が上記のように所定範囲の長さの短辺と長辺を有することにより、ｏｎ時には半導体部（Ｂ）に効果的にチャネル領域を形成できる。また、ｏｆｆ時にはチャネル電流を有効になくすことができる。
なお、ゲート電極層１３中において、ゲート電極及び半導体部（Ｂ）はそれぞれ図３に示されるように所定方向に規則的に配列されていても、配列されていなくても良い。【００５３】
ゲート電極１３の形状は図３のように直方体状の形状に限定されるわけではなく、ゲート電極層１３中に直方体状の半導体部（Ｂ）を有することとなる形状であれば特に限定されない。また、ゲート電極層１３中には少なくとも一つのゲート電極が含まれていれば良く、含まれるゲート電極の数は一つであっても複数であっても良い。【００５４】
半導体部（Ｂ）を規則的な配列としない場合、例えば、図４のようにゲート電極４をスリットを有する形状とし、このスリットの空間部分に有機半導体材料を充填させて直方体状の半導体部（Ｂ）とすることができる。【００５５】
（３）第三実施形態
本発明の第三実施形態の有機薄膜トランジスタの構造の一例を図５に示す。本実施形態は第二実施形態の変形例であり、第二の有機薄膜トランジスタのゲート電極表面を覆うように絶縁膜が設けられている点が第二実施形態と異なる。【００５６】
この有機薄膜トランジスタでは、第二実施形態と同じように支持基板１上にソース電極２、中間層４１、ドレイン電極３を有するが、中間層４１中に存在するゲート電極層１３中のゲート電極はその表面が絶縁膜によって覆われている点が異なる。絶縁膜の厚さ、ゲート電極表面の被覆形状などは本発明の効果を奏するものであれば特に限定されない。【００５７】
なお、本発明の有機薄膜トランジスタでは、このような場合であっても、絶縁層で覆われたゲート電極の間には半導体部（Ｂ）が存在する。また、半導体部（Ｂ）の長方形断面の短辺の長さが２０ｎｍ以上２００ｎｍ以下であり、長辺の長さが２μｍ以上となっている。このため、安定したパターニングが可能であると共に、ｏｆｆ時にはチャネル電流をより有効に低減することができる。【００５８】
より具体的には、ソース電極２上にゲート電極４を支持するように直方体状の第一絶縁膜層（下部絶縁膜層）５が形成され、その上に直方体状のゲート電極４が配置される。さらにこの上に直方体状の第二絶縁膜層（上部絶縁膜層）６が積層されると共に、ゲート電極４の側面には側部絶縁膜層が形成されている（ただし、図５中に側部絶縁膜層は示していない）。また、ゲート電極層１３中には、側部絶縁膜層で覆われたゲート電極４間に半導体部（Ｂ）２４が形成されている。なお、これら上部絶縁膜層６、下部絶縁膜層５、及び側部絶縁膜層７の厚さ・形状は本発明の有機薄膜トランジスタの特性を損なわない範囲であれば特に限定されない。また、中間層４１中のゲート電極層１３、上部絶縁膜層６及び下部絶縁膜層５以外の部分は有機半導体材料からなる中間半導体部４２で構成されている（中間層４１のうち、ゲート電極層１３とソース／ドレイン電極間の一部が中間半導体部４２となっている）。【００５９】
上記第二実施形態及び第三実施形態のいずれの場合も、半導体部（Ｂ）は直方体状である。このため、ミクロ相分離構造を有する高分子膜をエッチングマスクに用いて形成した分離構造や金属不連続膜のような不定形なものとは異なり、半導体部中では奥行き方向（長辺方向）にわたって均質なチャネル領域が形成される。このため、チャネル領域を流れる電流に対するゲート電極４による変調効果が均一なものとなる。この結果、全体としてｏｎ電流、ｏｆｆ電流共に良好な制御性をもって変調することができる。【００６０】
上記半導体部のパターニングには、通常のリソグラフィー法の他、ソース電極上に設けた第一有機半導体層上に繊維状材料を配向並置させ、これをシャドーマスクとして用いて、ゲート電極材料を堆積させた後、この繊維状材料を除去することによりゲート電極を形成する方法（シャドーマスク法）を用いることができる。【００６１】
この方法で用いる繊維状材料は投影面の形状が長方形状となっている。このため、ゲート電極材料を堆積させた後、この繊維状材料を除去することにより、第一有機半導体層上の領域のうち繊維状材料が存在していた部分には、投影面の形状が長方形の開口部が形成される。そして、後の工程においてこの部分に有機半導体材料を充填させることによって長方形断面を有する半導体部（Ｂ）が形成される。このため、この繊維状材料の投影面の大きさを制御することによって、半導体部（Ｂ）の短辺及び長辺の長さを所定の範囲に制御することができる。また、繊維状材料が存在していない部分にはそのまま第一有機半導体層上にゲート電極材料が堆積されており、これがゲート電極となる。【００６２】
半導体部（Ｂ）の幅が小さくなるほど、リソグラフィー法でのパターニングには高度かつ高コストなプロセスが必要となるため、繊維状材料を用いたシャドーマスク法は低コストプロセスとして有効である。【００６３】
このように本発明により、低温で製造可能な有機半導体材料を活性層に用いたＳＩＴ型有機薄膜トランジスタでは、高速駆動が可能でかつｏｎ電流、ｏｆｆ電流の制御性に優れ、高いｏｎ／ｏｆｆ比を有する素子を容易に製造できる。【００６４】
更に、第二実施形態の変形例として、ゲート電極層と中間層の間、又はゲート電極とソース・ドレイン電極間に絶縁膜層を設けてもよい。特に、ゲート電極層と中間層の間に絶縁膜層を形成した場合には、広いゲートバイアス領域においてゲートリーク電流を十分に低減することが可能となり、この構造は電圧・電流変調幅の大きい有機薄膜トランジスタに適している。【００６５】
（有機薄膜トランジスタの材料）
本発明の有機薄膜トランジスタでは以下の材料を使用することができる。【００６６】
（ソース電極、ドレイン電極）
本発明のソース電極及びドレイン電極に用いられる材料としては、十分な導電性を有するものであれば特に制限はないが、電荷注入電極として作用する電極は有機半導体への電荷注入特性に優れたものが好ましい。【００６７】
このような電極として例えば、酸化インジウム錫合金（以下、「ＩＴＯ」と記載する）、酸化錫（ＮＥＳＡ）、金、銀、白金、銅、インジウム、アルミニウム、マグネシウム、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、アルミニウム−リチウム合金、アルミニウム−スカンジウム−リチウム合金、マグネシウム−銀合金等の金属や合金、あるいはこれらの酸化物の他、導電性ポリマーなどの有機材料が挙げられるが、これらに限定されるものではない。【００６８】
（ゲート電極）
本発明の第二実施形態のゲート電極用の材料としては、ゲート電極層と中間層との間に絶縁膜層を設ける場合と、設けない場合によって使用できるものが異なる。ゲート電極層と中間層との間に絶縁膜層を設ける場合には、前述のソース／ドレイン電極に用いられる材料をはじめとして十分な導電性を有するものであれば特に使用する材料に制限は無い。【００６９】
しかし、ゲート電極層と中間層との間に絶縁膜層を設けない場合には、ゲート電極からのリーク電流を十分に低減するためにゲート電極と中間層間で十分な大きさのショットキー電荷注入障壁が存在する必要がある。このため、中間半導体部及び半導体部（Ｂ）に用いられる材料に対して適切な仕事関数差又はイオン化ポテンシャル差を有する材料が選択される。【００７０】
上記第一実施形態のゲート電極を構成するワイヤー状の導電性材料としては、カーボンナノチューブ、ドープされた半導体ナノワイヤー、金属ナノワイヤー等が挙げられるが、これらに限定されるものではない。ワイヤー状の導電性材料の直径及び長さは特に限定されないが、形成される空隙内の全ての点で最近接のワイヤーまでの距離が１００ｎｍ以下となるためには、直径が１００ｎｍ未満であることが好ましい。【００７１】
（液体分散媒）
上記第一実施形態のゲート電極層を形成する際に、ワイヤー状の導電性材料を分散させる液体分散媒としては、ワイヤー状導電性材料を分散でき、かつワイヤー状導電性材料を劣化させないものであればどのようなものでも使用することができる。例としては水の他、アルコール、エーテル、エステル、アルキルアミド、脂肪族炭化水素、芳香族化合物等の一般的な有機溶媒が挙げられるが、これらに限定されるものではない。【００７２】
分散法としては攪拌、ミリング等の混練法の他、超音波照射など一般的な顔料等の分散工程に用いられる手法であればいかなる手法でも用いることができる。なお、この際、分散の促進・保持のために適切な界面活性剤を添加しても良い。【００７３】
第一有機半導体層上に分散液を塗布又は施与する手法としては、前述の液体分散媒中にワイヤー状導電性材料を分散した分散液をスピンコート、ブレードコートなどの方法によって塗布又は施与する成膜法のほか、インクジェット法等の印刷法を用いることができる。このとき、ワイヤー状導電性材料間に形成される空隙の大きさは分散液中のワイヤー状導電性材料の濃度や液体分散媒の除去速度などに影響される。一回の塗布工程で所望の十分小さな空隙が得られない場合には、分散液中のワイヤー状導電性材料の濃度を高くする、塗布膜厚を厚くする、複数回重ねて分散液を塗布乾燥させる等の調整により所望のサイズの空隙を得ることができる。【００７４】
（絶縁膜層）
また、第三実施形態において、ゲート電極を覆う絶縁膜層（上部絶縁膜層、下部絶縁膜層、側部絶縁膜層）や、ゲート電極層と中間層間、又はゲート電極とソース電極間、ゲート電極とドレイン電極間に設ける絶縁膜層に用いられる材料の例としては、ＳｉＯ２、ＳｉＮｘ、アルミナ等の無機絶縁体や絶縁性ポリマー等が挙げられるが、特にこれらに限定されるものではない。【００７５】
（有機半導体層）
本発明の有機半導体層（第一有機半導体層、第二有機半導体層）及び中間半導体部は、少なくとも１種の有機半導体材料からなる層又は部分を含む。また、その他必要に応じて、中間層及び有機半導体層は、それぞれ有機半導体層及び中間半導体部と正孔若しくは電子の注入を補助するための層（正孔注入層、電子注入層）との積層構造により構成されていてもよい。この場合のソース電極若しくはドレイン電極近傍の構造を図６及び図７に示す。図６及び図７に示されるように正孔注入層、電子注入層はそれぞれ各電極に接し、各電極と有機半導体層、又は中間半導体部との間に挟まれる形で配置される。【００７６】
本発明の有機半導体層及び中間半導体部に用いられる材料は、通常、有機薄膜トランジスタに用いられる材料であれば、どのようなものでも用いることができる。例えば、低分子材料としては８−キノリノール誘導体を少なくとも１つ配位子として有する金属錯体類及び複核金属錯体類、フタロシアニン誘導体の無金属体あるいは金属錯体、ペリレンテトラカルボン酸ジイミド誘導体、キナクリドン誘導体、アントラキノン誘導体などの多環キノン類、フラーレン誘導体、半導体性カーボンナノチューブ類、ジフェニルビニルアリーレン誘導体を連結基で二量化した化合物類、９，９’−スピロビフルオレン誘導体、さらにオキサジアゾール誘導体やトリアゾール誘導体などの含窒素複素環式化合物誘導体、トリフェニルメタン誘導体、Ｎ，Ｎ’−ジフェニル−Ｎ−Ｎ−ビス（１−ナフチル）−１，１’−ビフェニル）−４，４’−ジアミン（以下、「ＮＰＤ」と記載する）等のトリフェニルアミン誘導体やこれを連結基で複数結合した多量体、シロール誘導体、９，９−ジフェニルフルオレン誘導体、下記一般式［１］で表されるスターバーストアミン化合物、アントラセン、ペリレン、ペンタセン、ピレン等炭素数１４〜３４の芳香族炭化水素化合物のハロゲン化物等の誘導体などが例として挙げられるが、これらに限定されるものではない。【００７７】
【化１】
2007094164.tif 000003
（式中、Ａｒ１〜Ａｒ２はそれぞれ独立に炭素数６から２０の置換もしくは無置換の芳香族炭化水素基あるいは置換もしくは無置換の芳香族複素環基である。また、Ａｒ１〜Ａｒ２が有する置換基は互いに結合して環を形成してもよい。また、Ｘは炭素数６から３４の置換もしくは無置換の芳香族炭化水素からなる１〜４価の基、あるいはトリフェニルアミン誘導体骨格からなる１〜４価の基である。ｎは１〜４の整数を表す。）
ここで、Ｘは炭素数６から３４の置換もしくは無置換の芳香族炭化水素からなる１〜４価の基である。炭素数６から３４の無置換の芳香族炭化水素基の例としてはベンゼン、ナフタレン、アントラセン、ビフェニレン、フルオレン、フェナンスレン、ナフタセン、トリフェニレン、ピレン、ジベンゾ［ｃｄ，ｊｋ］ピレン、ペリレン、ベンゾ［ａ］ペリレン、ジベンゾ［ａ，ｊ］ペリレン、ジベンゾ［ａ，ｏ］ペリレン、ペンタセン、テトラベンゾ［ｄｅ，ｈｉ，ｏｐ，ｓｔ］ペンタセン、テトラフェニレン、テリレン、ビスアンスレン、９，９’−スピロビフルオレンが挙げられる。【００７８】
これらの芳香族炭化水素が有する置換基としては、ハロゲン原子、ヒドロキシル基、置換若しくは無置換のアミノ基、ニトロ基、シアノ基、置換若しくは無置換のアルキル基、置換若しくは無置換のアルケニル基、置換若しくは無置換のシクロアルキル基、置換若しくは無置換のアルコキシ基、置換若しくは無置換の芳香族炭化水素基、置換若しくは無置換の芳香族複素環基、置換若しくは無置換のアラルキル基、置換若しくは無置換のアリールオキシ基、置換若しくは無置換のアルコキシカルボニル基、カルボキシル基が挙げられる。【００７９】
前記金属錯体に用いられる金属原子の例としてはアルミニウム、ベリリウム、ビスマス、カドミウム、セリウム、コバルト、銅、鉄、ガリウム、ゲルマニウム、水銀、インジウム、ランタン、マグネシウム、モリブデン、ニオブ、アンチモン、スカンジウム、スズ、タンタル、トリウム、チタニウム、ウラン、タングステン、ジルコニウム、バナジウム、亜鉛、チタンオキサイド、ナトリウム、カリウム、リチウム等の他これらの金属の酸化物を用いることができる。【００８０】
また、高分子材料の例としてはポリチオフェン誘導体やポリピロール誘導体のような複素環式共役高分子や、ポリパラフェニレンなどのポリフェニレン誘導体、ポリフェニレンビニレン誘導体などの芳香族炭化水素系の共役高分子などのような共役型高分子の他、前述した低分子材料分子骨格をポリエチレン、ポリエーテル、ポリエステル、ポリアミド等の主鎖にエステル結合やアミド結合を有する連結基を介して、あるいは直接単結合で側鎖として結合したペンダント型高分子等が挙げられるが、これらに限定されるものではない。【００８１】
（正孔注入層）
本発明の正孔注入層に用いる材料は特に限定されず、通常、正孔注入材料として使用されている化合物であれば何を使用してもよい。例えば、銅フタロシアニンなどのフタロシアニン誘導体、ビス（ジ（ｐ−トリル）アミノフェニル）−１，１−シクロヘキサン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラアミノ−４，４’−ジアミノビフェニル、前述のＮＰＤ等のトリフェニルジアミン類や、トリス（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）アミン等のスターバースト型分子等が挙げられる。【００８２】
（電子注入層）
本発明の電子注入層に用いる材料は特に限定されず、通常、電子注入材として使用されている化合物であれば何を使用してもよい。例えば、２−（４−ビフェニリル）−５−（４−ｔ−ブチルフェニル）−１，３，４−オキサジアゾール、ＯＸＤ−７等のオキサジアゾール誘導体、３−（４−ビフェニリル）−５−（４−ｔ−ブチルフェニル）−１，２，４−トリアゾール等のトリアゾール誘導体、トリス−８−キノリノールアルミニウム錯体等のキノリノール系の金属錯体が挙げられる。【００８３】
（有機薄膜トランジスタの製造方法）
（１）第一実施形態のゲート電極層の形成方法
本発明の第一実施形態のゲート電極層は、液体分散媒中にゲート電極となる材料（ワイヤー状の導電性材料）を分散させた分散液とし、この分散液を予め形成した、支持体−ソース電極−第一有機半導体層上に塗布又は施与した後、液体分散媒を蒸発させることによって形成することができる。【００８４】
分散法としては攪拌、ミリング等の混練法の他、超音波照射など一般的な顔料等の分散工程に用いられる手法であればいかなる手法でも用いることができる。なお、この際、分散の促進・保持のために適切な界面活性剤を添加しても良い。【００８５】
分散液を塗布又は施与する手法としては、前述の液体分散媒中にワイヤー状導電性材料を分散した分散液をスピンコート、ブレードコートなどの成膜法によって成膜する方法のほか、インクジェット法等の印刷法を用いることができる。このとき、ワイヤー状導電性材料間に形成される空隙の大きさは分散液中のワイヤー状導電性材料の濃度や液体分散媒の除去速度などに影響される。一回の塗布工程で所望の十分小さな空隙が得られない場合には分散液中のワイヤー状導電性材料の濃度を高くする、塗布膜厚を厚くする、複数回重ねて分散液を塗布乾燥させる等の調整により所望のサイズの空隙を得ることができる。【００８６】
（２）第二、第三実施形態のゲート電極層の形成方法
本発明の第二、第三実施形態のゲート電極層はリソグラフィー法を用いることにより形成できる。本発明で用いるリソグラフィー法としては、フォトマスクを用いる一般的なフォトリソグラフィー法の他、電子線直接描画法など幅２０ｎｍ以上、２００ｎｍ以下の帯状のパターニングができるものであればどのようなものでも使用できる。【００８７】
また、本発明の第二、第三実施形態のゲート電極層のその他の形成方法として、シャドーマスク法を用いて形成することもできる。このシャドーマスク法では、被堆積体上に複数の繊維状材料が互いに平行となるように堆積させた後、全面にゲート電極材料を堆積し、更にゲート電極材料が堆積された複数の繊維状材料を除去することによりゲート電極を形成するものである。なお、ここで被堆積体とは、中間半導体部や絶縁膜（中間半導体部とゲート電極層間に絶縁膜を設ける場合）となる。このようにシャドーマスク法では、シャドーマスクとして用いる繊維状材料の部分に半導体部（Ｂ）が形成されることとなるため、繊維状材料の形状、大きさが半導体部（Ｂ）の形状・大きさを規定することとなる。このため、繊維状材料としては直径２０ｎｍ以上、２００ｎｍ以下、長さが２μｍ以上であると共にゲート電極形成時の真空蒸着法、スパッタリング法等のドライプロセスやスプレーコーティング、ブレードコーティング法等のウェットプロセスにおいて十分な耐性を有するものであれば、どのようなものでも用いることができる。【００８８】
この例としては、カーボンナノワイヤー、金属ナノワイヤー、半導体ナノワイヤーのほかロッド状樹脂等が挙げられるが、これらに限定されるものではない。これらの繊維状材料を平行に配向させて配置させる方法としては、配置面に直接、これらの分散液をディップコーティング、スプレーコーティング、ブレードコーティング等のコーティング法で一方向に流しながら成膜する手法の他、配向溝等を有する下地上に一度、繊維状材料を配向並置した後にこれを転写する手法、ＬＢ膜化した繊維状材料を下地上へ移す方法、あるいはナノワイヤーを電界中で配向成長させる手法等が使用できるが、所望の配向状態にワイヤー状材料を並置することができるプロセスであれば、これらに限定されるものではない。【００８９】
（ソース／ドレイン電極、絶縁膜層の形成方法）
本発明の有機薄膜トランジスタの各電極（ソース／ドレイン電極）および絶縁膜層の形成方法は特に限定されない。従来公知の真空蒸着法、スピンコーティング法、スパッタリング法、ＣＶＤ法の他、塗布法や塗布焼結法、陽極酸化法等、一般的な薄膜形成法を用いることが可能である。ただ、有機半導体層（第一有機半導体層、第二有機半導体層）形成後に適用されるプロセスの場合は有機半導体薄膜の界面及び膜中に対しダメージを与え、トランジスタ特性を劣化させることの無い方法を選択する必要がある。【００９０】
（有機半導体層の形成方法）
また、本発明の有機薄膜トランジスタに用いる有機半導体化合物を含有する有機半導体層（第一有機半導体層、第二有機半導体層、半導体部（Ａ）、半導体部（Ｂ）、中間半導体部）の形成方法は特に限定されない。従来、公知の一般的な有機薄膜形成法を用いることができる。例えば、溶媒に溶かした溶液のディッピング法、スピンコーティング法、キャスティング法、バーコート法、ロールコート法、インクジェット法等の湿式法の他、真空蒸着法、分子線蒸着法（ＭＢＥ法）等の方法で形成することができる。【００９１】
なお、本発明の製造方法中で用いられるエッチング法は、用いる電極材料及び絶縁膜材料に合わせて適宜、選択される。例えば、ＳｉＯ２などのシリコン系絶縁体をエッチングする場合、フッ酸による湿式エッチングやフッ素系のガスを用いたドライエッチング法が使用可能であるが、これらの方法に限定されるものではない。【００９２】
本発明の有機薄膜トランジスタの有機半導体層の膜厚は特に制限されないが、一般に膜厚が薄すぎるとピンホール等の欠陥が生じやすく、逆に厚すぎるとチャネル長が長くなり過ぎ、縦型有機薄膜トランジスタの利点が失われることから通常は数十ｎｍから１μｍの範囲が好ましい。
【実施例】
【００９３】
（実施例１）
以下、第一実施形態の有機薄膜トランジスタの作成工程について述べる。まず、ガラス基板上にスパッタリング法によりＩＴＯをソース電極として１００ｎｍ成膜した。次に、この上に下部の有機半導体層として、チャネル領域を含む制限された領域に、メタルマスクを介した真空蒸着法により、ＮＰＤを１００ｎｍの膜厚に製膜した。【００９４】
このようにして形成した下部の有機半導体層（第一有機半導体層）上に、ワイヤー状の導電性材料として金属性カーボンナノチューブ、界面活性剤として置換ベンゼンスルホン酸ナトリウムを用い、液体分散媒として水を用いた分散液をスピンコート法により塗布したのち、乾燥させて水を除去した。【００９５】
その後、ＩＴＯも有機半導体層も無い領域に金属カーボンナノチューブ層と接続されるよう引き出し電極として金を１００ｎｍの膜厚に真空蒸着法で成膜した。次に、流水中で３０分間、洗浄して界面活性剤を除去した。【００９６】
基板を回転させながら、このようにして形成したカーボンナノチューブからなるゲート電極上の下部の有機半導体層と同じ領域に、基板正面から３０度傾いた方向から、ＮＰＤを真空蒸着させることにより２５０ｎｍの膜厚に製膜した。このときにカーボンナノチューブ間の空隙内にＮＰＤが充填され半導体部（Ａ）が形成されると共に、上部の有機半導体層（第二有機半導体層）が形成された。さらに、真空蒸着法によって、ドレイン電極としてアルミニウムを１００ｎｍ形成して有機薄膜トランジスタを作製した。【００９７】
上記方法により試料として有機薄膜トランジスタを２０個、作成した。これら２０個の試料について、第二有機半導体層を作成する前にカーボンナノチューブの分散膜を原子間力顕微鏡（ＡＦＭ）（パシフィックナノテクノロジー社製）によって拡大観察した。これを目視により解析し、ワイヤー状の導電性材料間の空隙のうち、半径１００ｎｍの円が円周上又はその内部にワイヤー状導電性材料の全体あるいは一部を全く含むことなく存在しうるものがあるか否かを判定した。【００９８】
ここで、ワイヤー状導電性材料を円周上又は円周内に含まない半径１００ｎｍの円が存在する空隙がある場合、空隙内に最近接のワイヤー状導電性材料までの距離が１００ｎｍよりも大きい点が存在すると判定できる。一方、このような半径１００ｎｍの円が存在する空隙がない場合、空隙中のいずれの点においても最近接のワイヤー状導電性材料までの距離は１００ｎｍ以下と判定できる。本実施例で得られたカーボンナノチューブ分散膜のカーボンナノチューブに囲まれて形成される空隙には、このようなワイヤー状導電性材料を円周上又は円周内に含まない半径１００ｎｍの円が存在しうるものはなかった。このため、各空隙内のいずれの点においても最近接のカーボンナノチューブまでの最短距離が１００ｎｍ以下となっていることを確認できた。【００９９】
このようにして有機薄膜トランジスタを２０個作製し、そのトランジスタ特性を半導体パラメータアナライザを用いて測定したところ、遮断周波数ｆｃは１ｋＨｚ、ｏｎ／ｏｆｆ比（ｏｎ時：ゲート電圧＝−５Ｖ、ｏｆｆ時：ゲート電圧＝＋５Ｖでのソース・ドレインバイアス−４Ｖの際のソース−ドレイン間電流の比とする。以下同様）は１０３であった。このため、本発明の構成とすることにより、簡易な工程でｏｎ／ｏｆｆ比の高い有機薄膜トランジスタを製造できたことを確認できた。【０１００】
（比較例１）
金属性カーボンナノチューブの分散液を５倍に希釈して用いる他は実施例１と同様の手法により有機薄膜トランジスタを作製した。実施例１と同様に第二有機半導体層の形成前のカーボンナノチューブ分散膜をＡＦＭで観察したところ、カーボンナノチューブ間に円周及び円内部にカーボンナノチューブを一切、含まない半径１５０ｎｍの円を含みうる空隙が多数、存在した。こうして得られた有機薄膜トランジスタ２０個を評価したところ、遮断周波数は９００Ｈｚ、ｏｎ／ｏｆｆ比は１２であった。このように、本比較例で製造した有機薄膜トランジスタのｏｎ／ｏｆｆ比は低かった。【０１０１】
（実施例２）
以下、第三実施形態の有機薄膜トランジスタの作成工程について述べる。ガラス基板上にスパッタリング法によりＩＴＯをソース電極として１００ｎｍ成膜した。続いてスパッタリング法により、この上に下部絶縁膜層としてＳｉＯ２を６０ｎｍの膜厚に形成した後、ゲート電極材料としてアルミニウムを真空蒸着法により３０ｎｍの膜厚で形成した。さらに、再度、スパッタリング法により上部絶縁膜層としてＳｉＯ２を３０ｎｍの膜厚に成膜した。【０１０２】
こうして得られた多層膜上に電子線描画用レジストＺＥＰ５２０−２２（日本ゼオン社製）により、４００ｎｍの膜厚にスピンコート法によってレジスト膜を製膜した。さらに帯電防止剤エスペイサー３００Ｚ（昭和電工社製）をスピンコート法にて成膜し帯電防止膜とした。この後、ゲート電極パターンとして線幅１００ｎｍ、間隔１００ｎｍの櫛歯状に６００μｍ角の領域に露光現像し、ピッチ２００ｎｍ、Ｌ／Ｓ比＝１のストライプ状レジストマスクパターンを得た。【０１０３】
これを反応型イオンエッチング装置中で、ＣＦ４：流量２０ＳＣＣＭ、プロセス圧力２．０Ｐａ、ＲＦ出力１００Ｗの条件下で３分間、処理した。続いて、Ａｒ：流量２０ＳＣＣＭ、プロセス圧力２．０Ｐａ、ＲＦ出力１００Ｗの条件下で１０分間、処理した。これをさらにＣＦ４：流量２０ＳＣＣＭ、プロセス圧力２．０Ｐａ、ＲＦ出力１００Ｗの条件下で５分３０秒、処理して、幅１００ｎｍの、下部絶縁膜、ゲート電極、上部絶縁膜を順に有する構造体とした。なお、この際、この構造体の配列ピッチは２００ｎｍであり、構造体同士の間は開口部となっている。【０１０４】
この構造体及び開口部を形成した基板を、リン酸水素二アンモニウム１０％水溶液に浸漬させ金ワイヤーを対向電極としてゲート電極に＋１０Ｖの電圧を５分間印加し、ゲート電極側面に酸化膜を形成して側部絶縁膜層とした。これを流水中に入れ、３０分間、洗浄を行った。この構造体を形成した基板上にＮＰＤを真空蒸着法により３５０ｎｍの膜厚に製膜した。このとき、開口部にはＮＰＤを充填することにより、中間半導体部及び半導体部（Ｂ）を形成した。なお、この際、半導体部（Ｂ）の長方形断面の短辺の長さは１００ｎｍ、長方形断面の長辺の長さは６００μｍとなった。さらに、この上にドレイン電極としてアルミニウムを真空蒸着法によって１００ｎｍ形成して有機薄膜トランジスタを作製した。【０１０５】
このようにして有機薄膜トランジスタを２０個作製し、そのトランジスタ特性を測定したところ、遮断周波数は５００Ｈｚ、ｏｎ／ｏｆｆ比は７８０〜８２０であった。このため、本発明の構成とすることにより、本実施例でも簡易な工程でｏｎ／ｏｆｆ比の高い有機薄膜トランジスタを製造できたことを確認できた。【０１０６】
（実施例３）
電子線描画による露光パターンを、線幅２００ｎｍ、半導体部（Ｂ）の長方形断面の短辺の長さが２００ｎｍとなるように櫛歯状とした以外は、実施例２と同様にして有機薄膜トランジスタを形成した。このようにして有機薄膜トランジスタを２０個作製し、そのトランジスタ特性を測定したところ、遮断周波数は４００Ｈｚ、ｏｎ／ｏｆｆ比は６８０〜７１０であった。本発明の構成とすることにより、本実施例でも簡易な工程でｏｎ／ｏｆｆ比の高い有機薄膜トランジスタを製造できたことを確認できた。【０１０７】
（比較例２）
電子線描画による露光パターンを線幅３００ｎｍ、半導体部（Ｂ）の長方形断面の短辺の長さが３００ｎｍとなるように櫛歯状とした以外は実施例２と同様にして有機薄膜トランジスタを形成した。こうして得られた有機薄膜トランジスタの遮断周波数は２００Ｈｚ、ｏｎ／ｏｆｆ比は１〜３であった。このように、本比較例で製造した有機薄膜トランジスタのｏｎ／ｏｆｆ比は低かった。【０１０８】
（実施例４）
以下、シャドーマスク法を用いた第二実施形態の有機薄膜トランジスタの作成工程について述べる。ガラス基板上にスパッタリング法によりＩＴＯをソース電極として１００ｎｍ成膜した。この基板上に下部の有機半導体層（中間半導体部）としてポリ（３−ヘキシルチオフェン）のキシレン溶液をスピンコート法により２７０ｎｍの膜厚に製膜した後、乾燥させた。これに幅１５０ｎｍ、長さ２．５μｍのシリコンワイヤーを、液体分散媒としてイソプロピルアルコール中に分散させた分散液をディップコート法により、シリコンワイヤーが所定方向に平行に配置されるようにして塗布し、乾燥させた。【０１０９】
このシリコンワイヤーを配置した基板をＡＦＭにて観察した所、シリコンワイヤーが８０ｎｍ間隔で同一方向に並置されているのが確認された。このシリコンワイヤーを並置した下部有機半導体層上にゲート電極材料としてアルミニウムを３０ｎｍの膜厚で真空蒸着法にて成膜した。この後、メタノール中に浸漬した上で超音波照射を行い、シリコンワイヤーを除去した。こうしてシリコンワイヤーの除去後の基板をＡＦＭで観察した所、下部有機半導体層上に幅１５０ｎｍの直方体状の開口部が同一方向に配向して存在するのが確認された。ここで、幅１５０ｎｍが半導体部（Ｂ）の長方形断面における短辺の長さ、ワイヤーの長さ２．５μｍが長辺の長さに相当する。【０１１０】
この上にポリ（３−ヘキシルチオフェン）のキシレン溶液をスピンコート法により塗布し１００ｎｍの膜厚に製膜、乾燥した。なお、このとき、除去されたシリコンワイヤーが存在していた開口部にポリ（３−ヘキシルチオフェン）が充填され半導体部（Ｂ）になると共に、上部の有機半導体層（中間半導体部）が形成された。さらに、この上にドレイン電極としてアルミニウムを真空蒸着法によって１００ｎｍ形成して有機薄膜トランジスタを作製した。【０１１１】
こうして有機薄膜トランジスタを２０個作製し、そのトランジスタ特性を測定したところ遮断周波数は６００Ｈｚ、ｏｎ／ｏｆｆ比は７８０〜８３０であった。このため、本発明の構成とすることにより、本実施例でも簡易な工程でｏｎ／ｏｆｆ比の高い有機薄膜トランジスタを製造できたことを確認できた。【０１１２】
（比較例３）
上記実施例４において用いたシリコンワイヤーの長さ（半導体部（Ｂ）の長方形断面における長辺の長さに相当）を１μｍとしたことを除いては、実施例４と同様の手順にて有機薄膜トランジスタを２０個作製した。これらのトランジスタ特性を測定したところ、遮断周波数は５００Ｈｚ、ｏｎ／ｏｆｆ比は５５０〜８００と大きくばらついた。このため、本比較例では、素子特性が不安定な有機薄膜トランジスタとなっていることが分かる。
【図１】
2007094164.tif 000004
【図２】
2007094164.tif 000005
【図３】
2007094164.tif 000006
【図４】
2007094164.tif 000007
【図５】
2007094164.tif 000008
【図６】
2007094164.tif 000009
【図７】
2007094164.tif 000010
【図８】
2007094164.tif 000011
【図９】
2007094164.tif 000012
【図１０】
2007094164.tif 000013
【国際調査報告】
2007094164.tif 000014
2007094164.tif 000015
2007094164.tif 000016
2007094164.tif 000017