(57)【要約】  低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける。  Ｓｉ基板上に第１の膜形成処理によって第１のＳｉＯＮ膜を形成し（ステップＳ１）、その第１のＳｉＯＮ膜を、低リークトランジスタを形成する領域には残し、高パフォーマンストランジスタを形成する領域からは除去する（ステップＳ２）。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域には高パフォーマンストランジスタのゲート絶縁膜となる第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域には第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する（ステップＳ３）。第１の膜形成処理では、第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚とＮ濃度の第３のＳｉＯＮ膜が得られるような膜厚とＮ濃度で第１のＳｉＯＮ膜を形成する。
2007086111.tif 000002
【特許請求の範囲】
【請求項１】
異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、
シリコン基板に対して第１の膜形成処理を行い前記シリコン基板上に第１の酸窒化シリコン膜を形成する工程と、
前記シリコン基板上に形成された前記第１の酸窒化シリコン膜のうち、一のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を残し、他のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を除去する工程と、
前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域および前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む第３の酸窒化シリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
形成された前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下となるように、前記第１の酸窒化シリコン膜を形成することを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
【請求項３】
前記第２の酸窒化シリコン膜および前記第３の酸窒化シリコン膜の膜厚がいずれも２ｎｍ以下であることを特徴とする請求の範囲第２項記載の半導体装置の製造方法。
【請求項４】
前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜の窒素プロファイルが同等になるように、前記第１の酸窒化シリコン膜を形成することを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
【請求項５】
前記第２の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度と、前記第３の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度との差が、０．５％以内であることを特徴とする請求の範囲第４項記載の半導体装置の製造方法。
【請求項６】
前記一のトランジスタおよび前記他のトランジスタは、Ｉ／Ｏ部とコア部とを有する半導体装置の前記コア部に形成されることを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
【請求項７】
前記第３の酸窒化シリコン膜を前記一のトランジスタのゲート絶縁膜とし、前記第２の酸窒化シリコン膜を前記他のトランジスタのゲート絶縁膜とすることを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
【請求項８】
異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置において、
一のトランジスタのゲート絶縁膜と他のトランジスタのゲート絶縁膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下であり、かつ、前記一のトランジスタのゲート絶縁膜と前記他のトランジスタのゲート絶縁膜の窒素プロファイルが同等であることを特徴とする半導体装置。
【請求項９】
前記一のトランジスタのゲート絶縁膜とシリコン基板との界面における窒素濃度と、前記他のトランジスタのゲート絶縁膜と前記シリコン基板との界面における窒素濃度との差が、０．５％以下であることを特徴とする請求の範囲第８項記載の半導体装置。
【請求項１０】
Ｉ／Ｏ部とコア部とを有し、前記一のトランジスタおよび前記他のトランジスタは、前記コア部に形成されていることを特徴とする請求の範囲第８項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法および半導体装置に関し、特にＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた半導体装置の製造方法およびそのようなトランジスタを備えた半導体装置に関する。
【背景技術】
【０００２】
一般に、Ｉ／Ｏ部とコア部を有する半導体装置では、I／Ｏ部にある駆動用トランジスタが装置外部とのインタフェースを受け持ち、コア部にある演算回路や記憶回路が情報の処理や記憶を行う。I／Ｏ部にはＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタが広く利用されており、また、コア部の記憶回路にはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）等が、演算回路にはＣＭＯＳロジック回路等が、広く利用されている。【０００３】
Ｉ／Ｏ用トランジスタと演算用トランジスタは、電源電圧やターゲット性能が異なる。そのため、Ｉ／Ｏ用トランジスタと演算用トランジスタを混載するような場合には、例えば、各トランジスタの用途に応じ、１枚の半導体基板上でそれらのゲート絶縁膜を異なる厚さに作り分ける方法が用いられている。ただし、そのように作り分ける際のゲート絶縁膜の膜厚差は、通常は数ｎｍ程度である。また、ゲート絶縁膜の膜厚差やその膜種に応じてチャネル領域やソース／ドレイン領域へのイオン注入条件を変えてその不純物濃度を制御することによって所望の性能差を得ることも行われる場合がある。【０００４】
従来、ゲート絶縁膜を作り分ける方法としては、例えば、シリコン（Ｓｉ）基板上の第１の領域に所定膜厚の酸化シリコン（ＳｉＯ2）膜を形成し、第２の領域にそのＳｉＯ2膜より薄い所定窒素（Ｎ）濃度の酸窒化シリコン（ＳｉＯＮ）膜を形成し、第３の領域にそのＳｉＯＮ膜よりさらに薄くかつ低Ｎ濃度のＳｉＯＮ膜を形成して、これらの膜に対し一括でラジカル窒化処理を行う方法が提案されている（特許文献１参照）。この提案では、各領域のゲート絶縁膜を異なる膜厚で形成すると共に、各領域のゲート絶縁膜にそれぞれ所定量のＮを導入し、それらの物理膜厚と誘電率の最適化を図る試みがなされている。
【特許文献１】特開２００２−３６８１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近は、Ｉ／Ｏ部とコア部の間だけでなく、コア部内のトランジスタを作り分ける必要性も高まってきている。具体的には、コア部内でリーク電流の抑制を重視した低リークトランジスタと動作速度を重視した高パフォーマンスのトランジスタを作り分けるような場合である。その場合、低リークトランジスタ用のゲート絶縁膜を厚く形成し、高パフォーマンストランジスタ用のゲート絶縁膜を薄く形成して、さらに、現在では双方のゲート絶縁膜を１ｎｍに満たないような微小膜厚差で作り分けることも要求されている。【０００６】
従来、ゲート絶縁膜が比較的大きな膜厚差を有するＩ／Ｏ部とコア部のトランジスタを作り分ける場合には、例えば、Ｉ／Ｏ部のトランジスタのゲート絶縁膜を、主にその耐圧を考慮して、厚いＳｉＯ2あるいはＳｉＯＮで形成し、一方、コア部のトランジスタのゲート絶縁膜を、主にその膜厚および誘電率を考慮して、薄いＳｉＯＮで形成する方法が採られている。その具体的な手順としては、例えば、まずＳｉ基板上にＳｉＯ2膜を形成し、コア部のＳｉＯ2膜のみをフッ酸（ＨＦ）等を用いて除去し、露出したコア部のＳｉ基板上にのみ、あるいは露出したコア部のＳｉ基板上とＩ／Ｏ部に残るＳｉＯ2膜上に、コア部のトランジスタに適したＮ濃度のＳｉＯＮ膜を形成する。【０００７】
ところが、このようなＩ／Ｏ部のトランジスタとコア部のトランジスタのゲート絶縁膜の作り分けに用いることのできる従来の方法を、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けにそのまま適用しようとすると、次のような問題が生じてくる。【０００８】
すなわち、上記のように、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける際には、それらの膜厚差を１ｎｍ未満という微小な差に抑える要求がある。また、各トランジスタのゲート絶縁膜のＮプロファイルは、それらの性能に大きく影響してくる。【０００９】
仮に、コア部内で微小膜厚差のゲート絶縁膜を形成したときにそれらのＮプロファイルが大きく異なる場合には、最終的に得られるトランジスタの性能をコア部に適した範囲とするため、例えばチャネル領域やソース／ドレイン領域のイオン注入条件等、トランジスタの設計変更やプロセス条件の変更が必要になってくる。したがって、製造上、微小膜厚差のゲート絶縁膜を同等のＮプロファイルで形成することができれば、ゲート絶縁膜形成プロセス以外の条件を従来のものから変更することが不要になる。【００１０】
コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けに上記のような従来の方法をそのまま適用した場合、膜形成条件を適切に制御すれば、技術的には、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を所望の微小膜厚差で形成することが可能である。しかし、それら各ゲート絶縁膜のＮプロファイルについて見ると、低リークトランジスタの厚膜のゲート絶縁膜は、上記の手順に従ってＳｉＯ2膜上に高パフォーマンストランジスタに適したＮ濃度のＳｉＯＮ膜を形成した場合には、Ｓｉ基板上に直接そのＳｉＯＮ膜が形成される高パフォーマンストランジスタのゲート絶縁膜とは、そのＮプロファイルが大きく異なってくる。【００１１】
一方、ゲート絶縁膜の作り分けに当たり、まずＳｉ基板上に微小な膜厚差のＳｉＯ2膜を形成し、その後、一括で窒化処理することによって所定の微小膜厚差を有するＳｉＯＮ膜を形成する方法も考えられる。しかし、この方法を用いた場合、たとえ１ｎｍ未満といった微小膜厚差であっても、一括の窒化処理後に得られるＮプロファイルには大きな差が生じてきてしまう。【００１２】
図１０はＮプロファイルの一例を示す図である。
図１０には、まずＳｉ基板上に膜厚約０．８ｎｍと約０．９ｎｍの微小膜厚差のＳｉＯ2膜を形成し、その後、同じ窒化処理を行うことによってＳｉ基板上に形成されたＳｉＯＮ膜のＮプロファイルを示している。なお、ここでは窒化処理として、一酸化窒素（ＮＯ）ガスを用いて酸窒化を行っている。図１０において、横軸は窒化処理後のＳｉＯＮ膜のＳｉ基板方向の深さ（ｎｍ）を表し、縦軸はＳｉＯＮ膜中のＮ濃度（％）を表している。【００１３】
膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１５０ｎｍであった。一方、膜厚約０．９ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１９０ｎｍであり、膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜との膜厚差は微小であった。それらのＮプロファイルを比較すると、図１０より、ＳｉＯ2膜が厚く形成されていた領域に窒化処理を行った場合（図中、「１．１９０ｎｍ」と表示。）の方が、ＳｉＯ2膜が薄く形成されていた領域に窒化処理を行った場合（図中、「１．１５０ｎｍ」と表示。）に比べ、ＳｉＯＮ膜中のＮ濃度が低くなっていることがわかる。また、両者にはＳｉ基板との各界面におけるＮ濃度にも、およそ０．６％程度の差が見られる。【００１４】
このように、窒化処理前の膜厚差が微小であっても、窒化処理後のＳｉＯＮ膜のＮプロファイルには差が生じてくる。このような方法をコア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜形成に適用した場合には、両トランジスタ間に不要な性能差が生じてしまったり、ゲート絶縁膜の形成後にゲート絶縁膜形成プロセス以外の条件を変更したりしなければならなくなる。【００１５】
なお、上記した従来のいずれの方法においても、Ｎ濃度が低い側にだけ窒化処理を行う方法も考えられる。しかし、その場合には、まず膜厚およびＮ濃度の異なるＳｉＯＮ膜を形成した上で、さらに、Ｎ濃度が高い側を保護し、Ｎ濃度が低い側にのみＮを導入するといった方法を採る必要が生じてくるため、半導体装置の製造プロセスが煩雑になる等の課題が残る。【００１６】
本発明はこのような点に鑑みてなされたものであり、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を、効率的に製造することのできる半導体装置の製造方法を提供することを目的とする。【００１７】
また、本発明は、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明では、上記課題を解決するために、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、Ｓｉ基板に対して第１の膜形成処理を行い前記Ｓｉ基板上に第１のＳｉＯＮ膜を形成する工程と、前記Ｓｉ基板上に形成された前記第１のＳｉＯＮ膜のうち、一のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を残し、他のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を除去する工程と、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域および前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。【００１９】
このような半導体装置の製造方法によれば、まず、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜を、一のトランジスタを形成する領域には残し、他のトランジスタを形成する領域からは除去する。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された他のトランジスタの形成領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された一のトランジスタの形成領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する。これにより、一のトランジスタと他のトランジスタの各形成領域に、異なる膜厚のＳｉＯＮ膜が形成されるようになる。さらに、第１の膜形成処理による第１のＳｉＯＮ膜形成の際に、例えば第１のＳｉＯＮ膜の膜厚やＮ濃度を適当に調整しておくことにより、第２の膜形成処理後には、所定の膜厚やＮプロファイルを有する第２，第３のＳｉＯＮ膜をそれぞれ得ることが可能になる。【００２０】
また、本発明では、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置において、一のトランジスタのゲート絶縁膜と他のトランジスタのゲート絶縁膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下であり、かつ、前記一のトランジスタのゲート絶縁膜と前記他のトランジスタのゲート絶縁膜のＮプロファイルが同等であることを特徴とする半導体装置が提供される。【００２１】
このような半導体装置によれば、トランジスタのゲート絶縁膜が、微小な膜厚差で、かつ、同等のＮプロファイルで形成される。このようなトランジスタを、例えば、Ｉ／Ｏ部とコア部を有する半導体装置のコア部に用いることにより、その高性能化と信頼性向上を図ることが可能になる。
【発明の効果】
【００２２】
本発明では、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、その第１のＳｉＯＮ膜を部分的に除去し、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成するようにした。これにより、所定の微小膜厚差を有し、かつ、所定のＮプロファイルを有するゲート絶縁膜を形成することが可能になり、例えば、Ｉ／Ｏ部とコア部を有する半導体装置において、そのコア部で低リークトランジスタと高パフォーマンストランジスタを精度良く作り分けることが可能になる。このような方法を用いることにより、ゲート絶縁膜形成プロセス以外の条件を変更することなく、高性能かつ高信頼性の半導体装置を形成することが可能になる。【００２３】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の形成フローを示す図である。
【図２】素子分離絶縁膜形成工程の要部断面模式図である。
【図３】第１の膜形成処理工程の要部断面模式図である。
【図４】レジスト形成工程の要部断面模式図である。
【図５】エッチング工程の要部断面模式図である。
【図６】第２の膜形成処理工程の要部断面模式図である。
【図７】多結晶Ｓｉ膜形成工程の要部断面模式図である。
【図８】ゲート加工工程の要部断面模式図である。
【図９】サイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。
【図１０】Ｎプロファイルの一例を示す図である。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、半導体装置の形成方法の概略について説明する。
図１は半導体装置の形成フローを示す図である。【００２６】
ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する第１，第２の２種類のトランジスタ（それぞれ「厚膜型トランジスタ」、「薄膜型トランジスタ」という。）を備えた半導体装置の形成フローについて説明する。【００２７】
その場合、まず、Ｓｉ基板に対する膜形成処理（「第１の膜形成処理」という。）として、Ｓｉ基板上に所定の膜厚およびＮ濃度のＳｉＯＮ膜（「第１のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ１）。この第１の膜形成処理では、ここで形成される第１のＳｉＯＮ膜に対して後述の膜形成処理（「第２の膜形成処理」という。）が行われたときに、厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるような膜厚およびＮ濃度で第１のＳｉＯＮ膜を形成する。【００２８】
この第１のＳｉＯＮ膜の形成には、種々の方法を用いることが可能である。例えば、ＮＯガス等のＮを含有するガスを用いてＳｉ基板表面を酸窒化する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをプラズマ窒化処理する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板上にＳｉＯ2膜と窒化シリコン（ＳｉＮ）膜を順に積層する方法等を用いることが可能である。【００２９】
第１の膜形成処理で所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成した後は、Ｓｉ基板上に形成されたその第１のＳｉＯＮ膜のうち、薄膜型トランジスタを形成する領域（「薄膜型トランジスタ形成領域」という。）にある第１のＳｉＯＮ膜を除去し（ステップＳ２）、Ｓｉ基板を露出させる。その際は、例えば、厚膜型トランジスタを形成する領域（「厚膜型トランジスタ形成領域」という。）をレジスト等で保護し、薄膜型トランジスタ形成領域の第１のＳｉＯＮ膜をＨＦ等でウェットエッチングする。【００３０】
その後、厚膜型トランジスタ形成領域に第１のＳｉＯＮ膜が露出し、かつ、薄膜型トランジスタ形成領域にＳｉ基板が露出している状態から、第２の膜形成処理として、露出するＳｉ基板上において所定の膜厚およびＮ濃度となるＳｉＯＮ膜（「第２のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ３）。この第２の膜形成処理では、薄膜型トランジスタ形成領域のＳｉ基板上に、薄膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜が形成される。第２のＳｉＯＮ膜の形成には、ＮＯガス等を用いた酸窒化法を好適に用いることができるが、第１のＳｉＯＮ膜の形成と同様、他の方法を用いることも可能である。【００３１】
第２の膜形成処理の際には、厚膜型トランジスタ形成領域にもこの第２の膜形成処理が行われる。そのため、厚膜型トランジスタ形成領域には、第２の膜形成処理前の第１のＳｉＯＮ膜よりも厚い膜厚で、かつ、第２の膜形成処理前の第１のＳｉＯＮ膜よりも高いＮ濃度のＳｉＯＮ膜（第３のＳｉＯＮ膜）が形成されるようになる。上記ステップＳ１においては、この第２の膜形成処理後に得られる第３のＳｉＯＮ膜が厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度になるよう、第１の膜形成処理の条件を適切に設定し、第１のＳｉＯＮ膜を形成する。条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板、第１のＳｉＯＮ膜、表面に第１のＳｉＯＮ膜が形成されているＳｉ基板の酸窒化速度の違いに留意する。【００３２】
このようにして厚膜型トランジスタ形成領域に第３のＳｉＯＮ膜を形成し、薄膜型トランジスタ形成領域に第２のＳｉＯＮ膜を形成した後は、常法に従い、ゲート電極、サイドウォール、ソース／ドレイン領域、層間絶縁膜、プラグ、パッド等を形成して、半導体装置を完成すればよい。【００３３】
このように、厚膜型トランジスタと薄膜型トランジスタの２種類のトランジスタを作り分ける際には、まず、あらかじめ厚膜型トランジスタ形成領域にのみ、第１の膜形成処理によって所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成しておく。そして、Ｓｉ基板が露出する薄膜型トランジスタ形成領域と共に第１のＳｉＯＮ膜が形成されている厚膜型トランジスタ形成領域に対して第２の膜形成処理を行うことによって、薄膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜を形成し、同時に厚膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第３のＳｉＯＮ膜を形成する。これにより、厚膜型、薄膜型の２種類のトランジスタのゲート絶縁膜を、それぞれ最適な膜厚およびＮ濃度で形成することが可能になる。【００３４】
例えば、第２の膜形成処理後に厚膜型トランジスタ形成領域の第３のＳｉＯＮ膜と薄膜型トランジスタ形成領域の第２のＳｉＯＮ膜が同等のＮ濃度となるように、第１の膜形成処理で形成する第１のＳｉＯＮ膜のＮ濃度を調整する。それにより、膜厚が異なり、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型、薄膜型の２種類のトランジスタを形成することが可能になる。【００３５】
従来は、膜厚差を有するゲート絶縁膜を形成するために、ＳｉＯ2膜を用いる方法、すなわち厚膜側をＳｉＯ2膜とＳｉＯＮ膜で形成し薄膜側をＳｉＯＮ膜で形成する、あるいは厚膜側と薄膜側に膜厚差を有するＳｉＯ2膜を形成しておいてから双方を窒化する、といった方法が採られていた。しかし、このような方法では、所定の膜厚差を確保することは可能であっても、双方のＮプロファイルを同等にすることが非常に困難であった。これに対し、図１の形成フローでは、ＳｉＯＮ膜を用い、ＳｉＯＮ膜を形成する第１，第２の膜形成処理の条件を適切に設定することにより、微小な膜厚差を有し、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型トランジスタと薄膜型トランジスタを形成することが可能になる。【００３６】
なお、ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを作り分ける場合を例にして述べたが、勿論、上記の方法を、ゲート絶縁膜の膜厚が異なる３種類以上のトランジスタの作り分けに適用することも可能である。【００３７】
以下、上記の方法を、Ｉ／Ｏ部とコア部を有する半導体装置のそのコア部内に膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを形成する場合を例にして、具体的に説明する。ここでは、コア部に低リークトランジスタ（上記の厚膜型トランジスタに相当。）と高パフォーマンストランジスタ（上記の薄膜型トランジスタに相当。）の２種類のトランジスタを形成する場合について述べる。【００３８】
図２から図９は半導体装置の形成方法の説明図であって、図２は素子分離絶縁膜形成工程の要部断面模式図、図３は第１の膜形成処理工程の要部断面模式図、図４はレジスト形成工程の要部断面模式図、図５はエッチング工程の要部断面模式図、図６は第２の膜形成処理工程の要部断面模式図、図７は多結晶Ｓｉ膜形成工程の要部断面模式図、図８はゲート加工工程の要部断面模式図、図９はサイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。【００３９】
まず、図２に示すように、Ｓｉ基板１の所定領域にＳＴＩ（Shallow Trench Isolation）法を用いて素子分離絶縁膜２を形成し、低リークトランジスタを形成する領域（「低リークトランジスタ形成領域」という。）２０と高パフォーマンストランジスタを形成する領域（「高パフォーマンストランジスタ形成領域」という。）３０を画定する。【００４０】
次いで、そのＳｉ基板１をＲＣＡ洗浄した後、必要に応じてしきい値調整のためのチャネル注入を行い、図３に示すように、第１の膜形成処理によって第１のＳｉＯＮ膜３を形成する。この第１の膜形成処理では、後に第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるよう、第１のＳｉＯＮ膜３を形成する。例えば、ここでは、膜厚約１．０ｎｍの第１のＳｉＯＮ膜３を形成する。この第１のＳｉＯＮ膜３の形成には、上記のように、ＮＯガス等を用いてＳｉ基板１表面を酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをプラズマ窒化処理する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜とＳｉＮ膜を順に積層する方法等を用いる。【００４１】
次いで、図４に示すように、低リークトランジスタ形成領域２０のみをレジスト４で覆う。そして、そのレジスト４をマスクにしてＨＦ等によるウェットエッチングを行い、図５に示すように、高パフォーマンストランジスタ形成領域３０の第１のＳｉＯＮ膜３を除去し、Ｓｉ基板１を露出させる。その後、レジスト４は剥離して除去する。【００４２】
このようにして、低リークトランジスタ形成領域２０に第１のＳｉＯＮ膜３を残し、高パフォーマンストランジスタ形成領域３０にＳｉ基板１を露出させた後は、その状態から第２の膜形成処理を行う。この第２の膜形成処理では、図６に示すように、Ｓｉ基板１が露出する高パフォーマンストランジスタ形成領域３０に、高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する。この第２のＳｉＯＮ膜５の形成には、例えば、Ｓｉ基板１をＮＯガス等を用いて酸窒化する方法を用いることができる。【００４３】
第２の膜形成処理では、このように高パフォーマンストランジスタ形成領域３０に第２のＳｉＯＮ膜５が形成されるのと同時に、低リークトランジスタ形成領域２０にも第２の膜形成処理が施され、低リークトランジスタ形成領域２０に、第１のＳｉＯＮ膜３よりも膜厚およびＮ濃度が増加した第３のＳｉＯＮ膜６が形成される。【００４４】
第２の膜形成処理は、上記のように、高パフォーマンストランジスタ形成領域３０に高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する条件に設定する。また、この第２のＳｉＯＮ膜５と同時に形成される第３のＳｉＯＮ膜６が、この第２の膜形成処理後に低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有していることとなるよう、第１のＳｉＯＮ膜３を形成する第１の膜形成処理の条件を適切に設定する。なお、条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板１、第１のＳｉＯＮ膜３、表面に第１のＳｉＯＮ膜３が形成されているＳｉ基板１の酸窒化速度の違いに留意する。【００４５】
このように第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、異なる膜厚で、かつ、所定膜厚差のゲート絶縁膜を形成することができる。例えば、最終的に、低リークトランジスタ形成領域２０に最終膜厚が２ｎｍ以下の薄いゲート絶縁膜を形成し、より薄くかつ所定膜厚差のゲート絶縁膜を高パフォーマンストランジスタ形成領域３０に形成することができる。【００４６】
この例のように、コア部に低リークトランジスタと高パフォーマンストランジスタの２種類のトランジスタを形成する場合、それらのゲート絶縁膜の膜厚差は、１ｎｍ未満、好ましくは０．０３ｎｍ〜０．１５ｎｍの範囲とする。原理的には任意の膜厚差のゲート絶縁膜を作り分けることが可能であるが、ここで述べるようにコア部内で低リークトランジスタと高パフォーマンストランジスタを作り分ける場合には、それらのゲート絶縁膜の膜厚差を０．１５ｎｍ以下に設定するのが効果的である。ただし、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の膜厚差を０．０３ｎｍ未満としたときには、それらの性能差が小さくなってしまうため、それらの膜厚差は０．０３ｎｍ以上に設定することが好ましい。【００４７】
また、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、所定膜厚差で、かつ、双方のＮプロファイルが同等のゲート絶縁膜を形成することが可能である。ＳｉＯＮ膜（第１のＳｉＯＮ膜３）ではなく、従来のようにＳｉＯ2膜を用いて所定膜厚差のゲート絶縁膜を形成する方法では、双方のＮプロファイルを同等にすることは困難であった（図１０参照）。しかし、この方法のようにＳｉＯＮ膜を用い、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、双方のＮプロファイルを同等にすることが可能になり、特にゲート絶縁膜／Ｓｉ基板１界面における双方のＮ濃度差を０．５％以内に抑えることも可能になる。【００４８】
このようにしてゲート絶縁膜を形成した後は、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて全面に所定膜厚の多結晶Ｓｉ膜７を形成する。その後、その多結晶Ｓｉ膜７をエッチングにより所定形状に加工し、図８に示すように、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０にそれぞれゲート電極８，９を形成する。【００４９】
そして、図９に示すように、ＬＤＤ（Lightly Doped Drain）注入を行ってＳｉ基板１内にＬＤＤ領域１０，１１を形成した後、ゲート電極８，９の両側にサイドウォール１２，１３を形成し、所定不純物のイオン注入と活性化を行ってソース／ドレイン領域１４，１５を形成する。以後は、通常の製造プロセスに従い、層間絶縁膜、プラグ、パッド等（いずれも図示せず。）を形成して半導体装置を完成する。【００５０】
なお、ここでは、コア部内の２種類のトランジスタの形成方法について述べたが、半導体装置には、上記構成を有するコア部のトランジスタと共に、Ｉ／Ｏ部のトランジスタも形成される。Ｉ／Ｏ部のトランジスタについては、比較的その膜厚を重視し、例えば、第１のＳｉＯＮ膜３を形成する前に、Ｉ／Ｏトランジスタの形成領域に、所定膜厚のＳｉＯ2膜あるいはＳｉＯＮ膜を形成しておき、その後、第１のＳｉＯＮ膜３を形成する。以降は、上記のコア部のトランジスタと同様に形成していけばよい。【００５１】
以上述べたように、上記半導体装置の形成方法によれば、そのコア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成することができる。この方法では、従来の半導体装置製造プロセスに対し、ゲート絶縁膜形成プロセスを変更するのみで足りる。したがって、その他のプロセスの条件、例えばチャネル領域、ＬＤＤ領域１０，１１、ソース／ドレイン領域１４，１５のイオン注入条件等を変更することなく、コア部のトランジスタを作り分けることができる。また、コア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成するため、コア部のいっそうの高性能化と共に信頼性の向上を図ることができる。したがって、高性能で高信頼性の半導体装置を形成することが可能になる。【００５２】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００５３】
１  Ｓｉ基板
２  素子分離絶縁膜
３  第１のＳｉＯＮ膜
４  レジスト
５  第２のＳｉＯＮ膜
６  第３のＳｉＯＮ膜
７  多結晶Ｓｉ膜
８，９  ゲート電極
１０，１１  ＬＤＤ領域
１２，１３  サイドウォール
１４，１５  ソース／ドレイン領域
２０  低リークトランジスタ形成領域
３０  高パフォーマンストランジスタ形成領域
【図１】
2007086111.tif 000003
【図２】
2007086111.tif 000004
【図３】
2007086111.tif 000005
【図４】
2007086111.tif 000006
【図５】
2007086111.tif 000007
【図６】
2007086111.tif 000008
【図７】
2007086111.tif 000009
【図８】
2007086111.tif 000010
【図９】
2007086111.tif 000011
【図１０】
2007086111.tif 000012
【手続補正書】
【提出日】平成20年5月14日(2008.5.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、
シリコン基板に対して第１の膜形成処理を行い前記シリコン基板上に第１の酸窒化シリコン膜を形成する工程と、
前記シリコン基板上に形成された前記第１の酸窒化シリコン膜のうち、一のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を残し、他のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を除去する工程と、
前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域および前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む第３の酸窒化シリコン膜を形成する工程と、
を有し、
前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
形成された前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下となるように、前記第１の酸窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の酸窒化シリコン膜および前記第３の酸窒化シリコン膜の膜厚がいずれも２ｎｍ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜の窒素プロファイルが同等になるように、前記第１の酸窒化シリコン膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第２の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度と、前記第３の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度との差が、０．５％以内であることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記一のトランジスタおよび前記他のトランジスタは、Ｉ／Ｏ部とコア部とを有する半導体装置の前記コア部に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記第３の酸窒化シリコン膜を前記一のトランジスタのゲート絶縁膜とし、前記第２の酸窒化シリコン膜を前記他のトランジスタのゲート絶縁膜とすることを特徴とする請求項１記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、Ｉ／Ｏ部とコア部を有する半導体装置では、I／Ｏ部にある駆動用トランジスタが装置外部とのインタフェースを受け持ち、コア部にある演算回路や記憶回路が情報の処理や記憶を行う。I／Ｏ部にはＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタが広く利用されており、また、コア部の記憶回路にはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）等が、演算回路にはＣＭＯＳロジック回路等が、広く利用されている。
【０００３】
Ｉ／Ｏ用トランジスタと演算用トランジスタは、電源電圧やターゲット性能が異なる。そのため、Ｉ／Ｏ用トランジスタと演算用トランジスタを混載するような場合には、例えば、各トランジスタの用途に応じ、１枚の半導体基板上でそれらのゲート絶縁膜を異なる厚さに作り分ける方法が用いられている。ただし、そのように作り分ける際のゲート絶縁膜の膜厚差は、通常は数ｎｍ程度である。また、ゲート絶縁膜の膜厚差やその膜種に応じてチャネル領域やソース／ドレイン領域へのイオン注入条件を変えてその不純物濃度を制御することによって所望の性能差を得ることも行われる場合がある。
【０００４】
従来、ゲート絶縁膜を作り分ける方法としては、例えば、シリコン（Ｓｉ）基板上の第１の領域に所定膜厚の酸化シリコン（ＳｉＯ2）膜を形成し、第２の領域にそのＳｉＯ2膜より薄い所定窒素（Ｎ）濃度の酸窒化シリコン（ＳｉＯＮ）膜を形成し、第３の領域にそのＳｉＯＮ膜よりさらに薄くかつ低Ｎ濃度のＳｉＯＮ膜を形成して、これらの膜に対し一括でラジカル窒化処理を行う方法が提案されている（特許文献１参照）。この提案では、各領域のゲート絶縁膜を異なる膜厚で形成すると共に、各領域のゲート絶縁膜にそれぞれ所定量のＮを導入し、それらの物理膜厚と誘電率の最適化を図る試みがなされている。
【特許文献１】特開２００２−３６８１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近は、Ｉ／Ｏ部とコア部の間だけでなく、コア部内のトランジスタを作り分ける必要性も高まってきている。具体的には、コア部内でリーク電流の抑制を重視した低リークトランジスタと動作速度を重視した高パフォーマンスのトランジスタを作り分けるような場合である。その場合、低リークトランジスタ用のゲート絶縁膜を厚く形成し、高パフォーマンストランジスタ用のゲート絶縁膜を薄く形成して、さらに、現在では双方のゲート絶縁膜を１ｎｍに満たないような微小膜厚差で作り分けることも要求されている。
【０００６】
従来、ゲート絶縁膜が比較的大きな膜厚差を有するＩ／Ｏ部とコア部のトランジスタを作り分ける場合には、例えば、Ｉ／Ｏ部のトランジスタのゲート絶縁膜を、主にその耐圧を考慮して、厚いＳｉＯ2あるいはＳｉＯＮで形成し、一方、コア部のトランジスタのゲート絶縁膜を、主にその膜厚および誘電率を考慮して、薄いＳｉＯＮで形成する方法が採られている。その具体的な手順としては、例えば、まずＳｉ基板上にＳｉＯ2膜を形成し、コア部のＳｉＯ2膜のみをフッ酸（ＨＦ）等を用いて除去し、露出したコア部のＳｉ基板上にのみ、あるいは露出したコア部のＳｉ基板上とＩ／Ｏ部に残るＳｉＯ2膜上に、コア部のトランジスタに適したＮ濃度のＳｉＯＮ膜を形成する。
【０００７】
ところが、このようなＩ／Ｏ部のトランジスタとコア部のトランジスタのゲート絶縁膜の作り分けに用いることのできる従来の方法を、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けにそのまま適用しようとすると、次のような問題が生じてくる。
【０００８】
すなわち、上記のように、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける際には、それらの膜厚差を１ｎｍ未満という微小な差に抑える要求がある。また、各トランジスタのゲート絶縁膜のＮプロファイルは、それらの性能に大きく影響してくる。
【０００９】
仮に、コア部内で微小膜厚差のゲート絶縁膜を形成したときにそれらのＮプロファイルが大きく異なる場合には、最終的に得られるトランジスタの性能をコア部に適した範囲とするため、例えばチャネル領域やソース／ドレイン領域のイオン注入条件等、トランジスタの設計変更やプロセス条件の変更が必要になってくる。したがって、製造上、微小膜厚差のゲート絶縁膜を同等のＮプロファイルで形成することができれば、ゲート絶縁膜形成プロセス以外の条件を従来のものから変更することが不要になる。
【００１０】
コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けに上記のような従来の方法をそのまま適用した場合、膜形成条件を適切に制御すれば、技術的には、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を所望の微小膜厚差で形成することが可能である。しかし、それら各ゲート絶縁膜のＮプロファイルについて見ると、低リークトランジスタの厚膜のゲート絶縁膜は、上記の手順に従ってＳｉＯ2膜上に高パフォーマンストランジスタに適したＮ濃度のＳｉＯＮ膜を形成した場合には、Ｓｉ基板上に直接そのＳｉＯＮ膜が形成される高パフォーマンストランジスタのゲート絶縁膜とは、そのＮプロファイルが大きく異なってくる。
【００１１】
一方、ゲート絶縁膜の作り分けに当たり、まずＳｉ基板上に微小な膜厚差のＳｉＯ2膜を形成し、その後、一括で窒化処理することによって所定の微小膜厚差を有するＳｉＯＮ膜を形成する方法も考えられる。しかし、この方法を用いた場合、たとえ１ｎｍ未満といった微小膜厚差であっても、一括の窒化処理後に得られるＮプロファイルには大きな差が生じてきてしまう。
【００１２】
図１０はＮプロファイルの一例を示す図である。
図１０には、まずＳｉ基板上に膜厚約０．８ｎｍと約０．９ｎｍの微小膜厚差のＳｉＯ2膜を形成し、その後、同じ窒化処理を行うことによってＳｉ基板上に形成されたＳｉＯＮ膜のＮプロファイルを示している。なお、ここでは窒化処理として、一酸化窒素（ＮＯ）ガスを用いて酸窒化を行っている。図１０において、横軸は窒化処理後のＳｉＯＮ膜のＳｉ基板方向の深さ（ｎｍ）を表し、縦軸はＳｉＯＮ膜中のＮ濃度（％）を表している。
【００１３】
膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１５０ｎｍであった。一方、膜厚約０．９ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１９０ｎｍであり、膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜との膜厚差は微小であった。それらのＮプロファイルを比較すると、図１０より、ＳｉＯ2膜が厚く形成されていた領域に窒化処理を行った場合（図中、「１．１９０ｎｍ」と表示。）の方が、ＳｉＯ2膜が薄く形成されていた領域に窒化処理を行った場合（図中、「１．１５０ｎｍ」と表示。）に比べ、ＳｉＯＮ膜中のＮ濃度が低くなっていることがわかる。また、両者にはＳｉ基板との各界面におけるＮ濃度にも、およそ０．６％程度の差が見られる。
【００１４】
このように、窒化処理前の膜厚差が微小であっても、窒化処理後のＳｉＯＮ膜のＮプロファイルには差が生じてくる。このような方法をコア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜形成に適用した場合には、両トランジスタ間に不要な性能差が生じてしまったり、ゲート絶縁膜の形成後にゲート絶縁膜形成プロセス以外の条件を変更したりしなければならなくなる。
【００１５】
なお、上記した従来のいずれの方法においても、Ｎ濃度が低い側にだけ窒化処理を行う方法も考えられる。しかし、その場合には、まず膜厚およびＮ濃度の異なるＳｉＯＮ膜を形成した上で、さらに、Ｎ濃度が高い側を保護し、Ｎ濃度が低い側にのみＮを導入するといった方法を採る必要が生じてくるため、半導体装置の製造プロセスが煩雑になる等の課題が残る。
【００１６】
本発明はこのような点に鑑みてなされたものであり、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を、効率的に製造することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明では、上記課題を解決するために、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、Ｓｉ基板に対して第１の膜形成処理を行い前記Ｓｉ基板上に第１のＳｉＯＮ膜を形成する工程と、前記Ｓｉ基板上に形成された前記第１のＳｉＯＮ膜のうち、一のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を残し、他のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を除去する工程と、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域および前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する工程と、を有し、前記Ｓｉ基板に対して前記第１の膜形成処理を行い前記Ｓｉ基板上に前記第１のＳｉＯＮ膜を形成する工程においては、後に前記第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に前記第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む前記第３のＳｉＯＮ膜を形成したときに、形成された前記第２のＳｉＯＮ膜と前記第３のＳｉＯＮ膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下となるように、前記第１のＳｉＯＮ膜を形成することを特徴とする半導体装置の製造方法が提供される。
【００１８】
このような半導体装置の製造方法によれば、まず、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜を、一のトランジスタを形成する領域には残し、他のトランジスタを形成する領域からは除去する。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された他のトランジスタの形成領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された一のトランジスタの形成領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する。これにより、一のトランジスタと他のトランジスタの各形成領域に、異なる膜厚のＳｉＯＮ膜が形成されるようになる。さらに、第１の膜形成処理による第１のＳｉＯＮ膜形成の際に、例えば第１のＳｉＯＮ膜の膜厚やＮ濃度を適当に調整しておくことにより、第２の膜形成処理後には、所定の膜厚やＮプロファイルを有する第２，第３のＳｉＯＮ膜をそれぞれ得ることが可能になる。
【発明の効果】
【００１９】
本発明では、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、その第１のＳｉＯＮ膜を部分的に除去し、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成するようにした。これにより、所定の微小膜厚差を有し、かつ、所定のＮプロファイルを有するゲート絶縁膜を形成することが可能になり、例えば、Ｉ／Ｏ部とコア部を有する半導体装置において、そのコア部で低リークトランジスタと高パフォーマンストランジスタを精度良く作り分けることが可能になる。このような方法を用いることにより、ゲート絶縁膜形成プロセス以外の条件を変更することなく、高性能かつ高信頼性の半導体装置を形成することが可能になる。
【００２０】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、半導体装置の形成方法の概略について説明する。
図１は半導体装置の形成フローを示す図である。
【００２２】
ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する第１，第２の２種類のトランジスタ（それぞれ「厚膜型トランジスタ」、「薄膜型トランジスタ」という。）を備えた半導体装置の形成フローについて説明する。
【００２３】
その場合、まず、Ｓｉ基板に対する膜形成処理（「第１の膜形成処理」という。）として、Ｓｉ基板上に所定の膜厚およびＮ濃度のＳｉＯＮ膜（「第１のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ１）。この第１の膜形成処理では、ここで形成される第１のＳｉＯＮ膜に対して後述の膜形成処理（「第２の膜形成処理」という。）が行われたときに、厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるような膜厚およびＮ濃度で第１のＳｉＯＮ膜を形成する。
【００２４】
この第１のＳｉＯＮ膜の形成には、種々の方法を用いることが可能である。例えば、ＮＯガス等のＮを含有するガスを用いてＳｉ基板表面を酸窒化する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをプラズマ窒化処理する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板上にＳｉＯ2膜と窒化シリコン（ＳｉＮ）膜を順に積層する方法等を用いることが可能である。
【００２５】
第１の膜形成処理で所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成した後は、Ｓｉ基板上に形成されたその第１のＳｉＯＮ膜のうち、薄膜型トランジスタを形成する領域（「薄膜型トランジスタ形成領域」という。）にある第１のＳｉＯＮ膜を除去し（ステップＳ２）、Ｓｉ基板を露出させる。その際は、例えば、厚膜型トランジスタを形成する領域（「厚膜型トランジスタ形成領域」という。）をレジスト等で保護し、薄膜型トランジスタ形成領域の第１のＳｉＯＮ膜をＨＦ等でウェットエッチングする。
【００２６】
その後、厚膜型トランジスタ形成領域に第１のＳｉＯＮ膜が露出し、かつ、薄膜型トランジスタ形成領域にＳｉ基板が露出している状態から、第２の膜形成処理として、露出するＳｉ基板上において所定の膜厚およびＮ濃度となるＳｉＯＮ膜（「第２のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ３）。この第２の膜形成処理では、薄膜型トランジスタ形成領域のＳｉ基板上に、薄膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜が形成される。第２のＳｉＯＮ膜の形成には、ＮＯガス等を用いた酸窒化法を好適に用いることができるが、第１のＳｉＯＮ膜の形成と同様、他の方法を用いることも可能である。
【００２７】
第２の膜形成処理の際には、厚膜型トランジスタ形成領域にもこの第２の膜形成処理が行われる。そのため、厚膜型トランジスタ形成領域には、第２の膜形成処理前の第１のＳｉＯＮ膜よりも厚い膜厚で、かつ、第２の膜形成処理前の第１のＳｉＯＮ膜よりも高いＮ濃度のＳｉＯＮ膜（第３のＳｉＯＮ膜）が形成されるようになる。上記ステップＳ１においては、この第２の膜形成処理後に得られる第３のＳｉＯＮ膜が厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度になるよう、第１の膜形成処理の条件を適切に設定し、第１のＳｉＯＮ膜を形成する。条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板、第１のＳｉＯＮ膜、表面に第１のＳｉＯＮ膜が形成されているＳｉ基板の酸窒化速度の違いに留意する。
【００２８】
このようにして厚膜型トランジスタ形成領域に第３のＳｉＯＮ膜を形成し、薄膜型トランジスタ形成領域に第２のＳｉＯＮ膜を形成した後は、常法に従い、ゲート電極、サイドウォール、ソース／ドレイン領域、層間絶縁膜、プラグ、パッド等を形成して、半導体装置を完成すればよい。
【００２９】
このように、厚膜型トランジスタと薄膜型トランジスタの２種類のトランジスタを作り分ける際には、まず、あらかじめ厚膜型トランジスタ形成領域にのみ、第１の膜形成処理によって所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成しておく。そして、Ｓｉ基板が露出する薄膜型トランジスタ形成領域と共に第１のＳｉＯＮ膜が形成されている厚膜型トランジスタ形成領域に対して第２の膜形成処理を行うことによって、薄膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜を形成し、同時に厚膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第３のＳｉＯＮ膜を形成する。これにより、厚膜型、薄膜型の２種類のトランジスタのゲート絶縁膜を、それぞれ最適な膜厚およびＮ濃度で形成することが可能になる。
【００３０】
例えば、第２の膜形成処理後に厚膜型トランジスタ形成領域の第３のＳｉＯＮ膜と薄膜型トランジスタ形成領域の第２のＳｉＯＮ膜が同等のＮ濃度となるように、第１の膜形成処理で形成する第１のＳｉＯＮ膜のＮ濃度を調整する。それにより、膜厚が異なり、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型、薄膜型の２種類のトランジスタを形成することが可能になる。
【００３１】
従来は、膜厚差を有するゲート絶縁膜を形成するために、ＳｉＯ2膜を用いる方法、すなわち厚膜側をＳｉＯ2膜とＳｉＯＮ膜で形成し薄膜側をＳｉＯＮ膜で形成する、あるいは厚膜側と薄膜側に膜厚差を有するＳｉＯ2膜を形成しておいてから双方を窒化する、といった方法が採られていた。しかし、このような方法では、所定の膜厚差を確保することは可能であっても、双方のＮプロファイルを同等にすることが非常に困難であった。これに対し、図１の形成フローでは、ＳｉＯＮ膜を用い、ＳｉＯＮ膜を形成する第１，第２の膜形成処理の条件を適切に設定することにより、微小な膜厚差を有し、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型トランジスタと薄膜型トランジスタを形成することが可能になる。
【００３２】
なお、ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを作り分ける場合を例にして述べたが、勿論、上記の方法を、ゲート絶縁膜の膜厚が異なる３種類以上のトランジスタの作り分けに適用することも可能である。
【００３３】
以下、上記の方法を、Ｉ／Ｏ部とコア部を有する半導体装置のそのコア部内に膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを形成する場合を例にして、具体的に説明する。ここでは、コア部に低リークトランジスタ（上記の厚膜型トランジスタに相当。）と高パフォーマンストランジスタ（上記の薄膜型トランジスタに相当。）の２種類のトランジスタを形成する場合について述べる。
【００３４】
図２から図９は半導体装置の形成方法の説明図であって、図２は素子分離絶縁膜形成工程の要部断面模式図、図３は第１の膜形成処理工程の要部断面模式図、図４はレジスト形成工程の要部断面模式図、図５はエッチング工程の要部断面模式図、図６は第２の膜形成処理工程の要部断面模式図、図７は多結晶Ｓｉ膜形成工程の要部断面模式図、図８はゲート加工工程の要部断面模式図、図９はサイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。
【００３５】
まず、図２に示すように、Ｓｉ基板１の所定領域にＳＴＩ（Shallow Trench Isolation）法を用いて素子分離絶縁膜２を形成し、低リークトランジスタを形成する領域（「低リークトランジスタ形成領域」という。）２０と高パフォーマンストランジスタを形成する領域（「高パフォーマンストランジスタ形成領域」という。）３０を画定する。
【００３６】
次いで、そのＳｉ基板１をＲＣＡ洗浄した後、必要に応じてしきい値調整のためのチャネル注入を行い、図３に示すように、第１の膜形成処理によって第１のＳｉＯＮ膜３を形成する。この第１の膜形成処理では、後に第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるよう、第１のＳｉＯＮ膜３を形成する。例えば、ここでは、膜厚約１．０ｎｍの第１のＳｉＯＮ膜３を形成する。この第１のＳｉＯＮ膜３の形成には、上記のように、ＮＯガス等を用いてＳｉ基板１表面を酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをプラズマ窒化処理する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜とＳｉＮ膜を順に積層する方法等を用いる。
【００３７】
次いで、図４に示すように、低リークトランジスタ形成領域２０のみをレジスト４で覆う。そして、そのレジスト４をマスクにしてＨＦ等によるウェットエッチングを行い、図５に示すように、高パフォーマンストランジスタ形成領域３０の第１のＳｉＯＮ膜３を除去し、Ｓｉ基板１を露出させる。その後、レジスト４は剥離して除去する。
【００３８】
このようにして、低リークトランジスタ形成領域２０に第１のＳｉＯＮ膜３を残し、高パフォーマンストランジスタ形成領域３０にＳｉ基板１を露出させた後は、その状態から第２の膜形成処理を行う。この第２の膜形成処理では、図６に示すように、Ｓｉ基板１が露出する高パフォーマンストランジスタ形成領域３０に、高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する。この第２のＳｉＯＮ膜５の形成には、例えば、Ｓｉ基板１をＮＯガス等を用いて酸窒化する方法を用いることができる。
【００３９】
第２の膜形成処理では、このように高パフォーマンストランジスタ形成領域３０に第２のＳｉＯＮ膜５が形成されるのと同時に、低リークトランジスタ形成領域２０にも第２の膜形成処理が施され、低リークトランジスタ形成領域２０に、第１のＳｉＯＮ膜３よりも膜厚およびＮ濃度が増加した第３のＳｉＯＮ膜６が形成される。
【００４０】
第２の膜形成処理は、上記のように、高パフォーマンストランジスタ形成領域３０に高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する条件に設定する。また、この第２のＳｉＯＮ膜５と同時に形成される第３のＳｉＯＮ膜６が、この第２の膜形成処理後に低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有していることとなるよう、第１のＳｉＯＮ膜３を形成する第１の膜形成処理の条件を適切に設定する。なお、条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板１、第１のＳｉＯＮ膜３、表面に第１のＳｉＯＮ膜３が形成されているＳｉ基板１の酸窒化速度の違いに留意する。
【００４１】
このように第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、異なる膜厚で、かつ、所定膜厚差のゲート絶縁膜を形成することができる。例えば、最終的に、低リークトランジスタ形成領域２０に最終膜厚が２ｎｍ以下の薄いゲート絶縁膜を形成し、より薄くかつ所定膜厚差のゲート絶縁膜を高パフォーマンストランジスタ形成領域３０に形成することができる。
【００４２】
この例のように、コア部に低リークトランジスタと高パフォーマンストランジスタの２種類のトランジスタを形成する場合、それらのゲート絶縁膜の膜厚差は、１ｎｍ未満、好ましくは０．０３ｎｍ〜０．１５ｎｍの範囲とする。原理的には任意の膜厚差のゲート絶縁膜を作り分けることが可能であるが、ここで述べるようにコア部内で低リークトランジスタと高パフォーマンストランジスタを作り分ける場合には、それらのゲート絶縁膜の膜厚差を０．１５ｎｍ以下に設定するのが効果的である。ただし、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の膜厚差を０．０３ｎｍ未満としたときには、それらの性能差が小さくなってしまうため、それらの膜厚差は０．０３ｎｍ以上に設定することが好ましい。
【００４３】
また、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、所定膜厚差で、かつ、双方のＮプロファイルが同等のゲート絶縁膜を形成することが可能である。ＳｉＯＮ膜（第１のＳｉＯＮ膜３）ではなく、従来のようにＳｉＯ2膜を用いて所定膜厚差のゲート絶縁膜を形成する方法では、双方のＮプロファイルを同等にすることは困難であった（図１０参照）。しかし、この方法のようにＳｉＯＮ膜を用い、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、双方のＮプロファイルを同等にすることが可能になり、特にゲート絶縁膜／Ｓｉ基板１界面における双方のＮ濃度差を０．５％以内に抑えることも可能になる。
【００４４】
このようにしてゲート絶縁膜を形成した後は、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて全面に所定膜厚の多結晶Ｓｉ膜７を形成する。その後、その多結晶Ｓｉ膜７をエッチングにより所定形状に加工し、図８に示すように、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０にそれぞれゲート電極８，９を形成する。
【００４５】
そして、図９に示すように、ＬＤＤ（Lightly Doped Drain）注入を行ってＳｉ基板１内にＬＤＤ領域１０，１１を形成した後、ゲート電極８，９の両側にサイドウォール１２，１３を形成し、所定不純物のイオン注入と活性化を行ってソース／ドレイン領域１４，１５を形成する。以後は、通常の製造プロセスに従い、層間絶縁膜、プラグ、パッド等（いずれも図示せず。）を形成して半導体装置を完成する。
【００４６】
なお、ここでは、コア部内の２種類のトランジスタの形成方法について述べたが、半導体装置には、上記構成を有するコア部のトランジスタと共に、Ｉ／Ｏ部のトランジスタも形成される。Ｉ／Ｏ部のトランジスタについては、比較的その膜厚を重視し、例えば、第１のＳｉＯＮ膜３を形成する前に、Ｉ／Ｏトランジスタの形成領域に、所定膜厚のＳｉＯ2膜あるいはＳｉＯＮ膜を形成しておき、その後、第１のＳｉＯＮ膜３を形成する。以降は、上記のコア部のトランジスタと同様に形成していけばよい。
【００４７】
以上述べたように、上記半導体装置の形成方法によれば、そのコア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成することができる。この方法では、従来の半導体装置製造プロセスに対し、ゲート絶縁膜形成プロセスを変更するのみで足りる。したがって、その他のプロセスの条件、例えばチャネル領域、ＬＤＤ領域１０，１１、ソース／ドレイン領域１４，１５のイオン注入条件等を変更することなく、コア部のトランジスタを作り分けることができる。また、コア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成するため、コア部のいっそうの高性能化と共に信頼性の向上を図ることができる。したがって、高性能で高信頼性の半導体装置を形成することが可能になる。
【００４８】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【図面の簡単な説明】
【００４９】
【図１】半導体装置の形成フローを示す図である。
【図２】素子分離絶縁膜形成工程の要部断面模式図である。
【図３】第１の膜形成処理工程の要部断面模式図である。
【図４】レジスト形成工程の要部断面模式図である。
【図５】エッチング工程の要部断面模式図である。
【図６】第２の膜形成処理工程の要部断面模式図である。
【図７】多結晶Ｓｉ膜形成工程の要部断面模式図である。
【図８】ゲート加工工程の要部断面模式図である。
【図９】サイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。
【図１０】Ｎプロファイルの一例を示す図である。
【符号の説明】
【００５０】
１  Ｓｉ基板
２  素子分離絶縁膜
３  第１のＳｉＯＮ膜
４  レジスト
５  第２のＳｉＯＮ膜
６  第３のＳｉＯＮ膜
７  多結晶Ｓｉ膜
８，９  ゲート電極
１０，１１  ＬＤＤ領域
１２，１３  サイドウォール
１４，１５  ソース／ドレイン領域
２０  低リークトランジスタ形成領域
３０  高パフォーマンストランジスタ形成領域
【国際調査報告】
2007086111.tif 000013
2007086111.tif 000014