(57)【要約】  本発明は、入力データ信号の振幅が小さい場合でマーク率が大幅に異なる符号を用いる場合であっても、入力データ信号に対して振幅余裕のある位置で波形整形処理を行うことができる波形整形装置および誤り測定装置を提供することを目的とする。  本発明の波形整形装置は、入力データ信号Ｄａを検波し、その振幅および振幅中心電圧を求める電圧検出手段２２と、振幅中心電圧に対応した参照電圧を生成する参照電圧発生手段２３と、入力データ信号Ｄａと参照電圧とを比較するコンパレータ２５とを含む波形整形装置２１において、入力データ信号Ｄａのマーク率Ｍと振幅とに基づいて、電圧検出手段２２が検出する振幅中心電圧の誤差を補正するための補正情報ΔＶを出力する補正情報出力手段２７と、この補正情ΔＶにより、コンパレータ２５に入力される参照電圧（または入力データ信号の直流オフセット値）を補正する補正手段２８とを備える。
2007116697.tif 000002
【特許請求の範囲】
【請求項１】
入力データ信号と閾値とを比較し、当該入力データ信号を波形整形して出力するコンパレータ（２５）と、
当該入力データ信号を検波し、その振幅電圧及び振幅中心電圧を検出する電圧検出手段（２２）とを含む波形整形装置において、
前記入力データ信号のマーク率（Ｍ）と当該振幅電圧とに基づいて、補正情報を出力する補正情報出力手段（２７）と、
前記補正情報出力手段からの補正情報によって、当該入力データ信号の直流オフセット値及び当該閾値の何れか一方を補正する補正手段（２８）とを備えたことを特徴とする波形整形装置。
【請求項２】
前記補正情報は、予め定めた、前記波形整形装置の周囲温度、前記入力データ信号のビットレート、および、前記入力データ信号のマーク率の組合せ毎に定めた少なくとも１つの係数と、前記電圧検出手段により検出される振幅電圧とに基づいて、定められることを特徴とする請求項１記載の波形整形装置。
【請求項３】
入力データ信号を受けて、その波形を整形する波形整形装置と、
前記波形整形されたデータ信号と入力クロック信号とを相対的に移相する可変遅延器（３１）と、
前記波形整形装置からの出力と前記可変遅延器により相対的に移相された入力クロック信号とを受けて、前記波形整形装置からの出力の符号を読み取る識別器（３０）とを含み、
前記識別器から出力される識別データ信号に基づいて当該入力データ信号の符号誤りを測定する誤り測定装置において、
前記波形整形装置が請求項１記載の波形整形装置であることを特徴とする誤り測定装置。
【請求項４】
指定された基準信号のマーク率を前記入力データ信号のマーク率として前記補正情報出力手段に出力する基準信号発生手段（４１）を備えたことを特徴とする請求項３記載の誤り測定装置。
【請求項５】
前記識別器から出力された識別データ信号をビット単位で遅延して出力する遅延器（３２ａ）と、
前記波形整形装置からの出力と該識別器から出力された識別データ信号との位相差に対応した電圧を出力する第１位相検波器（３２ｂ）と、
前記識別データ信号と前記遅延器から出力されたデータ信号との位相差に対応した電圧を出力する第２位相検波器（３２ｃ）と、
前記第１位相検波器の出力電圧の基底となる基底電圧を出力する第３位相検波器（３２ｄ）と、
前記第１位相検波器から出力された電圧が、前記第２位相検波器からの出力電圧と前記基底電圧との中間電圧に等しくなるように前記可変遅延器の移相量を制御する位相制御手段（３３）とを備えたことを特徴とする請求項３記載の誤り測定装置。
【請求項６】
前記第１乃至第３位相検波器が、同一の位相検波器によって構成され、
前記第３位相検波器が、同一符号かつ同位相のデジタルデータ信号間の位相差に対応した電圧を前記基底電圧として出力することを特徴とする請求項５記載の誤り測定装置。
【請求項７】
差動デジタル信号を構成する一方の第１入力データ信号を検波し、その第１振幅電圧及び第１振幅中心電圧を検出する第１電圧検出手段（２２Ａ）と、
当該差動デジタル信号を構成する他方の第２入力データ信号を検波し、その第２振幅電圧及び第２振幅中心電圧を検出する第２電圧検出手段（２２Ｂ）と、
前記第１入力データ信号と前記第２入力データ信号とを比較し、当該差動デジタル信号をデジタル信号に変換して出力するコンパレータ（２５）とを含む波形整形装置（２１″）であって、
前記第１入力データ信号のマーク率と当該第１振幅電圧とに基づいて、第１補正情報を出力する第１補正情報出力手段（２７Ａ）と、
前記第１補正情報によって、当該第１入力データ信号の直流オフセット値を補正する第１補正手段（２８Ａ）と、
前記第２入力データ信号のマーク率と当該第２振幅電圧とに基づいて、第２補正情報を出力する第２補正情報出力手段（２７Ｂ）と、
前記第２補正情報によって、当該第２入力データ信号の直流オフセット値を補正する第２補正手段（２８Ｂ）とを備えたことを特徴とする波形整形装置。
【請求項８】
差動デジタル信号を受けて、当該差動デジタル信号を構成する第１入力データ信号と第２入力データ信号とを比較し、波形整形されたデータ信号を出力する波形整形装置（２１''）と、
前記波形整形されたデータ信号と入力クロック信号とを相対的に移相する可変遅延器（３１）と、
前記可変遅延器により相対的に移相された、前記波形整形装置からの出力と入力クロック信号とを受けて、前記波形整形装置からの出力の符号を読み取る識別器（３０）とを含み、
前記識別器から出力される識別データ信号に基づいて、当該差動デジタル信号の符号誤りを測定する誤り測定装置であって、
前記波形整形装置（２１''）が請求項７記載の波形整形装置であることを特徴とする誤り測定装置。
【請求項９】
指定された基準信号のマーク率を前記差動デジタル信号のマーク率として前記第１および第２補正情報出力手段に出力する基準信号発生手段（４１）を備えたことを特徴とする請求項８記載の誤り測定装置。
【請求項１０】
前記識別器から出力された識別データ信号をビット単位で遅延して出力する遅延器（３２ａ）と、
前記波形整形装置からの出力と該識別器から出力された識別データ信号との位相差に対応した電圧を出力する第１位相検波器（３２ｂ）と、
前記識別データ信号と前記遅延器から出力されたデータ信号との位相差に対応した電圧を出力する第２位相検波器（３２ｃ）と、
前記第１位相検波器の出力電圧の基底となる基底電圧を出力する第３位相検波器（３２ｄ）と、
前記第１位相検波器から出力された電圧が、前記第２位相検波器からの出力電圧と前記基底電圧との中間電圧に等しくなるように前記可変遅延器の移相量を制御する位相制御手段（３３）とを備えたことを特徴とする請求項８記載の誤り測定装置。
【請求項１１】
前記第１乃至第３位相検波器が、同一の位相検波器によって構成され、
前記第３位相検波器が、同一符号かつ同位相のデジタルデータ信号間の位相差に対応した電圧を前記基底電圧として出力することを特徴とする請求項１０記載の誤り測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力データ信号に対する波形整形処理を行うことで、振幅方向の揺らぎを除去する波形整形装置に関し、特に、入力データ信号の振幅やマーク率の影響を受けることなく正確な波形整形処理ができる波形整形装置に関する。
【背景技術】
【０００２】
データ信号を扱う機器や伝送路の性能評価を行う一つの方法として、基準パターンのデータ信号を試験用信号として評価対象に与え、その評価対象から出力されたデータ信号に対するビット誤り率を測定する方法がある。【０００３】
このような方法を実現する誤り測定装置は、評価対象から出力されたデータ信号を受けて、波形整形装置に入力して振幅方向のゆらぎ成分を取り除き、その波形整形されたデータ信号に対して位相調整されたクロック信号による符号読取処理を行い、位相方向のゆらぎ成分を取り除く。そして、この誤り測定装置は、振幅方向と位相方向のゆらぎ成分が取り除かれたデータ信号の符号を評価対象に与えた試験用信号のパターンの符号と１ビットずつ比較して誤り率を求めている。【０００４】
このようにデータ信号に対する波形整形処理とクロック信号による読取処理とにより、振幅と位相のゆらぎ成分を取り除いてからビット誤り率を求める誤り測定装置は、例えば、次の特許文献１、２に開示されている。【０００５】
【特許文献１】特開平５−７１３５号公報
【特許文献２】特開平８−８８６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１、２には、入力データ信号を検波してその振幅中心電圧を求め、波形整形処理に用いる参照電圧を振幅中心電圧に応じて可変制御することで、入力データ信号の直流オフセットの変動に対処する技術が開示されている。【０００７】
しかしながら、上記のように入力データ信号の振幅を検波器で求めている場合、データ信号のマーク率によって検出される中心電圧の値に誤差が生じる。この誤差の影響は、入力データ信号の振幅が小さい程顕著となる。このため、従来の誤り測定装置は、振幅余裕のない位置で波形整形処理を行ってしまい、正しい誤り率測定が行えないという問題があった。【０００８】
本発明は、この問題を解決し、入力データ信号の振幅が小さい場合でマーク率が大幅に異なる符号を用いる場合であっても、入力データ信号に対して振幅余裕のある位置で波形整形処理を行うことができる波形整形装置および誤り測定装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の波形整形装置は、入力データ信号と閾値とを比較し、当該入力データ信号を波形整形して出力するコンパレータ（２５）と、当該入力データ信号を検波し、その振幅電圧及び振幅中心電圧を検出する電圧検出手段（２２）とを含む波形整形装置において、前記入力データ信号のマーク率（Ｍ）と当該振幅電圧とに基づいて、補正情報を出力する補正情報出力手段（２７）と、前記補正情報出力手段からの補正情報によって、当該入力データ信号の直流オフセット値及び当該閾値の何れか一方を補正する補正手段（２８）とを備えたことを特徴としている。【００１０】
なお、前記補正情報は、予め定めた、前記波形整形装置の周囲温度、前記入力データ信号のビットレート、および、前記入力データ信号のマーク率の組合せ毎に定めた少なくとも１つの係数と、前記電圧検出手段により検出される振幅電圧とに基づいて、定められてもよい。【００１１】
また、本発明の誤り測定装置は、入力データ信号を受けて、その波形を整形する波形整形装置と、前記波形整形されたデータ信号と入力クロック信号とを相対的に移相する可変遅延器（３１）と、前記波形整形装置からの出力と前記可変遅延器により相対的に移相された入力クロック信号とを受けて、前記波形整形装置からの出力の符号を読み取る識別器（３０）とを含み、前記識別器から出力される識別データ信号に基づいて当該入力データ信号の符号誤りを測定する誤り測定装置において、前記波形整形装置が請求項１記載の波形整形装置であることを特徴としている。【００１２】
なお、本発明の誤り測定装置は、指定された基準信号のマーク率を前記入力データ信号のマーク率として前記補正情報出力手段に出力する基準信号発生手段（４１）を備えるようにしてもよい。【００１３】
また、本発明の誤り測定装置は、前記識別器から出力された識別データ信号をビット単位で遅延して出力する遅延器（３２ａ）と、前記波形整形装置からの出力と該識別器から出力された識別データ信号との位相差に対応した電圧を出力する第１位相検波器（３２ｂ）と、前記識別データ信号と前記遅延器から出力されたデータ信号との位相差に対応した電圧を出力する第２位相検波器（３２ｃ）と、前記第１位相検波器の出力電圧の基底となる基底電圧を出力する第３位相検波器（３２ｄ）と、前記第１位相検波器から出力された電圧が、前記第２位相検波器からの出力電圧と前記基底電圧との中間電圧に等しくなるように前記可変遅延器の移相量を制御する位相制御手段（３３）とを備えるようにしてもよい。【００１４】
また、前記第１乃至第３位相検波器が、同一の位相検波器によって構成され、前記第３位相検波器が、同一符号かつ同位相のデジタルデータ信号間の位相差に対応した電圧を前記基底電圧として出力するようにしてもよい。【００１５】
また、本発明の波形整形装置は、差動デジタル信号を構成する一方の第１入力データ信号を検波し、その第１振幅電圧及び第１振幅中心電圧を検出する第１電圧検出手段（２２Ａ）と、当該差動デジタル信号を構成する他方の第２入力データ信号を検波し、その第２振幅電圧及び第２振幅中心電圧を検出する第２電圧検出手段（２２Ｂ）と、前記第１入力データ信号と前記第２入力データ信号とを比較し、当該差動デジタル信号をデジタル信号に変換して出力するコンパレータ（２５）とを含む波形整形装置（２１″）であって、前記第１入力データ信号のマーク率と当該第１振幅電圧とに基づいて、第１補正情報を出力する第１補正情報出力手段（２７Ａ）と、前記第１補正情報によって、当該第１入力データ信号の直流オフセット値を補正する第１補正手段（２８Ａ）と、前記第２入力データ信号のマーク率と当該第２振幅電圧とに基づいて、第２補正情報を出力する第２補正情報出力手段（２７Ｂ）と、前記第２補正情報によって、当該第２入力データ信号の直流オフセット値を補正する第２補正手段（２８Ｂ）とを備えたことを特徴としている。【００１６】
また、本発明の誤り測定装置は、差動デジタル信号を受けて、当該差動デジタル信号を構成する第１入力データ信号と第２入力データ信号とを比較し、波形整形されたデータ信号を出力する波形整形装置（２１''）と、前記波形整形されたデータ信号と入力クロック信号とを相対的に移相する可変遅延器（３１）と、前記可変遅延器により相対的に移相された、前記波形整形装置からの出力と入力クロック信号とを受けて、前記波形整形装置からの出力の符号を読み取る識別器（３０）とを含み、前記識別器から出力される識別データ信号に基づいて、当該差動デジタル信号の符号誤りを測定する誤り測定装置であって、前記波形整形装置（２１''）が上記波形整形装置であることを特徴としている。【００１７】
なお、本発明の誤り測定装置は、指定された基準信号のマーク率を前記差動デジタル信号のマーク率として前記第１および第２補正情報出力手段に出力する基準信号発生手段（４１）を備えるようにしてもよい。【００１８】
また、本発明の誤り測定装置は、前記識別器から出力された識別データ信号をビット単位で遅延して出力する遅延器（３２ａ）と、前記波形整形装置からの出力と該識別器から出力された識別データ信号との位相差に対応した電圧を出力する第１位相検波器（３２ｂ）と、前記識別データ信号と前記遅延器から出力されたデータ信号との位相差に対応した電圧を出力する第２位相検波器（３２ｃ）と、前記第１位相検波器の出力電圧の基底となる基底電圧を出力する第３位相検波器（３２ｄ）と、前記第１位相検波器から出力された電圧が、前記第２位相検波器からの出力電圧と前記基底電圧との中間電圧に等しくなるように前記可変遅延器の移相量を制御する位相制御手段（３３）とを備えるようにしてもよい。【００１９】
また、本発明の誤り測定装置は、前記第１乃至第３位相検波器が、同一の位相検波器によって構成され、前記第３位相検波器が、同一符号かつ同位相のデジタルデータ信号間の位相差に対応した電圧を前記基底電圧として出力するようにしてもよい。
【発明の効果】
【００２０】
このように本発明の波形整形装置および誤り測定装置は、入力データ信号の振幅と本来のマーク率に応じて、コンパレータに入力されるデータ信号の直流バイアスあるいは参照電圧を補正しているので、入力データ信号のマーク率の大幅な変化や振幅の減少変化等があっても、振幅余裕のある状態で波形整形処理を行うことができる。【００２１】
また、本発明の誤り測定装置は、前記波形整形処理に加えて、データ信号に対するデータ識別を位相余裕の最も高いタイミングに行うことができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施形態の構成を示す図である。
【図２】図２は、実施形態の要部の構成図である。
【図３】図３は、実施形態の要部の動作を説明するための図である。
【図４】図４は、実施形態の要部の構成図である。
【図５】図５は、実施形態の要部の動作説明図である。
【図６】図６は、レベルシフタを用いた波形整形装置に本発明を適用した第２の実施形態の例を示す図である。
【図７】図７は、第３の実施形態の要部の構成例を示す図である。
【符号の説明】
【００２３】
２０  誤り測定装置
２１  波形整形装置
２２、２２Ａ、２２Ｂ  電圧検出手段
２３  参照電圧発生手段
２４、２４Ａ、２４Ｂ  バイアス電圧発生手段
２５  コンパレータ
２７、２７Ａ、２７Ｂ  補正情報出力手段
２８、２８Ａ、２８Ｂ  補正手段
２９、２９Ａ、２９Ｂ  レベルシフタ
３０  識別器
３１  可変遅延器
３２  位相検波手段
３３  位相制御手段
４０  誤り測定部
４１  基準信号発生手段
４２  符号比較手段
４３  演算部
【発明を実施するための最良の形態】
【００２４】
（第１の実施形態）
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明の波形整形装置２１を有する誤り測定装置２０の構成を示している。【００２５】
波形整形装置２１は、電圧検出手段２２、参照電圧発生手段２３、コンパレータ２５、補正情報出力手段２７、補正手段２８を有している。【００２６】
電圧検出手段２２は、入力データ信号Ｄａを検波し、その振幅値および振幅中心電圧を求める。【００２７】
より具体的に言えば、電圧検出手段２２は、図２のように、入力データ信号Ｄａをダイオード検波してハイレベルの電圧Ｖａを検出するハイレベル電圧検出器２２ａと、入力データ信号Ｄａをダイオード検波してローレベルの電圧Ｖｂを検出するローレベル電圧検出器２２ｂと、振幅中心電圧Ｖｃ＝（Ｖａ＋Ｖｂ）／２を求める中心電圧検出器２２ｃとを有している。【００２８】
参照電圧発生手段２３は、電圧検出手段２２によって検出された振幅中心電圧Ｖｃに対応した参照電圧Ｖｒを生成する。ただし、この参照電圧Ｖｒは、後述する補正手段２８によって補正される。参照電圧発生手段２３は、例えばローパスフィルタで構成される。なお、振幅中心電圧Ｖｃの脈流成分が十分に小さい場合には、波形整形装置２１の構成から参照電圧発生手段２３を除き、参照電圧Ｖｒとして振幅中心電圧Ｖｃを用いてもよい。【００２９】
コンパレータ２５は、入力データ信号Ｄａと補正された参照電圧Ｖｒ′とを比較し、例えば入力データ信号Ｄａの電圧が参照電圧Ｖｒ′を超えている間はハイレベル、入力データ信号Ｄａの電圧が参照電圧Ｖｒ′以下の間はローレベルとなるように波形整形されたデータ信号Ｄｂを生成し、後述する識別器３０に出力する。【００３０】
補正情報出力手段２７は、後述する基準信号発生手段４１から出力されるマーク率Ｍと、入力データ信号の振幅とに基づいて、電圧検出手段２２が検出する振幅中心電圧Ｖｃの誤差を補正するための補正情報ΔＶを補正手段２８に出力する。【００３１】
補正手段２８は、補正情報ΔＶを用いて参照電圧Ｖｒの補正（この場合減算または加算補正）を行う。なお、ここでは、入力データ信号を直接コンパレータ２５に入力し、参照電圧側を補正する場合について示しているが、後述するように、参照電圧側を固定しておき、入力データ信号をレベルシフタに入力してその直流オフセットを変化させてコンパレータ２５に入力してもよい。【００３２】
ここでデータ信号のマーク率と検波出力との関係について説明すると、データ信号のマーク率を、ハイレベルデータのビット数／全ビット数とすれば、マーク率が大きい程、正側（ハイレベル側）の検波出力の平均値が上昇し、負側（ローレベル側）の検波出力の平均値も上昇する。【００３３】
したがって、図３の（ａ）のように、正負の検波出力の中間値Ｖｃがデータ信号Ｄａの真の振幅中心Ｖｃｒより高くなってしまい、振幅余裕が小さくなる。【００３４】
また、マーク率が小さくなると、正側（ハイレベル側）の検波出力の平均値が下降し、負側（ローレベル側）の検波出力の平均値が下降する。【００３５】
したがって、図３の（ｂ）のように、正負の検波出力の中間値Ｖｃがデータ信号Ｄａの真の振幅中心Ｖｃｒより低くなってしまい、やはり振幅余裕が小さくなる。【００３６】
また、前記したように小さな振幅のデータ信号が低いＳ／Ｎで入力されると、必然的に振幅余裕が小さくなり、上記マーク率の変化に対する振幅余裕がますます小さくなってしまう。【００３７】
そこで、この実施形態の波形整形装置２１では、マーク率Ｍと振幅に対応した補正情報ΔＶとして、例えば、検波出力の中間値Ｖｃとデータ信号の振幅中心Ｖｃｒとの誤差ΔＶを、データ信号の異なるマーク率および振幅値について予め求めてこれをメモリ（図示せず）に記憶しておき、補正情報出力手段２７が、電圧検出手段２２で検出された振幅値とマーク率Ｍに基づいて補正情報ΔＶを読み出して、補正手段２８が、参照電圧Ｖｒに補正情報ΔＶを加えてコンパレータ２５に出力する。【００３８】
この構成により、波形整形装置２１は、データ信号の振幅が小さい場合や、データ信号のマーク率が大幅に変更される場合であっても、振幅余裕が十分ある波形整形処理を行うことができる。【００３９】
なお、補正情報出力手段２７は、予めメモリに記憶された補正情報を読み出して使用する他に、その測定の都度に演算処理を行って補正情報ΔＶを算出してもよい。その演算の方法は、回路方式などにより種々考えられる。傾向として前記中間電圧の誤差は、マーク率と振幅に対する依存性が高いため、例えば、次の演算式のように、係数α、βと、マーク率Ｍの５０パーセントに対する差および振幅（Ｖａ−Ｖｂ）を用いて補正情報ΔＶを算出することができる。【００４０】
ΔＶ＝（Ｍ−０．５）［α（Ｖａ−Ｖｂ）＋β］【００４１】
なお、係数α、βは定数とは限らない。例えば、係数α、βを、波形整形装置２１の周囲温度、入力データ信号Ｄａのビットレート（入力クロックＣｋａの周波数）、入力データ信号Ｄａのマーク率Ｍの組合せ毎に予め定め、上述したメモリに記憶しておき、補正情報出力手段２７が測定状況に応じて、メモリの記憶内容から係数α、βを選択してもよい。【００４２】
さらに、補正情報出力手段２７は、電圧検出手段２２で検出されたＶａ及びＶｂから得られる振幅値（Ｖａ−Ｖｂ）と、上述のように選択したα及びβと、マーク率Ｍとから補正情報ΔＶを上記演算式にしたがって算出してもよい。【００４３】
波形整形装置２１の周囲温度、入力データ信号Ｄａのビットレート、入力データ信号Ｄａのマーク率Ｍについて、それぞれいくつかの点についての組合せ毎に係数α、βが定められている場合、例えば入力データ信号Ｄａのビットレートについて、１Ｇｂｐｓ、５Ｇｂｐｓにおけるα、βが定められている場合に、補正情報出力手段２７は、測定時のビットレートが３Ｇｂｐｓであったときには線形補間等を用いることにより、あらゆる測定状況について補正情報ΔＶを求めることができる。【００４４】
また、メモリに記憶する組合せに、振幅値（Ｖａ−Ｖｂ）も含め、補正情報出力手段２７が上記演算式を用いずに、ΔＶを求めてもよい。【００４５】
このようにして波形整形されたデータ信号Ｄｂは識別器３０に入力され、入力データ信号Ｄａとともに外部から入力された入力クロックＣＫａが可変遅延器３１で遅延を受け、その遅延されたクロックＣＫｂが識別器３０に入力される。【００４６】
識別器３０は、図４に示すように、フリップフロップ３０ａにより構成され、データ信号Ｄｂの符号をクロックＣＫｂの一方のレベル変移タイミング（例えば立ち上がりタイミング）にラッチして、そのラッチ結果を識別データ信号Ｄｃとして誤り測定部４０へ出力する。【００４７】
位相検波手段３２は、データ信号Ｄｂと識別器３０から出力される識別データ信号Ｄｃとを受けて、識別器３０の識別タイミング、即ち、クロック信号ＣＫｂのレベル変移タイミングが適正か否かを判定するために必要な３つの信号Ｐ１〜Ｐ３を生成する。【００４８】
即ち、位相検波手段３２は、図４に示しているように、フリップフロップからなり識別データ信号Ｄｃに１ビット分の遅延を与える遅延器３２ａと、データ信号Ｄｂと識別データ信号Ｄｃとの位相差を検出する第１位相検波器３２ｂ、識別データ信号Ｄｃと遅延器３２ａから出力されるデータ信号Ｄｄの位相差を検出する第２位相検波器３２ｃ、同一信号（ここではデータ信号Ｄｄ）の位相差（常にゼロ）を検出する第３位相検波器３２ｄとを有している。【００４９】
なお、各位相検波器３２ｂ〜３２ｄは、位相比較対象の２信号の一致、不一致判定を行うＥＸＯＲ（排他的論理和）回路とＥＸＯＲの出力波形の直流平均値を抽出するＬＰＦとにより構成されている。【００５０】
ここで、第２位相検波器３２ｃには、同一符号のデータ信号同士が１ビット分ずれた状態で入力されるので符号不一致が高い確率で発生し、その出力値Ｐ２は回路的に出力できる最大電圧ＶＨとほぼ等しい。【００５１】
また、第３位相検波器３２ｄには、同一符号のデータ信号同士が入力されるので、その出力値Ｐ３は回路的に出力できる最小電圧ＶＬとほぼ等しい。この第３位相検波器３２ｄは、第１位相検波器３２ｂおよび第２位相検波器３２ｃの出力値の基底となる電圧を出力する基底電圧発生手段であり、単純には電源ラインや出力がローレベルに固定された任意の論理回路の出力ラインであってもよいが、この実施形態のように、第１位相検波器３２ｂおよび第２位相検波器３２ｃと同一構成の位相検波器で構成することで、電圧ドリフト等の影響を受けないようにしている。【００５２】
そして、第１位相検波器３２ｂには、同一符号のデータ信号Ｄｂ、識別データ信号Ｄｃが、１ビットを超えない位相差で入力されることになるので、その出力値Ｐ１は、電圧ＶＨと電圧ＶＬの間となる。【００５３】
ここで、データ信号Ｄｂと識別データ信号Ｄｃとの位相がほぼ等しい場合には、出力値Ｐ１は電圧ＶＬにほぼ等しくなり、データ信号Ｄｂと識別データ信号Ｄｃとの位相がほぼ１ビット分ずれている場合には、出力値Ｐ１は電圧ＶＨにほぼ等しくなる。【００５４】
つまり、第１位相検波器３２ｂの出力値Ｐ１は、図５に示すように、データ信号Ｄｂと識別データ信号Ｄｃとの位相差φの０〜２πまでの変化に対して電圧ＶＬから電圧ＶＨまで一定の傾きで単調増加する。したがって、この出力値Ｐ１が電圧ＶＬとＶＨの中間値Ｖｍに等しくなる状態が位相余裕の最も高い状態である。【００５５】
位相制御手段３３は、出力値Ｐ２と出力値Ｐ３との中間の電圧を電圧ＶＬ、ＶＨの中間値Ｖｍとして求め、その中間値Ｖｍに対して設定した許容電圧範囲Ｖｍ±γと出力値Ｐ１とを比較し、出力値Ｐ１がＶｍ＋γより高いときにはクロックの遅延量が少なくなる方向に変化させ、出力値Ｐ１がＶｍ−γより小さいときにはクロックの遅延量が大きくなる方向に変化させ、出力値Ｐ１を許容電圧範囲Ｖｍ±γに追い込み、位相余裕が高い状態に維持する（図５の矢印参照）。【００５６】
このようにして得られた識別データ信号Ｄｃは、クロック信号ＣＫｂとともに誤り測定部４０に入力される。【００５７】
誤り測定部４０の基準信号発生器４１は、クロック信号ＣＫｂに同期し、識別データ信号Ｄｃと同一符号列の基準信号Ｄｒを符号比較器４２に入力する。【００５８】
符号比較器４２は、識別データ信号Ｄｃと基準信号Ｄｒとの符号の一致、不一致を判定し、その判定結果を演算部４３に出力する。演算部４３は、符号比較器４２の判定結果を計数して、ビット誤り率Ｅを算出する。【００５９】
ここで、誤り判定に用いる符号列（パターン）は測定者が任意に選択でき（通常、基準パターンのデータ信号を与えられた評価対象が出力すべきパターンと同一にされる）、基準信号発生器４１は、マーク率を出力する手段としての機能を有し、パターン指定手段４４により指定された符号列の基準信号Ｄｒを生成する。【００６０】
また、この基準信号発生器４１は、指定されたパターンのマーク率Ｍを補正情報出力手段２７に出力する。【００６１】
ここで、基準信号発生器４１は、マーク率Ｍを指定されたパターンから演算によって求めているが、この他に、予めパターン毎にマーク率Ｍを求めて内部のメモリに記憶しておき、パターンが指定されたときに、そのメモリを参照するようにしてもよい。【００６２】
このように本実施形態の波形整形装置２１は、入力データ信号Ｄａのマーク率Ｍと振幅に応じて、コンパレータ２５に入力される参照電圧を補正しているので、入力データ信号の本来のマーク率の大幅な変化や振幅の減少変化等があっても、振幅余裕のある状態で波形整形処理を行うことができる。【００６３】
ところで、図示しないが、波形整形装置２１は、補正された参照電圧Ｖｒ′の電圧値を読み取る機能と、必要に応じてその読み取った値の電圧を、補正された参照電圧Ｖｒ′の代わりにコンパレータ２５に入力する機能とを有していてもよい。例えば、これらの機能を補正手段２８が有する場合、補正手段２８は、補正された参照電圧Ｖｒ′の電圧を読み取って図示しない制御部へ出力し、この制御部は、この電圧値を入力データ信号Ｄａのオフセット値として処理あるいは表示のために利用することができる。また、補正手段２８は、測定の種別に応じて、読み取った値の電圧を補正された参照電圧Ｖｒ′の代わりにコンパレータ２５に入力する。このようにすると、その後は、入力データ信号Ｄａの振幅などが変動してもコンパレータ２５で波形整形する際のしきい値を一定とすることができる。【００６４】
（第２の実施形態）
なお、前記実施形態では、コンパレータ２５に入力される参照電圧を補正する例を示したが、これに代えて、図６に示す波形整形装置２１′のように、入力データ信号Ｄａをレベルシフトするようにしてもよい。【００６５】
波形整形装置２１′は、レベルシフタ２９と、電圧検出手段２２、参照電圧発生手段２３′、バイアス電圧発生手段２４、コンパレータ２５、補正情報出力手段２７、補正手段２８を有している。【００６６】
レベルシフタ２９は、補正手段２８によって供給されるバイアス電圧ＶＢ′分、入力データ信号Ｄａをレベルシフトする。参照電圧発生手段２３′は、参照電圧Ｖｒを生成する。【００６７】
コンパレータ２５は、レベルシフタ２９によってレベルシフトされた入力データ信号Ｄａ′と参照電圧Ｖｒとを比較し、例えば入力データ信号Ｄａ′の電圧が参照電圧Ｖｒを超えている間はハイレベル、入力データ信号Ｄａ′の電圧が参照電圧Ｖｒを下回る間はローレベルとなるように波形整形されたデータ信号Ｄｂを生成し、識別器３０に出力する。【００６８】
電圧検出手段２２は、入力データ信号Ｄａ′のハイレベルの電圧Ｖａ、ローレベルの電圧Ｖｂおよび振幅中心電圧Ｖｃを求める。補正情報出力手段２７は、基準信号発生手段４１から出力されるマーク率Ｍと、レベルシフトされた入力データ信号Ｄａ′の振幅値（Ｖａ−Ｖｂ）とに基づいて、補正情報ΔＶを補正手段２８に出力する。【００６９】
ここで、補正情報ΔＶについては、前述した第１の実施形態の場合と同様に求めることができる。【００７０】
バイアス電圧発生手段２４は、例えばローパスフィルタで構成され、電圧検出手段２２によって検出された振幅中心電圧Ｖｃを受けて、バイアス電圧ＶＢを生成するが、振幅中心電圧Ｖｃの脈流成分が十分に小さい場合には、バイアス電圧ＶＢとして振幅中心電圧Ｖｃを用いてもよい。【００７１】
補正手段２８は、参照電圧Ｖｒ、補正情報ΔＶおよびバイアス電圧ＶＢを用いてバイアス電圧ＶＢ′をレベルシフタ２９に供給することで、入力データ信号Ｄａ′のオフセット値が参照電圧Ｖｒに制御される。【００７２】
このように本実施形態の波形整形装置２１′は、レベルシフトされた入力データ信号Ｄａ′のマーク率Ｍと振幅に応じて、入力データ信号Ｄａにかけるバイアス電圧ＶＢ′を補正しているので、第１の実施形態の波形整形装置２１と同様に、入力データ信号の本来のマーク率の大幅な変化や振幅の減少変化等があっても、振幅余裕のある状態で波形整形処理を行うことができる。【００７３】
（第３の実施形態）
また、これまでの実施形態では、入力データ信号Ｄａがシングルエンドの例を示してきたが、入力データ信号が差動入力Ｄａ及びＤａの反転入力からなる場合、図７に示す波形整形装置２１″のように構成することで、入力データ信号の本来のマーク率の大幅な変化や振幅の減少変化などがあっても、振幅余裕のある状態で波形整形処理を行うことができる。【００７４】
即ち、この例は、コンパレータ２５に入力される参照電圧信号が図６に示したように直流電圧でなく、反転したデータ信号の場合であり、波形整形装置２１″は、コンパレータ２５に入力されるデータ信号Ｄａ１、Ｄａ２の直流オフセット電圧同士が等しくなるようにそれぞれ制御している。【００７５】
詳しく説明すると、波形整形装置２１″は、バイアス電圧発生手段２４Ａから出力されたバイアス電圧ＶＢ１を前記第２の実施形態と同様に補正手段２８Ａにより補正し、その補正したバイアス電圧ＶＢ１′をレベルシフタ２９Ａに供給する。これにより、入力データ信号Ｄａが所定のオフセットにレベルシフトされたデータ信号Ｄａ１は、レベルシフタ２９Ａから出力されてコンパレータ２５に入力される。【００７６】
同様に、波形整形装置２１″は、バイアス電圧発生手段２４Ｂから出力されたバイアス電圧ＶＢ２を前記第２の実施形態と同様に補正手段２８Ｂにより補正し、その補正したバイアス電圧ＶＢ２′をレベルシフタ２９Ｂに供給する。これにより、入力データ信号Ｄａの反転入力が所定のオフセットにレベルシフトされたデータ信号Ｄａ２は、レベルシフタ２９Ｂから出力されてコンパレータ２５に入力される。【００７７】
このため、入力データ信号Ｄａの真の振幅中心Ｖｃｒ１と、入力データ信号Ｄａの反転入力の真の振幅中心Ｖｃｒ２とが同電位となるように制御される。これにより、波形整形装置２１″は、入力データ信号の本来のマーク率の大幅な変化や振幅の減少変化などがあっても、振幅余裕のある状態で波形整形処理を行うことができる。【００７８】
なお、本実施形態において、波形整形装置２１″の構成から第２補正情報出力手段２７Ｂを除き、補正手段２８Ａに出力される第１補正情報ΔＶ１を反転したものを第２補正手段２８Ｂに供給するようにしてもよく、波形整形装置２１″の構成から第１補正情報出力手段２７Ａを除き、第２補正手段２８Ｂに出力される第２補正情報ΔＶ２を反転したものを第１補正手段２８Ａに供給するようにしてもよい。
【図１】
2007116697.tif 000003
【図２】
2007116697.tif 000004
【図３】
2007116697.tif 000005
【図４】
2007116697.tif 000006
【図５】
2007116697.tif 000007
【図６】
2007116697.tif 000008
【図７】
2007116697.tif 000009
【国際調査報告】
2007116697.tif 000010
2007116697.tif 000011