【手続補正書】
【提出日】平成30年12月12日(2018.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリサブアレイを有するメモリアレイを含み、
前記複数のメモリサブアレイの中の少なくとも１つは、再構成可能なルックアップテーブルとして配列され、
前記再構成可能なルックアップテーブルは、
データ保存モードと、ルックアップテーブルモードを切り換える動的スイッチとして機能し、
モードを問わず、通信信号の同一集合は前記再構成可能なルックアップテーブルに書き込むために使用され、
前記再構成可能なルックアップテーブルは、
データを格納する複数のメモリセルと、
前記ルックアップテーブルモードにおいて、１つの入力信号の集合に基づいて前記複数のメモリセルの１つ以上の行を活性化するローカル行デコーダと、
前記ルックアップテーブルモードにおいて、少なくとも１つの入力信号に基づいて、
前記複数のメモリセルの活性化された１つ以上の行に保存された値のサブ集合を選択し、前記選択された値を前記再構成可能なルックアップテーブルの出力値として出力するローカルライン選択器と、を含み、
前記出力値は前記保存された値に等しいことを特徴とする再構成可能なロジック装置。
【請求項２】
前記少なくとも１つの入力信号は、複数のグループに分けられ、各グループは、論理機能の被演算子に連関されることを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項３】
前記メモリアレイは、
前記メモリアレイへの読出しアクセスと書込みアクセスとを可能にする入／出力のインターフェイスと、
前記再構成可能なルックアップテーブル内に信号のルーティングを調整する構成インターフェイスと、を含むことを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項４】
前記メモリアレイは、複数の前記再構成可能なルックアップテーブルを含み、
前記構成インターフェイスは、前記再構成可能なルックアップテーブルの間の信号のルーティングを調整することを特徴とする請求項３に記載の再構成可能なロジック装置。
【請求項５】
前記再構成可能なルックアップテーブルは、
最小個数の入力信号と最小個数の出力信号とを含み、
前記再構成可能なルックアップテーブルは、活性入力信号の個数が動的に変更され、活性出力信号の個数が変更されることを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項６】
前記再構成可能なルックアップテーブルは、算術コンピューティング機能を遂行することを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項７】
前記再構成可能なルックアップテーブルは、前記再構成可能なルックアップテーブルの出力信号を格納するためのレジスタを含むことを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項８】
前記メモリアレイは、２つ以上の再構成可能なルックアップテーブルを含み、
前記２つ以上の再構成可能なルックアップテーブルは、前記２つ以上の再構成可能なルックアップテーブルが単一の算術コンピューティング機能を遂行するために協力するようにルートされることを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項９】
前記メモリアレイは、２つ以上の再構成可能なルックアップテーブルを含み、
前記２つ以上の再構成可能なルックアップテーブルは、バス基盤のルーティングスキームを通じて電気的に連結され、
前記バス基盤のルーティングスキームは、前記２つ以上の再構成可能なルックアップテーブルとの間の信号を再ルーティングするように動的に変更されることを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項１０】
前記メモリアレイは、
前記再構成可能なルックアップテーブルを含む複数のプロセシングエレメントと、
前記複数のプロセシングエレメントのためにデータを格納する少なくとも１つのランダムアクセスメモリサブアレイと、を含むことを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項１１】
前記再構成可能なルックアップテーブルは、前記再構成可能なルックアップテーブルのデータを格納するための動的ランダムアクセスメモリ（ＤＲＡＭ：ｄｙｎａｍｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）セルを含むことを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項１２】
前記再構成可能なルックアップテーブルのデータは、動的ランダムアクセスメモリへの書込み動作を通じて動的に変更されることを特徴とする請求項１に記載の再構成可能なロジック装置。
【請求項１３】
論理的機能を実行するための固定された論理回路を有するプロセッサを含み、
前記プロセッサは、
動的ランダムアクセスメモリのメモリセル内にデータを格納し、
前記動的ランダムアクセスメモリの再構成可能なルックアップテーブル内に論理的機能を遂行するために構成されたルックアップテーブルを格納し、
通信信号の同一集合は、前記再構成可能なルックアップテーブルと前記メモリセルに書き込むために使用され、
動的ランダムアクセスメモリに含まれる前記再構成可能なルックアップテーブルに前記論理的機能を指示し、
前記論理的機能の実行の結果は前記再構成可能なルックアップテーブルに保存された値の部分を含み、
前記結果の値は前記保存された値と等しいことを特徴とする再構成可能なロジック装置。
【請求項１４】
前記プロセッサは、前記再構成可能なルックアップテーブルへの書込みアクセスの遂行によって前記論理的機能の実行を指示し、
前記書込みアクセスは、前記再構成可能なルックアップテーブルに連関された前記論理的機能に連関された入力被演算子を含むことを特徴とする請求項１３に記載の再構成可能なロジック装置。
【請求項１５】
前記プロセッサは、前記再構成可能なルックアップテーブルへの読出しアクセスの遂行によって前記論理的機能の実行の結果を検索し、
前記読出しアクセスは、前記再構成可能なルックアップテーブルに連関した論理的機能に連関した出力値を戻すことができることを特徴とする請求項１３に記載の再構成可能なロジック装置。
【請求項１６】
前記プロセッサは、最小個数の入力信号と最小個数の出力信号とを含む前記再構成可能なルックアップテーブル内に論理的機能を格納することを特徴とする請求項１３に記載の再構成可能なロジック装置。
【請求項１７】
前記プロセッサは、前記動的ランダムアクセスメモリアレイ内に２つ以上の再構成可能なルックアップテーブルを格納し、
前記２つ以上の再構成可能なルックアップテーブルは、前記２つ以上の再構成可能なルックアップテーブルが単一の論理的機能を遂行するために協力するようにルートされることを特徴とする請求項１３に記載の再構成可能なロジック装置。
【請求項１８】
前記動的ランダムアクセスメモリアレイは、メモリセルの複数のサブアレイを含み、
前記プロセッサは、再構成可能なメモリルックアップテーブル又はストレージメモリのいずれかとしてサブアレイを動的に配列することを特徴とする請求項１３に記載の再構成可能なロジック装置。
【請求項１９】
前記プロセッサは、前記再構成可能なルックアップテーブルへの書込みアクセスの遂行によって前記ルックアップテーブルを格納し、
前記書込みアクセスは、前記論理的機能に連関した入力信号の個数を示す設定と前記論理的機能に連関した出力信号の個数を示す設定とを含むことを特徴とする請求項１３に記載の再構成可能なロジック装置。