【手続補正書】
【提出日】令和1年10月11日(2019.10.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリプレーンを含むメモリアレイであって、前記複数のメモリプレーンの各々は、複数のメモリセルを含む、メモリアレイと、
複数のグローバルアクセス線デコーダ回路であって、前記複数のグローバルアクセス線デコーダ回路のうちの一つのグローバルアクセス線デコーダ回路は、対応するグローバルアクセス線バスを介して、前記複数のメモリプレーンのうちの対応する一つに結合され、メモリアクセス動作中に、前記グローバルアクセス線デコーダ回路は、前記対応するグローバルアクセス線バスの複数のグローバルアクセス線のうちの一つに読み出しレベル電圧信号を提供し、かつ、前記対応するグローバルアクセス線バスの前記複数のグローバルアクセス線の残りの各グローバルアクセス線に対応するパス電圧信号を提供するように構成される、複数のグローバルアクセス線デコーダ回路と、
複数の読み出しレベル電圧レギュレータ回路であって、前記複数の読み出しレベル電圧レギュレータ回路のうちの一つの読み出しレベル電圧レギュレータ回路は、前記グローバルアクセス線デコーダ回路に結合され、前記読み出しレベル電圧信号を提供するように構成される、複数の読み出しレベル電圧レギュレータ回路と、
前記グローバルアクセス線デコーダ回路に結合され、前記対応するパス電圧信号を提供するように構成されたパス電圧レギュレータ回路と、
前記複数のメモリプレーンの二つ以上に同時のメモリアクセス動作を実施するように構成されたコントローラであって、前記同時のメモリアクセス動作中に、前記コントローラは、対応するページ種類に関連付けられた電圧プロファイルを各々有する対応する読み出しレベル電圧信号を提供するために、前記複数の読み出しレベル電圧レギュレータ回路の二つ以上を制御するように構成され、前記メモリアクセス動作中に、前記コントローラは、個々のページ種類に関連付けられた対応する電圧プロファイルを有する前記対応するパス電圧信号を提供するために、前記パス電圧レギュレータ回路を制御するようにさらに構成された、コントローラと、
を含み、
前記同時のメモリアクセス動作は二つ以上のページ種類を含み、
前記コントローラは、前記複数のグローバルアクセス線デコーダ回路の各々で共通である読み出しレベル電圧信号であって、前記二つ以上のページ種類の各々に関連付けられた電圧プロファイルが時系列に並べられた時系列電圧プロファイルに対応する時系列の読み出しレベル電圧信号である共通読み出しレベル電圧信号を提供するために、前記複数の読み出しレベル電圧レギュレータ回路の二つ以上を制御する、
装置。
【請求項２】
前記複数のグローバルアクセス線デコーダ回路のうちの第二のグローバルアクセス線デコーダ回路は、第二の対応するグローバルアクセス線バスを介して、前記複数のメモリプレーンのうちの別の対応する一つに結合され、前記同時のメモリアクセス動作中に、前記第二のグローバルアクセス線デコーダ回路は、前記第二の対応するグローバルアクセス線バスの複数のグローバルアクセス線のうちの一つに、第二の読み出しレベル電圧信号を提供し、かつ、前記第二の対応するグローバルアクセス線バスの前記複数のグローバルアクセス線の残りの各グローバルアクセス線に前記対応するパス電圧信号を提供するように構成される、
請求項１に記載の装置。
【請求項３】
前記第二の読み出しレベル電圧信号は、前記読み出しレベル電圧信号とは異なる電圧プロファイルを有する、
請求項２に記載の装置。
【請求項４】
前記読み出しレベル電圧信号および前記第二の読み出しレベル電圧信号は、共通の結末部分および共通の開始部分を有する、
請求項２に記載の装置。
【請求項５】
前記読み出しレベル電圧信号および前記第二の読み出しレベル電圧信号は、共通の電圧プロファイルを有する、
請求項２に記載の装置。
【請求項６】
前記共通の電圧プロファイルは、二以上のページ種類に関連付けられた読み出しレベル電圧を含む、
請求項５に記載の装置。
【請求項７】
前記コントローラは、前記メモリアクセス動作中に、前記対応するグローバルアクセス線バスの前記複数のグローバルアクセス線の特定の一つに前記読み出しレベル電圧信号を提供し、かつ、前記複数のグローバルアクセス線の残りの各グローバルアクセス線に前記対応するパス電圧信号を提供するために、前記グローバルアクセス線デコーダ回路を制御するように構成された電力制御回路を含む、
請求項１に記載の装置。
【請求項８】
複数のブロックコントローラをさらに含み、前記同時のメモリアクセス動作中に、前記複数のブロックコントローラのうちの一つのブロックコントローラは、前記コントローラからのブロック選択信号に基づいて選択された前記メモリプレーンのブロックのローカルアクセス線に、前記グローバルアクセス線バスを結合するように構成される、
請求項１に記載の装置。
【請求項９】
複数のページバッファをさらに含み、前記同時のメモリアクセス動作中に、前記複数のページバッファのうちの一つのページバッファは、前記メモリプレーンの前記選択されたブロックのページからデータをラッチするように構成される、
請求項８に記載の装置。
【請求項１０】
複数のメモリプレーンを含むメモリアレイであって、前記複数のメモリプレーンの各々は、複数のメモリセルを含む、メモリアレイと、
複数のグローバルアクセス線デコーダ回路であって、前記複数のグローバルアクセス線デコーダ回路のうちの一つのグローバルアクセス線デコーダ回路は、対応するグローバルアクセス線バスを介して前記複数のメモリプレーンのうちの対応する一つに結合され、メモリアクセス動作中、前記グローバルアクセス線デコーダ回路は、前記対応するグローバルアクセス線バスの複数のグローバルアクセス線のうちの一つに読み出しレベル電圧信号を提供し、かつ、前記複数のグローバルアクセス線の残りの各グローバルアクセス線に対応するパス電圧信号を提供するように構成される、複数のグローバルアクセス線デコーダ回路と、
複数の読み出しレベル電圧レギュレータ回路であって、前記複数の読み出しレベル電圧レギュレータ回路のうちの一つの読み出しレベル電圧レギュレータ回路は、前記グローバルアクセス線デコーダ回路に結合され、前記読み出しレベル電圧信号を提供するように構成される、複数の読み出しレベル電圧レギュレータ回路と、
複数のパス電圧レギュレータ回路であって、前記複数のパス電圧レギュレータ回路のうちの一つのパス電圧レギュレータ回路は、前記グローバルアクセス線デコーダ回路に結合され、前記対応するパス電圧信号を提供するように構成される、複数のパス電圧レギュレータ回路と、
前記複数のメモリプレーンの二つ以上にメモリアクセス動作を同時に実施するように構成されたコントローラであって、前記同時のメモリアクセス動作中に、前記コントローラは、対応するページ種類に関連付けられた対応する電圧プロファイルを各々有する対応する読み出しレベル電圧信号を提供するために、前記複数の読み出しレベル電圧レギュレータ回路の二つ以上を制御するように構成され、前記メモリアクセス動作中に、前記コントローラは、前記対応するページ種類に関連付けられた対応する電圧プロファイルを各々有する対応するパス電圧信号を提供するために、前記複数のパス電圧レギュレータ回路の二つ以上を制御するようにさらに構成される、コントローラと、
を含み、
前記同時のメモリアクセス動作は二つ以上のページ種類を含み、
前記コントローラは、前記複数のグローバルアクセス線デコーダ回路の各々で共通である読み出しレベル電圧信号であって、前記二つ以上のページ種類の各々に関連付けられた電圧プロファイルが時系列に並べられた時系列電圧プロファイルに対応する時系列の読み出しレベル電圧信号である共通読み出しレベル電圧信号を提供するために、前記複数の読み出しレベル電圧レギュレータ回路の二つ以上を制御する、
装置。
【請求項１１】
前記グローバルアクセス線デコーダ回路は、前記読み出しレベル電圧信号および前記対応するパス電圧信号を受信し、前記コントローラからの信号に応じて、前記複数のグローバルアクセス線のうちの結合されたグローバルアクセス線に、前記読み出しレベル電圧信号または前記対応するパス電圧信号のうちの一つを提供するように各々構成された複数のグローバルアクセス線マルチプレクサ回路を含む、
請求項１０に記載の装置。
【請求項１２】
前記複数の読み出しレベル電圧レギュレータ回路の第二の読み出しレベル電圧レギュレータ回路は、前記複数のグローバルアクセス線デコーダ回路のうちの第二のグローバルアクセス線デコーダ回路に結合され、第二の読み出しレベル電圧信号を提供するように構成され、前記第二の読み出しレベル電圧信号は、前記読み出しレベル電圧レギュレータ回路によって提供される前記読み出しレベル電圧信号とは異なるページ種類に基づいて提供される、
請求項１０に記載の装置。
【請求項１３】
前記同時のメモリアクセス動作中に、前記第二の読み出しレベル電圧信号の電圧プロファイルの第一部分は、前記読み出しレベル電圧信号の電圧プロファイルの第一部分と同一である、
請求項１１に記載の装置。
【請求項１４】
前記同時のメモリアクセス動作中に、前記第二の読み出しレベル電圧信号の電圧プロファイルの最終部分は、前記読み出しレベル電圧信号の電圧プロファイルの最終部分と同一である、
請求項１１に記載の装置。
【請求項１５】
前記同時のメモリアクセス動作中に、前記第二の読み出しレベル電圧信号の電圧プロファイルの中間部分は、前記読み出しレベル電圧信号の電圧プロファイルの中間部分と同一である、
請求項１１に記載の装置。
【請求項１６】
複数のブロックコントローラであって、前記同時のメモリアクセス動作中に、前記複数のブロックコントローラのうちの一つのブロックコントローラは、前記メモリプレーンの選択されたブロックのローカルアクセス線に、前記グローバルアクセス線を結合するように構成される、複数のブロックコントローラと、
複数のページバッファであって、前記同時のメモリアクセス動作中に、前記複数のページバッファのうちの一つのページバッファは、前記複数のメモリプレーンのうちの対応する一つからデータをラッチするように構成される、複数のページバッファと、
をさらに含む、
請求項１０に記載の装置。
【請求項１７】
第一のグローバルアクセス線バスに結合された第一のメモリプレーンと、
第二のグローバルアクセス線バスに結合された第二のメモリプレーンと、
第一の複数のグローバルアクセス線マルチプレクサ回路を含む第一のグローバルアクセス線デコーダ回路であって、前記第一の複数のグローバルアクセス線マルチプレクサ回路の一つは、前記第一のグローバルアクセス線バスの対応するグローバルアクセス線に第一の読み出しレベル電圧信号を提供するように構成され、前記第一の複数のグローバルアクセス線マルチプレクサ回路の残りのグローバルアクセス線マルチプレクサ回路は、前記第一のグローバルアクセス線バスの前記第一の複数のグローバルアクセス線の残りのグローバルアクセス線に、対応するパス電圧信号を提供するように構成される、第一のグローバルアクセス線デコーダ回路と、
第二の複数のグローバルアクセス線マルチプレクサ回路を含む第二のグローバルアクセス線デコーダ回路であって、前記第二の複数のグローバルアクセス線マルチプレクサ回路のうちの一つは、前記第二のグローバルアクセス線バスの対応するグローバルアクセス線に第二の読み出しレベル電圧信号を提供するように構成され、前記第二の複数のグローバルアクセス線マルチプレクサ回路の残りのグローバルアクセス線マルチプレクサ回路は、前記第二のグローバルアクセス線バスの前記第二の複数のグローバルアクセス線の残りのグローバルアクセス線に、対応するパス電圧信号を提供するように構成される、第二のグローバルアクセス線デコーダ回路と、
メモリアクセス動作中にアクセスされる前記第一のメモリプレーンのページの第一のページ種類に基づいた第一の電圧プロファイルを有する前記第一の読み出しレベル電圧信号を提供するように構成された第一の読み出しレベル電圧レギュレータ回路と、
前記メモリアクセス動作中に前記第一のメモリプレーンの前記ページと同時にアクセスされる前記第二のメモリプレーンのページの第二のページ種類に基づいた第二の電圧プロファイルを有する前記第二の読み出しレベル電圧信号を提供するように構成された第二の読み出しレベル電圧レギュレータ回路と、
を含み、
前記第二のページ種類は前記第一のページ種類と異なり、
前記第一および第二のメモリプレーンは同時にアクセスされ、そのため、前記第一のメモリプレーンの第一のページ種類のページに前記第二のメモリプレーンの第二のページ種類のページと同時にアクセスし、
前記第一の読み出しレベル電圧レギュレータ回路は、前記第一の電圧プロファイルと前記第二の電圧プロファイルとが時系列に並べられた時系列電圧プロファイルに対応する時系列の読み出しレベル電圧信号である共通読み出しレベル電圧信号を、前記第一の読み出しレベル電圧信号として提供し、
前記第二の読み出しレベル電圧レギュレータ回路は、前記共通読み出しレベル電圧信号を、前記第二の読み出しレベル電圧信号として提供する、
装置。
【請求項１８】
前記対応するパス電圧信号を提供するように構成されたパス電圧レギュレータ回路をさらに含む、
請求項１７に記載の装置。
【請求項１９】
前記パス電圧レギュレータは、第一のパス電圧レギュレータであって、前記パス信号は、前記第一のグローバルアクセス線デコーダに提供される第一のパス電圧信号であり、前記装置は、前記第二のグローバルアクセス線デコーダに第二のパス電圧信号を提供するように構成された第二のパス電圧レギュレータ回路をさらに含み、前記第一のパス電圧信号の電圧は、前記第二のパス電圧信号の電圧とは異なる
請求項１７に記載の装置。
【請求項２０】
前記第二の読み出しレベル電圧信号の前記電圧プロファイルの少なくとも一部は、前記読み出しレベル電圧信号の前記電圧プロファイルとは異なる、
請求項１７に記載の装置。
【請求項２１】
前記第一のページ種類は、上位ページであり、前記第二のページ種類は下位ページである、
請求項１７に記載の装置。
【請求項２２】
前記メモリアクセス動作中にアクセスされる前記第一のメモリプレーンのページに基づいた値を有する前記第一のグローバルアクセス線デコーダ回路に第一の制御信号を提供し、かつ、前記メモリアクセス動作中にアクセスされる前記第二のメモリプレーンのページに基づいた値を有する前記第二のグローバルアクセス線デコーダ回路に第二の制御信号を提供するように構成されたコントローラをさらに含む、
請求項１７に記載の装置。
【請求項２３】
メモリの第一のメモリプレーンに関連付けられた第一のメモリアクセスコマンドおよびアドレス対と、前記メモリの第二のメモリプレーンに関連付けられた第二のメモリアクセスコマンドおよびアドレス対と、を受信することと、
前記第一のメモリコマンドおよびアドレス対を受信するのに応じて、
第一のページ種類に基づいた第一の電圧プロファイルを有する第一の読み出しレベル電圧レギュレータ回路から第一の読み出しレベル電圧信号を提供することであって、前記第一のページ種類は、前記第一のメモリコマンドおよびアドレス対から決定される、ことと、
前記第一のメモリプレーンに結合された第一のグローバルアクセス線バスの第一の複数のグローバルアクセス線のうちの一つに前記第一の読み出しレベル電圧信号を提供し、前記第一の複数のグローバルアクセス線の残りの各グローバルアクセス線に対応するパス電圧信号を提供するように、第一のグローバルアクセス線デコーダ回路を構成することと、
前記第一のグローバルアクセス線デコーダ回路を構成するのと同時に、前記第二のメモリコマンドおよびアドレス対を受信するのに応じて、
第二のページ種類に基づいた第二の電圧プロファイルを有する第二の読み出しレベル電圧レギュレータ回路から第二の読み出しレベル電圧信号を提供することであって、前記第二のページ種類は、前記第二のメモリコマンドおよびアドレス対から決定され、前記第二のページ種類は前記第一のページ種類と異なる、ことと、
前記第二のメモリプレーンに結合された第二のグローバルアクセス線バスの第二の複数のグローバルアクセス線のうちの一つに前記第二の読み出しレベル電圧信号を提供し、前記第二の複数のグローバルアクセス線の残りの各グローバルアクセス線に前記対応するパス電圧信号を提供するように、第二のグローバルアクセス線デコーダ回路を構成することと、
前記第一のメモリプレーンの第一のページと前記第二のメモリプレーンの第二のページに同時にアクセスすることであって、前記第一のページは前記第一のページ種類に関連し、前記第二のページは前記第二のページ種類に関連すること
を含み、
前記第一の読み出しレベル電圧信号を提供することでは、前記第一の電圧プロファイルと前記第二の電圧プロファイルとが時系列に並べられた時系列電圧プロファイルに対応する時系列の読み出しレベル電圧信号である共通読み出しレベル電圧信号が、前記第一の読み出しレベル電圧信号として提供され、
前記第二の読み出しレベル電圧信号を提供することでは、前記共通読み出しレベル電圧信号が、前記第二の読み出しレベル電圧信号として提供される、
方法。
【請求項２４】
前記第一のメモリプレーンの第一の選択されたブロックのローカルアクセス線に、前記第一のグローバルアクセス線バスを結合することと、
前記第二のメモリプレーンの選択されたブロックのローカルアクセス線に、前記第二のグローバルアクセス線バスを結合することと、
をさらに含む、
請求項２３に記載の方法。
【請求項２５】
前記メモリアクセス動作中に、前記第一の読み出しレベル電圧および前記第二の読み出しレベル電圧に共通の開始部を提供することをさらに含む、
請求項２３に記載の方法。
【請求項２６】
前記メモリアクセス動作中に、前記第一の読み出しレベル電圧および前記第二の読み出しレベル電圧に共通の結末部を提供することをさらに含む、
請求項２５に記載の方法。
【請求項２７】
前記第一の読み出しレベル電圧信号に基づいて前記第一のメモリプレーンから第一のデータをラッチすることと、前記第二の読み出しレベル電圧信号に基づいて、前記第二のメモリプレーンから第二のデータをラッチすることとを同時に行うことを、さらに含む、
請求項２３に記載の方法。
【請求項２８】
前記メモリの出力で、前記ラッチされた第一のデータおよび第二のデータを提供することをさらに含む、
請求項２３に記載の方法。
【請求項２９】
メモリにおいて、複数のメモリコマンドおよびアドレス対を受信することであって、前記複数のメモリコマンドおよびアドレス対は、前記メモリの二つ以上のメモリプレーンに関連付けられ、二つ以上のページ種類に関連付けられる、ことと、
前記複数のメモリコマンドおよびアドレス対を受信するのに応じて、前記二つ以上のページ種類各々の電圧レベルをカバーする電圧プロファイルを含む、読み出しレベル電圧信号を提供することと、
前記読み出しレベル電圧信号に基づいて前記二つ以上のメモリプレーンの異なる対応するページに同時にアクセスすることであって、前記二つ以上のメモリプレーンの各々でアクセスされる前記異なる対応するページは、前記メモリコマンドおよびアドレス対から決定される、ことと、
を含み、
前記二つ以上のメモリプレーンの前記異なる対応するページは二つ以上のページ種類を含み、
前記電圧プロファイルは、前記二つ以上のページ種類の各々に関連付けられた電圧プロファイルが時系列に並べられた時系列電圧プロファイルである、
方法。
【請求項３０】
前記読み出しレベル電圧信号に基づいて前記二つ以上のメモリプレーンの異なる対応するページに同時にアクセスすることは、対象ページのページ種類に対応する前記読み出しレベル電圧信号の電圧に応じて、前記二つ以上のメモリプレーンの前記異なる対応するページから対応するデータをラッチすることを含む、
請求項２９に記載の方法。
【請求項３１】
前記二つ以上のメモリプレーンのうちの一つに結合されたグローバルアクセス線バスの複数のグローバルアクセス線のうちの一つに、前記読み出しレベル電圧信号を提供することをさらに含む、
請求項２９に記載の方法。
【請求項３２】
前記二つ以上のメモリプレーンの別のプレーンに結合された第二のグローバルアクセス線バスの第二の複数のグローバルアクセス線のうちの一つに、前記読み出しレベル電圧信号を提供することをさらに含み、前記読み出しレベル電圧信号が提供される前記第二のグローバルアクセス線バスの前記第二の複数のグローバルアクセス線のうちの前記一つの位置は、前記読み出しレベル電圧信号が提供される前記グローバルアクセス線バスの前記複数のグローバルアクセス線のうちの前記一つの相対的位置とは異なる、
請求項３１に記載の方法。
【請求項３３】
前記グローバルアクセス線バスの前記複数のグローバルアクセス線の残りのグローバルアクセス線にパス電圧信号を提供することをさらに含む、
請求項２９に記載の方法。