【手続補正書】
【提出日】平成31年4月19日(2019.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
位相ロックループ（ＰＬＬ）回路（１０８）であって、
基準周波数を有する基準信号（２１６）とフィードバック周波数を有するフィードバック信号（２２２）との比較に応答して誤差信号（２１８）を生成するように動作可能な誤差検出器（２０２）と、
前記誤差検出器（２０２）に結合され、前記誤差信号（２１８）および周波数帯域選択信号（２２６）に基づいて、出力周波数を有する出力信号（２１０）を提供するように動作可能な発振器（２０４）とを備え、前記出力周波数は、前記基準周波数の周波数乗数倍であり、前記ＰＬＬ回路（１０８）はさらに、
前記発振器（２０４）に結合され、分周器制御信号（２２４）に基づいて前記出力信号（２１０）の前記出力周波数を分周して前記フィードバック信号（２２２）を生成するように動作可能な分周器（２０８）と、
前記分周器（２０８）に結合され、前記周波数乗数の整数値（２２８）および小数値（２３０）を示す入力に基づいて前記分周器制御信号（２２４）を生成するように動作可能なシグマデルタ変調器ＳＤＭ（２０９）とを備え、前記ＳＤＭ（２０９）は、前記ＳＤＭ（２０９）の次数を選択するように動作可能な次数選択信号（２３２）に応答し、前記ＰＬＬ回路（１０８）はさらに、
取得状態において、前記周波数帯域選択信号（２２６）を生成して、前記次数選択信号（２３２）を介して前記ＳＤＭ（２０９）の前記次数を設定するように動作可能なステートマシン（２１４）を備える、ＰＬＬ回路（１０８）。
【請求項２】
前記ステートマシン（２１４）は、前記取得状態において前記ＳＤＭ（２０９）の前記次数を１次に変更するように動作可能であり、前記ステートマシン（２１４）は、ロック状態において前記ＳＤＭ（２０９）の前記次数を選択された次数に設定するように動作可能である、請求項１に記載のＰＬＬ回路。
【請求項３】
前記誤差検出器（２０２）は、
前記基準信号（２１６）および前記フィードバック信号（２２２）を受信するように結合された位相−周波数検出器ＰＦＤ（３０２）と、
前記ＰＦＤ（３０２）の出力（３１０）を受信するように結合されたチャージポンプ（
３０４）と、
前記チャージポンプの出力（３１２）を受信して前記誤差信号（２１８）を提供するように結合されたローパスフィルタＬＰＦ（３０８）とを備える、請求項１または２に記載のＰＬＬ回路。
【請求項４】
前記チャージポンプ（３０４）は、
各々が一対の電流源（Ｉｕｐ，Ｉｄｏｗｎ）を有する少なくとも１つのチャージポンプ回路（３０６）と、
前記少なくとも１つのチャージポンプ回路（３０６）の各々における前記一対の電流源（Ｉｕｐ，Ｉｄｏｗｎ）をバイアスするように動作可能なバイアス回路（４０６）とを備える、請求項３に記載のＰＬＬ回路。
【請求項５】
前記少なくとも１つのチャージポンプ回路（３０６）の各々は、
前記それぞれの一対の電流源（Ｉｕｐ，Ｉｄｏｗｎ）の間に結合された電流ステアリング回路を備え、前記電流ステアリング回路は、前記ＰＦＤ（３０２）の前記出力および差動出力（Ｖｃｔｒｌ，Ｖｘ）に結合された一対の差動入力（Ｐｕｐ，Ｐｕｐ＿ｂおよびＰｄｎ，Ｐｄｎ＿ｂ）を有し、前記少なくとも１つのチャージポンプ回路（３０６）の各々はさらに、
前記差動出力（Ｖｃｔｒｌ，Ｖｘ）の端部にそれぞれ結合された入力と、前記差動出力の第１の端部に結合された出力とを有する差動増幅器（４０２）を備え、
前記差動出力の第２の端部は、前記ＬＰＦ（３０８）に結合される、請求項４に記載のＰＬＬ回路。
【請求項６】
前記バイアス回路（４０６）は、
基準電圧（Ｖｒｅｆ）を生成するように動作可能な基準回路（４０８）と、
前記基準電圧（Ｖｒｅｆ）および前記ＬＰＦ（３０８）におけるキャパシタ（Ｃｚ）の両端の電圧をそれぞれ受信するように結合された入力を有し、前記少なくとも１つのチャージポンプ回路（３０６）の各々における前記一対の電流源における１つの電流源（Ｉｕｐ，Ｉｄｏｗｎ）に結合された出力を有する差動増幅器（４０４）とを備える、請求項５に記載のＰＬＬ回路。
【請求項７】
前記ＳＤＭ（２０９）は、
複数のカスケード接続された多段ノイズシェーピングＭＡＳＨコンバータ（２１２）を備え、入力ＭＡＳＨコンバータ（２１２−１）は、前記小数値（２３０）を示す前記入力を受信するように結合され、前記ＳＤＭ（２０９）はさらに、
前記複数のＭＡＳＨコンバータ（２１２）に結合され、前記整数値（２２８）を示す前記入力と選択された数の前記ＭＡＳＨコンバータの出力から導き出された値とを合計するように動作可能な合計回路（７０２）を備え、前記選択された数は、前記次数選択信号（２３２）に基づく、請求項１〜６のいずれか１項に記載のＰＬＬ回路。
【請求項８】
前記発振器（２０４）は、少なくとも１つの電圧制御発振器ＶＣＯを備える、請求項１〜７のいずれか１項に記載のＰＬＬ回路。
【請求項９】
前記有限ステートマシン（２１４）は、
前記基準信号（２１６）と前記フィードバック信号（２２２）とを比較するように動作可能な周波数比較ユニット（８０２）と、
少なくとも一部には前記周波数比較ユニット（８０２）の出力に基づいて、前記周波数帯域選択信号（２２６）を介して前記発振器（２０４）の複数の周波数帯域のうちのある周波数帯域を選択するように動作可能な粗制御ユニット（８０４）と、
前記ＰＬＬ回路（１０８）のロック状態を検出するように動作可能なロック検出ユニット（８０６）とを備える、請求項１〜８のいずれか１項に記載のＰＬＬ回路。
【請求項１０】
前記分周器（２０８）は、
前記発振器（２０４）の前記出力信号（２１０）から導き出される入力クロックおよび前記分周器制御信号（２２４）から導き出される分周器値を受信するように結合されたリップルダウンカウンタ（５０２）を備え、前記リップルダウンカウンタ（５０２）は、ロード信号（ＬＥ）に応答して前記分周器値をロードし、前記分周器（２０８）はさらに、
いつ前記リップルダウンカウンタがゼロに達するかを検出するように動作可能な制御回路（５０６）と、
前記制御回路（５０６）の出力に結合されたデータ入力（ＤＰ）、前記ロード信号（ＬＥ）を提供するデータ出力（ＱＰ）、および前記入力クロックを受信するように結合されたクロック入力を有するフリップフロップ（５０８）と、
前記入力クロックおよび前記ロード信号（ＬＥ）を受信するように結合され、前記フィードバック信号（２２２）を生成するように動作可能なパルス幅拡張回路（５１１）とを備える、請求項１〜９のいずれか１項に記載のＰＬＬ回路。
【請求項１１】
前記パルス幅拡張回路（５１１）は、
前記入力クロックを受信するように結合されたクロックポート、出力ポートおよびリセットポートを有する別のリップルダウンカウンタ（５１２）と、
前記ロード信号（ＬＥ）を受信するように結合されたセットポート、前記別のリップルダウンカウンタ（５１２）の前記出力ポートに結合されたリセットポート、および出力ポートを有するセット−リセット（ＳＲ）ラッチ（５１０）と、
前記ＳＲラッチ（５１０）の前記出力ポートに結合された第１の入力ポート、前記別のリップルダウンカウンタ（５１２）の前記出力に結合された第２の入力ポート、および前記別のリップルダウンカウンタ（５１２）の前記リセットポートに結合され、前記フィードバック信号（２２２）を提供する出力ポートを有するＯＲゲート（５１４）とを備える、請求項１０に記載のＰＬＬ回路。
【請求項１２】
位相ロックループ（ＰＬＬ）回路（１０８）を動作させる方法（１０００）であって、
基準周波数を有する基準信号とフィードバック周波数を有するフィードバック信号との比較に応答して誤差信号を生成するステップ（１００２）と、
前記誤差信号および周波数帯域選択信号に基づいて、出力周波数を有する出力信号を生成するように発振器を制御するステップ（１００４）とを備え、前記出力周波数は、前記基準周波数の周波数乗数倍であり、前記方法（１０００）はさらに、
分周器制御信号に基づいて前記出力信号の前記出力周波数を分周して前記フィードバック信号を生成するステップ（１００６）と、
前記周波数乗数の整数値および小数値を示す入力に基づいて、シグマデルタ変調器（ＳＤＭ）を使用して前記分周器制御信号を生成するステップ（１００８）とを備え、前記ＳＤＭは、前記ＳＤＭの次数を選択するように動作可能な次数選択信号に応答し、前記方法（１０００）はさらに、
取得状態において、前記周波数帯域選択信号を生成して、前記次数選択信号を介して前記ＳＤＭの前記次数を設定するステップ（１０１０）を備える、方法。