(57)【要約】  整流素子の非線形効果を高め、更に共振回路を利用して、入力振幅を高め、検波用整流回路の整流効率を高くし、後段の増幅回路の利得を低く設定可能にする。ＲＦ入力端子１０１，１０２に互いに逆位相の信号を入力する。端子１０２の信号をコンデンサＣ３を介してトランジスタＭ１のゲートに入力すると共に、端子１０１の信号をコンデンサＣ１を介してトランジスタＭ１のソースとトランジスタＭ２のゲート、ドレインとが接続された節点Ｎ１に入力して、コンデンサＣ２に半波２倍圧整流の電流を充電する。３０１，３０２はＤＣバイアスが入力される端子,Ｌ１,Ｃ１５とＬ２,Ｃ１６は直列共振回路である。Ｍ１,Ｍ２,Ｃ１〜Ｃ３,Ｒ１によって構成される半波2倍圧整流回路を複数段縦続接続する。
2007063887.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、第２の端子に入力信号を印加することを特徴とする起動信号検波回路。
【請求項２】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子にバイアス電位を印加し、第２の端子に入力信号を印加し、制御端子に入力信号と逆位相の信号を印加することを特徴とする起動信号検波回路。
【請求項３】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加し、初段の単位検波回路の第１の３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項４】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項５】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子と、初段の単位検波回路の第１の３端子素子の第１の端子に各々、バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項６】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項７】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる第１、第２の単位検波回路を、それぞれ前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる第１、第２の起動信号検波部を有する起動信号検波回路であって、
第１の起動信号検波部にあっては、第１の３端子素子の第２の端子と第２の３端子素子の制御端子に入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の第１の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第１の単位検波回路の第２の３端子素子の第２の端子を第１の起動信号検波部の出力端子とし、
第２の起動信号検波部にあっては、第１の３端子素子の制御端子に入力信号を印加すると共に第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号と逆位相の信号を印加し、かつ、初段の第２の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第２の単位検波回路の第２の３端子素子の第２の端子を第２の起動信号検波部の出力端子とし、
第１の起動信号検波部の出力信号と第２の起動信号検波部の出力信号との差を出力信号とすることを特徴とする起動信号検波回路。
【請求項８】
前記第２の３端子素子の第２の端子には、信号電荷を蓄積するコンデンサが接続されていることを特徴とする請求の範囲１から７のいずれかに記載の起動信号検波回路。
【請求項９】
第１の端子または第２の端子に接続されていない制御端子には、直流バイアス電圧が供給されていることを特徴とする請求の範囲２から８のいずれかに記載の起動信号検波回路。
【請求項１０】
単相信号を差動信号に変換するトランスを用いて、入力信号およびこれと逆位相の信号を生成し、これらの信号を、信号の入力端子に印加することを特徴とする請求の範囲２、４および６から９のいずれかに記載の起動信号検波回路。
【請求項１１】
正・逆位相の入力信号を印加する端子とこの入力信号が印加される制御端子との間にはインダクタが接続されていることを特徴とする請求の範囲２、４および６から１０のいずれかに記載の起動信号検波回路。
【請求項１２】
前記トランスの入力端子にはインダクタが接続されていることを特徴とする請求の範囲１０に記載の起動信号検波回路。
【請求項１３】
前記インダクタは、別途接続されたコンデンサまたは浮遊容量によって、所望周波数帯で共振する直列共振回路を構成していることを特徴とする請求の範囲１１または１２に記載の起動信号検波回路。
【請求項１４】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって抵抗値が非線形に変化する第３の３端子素子の第１の端子、第２の端子、制御端子をそれぞれ電源端子、第１の節点、第２の節点に接続し、第１の節点−接地点間に第１の抵抗を、電源端子−第２の節点間に第２の抵抗を、第２の節点−、第３の節点間に第３の抵抗を、第３の節点−接地点間に第４の抵抗を接続してなるバイアス電位発生回路の第１、第３の節点において形成された電位が、前記起動信号検波回路を構成する第1または第２の３端子素子のいずれかの端子に供給されていることを特徴とする請求の範囲１から１３のいずれかに記載の起動信号検波回路。
【請求項１５】
電源端子−第４の節点間に第５の抵抗を、第４の節点−第５の節点間に第６の抵抗を、第５の節点−接地点間に第７の抵抗を、電源端子−第６の節点間に第７の抵抗を接続し、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって抵抗値が非線形に変化する第４の３端子素子の第１の端子および制御端子を第６の節点に、その第２の端子を第５の節点に接続してなるバイアス電位発生回路の第４、第６の節点において形成された電位が、前記起動信号検波回路を構成する第1または第２の３端子素子のいずれかの端子に供給されていることを特徴とする請求の範囲１から１３のいずれかに記載の起動信号検波回路。
【請求項１６】
前記３端子素子が電界効果トランジスタであることを特徴とする請求の範囲１から１５のいずれかに記載の起動信号検波回路。
【請求項１７】
前記３端子素子がバイポーラトランジスタであることを特徴とする請求の範囲１から１５のいずれかに記載の起動信号検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、起動信号検出回路に関し、特に特定周波数の高周波信号電力(ＲＦ)を受信して、電子システムを間欠動作させるのに必要な直流電位(ＤＣ)を得る回路に関するものである。
【背景技術】
【０００２】
近年、開発が検討されているDSRC（Dedicated  Short  Range  Communication）は、ETC（Electronic  Toll  Collection  System）や商用車管理システム等の路車間通信に用いられる狭い範囲を対象とした通信方式で、光を用いる方式と電波を用いる方式があり、通信可能な範囲は一般に数ｍから数100ｍとされている。このシステムの仕様は、ARIB  STD(電波産業界標準)-T55規格およびSTD-T75規格で制定され、無線通信方式の搬送周波数は5772.5〜5847.5ＭＨｚとなっている。【０００３】
このDSRCの一環として開発が進められているスマートプレート（SMART  PLATE;  System  of  Multifunctional  integration  of  Automobiles  and  Roads  in  Transport  in  21st  Century  PLATE）システムは、現行ナンバープレートの情報および自動車登録ファイルに記載されている情報をナンバープレート上のICチップに記録したもので、ITS(Intelligent  Transport  Systems)の普及を図る上で不可欠な個車情報に関するインフラとして、また、自動車交通行政における車両識別の手段として検討が進められている。【０００４】
このシステムは、起動信号を検波してシステムを間欠動作させることで、内蔵電池を交換することなく５年間動作できることを目標としている。起動信号には、５．８ＧＨｚ帯の−６０ｄＢｍという微弱な信号が用いられ、このような信号を安定に検波する回路が必要とされている。【０００５】
高周波信号の検波には、ダイオードを用いた検波回路が知られており、図１Ａにその代表的な回路例を示す。１０１はRF入力端子、２０１は出力端子、４０１は電源端子、Ｄ１、Ｄ２はダイオード、Ｃ２１、Ｃ２２はコンデンサ、Ｒ２１は抵抗である。この回路において、図１Ｂに示す入力ＲＦ信号の半周期Ａでは、ダイオードＤ１を介して電流が入力端子１０１に流れ、コンデンサＣ２１を充電する。次の半周期Ｂでは、ダイオードＤ１は逆方向にバイアスされるために電流は流れない。この半周期では、コンデンサＣ２１からダイオードＤ２を介して電流が流れコンデンサＣ２２を充電する。最終的に、コンデンサＣ２２の電位は、各々の半周期で充電された電荷の分だけ上昇する。この回路は、ダイオードの非線形効果を利用して各々のコンデンサを半周期だけ充電することにより、整流を行うもので、この整流回路は半波２倍圧整流回路と呼ばれている。【０００６】
このような半波２倍圧整流回路を用いた起動信号出力回路が提案されている（例えば、特許文献１[特開２００４−１９４３０１号公報]参照）。図２は、特許文献１にて開示された起動信号出力回路の回路図である。この回路は、概略、検波・増幅回路５１０、検波後の起動信号を増幅し、２値化する判定回路５２０、および、二値化回路５３０から構成されており、ＲＦ入力端子１０１より入力されたＲＦ信号を検波・増幅して出力端子２０１より判定出力を得ている。【０００７】
検波・増幅回路５１０において、半波２倍圧整流回路は、入力整合の動作を兼ねたコンデンサＣ３１と、平滑用のコンデンサＣ３２と、ダイオード接続したトランジスタＱ３、Ｑ４とから構成されており、コンデンサＣ３１、Ｃ３２、トランジスタＱ３、Ｑ４が、図１ＡのコンデンサＣ２１、Ｃ２２、ダイオードＤ２、Ｄ１に対応している。トランジスタＱ７、Ｑ８はカレントミラー回路を構成しており、カレントミラー回路の基準トランジスタＱ７の電流は、負荷抵抗である抵抗Ｒ３１の抵抗値によって決定される。差動増幅回路は、MOSトランジスタを負荷としたバイポーラトランジスタＱ１、Ｑ２から構成され、その合計電流は、カレントミラー回路により一定化されている。トランジスタＱ２側にもトランジスタＱ１側と対称的にダイオード接続したトランジスタＱ５、Ｑ６およびコンデンサＣ３３が接続されているが、こちら側にはＲＦ入力端子１０１からの信号は入力されていない。従って、トランジスタＱ２には常に一定のバイアスが参照信号として印加されることになる。差動増幅器のトランジスタＱ１のベース電流は、半波２倍圧整流回路のトランジスタＱ３より供給され、差動増幅器の出力は判定回路５２０へ供給される。【０００８】
検波・増幅回路５１０において、ＲＦ信号が印加されない場合、トランジスタＱ３、Ｑ４、コンデンサＣ３１、Ｃ３２から構成される半波２倍圧整流回路と、トランジスタＱ５、Ｑ６およびコンデンサＣ３３から構成される、差動増幅器の参照電位を与えるバイアス回路は、同一構成であるので、チップ内の素子の面内ばらつきが無視できる場合には、プロセスの変動により素子特性が全体に変動した場合や、環境温度が変動した場合においても、差動増幅器の二つの入力端子に常に同一の電位を付与することができる。従って、この回路では、非常に微小な信号振幅をも正確に検波することができる。【０００９】
また、ダイオードを直列に多段に接続した整流回路も知られている（例えば、非特許文献１[John  F.  Dickson,“On-chip  high-voltage  generation  in  MNOS  integrated  circuits  using  an  improved  voltage  multiplier  technique,”IEEE  Journal  of  Solid-State  Circuits,  vol.  SC-11,  No.  3,  pp.  374-378,  1976]参照）。図３は、非特許文献１にて提案された多段接続整流回路の回路図である（図示した例は６段接続回路であるが、実際の段数はもっと多くなる）。同図において、１０３、１０４は、互いに逆位相のクロックが入力されるクロック入力端子、２０５は出力端子、３１１はＤＣバイアス端子、Ｄはダイオード、Ｃはコンデンサである。この回路によると、ダイオード１段当たり、ダイオード節点でのクロックによる振幅からダイオードの順方向電圧と出力電流に伴うコンデンサの充放電によるリプル電圧とを差し引いた電圧上昇が得られる。図３に示す回路において、ダイオードをダイオード接続したＭＯＳトランジスタに置き換えることが可能である。この場合、上記の電圧昇圧を算出する際に用いたダイオード順方向電圧は、ＭＯＳトランジスタのしきい値電圧に置き換えられることになる。
【発明の開示】
【００１０】
上述したように、ダイオードの非線形効果を利用するとＲＦ信号をDCレベルに変換することができるが、受信電力が−６０ｄＢmの場合、アンテナの入力インピーダンスが５０Ωだとすると、信号振幅はピーク値で３００μV程度しかとれない。このような微小振幅の入力時に、ダイオードの非線形抵抗が、どのような特性を示すのかをシミュレートした結果を図４に示す。図４Ａは、ダイオードのＩＶ特性であり、横軸はバイアス電位Ｖｄ、縦軸は電流を対数表示している。ダイオードのＩＶ特性は、図中に示したように、指数関数で表示すると、直線になる。図中には、さらに抵抗を算出するための定義式を示してある。例えばダイオードが電位Ｖｄにバイアスされていたとし、そのときのダイオード電流がＩｄ（Ｖｄ）であれば、抵抗Ｒ１はＶｄ／Ｉｄ（Ｖｄ）で与えられる。次に、このダイオードにＲＦ信号が印加され、バイアス電位がΔＶだけ上昇し、電流がＩｄ（Ｖｄ＋ΔＶ）に変化したとすると、その点での抵抗Ｒ２は、（Ｖｄ＋ΔＶ）/Ｉｄ（Ｖｄ＋ΔＶ）になる。
【００１１】
計算では、理想的なシリコンｐｎ接合ダイオードを想定し、ＤＣバイアス電位は０．３５Ｖとした。そして、バイアス電位の変化分ΔＶを１ｍＶ、１０ｍＶ、１００ｍＶとした場合の、抵抗比Ｒ１/Ｒ２と、電流差Ｉ２−Ｉ１を、図４Ｂに示す。この結果から、電位差１ｍＶでは抵抗値はほとんど変化せず、理想ダイオードでも、１ｍＶの入力信号では、線形抵抗に近い動きをすることが分かる。従って、入力振幅が１ｍＶ以下の場合には、ダイオードを用いた整流回路の整流効率は非常に悪くなることが予想される。一方、振幅が１００ｍＶの場合には、抵抗比は約４０倍であるので、十分な整流効率が得られることが予想できる。
【００１２】
理想ダイオードを用いた場合の半波２倍圧整流回路の出力ＤＣレベルの、入力電力依存性を、ダイオードのＤＣバイアス値をパラメータとして、マイクロ波シミュレータで計算した結果、５．８ＧＨｚ帯で−６０ｄＢｍの入力では、すなわち３００μＶ程度の入力振幅では８μＶ程度しか検出できないことが分かった。このような微小電圧を起動信号として利用できる１Ｖ程度に増幅するには、後段に１００ｄＢ程度の利得をもつ増幅器が必要になり、利得が高すぎることによる回路の発振が懸念される。
【００１３】
一方、図３に示した多段接続構成の回路でも、微小振幅の信号を増幅する際には、接続する段数を大きくせざるを得ず、入力容量が非常に大きくなってしまう。入力容量が大きく、所望周波数帯が高周波である場合には、入力インピーダンスが著しく低下するので、結果的に入力振幅が低下してしまう。図５に、非線形抵抗をもつ素子として、ダイオード接続した、しきい値電圧が０Ｖのゲート長０．１８μmのｎ型のＭＯＳ（Metal  Oxide  Semiconductor)トランジスタを１００段直列接続した回路の特性を、マイクロ波シミュレータを用いて計算した結果を示す。この時の整流回路のバイアスは１Ｖとした。横軸は入力ＲＦ電力であり、縦軸は整流回路の出力電位を示している。ＭＯＳトランジスタを１００段接続しても、５．８ＧＨｚ帯のＲＦ入力電力が−６０ｄＢｍの場合には、得られるＤＣ電圧は高々１５０μV程度に過ぎない。従って、１Ｖ程度の出力を得るためには、後段には８０ｄＢ近く利得が必要になる。すなわち、図３に示す多段接続回路を用いた場合にも、ダイオード（ＭＯＳトランジスタ）の接続段数を大幅に増加しなければならず、しかも接続段数を増やしても後段にはやはり高い増幅率の増幅器が必要となる。
【００１４】
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、検波用整流回路の整流効率を高くし、後段の増幅回路の利得を低く設定することを可能とし、結果的に、安定して起動信号の検出を行うことができるようにすることである。
【００１５】
上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、第２の端子に入力信号を印加することを特徴とする起動信号検波回路、が提供される。
【００１６】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子にバイアス電位を印加し、第２の端子に入力信号を印加し、制御端子に入力信号と逆位相の信号を印加することを特徴とする起動信号検波回路、が提供される。
【００１７】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加し、初段の単位検波回路の第１の３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路、が提供される。
【００１８】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路、が提供される。
【００１９】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子と、初段の単位検波回路の第１の３端子素子の第１の端子に各々、バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路、が提供される。
【００２０】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路、が提供される。
【００２１】
また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる第１、第２の単位検波回路を、それぞれ前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる第１、第２の起動信号検波部を有する起動信号検波回路であって、
第１の起動信号検波部にあっては、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の第１の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第１の単位検波回路の第２の３端子素子の第２の端子を第１の起動信号検波部の出力端子とし、
第２の起動信号検波部にあっては、第1の３端子素子の制御端子に入力信号を印加すると共に第１の３端子素子の第２の端子と制御端子とに入力信号と逆位相の信号を印加し、かつ、初段の第２の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第２の単位検波回路の第２の３端子素子の第２の端子を第２の起動信号検波部の出力端子とし、
第１の起動信号検波部の出力信号と第２の起動信号検波部の出力信号との差を出力信号とすることを特徴とする起動信号検波回路、が提供される。
【００２２】
本発明の起動信号検波回路によると、非線形３端子素子の制御端子と第２の端子とに、具体的にはＭＯＳＦＥＴのゲートとソースとに（あるいはバイポーラトランジスタのベースとエミッタとに）互いに逆位相の入力信号が印加される。これにより、入力信号のパワーが小さくても非線形３端子素子の非線形性を有効に利用することが可能になり、検波用整流回路の整流効率を高めて、−６０ｄＢmの微弱信号でも誤動作なく安定に起動信号を検波することが可能になる。したがって、本発明によれば、将来実現が望まれているスマートプレートシステムの低消費電力化を可能ならしめることができる。
【図面の簡単な説明】
【００２３】
【図１Ａ】従来の整流回路を示す回路図である。
【図１Ｂ】図１Ａに示す整流回路の動作原理を説明するための波形図である。
【図２】従来の整流回路の別の例を示す回路図である。
【図３】従来の整流回路のさらに別の例を示す回路図である。
【図４Ａ】従来例の課題を説明するためのダイオードのＶＩ特性図である。
【図４Ｂ】バイアス電位を変化させた場合の抵抗比と電流差の変化を示す図である。
【図５】図３に示された従来例の特性を示すグラフである。
【図６】本発明の第１の実施の形態の回路図である。
【図７】本発明の第２の実施の形態の回路図である。
【図８】本発明の第３の実施の形態の回路図である。
【図９】本発明の第４の実施の形態の回路図である。
【図１０】本発明の第５の実施の形態の回路図である。
【図１１】本発明の第６の実施の形態の回路図である。
【図１２】本発明の第６の実施の形態の特性シミュレーション結果を示すグラフである。
【図１３】本発明の第７の実施の形態の回路図である。
【図１４】本発明の第７の実施の形態の特性シミュレーション結果を示すグラフである。
【図１５】本発明の第８の実施の形態の回路図である。
【図１６】本発明の第９の実施の形態の回路図である。
【図１７】本発明の第１０の実施の形態の回路図である。
【図１８】本発明の第１１の実施の形態の回路図である。
【図１９】本発明の第１２の実施の形態の回路図である。
【図２０】本発明の第１２の実施の形態の特性シミュレーション結果を示すグラフである。
【図２１】本発明の第１３の実施の形態の回路図である。
【図２２】本発明の第１４の実施の形態の回路図である。
【図２３】本発明の起動信号検波回路のDCバイアス生成回路の１例を示す回路図である。
【図２４】本発明の起動信号検波回路のDCバイアス生成回路の他の例を示す回路図である。
【符号の説明】
【００２４】
１０１、１０２  ＲＦ入力端子
１０３、１０４  クロック入力端子
２０１〜２０６  出力端子
３０１〜３０９  ＤＣバイアス端子
Ｎ１〜Ｎ６  節点
【発明を実施するための最良の形態】
【００２５】
以下、本発明を具体的な実施の形態に基づいて説明する。以下、同一のものには同一の符号を付して、重複する説明は適宜省略する。
［第１の実施の形態］
図６は、本発明の第１の実施の形態の起動信号検波回路の回路図である。同図において、１０１はＲＦ入力端子、２０１は出力端子、３０１、３０２はＤＣバイアス端子、Ｍ１、Ｍ２はＭＯＳトランジスタ、Ｃ１、Ｃ２はコンデンサ、Ｒ１は抵抗である。ＭＯＳトランジスタＭ１のドレイン端子はＤＣバイアス端子３０１に接続され、ソース端子は、コンデンサＣ１を介してＲＦ入力端子１０１に接続されている。ゲート端子のＤＣ電位は抵抗Ｒ１を介してＤＣバイアス端子３０２から供給されている。また、ＭＯＳトランジスタＭ２のドレイン端子とゲート端子とは共通に節点Ｎ１に接続されてコンデンサＣ１を介してＲＦ信号が入力される。ＭＯＳトランジスタＭ２のソースは出力端子２０１に接続され、またＭＯＳトランジスタＭ２のソースには信号電荷蓄積用のコンデンサＣ２が接続されている。【００２６】
この回路では、入力端子１０１の電位が低くなる半周期でバイアス端子３０１からＭＯＳトランジスタＭ１を介して、コンデンサＣ１に電流が流れ、節点Ｎ１の電位は、バイアス端子３０１に印加されたＤＣバイアス電位から、ＲＦ信号の整流電圧分だけ高くなる。この時、ＭＯＳトランジスタＭ１のゲート・ソース間電圧は、バイアス端子３０２により、整流効率が最も高くなる電流値に設定することが出来る。次の半周期では、ＭＯＳトランジスタＭ１のドレイン・ソース間電圧は、逆にバイアスされるので、ＭＯＳトランジスタＭ１にドレイン電流は流れない。このとき、コンデンサＣ１からＭＯＳトランジスタＭ２を介して流れる電流がコンデンサＣ２を充電する。最終的に、コンデンサＣ２の電位は、各々の半周期で充電された電荷の和の分だけ上昇する。この構成は、入力振幅が小さい場合でもＭＯＳトランジスタの非線形性を著しく大きくできるので、結果的に整流効率を向上させることが可能である。
［第２の実施の形態］
図７は、本発明の第２の実施の形態の起動信号検波回路の回路図である。同図において、１０１はＲＦ入力端子、１０２は、１０１とは逆位相のＲＦ信号が入力されるＲＦ入力端子、２０１は出力端子、３０１、３０２はＤＣバイアス端子、Ｍ１、Ｍ２はＭＯＳトランジスタ、Ｃ１〜Ｃ３はコンデンサ、Ｒ１は抵抗である。ＭＯＳトランジスタＭ１のドレイン端子はＤＣバイアス端子３０１に接続され、ソース端子、ゲート端子は、それぞれコンデンサＣ１、Ｃ３を介してＲＦ入力端子１０１、１０２に接続されている。したがって、ソース端子とゲート端子には、互いに逆位相のＲＦ信号が印加される。また、ＭＯＳトランジスタＭ２のドレイン端子とゲート端子とは共通に節点Ｎ１に接続されてコンデンサＣ１を介してＲＦ信号が入力される。ＭＯＳトランジスタＭ２のソースは出力端子２０１に接続され、またＭＯＳトランジスタＭ２のソースには信号電荷蓄積用のコンデンサＣ２が接続されている。尚、コンデンサＣ３は、ＲＦ信号のＤＣバイアスを遮断するためのもので、ゲートのＤＣ電位は抵抗Ｒ１を介してＤＣバイアス端子３０２から供給されている。【００２７】
この回路では、入力端子１０１の電位が低くなる半周期でバイアス端子３０１からＭＯＳトランジスタＭ１を介して、コンデンサＣ１に電流が流れ、節点Ｎ１の電位は、バイアス端子３０１に印加されたＤＣバイアス電位から、ＲＦ信号の整流電圧分だけ高くなる。この時、ＭＯＳトランジスタＭ１のゲート・ソース間電圧は、等価的にＲＦ信号の２倍の振幅が印加されることになるので、ドレイン電流が増加することにより、電位変化分が大きくなる。次の半周期では、ＭＯＳトランジスタＭ１のドレイン・ソース間電圧は、逆にバイアスされるので、ＭＯＳトランジスタＭ１にドレイン電流は流れない。このとき、コンデンサＣ１からＭＯＳトランジスタＭ２を介して流れる電流がコンデンサＣ２を充電する。最終的に、コンデンサＣ２の電位は、各々の半周期で充電された電荷の和の分だけ上昇する。この構成は、入力振幅が小さい場合でもＭＯＳトランジスタの非線形性を著しく大きくできるので、結果的に整流効率を向上させることが可能である。
［第３の実施の形態］
図８は、本発明の第３の実施の形態の起動信号検波回路の回路図である。本実施の形態の回路は、図７に示す第２の実施の形態の起動信号検波回路のＲＦ入力端子１０１、１０２に直列共振回路を付加したものである。すなわち、ＲＦ入力端子１０１に接続されたインダクタＬ１とコンデンサＣ１５は所望周波数帯で直列共振するように設計されており、同様にＲＦ入力端子１０２に接続されたインダクタＬ２とコンデンサＣ１６も所望周波数帯で直列共振するように設計されている。この回路において、ＲＦ入力端子１０１、１０２からインダクタ側をみたインピーダンスは所望周波数帯で最小となるが節点Ｎ５、Ｎ６よりインダクタ側をみたインピーダンスは最大となり、共振により節点Ｎ５、Ｎ６の信号振幅が増加するので、ＭＯＳトランジスタＭ１の非線形効果をより高めることができる。その結果、整流効率をより向上させることが可能になる。
［第４の実施の形態］
図９は、本発明の第４の実施の形態の起動信号検波回路の回路図である。本実施の形態は、図７に示す第２の実施の形態に共振回路用のインダクタを付加したものであり、その他の構成は第２の実施の形態と同じである。本実施の形態の回路では、直列共振回路は、それぞれインダクタＬ１と節点Ｎ１の入力容量、インダクタＬ２とＭＯＳトランジスタＭ１のゲート入力容量のみで構成されている。コンデンサＣ１５およびＣ１６を必要としないほど所望周波数帯が非常に高い場合には、本実施の形態の回路を採用する。
［第５の実施の形態］
図１０は、本発明の第５の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、半波２倍圧整流回路を２段縦続接続した構成を有する。図１０において、１０１はＲＦ入力端子、２０１は出力端子、３０１〜３０３はＤＣバイアス端子、Ｍ１〜Ｍ４はＭＯＳトランジスタ、Ｃ１、Ｃ２、Ｃ４、Ｃ５はコンデンサ、Ｒ１、Ｒ２は抵抗である。この回路では、ＭＯＳトランジスタＭ１、Ｍ２、コンデンサＣ１、Ｃ２、抵抗Ｒ１で前段の半波２倍圧整流回路を構成しているが、この部分の構成および動作は図６に示した第１の実施の形態のそれと同様であるので、詳細な説明は省略する。【００２８】
ＭＯＳトランジスタＭ３、Ｍ４、コンデンサＣ４、Ｃ５、抵抗Ｒ２は後段の半波２倍圧整流回路を構成しており、ＭＯＳトランジスタＭ３のドレイン端子は、前段の半波２倍圧整流回路の出力端子であるＭＯＳトランジスタＭ２のソース端子に接続され、ソース端子は、コンデンサＣ４を介してＲＦ入力端子１０１に接続されている。ＭＯＳトランジスタＭ３のゲートのＤＣ電位は抵抗Ｒ２を介してＤＣバイアス端子３０３から供給されている。また、ＭＯＳトランジスタＭ４のドレイン端子とゲート端子とは共通に節点Ｎ２に接続されてコンデンサＣ４を介してＲＦ信号が入力される。ＭＯＳトランジスタＭ４のソースは出力端子２０１に接続され、またＭＯＳトランジスタＭ４のソースには信号電荷蓄積用のコンデンサＣ５が接続されている。【００２９】
この後段の半波２倍圧整流回路では、ＲＦ入力端子１０１の電位が低くなる半周期で前段の半波２倍圧整流回路の出力端子からＭＯＳトランジスタＭ３を介して、コンデンサＣ４に電流が流れ、節点Ｎ２の電位は、前段の半波２倍圧整流回路の出力電圧から、ＲＦ信号の整流電圧分だけ高くなる。すなわち、節点Ｎ２の電位は、節点Ｎ１の電位から、ＲＦ信号の２倍整流電圧分だけ高くなる。この時、ＭＯＳトランジスタＭ１のゲート・ソース間電圧は、バイアス端子３０２により、整流効率が最も高くなる電流値に設定することが出来る。次の半周期では、ＭＯＳトランジスタＭ３のドレイン・ソース間は、逆にバイアスされるので、ＭＯＳトランジスタＭ３にドレイン電流は流れない。このとき、コンデンサＣ４からＭＯＳトランジスタＭ４を介して流れる電流がコンデンサＣ５を充電する。最終的に、出力端子２０１の電位はＤＣバイアス端子３０１から、半波２倍圧整流回路２段分だけ高くなる。
［第６の実施の形態］
図１１は、本発明の第６の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、半波２倍圧整流回路を２段縦続接続した構成を有する。図１１において、１０１、１０２はＲＦ入力端子、２０１は出力端子、３０１〜３０３はＤＣバイアス端子、Ｍ１〜Ｍ４はＭＯＳトランジスタ、Ｃ１〜Ｃ６はコンデンサ、Ｒ１、Ｒ２は抵抗である。この回路では、ＭＯＳトランジスタＭ１、Ｍ２、コンデンサＣ１〜Ｃ３、抵抗Ｒ１で前段の半波２倍圧整流回路を構成しているが、この部分の構成および動作は図７に示した第２の実施の形態のそれと同様であるので、詳細な説明は省略する。【００３０】
ＭＯＳトランジスタＭ３、Ｍ４、コンデンサＣ４〜Ｃ６、抵抗Ｒ２は後段の半波２倍圧整流回路を構成しており、ＭＯＳトランジスタＭ３のドレイン端子は、前段の半波２倍圧整流回路の出力端子であるＭＯＳトランジスタＭ２のソース端子に接続され、ソース端子、ゲート端子は、それぞれコンデンサＣ４、Ｃ６を介してＲＦ入力端子１０１、１０２に接続されている。したがって、ＭＯＳトランジスタＭ３のソース端子とゲート端子には、互いに逆位相のＲＦ信号が印加される。また、ＭＯＳトランジスタＭ４のドレイン端子とゲート端子とは共通に節点Ｎ２に接続されてコンデンサＣ４を介してＲＦ信号が入力される。ＭＯＳトランジスタＭ４のソースは出力端子２０１に接続され、またＭＯＳトランジスタＭ４のソースには信号電荷蓄積用のコンデンサＣ５が接続されている。尚、コンデンサＣ６は、ＲＦ信号のＤＣバイアスを遮断するためのもので、ＭＯＳトランジスタＭ３のゲートのＤＣ電位は抵抗Ｒ２を介してＤＣバイアス端子３０３から供給されている。【００３１】
この後段の半波２倍圧整流回路では、ＲＦ入力端子１０１の電位が低くなる半周期で前段の半波２倍圧整流回路の出力端子からＭＯＳトランジスタＭ３を介して、コンデンサＣ４に電流が流れ、節点Ｎ２の電位は、前段の半波２倍圧整流回路の出力電圧から、ＲＦ信号の整流電圧分だけ高くなる。すなわち、節点Ｎ２の電位は、節点Ｎ１の電位から、ＲＦ信号の２倍整流電圧分だけ高くなる。このとき、ＭＯＳトランジスタＭ３のゲート・ソース間電圧は、等価的にＲＦ信号の２倍の振幅が印加されることになるので、ドレイン電流が増加することにより、電位変化分が大きくなる。次の半周期では、ＭＯＳトランジスタＭ３のドレイン・ソース間は、逆にバイアスされるので、ＭＯＳトランジスタＭ３にドレイン電流は流れない。このとき、コンデンサＣ４からＭＯＳトランジスタＭ４を介して流れる電流がコンデンサＣ５を充電する。最終的に、出力端子２０１の電位はＤＣバイアス端子３０１から、半波２倍圧整流回路２段分だけ高くなる。【００３２】
図１２は、本発明の第６の実施の形態の実施例として、しきい値電圧が０Ｖ、ゲート０．１８μｍのｎ型ＭＯＳトランジスタを用い、半波２倍圧整流回路を２０段縦続接続した回路の特性を、５．８ＧＨｚ帯のＲＦ信号を入力した場合について、マイクロ波シミュレータを用いて計算した結果を示すグラフである。この時の整流回路のバイアスは１Ｖとした。横軸は入力ＲＦ電力であり、縦軸は整流回路の出力電位を示している。整流回路入力部に各々相補のＲＦ信号を入力し、非線形効果を高めることにより、整流効率を向上させることができ、従来の場合のＭＯＳトランジスタを１００段接続した場合に比較して、約１．５倍の２１０μＶの振幅が得られている。
［第７の実施の形態］
図１３は、本発明の第７の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、半波２倍圧整流回路を２段縦列接続した構成を有しているが、その半波２倍圧整流回路・２段縦列接続部分の構成、動作は図１１に示した第６の実施の形態の場合と同様であるので、詳細な説明は省略する。【００３３】
本実施の形態の回路では、ＲＦ入力端子１０１、１０２と半波２倍圧整流回路２段縦列接続回路との間に、所望周波数帯で直列共振するように設計されたインダクタＬ１とコンデンサＣ１５、並びにインダクタＬ２とコンデンサＣ１６が接続されている。そのため、整流回路を多段接続しても、節点Ｎ５およびＮ６の振幅は、所望周波数帯で大きくできる。【００３４】
図１４は、本発明の第７の実施の形態の実施例として、しきい値電圧が０Ｖのゲート長０．１８μmのｎ型ＭＯＳトランジスタを用い、半波２倍圧整流回路を２０段直列接続した回路の特性を、５．８ＧＨｚ帯のＲＦ信号を入力した場合について、マイクロ波シミュレータを用いて計算した結果を示すグラフである。この時の整流回路のバイアスは１Ｖとした。横軸は入力ＲＦ電力であり、縦軸は整流回路の出力電位を示している。整流回路入力部に各々相補のＲＦ信号を入力し、非線形効果を高め、更に、共振回路を利用して、入力振幅を高めることにより、整流効率を向上させることができ、従来の場合のトランジスタを１００段接続した場合に比較して、約６倍の９８０μＶの振幅を得ることができた。
［第８の実施の形態］
図１５は、本発明の第８の実施の形態の起動信号検波回路の回路図である。本実施の形態の回路は、図１１に示す第６の実施の形態の回路の入力部に直列共振回路を構成するインダクタを付加したものである。本実施の形態では、入力端子に接続される共振回路は、それぞれインダクタＬ１と節点Ｎ１の入力容量、インダクタＬ２とＭＯＳトランジスタＭ１のゲート入力容量のみで構成されている。図１３の回路において用いられていたコンデンサＣ１５およびＣ１６を必要としないほど所望周波数帯が非常に高い場合には、本実施の形態の回路を採用する。
［第９の実施の形態］
図１６は、本発明の第９の実施の形態の起動信号検波回路の回路図である。本実施の形態の半波２倍圧整流回路２段縦続接続回路では、ＭＯＳトランジスタＭ２、Ｍ４のゲート端子が、それぞれのソース端子から分離され、それぞれコンデンサＣ７、Ｃ８を介してＲＦ入力端子１０１に接続され、Ｒ３、Ｒ４を介してＤＣバイアス端子３０４、３０５に接続されている。その他の構成は、図１０に示した第５の実施の形態と同じである。コンデンサＣ７、Ｃ８は、ＭＯＳトランジスタＭ２、Ｍ４のゲート端子を入力信号のＤＣバイアスから分離するためのものであり、ＭＯＳトランジスタＭ２、Ｍ４のゲートバイアスは、Ｒ３、Ｒ４を介してＤＣバイアス端子３０４、３０５から与えられる。本実施の形態の動作は、図１０に示した第５の実施の形態のそれと同様である。
［第１０の実施の形態］
図１７は、本発明の第１０の実施の形態の起動信号検波回路の回路図である。本実施の形態の半波２倍圧整流回路２段縦続接続回路では、ＭＯＳトランジスタＭ２、Ｍ４のゲート端子が、それぞれのソース端子から分離され、それぞれコンデンサＣ７、Ｃ８を介してＲＦ入力端子１０１に接続され、Ｒ３、Ｒ４を介してＤＣバイアス端子３０４、３０５に接続されている。その他の構成は、図１１に示した第６の実施の形態と同じである。コンデンサＣ７、Ｃ８は、ＭＯＳトランジスタＭ２、Ｍ４のゲート端子を入力信号のＤＣバイアスから分離するためのものであり、ＭＯＳトランジスタＭ２、Ｍ４のゲートバイアスは、Ｒ３、Ｒ４を介してＤＣバイアス端子３０４、３０５から与えられる。本実施の形態の動作は、図１１に示した第６の実施の形態のそれと同様である。
［第１１の実施の形態］
図１８は、本発明の第１１の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、２つの２段接続した半波２倍圧整流回路と、単相信号を両相信号に変換するトランスから構成されている。【００３５】
図１８において、１０１はＲＦ入力端子、２０１、２０２は出力端子、３０１〜３０３、３０６〜３０８はＤＣバイアス端子、Ｍ１〜Ｍ８はＭＯＳトランジスタ、Ｃ１〜Ｃ６、Ｃ９〜Ｃ１４はコンデンサ、Ｒ１、Ｒ２、Ｒ５、Ｒ６は抵抗、ＴＲはトランス、３０９はトランスのＤＣバイアス端子である。トランスＴＲは、ＤＣバイアス端子３０９の電位を中心に位相が反転した両相信号を生成している。この信号を、２つの整流回路で検波する構成になっている。【００３６】
図１８の上段に示される２段縦続接続半波２倍圧整流回路の構成および動作は、図１１に示される第６の実施の形態のそれと同様であるので、その詳細な説明は省略する。【００３７】
図１８の下段の２段縦続接続半波２倍圧整流回路においては、ＭＯＳトランジスタＭ５のソース端子はＤＣバイアス端子３０６に接続され、ゲート端子およびドレイン端子は節点Ｎ３に共通に接続されている。節点Ｎ３は、コンデンサＣ９を介して節点Ｎ６に接続され、ＲＦ信号が印加されている。ＭＯＳトランジスタＭ６のソース端子は、節点Ｎ３に接続されてＲＦ信号が印加されると共に、そのゲート端子は、コンデンサＣ１０を介して節点Ｎ５に接続されて、ソース端子とは逆位相のＲＦ信号が印加されている。尚、コンデンサＣ１０は、ＭＯＳトランジスタＭ６のゲートからＲＦ信号のＤＣバイアスを遮断するためのもので、ゲートのＤＣ電位は抵抗Ｒ５を介してＤＣバイアス端子３０７から供給されている。【００３８】
節点Ｎ６に正の半波が印加されるとき、節点Ｎ６から端子３０６にＭＯＳトランジスタＭ５を介して電流が流れ、コンデンサＣ９を充電する。その結果、節点Ｎ３の電位は、端子３０６に印加されたＤＣバイアスから、ＲＦ信号の整流電圧分だけ低くなる。次の半周期では、ＭＯＳトランジスタＭ５のドレイン・ソース間電圧は、逆にバイアスされるので、ＭＯＳトランジスタＭ５にドレイン電流は流れない。そして、コンデンサＣ９からＭＯＳトランジスタＭ６を介して電流が流れ、コンデンサＣ１１を充電する。このとき、ＭＯＳトランジスタＭ６のゲート・ソース間は、等価的にＲＦ信号の２倍の振幅が印加されることになるので、ドレイン電流が増加して電位変化が大きくなる。最終的に、コンデンサＣ１１の電位は、各々の半周期で充電された電荷の和の分だけ低くなる。この構成は、入力振幅が小さい場合でもMOSFETの非線形性を著しく大きくできるので、結果的に整流効率を向上させることが可能である。さらに、ＭＯＳトランジスタＭ７およびＭ８、コンデンサＣ１２〜Ｃ１４、抵抗Ｒ６は、前段と同様の半波２倍圧整流回路を構成している。すなわち、節点Ｎ４の電位は、節点Ｎ３の電位から、ＲＦ信号の整流電圧分の2倍だけ低くなり、最終的には、出力端子２０２の電位はＤＣバイアス端子３０６から、各半波２倍圧整流回路２段分だけ低くなる。
［第１２の実施の形態］
図１９は、本発明の第１２の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、２つの２段接続した半波２倍圧整流回路と、単相信号を両相信号に変換するトランス、および共振回路から構成されている。本実施の形態の回路は、図１８に示した第１１の実施の形態の回路のトランス入力部に所望周波数帯で直列共振するように設計したインダクタＬ１およびコンデンサＣ１５を接続したものである。従って、動作は先の第１１の実施の形態の場合と同様であるが、信号入力部に共振回路を接続したことにより、ＲＦ入力振幅を大きくすることができ、整流効率をより向上させることができる。【００３９】
尚、図１９に示す回路において、コンデンサＣ１５を用いなくてもインダクタＬ１とトランスの入力容量のみで所望周波数帯での共振回路を構成することができる場合には、コンデンサＣ１５を削除することができる。【００４０】
図２０は、本発明の第１２の実施の形態の実施例として、しきい値電圧が０Ｖ、ゲート長０．１８μｍのｎ型ＭＯＳトランジスタを用い、二組の半波２倍圧整流回路を２０段縦続接続した回路の特性を、５．８ＧＨｚ帯のＲＦ信号を入力した場合について、マイクロ波シミュレータを用いて計算した結果を示すグラフである。この時の整流回路のバイアスは１Ｖとした。横軸は入力ＲＦ電力であり、縦軸は整流回路の出力電位を示している。２つの特性は各々、昇圧特性を示す整流回路および、降圧特性を示す整流回路の特性である。信号の判定には、これら回路の差電圧を増幅すればよいので、この場合の整流電圧は約６１０μＶである。本実施例によれば、従来のトランジスタを１００段接続した回路に比較して、約４倍の振幅が得られている。
［第１３の実施の形態］
図２１は、本発明の第１３の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、２つの２段接続した半波２倍圧整流回路、単相信号を両相信号に変換するトランスおよび２つの共振回路から構成されている。共振回路を除く回路構成は、図１８に示した第１１の実施の形態の場合と同じである。共振回路は、インダクタＬ１とコンデンサＣ１５およびインダクタＬ２とコンデンサＣ１６から構成され、インダクタＬ１、Ｌ２は、それぞれコンデンサＣ１５、Ｃ１６と所望周波数帯で直列共振するように設計されている。従って、整流回路を多段接続しても、節点Ｎ５およびＮ６の振幅は、所望周波数帯で大きくできる。
［第１４の実施の形態］
図２２は、本発明の第１４の実施の形態の起動信号検波回路の回路図である。本実施の形態の整流回路は、２つの２段接続した半波２倍圧整流回路、単相信号を両相信号に変換するトランスおよび２つの共振回路から構成されている。本実施の形態の、図２１に示した第１３の実施の形態の回路と相違する点は、トランスＴＲの出力側に接続された共振回路が、それぞれインダクタＬ１、Ｌ２と整流回路の入力容量のみで構成されている点である。コンデンサＣ１５およびＣ１６を必要としないほど所望周波数帯が非常に高い場合には、本実施の形態の回路を採用する。【００４１】
図２３は、本発明の起動信号検波回路のＤＣバイアスを生成する回路の１例を示す回路図である。同図において、４０１は電源端子、Ｍ１１は本発明の実施の形態回路で非線形素子として使用するトランジスタと同じサイズのＭＯＳトランジスタ、Ｒ１１〜Ｒ１４は抵抗、２０３、２０４は出力端子である。この回路では、電源端子４０１の電位は、抵抗Ｒ１２、Ｒ１３、Ｒ１４で分割され、ＭＯＳトランジスタＭ１１のゲートと、出力端子２０４には一定の電位が付与されている。また、出力端子２０３からは、ＭＯＳトランジスタＭ１１のゲート電位よりＭＯＳトランジスタＭ１１のしきい値電圧分低い電位が出力さる。この２つの出力端子を、これまで説明してきた、検波回路のＤＣバイアスに接続することで、例えば出力端子２０３、２０４を、それぞれ図６のＤＣバイアス端子３０１、３０２に接続することで、しきい値電圧の変動を吸収し、安定な整流効率を実現することが可能である。【００４２】
図２４は、本発明の起動信号検波回路のＤＣバイアスを生成する回路の他の例を示す回路図である。同図において、４０１は電源端子、Ｍ１２は本発明の実施の形態回路で非線形素子として使用するトランジスタと同じサイズのＭＯＳトランジスタ、Ｒ１５〜Ｒ１８は抵抗、２０５、２０６は出力端子である。この回路では、電源端子４０１の電位は、抵抗Ｒ１５とＲ１６、Ｒ１７で分割されており、出力端子２０６と、抵抗Ｒ１６、Ｒ１７の接続節点には一定の電位が付与されている。そして、出力端子２０５には、抵抗Ｒ１６、Ｒ１７の接続節点の電位よりＭＯＳトランジスタＭ１２のしきい値電圧分高い電位が出力される。これらの２つの出力端子を、これまで説明してきた、検波回路のＤＣバイアスに接続することで、例えば、出力端子２０５、２０６をそれぞれ図６のＤＣバイアス端子３０２、３０１に接続することで、しきい値電圧の変動を吸収し、安定な整流効率を実現することが可能である。【００４３】
以上説明した本発明の実施の形態では、半波整流回路を多段接続しているだけで、各々の回路はバイアス電流をほとんど必要としないので、低消費電力である。尚、本発明の各実施の形態では、非線形抵抗を有する素子として、ＭＯＳトランジスタを用いて説明したが、このような非線形抵抗特性を有する素子であれば、例えばバイポーラトランジスタ、接合型電界効果トランジスタなど、どのようなものでも原理的には、本発明が構成可能である。
【図１Ａ】
2007063887.tif 000003
【図１Ｂ】
2007063887.tif 000004
【図２】
2007063887.tif 000005
【図３】
2007063887.tif 000006
【図４Ａ】
2007063887.tif 000007
【図４Ｂ】
2007063887.tif 000008
【図５】
2007063887.tif 000009
【図６】
2007063887.tif 000010
【図７】
2007063887.tif 000011
【図８】
2007063887.tif 000012
【図９】
2007063887.tif 000013
【図１０】
2007063887.tif 000014
【図１１】
2007063887.tif 000015
【図１２】
2007063887.tif 000016
【図１３】
2007063887.tif 000017
【図１４】
2007063887.tif 000018
【図１５】
2007063887.tif 000019
【図１６】
2007063887.tif 000020
【図１７】
2007063887.tif 000021
【図１８】
2007063887.tif 000022
【図１９】
2007063887.tif 000023
【図２０】
2007063887.tif 000024
【図２１】
2007063887.tif 000025
【図２２】
2007063887.tif 000026
【図２３】
2007063887.tif 000027
【図２４】
2007063887.tif 000028
【手続補正書】
【提出日】平成19年4月5日(2007.4.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、第２の端子に入力信号を印加することを特徴とする起動信号検波回路。
【請求項２】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を含む起動信号検波回路であって、前記３端子素子の第１の端子にバイアス電位を印加し、第２の端子に入力信号を印加し、制御端子に入力信号と逆位相の信号を印加することを特徴とする起動信号検波回路。
【請求項３】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加し、初段の単位検波回路の第１の３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項４】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項５】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子と、初段の単位検波回路の第１の３端子素子の第１の端子に各々、バイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項６】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項７】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる第１、第２の単位検波回路を、それぞれ前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる第１、第２の起動信号検波部を有する起動信号検波回路であって、
第１の起動信号検波部にあっては、第１の３端子素子の第２の端子と第２の３端子素子の制御端子に入力信号を印加すると共に第１の３端子素子の制御端子に入力信号と逆位相の信号を印加し、かつ、初段の第１の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第１の単位検波回路の第２の３端子素子の第２の端子を第１の起動信号検波部の出力端子とし、
第２の起動信号検波部にあっては、第１の３端子素子の制御端子に入力信号を印加すると共に第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号と逆位相の信号を印加し、かつ、初段の第２の単位検波回路の第１の３端子素子の第１の端子にバイアス電位を印加し、最終段の第２の単位検波回路の第２の３端子素子の第２の端子を第２の起動信号検波部の出力端子とし、
第１の起動信号検波部の出力信号と第２の起動信号検波部の出力信号との差を出力信号とすることを特徴とする起動信号検波回路。
【請求項８】
前記第２の３端子素子の第２の端子には、信号電荷を蓄積するコンデンサが接続されていることを特徴とする請求の範囲３から７のいずれかに記載の起動信号検波回路。
【請求項９】
第１の端子または第２の端子に接続されていない制御端子には、直流バイアス電圧が供給されていることを特徴とする請求の範囲２から８のいずれかに記載の起動信号検波回路。
【請求項１０】
単相信号を差動信号に変換するトランスを用いて、入力信号およびこれと逆位相の信号を生成し、これらの信号を、信号の入力端子に印加することを特徴とする請求の範囲２、４、６および７のいずれかに記載の起動信号検波回路。
【請求項１１】
正・逆位相の入力信号を印加する端子とこの入力信号が印加される制御端子との間にはインダクタが接続されていることを特徴とする請求の範囲２、４、６、７および１０のいずれかに記載の起動信号検波回路。
【請求項１２】
前記トランスの入力端子にはインダクタが接続されていることを特徴とする請求の範囲１０に記載の起動信号検波回路。
【請求項１３】
前記インダクタは、別途接続されたコンデンサまたは浮遊容量によって、所望周波数帯で共振する直列共振回路を構成していることを特徴とする請求の範囲１１または１２に記載の起動信号検波回路。
【請求項１４】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって抵抗値が非線形に変化する第３の３端子素子の第１の端子、第２の端子、制御端子をそれぞれ電源端子、第１の節点、第２の節点に接続し、第１の節点−接地点間に第１の抵抗を、電源端子−第２の節点間に第２の抵抗を、第２の節点−、第３の節点間に第３の抵抗を、第３の節点−接地点間に第４の抵抗を接続してなるバイアス電位発生回路の第１、第３の節点において形成された電位が、前記起動信号検波回路を構成する第１または第２の３端子素子のいずれかの端子に供給されていることを特徴とする請求の範囲１から１３のいずれかに記載の起動信号検波回路。
【請求項１５】
電源端子−第４の節点間に第５の抵抗を、第４の節点−第５の節点間に第６の抵抗を、第５の節点−接地点間に第７の抵抗を、電源端子−第６の節点間に第７の抵抗を接続し、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって抵抗値が非線形に変化する第４の３端子素子の第１の端子および制御端子を第６の節点に、その第２の端子を第５の節点に接続してなるバイアス電位発生回路の第４、第６の節点において形成された電位が、前記起動信号検波回路を構成する第１または第２の３端子素子のいずれかの端子に供給されていることを特徴とする請求の範囲１から１３のいずれかに記載の起動信号検波回路。
【請求項１６】
前記３端子素子が電界効果トランジスタであることを特徴とする請求の範囲１から１５のいずれかに記載の起動信号検波回路。
【請求項１７】
前記３端子素子がバイポーラトランジスタであることを特徴とする請求の範囲１から１５のいずれかに記載の起動信号検波回路。
【請求項１８】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子と容量で構成された起動信号検波回路であって、前記３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、第２の端子に入力信号を印加することを特徴とする起動信号検波回路。
【請求項１９】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子と当該素子によって整流された電流を蓄える第１、第２の容量を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる第１の単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と第２の３端子素子の制御端子とに入力信号を印加し、初段の単位検波回路の第１の３端子素子の第１の端子及び制御端子に各々バイアス電位を印加し、最終段の第１の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【請求項２０】
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する第１、第２の３端子素子と当該素子によって整流された電流を蓄える第１、第２の容量を含み、第１の３端子素子の第２の端子と第２の３端子素子の第１の端子とを接続してなる第２の単位検波回路を、前段の第２の３端子素子の第２の端子を次段の第１の３端子素子の第１の端子に接続する態様にて、複数段縦続接続してなる起動信号検波回路であって、第１の３端子素子の第２の端子と、第２の３端子素子の制御端子に各々、入力信号を印加すると共に第１の３端子素子の制御端子と、初段の第２の単位検波回路の第１の３端子素子の第１の端子に各々、バイアス電位を印加し、最終段の第２の単位検波回路の第２の３端子素子の第２の端子を出力端子とすることを特徴とする起動信号検波回路。
【国際調査報告】
2007063887.tif 000029
2007063887.tif 000030
2007063887.tif 000031