【手続補正書】
【提出日】平成19年1月31日(2007.1.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】不揮発性メモリ、電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、ＳＯＩ基板上に形成され、
前記メモリトランジスタは、フローティングゲートとコントロールゲートを有し、
前記メモリトランジスタには、２ビット以上のデータを記憶されることを特徴とする不揮発性メモリ。
【請求項２】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、ＳＯＩ基板上に形成され、
前記メモリトランジスタは、フローティングゲートとコントロールゲートを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記フローティングゲートには、前記メモリトランジスタに記憶されたデータに応じた電荷が記憶されることを特徴とする不揮発性メモリ。
【請求項３】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、ＳＯＩ基板上に形成され、
前記メモリトランジスタは、フローティングゲートとコントロールゲートを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記メモリトランジスタは、２つ以上のしきい値電圧を有し、
前記２つ以上のしきい値電圧は、それぞれ、前記２ビット以上のデータの１つに対応することを特徴とする不揮発性メモリ。
【請求項４】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、ＳＯＩ基板上に形成され、
前記メモリトランジスタは、フローティングゲートとコントロールゲートを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記フローティングゲートには、前記メモリトランジスタに記憶されたデータに応じた電荷が記憶され、
前記メモリトランジスタは、２つ以上のしきい値電圧を有し、
前記２つ以上のしきい値電圧は、それぞれ、前記２ビット以上のデータの１つに対応することを特徴とする不揮発性メモリ。
【請求項５】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、絶縁表面上の半導体層と、前記半導体層上の第１の絶縁膜と、前記第１の絶縁膜上のフローティングゲートと、前記フローティングゲート上の第２の絶縁膜と、前記第２の絶縁膜上のコントロールゲートとを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶されることを特徴とする不揮発性メモリ。
【請求項６】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、絶縁表面上の半導体層と、前記半導体層上の第１の絶縁膜と、前記第１の絶縁膜上のフローティングゲートと、前記フローティングゲート上の第２の絶縁膜と、前記第２の絶縁膜上のコントロールゲートとを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記フローティングゲートには、前記メモリトランジスタに記憶されたデータに応じた電荷が記憶されることを特徴とする不揮発性メモリ。
【請求項７】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、絶縁表面上の半導体層と、前記半導体層上の第１の絶縁膜と、前記第１の絶縁膜上のフローティングゲートと、前記フローティングゲート上の第２の絶縁膜と、前記第２の絶縁膜上のコントロールゲートとを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記メモリトランジスタは、２つ以上のしきい値電圧を有し、
前記２つ以上のしきい値電圧は、それぞれ、前記２ビット以上のデータの１つに対応することを特徴とする不揮発性メモリ。
【請求項８】
メモリセルを有し、
前記メモリセルは、メモリトランジスタを有し、
前記メモリトランジスタは、絶縁表面上の半導体層と、前記半導体層上の第１の絶縁膜と、前記第１の絶縁膜上のフローティングゲートと、前記フローティングゲート上の第２の絶縁膜と、前記第２の絶縁膜上のコントロールゲートとを有し、
前記メモリトランジスタには、２ビット以上のデータが記憶され、
前記フローティングゲートには、前記メモリトランジスタに記憶されたデータに応じた電荷が記憶され、
前記メモリトランジスタは、２つ以上のしきい値電圧を有し、
前記２つ以上のしきい値電圧は、それぞれ、前記２ビット以上のデータの１つに対応することを特徴とする不揮発性メモリ。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記フローティングゲートと前記コントロールゲートは、それぞれ、窒化タンタルを含むことを特徴とする不揮発性メモリ。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、
前記フローティングゲートと前記コントロールゲートは、それぞれ、タンタル、チタン、モリブデン、タングステン、クロム、シリコンから選ばれた元素、前記元素の窒化物、前記元素の合金膜、または前記元素のシリサイド膜を含むことを特徴とする不揮発性メモリ。
【請求項１１】
請求項１乃至請求項８のいずれか一項において、
前記コントロールゲートはワード線に電気的に接続され、前記メモリトランジスタのソース領域とドレイン領域の一方はビット線に電気的に接続されることを特徴とする不揮発性メモリ。
【請求項１２】
請求項１乃至請求項８のいずれか一項において、
前記メモリセルは、第２のメモリトランジスタを有し、
前記メモリトランジスタと前記第２のメモリトランジスタは、直列に接続されていることを特徴とする不揮発性メモリ。
【請求項１３】
請求項１乃至請求項８のいずれか一項において、
前記メモリセルは、第２のメモリトランジスタを有し、
前記メモリトランジスタと前記第２のメモリトランジスタは、直列に接続され、
前記第２のメモリトランジスタは、第２のフローティングゲートと第２のコントロールゲートを有し、
前記メモリトランジスタのオーバーラップ領域は、前記フローティングゲートとソース領域の間に設けられ、
前記第２のメモリトランジスタのオーバーラップ領域は、前記第２のフローティングゲートとドレイン領域の間に設けられていることを特徴とする不揮発性メモリ。
【請求項１４】
請求項１乃至請求項８のいずれか一項において、
前記メモリセルは、第２のメモリトランジスタを有し、
前記メモリトランジスタと前記第２のメモリトランジスタは、直列に接続され、
前記第２のメモリトランジスタは、第２のフローティングゲートと第２のコントロールゲートを有し、
前記メモリトランジスタのオーバーラップ領域は、前記フローティングゲートとドレイン領域の間に設けられ、
前記第２のメモリトランジスタのオーバーラップ領域は、前記第２のフローティングゲートとソース領域の間に設けられていることを特徴とする不揮発性メモリ。
【請求項１５】
請求項１乃至請求項８のいずれか一項において、
前記メモリセルは、第２のメモリトランジスタを有し、
前記メモリトランジスタと前記第２のメモリトランジスタは、直列に接続され、
前記第２のメモリトランジスタは、第２のフローティングゲートと第２のコントロールゲートを有し、
前記メモリトランジスタのオーバーラップ領域は、前記フローティングゲートとドレイン領域の間に設けられ、
前記第２のメモリトランジスタのオーバーラップ領域は、前記第２のフローティングゲートとドレイン領域の間に設けられていることを特徴とする不揮発性メモリ。
【請求項１６】
請求項１乃至請求項１５のいずれか一項に記載の前記不揮発性メモリを用いた電子機器。