【手続補正書】
【提出日】平成19年6月19日(2007.6.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、電子機器、及び半導体装置の作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に形成されたゲート電極と、
前記ゲート電極上を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたｎ型半導体層と、
前記ｎ型半導体層上に形成された導電層と、
前記絶縁表面上に形成された複数の凸部と、
前記複数の凸部と接し、且つ、凸凹の表面を有する画素電極と、
を有し、
前記画素電極は、前記導電層に電気的に接続されており、
前記複数の凸部は、断面形状が階段状に形成されており、前記絶縁表面に向かって断面寸法が大きくなっていることを特徴とする半導体装置。
【請求項２】
絶縁表面上に形成されたゲート電極と、
前記ゲート電極上を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたｎ型半導体層と、
前記ｎ型半導体層上に形成された導電層と、
前記絶縁表面上に形成された複数の凸部と、
前記複数の凸部と接し、且つ、凸凹の表面を有する画素電極と、
を有し、
前記画素電極は、前記導電層に電気的に接続されており、
前記複数の凸部は、前記ゲート電極と同じ材料で形成された第１の材料層と、前記ゲート絶縁膜と、前記半導体層と同じ材料で形成された第２の材料層と、前記ｎ型半導体層と同じ材料で形成された第３の材料層と、前記導電層と同じ材料で形成された第４の材料層と、の積層物であることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記複数の凸部における、前記第１の材料層と、前記第２の材料層と、前記第３の材料層と、前記第４の材料層とは、前記ゲート絶縁膜を介して断面形状が階段状に形成されており、前記絶縁表面に向かって断面寸法が大きくなっていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記複数の凸部は、前記絶縁表面と平行方向における断面形状が円形又は多角形であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記表面に凸凹を有する画素電極における凸部の曲率半径は、０．１〜４μｍであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記複数の凸部のうちの少なくとも一つは、高さが異なっていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記複数の凸部のうちの少なくとも一つは、積層構造が異なっていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記複数の凸部のうちの少なくとも一つは、容量を形成していることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記画素電極は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜からなることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記半導体層は、非晶質半導体膜からなることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記ゲート電極は、Ａｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ＮｄまたはＣｒから選ばれた元素を主成分とする膜またはそれらの合金膜またはそれらの積層膜からなることを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
第１の着色層と第２の着色層の積層からなる第１の遮光部と、
前記第１の着色層と第３の着色層の積層からなる第２の遮光部とを有し、
前記第１の遮光部及び前記第２の遮光部は、前記画素電極と、該画素電極と隣り合う画素電極との間に重なって形成されていることを特徴とする半導体装置。
【請求項１３】
請求項１２において、
前記第１の遮光部の反射光量と前記第２の遮光部の反射光量は、それぞれ異なることを特徴とする半導体装置。
【請求項１４】
請求項１２または請求項１３において、
前記第１の着色層は赤色であることを特徴とする半導体装置。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、
前記第２の着色層は青色であることを特徴とする半導体装置。
【請求項１６】
請求項１２乃至請求項１５のいずれか一において、
前記第３の着色層は緑色であることを特徴とする半導体装置。
【請求項１７】
請求項１２乃至請求項１６のいずれか一において、
前記第１の遮光部および前記第２の遮光部は、前記絶縁表面を有する基板に対向する基板に設けられていることを特徴とする半導体装置。
【請求項１８】
請求項１２乃至請求項１７のいずれか一に記載の半導体装置を用いて作製された電子機器。
【請求項１９】
絶縁表面上に第１の導電層を形成し、
前記第１の導電層上に絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上にｎ型半導体膜を形成し、
前記ｎ型半導体膜上に導電膜を形成し、
前記半導体膜と前記ｎ型半導体膜と前記導電膜とをパターニングし、前記絶縁膜を介して前記第１の導電層と半導体層とｎ型半導体層と第２の導電層とによって形成された積層物からなる凸部を形成し、
前記凸部を覆って画素電極を形成し、
前記凸部における、前記第１導電層と前記半導体層と前記ｎ型半導体層と前記第２の導電層とは、前記絶縁膜を介して断面形状が階段状に形成されており、前記絶縁表面に向かって断面寸法が大きくなっていることを特徴とする半導体装置の作製方法。
【請求項２０】
絶縁表面上に、ゲート電極と第１の導電層とを形成し、
前記ゲート電極と、前記第１の導電層と、前記絶縁表面と、を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体膜を形成し、
前記半導体膜上にｎ型半導体膜を形成し、
前記ｎ型半導体膜上に導電膜を形成し、
前記半導体膜と前記ｎ型半導体膜と前記導電膜とをパターニングして、前記ゲート絶縁膜を介して前記ゲート電極と第１の半導体層と第１のｎ型半導体層と第２の導電層とによって形成された第１の積層物を形成するとともに、前記ゲート絶縁膜を介して前記第１の導電層と第２の半導体層と第２のｎ型半導体層と第３の導電層とによって形成された第２の積層物からなる凸部を形成し、
前記第１の積層物と、前記ゲート絶縁膜と、前記第２の積層物と、を覆って、画素電極を形成し、
前記第１の積層物と前記画素電極とをエッチングして、前記第１の半導体層の一部を除去し、且つ、前記第１のｎ型半導体層からなるソース領域及びドレイン領域と、前記第２の導電層からなるソース電極及びドレイン電極とを形成してチャネル・エッチ型の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項２１】
請求項２０において、
前記画素電極は、前記薄膜トランジスタと電気的に接続していることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項２０乃至請求項２１のいずれか一において、
前記凸部における、前記第１の導電層と前記第２の半導体層と前記第２のｎ型半導体層と前記第３の導電層とは、前記ゲート絶縁膜を介して断面形状が階段状に形成されており、前記絶縁表面に向かって断面寸法が大きくなっていることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１９乃至請求項２２のいずれか一において、
前記画素電極は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜によって形成することを特徴とする半導体装置の作製方法。