【手続補正書】
【提出日】平成18年12月14日(2006.12.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記ゲート電極に接続されたゲート配線と、を有し、
前記ゲート電極は第１の導電層及び第２の導電層とからなり、
前記ゲート配線は前記第１の導電層及び前記第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記半導体層はチャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に半導体層と、前記半導体層に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記ゲート電極に接続されたゲート配線と、を有し、
前記ゲート電極は前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ゲート配線は前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記半導体層はチャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項３】
ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとで形成されたＣＭＯＳ回路を有し、
前記ｎチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｎチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項４】
画素部のｎチャネル型薄膜トランジスタと、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタとで形成されたＣＭＯＳ回路とを有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記画素部と前記ＣＭＯＳ回路のｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記低濃度不純物領域の一部は前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記ｐチャネル型薄膜トランジスタのゲート電極は、前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記ソース領域又はドレイン領域とは反対の導電型の不純物領域とを有し、
前記不純物領域の一部は前記ゲート絶縁膜を介して前記ゲート電極と重なっていることを特徴とする半導体装置。
【請求項６】
請求項３または請求項４において、
前記ｐチャネル型薄膜トランジスタのゲート電極は、前記ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｐチャネル型薄膜トランジスタのゲート電極に接続するゲート配線は、前記第１の導電層及びと第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｐチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記ソース領域又はドレイン領域とは反対の導電型の不純物領域とを有し、
前記不純物領域の一部は前記ゲート絶縁膜を介して前記ゲート電極と重ならないことを特徴とする半導体装置。
【請求項７】
ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとを有し、
前記ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとのゲート電極は、ゲート絶縁膜に接して形成された第１の導電層を有し、
前記ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記ｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域と、を有し、
前記チャネル形成領域の一方と接する前記低濃度不純物領域は、前記ゲート電極と一部重なって設けられ、前記チャネル形成領域の他方と接する前記低濃度不純物領域は、前記ゲート電極と重なって設けられていることを特徴とする半導体装置。
【請求項８】
請求項７において、前記ｎチャネル型薄膜トランジスタは複数のゲート電極を有することを特徴とする半導体装置。
【請求項９】
請求項７又は８において、前記ｐチャネル型薄膜トランジスタには、発光層を有する素子が接続されていることを特徴とする半導体装置。
【請求項１０】
一つの画素に第１のｎチャネル型薄膜トランジスタ及び第２のｎチャネル型薄膜トランジスタを有し、
前記第１及び第２のｎチャネル型薄膜トランジスタのそれぞれのゲート電極はゲート絶縁膜に接して形成された第１の導電層を有し、
前記第１及び第２のｎチャネル型薄膜トランジスタのそれぞれのゲート電極に接続するゲート配線は、前記第１の導電層及び第２の導電層からなる領域と、前記第１の導電層、前記第２の導電層及び第３の導電層からなる領域とを有し、
前記第１及び第２のｎチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、ソース領域又はドレイン領域と、前記チャネル形成領域と前記ソース領域又はドレイン領域とに挟まれ、かつ、前記チャネル形成領域に接する低濃度不純物領域とを有し、前記低濃度不純物領域の一部は前記ゲート電極と重なることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記第１のｎチャネル型薄膜トランジスタは複数のゲート電極を有することを特徴とする半導体装置。
【請求項１２】
請求項１０又は１１において、前記第２のｎチャネル型薄膜トランジスタには、発光層を有する素子が接続されていることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、前記第１の導電層と、前記第２の導電層のいずれかは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、前記第３の導電層はアルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物であることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は、液晶表示装置、ＥＬ表示装置、またはイメージセンサであることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１４のいずれか一項において、前記半導体装置は、携帯電話、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、パーソナルコンピュータ、ＤＶＤプレーヤー、電子書籍、または携帯型情報端末であることを特徴とする半導体装置。
【請求項１７】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記半導体層に選択的に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記半導体層に選択的に添加してソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記半導体層に選択的に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記半導体層に選択的に添加してソース領域及びドレイン領域を形成し、
前記ゲート電極の一部を除去することを特徴とする半導体装置の作製方法。
【請求項１９】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成し、
前記ゲート電極の一部を除去することを特徴とする半導体装置の作製方法。
【請求項２１】
絶縁表面を有する基板上に半導体層を形成し、
前記半導体層の一部を除去して第１の島状半導体層と第２の島状半導体層とを形成し、
前記第１の島状半導体層と第２の島状半導体層に接してゲート絶縁膜を形成し、
前記ゲート絶縁膜に接して第１の導電層を形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加して低濃度不純物領域を形成し、
一導電型とは反対の導電型の不純物元素を前記第２の島状半導体層の選択された領域に添加して不純物領域を形成し、
前記第１の導電層に接して選択的に第３の導電層を形成し、
前記第１の導電層と前記第３の導電層とに接して第２の導電層を形成して、前記第１の導電層及び前記第２の導電層からなるゲート電極と、前記第１の導電層、前記第２の導電層及び前記第３の導電層からなる領域を有するゲート配線とを形成し、
一導電型の不純物元素を前記第１の島状半導体層の選択された領域に添加してソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１７乃至請求項２１のいずれか一項において、前記第１の導電層と、前記第２の導電層のいずれかは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物で形成することを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１７乃至請求項２２のいずれか一項において、前記第３の導電層は、アルミニウム（Ａｌ）または銅（Ｃｕ）から選ばれた一種または複数種の元素、あるいは前記元素を主成分とする化合物で形成することを特徴とする半導体装置の作製方法。