【手続補正書】
【提出日】平成19年1月22日(2007.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
共通のシステムクロックを使用して、共通フォーマットの中央演算処理のために、異なるタイプのインタフェースからの入力信号をプリプロセスするための方法であって、前記異なるインタフェースタイプは、異なるサンプルクロック周波数、及び／又は異なるデータフレーム又はデータワードのフォーマットに関連しており、
前記異なるタイプのインタフェースからの入力信号から、システムクロックに同期した入力信号を発生し、
前記異なるタイプのインタフェースに関連する前記異なるチャネルプロトコルに従い、前記システムクロックに同期した入力信号をチャネルデコードし、一様なワードフォーマットを有する対応するＰＣＭビットストリームのフォーマット信号を供給し、
前記ＰＣＭビットストリームのフォーマット信号から、たとえばＦＩＦＯのような、これよりサンプルワードが前記中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように、前記ＰＣＭビットストリームのフォーマット信号をさらに処理する、
ことを特徴とする方法。
【請求項２】
共通のシステムクロックを使用して、共通フォーマットの中央演算処理において、異なるタイプのインタフェースへの出力信号をプリプロセスするための方法であって、前記異なるインタフェースタイプは、異なるサンプルクロック周波数、及び／又は異なるデータフレーム又はデータワードのフォーマットに関連しており、
システムクロックに同期したＰＣＭビットストリームのフォーマット信号をサンプルワードから形成することで、前記中央演算処理から出力され、たとえばＦＩＦＯのような中間的な記憶装置に記憶される前記サンプルワードをさらに処理し、ＰＣＭビットストリームのフォーマット信号は、一様なワードフォーマットを有し、かつ前記異なるタイプのインタフェースに関連しており、
前記異なるタイプのインタフェースに関連する前記異なるチャネルプロトコルに従い、一様なワードフォーマットを有する前記システムクロックに同期したＰＣＭビットストリームのフォーマット信号をチャネルエンコードして、対応するシステムクロックに同期した出力信号を供給し、
前記システムクロックに同期した出力信号から、もはやシステムクロックに同期しないが前記タイプのインタフェースに従うインタフェースタイプに適合した出力信号を発生する、
ことを特徴とする方法。
【請求項３】
前記インタフェースのタイプは、ＩＥＣ９５８、Ｉ２Ｓ、ＡＣ−Ｌｉｎｋ及びＡＤＡＴのうちの少なくとも２つを含む、
請求項１又は２記載の方法。
【請求項４】
チャネルの置き換えを検出して回避するために、システムクロックに同期した処理で、幾つかの個々のサンプルがそれらのチャネルタイプで記録又はチェックされ、前記チャネルの置き換えは、たとえばサンプルを挿入又は消去した場合に生じ、前記記録は、たとえば、前記システムクロックに同期した処理で特に使用されないサブコードのビットを使用して実行される、
請求項１乃至３のいずれか記載の方法。
【請求項５】
前記中間的な記憶装置に関するＤＭＡブロック転送のために、それぞれのＤＭＡデータブロックの最初のワードについてＬＦの記録が実行され、該ＬＦ記録は、ＤＭＡバッファ出力を準備するときにプロセッサの処理数を低減するために評価される、
請求項１乃至４のいずれか記載の方法。
【請求項６】
前記サンプルワードの更なる処理を実行するストリームユニットの正確に時間設定されたスタートアップを容易にするために、内部発生されたタイムスタンプが中央演算処理により前記ストリームユニットに供給される、
請求項１乃至５のいずれか記載の方法。
【請求項７】
個別のクロック、及びデータ又は前記システムクロックに対する同期信号を有するインタフェース信号の同期のために、同期されるクロックの同じエッジでクロックされる２つの連続するＤフリップフロップが使用される、
請求項１乃至６のいずれか記載の方法。
【請求項８】
共通のシステムクロックを使用して、共通フォーマットの中央演算処理のために、異なるタイプのインタフェースからの入力信号をプリプロセスするための装置であって、前記異なるインタフェースタイプは、異なるサンプルクロック周波数、及び／又は異なるデータフレーム又はデータワードのフォーマットに関連しており、
前記異なるタイプのインタフェースからの入力信号から、システムクロックに同期した入力信号を発生するための手段と、
前記異なるタイプのインタフェースに関連する前記異なるチャネルプロトコルに従い、前記システムクロックに同期した入力信号をチャネルデコードして、一様なワードフォーマットを有する対応するＰＣＭビットストリームのフォーマット信号を供給するための手段と、
前記ＰＣＭビットストリームのフォーマット信号から、たとえばＦＩＦＯのような、これよりサンプルワードが前記中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように、前記ＰＣＭビットストリームのフォーマット信号をさらに処理するための手段と、
を備えることを特徴とする装置。
【請求項９】
共通のシステムクロックを使用して、共通フォーマットの中央演算処理において、異なるタイプのインタフェースへの出力信号をプリプロセスするための装置であって、前記異なるインタフェースタイプは、異なるサンプルクロック周波数、及び／又は異なるデータフレーム又はデータワードのフォーマットに関連しており、
システムクロックに同期したＰＣＭビットストリームのフォーマット信号をサンプルワードから形成することで、前記中央演算処理から出力され、たとえばＦＩＦＯのような中間的な記憶装置に記憶される前記サンプルワードをさらに処理するための手段と、ＰＣＭビットストリームのフォーマット信号は、一様なワードフォーマットを有し、かつ前記異なるタイプのインタフェースに関連しており、
前記異なるタイプのインタフェースに関連する前記異なるチャネルプロトコルに従い、一様なワードフォーマットを有する前記システムクロックに同期したＰＣＭビットストリームのフォーマット信号をチャネルエンコードして、対応するシステムクロックに同期した出力信号を供給するための手段と、
前記システムクロックに同期した出力信号から、もはやシステムクロックに同期しないが前記タイプのインタフェースに従うインタフェースタイプに適合した出力信号を発生するための手段と、
を備えることを特徴とする装置。
【請求項１０】
前記インタフェースのタイプは、ＩＥＣ９５８、Ｉ２Ｓ、ＡＣ−Ｌｉｎｋ及びＡＤＡＴのうちの少なくとも２つを含む、
請求項８又は９記載の装置。
【請求項１１】
チャネルの置き換えを検出して回避するために、システムクロックに同期した処理で、幾つかの個々のサンプルがそれらのチャネルタイプで記録又はチェックされ、前記チャネルの置き換えは、たとえばサンプルを挿入又は消去した場合に生じ、前記記録は、たとえば、前記システムクロックに同期した処理で特に使用されないサブコードのビットを使用して実行される、
請求項８乃至１０のいずれか記載の装置。
【請求項１２】
前記中間的な記憶装置に関するＤＭＡブロック転送のために、それぞれのＤＭＡデータブロックの最初のワードについてＬＦの記録が実行され、該ＬＦ記録は、ＤＭＡバッファ出力を準備するときにプロセッサの処理数を低減するために評価される、
請求項８乃至１１のいずれか記載の装置。
【請求項１３】
前記サンプルワードの更なる処理を実行するストリームユニットの正確に時間設定されたスタートアップを容易にするために、内部発生されたタイムスタンプが中央演算処理により前記ストリームユニットに供給される、
請求項８乃至１２のいずれか記載の装置。
【請求項１４】
個別のクロック、及びデータ又は前記システムクロックに対する同期信号を有するインタフェース信号の同期のために、同期されるクロックの同じエッジでクロックされる２つの連続するＤフリップフロップが使用される、
請求項８乃至１３のいずれか記載の装置。