【手続補正書】
【提出日】平成19年3月19日(2007.3.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその作製方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の薄膜トランジスタが形成された画素部と、第２の薄膜トランジスタが形成された駆動回路と、を有し、
前記第１の薄膜トランジスタは、第１の島状半導体膜の上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第１の島状半導体膜に形成された第１のＬＤＤ領域を有し、
前記第１のＬＤＤ領域は前記第１のゲート絶縁膜を挟んで前記第１のゲート電極と重ならないように配置されており、
前記第２の薄膜トランジスタは、第２の島状半導体膜の上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第２の島状半導体膜に形成された第２のＬＤＤ領域を有し、
前記第２のＬＤＤ領域は前記第２のゲート絶縁膜を挟んで前記第２のゲート電極と重なるように配置されていることを特徴とする半導体装置。
【請求項２】
第１の薄膜トランジスタとゲート配線とが形成された画素部と、第２の薄膜トランジスタが形成された駆動回路と、を有し、
前記第１の薄膜トランジスタは、第１の島状半導体膜の上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第１の島状半導体膜に形成された第１のＬＤＤ領域を有し、
前記第１のＬＤＤ領域は前記第１のゲート絶縁膜を挟んで前記第１のゲート電極と重ならないように配置されており、
前記第２の薄膜トランジスタは、第２の島状半導体膜の上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第２の島状半導体膜に形成された第２のＬＤＤ領域を有し、
前記第２のＬＤＤ領域は前記第２のゲート絶縁膜を挟んで前記第２のゲート電極と重なるように配置されており、
前記ゲート配線は、前記第１及び第２のゲート電極と同一層で且つ同一材料からなる第１配線と、前記第１配線の上に形成された第２配線と、を有し、
前記第２配線は、前記第１配線よりも抵抗率が低いことを特徴とする半導体装置。
【請求項３】
第１の薄膜トランジスタが形成された画素部と、第２の薄膜トランジスタが形成された駆動回路と、前記駆動回路と外部入力端子とを電気的に接続する入出力信号配線と、を有し、
前記第１の薄膜トランジスタは、第１の島状半導体膜の上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第１の島状半導体膜に形成された第１のＬＤＤ領域を有し、
前記第１のＬＤＤ領域は前記第１のゲート絶縁膜を挟んで前記第１のゲート電極と重ならないように配置されており、
前記第２の薄膜トランジスタは、第２の島状半導体膜の上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第２の島状半導体膜に形成された第２のＬＤＤ領域を有し、
前記第２のＬＤＤ領域は前記第２のゲート絶縁膜を挟んで前記第２のゲート電極と重なるように配置されており、
前記入出力信号配線は、前記第１及び第２のゲート電極と同一層で且つ同一材料からなる第１配線と、前記第１配線の上に形成された第２配線と、を有し、
前記第２配線は、前記第１配線よりも抵抗率が低いことを特徴とする半導体装置。
【請求項４】
第１の薄膜トランジスタとゲート配線とが形成された画素部と、第２の薄膜トランジスタが形成された駆動回路と、前記駆動回路と外部入力端子とを電気的に接続する入出力信号配線と、を有し、
前記第１の薄膜トランジスタは、第１の島状半導体膜の上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第１の島状半導体膜に形成された第１のＬＤＤ領域を有し、
前記第１のＬＤＤ領域は前記第１のゲート絶縁膜を挟んで前記第１のゲート電極と重ならないように配置されており、
前記第２の薄膜トランジスタは、第２の島状半導体膜の上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第２の島状半導体膜に形成された第２のＬＤＤ領域を有し、
前記第２のＬＤＤ領域は前記第２のゲート絶縁膜を挟んで前記第２のゲート電極と重なるように配置されており、
前記ゲート配線及び前記入出力信号配線は、前記第１及び第２のゲート電極と同一層で且つ同一材料からなる第１配線と、前記第１配線の上に形成された第２配線と、を有し、
前記第２配線は、前記第１配線よりも抵抗率が低いことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の薄膜トランジスタは、ｎチャネル型薄膜トランジスタであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第２の薄膜トランジスタは、ｎチャネル型薄膜トランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１配線は、タンタル、チタン、モリブデン、タングステン、クロム、又はニオブのいずれかの元素を含む金属膜、若しくは前記元素を含む金属化合物からなる導電膜を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれか一項において、
前記第１配線は、シリコンを主成分とする導電膜を有することを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第２配線は、アルミニウム膜、アルミニウムを主成分とする膜、銅膜、銅を主成分とする膜、銀膜、又は銀を主成分とする膜のいずれかを有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、
前記第２配線は、
アルミニウム膜、アルミニウムを主成分とする膜、銅膜、銅を主成分とする膜、銀膜、又は銀を主成分とする膜のいずれかを有する第１の膜の上表面に、
チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、モリブデン、又はニオブのいずれかの材料で形成された第２の膜を積層した構造を有することを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項８のいずれか一項において、
前記第２配線は、
アルミニウム膜、アルミニウムを主成分とする膜、銅膜、銅を主成分とする膜、銀膜、又は銀を主成分とする膜のいずれかを有する第１の膜と、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、モリブデン、又はニオブのいずれかの材料で形成された第２及び第３膜とを有し、
前記第１の膜を前記第２及び第３の膜で挟んだ構造を有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、
前記第１及び第２の薄膜トランジスタは、ｎチャネル型薄膜トランジスタであり、
前記第２のＬＤＤ領域には、前記第１のＬＤＤ領域と比べて２〜１０倍の濃度でｎ型不純物元素が含まれることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１１のいずれか一項において、
前記第１及び第２の薄膜トランジスタは、ｎチャネル型薄膜トランジスタであり、
前記第１のＬＤＤ領域には１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型不純物元素が含まれており、前記第２のＬＤＤ領域には２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型不純物元素が含まれていることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記第１のゲート電極と重なる位置に配置された前記第１の島状半導体層はチャネル形成領域であり、
前記チャネル形成領域と、前記第１のＬＤＤ領域と、の間にはオフセット領域を含むことを特徴とする半導体装置。
【請求項１５】
画素部と駆動回路とを有する半導体装置の作製方法であって、
半導体膜に第１の不純物元素を添加することによって、第１及び第２のＬＤＤ領域を形成し、
前記半導体膜をパターニングすることによって、前記画素部となる領域に前記第１のＬＤＤ領域を有する第１の島状半導体膜を形成し、前記駆動回路となる領域に前記第２のＬＤＤ領域を有する第２の島状半導体膜を形成し、
前記第１及び第２の島状半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に導電膜を形成し、
前記導電膜をパターニングすることによって、第１配線と、前記第１の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第１のＬＤＤ領域と重ならない第１のゲート電極と、前記第２の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第２のＬＤＤ領域と重なる部分を有する第２のゲート電極と、を形成し、
前記第１及び第２の島状半導体層に第２の不純物元素を添加し、
前記第２の不純物元素を活性化した後、前記第１配線の上に、前記第１配線よりも抵抗率の低い第２配線を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
画素部と駆動回路とを有する半導体装置の作製方法であって、
半導体膜の上に保護膜を形成し、
前記保護膜を介して半導体膜に第１の不純物元素を添加することによって、第１及び第２のＬＤＤ領域を形成し、
前記第１の不純物元素を活性化した後、前記保護膜を除去し、
前記半導体膜をパターニングすることによって、前記画素部となる領域に前記第１のＬＤＤ領域を有する第１の島状半導体膜を形成し、前記駆動回路となる領域に前記第２のＬＤＤ領域を有する第２の島状半導体膜を形成し、
前記第１及び第２の島状半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に導電膜を形成し、
前記導電膜をパターニングすることによって、第１配線と、前記第１の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第１のＬＤＤ領域と重ならない第１のゲート電極と、前記第２の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第２のＬＤＤ領域と重なる部分を有する第２のゲート電極と、を形成し、
前記第１及び第２の島状半導体層に第２の不純物元素を添加し、
前記第２の不純物元素を活性化した後、前記第１配線の上に、前記第１配線よりも抵抗率の低い第２配線を形成することを特徴とする半導体装置の作製方法。
【請求項１７】
画素部と駆動回路とを有する半導体装置の作製方法であって、
半導体膜の上に保護膜を形成し、
前記保護膜を介して半導体膜に第１の不純物元素を添加することによって、第１及び第２のＬＤＤ領域を形成し、
前記保護膜を除去した後、前記第１の不純物元素を活性化し、
前記半導体膜をパターニングすることによって、前記画素部となる領域に前記第１のＬＤＤ領域を有する第１の島状半導体膜を形成し、前記駆動回路となる領域に前記第２のＬＤＤ領域を有する第２の島状半導体膜を形成し、
前記第１及び第２の島状半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に導電膜を形成し、
前記導電膜をパターニングすることによって、第１配線と、前記第１の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第１のＬＤＤ領域と重ならない第１のゲート電極と、前記第２の島状半導体膜の上に前記ゲート絶縁膜を挟んで前記第２のＬＤＤ領域と重なる部分を有する第２のゲート電極と、を形成し、
前記第１及び第２の島状半導体層に第２の不純物元素を添加し、
前記第２の不純物元素を活性化した後、前記第１配線の上に、前記第１配線よりも抵抗率の低い第２配線を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１５乃至請求項１７のいずれか一項において、
前記第１及び第２の不純物元素は、ｎ型不純物元素であることを特徴とする半導体装置の作製方法。