【手続補正書】
【提出日】令和1年10月23日(2019.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
ｐ型である半導体材料を含む基板と、
スプリットゲートトランジスタであって、
前記基板に配置されて前記基板の頂部表面まで延在するｐ型のボディと、
前記基板に配置されて前記ボディに隣接するｎ型のドレインドリフト領域であって、前記ボディと前記ドレインドリフト領域との間の境界が前記基板の前記頂部表面まで延在する、前記ドレインドリフト領域と、
前記基板に配置されて前記ドレインドリフト領域に隣接するドレインウェル領域であって、前記ドレインドリフト領域よりも深く前記基板内に延在し、前記ドレインドリフト領域よりも大きい不純物濃度を有する、前記ドレインウェル領域と、
前記ドレインウェル領域に配置されるドレイン領域と、
前記基板の前記頂部表面の上に配置されるゲート誘電体層であって、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界の上に位置し、前記ボディの上に少なくとも部分的に延在して前記ドレインドリフト領域の上に少なくとも部分的に延在する、前記ゲート誘電体層と、
前記ゲート誘電体層の上に配置される第１のゲートであって、前記ボディの上に少なくとも部分的に延在する、前記第１のゲートと、
前記第１のゲートに横方向に近接して前記ゲート誘電体層の上に配置される第２のゲートであって、前記ドレインドリフト領域の上に少なくとも部分的に延在し、前記第２のゲートの第１の部分がフィールド酸化物によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートの第２の部分が前記フィールド酸化物ではなくて前記ゲート誘電体層によって前記ドレインドリフト領域から垂直方向に分離され、１０ナノメートル〜２５０ナノメートルのギャップによって前記第１のゲートから横方向に分離され、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の境界が、前記第１のゲートと前記第２のゲートと前記第１のゲートと前記第２のゲートとの間の前記ギャップとのうちの少なくとも１つの下に位置する、前記第２のゲートと、
を含む、前記スプリットゲートトランジスタと、
を含む、半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、
前記第１のゲートと前記第２のゲートとの間の前記ギャップに配置される誘電材料を更に含む、半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、
前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が前記第１のゲートの下に位置する、半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスであって、
前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が前記第１のゲートと前記第２のゲートとの間の前記ギャップの下に位置する、半導体デバイス。
【請求項５】
請求項１に記載の半導体デバイスであって、
前記第１のゲートが前記第２のゲートに上に重ならず、第２のゲートが前記第１のゲートに上に重ならない、半導体デバイス。
【請求項６】
請求項１に記載の半導体デバイスであって、
前記第１のゲートと前記第２のゲートとの一方が、前記第１のゲートと前記第２のゲートとの他方に上に重なる、半導体デバイス。
【請求項７】
請求項１に記載の半導体デバイスであって、
前記第２のゲートが前記半導体デバイスのゲート電圧ノードに電気的に結合される、半導体デバイス。
【請求項８】
請求項１に記載の半導体デバイスであって、
前記第２のゲートが前記半導体デバイスのゲート信号ノードに電気的に結合される、半導体デバイス。
【請求項９】
半導体デバイスであって、
ｐ型である半導体材料を含む基板と、
スプリットゲートトランジスタであって、
前記基板に配置されて前記基板の頂部表面まで延在するｐ型のボディと、
前記基板に配置されて前記ボディに隣接するｎ型のドレインドリフト領域であって、前記ボディと前記ドレインドリフト領域との間の境界が前記基板の前記頂部表面まで延在する、前記ドレインドリフト領域と、
前記基板の前記頂部表面の上に配置されるゲート誘電体層であって、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界の上に位置し、前記ボディの上に少なくとも部分的に延在して前記ドレインドリフト領域の上に少なくとも部分的に延在する、前記ゲート誘電体層と、
前記ゲート誘電体層の上に配置される第１のゲートであって、前記ボディの上に少なくとも部分的に延在する、前記第１のゲートと、
前記第１のゲートに横方向に近接して前記ゲート誘電体層の上に配置される第２のゲートであって、前記ドレインドリフト領域の上に少なくとも部分的に延在し、１０ナノメートル〜２５０ナノメートルのギャップによって前記第１のゲートから横方向に分離され、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が、前記第２のゲートの下に位置し、前記第１のゲートの下に位置しない、前記第２のゲートと、
を含む、前記スプリットゲートトランジスタと、
を含む、半導体デバイス。
【請求項１０】
半導体デバイスを形成する方法であって、
ｐ型半導体材料を含む基板を提供することと、
前記基板に前記半導体デバイスのスプリットゲートトランジスタのｎ型のドレインドリフト領域を形成することであって、前記ドレインドリフト領域が前記スプリットゲートトランジスタのｐ型のボディに隣接する、前記ドレインドリフト領域を形成することと、
前記ドレインドリフト領域に隣接するドレインウェル領域を形成することであって、前記ドレインウェル領域がｎ型であって前記ドレインドリフト領域よりも大きい不純物濃度を有し、前記ドレインウェル領域が前記ドレインドリフト領域よりも深く前記基板内に延在する、前記ドレインウェル領域を形成することと、
前記基板の頂部表面の上に前記スプリットゲートトランジスタのゲート誘電体層を形成することであって、前記ゲート誘電体層が前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の境界の上に位置し、前記ゲート誘電体層が前記ボディの上に少なくとも部分的に延在して前記ドレインドリフト領域の上に少なくとも部分的に延在する、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第１のゲートを形成することであって、前記第１のゲートが前記ボディの上に少なくとも部分的に延在する、前記第１のゲートを形成することと、
前記第１のゲートに横方向に近接して、前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第２のゲートを形成することであって、前記第２のゲートが前記ドレインドリフト領域の上に少なくとも部分的に延在し、前記第２のゲートの第１の部分がフィールド酸化物によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートの第２の部分が前記フィールド酸化物ではなくて前記ゲート誘電体層によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートが１０ナノメートル〜２５０ナノメートルのギャップによって前記第１のゲートから横方向に分離され、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が、前記第１のゲートと前記第２のゲートと前記第１のゲートと前記第２のゲートとの間の前記ギャップとのうちの少なくとも１つの下に位置する、前記第２のゲートを形成することと、
を含む、方法。
【請求項１１】
請求項１０に記載の方法であって、
前記第１のゲートと前記第２のゲートとの間の前記ギャップに誘電材料を形成することを更に含む、方法。
【請求項１２】
請求項１０に記載の方法であって、
前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が前記第１のゲートの下に位置するように、前記第１のゲートが形成される、方法。
【請求項１３】
請求項１０に記載の方法であって、
前記第１のゲートを形成することと前記第２のゲートを形成することとが、
前記ゲート誘電体層の上にゲート材料の層を形成することと、
前記ゲート材料の層の上にゲートマスクを形成することであって、前記ゲートマスクが、前記第１のゲートのためのエリアを覆う第１のマスク要素と、前記第２のゲートのためのエリアを覆う第２のマスク要素とを含む、前記ゲートマスクを形成することと、
前記第１のゲートと前記第２のゲートとを形成するために前記ゲートマスクによって露出される箇所の前記ゲート材料の層を除去することと、
その後、前記ゲートマスクを除去することと、
を含む、方法。
【請求項１４】
請求項１０に記載の方法であって、
前記第１のゲートを形成することと前記第２のゲートを形成することとが、
前記ゲート誘電体層の上にゲート材料の第１の層を形成することと、
前記ゲート材料の第１層の上に第１のゲートマスクを形成することであって、前記第１のゲートマスクが前記第１のゲートのためのエリアを覆う、前記第１のゲートマスクを形成することと、
前記第１のゲートを形成するために前記第１のゲートマスクによって露出される箇所の前記ゲート材料の第１の層を除去することと、
その後、前記第１のゲートマスクを除去することと、
前記ゲート誘電体層の上と前記第１のゲートの上とにゲート材料の第２の層を形成することと、
前記ゲート材料の第２の層の上に第２のゲートマスクを形成することであって、前記第２のゲートマスクが前記第１のゲートに部分的に上に重なる前記第２のゲートのためのエリアを覆う、前記第２のゲートマスクを形成することと、
前記第２のゲートを形成するために前記第２のゲートマスクによって露出される箇所の前記ゲート材料の第２の層を除去することであって、前記第２のゲートが前記第１のゲートに部分的に上に重なる、前記ゲート材料の第２の層を除去することと、
その後、前記第２のゲートマスクを除去することと、
を含む、方法。
【請求項１５】
請求項１０に記載の方法であって、
シャロートレンチアイソレーション（ＳＴＩ）プロセスによって前記フィールド酸化物を形成することであって、前記フィールド酸化物の要素が前記ドレインドリフト領域の一部の上に形成され、前記第２のゲートが前記ドレインドリフト領域の上のフィールド酸化物の前記要素に部分的に上に重なるように、前記フィールド酸化物を形成することを更に含む、方法。
【請求項１６】
請求項１０に記載の方法であって、
５０ナノメートル〜１５０ナノメートルの厚みの薄いフィールド酸化物としての前記フィールド酸化物を形成することであって、前記薄いフィールド酸化物の要素が前記ドレインドリフト領域の一部の上に形成され、前記第２のゲートが前記ドレインドリフト領域の上の薄いフィールド酸化物の前記要素に部分的に上に重なるように、前記フィールド酸化物を形成することを更に含む、方法。
【請求項１７】
半導体デバイスを形成する方法であって、
ｐ型半導体材料を含む基板を提供することと、
前記基板に前記半導体デバイスのスプリットゲートトランジスタのｎ型のドレインドリフト領域を形成することであって、前記ドレインドリフト領域が前記スプリットゲートトランジスタのｐ型のボディに隣接する、前記ドレインドリフト領域を形成することと、
前記基板の頂部表面の上に前記スプリットゲートトランジスタのゲート誘電体層を形成することであって、前記ゲート誘電体層が前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の境界の上に位置し、前記ゲート誘電体層が前記ボディの上に少なくとも部分的に延在して前記ドレインドリフト領域の上に少なくとも部分的に延在する、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第１のゲートを形成することであって、前記第１のゲートが前記ボディの上に少なくとも部分的に延在する、前記第１のゲートを形成することと、
前記第１のゲートに横方向に近接して、前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第２のゲートを形成することであって、前記第２のゲートが前記ドレインドリフト領域の上に少なくとも部分的に延在し、前記第２のゲートの第１の部分がフィールド酸化物によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートの第２の部分が前記フィールド酸化物ではなくて前記ゲート誘電体層によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートが１０ナノメートル〜２５０ナノメートルのギャップによって前記第１のゲートから横方向に分離され、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が前記第２のゲートの下に位置して前記第１のゲートの下に位置しないように前記第２のゲートが形成される、前記第２のゲートを形成することと、
を含む、方法。
【請求項１８】
半導体デバイスを形成する方法であって、
ｐ型半導体材料を含む基板を提供することと、
前記基板に前記半導体デバイスのスプリットゲートトランジスタのｎ型のドレインドリフト領域を形成することであって、前記ドレインドリフト領域が前記スプリットゲートトランジスタのｐ型のボディに隣接する、前記ドレインドリフト領域を形成することと、
前記基板の頂部表面の上に前記スプリットゲートトランジスタのゲート誘電体層を形成することであって、前記ゲート誘電体層が前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の境界の上に位置し、前記ゲート誘電体層が前記ボディの上に少なくとも部分的に延在して前記ドレインドリフト領域の上に少なくとも部分的に延在する、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第１のゲートを形成することであって、前記第１のゲートが前記ボディの上に少なくとも部分的に延在する、前記第１のゲートを形成することと、
前記第１のゲートに横方向に近接して、前記ゲート誘電体層の上に前記スプリットゲートトランジスタの第２のゲートを形成することであって、前記第２のゲートが前記ドレインドリフト領域の上に少なくとも部分的に延在し、前記第２のゲートの第１の部分がフィールド酸化物によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートの第２の部分が前記フィールド酸化物ではなくて前記ゲート誘電体層によって前記ドレインドリフト領域から垂直方向に分離され、前記第２のゲートが１０ナノメートル〜２５０ナノメートルのギャップによって前記第１のゲートから横方向に分離され、前記基板の前記頂部表面における前記ボディと前記ドレインドリフト領域との間の前記境界が前記第１のゲートと前記第２のゲートとの間の前記ギャップの下に位置して前記第１のゲートの下に位置しないように、前記第１のゲートと前記第２のゲートとが形成される、前記第２のゲートを形成することと、
を含む、方法。