(57)【要約】  スペクトラム拡散された信号を送受信する移動体無線通信システムにおいて、回路規模を小さくしてコストを低減できる信号受信装置を提供する。  信号受信装置は、入力信号ｘにもとづいてフィルタ係数ｗを生成するフィルタ係数更新部１０４と、入力信号ｘに逆拡散処理を施す変形逆拡散部１０１と、変形逆拡散部が出力する逆拡散出力ｚとフィルタ係数更新部１０４が出力するフィルタ係数ｗとを入力として乗算を行い乗算結果を加算した結果を信号データシンボル出力Ｓとして出力するＦＩＲフィルタ１０３とを備え、変形逆拡散部１０１が、入力信号ｘと拡散符号系列ｃとの加減算によって逆拡散出力を得る。
2007040216.tif 000002
【特許請求の範囲】
【請求項１】
拡散変調された入力信号から、その入力信号を伝送した伝送路における信号劣化を補償して信号データを再生する信号受信装置において、
入力信号にもとづいてフィルタ係数を生成するフィルタ係数更新部と、
入力信号に逆拡散処理を施す変形逆拡散部と、
前記変形逆拡散部が出力する逆拡散出力と前記フィルタ係数更新部が出力するフィルタ係数とを入力として乗算を行い、乗算結果を加算した結果を信号データとして出力する等化フィルタとを備え、
前記変形逆拡散部は、入力信号と拡散符号系列との加減算によって逆拡散出力を得ることを特徴とする信号受信装置。
【請求項２】
変形逆拡散部は、
入力信号を順次遅延させる複数の遅延器と、
それぞれが、入力信号または前記遅延器の出力と拡散符号系列とを用いた演算を行う複数の演算器と、
前記複数の演算器の演算結果を加算する加算器とを含み、
前記複数の演算器は、入力信号または前記遅延器の出力と拡散符号系列との加減算によって演算結果を得ることを特徴とする請求項１記載の信号受信装置。
【請求項３】
等化フィルタには、フィルタ係数更新部が出力するフィルタ係数と逆拡散出力とを順次乗算する一つの乗算器が設けられていることを特徴とする請求項１記載の信号受信装置。
【請求項４】
変形逆拡散部は、（５）式の演算を行い、
等化フィルタは、（４）式の演算を行うことを特徴とする請求項１記載の信号受信装置。
【数３】
2007040216.tif 000010
【数４】
2007040216.tif 000011
【請求項５】
ＨＳＤＰＡを用いた移動体無線通信システムにおいて拡散変調された入力信号から信号データを再生することを特徴とする請求項１記載の信号受信装置。
【請求項６】
請求項１ないし５のいずれかに記載の信号受信装置を搭載したことを特徴とする端末装置。
【請求項７】
拡散変調された入力信号から、その入力信号を伝送した伝送路における信号劣化を補償して信号データを再生する信号受信方法において、
入力信号にもとづいてフィルタ係数を生成し、
入力信号に逆拡散処理を施して逆拡散出力を生成し、
逆拡散出力とフィルタ係数とを入力として乗算を行い、乗算結果を加算した結果を信号データとして出力し、
逆拡散出力を生成するときに、入力信号と拡散符号系列との加減算によって逆拡散出力を得ることを特徴とする信号受信方法。
【請求項８】
逆拡散出力を生成する場合に、
入力信号を順次遅延させ、入力信号または遅延された入力信号と拡散符号系列との加減算によって演算結果を得て、前記演算結果を加算することを特徴とする請求項７記載の信号受信方法。
【請求項９】
一つの乗算器で、逆拡散出力とフィルタ係数とを順次乗算することを特徴とする請求項７記載の信号受信方法。
【請求項１０】
拡散変調された入力信号から、その入力信号を伝送した伝送路における信号劣化を補償して信号データを再生する信号受信装置に搭載される信号受信プログラムであって、
入力信号にもとづいてフィルタ係数を生成するフィルタ係数更新処理と、
入力信号と拡散符号系列との加減算によって逆拡散出力を得る変形逆拡散処理と、
逆拡散出力とフィルタ係数との乗算を行い、乗算結果を加算した結果を信号データとして出力する等化フィルタ処理とをコンピュータに実行させることを特徴とする信号受信プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散技術を用いる移動体無線通信システムに適用して好適な信号受信装置、端末装置、信号受信方法および信号受信プログラムに関する。
【背景技術】
【０００２】
移動体無線通信システムでは、一般に、基地局からの電波が、複数の経路（パス）を通って携帯電話機などの移動端末装置（以下、端末装置という。）に到来する。すなわち、複数の到来波が足し合わされた状態で、端末装置で受信される。すると、複数の到来波の干渉（マルチパス干渉）によって、端末装置における受信電界強度が、時間経過に伴って変動する。さらに、端末装置が移動する場合には、移動に伴って、受信電界強度が、高速に、かつ複雑に変動するマルチパスエージングが顕著になる。そして、マルチパスエージングに起因してディジタル信号伝送特性が劣化する。【０００３】
第３世代移動体無線通信方式の国際標準規格団体である３ＧＰＰ（3rd Generation Partnership Project）において、高速無線通信が可能なＨＳＤＰＡ（High Speed Downlink Packet Access ）と呼ばれる新規通信技術が追加された。ＨＳＤＰＡを用いた場合には、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）を用いた場合に比べて、３倍以上のデータ転送速度を実現できる。しかし、ＨＳＤＰＡを実環境で運用する場合、マルチパス干渉によって高いデータ転送速度を達成することが困難になる。【０００４】
そこで、伝送路における信号劣化を補償して信号データを再生するために、マルチパス干渉の影響を除去するための回路を端末装置に搭載する必要がある。そのような回路の一例として等化器がある（例えば、特許文献１参照）。【０００５】
図１は、特許文献１に示された等化器の構成を示すブロック図である。図１に示す等化器は、ＮＬＭＳ（Normalized Least Mean Square）アルゴリズムを用いた等化器である。図１に示す等化器において、入力信号ｘ（ｎ）は、フィルタ係数演算器５１および等化フィルタ５２に入力される。入力信号ｘ（ｎ）は、例えば、無線伝送路を介して受信された信号がＡ−Ｄ変換された信号である。フィルタ係数演算器５１には、差分検出回路５３の出力も入力される。差分検出回路５３は、等化フィルタ５２の出力信号ｙ（ｎ）とパイロットチャネルの拡散符号（パイロット信号拡散符号）ｄ（ｎ）との差分信号ｅ（ｎ）を出力する。【０００６】
フィルタ係数演算器５１は、更新前のフィルタ係数（タップ係数）ｗ（ｎ）と差分信号ｅ（ｎ）とを用いて、下式で表されるような演算を行って新たなフィルタ係数ｗ（ｎ＋１）を生成する。そして、フィルタ係数ｗ（ｎ＋１）を等化フィルタ５２に出力する。「＊」は乗算を示す。
ｗ（ｎ＋１）＝ｗ（ｎ）＋μｅ（ｎ）＊ｘ（ｎ）【０００７】
μはステップサイズパラメータであり、下式で表される。
μ＝α／（ｘ（ｎ）Ｈ＊ｘ（ｎ）＋β）
β：安定化パラメータ（分母の値を０にさせないためのパラメータであり、十分小さい正の値）
α：ＮＬＭＳアルゴリズムの収束特性を決めるためのパラメータ
ｘ（ｎ）Ｈ：ｘ（ｎ）の転置共役ベクトル【０００８】
等化フィルタ５２は、（ｆ−１）個の遅延器が縦続接続された部分を有する。そして、入力信号ｘ（ｎ）を、（ｆ−１）個の遅延器で順次遅延させる。さらに、入力端子（入力信号の入力端）に入力された入力信号および（ｆ−１）個の遅延器の出力（計ｆ個のデータ）のそれぞれを、フィルタ係数演算器５１が出力するｆ個のフィルタ係数のうちの対応するフィルタ係数と乗算する。また、ｆ個の乗算結果を加算して出力信号ｙ（ｎ）とする。【０００９】
特許文献１に記載された等化器は、上記のように構成され、上記のように動作することによって、効果的にマルチパス干渉の影響を除去できる。また、特許文献１には、等化器においてチャネル推定のために逆拡散処理が行われることも開示されている。【００１０】
また、スペクトラム拡散技術を用いる移動体無線通信システムにおける信号受信装置であって、逆拡散処理を行う逆拡散回路を等化器の後段に備えた信号受信装置や、逆拡散回路の後段に等化器を備えた信号受信装置が知られている（例えば、特許文献２参照。）。【００１１】
【特許文献１】特開２００５−１７５７７５号公報（段落０００４，００２３、図１，図５）
【特許文献２】特開２００４−４０３０５号公報（段落０００９，００３２，００３５、図１０，図１１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図２は、特許文献１に記載された等化フィルタの構成を示すブロック図である。図２に示す構成では、等化フィルタは、複数の時刻の入力信号ｘ（ｎ）をそれぞれ保持する遅延素子２１と、それぞれの遅延素子２１で保持された各時刻の信号および入力信号ｘ（ｎ）に対してフィルタ係数Ｗ（ｎ）を乗算する乗算器２２と、それぞれの乗算器２２の出力を加算して出力信号を生成する加算器２３とを含む。【００１３】
フィルタ係数の個数は、通常、１０〜１００のオーダである。そのため、図２に示すような等化フィルタでは、乗算器２２の数が膨大になる。乗算器２２の回路規模は加減算器に比べて回路規模が大きい。よって、等化フィルタの回路規模が大きくなり、その結果、等化フィルタを搭載した信号受信装置のコストが高くなるという問題がある。【００１４】
そこで、本発明は、スペクトラム拡散された信号を送受信する移動体無線通信システムにおいて、回路規模を小さくしてコストを低減できる信号受信装置、端末装置、信号受信方法および信号受信プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明による信号受信装置は、入力信号にもとづいてフィルタ係数を生成するフィルタ係数更新部と、入力信号に逆拡散処理を施す変形逆拡散部と、変形逆拡散部が出力する逆拡散出力とフィルタ係数更新部が出力するフィルタ係数とを入力として乗算を行い乗算結果を加算した結果を信号データ（例えば、一次変調方式におけるＩ信号およびＱ信号）として出力する等化フィルタ（例えば、ＦＩＲフィルタ）とを備え、変形逆拡散部が、入力信号と拡散符号系列との加減算によって逆拡散出力を得ることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、逆拡散出力を得るときに乗算を実行せず、逆拡散出力とフィルタ係数との乗算を行い乗算結果を加算した結果を信号データとして出力するように構成されているので、信号受信装置における乗算器数を低減できる。特に、等化フィルタにおける乗算器数を低減できる。その結果、信号受信装置のコストを低減できる。
【図面の簡単な説明】
【００１７】
【図１】従来の等化装置の構成を示すブロック図である。
【図２】図１に示す等化フィルタの構成を示すブロック図である。
【図３】本発明による信号受信装置の第１の実施の形態の構成を示すブロック図である。
【図４】第１の実施の形態のＦＩＲフィルタの構成例を示すブロック図である。
【図５】第１の実施の形態の逆拡散部の構成例を示すブロック図である。
【図６】本発明による信号受信装置の第２の実施の形態の構成を示すブロック図である。
【図７】第２の実施の形態の変形逆拡散部の構成例を示すブロック図である。
【図８】第２の実施の形態のＦＩＲフィルタ構成例を示すブロック図である。
【図９】信号受信装置を搭載した端末装置の受信部の構成の一部を示すブロック図である。
【図１０】信号受信装置をソフトウェアで実現する場合の信号受信装置の回路構成の一例を示すブロック図である。
【図１１】信号受信装置の動作を示すフローチャートである。
【符号の説明】
【００１８】
１０１    変形逆拡散部
１０２    拡散符号生成部
１０３    ＦＩＲフィルタ
１０４    フィルタ計数更新部
１０１ａ  演算器
１０１ｂ  加算器
１０１ｃ  遅延素子
１０３ａ  乗算器
１０３ｂ  加算器
１０３ｃ  レジスタ
２０１    逆拡散部
２０２    拡散符号生成部
２０３    ＦＩＲフィルタ
２０４    フィルタ計数更新部
２０１ａ  演算器
２０１ｂ  加算器
２０１ｃ  レジスタ
２０３ａ  演算器
２０３ｂ  加算器
２０３ｃ  遅延素子
【発明を実施するための最良の形態】
【００１９】
次に、本発明の最良の形態について図面を参照して説明する。
【実施の形態１】
【００２０】
図３は、等化器の後段に逆拡散回路を備えた信号受信装置における等化器および逆拡散回路の構成例を示すブロック図である。図３に示す構成において、等化器（等化装置）は、入力信号２０５（入力信号ｘ）からマルチパス干渉を除去した信号２０６（フィルタ出力ｙ）を出力するＦＩＲ（Finite Impulse Response ）フィルタ２０３と、入力信号２０５にもとづいてフィルタ係数２０９を適応的に生成するフィルタ係数更新部２０４とを含む。入力信号２０５は、例えば、無線伝送路を介して受信された信号がＡ−Ｄ変換された信号である。
【００２１】
また、逆拡散回路は、拡散符号系列２０８（拡散符号系列ｃ）を出力する拡散符号生成部２０２と、フィルタ出力ｙと拡散符号系列ｃとにもとづいてシンボル出力２０７（シンボル出力Ｓ）を出力する逆拡散部２０１とを含む。
【００２２】
ＦＩＲフィルタ２０３は、例えば図４に示すように構成されている。図４に示すＦＩＲフィルタ２０３は、複数の時刻の入力信号ｘをそれぞれ保持する遅延素子２０３ｃと、それぞれの遅延素子２０３ｃで保持された各時刻の信号および入力信号ｘに対してフィルタ係数２０９を乗算する乗算器２０３ａと、それぞれの乗算器２０３ａの出力を加算してフィルタ出力ｙを生成する加算器２０３ｂとを含む。なお、入力信号ｘ、フィルタ出力ｙおよびフィルタ係数ｗは、複素数である。また、図４に示すＦＩＲフィルタ２０３は、図２に示された等化フィルタと同等の役割を果たす。
【００２３】
そして、逆拡散部回路は、等化器によってマルチパス干渉が除去されたフィルタ出力ｙに対して逆拡散を行って、送信されたデータを復元する。逆拡散は、送信側で実施された拡散の逆処理である。図３に示すように、逆拡散部回路は、拡散符号系列ｃを生成する拡散符号生成部２０２と、拡散符号系列ｃとフィルタ出力ｙとを用いてシンボル出力Ｓを出力する逆拡散部２０１とを含む。なお、拡散符号系列ｃおよびシンボル出力Ｓは複素数である。
【００２４】
逆拡散部２０１は、例えば図５に示すように、フィルタ出力ｙに対して拡散符号系列ｃを乗算する演算器２０１ａと、演算器２０１ａの出力をレジスタ２０１ｃに保持されている値に累積加算する加算器２０１ｂと、レジスタ２０１ｃとを含む。
【００２５】
フィルタ出力ｙをｙ＝ｙ＿ｉ＋ｊ＊ｙ＿ｑ、
拡散符号系列ｃをｃ＝ｃ＿ｉ＋ｊ＊ｃ＿ｑと表すと、
演算器２０１ａの出力ｐ＝ｐ＿ｉ＋ｊ＊ｐ＿ｑは、ｐ＝ｃ＊ｙである。
なお、「ｊ」は虚数単位を示す。フィルタ出力ｙ、拡散符号系列ｃおよび演算器２０１ａの出力を表す上式において、加算記号の前部は実数部、後部は虚数部を示す。
【００２６】
ｐ＝ｃ＊ｙは、
ｐ＝（ｃ＿ｉ＋ｊ＊ｃ＿ｑ）＊（ｙ＿ｉ＋ｊ＊ｙ＿ｑ）
＝（ｃ＿ｉ＊ｙ＿ｉ−ｃ＿ｑ＊ｙ＿ｑ）＋ｊ＊（ｃ＿ｉ＊ｙ＿ｑ＋ｃ＿ｑ＊ｙ＿ｉ）であるから、
ｐ＿ｉ＝ｃ＿ｉ＊ｙ＿ｉ−ｃ＿ｑ＊ｙ＿ｑ
ｐ＿ｑ＝ｃ＿ｉ＊ｙ＿ｑ＋ｃ＿ｑ＊ｙ＿ｉ
である。
【００２７】
また、スペクトラム拡散された信号の送信側では、データをＰＳＫ（Phase Shift Keying）変調などによる一次変調を施した後、拡散符号によって、二次変調としての拡散変調を行う。拡散変調の結果、スペクトラム拡散された信号が生成される。一次変調が施された後の信号のＩ（In-Phase）信号とＱ（Quadrature）信号とをそれぞれ±１で表すと、拡散符号系列ｃ中の拡散符号の実数部および虚数部は、それぞれ＋１または−１である。従って、ｐ＿ｉおよびｐ＿ｑは、（１）式のようになる。
【００２８】
ｐ＿ｉ＝ｙ＿ｉ−ｙ＿ｑ（ｃ＿ｉ＝＋１，ｃ＿ｑ＝＋１のとき）
ｙ＿ｉ＋ｙ＿ｑ（ｃ＿ｉ＝＋１，ｃ＿ｑ＝−１のとき）
−ｙ＿ｉ−ｙ＿ｑ（ｃ＿ｉ＝−１，ｃ＿ｑ＝＋１のとき）
−ｙ＿ｉ＋ｙ＿ｑ（ｃ＿ｉ＝−１，ｃ＿ｑ＝−１のとき）
ｐ＿ｑ＝ｙ＿ｉ＋ｙ＿ｑ（ｃ＿ｉ＝＋１，ｃ＿ｑ＝＋１のとき）
−ｙ＿ｉ＋ｙ＿ｑ（ｃ＿ｉ＝＋１，ｃ＿ｑ＝−１のとき）
ｙ＿ｉ−ｙ＿ｑ（ｃ＿ｉ＝−１，ｃ＿ｑ＝＋１のとき）
−ｙ＿ｉ−ｙ＿ｑ（ｃ＿ｉ＝−１，ｃ＿ｑ＝−１のとき）
・・・（１）
【００２９】
つまり、演算器２０１ａによる演算は、拡散符号系列ｃの正負に応じて符号が決まる加減算である。
【００３０】
従って、この実施の形態では、逆拡散部２０１における演算器２０１ａとして、加減算器を用いる。よって、演算器２０１ａとして乗算器を用いた場合に比べて、等化器を含む信号受信装置の回路規模を小さくすることができる。
【００３１】
この実施の形態では、拡散変調された入力信号から、その入力信号を伝送した伝送路における信号劣化を補償して信号データを再生する信号受信装置であって、入力信号とフィルタ係数更新部が出力するフィルタ係数とを入力として演算を行い、演算結果をフィルタ出力として出力する等化フィルタと、フィルタ出力に対して逆拡散処理を施す逆拡散部とを備え、逆拡散部が、加減算によって（乗算を行わず）逆拡散処理を実行することを特徴とする信号受信装置が示されている。
【実施の形態２】
【００３２】
図３に示された各信号において、入力信号ｘをｘ（・）、フィルタ出力ｙをｙ（・）、シンボル出力ＳをＳ（・）、拡散符号系列ｃをｃ（・）、フィルタ係数ｗをｗ（・）と表すと、シンボル出力Ｓおよびフィルタ出力ｙは、（２）式および（３）式で表される。なお、「・」は、任意のパラメータを意味する。
【００３３】
【数１】
2007040216.tif 000003
【００３４】
【数２】
2007040216.tif 000004
【００３５】
（２）式および（３）式において、Ｍ、Ｎはそれぞれ、拡散率、フィルタ係数の個数を示す。また、Ｓ（ｋ）はｋ番目のシンボル出力Ｓ、ｙ（ｌ）は時刻ｌにおけるフィルタ出力ｙ、ｃ（ｍ）は拡散符号系列ｃにおけるｍ番目の拡散符号（＋１または−１である。）
、ｗ（ｎ）はフィルタ係数ｗにおけるｎ番目の係数を示す。
【００３６】
（３）式より、１個のフィルタ出力ｙ（・）を得るためにＮ回の乗算を実行する必要がある。さらに、（２）式より、１個のシンボル出力Ｓ（・）を得るために、Ｍ個のフィルタ出力ｙ（・）について乗算を行う必要がある。よって、１個のシンボル出力Ｓ（・）当たりＭ＊Ｎ回の乗算を実行する必要がある。
【００３７】
（３）式を（２）式に代入して、式を変形すると、（４）式および（５）式が得られる。
【００３８】
【数３】
2007040216.tif 000005
【００３９】
【数４】
2007040216.tif 000006
【００４０】
（５）式におけるｃ（・）＊ｘ（・）は、図５に示された演算器２０１ａが実行するｐ＝ｃ＊ｙと同様の形式になっている。そして、拡散符号系列２０８に含まれる各拡散符号の実数部および虚数部は、それぞれ＋１または−１である。よって、演算器２０１ａは、ｐ＝ｃ＊ｙの演算を行う際に、乗算を実行せずに、（１）式に示されたような加減算を実行することができた。拡散符号系列１０８（拡散符号系列ｃ）に含まれる各拡散符号の実数部および虚数部も、それぞれ＋１または−１である。従って、（５）式の右辺の演算も、演算器２０１ａによる演算の場合と同様に、加減算で実現できる。よって、シンボル出力Ｓ（ｋ）を生成するための（４）式の演算を実行する際に、乗算回数はＮ回で済む。
【００４１】
この実施の形態では、信号受信装置は、（４）式の演算を実行することによって、乗算回数を減らす。すなわち、乗算器の個数を減らす。
【００４２】
図６は、逆拡散回路の後段に等化器（等化装置）を備えた信号受信装置における等化器および逆拡散回路の構成例を示すブロック図である。図６に示す構成において、逆拡散回路は、拡散符号系列ｃ（拡散符号系列１０８）を出力する拡散符号生成部１０２と、入力信号ｘ（入力信号１０５）と拡散符号系列ｃとにもとづいて逆拡散出力ｚ（逆拡散出力１０６）を生成する変形逆拡散部１０１とを含む。
【００４３】
また、等化器は、逆拡散出力ｚからマルチパス干渉を除去したフィルタ出力すなわちシンボル出力Ｓ（シンボル出力１０７）を出力するＦＩＲフィルタ１０３と、入力信号ｘにもとづいてフィルタ係数ｗ（フィルタ係数１０９）を適応的に生成するフィルタ係数更新部１０４とを含む。入力信号１０５は、例えば、無線伝送路を介して受信された信号がＡ−Ｄ変換された信号である。
【００４４】
変形逆拡散部１０１は、（５）式に従って演算を行う。すなわち、入力信号ｘ（入力信号１０５）と、拡散符号生成部１０２から出力された拡散符号系列ｃ（拡散符号系列１０８）とを入力し、（５）式に従って演算を行って、演算結果を逆拡散出力ｚ（逆拡散出力１０６）として出力する。
【００４５】
なお、拡散符号生成部１０２の機能は、図３に示す拡散符号生成部２０２の機能と同じである。
【００４６】
また、拡散符号生成部１０２が生成する拡散符号系列ｃは、送信側が拡散変調を行ったときに使用した拡散符号系列と同じ系列である。
【００４７】
ＦＩＲフィルタ１０３は、（４）式の演算を行う。すなわち、逆拡散出力ｚと、フィルタ係数更新部１０４から出力されたフィルタ係数ｗとを入力とし、それらにもとづいてシンボル出力Ｓを生成し、シンボル出力Ｓを出力する。
【００４８】
フィルタ係数更新部１０４は、入力信号ｘを用いて、マルチパス干渉の影響を除去するためのフィルタ係数ｗを適応的に生成する。そして、フィルタ係数ｗをＦＩＲフィルタ１０３に出力する。フィルタ係数更新部１０４の機能は、図３に示すフィルタ係数更新部２０４の機能と同じである。
【００４９】
この実施の形態では、フィルタ係数更新部１０４の具体的な構成に制約はない。例えば、特許文献１に示されたようなＮＬＭＳアルゴリズムにもとづくフィルタ係数演算器５１を、フィルタ係数更新部１０４として使用することができる。また、ＬＭＳ（Least Mean Square ）アルゴリズムにもとづくフィルタ係数更新部など、公知のフィルタ係数更新部を使用することができる。
【００５０】
なお、入力信号ｘ、逆拡散出力ｚ、シンボル出力Ｓ、逆拡散符号系列ｃおよびフィルタ係数ｗは複素数である。
【００５１】
変形逆拡散部１０１は、例えば、図７に示すように構成される。図７に示す変形逆拡散部１０１において、遅延素子１０１ｃは、複数の時刻の入力信号１０５を保持する。なお、等化器および逆拡散回路における各ブロックは、クロック信号に同期して動作する。各遅延素子１０１ｃは、入力端子（入力信号ｘの入力端）に入力された入力信号ｘまたは前段の遅延素子１０１ｃに保持された入力信号ｘを、クロック信号によってラッチする。
【００５２】
各演算器１０１ａは、それぞれの遅延素子１０１ｃに保持された各時刻の入力信号ｘと拡散符号系列ｃとについて、（５）式における０〜Ｍ−１のそれぞれについての演算を行う。ただし、拡散符号系列ｃ（・）に含まれる各拡散符号の実数部および虚数部は、それぞれ＋１または−１であるから、各演算器１０１ａは、実際には、乗算ではなく加減算を行って演算結果を得ることができる。各演算器１０１ａが加減算を行えばよいことは、図５に示す演算器２０１ａが加減算を行えばよいのと同様である。加算器１０１ｂは、それぞれの演算器１０１ａの出力を加算して逆拡散出力ｚを生成する。
【００５３】
また、ＦＩＲフィルタ１０３は、例えば図８に示すように構成される。図８に示すＦＩＲフィルタ１０３において、乗算器１０３ａは、逆拡散出力ｚにフィルタ係数ｗを乗算する。
【００５４】
加算器１０３ｂは、レジスタ１０３ｃに保持されている値に乗算器１０３ａの出力を加算する。ただし、加算Ｎ回あたり１回は、レジスタ１０３ｃに保持されている値ではなく、初期値としての「０」に乗算器１０３ａの出力を加算する。具体的には、レジスタ１０３ｃに何も保持されていないとき、およびＮ回の加算処理が終了した後の１回目に、乗算器１０３ａの出力に「０」を加算する。
【００５５】
レジスタ１０３ｃは、加算器１０３ｂの出力を保持する。レジスタ１０３ｃの出力は加算器１０３ｂに入力される。また、加算器１０３ｂにおいてＮ回の加算処理が実行されたときに、レジスタ１０３ｃの出力が、シンボル出力Ｓとして出力される。
【００５６】
次に、図６に示す信号受信装置の動作を説明する。ここでは、Ｍ＝４、Ｎ＝３を例にして、ｋ＝２のシンボル出力Ｓ（シンボル出力Ｓ（２））が出力される場合の動作を説明する。すなわち、変形逆拡散部１０１において、（Ｍ−１）＝３個の遅延素子１０１ｃが設けられ、Ｍ＝４個の演算器１０１ａが設けられ、（Ｍ−１）＝３個の加算器１０１ｂが設けられている場合を例にする。
【００５７】
［第１サイクル］
変形逆拡散部１０１において、入力信号ｘ（入力信号ｘ（９））が入力されると、ｎ＝２ときの（５）式が演算される。すなわち、下記（６）式の演算が行われる。
【００５８】
【数５】
2007040216.tif 000007
【００５９】
なお、（６）式において、ｘ（６）〜ｘ（８）は遅延素子１０１ｃに保持されている。また、それぞれのｃ（・）＊ｘ（・）はそれぞれの演算器１０１ａで演算され、それぞれの演算器１０１ａ出力の加算は、それぞれの加算器１０１ｂで実行される。
【００６０】
例えば、初段の演算器１０１ａ（入力端子に最も近い位置にある演算器１０１ａ）以外の３個の演算器１０１ａは、対応する遅延素子１０１ｃに入力信号ｘ（６）〜ｘ（８）が保持されたときに、遅延素子１０１ｃに保持された入力信号ｘ（６）〜ｘ（８）と、対応するフィルタ係数ｃ（８）〜ｃ（１０）とについて演算を行う。また、初段の演算器１０１ａは、入力端子に入力信号ｘ（９）が入力されたときに、入力信号ｘ（９）と、対応するフィルタ係数ｃ（１１）とについて演算を行う。上述したように、演算は加減算である。そして、初段の加算器１０１ｂ（入力端子に最も近い位置にある加算器１０１ｂ）は、初段の演算器１０１ａの出力と次段の演算器１０１ａの出力とを加算し、他の加算器１０１ｂは、前段の加算器１０１ｂの出力と、対応する演算器１０１ａの出力とを加算する。最終段の加算器１０１ｂは、加算結果を、逆拡散出力ｚ（２，２）として出力する。
【００６１】
そして、ＦＩＲフィルタ１０３において、乗算器１０３ａは、（４）式におけるｎ＝２のときのｗ（２）＊ｚ（２，２）を演算する。加算器１０３ｂは、乗算器１０３ａの演算結果に初期値としての値０を加算する。加算結果を（７）式に示す。そして、加算結果Ｔ１を、レジスタ１０３ｃに保持させる。
【００６２】
Ｔ１＝０＋ｗ（２）＊ｚ（２，２）          ・・・（７）
【００６３】
［第２サイクル］
変形逆拡散部１０１において、入力信号ｘ（入力信号ｘ（１０））が入力されると、ｎ＝１ときの（５）式が演算される。すなわち、下記（８）式の演算が行われる。
【００６４】
【数６】
2007040216.tif 000008
【００６５】
なお、（８）式において、ｘ（７）〜ｘ（９）は遅延素子１０１ｃに保持されている。また、それぞれのｃ（・）＊ｘ（・）はそれぞれの演算器１０１ａで演算され、それぞれの演算器１０１ａ出力の加算は、それぞれの加算器１０１ｂで実行される。
【００６６】
例えば、初段の演算器１０１ａ以外の３個の演算器１０１ａは、対応する遅延素子１０１ｃに入力信号ｘ（７）〜ｘ（９）が保持されたときに、遅延素子１０１ｃに保持された入力信号ｘ（７）〜ｘ（９）と、対応するフィルタ係数ｃ（８）〜ｃ（１０）とについて演算を行う。また、初段の演算器１０１ａは、入力端子に入力信号ｘ（１０）が入力されたときに、入力信号ｘ（１０）と、対応するフィルタ係数ｃ（１１）とについて演算を行う。上述したように、演算は加減算である。そして、初段の加算器１０１ｂは、初段の演算器１０１ａの出力と次段の演算器１０１ａの出力とを加算し、他の加算器１０１ｂは、前段の加算器１０１ｂの出力と、対応する演算器１０１ａの出力とを加算する。最終段の加算器１０１ｂは、加算結果を、逆拡散出力ｚ（２，１）として出力する。
【００６７】
そして、ＦＩＲフィルタ１０３において、乗算器１０３ａは、（５）式におけるｎ＝１のときのｗ（１）＊ｚ（２，１）を演算する。加算器１０３ｂは、乗算器１０３ａの演算結果に、レジスタ１０３ｃに保持されている値Ｔ１を加算する。加算結果を（９）式に示す。そして、加算結果Ｔ２を、レジスタ１０３ｃに保持させる。
【００６８】
Ｔ２＝Ｔ１＋ｗ（１）＊ｚ（２，１）          ・・・（９）
【００６９】
［第３サイクル］
変形逆拡散部１０１において、入力信号ｘ（入力信号ｘ（１１））が入力されると、ｎ＝０ときの（５）式が演算される。すなわち、下記（１０）式の演算が行われる。
【００７０】
【数７】
2007040216.tif 000009
【００７１】
なお、（１０）式において、ｘ（８）〜ｘ（１０）は遅延素子１０１ｃに保持されている。また、それぞれのｃ（・）＊ｘ（・）はそれぞれの演算器１０１ａで演算され、それぞれの演算器１０１ａ出力の加算は、それぞれの加算器１０１ｂで実行される。
【００７２】
例えば、初段の演算器１０１ａ以外の３個の演算器１０１ａは、対応する遅延素子１０１ｃに入力信号ｘ（８）〜ｘ（１０）が保持されたときに、遅延素子１０１ｃに保持された入力信号ｘ（８）〜ｘ（１０）と、対応するフィルタ係数ｃ（８）〜ｃ（１０）とについて演算を行う。また、初段の演算器１０１ａは、入力端子に入力信号ｘ（１１）が入力されたときに、入力信号ｘ（１１）と、対応するフィルタ係数ｃ（１１）とについて演算を行う。上述したように、演算は加減算である。そして、初段の加算器１０１ｂは、初段の演算器１０１ａの出力と次段の演算器１０１ａの出力とを加算し、他の加算器１０１ｂは、前段の加算器１０１ｂの出力と、対応する演算器１０１ａの出力とを加算する。最終段の加算器１０１ｂは、加算結果を、逆拡散出力ｚ（２，０）として出力する。
【００７３】
そして、ＦＩＲフィルタ１０３において、乗算器１０３ａは、（５）式におけるｎ＝０のときのｗ（０）＊ｚ（２，０）を演算する。加算器１０３ｂは、乗算器１０３ａの演算結果に、レジスタ１０３ｃに保持されている値Ｔ２を加算する。加算結果を（１１）式に示す。そして、加算結果Ｔ３を、レジスタ１０３ｃに保持させる。
【００７４】
Ｔ３＝Ｔ２＋ｗ（０）＊ｚ（２，０）          ・・・（１１）
【００７５】
［第４サイクル］
レジスタ１０３ｃに保持されたＴ３がシンボル出力Ｓ（シンボル出力Ｓ（２））として出力される。
【００７６】
この実施の形態では、変形逆拡散部１０１が（５）式の演算を行った後、ＦＩＲフィルタ１０３が、変形逆拡散部１０１が演算の結果得た逆拡散出力ｚを用いて（４）式の演算を行う。その結果、第１の実施の形態の信号受信装置がＭ＊Ｎ回の乗算を必要としていたのに対して、乗算回数をＭ＊Ｎ回からＮ回に削減することができる。変形逆拡散部１０１における演算器１０１ａは実際には加減算を行うからである。また、ＦＩＲフィルタに着目した場合には、第１の実施の形態ではＮ個の乗算器が必要であったのに対して、乗算器数を１個に減らすことができる。
【００７７】
なお、第２の実施の形態では、複数の演算器１０１ａの演算結果を加算する複数の加算器１０１ｂが設けられていたが、複数の演算器１０１ａの演算結果をまとめて加算する１つの加算器が設けられていてもよい。
【００７８】
また、ｋ＝２の場合を例にして第２の実施の形態について説明したが、ｋが他の値であっても、第２の実施の形態は成立する。また、Ｍ＝４およびＮ＝３を例にして第２の実施の形態について説明したが、Ｍ，Ｎが他の値であっても、第２の実施の形態は成立する。
【実施の形態３】
【００７９】
図９は、第１の実施の形態または第２の実施の形態の信号受信装置４を搭載した端末装置の受信部の構成の一部を示すブロック図である。図９に示す端末装置は、例えば、携帯電話機である。
【００８０】
端末装置が携帯電話機である場合に、図９に示す構成において、アンテナ１は基地局からの電波を受信し、高周波信号をアナログ受信処理部２に出力する。アナログ受信処理部２は、高周波信号について周波数変換等の処理を行い、処理後のアナログ信号をＡ−Ｄ変換器３に出力する。Ａ−Ｄ変換器３は、アナログ信号をディジタル信号に変換して信号受信装置４に出力する。信号受信装置４は、Ａ−Ｄ変換器３から出力されたディジタル信号を入力信号ｘとして、第１の実施の形態または第２の実施の形態について説明したような処理を行う。そして、シンボルＳを誤り訂正復号部５に出力する。
【００８１】
移動体無線通信システムがＣＤＭＡやＷ−ＣＤＭＡによるシステムである場合には、シンボルＳは、例えばＱＰＳＫ変調方式におけるＩ信号およびＱ信号である。また、ＨＳＤＰＡによるシステムである場合には、シンボルＳは、１６ＱＡＭ変調方式またはＱＰＳＫ変調方式におけるＩ信号およびＱ信号である。
【００８２】
誤り訂正復号部５は、所定の変調方式におけるＩ信号およびＱ信号から変調前のデータを復元するとともに、誤り訂正復号処理を行って、基地局が送信したデータを復元する。
【００８３】
図９に示すような端末装置は、第１の実施の形態または第２の実施の形態の信号受信装置４を搭載しているので、信号受信に要する乗算器数を低減できる。その結果、端末装置のコストが低減する。
【００８４】
なお、ここでは、信号受信装置４が端末装置に搭載される例を示したが、信号受信装置４を、端末装置からの信号を受信する基地局に搭載することもできる。その場合、ＨＳＵＰＡ（High Speed Uplink Packet Access ）と呼ばれる通信技術が用いられることになる。
【実施の形態４】
【００８５】
上記の各実施の形態では、信号受信装置はハードウェア回路で構成されることを想定したが、信号受信装置をプログラムに従って動作するＣＰＵで実現することもできる。すなわち、ソフトウェアで実現することもできる。図１０は、信号受信装置をソフトウェアで実現する場合の信号受信装置の回路構成の一例を示すブロック図である。
【００８６】
図６に示された第２の実施の形態の信号受信装置の機能をソフトウェアで実現する場合を例にする。図１０に示す構成において、プログラム格納メモリ１２には、図６に示す変形逆拡散部１０１、拡散符号生成部１０２、ＦＩＲフィルタ１０３およびフィルタ係数更新部１０４の機能を実現するためのプログラムが格納されている。ＣＰＵ１１は、プログラム格納メモリ１２に格納されているプログラムに従って処理を実行する。
【００８７】
データ格納メモリ１４は、ＣＰＵ１１による演算途中のデータまたは演算結果のデータが格納されるＲＡＭである。スイッチ部１３は、データの経路を、入力信号ｘをデータ格納メモリ１４に入力させる経路、データ格納メモリ１４とＣＰＵ１１との間でデータ入出力可能になる経路、およびデータ格納メモリ１４に格納されているデータをシンボル出力Ｓとして出力する経路のうちのいずれかに設定する。なお、スイッチ部１３の切り替えは、ＣＰＵ１１によって制御される。
【００８８】
図１１のフローチャートを参照して動作について説明する。ＣＰＵ１１は、まず、入力信号ｘをデータ格納メモリ１４に入力させるようにスイッチ部１３を設定し、入力信号ｘをデータ格納メモリ１４に入力させる（ステップＳ１１）。次に、データ格納メモリ１４に格納されているデータをＣＰＵ１１に出力するようにスイッチ部１３を設定し、データ格納メモリ１４に格納されているデータ（この場合には、入力信号ｘ）を順次入力する（ステップＳ１２）。そして、ＣＰＵ１１は、（５）式の演算を行う（ステップＳ１３）。なお、拡散符号系列ｃは既に特定されているとする。また、ＣＰＵ１１は、演算結果のｚ（ｋ，ｎ）を、例えば内部レジスタに一時記憶する。内部レジスタの容量が少ない場合には、データ格納メモリ１４に一時格納するようにしてもよい。
【００８９】
次いで、ＣＰＵ１１は、（４）式の演算を行う（ステップＳ１４）。そして、データ格納メモリ１４とＣＰＵ１１との間でデータ入出力可能になるようにスイッチ部１３を設定し、演算結果のＳ（ｋ）をデータ格納メモリ１４に格納する（ステップＳ１５）。
【００９０】
最後に、データ格納メモリ１４に格納されているデータをシンボル出力Ｓとして出力できるようにスイッチ部１３を設定し、データ格納メモリ１４に格納されたＳ（ｋ）をシンボル出力Ｓとして出力させる（ステップＳ１６）。なお、ＣＰＵ１１は、入力信号ｘ等にもとづいてフィルタ係数ｗを適応的に更新する処理も実行するが、その処理は、図１０において記載省略されている。
【００９１】
また、この実施の形態では、変形逆拡散部１０１、拡散符号生成部１０２、ＦＩＲフィルタ１０３およびフィルタ係数更新部１０４の機能を全てソフトウェアで実現する例を示したが、そのうちの一部をソフトウェアで実現するようにしてもよい。
【産業上の利用可能性】
【００９２】
本発明は、スペクトラム拡散技術を用いる移動体無線通信システム、例えば、ＨＳＤＰＡを用いる移動体無線通信システムに好適に適用される。
【図１】
2007040216.tif 000012
【図２】
2007040216.tif 000013
【図３】
2007040216.tif 000014
【図４】
2007040216.tif 000015
【図５】
2007040216.tif 000016
【図６】
2007040216.tif 000017
【図７】
2007040216.tif 000018
【図８】
2007040216.tif 000019
【図９】
2007040216.tif 000020
【図１０】
2007040216.tif 000021
【図１１】
2007040216.tif 000022
【国際調査報告】
2007040216.tif 000023
2007040216.tif 000024