【手続補正書】
【提出日】平成19年9月18日(2007.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
格子状に配置された複数の画素と、
画素を行毎に選択制御する順次走査装置と、
前記画素からの画素信号が供給される垂直信号線に接続され、上記垂直信号線からの出力信号もしくはその出力信号をサンプリングした画素出力信号を第１のビット長のアナログ−デジタル変換する第１のアナログ−デジタル変換装置と、該第１のアナログ−デジタル変換装置の変換動作を行った後、上記画素出力信号から上記第１のビット長に対応したアナログ信号を減算した後、第２のビット長のアナログ−デジタル変換を行う第２のアナログ−デジタル変換装置とを有するアナログ−デジタル変換装置と
を有する固体撮像装置。
【請求項２】
上記アナログ−デジタル変換装置は、上記第２のアナログ−デジタル変換装置の後段に第３のアナログ−デジタル変換装置を接続し、上記第２のアナログ−デジタル変換装置の変換動作を行った後、上記第２のアナログ−デジタル変換装置に入力されるアナログ信号から上記第２のビット長に対応したアナログ信号を減算した後、第３のビット長のアナログ−デジタル変換を行う第３のアナログ−デジタル変換装置とを有する請求項１記載の固体撮像装置。
【請求項３】
上記第１のアナログ−デジタル変換装置は、上記第１のビット長である上位ｍビットのアナログ−デジタル変換を行い、上記第２のアナログ−デジタル変換装置は上記第２のビット長である下位ｎ−ｍ（ｍとｎは正の整数でｎ＞ｍとする）ビットのアナログ−デジタル変換を行うことにより、ｎビットのアナログ−デジタル変換を行うアナログ−デジタル変換装置を備えた請求項１記載の固体撮像装置。
【請求項４】
上記固体撮像装置の上記画素出力信号から上記上位ｍビットのアナログ−デジタル変換で得られたデジタルデータをアナログ変換したアナログ信号を減算する減算処理部は電流出力部を有し、該電流出力部は上記第１のアナログ−デジタル変換装置の動作クロックの周期の一部を用いてキャパシタに上記下位ｎ−ｍビット用アナログ信号を供給する請求項３記載の固体撮像装置。
【請求項５】
上記電流出力部は、上記キャパシタに供給する電流量を可変して上記下位ｎ−ｍビットの入力アナログ信号のレベルを可変するようにした請求項４記載の固体撮像装置。
【請求項６】
上記第１のアナログ−デジタル変換装置は、カウンタ・ランプ型のアナログ−デジタル変換装置である請求項１記載の固体撮像装置。
【請求項７】
上記第１のアナログ−デジタル変換装置の動作クロックの周期を、上記第２のアナログ−デジタル変換装置の動作クロックの周期より長くした請求項６記載の固体撮像装置。
【請求項８】
格子状に配置された複数の画素と、該画素を行毎に選択制御する順次走査装置と、上記画素から得られるアナログ信号をｎビット(ｎは任意の正の整数)のデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換装置を備えた固体撮像装置において、
上記アナログ−デジタル変換装置が上位ｍビット(ｍはｎより小さい任意の正の整数)と下位ｎ−ｍビットに分かれ、上記画素からの出力信号もしくはその出力信号をサンプリングした画素出力信号をアナログ−デジタル変換する際に、始めに上記上位ｍビットを行った後、上記画素出力信号から上記上位ｍビットに対応した信号を減算した後、上記下位ｎ−ｍビットのアナログ−デジタル変換を行うことを特徴とした固体撮像装置。
【請求項９】
上記上位ｍビットのアナログ−デジタル変換装置はカウンタ・ランプ型のアナログ−デジタル変換装置である請求項８記載の固体撮像装置。
【請求項１０】
上記固体撮像装置の上記画素出力信号から上記上位ｍビット長に対応した信号を減算する減算処理部は電流出力部を有し、該電流出力部は上記上位ｍビットのアナログ−デジタル変換装置の動作クロックの周期の一部を用いてキャパシタに上記下位ｎ−ｍビット用アナログ信号を供給する請求項８記載の固体撮像装置。
【請求項１１】
上記電流出力部は、上記キャパシタに供給する電流量を可変して上記下位ｎ−ｍビットの入力アナログ信号のレベルを可変するようにした請求項１０記載の固体撮像装置。
【請求項１２】
上記上位ｍビットのアナログ−デジタル変換装置の動作クロックの周期を、上記下位ｎ−ｍビットのアナログ−デジタル変換装置の動作クロックの周期より長くした請求項８記載の固体撮像装置。
【請求項１３】
格子状に配置された複数の画素と、該画素を行毎に選択制御する順次走査装置と、上記画素から得られる画素出力信号をｎビット(ｎは任意の正の整数)のデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換装置を備えた固体撮像装置において、
上記アナログ−デジタル変換装置は上位ｍビットと下位ｎ−ｍビットのアナログ−デジタル変換装置を有し、上記上位ｍビットのアナログ-デジタル変換は、列並列に備えられたコンパレータとクロックカウンタにより、上記コンパレータの一方の入力には画素出力信号が入力され、他方の入力にはデジタル−アナログ変換装置からの参照信号出力が入力され、該参照信号が所定の初期値から始まり、クロック入力によりその参照信号が変化し、上記コンパレータに入力された画素出力信号と参照信号との大小関係が逆転したときに、上記コンパレータの出力信号が変化することで、上記画素出力信号に応じたクロック数をカウントし、クロック数に応じたデジタル値を得ることで画素出力信号の上位ｍビットのアナログ−デジタル変換値が得られ、さらに上記画素出力信号の下位ｎ−ｍビットをアナログ−デジタル変換する際には、上記コンパレータの出力信号が変化した時から、クロックサイクルの次の周期が始まるまでの期間に列毎にもうけられたキャパシタに電荷を蓄積することで、上記画素出力信号の下位ｎ−ｍビットに対応した信号をサンプリングし、このサンプリングした電圧を別に設けられた上記下位ｎ−ｍビットのアナログ−デジタル変換装置でアナログ−デジタル変換することで、上記画像出力信号をｎビットにアナログ-デジタル変換することを特徴とする固体撮像装置。
【請求項１４】
上記サンプリングされた下位ｎ−ｍビットの画素出力信号は、さらに列並列に備えられたコンパレータとクロックカウンタを有し、上記コンパレータの一方の入力にはサンプリングされた下位ｎ−ｍビットの画素出力信号が入力され、他方の入力にはデジタル−アナログ変換装置からの参照信号出力が入力され、該参照信号が所定の初期値から始まり、クロック入力によりその参照信号が変化し、上記コンパレータに入力された下位ｎ−ｍビット画素出力信号と参照信号との大小関係が逆転したときに上記コンパレータの出力信号が変化することで、下位ｎ−ｍのビット画素出力信号に応じたクロック数をカウントし、クロック数に応じたデジタル値を得ることで下位ｎ−ｍビットの画素出力信号をアナログ−デジタル変換をすることを特徴とした請求項１３記載の固体撮像装置。
【請求項１５】
上記キャパシタに供給する電流量は、任意に可変し下位ビットの入力アナログ信号のレベルを可変するようにした請求項１３記載の固体撮像装置。
【請求項１６】
上記上位ｍビットのアナログ−デジタル変換装置の動作クロックの周期を、上記下位ｎ−ｍビットのアナログ−デジタル変換装置の動作クロックの周期より長くした請求項１３記載の固体撮像装置。
【請求項１７】
格子状に配置された複数の画素と、
画素を行毎に選択制御する順次走査装置と、
前記画素からの画素信号が供給される垂直信号線に接続された第１のアナログ−デジタル変換装置と、
第２のアナログ−デジタル変換装置と、
を有するアナログ−デジタル変換装置を有する固体撮像装置の駆動方法であって、
上記第１のアナログ−デジタル変換装置により上記垂直信号線からの出力信号もしくはその出力信号をサンプリングした画素出力信号を第１のビット長のアナログ−デジタル変換する工程と、
該第１のビット長のアナログ−デジタル変換動作を行った後、上記画素出力信号から上記第１のビット長に対応したアナログ信号を減算した後、上記第２のアナログ−デジタル変換装置により第２のビット長のアナログ−デジタル変換を行う工程と
を有する固体撮像装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】固体撮像装置及び固体撮像装置の駆動方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、固体撮像装置の垂直信号線の出力に備えられた列並列型アナログ−デジタル変換装置において、素子精度を緩和し変換時間を短縮した固体撮像装置、及び、固体撮像装置の駆動方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
このように、図８に示すシングルスロープを用いたカウンタ・ランプ型のアナログ−デジタル変換装置では、アナログ−デジタル変換の精度を上げようとした場合、変換時間を増加させるか、クロック周波数を増加させなければならないという問題がある。例えば、ｎビットでのアナログ−デジタル変換に要するクロック数は、２ｎ−１サイクルであり、これがｎ＋１ビットに拡張したとすると、２ｎ＋１−１サイクルとほぼ２倍のクロック数が必要になり、これを実現するには、２倍程度の変換時間を要するか、クロック周波数を２倍程度に増加させなければならず、前者では固体撮像装置の高フレームレート化、多画素化などの高速動作の妨げになり、後者では消費電力の増加や素子の高精度化を引き起こしてしまう。
また、図１０に示す逐次比較型のアナログ−デジタル変換装置では、アナログ−デジタル変換の精度を上げようとした場合に、カウンタ・ランプ型の様な変換時間の増加などの問題はないが、複数のキャパシタを用いていて、その加工精度がナログ−デジタル変換の精度に効いてくるため、ある程度キャパシタのレイアウトを大きくしなくてはならず、コストが増加してしまう問題を生じてしまう。
本発明の目的は、カウンタ・ランプ型の様な変換時間の増加や逐次比較型のレイアウト面積増加などの問題を解決し、素子精度を緩和するとともに変換時間を短縮する列並列型のアナログ−デジタル変換装置を備えた固体撮像装置、及び、個体撮像装置の駆動方法を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の固体撮像装置は、格子状に配置された複数の画素と、画素を行毎に選択制御する順次走査装置と、前記画素からの画素信号が供給される垂直信号線に接続され、上記垂直信号線からの出力信号もしくはその出力信号をサンプリングした画素出力信号を第１のビット長のアナログ−デジタル変換する第１のアナログ−デジタル変換装置と、該第１のアナログ−デジタル変換装置の変換動作を行った後、上記画素出力信号から上記第１のビット長に対応したアナログ信号を減算した後、第２のビット長のアナログ−デジタル変換を行う第２のアナログ−デジタル変換装置とを有するアナログ−デジタル変換装置とを有する。
本発明の固体撮像装置は、格子状に配置された複数の画素と、該画素を行毎に選択制御する順次走査装置と、上記画素から得られるアナログ信号をｎビット(ｎは任意の正の整数)のデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換装置を備えた固体撮像装置において、上記アナログ−デジタル変換装置が上位ｍビット(ｍはｎより小さい任意の正の整数)と下位ｎ−ｍビットに分かれ、上記画素からの出力信号もしくはその出力信号をサンプリングした画素出力信号をアナログ−デジタル変換する際に、始めに上記上位ｍビットを行った後、上記画素出力信号から上記上位ｍビットに対応した信号を減算した後、上記下位ｎ−ｍビットのアナログ−デジタル変換を行うことを特徴とする。
本発明の固体撮像装置は、格子状に配置された複数の画素と、該画素を行毎に選択制御する順次走査装置と、上記画素から得られる画素出力信号をｎビット(ｎは任意の正の整数)のデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換装置を備えた固体撮像装置において、上記アナログ−デジタル変換装置は上位ｍビットと下位ｎ−ｍビットのアナログ−デジタル変換装置を有し、上記上位ｍビットのアナログ-デジタル変換は、列並列に備えられたコンパレータとクロックカウンタにより、上記コンパレータの一方の入力には画素出力信号が入力され、他方の入力にはデジタル−アナログ変換装置からの参照信号出力が入力され、該参照信号が所定の初期値から始まり、クロック入力によりその参照信号が変化し、上記コンパレータに入力された画素出力信号と参照信号との大小関係が逆転したときに、上記コンパレータの出力信号が変化することで、上記画素出力信号に応じたクロック数をカウントし、クロック数に応じたデジタル値を得ることで画素出力信号の上位ｍビットのアナログ−デジタル変換値が得られ、さらに上記画素出力信号の下位ｎ−ｍビットをアナログ−デジタル変換する際には、上記コンパレータの出力信号が変化した時から、クロックサイクルの次の周期が始まるまでの期間に列毎にもうけられたキャパシタに電荷を蓄積することで、上記画素出力信号の下位ｎ−ｍビットに対応した信号をサンプリングし、このサンプリングした電圧を別に設けられた上記下位ｎ−ｍビットのアナログ−デジタル変換装置でアナログ−デジタル変換することで、上記画像出力信号をｎビットにアナログ-デジタル変換することを特徴とする。
また、本発明の固体撮像装置の駆動方法は、格子状に配置された複数の画素と、画素を行毎に選択制御する順次走査装置と、前記画素からの画素信号が供給される垂直信号線に接続された第１のアナログ−デジタル変換装置と、第２のアナログ−デジタル変換装置と、を有するアナログ−デジタル変換装置を有する固体撮像装置の駆動方法であって、上記第１のアナログ−デジタル変換装置により上記垂直信号線からの出力信号もしくはその出力信号をサンプリングした画素出力信号を第１のビット長のアナログ−デジタル変換する工程と、該第１のビット長のアナログ−デジタル変換動作を行った後、上記画素出力信号から上記第１のビット長に対応したアナログ信号を減算した後、上記第２のアナログ−デジタル変換装置により第２のビット長のアナログ−デジタル変換を行う工程とを有する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
このように図４のタイミングチャートで示すような変換動作を行うことで、上位ｍビットのアナログ-デジタル変換に要する変換時間が２ｍ−１サイクルとなり、例えば後段の下位ｎ−ｍビットのアナログ-デジタル変換を２ｎ−ｍ−１サイクルで行ったとしても、図８に示すアナログ-デジタル変換装置４３０−１(〜４３０−ｍ)に比べて、変換時間が大幅に短縮できる。
例えばｎ＝１２、ｍ＝８とすると、図８では２１２−１＝４０９５サイクルかかるのに対し、図５では２８−１＋２１２−８−１＝２７０サイクルでアナログ-デジタル変換が行える。
また、ｎビットのアナログ−デジタル変換では時間精度や素子精度が２ｎ−１のオーダー程度必要であったが、上位ｍビットと下位ｎ−ｍビットのアナログ-デジタル変換を分離することで、上位ｍビットは２ｍのオーダー程度、下位ｎ−ｍビットは２ｎ−ｍのオーダー程度ですみ精度を緩和することができる
さらに、下位アナログ−デジタル変換装置に供給するアナログ信号（電圧）ｃａｐｏｕｔは電流源２１１の電流をｉとしたときに、