【手続補正書】
【提出日】平成18年11月29日(2006.11.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  半導体装置
【特許請求の範囲】
【請求項１】  素子電極が配列された主面と、前記主面の外縁を規定する側面とを有する半導体素子と、
前記半導体素子の前記主面上および前記半導体素子の前記側面上に形成され、前記素子電極を露出する開口部を有する絶縁層と、
前記絶縁層上に形成され、前記開口部内において前記素子電極と電気的に接続された配線層と、
前記配線層のうち前記絶縁層上に形成された部分の上に、形成された外部電極端子と
を備え、
前記半導体素子は、前記主面と前記側面とのなす角が鈍角となるように、形成されている半導体装置。
【請求項２】  前記配線層は、前記素子電極と接合されたコンタクト部と、前記絶縁層上において前記外部電極端子と接続されたランド部と、前記絶縁層上において前記コンタクト部と前記ランド部とを電気的に接続する接続配線部とを有している請求項１に記載の半導体装置。
【請求項３】  前記半導体素子の前記主面に対向する裏面上に樹脂層が形成されている請求項１または２に記載の半導体装置。
【請求項４】  素子電極が配列された主面と、前記主面の外縁を規定する側面とを有する半導体素子と、
前記半導体素子の前記主面上および前記半導体素子の前記側面上に形成され、前記素子電極を露出する開口部を有する絶縁層と、
前記絶縁層上に形成され、前記開口部内において前記素子電極と電気的に接続された配線層と、
前記半導体素子の前記側面上に位置する絶縁層上に形成された側面配線層と、
前記半導体素子の前記主面に対向する裏面の一部分を露出するように前記裏面に設けられた金属層と
を備え、
前記側面配線層は、前記配線層に電気的に接続されており、
前記金属層は、前記側面配線層に電気的に接続されており、前記側面配線層を介して前記配線層に電気的に接続されている半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。特に、半導体素子を保護し、外部装置と半導体素子との電気的な接続を確保する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（以下、「半導体装置」と称する。）を搭載した電子機器の小型化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【０００３】
半導体装置の小型化の要求に対して、半導体ウェハから切り出した半導体チップ（ベアチップ）のサイズでパッケージを施した半導体装置（以下、このパッケージ形態または半導体装置を「ＣＳＰ（チップ・サイズ・パッケージ）」と称する。）が開発された。また、ＣＳＰの製造コストの低減を図る目的で、ウェハ状態のまま複数のＣＳＰを製造する技術が開発されている（特開平８−１０２４６６号公報参照）。なお、本明細書においては、ウェハ状態のＣＳＰを「ウェハレベルＣＳＰ」と呼ぶこととする。また、ダイシング等によって最終的にウェハから切り出されるチップを、ウェハから切り出される前の状態においても、「チップ」と呼ぶこととする。
【０００４】
以下、図９を参照しながら、従来のウェハレベルＣＳＰを説明する。図９は、従来のウェハレベルＣＳＰ３００の一部の断面を模式的に示している。図９ではウェハレベルＣＳＰ３００の一部を示しているが、ウェハレベルＣＳＰ３００は、一枚の半導体ウェハにおいて複数形成されている。
【０００５】
ウェハレベルＣＳＰ３００は、半導体ウェハ内に形成された半導体チップ１０１と、半導体チップ１０１の主面に配列された素子電極（電極パット）１０３と、半導体チップ１０１の主面上に形成されたパッシベーション膜１０２と、パッシベーション膜１０２上に形成され、素子電極１０３に電気的に接続されたＡｌ配線層１０４およびＮｉメッキ層１０５とを有している。Ｎｉメッキ層１０５の一部には、半田バンプ１０７が接合されており、パッシベーション膜１０２上には、Ａｌ配線層１０４およびＮｉメッキ層１０５を被覆し、且つ半田バンプ１０７の一部を露出するカバーコート膜１０６が形成されている。
【０００６】
次に、従来のウェハレベルＣＳＰ３００の製造方法を説明する。まず、複数の半導体チップ１０１が形成された半導体ウェハを用意した後、スピンコート法を用いて半導体ウェハ上にパッシベーション膜１０２を形成する。次に、周知の露光技術およびエッチング技術によって、半導体チップ１０１の主面上に位置する素子電極１０３を露出する開口部をパッシベーション膜１０２に形成する。次に、露出した素子電極１０３に一端が電気的に接続されたＡｌ配線層１０４をパッシベーション膜１０２上に形成する。
【０００７】
次に、マスクを用いてスパッタなどの薄膜形成技術により、Ａｌ配線層１０４上にＮｉメッキ層１０５を形成する。次に、Ａｌ配線層１０４およびＮｉメッキ層１０５を被覆するカバーコート膜１０６をパッシベーション膜１０２上に形成する。次に、半田バンプ１０７の接合部位を露出する開口部をパッシベーション膜１０２に格子状に複数個形成した後、露出した接合部位に半田バンプ１０７を接合する。このようにして従来のウェハレベルＣＳＰ３００は製造される。ウェハレベルＣＳＰ３００のそれぞれを分離すれば、ＣＳＰが得られる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のウェハレベルＣＳＰ３００には、次のような問題がある。すなわち、ウェハレベルＣＳＰ３００を分離して得られるＣＳＰは、半導体チップ１０１の側面および裏面が露出しているため、機械的な衝撃によってチッピングが起こりやすく、信頼性が乏しい。
【０００９】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、機械的な衝撃から半導体チップを保護することができ、信頼性を向上させた半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による半導体装置は、素子電極が配列された主面と、前記主面の外縁を規定する側面とを有する半導体素子と、前記半導体素子の前記主面上および前記半導体素子の前記側面上に形成され、前記素子電極を露出する開口部を有する絶縁層と、前記絶縁層上に形成され、前記開口部内において前記素子電極と電気的に接続された配線層と、前記配線層のうち前記絶縁層上に形成された部分の上に形成された外部電極端子とを備え、前記半導体素子は、前記主面と前記側面とのなす角が鈍角となるように、形成されており、これにより上記目的が達成される。
【００１１】
前記配線層は、前記素子電極と接合されたコンタクト部と、前記絶縁層上において前記外部電極端子と接続されたランド部と、前記絶縁層上において前記コンタクト部と前記ランド部とを電気的に接続する接続配線部とを有していることが好ましい。
【００１２】
前記半導体素子の前記主面に対向する裏面上に樹脂層が形成されていることが好ましい。
【００１３】
本発明による第２の半導体装置は、素子電極が配列された主面と、前記主面の外縁を規定する側面とを有する半導体素子と、前記半導体素子の前記主面上および前記半導体素子の前記側面上に形成され、前記素子電極を露出する開口部を有する絶縁層と、前記絶縁層上に形成され、前記開口部内において前記素子電極と電気的に接続された配線層と、前記半導体素子の前記側面上に位置する絶縁層上に形成された側面配線層と、前記半導体素子の前記主面に対向する裏面の一部分を露出するように前記裏面に設けられた金属層とを備え、前記側面配線層は、前記配線層に電気的に接続されており、前記金属層は、前記側面配線層に電気的に接続されており前記側面配線層を介して前記配線層に電気的に接続されている。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。以下の図面においては、簡単さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施形態１）
図１から図４を参照しながら、本発明による実施形態１を説明する。図１（ａ）は、本実施形態にかかる半導体装置１００の上面を一部切り欠いて模式的に示している。図１（ｂ）は、半導体装置１００の断面を模式的に示している。  本実施形態の半導体装置１００は、半導体素子１０と、半導体素子１０の主面１０ａ上に配列された素子電極１１と、主面１０ａ上および主面１０ａの外縁を規定する側面１０ｂ上に形成された絶縁層２０と、主面１０ａに対向する裏面１０ｃ上に形成された樹脂層２２と、絶縁層２０上に形成された配線層３３とを備えている。
【００１５】
配線層３３は、素子電極１１に接合されたコンタクト部３０と、外部機器に電気的に接続可能なランド３２と、コンタクト部３０とランド３２とを電気的に接続する配線３１とを有している。ランド３２は、外部機器と半導体素子１０との間で伝達される信号の入出力を行う外部電極として機能し、半導体素子１０の主面１０ａ上に二次元的に配置されている。ランド３２は、配線層３３の一部として形成されており、コンタクト部３０、配線３２およびランド３２は、同一金属（例えば、銅）から形成され得る。
【００１６】
絶縁層２０上には、配線層３３を被覆し且つランド３２の一部を露出するソルダーレジスト層５０が形成されており、ランド３２には、外部電極端子として機能する金属ボール６０が接合されている。ランド３２に金属ボール６０が接合されていると、簡便なプロセスで迅速に、金属ボール６０を介してランド３２と配線基板（プリント基板）とを電気的に接続することができる。金属ボール６０は、例えば、半田、半田メッキされた銅、ニッケル等から構成されている。
【００１７】
半導体素子１０は、例えば半導体チップであり、トランジスタ等を含む半導体集積回路部（不図示）を備えており、半導体集積回路部は素子電極１１と電気的に接続されている。半導体集積回路部を保護するため、半導体素子１０の主面１０ａには、素子電極１１を露出する開口部を有するパッシベーション膜（不図示）が形成されていることが好ましい。本実施形態では、半導体チップの主面１０ａの外周部に素子電極が配置されている。
【００１８】
また、本実施形態では、半導体素子１０の側面１０ｂは、主面１０ａとなす角が鈍角（１００度程度）をなすよう傾斜して形成されている。半導体素子１０の側面１０ｂが傾斜していることによって、製造工程において側面１０ｂ上に塗布される絶縁性樹脂材料の濡れやすさを向上させることができる。さらに、半導体素子１０の裏面１０ｃは研磨されており、そのため半導体素子１０の厚さ（例えば、１５０μｍ程度）は、従来のＣＳＰの厚さ（例えば、５００μｍ程度）よりも薄くなっている。半導体素子１０の厚さを薄くすることによって、半導体装置１００全体の見掛けの熱膨張係数（線膨張係数）を、半導体素子１０の熱膨張係数よりも、絶縁層２０および樹脂層２２を構成している材料（例えば、絶縁性樹脂材料）の熱膨張係数の方に近づけることができる。このため、半導体装置１０を配線基板に実装した後、配線基板との接続部に発生する応力を低減することが可能となる。
【００１９】
なお、本実施形態では半導体素子１０として半導体チップを用いているが、半導体チップに分離する前の半導体ウェハを用いてもよい。また、素子電極１１が配置される領域（電極配置領域）は、半導体チップの主面１０ａの外周部の全ての辺に設けられている必要はない。また、電極配置領域を主面１０ａの外周部に設けずに、例えば主面１０ａの中央部に設けることも可能である。なお、素子電極１１上に耐メッキ液性を有するバリアメタルを形成することもできる。
【００２０】
絶縁層２０は、主面１０ａ上に加えて、側面１０ｂ上にも形成されている。従って、絶縁層２０によって、従来のＣＳＰでは保護されていなかった半導体素子１０の側面１０ｂを保護することができる。本実施形態では、側面１０ｂ全面に絶縁層２０が形成されている。主面１０ａ上の絶縁層２０の厚さは、配線基板との接合部に発生する応力の緩和という観点から、例えば５〜１００μｍ程度の範囲内、好ましくは３０μｍ程度である。側面１０ｂ上の絶縁層２０の厚さは、絶縁性の観点から、例えば３〜２０μｍ程度の範囲内、好ましくは５μｍ程度である。なお、側面１０ｂの保護の観点から実質的に影響がない場合、側面１０ｂ全面に樹脂層２０が形成されてなくとも、絶縁層２０によって側面１０ｂが実質的に被覆されていると言えるので、側面１０ｂの一部に絶縁層２０が形成されていない領域が存在していてもよい。
【００２１】
絶縁層２０は、絶縁性を有する材料から構成されており、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。絶縁層２０は、単一層に限定されず、複数の層（または複数の部分）から形成されていてもよい。例えば、絶縁層２０のうち主面１０ａ上の部分と側面１０ｂ上の部分とを異なる材料から形成することも可能である。なお、同一材料を用いて単一層として形成した場合、絶縁層２０全体が同一の熱膨張係数を有することになるため、絶縁層２０内に熱応力が発生することを防止することができる。
【００２２】
また、絶縁層２０は、絶縁性の弾性材料から構成されていることが好ましい。低弾性率材料（弾性率が例えば２０００ｋｇ／ｍｍ２以下の材料）から構成した場合、配線基板（プリント基板）と半導体素子１０との間に熱膨張係数の違いに起因して発生する熱応力を絶縁層２０によって緩和することができる。低弾性率材料として、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができる。
【００２３】
絶縁層２０は、素子電極１１を露出する開口部２０ａを有している。開口部２０ａ内において素子電極１１と配線層３３とが電気的に接続されている。配線層３３の断線防止の観点より、開口部２０ａを規定する側面と絶縁層２０の上面とが鈍角（例えば、１００〜１５０度程度）をなすように開口部２０ａが形成されていることが好ましい。
【００２４】
半導体素子の裏面１０ｃ上に形成された樹脂層２２は、例えば、絶縁性を有する樹脂材料から構成されており、具体的には、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。樹脂層２２を低弾性率材料から構成することもできる。なお、樹脂層２２は、単一層に限定されず、複数の層（または複数の部分）から形成されていてもよい。
【００２５】
絶縁層２０と樹脂層２２とは、同一の絶縁性樹脂材料から形成されていることが好ましい。両層が同一材料から形成された場合、両層の硬化収縮や熱膨張係数が等しくなるため、絶縁性樹脂材料の硬化収縮や熱膨張によって生じる半導体素子１０の反りを抑制・防止することができる。その結果、半導体装置１００の実装面の平坦性を確保することができ、検査時および実装時に容易かつ確実に電気的接続が可能な半導体装置１００を提供することができる。半導体素子１０の反りをさらに効果的に抑制・防止するため、樹脂層２２の厚さは、絶縁層２０の厚さと同程度にすることが好ましい。樹脂層２２の厚さは、例えば５〜１００μｍ程度の範囲内、好ましくは３０μｍ程度にする。
【００２６】
樹脂層２２は、半導体素子の裏面１０ｃの一部を露出する開口部を有してもよい。樹脂層２２が開口部を有していると、半導体装置１００が吸湿したときにリフローを行っても、吸湿した水分を開口部から水蒸気として放出させることができるため、水蒸気爆発などの発生を防止することができる。開口部の形状は例えば円形や矩形であり、具体的には、直径０．２ｍｍφの円形や寸法０．２×０．２ｍｍの矩形の開口部が複数個（例えば５０個程度）形成されていればよい。吸湿した水分を水蒸気として放出させる目的のため、開口部の総面積は、半導体素子の裏面１０ｃの面積の１〜５％程度であることが好ましい。開口部は、例えば、公知のフォトリソグラフィ技術およびエッチング技術、またはレーザを用いて形成すればよい。
【００２７】
本実施形態の半導体装置１００では、半導体素子の側面１０ｂが絶縁層２０によって被覆されているので、物理的な衝撃を緩和して半導体素子の側面１０ｂを保護することができ、その結果、半導体素子１０のチッピングを防止することができる。半導体素子の裏面１０ｃ上に樹脂層２２を形成すると、半導体素子の裏面１０ｃも保護することができる。従って、信頼性に優れた半導体装置を提供することができる。
【００２８】
また、主面１０ａ上に絶縁層２０が形成されているので、ランド３２を二次元的に配置することができ、狭い面積に多数の外部電極を設けることが可能となる。従って、多ピン化に対応可能な半導体装置（ＣＳＰ）を提供することができる。さらに、半導体装置１００はウェハレベルＣＳＰとして製造可能な構成をしており、加えて、ランド３２を配線層３３の一部として形成することができる構成をしているので、製造コストが極めて低い半導体装置を提供することができる。
（実施形態２）
次に、図２（ａ）〜（ｅ）、図３（ａ）〜（ｅ）および図４（ａ）〜（ｅ）を参照しながら、実施形態２にかかる半導体装置１００の製造方法を説明する。
【００２９】
まず、図２（ａ）に示すように、複数の半導体チップ１０が形成された半導体ウェハ１１０を用意する。複数の半導体チップ１０のそれぞれは、素子電極１１が配列された主面１０ａを有している。なお、半導体チップ１０の主面および裏面は、それぞれ、半導体ウェハ１１０の主面および裏面を意味する場合がある。
【００３０】
半導体ウェハ１１０には、複数の半導体チップ１０のそれぞれを分割するスクライブレーン７０が形成されている。半導体ウェハ１１０の厚さは、例えば６２５μｍ程度であり、スクライブレーン７０の幅は、例えば８０μｍ程度である。半導体ウェハ１１０の主面には、予めパッシベーション膜（不図示）が形成されていることが好ましい。
【００３１】
次に、図２（ｂ）に示すように、複数の半導体チップ１０のそれぞれの主面１０ａの外縁を規定する側面１０ｂを露出する溝４０を半導体ウェハ１１０に形成する。例えば、ダイシングソーを用いて半導体ウェハ４０の主面側からスクライブレーン７０に沿って溝４０を形成する。溝４０の幅は、例えば１００μｍ程度であり、溝４０の深さは、例えば３００μｍ程度である。主面１０ａと側面１０ｂとが鈍角（例えば１００度程度）をなすようにＶ字型に溝は形成される。Ｖ字型に溝を形成すると、後の工程で側面１０ｂ上に塗布される絶縁性樹脂材料の濡れやすさを向上させることができる。なお、Ｖ字型に代えて、凹字型の溝を形成してもよい。溝４０の形成方法は、レーザやプラズマによる機械的な加工、またはエッチングなどの化学的な加工によって行ってもよい。
【００３２】
次に、図２（ｃ）に示すように、溝４０内に露出した側面１０ｂと主面１０ａとの上に絶縁層２０を形成する。本実施形態では、側面１０ｂ全面に絶縁層２０を形成する。絶縁層２０の形成は、例えば、感光性絶縁材料を塗布した後、乾燥することによって行う。絶縁層２０の厚さは、例えば５〜１５μｍ程度、好ましくは１０μｍ程度にする。
【００３３】
次に、図２（ｄ）に示すように、素子電極１１を露出する開口部２０ａを絶縁層２０に形成する。開口部２０ａの形成は、絶縁層２０を露光・現像することによって行う。開口部２０ａを形成する場合、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用することが好ましい。拡散光を使用することによって、開口部の側面と絶縁層２０の上面とが鈍角（例えば、１００〜１４０度程度）をなすように、開口部２０ａを形成することができる。
【００３４】
絶縁層２０を形成するための感光性絶縁材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができ、絶縁性を有する材料であれば特に限定されない。なお、感光性絶縁材料は液状である必要はなく、予めフィルム状に形成された材料を用いてもよい。この場合、フィルム状の感光性絶縁材料を半導体素子１０上に貼りあわせた後に、露光と現像とを順次行って開口部２０ａを形成することができる。また、感光性を有していない絶縁材料を用いることも可能である。この場合、例えば、レーザやプラズマを用いる機械的な加工、またはエッチングなどの化学的な加工によって開口部２０ａを形成すればよい。
【００３５】
次に、図２（ｅ）に示すように、絶縁層２０および素子電極１１の上に薄膜金属層１２を形成する。薄膜金属層１２の形成は、真空蒸着法、スパッタリング法、ＣＶＤ法、または無電解めっき法を用いて、例えば、Ｔｉ膜（厚さ：０．２μｍ程度）を堆積した後、Ｔｉ膜上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって行う。
【００３６】
次に、図３（ａ）に示すように、薄膜金属層１２の上にメッキレジスト膜１３を形成する。メッキレジスト膜１３の形成は、薄膜金属層１２上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部の部分を分解し、次いで所望のパターン部を除去することによって行う。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１３を形成してもよい。
【００３７】
次に、図３（ｂ）に示すように、メッキレジスト膜１３の形成された部分以外の薄膜金属層１２上に厚膜金属層１４を形成する。厚膜金属層１４の形成は、例えば電解めっき法を用いて行う。厚膜金属層１４の厚さは、例えば５μｍ〜１５μｍの範囲内、好ましくは１０μｍ程度にする。電解めっき法を用いると、他の方法よりも短時間で厚膜を形成することができるという利点がある。
【００３８】
次に、図３（ｃ）に示すように、メッキレジスト膜１３を分解除去した後、薄膜金属層１２を選択的に除去することによって、コンタクト部３０、配線３１およびランド３２から構成される配線層３３を形成する。薄膜金属層１２を溶解できるエッチング液（例えば、Ｃｕ膜に対して塩化第二銅溶液、Ｔｉ膜に対してＥＤＴＡ溶液）を用いて全面エッチングを行うと、厚膜金属層１４よりも厚さの薄い薄膜金属層１２が先行して除去されるので、薄膜金属層１２を選択的に除去することができる。
【００３９】
次に、図３（ｄ）に示すように、感光性ソルダーレジスト材料５１を絶縁層２０の上に堆積する。その後、図３（ｅ）に示すように、配線層３３のランド３２の少なくとも一部を露出する開口部５０ａを感光性ソルダーレジスト材料５１にフォトリソグラフィ技術を用いて形成し、ソルダーレジスト層５０を得る。ソルダーレジスト層５０を形成することによって、コンタクト部３０と金属配線３１を溶融したはんだから保護することができる。
【００４０】
次に、図４（ａ）に示すように、半導体チップ（または半導体ウェハ）の主面１０ａに対向する裏面１０ｃを研磨することによって、側面１０ｂ上に形成された絶縁層２０（溝４０内の絶縁層２０）を裏面１０ｃから露出させる。研磨後の半導体チップ１０の厚さは３００μｍ程度である。
【００４１】
裏面１０ｃの研磨は、半導体ウェハ１０１の主面１０ａを保護するために使用するバックグラインドテープ（不図示）を主面１０ａに接着させた後に実行することが好ましい。裏面１０ｃを研磨した後は、絶縁層２０の残留応力によって、樹脂層２０側が凹になるように半導体ウェハ１０が反るため、この反りをバックグラインドテープによって防ぐことが望ましいからである。バックグラインドテープとしては、厚さが１００μｍ以上であり、ヤング率が２００ｋｇ／ｃｍ２以上あることが好ましい。
【００４２】
また、バックグラインドテープの代わりに、プレート（例えば、シリコン基板やセラミック基板）を接着剤を介して主面１０ａに接着させた後、裏面１０ｃの研磨を行っても良い。この場合、一定温度で接着性がなくなるように設計された接着剤を用いることが好ましい。
【００４３】
次に、図４（ｂ）に示すように、研磨された裏面１０ｃ上および裏面１０ｃから露出した絶縁層２０上に、すなわち、半導体ウェハ１１０の裏面１０ｃ上に樹脂層２２を形成する。樹脂層２２の形成は、例えば、絶縁性樹脂材料を塗布した後、乾燥することによって行う。樹脂層２２を形成する材料として、絶縁層２０と同一の材料を用いることが好ましい。両層を同一材料から形成することによって、両層の硬化収縮や熱膨張係数を等しくすることができ、絶縁性樹脂材料の硬化収縮や熱膨張によって生じる半導体ウェハ１０１（または半導体チップ１０）の反りを抑制・防止することができるからである。また、同一材料を用いれば、材料コストの低減を図ることもできる。半導体ウェハ１１０の反りをさらに効果的に抑制・防止するため、樹脂層２２の厚さを、絶縁層２０の厚さと同程度にすることが望ましい。樹脂層２２の厚さは、例えば５〜１００μｍ程度の範囲内、好ましくは３０μｍ程度にする。
【００４４】
樹脂層２２の形成は、バックグラインドテープまたはプレートを主面１０ａに接着させた状態で行うことが好ましい。このようにすれば、半導体ウェハ１０１が複数の半導体チップ１０のそれぞれに分離することを防止することができるため、半導体ウェハ１０１の裏面全面に樹脂層２２を形成でき、製造効率を向上させることができるからである。
【００４５】
次に、図４（ｃ）に示すように、開口部５０ａ内に露出したランド３２上に金属ボール６０を載置した後、ランド３２と金属ボール６０とを溶融結合させる。
【００４６】
最後に、図４（ｄ）に示すように、半導体ウェハ１０１のスクライブレーン７０に沿って、例えば３０μｍ幅のダイシングソーを用いてダイジングを行うと、図４（ｅ）に示すように、半導体ウェハ１０１から半導体チップ１０のそれぞれが分離され、半導体装置１００が得られる。
【００４７】
本実施形態によれば、半導体ウェハ１０１の裏面１０ｃを研磨し、溝４０内の絶縁層２０を裏面１０ｃから露出させることによって、半導体チップ１０の側面１０ｂを樹脂層２０で被覆した半導体装置（または、ウェハレベルＣＳＰ）を簡便なプロセスで製造することができる。また、配線層３３の一部としてランド３２を形成することができるので、製造工程の削減を図ることができる。
（実施形態３）
図５を参照しながら、本発明による実施形態３を説明する。図５は、本実施形態にかかる半導体装置２００の断面を模式的に示している。本実施形態の半導体装置２００は、樹脂層２２上に金属配線層３２を有している点において、実施形態１の半導体装置１００と異なる。本実施形態の説明を簡明にするため、以下では、実施形態１と異なる点を主に説明し、実施形態１と同様の点の説明は省略する。
【００４８】
半導体装置２００は、半導体チップ（半導体素子）１０と、半導体チップ１０の主面１０ａ上および側面１０ｂ上に形成された絶縁層２０と、裏面１０ｃ上に形成された絶縁性樹脂層２２と、絶縁層２０上に形成された配線層３３と、絶縁性樹脂層２２上に形成された金属配線層３４を備えている。配線層３３および金属配線層３４は、外部電極として機能するランド３２を有しており、絶縁層２０上および絶縁性樹脂層２２上には、配線層３３および金属配線層３４を被覆し、且つランド３２の一部を露出するソルダーレジスト層５０が形成されている。
【００４９】
絶縁層２０上に形成された配線層３３は、半導体素子１０の側面上に位置する絶縁層上に形成された側面配線層３３ａを有している。側面配線層３３ａは、主面１０ａ上に配列された複数の素子電極１１の一部に電気的に接続されている。また、側面配線層３３ａは、絶縁性樹脂層２２上に形成された金属配線層３４に電気的に接続されている。側面配線層３３ａに電気的に接続された金属配線層３４の断線を防止するために、絶縁性樹脂層２２の側面２２ａはテーパー状に形成されていることが好ましい。側面配線層３３ａは、例えば、配線層３３と同一の材料から形成されており、側面配線層３３ａの厚さは、例えば３〜２０μｍ程度であり、５μｍ程度であることが好ましい。
【００５０】
本実施形態の半導体装置２００は、半導体チップ１０の裏面１０ｃ上に金属配線層３４を有しているので、半導体チップ１０の熱を金属配線層３４に伝えて放熱させることができる。このため、放熱性に優れた半導体装置を提供することができる。また、金属配線層３４が側面配線層３３ａに電気的に接続されているので、半導体チップ１０を電気的にシールドした構造にすることができる。従って、電磁シールド性に優れた半導体装置を提供することができる。その結果、半導体装置の信頼性を向上させることが可能となる。
【００５１】
さらに、半導体装置２００では、半導体チップ１０の主面１０ａおよび裏面１０ｃの両面上にランド３２が形成されているので、半導体装置２００の両面を利用して３次元的な実装をすることが可能である。また、半導体チップ１０の側面１０ｂおよび裏面１０ｃが絶縁層２０および絶縁性樹脂層２２によって保護されているので、実施形態１の半導体装置１００と同様に、チッピングの発生を防止することができる。
【００５２】
本実施形態では、絶縁性樹脂層２２上に金属配線層３４が形成されているが、放熱性の向上という観点から、金属配線層３４に代えて、単に金属層が形成されていてもよい。この金属層を側面配線層３３ａに電気的に接続した構造にすれば、半導体チップ１０を電気的にシールドすることができるため、電磁シールド性を向上させることができる。
【００５３】
また、金属配線層３４および絶縁樹脂層２２に代えて、半導体チップ１０の裏面１０ｃに導電性樹脂層を形成した構成にすることも可能である。裏面１０ｃに形成した導電性樹脂層によって、半導体素子の放熱性を向上させることができ、この導電性樹脂層と素子電極１１の一部とを、例えば側面配線層３３ａを介して相互に接続すれば、電磁シールド性を向上させることができる。導電性樹脂層は、例えば、炭素（微粒子）、銅またはニッケル等の導電性フィラーを含む樹脂材料から形成することができ、高熱伝導性を有する樹脂層である。また、放熱性の向上を主目的とするならば、アルミナまたは窒化アルミナ等の高熱伝導性を示す絶縁フィラーを含む樹脂材料から形成した絶縁性樹脂層を、導電性樹脂層に代えて、形成することも可能である。
（実施形態４）
次に、図６（ａ）〜（ｇ）、図７（ａ）〜（ｆ）および図８（ａ）〜（ｄ）を参照しながら、実施形態４にかかる半導体装置２００の製造方法を説明する。本実施形態の説明を簡明にするため、以下では、実施形態２と異なる点を主に説明し、実施形態２と同様の点の説明は省略する。
【００５４】
まず、図６（ａ）に示すように、複数の半導体チップ１０が形成された半導体ウェハ１１０を用意した後、図６（ｂ）に示すように、複数の半導体チップ１０の側面１０ｂを露出する溝４０を半導体ウェハ１１０に形成する。本実施形態では、スクライブレーン７０に沿って、凹型の溝４０（幅：１００μｍ程度、深さ：３００μｍ程度）を形成する。なお、凹型に代えて、Ｖ字型の溝を形成してもよい。
【００５５】
次に、図６（ｃ）に示すように、溝４０内に露出した側面１０ｂと主面１０ａとの上に絶縁層２０を形成する。絶縁層２０の厚さは、例えば５〜１００μｍ程度、好ましくは３０μｍ程度にする。
【００５６】
次に、図６（ｄ）に示すように、素子電極１１を露出する開口部２０ａと、側面１０ｂ上に形成された絶縁層２０を溝４０内に露出する開口部２０ｂとを絶縁層２０に形成する。開口部２０ａおよび開口部２０ｂの形成は、絶縁層２０を露光・現像することによって行う。
【００５７】
次に、図６（ｅ）に示すように、半導体チップの主面１０ａおよび側面１０ｂ上に位置する絶縁層２０と、素子電極１１との上に薄膜金属層１２を形成する。薄膜金属層１２の形成は、真空蒸着法、スパッタリング法、ＣＶＤ法、または無電解めっき法を用いて、例えば、Ｔｉ膜（厚さ：０．２μｍ程度）を堆積した後、Ｔｉ膜上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって行う。なお、スパッタリング法で堆積を行う場合、図６（ａ）の工程でＶ字型の溝を形成して影ができないにすると、蒸着しやすくできる。このとき、スパッタリング法による堆積が好ましくなければ、指向性の少ない電子ビーム蒸着法やＣＶＤ法を用いることができる。
【００５８】
次に、図６（ｆ）に示すように、半導体チップ（または半導体ウェハ）の裏面１０ｃを研磨することによって、側面１０ｂ上に形成された絶縁層２０および薄膜金属層１２（溝４０内の絶縁層２０および薄膜金属層１２）を裏面１０ｃから露出させる。研磨後の半導体チップ１０の厚さは１５０μｍ程度である。研磨の際には、半導体チップ１０の反りを防止するために、バックグラインドテープ（厚さ：１００μｍ以上、ヤング率：２００ｋｇ／ｃｍ２以上）、または接着剤を介してプレート（例えば、シリコン基板やセラミック基板）を主面１０ａに接着することが好ましい。
【００５９】
次に、図６（ｇ）に示すように、研磨された裏面１０ｃ上と、裏面１０ｃから露出した絶縁層２０および薄膜金属層１２の上に、すなわち、半導体ウェハ１１０の裏面上に樹脂層２２を形成する。樹脂層２２の形成は、例えば、感光性絶縁樹脂材料を塗布した後、乾燥することによって行う。実施形態２と同様の理由により、樹脂層２２を形成する材料は、絶縁層２０と同一の材料を用いることが好ましい。また、樹脂層２２の厚さは、絶縁層２０の厚さと同程度にすることが望ましい。樹脂層２２の厚さは、例えば５〜１００μｍ程度の範囲内、好ましくは３０μｍ程度にする。
【００６０】
次に、図７（ａ）に示すように、研磨によって露出した溝４０内の絶縁層２０および薄膜金属層１２を露出する開口部２２ａを樹脂層２２に形成する。開口部２２ａの形成は、樹脂層２２を露光・現像することによって行う。開口部２２ａを形成する場合、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用することが好ましい。拡散光を使用することによって、開口部の側面と樹脂層２２の上面とが鈍角（例えば、１００〜１４０度程度）をなすように、開口部２２ａを形成することができる。このようにテーパー状に開口部２２ａを形成することによって、後の工程で形成される金属配線層３４の断線を防止することができる。
【００６１】
次に、図７（ｂ）に示すように、樹脂層２２と、開口部２２ａ内に露出した絶縁層２０および薄膜金属層１２との上に、薄膜金属層２３を形成する。薄膜金属層２３の形成は、真空蒸着法、スパッタリング法、ＣＶＤ法、または無電解めっき法を用いて、例えば、Ｔｉ膜（厚さ：０．２μｍ程度）を堆積した後、Ｔｉ膜上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって行う。
【００６２】
次に、図７（ｃ）に示すように、薄膜金属層１２および２３の上にメッキレジスト膜１３を形成する。メッキレジスト膜１３の形成は、薄膜金属層１２および２３上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部の部分を分解し、次いで所望のパターン部を除去することによって行う。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１３を形成してもよい。
【００６３】
次に、図７（ｄ）に示すように、メッキレジスト膜１３の形成された部分以外の薄膜金属層１２および２３上に厚膜金属層１４を形成する。厚膜金属層１４の形成は、例えば電解めっき法を用いて行う。厚膜金属層１４の厚さは、例えば５μｍ〜１５μｍの範囲内、好ましくは１０μｍ程度にする。
【００６４】
次に、図７（ｅ）に示すように、メッキレジスト膜１３を分解除去する。その後、図７（ｆ）に示すように、薄膜金属層１２および２３を選択的に除去することによって、側面配線層３３ａを有する配線層３３と、金属配線層３４とを形成する。薄膜金属層１２および２３を溶解できるエッチング液（例えば、Ｃｕ膜に対して塩化第二銅溶液、Ｔｉ膜に対してＥＤＴＡ溶液）を用いて全面エッチングを行うと、厚膜金属層１４よりも厚さの薄い薄膜金属層１２および２３が先行して除去されるので、薄膜金属層１２を選択的に除去することができる。配線層３３および金属配線層３４の両層とも、外部電極として機能するランド３２を備えている。
【００６５】
次に、図８（ａ）に示すように、感光性ソルダーレジスト材料５１を絶縁層２０および２２の上に堆積する。その後、図８（ｂ）に示すように、配線層３３と金属配線層３４との両層のランド３２の少なくとも一部を露出する開口部５０ａを感光性ソルダーレジスト材料５１にフォトリソグラフィ技術を用いて形成し、ソルダーレジスト層５０を得る。
【００６６】
最後に、図８（ｃ）に示すように、半導体ウェハ１０１のスクライブレーン７０に沿って、例えば３０μｍ幅のダイシングソーを用いてダイジングを行うと、図８（ｄ）に示すように、半導体ウェハ１０１から半導体チップ１０のそれぞれが分離され、半導体装置２００が得られる。なお、ランド３２に金属ボールを載置して溶融接合させてもよい。
【００６７】
本実施形態では、半導体ウェハ１１０裏面の研磨によって側面配線層３３ａを裏面１０ｃから露出させた後、裏面１０ｃから露出した側面配線層３３ａに電気的に接続される金属配線層３４を形成する。このため、放熱性および電磁シールド性に優れ、且つ３次元実装可能な半導体装置（または、ウェハレベルＣＳＰ）を簡便なプロセスで製造することができる。
（他の実施形態）
上記実施形態では薄膜金属層および厚膜金属層を構成する材料としてＴｉおよびＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層と厚膜金属層とをそれぞれ異なる金属材料により構成しておき、最終的なエッチング工程で薄膜金属層のみを選択的にエッチングするエッチャントを用いてもよい。
【００６８】
上記実施形態では、金属ボール６０を設けたが、これに代えて突起電極を設けてもよい。突起電極として、例えば、はんだクリームをランド３２上に印刷、溶融することによって形成されたはんだバンプ、溶融はんだ内にディップすることによって形成されたはんだバンプ、無電解めっきによって形成されたニッケル／金バンプなどを設けることができる。突起電極は、導電性を有し、かつソルダーレジスト層５０から突出していればよい。突起電極を設けることによって、金属ボール６０を順次搭載する手間の掛かる工程とが不要となるため、低コストの半導体装置を実現することができる。
【００６９】
また、ランド３２を外部電極端子として機能させるランド・グリッド・アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型の構成を採用した半導体装置を配線基板上に実装する際には、配線基板の接続端子の上にはんだクリームを塗布した後リフローさせるなどの方法によって、ランド３２と配線基板との電気的な接続を容易に行なうことができる。
【００７０】
【発明の効果】
本発明の半導体装置によれば、半導体素子の側面上に絶縁層が形成されているので、物理的な衝撃を緩和して半導体素子の側面を保護することができ、チッピングの発生を防止することができる。その結果、信頼性に優れた半導体装置を提供することができる。
【００７１】
半導体素子の裏面上に樹脂層が形成された場合、半導体素子の裏面を保護することができ、さらに信頼性を向上させることができる。絶縁層と樹脂層とが同一の絶縁性樹脂材料から形成されているときには、両層の硬化収縮や熱膨張係数が等しくなるため、半導体素子の反りを効果的に抑制・防止することができる。その結果、半導体装置の実装面の平坦性を確保することができ、検査時および実装時に容易かつ確実に電気的接続が可能な半導体装置を提供することができる。
【００７２】
半導体素子の裏面上に導電性樹脂層が形成された場合、半導体素子の裏面を保護することができ、さらに、半導体装置の放熱性を向上させることができる。導電性樹脂層が素子電極の一部に電気的に接続されているときには、半導体素子を電気的にシールドした構造にすることができるため、電磁シールド性に優れた半導体装置を提供することができる。
【００７３】
半導体素子の裏面の一部を露出する開口部を樹脂層に形成した場合には、半導体装置が吸湿したときにリフローを行っても、吸湿した水分を開口部から水蒸気として放出させることができるため、水蒸気爆発などの発生を防止することができる。このため、信頼性に優れた半導体装置を提供することができる。
【００７４】
半導体素子の裏面上に金属層が形成された場合、半導体装置の放熱性を向上させることができる。金属層が側面配線層に電気的に接続されているときには、半導体素子が電気的にシールドされた構造にすることができ、その結果、電磁シールド性に優れた半導体装置を提供することができる。また、金属層として金属配線層が形成されている場合、半導体素子の裏面にある外部電極によっても外部機器との電気的接続が可能となる。このため、半導体素子の主面および裏面の両面に実装可能な半導体装置を提供することができる。
【００７５】
本発明による半導体装置の製造方法では、半導体素子の側面上に形成した絶縁層を、裏面を研磨することによって裏面から露出させる。これにより、半導体素子の側面が絶縁層で被覆された構造の半導体装置を簡便なプロセスで製造することができる。また、裏面に樹脂層を形成すると、半導体素子の裏面を保護した半導体装置を製造することができる。
【００７６】
裏面を研磨する際に、半導体素子の主面にバックグラインドテープを接着させることによって、半導体素子の反りを防止することができる。また、バックグラインドテープによって、複数の半導体素子がそれぞれに分離することを防止して、裏面に樹脂層を形成することができる。バックグラインドテープの代わりに、プレートおよび接着剤を使用することもできる。
【００７７】
側面配線層を有する配線層を形成した後、側面配線層を裏面の研磨によって裏面から露出させ、裏面から露出した側面配線層に電気的に接続される金属層を裏面上に形成すると、放熱性および電磁シールド性に優れた半導体装置を簡便なプロセスで製造することができる。
【００７８】
裏面から絶縁層を露出させた後に、半導体ウェハを複数の半導体素子のそれぞれに分離することによって、半導体チップに分離される前の半導体ウェハを用いて各工程を行うことができるため、製造コストを大幅に低減することができる。
【図面の簡単な説明】
【図１】
（ａ）は、実施形態１にかかる半導体装置１００を一部切り欠いて模式的に示す平面図であり、（ｂ）は、半導体装置１００を模式的に示す断面図である。
【図２】
（ａ）〜（ｅ）は、実施形態２にかかる半導体装置の製造方法を説明するための工程断面図である。
【図３】
（ａ）〜（ｅ）は、実施形態２にかかる半導体装置の製造方法を説明するための工程断面図である。
【図４】
（ａ）〜（ｅ）は、実施形態２にかかる半導体装置の製造方法を説明するための工程断面図である。
【図５】
実施形態３にかかる半導体装置２００を模式的に示す断面図である。
【図６】
（ａ）〜（ｇ）は、実施形態４にかかる半導体装置の製造方法を説明するための工程断面図である。
【図７】
（ａ）〜（ｆ）は、実施形態４にかかる半導体装置の製造方法を説明するための工程断面図である。
【図８】
（ａ）〜（ｄ）は、実施形態４にかかる半導体装置の製造方法を説明するための工程断面図である。
【図９】
従来のウェハレベルＣＳＰ３００を模式的にを示す断面図である。
【符号の説明】
１０    半導体素子（半導体チップ）
１１    素子電極（電極パッド）
１２    薄膜金属層
１３    メッキレジスト層
１４    厚膜金属層
２０    絶縁層
２２    樹脂層
２３    薄膜金属層
３０    コンタクト部
３１    配線
３３    配線層
３３ａ  側面配線層
３４    金属配線層
４０    溝
５０    ソルダーレジスト層
６０    金属ボール
７０    スクライブレーン
８０    ダイシングソー
１００、２００  半導体装置
１０１、１１０  半導体ウェハ
１０２  パッシベーション膜
１０３  素子電極（電極パッド）  
１０４  Ａｌ配線
１０５  Ｎｉメッキ層
１０６  カバーコート膜
１０７  半田バンプ
３００  ウェハレベルＣＳＰ