【手続補正書】
【提出日】平成20年2月12日(2008.2.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
該基板のソース領域と、
該基板のドレイン領域と、
該ソース領域と該ドレイン領域との間のチャネル領域と、
該チャネル領域の上方の一集団のナノエレメントを備えている電荷格納層であって、該ナノエレメントは、該基板上の膜内の溶液から該基板上に堆積されたコロイド状金属ナノエレメントを含む、電荷格納層と、
該基板と該電荷格納層との間に堆積された誘電体層と、
窒素を含有するバリア層であって、該誘電体層上かつ該電荷格納層に隣接して堆積または形成されたバリア層と、
該電荷格納層の上方または下方に形成されたゲートコンタクトと
を備える、メモリデバイス。
【請求項２】
各ナノエレメントは、１つ以上の表面官能基を含む、請求項１に記載のメモリデバイス。
【請求項３】
各ナノエレメントは、
金属コアと、
該コアを取り囲むシェルと
を備える、請求項２に記載のメモリデバイス。
【請求項４】
前記シェルは、各ナノエレメントの酸化層である、請求項３に記載のメモリデバイス。
【請求項５】
前記ゲートコンタクトは、複数の金属ナノ粒子からの除去を容易にするために高い仕事関数の金属から作成される、請求項２に記載のメモリデバイス。
【請求項６】
前記ゲートコンタクトは、複数の金属ナノ粒子からの除去を容易にするためにｐドープされたポリシリコンから作成される、請求項２に記載のメモリデバイス。
【請求項７】
前記ナノエレメントは、ルテニウムから作成される、請求項１に記載のメモリデバイス。
【請求項８】
前記金属ナノエレメントは、金と、パラジウムと、イリジウムと、白金と、ルテニウムと、コバルトと、鉄白金合金と、ニッケルとを含む群より選択される金属から作成される、請求項１に記載のメモリデバイス。
【請求項９】
前記バリア層は、窒化ケイ素を含有する、請求項８に記載のメモリデバイス。
【請求項１０】
前記バリア層は、酸窒化ケイ素を含有する請求項１に記載のメモリデバイス。
【請求項１１】
基板と、
該基板のソース領域と、
該基板のドレイン領域と、
該ソース領域と該ドレイン領域との間のチャネル領域と、
該チャネル領域の上方の電荷格納領域であって、該電荷格納領域は、成長後に該電荷格納層領域に堆積された一集団のナノエレメントを備えており、該ナノエレメントは、ルテニウムまたはイリジウムから作成される、電荷格納領域と、
該基板と該電荷格納領域との間に堆積された誘電体層と、
該一集団のナノエレメントの上方または下方に形成されたゲートコンタクトと
を備える、メモリデバイス。
【請求項１２】
各ナノエレメントは、
コアと、
該コアを取り囲むシェルと
を備える、請求項１１に記載のメモリデバイス。
【請求項１３】
前記シェルは、各ナノエレメントの酸化層である、請求項１２に記載のメモリデバイス。
【請求項１４】
前記ナノエレメントは、金と、パラジウムと、イリジウムと、白金と、ルテニウムと、コバルトと、鉄白金合金と、ニッケルとを含む群より選択される金属から作成される実質的に球状のナノエレメントまたは量子ドットを含む、請求項１１に記載のメモリデバイス。
【請求項１５】
前記ナノエレメントは、ルテニウムを含有する、請求項１３に記載のメモリデバイス。
【請求項１６】
前記電荷格納領域に隣接して前記誘電体層上に堆積または形成された窒化物層をさらに備える、請求項１１に記載のメモリデバイス。
【請求項１７】
前記窒化物層は、窒化ケイ素を含有する、請求項１６に記載のメモリデバイス。
【請求項１８】
基板と、
該基板のソース領域と、
該基板のドレイン領域と、
該ソース領域と該ドレイン領域との間のチャネル領域と、
該チャネル領域の上方の一集団のナノエレメントを備えている電荷格納層であって、該ナノエレメントは、金属材料から作成される、電荷格納層と、
該基板と該電荷格納層との間に堆積された第１の誘電体層と、
該電荷格納層の上方または下方に形成されたゲートコンタクトであって、Ｗ／ＴｉＮと、ＴｉＮと、Ｍｏと、ＴａＮと、ＴａＳｉｘＮとを含む群より選択される少なくとも１つの金属から作成されるゲートコンタクトと、
該電荷格納層と該ゲートコンタクトとの間に堆積された第２の誘電体層と
を備える、メモリデバイス。
【請求項１９】
前記一集団のナノエレメントは、複数の金属ナノ粒子を含む、請求項１８に記載のメモリデバイス。
【請求項２０】
各ナノエレメントは、
金属コアと、
該コアを取り囲むシェルと
を備える、請求項１８に記載のメモリデバイス。
【請求項２１】
前記シェルは、各ナノエレメントの酸化層である、請求項２０に記載のメモリデバイス。
【請求項２２】
前記金属ナノエレメントは、ルテニウムまたはイリジウムから作成される、請求項１８に記載のメモリデバイス。
【請求項２３】
前記金属ナノエレメントは、金と、パラジウムと、イリジウムと、白金と、ルテニウムと、コバルトと、鉄白金合金と、ニッケルとを含む群より選択される金属から作成される、請求項１８に記載のメモリデバイス。
【請求項２４】
前記第１の誘電体層と直接接触し、かつ前記電荷格納層に隣接して堆積または形成されたバリア層をさらに備える、請求項１８に記載のメモリデバイス。
【請求項２５】
前記バリア層は、窒素含有化合物を含有する、請求項２４に記載のメモリデバイス。
【請求項２６】
前記窒素含有化合物は、窒化ケイ素を含む、請求項２５に記載のメモリデバイス。
【請求項２７】
前記窒素含有化合物は、酸窒化ケイ素を含む、請求項２５に記載のメモリデバイス。
【請求項２８】
前記バリア層は、アルミナを含有する、請求項２４に記載のメモリデバイス。
【請求項２９】
前記ゲートコンタクトは、ＴａＮまたはＴｉＮを含有する、請求項１８に記載のメモリデバイス。
【請求項３０】
メモリデバイスを製造する方法であって、
該方法は、
（ａ）基板内にソース領域とドレイン領域とを形成することにより、該ソース領域と該ドレイン領域との間にチャネル領域を規定することと、
（ｂ）少なくとも該基板の該チャネル領域の上方において、該基板上にトンネル誘電体層を形成することと、
（ｃ）窒素含有化合物を含有するバリア層であって、該トンネル誘電体層の上に横たわるバリア層を堆積または形成することと、
（ｄ）一集団の金属量子ドットを含む溶媒を膜として該バリア層上に堆積することと
を包含する、方法。
【請求項３１】
前記バリア層は、窒化ケイ素を含有する、請求項３０に記載の方法。
【請求項３２】
前記バリア層は、酸窒化ケイ素を含有する、請求項３０に記載の方法。
【請求項３３】
前記バリア層は、アルミナを含有する、請求項３０に記載の方法。
【請求項３４】
前記金属量子ドットの上方にゲートコンタクトを形成することをさらに包含する、請求項３０に記載の方法。
【請求項３５】
前記金属量子ドットは、ルテニウムを含有する、請求項３０に記載の方法。
【請求項３６】
前記金属量子ドットは、イリジウムから作成される、請求項３０に記載の方法。
【請求項３７】
（ｅ）金属コアおよびシェルを有するように各金属量子ドットを形成することであって、該シェルは、各量子ドットの該コアを取り囲む、ことをさらに包含する、請求項３０に記載の方法。
【請求項３８】
前記ステップ（ｄ）は、各シェルの前記金属コアの周囲の酸化層として該シェルを形成するように各量子ドットを酸化することを包含する、請求項３０に記載の方法。
【請求項３９】
膜内の溶液から堆積される一集団の金属量子ドットを備えているメモリデバイスの電荷格納層を基板上に形成することと、
窒素含有化合物を含有するバリア層を該基板と該金属量子ドットとの間に形成することと
を包含する、方法。
【請求項４０】
前記バリア層は、窒化ケイ素を含有する、請求項３９に記載の方法。
【請求項４１】
前記バリア層は、酸窒化ケイ素を含有する、請求項３９に記載の方法。
【請求項４２】
前記バリア層は、アルミナを含有する、請求項３９に記載の方法。
【請求項４３】
前記金属量子ドットの上に横たわるゲートコンタクトを形成することをさらに包含する、請求項３９に記載の方法。
【請求項４４】
前記金属量子ドットは、パラジウムを含有する、請求項３９に記載の方法。
【請求項４５】
前記金属量子ドットは、ルテニウムから作成される、請求項３９に記載の方法。
【請求項４６】
トンネル誘電体層は、二酸化ケイ素を含有し、前記バリア層を堆積または形成することは、二酸化ケイ素層を窒化することを包含する、請求項３９に記載の方法。
【請求項４７】
トンネル誘電体層は、二酸化ケイ素を含有し、前記バリア層を堆積または形成することは、二酸化ケイ素層上に前記窒素含有化合物を堆積することを包含する、請求項３９に記載の方法。
【請求項４８】
前記一集団の金属量子ドットを備えている前記溶液を膜として前記バリア層上に堆積することは、該溶液を該バリア層上でスピンキャストすることを包含する、請求項３９に記載の方法。