【手続補正書】
【提出日】平成19年11月5日(2007.11.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  処理システム内でポップ動作を行なうための方法（３００）であって、
第１のクロックサイクル（３１０）の間に、命令をデコードしかつポップ動作を実行する必要があるか否かを判定しかつそれに応じてポップ動作を要求する制御指示子を発生する段階、
第２のクロックサイクルの第１のフェーズ（３２０）の間に、選択されたスタックポインタを提供し、該選択されたスタックポインタはスタックの最上部を指し示し、前記スタックのポイントに続くメモリロケーションへのポインタを前記選択されたスタックポインタと置き換え、前記選択されたスタックポインタによって指し示されるメモリロケーションに先行するメモリロケーションを指し示す更新されたスタックポインタを発生し、前記選択されたスタックポインタをスタックが構成されているメモリモジュールに送り、前記選択されたスタックポインタによって指し示されるメモリロケーションからデータが読み取れるようにする段階、そして
前記第２のクロックサイクルの第２のフェーズ（３４０）の間に、前記第２のクロックサイクルの第１のフェーズの間に提供された前記選択されたスタックポインタを前記更新されたスタックポインタと置き換える段階、
を具備することを特徴とする処理システム内でポップ動作を行なうための方法（３００）。
【請求項２】  第１のスタックポインタは第１のスタックポインタレジスタに格納され、かつ第２のスタックポインタは第２のスタックポインタレジスタに格納され、そしてポップ動作が完了した後に、前記第２のスタックポインタレジスタは前記選択されたスタックポインタを格納し、かつ前記第１のスタックポインタレジスタは前記更新されたスタックポインタを格納することを特徴とする請求項１に記載の方法。
【請求項３】  前記更新されたスタックポインタは前記選択されたスタックポインタを減分することにより発生されることを特徴とする請求項１に記載の方法。
【請求項４】  処理システム内でプッシュ動作を行なうための方法（３００）であって、
第１のクロックサイクル（３１０）の間に、命令をデコードしかつプッシュ動作を実行する必要があるか否かを決定しかつそれに応じて前記プッシュ動作を要求する制御指示子を発生する段階、
第２のクロックサイクルの第１のフェーズ（３３０）の間に、選択されたスタックポインタを提供し、該選択されたスタックポインタはスタックの最上部に続くメモリロケーションを指し示し、前記スタックの最上部を指し示すポインタを前記選択されたスタックポインタと置き換え、前記選択されたスタックポインタによって指し示されるメモリロケーションに続くメモリロケーションを指し示す更新されたスタックポインタを発生し、前記選択されたスタックポインタをスタックが構成されているメモリモジュールに送り、前記選択されたスタックポインタによって指し示されるメモリロケーションにデータが書き込みできるようにする段階、そして
前記第２のクロックサイクルの第２のフェーズ（３５０）の間に、前記第２のクロックサイクルの前記第１のフェーズの間に提供された前記選択されたスタックポインタを前記更新されたスタックポインタと置き換える段階、
を具備することを特徴とする処理システム内でプッシュ動作を行なうための方法（３００）。
【請求項５】  第１のスタックポインタは第１のスタックポインタレジスタに格納され、第２のスタックポインタは第２のスタックポインタレジスタに格納され、かつプッシュ動作が完了した後に、前記第１のスタックポインタレジスタは前記選択されたスタックポインタを格納し、かつ前記第２のスタックポインタレジスタは前記更新されたスタックポインタを格納することを特徴とする請求項４に記載の方法。
【請求項６】  前記更新されたスタックポインタは前記選択されたスタックポインタを増分することにより発生されることを特徴とする請求項４に記載の方法。
【請求項７】  処理システム内でスタック動作を行なうための方法（３００）であって、
第１のクロックサイクル（３１０）の間に、命令をデコードしかつポップ動作およびプッシュ動作の内からあるスタック動作を実行する必要があるか否かを決定しかつそれにしたがって前記スタック動作を要求する制御指示子を発生する段階、
もし前記スタック動作がポップ動作であれば、以下のステップ、
第２のクロックサイクルの第１のフェーズ（３２０）の間に、選択されたスタックポインタを提供し、該選択されたスタックポインタはスタックの最上部を指し示し、前記スタックのポイントに続くメモリロケーションへのポインタを前記選択されたスタックポインタで置き換え、前記選択されたスタックポインタによって指し示されるメモリロケーションに先行するメモリロケーションを指し示す更新されたスタックポインタを発生し、前記選択されたスタックポインタをスタックが構成されているメモリモジュールに送り、前記選択されたスタックポインタによって指し示されるメモリロケーションからデータが読み出しできるようにする段階、
前記第２のクロックサイクルの第２のフェーズ（３４０）の間に、前記第２のクロックサイクルの前記第１のフェーズの間に提供された前記選択されたスタックポインタを前記更新されたスタックポインタと置き換える段階、
を含むステップを実行する段階、および
もし前記スタック動作がプッシュ動作であれば、以下のステップ、
第２のクロックサイクルの第１のフェーズ（３３０）の間に、選択されたスタックポインタを提供し、該選択されたスタックポインタはスタックの最上部に続くメモリロケーションを指し示し、前記スタックの最上部へのポインタを前記選択されたスタックポインタと置き換え、前記選択されたスタックポインタによって指し示されるメモリロケーションに続くメモリロケーションを指し示す更新されたスタックポインタを発生し、前記選択されたスタックポインタをスタックが構成されているメモリモジュールに送り、前記選択されたスタックポインタにより指し示されるメモリロケーションに対しデータの書き込みができるようにする段階、そして
前記第２のクロックサイクルの第２のフェーズ（３５０）の間に、前記第２のクロックサイクルの前記第１のフェーズの間に提供された前記選択されたスタックポインタを前記更新されたスタックポインタと置き換える段階、
を含むステップを実行する段階、
を具備することを特徴とする処理システム内でスタック動作を行なうための方法（３００）。
【請求項８】  第１のスタックポインタは第１のスタックポインタレジスタに格納され、かつ第２のスタックポインタは第２のスタックポインタレジスタに格納され、
ポップ動作が完了した後に、前記第１のスタックポインタレジスタは前記選択されたスタックポインタを格納し、かつ前記第２のスタックポインタレジスタは前記更新されたスタックポインタを格納し、そして
プッシュ動作が完了した後に、前記第１のスタックポインタレジスタは前記更新されたスタックポインタを格納し、かつ前記第２のスタックポインタレジスタは前記選択されたスタックポインタを格納する、
ことを特徴とする請求項７に記載の方法。
【請求項９】  処理システム内でスタック動作を行なうための装置（１０）であって、
命令をデコードしかつそれに応じてスタック動作を要求する制御指示子（３０）を発生するためのデコーダ（２０）、
第１のスタックポインタを格納するための第１のスタックポインタレジスタ（３２）、
第２のスタックポインタを格納するための第２のスタックポインタレジスタ（３４）、
前記デコーダに結合され、選択されたスタックポインタ（３６）および定数（３８）を受けかつ前記制御指示子（３０）にしたがって更新されたスタックポインタ（４０）を発生するための加算器（２８）、そして
前記第１および第２のスタックポインタに、前記加算器にそして前記デコーダに結合され、前記制御指示子を受けかつそれに応じて前記第１および第２のスタックポインタの中から前記選択されたスタックポインタ（３６）を選択し、前記選択されたスタックポインタは選択されたスタックポインタレジスタに格納され、前記選択されたスタックポインタを選択されなかったスタックポインタレジスタに送り、前記選択されたスタックポインタを前記加算器におよびスタックが構成されたメモリモジュールに送り、そして前記更新されたスタックポインタを前記加算器から前記選択されたスタックポインタレジスタに送るための選択論理（２４）、
を具備することを特徴とする処理システム内でスタック動作を行なうための装置（１０）。
【請求項１０】  前記制御指示子はポップ動作を要求し、かつ前記選択論理は前記第１のスタックポインタレジスタを選択することを特徴とする請求項９に記載の装置。
【請求項１１】  前記第１のスタックポインタはスタックの最上部を指し示し、そして
前記第２のスタックポインタは前記スタックの最上部に続くメモリロケーションを指し示すことを特徴とする請求項９に記載の装置。
【請求項１２】  前記選択論理は前記選択されたスタックポインタを選択し、前記選択されたスタックポインタを選択されなかったスタックポインタレジスタに送り、かつ前記選択されたスタックポインタをクロックサイクルの第１フェーズの間に前記加算器に送り、そして前記加算器からの前記更新されたスタックポインタをクロックサイクルの第２フェーズの間に前記選択されたスタックポインタレジスタに送るよう構成されていることを特徴とする請求項９に記載の装置。
【請求項１３】  アドレスを発生するための装置（１０）であって、
第１のスタックポインタ（３２）を格納するための第１のスタックポインタレジスタ（２２）、
第２のスタックポインタ（３４）を格納するための第２のスタックポインタレジスタ（２６）、
前記第１および第２のスタックポインタ以外のメモリロケーションを格納するための複数のレジスタ（４０），（４１），（４２），（４３）、
前記第１のスタックポインタレジスタ、第２のスタックポインタレジスタおよび前記複数のレジスタの中からある選択されたレジスタを選択するための２つのマルチプレクサ（４８），（４７）、
前記マルチプレクサに結合され、前記選択されたレジスタの内容および定数を受けかつ前記選択されたレジスタに送られるべき更新された内容を発生するための加算器（２８）、
前記第１および第２のスタックポインタレジスタに結合され、前記第１のスタックポインタが前記第２のスタックポインタレジスタに書き込まれることができるようにしかつ前記第２のスタックポインタが前記第１のスタックポインタレジスタに書き込まれることができるようにするためのスイッチ（４６）、
前記第１および第２のスタックポインタレジスタに、前記加算器におよび前記デコーダに結合され、命令を受けるよう構成され、該命令をデコードし、かつそれにしたがって制御信号および制御指示子を発生しかつ提供するための制御ユニット（２６４）、
を具備することを特徴とするアドレスを発生するための装置（１０）。
【請求項１４】  ある命令がポップ動作を要求する場合、前記制御ユニットは前記２つのマルチプレクサに前記第１のスタックポインタレジスタを選択させ、前記スイッチに前記第１のスタックポインタを前記第２のスタックポインタレジスタに書き込ませ、前記加算器に定数を前記選択されたスタックポインタに加算することにより更新されたスタックポインタを発生させる制御信号を送ることを特徴とする請求項１３に記載の装置。
【請求項１５】  ある命令がプッシュ動作を要求する場合、前記制御ユニットは前記２つのマルチプレクサに前記第２のスタックポインタレジスタを選択させ、前記スイッチに前記第２のスタックポインタを前記第１のスタックポインタレジスタに書き込ませ、前記加算器に定数を前記選択されたスタックポインタから減算することにより更新されたスタックポインタを発生させる制御信号を送ることを特徴とする請求項１３に記載の装置。