【手続補正書】
【提出日】平成19年7月6日(2007.7.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の裏面側に臨む光電変換素子と表面側に形成したセンサトランジスタとからなる画素を複数備え、
各画素毎にアナログ／デジタル変換手段及びメモリ手段が接続され、
全画素の光電変換素子の信号を同時に前記アナログ／デジタル変換手段にてアナログ／デジタル変換した後、前記メモリ手段にデータとして保持するようにして成る
ことを特徴とする固体撮像素子。
【請求項２】
前記半導体基板の裏面側に臨んで光電変換素子領域が形成され、
前記半導体基板の表面側にセンサトランジスタ領域と、各画素毎に接続されたアナログ／デジタル変換回路領域と、メモリ素子もしくは容量素子からなるメモリ回路領域が形成され、
入射光を前記半導体基板の裏面画から光電変換素子に入射するようにして成る
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記光電変換素子領域が前記センサトランジスタ領域下まで延長して形成されて成る
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記光電変換素子領域が、前記センサトランジスタ領域と前記アナログ／デジタル変換回路領域と前記メモリ回路領域の下まで延長して形成されて成る
ことを特徴とする請求項２記載の固体撮像素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】固体撮像素子
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、固体撮像素子に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
ＣＭＯＳ固体撮像素子としては、図１０Ａ，Ｂに示すように、例えば、ｎ型半導体基板１１１にｐ型半導体ウェル領域１１２を形成し、画素分離領域１１３で区画された各領域のｐ型半導体ウェル領域１１２にフォトダイオードＰＤと複数のＭＯＳトランジスタＴｒからなる単位画素１１４を形成し、基板表面側に多層配線層１１５を介してカラーフィルタ１１６及びオンチップレンズ１１７を形成した表面照射型に構成される。フォトダイオードＰＤは、ｎ型半導体領域１２１と表面のアキュミュレーション層となるｐ＋半導体領域１２２とを有して形成される。画素を構成するＭＯＳトランジスタＴｒとしては、例えば４つのＭＯＳトランジスタで構成する場合には、読み出しトランジスタＴｒ１，リセットトランジスタＴｒ２，垂直選択トランジスタ（図示しない）、増幅トランジスタ（図示しない）を有している。読み出しトランジスタＴｒ１は、フローティングディフュージョン（ＦＤ）となるｎ型ソース・ドレイン領域１２４とフォトダイオードＰＤとその間にゲート絶縁膜を介して形成したゲート電極１２５とにより形成される。リセットトランジスタＴｒ２は、一対のｎ型ソース・ドレイン領域１２４及び１２６とその間にゲート絶縁膜を介して形成したゲート電極１２７とにより形成される。多層配線層１１５は、層間絶縁膜１２８を介して形成した多層配線１２９により形成される。この多層配線層１１５上にパシベーション膜１３０を介してカラーフィルタ１１６、オンチップレンズ１１７が形成される（特許文献１の図９参照）。このＣＭＯＳ固体撮像素子１１０は、図１０Ａに示すように、１つの半導体チップ１４１の表面側に複数の画素１１４がマトリックス状に配列された撮像領域、すなわちフォトダイオードＰＤとＭＯＳトランジスタによるセンサ回路とを有するいわゆるフォトダイオードＰＤ・センサ回路領域１４２が形成されて成る。このＣＭＯＳ固体撮像素子１１０は、光を基板表面側から入射する表面照射型に構成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明は、上述の点に鑑み、裏面照射型の固体撮像素子を利用して、チップ面積の増大を抑制しつつ、完全同時電子シャッタの実現を可能にした固体撮像素子を提供するものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明に係る固体撮像素子は、半導体基板の裏面側に臨む光電変換素子と表面側に形成したセンサトランジスタとからなる画素を複数備え、各画素毎にアナログ／デジタル変換手段及びメモリ手段が接続され、全画素の光電変換素子の信号を同時にアナログ／デジタル変換手段にてアナログ／デジタル変換した後、メモリ手段にデータとして保持するようにして成ることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明に係る固体撮像素子の好ましい形態としては、半導体基板の裏面側に臨んで光電変換素子領域が形成され、半導体基板の表面側にセンサトランジスタ領域と、各画素毎に接続されたアナログ／デジタル変換回路領域と、メモリ素子もしくは容量素子からなるメモリ回路領域が形成され、入射光を半導体基板の裏面側から光電変換素子に入射するようにした構成とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明に係る固体撮像素子の好ましい形態としては、光電変換素子領域がセンサトランジスタ領域下まで延長して形成された構成とする。
本発明に係る固体撮像素子の好ましい形態としては、光電変換素子領域がセンサトランジスタ領域とアナログ／デジタル変換回路領域とメモリ回路領域の下まで延長して形成された構成とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明に係る固体撮像素子によれば、各画素にそれぞれアナログ／デジタル変換手段及びメモリ手段を接続し、全画素の信号をアナログ／デジタル変換手段にて同時にアナログ／デジタル変換した後、一旦メモリ手段６に保持するように構成されるので、全画素の完全同時電子チャッタが可能になる。また、裏面照射型の固体撮像素子を利用するので、基板裏面側に臨むように光電変換素子を形成し、基板表面側に光電変換素子の電荷を読み出すセンサトランジスタ、アナログ／デジタル変換手段及びメモリ手段を形成することができ、半導体チップ面積の増大を抑制して完全同時電子シャッタを行うことができる。微細画素でかつ高画質状態で完全同時電子シャッタを実現できる。また、表面照射型に比べて光電変換素子の開口率が上がり感度の向上が図れる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図１及び図２に、本発明に係る固体撮像素子の実施の形態の一例を示す。本実施の形態に係る固体撮像素子１は、裏面照射型のＣＭＯＳ固体撮像素子を用いて構成するものであり、図１に示すように、光電変換素子となるフォトダイオードＰＤと複数のＭＯＳトランジスタ２〔２１、２２、２３、２４〕からなる単位画素３がマトリクス状に２次元配列され、各画素３の出力線４にそれぞれアナログ／デジタル変換手段、すなわちアナログ／デジタル変換回路５が接続され、さらに各画素に対応するように各アナログ／デジタル変換回路５にそれぞれメモリ手段６が接続されて成る。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図３及び図４は、それぞれ本発明の固体撮像素子を１つの半導体チップに構成した実施の形態の例を示す。図３の実施の形態では、１つの半導体チップ６１の基板裏面側の一部（撮像領域に対応する）に複数画素のフォトダイオードを配列した、いわゆるフォトダイオードＰＤ領域６２が形成され、基板表面側のフォトダイオードＰＤ領域６２に対応する領域に複数画素を構成するＭＯＳトランジスタによるセンサトランジスタを形成した、いわゆるセンサ回路領域６３が形成され、このセンサ回路領域６３に隣接して各画素に接続した複数のアナログ／デジタル変換回路５及びメモリ手段６を配置したＡＤＣ・メモリ領域６４が形成される。この図３の実施の形態は、丁度前述の図２の構成に相当する。
この実施の形態によれば、裏面照射型で、かつフォトダイオードＰＤがセンサトランジスタに対応する領域まで形成されているので、光電変換素子であるフォトダイオードＰＤの開口率が上がり感度の向上が図れる。