【手続補正書】
【提出日】平成20年7月17日(2008.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｑは自然数であるＱ進数字を使用し、前記Ｑ進数字で計算する計算論理によって処理するデジタルエンジニアリング方法であり、ハイブリッド数字繰上げ方式と繰上げラインの方法が使用され、以下の処理がハイブリッド数字繰上げ方式の数字を使用することによって行われることを特徴とする方法であって、
共通Ｑ進数字を示す第１データを受け取る工程と、
前記第１データを、ハイブリッド数字繰上げ方式の数字、オール・ワン符号数字、及び符号化されたハイブリッド二値数、の少なくとも1つを示す第２データに変換する工程と、
前記第２データを前記計算論理によってアクセス可能なメモリに格納する工程と、
前記第２データに対して、対応物スクラッチング、スクラッチングＱ、及び非処理、の少なくとも1つを実行し，その結果を蓄積する工程と、
前記計算論理の出力を、ハイブリッド数字繰上げ方式の数字、共通Ｑ進数字のいずれか、又は、直接に共通十進数、に変換する工程と、を有する方法。
【請求項２】
請求項１に記載のデジタルエンジニアリング方法であって、
以下からなる第１プロセス、
ステップ１：
Ｋ個の普通Ｑ進数字が足し算と引き算に参加すると仮定すると、Ｋは整数でＫ≧２であり、Ｑは自然数であり、これらの数字がハイブリッド繰上げ方式のＫまたは２Ｋ個の数字に変換され；
ステップ２：  
Ｋまたは２Ｋ個の数字のうちの２つがハイブリッド数字繰上げ方式の使用により和を求めて加算され；
計算が最下位からスタートするか、若しくは、すべての位の数字を位ごとに同時に加算する、つまり、ある位で、前記２つの数字が位ごとに加算され；
前記位に前記２つの数字の「位ごとの加算」の和が「対応物スクラッチング」、「スクラッチングＱ」および「蓄積」によって得られ；
前記和が「部分和」数字として次の計算層へ送られ；
一方、得られた「ハイブリッド数字繰上がり」が次の計算層、または現在の計算層の計算を受けていないデータ線の隣接する上の位の空の位つまり０の位に置かれ；
ステップ３：
前記ある位に隣接した上の位に、ステップ２の計算が繰り返され；
前記２つの数字の最高位が計算されるまで、この処理が繰り返され；
並行処理が採用される場合、ステップ２および３の計算が２つの数字の各位に対して同時に行なわれて、本ステップを省くことができ；
順次および並行処理が採用される場合、処理は同様であり；
ステップ４：
Ｋまたは２Ｋ個の数字のさらに２つの数字に対してステップ２および３の計算が行なわれ；
Ｋまたは２Ｋの数字あるいは計算層の数字がすべて得られるまで、この処理が繰り返され；
数字が１つだけ残ると、それは「部分和」数字として次の計算層に直接移動され；
ステップ５：
次の計算層で、前のステップ２、３および４で述べたような和を求める計算が、前記「位ごとの和」数字と「繰上がり」数字に対して行なわれ；
計算層の計算の後に１つの数字だけが得られるまで、この処理が繰り返され；
ハイブリッド数字繰上げ方式での計算によって最後に得られた和の数が、Ｋ個の普通Ｑ進数字の足し算と引き算の結果そのものである；
または、以下からなる第２プロセス、
ステップ１：
Ｋ個の普通Ｑ進数字が足し算と引き算に参加すると仮定すると、Ｋは整数でＫ≧２であり、Ｑは自然数であり、これらの数字がハイブリッド繰上げ方式のＫまたは２Ｋ個の数字に変換され；
ステップ２：
最下位からスタートして、つまりＫまたは２Ｋ個の数字のうちの２つがある位で同時に加算され；
「対応物スクラッチング」、「スクラッチングＱ」および「蓄積」が採用され、つまり２つの数字が得られると、前記位の前記２つの数字の「位ごとの加算」の和が得られ；
「部分和」数字として次の計算層へ送られ；
一方、得られた「ハイブリッド数字繰上がり」が次の計算層、または現在の計算層の計算を受けていないデータ線の隣接する上の位の空の位つまり０の位に置かれ；
ステップ３：
Ｋまたは２Ｋ個の数字のさらに２つの数字に対してステップ２の計算が行なわれ；
Ｋまたは２Ｋの数字あるいは計算層の数字がすべて得られるまで、この処理が繰り返され；
数字が１つだけ残ると、それは「部分和」数字として次の計算層に直接移動され；
同じ位の各数字が同時に計算される場合、ステップ２とステップ３の計算が同時に行なわれて、本ステップを省くことができ、このとき、同じ位で和が０であるｎ個の数字に対して「対応物スクラッチング」が最初に行なわれ；
そして、その和がｍＱであるｎ個の数字（ｎは整数でｎ≧２であって、ｍは整数）に対して「スクラッチングＱ」が行なわれ；
得られた「ハイブリッド数字繰上がり」が次の計算層、または現在の計算層の計算を受けていないデータ線の隣接する上の位の空の位つまり０の位に置かれ；
同じ位に残りの数字が「蓄積」されるか、あるいは次の計算層に直接移動され；
蓄積は「多重（少なくとも２）数字蓄積」であり、２つの数字の普通の「蓄積」が採用される場合、逐次の連続蓄積が行なわれ；
ステップ４：
前記ある位に隣接した上の位に、ステップ２および３の計算が繰り返され；
Ｋまたは２Ｋ個の数字の最高位が計算されるまで、この処理が繰り返され；
ステップ５：
次の計算層で、前のステップ２、３および４で述べたような和を求める計算が、前記「位ごとの和」数字と「繰上がり」数字に対して行なわれ；
計算層の計算によって１つの数字だけが得られるまで、この処理が繰り返され；
ハイブリッド数字繰上げ方式での計算によって最後に得られた和の数が、Ｋ個の普通Ｑ進数字の足し算と引き算の結果そのものである；
または、以下からなる第３プロセス、
ステップ１：
Ｋ個の普通Ｑ進数字が足し算と引き算に参加すると仮定すると、Ｋは整数でＫ≧２であり、Ｑは自然数であり、これらの数字がハイブリッド繰上げ方式のＫまたは２Ｋ個の数字に変換され；
ステップ２：
いわゆる「二次元計算」が採用され、つまりＫまたは２Ｋ個の数字の各位で計算が同時に行なわれ、一方、各位で和が０であるｎ個（ｎは整数でｎ≧２）の数字に対して「対応物スクラッチング」が行なわれ；
ステップ３：
いわゆる「二次元計算」が採用され、つまりＫまたは２Ｋ個の数字の各位で計算が同時に行なわれ、一方、各位で和がｍＱであるｎ個（ｎは整数でｎ≧２であって、ｍは整数）の数字に対して「スクラッチングＱ」が行なわれ；
得られた「ハイブリッド数字繰上がり」が次の計算層のデータ線の隣接する上の位の空の位つまり０の位に置かれ；
ステップ４：
いわゆる「二次元計算」が採用され、つまりＫまたは２Ｋ個の数字の各位で計算が同時に行なわれ、一方、各位の残りの数字が「蓄積」されるか、あるいは次の計算層に直接移動され；
蓄積は「多重（少なくとも２）数字蓄積」であり、２つの数字の普通の「蓄積」が採用される場合、逐次の連続蓄積が行なわれ；
ステップ５：
次の計算層で、前のステップ２、３および４で述べたような和を求める計算が、前記「位ごとの和」数字と「繰上がり」数字に対して行なわれ；
計算層の計算によって１つの数字だけが得られるまで、この処理が繰り返され；
ハイブリッド数字繰上げ方式での計算によって最後に得られた和の数が、Ｋ個の普
通Ｑ進数字の足し算と引き算の結果そのものである；
を含むことを特徴とする方法。
【請求項３】
請求項１又は２に記載のデジタルエンジニアリング方法であって、
ハイブリッド数字繰上げ方式のＫ個または２Ｋ個の数字あるいは計算層中のすべての数字からのｎ個の数字に対して和を求める計算を行なうとき、ある位でｎ個の計算数の「位ごとの和」が０であるが、繰上がりｍ（それはｎ個の数字の和と同記号を持つ）が生じ、ｎは整数でｎ≧２であり、ｍは整数である場合、繰上がりが次の計算層、または現在の計算層の計算を受けていないデータ線の隣接する上の位の空の位つまり０の位に置かれ；
そして、ｎ個の計算数のある位が、それらが後の計算に参加しないように、論理的なやり方で「０」に設定され、これは「スクラッチングＱ」と呼ばれ；
「スクラッチングＱ」においてｍ＝０のとき、それは「対応物スクラッチング」と呼ばれ；
あるいは、「対応物スクラッチング」および「スクラッチングＱ」は採用されなくてもよい、ことを特徴とする方法。
【請求項４】
請求項１に記載のデジタルエンジニアリング方法であって、
ハイブリッド数字繰上げ方式の前記数字は、符号化されなくてもよく、あるいは、ハイブリッド数字繰上げ方式の数字で符号化されてもよく、あるいは、オールワン符号で符号化されてもよい、つまり、ハイブリッド数字繰上げ方式の数Ｓの各位は、最下位から上へ配置された｜Ｓ｜の数と、１によって対応され、残りの上の位は０とし、一方、Ｓの記号、つまり前記位の数字が正か負かを示す記号、が対応するオールワン符号で各位の記号として使用され；
オールワン符号の符号化と復号は、固定符号長または可変符号長のいずれかを使用することができる、方法。
【請求項５】
請求項１の方法を実施するためのシステムであって、
入力ロジック（１０１）、ＣＰＵ中央処理装置（１０２）、外部記憶装置（１０３）、出力ロジック（１０４）、コンソール（１０５）、出力変換ロジック（１０８）および入力変換ロジック（１０９）を備え（それはハイブリッドＱ進および繰上げラインのコンピュータでは省略することができる）；
ここで、前記ＣＰＵ（１０２）が内部メモリ（１０６）およびハイブリッド数字計算制御ロジック（１０７）からなり、前記ハイブリッド数字計算制御ロジック（１０７）が、Ｋ−又は２Ｋ−層論理演算装置（２０２）とコントローラ（２０１）とから構成され、Ｋ個の普通Ｑ進数字が足し算と引き算に参加し、Ｋが２以上の整数で、Ｑが自然数であると仮定すると、普通Ｑ進法の入力変換ロジック（１０９）がこれらの数字をハイブリッド数字繰上げ方式のＫまたは２Ｋ個の数字に変換し、そしてハイブリッド数字繰上げ方式の数字が、シフトレジスタ入力ロジック（１０１）を介してＫ層または２Ｋ層演算装置（２０２）に入力され、Ｋ層または２Ｋ層演算装置（２０２）では、Ｋ層または２Ｋ層の計算を通じてハイブリッド数字繰上げ方式の数字の結果が得られ、それらが、出力ロジック（１０４）を介して、出力変換ロジック（１０８）によってハイブリッド数字繰上げ方式の数字または普通Ｑ進数字または普通十進数字の形で出力され、コントローラ（２０１）が計算コントローラ全体のロジックを調整し制御することを特徴とするシステム。
【請求項６】
請求項２の方法を実施するための、
入力ロジック（１０１）、ＣＰＵ中央処理装置（１０２）、外部記憶装置（１０３）、出力ロジック（１０４）、コンソール（１０５）、出力変換ロジック（１０８）および入力変換ロジック（１０９）を備え（それはハイブリッドＱ進および繰上げラインのコンピュータでは省略することができる）；
ここで、前記ＣＰＵ（１０２）が内部メモリ（１０６）およびハイブリッド数字計算制御ロジック（１０７）からなり、前記ハイブリッド数字計算制御ロジック（１０７）が、Ｋ−又は２Ｋ−層論理演算装置（２０２）とコントローラ（２０１）とから構成され、Ｋ個の普通Ｑ進数字が足し算と引き算に参加し、Ｋが２以上の整数で、Ｑが自然数であると仮定すると、普通Ｑ進法の入力変換ロジック（１０９）がこれらの数字をハイブリッド数字繰上げ方式のＫまたは２Ｋ個の数字に変換し、そしてハイブリッド数字繰上げ方式の数字が、シフトレジスタ入力ロジック（１０１）を介してＫ層または２Ｋ層演算装置（２０２）に入力され、Ｋ層または２Ｋ層演算装置（２０２）では、Ｋ層または２Ｋ層の計算を通じてハイブリッド数字繰上げ方式の数字の結果が得られ、それらが、出力ロジック（１０４）を介して、出力変換ロジック（１０８）によってハイブリッド数字繰上げ方式の数字または普通Ｑ進数字または普通十進数字の形で出力され、コントローラ（２０１）が計算コントローラ全体のロジックを調整し制御するシステムであって、
さらに、Ｋ層または２Ｋ層演算装置（２０２）が（３０４）アキュムレータΣｉ、レジスタ・ネットワーク（３１１）、対応物スクラッチング・ネットワーク（３１２）およびＱスクラッチング・ネットワーク（３１３）からなり、ｉが序数であり；
計算機、特にコンピュータの演算装置で使用される場合、前記デジタルエンジニアリング方法は前記第１、第２または第３プロセスを使用することができ、ここでは第３プロセスが使用され；
Ｋ層または２Ｋ層演算装置（２０２）では「二次元計算」が使用され、つまり、計算が数字の各位について同時に行われ、「対応物スクラッチング」、「スクラッチングＱ」および「蓄積」が各位の全数字について同時に計算され；
次の計算層の指示が到着すると、繰上がりの数字と「位ごとの和」の数字に加えられ；
計算層の計算後に１つの数字だけが得られるまで、このプロセスが繰り返され；
最後に、得られた和がアキュムレータΣｉ（３０４）によって出力され；
符号化にオールワン符号を使用する場合、前記「二次元計算」は「三次元計算」であり；
「対応物スクラッチング」と「Ｑスクラッチング」が採用された場合、コントローラまたはプログラムから、数字の各位の計算を同時に行なう指示が送られ、各位の数字に対して「対応物スクラッチング」と「スクラッチングＱ」も同時に行われ、ｎ個の数字のある位が今後の計算に参加しないように、論理的なやり方で「０」に設定され、次に「蓄積」が行われ、蓄積が「多重数アキュムレータ」を使用し、それは少なくとも２であり；
普通の２つの数字の「アキュムレータ」が採用される場合、蓄積は順次に連続的に行なわれ；
アキュムレータΣｉ（３０４）がＫｉまたは２Ｋｉレジスタ（３０３）に対応するアキュムレータであり、その各ビットが記号ビットを持ち；
符号化にオールワン符号が使用される場合、Ｋ層または２Ｋ層演算装置（２０２）内のアキュムレータΣｉ（３０４）を、オールワン符号・シフトレジスタとして省略することができる；ことを特徴とするシステム。
【請求項７】
請求項６に記載のシステムであって、前記レジスタ・ネットワーク（３１１）が、（３０１）レジスタ１ｉ、（３０２）レジスタ２ｉ、（３０３）レジスタＫｉまたは２Ｋｉ等で構成され：
レジスタが２つずつ接続しており；
Ｋまたは２Ｋレジスタがハイブリッド数字繰上げ方式の入力されたＫ個または２Ｋ個の数字を記憶し；
（３０４）アキュムレータΣｉが（３０３）レジスタＫｉまたは２Ｋｉに対応して、蓄積の和を記憶し；
各レジスタと（３０４）アキュムレータΣｉの各ビットに記号が割り当てられ、それは通常の２状態フリップフロップであり、前記記号の位も、特別な記号ビットレジスタに格納することができ、計算時に、ハイブリッド数字繰上げ方式の数字を格納するレジスタまたはアキュムレータの各ビットに記号が割り当てられ；
Ｋまたは２Ｋレジスタがハイブリッド数字繰上げ方式のＫ個または２Ｋ個の数字を記憶することを特徴とするシステム。
【請求項８】
請求項６に記載のシステムであって、
対応物スクラッチング・ネットワーク（３１２）が対応物スクラッチング・ロジック（３０５）によって検査され；
あるいは、それが、Ｋ（Ｋ−１）／２またはＫ（Ｋ−１）対応物スクラッチング・ロジック（３０５、３０６、…、３０７）をレジスタ・ネットワーク（３１１）中の各レジスタに接続することにより形成され；
Ｑスクラッチング・ネットワーク（３１３）がＱスクラッチング・ロジック（３０８）によって検査され；
あるいは、Ｋ（Ｋ−１）／２またはＫ（Ｋ−１）Ｑスクラッチング・ロジック（３０８、３０９、…、３１０）をレジスタ・ネットワーク（３１１）中の各レジスタに接続することにより形成されることを特徴とするシステム。
【請求項９】
請求項８に記載のシステムであって、
対応物スクラッチング・ロジックの典型的な組合せが、（３０１）レジスタ１ｉ、（３０２）レジスタ２ｉ、等価ロジック（４０３）、別ロジック（４０４）およびＡＮＤゲート（４０５）からなり；
（３０１）レジスタ１ｉと（３０２）レジスタ２ｉの前で、記号ビットが付加され、それは通常の２状態フリップフロップであり；
符号化にオールワン符号を使用し、２値デバイスを使用する場合、対応物スクラッチングがｎ＝２およびｍ＝０を使用し；
（３０１）レジスタ１ｉについては、オールワン符号化が４０１ビット１ｉ１、１ｉ２、…を含み；
（３０２）レジスタ２ｉについては、オールワン符号化が４０２ビット２ｉ１、２ｉ２…を含み；
（３０３）レジスタＫｉまたは２Ｋｉについては、オールワン符号化がＫｉ１、Ｋｉ２、…または２Ｋｉ１、２Ｋｉ２、…を含み；
１ｉ１、１ｉ２、…および２ｉ１、２ｉ２、…からＫｉ１、Ｋｉ２、…または２Ｋｉ１、２Ｋｉ２、…までのオールワン符号化全体において、任意の２つが組合せを形成するよう選ばれ；
スクラッチングＱロジックの典型的な組合せが、（３０１）レジスタ１ｉ、（３０２）レジスタ２ｉ、Ｑ値決定ロジック（５０１）、等価ロジック（５０２）およびＡＮＤゲート（５０３）からなり；
（３０１）レジスタ１ｉと（３０２）レジスタ２ｉの前で、記号ビットが付加され、それは通常の２状態フリップフロップであり；
符号化にオールワン符号を使用し、２値デバイスを使用する場合、スクラッチングＱがｎ＝Ｑおよびｍ＝±１を使用し；
（３０１）レジスタ１ｉについては、オールワン符号化が（４０１）ビット１ｉ１、１ｉ２、…を含み；
（３０２）レジスタ２ｉについては、オールワン符号化が（４０２）ビット２ｉ１、２ｉ２…を含み；
（３０３）レジスタＫｉまたは２Ｋｉについては、オールワン符号化がＫｉ１、Ｋｉ２、…または２Ｋｉ１、２Ｋｉ２、…を含み；
１ｉ１、１ｉ２、…および２ｉ１、２ｉ２、…からＫｉ１、Ｋｉ２、…または２Ｋｉ１、２Ｋｉ２、…までのオールワン符号化全体において、任意のＱが組合せを形成するよう選ばれることを特徴とするシステム。  
【請求項１０】
請求項５に記載のシステムであって、ハイブリッド数字繰上げ方式の前記数字は、符号化されなくてもよく、あるいは、ハイブリッド数字繰上げ方式の数字で符号化されてもよく、あるいは、オールワン符号で符号化されてもよく、オールワン符号の符号化と復号は、固定符号長または可変符号長のいずれかを使用することができることを特徴とするシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
本発明の「デジタルエンジニアリング」は、特に「デジタル計算システムエンジニアリング」を指す。それは、四則演算原理のような計算法自体のデジタルエンジニアリングを実現する技術的解法に関する。「ツールを使用する数値計算」は歴史的に、手書きの計算、珠算、機械的計算、電気的計算、カウント計算などを含む。最近は、電気的デジタル計算、珠算および手書き計算だけが残っており、したがって、対応するデジタル計算システムエンジニアリングは３種類だけ含み、それらはデジタル計算機、そろばん、そして手書き計算にペンと紙を使用する数値計算システムエンジニアリングで、略して「手書き計算エンジニアリング」と呼ばれるものである。例えば、「二進コンピュータ」とは、二進素子、二進レジスタ、二進メモリ、二進演算処理部、二進コントローラ、二進コーダ、二進デコーダ、二進入力及び出力装置、がすべて、二進、二進数、及びそれに対応する原理によって支配される、ということを意味する。従って、前記「デジタルエンジニアリング」は、ディジット(数字)に関するものではなく、具体的な「エンジニアリング」である。
所謂、「デジタルエンジニアリング法」とは、上記「デジタルエンジニアリング」における、「デジット」、「デジタルフロー」、「デジタル変換」、「デジタル計算」、及び、「デジタル制御」、等、及び前記「デジタルエンジニアリング」における計算、制御及びフローのための対応の規則、を表す方法を意味する。例えば、「二進デジタルエンジニアリング法」とは、前記「デジタルエンジニアリング」における素子、コンポーネント、手段、等が、二進、二進数、及びそれに対応する原理によって支配される、ということを意味する。一方、前記対応の「デジタルエンジニアリング法」が適用される。従って、前記「デジタルエンジニアリング」は、「デジタル法」に関するものではなく、具体的な「エンジニアリング法」である。
そのような「デジタルエンジニアリング法」、特に、「計算」に関する特殊なコンテンツを、エンジニアリングにおいて一般的用語をそのまま使用することによって記載することは不便である。従って、理解を容易にするために、「デジタルエンジニアリング法」は、文字通り、数学において使用されるものに類似の式によって形式的に記載されるが、これらの用語は、その実体とコンテンツにおいて「デジタルエンジニアリング」に関連するのである。勿論、この書類のコンテンツは、数学にではなくエンジニアリングに関するものであり、又、それらは純粋に数学に関連するものではない。そのような記載は当該技術において公知である。本発明の出願書類において、そのような方法で「デジタルエンジニアリング法」を記載した後、エンジニアリングの具体的実施例において捕捉のために、エンジニアリングのいくつかの一般的用語が使用される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
現在のデジタルエンジニアリングの方法による四則演算において、第１に足し算はあまり満足できない。主な欠陥は計算の速度が遅いということである。引き算では、負を十分に働かせていないので、連続した引き算を行うことができない。特に、足し算と引き算を組み合わせた計算で、計算は単一のステップで済ませることができない。掛け算では、足し算の欠陥が拡大し、より重大になる。割り算でも、上記欠陥が存在する。要約すると、最小の数学的エンティティ（計算対象の数学的実体）、有理数エンティティ（計算対象の有理数実体）では、四則演算の状況は満足できない。直接的で明瞭な記載のために、ハイブリッド数字繰上げ方式と繰上げラインのデジタルエンジニアリング法は、キャリア(carrier)としてデジタルエンジニアリングにおける「手書き (written)計算エンジニアリング」を使用して説明され、それは、三つのタイプの「デジタル計算システマチックエンジニアリング」、即ち、コンピュータ、手書き計算(written calculation)そしてソロバン、の全てに適用可能である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
ハイブリッド数字繰上げ方式の数字は符号化されなくてもよく、あるいは、ハイブリッド数字繰上げ方式の数字で符号化されてもよく、あるいは、オールワン符号化と呼ばれている、オールワン符号で符号化されてもよい、つまり、ハイブリッド数字繰上げ方式の反復数の数字Ｓの各位は、最下位から上へ配置された｜Ｓ｜の数と、１によって対応され、残りの上の位は０とし、位の合計数はＱまたは（Ｑ−１）またはＱ／２または（Ｑ＋１）／２であり；
一方、Ｓの記号、つまり前記位の数字が正か負かを示す記号、が対応するオールワン符号で各位の記号として使用される（第３部の強化Ｑ進法とオールワン符号を参照）。ハイブリッド数字繰上げ方式の数字を符号化するためにオールワン符号が使用される場合、ｎ個の数字の加算は、ｎ個の数字の１または１−(後述する［数２］参照）の非反復配置にすぎず、それは「１の配列」と呼ばれ、オールワン符号の符号化と復号は、固定符号長または可変符号長のいずれかを使用することができる。
〔有利な効果〕
ハイブリッド数字繰上げ方式および繰上げライン方法のデジタルエンジニアリングの方法は、ハイブリッド繰上げ法ＨＪＦと呼ばれる。ここで、「デジタルエンジニアリング」とは、具体的には、現在においては、三つのタイプ、即ち、コンピュータ、手書き計算エンジニアリング、及びソロバン、のみを含む「デジタル計算のシステマチックエンジニアリング」を意味する。ここで、「ハイブリッド数字繰上げ方式」とは、「ハイブリッドＱ進法または強化Ｑ進法または部分Ｑ進法または対称Ｑ進法」を意味する。数進法に関する限り、前記HFJは下記の2つの面によって特長付けられるデジタルエンジニアリング法の分野において既にそのピークに達している。
（１）デジタルエンジニアリングの性能は大幅に改善されている。
I．計算速度は大幅に増大し、従来のデジタルエンジニアリング技術は、一般的なQ進法を使用して、「蓄積」による、「１層計算及び一次元計算」を行うのに対して、このデジタルエンジニアリング法は、ハイブリッド数字繰上げ方式およびハイブリッド繰上げ方法ＨＪＦを使用して「対応物スクラッチング」、「スクラッチングＱ」及び「蓄積」による計算を行い、これによって、「多層計算」と「多次元計算」が実現される。
II．従来のデジタルエンジニアリング法(コンピュータとソロバン)では、入出力数と共通 (common)十進数との間の変換は不便であるのに対して、このデジタルエンジニアリング法においては、Ｑ＝１０の時、それは共通十進数へ簡便に変換することが可能な十進数である。
III．従来のデジタルエンジニアリング法においては、負数は直接的に表すことが出来ないのに対して、このオリジナルなデジタルエンジニアリング法においてはそれらは直接表すことができる。
IV．従来のデジタルエンジニアリング法では減算は容易に行うことが出来ないのに対して、このデジタルエンジニアリング法は減算を使用せず、従って、計算が容易になる。
（２）デジタルエンジニアリング構造に於ける顕著な特徴
I．「対応物スクラッチングロジック」と「スクラッチングＱロジック」を使用する。
II．「オールワン符号化」を使用(それはコンピュータや手書き計算エンジニアリングにおいては使用することができない)。
III．従来のコンピュータ及び手書きエンジニアリング法では「一層計算」と「一次元計算」しか無く、「多層計算」と「多次元計算」の構造は無いのに対して、本発明のデジタルエンジニアリング法と手書き計算エンジニアリングは、「多層計算」と「多次元計算」の構造を有する(これは、ハイブリッド繰り上げ法HJFの構造」、「ハイブリッド繰り上げ構造」又は、単に「ＨＪＦ構造」と呼ばれる。)
IV．従来のデジタルエンジニアリング法は、「ネットワーク計算」の構造をもたないのに対して、本コンピュータデジタルエンジニアリング法は、「ネットワーク構造」を形成するための「レジスタ・ネットワーク」、「対応物スクラッチング・ネットワーク」、および「Ｑスクラッチング・ネットワーク」を有する。
V．従来のソロバンデジタルエンジニアリングは、「二進法繰り上げ方式と五進法繰り上げ方式との組み合わせ」の構造を使用するのに対して、本ソロバンデジタルエンジニアリングは、「ハイブリッド数字繰り上げ方式」の単一構造を使用する。
他方、更なる研究は、本発明が、デジタルエンジニアリング法の分野に於ける記数方式に於ける全ての達成結果をカバーしているものであることを示しており、そのような改善は、デジタルエンジニアリング法の分野において将来達成することは不可能である。
従って、一般に「発明の三つのＱシリーズ」と呼ばれるハイブリッド数字繰上げ方式と繰上げラインのデジタルエンジニアリング方法の技術的解決手段は、「デジタルエンジニアリング」のピークを達成したものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
コンピュータにおいて、計算対象の前記数字はハイブリッド数字繰上げ方式の数字で、Ｑは自然数である。それはオールワン符号で、またはハイブリッド数字繰上げ方式の数字で符号化されてもよく、符号化されなくてもよい。オールワン符号で符号化される場合、つまり、ハイブリッド数字繰上げ方式の数字Ｓの各位は、最下位から上へ配置された｜ｓ｜の数と、１によって対応され、残りの上の位は０とし、位の合計数はＱまたは（Ｑ−１）またはＱ／２または（Ｑ＋１）／２であり；
一方、Ｓの数字記号、つまり前記位の数字が正か負かを示す記号、が対応するオールワン符号で各位の記号として使用される。ハイブリッド数字繰上げ方式の数字を符号化する
ためにオールワン符号が使用される場合、ｎ個の数字の加算は、ｎ個の数字の１または１−の非反復配置にすぎず、それは「１の配列」と呼ばれ、オールワン符号の符号化と復号は、固定符号長または可変符号長のいずれかを使用することができる。本発明のコンピュータは固定符号長を使用する。オールワン符号で符号化する場合、Ｋ層または２Ｋ層演算装置内のアキュムレータを、結果となる合計数を特に格納するオールワン符号・シフトレジスタ、したがって「合計数レジスタ」とよばれるオールワン符号レジスタとして省略することができる。このとき「二次元計算」が採用される場合、それは「三次元始計算」と呼ばれ、対応する演算装置は「三次元演算装置」と呼ばれる。コンピュータで使用される要素はＰ値要素であり、Ｐは数字要素集合の基数であり、Ｐは１整数で、Ｐ＞１；
あるいは、２値要素３値要素が使用される。
理論的には、本発明によるハイブリッド数字繰り上げ方式と繰り上げラインのコンピュータにおけるＱ−進法コンピュータは、外部記憶、入出力端子(プログラムを含む)の点において既存の｛Ｑ｝コンピュータと全く同じである。
これまで、具体的名称、技術的指標、作用、用途範囲、設計法、下層論理演算装置、等によって本発明の明確で完全な技術的解決手段を構成した。それによって、本発明は、有効なものと判断可能である。対応の論理設計、ライン設計、チップ設計、電源供給設計、プロセス設計、外観設計、実験、等を実行するべく本発明の全体設計に応じて材料及びデバイスを購入することを含むコンピュータの製造の作業については、それらは当業者によって容易に実現可能である。
〔有利な作用効果〕
（１）ハイブリッド数字繰上げ方式および繰上げライン方法のコンピュータ技術解決手段において、前記ハイブリッド／強化技術解決手段は、既存のコンピュータを超え、具体的には、コンピュータの分野のビークに達した。
（１−１）ハイブリッド数字繰上げ方式のコンピュータの性能は大幅に改善された。
I．計算速度は大幅に増大し、従来のコンピュータ技術は共通Ｑ−進法を使用して「蓄積」によって「一層計算」と「一次元計算」とを行うのに対して、本コンピュータ技術は、ハイブリッド数字繰り上げ方式とハイブリッド繰り上げ法ＨＪＦを使用して「対応物スクラッチング」および「スクラッチングＱ」及び「蓄積」を行い、それによって「多層計算」と「多次元計算」とが実現される。
II．従来のデジタルエンジニアリング法(コンピュータとソロバン)では、入出力数と共通十進数との間の変換は不便であるのに対して、このデジタルエンジニアリング法においては、Ｑ＝１０の時、それは共通十進数への変換が簡便に可能な十進数である。
III．従来のデジタルエンジニアリング法においては、負数は直接的に表すことが出来ないのに対して、このオリジナルなデジタルエンジニアリング法においてはそれらは直接表すことができる。
IV．従来のデジタルエンジニアリング法では減算は容易に行うことが出来ないのに対して、このデジタルエンジニアリング法は減算を使用せず、従って、計算が容易になる。
一般的条件における概算推定では、新世代のコンピュータの計算速度は三次元計算と倍数係数Ｋ＝８が使用された場合、五倍増加する。Ｋが増加すれば、計算速度は更に増加するであろう。
（１−２）ハイブリッド繰り上げ方式のコンピュータに於ける顕著な特徴
I．「対応物スクラッチングロジック」と「スクラッチングＱロジック」を使用する。
II．「オールワン符号化」を使用(それはコンピュータや手書き計算エンジニアリングにおいては使用することができない)。
III．従来の技術では「一層計算」と「一次元計算」しか無く、「多層計算」と「多次元計算」の構造は無いのに対して、本コンピュータ技術は、「多層計算」と「多次元計算」の構造を有する(これは、ハイブリッド繰り上げ法ＨＪＦの構造」、「ハイブリッド繰り上げ構造」又は、単に「ＨＪＦ構造」とも呼ばれる。)
IV．従来のデジタルエンジニアリング法は、「ネットワーク計算」の構造をもたないのに対して、本コンピュータデジタルエンジニアリング法は、「ネットワーク構造」を形成するための「レジスタ・ネットワーク」、「対応物スクラッチング・ネットワーク」、および「Ｑスクラッチング・ネットワーク」を有する。
（１−３）ハイブリッド数字繰り上げ方式のコンピュータにおいて「オールワン符号化」を使用した場合、論理コントローラを既存の二値素子を使用して実現することが可能である。理論的には、内部及び外部記憶装置、入出力装置、コンソール、及び対応のプログラムは、既存のコンピュータのものと完全に同じものとすることができる。
（２）共通十進数への変換に関する限り、ハイブリッド数字方式及び繰り上げラインのコンピュータ技術解決構成におけるハイブリッド/強化/部分十進コンピュータは、既存のコンピュータよりも良好である。従来のコンピュータでは、入出力数と共通十進数との間の変換は不便であるのに対して、本コンピュータにおいては、Ｑ＝１０の時、それは共通十進数への変換が簡便に可能な十進数である。従って、ハイブリッド/強化/部分十進コンピュータは、既存のコンピュータを凌駕し、コンピュータの分野に於けるビークに達している。
（３）「多値ロジック」の分野に関する限り、特に、「値要素組」Ｚ＝{-1, 0, 1}の多値ロジックにおける大きなブレークスルーがある場合、前記ハイブリッド繰り上げ方式及び繰り上げラインのコンピュータ技術解決構成の前記ハイブリッド/強化/部分十進コンピュータ(例え対称三進式コンピュータであったとしても)は、既存のコンピュータよりも良好でありそれらは、既存のコンピュータを凌駕し、コンピュータの分野に於けるビークに達している。
（４）将来使用されるかもしれない、実用的な、安定した超高速三値装置(例えば、Quanta Computer)に関する限り、前記ハイブリッド繰り上げ方式及び繰り上げラインのコンピュータ技術解決構成の前記ハイブリッド/強化/部分十進コンピュータ(例え対称三進式コンピュータであったとしても)は、既存のコンピュータよりも良好でありそれらは、既存のコンピュータを凌駕し、コンピュータの分野に於けるビークに達している。 
更なる研究は、本発明が、デジタルエンジニアリング法の分野に於ける記数方式に於ける全ての達成結果をカバーしているものであることを示しており、そのような改善は、デジタルエンジニアリング法の分野において将来達成することは不可能である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
〔好適実施例〕
第１部  ハイブリッド数字繰上げ方式および繰上げラインのデジタルエンジニアリングの方法
(1. 繰上げラインの方法; 2. ハイブリッド数字繰り上げ方式と繰り上げライン; 3. ハイブリッド繰り上げ法ＨＪＦとハイブリッド十進｛十＊｝／強化十進｛十△｝／部分十進  ｛十’｝; 4. ハイブリッド十進｛十＊｝／強化十進｛十△｝／部分十進｛十’｝と共通十進｛十｝との間の関係; 5. 結論)
本発明は、「パイオニア発明」であり、その内容の大半は完全に新しく、これまで発表されたことがないものである。直接的で明瞭な記載のために、本発明の説明の好適実施例の最初の部分において、ハイブリッド数字繰上げ方式と繰上げラインのデジタルエンジニアリング法は、キャリア(carrier)としてデジタルエンジニアリングにおける「手書き (written)計算エンジニアリング」を使用して説明され、それは、三つのタイプの「デジタル計算システマチックエンジニアリング」、即ち、コンピュータ、手書き計算(written calculation)そしてソロバン、の全てに適用可能である。前記デジタルエンジニアリング法は、対応のデジタルエンジニアリング発明において、非常に明瞭で完全に、「デジタルフロー」、「デジタル変換」、「デジタル演算」及び「デジタル制御」を記載してきた。前記デジタルエンジニアリング法が基礎であり、本発明の第２の部分のガイドとなる。従って、先ず、前記デジタルエンジニアリング法になじむことが必要である。
１．《繰上げラインの方法》
１．１  繰上がりと《繰上げラインの方法》
コンピュータの数値計算で、計算速度を上げる鍵の１つは「繰上がり」である。繰上がりの取得および格納と、計算への繰上げの参加は重要である。「繰上がり」は「速度」を求めて競争している。手書きの計算で、それは直接「誤り率」に影響する。この部では、例として手書き計算エンジニアリングを挙げる。いわゆる《繰上げラインの方法》は、計算プロセス時に、生じた繰上がりが、「位ごとの和」の数字の位置と等しく、計算に参加する位置に格納され、「位ごとの和」とともに計算に参加するといった方法である。一般に、同じ計算層の２つの数字が加えられる場合、異なる位の繰上がりは「繰上げライン」と呼ばれるラインに配置される。（「計算層」の概念は次のセクションで説明する）。一例は以下のとおりである：
２つの普通の十進数が加算され、加算式を
「式３：１２３４５６＋３４５６７８＝４６９１３４」と仮定する。
一の位の計算は（６＋８）＝１４である。また、その繰上がり１は、次のラインの上の位に書かれ、それが繰り返される。２つの数字が式で加えられる場合、繰上がりを考慮に入れない各位の合計は、
【数１】
2008519337.tif 000001
と呼ばれ、その和は「位ごとの和」と呼ばれる。また、位ごとの和のデータ線は「（＋）ライン」と呼ばれる。（＋）ラインと繰上げラインは「計算層」を構成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
３．《ハイブリッド繰上げ方法ＨＪＦ》を用いた四則演算
有理数の計算を行なうためにハイブリッド数字繰上げ方式と《ハイブリッド繰上げライン》を用いる方法は《ハイブリッド数字繰上げ方式およびハイブリッド繰上げライン》、略して《ハイブリッド繰上げ方法ＨＪＦ》と呼ばれる。ハイブリッドＱ進および《繰上げライン法》を用いて有理数の計算を実行する方法は、《ハイブリッドＱ進および繰上げラインの方法》または誤解が生じなければ《ハイブリッド繰上げ法ＨＪＦ》と命名されている。足し算と引き算の計算にＫ個の普通Ｑ進数が参加すると仮定すると、Ｋは２以上の整数で、Ｑは自然数である。Ｋは重係数(multiple coefficient)と呼ばれる。これらの普通Ｑ進数の正および負の記号が、対応する数字の各位に割り当てられ、したがって、ハイブリッドＱ進法が形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
強化Ｑ進および《繰上げライン法》を用いて有理数の計算を実行する方法は、《強化Ｑ進および繰上げラインの方法》、略して《強化繰上げ法ＺＪＦ》と命名されている。足し
算と引き算の計算にＫ個の普通Ｑ進数が参加し、Ｋは２以上の整数で、Ｑは自然数であると仮定する。Ｋは重係数(multiple coefficient)と呼ばれる。これらのすべての数字がＫまたは２Ｋ個の強化Ｑ進数に変換される。  
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
ハイブリッド数字繰上げ方式および繰上げラインのデジタルエンジニアリング方法を使用するコンピュータも、ハイブリッド数字繰上げ方式および繰上げラインのコンピュータと呼ばれる。それは、又、ハイブリッド数字繰り上げ方式のコンピュータとも呼ばれる。本発明は、更に、前記「ハイブリッド数字繰上げ方式および繰上げラインのコンピュータ」の製品の一般的設計にも関連し、それは「数字」に関連するハードウエアの設計と処理の方法に、具体的な目的(計算)のために使用される。従って、本発明は、「....の方法」に属する。一般に、本発明は、「方法」の発明であり、従って、この部ではそれに対応する「処理条件と工程」そして「数字の流れ」について記載し、「ハイブリッド数字繰上げ方式」の数字を使用し「ハイブリッド数字繰上げ方式および繰上げラインの方法」によって計算を行なう。
本出願の第1部に関連する「デジタルフロー」、「デジタル変換」、「デジタル処理」、及び「デジタル制御」は、この部のコンピュータの「デジタルフロー」、「デジタル変換」、「デジタル処理」、及び「デジタル制御」である。したがって、それらについてここで繰り返す必要はない。この部では、更に、捕捉を行うためにエンジニアリングにおける一般的な用語を使用する。より明瞭でより完全な説明を行うために、この部ではハイブリッド数字繰上げ方式および繰上げラインの方法を四つの階層に分割する。第1階層はコンピュータの一般的論理ブロック図、第2階層は、コンピュータの処理と制御の論理ブロック図、第3階層はコンピュータの演算処理部の論理ブロック図であり、第4階層は前記コンピュータの演算処理部の底層の論理ブロック図である。各階層の構造的特徴、処理モード及び処理プロセスを、ブロック図を参照して説明する。特に、各階層の「デジタルフロー」、「デジタル変換」、「デジタル処理」、及び「デジタル制御」を説明する。
本発明のハイブリッド数字繰上げ方式は、主としてコンピュータのＣＰＵ、特に、その演算処理部において、一般的な繰上げ方式の既存のコンピュータと異なる。前記演算処理部は、算術計算と論理計算とを含む。本発明は、算術計算のみに関する。従って、ハイブリッド数字繰上げ方式のコンピュータのＣＰＵ、特に、演算処理部が主として説明される。本発明の説明は、主としてこの演算処理部を以下のとおり説明する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
図３は、Ｋ層または２Ｋ層演算装置のｉ番目の位の論理回路図で、ｉは序数である。ハ
イブリッド数字繰上げ方式の数字の計算は既に述べた解法の1つを使用することができるが、本発明のコンピュータでは例として解法２を使用する。（１）共通Ｑ進数数字は符号化、又は、ハイブリッド数字繰上げ方式の数字へ変換され、ハイブリッド数字繰上げ方式の数字は「オール・ワン符号」に符号化される、（２）「オール・ワン符号」計算(「対応物スクラッチング」、「スクラッチングＱ」、「蓄積」)、（３）「オール・ワン符号」をハイブリッド数字繰上げ方式の数字に復号化、又は、共通Ｑ進数数字に変換する。「Ｋ層または２Ｋ層演算装置」２０２は、３０４アキュムレータΣｉ、レジスタ・ネットワーク３１１、対応物スクラッチング・ネットワーク３１２およびＱスクラッチング・ネットワーク３１３からなり、ｉは序数である。計算機、特にコンピュータの演算装置で使用される場合、デジタルエンジニアリング方法は既に述べた第１、第２または第３プロセスを使用することができ、ここでは第３プロセスが使用される、ここで
ステップ１：  Ｋ個の普通Ｑ進数字が足し算と引き算に参加し、Ｋは整数でＫ≧２であり、Ｑは自然数であると仮定すると、これらの数字がハイブリッド繰上げ方式のＫまたは２Ｋ個の数字に変換される；
ステップ２：  所謂「二次元計算」が使用される。即ち、Ｋまたは２Ｋ個の数字の各位において同時に計算が行われ、他方、各位においてその和が０であるｎ数字に対して「対応物スクラッチング」が行われる。ここで、ｎは整数であり、ｎ≧２である、
ステップ３：  所謂「二次元計算」が使用される。即ち、Ｋまたは２Ｋ個の数字の各位において同時に計算が行われ、他方、各位においてその和が０であるｎ数字に対して「対応物スクラッチング」が行われる。ここで、ｎは整数であり、ｎ≧２である、得られた「ハイブリッド数字繰上げ」を次の計算層の、空の位、又は任意のデータ行の隣接する高位に格納する、
ステップ４：  所謂「二次元計算」が使用される。即ち、Ｋまたは２Ｋ個の数字の各位において同時に計算が行われ、他方、各位のその他の数字が「蓄積」される、又は、それらは、次の計算層に移動される。前記蓄積は多重（２以上）数字蓄積である。２つの数字の共通「蓄積」が使用される場合、逐次シリアル蓄積が行われる。
ステップ５：  次の計算層で、前のステップ２、３および４で述べたような和を求める計算が、前記「位ごとの和」数字と「繰上がり」数字に対して行なわれ；計算層の計算の後に１つの数字だけが得られるまで、この処理が繰り返され；ハイブリッド数字繰上げ方式での計算によって最後に得られた和の数が、Ｋ個の普通Ｑ進数字の足し算と引き算の結果そのものである。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１６１
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１６２
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１６３
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１６４
【補正方法】削除
【補正の内容】
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１６５
【補正方法】削除
【補正の内容】
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１６６
【補正方法】削除
【補正の内容】