【手続補正書】
【提出日】平成18年11月20日(2006.11.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行方向にＮ（Ｎは自然数）個、列方向にＬ（Ｌは自然数）個配置され、各メモリセルブロックがＭ（Ｍは自然数）個のメモリセルを有する複数のメモリセルブロックと、複数のワード線と、複数の第１のコントロールゲート線と、複数のビット線とを有し、
前記複数のメモリセルの各々は、不揮発性メモリ素子と、ワード線スイッチとを含み、前記不揮発性メモリ素子の一端と前記ワード線スイッチの一端が接続され、
前記複数のワード線の各々は、前記複数のメモリセルのうちの行方向に配列されたＮ個のメモリセルブロックのメモリセルの前記ワード線スイッチのゲート電極を共通接続し、
前記複数のビット線の各々は、前記複数のメモリセルのうちの列方向に配列されたＬ個のメモリセルの前記ワード線スイッチの他端を共通接続し、
前記複数の第１のコントロールゲート線の各々は、各メモリセルブロック内の前記Ｍ個のメモリセルの前記不揮発性メモリ素子のコントロールゲート電極を共通接続するように各メモリセルブロックに配置され、
選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックのメモリセルに接続されたワード線にワード線用書き込み電圧を印加して、前記選択されたメモリセルブロックのメモリセルの前記ワード線スイッチをＯＮにし、
前記選択されたメモリセルブロックのメモリセルに接続されたビット線にビット線用書き込み電圧を印加し、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線にコントロールゲート線用書き込み電圧を印加することを特徴とする不揮発性記憶装置。
【請求項２】
請求項１において、
複数のビット線選択信号を出力するＹデコーダと、
前記複数のビット線選択信号の各々によってＯＮ／ＯＦＦの制御がされるＭ×Ｎ個のビット線スイッチとを有し、
行方向に配列されたＮ個のメモリセルブロックの各々には、Ｍ本のビット線が接続され、
前記Ｍ本のビット線に対応するＭ個のビット線スイッチの各々は、その一端が前記Ｍ本のビット線の各々に接続され、その他端がＭ本のデータバスの各信号線に接続され、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記データバスの各信号線には、前記ビット線用書き込み電圧又はビット線用非選択電圧が供給され、
前記Ｙデコーダは、前記選択されたメモリセルブロックのメモリセルに接続されたビット線に接続されたビット線スイッチを制御するための前記ビット線選択信号をアクティブに設定して前記選択されたメモリセルブロックに対応する前記Ｍ本のビット線に接続されたビット線スイッチをＯＮにし、
前記データバスの各信号線に印加された電圧を前記選択されたメモリセルブロックに対応する前記Ｍ本のビット線の各々に供給することで、前記選択されたメモリセルブロックのメモリセルに接続されたビット線に前記ビット線用書き込み電圧又は前記ビット線用非選択電圧を印加することを特徴とする不揮発性記憶装置。
【請求項３】
請求項２において、
複数の第２のコントロールゲート線を有し、
前記複数のメモリセルブロックの各々に配置された第１のコントロールゲート線の一端には第１のコントロールゲートスイッチの一端が接続され、
前記複数の第２のコントロールゲート線の各々は、列方向に配列されたＬ個のメモリセルブロックの各々に接続された前記第１のコントロールゲートスイッチの他端を共通接続し、
前記第１のコントロールゲートスイッチのＯＮ／ＯＦＦは、ワード線によって制御され、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチと接続する第２のコントロールゲート線に前記コントロールゲート線用書き込み電圧を印加し、
前記複数の第２のコントロールゲート線のうち、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチとは接続されない第２のコントロールゲート線には、コントロールゲート線用非選択電圧を印加し、
前記選択されたメモリセルブロックに接続されたワード線に前記ワード線用書き込み電圧を印加して、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチをＯＮにし、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に前記コントロールゲート線用書き込み電圧を供給することを特徴とする不揮発性記憶装置。
【請求項４】
請求項３において、
前記複数の第２のコントロールゲート線の各々は、前記ビット線選択信号に基づいて前記コントロールゲート用書き込み電圧が供給され、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
アクティブに設定された前記ビット線選択信号に基づいて、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチに接続する第２のコントロールゲート線に前記コントロールゲート線用書き込み電圧が印加され、
前記複数の第２のコントロールゲート線のうち、前記選択されたメモリセルブロックに対応する第１のコントロールゲートスイッチに接続されない第２のコントロールゲート線は、ノンアクティブに設定された前記ビット線選択信号に基づいて、前記コントロールゲート線用非選択電圧が印加されることを特徴とする不揮発性記憶装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記複数の第１のコントロールゲート線の各々には、ワード線によってＯＮ／ＯＦＦが制御される第２のコントロールゲートスイッチの一端が接続され、
前記第２のコントロールゲートスイッチの他端は接地され、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第２のコントロールゲートスイッチがＯＦＦに設定され、
前記複数のワード線のうち、前記選択されたメモリセルブロックが接続されていないワード線にはワード線用非選択電圧が印加され、前記ワード線用非選択電圧が印加されたワード線と接続するメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第２のコントロールゲートスイッチがＯＮに設定されることで、前記複数のメモリセルブロックのうち、前記選択されたメモリセルブロックの行と異なる行に配置されたメモリセルブロック内に配置された第１のコントロールゲート線が接地されることを特徴とする不揮発性記憶装置。
【請求項６】
行方向にＮ（Ｎは自然数）個、列方向にＬ（Ｌは自然数）個配置され、各メモリセルブロックがＭ（Ｍは自然数）個のメモリセルを有する複数のメモリセルブロックと、不揮発性メモリ素子の一端とワード線スイッチの一端が接続されて構成された複数のメモリセルのうち行方向に配列されたＭ×Ｎ個のメモリセルのワード線スイッチのゲート電極を共通接続する複数のワード線と、各メモリセルブロック内の前記Ｍ個のメモリセルの前記不揮発性メモリ素子のコントロールゲート電極を共通接続する複数の第１のコントロールゲート線と、列方向に配列されたＬ個のメモリセルの前記ワード線スイッチの他端を共通接続し複数のビット線とを有する不揮発性記憶装置のデータ書き込み方法であって、
選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックのメモリセルに接続されたワード線にワード線用書き込み電圧を印加して、前記選択されたメモリセルブロックのメモリセルのワード線スイッチをＯＮにし、
前記選択されたメモリセルブロックのメモリセルに接続されたビット線にビット線用書き込み電圧を印加し、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線にコントロールゲート線用書き込み電圧を印加することを特徴とする不揮発性記憶装置のデータ書き込み方法。
【請求項７】
請求項６において、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
一端がＭ本のビット線の各々と接続されるＭ個のビット線スイッチの他端が接続されたデータバスの各信号線に、前記ビット線用書き込み電圧又はビット線用非選択電圧を供給し、
前記選択されたメモリセルブロックのメモリセルに接続されたビット線に接続されたビット線スイッチを制御するためのビット線選択信号をアクティブに設定して前記選択されたメモリセルブロックに対応するＭ本のビット線に接続されたビット線スイッチをＯＮにし、
前記データバスの各信号線に印加された電圧を前記選択されたメモリセルブロックに対応する前記Ｍ本のビット線の各々に供給することで、前記選択されたメモリセルブロックのメモリセルに接続されたビット線に前記ビット線用書き込み電圧又は前記ビット線用非選択電圧を印加することを特徴とする不揮発性記憶装置のデータ書き込み方法。
【請求項８】
請求項７において、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチと接続する第２のコントロールゲート線に前記コントロールゲート線用書き込み電圧を印加し、
前記複数の第２のコントロールゲート線のうち、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチとは接続されない第２のコントロールゲート線には、コントロールゲート線用非選択電圧を印加し、
前記選択されたメモリセルブロックに接続されたワード線に前記ワード線用書き込み電圧を印加して、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチをＯＮにし、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に前記コントロールゲート線用書き込み電圧を供給することを特徴とする不揮発性記憶装置のデータ書き込み方法。
【請求項９】
請求項８において、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
アクティブに設定された前記ビット線選択信号に基づいて、前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第１のコントロールゲートスイッチに接続する第２のコントロールゲート線に前記コントロールゲート線用書き込み電圧を印加し、
前記複数の第２のコントロールゲート線のうち、前記選択されたメモリセルブロックに対応する第１のコントロールゲートスイッチに接続されない第２のコントロールゲート線に、ノンアクティブに設定された前記ビット線選択信号に基づいて、前記コントロールゲート線用非選択電圧を印加することを特徴とする不揮発性記憶装置のデータ書き込み方法。
【請求項１０】
請求項６乃至９のいずれかにおいて、
前記選択されたメモリセルブロックのメモリセルにデータの書き込みを行う際には、
前記選択されたメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第２のコントロールゲートスイッチをＯＦＦに設定し、
前記複数のワード線のうち、前記選択されたメモリセルブロックが接続されていないワード線にワード線用非選択電圧を印加し、前記ワード線用非選択電圧が印加されたワード線と接続するメモリセルブロックに配置された第１のコントロールゲート線に接続された前記第２のコントロールゲートスイッチをＯＮに設定することで、前記複数のメモリセルブロックのうち、前記選択されたメモリセルブロックの行と異なる行に配置されたメモリセルブロック内に配置された第１のコントロールゲート線を接地することを特徴とする不揮発性記憶装置のデータ書き込み方法。