【誤訳訂正書】
【提出日】平成20年8月15日(2008.8.15)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
プロセッサモジュールであって、
プログラマブルアレイを含む少なくとも第１の集積回路ダイ要素と、
前記第１の集積回路ダイ要素の前記プログラマブルアレイに積み重ねられかつ電気的に結合される少なくとも第２の集積回路ダイ要素とを含み、
前記第１および第２の集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるある数のコンタクト点によって直接電気的に結合され、前記コンタクト点は前記ダイ要素を厚み方向に貫通する、プロセッサモジュール。
【請求項２】
前記第１および第２の集積回路ダイ要素の前記プログラマブルアレイおよび前記プロセッサにそれぞれ積み重ねられかつ電気的に結合されるメモリを含む少なくとも第３の集積回路ダイ要素をさらに含み、前記第１、第２および第３の集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるいくつかのコンタクト点によって直接電気的に結合され、前記コンタクト点は前記ダイ要素を厚み方向に貫通する、請求項１に記載のプロセッサモジュール。
【請求項３】
前記第１の集積回路ダイ要素の前記プログラマブルアレイはＦＰＧＡを含む、請求項１または２のいずれかに記載のプロセッサモジュール。
【請求項４】
前記第２の集積回路ダイ要素の前記プロセッサはマイクロプロセッサを含む、請求項１または２のいずれかに記載のプロセッサモジュール。
【請求項５】
前記第１および第２の集積回路ダイ要素の１つまたは複数はメモリを含む、請求項１または２のいずれかに記載のプロセッサモジュール。
【請求項６】
前記第３の集積回路ダイ要素はメモリを含む、請求項２または５のいずれかに記載のプロセッサモジュール。
【請求項７】
前記プログラマブルアレイは、処理要素として再構成可能である、請求項１または２のいずれかに記載のプロセッサモジュール。
【請求項８】
前記ダイ要素は、前記コンタクト点が前記ダイ要素を厚み方向に貫通するまで薄くされる、請求項１または２のいずれかに記載のプロセッサモジュール。
【請求項９】
プロセッサモジュールは、これもプロセッサおよびメモリを有する再構成可能なコンピュータシステムの構成部品である、請求項１から８のいずれかに記載のプロセッサモジュール。
【請求項１０】
プログラマブルアレイモジュールであって、
処理要素としてプログラム可能であるフィールドプログラマブルゲートアレイを含む少なくとも第１の集積回路ダイ要素と、
前記第１の集積回路ダイ要素の前記フィールドプログラマブルゲートアレイに積み重ねられかつ直接電気的に結合されるメモリアレイを含む少なくとも第２の集積回路ダイ要素とを含み、前記メモリアレイは、前記処理要素への外部メモリ参照を加速するように機能し、
前記第１および第２の集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるいくつかのコンタクト点によって結合され、前記コンタクト点は前記ダイ要素を厚み方向に貫通する、プログラマブルアレイモジュール。
【請求項１１】
前記メモリアレイは、前記フィールドプログラマブルゲートアレイの、処理要素としての再構成を加速するように機能する、請求項１０に記載のプログラマブルアレイモジュール。
【請求項１２】
前記メモリアレイは、前記処理要素のためのブロックメモリとして機能する、請求項１０に記載のプログラマブルアレイモジュール。
【請求項１３】
前記コンタクト点は、前記フィールドプログラマブルゲートアレイから前記少なくとも第２の集積回路ダイ要素へとテスト刺激を与えるようにさらに機能する、請求項１０に記載のプログラマブルアレイモジュール。
【請求項１４】
再構成可能なプロセッサモジュールであって、
プログラマブルアレイを含む少なくとも第１の集積回路ダイ要素と、
前記第１の集積回路ダイ要素の前記プログラマブルアレイに積み重ねられかつ直接電気的に結合されるプロセッサを含む少なくとも第２の集積回路ダイ要素と、
前記第１および第２の集積回路ダイ要素の前記プログラマブルアレイおよび前記プロセッサにそれぞれ積み重ねられかつ直接電気的に結合されるメモリを含む少なくとも第３の集積回路ダイ要素とを含み、
前記第１、第２および第３の集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるいくつかのコンタクト点によって電気的に結合され、前記コンタクト点は前記ダイ要素を厚み方向に貫通する、再構成可能なプロセッサモジュール。
【請求項１５】
前記プロセッサおよび前記プログラマブルアレイは、それらの間でデータを共有するように動作する、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項１６】
前記メモリは少なくともデータを一時的に記憶するように動作する、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項１７】
前記第１の集積回路ダイ要素の前記プログラマブルアレイはＦＰＧＡを含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項１８】
前記第２の集積回路ダイ要素の前記プロセッサはマイクロプロセッサを含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項１９】
前記第３の集積回路ダイ要素の前記メモリはメモリアレイを含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２０】
前記第１および第２の集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるいくつかのコンタクト点によって結合される、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２１】
前記第３の集積回路ダイ要素は別のフィールドプログラマブルゲートアレイを含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２２】
前記第３の集積回路ダイ要素は入出力コントローラを含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２３】
プログラマブルアレイを１つのクロックサイクル内で再構成するための手段をさらに含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２４】
再構成する手段は広い構成データポートを含む、請求項２３に記載の再構成可能なプロセッサモジュール。
【請求項２５】
前記プログラマブルアレイは、処理要素として構成可能である、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２６】
前記ダイ要素は、前記コンタクト点が前記ダイ要素を厚み方向に貫通するまで薄くされる、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２７】
前記第１の集積回路ダイ要素は複数の構成論理セルをさらに含む、請求項１４に記載の再構成可能なプロセッサモジュール。
【請求項２８】
複数の構成論理セルを１つのクロックサイクル内で更新するための手段をさらに含む、請求項２７に記載の再構成可能なプロセッサモジュール。
【請求項２９】
プロセッサモジュールであって、
処理要素として構成可能であるプログラマブルアレイを含む少なくとも１つのフィールドプログラマブルゲートアレイ集積回路ダイ要素と、
前記少なくとも１つのフィールドプログラマブルゲートアレイ集積回路ダイ要素の前記プログラマブルアレイに積み重ねられかつ直接電気的に結合される少なくとも１つのマイクロプロセッサ集積回路ダイ要素とを含み、
前記少なくとも１つのフィールドプログラマブルゲートアレイ集積回路ダイ要素および前記少なくとも１つのマイクロプロセッサ集積回路ダイ要素は、前記ダイ要素の表面にわたって分散されるいくつかのコンタクト点によって電気的に結合され、前記コンタクト点は前記ダイ要素を厚み方向に貫通する、プロセッサモジュール。
【請求項３０】
マイクロプロセッサとフィールドプログラマブルゲートアレイとの間で共有されるデータは加速される、請求項２９に記載のプロセッサモジュール。
【請求項３１】
前記少なくとも１つのフィールドプログラマブルゲートアレイ集積回路ダイ要素または前記少なくとも１つのマイクロプロセッサ集積回路ダイ要素に積み重ねられかつ電気的に結合される少なくとも１つのメモリ集積回路ダイ要素をさらに含む、請求項２９に記載のプロセッサモジュール。
【請求項３２】
前記ダイ要素は、前記コンタクト点が前記ダイ要素を厚み方向に貫通するまで薄くされる、請求項２９に記載のプロセッサモジュール。
【請求項３３】
少なくとも１つのフィールドプログラマブルゲートアレイ集積回路ダイ要素は、製造中およびモジュールのパッケージングの完了前に少なくとも１つのマイクロプロセッサ集積回路ダイ要素にテスト刺激を与えるように構成される、請求項２９に記載のプロセッサモジュール。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００８
【訂正方法】変更
【訂正の内容】
【０００８】
カリフォルニア州サニーヴェールのTru-Si Technologies（http://www.trusi.com）は、メタルコンタクトがウェハを厚み方向に貫通することができるまで半導体ウェハを薄くし、ＢＧＡパッケージのように裏側に小さな隆起を作るプロセスを開発している。この種の技術をマイクロプロセッサ、キャッシュメモリおよびＦＰＧＡウェハの製造で使用することによって、３つすべてのダイ、またはそれらの２つ以上の組合せを単一の非常に小型の構造に組立てることができて有利であり、上述の既存の再構成可能な技術に見られる列挙した既知の困難の各々を排除するかまたは緩和することができる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
ここで特に開示されるのは、ベアダイ要素を積み重ねかつ相互接続することによって構成される再構成可能性を備えたプロセッサモジュールである。ここに開示されるある特定の実施例では、再構成可能性を備えたプロセッサモジュールは、ダイを厚み方向に貫通するコンタクトを使用し、薄くされたダイ要素を積み重ねかつ相互接続することで構成することができる。開示されるように、そのようなプロセッサモジュールは、積み重ねられて単一のブロックにされたマイクロプロセッサ、メモリおよびＦＰＧＡダイを含んでもよい。