【手続補正書】
【提出日】平成20年6月13日(2008.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の入力と第２の入力を有し、かつカレントミラー回路を駆動する出力を有する第１の増幅器を備える電圧回路であって、前記カレントミラー回路からの出力は前記増幅器の前記第１の入力および第２の入力にそれぞれ結合された第１のｎ型バイポーラトランジスタおよび第２のｎ型バイポーラトランジスタを駆動し、前記増幅器が前記第１のトランジスタのベースおよびコレクタを同じ電位に保つように前記第１のｎ型トランジスタのベースは前記増幅器の前記第２の入力に結合され、さらに前記第１のｎ型トランジスタのコレクタは前記増幅器の前記第１の入力に結合されており、前記第２のｎ型トランジスタはダイオード構成で設けられており、さらに、前記第１のｎ型トランジスタおよび第２のｎ型トランジスタは、前記第１のｎ型トランジスタと前記第２のｎ型トランジスタのベース−エミッタ電圧の差が前記第２のｎ型トランジスタに結合された負荷抵抗の両端間に発生することができるように、異なる電流密度で動作するように構成されており、ベース−エミッタ電圧の前記差はＰＴＡＴ電圧であり、前記回路はさらに、第１のｐ型トランジスタおよび第２のｐ型バイポーラトランジスタを備え、前記第１のｐ型トランジスタは、前記増幅器の出力ノードと前記増幅器の反転入力との間にフィードバック構成で設けられ、前記第２のｐ型トランジスタは、ベースおよびコレクタが前記抵抗器を介して前記第２のｎ型トランジスタに共通に結合されたダイオード構成で設けられ、前記第１のｐ型トランジスタのベースは、前記第１のｎ型トランジスタのベースおよび前記増幅器の反転入力に結合され、前記第１のｐ型トランジスタのコレクタは、前記第１のｎ型トランジスタのコレクタおよび前記増幅器の非反転入力に結合され、前記第１のｐ型トランジスタと前記第１のｎ型トランジスタの構成は、前項増幅器により実現される増幅の前の前記信号の前増幅を実現することを特徴とする電圧回路。
【請求項２】
前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のｎ型トランジスタに結合され、前記スレーブトランジスタは前記第１のｎ型トランジスタに結合され、前記マスタトランジスタは前記第２のｐ型トランジスタであり前記スレーブトランジスタは前記第２のｐ型トランジスタであることを特徴とする請求項１に記載の回路。
【請求項３】
前記スレーブトランジスタおよび第１のトランジスタは、増幅器の第１段を形成していることを特徴とする請求項２に記載の回路。
【請求項４】
前記負荷抵抗は、前記第１のｎ型トランジスタのベースと前記第２のｎ型トランジスタのコレクタの間に直列に設けられていることを特徴とする請求項１に記載の回路。
【請求項５】
前記第１のｎ型トランジスタのベースは、前記第２のｎ型トランジスタのコレクタに直接結合され、前記負荷抵抗は、前記第２のｎ型トランジスタのエミッタと前記第１のｎ型トランジスタのエミッタの間に直列に設けられていることを特徴とする請求項１に記載の回路。
【請求項６】
前記第１のｎ型トランジスタおよび第２のｎ型トランジスタのエミッタは、両方とも、第２の負荷抵抗を介して接地に結合されていることを特徴とする請求項１に記載の回路。
【請求項７】
前記第１のｎ型トランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって前記ＰＴＡＴ電圧と組み合わされて前記増幅器の出力に電圧基準を与えることを特徴とする請求項２に記載の回路。
【請求項８】
前記第１のｎ型トランジスタおよび第２のｎ型トランジスタのエミッタは、両方とも、第２の負荷抵抗を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の負荷抵抗を備え、前記第３の負荷抵抗は、前記第１のｎ型トランジスタおよび第２のｎ型トランジスタのエミッタに結合されており、それによって、前記第２の負荷抵抗および第３の負荷抵抗の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項７に記載の回路。
【請求項９】
前記ＣＴＡＴ電流は、第２の組のカレントミラー回路によってミラーされ、前記第２の組のカレントミラー回路はマスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の負荷抵抗の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の負荷抵抗は前記スレーブトランジスタに結合されていることを特徴とする請求項７に記載の回路。
【請求項１０】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項９に記載の回路。
【請求項１１】
第４の負荷抵抗をさらに備え、前記第４の負荷抵抗は、前記増幅器の出力と前記第１のｎ型トランジスタと第２のｎ型トランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の負荷抵抗を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項９に記載の回路。
【請求項１２】
前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項２に記載の回路。
【請求項１３】
第１の入力と第２の入力を有し、かつ前記第１の入力および第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを有する第１の増幅器を備える電圧回路であって、前記第１のトランジスタは、前記増幅器が前記第１のトランジスタのベースノードとコレクタノードを同じ電位に保つように前記増幅器の前記第２の入力にさらに結合されており、前記第２のトランジスタは、前記２つのトランジスタのベース−エミッタ電圧の差が負荷の両端間に発生することができるように、前記第１のトランジスタの電流密度と比べてより高い電流密度で動作可能であり、さらに、前記回路は、前記増幅器の出力と前記第１のトランジスタおよび第２のトランジスタとの間のフィードバック経路に設けられたカレントミラー回路を備えるようにさらに構成されており、前記カレントミラーは、前記トランジスタの各々のベース−コレクタ電圧が最小限になるように前記第１のトランジスタおよび第２のトランジスタにベース電流を供給するように構成され、それによってアーリ効果を軽減させ、前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のトランジスタに結合され、前記スレーブトランジスタは前記第１のトランジスタに結合され、前記スレーブトランジスタおよび第１のトランジスタは、増幅器の第１段を形成するように構成されていることを特徴とする電圧回路。
【請求項１４】
前記マスタトランジスタおよびスレーブトランジスタは、ｐ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｎ型トランジスタとして設けられていることを特徴とする請求項１３に記載の回路。
【請求項１５】
前記マスタトランジスタおよびスレーブトランジスタは、ｎ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｐ型トランジスタとして設けられていることを特徴とする請求項１４に記載の回路。
【請求項１６】
前記負荷は、前記第１のトランジスタのベースと前記第２のトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項１３に記載の回路。
【請求項１７】
前記第１のトランジスタのベースは、前記第２のトランジスタのコレクタに直接結合され、前記負荷は、前記第２のトランジスタのエミッタと前記第１のトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項１３に記載の回路。
【請求項１８】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷を介して接地に結合されていることを特徴とする請求項１３に記載の回路。
【請求項１９】
前記第１のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記２つのトランジスタのベース−エミッタ電圧の差によってもたらされ前記負荷の両端間に発生したＰＴＡＴ電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項１４に記載の回路。
【請求項２０】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の負荷を備え、前記第３の負荷は、前記第１のトランジスタおよび第２のトランジスタのエミッタに結合されており、それによって、前記第２の負荷および第３の負荷の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項１９に記載の回路。
【請求項２１】
前記ＣＴＡＴ電流は、第２の組のカレントミラー回路によってミラーされ、前記第２の組のカレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の負荷抵抗の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の負荷は前記スレーブトランジスタに結合されていることを特徴とする請求項２０に記載の回路。
【請求項２２】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項２０に記載の回路。
【請求項２３】
第４の負荷をさらに備え、前記第４の負荷は、前記増幅器の出力と前記第１のトランジスタと第２のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の負荷を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項２０に記載の回路。
【請求項２４】
前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項１４に記載の回路。
【請求項２５】
増幅器に第１の入力および第２の入力を与える第１のアームおよび第２のアームを備えるトランジスタのブリッジ構成を備えた、前記増幅器が次いで出力として電圧基準を与えるバンドギャップ電圧基準回路であって、前記ブリッジの各アームはトランジスタを備え、前記第２のアームのトランジスタは前記第１のアームのトランジスタの電流密度と比べてより高い電流密度で動作可能であり、その結果、前記第１のトランジスタと第２のトランジスタのベース−エミッタ電圧の差を反映する電圧が前記第２のアームの一部として設けられた抵抗回路網の中の抵抗器の両端間に発生するようになり、さらに、前記第１のアームは、前記回路網の中の中間点で前記第２のアームに結合され、前記ブリッジは、前記増幅器が前記第１のアームのトランジスタのベース−コレクタ電圧を減少させるように前記増幅器の出力からの前記電圧基準に結合され、前記回路は、カレントミラー回路をさらに備え、前記カレントミラー回路はマスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のアームのトランジスタに結合され、前記スレーブトランジスタは前記第１のアームのトランジスタに結合され、前記スレーブトランジスタおよび前記第１のアームのトランジスタは、増幅器の第１段を形成していることを特徴とするバンドギャップ電圧基準回路。
【請求項２６】
前記マスタトランジスタおよびスレーブトランジスタは、ｐ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｎ型トランジスタとして設けられていることを特徴とする請求項２５に記載の回路。
【請求項２７】
前記マスタトランジスタおよびスレーブトランジスタは、ｎ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｐ型トランジスタとして設けられていることを特徴とする請求項２５に記載の回路。
【請求項２８】
前記抵抗器は、前記第１のアームのトランジスタのベースと前記第２のアームのトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項２５に記載の回路。
【請求項２９】
前記第１のアームのトランジスタのベースは、前記第２のアームのトランジスタのコレクタに直接結合され、前記抵抗器は、前記第２のアームのトランジスタのエミッタと前記第１のアームのトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項２８に記載の回路。
【請求項３０】
前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタは、両方とも、前記回路網の第２の抵抗器を介して接地に結合されていることを特徴とする請求項２８に記載の回路。
【請求項３１】
前記第１のアームのトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記２つのアームのトランジスタのベース−エミッタ電圧の差によってもたらされ前記抵抗器の両端間に発生したＰＴＡＴ電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項２５に記載の回路。
【請求項３２】
前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタは、両方とも、前記回路網の第２の抵抗器を介して接地に結合されており、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の抵抗器を備え、前記第３の抵抗器は、前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタに結合されており、それによって、前記第２の抵抗器および第３の抵抗器の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項３１に記載の回路。
【請求項３３】
前記ＣＴＡＴ電流は、一組のカレントミラー回路によってミラーされ、前記カレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の抵抗器の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の抵抗器は前記スレーブトランジスタに結合されていることを特徴とする請求項３２に記載の回路。
【請求項３４】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項３２に記載の回路。
【請求項３５】
第４の抵抗器をさらに備え、前記第４の抵抗器は、前記増幅器の出力と前記第１のアームのトランジスタおよび前記第２のアームのトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の抵抗器を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項３３に記載の回路。
【請求項３６】
第１の入力および第２の入力を有しかつ出力に電圧基準を与える第１の増幅器を備えるバンドギャップ電圧基準回路であって、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームであって、前記第１のトランジスタおよび第２のトランジスタの各々のベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されているものである第１のアームと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタ、および負荷抵抗器を有する第２のアームであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されているものである第２のアームと
を備え、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与え、
前記第１のトランジスタと第２のトランジスタの前記共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の前記第２の入力にさらに結合され、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とするバンドギャップ電圧基準回路。
【請求項３７】
バンドギャップ基準回路を実現する方法であって、
第１の入力および第２の入力を有し、使用中に電圧基準を出力に発生する第１の増幅器を設けるステップと、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームを設けるステップであって、前記第１のトランジスタおよび第２のトランジスタの各々のベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されるステップと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタ、および負荷抵抗器を有する第２のアームを設けるステップであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されるステップと
を含み、その結果、使用中に、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与えるようになり、さらに、
前記第１のトランジスタと第２のトランジスタの前記共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の前記第２の入力にさらに結合され、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする方法。