【手続補正書】
【提出日】平成19年5月15日(2007.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路が書き込みを終了し、かつ前記第２の論理回路が読み取りを終了した時点で前記第１および第２のメモリの役割を入れ替える手段と、
を有することを特徴とする表示装置。
【請求項２】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路が書き込みを終了し、かつ前記第２の論理回路が読み取りを終了した時点で前記第１および第２のメモリの役割を入れ替える手段と、
供給された信号を時間階調で表示するための信号に変換する手段と、
を有することを特徴とする表示装置。
【請求項３】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路が書き込みを終了し、かつ前記第２の論理回路が読み取りを終了した時点で前記第１および第２のメモリの役割を入れ替える手段と、
同期信号が入力された時点で前記第１および第２のメモリの役割が入れ替わっている場合に前記第１の論理回路を書き込み状態にする手段と、
を有することを特徴とする表示装置。
【請求項４】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
同期信号を表す第１の信号と、
前記第１の論理回路の状態を表す第２の信号と、
前記第２の論理回路の状態を表す第３の信号と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路が書き込みを終了し、かつ前記第２の論理回路が読み取りを終了した時点で反転し前記第１および第２のメモリの役割を入れ替える第４の信号と、
を有することを特徴とする表示装置。
【請求項５】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
同期信号を表す第１の信号と、
前記第１の論理回路の状態を表す第２の信号と、
前記第２の論理回路の状態を表す第３の信号と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路と前記第２の論理回路の状態によって反転し前記第１および第２のメモリの役割を入れ替える第４の信号と、
を有し、
前記第２の信号は、前記第１の論理回路が書き込みを終了した時点で第２の状態になり、
前記第３の信号は、前記第１の論理回路が書き込みを終了した時点で第２の状態になり、前記第２の論理回路が読み取りを終了した時点で第１の状態になり、
前記第４の信号は、前記第３の信号が前記第２の状態から前記第１の状態になるタイミングで反転し、
前記第２の信号は、前記第１の信号が入力された時点でかつ前記第４の信号が反転されている場合に第１の状態になり、
前記第２の信号が前記第１の状態のときに前記第１の論理回路は書き込み状態になることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１および第２のメモリと前記第１および第２のメモリへの書き込みを行う第１の論理回路と前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路が表示部と基板上に一体形成されていることを特徴とする表示装置。
【請求項７】
点灯時間の長さで階調を表現する表示装置において、
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、書き込み装置と、読み取り装置と、
前記書き込み装置と前記読み取り装置の状態から前記第１および前記第２のメモリへの書き込みと読み取りの役割を決定する手段と、を有し、
前記メモリへの書き込みと読み取りの役割を決定する手段は、
前記書き込み装置が前記第１のメモリまたは前記第２のメモリへの書き込みを終了し、且つ前記読み取り装置が前記第１のメモリまたは前記第２のメモリから読み取りを終了した時点で、前記第１および第２のメモリセレクタが選択する前記第１のメモリおよび前記第２のメモリを切り替える回路と、
同期信号が入力された時点で前記第１のメモリおよび前記第２のメモリを切り替えていた場合に、前記書き込み装置を書き込みの状態にする回路と、
を有することを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１のメモリセレクタは前記第１のメモリまたは前記第２のメモリへの書き込みを選択し、前記第２のメモリセレクタは前記第１のメモリまたは前記第２のメモリへの読み取りを選択することを特徴とする表示装置。
【請求項９】
請求項１乃至請求項７のいずれか一項において、
前記第１のメモリセレクタは前記第１のメモリへの書き込みまたは読み取りを選択し、前記第２のメモリセレクタは前記第２のメモリへの書き込みまたは読み取りを選択することを特徴とする表示装置。
【請求項１０】
点灯時間の長さで階調を表現する表示装置において、
供給されたデータを時間階調で表示するための信号に変換する制御回路を備え、
前記制御回路は、
データを記憶する第１のメモリ及び第２のメモリと、
前記第１のメモリ又は前記第２のメモリへの書き込みを行う書き込み装置と、
前記第１のメモリ又は前記第２のメモリからの読み取りを行い出力を行う読み取り装置と、
前記書き込み装置と前記読み取り装置の状態から前記第１のメモリ及び前記第２のメモリへの書き込み及び読み取りの役割を決定する手段と、
前記第１のメモリ又は前記第２のメモリへの書き込みを選択する書き込み用メモリセレクタ及び前記第１のメモリ又は前記第２のメモリからの読み取りを選択する出力用メモリセレクタと、を備え、
前記メモリへの書き込み及び読み取りの役割を決定する手段は、
前記書き込み装置が前記書き込み用メモリセレクタの選択する前記第１のメモリ又は前記第２のメモリへの書き込みを終了し、且つ前記読み取り装置が前記出力用メモリセレクタの選択する前記第１のメモリ又は前記第２のメモリから読み取りを終了した時点で、前記書き込み用メモリセレクタ及び出力用メモリセレクタが選択する前記第１のメモリ及び前記第２のメモリを切り替える回路と、
同期信号が入力された時点で前記書き込み用メモリセレクタ及び前記出力用メモリセレクタが選択する前記第１のメモリ及び前記第２のメモリを切り替えていた場合に、前記書き込み装置を書き込みの状態にする回路と、
を備えることで前記書き込み装置と前記読み取り装置の同期を取ることを特徴とする表示装置。
【請求項１１】
点灯時間の長さで階調を表現する表示装置において、
供給されたデータを時間階調で表示するための信号に変換する制御回路を備え、
前記制御回路は、
データを記憶する第１のメモリ及び第２のメモリと、
前記第１のメモリ又は前記第２のメモリへの書き込みを行う書き込み装置と、
前記第１のメモリ又は前記第２のメモリからの読み取りを行い出力を行う読み取り装置と、
前記書き込み装置と前記読み取り装置の状態から前記第１のメモリ及び前記第２のメモリへの書き込み及び読み取りの役割を決定する手段と、
前記第１のメモリへの書き込み又は読み取りを選択する第１のメモリセレクタ及び前記第２のメモリへの書き込み又は読み取りを選択する第２のメモリセレクタと、を備え、
前記メモリへの書き込み及び読み取りの役割を決定する手段は、
前記第１又は第２のメモリセレクタにより書き込みが選択された前記第１又は第２のメモリへの書き込みを終了し、且つ前記第１又は第２のメモリセレクタにより読み取りが選択された前記第１又は第２のメモリから前記読み取り装置が読み取りを終了した時点で、前記第１のメモリセレクタ及び前記第２のメモリセレクタが選択する前記第１のメモリ及び前記第２のメモリを切り替える回路と、
同期信号が入力された時点で前記第１のメモリセレクタ及び前記第２のメモリセレクタが選択する前記第１のメモリ及び前記第２のメモリを切り替えていた場合に、前記書き込み装置を書き込みの状態にする回路と、
を備えることで前記書き込み装置と前記読み込み装置の同期を取ることを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、
前記データを記憶する第１および第２のメモリと、映像信号をシリアルからパラレルに変換する変換回路と、第１のスイッチと第２のスイッチを有し、
前記映像信号は前記変換回路によってパラレルに変換されたのち前記第１のスイッチを介して前記第１のメモリまたは前記第２のメモリに入力され、前記第１のメモリまたは前記第２のメモリの出力信号は前記第２のスイッチを介してディスプレイに入力される事を特徴とする表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記メモリをＦＰＣ上に実装することを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１２のいずれか一項において、
前記メモリを基板上に実装することを特徴とする表示装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一に記載の表示装置を用いた電子機器。
【請求項１６】
データを記憶する第１および第２のメモリと、前記第１および第２のメモリの書き込みまたは読み取りを選択する第１および第２のメモリセレクタと、前記第１および第２のメモリへの書き込みを行う第１の論理回路と、前記第１および第２のメモリからの読み取りを行い出力を行う第２の論理回路と、
同期信号を表す第１の信号と、
前記第１の論理回路の状態を表す第２の信号と、
前記第２の論理回路の状態を表す第３の信号と、
前記第１および第２のメモリへの書き込みと読み取りの役割を決定し、前記第１の論理回路と前記第２の論理回路の状態によって反転し前記第１および第２のメモリの役割を入れ替える第４の信号と、
を有し、
前記第２の信号は、前記第１の論理回路が書き込みを終了した時点で第２の状態になり、
前記第３の信号は、前記第１の論理回路が書き込みを終了した時点で第２の状態になり、前記第２の論理回路が読み取りを終了した時点で第１の状態になり、
前記第４の信号は、前記第３の信号が前記第２の状態から前記第１の状態になるタイミングで反転し、
前記第２の信号は、前記第１の信号が入力された時点でかつ前記第４の信号が反転されている場合に第１の状態になり、
前記第１乃至第４の信号によって、前記第１の論理回路と前記第２の論理回路との同期を取ることを特徴とする表示装置の駆動方法。
【請求項１７】
第１の信号乃至第５の信号と、第１および第２のメモリと、書き込み装置と、読み取り装置とを備え、供給されたデータを時間階調で表示するためのデータに変換する制御回路を有し、点灯時間の長さで階調を表現する表示装置の駆動方法であって、
前記第１の信号は同期信号を表し、
前記第２の信号は前記書き込み装置の状態を表し、
前記第３の信号は前記読み取り装置の状態を表し、
前記第４の信号は前記第１のメモリ及び前記第２のメモリへの書き込みと読み取りの役割を決定し、前記第２の信号及び前記第３の信号の状態によって反転して前記第１のメモリ及び前記第２のメモリの役割を入れ替え、
前記第５の信号は前記第４の信号の保持を行い、
前記第１及び第２のメモリはそれぞれ書き込みと読み取りの役割が与えられ、
前記第２の信号を前記読み取り装置に、また前記第３の信号を前記書き込み装置に随時入力し、
前記書き込み装置が書き込みを行っている状態では、前記第２の信号は第１の状態となり、前記第４の信号は反転されず、前記第５の信号は前記第４の信号の状態を上書きし、
前記書き込み装置が待機状態では、前記第２の信号及び前記第３の信号は第２の状態になり、
前記書き込み装置が待機状態でかつ前記読み取り装置が読み取りを終了した時点で、前記第３の信号は第１の状態となり、前記第４の信号が反転して、前記第１のメモリ及び前記第２のメモリの書き込みと読み取りの役割が入れ替わり、
前記第１の信号が入力された時点で前記第５の信号と前記第４の信号との比較を行い、前記第５の信号と前記第４の信号が異なっている場合に前記第２の信号を第１の状態に戻すことで前記書き込み装置は書き込みを開始し、
これら一連の動作によって、読み取り装置及び書き込み装置の同期を取ることを特徴とする表示装置の駆動方法。