【手続補正書】
【提出日】平成20年6月17日(2008.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
モノリシック集積回路上のＲＦフロントエンド集積回路であって、
ａ）実質的に送信に適した周波数成分及び位相を有する送信信号を受信し、前記送信信号を増幅して、増幅送信信号を発生させるよう構成されるＲＦ信号増幅器と、
ｂ）前記増幅送信信号から取り出される入力信号へ結合される入力ノードを有し、前記入力信号を増幅して、電力増幅器出力特性インピーダンスを有する電力増幅送信信号を発生させるよう構成され、また、前記電力増幅送信信号の振幅を制御可能なように抑制するよう構成されるレギュレータ回路を有するＲＦ電力増幅器（ＰＡ）と、
ｃ）直流成分を遮断し、前記電力増幅送信信号の特性インピーダンスを変更し、不要な周波数を受け入れないことによって前記電力増幅送信信号を調整して、アンテナ整合送信信号を発生させるよう構成されるマッチング、カップリング及びフィルタリング回路と、
ｄ）前記アンテナ整合送信信号をアンテナ接続ノードへ制御可能なように結合するよう、又は前記アンテナ接続ノードを前記送信ノードから切り離し、代わりに前記アンテナ接続ノードを受信信号増幅経路へ結合するよう構成されるアンテナスイッチと、
ｅ）前記アンテナスイッチを介して結合される前記送信信号の少なくとも振幅を反映する送信電力信号を発生させるよう構成される送信信号検知回路と、
ｆ）前記アンテナスイッチにより結合される前記送信信号の振幅が所定の制限を超えることを実質的に防ぐように、前記レギュレータ回路に前記送信電力信号に応答して前記電力増幅送信信号を抑制させるよう構成される制御回路とを有する集積回路。
【請求項２】
前記増幅送信信号へ結合される入力と、前記ＲＦ電力増幅器の前記入力ノードへ結合される出力とを有し、前記増幅送信信号の波形及びデューティーサイクルを調整して、特に前記入力ノードに適したデューティーサイクルを有する矩形波を発生させるよう構成される矩形波調整器を更に有する、請求項１記載の集積回路。
【請求項３】
前記矩形波調整器は、前記矩形波調整器へ結合されるデューティーサイクル制御信号の制御下で、前記ＲＦ電力増幅器へ結合される前記矩形波のデューティーサイクルを調整するよう構成される制御部を有する、請求項２記載の集積回路。
【請求項４】
前記ＲＦ電力増幅器は、出力駆動ノードと回路共通部との間に配置され、線形動作を回避して、最小インピーダンス又は最大インピーダンスでのみ実質的に動作するよう構成されるスイッチング回路と、前記出力駆動ノードと前記レギュレータ回路との間に結合される無線周波数チョーク（ＲＦＣ）とを有する、請求項１記載の集積回路。
【請求項５】
前記ＲＦ電力増幅器の前記スイッチング回路は、共通極性の複数の直列接続されたＦＥＴを有し、前記複数の直列接続されたＦＥＴは、それらの間でほぼ等しく前記スイッチング回路へ印加される最大電圧ストレスを分割するよう構成される、請求項４記載の集積回路。
【請求項６】
前記複数の直列接続されたＦＥＴは、互いに略同時にオン及びオフを切り替えるよう構成される非常に多数の直列接続されたＦＥＴである、請求項５記載の集積回路。
【請求項７】
前記ＲＦ電力増幅器は、全て略同時に導通する１又はそれ以上のＦＥＴを有するスイッチング装置の唯１つのみを有し、前記出力駆動ノードと回路共通部との間に配置されるシャントフィルタを更に有し、
前記シャントフィルタは、著しく抵抗性を有するインピーダンスを介して動作周波数ｆＯの１又はそれ以上の高調波での前記電力増幅送信信号の信号成分を導き、一方、前記動作周波数ｆＯでの信号成分を実質的に受け入れないよう構成される、請求項４記載の集積回路。
【請求項８】
前記シャントフィルタは、周波数の関数であって、２×ｆＯ及び３×ｆＯの周波数で前記電力増幅器出力特性インピーダンスにほぼ等しい極小値を有するインピーダンスを有する、請求項７記載の集積回路。
【請求項９】
前記アンテナ整合送信信号は、少なくとも約９００ＭＨｚの動作周波数ｆＯを有し、当該ＲＦフロントエンド集積回路は、前記動作周波数ｆＯで前記アンテナ接続ノードへ少なくとも約１Ｗの電力を供給するよう構成される、請求項１記載の集積回路。
【請求項１０】
請求項１の前記項目（ｂ）に従うが、第２の動作周波数ｆで入力信号を受け入れ、前記送信信号検知回路からの信号により制御されるレギュレータ回路を有する第２のＲＦ電力増幅器と、
請求項１の前記項目（ｃ）に従うが、第２のアンテナ整合送信信号を生成するよう構成される第２のマッチング、カップリング及びフィルタリング回路とを更に有し、
前記アンテナスイッチは、更に、前記第２のアンテナ整合送信信号へだけ、又は第２の受信信号増幅経路へだけ前記アンテナ接続ノードを制御可能なように結合するよう構成される、請求項１記載の集積回路。
【請求項１１】
出力駆動ノードで出力信号を生成するよう構成されるＲＦ電力増幅器（ＰＡ）であって、
ａ）動作周波数ｆＯでＲＦ入力信号を受信するよう構成される入力ノードと、
ｂ）実質的に線形動作を回避するために、前記ＲＦ入力信号の制御下で、オンインピーダンスを介して回路共通部へ前記出力駆動ノードを結合するよう、又は前記回路共通部から前記出力駆動ノードを実質的に切り離すよう構成されるスイッチング回路と、
ｃ）電源ＶＤＤと前記出力駆動ノードとの間に結合され、前記スイッチング回路動作の制御下で前記動作周波数ｆＯにおいて略正弦波である波形を有する電流を伝送するよう構成されるＲＦチョーク（ＲＦＣ）と、
ｄ）前記出力駆動ノードと前記回路共通部との間に配置され、前記動作周波数ｆＯの整数高調波である周波数を有する出力駆動信号の成分に関して、前記ＲＦ電力増幅器の特性出力インピーダンスＺＯの抵抗成分にほぼ等しい抵抗成分を有する終端インピーダンスＺＴを介して電流を導くよう構成されるシャントフィルタとを有するＲＦ電力増幅器。
【請求項１２】
前記シャントフィルタは、前記動作周波数ｆＯでの整数高調波である周波数で極小インピーダンスを有する、請求項１１記載のＲＦ電力増幅器。
【請求項１３】
前記シャントフィルタは、２×ｆＯ及び３×ｆＯで極小インピーダンスを有する、請求項１２記載のＲＦ電力増幅器。
【請求項１４】
前記シャントフィルタの前記極小インピーダンスは、前記出力駆動ノードで前記特性出力インピーダンスＺＯにほぼ等しい、請求項１３記載のＲＦ電力増幅器。
【請求項１５】
前記入力ノードへ結合され、前記ＲＦ入力信号から得られる信号を供給して、前記スイッチング回路を制御するよう構成される入力調整回路を更に有し、
前記得られる信号は、前記入力調整回路により制御されるデューティーサイクルを有する略矩形である波形を有する、請求項１１記載のＲＦ電力増幅器。
【請求項１６】
単一モノリシック集積回路チップ上にＲＦフロントエンド回路を作る方法であって、
ａ）前記チップから離れたアンテナへ前記ＲＦフロントエンドを結合するための１つの単独アンテナ接続ノードを設け、
ｉ）送信信号振幅を反映する信号を発生させるよう構成される送信信号検知回路と、
ｉｉ）前記チップ上に配置されるアンテナスイッチの共通接続と
へ前記アンテナ接続ノードを結合するステップと、
ｂ）受信送信信号を増幅するよう構成される送信信号増幅器へ入力信号ノードを結合するステップと、
ｃ）略線形な動作でなければ、出力駆動ノードを回路共通へ切り替えるように、又は略線形な動作であれば、前記増幅された受信送信信号から得られる制御下で、前記出力駆動ノードが動作周波数ｆＯで特性インピーダンスＺｄｒｉｖｅを有するように、スイッチングモードで動作するよう構成されるスイッチング回路を有する電力増幅器（ＰＡ）をレイアウトするステップと、
ｄ）ＲＦチョーク（ＲＦＣ）の第１の接続へ前記電力増幅器出力駆動ノードを結合し、前記ＲＦＣの第２の接続をレギュレータ回路を介して電源へ結合するステップと、
ｅ）前記アンテナ接続ノードへ切替え可能なように結合される送信信号が前記アンテナへの接続の予想インピーダンスに実質的に等しい特性インピーダンスを有するように、マッチング、カップリング及びフィルタリング回路を介して前記アンテナスイッチの入力へ前記電力増幅器出力駆動ノードを結合するステップと、
ｆ）前記アンテナ接続へ、該アンテナ接続での過電圧を反映する信号を発生させるよう構成される出力信号検知回路を結合するステップと、
ｇ）前記出力駆動信号の振幅が前記アンテナ接続での著しく過剰な電圧の存在を除外するよう制御されるよう、前記レギュレータ回路へ前記アンテナ接続での過電圧を反映する前記信号を結合するステップとを有する方法。
【請求項１７】
ａ）第１のＦＥＴＭ１のゲートＧ１へ結合され、基準電圧Ｖｒｅｆに対して入力信号を受ける入力ノードと、
ｂ）対応するゲートＧ２乃至Ｇｎ及び前記第１のＦＥＴＭ１と同じ極性を有し、前記第１のＦＥＴＭ１と直列に接続されて、前記基準電圧と出力駆動ノードとの間の導通を制御するよう構成される制御回路を形成し、夫々が前記第１のＦＥＴＭ１に従属する複数の追加のＦＥＴＭ２乃至Ｍｎと、
ｃ）前記出力駆動ノードを出力負荷ノードへ結合する出力結合キャパシタと、
ｄ）夫々のゲートＧ２乃至Ｇｎと前記基準電圧Ｖｒｅｆとの間に直接に接続される、対応する圧倒的に容量性の素子とを有するＲＦ電力増幅器（ＰＡ）集積回路。
【請求項１８】
ａ）第１のＦＥＴＭ１のゲートＧ１へ結合され、基準電圧Ｖｒｅｆに対して入力信号を受ける入力ノードと、
ｂ）前記第１のＦＥＴＭ１と同じ極性を有し、前記第１のＦＥＴＭ１と直列に接続されて、前記基準電圧と出力駆動ノードとの間の導通を制御するよう構成される制御回路を形成し、夫々が前記第１のＦＥＴＭ１に従属する複数の追加のＦＥＴＭ２乃至Ｍｎと、
ｃ）前記出力駆動ノードを出力負荷ノードへ結合する出力結合キャパシタと、
ｄ）前記出力駆動ノードと前記基準電圧との間に結合され、当該電力増幅器（ＰＡ）の中心動作周波数ＦＯの高調波である周波数で最小インピーダンスを有するよう構成されるシャント共振回路とを有するＲＦ電力増幅器（ＰＡ）集積回路。
【請求項１９】
入力信号ノードと基準電圧ノードＶｒｅｆとの間に加えられる入力信号の制御下で、駆動出力ノードＶｄｒｉｖｅと前記基準電圧ノードＶｒｅｆとの間の導通を制御する複数ＦＥＴスタック回路を有する集積回路であって、
ａ）夫々がソースＳＮ、ゲートＧＮ及びドレインＤＮを有する、Ｊ個の同じ極性のＦＥＴＭＮ（Ｎ＝１〜Ｊ、Ｊは整数３又はそれ以上の数。）の直列スタックと、
ｂ）前記ＦＥＴスタックの中の信号入力ＦＥＴＭ１のゲートＧ１へ結合される入力信号ノードと、
ｃ）０＜Ｎ＜Ｊに関し、夫々のドレインＤＮと、前記ＦＥＴスタックの中の次に高次のＦＥＴＭ（Ｎ＋１）のソースＳ（Ｎ＋１）との間の直列結合と、
ｄ）１＜Ｎ≦Ｊに関し、前記信号入力ＦＥＴＭ１での導通と略同時に且つ該前記信号入力ＦＥＴＭ１での導通の制御下で導通するように夫々のＦＥＴＭ（Ｎ＋１）乃至Ｍ１を従属させる構成において、夫々のゲートＧＮと前記基準電圧Ｖｒｅｆとの間に直接に接続される、圧倒的に容量性の素子であるゲート結合素子と、
ｅ）前記信号入力ＦＥＴＭ１のソースＳ１と前記基準電圧Ｖｒｅｆとの間のＦＥＴスタックのソース結合と、
ｆ）Ｊ番目のＦＥＴＭＪのドレインＤＪと前記駆動出力ノードＶｄｒｉｖｅとの間のＦＥＴスタックのドレイン結合とを有する集積回路。
【請求項２０】
入力信号ノードと基準電圧ノードＶｒｅｆとの間に加えられる入力信号の制御下で、駆動出力ノードＶｄｒｉｖｅと前記基準電圧ノードＶｒｅｆとの間の導通を制御する複数ＦＥＴスタック回路を有する集積回路であって、
ａ）夫々がソースＳＮ、ゲートＧＮ及びドレインＤＮを有する、Ｊ個の同じ極性のＦＥＴＭＮ（Ｎ＝１〜Ｊ、Ｊは整数３又はそれ以上の数。）の直列スタックと、
ｂ）前記ＦＥＴスタックの中の信号入力ＦＥＴＭ１のゲートＧ１へ結合される入力信号ノードと、
ｃ）０＜Ｎ＜Ｊに関し、夫々のドレインＤＮと、前記ＦＥＴスタックの中の次に高次のＦＥＴＭ（Ｎ＋１）のソースＳ（Ｎ＋１）との間の直列結合と、
ｄ）１＜Ｎ≦Ｊに関し、前記信号入力ＦＥＴＭ１での導通と略同時に且つ該信号入力ＦＥＴＭ１での導通の制御下で導通するように夫々のＦＥＴＭ（Ｎ＋１）乃至Ｍ１を従属させる構成において、夫々のゲートＧＮと少なくとも１つの低次のＦＥＴＭ（Ｎ−Ｋ）（Ｋは１〜（Ｎ−１）の整数。）との間のゲート結合と、
ｅ）前記信号入力ＦＥＴＭ１のソースＳ１と前記基準電圧Ｖｒｅｆとの間のＦＥＴスタックのソース結合と、
ｆ）Ｊ番目のＦＥＴＭＪのドレインＤＪと前記駆動出力ノードＶｄｒｉｖｅとの間のＦＥＴスタックのドレイン結合と、
ｇ）ツェナーダイオードを有する、ＦＥＴＭＮ（２＜Ｎ≦Ｊ）のゲート結合回路とを有する集積回路。
【請求項２１】
入力信号ノードと基準電圧ノードＶｒｅｆとの間に加えられる入力信号の制御下で、駆動出力ノードＶｄｒｉｖｅと前記基準電圧ノードＶｒｅｆとの間の導通を制御する複数ＦＥＴスタック回路を有する集積回路であって、
ａ）夫々がソースＳＮ、ゲートＧＮ及びドレインＤＮを有する、Ｊ個の同じ極性のＦＥＴＭＮ（Ｎ＝１〜Ｊ、Ｊは整数３又はそれ以上の数。）の直列スタックと、
ｂ）前記ＦＥＴスタックの中の信号入力ＦＥＴＭ１のゲートＧ１へ結合される入力信号ノードと、
ｃ）０＜Ｎ＜Ｊに関し、夫々のドレインＤＮと、前記ＦＥＴスタックの中の次に高次のＦＥＴＭ（Ｎ＋１）のソースＳ（Ｎ＋１）との間の直列結合と、
ｄ）１＜Ｎ≦Ｊに関し、前記信号入力ＦＥＴＭ１での導通と略同時に且つ該信号入力ＦＥＴＭ１での導通の制御下で導通するように夫々のＦＥＴＭ（Ｎ＋１）乃至Ｍ１を従属させる構成において、夫々のゲートＧＮと少なくとも１つの低次のＦＥＴＭ（Ｎ−Ｋ）（Ｋは１〜（Ｎ−１）の整数。）との間のゲート結合と、
ｅ）前記信号入力ＦＥＴＭ１のソースＳ１と前記基準電圧Ｖｒｅｆとの間のＦＥＴスタックのソース結合と、
ｆ）Ｊ番目のＦＥＴＭＪのドレインＤＪと前記駆動出力ノードＶｄｒｉｖｅとの間のＦＥＴスタックのドレイン結合と、
ｇ）前記ＦＥＴスタックの中のＦＥＴＭＮ（Ｎ＞１）にバイアスをかけるよう電荷ポンプ回路において構成されるダイオードとを有する集積回路。
【請求項２２】
モノリシック基板上に集積され、中心周波数ＦＯでの動作のために構成されるＲＦ電力増幅器（ＰＡ）回路であって、
ａ）夫々がソースＳＮ、ゲートＧＮ及びドレインＤＮを有する、Ｊ個の同じ極性のＦＥＴＭＮ（Ｎ＝１〜Ｊ、Ｊは整数３又はそれ以上の数。）の直列スタックであって、Ｚｄｒｉｖｅの特性インピーダンスで基準電圧Ｖｒｅｆに対して出力信号Ｖｄｒｉｖｅを制御するよう構成され、
ｉ）最も低次のＦＥＴＭ１のゲートＧ１へ結合される入力信号ノードと、
ｉｉ）夫々のＦＥＴＭＮ（Ｎ＞１）のソースＳＮから、次に低次のＦＥＴＭ（Ｎ−１）のドレインＤ（Ｎ−１）へのチャネル結合と、
ｉｉｉ）ＦＥＴＭＮを前記最も低次のＦＥＴＭ１と略同時に導通させるための、夫々のＦＥＴＭＮ（Ｎ＞１）のドレインＤＮから前記最も低次のＦＥＴＭ１へのゲート結合と、
ｉｖ）前記最も低次のＦＥＴＭ１のソースＳ１と前記基準電圧Ｖｒｅｆとの間のＦＥＴスタック基準結合と、
ｖ）ｊ番目のＦＥＴＭｊのドレインＤｊと前記出力信号Ｖｄｒｉｖｅとの間のＦＥＴスタック出力結合とを有する直列スタックと、
ｂ）前記中心周波数ＦＯのおよそ高調波周波数で極小インピーダンスを有して、前記基準電圧Ｖｒｅｆと前記出力信号Ｖｄｒｉｖｅとの間のシャント経路を生ずるよう構成されるシャントフィルタとを有するＲＦ電力増幅器（ＰＡ）回路。
【請求項２３】
ａ）第１の極性を有する第１のＦＥＴＭ１のゲートＧ１へ結合され、第１の基準電圧Ｖｒｅｆ１に対して入力信号を受ける入力ノードと、
ｂ）前記第１のＦＥＴＭ１と同じ極性を有し、前記第１のＦＥＴＭ１と直列に接続されて、前記基準電圧と出力駆動ノードとの間の導通を制御するよう構成される制御回路を形成し、夫々が前記第１のＦＥＴＭ１に従属する複数の追加のＦＥＴＭ２乃至Ｍｎと、
ｃ）前記第１のＦＥＴＭ１とは反対の極性を有し、前記第１の基準電圧Ｖｒｅｆ１とは異なる第２の供給電圧基準Ｖｒｅｆ２へ結合されるチャネルを有し、且つ、位相反転を伴わずに前記入力信号へ結合されるゲートを有するＦＥＴ−Ｍ１と、
ｄ）前記ＦＥＴ−Ｍ１と同じ極性を有し、前記ＦＥＴ−Ｍ１と直列に接続されて、前記第２の供給電圧基準Ｖｒｅｆ２と前記出力駆動ノードとの間の導通を制御するよう構成される制御回路を形成し、夫々が前記ＦＥＴ−Ｍ１に従属する複数の追加のＦＥＴ−Ｍ２乃至−Ｍｎとを有するＲＦ電力増幅器（ＰＡ）集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
デバイスの集積は、一般的に、例えば動作周波数及び信頼度といった、結果として得られる製品の様々な特性を改善するために望ましく、また、回路によって占有される容量を低減するとともに、製造費用全体を下げることができる。電界効果トランジスタ（ＦＥＴ）は、集積回路において線形増幅及びスイッチングの両目的のために極めてよく知られる。しかし、集積回路（ＩＣ）ＦＥＴは、ゲート−ソース、ゲート−ドレイン、及びドレイン−ソースのノード対を含むいずれかの２つのノードの間の電圧に耐える能力が制限される。このような耐圧限界は、特に、高電力スイッチング回路におけるＩＣＦＥＴの実用性を損なうことがある。高電力スイッチング回路では、誘導電圧は、供給電圧をはるかに超えることがある。具体例として、ＲＦ電力増幅器の送信出力電力性能は、出力電圧の振幅に極めて依存する。既存のＰＡ技術に伴う困難の１つは、多数の他の望ましく高速なデバイスが、比較的低い故障電圧を有するＦＥＴをもたらす傾向がある工程を用いて作られることである。この問題を解決して、他の好ましい集積デバイスの特性を残したまま、より広い電圧レンジを提供することが非常に望ましい。このような解決法は、例えばＰＡ機能及びＲＦスイッチ機能などの、別々の工程を予め必要とした電力及び制御機能のモノリシック集積回路上での集積を可能にする。もともと別個であった集積回路の集積は、モノリシック集積において特有であるプロセス整合に起因して、歩留まり及び予測可能性を高めうる。
【特許文献１】米国特許番号第５，６６３，５７０号
【特許文献２】米国特許番号第６，８０４，５０２号
【特許文献３】米国特許公開番号第１０／６５８，１５４号
【特許文献４】米国特許番号第７，２４８，１２０Ｂ２号明細書
【特許文献５】米国特許番号第７，０８８，９７１Ｂ２号明細書
【特許文献６】米国特許番号第６，４４９，４６５Ｂ１号明細書
【特許文献７】米国特許出願公開第２００３／０２２４７４３Ａ１号明細書
【特許文献８】米国特許番号第６，２９７，６９６Ｂ１号明細書
【特許文献９】米国特許出願公開第２００４／０１２１７４５Ａ１号明細書
【特許文献１０】米国特許番号第５，３７５，２５６号明細書
【特許文献１１】米国特許番号第６，３８０，８０２Ｂ１号明細書
【特許文献１２】米国特許番号第６，２３９，６５７号明細書
【特許文献１３】米国特許番号第６，３０８，０４７Ｂ１号明細書
【特許文献１４】米国特許出願公開第２００３／００３２３９６Ａ１号明細書
【特許文献１５】米国特許番号第６，１９１，６５３Ｂ１号明細書