【手続補正書】
【提出日】平成19年8月24日(2007.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
任意のアドレスにおける下位ビット側に記憶しているデータと同じデータを該任意のアドレスの次アドレスにおける上位ビット側にも配置してデータを記憶するメモリと、
前記メモリからロードされるデータを格納するものでビット幅が少なくとも前記メモリのビット幅を有するバッファレジスタと、
前記メモリへのアクセスアドレスの値（アドレス値）を上位ビット側に格納し、前記バッファレジスタで参照済みデータ数を下位ビット側に格納するアドレスレジスタと、
を備え、
前記バッファレジスタに対して前記参照済みデータ数と今回参照するデータ数とを用いたデータシフト操作を行うことにより、当該バッファレジスタから可変長復号化のために今回参照すべきデータを抜き出し、
前記バッファレジスタからのデータの抜き出しに伴って、
前記アドレスレジスタの下位ビット側の参照済みデータ数を、該参照済みデータ数に今回参照したデータ数を加算して更新し、
前記アドレスレジスタの上位ビット側に格納する前記アドレス値を、前記アドレスレジスタの下位ビット側の更新後の参照済みデータ数が桁上がりしないときはそのまま維持し、桁上がりするときはその桁上がりを用いて次のアドレス値に更新する、ことを特徴とする可変長復号化装置。
【請求項２】
前記メモリが、ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するものであり、前記Ａが、２×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１に記載の可変長復号化装置。
【請求項３】
前記メモリが、ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するものであり、前記Ａが、３×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１に記載の可変長復号化装置。
【請求項４】
前記メモリが、ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するものであり、前記Ａが、（３/２）×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１に記載の可変長復号化装置。
【請求項５】
前記メモリが、ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するものであり、前記Ａが、４×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１に記載の可変長復号化装置。
【請求項６】
ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するメモリと、
前記メモリからロードされたデータを格納するビット幅Ｂ(Ａ以上の整数)のバッファレジスタと、
前記メモリへのアクセスアドレスの値（アドレス値）を上位ビット側に格納し、かつ、前記バッファレジスタで参照済みデータ数Ｍ（０以上の整数）をビット幅Ｃ（１以上の整数）の下位ビット側に格納するアドレスレジスタと、
を備え、
前記メモリは、任意のアドレスにおいてビット数Ｄ（Ａ−２Cで表される整数）の下位ビット側に記憶しているデータと同じデータを、該任意のアドレスの次アドレスにおいてビット数Ｄの上位ビット側にも配置しており、
前記バッファレジスタから、前記参照済みデータ数Ｍと今回参照すべきデータ数Ｎ（１以上の整数）とを用いたデータシフト操作を行うことにより、可変長復号化のために今回参照すべきデータを抜き出す一方、
この抜き出しに伴い、ＥをＡ−Ｄの演算により得られる１以上の整数、Ｆ，Ｇを整数、(Ｍ＋Ｎ)/Ｅの演算により得られる商をＦ，余りをＧとして、前記アドレスレジスタの上位ビット側に前記商Ｆを加算することにより当該上位ビット側に格納する前記アドレス値の更新を行い、また、前記アドレスレジスタの下位ビット側に前記余りＧをセットすることにより当該下位ビット側に格納する参照済みデータ数Ｍの更新を行うことを特徴とする可変長復号化装置。
【請求項７】
前記Ｅが、Ｈ×２L（Ｈ、Ｌは１以上の整数）であることを特徴とする請求項６に記載の可変長復号化装置。
【請求項８】
前記Ｈが、３であることを特徴とする請求項７に記載の可変長復号化装置。
【請求項９】
さらに、前記バッファレジスタにおいて今回参照すべきデータを抜き出す手段として、前記参照済みデータをマスクしつつシフトするシフタを備えている請求項１ないし８のいずれか１項に記載の可変長復号化装置。
【請求項１０】
ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するメモリと、前記メモリからロードしたデータを格納するビット幅Ｂ(Ａ以上の整数)のバッファレジスタと、前記メモリへのアクセスアドレスを上位ビット側に格納しかつ前記バッファレジスタで参照済みデータ数Ｍ（０以上の整数）をビット幅Ｃ（１以上の整数）の下位ビット側に格納するアドレスレジスタとを備える可変長復号化装置を用いて可変長復号する方法であって、
前記アドレスレジスタからアクセスアドレスの値（アドレス値）と参照済みのデータ数Ｍ（０以上の整数）とを分離する第１の工程と、
前記メモリに、任意のアドレスにおけるビット数Ｄ（Ａ−２Cで表される整数）の下位ビット側に記憶しているデータと同じデータを、該任意のアドレスの次アドレスにおけるビット数Ｄの上位ビット側にも配置し、かつ、前記メモリに対して、前記アクセスアドレスを用いてアクセスして、該メモリに記憶されているデータを前記バッファレジスタにロードする第２の工程と、
前記バッファレジスタから、前記参照済みデータ数Ｍと今回参照するデータ数Ｎ(１以上の整数)とを用いたデータシフト操作を行うことにより可変長復号化のために今回参照すべきデータを抜き出す第３の工程と、
前記今回参照すべきデータの抜き出しに伴って、前記アドレスレジスタの下位ビット側の参照済みデータ数を、該参照済みデータ数Ｍに今回参照したデータ数Ｎを加算して該下位ビット側に格納する参照済みデータ数Ｍを更新するとともに、前記アドレスレジスタの上位ビット側に格納する前記アドレス値を、前記アドレスレジスタの下位ビット側の更新後の参照済みデータ数が桁上がりしないときはそのまま維持し、桁上がりするときはその桁上がりを用いて次のアドレス値に更新する第４の工程と、
を備えることを特徴とする可変長復号化方法。
【請求項１１】
前記Ａが、２×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１０に記載の可変長復号化方法。
【請求項１２】
前記Ａが、３×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１０に記載の可変長復号化方法。
【請求項１３】
前記Ａが、３/２×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１０に記載の可変長復号化方法。
【請求項１４】
前記Ａが、４×Ｐ（ただし、Ｐ＝２C）であることを特徴とする請求項１０に記載の可変長復号化方法。
【請求項１５】
前記第３の工程は、前記バッファレジスタにおいて今回参照すべきデータを抜き出すに際して、前記参照済みデータをマスクしつつシフトすることを特徴とする請求項１０ないし１４のいずれか１項に記載の可変長復号化方法。
【請求項１６】
ビット数Ａ(２以上の整数)を１ワードとするデータを記憶するものでかつ任意のアドレスにおけるビット数Ｄ（Ａ−２Cで表される整数）の下位ビット側に記憶しているデータと同じデータを該任意のアドレスの次アドレスにおけるビット数Ｄの上位ビット側にも記憶しているメモリと、前記メモリからロードしたデータを格納するビット幅Ｂ(Ａ以上の整数)のバッファレジスタと、前記メモリへのアクセスアドレスの値（アドレス値）を上位ビット側に格納しかつ前記バッファレジスタで参照済みデータ数Ｍ（０以上の整数）をビット幅Ｃ（１以上の整数）の下位ビット側に格納するアドレスレジスタとを備える可変長復号化装置を用いて可変長復号する方法であって、
前記メモリに対して、前記アドレスレジスタに格納したアクセスアドレスの値を用いてアクセスし、前記バッファレジスタにロードする第１の工程と、
前記バッファレジスタから、前記バッファレジスタの下位ビット側に格納されている参照済みデータ数Ｍ（０以上の整数）と今回参照するデータ数Ｎ(１以上の整数)とを用いてデータシフト操作を行うことにより、可変長復号化のため前記参照すべきデータを抜き出す第２の工程と、
ＥをＡ−Ｄの演算により得られる１以上の整数、Ｆ，Ｇを整数とし、(Ｍ＋Ｎ)/Ｅの演算により得られる商をＦ，余りをＧとして、前記参照すべきデータの抜き出しに伴う前記アドレスレジスタの上位ビット側に格納するアドレス値の更新を当該上位ビット側に前記商Ｆを加算することによって行い、また、前記アドレスレジスタの下位ビット側に格納する参照済みデータ数Ｍの更新を当該下位ビット側に前記余りＧをセットすることにより行う第３の工程と、
を含むことを特徴する可変長復号化方法。
【請求項１７】
前記Ｅが、Ｈ×２L（Ｈ、Ｌは１以上の整数）であることを特徴とする請求項１６に記載の可変長復号化方法。
【請求項１８】
前記Ｈが、３であることを特徴とする請求項１７に記載の可変長復号化方法。
【請求項１９】
前記第２の工程は、前記バッファレジスタにおいて今回参照すべきデータを抜き出すに際して、前記参照済みデータをマスクしつつシフトすることを特徴とする請求項１０または１６に記載の可変長復号化方法。
【請求項２０】
請求項１ないし９のいずれか１項に記載の可変長復号化装置と、
前記可変長復号化装置に可変長復号化されたデータを含むストリームを入力する入力手段と、
前記可変長復号化装置により復号化されたデータを信号処理して再生する再生手段と、
を具備したことを特徴とする再生システム。
【請求項２１】
ビット数Ａ(２以上の整数)を１ワードとしてデータを記憶するメモリにアクセスするメモリアクセス方法であって、
アドレスレジスタの幅をＱ(２以上の整数)、前記アドレスレジスタの上位側Ｒビットと下位側Ｃビット(Ｒ，ＣはＱ＝Ｒ＋Ｃ、Ａ＞２Cを満たす１以上の整数)とした時に、前記上位側Ｒビットが示す値を前記メモリのアドレスとしてデータを読み出すことを特徴とするメモリアクセス方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】可変長復号化装置および可変長復号化方法および再生システムならびにメモリアクセス方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
図１８（ｃ）は、２４ビットのデータ列ｃ５，…，ｃ１,ｄ８，ｄ７，…，ｄ１,ｅ８,ｅ７,…，ｅ１，０，０，０を１５ビット分だけ右シフトし、最上位から１５ビット分に“０”をセットした状態を示す。右シフト量の１５ビットは、“２４”から今回参照するデータ数Ｎ＝９を引いたものである。太枠の末尾が１ビット目に一致している。すなわち、バッファレジスタ１０３の最下位から９ビット分にデータＤ２のｃ５，ｃ４，…，ｃ１,ｄ８，…，ｄ５が格納された状態となり、これで今回参照するデータＤ２が抜き出されたことになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
図１９（ｃ）は、２４ビットのデータ列ｄ４，ｄ３，…，ｄ１，ｅ８，ｅ７，…，ｅ１，０，０，…，０を１５ビット分だけ右シフトし、最上位から１５ビット分に“０”をセットした状態を示す。右シフト量の１５ビットは、“２４”から今回参照するデータ数Ｎ＝９を引いたものである。太枠の末尾が１ビット目に一致している。すなわち、バッファレジスタ１０３の最下位から９ビット分にデータＤ３のｄ４，…，ｄ１，ｅ８，ｅ７，…，ｅ４が格納された状態となり、これで今回参照するデータＤ３が抜き出されたことになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
図２１（ａ）は、メモリ１０１の０ｘ１０１番からロードによってバッファレジスタ１０３に格納されたデータを示す。図２０のデータｂに対応するのが８ビットのデータｂ８，ｂ７，ｂ６，…，ｂ１である。また、図２０のデータｃに対応するのが８ビットのデータｃ８，ｃ７，ｃ６，…，ｃ１である。また、図２０のデータｄに対応するのが８ビットのデータｄ８，ｄ７，…，ｄ１である。また、図２０のデータｅに対応するのが８ビットのデータｅ８，ｅ７，…，ｅ１である。合計３２ビットである。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2005244928.tif 000001
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2005244928.tif 000002
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】変更
【補正の内容】
【図２１】
2005244928.tif 000003