【手続補正書】
【提出日】平成19年10月31日(2007.10.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】絶縁体で挟まれた電荷蓄積部を有するＭＩＳ（Metal-Insulator-Semiconductor）型構造の半導体記憶装置において、前記電荷蓄積部と半導体との間に存在する絶縁体として、電荷の直接トンネリングが可能な薄膜を用いたことを特徴とする半導体記憶装置。
【請求項２】半導体基板と、該半導体基板に形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された電荷蓄積層と、該電荷蓄積層上に形成された絶縁膜と、該絶縁膜上に形成されたコントロールゲートと、から成る電界効果型トランジスタによって構成される半導体記憶装置において、
前記ゲート絶縁膜として、電荷の直接トンネリングが可能な薄膜を用いたことを特徴とする半導体記憶装置。
【請求項３】前記ゲート絶縁膜の中央部を、その周辺部よりも電荷の直接トンネリングが生じやすいように形成したことを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】前記ゲート絶縁膜は、前記ソース領域及び前記ドレイン領域に近い部分の膜厚の方が、前記ソース領域と前記ドレイン領域との中間付近の膜厚に比べて厚いことを特徴とする請求項２または請求項３に記載の半導体記憶装置。
【請求項５】前記ゲート絶縁膜は、前記ソース領域と前記ドレイン領域との中間付近の膜の方が、前記ソース領域及び前記ドレイン領域に近い部分の膜に比べて欠陥を多く含むことを特徴とする請求項２または請求項３に記載の半導体記憶装置。
【請求項６】前記電荷蓄積層を離散的なキャリアトラップによって形成したことを特徴とする請求項１〜請求項５のいずれかに記載の半導体記憶装置。
【請求項７】前記離散的なキャリアトラップは、シリコンナノドットであることを特徴とする請求項６に記載の半導体記憶装置。
【請求項８】さらに絶縁体から成る側壁を有することを特徴とする請求項１〜請求項７のいずれかに記載の半導体記憶装置。
【請求項９】前記ソース領域及び前記ドレイン領域と、前記電荷蓄積層の直下領域をオフセットしたことを特徴とする請求項２〜請求項８のいずれかに記載の半導体記憶装置。
【請求項１０】前記ソース領域及び前記ドレイン領域とフローティングゲート部分は、基板に平行な面に投影した場合にオーバーラップしていることを特徴とする請求項２〜請求項８のいずれかに記載の半導体記憶装置。
【請求項１１】前記半導体基板に対する基板バイアス電圧の印加手段を設けることで前記チャネル領域における反転層の形成に必要なゲート電圧の閾値を可変としたことを特徴とする請求項１〜請求項１０のいずれかに記載の半導体記憶装置。
【請求項１２】前記基板バイアス電圧の印加手段は、バルク基板への深い不純物注入によって形成されたウェルを溝型素子分離して形成された複数のメモリセルと、該メモリセルを構成するウェル毎に基板バイアス電圧を印加する手段と、を有して成ることを特徴とする請求項１１に記載の半導体記憶装置。
【請求項１３】基板バイアス電圧は、印加時と非印加時との電位差が−５〜５Ｖの範囲内であることを特徴とする請求項１１または請求項１２に記載の半導体記憶装置。
【請求項１４】読み出し時のゲート電圧が３Ｖ以下であることを特徴とする請求項１１〜請求項１３のいずれかに記載の半導体記憶装置。
【請求項１５】電場によって形成される反転層を介して電荷供給部から電荷蓄積部に電荷を供給し、その電荷蓄積量を情報として記憶する半導体記憶装置に対して情報を書き込む方法であって、前記反転層が形成するのに充分な電場を発生し、その後、前記反転層が消滅するまで前記電場と同じ強度の電場を発生し続けることを特徴とする情報の書き込み方法。
【請求項１６】請求項１１に記載の半導体記憶装置の動作方法であって、情報の書き込み時は、基板バイアス電圧を印加せずにゲート電圧を印加して反転層を形成し、前記電荷蓄積層へ電荷を注入して情報の書き込みを行い、情報の読み出し時は、基板バイアス電圧を印加して閾値を低下させ、前記ゲート絶縁膜を通過する電荷が無視できる程度に低いゲート電圧を印加し、反転層が形成されるか否かで、前記電荷蓄積層に蓄えられた電荷の多寡を判別して情報の読み出しを行うことを特徴とする半導体記憶装置の動作方法。
【請求項１７】請求項１１に記載の半導体記憶装置の動作方法であって、情報の書き込み時は、基板バイアス電圧を印加して閾値を上昇させ、ゲート電圧を印加して反転層を形成し、前記電荷蓄積層へ電荷を注入して情報の書き込みを行い、情報の読み出し時は、基板バイアス電圧を印加せずに、前記ゲート絶縁膜を通過する電荷が無視できる程度に低いゲート電圧を印加し、反転層が形成されるか否かで、前記電荷蓄積層に蓄えられた電荷の多寡を判別して情報の読み出しを行うことを特徴とする半導体記憶装置の動作方法。
【請求項１８】基板バイアス電圧を印加するステップと、ゲート電圧、ソース電圧、及び、ドレイン電圧を印加するステップと、書き込み動作時に流れるチャネル電流を所定の判定基準と比較するステップと、メモリセル各部への電圧印加を停止するステップと、を有する書き込み時の動作方法であって、前記基板バイアス電圧は、フローティングゲートに電荷が蓄積されていない状態のメモリセルの閾値電圧が前記ゲート絶縁膜のトンネリング可能となる最低電圧よりも高くなるように印加され、該ゲート電圧は、前記閾値電圧よりも高く印加されていることを特徴とする請求項１６または請求項１７に記載の半導体記憶装置の動作方法。
【請求項１９】基板バイアス電圧を印加するステップと、ゲート電圧、ソース電圧、及び、ドレイン電圧を印加するステップと、チャネル電流を所定の判定基準と比較するステップと、を有する読み出し時の動作方法であって、前記基板バイアス電圧は、メモリセルの閾値電圧が前記ゲート絶縁膜のトンネリング可能となる最低電圧よりも低くなるように印加され、該ゲート電圧は、書き込み状態と非書き込み状態のそれぞれの閾値電圧の間の値であることを特徴とする請求項１６〜請求項１８のいずれかに記載の半導体記憶装置の動作方法。
【請求項２０】請求項１〜請求項１４のいずれかに記載の半導体記憶装置に対して情報を書き込む方法であって、前記チャネル領域に反転層が形成され、かつ前記ゲート絶縁膜において電荷の直接トンネリングが生じるゲート電圧を、前記反転層が消滅するまで印加し続けることを特徴とする半導体記憶装置に対する情報の書き込み方法。
【請求項２１】前記チャネル領域に反転層が形成され、かつ前記ゲート絶縁膜において電荷の直接トンネリングが生じるゲート電圧を設定するステップと、該ゲート電圧を前記コントロールゲートに一定して印加するステップと、前記チャネル領域に流れるチャネル電流を検出するステップと、前記チャネル電流が所定値以下となった時点で前記ゲート電圧の印加を停止するステップと、から成ることを特徴とする請求項２０に記載の半導体記憶装置に対する情報の書き込み方法。
【請求項２２】請求項１１に記載の半導体記憶装置に対して情報を書き込む方法であって、前記ゲート電圧と前記バイアス電圧のいずれか一方、或いは両方を変化させることによって記憶すべき情報に合わせた複数の閾値を設定し、情報の多値記憶を行うことを特徴とする半導体記憶装置に対する情報の書き込み方法。
【請求項２３】請求項２２に記載の方法で、３値以上の多値データが書き込まれることを特徴とする半導体記憶装置。
【請求項２４】請求項１１に記載の半導体記憶装置から情報を読み出す方法であって、所望の情報が書き込まれていなければ前記反転層が形成され、かつ前記ゲート絶縁膜における電荷の直接トンネリングが生じないように、前記ゲート電圧と前記バイアス電圧のいずれか一方、或いは両方を変化させることを特徴とする半導体記憶装置からの情報の読み出し方法。
【請求項２５】非書き込み状態の閾値が前記ゲート絶縁膜のトンネリング可能となる電圧よりも低くなるような基板バイアス電圧と、非書き込み状態の閾値よりも高くかつトンネリング可能となる電圧よりも低いゲート電圧を少なくとも印加するステップと、比較的書き込み量が少ない状態の閾値が前記ゲート絶縁膜のトンネリング可能となる電圧よりも低くなるような基板バイアス電圧と、比較的書き込み量が少ない状態の閾値よりも高く、かつ、比較的書き込み量が多い状態の閾値よりも低く、かつ、トンネリング可能となる電圧よりも低いゲート電圧を少なくとも印加するステップと、を有して成り、３値以上の多値データを読み出すことを特徴とする請求項２４に記載の半導体記憶装置からの情報の読み出し方法。
【請求項２６】請求項１〜請求項１４、または、請求項２３のいずれかに記載の半導体記憶装置をメモリ素子として用いたことを特徴とする集積回路装置。
【請求項２７】請求項１〜請求項１４、または、請求項２３のいずれかに記載の半導体記憶装置をロジック部のトランジスタとして用いたことを特徴とする集積回路装置。
【請求項２８】請求項１〜請求項１４、または、請求項２３のいずれかに記載の半導体記憶装置を用いて回路間の接続切換を行うことを特徴とする集積回路装置。
【請求項２９】請求項２７または請求項２８に記載の集積回路装置を用いたことを特徴とする携帯端末機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、上記構成から成る半導体記憶装置では、前記ゲート絶縁膜の中央部を、その周辺部よりも電荷の直接トンネリングが生じやすいように形成するとよい。また、前記ゲート絶縁膜は、前記ソース領域及び前記ドレイン領域に近い部分の膜厚の方が、前記ソース領域と前記ドレイン領域との中間付近の膜厚に比べて厚くするとよい。また、前記ゲート絶縁膜は、前記ソース領域と前記ドレイン領域との中間付近の膜の方が、前記ソース領域及び前記ドレイン領域に近い部分の膜に比べて欠陥を多く含むとよい。また、前記電荷蓄積層を離散的なキャリアトラップによって形成するとよい。また、前記離散的なキャリアトラップは、シリコンナノドットであるとよい。また、さらに絶縁体から成る側壁を有するとよい。また、前記ソース領域及び前記ドレイン領域と、前記電荷蓄積層の直下領域とをオフセットするとよい。また、前記ソース領域及び前記ドレイン領域とフローティングゲート部分は、基板に平行な面に投影した場合にオーバーラップしているとよい。さらに、前記半導体基板に対するバイアス電圧の印加手段を設けることで、前記チャネル領域における反転層の形成に必要なゲート電圧の閾値を可変にするとよい。なお、前記基板バイアス電圧の印加手段は、バルク基板への深い不純物注入によって形成されたウェルを溝型素子分離して形成された複数のメモリセルと、該メモリセルを構成するウェル毎に基板バイアス電圧を印加する手段と、を有して成るとよい。また、基板バイアス電圧は、印加時と非印加時との電位差が−５〜５Ｖの範囲内であるとよい。また、読み出し時のゲート電圧が３Ｖ以下であるとよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
なお、上記構成から成る半導体記憶装置の動作方法に関して、情報の書き込み時は、基板バイアス電圧を印加せずにゲート電圧を印加して反転層を形成し、前記電荷蓄積層へ電荷を注入して情報の書き込みを行い、情報の読み出し時は、基板バイアス電圧を印加して閾値を低下させ、前記ゲート絶縁膜を通過する電荷が無視できる程度に低いゲート電圧を印加し、反転層が形成されるか否かで、前記電荷蓄積層に蓄えられた電荷の多寡を判別して情報の読み出しを行うとよい。また、情報の書き込み時は、基板バイアス電圧を印加して閾値を上昇させ、ゲート電圧を印加して反転層を形成し、前記電荷蓄積層へ電荷を注入して情報の書き込みを行い、情報の読み出し時は、基板バイアス電圧を印加せずに、前記ゲート絶縁膜を通過する電荷が無視できる程度に低いゲート電圧を印加し、反転層が形成されるか否かで、前記電荷蓄積層に蓄えられた電荷の多寡を判別して情報の読み出しを行ってもよい。また、上記の動作方法は、基板バイアス電圧を印加するステップと、ゲート電圧、ソース電圧、及び、ドレイン電圧を印加するステップと、書き込み動作時に流れるチャネル電流を所定の判定基準と比較するステップと、メモリセル各部への電圧印加を停止するステップと、を有する書き込み時の動作方法であって、前記基板バイアス電圧は、フローティングゲートに電荷が蓄積されていない状態のメモリセルの閾値電圧が前記ゲート絶縁膜のトンネリング可能となる最低電圧よりも高くなるように印加され、該ゲート電圧は、前記閾値電圧よりも高く印加されているとよい。また、上記の動作方法は、基板バイアス電圧を印加するステップと、ゲート電圧、ソース電圧、及び、ドレイン電圧を印加するステップと、チャネル電流を所定の判定基準と比較するステップと、を有する読み出し時の動作方法であって、前記基板バイアス電圧は、メモリセルの閾値電圧が前記ゲート絶縁膜のトンネリング可能となる最低電圧よりも低くなるように印加され、該ゲート電圧は、書き込み状態と非書き込み状態のそれぞれの閾値電圧の間の値であるとよい。また、上記構成から成る半導体記憶装置に対して情報を書き込む際には、前記チャネル領域に反転層が形成され、かつ前記ゲート絶縁膜において電荷の直接トンネリングが生じるゲート電圧を、前記反転層が消滅するまで印加し続けるとよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、上記構成から成る半導体記憶装置に対して多値情報を書き込む際には、前記ゲート電圧と前記バイアス電圧のいずれか一方、或いは両方を変化させることによって記憶すべき情報に合わせた複数の閾値を設定するとよい。また、本発明に係る半導体記憶装置については、上記の方法で、３値以上の多値データが書き込まれる構成とされている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
一方、上記構成から成る半導体記憶装置から情報を読み出す際には、所望の情報が書き込まれていなければ前記反転層が形成され、かつ前記ゲート絶縁膜における電荷の直接トンネリングが生じないように、前記ゲート電圧と前記バイアス電圧のいずれか一方、或いは両方を変化させるとよい。特に、非書き込み状態の閾値が前記ゲート絶縁膜のトンネリング可能となる電圧よりも低くなるような基板バイアス電圧と、非書き込み状態の閾値よりも高くかつトンネリング可能となる電圧よりも低いゲート電圧を少なくとも印加するステップと、比較的書き込み量が少ない状態の閾値が前記ゲート絶縁膜のトンネリング可能となる電圧よりも低くなるような基板バイアス電圧と、比較的書き込み量が少ない状態の閾値よりも高く、かつ、比較的書き込み量が多い状態の閾値よりも低く、かつ、トンネリング可能となる電圧よりも低いゲート電圧を少なくとも印加するステップと、を有して成り、３値以上の多値データを読み出すとよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、上記構成から成る半導体記憶装置をメモリ素子やロジック部のトランジスタとして用いた集積回路装置を構成するとよい。或いは、該半導体記憶装置を用いて回路間の接続切換を行う集積回路装置を構成するのもよい。また、この集積回路装置を用いて携帯端末機器を構成するのもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、本発明に係る半導体装置に対する情報の書き込み方法は、より一般的に言えば、電場によって形成される反転層を介して電荷供給部から電荷蓄積部に電荷を供給し、その電荷蓄積量を情報として記憶する半導体記憶装置に対して情報を書き込む方法であって、前記反転層が形成するのに充分な電場を発生し、その後、前記反転層が消滅するまで前記電場と同じ強度の電場を発生し続ける情報の書き込み方法であると言える。