【手続補正書】
【提出日】平成19年1月29日(2007.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一方の主面に半導体素子が形成された半導体基板において、前記半導体基板の他方の主面から前記半導体素子の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記半導体基板の前記他方の主面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記接続部位の一部を露出させる工程と、
前記半導体基板の前記他方の主面上に、前記第１の開孔よりも大きい第２の開孔を有してなるフィルム状の第２の絶縁膜を、前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
前記第２の絶縁膜上に、前記第１及び第２の開孔を共に埋め込むように導電膜を形成する工程と、
前記導電膜の一部及び前記第２の絶縁膜の一部を除去し、前記第１及び第２の開孔を充填して前記接続部位と接続されてなる貫通電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
一方の主面に半導体素子が形成された半導体基板において、前記半導体基板の他方の主面から前記半導体素子の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記半導体基板の前記他方の主面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記接続部位の一部を露出させる工程と、
前記半導体基板の前記他方の主面上に、前記第１の開孔よりも大きい第２の開孔を有してなるフィルム状の第２の絶縁膜を、前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
少なくとも前記第１及び第２の開孔に導電材を充填して、前記接続部位と電気的に接続する導電膜を形成する工程と、
前記導電膜の一部及び前記第２の絶縁膜の一部を除去し、前記接続部位と電気的に接続されてなる貫通電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記貫通電極を形成するに際して、前記導電膜及び前記第２の絶縁膜を切削加工し、前記導電膜の表面及び前記第２の絶縁膜の表面を連続して平坦化することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
一方の主面に第１の電子回路が形成された半導体基板において、前記半導体基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記半導体基板の前記他方の主面に絶縁膜を形成する工程と、
前記絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記第１の接続部位の一部を露出させる工程と、
前記第１の開孔よりも大きい第２の開孔を有し、第２の電子回路が絶縁材料内に埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなるフィルムを、前記半導体基板の前記他方の主面上に前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
前記フィルム上に、前記第１及び第２の開孔を共に埋め込むように導電膜を形成する工程と、
前記導電膜の一部及び前記フィルムの一部を除去し、前記第１及び第２の開孔を充填して前記第１及び第２の接続部位と接続されてなる貫通電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
一方の主面に第１の電子回路が形成された半導体基板において、前記半導体基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記半導体基板の前記他方の主面に絶縁膜を形成する工程と、
前記絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記第１の接続部位の一部を露出させる工程と、
前記第１の開孔よりも大きい第２の開孔を有し、内部に第２の電子回路が埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなるフィルムを、前記半導体基板の前記他方の主面上に前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
少なくとも前記第１及び第２の開孔に導電材を充填して、前記第１及び第２の接続部位と電気的に接続する導電膜を形成する工程と、
前記導電膜の一部及び前記フィルムの一部を除去し、前記第１及び第２の接続部位と電気的に接続されてなる貫通電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記フィルムは、前記第２の開孔と隣接して前記第２の電子回路の第３の接続部位を露出させる第３の開孔を有しており、
前記導電膜を前記第１及び第２の開孔と共に前記第３の開孔を埋め込むように形成し、前記第３の接続部位と電気的に接続されてなる電極を前記貫通電極と共に形成することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記フィルムは、前記第２の電子回路が多層構造とされてなるものであることを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記フィルムは、前記第２の開孔の内壁面がテーパ状とされ、上面の孔径が前記半導体基板に貼付される下面の孔径よりも大きいものであることを特徴とする請求項４〜７のい
ずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面から上面及び側面を露出するように形成されているものであることを特徴とする請求項４〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面から突出するように形成されているものであることを特徴とする請求項４〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面を覆うように形成されているものであることを特徴とする請求項４〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記貫通電極を形成するに際して、前記導電膜及び前記フィルムを切削加工し、前記導電膜の表面及び前記フィルムの表面を連続して平坦化することを特徴とする請求項４〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第１の主面が前記半導体基板の表面であり、前記第２の主面が前記半導体基板の裏面であることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記導電膜を形成するに際して、メッキ法により金属を堆積させることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記導電膜を形成するに際して、蒸着法により金属を堆積させることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記導電膜を形成するに際して、金属ペーストを前記第１及び第２の開孔に埋め込み、前記金属ペーストを固化させることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記第１の開孔を形成する前に、前記半導体素子上に、前記半導体基板の前記一方の主面から突出する突起電極を形成する工程を更に含むことを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記突起電極の上部を切削加工により除去し、前記突起電極の上面を平坦な鏡面状態とすることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記貫通電極上にハンダバンプを形成する工程を更に含むことを特徴とする請求項１〜１８のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記第２の絶縁膜は個々の前記半導体素子に対応した大きさのものであり、個々の前記半導体素子ごとに前記各第２の絶縁膜を貼り付けることを特徴とする請求項１〜１９のいずれか１項に記載の半導体装置の製造方法。
【請求項２１】
前記第２の絶縁膜は個々の複数の前記半導体素子からなるブロックに対応した大きさのものであり、個々の前記ブロックごとに前記各第２の絶縁膜を貼り付けることを特徴とする請求項１〜１９のいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
一方の主面に半導体素子が形成された半導体基板と、
前記半導体基板に、当該半導体基板の他方の主面から前記半導体素子の接続部位を露出させる第１の開孔が形成され、前記第１の開孔の内壁面を覆い底面の一部から前記接続部位の一部を露出させるように前記半導体基板の前記他方の主面に形成されてなる第１の絶縁膜と、
前記第１の開孔よりも大きい第２の開孔を有し、前記第２の開孔が前記第１の開孔を含むように前記半導体基板の前記他方の主面上に塗付されてなる、前記第１の絶縁膜よりも厚いフィルム状の第２の絶縁膜と、
前記第１及び第２の開孔を充填して前記接続部位と接続されてなる貫通電極と
を含み、
前記貫通電極の表面及び前記第２の絶縁膜の表面が連続して平坦化されてなることを特徴とする半導体装置。
【請求項２３】
前記半導体素子上で前記半導体基板の前記一方の主面から突出してなる突起電極を含むことを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
一方の主面に第１の電子回路が形成された半導体基板と、
前記半導体基板に、当該半導体基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔が形成され、前記第１の開孔の内壁面を覆い底面の一部から前記第１の接続部位の一部を露出させるように前記半導体基板の前記他方の主面に形成されてなる絶縁膜と、
前記第１の開孔よりも大きい第２の開孔を有し、第２の電子回路が絶縁材料内に埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなり、前記第２の開孔が前記第１の開孔を含むように前記半導体基板の前記他方の主面上に貼付されてなるフィルムと、
前記第１及び第２の開孔を充填して前記第１及び第２の接続部位と接続されてなる貫通電極と
を含み、
前記貫通電極の表面及び前記フィルムの表面が連続して平坦化されてなることを特徴とする半導体装置。
【請求項２５】
前記フィルムは、前記第２の開孔と隣接して前記第２の電子回路の第３の接続部位を露出させる第３の開孔を有しており、
前記第３の開孔を充填して前記第３の接続部位と電気的に接続されてなる電極を含み、
前記貫通電極の表面、前記電極の表面及び前記フィルムの表面が連続して平坦化されてなることを特徴とする請求項２４に記載の半導体装置。
【請求項２６】
前記フィルムは、前記第２の開孔の内壁面がテーパ状とされ、上面の孔径が前記半導体基板に貼付される下面の孔径よりも大きいものであることを特徴とする請求項２４又は２５に記載の半導体装置。
【請求項２７】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面から上面及び側面を露出するように形成されているものであることを特徴とする請求項２４又は２５に記載の半導体装置。
【請求項２８】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面から突出するように形成されているものであることを特徴とする請求項２４又は２５に記載の半導体装置。
【請求項２９】
前記フィルムは、前記第２の電子回路の前記第２の接続部位が前記第２の開孔の内壁面
を覆うように形成されているものであることを特徴とする請求項２４又は２５に記載の半導体装置。
【請求項３０】
前記突起電極の上面が平坦な鏡面状態とされてなることを特徴とする請求項２４〜２９のいずれか１項に記載の半導体装置。
【請求項３１】
前記貫通電極上に形成されてなるバンプを含むことを特徴とする請求項２４〜３０のいずれか１項に記載の半導体装置。
【請求項３２】
請求項２２〜３１のいずれか１項に記載の半導体装置を少なくとも２つ含み、
着目する一組の前記半導体装置において、一方の前記半導体装置の前記貫通電極と他方の前記半導体装置の突起電極とが接続され、積層一体化されていることを特徴とする複合半導体装置。
【請求項３３】
前記各半導体装置は前記貫通電極上にバンプを有しており、
着目する一組の前記半導体装置において、一方の前記半導体装置の前記バンプと他方の前記半導体装置の突起電極とが接続され、積層一体化されていることを特徴とする請求項３２に記載の複合半導体装置。
【請求項３４】
一方の主面に素子が形成された基板において、前記基板の他方の主面から前記素子の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記基板の前記他方の主面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記接続部位の一部を露出させる工程と、
前記基板の前記他方の主面上に、前記第１の開孔よりも大きい第２の開孔を有してなるフィルム状の第２の絶縁膜を、前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
前記第２の絶縁膜上に、前記第１及び第２の開孔を共に埋め込むように導電膜を形成する工程と、
前記導電膜の一部及び前記第２の絶縁膜の一部を除去し、前記第１及び第２の開孔を充填して前記接続部位と接続されてなる貫通電極を形成する工程と
を含むことを特徴とする貫通電極の形成方法。
【請求項３５】
一方の主面に素子が形成された基板において、前記基板の他方の主面から前記素子の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記基板の前記他方の主面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記接続部位の一部を露出させる工程と、
前記基板の前記他方の主面上に、前記第１の開孔よりも大きい第２の開孔を有してなるフィルム状の第２の絶縁膜を、前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
少なくとも前記第１及び第２の開孔に導電材を充填して、前記接続部位と電気的に接続する導電膜を形成する工程と、
前記導電膜の一部及び前記第２の絶縁膜の一部を除去し、前記接続部位と電気的に接続されてなる貫通電極を形成する工程と
を含むことを特徴とする貫通電極の形成方法。
【請求項３６】
一方の主面に第１の電子回路が形成された基板において、前記基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記基板の前記他方の主面に絶縁膜を形成する工程と、
前記絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記第１の接続部位の一部を露出させる工程と、
前記第１の開孔よりも大きい第２の開孔を有し、第２の電子回路が絶縁材料内に埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなるフィルムを、前記基板の前記他方の主面上に前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
前記フィルム上に、前記第１及び第２の開孔を共に埋め込むように導電膜を形成する工程と、
前記導電膜の一部及び前記フィルムの一部を除去し、前記第１及び第２の開孔を充填して前記第１及び第２の接続部位と接続されてなる貫通電極を形成する工程と
を含むことを特徴とする貫通電極の形成方法。
【請求項３７】
一方の主面に第１の電子回路が形成された基板において、前記基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔を形成する工程と、
前記第１の開孔の内壁面を覆うように前記基板の前記他方の主面に絶縁膜を形成する工程と、
前記絶縁膜の前記第１の開孔の底面に位置する部分を除去して、前記第１の接続部位の一部を露出させる工程と、
前記第１の開孔よりも大きい第２の開孔を有し、内部に第２の電子回路が埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなるフィルムを、前記基板の前記他方の主面上に前記第２の開孔が前記第１の開孔を含むように位置合わせして貼り付ける工程と、
少なくとも前記第１及び第２の開孔に導電材を充填して、前記第１及び第２の接続部位と電気的に接続する導電膜を形成する工程と、
前記導電膜の一部及び前記フィルムの一部を除去し、前記第１及び第２の接続部位と電気的に接続されてなる貫通電極を形成する工程と
を含むことを特徴とする貫通電極の形成方法。
【請求項３８】
一方の主面に素子が形成された基板と、
前記基板に、当該基板の他方の主面から前記素子の接続部位を露出させる第１の開孔が形成され、前記第１の開孔の内壁面を覆い底面の一部から前記接続部位の一部を露出させるように前記基板の前記他方の主面に形成されてなる第１の絶縁膜と、
前記第１の開孔よりも大きい第２の開孔を有し、前記第２の開孔が前記第１の開孔を含むように前記基板の前記他方の主面上に塗付されてなる、前記第１の絶縁膜よりも厚いフィルム状の第２の絶縁膜と、
前記第１及び第２の開孔を充填して前記接続部位と接続されてなる貫通電極とを含み、
前記貫通電極の表面及び前記第２の絶縁膜の表面が連続して平坦化されてなることを特徴とする実装構造体。
【請求項３９】
一方の主面に第１の電子回路が形成された基板と、
前記基板に、当該基板の他方の主面から前記第１の電子回路の第１の接続部位を露出させる第１の開孔が形成され、前記第１の開孔の内壁面を覆い底面の一部から前記第１の接続部位の一部を露出させるように前記基板の前記他方の主面に形成されてなる絶縁膜と、
前記第１の開孔よりも大きい第２の開孔を有し、第２の電子回路が絶縁材料内に埋設されるとともに前記第２の電子回路の第２の接続部位が前記第２の開孔の内壁面から露出してなり、前記第２の開孔が前記第１の開孔を含むように前記基板の前記他方の主面上に貼付されてなるフィルムと、
前記第１及び第２の開孔を充填して前記第１及び第２の接続部位と接続されてなる貫通電極とを含み、
前記貫通電極の表面及び前記フィルムの表面が連続して平坦化されてなることを特徴とする実装構造体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体基板を貫通する貫通電極を備えた半導体装置及びその製造方法、複数の半導体装置を積層一体化してなる複合半導体装置、更には貫通電極の形成方法、及び実装構造体に関する。