【手続補正書】
【提出日】平成20年7月10日(2008.7.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板層上にゲート誘電体層を形成するステップと、
前記ゲート誘電体層上にゲート導電層を形成するステップと、
前記ゲート導電層上に第１のハードマスク層を形成するステップと、
前記第１のハードマスク層上に第２のハードマスク層を形成するステップと、
前記第２のハードマスク層上にトリミングされたフォトレジストマスクを形成するステップと、
前記トリミングされたフォトレジストマスクを用いて前記第２のハードマスク層の部分を除去して、前記第２のハードマスク層内にパターニングされたハードマスクを形成するステップとを含み、前記パターニングされたハードマスクは第１の寸法を有し、前記方法はさらに、
前記パターニングされたハードマスクに隣接した前記第１のハードマスク層の部分を除去することにより、前記第１のハードマスク層内に選択的にエッチングされたハードマスクを形成するステップを含み、前記選択的にエッチングされたハードマスクは、前記第１の寸法よりも小さな第２の寸法を有し、前記方法はさらに、
前記選択的にエッチングされたハードマスクを用いて前記ゲート誘電体層上の前記ゲート導電層の部分を除去して、ゲート構造を形成するステップを含む、方法。
【請求項２】  前記ゲート誘電体層を形成するステップは、酸化物、オキシナイトライド、二酸化シリコン、窒素含有酸化物、窒素ドープされた酸化物、シリコンオキシナイトライド、高誘電率（高Ｋ）の、Ｋが少なくとも約８である、酸化チタン、酸化タンタル、およびバリウムストロンチウムチタン酸塩のうちの１つで前記ゲート誘電体層を形成するステップを含む、請求項１に記載の方法。
【請求項３】  前記ゲート誘電体層を形成するステップは、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング、物理気相成長法（ＰＶＤ）、および熱成長のうちの１つを用いて前記ゲート誘電体層を形成するステップを含む、請求項１に記載の方法。
【請求項４】  前記ゲート誘電体層を形成するステップは、約２０〜５０Åの範囲の等価酸化物厚さｔox-eqを有するように、前記ゲート誘電体層を形成するステップを含む、請求項１に記載の方法。
【請求項５】  前記ゲート導電層を形成するステップは、ドープされたポリ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、タンタ
ル（Ｔａ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、およびコバルト（Ｃｏ）のうちの１つで前記ゲート導電層を形成するステップを含む、請求項１に記載の方法。
【請求項６】  前記ゲート導電層を形成するステップは、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング、物理気相成長法（ＰＶＤ）、高密度イオン化金属プラズマ（ＩＭＰ）堆積、および高密度誘導結合プラズマ（ＩＣＰ）堆積のうちの１つを用いて前記ゲート導電層を形成するステップを含む、請求項１に記載の方法。
【請求項７】  前記ゲート導電層を形成するステップは、約５００〜５０００Åの範囲の厚さを有するように、前記ゲート導電層を形成するステップを含む、請求項１に記載の方法。
【請求項８】  前記第１および第２のハードマスク層を形成するステップは、酸化物、オキシナイトライド、二酸化シリコン、窒化シリコン、窒素含有酸化物、窒素ドープされた酸化物、シリコンオキシナイトライド、高誘電率（高Ｋ）の、Ｋが少なくとも約８である、酸化チタン、酸化タンタル、およびバリウムストロンチウムチタン酸塩のうちの異なる２つのもので前記第１および第２のハードマスク層を形成するステップと、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング、物理気相成長法（ＰＶＤ）、および熱成長のうちの１つを用いて前記第１および第２のハードマスク層を形成するステップとを含む、請求項１に記載の方法。
【請求項９】  前記第１のハードマスク層を形成するステップは、窒化シリコンで前記第１のハードマスク層を形成するステップを含み、前記第２のハードマスク層を形成するステップは、二酸化シリコンで前記第２のハードマスク層を形成するステップを含む、請求項８に記載の方法。
【請求項１０】  前記選択的にエッチングされたハードマスクを形成するステップは、最大で約１０００Åの臨界寸法を有するように、前記選択的にエッチングされたハードマスクを形成するステップを含む、請求項１に記載の方法。
【請求項１１】  基板層上にゲート誘電体層を形成するステップと、
前記ゲート誘電体層上にゲート導電層を形成するステップと、
前記ゲート導電層上に第１のハードマスク層を形成するステップと、
前記第１のハードマスク層上に第２のハードマスク層を形成するステップと、
前記第２のハードマスク層上にフォトレジストマスクを形成してパターニングするステップと、
前記フォトレジストマスクをトリミングすることによってトリミングされたフォトレジストマスクを形成するステップと、
前記トリミングされたフォトレジストマスクを用いて前記第２のハードマスク層の部分を除去して、前記第２のハードマスク層内にパターニングされたハードマスクを形成するステップとを含み、前記パターニングされたハードマスクは第１の寸法を有し、さらに、
前記トリミングされたフォトレジストマスクを除去するステップと、
前記パターニングされたハードマスクに隣接した前記第１のハードマスク層の部分を除去することによって、前記第１のハードマスク層内に選択的にエッチングされたハードマスクを形成するステップとを含み、前記選択的にエッチングされたハードマスクは、前記第１の寸法よりも小さな第２の寸法を有し、さらに、
前記選択的にエッチングされたハードマスクを用いて前記ゲート誘電体層上の前記ゲート導電層の部分を除去して、ゲート構造を形成するステップを含む、方法。
【請求項１２】  前記ゲート誘電体層を形成するステップは、酸化物、オキシナイトライド、二酸化シリコン、窒素含有酸化物、窒素ドープされた酸化物、シリコンオキシナイトライド、高誘電率（高Ｋ）の、Ｋが少なくとも約８である、酸化チタン、酸化タンタル、およびバリウムストロンチウムチタン酸塩のうちの１つで前記ゲート誘電体層を形成するステップを含む、請求項１１に記載の方法。
【請求項１３】  前記ゲート誘電体層を形成するステップは、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング
、物理気相成長法（ＰＶＤ）、および熱成長のうちの１つを用いて前記ゲート誘電体層を形成するステップを含む、請求項１１に記載の方法。
【請求項１４】  前記ゲート誘電体層を形成するステップは、約２０〜５０Åの範囲の等価酸化物厚さｔox-eqを有するように前記ゲート誘電体層を形成するステップを含む、請求項１１に記載の方法。
【請求項１５】  前記ゲート導電層を形成するステップは、ドープされたポリ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、およびコバルト（Ｃｏ）のうちの１つで前記ゲート導電層を形成するステップを含む、請求項１１に記載の方法。
【請求項１６】  前記ゲート導電層を形成するステップは、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング、物理気相成長法（ＰＶＤ）、高密度イオン化金属プラズマ（ＩＭＰ）堆積、および高密度誘導結合プラズマ（ＩＣＰ）堆積のうちの１つを用いて前記ゲート導電層を形成するステップを含む、請求項１１に記載の方法。
【請求項１７】  前記ゲート導電層を形成するステップは、約５００〜５０００Åの範囲の厚さを有するように、前記ゲート導電層を形成するステップを含む、請求項１１に記載の方法。
【請求項１８】  前記第１および第２のハードマスク層を形成するステップは、酸化物、オキシナイトライド、二酸化シリコン、窒化シリコン、窒素含有酸化物、窒素ドープされた酸化物、シリコンオキシナイトライド、高誘電率（高Ｋ）の、Ｋが少なくとも約８である、酸化チタン、酸化タンタル、およびバリウムストロンチウムチタン酸塩のうちの異なる２つのもので前記第１および第２のハードマスク層を形成するステップと、化学気相成長法（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増速ＣＶＤ（ＰＥＣＶＤ）、スパッタリング、物理気相成長法（ＰＶＤ）、および熱成長のうちの１つを用いて前記第１および第２のハードマスク層を形成するステップとを含む、請求項１１に記載の方法。
【請求項１９】  前記第１のハードマスク層を形成するステップは、窒化シリコンで前記第１のハードマスク層を形成するステップを含み、前記第２のハードマスク層を形成するステップは、二酸化シリコンで前記第２のハードマスク層を形成するステップを含む、請求項１８に記載の方法。
【請求項２０】  前記選択的にエッチングされたハードマスクを形成するステップは、最大で約１０００Åの臨界寸法を有するように、前記選択的にエッチングされたハードマスクを形成するステップを含む、請求項１１に記載の方法。