【手続補正書】
【提出日】平成20年3月28日(2008.3.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第1のテストバス、および
前記第1のテストバスに接続しかつ第１の電子回路の複数に接続可能な第１のアドレス指定可能なコントローラの複数と、前記第１の電子回路は前記第１のアドレス指定可能なコントローラを介して前記第１のテストバスに通信できるように接続可能であり、これらを含む少なくとも一つの第１のサブシステムと、
第２のテストバス、および
前記第２のテストバスに接続しかつ第２の電子回路の複数に接続可能な第２のアドレス指定可能なコントローラの複数と、前記第２の電子回路は前記第２のアドレス指定可能なコントローラを介して前記第２のテストバスに通信できるように接続可能であり、これらを含む少なくとも一つの第２のサブシステムと、
前記第１、第２のサブシステムにそれぞれ対応する第１、第２の複数のテスト設備内にそれぞれ前記第１、第２の電子回路をロードしかつ前記第１、第２の複数のテスト設備から前記第１、第２の電子回路をアンロードするように構成された電子回路処理装置と、
前記第一及び第二のテストバスをそれぞれ介して前記第１のアドレス指定可能なコントローラの複数と第２のアドレス指定可能なコントローラの複数とに接続し、前記第一及び第二のテストバスを介して前記第１および第２のアドレス指定可能なコントローラへそれぞれ入力データを提供するよう作用するテストコントローラと、
からなる複数の電子回路のテスト又はプログラム可能配置構成のシステムであって、
前記第１のアドレス指定可能なコントローラの複数は、前記第１の電子回路の複数をテスト又は配置構成するために、実質的に並行して前記第１の電子回路の複数へ前記入力データを供給するよう動作しかつ実質的に並行して前記第１の電子回路の複数から出力データを受け取るよう動作することを特徴とし、
前記第２のアドレス指定可能なコントローラの複数は、前記第２の電子回路の複数をテスト又は配置構成するために実質的に並行して前記第２の電子回路の複数へ前記入力データを供給するよう動作しかつ実質的に並行して前記第２の電子回路の複数から出力データを受け取るよう動作し、
前記第１および第２のアドレス指定可能なコントローラの複数は、更にそれぞれ交代する方法で前記第１および第２の電子回路をテスト又は配置構成するよう動作することを特徴とし、
前記電子回路処理装置は、前記第１および第２のサブシステムの一方に対応する前記電子回路がテスト又は配置構成されている間に前記第１および第２のサブシステムの他方に対応する前記電子回路をアンロードおよびロードするうちの少なくともその一つを実行するよう動作することを特徴とし、
前記電子回路のテスト又は配置構成のために要求される時間は、前記電子回路をアンロードおよびロードするために要求される時間に実質的に等しいことを特徴とする、
複数の電子回路のテストまたはプログラム可能配置構成のためのシステム。
【請求項２】
Ｎ＝第一の電子回路の数、前記の第一の電子回路の数に等しい第二の電子回路の数
ＴＣ＝Ｎ電子回路をテスト又は配置構成するために要求される時間、
Ｕ＝各電子回路のアンロードのために要求される時間、
Ｌ＝各電子回路のロードのために要求される時間、かつＮ＝シーリング［ＴＣ／（Ｕ＋Ｌ）］である請求項１記載のシステム。
【請求項３】
Ｎ＝第一の電子回路の数、前記第一の電子回路の数に等しい第二の電子回路の数
ＴＣＰ＝並列テスト又はＮ電子回路に至る配置構成を実行するために要求される時間、
ＴＳ＝Ｎ電子回路に至るシーケンシャルテストを実行するために要求される時間、
ＣＳ＝Ｎ電子回路に至るシ−ケンシャル配置構成を実行するために要求される時間、
Ｕ＝各電子回路のアンロードのために要求される時間、
Ｌ＝各電子回路のロードのために要求される時間、かつＮ＝シーリング［ＴＣＰ／（Ｕ＋Ｌ−ＴＳ−ＣＳ）］である、請求項１記載のシステム。
【請求項４】
第１のテストバス、および
前記第１のテストバスに接続しかつ第１の電子回路の複数にそれぞれ接続可能な第１のアドレス指定可能なコントローラの複数と、前記第１の電子回路は前記第１のアドレス指定可能なコントローラを介して前記第１のテストバスに通信できるように接続可能であり、
これらを含む少なくとも一つの第１のサブシステムを備え、
第２のテストバス、および
前記第２のテストバスに接続しかつ第２の電子回路の複数にそれぞれ接続可能な第２のアドレス指定可能なコントローラの複数と、前記第２の電子回路は前記第２のアドレス指定可能なコントローラを介して前記第２のテストバスに通信できるように接続可能であり、
これらを含む少なくとも一つの第２のサブシステムを備え、
前記第１および第２のサブシステムにそれぞれ対応する第１および第２のテスト設備の複数の内で電子回路処理装置によって選ばれた一つから前記電子回路の複数をアンロードし、かつ前記第１おおよび第２のテスト設備の複数の内で電子回路処理装置によって選ばれた一方の中へ前記電子回路の複数をロードし、
供給ステップにおいて、前記第１の電子回路の複数および前記第２の電子回路の複数の内で前記第１のアドレス指定可能なコントローラの複数および前記第２のアドレス指定可能なコントローラの複数によって選ばれた一つへ、それぞれ実質的に並行して入力データを供給し、
受取りステップにおいて、前記第１の電子回路の複数および前記第２の電子回路の複数の内で前記第１のアドレス指定可能なコントローラの複数および前記第２のアドレス指定可能なコントローラの複数によって選ばれた一つから、それぞれ実質的に並行して出力データを選択的に受取り、
前記供給ステップ及び前記受取りステップが、それぞれ交代する方法で、前記第１及び第２の電子回路をテスト又は配置構成するために前記第１及び第２のアドレス指定可能なコントローラの複数によって実行されることを特徴とし、
前記第１及び第２のサブシステムの一つに対応する前記電子回路がテスト又は配置構成されている間に、前記第１及び第２のサブシステムの内の他の一つに対応する前記電子回路をアンロードするステップ及びロードするステップのうちの少なくとも一つが、前記電子回路処理装置によって実行されることを特徴とし、
前記電子回路をテスト又は配置構成するために要求される時間は、前記電子回路をアンロード及びロードのために要求される時間に実質的に等しいことを特徴とする、
ステップを含む、複数の電子回路のテスト又はプログラム可能配置構成方法。
【請求項５】
Ｎ＝第一の電子回路の数、前記第一の電子回路の数に等しい第二の電子回路の数
ＴＣ＝Ｎ電子回路のテスト又は配置構成のために必要な時間、
Ｕ＝各電子回路のアンロードのために必要な時間、
Ｌ＝各電子回路のロードのために必要な時間、およびＮ＝シーリング［ＴＣ／（Ｕ＋Ｌ）］である、請求項４記載の方法。
【請求項６】
Ｎ＝第一の電子回路の数、前記第一の電子回路の数に等しい第二の電子回路の数、
ＴＣＰ＝並列テストまたはＮ電子回路に至る配置構成の遂行のために必要な時間、
ＴＳ＝Ｎ電子回路に至るシーケンシャルテストの遂行のために必要な時間、
ＣＳ＝Ｎ電子回路に至るシ−ケンシャル配列の遂行のために必要な時間、
Ｕ＝各電子回路のアンロードのために必要な時間、
Ｌ＝各電子回路のロードのために必要な時間、かつＮ＝シーリング［ＴＣＰ／（Ｕ＋Ｌ−ＴＳ−ＣＳ）］である、請求項４記載のシステム。
【請求項７】
電子回路の複数を、それぞれがＮ（Ｎは正の整数である）電子回路を含む多重の電子回路区分へ分割し、
Ｎ電子回路の区分それぞれに対して、
ロードステップにおいて、前記Ｎ電子回路区分に含まれる電子回路をそれぞれロードするために要する第１の合計時間Ｌの間、テストシステムの中へ前記Ｎ電子回路区分をロードし、
テスト又はプログラム可能配置構成ステップにおいて、前記Ｎ電子回路区分に含まれる前記Ｎ電子回路をテストする又はプログラム可能に配置構成するために要する第２の合計時間ＴＣの間、前記テストシステムを用いて前記Ｎ電子回路区分をテストする又はプログラム可能に配置構成し、
アンロードステップにおいて、前記Ｎ電子回路区分に含まれる電子回路をそれぞれアンロードするために要する第３の合計時間Uの間、前記テストシステムからＮ電子回路区分をアンロードする、
各ステップを含む方法であって、
Ｎ電子回路区分それぞれのための、前記ロードステップと前記テスト又はプログラム可能配置構成ステップと前記アンロードステップとが、Ｎ電子回路区分の少なくとも他の一つに対する前記ロードステップと前記テスト又はプログラム可能配置構成ステップと前記アンロードステップと、シーケンシャルにかつ少なくとも部分的に同時に実行されることを特徴とし、
Ｎがシーリング［ＴＣ／（Ｕ＋Ｌ）］に等しく、前記テストシステムにより並列方法でテストされ又はプログラム可能に配置構成される電子回路区分の少なくとも二つに含まれる電子回路の数に対応することを特徴とする、
並列方法で多重の電子回路区分をテストするように配置構成されたテストシステムとして用いるための、
複数の電子回路のテスト又はプログラム可能配置構成方法。
【請求項８】
ＴＣＰがＮ電子回路に至る並列テスト又はプログラム可能配置構成を実行するために要する第４の合計時間に等しく、
ＴＳがＮ電子回路に至るシーケンシャルテストを実行するために要する第５の合計時間に等しく、
ＣＳがＮ電子回路に至るシーケンシャル配置構成を実行するために要する第６の合計時間であり、
Ｎがシーリング［ＴＣＰ／（Ｕ＋Ｌ−ＴＳ−ＣＳ）］に選択的に等しいことを特徴とする請求項７の方法。