【手続補正書】
【提出日】平成19年1月30日(2007.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１及び第２のビット数によって指定される上位及び下位アドレス信号からなるアドレス信号に対応して設けられる複数のメモリセルを有するメモリセルアレイと、
前記上位アドレス信号に基づき、前記メモリセルアレイから所定数のメモリセル情報を読み出す読み出し制御部と、
前記所定数のメモリセル情報それぞれに対しセンスアンプ動作を行い所定ビット数のセンスデータを得るセンスアンプと、
第１のラッチ信号の指示するタイミングで前記所定ビット数のセンスデータをラッチするセンスデータ用ラッチと、
第２のラッチ信号の指示するタイミングで前記センスデータ用ラッチに格納された前記所定ビット数のセンスデータをページデータとしてラッチするページデータ用ラッチとを備え、前記ページデータは前記下位アドレス信号に対応してｎ個の部分ページデータに分類可能であり、
前記第１及び第２のラッチ信号を出力するページモード制御回路と、
ページモード読み出し期間中において、ｎ回変化する前記下位アドレス信号に基づき、前記ｎ個の部分ページデータを順次ページ選択データとして出力するセレクタ回路とをさらに備え、前記ページ選択データが外部データとして出力され、
前記ページモード制御回路は、
第１のアドレスを規定する前記上位アドレス信号に基づき前記メモリセルアレイから読み出された前記所定数のメモリセル情報である第１のメモリセル情報群が、前記センスアンプ及び前記センスデータ用ラッチを介して、前記ページデータとして前記ページデータ用ラッチにラッチされた後、前記上位アドレス信号によって規定される前記第１のアドレスの所定ビットを反転させるビット反転処理を行い前記第１のアドレスに続く第２のアドレスを発生させ、
前記第１のメモリセル情報群に基づく前記ページモード読み出し期間中に、前記第２のアドレスを規定する前記上位アドレス信号に基づき前記メモリセルアレイから読み出された前記所定数のメモリセル情報である第２のメモリセル情報群を、前記センスアンプを介して前記所定ビット数のセンスデータとして前記センスデータ用ラッチに格納させ、
前記第１のメモリセル情報群に関する前記ページモード読み出し期間終了後、前記センスデータ用ラッチに格納された前記第２のメモリセル情報群に基づく前記所定ビット数のセンスデータを、前記ページデータとして前記ページデータ用ラッチにラッチさせることにより、前記第１のメモリセル情報群に基づく前記ページモード読み出し期間後に前記第２のメモリセル情報群に基づくページモード読み出し期間を設定したことを特徴とする、
半導体記憶装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
請求項１〜請求項４のうち、いずれか１項に記載の半導体記憶装置であって、
前記所定数のメモリセル情報はそれぞれ３値以上の多値情報を含み、
前記センスアンプは、前記所定数のメモリセル情報それぞれに対し第１〜第ｍ（≧２）のセンスアンプ動作を実行することにより、第１〜第ｍの前記所定数のセンスデータを得、前記所定ビット数は前記所定数のｍ倍のビット数を含み、
前記センスデータ用ラッチは第１〜第ｍのセンスデータ用ラッチ部を含み、前記第１〜第ｍのセンスデータ用ラッチ部は前記第１〜第ｍの前記所定数のセンスデータをラッチし、
前記ページデータ用ラッチは第１〜第ｍのページデータ用ラッチ部を含み、前記ページデータは第１〜第ｍのページデータを含み、前記第１〜第ｍのページデータ用ラッチ部は前記第１〜第ｍの前記所定数のセンスデータを前記第１〜第ｍのページデータとしてラッチし、前記第１〜第ｍのページデータはｎ個の第１〜第ｍの部分ページデータとして分類可能であり、
前記セレクタ回路は第１〜第ｍのセレクタ回路を含み、前記第１〜第ｍのセレクタ回路は、ページモード読み出し期間中において、ｎ回変化する前記下位アドレス信号に基づき、前記ｎ個の第１〜第ｍの部分ページデータを順次第１〜第ｍのページ選択データとして出力し、前記ページ選択データは前記第１〜第ｍのページ選択データを含む、
半導体記憶装置。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
請求項１〜請求項５のうち、いずれか１項に記載の半導体記憶装置であって、
複数のスペアメモリセルを有するスペアメモリセルアレイと、
前記上位アドレス信号の一部である第１の信号部分及びスペア選択信号に基づき所定のスペア数のスペア情報を読み出すスペア読み出し制御部と、
前記センスアンプと共通に制御され、前記所定のスペア数のスペア情報それぞれに対しセンスアンプ動作を行い所定スペアビット数のスペアセンスデータを得る置換用センスアンプと、
前記第１のラッチ信号の指示するタイミングで前記所定スペアビット数のスペアセンスデータをラッチ数するスペアセンス用ラッチと、
前記第２のラッチ信号の指示するタイミングで前記スペアセンス用ラッチに格納された前記所定スペアビット数のスペアセンスデータをスペアデータとしてラッチするスペアデータ用ラッチと、
前記第１の信号部分を除き、前記所定ビットを含む前記上位アドレス信号の一部に基づき前記スペア選択信号と冗長置換情報とを生成するスペア制御回路とを備え、前記冗長置換情報は前記下位アドレス信号に対応するアドレス置換情報及び冗長置換情報を含み、
前記冗長置換情報の前記アドレス置換情報と前記下位アドレス信号との比較結果に基づき置換実行の有無を判定する置換判定処理を実行し、置換実行時に前記ページ選択データのうち前記冗長置換情報で規定されるビットを前記スペアデータに置き換える置換実行回路をさらに備える、
半導体記憶装置。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
請求項６記載の半導体記憶装置であって、
前記置換実行回路は、冗長置換情報取り込み制御信号に基づくタイミングで前記冗長置換情報を取り込み、
前記ページモード制御回路は、
前記ビット判定処理に先がけて取り込みを指示する前記冗長置換情報取り込み制御信号をさらに出力する置換情報制御機能をさらに有する、
半導体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
この発明に係る請求項１記載の半導体記憶装置は、第１及び第２のビット数によって指定される上位及び下位アドレス信号からなるアドレス信号に対応して設けられる複数のメモリセルを有するメモリセルアレイと、前記上位アドレス信号に基づき、前記メモリセルアレイから所定数のメモリセル情報を読み出す読み出し制御部と、前記所定数のメモリセル情報それぞれに対しセンスアンプ動作を行い所定ビット数のセンスデータを得るセンスアンプと、第１のラッチ信号の指示するタイミングで前記所定ビット数のセンスデータをラッチするセンスデータ用ラッチと、第２のラッチ信号の指示するタイミングで前記センスデータ用ラッチに格納された前記所定ビット数のセンスデータをページデータとしてラッチするページデータ用ラッチとを備え、前記ページデータは前記下位アドレス信号に対応してｎ個の部分ページデータに分類可能であり、前記第１及び第２のラッチ信号を出力するページモード制御回路と、ページモード読み出し期間中において、ｎ回変化する前記下位アドレス信号に基づき、前記ｎ個の部分ページデータを順次ページ選択データとして出力するセレクタ回路とをさらに備え、前記ページ選択データが外部データとして出力され、前記ページモード制御回路は、第１のアドレスを規定する前記上位アドレス信号に基づき前記メモリセルアレイから読み出された前記所定数のメモリセル情報である第１のメモリセル情報群が、前記センスアンプ及び前記センスデータ用ラッチを介して、前記ページデータとして前記ページデータ用ラッチにラッチされた後、前記上位アドレス信号によって規定される前記第１のアドレスの所定ビットを反転させるビット反転処理を行い前記第１のアドレスに続く第２のアドレスを発生させ、前記第１のメモリセル情報群に基づく前記ページモード読み出し期間中に、前記第２のアドレスを規定する前記上位アドレス信号に基づき前記メモリセルアレイから読み出された前記所定数のメモリセル情報である第２のメモリセル情報群を、前記センスアンプを介して前記所定ビット数のセンスデータとして前記センスデータ用ラッチに格納させ、前記第１のメモリセル情報群に関する前記ページモード読み出し期間終了後、前記センスデータ用ラッチに格納された前記第２のメモリセル情報群に基づく前記所定ビット数のセンスデータを、前記ページデータとして前記ページデータ用ラッチにラッチさせることにより、前記第１のメモリセル情報群に基づくページモード読み出し期間後に前記第２のメモリセル情報群に基づく前記ページモード読み出し期間を設定している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
＜原理＞
所定のページ長のページモード読み出し機能を有する半導体記憶装置において、上記ページモード読み出し機能を連続的に複数回動作させることができれば、実質的なページ長を複数倍にするページモード（以下、「シーケンシャルページモード」と呼ぶ）が実現することになり、上述したピーク電流の電流値増大やレイアウト面積増大問題を緩和しつつ高速なデータ転送を確保することが可能となる。しかしながら、本来、外部からのアクセス要求に非同期に動作するページモード読み出し動作時に、内部で自動的にページモード読み出し機能を継続させることは非常に複雑な動作を強いられるため、従来は実現性に乏しかった。特に冗長データとの整合性を実現するのは難しい。このような問題を解消を目指したのが本願発明である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
Ｙゲート２はＹ選択信号ＳＹに基づき、５１２本のメインビット線ＭＢａのうち６４本（所定数）を選択してセンスアンプ３に電気的に接続する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
セレクタ回路６は、内部アドレスＩＡＤ＜１：０＞で選択されるアドレスに基づき、６４ビットのページデータＰＤ（４個の部分ページデータ）から、一の部分ページデータを１ワード（１６ビット）のページ選択データＰＳＤとして出力する。すなわち、センスアンプ３，センスデータ用ラッチ４、ページデータ用ラッチ５及びセレクタ回路６による従来レベルのハードウェア構成としては、ページ長が４ワード構成のページモード読み出し機能を有している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
同図において、ＣＥバッファ１１は外部チップイネーブル信号＃ＥＣＥをバファリングして内部チップイネーブル信号＃ＩＣＥとして出力する。ＡＤＶバッファ１２は外部アドレスバリッド（address valid）信号＃ＥＡＤＶ及び内部チップイネーブル信号＃ＩＣＥをバファリングして受け内部アドレスバリッド信号＃ＩＡＤＶとして出力する。アドレスバッファ１３は外部アドレスＥＡＤ＜７：０＞及び内部チップイネーブル信号＃ＩＣＥをバッファリングし外部アドレスＥＡＤ＜７：０＞をアドレスラッチ回路１０に出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
Ｌ出力遅延インバータ６１は入力（インバータＧ１５の出力）の“Ｈ”立ち上がり時は、入力の“Ｌ”立ち下がり時に比べて抵抗Ｒ１，キャパシタＣ１の第１のＲＣ時定数で決定される遅延時間分遅れて“Ｌ”の反転遅延信号を出力し、Ｌ出力遅延インバータ６２は入力（インバータＧ１６の出力）の“Ｈ”立ち上がり時に、入力が“Ｌ”立ち下がり時に比べて抵抗Ｒ２，キャパシタＣ２の第２のＲＣ時定数で決定される遅延時間分遅れて“Ｌ”の反転遅延信号を出力する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図６に戻って、上記構成のＡＴＤ回路３１は、通常は、ＰＭＯＳトランジスタＱ１１により、信号線７１は“Ｈ”に設定されているため、“Ｈ”のアドレス遷移検出信号＃ＡＴＤ１を出力する。そして、内部アドレスＩＡＤ＜７：２＞のアドレス遷移時にＮＭＯＳトランジスタＱ１が、遷移パルス発生回路３３からの“Ｈ”の遷移パルス発生時間オンするため、アドレス遷移検出信号＃ＡＴＤ１が所定期間“Ｌ”に立ち下がり、同様にして内部チップイネーブル信号＃ＩＣＥの信号遷移時にＮＭＯＳトランジスタＱ２が、遷移パルス発生回路３４の“Ｈ”の遷移パルス発生時間オンするため、アドレス遷移検出信号＃ＡＴＤ１が所定期間“Ｌ”に立ち下がる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
このような構成において、ＡＴＤ回路３２は通常は、ＰＭＯＳトランジスタＱ１２により、信号線７２は“Ｈ”に設定されているため、“Ｈ”のアドレス遷移検出信号＃ＡＴＤ２を出力する。そして、反転処理アドレスＲＡＤ＜２＞の遷移時にＮＭＯＳトランジスタＱ３が、遷移パルス発生回路３５からの“Ｈ”の遷移パルス発生時間オンするため、アド
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
このような構成において、遅延ユニット３６のＬ出力遅延インバータ６３は入力信号ＩＮ２が“Ｈ”立ち上がり時に、入力が“Ｌ”立ち下がり時に比べて抵抗Ｒ３，キャパシタＣ３の第３のＲＣ時定数で決定される遅延時間分遅れて“Ｌ”の反転遅延信号を出力するため、入力信号ＩＮ２から出力信号ＯＵＴ２への“Ｈ”立ち上がりの信号伝搬遅延が生じる。一方、入力信号ＩＮ２の“Ｌ”立ち下がり時は、Ｌ出力遅延インバータ６３も速やかに“Ｈ”の反転信号を出力するため、“Ｌ”立ち下がりの信号伝搬遅延が生じない。このように、遅延ユニット３６は入力信号ＩＮ２の“Ｈ”立ち上がり時間を所定時間遅延させて出力信号ＯＵＴ２を出力する。
レス遷移検出信号＃ＡＴＤ２が所定期間“Ｌ”に立ち下がる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
さらに、アドレス反転制御回路１５は、１ショットパルス発生回路４０の出力信号Ｓ４０（反転指示信号＃ＳＲの遅延前の信号）及びアドレス遷移検出信号＃ＡＴＤ１のうち一方が“Ｌ”パルスを発生したとき、ラッチ信号ＳＬ２として“Ｌ”パルスを発生する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
図１３は図１のセレクタ回路６の内部構成を示す回路図である。同図において、１６ビットのページ選択データＰＳＤのうち、所定ビットＰＳＤ＜ｋ＞（ｋ＝０〜１５のいずれか）に対応し、内部アドレスＩＡＤ＜１：０＞により識別可能なアドレス毎に分類される部分ページデータＤＩ＜０＞〜ＤＩ＜３＞の選択回路を示している。実際には、図１３のような構成がページ選択データＰＳＤの１６ビット分存在する。ただし、ページ選択データＰＳＤの各ビットにおいて選択信号ＳＥＬ＜３：０＞を生成する回路部分（Ｇ１０１〜Ｇ１０４，Ｇ４０〜Ｇ４３）は共有することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
時刻ｔ０６から所定時間経過後の時刻ｔ０７において、ラッチ信号ＳＬ１が“Ｈ”に立ち上がり、センスデータ用ラッチ４にラッチされるセンスデータＳＤがＤ０ｘｘ（第１のメモリセル情報群のデータ）からＤ１ｘｘ（第２のメモリセル情報群のデータ）に変更される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
このように、ラッチ信号ＳＬ１はアドレス遷移検出信号＃ＡＴＤ３の“Ｌ”立ち下がりに応答して、所定時間経過後“Ｈ”となりため、反転処理アドレスＲＡＤ＜２＞のアドレス遷移後のセンスアンプ３より得られるセンス結果を速やかにラッチすることができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
このように、ラッチ信号ＳＬ１及びＳＬ２のラッチタイミングに連動してビット反転処理を実行する反転指示信号＃ＳＲを生成することにより、時刻ｔ０４以降において、ページデータ用ラッチ５、セレクタ回路６及び出力バッファ７による前半の４ワード分のデータ（第１のメモリセル情報群に基づくデータ）のページモード読み出し動作に並行して、メモリセルアレイ１、Ｙゲート２、センスアンプ３、及びセンスデータ用ラッチ４による後半の４ワード分のデータ（第２のメモリセル情報群に基づくデータ）のセンス動作を行うことができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
そして、時刻ｔ０８でページデータ用ラッチ５にラッチされたページデータＰＤは、セレクタ回路６によって、内部アドレスＩＡＤ＜１：０＞によって指定される順に“Ｄ１００”“Ｄ１０１”“Ｄ１１０”“Ｄ１１１”の順に選択された後、出力バッファ７より外部データＤＯとして連続的に出力するページモード読み出し出力が行われる。すなわち、時刻ｔ０４から８ワードの外部データＤＯ（第１及び第２のメモリセル情報群に基づくデータ）が“Ｄ０００”“Ｄ００１”“Ｄ０１０”“Ｄ０１１，“Ｄ１００”“Ｄ１０１”“Ｄ１１０”“Ｄ１１１”の順で連続的に読み出されることになる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
なお、時刻ｔ０８後の時刻ｔ０９にラッチ信号ＳＬ１及びラッチ信号ＳＬ２の“Ｈ”立ち上がりにより、センスアンプ３によるセンス結果でセンスデータ用ラッチ４及びページデータ用ラッチ５の内容が更新されるが、センス結果は時刻ｔ０７時点の内容と同様の（Ｄ１ｘｘ）であるため、実質的にはページデータ用ラッチ５のラッチ内容に変化はないため、動作に支障を来すことはない。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
その後、上記第１のメモリセル情報群に関するページモード読み出し期間終了後、センスデータ用ラッチ４に格納された上記第２のメモリセル情報群に基づく６４ビット構成のセンスデータＳＤを、ページデータＰＤとしてページデータ用ラッチ５にラッチさせることにより、第１のメモリセル情報群に基づくページモード読み出し期間後に第２のメモリ
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
センスデータ用ラッチ２４は第１センス用ラッチ部２４ａ及び第２センス用ラッチ部２４ｂにより構成される。第１センス用ラッチ部２４ａは、ラッチ信号ＳＬ１１が“Ｈ”のとき活性状態となり、活性状態時にセンスアンプ２３により増幅された３２個の上位ビット情報をセンスデータＳＤ１としてラッチする。第２センス用ラッチ部２４ｂは、ラッチ信号ＳＬ１２が“Ｈ”のとき活性状態となり、活性状態時にセンスアンプ２３により増幅された３２個の下位ビット情報をセンスデータＳＤ２としてラッチする。したがって、センスデータ用ラッチ２４は３２×２＝６４ビット（所定ビット数）のセンスデータＳＤ１＋ＳＤ２をラッチすることになる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
なお、内部アドレス供給部の構成は、図２で示した実施の形態１と同様であるため、説明を省略する。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
図１６は図１５で示したメモリセルアレイ２１の周辺部に対し各種制御信号を出力するページモード制御回路の主要部の構成を示す回路図である。同図において、ＡＴＤ回路部１７は図４で示した実施の形態１のＡＴＤ回路部１４と同様、内部チップイネーブル信号＃ＩＣＥ、内部アドレスＩＡＤ＜７：２＞及び反転処理アドレスＲＡＤ＜２＞を受け、アドレス遷移検出信号＃ＡＴＤ１及び＃ＡＴＤ３を出力する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
センス制御回路１９はアドレス遷移検出信号＃ＡＴＤ３に基づきセンス信号＃ＳＳ１及び＃ＳＳ２並びにラッチ信号ＳＬ１１及びＳＬ１２を出力する。
セル情報群に基づくページモード読み出し期間を連続的に設定する。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
図１６に戻って、アドレス反転制御回路１８は、アドレス遷移検出信号＃ＡＴＤ１及びラッチ信号ＳＬ１２に基づき、反転指示信号＃ＳＲ及びラッチ信号ＳＬ２０を出力する。内部構成は、入力信号となるラッチ信号ＳＬ１がラッチ信号ＳＬ１２に置き換わり、出力信号となるラッチ信号ＳＬ２がラッチ信号ＳＬ２０に置き換わった点を除き、図１１で示して実施の形態１のアドレス反転制御回路１５と同様である。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
センスアンプ２３はセンス信号＃ＳＳ２の“Ｌ”立ち下がりにより活性状態となり、第１のセンスアンプ動作を行い、時刻ｔ１２から時間ＴＳ１経過後の時刻ｔ１３に、Ｙゲート２２より付与された３２単位のデータの上位ビット情報のセンス結果（Ｄ０ｘｘＦ）が現れ、このとき、ラッチ信号ＳＬ１１の“Ｈ”立ち上がりによりセンス結果が第１センスデータＳＤ１としてラッチされる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】変更
【補正の内容】
【０１４４】
時刻ｔ１３とほぼ同時にセンス信号＃ＳＳ１が“Ｈ”に立ち上がり、センスアンプ２３は第２のセンスアンプ動作を開始し、時刻ｔ１３から時間ＴＳ２経過後の時刻ｔ１４に、Ｙゲート２２より付与された３２単位のデータの下位ビット情報のセンス結果（Ｄ０ｘｘＳ）が現れ、このとき、第１ラッチ信号ＳＬ１２の“Ｈ”立ち上がりによりセンス結果が第２センスデータＳＤ２としてラッチされる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
時刻ｔ１４にラッチ信号ＳＬ１２が“Ｈ”に立ち上がると、これをトリガとして反転指示信号＃ＳＲの“Ｌ”立ち下がり及びラッチ信号ＳＬ２０の“Ｈ”立ち上がりが生じる。その結果、ページデータ用ラッチ２５における第１及び第２センス用ラッチ部２５ａ及び２５ｂの第１及び第２のページデータＰＤ１及びＰＤ２として、第１及び第２のセンスデータＳＤ１及びＳＤ２がラッチされる。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１４６
【補正方法】変更
【補正の内容】
【０１４６】
そして、ページデータ用ラッチ２５にラッチされたページデータＰＤ１及びＰＤ２は、セレクタ回路２６によって、内部アドレスＩＡＤ＜１：０＞によって最初に指定されるアドレスに対応するページ選択データＰＳＤ（Ｄ０００（Ｄ０００Ｆ，Ｄ０００Ｓ））が出力バッファ２７を介して外部データＤＯ１２として出力される。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
このように、センスアンプ２３によるセンスアンプ動作が必要なため、最初の外部データＤＯ１２（Ｄ０００）が得られるのは、時刻ｔ１１〜時刻ｔ１４間の時間を要する。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】変更
【補正の内容】
【０１４８】
その後、ページデータ用ラッチ２５にラッチされたページデータＰＤは、セレクタ回路２６により、内部アドレスＩＡＤ＜１：０＞によって指定される順に上述した“Ｄ０００”以降も、“Ｄ００１（Ｄ００１Ｆ，Ｄ００１Ｓ）”“Ｄ０１０（Ｄ０１０Ｆ，Ｄ０１０Ｓ）”“Ｄ０１１（Ｄ０１１Ｆ，Ｄ０１１Ｓ）”の順に選択された後、出力バッファ２７により外部データＤＯ１２として連続的に出力するページモード読み出し出力が行われる。すなわち、時刻ｔ１４以降、４ワード分のデータが連続して読み出されることになる。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】変更
【補正の内容】
【０１５２】
そして、時刻ｔ１５から時間ＴＳ１経過後の時刻ｔ１６に、反転処理アドレスＲＡＤ＜２＞が“１”の場合の新たなセンス結果（Ｄ１ｘｘＦ）が現れる。このとき、ラッチ信号ＳＬ１１の“Ｈ”立ち上がりによりセンス結果が第１センスデータＳＤ１としてラッチされる。すなわち、第１センス用ラッチ部２４ａにラッチされる第１センスデータＳＤ１がＤ０ｘｘＦからＤ１ｘｘＦに変更される。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
時刻ｔ１６とほぼ同時に、センス信号＃ＳＳ１が“Ｈ”に立ち上がり、センスアンプ２３は第２のセンスアンプ動作を開始する。センス信号＃ＳＳ１の“Ｈ”立ち上がり後、時間ＴＳ２経過後の時刻ｔ１７に、Ｙゲート２２より付与された３２単位のデータの下位ビット情報のセンス結果（Ｄ１ｘｘＳ）が現れ、このとき、ラッチ信号ＳＬ１２の“Ｈ”立ち上がりによりセンス結果が第２センスデータＳＤ２としてラッチされる。すなわち、第２センス用ラッチ部２４ｂにラッチされる第２センスデータＳＤ２がＤ０ｘｘＳからＤ１ｘｘＳに変更される。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
このように、時刻ｔ１４以降において、ページデータ用ラッチ２５、セレクタ回路２６及び出力バッファ２７による前半の４ワード分のデータの外部データＤＯ１２としての出力動作に並行して、メモリセルアレイ２１、Ｙゲート２２、センスアンプ２３、及びセンスデータ用ラッチ２４による後半の４ワード分のデータのセンス動作が行われる。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
そして、Ｄ０００〜Ｄ００３の４ワード分の外部データＤＯ１２の出力が終える時刻ｔ１８に内部アドレスＩＡＤ＜２＞がアドレス変化（“０”→“１”）する。この時刻ｔ１８時点において、既にセンスデータ用ラッチ２４には次の読み出しデータ（Ｄ１ｘｘ（Ｄ１ｘｘＦ，Ｄ１ｘｘＳ））がラッチされている。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
このとき、ラッチ信号ＳＬ２０の“Ｈ”立ち上がりが生じるため、センスデータＳＤ１，ＳＤ２がページデータ用ラッチ２５にラッチされ、ページデータＰＤ１，ＰＤ２が更新されるが、前述したように、時刻ｔ１８には外部データＤＯ１２から“Ｄ０００”“Ｄ００１”“Ｄ０１０”“Ｄ０１１”のデータが既に読み出されているため、ページモード読み出し動作に支障は来さない。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正の内容】
【０１５９】
そして、時刻ｔ１８でページデータ用ラッチ２５にラッチされたページデータＰＤ１，ＰＤ２は、セレクタ回路２６によって、内部アドレスＩＡＤ＜１：０＞によって指定される順に“Ｄ１００（Ｄ１００Ｆ，Ｄ１００Ｓ）”，“Ｄ１０１（Ｄ１０１Ｆ，Ｄ１０１Ｓ）”，“Ｄ１１０（Ｄ１１０Ｆ，Ｄ１１０Ｓ）”，“Ｄ１１１（Ｄ１１１Ｆ，Ｄ１１１Ｓ）”の順に選択された後出力バッファ２７により外部データＤＯ１２として連続的に出力するページモード読み出し出力が行われる。すなわち、時刻ｔ１４から８ワードの外部データＤＯ１２が“Ｄ０００”“Ｄ００１”“Ｄ０１０”“Ｄ０１１，“Ｄ１００”“Ｄ１０１”“Ｄ１１０”“Ｄ１１１”の順で連続的に読み出されることになる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
なお、時刻ｔ１８後の時刻ｔ１９における第１ラッチ信号ＳＬ１１の“Ｈ”立ち上がりにより第１センス用ラッチ部２４ａの内容が更新され、時刻ｔ２０におけるラッチ信号ＳＬ１２及びラッチ信号ＳＬ２０の“Ｈ”立ち上がりにより、第２センス用ラッチ部２４ｂ及びページデータ用ラッチ２５の内容が更新されるが、センス結果は時刻ｔ１７時点の内容と同様の（Ｄ１ｘｘ（Ｄ１ｘｘＦ，Ｄ１ｘｘＳ））であるため、実質的にはページデータ用ラッチ２５のラッチ内容に変化はないため、動作に支障を来すことはない。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０１６１
【補正方法】変更
【補正の内容】
【０１６１】
このように、実施の形態２の半導体記憶装置は、ラッチ信号ＳＬ１２及びラッチ信号ＳＬ２０の“Ｈ”立ち上りによってページデータ用ラッチ２５へのラッチ完了時を基準として、反転指示信号＃ＳＲを“Ｌ”の活性状態とすることにより、前半のページデータのページモード読み出し機能に支障無く、かつ後半のページデータのセンス動作を実行している。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０１６８
【補正方法】変更
【補正の内容】
【０１６８】
Ｙゲート５２はスペアＹ選択信号ＳＳＹに基づき、８本のメインビット線ＭＢｓのうち１本（所定のスペア数）を選択してセンスアンプ３に電気的に接続する。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正の内容】
【０１７０】
センスデータ用ラッチ５４（スペアセンス用ラッチ）は、ラッチ信号ＳＬ１が“Ｈ”のとき活性状態となり、活性状態時にセンスアンプ５３により増幅された１本（所定スペアビット数）のメインビット線ＭＢｓ上の信号をスペアセンスデータＳＳＤ１としてラッチする。以降、ラッチ信号ＳＬ１が再び“Ｈ”になるまでラッチしたスペアセンスデータＳＳＤ１を保持する。したがって、センスアンプ５３が非活性状態になっても、センスデータ用ラッチ５４にラッチされたスペアセンスデータＳＳＤ１は保持される。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０１９４
【補正方法】変更
【補正の内容】
【０１９４】
同図に示すようにアドレス反転制御回路３０を構成することにより、図２３に示すように、ラッチ信号ＳＬ１の“Ｈ”立ち上がりと同時に冗長情報シフト信号ＲＳＦの“Ｈ”立ち上がりが生じ、ラッチ信号ＳＬ１の“Ｈ”立ち上がりから遅延回路４７による遅延時間Ｔ４７遅れて反転指示信号＃ＳＲの“Ｌ”立ち下がりを生じさせることができる。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
なお、実施の形態３では、実施の形態１の構成に冗長データ置換機能を持たせた半導体記憶装置を示したが、同様にして実施の形態２の構成に冗長データ置換機能を持たせても良い。
【手続補正４５】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2005285230.tif 000001
【手続補正４６】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2005285230.tif 000002
【手続補正４７】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2005285230.tif 000003
【手続補正４８】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2005285230.tif 000004
【手続補正４９】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正の内容】
【図１６】
2005285230.tif 000005
【手続補正５０】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2005285230.tif 000006