【手続補正書】
【提出日】令和1年9月12日(2019.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
専用の相互接続を介してメモリモジュールに接続された処理モジュールを備える電子デバイスにおいて、
記憶動作の開始に応じて、
前記処理モジュールの前記相互接続に対する第１インタフェースにおいて、第１暗号化データを生成するために、第１キー及び第１フィードバックベース暗号プロセスを使用して、前記記憶動作の記憶データ表現を暗号化することと、
前記第１インタフェースにおいて、暗号化メモリアドレスを生成するために、前記第１キー及び前記第１フィードバックベース暗号プロセスを使用して、前記記憶動作のメモリアドレスを暗号化することであって、前記メモリアドレスは、複数のメモリ位置を含む前記メモリモジュールのメモリ位置に対応する、ことと、
前記第１暗号化データ及び暗号化メモリアドレスを、前記相互接続を介して前記メモリモジュールに送信することと、を含む、
方法。
【請求項２】
前記メモリモジュールの前記相互接続に対する第２インタフェースにおいて、前記記憶データ表現のコピーを取得するために、第２キー及び第２フィードバックベース暗号プロセスを使用して、前記第１暗号化データを復号化することと、
前記第２インタフェースにおいて、前記メモリアドレスのコピーを取得するために、前記第２キー及び前記第２フィードバックベース暗号プロセスを使用して、前記暗号化メモリアドレスを復号化することと、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーをメモリ位置に記憶することと、をさらに含む、
請求項１の方法。
【請求項３】
前記第１インタフェースにおいて、前記記憶動作の属性に基づいて、複数のキーから前記第１キーを選択することと、
前記属性の表現を、前記相互接続を介して前記第１インタフェースから前記第２インタフェースに通信することと、
前記第２インタフェースにおいて、前記属性の表現に基づいて、複数のキーから前記第２キーを選択することと、をさらに含む、
請求項２の方法。
【請求項４】
前記属性は、前記記憶動作を発行したプロセッサコアの識別子、前記記憶動作を発行したプロセスの識別子、前記記憶動作を発行したスレッドの識別子、及び、前記記憶動作に関するアドレス空間の識別子のうち少なくとも１つを含む、
請求項３の方法。
【請求項５】
前記第１キー及び前記第２キーは同じキーである、
請求項２の方法。
【請求項６】
前記第１インタフェースにおいて、第１ハッシュ値を生成するために、前記メモリアドレス及び前記記憶データ表現を使用して、暗号ハッシュを行うことと、
前記第１インタフェースにおいて、暗号化ハッシュ値を生成するために、前記第１ハッシュ値を暗号化することと、
前記暗号化ハッシュ値を、前記相互接続を介して前記第１インタフェースから前記第２インタフェースに送信することと、
前記第２インタフェースにおいて、前記第１ハッシュ値のコピーを生成するために、前記暗号化ハッシュ値を復号化することと、
前記第２インタフェースにおいて、第２ハッシュ値を生成するために、前記メモリアドレスのコピー及び前記記憶データ表現のコピーを使用して、暗号ハッシュを行うことと、をさらに含み、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリ位置に記憶することは、前記第２ハッシュ値と前記第１ハッシュ値のコピーとの比較結果に応じて、前記記憶データ表現のコピーを前記メモリ位置に記憶することを含む、
請求項２の方法。
【請求項７】
前記第１インタフェースにおいて、シリアル番号のシーケンス内の次のシリアル番号を判別することと、
前記第１インタフェースにおいて、暗号化シリアル番号を生成するために、前記次のシリアル番号を暗号化することと、
前記暗号化シリアル番号を、前記相互接続を介して前記第１インタフェースから前記第２インタフェースに送信することと、
前記第２インタフェースにおいて、前記次のシリアル番号のコピーを生成するために、前記暗号化シリアル番号を復号化することと、をさらに含み、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリ位置に記憶することは、前記次のシリアル番号のコピーと、予測される次のシリアル番号との比較結果に応じて、前記記憶データ表現のコピーを前記メモリ位置に記憶することを含む、
請求項２の方法。
【請求項８】
前記第１フィードバックベース暗号プロセスは、ブロック連鎖の暗号プロセス及びストリーム暗号の暗号プロセスのうち少なくとも１つを含む、
請求項１の方法。
【請求項９】
前記処理モジュールにおいて、第２暗号化データを生成するために、第２キーを使用して前記記憶データを暗号化することをさらに含み、前記記憶データ表現は前記第２暗号化データを含む、
請求項１の方法。
【請求項１０】
前記第１インタフェースにおいて、第１ハッシュ値を生成するために、前記メモリアドレス及び前記第１暗号化データを使用して、暗号ハッシュを行うことと、
前記第１ハッシュ値を、前記相互接続を介して前記第１インタフェースから前記メモリモジュールに送信することと、をさらに含む、
請求項１の方法。
【請求項１１】
専用の相互接続を介してメモリモジュールに接続された処理モジュールを備える電子デバイスにおいて、
ロード動作の開始に応じて、
前記処理モジュールの前記相互接続に対する第１インタフェースにおいて、暗号化メモリアドレスを生成するために、第１キー及び第１フィードバックベース暗号プロセスを使用して、前記ロード動作に関するメモリアドレスを暗号化することであって、前記メモリアドレスは、複数のメモリ位置を含む前記メモリモジュールのメモリ位置に対応する、ことと、
前記暗号化メモリアドレスを、前記相互接続を介して前記メモリモジュールに送信することと、
前記メモリモジュールの前記相互接続に対する第２インタフェースにおいて、前記メモリアドレスのコピーを取得するために、第２キーを使用して、前記暗号化メモリアドレスを復号化することと、
前記第２インタフェースにおいて、前記メモリアドレスのコピーに基づいて、前記メモリモジュールのメモリ位置から第１暗号化データにアクセスすることと、
前記第２インタフェースにおいて、第２暗号化データを生成するために、第３キー及び第２フィードバックベース暗号プロセスを使用して、前記第１暗号化データを暗号化することと、
前記第２暗号化データを、前記相互接続を介して前記第２インタフェースから前記第１インタフェースに送信することと、
前記１インタフェースにおいて、前記第１暗号化データのコピーを取得するために、第４キー及び第３フィードバックベース暗号プロセスを使用して、前記第２暗号化データを復号化することと、を含む、
方法。
【請求項１２】
前記第１インタフェースにおいて、前記ロード動作のロードデータのコピーを取得するために、第５キーを使用して、前記第１暗号化データのコピーを復号化することをさらに含む、
請求項１１の方法。
【請求項１３】
前記第１キー及び前記第２キーは同じキーを含み、前記第３キー及び前記第４キーは同じキーを含む、
請求項１２の方法。
【請求項１４】
前記第１フィードバックベース暗号プロセス、前記第２フィードバックベース暗号プロセス及び前記第３フィードバックベース暗号プロセスの各々は、ブロック連鎖暗号プロセス又はストリーム暗号暗号プロセスを含む、
請求項１１の方法。
【請求項１５】
処理システムであって、
少なくとも１つのプロセッサコアと、
前記少なくとも１つのプロセッサコアに接続された第１インタフェースであって、相互接続に接続可能な第１インタフェースと、を含む処理モジュールを備え、
前記第１インタフェースは、
第１暗号化データ及び暗号化メモリアドレスを生成するために、第１キー及び第１フィードバックベース暗号プロセスを使用して、前記記憶動作の記憶データ表現及び前記記憶データに関するメモリアドレスを暗号化することであって、前記メモリアドレスは、複数のメモリ位置を含む前記メモリモジュールのメモリ位置に対応する、ことを行う第１暗号エンジンを備え、
前記第１インタフェースは、前記第１暗号化データ及び前記暗号化メモリアドレスを、前記相互接続を介してメモリモジュールに送信する、
処理システム。
【請求項１６】
第１キーを用いて前記記憶データを暗号化して、第２暗号化データを生成する第１暗号エンジンであって、前記記憶データ表現は前記第２暗号化データを含む、第１暗号エンジンを備える、
請求項１５の処理システム。
【請求項１７】
前記メモリモジュールは、
メモリコアと、
前記相互接続及び前記メモリコアに接続された第２インタフェースであって、前記記憶データ表現のコピー及び前記メモリアドレスのコピーを生成するために、第２キー及び第２フィードバックベース暗号プロセスを使用して、前記第１暗号化データ及び前記暗号化メモリアドレスを復号化する第２暗号エンジンを備える第２インタフェースと、を備え、
前記第２インタフェースは、前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリコアのメモリ位置に記憶する、
請求項１５の処理システム。
【請求項１８】
前記第１フィードバックベース暗号プロセス及び前記第２フィードバックベース暗号プロセスの各々は、ブロック連鎖暗号プロセス又はストリーム暗号暗号プロセスを含む、
請求項１７の処理システム。
【請求項１９】
前記処理モジュールは、前記記憶動作の属性に基づいて、複数のキーから前記第１キーを選択するための第１キーストアをさらに備え、
前記メモリモジュールは、前記相互接続を介して受信した前記属性の表現に基づいて、複数のキーから前記第２キーを選択するための第２キーストアをさらに備える、
請求項１７の処理システム。
【請求項２０】
前記第１インタフェースは、第１ハッシュ値を生成するために、前記メモリアドレス及び前記記憶データ表現を使用して、暗号ハッシュを行う第１暗号ハッシュモジュールを備え、
前記第１インタフェースは、前記第１ハッシュ値の表現を前記メモリモジュールに送信し、
前記第２インタフェースは、
第２ハッシュ値を生成するために、前記メモリアドレスのコピー及び前記記憶データ表現のコピーを使用して、暗号ハッシュを行う第２暗号ハッシュモジュールと、
前記第２ハッシュ値と前記第１ハッシュ値との比較結果に応じて、前記第１暗号化データのコピーの前記メモリ位置への記憶を許可するハッシュ比較ロジックと、を備える、
請求項１７の処理システム。