【手続補正書】
【提出日】平成31年2月28日(2019.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワンタイムプログラマブル（ＯＴＰ）メモリをプログラムするための回路配列を備える集積回路であって、
ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイであって、ｎは、前記ＯＴＰメモリのワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ＯＴＰメモリアレイと、
記憶されたワードをデコードするように構成され、ワードが反転されて、または反転されずに記憶されているかどうかを示す前記付加的ビットによって制御されている、デコーディング論理と、
前記ＯＴＰメモリアレイのためのプログラミング時間に最大値を課すために、ワードが反転されて、または反転されずに書き込まれるべきかどうかを判定するように構成されている、エンコーディング論理であって、前記エンコーディング論理は、「１」の値を有するビットの数が、ｎ／２を上回る場合、ワードを反転させて書き込み、前記付加的ビットをそのワード内に設定し、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに書き込む、エンコーディング論理と
を備える、集積回路。
【請求項２】
前記エンコーディング論理は、前記ＯＴＰメモリアレイ内に書き込まれるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリアレイ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、請求項１に記載の集積回路。
【請求項３】
前記デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、請求項１に記載の集積回路。
【請求項４】
ｎ＝３２である、請求項１に記載の集積回路。
【請求項５】
前記ＯＴＰメモリアレイは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、請求項１に記載の集積回路。
【請求項６】
集積回路内にワンタイムプログラマブル（ＯＴＰ）メモリをプログラムするための方法であって、前記方法は、
データワードを、ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイ内に記憶することであって、ｎは、前記ＯＴＰメモリのデータワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ことと、
記憶されたワードをデコードすることであって、ワードが反転されて、または反転されずに記憶されているかどうかを示す、前記付加的ビットによって制御される、ことと、
集積エンコーディング論理によって、ワードが反転されて、または反転されずに書き込まれるべきかどうかを判定することであって、前記データワードを反転させて書き込むことは、「１」の値を有するビットの数が、ｎ／２を上回る場合、前記データワードを反転させて書き込み、前記付加的ビットをそのワード内に設定することを含み、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに書き込む、ことと
を含む、方法。
【請求項７】
前記データワードを書き込むことは、前記集積エンコーディング論理を介して前記データワードを書き込むことを含み、前記集積エンコーディング論理は、前記ＯＴＰメモリアレイ内に記憶されるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリアレイ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、請求項６に記載の方法。
【請求項８】
前記記憶されたワードをデコードすることは、集積デコーディング論理を介して前記記憶されたワードをデコードすることを含み、前記集積デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、請求項６に記載の方法。
【請求項９】
ｎ＝３２である、請求項６に記載の方法。
【請求項１０】
前記ＯＴＰメモリアレイは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、請求項６に記載の方法。
【請求項１１】
集積回路マイクロコントローラのプロセッサによって、前記集積回路マイクロコントローラの非一過性コンピュータ可読媒体上に記憶されるプログラム命令を実行するためのコンピュータ実装方法であって、データワードは、ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイ内に記憶されており、ｎは、前記ＯＴＰメモリのデータワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示し、記憶されたデータは、ワードが反転されて、または反転されずに記憶されているかどうかを示す、前記付加的ビットによってデコードされ、
命令は、前記集積回路マイクロコントローラ内の前記プロセッサによって実行されると、
前記ＯＴＰメモリアレイ内に書き込まれるべきワードをＯＴＰコントローラに書き込むことと、
集積エンコーディング論理によって、前記ＯＴＰメモリアレイ内に書き込まれるべき前記ワードにおける、「１」の値を有するビットの数を判定することと、
「１」の値を有する前記ビットの数が、ｎ／２を上回る場合、前記ワードを反転させて書き込み、前記付加的ビットをそのワード内に設定することであって、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、前記ＯＴＰメモリアレイ内に前記ワードを反転させずに書き込む、ことと
を含むステップを行う、コンピュータ実装方法。
【請求項１２】
前記データワードを書き込むことは、エンコーディング論理を介して前記データワードを書き込むことを含み、前記エンコーディング論理は、前記ＯＴＰメモリ内アレイに記憶されるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリアレイ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、請求項１１に記載のコンピュータ実装方法。
【請求項１３】
前記記憶されたワードをデコードすることは、デコーディング論理を介して前記記憶されたワードをデコードすることを含み、前記デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、請求項１１に記載のコンピュータ実装方法。
【請求項１４】
ｎ＝３２である、請求項１１に記載のコンピュータ実装方法。
【請求項１５】
前記ＯＴＰメモリアレイは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、請求項１１に記載のコンピュータ実装方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
いくつかの実施形態では、本システムおよび方法は、プロセッサによって非一過性コンピュータ可読媒体上に記憶されるプログラム命令を実行するためのコンピュータ実装方法を含んでもよく、命令は、プロセッサによって実行されると、データワードを、ｎ＋１ビットのラインに編成されるアレイを備えるＯＴＰメモリアレイ内に記憶するステップであって、ｎは、ＯＴＰメモリのデータワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ステップと、ワードが反転されて、または反転されずに記憶されるべきかどうかを判定するステップと、記憶されたワードをデコードするステップであって、ワードが反転されて、または反転されずに記憶されているかどうかを示す、付加的ビットによって制御される、ステップとを含むステップを行う。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
ワンタイムプログラマブル（ＯＴＰ）メモリをプログラムするための回路配列であって、
ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイであって、ｎは、前記ＯＴＰメモリのワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ＯＴＰメモリアレイと、
ワードが反転されて、または反転されずに記憶されるべきかどうかを判定するように構成されている、エンコーディング論理と、
記憶されたワードをデコードするように構成され、ワードが反転されて、または反転されずに記憶されているかどうかを示す前記付加的ビットによって制御されている、デコーディング論理と
を備える、回路配列。
（項目２）
前記エンコーディング論理は、「１」の値を有するビットの数が、ｎ／２を上回る場合、ワードを反転させて記憶し、前記付加的ビットをそのワード内に設定し、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに記憶する、項目１に記載の回路配列。
（項目３）
前記エンコーディング論理は、前記ＯＴＰメモリ内に記憶されるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、項目２に記載の回路配列。
（項目４）
前記デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、項目１−３のうちの１項に記載の回路配列。
（項目５）
ｎ＝３２である、項目１−４のうちの１項に記載の回路配列。
（項目６）
前記ＯＴＰメモリは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、項目１−５のうちの１項に記載の回路配列。
（項目７）
前記エンコーディング論理は、「１」の値を有するビットの数が、ｎ／２を上回る、またはそれと等しい場合、ワードを反転させて記憶し、前記付加的ビットをそのワード内に設定し、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに記憶する、項目１−６のうちの１項に記載の回路配列。
（項目８）
前記エンコーディング論理は、「１」の値を有するビットの数が、反転閾値を上回る場合、ワードを反転させて記憶し、前記付加的ビットをそのワード内に設定し、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに記憶する、項目１−７のうちの１項に記載の回路配列。
（項目９）
ワンタイムプログラマブル（ＯＴＰ）メモリをプログラムするための方法であって、前記方法は、
データワードを、ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイ内に記憶することであって、ｎは、前記ＯＴＰメモリのデータワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ことと、
ワードが反転されて、または反転されずに記憶されるべきかどうかを判定することと、
記憶されたワードをデコードすることであって、ワードが反転されて、または反転されずに記憶されているかどうかを示す、前記付加的ビットによって制御される、ことと
を含む、方法。
（項目１０）
前記データワードを反転させて記憶することは、「１」の値を有するビットの数が、ｎ／２を上回る場合、前記データワードを反転させて記憶し、前記付加的ビットをそのワード内に設定することを含み、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに記憶する、項目９に記載の方法。
（項目１１）
前記データワードを記憶することは、エンコーディング論理を介して前記データワードを記憶することを含み、前記エンコーディング論理は、前記ＯＴＰメモリ内に記憶されるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、項目１０に記載の方法。
（項目１２）
前記記憶されたワードをデコードすることは、デコーディング論理を介して前記記憶されたワードをデコードすることを含み、前記デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、項目９−１１のうちの１項に記載の方法。
（項目１３）
ｎ＝３２である、項目９−１２のうちの１項に記載の方法。
（項目１４）
前記ＯＴＰメモリは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、項目９−１３のうちの１項に記載の方法。
（項目１５）
プロセッサによって非一過性コンピュータ可読媒体上に記憶されるプログラム命令を実行するためのコンピュータ実装方法であって、前記命令は、前記プロセッサによって実行されると、
データワードを、ｎ＋１ビットのラインに編成されたアレイを備えるＯＴＰメモリアレイ内に記憶するステップであって、ｎは、前記ＯＴＰメモリのデータワードサイズを指定する整数であり、付加的ビットは、メモリラインが反転または非反転方式で記憶されるかどうかを示す、ステップと、
ワードが反転されて、または反転されずに記憶されるべきかどうかを判定するステップと、
記憶されたワードをデコードするステップであって、ワードが反転されて、または反転されずに記憶されているかどうかを示す、前記付加的ビットによって制御される、ステップと
を含むステップを行う、コンピュータ実装方法。
（項目１６）
前記データワードを反転させて記憶することは、「１」の値を有するビットの数が、ｎ／２を上回る場合、前記データワードを反転させて記憶し、前記付加的ビットをそのワード内に設定することを含み、そうではない場合、前記エンコーディング論理は、前記付加的ビットを設定せずに、ワードを反転させずに記憶する、項目１５に記載のコンピュータ実装方法。
（項目１７）
前記データワードを記憶することは、エンコーディング論理を介して前記データワードを記憶することを含み、前記エンコーディング論理は、前記ＯＴＰメモリ内に記憶されるべきワードを反転するためのインバータと、前記ワードおよび前記反転されたワードを受信するマルチプレクサと、前記ワード内の論理「１」の数をカウントするように構成されたカウンタであって、前記カウンタは、前記マルチプレクサを制御し、前記ＯＴＰメモリ内への記憶のために、前記ワード内の論理「１」の数がｎ／２を上回る場合、前記反転されたワードを選択し、そうでなければ、前記ワードを選択するように動作可能である、カウンタとを備える、項目１６に記載のコンピュータ実装方法。
（項目１８）
前記記憶されたワードをデコードすることは、デコーディング論理を介して前記記憶されたワードをデコードすることを含み、前記デコーディング論理は、記憶されたｎビットワードを反転するように構成されたインバータと、前記記憶されたワードおよび前記反転されたワードを受信するマルチプレクサとを備え、前記マルチプレクサは、前記付加的ビットによって制御される、項目１５−１７のうちの１項に記載のコンピュータ実装方法。
（項目１９）
ｎ＝３２である、項目１５−１８のうちの１項に記載のコンピュータ実装方法。
（項目２０）
前記ＯＴＰメモリは、アドレスと、ワードを読み取り、書き込むための制御入力とを備える、項目１５−１９のうちの１項に記載のコンピュータ実装方法。