【手続補正書】
【提出日】平成18年11月16日(2006.11.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  熱ＣＶＤにより形成されたことを特徴とするＴｉＳｉＮ薄膜。
【請求項２】  Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することを特徴とするＴｉＳｉＮ薄膜の成膜方法。
【請求項３】  前記Ｔｉ含有ガスとして、ＴｉＣｌ４、テトラキシジメチルアミノチタニウム、テトラキシジエチルアミノチタニウムの少なくとも１種を用いることを特徴とする請求項２に記載のＴｉＳｉＮ薄膜の成膜方法。
【請求項４】  前記Ｓｉ含有ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４、Ｓｉ２Ｈ６の少なくとも１種を用いることを特徴とする請求項２または請求項３に記載のＴｉＳｉＮ薄膜の成膜方法。
【請求項５】  前記Ｎ含有ガスとして、ＮＨ３およびモノメチルヒドラジンの少なくとも１種を用いることを特徴とする請求項２ないし請求項４のいずれか１項に記載のＴｉＳｉＮ薄膜の成膜方法。
【請求項６】  高誘電率材料からなる絶縁層と、その下に設けられた下部電極層と、前記絶縁層の上に設けられた上部電極層と、前記絶縁層と下部電極層との間に設けられたバリア層とを有するキャパシタ部を備え、
前記上部電極層は熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする半導体装置。
【請求項７】  高誘電率材料からなる絶縁層と、その下に設けられた下部電極層と、前記絶縁層の上に設けられた上部電極層と、前記絶縁層と下部電極層との間に設けられたバリア層とを有するキャパシタ部を備え、
前記バリア層は熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする半導体装置。
【請求項８】  高誘電率材料からなる絶縁層と、その下に設けられた下部電極層と、前記絶縁層の上に設けられた上部電極層と、前記下部電極層とその下層の配線層との間に設けられたバリア層とを有するキャパシタ部を備え、
前記バリア層は熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする半導体装置。
【請求項９】  前記上部電極層および下部電極層のうち少なくとも一方は、ＰｔまたはＲｕで形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】  前記上部電極層が熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする請求項８または請求項９に記載の半導体装置。
【請求項１１】  前記上部電極層の上に熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜からなるバリア層を有することを特徴とする請求項８に記載の半導体装置。
【請求項１２】  高誘電率材料からなる絶縁層と、その下に設けられた下部電極層と、前記絶縁層の上に設けられた上部電極層と、前記下部電極層とその下層の配線層との間に設けられたバリア層とを有するキャパシタ部を備え、
前記上部電極層および下部電極層は熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする半導体装置。
【請求項１３】  前記高誘電率材料は、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、Ｔａ２Ｏ５、ＲｕＯから選択されたものであることを特徴とする請求項６から請求項１２のいずれか１項に記載の半導体装置。
【請求項１４】  配線層と、
この配線層と半導体基板またはその上の導電層とを接続する埋め込み配線部と、
埋め込み配線部と半導体基板またはその上の導電層との間に設けられたバリア層とを備え、
前記バリア層は、熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜であることを特徴とする半導体装置。
【請求項１５】  半導体基板の主面上に絶縁層を介して形成され、配線層が接続されたゲート電極を備え、
前記ゲート電極は、熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜を有することを特徴とする半導体装置。
【請求項１６】  前記ゲート電極は、熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜からなる下層と、その上に形成されたＷからなる上層とを有することを特徴とする請求項１５に記載の半導体装置。
【請求項１７】  前記ゲート電極は、半導体基板上に形成され、Ｂａ，Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、Ｔａ２Ｏ５、ＲｕＯから選択された材料からなる絶縁層と、その上の導電層と、前記絶縁層と前記導電層との間に熱ＣＶＤにより形成されたＴｉＳｉＮ薄膜からなるバリア層とを有することを特徴する請求項１５に記載の半導体装置。
【請求項１８】  前記半導体基板と前記絶縁層との間にＳｉＯｘＮｙ薄膜を有することを特徴とする請求項１７に記載の半導体装置。
【請求項１９】  下部電極層を形成する工程と、
下部電極層の上にバリア層を形成する工程と、
バリア層の上に高誘電率材料からなる絶縁層を形成する工程と、
絶縁層の上に上部電極層を形成する工程とによりキャパシタ部を形成し、
前記バリア層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２０】  下部電極層を形成する工程と、
下部電極層の上にバリア層を形成する工程と、
バリア層の上に高誘電率材料からなる絶縁層を形成する工程と、
絶縁層の上に上部電極層を形成する工程とによりキャパシタ部を形成し、
前記上部電極層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２１】  半導体基板上に形成された配線層の上にバリア層を形成する工程と、
バリア層の上に下部電極層を形成する工程と、
下部電極層の上に高誘電率材料からなる絶縁層を形成する工程と
絶縁層の上に上部電極層を形成する工程とによりキャパシタ部を形成し、
前記バリア層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２２】  半導体基板上に形成された配線層の上にバリア層を形成する工程と、
バリア層の上に下部電極層を形成する工程と、
下部電極層の上に高誘電率材料からなる絶縁層を形成する工程と
絶縁層の上に上部電極層を形成する工程とによりキャパシタ部を形成し、
前記バリア層および前記上部電極層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２３】  半導体基板上に形成された配線層の上に下部電極層を形成する工程と、
下部電極層の上に高誘電率材料からなる絶縁層を形成する工程と
絶縁層の上に上部電極層を形成する工程とによりキャパシタ部を形成し、
前記下部電極層および前記上部電極層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２４】  半導体基板またはその上の導電層の上に絶縁層を形成する工程と、
エッチングにより前記絶縁層にコンタクトホールまたはビアホールを形成する工程と、
前記絶縁層の上および前記コンタクトホールまたはビアホールの中にバリア層を形成する工程と、
バリア層の上に配線層を形成する工程とにより埋め込み配線部を形成し、
前記バリア層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２５】  半導体基板上に絶縁層を介してＴｉＳｉＮ薄膜からなる下層を形成する工程と、
前記下層の上にＷからなる上層を形成する工程とによりゲート電極を形成し、
前記ＴｉＳｉＮ薄膜からなる下層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤにより形成されることを特徴とする半導体装置の製造方法。
【請求項２６】  半導体基板上に高誘電率材料からなる絶縁層を形成する工程と、
前記絶縁層の上にバリア層を形成する工程と、
前記バリア層の上に導電層を形成する工程とによりゲート電極を形成し、
前記バリア層は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスを含む成膜ガスを用いて熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜することにより得られることを特徴とする半導体装置の製造方法。
【請求項２７】  前記半導体基板と前記絶縁層との間にＳｉＯｘＮｙ薄膜を形成する工程をさらに有することを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２８】  被処理基板を収容するチャンバーと、
チャンバー内で被処理基板を支持する支持部材と、
チャンバー内に成膜ガスを導入する成膜ガス導入機構と、
前記支持部材に支持された被処理基板を加熱する加熱機構と
を具備し、
前記成膜ガス導入機構は、Ｔｉ含有ガス、Ｓｉ含有ガス、およびＮ含有ガスの供給源を有し、
前記加熱機構により加熱された被処理基板上で熱ＣＶＤにより基板上にＴｉＳｉＮ薄膜を形成することを特徴とするＴｉＳｉＮ薄膜の成膜装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
また、この種のキャパシタにおいて、下部電極層がその下層のポリＳｉプラグに接触すると、両者に反応が生じてしまうため、従来からＳｉプラグとキャパシタの下部電極層との間にバリア層が設けられている。従来からこのようなバリア層としては、ＴｉＮが用いられているが、酸化物である絶縁層の成膜時にバリア層が酸化されるという問題がある。このため、上記文献では、バリア層としてより酸化されにくく、かつ高バリア性を有するＴｉＳｉＮ薄膜を用いている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【発明が解決しようとする課題】
ところで、この種のキャパシタは容量を大きくする観点から屈曲した構造をとることが多いが、微細化の観点からそのような部分に成膜されるバリア層には高ステップカバレージ性が要求される。しかしながら、上記文献においては、ＴｉＳｉＮ膜をＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって成膜しているため、高ステップカバレージでＴｉＳｉＮ薄膜を成膜することが困難であるという問題がある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
一般にこの種のバリア層の成膜は、上述の文献のようにＰＶＤにより成膜が行われてきたが、近年、より微細化に対応可能な技術としてＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が用いられ始めており、ＴｉＳｉＮ薄膜についてもＣＶＤによる成膜が検討されつつあるが、熱ＣＶＤは成膜温度が高いため、より成膜温度が低いプラズマＣＶＤによる成膜が指向されている。しかしながら、プラズマＣＶＤでＴｉＳｉＮ薄膜を成膜するとステップカバレージが十分ではない。そこで、さらに検討を加えたところ、熱ＣＶＤによりＴｉＳｉＮ薄膜を成膜しても成膜温度が高いことによる不都合が生じることなく高いステップカバレージが得られることを見出し、本発明を完成するに至った。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記ＴｉＳｉＮ薄膜の成膜方法において、前記Ｔｉ含有ガスとして、ＴｉＣｌ４、テトラキシジメチルアミノチタニウム、テトラキシジエチルアミノチタニウムの少なくとも１種を用いることができる。また、前記Ｓｉ含有ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４、Ｓｉ２Ｈ６の少なくとも１種を用いることができる。さらに、前記Ｎ含有ガスとして、ＮＨ３およびモノメチルヒドラジンの少なくとも１種を用いることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
この際の成膜条件の好ましい例は以下のとおりである。
成膜圧力：４０．０〜６６６．６Ｐａ（０．３〜５Torr）
温度    ：４５０〜６５０℃
流量    ：ＴｉＣｌ４  １．２×１０−３〜３．０×１０−３ｍ３／ｓｅｃ
（２０〜５０ｓｃｃｍ）
ＮＨ３  ６．０×１０−３〜３．０×１０−２ｍ３／ｓｅｃ
（１００〜５００ｓｃｃｍ）
ＳｉＨ２Ｃｌ２  ６．０×１０−３〜３．０×１０−２ｍ３／ｓｅｃ
（１００〜５００ｓｃｃｍ）
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
このようにしてＴｉＳｉＮ薄膜を成膜後、チャンバー１１から半導体ウエハが搬出され、チャンバー１１内にクリーニングガスであるＣｌＦ３ガスが導入されてチャンバー内がクリーニングされる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図３は、本発明に係る熱ＣＶＤによるＴｉＳｉＮ薄膜をＤＲＡＭ等のＭＩＳ（Metal Isolation Silicon）型キャパシタ構造に用いた例を示す断面図である。Ｓｉ基板５０の不純物拡散領域５０ａには、アモルファスＳｉからなる下部電極層５１が接続されており、この下部電極層５１の上には、シリコンにＲＴＮ（Rapid
Thermal Nitrization）処理を施して形成されたＳｉＮバリア層５２を介してＢＳＴ、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）、Ｔａ２Ｏ５またはＲｕＯの高誘電率材料からなる絶縁層５３が形成され、その上には本発明の熱ＣＶＤ−ＴｉＳｉＮ薄膜からなる上部電極層５４が形成されている。そして、上部電極層５４の上にはメタル配線層（図示せず）が形成されている。従来は、上部電極層５４としてはＴｉＮ膜が用いられていたが、後工程の熱処理によってＴａ２Ｏ５のＯがＴｉＮ膜に拡散してＴｉＯに変化し、その結果ＴｉＮ膜の膜厚が減少してＴａ２Ｏ５の膜厚が厚くなり、容量が低下するという問題があった。これに対して、本発明のＴｉＳｉＮ薄膜からなる上部電極層５４を用いることにより、このような問題を解決することができる。また、上述のように熱ＣＶＤ−ＴｉＳｉＮ薄膜はステップカバレージが良好であるため膜厚を薄くすることができ、このようなキャパシタ構造を含む半導体装置の微細化に寄与する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図５は、本発明に係る熱ＣＶＤによるＴｉＳｉＮ薄膜をＤＲＡＭ等のＭＩＭ（Metal Isolation Metal）型キャパシタ構造に用いた例を示す断面図である。Ｓｉ基板の不純物拡散領域に接続されたポリＳｉプラグ６１の上には、本発明に係る熱ＣＶＤ−ＴｉＳｉＮ薄膜からなるバリア層６２が形成されている。このバリア層６２の上には、Ｐｔ，Ｒｕ等からなる下部電極層６３、ＢＳＴ、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）、Ｔａ２Ｏ５またはＲｕＯの高誘電率材料からなる絶縁層６４、およびＰｔ，Ｒｕ等からなる上部電極層６５がこの順に形成されている。