【手続補正書】
【提出日】平成19年6月4日(2007.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の演算素子と、
演算素子間のデータ転送を可能にする結合手段と、
前記演算素子の入力データ範囲を定める前記結合手段に入力されるデータを、前記演算素子の複数の部分集合からの出力を単位として分割多重化する分割多重化手段とを有することを特徴とするデータ構造を多重化した並列処理装置。
【請求項２】
ニューロン素子間で共通の局所受容野構造を有する階層型神経回路網において、
受容野を定めるシナプス結合に入力されるデータとして前段の階層レベルに属するニューロンからの出力信号を時間的に分割多重化する分割多重化手段を有することを特徴とするデータ構造を多重化した並列処理装置。
【請求項３】
ニューロン素子間で共通の局所受容野構造を有する階層型神経回路網において、
受容野を定めるシナプス結合に入力されるデータとして前段の階層レベルに属するニューロンからの出力信号を周波数軸上で分割多重化する分割多重化手段を有することを特徴とするデータ構造を多重化した並列処理装置。
【請求項４】
ニューロン素子間で共通の局所受容野構造を有する階層型神経回路網において、
受容野を定めるシナプス結合に入力されるデータとして前段の階層レベルに属するニューロンからの出力信号をデータビット深さ方向に分割多重化する分割多重化手段を有することを特徴とするデータ構造を多重化した並列処理装置。
【請求項５】
前記階層型神経回路網は、特徴検出層と特徴統合層が交互に配列する階層構造を有し、前記特徴検出層及び前記特徴統合層は、それぞれ少なくとも一つの特徴に関する検出レベルに関する情報を保持することを特徴とする請求項２乃至請求項４の何れか１項に記載のデータ構造を多重化した並列処理装置。
【請求項６】
前記シナプス結合に入力されるデータの構造は、前段の階層レベルからの予め設定された特徴に関する検出レベルを表す信号を前記階層型神経回路網の入力データの互いに重複する予め設定された領域内の各位置に対応する信号として時間的に配列したことを特徴とする請求項２に記載のデータ構造を多重化した並列処理装置。
【請求項７】
前記シナプス結合に入力されるデータの構造は、前段の階層レベルからの予め設定された特徴に関する検出レベルを表す信号を前記階層型神経回路網への入力データ全体の予め設定された複数サンプリング点位置に対応して抽出し、当該抽出された信号から前記入力データの互いに部分的に重複する区間に対応するデータのセットを時系列的に配列することにより多重化してなることを特徴とする請求項６に記載のデータ構造を多重化した並列処理装置。
【請求項８】
前記シナプス結合に入力されるデータの構造は、前段の階層レベルからの予め設定された特徴に関する検出レベルを表す信号を前記階層型神経回路網への入力データ全体の予め設定された複数サンプリング点位置に対応して抽出し、当該抽出された信号から前記入力データの互いに重複しない複数の部分的区間に対応する当該信号のセットを並列的に配列し、かつ前記各部分的区間の信号は、隣接する部分的区間のデータの一部が時系列的に転送されることにより時分割で多重化してなることを特徴とする請求項６に記載のデータ構造を多重化した並列処理装置。
【請求項９】
前記階層型神経回路網は、複数のシナプス結合回路と複数のニューロン回路が予め設定された方法で配列する構造を有し、前記シナプス結合回路に入力されるデータの構造は、前段の階層レベルからの予め設定された特徴に関する検出レベルを表す信号が時間軸方向に並んだ時系列データであり、各データは前記入力データの予め設定されたサンプリング位置と対応付けられ、かつ異なる前記サンプリング位置に対応するように時間軸方向に配列し、隣接する前記シナプス結合回路に入力される時系列データは互いに重複するデータを含むことを特徴とする請求項７に記載のデータ構造を多重化した並列処理装置。
【請求項１０】
前記時系列データは、前段の階層レベルからの予め設定された特徴に関する検出レベルを表す信号を前記入力データの異なるサンプリング位置に対応付けて時系列的に抽出されるデータ全体から予め設定された部分データを時系列的に配列してなることを特徴とする請求項９に記載のデータ構造を多重化した並列処理装置。
【請求項１１】
複数の並列配置された演算素子と、
前記演算素子間のデータ転送を可能にする結合手段と、
予め設定されたタイミングでの前記演算素子の予め設定されたグループからの出力データを格納する記憶手段と、
前記記憶手段から予め設定された部分データセットの集合を抽出するサンプリング手段と、
前記部分データセットの集合に基づき、予め設定された分割多重化出力信号を生成する分割多重化信号生成手段と
を具備することを特徴とするデータ構造を多重化した並列処理装置。
【請求項１２】
ニューロン素子間で共通の局所受容野構造を有する階層型神経回路網において、
受容野を定めるシナプス結合と、
前記シナプス結合に入力されるデータを前段の階層レベルに属するニューロンからの出力信号を分割多重化して変換する分割多重化信号生成手段と
を具備することを特徴とするデータ構造を多重化した並列処理装置。
【請求項１３】
前記出力信号は、光波により伝送され、前記データ構造は、波長の分割多重化により与えられることを特徴とする請求項３に記載のデータ構造を多重化した並列処理装置。
【請求項１４】
前記分割多重化信号生成手段は、
複数の前記出力信号をサンプリングし、複数の重複する区分の前記出力信号を抽出する区分化サンプリング手段と、
複数の区分化データを統合して一つの時系列データを生成する時系列データ生成回路と
を有することを特徴とする請求項１２に記載のデータ構造を多重化した並列処理装置。
【請求項１５】
前記分割多重化信号生成手段は、
複数の前記出力信号をサンプリングし、複数の重複しない区分の前記出力信号を抽出する区分化サンプリング手段と、
区分化データをそれぞれ格納する複数のメモリと、
データ転送の前後で重複する区分化データが存在するように前記区分化データの一部についてのデータ転送制御を前記複数のメモリ間で行うメモリ制御手段と、
前記データ転送が行われる毎に前記メモリ内の区分化データを並列出力する並列出力手段と
を有することを特徴とする請求項１２に記載のデータ構造を多重化した並列処理装置。
【請求項１６】
前記区分化データは、予め設定された前記ニューロン素子の受容野に属する他のニューロン素子出力を時系列化したデータであることを特徴とする請求項１４または請求項１５に記載のデータ構造を多重化した並列処理装置。
【請求項１７】
前記分割多重化したデータは、それぞれ複数の異なる基本周波数の伝送波形に重畳して符号化されたデータであることを特徴とする請求項３に記載のデータ構造を多重化した並列処理装置。
【請求項１８】
データ入力制御回路と、
複数の演算素子が配置される演算回路と、
前記演算素子間の結合荷重を与える結合回路と、
前記演算回路からの出力を保持する処理結果保持メモリと、
前記処理結果保持メモリから予め設定されたデータを読み出し、当該データの分割多重化信号を生成する分割多重化信号生成回路と、
前記結合荷重の分布構造を制御する受容野構造制御回路と、
全体制御回路と
からなることを特徴とするデータ構造を多重化した並列処理装置。
【請求項１９】
前記分割多重化信号生成回路は、前記処理結果保持メモリから読み出されたデータを時間軸または周波数軸において分割多重化した信号を生成することを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２０】
前記分割多重化信号生成回路は、前記処理結果保持メモリから読み出されたデータをビット深さ方向に分割多重化した信号を生成することを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２１】
複数の演算素子と、
予め設定された演算素子間のデータ転送を可能にする結合手段とを有し、
前記演算素子の入力データ範囲を定める前記結合手段に入力されるデータが前記演算素子の複数の部分集合からの出力を単位として分割多重化してなるデータ構造を用いて処理する並列処理装置を搭載したことを特徴とするパターン認識装置。
【請求項２２】
請求項２１に記載のパターン認識装置を搭載したことを特徴とする画像入力装置。
【請求項２３】
前記分割多重化信号生成回路から出力される信号は、前記結合回路に入力し、当該結合回路から出力される信号は、前記演算回路に回帰的に入力されることを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２４】
前記受容野構造制御回路は、前記結合回路から前記演算回路に回帰的に予め設定された信号が入力された後で、前記結合回路が与える前記結合荷重の分布構造を制御することを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２５】
前記結合回路から前記演算回路への出力信号が予め設定された前記演算素子に分岐出力されるように信号分岐回路を有することを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２６】
前記結合回路は、複数のシナプス回路を有し、前記分割多重化信号生成回路から前記結合回路への出力信号が、予め設定された前記シナプス回路に分岐出力されるように信号分岐手段を有することを特徴とする請求項１８に記載のデータ構造を多重化した並列処理装置。
【請求項２７】
多層構造を有する処理系の各層における処理を時分割に行う為の複数の演算素子を備える並列処理装置であって、
前記複数の演算素子のうち、前記処理系の第１の層が行うべき処理のために使用される演算素子群による出力データを記憶保持する記憶保持手段と、
前記第１の層とは異なる第２の層が行うべき処理を前記複数の演算素子のうち一部の演算素子群を用いて行う場合、前記記憶保持手段が保持する出力データを当該一部の演算素子群に処理対象として供給する供給手段とを備え、
前記供給手段は、前記出力データを予め設定された基準でもって分割し、分割したそれぞれの部分出力データを、前記一部の演算素子群の対応するそれぞれに供給することを特徴とする並列処理装置。
【請求項２８】
前記予め設定された基準による分割は、時間方向の分割、周波数方向の分割、ビット深さ方向の分割の何れかであることを特徴とする請求項２７に記載の並列処理装置。
【請求項２９】
前記多層構造を有する処理系は、多層構造神経回路網であることを特徴とする請求項２７に記載の並列処理装置。
【請求項３０】
多層構造を有する処理系の各層における処理を時分割に行う為の複数の演算素子を備える並列処理装置の制御方法であって、
前記複数の演算素子のうち、前記処理系の第１の層が行うべき処理のために使用される演算素子群による出力データを記憶保持手段に記憶保持する記憶保持工程と、
前記第１の層とは異なる第２の層が行うべき処理を前記複数の演算素子のうち一部の演算素子群を用いて行う場合、前記記憶保持手段が保持する出力データを当該一部の演算素子群に処理対象として供給する供給工程とを備え、
前記供給工程では、前記出力データを予め設定された基準でもって分割し、分割したそれぞれの部分出力データを、前記一部の演算素子群の対応するそれぞれに供給することを特徴とする並列処理装置の制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】並列処理装置、パターン認識装置、画像入力装置、並列処理装置の制御方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
すなわち、複数の演算素子と、
演算素子間のデータ転送を可能にする結合手段と、
前記演算素子の入力データ範囲を定める前記結合手段に入力されるデータを、前記演算素子の複数の部分集合からの出力を単位として分割多重化する分割多重化手段とを有することを特徴とする。