【手続補正書】
【提出日】平成20年1月18日(2008.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を受信し、該入力信号を処理し、低漏出であるスリープ状態でデータを保持するよう構成される第１の回路と、
該第１の回路へ結合されており、且つ、負の電圧を有するスリープ信号を受信し、前記第１の回路でデータを保持しながら前記スリープ信号に基づいて低漏出であるよう前記スリープ状態にある前記第１の回路の電力消費を低減するよう構成されるスリープトランジスタ回路とを有する集積回路。
【請求項２】
前記第１の回路は、マスターラッチ回路と、スレーブラッチ回路とを有し、
該スレーブラッチ回路は、前記スリープ状態で前記データを保持するよう構成される、請求項１記載の集積回路。
【請求項３】
前記スレーブラッチ回路は、該スレーブラッチ回路でソースにバイアスをかけるよう構成される中間インピーダンストランジスタを有する、請求項２記載の集積回路。
【請求項４】
前記スレーブラッチ回路は、漏出を最低限とするよう構成される積層トランジスタを有する、請求項２記載の集積回路。
【請求項５】
前記スレーブラッチ回路は、漏出を最低限とするよう構成される多重閾値トランジスタを有する、請求項２記載の集積回路。
【請求項６】
前記スリープ信号の負の電圧を決定するよう構成される適応漏出制御部を更に有する、請求項１記載の集積回路。
【請求項７】
前記第１の回路は、前記スリープ状態を停止する制御信号を受信するよう構成される、請求項１記載の集積回路。
【請求項８】
集積回路を動作させる方法であって、
第１の回路への入力信号を受信するステップと、
前記第１の回路において前記入力信号を処理するステップと、
前記第１の回路において低漏出であるスリープ状態でデータを保持するステップと、
前記第１の回路へ結合されるスリープトランジスタ回路への、負の電圧を有するスリープ信号を受信するステップと、
前記スリープトランジスタ回路において、前記第１の回路でデータを保持しながら前記スリープ信号に基づいて低漏出であるよう前記スリープ状態にある前記第１の回路の電力消費を低減するステップとを有する方法。
【請求項９】
前記第１の回路は、パワーアイランド内に配置される、請求項８記載の方法。
【請求項１０】
適応漏出制御部において前記スリープ信号の負の電圧を決定するステップを更に有する、請求項８記載の方法。
【請求項１１】
前記第１の回路で前記スリープ状態を停止する制御信号を受信するステップを更に有する、請求項８記載の方法。
【請求項１２】
合わせて論理レベルの範囲を定めるＶｄｄ正供給端子及びＶｓｓ接地端子を有する、当該集積回路の電源供給のための２つの電源供給端子と、
トランジスタを有し、夫々、論理ゲート及び記憶セルのうちの選択された１つであって、前記電源供給端子の１つへの夫々の電気的接続に直列に漏れ経路トランジスタを有するセルと、
前記論理レベルの範囲の外にある電圧を発生させる発生器回路と、
パワーダウンモードにおいて前記セルの前記漏れ経路トランジスタへ前記発生した電圧を印加する付加的な回路とを有する集積回路。
【請求項１３】
前記付加的な回路は、前記パワーダウンモード以外の他のモードにある場合に、前記電源供給端子のいずれか一方の端子から前記漏れ経路トランジスタへ前記電圧を印加する、請求項１２記載の集積回路。
【請求項１４】
前記電源供給端子の前記１つはＶｓｓ端子であり、
前記論理レベルの範囲の外にある前記電圧は、Ｖｓｓよりも低い電圧であり、
前記漏れ経路トランジスタはｎチャネルトランジスタである、請求項１２記載の集積回路。
【請求項１５】
前記電源供給端子の前記１つはＶｄｄ端子であり、
前記発生した電圧は、Ｖｄｄよりも高い電圧であり、
前記漏れ経路トランジスタはｐチャネルトランジスタである、請求項１２記載の集積回路。
【請求項１６】
前記漏れ経路トランジスタは、前記セルにある他のトランジスタと同様の閾値電圧を有する、請求項１２記載の集積回路。
【請求項１７】
電源管理部と、当該記憶セルと電気的に通信するＶｄｄ正供給端子及びＶｓｓ接地供給端子とを有する集積回路にある記憶セルであって、
前記正供給端子及び前記接地供給端子のうちの１つへの夫々の電気的接続に直列であって、パワーダウンモードにある場合に前記電源管理部によってオフされるよう構成される漏れ経路トランジスタと、
前記パワーダウンモードにおいて２進データを保持する当該記憶セルの部分において前記漏れ経路トランジスタに並列なソースフォロアトランジスタとを有し、
前記２進データを記憶する記憶セル。
【請求項１８】
前記漏れ経路トランジスタは、前記パワーダウンモードにある場合に前記電源管理部から、前記正供給端子及び前記接地供給端子によって定められる論理レベルの範囲の外にある電圧を受け取るよう構成される、請求項１７記載の記憶セル。
【請求項１９】
前記漏れ経路トランジスタは、前記パワーダウンモード以外の他のモードにある場合に前記電源管理部から、前記正供給端子及び前記接地供給端子のうちの第１の端子からの電圧を受け取るよう構成される、請求項１７記載の記憶セル。
【請求項２０】
前記正供給端子及び前記接地供給端子のうちの前記１つはＶｓｓ端子であり、
前記漏れ経路トランジスタはｎチャネルトランジスタである、請求項１７記載の記憶セル。
【請求項２１】
前記漏れ経路トランジスタは、前記パワーダウンモードにある場合に前記電源管理部からＶｓｓよりも低い電圧を受け取る、請求項１７記載の記憶セル。
【請求項２２】
電源管理部と、当該記憶セルと電気的に通信するＶｄｄ正供給端子及びＶｓｓ接地供給端子とを有する集積回路にある記憶セルであって、
パワーダウンモードにおいて２進データを保持する当該記憶セルの部分にある積層トランジスタと、
非保持部分である当該記憶セルの残り部分において前記正供給端子及び前記接地供給端子のうちの１つへの夫々の電気的接続に直列であって、パワーダウンモードにある場合に前記電源管理部によってオフされるよう構成される漏れ経路トランジスタとを有し、
前記２進データを記憶する記憶セル。
【請求項２３】
前記漏れ経路トランジスタは、前記パワーダウンモードにある場合に前記電源管理部から、前記正供給端子及び前記接地供給端子によって定められる論理レベルの範囲の外にある電圧を受け取るよう構成される、請求項２２記載の記憶セル。
【請求項２４】
前記漏れ経路トランジスタは、前記パワーダウンモード以外の他のモードにある場合に前記電源管理部から、前記正供給端子及び前記接地供給端子のうちのいずれか一方の端子からの電圧を受け取るよう構成される、請求項２２記載の記憶セル。
【請求項２５】
前記正供給端子及び前記接地供給端子のうちの前記１つはＶｓｓ端子であり、
前記漏れ経路トランジスタはｎチャネルトランジスタである、請求項２２記載の記憶セル。
【請求項２６】
夫々、論理ゲート及び記憶セルのうちの選択された１つであって、且つ、合わせて論理レベルの範囲を定めるＶｄｄ正供給端子及びＶｓｓ接地端子のうちの選択された１つへの夫々の電気的接続に直列に漏れ経路トランジスタを有するセルを有する集積回路を動作させるステップを有し、
前記集積回路を動作させるステップは、
前記論理レベルの範囲の外にある電圧を発生させるステップと、
パワーダウンモードにおいて、前記セルの前記漏れ経路トランジスタへ前記発生した電圧を印加するステップとを有する、電源管理方法。
【請求項２７】
前記前記正供給端子及び前記接地端子のうちの前記選択された１つはＶｓｓ端子であり、
前記論理レベルの範囲の外にある前記電圧は、Ｖｓｓよりも低い電圧であり、
前記漏れ経路トランジスタはｎチャネルトランジスタである、請求項２６記載の電源管理方法。
【請求項２８】
論理回路に電源供給するための第１及び第２の電源端子と、共通の接地端子とを有する端子と、
前記第１の電源端子及び前記共通の接地端子によって定められる電圧レベルから、前記第２の電源端子及び前記共通の接地端子によって定められる電圧レベルへと２進データを変換するレベルシフタであって、前記共通の接地端子への、前記第１の電源端子及び前記共通の接地端子によって定められる電圧レベルにある入力によって駆動されるレベルシフタ入力トランジスタの電気的接続に直列に、漏れ経路トランジスタを有するレベルシフタと、
パワーダウンモードにおいて前記漏れ経路トランジスタをオフする電源管理回路とを有する集積回路。
【請求項２９】
入力及び出力を備えたレベルシフタ回路を有する入力／出力パッドセルと、
前記レベルシフタ回路の出力へ結合される少なくとも２つのトランジスタを有し、前記レベルシフトレジスタ回路の状態を前記入力の状態に基づいて保持するよう構成される出力ラッチ回路と、
前記出力ラッチ回路の前記状態保持と並行して漏れ電力を低減するよう構成される漏出最適化回路とを有するデータ保持回路装置。
【請求項３０】
集積回路内の電力消費を制御するシステムであって、
第１の回路を有するパワーアイランドと、
前記第１の回路へ結合される漏れ経路トランジスタとを有し、
前記第１の回路は、
入力信号を受信し、
保留信号を受信し、
前記入力信号を処理し、
低漏出を有するスリープ状態においてデータ保持し、且つ
前記保留信号に基づいて前記データを保持するよう構成され、
前記漏れ経路トランジスタは、
負の電圧スリープ信号を受信し、且つ
前記スリープ状態において、同時にデータを保持しながら前記スリープ信号に基づいて低漏出を有するところの前記第１の回路の電力消費を低減するよう構成される、システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
データ保持を要する回路部分は、２つのトランジスタを介して接地へ結合される。１つのトランジスタは、上述したスリープトランジスタのように、前出のスリープモードでない場合に、回路を接地するよう効果的に作動する。他のトランジスタは、そのゲートが接地へ結合されているＰＭＯＳデバイスである。これは、接地に対して中間インピーダンスを設ける。このトランジスタでの電圧降下は、ＮＭＯＳトランジスタのソースバイアスを増大させることによって漏出を低減するよう作動し、同時に、回路の両端の電圧を低減する。本実施例において、データは、スリープ状態で保持され、漏出を２２倍だけ低減させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
トランジスタＭ３０の１つの目的は、トランジスタＭ２９がオフである場合又はスリープ状態である場合に、接地に対してデフォルトの中間インピーダンス経路を設けることである。スレーブラッチ回路５３０における漏出は、トランジスタＭ３０を通る際に、ノードＳＢを立ち上げる。これは、ソースバイアスをスレーブＮＭＯＳトランジスタへ供給して、それらトランジスタを介して漏出を低減し、また、スレーブ側両端の電圧をＶＤＤ−ＳＢへと低減させて、更に漏出を低減させる。平衡は、漏出が増大し得ない場合に達成される。基本的には、漏出は、それ自体を制限するために使用される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
本実施例は、回路両端の電圧がＶＤＤ−ＳＢへと低減されるので、ゲートＶＤＤ解決法を使用する。本実施例は、ＮＭＯＳトランジスタの用途にだけであるが、ソースバイアスＳＢのために、このゲートＶＤＤを変調バックゲートバイアス法と結合する。これは、より低いＶＤＤを切り替えて、ウェルを駆動することなく実現される。従って、簡単なプロセスが使用可能である。また、本実施例は、平衡に到達することによって漏出にそれ自体を制限させるように、有利に中間インピーダンストランジスタを使用する。