【手続補正書】
【提出日】平成19年5月22日(2007.5.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する第１濃度のｎ型不純物領域と、該第１濃度のｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域とを有し、
前記画素ＴＦＴのゲート電極の上層に、無機絶縁物材料から成る絶縁膜と、該絶縁膜上に形成された有機絶縁物材料から成る絶縁膜が形成され、
前記画素部の画素電極は、光反射性表面を有し前記有機絶縁物材料から成る絶縁膜上に形成されていることを特徴とする半導体装置。
【請求項２】
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する第１濃度のｎ型不純物領域と、該第１濃度のｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域とを有し、
前記画素ＴＦＴのゲート電極の上層に、無機絶縁物材料から成る絶縁膜と、該絶縁膜上に形成された有機絶縁物材料から成る絶縁膜が形成され、
前記画素部の画素電極は、光透過性を有し前記有機絶縁物材料から成る絶縁膜上に形成されていることを特徴とする半導体装置。
【請求項３】
一対の基板間に液晶を挟持した半導体装置であって、
画素部の画素ＴＦＴと、駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを有する一方の基板において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する第１濃度のｎ型不純物領域と、該第１濃度のｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域とを有し、
前記画素ＴＦＴのゲート電極の上層に、無機絶縁物材料から成る絶縁膜と、該絶縁膜上に形成された有機絶縁物材料から成る絶縁膜が形成され、
前記画素部の画素電極は、光反射性表面を有し前記有機絶縁物材料から成る絶縁膜上に形成され、前記無機絶縁物材料から成る絶縁膜と前記有機絶縁物材料から成る絶縁膜を貫通する開孔部にて前記画素ＴＦＴに接続され、透明導電膜が形成された他方の基板と、前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼り合わされていることを特徴とする半導体装置。
【請求項４】
一対の基板間に液晶を挟持した半導体装置であって、
画素部の画素ＴＦＴと、駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを有する一方の基板において、
前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を有し、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとは、チャネル形成領域と、該チャネル形成領域に接して設けられＬＤＤ領域を形成する第１濃度のｎ型不純物領域と、該第１濃度のｎ型不純物領域の外側に設けられソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域とを有し、
前記画素ＴＦＴのゲート電極の上層に、無機絶縁物材料から成る絶縁膜と、該絶縁膜上に形成された有機絶縁物材料から成る絶縁膜が形成され、
前記画素部の画素電極は、光透過性を有し前記有機絶縁物材料から成る絶縁膜上に形成され、前記無機絶縁物材料から成る絶縁膜と前記有機絶縁物材料から成る絶縁膜を貫通する開孔部にて前記画素ＴＦＴに接続され、透明導電膜が形成された他方の基板と、前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼り合わされていることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記駆動回路のｐチャネル型ＴＦＴは、チャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域との間に、オフセット領域が形成されていることを特徴とする半導体装置。
【請求項６】
請求項５おいて、前記駆動回路のｐチャネル型ＴＦＴは、アナログスイッチとして使用されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項４のいずれか一項において、前記画素ＴＦＴと、前記駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとのゲート電極は耐熱性導電性材料から形成され、前記駆動回路から延在し、該ゲート電極に接続するゲート配線は低抵抗導電性材料から形成されることを特徴とする半導体装置。
【請求項８】
請求項７において、前記耐熱性導電性材料はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を成分とする化合物、または前記元素を組み合わせた化合物、または前記元素を成分とする窒化物、前記元素を成分とするシリサイドであることを特徴とする半導体装置。
【請求項９】
請求項３または請求項４において、前記柱状スペーサが、前記駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ上に形成されていることを特徴とする半導体装置。
【請求項１０】
請求項３または請求項４において、前記柱状スペーサは、前記駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴのソース配線またはドレイン配線を覆って形成されていることを特徴とする半導体装置。
【請求項１１】
請求項３または請求項４において、前記柱状スペーサは円錐状であり、高さ１．２〜５μｍ、平均半径５〜７μｍ、前記平均半径と底面半径との比は１対１．５であることを特徴とする半導体装置。
【請求項１２】
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置の作製方法において、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する第１濃度のｎ型不純物領域を形成する工程と、
該第１濃度のｎ型不純物領域の外側にソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る絶縁膜を形成する工程と、
該無機絶縁物材料から成る絶縁膜に密接して有機絶縁物材料からなる絶縁膜を形成する工程と、
前記画素ＴＦＴに接続する光反射性表面を有する画素電極を、前記有機絶縁物材料からなる絶縁膜上に形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項１３】
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置の作製方法において、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する第１濃度のｎ型不純物領域を形成する工程と、
該第１濃度のｎ型不純物領域の外側にソース領域またはドレイン領域を形成する高濃度ｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る絶縁膜を形成する工程と、
該無機絶縁物材料から成る絶縁膜に密接して有機絶縁物材料からなる絶縁膜を形成する工程と、
前記画素ＴＦＴに接続する導電性金属配線を形成する工程と、
前記有機絶縁物材料からなる絶縁膜上に前記導電性金属配線に接続する透明導電膜から成る画素電極を形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項１４】
一対の基板間に液晶を挟持した半導体装置の作製方法において、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを一方の基板は、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する第１濃度のｎ型不純物領域を形成する工程と、
該第１濃度のｎ型不純物領域の外側にソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る絶縁膜を形成する工程と、
該無機絶縁物材料から成る絶縁膜に密接して有機絶縁物材料からなる絶縁膜を形成する工程と、
前記有機絶縁物材料からなる絶縁膜と無機絶縁物材料から成る絶縁膜とに設けられた開孔を介して前記画素ＴＦＴに接続する光反射性表面を有する画素電極を前記有機絶縁物材料からなる絶縁膜上に形成する工程とを有し、
他方の基板は少なくとも透明導電膜を形成する工程を有し、
前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して、前記一方の基板と前記他方の基板を貼り合わせる工程を有することを特徴とする半導体装置の作製方法。
【請求項１５】
一対の基板間に液晶を挟持した半導体装置の作製方法において、
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを一方の基板は、
前記基板上に、下地膜を形成する工程と、
前記下地膜上に複数の島状半導体層を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとのＬＤＤ領域を形成する第１濃度のｎ型不純物領域を形成する工程と、
該第１濃度のｎ型不純物領域の外側にソース領域またはドレイン領域を形成する第２濃度のｎ型不純物領域を形成する工程と、
前記島状半導体層の選択された領域に、前記駆動回路のｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を形成する工程と、
前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴとｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁物材料から成る絶縁膜を形成する工程と、
該無機絶縁物材料から成る絶縁膜に密接して有機絶縁物材料からなる絶縁膜を形成する工程と、
前記有機絶縁物材料から成る絶縁膜と無機絶縁物材料から成る絶縁膜とに設けられた開孔を介して前記画素ＴＦＴに接続する導電性金属配線を形成する工程と、
前記有機絶縁物材料から成る絶縁膜上に該金属配線に接続する透明導電膜から成る画素電極を形成する工程とを有し、
他方の基板は少なくとも透明導電膜を形成する工程を有し、
前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して、前記一方の基板と前記他方の基板を貼り合わせる工程を有することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１２乃至請求項１５のいずれか一項において、前記駆動回路のｐチャネル型ＴＦＴは、該ｐチャネル型ＴＦＴのゲート電極上に無機絶縁物材料から成る絶縁膜を形成する工程の後に、前記島状半導体層の選択された領域に、該ｐチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域を形成する工程を行い、該ｐチャネル型ＴＦＴのチャネル形成領域と、ソース領域またはドレイン領域を形成する第３濃度のｐ型不純物領域との間に、オフセット領域が形成することを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１２乃至請求項１５のいずれか一項において、前記画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとのゲート電極を耐熱性導電性材料から形成する工程と、前記駆動回路から延在し、該ゲート電極に接続するゲート配線を低抵抗導電性材料から形成する工程とを有することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１７において、前記耐熱性導電性材料はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を成分とする化合物、または前記元素を組み合わせた化合物、または前記元素を成分とする窒化物、前記元素を成分とするシリサイドから形成することを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１４または請求項１５において、前記柱状スペーサを、前記駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ上にも形成することを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１４または請求項１５において、前記柱状スペーサが、前記駆動回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴのソース配線またはドレイン配線を覆って形成することを特徴とする半導体装置の作製方法。
【請求項２１】
画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有し、
前記画素ＴＦＴは第１の島状半導体層、第１のゲート電極、ゲート絶縁膜を有し、
前記ｐチャネル型ＴＦＴは第２の島状半導体層、第２のゲート電極、ゲート絶縁膜を有し、
前記ｎチャネル型ＴＦＴは第３の島状半導体層、第３のゲート電極、ゲート絶縁膜を有する半導体装置の作製方法において、
前記基板に密接して下地膜を形成し、
前記下地膜上に結晶質半導体層を形成し、
第１のフォトマスクを用いて、前記結晶質半導体層上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて結晶質半導体層から前記第１〜第３の島状半導体層を形成し、
前記第１〜第３の島状半導体層上に前記ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電層を形成し、
第２のフォトマスクを用いて、前記導電層上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第１〜第３の島状半導体層の上に、前記導電層から前記第１〜第３のゲート電極を形成し、
前記第１〜第３のゲート電極をマスクとして、ｎ型の不純物を添加して、前記第１〜第３の島状半導体層に第２濃度のｎ型不純物領域を形成し、
第３のフォトマスクを用いて、
前記第１の島状半導体層上であって前記第１のゲート電極を覆い、
前記第２の島状半導体層上であって前記第２のゲート電極を覆い、
前記第３の島状半導体層上であって前記第３のゲート電極を覆う第３のレジストマスクを形成し、前記第３のレジストマスクを用いてｎ型の不純物を添加して、
前記第１の島状半導体層に、前記第１の濃度のｎ型不純物領域である一対の第１のＬＤＤ領域を形成するとともに、前記第１のＬＤＤ領域に接する第１のソース領域及び第１のドレイン領域となる第２の濃度のｎ型不純物領域を形成し、
前記第３の島状半導体層に、前記第１濃度のｎ型不純物領域である一対の第２のＬＤＤ領域を形成するとともに、前記第２のＬＤＤ領域と接する、第４のソース領域及び第４のドレイン領域となる第２の濃度のｎ型不純物領域を形成し、
並びに、前記第２の島状半導体層に第２の濃度のｎ型不純物領域を形成し、
第４のフォトマスクを用いて、前記第１の島状半導体層及び前記第３の島状半導体層を覆う第４のレジストマスクを形成し、前記第４のレジストマスク及び前記第２のゲート電極をマスクとしてｐ型の不純物を添加して、前記第２の島状半導体層に、前記第１濃度のｎ型不純物領域を有し、かつ第２のソース領域及び第２のドレイン領域となる第３濃度のｐ型の不純物領域を形成するとともに、前記第２のソース領域及び第２のドレイン領域に接する、前記第２濃度のｎ型不純物領域を有し、かつ第３のソース領域及び第３のドレイン領域となる第３濃度のｐ型の不純物領域を形成し、
前記ゲート絶縁膜上、及び、前記第１〜第３のゲート電極を覆って、無機絶縁膜を形成し、
前記ｎ型不純物領域及び前記ｐ型不純物領域を活性化し、
前記無機絶縁膜に密接して有機絶縁膜を形成し、
第５のフォトマスクを用いて、前記有機絶縁膜上に第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記有機絶縁膜に、前記第１〜第３の島状半導体層のソース領域及びドレイン領域に達するコンタクトホールをそれぞれ形成し、
金属膜を形成し、
第６のフォトマスクを用いて、前記金属膜上に第６のレジストマスクを形成し、前記第６のレジストマスクを用いて、前記第１〜第３の島状半導体層のソース領域及びドレイン領域と電気的に接続されるソース配線及びドレイン配線をそれぞれ形成し、
前記画素ＴＦＴの第１の島状半導体層に電気的に接続されるドレイン配線は反射型の画素電極であることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項２１において、
前記画素ＴＦＴは、前記第１の島状半導体層に、
第１のチャネル形成領域、
前記第１のチャネル形成領域に接する一対の第１のＬＤＤ領域、
前記第１のＬＤＤ領域に接する第１のソース領域及び第１のドレイン領域を有し、
前記第１のＬＤＤ領域は前記第１濃度のｎ型不純物領域であり、
第１のソース領域及び第１のドレイン領域は前記第２濃度のｎ型不純物領域であり、
前記ｐチャネル型ＴＦＴは、前記第２の島状半導体層に、
第２のチャネル形成領域、
前記第２のチャネル形成領域に接する、前記第１濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第２のソース領域及び第２のドレイン領域、
並びに、前記第２のソース領域及び第２のドレイン領域に接する、前記第２濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第３のソース領域及び第３のドレイン領域を有し、
ｎチャネル型ＴＦＴは、前記第３の島状半導体層に、
第３のチャネル形成領域、
前記第３のチャネル形成領域に接する一対の第２のＬＤＤ領域、
並びに、前記第２のＬＤＤ領域に接する第４のソース領域及び第４のドレイン領域を有し、
前記第２のＬＤＤ領域は前記第１濃度のｎ型不純物領域を有し、
前記第４のソース領域及び第４のドレイン領域は、前記第２濃度のｎ型不純物領域であることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項２１又は２２において、
前記ソース配線及びドレイン配線を形成した後、樹脂膜を塗布し、
前記樹脂膜をパターニングして柱状スペーサを形成することを特徴とする半導体装置の作製方法。
【請求項２４】
請求項２３において、
前記柱状スペーサを形成した後、配向膜を形成し、
前記配向膜にラビング処理を施し、
前記基板と、遮光膜、前記遮光膜上の透明電極膜及び前記透明電極膜上の配向膜が形成された対向基板とをシール剤で貼り合わせ、
前記基板及び対向基板の間に液晶を注入することを特徴とする半導体装置の作製方法。
【請求項２５】
請求項２４において、
前記基板と前記対向基板とを貼り合わせたときの前記柱状スペーサの形状は円錐状であり、高さ１．２〜５μｍ、平均半径５〜７μｍ、前記平均半径と底面半径との比は１対１．５であることを特徴とする半導体装置の作製方法。
【請求項２６】
画素部に設けた画素ＴＦＴと保持容量と、該画素部の周辺に第１のｐチャネル型ＴＦＴと第１のｎチャネル型ＴＦＴ、第２のｐチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有し、
前記画素ＴＦＴは第１の島状半導体層、第１のゲート電極、ゲート絶縁膜を有し、
前記保持容量は前記第１の島状半導体層、ゲート絶縁膜、容量配線を有し、
前記第１のｐチャネル型ＴＦＴは第２の島状半導体層、第２のゲート電極、ゲート絶縁膜を有し、
前記第１のｎチャネル型ＴＦＴは第３の島状半導体層、第３のゲート電極、ゲート絶縁膜を有し、
前記第２のｐチャネル型ＴＦＴは第４の島状半導体層、第４のゲート電極、ゲート絶縁膜を有し、
前記第２のｎチャネル型ＴＦＴは第５の島状半導体層、第５のゲート電極、ゲート絶縁膜を有する半導体装置の作製方法において、
前記基板に密接して下地膜を形成し、
前記下地膜上に結晶質半導体層を形成し、
第１のフォトマスクを用いて、前記結晶質半導体層上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて結晶質半導体層から前記第１〜第５の島状半導体層を形成し、
前記第１〜第５の島状半導体層上に前記ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電層を形成し、
第２のフォトマスクを用いて、前記導電層上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第１〜第５の島状半導体層の上に、前記導電層から前記第１〜第５のゲート電極及び前記容量配線を形成し、
前記第１〜第５のゲート電極及び前記容量配線をマスクとして、ｎ型の不純物を添加して、前記第１〜第５の島状半導体層に第１濃度のｎ型不純物領域を形成し、
第３のフォトマスクを用いて、
前記第１の島状半導体層上であって前記第１のゲート電極を覆い、
前記第２の島状半導体層上であって前記第２のゲート電極を覆い、
前記第３の島状半導体層上であって前記第３のゲート電極のドレイン側のみを覆い、
前記第４の島状半導体層上であって前記第４のゲート電極を覆い、
並びに、前記第５の島状半導体層上であって前記第５のゲート電極を覆う第４のレジストマスクを形成し、前記第３のレジストマスク、前記第３のゲート電極及び前記容量配線をマスクとしてｎ型の不純物を添加して、
前記第１の島状半導体層に、前記第１の濃度のｎ型不純物領域である一対の第１のＬＤＤ領域を形成するとともに、前記第１のＬＤＤ領域に接する第１のソース領域及び第１のドレイン領域となる第２の濃度のｎ型不純物領域を形成し、
前記第３の島状半導体層に、前記第１の濃度のｎ型不純物領域である１つの第２のＬＤＤ領域を形成するとともに、第４のソース領域となり、前記第２のＬＤＤ領域と接する第４のドレイン領域となる第２の濃度のｎ型不純物領域を形成し、
前記第５の島状半導体層に、前記第１濃度のｎ型不純物領域である一対の第３のＬＤＤ領域を形成するとともに、前記第３のＬＤＤ領域と接する、第７のソース領域及び第７のドレイン領域となる第２の濃度のｎ型不純物領域を形成し、
並びに、前記第２及び第４の島状半導体層に第２の濃度のｎ型不純物領域を形成し、
第４のフォトマスクを用いて、前記第１の島状半導体層、前記第３の島状半導体層及び前記第５の島状半導体層を覆う第４のレジストマスクを形成し、前記第４のレジストマスク、前記第２及び第４のゲート電極をマスクとしてｐ型の不純物を添加して、
前記第２の島状半導体層に、前記第１濃度のｎ型不純物領域を有し、かつ第２のソース領域及び第２のドレイン領域となる第３の濃度のｐ型不純物領域を形成するとともに、前記第２のソース領域及び第２のドレイン領域に接する、前記第２濃度のｎ型不純物領域を有し、かつ第３のソース領域及び第３のドレイン領域となる第３濃度のｐ型の不純物領域を形成し、
並びに、前記第４の島状半導体層に、前記第１濃度のｎ型不純物領域を有し、かつ第５のソース領域及び第５のドレイン領域となる第３濃度のｐ型の不純物領域を形成するとともに、前記第５のソース領域及び第５のドレイン領域に接する、前記第２濃度のｎ型不純物領域を有し、かつ第６のソース領域及び第６のドレイン領域となる第３濃度のｐ型の不純物領域を形成し、
前記ゲート絶縁膜上、並びに、前記第１〜第５のゲート電極及び前記容量配線を覆って、無機絶縁膜を形成し、
前記ｎ型不純物領域及び前記ｐ型不純物領域を活性化し、
前記無機絶縁膜に密接して有機絶縁膜を形成し、
第５のフォトマスクを用いて、前記有機絶縁膜上に第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記有機絶縁膜に、前記第１〜第５の島状半導体層のソース領域及びドレイン領域に達するコンタクトホールをそれぞれ形成し、
金属膜を形成し、
第６のフォトマスクを用いて、前記金属膜上に第６のレジストマスクを形成し、前記第６のレジストマスクを用いて、前記第１〜第５の島状半導体層のソース領域及びドレイン領域と電気的に接続されるソース配線及びドレイン配線をそれぞれ形成し、
前記画素ＴＦＴの第１の島状半導体層に電気的に接続されるドレイン配線は反射型の画素電極であることを特徴とする半導体装置の作製方法。
【請求項２７】
請求項２６において、
前記画素ＴＦＴは、前記第１の島状半導体層に、
第１のチャネル形成領域、
前記第１のチャネル形成領域に接する一対の前記第１のＬＤＤ領域、
並びに、前記第１のＬＤＤ領域に接する前記第１のソース領域及び第１のドレイン領域を有し、
前記第１のＬＤＤ領域は前記第１濃度のｎ型不純物領域であり、
前記第１のソース領域及び第１のドレイン領域は前記第２濃度のｎ型不純物領域であり、
前記第１のｐチャネル型ＴＦＴは、前記第２の島状半導体層に、
第２のチャネル形成領域、
前記第２のチャネル形成領域に接する、前記第１濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第２のソース領域及び第２のドレイン領域、
並びに、前記第２のソース領域及び第２のドレイン領域に接する、前記第２濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第３のソース領域及び第３のドレイン領域を有し、
第１のｎチャネル型ＴＦＴは、前記第３の島状半導体層に、
第３のチャネル形成領域、
前記第３のチャネル形成領域に接する一つの前記第２のＬＤＤ領域及び前記第４のソース領域、
並びに、前記第２のＬＤＤ領域に接する前記第４のドレイン領域を有し、
前記第２のＬＤＤ領域は前記第１濃度のｎ型不純物領域であり、
前記第４のソース領域及び第４のドレイン領域は前記第２濃度のｎ型不純物領域であり、
第２のｐチャネル型ＴＦＴは、前記第４の島状半導体層に、
第４のチャネル形成領域、
前記第４のチャネル形成領域に接する、前記第１濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第５のソース領域及び第５のドレイン領域、
並びに、前記第５のソース領域及び第５のドレイン領域に接する、前記第２濃度のｎ型不純物領域かつ前記第３濃度のｐ型の不純物領域である、前記第６のソース領域及び第６のドレイン領域を有し、
第２のｎチャネル型ＴＦＴは、前記第５の島状半導体層に、
第５のチャネル形成領域、
前記第５のチャネル形成領域に接する一対の前記第３のＬＤＤ領域、
並びに、前記第３のＬＤＤ領域に接する前記第７のソース領域及び第７のドレイン領域を有し、
前記第３のＬＤＤ領域は前記第１濃度のｎ型不純物領域を有し、
前記第７のソース領域及び第７のドレイン領域は、前記第２濃度のｎ型不純物領域であることを特徴とする半導体装置の作製方法。
【請求項２８】
請求項２６又は２７において、
前記ソース配線及びドレイン配線を形成した後、樹脂膜を塗布し、
前記樹脂膜をパターニングして柱状スペーサを形成することを特徴とする半導体装置の作製方法。
【請求項２９】
請求項２８において、
前記柱状スペーサを形成した後、配向膜を形成し、
前記配向膜にラビング処理を施し、
前記基板と、遮光膜、前記遮光膜上の透明電極膜及び前記透明電極膜上の配向膜が形成された対向基板と、をシール剤で貼り合わせ、
前記基板及び対向基板の間に液晶を注入することを特徴とする半導体装置の作製方法。
【請求項３０】
請求項２９において、
前記基板と前記対向基板とを貼り合わせたときの前記柱状スペーサは円錐状であり、高さ１．２〜５μｍ、平均半径５〜７μｍ、前記平均半径と底面半径との比は１対１．５であることを特徴とする半導体装置の作製方法。