【手続補正書】
【提出日】平成20年3月28日(2008.3.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
歪み半導体オン・インシュレータ（ＳＳＯＩ）基板を製造する方法であって、
基板と、前記基板上の緩和半導体層と、前記緩和半導体層上のドープされた緩和半導体層と、前記ドープされた緩和半導体層上の歪み半導体層とを備える構造物を設ける工程であって、前記緩和半導体層と、前記ドープされた緩和半導体層と、前記歪み半導体層とは同一の結晶配向を有する工程と、
前記歪み半導体層の下の前記ドープされた緩和半導体層を埋め込み多孔質層に変換する工程と、
前記埋め込み多孔質層を備える前記構造物をアニールして歪み半導体オン・インシュレータ基板を設ける工程であって、前記アニールする工程の間に前記埋め込み多孔質層を埋め込み酸化物層に変換する工程と、
を含む方法。
【請求項２】
前記構造物を設ける前記工程は、前記緩和半導体層と、前記ドープされた緩和半導体層と、前記歪み半導体層とのエピタキシャル成長を含む、請求項１に記載の方法。
【請求項３】
前記エピタキシャル成長は高速熱化学的気相堆積法、低エネルギー・プラズマ堆積法、超高真空化学的気相堆積法、大気圧化学的気相堆積法または分子線エピタキシ法を含む、請求項２に記載の方法。
【請求項４】
前記基板は結晶性半導体基板である、請求項１に記載の方法。
【請求項５】
前記結晶性半導体基板はドープされている、請求項４に記載の方法。
【請求項６】
前記結晶性半導体基板はＳｉ含有基板である、請求項４に記載の方法。
【請求項７】
前記緩和半導体層は、最大９９原子パーセントＧｅを有するＳｉＧｅ合金層を含む、請求項１に記載の方法。
【請求項８】
前記緩和半導体層は１０％以上の実測緩和度を有する、請求項１に記載の方法。
【請求項９】
前記緩和半導体層は、準安定であって１×１０５欠陥／ｃｍ３以上の欠陥密度を有する表面領域を備える、請求項１に記載の方法。
【請求項１０】
前記緩和半導体層は、変化するＧｅ含量を有する傾斜ＳｉＧｅ合金層である、請求項１に記載の方法。
【請求項１１】
前記緩和半導体層はドープされている、請求項１に記載の方法。
【請求項１２】
前記ドープされた緩和半導体層はｐ型ドーパントを含む、請求項１に記載の方法。
【請求項１３】
前記ｐ型ドーパントは、１×１０１９原子／ｃｍ３以上の濃度で前記ドープされた緩和半導体層中に存在する、請求項１２に記載の方法。
【請求項１４】
前記ドープされた緩和半導体層はＳｉ含有半導体を含む、請求項１に記載の方法。
【請求項１５】
前記Ｓｉ含有半導体はＳｉまたはＳｉＧｅを含む、請求項１４に記載の方法。
【請求項１６】
前記ドープされた緩和半導体層は前記緩和半導体層のうちの上部領域である、請求項１に記載の方法。
【請求項１７】
前記歪み半導体層は、圧縮歪み状態または引張り歪み状態にある、請求項１に記載の方法。
【請求項１８】
前記歪み半導体層はＳｉ含有半導体を含む、請求項１に記載の方法。
【請求項１９】
前記Ｓｉ含有半導体はＳｉまたはＳｉＧｅを含む、請求項１８に記載の方法。
【請求項２０】
前記歪み半導体は、１×１０１５原子／ｃｍ３以上のドーパント濃度を有するドープされた層である、請求項１に記載の方法。
【請求項２１】
前記緩和半導体層と、前記ドープされた緩和半導体層と、前記歪み半導体層とは、（１００）、（１１０）または（１１１）結晶配向を有する、請求項１に記載の方法。
【請求項２２】
前記ドープされた緩和半導体層を埋め込み多孔質層に変換する工程の前に、前記歪み半導体層にパターンを形成する工程をさらに含む、請求項１に記載の方法。
【請求項２３】
前記ドープされた緩和半導体層を埋め込み多孔質層に変換する工程は、電解陽極酸化プロセスを含む、請求項１に記載の方法。
【請求項２４】
前記電解陽極酸化プロセスは、ＨＦ含有溶液の存在下で実行される、請求項２３に記載の方法。
【請求項２５】
前記電解陽極酸化プロセスは、０．０５から５０ミリアンペア／ｃｍ２の電流密度で動作する定電流電源を用いて実行される、請求項２３に記載の方法。
【請求項２６】
前記多孔質半導体層は約０．１％以上の多孔度を有する、請求項１に記載の方法。
【請求項２７】
前記アニールする工程は酸素含有雰囲気中で実行され、前記雰囲気はオプションとして不活性ガスを含んでいてもよい、請求項１に記載の方法。
【請求項２８】
前記アニールする工程は４００℃より高い温度で実行される、請求項１に記載の方法。
【請求項２９】
ベークする工程をさらに含み、前記ベークする工程は前記歪み半導体オン・インシュレータ基板中に存在するドーパントを減少させる、請求項１に記載の方法。
【請求項３０】
歪み半導体オン・インシュレータ基板を製造する方法であって、
エピタキシャル・ドープされた緩和半導体層の表面の上に歪み半導体層をエピタキシャル成長させる工程であって、前記ドープされた緩和半導体はエピタキシャル緩和ＳｉＧｅテンプレートの上に配置されている工程と、
前記ドープされた緩和半導体層を電解陽極酸化して、前記ドープされた緩和半導体層を多孔質層に変換する工程と、
前記歪み半導体層および前記多孔質層を酸化し、それによって、前記多孔質層を前記歪み半導体層と前記緩和ＳｉＧｅテンプレートとの間に配置された埋め込み酸化物層に変換する工程と、
を含む方法。
【請求項３１】
半導体構造物であって、
基板と、
前記基板の上の緩和半導体層と、
前記緩和半導体層の上の高品質埋め込み酸化物層と、
前記高品質埋め込み酸化物層の上の歪み半導体層と、
を含み、前記緩和半導体層と前記歪み半導体層とは同一の結晶配向を有する半導体構造物。
【請求項３２】
前記基板は結晶性半導体基板である、請求項３１に記載の半導体構造物。
【請求項３３】
前記結晶性半導体基板はドープされている、請求項３２に記載の半導体構造物。
【請求項３４】
前記結晶性半導体基板はＳｉ含有基板である、請求項３２に記載の半導体構造物。
【請求項３５】
前記緩和半導体層は、最大９９原子パーセントＧｅを有するＳｉＧｅ合金層を含む、請求項３１に記載の方法。
【請求項３６】
前記緩和半導体層は約１０％以上の実測緩和度を有する、請求項３１に記載の方法。
【請求項３７】
前記緩和半導体層は、準安定であって１×１０５欠陥／ｃｍ３以上の欠陥密度を有する表面領域を備える、請求項３１に記載の半導体構造物。
【請求項３８】
前記緩和半導体層は、変化するＧｅ含量を有する傾斜ＳｉＧｅ層である、請求項３１に記載の半導体構造物。
【請求項３９】
前記緩和半導体層はドープされている、請求項３１に記載の半導体構造物。
【請求項４０】
前記歪み半導体層は、圧縮歪み状態または引張り歪み状態にある、請求項３１に記載の半導体構造物。
【請求項４１】
前記歪み半導体層はＳｉ含有半導体を含む、請求項３１に記載の半導体構造物。
【請求項４２】
前記Ｓｉ含有半導体はＳｉまたはＳｉＧｅを含む、請求項４１に記載の半導体構造物。
【請求項４３】
前記歪み半導体は、１×１０１５原子／ｃｍ３以上のドーパント濃度を有するドープされた層である、請求項３１に記載の半導体構造物。
【請求項４４】
前記緩和半導体層および前記歪み半導体層は、（１００）、（１１０）または、（１１１）結晶配向を有する、請求項３１に記載の半導体構造物。
【請求項４５】
前記高品質埋め込み酸化物層は約１マイクロアンペア以下の漏れ電流を有する、請求項３１に記載の半導体構造物。
【請求項４６】
前記高品質埋め込み酸化物層は、２メガボルト／ｃｍ以上の降伏電場を有する、請求項３１に記載の半導体構造物。
【請求項４７】
前記緩和半導体層にパターンが形成されている、請求項３１に記載の半導体構造物。
【請求項４８】
前記高品質埋め込み酸化物層にパターンが形成されている、請求項４７に記載の半導体構造物。
【請求項４９】
前記歪み半導体層の表面の上に配置された少なくとも一つの相補的金属酸化物半導体デバイスをさらに備える、請求項３１に記載の半導体構造物。