(57)【要約】  強誘電体キャパシタの強誘電体材料に左右されることなく、精度良く強誘電体キャパシタを用いる半導体回路の動作を再現することができるシミュレーション方法、シミュレーションプログラム及びシミュレーション装置を提供することを課題とする。強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、前記抵抗は、その電流値を抵抗の両端にかかる電圧ＶＲ及び前記キャパシタの分極値Ｐの関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現することを特徴とする。【特許請求の範囲】
【請求項１】
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、
前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現する
ことを特徴とする回路シミュレーション方法。
【請求項２】
請求項１に記載の回路シミュレーション方法において、
前記抵抗の電流値を表現する関数は、前記抵抗の両端にかかる電圧ＶＲに対する単調増加関数（Ｉ∝ＶＲｎ）と、前記キャパシタの分極値Ｐに対する単調減少関数（Ｉ∝（１−Ｐ／Ｐ０）ｍ、［Ｐ０は分極の飽和値］）とからなる
ことを特徴とする回路シミュレーション方法。
【請求項３】
請求項２に記載の回路シミュレーション方法において、
ｍは１以上、３以下、ｎは３以上、５以下の任意の数字を設定する
ことを特徴とする回路シミュレーション方法。
【請求項４】
請求項１ないし３のいずれかに記載の回路シミュレーション方法において、
前記キャパシタ要素を、２つの電流源の直列回路によって表し、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数、他方はその電圧の時間変化の関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再現する
ことを特徴とする回路シミュレーション方法。
【請求項５】
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して、前記キャパシタ要素の飽和分極、抗電圧および抵抗特性をパラメータとして用いて分極反転応答を再現する回路シミュレーション装置において、
前記抵抗特性は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現する
ことを特徴とする回路シミュレーション装置。
【請求項６】
請求項５に記載の回路シミュレーション装置において、
前記キャパシタ要素を、２つの電流源の直列回路によって表し、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数、他方はその電圧の時間変化の関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再現する
ことを特徴とする回路シミュレーション装置。
【請求項７】
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答の再現を実行させる回路シミュレーション装置に実行させる回路シミュレーションプログラムにおいて、
前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定するステップと、前記強誘電体薄膜キャパシタを含む回路の動作を再現するステップとを回路シミュレーション装置に実行させるための回路シミュレーションプログラム。
【請求項８】
請求項７に記載の回路シミュレーションプログラムにおいて、
前記抵抗の電流値を表現する関数を、前記抵抗の両端にかかる電圧ＶＲに対する単調増加関数（Ｉ∝ＶＲｎ）と、前記キャパシタの分極値Ｐに対する単調減少関数（Ｉ∝（１−Ｐ／Ｐ０）ｍ、［Ｐ０は分極の飽和値］）とからなる関数を回路シミュレーション装置に実行させるための回路シミュレーションプログラム。
【請求項９】
請求項８に記載の回路シミュレーションプログラムにおいて、
ｎは３以上、５以下、ｍは１以上、３以下の任意の数字を設定して回路シミュレーション装置に実行させるための回路シミュレーションプログラム。
【請求項１０】
請求項７ないし９のいずれかに記載の回路シミュレーションプログラムにおいて、
前記キャパシタ要素を、２つの電流源の直列回路によって表すステップであって、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数として設定するステップと、他方の電流源はその電圧の時間変化の関数として設定するステップと、
前記強誘電体キャパシタの分極反転応答を再現するステップとを回路シミュレーション装置に実行させるための回路シミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体薄膜キャパシタを用いる半導体デバイス回路のシミュレーション方法、シミュレーション装置及びシミュレーションプログラムに関する。
【背景技術】
【０００２】
強誘電体薄膜キャパシタを用いる強誘電体メモリ（ＦＲＡＭ）は、不揮発、低消費電力という特長を有することから、ＰＤＡ等の携帯機器を中心にその用途の拡大が見込まれている。強誘電体メモリは、キャパシタ膜に強誘電体を用いる他は、ＤＲＡＭとほぼ同じ構造で作製でき、高集積化が可能であり、さらに、強誘電体の分極反転を利用するため、データは不揮発であり、また書き換えを高速、かつ低電力で行うことができる。
強誘電体メモリは、分極反転の大きさおよび変化の速度がデバイスの特性を決定するため、これらを正確に再現できるシミュレーションモデルを用いて回路設計を行うことが信頼性保証や設計期間短縮のために重要である。ところが、強誘電体の印加電圧に対する動作特性は複雑であるために、シミュレーションモデルの作成は困難である。図１５は、強誘電体薄膜キャパシタの印加電圧に対する分極の変化を示す図である。図１５に示すように、強誘電体の分極には特有のヒステリシス現象があり、印加した電圧の履歴により、分極応答（以下、「マイナーループ」ともいう。）が異なるため、一つの関数では表せず、場合分けが必要になる。さらに、分極変化の速度が有限で、しかも印加電圧に依存するため、これを考慮すると電圧・時間の組合せは無限に存在する。従って、従来のシミュレーションモデルでは、使用できる条件が単純な場合、例えば、印加電圧が一定又は電圧変化が分極変化の速度と比較して十分遅い場合等に限られていた。【０００３】
例えば、特許文献１では、印加電圧の履歴特性のうち、自発分極の反転を伴わない非反転項の少なくとも一部および自発分極の反転を伴う反転項の少なくとも一部を、それぞれ、飽和関数として求め、非反転項と反転項とを合成することにより履歴特性を求めるシミュレーション装置及び方法が開示されている。しかしながら、飽和関数に時間の項が含まれておらず、正確に履歴特性を反映していないという問題点があった。
一方、特許文献２では、時間依存を考慮して、強誘電体の分極が反転した部分と未反転の部分とに分け、単位時間当たりの分極変化量を、（未反転の分極量）×（反転の確率）−（既に反転した分極量）×（逆向きに反転する確率）とし、反転確率を電圧に依存したパラメータとして、分極反転の時間依存を計算するシミュレーション方法が開示されている。しかしながら、このシミュレーション方法では、マイナーループ等の任意の電圧変化に対する応答を再現するパラメータを求めることは困難であるという問題点があった。
また、特許文献３では、時間依存を考慮して、強誘電体キャパシタにおいて、周波数の増加に伴うビット線電位の低下を予測することを可能にするため、強誘電体を分極反転させる周波数と抗電圧との関係を導くことが可能なシミュレーション方法及びそのシミュレーションのプログラムが開示されている。しかしながら、１０ｎｓオーダーの動作速度の半導体デバイス回路に対応したものではなく、さらに、マイナーループ等の任意の電圧変化に対する応答を再現できないという問題点があった。
さらに、強誘電体材料は種類が多いため、これらの特性をできるだけ正確に再現することが要求される。ところが、上記いずれの特許文献も、強誘電体材料が異なる場合の適用の可能性については記載がなく不明である。【０００４】
【特許文献１】特開平９−２０４４１４号公報
【特許文献２】特開平１１−１６３２８０号公報
【特許文献３】特開２００３−２１８３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点に鑑みなされたものであり、強誘電体キャパシタの強誘電体材料に左右されることなく、強誘電体キャパシタを用いる半導体回路の動作を正確に再現することができるシミュレーション方法、シミュレーション装置及びシミュレーションプログラムを提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は以下のことを特徴とする。
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現することを特徴とする。
本発明によれば、強誘電体キャパシタの分極反転応答を精度良く再現できるので、強誘電体キャパシタを含む半導体回路を正確に解析することが可能である。【０００７】
また、前記抵抗の電流値を表現する関数は、前記抵抗の両端にかかる電圧ＶＲに対する単調増加関数（Ｉ∝ＶＲｎ）と、前記キャパシタの分極値Ｐに対する単調減少関数（Ｉ∝（１−Ｐ／Ｐ０）ｍ、［Ｐ０は分極の飽和値］）とからなる関数を設定することを特徴とする。
本発明によれば、異なる材料のＰＺＴからなる強誘電体キャパシタ用いても、正確にそれを用いる半導体回路の動作を再現することが可能である。
【発明の効果】
【０００８】
本発明により、強誘電体キャパシタの強誘電体材料に左右されることなく、強誘電体キャパシタを用いる半導体回路の動作を正確に再現することができるシミュレーション方法、シミュレーション装置及びシミュレーションプログラムを提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。【００１０】
図１は、強誘電体キャパシタの等価回路として置き換えた並列キャパシタモデルを示す図である。この並列キャパシタモデルを用いて、１つの強誘電体キャパシタを、異なる残留分極と抗電圧とを持つ複数のキャパシタ要素の並列によって表現することにより、任意の電圧履歴に対応する強誘電体の分極変化を再現し、正確なシミュレーションを行うことができる。各キャパシタ要素は、強誘電体キャパシタと直列に接続された抵抗とからなる。シミュレーションモデルを作成するためには、各キャパシタ要素Ｃ０〜Ｃｎの特性を分離して求める必要がある。以下にそのシミュレーションモデルの作成について説明する。【００１１】
まず、モデル化を行う電圧範囲及び並列要素に分割する際の抗電圧の区間を設定する。ここでは、例えば、−２．２５Ｖ〜＋２．２５Ｖの電圧範囲を１５の区間に区切り電圧間隔を０．３Ｖとする。
次に、モデル化の対象となる強誘電体キャパシタの測定を行う。ｎｓオーダーの測定をするため面積が１００μｍ２程度のキャパシタを用いる。図２は、キャパシタに印加した電圧とその応答波形を示す図である。上記１５の区間の任意の区間の電圧を図２に示すようなパルスとして印加して、（１）の部分の応答波形を測定する。Ｖｉ、Ｖｊ、Ｖｋは、各々ｉ、ｊ、ｋ番目の区切りの電圧値である（ｉ、ｊ、ｋ＝０、１、・・・・・、１５）。図３は、図２のパルスに対応する応答曲線と、寄与するキャパシタ要素の抗電圧との関係を示す図である。この測定によりある抗電圧（＋Ｖｃ、−Ｖｃ）を持つキャパシタ要素の分極応答が分離される原理を示している。図２に示す３つの電圧レベルがＶｉ、Ｖｊ、Ｖｋの場合、電圧をＶｉに下げた段階で、キャパシタのうち−Ｖｃ＞Ｖｉであるキャパシタ要素が分極反転し、下向きの分極状態（Ｐ＝０）となる。ここから電圧をＶｊまで上げると、＋Ｖｃ＜Ｖｊであるキャパシタ要素が再び分極反転し、上向きの分極状態となる（Ｐ＝Ｐ０）。最後に電圧をＶｋに上げると残りの部分（−Ｖｃ＞Ｖｉ、＋Ｖｃ＞Ｖｊ）の、電圧Ｖｋに対する分極応答（Ｐ−ｔ曲線）が得られる（１）。
次に、Ｖｉの電圧を１区間ずらし、Ｖｉ＋１として同様の測定を行うと得られる応答は（−Ｖｃ＞Ｖｉ＋１、＋Ｖｃ＞Ｖｊ）の部分の、電圧Ｖｋに対するＰ−ｔ曲線である（２）。（１）から（２）を差し引くことにより（Ｖｉ＜−Ｖｃ＜Ｖｉ＋１、＋Ｖｃ＞Ｖｊ）のキャパシタ要素のＶｋに対する応答が求められる。さらにＶｊをＶｊ−１とした測定も行い（（３）、（４））、最終的に（Ｖｉ＜−Ｖｃ＜Ｖｉ＋１、Ｖｊ−１＜＋Ｖｃ＜Ｖｊ）のキャパシタ要素の分極応答［＝（（３）−（４））−（（１）−（２））］が求まり、−Ｖｃ及び＋Ｖｃの範囲を限定することができる。【００１２】
図４は、測定により分離されたキャパシタ要素の分極反転応答の電圧・時間依存性を示す図である。強誘電体としてＰＺＴを用いたキャパシタについて＋Ｖｃ＝０．４５Ｖの結果を示したものである。−Ｖｃについては、データのノイズを減らすため各−Ｖｃに対する結果を全て足し合わせてある。図４に示すように、飽和分極は電圧に係わらず一定で、分極反転が印加電圧の増加とともに速くなる。この飽和分極の値はキャパシタ要素の平行四辺形のヒステリシスループの高さＰ０となる。
ここで、図４の結果から抵抗を流れる電流と電圧との関係を求める。
図５は、分極Ｐと抵抗の両端の電圧ＶＲとの関係を示す図である。図５に示すように、キャパシタは平行四辺形のヒステリシスループを持つと仮定している。従って、分極値Ｐからキャパシタにかかる電圧はＶｃａｐ＝Ｖｊ−１＋（Ｖｊ−Ｖｊ−１）（Ｐ／Ｐ０）となり、よって抵抗にかかる電圧はＶａｐｐ＝Ｖｋ−Ｖｊ−１＋（Ｖｊ−Ｖｊ−１）（Ｐ／Ｐ０）となる。一方、電流密度は（ｄＰ／ｄｔ）で表せるので、抵抗Ｒ（Ｒ０〜Ｒｎ）はＲ＝ＶＲ／（ｄＰ／ｄｔ）で求められる。【００１３】
図６は、分極反転応答を換算したキャパシタ要素内の抵抗にかかる電圧と電流との関係を示す図である。上記式により各印加電圧に対する分極応答を変換した結果を示している。図６により、各曲線がＩ∝ＶＲｎで表される関係を有していることがわかる。この関係をキャパシタ要素の抵抗の特性として設定すると、シミュレーションにより任意の電圧に対する強誘電体キャパシタの分極応答を再現することができる。図７は、並列キャパシタモデルによる強誘電体キャパシタの特性の計算結果と実測との比較を示す図である。図７（ａ）はヒステリシスループを示し、図７（ｂ）は、分極反転応答の電圧・時間依存性を示している。図７に示すように、計算結果と実測とが略一致（フィッティング）していることがわかる。
ところが、上記の工程でモデルを作成しようとした場合に、ＰＺＴの種類等、強誘電体材料によっては、図７に示すように精度よくフィッティングしない場合がある。【００１４】
図８は、上記とは異なるＰＺＴ材料において得られたキャパシタ要素の分極反転応答の電圧・時間依存性を示す図である。図９は、図８の分極反転応答を換算したキャパシタ要素内の抵抗にかかる電圧と電流との関係を示す図である。図１０は、図８、９の結果を適用した従来の計算モデルで計算した分極反転応答と実測との比較を示す図である。図８では、図４で用いたＰＺＴ材料とは異なるＰＺＴ材料（以下、ＰＺＴ−２とする。）を用いている。なお、図８では電圧の間隔を、図４の０．３Ｖに対して、０．４Ｖにしている。図４と図８とを比較すると、図４で用いた強誘電体材料では分極が変化する部分の曲線が直線的であるのに対し（横軸は時間の対数）、図８の場合は分極が増加するに従い傾きが小さくなる。この結果、図９では、各印加電圧における電流−電圧曲線が従来の計算モデルＩ∝ＶＲｎの関係を有する一つの曲線上に乗らなくなる。これを従来の方法でフィッティングしてモデルを作成し、シミュレーションを行うと、その再現された各印加電圧における電流−電圧曲線が、図１０に示す丸で囲んだ個所に見られるように実測値と合わない部分が生じ、回路設計時に誤差を発生させる要因となる。【００１５】
そこで、鋭意検討した結果、上述のような異なるＰＺＴ材料にも対応することできる関数として、キャパシタ要素内の抵抗にかかる電圧と電流との関係を示す電圧のみの関数Ｉ∝ＶＲｎに、キャパシタの分極値Ｐの関数（１−Ｐ／Ｐ０）ｍをかけた関数により各曲線がフィッティングすることが判明した。
これは、分極反転の初期には、まず強誘電体中の一部に反転領域の核が発生し、成長していくというモデルを考えたときに、未反転領域が少なくなるとともに新たに発生する核が減少していくために分極反転速度が急減すると考えることができる。一方、従来のモデルが適用できる場合では、核発生よりも領域成長が支配的で、未反転領域の割合には依存しないと考えられる。
本発明ではＩ∝ＶＲｎ・（１−Ｐ／Ｐ０）ｍなる関数を用いるが、異なる強誘電体材料に対しても一般に分極反転速度は、電圧Ｖに対する単調増加関数Ｉ∝ＶＲｎと、分極値Ｐに対する単調減少関数Ｉ∝（１−Ｐ／Ｐ０）ｍとからなると考えられ、分極反転の特性によって適した関数を選択することにより、本発明に係るモデルのように分極応答の正確な再現が可能となる。ここで、ｍ、ｎは強誘電体キャパシタに用いる強誘電体材料に依存しているため、任意の数字を用いることができる。ＰＺＴ、ＰＬＺＴを材料に用いる場合は、１≦ｍ≦３、３≦ｎ≦５からなるｍ、ｎを好適に用いることができる。【００１６】
以上、本発明のシミュレーションモデルの作成について説明してきたが、さらに、本発明のシミュレーションモデルを作成する手順をフローチャートに基づいて説明する。図１１は、本発明のシミュレーションモデルが完成するまでの手順をフローチャートにした図である。このフローチャートは、ＳＰＩＣＥ等の専用のシミュレーション装置で再現する場合のプログラムの作成、又は、汎用のコンピュータを用いたシミュレーション装置で再現する場合のプログラムの作成のいずれにも適用することが可能である。【００１７】
まず、シミュレーションを行う電圧範囲を一定電圧毎に分割する。例えば、−２．２５〜＋２．２５Ｖの電圧範囲を１５区間に区切り電圧間隔を０．３Ｖとする。（ステップ１）
次に、図３に示すような３つの電圧レベルＶｉ、Ｖｊ、Ｖｋについて、Ｖｉ、Ｖｉ＋１、Ｖｊ、Ｖｊ−１の組み合わせで４回応答波形を測定する。（ステップ２）
次に、図４に示すように、抗電圧を（−Ｖｃ／＋Ｖｃ＝Ｖｉ／Ｖｊ）としたときのキャパシタ要素の分極反転応答を求める。（ステップ３）
次に、Ｖｋ（Ｖａｐｐｌｙ）を変化させて、図９に示すようなキャパシタ要素の分極反転応答の電圧依存を求める。（ステップ４）
すべてのキャパシタ要素についてステップ２からステップ４までの手順を繰り返す。（ステップ５）
次に、分割応答曲線の分極飽和値Ｐ０を各キャパシタ要素の大きさとする。（ステップ６）
次に、ステップ４で得られた図９に示すキャパシタ要素の分極応答曲線をＰ（μＣ／ｃｍ２）  ｖｓ  ｔ（ｓ）を図１０に示す電流Ｉ（ｄＰ／ｄｔ）  ｖｓ電圧ＶＲ（Ｖ）の関係へ変換する。（ステップ７）
次に、図１０に示す各曲線が、式Ｉ＝Ｉ０・ＶＲｎ・（１−Ｐ／Ｐ０）ｍにより導かれる曲線にフィッティングするようにパラメータｎ、Ｉ０、ｍを決定する。このときに、キャパシタ要素ごとにパラメータを決定してもよいが、実際には簡便のため全キャパシタ要素に共通の値を使ってもよい。また、Ｉ０については各キャパシタ要素のＰ０に比例させる。（ステップ８）【００１８】
次に、シミュレーション装置に応じたプログラム言語でキャパシタ要素を表現する。ここで、ＳＰＩＣＥを用いる場合は、図１３に示すＶＲをＶＣＣＳ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ）を用いて表現する。（ステップ９）  他のプログラムで記述する場合は、例えば、２つの電流源を直列に接続した等価回路で表すことが可能である。１番目の電流源は、それを流れる電流を電圧Ｖｃ以上では電圧に対して単調増加及び分極値に対する単調減少関数とからなり、Ｖｃ以下では０となるように制御して、抵抗を等価的に表し、２番目の電流源は、電圧が変化したときにその変化に比例した電流を流すように制御してキャパシタを等価的に表す。このようにして、キャパシタ要素を他のプログラムで表現することが可能になる。
次に、強誘電体キャパシタの常誘電成分（強誘電体の誘電率で決まる値）を測定し、キャパシタ要素と並列に置く。（ステップ１０）
以上により、強誘電体キャパシタのシミュレーションモデルが完成する。このモデルをＦＲＡＭ回路等のネットリストに組み込んで回路シミュレーションを実行することができる。（ステップ１１）【００１９】
上述したシミュレーション方法は、ＳＰＩＣＥ、汎用コンピュータ等のシミュレーション装置にインストールされたプログラムによって実行される。図１２は、本発明のシミュレーション方法を実現するためのシミュレーション装置の概略構成図である。シミュレーション装置１は、入力部２と、この入力部２から入力されたプログラム等により処理を行うＣＰＵ３と、このＣＰＵ３での処理結果を出力する出力部４と、ＣＰＵ３での処理内容を記憶する記憶部５とからなる。シミュレーション装置１におけるＣＰＵ３では、上述したシミュレーション方法、例えば図１１に示すようなシミュレーション方法のプログラムが実行される。
さらに、シミュレーション装置にインストールされるプログラムは、例えば、ＣＤ−ＲＯＭ、フロッピー（登録商標）ディスク等の記録媒体６によって提供される。さらに、プログラムは、例えば、サーバから通信によって提供されるようにしてもよい。シミュレーション装置１を実現するコンピュータシステムは、記録媒体６に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述したシミュレーションを実行する。
【実施例】
【００２０】
以下に、本発明を実施例に基づいて、さらに具体的に説明する。
（実施例１）
図１３は、ＳＰＩＣＥシミュレータにおけるキャパシタ要素の記述方法を示す図である。
ＳＰＩＣＥシミュレータでは、一つのキャパシタ要素は図１２に示すように電圧制御電流源（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ：以下、ＶＣＣＳ）と、単純キャパシタとから構成される。容量Ｃは平行四辺形のヒステリシスループの斜辺の傾きに相当し、Ｐ０＝Ｃ・ΔＶ（ΔＶは電圧区間の幅）である。
キャパシタ要素の等価回路は、キャパシタと直列に接続された抵抗とからなり、抵抗部分は、電圧ＶＲが（−Ｖｃ、＋Ｖｃ）の抗電圧を越えたときに電流ＩＲが流れることで、キャパシタの分極ヒステリシスを表すことになる。抗電圧（−Ｖｃ、＋Ｖｃ）以上での電流の大きさは、ＶＲｎの部分に抗電圧分（−Ｖｃ、＋Ｖｃ）のオフセット電圧が入るため、
Ｉ∝（ＶＲ−（＋Ｖｃ））ｍ・（１−Ｐ／Ｐ０）ｎ  ［Ｖ＞＋Ｖｃのとき］
Ｉ∝−（ＶＲ−（−Ｖｃ））ｍ・（Ｐ／Ｐ０）ｎ    ［Ｖ＜−Ｖｃのとき］
となる。
なお、上記式に示す特性を有する抵抗を、ＳＰＩＣＥシミュレータ上ではＶＣＣＳを用いて表現する。【００２１】
次に、強誘電体キャパシタにおける強誘電体の誘電率で決まる常誘電成分を測定し、図１に示す各キャパシタ要素と並列に置いてシミュレーションモデルが完成する。次に、このモデルを強誘電体メモリ回路に組み込んで実行して、回路動作を再現する。
図１４は、本発明のシミュレーションモデルで計算した分極反転応答と実測との比較を示す図である。上記式をシミュレーションモデルに適用して分極反転応答を計算した結果を破線で表し、実測値を実線で表している。図１４に示すように、ＰＺＴ−２を用いた強誘電体キャパシタにおいても、図１０に示す単調増加関数のみのシミュレーションモデルと比較してシミュレーションの精度が向上し、実測値とよくフィッティングした。【００２２】
本実施例によれば、異なる強誘電体材料を用いる強誘電体キャパシタにおいても、任意の電圧履歴に対するキャパシタの分極変化を正確に再現することができ、強誘電体キャパシタを使用した半導体デバイスの動作解析の精度を上げることができる。
以上のように、本発明によれば、任意の電圧履歴に対する強誘電体キャパシタの分極変化を正確に再現することができ、また、種類の異なる強誘電体材料にも対応することができ、強誘電体キャパシタを使用した半導体デバイスの動作解析の精度向上に寄与するところが大きい。
【図面の簡単な説明】
【００２３】
【図１】強誘電体キャパシタの等価回路として置き換えた並列キャパシタモデルを示す図である。
【図２】キャパシタに印加した電圧とその応答波形を示す図である。
【図３】図２のパルスに対応する応答曲線と、寄与するキャパシタ要素の抗電圧との関係を示す図である。
【図４】測定により分離されたキャパシタ要素の分極反転応答の電圧・時間依存性を示す図である。
【図５】分極Ｐと抵抗の両端の電圧ＶＲとの関係を示す図である。
【図６】分極反転応答を換算したキャパシタ要素内の抵抗にかかる電圧と電流との関係を示す図である。
【図７】並列キャパシタモデルによる強誘電体キャパシタの特性の計算結果と実測との比較を示す図である。
【図８】異なるＰＺＴ材料において得られたキャパシタ要素の分極反転応答の電圧・時間依存性を示す図である。
【図９】図８の分極反転応答を換算したキャパシタ要素内の抵抗にかかる電圧と電流との関係を示す図である。
【図１０】図８、９の結果を適用した従来の計算モデルで計算した分極反転応答と実測との比較を示す図である。
【図１１】本発明のシミュレーションモデルが完成するまでの手順をフローチャートにした図である。
【図１２】本発明のシミュレーション方法を実現するためのシミュレーション装置の概略構成図である。
【図１３】ＳＰＩＣＥシミュレータにおけるキャパシタ要素の記述方法を示す図である。
【図１４】本発明のシミュレーションモデルで計算した分極反転応答と実測との比較を示す図である。
【図１５】強誘電体薄膜キャパシタの印加電圧に対する分極の変化を示す図である。
【符号の説明】
【００２４】
１  シミュレーション装置
２  入力部
３  ＣＰＵ
４  出力部
５  記憶部
６  記憶媒体
【図１】
2007007371.tif 000002
【図２】
2007007371.tif 000003
【図３】
2007007371.tif 000004
【図４】
2007007371.tif 000005
【図５】
2007007371.tif 000006
【図６】
2007007371.tif 000007
【図７】
2007007371.tif 000008
【図８】
2007007371.tif 000009
【図９】
2007007371.tif 000010
【図１０】
2007007371.tif 000011
【図１１】
2007007371.tif 000012
【図１２】
2007007371.tif 000013
【図１３】
2007007371.tif 000014
【図１４】
2007007371.tif 000015
【図１５】
2007007371.tif 000016
【国際調査報告】
2007007371.tif 000017
2007007371.tif 000018