(57)【要約】  データ信号線Ｓ１〜Ｓｍは、画素アレイ１の行方向の一辺に沿って設けられた第１のデータ信号線駆動回路１１と、画素アレイ１の行方向の他辺に沿って設けられた第２のデータ信号線駆動回路１２とによって駆動される。第１のデータ信号線駆動回路１１は、映像信号Ｖ１、Ｖ２をデータ信号線Ｓ１、Ｓ２などに印加するか否かを切り替えるスイッチ１５と、スイッチ１５を制御するフリップフロップ１３とを含む。第２のデータ信号線駆動回路１２は、同様の機能を有するフリップフロップ１４とスイッチ１６とを含む。スイッチ１５、１６は、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように制御される。これにより、画面に縦スジやゴーストが発生せず、額縁が狭い液晶表示装置が得られる。
2007058014.tif 000002
【特許請求の範囲】
【請求項１】
相展開された映像信号に基づき表示を行う液晶表示装置であって、
行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続される複数のデータ信号線とを含む画素アレイと、
前記走査信号線を選択的に活性化する走査信号線駆動回路と、
前記画素アレイの行方向の一辺に沿って配置され、前記映像信号の一部である第１の映像信号に基づき、前記データ信号線の一部である第１のデータ信号線を駆動する第１のデータ信号線駆動回路と、
前記画素アレイの行方向の他辺に沿って配置され、前記映像信号の残部である第２の映像信号に基づき、前記データ信号線の残部である第２のデータ信号線を駆動する第２のデータ信号線駆動回路とを備え、
前記第１のデータ信号線駆動回路は、前記第１の映像信号を前記第１のデータ信号線に印加するか否かを切り替える複数の第１のスイッチと、前記第１のスイッチを制御する第１のスイッチ制御回路とを含み、
前記第２のデータ信号線駆動回路は、前記第２の映像信号を前記第２のデータ信号線に印加するか否かを切り替える複数の第２のスイッチと、前記第２のスイッチを制御する第２のスイッチ制御回路とを含み、
前記第１および第２のスイッチ制御回路は、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように、前記第１および第２のスイッチを制御することを特徴とする、液晶表示装置。
【請求項２】
前記データ信号線を配置順に従って前記映像信号の本数ずつグループ化した場合に、各グループに含まれるデータ信号線は、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように、前記第１のデータ信号線と前記第２のデータ信号線とに分けられ、
前記第１のスイッチ制御回路は、前記第１のスイッチのうちで、同じグループに含まれる第１のデータ信号線に対応したスイッチを一括して順に導通状態に制御し、
前記第２のスイッチ制御回路は、前記第２のスイッチのうちで、同じグループに含まれる第２のデータ信号線に対応したスイッチを、前記第１のスイッチ制御回路とは異なるタイミングで一括して順に導通状態に制御することを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記第１のスイッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第１のシフトレジスタを含み、
前記第２のスイッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第２のシフトレジスタを含み、
前記第１および第２のシフトレジスタは、異なるタイミングで動作することを特徴とする、請求項２に記載の液晶表示装置。
【請求項４】
前記第１および第２のシフトレジスタは、前記映像信号が変化する周期の半周期分だけずれたタイミングで動作することを特徴とする、請求項３に記載の液晶表示装置。
【請求項５】
前記第１および第２のスイッチの導通期間は、前記映像信号が変化する周期の半周期分だけずれており、いずれも前記周期と同じ長さを有していることを特徴とする、請求項１に記載の液晶表示装置。
【請求項６】
前記第１および第２の映像信号は、前記周期の半周期分だけずれたタイミングで変化することを特徴とする、請求項５に記載の液晶表示装置。
【請求項７】
前記第１のデータ信号線と前記第２のデータ信号線とが同数であることを特徴とする、請求項１に記載の液晶表示装置。
【請求項８】
前記画素アレイと、前記走査信号線駆動回路と、前記第１および第２のデータ信号線駆動回路とが、１枚の絶縁基板上にモノリシックに形成されていることを特徴とする、請求項１に記載の液晶表示装置。
【請求項９】
前記第１のデータ信号線駆動回路に前記第１の映像信号を伝える信号線の長さと、前記第２のデータ信号線駆動回路に前記第２の映像信号を伝える信号線の長さとがほぼ等しいことを特徴とする、請求項１に記載の液晶表示装置。
【請求項１０】
行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続されるデータ信号線とを含む画素アレイを有し、相展開された映像信号に基づき表示を行う液晶表示装置の駆動方法であって、
前記走査信号線を選択的に活性化するステップと、
前記画素アレイの行方向の一辺に沿って配置された第１のデータ信号線駆動回路において、前記映像信号の一部である第１の映像信号を前記データ信号線の一部である第１のデータ信号線に印加するか否かを切り替える複数の第１のスイッチを制御するステップと、
前記画素アレイの行方向の他辺に沿って配置された第２のデータ信号線駆動回路において、前記映像信号の残部である第２の映像信号を前記データ信号線の残部である第２のデータ信号線に印加するか否かを切り替える複数の第２のスイッチを制御するステップとを備え、
前記第１および第２のスイッチを制御するステップは、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように、前記第１および第２のスイッチを制御することを特徴とする、液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその駆動方法に関し、特に、相展開された映像信号に基づき表示を行う液晶表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
高精細の液晶表示装置では、表示素子に書き込むための映像信号をデータ信号線に印加する時間を確保するために、映像信号を相展開する方法が用いられる。図１４は、４相展開された映像信号に基づき表示を行う液晶表示装置の構成を示す図である。図１４に示す液晶表示装置８０において、画素アレイ１は、（ｍ×ｎ）個の表示素子Ｐ、ｎ本の走査信号線Ｇ１〜Ｇｎ、および、ｍ本のデータ信号線Ｓ１〜Ｓｍを含んでいる。【０００３】
走査信号線駆動回路２は、ゲートクロックＧＣＫおよびゲートスタートパルスＧＳＰに基づき、走査信号線Ｇ１〜Ｇｎを順に選択的に活性化する。データ信号線駆動回路８１は、ソースクロックＳＣＫおよびその反転信号、ソーススタートパルスＳＳＰ、並びに、４相展開された映像信号Ｖ１〜Ｖ４に基づき、データ信号線Ｓ１〜Ｓｍを駆動する。データ信号線駆動回路８１は、ｍ／４個（＝ｑ個）のフリップフロップ８２とｍ個のスイッチ８３とを含んでいる。ｍ／４個のフリップフロップ８２は、直列に接続され、ｍ／４段のシフトレジスタを形成する。このシフトレジスタから出力されるスイッチ制御信号Ｃ１〜Ｃｑは、順に選択的に活性状態（例えば、ハイレベル）となる。【０００４】
データ信号線Ｓ１〜Ｓｍは、４本ずつグループ化される。ｉ番目のグループに含まれ、グループ内でｊ番目のデータ信号線（ただし、ｉは１以上ｍ／４以下の整数、ｊは１以上４以下の整数）は、制御端子にスイッチ制御信号Ｃｉが与えられたスイッチ８３を介して、映像信号Ｖｊを伝搬する信号線に接続される。【０００５】
スイッチ制御信号Ｃｉによって制御される４つのスイッチ８３は、スイッチ制御信号Ｃｉがハイレベルのときに導通状態となる。これにより、スイッチ制御信号Ｃｉがハイレベルである間、ｉ番目のグループに含まれる４本のデータ信号線には、それぞれ、映像信号Ｖ１〜Ｖ４が印加される。スイッチ制御信号Ｃｉがローレベルに変化するまでに、ｉ番目のグループに含まれる４本のデータ信号線の電圧は、それぞれ、映像信号Ｖ１〜Ｖ４の電圧レベルに達する。【０００６】
以下、映像信号Ｖ１〜Ｖ４が変化する周期を「サイクル」という。液晶表示装置８０では、各スイッチ８３を１サイクルずつ導通させる方法（以下、第１の方法という）、または、各スイッチ８３を２サイクルずつ導通させる方法（以下、第２の方法という）が用いられる。図１５および図１６に、それぞれ、第１および第２の方法を用いたときのタイミングチャートを示す。【０００７】
第１の方法では、スイッチ制御信号Ｃ１〜Ｃｑは、１つずつ順にハイレベルになる（図１５を参照）。このため、例えば、スイッチ制御信号Ｃ２がハイレベルに変化するタイミングは、スイッチ制御信号Ｃ１がローレベルに変化するタイミングとほぼ同時である。スイッチ制御信号Ｃ１がローレベルに変化した後、データ信号線Ｓ１〜Ｓ４はハイインピーダンス状態になる。【０００８】
ところが、液晶表示装置８０では、図１７に示すように、隣接するデータ信号線Ｓ１〜Ｓｍ間には寄生容量８４が発生する。このため、データ信号線Ｓ４がハイインピーダンス状態になった後に、データ信号線Ｓ５に映像信号Ｖ１が印加され始めると、その影響は寄生容量８４を介してデータ信号線Ｓ４にも及ぶ。その結果、図１８に示すように、データ信号線Ｓ４の電圧は、本来あるべきレベルからΔＶだけ変動（上昇または下降）する。【０００９】
このように第１の方法では、隣接するデータ信号線間に発生する寄生容量のために、グループ内の最後のデータ信号線（例えば、Ｓ４やＳ８など）に保持された電圧が、次のグループ内の最初のデータ信号線（例えば、Ｓ５やＳ９など）に印加される電圧の影響を受けて変動する。この現象は所定数（上記の例では４本）のデータ信号線ごとに発生するので、画面では縦方向のスジ（以下、縦スジという）として視認される。【００１０】
一方、第２の方法では、スイッチ制御信号Ｃ１〜Ｃｑがハイレベルである期間は、１サイクルだけ重複する（図１６を参照）。このため、例えば、スイッチ制御信号Ｃ２がハイレベルに変化し、データ信号線Ｓ５に映像信号Ｖ１が印加され始めたときでも、データ信号線Ｓ４はハイインピーダンス状態ではないために、このときデータ信号線Ｓ４の電圧は変動しない。したがって、第２の方法によれば、上記縦スジの問題を解決することができる。【００１１】
ところが、第２の方法では、スイッチ制御信号Ｃ１がローレベルに変化した時点での映像信号Ｖ１〜Ｖ４のレベルは、前後のサイクルのデータの影響を受けて、データ信号線Ｓ１〜Ｓ４に印加すべき電圧レベルに一致していないことがある。この現象は映像信号の電圧レベルが変化する場所の近傍にある、所定数以下（上記の例では４本以下）のデータ信号線で起こるので、画面では明るさの境界付近のぼけ（以下、ゴーストという）として視認される。【００１２】
このような縦スジやゴーストを防止する液晶表示装置として、特許文献１には、図１９に示す液晶表示装置が開示されている。図１９に示す液晶表示装置９０では、データ信号線駆動回路９１は、ｍ／２個（＝２ｑ個）のフリップフロップ９２とｍ個のスイッチ９３とを含んでいる。ｍ／２個のフリップフロップ９２は、直列に接続され、ｍ／２段のシフトレジスタを形成する。特許文献１には、このシフトレジスタを用いて、図２０に示すように、同じ映像信号線に接続されたスイッチ９３に対しては重複しないサンプリングパルスを発生させ、隣接するスイッチ９３に対しては重複するサンプリングパルスを発生させることが開示されている。
【特許文献１】日本国特開２０００−２６７６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１９に示す液晶表示装置９０は、図１４に示す液晶表示装置８０と比べて２倍のフリップフロップ９２を画素アレイ１の行方向の一辺に沿って配置した構成を有している。また、液晶表示装置９０には、液晶表示装置８０と比べて２倍の周波数を有するソースクロックＳＣＫが供給され、液晶表示装置９０のフリップフロップ９２は、液晶表示装置８０のフリップフロップ８２と比べて２倍の速度で動作する（図１５、図１６および図２０を参照）。このため、フリップフロップ９２の１個あたりのサイズも、フリップフロップ８２より大きくなる。【００１４】
このように液晶表示装置９０は、サイズの大きなフリップフロップ９２が画素アレイ１の行方向の一辺に沿って配置された構成を有するので、画素アレイ１の周辺部分（以下、額縁という）の一辺の幅が他の辺に比べて太くなる。また、液晶表示装置９０では、フリップフロップ９２が高速に動作する分だけ消費電力が増大する。【００１５】
それ故に、本発明は、画面に縦スジやゴーストが発生せず、かつ、額縁が狭い液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第１の局面は、相展開された映像信号に基づき表示を行う液晶表示装置であって、
行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続される複数のデータ信号線とを含む画素アレイと、
前記走査信号線を選択的に活性化する走査信号線駆動回路と、
前記画素アレイの行方向の一辺に沿って配置され、前記映像信号の一部である第１の映像信号に基づき、前記データ信号線の一部である第１のデータ信号線を駆動する第１のデータ信号線駆動回路と、
前記画素アレイの行方向の他辺に沿って配置され、前記映像信号の残部である第２の映像信号に基づき、前記データ信号線の残部である第２のデータ信号線を駆動する第２のデータ信号線駆動回路とを備え、
前記第１のデータ信号線駆動回路は、前記第１の映像信号を前記第１のデータ信号線に印加するか否かを切り替える複数の第１のスイッチと、前記第１のスイッチを制御する第１のスイッチ制御回路とを含み、
前記第２のデータ信号線駆動回路は、前記第２の映像信号を前記第２のデータ信号線に印加するか否かを切り替える複数の第２のスイッチと、前記第２のスイッチを制御する第２のスイッチ制御回路とを含み、
前記第１および第２のスイッチ制御回路は、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように、前記第１および第２のスイッチを制御することを特徴とする。【００１７】
本発明の第２の局面は、本発明の第１の局面において、
前記データ信号線を配置順に従って前記映像信号の本数ずつグループ化した場合に、各グループに含まれるデータ信号線は、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように、前記第１のデータ信号線と前記第２のデータ信号線とに分けられ、
前記第１のスイッチ制御回路は、前記第１のスイッチのうちで、同じグループに含まれる第１のデータ信号線に対応したスイッチを一括して順に導通状態に制御し、
前記第２のスイッチ制御回路は、前記第２のスイッチのうちで、同じグループに含まれる第２のデータ信号線に対応したスイッチを、前記第１のスイッチ制御回路とは異なるタイミングで一括して順に導通状態に制御することを特徴とする。【００１８】
本発明の第３の局面は、本発明の第２の局面において、
前記第１のスイッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第１のシフトレジスタを含み、
前記第２のスイッチ制御回路は、前記データ信号線のグループ数と同数の段を有する第２のシフトレジスタを含み、
前記第１および第２のシフトレジスタは、異なるタイミングで動作することを特徴とする。【００１９】
本発明の第４の局面は、本発明の第３の局面において、
前記第１および第２のシフトレジスタは、前記映像信号が変化する周期の半周期分だけずれたタイミングで動作することを特徴とする。【００２０】
本発明の第５の局面は、本発明の第１の局面において、
前記第１および第２のスイッチの導通期間は、前記映像信号が変化する周期の半周期分だけずれており、いずれも前記周期と同じ長さを有していることを特徴とする。【００２１】
本発明の第６の局面は、本発明の第５の局面において、
前記第１および第２の映像信号は、前記周期の半周期分だけずれたタイミングで変化することを特徴とする。【００２２】
本発明の第７の局面は、本発明の第１の局面において、
前記第１のデータ信号線と前記第２のデータ信号線とが同数であることを特徴とする。【００２３】
本発明の第８の局面は、本発明の第１の局面において、
前記画素アレイと、前記走査信号線駆動回路と、前記第１および第２のデータ信号線駆動回路とが、１枚の絶縁基板上にモノリシックに形成されていることを特徴とする。【００２４】
本発明の第９の局面は、本発明の第１の局面において、
前記第１のデータ信号線駆動回路に前記第１の映像信号を伝える信号線の長さと、前記第２のデータ信号線駆動回路に前記第２の映像信号を伝える信号線の長さとがほぼ等しいことを特徴とする。【００２５】
本発明の第１０の局面は、行方向および列方向に配置された複数の表示素子と、同じ行に配置された表示素子に共通して接続される複数の走査信号線と、同じ列に配置された表示素子に共通して接続されるデータ信号線とを含む画素アレイを有し、相展開された映像信号に基づき表示を行う液晶表示装置の駆動方法であって、
前記走査信号線を選択的に活性化するステップと、
前記画素アレイの行方向の一辺に沿って配置された第１のデータ信号線駆動回路において、前記映像信号の一部である第１の映像信号を前記データ信号線の一部である第１のデータ信号線に印加するか否かを切り替える複数の第１のスイッチを制御するステップと、
前記画素アレイの行方向の他辺に沿って配置された第２のデータ信号線駆動回路において、前記映像信号の残部である第２の映像信号を前記データ信号線の残部である第２のデータ信号線に印加するか否かを切り替える複数の第２のスイッチを制御するステップとを備え、
前記第１および第２のスイッチを制御するステップは、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、かつ、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように、前記第１および第２のスイッチを制御することを特徴とする。
【発明の効果】
【００２６】
本発明の第１または第１０の局面によれば、第１および第２のスイッチは、同じ映像信号が供給されるスイッチ間では導通期間が重複しないように制御される。したがって、同じ映像信号が供給されるスイッチが同時に導通したときに発生するゴーストを防止することができる。また、第１および第２のスイッチは、隣接するデータ信号線に対応したスイッチ間では導通期間の少なくとも一部が重複するように制御される。したがって、隣接するデータ信号線間に発生する寄生容量に起因して発生する縦スジを防止することができる。さらに、画素アレイの対向する２辺に沿ってデータ信号線駆動回路を分割して配置することにより、額縁の一辺が他の辺に比べて太くなることを防止することができる。【００２７】
本発明の第２の局面によれば、データ信号線を配置順に従ってグループ化し、各グループに含まれるデータ信号線を２つに分けて異なるタイミングで駆動するときに、グループの境界を挟んで隣接するデータ信号線は異なるタイミングで駆動される。これにより、同じ映像信号が供給されるスイッチ間では導通期間が重複せず、隣接するデータ信号線に対応したスイッチ間では導通期間が一致するか、あるいは、導通期間の一部が重複するように、第１および第２のスイッチを制御することができる。【００２８】
本発明の第３の局面によれば、第１および第２のスイッチ制御回路は異なるタイミングで動作するので、隣接するデータ信号線に対応したスイッチ間では、導通期間が一致するか、あるいは、導通期間の一部が重複する。【００２９】
本発明の第４の局面によれば、第１および第２のスイッチ制御回路は映像信号が変化する周期の半周期分だけずれたタイミングで動作するので、隣接するデータ信号線に対応したスイッチ間では、導通期間が一致するか、あるいは、映像信号が変化する周期の半周期分だけ重複する。【００３０】
本発明の第５の局面によれば、第１および第２のスイッチの導通期間が映像信号が変化する周期の半周期分だけずれているので、隣接するデータ信号線に対応したスイッチ間では、導通期間が一致するか、あるいは、映像信号が変化する周期の半周期分だけ重複する。【００３１】
本発明の第６の局面によれば、第１および第２のデータ信号線駆動回路に対して、映像信号を好適なタイミングで供給することができる。【００３２】
本発明の第７の局面によれば、第１のデータ信号線駆動回路の回路量と第２のデータ信号線駆動回路の回路量とがほぼ等しくなるので、第１のデータ信号線駆動回路が配置された額縁の辺の幅と、第２のデータ信号線駆動回路が配置された額縁の辺の幅とを揃えることができる。【００３３】
本発明の第８の局面によれば、画面にゴーストや縦スジが発生せず、かつ、額縁が狭いモノリシック型の液晶表示装置を得ることができる。【００３４】
本発明の第９の局面によれば、第１および第２の映像信号を出力する回路から見たときの、２系統の信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第１のデータ信号線駆動回路による第１のデータ信号線の充電の効果と、第２のデータ信号線駆動回路によるデータ信号線の充電と効果とは、ほぼ同じになる。よって、画素アレイの両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成を示す図である。
【図２】図１に示す液晶表示装置のタイミングチャートである。
【図３】図１に示す液晶表示装置の実装例を示す図である。
【図４】図１に示す液晶表示装置の他の実装例を示す図である。
【図５】本発明の第１の実施形態の変形例に係る液晶表示装置のタイミングチャートである。
【図６】本発明の第２の実施形態に係る液晶表示装置の構成を示す図である。
【図７】図６に示す液晶表示装置のタイミングチャートである。
【図８】本発明の第３の実施形態に係る液晶表示装置の構成を示す図である。
【図９】図８に示す液晶表示装置のタイミングチャートである。
【図１０】本発明の第４の実施形態に係る液晶表示装置の構成を示す図である。
【図１１】図１０に示す液晶表示装置のタイミングチャートである。
【図１２】本発明の第５の実施形態に係る液晶表示装置の構成を示す図である。
【図１３】図１２に示す液晶表示装置のタイミングチャートである。
【図１４】従来の液晶表示装置の第１の構成を示す図である。
【図１５】図１４に示す液晶表示装置の第１のタイミングチャートである。
【図１６】図１４に示す液晶表示装置の第２のタイミングチャートである。
【図１７】液晶表示装置のデータ信号線間に発生する寄生容量を示す図である。
【図１８】図１４に示す液晶表示装置において、データ信号線の電圧が変動する様子を示す図である。
【図１９】従来の液晶表示装置の第２の構成を示す図である。
【図２０】図１９に示す液晶表示装置のタイミングチャートである。
【符号の説明】
【００３６】
１、６…画素アレイ
２…走査信号線駆動回路
３、７…液晶パネル
４…絶縁基板
５…制御用ＩＣ
１０、２０、３０、４０、５０…液晶表示装置
１１、２１、３１、４１、５１…第１のデータ信号線駆動回路
１２、２２、３２、４２、５２…第２のデータ信号線駆動回路
１３、１４、２３、２４、３３、３４、４３、４４、５３、５４…フリップフロップ
１５、１６、２５、２６、３５、３６、４５、４６、５５、５６…スイッチ
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して、本発明の実施形態を説明する。以下の説明では、ｎは１以上の整数、ｍは８の倍数、ｉは１以上ｍ／４以下の整数、ｊは１以上ｍ／８以下の整数である。また、ｍ／４をｑ、ｍ／８をｒと記載することがある。【００３８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示す図である。図１に示す液晶表示装置１０は、画素アレイ１、走査信号線駆動回路２、第１のデータ信号線駆動回路１１、および、第２のデータ信号線駆動回路１２を備えている。液晶表示装置１０は、４相展開された映像信号Ｖ１〜Ｖ４に基づき白黒の多階調表示を行う。【００３９】
画素アレイ１は、（ｍ×ｎ）個の表示素子Ｐ、ｎ本の走査信号線Ｇ１〜Ｇｎ、および、ｍ本のデータ信号線Ｓ１〜Ｓｍを含んでいる。表示素子Ｐは、行方向にｍ個、列方向にｎ個並べて配置される。同じ行に配置された表示素子は、走査信号線Ｇ１〜Ｇｎのいずれかに共通して接続される。同じ列に配置された表示素子は、データ信号線Ｓ１〜Ｓｍのいずれかに共通して接続される。【００４０】
走査信号線駆動回路２は、ゲートクロックＧＣＫおよびゲートスタートパルスＧＳＰに基づき、走査信号線Ｇ１〜Ｇｎを順に選択的に活性化する。より詳細には、走査信号線駆動回路２は、ｎ段のシフトレジスタを有している。このシフトレジスタのシリアルデータ入力端子には、１フレーム時間に１回の割合で活性状態（例えば、ハイレベル）となるゲートスタートパルスＧＳＰが与えられる。また、クロック端子には、１ライン時間ごとに所定の方向に変化する（例えば、立ち上がる）ゲートクロックＧＣＫが与えられる。走査信号線Ｇ１〜Ｇｎは、シフトレジスタの各段の出力信号に応じて、活性状態または非活性状態になる。ゲートスタートパルスＧＳＰが活性状態である間にゲートクロックＧＣＫが立ち上がると、その直後の１ライン時間では、走査信号線Ｇ１が活性状態になる。その後、活性状態になる走査信号線は、１ライン時間ごとにＧ２、Ｇ３、…、Ｇｎの順に切り替わる。【００４１】
データ信号線Ｓ１〜Ｓｍは、第１のデータ信号線駆動回路１１と第２のデータ信号線駆動回路１２とによって駆動される。第１のデータ信号線駆動回路１１は、画素アレイ１の行方向の一辺（図１では、画素アレイ１の上側の辺）に沿って配置される。第２のデータ信号線駆動回路１２は、画素アレイ１の行方向の他辺（図１では、画素アレイ１の下側の辺）に沿って配置される。このように、データ信号線Ｓ１〜Ｓｍは、画素アレイ１を挟んで対向する辺に設けられた２つの回路によって駆動される。【００４２】
第１のデータ信号線駆動回路１１には、ソーススタートパルスＳＳＰＡ、ソースクロックＳＣＫＡおよびその反転信号、並びに、映像信号Ｖ１〜Ｖ４の一部である映像信号Ｖ１、Ｖ２が供給される。第２のデータ信号線駆動回路１２には、ソーススタートパルスＳＳＰＢ、ソースクロックＳＣＫＢおよびその反転信号、並びに、映像信号Ｖ１〜Ｖ４の残部である映像信号Ｖ３、Ｖ４が供給される。【００４３】
第１のデータ信号線駆動回路１１は、ｍ／４個（＝ｑ個）のフリップフロップ１３とｍ／２個のスイッチ１５とを含んでいる。第２のデータ信号線駆動回路１２は、第１のデータ信号線駆動回路１１と同様に、ｍ／４個のフリップフロップ１４とｍ／２個のスイッチ１６とを含んでいる。スイッチ１５、１６は、制御端子に与えられた信号がハイレベルのときは導通状態、それ以外のときは非導通状態となるアナログスイッチである。【００４４】
第１のデータ信号線駆動回路１１において、ｍ／４個のフリップフロップ１３は、直列に接続され、ｍ／４段のシフトレジスタ（以下、第１のシフトレジスタという）を形成する。第１のシフトレジスタのシリアルデータ入力端子には、ソーススタートパルスＳＳＰＡが与えられ、クロック端子には、ソースクロックＳＣＫＡおよびその反転信号が与えられる。ソーススタートパルスＳＳＰＡは、１ライン時間に１回の割合で活性状態（例えば、ハイレベル）となり、ソースクロックＳＣＫＡおよびその反転信号は、映像信号Ｖ１、Ｖ２が変化する周期と同じ周期で変化する（すなわち、１サイクルに１回の割合で立ち上がるか、立ち下がる）。【００４５】
第１のシフトレジスタのｉ段目の出力信号を、スイッチ制御信号ＣＡｉという。ソーススタートパルスＳＳＰＡが活性状態である間にソースクロックＳＣＫＡが立ち上がると、その直後の１サイクルでは、スイッチ制御信号ＣＡ１がハイレベルになる。その後、ハイレベルになるスイッチ制御信号は、１サイクルごとにＣＡ２、ＣＡ３、…、ＣＡｑの順に切り替わる。第１のシフトレジスタは、スイッチ１５の制御回路として機能する。【００４６】
第２のデータ信号線駆動回路１２において、ｍ／４個のフリップフロップ１４は、直列に接続され、ｍ／４段のシフトレジスタ（以下、第２のシフトレジスタという）を形成する。第２のシフトレジスタのシリアルデータ入力端子には、ソーススタートパルスＳＳＰＢが与えられ、クロック端子には、ソースクロックＳＣＫＢおよびその反転信号が与えられる。ソーススタートパルスＳＳＰＢは、ソーススタートパルスＳＳＰＡから半サイクルだけ遅れた信号であり、ソースクロックＳＣＫＢおよびその反転信号は、それぞれ、ソースクロックＳＣＫＡおよびその反転信号から半サイクルだけ遅れた信号である。【００４７】
第２のシフトレジスタのｉ段目の出力信号を、スイッチ制御信号ＣＢｉという。ソーススタートパルスＳＳＰＢが活性状態である間にソースクロックＳＣＫＢが立ち上がると、その直後の１サイクルでは、スイッチ制御信号ＣＢ１がハイレベルになる。その後、ハイレベルになるスイッチ制御信号は、１サイクルごとにＣＢ２、ＣＢ３、…、ＣＢｑの順に切り替わる。第２のシフトレジスタは、スイッチ１６の制御回路として機能する。【００４８】
液晶表示装置１０では、映像信号Ｖ１〜Ｖ４、データ信号線Ｓ１〜Ｓｍ、フリップフロップ１３、１４、および、スイッチ１５、１６は、以下のように対応づけられる。データ信号線Ｓ１〜Ｓｍは、配置順に従って４本（映像信号の本数）ずつグループ化され、これにより、ｍ／４個のグループが形成される。各グループに含まれる４本のデータ信号線は、第１のデータ信号線駆動回路１１によって駆動されるものと、第２のデータ信号線駆動回路１２によって駆動されるものとに、２本ずつ分けられる。この場合、液晶表示装置１０全体では、第１のデータ信号線駆動回路１１によって駆動されるデータ信号線と、第２のデータ信号線駆動回路１２によって駆動されるデータ信号線とは同数になる。【００４９】
ｉ番目のグループに含まれる４本のデータ信号線を配置順にＳｉ１、Ｓｉ２、Ｓｉ３、Ｓｉ４という。液晶表示装置１０では、各グループに対応して、第１のデータ信号線駆動回路１１には２個のスイッチ１５（以下、第１および第２のスイッチという）が設けられ、第２のデータ信号線駆動回路１２にも２個のスイッチ１６（以下、第３および第４のスイッチという）が設けられる。【００５０】
第１のスイッチは、映像信号Ｖ１を伝搬する信号線とデータ信号線Ｓｉ１との間に設けられる。すなわち、第１のスイッチの一端には映像信号Ｖ１を伝搬する信号線が接続され、他端にはデータ信号線Ｓｉ１が接続される。第２のスイッチは、映像信号Ｖ２を伝搬する信号線とデータ信号線Ｓｉ２との間に設けられる。第１および第２のスイッチの制御端子には、第１のシフトレジスタのｉ段目から出力されたスイッチ制御信号ＣＡｉが与えられる。第１および第２のスイッチは、スイッチ制御信号ＣＡｉに従い、映像信号Ｖ１、Ｖ２をデータ信号線Ｓｉ１、Ｓｉ２に印加するか否かを切り替える。【００５１】
第３のスイッチは、映像信号Ｖ３を伝搬する信号線とデータ信号線Ｓｉ３との間に設けられる。第４のスイッチは、映像信号Ｖ４を伝搬する信号線とデータ信号線Ｓｉ４との間に設けられる。第３および第４のスイッチの制御端子には、第２のシフトレジスタのｉ段目から出力されたスイッチ制御信号ＣＢｉが与えられる。第３および第４のスイッチは、スイッチ制御信号ＣＢｉに従い、映像信号Ｖ３、Ｖ４をデータ信号線Ｓｉ３、Ｓｉ４に印加するか否かを切り替える。【００５２】
以上のことから、スイッチ制御信号ＣＡｉがハイレベルのとき、データ信号線Ｓｉ１、Ｓｉ２には、それぞれ、スイッチ１５を経由して映像信号Ｖ１、Ｖ２が印加される。また、スイッチ制御信号ＣＢｉがハイレベルのとき、データ信号線Ｓｉ３、Ｓｉ４には、それぞれ、スイッチ１６を経由して映像信号Ｖ３、Ｖ４が印加される。また、スイッチ制御信号ＣＡｉがハイレベルになる期間と、スイッチ制御信号ＣＢｉがハイレベルになる期間とは、半サイクルだけずれている。【００５３】
したがって、第１のデータ信号線駆動回路１１は、同じグループに含まれるデータ信号線に対応したスイッチ１５を一括して順に導通状態に制御し、第２のデータ信号線駆動回路１２は、同じグループに含まれるデータ信号線に対応したスイッチ１６を、第１のデータ信号線駆動回路１１とは異なるタイミングで一括して順に導通状態に制御する。スイッチ１５の導通期間とスイッチ１６の導通期間とは、いずれも１サイクルであるが、半サイクルだけずれている。【００５４】
図２は、液晶表示装置１０のタイミングチャートである。第１のデータ信号線駆動回路１１では、ソーススタートパルスＳＳＰＡが活性状態になった後、スイッチ制御信号ＣＡ１、ＣＡ２、…、ＣＡｑは、１サイクルにつき１つずつ順にハイレベルになる。第２のデータ信号線駆動回路１２では、ソーススタートパルスＳＳＰＢが活性状態になった後、スイッチ制御信号ＣＢ１、ＣＢ２、…、ＣＢｑは、１サイクルにつき１つずつ順にハイレベルになる。【００５５】
上述したように、ソーススタートパルスＳＳＰＢ、ソースクロックＳＣＫＢおよびその反転信号は、それぞれ、ソーススタートパルスＳＳＰＡ、ソースクロックＳＣＫＡおよびその反転信号から半サイクルだけ遅れた信号である。したがって、スイッチ制御信号ＣＢ１、ＣＢ２、…、ＣＢｑは、それぞれ、スイッチ制御信号ＣＡ１、ＣＡ２、…、ＣＡｑから半サイクルだけ遅れた信号となる。結果として、スイッチ制御信号ＣＡ１〜ＣＡｑ、ＣＢ１〜ＣＢｑは、ＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２、ＣＡ３、ＣＢ３、…、ＣＡｑ、ＣＢｑの順に、半サイクルずつ重複して、１サイクルずつハイレベルになる。【００５６】
データ信号線Ｓｉ１、Ｓｉ２の電圧は、スイッチ制御信号ＣＡｉがハイレベルである間に映像信号Ｖ１、Ｖ２のレベルに達し、スイッチ制御信号ＣＡｉがローレベルに変化した後は変化しない。したがって、データ信号線Ｓｉ１、Ｓｉ２の電圧は、スイッチ制御信号ＣＡｉがローレベルに変化する時点における映像信号Ｖ１、Ｖ２のレベルによって定まる。同様に、データ信号線Ｓｉ３、Ｓｉ４の電圧は、スイッチ制御信号ＣＢｉがローレベルに変化する時点における映像信号Ｖ３、Ｖ４のレベルによって定まる。【００５７】
データ信号線Ｓ１〜Ｓｍに印加すべき映像信号のレベルをＤ１〜Ｄｍとしたとき、映像信号Ｖ１は、ソーススタートパルスＳＳＰＡが活性状態になった直後のサイクルから１サイクルごとに、Ｄ１、Ｄ５、Ｄ９、…の順に変化する。映像信号Ｖ２は、映像信号Ｖ１と同じタイミングで、Ｄ２、Ｄ６、Ｄ１０、…の順に変化する。映像信号Ｖ３は、ソーススタートパルスＳＳＰＢが活性状態になった直後のサイクルから１サイクルごとに、Ｄ３、Ｄ７、Ｄ１１、…の順に変化する。映像信号Ｖ４は、映像信号Ｖ３と同じタイミングで、Ｄ４、Ｄ８、Ｄ１２、…の順に変化する。このように映像信号Ｖ３、Ｖ４は、映像信号Ｖ１、Ｖ２よりも半サイクルだけ遅れたタイミングで変化する。【００５８】
上記のように変化する映像信号Ｖ１〜Ｖ４を供給した場合、第１のデータ信号線駆動回路１１は、データ信号線Ｓ１、Ｓ２、Ｓ５、Ｓ６、…に対して、それぞれレベルＤ１、Ｄ２、Ｄ５、Ｄ６、…の映像信号を印加する。また、第２のデータ信号線駆動回路１２は、データ信号線Ｓ３、Ｓ４、Ｓ７、Ｓ８、…に対して、それぞれレベルＤ３、Ｄ４、Ｄ７、Ｄ８、…の映像信号を印加する。このように、第１のデータ信号線駆動回路１１はデータ信号線の一部（Ｓ１、Ｓ２、Ｓ５、Ｓ６など）を正しく駆動し、第２のデータ信号線駆動回路１２はデータ信号線の残部（Ｓ３、Ｓ４、Ｓ７、Ｓ８など）を正しく駆動する。したがって、走査信号線駆動回路２、第１のデータ信号線駆動回路１１、および、第２のデータ信号線駆動回路１２を備えた液晶表示装置１０によれば、画素アレイ１に含まれる表示素子Ｐを正しく駆動し、所望の画面を表示することができる。【００５９】
図３は、液晶表示装置１０の実装例を示す図である。図３に示す液晶パネル３は、１枚の絶縁基板４上に、画素アレイ１、走査信号線駆動回路２、第１のデータ信号線駆動回路１１、および、第２のデータ信号線駆動回路１２をモノリシックに形成することにより得られる。液晶パネル３には、制御用ＩＣ５が搭載される。【００６０】
液晶パネル３の外部からは、制御信号（ドットクロックＣＬＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣなど）と、相展開されていない映像信号ＶＩＮとが供給される。制御用ＩＣ５は、これらの制御信号に基づき、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ、ソーススタートパルスＳＳＰＡ、ＳＳＰＢ、並びに、ソースクロックＳＣＫＡ、ＳＣＫＢおよびそれらの反転信号を生成し、走査信号線駆動回路２などに供給する。また、制御用ＩＣ５は、映像信号ＶＩＮを映像信号Ｖ１〜Ｖ４に４相展開する相展開回路（図示せず）を内蔵している。相展開回路で得られた映像信号Ｖ１〜Ｖ４のうち、映像信号Ｖ１、Ｖ２は第１のデータ信号線駆動回路１１に供給され、映像信号Ｖ３、Ｖ４は第２のデータ信号線駆動回路１２に供給される。なお、図３に示す例では、液晶パネル３に制御用ＩＣ５を搭載することとしたが、図４に示すように、制御用ＩＣ５を液晶パネル７の外部に設けてもよい。【００６１】
液晶表示装置１０では、第１のデータ信号線駆動回路１１に映像信号Ｖ１、Ｖ２を伝える信号線の長さと、第２のデータ信号線駆動回路１２に映像信号Ｖ３、Ｖ４を伝える信号線の長さとがほぼ等しいことが好ましい。例えば、図３に示す液晶パネル３では、映像信号Ｖ１、Ｖ２を制御用ＩＣ５から第１のデータ信号線駆動回路１１まで伝える配線の長さと、映像信号Ｖ３、Ｖ４を制御用ＩＣ５から第２のデータ信号線駆動回路１２まで伝える配線の長さとがほぼ等しいことが好ましい。また、図４に示す液晶パネル７では、映像信号Ｖ１、Ｖ２を液晶パネル７の外部端子から第１のデータ信号線駆動回路１１まで伝える配線の長さと、映像信号Ｖ３、Ｖ４を液晶パネル７の外部端子から第２のデータ信号線駆動回路１２まで伝える配線の長さとがほぼ等しいことが好ましい。【００６２】
以下、本実施形態に係る液晶表示装置１０の効果を説明する。液晶表示装置１０には、以下に示すように、縦スジやゴーストが発生せず、額縁が狭く、消費電力が小さいという効果がある。【００６３】
一般に液晶表示装置では、同じ映像信号が供給されるスイッチ間で導通期間が重複すると、画面にゴーストが発生することがある。これに対して液晶表示装置１０では、データ信号線Ｓ１〜Ｓｍを配置順に従って４本ずつグループ化した場合に、第１のデータ信号線駆動回路１１は、同じグループに含まれるデータ信号線のうちの２本を一括して順に導通状態に制御するので、同じ映像信号が供給されるスイッチ１５（例えば、データ信号線Ｓ１に対応したスイッチ１５と、データ信号線Ｓ５に対応したスイッチ１５）が同時に導通することはない。同様に、第２のデータ信号線駆動回路１２は、同じグループに含まれるデータ信号線のうちの２本を一括して順に導通状態に制御するので、同じ映像信号が供給されるスイッチ１６（例えば、データ信号線Ｓ３に対応したスイッチ１６と、データ信号線Ｓ７に対応したスイッチ１６）が同時に導通することはない。このように、液晶表示装置１０では、同じ映像信号が供給されるスイッチ間では導通期間が重複することはない。したがって、液晶表示装置１０によれば、画面に発生するゴーストを防止することができる。【００６４】
また、一般に液晶表示装置では、隣接するデータ信号線に対応したスイッチ間で導通期間が重複していないと、隣接するデータ信号線間に発生する寄生容量に起因して、画面に縦スジが発生することがある。ところが、液晶表示装置１０では、各グループに含まれるデータ信号線を２つに分けるときに、グループの境界を挟んで隣接するデータ信号線（例えば、Ｓ４とＳ５や、Ｓ８とＳ９）は、別のカテゴリーに属するように（すなわち、一方が第１のデータ信号線駆動回路１１によって駆動され、他方が第２のデータ信号線駆動回路１２によって駆動されるように）分けられる。また、上述したように、スイッチ制御信号ＣＡ１〜ＣＡｑ、ＣＢ１〜ＣＢｑは、ＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２、ＣＡ３、ＣＢ３、…、ＣＡｑ、ＣＢｑの順に、半サイクルずつ重複して、１サイクルずつハイレベルになる。したがって、液晶表示装置１０では、隣接するデータ信号線に対応したスイッチ間では、導通期間が一致するか、あるいは、導通期間が半サイクルだけ重複するかのいずれかになる。よって、液晶表示装置１０によれば、画面に発生する縦スジを防止することができる。【００６５】
また、液晶表示装置１０では、第１のデータ信号線駆動回路１１は画素アレイ１の行方向の一辺に沿って配置され、第２のデータ信号線駆動回路１２は画素アレイ１の行方向の他辺に沿って配置されている。したがって、従来の液晶表示装置９０（図１９）と同数のフリップフロップおよびスイッチを設ける場合でも、額縁の対向する２辺にデータ信号線駆動回路を分割して配置することにより、額縁の一辺が他の辺に比べて太くなることを防止することができる。【００６６】
特に、第１のデータ信号線駆動回路１１によって駆動されるデータ信号線と第２のデータ信号線駆動回路１２によって駆動されるデータ信号線とを同数とすれば、これら２つの駆動回路の回路量がほぼ等しくなるので、第１のデータ信号線駆動回路１１が配置された額縁の辺の幅と、第２のデータ信号線駆動回路１２が配置された額縁の辺の幅とを揃えることができる。【００６７】
また、従来の液晶表示装置９０（図１９）では、データ信号線駆動回路９１のフリップフロップ９２は、半サイクルに１回の割合で動作する。これに対して液晶表示装置１０では、第１のデータ信号線駆動回路１１のフリップフロップ１３、および、第２のデータ信号線駆動回路１２のフリップフロップ１４は、１サイクルに１回の割合で動作する。したがって、液晶表示装置１０によれば、フリップフロップの動作周波数が低い分だけ消費電力を低減することができる。また、フリップフロップ１３、１４に含まれるトランジスタのサイズを縮小し、額縁を狭くすることができる。【００６８】
また、第１のデータ信号線駆動回路１１に映像信号Ｖ１、Ｖ２を伝える信号線の長さと、第２のデータ信号線駆動回路１２に映像信号Ｖ３、Ｖ４を伝える信号線の長さとをほぼ等しくすれば、映像信号Ｖ１〜Ｖ４を出力する回路から見た、これらの信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第１のデータ信号線駆動回路１１によるデータ信号線Ｓｉ１、Ｓｉ２の充電の効果と、第２のデータ信号線駆動回路１２によるデータ信号線Ｓｉ３、Ｓｉ４の充電と効果とは、ほぼ同じになる。よって、画素アレイ１の両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる。【００６９】
なお、以上の説明では、液晶表示装置１０に供給されるソーススタートパルスＳＳＰＡ、ＳＳＰＢ、および、ソースクロックＳＣＫＡ、ＳＣＫＢは、異なるタイミングで変化することとしたが、ソーススタートパルスＳＳＰＡ、ＳＳＰＢ、および、ソースクロックＳＣＫＡ、ＳＣＫＢは、図５に示すように、同じタイミングで変化してもよい。この場合、第１のデータ信号線駆動回路１１のフリップフロップ１３は、ソースクロックの立ち上がりでスイッチ制御信号ＣＡ１〜ＣＡｑを変化させ、第２のデータ信号線駆動回路１２のフリップフロップ１４は、ソースクロックの立ち下がりでスイッチ制御信号ＣＢ１〜ＣＢｑを変化させればよい。【００７０】
（第２〜第５の実施形態）
第２〜第５の実施形態に係る液晶表示装置は、第１の実施形態に係る液晶表示装置１０と同様の構成および同様の特徴を有し、同様の動作を行う。そこで以下では、主に第１の実施形態との相違点を説明し、第１の実施形態と同じ点については説明を省略する。【００７１】
図６は、本発明の第２の実施形態に係る液晶表示装置の構成を示す図である。図６に示す液晶表示装置２０は、画素アレイ１、走査信号線駆動回路２、第１のデータ信号線駆動回路２１、および、第２のデータ信号線駆動回路２２を備え、４相展開された映像信号Ｖ１〜Ｖ４に基づき白黒の多階調表示を行う。【００７２】
第１のデータ信号線駆動回路２１は、ｍ／４個（＝ｑ個）のフリップフロップ２３とｍ／２個のスイッチ２５とを含み、第２のデータ信号線駆動回路２２は、ｍ／４個のフリップフロップ２４とｍ／２個のスイッチ２６とを含んでいる。フリップフロップ２３、２４の接続形態および動作は、第１の実施形態と同じである。【００７３】
データ信号線Ｓ１〜Ｓｍは、配置順に従って４本（映像信号の本数）ずつグループ化され、これにより、ｍ／４個のグループが形成される。第１のデータ信号線駆動回路２１および第２のデータ信号線駆動回路２２には、各グループに対応して、スイッチが２個ずつ設けられる。【００７４】
より詳細には、ｉ番目のグループに含まれる４本のデータ信号線を配置順にＳｉ１、Ｓｉ２、Ｓｉ３、Ｓｉ４としたとき、映像信号Ｖ１、Ｖ３を伝搬する信号線とデータ信号線Ｓｉ１、Ｓｉ３との間には、それぞれ、スイッチ２５が１個ずつ設けられる。これら２個のスイッチ２５は、スイッチ制御信号ＣＡｉに従い、映像信号Ｖ１、Ｖ３をデータ信号線Ｓｉ１、Ｓｉ３に印加するか否かを切り替える。また、映像信号Ｖ２、Ｖ４を伝搬する信号線とデータ信号線Ｓｉ２、Ｓｉ４との間には、それぞれ、スイッチ２６が１個ずつ設けられる。これら２個のスイッチ２６は、スイッチ制御信号ＣＢｉに従い、映像信号Ｖ２、Ｖ４をデータ信号線Ｓｉ２、Ｓｉ４に印加するか否かを切り替える。【００７５】
図７は、液晶表示装置２０のタイミングチャートである。液晶表示装置２０では、図７に示すように、映像信号Ｖ１、Ｖ３は同じタイミングで変化し、映像信号Ｖ２、Ｖ４はこれよりも半サイクルだけ遅れたタイミングで変化する。【００７６】
図８は、本発明の第３の実施形態に係る液晶表示装置の構成を示す図である。図８に示す液晶表示装置３０は、画素アレイ１、走査信号線駆動回路２、第１のデータ信号線駆動回路３１、および、第２のデータ信号線駆動回路３２を備え、８相展開された映像信号Ｖ１〜Ｖ８に基づき白黒の多階調表示を行う。【００７７】
第１のデータ信号線駆動回路３１は、ｍ／８個（＝ｒ個）のフリップフロップ３３とｍ／２個のスイッチ３５とを含み、第２のデータ信号線駆動回路３２は、ｍ／８個のフリップフロップ３４とｍ／２個のスイッチ３６とを含んでいる。第１のデータ信号線駆動回路３１において、ｍ／８個のフリップフロップ３３を直列に接続して形成された第１のシフトレジスタは、スイッチ制御信号ＣＡ１〜ＣＡｒを出力する。第２のデータ信号線駆動回路３２において、ｍ／８個のフリップフロップ３４を直列に接続して形成された第２のシフトレジスタは、スイッチ制御信号ＣＢ１〜ＣＢｒを出力する。【００７８】
データ信号線Ｓ１〜Ｓｍは、配置順に従って８本（映像信号の本数）ずつグループ化され、これにより、ｍ／８個のグループが形成される。第１のデータ信号線駆動回路３１および第２のデータ信号線駆動回路３２には、各グループに対応して、スイッチが４個ずつ設けられる。【００７９】
より詳細には、ｊ番目のグループに含まれる８本のデータ信号線を配置順にＳｊ１、Ｓｊ２、Ｓｊ３、Ｓｊ４、Ｓｊ５、Ｓｊ６、Ｓｊ７、Ｓｊ８としたとき、映像信号Ｖ１〜Ｖ４を伝搬する信号線とデータ信号線Ｓｊ１〜Ｓｊ４との間には、それぞれ、スイッチ３５が１個ずつ設けられる。これら４個のスイッチ３５は、スイッチ制御信号ＣＡｊに従い、映像信号Ｖ１〜Ｖ４をデータ信号線Ｓｊ１〜Ｓｊ４に印加するか否かを切り替える。また、映像信号Ｖ５〜Ｖ８を伝搬する信号線とデータ信号線Ｓｊ５〜Ｓｊ８との間には、それぞれ、スイッチ３６が１個ずつ設けられる。これら４個のスイッチ３６は、スイッチ制御信号ＣＢｊに従い、映像信号Ｖ５〜Ｖ８をデータ信号線Ｓｊ５〜Ｓｊ８に印加するか否かを切り替える。【００８０】
図９は、液晶表示装置３０のタイミングチャートである。液晶表示装置３０では、図９に示すように、映像信号Ｖ１〜Ｖ４は同じタイミングで変化し、映像信号Ｖ５〜Ｖ８はこれよりも半サイクルだけ遅れたタイミングで変化する。【００８１】
図１０は、本発明の第４の実施形態に係る液晶表示装置の構成を示す図である。図１０に示す液晶表示装置４０は、画素アレイ１、走査信号線駆動回路２、第１のデータ信号線駆動回路４１、および、第２のデータ信号線駆動回路４２を備え、８相展開された映像信号Ｖ１〜Ｖ８に基づき白黒の多階調表示を行う。【００８２】
第１のデータ信号線駆動回路４１は、ｍ／８個（＝ｒ個）のフリップフロップ４３とｍ／２個のスイッチ４５とを含み、第２のデータ信号線駆動回路４２は、ｍ／８個のフリップフロップ４４とｍ／２個のスイッチ４６とを含んでいる。フリップフロップ４３、４４の接続形態および動作は、第３の実施形態と同じである。【００８３】
データ信号線Ｓ１〜Ｓｍは、配置順に従って８本（映像信号の本数）ずつグループ化され、これにより、ｍ／８個のグループが形成される。第１のデータ信号線駆動回路４１および第２のデータ信号線駆動回路４２には、各グループに対応して、スイッチが４個ずつ設けられる。【００８４】
より詳細には、ｊ番目のグループに含まれる８本のデータ信号線を配置順にＳｊ１、Ｓｊ２、Ｓｊ３、Ｓｊ４、Ｓｊ５、Ｓｊ６、Ｓｊ７、Ｓｊ８としたとき、映像信号Ｖ１、Ｖ３、Ｖ５、Ｖ７を伝搬する信号線とデータ信号線Ｓｊ１、Ｓｊ３、Ｓｊ５、Ｓｊ７との間には、それぞれ、スイッチ４５が１個ずつ設けられる。これら４個のスイッチ４５は、スイッチ制御信号ＣＡｊに従い、映像信号Ｖ１、Ｖ３、Ｖ５、Ｖ７をデータ信号線Ｓｊ１、Ｓｊ３、Ｓｊ５、Ｓｊ７に印加するか否かを切り替える。また、映像信号Ｖ２、Ｖ４、Ｖ６、Ｖ８を伝搬する信号線とデータ信号線Ｓｊ２、Ｓｊ４、Ｓｊ６、Ｓｊ８との間には、それぞれ、スイッチ４６が１個ずつ設けられる。これら４個のスイッチ４６は、スイッチ制御信号ＣＢｊに従い、映像信号Ｖ２、Ｖ４、Ｖ６、Ｖ８をデータ信号線Ｓｊ２、Ｓｊ４、Ｓｊ６、Ｓｊ８に印加するか否かを切り替える。【００８５】
図１１は、液晶表示装置４０のタイミングチャートである。液晶表示装置４０では、図１１に示すように、映像信号Ｖ１、Ｖ３、Ｖ５、Ｖ７は同じタイミングで変化し、映像信号Ｖ２、Ｖ４、Ｖ６、Ｖ８はこれよりも半サイクルだけ遅れたタイミングで変化する。【００８６】
図１２は、本発明の第５の実施形態に係る液晶表示装置の構成を示す図である。図１２に示す液晶表示装置５０は、画素アレイ６、走査信号線駆動回路２、第１のデータ信号線駆動回路５１、および、第２のデータ信号線駆動回路５２を備え、４相展開された３色の映像信号ＶＲ１〜ＶＲ４、ＶＧ１〜ＶＧ４、ＶＢ１〜ＶＢ４に基づきカラー表示を行う。【００８７】
画素アレイ６は、（３ｍ×ｎ）個の表示素子Ｐ、ｎ本の走査信号線Ｇ１〜Ｇｍ、および、３ｍ本のデータ信号線Ｒ１〜Ｒｍ、ｇ１〜ｇｍ、Ｂ１〜Ｂｍを含んでいる。表示素子Ｐは、行方向に３ｍ個、列方向にｎ個並べて配置される。同じ行に配置された表示素子は、走査信号線Ｇ１〜Ｇｎのいずれかに共通して接続される。同じ列に配置された表示素子は、データ信号線Ｒ１〜Ｒｍ、ｇ１〜ｇｍ、Ｂ１〜Ｂｍのいずれかに共通して接続される。行方向に並べて配置された３個の表示素子は、それぞれ、赤、緑および青に対応する。【００８８】
第１のデータ信号線駆動回路５１は、ｍ／４個（＝ｑ個）のフリップフロップ５３とｍ／２個のスイッチ５５とを含み、第２のデータ信号線駆動回路５２は、ｍ／４個のフリップフロップ５４とｍ／２個のスイッチ５６とを含んでいる。フリップフロップ５３、５４の接続形態および動作は、第１の実施形態と同じである。【００８９】
データ信号線Ｒ１〜Ｒｍ、ｇ１〜ｇｍ、Ｂ１〜Ｂｍは、配置順に従って１２本（映像信号の本数）ずつグループ化され、これにより、ｍ／４個のグループが形成される。第１のデータ信号線駆動回路５１および第２のデータ信号線駆動回路５２には、各グループに対応して、スイッチが６個ずつ設けられる。【００９０】
より詳細には、ｉ番目のグループに含まれる１２本のデータ信号線を、配置順にＲｉ１、ｇｉ１、Ｂｉ１、Ｒｉ２、ｇｉ２、Ｂｉ２、Ｒｉ３、ｇｉ３、Ｂｉ３、Ｒｉ４、ｇｉ４、Ｂｉ４としたとき、映像信号ＶＲ１、ＶＧ１、ＶＢ１、ＶＲ２、ＶＧ２、ＶＢ２を伝搬する信号線とデータ信号線Ｒｉ１、ｇｉ１、Ｂｉ１、Ｒｉ２、ｇｉ２、Ｂｉ２との間には、それぞれ、スイッチ５５が１個ずつ設けられる。これら６個のスイッチ５５は、スイッチ制御信号ＣＡｉに従い、映像信号ＶＲ１、ＶＧ１、ＶＢ１、ＶＲ２、ＶＧ２、ＶＢ２をデータ信号線Ｒｉ１、ｇｉ１、Ｂｉ１、Ｒｉ２、ｇｉ２、Ｂｉ２に印加するか否かを切り替える。また、映像信号ＶＲ３、ＶＧ３、ＶＢ３、ＶＲ４、ＶＧ４、ＶＢ４を伝搬する信号線とデータ信号線Ｒｉ３、ｇｉ３、Ｂｉ３、Ｒｉ４、ｇｉ４、Ｂｉ４との間には、それぞれ、スイッチ５６が１個ずつ設けられる。これら６個のスイッチ５６は、スイッチ制御信号ＣＢｉに従い、映像信号ＶＲ３、ＶＧ３、ＶＢ３、ＶＲ４、ＶＧ４、ＶＢ４をデータ信号線Ｒｉ３、ｇｉ３、Ｂｉ３、Ｒｉ４、ｇｉ４、Ｂｉ４に印加するか否かを切り替える。【００９１】
図１３は、液晶表示装置５０のタイミングチャートである。液晶表示装置５０では、図１３に示すように、映像信号ＶＲ１、ＶＧ１、ＶＢ１、ＶＲ２、ＶＧ２、ＶＢ２は同じタイミングで変化し、映像信号ＶＲ３、ＶＧ３、ＶＢ３、ＶＲ４、ＶＧ４、ＶＢ４はこれよりも半サイクルだけ遅れたタイミングで変化する。【００９２】
以上に示すように、第２〜第５の実施形態に係る液晶表示装置２０、３０、４０、５０は、第１の実施形態に係る液晶表示装置１０と同じ特徴を有している。すなわち、液晶表示装置２０、３０、４０、５０においても、（１）同じ映像信号が供給されるスイッチ間では、導通期間が重複することはなく、（２）隣接するデータ信号線に対応したスイッチ間では、導通期間が重複し、（３）データ信号線駆動回路は、額縁の対向する２辺に同じ回路量となるように分割して配置されており、（４）分割して配置されたデータ信号線駆動回路に含まれるフリップフロップは、１サイクルに１回の割合で動作する。したがって、第２〜第５の実施形態に係る液晶表示装置２０、３０、４０、５０には、第１の実施形態に係る液晶表示装置１０と同様に、縦スジやゴーストが発生せず、額縁が狭く、消費電力が小さいという効果がある。【００９３】
（その他の実施形態）
これまでに説明した以外にも、同様の構成および同様の特徴を有し、同様の動作を行う液晶表示装置を構成することができる。例えば、画素アレイに含まれる表示素子の数は、行方向、列方向ともに任意でよく、映像信号の相展開数も任意でよく、映像信号は白黒映像信号でもカラー映像信号でもよい。【００９４】
また、データ信号線を配置順に従ってグループ化し、各グループに含まれるデータ信号線を２つに分けるときには、グループの境界を挟んで隣接するデータ信号線が別のカテゴリーに属するように分ける限り、分け方は任意でよい。例えば、８相展開された映像信号に基づき表示を行う液晶表示装置では、データ信号線Ｓ１〜Ｓｍを配置順に従って８本ずつグループ化した上で、グループ内で１番目のデータ信号線を第１のデータ信号線駆動回路で駆動し、グループ内で８番目のデータ信号線を第２のデータ信号線駆動回路で駆動すれば、グループ内で２番目〜７番目のデータ信号線を第１のデータ信号線駆動回路および第２のデータ信号線駆動回路のいずれで駆動してもよい。【００９５】
また、第１のデータ信号線駆動回路が配置された額縁の辺の幅と、第２のデータ信号線駆動回路が配置された額縁の辺の幅とが揃わなくてもよければ、各グループに含まれるデータ信号線を異なる本数に（例えば、８本のデータ信号線を５本と３本に）分けてもよい。また、あるグループにおける分け方と別のグループにおける分け方とが異なっていてもよい。また、第１の実施形態以外の液晶表示装置に対しても、図５を参照して説明したように、同じタイミングで変化するソーススタートパルスＳＳＰＡ、ＳＳＰＢ、およびソースクロックＳＣＫＡ、ＳＣＫＢを供給してもよい。【００９６】
これらの液晶表示装置にも、第１〜第５の実施形態に係る液晶表示装置と同様に、縦スジやゴーストが発生せず、額縁が狭く、消費電力が小さいという効果がある。
【産業上の利用可能性】
【００９７】
本発明の液晶表示装置は、画面に縦スジやゴーストが発生せず、額縁が狭いという効果を有するので、携帯電話、情報処理端末、パーソナルコンピュータなど、各種の装置の表示装置に利用することができる。
【図１】
2007058014.tif 000003
【図２】
2007058014.tif 000004
【図３】
2007058014.tif 000005
【図４】
2007058014.tif 000006
【図５】
2007058014.tif 000007
【図６】
2007058014.tif 000008
【図７】
2007058014.tif 000009
【図８】
2007058014.tif 000010
【図９】
2007058014.tif 000011
【図１０】
2007058014.tif 000012
【図１１】
2007058014.tif 000013
【図１２】
2007058014.tif 000014
【図１３】
2007058014.tif 000015
【図１４】
2007058014.tif 000016
【図１５】
2007058014.tif 000017
【図１６】
2007058014.tif 000018
【図１７】
2007058014.tif 000019
【図１８】
2007058014.tif 000020
【図１９】
2007058014.tif 000021
【図２０】
2007058014.tif 000022
【手続補正書】
【提出日】平成20年5月8日(2008.5.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明の第９の局面によれば、第１および第２の映像信号を出力する回路から見たときの、２系統の信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第１のデータ信号線駆動回路による第１のデータ信号線の充電の効果と、第２のデータ信号線駆動回路による第２のデータ信号線の充電の効果とは、ほぼ同じになる。よって、画素アレイの両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
また、第１のデータ信号線駆動回路１１に映像信号Ｖ１、Ｖ２を伝える信号線の長さと、第２のデータ信号線駆動回路１２に映像信号Ｖ３、Ｖ４を伝える信号線の長さとをほぼ等しくすれば、映像信号Ｖ１〜Ｖ４を出力する回路から見た、これらの信号線の容量負荷や抵抗値がほぼ等しくなる。したがって、第１のデータ信号線駆動回路１１によるデータ信号線Ｓｉ１、Ｓｉ２の充電の効果と、第２のデータ信号線駆動回路１２によるデータ信号線Ｓｉ３、Ｓｉ４の充電の効果とは、ほぼ同じになる。よって、画素アレイ１の両側からデータ信号線を駆動することに伴う、充電のばらつきを抑制することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
画素アレイ６は、（３ｍ×ｎ）個の表示素子Ｐ、ｎ本の走査信号線Ｇ１〜Ｇｎ、および、３ｍ本のデータ信号線Ｒ１〜Ｒｍ、ｇ１〜ｇｍ、Ｂ１〜Ｂｍを含んでいる。表示素子Ｐは、行方向に３ｍ個、列方向にｎ個並べて配置される。同じ行に配置された表示素子は、走査信号線Ｇ１〜Ｇｎのいずれかに共通して接続される。同じ列に配置された表示素子は、データ信号線Ｒ１〜Ｒｍ、ｇ１〜ｇｍ、Ｂ１〜Ｂｍのいずれかに共通して接続される。行方向に並べて配置された３個の表示素子は、それぞれ、赤、緑および青に対応する。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2007058014.tif 000023
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2007058014.tif 000024
【国際調査報告】
2007058014.tif 000025
2007058014.tif 000026
2007058014.tif 000027
2007058014.tif 000028