【手続補正書】
【提出日】平成19年3月19日(2007.3.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一つの基板上に、
第１のゲート配線と重ならない第１の低濃度不純物領域を第１の半導体膜に有する第１のｎチャネル型ＴＦＴと、
第２のゲート配線と重なる第２の低濃度不純物領域を第２の半導体膜に有する第２のｎチャネル型ＴＦＴと、
第３のゲート配線と重なる第３の低濃度不純物領域、及び前記第３のゲート配線と重ならない第４の低濃度不純物領域を第３の半導体膜に有する第３のｎチャネル型ＴＦＴと、
第４のゲート配線と第４の半導体膜を有するｐチャネル型ＴＦＴと、
を有する半導体装置の作製方法であって、
前記基板上に半導体膜を形成する工程と、
前記半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加して第１のｐ型不純物領域を形成する工程と、
少なくとも前記半導体膜における前記第２乃至第４の低濃度不純物領域となる領域にｎ型不純物元素を添加して第１のｎ型不純物領域を形成する工程と、
前記半導体膜をパターニングして前記第１乃至第４の半導体膜を形成する工程と、
前記第１乃至第４の半導体膜の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に前記第１乃至第４のゲート配線を形成する工程と、
前記第１のゲート配線をマスクとして、少なくとも前記第１の半導体膜における前記第１の低濃度不純物領域となる領域にｎ型不純物元素を添加して第２のｎ型不純物領域を形成する工程と、
少なくとも前記第１乃至第３の半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｎ型不純物元素を添加して第３のｎ型不純物領域を形成する工程と、
前記第４のゲート配線をマスクとして、前記第４の半導体膜における前記ｐチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｐ型不純物元素を添加して第２のｐ型不純物領域を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項２】
一つの基板上に、
第１のゲート配線と重ならない第１の低濃度不純物領域を第１の半導体膜に有する第１のｎチャネル型ＴＦＴと、
第２のゲート配線と重なる第２の低濃度不純物領域を第２の半導体膜に有する第２のｎチャネル型ＴＦＴと、
第３のゲート配線と重なる第３の低濃度不純物領域、及び前記第３のゲート配線と重ならない第４の低濃度不純物領域を第３の半導体膜に有する第３のｎチャネル型ＴＦＴと、
第４のゲート配線と第４の半導体膜を有するｐチャネル型ＴＦＴと、
を有する半導体装置の作製方法であって、
前記基板上に前記第１乃至第４の半導体膜を形成する工程と、
前記第１乃至第３の半導体膜にｐ型不純物元素を添加して第１のｐ型不純物領域を形成する工程と、
少なくとも前記第２の半導体膜における前記第２の低濃度不純物領域となる領域、及び前記第３の半導体膜における前記第３及び第４の低濃度不純物領域となる領域にｎ型不純物元素を添加して第１のｎ型不純物領域を形成する工程と、
前記第１乃至第４の半導体膜の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に前記第１乃至第４のゲート配線を形成する工程と、
前記第１のゲート配線をマスクとして、少なくとも前記第１の半導体膜における前記第１の低濃度不純物領域となる領域にｎ型不純物元素を添加して第２のｎ型不純物領域を形成する工程と、
少なくとも前記第１乃至第３の半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｎ型不純物元素を添加して第３のｎ型不純物領域を形成する工程と、
前記第４のゲート配線をマスクとして、前記第４の半導体膜における前記ｐチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｐ型不純物元素を添加して第２のｐ型不純物領域を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項３】
一つの基板上に、
第１のゲート配線と重ならない第１の低濃度不純物領域を第１の半導体膜に有する第１のｎチャネル型ＴＦＴと、
第２のゲート配線と重なる第２の低濃度不純物領域を第２の半導体膜に有する第２のｎチャネル型ＴＦＴと、
第３のゲート配線と重なる第３の低濃度不純物領域、及び前記第３のゲート配線と重ならない第４の低濃度不純物領域を第３の半導体膜に有する第３のｎチャネル型ＴＦＴと、
第４のゲート配線と第４の半導体膜を有するｐチャネル型ＴＦＴと、
を有する半導体装置の作製方法であって、
前記基板上に半導体膜を形成する工程と、
前記半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加して第１のｐ型不純物領域を形成する工程と、
前記半導体膜をパターニングして前記第１乃至第４の半導体膜を形成する工程と、
前記第１乃至第４の半導体膜の上にゲート絶縁膜を形成する工程と、
少なくとも前記第２の半導体膜における前記第２の低濃度不純物領域となる領域、及び前記第３の半導体膜における前記第３及び第４の低濃度不純物領域となる領域にｎ型不純物元素を添加して第１のｎ型不純物領域を形成する工程と、
前記ゲート絶縁膜の上に前記第１乃至第４のゲート配線を形成する工程と、
前記第１のゲート配線をマスクとして、少なくとも前記第１の半導体膜における前記第１の低濃度不純物領域となる領域にｎ型不純物元素を添加して第２のｎ型不純物領域を形成する工程と、
少なくとも前記第１乃至第３の半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｎ型不純物元素を添加して第３のｎ型不純物領域を形成する工程と、
前記第４のゲート配線をマスクとして、前記第４の半導体膜における前記ｐチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｐ型不純物元素を添加して第２のｐ型不純物領域を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項４】
一つの基板上に、
第１のゲート配線と重ならない第１の低濃度不純物領域を第１の半導体膜に有する第１のｎチャネル型ＴＦＴと、
第２のゲート配線と重なる第２の低濃度不純物領域を第２の半導体膜に有する第２のｎチャネル型ＴＦＴと、
第３のゲート配線と重なる第３の低濃度不純物領域、及び前記第３のゲート配線と重ならない第４の低濃度不純物領域を第３の半導体膜に有する第３のｎチャネル型ＴＦＴと、
第４のゲート配線と第４の半導体膜を有するｐチャネル型ＴＦＴと、
を有する半導体装置の作製方法であって、
前記基板上に半導体膜を形成する工程と、
少なくとも前記半導体膜における前記第２乃至第４の低濃度不純物領域となる領域にｎ型不純物元素を添加して第１のｎ型不純物領域を形成する工程と、
前記半導体膜をパターニングして前記第１乃至第４の半導体膜を形成する工程と、
前記第１乃至第４の半導体膜の上にゲート絶縁膜を形成する工程と、
前記第１乃至第３の半導体膜にｐ型不純物元素を添加して第１のｐ型不純物領域を形成する工程と、
前記ゲート絶縁膜の上に前記第１乃至第４のゲート配線を形成する工程と、
前記第１のゲート配線をマスクとして、少なくとも前記第１の半導体膜における前記第１の低濃度不純物領域となる領域にｎ型不純物元素を添加して第２のｎ型不純物領域を形成する工程と、
少なくとも前記第１乃至第３の半導体膜における前記第１乃至第３のｎチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｎ型不純物元素を添加して第３のｎ型不純物領域を形成する工程と、
前記第４のゲート配線をマスクとして、前記第４の半導体膜における前記ｐチャネル型ＴＦＴのソース領域及びドレイン領域となる領域にｐ型不純物元素を添加して第２のｐ型不純物領域を形成する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記半導体膜は結晶構造を含む半導体膜であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至４のいずれか一において、
前記半導体膜は非晶質構造を含む半導体膜であり、
前記非晶質構造を含む半導体膜を結晶化して、結晶構造を含む半導体膜を形成する工程を有することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記半導体膜に対して光アニールを行う工程を有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、
前記光アニールにおけるエネルギー密度は２５０〜５００ｍＪ／ｃｍ２であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記第３のｎ型不純物領域には１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれ、
前記第１のｎ型不純物領域には２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれ、
前記第２のｎ型不純物領域には１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれ、
前記第２のｐ型不純物領域には３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度でｐ型不純物元素が含まれ、
前記第１のｐ型不純物領域には１×１０１５〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度でｐ型不純物元素が含まれていることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一において、
前記第３のｎ型不純物領域より前記第１のｎ型不純物領域の抵抗値が高くなるようにｎ型不純物元素が添加され、
前記第１のｎ型不純物領域より前記第２のｎ型不純物領域の抵抗値が高くなるようにｎ型不純物元素が添加され、
前記第２のｐ型不純物領域より前記第１のｐ型不純物領域の抵抗値が高くなるようにｐ型不純物元素が添加されることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、
前記第２のｎ型不純物領域に含まれるｎ型不純物元素の濃度は、前記第１のｎ型不純物領域に含まれるｎ型不純物元素の１／２〜１／１０倍の濃度であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記第２のｎ型不純物領域に含まれるｎ型不純物元素の濃度は、前記第１のｐ型不純物領域に含まれるｐ型不純物元素の５〜１０倍の濃度であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一において、
前記第１のｎチャネル型ＴＦＴは画素部に用いられ、
前記第２のｎチャネル型ＴＦＴ、前記第３のｎチャネル型ＴＦＴ及び前記ｐチャネル型ＴＦＴは駆動回路部に用いられることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一において、
前記第１のｎチャネル型ＴＦＴ、前記第２のｎチャネル型ＴＦＴ、前記第３のｎチャネル型ＴＦＴ、及び前記ｐチャネル型ＴＦＴ上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に有機樹脂膜を形成する工程と、
前記有機樹脂膜上に選択的に遮蔽膜を形成する工程と、
前記遮蔽膜上に絶縁膜を形成する工程と、
前記第１のｎチャネル型ＴＦＴの配線と電気的に接続されるように画素電極を形成する工程と、
を有し、
前記画素電極の一部は、前記絶縁膜を介して前記遮蔽膜の一部と重なることを特徴とする半導体装置の作製方法。