【誤訳訂正書】
【提出日】平成20年10月1日(2008.10.1)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【書類名】  明細書
【発明の名称】  情報ストリームデコーダへの計算リソース割当
【特許請求の範囲】
【請求項１】  圧縮ビデオストリームを復号化するシステムにおいて、
前記圧縮ビデオストリームのソースフォーマットを識別するステップと、
少なくとも前記識別されたソースフォーマットに基づいて、前記圧縮ビデオストリームを処理して出力フォーマットを有する解凍ビデオストリームを生成するために適した計算リソース必要量を表す一つ以上の信号を生成するステップと、
生成された前記計算リソース必要量を表す信号に応じて、少なくとも逆離散コサイン変換（ＩＤＣＴ）と、前記ＩＤＣＴから画素ブロックを含む信号又は該画素ブロックから導出された信号を受信してリサイズされた画素ブロックを構成する信号を提供するよう構成された補間関数に計算リソースを割り当てるステップと、
前記圧縮ビデオストリームを処理して、前記出力フォーマットを有する前記解凍ビデオストリームを生成するステップと、
を含む方法。
【請求項２】  前記ＩＤＣＴが、複数のＩＤＣＴ関数ソフトウエアルーチンに関連付けられており、前記複数のＩＤＣＴ関数ソフトウエアルーチンの各々が一以上のソースフォーマットに関連付けられており、
前記計算リソースが、前記識別されたソースフォーマットに関連付けられている前記ＩＤＣＴ関数ソフトウエアルーチンの少なくとも一つを実行することによって割り当てられる、
請求項１に記載の方法。
【請求項３】  前記ＩＤＣＴが、複数のＩＤＣＴ関数ソフトウエアルーチンに関連付けられており、前記複数のＩＤＣＴ関数ソフトウエアルーチンの各々が一以上のソースフォーマットに関連付けられており、
前記補間関数が、複数の補間関数ソフトウエアルーチンに関連付けられており、前記複数の補間関数ソフトウエアルーチンの各々が一以上の出力フォーマットに関連付けられており、
前記計算リソースが、前記識別されたソースフォーマットに関連付けられているＩＤＣＴ関数ソフトウエアルーチンと前記解凍ビデオストリームの前記出力フォーマットに関連付けられている補間関数とを実行することによって割り当てられる、
請求項１に記載の方法。
【請求項４】  前記計算リソースが、前記ＩＤＣＴとブロックから走査線への変換関数に割り当てされ、
前記ＩＤＣＴが複数のＩＤＣＴ関数ソフトウエアルーチンに関連付けられており、前記複数のＩＤＣＴ関数ソフトウエアルーチンの各々が一以上のソースフォーマットに関連付けられており、
前記ブロックから走査線への変換関数が、複数のブロックから走査線への変換関数ソフトウエアルーチンに関連付けられており、前記複数のブロックから走査線への変換関数ソフトウエアルーチンの各々が一以上のソースフォーマットと一以上の出力フォーマットに関連付けられており、
前記計算リソースが、前記識別されたソースフォーマットに関連付けられているＩＤＣＴ関数ソフトウエアルーチンと、前記識別されたソースフォーマットと前記解凍ビデオストリームの前記出力フォーマットに関連付けられているブロックから走査線への変換関数とを実行することによって割り当てられる、
請求項１に記載の方法。
【請求項５】  前記識別されたソースフォーマットがソースピクチャ解像度を含み、
前記ソースピクチャ解像度の増加に応じて、前記ＩＤＣＴに割り当てられる前記計算リソースが増大し、また前記補間関数に割り当てられる前記計算リソースが減少する、
請求項１に記載の方法。
【請求項６】  圧縮ビデオストリームを復号化するシステムにおいて、複数の計算リソースを割り当てする方法であって、
前記圧縮ビデオストリームのソースフォーマットを識別するステップと、
少なくとも前記識別されたソースフォーマットに基づいて、前記圧縮ビデオストリームを処理して出力フォーマットを有する解凍ビデオストリームを生成するのに適した一以上の計算リソース必要量を示す一以上の信号を生成するステップと、
生成された前記一以上の計算リソース必要量を示す前記信号に応じて、前記複数の計算リソースから一以上の計算リソースを割り当てるステップと、
前記割り当てられた一以上の計算リソースを使用して、前記圧縮ビデオストリームを処理し前記解凍ビデオストリームを生成するステップと、
を含む方法。
【請求項７】  前記一以上の計算リソース必要量が、逆離散コサイン変換（ＩＤＣＴ）関数及び補間関数を含み、
前記補間関数は、前記ＩＤＣＴから画素ブロックを含む信号又は該画素ブロックから導出された信号を受信してリサイズされた画素ブロックを構成する信号を提供するよう構成されている、
請求項６に記載の方法。
【請求項８】  前記ＩＤＣＴ関数が、前記圧縮ビデオストリーム内の離散コサイン変換（ＤＣＴ）ブロックを画素ブロックに変換するように動作し、
第１操作モードにおいて、前記補間関数が前記画素ブロックのライン数とライン当りの画素数の少なくとも一つを増大するよう動作し、
第２操作モードにおいて、前記補間関数が、前記画素ブロックのライン数とライン当りの画素数を増大させるように動作しない、
請求項７に記載の方法。
【請求項９】  前記識別されたソースフォーマットが、第１値によって規定されたライン数と第２値によって規定されたライン当りの画素数とを有するビデオ画像に関連付けられており、
前記出力フォーマットが、第３値によって規定されたライン数と第４値によって規定されたライン当りの画素数とを有するビデオ画像に関連付けられており、
前記第１操作モードが、前記第３値よりも小さい前記第１値と前記第４値より小さい第２値の少なくとも一つに応じて入る、
請求項８に記載の方法。
【請求項１０】  前記第２操作モードが、前記第３値以上の前記第１値と前記第４値以上の第２値に応じて入る、請求項９に記載の方法。
【請求項１１】  前記ＩＤＣＴ関数が、前記圧縮ビデオストリーム内のＤＣＴ係数ブロックを画素ブロックに変換するように動作し、
前記補間関数が、前記画素ブロックのライン数を増大させるように動作し、
前記ライン数の前記増大が、前記ソースフォーマットと表示デバイスの表示フォーマット間の垂直方向サイズの増大に関連する、
請求項７に記載の方法。
【請求項１２】  前記複数の計算リソースのから少なくとも一つの割り当てられていない計算リソースを使用して、前記割り当てられた一以上の計算リソースによって処理された画素ブロックの垂直サイズと水平サイズの少なくとも一つをリサイズするステップを更に含む請求項８に記載の方法。
【請求項１３】  前記割り当てられた一以上の計算リソースが、逆離散コサイン変換（ＩＤＣＴ）関数と補間関数とブロックから走査線への変換関数とのうちの少なくとも一つのステップを実行するように割り当てられており、
前記ＩＤＣＴ関数が前記圧縮ビデオストリーム内の複数のＤＣＴ係数ブロックを複数の変換された画素ブロックへと変換するように動作し、
前記補間関数が、前記複数の変換された画素ブロックのライン数とライン当たりの画素数の少なくとも一つを増加させることによって複数の補間された画素ブロックを作り出し、
前記ブロックから走査線への変換関数が、前記複数の変換画素ブロック又は前記複数の補間された画素ブロックの何れかを複数のビデオ走査線に変換するように動作する、
請求項６に記載の方法。
【請求項１４】  ソースビデオフォーマットを有する圧縮ビデオストリームを処理して出力ビデオフォーマットを有する解凍ビデオストリームを生成する装置であって、
少なくとも逆離散コサイン変換（ＩＤＣＴ）関数を実行するための割当可能計算リソースを含むデコーダであって、複数の画素ブロックを含む前記解凍ビデオストリームを生成するよう前記圧縮ビデオストリームを復号化するためのデコーダと、
ソースビデオフォーマット情報を受信し、計算リソース必要量を示す一以上の信号を生成し、前記生成された信号と前記解凍ビデオストリームの前記出力フォーマットに応じて前記割当可能計算リソースを適合させるコントローラと、
を具備する装置。
【請求項１５】  前記割当可能計算リソースが補間関数を実行し、
前記コントローラが前記割当可能計算リソースを前記ＩＤＣＴ関数と補間関数の少なくとも一つに適合させ、
前記補間関数は、前記ＩＤＣＴから画素ブロックを含む信号又は該画素ブロックから導出された信号を受信してリサイズされた画素ブロックを構成する信号を提供するよう構成されている、
請求項１４に記載の装置。
【請求項１６】  前記ＩＤＣＴ関数がスケーリングファクタに従って縮小サイズ画素ブロックを生産するように動作し、
予測画素ブロックに関連する動きベクトル情報を受信し、該動きベクトル情報から前記スケーリングファクタに応じてスケーリングされた動きベクトルを生成するための動きベクトルプロセッサを更に含む請求項１４に記載の装置。
【発明の詳細な説明】
【０００１】
本発明は１９９７年９月２６日出願の米国特許仮出願第６０／０６０１１２号の利益を主張し、これを本明細書に参考例と全体を取り入れている。
【０００２】
本発明は、概してビデオ処理システム、より詳しくは種々の高品位及び標準品位フォーマット等の複数のビデオ信号フォーマットを受信し、処理することの可能なビデオ処理システムに関する。
【０００３】
（発明の背景）
ＮＴＳＣ（米国内テレビジョン標準委員会（National Television Standards Committee））テレビジョン受像器等の現在のテレビジョン受像器は、一般的に単一の所定ビデオフォーマットのみと適合するビデオ信号を処理しなければならないビデオ処理回路を含んでいる。将来のデジタルテレビジョン（ＤＴＶ）受像器は、新型テレビジョン標準委員会（Advanced Television Standards Committee）（ＡＴＳＣ）によって確立された送信基準に基づいて実質的に実行されることが予想されている。同様の基準が、ヨーロッパデジタルビデオ放送（ＤＶＢ）基準にある。圧縮デジタルビデオシステムが、ＡＴＳＣデジタルテレビジョン基準書Ａ／５３に開示されており、その内容は本明細書に参考例として取り入れられている。更に、動画専門家グループ（Moving Picture Experts Group）（ＭＰＥＧ）が、デジタルデータ配送システムに関する幾つかの基準を公布している。ＭＰＥＧ−１として知られる第１の基準は、ＩＳＯ／ＩＥＣ基準１１１７２であって、本明細書では参考例として取り入れられている。ＭＰＥＧ−２として知られる第２の基準は、ＩＳＯ／ＩＥＣ基準１３８１８であって、本明細書では参考例として取り入れられている。
【０００４】
新しいＤＴＶ基準は１９２０×１０８０画素までのフォーマットを視覚的に配送することを放送者に許容している。特に、ＤＴＶ受像器は、空間的解像度（４８０ライン、７２０ライン又は１０８０ライン）、時間的解像度（６０ｆｐｓ、３０ｆｐｓ又は２４ｆｐｓ）及び走査フォーマット（２：１でインタレースされた、ないしプログレッシブスキャン）で変化する画像シーケンスからなるソースビデオを受信することができなければならない。更に、受信ビデオ信号のフォーマットを、受像器に関して使用された表示デバイスの好ましいフォーマット（即ち、「ネイティブフォーマット」）に変換することが望ましい。
【０００５】
一つの従来技術によるアプローチにおいて、受信テレビジョン信号のフォーマットは、電子走査変換（補間、フィルタリング及び／又はデシメーション（decimation））が課されて、テレビジョン信号のフォーマットを、特定のＤＴＶ受像器内で利用される表示デバイスの「ネイティブ表示フォーマット」に適合する。このアプローチを利用する従来の技術は、まず受信テレビジョン信号を復号化し、その信号内のビデオ情報を解凍してビデオ情報ストリームを提供する。このビデオ情報ストリームには、例えば垂直及び／又は水平補間又はフィルタリングないしデジメーションが課されて、ビデオ信号のフォーマットが表示デバイスのネイティブフォーマットに適合される。更に、フレームレート変換処理を使用して、フレームレート（即ち、２４Ｈｚ、３０Ｈｚ、６０Ｈｚ）を、表示処理回路にネイティブなフレームレートに適合させることが知られている。
【０００６】
多数のフォーマットテレビジョン信号を特定のネイティブ表示フォーマットに適用する上述の従来技術は、不都合なことに、受信テレビジョン信号のフォーマット、又は表示デバイスのネイティブフォーマットに関係なく、同じ計算リソースを利用する。従って、低解像度テレビジョン信号を低解像度ネイティブ表示フォーマットに適用する場合においてさえも、ビデオデコーダによって使用される計算リソースは、高解像度フォーマットテレビジョン信号を媒体、低または高解像度ネイティブ表示フォーマットテレビジョン信号に適用するように使用されるのと同じである。
【０００７】
従って、ビデオデコーダ（即ち、処理及びメモリリソース）の計算リソースを、受信された信号のタイプ、及び、ＤＴＶ受像器のネイティブ表示フォーマットへの又はビデオ編集システム等のビデオ処理システムのネイティブ処理フォーマットへのその適切なデコーディングに適合させることが望ましいと思われる。
【０００８】
（発明の概要）
本発明は、圧縮情報ストリーム内に含まれるフォーマットインディシア（しるし）に応じて情報ストリームデコーダ内に処理リソースを割り当てするための方法及び装置を含んでいる。特に、本発明は、関連するビデオフォーマットを有するビデオストリームを復号化し、同じフォーマット又は異なるフォーマットを有する復号化ビデオストリームを生成する装置及び方法を包含する。ここで、計算リソースは、関連するビデオフォーマットと結果として生じるビデオフォーマットとのフォーマットの変化に応じて割り当てられる。
【０００９】
本発明は、受信されたビデオ又はテレビジョン信号のフォーマットに応じて処理リソースを割り当てる効率的な多フォーマットビデオ信号処理システムを提供する。本発明は、例えば種々の記憶媒体、ビデオ又はテレビジョンの標準規格及び／又はフォーマット間のビデオ情報のリフォーマットないしトランスコーディングに使用できる。本発明は、受信ビデオフォーマットをネイティブ表示フォーマットに適合させるよう、デジタルテレビジョン（ＤＴＶ）システム内で有利に使用される。
【００１０】
本発明は発明者の知見の一部に基づくものである。この知見は、異なる画像サイズの圧縮には異なる計算リソースを必要とし、特に高解像度ネイティブ表示フォーマットの場合において、より小さい画像サイズが復号化（少ないＩＤＣＴリソースを使用する）されるときに、より大きい補間（より多くのフィルタタップの計算）が必要であるというものである。
【００１１】
本発明の一実施の形態において、ビデオデコーダアーキテクチャが、受信されたテレビジョン信号のフォーマットを感知し、また、これに応じて、逆離散コサイン変換（ＩＤＣＴ演算）と垂直及び／又は水平補間及び／又はデシメーション演算との間の算術論理リソースを割り当てる。
【００１２】
本発明に基づく方法であって、圧縮ビデオストリームを復号化するためのシステムに使用するのに適した方法は、圧縮ビデオストリームのソースフォーマットを識別するステップと、識別されたソースフォーマットを使用して、圧縮ビデオストリームを処理して出力フォーマットを有する解凍ビデオストリームを生成するのに適した計算リソース必要量を決定するステップと、決定されたリソース必要量に応じて、少なくとも逆離散コサイン変換（ＩＤＣＴ）を実行するための計算リソースを割り当てるステップと、圧縮ビデオストリームを処理して出力フォーマットを有する解凍ビデオストリームを生成するステップとを含んでいる。
【００１３】
本発明の教示は添付図面に関する次なる詳細な説明を考慮することによって容易に理解できる。
【００１４】
理解を容易にするために、図を通して同じ要素には同じ参照番号を使用した。
【００１５】
(詳細な説明)
本発明は１９９７年９月２６日出願の米国特許仮出願第６０／０６０１１２号の利益を主張し、本明細書では参考例として全体を取り入れている。
【００１６】
本発明はＭＰＥＧライクデコーダ及びフォーマット変換器の概念内で説明する。本発明がデジタルテレビジョン（ＤＴＶ）受像器、実例としてはＡＴＳＣテレビジョン受像器内で極めて有用であるが、本発明はＤＶＢ、ＭＰＥＧ−１、ＭＰＥＧ−２及び他の情報ストリームに適用されるシステムを含む多フォーマットビデオ処理システムに適用可能であることが、当業者にとっては明白である。例えば、本発明は種々の記憶媒体、ビデオ又はテレビジョンの標準規格及び／又はフォーマット間のビデオ情報のリフォーマット又は受像器トランスコードに使用することもできる。
【００１７】
図１は本発明に基づくビデオデコーダのハイ−レベルブロック図を示す。特に、図１のビデオデコーダ及び処理装置は、ブロック毎のベースで、圧縮されたビデオ情報ストリームＩＮを受信し、復号化してビデオ出力ストリームＯＵＴを生成するＭＰＥＧライクデコーダからなる。ビデオ出力ストリームＯＵＴは、例えばプレゼンテーションデバイス（図示せず）の表示ドライバ回路に結合するのに適している。ビデオ出力ストリームの表示フォーマットは、離散コサイン変換（ＤＣＴ）ドメイン又は画素ドメインの何れかにおいてリサイジング操作によって調整される。
【００１８】
ＭＰＥＧライクデコーダ１００は、入力バッファメモリモジュール１１１、可変長デコーダ（ＶＬＤ）モジュール１１２、逆量子化器（ＩＱ）モジュール１１３、ブロックメモリモジュール１１４、動き補償モジュール１１６、アンカーフレームメモリモジュール１１７、割当可能プロセッサ１２０、オプショナル垂直リサイザモジュール１４２、オプショナル水平リサイザモジュール１４３及び制御装置１３０を備えている。割当可能プロセッサ１２０は、逆離散コサイン変換（ＩＤＣＴ）関数１２２、加算関数１２４、補間関数１２６及びブロックから走査線への変換関数１２８を実行する。割当可能プロセッサ１２０は、またブロックメモリモジュール１２９を含み、割当可能プロセッサ１２０内の種々の要素と共動して、例えばブロックドメイン及び／又は走査線ドメインビデオ情報の中間記憶を提供する。
【００１９】
ベクトルは、全て同じ種類で、メモリに記憶された一連のスカラデータアイテムである。ベクトル要素は、ストライドと呼ばれる連続要素間で固定されたアドレッシング増分を有するように順序付けされる。ベクトル処理装置が、ハードウエアリソースのグループであり、ベクトルレジスタ、関数パイプライン、処理要素及び／又はレジスタカウンタを含み、ベクトル演算を実行する。ベクトル処理操作は、算術又は論理演算がベクトルに適用されたときに生じる。ベクトル処理操作はスカラ処理操作と区別され、一つ又は一対のデータに対して演算される。概して、ベクトル処理操作は、進んだコンピュータアーキテクチャの当業者にとって周知であるように、スカラ処理操作よりも早く、且つ、より効果的である。ビデオデータ（即ち、横列、縦列、フレーム、フィールド等々）の固有の順序及び圧縮ビデオデータ（即ち、スライス、マクロブロック、ブロック等々）を固有の順序付けをするために、この種のデータは修正可能でベクトル処理操作される。
【００２０】
割当可能プロセッサ１２０は、ベクトル処理装置、マルチプロセッサ環境中にある複数のスカラ処理装置、又は任意の他の処理システム等の多くの割当可能処理リソースを含み、その算術及び／又は論理処理リソースはハードウエア、ソフトウエア又はハードウエアとソフトウエアの組み合わせを使用して割り当てすることができる。従って、割当可能プロセッサ１２０は、第１にベクトル処理装置の状況範囲内で説明するが、この説明は例示の目的のみで、本発明がベクトル処理構成だけに限定して構成されるものではないことに理解されたい。
【００２１】
典型的な実施の形態の割当可能プロセッサ１２０は、ＩＤＣＴ関数１２２、加算関数１２４、補間関数１２６及びブロックから走査線への変換関数１２８を実行するが、これら全ての関数が割当可能プロセッサ１２０に含まれている必要はないことに注意しなければならない。割当可能プロセッサ１２０がこれらの関数を包含しているのは、図１の典型的なＭＰＥＧライクエンコーダ１００の状況内では、かかる包含によって、半導体分野、システムの複雑性、従って、ユニットコストに関して、ＭＰＥＧライクエンコーダの実施の総コストが少なくなるからである。同様にして、ブロックメモリ１２９もセパレートモジュールとすることもできる。
【００２２】
本発明の一実施の形態において、割当可能プロセッサ１２０はＩＤＣＴ関数１２２と補間関数１２６のみを含んでおり、加算関数１２４とブロックから走査線への変換関数１２８は専用ハードウエアによって実行される。同様にして、補間関数１２６は垂直補間関数のみ、水平補間関数のみ、又は垂直補間関数と水平補間関数の両方を提供する。
【００２３】
入力バッファメモリモジュール１１１は、圧縮ビデオストリームＩＮ、一例としては、例えば、トランスポートデマルチプレクサ／デコーダ回路（図示せず）から高品位テレビジョン信号（ＨＤＴＶ）又は標準解像度テレビジョン信号（ＳＤＴＶ）出力を表す可変長エンコード化ビットストリームを受信する。入力バッファメモリモジュール１１１は、可変長デコーダモジュール１１２が処理のためにビデオデータを許容する用意がなされるまで、受信した圧縮ビデオストリームＩＮを一時的に記憶するために使用される。ＶＬＤ１１２は入力バッファメモリモジュール１１１のデータ出力に結合された入力を有しており、例えばデータストリームＳ１として記憶された可変長エンコード化ビデオデータを検索する。
【００２４】
ＶＬＤ１１２は検索データを復号化し、量子化予測エラーＤＣＴ係数、動きベクトルストリームＭＶ及びブロック情報ストリームＤＡＴＡを含む一定長ビットストリームＳ２を生成する。ＩＱモジュール１１３は、一定長ビットストリームＳ２に対して逆量子化演算を実行して、標準形態、即ち、ＤＣＴ係数にある量子化予測エラー係数を含むＤＣＴ係数ベクトルＳ３を発生する。
【００２５】
割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、ＤＣＴ係数ベクトルＳ３に対して逆離散コサイン演算を実行して、画素毎の予測エラーを含むデータベクトルＳ４を発生する。割当可能プロセッサ１２０の算術及び／又は論理リソースが、幾つかの要素に基づいてＩＤＣＴ関数１２２に割り当てられる。これについては以下に詳細に説明する。簡単に説明すると、リソースは、例えば、受信ビデオ信号、ネイティブ表示デバイスフォーマット等のネイティブビデオフォーマット、受信ビデオフォーマット及びネイティブビデオフォーマットのある組み合わせ、及び、他の要素に基づいて割り当てられる。
【００２６】
割当可能プロセッサ１２０の加算関数１２４は、動き補償モジュール１１６によって生成された動き補償予測画素値ストリームＳ６と、画素毎のエラーストリームＳ４との加算演算を実行する。従って、加算関数１２４の出力は、典型的な実施の形態において、画素ブロックフォーマット中の再構成画素値を含むビデオストリームＳ５である。加算関数１２６によって発生されたビデオストリームＳ５は、アンカーフレームメモリ１１７と、割当可能プロセッサ１２０の補間関数１２６に結合される。アンカーフレームメモリモジュール１１７は、圧縮ビデオストリームＳ５内でアンカーフレームに関連するこれらの画素ブロックを受信し、記憶する。
【００２７】
動き補償モジュール１１６は、ＶＬＤ１１２から動きベクトルストリームＭＶを受信し、信号パスＳ７を介してメモリモジュール１１７に記憶された画像情報にアクセスする。動きベクトルストリームＭＶは、動き補償モジュール１１６によって使用される動きベクトル情報を含み、アンカーフレームメモリモジュール１１７中に記憶された画像情報に基づいてそれぞれのマクロブロックを予測する。動き補償モジュール１１６は、一以上の記憶されたアンカーフレーム（例えば、加算関数１２４の出力において生成されたビデオ信号の極最近のＩ−フレーム又はＰ−フレームに関して発生された画素ブロックである）及びＶＬＤ１１２から受信された動きベクトルＭＶを使用して、複数の予測ブロックの各々のための値を計算する。複数の予測ブロックの各々が、動き補償予測画素値ストリームＳ６として加算関数１２４の入力に結合される。
【００２８】
割当可能プロセッサ１２０の補間関数１２６は、垂直及び／又は水平補間演算を実行して、加算関数１２４によって生成されたビデオストリームＳ５内の画素ブロックをリサイズする。画素ブロックに与えられるリサイジングの量は、コントローラ１３０によって生成された制御信号ＳＩＺＥに関して決定される。補間関数は、垂直補間関数、水平補間関数又は、垂直補間関数と水平補間関数の両方を含めることもできる。割当可能プロセッサ１２０の補間関数１２６は、画素ブロックの垂直及び／又は水平寸法を大きくするのに使用される。例えば、実際的に可能なもっと利用できる表示域を使用して比較的低解像度（例えば、ＳＤＴＶ）入力ビデオ信号は比較的高解像度（例えば、ＨＤＴＶ）表示デバイスに表示することができる。
【００２９】
垂直補間は、例えば画素ブロック内に追加の画素ラインを計算、挿入することによって画素ブロックの垂直寸法を大きくするように実行できる。例えば、４８０ライン画像のための８×８ブロックは１０８０ライン表示デバイス上に表示するために８×１８画素ブロックに増大させることができる。
【００３０】
水平補間は、例えば画素ブロック内の画素の各ライン中に追加の画素を計算して挿入することによって画素ブロックの水平寸法を大きくすることによって実行される。例えば、１ライン映像当り６４０画素に対する８×８画素ブロックが１ライン表示デバイス当り１２８０画素上に表示するために１６×８画素ブロックに増加されるであろう。
【００３１】
垂直及び水平補間が実行されて、例えば画素ブロック中に追加の画素ラインを計算して挿入し、画素ブロック中の各画素ライン内に追加の画素を計算して挿入することによって画素ブロックの垂直及び水平寸法が増加される。例えば、１ライン当り６４０画素の４８０ラインのピクチャ用の８×８画素ブロックを、１ライン当り１２８０画素の１０８０ラインのディスプレイ用に１６×１８画素ブロックに増大できる。
【００３２】
割当可能プロセッサ１２０のブロックから走査線への変換関数１２８は、ブロックドメインからの補間されたブロックベースのビデオストリームＳ８を走査線ドメインへの変換を実行する。即ち、割当可能プロセッサ１２０のブロックから走査線への変換関数１２８は、補間関数１２６によって発生されたブロックベースのビデオストリームＳ８を走査線ベースのビデオストリームＳ９に変換する。走査線ベースのビデオストリームＳ９は、オプショナル垂直リサイザ１４２、オプショナル水平リサイザ１４３又は出力ＯＵＴの一つに連結される。
【００３３】
オプショナル垂直リサイザ１４２は、走査線ベースのビデオストリームＳ９を受信し、また、コントローラ１３０からの信号ＶＳに応じて、走査線ベースのビデオストリームＳ９内に含まれるビデオ情報のフレーム当りの垂直走査線数を選択的に変更する。オプショナル垂直リサイザ１４２は、垂直方向にリサイズされたビデオ信号Ｓ１０を生成する。オプショナル垂直リサイザ１４２は、例えば補間技術を使用することによってビデオフレーム当りのライン数を増し、二つの既存のライン間に挿入されるべき一以上の新しいラインのルミナンス及びクロミナンス情報を計算することができる。オプショナル垂直リサイザ１４２は、例えばビデオフレームをデシメートし、また補間技術を使用することによってビデオフレーム当りのライン数を減らし、減少ライン密度における新しい走査線を計算することもできる。
【００３４】
本発明の一実施の形態において、オプショナル垂直リサイザ１４２は、簡単な２：３垂直補間を提供して、７２０ラインビデオを１０８０ラインビデオに変換することのみに使用される。本実施の形態において、全ての他の垂直補間関数（例えば、４８０から７２０、４８０から１０８０等）は、割当可能プロセッサ１２０の補間関数１２６によって実行される。
【００３５】
オプショナル水平リサイザ１４３は、垂直方向にリサイズされたビデオ信号Ｓ１０（又は、走査線ベースのビデオストリームＳ９）を受信し、また、コントローラ１３０からの制御信号ＨＳに応じて、受信されたビデオ信号Ｓ１０又はＳ９内に含まれるビデオ情報のライン当りの画像要素（画素）数を選択的に変更する。オプショナル水平リサイザ１４３は、水平方向にリサイズされたビデオ信号ＯＵＴを生成する。オプショナル水平リサイザ１４３は、例えば補間技術を使用することによってライン当りの画素数を増し、二つの既存の画素間に挿入されるべき一以上の新しい画素のルミナンス及びクロミナンス情報を計算することができる。オプショナル水平リサイザ１４３は、例えば補間技術を使用することによってビデオラインをデシメートしてライン中の画素数を減らすることによって、ライン当りの画素数を減らすこともできる。
【００３６】
コントローラ１３０は、フォーマット（例えば、ライン数、ライン当りの画素数、フレームレート等）、測色、及びＶＬＤ１１２からの復号化ビデオ信号Ｓ４に関する他の情報を、ヘッダデータ信号ＨＤを介して受信する。コントローラ１３０は、この情報と、本発明に使用する表示又はビデオプロセッサ（図示せず）のネイティブ表示ないし処理フォーマット等の付加的な情報を利用して、オプショナル垂直リサイザ１４２のためのオプショナル垂直サイズ制御信号ＶＳと、オプショナル水平リサイザ１４３のためのオプショナル水平サイズ制御信号ＨＳを発生する。このコントローラ１３０は、制御信号ＦＲをフレームレート変換器（図示せず）に提供して、本発明に使用する表示又はビデオプロセッサのネイティブ表示ないし処理フォーマットと一致させて、出力信号ＯＵＴのフレームレートを異なるフレームレート（例えば、１秒当り６０フレームから１秒当り３０フレーム）に変換するのに使用される。このネイティブフォーマット情報は、コントローラ１３０内に記憶するか、又は任意に制御信号ＮＡＴＩＶＥＦＯＲＭＡＴを介してコントローラ１３０に提供することができる。
【００３７】
割当可能プロセッサ１２０は、コントローラ１３０からの制御信号Ａに応じて、処理リソース、実例としてはベクトル処理リソースを、ＩＤＣＴ関数１２２と垂直補間関数１２６間に割り当てる。コントローラ１３０は、例えば入力ビデオ信号ＩＮのフォーマット及び本発明を使用する表示ないしビデオプロセッサのネイティブ表示ないし処理フォーマットに応じて、ベクトル処理リソースが二つの関数間に割り当てられるようにする。
【００３８】
割当可能プロセッサ１２０は、また加算関数１２４とブロックから走査線への変換関数１２８に実質上一定のリソースを提供する。しかし、本発明の一実施の形態において、ブロックから走査線への変換関数１２８に割り当てられたリソースは、一定ではない。この実施の形態においては、リソースは補間関数１２６によって生成されたブロックベースのビデオストリームＳ８内の画素ブロックのサイズに適合するように割り当てられる。即ち、ブロックのサイズが大きくなると、ブロックから走査線への変換関数１２８に割り当てられたリソースは、これに対応して十分な処理能力を提供するように大きくなる。
【００３９】
割当可能プロセッサ１２０は、コントローラ１３０からの制御信号ＳＩＺＥに応じて、処理されるべきブロックのサイズ又は解像度パラメータを適合させる。即ち、ＩＤＣＴ処理に課される受信されたＮ×Ｍ（又はＮ×Ｎ）ＤＣＴ係数ブロックは、一般的にＮ×Ｍ（又はＮ×Ｎ）の画素ブロックを生成する。コントローラ１３０は、生成された画素ブロックが、例えば垂直方向（即ち、１０８０ライン表示中で使用されるために４８０ラインブロックが拡大される）に拡大されなければならないと決定する場合、制御信号ＳＩＺＥがこの種の拡大を支持するように使用される。これに応じて、垂直補間関数がこのような拡大（例えば、８×８画素ブロックが８×１８ブロックに変換される）を提供することになる。
【００４０】
発明者は、異なる画像サイズを有するビデオ情報からなる情報ストリームの解凍が異なる計算リソースを必要とすることに注目している。例えば、ビデオストリームの画像サイズが小さくなるにつれて、上述したＩＤＣＴ関数を実行するのに必要とする計算リソースも同様に小さくなる（即ち、減少した解像度ビデオのフレーム内の画素情報を表すのに使用されたＤＣＴ係数ブロックの減少数のためにより少ないＤＣＴ係数が経時に伴って処理される）。同様に、ビデオストリームの画像サイズが大きくなるにつれて、上述したＩＤＣＴ関数を実行するのに必要とする計算リソースも同様に大きくなる（即ち、高められた解像度ビデオのフレーム内の画素情報を表すのに使用されるＤＣＴ係数ブロックの増大数のためにより多くのＤＣＴ係数が経時に伴って処理される）。ＩＤＣＴ処理リソースと画像フォーマット間の関係は、計算又は経験的に決定できる。
【００４１】
発明者は、更に、復号化されたビデオストリームを利用する表示ないしビデオプロセッサのネイティブ表示又は処理フォーマットが、一般的に変化しないので、復号化ビデオストリームをリサイズして、例えば、表示デバイスの利用可能表示エリアを最大的に利用する画像を提供することが必要になることに注目している。例えば、ＨＤＴＶ表示デバイスが復号化ビデオストリームを表示するのに使用されると仮定すると、ビデオストリームの画像サイズが小さくなるにつれて、上述した垂直及び／又は水平補間関数を実行するのに必要とされる計算リソースは増大することになる（即ち、より多くのフィルタタップの計算）。同様に、ビデオストリームの画像サイズがネイティブ表示フォーマット（又は、「レターボックス」ないしクロッピング技術が使用される場合は）に近づくにつれて、上述した垂直及び／又は水平他関数を実行するのに必要とされる計算リソースがゼロに近づくことになる（即ち、計算されたフィルタタップが必要でない）。
【００４２】
上述した垂直及び／又は水平デシメーション関数を実行するのに必要とする計算リソースも、ネイティブフォーマットに対する画像サイズの比とともに変化することに注意しなければならない。また、伝送されたビデオフォーマットとネイティブ表示フォーマット間のフレームレートの差異が計算リソース必要量に影響することにも注目している。例えば、伝送ビデオフォーマットが１秒当り２４フレーム（ｆｐｓ）（例えば、映画）からなる場合、より多くの時間が補間を実行するのに利用可能となり、従って、より多くのタップを有する補間フィルタが使用できる。
【００４３】
本発明の一実施の形態において、割当可能プロセッサ１２０のＩＤＴＣ関数１２２は、ベクトルプロセッサ（即ち、利用可能な割当可能ベクトル処理リソース１２０の割当部分）からなり、例示的には８タップの倍数／蓄積関数を実行する。メモリのローカルブロック（即ち、ブロックメモリモジュール１１４）、実際には８×８画素ブロックが使用され、これによって水平及び垂直ベクトル演算が実行できる。伝送ビデオフォーマットが、全ての処理時間（受信ＳＤＴＶビデオストリーム等の）を消費するような多数のＩＤＣＴ操作を必要としないときは、不使用計算リソースが補間フィルタ関数を実行するように割り当てされる。
【００４４】
水平補間関数は、ブロックレベルで、一例として８×８ブロックを下記の表１に示した複数のブロックフォーマットの一つへと補間することによって実行される。例えば、表１を参照して、伝送ビデオフォーマット（即ち、ソースフォーマット）が、８×８画素ブロックで表される４８０ラインフォーマット（即ち、ＳＤＴＶ）であり、また、表示フォーマットが１０８０ラインフォーマット（即ち、ＨＤＴＶ）であれば、ソースの表示への変換ファクタは４：９である。このようにして、ベクトルプロセッサリソースが、４：９補間関数（即ち、４８０ライン対１０８０ライン）となるように使用される。これはブロックのサイズを、実際の実施の形態においては、８×８ブロックを８×１８ブロックに変更することによって達成される。実際には８×４画素ブロックによって表される補間ビデオの場合において、同じ方法が適用できることに注意しなければならない。
【表１】
2002517109.tif 000001
１２８０＊７２０及び１９２０＊１０８０モードが、最大にＩＤＣＴ処理リソースを利用していることに注意しなければならない。即ち、これらのモードは、割当可能プロセッサ１２０がＩＤＣＴ関数１２２にリソースの大部分を割り当てている状況を表しており、また、この大部分とは、最大のＩＤＣＴリソースが処理されるべき高解像度に対して負荷をかけるという決定に基づく最大のＩＤＣＴ関数１２２のリソースの割当を表している。この操作モード（例えば、ネイティブ表示フォーマットに依存する）中、垂直補間関数を実行する必要がないので、リソースは補間関数１２６に割り当てされない。
【００４５】
割当可能プロセッサ１２０の補間関数１２６によって生成されたリサイズされた画素ブロックは、ブロックから走査線への変換関数１２８によって、複数の走査線に変換される。例えば、８×１８画素ブロックに補間される８×８画素ブロックの場合において、ブロックから走査線への変換関数１２８が、画素ブロックのために８本のビデオ走査線ではなく１８本のビデオ走査線を生成する。この方法において、補間画素ブロックを使用して形成されたピクチャの垂直寸法は、垂直方向において、例えばＨＤＴＶ表示デバイスの表示エリアを全部利用するまで増大されることになる。水平表示エリアを全部利用するために、水平リサイザ１４３が各走査線内で追加の画素を補間するのに使用され、これによって各走査線の長さ又は画素カウントが増加してもよい。
【００４６】
コントローラ１３０は、割当可能プロセッサ１２０の垂直補間関数１２６と水平リサイザ１４３の操作を適合させて出力信号ＯＵＴを生成する。この出力は、表示デバイスの表示エリアを最大に利用し、又は次の処理のためにネイティブな又は所望のビデオフォーマットに適合される。コントローラ１３０は垂直リサイザ１４２を利用して、割当可能プロセッサ１２０の垂直補間関数１２６によって前回リサイズされた走査モードビデオデータを垂直方向にリサイズしてもよいことに注意しなければならない。従って、コントローラ１３０が割当可能プロセッサ１２０のリソース利用と出力ビデオストリームＯＵＴの質レベルを任意にバランスさせ、入力ビデオ信号をネイティブ表示フォーマットないし処理フォーマットに一致させるようにして、所望のビデオデコーディングとフォーマットの目的を達成する。
【００４７】
割当可能プロセッサ１２０の補間関数１２６は、画素ブロックの画素数及び／又はライン当り画素を増加させるという表現で説明されている。割当可能プロセッサ１２０の補間関数１２６は画素ブロックの画素数及び／又はライン当り画素を減少させることもできることに注意しなければならない。本発明の一実施の形態において、このようにライン数及び／又はライン当りの画素を減らすことは、ライン数及び／又はライン当りの画素をデシメイトして、減少した垂直及び／又は水平解像度画素ブロックを生成することによって実行される。このデシメーションは、整数ベース（即ち、１つおき又は３つおきのライン及び／又はライン当りの画素）、或いは非整数ベース（即ち、１つ半おきのライン及び／又はライン当りの画素）で実行できる。後者の場合において、デシメーションと補間の組み合わせが、画素ブロックのための所望の垂直及び／又は水平解像度を生成するのに必要とされる。この関数処理は図２の実施の形態で更に説明する。
【００４８】
上述したＭＰＥＧライクデコーダ１００において、割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、例えば８×８ＤＣＴ係数ブロック等の標準サイズＤＣＴ係数ブロックで作動する。従って、受信ビデオフォーマット、例えばネイティブ表示フォーマットに関係なく、ＩＤＣＴ関数１２２は一貫したブロックサイズで同じ方法で実行される。従って、ＭＰＥＧライクデコーダ１００は画像リサイジング関数処理を含んでいる。このような関数処理は動き補償ループ内にはない。
【００４９】
アンカーフレームメモリ１１７（例えば、ＳＤＴＶ表示デバイスがＨＤＴＶ動き精度及び解像度を必要としない）を実行するのに必要とするメモリを減じることが望ましいときに、画像縮小関数処理を動き補償ループ内に含めることもできる。本発明のこのタイプの実施の形態を図２に関して次に説明する。
【００５０】
図２は本発明に基づくビデオデコーダのハイレベルブロック図を示す。特に、図１のデコーダ１００のように、図２のビデオデコーダ及びプロセッサは、ブロック毎のベースで圧縮ビデオ情報ストリームＩＮを受信、復号化してビデオ出力ＯＵＴを生成するＭＰＥＧライクデコーダを備える。ビデオ出力ストリームＯＵＴは、例えば表示デバイス（図示せず）内の表示駆動回路に接続するのに適している。ビデオ出力ストリームの表示フォーマットは離散コサイン変換（ＤＣＴ）ドメインか画素ドメインの何れかでのリサイズ操作によって調整される。
【００５１】
図２のＭＰＥＧライクデコーダ２００は、メモリとメモリバンド幅の必要量を縮小するための装置を含み、これによってデコーダの費用と複雑さを少なくしている。特に、メモリ及びメモリバンド幅の必要量は、縮小画像情報フレームが記憶されて、デコーダ２００の動き補償モジュール１１６によって次に利用されるよう、アンカーフレームメモリ１１７に記憶する前に、画像情報を圧縮することによって縮小される。本発明は、動きベクトルプロセッサ１１８を含んでおり、当該動きベクトルプロセッサは、予測画像情報フレームに与えられた圧縮量と予測情報フレームの形成に使用された予測のタイプに整合する方法で、ＶＬＤ１１２から受信された動きベクトル情報を処理する。
【００５２】
ＭＰＥＧライクデコーダ２００は、入力バッファメモリモジュール１１１、可変長デコーダ（ＶＬＤ）モジュール１１２、逆量子化器（ＩＱ）モジュール１１３、ブロックメモリモジュール１１４、動き補償モジュール１１６、アンカーフレームメモリモジュール１１７、割当可能プロセッサ１２０、オプショナル垂直リサイザモジュール１４２、オプショナル水平リサイザモジュール１４３、コントローラ１３０及び動きベクトルプロセッサ１１８を備えている。割当可能プロセッサ１２０は、逆離散コサイン変換（ＩＤＣＴ）関数１２２、加算関数１２４、補間関数１２６及びブロックから走査線への変換関数１２８を実行する。割当可能プロセッサ１２０は、ブロックメモリ、モジュール１２９も含み、割当可能プロセッサ１２０内の種々の要素と共動して、例えばブロックドメイン及び／又は走査線ドメインビデオ情報の中間記憶装置を提供する。
【００５３】
図２のＭＰＥＧライクデコーダ２００の大多数の要素が、図１のＭＰＥＧライクデコーダ中の対応する要素と実質的に同じ方法で作動するので、二つの図間の違いのみを詳細に説明する。例えば、図２のＭＰＥＧライクデコーダ２００は、動きベクトルプロセッサ１１８を含んでいるが、図１のＭＰＥＧライクデコーダ１００はこれを含んでいない。これは図２のＭＰＥＧライクデコーダ２００において、割当可能プロセッサ１２０の補間関数１２６が「ループ内」（即ち、ＩＤＣＴ関数１２２と割当可能プロセッサ１２０の加算関数１２４間）にあるからである。これとは逆に、図１のＭＰＥＧライクデコーダ１００において、割当可能プロセッサ１２０の補間関数１２６は、「ループの外部」（即ち、ＩＤＣＴ関数１２２及び割当可能プロセッサ１２０の加算関数１２４の後）にある。補間関数１２６が、それぞれの動きベクトルに基づいて他のブロックを予測するのに使用されるアンカーブロックのサイズを増加又は減少させるので、これらの動きベクトルをそれぞれのブロックの増加又は減少サイズに適合させる必要がある。
【００５４】
入力バッファメモリモジュール１１１は、可変長デコーダモジュール１１２が処理のためにビデオデータを許容するように用意されるまで、受信された圧縮ビデオストリームＩＮを一時的に記憶する。ＶＬＤ１１２は入力バッファメモリモジュール１１１のデータ出力に接続された入力を有し、例えばデータストリームＳ１として、記憶された可変長エンコード化ビデオデータを検索する。ＶＬＤ１１２は検索データを復号化して一定長ビットストリームＳ２を生成する。このビットストリームは量子化予測エラーＤＣＴ係数、動きベクトルストリームＭＶ及びブロック情報ストリームＤＡＴＡを含んでいる。ＩＱモジュール１１３が、一定ビットストリームＳ２に対して逆量子化操作を実行し、標準形態にある量子化予測エラー係数、即ち、ＤＣＴ係数を有するＤＣＴ係数ベクトルＳ３を生成する。
【００５５】
割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、ＤＣＴ係数ベクトルＳ３に対して逆離散コサイン変換操作を実行して、画素毎の予測エラーを含むデータベクトルＳ４を生成する。割当可能プロセッサ１２０の算術及び／又は論理リソースは、これまでに説明した要素と以下により詳しく説明する幾つかの要素に基づいてＩＤＣＴ関数１２２に割り当てられる。
【００５６】
割当可能プロセッサ１２０の補間関数１２６は、垂直及び／又は水平補間操作を実行し、画素毎の予測エラーデータベクトルＳ４内の画素ブロックをリサイズして画素毎の予測エラーデータベクトルＳ１１を生成する。画素ブロックに与えられたリサイズ量は、コントローラ１３０によって生成された制御信号ＳＩＺＥに関して決定される。リサイジングは、画素ブロックの垂直及び／又は水平寸法の増加（例えば、補間を介して）又は減少（例えば、デシメーション又はデシメーション及び補間による）からなる。画素ブロックのサイズを減少させると、アンカーフレームメモリ１１７によって利用されるメモリリソースの量は減少することになる。
【００５７】
割当可能プロセッサ１２０の加算関数１２４は、リサイズされた画素毎の予測エラーデータベクトルＳ１１と動き補償モジュール１１６によって生成された動き補償予測画素値データベクトルＳ６の加算操作を実行する。従って、加算関数１２４の出力は、図２の実際の実施の形態において、再構成されたリサイズ化画素値からなるリサイズ化ビデオデータベクトルＳ１２である。加算関数１２４によって生成されたリサイズ化ビデオデータベクトルＳ１２は、アンカーフレームメモリ１１７と、割当可能プロセッサ１２０のブロックから走査線への変換関数１２８に接続される。アンカーフレームメモリモジュール１１７は、リサイズ化ビデオデータベクトルＳ１２内のアンカーフレームと関連するこれらのリサイズ化画素ブロックを受信し、記憶する。
【００５８】
割当可能プロセッサ１２０のブロックから走査線への変換関数１２８は、ブロックベースのリサイズ化ビデオデータベクトルＳ１２のブロックドメインから走査線ドメインへの変換を実行する。即ち、割当可能プロセッサ１２０のブロックから走査線への変換関数１２８は、補間関数１２６によって生成されたブロックベースのリサイズ化ビデオデータベクトルＳ１２を走査線ベースのビデオストリームＳ９に変換する。走査線ベースのビデオストリームＳ９は、任意の垂直リサイザ１４２、任意の水平リサイザ１４３又は出力ＯＵＴに接続される。
【００５９】
任意の垂直リサイザ１４２と任意の水平リサイザ１４３は、これまでに説明したものと実質的に同じようにして作動する。コントローラ１３０は、割当可能プロセッサ１２０の補間関数１２６とともに、これらの任意のリサイザを任意に利用して適切なビデオ出力信号ＯＵＴを達成する。
【００６０】
ここで図２を参照する。割当可能プロセッサ１２０は、コントローラ１３０からの制御信号Ａに応じて、少なくともＩＤＣＴ関数１２２と補間関数１２６間で処理リソースを割り当てする。コントローラ１３０によって、ベクトル処理リソース等の割当可能処理リソースが、例えば、入力ビデオ信号ＩＮのフォーマット及び本発明を使用する表示ないしビデオプロセッサのネイティブ表示ないし処理フォーマットに応じて、二つの関数間に割り当てられる。
【００６１】
割当可能プロセッサ１２０は、コントローラ１３０からの制御信号ＳＩＺＥに応じて、処理されるべきブロックのサイズ又は解像度パラメータを適合させる。即ち、ＩＤＣＴ処理が課される受信Ｎ×Ｍ（又はＮ×Ｎ）ＤＣＴ係数ブロックは一般的にＮ×Ｍ（又はＮ×Ｎ）画素ブロックを生成する。コントローラ１３０は、生成された画素ブロックが水平及び垂直方向（即ち、ＨＤＴＶブロックがＳＤＴＶ表示に使用するために縮小される）両方でサイズを小さくしなければならないことを決定すれば、制御信号ＳＩＺＥがこのような縮小を示すのに使用されることになる。これに応じて、ＩＤＣＴ関数がこの種の縮小（例えば、８×８画素ブロックを、４×４、４×８，２×４又は他の縮小された解像度Ｍ’×Ｎ’画素ブロック等の縮小解像度画素ブロックに変換する）を提供する。ＩＤＣＴ関数のこの採用について次に詳細に説明する。
【００６２】
割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、受信されたＤＣＴ係数ブロック内のＤＣＴ係数のサブセットでＩＤＣＴ関数を実行することによって縮小解像度画素ブロックを提供するのに使用される。この方法において、補間関数１２６は、縮小サイズ画素ブロックを提供するのに使用する必要がない。これはＩＤＣＴ関数１２２がこの種のブロックを生成しないからである。
【００６３】
本発明の一実施の形態において、ＩＤＣＴ係数の一部が、実際のＩＤＣＴ操作の前に、切り捨てられる。ＤＣＴ係数ブロックの残りの部分（例えば、比較的低いオーダの係数）が、逆ＤＣＴに課せられ縮小解像度画素ブロックが生成される。解像度の実際の縮小量は、切り捨てられた画素ブロックを再構築するように使用されるＤＣＴ係数の数によって決定される。この切り捨て量は、受信されたビデオフォーマットとネイティブ表示フォーマットに関してコントローラによって決定されるように、画素解像度の適切な解像度レベルによって決定され、また制御信号ＳＩＺＥによって表示される。
【００６４】
このように、割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、スケールファクタＳＦ（制御信号ＳＩＺＥによって示された）従い、圧縮比１：ＳＦを有する圧縮ビデオデータベクトルＳ４を生成する。割当可能プロセッサ１２０のＩＤＣＴ関数１２２は、得られる圧縮アンカーフレームが、圧縮ビデオデータベクトルＳ５等のアンカーフレームメモリを提供するように、画素ブロックベース（例えば、４×４，４×８又は８×８画素ブロック）で操作し、アンカーフレームを形成する各画素ブロックを圧縮する。従って、アンカーフレームメモリモジュール１１７のメモリ必要量は、ＳＦのファクタによって縮小される。
【００６５】
本発明の他の実施の形態において、ＤＣＴ係数の半分が切り捨てられ、残りのＤＣＴ係数がＩＤＣＴ処理に課せられると、得られる画素ブロックは初期画素ブロック（即ち、４×８又は８×４の画素ブロック）の解像度（即ち、２：１の圧縮比）のほぼ半分になる。同様にして、ＤＣＴ係数の３／４が切り捨てられ、残りのＤＣＴ係数がＩＤＣＴ処理に課せられると得られる画素ブロックは初期画素ブロック（即ち、４×４の画素ブロック）の解像度（即ち、４：１の圧縮比）の１／４になる。重要なことは、縮小量が二のファクタ（即ち、１／２，１／４等々）となる必要はないということに注意しなければならないことである。むしろ、縮小量は適用例に最適と考えられる多数の方法で説明できる。例えば、ＳＤＴＶフォーマット表示デバイス上に表示するために縮小されたＨＤＴＶビデオフォーマットストリームの場合において、縮小量（即ち、スケールファクタＳＦ）は、垂直方向が９：４の縮小（即ち、１０８０から４８０ラインへ）及び水平方向が３：１の縮小（即ち、１９２０画素から６４０画素へ）で説明される。
【００６６】
動きベクトルプロセッサ１３０は、ＶＬＤ１１２からの動きベクトルストリームＭＶとコントローラ１３０によって生成された制御信号ＳＩＺＥを受信する。動きベクトルストリームＭＶは、アンカーフレームメモリモジュールに記憶された画像情報に基づいてそれぞれのマクロブロックを予測するために、動き補償モジュール１１６によって使用されるべき動きベクトル情報からなる。しかし、アンカーフレームメモリモジュール１１７に記憶された画像情報は、上述したように割当可能プロセッサ１２０のＩＤＣＴ関数１２０によってスケーリングされているので、スケーリングされた画素情報を使用してマクロブロックを予測するのに使用される動きベクトルデータもスケーリングする必要がある。スケーリングされた動きベクトルＭＶは、パスＭＶ’を介して動き補償モジュール１１６に結合される。
【００６７】
動き補償モジュール１１６は、信号パスＳ７’とスケール動きベクトルＭＶ’とを介してメモリモジュール１１７に記憶された圧縮された（即ち、スケーリングされた）画像情報にアクセスして、スケーリングされた予測マクロブロックを生成する。即ち、動き補償モジュール１１６は、一以上の記憶されたアンカーフレーム（例えば、加算関数１２４の出力において生成されたビデオ信号の最近のＩ−フレーム又はＰ−フレームに関して発生された縮小解像度画素ブロック）と、動きベクトルプロセッサ１３０から受信された動きベクトルを利用して、スケーリングされた予測情報データベクトルＳ６を形成する複数のスケーリングされた予測マクロブロックの各々の値を計算する。
【００６８】
これまでに注目したように、補間関数１２６は画素ドメインで動作して、処理されるべき画素ブロック内の既存の行、即ち画素ラインのうち選択されたライン間に一以上の追加の画素ラインを挿入する。挿入されるライン数は、例えば入力ビデオフォーマットとネイティブ表示フォーマット又はビデオ処理フォーマット間の差異に依存する。例えば、４８０ラインから１０８０ラインへの変換は４：９の変換比であり、４８０ラインと７２０ライン間の変換は２：３の変換比である。
【００６９】
本発明の一実施の形態において、ＩＤＣＴ関数１２２と割当可能プロセッサ１２０の補間関数１２６は、密に一体化しており、主にＤＣＴドメイン内で動作する。本実施の形態において、割当可能プロセッサ１２０の補間関数１２６は、ＤＣＴドメイン内で動作し、ＩＤＣＴ関数を実行する前に、例えば追加の「パッディング」ＤＣＴ係数を受信ＤＣＴ係数ブロックに追加することによって画素ブロックの垂直寸法を大きくする。例えば、８×８ＤＣＴ係数ブロックを、８×１２又は８×１８ＤＣＴ係数ブロックにパディングして、パディングされたＤＣＴサイズに適するＤＣＴベース関数（即ち、係数マトリックス）を使用して処理してもよい。
【００７０】
ＡＴＳＣテレビジョン受像器は、少なくともＡＴＳＣ推奨圧縮フォーマットに基づいて入力ビデオ信号を処理する必要がある。これらのフォーマットを次の表２に示す。表２中、「Ｐ」はノンインタレース（プログレッシブ）走査を示し、また「Ｉ」はインタレース走査を示す。表２中で示されたフレームレート数は、整数値であるが、ＡＴＳＣ基準は１０００／１００１を掛けたフレームレート値も（即ち、６０Ｈｚではなく、５９．９４Ｈｚ）許容することに注意されたい。
【表２】
2002517109.tif 000002
本発明は、入力ビデオフォーマットのネイティブ表示フォーマットへの変換に関する垂直補間問題に焦点をあてている。走査モードビデオの垂直補間は、ビデオの少なくとも二つのラインの記憶を必然的に必要とするので、本発明によって可能なブロックモードアプローチは、メモリとメモリバンド幅の相当な節約になる。更に、本発明の共有リソースアプローチは、例えばＡＴＳＣ又は他のビデオ処理システム内の総合計算リソース必要量を減じる。
【００７１】
図３は本発明に基づく方法３００のフローチャートを示す。特に、図３の方法３００は、例えば図１又は図２のコントローラ１３０に使用するのに適している。更に、図３の方法３００は図１及び図２に関して説明した本発明の種々の別の実施の形態にも適用することは当業者にとって容易である。
【００７２】
方法３００はステップ３１０から入り、ステップ３２０に進行して、ここで受信ビデオストリームのソースフォーマットが決定される。ソースフォーマットは、例えば上述したようにヘッダデータ信号ＨＤを介してコントローラ１３０に提供されるフォーマット指示情報に関して決定される。この方法３００は次のステップ３３０に進行する。
【００７３】
ステップ３３０において、コントローラがステップ３２０で決定されたソースフォーマットを有するビデオストリームを処理するのに必要な処理リソースを決定する。即ち、コントローラ１３０は、どの処理リソースがＩＤＣＴ関数１２２に割り当てられるべきか、どの処理リソースが補間関数１２６に割り当てられるべきか、また、オプションとして、どの処理リソースがブロックから走査線への変換関数１２８に割り当てられるべきかを決定する。例えば、処理されるべきＤＣＴ係数の数が減少しているため、ＳＤＴＶビデオストリームはＨＤＴＶビデオストリームと比較して少ないＩＤＣＴリソースを必要とする。しかし、これまでに説明したように、ＳＤＴＶビデオストリームは、ＨＤＴＶ表示デバイスの表示エリアを十分に使用するためにアップコンバージョン又は補間を必要とする。同様にして、ＨＤＴＶネイティブ表示フォーマット又はネイティブビデオ処理フォーマットを使用するシステムに入力ビデオストリームＩＮとして受信されるＨＤＴＶビデオストリームの場合には、大量の処理リソースが割当可能プロセッサ１２０のＩＤＣＴ関数１２２に割り当てられる。入力ビデオストリームＩＮが低い解像度の画像（例えば、４８０ライン又は７２０ラインの画像）を有する場合には、このような縮小された解像度の画像に関する削減された数のＤＣＴ係数を処理するのに十分な割当可能処理リソースが、ＩＤＣＴ関数１２２に割り当てられる。幾つかの又は残りの割当可能な処理リソース１２０は、補間関数１２６に割り当てられ、また、任意にブロックから走査線への変換関数１２８に割り当てられる。次に方法３００はステップ３４０に進行する。
【００７４】
ステップ３４０において、割当可能プロセッサ１２０の割当可能処理リソースが、ステップ３３０でなされた決定に基づいてＩＤＣＴ関数１２２と補間関数１２６間に割り当てられる。方法３００は次にステップ３５０に進行する。
【００７５】
ステップ３５０において、ビットストリームが処理される。即ち、ブロックメモリモジュール１１４に目下記憶されているＤＣＴ係数ブロックが、ＩＤＣＴ関数１２２によって処理され、或いは割当可能プロセッサ１２０の補間関数１２６によって処理され、処理結果の画素ブロックが生成される。この処理結果の画素ブロックは、ビデオストリームＳ４として、これまでに説明した方法で加算関数１２４と結合される。こうしてルーチンが任意にステップ３６０に進行する。
【００７６】
任意ステップ３６０において、入力ビデオストリーム内のフォーマット変更点に達したかどうかが問い合わされる。即ち、シーケンスヘッダ、Ｉ−フレームの開始、又は、フォーマット変更点として使用するのに適した入力ストリーム内の他の点に達したかどうかが問い合わされる。例えば、チューナ／デモジュレータ対（図示せず）又は変換ストリームデマルチプレクサ（図示せず）が、（例えば、遠隔制御デバイスのユーザ操作を介して）現在のビデオ入力ストリームＩＮとは異なるフォーマットを有する新しいビデオ入力ストリームＩＮを図１のＭＰＥＧライクデコーダ１００又は図２のＭＰＥＧライクデコーダ２００と結合させられる場合に、このフォーマットは変化され得る。ステップ３６０における問い合わせが否定の回答であれば、ルーチンはステップ３５０へ進行して、ここでビットストリームが処理されるべく続行される（即ち、次のブロックが処理される）。ステップ３６０のこの問い合わせが肯定の回答であれば、ルーチンは任意ステップ３７０へ進行する。
【００７７】
任意ステップ３７０において、入力ビデオストリーム内のフォーマットの実際の変更があったかどうかが問い合わされる。ステップ３７０のこの問い合わせが否定の回答であれば、ルーチンがステップ３５０に進行して、ここでビットストリームが処理されるべく続行される（即ち、次のブロックが処理される）。ステップ３６０のこの問い合わせが肯定の回答であれば、ルーチンは任意ステップ３３０へ進行し、新しいフォーマットに従って入力ビデオストリームを処理するのに必要なリソース必要量の決定が計算される。ステップ３６０と３７０は多くの場合において無視される。例えば、新しいチャネルが選択される毎に全ルーチン３００が自動的に実行される。
【００７８】
本発明の一実施の形態において、処理リソースの割当は、割当可能プロセッサ１２０に関して上述した逆離散コサイン変換（ＩＤＣＴ）関数１２２、加算関数１２４、補間関数１２６及びブロックから走査線への変換関数１２８の一以上のソフトウエアの実行を使用して達成される。本実施の形態において、割り当てられるべき各関数（例えば、ＩＤＣＴ関数１２２及び補間関数１２６）は複数のソフトウエアルーチンに関連付けられている。複数のソフトウエアルーチンの各々は、実行時に処理リソースの適切な量をそれ自体に割り当てる。
【００７９】
例えば、ソースビデオフォーマット（例えば、受信ビデオフォーマット）に関連付けられているＩＤＣＴ関数ソフトウエアルーチンがＤＣＴ係数ブロックを画素ブロックに変換するように実行される。同様にして、ソースビデオフォーマット及び出力ビデオフォーマット（例えば、表示デバイスのネイティブフォーマット）に関連付けられている補間関数ソフトウエアルーチンが、ブロックから走査線への変換関数１２８に結合されるべき画素ブロックのサイズを適合させるように実行される。実行されたＩＤＣＴ関数及び補間関数ソフトウエアルーチンの各々は、実行時に適切な処理リソースの量をそれ自体に割り当てる。種々のソフトウエアルーチンによってリザーブされる計算リソース及び他のリソースの総量は、幾分バランスされる傾向にある。これは、ルーチンが、ソース及び出力ビデオフォーマットに基づいて選択され、リソースの必要量のみを割り当てするように設計されており、また逆比例の態様で（即ち、ＩＤＣＴ関数リソース必要量が減少される傾向にあるのに対して補間リソースは増加する傾向にある）これらのリソースをリザーブするからである。従って、ベクトル処理、マルチプルプロセッサ又は他の割当可能計算アーキテクチャのリソースのソフトウエア割り当ては、本発明を実行するように有利に利用できる。
【００８０】
本発明の一実施の形態において、逆離散コサイン変換（ＩＤＣＴ）関数１２２、加算関数１２４、補間関数１２６及びブロックから走査線への変換関数１２８のうちの一つ以上に提供される処理リソース量は、実質上固定される。これは、処理用の中間ビデオフォーマットを選択し、当該中間ビデオフォーマットに基づいて種々の処理リソースを割り当てることによって達成される。この方法において、処理リソースと、種々の関数間のメモリとの割り当ては一定である。この割り当ては、例えば工場で、又は本発明に基づいてビデオデコーダのパワアップ時に実行できる。
【００８１】
図１のＭＰＥＧライクデコーダ１００は、一以上の集積回路を備える。当該一以上の集積回路は、例えば、伝送ビデオフォーマットとネイティブ表示フォーマットの組み合わせによって必要とされるように、ベクトル処理リソース又は他の算術及び／又は論理処理リソースをＩＤＣＴ及び補間操作へ制御可能に割り当て可能とする方法で設計される。実際的な問題として、ベクトル処理リソース等のリソースの割り当ては中間記憶に僅かな増加を必要とするが、これは補間（即ち、アップコンバートされた）された画素ブロック（例えば、８×１２又は８×１８画素ブロック）が元の画素ブロック（例えば、８×８画素ブロック）よりも多い画素を含んでいるからである。しかし、算術リソースの減少とメモリ必要量が増大する正味の結果は、集積回路上に必要なビデオデコーダ機能を実装するのに必要な半導体面積の正味の減少となる。即ち、ＩＤＣＴリソースを、当該リソースが入力画像のフォーマットに依存して減少するよう、適合させることにより、少しの追加のメモリという犠牲があっても、集積回路を実装するのに必要なトータルの半導体の「実質的場所（リアルエステート）」が少なくなり、例えば複雑さが低減することやダイサイズが小さくなることによって、実質的な節約となり、歩留りが高くなる。
【００８２】
本発明を教示する種々の実施の形態を示して、本明細書に詳細に説明してきたが、当業者は、これらの教示に包含される多くの他の変形した実施の形態も容易に考えることができるであろう。
【図面の簡単な説明】
【図１】
本発明に基づくビデオデコーダのハイレベルブロック図である。
【図２】
本発明に基づくビデオデコーダの他の実施の形態のハイレベルブロック図である。
【図３】
本発明に基づくリソース割当方法のフローチャートを示す図である。