【手続補正書】
【提出日】平成19年4月12日(2007.4.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プログラムを実行する情報処理装置と，前記情報処理装置に接続され，前記情報処理装置がアクセス可能なストレージデバイスと，を備え，前記情報処理装置による前記ストレージデバイスへのアクセスを制御するストレージデバイスアクセスシステムであって，
前記ストレージデバイスは，複数の集積回路を含み，
一つの前記集積回路上に構成され，第一の不揮発メモリを備える第一のモジュールと，
他の前記集積回路上に構成され，第二の不揮発メモリを備える第二のモジュールと，
前記情報処理装置による前記第一のモジュールまたは前記第二のモジュールへのアクセスを制御するコントローラと，を備え，
前記コントローラは，前記第一のモジュールと接続するための第一のインターフェースと，前記第二のモジュールと接続するための第二のインターフェースと，前記情報処理装置と接続するための第三のインターフェースと，を備え，
前記情報処理装置は，
前記ストレージデバイスの前記コントローラに対して，前記第三のインターフェースを介して，前記第一のモジュール，または，前記第二のモジュールへのアクセスコマンドを発行するアクセス制御手段と，
前記プログラムの実行により要求される第一の処理において，前記ストレージデバイスの前記第一のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，
前記プログラムの実行により要求される，前記第一の処理とは異なる第二の処理において，前記ストレージデバイスの前記第二のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，を備え，
前記アクセス制御手段は，
前記第一のモジュールへの一つのアクセス要求に応じて，前記第一のモジュールへのアクセスコマンドの前記発行を行い，
前記ストレージデバイスの前記コントローラは，前記第一のモジュールへの前記アクセスコマンドに基づいて行う，前記第一のモジュールへの第一のアクセスにおいて，前記アクセス制御手段に対する複数のレスポンスを，前記第三のインターフェースを介して応答し，
前記情報処理装置の前記アクセス制御手段は，競合解決処理として，
前記コントローラから，前記第三のインターフェースを介して，前記第一のアクセスにおける前記複数のレスポンスの最後を受信するまでは，前記第二のモジュールへのアクセス要求に応じて前記ストレージデバイスの前記コントローラに対して行う，前記第一のモジュールへのアクセスコマンドとは異なる当該第二のモジュールへのアクセスコマンドの発行の待機処理を行い，
前記第一のアクセスにおける前記複数のレスポンスの最後を受信した後に，発行の待機処理を行った前記第二のモジュールへのアクセスコマンドを，前記ストレージデバイスの前記コントローラに対して，前記第三のインターフェースを介して発行する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項２】
プログラムを実行する情報処理装置と，前記情報処理装置に接続され，前記情報処理装置がアクセス可能なストレージデバイスと，を備え，前記情報処理装置による前記ストレージデバイスへのアクセスを制御するストレージデバイスアクセスシステムであって，
前記ストレージデバイスは，複数の集積回路を含み，
一つの前記集積回路上に構成され，第一の不揮発メモリを備える第一のモジュールと，
他の前記集積回路上に構成され，第二の不揮発メモリを備える第二のモジュールと
前記情報処理装置による前記第一のモジュールまたは前記第二のモジュールへのアクセスを制御するコントローラと，を備え，
前記コントローラは，前記第一のモジュールと接続するための第一のインターフェースと，前記第二のモジュールと接続するための第二のインターフェースと，前記情報処理装置と接続するための第三のインターフェースと，を備え，
前記情報処理装置は，
前記ストレージデバイスの前記コントローラに対して，前記第三のインターフェースを介して，前記第一のモジュール，または，前記第二のモジュールへのアクセスを行うアクセス制御手段と，
前記プログラムの実行により要求される第一の処理において，前記ストレージデバイスの前記第一のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，
前記プログラムの実行により要求される，前記第一の処理とは異なる第二の処理において，前記ストレージデバイスの前記第二のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，を備え，
前記アクセス制御手段は，
前記第一のモジュールへの一つのアクセス要求に応じて，前記第一のモジュールへの第一の前記アクセスを行い，
前記ストレージデバイスの前記コントローラは，前記第一のモジュールへの前記第一のアクセスにおいて，前記アクセス制御手段に対する複数のレスポンスを，前記第三のインターフェースを介して応答し，
前記情報処理装置の前記アクセス制御手段は，競合解決処理として，
前記コントローラから，前記第三のインターフェースを介して，前記複数のレスポンスを受信し，前記第一のモジュールへの前記第一のアクセスが終了するまでに，当該第三のインターフェースを介して行う，前記第二のモジュールへのアクセス要求の有無を繰り返して調べ，
前記アクセス要求が有る場合は，当該アクセス要求に基づく，前記第二のモジュールへの第二のアクセスの待機処理を行い，
前記複数のレスポンスを受信する前記第一のモジュールへの前記第一のアクセスが終了した後に，前記待機処理を行った前記第二のモジュールへの第二のアクセスを，前記第三のインターフェースを介して行う
ことを特徴とするストレージデバイスアクセスシステム。
【請求項３】
プログラムを実行する情報処理装置と，前記情報処理装置に接続され，前記情報処理装置がアクセス可能なストレージデバイスと，を備え，前記情報処理装置による前記ストレージデバイスへのアクセスを制御するストレージデバイスアクセスシステムであって，
前記ストレージデバイスは，複数の集積回路を含み，
一つの前記集積回路上に構成され，第一の不揮発メモリを備える第一のモジュールと，
他の前記集積回路上に構成され，第二の不揮発メモリを備える第二のモジュールと，
前記情報処理装置による前記第一のモジュールまたは前記第二のモジュールへのアクセスを制御するコントローラと，を備え，
前記コントローラは，前記第一のモジュールと接続するための第一のインターフェースと，前記第二のモジュールと接続するための第二のインターフェースと，前記情報処理装置と接続するための第三のインターフェースと，を備え，
前記情報処理装置は，
前記ストレージデバイスの前記コントローラに対して，前記第三のインターフェースを介して，前記第一のモジュール，または，前記第二のモジュールへのアクセスコマンドを発行するアクセス制御手段と，
前記プログラムの実行により要求される第一の処理において，前記ストレージデバイスの前記第一のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，
前記プログラムの実行により要求される，前記第一の処理とは異なる第二の処理において，前記ストレージデバイスの前記第二のモジュールへのアクセスを前記アクセス制御手段に要求する手段と，を備え，
前記アクセス制御手段は，
前記第一のモジュールへの一つのアクセス要求に応じて，前記第一のモジュールへのアクセスコマンドの発行を伴う前記第一のモジュールへの前記アクセスを，行い，
前記第二のモジュールへの一つのアクセス要求に応じて，前記第二のモジュールへのアクセスコマンドの発行を行う前記第二のモジュールへの前記アクセスを行い，
前記ストレージデバイスの前記コントローラは，前記アクセス制御手段による，前記第一のモジュールへの前記アクセスコマンドの発行をきっかけとして，複数のレスポンスを応答し，
前記情報処理装置の前記アクセス制御手段は，競合解決処理として，
前記コントローラに対する，前記きっかけとなる，前記第一のモジュールへの前記一つのアクセスコマンドの発行から，前記コントローラから前記複数のレスポンスの最後を受信するまでの間は，前記第二のモジュールへのアクセスにおける前記第二のモジュールへのアクセスコマンドの発行の待機処理を行い，
前記コントローラから，前記複数のレスポンスの最後を受信した後に，前記待機処理を行った前記第二のモジュールへのアクセスコマンドの発行を行う
ことを特徴とするストレージデバイスアクセスシステム。
【請求項４】
請求項１または２に記載のストレージデバイスアクセスシステムであって，
前記アクセス制御手段は，
前記第一のモジュールへの一つのアクセス要求に応じて行う前記第一のモジュールへの前記アクセスにおいて，前記第一のモジュールへのアクセスコマンドを複数発行し，
前記ストレージデバイスの前記コントローラは，前記第一のモジュールへの，前記複数のアクセスコマンドの各々に対して，前記第三のインターフェースを介して，前記複数のレスポンスの各々を応答する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項５】
請求項３に記載のストレージデバイスアクセスシステムであって，
前記アクセス制御手段は，
前記第一のモジュールへの一つのアクセス要求に応じて行う前記第一のモジュールへの前記アクセスにおいて，前記ストレージデバイスの前記コントローラに対して，前記きっかけとなる一つのアクセスコマンドを含む，複数の前記第一のモジュールへのアクセスコマンドを発行し，
前記ストレージデバイスの前記コントローラは，前記複数の第一のモジュールへのアクセスコマンドの各々に対して，前記複数のレスポンスの各々を応答する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項６】
請求項１または２に記載のストレージデバイスアクセスシステムであって，
前記アクセス制御手段は，
前記第二のモジュールへの前記第二のアクセスの前記待機処理において，前記第二のモジュールへのアクセスコマンドを，待機用メモリ手段に格納し，
前記第二のモジュールへの前記第二のアクセスにおいて，前記待機用メモリ手段に格納されている前記第二のモジュールへのアクセスコマンドを，前記ストレージデバイスの前記コントローラに対して，前記第三のインターフェースを介して発行する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項７】
請求項３または５に記載のストレージデバイスアクセスシステムであって，
前記アクセス制御手段は，
前記第二のモジュールへのアクセスコマンドの前記待機処理において，前記第二のモジュールへのアクセスコマンドを，待機用メモリ手段に格納し，
前記待機処理を行った前記第二のモジュールへの前記アクセスコマンドの発行において，前記待機用メモリ手段に格納されている前記第二のモジュールへのアクセスコマンドを発行する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項８】
請求項１ないし５いずれか一に記載のストレージデバイスアクセスシステムであって，
前記情報処理装置の前記アクセス制御手段は，
一つの前記第二のモジュールへのアクセス要求に応じて行う前記第二のモジュールへの前記アクセスにおいて，前記第二のモジュールへのアクセスコマンドを複数発行し，
前記ストレージデバイスの前記コントローラは，前記複数の第二のモジュールへのアクセスコマンド各々に対して，前記第三のインターフェースを介して，レスポンスを応答する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項９】
請求項１ないし８いずれか一に記載のストレージデバイスアクセスシステムであって，
前記情報処理装置は，
CPUとメモリとを備えるクライアント装置と，前記インターフェース手段に接続するストレージデバイス用リーダライタとを備え，
前記メモリには，前記第一のモジュールアクセス用ソフトウェアと，前記第二のモジュールアクセス用ソフトウェアとを備え，
前記CPUが，前記第一のモジュールアクセス用ソフトウェアと，前記第二のモジュールアクセス用ソフトウェアと，を実行することにより，
前記アクセス制御手段による前記競合解決処理を実現する。
ことを特徴とするストレージデバイスアクセスシステム。
【請求項１０】
請求項６または７に記載のストレージデバイスアクセスシステムであって，
前記アクセス制御手段は，
前記待機用メモリ手段に予め定めた時間を越えて格納されている前記第二のモジュールへのアクセスコマンドを破棄する
ことを特徴とするストレージデバイスアクセスシステム。
【請求項１１】
請求項６，７，１０いずれか一に記載のストレージデバイスアクセスシステムであって，
前記待機用メモリ手段は，前記クライアント装置の前記メモリであるか，または前記ストレージデバイス用リーダライタが備えるメモリである
ことを特徴とするストレージデバイスアクセスシステム。
【請求項１２】
請求項１ないし１１いずれか一に記載のストレージデバイスアクセスシステムであって，
前記第一のモジュールは，CPUを備え，前記CPUが前記第一の不揮発メモリへのアクセスを制御するモジュールであり，
前記第二のモジュールの前記第二の不揮発メモリは，フラッシュメモリである
ことを特徴とするストレージデバイスアクセスシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ストレージデバイスアクセスシステム