(57)【要約】複数の薄膜素子である画素補助容量部（１０）及び画素ＴＦＴは、ガラス基板上に下側電極（Ｓｉ）（３）、絶縁膜、上側電極（ＧＥ）（５）の順に構成される。各下側電極（Ｓｉ）（３）に対向する各上側電極（ＧＥ）（５）が、平面的に、下側電極（Ｓｉ）（３）の外形内に全て囲まれている。これにより、下側電極（Ｓｉ）（３）の端部に影響されない薄膜素子、それを用いた表示装置及びメモリセル、並びにそれらの製造方法を提供することができる。【特許請求の範囲】
【請求項１】
基板上に下側電極、第１の絶縁層、及び上側電極の順に構成される複数の薄膜素子であって、
上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれていることを特徴とする薄膜素子。
【請求項２】
前記上側電極の上側に形成された第２の絶縁層と、
上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、
上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることを特徴とする請求項１記載の薄膜素子。
【請求項３】
薄膜素子を画素補助容量に用いた表示装置であって、
上記薄膜素子は、
基板上に下側電極、第１の絶縁層、及び上側電極の順に構成されて複数設けられ、かつ、上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれていることを特徴とする表示装置。
【請求項４】
前記薄膜素子は、
前記上側電極の上側に形成された第２の絶縁層と、
上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、
上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることを特徴とする請求項３記載の表示装置。
【請求項５】
薄膜素子を薄膜トランジスタに用いた表示装置であって、
上記薄膜素子は、
基板上に下側電極、第１の絶縁層、及び上側電極の順に構成されて複数設けられ、かつ、上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれていることを特徴とする表示装置。
【請求項６】
前記薄膜素子は、
前記上側電極の上側に形成された第２の絶縁層と、
上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、
上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることを特徴とする請求項５記載の表示装置。
【請求項７】
薄膜素子を画素補助容量及び薄膜トランジスタに用いた表示装置であって、
上記薄膜素子は、
基板上に下側電極、第１の絶縁層、及び上側電極の順に構成されて複数設けられ、かつ、上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれていることを特徴とする表示装置。
【請求項８】
前記薄膜素子は、
前記上側電極の上側に形成された第２の絶縁層と、
上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、
上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることを特徴とする請求項７記載の表示装置。
【請求項９】
前記配線層は、ソース配線層であることを特徴とする請求項４記載の表示装置。
【請求項１０】
前記配線層は、ソース配線層であることを特徴とする請求項６記載の表示装置。
【請求項１１】
前記配線層は、ソース配線層であることを特徴とする請求項８記載の表示装置。
【請求項１２】
薄膜素子をデータ保持用容量に用いたメモリセルであって、
上記薄膜素子は、
基板上に下側電極、第１の絶縁層、及び上側電極の順に構成されて複数設けられ、かつ、上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれていることを特徴とするメモリセル。
【請求項１３】
前記薄膜素子は、
前記上側電極の上側に形成された第２の絶縁層と、
上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、
上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることを特徴とする請求項１２記載のメモリセル。
【請求項１４】
基板上に下側電極を形成する工程と、
上記下側電極の上側に第１の絶縁層を形成する工程と、
上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含むことを特徴とする薄膜素子の製造方法。
【請求項１５】
前記上側電極の上側に第２の絶縁層を形成する工程と、
上記第２の絶縁層にコンタクトホールを形成する工程と、
上記コンタクトホールを通じて上記上側電極と接続される配線層を第２の絶縁層の上側に形成する工程とを含むことを特徴とする請求項１４記載の薄膜素子の製造方法。
【請求項１６】
薄膜素子の製造方法を画素補助容量の製造に用いる表示装置の製造方法であって、
上記薄膜素子の製造方法は、
基板上に下側電極を形成する工程と、
上記下側電極の上側に第１の絶縁層を形成する工程と、
上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含むことを特徴とする表示装置の製造方法。
【請求項１７】
前記薄膜素子の製造方法は、
前記上側電極の上側に第２の絶縁層を形成する工程と、
上記第２の絶縁層にコンタクトホールを形成する工程と、
上記コンタクトホールを通じて上記上側電極と接続される配線層を第２の絶縁層の上側に形成する工程とを含むことを特徴とする請求項１６記載の表示装置の製造方法。
【請求項１８】
薄膜素子の製造方法を薄膜トランジスタの製造に用いる表示装置の製造方法であって、
上記薄膜素子の製造方法は、
基板上に下側電極を形成する工程と、
上記下側電極の上側に第１の絶縁層を形成する工程と、
上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含むことを特徴とする表示装置の製造方法。
【請求項１９】
前記薄膜素子の製造方法は、
前記上側電極の上側に第２の絶縁層を形成する工程と、
上記第２の絶縁層にコンタクトホールを形成する工程と、
上記コンタクトホールを通じて上記上側電極と接続される配線層を第２の絶縁層の上側に形成する工程とを含むことを特徴とする請求項１８記載の表示装置の製造方法。
【請求項２０】
薄膜素子の製造方法を画素補助容量及び薄膜トランジスタの製造に用いる表示装置の製造方法であって、
上記薄膜素子の製造方法は、
基板上に下側電極を形成する工程と、
上記下側電極の上側に第１の絶縁層を形成する工程と、
上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含むことを特徴とする表示装置の製造方法。
【請求項２１】
前記薄膜素子の製造方法は、
前記上側電極の上側に第２の絶縁層を形成する工程と、
上記第２の絶縁層にコンタクトホールを形成する工程と、
上記コンタクトホールを通じて上記上側電極と接続される配線層を第２の絶縁層の上側に形成する工程とを含むことを特徴とする請求項２０記載の表示装置の製造方法。
【請求項２２】
薄膜素子の製造方法をデータ保持用容量の製造に用いるメモリセルの製造方法であって、
上記薄膜素子の製造方法は、
基板上に下側電極を形成する工程と、
上記下側電極の上側に第１の絶縁層を形成する工程と、
上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含むことを特徴とするメモリセルの製造方法。
【請求項２３】
前記薄膜素子の製造方法は、
前記上側電極の上側に第２の絶縁層を形成する工程と、
上記第２の絶縁層にコンタクトホールを形成する工程と、
上記コンタクトホールを通じて上記上側電極と接続される配線層を第２の絶縁層の上側に形成する工程とを含むことを特徴とする請求項２２記載のメモリセルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、基板上に形成された下側電極、絶縁層及び上側電極からなる複数の薄膜素子、それを用いた表示装置及びメモリセル、並びにそれらの製造方法に関するものである。
【背景技術】
【０００２】  従来、液晶表示装置では、図１１（ａ）及び図１１（ｂ）に示すように、基板上に形成された下側電極１０１、絶縁層１０２及び上側電極１０３からなる多数の薄膜素子を画素補助容量１１０として用いていると共に、図１１（ａ）及び図１１（ｃ）に示すように、画素ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）１２０においても、下側電極１０１、絶縁層１０２及び上側電極１０３により薄膜素子を構成している。【０００３】  このような薄膜素子を形成するのは、液晶表示装置に限らず、データ保持用のメモリセルにおいても同様である。例えば日本国公開特許公報「特開平４−２７４３５９号公報（１９９２年９月３０日公開）（以下「特許文献１」という）では、図１２に示すように、基板上に形成された下側電極である下側キャパシタ電極１５１、図示しない絶縁層、及び上側電極である上側キャパシタ電極１５２を有している。【０００４】  ところで、例えば、図１１（ａ）及び図１１（ｂ）に示す下側電極１０１、絶縁層１０２及び上側電極１０３からなる薄膜素子を形成する場合においては、上側電極１０３を同一層によって引き回す場合に、必ず、下側電極１０１の端部を跨ぐ構造を取っている。【０００５】  この結果、下側電極１０１の端部１０１ａで段差を生じ、その段差部分で絶縁層１０２による下側電極１０１のカバレッジ（覆うこと）が悪くなり、耐圧が低下し、高電圧がかかる容量部では絶縁破壊を生じて上側電極１０３と下側電極１０１とがリークするという問題があった。【０００６】  この問題については、例えば日本国公開特許公報「特開昭６１−２６４７４０号公報（１９８６年１１月２２日公開）（以下「特許文献２」という）においても具体的に開示している。図１３（ａ）〜図１３（ｈ）は、特許文献２に開示された従来の製造工程図である。【０００７】  すなわち、図１３（ｅ）に示すように、垂直にエッチングされている第１層目ポリシリコンゲート電極２０１、及び熱的酸化でその上に形成される第２ゲート酸化膜２０２においては、熱的ストレスによる内部歪等の影響によって、それらの周辺部が盛り上がったり（Ｂ部）、さらに第２ゲート酸化膜２０２が第１ゲート酸化膜２０３近傍で非常に薄くなったりする（Ｂ’部）傾向があると記載している。【０００８】  また、同図（ｆ）に示すように、第２ゲート酸化膜２０２・２０２’上に第２層目ポリシリコン膜をＬＰＣＶＤ法により３０００Ａ程度形成し、次に、リンの拡散を行い第２層目ポリシリコンゲート電極２０４とする。この時、同図（ｆ）に示される周辺部の盛り上がり（Ｂ部）及び薄くなる（Ｂ’部）の形成等の影響により、第２層目ポリシリコンゲート電極２０４の端部がオーバーハング状となって形成される（Ｃ部）。その結果、同図（ｅ）のＢ・Ｂ’部における第１層目ポリシリコンゲート電極２０１と第２層目ポリシリコンゲート電極２０４との間の耐圧が十分とれず、耐圧破壊による第１層目ポリシリコンゲート電極２０１と第２層目ポリシリコンゲート電極２０４との間でリークするという問題を開示している。【０００９】  特許文献２では、この問題を解決するために、図１４（ａ）〜図１４（ｈ）に示すように、第１層目ポリシリコン���ート電極２０１の端部にテーパーを付けてエッチングしている。これにより、第２ゲート酸化膜２０２は、オーバーハング状になることなく、表面が滑らかに形成されるので、カバレッジが良く、第１層目ポリシリコンゲート電極２０１と第２層目ポリシリコンゲート電極２０４との間の耐圧が十分取れるようになっている。【００１０】  しかしながら、上記従来の薄膜素子において、特許文献２のように、下側電極である第１層目ポリシリコンゲート電極２０１の端部にテーパーを付けてＴＦＴを作成した場合、下側電極の中央と端部との間で電極の厚さの違いから電極内のドーピング濃度の差を生じる。その結果、端部と中央とでＴＦＴの閾値特性が異なり、端部が寄生トランジスタとして働くので、特性の悪化を生じるという問題点を有している。
【発明の開示】
【００１１】  本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、下側電極の端部に影響されない薄膜素子、それを用いた表示装置及びメモリセル、並びにそれらの製造方法を提供することにある。
【００１２】  本発明の薄膜素子は、上記課題を解決するために、基板上に下側電極、第１の絶縁層、及び上側電極の順に構成される複数の薄膜素子において、上記各下側電極に対向する上記各上側電極が、平面的に、上記下側電極の外形内に全て囲まれている。
【００１３】  本発明の薄膜素子の製造方法は、上記課題を解決するために、基板上に下側電極を形成する工程と、上記下側電極の上側に第１の絶縁層を形成する工程と、上記第１の絶縁層の上側に、平面的に、上記各下側電極の外形内に全て囲まれるように各上側電極を形成する工程とを含む。
【００１４】  上記の発明によれば、各下側電極に対向する各上側電極が、平面的に、下側電極の外形内に全て囲まれている。このため、上側電極が下側電極を跨ぐことが無いため、エッジの影響を受けない。この結果、下側電極の端部にて耐圧破壊によりリークが発生するということはない。また、この薄膜素子をＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）に使用した場合においても、寄生トランジスタが発生せず、閾値特性が異なるということもない。
【００１５】  したがって、下側電極の端部に影響されない薄膜素子及びその製造方法を提供することができる。
【００１６】  また、本発明の薄膜素子は、前記上側電極の上側に形成された第２の絶縁層と、上記第２の絶縁層の上側に形成された配線層とが設けられていると共に、上記上側電極と配線層とは、上記第２の絶縁層に穿設されたコンタクトホールを通して電気的に接続されていることが好ましい。
【００１７】  また、本発明の薄膜素子の製造方法は、前記上側電極の上側に第２の絶縁層を形成する工程と、上記第２の絶縁層にコンタクトホールを形成する工程と、上記コンタクトホールを通じて上記上側電極と接続される配線層を形成する工程とを含むことが好ましい。
【００１８】  上記の発明によれば、上側電極から、コンタクトホールを通じて接続される配線層を介して外部へ配線を引き回すことができる。したがって、後述する画素補助容量においては各上側電極同士を導通させることができる一方、後述する画素薄膜トランジスタにおいては、ゲート電極としての上側電極を例えばゲート配線としての配線層に接続することができる。
【００１９】  また、従来では各薄膜素子同士が繋がって上側電極が形成されていたことにより、製造工程において、上側電極に多くの電荷が蓄積されてしまい、局所的に電荷が集中した場合、上側電極と下側電極との間の絶縁層内の電界強度が大きくなり、薄膜素子が静電破壊することがあった。
【００２０】  しかし、本発明では、各上側電極は島状に独立して存在することになるので、各島の上側電極と下側電極との間に蓄積される電荷は小さいものとなる。したがって、上側電極及び配線層に電荷が蓄積され難く、静電気対策となる。
【００２１】  また、本発明の表示装置は、上記課題を解決するために、上記記載の薄膜素子を画素補助容量に用いている。
【００２２】  また、本発明の表示装置の製造方法は、上記課題を解決するために、上記記載の薄膜素子の製造方法を画素補助容量の製造に用いる。
【００２３】  したがって、下側電極の端部に影響されない表示装置及びその製造方法を提供することができる。
【００２４】  また、本発明の表示装置は、上記課題を解決するために、上記記載の薄膜素子を薄膜トランジスタに用いている。
【００２５】  また、本発明の表示装置の製造方法は、上記課題を解決するために、上記記載の薄膜素子の製造方法を薄膜トランジスタの製造に用いる。
【００２６】  したがって、下側電極の端部に影響されない表示装置及びその製造方法を提供することができる。
【００２７】  また、本発明の表示装置は、上記課題を解決するために、上記記載の薄膜素子を画素補助容量及び薄膜トランジスタに用いている。
【００２８】  また、本発明の表示装置の製造方法は、上記課題を解決するために、上記記載の薄膜素子の製造方法を画素補助容量の製造及び薄膜トランジスタの製造に用いる。
【００２９】  したがって、下側電極の端部に影響されない表示装置及びその製造方法を提供することができる。
【００３０】  また、本発明の表示装置では、前記配線層は、ソース配線層であることが好ましい。
【００３１】  これにより、従来と同一プロセスにより行うことができるので、工程を増やすことがない。
【００３２】  また、本発明のメモリセルは、上記課題を解決するために、上記記載の薄膜素子をデータ保持用容量に用いている。
【００３３】  また、本発明のメモリセルの製造方法は、上記課題を解決するために、上記記載の薄膜素子の製造方法をデータ保持用容量の製造に用いる。
【００３４】  したがって、下側電極の端部に影響されないメモリセル及びその製造方法を提供することができる。
【００３５】  本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
【図面の簡単な説明】
【００３６】
【図１（ａ）】本発明の液晶表示装置の実施の形態を示すものであって、液晶パネル基板における画素補助容量部及びＴＦＴを含む周辺回路配置を示す平面図である。
【図１（ｂ）】上記液晶パネル基板における画素補助容量部の構成を示すものであって、図１（ａ）のＡ−Ａ線断面図である。
【図１（ｃ）】上記液晶パネル基板におけるＴＦＴの構成を示すものであって、図１（ａ）のＢ−Ｂ線断面図である。
【図２】上記液晶表示装置の液晶パネル基板におけるＴＦＴの構成を示すものであって、図１（ａ）のＣ−Ｃ線断面図である。
【図３（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部の下側電極（Ｓｉ）の形成工程を示す断面図である。
【図３（ｂ）】画素ＴＦＴの下側電極（Ｓｉ）の形成工程を示す断面図である。
【図４（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部の絶縁膜（ＧＩ）の形成工程を示す断面図である。
【図４（ｂ）】画素ＴＦＴの絶縁膜（ＧＩ）の形成工程を示す断面図である。
【図５（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部のチャネルドープ工程を示す断面図である。
【図５（ｂ）】画素ＴＦＴのチャネルドープ工程を示す断面図である。
【図６（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部の上側電極（ＧＥ）の形成工程を示す断面図である。
【図６（ｂ）】画素ＴＦＴの上側電極（ＧＥ）の形成工程を示す断面図である。
【図７（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部のソースドレイン領域の形成工程を示す断面図である。
【図７（ｂ）】画素ＴＦＴのソースドレイン領域の形成工程を示す断面図である。
【図８（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部の層間絶縁膜の形成工程を示す断面図である。
【図８（ｂ）】画素ＴＦＴの層間絶縁膜の形成工程を示す断面図である。
【図９（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部のコンタクトホールの形成工程を示す断面図である。
【図９（ｂ）】画素ＴＦＴのコンタクトホールの形成工程を示す断面図である。
【図１０（ａ）】上記液晶表示装置における製造工程を示すものであり、画素補助容量部のソースメタル配線の形成工程を示す断面図である。
【図１０（ｂ）】画素ＴＦＴのソースメタル配線の形成工程を示す断面図である。
【図１１（ａ）】従来の液晶表示装置を示すものであって、液晶パネル基板における画素補助容量部及びＴＦＴを含む周辺回路配置を示す平面図である。
【図１１（ｂ）】上記液晶パネル基板における画素補助容量部の構成を示すものであって、図１１（ａ）のＸ−Ｘ線断面図である。
【図１１（ｃ）】上記液晶パネル基板におけるＴＦＴの構成を示すものであって、図１１（ａ）のＹ−Ｙ線断面図である。
【図１２】従来のメモリセルの構成を示す平面図である。
【図１３（ａ）】従来の半導体装置の製造工程を示す断面図である。
【図１３（ｂ）】従来の半導体装置の製造工程を示すものであり、図１３（ａ）の続きの製造工程を示す断面図である。
【図１３（ｃ）】従来の半導体装置の製造工程を示すものであり、図１３（ｂ）の続きの製造工程を示す断面図である。
【図１３（ｄ）】従来の半導体装置の製造工程を示すものであり、図１３（ｃ）の続きの製造工程を示す断面図である。
【図１３（ｅ）】従来の半導体装置の製造工程を示すものであり、図１３（ｄ）の続きの製造工程を示す断面図である。
【図１３（ｆ）】従来の半導体装置の製造工程を示すものであり、図１３（ｅ）の続きの製造工程を示す断面図である。
【図１３（ｇ）】従来の半導体装置の製造工程を示すものであり、図１３（ｆ）の続きの製造工程を示す断面図である。
【図１３（ｈ）】従来の半導体装置の製造工程を示すものであり、図１３（ｇ）の続きの製造工程を示す断面図である。
【図１４（ａ）】従来の他の半導体装置の製造工程を示す断面図である。
【図１４（ｂ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ａ）の続きの製造工程を示す断面図である。
【図１４（ｃ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｂ）の続きの製造工程を示す断面図である。
【図１４（ｄ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｃ）の続きの製造工程を示す断面図である。
【図１４（ｅ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｄ）の続きの製造工程を示す断面図である。
【図１４（ｆ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｅ）の続きの製造工程を示す断面図である。
【図１４（ｇ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｆ）の続きの製造工程を示す断面図である。
【図１４（ｈ）】従来の他の半導体装置の製造工程を示すものであり、図１４（ｇ）の続きの製造工程を示す断面図である。
【符号の説明】
【００３７】  １  ガラス基板（基板）
３  下側電極（Ｓｉ）
４  絶縁膜（ＧＩ）（第１の絶縁膜）
５  上側電極（ＧＥ）
６  層間絶縁膜（第２の絶縁膜）
７  コンタクトホール
８  メタル配線（配線層）
１０  画素補助容量部
１１  ソースメタル配線
１２  ゲートメタル配線（配線層）
２０  画素ＴＦＴ（画素薄膜トランジスタ）
【発明を実施するための最良の形態】
【００３８】  本発明の一実施形態について図１ないし図１０に基づいて説明すれば、以下の通りである。ここで、図１（ａ）は、液晶パネル基板における画素補助容量部及びＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を含む周辺回路配置を示す平面図である。図１（ｂ）は、上記液晶パネル基板における画素補助容量部の構成を示すものであり、図１（ａ）のＡ−Ａ線断面図である。図１（ｃ）は、上記液晶パネル基板におけるＴＦＴの構成を示すものであり、図１（ａ）のＢ−Ｂ線断面図である。図２は、上記液晶パネル基板におけるＴＦＴの構成を示すものであり、図１（ａ）のＣ−Ｃ線断面図である。【００３９】  本実施の形態の表示装置としての液晶表示装置では、図１（ａ）及び図１（ｂ）に示すように、薄膜素子としての画素補助容量部１０においては下側電極（Ｓｉ）３の上側に第１の絶縁膜としての絶縁膜（ＧＩ）４を介して上側電極（ＧＥ）５が下側電極（Ｓｉ）３のエリアの内側に全て囲まれている構造になっている。なお、本実施の形態では、表示装置としての液晶表示装置について説明するが、必ずしもこれに限らず、他の例えば発光素子を用いる表示装置であってもよい。【００４０】  上記画素補助容量部１０では、図１（ａ）に示すように、上側電極（ＧＥ）５を接続する配線にソースメタル配線１１と同じ階層の配線層としてのメタル配線８を用いている。具体的には、図１（ｂ）に示すように、上側電極（ＧＥ）５は、第１の絶縁膜としての層間絶縁膜６に形成されたコンタクトホール７を介してこの層間絶縁膜６の表面に形成されたメタル配線８により直接的に上側電極（ＧＥ）５・５同士を接続しており、このメタル配線８はソースメタル配線１１と同じ階層の配線となっている。【００４１】  このように、上側電極（ＧＥ）５・５同士を、層間絶縁膜６を介してジャンパー（接続すること）させるためには、通常、さらに工程が必要となる。しかし、本実施の形態では、従来から存在するソースメタル配線１１と共通の工程を用いてメタル配線８を作成するため、工程の増加は生じず、コストアップとならない。【００４２】  また、このように、上側電極（ＧＥ）５及びメタル配線８の形成工程が２回に分けられることにより、従来では上側電極（ＧＥ）５のパターニング時のドライエッチングにより、繋がった上側電極（ＧＥ）全体に蓄積されていた電荷が、本実施の形態では各上側電極（ＧＥ）５それぞれに分割して蓄積することが可能となる。そして、この形成工程の間に、各上側電極（ＧＥ）５に蓄えられた電荷が一旦放電されるので、上側電極（ＧＥ）５同士を繋げたとき、上側電極（ＧＥ）５に蓄積される最大の電荷量は、従来の上側電極（ＧＥ）全体に蓄積される電荷よりも小さくなる。その結果、上側電極（ＧＥ）５が製造中に静電破壊されるのを防止することができる。また、ソースメタル配線１１と同じ階層の形成工程におけるエッチングプロセスをウエットエッチングで行えば、プラズマによる配線への電荷蓄積が起こり難く、回路素子が製造中に静電破壊されるのをより効果的に防止することができる。【００４３】  一方、本実施の形態においては、薄膜素子としての画素ＴＦＴ２０は、図１（ｃ）及び図２に示すように、��ップゲート型のＮ型ＬＤＤ構造をした薄膜トランジスタを用いている。すなわち、上側電極（ＧＥ）５がゲート電極となり、下側電極（Ｓｉ）３がソース電極及びドレイン電極となっている。また、本実施の形態では、Ｎ型ＬＤＤ構造を採用しており、ソース領域及びドレイン領域として高濃度の不純物であるＮ＋を注入した領域が存在すると共に、ソース領域及びドレイン領域におけるチャネル域近傍においては低濃度の不純物であるＮ−を注入した、或いは、注入しないＳｉ層の領域が存在する。これにより、ドレイン近傍での不純物の濃度分布の変化が緩やかになりドレイン領域の近傍での電界強度を低減でき、信頼性向上に寄与できるものとなっている。【００４４】  次に、上記構成の画素補助容量部１０及び画素ＴＦＴ２０を備えた液晶基板の製造方法について、図３（ａ）及び図３（ｂ）〜図１０（ａ）及び図１０（ｂ）に基づいて説明する。なお、各図において、図（ａ）は画素補助容量部１０を示しており、図（ｂ）は同時に形成される画素ＴＦＴ２０を示している。【００４５】  最初に、図３（ａ）及び図３（ｂ）に示すように、画素補助容量部１０及び画素ＴＦＴ２０を形成する基板としてのガラス基板１に対して、前処理として、洗浄とプレアニールを行う。次いで、以下の工程を行う。
（１）下側電極（シリコン（Ｓｉ）層）の形成工程
図３（ａ）及び図３（ｂ）に示すように、プラズマ化学気相成長法（ＰＥＣＶＤ）により、ガラス基板１上にアンダーコート（ＴＥＯＳ／ＳｉＮＯ）２と下側電極（Ｓｉ）３のアモルファスシリコン（ａ−Ｓｉ）層を形成する。次いで、約６００℃の熱処理により結晶に変化させる固相成長法（ＳＰＣ）を行う。アンダーコート材料としては、その他、ＳｉＮＸ、ＳｉＯＮ、ＳｉＨ４＋Ｎ２Ｏ等を用いることができる。【００４６】  なお、この固相成長法（ＳＰＣ）の処理前に、金属触媒を塗布して、ＣＧ−シリコン化するための前処理を行ってもよい。【００４７】  ところで、固相成長法（ＳＰＣ）を行っただけでは、結晶粒径が小さかったり、結晶粒径は大きいが粒内に結晶欠陥を多量に含んだりする等の理由により、移動度が低い等の画素ＴＦＴ２０の特性に問題が生じる。【００４８】  そこで、次に、エキシマレーザー・アニール法を用いて、結晶粒の品質を向上させる。
最後に、フォトリソ法によりパターニングし、さらにエッチングすることによって、シリコン（Ｓｉ）層を所望の形状に成型し、下側電極（Ｓｉ）３を形成する。
（２）ゲート絶縁膜の形成工程
次いで、図４（ａ）及び図４（ｂ）に示すように、原料ガスとしてテトラエチルオルトシリケート（ＴＥＯＳ）ガスを用いて、絶縁膜（ＧＩ：Ｇａｔｅ  Ｉｎｓｕｌａｔｏｒ）４を形成する。絶縁膜（ＧＩ）４の材料としては、その他、ＳｉＮｘ又はＳｉＯＮ、ＳｉＨ４＋Ｎ２Ｏ等を用いることができる。
（３）チャネルドープ工程
次に、画素トランジスタ及びその他液晶パネルの回路を駆動させるために必要となるトランジスタの閾値を制御するため、図５（ａ）及び図５（ｂ）に示すように、基板全面にボロンをドーピングするか、又はドーピングしたい部分のみをフォトリソ法でパターニングし、ボロンを所定量チャネルドープする。【００４９】  さらに、トランジスタにより、オーバーラップ構造が必要な場合、フォトリソ法にて所望のパターニングし、リンを所定量ドーピングする。なお、このチャネルドープは、絶縁膜（ＧＩ）４の形成前に行うことも可能である。【００５０】  上記のドーピング処理により、図５（ａ）に示す画素補助容量部１０におけるシリコン（Ｓｉ）層からなる下側電極（Ｓｉ）３が導体としての電極となる。
（４）上側電極（ＧＥ：ゲートメタル）５の形成工程
続いて、図６（ａ）及び図６（ｂ）に示すように、タングステン（Ｗ）膜／窒化タンタル（ＴａＮ）膜を、スパッタ等を用いて形成する。ゲートメタルに用いられる金属としては、その他、ＭｏＷ、Ａｌ等の低抵抗金属、表面が平坦で特性の安定した高融点金属等を用いることができる。【００５１】  次に、フォトリソ法により所望のパターニングを行った後、原料ガスとしてＡｒ、ＳＦ６、ＣＦ４、Ｏ２、Ｃ１２等の混合ガス分量を調整したドライエッチングを行い、２層構造の上側電極（ＧＥ）５を形成する。
（５）ソース・ドレイン領域の形成工程
続いて、図７（ａ）及び図７（ｂ）に示すように、トランジスタのソース・ドレイン領域を形成するため、所望のフォトリソ法を行い、その後、トランジスタのソース・ドレイン領域に、Ｎｃｈにはリンを、Ｐｃｈにはボロンのイオンドーピングを行う。必要に応じて、フォトリソ法でパターニングし、図７（ｂ）に示すように、ＬＤＤ構造にする。トランジスタにＣＧ−シリコンを用いる場合は、ゲッタサイトとして、ドーピングも同時に行う。次に、イオン注入によりｐ−Ｓｉ薄膜表面近傍に存在しているイオンをｐ−Ｓｉ層内に取り込んで活性化させるために、約６００℃の熱活性化処理を行う。また、その他、活性化として、エキシマレーザを照射する方法もある。この活性化処理の結果、電気伝導性を向上することができる。【００５２】  上記の処理により、図７（ｂ）に示す画素ＴＦＴ２０において、下側電極（Ｓｉ）３が、導体としてのソース・ドレイン電極を有することになる。
（６）層間絶縁膜の形成工程
続いて、図８（ａ）及び図８（ｂ）に示すように、ＰＥＣＶＤにより層間絶縁膜６を形成する。層間絶縁膜６の材料としては、ＳｉＮｘ、ＳｉＯＮ、ＴＥＯＳ等を用いることができる。
（７）コンタクト部の形成工程
続いて、図９（ａ）及び図９（ｂ）に示すように、所望のフォトリソ法を行った後、フッ酸系のウエットエッチング液を用いてコンタクトホール７を形成する。
（８）アニーリング処理工程
さらに、シリコン（Ｓｉ）の品質を改善するため、約４００℃で水素化アニーリング処理を行う。
（９）ソースメタルの形成工程
続いて、図１０（ａ）及び図１０（ｂ）に示すように、スパッタリング法でチタン（Ｔｉ）膜、アルミニウム−ケイ素（Ａｌ−Ｓｉ）系合金膜、Ｔｉ膜の順で金属薄膜を形成する。次に、フォトリソ法により所望のパターニングを行い、ドライエッチングを行い、ソース（ドレイン）メタル配線１１及びメタル配線８を形成する。これにより、図１０（ａ）に示す画素補助容量部１０においては、画素補助容量部１０の上側電極（ＧＥ）５とメタル配線８との間がコンタクトホール７を通じて導通する一方、図１０（ｂ）に示す画素ＴＦＴ２０においては、画素ＴＦＴ２０の下側電極（Ｓｉ）３のソース電極とソースメタル配線１１の間がコンタクトホール７を通じて導通する。また、図示しないが、画素ＴＦＴ２０においては、画素ＴＦＴ２０の上側電極（ＧＥ）５であるゲート電極とゲートメタル配線の間がコンタクトホール７を通じて導通する。【００５３】  このソースメタル配線１１及びメタル配線８を形成した後、さらに上層に保護膜を形成するため、ＰＥＣＶＤによる図示しない層間絶縁膜の形成、フォトリソ法による所望のパターニング、及びエッチングによるコンタクトの形成を行う。さらに、半透過型のマルチギャップ構造を作るため、樹脂膜の塗布−フォトリソ法による所望のパターニング−エッチングによるマルチギャップ、凹凸、及びコンタクト等の形成を行い、その後、透明電極（ＩＴＯ）、反射電極を形成するため、それぞれの材料を成膜−フォトリソによる所望のパターニング−エッチングにより、アレイ側の液晶基板の製造工程を完了する。【００５４】  このように、本実施の形態の画素補助容量部１０及び画素ＴＦＴ２０及びその製造方法では、各下側電極（Ｓｉ）３に対向する各上側電極（ＧＥ）５が、平面的に、下側電極（Ｓｉ）３の外形内に全て囲まれている。このため、上側電極（ＧＥ）５が下側電極（Ｓｉ）３を跨ぐことが無いため、エッジの影響を受けない。この結果、下側電極（Ｓｉ）３の端部にて耐圧破壊によりリークが発生するということはない。また、この薄膜素子を画素ＴＦＴ２０に使用した場合においても、閾値特性が異なるということもない。【００５５】  したがって、下側電極（Ｓｉ）３の端部に影響されない薄膜素子及びその製造方法を提供することができる。【００５６】  また、本実施の形態の画素補助容量部１０及び画素ＴＦＴ２０では、上側電極（ＧＥ）５から、層間絶縁膜６のコンタクトホールに接続されるメタル配線８により、ソースメタル配線１１及びゲートメタル配線１２を介して外部へ配線を引き回すことができる。したがって、画素補助容量部１０においては各上側電極（ＧＥ）５同士を導通させることができる一方、画素ＴＦＴ２０においては、ゲート電極としての上側電極（ＧＥ）５を例えばゲート配線としてのゲートメタル配線１２に接続することができる。【００５７】  また、本実施の形態の液晶表示装置及びその製造方法では、上記の画素補助容量部１０及び／又は画素ＴＦＴ２０を画素補助容量及び／又は画素薄膜トランジスタとして用いる。したがって、下側電極（Ｓｉ）３の端部に影響されない液晶表示装置及びその製造方法を提供することができる。【００５８】  また、本実施の形態の液晶表示装置では、配線層は、ソースメタル配線１１としていることにより、従来と同一プロセスにより行うことができるので、工程を増すことがない。【００５９】  なお、本実施の形態では、画素補助容量部及びＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）が液晶表示装置の液晶パネル基板に搭載されている場合についての説明を行ったが、必ずしもこれに限らず、本発明の下側電極（Ｓｉ）３、絶縁膜（ＧＩ）４及び上側電極（ＧＥ）５の構成を、メモリセルのデータ保持用容量に適用することも可能である。例えば、ＤＲＡＭをガラス基板上に集積した画像フレームメモリ等のメモリセルに適用することができる。【００６０】  このように、メモリセル及びその製造方法として、上記の薄膜素子をデータ保持用容量として用いることにより、下側電極（Ｓｉ）３の端部に影響されないメモリセル及びその製造方法を提供することができる。【００６１】  なお、発明を実施するための最良の形態の項においてなした具体的な実施態様または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と請求の範囲内で、いろいろと変更して実施することができるものである。
【産業上の利用可能性】
【００６２】  本発明は、基板上に形成された下側電極、第１の絶縁層及び上側電極からそれぞれ構成される複数の薄膜素子及びその製造方法に適用できる。また、具体的には、表示装置の画素補助容量及び／又は画素薄膜トランジスタに適用することができる。表示装置としては、例えば、アクティブマトリクス型の液晶表示装置に用いることができると共に、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイの他、発光素子として、有機ＥＬ発光素子、無機ＥＬ発光素子、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、プラズマディスプレイへの利用が可能である。【００６３】  また、薄膜素子を、ＤＲＡＭをガラス基板上に集積した画像フレームメモリ等のメモリセルのデータ保持用容量に適用することができる。
【図１（ａ）】
2007029394.tif 000002
【図１（ｂ）】
2007029394.tif 000003
【図１（ｃ）】
2007029394.tif 000004
【図２】
2007029394.tif 000005
【図３（ａ）】
2007029394.tif 000006
【図３（ｂ）】
2007029394.tif 000007
【図４（ａ）】
2007029394.tif 000008
【図４（ｂ）】
2007029394.tif 000009
【図５（ａ）】
2007029394.tif 000010
【図５（ｂ）】
2007029394.tif 000011
【図６（ａ）】
2007029394.tif 000012
【図６（ｂ）】
2007029394.tif 000013
【図７（ａ）】
2007029394.tif 000014
【図７（ｂ）】
2007029394.tif 000015
【図８（ａ）】
2007029394.tif 000016
【図８（ｂ）】
2007029394.tif 000017
【図９（ａ）】
2007029394.tif 000018
【図９（ｂ）】
2007029394.tif 000019
【図１０（ａ）】
2007029394.tif 000020
【図１０（ｂ）】
2007029394.tif 000021
【図１１（ａ）】
2007029394.tif 000022
【図１１（ｂ）】
2007029394.tif 000023
【図１１（ｃ）】
2007029394.tif 000024
【図１２】
2007029394.tif 000025
【図１３（ａ）】
2007029394.tif 000026
【図１３（ｂ）】
2007029394.tif 000027
【図１３（ｃ）】
2007029394.tif 000028
【図１３（ｄ）】
2007029394.tif 000029
【図１３（ｅ）】
2007029394.tif 000030
【図１３（ｆ）】
2007029394.tif 000031
【図１３（ｇ）】
2007029394.tif 000032
【図１３（ｈ）】
2007029394.tif 000033
【図１４（ａ）】
2007029394.tif 000034
【図１４（ｂ）】
2007029394.tif 000035
【図１４（ｃ）】
2007029394.tif 000036
【図１４（ｄ）】
2007029394.tif 000037
【図１４（ｅ）】
2007029394.tif 000038
【図１４（ｆ）】
2007029394.tif 000039
【図１４（ｇ）】
2007029394.tif 000040
【図１４（ｈ）】
2007029394.tif 000041
【国際調査報告】
2007029394.tif 000042
2007029394.tif 000043