【手続補正書】
【提出日】平成18年12月8日(2006.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
当該基板に設けられ第１導電型半導体からなるチャネル形成領域と、
当該チャネル形成領域を挟んで上記基板に形成された第２導電型半導体からなり、動作時にソースまたはドレインとなる第１および第２不純物領域と、
上記チャネル形成領域上に設けられたゲート絶縁膜と、
当該ゲート絶縁膜上に設けられたゲート電極と、
上記チャネル形成領域に対向した面内および膜厚方向に離散化されて上記ゲート絶縁膜内に形成され、動作時にホットホールが上記第１不純物領域および／または第２不純物領域から注入される電荷蓄積手段と
を有する不揮発性半導体記憶装置。
【請求項２】
上記ホットホールは、バンド間トンネル電流に起因したホットホールである
請求項１記載の不揮発性半導体記憶装置。
【請求項３】
上記ゲート絶縁膜は、上記第１不純物領域からホットホールが注入される第１領域と、
上記第２不純物領域からホットホールが注入される第２領域と、
上記第１，第２領域間に挟まれ、ホットホールが注入されない第３領域と
を有する請求項１記載の不揮発性半導体記憶装置。
【請求項４】
上記電荷蓄積手段が上記第１，第２領域に形成され、
電荷蓄積手段の分布領域が上記第３領域を介して空間的に分離されている
請求項３記載の不揮発性半導体記憶装置。
【請求項５】
上記第１，第２および第３領域上のゲート電極に対しそれぞれ空間的に分離した、上記第１領域外側の第１制御ゲートおよび上記第２領域外側の第２制御ゲートを
さらに有する請求項３記載の不揮発性半導体記憶装置。
【請求項６】
上記チャネル形成領域、上記第１および第２不純物領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタのゲート長が、上記第１，第２不純物領域双方からホットホールを注入したとき、上記第１不純物領域から注入されたホットホールの保持領域と上記第２不純物領域から注入されたホットホールの保持領域との少なくとも一部が上記ゲート絶縁膜内で合体するゲート長以下である
請求項１記載の不揮発性半導体記憶装置。
【請求項７】
上記チャネル形成領域、上記第１および第２不純物領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタがワード方向とビット方向とに複数配置され、
上記ゲート電極をワード方向に接続する複数のワード線と、
当該複数のワード線に接続され、動作対象のメモリトランジスタが接続された選択ワード線に負電圧を印加し、動作対象のメモリトランジスタが接続されていない非選択ワード線に正電圧を印加するワード線駆動回路と
をさらに有する請求項１記載の不揮発性半導体記憶装置。
【請求項８】
上記複数のメモリトランジスタは、
書き込み状態のしきい値電圧が消去状態のしきい値電圧より低い
請求項７記載の不揮発性半導体記憶装置。
【請求項９】
上記第１導電型がｐ型であり、上記第２導電型がｎ型である
請求項１記載の不揮発性半導体記憶装置。
【請求項１０】
上記チャネル形成領域、上記第１および第２不純物領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタが、ワード方向とビット方向とに複数配置され、
複数のワード線と、
当該複数のワード線と電気的に絶縁された状態でそれぞれ交差する複数の共通線とを更に有し、
上記複数のワード線それぞれに、上記ゲート電極が複数接続され、
上記複数の共通線それぞれに、上記第１および／または第２不純物領域が複数結合されている
請求項１記載の不揮発性半導体記憶装置。
【請求項１１】
上記ゲート電極をワード方向で共通に接続するワード線と、
上記第１不純物領域をビット方向で共通に接続する第１共通線と、
上記第２不純物領域を共通に接続する第２共通線と
を有する請求項１０記載の不揮発性半導体記憶装置。
【請求項１２】
上記第１共通線が、上記第１不純物領域をビット方向で共通に接続する第１副線と、当該第１副線をビット方向で共通に接続する第１主線とから構成され、
上記第２共通線が、上記第２不純物領域を共通に接続する第２副線と、当該第２副線を共通に接続する第２主線とから構成され、
上記第１副線と上記第２副線との間に、上記複数のメモリトランジスタが並列接続されている
請求項１１記載の不揮発性半導体記憶装置。
【請求項１３】
上記電荷蓄積手段は、すくなくとも外部との間で電荷の移動がない場合に、上記チャネル形成領域に対向する面全体としての導電性を持たない
請求項１記載の不揮発性半導体記憶装置。
【請求項１４】
上記ゲート絶縁膜は、上記チャネル形成領域上のボトム絶縁膜と、
当該ボトム絶縁膜上の窒化膜または酸化窒化膜と
を含む請求項１３記載の不揮発性半導体記憶装置。
【請求項１５】
上記ゲート絶縁膜は、上記チャネル形成領域上のボトム絶縁膜と、
上記電荷蓄積手段としてボトム絶縁膜上に形成され互いに絶縁された小粒径導電体と
を含む請求項１３記載の不揮発性半導体記憶装置。
【請求項１６】
基板と、
当該基板に設けられ第１導電型半導体からなるチャネル形成領域と、
当該チャネル形成領域を挟んで上記基板に形成された第２導電型半導体からなり、動作時にソースまたはドレインとなる第１および第２不純物領域と、
上記チャネル形成領域上に設けられ、上記チャネル形成領域に対向した面内および膜厚方向に離散化された電荷蓄積手段を内部に含むゲート絶縁膜と、
当該ゲート絶縁膜上に設けられたゲート電極とを有する不揮発性半導体記憶装置の動作方法であって、
書き込み時に、ホットホールを上記第１不純物領域および／または上記第２不純物領域から上記電荷蓄積手段に注入する
不揮発性半導体記憶装置の動作方法。
【請求項１７】
書き込み時に、バンド間トンネル電流に起因したホットホールを上記第１不純物領域および／または上記第２不純物領域から上記電荷蓄積手段に注入する
請求項１６記載の不揮発性半導体記憶装置の動作方法。
【請求項１８】
書き込み時に、上記第１不純物領域から上記ゲート絶縁膜の第１領域に上記ホットホールを注入し、
当該第１領域へのホットホール注入と独立に、上記第２不純物領域から上記ゲート絶縁膜内で上記第１領域と離れた第２領域に上記ホットホールを注入する
請求項１６記載の不揮発性半導体記憶装置の動作方法。
【請求項１９】
上記ゲート絶縁膜は、上記第１，第２領域間にホットホールが注入されない第３領域を有し、
上記電荷蓄積手段が上記第１，第２領域に形成され、
電荷蓄積手段の分布領域が上記第３領域を介して空間的に分離されている
請求項１８記載の不揮発性半導体記憶装置の動作方法。
【請求項２０】
上記第１不純物領域から注入されたホットホールの保持領域と、上記第２不純物領域から注入されたホットホールの保持領域との少なくとも一部が、上記電荷蓄積手段内で合体する
請求項１６記載の不揮発性半導体記憶装置の動作方法。
【請求項２１】
上記チャネル形成領域、上記第１および第２不純物領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタのゲート長が、上記２つのホットホール保持領域の少なくとも一部で合体が起こるゲート長以下である
請求項１６記載の不揮発性半導体記憶装置の動作方法。
【請求項２２】
上記チャネル形成領域、上記第１および第２不純物領域、上記ゲート絶縁膜および上記ゲート電極を有したメモリトランジスタがワード方向とビット方向とに複数配置され、ワード方向の複数のメモリトランジスタごとに上記ゲート電極がワード線により共通に接続されているメモリセルアレイに対する書き込みにおいて、
同一ワード線に接続した全てのメモリトランジスタに対し、ホットホールを注入する上記第１，第２領域に対応した全ての第１，第２不純物領域に所定の電圧を印加し、
ホットホール注入を行わない他の第１，第２領域に対応した第１，第２不純物領域を電気的フォローティング状態とし、
上記同一ワード線に、上記第１，第２不純物領域に印加する電圧との差が所定の書き込み電圧となる電圧を印加し、
当該同一ワード線に接続した全てのメモリトランジスタを１回の動作で並列に書き込む
請求項１８記載の不揮発性半導体記憶装置の動作方法。
【請求項２３】
書き込み時に、上記第１および／または第２不純物領域と上記ゲート電極との間に所定の書き込み電圧を印加する
請求項１６に記載の不揮発性半導体記憶装置の動作方法。
【請求項２４】
消去時に、上記第１および／または第２不純物領域からホットホールが注入されている上記電荷蓄積手段に対して、直接トンネル効果またはＦＮトンネル効果を用いてチャネル全面より電子を注入する
請求項１６に記載の不揮発性半導体記憶装置の動作方法。
【請求項２５】
上記第１導電型がｐ型であり、上記第２導電型がｎ型である
請求項１６に記載の不揮発性半導体記憶装置の動作方法。
【請求項２６】
上記電荷蓄積手段は、すくなくとも外部との間で電荷の移動がない場合に、上記チャネル形成領域に対向する面全体としての導電性を持たない
請求項１６に記載の不揮発性半導体記憶装置の動作方法。
【請求項２７】
上記ゲート絶縁膜は、上記チャネル形成領域上のボトム絶縁膜と、
当該ボトム絶縁膜上の窒化膜または酸化窒化膜と
を含む請求項２６に記載の不揮発性半導体記憶装置の動作方法。
【請求項２８】
上記ゲート絶縁膜は、上記チャネル形成領域上のボトム絶縁膜と、
上記電荷蓄積手段としてボトム絶縁膜上に形成され互いに絶縁された小粒径導電体と
を含む請求項２６に記載の不揮発性半導体記憶装置の動作方法。