【手続補正書】
【提出日】平成19年2月5日(2007.2.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１の半導体領域と、
この第１の半導体領域の一主面に形成され、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域と、
この第２の半導体領域上に形成された第２導電型の第３の半導体領域と、
この第３の半導体領域の表面領域に形成され、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域と、
前記第４および第３の半導体領域を貫通し、前記第２の半導体領域に達する深さを有して形成された複数のトレンチゲート用溝部と、
それぞれの、前記トレンチゲート用溝部の内面に沿って形成されたゲート絶縁膜と、
このゲート絶縁膜を介して、前記トレンチゲート用溝部内に低融点金属を埋め込んでなるゲート電極と、
前記ゲート電極間に対応する、前記第４の半導体領域を貫通し、前記第３の半導体領域に達する深さを有して形成されたトレンチコンタクト用溝部と、
このトレンチコンタクト用溝部内に埋め込まれたコンタクト電極と
を具備し、
前記ゲート絶縁膜と前記ゲート電極との間には、少なくともダミー電極材料が設けられてなることを特徴とする半導体装置。
【請求項２】  第１の半導体領域と、
前記第１の半導体領域の一主面に形成され、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域と、
前記第２の半導体領域上に形成された第２導電型の第３の半導体領域と、
前記第３の半導体領域の表面領域に形成され、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域と、
前記第４の半導体領域に隣接し、前記第３の半導体領域を貫通して前記第２の半導体領域に達する深さを有して並列に複数形成された第１の溝部と、
前記第１の溝部の内面に沿って形成された第１の絶縁膜と、
前記第１の溝部の内面に沿って形成された前記第１の絶縁膜を介して、前記第１の溝部内に埋め込まれた半導体電極層と、
前記半導体電極層の上部および前記第３の半導体領域の上部を覆った第２の絶縁膜と、
前記半導体電極層の上部を覆った前記第２の絶縁膜を貫通し、前記半導体電極層の内部に達する深さを有して前記第１の溝部に沿ってそれぞれ形成された第２の溝部と、
前記第３の半導体領域の上部を覆った前記第２の絶縁膜を貫通し、前記第３の半導体領域の内部に達する深さを有して前記第２の溝部間にそれぞれ形成された第３の溝部と、
前記第２の溝部内および前記第３の溝部内に埋め込まれた金属層と
を具備してなることを特徴とする半導体装置。
【請求項３】  前記半導体電極層はポリシリコン層であり、前記金属層はタングステン層であることを特徴とする請求項２に記載の半導体装置。
【請求項４】  前記金属層は、前記第２の溝部内および前記第３の溝部内にバリアメタル層を介して形成されていることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】  第１の半導体領域の一主面に、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域が形成され、この第２の半導体領域上に第２導電型の第３の半導体領域が形成され、この第３の半導体領域の表面領域に、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域が形成されてなる半導体層に対し、
前記第４の半導体領域と接するように前記第３の半導体領域を貫通し、前記第２の半導体領域に達する深さを有して並列に複数の第１の溝部を形成する工程と、
前記第１の溝部の内面に沿って第１の絶縁膜を形成する工程と、
前記第１の溝部の内面に沿って形成された前記第１の絶縁膜を介して、前記第１の溝部内に半導体電極材料を埋め込む工程と、
前記半導体電極材料が埋め込まれた前記第１の溝部の上部および前記第３の半導体領域の上部に第２の絶縁膜を形成する工程と、
前記半導体電極材料が埋め込まれた前記第１の溝部の上部に形成された前記第２の絶縁膜を貫通し、前記半導体電極材料に達する深さを有して前記第１の溝部に沿ってそれぞれ第２の溝部を形成するとともに、前記第３の半導体領域の上部に形成された前記第２の絶縁膜を貫通し、前記第３の半導体領域の内部に達する深さを有して前記第２の溝部間にそれぞれ第３の溝部を形成する工程と、
前記第２の溝部内および前記第３の溝部内に金属材料を埋め込む工程と
を備えてなることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
【課題を解決するための手段】
本願発明の一態様によれば、第１の半導体領域と、この第１の半導体領域の一主面に形成され、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域と、この第２の半導体領域上に形成された第２導電型の第３の半導体領域と、この第３の半導体領域の表面領域に形成され、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域と、前記第４および第３の半導体領域を貫通し、前記第２の半導体領域に達する深さを有して形成された複数のトレンチゲート用溝部と、それぞれの、前記トレンチゲート用溝部の内面に沿って形成されたゲート絶縁膜と、このゲート絶縁膜を介して、前記トレンチゲート用溝部内に低融点金属を埋め込んでなるゲート電極と、前記ゲート電極間に対応する、前記第４の半導体領域を貫通し、前記第３の半導体領域に達する深さを有して形成されたトレンチコンタクト用溝部と、このトレンチコンタクト用溝部内に埋め込まれたコンタクト電極とを具備し、前記ゲート絶縁膜と前記ゲート電極との間には、少なくともダミー電極材料が設けられてなることを特徴とする半導体装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本願発明の一態様によれば、第１の半導体領域と、前記第１の半導体領域の一主面に形成され、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域と、前記第２の半導体領域上に形成された第２導電型の第３の半導体領域と、前記第３の半導体領域の表面領域に形成され、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域と、前記第４の半導体領域に隣接し、前記第３の半導体領域を貫通して前記第２の半導体領域に達する深さを有して並列に複数形成された第１の溝部と、前記第１の溝部の内面に沿って形成された第１の絶縁膜と、前記第１の溝部の内面に沿って形成された前記第１の絶縁膜を介して、前記第１の溝部内に埋め込まれた半導体電極層と、前記半導体電極層の上部および前記第３の半導体領域の上部を覆った第２の絶縁膜と、前記半導体電極層の上部を覆った前記第２の絶縁膜を貫通し、前記半導体電極層の内部に達する深さを有して前記第１の溝部に沿ってそれぞれ形成された第２の溝部と、前記第３の半導体領域の上部を覆った前記第２の絶縁膜を貫通し、前記第３の半導体領域の内部に達する深さを有して前記第２の溝部間にそれぞれ形成された第３の溝部と、前記第２の溝部内および前記第３の溝部内に埋め込まれた金属層とを具備してなることを特徴とする半導体装置が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
さらに、本願発明の一態様によれば、第１の半導体領域の一主面に、前記第１の半導体領域よりも不純物濃度が低い第１導電型の第２の半導体領域が形成され、この第２の半導体領域上に第２導電型の第３の半導体領域が形成され、この第３の半導体領域の表面領域に、前記第２の半導体領域よりも不純物濃度が高い第１導電型の第４の半導体領域が形成されてなる半導体層に対し、前記第４の半導体領域と接するように前記第３の半導体領域を貫通し、前記第２の半導体領域に達する深さを有して並列に複数の第１の溝部を形成する工程と、前記第１の溝部の内面に沿って第１の絶縁膜を形成する工程と、前記第１の溝部の内面に沿って形成された前記第１の絶縁膜を介して、前記第１の溝部内に半導体電極材料を埋め込む工程と、前記半導体電極材料が埋め込まれた前記第１の溝部の上部および前記第３の半導体領域の上部に第２の絶縁膜を形成する工程と、前記半導体電極材料が埋め込まれた前記第１の溝部の上部に形成された前記第２の絶縁膜を貫通し、前記半導体電極材料に達する深さを有して前記第１の溝部に沿ってそれぞれ第２の溝部を形成するとともに、前記第３の半導体領域の上部に形成された前記第２の絶縁膜を貫通し、前記第３の半導体領域の内部に達する深さを有して前記第２の溝部間にそれぞれ第３の溝部を形成する工程と、前記第２の溝部内および前記第３の溝部内に金属材料を埋め込む工程とを備えてなることを特徴とする半導体装置の製造方法が提供される。