【手続補正書】
【提出日】平成19年10月17日(2007.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子および出力端子と、
互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、
第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、
前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１トランジスタの制御電極が接続する第１ノードと、
前記第２トランジスタの制御電極が接続する第２ノードと、
前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、
前記駆動部は、
前記第１ノードに前記第１電圧を供給するためのトランジスタであって、一方の主電極が前記第１ノードに接続すると共に制御電極が前記第２ノードに接続する第３トランジスタを含み、且つ、当該第３トランジスタが遮断状態になる期間内において、当該第３トランジスタの他方の主電極である第３ノードに前記第１電圧とは異なる所定の電圧が印加されるよう構成されている
ことを特徴とするシフトレジスタ回路。
【請求項２】
請求項１記載のシフトレジスタ回路であって、
前記駆動部は、
前記第３ノードと前記第１電圧端子との間に接続し、制御電極が前記第２ノードに接続する第４トランジスタと、
所定の第４電圧が供給される第４電圧端子と、
前記第４電圧端子と前記第３ノードとの間に接続する第５トランジスタとを含む
ことを特徴とするシフトレジスタ回路。
【請求項３】
請求項２記載のシフトレジスタ回路であって、
前記第５トランジスタの制御電極は、前記第１ノードに接続している
ことを特徴とするシフトレジスタ回路。
【請求項４】
請求項２記載のシフトレジスタ回路であって、
前記第５トランジスタの制御電極は、前記出力端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項５】
請求項２から請求項４のいずれか記載のシフトレジスタ回路であって、
前記駆動部において、
前記第１トランジスタの制御電極と前記第１ノードと間の接続は、第６トランジスタを介して成されており、
前記第６トランジスタの制御電極は、所定の第５電圧が供給される第５電圧端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項６】
請求項５記載のシフトレジスタ回路であって、
前記第５電圧と前記第４電圧とは、同じ大きさである
ことを特徴とするシフトレジスタ回路。
【請求項７】
請求項１記載のシフトレジスタ回路であって、
前記第３ノードは、前記出力端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項８】
請求項１記載のシフトレジスタ回路であって、
前記駆動部は、
前記第３ノードと前記第１クロック端子との間に接続し、制御電極が前記第１ノードに接続する第７トランジスタと、
前記第３ノードと前記第１電圧端子との間に接続し、制御電極が前記第２ノードに接続する第８トランジスタとを含む
ことを特徴とするシフトレジスタ回路。
【請求項９】
請求項１から請求項８のいずれか記載のシフトレジスタ回路であって、
前記駆動部は、
前記第１ノードと前記第１電圧端子との間に直列に接続し、制御電極が共に前記第２クロック信号に同期する信号端子に接続する第９，第１０トランジスタを含み、且つ、当該第９，第１０トランジスタが遮断状態となる期間内において、当該第９，第１０トランジスタ間の接続ノードである第４ノードに前記第１電圧とは異なる所定の電圧が印加されるよう構成されている
ことを特徴とするシフトレジスタ回路。
【請求項１０】
請求項９記載のシフトレジスタ回路であって、
前記駆動部は、
所定の第６電圧が供給される第６電圧端子と、
前記第６電圧端子と前記第４ノードとの間に接続する第１１トランジスタを含む
ことを特徴とするシフトレジスタ回路。
【請求項１１】
請求項１０記載のシフトレジスタ回路であって、
前記第１１トランジスタの制御電極は、前記第１ノードに接続している
ことを特徴とするシフトレジスタ回路。
【請求項１２】
請求項１０記載のシフトレジスタ回路であって、
前記第１１トランジスタの制御電極は、前記出力端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項１３】
請求項９記載のシフトレジスタ回路であって、
前記第４ノードは、前記出力端子に接続している
ことを特徴とするシフトレジスタ回路。
【請求項１４】
請求項９記載のシフトレジスタ回路であって、
前記第４ノードは、前記第３ノードに接続している
ことを特徴とするシフトレジスタ回路。
【請求項１５】
請求項１から請求項１４のいずれか記載のシフトレジスタ回路が複数個縦続接続して構成されるシフトレジスタ回路。
【請求項１６】
請求項１５記載のシフトレジスタ回路を走査線駆動回路とする画像表示装置。
【請求項１７】
入力端子および出力端子と、
互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、
第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、
前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１トランジスタの制御電極が接続する第１ノードと、
前記第２トランジスタの制御電極が接続する第２ノードと、
前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、
前記駆動部は、
前記第２ノードと前記第１電圧端子との間に直列に接続し、制御電極が共に前記入力端子に接続する第３，第４トランジスタを含み、且つ、当該第３，第４トランジスタが遮断状態となる期間内において、当該第３，第４トランジスタ間の接続ノードである第３ノードに前記第１電圧とは異なる所定の電圧が印加されるよう構成されている
ことを特徴とするシフトレジスタ回路。
【請求項１８】
請求項１７記載のシフトレジスタ回路であって、
前記駆動部は、
所定の第４電圧が供給される第４電圧端子と
前記第４電圧端子と前記第３ノードとの間に接続する第５トランジスタを含む
ことを特徴とするシフトレジスタ回路。
【請求項１９】
請求項１８記載のシフトレジスタ回路であって、
前記第５トランジスタの制御電極は、前記第２ノードに接続する
ことを特徴とするシフトレジスタ回路。
【請求項２０】
請求項１８記載のシフトレジスタ回路であって、
前記第５トランジスタの制御電極は、前記第１クロック端子に接続する
ことを特徴とするシフトレジスタ回路。
【請求項２１】
請求項１８から請求項２０のいずれか記載のシフトレジスタ回路であって、
前記第４電圧端子には、前記第３電圧端子と同じく前記第３電圧が印加される
ことを特徴とするシフトレジスタ回路。
【請求項２２】
請求項１７から請求項２１のいずれか記載のシフトレジスタ回路が複数個縦続接続して構成されるシフトレジスタ回路。
【請求項２３】
請求項２２記載のシフトレジスタ回路を走査線駆動回路とする画像表示装置。
【請求項２４】
入力端子および出力端子と、
互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、
第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、
前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１トランジスタの制御電極が接続する第１ノードと、
前記第２トランジスタの制御電極が接続する第２ノードと、
前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、
前記駆動部は、
前記第２トランジスタが導通状態になる期間内において、前記第１クロック信号に同期して、前記第２トランジスタの導通状態が維持されるレベルに前記第２ノードを充電する補償回路を備える
ことを特徴とするシフトレジスタ回路。
【請求項２５】
請求項２４記載のシフトレジスタ回路であって、
前記補償回路は、
所定の第４および第５電圧がそれぞれ供給される第４および第５電圧端子と、
前記第２ノードと前記第４電圧端子との間に接続する第３トランジスタと、
前記第３トランジスタの制御電極と前記第２ノードとの間に接続し、制御電極が前記第５電圧端子に接続した第４トランジスタと、
前記第３トランジスタの制御電極と前記第１クロック端子との間に接続する容量素子とを含む
ことを特徴とするシフトレジスタ回路。
【請求項２６】
請求項２５記載のシフトレジスタ回路であって、
前記容量素子は、ＭＯＳ（Metal-Oxide Semiconductor）容量素子である
ことを特徴とするシフトレジスタ回路。
【請求項２７】
請求項２４から請求項２６のいずれか記載のシフトレジスタ回路が複数個縦続接続して構成されるシフトレジスタ回路。
【請求項２８】
請求項２７記載のシフトレジスタ回路を走査線駆動回路とする画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の第１の局面としてのシフトレジスタ回路は、入力端子および出力端子と、互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、前記出力端子を放電する第２トランジスタと、前記第１トランジスタの制御電極が接続する第１ノードと、前記第２トランジスタの制御電極が接続する第２ノードと、前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、前記駆動部は、前記第１ノードに前記第１電圧を供給するためのトランジスタであって、一方の主電極が前記第１ノードに接続すると共に制御電極が前記第２ノードに接続する第３トランジスタを含み、且つ、当該第３トランジスタが遮断状態になる期間内において、当該第３トランジスタの他方の主電極である第３ノードに前記第１電圧とは異なる所定の電圧が印加されるよう構成されているものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の第２の局面としてのシフトレジスタ回路は、入力端子および出力端子と、互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、前記出力端子を放電する第２トランジスタと、前記第１トランジスタの制御電極が接続する第１ノードと、前記第２トランジスタの制御電極が接続する第２ノードと、前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、前記駆動部は、前記第２ノードと前記第１電圧端子との間に直列に接続し、制御電極が共に前記入力端子に接続する第３，第４トランジスタを含み、且つ、当該第３，第４トランジスタが遮断状態となる期間内において、当該第３，第４トランジスタ間の接続ノードである第３ノードに前記第１電圧とは異なる所定の電圧が印加されるよう構成されているものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第３の局面としてのシフトレジスタ回路は、入力端子および出力端子と、互いに位相の異なる第１および第２クロック信号がそれぞれ入力される第１および第２クロック端子と、第１、第２および第３電圧がそれぞれ供給される第１、第２および第３電圧端子と、前記出力端子と前記第１クロック端子との間に接続する第１トランジスタと、前記出力端子を放電する第２トランジスタと、前記第１トランジスタの制御電極が接続する第１ノードと、前記第２トランジスタの制御電極が接続する第２ノードと、前記第２クロック信号に同期して前記第１ノードに前記第１電圧を供給すると共に前記第２ノードに前記第３電圧に対応する電圧を供給し、且つ、前記入力端子の入力信号に基づいて前記第１ノードに前記第２電圧に対応する電圧を供給すると共に前記第２ノードに前記第１電圧を供給する駆動部とを備えるシフトレジスタ回路であって、前記駆動部は、前記第２トランジスタが導通状態になる期間内において、前記第１クロック信号に同期して、前記第２トランジスタの導通状態が維持されるレベルに前記第２ノードを充電する補償回路を備えるものである。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2006277860.tif 000001