【手続補正書】
【提出日】平成20年3月25日(2008.3.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路を試験するための方法であって、
前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有し、かつ前記第２のテスト・ポイントを相互接続する導体を有する基準ウェーハを供給するステップと、
前記ポートの個々の一つに前記第２のテスト・ポイントのそれぞれを相互接続するために前記相互接続構造を用いるステップと、
前記相互接続構造内の前記信号経路および前記導体を介して前記ポートの一つから該ポートの別のものに試験信号を伝送するために前記ＩＣテスターをプログラミングするステップとを含む方法。
【請求項２】
前記試験信号が前記ポートの前記別のものに到着するかどうかを決定するために前記ＩＣテスターをプログラミングするステップを更に含む、請求項１に記載の方法。
【請求項３】
前記試験信号は、その大きさが振動する、請求項１に記載の方法。
【請求項４】
前記試験信号が前記ポートの前記別のものでその大きさが振動するかどうかを決定するために前記ＩＣテスターをプログラミングするステップを更に含む、請求項３に記載の方法。
【請求項５】
前記ポートの前記一つにおける前記試験信号の電圧を測定するステップを更に含む、請求項１に記載の方法。
【請求項６】
前記試験信号の電流に対する前記試験信号の前記電圧の比を計算するステップを更に含む、請求項５に記載の方法。
【請求項７】
前記ポートの前記一つにおける前記試験信号の電流を測定するステップを更に含む、請求項１に記載の方法。
【請求項８】
前記試験信号の電流に対する前記試験信号の前記電圧の比を計算するステップを更に含む、請求項７に記載の方法。
【請求項９】
前記ポートの前記別のものを接地するステップと、
前記試験信号の大きさを測定するステップと、
前記試験信号の前記測定した大きさに従って経路抵抗を計算するステップ
を更に含む、請求項１に記載の方法。
【請求項１０】
前記ＩＣウェーハおよび前記基準ウェーハは、大きさおよび形状が類似する、請求項１に記載の方法。
【請求項１１】
試験するＩＣウェーハ上に配列された少なくとも３つの第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路の抵抗を測定するための方法であって、
前記ＩＣウェーハの前記少なくとも３つの第１のテスト・ポイントの配列に実質的に類似する配列で少なくとも３つの第２のテスト・ポイントを有し、かつ前記少なくとも３つの第２のテスト・ポイントを相互接続する導体を有する基準ウェーハを供給するステップと、
前記ポートの個別の一つに前記少なくとも３つの第２のテスト・ポイントのそれぞれを相互接続するために前記相互接続構造を用いるステップと、
前記少なくとも３つのポートの少なくとも３つの固有の組の間に試験信号を伝送するステップとを含む方法。
【請求項１２】
前記試験信号のそれぞれの大きさを測定するステップと、前記試験信号の前記測定した大きさに従って前記信号経路の抵抗を計算するステップを更に含む、請求項１１に記載の方法。
【請求項１３】
前記試験信号を前記少なくとも３つのポートの前記少なくとも３つの固有の組の間に伝送するときに前記組のそれぞれの一つのポートを接地するステップを更に含む、請求項１２に記載の方法。
【請求項１４】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路を試験するための方法であって、
前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有し、基準地点を有し、かつ前記基準地点に前記第２のテスト・ポイントを相互接続する導体を有する基準ウェーハを供給するステップと、
前記ポートの個々の一つに前記第２のテスト・ポイントおよび前記基準地点のそれぞれを相互接続するために前記相互接続構造を用いるステップと、
前記相互接続構造内の前記信号経路および前記導体を介して前記第２のテスト・ポイントの一つに相互接続された前記ポートの一つから前記基準地点に接続された前記ポートの別のものに試験信号を伝送するために前記ＩＣテスターをプログラミングするステップとを含む方法。
【請求項１５】
前記試験信号が前記ポートの前記別のものに到着したかどうかを決定するために前記ＩＣテスターをプログラミングするステップを更に含む請求項１４に記載の方法。
【請求項１６】
前記試験信号は、高論理レベルと低論理レベルとの間をトグルする請求項１４に記載の方法。
【請求項１７】
前記試験信号が前記ポートの前記別のものにおける前記高論理レベルと低論理レベルとの間をトグルするかどうかを決定するために前記ＩＣテスターをプログラミングするステップを更に含む、請求項１６に記載の方法。
【請求項１８】
前記ポートの前記一つにおける前記試験信号の電圧を測定するステップを更に含む、請求項１４に記載の方法。
【請求項１９】
前記試験信号の電流に対する前記試験信号の電圧の比を計算するステップを更に含む、請求項１８に記載の方法。
【請求項２０】
前記試験信号の電流を測定するステップを更に含む、請求項１４に記載の方法。
【請求項２１】
前記試験信号の前記測定した電流に対する前記試験信号の電圧の比を計算するステップを更に含む、請求項２０に記載の方法。
【請求項２２】
前記ポートの前記別のものを接地するステップと、
前記試験信号の大きさを測定するステップと、
前記試験信号の前記測定した大きさに従って経路抵抗を計算するステップとを更に含む、請求項１４に記載の方法。
【請求項２３】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路を試験するための方法であって、
前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有し、かつ前記第２のテスト・ポイントにおける試験信号を生成する手段を有する基準ウェーハを供給するステップと、
前記ポートの個々の一つに前記第２のテスト・ポイントのそれぞれを相互接続するために前記相互接続構造を用いるステップと、
前記試験信号が前記ポートに到着するかどうかを決定するために前記ポートを監視するために前記ＩＣテスターをプログラミングするステップとを含む方法。
【請求項２４】
前記試験信号は、その大きさが振動する、請求項２３に記載の方法。
【請求項２５】
前記試験信号は、前記ポートの前記別のものにおいて大きさが振動するかどうかを決定するために前記ＩＣテスターをプログラミングするステップを更に含む、請求項２４に記載の方法。
【請求項２６】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路の抵抗を測定するための方法であって、
前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有し、かつ前記第２のテスト・ポイントを接地する手段を有する基準ウェーハを供給するステップと、
前記ポートの個々の一つに前記第２のテスト・ポイントのそれぞれを相互接続するために前記相互接続構造を用いるステップと、
前記ポートと前記接地した第２のテスト・ポイントとの間の経路抵抗を測定するために前記ＩＣテスターをプログラミングするステップとを含む方法。
【請求項２７】
集積回路（ＩＣ）テスターがＩＣウェーハを試験しているときに、前記ＩＣテスターのポートと、ＩＣに配列された第１のテスト・ポイントとの間に信号経路を設けるとともに、前記ＩＣテスターが前記ＩＣウェーハを試験していないときに前記ＩＣテスターが前記信号経路の抵抗を測定できるようにするための装置であって、
前記ＩＣテスターが前記ＩＣウェーハを試験しているときに前記ＩＣウェーハの前記第１のテスト・ポイントに接触するように配列されたコンタクトを含むとともに、前記ＩＣテスターのポートを前記コンタクトに相互接続する導体を含む相互接続構造であって、前記導体および前記コンタクトが前記信号経路を形成する、相互接続構造と、
前記試験する前記ＩＣウェーハに大きさおよび形状が類似する基準ウェーハであって、前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有する基準ウェーハと
を備え、
前記コンタクトは、前記ＩＣテスターが前記ＩＣウェーハを試験しているときに前記第１のテスト・ポイントに接触し、前記ＩＣテスターが前記信号経路の抵抗を測定しているときに前記第２のテスト・ポイントに接触する、装置。
【請求項２８】
前記基準ウェーハは、前記第２のテスト・ポイントの群を相互接続する導体を更に備える、請求項２７に記載の装置。
【請求項２９】
前記基準ウェーハは、当該基準ウェーハへの入力として供給された信号に応答して前記第２のテスト・ポイントを選択的に接地する回路手段を更に備えている、請求項２７に記載の装置。
【請求項３０】
前記基準ウェーハは、前記第２のテスト・ポイントで試験信号を生成する回路手段を更に備えている、請求項２７に記載の装置。
【請求項３１】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路の抵抗を測定するための装置であって、
前記試験する前記ＩＣウェーハに大きさおよび形状が類似する基準ウェーハであって、前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有する基準ウェーハを備え、
前記基準ウェーハは、前記第２のテスト・ポイントで試験信号を生成する回路手段を更に含み、
前記試験信号は、振動する大きさを有する、装置。
【請求項３２】
前記基準ウェーハは、前記第２のテスト・ポイントを交互に接地し、かつ前記基準ウェーハへの入力として供給される制御信号に応答して前記第２のテスト・ポイントで試験信号を生成する回路手段を更に備えている、請求項２７に記載の装置。
【請求項３３】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路の抵抗を測定するための装置であって、
前記試験する前記ＩＣウェーハに大きさおよび形状が類似する基準ウェーハであって、前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有する基準ウェーハを備え、
前記基準ウェーハは、前記第２のテスト・ポイントを交互に接地しかつ前記基準ウェーハへの入力として供給される制御信号に応答して前記第２のテスト・ポイントで試験信号を生成する回路手段を更に含み、
前記試験信号は、振動する大きさを有する、装置。
【請求項３４】
試験するＩＣウェーハに配列された第１のテスト・ポイントに集積回路（ＩＣ）テスターのポートを相互接続するための相互接続構造内の信号経路の抵抗を測定するための装置であって、
前記試験する前記ＩＣウェーハに大きさおよび形状が類似する基準ウェーハであって、前記ＩＣウェーハの前記第１のテスト・ポイントの配列に実質的に類似する配列で複数の第２のテスト・ポイントを有する基準ウェーハと、
前記信号経路によって伝えられる信号の振幅を測定しかつ前記信号の前記測定した振幅から信号経路の抵抗を計算するために、前記相互接続構造内の前記信号経路を介して前記第２のテスト・ポイントに結合された手段と
を備える、装置。
【請求項３５】
前記基準ウェーハは、前記第２のテスト・ポイントの群を相互接続する導体を更に含む、請求項３４に記載の装置。
【請求項３６】
前記基準ウェーハは、当該基準ウェーハへの入力として供給された信号に応答して前記第２のテスト・ポイントを選択的に接地する回路手段を更に含む、請求項３４に記載の装置。
【請求項３７】
前記基準ウェーハは、前記第２のテスト・ポイントで試験信号を生成する回路手段を更に含む、請求項３４に記載の装置。
【請求項３８】
前記試験信号は、振動する大きさを有する、請求項３７に記載の装置。
【請求項３９】
前記基準ウェーハは、前記第２のテスト・ポイントを交互に接地しかつ前記基準ウェーハへの入力として供給される制御信号に応答して前記第２のテスト・ポイントで試験信号を生成する回路手段を更に含む、請求項３７に記載の装置。
【請求項４０】
前記試験信号は、振動する大きさを有する、請求項３９に記載の装置。
【請求項４１】
相互接続構造を試験する方法であって、
複数のポートを有する半導体デバイステスターを供給するステップと、
前記複数のポートのうちのいくつかを、半導体デバイスの半導体ウェーハ上のダイのパッドの配列に実質的に類似する配列である複数のプローブのうちの対応するプローブに相互接続する相互接続構造を供給するステップと、
前記半導体テスター上に対応する第１のポートを有する、前記プローブのうちの第１のプローブを、前記半導体テスター上に対応する第２のポートを有する、前記プローブのうちの第２のプローブに対応付けすることによって、前記第１のポートから前記第２のポートへの期待信号経路を確立するステップと、
前記第１のポートで試験信号を伝送するステップと、
前記第２のポートで期待される信号が現れるか否かを決定するステップと
を含む、方法。
【請求項４２】
前記対応付けは、前記ダイのパッドの配列に実質的に類似する配列である複数のコンタクトパッドを有する試験ウェーハと、前記第１のプローブに対応する前記ウェーハ上の第１の位置にある第１のコンタクトパッドと前記第２のプローブに対応する前記ウェーハ上の第２の位置にある第２のコンタクトパッドとの間の電気接続を行う導体とを供給することを含む、請求項４１に記載の方法。
【請求項４３】
前記第２のポートの電圧を測定するステップを更に含む、請求項４１に記載の方法。
【請求項４４】
前記試験信号の電流に対する前記電圧の比を計算するステップを更に含む、請求項４３に記載の方法。
【請求項４５】
試験済みの相互接続構造を製造する方法であって、
複数のポートを有する集積回路（ＩＣ）テスターを供給するステップと、
前記複数のポートのうちのいくつかを、半導体デバイスの半導体ウェーハ上のダイのパッドの配列に実質的に類似する配列である複数のプローブのうちの対応するプローブに相互接続する、相互接続構造を供給するステップと、
前記ダイのパッドの配列に実質的に類似する配列である複数の試験パッドと、基準地点と、前記基準地点に前記試験パッドを相互接続する少なくとも一つの導体とを有する基準ウェーハであって、前記試験パッドと前記基準地点が前記プローブのそれぞれに接触するようになされている基準ウェーハを供給するステップと、
第１のプローブチップを介して前記試験パッドのうちの一つに接続されることが期待される前記ポートのうち一つで試験信号を伝送するステップと、 
第２のプローブチップを介して前記基準ポートに接続されることが期待されるポート上で期待される信号を測定するステップと
を含む、方法。
【請求項４６】
前記試験パッドのうちの別のものに接続されることが期待される前記ポートのうちの別のものを接地するステップと、
前記試験信号の大きさを測定するステップと、
前記試験信号の前記測定した大きさに従って経路抵抗を計算するステップと
を更に含む、請求項４５に記載の方法。
【請求項４７】
前記試験パッドのうちの別のものに接続されることが期待される前記ポートのうちの別のものを開回路にするステップと、 
前記試験信号の大きさを測定するステップと、
前記試験信号の前記測定した大きさに従って経路抵抗を計算するステップと
を更に含む、請求項４５に記載の方法。
【請求項４８】
前記試験信号の大きさを測定するステップと、
前記試験信号の前記測定した大きさに従って経路抵抗を計算するステップと
を更に含む、請求項４５に記載の方法。
【請求項４９】
試験済みのプローブカードアセンブリを製造する方法であって、
試験ポートを有する集積回路（ＩＣ）テスターを供給するステップと、
試験するウェーハ上に第１のテスト・ポイントを有する半導体デバイスを供給するステップと、
前記第１のテスト・ポイントの配列に合致する配列である複数の第２のテスト・ポイントと、前記第２のテスト・ポイントのうち少なくとも二つを相互接続する導体とを有する基準ウェーハを供給するステップと、
前記試験ポートのうちの少なくとも一部に前記第２のテスト・ポイントのうちの少なくとも一部を相互接続するプローブカードアセンブリを供給するステップと、
前記プローブカードアセンブリ内の信号経路および前記導体を介して、前記ＩＣテスターの試験ポートのうちの一つから前記試験ポートのうちの別のものに試験信号を伝送するステップと、
前記試験信号が前記試験ポートのうちの別のものに到着するか否かを決定するステップと
を含む、方法。