【誤訳訂正書】
【提出日】平成19年12月21日(2007.12.21)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
マイクロプロセッサ（μＰ）と協調し、受信信号を検出するための集積回路であって、
シリアルデータ語としての電界強度設定値（ｌａ８−１４）および特定のマルチパス設定値（ｌａ０−６）と、中間周波数（ｆＺＦ）に対する特定の範囲（ｗｉｎ）とを受け取るための、少なくとも一つの検出回路入力端子と、
上記中間周波数（ｆＺＦ）を検出する中間周波数検波器（ＺＦＺ）であって、２つの論理状態のうちの一方を示す第１の検索実行停止信号（ｃｅｎｔ）を出力し、上記第１の検索実行停止信号（ｃｅｎｔ）は、上記中間周波数（ｆＺＦ）が上記特定の範囲（ｗｉｎ）内で検出された場合と、上記中間周波数（ｆＺＦ）が上記特定の範囲（ｗｉｎ）内で検出されなかった場合とで互いに異なる論理状態を示す、上記中間周波数検波器（ＺＦＺ）と、
電界強度比較器（ＦｓＫ）であって、２つの論理状態のうちの一方を示す第２の検索実行停止信号（Ｆｓｃ）を出力し、上記第２の検索実行停止信号（Ｆｓｃ）は、上記受信信号の電界強度（Ｆｓ）が上記電界強度設定値（ｌａ８−１４）よりも大きい場合と、上記電界強度比較器（ＦｓＫ）によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記電界強度比較器（ＦｓＫ）と、
マルチパス比較器（ＭｐＫ）であって、２つの論理状態のうちの一方を示す第３の検索実行停止信号（Ｍｐｃ）を出力し、上記第３の検索実行停止信号（Ｍｐｃ）は、マルチパス信号（Ｍｐ）が上記特定のマルチパス設定値（ｌａ０−６）よりも大きい場合と、上記マルチパス比較器（ＭｐＫ）によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記マルチパス比較器（ＭｐＫ）と、
上記第１の検索実行停止信号（ｃｅｎｔ）、上記第２の検索実行停止信号（Ｆｓｃ）、および、上記第３の検索実行停止信号（Ｍｐｃ）を互いに組み合わせて２つの論理状態のうちの一方を示す二進停止信号（ｓｓｔｏｐ）を生成する論理ゲート（ＡＮＤ）であって、上記二進停止信号（ｓｓｔｏｐ）は、上記受信信号が上記中間周波数検波器（ＺＦＺ）、上記電界強度比較器（ＦｓＫ）、および、上記マルチパス比較器（ＭｐＫ）のそれぞれによって検出された場合と、上記受信信号が上記中間周波数検波器（ＺＦＺ）、上記電界強度比較器（ＦｓＫ）、および、上記マルチパス比較器（ＭｐＫ）のうちの少なくとも１つによって検出されなかった場合とで、互いに異なる論理状態を示し、上記論理ゲート（ＡＮＤ）の出力端子から出力された上記二進停止信号（ｓｓｔｏｐ）が上記マイクロプロセッサ（μＰ）に入力信号として受け取られる上記論理ゲート（ＡＮＤ）と、
上記電界強度比較器（ＦｓＫ）の上流側に接続された、電界強度信号（ＦＳ）をディジタル化する第１のアナログ／ディジタル変換器（ＡＤＷ１）と、
上記第１のアナログ／ディジタル変換器（ＡＤＷ１）と上記電界強度比較器（ＦｓＫ）との間に接続された第１のシリアル／パラレル変換器（ＳＲ１）と、
上記マルチパス比較器（ＭｐＫ）の上流側に接続された、上記マルチパス信号（Ｍｐ）をディジタル化する第２のアナログ／ディジタル変換器（ＡＤＷ２）と、
上記第２のアナログ／ディジタル変換器（ＡＤＷ２）と上記マルチパス比較器（ＭｐＫ）との間に接続された第２のシリアル／パラレル変換器（ＳＲ２）と、
上記マルチパス比較器（ＭｐＫ）に上記マルチパス設定値（ｌａ０−６）を供給するために、第１の部分の出力ビットが上記マルチパス比較器（ＭｐＫ）に接続され、上記電界強度比較器（ＦｓＫ）に上記電界強度設定値（ｌａ８−１４）を供給するために、第２の部分の出力ビットが上記電界強度比較器（ＦｓＫ）に接続された、第３のシリアル／パラレル変換器（ＳＲ３）とを備える集積回路。
【請求項２】
単一の配線に接続されたマイクロプロセッサ入力端子、および、少なくとも一つのマイクロプロセッサ出力端子を備えたマイクロプロセッサと、
検出回路とを備えている回路であって、
上記検出回路は、
少なくとも一つの検出回路入力端子と、
上記マイクロプロセッサ入力端子の上記単一の配線に接続された検出回路出力端子と、
中間周波数を検出する中間周波数検波器であって、２つの論理状態のうちの一方を示す第１の検索実行停止信号を出力し、上記第１の検索実行停止信号は、上記中間周波数が特定の範囲内で検出された場合と、上記中間周波数が上記特定の範囲内で検出されなかった場合とで互いに異なる論理状態を示す、上記中間周波数検波器と、
電界強度比較器であって、２つの論理状態のうちの一方を示す第２の検索実行停止信号を出力し、上記第２の検索実行停止信号は、受信信号の電界強度が電界強度設定値よりも大きい場合と、上記電界強度比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記電界強度比較器と、
マルチパス比較器であって、２つの論理状態のうちの一方を示す第３の検索実行停止信号を出力し、上記第３の検索実行停止信号は、マルチパス信号が特定のマルチパス設定値よりも大きい場合と、上記マルチパス比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記マルチパス比較器と、
上記第１の検索実行停止信号、上記第２の検索実行停止信号、および、上記第３の検索実行停止信号を互いに組み合わせて２つの論理状態のうちの一方を示す二進停止信号を生成して上記検出回路出力端子において出力する論理ゲートであって、上記二進停止信号は、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のそれぞれによって検出された場合と、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のうちの少なくとも１つによって検出されなかった場合とで、互いに異なる論理状態を示す、上記論理ゲートと、
上記電界強度比較器の上流側に接続され、電界強度信号をディジタル化する第１のアナログ／ディジタル変換器と、
上記第１のアナログ／ディジタル変換器と上記電界強度比較器との間に接続された第１のシリアル／パラレル変換器と、
上記マルチパス比較器の上流側に接続され、上記マルチパス信号をディジタル化する第２のアナログ／ディジタル変換器と、
上記第２のアナログ／ディジタル変換器と上記マルチパス比較器との間に接続された第２のシリアル／パラレル変換器と、
上記マルチパス比較器に上記マルチパス設定値を供給するために、第１の部分の出力ビットが上記マルチパス比較器に接続され、上記電界強度比較器に上記電界強度設定値を供給するために、第２の部分の出力ビットが上記電界強度比較器に接続された、第３のシリアル／パラレル変換器と
を含んでおり、
上記少なくとも一つのマイクロプロセッサ出力端子は、上記電界強度設定値、上記マルチパス設定値、および、上記中間周波数のあるべき上記特定の範囲を送るために、上記少なくとも一つの検出回路入力端子に接続されている回路。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】受信信号を検出するための集積回路、および回路構造
【発明の詳細な説明】
【０００１】
本発明は、例えば、無線受信機、特に、移動無線受信機に用いられる受信信号を検出するための集積回路、並びに集積回路の回路構造に関するものである。
【０００２】
位相ロックループ（ＰＬＬ）用に調整された電圧制御発振器（ＶＣＯ）は、無線受信技術として確立されている。ヨーロッパの周波数変調型の無線における周波数のステップサイズは１００ＫＨｚであるが、そういった特定のステップサイズに、位相ロックループを用いることによって、電圧制御発振器の振動周波数は調整されている。送信機の検索を実行するときは、ＦＭバンド全体（８７．５ＭＨｚから１０８ＭＨｚ）は、１００ＫＨｚごとに増加させて走査されることが好ましい。電圧制御発振器の振動周波数ｆＯｓｚは、入力周波数を受信するために、一般的に１０．７ＭＨｚ高くし、すなわち、９８．２ＭＨｚから１１８．７ＭＨｚの間にある。
【０００３】
送信機の検索を実行するときは、できる限り、受信する価値のある送信機を確認し、それらの入力周波数、または、該当する電圧制御発振器の振動周波数ｆＯｓｚを記憶するべきである。どんなに特殊な受信周波数の送信機を検出したとしても、マイクロコントローラは、位相ロックループをそのときの値でとめる。その値は、これらの測定された送信機を後で直接設定できるように、マイクロコントローラに記憶される。送信機の場所を検出可能にすることを目的として、該当する振動周波数で電圧制御発振器をとめるための判定基準（kriterien）が、１つ、または、検出精度を上げるならば複数必要になる。よって、受信する価値のある入力信号の存在を精確に検出するためには、受信機に、１つの、または、好ましくは複数の評価用基準を用いることが必要になる。
【０００４】
送信機を精確に検出できるという信頼性を向上させるために、電界強度信号（受信された信号のレベル）だけでなく、受信された信号がマルチパスの受信によって散乱しているかどうかを示すマルチパス信号もまた用いられる。このために、電界強度信号およびマルチパス信号は、マイクロプロセッサに送り込まれる。このマイクロプロセッサは、これらの信号をディジタル化し、あらかじめマイクロプロセッサにて定義された基準によってこれらを評価するものである。最終的には、マイクロプロセッサにおいて、送信機が受信する価値のあるものであるか否かが判断される。このような回路構造においては、受信機のモジュールからマイクロプロセッサへ複数のラインが要求されるため、送信機の検索を実行するときに、データバスに避けられないデータトラフィックが生じてしまうという問題がある。さらに、このことはマイクロプロセッサに不要な負担を過度にかけてしまうだけでなく、敏感な受信システムにとっては、データトラフィックが永続的な干渉源となる。したがって、データトラフィックを可能な限り低く抑えるために、送信機の識別に対する正確性が低くなるという問題はあるものの、中間周波数の計数という送信機の検索基準を、たびたび行わないようにしている。多くの場合、より確かな検索実行停止のためには、電界強度信号、マルチパス信号、Ｓカーブのゼロ交さ点、および、中間周波数増幅器の入力ミクサ（Eingangsmischer）から限定される中間周波数、を含む基準のひとつを評価するだけでは十分ではない。電界強度を用いるだけでは、受信しにくい送信機を確実に検出することは難しい。
【０００５】
欧州特許出願公報第０４３０４６９号（EP-A2-0 430 469）では、ＦＭ受信機に対する受信信号を検出するための回路が開示されている。ここで、検波器は、中間周波数検波器、電界強度比較器、および、信号路を形成する論理スイッチング素子内の出力信号を互いに結合させるノイズ信号検波器、を含んでいる。マイクロプロセッサは、これらの機能を有し、動作している。
【０００６】
特開昭６０−０９６９１３号公報の要約，９巻，２４８号（Ｅ−３４７）（公開日：１９８５年１０月４日）（JP-A-60-096913）においては、マルチパス信号に基づくノイズを検出するためのノイズ検波器の使用方法が開示されている。
【０００７】
また、欧州特許出願公報第０３３５１４１号（EP-A2-0 335 141）では、マルチパス受信を含む種々の受信特性変数を検出し、その変数を論理素子に結合させて出力する構造が開示されている。
【０００８】
本発明の１つの目的は、受信された信号を検出するための集積回路であって、干渉を防止するとともに、迅速に、かつ確実に送信機を識別できる集積回路を提供することにある。
【０００９】
その目的は、特許請求の範囲に記載の、受信信号を検出するための集積回路、を用いて達成される。
【００１０】
本発明の第１の集積回路は、マイクロプロセッサと協調し、受信信号を検出するための集積回路であって、シリアルデータ語としての電界強度設定値および特定のマルチパス設定値と、中間周波数に対する特定の範囲とを受け取るための、少なくとも一つの検出回路入力端子と、上記中間周波数を検出する中間周波数検波器であって、２つの論理状態のうちの一方を示す第１の検索実行停止信号を出力し、上記第１の検索実行停止信号は、上記中間周波数が上記特定の範囲内にある場合と、上記中間周波数が上記特定の範囲内で検出されなかった場合とで互いに異なる論理状態を示す、上記中間周波数検波器と、電界強度比較器であって、２つの論理状態のうちの一方を示す第２の検索実行停止信号を出力し、上記第２の検索実行停止信号は、上記受信信号の電界強度が上記電界強度設定値よりも大きい場合と、上記電界強度比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記電界強度比較器と、マルチパス比較器であって、２つの論理状態のうちの一方を示す第３の検索実行停止信号を出力し、上記第３の検索実行停止信号は、マルチパス信号が上記特定のマルチパス設定値よりも大きい場合と、上記マルチパス比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記マルチパス比較器と、上記第１の検索実行停止信号、上記第２の検索実行停止信号、および、上記第３の検索実行停止信号を互いに組み合わせて２つの論理状態のうちの一方を示す二進停止信号を生成する論理ゲートであって、上記二進停止信号は、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のそれぞれによって検出された場合と、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のうちの少なくとも１つによって検出されなかった場合とで、互いに異なる論理状態を示し、上記論理ゲートの出力端子から出力された上記二進停止信号が上記マイクロプロセッサに入力信号として受け取られる上記論理ゲートと、上記電界強度比較器の上流側に接続された、電界強度信号をディジタル化する第１のアナログ／ディジタル変換器と、上記第１のアナログ／ディジタル変換器と上記電界強度比較器との間に接続された第１のシリアル／パラレル変換器と、上記マルチパス比較器の上流側に接続された、上記マルチパス信号をディジタル化する第２のアナログ／ディジタル変換器と、上記第２のアナログ／ディジタル変換器と上記マルチパス比較器との間に接続された第２のシリアル／パラレル変換器と、上記マルチパス比較器に上記マルチパス設定値を供給するために、第１の部分の出力ビットが上記マルチパス比較器に接続され、上記電界強度比較器に上記電界強度設定値を供給するために、第２の部分の出力ビットが上記電界強度比較器に接続された、第３のシリアル／パラレル変換器とを備えることを特徴としている。
【００１１】
本発明の第２の集積回路は、第１の集積回路において、上記電界強度比較器および上記マルチパス比較器は、受信状態がより弱くなれば上記電界強度設定値および上記マルチパス設定値がより小さく設定され、受信状態がより強くなれば上記電界強度設定値および上記マルチパス設定値がより大きく設定されるように構成されていることを特徴としている。
【００１２】
本発明の第３の集積回路は、第２の集積回路において、上記電界強度設定値、上記マルチパス設定値、および、上記中間周波数のあるべき上記特定の範囲は、上記マイクロプロセッサによって決定されることを特徴としている。
【００１３】
本発明の回路は、単一の配線に接続されたマイクロプロセッサ入力端子、および、少なくとも一つのマイクロプロセッサ出力端子を備えたマイクロプロセッサと、検出回路とを備えている回路であって、上記検出回路は、少なくとも一つの検出回路入力端子と、上記マイクロプロセッサ入力端子の上記単一の配線に接続された検出回路出力端子と、中間周波数を検出する中間周波数検波器であって、２つの論理状態のうちの一方を示す第１の検索実行停止信号を出力し、上記第１の検索実行停止信号は、上記中間周波数が特定の範囲内にある場合と、上記中間周波数が上記特定の範囲内で検出されなかった場合とで互いに異なる論理状態を示す、上記中間周波数検波器と、電界強度比較器であって、２つの論理状態のうちの一方を示す第２の検索実行停止信号を出力し、上記第２の検索実行停止信号は、受信信号の電界強度が電界強度設定値よりも大きい場合と、上記電界強度比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記電界強度比較器と、マルチパス比較器であって、２つの論理状態のうちの一方を示す第３の検索実行停止信号を出力し、上記第３の検索実行停止信号は、マルチパス信号が特定のマルチパス設定値よりも大きい場合と、上記マルチパス比較器によって上記受信信号が検出されなかった場合とで互いに異なる論理状態を示す、上記マルチパス比較器と、上記第１の検索実行停止信号、上記第２の検索実行停止信号、および、上記第３の検索実行停止信号を互いに組み合わせて２つの論理状態のうちの一方を示す二進停止信号を生成して上記検出回路出力端子において出力する論理ゲートであって、上記二進停止信号は、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のそれぞれによって検出された場合と、上記受信信号が上記中間周波数検波器、上記電界強度比較器、および、上記マルチパス比較器のうちの少なくとも１つによって検出されなかった場合とで、互いに異なる論理状態を示す、上記論理ゲートと、上記電界強度比較器の上流側に接続され、電界強度信号をディジタル化する第１のアナログ／ディジタル変換器と、上記第１のアナログ／ディジタル変換器と上記電界強度比較器との間に接続された第１のシリアル／パラレル変換器と、上記マルチパス比較器の上流側に接続され、上記マルチパス信号をディジタル化する第２のアナログ／ディジタル変換器と、上記第２のアナログ／ディジタル変換器と上記マルチパス比較器との間に接続された第２のシリアル／パラレル変換器と、上記マルチパス比較器に上記マルチパス設定値を供給するために、第１の部分の出力ビットが上記マルチパス比較器に接続され、上記電界強度比較器に上記電界強度設定値を供給するために、第２の部分の出力ビットが上記電界強度比較器に接続された、第３のシリアル／パラレル変換器とを含んでおり、上記少なくとも一つのマイクロプロセッサ出力端子は、上記電界強度設定値、上記マルチパス設定値、および、上記中間周波数のあるべき上記特定の範囲を送るために、上記少なくとも一つの検出回路入力端子に接続されていることを特徴としている。
【００１４】
また、本発明によれば、受信信号を検出するための集積回路は、中間周波数が特定の範囲（Bereichs）内にある場合は、第１の検索実行停止信号（Suchlaufstoppsignal）を出力する中間周波数検波器を備えている。さらに、集積回路は、受信信号の電界強度が電界強度設定値よりも大きい場合は、第２の検索実行停止信号を出力する電界強度比較器を備えている。加えて、本発明は、マルチパス信号が特定のマルチパス設定値よりも大きい場合は、第３の検索実行停止信号を出力するマルチパス比較器を備えている。さらに、組合せ装置の出力内に静的に存在する二進停止信号であって、マイクロプロセッサに入力信号として適用できる二進停止信号を形成するために、上記３つの検索実行停止信号どうしを論理的に組み合せる組合せ装置を備えている。
【００１５】
これにより、マイクロプロセッサと集積回路との間のデータトラフィックを、有利に大きく減少させることができ、その結果、干渉を著しく減少させられる。
【００１６】
この集積回路は、第１のアナログ／ディジタル変換器を集積回路内に集積した結果、集積回路の無線受信機に必要な総合空間を減少させられるという利点を有している。この第１のアナログ／ディジタル変換器は、電界強度比較器の上流側に接続されており、電界強度信号をディジタル化するものである。したがって、集積回路の外部へ配線される電気配線も、同様に少なくでき、これにより、干渉の影響を減少させられる。
【００１７】
また、マルチパス比較器よりも上流側に接続された、マルチパス信号をディジタル化するための第２のアナログ／ディジタル変換器にも、上述の利点がある。
【００１８】
この集積回路は、第１のアナログ／ディジタル変換器と電界強度比較器との間に接続された第１のシリアル／パラレル変換器によって、電界強度比較器の信号処理速度を加速できるという利点を有する。
【００１９】
また、第２のアナログ／ディジタル変換器とマルチパス比較器との間に第２のシリアル／パラレル変換器が接続されることでも、上記利点がある。
【００２０】
さらに、本発明に係る集積回路の有利な形態が存在する。
【００２１】
また、本発明に係る集積回路では、送信機の信号検出をさらに速く行うために、電界強度設定値およびマルチパス設定値を、受信の強い地域よりも受信の弱い地域の方でより低く設定することによって、周囲の状況に適合できるようにするのが有利である。
【００２２】
第３の集積回路における具体的な利点の一つは、電界強度設定値、マルチパス設定値、および、中間周波数のあるべき範囲は、マイクロプロセッサによって決定される。これにより、設定値によってマイクロプロセッサの演算容量をそれほど制限してしまうことなく、周囲の状況に応じて、柔軟に、すばやく、簡単に設定値を決定できる。
【００２３】
本発明によれば、集積回路と、マイクロプロセッサとからなる回路構造を用いることにより、回路構造に対する課題が解決される。ここで、集積回路は、単一の配線を含むマイクロプロセッサの入力端子に接続される二進停止信号の出力端子を有している。マイクロプロセッサは、電界強度設定値と、シリアルデータ語としてのマルチパス信号の値と、中間周波数のあるべき範囲とを、集積回路に送信するために、集積回路の少なくとも１つの入力端子に接続される、少なくとも１つの出力端子を有している。
【００２４】
１つの図に基づいて、本発明を詳細に説明すれば、以下の通りである。
図１は、本発明の実施形態に係る、送信機の検索を実行するための構成の要部を示すブロック図である。中間周波数検波器（ＺＦＺ）は、中間周波数検波器（ＺＦＺ）に入力される中間周波数であって、振動周波数ｆＯｓｚと、所定の範囲ｗｉｎ内にある受信信号の受信周波数ｆＥとの差を示す中間周波数ｆＺＦを検出するためのものである。範囲ｗｉｎは、要求される精度の関数として、例えばマイクロプロセッサを用いて、あらかじめ定義される設定値である。範囲ｗｉｎは、送信機に関する送信信号を検出するために、中間周波数ｆＺＦの範囲で定義される。
【００２５】
中間周波数検波器ＺＦＺの出力信号は、異なる２つの論理状態を有する第１の検索実行停止信号ｃｅｎｔである。第１の論理状態を示す検索実行停止信号ｃｅｎｔは、中間周波数ｆＺＦが範囲ｗｉｎ内で検出されたことを示しており、一方、第２の論理状態を示す検索実行停止信号ｃｅｎｔは、中間周波数ｆＺＦが範囲ｗｉｎ内で検出されなかったことを示している。
【００２６】
送信機を検出するための中間周波数に加えて、受信信号を検出するための第２の判定基準が、電界強度比較器ＦｓＫに設けられている。電界強度比較器ＦｓＫでは、第１のアナログ／ディジタル変換器ＡＤＷ１でディジタル化され、次いで、７ビット幅のデータ語Ｒｅｓ０に変換された電界強度信号Ｆｓを、同様に７ビット幅である電界強度設定値ｌａ８−１４と比較する。シリアルデータ語から、７ビット幅のパラレルデータ語への変換は、シフトレジスタおよびラッチを有する第１のシリアル／パラレル変換器ＳＲ１にて行われる。電界強度比較器Ｆｓｋからも、第１の検索実行停止信号ｃｅｎｔと同様に、２つの論理状態を示す第２の検索実行停止信号Ｆｓｃが出力される。第２の検索実行停止信号Ｆｓｃが第１の論理状態である場合は、電界強度比較器ＦｓＫが受信信号を検出したことを意味しており、一方、第２の検索実行停止信号Ｆｓｃが第２の論理状態である場合は、受信信号は電界強度比較器ＦｓＫにより検出されなかったことを示している。
【００２７】
第２のアナログ／ディジタル変換器ＡＤＷ２によってディジタル化され、そして、７ビット幅のデータ語Ｒｅｓ１としてマルチパス比較器ＭｐＫに送り込まれたマルチパス信号Ｍｐは、受信信号を検出するための第３の基準として提供されるマルチパス設定値ｌａ０−６と、マルチパス比較器ＭｐＫにおいて比較される。ディジタル化されたマルチパス信号Ｍｐの変換は、第２のアナログ／ディジタル変換器ＡＤＷ２と、マルチパス比較器ＭｐＫとの間に接続された、第２のシリアル／パラレル変換器ＳＲ２で行われる。マルチパス比較器ＭｐＫより出力される第３の検索実行停止信号Ｍｐｃもまた、マルチパス比較器ＭｐＫにて第１の論理状態として検出される受信信号によって、２つの論理状態を示す。第３の検索実行停止信号Ｍｐｃが第２の論理状態である場合は、マルチパス比較器ＭｐＫでは受信信号が検出されていないことを意味する。
【００２８】
マルチパス設定値と電界強度設定値とは、ともに、シリアルデータ語ＤＩＮとして第３のシリアル／パラレル変換器ＳＲ３に読み込まれ、第３のシリアル／パラレル変換器ＳＲ３より１４ビット幅のデータ語ｌａが出力される。ここで、データ語ｌａにおける初めの７ビットは、マルチパス比較器ＭｐＫにマルチパス設定値ｌａ０−６として入力され、後の７ビットは、電界強度比較器ＦｓＫに電界強度設定値ｌａ８−１４として入力される。
【００２９】
３つの上記検索実行停止信号ｃｅｎｔ、Ｆｓｃ、およびＭｐｃは、アンドゲートＡＮＤによって論理的に組み合わされ、停止信号ｓｓｔｏｐと成り、アンドゲートＡＮＤより出力される。停止信号ｓｓｔｏｐは、マイクロプロセッサμＰへの入力信号である。ここで、停止信号ｓｓｔｏｐには２つの論理状態がある。第１の論理状態は、中間周波数検波器ＺＦＺ、電界強度比較器ＦｓＫ、およびマルチパス比較器ＭｐＫが、それぞれ受信信号を検出していることを示す。停止信号ｓｓｔｏｐが第２の論理状態である場合は、中間周波数検波器ＺＦＺ、電界強度比較器ＦｓＫ、またはマルチパス比較器ＭｐＫの３つの部材のいずれか１つは受信信号を検出していないことを示す。このように、マイクロプロセッサμＰには、受信信号の有無が直ちに通知される。マイクロプロセッサμＰは、中間周波数の位置しなければならない範囲ｗｉｎを予め定義し、そして、シリアルデータ語ＤＩＮの形式で、設定値を予め定義する。この設定値は、電界強度比較器ＦｓＫおよびマルチパス比較器ＭｐＫによって、それぞれ電界強度信号Ｆｓおよびマルチパス信号Ｍｐと比較されるものである。これにより、これら３つの検波器の処理を個別化できる。この結果、それらの検索精度への影響は、速く、簡単に、精密に影響を受けやすくなる。受信特性が不十分な環境であっても、周囲の状況に適応できるように、電界強度およびマルチパス信号を減少させることができる。電界強度信号Ｆｓおよびマルチパス信号Ｍｐの設定値が、シリアルデータ語ＤＩＮによってゼロに設定された場合は、受信信号の検出には中間周波数検波器ＺＦのみが用いられるように、電界強度比較器ＦｓＫおよびマルチパス比較器ＭｐＫを形成する２つの部材は、いわば、スイッチを切った状態にする。
【００３０】
もちろん、本発明に係る回路構造において、データ語Ｒｅｓ０、Ｒｅｓ１、ｌａ０−６、およびｌａ８−１４は、７ビット幅に限定されるものではない。つまり、これらデータ語の幅は、要求に応じて選択可能である。
【００３１】
本発明は、電界強度、マルチパス、および中間周波数を組み合わせ、測定することにより、送信機に関する受信信号の存否を、単一ビット、つまり、単一ピン（ハウジング端子）を用いて示すことを可能にしている。
【００３２】
２つのアナログ／ディジタル変換器（ＡＤＷ１およびＡＤＷ２）は、２チャンネルの７ビットアナログ／ディジタル変換器として作用する。第１のチャンネルでは、受信信号として電界強度信号Ｆｓを取り扱い、また、第２のチャンネルでは、入力信号としてマルチパス信号Ｍｐを取り扱う。
【００３３】
従来、アナログ評価は、電界強度、マルチパス信号、またはＳカーブによって成されるのが一般的である。このため、アナログ信号は、マイクロプロセッサに入力され、そこで変換されている。これでは、アナログ信号とともに付加的な先行信号をマイクロプロセッサに入力しなければならないという状況になる。アナログ信号がマイクロプロセッサに入力される前に、アナログ信号の変換がなされるならば、あらかじめ変換されたディジタル語をマイクロプロセッサにバスを通じて送信し、さらに、データの送信および評価をマイクロプロセッサに付加的に読み込ませなければならない。したがって、上流側に接続された回路とマイクロプロセッサとの間のデータトラフィックが激しくなる。加えて、この結果、干渉信号が発生する。
【００３４】
中間周波数ｆＺＦ、電界強度Ｆｓ、およびマルチパス信号Ｍｐの評価に加えて、さらに、Ｓカーブのゼロ交叉点（＝ＦＭ−復調信号）の評価、および、それのアンドゲートＡＮＤへの入力も容易にできるようになる。
【００３５】
中間周波数検波器ＺＦＺにおいて、認識された入力周波数は、定義された時間内で、カウントされ、それに相応してその値を求められる。その結果、中間周波数（ｆＺＦ＝ｆＯｓｚ−ｆＥ）が予め設定されたｗｉｎ（ウィンドウ）の範囲にあるかどうかが、示される。範囲ｗｉｎ内にあると評価された中間周波数の中心周波数における計数時間は、他のものとは独立して設定される。測定された中間周波数ｆＺＦがウィンドウｗｉｎ内にある場合は、それに相応して、第１の検索実行停止信号ｃｅｎｔが中間周波数検波器ＺＦＺより出力される。測定された中間周波数ｆＺＦがウィンドウｗｉｎ内にない場合は、第２の論理状態を示す第１の検索実行停止信号ｃｅｎｔが中間周波数検波器ＺＦＺより出力される。さらに、中間周波数検波器ＺＦＺは、評価された周波数ｆＺＦが高すぎるか、または、低すぎるかを示すことにも用いられる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る、送信機の検索を実行するための構成の要部を示すブロック図である。