(57)【要約】  本発明は、動的に状態を遷移する被試験装置を試験するための試験信号を発生することができる試験信号発生装置を提供することを目的とする。  本発明の試験信号発生装置は、複数のパターンを格納するパターン格納部２０と、複数のパターンから１つのパターンを選択するパターン選択部２３と、パターン選択部２３によって選択されたパターンを有する試験信号を発生する試験信号発生部２５と、少なくとも１つの種類のトリガ信号を受信するトリガ信号受信部２１と、各パターンに対して、該パターンを有する試験信号を試験信号発生部２５に繰り返し発生させる回数、および、該パターンを有する試験信号を試験信号発生部２５に繰り返し発生させている途中にトリガ信号受信部２１にトリガ信号が受信されたときの該トリガ信号の種類毎のパターン選択部２３の動作等を表すパターンマップを格納するパターンマップ格納部２２とを備える。
2007102485.tif 000002
【特許請求の範囲】
【請求項１】
試験信号を発生する試験信号発生部（２５）と、
前記試験信号の複数のパターンを格納するパターン格納部（２０）と、
前記各パターンに対して、該パターンを有する試験信号を前記試験信号発生部に繰り返し発生させる回数、および、該パターンを有する試験信号を該回数分繰り返し発生させた後に前記試験信号発生部に発生させる試験信号のパターンが定められたパターンマップを格納するパターンマップ格納部（２２）と、
前記試験信号発生部に発生させる試験信号のパターンを前記パターンマップにしたがって前記複数のパターンから選択するパターン選択部（２３）とを備えた試験信号発生装置において、
少なくとも１つの種類のトリガ信号を受信するトリガ信号受信部（２１）を備え、
前記パターンマップが、前記パターン毎に前記トリガ信号の種類に対応するパターンをさらに表し、
前記試験信号発生部が前記パターン選択部により選択されたパターンを有する試験信号を前記パターンマップにしたがって前記回数分繰り返し発生している途中に、前記トリガ信号受信部が前記トリガ信号を受信したときには、前記パターン選択部は、前記パターンマップによって該トリガ信号に対応づけられたパターンを選択することを特徴とする試験信号発生装置。
【請求項２】
前記トリガ信号受信部が、前記試験信号を受信した被試験装置によって送信される被試験信号を検証する被試験信号検証装置（５）によって検証された結果を前記トリガ信号として受信することを特徴とする請求項１に記載の試験信号発生装置。
【請求項３】
被試験装置（３）に送信するための試験信号を発生する試験信号発生装置と、
前記試験信号を受信した前記被試験装置によって送信される被試験信号を検証する被試験信号検証装置とを備え、
前記試験信号発生装置が、
試験信号を発生する試験信号発生部（２５）と、
前記試験信号の複数のパターンを格納するパターン格納部（２０）と、
前記各パターンに対して、該パターンを有する試験信号を前記試験信号発生部に繰り返し発生させる回数、および、該パターンを有する試験信号を該回数分繰り返し発生させた後に前記試験信号発生部に発生させる試験信号のパターンが定められたパターンマップを格納するパターンマップ格納部（２２）と、
前記試験信号発生部に発生させる試験信号のパターンを前記パターンマップにしたがって前記複数のパターンから選択するパターン選択部（２３）とを有し、
前記被試験信号検証装置が、
前記複数のパターンとそれぞれ対応する複数の参照パターンを格納する参照パターン格納部（３０）を有するデバイス試験システムにおいて、
前記試験信号発生装置が、
少なくとも１つの種類のトリガ信号を受信するトリガ信号受信部（２１）と、
前記パターン選択部によって選択されたパターンを表すパターン情報を前記被試験信号検証装置に送信するパターン情報送信部（２４）とを有し、
前記被試験信号検証装置が、
前記パターン情報送信部によって送信されたパターン情報が表すパターンに対応する参照パターンに基づいて、前記被試験装置によって送信される被試験信号を検証する被試験信号検証部（３３）を有し、
前記パターンマップが、前記パターン毎に前記トリガ信号の種類に対応するパターンをさらに表し、
前記試験信号発生部が前記パターン選択部により選択されたパターンを有する試験信号を前記パターンマップにしたがって前記回数分繰り返し発生している途中に、前記トリガ信号受信部が前記トリガ信号を受信したときには、前記パターン選択部は、前記パターンマップによって該トリガ信号に対応づけられたパターンを選択することを特徴とするデバイス試験システム。
【請求項４】
前記被試験信号検証装置が、前記被試験信号検証部によって前記被試験信号の符号誤りが検出されたとき、および、前記被試験信号の少なくとも一部が予め定めた少なくとも１つの対照パターンに一致したときに、それら事象毎に異なる前記トリガ信号を送信するトリガ信号送信部（３５）を有することを特徴とする請求項３に記載のデバイス試験システム。
【請求項５】
試験信号発生装置に試験信号を発生させるための試験信号発生プログラムにおいて、
前記試験信号発生装置に予め格納されている複数のパターンのそれぞれに対して、該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させる回数、該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させている途中にトリガ信号が受信されたときの該トリガ信号の種類毎の前記試験信号発生装置の動作、および該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させている途中に前記トリガ信号が受信されなかったときの繰り返し発生終了後の前記試験信号発生装置の動作を指定する試験信号発生プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験信号発生装置に関し、特に、被試験装置を試験するための試験信号を発生する試験信号発生装置に関する。
【背景技術】
【０００２】
従来の試験信号発生装置としては、試験信号のパターンを発生する複数のパターン発生モジュールを設け、メインシーケンサがシーケンスプログラムにしたがってパターン発生モジュールを順次選択し、選択したパターン発生モジュールにパターンを発生させることによって、多様な被試験装置を試験するためのパターンを有する試験信号を発生するようにしたものがある（例えば、特許文献１参照）。
【特許文献１】特開平１１−６４４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の試験信号発生装置は、メインシーケンサがシーケンスプログラムを実行している間には、発生する試験信号のパターンを動的に変えることができないため、受信した信号等に応じて動的に状態を遷移する被試験装置を試験するための試験信号を発生することができないといった問題があった。【０００４】
本発明は、従来の問題を解決するためになされたもので、動的に状態を遷移する被試験装置を試験するための試験信号を発生することができる試験信号発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の試験信号発生装置は、試験信号を発生する試験信号発生部（２５）と、前記試験信号の複数のパターンを格納するパターン格納部（２０）と、前記各パターンに対して、該パターンを有する試験信号を前記試験信号発生部に繰り返し発生させる回数、および、該パターンを有する試験信号を該回数分繰り返し発生させた後に前記試験信号発生部に発生させる試験信号のパターンが定められたパターンマップを格納するパターンマップ格納部（２２）と、前記試験信号発生部に発生させる試験信号のパターンを前記パターンマップにしたがって前記複数のパターンから選択するパターン選択部（２３）とを備えた試験信号発生装置において、少なくとも１つの種類のトリガ信号を受信するトリガ信号受信部（２１）を備え、前記パターンマップが、前記パターン毎に前記トリガ信号の種類に対応するパターンをさらに表し、前記試験信号発生部が前記パターン選択部により選択されたパターンを有する試験信号を前記パターンマップにしたがって前記回数分繰り返し発生している途中に、前記トリガ信号受信部が前記トリガ信号を受信したときには、前記パターン選択部は、前記パターンマップによって該トリガ信号に対応づけられたパターンを選択する構成を有している。【０００６】
この構成により、本発明の試験信号発生装置は、試験信号のパターンをトリガ信号の種別に応じて動的に変えることができるため、動的に状態を遷移する被試験装置を試験するための試験信号を発生することができる。【０００７】
また、前記トリガ信号受信部が、前記試験信号を受信した被試験装置によって送信される被試験信号を検証する被試験信号検証装置によって検証された結果を前記トリガ信号として受信するようにしてもよい。【０００８】
この構成により、本発明の試験信号発生装置は、被試験信号検証装置による検証の結果に応じて試験信号のパターンを動的に変えることができる。【０００９】
また、本発明のデバイス試験システムは、被試験装置（３）に送信するための試験信号を発生する試験信号発生装置と、前記試験信号を受信した前記被試験装置によって送信される被試験信号を検証する被試験信号検証装置とを備え、前記試験信号発生装置が、試験信号を発生する試験信号発生部（２５）と、前記試験信号の複数のパターンを格納するパターン格納部（２０）と、前記各パターンに対して、該パターンを有する試験信号を前記試験信号発生部に繰り返し発生させる回数、および、該パターンを有する試験信号を該回数分繰り返し発生させた後に前記試験信号発生部に発生させる試験信号のパターンが定められたパターンマップを格納するパターンマップ格納部（２２）と、前記試験信号発生部に発生させる試験信号のパターンを前記パターンマップにしたがって前記複数のパターンから選択するパターン選択部（２３）とを有し、前記被試験信号検証装置が、前記複数のパターンとそれぞれ対応する複数の参照パターンを格納する参照パターン格納部（３０）を有するデバイス試験システムにおいて、前記試験信号発生装置が、少なくとも１つの種類のトリガ信号を受信するトリガ信号受信部（２１）と、前記パターン選択部によって選択されたパターンを表すパターン情報を前記被試験信号検証装置に送信するパターン情報送信部（２４）とを有し、前記被試験信号検証装置が、前記パターン情報送信部によって送信されたパターン情報が表すパターンに対応する参照パターンに基づいて、前記被試験装置によって送信される被試験信号を検証する被試験信号検証部（３３）を有し、前記パターンマップが、前記パターン毎に前記トリガ信号の種類に対応するパターンをさらに表し、前記試験信号発生部が前記パターン選択部により選択されたパターンを有する試験信号を前記パターンマップにしたがって前記回数分繰り返し発生している途中に、前記トリガ信号受信部が前記トリガ信号を受信したときには、前記パターン選択部は、前記パターンマップによって該トリガ信号に対応づけられたパターンを選択する構成を有している。【００１０】
この構成により、本発明のデバイス試験システムは、試験信号発生装置に発生させる試験信号のパターンをトリガ信号の種別に応じて動的に変えることができるため、動的に状態を遷移する被試験装置を試験することができる。【００１１】
また、前記被試験信号検証装置が、前記被試験信号検証部によって前記被試験信号の符号誤りが検出されたとき、および、前記被試験信号の少なくとも一部が予め定めた少なくとも１つの対照パターンに一致したときに、それら事象毎に異なる前記トリガ信号を送信するトリガ信号送信部を有するようにしてもよい。【００１２】
この構成により、本発明のデバイス試験システムは、試験信号発生装置に発生させる試験信号を被試験信号検証装置による検証の結果に応じて動的に変えることができる。【００１３】
また、本発明の試験信号発生プログラムは、試験信号発生装置に試験信号を発生させるための試験信号発生プログラムにおいて、前記試験信号発生装置に予め格納されている複数のパターンのそれぞれに対して、該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させる回数、該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させている途中にトリガ信号が受信されたときの該トリガ信号の種類毎の前記試験信号発生装置の動作、および該パターンを有する試験信号を前記試験信号発生装置に繰り返し発生させている途中に前記トリガ信号が受信されなかったときの繰り返し発生終了後の前記試験信号発生装置の動作を指定する。【００１４】
このプログラムにより、試験信号発生装置に発生させる試験信号のパターンをトリガ信号の種別に応じて動的に変えることができるため、動的に状態を遷移する被試験装置を試験するための試験信号を試験信号発生装置に発生させることができる。
【発明の効果】
【００１５】
本発明は、動的に状態を遷移する被試験装置を試験するための試験信号を発生することができる試験信号発生装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施の形態におけるデバイス試験システムのブロック図である。
【図２】図２は、本発明の一実施の形態におけるデバイス試験システムを構成する試験信号発生装置が格納するパターンおよびパターンマップの一例を表す概念図である。
【図３】図３は、本発明の一実施の形態におけるデバイス試験システムを構成する表示装置に表示されるパターンおよびパターンマップの編集画面のイメージである。
【図４】図４は、本発明の一実施の形態におけるデバイス試験システムを構成する被試験信号検証装置が格納する参照パターンおよび対照パターンの一例を表す概念図である。
【図５】図５は、本発明の一実施の形態におけるデバイス試験システムを構成する試験信号発生装置の動作を示すフローチャートである。
【図６】図６は、本発明の一実施の形態におけるデバイス試験システムを構成する被試験信号検証装置の動作を示すフローチャートである。
【符号の説明】
【００１７】
１  デバイス試験システム
２  入出力装置
３  被試験装置
４  試験信号発生装置
５  被試験信号検証装置
１０  入力装置
１１  表示装置
１２  ＣＰＵ
２０  パターン格納部
２１  トリガ信号受信部
２２  パターンマップ格納部
２３  パターン選択部
２４  パターン情報送信部
２５  試験信号発生部
３０  参照パターン格納部
３１  対照パターン格納部
３２  同期部
３３  被試験信号検証部
３４  検証結果送信部
３５  トリガ信号送信部
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して説明する。【００１９】
本発明の一実施の形態のデバイス試験システムを図１に示す。【００２０】
デバイス試験システム１は、入出力装置２と、被試験装置３を試験するための試験信号を発生する試験信号発生装置４と、試験信号を受信した被試験装置３によって送信される被試験信号を検証する被試験信号検証装置５とを備えている。【００２１】
入出力装置２は、キーボードやポインティングデバイス等によって構成される入力装置１０と、表示装置１１と、デバイス試験システム１を制御するためのプログラムを実行するＣＰＵ（Central Processing Unit）１２とを有している。なお、入出力装置２は、デバイス試験システム１に外付けされるコンピュータ装置によって構成してもよい。【００２２】
試験信号発生装置４は、複数のパターンを格納するパターン格納部２０と、トリガ信号を受信するトリガ信号受信部２１と、各パターンに対して、当該パターンを有する試験信号を試験信号発生部２５に繰り返し発生させる回数、当該パターンを有する試験信号を試験信号発生部２５に繰り返し発生させている途中にトリガ信号受信部２１にトリガ信号が受信されたときの当該トリガ信号の種類毎のパターン選択部２３の動作、および当該パターンを有する試験信号を試験信号発生部２５に繰り返し発生させている途中にトリガ信号受信部２１にトリガ信号が受信されなかったときの繰り返し発生終了後のパターン選択部２３の動作を表すパターンマップを格納するパターンマップ格納部２２と、複数のパターンからパターンマップ格納部２２に格納されているパターンマップとトリガ信号受信部２１で受信されるトリガ信号の種類とに基づいて１つのパターンを選択するパターン選択部２３と、パターン選択部２３によって選択されたパターンを表すパターン情報を被試験信号検証装置５に送信するパターン情報送信部２４と、パターン選択部２３によって選択されたパターンを有する試験信号を発生する試験信号発生部２５とを備えている。【００２３】
パターン格納部２０は、ＲＡＭ（Random Access Memory）等の記憶媒体によって構成され、パターン格納部２０には、図２（ａ）に示すように、被試験装置３を試験するための複数のパターンが格納されている。なお、本実施の形態においては、パターン格納部２０に格納されたパターンの数を１２８とするが、その数を限定するものではない。ここで、Lengthパラメータは、該当パターンのパターン長を表している。また、パターン格納部２０に格納されているパターンは、重複していてもよい。【００２４】
図１において、トリガ信号受信部２１は、入出力装置２、被試験装置３および被試験信号検証装置５等によって送信されたトリガ信号を受信するようになっている。ここで、トリガ信号の種別としては、外部入力（Ext.）、入出力装置２に入力された利用者の操作（Manual）、被試験信号検証装置５に予め設定されたパターンマッチング用の各対照パターンの検知（A, B）、被試験装置３でのエラー発生の検知等がある。【００２５】
外部入力は、試験信号発生装置４に対する被試験装置３と被試験信号検証装置５との接続状態に応じたトリガを表し、例えば、被試験装置３の状態変化、または、被試験信号検証装置５による被試験信号の検証結果等を表す。【００２６】
なお、本実施の形態において、トリガ信号受信部２１は、パターン選択部２３、パターン情報送信部２４および試験信号発生部２５と一体にプログラミングされたＦＰＧＡ（Field Programmable Gate Array）によって構成される。【００２７】
パターンマップ格納部２２は、ＲＡＭ等の記憶媒体によって構成され、パターンマップ格納部２２には、図２（ｂ）に示すようなパターンマップが格納されている。パターンマップは、試験信号発生装置４に実行させる試験信号発生プログラムを構成し、試験信号のパターン毎に、トリガ信号の種別に応じて次に試験信号発生部２５に発生させる試験信号のパターンを指定する。【００２８】
ここで、Loopパラメータは、該当パターンを有する試験信号を試験信号発生部２５に指定回数だけ繰り返し発生させることを表している。例えば、パターン＃１のようにLoopパラメータが「５」と指定されている場合には、パターン＃１に表されたパターンを有する試験信号を試験信号発生部２５に５回発生させることを表している。【００２９】
Block No.パラメータは、Loopパラメータに設定した回数のパターン繰り返し発生が終わるまでの間にいずれのトリガ信号も受信しなかった場合における次のアクションを規定している。【００３０】
Ext.パラメータは、Loopパラメータに設定した回数のパターン繰り返し発生が終わるまでの間に外部入力のトリガ信号を受信した場合における次のアクションを規定している。【００３１】
Manualパラメータは、Loopパラメータに設定した回数のパターン繰り返し発生が終わるまでの間に利用者の操作のトリガ信号を受信した場合における次のアクションを規定している。【００３２】
A, Bパラメータは、Loopパラメータに設定した回数のパターン繰り返し発生が終わるまでの間に各対照パターンの検知のトリガ信号を受信した場合における次のアクションをそれぞれ規定している。【００３３】
Block No.パラメータ、Ext.パラメータ、ManualパラメータおよびA, Bパラメータの各値は、該当パターンを有する試験信号の次に試験信号発生部２５に発生させる試験信号のパターンのインデックス番号を表している。ここで、値「0」は、次に試験信号発生部２５に発生させる試験信号のパターンの全符号が０である、すなわち、試験信号発生部２５による試験信号の発生を停止させることを表している。【００３４】
本実施の形態において、各パターンおよびパターンマップは、入出力装置２を介して設定されるものとする。図３は、入出力装置２のＣＰＵ１２によって表示装置１１に表示されるパターンマップの編集画面のイメージを示している。【００３５】
この編集画面上で、利用者は、入力装置１０を介して編集するパターンを一覧５０から選択し、選択したパターンに関する設定を編集エリア５１に配置された各コントローラを介して行うことができる。【００３６】
図３において、編集エリア５１のLoop Completionは、一覧５０のBlock No.列の各々を設定するものであり、Loop列に設定した回数のパターン繰り返し発生が終わるまでの間にいずれのトリガ信号も受信しなかった場合における次のアクションを規定している。【００３７】
Block No.列の下向き矢印は、Loop列に設定した回数のパターン繰り返し発生が終了した後に次のインデックス番号のパターンを発生開始することを表している。なお、Block No.列の各々には、図３に示すように下向き矢印だけではなく、後述する、次に発生させるパターンを表す屈曲した矢印マーク５２、規制線がある下向き矢印マーク５４が設定される場合もある。【００３８】
次に、Loop列に規定した回数のパターン繰り返し発生が終了する前に、あらかじめ定めたいずれかのトリガ信号を受信した場合における、試験信号発生装置４の次の動作（発生パターンや出力停止）を規定する、Ext.列、Manual列、A列、B列について説明する。【００３９】
ここで、一覧５０における屈曲した矢印マーク５２に続く数字は、試験信号発生部２５に次に発生させる試験信号のパターンのインデックス番号を表している。例えば、図３は、パターン＃１に表されたパターンを有する試験信号を試験信号発生部２５に５回発生させている途中に、外部入力（Ext.）を表すトリガ信号が受信された場合には、パターン＃５に表されたパターンを有する試験信号を次に発生させることを表している。【００４０】
また、下向きの矢印マーク５３は、パターン出力中にトリガ信号を受信した場合、試験信号発生部２５に次に発生させる試験信号のパターンが出力中のパターンの次のインデックス番号のパターンであることを表している。例えば、図３は、パターン＃２に表されたパターンを有する試験信号を試験信号発生部２５に１０回発生させている途中に、対照パターンの検知（A）を表すトリガ信号が被試験信号検証装置５から受信された場合には、トリガ信号受信時に発生途中のパターンの発生を終了した後に、パターン＃３に表されたパターンを有する試験信号を発生させることを表している。【００４１】
例えば、７回目のパターン（図３ではパターン長は６４ビット）発生の５０ビット目に、対照パターンの検知（Ａ）を表すトリガ信号を受信した場合には、７回目の残り５１ビット目から６４ビット目までを出力した後、８、９、１０回目のパターン発生を行わずに、パターン＃３に表されたパターンの試験信号の発生を行う。【００４２】
また、規制線がある下向きの矢印マーク５４は、試験信号発生部２５による試験信号の発生を停止させることを表している。例えば、図３は、パターン＃１に表されたパターンを有する試験信号を試験信号発生部２５に５回発生させている途中に、対照パターンの検知（B）を表すトリガ信号が被試験信号検証装置５から受信された場合には、試験信号発生部２５に試験信号の発生を停止させることを表している。【００４３】
なお、各パターンの編集は、Pattern Editボタン５５を操作することによって表示される図示しないパターン編集ウインドウ上で行う。【００４４】
図１において、パターン選択部２３は、パターン格納部２０に格納された複数のパターンから１つのパターンを選択するようになっている。【００４５】
ここで、パターン選択部２３は、選択したパターンを有する試験信号が試験信号発生部２５によって発生されている途中にトリガ信号受信部２１によってトリガ信号が受信された場合および設定したLoop数のパターン発生を終了した場合には、パターンマップに基づいて、パターン選択および試験信号の発生停止を行っている。【００４６】
パターン情報送信部２４は、パターン選択部２３によってパターンが選択されたとき、選択されたパターンを表すパターン情報を被試験信号検証装置５に送信するようになっている。【００４７】
被試験信号検証装置５は、複数の参照パターンを格納する参照パターン格納部３０と、複数の対照パターンを格納する対照パターン格納部３１と、被試験装置３と同期をとる同期部３２と、パターン情報送信部２４によって送信されたパターン情報が表すパターンに対応する参照パターンや対照パターンに基づいて被試験装置３によって送信される被試験信号を検証する被試験信号検証部３３と、被試験信号検証部３３による検証結果をＣＰＵ１２に送信する検証結果送信部３４と、被試験信号検証部３３による検証の結果を表す信号をトリガ信号としてトリガ信号受信部２１に送信するトリガ信号送信部３５とを備えている。【００４８】
参照パターン格納部３０は、ＲＡＭなどの記憶媒体によって構成され、参照パターン格納部３０には、図４（ａ）に示すように、パターン格納部２０に格納された複数のパターンとそれぞれ対応する複数の参照パターンが格納されている。【００４９】
対照パターン格納部３１は、ＲＡＭなどの記憶媒体によって構成され、対照パターン格納部３１には、図４（ｂ）に示すように、被試験信号のパターンとパターンマッチングするための複数の対照パターンが格納されている。【００５０】
なお、本実施の形態においては、対照パターン格納部３１に格納された対照パターンをＡおよびＢの２つとするが、その数を限定するものではない。また、各参照パターンおよび各対照パターンは、入出力装置２を介して設定されるものとする。【００５１】
図１において、同期部３２は、被試験装置３から受信された被試験信号の位相を検出し、検出した位相に基づいて被試験信号検証部３３による検証のタイミングを調整するようになっている。なお、本実施の形態において、同期部３２は、被試験信号検証部３３、検証結果送信部３４およびトリガ信号送信部３５と一体にプログラミングされたＦＰＧＡによって構成される。【００５２】
被試験信号検証部３３は、パターン情報送信部２４から受信したパターン情報が表すパターンに対応する参照パターンと、被試験装置３から受信された被試験信号のパターンとを比較することによって被試験信号の検証を行うようになっている。【００５３】
また、被試験信号検証部３３は、対照パターン格納部３１に格納された各対照パターンと、被試験装置３から受信された被試験信号のパターンとを比較することによってパターンマッチングの検証を行うようになっている。【００５４】
検証結果送信部３４は、被試験信号検証部３３による参照パターンと被試験信号のパターンとの比較に基づいた被試験信号のエラーレート等の検証結果をＣＰＵ１２に送信するようになっている。この結果を受信したＣＰＵ１２は、受信した結果を表示装置１１に表示させるようになっている。【００５５】
トリガ信号送信部３５は、被試験信号検証部３３によって対照パターンと被試験信号のパターンとが一致していると検証された場合には、当該対照パターンの検知を表すトリガ信号をトリガ信号受信部２１に送信するようになっている。【００５６】
なお、トリガ信号送信部３５は、被試験信号検証部３３による参照パターンと被試験信号のパターンとの比較に基づいた被試験信号のエラーレートが閾値に達したか否か等の検証結果を表すトリガ信号やエラー検出毎に出力されるトリガ信号をトリガ信号受信部２１に送信するようにしてもよい。【００５７】
以上のように構成されたデバイス試験システム１について図５および図６を用いてその動作を説明する。【００５８】
図５は、試験信号発生装置４の動作を示すフローチャートである。【００５９】
入出力装置２からの起動命令を受けると、パターン格納部２０に格納された複数のパターンのうち、先頭に順序付けられたパターン＃１に表されたパターンが、パターン選択部２３によって選択される（Ｓ１）。【００６０】
次に、パターン選択部２３によって選択されたパターンを表すパターン情報が、パターン情報送信部２４によって被試験信号検証装置５に送信される（Ｓ２）。次に、パターン選択部２３によって選択されたパターンを有する試験信号が、パターン情報送信部２４によって発生され、被試験装置３に送信される（Ｓ３）。【００６１】
ここで、外部入力（Ext.）、入出力装置２に入力された利用者の操作（Manual）、および、被試験信号検証装置５に予め設定された対照パターンの検知（A, B）等の種別を表すトリガ信号がトリガ信号受信部２１によって受信された場合には（Ｓ４）、トリガ信号受信時に発生途中のパターンの発生を終了した後に（Ｓ５）、パターン選択部２３で選択されていたパターンとトリガ信号受信部２１によって受信されたトリガ信号の種別とにパターンマップ上で対応するパターンがパターン選択部２３によって選択される（Ｓ６）。【００６２】
ここで、ステップＳ３乃至Ｓ６は、最大で各パターンのLoopパラメータが示す回数だけ繰り返し実行される（Ｓ７、Ｓ８）。この間に、トリガ信号がトリガ信号受信部２１に受信されなかった場合には、パターン選択部２３で選択されていたパターンとパターンマップとで決まるパターンがパターン選択部２３によって選択される（Ｓ６）。【００６３】
パターン選択部２３によって選択されたパターンがない場合には（Ｓ９）、試験信号発生装置４の動作は終了し、パターン選択部２３によって選択されたパターンがある場合には、新たに選択されたパターンに対して、ステップＳ２以降の各ステップが実行される。【００６４】
図６は、被試験信号検証装置５の動作を示すフローチャートである。【００６５】
まず、試験信号発生装置４のパターン情報送信部２４からパターン情報が被試験信号検証部３３に受信されると（Ｓ１０）、パターン情報が表すパターンに対応する参照パターンと、被試験装置３から受信された被試験信号のパターンとが被試験信号検証部３３によって比較され、被試験信号が検証される（Ｓ１１）。この検証の結果は、検証結果送信部３４によってＣＰＵ１２に送信される（Ｓ１２）。【００６６】
また、対照パターンと、被試験装置３から受信された被試験信号のパターンとのパターンマッチングが被試験信号検証部３３によって行われる（Ｓ１４）。ここで、対照パターンと被試験信号のパターンとが一致していると検証された場合には（Ｓ１５）、対照パターンの検知を表すトリガ信号がトリガ信号送信部３５によってトリガ信号受信部２１に送信される（Ｓ１６）。なお、ステップＳ１４乃至Ｓ１６は、設定された対照パターンの数だけ繰り返し実行される（Ｓ１３、Ｓ１７）。【００６７】
なお、図６において、Ｓ１１におけるエラー検出毎に、または、エラーレートが予め定めた閾値を超えた時に、トリガ信号を出力させることもできる。また、予め定めた複数の対照パターンと試験信号とのマッチングを同時に並列処理により行うことも可能である。【００６８】
このような本発明の一実施の形態のデバイス試験システム１は、試験信号発生装置４に発生させる試験信号をトリガ信号の種別に応じて動的に変えることができるため、動的に状態を遷移する被試験装置３を試験することができる。【００６９】
試験信号発生装置４およびデバイス試験システム１を用いることにより、プロトコル制御されている被試験装置３とのネゴシエーションを取りながら、言い換えれば被試験装置３の論理層の状態を正確に把握しながら、例えば試験信号に位相変調を施して各種ジッタを付加した試験を行うことができる。そのため、エラー発生の原因が被試験装置３の論理層に起因するのか、物理層に起因するのかを識別することができる。【００７０】
例えば、内部のバス規格がＰＣＩ  Ｅｘｐｒｅｓｓに準拠したパーソナルコンピュータでは、グラフィックカードやイーサネットカード等のエンドポイントのデバイスが、スイッチを経由するアップストリーム用の線路とダウンストリーム用の線路とによってホストに接続されている。ここで、試験信号発生装置４をホストに代えてダウンストリーム用の線路に接続し、被試験信号検証装置５をホストに代えてアップストリーム用の線路に接続することによって、デバイス試験システム１は、エンドポイントのデバイスを被試験装置３とした試験を行うことができる。【００７１】
なお、本実施の形態においては、被試験装置３として、ルータ等の中継装置、この中継装置を構成するモジュール、および、このモジュールを構成する半導体等を適用した場合に好適な例を示したが、試験信号発生装置４の出力側および被試験信号検証装置５の入力側に電気−光変換器および光−電気変換器をそれぞれ設けることによって、被試験装置３として、光モジュール等を適用することもできる。【００７２】
また、本実施の形態においては、パターン、パターンマップ、参照パターンおよび対照パターンは、入出力装置２の入力装置１０を介して設定されるものとして説明したが、入出力装置２は、ハードディスク等の不揮発性の記憶媒体、着脱自在な記憶媒体、および、ネットワークを介して接続された記憶装置等からパターン、パターンマップ、参照パターンおよび対照パターンを取得するようにしてもよい。
【図１】
2007102485.tif 000003
【図２】
2007102485.tif 000004
【図４】
2007102485.tif 000005
【図５】
2007102485.tif 000006
【図６】
2007102485.tif 000007
【図３】
2007102485.tif 000008
【国際調査報告】
2007102485.tif 000009
2007102485.tif 000010
2007102485.tif 000011
2007102485.tif 000012