【手続補正書】
【提出日】平成19年1月29日(2007.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップの表面に形成され、かつ、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層と、
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの裏面から前記第１のバリア層に到達するビアホールと、
前記ビアホール内を含む前記半導体チップの裏面に形成され、かつ前記第１のバリア層と接続された配線層とを有することを特徴とする半導体装置。
【請求項２】
半導体チップの表面に形成され、かつ、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層と、
前記半導体チップの裏面から前記第１のバリア層に到達するビアホールと、
前記ビアホール内を含む前記半導体チップの裏面に形成され、かつ前記第１のバリア層と接続された配線層とを有することを特徴とする半導体装置。
【請求項３】
前記配線層は、前記ビアホール内を完全に、もしくは不完全に埋め込むようにして形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記配線層は、メッキ処理またはスパッタ処理により形成されていることを特徴とする請求項１，２，３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記配線層上に導電端子が形成されていることを特徴とする請求項１，２，３，４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記第１のバリア層は、チタンナイトライド層、チタンタングステン層、タンタルナイトライド層、高融点金属層及びその化合物層のいずれかから成ることを特徴とする請求項１，２，３，４，５のうちいずれか１項に記載の半導体装置。
【請求項７】
前記ビアホール内を含む前記半導体チップの裏面と前記配線層との間に、第２のバリア層が形成されていることを特徴とする請求項１，２，３，４，５，６のうちいずれか１項に記載の半導体装置。
【請求項８】
前記第２のバリア層は、チタンナイトライド層、チタンタングステン層、タンタルナイトライド層、高融点金属層及びその化合物層のいずれかから成ることを特徴とする請求項７に記載の半導体装置。
【請求項９】
第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層を有する半導体基板を準備し、
前記半導体基板の表面に支持基板を接着する工程と、
前記半導体基板に、当該半導体基板の裏面から前記第１のバリア層に到達するビアホールを形成する工程と、
前記ビアホール内を含む前記半導体基板の裏面に、前記第１のバリア層と接続する配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層を有する半導体基板を準備し、
前記半導体基板に、当該半導体基板の裏面から前記第１のバリア層に到達するビアホールを形成する工程と、
前記ビアホール内を含む前記半導体基板の裏面に、前記第１のバリア層と接続する配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記配線層を形成する工程において、前記配線層は、前記ビアホール内を完全に、もしくは不完全に埋め込むようにして形成されることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記配線層を形成する工程において、前記配線層は、メッキ処理またはスパッタ処理により形成されることを特徴とする請求項９，１０，１１のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記配線層上に導電端子を形成する工程を含むことを特徴とする請求項９，１０，１１，１２のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記第１のバリア層は、チタンナイトライド層、チタンタングステン層、タンタルナイトライド層、高融点金属層及びその化合物層のいずれかから成ることを特徴とする請求項９，１０，１１，１２，１３のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記ビアホール内を含む前記半導体基板の裏面と前記配線層との間に、第２のバリア層を形成する工程を含むことを特徴とする請求項９，１０，１１，１２，１３，１４のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記第２のバリア層は、チタンナイトライド層、チタンタングステン層、タンタルナイトライド層、高融点金属層及びその化合物層のいずれかから成ることを特徴とする請求項１５に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の半導体装置は、上記課題に鑑みて為されたものであり、半導体チップの表面に
形成され、かつ、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層と、前記半導体チップの表面に接着された支持基板と、前記半導体チップの裏面から前記第１のバリア層に到達するビアホールと、前記ビアホール内を含む前記半導体チップの裏面に形成され、かつ前記第１のバリア層と接続された配線層とを有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明の半導体装置は、半導体チップの表面に形成され、かつ、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層と、前記半導体チップの裏面から前記第１のバリア層に到達するビアホールと、前記ビアホール内を含む前記半導体チップの裏面に形成され、かつ前記第１のバリア層と接続された配線層とを有することを特徴とする。
更に、上記構成に加えて、配線層は、ビアホール内を完全に、もしくは不完全に埋め込むようにして形成されていることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明の半導体装置は、上記配線層が、メッキ処理またはスパッタ処理により形成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の半導体装置は、配線層上に導電端子が形成されていることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明の半導体装置は、ビアホール内を含む半導体チップの裏面と配線層との間に、第２のバリア層が形成されていることを特徴とする。
更に、前記第１のバリア層及び第２のバリア層は、チタンナイトライド層、チタンタングステン層、タンタルナイトライド層、高融点金属層及びその化合物層のいずれかから成ることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明の半導体装置の製造方法は、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層を有する半導体基板を準備し、半導体基板の表面に支持基板を接着する工程と、半導体基板に当該半導体基板の裏面から第１のバリア層に到達するビアホールを形成する工程と、ビアホール内を含む半導体基板の裏面に、第１のバリア層と接続する配線層を形成する工程とを有することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、本発明の半導体装置の製造方法は、第１のバリア層とアルミニウム層又はアルミニウム合金層が積層されて成るパッド電極層を有する半導体基板を準備し、前記半導体基板に、当該半導体基板の裏面から前記第１のバリア層に到達するビアホールを形成する工程と、前記ビアホール内を含む前記半導体基板の裏面に、前記第１のバリア層と接続する配線層を形成する工程とを有することを特徴とする。
更に、上記配線層を形成する工程において、配線層は、ビアホール内を完全に、もしくは不完全に埋め込むようにして形成されることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、本発明の半導体装置の製造方法は、配線層を形成する工程において、前記配線層はメッキ処理またはスパッタ処理により形成されることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、本発明の半導体装置の製造方法は、上記工程に加え、配線層上に導電端子を形成する工程を含むことを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、本発明の半導体装置の製造方法は、上記工程に加え、ビアホール内を含む半導体基板の裏面と配線層との間に、第２のバリア層を形成する工程を含むことを特徴とする。