【手続補正書】
【提出日】平成19年10月16日(2007.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、
前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜に各々形成された内部配線層と、
前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、
前記回路エリアに配置された入力回路とを電気的に接続する内部配線層を具備し、
前記入力回路の電気信号を入力するパッドを前記パッドエリアに配置し、
前記複数の層間絶縁膜は、前記パッドと前記入力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、
前記開孔部は、前記回路エリアに配置された入力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする半導体集積回路装置。
【請求項２】
半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、
前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜に各々形成された内部配線層と、
前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、
前記回路エリアに配置された出力回路とを電気的に接続する内部配線層を具備し、
前記出力回路の電気信号を出力するパッドを前記パッドエリアに配置し、
前記複数の層間絶縁膜は、前記パッドと前記出力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、
前記開孔部は、前記回路エリアに配置された出力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする半導体集積回路装置。
【請求項３】
半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、
前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜に各々形成された内部配線層と、
前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、
前記回路エリアに配置された入力／出力回路とを電気的に接続する内部配線層を具備し、
前記入力／出力回路の電気信号を入力／出力するパッドを前記パッドエリアに配置し、
前記複数の層間絶縁膜は、前記パッドと前記入力／出力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、
前記開孔部は、前記回路エリアに配置された入力／出力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする半導体集積回路装置。
【請求項４】
前記開孔部は、前記パッドから前記回路エリアに配置された各回路に向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドの周辺部に接続される事を特徴とする請求項１乃至請求項３のいずれかに記載の半導体集積回路装置。
【請求項５】
前記開孔部は、前記パッドから前記回路エリアに配置された各回路に向かって垂直に順次形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドの中央部に接続される事を特徴とする請求項１乃至請求項３のいずれかに記載の半導体集積回路装置。
【請求項６】
前記開孔部は、前記パッドから前記回路エリアに配置された各回路に向かって垂直な方向に形成され、最も上層の前記層間絶縁膜に形成される内部配線が複数あることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体集積回路装置。
【請求項７】
前記最も上層の前記層間絶縁膜の上に衝撃緩和材が形成されることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体集積回路装置。
【請求項８】
前記パッドは、千鳥状に配置された事を特徴とする請求項１乃至請求項７のいずれかに記載の半導体集積回路装置。
【請求項９】
前記回路エリアに配置されたＣＰＵ、ＤＲＡＭ、と、前記層間絶縁膜の上に配置され、それぞれ前記回路エリアの上方にオーバーラップするＣＰＵテスト用のパッド、ＤＲＡＭテスト用のパッド、をさらに備えることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体集積回路装置。
【請求項１０】
前記請求項９に記載の半導体集積回路装置をテストするテスト方法であって、
ＣＰＵのテスト、ＤＲＡＭのテストを同時に並列して行うことを特徴とする請求項９に記載のテスト方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
この発明の第１態様に係る半導体集積回路装置は、半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、前記複数の層間絶縁膜に各々形成された内部配線層と、前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、前記回路エリアに配置された入力回路とを電気的に接続する内部配線層を具備し、前記入力回路の電気信号を入力するパッドを前記パッドエリアに配置し、前記複数の層間絶縁膜は、前記パッドと前記入力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、前記開孔部は、前記回路エリアに配置された入力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
この発明の第２態様に係る半導体集積回路装置は、半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、前記複数の層間絶縁膜に各々形成された内部配線層と、前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、前記回路エリアに配置された出力回路とを電気的に接続する内部配線層を具備し、前記出力回路の電気信号を出力するパッドを前記パッドエリアに配置し、前記複数の層間絶縁膜は、前記パッドと前記出力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、前記開孔部は、前記回路エリアに配置された出力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
この発明の第３態様に係る半導体集積回路装置は、半導体集積回路の集積回路を構成する回路素子が形成される主要な表面の全面を、集積回路を配置する回路エリアとした半導体集積回路装置において、前記半導体集積回路装置の主要な表面の上に順次形成された複数の層間絶縁膜と、前記複数の層間絶縁膜に各々形成された内部配線層と、前記半導体集積回路装置の回路エリアの上方の全面をパッドの配置エリアとして使用するパッドエリアと、前記回路エリアに配置された入力／出力回路とを電気的に接続する内部配線層を具備し、前記入力／出力回路の電気信号を入力／出力するパッドを前記パッドエリアに配置し、前記複数の層間絶縁膜は、前記パッドと前記入力／出力回路とを前記内部配線層各々を介して電気的に接続するための開孔部とを備え、前記開孔部は、前記回路エリアに配置された入力／出力回路から前記パッドに向かって垂直に形成され、最も上層の前記層間絶縁膜に形成される内部配線が、前記パッドに電気的に接続される事を特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この発明の第４態様に係るテスト方法は、第１から３態様に係る半導体集積回路装置をテストするテスト方法であって、ＣＰＵのテスト、ＤＲＡＭのテスト、を同時に並列して行う。