【手続補正書】
【提出日】平成31年2月18日(2019.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロコントローラデバイスであって、
複数の外部ピンと、
第１の中央処理ユニット（ＣＰＵ）と、前記第１のＣＰＵと結合された第１のシステムバスと、前記第１のシステムバスと結合された第１のメモリと、前記第１のシステムバスと結合された第１の複数の周辺機器デバイスとを備える、第１のマイクロコントローラと、
第２の中央処理ユニット（ＣＰＵ）と、前記第２のＣＰＵと結合された第２のシステムバスと、前記第２のシステムバスと結合された第２のメモリと、前記第２のシステムバスと結合された第２の複数の周辺機器デバイスとを備える、第２のマイクロコントローラと
を備え、
第１および第２のマイクロコントローラは、互いから分離され、それらの周辺機器デバイスのいずれも共有せず、専用インターフェースを介してのみ通信し、前記専用インターフェースは、一方向性マスタ−スレーブインターフェース、および一方向性スレーブ−マスタインターフェースを備え、各一方向性インターフェースは、ＦＩＦＯメモリを備える、マイクロコントローラデバイス。
【請求項２】
前記専用インターフェースは、双方向性メールボックスインターフェースをさらに備える、請求項１に記載のマイクロコントローラデバイス。
【請求項３】
前記第１のマイクロコントローラは、マスタであり、前記第２のマイクロコントローラは、スレーブである、請求項１に記載のマイクロコントローラデバイス。
【請求項４】
前記第２のマイクロコントローラのプログラムメモリは、前記第１のマイクロコントローラによって書込可能な揮発性メモリを備える、請求項１に記載のマイクロコントローラデバイス。
【請求項５】
前記第２のマイクロコントローラは、前記第１のマイクロコントローラより高速でクロックされる、請求項１に記載のマイクロコントローラデバイス。
【請求項６】
前記第２のマイクロコントローラは、低電力モードで前記第２のマイクロコントローラを動作させるように構成された電力モード制御ユニットを備え、前記第１のマイクロコントローラは、前記電力モード制御ユニットと結合され、前記第２のマイクロコントローラの電力モードを制御するように構成されている、請求項１に記載のマイクロコントローラデバイス。
【請求項７】
前記電力制御モードユニットは、前記第２のマイクロコントローラがいかなる電力も消費しないように、前記第２のマイクロコントローラをディスエーブルにするように動作可能である、請求項６に記載のマイクロコントローラデバイス。
【請求項８】
各システムバスは、１６ビットのデータバス幅を有する、請求項１に記載のマイクロコントローラデバイス。
【請求項９】
各マイクロコントローラはさらに、前記マイクロコントローラと関連付けられた前記周辺機器デバイスのための前記複数の外部ピンのうちの少なくともいくつかを選択するようにプログラム可能なピン選択ユニットを備える、請求項１に記載のマイクロコントローラデバイス。
【請求項１０】
各マイクロコントローラはさらに、入力／出力ピンの事前に規定されたセットの制御を、それぞれに、前記第１のマイクロコントローラまたは前記第２のマイクロコントローラの選択された周辺機器に割り当てるように制御可能なパッド所有権マルチプレクサユニットを備える、請求項１に記載のマイクロコントローラデバイス。
【請求項１１】
入力／出力ピンの制御を前記第１のマイクロコントローラまたは前記第２のマイクロコントローラのいずれかに割り当てるように制御可能な共通パッド所有権マルチプレクサユニットをさらに備える、請求項１に記載のマイクロコントローラデバイス。
【請求項１２】
各マイクロコントローラは、任意の可読外部ピンを読み取ることができるが、前記第１または第２のマイクロコントローラに割り当てられたピンのみが、前記それぞれのマイクロコントローラによって書き込まれることができる、請求項１に記載のマイクロコントローラデバイス。
【請求項１３】
各マイクロコントローラの周辺機器の各々の少なくともいくつかは、複数の外部ピンの所定の外部ピンに割り当てられる、請求項１に記載のマイクロコントローラデバイス。
【請求項１４】
複数の外部ピンと、第１の中央処理ユニット（ＣＰＵ）、前記第１のＣＰＵと結合された第１のシステムバス、前記第１のシステムバスと結合された第１のメモリ、および前記第１のシステムバスと結合された第１の複数の周辺機器デバイスを備える、第１のマイクロコントローラと、第２の中央処理ユニット（ＣＰＵ）、前記第２のＣＰＵと結合された第２のシステムバス、前記第２のシステムバスと結合された第２のメモリ、および前記第２のシステムバスと結合された第２の複数の周辺機器デバイスを備える、第２のマイクロコントローラとを備える、マイクロコントローラデバイスを動作させる方法であって、第１および第２のマイクロコントローラは、互いから分離され、それらの周辺機器デバイスのいずれも共有せず、前記方法は、
専用インターフェースを介してのみ、前記第１および第２のマイクロコントローラ間で通信することを含み、前記専用インターフェースは、各々がＦＩＦＯメモリを備える、一方向性マスタ−スレーブインターフェースおよび一方向性スレーブ−マスタインターフェースを備える、方法。
【請求項１５】
前記専用インターフェースは、双方向性メールボックスインターフェースをさらに備える、請求項１４に記載の方法。
【請求項１６】
前記第１のマイクロコントローラは、マスタであり、前記第２のマイクロコントローラは、スレーブである、請求項１４に記載の方法。
【請求項１７】
前記第２のマイクロコントローラのプログラムメモリは、揮発性メモリを備え、前記方法は、前記第１のマイクロコントローラによって前記第２のマイクロコントローラのプログラムメモリに書き込むステップを含む、請求項１４に記載の方法。
【請求項１８】
前記第２のマイクロコントローラを前記第１のマイクロコントローラより高速でクロックすることをさらに含む、請求項１４に記載の方法。
【請求項１９】
前記第２のマイクロコントローラは、低電力モードで前記第２のマイクロコントローラを動作させるように構成された電力モード制御ユニットを備え、前記方法はさらに、前記電力モード制御ユニットを通して、第１のマイクロコントローラによって、前記第２のマイクロコントローラの電力モードを制御するステップを含む、請求項１４に記載の方法。
【請求項２０】
電力制御モードユニットによって、前記第２のマイクロコントローラがいかなる電力も消費しないように、前記第２のマイクロコントローラをディスエーブルにするステップを含む、請求項１４に記載の方法。
【請求項２１】
各マイクロコントローラに対してピン所有権を制御するステップをさらに含み、入力／出力ピンの事前に規定されたセットは、それぞれに、前記第１のマイクロコントローラまたは前記第２のマイクロコントローラの選択された周辺機器に割り当てられる、請求項１４に記載の方法。
【請求項２２】
入力／出力ピンの制御を前記第１のマイクロコントローラまたは前記第２のマイクロコントローラのいずれかに割り当てるように制御可能な共通パッド所有権マルチプレクサユニットをさらに備える、請求項１４に記載の方法。
【請求項２３】
各マイクロコントローラは、任意の可読外部ピンを読み取ることができるが、前記第１または第２のマイクロコントローラに割り当てられたピンのみが、前記それぞれのマイクロコントローラによって書き込まれることができる、請求項１４に記載の方法。
【請求項２４】
前記第１のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、
前記第２のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、
前記専用インターフェースを用いて、前記複数の外部ピンのうちの１つから読み取られた値を比較するステップと
をさらに含む、前記方法の請求項１４−２３のうちの１項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本方法のさらなる実施形態によると、専用インターフェースは、双方向性メールボックスインターフェース、一方向性マスタ−スレーブインターフェース、および一方向性スレーブ−マスタインターフェースを備えてもよい。本方法のさらなる実施形態によると、各一方向性インターフェースは、ＦＩＦＯメモリを備えてもよい。本方法のさらなる実施形態によると、第１のマイクロコントローラは、マスタであることができ、第２のマイクロコントローラは、スレーブであることができる。本方法のさらなる実施形態によると、第２のマイクロコントローラのプログラムメモリは、揮発性メモリを備えてもよく、本方法は、第１のマイクロコントローラによって第２のマイクロコントローラのプログラムメモリに書き込むステップを含んでもよい。本方法のさらなる実施形態によると、本方法はさらに、第２のマイクロコントローラを第１のマイクロコントローラより高速でクロックすることを含んでもよい。本方法のさらなる実施形態によると、第２のマイクロコントローラは、低電力モードを備える電力モード制御ユニットを備えてもよく、本方法はさらに、第１のマイクロコントローラによって、第２のマイクロコントローラの電力モードを制御するステップを含んでもよい。本方法のさらなる実施形態によると、本方法は、電力制御モードユニットによって、第２のマイクロコントローラがいかなる電力も消費しないように、第２のマイクロコントローラをディスエーブルにするステップを含んでもよい。本方法のさらなる実施形態によると、本方法はさらに、各マイクロコントローラに対してピン所有権を制御するステップを含んでもよく、入力／出力ピンは、第１のマイクロコントローラまたは第２のマイクロコントローラのいずれかに割り当てられる。本方法のさらなる実施形態によると、各マイクロコントローラは、任意の可読外部ピンを読み取ることができるが、第１または第２のマイクロコントローラに割り当てられたピンのみが、それぞれのマイクロコントローラによって書き込まれることができる。本方法のさらなる実施形態によると、本方法はさらに、第１のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、第２のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、専用インターフェースを用いて、複数の外部ピンのうちの１つから読み取られた値を比較するステップとを含んでもよい。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
マイクロコントローラデバイスであって、
複数の外部ピンと、
第１の中央処理ユニット（ＣＰＵ）と、前記第１のＣＰＵと結合された第１のシステムバスと、前記第１のシステムバスと結合された第１のメモリと、前記第１のシステムバスと結合された第１の複数の周辺機器デバイスとを備える、第１のマイクロコントローラと、
第２の中央処理ユニット（ＣＰＵ）と、前記第２のＣＰＵと結合された第２のシステムバスと、前記第２のシステムバスと結合された第２のメモリと、前記第２のシステムバスと結合された第２の複数の周辺機器デバイスとを備える、第２のマイクロコントローラと
を備え、
第１および第２のマイクロコントローラは、専用インターフェースを介してのみ通信する、マイクロコントローラデバイス。
（項目２）
前記専用インターフェースは、双方向性メールボックスインターフェース、一方向性マスタ−スレーブインターフェース、および一方向性スレーブ−マスタインターフェースを備える、項目１に記載のマイクロコントローラデバイス。
（項目３）
各一方向性インターフェースは、ＦＩＦＯメモリを備える、項目２に記載のマイクロコントローラデバイス。
（項目４）
前記第１のマイクロコントローラは、マスタであり、前記第２のマイクロコントローラは、スレーブである、項目１または項目２に記載のマイクロコントローラデバイス。
（項目５）
前記第２のマイクロコントローラのプログラムメモリは、前記第１のマイクロコントローラによって書込可能な揮発性メモリを備える、項目１−４のうちの１項に記載のマイクロコントローラデバイス。
（項目６）
前記第２のマイクロコントローラは、前記第１のマイクロコントローラより高速でクロックされる、項目１−５のうちの１項に記載のマイクロコントローラデバイス。
（項目７）
前記第２のマイクロコントローラは、低電力モードを備える電力モード制御ユニットを備え、前記第１のマイクロコントローラは、前記第２のマイクロコントローラの電力モードを制御するように構成されている、項目１−６のうちの１項に記載のマイクロコントローラデバイス。
（項目８）
前記電力制御モードユニットは、前記第２のマイクロコントローラがいかなる電力も消費しないように、前記第２のマイクロコントローラをディスエーブルにするように動作可能である、項目７に記載のマイクロコントローラデバイス。
（項目９）
各マイクロコントローラは、１６ビットのデータバス幅を有する、項目１−８のうちの１項に記載のマイクロコントローラデバイス。
（項目１０）
各マイクロコントローラはさらに、前記マイクロコントローラと関連付けられた前記周辺機器デバイスのための前記複数の外部ピンのうちの少なくともいくつかを選択するようにプログラム可能なピン選択ユニットを備える、項目１−９のうちの１項に記載のマイクロコントローラデバイス。
（項目１１）
各マイクロコントローラはさらに、入力／出力ピンの制御を前記第１のマイクロコントローラまたは前記第２のマイクロコントローラのいずれかに割り当てるように制御可能なパッド所有権マルチプレクサユニットを備える、項目１−１０のうちの１項に記載のマイクロコントローラデバイス。
（項目１２）
各マイクロコントローラは、任意の可読外部ピンを読み取ることができるが、前記第１または第２のマイクロコントローラに割り当てられたピンのみが、前記それぞれのマイクロコントローラによって書き込まれることができる、項目１−１１のうちの１項に記載のマイクロコントローラデバイス。
（項目１３）
各マイクロコントローラの周辺機器の各々の少なくともいくつかは、複数の外部ピンの所定の外部ピンに割り当てられる、項目１−１２のうちの１項に記載のマイクロコントローラデバイス。
（項目１４）
複数の外部ピンと、第１の中央処理ユニット（ＣＰＵ）、前記第１のＣＰＵと結合された第１のシステムバス、前記第１のシステムバスと結合された第１のメモリ、および前記第１のシステムバスと結合された第１の複数の周辺機器デバイスを備える、第１のマイクロコントローラと、第２の中央処理ユニット（ＣＰＵ）、前記第２のＣＰＵと結合された第２のシステムバス、前記第２のシステムバスと結合された第２のメモリ、および前記第２のシステムバスと結合された第２の複数の周辺機器デバイスを備える、第２のマイクロコントローラとを備える、マイクロコントローラデバイスを動作させる方法であって、前記方法は、
専用インターフェースを介してのみ、前記第１および第２のマイクロコントローラ間で通信することを含む、方法。
（項目１５）
前記専用インターフェースは、双方向性メールボックスインターフェース、一方向性マスタ−スレーブインターフェース、および一方向性スレーブ−マスタインターフェースを備える、項目１４に記載の方法。
（項目１６）
各一方向性インターフェースは、ＦＩＦＯメモリを備える、項目１５に記載の方法。
（項目１７）
前記第１のマイクロコントローラは、マスタであり、前記第２のマイクロコントローラは、スレーブである、項目１４−１６のうちの１項に記載の方法。
（項目１８）
前記第２のマイクロコントローラのプログラムメモリは、揮発性メモリを備え、前記方法は、前記第１のマイクロコントローラによって前記第２のマイクロコントローラのプログラムメモリに書き込むステップを含む、項目１４−１７のうちの１項に記載の方法。
（項目１９）
前記第２のマイクロコントローラを前記第１のマイクロコントローラより高速でクロックすることをさらに含む、項目１４−１８のうちの１項に記載の方法。
（項目２０）
前記第２のマイクロコントローラは、低電力モードを備える電力モード制御ユニットを備え、前記方法はさらに、第１のマイクロコントローラによって、前記第２のマイクロコントローラの電力モードを制御するステップを含む、項目１４−１９のうちの１項に記載の方法。
（項目２１）
電力制御モードユニットによって、前記第２のマイクロコントローラがいかなる電力も消費しないように、前記第２のマイクロコントローラをディスエーブルにするステップを含む、項目１４−２０のうちの１項に記載の方法。
（項目２２）
各マイクロコントローラに対してピン所有権を制御するステップをさらに含み、入力／出力ピンは、前記第１のマイクロコントローラまたは前記第２のマイクロコントローラのいずれかに割り当てられる、項目１４−２１のうちの１項に記載の方法。
（項目２３）
各マイクロコントローラは、任意の可読外部ピンを読み取ることができるが、前記第１または第２のマイクロコントローラに割り当てられたピンのみが、前記それぞれのマイクロコントローラによって書き込まれることができる、項目１４−２２のうちの１項に記載の方法。
（項目２４）
前記第１のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、
前記第２のマイクロコントローラによって、複数の外部ピンのうちの１つを読み取るステップと、
前記専用インターフェースを用いて、前記複数の外部ピンのうちの１つから読み取られた値を比較するステップと
をさらに含む、項目１４−２３のうちの１項に記載の方法。