【誤訳訂正書】
【提出日】平成20年5月16日(2008.5.16)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
電磁トランスポンダ（２０）において、
放射された領域から供給信号を抽出することに適合する並列発振回路（Ｌ２，Ｃ２）と、
前記発振回路と並列する、ポリシリコンのプログラム可能な抵抗器（Ｒｐｉ）とスイッチ（Ｍｉ）とを各々が含むいくつかの岐路と、
連続して前記スイッチをオンにするための循環制御素子（２７）とを有し、各抵抗器が前記トランスポンダに記憶されるコードの一部を記憶するための素子を形成し、
抵抗器のコード部分のプログラミングは、この抵抗器の抵抗が最大となる電流より大きい電流を抵抗器に強制することによって制御されることを特徴とする電磁トランスポンダ。
【請求項２】
前記抵抗器（Ｒｐｉ）が同一の公称値を有するようにサイズ決めされることを特徴とする請求項１に記載のトランスポンダ。
【請求項３】
読み取り放射領域の電力より大きい電力である前記プログラミング電流が、読み取り−書き込み端末によって放射される領域から抽出されることを特徴とする請求項１又は２に記載のトランスポンダ。
【請求項４】
前記循環制御素子は、クロック信号（ＣＬＫ）によって制御されるシフトレジスタ（２７）で形成され、各スイッチ（Ｍｉ）は該シフトレジスタのビットによって制御されることを特徴とする請求項１から３のいずれか１項に記載のトランスポンダ。
【請求項５】
前記クロック信号（ＣＬＫ）は、読み取り−書き込み端末によって放射される領域から抽出されることを特徴とする請求項４に記載のトランスポンダ。
【請求項６】
前記シフトレジスタ（２７）のセット入力は、ＮＯＲ型論理ゲート（２８）の出力に接続され、該論理ゲートは、前記シフトレジスタのビットを受信する入力を並列して有することを特徴とする請求項４又は５に記載のトランスポンダ。
【請求項７】
前記記憶されたコードをロックして、第２のプログラミングを禁止するための回路（４０）を含むことを特徴とする請求項１から６のいずれか１項に記載のトランスポンダ。
【請求項８】
前記ロック回路（４０）は、前記岐路の両端の電圧を制限する素子（Ｔ）を含み、その調整設定ポイントは追加のポリシリコン記憶抵抗器の関数であり、その値はプログラミングの最後に減少されることを特徴とする請求項７に記載のトランスポンダ。
【請求項９】
設定抵抗器及び制御スイッチを有するバック変調岐路のアセンブリを含み、前記バック変調岐路が前記循環制御素子によって制御されることを特徴とする請求項１から８のいずれか１項に記載のトランスポンダ。
【請求項１０】
プログラム可能な抵抗が、多数レベルのコードを記憶するために、いくつかの値から選択された値でプログラムされることを特徴とする請求項１から９のいずれか１項に記載のトランスポンダ。
【請求項１１】
全てのコンポーネントが同一チップ上に集積され、入力−出力パッドを有さないことを特徴とする請求項１から１０のいずれか１項に記載のトランスポンダ。
【請求項１２】
プログラム化されていない状態に関連して状態が変更される各抵抗器（Ｒｐｉ）に、抵抗値が最大を示す電流より大きい制約電流を一時的及び連続的に流すことを特徴とする請求項１から１１のいずれか１項に記載のトランスポンダ内のコードをプログラミングする方法。
【請求項１３】
前記制約電流は、制約電流及び望ましい最終抵抗をマッピングする所定の表から選択されることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記制約電流は、多数レベルのコードを記憶するために、いくつかの値から選択されることを特徴とする請求項１２又は１３に記載の方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】プログラム可能なコードを備えた電磁トランスポンダ
【技術分野】
【０００１】
本発明は、電磁トランスポンダ、つまり、読み取り及び／又は書き込み端末と呼ばれるユニット（通常固定型）によって、非接触及び無線式の方法でデータを得るトランシーバ（多くは移動可能）に関する。一般に、トランスポンダは、内蔵する電子回路に必要な電力供給を、読み取り／書き込み端末のアンテナによって放射される高周波数領域から抽出する。読み取り限定トランスポンダ、つまり、トランスポンダデータを読み取るだけの端末で動作することに適合するトランスポンダと、端末によって修正され得るデータを含む読み取り／書き込みトランスポンダとが存在する。
【背景技術】
【０００２】
電磁トランスポンダを使用するシステムは、トランスポンダ側及び読み取り／書き込み端末側の、アンテナを形成する巻線を含む発振回路の使用に基づく。トランスポンダが読み取り／書き込み端末の領域に入ると、近磁界によってこれらの回路が結合される。
【０００３】
図１は、読み取り／書き込み端末１と本発明が適合する型のトランスポンダ１０との間のデータ交換システムの従来例を極めて概略的に示している。
【０００４】
一般に、端末１は、増幅器又はアンテナ結合器（図示なし）の出力端子２と基準端子３（一般にグラウンド）との間に、キャパシタＣ１及び抵抗器Ｒｂとに直列するインダクタンスＬ１で形成される直列発振回路で基本的に形成されている。アンテナ結合器は、発振回路を制御する及び受信データを活用する回路４に属し、該回路は、特に変調復調器と、制御信号及びデータを処理するマイクロプロセッサとを含む。図示されていないが、端末の回路４は、一般に、様々な入力／出力回路（キーボード、スクリーン、サーバとの交換手段など）及び／又は処理回路と通信する。読み取り／書き込み端末の回路は、一般に、例えば電気供給システムに接続される供給回路（図示なし）からその動作に必要な電力を引き出す。
【０００５】
端末１と共働可能なトランスポンダ１０は、基本的に、制御及び処理回路１３の２つの交流入力端子１１，１２間に、キャパシタＣ２と並列のインダクタンスＬ２で形成された並列発振回路を含む。端末１１及び１２は、実際には、整流手段の入力（図１には示されていない）に接続され、その出力は、トランスポンダ内部の回路の直流供給端子を形成している。これら回路は、一般に、マイクロプロセッサ又は布線論理における回路、メモリ、端末１から受信される信号の復調器及び端末に情報を伝送する変調器を基本的に含む。例えば、本発明が特に適合する電子ラベルの場合、この情報は、端末１側の処理システムがラベルが関連する製品を識別するために可能にする（２進）コードで形成されている。
【０００６】
端末１の発振回路は、トランスポンダ１０が感知できる高周波数信号（例えば１３．５６ＭＨｚ）によって励磁される。トランスポンダ１０が端末１の領域内にあると、トランスポンダの共振回路の端子１１，１２の両端に高周波数電圧が生成される。この電圧は、整流され及び場合によってはクリップをされた後に、トランスポンダの電子回路１３の供給電圧を提供する。
【０００７】
端末及びトランスポンダの発振回路は、一般に、端末１の発振回路の励磁信号の周波数と同一周波数に調整される。この高周波数信号（例えば１３．５６ＭＨｚ）は、端末の領域内に位置するトランスポンダ用のリモート給電キャリアとして使用され、必要な時に、端末からこの（これら）トランスポンダへのデータ伝送キャリアとして使用される。トランスポンダが端末１の領域内にあるとき、トランスポンダの共振回路の端子１１及び１２の両端に高周波数電圧が生成される。この電圧は、整流及びことによりクリッピングの後に、トランスポンダの電子回路１３の供給電圧を提供する。
【０００８】
一般に、領域内でデータ及び／又は制御信号を１つ又はいくつかのトランスポンダに伝送するために、端末によって伝送された高周波数キャリアは、様々なコード技術に従い前記端末によって振幅変調される。反対に、トランスポンダから端末へのデータの伝送は、一般に、共振回路Ｌ２，Ｃ２によって形成される負荷を変調することによって実行される。負荷変化（バック変調と称される）は、キャリアの周波数より小さい周波数（例えば８４７．５ｋＨｚ）を有するサブキャリアで実行される。次いで、この負荷変化は、例えば発振回路内のキャパシタＣ１の両端の電圧の測定又は電流の測定により、振幅変化又は位相変化として端末によって検出される。図１において、測定信号は、点線で結ばれたコネクション５により表されており、誘導性の抵抗器Ｌ１及びキャパシタＣ１の接続部を回路２に接続している。
【０００９】
トランスポンダによって実行されるバック変調は、抵抗性又は容量性である。本発明は、抵抗性バック変調を備えたトランスポンダに関する。抵抗性バック変調は、共振回路Ｌ２，Ｃ２と並列して、スイッチ（一般にはＭＯＳトランジスタ）と直列に抵抗器を接続することから成る。スイッチは、サブキャリアの割合で、伝送されるべきコード（０又は１）に従って制御される。並列接続は、一般に、整流ブリッジの下流で実行される。
【００１０】
更に、同一シリコンチップ内に全てのトランスポンダ（アンテナＬ２，キャパシタＣ２及び回路１３）を集積することが望ましい。更に、特に電子ラベルへの応用においては、トランスポンダを小型化するためにこのチップの表面積を最小化することが望ましい。電子ラベルは、製品の識別子を含む従来のバーコード印刷を置き換えることができる。
【００１１】
従来のトランスポンダの問題点は、読み取り−書き込み端末に伝送されるべきコード（デジタルデータ，ラベルの識別コードなど）を変換するために変調復調器を有する必要があることである。この必要性により、実際の抵抗性バック変調素子の上流に、２進形式のコードの記憶装置（例えば、ＲＡＭ，ＲＯＭ，ＥＰＲＯＭ又はＥＥＰＲＯＭ）及び変調回路の使用が必要となる。この複雑さは、トランスポンダの小型化及び価格に悪影響を与える。
【００１２】
別の欠点は、２進コードのプログラミング及び、さらに一般的に、電磁トランスポンダへのデータの書き込みが、読み取り書き込み端末との通信及び複雑な交換プロトコルを必要とすることである。最悪の場合、ワンタイムプログラミングメモリ内に不変コードを記憶することが望ましい場合において、ＥＰＲＯＭ又はＥＥＰＲＯＭ内に、製造時にこのコードを書き込むことが必要となる。
【００１３】
他の既知の技術は、物理的にそのサイズを減らすレーザに光学的に委ねることによって抵抗の値を増やすことである。欠点は、各チップに繰り返されなければならない動作が法外な値段となることである。別の欠点は、処理が光学的に可視であり感知可能であることである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、従来のトランスポンダの欠点を改善することを目的とする。特に、本発明は、記憶素子に記憶されるデータを伝送するために、デジタル変調器を使用しない電磁トランスポンダを提供することを目的とする。
【００１５】
本発明はまた、既存の読み取り書き込み端末とトランスポンダとの互換性を維持することを目的とする。
【００１６】
本発明はまた、電磁トランスポンダ内での２進コードの単純なプログラミングを可能にすることを目的とする。特に、本発明は、トランスポンダにコードを書き込むために、双方向性通信を使用しないことを目的とする。
【００１７】
更に一般的には、本発明は、デジタルメモリに記憶されたデータの変調器を利用することなく、電磁トランスポンダによる任意のメッセージの伝送を可能にすることを目的とする。
【００１８】
本発明はまた、動作していない時に、電磁トランスポンダに記憶されたコードを感知できないようにすることを目的とする。
【００１９】
本発明はまた、集積回路の製造後に前記回路が適用環境内にあるときにプログラミングできることを目的とする。
【課題を解決するための手段】
【００２０】
これら及び他の目的を達成するために、本発明は、放射された領域から供給信号を抽出することに適合する並列発振回路と、
発振回路と並列する、ポリシリコンのプログラム可能な抵抗器とスイッチとを各々が含むいくつかの岐路と、
連続してスイッチの循環オン制御をする素子とを有し、各抵抗器がトランスポンダに記憶されるコードの一部を記憶するための素子を形成することを特徴とする電磁トランスポンダを提供する。
【００２１】
本発明の実施形態によると、抵抗器はポリシリコンで形成され、同一の公称値を有するようにサイズ決めされる。
【００２２】
本発明の実施形態によると、抵抗器内の部分のプログラミングは、この抵抗値が最大となる電流より大きい電流をポリシリコン抵抗器内に流すことによって制御される。
【００２３】
本発明の実施形態によると、読み取り放射領域の電力より大きい電力のプログラミング電流が、読み取り−書き込み端末によって放射される領域から抽出される。
【００２４】
本発明の実施形態によると、循環制御素子は、クロック信号によって制御されるシフトレジスタで形成され、各スイッチはシフトレジスタのビットによって制御される。
【００２５】
本発明の実施形態によると、クロック信号は、読み取り書き込み端末によって放射される領域から抽出される。
【００２６】
本発明の実施形態によると、シフトレジスタのセット入力は、ＮＯＲ型論理ゲートの出力に接続され、該論理ゲートは、シフトレジスタのビットを受信する入力を並列して有する。
【００２７】
本発明の実施形態によると、トランスポンダは、記憶されたコードをロックする回路を含み、第２のプログラミングを禁止する。
【００２８】
本発明の実施形態によると、ロック回路は、前記岐路の両端の電圧を制限する素子を含み、その調整設定ポイントは追加のポリシリコン記憶抵抗器の関数であり、その値はプログラミングの最後に減少される。
【００２９】
本発明の実施形態によると、設定抵抗器及び制御スイッチで形成されるバック変調岐路のアセンブリを含み、前記バック変調岐路は、前記循環制御素子によって制御される。
【００３０】
本発明の実施形態によると、プログラム可能な抵抗は、多数レベルのコードを記憶するために、いくつかの値から選択された値でプログラムされる。
【００３１】
本発明の実施形態によると、全てのコンポーネントは同一チップ上に集積され、入力−出力パッドを有さない。
【００３２】
本発明の実施形態によると、プログラム化されていない状態に関連して状態が変更される各抵抗器に、この抵抗値が最大を示す電流より大きい制約電流を一時的及び連続的に流すことから成る、トランスポンダ内のコードをプログラミングする方法を提供する。
【００３３】
本発明の実施形態によると、制約電流は、制約電流と望ましい最終抵抗との対応の所定の表から選択される。
【００３４】
本発明の実施形態によると、制約電流は、多数レベルのコードを記憶するために、いくつかの値から選択される。
【００３５】
前述の本発明の目的、特徴及び利点は、添付の図面に関連して、以下の何ら限定されることのない詳細な実施形態の説明で述べられる。
【発明を実施するための最良の形態】
【００３６】
様々な図において、同一素子は同一参照符号で言及されている。明確にするために、本発明の理解に必要な素子のみが図に示され、以下に述べられる。特に、読み取り書き込み端末によって回復されるデータの読み取り及び利用の様々な回路は詳述されていない。本発明は、データの利用がいかなるものも実現できる。
【００３７】
本発明の特徴は、伝送されるべきデータの記憶素子として、抵抗器に直列のスイッチで形成されるバック変調素子の抵抗値を直接使用することである。従って、本発明によると、いくつかのバック変調素子が発振回路と並列にその負荷を修正するために提供される。本発明の他の特徴は、様々な素子の抵抗が、それらが伝送するコード部分の状態（例えば０又は１）に応じて異なる値を有するということである。本発明は、様々な方法によるトランスポンダの発振回路のチャージにおいて、この差が、その領域内でトランスポンダにより伝送されたビットの様々な状態を表すものとして、端末によって解読されることができることを利用する。
【００３８】
好ましくは、様々な並列バック変調岐路の抵抗器がポリシリコンで全て同じように形成され、同一の公称値を有する。図３及び図４に関連してより理解できるように、プログラミングは、岐路に関連する抵抗値の安定且つ非可逆的減少を引き起こすことによって実行される。
【００３９】
図２は、本発明による電磁トランスポンダ２０の実施形態を示している。
【００４０】
前述の通り、トランスポンダ２０は、制御及び処理回路２３の２つの入力端子１１，１２の間に、キャパシタＣ２に並列のインダクタンスＬ２で形成された並列発振回路を含む。端子１１及び１２は、整流ブリッジ２４又は同類のものの入力に接続され、該整流ブリッジは、トランスポンダ内部の回路の直流供給端子２５，２６を形成する出力を有する。
【００４１】
本発明によると、回路２３は、ブリッジ２４の出力端子２５と２６との間に、並列に、いくつか（ｎ）の抵抗性バック変調素子を含み、各々が抵抗器Ｒｐｉ（ｉは１とｎとの間である）及び制御スイッチＭｉ（例えばＭＯＳトランジスタ）で形成されている。本発明によると、各バック変調素子は、コード部分を記憶する素子である。実際に、関連する素子によって表されるコード部分の１つの状態を他の状態から見分けるために、各素子の抵抗Ｒｐｉの値が使用される。別の方法として、バック変調素子は、端子１１と１２との間に接続されてもよい。この場合には、各素子は、少なくとも１つの整流ダイオードに関連し、バック変調は、好ましくは、高周波数励磁信号（例えば１３．５６ＭＨｚでのリモート給電キャリア）の２つの半波のうちの１つで動作するだけである。しかしながら、バック変調素子をブリッジ２４の下流に接続することは、空間を節約する利点がある（ダイオードが少ない）。
【００４２】
簡略化のために、２進コードの場合が考えられ、各素子は１ビットのコードを示している。しかしながら、２つのバック変調素子の２つの抵抗の最小値の差が、励磁及び読み取り端末の発振回路上でトランスポンダによって表される負荷の差を生成するので、本発明は、さらに一般的には、多数レベル又はアナログコーディングに適応する。
【００４３】
トランジスタＭｉの制御は、全てかゼロで実行される。本発明によると、この制御は、各岐路ごとに連続して実行される。好ましくは、トランスポンダが読み取り端末の領域内にある限り、ビットシーケンスによって表されるコード（２進の場合）が繰り返し伝送されるように循環制御が提供される。
【００４４】
図２に示される好ましい実施形態によると、ｎビットＢｉ（制御されるべきバック変調素子の数）又は、プログラムコードをロックするための回路４０が提供されるならば、ｎ＋１ビットにわたるシフトレジスタ２７がこの目的のために使用される。シフトレジスタの出力ビットは、トランジスタＭｉの制御ゲートに向かって並列にサンプルされる。従って、シフトレジスタの各ビットがトランジスタＭｉに提供される。トランジスタＭｉがＮチャネルトランジスタである示されている例において、レジスタは循環する「１」を有し、つまり、レジスタのひとつのビットがハイ状態（１）であり、他のビットは、残りのｎ−１個のトランジスタＭｉをブロックするためにロー（０）である。レジスタ入力での循環する「１」の獲得は、例えば、ＮＯＲ型論理ゲート２８によって提供され、該論理ゲートは、並列に得られるシフトレジスタのｎビットを入力として受信し、その出力は、開始（設定）時にビットＢ１の状態を提供する。以下にみられるように、ゲート２８は、それが給電されるとすぐにレジスタの自動スタートを可能にする。
【００４５】
本発明の好ましい実施形態によると、レジスタシフトのシーケンスは、端末からの高周波数励磁信号のクロック周波数を導き出すクロック信号ＣＬＫによって提供される。この目的のために、周波数分周器２９が、端子２５及び２６の両端に（別の方法として端子１１及び１２の両端）接続され、その出力は、シフトレジスタ２７のクロック入力に接続される。分周器２９の分周率は、システムのバック変調キャリアの周波数に依存する。１３．５６ＭＨｚでのキャリア及び８４７．５ｋＨｚでのサブキャリアの例を挙げると、分周率は１６である。
【００４６】
レジスタ２７，ゲート２８及び分周器２９の給電は、端子２５と２６との間に接続された電圧調整器３０によってもたらされ、その電圧が従来通り調整されて直流供給電圧ＡＬＩＭを提供する。
【００４７】
本発明の好ましい実施形態によると、図２の回路２３は更に、プログラムされたコードをロックするための回路４０を含む。示されている実施形態において、この回路は、抵抗器Ｒｐｎ＋１及びトランジスタＭｎ＋１で形成されたｎ＋１番目のバック変調素子を含む。トランジスタと抵抗器との接合ポイントは、端子２５及び２６の両端に接続されたＮ−チャネルＭＯＳトランジスタＴに接続され、且つ抵抗器Ｒｔによって端子２６（この例においてグラウンドを形成している）に接続される。トランジスタＭｎ＋１のゲートは、ｎ＋１番目のビットのシフトレジスタ２７の出力に接続される。回路４０の動作が、好ましいプログラミングの実施形態に関連して以下に述べられる。差し当たり注目すべきことは、プログラミング後、端子２５及び２６の両端の電圧が再プログラミングを生成しそうな値を超えるのを防ぐ調整器のように、回路４０が動作するということである。
【００４８】
本発明の好ましい実施形態によると、トランスポンダに記憶されたコードの読み取りは、以下のように実行される。
【００４９】
アイドル状態では、トランスポンダは給電されないので（自動電力供給はない）、全てのトランジスタＭｉがオフである。トランスポンダが読み取り−書き込み端末の領域に入るとすぐに、リモート給電キャリアを取得する。実際に、自動電力供給を備えていないトランスポンダシステムの端末は、その領域に入るトランスポンダを「起動」するために常に伝送している。従って、トランスポンダが領域に入るとすぐに、端子２５及び２６の両端に電圧が発生する。次いで調整器３０が、様々な素子に給電するための電圧を生成する。
【００５０】
調整器によって提供された供給電圧がシフトレジスタ２７が動作するのに十分になるとすぐに（分周器２９のクロック信号ＣＬＫ及びゲート２８の状態１を受信するとすぐに）、トランスポンダはそのコードを伝送し始める。実際には、レジスタのビットは、始めはハイ状態を含んでいないので、ゲート２８はレジスタ２７の入力にハイ状態を提供する。クロック信号はビットＢ１に状態１を記憶する。これがスイッチＭ１をオンにし、抵抗器Ｒ１でのバック変調をもたらす。抵抗Ｒ１の値に応じて、端末によって解読された信号は１又は０を提供する。第１ビットの伝送は、信号ＣＬＫによって条件付けされる（バック変調サブキャリアに効果的に対応する）。クロックＣＬＫの次の周期で、ビットＢ１の内容がビットＢ２に転送される。これがトランジスタＭ１をオフにし、トランジスタＭ２をオンにする、等々。ビットＢ１の内容は、ゲート２８の出力端子の状態によって置き換えられる。状態１がレジスタに存在して第１ビットＢ１が電源オンにロードされるとすぐに、この出力はロー（０）に切り替わり、電力供給がなくなることによりシステムがオフにされるまで、及びトランスポンダが端末の領域外になるまでそれを維持する。
【００５１】
全てのトランジスタＭｉは、クロックＣＬＫの割合で連続的に制御され、リモート給電キャリアのバック変調によって、抵抗器Ｒｐｉにより記憶されたコードの伝送をもたらす。更に、コードの伝送は、トランスポンダが端末の領域内に存在することによって給電される限り循環的に繰り返される。２つのバック変調岐路がレジスタ内の循環する「１」のシフトで一時的に活性状態であっても、２つのトランジスタＭｉのこの同時伝導の時間はバック変調周期（例えば８４７．５ｋＨｚ）と比べればごく僅かであり、コードの他の部分のように端末によって考慮されることはない。
【００５２】
そのような動作は、電磁ラベル又は同類のものに特によく適合し、それは、（一般にはそれらを有する製品の識別の）コードを含むことが望ましく、端末の領域内を製品が通ることによってコードが検出されることが望ましい（検出ポータル、自動読み取りレジスターなど）。
【００５３】
前述の説明で既に示された本発明の利点は、トランスポンダが極めて単純であることである。特に、本発明によるトランスポンダは、少ない単純なコンポーネントを含んでいる。アドレッシングを課すデジタルメモリ及び読み取り／書き込み回路を使用する必要がなく、コードを提供するための変調器／復調器を必要としない。更に、本発明によるトランスポンダは、マイクロプロセッサを用いずに行うことができる。更に、ポリシリコン抵抗器の形成は、全て（インダクタンスＬ２以外）のコンポーネントを形成できるＭＯＳ技術を実現するのに必要な追加のステップを必要としない。しかしながら、インダクタンスは、一般に同一チップ上に集積される。従って、本発明のトランスポンダは、電磁ラベルを形成するのに特に有利である。
【００５４】
本発明によるトランスポンダ内のコードのプログラミングは、以下のように実行される。好ましくは、全ての抵抗器Ｒｐｉは、個々に製造され、全てが同一公称値を有している。この公称値が、いわゆるバック変調素子のプログラムされていない状態を条件付けし、２進コードに対して、２つの状態（０又は１）の１つに対応している。
【００５５】
本発明の特徴は、抵抗Ｒｐｉの値の非可逆的減少を引き起こすことによって、バック変調素子をプログラムされていない状態以外の状態にプログラミングすることである。この目的のために、抵抗値が最大となる電流より大きい電流が抵抗器内に流される。本発明のこの特徴は、図３及び４に関連して以下でより理解されるであろう。十分な電流が抵抗器Ｒｐｉに流されるならば、公称電流（望ましい動作電流の範囲に対応する）が再び流される時に、この抵抗器の値の非可逆的減少が引き起こされるということを差し当たり述べることができる。本発明によると、プログラミング電流（およそ１から１０ミリアンペア）は、動作電流の範囲（１００マイクロアンペアまで）を越える。
【００５６】
第１の実施形態によると、抵抗器Ｒｐｉの端子は、集積回路チップの端子から、好ましくはマルチプレクサ型セレクタを介してアクセスできる。この場合、プログラミングは、値が減少されることが望ましい各抵抗器の両端に、プログラミング電流を流すことができるプログラミング電圧を適用することによって実行される。抵抗器の選択に必要なわずかな回路（マルチプレクサ等）が、トランスポンダ内に個々に集積されなければならない。別の方法として、バック変調素子の数が高すぎなければ、各抵抗器にわたりパッドを通る個々のアクセスが提供される。ロック回路４０において、他の全ての抵抗器のプログラミングの最後に、抵抗器Ｒｐｎ＋１が、その値を減少させるためにプログラムされる。
【００５７】
好ましい第２の実施形態によると、トランスポンダのプログラミングは、無線周波数で実行される。読み取り−書き込み端末型のトランスミッタが使用され、該トランスミッタは、抵抗値を修正するのには十分でない第１の値と、この抵抗値を減少させるために選択抵抗器Ｒｐｉの１つに電流を流すのに十分である第２の値との間の電力で変調されるリモート給電キャリア（例えば１３．５６ＭＨｚ）を有する。しかしながら、第１の電力は、トランスポンダを給電するのには十分であり、そのコンポーネントの動作を可能にする。伝送電力の変調は、トランスポンダに記憶されるべき２進コードに対応する。好ましくは、変調は、トランスポンダのバック変調周波数の割合で実行される。従って、１つのバック変調素子から次のバック変調素子への切り替えを個々に制御する必要はなく、この切り替えは、トランスポンダのシフトレジスタ２７によって自動的に実行される。
【００５８】
図２に示されるロック回路４０を形成するために、プログラミングは、抵抗器Ｒｐ１で始まり、抵抗器Ｒｐｎ＋１で終わらなければならない。実際には、最初に、同じくポリシリコンである抵抗器Ｒｐｎ＋１を含む全ての抵抗器が公称値を有する。抵抗器Ｒｐｎ＋１は、製造において、端子２５及び２６の両端の電圧をいわゆるプログラミングレベルに制限するように、トランジスタＴ用にサイズ決めされる。
【００５９】
トランジスタＭｎ＋１がオンにされない限り、抵抗器Ｒｔは、抵抗器Ｒｐｎ＋１と共に、トランジスタＴを制御するための制御電圧分割器を形成する。抵抗器ＲｔはトランジスタＭｎ＋１によって循環的に短絡され、トランジスタＴをオフにする。
【００６０】
プログラミングの間、抵抗器Ｒｐｎ＋１に達する時にプログラミングレベルになるように、端子の伝送電力が提供される。これがこの抵抗値を減少させ、該抵抗値が、抵抗Ｒｐｎ＋１とＲｔとの割合を修正することとなる。抵抗Ｒｐｎ＋１の値が一旦減少すると、トランジスタＴが端子２５及び２６の両端の電圧をプログラミングレベルより小さいレベルに制限するように（トランジスタＴは好ましくは線形状態で動作する）、抵抗器Ｒｐｎ＋１及びＲｔがサイズ決めされる。従って、原理上、後に偶発的に抵抗の値修正をするのに充分である領域にもたらされたとしても、トランスポンダは再プログラムされないように保護される。トランジスタＴが制限する電圧を使用電圧に対応させる必要はない。電圧が、プログラミング電圧に達しないようにする、つまり、以下で述べられるように、抵抗器に流される電流が、これら抵抗器が最大値を有する電流より大きくなるような電圧に達しないようにするだけで十分である。
【００６１】
回路４０の存在により、読み取りモードにおいて、コードは最後に所定のビットを含むこととなる。しかし、これは混乱をもたらすことがない。
【００６２】
図２に示されているシフト回路は、抵抗器Ｒｐｎ＋１の最後のプログラミングによる、制約の実行と互換性がある。実際に、ゲート２８は、トランスポンダが給電されるとビットＢ１で開始するようにレジスタを制御するので、トランスポンダが領域内つまり近接する時に、トランスミッタ（端末）の開始をトリガするので十分である。プログラミングは、自発的及び特有の動作であるので、実際にはこれは制約ではない。トランスポンダを受信するための基盤（十分な近接を保証する）を備えた特別な端末が例えば提供される。端末は、プログラムされるべきトランスポンダが所定の位置にあるときに、（伝送及び電力変調の両方のために）トリガされるだけである。
【００６３】
この解決方法の利点は、これがトランスポンダの回路の数を最小化するということである。実際に、図２で述べられた回路以外の回路は必要とされない。
【００６４】
バック変調抵抗器をプログラムするために、製品寿命の間にいくつかの別の段階が考えられてもよい。例えば、「メーカー」コードを含むために、製造の最後にプログラム可能なバック変調岐路の最初のグループ（最初の一連の抵抗器）が提供される。他の岐路は、ユーザによってプログラムされる（１又は数回の試み）ように残される（最終又はそうでない）。
【００６５】
示されていない別の実施形態によると、端末との、シフトレジスタの制御された同期化が提供される。例えば、端末が、低電力（読み取り電力）で最初の伝送に提供され、トランスポンダは、例えば、製造時に、プログラムされていない抵抗器Ｒｐｉの状態と反対の状態を与えるようにサイズ決めされた複数の設定抵抗器を含むように提供される。別の方法として、設定抵抗器が所定のコードを提供する。バック変調を分析することによって、端末は、循環読み取りにおける第一プログラム可能抵抗器の位置を検出することができ、その電力変調の開始を同期させる。設定抵抗器は、勿論、制御トランジスタ及びシフトレジスタのビットにも関連している。結果として、それらは読み取りにも従事している。それらは、記憶されるべきコードの構成の際に考慮されるか、又は好ましい実施形態に従って、ポリシリコンで提供され且つ抵抗Ｒｐｉのプログラムされた値より低い値にプログラムされる。後者の場合、３レベルコードが読み取りモードで得られ、最低レベルが設定抵抗器に対応している。これにより、読み取りモードでも同期化を可能にする。この実施形態は、ロック回路４０の使用との互換性を維持する。実際に、設定抵抗器は、循環内、好ましくは抵抗器Ｒｐｉの前、従って抵抗器Ｒｐｉ＋１の前に配置されるが、設定抵抗器をプログラムするために他の循環を流れる（run）ように、抵抗器Ｒｐｉ＋１をプログラミングする前に提供される。この循環が他の抵抗器Ｒｐｉのプログラミングの後に提供されたとしても、二度目に流れるとき、低電力でそれを行うので十分であり、プログラムされたコードを修正しない。同期化によりこれは何の問題もない。
【００６６】
図３は、本発明の好ましい実施形態に従うバック変調素子の抵抗器Ｒｐｉを形成するために使用されるポリシリコン抵抗器の実施形態を示している。
【００６７】
そのような抵抗器（図３に３１として表されている）は、絶縁基板３２に付着された層のエッチングによって得られるポリシリコントラック（バーとも呼ばれる）で形成される。基板３２は、トランスポンダを支持する集積回路の基板で単純に直接形成され、又は、抵抗器３１のための絶縁基板又は同類のものを形成する絶縁層で形成される。抵抗器３１は、抵抗性バーを他の集積回路素子に接続するために、２つの端部によって導電トラック（例えば金属トラック）３３及び３４に接続される。図３の簡略化された図は、一般に集積回路を形成する異なる絶縁及び導電層については示していない。簡略化のために、抵抗性バー３１のみが示されており、該バーは、絶縁基板３２に上に置かれ且つその上部表面の２つの端部によって２つの金属トラック３３及び３４に接続されている。実際には、抵抗性素子３１と他の集積回路コンポーネントとの接続は、その配置において、バー３１の端部から始まる幅広いポリシリコントラックによって得られる。言い換えると、抵抗性素子３１は、一般に、トラックの残りの部分より狭いポリシリコントラックの断面を作ることによって形成される。
【００６８】
素子３１の抵抗Ｒは、以下の式によって示される。
Ｒ＝ρ（Ｌ／ｓ）
ここでρは、素子３１がエッチングされるトラックを形成する材料（ドープされ得るポリシリコン）の抵抗率を示し、Ｌは素子３１の長さを示し、ｓはその断面積、つまりその厚さｅと幅ｌの積を示している。素子３１の抵抗率ρは、とりわけ、それを形成するポリシリコンの可能なドーピングに依存する。
【００６９】
多くの場合、集積回路の形成において、抵抗は、スクエア抵抗Ｒ□の概念を参照することによって提供される。このスクエア抵抗は、付着される厚さで割られる材料の抵抗率であると定義する。素子３１の抵抗を与える上記の関係をあげると、抵抗は、以下の関係で与えられる。
Ｒ＝Ｒ□＊Ｌ／ｌ。
【００７０】
商Ｌ／ｌは、抵抗性素子３１を形成するいわゆるスクエア数に対応する。上記からわかるように、これは、素子３１を形成するために併置された、技術に依存する所与の寸法のスクエア数を表している。
【００７１】
ポリシリコン抵抗の値は、製造時に以上のパラメータに基づいてこのように定義され、いわゆる公称抵抗率と抵抗とをもたらす。一般に、ポリシリコンの厚さｅは、集積回路の他の製造パラメータによって設定される。例えば、この厚さは、集積回路ＭＯＳトランジスタのゲートに望ましい厚さによって設定される。
【００７２】
本発明の特徴は、トランスポンダの発振回路に生成される充電レベルを修正し且つ従って異なる状態を符号化するために値が非可逆的に減少される事が望ましいポリシリコン抵抗器（Ｒｐｉ）内に、抵抗が最大となる電流より大きいプログラミング又は制約電流を一時的に課すことであり、この電流は、この抵抗の通常動作電流範囲（バック変調での）を超える。言い換えると、ポリシリコンの抵抗率は、動作電流範囲を超える電流を、関連する抵抗性素子に一時的に流すことによって、安定且つ非可逆的な方法で、動作電流範囲において減少する。
【００７３】
本発明の他の特徴は、抵抗値を減らすために使用される電流が、可融性素子とは反対に、ポリシリコン素子に非破壊的であることである。
【００７４】
図４は、電流の流れに従い図３に示される型のポリシリコン素子の抵抗を示す曲線ネットワークによって、その抵抗の１つの値の減少でセルを安定させるための本発明の実施形態を示している。
【００７５】
抵抗性素子３１（Ｒｐｉ）を製造するために使用されるポリシリコンが、所与の寸法ｌ，Ｌ，及びｅに対する抵抗値Ｒｎｏｍを素子３１に与える公称抵抗率を示すと仮定する。この抵抗の公称の（もとの）値は、システムの動作電流つまり、一般的には１００μＡより小さい電流範囲に対して抵抗性素子３１により安定した方法で得られる値に対応する。
【００７６】
本発明によると、抵抗の値を減らすため及び非可逆的且つ安定した方法で、例えばＲｎｏｍより小さい値Ｒ１に切り替えるために、素子３１の抵抗Ｒが最大となるが無限大にはならない電流Ｉｍより大きいいわゆる制約電流（例えばＩ１）が抵抗性素子３１に課せられる。図４に示されるように、一旦電流Ｉ１が抵抗性素子３１に印加されると、安定した抵抗の値Ｒ１が、集積回路の動作電流の範囲Ａ１で得られる。実際に、電流に従う抵抗の曲線Ｓｎｏｍは、比較的小さい電流（１００μＡ以下）に対して安定している。この曲線は、およそ数ミリアンペア又はそれ以上（範囲Ａ２）の実質的に高い電流に対して増加し始める。この電流範囲において、曲線Ｓｎｏｍは、値Ｉｍに対する最大値と交差する。抵抗は、その後次第に減少する。図４では、電流の第３の範囲Ａ３が示されており、この範囲は、ヒューズを形成するために一般的に使用される範囲に対応している。これらは、およそ１０分の１アンペアの電流であり、ここでは抵抗が無限になるように突然増加する。従って、本発明は、抵抗又はより詳細にはポリシリコン素子の抵抗率の値を非可逆的に減少させるために、動作範囲Ａ１と破壊的範囲Ａ３との間の電流の中間範囲Ａ２を使用する事を考える。
【００７７】
実際に、電流に従って抵抗率の曲線Ｓｎｏｍの最大が一旦過ぎると、動作電流範囲における抵抗によって得られる値は、値Ｒｎｏｍより小さい。新しい値、例えばＲ１は、非可逆的な電流段階中に印加された電流のより高い値（ここではＩ１）に依存する。本発明によって実行される非可逆的減少は、コードの書き込みによるトランスポンダ独自の特有な段階で生じ、集積回路の通常読み取り動作モード（範囲Ａ１）の範囲外、つまり抵抗器の通常動作の範囲外で生じる。
【００７８】
理論上は、ポリシリコン抵抗の値が一旦低い値に下がると（例えば図４のＲ１）、この値の非可逆的減少が更に実施される。これを達成するには、電流に従う抵抗の新しい曲線Ｓ１の最大電流Ｉ１を超えれば十分である。例えば、電流の値は、値Ｉ２に達するように増加される。電流が再び減少されると、抵抗器に対して値Ｒ２が通常動作範囲内で得られる。Ｒ２の値は、値Ｒ１より小さく、勿論値Ｒｎｏｍより小さい。従って、図２に示されるような電磁トランスポンダの応用において、新しいプログラミングを実行するためのバック変調素子回路のキャパシタが、有効領域内で偶発的なプログラミングを避けることが望ましい。
【００７９】
曲線の最大を交差した後、電流に従う抵抗の全ての曲線が抵抗値の減少スロープに合流することがみてとれる。従って、所与の抵抗性素子（ρ，Ｌ，ｓ）に対して、小さい抵抗へと切り替えるために到達されなければならない電流Ｉ１，Ｉ２等は、減少が引き起こされる抵抗の値（Ｒｎｏｍ，Ｒ１，Ｒ２）とは無関係である。
【００８０】
抵抗値として上記で挙げられたものは、実際には、抵抗性素子を形成するポリシリコンの抵抗率を減少させることに相当する。本発明は、ポリシリコンの結晶構造が、安定した方法で修正され、材料がいくぶんリフローされ、最終結晶構造は、到達する最大電流に依存して得られると考える。
【００８１】
勿論、ポリシリコン抵抗器の破壊を回避するため、プログラミング電流範囲Ａ２（およそ数ミリアンペア）は超えられるべきではない。ヒューズを形成するためのポリシリコンの使用には、一旦回路が形成されると使用できないより高い電流（およそ１０分の１アンペア）を必要とするので、実際にはこの事前対策は何の問題も引き起こさない。
【００８２】
本発明によるポリシリコン抵抗器の実際の形成は、従来の抵抗器の形成と変わらない。絶縁基板から始まり、ポリシリコン層は、抵抗器に望ましい寸法に応じて付着及びエッチングされる。一般に、付着されたポリシリコンの厚さは技術によって決定されるので、調整できる２つの寸法は幅と長さである。一般に、このように得られたポリシリコンバーの上に絶縁体が再付着される。オンラインの相互接続の場合、より強く導電されるように、幅ｌは幅広のアクセストラックに関して修正される。図３に示されるようにトップからバーの端部へアクセスする場合、ビアがポリシリコンバーを覆う絶縁体（図示なし）で作られて、接触金属トラック３３及び３４と接続する。
【００８３】
実際には、最小の制約電流で最大の抵抗調整を有するためには、最小の厚さと最小の幅が抵抗素子に使用されることが望ましい。この場合、一旦ポリシリコン構造が設定されると、長さＬだけが公称抵抗値を条件付けする。ポリシリコンの可能なドーピングは、その型が何であれ、本発明の実現を妨げるものではない。ドーピングに関連する唯一の違いは、制約前の公称抵抗率と所与の制約電流に対して得られる抵抗率である。言い換えると、所与の寸法の素子に対して、これが抵抗値の開始点、及び従って所与の制約電流に対して得られる抵抗値を条件付ける。
【００８４】
正しい値を印加するために、例えば測定によって、様々な抵抗値から低い値へ切り替えるために印加されるべき様々な電流が予め決められる。例えば、電流の段階的な増加に委ねられるテスト抵抗器が使用され、各々の増加後に、得られた抵抗値を測定するために動作電流範囲に戻る。測定された値は、曲線Ｓｎｏｍに従う。従って、電流（図４のＩ１，Ｉ２）及び関連する抵抗（Ｒ１，Ｒ２）が決定される。そのように得られた表の値の間の差は、制約電流の段階的な増加のために選択されたピッチに依存する。この所定の課程は、使用されるポリシリコンの性質、及び選択的にスクエア抵抗の性質、つまりそれが付着される材料の抵抗率と厚さを考慮する。実際に、図４に示された曲線は、スクエア抵抗の曲線として読み取られるので、計算された値は抵抗性断面の幅と長さとによって定義される集積回路の様々な抵抗に置き換えることができる。非可逆的且つ安定した方法で値を減少させるために抵抗性素子に印加されるべき制約電流の値が予め決められる。この決定により、高周波数によって、非接触プログラミング端末で提供されるべき電磁領域及び従って伝送電力を設定できる。簡略化された実施形態において、端子２５及び２６間にプログラミング電圧をかけるために機械的なアクセス（パッド）が提供される時、これが必要なプログラミング電圧を設定可能にする。注目すべきことは、望ましい効果（選択された抵抗器の値の著しい減少）により、制約電流の正確さは、それが抵抗器の最大電流Ｉｍより大きい限りは重要ではない。好ましくは、十分な安全マージンが提供され、値の減少を妨げる領域内でのトランスポンダの間隔変動又は他の回路公差を回避する。例えば、回路は、公称値の半分より小さい抵抗値を提供する制約電流に従ってパラメータ化する。
【００８５】
曲線の変化、つまり、通常動作での抵抗値の減少は、関連制約電流が印加されるとほとんどすぐに起こる。「ほとんどすぐに」とは、数十又は数百マイクロ秒のことを意味し、関連する制約をポリシリコンバーに印加させ、その抵抗値を減少するのに十分である。この実験値は、バーの（物理的な）大きさに依存する。数ミリ秒の継続時間が、安全性のために選択される。更に、一旦最小継続時間が達成されると、制約電流の追加の印加時間は、少なくとも一次において得られた抵抗を修正しない。更に、所与の所定の測定であっても、制約の印加継続時間の影響は無視されることはできず、好ましい実施形態は、制約の印加時間の考慮することと完全に互換性がある。
【００８６】
実施形態の詳細例として、０．２２５平方マイクロメートル（１＝０．９μｍ，ｅ＝０．２５μｍ）の断面と、４５マイクロメートルの長さＬとを有するＮ＋にドープされたポリシリコン抵抗器が形成される。使用されるポリシリコン及び関連するドーピングで、公称抵抗は、およそ６３００オームであった。これは、１スクエアあたりおよそ１２６オームの抵抗に相当する（５０スクエア）。この抵抗器に３ミリアンペア以上の電流を印加することによって、その値の減少が引き起こされ、５００マイクロアンペアに達する電流下で動作するのに安定的である。３．１ミリアンペアの電流で、抵抗値はおよそ４５００オームまで下回っている。抵抗器に４ミリアンペアの電流を印加することによって、抵抗値はおよそ３０００オームに減少する。得られた抵抗値は、１００マイクロ秒から１００秒以上を変化する制約継続時間中、同じである。
【００８７】
勿論、上記の例並びに様々な範囲についての電流及び抵抗の所与のオーダは、現在の技術に関連する。範囲Ａ１，Ａ２及びＡ３の電流は、より高度な技術では異なり（より小さい）かもしれないし、電流密度に置き換えられるかもしれない。本発明の原理はこれによって変更されることはない。依然として３つの範囲があり、中間の範囲が抵抗率を減少させるのに利用される。
【００８８】
簡略化された実施形態においては、ロック回路４０が省略され得る。実際には、プログラミングと動作電流との間の大幅な差異により、プログラミング電力に偶然に委ねられるトランスポンダを有するというわずかなリスクがある。ロック回路は、海賊行為によるコードの再プログラミングが心配される厳戒用途用に確保され得る。
【００８９】
本発明の他の利点は、トランスポンダの簡単なプログラミングが可能であり、従来の端末の構造との互換性があることである。それは、それらのプログラミングを本発明に従うトランスポンダで動作させるのに十分である。
【００９０】
本発明の他の利点は、トランスポンダ内に含まれるコードが製造後にプログラム可能であることである。
【００９１】
本発明の利点は、従来のＭＯＳトランジスタ製造技術と互換性があるということである。
【００９２】
本発明の他の利点は、トランスポンダに記憶されたコードが光学的に検出できないことであり、シリコンバー上の物的損害によりプログラミングを可視にするヒューズとして使用されるポリシリコン抵抗器とは反対である。
【００９３】
本発明の他の利点は、同じように製造された抵抗器により、前記コードが伝送される時に、周期外でのコードのいかなる海賊検出も防げることである。
【００９４】
本発明の他の利点は、トランスポンダの「非接触」プログラミングを可能にすることによって、全てのコンポーネントを集積する単一チップ上に形成されたトランスポンダが得られることであり、それは出力−入力パッドを有さない。
【００９５】
注目すべきことは、本発明は、１つの技術から他の技術に容易に置き換えることができることである。
【００９６】
勿論、本発明は当業者に容易に起こる種々の変形、修正及び改良を有するであろう。特に、公称値を得るためのポリシリコン抵抗器のサイズ決めは、用途に依存し、上記にあげられた機能的な指示に基づく当業者の能力の範囲内である。同様に、本発明によるトランスポンダに記憶されるべきビットの数（従ってバック変調素子の数）の選択は、その目的に依存する。更に、本発明を実現するための電圧又は電流制約の値は、当業者の能力の範囲内である。
【００９７】
更に、本発明は、極めて簡略化されたトランスポンダに関連して述べられてきたが、トランスポンダ内にコードを直接記憶するためのいくつかのバック変調素子の使用が、制御マイクロプロセッサ又は同類のものを伴って予想される。例えば、特にいくつかのトランスポンダ間の衝突を回避するために、コードのバック変調サイクルの数を制限するように又はそれらの開始／終了を制御するように提供される。そのような選択肢の応用例は、製品（在庫又は自動化された店のレジスター）のカウントである。
【００９８】
最後に、本発明は、Ｎ−チャネルＭＯＳトランジスタに関連して述べられてきたが、その構造は、Ｐ−チャネルＭＯＳトランジスタに簡単に置き換えられる。例えば循環０を伴うレジスタ（図２の２７）を提供することによって、これらのトランジスタの制御に適応させるのに十分である。
【図面の簡単な説明】
【００９９】
【図１】本発明が適用する電磁トランスポンダとのコミュニケーションシステムの一例を極めて概略的に示している。
【図２】本発明による電磁トランスポンダの実施形態を示している。
【図３】本発明によるトランスポンダのポリシリコン抵抗器構成の抵抗性バック変調素子の実施形態を極めて簡略化された部分的な斜視図で示している。
【図４】本発明の実施形態に従う電気経路の値の安定化を曲線のネットワークで表している。
【符号の説明】
【０１００】
１  端末
２  出力端子
３  基準端子
４，４０  回路
５  測定信号
１０，２０  トランスポンダ
１１，１２  入力端子
１３，２３  制御及び処理回路
２４  整流ブリッジ
２５，２６  直流供給端子
２７  循環制御素子
２８  ＮＯＲ型論理ゲート
２９  周波数分周器
３０  調整器
３１  抵抗器
３２  絶縁基板
３３，３４  金属トラック