(57)【要約】  本発明は、ラージセルの内部配線を擬似的にパタン化し、そのラージセルの内部配線をノイズチェック対象として取り扱えるようにした技術であり、ラージセルの端子情報および配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加し、その内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なう。
2007072562.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
【請求項２】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出ステップで抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
【請求項３】
該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出することを特徴とする、請求項２記載のノイズチェック方法。
【請求項４】
該ノイズチェックステップにおいて、当該影響配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出することを特徴とする、請求項２または請求項３に記載のノイズチェック方法。
【請求項５】
該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出することを特徴とする、請求項２〜請求項４のいずれか一項に記載のノイズチェック方法。
【請求項６】
該ノイズチェックステップにおいて、当該影響配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出することを特徴とする、請求項２〜請求項５のいずれか一項に記載のノイズチェック方法。
【請求項７】
該内部配線作成ステップにおいて擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱うことを特徴とする、請求項１〜請求項６のいずれか一項に記載のノイズチェック方法。
【請求項８】
該ノイズチェックステップにおいて、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことを特徴とする、請求項１〜請求項７のいずれか一項に記載のノイズチェック方法。
【請求項９】
該ノイズチェックステップにおいて、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力することを特徴とする、請求項８記載のノイズチェック方法。
【請求項１０】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
【請求項１１】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
【請求項１２】
該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱うことを特徴とする、請求項１０または請求項１１に記載のノイズチェック装置。
【請求項１３】
該ノイズチェック部が、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことを特徴とする、請求項１０〜請求項１２のいずれか一項に記載のノイズチェック装置。
【請求項１４】
該ノイズチェック部が、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力することを特徴とする、請求項１３記載のノイズチェック装置。
【請求項１５】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体であって、
該ノイズチェックプログラムが、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴とする、ノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１６】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体であって、
該ノイズチェックプログラムが、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴とする、ノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１７】
該ノイズチェックプログラムが、該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、該コンピュータに、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱わせることを特徴とする、請求項１５または請求項１６に記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１８】
該ノイズチェックプログラムが、該コンピュータを該ノイズチェック部として機能させる際、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうように、該コンピュータを機能させることを特徴とする、請求項１５〜請求項１７のいずれか一項に記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【請求項１９】
該ノイズチェックプログラムが、該コンピュータを該ノイズチェック部として機能させる際、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力するように、該コンピュータを機能させることを特徴とする、請求項１８記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＬＳＩ（Large Scale Integration）等の集積回路の設計時においてセル配置およびセル間配線を行なった後にそのセル配置／セル間配線の結果についてのノイズチェックを行なう技術（ノイズチェック技術）に関し、特に、ＲＡＭ（Random Access Memory），ＲＯＭ（Read Only Memory），ＲＦ（Register File）などのラージセル〔Large Cell；ハードマクロ，カスタムマクロ，ＩＰ（Intellectual Property）と呼ぶ場合もある〕の内部配線を擬似的にパタン化し、そのラージセルの内部配線をノイズチェック対象として取り扱えるようにした技術に関する。
【背景技術】
【０００２】
一般に、ＬＳＩ等の集積回路の設計を行なう際には、セル配置およびセル間配線を行なった時点で、各配線において生じうるノイズ値を算出してチェックし（例えば下記特許文献１，２参照）、制限値を超えるノイズ値が生じる場合（即ち、ノイズ値エラーが生じる場合）には、セル配置やセル間配線を再度実行している。
以下に、図２１および図２２を参照しながら、ＬＳＩの一般的な設計手法について、より詳細に説明する。ここで、図２１（Ａ），図２１（Ｂ）および図２１（Ｃ）はいずれもＬＳＩ設計を行なう際の階層化形態を説明するための図、図２２はＬＳＩの一般的な設計手順を説明するためのフローチャートである。【０００３】
図２１（Ａ）および図２１（Ｂ）に示すように、ＬＳＩ設計を行なう際、設計対象のＬＳＩチップ１は、例えばチップレベル，サブチップレベルおよびＬＳＧ（Layout Sub Group）レベルの３つに階層化され、サブチップレベルもしくは最下層のＬＳＧレベルでセル配置／セル間配線が行なわれることになる。
図２１（Ａ）において、符号１ａはサブチップ、１ｂはＬＳＧ、１ｃは外部入出力領域（External I/O area）、１ｄはカスタムマクロ、１ｅはサブチップ１ａ（もしくはＬＳＧ１ｂ）内のスタンダードセルを示している。【０００４】
ここで、カスタムマクロ１ｄは、スタンダードセル１ｅに比べてサイズが巨大なものであって、プリミティブなＲＡＭ，ＲＯＭ，ＲＦなどのラージセル（ハードマクロ，カスタムマクロ，ＩＰ；以下、本実施形態ではカスタムマクロという）のことである。
このようなカスタムマクロ１ｄは、スタンダードセル１ｅと同様に取り扱われ、例えば図２１（Ｃ）に示すように、サブチップ１ａ（もしくはＬＳＧ１ｂ）において、スタンダードセル１ｅとともに配置され、配置されたカスタムマクロ１ｄやスタンダードセル１ｅやモジュールピン１ｆの間にワイヤ＆ビア１ｇの配線が施される。【０００５】
上述のごとくワイヤ＆ビア１ｇの配線を行なう際、カスタムマクロ１ｄはブラックボックスとして取り扱われるが、カスタムマクロ１ｄについては、少なくとも、カスタムマクロ１ｄの端子に関する情報（その位置を示す座標情報およびその端子の存在する配線層を示す層情報；以下、端子情報という）と、カスタムマクロ１ｄ上もしくはその内部における配線禁止領域に関する情報（その位置を示す座標情報およびその領域の存在する配線層を示す層情報；以下、配線禁止情報という）とが設計者等に提供される。これらの情報は、カスタムマクロ１ｄ内部の設計に際し、その設計部門における設計者等によって設定されるものであって、ＧＤＳ，verilogなどのライブラリとして提供される。また、端子位置や配線禁止領域は、カスタムマクロ１ｄ上もしくはその内部において端子や配線（ワイヤ＆ビア）や内部素子（ゲート，セル）が存在する領域に対応している。【０００６】
これらの情報を提供された設計者等は、端子情報に基づいてカスタムマクロ１ｄの端子とスタンダードセル１ｅの端子もしくはモジュールピン１ｆとの間におけるワイヤ＆ビア１ｇの配線を行なうとともに、配線禁止情報に基づいて、図２１（Ｃ）に示すように、カスタムマクロ１ｄ上もしくはその内部における配線禁止領域を避けてワイヤ＆ビア１ｇの配線を行なうことになる。【０００７】
上述のようなＬＳＩチップ１の設計は、例えば図２２に示す手順（ステップＳ１０１〜Ｓ１１１）で行なわれる。まず、ＲＴＬ（Register Transfer Level）での設計を行ない（ステップＳ１０１）、論理合成を行ない（ステップＳ１０２）、フロアプランおよび階層分割（ここではチップ１からサブチップ１ａへの分割）を行なってから（ステップＳ１０３）、階層分割された各サブチップ１ａについての設計が行なわれる（ステップＳ１０４）。【０００８】
各サブチップ１ａの設計に際しては、ステップＳ１０３でのフロアプラン結果や上述したカスタムマクロ１ｄの端子情報や配線禁止情報に従って、スタンダードセル１ｅやカスタムマクロ（ラージセル）１ｄの配置およびセル間配線を行なう（ステップＳ１０５）。そして、セル配置およびセル間配線の結果についての静的なノイズチェック（スタティックノイズチェック）を行なう（ステップＳ１０６）。【０００９】
このスタティックノイズチェックでは、チェック対象配線（victim）の信号に対しこのチェック対象配線と並行する少なくとも一の影響配線（aggressor）がノイズを載せる度合いをノイズ値として算出し、そのノイズ値が制限値を超えているか否かを判定し（ステップＳ１０７）、ノイズ値が制限値を超えている場合にはノイズ値についてエラーが生じているものと判断し（ステップＳ１０７のＹＥＳルート）、ステップＳ１０５に戻って、上述と同様の処理（ステップＳ１０５〜Ｓ１０７）をステップＳ１０７でＮＯ判定となるまで繰り返し実行する。ノイズ値が制限値以下である場合にはノイズ値についてエラーは生じていないものと判断する（ステップＳ１０７のＮＯルート）。このような処理（ステップＳ１０５〜Ｓ１０７）は、サブチップ１ａ毎に行なわれる。【００１０】
このとき、カスタムマクロ１ｄはブラックボックスとなっており、カスタムマクロ１ｄ内のセル配置やセル間配線については一切分からないため、図２１（Ｃ）に示すように、カスタムマクロ１ｄ上もしくは内部に配線されたワイヤ＆ビア１ｇについて、カスタムマクロ１ｄ内のワイヤを対象とするスタティックノイズチェックは、一切行なわれていない。【００１１】
全てのサブチップ１ａについてセル配置およびセル間配線を行ないノイズ値についてエラーが生じていないと判断されると、全てのサブチップ１ａの設計結果（セル配置およびセル間配線の結果）を組み合わせてチップ１全体の設計を行なう（ステップＳ１０８）。そして、全体の設計結果についてのスタティックノイズチェックを、上述したステップＳ１０６と同様にして行なう（ステップＳ１０９）。【００１２】
つまり、チェック対象配線（victim）の信号に対しこのチェック対象配線と並行する少なくとも一の影響配線（aggressor）がノイズを載せる度合いをノイズ値として算出し、そのノイズ値が制限値を超えているか否かを判定し（ステップＳ１１０）、ノイズ値が制限値を超えている場合にはノイズ値についてエラーが生じているものと判断し（ステップＳ１１０のＹＥＳルート）、ステップＳ１０４に戻って、上述と同様の処理（ステップＳ１０４〜Ｓ１１０）をステップＳ１１０でＮＯ判定となるまで繰り返し実行する。ノイズ値が制限値以下である場合にはノイズ値についてエラーは生じていないものと判断し（ステップＳ１１０のＮＯルート）、チップ１全体の設計結果（セル配置およびセル間配線の結果）に従ってＬＳＩチップ１の製造データを作成し（ステップＳ１１１）、ＬＳＩチップ１の設計を終了する。【００１３】
なお、図２２では示されていないが、スタティックノイズチェックの実行（ステップＳ１０６，Ｓ１０９）に先立ち、サブチップ１ａにおけるセル配置およびセル間配線の結果、もしくは、チップ１全体の設計結果に基づいて、スタティックタイミング解析を行なってもよい。その場合、スタティックタイミング解析を行なった結果、タイミング上の問題（信号の遅延／レーシング等のエラー）がある場合には、ステップＳ１０５もしくはＳ１０４に戻って、再度、セル配置およびセル間配線もしくはサブチップ１ａの設計を行なうことになる。
【特許文献１】特開２００１−２１７３１５号公報
【特許文献２】特開平５−３１４２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、カスタムマクロ１ｄの内部配線と、カスタムマクロ１ｄやスタンダードセル１ｅやモジュールピン１ｆの間に配線されたワイヤ＆ビア１ｇとが互いにノイズを載せないようにするには、カスタムマクロ１ｄの上や内部やその近傍を避けてワイヤ＆ビア１ｇの配線を行なうことが考えられる。しかしながら、カスタムマクロ１ｄは、スタンダードセル１ｅに比べてサイズが巨大であるため、チップ１を占める割合が高く、上述のようにカスタムマクロ１ｄの上や内部やその近傍を避けてワイヤ＆ビア１ｇの配線を行なうと、チップ１の集積度を高めることができなくなるだけでなく、レイアウト設計が困難になるおそれがある。【００１５】
従って、現実には、図２１（Ｃ）に示すように、カスタムマクロ１ｄ上や内部やその近傍にワイヤ＆ビア１ｇの配線が配線禁止領域を考慮しながら行なわれているが、このような配線を行なうと、当然のことながら、カスタムマクロ１ｄの内部配線（素子間配線）とワイヤ＆ビア１ｇとの間でノイズ値エラーが生じる可能性が高くなる。しかしながら、上述した通り、カスタムマクロ１ｄはブラックボックスとなっており、カスタムマクロ１ｄ内の内部配線については一切分からないため、図２１（Ｃ）に示すように、カスタムマクロ１ｄ上もしくは内部に配線されたワイヤ＆ビア１ｇについて、カスタムマクロ１ｄ内のワイヤ（内部配線）を対象とするスタティックノイズチェックは一切行なわれておらず、チップ１のレイアウト設計時にワイヤ＆ビア１ｇに対するカスタムマクロ１ｄの内部配線の影響度を知ることができない。このため、ブラックボックスであるカスタムマクロ１ｄの内部配線をノイズチェック対象として擬似的に取り扱えるようにして、レイアウト設計時にカスタムマクロ１ｄの内部配線とワイヤ＆ビア１ｇとの間のスタティックノイズチェックを行なえるようにすることが望まれている。【００１６】
本発明は、このような状況に鑑み創案されたもので、ラージセルの内部配線を擬似的にノイズチェック対象として取り扱えるようにして、レイアウト設計時にセル間配線に対するラージセルの内部配線のノイズの影響を推定可能にし、今までブラックボックスとして扱われてきたラージセルの内部配線を考慮した、詳細なノイズチェックを実現することを目的としている。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明のノイズチェック方法は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出ステップと、該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴としている。【００１８】
本発明のノイズチェック方法は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出ステップと、該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出ステップで抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴としている。【００１９】
このとき、該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出してもよいし、当該影響配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出してもよい。【００２０】
また、該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出してもよいし、当該影響配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出してもよい。【００２１】
さらに、該内部配線作成ステップにおいて擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱ってもよい。
また、該ノイズチェックステップにおいて、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なってもよく、この場合、そのノイズチェックによって得られたエラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力してもよい。【００２２】
一方、本発明のノイズチェック装置は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部と、該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴としている。【００２３】
本発明のノイズチェック装置は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部と、該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴としている。【００２４】
このとき、該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱ってもよい。
また、該ノイズチェック部が、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なってもよく、この場合、そのノイズチェックによって得られたエラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力してもよい。【００２５】
さらに、本発明のコンピュータ読取可能な記録媒体は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したものであって、該ノイズチェックプログラムが、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部、該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴としている。【００２６】
本発明のコンピュータ読取可能な記録媒体は、集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したものであって、該ノイズチェックプログラムが、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部、該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴としている。【００２７】
このとき、該ノイズチェックプログラムが、該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、該コンピュータに、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱わせてもよい。
また、該ノイズチェックプログラムが、該コンピュータを該ノイズチェック部として機能させる際、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうように、該コンピュータを機能させてもよく、この場合、そのノイズチェックによって得られたエラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力するように、該コンピュータを機能させてもよい。
【発明の効果】
【００２８】
上述した本発明によれば、通常、ブラックボックスとして取り扱われるラージセルについては、ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とがライブラリによって提供されるとともに、端子位置や配線禁止領域が、ラージセルの上もしくは内部において端子や配線（ワイヤ＆ビア）や内部素子（ゲート，セル）が存在する領域に対応していることに着目し、本発明は、ラージセルの端子情報および配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加している。【００２９】
これにより、ラージセルの内部配線が擬似的にパタン化され、そのラージセルの内部配線をノイズチェック対象として取り扱うことが可能になるので、レイアウト設計時にセル間配線に対するラージセルの内部配線のノイズの影響を推定することが可能になり、今までブラックボックスとして扱われてきたラージセルの内部配線を考慮した、詳細なノイズチェックを実現することができる。【００３０】
また、ライブラリによって、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力を提供することで、その駆動能力をノイズ値の算出に考慮することができ、より詳細なノイズチェックを行なうことができる。
例えば、チェック対象配線（victim）として、ラージセルをドライバとして持つチップ配線やラージセルの端子に直接接続されないラージセルの内部配線が選択された場合には最小駆動能力に基づいてノイズ値を算出する一方、影響配線（aggressor）として、ラージセルをドライバとして持つチップ配線やラージセルの端子に直接接続されないラージセルの内部配線が選択された場合には最大駆動能力に基づいてノイズ値を算出することで、チェック対象配線（victim）がよりノイズの影響を受けやすい状況下（悲観的な状況下）でノイズチェックを行なうことができる。本発明では、擬似的に作成された内部配線を用いてノイズチェックを行なっており、実際の内部配線を厳密に特定できているわけではないため、上述のような悲観的な状況下でノイズチェックを行なうことで、ノイズエラーの発生する可能性の高い箇所を確実にチェックすることが可能になる。【００３１】
また、擬似的に作成された内部配線がラージセルの端子に接続されている場合、その内部配線をその端子に接続されるチップ配線の延長部分として取り扱うことにより、チップ配線の長さが長くなり、そのチップ配線がよりノイズの影響を受けやすい状況下（悲観的な状況下）でノイズチェックを行なうことができる。従って、ノイズエラーの発生する可能性の高い箇所を確実にチェックすることが可能になる。【００３２】
さらに、本発明では、ラージセルの内部配線が擬似的にであっても定義されチップ配線と同様にして取り扱うことが可能になるので、チェック対象配線および影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、これらの内部配線どうしのノイズチェックを行なうことができる。これにより、今までブラックボックスとして取り扱われていたために一切ノイズチェックを行なえなかった隣接ラージセルの内部配線どうしのノイズチェックを行なえ、つまりはラージセルどうしを隣接配置した時のラージセル内でのノイズ発生可能性を把握することができ、ラージセルの内部を含めた、より詳細なノイズチェックを実現することができる。【００３３】
この場合、ノイズチェックによって得られた、ラージセル内でのエラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力することにより、各ラージセルの設計者等に対しエラー発生箇所を明確に通知することが可能で、ノイズチェック結果に応じたラージセルの設計変更を、確実かつ迅速に行なうことができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態としてのノイズチェック装置の機能構成を示すブロック図である。
【図２】本実施形態のノイズチェック部の機能構成を示すブロック図である。
【図３】（Ａ），（Ｂ）および（Ｃ）はそれぞれ本実施形態のノイズチェック装置において作成されるチップ用初期チェックデータ，カスタムマクロ用チェックデータおよびチップ用完成チェックデータのデータフォーマットを示す図である。
【図４】（Ａ）〜（Ｄ）はいずれも本実施形態におけるラージセル（カスタムマクロ）の内部配線作成手順を説明するための図である。
【図５】本実施形態のノイズチェック対象となるサブチップであって、ラージセルの擬似的な内部配線を反映されたサブチップにおけるセル配置・セル間配線の例を示す図である。
【図６】本実施形態の抽出部によってライブラリから抽出されて定義されたドライバ駆動能力の例を示す図である。
【図７】（Ａ）および（Ｂ）はいずれも本実施形態によるノイズチェック時のドライバ駆動能力（最大／最小）の適用手法を説明するための図である。
【図８】（Ａ）および（Ｂ）はいずれも本実施形態におけるチップ配線のラージセル（カスタムマクロ）内の内部配線への延長手法を説明するための図である。
【図９】（Ａ）および（Ｂ）はいずれもチップ配線のラージセル（カスタムマクロ）内の内部配線への延長手法を説明するための図である。
【図１０】本実施形態における、隣接配置されたラージセル（カスタムマクロ）の内部配線どうしのノイズチェック手法を説明するための図である。
【図１１】本実施形態のノイズチェック装置を適用されたＬＳＩ設計手順（ノイズチェック手順）を説明するためのフローチャートである。
【図１２】本実施形態における１対１ノイズ値の算出／判定について説明すべく具体的なネットパスのモデルを示す図である。
【図１３】本実施形態におけるエラー判定（信号波形の最終エッジ発生タイミング判定）について具体的に説明するためのタイミングチャートである。
【図１４】本実施形態におけるエラー判定（信号波形の最終エッジ発生タイミング判定）の変形例について具体的に説明するためのタイミングチャートである。
【図１５】本実施形態のノイズチェック部の変形例の機能構成を示すブロック図である。
【図１６】（Ａ）および（Ｂ）は図１５に示すノイズチェック部の動作（ノイズチェック手順）を説明するためのフローチャートである。
【図１７】図１５に示すノイズチェック部における１対２ノイズ値の算出／判定について説明すべく具体的なネットパスモデルを示す図である。
【図１８】図１５に示すノイズチェック部におけるエラー判定（信号波形の最終エッジ発生タイミング判定）について具体的に説明するためのタイミングチャートである。
【図１９】本実施形態のノイズチェック（１対１ノイズ値チェック）によって得られたエラーリストの例を示す図である。
【図２０】本実施形態のノイズチェック（１対２ノイズ値チェック）によって得られたエラーリストの例を示す図である。
【図２１】（Ａ），（Ｂ）および（Ｃ）はいずれもＬＳＩ設計を行なう際の階層化形態を説明するための図である。
【図２２】ＬＳＩの一般的な設計手順を説明するためのフローチャートである。
【符号の説明】
【００３５】
１    ＬＳＩチップ
１ａ    サブチップ
１ｂ    ＬＳＧ
１ｃ    外部入出力領域（External I/O area）
１ｄ    カスタムマクロ（ラージセル）
１ｅ    スタンダードセル
１ｆ    モジュールピン
１ｇ    ワイヤ＆ビア（セル間配線）
１ｈ    端子
１ｉ    内部配線
２    チップ配線
２ａ    延長部分
３０    チェック対象配線ネット（victimネット）
３１    ドライバセル
３１ａ    ドライバ端子
３２    レシーバセル
３２ａ    レシーバ端子
３３    チェック対象配線（victim）
４０，５０    影響配線ネット（aggressorネット）
４１，５１    ドライバセル
４１ａ，５１ａ    ドライバ端子
４２，５２    レシーバセル
４２ａ，５２ａ    レシーバ端子
４３，５３    影響配線（aggressor）
１００    ノイズチェック装置
１０１    配置・配線データベース
１０２    カスタムマクロデータベース（ライブラリ）
１１０    チェックデータ作成部
１１１    チップ上配置情報作成部
１１２    チップ上配線情報作成部
１１３    チェックデータ変換部
１１４    抽出部
１１５    チェックデータ変換部（内部配線作成部）
１１６    カスタムマクロ配線情報追加部（内部配線作成部）
１２０    ノイズチェック部
１２１    タイミング解析部
１２２    データベース
１２３    ノイズ値算出部
１２４    ノイズ値判定部
１２５    エラー判定部
１３０    ノイズチェック部
１３１    タイミング解析部
１３２    データベース
１３３    １対１ノイズ値算出部
１３４    １対１ノイズ値判定部
１３５    １対２ノイズ値算出部（１対ｎノイズ値算出部）
１３６    １対２ノイズ値判定部（１対ｎノイズ値判定部）
１３７    第１エラー判定部
１３８    許容上限値判定部
１３９    第２エラー判定部
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して本発明の実施の形態を説明する。
〔１〕本実施形態のノイズチェック装置の構成
図１は本発明の一実施形態としてのノイズチェック装置の機能構成を示すブロック図で、この図１に示すように、本実施形態のノイズチェック装置１００は、ＬＳＩ等の集積回路の設計に際して、チップ１（図２１参照）上でのスタンダードセル１ｅおよびラージセル（カスタムマクロ）１ｄを含むセルの配置結果、および、そのチップ１上に配置されたセル１ｅ，１ｄ間におけるチップ配線２〔図７〜図９参照；図５や図２１（Ｃ）のセル間配線１ｇに対応〕の配線結果についてのノイズチェックを静的に行なうべく、配置・配線データベース１０１，カスタムマクロデータベース１０２，チェックデータ作成部１１０およびノイズチェック部１２０をそなえて構成されている。【００３７】
ここで、配置・配線データベース１０１は、例えば、図２２のステップＳ１０５を参照しながら前述したように、もしくは、図１１のステップＳ１４を参照しながら後述するように、各サブチップ１ａ毎にスタンダードセル１ｅやカスタムマクロ１ｄの配置およびセル間配線を行なって得られた配置結果および配線結果を保存するものである。
カスタムマクロデータベース（ライブラリ）１０２は、上述したステップＳ１０５，Ｓ１４でチップ１上に配置されブラックボックスとして取り扱われるカスタムマクロ１ｄ〔図４（Ａ），図２１（Ｃ）参照〕について、以下の情報（１），（２），（３）を保持するものである。【００３８】
（１）カスタムマクロ１ｄの端子に関する情報（その位置を示す座標情報およびその端子の存在する配線層を示す層情報；以下、端子情報という）。
（２）カスタムマクロ１ｄ上もしくはその内部における配線禁止領域に関する情報（その位置を示す座標情報およびその領域の存在する配線層を示す層情報；以下、配線禁止情報という）。
（３）カスタムマクロ１ｄ内で使用されるドライバの最大駆動能力および最小駆動能力。【００３９】
これらの情報（１），（２），（３）は、カスタムマクロ１ｄ内部の設計に際し、その設計部門における設計者等によってカスタムマクロ設計情報として設定されるものであって、ＧＤＳ，verilogなどのライブラリとして提供される。また、端子位置や配線禁止領域は、例えば図４（Ｂ）に示すごとく、カスタムマクロ１ｄ上もしくはその内部において端子〔図４（Ｂ）の正方形ボックス参照〕や配線〔ワイヤ＆ビア；図４（Ｂ）の太実線参照〕や内部素子〔ゲート，セル；図４（Ｂ）のＤ字形ボックス参照〕が存在する領域に対応している。本実施形態では、これに着目し、後述するチェックデータ変換部１１５において、カスタムマクロ１ｄの端子情報および配線禁止情報に基づいてこのカスタムマクロ１ｄの内部配線〔図４（Ｃ）の符号１ｉ参照〕を擬似的に作成している。【００４０】
チェックデータ作成部１１０は、上述した配置・配線データベース１０１およびカスタムマクロデータベース１０２におけるデータに基づいてノイズチェック部１２０によるノイズチェック対象となるチップ用完成チェックデータ〔図３（Ｃ）参照〕を作成すべく、チップ上配置情報作成部１１１，チップ上配線情報作成部１１２，チェックデータ変換部１１３，抽出部１１４，チェックデータ変換部１１５およびカスタムマクロ配線情報追加部１１６をそなえて構成されている。【００４１】
チップ上配置情報作成部１１１は、配置・配線データベース１０１に保存されたセル１ｄ，１ｅの配置情報に基づいて、サブチップ１ａ毎に、配置位置，共通モジュール名，回転・反転情報などを含むチップ上配置情報を作成するものである。
チップ上配線情報作成部１１２は、配置・配線データベース１０１に保存されたセル１ｄ，１ｅ間の配線情報に基づいて、サブチップ１ａ毎に、ネット名，配線種別，配線幅，配線層，座標などを含むチップ上配線情報を作成するものである。【００４２】
チェックデータ変換部１１３は、チップ上配置情報作成部１１１によって作成されたチップ上配置情報およびチップ上配線情報作成部１１２によって作成されたチップ上配線情報から、例えば図３（Ａ）に示すようなデータフォーマットのチップ用初期チェックデータを変換・作成するものである。このチップ用初期チェックデータは、図３（Ａ）左側のイメージ図に示すごとく、各サブチップ１ａ（ＬＳＧ１ｂ）において、カスタムマクロ１ｄをブラックボックスとして取り扱って得られた配置・配線結果に対応するもので、スタンダードセル１ｅおよびカスタムマクロ１ｄの配置情報（インスタンス名，ライブラリ名，配置座標，回転・反転情報など）と、ピン１ｆの配置情報（ピン名，配置座標，入出力種別など）と、配線情報（ネット名，配線種別，配線幅，配線層，座標など）とを有している。【００４３】
抽出部１１４は、カスタムマクロデータベース（ライブラリ）１０２から、チップ１上に配置されたカスタムマクロ（ラージセル）１ｄについての端子情報および配線禁止情報並びにドライバの最大駆動能力および最小駆動能力を抽出するものである。
チェックデータ変換部（内部配線作成部）１１５は、抽出部１１４によって抽出された端子情報および配線禁止情報並びにドライバの最大駆動能力／最小駆動能力に基づいて、例えば図３（Ｂ）に示すようなデータフォーマットのカスタムマクロ用チェックデータを変換・作成するもので、特に、端子情報および配線禁止情報を矩形化して層情報を加え端子情報および配線禁止情報を配線情報に変換することにより、カスタムマクロ１ｄの内部配線を擬似的に作成（配線モデル化）するものである。【００４４】
具体的には、チェックデータ変換部１１５においては、図４（Ｂ）に示す端子〔図４（Ｂ）の正方形ボックス参照〕が、図４（Ｃ）に正方形で示す端子１ｈ〔図４（Ｃ）のＴ１，Ｔ２，…，Ｔ７参照〕に矩形化され、図４（Ｂ）に示す配線〔ワイヤ＆ビア；図４（Ｂ）の太実線参照〕や内部素子〔ゲート，セル；図４（Ｂ）のＤ字形ボックス参照〕に対応する配線禁止領域が、図４（Ｃ）に示すように、図４（Ｃ）に二重線で示す内部配線１ｉ〔図４（Ｃ）のＷ１，Ｗ２，Ｗ３，…参照〕に矩形化される。【００４５】
ここで、図４（Ｃ）では内部配線１ｉを二重線で示しているが、実際には細長い矩形として取り扱われる。このように矩形化されて得られた情報は、例えば図４（Ｄ）に示すように、各端子Ｔ１，Ｔ２，…および各内部配線Ｗ１，Ｗ２，…について、その座標に層情報（何層目に存在するかを示す情報；ここではlayerM3, layerM4等）を付加した状態で出力される。【００４６】
なお、図４（Ｄ）では、各端子Ｔ１，Ｔ２，…をそれぞれ点（x1,y1），（x2,y2），…として取り扱っているが、図４（Ｃ）に示すように面積を有する矩形（正方形）として取り扱ってもよく、その場合には、各端子Ｔ１，Ｔ２，…の座標として対角線上にある２つの頂点の座標を出力することになる。また、図４（Ｄ）では、各内部配線Ｗ１，Ｗ２，…は、前述した通り矩形として取り扱われており、各内部配線Ｗ１，Ｗ２，…の座標としては対角線上にある２つの頂点の座標min(x51,y51)max(x52,y52)等が出力されている。【００４７】
このようにして、チェックデータ変換部１１５によって作成されたカスタムマクロ用チェックデータは、例えば図３（Ｂ）左側のイメージ図や図４（Ｃ）に示すカスタムマクロ１ｄの内部配線１ｉに対応するもので、図３（Ｂ）に示すように、カスタムマクロ内部配線情報（ネット名，配線種別，配線幅，配線層，座標など）と、カスタムマクロ内部ピン配置情報（端子情報；ピン名，配置座標，入出力種別など）と、カスタムマクロ内部ドライバ駆動能力情報（最大駆動能力，最小駆動能力など）とを有している。【００４８】
カスタムマクロ配線情報追加部（内部配線作成部）１１６は、チェックデータ変換部１１５によって作成されたカスタムマクロ用チェックデータを、チェックデータ変換部１１３によって作成されたチップ用初期チェックデータに、チップ１上のノイズチェック対象のチップ配線として追加することで、チップ用完成チェックデータを作成するものである。【００４９】
このチップ用完成チェックデータは、例えば図３（Ｃ）左側のイメージ図や図５に示すごとく、従来、ブラックボックスとして取り扱われていたカスタムマクロ１ｄの内部配線１ｉをチップ１上に擬似的に反映させたもので、例えば図３（Ｃ）に示すように、図３（Ａ）に示したチップ用初期チェックデータに、カスタムマクロ用チェックデータにおけるカスタムマクロ内部配線情報およびカスタムマクロ内部ドライバ駆動能力情報を追加したものである。【００５０】
このとき、カスタムマクロ配線情報追加部１１６は、カスタムマクロ用チェックデータをチップ用初期チェックデータに追加する際、チェックデータ変換部１１５によって擬似的に作成された内部配線１ｉが、カスタムマクロ１ｄの端子１ｈに接続されている場合、その内部配線１ｉを当該端子１ｈに接続されるチップ配線２（図８，図９参照）の延長部分２ａ（図８，図９参照）として取り扱うよう、チップ用初期チェックデータにおける当該チップ配線２に関する配線情報を変更する機能も有している。【００５１】
例えば、図８（Ａ）に示すように、カスタムマクロ１ｄをドライバセルとして接続されたチップ配線２については、図８（Ｂ）に示すように、チップ配線２に端子１ｈを介して接続された内部配線１ｉが、チップ配線２の延長部分２ａとして取り扱われる。同様に、図９（Ａ）に示すように、カスタムマクロ１ｄをレシーバセルとして接続されたチップ配線２については、図９（Ｂ）に示すように、チップ配線２に端子１ｈを介して接続された内部配線１ｉが、チップ配線２の延長部分２ａとして取り扱われる。【００５２】
このように端子１ｈに接続された内部配線１ｉをチップ配線２の延長部分２ａとして取り扱うように配線情報の変更を行なうことにより、カスタムマクロ用チェックデータにおけるカスタムマクロ１ｄの端子１ｈに関する情報である、カスタムマクロ内部ピン配置情報は不要となるため、チップ用完成チェックデータには残されていない。また、延長部分２ａとして取り扱われる内部配線１ｉについての配線情報も、チップ配線２の配線情報に追加されることになり、カスタムマクロ内部配線情報から削除される。従って、チップ用完成チェックデータにおけるカスタムマクロ内部配線情報としては、端子１ｈに直接接続されない内部配線１ｉについての情報のみが追加されることになる。【００５３】
なお、チップ用完成チェックデータに含まれる最大駆動能力（MAX_drivability）および最小駆動能力（MIN_drivability）は、カスタムマクロ１ｄのマクロ名（ＭＡＣＲＯname）に対応付けられ、例えば図６に示すようなテーブルとして定義される。図６において、マクロ名"RAMA1"のカスタムマクロは最大駆動能力４８，最小駆動能力４であり、マクロ名"RAMB2"のカスタムマクロは最大駆動能力１２８，最小駆動能力８であり、マクロ名"RAMC2"のカスタムマクロは最大駆動能力２５６，最小駆動能力６であり、マクロ名"RAMD5"のカスタムマクロは最大駆動能力６４，最小駆動能力４となっている。このように定義されたドライバ駆動能力は、ノイズチェック部１２０によってノイズチェックを行なう際（ノイズ値を算出する際）に後述するごとく用いられる。【００５４】
ノイズチェック部１２０は、上述のごとく作成されたチップ用完成チェックデータ（内部配線１ｉを含むチップ配線）から、チェック対象配線（victim）およびこのチェック対象配線（victim）と並行する少なくとも一の影響配線（aggressor）を選択し、チップ用完成チェックデータに定義されたドライバ駆動能力（カスタムマクロ１ｄで使用されるドライバの最大駆動能力または最小駆動能力）に基づいて、そのチェック対象配線（victim）の信号に対し影響配線（aggressor）がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうものである。その詳細な機能構成については、図２もしくは図１５を参照しながら後述する。【００５５】
このとき、ノイズチェック部１２０において、チェック対象配線（victim）として、図７（Ａ）に示すような、カスタムマクロ１ｄをドライバセルとして持つチップ配線２が選択された場合、そのカスタムマクロ１ｄの最小駆動能力（MIN_drivability）に基づき、後述する式（１）に従ってノイズ値が算出される。また、ノイズチェック部１２０において、影響配線（aggressor）として、図７（Ａ）に示すような、カスタムマクロ１ｄをドライバセルとして持つチップ配線２が選択された場合、そのカスタムマクロ１ｄの最大駆動能力（MAX_drivability）に基づき、後述する式（１）に従ってノイズ値が算出される。【００５６】
また、ノイズチェック部１２０において、チェック対象配線（victim）として、図７（Ｂ）に太実線で示すような、カスタムマクロ１ｄの端子１ｈに直接接続されない内部配線１ｉが選択された場合、そのカスタムマクロ１ｄの最小駆動能力（MIN_drivability）に基づき、後述する式（１）に従ってノイズ値が算出される。また、ノイズチェック部１２０において、影響配線（aggressor）として、図７（Ｂ）に太実線で示すような、カスタムマクロ１ｄの端子１ｈに直接接続されない内部配線１ｉが選択された場合、そのカスタムマクロ１ｄの最大駆動能力（MAX_drivability）に基づき、後述する式（１）に従ってノイズ値が算出される。このとき、図７（Ｂ）に示すように、内部配線１ｉの一単位毎（カスタムマクロ１ｄの配線禁止領域の一単位毎）に、ドライバの最大駆動能力または最小駆動能力を適用する。【００５７】
さらに、ノイズチェック部１２０において、上述のごとく作成されたチップ用完成チェックデータ（内部配線１ｉを含むチップ配線）から、チェック対象配線（victim）および影響配線（aggressor）として、図１０に示すごとく隣接配置されたカスタムマクロ１ｄの内部配線１ｉをそれぞれ選択することにより、隣接配置されたカスタムマクロ１ｄの内部配線１ｉどうし（図１０の斜線部分参照）のノイズチェックが行なわれるようになっている。このとき、ノイズチェック部１２０が、隣接配置されたカスタムマクロ１ｄの内部配線１ｉどうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報は、各カスタムマクロ１ｄの原点からの相対座標として出力されるようになっている。【００５８】
さて、図２は本実施形態のノイズチェック部１２０の機能構成を示すブロック図であり、この図２に示すように、本実施形態のノイズチェック部１２０は、上述したチェックデータ作成部１１０によって作成されたチップ用完成チェックデータ、つまりカスタムマクロ配線情報追加部１１６によって追加された内部配線（カスタムマクロ配線情報）を含むチップ配線についてスタティックノイズチェックを行なうべく、タイミング解析部１２１，データベース１２２，ノイズ値算出部１２３，ノイズ値判定部１２４およびエラー判定部１２５をそなえて構成されている。【００５９】
タイミング解析部１２１は、セル配置およびセル間配線の結果に基づいてタイミング解析によるディレイシミュレーションを行なうことにより、各配線における信号伝播のタイミングチャートを得るとともに、各配線のドライバのタイミング余裕度であるスラック値を算出し、これらのタイミングチャートおよびスラック値をデータベース１２２にストアするものである。【００６０】
ここで、上記タイミングチャートは、一般に、タイミング解析部１２１によるディレイシミュレーション結果としてディスプレイ上のＡＴＷ（Arrival Timing Window）で表示されるもので、そのＡＴＭでの表示を行なうべく取得されたタイミングチャート情報を、本実施形態では、後述するエラー判定部１２５での判定に利用している。
また、スラック値とは、ディレイシミュレーションの結果から求められるタイミング余裕度で、サイクルタイムに対するパス到達タイムから計算されるものである。このスラック値は、各パス（配線）のドライバ端子に対して与えられ、本実施形態では、図１４を参照しながら後述するごとく、チェック対象配線（victim）ネットのドライバ端子の値として用いられる。【００６１】
ノイズ値算出部１２３は、チェック対象配線（victim）の信号に対し、このチェック対象配線と近接並行する一の影響配線（aggressor）がノイズを載せる度合いを１対１ノイズ値Ｎv11として算出するものである。この１対１ノイズ値Ｎv11は、例えば下記(1)式によって算出される。
Ｎv11＝Σ｛Ｌn×Ｋa×ｆ(Ｃ,Ｌ)｝          (1)
ただし、Ｎv11は１対１ノイズ値（1:1ノイズ値；victim:aggressor）であり、Ｌnはある特定ネット（aggressorネット）がvictimネット（チェック対象配線）の隣接領域を平行に走る部分の線長（平行区間長／並行長；例えば図１２参照）であり、Ｋaはvictimネットとaggressorネットのドライバ駆動能力による係数であり、ｆ(Ｃ,Ｌ)は、距離Ｌおよび容量Ｃをパラメータとする緩和関数である。【００６２】
ここで、victimネットやaggressorネットがカスタムマクロ１ｄに関わるものである場合、係数Ｋａは、図７（Ａ）および図７（Ｂ）を参照しながら前述した通り、そのカスタムマクロ１ｄについて定義された最大駆動能力（MAX_drivability）もしくは最小駆動能力（MIN_drivability）によって決まる値となっている。つまり、victimネットに、カスタムマクロ１ｄをドライバセルとして持つチップ配線２や端子１ｈに直接接続されない内部配線１ｉが含まれる場合には最小駆動能力（MIN_drivability）によって決まる係数Ｋａに基づいてノイズ値が算出される一方、aggressorネットに、カスタムマクロ１ｄをドライバセルとして持つチップ配線２や端子１ｈに直接接続されない内部配線１ｉが含まれる場合には最大駆動能力（MAX_drivability）によって決まる係数Ｋａに基づいてノイズ値が算出される。これにより、チェック対象配線（victim）がよりノイズの影響を受けやすい状況下（悲観的な状況下）でノイズチェックを行なうようになっている。【００６３】
ノイズ値判定部１２４は、ノイズ値算出部１２３によって算出された１対１ノイズ値Ｎv11が１対１ノイズの制限値（後述する変形例では第１制限値と表記）Ｌx1を超えているか否かを判定するものである。制限値Ｌx1はvictimネットとaggressorネットとの組合せで決まるものである。このノイズ値判定部１２４は、１対１ノイズ値Ｎv11が制限値Ｌx1以下である場合（Ｎv11≦Ｌx1）、チェック対象配線（victim）では、ノイズ値エラーは発生していないものと判断する一方、１対１ノイズ値Ｎv11が制限値Ｌx1を超えている場合（Ｎv11＞Ｌx1）、チェック対象配線（victim）を、ノイズ値エラーが発生している可能性の高いエラー候補配線として取り扱う。【００６４】
従来のノイズチェック手法では、このノイズ値判定部１２４によりＮv11＞Ｌx1であると判定された全てのチェック対象配線（victim）においてノイズ値エラーが発生しているものと判断し、これらのチェック対象配線（victim）の全てをセル配置／セル間配線の修正対象としていたが、本実施形態では、Ｎv11＞Ｌx1であると判定されたチェック対象配線（victim）は、まずエラー候補配線として取り扱われ、後述するごとく、エラー判定部１２５によってタイミング的に問題のあるものと問題のないものとに切り分けられるようになっている。【００６５】
エラー判定部１２５は、タイミング解析部１２１によって得られたタイミングチャート情報（ＡＴＷ用データ）をデータベース１２２から読み出し、そのタイミングチャート情報に基づいて、ノイズ値判定部１２４によってＮv11＞Ｌx1であると判定されたチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとを比較し、その比較の結果に応じて各チェック対象配線（エラー候補配線）のノイズ値エラーの判定を行なうものである。【００６６】
より具体的に説明すると、最終エッジ発生タイミングの比較の結果、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジの発生タイミングよりも遅い場合、エラー判定部１２５は、そのチェック対象配線でノイズ値エラーが発生しているものと判定し、そのチェック対象配線に関する情報（エラーネットデータ）をエラーリストとして出力しデータベース等にストアするようになっている。【００６７】
ここで、影響配線（aggressor）の最終の信号変化がチェック対象配線（victim）の最終の信号変化よりも後に発生した場合、その信号変化の影響を受けチェック対象配線（victim）で発生したノイズのためにチェック対象配線（victim）の信号が不安定になる可能性が高くなるが、上述したタイミング以外では、チェック対象配線（victim）でのノイズ値が制限値をオーバしていても、チェック対象配線（victim）の信号は不安定にならないことが判明している。【００６８】
そこで、本実施形態では、このような信号変化のタイミングに着目し、エラー判定部１２５において、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミング以前であると判定された場合には、そのチェック対象配線は、ノイズ値Ｎv11が制限値Ｌx1をオーバしていてもタイミング的に問題のないものと判断されて、エラー候補配線から取り除かれる。一方、エラー判定部１２５において、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミングよりも後であると判定された場合には、そのチェック対象配線（エラー候補配線）は、タイミング的に問題のあるものと判断されて、エラーリストに挙げられることになる。【００６９】
〔２〕本実施形態のノイズチェック装置の動作
次に、上述のごとく構成された本実施形態のノイズチェック装置１００の動作について図１１〜図１３および図１９を参照しながら説明する。なお、図１１は本実施形態のノイズチェック装置１００を適用されたＬＳＩ設計手順を説明するためのフローチャート、図１２は本実施形態における１対１ノイズ値の算出／判定について説明すべく具体的なネットパスのモデルを示す図、図１３は本実施形態におけるエラー判定（信号波形の最終エッジ発生タイミング判定）について具体的に説明するためのタイミングチャート、図１９は本実施形態のノイズチェック（１対１ノイズ値チェック）によって得られたエラーリストの例を示す図である。【００７０】
まず、図１１に示すフローチャート（ステップＳ１０〜Ｓ２９）に従って、本実施形態のノイズチェック装置１００を適用されたＬＳＩ設計手順（ノイズチェック手順を含む）を説明する。
本実施形態においても、図２２で説明したステップＳ１０１〜Ｓ１０４と同様、まず、ＲＴＬでの設計を行ない（ステップＳ１０）、論理合成を行ない（ステップＳ１１）、フロアプランおよび階層分割（ここではチップ１からサブチップ１ａへの分割）を行なってから（ステップＳ１２）、階層分割された各サブチップ１ａについての設計が行なわれる（ステップＳ１３）。【００７１】
各サブチップ１ａの設計に際しては、ステップＳ１２でのフロアプラン結果や上述したカスタムマクロ１ｄの端子情報〔上記情報（１）〕や配線禁止情報〔上記情報（２）〕に従って、スタンダードセル１ｅやカスタムマクロ（ラージセル）１ｄの配置およびセル間配線を行なう（ステップＳ１４）。これらのセル配置やセル間配線の結果は配置・配線データベース１０１に保存される。【００７２】
この後、チップ上配置情報作成部１１１により、配置・配線データベース１０１に保存されたセル１ｄ，１ｅの配置情報に基づいて、サブチップ１ａ毎に上述したチップ上配置情報が作成されるとともに、チップ上配線情報作成部１１２は、配置・配線データベース１０１に保存されたセル１ｄ，１ｅ間の配線情報に基づいて、サブチップ１ａ毎に上述したチップ上配線情報が作成される（ステップＳ１５）。そして、チェックデータ変換部１１３により、ステップＳ１５で作成されたチップ上配置情報およびチップ上配線情報から、上述したチップ用初期チェックデータ〔図３（Ａ）参照〕が変換・作成される（ステップＳ１６）。【００７３】
また、ステップＳ１５およびステップＳ１６の処理と並行して、抽出部１１４により、カスタムマクロデータベース（ライブラリ）１０２から、チップ１上に配置されたカスタムマクロ（ラージセル）１ｄについての端子情報，配線禁止情報およびドライバ駆動能力情報〔上記情報（１）〜（３）〕が抽出される（ステップＳ１７；抽出ステップ）。そして、チェックデータ変換部１１５により、ステップＳ１７で抽出された端子情報および配線禁止情報を矩形化して層情報を加え端子情報および配線禁止情報を配線情報に変換することで、カスタムマクロ１ｄの内部配線１ｉが擬似的に作成（配線モデル化）され、上述したカスタムマクロ用チェックデータ〔図３（Ｂ）参照〕が変換・作成される（ステップＳ１８；内部配線作成ステップ）。【００７４】
ついで、カスタムマクロ配線情報追加部１１６により、ステップＳ１８で作成されたカスタムマクロ用チェックデータが、ステップＳ１６で作成されたチップ用初期チェックデータに、チップ１上のノイズチェック対象のチップ配線として追加され、チップ用完成チェックデータ〔図３（Ｃ）参照〕が作成される（ステップＳ１９；内部配線作成ステップ）。【００７５】
このチップ用完成チェックデータにおいては、前述したように、例えば図３（Ｃ）左側のイメージ図や図５に示すごとく、従来、ブラックボックスとして取り扱われていたカスタムマクロ１ｄの内部配線１ｉがチップ１上に擬似的に反映されており、カスタムマクロ１ｄの内部配線１ｉが通常のチップ配線２と同様に取り扱えるほか、カスタムマクロ１ｄの端子１ｈに接続された内部配線１ｉは、その端子１ｈに接続されるチップ配線２の延長部分２ａとして取り扱われるようになっている。【００７６】
そして、本実施形態では、タイミング解析部１２１において、上述のごとく作成されたチップ用完成チェックデータ、つまりスタンダードセル１ｅやカスタムマクロ（ラージセル）１ｄの配置結果およびこれらのセル１ｅ，１ｄ間の配線結果に基づき、スタティックタイミング解析によるディレイシミュレーションが行なわれ、各配線における信号伝播のタイミングチャート（ＡＴＷ用データ）が取得されるとともに、各配線のドライバのスラック値が算出され、これらのタイミングチャートおよびスラック値がデータベース１２２にストアされる（ステップＳ２０）。【００７７】
スタティックタイミング解析を行なった結果、タイミング上の問題（信号の遅延／レーシング等のエラー）がある場合（ステップＳ２１のＹＥＳルート）には、ステップＳ１４に戻って、再度、セル配置およびセル間配線を行なう。一方、タイミング上の問題が生じていない場合（ステップＳ２１のＮＯルート）には、セル配置およびセル間配線の結果についてスタティックノイズチェック（ステップＳ２２，Ｓ２３；ノイズチェックステップ）を行なうとともに、そのノイズチェック結果についてエラー判定（ステップＳ２４）を行なう。つまり、本実施形態では、チップ配線２や内部配線１ｉを含む配線（配線ネット）毎に、その配線をチェック対象配線（victim）として下記ステップＳ２２〜Ｓ２４を行なっている。【００７８】
まず、ノイズ値算出部１２３により、チェック対象配線（victim）における１対１ノイズ値Ｎv11が上記(1)式に従って算出され（ステップＳ２２）、ノイズ値判定部１２４により、ノイズ値算出部１２３によって算出された１対１ノイズ値Ｎv11が１対１ノイズの制限値Ｌx1を超えているか否かが判定される（ステップＳ２３）。
ここで、本実施形態では、例えば図１２に示すように、チェック対象配線（victim）３３と距離Ｌnに亘って近接並行する配線部分を有する配線が、影響配線（aggressor）４３として取り扱われ、この影響配線（aggressor）４３がチェック対象配線（victim）３３の信号に対しノイズを載せる度合いが、１対１ノイズ値Ｎv11として算出され、制限値Ｌx1と比較される。この図１２に示すモデルでは、チェック対象配線（victim）３３は、チェック対象配線ネット（victimネット）３０に含まれ、ドライバセル３１のドライバ端子３１ａとレシーバセル３２のレシーバ端子３２ａとを接続するものであり、影響配線（aggressor）４３は、影響配線ネット（aggressorネット）４０に含まれ、ドライバセル４１のドライバ端子４１ａとレシーバセル４２のレシーバ端子４２ａとを接続するものである。【００７９】
なお、配線３３，４３は、チップ配線２（２ａ）もしくはカスタムマクロ１ｄの内部配線１ｉであり、セル３１，３２，４１，４２は、スタンダードセル１ｅまたはカスタムマクロ１ｄである。ただし、配線３３，４３がカスタムマクロ１ｄの内部配線１ｉである場合、ドライバセル３１，４１としては、図７（Ｂ）を参照しながら前述したように、内部配線１ｉの一単位毎（カスタムマクロ１ｄの配線禁止領域の一単位毎）に適用された、最小駆動能力もしくは最大駆動能力のドライバが対応しているものとする。【００８０】
ステップＳ２３において、１対１ノイズ値Ｎv11が制限値Ｌx1以下であると判定された場合（Ｎv11≦Ｌx1）、チェック対象配線（victim）では、ノイズ値エラーは発生していないものと判断する一方、１対１ノイズ値Ｎv11が制限値Ｌx1を超えていると判定された場合（Ｎv11＞Ｌx1）、チェック対象配線（victim）は、ノイズ値エラーが発生している可能性の高いエラー候補配線として取り扱われる。【００８１】
ステップＳ２３による判定の結果、エラー候補配線が一つも無かった場合には、後述するエラー判定ステップ（ステップＳ２４）を実行することなく（つまりエラー判定部１２５からエラーリストが出力されることはなく）、ステップＳ２５でノイズ値エラー無しの判定がなされ（ＮＯルート）、当該サブチップ１ａについての設計を終了し、未設計のサブチップ１ａがあればステップＳ１４に戻りそのサブチップ１ａの設計を行なう一方、全てのサブチップ１ａの設計が終了していればステップＳ２６に移行し、後述するごとくチップ１全体の設計を行なう。【００８２】
通常、配線量の多いＬＳＩを設計する際、最初のセル配置／セル間配線によってエラー候補配線が一つも無い状況はほとんどあり得ず、複数のエラー候補配線がステップＳ２３で得られる。
エラー候補配線が得られると、タイミング解析部１２１によって得られたタイミングチャート情報（ＡＴＷ用データ）がデータベース１２２から読出され、エラー判定部１２５において、そのタイミングチャート情報に基づいて、ノイズ値判定部１２４によってＮv11＞Ｌx1であると判定されたチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとが比較され、その比較の結果に応じて当該チェック対象配線のノイズ値エラーの判定が行なわれる（ステップＳ２４；エラー判定ステップ）。【００８３】
より具体的に説明すると、エラー判定部１２５は、影響配線（aggressor）およびチェック対象配線（victim）における信号波形を、例えば図１３に示すようなタイミングチャート（ＡＴＷ用データ）として得ることができるので、その信号波形を参照することにより、影響配線（aggressor）における信号波形の最終エッジ発生タイミングが、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングよりも遅いか（図１３のＮＧ領域）、あるいは、それ以前か（図１３のＯＫ領域）を比較／判定することができる。【００８４】
最終エッジ発生タイミングの比較の結果、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジの発生タイミングよりも遅い場合（図１３のＮＧ領域）、エラー判定部１２５によって、そのチェック対象配線でノイズ値エラーが発生しているものと判定され、エラーネットデータが、例えば図１９に示すようなエラーリスト（１対１ノイズ値チェック結果）として出力されデータベース等にストアされる。一方、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジの発生タイミング以前である場合（図１３のＯＫ領域）には、そのチェック対象配線は、ノイズ値Ｎv11が制限値Ｌx1をオーバしていてもタイミング的に問題のないものと判断されて、エラー候補配線から取り除かれる。【００８５】
なお、上述した１対１ノイズ値は、相互に近接並行する一対の配線の全ての組合わせについて算出され（ステップＳ２２）、各１対１ノイズ値に対し上述したノイズ値判定（ステップＳ２３）やエラー判定（ステップＳ２４）が実行される。
また、図１９に示すエラーリストにおいては、１対１チェック率（100%），ＡＴＷファイル名（input_atw），スラックファイル名（input_slack）のほか、チェック対象配線についての情報〔victimネット名（net_dir1/signal1），victimネット種別（SIGNAL），１対１制限値（Ｌx1＝2.0）〕および影響配線についての情報〔aggressorネット名（net_dir1/signal2），aggressorネット種別（SIGNAL），１対１ノイズ値（Ｎv11＝3.0），平行区間長（並行長）Ｌn（2000）〕が含まれている。【００８６】
上述のようにしてエラーリストにエラー候補配線が挙げられている場合にはノイズ値エラーが発生しているものと判断され（ステップＳ２５のＹＥＳルート）、ステップＳ１４に戻って、上述と同様の処理（ステップＳ１４〜Ｓ２５）が、ステップＳ２５でＮＯ判定となるまで（つまりエラーリストにエラー候補配線が挙げられなくなるまで）、繰り返し実行される。エラーリストにエラー候補配線が挙げられなくなると（ステップＳ２５のＮＯルート）、当該サブチップ１ａについての設計を終了し、未設計のサブチップ１ａがあればステップＳ１４に戻りそのサブチップ１ａの設計を行なう。つまり、上述した処理（ステップＳ１４〜Ｓ２５）は、サブチップ１ａ毎に行なわれる。【００８７】
全てのサブチップ１ａについて設計およびノイズチェックを終えると、全てのサブチップ１ａの設計結果（セル配置およびセル間配線の結果）を組み合わせてチップ１全体の設計を行ない（ステップＳ２６）、全体の設計結果についてのスタティックノイズチェックを行なう（ステップＳ２７）。ノイズ値についてエラーが生じているものと判断された場合（ステップＳ２８のＹＥＳルート）、ステップＳ１３に戻って、上述と同様の処理（ステップＳ１３〜Ｓ２８）をステップＳ２８でＮＯ判定となるまで繰り返し実行する。ノイズ値についてエラーは生じていないものと判断された場合（ステップＳ２８のＮＯルート）、チップ１全体の設計結果（セル配置およびセル間配線の結果）に従ってＬＳＩチップ１の製造データを作成し（ステップＳ２９）、ＬＳＩチップ１の設計を終了する。ここで、ステップＳ２７，Ｓ２８によるスタティックノイズチェックとしては、ステップＳ２０〜Ｓ２５と同様の処理を行なってもよい。【００８８】
なお、本実施形態では、上述のような処理を行なう際、チップ用完成チェックデータ（内部配線１ｉを含むチップ配線）から、チェック対象配線（victim）および影響配線（aggressor）として、図１０に示すごとく隣接配置されたカスタムマクロ１ｄの内部配線１ｉがそれぞれ選択され、隣接配置されたカスタムマクロ１ｄの内部配線１ｉどうし（図１０の斜線部分参照）のノイズチェックも行なわれ、そのノイズチェックによって得られた、エラー発生箇所に関する情報が、各カスタムマクロ１ｄの原点からの相対座標として出力される。【００８９】
〔３〕本実施形態のノイズチェック装置の効果
このように本発明の一実施形態としてのノイズチェック装置１００によれば、通常、ブラックボックスとして取り扱われるカスタムマクロ（ラージセル）１ｄについては、少なくとも端子情報および配線禁止情報がカスタムマクロデータベース（ライブラリ）１０２によって提供されるとともに、その端子位置や配線禁止領域が、カスタムマクロ１ｄの上もしくは内部において端子や配線（ワイヤ＆ビア）や内部素子（ゲート，セル）が存在する領域に対応していることに着目し、チェックデータ作成部１１０により、カスタムマクロ１ｄの端子情報および配線禁止情報に基づいて当該カスタムマクロ１ｄの内部配線１ｉが擬似的に作成されノイズチェック対象のチップ配線２として追加されている。【００９０】
これにより、カスタムマクロ１ｄの内部配線１ｉが擬似的にパタン化され、そのカスタムマクロ１ｄの内部配線１ｉをノイズチェック対象として取り扱うことが可能になるので、レイアウト設計時にセル間配線に対するカスタムマクロ１ｄの内部配線１ｉのノイズの影響を推定することが可能になり、今までブラックボックスとして扱われてきたカスタムマクロ１ｄの内部配線１ｉを考慮した、詳細なスタティックノイズチェックを実現することができる。【００９１】
また、カスタムマクロデータベース１０２によって、カスタムマクロ１ｄ内で使用されるドライバの最大駆動能力および最小駆動能力を提供することで、その駆動能力をノイズ値の算出に考慮することができ、より詳細なスタティックノイズチェックを行なうことができる。【００９２】
例えば、チェック対象配線（victim）として、カスタムマクロ１ｄをドライバセルとして持つチップ配線２やカスタムマクロ１ｄの端子１ｈに直接接続されないカスタムマクロ１ｄの内部配線１ｉが選択された場合には最小駆動能力（最小駆動能力によって決まる係数Ｋａ）に基づき上式（１）に従ってノイズ値を算出する一方、影響配線（aggressor）として、カスタムマクロ１ｄをドライバセルとして持つチップ配線２やカスタムマクロ１ｄの端子１ｉに直接接続されないカスタムマクロ１ｄの内部配線１ｉが選択された場合には最大駆動能力（最大駆動能力によって決まる係数Ｋａ）に基づき上式（１）に従ってノイズ値を算出することで、チェック対象配線（victim）がよりノイズの影響を受けやすい状況下（悲観的な状況下）でノイズチェックを行なうことができる。本実施形態のノイズチェック装置１００では、擬似的に作成された内部配線１ｉを用いてノイズチェックを行なっており、実際の内部配線を厳密に特定できているわけではないため、上述のような悲観的な状況下でノイズチェックを行なうことで、ノイズエラーの発生する可能性の高い箇所を確実にチェックすることが可能になる。【００９３】
また、擬似的に作成された内部配線１ｉがカスタムマクロ１ｄの端子１ｈに接続されている場合、その内部配線１ｉをその端子１ｈに接続されるチップ配線２の延長部分２ａとして取り扱うことにより、チップ配線２の長さが長くなり、そのチップ配線２がよりノイズの影響を受けやすい状況下（悲観的な状況下）でノイズチェックを行なうことができる。従って、これによっても、ノイズエラーの発生する可能性の高い箇所を確実にチェックすることが可能になる。【００９４】
さらに、本実施形態のノイズチェック装置１００では、カスタムマクロ１ｄの内部配線１ｉが擬似的にであっても定義されチップ配線２と同様にして取り扱うことが可能になるので、チェック対象配線（victim）および影響配線（aggressor）として、隣接配置されたカスタムマクロ１ｄの内部配線１ｉをそれぞれ選択し、これらの内部配線１ｉどうしのノイズチェックを行なうことができる。これにより、今までブラックボックスとして取り扱われていたために一切ノイズチェックを行なえなかった隣接するカスタムマクロ１ｄの内部配線１ｉどうしのノイズチェックを行なえ、つまりはカスタムマクロ１ｄどうしを隣接配置した時のカスタムマクロ１ｄ内でのノイズ発生可能性を把握することができ、カスタムマクロ１ｄの内部を含めた、より詳細なスタティックノイズチェックを実現することができる。【００９５】
この場合、ノイズチェックによって得られた、カスタムマクロ１ｄ内でのエラー発生箇所に関する情報を、各カスタムマクロ１ｄの原点からの相対座標として出力することにより、各カスタムマクロ１ｄの設計者等に対しエラー発生箇所を明確に通知することが可能で、ノイズチェック結果に応じたカスタムマクロ１ｄの設計変更を、確実かつ迅速に行なうことができる。【００９６】
一方、本実施形態のノイズチェック装置１００によれば、ＡＴＷ用に取得された各配線における信号伝播のタイミングチャート情報に基づいて、エラー候補配線であるチェック対象配線（victim）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとが比較され、その比較の結果に応じてエラー候補配線のノイズ値エラーがタイミング的に問題あるか否かが判定され、タイミング的に問題のある配線のみが抽出される。【００９７】
このようにして抽出された配線のみを対象として修正（再セル配置／再セル間配線）を行なうことにより、ノイズ値エラーに対応した修正量が低減されるので、エラー回避のための修正に要する手間が大幅に削減されるほか、レイアウト設計の自由度が大幅に向上しＤＡ（Design Automation）への負担も大幅に低減されるとともに、最適なセル配置やセル間配線を実現することが可能になる。【００９８】
なお、上述した本実施形態では、エラー判定部１２５において、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとを比較しているが、タイミング解析部１２１によって取得された各配線のドライバのスラック値をデータベース１２２から読み出し、図１４に示すごとく、このスラック値を加味して最終エッジ発生タイミングの比較／判定を行なってもよい。【００９９】
図１４は本実施形態におけるエラー判定（信号波形の最終エッジ発生タイミング判定）の変形例について具体的に説明するためのタイミングチャートで、例えば、この図１４に示すように、影響配線（aggressor）における信号波形の最終エッジ発生タイミングが、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングに、このチェック対象配線についてのスラック値を加算したタイミングよりも遅いか（図１４のＮＧ領域）、あるいは、それ以前か（図１４のＯＫ領域）を比較／判定する。この場合、影響配線（aggressor）における信号波形の最終エッジ発生タイミングが図１４のＮＧ領域に属する場合に、エラー判定部１２５によって、そのチェック対象配線でノイズ値エラーが発生しているものと判定する。これにより、ノイズ値エラーのチェック基準が、上述した本実施形態のチェック基準よりも緩和され、ノイズ値エラーに対応した修正量をより低減することができる。【０１００】
〔４〕本実施形態のノイズチェック部の変形例
図１５は本実施形態のノイズチェック部の変形例の機能構成を示すブロック図であり、この図１５に示すノイズチェック部１３０は、図１および図２に示したノイズチェック部１２０に代えて用いられるもので、上述したチェックデータ作成部１１０によって作成されたチップ用完成チェックデータ、つまりカスタムマクロ配線情報追加部１１６によって追加された内部配線（カスタムマクロ配線情報）を含むチップ配線についてスタティックノイズチェックを行なうべく、タイミング解析部１３１，データベース１３２，１対１ノイズ値算出部１３３，１対１ノイズ値判定部１３４，１対２ノイズ値算出部１３５，１対２ノイズ値判定部１３６，第１エラー判定部１３７，許容上限値判定部１３８および第２エラー判定部１３９をそなえて構成されている。【０１０１】
ここで、タイミング解析部１３１，データベース１３２，１対１ノイズ値算出部１３３および１対１ノイズ値判定部１３４は、それぞれ、図２に示したタイミング解析部１２１，データベース１２２，ノイズ値算出部１２３およびノイズ値判定部１２４に対応しこれらと同様に機能するものであるので、その詳細な説明は省略する。
１対２ノイズ値算出部（１対ｎノイズ値算出部）１３５は、１対１ノイズ値判定部１３４によって１対１ノイズ値Ｎv11が第１制限値Ｌx1以下であると判定されたチェック対象配線（victim）に対し、このチェック対象配線と近接並行する２つの影響配線（aggressor1，aggressor2）がノイズを載せる度合いを、１対２ノイズ値Ｎv12として算出するものである。この１対２ノイズ値Ｎv12は、例えば下記(2)式によって算出される。【０１０２】
Ｎv12＝（Ｎv11a＋Ｎv11b）×Ｋc               (2)
ただし、Ｎv11aは上記１対１ノイズ値算出部１３３により上記(1)式に従って算出された、チェック対象配線（victim）と一方の影響配線（aggressor1）との１対１ノイズ値（1:1ノイズ値；victim:aggressor1）であり、Ｎv11bは上記１対１ノイズ値算出部１３３により上記(1)式に従って算出された、チェック対象配線（victim）と他方の影響配線（aggressor2）との１対１ノイズ値（1:1ノイズ値；victim:aggressor2）であり、Ｋcはvictimネットとaggressorネットのチェック係数である。【０１０３】
なお、この１対２ノイズ値算出部１３５は、後述する許容上限値判定部１３８により１対１ノイズ値Ｎv11が許容上限値（Ｌx1＋Ｂ）を超えていないと判定されたチェック対象配線（victim）についても、上述と同様、上記(2)式によって１対２ノイズ値Ｎv12を算出するようになっている。
１対２ノイズ値判定部（１対ｎノイズ値判定部）１３６は、１対２ノイズ値算出部１３５によって算出された１対２ノイズ値Ｎv12が第２制限値Ｌx2を超えているか否かを判定するものである。第２制限値Ｌx2はvictimネットとaggressorネットとの組合せで決まるものである。この１対２ノイズ値判定部１３６は、１対２ノイズ値Ｎv12が第２制限値Ｌx2以下である場合（Ｎv12≦Ｌx2）、チェック対象配線（victim）では、ノイズ値エラーは発生していないものと判断する一方、１対２ノイズ値Ｎv12が第２制限値Ｌx2を超えている場合（Ｎv12＞Ｌx2）、チェック対象配線（victim）を、ノイズ値エラーが発生している可能性の高いエラー候補配線として取り扱う。【０１０４】
第１エラー判定部１３７は、図２に示したエラー判定部１２５とほぼ同様の機能を果たすものであるが、ここでは、タイミング解析部１３１によって得られたタイミングチャート情報（ＡＴＷ用データ）をデータベース１３２から読み出し、そのタイミングチャート情報に基づいて、１対２ノイズ値判定部１３６によってＮv12＞Ｌx2であると判定されたチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジ発生タイミングと２つの影響配線（aggressor1およびaggressor2）における信号波形の最終エッジ発生タイミングとを比較し、その比較の結果に応じて各チェック対象配線（エラー候補配線）のノイズ値エラーの判定を行なうものである。【０１０５】
このとき、第１エラー判定部１３７は、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングと２つの影響配線（aggressor1，2）における信号波形の最終エッジ発生タイミングとを比較する際、図１８を参照しながら具体的に説明するごとく、２つの影響配線（aggressor1，2）の信号波形を合成し、合成された信号波形（２つの信号波形の論理和）の最終エッジ発生タイミングと、チェック対象配線（victim）における信号波形の最終エッジの発生タイミングとを比較する。【０１０６】
最終エッジ発生タイミングの比較の結果、合成信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミングよりも遅い場合、第１エラー判定部１３７は、そのチェック対象配線（エラー候補配線）でノイズ値エラーが発生しているものと判定し、そのチェック対象配線に関する情報（エラーネットデータ）をエラーリストとして出力しデータベース等にストアするようになっている。なお、第１エラー判定部１３７において、合成信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミング以前であると判定された場合には、そのチェック対象配線は、１対２ノイズ値Nv12が制限値Ｌx2をオーバしていてもタイミング的に問題のないものと判断されて、エラー候補配線から取り除かれる。【０１０７】
許容上限値判定部１３８は、１対１ノイズ値判定部１３４によって１対１ノイズ値Ｎv11が第１制限値Ｌx1を超えていると判定されたチェック対象配線について、その１対１ノイズ値Ｎv11が第１制限値Ｌx1に所定許容値Ｂを加算した許容上限値Ｌx1＋Ｂを超えているか否かを判定するものである。ここで、所定許容値Ｂは、１対１ノイズの許容値で、この所定許容値Ｂも、制限値Ｌx1，Ｌx2と同様、victimネットとaggressorネットとの組合せで決まるものである。この許容上限値判定部１３８による判定を行なうことにより、後述する第２エラー判定部１３９による判定対象が、許容範囲内（許容上限値Ｌx1＋Ｂ以下）の１対１ノイズ値Ｎv11を有するチェック対象配線（エラー候補配線）のみに絞られるようになっている。【０１０８】
この許容上限値判定部１３８は、１対１ノイズ値Ｎv11が許容上限値Ｌx1＋Ｂを超えていると判定した場合、１対１ノイズ値Ｎv11が十分に大きくチェック対象配線（エラー候補配線）でノイズ値エラーが確実に発生するものと判断し、そのチェック対象配線に関する情報（エラーネットデータ）をエラーリストとして出力しデータベース等にストアするようになっている。【０１０９】
第２エラー判定部１３９は、図２に示したエラー判定部１２５とほぼ同様の機能を果たすものであるが、ここでは、タイミング解析部１３１によって得られたタイミングチャート情報（ＡＴＷ用データ）をデータベース１３２から読み出し、そのタイミングチャート情報に基づいて、許容上限値判定部１３８によって１対１ノイズ値が許容上限値Ｌx1＋Ｂ以下であると判定されたチェック対象配線（victim）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとを比較し、その比較の結果に応じてそのチェック対象配線のノイズ値エラーの判定を行なうものである。【０１１０】
最終エッジ発生タイミングの比較の結果、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミングよりも遅い場合、第２エラー判定部１３９は、そのチェック対象配線（エラー候補配線）でノイズ値エラーが発生しているものと判定し、そのチェック対象配線に関する情報（エラーネットデータ）をエラーリストとして出力しデータベース等にストアするようになっている。これに対し、第２エラー判定部１３９において、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミング以前であると判定された場合には、そのチェック対象配線は、１対１ノイズ値が制限値Ｌx1をオーバしていてもタイミング的に問題のないものと判断されて、エラー候補配線から取り除かれ、そのチェック対象配線に対して１対２ノイズ値算出部１３５，１対２ノイズ値判定部１３６および第１エラー判定部１３７による処理が実行されるようになっている。【０１１１】
次に、上述のごとく構成されたノイズチェック部１３０の動作について、ノイズチェック装置１００の動作説明に用いた図１３および図１９、並びに、図１６〜図１８および図２０を参照しながら説明する。なお、図１６（Ａ）および図１６（Ｂ）は図１５に示すノイズチェック部１３０の動作を説明するためのフローチャート、図１７は図１５に示すノイズチェック部１３０における１対２ノイズ値の算出／判定について説明すべく具体的なネットパスモデルを示す図、図１８は図１５に示すノイズチェック部１３０におけるエラー判定（信号波形の最終エッジ発生タイミング判定）について具体的に説明するためのタイミングチャート、図２０は本実施形態のノイズチェック（１対２ノイズ値チェック）によって得られたエラーリストの例を示す図である。【０１１２】
まず、図１６（Ａ）および図１６（Ｂ）に示すフローチャート（ステップＳ３０，Ｓ５０，Ｓ３１〜Ｓ４５）に従って、図１５に示すノイズチェック部１３０の動作（ノイズチェック手順）を説明する。これらの図１６（Ａ）および図１６（Ｂ）によって説明する処理は、図１１に示す本実施形態のステップＳ２２〜Ｓ２４に代えて行なわれるものである。
このノイズチェック部１３０においても、図１１に示した手順と同様にしてセル配置およびセル間配線を行ないスタティックタイミング解析およびその解析結果の判定を行なうと、図１６（Ａ）に示すように、各チェック対象配線ネット（victimネット）について、図１６（Ｂ）に示すノイズチェック処理を実行し（ステップＳ３０）、その処理によって取得されたエラーリストを出力する（ステップＳ５０）。【０１１３】
そして、図１５に示すノイズチェック部１３０を用いてＬＳＩチップ１の設計を行なう際も、上述した実施形態と同様、エラーリストにエラー候補配線が挙げられている場合にはノイズ値エラーが発生しているものと判断され（図１１のステップＳ２５のＹＥＳルート）、ステップＳ２５でＮＯ判定となるまで（つまりエラーリストにエラー候補配線が挙げられなくなるまで）、図１１のステップＳ１５，Ｓ１６およびＳ２５の処理と図１６（Ａ），図１６（Ｂ）に示す処理とが繰り返し実行され、エラーリストにエラー候補配線が挙げられなくなると、セル配置およびセル間配線の結果に従ってＬＳＩチップ１の製造データを作成し、ＬＳＩチップ１の設計を終了する。【０１１４】
さて、次に、図１６（Ａ）のステップＳ３０で実行される処理、つまり図１６（Ｂ）に示すノイズチェック処理について説明する。
一のチェック対象配線ネット（victimネット）に対して影響を及ぼしうる影響配線ネット（aggressorネット）を、セル間配線の結果からフィルタリングによって抽出してから（ステップＳ３１）、まず、上述した本実施形態とほぼ同様、１対１ノイズ値算出部１３３により、チェック対象配線（victim）に対する各影響配線（aggressor）の１対１ノイズ値Ｎv11が上記(1)式に従って算出され（ステップＳ３２；１対１ノイズ値算出ステップ）、１対１ノイズ値判定部１３４により、１対１ノイズ値算出部１３３によって算出された１対１ノイズ値Ｎv11が第１制限値Ｌx1を超えているか否かが判定される（ステップＳ３３；１対１ノイズ値判定ステップ）。【０１１５】
１対１ノイズ値Ｎv11が制限値Ｌx1以下である場合（Ｎv11≦Ｌx1）、チェック対象配線（victim）では、ノイズ値エラーは発生していないものと判定され（ステップＳ３４のＮＯルート）、ノイズチェック部１３０の処理は、後述するステップＳ３５へ移行する一方、１対１ノイズ値Ｎv11が制限値Ｌx1を超えている場合（Ｎv11＞Ｌx1）、チェック対象配線（victim）は、ノイズ値エラーが発生している可能性のあるエラー候補配線として取り扱われ（ステップＳ３４のＹＥＳルート）、ノイズチェック部１３０の処理は、後述するステップＳ４１へ移行する。【０１１６】
Ｎv11≦Ｌx1であると判定された場合（ステップＳ３４のＮＯルート）には、１対２ノイズ値算出部１３５により、Ｎv11≦Ｌx1であると判定されたチェック対象配線（victim）とこのチェック対象配線に影響を及ぼしうる２つの影響配線（aggressor1，2）との１対２ノイズ値Ｎv12が上記(2)式に従って算出され（ステップＳ３５；１対２ノイズ値算出ステップ）、１対２ノイズ値判定部１３６により、１対２ノイズ値算出部１３５によって算出された１対２ノイズ値Ｎv12が第２制限値Ｌx2を超えているか否かが判定される（ステップＳ３６；１対２ノイズ値判定ステップ）。【０１１７】
ここで、ノイズチェック部１３０では、例えば図１７に示すように、チェック対象配線（victim）３３と距離Ｌn1に亘って近接並行する配線部分を有する配線が、影響配線（aggressor1）４３として取り扱われ、この影響配線（aggressor1）４３がチェック対象配線（victim）３３の信号に対しノイズを載せる度合いが、１対１ノイズ値Ｎv11aとして算出されるとともに、チェック対象配線（victim）３３と距離Ｌn2に亘って近接並行する配線部分を有する配線が、影響配線（aggressor2）５３として取り扱われ、この影響配線（aggressor2）５３がチェック対象配線（victim）３３の信号に対しノイズを載せる度合いが、１対１ノイズ値Ｎv11bとして算出され、これらの１対１ノイズ値Ｎv11a，Ｎv11bに基づき上記(2)式によって算出される１対２ノイズ値Ｎv12が第２制限値Ｌx2と比較される。【０１１８】
この図１７に示すモデルでは、チェック対象配線（victim）３３は、チェック対象配線ネット（victimネット）３０に含まれ、ドライバセル３１のドライバ端子３１ａとレシーバセル３２のレシーバ端子３２ａとを接続するものであり、影響配線（aggressor1）４３は、影響配線ネット（aggressor1ネット）４０に含まれ、ドライバセル４１のドライバ端子４１ａとレシーバセル４２のレシーバ端子４２ａとを接続するものであり、影響配線（aggressor2）５３は、影響配線ネット（aggressor2ネット）５０に含まれ、ドライバセル５１のドライバ端子５１ａとレシーバセル５２のレシーバ端子５２ａとを接続するものである。【０１１９】
なお、配線３３，４３，５３は、チップ配線２（２ａ）もしくはカスタムマクロ１ｄの内部配線１ｉであり、セル３１，３２，４１，４２，５１，５２は、スタンダードセル１ｅまたはカスタムマクロ１ｄである。ただし、配線３３，４３，５３がカスタムマクロ１ｄの内部配線１ｉである場合、ドライバセル３１，４１，５１としては、図７（Ｂ）を参照しながら前述したように、内部配線１ｉの一単位毎（カスタムマクロ１ｄの配線禁止領域の一単位毎）に適用された、最小駆動能力もしくは最大駆動能力のドライバが対応しているものとする。【０１２０】
そして、１対２ノイズ値Ｎv12が第２制限値Ｌx2以下である場合（Ｎv12≦Ｌx2）、チェック対象配線（victim）では、ノイズ値エラーは発生していないものと判定され（ステップＳ３７のＮＯルート）、ノイズチェック部１３０は処理を終了する一方、１対２ノイズ値Ｎv12が第２制限値Ｌx2を超えている場合（Ｎv12＞Ｌx2）、チェック対象配線（victim）は、ノイズ値エラーが発生している可能性の高いエラー候補配線として取り扱われる。【０１２１】
エラー候補配線が得られると（ステップＳ３７のＹＥＳルート）、タイミング解析部１３１によって得られたタイミングチャート情報（ＡＴＷ用データ）がデータベース１３２から読出され、第１エラー判定部１３７において、そのタイミングチャート情報に基づいて、１対２ノイズ値判定部１３６によってＮv12＞Ｌx2であると判定されたチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジ発生タイミングと２つの影響配線（aggressor1,2）における信号波形の最終エッジ発生タイミングとが比較され、その比較の結果に応じて当該チェック対象配線のノイズ値エラーの判定が行なわれる（ステップＳ３８；第１エラー判定ステップ）。【０１２２】
より具体的に説明すると、第１エラー判定部１３７は、影響配線（aggressor1,2）およびチェック対象配線（victim）における信号波形を、例えば図１８に示すようなタイミングチャート（ＡＴＷ用データ）として得ることができるので、ノイズチェック部１３０では、まず、図１８に示すように、２つの影響配線（aggressor1,2）における信号波形を合成してこれらの信号波形の論理和を得てから、その合成信号波形の最終エッジ発生タイミングが、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングよりも遅いか（図１８のＮＧ領域）、あるいは、それ以前か（図１８のＯＫ領域）を比較／判定する。【０１２３】
最終エッジ発生タイミングの比較の結果、合成信号波形の最終エッジの発生タイミングがチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジの発生タイミングよりも遅い場合（図１８のＮＧ領域）、第１エラー判定部１３７によって、そのチェック対象配線でノイズ値エラーが発生しているものと判定され（ステップＳ３９のＹＥＳルート）、エラーネットデータが、例えば図２０に示すようなエラーリスト（１対２ノイズ値チェック結果）として出力されデータベース等にストアされる（ステップＳ４０）。一方、合成信号波形の最終エッジの発生タイミングがチェック対象配線（victim；エラー候補配線）における信号波形の最終エッジの発生タイミング以前である場合（図１８のＯＫ領域）には、そのチェック対象配線は、１対２ノイズ値Ｎv12が第２制限値Ｌx2をオーバしていてもタイミング的に問題のないものと判断され（ステップＳ３９のＮＯルート）、エラー候補配線から取り除かれ、ノイズチェック装置２０は処理を終了する。【０１２４】
なお、図２０に示すエラーリストにおいては、１対２チェック率（100%），ＡＴＷファイル名（input_atw），スラックファイル名（input_slack）のほか、チェック対象配線についての情報〔victimネット名（net_dir1/signal1），victimネット種別（SIGNAL），１
対２制限値（Ｌx2＝2.5）〕および影響配線についての情報〔aggressor1,2ネット名（net_dir1/signal2,net_dir1/signal3），aggressor1,2ネット種別（SIGNAL），１対１ノイズ値（Ｎv12＝3.5），平行区間長（並行長）Ｌn1,Ｌn2（500,1000）〕が含まれている。【０１２５】
ところで、１対１ノイズ値Ｎv11が制限値Ｌx1を超えている場合（Ｎv11＞Ｌx1；ステップＳ３４のＹＥＳルート）、許容上限値判定部１３８により、Ｎv11＞Ｌx1であると判定されたチェック対象配線について、その１対１ノイズ値Ｎv11が許容上限値Ｌx1＋Ｂを超えているか否かが判定される（ステップＳ４１；許容上限値判定ステップ）。
Ｎv11＞Ｌx1＋Ｂであると判定された場合、チェック対象配線（エラー候補配線）でノイズ値エラーが確実に発生するものと判断され（ステップＳ４２のＹＥＳルート）、エラーネットデータが、例えば図１９に示すようなエラーリスト（１対１ノイズ値チェック結果）として出力されデータベース等にストアされる（ステップＳ４５）。【０１２６】
一方、Ｎv11≦Ｌx1＋Ｂであると判定された場合（ステップＳ４２のＮＯルート）、タ
イミング解析部１３１によって得られたタイミングチャート情報（ＡＴＷ用データ）がデータベース１３２から読出され、第２エラー判定部１３９において、そのタイミングチャート情報に基づいて、Ｎv11≦Ｌx1＋Ｂであると判定されたチェック対象配線（victim）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとが比較され、その比較の結果に応じてそのチェック対象配線のノイズ値エラーの判定が行なわれる（ステップＳ４３；第２エラー判定ステップ）。【０１２７】
そして、図２に示したエラー判定部１２５と同様、最終エッジ発生タイミングの比較の結果、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミングよりも遅い場合（図１３のＮＧ領域）、第２エラー判定部１３９によって、そのチェック対象配線でノイズ値エラーが発生しているものと判定され（ステップＳ４４のＹＥＳルート）、エラーネットデータが、例えば図１９に示すようなエラーリスト（１対１ノイズ値チェック結果）として出力されデータベース等にストアされる（ステップＳ４５）。【０１２８】
これに対し、影響配線（aggressor）における信号波形の最終エッジの発生タイミングがチェック対象配線（victim）における信号波形の最終エッジの発生タイミング以前である場合（図１３のＯＫ領域）には、そのチェック対象配線は、１対１ノイズ値Ｎv11が制限値Ｌx1をオーバしていてもタイミング的に問題のないものと判断され（ステップＳ４４のＮＯルート）、ノイズチェック部１３０は上述したステップＳ３５以降の処理へ移行する。【０１２９】
このようなノイズチェック部１３０を用いることにより、上述した本実施形態と同様の作用効果が得られるほか、各チェック対象配線（victim）について、１対１ノイズ値Ｎv11および１対２ノイズ値Ｎv12の両方を算出するとともに１対１ノイズ値Ｎv11の許容上限値Ｌx1＋Ｂを設定してノイズチェックを行なうことにより、エラー候補配線の絞込みが行なわれ、より絞り込まれた配線を対象として修正（再セル配置／再セル間配線）が行なわれ、ノイズ値エラーに対応した修正量がより低減されるので、エラー回避のための修正に要する手間の削減や、レイアウト設計の自由度の向上や、ＤＡへの負担の低減に大きく寄与することになる。【０１３０】
なお、上述したノイズチェック部１３０でも、第１エラー判定部１３７や第２エラー判定部１３９において、チェック対象配線（victim）における信号波形の最終エッジ発生タイミングと影響配線（aggressor）における信号波形の最終エッジ発生タイミングとを比較しているが、タイミング解析部１３１によって取得された各配線のドライバのスラック値をデータベース１３２から読み出し、本実施形態において図１４を参照しながら前述したように、スラック値を加味して最終エッジ発生タイミングの比較／判定を行なってもよい。【０１３１】
〔５〕その他
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述したノイズチェック部１３０では、１対１ノイズ値および１対２ノイズ値を組み合わせてノイズ値エラーの判定を行なう場合について説明したが、本発明はこれに限定されるものではなく、１対１ノイズ値と１対ｍ（ｍは３以上の自然数）ノイズ値とを組み合わせてノイズ値エラーの判定を行なってもよいし、１対１ノイズ値および１対２ノイズ値に、さらに少なくとも１種類の１対ｍ（ｍは３以上の自然数）ノイズ値を組み合わせてノイズ値エラーの判定を行なってもよい。【０１３２】
また、上述したタイミング解析部１２１，１３１；ノイズ値算出部１２３，１３３，１３５；判定部１２４，１２５，１３４，１３６〜１３９としての機能（全部もしくは一部の機能）は、コンピュータ（ＣＰＵ，情報処理装置，各種端末を含む）が所定のアプリケーションプログラム（ノイズチェックプログラム）を実行することによって実現される。
そのプログラムは、例えばフレキシブルディスク，ＣＤ（ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷなど），ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ，ＤＶＤ＋Ｒ，ＤＶＤ＋ＲＷなど）等のコンピュータ読取可能な記録媒体に記録された形態で提供される。この場合、コンピュータはその記録媒体からノイズチェックプログラムを読み取って内部記憶装置または外部記憶装置に転送し格納して用いる。また、そのプログラムを、例えば磁気ディスク，光ディスク，光磁気ディスク等の記憶装置（記録媒体）に記録しておき、その記憶装置から通信回線を介してコンピュータに提供するようにしてもよい。【０１３３】
ここで、コンピュータとは、ハードウエアとＯＳ（オペレーティングシステム）とを含む概念であり、ＯＳの制御の下で動作するハードウエアを意味している。また、ＯＳが不要でアプリケーションプログラム単独でハードウェアを動作させるような場合には、そのハードウェア自体がコンピュータに相当する。ハードウエアは、少なくとも、ＣＰＵ等のマイクロプロセッサと、記録媒体に記録されたコンピュータプログラムを読み取るための手段とをそなえている。上記ノイズチェックプログラムとしてのアプリケーションプログラムは、上述のようなコンピュータに、タイミング解析部１２１，１３１；ノイズ値算出部１２３，１３３，１３５；判定部１２４，１２５，１３４，１３６〜１３９としての機能を実現させるプログラムコードを含んでいる。また、その機能の一部は、アプリケーションプログラムではなくＯＳによって実現されてもよい。【０１３４】
さらに、本実施形態における記録媒体としては、上述したフレキシブルディスク，ＣＤ，ＤＶＤ，磁気ディスク，光ディスク，光磁気ディスクのほか、ＩＣカード，ＲＯＭカートリッジ，磁気テープ，パンチカード，コンピュータの内部記憶装置（ＲＡＭやＲＯＭ等のメモリ），外部記憶装置等や、バーコードなどの符号が印刷された印刷物等の、コンピュータ読取可能な種々の媒体を利用することもできる。【０１３５】
なお、本発明の各実施形態が開示されていれば、本発明のノイズチェック方法および装置並びにノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体を当業者によって実施・製造することが可能である。
【産業上の利用可能性】
【０１３６】
以上のように、本発明によれば、ラージセルの内部配線が擬似的にパタン化され、そのラージセルの内部配線をノイズチェック対象として取り扱うことが可能になるので、今までブラックボックスとして扱われてきたラージセルの内部配線を考慮した、詳細なスタティックノイズチェックを実現することができる。
従って、本発明は、例えば、ＲＡＭ，ＲＯＭ，ＲＦなどのラージセルをスタンダードセルとともに配置してからセル間配線を行なう、ＬＳＩ等の集積回路の設計に用いて好適であり、その有用性は極めて高いものと考えられる。
【図１】
2007072562.tif 000003
【図２】
2007072562.tif 000004
【図３】
2007072562.tif 000005
【図４】
2007072562.tif 000006
【図５】
2007072562.tif 000007
【図６】
2007072562.tif 000008
【図７】
2007072562.tif 000009
【図８】
2007072562.tif 000010
【図９】
2007072562.tif 000011
【図１０】
2007072562.tif 000012
【図１１】
2007072562.tif 000013
【図１２】
2007072562.tif 000014
【図１３】
2007072562.tif 000015
【図１４】
2007072562.tif 000016
【図１５】
2007072562.tif 000017
【図１６】
2007072562.tif 000018
【図１７】
2007072562.tif 000019
【図１８】
2007072562.tif 000020
【図１９】
2007072562.tif 000021
【図２０】
2007072562.tif 000022
【図２１】
2007072562.tif 000023
【図２２】
2007072562.tif 000024
【手続補正書】
【提出日】平成20年2月27日(2008.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
【請求項２】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出ステップで抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
【請求項３】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
【請求項４】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
【請求項５】
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体であって、
該ノイズチェックプログラムが、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴とする、ノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
なお、本発明の各実施形態が開示されていれば、本発明のノイズチェック方法および装置並びにノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体を当業者によって実施・製造することが可能である。
〔６〕付記
（付記１）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
（付記２）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう方法であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出ステップと、
該抽出ステップで抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成ステップと、
該内部配線作成ステップで追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出ステップで抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェックステップとを含むことを特徴とする、ノイズチェック方法。
（付記３）
該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出することを特徴とする、付記２記載のノイズチェック方法。
（付記４）
該ノイズチェックステップにおいて、当該影響配線として、該ラージセルをドライバとして持つチップ配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出することを特徴とする、付記２または付記３に記載のノイズチェック方法。
（付記５）
該ノイズチェックステップにおいて、当該チェック対象配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最小駆動能力に基づいて該ノイズ値を算出することを特徴とする、付記２〜付記４のいずれか一項に記載のノイズチェック方法。
（付記６）
該ノイズチェックステップにおいて、当該影響配線として、該ラージセルの端子に直接接続されない該ラージセルの内部配線が選択された場合、該ラージセルについて抽出された該最大駆動能力に基づいて該ノイズ値を算出することを特徴とする、付記２〜付記５のいずれか一項に記載のノイズチェック方法。
（付記７）
該内部配線作成ステップにおいて擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱うことを特徴とする、付記１〜付記６のいずれか一項に記載のノイズチェック方法。
（付記８）
該ノイズチェックステップにおいて、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことを特徴とする、付記１〜付記７のいずれか一項に記載のノイズチェック方法。
（付記９）
該ノイズチェックステップにおいて、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力することを特徴とする、付記８記載のノイズチェック方法。
（付記１０）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
（付記１１）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置であって、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部と、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部と、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部とをそなえて構成されたことを特徴とする、ノイズチェック装置。
（付記１２）
該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱うことを特徴とする、付記１０または付記１１に記載のノイズチェック装置。
（付記１３）
該ノイズチェック部が、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことを特徴とする、付記１０〜付記１２のいずれか一項に記載のノイズチェック装置。
（付記１４）
該ノイズチェック部が、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力することを特徴とする、付記１３記載のノイズチェック装置。
（付記１５）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体であって、
該ノイズチェックプログラムが、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報を抽出する抽出部、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴とする、ノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
（付記１６）
集積回路の設計に際して、チップ上でのスタンダードセルおよびラージセルを含むセルの配置結果、あるいは、該チップ上に配置されたセル間におけるチップ配線の配線結果についてのノイズチェックを行なう装置として、コンピュータを機能させるためのノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体であって、
該ノイズチェックプログラムが、
ラージセルの端子に関する端子情報と、ラージセルの上もしくは内部における配線禁止領域に関する配線禁止情報と、ラージセル内で使用されるドライバの最大駆動能力および最小駆動能力とを提供するライブラリから、該チップ上に配置されたラージセルについての端子情報および配線禁止情報並びに少なくともドライバの最大駆動能力および最小駆動能力の一方を抽出する抽出部、
該抽出部によって抽出された該端子情報および該配線禁止情報に基づいて当該ラージセルの内部配線を擬似的に作成しノイズチェック対象のチップ配線として追加する内部配線作成部、および、
該内部配線作成部によって追加された該内部配線を含むチップ配線から、チェック対象配線および少なくとも一の影響配線を選択し、該抽出部によって抽出された該最大駆動能力または該最小駆動能力に基づいて、当該チェック対象配線の信号に対し当該少なくとも一の影響配線がノイズを載せる度合いを示すノイズ値を算出し、そのノイズ値に基づいてノイズチェックを行なうノイズチェック部として、該コンピュータを機能させることを特徴とする、ノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
（付記１７）
該ノイズチェックプログラムが、該内部配線作成部によって擬似的に作成された該内部配線が該ラージセルの端子に接続されている場合、該コンピュータに、当該内部配線を当該端子に接続されるチップ配線の延長部分として取り扱わせることを特徴とする、付記１５または付記１６に記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
（付記１８）
該ノイズチェックプログラムが、該コンピュータを該ノイズチェック部として機能させる際、当該チェック対象配線および当該影響配線として、隣接配置されたラージセルの内部配線をそれぞれ選択し、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうように、該コンピュータを機能させることを特徴とする、付記１５〜付記１７のいずれか一項に記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
（付記１９）
該ノイズチェックプログラムが、該コンピュータを該ノイズチェック部として機能させる際、該隣接して配置されたラージセルの内部配線どうしのノイズチェックを行なうことによって得られた、エラー発生箇所に関する情報を、各ラージセルの原点からの相対座標として出力するように、該コンピュータを機能させることを特徴とする、付記１８記載のノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体。
【国際調査報告】
2007072562.tif 000025
2007072562.tif 000026