【手続補正書】
【提出日】平成20年9月17日(2008.9.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】非対称チャネル構造を有するパワーＭＯＳデバイス、リニア・パワー回路および製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１のドーパント型の基板と、
基板表面上に配置され間隔が空けられた第１および第２のゲート構造と、
基板内に形成された第２のドーパント型のボディ領域であって、第１および第２のゲート構造の直下にそれぞれ配置された第１および第２のチャネル領域を有するボディ領域と、
ボディ領域内に形成された第１のドーパント型の第１および第２のソース領域と、を備え、
第１および第２のチャネル領域は異なるゲート閾値電圧特性を有し、
第１および第２のチャンネル領域は、ＳＯＡの性能改善のためにゼロ温度係数点（ＺＴＣＰ）より下の温度変化に対して実質的に影響を受けない伝導特性を生じさせるように形成されているパワーＭＯＳＦＥＴ型デバイス。
【請求項２】  第１のドーパント型の基板と、
基板表面上に配置され間隔が空けられた第１および第２のゲート構造と、
基板内に形成された第２のドーパント型のボディ領域であって、第１および第２のゲート構造の直下にそれぞれ配置された第１および第２のチャネル領域を有するボディ領域と、
ボディ領域内に形成された第１のドーパント型の第１および第２のソース領域と、を備え、
第１のソース領域は第２のソース領域とは異なるドーピング濃度を有し、ゲート構造およびソース領域はインターデジタルストライプ構造に配置され、
第１および第２のチャネル領域は異なるゲート閾値電圧特性を有するパワーＭＯＳＦＥＴ型デバイス。
【請求項３】  第１および第２のゲート構造は電気的に接続されている請求項２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項４】  第１および第２のチャンネル領域はゲート閾値電圧が２Ｖ以上異なり、第１および第２のチャンネル領域に電流が流れる請求項２または３に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項５】  第１のチャネル領域のゲート閾値電圧特性は、ゼロ温度係数点（ＺＴＣＰ）が単一のゲート閾値電圧特性を有するデバイスと比べて小さくなるほどに、第２のチャネル領域のゲート閾値電圧特性と十分に異なっている請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項６】  第１のチャネル領域のゲート閾値電圧特性は、温度の関数としてのデバイスの相互コンダクタンスの変化が単一のゲート閾値電圧特性を有するデバイスと比べて小さくなるほどに、第２のチャネル領域のゲート閾値電圧特性と十分に異なっている請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項７】  第１のチャネル領域のドーピング濃度は、第２のチャネル領のドーピング濃度を下回る請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項８】  第１のソース領域のドーピング濃度は、第２のソース領域のドーピング濃度を上回る請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項９】  第１および第２のゲート構造はそれぞれ誘電体層を含み、第１のゲート構造の誘電体層の厚みは、第２のゲート構造の誘電体層の厚みを下回る請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１０】  異なるゲート閾値電圧特性を有する２つ以上のチャネル領域を有する請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１１】  異なるゲート閾値電圧特性を有する第１および第２のチャンネル領域は、第２のチャンネル領域のチャンネル幅の割合が第１および第２のチャンネル領域の全チャンネル幅に対して１％から５０％となるように形成されている請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１２】  各チャンネル領域のゲート閾値電圧の差が１．０Ｖから２．０Ｖである請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１３】  異なるゲート閾値電圧特性を有する第１および第２のチャンネル領域は、第２のチャンネル領域が第１および第２のチャンネル領域全体の５％から５０％となるように形成されている請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１４】  ボディ領域とソース領域は、基板とボディ領域の下方で基板内に広がるドレイン領域の一方の側に二重拡散を用いて形成される請求項１または２に記載のパワーＭＯＳＦＥＴ型デバイス。
【請求項１５】  制御信号に結合するための非反転入力端子と、フィードバック・ループを形成するためにデバイスのソース端子に結合された反転入力端子と、デバイスのゲート構造に結合された出力端子とを有する演算増幅器をさらに備える、請求項１に記載のパワーＭＯＳＦＥＴ型デバイスを含むリニア・パワー回路。
【請求項１６】  デバイスのソース端子を基準電圧に結合する抵抗器を備える請求項１５に記載のリニア・パワー回路。
【請求項１７】  パワーＭＯＳＦＥＴ型デバイスは縦型二重拡散型パワーＭＯＳＦＥＴ型デバイスである請求項１５に記載のリニア・パワー回路。
【請求項１８】  並列に結合された少なくとも２つの請求項１に記載のパワーＭＯＳＦＥＴ型デバイスを含むリニア・パワー回路であって、
個々の各パワーＭＯＳＦＥＴ型デバイスに結合された演算増幅器をさらに含み、
各演算増幅器は、制御信号に結合するための第１の入力端子と、
該デバイスのソース端子に結合された第２の入力端子と、
個々のパワーＭＯＳＦＥＴ型デバイスのゲート構造に結合された出力端子とを有するリニア・パワー回路。
【請求項１９】  パワーＭＯＳＦＥＴ型デバイスは縦型二重拡散型パワーＭＯＳＦＥＴ型デバイスである請求項１８に記載のリニア・パワー回路。
【請求項２０】  安定したリニア動作のためのパワーＭＯＳＦＥＴ型デバイスの製造方法であって、
第１のドーパント型の活性デバイス領域を含む基板を用意することと、
基板表面近傍の、第１のドーパント型と反対の第２のドーパント型のボディ領域を形成することと、
ボディ領域内の第１のドーパント型の第１および第２のソース領域であって、基板表面近傍のボディ領域内に第１および第２のチャネル領域を規定するように位置するソース領域を形成することと、
第１および第２のチャネル領域上にそれぞれ横たわる基板表面上の第１および第２のゲート部分を含むゲート構造を形成することと、
チャンネルの等しくない部分が異なるゲート閾値電圧特性を有する非対称なデバイスを形成するように、第１のチャンネル領域の全体未満のゲート閾値電圧特性を、第２のチャンネル領域のゲート閾値電圧特性に対して調整し、デバイスの異なる領域におけるゲート閾値電圧特性が異なるように第１および第２のチャネル領域のそれぞれのゲート閾値電圧特性を調整すること、を含む方法。
【請求項２１】  安定したリニア動作のためのパワーＭＯＳＦＥＴ型デバイスの製造方法であって、
第１のドーパント型の活性デバイス領域を含む基板を用意することと、
基板表面近傍の、第１のドーパント型と反対の第２のドーパント型のボディ領域を形成することと、
ボディ領域内の第１のドーパント型の第１および第２のソース領域であって、基板表面近傍のボディ領域内に第１および第２のチャネル領域を規定するように位置するソース領域を形成することと、
第１および第２のチャネル領域上にそれぞれ横たわる基板表面上の第１および第２のゲート部分を含むゲート構造を形成することと、
第２のソース領域に対して異なるドーピング濃度を第１のソース領域に与えることにより、非対称なゲート閾値電圧特性をデバイスの異なる領域に形成するように、第１および第２のチャンネル領域のそれぞれのゲート閾値電圧特性を調整すること、を含み、
ゲート構造およびソース領域はインターデジタルストライプ構造に配置される方法。
【請求項２２】  ５０％非対称なデバイスを形成するように、第１のチャネル領域全体のゲート閾値電圧特性を第２のチャネル領域のゲート閾値電圧特性に対して調整することを含む請求項２０および２１に記載の方法。
【請求項２３】  単一のゲート閾値電圧特性を有するデバイスと比べてゼロ温度係数点（ＺＴＣＰ）を小さくするように、第１のチャネル領域のゲート閾値電圧特性を第２のチャネル領域のゲート閾値電圧特性に対して調整することを含む請求項２０および２１に記載の方法。
【請求項２４】  単一のゲート閾値電圧特性を有するデバイスと比べて温度の関数としてのデバイスの相互コンダクタンスの変化を小さくするように、第１のチャネル領域のゲート閾値電圧特性を第２のチャネル領域のゲート閾値電圧特性に対して調整することを含む請求項２０および２１に記載の方法。
【請求項２５】  単一のゲート閾値電圧特性を有するデバイスの伝導特性と比べて温度による変化が低減された、ゼロ温度係数点（ＺＴＣＰ）より下の伝導特性を形成するように、第１および第２のチャネル領域の部分の相対的なゲート閾値電圧特性を調整することを含む請求項２０および２１に記載の方法。
【請求項２６】  各チャネル領域のゲート閾値電圧特性を調整することには、第１のチャネル領域のドーピング濃度が第２のチャネル領域のドーピング濃度を下回るように、第１および第２のチャネル領域に異なるドーピングをすることが含まれる請求項２０および２１に記載の方法。
【請求項２７】  各チャネル領域のゲート閾値電圧特性を調整することには、第１のソース領域のドーピング濃度が第２のソース領域のドーピング濃度を上回るように、第１および第２のソース領域に異なるドーピングをすることが含まれる請求項２０および２１に記載の方法。
【請求項２８】  各チャネル領域のゲート閾値電圧特性を調整することには、第１のゲート構造の誘電体層の厚みが第２のゲート構造の誘電体層の厚みを下回るように、ゲート構造のゲート誘電体層の厚みを変えることが含まれる請求項２０および２１に記載の方法。
【請求項２９】  異なるゲート閾値電圧特性を有する第１および第２のチャンネル領域は、第２のチャンネル領域のチャンネル幅の割合が第１および第２のチャンネル領域の全チャンネル幅に対して１％から５０％となるように形成されている請求項２０および２１に記載の方法。
【請求項３０】  パワーＭＯＳＦＥＴ型デバイスは縦型二重拡散型パワーＭＯＳＦＥＴ型デバイスである請求項２０および２１に記載の方法。
【請求項３１】  リニア・パワー回路の製造方法であって、
請求項２０および２１に記載の方法によりパワーＭＯＳＦＥＴ型デバイスを製造することと、
制御信号に結合するための非反転入力端子を有する演算増幅器を用意することと、
フィードバック・ループを形成するために演算増幅器の反転入力端子をデバイスのソース端子に結合することと、
演算増幅器の出力端子をデバイスのゲート構造に結合すること、を含む方法。
【請求項３２】  デバイスのソース端子を抵抗器を介して基準電圧に結合することを含む請求項３１に記載の方法。
【請求項３３】  それぞれ異なるゲート閾値電圧を有し、並列回路を形成する少なくとも２つのパワーＭＯＳＦＥＴ型デバイスを備えたリニア・パワー回路の製造方法であって、
演算増幅器を用意することと、
演算増幅器の非反転入力端子を制御信号に結合することと、
演算増幅器の第２の入力端子を並列回路のソース端子に結合することと、
演算増幅器の出力端子を並列回路のゲート構造に結合すること、を含む方法。
【請求項３４】  リニア・パワー回路の製造方法であって、
並行に結合された少なくとも２つの請求項２０および２１に記載のパワーＭＯＳＦＥＴ型デバイスを形成することと、
個々のパワーＭＯＳＦＥＴ型デバイスに結合された演算増幅器を用意することと、
各演算増幅器の第１の入力端子を制御信号に結合することと、
各演算増幅器の第２の入力端子をデバイスのソース端子に結合することと、
各演算増幅器の出力端子を個々のパワーＭＯＳＦＥＴ型デバイスのゲート構造に結合すること、を含む方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
したがって本発明の目的は、伝導損失を低く保ちながらパワーＭＯＳＦＥＴ型デバイスのリニア動作を実現することである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【課題を解決するための手段】
本発明の１つの態様は、チャネルの一部の閾値電圧特性が、チャネルの残りの部分の閾値電圧特性と異なるパワー・デバイスである。このようなパワーＭＯＳＦＥＴ型デバイスは、伝導損失を低く保ちながら、リニア動作を実現する。このようなデバイスの利点は、対称的な閾値特性を有する同じデザインの従来のスイッチ・モード・デバイスよりも高い順方向バイアスの安全動作領域（ＦＢＳＯＡ）が得られるということである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
安全動作領域を改善する主な方法は、その交差または折り返し電流を下げることである。すなわちこれは、図２に示した交差電流もしくはＺＴＣＰ、またはゲート電圧対接合温度のグラフで傾きがゼロになる電流である。前述した非対称な閾値特性を用いてゲート−ソース幾何形状を変更することによって、交差電流を容易に半分に下げることができ、リニア・モードＦＢＳＯＡおよび利用できる電力損を相応に改善する。正味の効果は、伝達特性が異なる２つの分散された並列なＭＯＳＦＥＴが形成されることである。ダイのチャネルが短い部分は、チャネルの長い方よりも、わずかにゲート閾値電圧が低く、デバイス全体は、ゼロ温度係数が低い。ドレイン電流が低いところでは、ダイのＶｔｈが低い方の領域によって電流が支配される。ダイのこの部分は、ゼロ温度係数点により近いところで動作しているため、ホット・スポッティングおよびその後の熱暴走が起こる可能性は低い。電流が高くなると、チャネルの２つの部分の間の電流分配はより均一になり、動作は、通常の対称的なチャネル構造を有するデバイスのそれに近づく。この状況では、使用できるＦＢＳＯＡは、同様の幾何形状のスイッチモード・デバイスの場合よりも５０％高くなり得る。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2004511084.tif 000001
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2004511084.tif 000002
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正の内容】
【図１６】
2004511084.tif 000003