【手続補正書】
【提出日】平成19年3月9日(2007.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に対して第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項２】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に対して第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項３】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に対して第２の光アニールを行い、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項４】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に対して第２の光アニールを行い、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項５】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ｐ型不純物領域（ｂ）が形成された結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に第２の光アニールを行い、
前記半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項６】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記第２アニール条件で光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項７】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ｐ型不純物領域（ｂ）が形成された結晶構造を含む半導体膜をパターニングし
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に第２のアニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項８】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項９】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ｐ型不純物領域（ｂ）が形成された結晶構造を含む半導体膜に第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に非晶質構造を含む半導体膜を形成し、
前記非晶質構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ｐ型純物領域（ｂ）が形成された非晶質構造を含む半導体膜を結晶化し、結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成し、
前記ゲート配線を覆って珪素を含む絶縁膜を形成し、
前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ｐ型不純物領域（ｂ）が形成された結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成し、
前記ゲート配線を覆って珪素を含む絶縁膜を形成し、
前記珪素を含む絶縁膜を通して前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に対して第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記ゲート絶縁膜を通して前記駆動回路を形成するｎチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記パターニングされた半導体膜に対して第２の光アニールを行い、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至請求項１４のいずれか一において、前記駆動回路では、ｎチャネル型ＴＦＴに形成される前記ｎ型不純物領域（ｂ）の一部または全部が該ｎチャネル型ＴＦＴのゲート配線に重なって形成され、  
前記画素部では、画素ＴＦＴに形成される前記ｎ型不純物領域（ｃ）が該画素ＴＦＴのゲート配線に重ならないように形成されていることを特徴とする半導体装置の作製方法。
【請求項１６】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に対して第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成し、
前記駆動回路では、ｎチャネル型ＴＦＴに形成される前記ｎ型不純物領域（ｂ）の一部または全部が該ｎチャネル型ＴＦＴのゲート配線に重なって形成され、
前記画素部では、画素ＴＦＴに形成される前記ｎ型不純物領域（ｃ）が該画素ＴＦＴのゲート配線に重ならないように形成されていることを特徴とする半導体装置の作製方法。
【請求項１７】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に対して第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成し、
前記駆動回路では、前記第１のｎチャネル型ＴＦＴに形成される前記ｎ型不純物領域（ｂ）は、チャネル形成領域の片側のみに形成されており、前記第２のｎチャネル型ＴＦＴに形成される前記ｎ型不純物領域（ｂ）は、チャネル形成領域の両側に形成されていることを特徴とする半導体装置の作製方法。
【請求項１８】
同一基板上に画素部及び駆動回路を含む半導体装置の作製方法であって、
基板上に結晶構造を含む半導体膜を形成し、
前記結晶構造を含む半導体膜に対して第１の光アニールを行い、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｐ型不純物元素を添加してｐ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜の前記駆動回路を形成するｎチャネル型ＴＦＴとなる領域にｎ型不純物元素を添加してｎ型不純物領域（ｂ）を形成し、
前記結晶構造を含む半導体膜に対して第２の光アニールを行い、
前記結晶構造を含む半導体膜をパターニングし、
前記パターニングされた半導体膜の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート配線を形成し、
前記パターニングされた半導体膜に前記ゲート配線をマスクとしてｎ型不純物元素を添加してｎ型不純物領域（ｃ）を形成し、
前記ゲート配線をマスクとして前記ゲート絶縁膜をエッチングし、
前記ｎチャネル型ＴＦＴのパターニングされた半導体膜にｎ型不純物元素を添加してｎ型不純物領域（ａ）を形成し、
ｐチャネル型ＴＦＴのパターニングされた半導体膜にｐ型不純物元素を添加してｐ型不純物領域（ａ）を形成し、
前記画素部のｎチャネル型ＴＦＴ上に絶縁膜を形成し、
前記絶縁膜上に遮蔽膜を形成し、
前記絶縁膜に形成されたコンタクトホールに画素電極を形成し、
前記画素電極は、酸化物を介して前記遮蔽膜と重なり容量を形成していることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１及び請求項１８において、前記ｎ型不純物領域（ｂ）には、前記ｎ型不純物領域（ｃ）よりも高い濃度でｎ型不純物元素が添加されることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１乃至請求項１８のいずれか一において、前記ｎ型不純物領域（ａ）には１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれ、前記ｎ型不純物領域（ｂ）には２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれ、前記ｎ型不純物領域（ｃ）には１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度でｎ型不純物元素が含まれており、
前記ｐ型不純物領域（ａ）には３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度でｐ型不純物元素が含まれ、前記ｐ型不純物領域（ｂ）には１×１０１５〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度でｐ型不純物元素が含まれていることを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１乃至請求項１８のいずれか一において、前記ｎ型不純物領域（ａ）＜前記ｎ型不純物領域（ｂ）＜前記ｎ型不純物領域（ｃ）の順に抵抗値が高くなるようにｎ型不純物元素が添加され、
前記ｐ型不純物領域（ａ）＜前記ｐ型不純物領域（ｂ）の順に抵抗値が高くなるようにｐ型不純物元素が添加されることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１乃至請求項１８のいずれか一において、前記ｎ型不純物領域（ｃ）に含まれるｎ型不純物元素の濃度は、前記ｎ型不純物領域（ｂ）に含まれるｎ型不純物元素の１／２〜１／１０倍の濃度であることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１乃至請求項１８のいずれか一において、前記ｎ型不純物領域（ｃ）に含まれるｎ型不純物元素の濃度は、前記ｐ型不純物領域（ｂ）に含まれるｐ型不純物元素の５〜１０倍の濃度であることを特徴とする半導体装置の作製方法。
【請求項２４】
請求項１乃至請求項２３のいずれか一において、前記第１の光アニールにおけるエネルギー密度は２５０〜５００ｍＪ／ｃｍ２であり、前記第２の光アニールにおけるエネルギー密度は１００〜３００ｍＪ／ｃｍ２であることを特徴とする半導体装置の作製方法。
【請求項２５】
請求項１乃至請求項２４のいずれか一において、前記第１の光アニールは、結晶構造を含む半導体膜の結晶性を改善し、または結晶構造を含む半導体膜の結晶化を助長することを特徴とする半導体装置の作製方法。
【請求項２６】
請求項１乃至請求項２５のいずれか一において、前記第２の光アニールは、結晶構造を含む半導体膜に添加されたｎ型またはｐ型を付与する不純物元素を活性化することを特徴とする半導体装置の作製方法。