【誤訳訂正書】
【提出日】平成20年5月8日(2008.5.8)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
複数の機能ユニットを備える少なくとも１つの再構成可能プロセッサを含む再構成可能計算システムにおけるデータ処理方法であって、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサにおいて、アルゴリズムを前記再構成可能計算システムによってシストリックに実現される計算に変換するステップと、
前記再構成可能計算システムが、前記計算を実行するべく前記少なくとも１つの再構成可能プロセッサにおいて、前記機能ユニットのうちの少なくとも２つであって前記計算を解くために必要な機能ユニットのみをインスタンス化するステップと、
前記再構成可能計算システムが、第１の計算ループを形成することによって前記計算における後続のデータ次元に対して演算する前記インスタンス化された機能ユニットのうちの第１の機能ユニットを使用するステップと、
前記再構成可能計算システムが、第２の計算ループを形成することによって前記計算における先行のデータ次元に対して演算する前記インスタンス化された機能ユニットのうちの第２の機能ユニットを使用するステップと
を備え、
前記少なくとも１つの再構成可能プロセッサにおいてインスタンス化された機能ユニットの各々は、前記インスタンス化において確立された前記少なくとも１つの再構成可能プロセッサ内の再構成可能ルーティングリソースに基づいて相互接続され、
前記計算に使用されるべくシストリックにつながるコード列が、前記少なくとも１つの再構成可能プロセッサ内の機能ユニットのクラスタとしてインスタンス化され、
前記計算の前記シストリックな実現によって、前記第１の計算ループおよび第２の計算ループは並行して実行され、かつ、両者は互いに計算データをやり取りする、方法。
【請求項２】
前記計算における前記後続のデータ次元および前記先行のデータ次元は、（ｉ）前記計算における複数のベクトル、（ii）前記計算における複数の平面、（iii）前記計算にお
ける複数のタイムステップ、および／または（iv）前記計算における複数の格子点を含む、請求項１に記載の方法。
【請求項３】
前記計算は、（ｉ）画像探索のための探索アルゴリズム、（ii）データマイニングのための探索アルゴリズム、（iii）金融モデル化アプリケーション、（iv）暗号化アルゴリズム、（ｖ）遺伝子パターンマッチ機能、（vi）タンパク質折畳み機能、（vii）有機構造相互作用機能、（viii）信号フィルタリングアプリケーション、（iｘ）地震画像化計算、（x）合成開口レーダ画像化計算、（xi）ＪＰＥＧ画像圧縮計算、または（xii）ＭＰＥＧ画像圧縮計算を含む、請求項１に記載の方法。
【請求項４】
前記計算は、（ｉ）貯留層シミュレーション、（ii）気象予測、（iii）自動推進関連用途、（iv）航空宇宙関連用途、または（ｖ）射出成形用途、における流体流れ計算を含む、請求項１に記載の方法。
【請求項５】
前記計算は、クラッシュ分析または構造分析における構造計算を含む、請求項１に記載の方法。
【請求項６】
複数の機能ユニットを備える少なくとも１つの再構成可能プロセッサを含む再構成可能計算システムにおけるデータ処理方法であって、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサにおいて、アルゴリズムを前記再構成可能計算システムによってシストリックに実現される計算に変換するステップと、
前記再構成可能計算システムが、前記複数の機能ユニットのうちのサブセットを形成する複数のセルの行を含む第１のシストリック壁および第２のシストリック壁を定義するステップと、
前記再構成可能計算システムが、前記第１のシストリック壁における少なくとも第１の行における前記セルの各々における値を少なくとも１つの再構成可能プロセッサにおいて並行して計算するステップと、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサ内の再構成可能ルーティングリソースに基づいて、前記セルのうちの前記第１の行にあるセル間で前記値を通信させて更新値を生成するステップと、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサ内の再構成可能ルーティングリソースに基づいて、前記第１のシストリック壁における第２の行に前記更新値を並行して通信するステップと、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサ内の再構成可能ルーティングリソースに基づいて、前記第２のシストリック壁における第１の行に前記更新値を並行して通信するステップと
を備え、
前記計算に使用されるべくシストリックにつながるコード列は、前記少なくとも１つの再構成可能プロセッサ内の機能ユニットの壁としてインスタンス化され、
前記第１のシストリック壁のセルの行および前記第２のシストリック壁のセルの行は並行して実行され、かつ、両者は互いに計算データをやり取りする、方法。
【請求項７】
前記値は、（ｉ）計算におけるベクトル、（ii）計算における平面、（iii）計算におけるタイムステップまたは（iv）計算における格子点、に対応する、請求項６に記載の方法。
【請求項８】
前記第１のシストリック壁における第２の行に前記更新値を通信する前記ステップは、前記更新値を外部メモリに記憶させることなく実行される、請求項６に記載の方法。
【請求項９】
前記値は、（ｉ）地震画像化計算、（ii）合成開口レーダ画像化計算、（iii）ＪＰＥＧ画像圧縮計算、（iv）ＭＰＥＧ画像圧縮計算、（ｖ）貯留層シミュレーションにおける流体流れ計算、（vi）気象予測における流体流れ計算、（vii）自動推進関連用途における流体流れ計算、（viii）航空宇宙関連用途における流体流れ計算、（ix）射出成形用途における流体流れ計算、（ｘ）クラッシュ分析における構造計算、（xi）構造分析における構造計算、（xii）画像探索における探索アルゴリズム、（xiii）データマイニングにおける探索アルゴリズム、（xiv）金融モデル化アプリケーション、（xv）暗号化アルゴリズム、（xvi）復号アルゴリズム、（xvii）遺伝子パターンマッチ機能、（xviii）タンパク質折畳み機能、（xix）有機構造相互作用機能、または（xx）信号フィルタリングアプリケーションに対応する、請求項６に記載の方法。
【請求項１０】
前記再構成可能計算システムはさらに少なくとも１つのマイクロプロセッサを含む、請求項６に記載の方法。
【請求項１１】
複数の機能ユニットを備える少なくとも１つの再構成可能プロセッサを含む再構成可能計算システムにおけるデータ処理方法であって、
前記再構成可能計算システムが、前記少なくとも１つの再構成可能プロセッサにおいて、アルゴリズムを前記再構成可能計算システムによってシストリックに実現される計算に変換するステップであって、シストリックにつながるコード列が、前記少なくとも１つの再構成可能プロセッサ内の前記複数の機能ユニットのサブセットとしてインスタンス化されて前記計算の列を形成するステップと、
前記再構成可能計算システムが、計算されたデータを生成するべく、前記複数の機能ユニットの前記サブセットにより、前記少なくとも１つの再構成可能プロセッサにおいて計算を実行するステップと、
前記再構成可能計算システムが、前記計算における最初の列と前記計算における次の列との間で前記計算されたデータをやり取りするステップと
前記計算における前記列の各々につき少なくとも１つの変数における変化レートを評価するステップと、
前記再構成可能計算システムが、前記計算における特定の列について前記変数が変化しない場合に前記計算を継続するステップと、
前記変数が変化する場合に前記計算における前記列で前記計算を再開させるステップとを備え、
前記やり取りするステップは、前記少なくとも１つの再構成可能プロセッサ内の再構成可能ルーティングリソースに基づき、
前記複数の機能ユニットの前記サブセットは並行して実行され、前記計算されたデータは前記計算の第１列と前記計算の第２列との間でやり取りされる、方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００５
【訂正方法】変更
【訂正の内容】
【０００５】
発明の概要
１個のプロセッサ当たりで数桁分もより高い並列性を提供するプロセッサ技術が利用可能であれば、上記システムはこれに類似の係数だけサイズが縮小可能であろう。このようなプロセッサまたは処理要素は、再構成可能プロセッサの採用により実現可能となる。再構成可能プロセッサは、或る特定の用途についての解決手段をもたらすのに必要な機能ユニットのみをインスタンス化する。そしてその結果、再構成可能プロセッサは、利用される集積回路チップの容量全体まで、当該の問題を解くのに必要であり得るのと同数の機能ユニットをインスタンス化するために利用可能な空間を有する。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
本願明細書において特定的に開示されるのは、複数の機能ユニットを備える再構成可能計算システムにおけるデータ処理方法である。上記方法は、上記再構成可能計算システムについての計算を定義するステップと、上記計算を実行するために上記機能ユニットのうちの少なくとも２つをインスタンス化するステップと、上記計算における後続のデータ次元に対して演算する上記機能ユニットのうちの第１の機能ユニットを使用するステップと、実質的に並行して、上記計算における先行のデータ次元に対して演算するべく上記機能ユニットのうちの第２の機能ユニットを使用するステップとを備える。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１１
【訂正方法】変更
【訂正の内容】
【００１１】
本願明細書においてさらに開示されるのは、複数の機能ユニットを備える再構成可能計算システムにおけるデータ処理方法である。上記方法は、上記複数の機能ユニットのうちのサブセットを形成するセルの行を含む第１のシストリック壁を定義するステップと、上記第１のシストリック壁における少なくとも第１の行において上記セルの各々における値を計算するステップと、更新値を生成するために、上記セルのうちの上記第１の行にあるセル間で上記値を通信するステップと、上記第１のシストリック壁における第２の行に上記更新値を通信するステップと、実質的に並行して、上記複数の機能ユニットのうちの上記サブセットにあるセルの行からなる第２のシストリック壁における第１の行に上記更新値を与えるステップとを備える。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
ノースブリッジＩＣ１０２０〜１０２Nはそれぞれメモリブロック１０６０〜１０６Nに結合され、さらに対応のＩ／Ｏブリッジ要素１０８０〜１０８Nに結合される。ネットワークインターフェイスカード（ＩＮＣ）１１００〜１１０NはそれぞれＩ／Ｏブリッジ１０８０〜１０８NのＩ／Ｏバスをクラスタバスに結合し、これは共通のクラスタ化ハブ（またはイーサネット（登録商標）スイッチ）１１２に結合される。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
図示のように、入れ子状のループ４０２，４０４の組を有するアプリケーションの標準的な実現においては、第１のループ４０２の処理を完了させてから第２のループ４０４に進む。この手法がフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）との関連で利用される際に特に見られるこの手法に内在する問題は、インスタンス化されたロジックすべてが完全に利用されていないということである。