【手続補正書】
【提出日】平成19年4月6日(2007.4.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号の符号化処理手段、ベースバンド処理部、プリディストーション部、直交変調器、電力増幅部及びアンテナを備える無線基地局において、
前記プリディストーション部は、
第１の入力ＩＱ信号を入力する可変遅延素子と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号および第２の入力ＩＱ信号に基づく信号を入力する減算器と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号を入力する遅延比較器と、
前記遅延比較器の出力端子および前記可変遅延素子の入力端子に接続され、前記遅延比較器の出力信号を入力して平滑化し、平滑化された信号を前記可変遅延素子に出力する平滑フィルタとを有し、
前記第１および第２の入力ＩＱ信号のいずれか一方は、出力ＩＱ信号がディジタルアナログ変換され、アナログ回路部を経て、更にアナログ−ディジタル変換されて生成された信号であり、
前記アナログ回路部を経ることによって前記出力ＩＱ信号に生じる歪を前記可変遅延素子によって抑制するための遅延制御を行うことを特徴とする無線基地局。
【請求項２】
請求項１において、
前記可変遅延素子はＩＩＲフィルタであることを特徴とする無線基地局。
【請求項３】
請求項２において、
前記第１の入力ＩＱ信号は、前記出力ＩＱ信号がディジタルアナログ変換され、前記アナログ回路部を経て、更にアナログ−ディジタル変換されて生成され、
前記第２の入力ＩＱ信号は、入力信号に対してサンプル周期の整数倍の遅延を与える遅延器によって遅延され、該遅延器の出力信号が前記減算器および前記遅延比較器に入力され、
前記遅延比較器は、前記遅延器の出力信号と前記ＩＩＲフィルタの出力信号との遅延差に応じた信号を前記平滑フィルタに出力するよう構成され、
前記平滑フィルタの出力に基づいて、前記ＩＩＲフィルタ内部の乗算器係数を制御することを特徴とする無線基地局。
【請求項４】
請求項２において、
前記ＩＩＲフィルタは、少なくとも１段以上の要素ＩＩＲフィルタの直列接続で構成され、前記要素ＩＩＲフィルタの各々の遅延量の合計を最終段要素ＩＩＲフィルタの出力端子から出力することを特徴とする無線基地局。
【請求項５】
請求項４において、
前記第１の入力ＩＱ信号は前記ＩＩＲフィルタによって遅延され、該ＩＩＲフィルタの出力信号が前記減算器および前記遅延比較器に入力され、
前記第２の入力ＩＱ信号は、前記出力ＩＱ信号がディジタルアナログ変換され、前記アナログ回路部を経て、更にアナログ−ディジタル変換されて生成され、
前記遅延比較器は、前記ＩＩＲフィルタの出力信号と前記第２の入力ＩＱ信号との遅延差に応じた信号を前記平滑フィルタに出力するよう構成され、
前記平滑フィルタの出力に基づいて、前記ＩＩＲフィルタを構成する前記要素ＩＩＲフィルタの各々の内部の乗算器係数を制御することを特徴とする無線基地局。
【請求項６】
請求項１において、
前記可変遅延素子は、前記平滑フィルタの出力信号を２値量子化する量子化器と、該量子化器の出力値に応じてゼロサンプル遅延および１サンプル遅延のいずれか一方を選択可能に構成された切替式遅延器とを具備して成ることを特徴とする無線基地局。
【請求項７】
請求項６において、
前記第１の入力ＩＱ信号は、前記出力ＩＱ信号がディジタルアナログ変換され、前記アナログ回路部を経て、更にアナログ−ディジタル変換されて生成され、
前記第２の入力ＩＱ信号は、入力信号に対してサンプル周期の整数倍の遅延を与える遅延器によって遅延され、該遅延器の出力信号が前記減算器および前記遅延比較器に入力され、
前記遅延比較器は、前記遅延器の出力信号と前記切替式遅延器の出力信号との遅延差に応じた信号を前記平滑フィルタに出力するよう構成され、
前記平滑フィルタの出力に基づいて、前記切替式遅延器内部の遅延量を切り替えることを特徴とする無線基地局。
【請求項８】
伝送路に接続され、該伝送路を介して供給される送信信号を入力する制御部と、
該制御部に接続され、該制御部から供給される送信信号を入力して符号化処理を行う変調部と、
該変調部に接続され、該変調部から供給される変調された送信信号を入力して帯域制限を行い直交ＩＱ信号を出力するベースバンド処理部と、
該ベースバンド処理部に接続され、該ベースバンド処理部から供給される直交ＩＱ信号を入力して歪補償処理を行うプリディストーション部と、
該プリディストーション部に接続され、該プリディストーション部から供給される歪補償処理された送信信号を入力してアナログ信号に変換するＤ／Ａ変換器と、
該Ｄ／Ａ変換器に接続され、該Ｄ／Ａ変換器から供給されるアナログ信号を入力して無線周波数帯へ周波数変換を行う直交変調器と、
該直交変調器に接続され、該直交変調器から供給される無線周波数の送信信号を入力して該送信信号に対して電力増幅を行う電力増幅部と、
該電力増幅部に電気的に接続され、該電力増幅部から供給される電力増幅された送信信号を電波として放射するアンテナと、
該電力増幅部に接続され、該電力増幅部から供給される電力増幅された送信信号を入力して中間周波数帯へ周波数変換するミキサと、
該ミキサに接続され、該ミキサから供給される中間周波数の信号を入力してディジタル信号に変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器と前記プリディストーション部との間に接続され、前記Ａ／Ｄ変換器から供給されるディジタル信号を入力して復調を行い、復調されたディジタル信号を前記プリディストーション部に出力するディジタル直交復調器とを具備して成り、
前記プリディストーション部は、
第１の入力ＩＱ信号を入力する可変遅延素子と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号および第２の入力ＩＱ信号に基づく信号を入力する減算器と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号を入力する遅延比較器と、
前記遅延比較器の出力端子および前記可変遅延素子の入力端子に接続され、前記遅延比較器の出力信号を入力して平滑化し、平滑化された信号を前記可変遅延素子に出力する平滑フィルタとを具備して成り、
前記第１および第２の入力ＩＱ信号のいずれか一方は、前記ディジタル直交復調器の出力信号であり、
前記電力増幅部にて前記送信信号に生じる歪を前記可変遅延素子によって抑制するための遅延制御を行うことを特徴とするディジタルプリディストーション型送信機。
【請求項９】
伝送路に接続され、該伝送路を介して供給される送信信号を入力する制御部と、
該制御部に接続され、該制御部から供給される送信信号を入力して符号化処理を行う変調部と、
該変調部に接続され、該変調部から供給される変調された送信信号を入力して帯域制限を行い直交ＩＱ信号を出力するベースバンド処理部と、
該ベースバンド処理部に接続され、該ベースバンド処理部から供給される直交ＩＱ信号を入力して歪補償処理を行うプリディストーション部と、
該プリディストーション部に接続され、該プリディストーション部から供給される歪補償処理された送信信号を入力してアナログ信号に変換するＤ／Ａ変換器と、
該Ｄ／Ａ変換器に接続され、該Ｄ／Ａ変換器から供給されるアナログ信号を入力して無線周波数帯へ周波数変換を行う直交変調器と、
該直交変調器に接続され、該直交変調器から供給される無線周波数の送信信号を入力して該送信信号に対して電力増幅を行う電力増幅部と、
該電力増幅部の出力端子および受信系の入力端子に接続され、該電力増幅部から供給される電力増幅された送信信号を入力してアンテナに出力すると共に、前記アンテナから供給される受信信号を入力して前記受信系へ出力するアンテナ共用器と、
該電力増幅部に接続され、該電力増幅部から供給される電力増幅された送信信号を入力して中間周波数帯へ周波数変換するミキサと、
該ミキサに接続され、該ミキサから供給される中間周波数の信号を入力してディジタル信号に変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器と前記プリディストーション部との間に接続され、前記Ａ／Ｄ変換器から供給されるディジタル信号を入力して復調を行い、復調されたディジタル信号を前記プリディストーション部に出力するディジタル直交復調器とを具備して成り、
前記プリディストーション部は、
第１の入力ＩＱ信号を入力する可変遅延素子と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号および第２の入力ＩＱ信号に基づく信号を入力する減算器と、
前記可変遅延素子の出力端子に接続され、該可変遅延素子の出力信号を入力する遅延比較器と、
前記遅延比較器の出力端子および前記可変遅延素子の入力端子に接続され、前記遅延比較器の出力信号を入力して平滑化し、平滑化された信号を前記可変遅延素子に出力する平滑フィルタとを具備して成り、
前記第１および第２の入力ＩＱ信号のいずれか一方は、前記ディジタル直交復調器の出力信号であり、
前記電力増幅部にて前記送信信号に生じる歪を前記可変遅延素子によって抑制するための遅延制御を行うことを特徴とする無線基地局。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ディジタルプリディストーション型送信機および無線基地局