【手続補正書】
【提出日】平成19年3月15日(2007.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に形成された第１、第２および第３の拡散層と、
前記第１および第２の拡散層の間に設けられた第１の電極と、
前記第１および第２の拡散層の間に設けられた第１の電荷蓄積領域と、
前記第２および第３の拡散層の間に設けられた第２の電極と、
前記第２および第３の拡散層の間に設けられた第２の電荷蓄積領域とを有し、
前記第１の電荷蓄積領域に情報の書込みを行う際に、前記第１の電極と前記第１の電荷蓄積領域との間の前記半導体基板で発生したホットエレクトロンが、前記第１の電荷蓄積領域に注入され、
前記第１の電荷蓄積領域に情報の書込みを行う際に、第１の電位が前記第１の電極に印加され、前記第１の電位より低い第２の電位が前記第１の拡散層に印加され、前記第１の電位より高い第３の電位が前記第２の拡散層に印加され、第１の負電位が前記第２の電極に供給されることを特徴とする半導体記憶装置。
【請求項２】
前記第１の電荷蓄積領域に情報の書込みを行う際に、前記第１の電位が前記第３の拡散層に印加されることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１および第２の電荷蓄積領域の上方に形成されたワード線を有し、
前記第１の電荷蓄積領域に情報の書込みを行う際に、前記第３の電位より高い第４の電位が前記ワード線に印加されることを特徴とする請求項１に記載の半導体記憶装置。
【請求項４】
前記ワード線は、前記第１および第２の電極と交差することを特徴とする請求項１に記載の半導体記憶装置。
【請求項５】
前記第１の電荷蓄積領域は、前記第１の電極と前記第２の拡散層との間に配置され、前記第２の電荷蓄積領域は、前記第２の電極と前記第３の拡散層との間に配置されていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項６】
前記第１の電荷蓄積領域に蓄積された情報の読み出しを行う際に、第２の負電位が前記第２の電極に印加されることを特徴とする請求項１に記載の半導体記憶装置。
【請求項７】
前記第１の負電位は、前記第２の負電位に等しいことを特徴とする請求項６に記載の半導体記憶装置。
【請求項８】
半導体基板と、
前記半導体基板上に形成され、各々が互いに平行に形成された第１，第２，第３，第４及び第５の電極と、
前記第１乃至第５の電極上に形成され、前記第１乃至第５の電極の各々と交差して形成された第６の電極と、
前記半導体基板と前記第６の電極の間で、かつ、前記第１の電極と前記第２の電極の間に、周囲を絶縁膜で覆われて形成された第１の電荷蓄積領域と、
前記半導体基板と前記第６の電極の間で、かつ、前記第２の電極と前記第３の電極の間に、周囲を絶縁膜で覆われて形成された第２の電荷蓄積領域と、
前記半導体基板と前記第６の電極の間で、かつ、前記第３の電極と前記第４の電極の間に、周囲を絶縁膜で覆われて形成された第３の電荷蓄積領域と、
前記半導体基板と前記第６の電極の間で、かつ、前記第４の電極と前記第５の電極の間に、周囲を絶縁膜で覆われて形成された第４の電荷蓄積領域と、を有し、
前記第３の電極と前記第３の電荷蓄積領域の間の前記半導体基板表面でホットエレクトロンを発生させ、これを前記第３の電荷蓄積領域に注入して情報の書込みを行う際に、
前記第２の電極を第１の電位に設定することによって前記第２の電極下の前記半導体基板表面に第１の反転層を形成し、
前記第１の反転層の電位を、前記第１の電位より低い第２の電位に設定し、
前記第４の電極を第３の電位に設定することによって前記第４の電極下の前記半導体基板表面に第２の反転層を形成し、
前記第２の反転層の電位を、前記第２の電位より高くかつ前記第３の電位より低い第４の電位に設定し、
前記第３の電極の電位を、前記第４の電位より低い第５の電位に設定し、
前記第６の電極の電位を、前記第４の電極より高い第６の電位に設定し、
前記第５の電極を、負の電圧に設定することを特徴とする半導体記憶装置。
【請求項９】
前記情報の書込みを行う際に、前記第１の電極を、負の電圧に設定することを特徴とする請求項８に記載の半導体記憶装置。
【請求項１０】
更に、前記第１乃至第５の電極上に形成され、前記第１乃至第５の電極と各々と交差して形成され、前記第６の電極と平行に形成された第７の電極を有し、
前記情報の書込みを行う際に、前記第７の電極を、負の電圧に設定することを特徴とする請求項８に記載の半導体記憶装置。
【請求項１１】
前記電荷蓄積領域に注入する電荷量を変えることによって、前記電荷蓄積領域に２ビット以上の情報を記憶することを特徴とする請求項８に記載の半導体記憶装置。
【請求項１２】
半導体基板と、
前記半導体基板上に形成され、各々が互いに平行に形成された第１，第２，第３及び第４の電極と、
前記第１乃至第４の電極上に形成され、前記第１乃至第４の電極の各々と交差して形成された第５の電極と、
前記半導体基板と前記第５の電極の間で、かつ、前記第１の電極と前記第２の電極の間に、周囲を絶縁膜で覆われて形成された第１の電荷蓄積領域と、
前記半導体基板と前記第５の電極の間で、かつ、前記第２の電極と前記第３の電極の間に、周囲を絶縁膜で覆われて形成された第２の電荷蓄積領域と、
前記半導体基板と前記第５の電極の間で、かつ、前記第３の電極と前記第４の電極の間に、周囲を絶縁膜で覆われて形成された第３の電荷蓄積領域と、を有し、
前記第２の電荷蓄積領域に蓄積された電荷量に応じて、前記前記第２の電極下の前記半導体基板表面に形成した第１の反転層と前記第３の電極下の前記半導体基板表面に形成した第２の反転層の間のコンダクタンスが変化することを利用して情報の読出しを行う際に、
前記第１の電極或いは前記第４の電極の少なくとも一方を、負の電圧に設定することを特徴とする半導体記憶装置。
【請求項１３】
前記情報の読出しを行う際に、前記第１の電極及び前記第４の電極の双方を、負の電圧に設定することを特徴とする請求項１２に記載の半導体記憶装置。
【請求項１４】
更に、前記第１乃至第４の電極上に形成され、前記第１乃至第４の電極と各々と交差して形成され、前記第５の電極と平行に形成された第６の電極を有し、
前記情報の読出しを行う際に、前記第６の電極を、負の電圧に設定することを特徴とする請求項１２に記載の半導体記憶装置。
【請求項１５】
前記電荷蓄積領域に注入する電荷量を変えることによって、前記電荷蓄積領域に２ビット以上の情報を記憶することを特徴とする請求項１２に記載の半導体記憶装置。
【請求項１６】
半導体基板と、
前記半導体基板内に形成された第１および第２の拡散層と、
前記第１および第２の各拡散層の間の前記半導体基板表面に形成された絶縁膜と、
前記絶縁膜上に形成された第１の電極と、
前記第１の電極と独立に制御可能な第２の電極と、
前記第１の電極と前記第１の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する第１の電荷蓄積領域と、
前記第１の電極と前記第２の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する第２の電荷蓄積領域と、
前記第１の電極に電圧を印加することにより、前記第１の電極下の前記半導体基板表面に形成される反転層領域と、を備え、
前記第１の電荷蓄積領域と前記第２の電荷蓄積領域の電位は、前記第２の電極で制御され、
前記第１の電荷蓄積領域に蓄積された電荷量に応じて前記第１の拡散層と前記反転層領域の間のコンダクタンスが変化することを利用して、前記第１の電荷蓄積領域への情報の記憶を行い、
前記第２の電荷蓄積領域に蓄積された電荷量に応じて前記第２の拡散層と前記反転層領域の間のコンダクタンスが変化することを利用して、前記第２の電荷蓄積領域への情報の記憶を行い、
前記第１及び第２の電荷蓄積領域が、情報の書込み対象となっていない場合、前記第１の電極を負の電圧に設定することを特徴とする半導体記憶装置。
【請求項１７】
さらに、前記第２の電極を負の電圧に設定することを特徴とする請求項１６に記載の半導体記憶装置。
【請求項１８】
半導体基板と、
前記半導体基板内に形成された第１および第２の拡散層と、
前記第１および第２の各拡散層の間の前記半導体基板表面に形成された絶縁膜と、
前記絶縁膜上に形成された第１の電極と、
前記第１の電極と独立に制御可能な第２の電極と、
前記第１の電極と前記第１の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する第１の電荷蓄積領域と、
前記第１の電極と前記第２の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する第２の電荷蓄積領域と、
前記第１の電極に電圧を印加することにより、前記第１の電極下の前記半導体基板表面に形成される反転層領域と、を備え、
前記第１の電荷蓄積領域と前記第２の電荷蓄積領域の電位は、前記第２の電極で制御され、
前記第１の電荷蓄積領域に蓄積された電荷量に応じて前記第１の拡散層と前記反転層領域の間のコンダクタンスが変化することを利用して、前記第１の電荷蓄積領域への情報の記憶を行い、
前記第２の電荷蓄積領域に蓄積された電荷量に応じて前記第２の拡散層と前記反転層領域の間のコンダクタンスが変化することを利用して、前記第２の電荷蓄積領域への情報の記憶を行い、
前記第１及び第２の電荷蓄積領域が、情報の読出し対象となっていない場合、前記第１の電極を負の電圧に設定することを特徴とする半導体記憶装置。
【請求項１９】
さらに、前記第２の電極を負の電圧に設定することを特徴とする請求項１８に記載の半導体記憶装置。
【請求項２０】
半導体基板と、
前記半導体基板内に形成された第１および第２の拡散層と、
前記第１および第２の各拡散層の間の前記半導体基板表面に形成された絶縁膜と、
前記絶縁膜上に前記第１の拡散層の一部と重なるように形成された第１の電極と、
前記第１の電極と独立に制御可能な第２の電極と、
前記第１の電極と前記第２の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する電荷蓄積領域と、を備え、
前記電荷蓄積領域の電位は、前記第２の電極で制御され、
前記電荷蓄積領域に蓄積された電荷量に応じて前記第１の拡散層と前記第２の拡散層の間のコンダクタンスが変化することを利用して、前記電荷蓄積領域への情報の記憶を行い、
前記電荷蓄積領域が、書込み対象となっていない場合、前記第１の電極を負の電圧に設定することを特徴とする半導体記憶装置。
【請求項２１】
さらに、前記第２の電極を負の電圧に設定することを特徴とする請求項２０に記載の半導体記憶装置。
【請求項２２】
前記電荷蓄積領域に注入する電荷量を変えることによって、前記電荷蓄積領域に２ビット以上の情報を記憶することを特徴とする請求項２０に記載の半導体記憶装置。
【請求項２３】
半導体基板と、
前記半導体基板内に形成された第１および第２の拡散層と、
前記第１および第２の各拡散層の間の前記半導体基板表面に形成された絶縁膜と、
前記絶縁膜上に前記第１の拡散層の一部と重なるように形成された第１の電極と、
前記第１の電極と独立に制御可能な第２の電極と、
前記第１の電極と前記第２の拡散層の間の前記半導体基板表面近傍に、周囲を絶縁物で囲われて形成された、電荷を保持する電荷蓄積領域と、を備え、
前記電荷蓄積領域の電位は、前記第２の電極で制御され、
前記電荷蓄積領域に蓄積された電荷量に応じて前記第１の拡散層と前記第２の拡散層の間のコンダクタンスが変化することを利用して、前記電荷蓄積領域への情報の記憶を行い、
前記電荷蓄積領域が、読出し対象となっていない場合、前記第１の電極を負の電圧に設定することを特徴とする半導体記憶装置。
【請求項２４】
さらに、前記第２の電極を負の電圧に設定することを特徴とする請求項２３に記載の半導体記憶装置。
【請求項２５】
前記電荷蓄積領域に注入する電荷量を変えることによって、前記電荷蓄積領域に２ビット以上の情報を記憶することを特徴とする請求項２３に記載の半導体記憶装置。
【請求項２６】
１個のメモリトランジスタ部と、２個のスイッチトランジスタ部と、２個の拡散層配線とからなるメモリセルを有する半導体集積回路であって、
前記メモリトランジスタ部は、前記２個の拡散層配線の間に配置され、
前記スイッチトランジスタ部は、前記メモリトランジスタ部と前記２個の拡散層配線の間に、各々配置され、
前記メモリトランジスタ部は、離散的にトラップを含むゲート絶縁膜と、ワード線に接続されるメモリゲート電極とを有し、
前記２個の拡散層配線の一方がソース線をなしている時には、他方がビット線をなし、
前記スイッチトランジスタ部は、前記拡散層配線に沿って延在されてなるスイッチゲート電極を有し、
前記メモリトランジスタ部が、書込み対象或いは読出し対象となっていない場合、前記スイッチゲート電極を負の電圧に設定することを特徴とする半導体記憶装置。
【請求項２７】
情報の書込み或いは読出しを行う際、書込み対象或いは読出し対象となっていない前記メモリトランジスタ部の前記メモリゲート電極が接続されている前記ワード線を負の電圧に設定することを特徴とする請求項２６に記載の半導体記憶装置。