【手続補正書】
【提出日】令和1年5月17日(2019.5.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】三次元デバイス及びＦｉｎＦＥＴデバイスを処理する方法及び形成する方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
他の好適例では、ＦｉｎＦＥＴデバイスを処理する方法が、コーティングされたデバイス構造を用意するステップであって、コーティングされたデバイス構造は、基板の基板面から延びるフィン構造、フィン構造の第１部分を覆うゲート構造、及びゲート構造を覆い、かつゲート構造によって覆われていないフィン構造の第２部分を覆うコーティングを具えるステップと；このコーティング内に第１イオンを注入するステップであって、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、フィン構造の第１上面に沿って配置された上記コーティングの第１エッチング硬化部分、及びゲート構造の第２上面に沿って配置された上記コーティングの第２エッチング硬化部分を形成するステップと；第２イオンを用いた反応性エッチングを上記コーティングに施すステップであって、第２イオンは上記直交する方向に対して０でない角度をなす第２軌跡を有し、第２イオンは、第１エッチング硬化部分、第２エッチング硬化部分、及びフィン構造のフィン側壁上に配置された上記コーティングの側壁部分を除去しつつ、フィン構造の半導体部分をエッチングしないステップとを含むことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【図１】図１Ａは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。図１Ｂは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。図１Ｃは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。図１Ｄは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。図１Ｅは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。図１Ｆは、本発明の実施形態による種々の処理段階中の三次元デバイスの側断面図である。
【図２】本発明の実施形態による好適なデバイスの処理を示す図である。
【図３】本発明の実施形態による、酸素イオンを窒化シリコン層に注入した結果を示す組成曲線を例示する図である。
【図４】図４Ａは、本発明の実施形態による、処理中の図２のデバイスの端面図である。図４Ｂは、本発明の実施形態による、処理中の図２のデバイスの端面図である。図４Ｃは、本発明の実施形態による、処理中の図２のデバイスの端面図である。図４Ｄは、本発明の実施形態による、処理中の図２のデバイスの端面図である。
【図５】好適なプロセスフローを示す図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
種々の実施形態では、エッチング硬化部分によってもたらされる相対的に低いエッチング速度は、同じ位置における未硬化状態のコーティング１０８と比較すれば、エッチング硬化部分１１６が除去される時点までに側壁部分１１８を除去することを可能にする。従って、図１Ｃ〜１Ｅに示す操作は、側壁部分１１８の除去が完了した際に終了することができる。第２イオン１２０のイオン種、上記直交方向１３２に対する第２イオン１２０の入射角、並びにコーティング１０８及び第１イオン１１４の上述した特性のようなエッチング・パラメータを慎重に調整することによって、エッチング硬化部分１１６の除去の完了が、側壁部分１１８の除去の完了と同じ瞬時に発生することができる。図１Ｃ〜１Ｅの操作はこの瞬時に終了することができるので、フィン１０６は、図１Ｆに示すように高さｈの損失のない未処理のままにすることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
上述したように、一部の実施形態では、エッチング硬化部分１１６のエッチング速度を、エッチング硬化部分１１６の除去の完了が側壁部分１１８の除去の完了と同じ時点で（同じ瞬時に）生じるように調整することができる。種々の実施形態によれば、エッチング硬化部分１１６のエッチング速度を、コーティング１０８内に注入されるイオンドーズ量またはイオン種に応じて調整することができる。一部の例では、コーティング１０８を既知の技術によって形成される窒化シリコンとすることができる。側壁部分１１８上に配置される窒化シリコン材料のエッチング速度は、既知であるか、あるいは第２イオン１２０をデバイス１００に供給するための条件の所定集合の下で計算または測定することができる。本実施形態は、イオンを側壁領域１１２へ、図１Ｃ中に角度θとして示すように上記直交方向１３２に対して０でない角度で指向させる能力を利用する。一部の実施形態では、角度θが上記直交方向１３２に対して１０度〜６０度である。このことは、側壁部分１１８を、第２イオン１２０が隣接するフィン構造（図面中に図示せず）によって隠蔽されない程度にエッチングすることを可能にする。一部の例では、Ｙ軸に沿って隣接するフィン構造間の間隔をフィン構造１０４の高さｈ２未満にすることができる。これらの例では、角度θによって規定される入射角を４５度未満にすることができ、一部の例では１０〜２０度にすることができる。例えば１５度の入射角を用いて、側壁部分１１８の完全な除去のためのエッチング持続時間が定まるように、側壁部分１１８のエッチング速度を定めることができる。エッチング硬化部分１１６のエッチング速度は相応に調整することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
一部の実施形態では、コーティング１０８の所定の厚さに対して、第１イオン１１４のイオンドーズ量を調整して、エッチング硬化部分１１６の目標エッチング速度を発生することができる。上述したように、エッチング硬化部分１１６の目標エッチング速度は、側壁部分１１８のエッチング速度に基づくことができる。エッチング硬化部分１１６の目標エッチング速度は、側壁部分１１８が完全に除去される前にエッチング硬化部分１１６が完全には除去されないエッチング速度とすることができる。この目標エッチング速度は、側壁部分１１８の除去の完了がエッチング硬化部分１１６の除去の完了と同じ瞬時に生じるエッチング速度とすることができる。他の実施形態では、上記目標エッチング速度を、エッチング硬化部分１１６の除去の完了の前に側壁部分１１８の除去の完了が生じるエッチング速度とすることができる。次に、エッチング硬化部分１１６の残った部分を何らかの好都合なエッチングプロセスによって除去して、エッチング硬化部分１１６を選択的に除去してフィン１０６をエッチングされないままにすることができる。
表１は、窒化シリコン層のエッチング速度を示すエッチング速度の実験データを提供し、この窒化シリコン層はコーティング１０８として用いることができる。このエッチング速度データは、図１Ａに例示する操作において第１イオン１１４に晒す異なる晒し方の下での、窒化シリコン層のエッチング速度を例示する。表１のデータは、窒化シリコン材料をシリコンまたは酸化シリコンのような他の材料に対して選択的にエッチングするための既知のエッチング・レシピ（方法）を用いて窒化シリコン層に対して実行されるエッチングに基づく。特に、これらのエッチングデータは、窒化シリコンのCH3F系反応性エッチングプロセスからのものである。こうしたエッチングプロセスにおいて形成される反応種は、例えばC、F、H、CHx、CFxの中性原子またはイオンを含むことができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
【表１】
2018518846.tif 000001
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
エッチング速度は、実際には、所定のエッチング時間中に除去された窒化シリコンの合計の厚さとして示され、エッチング時間で除算すればエッチング速度と等価である。特定のデータは、他のデータと同じエッチング時間に基づき、従って、除去された材料の、異なる試料間での相対的な厚さは、これらの異なる試料のエッチング速度の相対的な差に正比例する。「未処理」についてのデータは、未硬化の窒化シリコン層をエッチングした際に除去された窒化シリコンの厚さを示す。換言すれば、図１Ａ〜１Ｆに関しては、「未処理」におけるデータは、コーティング１０８を事前に第１イオン１１４に晒していない際の、第２イオン１２０のようなイオンを用いたコーティング１０８のエッチング速度を表す。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
スロット１、スロット２、及びスロット３について示すデータについては、窒化シリコン層をエッチングの前に酸素イオン注入に晒している。従って、スロット１〜３について示すデータは、エッチング硬化層１１６が第１イオン１１４を注入された窒化シリコンである例を表し、第１イオン１１４は酸素イオンである。スロット１について例示するように、１E15/cm2（１cm2当たり１×１０15個）のドーズ量の酸素イオンを窒化シリコン層内に注入すると、その後のエッチング中に除去される結果的な窒化シリコンの厚さは２１nmまで幾分増加する。５E15/cm2（１cm2当たり５×１０15個）のドーズ量（スロット２）でも、除去される窒化シリコン層の厚さは、未注入の窒化シリコンの厚さよりも幾分大きく（１８nm）なる。１E16/cm2（１cm2当たり１×１０16個）のドーズ量では、除去される窒化シリコンの厚さはずっと小さくなり、たった７nmである。５E16/cm2（１cm2当たり５×１０16個）のドーズ量では、除去される窒化シリコンの厚さはさらに、たった２nmまで減少する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図２は、デバイス１５０として示される好適なデバイスを示し、デバイス１５０は、上述したようにベース１０２、フィン１０６、及びコーティング１０８を含む。デバイス１５０は、フィン構造１０４の一部分を包囲するゲート構造１５２をさらに含み、この場合、既知のＦｉｎＦＥＴデバイスにおけるようにゲート構造１５２の３つの側面上に含む。ゲート構造１５２は、ゲート１５４及び側壁１５６を含む。種々の実施形態によれば、前述した第１イオン１１４をデバイス１５０に指向させて、エッチング硬化部分１１６、並びに後に説明するエッチング硬化部分１５８を形成することができる。第２イオン１２０をデバイス１５０へ指向させると、図１Ａ〜１Ｆに関して上述したように、フィン１０６の高さｈを維持しつつ、第２イオン１２０がフィン１０６を包囲するコーティング１０８を除去することができる。上述したように、ベース１０２がＳＲＢ層である際には、フィン１０６に歪みを与えることができる。フィン１０６の高さｈを維持することによって、フィン１０６におけるゲート構造１５２によって覆われた領域内で上記歪みが保たれ、この領域にチャネルを形成することができる。このことは、こうしたチャネル領域内の高い移動度を維持することを可能にして、例えば高移動度のＮ型ＦｉｎＦＥＴを形成するための技術を提供する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
上述した表１の実験例は例示に過ぎず、イオンドーズ量及び膜厚の他の組合せ、並びに膜組成が同様な結果を生成することができる。特に、イオンドーズ量並びにイオンエネルギーを、イオンを注入されるコーティング１０８の厚さに応じて調整して、エッチング硬化部分１１６用の目標エッチング速度を発生することができる。特に、そして限定なしに、所定のエッチング・レシピについては、イオン注入窒化シリコン層のようなイオンを注入されるコーティングのエッチング速度は、注入層内に注入されるイオン種全体の比率に依存することができる。例えば、酸素を注入される窒化シリコン層のエッチング速度は、イオン注入窒化シリコン層内の酸素の原子百分率に依存することができる。一部の例では、５％〜６０％の原子分率を生成するように窒化シリコン層内に酸素を注入することを用いて、エッチング速度を低減することができる。一例では、２５％〜３５％の原子分率を生成するように窒化シリコン層内に酸素を注入することによって、注入層のエッチング速度を、未注入の窒化シリコンに対して１／２以下に低減することができる。従って、イオンドーズ量並びにイオンエネルギーを窒化シリコン層の厚さに応じて調整して、例えば３０％の酸素の原子分率を生成することができる。特に、エッチング速度を低減するために、注入される酸素を窒化シリコン層の全体中に深さの関数として一様に分布させる必要はない。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
一部の実施形態では、第２イオン１２０のような注入イオンの注入エネルギーをコーティング１０８の厚さに応じて調整して、フィン１０６のようなその下にある構造を保護することができる。例えば、第２イオン１２０を酸素イオンまたはシリコンイオンとして、ある注入深度まで注入することができ、注入深度はコーティング１０８の外表面から下方の距離を表し、注入種の９９％が外表面とこの注入深度との間に位置する。種々の実施形態によれば、注入深度は、コーティング１０８のコーティング厚さに対する注入深度の比率が０．１〜１．０になるように定めることができ、特定例では０．３〜０．６の範囲になる。このことは、イオンを注入することが、コーティング１０８の下側の内表面に位置するフィンを損傷させないことを保証する。図３は、本発明の実施形態による、酸素イオンを窒化シリコン層に注入した結果を示す組成曲線３０２を例示する。この例では、窒化シリコン層に５００eVの酸素イオンを、酸素イオンの５E15/cm2（１cm2当たり５×１０15個）のドーズ量で注入している。図示するように、酸素の原子分率は、窒化シリコン層の外表面（深さ０nm）から１．６nm〜２．６nm下方の範囲内で０．３（３０％）のピークに達している。深さ６．２nmでは、酸素の原子分率は０まで低下し、この深さよりも下方に酸素が注入されていないことを示している。本例での注入深度は５．６nmであるものと考えることができ、酸素のおよそ９９％が５．６nmまたはそれ以下に注入されている。組成曲線３０２を生成する上述したイオン注入条件は、例えば厚さ１０nmの窒化シリコンにとって酸素イオンが下にあるフィンを損傷させないことを保証するために適切であり得る。より大きな膜厚については、より大きなイオンエネルギー、より大きなイオンドーズ量、あるいはこれら２つの組合せが、硬化された薄膜を生成するために許容可能であり得る。他の実施形態では、上記エッチング硬化部分が５パーセントから６０パーセントのピーク酸素原子濃度を有することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図４Ａ〜４Ｄは、本発明の実施形態による、処理中のデバイス１５０の（Ｘ−Ｙ平面内の）端面図を示す。デバイス１５０は、図１Ａ〜１Ｄに関して以上に開示した技術により処理することができる。図４Ａに示す例では、コーティング１０８の第２エッチング硬化部分１５８がゲート構造１５２の最上部上に形成され、例えば図１Ｂに示す例に相当する。図４Ｂ〜４Ｄには、第２イオン１２０に晒す期間中の一連の瞬時が示されている。図示するように、第２イオン１２０はＹ−Ｚ平面に平行な軌跡に沿って指向される。このようにして、第２イオン１２０はゲート側壁に平行に進むことができ、そして側壁１５６に当たらないことができ、第２エッチング硬化部分１５８だけをエッチングする。第２エッチング硬化部分１５８はコーティング１０８の未硬化部分におけるエッチング速度よりも低いエッチング速度でエッチングされるので、ゲート構造１５２からの側壁のプルダウン（引き剥ぎ）を回避することができ、プルダウンは、ゲート１５４の最上部Ｔより下方の側壁１５６がエッチングされることを表す。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図５は好適なプロセスフローを示す。ブロック６０２は、基板の基板面から延びるパターン化された特徴部分を用意するステップを含む。パターン化された特徴部分は、半導体部分及び未硬化状態のコーティングを含むことができ、このコーティングは最上部領域に沿って広がり、かつ半導体部分の側壁領域に沿って広がる側壁部分を含む。ブロック６０４では、第１イオンをコーティング内に注入し、第１イオンは基板面に直交する方向に沿った第１軌跡を有し、第１イオンは、最上部領域に沿って配置されたコーティングの硬化状態部分から成るエッチング硬化部分を形成する。ブロック６０６では、第２イオンを用いた反応性エッチングをコーティングに施し、第２イオンは上記直交する方向に対して０でない角度をなす第２軌跡を有する。この反応性エッチングは、エッチング硬化部分を第１エッチング速度で除去することができ、第１エッチング速度は、反応性エッチングにおいて第２イオンを未硬化状態のコーティングの最上部領域へ指向させる際の第２エッチング速度よりも低い。
【手続補正１５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
三次元デバイスを処理する方法であって、
基板の基板面から延びるパターン化された特徴部分を用意するステップであって、該特徴部分は、半導体部分、及び未硬化状態のコーティングを含み、該コーティングは、前記半導体部分の最上部領域に沿って広がり、かつ前記半導体部分の側壁に沿った側壁部分を含むステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは前記基板面に直交する方向に沿った第１軌跡を有し、前記第１イオンは、前記最上部領域に沿って配置された前記コーティングの硬化状態部分から成るステップと、
第２イオンを用いた反応性エッチングを前記コーティングに施すステップであって、前記第２イオンは前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記反応性エッチングは前記エッチング硬化部分を第１エッチング速度で除去し、該第１エッチング速度は、前記反応性エッチングにおいて前記第２イオンを前記最上部領域にある未硬化状態の前記コーティングへ指向させる際の第２エッチング速度よりも低い、三次元デバイスの処理方法。
【請求項２】
前記反応性エッチングは、前記側壁部分を第３エッチング速度で除去し、前記反応性エッチングを施すステップが、前記コーティングの前記側壁部分を除去することを含む、請求項１に記載の方法。
【請求項３】
前記反応性エッチングが前記第２イオン及び反応種を含み、前記反応性エッチングを施すステップが、前記エッチング硬化部分を除去しつつ前記半導体部分をエッチングしないことを含む、請求項２に記載の方法。
【請求項４】
前記反応性エッチングを施すステップが、前記エッチング硬化部分の一部分を除去し当該エッチング硬化部分の残り部分を残すことを含み、前記方法が、前記反応性エッチングを施した後に前記エッチンング硬化部分に第３イオンを指向させるステップをさらに含み、該第３イオンは前記基板面に直交する方向に沿った第１軌跡を有し、該第３イオンは前記エッチング硬化部分の前記残り部分を除去する、請求項２に記載の方法。
【請求項５】
前記コーティングが、２nm〜２０nmの範囲内の厚さを有する窒化シリコン、オキシ窒化シリコン、またはシリコン・オキシ−カーボン−ナイトライドを含み、前記第１イオンを注入するステップが、酸素イオンまたはシリコンイオンを、２５０eV〜１０００eVのイオンエネルギー、及び５E14/cm2〜５E16/cm2のイオンドーズ量で注入することを含む、請求項１に記載の方法。
【請求項６】
前記コーティングが窒化シリコン及びオキシ窒化シリコンを含み、前記第１イオンを注入するステップが、酸素イオンを注入することを含み、前記エッチング硬化部分が５パーセント〜６０パーセントのピーク酸素原子濃度を有する、請求項１に記載の方法。
【請求項７】
前記コーティングが窒化シリコンまたはオキシ窒化シリコンを含み、前記第１イオンを注入するステップが、酸素イオンまたはシリコンイオンを注入深度まで注入することを含み、前記コーティングはコーティング厚さを有し、該コーティング厚さに対する前記注入深度の比率が０．１〜１．０である、請求項１に記載の方法。
【請求項８】
前記０でない角度が、前記直交する方向に対して１０度〜６０度である、請求項１に記載の方法。
【請求項９】
前記第２イオンが第１平面内に存在する軌跡を有し、前記側壁領域が第２平面内に存在し、該第２平面は前記第１平面に直交する、請求項１に記載の方法。
【請求項１０】
前記パターン化された特徴部分が、ＦｉｎＦＥＴデバイスの歪みシリコンフィンを具え、該ＦｉｎＦＥＴデバイスは、前記歪みシリコンフィンの一部分を覆うゲート構造を有し、
前記コーティングが前記ゲート構造を覆い、
前記エッチング硬化部分が第１エッチング硬化部分を含み、
前記コーティング内に前記第１イオンを注入するステップが、前記コーティングの第２エッチング硬化部分を形成することを含み、該第２エッチング硬化部分は、前記ゲート構造の最上部に沿って配置されている、請求項１に記載の方法。
【請求項１１】
ＦｉｎＦＥＴデバイスを処理する方法であって、
コーティングされたデバイス構造を用意するステップであって、該コーティングされたデバイス構造は、基板の基板面から延びるフィン構造、該フィン構造の第１部分を覆うゲート構造、及び前記ゲート構造を覆い、かつ前記フィン構造における前記ゲート構造によって覆われていない部分を覆うコーティングを具えるステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは、前記基板面に直交する方向に沿った第１軌跡を有し、該第１イオンは、前記フィン構造の第１最上面に沿って配置された前記コーティングの第１エッチング硬化部分、及び前記ゲート構造の第２最上面に沿って配置された前記コーティングの第２エッチング硬化部分を形成するステップと、
第２イオンを用いた反応性エッチングを前記コーティングに施すステップであって、該第２イオンは前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記第２イオンは、前記コーティングの前記第１エッチング硬化部分、前記第２エッチング硬化部分、及び前記フィン構造のフィン側壁上に配置された前記コーティングの側壁部分を除去しつつ、前記フィン構造の半導体部分をエッチングしないステップと
を含むＦｉｎＦＥＴデバイスの処理方法。
【請求項１２】
前記側壁部分が第１側壁部分を含み、前記ゲート構造がゲート側壁を具え、前記第２軌跡が前記ゲート側壁に平行であり、前記第２エッチング硬化部分は、前記ゲート側壁に沿って配置された前記コーティングの第２側壁部分のプルダウンなしに除去される、請求項１１に記載の方法。
【請求項１３】
前記フィン側壁上に配置された前記コーティングの前記側壁部分の除去の完了が、前記第１エッチング硬化部分の除去の完了と同じ瞬時に生じる、請求項１１に記載の方法。
【請求項１４】
ＦｉｎＦＥＴデバイスを形成する方法であって、
基板の基板面から延びるフィン構造を用意するステップであって、該フィン構造は、初期歪み状態を有する歪みシリコン製のフィン、及び該フィンの最上部領域に沿って広がり、かつ該フィンの側壁領域に沿った側壁部分を含むコーティングを具えるステップと、
前記コーティング内に第１イオンを注入するステップであって、該第１イオンは前記基板面に直交する方向に沿った第１軌跡を有し、該第１イオンは前記コーティングのエッチング硬化部分を形成し、該エッチング硬化部分は、前記最上部領域に沿って配置され、硬化状態に形成されるステップと、
第２イオンを含む反応性エッチングを前記フィン構造に施すステップであって、該第２イオンは、前記直交する方向に対して０でない角度をなす第２軌跡を有し、前記反応性エッチングは、前記コーティングの前記エッチング硬化部分及び前記側壁部分を除去しつつ前記フィンをエッチングせず、前記初期歪み状態に等しい最終歪み状態を有する露出したフィンが形成されるステップと
を含む、ＦｉｎＦＥＴデバイスの形成方法。
【請求項１５】
前記歪みシリコンがSiGe歪み緩和バッファ層上に配置される、請求項１４に記載の方法。
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１Ａ−Ｃ】
2018518846.tif 000002
【図１Ｄ−Ｆ】
2018518846.tif 000003
【図２】
2018518846.tif 000004
【図３】
2018518846.tif 000005
【図４】
2018518846.tif 000006
【図５】
2018518846.tif 000007