【手続補正書】
【提出日】平成19年6月27日(2007.6.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板と、前記基板上に形成された多層配線構造とよりなる半導体装置において、
前記多層配線構造は、
比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む低誘電率膜よりなる層間絶縁膜と、
前記層間絶縁膜中に形成された配線溝を充填する導体パターンとよりなり、
前記層間絶縁膜は、前記配線溝を形成する表面に表面改質膜を有し、
前記表面改質膜は、前記低誘電率膜の内部に比べてＳｉ原子とＯ原子の割合が増大し、Ｃ原子の割合が減少していることを特徴とする半導体装置。
【請求項２】  前記層間絶縁膜は、さらに前記表面改質膜を主面上に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】  前記低誘電率膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１または２記載の半導体装置。
【請求項４】  前記低誘電率膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
【請求項５】  前記低誘電率膜は１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
【請求項６】  前記低誘電率膜は０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置。
【請求項７】  前記低誘電率膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置。
【請求項８】  前記低誘電率膜はＭＳＱ膜であることを特徴とする請求項７記載の半導体装置。
【請求項９】  前記表面改質膜の厚さは、前記低誘電率膜の厚さの１／１０以下であることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置。
【請求項１０】  基板上に、比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマ処理し、前記絶縁膜表面に表面改質層を形成する工程とを特徴とする絶縁膜の形成方法。
【請求項１１】  前記プラズマ処理工程は、前記絶縁膜の表面を、少なくとも酸素を含むガス系のプラズマにより処理することにより実行されることを特徴とする請求項１０記載の絶縁膜の形成方法。
【請求項１２】  前記絶縁膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０記載の絶縁膜の形成方法。
【請求項１３】  前記絶縁膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０または１１記載の絶縁膜の形成方法。
【請求項１４】  前記絶縁膜は１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０〜１２のうち、いずれか一項記載の絶縁膜の形成方法。
【請求項１５】  前記絶縁膜は０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０〜１３のうち、いずれか一項記載の絶縁膜の形成方法。
【請求項１６】  基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をパターニングし、開口部を形成する工程と、
前記第２の絶縁膜をマスクに前記第１の絶縁膜をエッチングし、前記第１の絶縁膜中に前記開口部に対応して配線溝を形成する工程と、
前記第１の絶縁膜上に、前記開口部および前記配線溝を充填するように導体層を形成する工程とを含む半導体装置の製造方法において、
前記第１の絶縁膜として、少なくともＳｉ，ＣおよびＨを含み比誘電率が３以下の低誘電率絶縁膜を使い、
前記配線溝を形成する工程は、形成された配線溝の側壁面をプラズマ処理し、表面改質層を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】  前記第１の絶縁膜の形成工程の後、前記第1の絶縁膜上に前記第２の絶縁膜を形成する工程に先立ち前記第1の絶縁膜の表面をプラズマ処理し、前記第1の絶縁膜表面に表面改質層を形成する工程を含むことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】  前記第１の絶縁膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６または１７記載の半導体装置の製造方法。
【請求項１９】  前記第１の絶縁膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜１８のうち、いずれか一項記載の半導体装置の製造方法。
【請求項２０】  前記第１の絶縁膜は、１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜１９のうち、いずれか一項記載の半導体装置の製造方法。
【請求項２１】  前記第１の絶縁膜は、０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜２０のうち、いずれか一項記載の半導体装置の製造方法。
【請求項２２】  前記第１の絶縁膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項１６〜２１のうち、いずれか一項記載の半導体装置の製造方法。
【請求項２３】  前記第１の絶縁膜はＭＳＱ膜であることを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２４】  基板上に、比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む絶縁膜を形成する工程と、
前記絶縁膜の表面を酸素を原料とするプラズマまたは酸素とアルゴンを原料とするプラズマのいずれかを用いて処理し、前記絶縁膜表面に表面改質層を形成する工程と、を特徴とする絶縁膜の形成方法。
【請求項２５】  前記絶縁膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項２４記載の絶縁膜の形成方法。
【請求項２６】  前記絶縁膜は、ＭＳＱ膜であることを特徴とする請求項２５記載の絶縁膜の形成方法。
【請求項２７】  前記絶縁膜は、有機シロキサン系絶縁膜、有機系多孔質絶縁膜、ＣドープＣＶＤ絶縁膜、有機系ＣＶＤ絶縁膜のいずれかであることを特徴とする請求項２４または２５記載の絶縁膜の形成方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明のより具体的な課題は、低密度低誘電率層間絶縁膜を使った多層配線構造において、配線パターンとの密着性を向上させ、デュアルダマシン工程の際のプラズマ処理あるいは洗浄処理による層間絶縁膜の改質を抑制することにある。
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
基板と、前記基板上に形成された多層配線構造とよりなる半導体装置において、
前記多層配線構造は、
比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む低誘電率膜よりなる層間絶縁膜と、
前記層間絶縁膜中に形成された配線溝を充填する導体パターンとよりなり、
前記層間絶縁膜は、前記配線溝を形成する表面に表面改質膜を有し、
前記表面改質膜は、前記低誘電率膜の内部に比べてＳｉ原子とＯ原子の割合が増大し、Ｃ原子の割合が減少していることを特徴とする半導体装置により、または
請求項２に記載したように、
前記層間絶縁膜は、さらに前記表面改質膜を主面上に形成されていることを特徴とする請求項１記載の半導体装置により、または
請求項３に記載したように、
前記低誘電率膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１または２記載の半導体装置により、または
請求項４に記載したように、
前記低誘電率膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置により、または
請求項５に記載したように、
前記低誘電率膜は１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置により、または
請求項６に記載したように、
前記低誘電率膜は０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置により、または
請求項７に記載したように、
前記低誘電率膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置により、または
請求項８に記載したように、
前記低誘電率膜はＭＳＱ膜であることを特徴とする請求項７記載の半導体装置により、または
請求項９に記載したように、
前記表面改質膜の厚さは、前記低誘電率膜の厚さの１／１０以下であることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置により、または
請求項１０に記載したように、
基板上に、比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマ処理し、前記絶縁膜表面に表面改質層を形成する工程とを特徴とする絶縁膜の形成方法により、または
請求項１１に記載したように、
前記プラズマ処理工程は、前記絶縁膜の表面を、少なくとも酸素を含むガス系のプラズマにより処理することにより実行されることを特徴とする請求項１０記載の絶縁膜の形成方法により、または
請求項１２に記載したように、
前記絶縁膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０記載の絶縁膜の形成方法により、または
請求項１３に記載したように、
前記絶縁膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０または１１記載の絶縁膜の形成方法により、または
請求項１４に記載したように、
前記絶縁膜は１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０〜１２のうち、いずれか一項記載の絶縁膜の形成方法により、または
請求項１５に記載したように、
前記絶縁膜は０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１０〜１３のうち、いずれか一項記載の絶縁膜の形成方法により、または
請求項１６に記載したように、
基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をパターニングし、開口部を形成する工程と、
前記第２の絶縁膜をマスクに前記第１の絶縁膜をエッチングし、前記第１の絶縁膜中に前記開口部に対応して配線溝を形成する工程と、
前記第１の絶縁膜上に、前記開口部および前記配線溝を充填するように導体層を形成する工程とを含む半導体装置の製造方法において、
前記第１の絶縁膜として、少なくともＳｉ，ＣおよびＨを含み比誘電率が３以下の低誘電率絶縁膜を使い、
前記配線溝を形成する工程は、形成された配線溝の側壁面をプラズマ処理し、表面改質層を形成する工程を含むことを特徴とする半導体装置の製造方法により、または
請求項１７に記載したように、
前記第１の絶縁膜の形成工程の後、前記第1の絶縁膜上に前記第２の絶縁膜を形成する工程に先立ち前記第1の絶縁膜の表面をプラズマ処理し、前記第1の絶縁膜表面に表面改質層を形成する工程を含むことを特徴とする請求項１６記載の半導体装置の製造方法により、または
請求項１８に記載したように、
前記第１の絶縁膜は、２０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６または１７記載の半導体装置の製造方法により、または
請求項１９に記載したように、
前記第１の絶縁膜は、１０ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜１８のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項２０に記載したように、
前記第１の絶縁膜は、１ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜１９のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項２１に記載したように、
前記第１の絶縁膜は、０．５ｎｍ以下の大きさの空孔を含むことを特徴とする請求項１６〜２０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項２２に記載したように、
前記第１の絶縁膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項１６〜２１のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項２３に記載したように、
前記第１の絶縁膜はＭＳＱ膜であることを特徴とする請求項２２記載の半導体装置の製造方法により、または
請求項２４に記載したように、
基板上に、比誘電率が３以下で、少なくともＳｉ，ＣおよびＨを含む絶縁膜を形成する工程と、
前記絶縁膜の表面を酸素を原料とするプラズマまたは酸素とアルゴンを原料とするプラズマのいずれかを用いて処理し、前記絶縁膜表面に表面改質層を形成する工程と、を特徴とする絶縁膜の形成方法により、または
請求項２５に記載したように、
前記絶縁膜は、ＳｉＯＣＨ系の絶縁膜であることを特徴とする請求項２４記載の絶縁膜の形成方法により、または
請求項２６に記載したように、
前記絶縁膜は、ＭＳＱ膜であることを特徴とする請求項２５記載の絶縁膜の形成方法により、または
請求項２７に記載したように、
前記絶縁膜は、有機シロキサン系絶縁膜、有機系多孔質絶縁膜、ＣドープＣＶＤ絶縁膜、有機系ＣＶＤ絶縁膜のいずれかであることを特徴とする請求項２４または２５記載の絶縁膜の形成方法により、解決する。