(57)【要約】  強誘電体キャパシタを有する半導体装置の製造方法に関し、強誘電体キャパシタ下部電極の膜質を改善して、強誘電体キャパシタ下部電極の上に形成する強誘電体膜の特性を良好にする。  強誘電体キャパシタ（１０２）を有する半導体装置において、強誘電体キャパシタ（１０２）の下部電極であるイリジウム膜（７０）を、ＭＯＳトランジスタ（２０）に接続されたプラグ電極（３０）上に位置する酸化アルミニウム膜（４０）の上層に形成する。酸化アルミニウム膜（４０）表面に、窒素及び水素を含むプラズマを照射し、その上にチタンナイトライド膜（５１）、チタンアルミナイトライド膜（６０）、イリジウム膜（７０）、強誘電体膜（８０）、上部電極（１０１）を形成する。これにより、チタンナイトライド膜（５１）、チタンアルミナイトライド膜（６０）、イリジウム膜（７０）及び強誘電体膜（８０）を結晶性良く形成することができる。
2007105275.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体キャパシタを有する半導体装置において、
前記強誘電体キャパシタの下部電極は、素子に接続されたプラグ電極と、酸化アルミニウム膜を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記酸化アルミニウム膜は、内部に酸素欠損を有し、導電性を有していることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項３】
前記酸化アルミニウム膜の厚さを１ｎｍ乃至５ｎｍとすることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項４】
前記酸化アルミニウムの膜の厚さは、前記下部電極と前記プラグ電極とが電気的な導通が確保される厚さであることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項５】
前記下部電極の材質は、イリジウムであることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項６】
前記下部電極と前記酸化アルミニウム膜との間に、前記プラグ電極への酸素の拡散を防止するための酸素バリア層を有していることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項７】
前記酸化アルミニウム膜と前記酸素バリア層との間に、前記下部電極の結晶配向性を向上させるための配向性向上層を有していることを特徴とする請求の範囲第６項記載の半導体装置。
【請求項８】
前記強誘電体キャパシタは、強誘電体膜として、ＰＺＴ膜を有していることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項９】
前記下部電極は、前記プラグ電極とその周辺領域の直上に島状に形成されていることを特徴とする請求の範囲第１項記載の半導体装置。
【請求項１０】
半導体基板上の絶縁膜に、半導体基板に形成された素子に接続されたプラグ電極を形成する工程と、
前記プラグ電極上に配向リセット層を形成する工程と、
前記配向リセット層上に配向性向上層を形成する工程と、
前記配向性向上層上に酸素バリア層を形成する工程と、
前記酸素バリア層上に強誘電体キャパシタの下部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記配向リセット層は、酸化アルミニウム膜であることを特徴とする請求の範囲第１０項記載の半導体装置の製造方法。
【請求項１２】
前記酸化アルミニウム膜を形成する際に、スパッタリング法を用いて、アルゴンのみの雰囲気で前記酸化アルミニウム膜を形成することを特徴とする請求の範囲第１１項記載の半導体装置の製造方法。
【請求項１３】
前記酸化アルミニウム膜を形成する際に、内部に酸素欠損を有し、導電性を有する酸化アルミニウム膜を形成することを特徴とする請求の範囲第１１項記載の半導体装置の製造方法。
【請求項１４】
前記配向リセット層を形成する工程後に、
前記配向リセット層に窒素及び水素を有するプラズマを照射し、前記配向リセット層表面を改質する工程と、
前記配向リセット層表面を改質する工程後に、
前記配向性向上層を形成する工程と、
を有することを特徴とする請求の範囲第１０項記載の半導体装置の製造方法。
【請求項１５】
前記配向性向上層を形成する際には、
前記表面を改質した前記配向リセット層上にチタンから成るシード層を形成し、前記シード層を窒化し、前記配向性向上層となるチタンナイトライド膜を形成することを特徴とする請求の範囲第１４項記載の半導体装置の製造方法。
【請求項１６】
前記窒素及び水素を含んだガスは、アンモニアであることを特徴とする請求の範囲第１４項記載の半導体装置の製造方法。
【請求項１７】
前記配向性向上層を形成する際には、前記プラズマを照射して前記配向リセット層表面を改質した後、真空を破らずに続けて前記配向性向上層を形成することを特徴とする請求の範囲第１４項記載の半導体装置の製造方法。
【請求項１８】
前記下部電極はイリジウムで形成されることを特徴とする請求の範囲第１０項記載の半導体装置の製造方法。
【請求項１９】
前記下部電極を形成する工程後に、前記下部電極上に強誘電体膜としてＰＺＴ膜を形成する工程を有することを特徴とする請求の範囲第１０項記載の半導体装置の製造方法。
【請求項２０】
前記下部電極を形成する工程後に、前記下部電極上にＭＯＣＶＤ法により強誘電体膜を形成する工程を有することを特徴とする請求の範囲第１０項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、強誘電体キャパシタを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電源を切っても情報を記憶することのできる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ（ＦＲＡＭ；Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、米国Ｒａｍｔｒｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐｏｒａｔｉｏｎ社登録商標）が知られている。【０００３】
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、フローティングゲートに記憶情報を表わす電荷を蓄積することによって情報を記憶する。情報の書き込み、消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。【０００４】
一方、ＦＲＡＭは、強誘電体のヒステリシス特性を利用して情報を記憶する。強誘電体膜を一対の電極間のキャパシタ誘電体として有する強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極を検出すれば情報を読み出すことができる。ＦＲＡＭは、フラッシュメモリに比べ低電圧で動作し、省電力で高速の書き込みができる。【０００５】
図１３はＦＲＡＭの２Ｔ／２Ｃ型メモリセルの回路図である。図１３には１ビット情報の記憶に２つのトランジスタＴａ，Ｔｂと２つのキャパシタＣａ，Ｃｂを用いる２Ｔ／２Ｃ型メモリセルが示してある。このような２Ｔ／２Ｃ型メモリセルでは、１つのキャパシタＣａに“１”または“０”の情報が記憶され、もう一方のキャパシタＣｂに反対の情報が記憶されるという相補的な動作が行われる。また、２Ｔ／２Ｃ型メモリセルでは、プロセスの変動に対して強い構成になるが、以下に述べる１Ｔ／１Ｃ型メモリセルに比べてセル面積が約２倍になる。【０００６】
図１４はＦＲＡＭの１Ｔ／１Ｃ型メモリセルの回路図である。図１４には、１ビット情報の記憶に、１つのトランジスタＴ１と１つのキャパシタＣ１を用いるか、またはもう１つのトランジスタＴ２ともう１つのキャパシタＣ２を用いることのできる１Ｔ／１Ｃ型メモリセルが示されており、その構成はＤＲＡＭと同じである。このような１Ｔ／１Ｃ型メモリセルは、セル面積が小さく高集積化が可能である。しかし、メモリセルから読み出された電荷が“１”の情報か“０”の情報かを判定するために、基準電圧が必要となる。この基準電圧を発生させるリファレンスセルは、読み出される毎に分極を反転させることになるので、疲労により、メモリセルよりも早く劣化してしまう。また、１Ｔ／１Ｃ型メモリセルは、判定のマージンが２Ｔ／２Ｃ型メモリセルに比べて狭くなり、プロセスの変動に対して弱い。【０００７】
図１３、図１４のキャパシタには、強誘電体膜であるＰＺＴ（Ｐｂ（Ｚｒ,Ｔｉ）Ｏ３）、ＬａドープＰＺＴ（ＰＬＺＴ）等のＰＺＴ系材料や、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＳＢＴＮ（ＳｒＢｉ２（Ｔａ、Ｎｂ）２Ｏ９）等のＢｉ層状構造化合物等が用いられている。これらの強誘電体膜は水素により還元され易く、ＦＲＡＭとしての品質を確保するためには、強誘電体膜の形成後、５００℃〜７００℃で酸化性雰囲気中にて回復アニールを行う必要がある。強誘電体キャパシタ形成後のプロセスには、層間絶縁膜の成長等、水素が発生する工程があるためである。【０００８】
次世代のＦＲＡＭ、例えば０．１８μｍ世代のＦＲＡＭでは、高集積化が可能な１Ｔ／１Ｃ型の回路を用い、さらに集積度を向上させるため、スタックキャパシタ構造（強誘電体キャパシタとトランジスタ部をプラグ電極で直接接続する構造）を採用する傾向にある。【０００９】
スタックキャパシタ構造におけるプラグ電極には、一般的にタングステン（Ｗ）が用いられる。タングステンはドープドシリコンに比べ低抵抗で耐熱性もあるためである。しかし、タングステンは酸化されると非常に高抵抗の酸化物となるので、一部が酸化しただけでも抵抗が高くなりコンタクトの確保が難しくなる。【００１０】
一方、強誘電体キャパシタの下部電極は、先述した酸化性雰囲気中での回復アニールによる酸化劣化を回避するため、白金（Ｐｔ）やイリジウム（Ｉｒ）等の貴金属が用いられる。また、酸化しても導電性を維持することのできる導電性貴金属酸化物、例えば、ＩｒＯ２、ＳｒＲｕＯ３、Ｌａ０．５Ｓｒ０．５ＣｏＯ３等も用いられる。【００１１】
しかし、これらの下部電極は、６００℃前後の温度で酸素（Ｏ）の拡散を抑制することができない。従って、そのような高温により回復アニールを行うと、下部電極を通じてスタックキャパシタ構造におけるタングステンプラグ電極が酸化される。【００１２】
このような酸化を防止するために、下部電極とプラグ電極間に酸素バリア層を設けることが提案されている（例えば、特許文献１参照）。この提案では、プラグ電極の一部であるチタンナイトライド（ＴｉＮ）膜と下部電極の間に、酸素バリア層となるチタンアルミナイトライド（ＴｉＡｌＮ）膜を挿入することが報告されている。このような酸素バリア層を設ければ、プラグ電極の酸化を防止できる。なぜなら、チタンアルミナイトライドの酸化速度は、チタンナイトライドよりも２桁以上遅いためである。また、アルミナイトライド（ＡｌＮ）それ自体は絶縁性を示すが、チタン（Ｔｉ）のような陽イオン性の不純物を添加するか、あるは窒素（Ｎ）を不足させたアルミナイトライド膜を形成すれば導電性を示すようになるので、この酸素バリア層を設けたことによるコンタクト不良は問題とならない。【００１３】
ところで、強誘電体膜の形成方法としては現在、スパッタリング法の他、ゾルゲル法、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が知られている。スパッタリング法により強誘電体膜、例えば、ＰＺＴ膜を形成する場合には、その下地となる下部電極の材料として白金が用いられる。これは、ＰＺＴ膜の結晶の自発分極を大きくするためには、その下地となる下部電極が（１１１）面に強く配向している必要があるが、白金は、（１１１）面に強く配向し、ＰＺＴ膜の下地として適しているからである。【００１４】
しかし、スパッタリング法により形成したＰＺＴ膜は、高温で成膜すると結晶性が悪いので、低温でアモルファスな膜を形成後、酸素雰囲気中で急速熱処理（ＲＴＡ；Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行って結晶化する必要がある。ＲＴＡ処理による結晶化は、７００℃以上の高温が必要なため、スタックキャパシタ構造においては、チタンアルミナイトライドのような酸素バリア層を用いてもタングステンプラグ電極を酸化させてしまう恐れがある。【００１５】
これに対して、ＰＺＴ膜をＭＯＣＶＤ法により形成すれば、ＰＺＴ膜は成長過程において下部電極上で良好な結晶性を保ったまま成長されるので、結晶化アニールが不要となってプロセスの低温化が期待できる。【００１６】
しかし、ＰＺＴ膜をＭＯＣＶＤ法により形成する場合には、下部電極の構成材料として白金は不向きである。なぜなら、ＰＺＴ膜中の鉛（Ｐｂ）が白金と反応して、ＰｔＰｂｘを形成するので、下部電極とＰＺＴ膜の界面に荒れが生じ、膜質が劣化するからである。従って、ＭＯＣＶＤ法によりＰＺＴ膜を形成する場合には、下部電極として白金以外の材料を選択しなければならない。【００１７】
そこで、ＭＯＣＶＤ法により強誘電体膜を形成する場合には、下部電極として白金以外の貴金属や導電性貴金属酸化物の採用が必要である。それらの材料のうち、酸化イリジウム（ＩｒＯｘ）などの酸化物導電材を下部電極として用いると、ＭＯＣＶＤ法によりＰＺＴ膜を形成する際に酸化物導電材が還元されるので、採用するのは難しい。そのため、下部電極の材料としてイリジウムのような貴金属が採用される。【００１８】
また、このようにイリジウム等を下部電極の材料に用いる場合にも、酸素バリア層としてのチタンアルミナイトライド膜を用いれば、７００℃で回復アニールを行っても、タングステンプラグ電極のコンタクト性が維持される。従って、チタンアルミナイトライド膜の挿入は、タングステンプラグ電極の耐酸化性の上で有利である。【００１９】
しかし、チタンアルミナイトライド膜上に形成したイリジウム膜の結晶性は、良好ではない。その理由は、酸素バリア層として挿入させたチタンアルミナイトライド膜の結晶性が良好ではないので、チタンアルミナイトライド膜上に形成したイリジウム膜の結晶性も、それに引きずられて悪くなるためである。従って、このイリジウム膜を下部電極とすると、その上に形成した強誘電体膜の結晶性も、これに引きずられて悪くなる。【００２０】
このような問題に対し、チタンアルミナイトライド膜の結晶性を改善するため、タングステンプラグ電極を含んだ層間絶縁膜、例えば酸化シリコン膜の表面をアンモニア（ＮＨ３）ガスによるプラズマ処理で改質し、チタンアルミナイトライド膜の下地となるチタンナイトライド膜の結晶性を向上させる方法が提案されている（例えば、特許文献２参照）。この提案では、チタン膜を酸化シリコン膜上に形成した後、そのチタン膜を窒化し、チタンナイトライド膜を形成する。【００２１】
プラズマ処理をしない酸化シリコン膜表面には、酸素原子が露出している。このような酸化シリコン膜上にチタン膜を形成したときは、酸素とチタンは結合し易いことから、酸化シリコン膜表面でチタンのマイグレーションが起きにくい。そのため、結晶性の良好なチタン膜が得られず、チタン膜を窒化させたチタンナイトライド膜の結晶性も悪くなる。従って、その上に形成するチタンアルミナイトライド膜の結晶性も悪くなる。【００２２】
これに対し、アンモニアガスによるプラズマ処理を酸化シリコン膜表面に施すと、酸化シリコン膜表面の酸素がＮ-Ｈ基で終端される。このような酸化シリコン膜上にチタン膜を形成したときは、チタンと酸素の結合が抑制され、チタンのマイグレーションが促進する。チタンは自己配向性を有するので、マイグレーションが促進することによって、結晶性の良好なチタン膜が形成される。チタン膜の結晶性が良好だと、チタン膜を窒化したチタンナイトライド膜も良好になり、その上に形成するチタンアルミナイトライド膜の結晶性も良好な結晶性で得られるようになる。【００２３】
このように、アンモニアガスによるプラズマ処理を層間絶縁膜に施すと、その上に積層する被膜の結晶性が連鎖的に改善され、最終的には強誘電体膜の結晶性改善をすることができる。
【特許文献１】特開平８−６４７８６号公報
【特許文献２】特開２００４−１５３０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかし、次世代のＦＲＡＭ、例えば０．１８μｍ世代のＦＲＡＭでは、集積度を増加させるため、プラグ電極上に強誘電体キャパシタを直接接続するスタックキャパシタ構造を採用する。このため、プラグ電極に対するキャパシタ面積は縮小されている。【００２５】
プラグ電極に対するキャパシタ面積が縮小されると、強誘電体膜を下部電極上に成膜する際、強誘電体膜の結晶性は、プラグ電極直上部分の下部電極の結晶性に影響を受け易くなる。従って、充分なキャパシタ特性を備えたＦＲＡＭを得るには、強誘電体キャパシタ部を成膜する前に、プラグ電極直上部分の下部電極の結晶性を改善する必要がある。【００２６】
然るに、上述したアンモニアガスによるプラズマ処理は、表面に酸素原子が存在する酸化シリコン膜上の下部電極の結晶性を向上させる効果はあるものの、例えば、タングステンプラグ電極上の下部電極の結晶性を充分に改善することは難しい。なぜなら、タングステン中には酸素がないため、アンモニアガスによるプラズマ処理を行っても、タングステン表面は、窒素及び水素で終端されにくいからである。その結果、タングステンプラグ電極表面にアンモニアガスによるプラズマ処理を施しても、タングステンプラグ電極上ではチタン原子のマイグレーションが起こりにくく、タングステンプラグ電極上には良好な結晶性の良いチタン膜を形成することは難しい。【００２７】
タングステンプラグ電極上のチタンの結晶性が悪くなると、チタンを窒化して得られるチタンナイトライド膜の結晶性も劣り、チタンアルミナイトライド膜の結晶性も劣ることになる。従って、チタンアルミナイトライド膜上に形成するイリジウム膜の結晶性も引きずられて悪くなる。イリジウム膜の結晶性が悪くなると、イリジウム膜上の強誘電体膜の結晶性も、これに引きずられて悪くなり、最終的にはＦＲＡＭとしてのデバイス性能を充分引き出すことができないという問題が生じる。【００２８】
本発明は、このような点に鑑みてなされたものであり、プラグ電極と強誘電体キャパシタ間が良好に接続され、かつ結晶性の良好な強誘電体キャパシタを有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２９】
上記課題を解決するために、強誘電体キャパシタを有する半導体装置において、前記強誘電体キャパシタの下部電極は、素子に接続されたプラグ電極と、酸化アルミニウム膜を介して電気的に接続されていることを特徴とする半導体装置が提供される。【００３０】
この半導体装置によれば、下部電極とプラグ電極が、酸化アルミニウム膜を介して接続される。その場合、酸化アルミニウム膜を、例えば、酸素欠損が多く、かつ極薄な膜とすれば、プラグ電極と強誘電体キャパシタの導通は確保されるようになる。【００３１】
また、半導体基板上の絶縁膜に、半導体基板に形成された素子に接続されたプラグ電極を形成する工程と、前記プラグ電極上に配向リセット層を形成する工程と、前記配向リセット層上に配向性向上層を形成する工程と、前記配向性向上層上に酸素バリア層を形成する工程と、前記酸素バリア層上に強誘電体キャパシタの下部電極を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。【００３２】
この製造方法によれば、プラグ電極上に配向リセット層が形成され、配向リセット層が、この上に成膜される層の結晶性を向上させる。これが配向性向上層となって、この上層に成膜される酸素バリア層の結晶性を向上させ、さらにその上層に成膜される下部電極の結晶性は良好になる。またプラグ電極と下部電極の間には、酸素バリア層があるので、プラグ電極の酸化が同時に防止される。
【発明の効果】
【００３３】
本発明では、強誘電体キャパシタの下部電極を、素子に接続されたプラグ電極と、酸化アルミニウム膜を介して、電気的に接続するようにした。また、配向リセット層としての酸化アルミニウム膜の上層に、配向性向上層、酸素バリア層を形成し、下部電極の結晶性を向上させた。これにより、プラグ電極と強誘電体キャパシタ間を良好に接続することができ、かつ結晶性の良好な強誘電体キャパシタを形成することができる。従って、強誘電体キャパシタを有する高性能で、かつ信頼性の高い半導体装置が実現可能になる。【００３４】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００３５】
【図１】ＭＯＳトランジスタとプラグ電極の形成工程の要部断面図である。
【図２】酸化アルミニウム膜の形成工程の要部断面図である。
【図３】チタン膜の形成工程の要部断面図である。
【図４】チタンナイトライド膜の形成工程の要部断面図である。
【図５】膜の積層工程の要部断面図である。
【図６】強誘電体キャパシタの形成工程の要部断面図である。
【図７】酸化アルミニウム保護膜の形成工程の要部断面図である。
【図８】第２の層間絶縁膜の形成工程の要部断面図である。
【図９】プラグ電極の形成工程の要部断面図である。
【図１０】プラグ電極の形成工程の要部断面図である。
【図１１】サンプルＡのＸ線回折のロッキングカーブ結果である。
【図１２】サンプルＢのＸ線回折のロッキングカーブ結果である。
【図１３】ＦＲＡＭの２Ｔ／２Ｃ型メモリセルの回路図である。
【図１４】ＦＲＡＭの１Ｔ／１Ｃ型メモリセルの回路図である。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１〜図１０は強誘電体キャパシタを備えた半導体装置の製造工程を示す要部断面模式図である。以下、各製造工程について順に説明する。【００３７】
図１はＭＯＳトランジスタとプラグ電極の形成工程の要部断面図である。まず基板１０内の素子分離領域１１で区画されるウェル領域１２上に、公知の方法でＭＯＳトランジスタ２０を作製する。次に、ＭＯＳトランジスタ２０を保護するカバー絶縁膜（例えばＳｉＯＮ膜）２１を形成する。次いで、第１の層間絶縁膜２２を形成し、ＭＯＳトランジスタ２０の不純物拡散領域２３に到達するコンタクトホール２４内に、プラグ電極３０を形成する。【００３８】
プラグ電極３０の形成は、例えば、第１の層間絶縁膜２２に開口したコンタクトホール２４内壁に、チタンナイトライド（５０ｎｍ）／チタン（３０ｎｍ）で構成するグルー膜３０ａを予めスパッタリング法にて形成する。さらに、タングステンをＣＶＤ法により形成した後は、化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化して、コンタクトホール２４内にタングステン層３０ｂを形成する。【００３９】
図２は酸化アルミニウム膜の形成工程の要部断面図である。酸化アルミニウム膜４０を、不活性ガス、例えばアルゴン（Ａｒ）のみの雰囲気でのＲＦスパッタリング法により、第１の層間絶縁膜２２、グルー膜３０ａ、タングステン層３０ｂ上に形成する。膜厚は、例えば２ｎｍとなるように形成する。ここで、ＲＦスパッタリング用のターゲット材には、酸化アルミニウムを用いる。【００４０】
酸化アルミニウム膜４０は、アルゴン雰囲気のみのＲＦスパッタリング法により成膜している。このような方法を用いることにより、酸化アルミニウム膜４０は、化学量論においてアルミニウム（Ａｌ）組成が増加する。さらに、その膜厚は２ｎｍといった極薄である。このように酸素欠陥が多く、かつ極薄の酸化アルミニウム膜４０をプラグ電極３０上に形成することにより、導電性が発現するようになる。従って、酸化アルミニウム膜４０はプラグ電極３０との間で、コンタクト不良となることはない。酸化アルミニウム膜４０は、後述するように、表面を改質することで、チタンナイトライド膜のシード層となるチタン膜形成時のチタン原子のマイグレーションを起こし易くする配向リセット層となる。【００４１】
続いて、酸化アルミニウム膜４０表面にアンモニアガスによるプラズマ処理を行い、酸化アルミニウム膜４０表面を改質する。即ち、このプラズマ処理により、酸化アルミニウム膜４０表面を、Ｎ-Ｈ基で終端させる。このときのアンモニアガスによるプラズマ処理条件は、例えば、基板温度が４００℃、アンモニアガス供給量が５２５ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｃ／ｍｉｎ、１．０１３×１０５Ｐａ、０℃）、圧力１Ｔｏｒｒ（１３３．３Ｐａ）、ＲＦパワーが４００Ｗ、処理時間が３ｍｉｎである。【００４２】
図３はチタン膜の形成工程の要部断面図である。チタン膜５０は、酸化アルミニウム膜４０表面を改質した後、スパッタリング法により、膜厚が２０ｎｍとなるように、酸化アルミニウム膜４０上に形成する。酸化アルミニウム膜４０の表面は、プラズマ処理によりＮ-Ｈ基で終端されているので、成膜中のチタン原子は、酸化アルミニウム中の酸素と結合せず、酸化アルミニウム膜４０表面でマイグレーションを起こし易くなる。チタンは自己配向性の強い性質を有するので、酸化アルミニウム膜４０表面でのマイグレーションが促進すると、酸化アルミニウム膜４０上には、結晶性の良好なチタン膜５０が形成される。【００４３】
図４はチタンナイトライド膜の形成工程の要部断面図である。チタンナイトライド膜５１は、チタン膜５０を、窒素雰囲気中でＲＴＡ処理を行って、窒化させることで形成する。ＲＴＡ処理の条件は、例えば、基板温度が６５０℃、窒素流量が１０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒ／ｍｉｎ、１．０１３×１０５Ｐａ、０℃）で、処理時間は９０ｓｅｃである。【００４４】
チタンナイトライド膜５１は、窒化前のチタン膜５０の結晶性が良好なため、これを窒化させたチタンナイトライド膜５１の結晶性も良好である。チタンナイトライド膜５１は、次工程で形成する膜の結晶性を向上させる配向性向上層として機能するようになる。【００４５】
図５は膜の積層工程の要部断面図である。積層は、下層から順に、酸素バリア層であるチタンアルミナイトライド膜６０、下部電極であるイリジウム膜７０、キャパシタである強誘電体膜８０、上部電極となる酸化イリジウム膜９０及びイリジウム膜１００により構成されている。【００４６】
具体的には、チタンアルミナイトライド膜６０をスパッタリング法にて、膜厚が１００ｎｍとなるように成膜する。次に、下部電極であるイリジウム膜７０をスパッタリング法により、膜厚が１００ｎｍとなるように成膜する。続いて、イリジウム膜７０上に、第１層目のＰＺＴ膜をＭＯＣＶＤ法により５ｎｍ形成し、さらにその上に、第２層目のＰＺＴ膜をＭＯＣＶＤ法により１１５ｎｍ成膜させ、全膜厚１２０ｎｍの強誘電体膜８０を成膜する。ＰＺＴ膜を成膜するときの基板温度は、例えば６２０℃で、圧力は５Ｔｏｒｒである。【００４７】
１層目と２層目のＰＺＴ膜は同じ組成である。但し、１層目については酸素分圧を下げて成膜している。これは、低酸素分圧で成膜した方がＰＺＴ膜自身の結晶性が良好だからである。しかし、２層目も低酸素分圧で成膜すると、ＰＺＴ膜中の酸素欠損が多くなり、リーク電流が増大するので、ここでは、１層目と２層目の成膜条件が異なる２段階成長法を採用している。【００４８】
次に、強誘電体膜８０上に、膜厚１５０ｎｍの酸化イリジウム膜９０をスパッタリング法により形成し、次いで膜厚５０ｎｍのイリジウム膜１００を形成する。この酸化イリジウム膜９０とイリジウム膜１００が、強誘電体膜８０の上部電極となる。【００４９】
図６は強誘電体キャパシタの形成工程の要部断面図である。上述した積層膜に、パターニング、エッチングを施し、スタックキャパシタ構造の強誘電体キャパシタ１０２を形成する。スタックキャパシタ構造の強誘電体キャパシタ１０２は、イリジウム膜７０からなる下部電極と、酸化イリジウム膜９０及びイリジウム膜１００からなる上部電極１０１と、その間に挿入した強誘電体膜８０で構成される。このように、スタックキャパシタ構造においては、強誘電体キャパシタ１０２の下部電極は、各々のプラグ電極とその周辺領域を覆って島状に形成されている。【００５０】
その後、上部電極成膜による強誘電体膜８０へのダメージ回復を図るために、回復アニールを施す。回復アニール条件は、例えば、アニール炉内温度が５５０℃、酸素雰囲気で、時間は６０分間である。【００５１】
図７は酸化アルミニウム保護膜の形成工程の要部断面図である。ここでは、ステップカバレッジが良好な酸化アルミニウム保護膜１１０を、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）により２０ｎｍ形成する。【００５２】
図８は第２の層間絶縁膜の形成工程の要部断面図である。第２の層間絶縁膜１２０は、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）装置で形成する。第２の層間絶縁膜１２０は、酸化アルミニウム保護膜１１０上に成膜した後、ＣＭＰ処理により上面の研磨が施される。ＣＭＰ処理後の残存膜厚は、上部電極１００上から３００ｎｍである。【００５３】
図９はプラグ電極の形成工程の要部断面図である。具体的には、第２の層間絶縁膜１２０に、パターニング、エッチングにより、下層のタングステン層３０ｂと接続するコンタクトホール１３０を形成する。その後、コンタクトホール１３０内壁にチタンナイトライドのグルー膜１３１ａを形成する。グルー膜１３１ａの膜厚は５０ｎｍである。【００５４】
そして、ＣＶＤ法によりタングステン層１３１ｂを成膜した後に、ＣＭＰ処理を施し、上面を平坦化させる。この段階で、プラグ電極３０と、プラグ電極１３１とで、ｖｉａ−ｔｏ−ｖｉａコンタクトが実現でき、より上層に位置するメタル配線から基板１０へのコンタクトが達成される。そして、プラグ電極１３１の酸化を防止するため、酸化防止膜（例えば、ＳｉＯＮ膜）を、第２の層間絶縁膜１２０、プラグ電極１３１上に１００ｎｍ形成する（不図示）。【００５５】
図１０はプラグ電極の形成工程の要部断面図である。具体的には、第２の層間絶縁膜１２０に、パターニング、エッチングにより、強誘電体キャパシタの上部電極を構成するイリジウム膜１００に達するコンタクトホール１４０を形成する。その後回復アニールを施す。回復アニール条件は、例えば、炉内温度が５００℃、酸素雰囲気で、時間は６０分間である。そして、膜厚１００ｎｍの酸化防止膜（例えば、ＳｉＯＮ膜）をエッチバックにより取り除く。【００５６】
次に、コンタクトホールにチタンナイトライドのグルー膜１４１ａと、タングステン層１４１ｂを充填し、ＣＭＰ処理により上面を研磨し、プラグ電極１４１を形成する。
さらに、パターニング、エッチングにより、プラグ電極１４１上に第１のメタル配線１５０を形成する。第１のメタル配線１５０は、膜厚７０ｎｍのチタンナイトライド膜１５０ａ、膜厚３６０ｎｍのアルミ銅（Ａｌ−Ｃｕ）膜１５０ｂ、膜厚５０ｎｍのチタンナイトライド膜１５０ｃを順次、形成したものである。【００５７】
この後の製造工程については、すべて図示しないが、２層目以降のメタル配線と配線間のプラグ電極を順に形成し、シリコンナイトライド（ＳｉＮ）により構成されるカバー膜を形成し、最後的に、ＦＲＡＭの完成に至る。【００５８】
尚、上記説明では、酸化アルミニウム膜表面を改質するプラズマ用ガスとして、アンモニアを用いているが、特にアンモニアに限る必要はない。酸化アルミニウム膜表面をＮ-Ｈ基で終端させることのできるガス、即ち、窒素及び水素を含有するガスであればよい。【００５９】
このようにして製造される半導体装置は、プラグ電極上に配向リセット層と、酸素バリア層を備えている。従って、下部電極及び強誘電体膜の配向性を向上させ、プラグ電極の酸化防止を同時に達成することができる。【００６０】
次に、上述した酸化アルミニウム膜の効果について検討した結果について説明する。ここでは酸化アルミニウム膜の効果を確認するために、プラグ電極上のイリジウム膜の結晶性をマクロ的に評価するためのＸ線回折（ＸＲＤ）測定用サンプルを作製した。【００６１】
サンプルは２種類作製した。サンプル用の基板には、シリコンウェーハを用い、まず、その表面に熱酸化法により膜厚１５０ｎｍの酸化シリコン膜を形成した。これにグルー膜となるチタンナイトライド膜をウェーハ全面に膜厚が５０ｎｍとなるように形成し、この上にＣＶＤ法によりタングステン膜をウェーハ全面に成膜した。その後、タングステン表面をＣＭＰ処理で研磨し、最終的なタングステン膜厚を１５０ｎｍとした。【００６２】
一つめのサンプル（サンプルＡ）は、このウェーハのタングステン膜上に、酸化アルミニウム膜を形成せずに、タングステン膜に直接、アンモニアガスによるプラズマ処理を行った。さらにこの上に、チタンナイトライド膜を膜厚が２０ｎｍとなるように形成し、続いて、チタンアルミナイトライド膜を、膜厚が１００ｎｍとなるように形成した。さらに、イリジウム膜を膜厚が１００ｎｍとなるように形成した。【００６３】
もう一つのサンプル（サンプルＢ）は、タングステン膜上に、酸化アルミニウム膜を膜厚が２ｎｍとなるように形成した後、酸化アルミニウム膜表面をアンモニアガスによるプラズマ処理を施している。さらにこの上に、チタンナイトライド膜を膜厚が２０ｎｍとなるように形成した。ＲＴＡ処理を行って窒化させた後、チタンアルミナイトライド膜を膜厚が１００ｎｍとなるように形成した。さらに、イリジウム膜を膜厚が１００ｎｍとなるように形成した。【００６４】
即ち、双方のサンプルは、酸化アルミニウム膜の有無を除いては、同じ製造工程で作製している。
Ｘ線回折の測定箇所はウェーハ中心部である。そして、イリジウム（１１１）ピークに関して、ロッキングカーブ測定を行い、半値幅（ＦＷＨＭ：Ｆｕｌｌ  Ｗｉｄｔｈ  ａｔ  Ｈａｌｆ  Ｍａｘｉｍｕｍ）を求めている。半値幅は、狭いほど結晶性が良好であることを意味する。【００６５】
図１１はサンプルＡのＸ線回折のロッキングカーブ結果である。また、図１２は、サンプルＢのＸ線回折のロッキングカーブ結果である。
結果は、図１１に示すサンプルＡでは、イリジウム（１１１）ピークの半値幅が、１０°近くになった。これに対し、図１２に示すサンプルＢでは、イリジウム（１１１）ピークの半値幅が、４.７４°まで減少した。また、図１２に示すサンプルＢは、（１１１）ピークの積分強度が増大した。即ち、酸化アルミニウムを挿入させて成膜したイリジウム膜の方が、結晶性が向上していることが分かる。【００６６】
さらに、サンプルＢについては、酸化アルミニウム膜の膜厚を変えて、サンプルを別途作製し、Ｘ線回折測定を行った。結果は、酸化アルミニウム膜の膜厚３ｎｍの場合は、半値幅が４．７０°で、膜厚５ｎｍの場合は、半値幅が４．９２°であった。このように、酸化アルミニウム膜の膜厚を２ｎｍ乃至５ｎｍと変えても、イリジウム（１１１）ピークの半値幅は減少し、イリジウム膜の結晶配向性が良好になることが分かる。【００６７】
このように、酸化アルミニウム膜は、所定のプラズマ処理が行われることによって、その上に形成する膜の結晶性を向上させることができ、かつ、その上に形成する膜とプラグ電極との導通が確保される範囲とし、膜厚は、好ましくは１ｎｍ乃至５ｎｍの範囲とする。【００６８】
酸化アルミニウム膜の膜厚が１ｎｍを下回る場合は、その上に形成する膜の結晶性改善効果が小さくなってしまう可能性が高く、また酸化アルミニウムの膜厚が５ｎｍを上回る場合には、プラグ電極等との導通を確保することができない可能性が高くなるからである。【００６９】
以上のことから、本発明によれば、スタックキャパシタ構造のＦＲＡＭにおいて酸素バリア層を用いた場合でも、プラグ電極上に酸化アルミニウムを形成し、表面処理を施すことにより、下部電極の結晶性が改善され、強誘電体膜の結晶性を向上させることができる。その結果、高いスイッチング電荷量Ｑｓｗ、即ち高信頼性を持つ強誘電体キャパシタを備えた半導体装置を得ることができる。【００７０】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００７１】
１０  基板
１１  素子分離領域
１２  ウェル領域
２０  ＭＯＳトランジスタ
２１  カバー絶縁膜
２２  第１の層間絶縁膜
２３  不純物拡散領域
２４，１３０，１４０  コンタクトホール
３０，１３１，１４１  プラグ電極
３０ａ，１３１ａ，１４１ａ  グルー膜
３０ｂ，１３１ｂ，１４１ｂ  タングステン層
４０  酸化アルミニウム膜
５０  チタン膜
５１，１５０ａ，１５０ｃ  チタンナイトライド膜
６０  チタンアルミナイトライド膜
７０，１００  イリジウム膜
８０  強誘電体膜
９０  酸化イリジウム膜
１０１  上部電極
１０２  強誘電体キャパシタ
１１０  酸化アルミニウム保護膜
１２０  第２の層間絶縁膜
１５０  第１のメタル配線
１５０ｂ  アルミ銅膜
【図１】
2007105275.tif 000003
【図２】
2007105275.tif 000004
【図３】
2007105275.tif 000005
【図４】
2007105275.tif 000006
【図５】
2007105275.tif 000007
【図６】
2007105275.tif 000008
【図７】
2007105275.tif 000009
【図８】
2007105275.tif 000010
【図９】
2007105275.tif 000011
【図１０】
2007105275.tif 000012
【図１１】
2007105275.tif 000013
【図１２】
2007105275.tif 000014
【図１３】
2007105275.tif 000015
【図１４】
2007105275.tif 000016
【手続補正書】
【提出日】平成20年6月24日(2008.6.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
強誘電体キャパシタを有する半導体装置において、
前記強誘電体キャパシタの下部電極は、素子に接続されたプラグ電極と、酸化アルミニウム膜を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記酸化アルミニウム膜は、内部に酸素欠損を有し、導電性を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記下部電極と前記酸化アルミニウム膜との間に、前記プラグ電極への酸素の拡散を防止するための酸素バリア層を有していることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記酸化アルミニウム膜と前記酸素バリア層との間に、前記下部電極の結晶配向性を向上させるための配向性向上層を有していることを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体基板上の絶縁膜に、半導体基板に形成された素子に接続されたプラグ電極を形成する工程と、
前記プラグ電極上に配向リセット層を形成する工程と、
前記配向リセット層上に配向性向上層を形成する工程と、
前記配向性向上層上に酸素バリア層を形成する工程と、
前記酸素バリア層上に強誘電体キャパシタの下部電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記配向リセット層は、酸化アルミニウム膜であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記酸化アルミニウム膜を形成する際に、スパッタリング法を用いて、アルゴンのみの雰囲気で前記酸化アルミニウム膜を形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記配向リセット層を形成する工程後に、
前記配向リセット層に窒素及び水素を有するプラズマを照射し、前記配向リセット層表面を改質する工程と、
前記配向リセット層表面を改質する工程後に、
前記配向性向上層を形成する工程と、
を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記配向性向上層を形成する際には、
前記表面を改質した前記配向リセット層上にチタンから成るシード層を形成し、前記シード層を窒化し、前記配向性向上層となるチタンナイトライド膜を形成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記窒素及び水素を含んだガスは、アンモニアであることを特徴とする請求項８記載の半導体装置の製造方法。
【国際調査報告】
2007105275.tif 000017
2007105275.tif 000018