【手続補正書】
【提出日】平成19年1月17日(2007.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のＮｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＮｃｈパワーＭＯＳトランジスタのソースに異なる電源が入力されており、そのうちの１つの電源Ａを用いて、すべてのＮｃｈパワーＭＯＳトランジスタを制御する制御回路を動作させるパワースイッチＩＣにおいて、
前記制御回路は、
前記電源Ａをゲート入力とし、前記電源Ａ以外の電源を用いる複数のインバータ回路と、
リセット出力端子とＧＮＤとの間にソース及びドレインが並列接続され、前記各インバータ回路の出力端子が各ゲート端子に接続される複数個のリセット出力側ＮｃｈＭＯＳトランジスタと、
前記各ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記インバータ回路の出力がゲートに接続され、前記電源Ａ以外の電源が入力され、異常が生じるとＮｃｈパワーＭＯＳトランジスタをオフにする電源側ＮｃｈＭＯＳトランジスタとを含むことを特徴とするパワースイッチＩＣ。
【請求項２】
前記インバータ回路の出力がゲートに入力されたＮＯＲゲートと、
前記ＮＯＲゲートの出力がゲートに入力されたＮＯＲ側インバータ回路と、
前記電源Ａがソースに入力された電源Ａ側ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記ＮＯＲ側インバータの出力がゲートに入力され、異常が生じると前記電源Ａ側ＮｃｈパワーＭＯＳトランジスタをオフにする他のＮｃｈＭＯＳトランジスタとを含むことを特徴とする請求項１記載のパワースイッチＩＣ。
【請求項３】
複数のＰｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＰｃｈパワーＭＯＳトランジスタのソースに異なる電源が入力されており、そのうちの１つの電源Ａを用いて、すべてのＰｃｈパワーＭＯＳトランジスタを制御する制御回路を動作させるパワースイッチＩＣにおいて、
前記制御回路は、
前記電源Ａをゲート入力とし、前記電源Ａ以外の電源を用いる複数の一段目インバータ回路と、
前記一段目インバータ回路の出力をゲート入力とし、前記電源Ａ以外の電源を用いる複数の二段目インバータ回路と、
リセット出力端子とＧＮＤとの間にソース及びドレインが並列接続され、各ゲート端子に前記一段目インバータ回路の出力が接続されるリセット出力側ＮｃｈＭＯＳトランジスタと、
前記各パワーＰｃｈＭＯＳトランジスタのゲートとソースとの間に設けられ、前記二段目インバータ回路の出力が接続され、前記電源Ａ以外の電源が入力され、異常が生じるとＰｃｈパワーＭＯＳトランジスタをオフにする電源側ＰｃｈＭＯＳトランジスタとを含むことを特徴とするパワースイッチＩＣ。
【請求項４】
前記インバータ回路の出力がゲートに入力されたＮＯＲゲートと、
前記ＮＯＲゲートの出力がゲートに入力され、前記電源Ａがソースに接続され、ドレインが前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタのゲートに接続され、異常が生じると前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタをオフにする他のＰｃｈＭＯＳトランジスタとを含むことを特徴とする請求項３記載のパワースイッチＩＣ。
【請求項５】
複数のＮｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＮｃｈパワーＭＯＳトランジスタのソースに異なる電源を入力し、そのうちの１つの電源Ａを用いて、すべてのＮｃｈパワーＭＯＳトランジスタを制御するパワースイッチ制御方法において、
前記電源Ａ以外の電源を用いるインバータ回路は、前記電源Ａをゲート入力し、
前記各インバータ回路の出力端子が各ゲート端子に接続されたリセット出力側ＮｃｈＭＯＳトランジスタは、前記各インバータ回路の出力に応じてリセット出力端子をオンオフし、
前記インバータ回路の出力がゲートに接続され、前記各ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記電源Ａ以外の電源が入力された電源側ＮｃｈＭＯＳトランジスタは、異常が生じるとＮｃｈパワーＭＯＳトランジスタをオフにすることを特徴とするパワースイッチ制御方法。
【請求項６】
前記インバータ回路の出力をＮＯＲゲートのゲートに入力し、
前記ＮＯＲゲートの出力をＮＯＲ側インバータ回路のゲートに入力し、
前記電源Ａがソースに入力された電源Ａ側ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記ＮＯＲ側インバータの出力がゲートに入力された他のＮｃｈＭＯＳトランジスタは、異常が生じると前記電源Ａ側ＮｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする請求項５記載のパワースイッチ制御方法。
【請求項７】
複数のＰｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＰｃｈパワーＭＯＳトランジスタのソースに異なる電源を入力し、そのうちの１つの電源Ａを用いて、すべてのＰｃｈパワーＭＯＳトランジスタを制御するパワースイッチ制御方法において、
前記電源Ａ以外の電源を用いる複数の一段目インバータ回路は、前記電源Ａをゲート入力し、
前記電源Ａ以外の電源を用いる複数の二段目インバータ回路は、前記一段目インバータ回路の出力をゲート入力し、
リセット出力端子とＧＮＤとの間にソース及びドレインが並列接続され、各ゲート端子に前記一段目インバータ回路の出力が接続されたリセット出力側ＮｃｈＭＯＳトランジスタは、前記リセット出力端子をオンオフし、
電源側ＰｃｈＭＯＳトランジスタは、前記各パワーＰｃｈＭＯＳトランジスタのゲートとソースとの間に設けられ、前記二段目インバータ回路の出力が接続され、前記電源Ａ以外の電源が入力され、異常が生じるとＰｃｈパワーＭＯＳトランジスタをオフにすることを特徴とするパワースイッチ制御方法。
【請求項８】
ＮＯＲゲートは、前記インバータ回路の出力をゲートに入力し、
前記ＮＯＲゲートの出力がゲートに入力され、前記電源Ａがソースに接続され、ドレインが前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタのゲートに接続された他のＰｃｈＭＯＳトランジスタは、異常が生じると前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする請求項７記載のパワースイッチ制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】パワースイッチＩＣ及びパワースイッチ制御方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、パワースイッチＩＣ及びパワースイッチ制御方法に関し、特に多電源が供給される機器の電源の異常を検出するパワースイッチＩＣ及びパワースイッチ制御方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ところで、上述した非特許文献１及び特許文献１記載の技術では、ＩＣの内部回路専用電源が必要となるが、内部回路専用電源を搭載することはホストシステムにとってコストアップの要因となってしまう。また、内部回路用の電源ピンの数だけピン数が増加し、ＩＣ自体のコストアップの要因ともなってしまう。
そこで、本発明の目的は、多電源のうちの所望の電源入力に異常が生じた場合にオフすることができる安価なパワースイッチＩＣ及びパワースイッチ制御方法を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項４記載の発明は、請求項３記載の発明において、前記インバータ回路の出力がゲートに入力されたＮＯＲゲートと、前記ＮＯＲゲートの出力がゲートに入力され、前記電源Ａがソースに接続され、ドレインが前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタのゲートに接続され、異常が生じると前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタをオフにする他のＰｃｈＭＯＳトランジスタとを含むことを特徴とする。
請求項５記載の発明は、複数のＮｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＮｃｈパワーＭＯＳトランジスタのソースに異なる電源を入力し、そのうちの１つの電源Ａを用いて、すべてのＮｃｈパワーＭＯＳトランジスタを制御するパワースイッチ制御方法において、前記電源Ａ以外の電源を用いるインバータ回路は、前記電源Ａをゲート入力し、前記各インバータ回路の出力端子が各ゲート端子に接続されたリセット出力側ＮｃｈＭＯＳトランジスタは、前記各インバータ回路の出力に応じてリセット出力端子をオンオフし、前記インバータ回路の出力がゲートに接続され、前記各ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記電源Ａ以外の電源が入力された電源側ＮｃｈＭＯＳトランジスタは、異常が生じるとＮｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする。
請求項６記載の発明は、請求項５記載の発明において、前記インバータ回路の出力をＮＯＲゲートのゲートに入力し、前記ＮＯＲゲートの出力をＮＯＲ側インバータ回路のゲートに入力し、前記電源Ａがソースに入力された電源Ａ側ＮｃｈパワーＭＯＳトランジスタのゲートとＧＮＤとの間に設けられ、前記ＮＯＲ側インバータの出力がゲートに入力された他のＮｃｈＭＯＳトランジスタは、異常が生じると前記電源Ａ側ＮｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする。
請求項７記載の発明は、複数のＰｃｈパワーＭＯＳトランジスタを集積したパワースイッチＩＣで各ＰｃｈパワーＭＯＳトランジスタのソースに異なる電源を入力し、そのうちの１つの電源Ａを用いて、すべてのＰｃｈパワーＭＯＳトランジスタを制御するパワースイッチ制御方法において、前記電源Ａ以外の電源を用いる複数の一段目インバータ回路は、前記電源Ａをゲート入力し、前記電源Ａ以外の電源を用いる複数の二段目インバータ回路は、前記一段目インバータ回路の出力をゲート入力し、リセット出力端子とＧＮＤとの間にソース及びドレインが並列接続され、各ゲート端子に前記一段目インバータ回路の出力が接続されたリセット出力側ＮｃｈＭＯＳトランジスタは、前記リセット出力端子をオンオフし、電源側ＰｃｈＭＯＳトランジスタは、前記各パワーＰｃｈＭＯＳトランジスタのゲートとソースとの間に設けられ、前記二段目インバータ回路の出力が接続され、前記電源Ａ以外の電源が入力され、異常が生じるとＰｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする。
請求項８記載の発明は、請求項７記載の発明において、ＮＯＲゲートは、前記インバータ回路の出力をゲートに入力し、前記ＮＯＲゲートの出力がゲートに入力され、前記電源Ａがソースに接続され、ドレインが前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタのゲートに接続された他のＰｃｈＭＯＳトランジスタは、異常が生じると前記電源Ａ側ＰｃｈパワーＭＯＳトランジスタをオフにすることを特徴とする。