(57)【要約】  ＤＣゲインを含む設計の自由度を高めることができる離散フィルタ。サンプリングミキサ（１００）においては、制御信号生成部（１０４）が、Ｓ０信号を含む制御信号を生成し、Ｃｈ（６）が、ＬＯ信号周波数でサンプリングされた受信信号を離散信号として時間的に連続して積分し、複数のＣｒ（７、８）が、制御信号に基づくタイミングで、離散信号を順次積分し、Ｃｂ（１５）が、各Ｃｒ（７、８）に順次積分された離散信号を交互に積分するし、ゲイン制御容量部（１１０）が、各Ｃｒ（７、８）に並列接続され離散信号を積分するゲイン制御用コンデンサ（４４、４５、４６）、および、Ｃｒ（７）の一端とＣｂ（１５）との接続時に、過去に積分されたゲイン制御用コンデンサ（４４、４５、４６）の離散信号をリセットさせるリセットスイッチ（４７）を有する。
2007148693.tif 000002
【特許請求の範囲】
【請求項１】
周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、
受信信号を積分するヒストリキャパシタと、
前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、
前記キャパシタ群から放出される信号を積分するバッファキャパシタと
を有し、
前記キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、前記複数の制御信号に基づいて互いに異なるタイミングで前記受信信号を積分し、
前記ｍ個のローテートキャパシタは、積分した受信信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタから、前記期間よりも前の期間に積分された受信信号を放出する期間とが時間的に一致するように、前記積分された受信信号を前記バッファキャパシタに放出する、離散フィルタであって、
前記キャパシタ群及び前記バッファキャパシタと並列に接続され、前記キャパシタ群から放出される信号が前記バッファキャパシタで積分される積分量を調整する容量調整部を具備する離散フィルタ。
【請求項２】
前記容量調整部は、容量と、当該容量と前記キャパシタ群との接続状態を切り替える切り替えスイッチとを有する請求項１に記載の離散フィルタ。
【請求項３】
前記容量調整部は、複数の容量と、当該複数の容量と前記前記キャパシタ群との接続状態を切り替える複数の切り替えスイッチとを有し、前記複数の切り替えスイッチのＯＮＯＦＦ状態を切り替えて前記キャパシタ群と接続される容量を変更することにより、前記バッファキャパシタで積分される積分量を調整する請求項１に記載の離散フィルタ。
【請求項４】
前記容量調整部と接続され当該容量調整部で蓄積された信号をリセットするリセットスイッチを有し、当該リセットスイッチは、前記キャパシタ群の各放出期間の開始タイミングから一定時間後にＯＮし次の放出期間の開始タイミング以前にＯＦＦする請求項１に記載の離散フィルタ。
【請求項５】
前記バッファキャパシタの後段に、前記キャパシタ群と同じ構造を有する第２キャパシタ群及び当該第２キャパシタ群から放出される信号を積分する第２バッファキャパシタを具備する請求項１に記載の離散フィルタ。
【請求項６】
請求項１に記載の離散フィルタを２つ並列接続し、各離散フィルタに与えられる入力信号を差動モード信号とし、前記２つの並列接続した離散フィルタの前記キャパシタ群を差動間で共有する離散フィルタ。
【請求項７】
請求項１に記載の離散フィルタと、
前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、
を含む、サンプリングミキサ。
【請求項８】
請求項１に記載の離散フィルタと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項９】
請求項７に記載のサンプリングミキサと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項１０】
周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、
受信信号を積分するヒストリキャパシタと、
前記複数の制御信号に基づいてそれぞれが異なるタイミングで前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、
前記キャパシタ群から放出される信号を積分するバッファキャパシタと
を有し、
前記ｍ個のローテートキャパシタは、積分した信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタに積分された前記受信信号を放出する期間とが時間的に一致するように、積分した受信信号を前記バッファキャパシタに放出する、離散フィルタであって、
前記ｍ個のローテートキャパシタのそれぞれと並列に接続され、各ローテートキャパシタで積分される前記受信信号の積分量を調整する容量調整部をｍ個含む離散フィルタ。
【請求項１１】
前記ｍ個の容量調整部のそれぞれは、容量と、当該容量と前記キャパシタ群との接続状態を切り替える切り替えスイッチとを有する請求項１０に記載の離散フィルタ。
【請求項１２】
前記ｍ個の容量調整部のそれぞれは、複数の容量と、当該複数の容量と前記前記キャパシタ群との接続状態を切り替える複数の切り替えスイッチとを有し、前記複数の切り替えスイッチのＯＮＯＦＦ状態を切り替えて前記キャパシタ群と接続される容量を変更することにより、前記バッファキャパシタで積分される積分量を調整する請求項１０に記載の離散フィルタ。
【請求項１３】
第１の前記バッファキャパシタの後段に、ｍ個（ｍは２以上の自然数）のローテートキャパシタから成る第２キャパシタ群及び当該第２キャパシタ群から放出される信号を積分する第２バッファキャパシタを有し、
前記第２キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、対応する第１のキャパシタ群のローテートキャパシタが前記受信信号を積分する期間と同じ期間に前記第１バッファキャパシタに接続し、対応する第１キャパシタ群のローテートキャパシタが前記受信信号を放出する期間と同じ期間に前記第２バッファキャパシタに接続する請求項１０に記載の離散フィルタ。
【請求項１４】
請求項１０に記載の離散フィルタを２つ並列接続し、各離散フィルタに与えられる入力信号を差動モード信号とし、前記２つの並列接続した離散フィルタの前記キャパシタ群を差動間で共有する離散フィルタ。
【請求項１５】
請求項１０に記載の離散フィルタと、
前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、
を含む、サンプリングミキサ。
【請求項１６】
請求項１０に記載の離散フィルタと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項１７】
請求項１５に記載のサンプリングミキサと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタリングなどのデジタル信号処理を行う離散フィルタ、サンプリングミキサおよび無線装置に関する。
【背景技術】
【０００２】
従来のサンプリングミキサにおいては、デジタル変換された信号がサンプリング回路でサンプリングされ、サンプリング回路に内蔵されているスイッチトキャパシタでフィルタ効果が得られていた（例えば、特許文献１）。以下、特許文献１に記載のサンプリングミキサについて図面を参照しながら詳述する。【０００３】
図９は特許文献１に記載されたサンプリングミキサ９００の回路図である。【０００４】
図９において、サンプリングミキサ９００は、受信した無線周波数（ＲＦ）信号をＲＦ電流ｉRFに変換するＴＡ（トランスコンダクタンスアンプ）１と、ＴＡ１に変換されたＲＦ電流ｉRFをサンプリングする同相サンプリングミキサ部（以下、同相ミキサ部という）２と、同相ミキサ部２に並列接続された逆相サンプリングミキサ部（以下、逆相ミキサ部という）３と、同相ミキサ部２および逆相ミキサ部３への制御信号を生成するＤＣＵ（デジタルコントロールユニット）４とを備えている。【０００５】
同相ミキサ部２は、ＦＥＴで構成されたサンプリングスイッチ５と、このサンプリングスイッチ５によりＬＯ信号（局部発振信号）に基づいてサンプリングされた信号を時間的に連続して積分するＣｈ（ヒストリキャパシタ）６とを含んでいる。また、同相ミキサ部２は、サンプリングスイッチ５でサンプリングされた信号の積分と放出とを繰り返す複数のＣｒ（ローテートキャパシタ）７、８、９、１０、１１、１２、１３、１４と、各Ｃｒ７〜１４から放出された信号をバッファするＣｂ（バッファキャパシタ）１５とを含んでいる。【０００６】
さらに、同相ミキサ部２は、各Ｃｒ７〜１４に保持された信号をＣｂ１５へ放出させるためのダンプスイッチ１６と、信号放出後に各Ｃｒ７〜１４に保持されている信号をリセットさせるリセットスイッチ１７と、各Ｃｒ７〜１４にＣｈ６を順次接続させるための複数の積分スイッチ１８、１９、２０、２１、２２、２３、２４、２５とを含んでいる。さらに、同相ミキサ部２は、各Ｃｒ７〜１４をＣｂ１５に順次接続させるための複数の放出スイッチ２６、２７、２８、２９、３０、３１、３２、３３と、ＤＡ（デジタル・アナログ）変換器からサンプリングミキサ９００側へのフィードバック信号の入力を制御するフィードバックスイッチ３４とを含んでいる。【０００７】
ダンプスイッチ１６、リセットスイッチ１７、各積分スイッチ１８〜２５、各放出スイッチ２６〜３３、およびフィードバックスイッチ３４の各々は、ｎ型ＦＥＴで構成されている。ｎ型ＦＥＴは、ゲート電圧がハイレベル（高レベル）のときオンし、ゲート電圧がローレベル（低レベル）のときオフする。なお、逆相ミキサ部３は、同相ミキサ部２と同様に構成されている。【０００８】
ＤＣＵ４は、各積分スイッチ１８〜２５、各放出スイッチ２６〜３３、ダンプスイッチ１６、リセットスイッチ１７、およびフィードバックスイッチ３４の各ゲートに接続されている。そして、ＤＣＵ４は、それらのスイッチ１６〜３４のゲートに各種制御信号を出力する。【０００９】
制御信号の種類としては、各ＳＶ０信号〜ＳＶ７信号、ＳＡＺ信号、ＳＢＺ信号、Ｄ信号、Ｒ信号、およびＦ信号がある。各ＳＶ０信号〜ＳＶ７信号は、対応する各積分スイッチ１８〜２５のゲート信号として動作する。ＳＡＺ信号は、各放出スイッチ３０〜３３のゲート信号として動作し、ＳＢＺ信号は、各放出スイッチ２６〜２９のゲート信号として動作する。【００１０】
Ｄ信号は、ダンプスイッチ１６のゲート信号として動作し、Ｒ信号は、リセットスイッチ１７のゲート信号として動作する。Ｆ信号は、フィードバックスイッチ３４のゲート信号として動作する。【００１１】
図１０は、ＤＣＵ４に生成される制御信号のタイミングチャートを示す図である。【００１２】
図１０に示すように、ＬＯ信号は、周期方形パルスであり、ＬＯ信号が所定の周期を経て立ち上がると、各ＳＶ０信号〜ＳＶ７信号は、交互に立ち上がりおよび立ち下がりを繰り返す。【００１３】
そして、ＳＶ０信号およびＳＶ４信号の立ち上がり時に、ＳＡＺ信号およびＳＢＺ信号の状態がそれぞれ反転する。【００１４】
Ｄ信号は、ＳＶ０信号およびＳＶ４信号の立ち上がり時に立ち上がる。他方、ＳＶ１信号およびＳＶ５信号の立ち下がり時に、Ｄ信号は立ち下がる。【００１５】
Ｒ信号は、Ｄ信号の立ち下がり時に立ち上がる。また、Ｆ信号は、Ｒ信号の立ち下がり時に立ち上がる。【００１６】
次に、上述した制御信号のタイミングを参照しつつ、サンプリングミキサ９００の動作について説明する。ここでは、同相ミキサ部２の動作を例にして詳述する。【００１７】
まず、ＴＡ１が、ＲＦ信号をＲＦ電流ｉRFに変換し、そのＲＦ電流ｉRFを同相サンプリングミキサ部２に供給する。そして、同相ミキサ部２が、供給されたＲＦ電流ｉRFをＬＯ信号でサンプリングする。ＬＯ信号は、ＲＦ電流ｉRFとほぼ同一の周波数を持つ信号である。その結果、ＲＦ電流ｉRFが時間的に離散化されて離散信号となる。【００１８】
その後、離散信号は、Ｃｈ６および各Ｃｒ７〜１４に積分され、フィルタリングおよびデシメーション（ｄｅｃｉｍａｔｉｏｎ：間引き）が行われる。具体的には、まず、積分スイッチ１８のゲートにＳＶ０信号が入力すると、積分スイッチ１８が、ＳＶ０信号のハイレベルの間オンし、Ｃｈ６がＣｒ７に接続される。すると、Ｃｈ６およびＣｒ７に離散信号が蓄積される。このときＣｒ７は、ＳＶ０信号がハイレベルの間（例えば、ＬＯ信号の８周期の間）、離散信号を積分する。【００１９】
次に、ハイレベルのＳＶ０信号が立ち下がると、ＳＶ１信号が同時に立ち上がる。すると、積分スイッチ１８はオフし、積分スイッチ１９はオンする。その結果、Ｃｒ７がＣｈ６から切り離され、Ｃｒ８がＣｈ６に接続される。すると、Ｃｈ６およびＣｒ８に離散信号が保持され、Ｃｒ８は、ＳＶ１信号のハイレベルの間（例えば、ＬＯ信号の８周期の間）、その離散信号を積分する。【００２０】
その後、各ＳＶ２信号〜ＳＶ７信号が、順次、各積分スイッチ２０〜２５のゲートに入力すると、各積分スイッチ２０〜２５も、各ＳＶ２信号〜ＳＶ７信号のハイレベルの間（例えば、ＬＯ信号の８周期の間）、オンする。すると、各Ｃｒ９〜１４も、順次、Ｃｈ６に接続され、各Ｃｒ９〜１４において、例えば、ＬＯ信号の８周期の間、離散信号が積分される。【００２１】
このようにすると、８タップのＦＩＲ（Finite Impulse Response）フィルタの効果が得られる。このときのサンプリングレートは、１／８にデシメーションされる。ＬＯ信号の８周期分の信号が、８個の積分スイッチ１８〜２５に保持されることによって、移動平均されるからである。このようなフィルタを１段目ＦＩＲフィルタという。１段目ＦＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数１】
2007148693.tif 000003
【００２２】
また、各Ｃｒ７〜１４に順次接続されるＣｈ６は、出力電位を保持するので、ＩＩＲ(Infinite Impulse Response)フィルタの効果も得られる。このようなフィルタを１段目ＩＩＲフィルタという。第１段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。ただし、Ｃｈ６の容量をＣｈ、各Ｃｒ７〜１４の容量をＣｒとする。
【数２】
2007148693.tif 000004
【００２３】
また、ＬＯ信号周波数をｆｃとし、ＣｈがＣｒに比べて十分に大きいとすると、１段目ＩＩＲフィルタのカットオフ周波数は、次式の近似式で求められる。
【数３】
2007148693.tif 000005
【００２４】
この式（３）から、カットオフ周波数は、Ｃｈ６と各Ｃｒ７〜１４との容量の比が与えられれば、求まることがわかる。また、カットオフ周波数を低くするには、よりＣｈをＣｒに比べて大きくすればよいことがわかる。【００２５】
さらに、上述したＳＢＺ信号が、各放出スイッチ２６〜２９のゲートに入力すると、すべての放出スイッチ２６〜２９が、ＳＢＺ信号のハイレベルの間オンする。すると、各Ｃｒ７〜１０に積分された離散信号が、オン状態の各放出スイッチ２６〜２９を介して、Ｃｂ１５に同時に放出される。【００２６】
この放出後、次に、Ｄ信号がローレベルになり、ダンプスイッチ１６がオフし、Ｃｂ１５が、各Ｃｒ７〜１０から切り離される。【００２７】
次に、Ｒ信号がハイレベルになり、リセットスイッチ１７がオンし、各Ｃｒ７〜１０に保持されている信号がリセットされる。【００２８】
このようにすると、各Ｃｒ７〜１０に積分された信号が、同時にＣｂ１５に放出され、これにより、４タップのＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／４にデシメーションされる。４個のＣｒ７〜１０に積分された信号が、Ｃｂ１５に移動平均されるからである。【００２９】
また、各Ｃｒ１１〜１４に積分された信号も、各Ｃｒ７〜１０の場合と同様に機能し、ＳＡＺ信号のハイレベルの間、同時にＣｂ１５に放出される。したがって、４タップのＦＩＲフィルタの効果が得られる。また、サンプリングレートが１／４にデシメーションされる。このようなフィルタを２段目ＦＩＲフィルタという。２段目ＦＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数４】
2007148693.tif 000006
【００３０】
また、ＳＢＺ信号がハイレベルで、かつＳＡＺ信号がローレベルのときに、Ｒ信号がリセットスイッチ１７のゲートに入力し、リセットスイッチ１７がオンすると、４個のＣｒ７〜１０に保持されている信号が、各Ｃｒ７〜１０の接地端子側へ放出されて、リセットされる。他方、ＳＡＺ信号がハイレベルで、かつＳＢＺ信号がローレベルのときに、Ｒ信号がリセットスイッチ１７のゲートに入力すると、リセットスイッチ１７がオンし、４個のＣｒ１１〜１４に保持されている信号が、各Ｃｒ１１〜１４の接地端子側へ放出されて、リセットされる。【００３１】
その後、Ｆ信号がフィードバックスイッチ３４のゲートに入力し、フィードバックスイッチ３４がオンすると、フィードバック信号が、不図示のＤＡ変換器を介して信号処理部からサンプリングミキサ９００側へ入力する。フィードバック信号は、ＤＣオフセットや差動オフセットなどを補償するための信号であり、不図示の信号処理部に生成される。具体的には、信号処理部は、サンプリングミキサ９００の出力信号を、ＡＤ変換器を介して入力する。そして、信号処理部は、その出力信号を基に、上述したフィードバック信号を生成する。これにより、ＤＣオフセットや差動オフセットなどが補償される。このときのフィードバック信号により、１段目ＩＩＲフィルタの動作時に、ＤＣオフセットや差動オフセットなどが補償される。【００３２】
また、上述した４個のＣｒ７〜１０、または４個のＣｒ１１〜１４のグループ単位で、４個のＣｒがＣｂ１５に接続される。これにより、ＩＩＲフィルタの効果が得られる。このようなフィルタを２段目ＩＩＲフィルタという。２段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。【００３３】
【数５】
2007148693.tif 000007
【００３４】
また、２段目ＩＩＲフィルタのカットオフ周波数は、ＣｂがＣｒに比べて十分大きいとすると、次式の近似式で求められる。
【数６】
2007148693.tif 000008
【００３５】
式（６）から、カットオフ周波数は、各Ｃｒ７〜１４とＣｂ１５との容量の比が与えられれば、求められることがわかる。【００３６】
さらに、式（１）、式（２）、式（４）および式（５）から、同相サンプリングミキサ部２全体のフィルタの伝達関数のＺ関数は、次式で表される。
【数７】
2007148693.tif 000009
【００３７】
このＨを周波数変換した後のＤＣゲインは、次式で求められる。
【数８】
2007148693.tif 000010
【００３８】
式（８）から、ＤＣゲインは、1段目ＦＩＲフィルタのデシメーション数８と各Ｃｒ７〜１４の容量が与えられれば、求まることがわかる。【００３９】
なお、逆相ミキサ部３も、同相ミキサ部２とほぼ同様に動作するが、次の点が異なる。【００４０】
すなわち、逆相ミキサ部３のサンプリングスイッチ３５のゲート信号として動作するＬＯＢ信号は、ＬＯ信号に対し、位相遅れが１８０度となり、逆相ミキサ部３におけるサンプリングのタイミングが、同相ミキサ部２におけるタイミングよりも、１／２周期遅れる。【００４１】
このようにしてサンプリングミキサ９００を構成すると、そのサンプリングミキサ９００の出力信号は、１段目ＦＩＲフィルタ、１段目ＩＩＲフィルタ、２段目ＦＩＲフィルタおよび２段目ＩＩＲフィルタを通過した信号となる。  
【特許文献１】特開２００４−２８９７９３号公報（第６−９頁、図３ａ、図３ｂ、図４）
【発明の開示】
【発明が解決しようとする課題】
【００４２】
しかしながら、特許文献１に記載されたサンプリングミキサにおいては、１段目ＦＩＲフィルタのデシメーション数、２つのＩＩＲフィルタ（１段目、２段目）のカットオフ周波数およびＤＣゲインの設計条件が指定されると、サンプリングミキサ全体の静電容量（Ｃｈ、ＣｒおよびＣｂの容量値の総和）が決定され、その結果、ＤＣゲインを含む設計の自由度が低いという不都合があった。【００４３】
具体的には、例えば、１段目ＦＩＲフィルタのデシメーション数が指定されると、Ｃｈに接続されるＣｒの個数から、サンプリングミキサの次段に接続されたＡＤ変換器のサンプリンググレートが得られる。【００４４】
また、カットオフ周波数が指定されると、式（３）および式（６）から、Ｃｈ、ＣｒおよびＣｂの各容量の比が求められる。【００４５】
さらに、１段目ＦＩＲフィルタのデシメーション数およびＤＣゲインが指定されると、式（８）から、Ｃｒの容量が求められる。その結果、Ｃｒの容量と、上述したＣｈ、ＣｒおよびＣｂの各容量の比とに基づいて、ＣｈおよびＣｂの各容量も求められ、Ｃｈ、ＣｒおよびＣｂの容量値の総和が決定されてしまう。【００４６】
以上から、１段目ＦＩＲフィルタのデシメーション数、ＩＩＲフィルタのカットオフ周波数およびＤＣゲインを一定にしたまま、Ｃｈ、ＣｒおよびＣｂの容量値の総和を小さくすることができなかった。【００４７】
本発明の目的は、ＤＣゲインを含む設計の自由度を高めることができる離散フィルタ、サンプリングミキサおよび無線装置を提供することである。
【課題を解決するための手段】
【００４８】
本発明の離散フィルタは、周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、受信信号を積分するヒストリキャパシタと、前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、前記キャパシタ群から放出される信号を積分するバッファキャパシタとを有し、前記キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、前記複数の制御信号に基づいて互いに異なるタイミングで前記受信信号を積分し、前記ｍ個のローテートキャパシタは、積分した受信信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタから、前記期間よりも前の期間に積分された受信信号を放出する期間とが時間的に一致するように、前記積分された受信信号を前記バッファキャパシタに放出する、離散フィルタであって、前記キャパシタ群及び前記バッファキャパシタと並列に接続され、前記キャパシタ群から放出される信号が前記バッファキャパシタで積分される積分量を調整する容量調整部を具備する構成を採る。
【発明の効果】
【００４９】
本発明によれば、ヒストリキャパシタとローテートキャパシタから構成されるＩＩＲフィルタの動作時に、リセット後の積分素子がヒストリキャパシタに接続されるので、ＤＣゲインを含む設計の自由度を高めることができる。【００５０】
または、ローテートキャパシタとバッファキャパシタから構成されるＩＩＲフィルタの動作時に、リセット後の積分素子がバッファキャパシタに接続されるので、ＤＣゲインを含む設計の自由度を高めることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１におけるサンプリングミキサの回路例を示す図
【図２】図１の制御信号生成部によって生成される制御信号のタイミングチャート
【図３】本発明の実施の形態２におけるサンプリングミキサの回路例を示す図
【図４】本発明の実施の形態３におけるサンプリングミキサの回路例を示す図
【図５】本発明の実施の形態４におけるサンプリングミキサの回路例を示す図
【図６】本発明の実施の形態５におけるサンプリングミキサの回路例を示す図
【図７】本発明の実施の形態６におけるサンプリングミキサの回路例を示す図
【図８】本発明の実施の形態７における無線装置の構成例を示す図
【図９】従来例のサンプリングミキサの回路図
【図１０】従来例のサンプリングミキサの制御信号のタイミングチャート
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施の形態１ないし６について図面を参照しながら説明する。なお、各図において、同一の部分については同一の符号（用語）を用いて説明する。【００５３】
（実施の形態１）
図１は、本発明の実施の形態１におけるサンプリングミキサの回路図である。
図１において、サンプリングミキサ１００は、ＴＡ（トランスコンダクタンスアンプ）１と、ＴＡ１に接続された同相ミキサ部１０２と、同相ミキサ部１０２に並列接続された逆相ミキサ部１０３と、同相ミキサ部２および逆相ミキサ部３への制御信号を生成する制御信号生成部（信号生成部）１０４とを備えている。【００５４】
ＴＡ１は、受信した無線周波数（ＲＦ）信号をＲＦ電流ｉRFに変換して、同相ミキサ部１０２および逆相ミキサ部１０３に供給する。【００５５】
同相ミキサ部１０２は、サンプリングスイッチ５と、Ｃｈ（ヒストリキャパシタ：これを第１キャパシタともいう）６と、２個のＣｒ（ローテートキャパシタ：これを第２キャパシタともいう）７、８と、Ｃｂ（バッファキャパシタ：これを第３キャパシタともいう）１５と、ダンプスイッチ１６とを有する。なお、ここでは説明を簡単にするために、互いに並列に配設されるローテートキャパシタが２つの場合について説明を行うが、３以上であってもよい。【００５６】
さらに、同相ミキサ部１０２は、リセットスイッチ１７と、２個の積分スイッチ１８、１９と、２個の放出スイッチ２６、２７と、フィードバックスイッチ３４と、２つのゲイン制御容量部（調整部）１１０、１１１とを有する。本実施の形態においては、各ローテートキャパシタに対して１つのゲイン制御容量部（調整部）が並列に接続されている。また、本実施の形態において、上述した複数の各種スイッチ５、１６、２６、２７、３４は、例えば、ｎ型のＦＥＴで構成されているものとする。【００５７】
具体的には、同相ミキサ部１０２において、サンプリングスイッチ５のソースは、ＴＡ１の出力側に接続され、サンプリングスイッチ５のドレインは、積分スイッチ１９のドレインに接続されている。そして、サンプリングスイッチ５のドレインと積分スイッチ１９のドレインとの間には、Ｃｈ６の一端が接続され、Ｃｈ６の他端は接地されている。【００５８】
さらに、サンプリングスイッチ５のドレインと積分スイッチ１９のドレインとの間には、積分スイッチ１８およびＣｒ７からなる回路が、Ｃｈ６に並列接続されている。【００５９】
そして、積分スイッチ１８のソースとＣｒ７の一端との間には、ゲイン制御容量部１１０が接続されている。【００６０】
ゲイン制御容量部１１０は、ゲイン制御スイッチ４０と、３個の切替スイッチ４１、４２、４３と、３個のゲイン制御用コンデンサ（積分素子）４４、４５、４６と、リセットスイッチ４７を含んで構成されている。本実施の形態では、３個のゲイン制御用コンデンサの容量をそれぞれ、Ｃｇ１、Ｃｇ２、Ｃｇ３で表す。上述した複数の各種スイッチ４０、４１〜４３、４７は、例えば、ｎ型のＦＥＴで構成されている。【００６１】
ゲイン制御容量部１１０においては、ゲイン制御スイッチ４０のソースが、積分スイッチ１８のソースおよびＣｒ７の一端に共通接続されている。そして、ゲイン制御スイッチ４０のドレインには、切替スイッチ４１およびゲイン制御用コンデンサ４４からなる回路が接続されている。ゲイン制御用コンデンサ４４の一端は、切替スイッチ４１のソースに接続され、ゲイン制御用コンデンサ４４の他端は、接地されている。【００６２】
さらに、ゲイン制御スイッチ４０のドレインには、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とが並列接続されている。そして、各ゲイン制御用コンデンサ４５、４６の他端は、接地されている。【００６３】
また、ゲイン制御スイッチ４０のドレインには、リセットスイッチ４７のドレインが接続され、リセットスイッチ４７のソースは接地されている。【００６４】
放出スイッチ２６のソースは、Ｃｒ７の一端および積分スイッチ１８のソースの間のゲイン制御スイッチ４０の接続点と、ゲイン制御スイッチ４０のソースとに共通接続され、放出スイッチ２６のドレインは、ダンプスイッチ１６を介して、ＡＤ（アナログ・デジタル）変換器１０５に接続されている。【００６５】
放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間には、放出スイッチ２７のドレインが接続されている。そして、放出スイッチ２７のソースは、Ｃｒ８の一端および積分スイッチ１９のソースに共通接続されている。【００６６】
Ｃｒ８の一端は、積分スイッチ１９のソースに接続され、Ｃｒ８の他端は接地されている。【００６７】
そして、積分スイッチ１９のソースとＣｒ８の一端との間には、ゲイン制御容量部１１１が接続されている。【００６８】
ゲイン制御容量部１１１は、ゲイン制御スイッチ４８とリセットスイッチ４９とを含んで構成されている。ゲイン制御スイッチ４８のソースは、積分スイッチ１９のソースおよびＣｒ８の一端に共通接続され、ゲイン制御スイッチ４８のドレインは、リセットスイッチ４９のドレインに接続されている。そして、リセットスイッチ４９のソースは、接地されている。【００６９】
その他のゲイン制御容量部１１１の構成は、ゲイン制御容量部１１０と同様であるので、重複説明を省略する。【００７０】
また、放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間には、リセットスイッチ１７のドレインが接続され、リセットスイッチ１７のソースは接地されている。そして、リセットスイッチ１７のドレイン側には、リセットスイッチ３４のソースが接続され、リセットスイッチ３４のドレインは、ＤＡ変換器１０６に接続されている。【００７１】
なお、逆相ミキサ部１０３は、内部構成を図示していないが、同相ミキサ部１０２と同様に構成されている。【００７２】
制御信号生成部１０４は、例えば、シフトレジスタで構成され、１／８のＬＯ信号（局部発振信号）に基づいて、各種制御信号を生成するようになっている。【００７３】
制御信号の種類としては、Ｓ０〜Ｓ１信号、Ｄ信号、Ｒ信号、Ｆ信号、Ｃ０〜Ｃ２信号がある。Ｓ０〜Ｓ１信号は、互いに同じ周波数で異なる位相を持っている。Ｓ０信号は、積分スイッチ１８、放出スイッチ２７、ゲイン制御スイッチ４０およびリセットスイッチ４９の各ゲート信号として動作する。Ｓ１信号は、積分スイッチ１９、放出スイッチ２６、ゲイン制御スイッチ４８およびリセットスイッチ４７の各ゲート信号として動作する。なお、本実施の形態では、２つのローテートキャパシタ７、８が並列に配設されている場合であるため、Ｓ０、Ｓ１という２つの制御信号が生成されている。【００７４】
Ｄ信号は、ダンプスイッチ１６のゲート信号として動作し、Ｒ信号は、リセットスイッチ１７のゲート信号として動作する。また、Ｆ信号は、フィードバックスイッチ３４のゲート信号として動作する。【００７５】
Ｃ０信号は、切替スイッチ４１のゲート信号として動作する。Ｃ１信号は、切替スイッチ４２のゲート信号として動作する。Ｃ２信号は、切替スイッチ４３のゲート信号として動作する。【００７６】
Ｃ０〜Ｃ２信号に基づいて、各切替スイッチ４１〜４３は、ハイまたはローのレベルに応じて、オンまたはオフする。すると、各ゲイン制御用コンデンサ４４〜４６の容量（ゲイン制御容量部１１０の総容量）が、各切替スイッチ４１〜４３のオンまたはオフにより、可変する。すなわち、ゲイン制御容量部１１０が具備する複数のゲイン制御用コンデンサ４４〜４６のうちＣｈ６およびＣｒ７と接続されるゲイン制御用コンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部１１０の有効な容量値を可変にすることができる。Ｃ０〜Ｃ２信号はＬＯ信号に対応した周期をもった制御信号でなく、受信状況に応じたゲインを得られるように制御を行う制御信号である。この制御信号による制御により変更可能なゲイン制御容量部１１０の総容量の可変量は、次のとおりである。例えば、ゲイン制御容量部１１０の総容量をＣｇとすると、Ｃｇは、０以上から（Ｃｇ１＋Ｃｇ２＋Ｃｇ３）以下の範囲で離散的に可変する。【００７７】
図２は、制御信号生成部１０４に生成される制御信号のタイミングチャートである。図２によると、Ｓ０信号およびＳ１信号は、１／２周期ずつずれてパルスを生じる。本実施の形態では、Ｓ０信号およびＳ１信号のハイレベルの期間は、例えば、ＬＯ信号の８周期分とするが、変更してもよい。【００７８】
Ｓ０信号およびＳ１信号が立ち上がると、Ｄ信号が立ち上がり、次に、Ｄ信号が立ち下がると、Ｒ信号が立ち上がる。そして、Ｒ信号が立ち下がると、Ｆ信号が立ち上がる。【００７９】
次に、上述したＳ０信号などの制御信号のタイミングを参照しつつ、サンプリングミキサ１００の動作について説明する。ここでは、同相ミキサ部１０２の動作を例にして詳述する。【００８０】
まず、ＴＡ１が、ＲＦ信号をＲＦ電流ｉRFに変換し、そのＲＦ電流ｉRFを同相ミキサ部１０２のサンプリングスイッチ５に供給する。すると、供給されたＲＦ電流ｉRFが、サンプリングスイッチ５のゲートに入力されたＬＯ信号に基づいてサンプリングされる。ＬＯ信号は、ＲＦ電流ｉRFとほぼ同一の周波数を持つ信号である。その結果、ＲＦ電流ｉRFが時間的に離散化されて離散信号となる。【００８１】
次に、積分スイッチ１８、放出スイッチ２７、ゲイン制御スイッチ４０およびリセットスイッチ４９の各ゲートにＳ０信号が入力し、それらのスイッチ１８、２７、４０、４９が、Ｓ０信号のハイレベルの間オンする。【００８２】
すると、上述した離散信号（ＬＯ信号の８周期分）は、Ｃｈ６、Ｃｒ７およびゲイン制御容量部１１０のゲイン制御用コンデンサ４４〜４６で積分される。具体的には、離散信号は、Ｃｈ６に流れてＣｈ６で積分される。また、離散信号は、オン状態の積分スイッチ１８を介して、Ｃｒ７およびにゲイン制御容量部１１０に流れて、Ｃｒ７およびにゲイン制御容量部１１０で積分される。こうして離散信号の一部がゲイン制御容量部１１０に流れることにより、Ｃｈ６およびＣｒ７で積分される離散信号の積分量を調整することができる。さらに、上述のとおりゲイン制御容量部１１０が具備する複数のコンデンサのうちＣｈ６およびＣｒ７と接続されるコンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部１１０の有効な容量を変更することができる。これにより、Ｃｈ６およびＣｒ７で積分される離散信号の積分量を段階的に調整することができる。【００８３】
また、ゲイン制御容量部１１１のゲイン制御用コンデンサに保持されている信号が、リセットスイッチ４９のオンにより、リセットされる。なお、Ｃｒ７では積分される期間である、Ｓ０信号のハイレベルの間には、スイッチ２７がオンする。このため、Ｃｒ８に保持されている信号がＣｂ１５に放出される。すなわち、Ｃｒ７の積分期間と、Ｃｒ８の放出期間とが時間的に一致している。【００８４】
ハイベルのＳ０信号が立ち下がると、Ｓ１信号が同時に立ち上がり、積分スイッチ１８、放出スイッチ２７およびリセットスイッチ４９がオフする。また、積分スイッチ１９、放出スイッチ２６およびリセットスイッチ４７がオンする。すると、Ｃｒ７がＣｈ６から切り離され、Ｃｒ８がＣｈ６に接続される。このため、上述した離散信号（ＬＯ信号の８周期分）は、Ｃｈ６、Ｃｒ８およびゲイン制御容量部１１１の各ゲイン制御用コンデンサで積分される。具体的には、離散信号は、Ｃｈ６に流れてＣｈ６で積分される。また、離散信号は、オン状態の積分スイッチ１９を介して、Ｃｒ８およびにゲイン制御容量部１１１に流れて、Ｃｒ８およびにゲイン制御容量部１１１で積分される。【００８５】
また、各ゲイン制御用コンデンサ４４〜４６に保持されている信号が、リセットスイッチ４７のオンにより、リセットされる。【００８６】
以上のような離散信号の積分は、Ｓ０信号およびＳ１信号が交互にハイレベルになるたびに、繰り返される。その結果、ＬＯ信号の８周期の離散信号が積分され、ＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／８にデシメーションされる。【００８７】
また、各Ｃｒ７、８が交互に接続されるＣｈ６は、出力電位が保持される。これにより、１段目ＩＩＲフィルタの効果も得られる。Ｃｈ６とＣｒ７が接続するときは、リセットされたゲイン制御容量部１１０が接続する。Ｃｈ６とＣｒ８が接続するときは、リセットされたゲイン制御容量部１１１が接続する。【００８８】
さらに、図２に示すように、Ｓ０信号の立ち上がり時に、Ｄ信号も立ち上がると、ダンプスイッチ１６がオンし、Ｃｂ１５が、放出スイッチ２７を介して、Ｃｒ８に接続される。すると、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。また、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６およびＡＤ変換器１０５を介して、不図示のＤＳＰへ出力される。これにより、ＤＳＰは、ＤＣオフセットや差動オフセットなどを補償するためのフィードバック信号を生成する。【００８９】
その後、Ｄ信号が立ち下がるタイミングで、Ｒ信号が立ち上がると、ダンプスイッチ１６がオフし、リセットスイッチ１７がオンする。すると、Ｃｒ８に保持されている信号が、リセットされる。【００９０】
次に、Ｒ信号が立ち下がるタイミングで、Ｆ信号が立ち上がると、リセットスイッチ１７がオフし、フィードバックスイッチ３４がオンする。すると、上述したＤＳＰからのフィードバック信号が、ＤＡ変換器１０６を介して、同相ミキサ部１０２側へ入力される。これにより、ＤＣオフセットや差動オフセットなどが補償される。【００９１】
他方、Ｓ１信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、ダンプスイッチ１６がオンする。これにより、Ｃｂ１５が、放出スイッチ２６を介して、Ｃｒ７に接続される。【００９２】
Ｃｂ１５とＣｒ７とが接続されると、Ｃｒ７に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。また、Ｃｒ７に保持されている信号が、オン状態のダンプスイッチ１６およびＡＤ変換器１０５を介して、不図示のＤＳＰへ出力される。これにより、ＤＳＰは、ＤＣオフセットや差動オフセットなどを補償するためのフィードバック信号を生成する。【００９３】
このように、Ｓ０信号およびＳ１信号が交互に立ち上がることにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続される。このとき、Ｃｂ１５は、出力電位が保持される。これにより、２段目ＩＩＲフィルタの効果が得られる。【００９４】
なお、その後、Ｄ信号が立ち下がるタイミングで、Ｒ信号が立ち上がると、ダンプスイッチ１６がオフし、リセットスイッチ１７がオンする。すなわち、リセットスイッチ１７は、ローテートキャパシタの各放出期間の開始タイミング（ここでは、Ｓ０信号又はＳ１信号の立ち上がりタイミング）から一定時間後（ここでは、Ｄ信号が立ち下がるタイミングに対応）にオンする。すると、Ｃｒ８に保持されている信号が、リセットされる。そして、リセットスイッチ１７は、次の放出期間の開始タイミング（Ｓ０信号又はＳ１信号の次に立ち上がりタイミング）以前にオフする。【００９５】
次に、Ｒ信号が立ち下がるタイミングで、Ｆ信号が立ち上がると、リセットスイッチ１７がオフし、フィードバックスイッチ３４がオンする。すると、上述したＤＳＰからのフィードバック信号が、ＤＡ変換器１０６を介して、同相ミキサ部１０２側へ入力される。これにより、ＤＣオフセットや差動オフセットなどが補償される。【００９６】
ここで、各ゲイン制御容量部１１０、１１１の総容量をＣｇとすると、１段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数９】
2007148693.tif 000011
【００９７】
また、このときの同相ミキサ部１０２のＤＣゲインは、次式で求められる。
【数１０】
2007148693.tif 000012
【００９８】
式（１０）から、同相ミキサ部１０２のＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒと各ゲイン制御容量部１１０、１１１の総容量Ｃｇとの比で決定することができることがわかる。したがって、ＤＣゲインおよび各Ｃｒ７、８の容量をそれぞれ任意の値に設計することが可能となる。【００９９】
また、Ｃｇ＝０としたときのＤＣゲインの切り替え量をｘ［ｄＢ］とすると、Ｃｇは、次式で求められる。
【数１１】
2007148693.tif 000013
【０１００】
式（１１）から、ＤＣゲインの切り替え量とするために必要なＣｇは、Ｃｒとの比で求まることがわかる。例えば、Ｃｇ＝０の状態から、ＤＣゲインを２ｄＢ下げる場合、Ｃｇ＝０．２６Ｃｒの関係を満たすようにすればよい。【０１０１】
また、本実施の形態では、Ｃｇ＝（Ｃｇ１＋Ｃｇ２＋Ｃｇ３）は、前述したとおり、Ｃ０〜Ｃ２信号により、離散的に可変させることが可能となるので、式（１１）から、ＤＣゲインを可変できることがわかる。【０１０２】
例えば、Ｃｇ＝０の状態から、ｘ＝２ｄＢのステップ幅でＤＣゲインを４段階で切り替える場合は、次の条件を満たすように設定すればよい。すなわち、Ｃｇ１＝０．２６Ｃｒ、Ｃｇ２＝０．３２Ｃｒ、Ｃｇ３＝０．４２Ｃｒとし、Ｃｇ＝０、Ｃｇ＝０．２６Ｃｒ、Ｃｇ＝０．５８Ｃｒ、Ｃｇ＝１．０Ｃｒの順（４段階）に切り替える。【０１０３】
また、例えば、Ｃｇ＝０の状態から、ｘ＝１ｄＢのステップ幅でＤＣゲインを４段階で切り替える場合は、次の条件を満たすように設定すればよい。すなわち、Ｃｇ１＝０．１２Ｃｒ、Ｃｇ２＝０．１５Ｃｒ、Ｃｇ３＝０．１７Ｃｒとし、Ｃｇ＝０、Ｃｇ＝０．１２Ｃｒ、Ｃｇ＝０．２６Ｃｒ、Ｃｇ＝０．４１Ｃｒ、Ｃｇ＝０．５８Ｃｒの順（４段階）に切り替える。【０１０４】
このようにして、ＤＣゲインを４段階で切り替えた場合、１段目ＩＩＲフィルタのカットオフ周波数は、各ゲイン制御容量部１１０、１１１の総容量によって変化する（式（３）参照）。なお、このような変化が可能としても、Ｃｈ６の容量Ｃｈと各Ｃｒ７、８の容量Ｃｒとの比を小さくし、かつ、１段目ＩＩＲフィルタのカットオフ周波数を高く設定する。そして、２段目ＩＩＲフィルタのカットオフ周波数を低く設定することによって、その変化量を抑制させることが可能となる。したがって、カットオフ周波数をほぼ一定値とすることが可能となる。【０１０５】
また、式（９）〜（１１）より、ゲイン制御容量部を用いない従来のサンプリングミキサと容量値の総和を比較する。例えば、容量Ｃｈ、ＣｂがＣｒに比べて十分大きい、Ｃｈ＝１０Ｃｒとすると、従来のサンプリングミキサの1段目ＩＩＲフィルタ構成部分の容量値の総和はＣｈ＋Ｃｒ＝１１Ｃｒとなる。次に、ゲイン制御容量部を用いたサンプリングミキサは、例えば、容量Ｃｈ、Ｃｒをそれぞれ半分にする。半分になったＣｒによりＤＣゲインが６ｄＢ大きくなるが、半分になったＣｒと同じ容量値のＣｇを接続することで、ＤＣゲインを６ｄＢ下げてＣｒを半分にする前のＤＣゲインの値にできる。このときの１段目ＩＩＲフィルタ構成部分の容量値の総和は６Ｃｒとなる。よって、ゲイン制御容量部を用いるとＤＣゲイン一定のまま容量値の総和を小さくすることができる。【０１０６】
以上から、サンプリングミキサ全容量値と、ＤＣゲインと、フィルタ特性のカットオフ周波数の設計自由度を高めることができる。また、ゲイン制御容量部の容量値を切り替えることでゲイン制御を行うことができる。【０１０７】
なお、本実施の形態では、スイッチを構成する素子をｎ型ＦＥＴとしたが、ｐ型としてもよいし、ｎ型とｐ型を組み合わせて使用してもよい。このとき、ソース端子とドレイン端子を入れ替えてもよい。また、スイッチに微小電気機械システム（ＭＥＭＳ）を使用してもよい。【０１０８】
また、本実施の形態では、Ｃｂに同時に接続するＣｒの数を１としたがこれに限られない。【０１０９】
また、本実施の形態では、ゲイン制御容量部におけるゲイン制御用コンデンサの数を３としたがこれに限られない。容量切替スイッチを用いずにゲイン制御用コンデンサの数を１としてゲイン可変を行わなくてもよい。【０１１０】
また、本実施の形態では、ゲイン制御スイッチでＣｒとゲイン制御容量部の接続を制御し、切替スイッチでゲイン制御容量部の容量値を制御したが、ゲイン制御スイッチを用いずに切替スイッチにＣｒとゲイン制御容量部の接続を制御する信号を与えてもよい。【０１１１】
また、本実施の形態では、ゲイン制御用コンデンサに積分された信号をリセットするリセットスイッチを設けたが、これを設けずにＣｒのリセット時にゲイン制御容量部がＣｒと接続する制御信号をゲイン制御スイッチに与えてもよい。または、ゲイン制御スイッチを設けずに切替スイッチにＣｒのリセット時にゲイン制御容量部がＣｒと接続する制御信号与えてもよい。【０１１２】
また、本実施の形態では、ゲイン制御容量部をＣｒと積分スイッチの間に接続したが、Ｃｈと積分スイッチの間に接続してもよい。【０１１３】
また、本実施の形態では、サンプリングスイッチを接続したサンプリングミキサとしたが、サンプリングスイッチを用いずＢＢ信号を入力とした離散時間処理フィルタとしてもよい。ＢＢ信号は、ＲＦ周波数帯からＢＢ周波数帯に周波数変換された受信信号であり、連続信号でも、離散信号でもかまわない。【０１１４】
（実施の形態２）
図３は、本発明の実施の形態２におけるサンプリングミキサ２００の回路の一例を示す図である。ここでは、実施の形態１と異なる点を主に説明する。【０１１５】
サンプリングミキサ２００は、図１の同相ミキサ部１０２および逆相ミキサ部１０３に代えて、同相ミキサ部２０２および逆相ミキサ部２０３を含んで構成されている。【０１１６】
同相ミキサ部２０２は、図１のダンプスイッチ１６のドレインに、積分スイッチ２１のドレインがさらに接続され、積分スイッチ２１のソースには、Ｃｒ１０の一端が接続されている。Ｃｒ１０の他端は接地されている。【０１１７】
また、ダンプスイッチ１６のドレインと、積分スイッチ２１のドレインとの間には、積分スイッチ２０のドレインが接続され、積分スイッチ２１のソースには、Ｃｒ９の一端が接続されている。Ｃｒ９の他端は接地されている。【０１１８】
また、Ｃｒ９の一端と積分スイッチ２０のソースとの間には、放出スイッチ２８のソースが接続され、放出スイッチ２８のドレインは、ダンプスイッチ５１のソースに接続されている。【０１１９】
また、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、放出スイッチ２９のドレインが接続されている。他方、放出スイッチ２９のソースは、積分スイッチ２１のソースとＣｒ１０の一端との間に接続されている。【０１２０】
さらに、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、リセットスイッチ５２のドレインが接続され、リセットスイッチ５２のソースは接地されている。【０１２１】
また、ダンプスイッチ５１のドレインとＡＤ変換器１０５との間には、Ｃｂ５０の一端が接続され、Ｃｂ５０の他端は接地されている。【０１２２】
そして、積分スイッチ２０および放出スイッチ２９の各ゲートには、制御信号生成部１０４からのＳ０信号が入力し、積分スイッチ２１および放出スイッチ２８の各ゲートには、制御信号生成部１０４からのＳ１信号が入力するように構成されている。【０１２３】
また、ダンプスイッチ５１のゲートには、制御信号生成部１０４からのＤ信号が入力し、リセットスイッチ５２のゲートには、制御信号生成部１０４からのＲ信号が入力するように構成されている。【０１２４】
なお、逆相ミキサ部２０３は、逆位相で動作する点以外は、同相ミキサ部２０２と同様に構成されている。その他のサンプリングミキサ２００の構成は、実施の形態１と同様に構成されている。【０１２５】
このようにしてサンプリングミキサ２００を構成することにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続されて、２段目ＩＩＲフィルタの効果が得られる。さらに、各Ｃｒ９、１０が、Ｃｂ１５に交互に接続されて、３段目ＩＩＲフィルタの効果も得られる。【０１２６】
具体的には、図２に示したように、Ｓ０信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、２個のダンプスイッチ１６、５１がオンする。すると、Ｃｂ１５が、放出スイッチ２７を介して、Ｃｒ８に接続され、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。この点は、実施の形態１と同様である。【０１２７】
本実施の形態においては、Ｓ０信号がハイレベルのときに、ダンプスイッチ５１もオンするので、次のような動作もさらに行われる。すなわち、Ｃｂ５０が、オン状態の放出スイッチ２９を介して、Ｃｒ１０に接続され、Ｃｒ１０に保持されている信号が、オン状態の放出スイッチ２９およびダンプスイッチ５１を介して、Ｃｂ５０に放出される【０１２８】
同様に、Ｓ１信号がハイレベルのときに、Ｄ信号が立ち上がり、ダンプスイッチ５１もオンした場合、Ｃｂ５０が、オン状態の放出スイッチ２８を介して、Ｃｒ９に接続される。これにより、Ｃｒ９に保持されている信号が、オン状態の放出スイッチ２８およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。【０１２９】
このようにすると、Ｃｂ１５には、各Ｃｒ７、８が交互に接続されるので、Ｃｂ１５は、出力電位を保持する。よって、上述した３段目ＩＩＲフィルタの効果も得られる。【０１３０】
以上から、サンプリングミキサ２００は、実施の形態１の場合に比べ、３段目ＩＩＲフィルタの効果による減衰量をより得ることができる。１段目ＩＩＲフィルタのカットオフ周波数を、２段目及び３段目ＩＩＲフィルタのカットオフ周波数より高くすることで、ＤＣゲインを可変させたときのフィルタ特性の変化量をより小さくすることができる。【０１３１】
（実施の形態３）
図４は、本発明の実施の形態３におけるサンプリングミキサ３００の回路例を示す図である。ここでは、実施の形態１と異なる点を主に説明する。【０１３２】
サンプリングミキサ３００は、図１の同相ミキサ部１０２および逆相ミキサ部１０３に代えて、同相ミキサ部３０２および逆相ミキサ部３０３を含んで構成されている。【０１３３】
同相ミキサ部２０２は、図１の２つのゲイン制御容量部１１０、１１１に代えて、１つのゲイン制御容量部３１０を含んで構成されている。【０１３４】
ゲイン制御容量部３１０は、並列接続された３つの回路、すなわち、切替スイッチ４１およびゲイン制御用コンデンサ４４からなる回路と、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とを有する。なお、各切替スイッチ４１〜４３は、例えば、ｎ型のＦＥＴで構成されている。【０１３５】
切替スイッチ４３のドレインは、放出スイッチ２７とダンプスイッチ１６のソースとに共通接続されている。【０１３６】
そして、切替スイッチ４１のゲートには、制御信号生成部１０４からのＣ０信号が入力し、切替スイッチ４２のゲートには、制御信号生成部１０４からのＣ１信号が入力し、切替スイッチ４３のゲートには、制御信号生成部１０４からのＣ２信号が入力する。【０１３７】
放出スイッチ２６のドレインは、ダンプスイッチ１６のソースに接続されている。そして、放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間に接続されたゲイン制御容量部３１０の前段には、放出スイッチ２７のドレインが接続されている。【０１３８】
その他のサンプリングミキサ２００の構成は、実施の形態１とほぼ同様に構成されている。【０１３９】
次に、上述した制御信号のタイミングを参照しつつ、サンプリングミキサ３００の動作について説明する。ここでは、同相ミキサ部３０２の動作を例にして詳述する（適宜図２、図４参照）。【０１４０】
実施の形態３においても、実施の形態１の場合と同様、まず、Ｓ０信号により、ＬＯ信号の８周期分の離散信号が、Ｃｈ６およびＣｒ７に積分され、次に、Ｓ１信号により、その離散信号が、Ｃｈ６およびＣｒ８に積分される。このような積分は、Ｓ０信号およびＳ１信号の入力により交互に繰り返され、ＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／８にデシメーションされる。【０１４１】
また、Ｃｈ６に、各Ｃｒ７、８が交互に接続され、Ｃｈ６に出力電位が保存される。よって、１段目ＩＩＲフィルタの効果が得られる。【０１４２】
さらに、各Ｃｒ７、８が、Ｓ０信号またはＳ１信号により、Ｃｂ１５に交互に接続され、Ｃｂ１５に出力電位が保存される。よって、２段目ＩＩＲフィルタの効果が得られる。このとき、ゲイン制御容量部３１０の各ゲイン制御用コンデンサ４４〜４６も、各Ｃｒ７、８から放出された信号を積分する。【０１４３】
具体的には、Ｓ０信号がハイレベルのときは、Ｃｒ８で積分された離散信号が、オン状態の放出スイッチ２７を介して、各ゲイン制御用コンデンサ４４〜４６に放出されて、そこで積分される。他方、Ｓ０信号がハイレベルのときは、Ｃｒ７で積分された離散信号が、オン状態の放出スイッチ２６を介して、各ゲイン制御用コンデンサ４４〜４６に放出されて、そこで積分される。こうしてＣｒ７で積分された離散信号の一部がゲイン制御容量部３１０に流れることにより、Ｃｂ１５で積分される離散信号の積分量を調整することができる。さらに、ゲイン制御容量部３１０が具備する複数のコンデンサのうちＣｂ１５と接続されるコンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部３１０の有効な容量を変更することができる。これにより、Ｃｂ１５で積分される離散信号の積分量を段階的に調整することができる。【０１４４】
その後、Ｒ信号が立上ってハイレベルになると、リセットスイッチ１７がオンし、各ゲイン制御用コンデンサ４１〜４３に保持されている信号が、接地端子側へ流れてリセットされる。このようにすると、２段目ＩＩＲフィルタの動作時において、各ゲイン制御用コンデンサ４４〜４６は、積分した信号をリセットした後、各Ｃｒ７、８から放出された信号を積分する。このときの２段目ＩＩＲフィルタの伝達関数のＺ関数は、次式で表される。
【数１２】
2007148693.tif 000014
【０１４５】
また、同相ミキサ部３０２のＤＣゲインは、次式で求められる。
【数１３】
2007148693.tif 000015
【０１４６】
式（１３）から、ＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒとゲイン制御容量部３１０の総容量Ｃｇとの比で決定できることがわかる。なお、この場合、２段目ＩＩＲフィルタのカットオフ周波数は、ゲイン制御容量部３１０の総容量Ｃｇによって変化するが、各Ｃｒ７、８の容量ＣｒとＣｂ１５の容量Ｃｂとの比を小さくし、かつ、２段目ＩＩＲフィルタのカットオフ周波数を高く設定する。そして、１段目ＩＩＲフィルタのカットオフ周波数を低く設定することによって、その変化量を抑制させることが可能となる。【０１４７】
以上より、サンプリングミキサ３００によれば、実施の形態１の効果のほか、実施の形態１の場合に比べ、ゲイン制御容量部の個数を減らすことが可能となる。よって、サンプリングミキサの回路を小型化させることができる。【０１４８】
（実施の形態４）
図５は、本実施の形態４におけるサンプリングミキサの回路例を示す図である。ここでは、実施の形態３と異なる点を主に説明する。【０１４９】
サンプリングミキサ４００は、図４の同相ミキサ部３０２および逆相ミキサ部３０３に代えて、同相ミキサ部４０２および逆相ミキサ部４０３を含んで構成されている。【０１５０】
同相ミキサ部４０２では、図４のダンプスイッチ１６のドレインは、積分スイッチ２１のドレインに接続されている。積分スイッチ２１のソースは、Ｃｒ１０の一端に接続され、Ｃｒ１０の他端は、接地されている。【０１５１】
また、ダンプスイッチ１６のドレインと、積分スイッチ２１のドレインとの間には、積分スイッチ２０のドレインが接続され、積分スイッチ２１のソースは、Ｃｒ１０の一端に接続されている。Ｃｒ１０の他端は、接地されている。【０１５２】
そして、Ｃｒ９の一端と、積分スイッチ２０のソースとの間には、放出スイッチ２８のソースが接続される。放出スイッチ２８のドレインは、ダンプスイッチ５１のソースに接続されている。また、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、放出スイッチ２９のドレインが接続されている。放出スイッチ２９のソースは、積分スイッチ２１のソースとＣｒ１０の一端との間に接続されている。【０１５３】
さらに、ダンプスイッチ５１のドレインとＡＤ変換器１０５との間には、Ｃｂ５０の一端が接続され、Ｃｂ５０の他端は、接地されている。なお、逆相ミキサ部４０３は、逆位相で動作する点以外は、同相ミキサ部４０２とほぼ同様に構成されている。その他のサンプリングミキサ４００の構成は、実施の形態１と同様に構成されている。【０１５４】
このようにしてサンプリングミキサ４００を構成することにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続されて、２段目ＩＩＲフィルタの効果が得られる。さらに、各Ｃｒ９、１０が、Ｃｂ１５に交互に接続され、３段目ＩＩＲフィルタの効果も得られる。【０１５５】
具体的には、図２に示したように、Ｓ０信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、２個のダンプスイッチ１６、５１がオンする。すると、Ｃｂ１５が、オン状態の放出スイッチ２７を介して、Ｃｒ８に接続され、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。この点は、Ｃｒ７との接続動作を含め実施の形態１と同様である。【０１５６】
そして、本実施の形態においては、Ｓ０信号がハイレベルのときに、ダンプスイッチ５１もオンするので、次のような動作も行われる。すなわち、Ｃｂ５０が、オン状態の放出スイッチ２９を介して、Ｃｒ１０に接続され、Ｃｒ１０に保持されている信号が、オン状態の放出スイッチ２９およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。【０１５７】
同様に、Ｓ１信号がハイレベルのときに、Ｄ信号が立ち上がり、ダンプスイッチ５１もオンすると、Ｃｂ５０が、オン状態の放出スイッチ２８を介して、Ｃｒ９に接続される。すると、Ｃｒ９に保持されている信号が、オン状態の放出スイッチ２８およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。【０１５８】
このようにすると、各Ｃｒ９、１０が交互に接続されるＣｂ５０が、出力電位を保持する。よって、上述した３段目ＩＩＲフィルタの効果も得られる。【０１５９】
ここで、２段目ＩＩＲフィルタの動作時において、各ゲイン制御用コンデンサ４４〜４６は、積分した信号をリセットした後、各Ｃｒ７、８から放出された信号を積分する。このときの２段目ＩＩＲフィルタの伝達関数のＺ関数は、次式で表される。なお、各Ｃｒ９、１０の容量をＣｒ２とする。
【数１４】
2007148693.tif 000016
【０１６０】
また、同相ミキサ部４０２のＤＣゲインは、次式で求められる。
【数１５】
2007148693.tif 000017
【０１６１】
式（１５）から、ＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒと、各Ｃｒ９、１０の容量Ｃｒ２と、ゲイン制御容量部３１０の総容量Ｃｇとの比で決定できることがかわる。【０１６２】
以上より、サンプリングミキサ４００によれば、実施の形態３の効果のほか、実施の形態３に比べ、３段目ＩＩＲフィルタの効果により、大きな減衰量を得ることができる。２段目ＩＩＲフィルタのカットオフ周波数を、１段目及び３段目ＩＩＲフィルタのカットオフ周波数より高くすることで、ＤＣゲインを可変させたときのフィルタ特性の変化量をより小さくすることができる。【０１６３】
（実施の形態５）
図６は、本実施の形態５におけるサンプリングミキサ５００の回路例を示す図である。ここでは、実施の形態４と異なる点を主に説明する。【０１６４】
サンプリングミキサ５００は、図５の同相ミキサ部４０２および逆相ミキサ部４０３に代えて、同相ミキサ部５０２および逆相ミキサ部５０３を含んで構成されている。【０１６５】
同相ミキサ部５０２は、図５のゲイン制御容量部３１０に代えて、ゲイン制御容量部５１０を有する。【０１６６】
ゲイン制御容量部５１０は、並列接続された３つの回路、すなわち、切替スイッチ４１およびゲイン制御用コンデンサ４４からなる回路と、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とを有する。【０１６７】
切替スイッチ４１のソースとゲイン制御用コンデンサ４４の一端との間には、フィードバックスイッチ３４ａが接続されている。フィードバックスイッチ３４ａは、例えば、ｎ型のＦＥＴで構成されている。なお、後述する各フィードバックスイッチ３４ｂ、３４ｃも、例えば、ｎ型のＦＥＴで構成されている。【０１６８】
フィードバックスイッチ３４ａのソースは、切替スイッチ４１のソースとゲイン制御用コンデンサ４４の一端との間に接続されている。そして、フィードバックスイッチ３４ａのドレインは、ＤＡ変換器１０６に接続されている。【０１６９】
また、フィードバックスイッチ３４ａのドレインと、ＤＡ変換器１０６との間には、フィードバックスイッチ３４ｂのドレインが接続されている。そして、フィードバックスイッチ３４ｂのソースは、切替スイッチ４２のソースとゲイン制御用コンデンサ４５の一端との間に接続されている。【０１７０】
さらに、フィードバックスイッチ３４ａのドレインと、ＤＡ変換器１０６との間には、フィードバックスイッチ３４ｃのドレインが接続されている。そして、フィードバックスイッチ３４ｃのソースは、切替スイッチ４３のソースとゲイン制御用コンデンサ４６の一端との間に接続されている。【０１７１】
各フィードバックスイッチ３４ａ〜３４ｃのゲートは、制御信号生成部１０４からのＦ信号が入力するように構成されている。【０１７２】
また、切替スイッチ４１のゲートには、制御信号生成部１０４からのＣ０信号が入力し、切替スイッチ４２のゲートには、制御信号生成部１０４からのＣ１信号が入力し、切替スイッチ４３のゲートには、制御信号生成部１０４からのＣ２信号が入力するように構成されている。【０１７３】
なお、逆相ミキサ部５０３は、逆位相で動作する点以外は、同相ミキサ部５０２と同様に構成されている。その他のサンプリングミキサ５００の構成は、実施の形態４と同様に構成されている。【０１７４】
このようにしてサンプリングミキサ５００を構成することにより、Ｆ信号がハイレベルのときに、各フィードバックスイッチ４１〜４３がオンする。すると、前述したフィードバック信号が、ＤＡ変換器１０６から、各フィードバックスイッチ３４ａ〜３４ｃを介して、ゲイン制御容量部５１０側へ入力する。これにより、サンプリングミキサ５００の出力端側に位置する２段目ＩＩＲフィルタの動作時に、フィードバック信号による補償（ＤＣオフセットなど）が行われる。【０１７５】
以上より、サンプリングミキサ５００によれば、実施の形態４の効果のほか、実施の形態４に比べ、フィードバック信号の入力が出力端側に近くなるので、フィードバック信号による補償動作の収束時間が短縮する。【０１７６】
なお、実施の形態５において、すべてのゲイン制御用コンデンサ４４〜４６にフィードバック信号が入力する場合について説明したが、一部のゲイン制御用コンデンサにフィードバック信号が入力するように構成してもよい。【０１７７】
また、フィードバック信号の入力は、オン状態の切替スイッチに対応するゲイン制御用コンデンサに対してのみ行うようにしてもよい。【０１７８】
（実施の形態６）
図７は、本実施の形態６におけるサンプリングミキサ６００の回路例を示す図である。ここでは、実施の形態４と異なる点を主に説明する。【０１７９】
サンプリングミキサ６００は、図５の同相ミキサ部４０２および逆相ミキサ部４０３に代えて、同相ミキサ部６０２および逆相ミキサ部６０３を含んで構成されている。【０１８０】
同相ミキサ部６０２は、サンプリングスイッチ５に加え、例えば、ＦＥＴで構成されたサンプリングスイッチ６１をさらに有する。サンプリングスイッチ６１のゲートには、ＬＯ信号よりも位相が１８０度遅れたＬＯＢ信号が入力するように構成されている。このように構成することにより、同相ミキサ部６０２は、ＬＯ信号およびＬＯＢ信号（これらを総称して差動モード信号という）を入力として与えられている。【０１８１】
サンプリングスイッチ６１のソースは、ＴＡ６０の出力側と逆相ミキサ部６０３のサンプリングスイッチ６２とに共通接続されている。サンプリングスイッチ６２のドレインは、サンプリングスイッチ５のドレインおよびＣｈ６の一端側へ接続されている。【０１８２】
そして、図５の実施の形態４において接地されていたＣｈ６の他端が、サンプリングスイッチ６２のドレインに接続されている。同様に、図５のＣｂ１５、５０およびリセットスイッチ１７、５２の他端も、逆相ミキサ部６０３側に接続されている。【０１８３】
また、サンプリングミキサ６００は、図５のゲイン制御容量部３１０に代えて、ゲイン制御容量部６１０を有する。そして、ゲイン制御容量部６１０のゲイン制御用コンデンサ４４〜４６は、同相ミキサ部６０２および逆相ミキサ部６０３の双方に共通に用いられている。【０１８４】
このように構成すると、Ｃｒ７〜１０、Ｃｂ１５、５０およびリセットスイッチ１７、５２において、同相ミキサ部６０２および逆相ミキサ部６０３の出力信号を差動合成することが可能となる。また、ゲイン制御用コンデンサ４４〜４６においても、同相ミキサ部６０２および逆相ミキサ部６０３の出力信号を差動合成することが可能となる。【０１８５】
以上から、サンプリングミキサ６００は、実施の形態４の効果のほか、Ｃｒ７などを同相ミキサ部６０２および逆相ミキサ部６０３の双方で共用することができるので、より小型化することができる効果もある。【０１８６】
（実施の形態７）
図８は、本発明の実施の形態７における無線装置７００の構成例を示すブロック図である。無線装置７００は、例えば、携帯電話、自動車電話、トランシーバなどである。【０１８７】
図８において、無線機７００は、アンテナ７０１、共用器７０２、送信部７０３、受信部７０４および信号処理部（ＤＳＰ）７０５を備えている。【０１８８】
そして、送信部７０３は、電力増幅器（ＰＡ）７０６および変調部７０７を有する。受信部７０４は、低雑音増幅器（ＬＮＡ）７０８およびサンプリングミキサ７０９を有する。サンプリングミキサ７０９として、例えば、図１の実施の形態１におけるサンプリングミキサ１００を用いる。このようにすると、なお、サンプリングミキサ７０９として、実施の形態２、３、４および５のいずれかにおけるサンプリングミキサを用いてもよい（図３〜図７参照）。【０１８９】
アンテナ７０１は、共用器７０２を介して、送信部７０３および受信部７０４にそれぞれ接続されている。【０１９０】
共用器７０２は、送信信号および受信信号の各周波数帯に対応している。そして、共用器７０２は、送信部７０３からの信号が入力されれば、その信号のうち、送信信号の周波数帯域を通過させてアンテナ７０１に出力する。他方、アンテナ７０１からの信号が共用器７０２に入力されれば、共用器７０２は、その信号のうち、受信信号の周波数帯域を通過させて受信部７０４に出力する。【０１９１】
信号処理部７０５では、受信部７０４からの出力信号が、ＡＤ変換された後、その出力信号が信号処理（例えば、音声処理、データ処理）される。また、信号処理部７０５では、所定の入力信号（例えば、音声、データ）が信号処理された後、ＤＡ変換（不図示）されて、送信部７０３に出力される。【０１９２】
このようにして無線装置７００を構成すると、前述したサンプリングミキサの効果を得ることができる。すなわち、ＩＩＲフィルタのＤＣゲインに関して、Ｃｒの容量とゲイン制御容量部の総容量との比で決定することが可能となる。このため、サンプリングミキサの総容量、ＤＣゲイン、およびフィルタ特性のカットオフ周波数についての設計条件を自由に決定することができ、有用である。【０１９３】
また、ゲイン制御容量の総容量を可変することによりＤＣゲインの値を制御することができる。【０１９４】
さらに、Ｃｈ、ＣｒおよびＣｂの各容量を変更したＤＣゲインの制御方法に比べ、サンプリングミキサの回路を小型化できる。ＤＣゲインを可変することにより、歪による受信感度の劣化を抑えられる。【０１９５】
なお、実施の形態１〜７では、サンプリングミキサまたはこれを含む無線装置の場合で説明したが、サンプリングスイッチ５を有さない離散フィルタまたはこれを含む無線装置として適用してもよい。【０１９６】
２００６年６月２０日出願の特願２００６−１７０４５２の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【０１９７】
本発明の離散フィルタおよびサンプリングミキサは、無線装置に内蔵する無線回路に用いるのに有用である。特に、離散フィルタおよびサンプリングミキサは、信号を周波数変換するのに適している。
【図１】
2007148693.tif 000018
【図２】
2007148693.tif 000019
【図３】
2007148693.tif 000020
【図４】
2007148693.tif 000021
【図５】
2007148693.tif 000022
【図６】
2007148693.tif 000023
【図７】
2007148693.tif 000024
【図８】
2007148693.tif 000025
【図９】
2007148693.tif 000026
【図１０】
2007148693.tif 000027
【手続補正書】
【提出日】平成20年10月14日(2008.10.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、
受信信号を積分するヒストリキャパシタと、
前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、
前記キャパシタ群から放出される信号を積分するバッファキャパシタと
を有し、
前記キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、前記複数の制御信号に基づいて互いに異なるタイミングで前記受信信号を積分し、
前記ｍ個のローテートキャパシタは、積分した受信信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタから、前記期間よりも前の期間に積分された受信信号を放出する期間とが時間的に一致するように、前記積分された受信信号を前記バッファキャパシタに放出する、離散フィルタであって、
前記キャパシタ群及び前記バッファキャパシタと並列に接続され、前記キャパシタ群から放出される信号が前記バッファキャパシタで積分される積分量を調整する容量調整部を具備する離散フィルタ。
【請求項２】
前記容量調整部は、容量と、当該容量と前記キャパシタ群との接続状態を切り替える切り替えスイッチとを有する請求項１に記載の離散フィルタ。
【請求項３】
前記容量調整部は、複数の容量と、当該複数の容量と前記前記キャパシタ群との接続状態を切り替える複数の切り替えスイッチとを有し、前記複数の切り替えスイッチのＯＮＯＦＦ状態を切り替えて前記キャパシタ群と接続される容量を変更することにより、前記バッファキャパシタで積分される積分量を調整する請求項１に記載の離散フィルタ。
【請求項４】
前記容量調整部と接続され当該容量調整部で蓄積された信号をリセットするリセットスイッチを有し、当該リセットスイッチは、前記キャパシタ群の各放出期間の開始タイミングから一定時間後にＯＮし次の放出期間の開始タイミング以前にＯＦＦする請求項１に記載の離散フィルタ。
【請求項５】
前記バッファキャパシタの後段に、前記キャパシタ群と同じ構造を有する第２キャパシタ群及び当該第２キャパシタ群から放出される信号を積分する第２バッファキャパシタを具備する請求項１に記載の離散フィルタ。
【請求項６】
請求項１に記載の離散フィルタを２つ並列接続し、各離散フィルタに与えられる入力信号を差動モード信号とし、前記２つの並列接続した離散フィルタの前記キャパシタ群を差動間で共有する離散フィルタ。
【請求項７】
請求項１に記載の離散フィルタと、
前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、
を含む、サンプリングミキサ。
【請求項８】
請求項１に記載の離散フィルタと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項９】
請求項７に記載のサンプリングミキサと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項１０】
周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、
受信信号を積分するヒストリキャパシタと、
前記複数の制御信号に基づいてそれぞれが異なるタイミングで前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、
前記キャパシタ群から放出される信号を積分するバッファキャパシタと
を有し、
前記ｍ個のローテートキャパシタは、積分した信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタに積分された前記受信信号を放出する期間とが時間的に一致するように、積分した受信信号を前記バッファキャパシタに放出する、離散フィルタであって、
前記ｍ個のローテートキャパシタのそれぞれと並列に接続され、各ローテートキャパシタで積分される前記受信信号の積分量を調整する容量調整部をｍ個含む離散フィルタ。
【請求項１１】
前記ｍ個の容量調整部のそれぞれは、容量と、当該容量と前記キャパシタ群との接続状態を切り替える切り替えスイッチとを有する請求項１０に記載の離散フィルタ。
【請求項１２】
前記ｍ個の容量調整部のそれぞれは、複数の容量と、当該複数の容量と前記前記キャパシタ群との接続状態を切り替える複数の切り替えスイッチとを有し、前記複数の切り替えスイッチのＯＮＯＦＦ状態を切り替えて前記キャパシタ群と接続される容量を変更することにより、前記バッファキャパシタで積分される積分量を調整する請求項１０に記載の離散フィルタ。
【請求項１３】
第１の前記バッファキャパシタの後段に、ｍ個（ｍは２以上の自然数）のローテートキャパシタから成る第２キャパシタ群及び当該第２キャパシタ群から放出される信号を積分する第２バッファキャパシタを有し、
前記第２キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、対応する第１のキャパシタ群のローテートキャパシタが前記受信信号を積分する期間と同じ期間に前記第１バッファキャパシタに接続し、対応する第１キャパシタ群のローテートキャパシタが前記受信信号を放出する期間と同じ期間に前記第２バッファキャパシタに接続する請求項１０に記載の離散フィルタ。
【請求項１４】
請求項１０に記載の離散フィルタを２つ並列接続し、各離散フィルタに与えられる入力信号を差動モード信号とし、前記２つの並列接続した離散フィルタの前記キャパシタ群を差動間で共有する離散フィルタ。
【請求項１５】
請求項１０に記載の離散フィルタと、
前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、
を含む、サンプリングミキサ。
【請求項１６】
請求項１０に記載の離散フィルタと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【請求項１７】
請求項１５に記載のサンプリングミキサと、
前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
前記信号処理部における信号処理の出力信号を変調する変調部と、
を含む、無線装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタリングなどのデジタル信号処理を行う離散フィルタ、サンプリングミキサおよび無線装置に関する。
【背景技術】
【０００２】
従来のサンプリングミキサにおいては、デジタル変換された信号がサンプリング回路でサンプリングされ、サンプリング回路に内蔵されているスイッチトキャパシタでフィルタ効果が得られていた（例えば、特許文献１）。以下、特許文献１に記載のサンプリングミキサについて図面を参照しながら詳述する。
【０００３】
図９は特許文献１に記載されたサンプリングミキサ９００の回路図である。
【０００４】
図９において、サンプリングミキサ９００は、受信した無線周波数（ＲＦ）信号をＲＦ電流ｉRFに変換するＴＡ（トランスコンダクタンスアンプ）１と、ＴＡ１に変換されたＲＦ電流ｉRFをサンプリングする同相サンプリングミキサ部（以下、同相ミキサ部という）２と、同相ミキサ部２に並列接続された逆相サンプリングミキサ部（以下、逆相ミキサ部という）３と、同相ミキサ部２および逆相ミキサ部３への制御信号を生成するＤＣＵ（デジタルコントロールユニット）４とを備えている。
【０００５】
同相ミキサ部２は、ＦＥＴで構成されたサンプリングスイッチ５と、このサンプリングスイッチ５によりＬＯ信号（局部発振信号）に基づいてサンプリングされた信号を時間的に連続して積分するＣｈ（ヒストリキャパシタ）６とを含んでいる。また、同相ミキサ部２は、サンプリングスイッチ５でサンプリングされた信号の積分と放出とを繰り返す複数のＣｒ（ローテートキャパシタ）７、８、９、１０、１１、１２、１３、１４と、各Ｃｒ７〜１４から放出された信号をバッファするＣｂ（バッファキャパシタ）１５とを含んでいる。
【０００６】
さらに、同相ミキサ部２は、各Ｃｒ７〜１４に保持された信号をＣｂ１５へ放出させるためのダンプスイッチ１６と、信号放出後に各Ｃｒ７〜１４に保持されている信号をリセットさせるリセットスイッチ１７と、各Ｃｒ７〜１４にＣｈ６を順次接続させるための複数の積分スイッチ１８、１９、２０、２１、２２、２３、２４、２５とを含んでいる。さらに、同相ミキサ部２は、各Ｃｒ７〜１４をＣｂ１５に順次接続させるための複数の放出スイッチ２６、２７、２８、２９、３０、３１、３２、３３と、ＤＡ（デジタル・アナログ）変換器からサンプリングミキサ９００側へのフィードバック信号の入力を制御するフィードバックスイッチ３４とを含んでいる。
【０００７】
ダンプスイッチ１６、リセットスイッチ１７、各積分スイッチ１８〜２５、各放出スイッチ２６〜３３、およびフィードバックスイッチ３４の各々は、ｎ型ＦＥＴで構成されている。ｎ型ＦＥＴは、ゲート電圧がハイレベル（高レベル）のときオンし、ゲート電圧がローレベル（低レベル）のときオフする。なお、逆相ミキサ部３は、同相ミキサ部２と同様に構成されている。
【０００８】
ＤＣＵ４は、各積分スイッチ１８〜２５、各放出スイッチ２６〜３３、ダンプスイッチ１６、リセットスイッチ１７、およびフィードバックスイッチ３４の各ゲートに接続されている。そして、ＤＣＵ４は、それらのスイッチ１６〜３４のゲートに各種制御信号を出力する。
【０００９】
制御信号の種類としては、各ＳＶ０信号〜ＳＶ７信号、ＳＡＺ信号、ＳＢＺ信号、Ｄ信号、Ｒ信号、およびＦ信号がある。各ＳＶ０信号〜ＳＶ７信号は、対応する各積分スイッチ１８〜２５のゲート信号として動作する。ＳＡＺ信号は、各放出スイッチ３０〜３３のゲート信号として動作し、ＳＢＺ信号は、各放出スイッチ２６〜２９のゲート信号として動作する。
【００１０】
Ｄ信号は、ダンプスイッチ１６のゲート信号として動作し、Ｒ信号は、リセットスイッチ１７のゲート信号として動作する。Ｆ信号は、フィードバックスイッチ３４のゲート信号として動作する。
【００１１】
図１０は、ＤＣＵ４に生成される制御信号のタイミングチャートを示す図である。
【００１２】
図１０に示すように、ＬＯ信号は、周期方形パルスであり、ＬＯ信号が所定の周期を経て立ち上がると、各ＳＶ０信号〜ＳＶ７信号は、交互に立ち上がりおよび立ち下がりを繰り返す。
【００１３】
そして、ＳＶ０信号およびＳＶ４信号の立ち上がり時に、ＳＡＺ信号およびＳＢＺ信号の状態がそれぞれ反転する。
【００１４】
Ｄ信号は、ＳＶ０信号およびＳＶ４信号の立ち上がり時に立ち上がる。他方、ＳＶ１信号およびＳＶ５信号の立ち下がり時に、Ｄ信号は立ち下がる。
【００１５】
Ｒ信号は、Ｄ信号の立ち下がり時に立ち上がる。また、Ｆ信号は、Ｒ信号の立ち下がり時に立ち上がる。
【００１６】
次に、上述した制御信号のタイミングを参照しつつ、サンプリングミキサ９００の動作について説明する。ここでは、同相ミキサ部２の動作を例にして詳述する。
【００１７】
まず、ＴＡ１が、ＲＦ信号をＲＦ電流ｉRFに変換し、そのＲＦ電流ｉRFを同相サンプリングミキサ部２に供給する。そして、同相ミキサ部２が、供給されたＲＦ電流ｉRFをＬＯ信号でサンプリングする。ＬＯ信号は、ＲＦ電流ｉRFとほぼ同一の周波数を持つ信号である。その結果、ＲＦ電流ｉRFが時間的に離散化されて離散信号となる。
【００１８】
その後、離散信号は、Ｃｈ６および各Ｃｒ７〜１４に積分され、フィルタリングおよびデシメーション（ｄｅｃｉｍａｔｉｏｎ：間引き）が行われる。具体的には、まず、積分スイッチ１８のゲートにＳＶ０信号が入力すると、積分スイッチ１８が、ＳＶ０信号のハイレベルの間オンし、Ｃｈ６がＣｒ７に接続される。すると、Ｃｈ６およびＣｒ７に離散信号が蓄積される。このときＣｒ７は、ＳＶ０信号がハイレベルの間（例えば、ＬＯ信号の８周期の間）、離散信号を積分する。
【００１９】
次に、ハイレベルのＳＶ０信号が立ち下がると、ＳＶ１信号が同時に立ち上がる。すると、積分スイッチ１８はオフし、積分スイッチ１９はオンする。その結果、Ｃｒ７がＣｈ６から切り離され、Ｃｒ８がＣｈ６に接続される。すると、Ｃｈ６およびＣｒ８に離散信号が保持され、Ｃｒ８は、ＳＶ１信号のハイレベルの間（例えば、ＬＯ信号の８周期の間）、その離散信号を積分する。
【００２０】
その後、各ＳＶ２信号〜ＳＶ７信号が、順次、各積分スイッチ２０〜２５のゲートに入力すると、各積分スイッチ２０〜２５も、各ＳＶ２信号〜ＳＶ７信号のハイレベルの間（例えば、ＬＯ信号の８周期の間）、オンする。すると、各Ｃｒ９〜１４も、順次、Ｃｈ６に接続され、各Ｃｒ９〜１４において、例えば、ＬＯ信号の８周期の間、離散信号が積分
される。
【００２１】
このようにすると、８タップのＦＩＲ（Finite Impulse Response）フィルタの効果が
得られる。このときのサンプリングレートは、１／８にデシメーションされる。ＬＯ信号の８周期分の信号が、８個の積分スイッチ１８〜２５に保持されることによって、移動平均されるからである。このようなフィルタを１段目ＦＩＲフィルタという。１段目ＦＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数１】
2007148693.tif 000028
【００２２】
また、各Ｃｒ７〜１４に順次接続されるＣｈ６は、出力電位を保持するので、ＩＩＲ(Infinite Impulse Response)フィルタの効果も得られる。このようなフィルタを１段目Ｉ
ＩＲフィルタという。第１段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。ただし、Ｃｈ６の容量をＣｈ、各Ｃｒ７〜１４の容量をＣｒとする。
【数２】
2007148693.tif 000029
【００２３】
また、ＬＯ信号周波数をｆｃとし、ＣｈがＣｒに比べて十分に大きいとすると、１段目ＩＩＲフィルタのカットオフ周波数は、次式の近似式で求められる。
【数３】
2007148693.tif 000030
【００２４】
この式（３）から、カットオフ周波数は、Ｃｈ６と各Ｃｒ７〜１４との容量の比が与えられれば、求まることがわかる。また、カットオフ周波数を低くするには、よりＣｈをＣｒに比べて大きくすればよいことがわかる。
【００２５】
さらに、上述したＳＢＺ信号が、各放出スイッチ２６〜２９のゲートに入力すると、すべての放出スイッチ２６〜２９が、ＳＢＺ信号のハイレベルの間オンする。すると、各Ｃｒ７〜１０に積分された離散信号が、オン状態の各放出スイッチ２６〜２９を介して、Ｃｂ１５に同時に放出される。
【００２６】
この放出後、次に、Ｄ信号がローレベルになり、ダンプスイッチ１６がオフし、Ｃｂ１５が、各Ｃｒ７〜１０から切り離される。
【００２７】
次に、Ｒ信号がハイレベルになり、リセットスイッチ１７がオンし、各Ｃｒ７〜１０に保持されている信号がリセットされる。
【００２８】
このようにすると、各Ｃｒ７〜１０に積分された信号が、同時にＣｂ１５に放出され、これにより、４タップのＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／４にデシメーションされる。４個のＣｒ７〜１０に積分された信号が、Ｃｂ１５に移動平均されるからである。
【００２９】
また、各Ｃｒ１１〜１４に積分された信号も、各Ｃｒ７〜１０の場合と同様に機能し、ＳＡＺ信号のハイレベルの間、同時にＣｂ１５に放出される。したがって、４タップのＦ
ＩＲフィルタの効果が得られる。また、サンプリングレートが１／４にデシメーションされる。このようなフィルタを２段目ＦＩＲフィルタという。２段目ＦＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数４】
2007148693.tif 000031
【００３０】
また、ＳＢＺ信号がハイレベルで、かつＳＡＺ信号がローレベルのときに、Ｒ信号がリセットスイッチ１７のゲートに入力し、リセットスイッチ１７がオンすると、４個のＣｒ７〜１０に保持されている信号が、各Ｃｒ７〜１０の接地端子側へ放出されて、リセットされる。他方、ＳＡＺ信号がハイレベルで、かつＳＢＺ信号がローレベルのときに、Ｒ信号がリセットスイッチ１７のゲートに入力すると、リセットスイッチ１７がオンし、４個のＣｒ１１〜１４に保持されている信号が、各Ｃｒ１１〜１４の接地端子側へ放出されて、リセットされる。
【００３１】
その後、Ｆ信号がフィードバックスイッチ３４のゲートに入力し、フィードバックスイッチ３４がオンすると、フィードバック信号が、不図示のＤＡ変換器を介して信号処理部からサンプリングミキサ９００側へ入力する。フィードバック信号は、ＤＣオフセットや差動オフセットなどを補償するための信号であり、不図示の信号処理部に生成される。具体的には、信号処理部は、サンプリングミキサ９００の出力信号を、ＡＤ変換器を介して入力する。そして、信号処理部は、その出力信号を基に、上述したフィードバック信号を生成する。これにより、ＤＣオフセットや差動オフセットなどが補償される。このときのフィードバック信号により、１段目ＩＩＲフィルタの動作時に、ＤＣオフセットや差動オフセットなどが補償される。
【００３２】
また、上述した４個のＣｒ７〜１０、または４個のＣｒ１１〜１４のグループ単位で、４個のＣｒがＣｂ１５に接続される。これにより、ＩＩＲフィルタの効果が得られる。このようなフィルタを２段目ＩＩＲフィルタという。２段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【００３３】
【数５】
2007148693.tif 000032
【００３４】
また、２段目ＩＩＲフィルタのカットオフ周波数は、ＣｂがＣｒに比べて十分大きいとすると、次式の近似式で求められる。
【数６】
2007148693.tif 000033
【００３５】
式（６）から、カットオフ周波数は、各Ｃｒ７〜１４とＣｂ１５との容量の比が与えられれば、求められることがわかる。
【００３６】
さらに、式（１）、式（２）、式（４）および式（５）から、同相サンプリングミキサ部２全体のフィルタの伝達関数のＺ関数は、次式で表される。
【数７】
2007148693.tif 000034
【００３７】
このＨを周波数変換した後のＤＣゲインは、次式で求められる。
【数８】
2007148693.tif 000035
【００３８】
式（８）から、ＤＣゲインは、1段目ＦＩＲフィルタのデシメーション数８と各Ｃｒ７
〜１４の容量が与えられれば、求まることがわかる。
【００３９】
なお、逆相ミキサ部３も、同相ミキサ部２とほぼ同様に動作するが、次の点が異なる。
【００４０】
すなわち、逆相ミキサ部３のサンプリングスイッチ３５のゲート信号として動作するＬＯＢ信号は、ＬＯ信号に対し、位相遅れが１８０度となり、逆相ミキサ部３におけるサンプリングのタイミングが、同相ミキサ部２におけるタイミングよりも、１／２周期遅れる。
【００４１】
このようにしてサンプリングミキサ９００を構成すると、そのサンプリングミキサ９００の出力信号は、１段目ＦＩＲフィルタ、１段目ＩＩＲフィルタ、２段目ＦＩＲフィルタおよび２段目ＩＩＲフィルタを通過した信号となる。  
【特許文献１】特開２００４−２８９７９３号公報（第６−９頁、図３ａ、図３ｂ、図４）
【発明の開示】
【発明が解決しようとする課題】
【００４２】
しかしながら、特許文献１に記載されたサンプリングミキサにおいては、１段目ＦＩＲフィルタのデシメーション数、２つのＩＩＲフィルタ（１段目、２段目）のカットオフ周波数およびＤＣゲインの設計条件が指定されると、サンプリングミキサ全体の静電容量（Ｃｈ、ＣｒおよびＣｂの容量値の総和）が決定され、その結果、ＤＣゲインを含む設計の自由度が低いという不都合があった。
【００４３】
具体的には、例えば、１段目ＦＩＲフィルタのデシメーション数が指定されると、Ｃｈに接続されるＣｒの個数から、サンプリングミキサの次段に接続されたＡＤ変換器のサンプリンググレートが得られる。
【００４４】
また、カットオフ周波数が指定されると、式（３）および式（６）から、Ｃｈ、ＣｒおよびＣｂの各容量の比が求められる。
【００４５】
さらに、１段目ＦＩＲフィルタのデシメーション数およびＤＣゲインが指定されると、式（８）から、Ｃｒの容量が求められる。その結果、Ｃｒの容量と、上述したＣｈ、ＣｒおよびＣｂの各容量の比とに基づいて、ＣｈおよびＣｂの各容量も求められ、Ｃｈ、ＣｒおよびＣｂの容量値の総和が決定されてしまう。
【００４６】
以上から、１段目ＦＩＲフィルタのデシメーション数、ＩＩＲフィルタのカットオフ周
波数およびＤＣゲインを一定にしたまま、Ｃｈ、ＣｒおよびＣｂの容量値の総和を小さくすることができなかった。
【００４７】
本発明の目的は、ＤＣゲインを含む設計の自由度を高めることができる離散フィルタ、サンプリングミキサおよび無線装置を提供することである。
【課題を解決するための手段】
【００４８】
本発明の離散フィルタは、周波数が同じで位相が異なる複数の制御信号を生成する制御信号生成部と、受信信号を積分するヒストリキャパシタと、前記ヒストリキャパシタと順次並列に接続されて前記受信信号を積分するｍ個（ｍは２以上の自然数）のローテートキャパシタから成るキャパシタ群と、前記キャパシタ群から放出される信号を積分するバッファキャパシタとを有し、前記キャパシタ群を構成するｍ個のローテートキャパシタのそれぞれは、前記複数の制御信号に基づいて互いに異なるタイミングで前記受信信号を積分し、前記ｍ個のローテートキャパシタは、積分した受信信号を放出するタイミングに応じて複数のグループに分けられ、前記複数のグループから選択される１つのグループを構成するローテートキャパシタに前記受信信号を積分する期間の少なくとも一部と、前記選択された１つのグループ以外の他のグループを構成するローテートキャパシタから、前記期間よりも前の期間に積分された受信信号を放出する期間とが時間的に一致するように、前記積分された受信信号を前記バッファキャパシタに放出する、離散フィルタであって、前記キャパシタ群及び前記バッファキャパシタと並列に接続され、前記キャパシタ群から放出される信号が前記バッファキャパシタで積分される積分量を調整する容量調整部を具備する構成を採る。
【発明の効果】
【００４９】
本発明によれば、ヒストリキャパシタとローテートキャパシタから構成されるＩＩＲフィルタの動作時に、リセット後の積分素子がヒストリキャパシタに接続されるので、ＤＣゲインを含む設計の自由度を高めることができる。
【００５０】
または、ローテートキャパシタとバッファキャパシタから構成されるＩＩＲフィルタの動作時に、リセット後の積分素子がバッファキャパシタに接続されるので、ＤＣゲインを含む設計の自由度を高めることができる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の実施の形態１ないし６について図面を参照しながら説明する。なお、各図において、同一の部分については同一の符号（用語）を用いて説明する。
【００５２】
（実施の形態１）
図１は、本発明の実施の形態１におけるサンプリングミキサの回路図である。
図１において、サンプリングミキサ１００は、ＴＡ（トランスコンダクタンスアンプ）１と、ＴＡ１に接続された同相ミキサ部１０２と、同相ミキサ部１０２に並列接続された逆相ミキサ部１０３と、同相ミキサ部２および逆相ミキサ部３への制御信号を生成する制御信号生成部（信号生成部）１０４とを備えている。
【００５３】
ＴＡ１は、受信した無線周波数（ＲＦ）信号をＲＦ電流ｉRFに変換して、同相ミキサ部１０２および逆相ミキサ部１０３に供給する。
【００５４】
同相ミキサ部１０２は、サンプリングスイッチ５と、Ｃｈ（ヒストリキャパシタ：これを第１キャパシタともいう）６と、２個のＣｒ（ローテートキャパシタ：これを第２キャパシタともいう）７、８と、Ｃｂ（バッファキャパシタ：これを第３キャパシタともいう）１５と、ダンプスイッチ１６とを有する。なお、ここでは説明を簡単にするために、互いに並列に配設されるローテートキャパシタが２つの場合について説明を行うが、３以上であってもよい。
【００５５】
さらに、同相ミキサ部１０２は、リセットスイッチ１７と、２個の積分スイッチ１８、１９と、２個の放出スイッチ２６、２７と、フィードバックスイッチ３４と、２つのゲイン制御容量部（調整部）１１０、１１１とを有する。本実施の形態においては、各ローテートキャパシタに対して１つのゲイン制御容量部（調整部）が並列に接続されている。また、本実施の形態において、上述した複数の各種スイッチ５、１６、２６、２７、３４は、例えば、ｎ型のＦＥＴで構成されているものとする。
【００５６】
具体的には、同相ミキサ部１０２において、サンプリングスイッチ５のソースは、ＴＡ１の出力側に接続され、サンプリングスイッチ５のドレインは、積分スイッチ１９のドレインに接続されている。そして、サンプリングスイッチ５のドレインと積分スイッチ１９のドレインとの間には、Ｃｈ６の一端が接続され、Ｃｈ６の他端は接地されている。
【００５７】
さらに、サンプリングスイッチ５のドレインと積分スイッチ１９のドレインとの間には、積分スイッチ１８およびＣｒ７からなる回路が、Ｃｈ６に並列接続されている。
【００５８】
そして、積分スイッチ１８のソースとＣｒ７の一端との間には、ゲイン制御容量部１１０が接続されている。
【００５９】
ゲイン制御容量部１１０は、ゲイン制御スイッチ４０と、３個の切替スイッチ４１、４２、４３と、３個のゲイン制御用コンデンサ（積分素子）４４、４５、４６と、リセットスイッチ４７を含んで構成されている。本実施の形態では、３個のゲイン制御用コンデンサの容量をそれぞれ、Ｃｇ１、Ｃｇ２、Ｃｇ３で表す。上述した複数の各種スイッチ４０、４１〜４３、４７は、例えば、ｎ型のＦＥＴで構成されている。
【００６０】
ゲイン制御容量部１１０においては、ゲイン制御スイッチ４０のソースが、積分スイッチ１８のソースおよびＣｒ７の一端に共通接続されている。そして、ゲイン制御スイッチ４０のドレインには、切替スイッチ４１およびゲイン制御用コンデンサ４４からなる回路が接続されている。ゲイン制御用コンデンサ４４の一端は、切替スイッチ４１のソースに接続され、ゲイン制御用コンデンサ４４の他端は、接地されている。
【００６１】
さらに、ゲイン制御スイッチ４０のドレインには、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とが並列接続されている。そして、各ゲイン制御用コンデンサ４５、４６の他端は、接地されている。
【００６２】
また、ゲイン制御スイッチ４０のドレインには、リセットスイッチ４７のドレインが接続され、リセットスイッチ４７のソースは接地されている。
【００６３】
放出スイッチ２６のソースは、Ｃｒ７の一端および積分スイッチ１８のソースの間のゲイン制御スイッチ４０の接続点と、ゲイン制御スイッチ４０のソースとに共通接続され、放出スイッチ２６のドレインは、ダンプスイッチ１６を介して、ＡＤ（アナログ・デジタル）変換器１０５に接続されている。
【００６４】
放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間には、放出スイッチ２７のドレインが接続されている。そして、放出スイッチ２７のソースは、Ｃｒ８の一端および積分スイッチ１９のソースに共通接続されている。
【００６５】
Ｃｒ８の一端は、積分スイッチ１９のソースに接続され、Ｃｒ８の他端は接地されている。
【００６６】
そして、積分スイッチ１９のソースとＣｒ８の一端との間には、ゲイン制御容量部１１１が接続されている。
【００６７】
ゲイン制御容量部１１１は、ゲイン制御スイッチ４８とリセットスイッチ４９とを含んで構成されている。ゲイン制御スイッチ４８のソースは、積分スイッチ１９のソースおよびＣｒ８の一端に共通接続され、ゲイン制御スイッチ４８のドレインは、リセットスイッチ４９のドレインに接続されている。そして、リセットスイッチ４９のソースは、接地されている。
【００６８】
その他のゲイン制御容量部１１１の構成は、ゲイン制御容量部１１０と同様であるので、重複説明を省略する。
【００６９】
また、放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間には、リセットスイッチ１７のドレインが接続され、リセットスイッチ１７のソースは接地されている。そして、リセットスイッチ１７のドレイン側には、リセットスイッチ３４のソースが接続され、リセットスイッチ３４のドレインは、ＤＡ変換器１０６に接続されている。
【００７０】
なお、逆相ミキサ部１０３は、内部構成を図示していないが、同相ミキサ部１０２と同様に構成されている。
【００７１】
制御信号生成部１０４は、例えば、シフトレジスタで構成され、１／８のＬＯ信号（局部発振信号）に基づいて、各種制御信号を生成するようになっている。
【００７２】
制御信号の種類としては、Ｓ０〜Ｓ１信号、Ｄ信号、Ｒ信号、Ｆ信号、Ｃ０〜Ｃ２信号がある。Ｓ０〜Ｓ１信号は、互いに同じ周波数で異なる位相を持っている。Ｓ０信号は、積分スイッチ１８、放出スイッチ２７、ゲイン制御スイッチ４０およびリセットスイッチ４９の各ゲート信号として動作する。Ｓ１信号は、積分スイッチ１９、放出スイッチ２６、ゲイン制御スイッチ４８およびリセットスイッチ４７の各ゲート信号として動作する。なお、本実施の形態では、２つのローテートキャパシタ７、８が並列に配設されている場合であるため、Ｓ０、Ｓ１という２つの制御信号が生成されている。
【００７３】
Ｄ信号は、ダンプスイッチ１６のゲート信号として動作し、Ｒ信号は、リセットスイッチ１７のゲート信号として動作する。また、Ｆ信号は、フィードバックスイッチ３４のゲート信号として動作する。
【００７４】
Ｃ０信号は、切替スイッチ４１のゲート信号として動作する。Ｃ１信号は、切替スイッチ４２のゲート信号として動作する。Ｃ２信号は、切替スイッチ４３のゲート信号として動作する。
【００７５】
Ｃ０〜Ｃ２信号に基づいて、各切替スイッチ４１〜４３は、ハイまたはローのレベルに応じて、オンまたはオフする。すると、各ゲイン制御用コンデンサ４４〜４６の容量（ゲイン制御容量部１１０の総容量）が、各切替スイッチ４１〜４３のオンまたはオフにより、可変する。すなわち、ゲイン制御容量部１１０が具備する複数のゲイン制御用コンデンサ４４〜４６のうちＣｈ６およびＣｒ７と接続されるゲイン制御用コンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部１１０の有効な容量値を可変にすることができる。Ｃ０〜Ｃ２信号はＬＯ信号に対応した周期をもった制御信号でなく、受信状況に応じたゲインを得られるように制御を行う制御信号である。この制御信号による制御により変更可能なゲイン制御容量部１１０の総容量の可変量は、次のとおりである。例えば、ゲイン制御容量部１１０の総容量をＣｇとすると、Ｃｇは、０以上から（Ｃｇ１＋Ｃｇ２＋Ｃｇ３）以下の範囲で離散的に可変する。
【００７６】
図２は、制御信号生成部１０４に生成される制御信号のタイミングチャートである。図２によると、Ｓ０信号およびＳ１信号は、１／２周期ずつずれてパルスを生じる。本実施の形態では、Ｓ０信号およびＳ１信号のハイレベルの期間は、例えば、ＬＯ信号の８周期分とするが、変更してもよい。
【００７７】
Ｓ０信号およびＳ１信号が立ち上がると、Ｄ信号が立ち上がり、次に、Ｄ信号が立ち下がると、Ｒ信号が立ち上がる。そして、Ｒ信号が立ち下がると、Ｆ信号が立ち上がる。
【００７８】
次に、上述したＳ０信号などの制御信号のタイミングを参照しつつ、サンプリングミキサ１００の動作について説明する。ここでは、同相ミキサ部１０２の動作を例にして詳述する。
【００７９】
まず、ＴＡ１が、ＲＦ信号をＲＦ電流ｉRFに変換し、そのＲＦ電流ｉRFを同相ミキサ部１０２のサンプリングスイッチ５に供給する。すると、供給されたＲＦ電流ｉRFが、サンプリングスイッチ５のゲートに入力されたＬＯ信号に基づいてサンプリングされる。ＬＯ信号は、ＲＦ電流ｉRFとほぼ同一の周波数を持つ信号である。その結果、ＲＦ電流ｉRFが時間的に離散化されて離散信号となる。
【００８０】
次に、積分スイッチ１８、放出スイッチ２７、ゲイン制御スイッチ４０およびリセットスイッチ４９の各ゲートにＳ０信号が入力し、それらのスイッチ１８、２７、４０、４９が、Ｓ０信号のハイレベルの間オンする。
【００８１】
すると、上述した離散信号（ＬＯ信号の８周期分）は、Ｃｈ６、Ｃｒ７およびゲイン制御容量部１１０のゲイン制御用コンデンサ４４〜４６で積分される。具体的には、離散信号は、Ｃｈ６に流れてＣｈ６で積分される。また、離散信号は、オン状態の積分スイッチ１８を介して、Ｃｒ７およびにゲイン制御容量部１１０に流れて、Ｃｒ７およびにゲイン制御容量部１１０で積分される。こうして離散信号の一部がゲイン制御容量部１１０に流れることにより、Ｃｈ６およびＣｒ７で積分される離散信号の積分量を調整することができる。さらに、上述のとおりゲイン制御容量部１１０が具備する複数のコンデンサのうちＣｈ６およびＣｒ７と接続されるコンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部１１０の有効な容量を変更することができる。これにより、Ｃｈ６およびＣｒ７で積分される離散信号の積分量を段階的に調整することができる。
【００８２】
また、ゲイン制御容量部１１１のゲイン制御用コンデンサに保持されている信号が、リセットスイッチ４９のオンにより、リセットされる。なお、Ｃｒ７では積分される期間である、Ｓ０信号のハイレベルの間には、スイッチ２７がオンする。このため、Ｃｒ８に保持されている信号がＣｂ１５に放出される。すなわち、Ｃｒ７の積分期間と、Ｃｒ８の放出期間とが時間的に一致している。
【００８３】
ハイベルのＳ０信号が立ち下がると、Ｓ１信号が同時に立ち上がり、積分スイッチ１８、放出スイッチ２７およびリセットスイッチ４９がオフする。また、積分スイッチ１９、放出スイッチ２６およびリセットスイッチ４７がオンする。すると、Ｃｒ７がＣｈ６から切り離され、Ｃｒ８がＣｈ６に接続される。このため、上述した離散信号（ＬＯ信号の８周期分）は、Ｃｈ６、Ｃｒ８およびゲイン制御容量部１１１の各ゲイン制御用コンデンサで積分される。具体的には、離散信号は、Ｃｈ６に流れてＣｈ６で積分される。また、離散信号は、オン状態の積分スイッチ１９を介して、Ｃｒ８およびにゲイン制御容量部１１１に流れて、Ｃｒ８およびにゲイン制御容量部１１１で積分される。
【００８４】
また、各ゲイン制御用コンデンサ４４〜４６に保持されている信号が、リセットスイッチ４７のオンにより、リセットされる。
【００８５】
以上のような離散信号の積分は、Ｓ０信号およびＳ１信号が交互にハイレベルになるたびに、繰り返される。その結果、ＬＯ信号の８周期の離散信号が積分され、ＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／８にデシメーションされる。
【００８６】
また、各Ｃｒ７、８が交互に接続されるＣｈ６は、出力電位が保持される。これにより、１段目ＩＩＲフィルタの効果も得られる。Ｃｈ６とＣｒ７が接続するときは、リセットされたゲイン制御容量部１１０が接続する。Ｃｈ６とＣｒ８が接続するときは、リセットされたゲイン制御容量部１１１が接続する。
【００８７】
さらに、図２に示すように、Ｓ０信号の立ち上がり時に、Ｄ信号も立ち上がると、ダンプスイッチ１６がオンし、Ｃｂ１５が、放出スイッチ２７を介して、Ｃｒ８に接続される。すると、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。また、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６およびＡＤ変換器１０５を介して、不図示のＤＳＰへ出力される。これにより、ＤＳＰは、ＤＣオフセットや差動オフセットなどを補償するためのフィードバック信号を生成する。
【００８８】
その後、Ｄ信号が立ち下がるタイミングで、Ｒ信号が立ち上がると、ダンプスイッチ１６がオフし、リセットスイッチ１７がオンする。すると、Ｃｒ８に保持されている信号が、リセットされる。
【００８９】
次に、Ｒ信号が立ち下がるタイミングで、Ｆ信号が立ち上がると、リセットスイッチ１７がオフし、フィードバックスイッチ３４がオンする。すると、上述したＤＳＰからのフィードバック信号が、ＤＡ変換器１０６を介して、同相ミキサ部１０２側へ入力される。これにより、ＤＣオフセットや差動オフセットなどが補償される。
【００９０】
他方、Ｓ１信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、ダンプスイッチ１６がオンする。これにより、Ｃｂ１５が、放出スイッチ２６を介して、Ｃｒ７に接続される。
【００９１】
Ｃｂ１５とＣｒ７とが接続されると、Ｃｒ７に保持されている信号が、オン状態のダン
プスイッチ１６を介して、Ｃｂ１５に放出される。また、Ｃｒ７に保持されている信号が、オン状態のダンプスイッチ１６およびＡＤ変換器１０５を介して、不図示のＤＳＰへ出力される。これにより、ＤＳＰは、ＤＣオフセットや差動オフセットなどを補償するためのフィードバック信号を生成する。
【００９２】
このように、Ｓ０信号およびＳ１信号が交互に立ち上がることにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続される。このとき、Ｃｂ１５は、出力電位が保持される。これにより、２段目ＩＩＲフィルタの効果が得られる。
【００９３】
なお、その後、Ｄ信号が立ち下がるタイミングで、Ｒ信号が立ち上がると、ダンプスイッチ１６がオフし、リセットスイッチ１７がオンする。すなわち、リセットスイッチ１７は、ローテートキャパシタの各放出期間の開始タイミング（ここでは、Ｓ０信号又はＳ１信号の立ち上がりタイミング）から一定時間後（ここでは、Ｄ信号が立ち下がるタイミングに対応）にオンする。すると、Ｃｒ８に保持されている信号が、リセットされる。そして、リセットスイッチ１７は、次の放出期間の開始タイミング（Ｓ０信号又はＳ１信号の次に立ち上がりタイミング）以前にオフする。
【００９４】
次に、Ｒ信号が立ち下がるタイミングで、Ｆ信号が立ち上がると、リセットスイッチ１７がオフし、フィードバックスイッチ３４がオンする。すると、上述したＤＳＰからのフィードバック信号が、ＤＡ変換器１０６を介して、同相ミキサ部１０２側へ入力される。これにより、ＤＣオフセットや差動オフセットなどが補償される。
【００９５】
ここで、各ゲイン制御容量部１１０、１１１の総容量をＣｇとすると、１段目ＩＩＲフィルタの伝達関数のＺ変換は、次式で表される。
【数９】
2007148693.tif 000036
【００９６】
また、このときの同相ミキサ部１０２のＤＣゲインは、次式で求められる。
【数１０】
2007148693.tif 000037
【００９７】
式（１０）から、同相ミキサ部１０２のＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒと各ゲイン制御容量部１１０、１１１の総容量Ｃｇとの比で決定することができることがわかる。したがって、ＤＣゲインおよび各Ｃｒ７、８の容量をそれぞれ任意の値に設計することが可能となる。
【００９８】
また、Ｃｇ＝０としたときのＤＣゲインの切り替え量をｘ［ｄＢ］とすると、Ｃｇは、次式で求められる。
【数１１】
2007148693.tif 000038
【００９９】
式（１１）から、ＤＣゲインの切り替え量とするために必要なＣｇは、Ｃｒとの比で求まることがわかる。例えば、Ｃｇ＝０の状態から、ＤＣゲインを２ｄＢ下げる場合、Ｃｇ
＝０．２６Ｃｒの関係を満たすようにすればよい。
【０１００】
また、本実施の形態では、Ｃｇ＝（Ｃｇ１＋Ｃｇ２＋Ｃｇ３）は、前述したとおり、Ｃ０〜Ｃ２信号により、離散的に可変させることが可能となるので、式（１１）から、ＤＣゲインを可変できることがわかる。
【０１０１】
例えば、Ｃｇ＝０の状態から、ｘ＝２ｄＢのステップ幅でＤＣゲインを４段階で切り替える場合は、次の条件を満たすように設定すればよい。すなわち、Ｃｇ１＝０．２６Ｃｒ、Ｃｇ２＝０．３２Ｃｒ、Ｃｇ３＝０．４２Ｃｒとし、Ｃｇ＝０、Ｃｇ＝０．２６Ｃｒ、Ｃｇ＝０．５８Ｃｒ、Ｃｇ＝１．０Ｃｒの順（４段階）に切り替える。
【０１０２】
また、例えば、Ｃｇ＝０の状態から、ｘ＝１ｄＢのステップ幅でＤＣゲインを４段階で切り替える場合は、次の条件を満たすように設定すればよい。すなわち、Ｃｇ１＝０．１２Ｃｒ、Ｃｇ２＝０．１５Ｃｒ、Ｃｇ３＝０．１７Ｃｒとし、Ｃｇ＝０、Ｃｇ＝０．１２Ｃｒ、Ｃｇ＝０．２６Ｃｒ、Ｃｇ＝０．４１Ｃｒ、Ｃｇ＝０．５８Ｃｒの順（４段階）に切り替える。
【０１０３】
このようにして、ＤＣゲインを４段階で切り替えた場合、１段目ＩＩＲフィルタのカットオフ周波数は、各ゲイン制御容量部１１０、１１１の総容量によって変化する（式（３）参照）。なお、このような変化が可能としても、Ｃｈ６の容量Ｃｈと各Ｃｒ７、８の容量Ｃｒとの比を小さくし、かつ、１段目ＩＩＲフィルタのカットオフ周波数を高く設定する。そして、２段目ＩＩＲフィルタのカットオフ周波数を低く設定することによって、その変化量を抑制させることが可能となる。したがって、カットオフ周波数をほぼ一定値とすることが可能となる。
【０１０４】
また、式（９）〜（１１）より、ゲイン制御容量部を用いない従来のサンプリングミキサと容量値の総和を比較する。例えば、容量Ｃｈ、ＣｂがＣｒに比べて十分大きい、Ｃｈ＝１０Ｃｒとすると、従来のサンプリングミキサの1段目ＩＩＲフィルタ構成部分の容量
値の総和はＣｈ＋Ｃｒ＝１１Ｃｒとなる。次に、ゲイン制御容量部を用いたサンプリングミキサは、例えば、容量Ｃｈ、Ｃｒをそれぞれ半分にする。半分になったＣｒによりＤＣゲインが６ｄＢ大きくなるが、半分になったＣｒと同じ容量値のＣｇを接続することで、ＤＣゲインを６ｄＢ下げてＣｒを半分にする前のＤＣゲインの値にできる。このときの１段目ＩＩＲフィルタ構成部分の容量値の総和は６Ｃｒとなる。よって、ゲイン制御容量部を用いるとＤＣゲイン一定のまま容量値の総和を小さくすることができる。
【０１０５】
以上から、サンプリングミキサ全容量値と、ＤＣゲインと、フィルタ特性のカットオフ周波数の設計自由度を高めることができる。また、ゲイン制御容量部の容量値を切り替えることでゲイン制御を行うことができる。
【０１０６】
なお、本実施の形態では、スイッチを構成する素子をｎ型ＦＥＴとしたが、ｐ型としてもよいし、ｎ型とｐ型を組み合わせて使用してもよい。このとき、ソース端子とドレイン端子を入れ替えてもよい。また、スイッチに微小電気機械システム（ＭＥＭＳ）を使用してもよい。
【０１０７】
また、本実施の形態では、Ｃｂに同時に接続するＣｒの数を１としたがこれに限られない。
【０１０８】
また、本実施の形態では、ゲイン制御容量部におけるゲイン制御用コンデンサの数を３としたがこれに限られない。容量切替スイッチを用いずにゲイン制御用コンデンサの数を１としてゲイン可変を行わなくてもよい。
【０１０９】
また、本実施の形態では、ゲイン制御スイッチでＣｒとゲイン制御容量部の接続を制御し、切替スイッチでゲイン制御容量部の容量値を制御したが、ゲイン制御スイッチを用いずに切替スイッチにＣｒとゲイン制御容量部の接続を制御する信号を与えてもよい。
【０１１０】
また、本実施の形態では、ゲイン制御用コンデンサに積分された信号をリセットするリセットスイッチを設けたが、これを設けずにＣｒのリセット時にゲイン制御容量部がＣｒと接続する制御信号をゲイン制御スイッチに与えてもよい。または、ゲイン制御スイッチを設けずに切替スイッチにＣｒのリセット時にゲイン制御容量部がＣｒと接続する制御信号与えてもよい。
【０１１１】
また、本実施の形態では、ゲイン制御容量部をＣｒと積分スイッチの間に接続したが、Ｃｈと積分スイッチの間に接続してもよい。
【０１１２】
また、本実施の形態では、サンプリングスイッチを接続したサンプリングミキサとしたが、サンプリングスイッチを用いずＢＢ信号を入力とした離散時間処理フィルタとしてもよい。ＢＢ信号は、ＲＦ周波数帯からＢＢ周波数帯に周波数変換された受信信号であり、連続信号でも、離散信号でもかまわない。
【０１１３】
（実施の形態２）
図３は、本発明の実施の形態２におけるサンプリングミキサ２００の回路の一例を示す図である。ここでは、実施の形態１と異なる点を主に説明する。
【０１１４】
サンプリングミキサ２００は、図１の同相ミキサ部１０２および逆相ミキサ部１０３に代えて、同相ミキサ部２０２および逆相ミキサ部２０３を含んで構成されている。
【０１１５】
同相ミキサ部２０２は、図１のダンプスイッチ１６のドレインに、積分スイッチ２１のドレインがさらに接続され、積分スイッチ２１のソースには、Ｃｒ１０の一端が接続されている。Ｃｒ１０の他端は接地されている。
【０１１６】
また、ダンプスイッチ１６のドレインと、積分スイッチ２１のドレインとの間には、積分スイッチ２０のドレインが接続され、積分スイッチ２１のソースには、Ｃｒ９の一端が接続されている。Ｃｒ９の他端は接地されている。
【０１１７】
また、Ｃｒ９の一端と積分スイッチ２０のソースとの間には、放出スイッチ２８のソースが接続され、放出スイッチ２８のドレインは、ダンプスイッチ５１のソースに接続されている。
【０１１８】
また、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、放出スイッチ２９のドレインが接続されている。他方、放出スイッチ２９のソースは、積分スイッチ２１のソースとＣｒ１０の一端との間に接続されている。
【０１１９】
さらに、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、リセットスイッチ５２のドレインが接続され、リセットスイッチ５２のソースは接地されている。
【０１２０】
また、ダンプスイッチ５１のドレインとＡＤ変換器１０５との間には、Ｃｂ５０の一端が接続され、Ｃｂ５０の他端は接地されている。
【０１２１】
そして、積分スイッチ２０および放出スイッチ２９の各ゲートには、制御信号生成部１
０４からのＳ０信号が入力し、積分スイッチ２１および放出スイッチ２８の各ゲートには、制御信号生成部１０４からのＳ１信号が入力するように構成されている。
【０１２２】
また、ダンプスイッチ５１のゲートには、制御信号生成部１０４からのＤ信号が入力し、リセットスイッチ５２のゲートには、制御信号生成部１０４からのＲ信号が入力するように構成されている。
【０１２３】
なお、逆相ミキサ部２０３は、逆位相で動作する点以外は、同相ミキサ部２０２と同様に構成されている。その他のサンプリングミキサ２００の構成は、実施の形態１と同様に構成されている。
【０１２４】
このようにしてサンプリングミキサ２００を構成することにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続されて、２段目ＩＩＲフィルタの効果が得られる。さらに、各Ｃｒ９、１０が、Ｃｂ１５に交互に接続されて、３段目ＩＩＲフィルタの効果も得られる。
【０１２５】
具体的には、図２に示したように、Ｓ０信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、２個のダンプスイッチ１６、５１がオンする。すると、Ｃｂ１５が、放出スイッチ２７を介して、Ｃｒ８に接続され、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。この点は、実施の形態１と同様である。
【０１２６】
本実施の形態においては、Ｓ０信号がハイレベルのときに、ダンプスイッチ５１もオンするので、次のような動作もさらに行われる。すなわち、Ｃｂ５０が、オン状態の放出スイッチ２９を介して、Ｃｒ１０に接続され、Ｃｒ１０に保持されている信号が、オン状態の放出スイッチ２９およびダンプスイッチ５１を介して、Ｃｂ５０に放出される
【０１２７】
同様に、Ｓ１信号がハイレベルのときに、Ｄ信号が立ち上がり、ダンプスイッチ５１もオンした場合、Ｃｂ５０が、オン状態の放出スイッチ２８を介して、Ｃｒ９に接続される。これにより、Ｃｒ９に保持されている信号が、オン状態の放出スイッチ２８およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。
【０１２８】
このようにすると、Ｃｂ１５には、各Ｃｒ７、８が交互に接続されるので、Ｃｂ１５は、出力電位を保持する。よって、上述した３段目ＩＩＲフィルタの効果も得られる。
【０１２９】
以上から、サンプリングミキサ２００は、実施の形態１の場合に比べ、３段目ＩＩＲフィルタの効果による減衰量をより得ることができる。１段目ＩＩＲフィルタのカットオフ周波数を、２段目及び３段目ＩＩＲフィルタのカットオフ周波数より高くすることで、ＤＣゲインを可変させたときのフィルタ特性の変化量をより小さくすることができる。
【０１３０】
（実施の形態３）
図４は、本発明の実施の形態３におけるサンプリングミキサ３００の回路例を示す図である。ここでは、実施の形態１と異なる点を主に説明する。
【０１３１】
サンプリングミキサ３００は、図１の同相ミキサ部１０２および逆相ミキサ部１０３に代えて、同相ミキサ部３０２および逆相ミキサ部３０３を含んで構成されている。
【０１３２】
同相ミキサ部２０２は、図１の２つのゲイン制御容量部１１０、１１１に代えて、１つのゲイン制御容量部３１０を含んで構成されている。
【０１３３】
ゲイン制御容量部３１０は、並列接続された３つの回路、すなわち、切替スイッチ４１
およびゲイン制御用コンデンサ４４からなる回路と、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とを有する。なお、各切替スイッチ４１〜４３は、例えば、ｎ型のＦＥＴで構成されている。
【０１３４】
切替スイッチ４３のドレインは、放出スイッチ２７とダンプスイッチ１６のソースとに共通接続されている。
【０１３５】
そして、切替スイッチ４１のゲートには、制御信号生成部１０４からのＣ０信号が入力し、切替スイッチ４２のゲートには、制御信号生成部１０４からのＣ１信号が入力し、切替スイッチ４３のゲートには、制御信号生成部１０４からのＣ２信号が入力する。
【０１３６】
放出スイッチ２６のドレインは、ダンプスイッチ１６のソースに接続されている。そして、放出スイッチ２６のドレインとダンプスイッチ１６のソースとの間に接続されたゲイン制御容量部３１０の前段には、放出スイッチ２７のドレインが接続されている。
【０１３７】
その他のサンプリングミキサ２００の構成は、実施の形態１とほぼ同様に構成されている。
【０１３８】
次に、上述した制御信号のタイミングを参照しつつ、サンプリングミキサ３００の動作について説明する。ここでは、同相ミキサ部３０２の動作を例にして詳述する（適宜図２、図４参照）。
【０１３９】
実施の形態３においても、実施の形態１の場合と同様、まず、Ｓ０信号により、ＬＯ信号の８周期分の離散信号が、Ｃｈ６およびＣｒ７に積分され、次に、Ｓ１信号により、その離散信号が、Ｃｈ６およびＣｒ８に積分される。このような積分は、Ｓ０信号およびＳ１信号の入力により交互に繰り返され、ＦＩＲフィルタの効果が得られる。このときのサンプリングレートは、１／８にデシメーションされる。
【０１４０】
また、Ｃｈ６に、各Ｃｒ７、８が交互に接続され、Ｃｈ６に出力電位が保存される。よって、１段目ＩＩＲフィルタの効果が得られる。
【０１４１】
さらに、各Ｃｒ７、８が、Ｓ０信号またはＳ１信号により、Ｃｂ１５に交互に接続され、Ｃｂ１５に出力電位が保存される。よって、２段目ＩＩＲフィルタの効果が得られる。このとき、ゲイン制御容量部３１０の各ゲイン制御用コンデンサ４４〜４６も、各Ｃｒ７、８から放出された信号を積分する。
【０１４２】
具体的には、Ｓ０信号がハイレベルのときは、Ｃｒ８で積分された離散信号が、オン状態の放出スイッチ２７を介して、各ゲイン制御用コンデンサ４４〜４６に放出されて、そこで積分される。他方、Ｓ０信号がハイレベルのときは、Ｃｒ７で積分された離散信号が、オン状態の放出スイッチ２６を介して、各ゲイン制御用コンデンサ４４〜４６に放出されて、そこで積分される。こうしてＣｒ７で積分された離散信号の一部がゲイン制御容量部３１０に流れることにより、Ｃｂ１５で積分される離散信号の積分量を調整することができる。さらに、ゲイン制御容量部３１０が具備する複数のコンデンサのうちＣｂ１５と接続されるコンデンサの組み合わせを切替スイッチのオンオフ制御で変更することにより、ゲイン制御容量部３１０の有効な容量を変更することができる。これにより、Ｃｂ１５で積分される離散信号の積分量を段階的に調整することができる。
【０１４３】
その後、Ｒ信号が立上ってハイレベルになると、リセットスイッチ１７がオンし、各ゲイン制御用コンデンサ４１〜４３に保持されている信号が、接地端子側へ流れてリセット
される。このようにすると、２段目ＩＩＲフィルタの動作時において、各ゲイン制御用コンデンサ４４〜４６は、積分した信号をリセットした後、各Ｃｒ７、８から放出された信号を積分する。このときの２段目ＩＩＲフィルタの伝達関数のＺ関数は、次式で表される。
【数１２】
2007148693.tif 000039
【０１４４】
また、同相ミキサ部３０２のＤＣゲインは、次式で求められる。
【数１３】
2007148693.tif 000040
【０１４５】
式（１３）から、ＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒとゲイン制御容量部３１０の総容量Ｃｇとの比で決定できることがわかる。なお、この場合、２段目ＩＩＲフィルタのカットオフ周波数は、ゲイン制御容量部３１０の総容量Ｃｇによって変化するが、各Ｃｒ７、８の容量ＣｒとＣｂ１５の容量Ｃｂとの比を小さくし、かつ、２段目ＩＩＲフィルタのカットオフ周波数を高く設定する。そして、１段目ＩＩＲフィルタのカットオフ周波数を低く設定することによって、その変化量を抑制させることが可能となる。
【０１４６】
以上より、サンプリングミキサ３００によれば、実施の形態１の効果のほか、実施の形態１の場合に比べ、ゲイン制御容量部の個数を減らすことが可能となる。よって、サンプリングミキサの回路を小型化させることができる。
【０１４７】
（実施の形態４）
図５は、本実施の形態４におけるサンプリングミキサの回路例を示す図である。ここでは、実施の形態３と異なる点を主に説明する。
【０１４８】
サンプリングミキサ４００は、図４の同相ミキサ部３０２および逆相ミキサ部３０３に代えて、同相ミキサ部４０２および逆相ミキサ部４０３を含んで構成されている。
【０１４９】
同相ミキサ部４０２では、図４のダンプスイッチ１６のドレインは、積分スイッチ２１のドレインに接続されている。積分スイッチ２１のソースは、Ｃｒ１０の一端に接続され、Ｃｒ１０の他端は、接地されている。
【０１５０】
また、ダンプスイッチ１６のドレインと、積分スイッチ２１のドレインとの間には、積分スイッチ２０のドレインが接続され、積分スイッチ２１のソースは、Ｃｒ１０の一端に接続されている。Ｃｒ１０の他端は、接地されている。
【０１５１】
そして、Ｃｒ９の一端と、積分スイッチ２０のソースとの間には、放出スイッチ２８のソースが接続される。放出スイッチ２８のドレインは、ダンプスイッチ５１のソースに接続されている。また、放出スイッチ２８のドレインと、ダンプスイッチ５１のソースとの間には、放出スイッチ２９のドレインが接続されている。放出スイッチ２９のソースは、積分スイッチ２１のソースとＣｒ１０の一端との間に接続されている。
【０１５２】
さらに、ダンプスイッチ５１のドレインとＡＤ変換器１０５との間には、Ｃｂ５０の一
端が接続され、Ｃｂ５０の他端は、接地されている。なお、逆相ミキサ部４０３は、逆位相で動作する点以外は、同相ミキサ部４０２とほぼ同様に構成されている。その他のサンプリングミキサ４００の構成は、実施の形態１と同様に構成されている。
【０１５３】
このようにしてサンプリングミキサ４００を構成することにより、各Ｃｒ７、８が、Ｃｂ１５に交互に接続されて、２段目ＩＩＲフィルタの効果が得られる。さらに、各Ｃｒ９、１０が、Ｃｂ１５に交互に接続され、３段目ＩＩＲフィルタの効果も得られる。
【０１５４】
具体的には、図２に示したように、Ｓ０信号が立ち上がるタイミングで、Ｄ信号も立ち上がると、２個のダンプスイッチ１６、５１がオンする。すると、Ｃｂ１５が、オン状態の放出スイッチ２７を介して、Ｃｒ８に接続され、Ｃｒ８に保持されている信号が、オン状態のダンプスイッチ１６を介して、Ｃｂ１５に放出される。この点は、Ｃｒ７との接続動作を含め実施の形態１と同様である。
【０１５５】
そして、本実施の形態においては、Ｓ０信号がハイレベルのときに、ダンプスイッチ５１もオンするので、次のような動作も行われる。すなわち、Ｃｂ５０が、オン状態の放出スイッチ２９を介して、Ｃｒ１０に接続され、Ｃｒ１０に保持されている信号が、オン状態の放出スイッチ２９およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。
【０１５６】
同様に、Ｓ１信号がハイレベルのときに、Ｄ信号が立ち上がり、ダンプスイッチ５１もオンすると、Ｃｂ５０が、オン状態の放出スイッチ２８を介して、Ｃｒ９に接続される。すると、Ｃｒ９に保持されている信号が、オン状態の放出スイッチ２８およびダンプスイッチ５１を介して、Ｃｂ５０に放出される。
【０１５７】
このようにすると、各Ｃｒ９、１０が交互に接続されるＣｂ５０が、出力電位を保持する。よって、上述した３段目ＩＩＲフィルタの効果も得られる。
【０１５８】
ここで、２段目ＩＩＲフィルタの動作時において、各ゲイン制御用コンデンサ４４〜４６は、積分した信号をリセットした後、各Ｃｒ７、８から放出された信号を積分する。このときの２段目ＩＩＲフィルタの伝達関数のＺ関数は、次式で表される。なお、各Ｃｒ９、１０の容量をＣｒ２とする。
【数１４】
2007148693.tif 000041
【０１５９】
また、同相ミキサ部４０２のＤＣゲインは、次式で求められる。
【数１５】
2007148693.tif 000042
【０１６０】
式（１５）から、ＤＣゲインは、ＦＩＲフィルタのデシメーション数を変えなくても、各Ｃｒ７、８の容量Ｃｒと、各Ｃｒ９、１０の容量Ｃｒ２と、ゲイン制御容量部３１０の総容量Ｃｇとの比で決定できることがかわる。
【０１６１】
以上より、サンプリングミキサ４００によれば、実施の形態３の効果のほか、実施の形態３に比べ、３段目ＩＩＲフィルタの効果により、大きな減衰量を得ることができる。２
段目ＩＩＲフィルタのカットオフ周波数を、１段目及び３段目ＩＩＲフィルタのカットオフ周波数より高くすることで、ＤＣゲインを可変させたときのフィルタ特性の変化量をより小さくすることができる。
【０１６２】
（実施の形態５）
図６は、本実施の形態５におけるサンプリングミキサ５００の回路例を示す図である。ここでは、実施の形態４と異なる点を主に説明する。
【０１６３】
サンプリングミキサ５００は、図５の同相ミキサ部４０２および逆相ミキサ部４０３に代えて、同相ミキサ部５０２および逆相ミキサ部５０３を含んで構成されている。
【０１６４】
同相ミキサ部５０２は、図５のゲイン制御容量部３１０に代えて、ゲイン制御容量部５１０を有する。
【０１６５】
ゲイン制御容量部５１０は、並列接続された３つの回路、すなわち、切替スイッチ４１およびゲイン制御用コンデンサ４４からなる回路と、切替スイッチ４２およびゲイン制御用コンデンサ４５からなる回路と、切替スイッチ４３およびゲイン制御用コンデンサ４６からなる回路とを有する。
【０１６６】
切替スイッチ４１のソースとゲイン制御用コンデンサ４４の一端との間には、フィードバックスイッチ３４ａが接続されている。フィードバックスイッチ３４ａは、例えば、ｎ型のＦＥＴで構成されている。なお、後述する各フィードバックスイッチ３４ｂ、３４ｃも、例えば、ｎ型のＦＥＴで構成されている。
【０１６７】
フィードバックスイッチ３４ａのソースは、切替スイッチ４１のソースとゲイン制御用コンデンサ４４の一端との間に接続されている。そして、フィードバックスイッチ３４ａのドレインは、ＤＡ変換器１０６に接続されている。
【０１６８】
また、フィードバックスイッチ３４ａのドレインと、ＤＡ変換器１０６との間には、フィードバックスイッチ３４ｂのドレインが接続されている。そして、フィードバックスイッチ３４ｂのソースは、切替スイッチ４２のソースとゲイン制御用コンデンサ４５の一端との間に接続されている。
【０１６９】
さらに、フィードバックスイッチ３４ａのドレインと、ＤＡ変換器１０６との間には、フィードバックスイッチ３４ｃのドレインが接続されている。そして、フィードバックスイッチ３４ｃのソースは、切替スイッチ４３のソースとゲイン制御用コンデンサ４６の一端との間に接続されている。
【０１７０】
各フィードバックスイッチ３４ａ〜３４ｃのゲートは、制御信号生成部１０４からのＦ信号が入力するように構成されている。
【０１７１】
また、切替スイッチ４１のゲートには、制御信号生成部１０４からのＣ０信号が入力し、切替スイッチ４２のゲートには、制御信号生成部１０４からのＣ１信号が入力し、切替スイッチ４３のゲートには、制御信号生成部１０４からのＣ２信号が入力するように構成されている。
【０１７２】
なお、逆相ミキサ部５０３は、逆位相で動作する点以外は、同相ミキサ部５０２と同様に構成されている。その他のサンプリングミキサ５００の構成は、実施の形態４と同様に構成されている。
【０１７３】
このようにしてサンプリングミキサ５００を構成することにより、Ｆ信号がハイレベルのときに、各フィードバックスイッチ４１〜４３がオンする。すると、前述したフィードバック信号が、ＤＡ変換器１０６から、各フィードバックスイッチ３４ａ〜３４ｃを介して、ゲイン制御容量部５１０側へ入力する。これにより、サンプリングミキサ５００の出力端側に位置する２段目ＩＩＲフィルタの動作時に、フィードバック信号による補償（ＤＣオフセットなど）が行われる。
【０１７４】
以上より、サンプリングミキサ５００によれば、実施の形態４の効果のほか、実施の形態４に比べ、フィードバック信号の入力が出力端側に近くなるので、フィードバック信号による補償動作の収束時間が短縮する。
【０１７５】
なお、実施の形態５において、すべてのゲイン制御用コンデンサ４４〜４６にフィードバック信号が入力する場合について説明したが、一部のゲイン制御用コンデンサにフィードバック信号が入力するように構成してもよい。
【０１７６】
また、フィードバック信号の入力は、オン状態の切替スイッチに対応するゲイン制御用コンデンサに対してのみ行うようにしてもよい。
【０１７７】
（実施の形態６）
図７は、本実施の形態６におけるサンプリングミキサ６００の回路例を示す図である。ここでは、実施の形態４と異なる点を主に説明する。
【０１７８】
サンプリングミキサ６００は、図５の同相ミキサ部４０２および逆相ミキサ部４０３に代えて、同相ミキサ部６０２および逆相ミキサ部６０３を含んで構成されている。
【０１７９】
同相ミキサ部６０２は、サンプリングスイッチ５に加え、例えば、ＦＥＴで構成されたサンプリングスイッチ６１をさらに有する。サンプリングスイッチ６１のゲートには、ＬＯ信号よりも位相が１８０度遅れたＬＯＢ信号が入力するように構成されている。このように構成することにより、同相ミキサ部６０２は、ＬＯ信号およびＬＯＢ信号（これらを総称して差動モード信号という）を入力として与えられている。
【０１８０】
サンプリングスイッチ６１のソースは、ＴＡ６０の出力側と逆相ミキサ部６０３のサンプリングスイッチ６２とに共通接続されている。サンプリングスイッチ６２のドレインは、サンプリングスイッチ５のドレインおよびＣｈ６の一端側へ接続されている。
【０１８１】
そして、図５の実施の形態４において接地されていたＣｈ６の他端が、サンプリングスイッチ６２のドレインに接続されている。同様に、図５のＣｂ１５、５０およびリセットスイッチ１７、５２の他端も、逆相ミキサ部６０３側に接続されている。
【０１８２】
また、サンプリングミキサ６００は、図５のゲイン制御容量部３１０に代えて、ゲイン制御容量部６１０を有する。そして、ゲイン制御容量部６１０のゲイン制御用コンデンサ４４〜４６は、同相ミキサ部６０２および逆相ミキサ部６０３の双方に共通に用いられている。
【０１８３】
このように構成すると、Ｃｒ７〜１０、Ｃｂ１５、５０およびリセットスイッチ１７、５２において、同相ミキサ部６０２および逆相ミキサ部６０３の出力信号を差動合成することが可能となる。また、ゲイン制御用コンデンサ４４〜４６においても、同相ミキサ部６０２および逆相ミキサ部６０３の出力信号を差動合成することが可能となる。
【０１８４】
以上から、サンプリングミキサ６００は、実施の形態４の効果のほか、Ｃｒ７などを同
相ミキサ部６０２および逆相ミキサ部６０３の双方で共用することができるので、より小型化することができる効果もある。
【０１８５】
（実施の形態７）
図８は、本発明の実施の形態７における無線装置７００の構成例を示すブロック図である。無線装置７００は、例えば、携帯電話、自動車電話、トランシーバなどである。
【０１８６】
図８において、無線機７００は、アンテナ７０１、共用器７０２、送信部７０３、受信部７０４および信号処理部（ＤＳＰ）７０５を備えている。
【０１８７】
そして、送信部７０３は、電力増幅器（ＰＡ）７０６および変調部７０７を有する。受信部７０４は、低雑音増幅器（ＬＮＡ）７０８およびサンプリングミキサ７０９を有する。サンプリングミキサ７０９として、例えば、図１の実施の形態１におけるサンプリングミキサ１００を用いる。このようにすると、なお、サンプリングミキサ７０９として、実施の形態２、３、４および５のいずれかにおけるサンプリングミキサを用いてもよい（図３〜図７参照）。
【０１８８】
アンテナ７０１は、共用器７０２を介して、送信部７０３および受信部７０４にそれぞれ接続されている。
【０１８９】
共用器７０２は、送信信号および受信信号の各周波数帯に対応している。そして、共用器７０２は、送信部７０３からの信号が入力されれば、その信号のうち、送信信号の周波数帯域を通過させてアンテナ７０１に出力する。他方、アンテナ７０１からの信号が共用器７０２に入力されれば、共用器７０２は、その信号のうち、受信信号の周波数帯域を通過させて受信部７０４に出力する。
【０１９０】
信号処理部７０５では、受信部７０４からの出力信号が、ＡＤ変換された後、その出力信号が信号処理（例えば、音声処理、データ処理）される。また、信号処理部７０５では、所定の入力信号（例えば、音声、データ）が信号処理された後、ＤＡ変換（不図示）されて、送信部７０３に出力される。
【０１９１】
このようにして無線装置７００を構成すると、前述したサンプリングミキサの効果を得ることができる。すなわち、ＩＩＲフィルタのＤＣゲインに関して、Ｃｒの容量とゲイン制御容量部の総容量との比で決定することが可能となる。このため、サンプリングミキサの総容量、ＤＣゲイン、およびフィルタ特性のカットオフ周波数についての設計条件を自由に決定することができ、有用である。
【０１９２】
また、ゲイン制御容量の総容量を可変することによりＤＣゲインの値を制御することができる。
【０１９３】
さらに、Ｃｈ、ＣｒおよびＣｂの各容量を変更したＤＣゲインの制御方法に比べ、サンプリングミキサの回路を小型化できる。ＤＣゲインを可変することにより、歪による受信感度の劣化を抑えられる。
【０１９４】
なお、実施の形態１〜７では、サンプリングミキサまたはこれを含む無線装置の場合で説明したが、サンプリングスイッチ５を有さない離散フィルタまたはこれを含む無線装置として適用してもよい。
【０１９５】
２００６年６月２０日出願の特願２００６−１７０４５２の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【０１９６】
本発明の離散フィルタおよびサンプリングミキサは、無線装置に内蔵する無線回路に用いるのに有用である。特に、離散フィルタおよびサンプリングミキサは、信号を周波数変換するのに適している。
【図面の簡単な説明】
【０１９７】
【図１】本発明の実施の形態１におけるサンプリングミキサの回路例を示す図
【図２】図１の制御信号生成部によって生成される制御信号のタイミングチャート
【図３】本発明の実施の形態２におけるサンプリングミキサの回路例を示す図
【図４】本発明の実施の形態３におけるサンプリングミキサの回路例を示す図
【図５】本発明の実施の形態４におけるサンプリングミキサの回路例を示す図
【図６】本発明の実施の形態５におけるサンプリングミキサの回路例を示す図
【図７】本発明の実施の形態６におけるサンプリングミキサの回路例を示す図
【図８】本発明の実施の形態７における無線装置の構成例を示す図
【図９】従来例のサンプリングミキサの回路図
【図１０】従来例のサンプリングミキサの制御信号のタイミングチャート
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007148693.tif 000043
【図２】
2007148693.tif 000044
【図３】
2007148693.tif 000045
【図４】
2007148693.tif 000046
【図５】
2007148693.tif 000047
【図６】
2007148693.tif 000048
【図７】
2007148693.tif 000049
【図８】
2007148693.tif 000050
【図９】
2007148693.tif 000051
【図１０】
2007148693.tif 000052
【国際調査報告】
2007148693.tif 000053
2007148693.tif 000054
2007148693.tif 000055