【手続補正書】
【提出日】平成20年3月17日(2008.3.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半透明の基板と、前記基板に重なる位相シフト及び減衰材料から構成される埋込位相シフト層と、前記埋込位相シフト層に重なる不透明材料の層とを備える埋込減衰型位相シフトマスクであって、
前記不透明材料の複数のエリアが回路パターンを画定するために除去されており、
前記除去された不透明材料の前記エリア内で、
前記埋込層の第１の領域が完全に除去され、
前記埋込層の第２の領域が、所定の減衰レベルに等価な所定の高さまで薄くされ、
前記埋込層の前記第２の領域に隣接する前記基板の領域が、所定の深さまでエッチングされ、それによって、前記埋込位相シフト層の前記第２の領域を通過する放射が、前記第１の領域を通過する放射に対して所定の量だけ位相シフトされるようになっている、埋込減衰型位相シフトマスク。
【請求項２】
複数のテストセルをさらに備え、
前記複数のテストセルのうちの少なくとも一つは第１の減衰を有し、
前記複数のテストセルのうちの第２のセルは前記第１の減衰とは異なる第２の減衰を有する、請求項１に記載の埋込減衰型位相シフトマスク。
【請求項３】
複数のテストセルをさらに備え、
前記複数のテストセルのうちの少なくとも一つは第１の位相減衰を有し、
前記複数のテストセルのうちの第２のセルは前記第１のものとは異なる第２の位相シフトを有する、請求項１に記載の埋込減衰型位相シフトマスク。
【請求項４】
埋込減衰型位相シフトフォトマスクを製造するための方法であって、前記フォトマスクは基板と、厚さが既知である埋込位相シフト層と、不透明層とを備え、
前記方法は、
前記フォトマスクの第１の領域において前記位相シフト層を完全に除去することと、
前記第１の領域において、前記位相シフト層の前記除去された第１の領域の下にある前記基板を所定の深さまで除去することと、
前記フォトマスクの第２の領域において前記位相シフト層を薄くすることであって、それによって、前記第２の領域を通過する放射に対する所定の減衰を達成する、前記位相シフト層を薄くすることと
を含み、
それにより、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の相対的な位相シフトを所望の位相シフトに等しくする、埋込減衰型位相シフトフォトマスクを製造するための方法。
【請求項５】
前記位相シフト層を完全に除去すること、及び前記基板の複数のエリアを所定の深さまで除去することは、同じエッチング処理中に始められる、請求項４に記載の方法。
【請求項６】
前記第２の領域において、前記位相シフト層は、前記第１の領域において前記基板のさらに多くの量を除去するエッチング処理によって薄くされ、
前記位相シフト層を薄くしている間に前記基板の前記さらに多くの量が除去された後に、前記第１の領域において前記除去された基板の全深さが、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の所定の相対的な位相シフトを引き起こすように、前記所定の深さが選択される、請求項４に記載の方法。
【請求項７】
前記位相シフト層を薄くすることは、前記位相シフト層から材料を除去するためのエッチング処理を含み、
前記位相シフト層の前記第２のエッチングのための時間は前記所定の減衰に基づいて選択される、請求項４に記載の方法。
【請求項８】
前記エッチング処理は前記第１の領域において前記基板のさらに多くの量を除去し、
前記位相シフト層のエッチング中に前記基板のさらに多くの量を除去した後に、前記第１の領域において前記除去された基板の全深さが、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の所定の相対的な位相シフトを引き起こすように、前記所定の深さが求められる、請求項７に記載の方法。
【請求項９】
埋込減衰型位相シフトマスクから構成される装置であって、
前記埋込減衰型位相シフトマスクは、基板と、埋込位相シフト層と、不透明層とを備え、
前記埋込減衰型位相シフトマスク上には、複数のテストセルが製造されており、
前記複数のテストセルのうちの第１のテストセルは、非減衰フィーチャ領域に隣接して、第１の減衰を有する前記埋込位相シフト層の露出した領域を有し、
前記複数のテストセルのうちの第２のテストセルは、非減衰フィーチャ領域に隣接して、第２の減衰を有する前記埋込位相シフト層の露出した領域を有する
埋込減衰型位相シフトマスクから構成される装置。
【請求項１０】
埋込減衰型位相シフトマスクから構成される装置であって、
前記埋込減衰型位相シフトマスクは、基板と、所定の厚さを有する埋込位相シフト層と、不透明層とを備え、
前記埋込減衰型位相シフトマスク上には、複数のテストセルが製造されており、
前記複数のテストセルのうちの１つのテストセルは、非減衰フィーチャ領域に隣接して、前記所定の厚さより薄い厚さまでトリミングされている、前記埋込位相シフト層の露出した領域を有する
埋込減衰型位相シフトマスクから構成される装置。
【請求項１１】
前記複数のテストセルのうちの前記１つのテストセルは、非減衰フィーチャ領域に隣接する前記埋込位相シフト層の露出した領域を有し、
前記露出した領域は所定の第１の減衰レベルを達成することになり、
前記複数のテストセルのうちの第２のテストセルは、非減衰フィーチャ領域に隣接して、第２の減衰を有する前記埋込位相シフト層の露出した領域を有する、請求項１０に記載の装置。
【請求項１２】
前記複数のテストセルのうちの前記１つのテストセルは、前記基板が所定の深さまでエッチングされている非減衰フィーチャ領域を含み、
隣接する前記埋込位相シフト層の前記トリミングされた露出した領域と、前記エッチングされた非減衰フィーチャ領域との間の相対的な位相シフトは、前記複数のテストセルのうちの別のテストセルにおける露出した位相シフト層とフィーチャとの間の位相シフトとは異なる、請求項１０に記載の装置。
【請求項１３】
位相シフト層を有するフォトマスクの位相シフト層パラメータを最適化する方法であって、
フォトマスク上に複数のテストセルパターンを形成することであって、前記複数のテストセルパターンのうちの少なくとも２つは、少なくとも１つの異なる位相シフト層パラメータを有する、テストセルパターンを形成することと、
前記フォトマスクを用いて半導体基板上に複数のテストセルを製造することであって、前記半導体基板上の前記テストセルは、前記パターン内の前記複数のテストセルに対応する、テストセルを製造することと、
前記半導体基板上の前記テストセルを評価することと
を含む、位相シフト層を有するフォトマスクの位相シフト層パラメータを最適化する方法。
【請求項１４】
前記テストセルの前記評価に少なくとも或る程度基づいて、フォトマスクを生産するための位相シフトパラメータを選択することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記フォトマスクの少なくとも一部のモデルを用いて、半導体基板上にパターンの少なくとも一部を形成することをシミュレートすることと、
前記テストセルの前記評価に基づいて、前記フォトマスクの前記モデルを検証又は修正することと
をさらに含む、請求項１３に記載の方法。
【請求項１６】
埋込減衰型位相シフトマスクであって、
その中に第１のパターンを形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンを形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致し、前記少なくとも１つの窪んだ部分は前記マスクの所望の透過率に基づいて予め求められる深さまで窪む、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致し、前記マスクの所望の位相シフトに基づいて予め求められる深さを有する、実質的に透明な基板と
を備える、埋込減衰型位相シフトマスク。
【請求項１７】
前記不透明材料はクロム又はＭｏＳｉを含む、請求項１に記載の埋込減衰型位相シフトマスク。
【請求項１８】
前記位相シフト材料は、モリブテン、チタン、シリコン又は窒素を含む、請求項１に記載の埋込減衰型位相シフトマスク。
【請求項１９】
埋込減衰型位相シフトマスクであって、
前記埋込減衰型位相シフトマスクは、複数のテストセルを備え、
前記複数のテストセルの各テストセルは、他のテストセルの位相シフト条件とは異なる少なくとも１つの位相シフト条件を有し、
前記複数のテストセルの各テストセルは、
その中に第１のパターンを形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンを形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致する、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致する、実質的に透明な基板と
を備える
埋込減衰型位相シフトマスク。
【請求項２０】
前記少なくとも１つの位相シフト条件は、透過率、位相シフト角及びトライトーンから成るグループから選択される、請求項１９に記載の埋込減衰型位相シフトマスク。
【請求項２１】
前記少なくとも１つの位相シフト条件は透過率であり、
前記第２のパターンの前記少なくとも１つの窪んだ部分は、対応するテストセルの所望の透過率に基づいて予め求められる深さまで窪む
請求項２０に記載の埋込減衰型位相シフトマスク。
【請求項２２】
前記少なくとも１つの位相シフト条件は位相シフト角であり、
前記第３のパターンは対応するテストセルの所望の位相シフト角に基づいて予め求められる深さを有する
請求項２０に記載の埋込減衰型位相シフトマスク。
【請求項２３】
前記複数のテストセルはマトリックスに配列される、請求項１９に記載の埋込減衰型位相シフトマスク。
【請求項２４】
ブランクフォトマスクから埋込減衰型位相シフトフォトマスクを形成する方法であって、
前記ブランクフォトマスクは、基板と、前記基板上に形成される位相シフト層と、前記位相シフト層上に形成される不透明層とを備え、
前記方法は、
前記不透明層の少なくとも１つの第１の部分と、前記位相シフト層の少なくとも１つの対応する第１の部分とを除去するステップであって、それによって、前記基板の少なくとも一部を露出させる、除去するステップと、
前記基板の前記露出した少なくとも一部を深さＤ１まで除去するステップと、
前記不透明層の少なくとも１つの第２の部分を除去するステップであって、それによって、前記位相シフト層の少なくとも１つの対応する第２の部分を露出させる、除去するステップと、
前記位相シフト層の前記露出した少なくとも１つの第２の部分を深さＤ２まで除去するステップであって、それによって、前記位相シフト層の所望の透過率を達成し、前記深さＤ１は、前記基板の前記少なくとも一部と、前記位相シフト層の前記少なくとも第２の部分との間の所望の相対的な位相シフトに基づいて予め求められる、除去するステップと
を含む、ブランクフォトマスクから埋込減衰型位相シフトフォトマスクを形成する方法。
【請求項２５】
前記位相シフト層の前記少なくとも１つの第２の部分の除去の前記深さＤ２は、以下の式によって求められ、
【数１】
2007535694.tif 000001
ただし、
「Ｄ０」は初期の位相シフト層厚を表し、
「Ｔ」は波長
【数２】
2007535694.tif 000002
における前記位相シフト層の所望の透過率を表し、
「Ｔ０」は前記波長
【数３】
2007535694.tif 000003
における前記位相シフト層の初期の透過率を表す
請求項２４に記載の方法。
【請求項２６】
前記基板の前記露出した少なくとも一部は、前記位相シフト層の前記露出した少なくとも１つの第２の部分を除去するステップ中にさらに除去される、請求項２５に記載の方法。
【請求項２７】
前記基板の前記露出した少なくとも一部の除去の前記深さＤ１は、以下の式によって求められ、
【数４】
2007535694.tif 000004
ただし、
「ｎ２」は、前記波長
【数５】
2007535694.tif 000005
における前記基板の屈折率を表し、

【数６】
2007535694.tif 000006
は、前記波長
【数７】
2007535694.tif 000007
及び前記初期の位相シフト層厚Ｄ０における、前記位相シフト層の位相角を表し、
ｒ１’は、前記不透明層の少なくとも１つの第１の部分、及び前記位相シフト層の少なくとも１つの対応する第１の部分を除去するステップ中の、前記位相シフト層のエッチング速度を表し、
ｒ２’は、前記位相シフト層の前記露出した少なくとも１つの第２の部分を除去するステップ中の、前記基板のエッチング速度を表す
請求項２６に記載の方法。
【請求項２８】
半導体デバイスを形成する方法であって、
半導体ウェーハとエネルギー源との間に埋込減衰型位相シフトマスクを配置するステップであって、
前記埋込減衰型位相シフトマスクは、
その中に第１のパターンを形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンを形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致し、前記少なくとも１つの窪んだ部分は前記マスクの所望の透過率に基づいて予め求められる深さまで窪む、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致し、前記マスクの所望の位相シフトに基づいて予め求められる深さを有する、実質的に透明な基板と
を備える、埋込減衰型位相シフトマスクを配置するステップと、
前記エネルギー源においてエネルギーを生成するステップと、
前記生成されたエネルギーを前記埋込減衰型位相シフトマスクの前記不透明材料の層、前記位相シフト材料の層及び前記基板内に形成される前記パターンを通して、前記半導体ウェーハに透過させるステップと、
前記埋込減衰型位相シフトマスクの前記不透明材料の層、前記位相シフト材料の層及び前記基板内に形成される前記パターンに対応するイメージを前記半導体ウェーハ上にエッチングするステップと
を含む、半導体デバイスを形成する方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
ここで図２Ａ及び図２Ｂだけを参照して、式（１）及び（２）の導出が以下に説明される。以下の変数を用いて、位相シフト層及び基板層の寸法が指示される。
ΔＨ：第２のエッチング処理中に除去される位相シフト材料の量（ΔＨ＝Ｈ０−Ｈ１）
Ｈ１：第２のエッチング（トリミング）後の埋込位相シフト層の最終的な厚さ
Ｈ２ａ：第１のエッチング処理（プラウイング）中に除去される基板の深さ
Ｈ２ｂ：第２のエッチング処理（トリミング）中に除去される基板の深さ
Ｈ２：第２のエッチング処理後の基板の最終的な厚さ（Ｈ２＝Ｈ２ａ＋Ｈ２ｂ）
これらの寸法は、図２Ａ及び図２Ｂに示される例に指示される。