【手続補正書】
【提出日】平成19年3月16日(2007.3.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】    【請求項１】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、    前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、かつ、該ｎチャネル型ＴＦＴのチャネル形成領域と、前記ＬＤＤ領域との間には、オフセット領域が形成されており、  前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、該第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、    前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、該第２のｎチャネル型ＴＦＴのゲート電極と、少なくとも一部が重なるように配置されていることを特徴とする半導体装置。      【請求項２】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、かつ、該ｎチャネル型ＴＦＴのチャネル形成領域と、前記ＬＤＤ領域との間には、オフセット領域が形成されており、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項３】  請求項１又は２において、前記オフセット領域は該オフセット領域に接するチャネル形成領域と同一組成の半導体膜で成ることを特徴とする半導体装置。      【請求項４】  請求項１乃至３のいずれか一において、前記オフセット領域は１×１０１５〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素が含まれていることを特徴とする半導体装置。      【請求項５】 請求項１乃至４のいずれか一において、前記オフセット領域のチャネル方向の長さは、０．０２〜０．１μｍであることを特徴とする半導体装置。    【請求項６】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項７】  請求項１乃至６のいずれか一において、前記駆動回路の第１のｎチャネル型ＴＦＴ及び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素が含まれていることを特徴とする半導体装置。      【請求項８】  請求項１乃至７のいずれか一において、前記駆動回路の第１のｎチャネル型ＴＦＴ及び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型を付与する不純物元素が含まれることを特徴とする半導体装置。      【請求項９】  請求項１乃至８のいずれか一において、前記駆動回路の第１のｎチャネル型ＴＦＴ��び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域には、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれていることを特徴とする半導体装置。      【請求項１０】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、 前記駆動回路の第１及び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、それぞれ２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項１１】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域には、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、かつ、該ＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、 前記駆動回路の第１及び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、それぞれ２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、   前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項１２】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、かつ、該ＬＤＤ領域のチャネル長方向の長さは、０．５〜３．５μｍであり、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項１３】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、かつ、該ＬＤＤ領域のチャネル長方向の長さは、０．５〜３．５μｍであり、 前記駆動回路の第１及び第２のｎチャネル型ＴＦＴのＬＤＤ領域には、それぞれ２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型Ｔ��ＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項１４】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置において、   前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域には、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素が含まれ、かつ、該ＬＤＤ領域は、該ｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、かつ、該ＬＤＤ領域のチャネル長方向の長さは、０．５〜３．５μｍであり、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域の全部は、該第１のｎチャネル型ＴＦＴのゲート電極と重なっており、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域の一部は、該第２のｎチャネル型ＴＦＴのゲート電極と重なっていることを特徴とする半導体装置。    【請求項１５】 請求項１乃至１４のいずれか一において、前記第２のｎチャネル型ＴＦＴのＬＤＤ領域のうち、前記第２のｎチャネル型ＴＦＴのゲート電極と重なっている領域のチャネル方向の長さは、０．５〜３．０μｍであることを特徴とする半導体装置。    【請求項１６】 請求項１乃至１５のいずれか一において、前記第２のｎチャネル型ＴＦＴのＬＤＤ領域のうち、前記第２のｎチャネル型ＴＦＴのゲート電極と重なっていない領域のチャネル方向の長さは、０．３〜２．０μｍであることを特徴とする半導体装置。    【請求項１７】  請求項１乃至１６のいずれか一において、前記画素部には、該画素部のｎチャネル型ＴＦＴに接続しｎ型を付与する不純物元素を含む半導体層と、容量配線と、該半導体層と容量配線との間の絶縁膜とで保持容量が形成されていることを特徴とする半導体装置。      【請求項１８】 請求項１乃至１７のいずれか一において、前記第１のｎチャネル型ＴＦＴは、シフトレジスタ回路、レベルシフタ回路及びバッファ回路から選ばれた少なくとも一の回路に用いられていることを特徴とする半導体装置。    【請求項１９】 請求項１乃至１８のいずれか一において、前記第２のｎチャネル型ＴＦＴは、サンプリング回路に用いられていることを特徴とする半導体装置。    【請求項２０】  請求項１乃至１９のいずれか一において、前記半導体装置は、ＥＬ表示装置、携帯電話、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、プロジェクター、携帯書籍、デジタルカメラから選ばれた一つであることを特徴とする半導体装置。      【請求項２１】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、   前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜に、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第１の工程と、    前記駆動回路を形成するｐチャネル型ＴＦＴの半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加する第２の工程と、    前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部のｎチャネル型ＴＦＴの半導体膜とに、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加す���第３の工程と、    前記画素部のｎチャネル型ＴＦＴの半導体膜に、少なくとも該ｎチャネル型ＴＦＴのゲート電極の側面を覆う絶縁膜を介して、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第４の工程と、  を有することを特徴とする半導体装置の作製方法。      【請求項２２】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、   前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部の保持容量を形成する半導体層とに、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第１の工程と、    前記駆動回路を形成するｐチャネル型ＴＦＴの半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加する第２の工程と、    前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部のｎチャネル型ＴＦＴの半導体膜とに、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第３の工程と、    前記画素部のｎチャネル型ＴＦＴの半導体膜に、少なくとも該ｎチャネル型ＴＦＴのゲート電極の側面を覆う絶縁膜を介して、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第４の工程と、  を有することを特徴とする半導体装置の作製方法。      【請求項２３】  請求項２１又は２２において、前記第４の工程によって、前記画素部のｎチャネル型ＴＦＴに、ｎ型不純物領域と、該ｎ型不純物領域とチャネル形成領域とに挟まれたオフセット領域とが形成されることを特徴とする半導体装置の作製方法。      【請求項２４】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、   前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜に、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第１の工程と、  前記画素部のｎチャネル型ＴＦＴの半導体膜に、少なくとも該ｎチャネル型ＴＦＴのゲート電極の側面を覆う絶縁膜を介して、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第２の工程と、    前記駆動回路を形成するｐチャネル型ＴＦＴの半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加する第３の工程と、    前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部のｎチャネル型ＴＦＴの半導体膜とに、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第４の工程と、  を有することを特徴とする半導体装置の作製方法。      【請求項２５】  同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、   前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部の保持容量を形成する半導体層とに、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲で��型を付与する不純物元素を選択的に添加する第１の工程と、    前記画素部のｎチャネル型ＴＦＴの半導体膜に、少なくとも該ｎチャネル型ＴＦＴのゲート電極の側面を覆う絶縁膜を介して、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第２の工程と、    前記駆動回路を形成するｐチャネル型ＴＦＴの半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加する第３の工程と、    前記駆動回路を形成する第１及び第２のｎチャネル型ＴＦＴの半導体膜と、前記画素部のｎチャネル型ＴＦＴの半導体膜とに、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加する第４の工程と、  を有することを特徴とする半導体装置の作製方法。    【請求項２６】  請求項２４又は２５において、前記第２の工程によって、前記画素部のｎチャネル型ＴＦＴに、ｎ型不純物領域と、該ｎ型不純物領域とチャネル形成領域とに挟まれたオフセット領域とが形成されることを特徴とする半導体装置の作製方法。      【請求項２７】  請求項２３又は２６において、前記オフセット領域は、ｎチャネル型ＴＦＴのゲート電極を覆った絶縁膜をマスクとして自己整合的に形成することを特徴とする半導体装置の作製方法。      【請求項２８】  請求項２１乃至２７のいずれか一において、前記絶縁膜の厚さは２０〜１００ｎｍであることを特徴とする半導体装置の作製方法。      【請求項２９】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、  前記基板上に、少なくとも第１乃至第４の半導体膜を形成し、 前記第１乃至第４の半導体膜上に、絶縁膜を形成し、 前記第２及び第３の半導体膜に、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加し、 前記第１の半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加し、 前記第２乃至第４の半導体膜に、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加し、 前記第４の半導体膜に、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加することを特徴とする半導体装置の作製方法。    【請求項３０】 同一基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、  前記基板上に、少なくとも第１乃至第４の半導体膜を形成し、 前記第１乃至第４の半導体膜上に、絶縁膜を形成し、 前記第２及び第３の半導体膜に、２×１０１６〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加し、 前記第４の半導体膜に、１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加し、 前記第１の半導体膜に、３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｐ型を付与する不純物元素を選択的に添加し、 前記第２乃至第４の半導体膜に、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を選択的に添加することを特徴とする半導���装置の作製方法。    【請求項３１】 請求項２９又は３０において、前記駆動回路は、前記第１乃至第３の半導体膜を有することを特徴とする半導体装置の作製方法。    【請求項３２】 請求項２９乃至３１のいずれか一において、前記画素部は、前記第４の半導体膜を有することを特徴とする半導体装置の作製方法。    【請求項３３】 請求項２９乃至３２のいずれか一において、前記第４の半導体膜の一部は、保持容量の電極を構成することを特徴とする半導体装置の作製方法。    【請求項３４】  請求項２１乃至３３のいずれか一において、前記半導体装置は、ＥＬ表示装置、携帯電話、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、プロジェクター、携帯書籍、デジタルカメラから選ばれた一つであることを特徴とする半導体装置の作製方法。  【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】変更
【補正の内容】
【０１２８】  図１８（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図１のｐチャネル型ＴＦＴ１４６と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。