【手続補正書】
【提出日】平成19年11月13日(2007.11.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１および第２の入力端を有しその出力端に基準電圧を与える第１の増幅器を含むバンドギャップ基準電圧回路であって、前記増幅器は前記第１の入力端において第１のトランジスタに接続され、前記第２の入力端において第２のトランジスタに接続され、前記第２のトランジスタは前記第１のトランジスタより大きなエミッタ面積を有しており、
前記第２のトランジスタはそのエミッタにおいて負荷抵抗に接続され、使用時に前記負荷抵抗は、バンドギャップ基準電圧を生成するのに用いるための前記第１および前記第２のトランジスタのベースエミッタ間電圧の差ΔＶｂｅの測定値を与え、
各トランジスタのベースは共通接続され、前記第１および前記第２のトランジスタのベースが同電位となり、
前記第１および前記第２のトランジスタの一方は、ダイオード接続構成で設けられ、
前記第１および前記第２のトランジスタの他方のベースコレクタ間電圧は、帰還ループの中でそれぞれの前記トランジスタのコレクタに接続された前記増幅器によって０に保たれ、これによってアーリー効果を低減させることと、
前記回路は、第３および第４のトランジスタをさらに含み、前記第３のトランジスタは前記第１のトランジスタのエミッタに接続され、前記第４のトランジスタは前記負荷抵抗を介して前記第２のトランジスタのエミッタに接続され、前記第４のトランジスタのエミッタ面積は前記第１または前記第３のトランジスタのエミッタ面積より大きく、前記第１および前記第３のトランジスタは前記第２および前記第４のトランジスタより高い電流密度で動作するようになり、前記帰還ループ中で抵抗を介して前記第２の入力端においてＰＴＡＴ電圧が前記増幅器に供給され、前記増幅器の出力端において得られる電圧は前記第１および前記第３のトランジスタのベースエミッタ間電圧に前記ＰＴＡＴ電圧を加えた組合せとなることと
を特徴とするバンドギャップ基準電圧回路。
【請求項２】
前記第３および前記第４のトランジスタのそれぞれがダイオード接続構成で設けられることを特徴とする請求項１に記載の回路。
【請求項３】
前記第３のトランジスタのエミッタは第２の抵抗を介して接地され、前記抵抗の値は固有バンドギャップ電圧の２倍の電圧から所望の電圧への基準電圧のシフトを生じさせ、これによって前記回路のオフセット調整が可能になることを特徴とする請求項１に記載の回路。
【請求項４】
前記増幅器の出力端と、前記第１および前記第２のトランジスタのそれぞれのコレクタとの間の、それぞれの帰還ループ経路中に設けられた第３および第４の抵抗をさらに含むことを特徴とする請求項２に記載の回路。
【請求項５】
前記それぞれの帰還ループ中に設けられた前記抵抗はほぼ同じ値であることを特徴とする請求項４に記載の回路。
【請求項６】
前記それぞれの帰還ループ中に設けられた前記抵抗は異なる値であることを特徴とする請求項４に記載の回路。
【請求項７】
非ダイオード接続トランジスタにベース電流を供給し、同じ電流を同じトランジスタのコレクタから抜き取り、それによって前記第１および第２のトランジスタのそれぞれのコレクタ電流を同じ値に保つように適合された回路をさらに含むことを特徴とする請求項４に記載の回路。
【請求項８】
前記非ダイオード接続トランジスタにベース電流を供給し、同じ電流を同じトランジスタのコレクタから抜き取り、前記回路は、前記非ダイオード接続トランジスタと他方のトランジスタとの間のベース電流の変動を補償し、それによってベース電流による回路中の誤差を低減させるように適合されていることを特徴とする請求項４に記載の回路。
【請求項９】
前記非ダイオード接続トランジスタは前記第１のトランジスタであり、前記第１のトランジスタのコレクタから電流を抜き取るように適合された回路は、前記第１および前記第３のトランジスタにより定義される回路の支脈（ｌｅｇ）の複製を含み、複製された前記支脈は回路の第５および第６のトランジスタを含み、前記第５のトランジスタのベースは前記第１のトランジスタのコレクタに接続され、前記第５のトランジスタのエミッタは前記第６のトランジスタのコレクタに接続され、前記第６のトランジスタのベースは前記第３のトランジスタのダイオード接続されたベースに接続され、これによってカレントミラーを形成し、前記第５のトランジスタによって前記第１のトランジスタのコレクタからベース電流が抜き取られることを特徴とする請求項７に記載の回路。
【請求項１０】
第７および第８のトランジスタ並びにバイポーラミラーを介して、前記第１および前記第２のトランジスタのベース電流がさらにミラーリングされ、前記第６および前記第８のトランジスタのベース電流が前記増幅器の出力端から２倍カレントミラーによって供給され、前記第３、前記第６、および前記第８のトランジスタのそれぞれのコレクタ電流が同じになることを特徴とする請求項９に記載の回路。
【請求項１１】
前記第５のトランジスタのコレクタは抵抗を介して前記増幅器の出力端に接続され、前記抵抗の値は前記第４の抵抗の値とほぼ等価であり、前記第５のトランジスタのベース電流が前記第１のトランジスタのベース電流に追従することを特徴とする請求項１０に記載の回路。
【請求項１２】
前記第５および前記第７のトランジスタに接続された一連のミラーによって、前記第１および前記第２のトランジスタのベース電流はさらにミラーリングされ、ミラーリングされた電流を前記第５および前記第７のトランジスタのエミッタから抜き取ることができ、それによって前記第５および前記第７のトランジスタのコレクタ電流がほぼ同じ値になることを確実にし、この電流が前記第７のトランジスタのコレクタと前記増幅器の出力端の間に接続されたカレントミラーを介してさらにミラーリングされ、それによってＰＴＡＴ電流をもたらすことを特徴とする請求項１０に記載の回路。
【請求項１３】
前記第１および前記第３のトランジスタの電圧の湾曲を補償するように適合された補正電圧を供給するように適合された回路をさらに含み、前記補正電圧を組み込むことによって湾曲を打ち消させることを特徴とする請求項２に記載の回路。
【請求項１４】
補正電圧を供給するように適合された前記回路は、前記負荷抵抗にＰＴＡＴ電圧およびＣＴＡＴ電圧を混合したものを供給するように適合されていることを特徴とする請求項１３に記載の回路。
【請求項１５】
前記補正電圧は、前記第４のトランジスタのベースエミッタ間電圧を抵抗の両端間にミラーリングし、ＭＯＳＦＥＴデバイスおよび増幅器を用いて絶対温度に対して相補的な（ＣＴＡＴ）電流を発生させることによって供給され、前記ＣＴＡＴ電流は少なくとも１つのカレントミラーを介して前記第４のトランジスタに戻され、それによって前記負荷抵抗の両端間に逆の湾曲を有する電圧を複製し、この複製された電圧と前から存在する電圧（ΔＶｂｅ）を組み合わせることによって湾曲を打ち消させることを特徴とする請求項１３に記載の回路。
【請求項１６】
前記カレントミラーおよび前記第４のトランジスタによって得られる電流の勾配を変えることにより、逆の湾曲を有する前記電圧の大きさを変更することができることを特徴とする請求項１４に記載の回路。
【請求項１７】
前記第３および前記第４のトランジスタに接続された複数の追加のトランジスタをさらに含み、前記複数の追加のトランジスタはスタック構成で備えられ、これによってより高い基準電圧を有する基準回路の使用が可能であること特徴とする請求項１に記載の回路。
【請求項１８】
第１および第２の入力端を有しその出力端に基準電圧を与える第１の増幅器を含むバンドギャップ基準電圧回路であって、前記増幅器は前記第１の入力端において第１のトランジスタに接続され、前記第２の入力端において第２のトランジスタに接続され、帰還ループ中において前記増幅器は前記トランジスタのそれぞれのコレクタに接続され、前記第２のトランジスタは前記第１のトランジスタより大きなエミッタ面積を有し、それぞれがダイオード接続構成を備えた第３および第４のトランジスタをさらに含み、
前記第２のトランジスタはそのエミッタにおいて負荷抵抗に接続され、使用時に前記負荷抵抗は、バンドギャップ基準電圧を生成するのに用いるための前記第１および前記第２のトランジスタのベースエミッタ間電圧の差ΔＶｂｅの測定値を与え、
各トランジスタのベースは共通接続され、前記第１および前記第２のトランジスタのベースは同電位となり、
前記第１および前記第２のトランジスタの一方は、ダイオード接続構成を備え、
前記第３のトランジスタは前記第１のトランジスタのエミッタに接続され、前記第４のトランジスタは前記負荷抵抗を介して前記第２のトランジスタに接続され、前記第４のトランジスタのエミッタ面積は前記第１または前記第３のトランジスタのエミッタ面積より大きく、前記第１および前記第３のトランジスタは前記第２および前記第４のトランジスタより高い電流密度で動作し、ＰＴＡＴ電圧が前記増幅器の帰還ループ中で抵抗を介して前記増幅器への前記第２の入力端において供給され、前記増幅器の前記出力端において得られる電圧は前記第１および前記第３のトランジスタのベースエミッタ間電圧に前記ＰＴＡＴ電圧を加えた組合せとなり、
前記第１および前記第２のトランジスタの他方のベースコレクタ間電圧は、帰還ループ中でそれぞれのトランジスタのコレクタに接続された前記増幅器によって最小にされ、これによってアーリー効果を低減させること
を特徴とするバンドギャップ基準電圧回路。
【請求項１９】
アーリー効果を補償するように適合されたバンドギャップ基準電圧回路を与える方法であって、
第１および第２のトランジスタを設けるステップであって、各トランジスタは異なる電流密度で動作するように適合され、前記第１のトランジスタはダイオード接続構成で設けられ、前記トランジスタはさらに増幅器の入力端に接続されることと、
第３および第４のトランジスタを設けるステップであって、前記第３のトランジスタは前記第１のトランジスタのエミッタに接続され、前記第４のトランジスタは負荷抵抗を介して前記第２のトランジスタのエミッタに接続され、前記第１および前記第３のトランジスタが前記第２および前記第４のトランジスタよりも大電流密度で動作するように、前記第４のトランジスタのエミッタ面積は前記第１または前記第３のトランジスタのエミッタ面積よりも大きいことと、
前記増幅器の出力端において基準電圧を得るために、異なる電流密度で動作する前記２つのトランジスタ間の電位差をスケーリングするステップと、
帰還ループを設けるステップであって、前記増幅器の前記出力端において基準電圧を得るために、前記帰還ループは前記第１および前記第２のトランジスタのそれぞれを前記増幅器の出力端に接続し、前記第１および前記第２のトランジスタ各々のベースコレクタ間電圧が０となり、前記帰還ループ中の前記増幅器への前記第２の入力において、抵抗を介してＰＴＡＴ電圧が供給されて、前記増幅器の前記出力端に供給される電圧が前記第１および前記第３のトランジスタのベースエミッタ電圧に前記ＰＴＡＴ電圧を加えた組み合わせとなることと
を備えることを特徴とする方法。