(57)【要約】  複数の変調信号生成部（３１、３２）は、各々、最終変調信号を生成するための変調信号を出力する。加算器（３４）は、複数の変調信号生成部（３１、３２）の各々の出力を加算することにより、最終変調信号を生成して出力する。信号変調部（２）は、周期信号形成回路（１）から出力された周期信号を最終変調信号により変調することにより生成した出力信号であって、その出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を出力する。【特許請求の範囲】
【請求項１】
ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、
最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、
前記複数の変調信号生成部の各々の出力を加算することにより前記最終変調信号を生成する加算器と、
周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する信号変調部とを備える
ことを特徴とする信号形成回路。
【請求項２】
前記複数の変調信号生成部が、各々、相互に異なる又は同一の振幅の変調信号を出力する
ことを特徴とする請求項１記載の信号形成回路。
【請求項３】
前記複数の変調信号生成部が、各々、相互に異なる周波数の変調信号を出力する
ことを特徴とする請求項１記載の信号形成回路。
【請求項４】
前記複数の変調信号生成部が、各々、副変調波により副変調された変調信号を出力する
ことを特徴とする請求項１記載の信号形成回路。
【請求項５】
前記複数の変調信号生成部の各々の出力は、少なくとも１回、前記副変調波により副変調された信号である
ことを特徴とする請求項４記載の信号形成回路。
【請求項６】
前記周期信号形成回路は発振器であり、前記周期信号はクロック信号である
ことを特徴とする請求項１記載の信号形成回路。
【請求項７】
前記複数の変調信号生成部の各々の出力は、三角波、正弦波、クロック、三角波と正弦波と余弦波と整数倍の周波数の正弦波と整数倍の周波数の余弦波との和により構成された信号、不規則過程による信号、又は、これらの信号の組み合わせにより得られる信号である
ことを特徴とする請求項１記載の信号形成回路。
【請求項８】
前記信号変調部は、前記周期信号形成回路から出力された周期信号を入力とし、前記最終変調信号を制御信号とし、前記出力信号を出力とする位相同期回路からなる
ことを特徴とする請求項１記載の信号形成回路。
【請求項９】
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力と前記最終変調信号とを乗算する乗算器と、
前記乗算器の出力を入力とし、前記出力信号を出力する電圧制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１０】
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力である電圧信号を電流信号に変換する変換器と、
前記変換器の出力と前記最終変調信号とを乗算する乗算器と、
前記乗算器の出力を入力とし、前記出力信号を出力する電流制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１１】
前記複数の変調信号生成部の各々の出力が前記位相同期回路に入力され、
前記加算器が前記位相同期回路に設けられ、
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力と前記複数の変調信号生成部の各々の出力とを乗算する複数の乗算器と、
前記複数の乗算器の出力を前記加算器により加算した値を入力とし、前記出力信号を出力する電圧制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１２】
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力と前記最終変調信号とを加算する第２の加算器と、
前記第２の加算器の出力を入力とし、前記出力信号を出力する電圧制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１３】
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力である電圧信号を電流信号に変換する変換器と、
前記変換器の出力と前記最終変調信号とを加算する第２の加算器と、
前記第２の加算器の出力を入力とし、前記出力信号を出力する電流制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１４】
前記複数の変調信号生成部の各々の出力が前記位相同期回路に入力され、
前記加算器が前記位相同期回路に設けられ、
前記位相同期回路は、
前記出力信号を分周した信号と前記周期信号を分周した信号とを比較する位相比較器と、
前記位相比較器の出力を入力とするループフィルターと、
前記ループフィルターの出力と前記複数の変調信号生成部の各々の出力とを乗算する複数の第２の加算器と、
前記複数の第２の乗算器の出力を前記加算器により加算した値を入力とし、前記出力信号を出力する電圧制御発振器とからなる
ことを特徴とする請求項８記載の信号形成回路。
【請求項１５】
前記信号変調部は、
前記最終変調信号を積分した積分信号を出力する積分器と、
前記周期信号形成回路から出力された周期信号を入力とし、前記最終変調信号の積分信号を制御信号とし、前記出力信号を出力とする可変遅延器とからなる
ことを特徴とする請求項１記載の信号形成回路。
【請求項１６】
ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、
最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、
前記複数の変調信号生成部の各々の出力を加算することにより前記最終変調信号を生成する加算器と、
周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する周期信号形成回路とを備える
ことを特徴とする信号形成回路。
【請求項１７】
前記周期信号形成回路の出力する出力信号は、スイッチングレギュレータに入力される
ことを特徴とする請求項１６記載の信号形成回路。
【請求項１８】
ＥＭＩを低減することが可能な出力信号を形成する信号形成方法であって、
最終変調信号を生成するための複数の変調信号を生成し、
前記複数の変調信号の各々を加算することにより最終変調信号を生成し、
周期信号を前記最終変調信号により変調することにより、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を生成する
ことを特徴とする信号形成方法。
【請求項１９】
周期信号を出力する周期信号形成回路と、
最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、
前記複数の変調信号生成部の各々の出力を加算することにより前記最終変調信号を生成する加算器と、
前記周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する信号変調部と、
前記出力信号に基づいて所定の動作を行う動作部とを備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号形成回路、信号形成方法及び電子機器に関し、特に、複数の波形を加算することによりＥＭＩをより効率良く低減するスペクトラム拡散型の信号形成回路、信号形成方法、及び当該信号形成回路を備える電子機器に関する。
【背景技術】
【０００２】
電子機器においては、ＥＭＩ（Electro Magnetic Interference ）を低減することが要求されている。ＥＭＩは、特に、クロック（矩形波）、三角波、正弦波等の周期的に変化する信号を用いる回路から放出される電磁波による影響が大きい。そこで、例えばクロック形成回路（クロックジェネレータ）において、ＥＭＩを低減するための技術の一例として、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Spread Spectrum Clock Generator ）が知られている（例えば、特許文献１）。【０００３】
実際には、ＳＳＣＧにおいても、種々の理由から、三角波の頂点の波形が鈍る結果、スペクトルの両端に多少のピークが存在する。そこで、変調器の特性を考慮して、変調波として三角波の頂点を強調した波形を用いることが知られている（特許文献２）。この場合、平坦なスペクトルが得られ、従って、より大きな減衰量が得られる。
【特許文献１】米国特許第４，５０７，７９６号明細書
【特許文献２】米国特許第５，４８８，６２７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
クロック信号又は搬送波（即ち、被変調波である）をある変調波（周波数ｆ１）で変調した場合におけるスペクトルを厳密に観測すると、当該スペクトルは変調周波数ｆ１の間隔で細かいピークを持つ。従来のＳＳＣＧの変調方法は、基本的には、変調波の周波数を下げることによりピークの数を増やして単位時間あたりの密度を減らすことにより、スペクトルのピーク（の高さ）を小さくしていると言うことができる。このスペクトルのピークを小さくできれば、ＥＭＩを低減することができる。【０００５】
従来のＳＳＣＧの変調方法によれば、原理的に、変調波の周波数をより低くしなければスペクトルのピークをより小さくすることはできない。一方、変調周波数ｆ１の下限は、現実的には可聴周波数である約２０ｋＨｚ程度であると考えられる。これより低い周波数になると、変調周波数ｆ１で電子装置の一部又は全体が振動しその振動音が人間に聞こえてしまう可能性がある。従って、従来のＳＳＣＧの変調方法によれば、変調波の周波数の下限に起因して、スペクトルのピークを小さくすることに対する限界が存在する。【０００６】
また、スペクトルの平坦性を得るために、三角波の頂点を強調した変調波を用いる場合、このような波形の信号を簡単に得ることはできない。即ち、クロック発生回路の構成が極めて複雑になる。また、クロック発生回路の設計時に変調器の種類毎にその特性を考慮する必要があり、煩わしい。【０００７】
以上の問題は、クロックに限らず、三角波、正弦波等の周期的な信号を用いる回路において、同様に発生する問題であり、このような回路を備える電子機器においてＥＭＩ低減の障害となっている。【０００８】
本発明者は、以上の問題を解決するため、ＥＭＩをより効率良く低減することができる信号形成回路を提案した（ＰＣＴ／ＪＰ２００４／１１７０４、２００４年８月１３日出願）。この信号形成回路によれば、変調波を更に変調する変調波（副変調波）を用いることにより（即ち、多重変調により）、周期的な信号のスペクトルの平坦性を改善することができ、又は、スペクトルのピークを小さくすることができる。この結果、ＥＭＩを効率良く低減することができる。【０００９】
本発明者は、更に研究を重ねた結果、多重変調を用いることなく、複数の波形を加算することによっても、先に提案した信号形成回路と同様の効果が得られることを見出した。また、本発明者は、複数の波形を加算することにより生成した（最終）変調信号を変調信号発生部に入力する際に、種々の入力手段を取り得ることを見出した。更に、本発明者は、複数の波形を加算することと多重変調とを組み合わせることによっても、先に提案した信号形成回路と同様の効果が得られることを見出した。【００１０】
本発明の目的は、複数の波形を加算することにより、周期的な信号のスペクトルの平坦性を改善するか又はスペクトルのピークを小さくし、ＥＭＩをより効率良く低減する信号形成回路を提供することにある。【００１１】
また、本発明の目的は、複数の波形を加算することにより、周期的な信号のスペクトルの平坦性を改善するか又はスペクトルのピークを小さくし、ＥＭＩをより効率良く低減する信号形成方法を提供することにある。【００１２】
また、本発明の目的は、複数の波形を加算することにより、ＥＭＩをより効率良く低減する信号形成回路を備える電子機器を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の信号形成回路は、ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、複数の変調信号生成部の各々の出力を加算することにより最終変調信号を生成する加算器と、周期信号形成回路から出力された周期信号を最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を出力する信号変調部とを備える。【００１４】
本発明の信号形成回路は、ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、複数の変調信号生成部の各々の出力を加算することにより最終変調信号を生成する加算器と、周期信号を最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を出力する周期信号形成回路とを備える。【００１５】
本発明の信号形成方法は、ＥＭＩを低減することが可能な出力信号を形成する信号形成方法であって、最終変調信号を生成するための複数の変調信号を生成し、複数の変調信号の各々を加算することにより最終変調信号を生成し、周期信号を最終変調信号により変調することにより、当該出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を生成する。【００１６】
本発明の電子機器は、周期信号を出力する周期信号形成回路と、最終変調信号を生成するための変調信号を出力する複数の変調信号生成部と、複数の変調信号生成部の各々の出力を加算することにより最終変調信号を生成する加算器と、周期信号形成回路から出力された周期信号を最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を出力する信号変調部と、出力信号に基づいて所定の動作を行う動作部とを備える。
【発明の効果】
【００１７】
本発明者の検討によれば、ＳＳＣＧには基本的に２つの課題がある。第１に、スペクトルの平坦性を得るためにはどのような形状の変調信号が適当かであり、第２に、変調幅が同一であるとした場合において更にスペクトルのピークを小さくするにはどのようにすれば良いかである。本発明は、ＳＳＣＧをその原理から再検討することにより得た新しい原理に基づくものであり、当該新しい原理をクロック信号のみならず正弦波等の周期的な信号にまで拡大して適用することにより、変調信号の周波数を振動音を生じない範囲内に維持しつつ、スペクトルの平坦性を改善し、スペクトルのピークを小さくすることができる。【００１８】
本発明においては、クロック信号を含む周期的な信号を、複数の変調信号で変調することにより、変調周波数のピークをより多くの数に分散することができるので、各々のピ−クの高さを低く抑えることができ、又は、スペクトルを平坦化することができる。これにより、変調周波数を振動音を発生する周波数（約２０ｋＨＺ）より小さくしなくても、スペクトルのピークを小さくすることができ、また、三角波の頂点を強調した変調波を用いなくても、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、スペクトルのピークを小さくすること、又は、スペクトルを平坦化することにより、当該信号形成回路及びこれを使用する電子機器のＥＭＩを低減させることができる。【００１９】
本発明の電子機器によれば、クロック信号を含む周期的な信号を、複数の変調信号で変調する信号形成回路を備えることにより、前述のように、変調周波数のピークを小さくするか、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することにより、当該電子機器のＥＭＩを低減させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明による信号形成回路の構成を示す。
【図２】本発明のクロック変調を説明する図である。
【図３】本発明のクロック変調を説明する図である。
【図４】図１の例のＰＬＬにおける波形を示す。
【図５】本発明による他の信号形成回路の構成を示す。
【図６】図５の例のＰＬＬにおける波形を示す。
【図７】本発明による更に他の信号形成回路の構成を示す。
【図８】本発明による更に他の信号形成回路の構成を示す。
【図９】図８の例のＰＬＬにおける波形を示す。
【図１０】本発明による更に他の信号形成回路の構成を示す。
【図１１】図１０の例を説明する図である。
【図１２】本発明による更に他の信号形成回路の構成を示す。
【図１３】本発明による更に他の信号形成回路の構成を示す。
【図１４】本発明による更に他の信号形成回路の構成を示す。
【図１５】本発明による更に他の信号形成回路の構成を示す。
【図１６】本発明の信号形成回路を備える電子機器の構成を示す。
【図１７】本発明の信号形成回路を備える他の電子機器の構成を示す。
【符号の説明】
【００２１】
１    周期信号形成回路（発振器）
２    信号変調部（クロック変調部）
３    変調信号発生部
３１    第１変調信号生成部
３２    第２変調信号生成部
３４    加算器
１００    信号形成回路
【発明を実施するための最良の形態】
【００２２】
図１は信号形成回路構成図であり、本発明による信号形成回路の構成の一例を示す。本発明の信号形成回路１００は、信号変調部であるクロック変調部２、変調信号発生部３を備える。クロック変調部２には、周期信号形成回路である発振器１の出力するクロック信号（周期的な矩形波）が入力される。即ち、この例は、最も代表的な周期信号であるクロック信号を変調する一例について示す。この例によれば、比較的簡易な（即ち、回路規模があまり大きくない）構成により、クロック信号を含む殆ど全ての周期信号について、十分なＥＭＩの低減効果を得ることができる。【００２３】
この例では、発振器１においてクロック信号が生成され、変調信号発生部３において複数の変調信号、例えば第１変調信号及び第２変調信号が生成される。そして、図２に示すように、第１変調信号と第２変調信号とを加算することにより、最終変調信号が生成される。更に、クロック信号が最終変調信号により変調されることにより、出力クロック信号が生成される。後述するように、本発明は、クロック信号に限らず、三角波や正弦波のような周期信号に広く適用可能であるが、クロック信号に適用した場合、ＥＭＩの低減において特に大きな効果が得られる。即ち、クロック信号は矩形であるため三角波等よりも（奇数次の）高調波成分を多く含むので、また、デジタル信号で動作する電子機器においては２値信号であるクロック信号の振幅（又は、瞬間的な変化量）が三角波等よりも大きいので、ＥＭＩの影響が出やすいが、これを有効に低減することができる。【００２４】
最終変調信号（変調波）は、発振器１の出力するクロック信号（搬送波）の周波数を僅かに変動させるための信号である。この例では、２種類の変調信号を加算することにより、最終変調信号が生成される。２種類の変調信号を最終変調信号と区別するために、第１変調信号及び第２変調信号と言うこととする。【００２５】
発振器１は、所定の周波数、例えば１０ＭＨｚの周波数のクロック信号を生成して出力する。発振器１は、周知の構成のクロック生成装置であって良い。発振器１の出力したクロック信号はクロック変調部２に入力される。クロック変調部２は、発振器１から出力されたクロック信号を最終変調信号により変調することにより、クロック信号に同期した出力クロック信号を生成して出力する。例えば、クロック変調部２は、発振器１から出力されたクロック信号を入力とし、最終変調信号を制御信号とし、出力クロック信号を出力とする位相同期回路（ＰＬＬ：Phase Locked Loop ）からなる。出力クロックは、後述するように、種々の電子機器の動作部（図１６の動作部３００）に入力され、基本クロックとして用いられる。【００２６】
変調信号発生部３は、この例においては、第１変調信号生成部３１、第２変調信号生成部３２、加算器３４を備える。図２は、変調信号発生部３における各信号の波形を示す。【００２７】
第１変調信号生成部３１は第１変調信号Ｍ１を生成して出力する。第１変調信号Ｍ１は、図２（Ａ）に示すように、この例では三角波（左右対称の三角波）である。従って、この例の第１変調信号生成部３１は三角波発生回路である。第１変調信号Ｍ１は、連続的に変化する信号（例えば三角波）又は不連続に変化する信号（例えば階段波）である。後述するように、第１変調信号Ｍ１は、それ自体が変調（副変調）された信号であっても良い。第１変調信号Ｍ１の周波数及び位相は他の発振器に依存する必要はない。第１変調信号Ｍ１は加算器３４に入力される。【００２８】
第２変調信号生成部３２は第２変調信号Ｍ２を生成して出力する。第２変調信号Ｍ２は、図２（Ｂ）に示すように、この例では三角波（左右対称の三角波）である。従って、この例の第２変調信号生成部３２は三角波発生回路である。第２変調信号Ｍ２は、連続的に又は不連続に変化する信号（例えば三角波）である。後述するように、第２変調信号Ｍ２は、それ自体が変調（副変調）された信号であっても良い。第２変調信号Ｍ２の周波数及び位相は他の発振器に依存することはない。第２変調信号Ｍ２は加算器３４に入力される。【００２９】
第１及び第２変調信号生成部３１及び３２は、相互に同一の構成であっても、異なる構成であっても良い。第１及び第２変調信号Ｍ１及びＭ２は、相互に同一の信号であっても、異なる信号であっても良い。第１及び第２変調信号Ｍ１及びＭ２が正弦波である場合、その周波数は相互に異なるようにする必要がある。【００３０】
第１及び第２変調信号生成部３１及び３２は、図２に示すように、相互に同一の振幅であって周波数の異なる変調信号を出力する。第１及び第２変調信号生成部３１及び３２が、相互に異なる振幅の変調信号を出力するようにしても良い。第１及び第２変調信号生成部３１及び３２が、正弦波以外の周期信号である場合には、相互に同一の周波数の変調信号を出力するようにしても良い。【００３１】
第１及び第２変調信号Ｍ１及びＭ２は、各々、三角波以外であっても良く、その場合でも同様にスペクトルの拡散効果を得ることができる。例えば、第１及び第２変調信号Ｍ１及びＭ２は、正弦波（余弦波を含む）、クロックであっても良い。また、例えば、第１及び第２変調信号Ｍ１及びＭ２は、任意の振幅Ａｎの正弦波、任意の振幅Ｂｎの余弦波、これらの整数倍の周波数の任意の振幅Ａｎの正弦波及び任意の振幅Ｂｎの余弦波の和により構成された信号（全ての周期信号、又は、ΣＡｎ・ｓｉｎ（ｎωｔ）＋ΣＢｎ・ｃｏｓ（ｎωｔ）、ここで、Σは１〜ｎまで）、のこぎり波（左右非対称の三角波）のいずれかであって良い。また、第１及び第２変調信号Ｍ１及びＭ２は、例えば一様分布雑音、ガウス分布雑音、二項分布雑音、ポアソン分布雑音、レイリー分布等のいずれかの不規則過程による信号であって良い。更に、第１及び第２変調信号Ｍ１及びＭ２は、ここに述べた種々の信号の２又は複数の組み合わせにより得られる信号であって良い。【００３２】
加算器３４は、第１変調信号生成部３１から出力された第１変調信号Ｍ１と、第２変調信号生成部３２から出力された第２変調信号Ｍ２とを加算することにより、最終変調信号Ｍ＿inを出力する。即ち、変調信号発生部３は、図２（Ｃ）に示すように、第１及び第２変調信号Ｍ１及びＭ２を加算することにより、最終変調信号Ｍ＿inを生成して出力する。複数の変調信号はクロック変調部２であるＰＬＬに入力される。【００３３】
なお、加算器３４は、減算器であっても良い。即ち、複数の変調信号生成部は、第１及び第２変調信号Ｍ１及びＭ２を減算することにより生成するようにしても良い。従って、この明細書において、加算（加算器）は減算（減算器）を含む。【００３４】
ＳＳＣＧは、周波数ωの主信号を周波数Ωの変調信号で周波数変調することにより、出力信号の周波数成分をΩ間隔に分散させる。即ち、出力信号の周波数成分は、・・・，ω−２Ω，ω−Ω，ω，ω＋Ω，ω＋２Ω，・・・となる。本発明によれば、最終変調信号Ｍ＿inは、複数（ｎ個）の変調信号の和とされる。ここでは、説明の簡単のために、最終変調信号Ｍ＿inは、２個の第１変調信号Ｍ１と第２変調信号Ｍ２とすると（即ち、図１の例について説明する）、その周波数成分は第１変調信号Ｍ１の周波数Ω１と第２変調信号Ｍ２のΩ２とにより、以下のように定まる。即ち、
（ア）・・・，ω−２Ω０，ω−Ω０，ω＋Ω０，ω＋２Ω０，・・・、
（イ）・・・，ω−２Ω１，ω−Ω１，ω＋Ω１，ω＋２Ω１，・・・、
（ウ）・・・，ω−２Ω０−３Ω１，ω−Ω０−３Ω１，ω＋Ω０−３Ω１，ω＋２Ω０−３Ω１，・・・、
（エ）・・・，ω−２Ω０−２Ω１，ω−Ω０−２Ω１，ω＋Ω０−２Ω１，ω＋２Ω０−２Ω１，・・・、
（オ）・・・，ω−２Ω０−Ω１，ω−Ω０−Ω１，ω＋Ω０−Ω１，ω＋２Ω０−Ω１，・・・、
（カ）・・・，ω−２Ω０＋Ω１，ω−Ω０＋Ω１，ω＋Ω０＋Ω１，ω＋２Ω０＋Ω１，・・・、
（キ）・・・，ω−２Ω０＋２Ω１，ω−Ω０＋２Ω１，ω＋Ω０＋２Ω１，ω＋２Ω０＋２Ω１，・・・、
（ク）・・・，ω−２Ω０＋３Ω１，ω−Ω０＋３Ω１，ω＋Ω０＋３Ω１，ω＋２Ω０＋３Ω１，・・・、
等のように、当該周波数成分は飛躍的に増加する。なお、実際は、グル−プ（ク）の後にも多くの周波数成分が存在する。また、グル−プ（イ）の周波数成分は、グル−プ（ア）においてΩ０をΩ１に置き換えたものであるが、同様に、グル−プ（ウ）〜（ク）についても、Ω０とΩ１とを相互に置き換えた周波数成分が存在する。更に、本発明によれば、最終変調信号Ｍ＿inを生成のために加算する変調信号の数を増すことにより、より一層周波数成分を増やすことができる。【００３５】
このように、本発明によれば、多くのピ−ク（周波数成分）が存在するので、より一層周波数が分散され、ピ−クの高さが低下する。これに加えて、異なる周波数の振幅を適切に選択することにより、スペクトルの形状を更に平坦化することができる。【００３６】
図２において、縦軸は振幅であり、各々の信号の振幅電圧を示し、横軸は時間である。縦軸及び横軸は、共に、相対的な値として表されている。この例においては、第１及び第２変調信号Ｍ１及びＭ２は、相互に同一の振幅を有し、相互に異なる周波数を有する三角波からなる。即ち、第１及び第２変調信号Ｍ１及びＭ２は±０．２５（全体としては０．５）の振幅を有とする。第１変調信号Ｍ１は約０．８３の周期を有し、第２変調信号Ｍ２は１の周期を有する。【００３７】
最終変調信号Ｍ＿inは、約±０．５（全体としては０．９）の振幅を有し、約５の周期（例えば、時間５〜時間１０の間）を有する。従って、この例においては、第１変調信号Ｍ１は、周期５の最終変調信号Ｍ＿inよりも十分に短い周期を有する三角波である。第２変調信号Ｍ２は、周期５の最終変調信号Ｍ＿inよりも十分に短い周期を有し、第１変調信号Ｍ１とは異なる周期を有する三角波である。【００３８】
一方、図２（Ｃ）に示すように、最終変調信号Ｍ＿inにおいて、波Ｗ２、Ｗ３、Ｗ５、Ｗ６は、各々、２個のピ−クを有する。即ち、最終変調信号Ｍ＿inの最大振幅の割合が低下している。従って、最終変調信号Ｍ＿inは、三角波ではない。最終変調信号Ｍ＿inは、図２（Ｃ）に示すように、一定の周期的な信号ではなく、一定の振幅の信号ではない。即ち、最終変調信号Ｍ＿inの振幅が変化している。このような最終変調信号Ｍ＿inを用いることにより、スペクトル上の変調範囲における変調周波数を分散させ（ピークを多くして）、その結果として変調周波数のピークを小さくすることができ、かつ、スペクトルの両端におけるピークを減少させて、その結果としてスペクトルを平坦化することができる。【００３９】
即ち、前述のように、複数の変調信号の和を最終変調信号として用いることにより、多くのピークが存在するので、本発明によれば、より一層、スペクトル上の変調範囲における変調周波数を分散させ、かつ、スペクトルの両端におけるピークを消滅させることができる。この結果、より一層、スペクトルの変調周波数におけるピークを小さくすることができ、かつ、スペクトルを平坦化することができる。【００４０】
また、本発明によれば、このようなピ−クの縮小及びスペクトルの平坦化に有効な信号を、加算器３４を用いて生成することができる。従って、乗算器のような複雑な構成の回路を用いる必要がなく、乗算器と比較して簡単な構成の回路（即ち、回路の規模が大きくない回路）とすることができる。これにより、信号形成回路１００又は変調信号発生部３を構成する半導体チップを小さくすることができる。【００４１】
ＰＬＬ２は、この例においては、図３に示すように、分周比Ａの第１分周器２１、分周比Ｂの第２分周器２２、位相比較器２３、ループフィルター２４、乗算器２６、電圧制御発振器（ＶＣＯ）２７を備える。図３において、ＰＬＬ２における各信号の波形を概念的に示す。【００４２】
ＰＬＬ２における入力信号Ｆinの周波数ｆ（Ｆin）と出力信号Ｆout の周波数ｆ（Ｆout ）との関係は、ｆ（Ｆout ）＝ｆ（Ｆin）・Ａ／Ｂである。例えば、Ａは第１分周器２１の分周比であり、Ｂは第２分周器２２の分周比であり、Ａ＝４０、Ｂ＝３とすると、入力クロック信号が１０ＭＨｚのクロック信号である場合、１３３ＭＨｚの出力クロック信号が得られる。【００４３】
第２分周器２２は、図１の発振器１から出力された周波数ｆ（Ｆin）のクロック信号Ｆinが入力されると、これを分周比Ｂで分周した信号Ｂo を出力する。信号Ｂo の周波数ｆ（Ｂo ）は、周波数ｆ（Ｆin）を分周比Ｂで割った値ｆ（Ｆin）／Ｂとなる。信号Ｂo は位相比較器２３に入力される。【００４４】
位相比較器２３には、第１分周器２１からもその出力Ａo が入力される。位相比較器２３は、第２分周器２２の出力Ｂo と第１分周器２１の出力Ａo とを比較して、その位相差ＰＨＣo を検出し、これをループフィルター２４に出力する。【００４５】
ループフィルター２４は、その伝達関数に応じた時定数を持ち、ＰＬＬ制御系のループの応答を決定する。即ち、入力された位相差ＰＨＣo をフィルタリングして出力する。ループフィルター２４の出力ＬＰＦo は乗算器２６に入力される。【００４６】
乗算器２６は、入力された電圧値を最終変調信号（以下、制御信号とも言う）Ｍ＿in倍して電圧制御発振器２７に出力する。また、乗算器２６は、電圧制御発振器２７の特性係数Ｋvco を補償したものであって良い。なお、電圧制御発振器２７を含むＰＬＬ２は、バイポーラ回路やバイポーラ回路及びＣＭＯＳ回路からなるＢｉＣＭＯＳ回路からなっていても良い。【００４７】
従って、電圧制御発振器２７の出力である出力クロック信号Ｆout の周波数ｆ（Ｆout ）は、乗算器２６へ入力される制御信号をＭ＿inとし、ル−プフィルタ−２４からの入力電圧値をＶo とすると、ｆ（Ｆout ）＝Ｍ＿in＊（Ｖo ＊Ｋvco ＋Ｆ０）となる。ここで、Ｋvco は電圧制御発振器２７の持つ特性係数であり、Ｆ０は電圧制御発振器２７の周波数制御電圧を０Ｖとした時の発振周波数であり、一般に自走周波数と呼ばれる値である。【００４８】
出力クロック信号Ｆout は、信号形成回路１００から出力されると共に、第１分周器２１に入力される。第１分周器２１は、周波数ｆ（Ｆout ）＝Ｍ＿in＊（Ｖo ＊Ｋvco ＋Ｆ０）のクロック信号が入力されると、これを分周比Ａで分周した信号Ａo を出力する。信号Ａo の周波数ｆ（Ａo ）は、周波数ｆ（Ｆout ）を分周比Ａで割った値（Ｍ＿in＊（Ｖo ＊Ｋvco ＋Ｆ０））／Ａとなる。信号Ａo は、前述のように、位相比較器２３に入力される。【００４９】
図４は、ＰＬＬ波形図であり、クロック変調部２であるＰＬＬにおける波形の一例を示す。第２分周器２２は、発振器１からの周波数１０ＭＨｚのクロック信号Ｆinを分周比Ｂ＝３で分周した出力信号Ｂo を出力する。位相比較器２３は、第２分周器２２の出力信号Ｂo と第１分周器２１の出力信号Ａo とを比較して、その位相差ＰＨＣo を検出する。ループフィルター２４は、入力された位相差ＰＨＣo をフィルタリングした結果である信号ＬＰＦo（電圧値Ｖo ） を出力する。乗算器２６は、入力された電圧値Ｖo に、制御信号Ｍ＿in（最終変調信号Ｍ＿in）を乗じて、電圧制御発振器２７に出力する。電圧制御発振器２７は、入力された電圧値に応じた周波数の出力クロック信号Ｆout を発振出力する。出力クロック信号Ｆout の周波数ｆ（Ｆout ）は、ｆ（Ｆout ）＝Ｍ＿in＊（Ｖo ＊Ｋvco ＋Ｆ０）となる。出力クロック信号Ｆout は、当該信号形成回路１００から出力されると共に、第１分周器２１において分周比Ａ＝４０で分周されて、周波数（Ｍ＿in＊（Ｖo ＊Ｋvco ＋Ｆ０））／４０の信号Ａo として位相比較器２３に入力される。【００５０】
以上のように、乗算器２６に入力される制御信号Ｍ＿in（最終変調信号Ｍ＿in）が不規則に変調された信号であるので、スペクトル上の変調範囲における変調周波数を分散させ（より多くの周波数成分を発生させ）、その結果としてスペクトルの変調周波数におけるピークを小さくすることができる。これは、三角波を時間軸（横軸）方向に変調させた場合、密度が低くなることから判る。これに加えて、乗算器２６の制御信号Ｍ＿inが変化する振幅を持ちかつ最大振幅の割合が低下させられた信号であるので、スペクトルの両端におけるピークを消滅させて、その結果としてスペクトルを平坦化することができる。これは、三角波を電圧又は電流軸（縦軸）方向に変調させた場合、密度が低くなることから判る。【００５１】
第１及び第２変調信号Ｍ１及びＭ２は、いずれも、発振器１からの入力信号（クロック信号）に対して、位相同期する必要はなく、また、周波数同期する必要はない。これらの信号をクロック信号に位相同期及び周波数同期させない方が、位相同期及び／又は周波数同期させるよりも好ましい。これは、以下の理由による。第１に、位相同期及び周波数同期させない方が、スペクトル上の変調範囲における変調周波数を分散させることができ、変調周波数のピークを小さくすることができる。第２に、位相同期及び周波数同期させない方が、スペクトルの平坦性を確保することができる。【００５２】
図５は他の信号形成回路構成図であり、本発明による他の信号形成回路の構成を示す。また、図６は、図５の信号形成回路１００のＰＬＬ２における各信号の波形を概念的に示す。【００５３】
図５の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、そのクロック変調部（ＰＬＬ）２が、電圧制御発振器（ＶＣＯ）２７を備えず、これに代えて、電圧電流変換器（ＶＩ）２５及び電流制御発振器（ＩＣＯ）２７’を備える点で異なる。電圧電流変換器（ＶＩ）２５及び電流制御発振器（ＩＣＯ）２７’は電圧制御発振器（ＶＣＯ）２７を構成する。この場合、前述の式において、Ｋvco は電圧電流変換器２５と電流制御発振器２７’とで構成する電圧制御発振器２７の持つ特性係数であると考えれば良く、また、ループフィルター２４からの出力ＬＰＦo （電圧値Ｖo ）は、電圧電流変換器（ＶＩ）２５で変換して得た電流値Ｖioに置き換えれば良い。この例によれば、図１の信号形成回路１００と同様に、ＥＭＩの低減効果が得られる。【００５４】
この例では、図６に示すように、ループフィルター２４の出力ＬＰＦo は電圧電流変換器２５に入力される。電圧電流変換器２５は出力ＬＰＦo （電圧値）を電流値に変換して乗算器２６に出力する。一般的に、ＭＯＳ回路からなる電圧電流変換器２５においては、出力電流は電圧の２乗に比例する。電圧電流変換器２５の出力は電流制御発振器２７’に入力される。電圧電流変換器２５及び電流制御発振器２７’も、バイポーラ回路やバイポーラ回路及びＣＭＯＳ回路からなるＢｉＣＭＯＳ回路からなっていても良い。【００５５】
なお、図５の例におけるＰＬＬ２の構成は、図７、図８、図１０、図１２、図１４、図１６、図１７におけるＰＬＬ２に適用することができる。これらの場合、ループフィルター２４の直後に電圧電流変換器２５を設け、ループフィルター２４の出力ＬＰＦo が電圧電流変換器２５に入力されるようにすれば良い。【００５６】
図７は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図７の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３が、第１及び第２変調信号生成部３１及び３２に加えて、第３変調信号生成部３３を備える点が異なる。即ち、変調信号発生部３が３個の変調信号生成部３１〜３３を備える。変調信号生成部の数を増やすと言う比較的簡単な構成により、より一層ランダムな最終変調信号を形成することができ、より一層ＥＭＩの低減効果を得られる。【００５７】
この例では、第１乃至第３変調信号生成部３１〜３３から出力された第１乃至第３変調信号を加算器３４により加算することにより、最終変調信号を出力する。この例の最終変調信号は、図２（Ｃ）における最終変調信号Ｍ＿inに、第３変調信号を加算した信号となる。この例によれば、信号形成回路は複雑な構成となる一方、ＥＭＩの低減効果を図１の信号形成回路１００よりも更に改善することができる。これにより、より一層、スペクトルの両端におけるピークを減少させて、その結果としてスペクトルを平坦化することができる。【００５８】
なお、変調信号発生部３が、４個以上の変調信号生成部を備えるようにしても良い。この場合、信号形成回路はより複雑な構成となる一方、ＥＭＩの低減効果を更に改善することができる。但し、回路が複雑化するほどには、ＥＭＩの低減効果は改善されない。また、図８以降に示す例は第１及び第２変調信号生成部３１及び３２を備える例であるが、図８以降に示す例も、３個以上の変調信号生成部を備えるようにしても良い。この場合、必要に応じて、例えば図８に示す乗算器２６１等も３個以上とすれば良い。【００５９】
図８は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。また、図９は、図８の信号形成回路１００のＰＬＬ２における各信号の波形を概念的に示す。【００６０】
図８の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、加算器（３４’）が、変調信号発生部３ではなく、クロック変調部（ＰＬＬ）２に設けられている点が異なる。この例によれば、結果として、図１の信号形成回路１００と同様のＥＭＩの低減効果を得ることができる。【００６１】
この例では、図９に示すように、第１及び第２変調信号生成部３１及び３２の出力Ｍ１及びＭ２が、変調信号発生部３において加算されることなく、各々、第１及び第２最終変調信号Ｍ１＿in及びＭ２＿inとして、ＰＬＬ２に入力される。ＰＬＬ２において、第１及び第２変調信号Ｍ１及びＭ２（Ｍ１＿in及びＭ２＿in）は、第１及び第２乗算器２６１及び２６２に入力され、ループフィルター２４の出力ＬＰＦo に乗算される。第１及び第２乗算器２６１及び２６２の出力は、加算器３４’に入力され、加算される。加算器３４’は加算器３４に対応する。ここで、（ＬＰＦo ×Ｍ１）＋（ＬＰＦo ×Ｍ２）＝ＬＰＦo ×（Ｍ１＋Ｍ２）＝ＬＰＦo ×Ｍ＿inである。従って、この例は、第１及び第２変調信号Ｍ１及びＭ２を加算して得た最終変調信号Ｍ＿inをループフィルター２４の出力ＬＰＦo に乗算した場合と等価となる。これにより、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。【００６２】
図１０は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１０の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、そのクロック変調部（ＰＬＬ）２が、乗算器２６に代えて、加算器２８を備える点が異なる。即ち、出力周波数Ｆout が一定の場合、電圧制御発振器２７の入力は一定となる。周波数変調における変調度は一定であるため、乗算器２６に代えて、加算器２８を用いることができる。これにより、ＰＬＬ２の回路の規模を小さくすることができる。【００６３】
この例では、ループフィルター２４の出力ＬＰＦo が加算器２８に入力される。また、最終変調信号Ｍ＿inも加算器２８に入力される。これにより、出力ＬＰＦoに最終変調信号Ｍ＿inが加算され、電圧制御発振器２７に入力される。前述のように、この入力は一定である。【００６４】
この例と図１とを合わせて、信号形成回路１００は図１１のように表すことができる。即ち、信号形成回路１００は、第１及び第２の（複数の）変調信号生成部３１及び３２、加算器３４、例えば発振器１からなる主信号発生器１、例えばクロック変調部２からなる変調器（ＰＬＬ）２からなる。主信号発生器１は、発振器１からなるが、これに限られず、種々の信号発生器であっても良い。変調器２は、ＰＬＬ２からなるが、これに限られず、種々の変調器であっても良い。また、ＰＬＬ２は、乗算器２６を用いるものであっても、加算器２８を用いるものであっても良い。【００６５】
なお、図１０の例におけるＰＬＬ２の構成は、図５、図７におけるＰＬＬ２に適用することができる。これらの場合においても、乗算器２６に代えて、加算器２８を設ければ良い。【００６６】
図１２は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１２の信号形成回路１００は、図８の信号形成回路１００の構成と類似の構成を有するが、そのクロック変調部（ＰＬＬ）２が、乗算器２６１及び２６２に代えて、加算器２８１及び２８２を備える点が異なる。この例は、図８と図１０とを組み合わせた例であると言うことができる。【００６７】
この例において、前述のように、出力周波数Ｆout 、電圧制御発振器２７の入力、及び、周波数変調における変調度は一定である。加算器２８１及び２８２を用いることにより、ＰＬＬ２の回路の規模を小さくすることができる。また、前述のように、この例は、第１及び第２変調信号Ｍ１及びＭ２を加算して得た最終変調信号Ｍ＿inをループフィルター２４の出力ＬＰＦo に乗算した場合と等価となるので、図８の例と同様に、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。【００６８】
図１３は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１３の信号形成回路１００において、信号形成回路１００が発振器１を備え、変調信号発生部３の出力である最終変調信号Ｍ＿inが、クロック変調部（ＰＬＬ）２ではなく、主信号発生器（発振器）１に入力されている。【００６９】
この例の発振器１は、周期信号を最終変調信号Ｍ＿inにより変調することにより生成した出力信号を出力する。即ち、この例は、発振器１自体が変調入力を備える例である。この出力信号により、当該出力信号に起因するスペクトルを低減することにより、ＥＭＩを低減することができる。【００７０】
この例では、周期信号形成回路である発振器１の出力する出力信号は、図示しないが、クロック変調部（ＰＬＬ）２を介することなく、スイッチングレギュレータに直接入力される。即ち、当該出力信号がスイッチングレギュレータへのクロック入力とされる。この場合、スイッチングレギュレータへの入力にはその精度があまり要求されないので、ＰＬＬ２を省略して、信号形成回路１００の回路規模を極めて小さくすることができる。また、この例において、発振器１の出力信号が入力される回路は、レーザダイオードドライバ（駆動回路）等であっても良い。【００７１】
この例では、最終変調信号Ｍ＿inを発振器１に入力することにより、発振器１の出力を直接変調している。これにより、他の例と同様に、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。【００７２】
図１４は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１４の信号形成回路１００は、加算器３４を用いて生成した最終変調信号Ｍ＿inを乗算器２６を用いてループフィルター２４の出力ＬＰＦo に乗算する点で図１の例等と共通するが、変調信号発生部３の構成が異なる。【００７３】
この例では、変調信号発生部３として、本発明者がＰＣＴ／ＪＰ２００４／１１７０４において先に提案した信号形成回路における変調信号発生部３を用いる。この例の変調信号発生部３は、変調波を更に副変調波により変調（多重変調）することにより、最終変調信号Ｍ＿inを生成する。即ち、この例は、本発明（複数の波形を加算すること）に、先に提案した多重変調を組み合わせた例である。副変調信号（副変調波）は、変調信号を更に変調する信号の総称であり、変調信号と区別するために「副」変調信号と言うこととする。【００７４】
具体的には、最終変調信号Ｍ＿inを生成する第１変調信号Ｍ１は、以下のように生成される。即ち、第１変調信号生成部３１が、例えば三角波を生成する。この三角波は図１等におけるＭ１に相当する。第１副変調信号生成部３１１が、第１副変調波（ＦＭ副変調波）を生成して、第１変調信号生成部３１に入力する。これにより、第１変調信号生成部３１が、第１副変調波により振幅変調された中間信号を生成して、乗算器３１３に入力する。一方、第２副変調信号生成部３１２が、第２副変調波（ＡＭ副変調波）を生成して、乗算器３１３に入力する。これにより、乗算器３１３が、第１副変調波により振幅変調された中間信号を更に第２副変調波により振幅変調することにより生成した信号を、第１変調信号Ｍ１として出力する。【００７５】
最終変調信号Ｍ＿inを生成する第２変調信号Ｍ２も、第３副変調波（ＦＭ副変調波）を出力する第３副変調信号生成部３２１、第４副変調波（ＦＭ副変調波）を出力する第４副変調信号生成部３２２、第２変調信号生成部３２、乗算器３２３により、同様に生成される。第３副変調信号生成部３２１及び第４副変調信号生成部３２２は、各々、第１副変調信号生成部３１１及び第２副変調信号生成部３１２に相当する。これにより、乗算器３２３が、第３副変調波により振幅変調された中間信号を更に第４副変調波により振幅変調することにより生成した信号を、第２変調信号Ｍ２として出力する。【００７６】
図１４の例において、第２副変調信号生成部３１２及び乗算器３１３、及び、第４副変調信号生成部３２２及び乗算器３２３を省略しても良い。逆に、第１副変調信号生成部３１１及び第３副変調信号生成部３２１を省略しても良い。また、第１及び第３副変調信号生成部３１１及び３２１の出力する信号を、更に他の副変調波により副変調するようにしても良い。また、第２及び第４副変調信号生成部３１２及び３２２の出力する信号を、更に他の副変調波により副変調するようにしても良い。また、第１乃至第４副変調信号生成部３１１乃至３２２の出力する信号を、更に他の副変調波により副変調するようにしても良い。更に、第１副変調信号生成部３１１の出力する信号を第１変調信号生成部３１に入力すると共に、第１副変調信号生成部３１１の出力する信号と第１変調信号生成部３１の出力する信号とを乗算することにより、第１変調信号Ｍ１を生成するようにしても良い。この場合、第２変調信号Ｍ２も同様にして生成するようにしても良い。【００７７】
また、第１及び第３副変調信号生成部３１１及び３２１が相互に異なる構成を有するようにしても良い。また、第２及び第４副変調信号生成部３１２及び３２２が相互に異なる構成を有するようにしても良い。また、第１乃至第４副変調信号生成部３１１乃至３２２が相互に異なる構成を有するようにしても良い。即ち、いずれか一方が周波数変調を行う回路である場合、他方が振幅変調を行う回路であっても良い。更に、第１及び第２（複数の）変調信号Ｍ１及びＭ２の各々について、相互に異なる回数又は種類の副変調を行うようにしても良い。【００７８】
このように、本発明においては、第１及び第２（複数の）変調信号Ｍ１及びＭ２の各々について、少なくとも１回の副変調が行われるようにしても良い。また、本発明においては、当該副変調波について、更に副変調するようにしても良い。スペクトルを細かく観察すると、 副変調信号の周波数成分も同様に存在するので、 スペクトルの悪化する一因となる。そこで、クロック信号を複数回変調（周波数変調）することにより、変調信号や副変調信号の周波数成分を減衰させることができる。振幅変調についても、同様に、 その周波数成分がスペクトルに若干の影響を与えるので、クロック信号を複数回変調（振幅変調）することにより、変調信号や副変調信号の周波数成分をある程度減衰させることができる。【００７９】
図１５（Ａ）は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１５（Ａ）の信号形成回路１００は、図１の信号形成回路１００において、クロック変調部２を、ＰＬＬに代えて、積分器２９と可変遅延器２１０とで構成した例である。【００８０】
積分器２９は、変調信号発生部３から出力された最終変調信号Ｍ＿inを積分した積分信号を出力する。積分器２９は、例えば周知の積分回路からなる。なお、積分器２９は、図１５（Ｂ）に示すように、その出力が２πとなった時点で出力が０πになるようにリセットされ、その出力が０πとなった時点で出力が２πになるようにリセットされる。可変遅延器２１０は、発振器１から出力されたクロック信号を入力とし、最終変調信号Ｍ＿inを積分した積分信号を制御信号とし、出力クロック信号を出力とする。可変遅延器２１０は、例えば周知のｇｍＣ遅延回路、フェイズインタポレーション回路、複数のインバータの直列接続回路等からなる。【００８１】
図１から判るように、変調信号発生部３から出力された最終変調信号Ｍ＿inは、周波数に相当する次元を持つ。この例では、そのような性質の最終変調信号Ｍ＿inを積分することにより、位相に相当する次元の信号を積分信号として得る。この積分信号を可変遅延器２１０に制御信号として与えることにより、クロック信号の遅延量を、変調信号を周波数変調しかつ振幅変調した最終変調信号Ｍ＿inに基づいて変化させることができる。従って、この例の信号形成回路１００によっても、図１の信号形成回路１００と同様の結果を得ることができる。【００８２】
なお、この例のクロック変調部２は、図１の信号形成回路１００に限らず、図５、図７、図８、図１０、図１２、図１４の信号形成回路１００や、後述する図１６又は図１７の信号形成回路１００に適用することができる。【００８３】
図１６は電子機器構成図であり、本発明の信号形成回路１００’を備える電子機器２００の構成の一例を示す。当該電子機器２００は、本発明の信号形成回路１００’と、その出力クロック信号に基づいて所定の動作を行う動作部３００とを備える。本発明の信号形成回路１００’は、図１、図５、図７、図８、図１０、図１２、図１４、図１５に示すいずれかの構成を備える。従って、少なくとも、複数の変調信号生成部３１及び３２と、これらの出力を加算する加算器３４（３４’）とが備えられていれば良い。なお、図１６は、２個の変調信号生成部３１及び３２の出力を加算器３４により加算する例（図１の例）を示す。【００８４】
動作部３００は、例えばパーソナルコンピュータ、ファクシミリ、コピー機、プリンタからなる。これらは、その筐体が大きく、その内部をクロック信号を伝播する配線が長く延びているので、当該配線がアンテナとして動作してしまい易い。そのため、現実には、筐体の内部に電磁波吸収シートを貼って放射された電磁波を吸収することにより、ＥＭＩを低減している。本発明によれば、ＥＭＩを低減しつつ、この電磁波吸収シートの添付を省略したり、薄くすることができ、そのコストを削減することができる。【００８５】
また、動作部３００は、例えばＤ級アンプからなっていても良い。Ｄ級アンプは、クロック信号を加工して得たデジタル信号をフィルタリングして直接スピーカに入力するために効率が良いとされている。Ｄ級アンプは、大電流のスイッチングを伴うため、電磁波を放射し易いが、本発明によれば、電磁波の放射を抑えることができ、ＥＭＩを低減することができる。【００８６】
図１７は他の電子機器構成図であり、本発明の信号形成回路を備える他の電子機器２００の構成の一例を示す。図１７の電子機器は、図１６の電子機器の構成と類似の構成を有するが、その動作部３００が、複数のＰＬＬ３０１ａ〜３０１ｎと、これに対応する複数の動作部３０２ａ〜３０２ｎとからなる。信号形成回路１００’は、図１、図５、図７、図８、図１０、図１２、図１４、図１５に示すいずれかの構成を備える。なお、図１７においては、２個の変調信号生成部３１及び３２の出力を加算器３４により加算する例（図１の例）を示している。【００８７】
複数の動作部３０２ａ〜３０２ｎは、各々、例えば、ノート型のパーソナルコンピュータ、ファクシミリ、コピー機、プリンタ、Ｄ級アンプ等からなる。複数の動作部３０２ａ〜３０２ｎは、各々、相互に異なる値の動作周波数ｆａ〜ｆｎを有する。従って、複数のＰＬＬ３０１ａ〜３０１ｎは、各々、クロック変調部２からの出力Ｆout に基づいて、対応する動作部３０２ａ〜３０２ｎに対して、動作周波数ｆａ〜ｆｎを供給する。【００８８】
この時、実際には、信号形成回路１００’の後段に接続されるＰＬＬ３０１の帯域制限により、三角波の頂点の波形が鈍る結果、スペクトルの両端に多少のピークが出現してしまう。そこで、この例では、図２（Ｃ）に示すように、最終変調信号Ｍ＿inにおける振幅を変化させかつ最大振幅の割合を低下させる。これにより、ＰＬＬ３０１ａ〜３０１ｎの帯域制限による三角波の頂点の波形が鈍る分を補完することができる。この結果、ＥＭＩを低減しつつ、電磁波吸収シートの添付を省略したり、薄くすることができ、そのコストを削減することができる。【００８９】
なお、本発明の信号形成回路１００’は、図１６及び図１７に示すように、その一部として、発振器１を備える。同様に、図１、図５、図７、図８、図１０〜図１５の各々に示す本発明の信号形成回路が、その一部として、発振器１を備えるようにしても良い。【００９０】
本発明は、クロック信号に限らず、三角波、正弦波等の周期的に変化する信号を用いる回路に広く適用することができる。従って、本発明は、例えば、データインタフェース駆動回路（又はドライバ）、光ダイオード（即ち、レーザーダイオード又はＬＥＤ）駆動回路、モータ駆動回路、ディスプレイ駆動回路、ＥＬ駆動回路、ＣＣＤ駆動回路等に適用することができる。【００９１】
データインタフェース駆動回路、例えばシングルエンド回路又は差動データ送出回路の全般においては、配線長が一般に長く、また、データ送出の際に、駆動電流が大きく交流又は脈流（プラス又はマイナスにバイアスされた交流）によって駆動されるため、電磁波を輻射しやすい。光ダイオード駆動回路は、ダイオードを点灯させる際に、交流電流（又は交流電圧）で駆動する場合がある。この場合、駆動電流が大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。モータ駆動回路は、モータ駆動電流は非常に大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。ディスプレイ駆動回路及びＥＬ駆動回路は、各々のディスプレイの面積が大きいために駆動電流は非常に大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。ＣＣＤ駆動回路は、ＣＣＤから画像信号を送出する際に、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。【００９２】
従って、このような回路は、電磁波を輻射してＥＭＩ特性を劣化させてしまう。しかし、本発明によれば、このような回路又はこのような回路を備える電子機器において、輻射される電磁波の量を少なくして、ＥＭＩを低減することができる。
【産業上の利用可能性】
【００９３】
本発明によれば、信号形成回路及び信号形成方法において、複数の変調信号を加算することにより得た最終変調信号を用いて、クロック信号等の周期的な信号を変調する。これにより、変調周波数を振動音を発生する周波数（約２０ｋＨＺ）より小さくしなくても、又は、三角波の頂点を強調した変調波を用いなくても、変調周波数のピークを小さくすることができ、又は、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、スペクトルのピークを小さくすること、又は、スペクトルを平坦化することにより、当該信号形成回路及びこれを使用する電子機器のＥＭＩを低減させることができる。【００９４】
本発明によれば、電子機器において、複数の変調信号を加算することにより得た最終変調信号を用いてクロック信号等の周期的な信号を変調する信号形成回路を備える。これにより、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することにより、当該電子機器のＥＭＩを低減させることができる。
【図１】
2007023528.tif 000002
【図２】
2007023528.tif 000003
【図３】
2007023528.tif 000004
【図４】
2007023528.tif 000005
【図５】
2007023528.tif 000006
【図６】
2007023528.tif 000007
【図７】
2007023528.tif 000008
【図８】
2007023528.tif 000009
【図９】
2007023528.tif 000010
【図１０】
2007023528.tif 000011
【図１１】
2007023528.tif 000012
【図１２】
2007023528.tif 000013
【図１３】
2007023528.tif 000014
【図１４】
2007023528.tif 000015
【図１５】
2007023528.tif 000016
【図１６】
2007023528.tif 000017
【図１７】
2007023528.tif 000018
【国際調査報告】
2007023528.tif 000019
2007023528.tif 000020
2007023528.tif 000021