(57)【要約】  レプリカドライバを使用することなく、例えば１Ｇｂ／ｓ以上の双方向高速データ伝送システムにおいて、送信信号と受信信号とが重畳された伝送路上の信号から受信信号のみを正確に抽出するために、本発明のハイブリッド回路は、信号を送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、その抵抗の両端から得られる信号を用いて、伝送路上の信号から受信信号のみを抽出する受信信号抽出部を備え、受信信号抽出部は、例えば入力電圧を電流に変換する２つのトランスコンダクタンス・アンプと、２つのアンプの出力する電流が加算されて流れる負荷抵抗とによって構成される。【特許請求の範囲】
【請求項１】
双方向信号伝送システムにおいて通信相手側から送られる受信信号を送信信号から分離するハイブリッド回路であって、
信号を送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、
該抵抗の両端から得られる信号を用いて、伝送路上の信号から受信信号のみを抽出する受信信号抽出部とを備えることを特徴とする抵抗を用いたハイブリッド回路。
【請求項２】
前記受信信号抽出部が、
前記抵抗の両端の電圧を増幅する第１の電圧増幅器と、
前記抵抗と伝送線路との接続点の電圧を増幅する第２の電圧増幅器と、
該第１の電圧増幅器と第２の電圧増幅器の出力を加算する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項３】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとするとき、
前記第１の電圧増幅器の増幅率がＺ０／ｒであり、
前記第２の電圧増幅器の増幅率が１であり、
前記加算器が受信信号電圧Ｖｒの２倍の電圧を出力することを特徴とする請求項２記載の抵抗を用いたハイブリッド回路。
【請求項４】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記第１の電圧増幅器の増幅率がｇｍＺ０／ｒであり、
前記第２の電圧増幅器の増幅率がｇｍであり、
前記加算器が受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力することを特徴とする請求項２記載の抵抗を用いたハイブリッド回路。
【請求項５】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記受信信号抽出部が、
前記抵抗と伝送線路の接続点の電圧をｇｍ（１＋Ｚ０／ｒ）倍する第１の電圧増幅器と、
前記抵抗と出力ドライバとの接続点の電圧を（−ｇｍＺ０／ｒ）倍する第２の電圧増幅器と、
該第１、第２の電圧増幅器の出力を加算して受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項６】
前記第１の電圧増幅器に対応するｇｍの値を可変数ｇｍ１、第２の電圧増幅器に対応するｇｍの値を可変数ｇｍ２とするとき、
該ｇｍ１、ｇｍ２の両方、もしくは一方を調整してｇｍ１＝ｇｍ２＝ｇｍとするとき、前記加算器が受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力することを特徴とする請求項５記載の抵抗を用いたハイブリッド回路。
【請求項７】
前記抵抗と出力ドライバとの接続点と、前記第２の電圧増幅器との間に抵抗ｒがさらに挿入されることを特徴とする請求項５記載の抵抗を用いたハイブリッド回路。
【請求項８】
前記伝送線路の特性インピーダンスをＺ０、抵抗の値をｒとし、ｇｍを定数とするとき、
前記受信信号抽出部が、
前記抵抗と伝送線路との接続点の電圧をｇｍＺ０／ｒ倍する第１の電圧増幅器と、
該接続点の電圧をｇｍ倍する第２の電圧増幅器と、
該抵抗と前記出力ドライバとの接続点の電圧を（−ｇｍＺ０／ｒ）倍する第３の電圧増幅器と、
該第１の電圧増幅器、第２の電圧増幅器、および第３の電圧増幅器の出力を加算して受信電圧Ｖｒの２ｇｍ倍を出力する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項９】
前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、
該伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記受信信号抽出部が、
前記正転信号の伝送経路における前記抵抗と伝送線路の接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差をｇｍ（１＋Ｚ０／ｒ）倍する第１の電圧増幅器と、
該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点との電圧との差を（−ｇｍＺ０／ｒ）倍する第２の電圧増幅器と、
該第１の電圧増幅器の出力と第２の電圧増幅器の出力とを加算して、該正転信号と反転信号の伝送経路における受信信号電圧Ｖｒの２ｇｍ倍を出力する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項１０】
前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、
前記受信信号抽出部が、
前記正転信号の伝送経路における前記抵抗と伝送線路との接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第１のトランスコンダクタンス・アンプと、
該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第２のトランスコンダクタンス・アンプと、
該第１のトランスコンダクタンス・アンプと第２のトランスコンダクタンス・アンプの出力する電流を加算した電流が流れる負荷抵抗とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項１１】
前記正転信号の伝送経路における前記抵抗と出力ドライバとの接続点と前記第２のトランスコンダクタンス・アンプの正転入力端子との間、および前記反転信号の伝送経路における同一位置の接続点と前記第２のトランスコンダクタンス・アンプの反転入力との間に、それぞれ該第２のトランスコンダクタンス・アンプの入力時定数調整用の抵抗が接続されることを特徴とする請求項１０記載の抵抗を用いたハイブリッド回路。
【請求項１２】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、前記出力ドライバのインピーダンスＺがＺ＞＞Ｚ０−ｒの条件を満たすとき、
該出力ドライバの出力端と該出力ドライバの電源電圧との間にＺ０−ｒの値を持つ抵抗がさらに接続されることを特徴とする請求項１０記載の抵抗を用いたハイブリッド回路。
【請求項１３】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとするとき、
前記出力ドライバのインピーダンスがＺ０−ｒであることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項１４】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、前記出力ドライバのインピーダンスＺがＺ＞＞Ｚ０−ｒの条件を満たすとき、
該出力ドライバの出力端と該出力ドライバの電源電圧との間にＺ０−ｒの値を持つ抵抗がさらに接続されることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項１５】
前記受信信号抽出部が、
前記抵抗の両端の電圧が入力され、該入力電圧に対応する電流を出力する第１のトランスコンダクタンス・アンプと、
前記抵抗と伝送経路との接続点の電圧が入力され、該入力電圧に対応する電流を出力する第２のトランスコンダクタンス・アンプと、
該第１のトランスコンダクタンス・アンプと第２のトランスコンダクタンス・アンプとが出力する電流を加算した電流が流れる負荷抵抗とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＳＩのチップ間や同一チップ内で、複数の素子や回路ブロックの間、あるいはボード間や匡体間における高速信号の伝送方式に係り、さらに詳しくは高速信号を双方向に伝送する信号伝送システムにおいて、送信信号と受信信号が重畳された伝送路上の信号から受信信号だけを抽出するためのハイブリッド回路に関する。
【背景技術】
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品あるいは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になってきている。具体的に、例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置あるいはネットワークを介したサーバ間といった、匡体やボード（プリント配線基板）間の信号伝送だけでなく、半導体チップの高集積化ならびに大型化等によりＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップ間の信号伝送や同一チップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要となってきている。また、これらボード間や匡体間、あるいは、ＬＳＩチップ間や同一チップ内の複数の素子や回路ブロック間における信号伝送では、信号線や配線パターン等の数を低減して伝送路の使用効率を増加させることが求められている。そして、よりいっそうの高精度で双方向に高速の信号伝送が可能な信号伝送システム、信号伝送方法、および、トランシーバ回路の提供が要望されている。【０００３】
通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くする必要がある。マルチプロセッサのサーバにおけるプロセッサ間通信の場合にはリンクの双方向に通信が行われるため、ケーブルの双方向に同時に信号を送る双方向信号伝送のメリットが高い。【０００４】
同時双方向の信号伝送を行うためには、上りと下りの信号を分離するいわゆるハイブリッド回路が必要である。ハイブリッド回路としては、その語源となっているハイブリッドトランスが電話網の音声帯域に対して使われており、また１００Ｂａｓｅ−Ｔ等のＵＴＰ−５向けのイーサネット(登録商標)技術では抵抗ハイブリッドなどが使われている。さらにデータレートがギガビット／秒となるとレプリカドライバを用いたハイブリッド回路が使われるようになってきた。【０００５】
図１３は、抵抗ハイブリッドを用いた信号伝送システムの従来例の説明図である。同図において、双方向の伝送線路１００と信号を送信するための出力ドライバ１０１との間に、例えば伝送線路１００の特性インピーダンスＺ０に相当する５０Ωの抵抗１０３が挿入されている。そして出力ドライバ１０１と抵抗１０３との接続点とグランドとの間に、同一の値Ｒを持つ２つの抵抗１０２が直列に接続され、また伝送線路１００と抵抗１０３との接続点の電圧と、２つの抵抗１０２の接続点の電圧とが入力される増幅器１０４が備えられている。そして伝送線路１００の出力端側には、伝送線路１００の特性インピーダンス、すなわち５０Ωの抵抗がインピーダンスマッチングのためにグランドとの間に接続されている。なおこのシステムは双方向伝送システムであり、伝送線路１００の出力側、すなわち通信相手側にも信号を出力するための出力ドライバが接続される。【０００６】
図１３において、出力ドライバ１０１の出力としての送信信号は２つの抵抗１０２によって分圧され、送信信号電圧の１／２の値が増幅器１０４の反転入力端子に与えられる。これは出力ドライバ１０１の出力電圧が、同時に抵抗１０３と伝送線路１００の出力側のインピーダンスマッチング用の抵抗とによって分圧されることに相当し、伝送線路１００と抵抗１０３との接続点の電圧を増幅器１０４の正転入力端子に与えることによって、伝送線路１００と抵抗１０３の接続点の電圧、すなわち送信信号の１／２の電圧と受信電圧とが重畳された電圧から、送信信号の１／２の電圧が減算されて、受信信号の増幅結果だけが増幅器１０４から出力されることになる。なおここで抵抗１０２の値、すなわちＲは５０Ωよりずっと大きいものとする。【０００７】
しかしながら図１３で説明した抵抗ハイブリッドを用いたハイブリッド回路では、出力ドライバのインピーダンスを低くすることが必要となる。出力ドライバのインピーダンスを下げるために出力ドライバに対するフィードバック動作などが用いられるが、このように低インピーダンスを実現するために、出力ドライバから出力される信号の速度は数百ＭＨｚ以下に限定されてしまい、高速データ伝送に用いることはできないという問題点があった。【０００８】
図１４は、レプリカドライバを用いたハイブリッド回路の従来例である。このレプリカドライバを用いたハイブリッド回路については、次の非特許文献１、および非特許文献２に開示されている。
【非特許文献１】Ｂ．Ｃａｓｐｅｒ他  “Ａｎ  ８−Ｇｂ／ｓ  Ｓｉｍａｌｔａｎｅｏｕｓ  Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｌｉｎｋ  Ｗｉｔｈ  Ｏｎ−Ｄｉｅ  Ｗａｖｅｆｏｒｍ  Ｃａｐｔｕｒｅ”  ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．３８，ｐｐ．２１１−２２０，Ｄｅｃ．２００３
【非特許文献２】Ｈ．Ｔａｍｕｒａ他  “５Ｇｂ／ｓ  Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｂａｌａｎｃｅｄ−Ｌｉｎｅ  Ｌｉｎｋ  Ｃｏｍｐｌｉａｎｔ  ｗｉｔｈ  Ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ  Ｃｌｏｃｋｉｎｇ”  ＩＥＥＥ  Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆ．Ｈｉｇｈ−Ｓｐｅｅｄ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅｓ  ４．４  Ｆｅｂ．２００１
【０００９】
図１４において双方向伝送線路１００の両側に、双方向データ伝送のための出力ドライバ１０１がそれぞれ接続されている。伝送線路１００の両側の構成は基本的に同じであり、例えば伝送線路１００の左側では、送信信号Ｔｘ１が出力ドライバ１０１とレプリカドライバ１０７に与えられる。ここでレプリカドライバ１０７は、例えば出力ドライバ１０１よりサイズの小さいレプリカである。そして伝送線路１００と出力ドライバ１０１との接続点の信号から、レプリカドライバ１０７の出力信号が減算器１０８によって減算される。すなわち送信信号と受信信号が重畳された伝送路上の信号から、レプリカドライバ１０７の出力としての送信信号が減算され、受信信号Ｒｘ１が減算器１０８から出力される。【００１０】
しかしながらこのようにレプリカドライバを用いたハイブリッド回路では、まず第１にレプリカドライバの消費電力や回路サイズが大きくなるという問題点がある。第２にレプリカドライバを用いた回路では連続時間、あるいは離散時間の通信方式に関わらず、レプリカドライバの出力する出力信号と、伝送路上の信号、すなわち伝送線路１００と出力ドライバ１０１の接続点の信号とのタイミングを正確に合わせるために、精度の高いタイミング設計が必要となり、例えば５Ｇｂ／ｓ以上の高速化が難しいという問題点があった。
【発明の開示】
【００１１】
本発明の目的は、レプリカドライバなどを使用することなく、例えば１Ｇｂ／ｓ以上の高速度の双方向データ伝送システムにおいて、送信信号と受信信号が重畳された伝送線路上の信号から、受信信号を正確に抽出することができるハイブリッド回路を提供することである。
【００１２】
本発明のハイブリッド回路は、双方向信号伝送システムにおいて通信相手側から送られる受信信号を送信信号から分離するハイブリッド回路であり、信号を通信相手側に送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、その抵抗の両端から得られる信号を用いて、伝送線路上の信号から受信信号のみを抽出する受信信号抽出部とを備える。
【００１３】
本発明においては、受信信号抽出部を、例えば２つのトランスコンダクタンス・アンプを用いて構成する。入力電圧を電流に変換する２つのトランスコンダクタンス・アンプの出力電流を共通の抵抗負荷に流すことによって加算し、受信信号のみを抽出する。これらのトランスコンダクタンス・アンプとしてＣＭＯＳ差動対を使うことによって、高速の受信信号抽出部を実現することが可能となる。
【００１４】
このように本発明によれば、レプリカドライバを使用することなく、伝送線路上の信号から受信信号のみを分離して抽出することが可能となる。このため、第１にレプリカドライバを使用する場合に必要な電力と面積を削減することが可能となり、第２にレプリカドライバを使用する場合と比較して、高精度のタイミング制御が不必要となり、双方向データ伝送システムの高速化が容易となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の抵抗を用いたハイブリッド回路の原理構成ブロック図である。
【図２】本発明のハイブリッド回路を用いるデータ送受信装置の基本構成ブロック図である。
【図３】本発明のハイブリッド回路を用いる双方向データ伝送システムの基本構成を説明する図である。
【図４】本発明のハイブリッド回路の基本構成の説明図である。
【図５】本発明の第１の実施例の説明図である。
【図６】本発明の第２の実施例の説明図である。
【図７】本発明の第３の実施例の説明図である。
【図８】本発明の第４の実施例の説明図である。
【図９】本発明の第５の実施例の説明図である。
【図１０】本発明の第６の実施例の説明図である。
【図１１】第６の実施例に対応するハイブリッド回路の詳細構成回路図である。
【図１２】本発明に対するシミュレーションの結果を説明する図である。
【図１３】抵抗ハイブリッドの従来例の説明図である。
【図１４】レプリカドライバを用いたハイブリッド回路の従来例の説明図である。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の原理説明図である。同図において抵抗を用いたハイブリッド回路１は、トランスミッタの出力ドライバ２と伝送線路３の間に設けられ、出力ドライバ２と伝送線路３との間に接続される抵抗４（ｒ）と、抵抗４の両端に接続される受信信号抽出部５を備えている。そして受信信号抽出部５は、抵抗４の両端から得られる信号を用いて、送信信号から分離された受信信号を取り出すものである。【００１７】
本発明においては、受信信号抽出部が抵抗４の両端の電圧を増幅する第１の電圧増幅器と、抵抗４と伝送線路３との接続点の電圧を増幅する第２の電圧増幅器と、第１、および第２の電圧増幅器の出力を加算する加算器とを備えることもできる。【００１８】
この場合、伝送線路のインピーダンスをＺ０とするとき、第１の電圧増幅器の増幅率がＺ０／ｒ、第２の電圧増幅器の増幅率が１であり、加算器が受信信号電圧Ｖｒの２倍の電圧を出力することもできる。【００１９】
あるいはｇｍを定数とするとき、第１の電圧増幅器の増幅率がｇｍＺ０／ｒであり、第２の電圧増幅器の増幅率がｇｍであり、加算器が受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力することもできる。【００２０】
また本発明においては、伝送線路が差動信号の伝送線路であり、差動信号の伝送経路上のそれぞれの同一位置、すなわち出力ドライバと伝送線路の間に抵抗ｒが挿入され、受信信号抽出部が、差動信号のうちの正転信号の伝送経路における抵抗ｒと伝送線路の接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差を増幅する第１の電圧増幅器と、正転信号の伝送経路における抵抗ｒと出力ドライバの接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差を増幅する第２の電圧増幅器と、第１、第２の電圧増幅器の出力を加算する加算器とを備えることもできる。【００２１】
続いて図２以降を用いて、本発明の実施形態についてさらに詳細に説明する。図２は、双方向データ伝送システムにおける伝送線路の片側のデータ送受信装置の全体システム構成図である。同図において、図１の出力ドライバ２を含むトランスミッタ１０は、抵抗４（ｒ）を介して伝送線路３に接続されている。そして抵抗４の両端に接続された受信信号抽出部５はレシーバ１１に接続されている。なお伝送線路３側からトランスミッタ１０側を見るときのインピーダンスが伝送線路の特性インピーダンスＺ０と一致するように、Ｚ０−ｒの値を持つ抵抗１２が、トランスミッタ１０の出力端と、例えば電源電圧との間に接続されている。これは後述するように図１の出力ドライバ２のインピーダンスが大きい場合に対応する。【００２２】
本発明の内容と直接の関係はないが、トランスミッタ１０は、例えば６４ビットパラレルの信号を、例えばマルチプレクサによって４ビットパラレルのデータに変換し、さらにその４ビットパラレルのデータをシリアル化して、出力ドライバ２によって伝送線路３側に出力するものであり、レシーバ１１は、逆に受信シリアル信号をイコライザによって等化した後に、デマルチプレクサによって、例えば３２ビットのパラレルデータに変換して必要なデータ処理に使用するものである。なお図２において抵抗４、受信信号抽出部５に加えて、抵抗１２もハイブリッド回路に含まれるものと考えることができる。【００２３】
図３は、本発明のハイブリッド回路を用いる双方向データ伝送システムの全体構成ブロック図である。伝送線路３の両側に、それぞれ相手側にデータ伝送を行うためのトランシーバに含まれる出力ドライバ２と、抵抗４、受信信号抽出部５、および抵抗１２で構成されるハイブリッド回路がそれぞれ備えられ、ハイブリッド回路の受信信号抽出部５からは相手側から伝送される受信信号（Ｒｘ１、Ｒｘ２）が出力される。【００２４】
図４は、図１における受信信号抽出部の基本構成の説明図である。同図において受信信号抽出部５は、抵抗４の両端の電位差を増幅する増幅器１５と、抵抗４と伝送線路３との接続点の電圧を増幅する増幅器１６と、２つの増幅器１５、１６の出力を加算する加算器１７から構成されている。【００２５】
伝送線路３側からトランスミッタの内部の出力ドライバ２側を見るときのインピーダンスが伝送線路の特性インピーダンスＺ０と一致するようにして、受信信号の反射などを防止するために、出力ドライバのインピーダンスはＺ０−ｒとなっていることが必要であるが、前述のように高速信号伝送用の出力ドライバ２のインピーダンスをあまり小さくすることは実際には困難であり、この出力ドライバ２のインピーダンスが大きい場合には、図２で説明したように抵抗１２が出力ドライバ２の出力点と電源電圧との間に接続される。ここで電源電圧との間に接続される理由は、後述するように実際の回路構成として、例えば図４の２つの増幅器１５、１６、および加算器１７に対応するトランスコンダクタンス・アンプが、例えばＣＭＯＳ素子によって構成され、電源電圧が適切な接続点として選択されるためである。【００２６】
出力ドライバ２による送信電圧、および電流を伝送線路３と抵抗４との接続点においてＶｆ、およびＩｆとし、通信相手側から伝送される受信電圧、および電流をＶｒ、およびＩｒとすれば、抵抗４と伝送線路３の接続点の電圧Ｖと電流Ｉはそれぞれ次式によって与えられる。【００２７】
Ｖ＝Ｖｆ＋Ｖｒ
Ｉ＝Ｉｆ−Ｉｒ＝（Ｖｆ−Ｖｒ）／Ｚ０
これらの式から受信電圧Ｖｒは次式によって与えられる。【００２８】
Ｖｒ＝（Ｖ−Ｚ０Ｉ）／２
ここで増幅器１５に対する入力電圧は−ｒＩ、増幅器１６に対する入力電圧はＶとなり、２つの増幅器１５、１６の出力電圧を加算すると２Ｖｒが得られ、加算器１７の出力は受信電圧Ｖｒのみに対応したものとなり、受信信号電圧を送信信号から分離して取り出すことが可能となる。【００２９】
このように本発明においては、レプリカドライバを使用することなく、送信信号と受信信号とが重畳されている線路上の信号から、受信信号のみを分離して検出することが可能となる。これによってレプリカドライバを使用する場合と比較して、レプリカドライバに必要な電力と面積を削減でき、またレプリカドライバの出力電圧を伝送線路上の信号から差し引く場合のタイミング調整が不必要となり、信号伝送の高速化が容易となる。【００３０】
図５は、本発明の第１の実施例の基本構成図である。同図を図４と比較すると、受信信号抽出部５の内部の２つの増幅器１８、１９のゲインが、図４の増幅器１５、１６のゲインのそれぞれｇｍ倍となっている点が異なっている。後述するように実際の回路構成においては、図５のように２つの電圧増幅器と加算器を用いるよりも、２つの電圧増幅器にそれぞれ相当し、入力電圧を電流に変換する２つのトランスコンダクタ（トランスコンダクタンス・アンプ）を用い、２つのトランスコンダクタの出力する電流を電流的に加算する回路を用いる方が回路構成が容易であり、ｇｍはこのトランスコンダクタの相互コンダクタンスの値に相当する定数である。そして加算器１７は受信電圧Ｖｒの２ｇｍ倍の電圧を出力することになる。【００３１】
図６は、本発明の第２の実施例の基本説明図である。同図において受信信号抽出部５は、そのゲインがｇｍ（１＋Ｚ０／ｒ）である増幅器２１と、−ｇｍＺ０／ｒである増幅器２２と、これらの２つの増幅器の出力を加算する加算器１７から構成されている。【００３２】
図６において増幅器２１への入力電圧はＶであり、増幅器２２に対する入力電圧はＶ＋Ｉｒである。これらの入力に対する増幅器２１、２２の出力を加算することによって、加算器１７の出力は第１の実施例におけると同様に受信電圧Ｖｒの２ｇｍ倍となる。【００３３】
図７は、本発明の第３の実施例の基本説明図である。同図において受信信号抽出部５の構成は図６で説明した第２の実施例におけると基本的に同様であるが、２つの電圧増幅器２３、２４のゲインの中で、トランスコンダクタの相互コンダクタンスに相当するｇｍ１、ｇｍ２の値が可変とされる点が異なっている。【００３４】
一般に電圧増幅器、あるいは実際の回路に利用されるトランスコンダクタンス・アンプのゲインは、例えばプロセス変動などによってばらつくものであり、２つの電圧増幅器２３、２４のゲインの両方、あるいは一方だけを変化させ、第２の実施例で説明したように相互コンダクタンスの値が一致するようにばらつきの補償を行えば、アンプのばらつきによる受信信号検出感度の劣化を補償することが可能になる。そして加算器１７からはばらつきの補償によって一致した相互コンダクタンスの値に相当する電圧が出力されることになる。【００３５】
図８は、第４の実施例の基本説明図である。同図において受信信号抽出部５の構成は、図６の第２の実施例におけると同じである。第２の実施例との相違点は、第４の実施例では出力ドライバ２と抵抗４との接続点と電圧増幅器２２との間に、抵抗２５が挿入されていることだけが異なっている。この抵抗２５は、抵抗４と同じ値ｒを持つものであり、この抵抗２５を挿入することによって、２つの電圧増幅器２１、２２（トランスコンダクタンス・アンプに相当）に対する入力の時定数を同一に近づけることができる。すなわち、２つの電圧増幅器２１、２２の入力端子から信号源を見たときのそれぞれのインピーダンスと、それぞれの電圧増幅器２１、２２の入力容量との積としての入力時定数を、２つの電圧増幅器２１、２２の間で同一に近づけるために抵抗２５が挿入されるが、その詳細については図１１でさらに後述する。【００３６】
図９は、本発明の第５の実施例の基本説明図である。同図において受信信号抽出部は、そのゲインがｇｍＺ０／ｒの増幅器２８、−ｇｍＺ０／ｒの増幅器２２、ｇｍの増幅器２９、およびこれらの３つの増幅器の出力を加算する加算器３０によって構成されている。電圧増幅器２８、および電圧増幅器２９への入力はＶであり、電圧増幅器２２への入力はＶ＋Ｉｒであり、３つの電圧増幅器の出力を加算すると、第１、第２の実施例におけると同様の加算結果が得られる。【００３７】
図１０は、本発明の第６の実施例の基本説明図である。この第６の実施例においては、差動信号が伝送線路を介して双方向に伝送される場合に、伝送線路上の信号から受信差動信号のみを抽出する動作が実行される。【００３８】
図１０において出力ドライバ３５は通信相手側に対して伝送すべき差動信号を、正転信号の伝送線３７と反転信号の伝送線３８に出力するが、これらの差動信号は差動信号の伝送線路３６を介して通信相手側に送信される。通信相手側から受信した受信信号は正転信号伝送線３７、反転信号伝送線３８上に重畳されるが、例えば正転信号の伝送線３７上の送信電圧をＶｆ／２、受信電圧をＶｒ／２のように表し、２つの電圧増幅器３２、３３に正転信号の伝送線３７、反転信号の伝送線３８上の電圧を入力させ、２つの電圧増幅器３２、３３の出力を加算器３４によって加算することによって、図５の第１の実施例などにおけると同様に受信電圧Ｖｒの２ｇｍ倍の差動電圧信号が受信信号抽出部５から出力される。またこの第６の実施例でも、図８の第４の実施例におけると同様に、出力ドライバ３５と抵抗４との接続点と、電圧増幅器３３の２つの入力端子との間に抵抗２５が挿入されている。この抵抗の挿入も、第４の実施例に対して説明したように、２つの電圧増幅器３２、３３に対する入力時定数をできるだけ等しくするためのものである。【００３９】
図１１は、図１０の第６の実施例に対応する、出力ドライバを含む伝送線路の片側におけるハイブリッド回路の詳細構成図である。同図においては、図１０におけると同様に出力ドライバ３５によって出力される差動信号が、正転信号の伝送線３７、反転信号の伝送線３８によって伝送線路３６に入力され、通信相手側に送信される。【００４０】
図１１において正転信号の伝送線３７、反転信号の伝送線３８上の、抵抗４と伝送線路３６との接続点の電圧が図１０の電圧増幅器３２に相当する第１のトランスコンダクタンス・アンプに入力される。この第１のトランスコンダクタンス・アンプは、ｎＭＯＳトランジスタ４０、４１、および電流源４２によって構成され、入力電圧を電流に変換して２つの負荷抵抗５５に与えるものである。【００４１】
また出力ドライバ３５と抵抗４との、２つの伝送線３７、３８上の接続点の電圧が、３つのｎ型ＭＯＳトランジスタ４５から４７、および可変電圧源４８から構成され、図１０の電圧増幅器３３に相当する第２のトランスコンダクタンス・アンプに入力される。この第２のトランスコンダクタンス・アンプも第１のトランスコンダクタンス・アンプと同様に入力電圧を電流に変換して、その電流を２つの負荷抵抗５５に与えるものであり、２つのトランスコンダクタンス・アンプの電流は２つの負荷抵抗５５にそれぞれ加算されて流れ、図１０の加算器３４による加算動作に相当する動作が行われる。【００４２】
このようにトランスコンダクタンス・アンプとしてＣＭＯＳ差動対を用いることによって高速動作が実現される。さらに出力ドライバとして高速動作に適した定電流ドライバを使用することにより、例えば１０Ｇｂ／ｓ以上の高速動作が可能となる。【００４３】
出力ドライバ３５と抵抗４との接続点と、ｎ型ＭＯＳトランジスタ４５、４６のゲートとの間に挿入されているｐ型ＭＯＳトランジスタ５０、５１は、図１０における抵抗２５に相当する。ｐ型ＭＯＳトランジスタ５０、５１の等価抵抗の値は、可変電圧源５２によって出力されるゲート電圧によって制御される。【００４４】
この２つのトランスコンダクタンス・アンプの入力端子から信号源を見た場合のインピーダンスについて説明する。まず、トランジスタ４０、４１のそれぞれのゲートから信号源側を見たインピーダンスは、伝送線路３６の出力端に、図１３で説明したようにインピーダンスマッチングのためにアースとの間に接続される抵抗の値Ｚ０と、抵抗４と抵抗１２との直列合成抵抗（Ｚ０）との並列のインピーダンスとしてＺ０／２となる。【００４５】
これに対してｐ型トランジスタ５０、５１が存在しない場合に、ｎ型トランジスタ４５、４６のゲートから信号源側を見た場合のインピーダンスは、抵抗４と伝送線路３６の出力端のインピーダンス整合用の抵抗との和としての３Ｚ０／２と、抵抗１２、すなわちＺ０／２との並列の値となり、その値は３Ｚ０／８となる。【００４６】
一方図１０における電圧増幅器３２の増幅率、すなわち図１１では第１のトランスコンダクタンス・アンプのコンダクタンスの大きさは３ｇｍ、電圧増幅器３３、すなわち図１１の第２のトランスコンダクタンス・アンプのトランスコンダクタンスの大きさは２ｇｍとなる。トランスコンダクタンス・アンプの入力容量はトランスコンダクタンスの大きさに比例するため、第１のトランスコンダクタンス・アンプの入力容量を３Ｃとすると、第２のトランスコンダクタンス・アンプの入力容量は２Ｃとなる。【００４７】
したがってｐ型トランジスタ５０、５１を挿入しない状態では、第１のトランスコンダクタンス・アンプの入力時定数は３ＣＺ０／２、第２のトランスコンダクタンス・アンプの入力時定数は３ＣＺ０／４となり、第２のトランスコンダクタンス・アンプの時定数は第１のトランスコンダクタンス・アンプの時定数の半分になる。これらの時定数の差を補正するために図１０で説明したように抵抗２５を挿入することになるが、この抵抗２５の値をＺ０／２とすると第２のトランスコンダクタンス・アンプの入力時定数は７ＣＺ０／４となる。２つのトランスコンダクタンス・アンプの入力時定数をさらに近づけるためには２つのｐ型トランジスタ５０、５１のゲート電圧を調整すれば良いことになる。これによって受信信号の受信感度を向上させることができる。【００４８】
図１１では、差動信号の双方向伝送システムにおいて、基本的に２つのトランスコンダクタンス・アンプと負荷抵抗とによって構成されるハイブリッド回路の詳細構成を説明したが、例えば第１の実施例を示す図５において、２つの電圧増幅器１８、１９と加算器１７の代わりに、２つのトランスコンダクタンス・アンプと負荷抵抗とを用いてハイブリッド回路を構成することも当然可能である。【００４９】
最後に本発明のハイブリッド回路を用いた受信信号の抽出のシミュレーション結果について図１２を用いて説明する。図１２において上の２つの信号Ｔｘ１、Ｔｘ２は図３に示すように双方向の伝送線路３を介して通信相手側に送られる送信信号の波形を示す。なお、この波形は差動信号のうちで、例えば正転信号を示している。【００５０】
中央の信号Ｖは図４で説明したように抵抗４と伝送線路３との接続点における電圧Ｖ＝Ｖｆ＋Ｖｒであり、送信差動信号と受信差動信号が重畳された差動電圧信号を示している。【００５１】
下の信号Ｒｘ１は図３において受信信号抽出部５から出力される受信信号の抽出結果であり、中央の電圧波形Ｖ、すなわち送信信号と受信信号とが重畳された信号から、受信信号のみが抽出された状態の受信差動信号を示している。これによって受信差動信号は上下に反転した信号として正しく抽出されていることがわかる。【００５２】
なお、このシミュレーションにおいては、伝送線路は長さ２０ｃｍのプリント基板上の配線で、信号損失５ｄＢのものとし、この線路の両側からトランスミッタで擬似ランダム信号としての送信データを送るものとしている。信号の振幅は片側だけのトランスミッタから信号を送ったときには、１Ｖから１．２Ｖの間で変化する２００ｍＶｐｐの振幅となっている。両側からの信号が重畳されるため、中央の波形のように、最大で８００ｍＶから１．２ｍＶの間で変化する４００ｍＶｐｐの振幅となる。【００５３】
以上詳細に説明したように本発明によれば、レプリカドライバを使用することなく、伝送路上の信号、すなわち送信信号と受信信号が重畳されている信号から受信信号のみを分離して抽出することが可能となる。このためレプリカドライバを使用する場合に必要となる電力や面積を削減することができ、またレプリカドライバの出力電圧と伝送路上の信号とのタイミング制御が不必要となり、双方向データ伝送システムにおいて１Ｇｂ／ｓ以上の速度が容易に実現でき、例えば通信機関向けの装置やサーバなどの情報処理機器の信号送受信における性能向上に寄与するところが大きい。
【図１】
2007032079.tif 000002
【図２】
2007032079.tif 000003
【図３】
2007032079.tif 000004
【図４】
2007032079.tif 000005
【図５】
2007032079.tif 000006
【図６】
2007032079.tif 000007
【図７】
2007032079.tif 000008
【図８】
2007032079.tif 000009
【図９】
2007032079.tif 000010
【図１０】
2007032079.tif 000011
【図１１】
2007032079.tif 000012
【図１２】
2007032079.tif 000013
【図１３】
2007032079.tif 000014
【図１４】
2007032079.tif 000015
【手続補正書】
【提出日】平成20年1月30日(2008.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
双方向信号伝送システムにおいて通信相手側から送られる受信信号を送信信号から分離するハイブリッド回路であって、
信号を送信するための出力ドライバと伝送線路との間にシリアルに挿入される抵抗と、
該抵抗の両端から得られる信号を用いて、伝送路上の信号から受信信号のみを抽出する受信信号抽出部とを備えることを特徴とする抵抗を用いたハイブリッド回路。
【請求項２】
前記受信信号抽出部が、
前記抵抗の両端の電圧を増幅する第１の電圧増幅器と、
前記抵抗と伝送線路との接続点の電圧を増幅する第２の電圧増幅器と、
該第１の電圧増幅器と第２の電圧増幅器の出力を加算する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項３】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとするとき、
前記第１の電圧増幅器の増幅率がＺ０／ｒであり、
前記第２の電圧増幅器の増幅率が１であり、
前記加算器が受信信号電圧Ｖｒの２倍の電圧を出力することを特徴とする請求項２記載の抵抗を用いたハイブリッド回路。
【請求項４】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記第１の電圧増幅器の増幅率がｇｍＺ０／ｒであり、
前記第２の電圧増幅器の増幅率がｇｍであり、
前記加算器が受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力することを特徴とする請求項２記載の抵抗を用いたハイブリッド回路。
【請求項５】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記受信信号抽出部が、
前記抵抗と伝送線路の接続点の電圧をｇｍ（１＋Ｚ０／ｒ）倍する第１の電圧増幅器と、
前記抵抗と出力ドライバとの接続点の電圧を（−ｇｍＺ０／ｒ）倍する第２の電圧増幅器と、
該第１、第２の電圧増幅器の出力を加算して受信信号電圧Ｖｒの２ｇｍ倍の電圧を出力する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項６】
前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、
該伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、ｇｍを定数とするとき、
前記受信信号抽出部が、
前記正転信号の伝送経路における前記抵抗と伝送線路の接続点の電圧と、反転信号の伝送経路における同一接続点の電圧との差をｇｍ（１＋Ｚ０／ｒ）倍する第１の電圧増幅器と、
該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点との電圧との差を（−ｇｍＺ０／ｒ）倍する第２の電圧増幅器と、
該第１の電圧増幅器の出力と第２の電圧増幅器の出力とを加算して、該正転信号と反転信号の伝送経路における受信信号電圧Ｖｒの２ｇｍ倍を出力する加算器とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項７】
前記伝送線路が差動信号の伝送線路であり、該差動信号の正転信号の伝送経路と反転信号の伝送経路上で、前記出力ドライバと伝送線路との間にそれぞれシリアルに前記抵抗が挿入されるとともに、
前記受信信号抽出部が、
前記正転信号の伝送経路における前記抵抗と伝送線路との接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第１のトランスコンダクタンス・アンプと、
該正転信号の伝送経路における前記抵抗と出力ドライバとの接続点の電圧と、反転信号の伝送経路における同一接続点の電圧とが差動入力として与えられ、該差動入力に対応した電流を出力する第２のトランスコンダクタンス・アンプと、
該第１のトランスコンダクタンス・アンプと第２のトランスコンダクタンス・アンプの出力する電流を加算した電流が流れる負荷抵抗とを備えることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【請求項８】
前記正転信号の伝送経路における前記抵抗と出力ドライバとの接続点と前記第２のトランスコンダクタンス・アンプの正転入力端子との間、および前記反転信号の伝送経路における同一位置の接続点と前記第２のトランスコンダクタンス・アンプの反転入力との間に、それぞれ該第２のトランスコンダクタンス・アンプの入力時定数調整用の抵抗が接続されることを特徴とする請求項７記載の抵抗を用いたハイブリッド回路。
【請求項９】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、前記出力ドライバのインピーダンスＺがＺ＞＞Ｚ０−ｒの条件を満たすとき、
該出力ドライバの出力端と該出力ドライバの電源電圧との間にＺ０−ｒの値を持つ抵抗がさらに接続されることを特徴とする請求項７記載の抵抗を用いたハイブリッド回路。
【請求項１０】
前記伝送線路の特性インピーダンスをＺ０、前記抵抗の値をｒとし、前記出力ドライバのインピーダンスＺがＺ＞＞Ｚ０−ｒの条件を満たすとき、
該出力ドライバの出力端と該出力ドライバの電源電圧との間にＺ０−ｒの値を持つ抵抗がさらに接続されることを特徴とする請求項１記載の抵抗を用いたハイブリッド回路。
【国際調査報告】
2007032079.tif 000016
2007032079.tif 000017