【手続補正書】
【提出日】平成19年3月29日(2007.3.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有することを特徴とする半導体装置。
【請求項２】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。
【請求項３】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段と、
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有することを特徴とする半導体装置。
【請求項４】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段と、
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第２のゲート電極上に半導体薄膜が設けられ、前記半導体薄膜上に前記第１のゲート電極が設けられることを特徴とする半導体装置。
【請求項６】
絶縁表面上の、第１の薄膜トランジスタを具備した第１のロジック回路と第２の薄膜トランジスタを具備した第２のロジック回路と、
前記第１のロジック回路の動作頻度を検出し、その検出結果を第１のしきい値制御回路に出力し、前記第２のロジック回路の動作頻度を検出し、その検出結果を第２のしきい値制御回路に出力する検出手段とを有し、
前記第１の薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記第１のしきい値制御回路から第１のしきい値制御信号が入力される第２のゲート電極とを有し、
前記第２の薄膜トランジスタは、論理信号が入力される第３のゲート電極と、前記第２のしきい値制御回路から第２のしきい値制御信号が入力される第４のゲート電極とを有し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。
【請求項７】
絶縁表面上の、第１の薄膜トランジスタを具備した第１のロジック回路と、第２の薄膜トランジスタを具備した第２のロジック回路と、
前記第１のロジック回路の動作頻度を検出し、その検出結果を第１のしきい値制御回路に出力し、前記第２のロジック回路の動作頻度を検出し、その検出結果を第２のしきい値制御回路に出力する検出手段と、
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、
前記第１の薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記第１のしきい値制御回路から第１のしきい値制御信号が入力される第２のゲート電極とを有し、
前記第２の薄膜トランジスタは、論理信号が入力される第３のゲート電極と、前記第２のしきい値制御回路から第２のしきい値制御信号が入力される第４のゲート電極とを有し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。
【請求項８】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続され、前記ロジック回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路とを有することを特徴とする半導体装置。
【請求項９】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続され、前記ロジック回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路とを有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
絶縁表面を有する基板と、
前記基板上の、第１の薄膜トランジスタを有する第１のロジック回路と、第２の薄膜トランジスタを有する第２のロジック回路と、
前記第１のロジック回路と前記第２のロジック回路に電気的に接続され、前記第１のロジック回路の動作頻度と前記第２のロジック回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続された第１のしきい値制御回路と第２のしきい値制御回路とを有し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。
【請求項１１】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路とを有することを特徴とする半導体装置。
【請求項１２】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路とを有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置。
【請求項１３】
絶縁表面を有する基板と、
前記基板上の、第１の薄膜トランジスタを有する第１のロジック回路と、第２の薄膜トランジスタを有する第２のロジック回路と、
前記第１のロジック回路と第２のロジック回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続された第１のしきい値制御回路と第２のしきい値制御回路とを有し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の前記半導体装置を具備することを特徴とするＣＰＵ。
【請求項１５】
請求項１乃至請求項１３のいずれか一項に記載の前記半導体装置を具備することを特徴とする画像処理回路。
【請求項１６】
請求項１乃至請求項１３のいずれか一項に記載の前記半導体装置を具備することを特徴とする電子機器。
【請求項１７】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、前記薄膜トランジスタの第１のモード又は第２のモードを判別し、その結果をしきい値制御回路に出力する検出手段とを有し、
前記しきい値制御回路は、前記第１のモード又は前記第２のモードに応じたしきい値制御信号を前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。
【請求項１８】
絶縁表面上の、第１の薄膜トランジスタを具備した第１のロジック回路と第２の薄膜トランジスタを具備した第２のロジック回路と、
前記第１のロジック回路の動作頻度を検出し、前記第１の薄膜トランジスタの第１のモード又は第２のモードを判別し、その結果を第１のしきい値制御回路に出力し、前記第２のロジック回路の動作頻度を検出し、前記第２の薄膜トランジスタの第１のモード又は第２のモードを判別し、その結果を第２のしきい値制御回路に出力する検出手段とを有し、
前記第１のしきい値制御回路は、前記第１の薄膜トランジスタの前記第１のモード又は前記第２のモードに応じた第１のしきい値制御信号を前記第１のロジック回路に出力し、
前記第２のしきい値制御回路は、前記第２の薄膜トランジスタの前記第１のモード又は前記第２のモードに応じた第２のしきい値制御信号を前記第２のロジック回路に出力し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置の駆動方法。
【請求項１９】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、前記薄膜トランジスタの待機モード又は活性モードを判別し、その結果をしきい値制御回路に出力する検出手段とを有し、
前記検出手段が前記待機モードを判別すると、前記しきい値制御回路は、前記薄膜トランジスタのしきい値を高くするしきい値制御信号を、前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。
【請求項２０】
絶縁表面上の、第１の薄膜トランジスタを具備した第１のロジック回路と第２の薄膜トランジスタを具備した第２のロジック回路と、
前記第１のロジック回路の動作頻度を検出し、前記第１の薄膜トランジスタの待機モード又は活性モードを判別し、その結果を第１のしきい値制御回路に出力し、前記第２のロジック回路の動作頻度を検出し、前記第２の薄膜トランジスタの待機モード又は活性モードを判別し、その結果を第２のしきい値制御回路に出力する検出手段とを有し、
前記検出手段が前記第１の薄膜トランジスタの前記待機モードを判別すると、前記第１のしきい値制御回路は、前記第１の薄膜トランジスタのしきい値を高くする第１のしきい値制御信号を、前記第１のロジック回路に出力し、
前記検出手段が前記第２の薄膜トランジスタの前記待機モードを判別すると、前記第２のしきい値制御回路は、前記第２の薄膜トランジスタのしきい値を高くする第２のしきい値制御信号を、前記第２のロジック回路に出力し、
前記第１のしきい値制御回路と前記第２のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置の駆動方法。