(57)【要約】  消費電力の削減と復帰時間の短縮とを両立させて、待機状態から過負荷状態に変化しても迅速に対応できるスイッチング電源回路。このスイッチング電源回路は、アモルファス磁性体を含むコアを有するトランスと、駆動信号に従ってトランスの１次側巻線に電流を流すスイッチング素子と、トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する出力回路と、トランスの１次側巻線に流れる電流及び出力回路の出力電圧に基づいて駆動信号を生成すると共に、出力回路の出力電流に基づいて、又は、外部から供給されるモード切換信号に従って、通常動作モードと、通常待機モードと、完全待機モードとを切り換える制御回路とを具備する。
2007123098.tif 000002
【特許請求の範囲】
【請求項１】
アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加されるトランスと、
前記トランスの１次側巻線の他端に接続され、パルス状の駆動信号に従って前記トランスの１次側巻線に電流を流すスイッチング素子と、
前記トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する出力回路と、
前記トランスの１次側巻線に流れる電流及び前記出力回路の出力電圧に基づいて前記駆動信号を生成すると共に、前記出力回路の出力電流に基づいて、又は、外部から供給されるモード切換信号に従って、少なくとも所定の電力を負荷に供給可能な通常動作モードと、前記所定の電力よりも小さい電力を負荷に供給可能な第１の待機モードと、供給電力がゼロとなる第２の待機モードとを切り換える制御回路と、
を具備するスイッチング電源回路。
【請求項２】
フェライト磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加される第２のトランスと、
前記第２のトランスの１次側巻線の他端に接続され、パルス状の第２の駆動信号に従って前記第２のトランスの１次側巻線に電流を流す第２のスイッチング素子と、
前記第２のトランスの２次側巻線に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、
少なくとも前記第２のトランスの１次側巻線に流れる電流に基づいて前記第２の駆動信号を生成する第２の制御回路と、
をさらに具備する請求項１記載のスイッチング電源回路。
【請求項３】
アモルファス磁性体を含むコア及び該コアに回巻された巻線を有し、入力電圧が巻線の一端に印加されるチョークコイルと、
前記チョークコイルの巻線の他端に接続され、パルス状の駆動信号に従って前記チョークコイルの巻線に電流を流すスイッチング素子と、
前記チョークコイルと前記スイッチング素子との接続点に発生する電圧に基づいて出力電圧を生成する出力回路と、
前記チョークコイルの巻線に流れる電流及び前記出力回路の出力電圧に基づいて前記駆動信号を生成すると共に、前記出力回路の出力電流に基づいて、又は、外部から供給されるモード切換信号に従って、少なくとも所定の電力を負荷に供給可能な通常動作モードと、前記所定の電力よりも小さい電力を負荷に供給可能な第１の待機モードと、供給電力がゼロとなる第２の待機モードとを切り換える制御回路と、
を具備するスイッチング電源回路。
【請求項４】
フェライト磁性体を含むコア及び該コアに回巻された巻線を有し、入力電圧が巻線の一端に印加される第２のチョークコイルと、
前記第２のチョークコイルの巻線の他端に接続され、パルス状の第２の駆動信号に従って前記第２のチョークコイルの巻線に電流を流す第２のスイッチング素子と、
前記第２のチョークコイルと前記第２のスイッチング素子との接続点に発生する電圧に基づいて第２の出力電圧を生成する第２の出力回路と、
少なくとも前記第２のチョークコイルの巻線に流れる電流に基づいて前記第２の駆動信号を生成する第２の制御回路と、
をさらに具備する請求項３記載のスイッチング電源回路。
【請求項５】
前記制御回路が、通常動作モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから第１の待機モードに移行するように前記駆動信号におけるパルス幅又はパルス数を低減し、第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、第１の待機モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化し、通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化し、第２の待機モードにおいて、外部から供給されるモード切換信号に従って、第２の待機モードから通常動作モードに移行するように前記駆動信号を活性化し、第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも大きくなったときに、第１の待機モードから通常動作モードに移行するように前記駆動信号におけるパルス幅又はパルス数を増加する、請求項１〜４のいずれか１項記載のスイッチング電源回路。
【請求項６】
前記制御回路が、通常動作モードにおいて、前記出力回路の出力電流の大きさに応じて、前記所定の電力よりも大きい電力を負荷に供給するように駆動信号を生成する第１の期間と、前記所定の電力以内の電力を負荷に供給するように駆動信号を生成する第２の期間とを設定する、請求項１〜５のいずれか１項記載のスイッチング電源回路。
【請求項７】
アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加されるトランスと、前記トランスの１次側巻線の他端に接続され、パルス状の駆動信号に従って前記トランスの１次側巻線に電流を流すスイッチング素子と、前記トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する出力回路とを含むスイッチング電源回路の制御方法であって、
通常動作モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから第１の待機モードに移行するように前記駆動信号におけるパルス幅又はパルス数を低減するステップ（ａ）と、
第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、第１の待機モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化するステップ（ｂ）と、
通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化するステップ（ｃ）と、
第２の待機モードにおいて、外部から供給されるモード切換信号に従って、第２の待機モードから通常動作モードに移行するように前記駆動信号を起動又は活性化するステップ（ｄ）と、
第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも大きくなったときに、第１の待機モードから通常動作モードに移行するように前記駆動信号におけるパルス幅又はパルス数を増加するステップ（ｅ）と、
を具備する制御方法。
【請求項８】
アモルファス磁性体を含むコア及び該コアに回巻された巻線を有し、入力電圧が巻線の一端に印加されるチョークコイルと、前記チョークコイルの巻線の他端に接続され、パルス状の駆動信号に従って前記チョークコイルの巻線に電流を流すスイッチング素子と、前記チョークコイルと前記スイッチング素子との接続点に発生する電圧に基づいて出力電圧を生成する出力回路とを含むスイッチング電源回路の制御方法であって、
通常動作モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから第１の待機モードに移行するように前記駆動信号におけるパルス幅又はパルス数を低減するステップ（ａ）と、
第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、第１の待機モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化するステップ（ｂ）と、
通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから第２の待機モードに移行するように前記駆動信号を停止又は非活性化するステップ（ｃ）と、
第２の待機モードにおいて、外部から供給されるモード切換信号に従って、第２の待機モードから通常動作モードに移行するように前記駆動信号を起動又は活性化するステップ（ｄ）と、
第１の待機モードにおいて、前記出力回路の出力電流が所定の値よりも大きくなったときに、第１の待機モードから通常動作モードに移行するように前記駆動信号におけるパルス幅又はパルス数を増加するステップ（ｅ）と、
を具備する制御方法。
【請求項９】
通常動作モードにおいて、前記出力回路の出力電流の大きさに応じて、前記所定の電力よりも大きい電力を負荷に供給するように駆動信号を生成する第１の期間と、前記所定の電力以内の電力を負荷に供給するように駆動信号を生成する第２の期間とを設定するステップ（ｅ）をさらに具備する請求項７又は８記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、インパクトプリンタ等の電子機器において用いられるスイッチング電源回路、及び、そのようなスイッチング電源回路の動作を制御する方法に関する。
【背景技術】
【０００２】
近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできるスイッチング電源が広く使用されている。スイッチング電源において、入力側と出力側との間で電気的な絶縁を必要とする場合には、トランスが用いられる。一方、入力側と出力側との間で電気的な絶縁を必要としない場合には、トランスの替わりにチョークコイルを使用したチョッパ方式のスイッチング電源も用いられている。【０００３】
一般に、トランス又はチョークコイルのコアとなる磁性体としては、低損失で効率の良いフェライトが用いられる。しかしながら、フェライトは磁気的に飽和し易いので、コアが飽和して磁気特性が低下してしまうと、コアに巻かれた巻線の電流が許容値を超える。これを避けるためには、コアにギャップを形成する必要があるが、その場合には、ギャップからの磁束の漏洩が問題となる。特に、インパクトプリンタにおいては、印字ヘッドを駆動するプランジャのソレノイドに十分な電流を供給するために、過負荷状態になっても電流を出力することが可能なスイッチング電源が望まれる。【０００４】
ところで、インパクトプリンタ等の電子機器における省エネルギー化の一環として、待機モードを設けて消費電力を削減することが行われている。しかしながら、待機モードにおいてスイッチング動作を完全に止めてしまうと、待機モードから通常動作モードに復帰する際に、出力電圧が立ち上がるまでに時間を要してしまう。【０００５】
関連する技術として、日本国特許出願公開ＪＰ−Ａ−８−５１７７４には、簡単かつ低コストの構造で、しかも、軽負荷時に所望の最適な周波数を得ることができるスイッチング電源回路が開示されている。このスイッチング電源回路は、重負荷用の高サイクルのスイッチング周波数と軽負荷用の低サイクルのスイッチング周波数のいずれかを用いて直流電圧を負荷側に供給するスイッチング手段と、軽負荷状態を示す負荷信号に基づいて、上記スイッチング手段のスイッチング周波数を上記軽負荷用のスイッチング周波数に切り換えるスイッチング周波数切換手段とを備えている。しかしながら、このスイッチング電源回路においても、消費電力の削減と復帰時間の短縮とを両立させることは難しい。【０００６】
また、日本国特許出願公開ＪＰ−Ａ−９−１３４０９６には、待機時の電力損失を低減できる画像形成装置が開示されている。この画像形成装置は、画像形成時に動作する機器に電圧を供給するための駆動系電源回路と、該駆動系電源回路をオン／オフするコントローラと、非画像形成時の待機時及び画像形成時に前記コントローラに電圧を供給するための制御系電源回路とを備えている。この画像形成装置によれば、待機時及び画像形成時のいずれにおいても制御系電源回路がコントローラに電圧を供給するので、コントローラは駆動系電源回路をオン／オフすることができる。画像を形成しない待機時には、コントローラが駆動系電源回路をオフにすることにより、駆動系電源回路の待機時電力損失がなくなり省電力効果が向上する。しかしながら、ＪＰ−Ａ−９−１３４０９６においては、復帰時間の短縮や過負荷への対応については言及されていない。【０００７】
さらに、ＪＰ−Ｐ２００２−１９９７２９Ａには、画像形成装置の待機時及び画像形成時における消費電力を低減することができる画像形成装置用電源が開示されている。この画像形成装置用電源は、出力電圧を検出する検出回路と、検出された出力電圧を基準電圧と比較する比較回路と、比較回路による比較結果に基づいて出力電圧が一定となるようにＰＷＭ制御を行うＰＷＭ制御回路と、ＰＷＭ制御回路の出力により駆動されるトランスとを備え、トランスの２次側に、定電圧出力される制御用出力及び従属出力される駆動用出力の複数出力を有する構成にした画像形成装置用電源において、画像形成動作終了後から所定時間が経過したときに、画像形成装置の制御部からの省エネルギー信号に基づいて、基準電圧変更手段から出力された基準電圧変更信号により比較回路の制御用出力電圧の基準電圧を変更して、制御用出力電圧及び駆動用出力電圧を画像形成動作時の定格出力電圧より低く出力するようにし、復帰時には、画像形成装置の制御部からの省エネルギー信号に基づいて、基準電圧変更手段から出力された基準電圧変更信号により比較回路の基準電圧を変更し、制御用出力電圧及び駆動用出力電圧として画像形成動作時の定格出力電圧を出力する。【０００８】
この画像形成装置用電源によれば、画像形成装置の待機時における駆動用出力電圧を画像形成装置の動作時における駆動用出力電圧よりも低くすることにより、消費電力を低減することができる。しかしながら、省エネルギー信号に基づいて制御用出力電圧と駆動用出力電圧との両方が変化するので、省エネルギーモードにおいて、これらの出力電圧を低目に設定すると制御用回路が動作できず、これらの出力電圧を高目に設定すると省エネルギー効果が薄れてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、消費電力の削減と復帰時間の短縮とを両立させて、待機状態から過負荷状態に変化しても迅速に対応できるスイッチング電源回路、及び、そのようなスイッチング電源回路の動作を制御する方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の１つの観点に係るスイッチング電源回路は、アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加されるトランスと、トランスの１次側巻線の他端に接続され、パルス状の駆動信号に従ってトランスの１次側巻線に電流を流すスイッチング素子と、トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する出力回路と、トランスの１次側巻線に流れる電流及び出力回路の出力電圧に基づいて駆動信号を生成すると共に、出力回路の出力電流に基づいて、又は、外部から供給されるモード切換信号に従って、少なくとも所定の電力を負荷に供給可能な通常動作モードと、所定の電力よりも小さい電力を負荷に供給可能な第１の待機モードと、供給電力がゼロとなる第２の待機モードとを切り換える制御回路とを具備する。【００１１】
また、本発明の１つの観点に係るスイッチング電源回路の制御方法は、アモルファス磁性体を含むコア及び該コアに回巻された１次側巻線及び２次側巻線を有し、入力電圧が１次側巻線の一端に印加されるトランスと、トランスの１次側巻線の他端に接続され、パルス状の駆動信号に従ってトランスの１次側巻線に電流を流すスイッチング素子と、トランスの２次側巻線に発生する電圧に基づいて出力電圧を生成する出力回路とを含むスイッチング電源回路の制御方法であって、通常動作モードにおいて、出力回路の出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから第１の待機モードに移行するように駆動信号におけるパルス幅又はパルス数を低減するステップ（ａ）と、第１の待機モードにおいて、出力回路の出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、第１の待機モードから第２の待機モードに移行するように駆動信号を停止又は非活性化するステップ（ｂ）と、通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから第２の待機モードに移行するように駆動信号を停止又は非活性化するステップ（ｃ）と、第２の待機モードにおいて、外部から供給されるモード切換信号に従って、第２の待機モードから通常動作モードに移行するように駆動信号を起動又は活性化するステップ（ｄ）と、第１の待機モードにおいて、出力回路の出力電流が所定の値よりも大きくなったときに、第１の待機モードから通常動作モードに移行するように駆動信号におけるパルス幅又はパルス数を増加するステップ（ｅ）とを具備する。
【発明の効果】
【００１２】
本発明によれば、スイッチング電源回路において、アモルファス磁性体を含むコアを有するトランス又はチョークコイルを用いて、負荷に供給する出力電流の特性を改善すると共に、２種類の異なる待機モードを設けることにより、消費電力の削減と復帰時間の短縮とを両立させて、待機状態から過負荷状態に変化しても迅速に対応することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。
【図２】図１に示すスイッチング電源回路における制御回路等の構成を詳しく示す図である。
【図３】図１に示すスイッチング電源回路における２次側電圧検出回路と検出電圧生成回路の構成例を示す回路図である。
【図４】図２に示す制御回路の過負荷状態における動作を説明するための波形図である。
【図５】図２に示す制御回路の通常状態における動作を説明するための波形図である。
【図６】本発明の第１の実施形態に係るスイッチング電源回路の出力電力の変化の例を示す図である。
【図７】本発明の第１の実施形態に係るスイッチング電源回路におけるドレイン電流の波形図である。
【図８】本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。
【図９】図８に示す制御回路等の構成を詳しく示す図である。
【図１０】本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。
【図１１】図１０に示す第２の電圧変換回路における制御回路等の構成を示す図である。
【図１２】本発明の第４の実施形態に係るスイッチング電源回路の構成を示す図である。
【図１３】図１２に示す第２の電圧変換回路における制御回路等の構成を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、交流電源電圧の入力端子１及び２に接続された整流平滑回路１０と、１次側の交流電圧を昇圧又は降圧して２次側に出力するトランス２０と、トランスの１次側巻線２１に直列に接続され、パルス状の駆動信号に従ってトランスの１次側巻線２１に電流を流すスイッチング素子３０と、トランスの１次側巻線２１に流れる電流を検出する１次側電流検出回路４０とを有している。【００１５】
さらに、このスイッチング電源回路は、トランスの２次側巻線２２に発生する電圧を半波整流するダイオード５１と、整流された電圧を平滑して出力電圧を生成するコンデンサ５２と、コンデンサ５２の両端における出力電圧を検出する２次側電圧検出回路６０と、２次側の出力電流を検出する２次側電流検出回路８０と、１次側電流検出回路４０の検出結果及び２次側電圧検出回路６０の検出結果に基づいて駆動信号を生成すると共に、２次側電流検出回路８０の検出結果に基づいてスイッチング電源回路のモードを切り換える制御回路７０とを有している。ここで、ダイオード５１及びコンデンサ５２は、出力回路を構成している。なお、２次側電圧検出回路６０及び２次側電流検出回路８０から制御回路７０への帰還信号経路の一部には、フォトカプラ等の光信号伝送素子が用いられる。【００１６】
整流平滑回路１０は、例えば、ダイオードブリッジとコンデンサとを含んでおり、入力端子１と入力端子２との間に印加される交流電圧をダイオードブリッジによって全波整流し、コンデンサによって平滑する。【００１７】
トランス２０は、磁性体のコア２４と、コア２４に回巻された１次側巻線２１、２次側巻線２２、及び、補助巻線２３とを有している。１次側巻線２１の巻数をＮ１とし、２次側巻線２２の巻数をＮ２とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ２／Ｎ１となる。また、補助巻線２３は、制御回路７０に電源電圧を供給するために使用される。なお、トランス２０に付されたドットの記号は、巻線の極性を示している。【００１８】
一般に、スイッチング電源において、トランスの１次側から２次側への電力伝達方式としては、スイッチング素子がオンした時に１次側から２次側に電力を伝達するフォワード方式と、スイッチング素子がオフした時に１次側から２次側に電力を伝達するフライバック方式とがある。本発明は、そのどちらにも適用できるが、本実施形態においては、フライバック方式を採用している。【００１９】
図１に示すようなフライバック方式のスイッチング電源においては、トランスの１次側巻線２１と２次側巻線２２とが逆極性の関係となっており、スイッチング素子３０がオンしている間は、トランス２０の１次側電流は増加するが、トランス２０の２次側においてはダイオードで逆バイアスされているので２次側電流は流れない。トランス２０は、スイッチング素子３０がオンしている時に、コア２４にエネルギーを蓄える。【００２０】
次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、トランス２０の電圧極性が反転して、トランス２０の２次側において電流が流れる。トランス２０の２次側電流は、トランスの２次側巻線２２に直列接続されたダイオード５１を介してコンデンサ５２に充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。【００２１】
本実施形態においては、スイッチング電源回路の負荷装置がインパクトプリンタであるものとする。スイッチング電源回路は、インパクトプリンタの印字ヘッドを駆動するプランジャのソレノイドに対して電力を供給する。インパクトプリンタのプランジャのような負荷は、ミリ秒単位又は秒単位の短時間において消費電流が大きく変動する。【００２２】
そこで、トランスのコア２４として、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。具体的な材料としては、例えば、鉄（Ｆｅ）とコバルト（Ｃｏ）を含むアモルファス合金Ｆｅ−Ｃｏ（６０〜８０ｗｔ％）を用いることができる。コアのタイプとしては、粉末材料を焼結することにより成型したバルクタイプが好適である。また、リボン状のコアを積層したラミネートタイプを用いることもできる。【００２３】
アモルファス金属の磁性体は、フェライトよりも飽和磁束密度が高く、温度による磁気特性の変化が小さく、ヒステリシス損失や渦電流損失が小さくて高周波特性が良いという特徴を有している。また、アモルファス金属の磁性体をトランスのコアとして使用することにより、コアが磁気的に飽和し難く、コアの発熱量も小さいので、フェライトを用いる場合の２倍以上の電力を供給できると共に、コアにギャップを形成する必要がないので、ギャップからの磁束の漏洩が問題とならなくなる。【００２４】
ただし、アモルファス金属の磁性体を用いる場合には、フェライトを用いる場合と比較して、巻数当りのインダクタンス（「ＡＬ値」ともいう）が小さくなるので、巻数をある程度増やしても巻線のインダクタンスが小さくなり、巻線に流れる電流が増加する。また、アモルファス金属の磁性体は飽和し難いので、巻線に流れるピーク電流を大きくすることができる。しかしながら、ピーク電流が大きくなると、スイッチング素子が破壊され易くなるという問題がある。そこで、本実施形態においては、回路的な工夫をすることによって、スイッチング素子を保護している。【００２５】
さらに、本実施形態においては、通常動作モードと通常待機モードと完全待機モードとの３種類のモードが設けられている。ここで、通常動作モードとは、スイッチング電源回路が少なくとも所定の電力（定格出力電力）を負荷に供給可能なモードをいう。また、定格出力電力とは、ＭＯＳＦＥＴ３１が安定して定常動作を行うことができる出力電力を表しており、スイッチング電源回路の交流入力電圧やＭＯＳＦＥＴ３１の規格等に基づいて予め定められる。通常動作モードにおいては、例えば、負荷となるインパクトプリンタ内のブランジャに、印字ヘッドを駆動するために必要な電圧４０Ｖが供給される。スイッチング電源回路の出力電流は、負荷の状態によって変動し、例えば、通常状態において１Ａ程度であるが、過負荷状態においては所定の期間内において１０Ａ程度となる。【００２６】
通常待機モードとは、省エネルギー化を図るために、定格出力電力よりも小さい電力を負荷に供給可能なモードをいう。通常待機モードにおいては、例えば、負荷となるインパクトプリンタ内のブランジャに、印字ヘッドを固定するために必要な電圧２０Ｖが供給される。あるいは、スイッチング電源回路の出力電圧を通常動作モードにおけるのと同じとしながら、ＭＯＳＦＥＴ３１のスイッチング動作を間欠的に行うようにしても良い。また、完全待機モードとは、さらに省エネルギー化を図るために、スイッチング電源回路の出力電圧及び出力電流をゼロとして、出力電力がゼロとなるモードをいう。【００２７】
図２は、図１に示すスイッチング電源回路における制御回路等の構成を詳しく示す図である。本実施形態においては、図１に示すスイッチング素子３０として、ＮチャネルＭＯＳＦＥＴ３１が用いられる。ＭＯＳＦＥＴ３１は、トランスの１次巻線２１に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ７９から駆動信号が印加されるゲートとを有している。【００２８】
トランスの１次側巻線２１とＭＯＳＦＥＴ３１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ３１は、ゲートに印加されるパルス状の駆動信号に従って、トランスの１次側巻線２１に電流を流す。【００２９】
通常は、トランスの１次側巻線２１に流れる電流を検出するために、１次側巻線２１と直列に抵抗を挿入し、この抵抗の両端電圧を測定することが行われているが、その場合には、抵抗によって電力損失が発生してしまう。そこで、本実施形態においては、１次側電流検出回路４０がＭＯＳＦＥＴ３１のドレイン・ソース間電圧に基づいて１次側電流を検出するようにしている。【００３０】
１次側電流検出回路４０は、ＰＮＰバイポーラトランジスタ４１と、トランジスタ４１のエミッタに電流を供給する電流源４２とを含んでいる。トランジスタ４１は、ＭＯＳＦＥＴ３１のドレインから電位が印加されるベースを有し、エミッタフォロア動作を行うことにより、エミッタから検出電圧を出力する。なお、図２においては、トランジスタ４１のベースが、ＭＯＳＦＥＴ３１のドレインに直接接続されているが、抵抗やトランジスタを介してＭＯＳＦＥＴ３１のドレインに間接的に接続されるようにしても良い。【００３１】
ＭＯＳＦＥＴ３１がオン状態になると、ＭＯＳＦＥＴ３１のドレイン・ソース間のオン抵抗は、素子の特性及びゲート・ソース間電圧によって定まる値となる。ただし、ＭＯＳＦＥＴ３１の負荷となるトランスの１次側巻線２１はインダクタンス成分を含んでいるので、ドレイン電流はゼロから徐々に増加することになる。このドレイン電流とＭＯＳＦＥＴ３１のオン抵抗との積が、ＭＯＳＦＥＴ３１のドレイン・ソース間電圧となる。そこで、ＭＯＳＦＥＴ３１のドレイン・ソース間電圧を測定すれば、トランスの１次側巻線２１に流れる電流の大きさに比例した検出電圧を得ることができる。【００３２】
制御回路７０は、検出電圧生成回路７１と、クロック信号生成回路７３と、モード切換回路７４と、比較器７５と、ブランキングパルス生成回路７６と、ＡＮＤ回路７７と、ＯＲ回路７２と、パルス幅設定回路７８と、ゲートドライバ７９とを含んでいる。【００３３】
図１に示す２次側電圧検出回路６０の検出結果は、フォトカプラ等の光信号伝送素子を用いることにより、光信号として検出電圧生成回路７１に伝送される。これにより、トランス２０の１次側と２次側との間でアイソレーションを保ちながら、２次側電圧検出回路６０の検出結果を１次側の検出電圧生成回路７１に伝送することができる。検出電圧生成回路７１は、２次側電圧検出回路６０の検出結果に基づいて検出電圧を生成する。【００３４】
図３は、図１に示すスイッチング電源回路における２次側電圧検出回路と検出電圧生成回路の構成例を示す回路図である。この例において、２次側電圧検出回路６０は、コンデンサ５２の両端子間に接続された抵抗６１と発光ダイオード６２とシャントレギュレータ６３との直列接続回路と、コンデンサ５２の両端子間に発生する電圧を分圧するための抵抗６４及び６５とを有している。抵抗６４及び６５によって分圧された電圧は、シャントレギュレータ６３の制御端子に印加される。これにより、出力電圧が所定の電圧を超えると発光ダイオード６２に電流が流れるようになっており、発光ダイオード６２が電流の大きさに応じた強度で発光して光信号を生成する。【００３５】
検出電圧生成回路７１は、トランスの補助巻線２３に発生する電圧を整流するダイオード８１と、ダイオード８１によって整流された電圧を平滑するコンデンサ８２と、コンデンサ８２によって平滑された電圧がコレクタに印加されるフォトトランジスタ８３と、抵抗８４〜８６と、オペアンプ８７と、リミッタ用のダイオード８８とを有している。【００３６】
発光ダイオード６２とフォトトランジスタ８３とは、通常、フォトカプラとして構成される場合が多く、フォトトランジスタ８３は、発光ダイオード６２によって生成された光信号を受けて、その強度に応じた電流をエミッタから出力する。フォトトランジスタ８３のエミッタから出力された電流は、抵抗８４を介してオペアンプ８７の反転入力端子に入力される。【００３７】
また、オペアンプ８７の反転入力端子には抵抗８５及び８６が接続されて負帰還ループが構成され、非反転入力端子には制御電圧ＶＣが印加されており、これらに基づいて、フォトトランジスタ８３の出力電流に応じた検出電圧が生成される。２次側の負荷が軽い状態においては、２次側の電圧が上昇するので検出電圧が下降し、２次側の負荷が重い状態においては、２次側の電圧が下降するので検出電圧が上昇する。【００３８】
さらに、オペアンプ８７の出力端子と反転入力端子との間には、リミッタ用のダイオード８８が接続されている。このリミッタ用のダイオード８８によって、オペアンプ８７から出力される検出電圧に上限が設定される。図３においては１つのダイオードを示しているが、複数のダイオードを直列接続するようにしても良い。ダイオードの数によって、検出電圧の上限を変更することができる。【００３９】
再び図２を参照すると、モード切換回路７４は、クロック信号生成回路７３から供給されるクロック信号をカウントすることにより時間を計測し、２次側電流検出回路８０から出力される光信号、又は、外部から供給されるモード切換信号に基づいて、通常動作モードと通常待機モードと完全待機モードとの間の切換を行う。例えば、モード切換回路７４は、通常動作モードにおいて、２次側電流検出回路８０によって検出される出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから通常待機モードに移行し、通常待機モードにおいて、２次側電流検出回路８０によって検出される出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、通常待機モードから完全待機モードに移行し、通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから完全待機モードに移行する。【００４０】
また、モード切換回路７４は、完全待機モードにおいて、外部から供給されるモード切換信号に従って、完全待機モードから通常動作モードに移行し、通常待機モードにおいて、２次側電流検出回路８０によって検出される出力電流が所定の値よりも大きくなったときに、通常待機モードから通常動作モードに移行する。なお、モード切換信号は、通常動作モード又は通常待機モードにおいてローレベルとなり、完全待機モードにおいてハイレベルとなるものとする。例えば、プリンタの印字ヘッドの温度を検出することにより、印字ヘッドの温度が所定値よりも下がると完全待機モードに移行するように、モード切換信号を生成しても良い。【００４１】
モード切換回路７４は、通常動作モードと通常待機モードと完全待機モードとの間で、検出電圧生成回路７１に供給する制御電圧ＶＣの値を切り換えることによって、スイッチング電源回路の出力電圧を変更することができる。あるいは、モード切換回路７４は、通常待機モードにおいて、強制リセット信号を周期的に活性化することによって、駆動信号におけるパルスを間引いてパルスの数を低減したり、完全待機モードにおいて、強制リセット信号を活性化することによって、駆動信号を非活性化してＭＯＳＦＥＴ３１のスイッチング動作を停止させるようにしても良い。あるいは、モード切換回路７４は、完全待機モードにおいて、クロック信号生成回路７３における発振動作を停止させるようにしても良い。【００４２】
通常動作モードにおいて、モード切換回路７４は、２次側電流検出回路８０から出力される光信号に基づいて２次側の負荷状態を検出し、ＭＯＳＦＥＴ３１を保護する。即ち、モード切換回路７４は、２次側電流検出回路８０によって検出される出力電流の大きさに応じて、定格出力電力よりも大きい電力を負荷に供給するように駆動信号を生成する第１の期間と、定格出力電力以内の電力を負荷に供給するように駆動信号を生成する第２の期間とを設定し、第２の期間において、出力電力が定格出力電力以内となるように強制リセット信号を周期的に活性化する。【００４３】
比較器７５は、１次側電流検出回路４０から出力される検出電圧と、２次側の出力電圧の検出結果に基づいて検出電圧生成回路７１によって生成される検出電圧とを比較して、比較結果を表す比較信号を生成する。また、ブランキングパルス生成回路７６は、トランスの１次側電流が小さい内にＭＯＳＦＥＴ３１がオフ状態となる誤動作を防止するために、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成する。ＡＮＤ回路７７は、比較器７５から出力される比較信号とブランキングパルス生成回路７６から出力されるブランキングパルス信号との論理積を求める。ＯＲ回路７２は、ＡＮＤ回路７７の出力信号と、モード切換回路７４から出力される強制リセット信号との論理和を求める。【００４４】
パルス幅設定回路７８は、例えば、セット端子Ｓとリセット端子Ｒと出力端子Ｑとを有するＲＳフリップフロップによって構成される。なお、パルス幅設定回路７８においては、リセット信号がセット信号よりも優先される。クロック信号生成回路７３によって生成されるクロック信号が、パルス幅設定回路７８のセット端子Ｓに供給される。また、強制リセット信号がローレベルであり、かつ、ブランキングパルス信号がハイレベルとなる期間において、比較器７５によって生成される比較信号が、パルス幅設定回路７８のリセット端子Ｒに供給される。【００４５】
パルス幅設定回路７８は、クロック信号に同期して出力信号をセットすると共に、比較器７５から出力される比較信号に同期して出力信号をリセットすることにより、駆動信号におけるパルス幅を設定する。強制リセット信号がハイレベルになると、パルス幅設定回路７８が常にリセットされて、駆動信号はローレベルとなる。ゲートドライバ７９は、パルス幅設定回路７８から出力される駆動信号に基づいて、ＭＯＳＦＥＴ３１のゲートを駆動する。【００４６】
次に、図２に示す制御回路の動作について、図４〜図７を参照しながら説明する。
図４は、図２に示す制御回路の過負荷状態における動作を説明するための波形図である。図４の（ａ）は、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫを示している。クロック信号に含まれているパルスの周期はＴであり、パルス幅（ハイレベルの期間）はＴＨである。ここでは、クロック信号のデューティ（ＴＨ／Ｔ）が５０％となっている。【００４７】
本実施形態においては、トランスのコア２４にアモルファス金属の磁性体を用いているので、フェライトを用いた場合と比較して、巻数が同じ場合には１次側巻線のインピーダンスが小さくなっている。そのために、図４の（ｂ）に示すように、フェライトを用いた場合と比較して、トランスの１次側巻線２１に流れる電流、即ち、ＭＯＳＦＥＴ３１のドレイン電流ＩＤの値が大きくなり、発熱によってＭＯＳＦＥＴ３１が破壊されるおそれがある。一方、巻線のインピーダンスを大きくするためには、巻数を増やさなければならず、トランスが大型化してしまう。そこで、本実施形態においては、以下のような手法によって、この問題を解決した。【００４８】
トランスの１次側電流が増加すれば、コア２４にエネルギーが蓄積されるスピードが速くなる。さらに、負荷において瞬間的に消費電流が大きくなった場合には、ドレイン電流ＩＤを流す期間を増加させることによって対応することができる。その際に、ドレイン電流ＩＤを流す期間に上限を設けておけば、ＭＯＳＦＥＴ３１の温度が異常に上昇する前に消費電力が元に戻るので、ＭＯＳＦＥＴ３１が瞬時に破壊されるおそれはない。そのような動作を行うために、制御回路７０は、図４の（ｂ）に示すＡ点においてＭＯＳＦＥＴ３１をオフ状態とするように、駆動信号におけるパルス幅の上限を設定している。【００４９】
制御回路７０の動作を詳しく説明すると、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫの立ち上がりエッジに同期してパルス幅設定回路７８の出力信号がセットされ、ゲート電圧ＶＧ（図４の（ｅ））がハイレベルとなる。これにより、比較器７５から出力される比較信号ＶＣＯＭＰ（図４の（ｄ））が、ハイレベルからローレベルに移行する。【００５０】
ここで、比較器７５から出力される比較信号ＶＣＯＭＰは、１次側電流検出回路４０から出力される第１の検出電圧と、２次側電圧検出回路６０の検出結果に基づいて検出電圧生成回路７１によって生成される第２の検出電圧とを比較して得られるものである。過負荷状態においては、ＭＯＳＦＥＴ３１のドレイン電流ＩＤが増加して第１の検出電圧が増加すると共に、トランスの２次側における出力電圧が低下して第２の検出電圧も増加するが、第２の検出電圧には検出電圧生成回路７１において上限が設けられている。従って、第２の検出電圧が上限に達したときに、第１の検出電圧がその上限を超えると、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルとなる。【００５１】
１次側電流検出回路４０は、ＭＯＳＦＥＴ３１のドレイン電圧ＶＤに基づいて検出電圧を生成するので、上記の動作をドレイン電圧ＶＤ（図４の（ｃ））に基づいて説明する。ゲート電圧ＶＧがハイレベルになると、ドレイン電流ＩＤが流れ始めるが、ドレイン電圧ＶＤは一旦低下するので、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルからローレベルに移行する。その後、ドレイン電流ＩＤが次第に増加し、ドレイン電圧ＶＤも次第に上昇する。図４の（ｃ）に示すＢ点において、ドレイン電圧ＶＤが、２次側電圧検出回路６０の検出結果に基づいて定まるしきい電圧ＶＴＨ（この場合には、第２の検出電圧の上限に対応する）を越えると、比較器７５から出力される比較信号ＶＣＯＭＰがハイレベルとなる。その結果、パルス幅設定回路７８の出力信号がリセットされ、ＭＯＳＦＥＴ３１のゲート電圧ＶＧがローレベルとなり、図４の（ｂ）に示すＡ点においてドレイン電流ＩＤが停止する。【００５２】
このようにして、制御回路７０は、一定の周期でＭＯＳＦＥＴ３１をオンさせると共に、比較信号ＶＣＯＭＰの立ち上がりエッジに同期してＭＯＳＦＥＴ３１をオフさせる。図４の（ｅ）において、ＭＯＳＦＥＴ３１がオンする期間はＴＯＮで表され、ＭＯＳＦＥＴ３１がオフする期間はＴＯＦＦで表される。【００５３】
図５は、図２に示す制御回路の通常状態における動作を説明するための波形図である。図５の（ａ）は、クロック信号生成回路７３によって生成されるクロック信号ＶＣＫを示している。また、図５の（ｂ）は、ＭＯＳＦＥＴ３１のドレイン電流ＩＤを示しており、図５の（ｃ）は、ＭＯＳＦＥＴ３１のドレイン電圧ＶＤを示している。【００５４】
通常状態においては、過負荷状態と比較して２次側の負荷が軽いので、２次側の出力電圧が上昇し、２次側電圧検出回路６０の検出結果に基づいて検出電圧生成回路７１によって生成される第２の検出電圧が低くなっている。従って、図５の（ｃ）に示すように、２次側電圧検出回路６０の検出結果に基づいて定まるしきい電圧ＶＴＨも低くなっている。その結果、ドレイン電流ＩＤが流れ始めてからドレイン電圧ＶＤがしきい電圧ＶＴＨを越えるまでの期間も短くなる。図５の（ｃ）に示すＤ点において、ドレイン電圧ＶＤがしきい電圧ＶＴＨを越えると、比較器７５から出力される比較信号ＶＣＯＭＰ（図５の（ｄ））がハイレベルとなる。その結果、パルス幅設定回路７８の出力信号がリセットされ、ＭＯＳＦＥＴ３１のゲート電圧ＶＧ（図５の（ｅ））がローレベルとなり、図５の（ｂ）に示すＣ点においてドレイン電流ＩＤが停止する。このように、通常状態においては、ＭＯＳＦＥＴ３１にドレイン電流ＩＤを流す期間が縮小される。【００５５】
本実施形態においては、図２に示すように、比較器７５が出力する比較信号とブランキングパルス生成回路７６が生成するブランキングパルス信号との論理積をＡＮＤ回路７７によって求めるようにしたが、ブランキングパルス生成回路７６が生成するブランキングパルス信号によって１次側電流検出回路４０の動作をオン／オフするようにしても良い。その場合には、ＡＮＤ回路７７を省略することができる。【００５６】
図６は、本発明の第１の実施形態に係るスイッチング電源回路の出力電力の変化の例を示す図である。図６において、横軸は経過時間を表し、縦軸はスイッチング電源回路の出力電力を表している。【００５７】
プリンタ装置の電源スイッチをオンにして、スイッチング電源回路の出力電圧が立ち上がる期間（ａ）において、モード切換回路７４は、スイッチング電源回路のモードを通常動作モードに設定する。期間（ｂ）において、スイッチング電源回路は、通常動作モードとなっており、モード切換回路７４は、出力電圧が例えば４０Ｖとなるように制御電圧ＶＣを設定する。このとき、負荷には１Ａの電流が流れており、出力電力は、４０Ｖ×１Ａ＝４０Ｗとなる。この出力電力が、スイッチング電源回路の定格出力電力に相当するものとする。なお、通常動作モードは、期間（ｂ）から期間（ｉ）まで継続する。【００５８】
期間（ｃ）において、負荷の変動により出力電流が急激に増加して出力電力が定格出力電力よりも大きい過負荷状態になると、トランスの１次巻線２１に流れる電流も増加する。本実施形態においては、トランスのコアにアモルファス金属の磁性体を用いているので、瞬間的に出力電力が増加する場合でも、ＭＯＳＦＥＴ３１のドレイン電流ＩＤを増加させることによって対応することができる。先に説明したように、ドレイン電流ＩＤに上限が設けられているので、ＭＯＳＦＥＴ３１は、瞬時の破壊から保護される。これにより、出力電流が、例えば１０Ａに制限される。【００５９】
また、モード切換回路７４は、２次側電流検出回路８０によって検出される出力電流の値に基づいて、定格出力電力よりも大きい電力を負荷に供給する時間Ｔ１Ａと、定格出力電力以内の電力を負荷に供給する時間Ｔ１Ｂとを設定する。これにより、期間（ｃ）においては、比較器７５において生成される比較信号によって駆動信号のパルス幅が設定され、その後の期間（ｄ）においては、モード切換回路７４が、出力電力を定格出力電力以内となるように強制リセット信号を周期的に活性化して、駆動信号におけるパルス幅を制限する。なお、期間（ｄ）においては、スイッチング電源回路の出力電圧及び出力電流が低下するが、出力電流が維持されるので、インパクトプリンタにおいてプランジャが印字ヘッドを駆動する動作は継続して行われる。【００６０】
期間（ｅ）及び（ｆ）と、期間（ｇ）及び（ｈ）とにおける動作も、期間（ｃ）及び（ｄ）における動作と同様であるが、モード切換回路７４は、２次側電流検出回路８０によって検出される出力電流の値に応じて、定格出力電力よりも大きい電力を負荷に供給する時間Ｔ１Ａ〜Ｔ３Ａと、定格出力電力以内の電力を負荷に供給する時間Ｔ１Ｂ〜Ｔ３Ｂとが異なっている。即ち、モード切換回路７４は、ＭＯＳＦＥＴ３１を保護するために、出力電流が大きいほど、定格出力電力よりも大きい電力を負荷に供給する時間を短く設定する。【００６１】
期間（ｉ）において、プリンタによる印字動作が中断することにより、出力電流が所定の値よりも小さい状態が所定の期間（例えば、５分間）を超えて継続すると、モード切換回路７４は、期間（ｊ）において、スイッチング電源回路のモードを通常待機モードに設定して省エネルギー化を図る。通常待機モードおいて、モード切換回路７４は、検出電圧生成回路７１に供給する基準電圧ＶＣを低下させる。これにより、比較器７５の反転入力端子に供給される検出電圧が低下し、パルス幅設定回路７８におけるリセットのタイミングが早まり、駆動信号におけるパルス幅が短くなって、スイッチング電源回路の出力電圧が低下する。例えば、モード切換回路７４は、出力電圧が２０Ｖとなるように制御電圧ＶＣを設定する。あるいは、モード切換回路７４は、スイッチング電源回路の出力電圧を通常動作モードにおけるのと同じとしながら、強制リセット信号を周期的に活性化することによって、駆動信号におけるパルスの数を低減して、ＭＯＳＦＥＴ３１のスイッチング動作を間欠的に行わせるようにしても良い。【００６２】
期間（ｊ）の終わりにおいて、プリンタの印字動作が再開されると、期間（ｋ）において、スイッチング電源回路は、再び通常動作モードに移行する。期間（ｊ）においてはＭＯＳＦＥＴ３１がスイッチング動作を行っているので、通常動作モードに移行した際に、スイッチング電源回路の出力電圧を迅速に立ち上げることができる。【００６３】
期間（ｋ）において、プリンタによる印字動作が中断することにより、出力電流が所定の値よりも小さい状態が所定の期間（例えば、５分間）を超えて継続すると、モード切換回路７４は、期間（ｌ）において、スイッチング電源回路のモードを通常待機モードに設定する。【００６４】
さらに、期間（ｌ）の終わりにおいて、モード切換信号が完全待機モードを表すハイレベルに変化すると、モード切換回路７４は、期間（ｍ）において、スイッチング電源回路のモードを完全待機モードに設定してさらに省エネルギー化を図る。あるいは、プリンタによる印字動作が中断することにより出力電流が所定の期間（例えば、３０分間）低下したままでいると、モード切換回路７４が、スイッチング電源回路のモードを完全待機モードに設定するようにしても良い。【００６５】
完全待機モードにおいては、モード切換回路７４が強制リセット信号をハイレベルにすることによって、ＯＲ回路７２の出力がハイレベルとなり、パルス幅設定回路７８がリセットされて、駆動信号が非活性化される。これにより、ＭＯＳＦＥＴ３１がスイッチング動作を停止するので、出力電力がゼロとなり、大きな省エネルギー化が達成される。【００６６】
期間（ｍ）の終わりにおいて、モード切換信号が通常動作モードを表すローレベルに変化すると、期間（ｎ）において、モード切換回路７４が、強制リセット信号をローレベルに設定する。その結果、駆動信号が活性化されるので、ＭＯＳＦＥＴ３１がスイッチング動作を開始する。しかしながら、出力電圧の立上がりには一定の時間を要する。その後、期間（ｏ）において、通常動作モードが継続される。【００６７】
このように、本実施形態に係るスイッチング電源回路においては、待機モードとして、通常待機モードと完全待機モードとの２種類が存在する。完全待機モードにおいては、スイッチング素子をオフ状態として出力電力を完全にゼロにすることができるが、デメリットとして、出力電圧が立ち上がるまでの時間が長くなることが挙げられる。そこで、出力電力を完全にゼロにすることはできないが、出力電圧が立ち上がるまでの時間を短くすることができる通常待機モードを設け、負荷電流が短期間低下した場合に通常待機モードに移行することによって、省エネルギー化を図りながら出力電圧の迅速な立上がりを実現することができる。【００６８】
図７は、本発明の第１の実施形態に係るスイッチング電源回路におけるドレイン電流の波形図である。図７において、横軸は経過時間を表し、縦軸はドレイン電流値を表している。図７に示す期間（ｂ）〜（ｊ）は、図６に示す期間（ｂ）〜（ｊ）にそれぞれ対応している。【００６９】
期間（ｂ）において、スイッチング電源回路が定格出力電力を負荷に供給するように、駆動信号におけるパルス幅が設定される。期間（ｃ）において、負荷に流れる電流が急増するので、モード切換回路７４は、２次側電流検出回路８０によって検出された出力電流に応じて、定格出力電力を超える出力電力を負荷に供給する期間を時間Ｔ１Ａに制限し、その後の期間（ｄ）において、時間Ｔ１Ｂの間、定格出力電力以内の出力電力を負荷に供給するように、駆動信号におけるパルス幅を制限する。【００７０】
期間（ｅ）において、モード切換回路７４は、２次側電流検出回路８０によって検出された出力電流に応じて、定格出力電力を超える出力電力を負荷に供給する期間を時間Ｔ２Ａに制限し、その後の期間（ｆ）において、時間Ｔ２Ｂの間、定格出力電力以内の出力電力を負荷に供給するように、駆動信号におけるパルス幅を制限する。【００７１】
期間（ｇ）において、モード切換回路７４は、２次側電流検出回路８０によって検出された出力電流に応じて、定格出力電力を超える出力電力を負荷に供給する期間を時間Ｔ３Ａに制限し、その後の期間（ｈ）において、時間Ｔ３Ｂの間、定格出力電力以内の出力電力を負荷に供給するように、駆動信号におけるパルス幅を制限する。【００７２】
さらに、期間（ｉ）において、出力電流が所定の値よりも小さい状態が所定の期間を超えて継続すると、期間（ｊ）において、モード切換回路７４は、スイッチング電源回路を通常待機モードに移行させ、制御電圧ＶＣを小さくすることにより、駆動信号におけるパルス幅を小さくして、スイッチング電源回路の出力電圧を２０Ｖに低下させる。【００７３】
本実施形態においては、図１に示す２次側電流検出回路８０が、出力回路の出力電流（２次側電流）を検出し、制御回路７０が、それに基づいて、出力回路の負荷状況を判断して第１の待機モード（通常待機モード）と第２の待機モード（完全待機モード）とを切り換える例を説明したが、本発明は、これに限られない。出力回路の出力電流は、トランスの１次側巻線電流や、１次側電圧波形や、トランスに別途設けられる第３巻線の電圧波形にも反映することは周知の事実であるから、トランスの１次側巻線電流等を測定することにより間接的に出力回路の負荷状況を判断するようにしても良い。【００７４】
次に、本発明の第２の実施形態について説明する。
図８は、本発明の第２の実施形態に係るスイッチング電源回路の構成を示す図である。第２の実施形態においては、チョッパ方式昇圧型のスイッチング電源回路を例にとって説明する。【００７５】
このスイッチング電源回路は、交流電圧の入力端子１及び２に接続された整流平滑回路１０と、整流平滑回路１０に一端が接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１００と、チョークコイル１００の他端に接続され、パルス状の駆動信号に従ってチョークコイル１００に電流を流すスイッチング素子１１０と、スイッチング素子１１０に流れる電流を検出するスイッチング電流検出回路１２０とを有している。ここで、チョークコイル１００としてトランスの１次側巻線を用いる場合には、トランスの２次側巻線を内部電源の生成用に利用することができる。【００７６】
さらに、このスイッチング電源回路は、チョークコイル１００の他端に発生する電圧を半波整流するダイオード５１と、整流された電圧を平滑することにより出力電圧を生成するコンデンサ５２と、出力端子３及び４における出力電圧を検出する出力電圧検出回路１３０と、コンデンサ５２と出力端子４との間に挿入されて出力電流を検出する出力電流検出回路１４０と、スイッチング電流検出回路１２０の検出結果及び出力電圧検出回路１３０の検出結果に基づいて駆動信号を生成すると共に、出力電流検出回路１４０の検出結果に基づいてスイッチング電源回路のモードを切り換える制御回路１５０とを有している。ここで、ダイオード５１及びコンデンサ５２は、出力回路を構成している。【００７７】
チョークコイル１００は、スイッチング素子１１０がオンしている時に、コアにエネルギーを蓄える。次に、スイッチング素子１１０がオフすると、磁場が電流を維持しようとするので、チョークコイル１００の電流がダイオード５１を介してコンデンサ５２に流れ、コンデンサ５２が充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。【００７８】
本発明においては、チョークコイル１００のコアとして、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。具体的な材料としては、例えば、鉄（Ｆｅ）とコバルト（Ｃｏ）を含むアモルファス合金Ｆｅ−Ｃｏ（６０〜８０ｗｔ％）を用いることができる。コアのタイプとしては、粉末材料を焼結することにより成型したバルクタイプが好適である。また、リボン状のコアを積層したラミネートタイプを用いることもできる。【００７９】
アモルファス金属の磁性体は、フェライトよりも飽和磁束密度が高く、Ｅ型形状のコア成型を行う際にも成型が容易であり、温度による磁気特性の変化が小さく、ヒステリシス損失や渦電流損失が小さくて高周波特性が良いという特徴を有している。また、アモルファス金属の磁性体をチョークコイルのコアとして使用することにより、コアが磁気的に飽和し難く、発熱量も小さいので、フェライトを用いる場合の２倍以上の電力を供給できると共に、コアにギャップを形成する必要がないので、ギャップからの磁束の漏洩が問題とならなくなる。【００８０】
ただし、アモルファス金属の磁性体を用いる場合には、フェライトを用いる場合と比較して、巻数当りのインダクタンス（「ＡＬ値」ともいう）が小さくなるので、巻数をある程度増やしても巻線のインダクタンスが小さくなり、巻線に流れる電流が増加する。また、アモルファス金属の磁性体は飽和し難いので、巻線に流れるピーク電流を大きくすることができる。しかしながら、ピーク電流が大きくなると、スイッチング素子が破壊され易くなるという問題がある。そこで、本実施形態においては、回路的な工夫をすることによって、スイッチング素子を保護している。【００８１】
図９は、図８に示す制御回路等の構成を詳しく示す図である。本実施形態においては、図８に示すスイッチング素子１１０として、ＮチャネルＭＯＳＦＥＴ１１１が用いられる。ＭＯＳＦＥＴ１１１は、チョークコイル１００の他端に接続されたドレインと、スイッチング電流検出回路１２０を介して整流平滑回路１０に接続されたソースと、ゲートドライバ１５９から駆動信号が印加されるゲートとを有している。【００８２】
チョークコイル１００とＭＯＳＦＥＴ１１１のドレイン・ソース経路とスイッチング電流検出回路１２０とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ１１１は、ゲートに印加されるパルス状の駆動信号に従って、チョークコイル１００に電流を流す。【００８３】
制御回路１５０は、モード切換回路１５１と、クロック信号生成回路１５２と、比較器１５４と、ブランキングパルス生成回路１５５と、ＡＮＤ回路１５６と、ＯＲ回路１５７と、パルス幅設定回路１５８と、ゲートドライバ１５９とを含んでいる。【００８４】
モード切換回路１５１は、クロック信号生成回路１５２から供給されるクロック信号をカウントすることにより時間を計測し、出力電流検出回路１４０から出力される検出電圧、又は、外部から供給されるモード切換信号に基づいて、通常動作モードと通常待機モードと完全待機モードとの間の切換を行う。例えば、モード切換回路１５１は、通常動作モードにおいて、出力電流検出回路１４０によって検出される出力電流が所定の値よりも小さい状態が第１の所定の期間を超えて継続したときに、通常動作モードから通常待機モードに移行し、通常待機モードにおいて、出力電流検出回路１４０によって検出される出力電流が所定の値よりも小さい状態が第２の所定の期間を超えて継続したときに、又は、外部から供給されるモード切換信号に従って、通常待機モードから完全待機モードに移行し、通常動作モードにおいて、外部から供給されるモード切換信号に従って、通常動作モードから完全待機モードに移行する。【００８５】
また、モード切換回路１５１は、完全待機モードにおいて、外部から供給されるモード切換信号に従って、完全待機モードから通常動作モードに移行し、通常待機モードにおいて、出力電流検出回路１４０によって検出される出力電流が所定の値よりも大きくなったときに、通常待機モードから通常動作モードに移行する。【００８６】
モード切換回路１５１は、通常動作モードと通常待機モードと完全待機モードとの間で、出力電圧検出回路１３０に供給する制御電圧ＶＣの値を切り換えることによって、スイッチング電源回路の出力電圧を変更することができる。あるいは、モード切換回路１５１は、通常待機モードにおいて、強制リセット信号を周期的に活性化することによって、駆動信号におけるパルスを間引いてパルスの数を低減したり、完全待機モードにおいて、強制リセット信号を活性化することによって、駆動信号を非活性化してＭＯＳＦＥＴ１１１のスイッチング動作を停止させるようにしても良い。あるいは、モード切換回路１５１は、完全待機モードにおいて、クロック信号生成回路１５２における発振動作を停止させるようにしても良い。【００８７】
通常動作モードにおいて、モード切換回路１５１は、出力電流検出回路１４０から出力される検出電圧に基づいて２次側の負荷状態を検出し、ＭＯＳＦＥＴ１１１を保護する。即ち、モード切換回路１５１は、出力電流検出回路１４０によって検出される出力電流の大きさに応じて、定格出力電力よりも大きい電力を負荷に供給するように駆動信号を生成する第１の期間と、定格出力電力以内の電力を負荷に供給するように駆動信号を生成する第２の期間とを設定し、第２の期間において、出力電力が定格出力電力以内となるように強制リセット信号を周期的に活性化する。【００８８】
クロック信号生成回路１５２は、クロック信号を生成する。また、スイッチング電流検出回路１２０から出力される検出電圧が、比較器１５４の非反転入力端子に入力され、図８に示す出力電圧検出回路１３０から出力される検出電圧が、比較器１５４の反転入力端子に入力される。出力電圧検出回路１３０において、スイッチング電源回路の負荷が軽い状態においては、スイッチング電源回路の出力電圧が上昇することにより検出電圧が下降し、スイッチング電源回路の負荷が重い状態においては、スイッチング電源回路の出力電圧が下降することにより検出電圧が上昇する。さらに、出力電圧検出回路１３０から出力される検出電圧には、リミッタ回路によって上限が設定されている。【００８９】
比較器１５４は、スイッチング電流検出回路１２０から出力される検出電圧と、出力電圧検出回路１３０から出力される検出電圧とを比較して、比較結果を表す比較信号を出力する。また、ブランキングパルス生成回路１５５は、トランスの１次側電流が小さい内にＭＯＳＦＥＴ１１１がオフ状態となる誤動作を防止するために、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成する。ＡＮＤ回路１５６は、比較器１５４から出力される比較信号とブランキングパルス生成回路１５５から出力されるブランキングパルス信号との論理積を求める。ＯＲ回路１５７は、ＡＮＤ回路１５６の出力信号と、モード切換回路１５１から出力される強制リセット信号との論理和を求める。【００９０】
パルス幅設定回路１５８は、例えば、セット端子Ｓとリセット端子Ｒと出力端子Ｑとを有するＲＳフリップフロップによって構成される。なお、パルス幅設定回路１５８においては、リセット信号がセット信号よりも優先される。クロック信号生成回路１５２によって生成されるクロック信号が、パルス幅設定回路１５８のセット端子Ｓに供給される。また、強制リセット信号がローレベルであり、かつ、ブランキングパルス信号がハイレベルとなる期間において、比較器１５４によって生成される比較信号が、パルス幅設定回路１５８のリセット端子Ｒに供給される。【００９１】
パルス幅設定回路１５８は、クロック信号に同期して出力信号をセットすると共に、比較器１５４から出力される比較信号に同期して出力信号をリセットすることにより、駆動信号におけるパルス幅を設定する。強制リセット信号がハイレベルになると、パルス幅設定回路１５８が常にリセットされて、駆動信号はローレベルとなる。ゲートドライバ１５９は、パルス幅設定回路１５８から出力される駆動信号に基づいて、ＭＯＳＦＥＴ１１１のゲートを駆動する。【００９２】
図９に示す制御回路の動作は、図４〜図７に示すのと概ね同様であるので、図４及び図６を参照しながら制御回路１５０の動作を詳しく説明する。
図４を参照すると、クロック信号生成回路１５２によって生成されるクロック信号ＶＣＫの立ち上がりエッジに同期してパルス幅設定回路１５８の出力信号がセットされ、ゲート電圧ＶＧ（図４の（ｅ））がハイレベルとなる。【００９３】
比較器１５４から出力される比較信号は、スイッチング電流検出回路１２０から出力される第１の検出電圧と、出力電圧検出回路１３０から出力される第２の検出電圧とを比較して得られるものである。過負荷状態においては、ＭＯＳＦＥＴ１１１のドレイン電流ＩＤが増加して第１の検出電圧が増加すると共に、出力電圧が低下して第２の検出電圧も増加するが、第２の検出電圧には出力電圧検出回路１３０において上限が設けられている。従って、第２の検出電圧が上限に達したときに、第１の検出電圧がその上限を超えると、比較器１５４から出力される比較信号がハイレベルとなる。その結果、パルス幅設定回路１５８の出力信号がリセットされ、ＭＯＳＦＥＴ１１１のゲート電圧ＶＧがローレベルとなり、図４の（ｂ）に示すＡ点においてドレイン電流ＩＤが停止する。【００９４】
このようにして、制御回路１５０は、一定の周期でＭＯＳＦＥＴ１１１をオンさせると共に、比較信号の立ち上がりエッジに同期してＭＯＳＦＥＴ１１１をオフさせる。図４の（ｅ）において、ＭＯＳＦＥＴ１１１がオンする期間はＴＯＮで表され、ＭＯＳＦＥＴ１１１がオフする期間はＴＯＦＦで表される。【００９５】
図６を参照すると、プリンタ装置の電源スイッチをオンにして、スイッチング電源回路の出力電圧が立ち上がる期間（ａ）において、モード切換回路１５１は、スイッチング電源回路のモードを通常動作モードに設定する。期間（ｂ）において、スイッチング電源回路は、通常動作モードとなっており、モード切換回路１５１は、出力電圧が例えば４０Ｖとなるように制御電圧ＶＣを設定する。このとき、負荷には１Ａの電流が流れており、出力電力は、４０Ｖ×１Ａ＝４０Ｗとなる。この出力電力が、スイッチング電源回路の定格出力電力に相当するものとする。なお、通常動作モードは、期間（ｂ）から期間（ｉ）まで継続する。【００９６】
期間（ｃ）において、負荷の変動により出力電流が急激に増加して出力電力が定格出力電力よりも大きい過負荷状態になると、チョークコイル１１０に流れる電流も増加する。本実施形態においては、チョークコイルのコアにアモルファス金属の磁性体を用いているので、瞬間的に出力電力が増加する場合でも、ＭＯＳＦＥＴ１１１のドレイン電流ＩＤを増加させることによって対応することができる。先に説明したように、ドレイン電流ＩＤに上限が設けられているので、ＭＯＳＦＥＴ１１１は、瞬時の破壊から保護される。これにより、出力電流が、例えば１０Ａに制限される。【００９７】
また、モード切換回路１５１は、出力電流検出回路１４０によって検出される出力電流の値に基づいて、定格出力電力よりも大きい電力を負荷に供給する時間Ｔ１Ａと、定格出力電力以内の電力を負荷に供給する時間Ｔ１Ｂとを設定する。これにより、期間（ｃ）においては、比較器１５４において生成される比較信号によって駆動信号のパルス幅が設定され、その後の期間（ｄ）においては、モード切換回路１５１が、出力電力を定格出力電力以内となるように強制リセット信号を周期的に活性化して、駆動信号におけるパルス幅を制限する。なお、期間（ｄ）においては、スイッチング電源回路の出力電圧及び出力電流が低下するが、出力電流が維持されるので、インパクトプリンタにおいてプランジャが印字ヘッドを駆動する動作は継続して行われる。【００９８】
期間（ｅ）及び（ｆ）と、期間（ｇ）及び（ｈ）とにおける動作も、期間（ｃ）及び（ｄ）における動作と同様であるが、モード切換回路１５１は、出力電流検出回路１４０によって検出される出力電流の値に応じて、定格出力電力よりも大きい電力を負荷に供給する時間Ｔ１Ａ〜Ｔ３Ａと、定格出力電力以内の電力を負荷に供給する時間Ｔ１Ｂ〜Ｔ３Ｂとが異なっている。即ち、モード切換回路１５１は、ＭＯＳＦＥＴ１１１を保護するために、出力電流が大きいほど、定格出力電力よりも大きい電力を負荷に供給する時間を短く設定する。【００９９】
期間（ｉ）において、プリンタによる印字動作が中断することにより、出力電流が所定の値よりも小さい状態が所定の期間（例えば、５分間）を超えて継続すると、モード切換回路１５１は、期間（ｊ）において、スイッチング電源回路のモードを通常待機モードに設定して省エネルギー化を図る。通常待機モードおいて、モード切換回路１５１は、出力電圧検出回路１３０に供給する基準電圧ＶＣを低下させる。これにより、比較器１５４の反転入力端子に供給される検出電圧が低下し、パルス幅設定回路１５８におけるリセットのタイミングが早まり、駆動信号におけるパルス幅が短くなって、スイッチング電源回路の出力電圧が低下する。例えば、モード切換回路１５１は、出力電圧が２０Ｖとなるように制御電圧ＶＣを設定する。あるいは、モード切換回路１５１は、スイッチング電源回路の出力電圧を通常動作モードにおけるのと同じとしながら、強制リセット信号を周期的に活性化することによって、駆動信号におけるパルスの数を低減して、ＭＯＳＦＥＴ１１１のスイッチング動作を間欠的に行わせるようにしても良い。【０１００】
期間（ｊ）の終わりにおいて、プリンタの印字動作が再開されると、期間（ｋ）において、スイッチング電源回路は、再び通常動作モードに移行する。期間（ｊ）においてはＭＯＳＦＥＴ１１１がスイッチング動作を行っているので、通常動作モードに移行した際に、スイッチング電源回路の出力電圧を迅速に立ち上げることができる。【０１０１】
期間（ｋ）において、プリンタによる印字動作が中断することにより、出力電流が所定の値よりも小さい状態が所定の期間（例えば、５分間）を超えて継続すると、モード切換回路１５１は、期間（ｌ）において、スイッチング電源回路のモードを通常待機モードに設定する。【０１０２】
さらに、期間（ｌ）の終わりにおいて、モード切換信号が完全待機モードを表すハイレベルに変化すると、モード切換回路１５１は、期間（ｍ）において、スイッチング電源回路のモードを完全待機モードに設定してさらに省エネルギー化を図る。あるいは、プリンタによる印字動作が中断することにより出力電流が所定の期間（例えば、３０分間）低下したままでいると、モード切換回路１５１が、スイッチング電源回路のモードを完全待機モードに設定するようにしても良い。【０１０３】
完全待機モードにおいては、モード切換回路１５１が強制リセット信号をハイレベルにすることによって、ＯＲ回路１５７の出力がハイレベルとなり、パルス幅設定回路１５８がリセットされて、駆動信号が非活性化される。これにより、ＭＯＳＦＥＴ１１１がスイッチング動作を停止するので、出力電力がゼロとなり、大きな省エネルギー化が達成される。【０１０４】
期間（ｍ）の終わりにおいて、モード切換信号が通常動作モードを表すローレベルに変化すると、期間（ｎ）において、モード切換回路１５１が、強制リセット信号をローレベルに設定する。その結果、駆動信号が活性化されるので、ＭＯＳＦＥＴ１１１がスイッチング動作を開始する。しかしながら、出力電圧の立上がりには一定の時間を要する。その後、期間（ｏ）において、通常動作モードが継続される。【０１０５】
次に、第３の実施形態について説明する。
図１０は、本発明の第３の実施形態に係るスイッチング電源回路の構成を示す図である。このスイッチング電源回路は、交流電源電圧の入力端子１及び２に接続された整流平滑回路１０と、出力端子３及び出力端子４に接続された第１の電圧変換回路１１と、出力端子５及び出力端子６に接続された第２の電圧変換回路１２とを有する。【０１０６】
整流平滑回路１０及び第１の電圧変換回路１１の構成は、図１に示す第１の実施形態に係るスイッチング電源回路の構成と同一であるので、説明を省略する。第２の電圧変換回路１２は、１次側の交流電圧を昇圧又は降圧して２次側に出力するトランス１６０と、トランスの１次側巻線１６１に直列に接続され、パルス状の駆動信号に従ってトランスの１次側巻線１６１に電流を流すスイッチング素子１７０と、トランスの１次側巻線１６１に流れる電流を検出する１次側電流検出回路１８０と、トランスの２次側巻線１６２に発生する電圧を半波整流するダイオード５３と、整流された電圧を平滑するコンデンサ５４と、コンデンサ５４の両端における平滑された電圧を検出する２次側電圧検出回路１９０と、１次側電流検出回路１８０の検出結果及び２次側電圧検出回路１９０の検出結果に基づいて駆動信号を生成する制御回路２００とを含んでいる。２次側電圧検出回路１９０の構成は、図３に示す２次側電圧検出回路６０の構成と同一である。【０１０７】
トランス１６０は、磁性体のコア１６４と、コア１６４に回巻された１次側巻線１６１、２次側巻線１６２、及び、補助巻線１６３とを有している。１次側巻線１６１の巻数をＮ３とし、２次側巻線１６２の巻数をＮ４とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ４／Ｎ３となる。補助巻線１６３は、制御回路２００に電源電圧を供給するために使用される。なお、トランス１６０に付されたドットの記号は、巻線の極性を示している。【０１０８】
第１の電圧変換回路１１は、ミリ秒単位又は秒単位の短時間において、無負荷状態から定格出力電流の２〜３倍の電流を消費する状態まで、又は、場合によっては定格出力電流の１０倍の電流を消費する状態までダイナミックに変動するダイナミック負荷に対して第１の出力電圧を供給する。一方、第２の電圧変換回路１２は、消費電流の変動幅が定格出力電流の約５０％以内に収まる安定的な定常負荷に対して第２の出力電圧を供給する。ここで、定格出力電流とは、それぞれの電圧変換回路においてスイッチング素子として用いられるＭＯＳＦＥＴ等が安定して定常動作を行うことができる出力電流の大きさを表しており、スイッチング電源回路のＡＣ入力電圧やＭＯＳＦＥＴの規格等に基づいて予め定められる。【０１０９】
本実施形態においては、スイッチング電源回路の負荷装置がインパクトプリンタであるものとする。第１の電圧変換回路１１は、インパクトプリンタの印字ヘッドを駆動するプランジャのソレノイドに対して電力を供給する。一方、第２の電圧変換回路１２は、パーソナルコンピュータ等との間のデータの送受信やプランジャの駆動を制御するための制御回路に対して電力を供給する。【０１１０】
そこで、第１の電圧変換回路１１におけるトランスのコア２４、及び、第２の電圧変換回路１２におけるトランスのコア１６４のために、負荷に応じて適切な材料が選択される。ダイナミック負荷に対して電力を供給する第１の電圧変換回路１１におけるトランスのコア２４としては、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。一方、定常負荷に対して電力を供給する第２の電圧変換回路１２におけるトランスのコア１６４としては、フェライトの磁性体が用いられる。フェライトの磁性体は、低損失で効率が良いという特徴があるので、従来から、トランスのコア材料として一般的に用いられている。【０１１１】
図１１は、図１０に示す第２の電圧変換回路における制御回路等の構成を示す図である。第２の電圧変換回路における制御回路の基本的な構成は、ドレイン電流を制限する構成要素及びモード切換回路が存在しない点を除き、図２に示す制御回路７０と同様である。【０１１２】
第２の電圧変換回路１２においても、第１の電圧変換回路１１と同様に、スイッチング素子１７０としてＮチャネルＭＯＳＦＥＴ１７１が用いられる。ＭＯＳＦＥＴ１７１は、トランスの１次巻線１６１に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ７９から駆動信号が印加されるゲートとを有している。【０１１３】
トランスの１次側巻線１６１とＭＯＳＦＥＴ１７１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ１７１は、ゲートに印加されるパルス状の駆動信号に従って、トランスの１次側巻線１６１に電流を流す。【０１１４】
制御回路２００は、図１０に示す２次側電圧検出回路１９０の検出結果に基づいて検出電圧を生成する検出電圧生成回路２０１と、クロック信号を生成するクロック信号生成回路７３と、１次側電流検出回路４０から出力される検出電圧と検出電圧生成回路２０１によって生成される検出電圧とを比較して比較結果を表す比較信号を生成する比較器７５と、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成するブランキングパルス生成回路７６と、ＡＮＤ回路７７と、クロック信号に同期して出力信号をセットすると共に比較器７５から出力される比較信号に同期して出力信号をリセットすることにより駆動信号におけるパルス幅を設定するパルス幅設定回路７８と、パルス幅設定回路７８から出力される駆動信号に基づいてＭＯＳＦＥＴ１７１のゲートを駆動するゲートドライバ７９とを含んでいる。【０１１５】
ここで、検出電圧生成回路２０１の構成は、リミッタ用のダイオード８８を除き、図３に示す検出電圧生成回路７１の構成と同一である。第２の電圧変換回路１２は、安定的な定常負荷に対して電力を供給するためのものであるので、トランスのコア１６４にはフェライトの磁性体が用いられる。その場合にはトランスの１次巻線１６１に過電流が流れるおそれがないので、ドレイン電流を制限するリミッタ用のダイオード８８が省略されている。【０１１６】
本実施形態によれば、第１の電圧変換回路１１と第２の電圧変換回路１２とにおいて、それぞれの負荷に適した別個のトランスを使用すると共に、１次側回路を独立としているので、複数系統の出力を有する電源回路において問題となるダイナミック負荷に対するクロスレギュレーションを改善することができる。【０１１７】
第３の実施形態において、比較器７５の反転入力端子に、検出電圧生成回路２０１によって生成される検出電圧の替わりに所定の電圧を印加することにより、１次側電流検出回路４０の検出結果に基づいて駆動信号を生成するようにしても良い。その場合でも、１次側電流検出回路４０から出力される検出電圧が所定の電圧を超えるとパルス幅設定回路７８の出力信号がリセットされるので、駆動信号におけるパルス幅の上限を設定することができる。【０１１８】
次に、本発明の第４の実施形態について説明する。
図１２は、本発明の第４の実施形態に係るスイッチング電源回路の構成を示す図である。第４の実施形態に係るスイッチング電源回路においては、第１及び第２の電圧変換回路１１及び１２の各々において、トランスの替わりにチョークコイルを含む昇圧型のチョッパ回路を用いている。【０１１９】
整流平滑回路１０及び第１の電圧変換回路１１の構成は、図８に示す第２の実施形態に係るスイッチング電源回路の構成と同一であるので、説明を省略する。第２の電圧変換回路１２は、整流平滑回路１０に一端が接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル２１０と、チョークコイル２１０の他端に接続され、パルス状の駆動信号に従ってチョークコイル２１０に電流を流すスイッチング素子２２０と、スイッチング素子２２０に流れる電流を検出するスイッチング電流検出回路２３０と、チョークコイル２１０の他端に発生する電圧を半波整流するダイオード５３と、整流された電圧を平滑することにより出力電圧を生成するコンデンサ５４と、出力端子５及び６における出力電圧を検出する出力電圧検出回路２４０と、スイッチング電流検出回路２３０の検出結果及び出力電圧検出回路２４０の検出結果に基づいて駆動信号を生成する制御回路２５０とを含んでいる。【０１２０】
本実施形態においても、第１の電圧変換回路１１におけるチョークコイル１００のコア、及び、第２の電圧変換回路１２におけるチョークコイル２１０のコアのために、負荷に応じて適切な材料が選択される。ダイナミック負荷に対して電力を供給する第１の電圧変換回路１１におけるチョークコイル１００のコアとしては、高い飽和磁束密度を有するアモルファス金属の磁性体が用いられる。一方、定常負荷に対して電力を供給する第２の電圧変換回路１２におけるチョークコイル２１０のコアとしては、フェライトの磁性体が用いられる。【０１２１】
図１３は、図１２に示す第２の電圧変換回路における制御回路等の構成を示す図である。第２の電圧変換回路における制御回路の基本的な構成は、ドレイン電流を制限する機能及びモード切換回路が存在しない点を除き、図９に示す制御回路１５０と同様である。【０１２２】
第２の電圧変換回路１２においても、第１の電圧変換回路１１と同様に、スイッチング素子２２０としてＮチャネルＭＯＳＦＥＴ２２１が用いられる。ＭＯＳＦＥＴ２２１は、チョークコイル２１０に接続されたドレインと、整流平滑回路１０に接続されたソースと、ゲートドライバ１５９から駆動信号が印加されるゲートとを有している。【０１２３】
チョークコイル２１０とＭＯＳＦＥＴ２２１のドレイン・ソース経路とは直列に接続され、整流平滑回路１０において交流電源電圧を整流及び平滑することにより得られた電圧が、これらの直列回路に供給される。ＭＯＳＦＥＴ２２１は、ゲートに印加されるパルス状の駆動信号に従って、チョークコイル２１０に電流を流す。【０１２４】
制御回路２５０は、クロック信号を生成するクロック信号生成回路１５２と、スイッチング電流検出回路２３０から出力される検出電圧と出力電圧検出回路２４０によって生成される検出電圧とを比較して比較結果を表す比較信号を生成する比較器１５４と、クロック信号に同期した所定の期間においてのみハイレベルとなるブランキングパルス信号を生成するブランキングパルス生成回路１５５と、ＡＮＤ回路１５６と、クロック信号に同期して出力信号をセットすると共に比較器１５４から出力される比較信号に同期して出力信号をリセットすることにより駆動信号におけるパルス幅を設定するパルス幅設定回路１５８と、パルス幅設定回路１５８から出力される駆動信号に基づいてＭＯＳＦＥＴ２２１のゲートを駆動するゲートドライバ１５９とを含んでいる。【０１２５】
図１２に示す出力電圧検出回路２４０の構成は、リミッタ用のダイオードを除き、図８に示す出力電圧検出回路１３０の構成と同一である。第２の電圧変換回路１２は、安定的な定常負荷に対して電力を供給するためのものであるので、チョークコイル２１０のコアにはフェライトの磁性体が用いられる。その場合にはチョークコイル２１０の巻線に過電流が流れるおそれがないので、ドレイン電流を制限するリミッタ用のダイオードが省略されている。【０１２６】
本実施形態によれば、第１の電圧変換回路１１と第２の電圧変換回路１２とにおいて、それぞれの負荷に適した別個のチョークコイルを使用すると共に、１次側回路を独立としているので、複数系統の出力を有する電源回路において問題となるダイナミック負荷に対するクロスレギュレーションを改善することができる。【０１２７】
第４の実施形態において、比較器１５４の反転入力端子に、出力電圧検出回路２４０によって生成される検出電圧の替わりに所定の電圧を印加することにより、スイッチング電流検出回路２３０の検出結果に基づいて駆動信号を生成するようにしても良い。その場合でも、スイッチング電流検出回路２３０から出力される検出電圧が所定の電圧を超えるとパルス幅設定回路１５８の出力信号がリセットされるので、駆動信号におけるパルス幅の上限を設定することができる。
【産業上の利用可能性】
【０１２８】
本発明は、電子機器において用いられるスイッチング電源において利用することが可能である。
【図１】
2007123098.tif 000003
【図２】
2007123098.tif 000004
【図３】
2007123098.tif 000005
【図４】
2007123098.tif 000006
【図５】
2007123098.tif 000007
【図６】
2007123098.tif 000008
【図７】
2007123098.tif 000009
【図８】
2007123098.tif 000010
【図９】
2007123098.tif 000011
【図１０】
2007123098.tif 000012
【図１１】
2007123098.tif 000013
【図１２】
2007123098.tif 000014
【図１３】
2007123098.tif 000015
【国際調査報告】
2007123098.tif 000016
2007123098.tif 000017
2007123098.tif 000018
2007123098.tif 000019