【誤訳訂正書】
【提出日】平成19年12月3日(2007.12.3)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体
【技術分野】
【０００１】
本発明は一般に周波数合成器に関するものであり、特に、発信器の周波数と振幅の制御方法と制御システムに関する。
【背景技術】
【０００２】
周波数合成器は、通常、高周波無線通信システムのような数複数の通信システムや通信技術で利用されている通信端末に用いられている。特に、このような周波数合成器は、正確に電圧制御発信器（ＶＣＯ）の出力信号の周波数を制御するため、位相同期ループを用いている。周波数合成器は、特に、ＶＣＯ、ローパスフィルター、位相同期ループとから成る。ＶＣＯは特別な周波数を有する出力信号を生成する。位相同期ループ中の位相検波器は、出力信号を受信し、その出力信号と参照周波数を比較する。その出力信号と参照周波数との比較に基づいて、位相同期ループは、ローパスフィルターおよびＶＣＯに供給される制御信号を生成する。その制御信号は、特に、可変容量によって受信され、ＶＣＯ中の半導体ダイオードによって参照される。この制御信号は、可変容量を調整し、それによってＶＣＯの出力信号の周波数を変更することを調整する。
【０００３】
一般に、このような周波数合成器は、出力信号の周波数帯域が限られたところにおいて効果的である。しかしながら、ＶＣＯの出力信号の周波数帯域が、広周波数帯域を超えて変化させることを必要とする状況において、このような周波数合成器は非常に問題が多い。例えば、周波数合成器が、広周波無線通信システムや広周波有線通信システムで利用される場合、またはマルチバンドデバイスやマルチモードデバイスで利用される場合には、半導体ダイオードの制限された同調帯域は、効果的なＶＣＯの同調を妨げ、その結果として、効果的なチャンネル選択を妨げる。広周波数帯域を超えて変化させるために、大規模な製造プロセス変化、温度変化または他の変化が可変発振器の出力を必要とする状況においても、半導体ダイオードの制限された同調帯域は問題が多い。加えて、それらが位相同期ループからの制御線上における混信とノイズに特に影響されやすいという事実のために、広同調帯域を有する半導体ダイオードは問題が多い。さらに、広同調半導体ダイオードの非線形的な特徴は、周波数合成器中のループフィルターの設計において問題が多い。このように、これら欠陥や不適切に対処する産業上の必要性がある。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明は、周波数合成器中の可変発振器の出力信号の周波数制御のためのシステムを提供するものである。本発明は、可変発振器と周波数制御回路を有する周波数合成回路を提供するものである。この可変発振器は、予め定められた周波数を有する出力信号を発生するために形成されるものである。この可変発振器は、また、周波数制御回路によって制御される複数の動作状態と共に形成されるものである。可変発振器の動作状態のそれぞれは、可変発振器の出力信号ための明確な周波数を決定する。その周波数制御回路は、可変発振器の出力信号を受信し、予め定められた周波数に最も近い出力信号に対する異なった周波数を決定する。また、周波数制御回路は、予め定められた周波数に最も近い明確な周波数に対応する演算状態へ可変発振器を移行するため形成される可変発振器に制御信号を供給する。
また、本発明は、関連した演算方法とコンピュータで読み取り可能な記録媒体を提供するものである。他のシステム、方法、特徴、発明の優れた点は、あるかまたは以下の図および詳細な説明の吟味に、従来技術においてスキルを有する者にとって明らかになる。全てのこの種の付加システム、手段、機能および優れた点がこの説明の範囲内で含まれ、本発明の範囲内で、添付の請求の範囲によって保護される。
【発明を実施するための最良の形態】
【０００５】
図１に、実施されるであろう本発明のシステムおよび方法に対応した周波数合成器１１２を含む通信装置１００のブロック図を示す。通信装置１００は、複数の通信システム、例えば、無線通信システム、光ファイバー通信システム、他の公知または未来の広帯域通信システムにおいて、通信のために使用されるものである。通信装置１００が無線装置である場合には、通信装置１００は、下記の複数の技術に基づいた複数の無線通信システムと通信可能である。：Analog advanced mobile phone service(AMPS)、 global system for mobile communications(GSM)、 digital advanced mobile phone service(D-AMPS)、 Japanese mobile communication systems(MCS)、 Scandinavian Nordic mobile telephone (system)(NMT)、 British total access communication system(TACS) 加えて、例えば、CDMA2000を含む符号分割多重接続(CDMA)、時分割多元接続(TDMA)、wideband CDMA(W-CDMA)、personal communication networks(PCN)、Integrated Dispatch Enhanced Networks(iDEN)、personal communications service(PCS)、cellular digital packet data(CDPD)、general packet radio service(GPRS)、wireless access protocol(WAP)、specialized mobile radio(SMR)、第２世代システム、第３世代システム、または以前あった類似のシステム、または後継のシステム、音声および、またはデータ通信をサポートする他の無線通信システムといった様々な変調方式やアクセス方式が利用される。また、通信装置１００は、多重無線通信システムで通信可能なマルチバンド通信装置である。
【０００６】
通信装置１００は、アンテナ１０２、デュプレックスフィルター１０４、低ノイズ増幅器１０６、バンドパスフィルター１０８、受信ミキサー１１０、周波数合成器１１２、演算装置１１４、送信ミキサー１１６、バンドパスフィルター１１８、パワーアンプ１２０、スピーカー１２２、およびマイクロフォン１２４を含む。産業上利用可能な演算装置の例としては、限定するものではないが、ARM7プロセッサーまたはARM9プロセッサーといったARMプロセッサー、LSI Logic社が提供するZSPコア、またはDSP Group社が提供するTeakプロセッサーがある。公知技術として、通信装置１００は、複数の構成要素を含む。例えば、通信装置１００は、ランダムアクセスメモリ(RAM)、フラッシュメモリ、不揮発ＲＡＭ(NVRAM)、または他に良く知られた形式の記憶装置といった記憶モジュールを含む。また、通信装置１００は、例えば、携帯電話、個人用携帯情報端末(PDA)、ページャー、または他の好適な機能単位のような、様々なタイプの通信装置によって果たされる複数の機能を実行するためのユーザーインターフェースを含む。
【０００７】
動作時においては、通信装置１００は、アンテナ１０２を介して通信システムと、例えば、無線周波信号といった広帯域信号を送受信する。通信システムから通信装置１００への受信時において、アンテナ１０２を介して受信された広帯域信号はデュプレックスフィルター１０４へ伝達される。デュプレックスフィルター１０４は通信システムから信号を受信し、結線１２６を介して増幅器１０６に信号を伝達する。増幅器１０６は、結線１２８を介してバンドパスフィルター１０８へ増幅された信号を供給する。バンドパスフィルター１０８は、通信装置１００が通信を行うその通信システムに伴った周波数帯域の範囲内の周波数を、結線１３０を介してミキサー１１０へ伝える。この帯域の外側の周波数は、減衰される。
【０００８】
ミキサー１１０は、結線１３２を介して周波数合成器１１２から信号を受信し、結線１３０を介して受信した信号とその信号を合成し、結線１３４を介して演算装置１１４へ信号を供給する。演算装置１１４は、結線１３４を介して受信した信号を処理し、その信号が音声信号である場合は、スピーカー１２２へ処理結果の信号を供給する。他の具体例では、通信装置１００がデータ通信をサポートする場合、演算装置１１４は、例えば、液晶ディスプレイや他の表示装置といったユーザーインターフェースにデータ信号を供給する。
【０００９】
演算装置１１４は、図１に信号素子として記載されているが、公知技術として、演算装置１１４は、例えば、ベースバンド処理装置、アナログ集積回路（IAIC）、集積回路（IC）、および電源制御回路を含む。ベースバンド処理装置は、全ての通信とユーザーインターフェースの機能を制御する。ベースバンド処理装置は、シングルダイ上に構成され、128-pin thin quad flat pack(TQFP)、または168-pin 12x12mm chip array ball grid array(CABGA)といった複数の方法で収容される。このIAICは、通信装置１００によって必要とされる全ての信号変換機能を行う。
【００１０】
また、このIAICは、ベースバンド処理装置と通信装置１００の他の構成要素との間で全てのタイミングとインターフェースを制御する高集積混成信号処理装置である。IAICは、例えば、100-pin TQFP、または100-pin 10x10mm CABGAに収容される。このPMICは、全ての電力供給機能を実行する。また、PMICは、加入者識別モジュール（SIM）をサポートし、プログラマブルスイッチングレギュレーターとして用いられることによって、このPMICは、バッテリーの化学反応に影響されない。このPMICは、例えば、48-pin TQFPに収容される。
【００１１】
通信装置１００から通信システムへの伝送方向において、マイクロフォン１２４が発する音声信号は、演算装置１１４によって処理され、結線１３６を介してミキサー１１６へ供給される。上記のように、通信装置１００は、演算装置１１４がデータ信号を処理し、ミキサー１１６へ処理結果の信号を供給する場合において、データ通信をサポートする。ミキサー１１６は、周波数合成器から信号を受信し、結線１４０を介してバンドパスフィルター１１８へ信号を供給する。バンドパスフィルター１０８に類似のフィルター１１８は、通信装置１００が通信を行うその通信システムに伴った周波数帯域の範囲内の周波数を、結線１４２を介して増幅器１２０へ伝える。この帯域の外側の周波数は、減衰される。増幅された信号は、結線１４４を介してデュプレックスフィルター１０４へ供給され、アンテナ１０２を介して通信システムへ供給される。
【００１２】
数端数制御回路
図２に、図１の周波数合成器の多数ある具体例のうち１つのブロック図を示す。周波数合成器１１２は、可変発振器２０２、ローパスフィルター２０４、位相同期ループ２０６、周波数制御回路２０８、Ｒディバイダー回路２１０、およびシリアルポート２１２を有する。
【００１３】
周波数合成器１１２は、ハードウェア、ソフトウェア、ファームウェア、またはその組み合わせによって提供される。特定の実施例においては、周波数合成器１１２は、メモリーに格納され、演算装置または他の好適な演算システムによって実行されるソフトウェアまたはファームウェアによって提供される。ハードウェアによって提供される場合には、他の特定の実施例としては、周波数合成器１１２は、全ての良く知られた技術である下記の技術の組み合わせ、またはその全てで提供される。：データ信号に従って論理演算機能を行うロジックゲートを有するディスクリート論理回路、専用の組み合わせロジックゲートを有する特定用途用集積回路（ASIC）、プログラマブルゲートアレイ（PGA）、フィールドプログラマブルゲートアレイ（FPGA）等。
【００１４】
可変発振器２０２は、電圧制御発振器（VCO）である。別の実施例としては、可変発振器２０２は、様々な型の発振器であって、電圧制御型である必要はない。以下に示す詳細によると、周波数合成器１１２の重要な側面は、可変発振器２０２が、いずれの動作状態が可変発振器２０２の出力信号のための明確な周波数に対応する、複数の動作状態を有するために構成されることであり、可変発振器２０２の動作状態が、位相同期ループ２０６と周波数制御回路２０８から受信した制御信号に即応することである。
【００１５】
位相同期ループ２０６は、Bezhad Razaviによって１９９６年に「Monolothic Phase-Locked Loops and Clock Recovery Circuits, IEEEプレス」に記載されたもののような、結果として参照文献をそのまま具体化された、公知技術としてよく知られた典型的な位相同期ループである。例えば、以下に示すように、位相同期ループ２０６は、位相ディテクターと複数のチャージポンプ、または直流電源を含む。
【００１６】
周波数合成器１１２の動作時においては、可変発振器２０２は、結線２１４上に出力信号を生成する。上述したように、可変発振器２０２の出力信号は、結線１３２を介してミキサー１１０に供給され、結線１３８を介してミキサー１１６に供給される（図１）。可変発振器２０２の出力信号の周波数は、周波数制御回路２０８と位相同期ループ２０６によって制御される。周波数合成器１１２の具体例としては、可変発振器２０２の出力信号の周波数は、最初に周波数制御回路２０８によって制御され、次に、位相同期ループ２０６によって制御される。
【００１７】
上述の通り、可変発振器２０２は、動作状態の各々が、可変発振器の出力信号のための明確な周波数に対応する複数の動作状態を有するため構成される。可変発振器２０２の出力信号の周波数は、可変発振器２０２の動作状態を移行することによって制御され、それによって出力信号のための明確な通信周波数を移行する。
【００１８】
図３は、可変発振器２０２の出力信号の周波数を制御するため図２の周波数制御回路２０８の多数ある具体例のうち１つの構成と動作を示すフローチャートである。ブロック３０２においては、周波数制御回路２０８は、可変発振器２０２の出力信号のための予め定められた周波数、または参照周波数に伴う情報を受信する。予め定められた周波数に伴ったその情報は、Ｒディバイダー回路２１０から結線２１８上に信号が供給されることによって、受信される。Ｒディバイダー回路２１０は、結線２２０で受信されたシステムクロック信号に基づいた可変発振器２０２の出力周波数のための予め定められた周波数に伴った情報を生成する。別の実施例としては、周波数制御回路２０８は、また結線２２２、２２４を通じてシリアルポート２１２から予め定められた周波数に伴った情報を受信する。
【００１９】
ブロック３０４においては、周波数制御回路２０８は、可変発振器２０２の複数の動作状態に伴う複数の明確な周波数のうちいずれが最も予め定められた周波数に近いか決定する。周波数制御回路２０８は、結線２１４および２１６を通じて可変発振器２０２の出力信号を受信する。ブロック３０６においては、周波数制御回路２０８は、予め定められた周波数に最も近い明確な周波数に対応する動作状態に、可変発振器２０２の出力信号の周波数を移行するため構成される制御信号を生成する。周波数制御回路２０８は、結線２２６を通じて可変発振器２０２に制御信号を供給する。ブロック３０８においては、周波数制御回路２０８からの制御信号に応答して、可変発振器２０２は、予め定められた周波数に最も近い明確な周波数に対応した動作状態へ移行される。
【００２０】
可変発振器２０２の出力信号の周波数が、予め定められた周波数に最も近い明確な周波数に対応する動作状態へ移行された後に、可変発振器２０２の出力信号の周波数は、位相同期ループ２０６によってさらに制御される。このように、周波数制御回路２０８は、予め定められた周波数のあまり正確でない、しかし、例えば位相同期ループ２０６より高速に、広帯域周波数を超えて、近似を行う。そして、位相同期ループ２０６は、予め定められた周波数のより正確な近似を行うために利用される。
【００２１】
周波数制御回路２０８は、例えば、結線２３０を通じて供給されるスイッチ制御信号に応答するスイッチ２２８を係合して、位相同期ループ２０６に可変発振器２０２の出力信号の周波数の制御開始を許可する。スイッチ２２８とスイッチ制御信号は、位相同期ループ２０６が可変発振器２０２を制御する時は、スイッチ２２８は結線２３３と結線２４０を接続し、周波数制御回路２０８が可変発振器２０２を制御する時は、スイッチ２２８は接続先２４０と結線２３１とを接続するために構成される。さらに、周波数制御回路２０８が動作中の時、制御信号は、結線２３１を通じてローパスフィルター供給される。結線２３１上の制御信号は、可変発振器２０２の周波数を制御している間、位相同期ループ２０６によって係合される可変発振器２０２内の制御メカニズムを解放するため構成される。例えば、可変発振器２０２が可変容量を通じて位相同期ループ２０６によって電圧制御されているところでは、周波数制御回路２０８は、周波数制御回路２０８が動作中の間、可変容量が一定値を保ち続けるために、結線２３１を通じて一定の電圧を供給するために構成される。
【００２２】
周波数制御回路２０８が係合されている時、位相同期ループ２０６は、公知技術の様に、Bezhad Razaviによって「Monolothic Phase-Locked Loops and Recovery Circuits」に記載された可変発振器２０２の出力信号の周波数を制御する。例えば、位相同期ループ２０６は、結線２３８を通じて参照周波数と結線２３２を通じて可変発振器２０２の出力信号とを受信する。その出力信号と参照周波数に基づいて、位相同期ループ２０６は、制御信号を生成し、結線２４０を通じてローパスフィルター２０４へその制御信号を供給する。ろ波された制御信号は、結線２４２を通じて可変発振器２０２へ供給される。結線２４２を通じての制御信号に応答して、可変発振器２０２内の可変容量（図２に図示せず）は、係合される。制御信号と可変容量は、結線２１４を通じて可変発振器２０２の出力信号の周波数を制御するため構成される。
【００２３】
周波数合成器１１２のための複数の実施例があると解されるべきである。例えば、可変発振器２０２の出力信号の周波数は、まず初めに周波数制御回路２０８によって制御され、次に、位相同期ループ２０６によって制御される。しかしながら、周波数合成器１１２の他の実施例では、可変発振器２０２の出力信号の周波数は、まず初めに位相同期ループ２０６によって制御され、次に、周波数制御回路２０８によって制御される。さらに周波数合成器１１２の他の実施例では、可変発振器２０２の出力信号の周波数は、完全に周波数制御回路２０８によって制御される。
【００２４】
図４に、周波数制御回路２０８によって制御される出力信号のための明確な周波数に対応し、複数の動作状態を供給するための、可変発振器２０２の多数ある具体例のうち１つのブロック図を示す。可変発振器２０２は、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８を含む。インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８は、図４に示すように、並列接続される。しかしながら、従来技術において当業者によって公知であるように、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８に適する様々な他の構成がある。例えば、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８は、直列に接続され、または直列接続と並列接続の複数の組み合わせで接続される。さらに、従来技術において当業者によって、複数の動作状態実現するために可変発振器２０２を構成する他の複数の方法があることが知られている。上述の通り、周波数合成器１１２の重要な側面は、可変発振器２０２の出力信号のための明確な周波数に対応する動作状態のいずれにおいて、可変発振器２０２が複数の動作状態を有して構成されることであり、可変発振器２０２の動作状態が、位相同期ループ２０６と周波数制御回路２０８から受信する制御信号に応答しやすいことである。
【００２５】
スイッチ制御されるキャパシター４０４、４０６、および４０８は、結線２２６を通じて周波数制御回路２０８から制御信号を受信する。周波数制御回路２０８からの制御信号に応答して、スイッチ制御されるキャパシター４０４、４０６、および４０８は、複数の動作状態の１つに対応する予め定められた方法で、係合または解放される。周波数合成器１１２の複数の実施例の１つとして、スイッチ制御されるキャパシターの数は、可変発振器２０２の出力信号のために対応する周波数と動作状態の数を決定する。例えば、仮に３つのスイッチ制御されるキャパシターがあるとすると、可変発振器２０２は８つ（23＝8）の動作状態を有する。スイッチ制御されるキャパシターのそれぞれが係合または解放されるので、スイッチ制御されるキャパシターのための８つの可能なバイナリ構成がある。式１および式２に示されているように、可変発振器２０２の出力信号のための明確な周波数のそれぞれは、fcoが可変発振器２０２の出力信号の周波数である場合において、インダクター４００（L）、可変キャパシター４０２（Cvar）、スイッチ制御されるキャパシター４０４（C0）、４０６（C1）、および４０８（Cn）の値の組み合わせと２値の重み付け係数ｂ0、b1、およびbnとの関数として定義される。
【００２６】
【数１】
2004528768.tif 000001
【００２７】
【数２】
2004528768.tif 000002
式２において、スイッチ制御されるキャパシター４０４、４０６、および４０８は、２値の重み付けがされている。例えば、３ビットデジタルシステムにおいて、スイッチ制御されるキャパシター４０４、４０６、および４０８は、以下に示すように重み付けされる。：C0＝C，C1=2C，およびCn=8C
また、スイッチ制御されるキャパシターの数は、周波数制御回路２０８と可変発振器２０２との間に必要とされる制御線の数を決定する。例えば、係合または解放されるために、３つのスイッチ制御されるキャパシターがあるとすると、周波数制御回路２０８は、３つの制御線（それぞれのスイッチ制御されるキャパシターに対して１つの制御線）を使用する。例えば、図３および図４を参照すると、ブロック３０４において、周波数回路２０８は、３ビットシステムにおいて、スイッチ制御されるキャパシター４０４が係合され、スイッチ制御されるキャパシター４０６が解放され、スイッチ制御されるキャパシター４０８が係合される場合において、予め定められた周波数に最も近い可変発振器２０２の出力信号の周波数を決定する。従って、ブロック３０６においては、周波数制御回路２０８は、３つの制御信号を生成する。スイッチ制御されるキャパシター４０４に対応する第１の制御信号４１０は、スイッチ制御されるキャパシター４０４を係合するために形成される。スイッチ制御されるキャパシター４０６に対応する第２の制御信号４１２は、スイッチ制御されるキャパシター４０６を解放するために形成される。スイッチ制御されるキャパシター４０８に対応する第３の制御信号４１４は、スイッチ制御されるキャパシター４０８を係合するために形成される。これらの制御信号に応答して、ブロック３０８において、スイッチ制御されるキャパシター４０４、４０６、および４０８は、それぞれ係合、解放、および係合される。この構成は、可変発振器２０２を予め定められた周波数に最も近い明確な周波数に対応する動作状態へ移行する。
【００２８】
また、可変発振器２０２が位相同期ループ２０６によって制御される実施例においては、可変発振器２０２は、結線２４２を通じて可変キャパシター４０２に加えられる変動する制御信号によってさらに制御される。
【００２９】
図５に、可変発振器２０２の出力信号の周波数を制御するための周波数制御回路２０８の数多くある実施例のうちの１つであるブロック図を示す。周波数制御回路２０８は、プログラムカウンターまたはＲディバイダー５００、周波数検出回路または周波数カウンター５０２、デジタルデコーダー５０４、デジタルコンパレーター５０６、および２値状態探査部を有する。
【００３０】
図６は、図５の周波数制御回路２０８の動作とアーキテクチャーを示すフローチャート６００である。ブロック６０１において、周波数制御回路２０８は、動作可能状態である。ブロック６０２において、デジタルデコーダー５０４は、シリアルポート２１２から結線２２２および２２４を通じて、可変発振器２０２の出力信号のための予め定められた周波数に伴った情報を受信する。ブロック６０４において、周波数検出回路５０２は、可変発振器２０２の現在の動作状態に対応する、可変発振器２０２の出力信号の現在の周波数を決定する。周波数検出回路５０２は、プログラムカウンター５００から結線５１０を通じてタイミング信号を受信する。プログラムカウンター５００は、結線２３８を通じて受信する参照周波数に基づいてタイミング信号を生成する（図２）。タイミング信号は、２値状態探査部５０８と周波数検出回路５０２の状態を計測するために使用される。周波数検出回路５０２は、結線２１４を通じて可変発振器２０２の出力信号を受信する（図２）。クロックパルスに応答して、周波数検出回路５０２は、出力信号の現在の周波数に対応する第１のデジタル符号を生成する。
【００３１】
ブロック６０６において、デジタルコンパレーター５０６は第１のデジタル符号と、デジタルデコーダー５０４から結線５１２を通じて受信する第２のデジタル符号とを比較し、結線５１６を通じて２値状態探査部へコントロールビットを供給する。例えば、デジタルコンパレーター５０６は、第１のデジタル符号が第２のデジタル符号より上位値であるとき、論理値１を生成し、第２のデジタル符号が第１のデジタル符号より上位値であるとき、論理値０を生成するよう構成される。ブロック６０８において、コントロールビットと、可変発振器２０２の現在の動作状態と、結線５１８を通じて受信されるタイミング信号とに基づいて、２値状態探査部５０８は、可変発振器２０２のための次の動作状態を選択する。以下の詳細に示すように、周波数制御回路２０８は、次の動作状態が、可変発振器２０２の出力信号のための予め定められた周波数により近い対応する明確な周波数を有するために構成される。ブロック６１０において、２値状態探査部５０８は、選択された次の動作状態へ可変発振器２０２を移行するために構成される制御信号を生成する。ブロック６１２において、可変発振器２０２は、選択された次の動作状態へ移行される。ブロック６１４において、２値状態探査部５０８は、可変発振器２０２の全ての動作状態が探査されたかどうか決定する。もし全ての動作状態が探査されていなければ、ブロック６０４、６０６、６０８、６１０、６１２および６１４が繰り返される。
【００３２】
図７は、図５の２値状態探査部５０８のツリー状態図である。２値ツリーは、複数の葉ノード７００、中間ノード７０２、ルートノード７０４を有する。ルートノード７０４は、周波数制御回路２０８の動作より優先して可変発振器２０２の初期の動作状態に対応する初期の２値状態を表す。中間ノード７０２は、周波数制御回路２０８が動作中に、可変発振器２０２が占有するであろう可能な動作状態に対応する中間の２値状態の組を表す。葉ノード７００は、可変発振器２０２の動作状態の多くに対応する最終の２値状態を示す。
【００３３】
上述の通り、２値状態探査部５０８は、可変発振器２０２の動作状態の多くを探査するために２値ツリーを使用し、予め定められた周波数に最も近い明確な周波数を決定する。例えば、図７の３ビットシステムでは、可変発振器２０２は、８つ（23＝8）の動作状態を有するよう構成される。従って、２値ツリーは、８つの葉ノードを有する。周波数制御回路２０８が動作する前は、２値状態探査部５０８は、可変発振器２０２の初期の動作状態（図７の例中、１００）を表すルートノードに位置する。上述の通り、周波数制御回路２０８は、可変発振器２０２が初期の動作状態（図７の例中、１００）にある間、出力信号の現在の周波数を決定する。そして周波数制御回路２０８は、予め定められた周波数と現在の周波数を比較する。予め定められた周波数と現在の周波数の比較に基づいて、クロックパルスに応答して、２値状態探査部５０８は、ルートノード７０４に連結された２つの中間ノード７０２のうち１つを選択する。ルートノード７０４に連結された２つの中間ノード７０２は、可変発振器２０２の次の２つの動作状態（図７の例中、０１０、１１０）を表す。２値状態探査部５０８は、ルートノード７０４と中間ノード７０２のため次の２つの動作状態が下記の式によって定義されるため構成される。Mnewは、次の動作状態を表し、Mは、現在の動作状態を表す。
【００３４】
【数３】
2004528768.tif 000003
例えば、図７において、初期の動作状態は、１０進数の６に対応する１００として表記されている。式３に基づいて、２値ツリーは、２つの次の動作状態は、それぞれ１０進数の４と６に対応する２進数の０１０と１１０として表記されるために構成される。このように、Nクロックパルスにおいて、２値状態探査部５０８は、予め定められた周波数に最も近い明確な周波数を有する動作状態を決定するため、２N回動作状態を探査する。
【００３５】
図７に示されている２値ツリーを提供する複数の方法があることは、従来技術において当業者によって理解されなければならない。２値ツリー中、それぞれの２値状態に伴った個々の値（２進数または１０進数）は、各々の実施例のための複数の方法で構成される。例えば、図７の２値ツリーの例では、初期の動作状態は、２進数で１００として表され、２つの次の動作状態は、２進数で０１０と１１０として表される。２値状態探査部５０８は、２値ツリーにおいて、それぞれの２値状態に伴った任意の値を有する２値ツリーを提供するために構成される。
【００３６】
予め定められた周波数と現在の周波数を比較した後、２値状態探査部５０８は、予め定められた周波数により近い明確な周波数を有する次の動作状態を選択する。そして周波数制御回路２０８は、選択された次の動作状態へ可変発振器２０２を移行するために構成される制御信号を生成する。可変発振器２０２が選択された次の動作状態へ移行された後、周波数制御回路２０８は、選択された次の動作状態に対応する可変発振器２０２の出力信号の周波数を決定する。２値状態探査部５０８が葉ノード７００の１つに対応する可変発振器２０２のための次の動作状態を選択するまで、この処理は、２値ツリーにおいて全ての状態に対して繰り返される。２値状態探査部５０８によって選択された葉ノード７００は、予め定められた周波数に最も近い明確な周波数を有する動作状態を表す。
【００３７】
振幅制御回路
図８は、図１の周波数合成器の複数の実施例の他の形態を示すブロック図である。周波数合成器８００は、可変発振器２０２、ローパスフィルター２０４、位相同期ループ２０６、周波数制御回路２０８、Ｒディバイダー２１０、シリアルポート２１２、および振幅制御回路８０２を有する。
【００３８】
周波数合成器８００は、ハードウェア、ソフトウェア、ファームウェア、またはその組み合わせによって提供される。特定の実施例においては、周波数合成機８００は、メモリーに格納され、演算装置または他の好適な演算システムによって実行されるソフトウェアまたはファームウェアによって提供される。ハードウェアによって提供される場合には、他の特定の実施例としては、周波数合成機８００は、全ての良く知られた技術である下記の技術の組み合わせ、またはその全てで提供される。：データ信号に従って論理演算機能を行うロジックゲートを有するディスクリート論理回路、専用の組み合わせロジックゲートを有する特定用途用集積回路（ASIC）、プログラマブルゲートアレイ（PGA）、フィールドプログラマブルゲートアレイ（FPGA）等。
【００３９】
一般に、周波数合成器８００は、図２の周波数合成器１１２に類似した方法で構成され、動作する。しかしながら、周波数合成器８００は、周波数制御回路２０８を含むことを必要としないことは、従来技術において当業者によって理解されなければならない。周波数合成器８００の重要な側面は、例えば、位相同期ループ２０６、および／または周波数制御回路２０８、出力信号の位相を保持する振幅制御回路８０２によって可変発振器の出力信号の周波数が制御されるよう、振幅制御回路８０２が可変発振器２０２と通信を行うことである。
【００４０】
可変発振器２０２の出力信号の周波数と振幅との複雑な相互作用のために、周波数帯域全体を超える可変発振器２０２の出力信号のため一定の振幅を維持することはできない。従って、例えば、位相同期ループ２０６、および／または周波数制御回路２０８によって可変発振器２０２の出力信号の周波数が移行されるよう、振幅制御回路８０２は動作することが可能である。
【００４１】
図２に関して上述の通り、可変発振器２０２は、動作状態の各々が可変発振器２０２の出力信号のための明確な周波数に対応する複数の動作状態を有するため構成される。可変発振器２０２の出力信号の周波数は、可変発振器２０２の動作状態を移行することによって、それによって出力信号のための対応する明確な周波数を移行することによって制御される。
【００４２】
振幅制御回路８０２が使用されている場合、さらに可変発振器２０２は、動作状態の各々が可変発振器２０２の出力信号のための明確な振幅に対応する複数の動作状態を有するため構成される。可変発振器２０２の出力信号の振幅は、周波数帯域全体にわたって、可変発振器２０２の動作状態を移行することによって、それによって出力信号のための対応する振幅を移行することによって保持される。
【００４３】
図９は、図８の振幅制御回路８０２の複数の実施例の１つの動作とアーキテクチャーを示すフローチャート９００である。ブロック９０１において、振幅制御回路８０２は、可変発振器２０２の出力信号のための予め定められた振幅レベルに伴った情報を受信する。その情報は、可変発振器２０２の出力信号の振幅が維持されることになっている最小振幅レベルを決定する。また、その情報は、出力信号の振幅が維持されることになっている振幅幅として表される。振幅制御回路８０２の重要な側面は、可変発振器２０２の出力信号の振幅レベルを保持、または制御するための情報を受信することである。予め定められた振幅に伴った情報は、シリアルポート２１２から、または図８に図示されていない他の構成要件から受信される。さらに、その情報は、振幅制御回路８０２の内部にあるメモリーに記憶される。ブロック９０２において、振幅制御回路８０２は、可変発振器２０２の出力信号の振幅を決定する。ブロック９０４において、振幅制御回路８０２は、予め定められた振幅レベルとその振幅を比較し、出力信号の振幅が移行されることを必要とするかどうか決定する。例えば、もし出力信号の振幅が予め定められた振幅レベルより小さい場合、振幅制御回路８０２は、複数の動作状態が、予め定められた振幅レベルに最も近い出力信号のための明確な振幅を有するかどうか決定する。ブロック９０６において、振幅制御回路８０２は、予め定められた振幅レベルに最も近い明確な振幅に対応する動作状態へ、可変発振器２０２を移行するために構成された制御信号を生成する。ブロック９０８において、振幅制御回路８０２からの制御信号に応答して、可変発振器２０２は、予め定められた振幅レベルに最も近い明確な振幅に対応する動作状態に移行される。
【００４４】
周波数合成器８００の複数の実施例があることは、従来技術において当業者によって理解されなければならない。例えば、重要なことは、振幅制御回路８０２が可変発振器２０２と通信を行うことであり、可変発振器の出力信号の周波数が、例えば、位相同期ループ２０６、および／または周波数制御回路２０８によって制御されるように、振幅制御回路８０２は、予め定められた方法で、出力信号の振幅を保持する。従って、周波数合成器８００の同様の実施例において、振幅制御回路８０２は、周波数制御回路２０８と共同して動作する。例えば、周波数制御回路２０８が、可変発振器２０２の出力信号の周波数を移行する度に、振幅制御回路８０２は、出力信号の振幅の調整を行う。周波数制御回路２０８と振幅制御回路８０２とのこの相互作用は、結線８０５を介して供給されるタイミング信号によって制御される（図８）。周波数合成器８００の他の実施例においては、振幅制御回路８０２が、位相同期ループ２０６によって生成される周波数変動に応答する場合、周波数制御回路２０８はない。
【００４５】
図１０は、振幅制御回路８０２によって制御され、出力信号のための、明確な振幅に一致し、複数の動作状態を提供するための可変発振器１００２の複数の実施例の１つを示すブロック図である。可変発振器１００２は、並列に接続される多数のスイッチ制御される電源１０００を有する。スイッチ制御される電源１０００は、結線８０６を通じて振幅制御回路８０２から制御信号を受信する。制御信号に応答して、スイッチ制御される電源１０００は、可変発振器１００２の動作状態の１つに対応する予め定められた方法で、係合または解放される。周波数合成器８００の複数の実施例の１つにおいて、スイッチ制御される電源１０００の数は、動作状態の数と可変発振器１００２の出力信号のための対応する振幅の数を決定する。例えば、もしスイッチ制御される電源１０００が３つあれば、可変発振器１００２は、８つ（23＝8）の動作状態を有する。
【００４６】
それぞれのスイッチ制御される電源１０００が係合または解放されるので、可変発振器１００２の出力信号のための明確な振幅を生成するそれぞれの構成で、スイッチ制御される電源の８つの可能な構成がある。
【００４７】
また、スイッチ制御される電源の数は、可変発振器１００２を制御するため、振幅制御回路８０２のために必要とされる制御線の数を決定する。例えば、もし、係合または解放されるため、スイッチ制御される電源１０００が３つあれば、振幅制御回路８０２は、３つの制御を使用する（それぞれのスイッチ制御される電源に対して１つの制御線）。振幅制御回路８０２は、周波数制御回路２０８に関して上述したように、同様の方法で、可変発振器１００２の動作状態を制御する。
【００４８】
図１１は、可変発振器１００２の出力信号の振幅を保持するための振幅制御回路８０２の複数の実施例の１つを示すブロック図である。振幅制御回路８０２は、ピーク検波器１１００、ローパスフィルター１１０２、増幅器１１０４、および２値状態探査部を有する。
【００４９】
振幅制御回路８０２の動作において、ピーク検波器１１００は、結線８０４を通じて可変発振器１００２の出力信号を受信する。ピーク検波器１１００は、出力信号の振幅を決定し、信号がろ波されるローパスフィルター１１０２へ結線１１０８を通じて情報を供給する。ろ波された信号は、結線１１１０を通じて増幅器１１０４へ供給される。増幅器１１０４は、可変発振器２０２の出力信号の振幅に伴った情報と参照電圧１１１２とを比較し、結線１１１４を通じて２値状態探査部１１０６へコントロールビットを供給する。例えば、増幅器１１０４は、可変発振器２０２の出力信号の振幅が参照電圧より高いとき、コントロールビットのための論理値１を生成し、参照電圧が出力信号の振幅が参照電圧より高いとき、コントロールビットのための論理値０を生成するよう構成される。振幅制御回路８０２が周波数制御回路２０８と共同して動作する場合、増幅器１１０４は、結線８０５を介して周波数制御回路２０８に接続され、周波数制御回路２０８によって制御される。図７を再び参照すると、２値状態探査部１１０６は、２値状態探査部５０８に関して上述したように、同様の方法で機能する。再び、振幅制御回路８０２が周波数制御回路２０８と共同して動作する場合、２値状態探査部１１０６は、結線８０５を介して周波数制御回路２０８に接続され、周波数制御回路２０８によって制御される。
【００５０】
いかなるプロセス記述もまたは図３、図６および図９中のブロックは、モジュール、セグメントまたは比論理関数を実行するための一つ以上の実行命令またはステップをプロセスに含むコードの一部を表示するとしてよく理解されていなければならず、従来技術において技術を示す代替実施は、合理的にそれらによってよく理解されているように、関係する機能性に従い、どの機能が示されるそれから乱れて実行されることができるかまたは実質的に並行して討議されることができるか、または逆順の本発明の好ましい実施例の範囲内で含まれてある。
【００５１】
加えて、論理関数を実行するための実行命令の注文されたリストから成る、周波数合成器１１２および８００、周波数制御回路２０８、振幅制御回路８０２は、命令実行システム、装置または、コンピュータによるシステム、プロセッサーを含有するシステムまたは命令実行システム、装置またはデバイスからの命令をフェッチすることができて、命令を実行することができる他システムのような、デバイス用にまたはと伴ったいかなるコンピュータ読み込み可能なメディアもの実施することができる。このドキュメントのコンテクストにおいて、「コンピュータ読み込み可能なメディア」は命令実行システム、装置またはデバイス用にまたはと関連して含むことができるか、記憶することができるか、伝達することができるか、伝播することができるかまたはプログラムを輸送することができるいかなる手段でもありえる。コンピュータ読み込み可能なメディアは、なぜならば、実例、しかし限定しないが、電子、磁性、光学、電磁、赤外線、または、半導体システム、装置、デバイスまたは伝搬媒質であることができる。コンピュータ可読のメディアのより複数の具体例（少しも徹底的でないリスト）は、以下を含む。：一つ以上のワイヤを有する電気的接続（電子）、ポータブルコンピュータディスク（磁性）、ランダムアクセスメモリ（ＲＡＭ）（電子）、リードオンリーメモリ（ＲＯＭ）（電子）、消去可能なリードオンリーメモリ（ＥＰＲＯＭまたはフラッシュメモリ）（電子）、光ファイバー（光学）、ポータブルコンパクトディスクリードオンリーメモリ（ＣＤＲＯＭ）（光学）。コンピュータ読み込み可能なメディアが、例えば、紙または他のメディアを光学スキャンし、そしてコンパイルされて、インタープリターされて、または一方必要に応じて適切な方法において処理されて、それからコンピュータメモリに格納されることによって、プログラムが電子的にキャプチャーされるように、プログラムが印刷された紙や他の好適なメディアであることを記す。
【００５２】
本発明のさまざまな実施例が記載されると共に、本発明の範囲内において複数の実施例および実施が可能であることは、従来技術における通常技術によって明らかとなる。
【図面の簡単な説明】
【００５３】
図中の構成要素が必ずしも評価基準に必要となるわけではなく、代わりに本発明の原理を図示することに重点が置かれたものである。図中、他の図を通して対応する構成に同じ参照番号を付す。
【図１】図１は、本発明のシステム及び方法が実行されることができる通信装置のブロック図を例示する。
【図２】図２は、図１の周波数合成器の複数の実施例のうちの1つのブロック図である。
【図３】図３は、可変発振器の出力信号の周波数を制御するための図２の周波数制御回路の複数の実施例のうちの1つの動作とアーキテクチャーを示すフローチャートである。
【図４】図４は、図２の周波数制御回路によって制御される、複数の動作状態のおよび出力信号のための対応する明確な周波数を供給するための図２の可変発振器の複数の実施例のうちの1つのブロック図である。
【図５】図５は、可変は新規の出力信号の周波数制御のための図２の周波数制御回路の複数の実施例のうちの1つのブロック図である。
【図６】図６は、図５の周波数制御回路の動作とアーキテクチャーを示すフローチャートである。
【図７】図７は、図５および図６の２値状態探査部の２値状態図である。
【図８】図８は、図１の周波数合成器の複数の実施例のうちの他のブロック図である。
【図９】図９は、可変発振器の出力信号の振幅を保持するための図８の振幅制御回路の複数の実施例のうちの1つの動作とアーキテクチャーを示すフローチャートである。
【図１０】図１０は、図８の振幅制御回路によって制御される、複数の動作状態のおよび出力信号のための対応する明確な振幅を供給するための図８の可変発振器の複数の実施例のうちの1つのブロック図である。
【図１１】図１１は、図８の可変発振器の出力信号の振幅を保持するための図８の振幅制御回路の複数の実施例のうちの1つのブロック図である。