【手続補正書】
【提出日】平成19年10月29日(2007.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】  薄膜磁性体記憶装置であって、
行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、
前記複数の磁性体メモリセルの各々は、
第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、
データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、
前記磁性体メモリセルの行に対応して設けられ、前記データ読出時において行選択結果に応じて対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、
前記磁性体メモリセルの列に対応して設けられ、データ書込時および前記データ読出時において前記第１のデータ書込電流および前記データ読出電流をそれぞれ流すための複数のデータ線と、
前記行に対応して設けられ、前記データ書込時において前記第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、
データ読出に用いる基準電圧と前記書込ワード線とを結合するための複数のワード線電流制御回路とをさらに備え、
隣接する前記磁性体メモリセルは、前記複数の書込ワード線、前記複数の読出ワード線および前記複数のデータ線のうちの少なくとも１つのうちの対応する１本を共有する、薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】  薄膜磁性体記憶装置であって、
行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、
前記複数の磁性体メモリセルの各々は、
第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、
データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、
前記磁性体メモリセルの行に対応して設けられ、前記データ読出時において、行選択結果に応じて対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、
前記磁性体メモリセルの列に対応して設けられる複数の信号配線とをさらに備え、
行方向に隣接する前記磁性体メモリセルは、前記複数の信号配線のうちの対応する１本を共有し、
データ書込時および前記データ読出時において、前記第１のデータ書込電流および前記データ読出電流を前記信号配線にそれぞれ供給するための読出書込制御回路と、
前記行に対応して設けられ、前記データ書込時において前記第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、
前記複数の信号配線に対応してそれぞれ設けられ、前記データ読出時に用いる基準電圧と前記複数の信号配線のうちの対応する１本とを電気的に結合するための複数の制御スイッチとをさらに備え、
前記複数の制御スイッチは、各前記磁性体メモリセルに対応する２本の前記信号配線のうちの列選択結果に応じて選択される１本を前記基準電圧と結合する、薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図９２を参照して、半導体基板上に、ＭＴＪメモリセルを行列状に配置することによって、高集積化されたＭＲＡＭデバイスを実現することができる。図９２においては、ＭＴＪメモリセルをｎ行×ｍ列（ｎ，ｍ：自然数）に配置する場合が示される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
【課題を解決するための手段】
この発明による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において、行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時およびデータ読出時において第１のデータ書込電流およびデータ読出電流をそれぞれ流すための複数のデータ線と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、行および列のいずれかに対応して設けられ、データ読出時に用いる基準電圧を供給するための複数の基準電圧配線とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線、複数のデータ線および複数の基準電圧配線のうちの少なくとも１つのうちの対応する１本を共有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
この発明の他の局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時およびデータ読出時において第１のデータ書込電流およびデータ読出電流をそれぞれ流すための複数のデータ線と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、データ読出に用いる基準電圧と書込ワード線とを結合するための複数のワード線電流制御回路とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線および複数のデータ線のうちの少なくとも１つのうちの対応する１本を共有する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線およびデータ線のうちの記憶部からより遠い一方を共有し、書込ワード線およびデータ線のうちの一方は、書込ワード線および信号配線のうちの他方よりも大きい断面積を有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
また好ましくは、書込ワード線およびデータ線のうちの一方は、書込ワード線およびデータ線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
あるいは好ましくは、列方向に隣接する磁性体メモリセルは、複数の書込ワード線のうちの対応する１本を共有し、複数のデータ線のうちの２本ずつは、データ読出時においてデータ線対を構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応するデータ線対を構成する２本のデータ線の各々に対して供給される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
また好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線のうちの対応する１本を共有し、複数のデータ線のうちの２本ずつは、データ書込時においてデータ線対を構成し、同一の書込ワード線によって選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、第１のデータ書込電流は、列選択結果に対応するデータ線対を構成する２本のデータ線のそれぞれに対して、互いに逆方向の電流として供給される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
あるいは好ましくは、複数のデータ線のうちの２本ずつは、データ読出時およびデータ書込時においてデータ線対を構成し、同一の読出ワード線および同一の書込ワード線によってそれぞれ選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応するデータ線対を構成する２本のデータ線の各々に対して供給され、第１のデータ書込電流は、２本のデータ線のそれぞれに対して、互いに逆方向の電流として供給される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
さらに好ましくは、データ書込時において、データ線対を構成する２本のデータ線同士を電気的に結合するためのスイッチ回路と、データ書込時において、列選択結果に対応するデータ線対を構成する２本のデータ線のそれぞれに対して、第１および第２の電圧の一方ずつを供給するデータ書込回路とをさらに備える。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
この発明のさらに他の局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において、行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられる複数の信号配線とをさらに備え、行方向に隣接する磁性体メモリセルは、複数の信号配線のうちの対応する１本を共有し、データ書込時およびデータ読出時において、第１のデータ書込電流およびデータ読出電流を信号配線にそれぞれ供給するための読出書込制御回路と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、複数の信号配線に対応してそれぞれ設けられ、データ読出時に用いる基準電圧と複数の信号配線のうちの対応する１本とを電気的に結合するための複数の制御スイッチとをさらに備え、複数の制御スイッチは、各磁性体メモリセルに対応する２本の信号配線のうちの列選択結果に応じて選択される１本を基準電圧と結合する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線および複数の書込ワード線の少なくとも１つのうちの対応する１本を共有する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
また好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線および信号配線のうちの記憶部からより遠い一方を共有し、書込ワード線および信号配線のうちの一方は、書込ワード線および信号配線のうちの他方よりも大きい断面積を有する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
あるいは好ましくは、書込ワード線および信号配線のうちの一方は、対応する書込ワード線および信号配線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
この発明のさらにもう１つの局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも大きい場合に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ書込時において第１のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、行に対応して設けられ、データ読出時において行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時において第２のデータ書込電流を流すための複数の書込データ線と、列に対応して設けられ、データ読出時においてデータ読出電流を流すための複数の読出データ線とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線、複数の読出データ線および複数の書込データ線の少なくとも１つのうちの対応する１本を共有する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線および書込データ線のうちの記憶部からより遠い一方を共有し、書込ワード線および書込データ線のうちの一方は、書込ワード線および書込データ線のうちの他方よりも大きい断面積を有する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
また好ましくは、書込ワード線および書込データ線のうちの一方は、書込ワード線および書込データ線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
あるいは好ましくは、列方向に隣接する磁性体メモリセルは、複数の書込ワード線のうちの対応する１本を共有し、複数の読出データ線のうちの２本ずつは、データ読出時において読出データ線対を構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、読出データ線対を構成する２本の読出データ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応する読出データ線対を構成する２本の読出データ線の各々に対して供給される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
また好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線のうちの対応する１本を共有し、複数の書込データ線のうちの２本ずつは、データ書込時において書込データ線対を構成し、同一の書込ワード線によって選択される複数個の磁性体メモリセルは、書込データ線対を構成する２本の書込データ線の一方ずつとそれぞれ接続され、第２のデータ書込電流は、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、互いに逆方向の電流として供給される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
あるいは好ましくは、複数の書込データ線および読出データ線のうちの２本ずつは、書込データ線対および読出データ線対をそれぞれ構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、読出データ線対を構成する２本の読出データ線の一方ずつとそれぞれ接続され、同一の書込ワード線によってそれぞれ選択される複数個の磁性体メモリセルは、書込データ線対を構成する２本の書込データ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応する読出データ線対を構成する２本の読出データ線の各々に対して供給され、第２のデータ書込電流は、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、互いに逆方向の電流として供給される。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
さらに好ましくは、薄膜磁性体記憶装置は、データ書込時において、書込データ線対を構成する２本の書込データ線同士を電気的に結合するためのスイッチ回路と、データ書込時において、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、第１および第２の電圧の一方ずつを供給するデータ書込回路とをさらに備える。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
ビット線ＢＬは、磁気トンネル接合部ＭＴＪと電気的に結合するように、第３の金属配線層Ｍ３に配置される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
図８（ｂ）には、図７の構成に対応するメモリセルＭＣの構造が示される。図８（ｂ）の構造においては、ライトワード線ＷＷＬは、隣接するメモリセル列間で共有されるため、メモリセル行２行分の配置スペースを用いてライトワード線ＷＷＬを配置することができる。したがって、各ライトワード線ＷＷＬの配線幅を広くして、少なくともビット線ＢＬよりも広い配線幅、すなわち大きな断面積を確保できる。この結果、ライトワード線ＷＷＬにおける電流密度を抑制して、ＭＲＡＭデバイスの信頼性を向上させることができる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
読出／書込制御回路６０は、データ書込電流を供給するための電流供給回路６１と、メモリセル列に対応してそれぞれ配置されるライトコラム選択ゲートとを含む。さらに、メモリセル列にそれぞれ対応して複数の共通配線制御トランジスタが設けられる。図１１においては、共通配線ＳＢＬ１〜ＳＢＬ５にそれぞれ対応するライトコラム選択ゲートＷＣＧ１〜ＷＣＧ５および共通配線制御トランジスタＣＣＴ１〜ＣＣＴ５が代表的に示される。以下においては、これらの複数のライトコラム選択ゲートおよび共通配線制御トランジスタを総称する場合には、符号ＷＣＧおよびＣＣＴをそれぞれ用いることとする。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１７２
【補正方法】変更
【補正の内容】
【０１７２】
データ書込電流−Ｉｗは、コラム選択ゲートＣＳＧ３を介してビット線ＢＬ３に供給される。ビット線ＢＬ３に伝達されるデータ書込電流−Ｉｗは、イコライズトランジスタ６２−２によって折返されてもう一方のビット線ＢＬ４（／ＢＬ３）においては、反対方向のデータ書込電流＋Ｉｗとして伝達される。ビット線ＢＬ４（／ＢＬ３）に流れるデータ書込電流＋Ｉｗは、コラム選択ゲートＣＳＧ４を介してデータ線／ＩＯに伝達される。したがって、読出／書込制御回路６０に電流シンクのための手段を設ける必要がなく、その構成を簡略化できる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１７４
【補正方法】変更
【補正の内容】
【０１７４】
一方、書込データＤＩＮのデータレベルがＨレベルである場合には、ノードＮｗ１およびＮｗ２の電圧レベルの設定が上記の場合とは反対となり、ビット線ＢＬ３および／ＢＬ３（ＢＬ４）には、上記と逆方向のデータ書込電流が流れて、上記とは逆のデータレベルが書込まれる。このようにして、書込データＤＩＮのデータレベルに応じた方向を有するデータ書込電流±Ｉｗが、イコライズトランジスタ６２によって折返されて、ビット線ＢＬおよび／ＢＬに供給される。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１８０
【補正方法】変更
【補正の内容】
【０１８０】
ダミーリードワード線ＤＲＷＬ１およびＤＲＷＬ２は、各ビット線対の一方ＢＬおよび他方／ＢＬのうち、選択されたメモリセル行に対応して、メモリセルＭＣと非接続となった一方をダミーメモリセルＤＭＣとそれぞれ結合するように選択的に活性化される。たとえば、行選択結果に応じて、奇数番目のメモリセル行が選択された場合には、各ビット線対においてビット線／ＢＬとダミーメモリセルＤＭＣとを接続するために、ダミーリードワード線ＤＲＷＬ２が選択状態に活性化される。反対に、偶数番目のメモリセル行が選択された場合には、ダミーリードワード線ＤＲＷＬ１が選択状態に活性化される。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２０９
【補正方法】変更
【補正の内容】
【０２０９】
図１６を参照して、実施の形態２の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２３２
【補正方法】変更
【補正の内容】
【０２３２】
基準電圧配線ＳＬは、独立した金属配線層である第３の金属配線層Ｍ３に配置される。基準電圧配線ＳＬは、半導体基板上のいずれかのノードにおいて、接地電圧Ｖｓｓを供給するノードと結合される。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２５９
【補正方法】変更
【補正の内容】
【０２５９】
実施の形態３に従うメモリセルにおいては、データ読出時において、アクセストランジスタＡＴＲと結合された共通配線ＳＢＬをビット線ＢＬとして機能させ、磁気トンネル接合部ＭＴＪと結合された共通配線ＳＢＬを基準電圧配線ＳＬとして機能させることが必要である。これは、実施の形態１の変形例５における共通配線ＳＢＬの機能の設定とは逆である。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０３０２
【補正方法】変更
【補正の内容】
【０３０２】
図３４を参照して、実施の形態４の変形例３に従うメモリアレイ１０においては、基準電圧配線ＳＬが共有される図３１の構成に加えて、列方向に隣接するメモリセルによって、同一のライトワード線ＷＷＬがさらに共有される。メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０３１２
【補正方法】変更
【補正の内容】
【０３１２】
図３６を参照して、実施の形態４の変形例５に従うメモリアレイ１０においては、実施の形態４の変形例３と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬおよび基準電圧配線ＳＬを共有する。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０３５５
【補正方法】変更
【補正の内容】
【０３５５】
図４５を参照して、実施の形態５の変形例３に従うメモリアレイ１０においては、基準電圧配線ＳＬが共有される図４２の構成に加えて、列方向に隣接するメモリセルによって、同一のライトワード線ＷＷＬがさらに共有される。メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０３８８
【補正方法】変更
【補正の内容】
【０３８８】
次に、実施の形態６に従うＭＴＪメモリセルに対するデータ読出およびデータ書込動作を説明する。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０４３０
【補正方法】変更
【補正の内容】
【０４３０】
すなわち、実施の形態７に従うメモリセルの配置においても、ビット線ＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ビット線ＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ビット線ＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０４４５
【補正方法】変更
【補正の内容】
【０４４５】
図６６においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５７の構成と異なる。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０４５０
【補正方法】変更
【補正の内容】
【０４５０】
図６７においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５８の構成と異なる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０４５５
【補正方法】変更
【補正の内容】
【０４５５】
図６８においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５９の構成と異なる。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０４８３
【補正方法】変更
【補正の内容】
【０４８３】
コラム選択ゲートは、コラム選択線と同様に、メモリセル列ごとにデータ読出用とデータ書込用とに独立して設けられる。図７２においては、リードコラム選択ゲートＲＣＧ１〜ＲＣＧ３およびライトコラム選択ゲートＷＣＧ１〜ＷＣＧ３が代表的に示される。以下においては、これらの複数のリードコラム選択ゲートおよびライトコラムゲートを総称する場合には、符号ＲＣＧおよびＷＣＧをそれぞれ用いることとする。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０４８８
【補正方法】変更
【補正の内容】
【０４８８】
コラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、いずれか１つのビット線が選択される。列選択結果に応じて活性化されたリードコラム選択線ＲＣＳＬもしくはライトコラム選択線ＷＣＳＬに応答して、対応するリードコラム選択ゲートＲＣＧもしくはライトコラム選択ゲートＷＣＧがオンする。この結果、選択されたリードビット線ＲＢＬもしくはライトビット線ＷＢＬは、データＩ／Ｏ線対ＤＩ／ＯＰを構成するデータ線ＩＯおよび／ＩＯの一方と電気的に結合される。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０４９１
【補正方法】変更
【補正の内容】
【０４９１】
このような構成とすることにより、データ書込時においては、選択されたメモリセル列において、データ線ＩＯ〜ライトコラム選択ゲートＷＣＧ〜ライトビット線ＷＢＬ〜書込電流制御トランジスタ６３〜データ線／ＩＯの経路にデータ書込電流±Ｉｗを流すことができる。なお、データ書込電流±Ｉｗの方向は、実施の形態２と同様にデータ線ＩＯ，／ＩＯの電圧を設定することによって制御できる。したがって、実施の形態２と同様に、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０の構成を簡易にすることができる。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０５２０
【補正方法】変更
【補正の内容】
【０５２０】
読出／書込制御回路６０は、各ライトビット線対に対応して設けられ、制御信号ＷＥに応じてオン／オフするイコライズトランジスタ６２と、各ライトビット線ＷＢＬに対応して設けられデータ読出時において対応するライトビット線と接地電圧Ｖｓｓとを電気的に結合するライトビット線電圧制御トランジスタ６５とを含む。さらに、図７６においては図示を省略しているが、ビット線プリチャージ信号ＢＬＰＲに応じてオン／オフされるプリチャージトランジスタ６４が図７２〜図７４と同様に、各リードビット線ＲＢＬに対応して配置される。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０５２７
【補正方法】変更
【補正の内容】
【０５２７】
一方、複数のメモリセル行間で共有されるライトワード線ＷＷＬが活性化されるデータ書込時においては、折返し型ビット線構成に基づくデータ書込を行なうことはできない。したがって、実施の形態８の変形例５においては、データ書込時におけるコラム選択線の活性化は、各メモリセル列ごとに制御される。
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】０５２８
【補正方法】変更
【補正の内容】
【０５２８】
読出／書込制御回路６０は、イコライズトランジスタ６２に代えて、メモリセル列にそれぞれ対応して配置される書込電流制御トランジスタ６３を含む。書込電流制御トランジスタは、対応するライトコラム選択線の活性化に応答してオンする。図７７においては、第１番目から第４番目のメモリセル列、すなわちライトビット線ＷＢＬ１〜ＷＢＬ４に対応してそれぞれ設けられる書込電流制御トランジスタ６３-１〜６３−４が代表的に示される。図示は省略されているが、プリチャージトランジスタ６４は、図７２〜７４の場合と同様に、各リードビット線ＲＢＬに対応して配置される。
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】０５３９
【補正方法】変更
【補正の内容】
【０５３９】
このような構成とすることにより、折返し型ビット線構成による動作マージン確保を図ることはできないものの、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和してデータ読出を正常に実行できる。この結果、実施の形態２の変形例３の場合と同様に、メモリアレイ１０を高集積化によるＭＲＡＭデバイスのチップ面積削減を図ることができる。
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】０５４５
【補正方法】変更
【補正の内容】
【０５４５】
したがって、実施の形態９に従うＭＴＪメモリセルに対するデータ書込およびデータ読出動作は、リードワード線ＲＷＬ、ライトワード線ＷＷＬ、リードビット線ＲＢＬおよびライトビット線ＷＢＬの電圧および電流を図７０と同様に設定することによって実行できる。
【手続補正４８】
【補正対象書類名】明細書
【補正対象項目名】０５５９
【補正方法】変更
【補正の内容】
【０５５９】
すなわち、実施の形態９に従うメモリセルの配置においても、ライトビット線ＷＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ライトビット線ＷＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ライトビット線ＷＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。
【手続補正４９】
【補正対象書類名】明細書
【補正対象項目名】０５７０
【補正方法】変更
【補正の内容】
【０５７０】
図７５の場合と同様に、リードワード線ＲＷＬおよびライトワード線ＷＷＬの両方を共有する配置においては、行方向に隣接するメモリセル間でリードビット線ＲＢＬおよびライトビット線ＷＢＬを共有することができない。リードビット線ＲＢＬおよびライトビット線ＷＢＬは、各メモリセル列ごとに配置される。