【手続補正書】
【提出日】令和1年6月13日(2019.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロ電子デバイスを形成する方法であって、
保護オーバーコート（ＰＯ）層が第１の窪みを有するように前記マイクロ電子デバイスのボンドパッドの上に前記ＰＯ層を形成する工程であって、前記ボンドパッドの頂部表面の一部が前記第１の窪みにおいて露出される、前記ＰＯ層を形成することと、
前記ＰＯ層の上に金属ライナーを形成することであって、前記金属ライナーが前記第１の窪み内に及び前記ボンドパッドの前記頂部表面の前記露出された部分上に延在する、前記金属ライナーを形成することと、
前記金属ライナーの上に保護材料の層を形成することであつて、前記保護材料の層が前記第１の窪み内に延在する、前記保護材料の層を形成することと、
化学機械研磨（ＣＭＰ）プロセスを用いて前記保護材料の層と前記金属ライナーとを前記ＰＯ層の上から取り除くことであって、同時に前記第１の窪みにおいて前記保護材料の層と前記金属ライナーとの少なくとも一部を残す、前記保護材料の層と前記金属ライナーとを取り除くことと、
その後に前記保護材料の層を前記第１の窪みから取り除きことであって、前記第１の窪みにおいて前記金属ライナーを残す、前記保護材料の層を取り除くことと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記第１の窪みの深さが２ミクロン〜４ミクロンであり、前記第１の窪みの幅が５０ミクロン〜１５０ミクロンである、方法。
【請求項３】
請求項１に記載の方法であって、
前記ＰＯ層の頂部表面が、前記第１の窪みの外の前記マイクロ電子デバイスの上で実質的に平らである、方法。
【請求項４】
請求項１に記載の方法であって、
前記金属ライナーが１００ナノメートル〜３ミクロンの厚みである、方法。
【請求項５】
請求項１に記載の方法であって、
前記金属ライナーが、アルミニウムとパラジウムとルテニウムとプラチナと金とから成るグループから選択される金属を含むボンド層を含む、方法。
【請求項６】
請求項１に記載の方法であって、
前記保護材料の層がフォトレジストを含む、方法。
【請求項７】
請求項１に記載の方法であって、
前記保護材料の層を形成することが、スピンコートプロセスの一部として前記マイクロ電子デバイスを５００毎分回転数（ｒｐｍ）〜２０００ｒｐｍで回転させることを含む、方法。
【請求項８】
請求項１に記載の方法であって、
前記ＣＭＰプロセスを用いて前記保護材料の前記層を取り除くことの前に、１００℃〜２００℃で前記保護材料の層をベーキングすることを更に含む、方法。
【請求項９】
請求項１に記載の方法であって、
前記ＣＭＰプロセスが、２〜５のｐＨ値を有するスラリーを用いる、方法。
【請求項１０】
請求項１に記載の方法であって、
前記保護材料の層が、前記ＣＭＰプロセスの後にアッシングプロセスを用いて前記第１の窪みから取り除かれる、方法。
【請求項１１】
請求項１に記載の方法であって、
前記ＰＯ層の頂部表面が、前記第１の窪みの外の前記マイクロ電子デバイスの上で平らではない、方法。
【請求項１２】
請求項１に記載の方法であって、
前記保護材料の層を形成することが、
前記ＰＯ層の上に前記保護材料の層の第１のサブ層を形成することであって、前記第１のサブ層が前記第１の窪み内に及び前記第１の窪みにおける前記金属ライナー上に延在する、前記第１のサブ層を形成することと、
前記第１のサブ層を１００℃〜２００℃まで加熱することと、
前記第１のサブ層の上に前記保護材料の層の第２のサブ層を形成することであって、前記第２のサブ層が前記第１の窪み内に及び前記第１の窪みにおける前記第１のサブ層上に延在する、前記第２のサブ層を形成することと、
前記第１のサブ層と前記第２のサブ層とを１００℃〜２００℃まで加熱することと、
を含む、方法。
【請求項１３】
請求項１に記載の方法であって、
前記保護材料の層が、前記ＣＭＰプロセスの後にウェット溶解プロセスを用いて前記第１の窪みから取り除かれる、方法。
【請求項１４】
請求項１に記載の方法であって、
前記ＣＭＰプロセスの前に、エッチバックプロセスにより前記マイクロ電子デバイスにわたって前記保護材料の層の一部を取り除くことであって、前記エッチバックプロセスが前記保護材料の層を前記金属ライナーを露出させるほどに充分に取り除かない、前記保護材料の層の一部を取り除くこととを更に含む、方法。
【請求項１５】
請求項１に記載の方法であって、
前記マイクロ電子デバイスがダミーボンドパッドを含み、
前記ＰＯ層が第２の窪みを有するように前記ＰＯ層が前記ダミーボンドパッドの上に形成され、前記ダミーボンドパッドの頂部表面の一部が前記第２の窪みにおいて露出され、
前記金属ライナーが、前記第２の窪み内に及び前記ダミーボンドパッドの前記頂部表面の前記露出された部分の上に延在し、
前記保護材料の層が前記第２の窪み内に延在し、
前記第２の窪みにおいて前記保護材料の層の少なくとも一部と前記金属ライナーとが前記ＣＭＰプロセスにより残され、
前記第２の窪みにおいて前記金属ライナーを残して、前記第１の窪みにおける前記保護材料の層と同時に前記第２の窪みから前記保護材料の層が取り除かれる、方法。
【請求項１６】
マイクロ電子デバイスを形成する方法であって、
金属ライナーの上に保護材料の層を形成する工程であって、前記金属ライナーが前記マイクロ電子デバイスのＰＯ層の上に配置され、前記ＰＯ層が前記マイクロ電子デバイスのボンドパッドの上に配置され、前記ＰＯ層が前記ボンドパッドの上に窪みを有し、前記ボンドパッドの頂部表面の一部が前記窪みにおいて露出され、前記金属ライナーが前記窪み内に及び前記ボンドパッドの前記頂部表面の前記露出された部分の上に延在し、前記保護材料の層が前記窪み内に延在する、前記保護材料の層を形成することと、
ＣＭＰプロセスを用いて前記保護材料の層と前記金属ライナーとを前記ＰＯ層の上から取り除くことであって、一方で前記窪みにおいて前記保護材料の層の少なくとも一部と前記金属ライナーとを残す、前記保護材料の層と前記金属ライナーとを取り除くことと、
その後に前記第１の窪みにおいて前記金属ライナーを残して前記窪みから前記保護材料の層を取り除くことと、
を含む、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記窪みの深さが２ミクロン〜４ミクロンであり、前記窪みの幅が５０ミクロン〜１５０ミクロンであり、前記金属ライナーが１００ナノメートル〜３ミクロンの厚みである、方法。
【請求項１８】
請求項１６に記載の方法であって、
前記金属ライナーが、アルミニウムとパラジウムとルテニウムとプラチナと金とから成るグループから選択される金属を含むボンド層を含む、方法。
【請求項１９】
マイクロ電子デバイスを形成する方法であって、
基板の頂部表面に窪みを有する前記基板を提供することと、
前記基板の頂部表面の上に金属ライナー層を形成することであって、前記金属ライナー層が前記窪み内に延在する、前記金属ライナー層を形成することと、
前記金属ライナー層の上に保護材料の層を形成することであって、前記保護材料の層が、前記窪み内に延在し、前記窪みにおいて前記金属ライナー層を覆う、前記保護材料の層を形成することと、
前記保護材料の層と前記金属ライナー層をＣＭＰプロセスを用いて前記基板の頂部表面の上から取り除く一方で、前記窪みにおいて前記保護材料の層の残余部分と前記金属ライナーとを残すことと、
前記窪みにおいて前記金属ライナー層を残して前記窪みから前記保護材料の層の残余部分を取り除くことと、
を含む、方法。
【請求項２０】
請求項１９に記載の方法であって、
前記保護材料の層がフォトレジストを含む、方法。
【請求項２１】
請求項１９に記載の方法であって、
前記保護材料の層が樹脂を含む、方法。
【請求項２２】
請求項１９に記載の方法であって、
前記保護材料の層がポリマーを含む、方法。
【請求項２３】
請求項１９に記載の方法であって、
前記保護材料の層が溶剤と混合された材料を含む、方法。
【請求項２４】
請求項２３に記載の方法であって、
前記保護材料の層が、溶剤を除去するために処理される、方法。
【請求項２５】
請求項１９に記載の方法であって、
前記保護材料の層が、前記保護材料の層を形成することと前記保護材料の層の残余部分を除去することとの間にフォトリソグラフィー的にパターン化されない、方法。
【請求項２６】
請求項１９に記載の方法であって、
前記ＣＭＰプロセスを用いて前記基板の頂部表面の上から前記保護材料の層と前記金属ライナー層とを除去することと、前記保護材料の層の残余部分を除去することとが、前記保護材料の層を完全に除去する、方法。
【請求項２７】
マイクロ電子デバイスを形成する方法であって、
基板の頂部表面に第１及び第２の凹部を形成することであって、前記第１の凹部が前記第２の凹部と異なる幅を有する、前記第１及び第２の凹部を形成することと、
前記基板の頂部表面の上に金属ライナー層を形成することであって、前記金属ライナー層が前記第１及び第２の凹部内に延在する、前記金属ライナー層を形成すことと、
前記金属ライナー層の上に保護材料の層を形成することであって、前記保護材料の層が前記第１及び第の凹部内に延在する、前記保護材料の層を形成することと、
ＣＭＰ処理を用いて前記保護材料の層と前記金属ライナー層とを前記基板の頂部表面の上から除去することであって、前記第１及び第２の凹部内に前記保護材料の層の残余部分と前記金属ライナー層とを残す、前記保護材料の層と前記金属ライナー層とを除去することと、
前記第１及び第２の凹部から前記保護材料の残余部分を除去することであって、前記第１及び第の凹部内に前記金属ライナー層を残す、前記保護材料の残余部分を除去することと、
を含む、方法。
【請求項２８】
請求項２７に記載の方法であって、
前記保護材料の層が、フォトレジストと樹脂とポリマーとからなるグループから選択される材料を含む、方法。
【請求項２９】
請求項２８に記載の方法であって、
前記保護材料の層の材料が溶剤と混合される、方法。
【請求項３０】
請求項２９に記載の方法であって、
前記保護材料の層が、溶剤を除去するために処理される、方法。
【請求項３１】
請求項２７に記載の方法であって、
前記保護材料の層が、前記保護材料の層を形成することと前記保護材料の層の残余部分を除去することとの間にフォトリソグラフィ的にパターン化されない、方法。
【請求項３２】
請求項２７に記載の方法であって、
前記第１の凹部が前記第２の凹部と異なる深さを有する、方法。
【請求項３３】
請求項２７に記載の方法であって、
前記ＣＭＰ処理を用いて前記基板の頂部表面の上から前記保護材料の層と前記金属ライナー層とを除去することと、前記保護材料の層の前記残余部分を除去することとが、前記保護材料の層を完全に除去する、方法。
【請求項３４】
マイクロ電子デバイスを形成する方法であって、
基板の頂部表面に第１及び第２の凹部を形成することと、
前記基板の頂部表面の上にライナー層を形成することであって、前記ライナー層が前記第１及び第２の凹部内に延在する、前記ライナー層を形成することと、
前記ライナー層の上に保護材料の層を形成することであって、前記保護材料の層が前記第１及び第２の凹部に延在する、前記保護材料の層を形成することと、
ＣＭＰ処理を用いて前記基板の頂部表面の上から前記保護材料の層と前記ライナー層とを除去することであって、前記第１及び第２の凹部内に前記保護材料の層の一部と前記ライナー層とを残す、前記保護材料の層と前記ライナー層とを除去することと、
完全に前記第１及び第２の凹部から前記保護材料の層の一部を除去することであって、前記第１及び第２の凹部内に前記ライナー層を残す、前記保護材料の層の一部を除去することと、
を含む、方法。
【請求項３５】
請求項３４に記載の方法であって、
前記第１の凹部が前記第２の凹部と異なる深さを有する、方法。
【請求項３６】
請求項３４に記載の方法であって、
前記第１の凹部が前記第２の凹部と異なる幅を有する、方法。
【請求項３７】
請求項３４に記載の方法であって、
前記保護材料の層が、フォトレジストと樹脂とポリマーとからなるグループから選択される材料を含む、方法。