【手続補正書】
【提出日】平成20年5月16日(2008.5.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ボディバイアスジェネレータを備えるプログラマブルロジックデバイス（ＰＬＤ）であって、該ボディバイアスジェネレータは、該プログラマブルロジックデバイス内のトランジスタのボディバイアスを設定するように構成され、該ボディバイアスジェネレータは、該トランジスタの性能と電力消費とをトレードオフするように該トランジスタの該ボディバイアスを設定する、プログラマブルロジックデバイス（ＰＬＤ）。
【請求項２】
前記トランジスタは、金属酸化物半導体（ＭＯＳ）トランジスタを含む、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項３】
前記トランジスタは、部分空乏シリコンオンインシュレータ（ＳＯＩ）トランジスタを含む、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項４】
前記ボディバイアスジェネレータは、プログラマブルロジックデバイスの構成データに応答するようにさらに構成される、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項５】
前記ボディバイアスジェネレータは、前記トランジスタのソースと該トランジスタのボディとの間に印加される電圧を調整することによって、該トランジスタの前記ボディバイアスを設定するようにさらに構成される、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６】
前記ボディバイアスジェネレータは、前記プログラマブルロジックデバイス（ＰＬＤ）の外部にある情報源から受信された情報に応答して前記トランジスタの前記ソースと該トランジスタの前記ボディとの間に印加される電圧を調整するようにさらに構成される、請求項５に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７】
前記ボディバイアスジェネレータは、前記プログラマブルロジックデバイス（ＰＬＤ）内の回路の温度レベルに応答して前記トランジスタの前記ソースと該トランジスタの前記ボディとの間に印加される電圧を調整するようにさらに構成される、請求項５に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８】
前記トランジスタは、前記プログラマブルロジックデバイス（ＰＬＤ）内のプログラマブルロジック回路内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項９】
前記プログラマブルロジック回路は、前記プログラマブルロジックデバイス（ＰＬＤ）内の二次元アレイとして配置されている複数のプログラマブルロジック回路のうちの１つを含む、請求項８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１０】
前記プログラマブルロジック回路は、ロジック要素を含む、請求項９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１１】
前記プログラマブルロジック回路は、ローカル相互接続回路を含む、請求項１０に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１２】
前記トランジスタは、前記プログラマブルロジックデバイス（ＰＬＤ）内のプログラマブル相互接続回路内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１３】
プログラマブル相互接続回路は、プログラマブルロジック回路内のローカル相互接続回路を含む、請求項８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１４】
前記トランジスタは、マルチプレクサ（ＭＵＸ）内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１５】
前記トランジスタは、入力／出力（Ｉ／Ｏ）回路内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１６】
前記トランジスタは、前記プログラマブルロジックデバイス（ＰＬＤ）内のプロセッサ内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１７】
前記トランジスタは、制御回路内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１８】
前記トランジスタはメモリ回路内にある、請求項１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項１９】
プログラマブルロジックデバイス（ＰＬＤ）であって、
制御回路と、
該制御回路に結合されたボディバイアスジェネレータであって、該プログラマブルロジックデバイス（ＰＬＤ）内のトランジスタのボディバイアスを設定するように構成されるボディバイアスジェネレータと、
該制御回路に結合された可変インピーダンスデバイスであって、該プログラマブルロジックデバイス（ＰＬＤ）内の第１の回路の電力散逸を制御するように構成される可変インピーダンスデバイスと
を備える、プログラマブルロジックデバイス（ＰＬＤ）。
【請求項２０】
前記第１の回路は、前記プログラマブルロジックデバイス（ＰＬＤ）によりインプリメントされる電子回路において使用されない回路を含む、請求項１９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２１】
前記可変インピーダンスデバイスは、電界効果トランジスタ（ＦＥＴ）を含む、請求項２０に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２２】
前記ボディバイアスジェネレータは、前記プログラマブルロジックデバイス内の熱暴走を避けるように前記トランジスタの前記ボディバイアスを設定するように構成される、請求項２１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２３】
前記ボディバイアスジェネレータは、前記トランジスタの性能と電力消費とをトレードオフするように前記トランジスタの前記ボディバイアスを調整するようにさらに構成される、請求項２１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２４】
前記ボディバイアスジェネレータは、前記トランジスタの性能と電力消費とのトレードオフを最適化するように前記トランジスタの前記ボディバイアスを調整するようにさらに構成される、請求項２３に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２５】
前記可変インピーダンスデバイスは、前記第１の回路への電力の供給を中断することによって該第１の回路をシャットダウンするようにさらに構成される、請求項１９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２６】
前記第１の回路への電力の供給は、前記プログラマブルロジックデバイス（ＰＬＤ）内の電力供給回路によって提供される、請求項２５に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２７】
プログラマブルロジックデバイス（ＰＬＤ）であって、
該プログラマブルロジックデバイス（ＰＬＤ）内の第１の回路の温度を感知するように構成される温度センサと、
制御信号に応答して一セットのトランジスタのボディバイアスを設定するように構成されるボディバイアスジェネレータと、
該温度センサと該ボディバイアスジェネレータとに結合された制御回路であって、該温度センサから受信された信号に応答して該制御信号を提供するように構成される制御信号と
を備える、プログラマブルロジックデバイス（ＰＬＤ）。
【請求項２８】
前記制御回路は、前記一セットのトランジスタ内の熱暴走を避けるように前記制御信号を提供するようにさらに構成される、請求項２７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項２９】
前記制御回路は、前記一セットのトランジスタの性能と電力消費とをトレードオフするように前記制御信号を提供するようにさらに構成される、請求項２７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項３０】
前記制御回路は、前記一セットのトランジスタの性能と電力消費とのトレードオフを最適化するように前記制御信号を提供するようにさらに構成される、請求項２９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項３１】
前記一セットのトランジスタは、前記第１の回路内にある、請求項２７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項３２】
前記制御回路は、前記温度センサから受信された信号と基準信号とから前記制御信号を導き出すようにさらに構成される、請求項２７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項３３】
プログラマブルロジックデバイス（ＰＬＤ）を構成して電子回路をインプリメントする方法であって、該方法は、
該電子回路を該プログラマブルロジックデバイス（ＰＬＤ）内の機能リソースにマッピングすることにより、該プログラマブルロジックデバイス（ＰＬＤ）によりインプリメントされる設計を生成することと、
該プログラマブルロジックデバイス（ＰＬＤ）によりインプリメントされる該設計において少なくとも１つのクリティカル回路パスを識別することと、
該少なくとも１つのクリティカル回路パス内の該少なくとも１つのトランジスタのボディバイアスレベルをプログラミングすることと
を包含する、方法。
【請求項３４】
前記少なくとも１つのトランジスタのボディバイアスレベルをプログラミングすることは、前記プログラマブルロジックデバイス（ＰＬＤ）の構成メモリ（ＣＲＡＭ）をプログラミングすることをさらに包含する、請求項３３に記載の方法。
【請求項３５】
前記少なくとも１つのトランジスタのボディバイアスレベルをプログラミングすることは、前記構成メモリ（ＣＲＡＭ）においてプログラムされる値に依存して、該少なくとも１つのトランジスタのソースとボディとの間の電圧を調整することをさらに包含する、請求項３４に記載の方法。
【請求項３６】
前記プログラマブルロジックデバイス（ＰＬＤ）内の使用されていない機能リソースをディセーブルすることをさらに包含する、請求項３３に記載の方法。
【請求項３７】
前記プログラマブルロジックデバイス（ＰＬＤ）内の第１の回路の電力散逸を制御することをさらに包含する、請求項３３に記載の方法。
【請求項３８】
前記少なくとも１つのトランジスタのボディバイアスレベルをプログラミングすることは、該少なくとも１つのトランジスタ内の熱暴走を避けるように該ボディバイアスを設定することをさらに包含する、請求項３３に記載の方法。
【請求項３９】
前記少なくとも１つのトランジスタのボディバイアスレベルをプログラミングすることは、該少なくとも１つのトランジスタの性能と電力消費とをトレードオフするように該ボディバイアスを設定することをさらに包含する、請求項３３に記載の方法。
【請求項４０】
前記少なくとも１つのトランジスタの性能と電力消費とをトレードオフするように該ボディバイアスを設定することは、該少なくとも１つのトランジスタの性能と電力消費とのトレードオフを最適化することをさらに包含する、請求項３９に記載の方法。
【請求項４１】
プログラマブルロジックデバイス（ＰＬＤ）を作動させる方法であって、該方法は、
該プログラマブルロジックデバイス（ＰＬＤ）内の少なくとも１つのトランジスタのボディバイアスレベルを第１のレベルに設定することと、
該プログラマブルロジックデバイス（ＰＬＤ）の性能測度が基準を満たすか否かを決定することと、
該プログラマブルロジックデバイス（ＰＬＤ）の性能測度が該基準を満たすか否かに依存して、該少なくとも１つのトランジスタの該ボディバイアスレベルを調整することと
を包含する、方法。
【請求項４２】
前記プログラマブルロジックデバイス（ＰＬＤ）の性能測度が基準を満たすか否かを決定することは、該性能測度を取得することをさらに包含する、請求項４１に記載の方法。
【請求項４３】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、
前記プログラマブルロジックデバイス（ＰＬＤ）の前記性能測度が前記基準を満たす場合に、該少なくとも１つのトランジスタの該ボディバイアスレベルを変更しないことと、
該プログラマブルロジックデバイス（ＰＬＤ）の該性能測度が該基準を満たさない場合に、該少なくとも１つのトランジスタの該ボディバイアスレベルを第２のレベルへと変更することと
をさらに包含する、請求項４２に記載の方法。
【請求項４４】
前記性能測度は、前記少なくとも１つのトランジスタの動作速度を含む、請求項４３に記載の方法。
【請求項４５】
前記性能測度は、前記少なくとも１つのトランジスタの電力消費を含む、請求項４３に記載の方法。
【請求項４６】
前記性能測度は、前記プログラマブルロジックデバイス（ＰＬＤ）のセルフテストの結果を含む、請求項４３に記載の方法。
【請求項４７】
前記プログラマブルロジックデバイス（ＰＬＤ）内の使用していない回路をディセーブルすることをさらに包含する、請求項４５に記載の方法。
【請求項４８】
前記プログラマブルロジックデバイス（ＰＬＤ）内の第１の回路の電力散逸を制御することをさらに包含する、請求項４５に記載の方法。
【請求項４９】
動作環境において機能するように構成されるプログラマブルロジックデバイス（ＰＬＤ）を作動させる方法であって、該方法は、
該プログラマブルロジックデバイス（ＰＬＤ）内の少なくとも１つのトランジスタのボディバイアスレベルを第１のレベルに設定することと、
該プログラマブルロジックデバイス（ＰＬＤ）の該動作環境の少なくとも１つの特性に依存して該少なくとも１つのトランジスタの該ボディバイアスレベルを調整することと
を包含する、方法。
【請求項５０】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、該少なくとも１つのトランジスタの性能が変更されるべきことを前記動作環境の前記少なくとも１つの特性が示す場合に、該少なくとも１つのトランジスタの該ボディバイアスレベルを第２のレベルへと調整することをさらに包含する、請求項４９に記載の方法。
【請求項５１】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、該少なくとも１つのトランジスタの性能が増大されるべきことを前記動作環境の前記少なくとも１つの特性が示す場合に、該少なくとも１つのトランジスタの動作速度を増加させることをさらに包含する、請求項５０に記載の方法。
【請求項５２】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、該トランジスタの動作速度と該トランジスタの電力消費とをトレードオフすることをさらに包含する、請求項５１に記載の方法。
【請求項５３】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、該少なくとも１つのトランジスタの熱暴走を避けるように前記第２のレベルを選択することをさらに包含する、請求項５１に記載の方法。
【請求項５４】
前記少なくとも１つのトランジスタのボディバイアスレベルを調整することは、該少なくとも１つのトランジスタの性能が低減されるべきことを前記動作環境の前記少なくとも１つの特性が示す場合に、該少なくとも１つのトランジスタの動作速度を低減させることをさらに包含する、請求項５０に記載の方法。
【請求項５５】
前記プログラマブルロジックデバイス（ＰＬＤ）内の使用していない回路をディセーブルすることをさらに包含する、請求項５０に記載の方法。
【請求項５６】
前記プログラマブルロジックデバイス（ＰＬＤ）内の第１の回路の電力散逸を制御することをさらに包含する、請求項５０に記載の方法。
【請求項５７】
プログラマブルロジックデバイス（ＰＬＤ）であって、
該プログラマブルロジックデバイス（ＰＬＤ）は、
該プログラマブルロジックデバイス（ＰＬＤ）においてインプリメントされるユーザー回路の遅延を表すように構成された遅延を有する遅延回路と、
該遅延回路の伝播遅延から導き出されるレベルに応答して該ユーザー回路内のトランジスタのボディバイアスを調整するように構成されるボディバイアスジェネレータと
を備える、プログラマブルロジックデバイス（ＰＬＤ）。
【請求項５８】
前記遅延回路は、組み合わせロジックを含む、請求項５７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項５９】
前記遅延回路は、少なくとも一つのロジック遅延要素および少なくとも一つのルーティング遅延要素を備える、請求項５７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６０】
前記少なくとも一つのロジック遅延要素および前記少なくとも一つの遅延要素は、前記プログラマブルロジックデバイス（ＰＬＤ）内のプログラマブル回路を使用してインプリメントされる、請求項５９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６１】
前記遅延回路の入力に印加される基準信号に応答する該遅延回路の出力信号の位相と該基準信号の位相とを比較するように構成された位相比較器をさらに備える、請求項５７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６２】
前記比較器は第１の出力信号および第２の出力信号を供給するようにさらに構成される、請求項６１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６３】
前記第１の出力信号に応答して、前記ボディバイアスジェネレータは、前記トランジスタの動作をスピードアップするように該トランジスタの該ボディバイアスを調整する、請求項６２に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６４】
前記第２の出力信号に応答して、前記ボディバイアスジェネレータは、前記トランジスタの動作をスローダウンするように該トランジスタの該ボディバイアスを調整する、請求項６２に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６５】
前記遅延回路は、構成可能遅延回路を含む、請求項６１に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６６】
前記構成可能遅延回路の前記伝播遅延は、構成可能である、請求項６５に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６７】
前記ユーザー回路は、少なくとも一つのプログラマブルロジック要素および少なくとも一つのプログラマブル相互接続要素を備える、請求項５７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項６８】
プログラマブルロジックデバイス（ＰＬＤ）であって、
該プログラマブルロジックデバイス（ＰＬＤ）内の回路に関連した電流を提供するように構成される基準トランジスタと、
該基準トランジスタによって提供された該電流を測定し、測定された電流信号を提供するように構成される電流測定回路と、
該測定された電流信号から少なくとも一つのボディバイアス信号を導き出すように構成されるボディバイアスジェネレータであって、該少なくとも一つのボディバイアス信号を該プログラマブルロジックデバイス（ＰＬＤ）内の該回路に提供するようにさらに構成されるボディバイアスジェネレータと
を備える、プログラマブルロジックデバイス（ＰＬＤ）。
【請求項６９】
前記電流測定回路および前記ボディバイアスジェネレータに結合された比較器であって、該比較器は、前記測定された電流信号を基準信号と比較することによって、信号を導き出すように構成され、該比較器は、該信号を該ボディバイアスジェネレータへ提供するようにさらに構成される、比較器をさらに備える、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７０】
前記比較器と前記ボディバイアスジェネレータとの間に結合されたフィルタをさらに備える、請求項６９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７１】
前記フィルタは、積分器を備える、請求項７０に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７２】
前記電流測定回路は、電流ミラーを備え、該電流ミラーは、前記基準トランジスタによって提供された前記電流を増幅し、増幅された電流を提供するように構成される、請求項６９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７３】
前記電流測定回路は、電流計数回路をさらに備え、該電流計数回路は、前記増幅された電流を測定するように構成される、請求項７２に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７４】
前記比較器は、構成可能な比較器を備える、請求項６９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７５】
前記電流測定回路および前記ボディバイアスジェネレータに結合された第１および第２の比較器であって、該第１および該第２の比較器は、前記測定された電流信号を該第１および該第２の基準信号と比較することによって一対の信号を導き出すように構成され、該第１および該第２の比較器は、該一対の信号を該ボディバイアスジェネレータへ提供するようにさらに構成される第１および第２の比較器
をさらに備える、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７６】
前記第１および前記第２の電流基準信号は、それぞれ、より低いリーク値およびより高いリーク値に対応する、請求項６９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７７】
前記第１および第２の比較器に結合されたカウンタであって、該カウンタは、該第１および該第２の比較器によって提供される一対の信号に応答しカウントするように構成され、該カウンタは、カウント値を前記ボディバイアスジェネレータへ提供するようにさらに構成される、カウンタ
をさらに備える、請求項７６に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７８】
前記第１の比較器は、構成可能な比較器を備え、前記第２の比較器は、構成可能な比較器を備える、請求項７７に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項７９】
前記プログラマブルロジックデバイス（ＰＬＤ）内の前記回路は、プログラマブルロジックを備える、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８０】
前記プログラマブルロジックデバイス（ＰＬＤ）内の前記回路は、プログラマブルロジック相互接続を備える、請求項７９に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８１】
前記測定された電流信号は、リーク電流信号を含む、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８２】
前記測定された電流信号は、トランジスタの閾値電圧（ＶＴ）から導き出された電流を含む、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８３】
前記測定された電流信号は、トランジスタの飽和電流（Ｉｄｓａｔ）を含む、請求項６８に記載のプログラマブルロジックデバイス（ＰＬＤ）。
【請求項８４】
プログラマブルロジックデバイス（ＰＬＤ）を使用して電子回路をインプリメントする方法であって、
該電子回路を該プログラマブルロジックデバイス（ＰＬＤ）内の機能リソースにマッピングすることにより、設計を生成することと、
該生成された設計の少なくとも一つの部分内の信号伝播遅延を表す遅延からボディバイアス値を導き出すことと、
該生成された設計の該少なくとも一つの部分内の少なくとも一つのトランジスタのボディバイアスレベルを該ボディバイアス値へプログラムすることと
を包含する、方法。
【請求項８５】
前記電子回路を前記プログラマブルロジックデバイス（ＰＬＤ）内の機能リソースにマッピングすることは、該電子回路の少なくとも一部分を該プログラマブルロジックデバイス（ＰＬＤ）内のプログラマブルロジックリソースにマッピングすることをさらに包含する、請求項８４に記載の方法。
【請求項８６】
前記電子回路を前記プログラマブルロジックデバイス（ＰＬＤ）内の機能リソースにマッピングすることは、該電子回路の少なくとも一部分を該プログラマブルロジックデバイス（ＰＬＤ）内のプログラマブルロジックリソースにマッピングすることをさらに包含する、請求項８４に記載の方法。
【請求項８７】
前記生成された設計の少なくとも一部分内の信号伝播遅延を表す遅延からボディバイアス値を導き出すことは、該遅延を既知の期間と比較することをさらに包含する、請求項４４に記載の方法。
【請求項８８】
前記遅延は、調整可能である、請求項８７に記載の方法。
【請求項８９】
前記遅延は、前記プログラマブルロジックデバイス（ＰＬＤ）内においてインプリメントされるロジック回路によって生成される、請求項４７に記載の方法。
【請求項９０】
プログラマブルロジック回路（ＰＬＤ）内において実現される回路内のトランジスタのリークレベルを調整する方法であって、該方法は、
該トランジスタのリーク電流を表す電流を取得することと、
該取得された電流からボディバイアスレベルを導き出すことと、
該トランジスタの該ボディバイアスを該導き出されたボディバイアスレベルへと調整することと
を包含する、方法。
【請求項９１】
前記トランジスタのリーク電流を表す電流を取得することは、前記回路におけるリーク電流を測定することをさらに包含する、請求項９０に記載の方法。
【請求項９２】
前記取得された電流からボディバイアスレベルを導き出すことは、該取得された電流を少なくとも一つのリーク基準値と比較して、少なくとも一つのエラー信号を生成することをさらに包含する、請求項９０に記載の方法。
【請求項９３】
前記取得された電流からボディバイアスレベルを導き出すことは、前記少なくとも一つのエラー信号から該ボディバイアスレベルを導き出すことをさらに包含する、請求項９２に記載の方法。
【請求項９４】
前記取得られた電流からボディバイアスレベルを導き出すことであって、
前記少なくとも一つのエラー信号を濾過し、濾過された信号を生成することと、
該濾過された信号からボディバイアスレベルを引き出すことと
をさらに包含する、請求項９３に記載の方法。
【請求項９５】
前記取得られた電流と少なくとも一つのリーク基準値と比較することは、該取得られた電流を第１および第２のリーク基準値とを比較することをさらに包含し、該第１および第２の基準値は前記トランジスタの電流の範囲を規定する、請求項９２に記載の方法。