【手続補正書】
【提出日】平成19年12月20日(2007.12.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  コンピュータシステムであって、
プロセッサと、
ブートプログラムをストアするためのシーケンシャルアクセスメモリと、
コンピュータシステムの初期化に応答して、シーケンシャルアクセスメモリを制御してブートプログラムを読出し、かつプロセッサを制御してシーケンシャルアクセスメモリ内のブートプログラムを実行するブートローダとを含み、
ブートプログラムは、プロセッサを制御してシーケンシャルアクセスメモリから揮発性ランダムメモリ（ＲＡＭ）にブートコードを転送させ次いでＲＡＭのブートコードにジャンプさせるよう構成される、コンピュータシステム。
【請求項２】  ブートローダは、読出コマンドとアドレスとをシーケンシャルアクセスメモリに入れ、次いでシーケンシャルアクセスメモリを制御して読出コマンドを実行するよう構成される、請求項１に記載のコンピュータシステム。
【請求項３】  シーケンシャルアクセスメモリは、少なくとも１つのメモリページにブートプログラムをストアするよう構成され、
読出コマンドは第１のメモリページを読出させる、請求項２に記載のコンピュータシステム。
【請求項４】  読出コマンドはギャップレス読出コマンドである、請求項３に記載のコンピュータシステム。
【請求項５】  ブートローダは、シーケンシャルアクセスメモリがブートプログラムの少なくとも一部を読出のために利用可能にするまでプロセッサを抑止し、次いでプロセッサをイネーブルするよう構成され、
プロセッサは、イネーブルされるとシーケンシャルアクセスメモリからブートプログラムを読出して実行するよう構成される、請求項１に記載のコンピュータシステム。
【請求項６】  ブートローダは、コンピュータシステムの初期化の際に起動されるよう構成される、請求項１に記載のコンピュータシステム。
【請求項７】  ブートローダは、プログラマブル論理装置を含む、請求項１に記載のコンピュータシステム。
【請求項８】  ブートローダはステートマシンを含む、請求項１に記載のコンピュータシステム。
【請求項９】  ブートローダは、ステートマシンが実現されるプログラマブル論理装
置を含む、請求項８に記載のコンピュータシステム。
【請求項１０】  ステートマシンは、読出コマンドおよびアドレスをシーケンシャルアクセスメモリに入れ、次いでシーケンシャルアクセスメモリを制御して読出コマンドを実行するよう構成される、請求項８に記載のコンピュータシステム。
【請求項１１】  ＲＡＭは、プロセッサ内にキャッシュメモリを含む、請求項１０に記載のコンピュータシステム。
【請求項１２】  ＲＡＭは、プロセッサとは別れている直接実行（ＸＩＰ）メモリを含む、請求項１０に記載のコンピュータシステム。
【請求項１３】  シーケンシャルアクセスメモリとブートローダとは、単一の集積回路に実現される、請求項１に記載のコンピュータシステム。
【請求項１４】  ブートプログラムは、プロセッサアドレスをシーケンシャルアクセスメモリを選択するアドレス範囲内に保つために、プロセッサのプログラムアドレス論理挙動を予測するよう構成される、請求項１に記載のコンピュータシステム。
【請求項１５】  ブートプログラムは、いずれのコードプリフェッチ論理の挙動をも予測して、必要な命令がプリフェッチ論理によってプリフェッチされ捨てられないことを確実にするよう構成される、請求項１に記載のコンピュータシステム。
【請求項１６】  ブートプログラムは、プリフェッチバッファ論理によるコードストリーム内の断続が生じ得る、コード部分の間のパディングとしてＮＯＰ命令を含むよう構成される、請求項１に記載のコンピュータシステム。
【請求項１７】  ブートプログラムは、ＲＡＭ内のブートコード内の分岐が相対的であるよう構成される、請求項１に記載のコンピュータシステム。
【請求項１８】  ブートプログラムは、プロセッサを制御して即時移動命令を用いてシーケンシャルアクセスメモリから揮発性ランダムメモリ（ＲＡＭ）にブートコードを転送させ次いでＲＡＭ内のブートコードにジャンプさせるよう構成される、請求項１に記載のコンピュータシステム。
【請求項１９】  プロセッサとシーケンシャルアクセスメモリとを含むコンピュータシステムの初期プログラム実行のための方法であって、
（ａ）  シーケンシャルアクセスメモリ内のブートプログラムをストアするステップと、
（ｂ）  コンピュータシステムの初期化に応答して、シーケンシャルアクセスメモリを制御してブートプログラムを読出し、かつプロセッサを制御してシーケンシャルアクセスメモリ内のブートプログラムにジャンプさせる、ブートローダを提供するステップと、
（ｃ）  コンピュータシステムを初期化するステップとを含み、
ブートプログラムは、プロセッサを制御してシーケンシャルアクセスメモリから揮発性ランダムメモリ（ＲＡＭ）にブートコードを転送させ次いでＲＡＭのブートコードにジャンプさせるよう構成される、方法。
【請求項２０】  ステップ（ｂ）は、読出コマンドおよびアドレスをシーケンシャルアクセスメモリに入れ、次いでシーケンシャルアクセスメモリを制御して読出コマンドを実行するよう、ブートローダを構成するステップを含む、請求項１９に記載の方法。
【請求項２１】  ステップ（ａ）は、ブートプログラムを少なくとも１つのメモリページにストアするようシーケンシャルアクセスメモリを構成するステップを含み、
ステップ（ｂ）は、読出コマンドが第１のメモリページを読出させるようブートローダを構成するステップを含む、請求項２０に記載の方法。
【請求項２２】  読出コマンドはギャップレス読出コマンドである、請求項２１に記載の方法。
【請求項２３】  ステップ（ｂ）は、シーケンシャルアクセスメモリがブートプログラムの少なくとも一部の読出を完了するまでプロセッサを抑止し次いでプロセッサをイネーブルするよう、ブートローダを構成するステップを含み、
プロセッサは、イネーブルされた際にシーケンシャルアクセスメモリ内のブートプログラムを実行するよう構成される、請求項１９に記載の方法。
【請求項２４】  ステップ（ｂ）は、コンピュータシステムの初期化の際に起動されるようブートローダを構成するステップを含む、請求項１９に記載の方法。
【請求項２５】  ステップ（ｂ）は、プログラマブル論理装置を含むようブートローダを構成するステップを含む、請求項１９に記載の方法。
【請求項２６】  ステップ（ｂ）は、ステートマシンを含むようブートローダを構成するステップを含む、請求項１９に記載の方法。
【請求項２７】  ステップ（ｂ）は、ステートマシンが実現されるプログラマブル論理装置を含むようブートローダを構成するステップを含む、請求項２６に記載の方法。
【請求項２８】  ステートマシンは、読出コマンドとアドレスとをシーケンシャルアクセスメモリに入れ、次いでシーケンシャルアクセスメモリを制御して読出コマンドを実行するよう構成される、請求項２６に記載の方法。
【請求項２９】  揮発性ランダムアクセスメモリ（ＲＡＭ）を提供するステップ（ｄ）をさらに含み、
ステップ（ａ）は、プロセッサを制御してシーケンシャルアクセスメモリからＲＡＭにブートコードを転送させ次いでＲＡＭのブートコードにジャンプさせるよう、ブートプログラムを構成するステップを含む、請求項１９に記載の方法。
【請求項３０】  ステップ（ｄ）は、ＲＡＭがプロセッサ内にキャッシュメモリを含むよう提供するステップを含む、請求項２９に記載の方法。
【請求項３１】  ステップ（ｄ）は、ＲＡＭがプロセッサとは別れている直接実行（ＸＩＰ）メモリを含むよう提供するステップを含む、請求項２９に記載の方法。
【請求項３２】  ステップ（ｂ）は、ブートローダおよびシーケンシャルアクセスメモリを単一集積回路内に実現するステップを含む、請求項１９に記載の方法。
【請求項３３】  ステップ（ａ）は、プロセッサアドレスをシーケンシャルアクセスメモリを選択するアドレス範囲に保つためにプロセッサのプログラムアドレス論理挙動を予測するようブートプログラムを構成するステップを含む、請求項１９に記載の方法。
【請求項３４】  ステップ（ａ）は、どのようなコードプリフェッチ論理の挙動をも予測し、必要な命令がプリフェッチ論理によってプリフェッチされ捨てられないことを確実にするようブートプログラムを構成するステップを含む、請求項１９に記載の方法。
【請求項３５】  ステップ（ａ）は、プリフェッチバッファ論理によってコードストリーム内の分断が起こり得るコード部分の間にパディングとして用いられるＮＯＰ命令を含むようブートプログラムを構成するステップを含む、請求項１９に記載の方法。
【請求項３６】  ステップ（ａ）は、プロセッサを制御してシーケンシャルアクセスメモリから揮発性ランダムメモリ（ＲＡＭ）にブートコードを転送させ次いでＲＡＭ内のブートコードにジャンプさせるよう、ブートプログラムを構成するステップと、
ＲＡＭ内のブートコード内の分岐が相対的であるようブートプログラムを構成するステップとを含む、請求項１９に記載の方法。
【請求項３７】  ステップ（ａ）は、プロセッサを制御してシーケンシャルアクセスメモリから揮発性ランダムメモリ（ＲＡＭ）に即時移動命令を用いてブートコードを転送させ次いでＲＡＭ内のブートコードにジャンプさせるよう、ブートプログラムを構成するステップを含む、請求項１９に記載の方法。