【手続補正書】
【提出日】平成19年3月5日(2007.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップの第１の主面上に形成されたパッド電極と、
前記半導体チップの第２の主面から前記パッド電極に到達するビアホールと、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体チップの第２の主面上に延びる配線層と、
前記配線層上を覆うようにして形成され、かつ当該配線層を補強する補強層と、
前記補強層上に形成された保護層と、を有し、
前記保護層と接する前記補強層の表面は、粗面化処理されていることを特徴とする半導体装置。
【請求項２】
前記半導体チップの第２の主面上から前記ビアホールの側壁にかけて形成された絶縁膜と、
前記補強層及び前記保護層の一部を開口する開口部と、
前記開口部で露出する前記配線層上に形成された導電端子と、を有し、
前記配線層は、前記ビアホールから前記絶縁膜上を含む前記半導体チップの第２の主面上に延びていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記補強層は、シリコン酸化膜もしくはシリコン窒化膜から成ることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
半導体チップの第１の主面上に形成されたパッド電極と、
前記半導体チップの第２の主面から前記パッド電極に到達するビアホールと、
前記半導体チップの第２の主面上から前記ビアホールの側壁にかけて形成された絶縁膜と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体チップの第２の主面上に延びる配線層と、
前記配線層上に、当該配線層を覆うようにして形成された保護層と、を有し、
前記保護層と接する前記絶縁膜の表面、もしくは当該絶縁膜及び前記配線層の表面は、粗面化処理されていることを特徴とする半導体装置。
【請求項５】
前記絶縁膜上に設けられた緩衝層と、
前記保護層の一部を開口する開口部と、
前記開口部で露出する前記配線層上に形成された導電端子と、を有し、
前記配線層は、前記ビアホールから前記緩衝層上を含む前記半導体チップの第２の主面上に延びていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記配線層は銅から成ることを特徴とする請求項１乃至請求項５のうちいずれか１項に記載の半導体装置。
【請求項７】
前記配線層の下に、バリア層が形成されていることを特徴とする請求項１乃至請求項６のうちいずれか１項に記載の半導体装置。
【請求項８】
前記バリア層はチタンナイトライドから成ることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体チップの第１の主面に接着された支持体を有することを特徴とする請求項１乃至請求項８のうちいずれか１項に記載の半導体装置。
【請求項１０】
第１の主面上にパッド電極が形成された半導体基板を準備し、
前記半導体基板の第２の主面から前記パッド電極に到達するビアホールを形成する工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びるバリア層を形成する工程と、
前記バリア層上に、配線層を形成する工程と、
前記配線層上に、当該配線層を覆うようにして、当該配線層を補強する補強層を形成する工程と、
前記補強層の表面を粗面化処理する工程と、
前記補強層上に、保護層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記半導体基板の第１の主面上に支持体を接着した後、前記半導体基板の第２の主面上に第１の絶縁膜を形成する工程と、
前記ビアホールを形成した後、前記ビアホール内を含む前記半導体基板の第２の主面の全面に第２の絶縁膜を形成する工程と、
前記ビアホールの底部に位置する第２の絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記補強層及び前記保護層を形成した後、当該補強層及び当該保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記ビアホールを形成した後、前記ビアホール内を含む前記半導体基板の第２の主面上に絶縁膜を形成する工程と、
前記ビアホールの底部に位置する前記絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記補強層及び前記保護層を形成した後、当該補強層及び当該保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請
求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記補強層は、シリコン酸化膜もしくはシリコン窒化膜から成ることを特徴とする請求項１０乃至請求項１２のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記バリア層は、チタンナイトライドから成り、
前記配線層は、銅から成ることを特徴とする請求項１０乃至請求項１３のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記粗面化処理する工程は、ドライエッチングにより行われることを特徴とする請求項１０乃至請求項１４のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記粗面化処理する工程は、ウェットエッチングにより行われることを特徴とする請求項１０乃至請求項１４のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
パッド電極が形成された半導体基板を準備し、
前記半導体基板の第２の主面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜から前記パッド電極に到達するビアホールを形成する工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びるバリア層を形成する工程と、
前記バリア層上に、配線層を形成する工程と、
前記第１の絶縁膜の表面、もしくは前記第１の絶縁膜及び前記配線層の表面を粗面化処理する工程と、
前記第１の絶縁膜及び前記配線層上に、当該配線層を覆うようにして、保護層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１８】
前記ビアホールを形成した後、前記ビアホール内を含む前記半導体基板の第２の主面上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に緩衝層を形成する工程と、
前記ビアホールの底部に位置する第２の絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記バリア層、前記配線層及び前記保護層を形成した後、当該保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
第１の主面上にパッド電極が形成された半導体基板を準備し、
前記半導体基板の第２の主面から前記パッド電極に到達するビアホールを形成する工程と、
前記ビアホールを含む前記半導体基板の第２の主面上に絶縁膜を形成する工程と、
前記ビアホールの底部に位置する前記絶縁膜を除去して、前記ビアホールの側壁に側壁絶縁膜を形成する工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びるバリア層を形成する工程と、
前記バリア層上に、配線層を形成する工程と、
前記絶縁膜の表面、もしくは前記絶縁膜及び前記配線層の表面を粗面化処理する工程と、
前記絶縁膜及び前記配線層上に、当該配線層を覆うようにして、保護層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２０】
前記絶縁膜を形成した後、当該絶縁膜上に緩衝層を形成する工程と、
前記配線層及び前記保護層を形成した後、当該保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記バリア層は、チタンナイトライドから成り、
前記配線層は、銅から成ることを特徴とする請求項１７乃至請求項２０のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記粗面化処理する工程は、ドライエッチングにより行われることを特徴とする請求項１７乃至請求項２１のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２３】
前記粗面化処理する工程は、ウェットエッチングにより行われることを特徴とする請求項１７乃至請求項２１のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２４】
前記半導体基板の第１の主面に支持体を接着する工程を有することを特徴とする請求項１０乃至請求項２３のうちいずれか１項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の半導体装置は、上記課題に鑑みて為されたものであり、半導体チップの第１の主面上に形成されたパッド電極と、半導体チップの第２の主面からパッド電極に到達するビアホールと、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体チップの第２の主面上に延びるバリア層（例えばチタンナイトライドから成る）と、バリア層上に形成された配線層（例えば銅から成る）と、バリア層及び配線層上を覆うようにして形成され、かつ当該配線層を補強する補強層（例えばシリコン酸化膜もしくはシリコン窒化膜から成る）と、補強層上に形成された保護層と、を有し、保護層と接する補強層の表面は、粗面化処理されていることを特徴とするチップサイズパッケージ型の半導体装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の半導体装置は、半導体チップの第１の主面上に形成されたパッド電極と、半導体チップの第２の主面からパッド電極に到達するビアホールと、半導体チップの第２の主面からビアホールにかけて形成された絶縁膜と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体チップの第２の主面上に延びるバリア層（例えばチタンナイトライドから成る）と、バリア層上に形成された配線層（例えば銅から成る）と、配線上に、当該配線層を覆うようにして形成された保護層と、を有し、保護層と接する絶縁膜の表面、もしくは絶縁膜及び配線層の表面は、粗面化処理されていること
を特徴とするチップサイズパッケージ型の半導体装置である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明の半導体装置の製造方法は、第１の主面上にパッド電極が形成された半導体基板を準備し、半導体基板の第２の主面からパッド電極に到達するビアホールを形成する工程と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びるバリア層を形成する工程と、バリア層上に、配線層を形成する工程と、配線層上に、当該配線層を覆うようにして、当該配線層を補強する補強層を形成する工程と、補強層の表面を粗面化処理する工程と、粗面化処理された補強層上に保護層を形成する工程と、を有することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明の半導体装置の製造方法は、第１の主面上にパッド電極が形成された半導体基板を準備し、半導体基板の第２の主面上に第１の絶縁膜を形成する工程と、半導体基板の第２の主面からパッド電極に到達するビアホールを形成する工程と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びるバリア層を形成する工程と、バリア層上に配線層を形成する工程と、第１の絶縁膜の表面、もしくは第１の絶縁膜及び配線層の表面を粗面化処理する工程と、第１の絶縁膜および配線層上に、当該配線層を覆うようにして、保護層を形成する工程と、を有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、本発明の半導体装置の製造方法は、第１の主面上にパッド電極が形成された半導体基板を準備し、半導体基板の第２の主面からパッド電極に到達するビアホールを形成する工程と、ビアホールを含む半導体基板の第２の主面上に絶縁膜を形成する工程と、ビアホールの底部を除去する工程と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びるバリア層及び配線層を形成する工程と、絶縁膜の表面、もしくは絶縁膜及び配線層の表面を粗面化処理する工程と、絶縁膜および配線層上に、当該配線層を覆うようにして、保護層を形成する工程と、を有することを特徴とする。