(57)【要約】  電源クランプにおけるスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際の放電電流を制御し、階調性を損なうことなく輝度を抑えた画像の表示を行うＰＤＰ駆動回路およびプラズマディスプレイ装置を提供する。ＰＤＰ（１０）を駆動するＰＤＰ駆動回路（７０１）は、走査電極および維持電極に所定の電位を印加するためのスイッチとしての少なくとも２つのスイッチング素子（Ｓ５１、Ｓ５２）をそれぞれ独立して制御が可能なようにして、これらのターンオン時間の異なる少なくとも２つのスイッチング素子（Ｓ５１、Ｓ５２）を並列に接続して構成されている。【特許請求の範囲】
【請求項１】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルを駆動する、プラズマディスプレイパネル駆動回路であって、
前記走査電極および維持電極に所定の電位を印加するためのスイッチとして、ターンオン時間の異なる少なくとも２つのスイッチング素子を並列に接続して構成され、
前記少なくとも２つのスイッチング素子はそれぞれ独立して制御が可能なことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項２】
前記走査電極および前記維持電極に、前記プラズマディスプレイパネルの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、前記初期化期間の後に続く期間であって点灯させるべき前記放電セルに前記書込み放電を生じさせるための書込み期間および前記書込み期間の後に続く期間であって前記書込み放電を生じさせた前記放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、それぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極に接続される走査電極駆動回路と、
前記維持電極に接続される維持電極駆動回路と、を備え、
前記走査電極駆動回路または前記維持電極駆動回路は、前記プラズマディスプレイパネルの前記走査電極または前記維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの前記走査電極または前記維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、
前記走査電極または維持電極に電源電位を印加する、前記クランプ部の電源クランプスイッチとして前記少なくとも２つのスイッチング素子を並列に接続して構成される、請求項１記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴであることを特徴とする請求項２記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記少なくとも２つのスイッチング素子は、シリコンカーバイドを素材としたＭＯＳＦＥＴおよびシリコンを素材としたＭＯＳＦＥＴを含むことを特徴とする請求項３記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴとＩＧＢＴを含むことを特徴とする請求項２記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記少なくとも２つのスイッチング素子は、シリコンカーバイドを素材としたＭＯＳＦＥＴを含むことを特徴とする請求項５記載のプラズマディスプレイパネル駆動回路。
【請求項７】
プラズマディスプレイパネルの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、前記初期化期間の後に続く期間であって点灯させるべき前記放電セルに前記書込み放電を生じさせるための書込み期間および前記書込み期間の後に続く期間であって前記書込み放電を生じさせた前記放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、プラズマディスプレイパネルの表示電極対を構成する複数の走査電極および維持電極にそれぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極に接続される走査電極駆動回路と、
前記維持電極に接続される維持電極駆動回路と、を備え、
前記走査電極駆動回路または前記維持電極駆動回路は、前記プラズマディスプレイパネルの前記走査電極または前記維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの前記走査電極または前記維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、
前記走査電極または前記維持電極に電源電位を印加する、前記クランプ部の電源クランプスイッチとしてターンオン時間が実質的に同等の少なくとも２つのスイッチング素子を並列に接続して構成され、前記少なくとも２つのスイッチング素子にそれぞれ異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで、前記少なくとも２つのスイッチング素子の見かけ上のターンオン時間を異ならせ、かつ前記少なくとも２つのスイッチング素子はそれぞれ独立して制御が可能なことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項８】
少なくとも１つの抵抗および少なくとも１つのキャパシタの組合せからなり、前記少なくとも２つのスイッチング素子の各々に対応して、前記スイッチング素子の導通および遮断させるゲート駆動回路を備え、
前記ゲート駆動回路の抵抗の抵抗値またはキャパシタの静電容量の値を、前記スイッチング素子に応じて異ならせることで、前記少なくとも２つのスイッチング素子の見かけ上のターンオン時間を異ならせたことを特徴とする請求項７記載のプラズマディスプレイパネル駆動回路。
【請求項９】
互いに平行に配置され、表示電極対を構成する複数の走査電極および維持電極を形成した第１の基板と、放電空間を挟んで前記第１の基板に対向配置され、前記表示電極対と交差する方向に、複数のデータ電極を形成した第２の基板と、を有し、前記表示電極対と前記データ電極との間の前記放電空間により放電セルを構成したプラズマディスプレイパネルと、
請求項１から請求項８のいずれか１項に記載のプラズマディスプレイパネル駆動回路と、を備えたことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。【０００３】
図１１は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。【０００４】
第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。【０００５】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。【０００６】
図１２は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１１の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。【０００７】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。【０００８】
図１３は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図１３に示すように、各サブフィールドは、ＰＤＰ１０の放電セルＣの内部を書込み放電が可能な帯電状態にするための初期化期間、初期化期間の後に続く期間であって点灯させるべき放電セルに書込み放電を生じさせるための書込み期間、および書込み期間の後に続く期間であって書込み放電を生じさせた放電セルＣを点灯させるための維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。【０００９】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。【００１０】
具体的には、初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。【００１１】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。【００１２】
次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ１〜ＳＣｎを走査している間に、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。【００１３】
具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣＰとの交差部に対応する放電セルＣｐ，ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。【００１４】
続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層３５を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。【００１５】
具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。その後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣＰと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加し、その後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻す。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。【００１６】
図１４は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図１４に示すプラズマディスプレイ装置６００は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、ＰＤＰ１０を備えている。【００１７】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。【００１８】
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。【００１９】
ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１１の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。【００２０】
データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。【００２１】
走査電極駆動回路５は、維持期間に走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路５１を内部に備え、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。【００２２】
維持電極駆動回路６は、維持期間に維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生するための維持パルス発生回路６１を内部に備え、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。【００２３】
このようなプラズマディスプレイ装置６００では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。【００２４】
消費電力を削減する技術の一つとして、ＰＤＰ１０が容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰ１０の容量性負荷とをＬＣ共振させ、ＰＤＰ１０の容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰ１０の駆動に再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。【００２５】
この技術では、例えば、維持期間における走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎへの維持パルス電圧の印加にＰＤＰ１０から回収した電力を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。【００２６】
すなわち、維持パルス発生回路５１に、インダクタを備えた共振回路、すなわち電力回収回路を備え、ＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を走査電極ＳＣ１〜ＳＣｎの駆動電力として再利用する構成にして、消費電力を削減する。また、維持パルス発生回路６１に電力回収回路を備え、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を維持電極ＳＵ１〜ＳＵｎの駆動電力として再利用する構成にして、消費電力を削減する。この構成を、図面を用いて説明する。
図１５は、電力回収回路を備えた走査電極駆動回路５および維持電極駆動回路６が備えた維持パルス発生回路６１の回路図である。【００２７】
走査電極駆動回路５は、維持パルス発生回路５１、初期化波形発生回路５２および走査パルス発生回路５３を備えている。【００２８】
維持パルス発生回路５１は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と、コイルＬ１と回収コンデンサＣ１とスイッチング素子Ｓ１、Ｓ２と逆流防止用ダイオードＤ１、Ｄ２とを有する電力回収部と、スイッチング素子Ｓ５、Ｓ６を有する電圧クランプ部とからなる。電力回収部では、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）とコイルＬ１とをＬＣ共振させて、電力の回収および供給を行う。電力の回収時には、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電力を、電流の逆流防止用ダイオードＤ２およびスイッチング素子Ｓ２を介して回収コンデンサＣ１に移動させる。電力の供給時には、回収コンデンサＣ１に蓄えられた電力を、スイッチング素子Ｓ１および逆流防止用ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ１〜ＳＣｎ）に移動する。こうして維持期間における走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって電力回収部では、維持期間において、定電圧電源Ｖ１から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動を行うため、理論的には消費電力は０となる。
一方、電圧クランプ部は、電圧値Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎを、スイッチング素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって、電圧クランプ部による走査電極ＳＣ１〜ＳＣｎの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。【００２９】
こうして維持パルス発生回路５１は、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。このとき、ＬＣ共振を利用した維持パルス発生回路５１では、維持パルスの電圧が極大値になるまで電力回収部によって電力供給を行い、その後電圧クランプ部に切り替えることで、理論的な消費電力が０である電力回収部を最大限に利用した駆動を行うことができ、走査電極駆動回路５の消費電力を低減することができる。
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）等のスイッチング動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチング動作を行う部分に対して並列に、かつスイッチング動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチング素子は、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。【００３０】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と電圧値Ｖｓｅｔの定電圧電源Ｖ２と負の電圧値Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生する。また、スイッチング素子Ｓ２１は、スイッチング素子Ｓ２１が遮断（以下、スイッチング素子を遮断させることを「オフ」と略記する）されているときにそのボディダイオードを通って定電圧電源Ｖ２から主放電経路（維持パルス発生回路５１、初期化波形発生回路５２、走査パルス発生回路５３が共通して接続され、走査電極ＳＣ１〜ＳＣｎへ供給する電力および走査電極ＳＣ１〜ＳＣｎからの回収電力が流れる経路）に電流が流れ込まないような向きで配置され、スイッチング素子Ｓ２２は、スイッチング素子Ｓ２２がオフのときにそのボディダイオードを通って主放電経路から定電圧電源Ｖ３に電流が流れ込まないような向きで配置されている。【００３１】
こうして初期化波形発生回路５２は上述したような初期化波形を発生させ、初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生させる。【００３２】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電圧値Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、２つの入力口を有しスイッチングにより２つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するＳｃａｎＩＣであるＩＣ３１とを有している。
書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、スイッチング素子Ｓ３１を導通（以下、スイッチング素子を導通させることを「オン」と略記する）させて定電圧電源Ｖ４から逆流防止用ダイオードＤ３１およびスイッチング素子Ｓ３１を介して供給される電圧値Ｖｓｃｎの電力をＩＣ３１の一方の入力口に入力する。また、初期化波形発生回路５２のスイッチング素子Ｓ２２をオンにして、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して供給される負の電圧値Ｖａｄの電力をＩＣ３１の他方の入力口に入力する。そして、定電圧電源Ｖ４から供給される電力と定電圧電源Ｖ３から供給される電力とのいずれか一方の電力がＩＣ３１で選択され、走査電極ＳＣ１〜ＳＣｎに供給される構成としている。すなわち、ＩＣ３１は、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３からの電力を、それ以外のときには定電圧電源Ｖ４からの電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチング動作する。
なお、スイッチング素子Ｓ３２は、書込み期間ではオフにし、初期化期間および維持期間ではオンにする。これは、スイッチング素子Ｓ３２をオンさせることによりＩＣ３１の２つの入力口に同じ電力が入力されるようにして、ＩＣ３１のスイッチング状態にかかわらず同じ電力が走査電極ＳＣ１〜ＳＣｎに供給されるようにするためである。【００３３】
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＩＣ３１は、サブフィールド処理回路３において作成されたサブフィールド制御信号にもとづき切り替えが制御される。【００３４】
また、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離するために、維持パルス発生回路５１と初期化波形発生回路５２との間の主放電経路上には、スイッチング素子Ｓ９およびＳ１０が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このようなダイオード同士を互いに逆方向にしての直列接続を「バックトゥバック接続」と記す）。このような構成とすることにより、スイッチング素子Ｓ９およびＳ１０を同時にオフにすれば、維持パルス発生回路５１から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離することが可能となる。【００３５】
これは、初期化波形発生回路５２の定電圧電源Ｖ２からの電力供給時に、それよりも電位の低い維持パルス発生回路５１の定電圧電源Ｖ１の影響を受けないようにするためであり、また、初期化波形発生回路５２における負の電位の定電圧電源Ｖ３からの電力供給時に、それよりも高い電位、すなわち維持パルス発生回路５１の接地電位（以下、「ＧＮＤ」と略記する）の影響を受けないようにするためである。【００３６】
定電圧電源Ｖ２による電力供給時には、電圧値Ｖｓｅｔの定電圧電源Ｖ２からそれよりも電位の低い定電圧電源Ｖ１へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が定電圧電源Ｖ２の電位Ｖｓｅｔよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電圧値Ｖａｄの定電圧電源Ｖ３による電力供給時には、定電圧電源Ｖ３よりも電位の高いＧＮＤから定電圧電源Ｖ３へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が定電圧電源Ｖ３の負の電圧値Ｖａｄよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。
しかし、初期化波形発生回路５２によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間において、スイッチング素子Ｓ９、Ｓ１０をオフにすることで、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、維持パルス発生回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間はスイッチング素子Ｓ９およびＳ１０をオンにして維持パルス発生回路５１を主放電経路に電気的に接続し、それ以外の初期化期間等ではスイッチング素子Ｓ９およびＳ１０をオフにして維持パルス発生回路５１を主放電経路から電気的に分離する。
なお、維持パルス発生回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間は、定電圧電源Ｖ１よりも電位が高い定電圧電源Ｖ２およびＧＮＤよりも電位が低い定電圧電源Ｖ３を主放電経路から電気的に分離しなければならないが、スイッチング素子Ｓ２１、Ｓ２２をオフにすることによってそれを行うことができる。これは、スイッチング素子Ｓ２１のボディダイオードが定電圧電源Ｖ２から主放電経路へ流れる電流を遮断する向きになるようにスイッチング素子Ｓ２１が配置されているからであり、また、スイッチング素子Ｓ２２のボディダイオードが主放電経路から定電圧電源Ｖ３へ流れる電流を遮断する向きになるようにスイッチング素子Ｓ２２が配置されているからである。
なお、維持電極駆動回路６における維持パルス発生回路６１は、電圧値Ｖｓｕｓの定電圧電源Ｖ５と、コイルＬ２と回収コンデンサＣ２とスイッチング素子Ｓ３、Ｓ４と逆流防止用ダイオードＤ３、Ｄ４とを有する電力回収部と、スイッチング素子Ｓ７、Ｓ８を有する電圧クランプ部とからなり、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とコイルＬ２とをＬＣ共振させて、回収コンデンサＣ２に電力の回収を行う構成であるが、その動作は維持パルス発生回路５１と同様であるので説明を省略する。【００３７】
一方、ＰＤＰ１０においては、消費電力の削減と同様に、画像を見やすく表示することも重要である。そして、画像を見やすくするために明るく表示する技術について様々な提案がなされている。【００３８】
画像を明るく表示する技術の一つとして、維持期間における維持パルスのパルス数を制御する技術が開示されている。この技術では、放電セルは維持期間に生じる発光の回数が多いほど明るさが増して見えるという原理を応用し、例えば、１フィールドを第１サブフィールドから第８サブフィールド（以下、第１サブフィールドを「ＳＦ１」、第２サブフィールドを「ＳＦ２」というように略記する）の８つのサブフィールドで構成し、ＳＦ１の維持パルス数を１、ＳＦ２の維持パルス数を２、以下ＳＦ３からＳＦ８までの維持パルス数をそれぞれ４、８、１６、３２、６４、１２８とした場合に、ＳＦ１からＳＦ８までの維持パルス数をそれぞれ２倍の２、４、８、１６、３２、６４、１２８、２５６にした２倍モード、ＳＦ１からＳＦ８までの維持パルス数をそれぞれ３倍にした３倍モード、同様に４倍にした４倍モードと、サブフィールドの維持パルス数を１倍から２倍、３倍、４倍と変化させる（以下、この維持パルス数の倍率のことを「輝度倍率」と略記する）ことによって維持期間における発光の回数を制御し、画面の明るさを調整することができる。この技術を用いれば、画像の平均的な明るさ（ＡＰＬ：Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）を検出し、検出されたＡＰＬにもとづいて輝度倍率を切り替え、ＡＰＬが低い場合に輝度倍率を上げることで、暗い画像をより明るく表示することが可能となる（例えば、特許文献２参照）。【００３９】
あるいは、維持パルス波形の傾きを急峻にすると維持放電が強く発生して輝度が増すという現象を応用し、ＡＰＬを検出するとともに検出したＡＰＬにもとづき電力回収部による駆動時間を制御し、ＡＰＬが低い画像では維持パルス波形の傾きを急峻にして強い維持放電を発生させ、輝度を向上させる技術等も開示されている（例えば、特許文献３参照）。
【特許文献１】特公平７−１０９５４２号公報
【特許文献２】特開平８−２８６６３６号公報
【特許文献３】特開２００１−１８４０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４０】
上述したような技術によれば、維持期間における維持パルス数を増やす、あるいは維持パルス波形を急峻にして強い維持放電を発生させる等して放電セルの明るさの最大値（以下、「ピーク輝度」と記す）を上げ、放電セルを明るく発光させてダイナミックな画像を表示させることができる。【００４１】
しかし、上述したような技術によれば、放電セルを明るく発光させて画像を明るく表示することが可能となる一方で、放電セルが明るく発光することで画像の中の暗い領域等も明るく表示されてしまい、黒の締りがない白っぽい画像、いわゆる黒が浮いた画像が表示されてしまう場合がある。特に、暗い画像を頻繁に表示させるような全体的に暗いシーンの多い映画等を視聴する場合には、黒が浮いてしまうと画像の品位を損ねてしまう恐れがある。【００４２】
あるいは、周囲を暗くしてプラズマディスプレイ装置６００を視聴するときに不必要に画像が明るく表示される等、プラズマディスプレイ装置６００の視聴環境と表示される画像の明るさとのバランスがとれていないような場合に、表示された画像がまぶしく感じられる場合がある。【００４３】
そのような場合に、上述した従来技術においては、いわゆるコントラスト調整等の信号処理によって明るさの調整を行い、黒の締まった画像あるいはまぶしく感じることのない画像を表示させて対応していた。例えば、輝度値０から１０２３までの１０２４階調で画像表示を行うプラズマディスプレイ装置６００では、コントラスト調整によってピーク輝度を最大輝度値１０２３の半分の輝度値５１１にすると、コントラストが半分、すなわち明るさを半分にした画像を表示することができる。【００４４】
しかしながら、そのようなコントラスト調整等による明るさの調整では、例えばピーク輝度を最大輝度値１０２３の半分の輝度値５１１にすることで、輝度値０から５１１までの５１２階調で画像表示を行わなくてはならなくなり、表示される画像の階調性が損なわれてしまう。【００４５】
本発明は、このような課題に鑑みてなされたものであり、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路、およびプラズマディスプレイ装置において、電源クランプ時におけるスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００４６】
上記目的を達成するために、本発明のＰＤＰ駆動回路は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルを駆動する、プラズマディスプレイパネル駆動回路であって、走査電極および維持電極に所定の電位を印加するためのスイッチとしてターンオン時間の異なる少なくとも２つのスイッチング素子を並列に接続して構成し、それぞれのスイッチング素子を独立して制御可能にしたことを特徴とする。【００４７】
この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電圧を印加することができ、例えばターンオン時間が比較的長いスイッチング素子によって電圧を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。【００４８】
また、ＰＤＰの走査電極および維持電極に、ＰＤＰの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、初期化期間の後に続く期間であって点灯させるべき前記放電セルに書込み放電を生じさせるための書込み期間および書込み期間の後に続く期間であって書込み放電を生じさせた放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、それぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、走査電極に接続される走査電極駆動回路と、維持電極に接続される維持電極駆動回路と、を備え、走査電極駆動回路または維持電極駆動回路は、ＰＤＰの走査電極または維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの走査電極または維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの走査電極または維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、走査電極または維持電極に電源電位を印加する、クランプ部の電源クランプスイッチとしてターンオン時間が異なる少なくとも２つのスイッチング素子を並列に接続して構成し、それぞれ独立して制御を可能にしてもよい。【００４９】
この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電源電位を印加することができ、例えばターンオン時間が比較的長いスイッチング素子によって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
また、上述したターンオン時間が異なる少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴであってもよい。この構成によれば、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができ、例えばターンオン時間が比較的長いＭＯＳＦＥＴによって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
また、上述した少なくとも２つのＭＯＳＦＥＴは、シリコンカーバイドを素材としたＭＯＳＦＥＴとシリコンを素材としたＭＯＳＦＥＴであってもよい。この構成によれば、シリコンカーバイドを素材としたＭＯＳＦＥＴのターンオン時間が比較的短く、シリコンを素材としたＭＯＳＦＥＴのターンオン時間が比較的長いため、ターンオン時間の切り替えが可能な電源クランプスイッチを容易に構成することができる。【００５０】
また、上述したターンオン時間が異なる少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴとＩＧＢＴであってもよい。この構成によれば、ＭＯＳＦＥＴのターンオン時間が比較的短く、ＩＧＢＴのターンオン時間が比較的長いため、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができ、例えばターンオン時間が比較的長いＩＧＢＴによって電源クランプを行わせることで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。【００５１】
また、上述したＭＯＳＦＥＴは、シリコンカーバイドを素材としたＭＯＳＦＥＴであってもよい。この構成によれば、シリコンカーバイドを素材としたＭＯＳＦＥＴのターンオン時間が比較的短く、ＩＧＢＴのターンオン時間が比較的長いため、ターンオン時間の切り替えが可能な電源クランプスイッチを容易に構成することができる。【００５２】
また、電源クランプスイッチを、ターンオン時間が異なる少なくとも２つのスイッチング素子に代えてターンオン時間が実質的に同等の少なくとも２つのスイッチング素子によって構成し、それら少なくとも２つのスイッチング素子にそれぞれ異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせる構成にしてもよい。この構成によれば、ターンオン時間が実質的に同等のスイッチング素子であっても、異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせることができ、例えば抵抗値が比較的大きい抵抗値を介してスイッチング素子を導通させるための信号を印加して電源電位を印加することで見かけ上のターンオン時間を比較的長くすることができ、それにより維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。【００５３】
また、スイッチング素子のゲート駆動回路を少なくとも１つの抵抗と少なくとも１つのキャパシタを含んだ構成とし、この１つの抵抗の抵抗値またはこの1つのキャパシタの静電容量の値を異ならせることで、見かけ上のターンオン時間を異ならせてもよい。この構成によれば、ターンオン時間が実質的に同等のスイッチング素子であっても、異なる抵抗値の抵抗や異なる静電容量のキャパシタを介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせることができ、例えば抵抗値が比較的大きい抵抗値を介してスイッチング素子を導通させるための信号を印加して電源電位を印加することで見かけ上のターンオン時間を比較的長くすることができ、それにより維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
また、本発明のプラズマディスプレイ装置は、互いに平行に配置され、表示電極対を構成する複数の走査電極および維持電極を形成した第１の基板と、放電空間を挟んで前記第１の基板に対向配置され、表示電極対と交差する方向に、複数のデータ電極を形成した第２の基板と、を有し、表示電極対とデータ電極との間の放電空間により放電セルを構成したプラズマディスプレイパネルと、上述したいずれかのＰＤＰ駆動回路と、を備えたことを特徴とする。この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電源電位あるいは接地電位を印加するプラズマディスプレイ装置を構成することができ、例えばターンオン時間が比較的長いスイッチング素子によって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００５４】
本発明によれば、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路およびプラズマディスプレイ装置において、電源電位を印加するスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００５５】
【図１】図１は本発明の実施の形態１におけるＰＤＰ駆動回路の回路図である。
【図２】図２はターンオン時間が異なるスイッチング素子における動作の違いを示す概略波形図である。
【図３】図３は本発明の実施の形態１におけるＰＤＰ駆動回路の他の例を示す回路図である。
【図４】図４は本発明の実施の形態２におけるＰＤＰ駆動回路の回路図である。
【図５】図５は本発明の実施の形態２におけるＰＤＰ駆動回路の他の例を示す回路図である。
【図６】図６は本発明の実施の形態３におけるＰＤＰ駆動回路の回路図である。
【図７】図７は本発明の実施の形態３におけるＰＤＰ駆動回路の他の例を示した回路図である。
【図８】図８は本発明の実施の形態３におけるＰＤＰ駆動回路のさらに他の例を示した回路図である。
【図９】図９は本発明の実施の形態４におけるＰＤＰ駆動回路の一例を示した回路図である。
【図１０】図１０は本発明の実施の形態４におけるＰＤＰ駆動回路のさらに他の一例を示した回路図である。
【図１１】図１１は従来のＰＤＰの構造を示す斜視図である。
【図１２】図１２は図１１のＰＤＰの電極配列図である。
【図１３】図１３は図１１のＰＤＰの各電極に印加する各駆動電圧波形を示す図である。
【図１４】図１４は図１１のＰＤＰを組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。
【図１５】図１５は電力回収回路を備えた走査電極駆動回路および維持電極駆動回路が備えた維持パルス発生回路の回路図である。
【符号の説明】
【００５６】
１    ＡＤコンバータ
２    映像信号処理回路
３    サブフィールド処理回路
４    データ電極駆動回路
５，５０１，５０４，５０５，５０６，５０７，５０８，５０９    走査電極駆動回路
６    維持電極駆動回路
１０    プラズマディスプレイパネル（ＰＤＰ）
２０    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４，３３    誘電体層
２５    保護層
３０    （ガラス製の）背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
５１，６１，６２，５１１，５１４，５１５，５１６，５１７，５１８，５１９    維持パルス発生回路
５２    初期化波形発生回路
５３    走査パルス発生回路
Ｃ１，Ｃ２    回収コンデンサ
Ｃ５１，Ｃ５２，Ｃ３１    コンデンサ
Ｌ１，Ｌ２，Ｌ１Ａ，Ｌ１Ｂ    コイル
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ１０，Ｄ３１    ダイオード
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ５４，Ｓ５５，Ｓ５６，Ｓ５７，Ｓ５８，Ｓ６，Ｓ６１，Ｓ６２，Ｓ７，Ｓ７１，Ｓ７２，Ｓ８，Ｓ９，Ｓ１０，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２    スイッチング素子
Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５    定電圧電源
Ｒ５１，Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５，Ｒ５６    抵抗
ＩＣ３１    ＳｃａｎＩＣ
【発明を実施するための最良の形態】
【００５７】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。【００５８】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰ駆動回路の回路図である。なお、本実施の形態におけるＰＤＰ駆動回路が駆動の対象とするＰＤＰ１０の構造および電極配列は図１１および図１２に示したＰＤＰ１０の構造および電極配列と同様であり、また、本実施の形態におけるＰＤＰ駆動回路がＰＤＰ１０の各電極に印加する各駆動電圧波形は図１３に示した駆動電圧波形と同様であり、また、本実施の形態におけるＰＤＰ駆動回路およびＰＤＰ１０が組み込まれたプラズマディスプレイ装置の電気的構成は図１４に示した電気的構成と同様であるので、それぞれの構成および動作に関する説明は省略する。
図１に示すとおり、本発明の実施の形態１におけるＰＤＰ駆動回路７０１は電力回収回路を備えた走査電極駆動回路５０１および維持パルス発生回路６１を備え、走査電極駆動回路５０１は、維持パルス発生回路５１１と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。【００５９】
維持パルス発生回路５１１は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電力回収部は、コイルＬ１と、回収コンデンサＣ１と、スイッチング素子Ｓ１、Ｓ２と、逆流防止用ダイオードＤ１、Ｄ２とを備えている。また、電圧クランプ部は、スイッチング素子Ｓ５１、Ｓ５２が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１から流れる電流を遮断する向きに配置された電源クランプスイッチと、スイッチング素子Ｓ６からなりそのボディダイオードがＧＮＤへ流れる電流を遮断する向きに配置された接地クランプスイッチとを備えている。【００６０】
また、スイッチング素子Ｓ５１、Ｓ５２は、導通を開始させるための信号が印加されてから実際に導通が開始されるまでの時間、すなわちターンオン時間が互いに異なり、スイッチング素子Ｓ５１はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ５２はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ５１、Ｓ５２はそれぞれ独立してオン／オフ（スイッチング）の制御が可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５１によって電源クランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ５２によって電源クランプを行う場合とで、定電圧電源Ｖ１から走査電極ＳＣ１〜ＳＣｎに電力が供給されるときの条件を変えることができるように構成している。この詳細については後で説明する。【００６１】
そして、維持パルス発生回路５１１では、スイッチング素子Ｓ１、Ｓ２、Ｓ５１、Ｓ５２、Ｓ６の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。電力回収部では、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷（図１２の走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）とコイルＬ１のインダクタンスとをＬＣ共振させて、電力の回収および供給を行う。電圧クランプ部では、電圧値Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５１またはＳ５２を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎを、スイッチング素子Ｓ６を介して接地電位にクランプすることによって走査電極ＳＣ１〜ＳＣｎの駆動を行う。【００６２】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と、定電圧電源Ｖ１よりも電位の高い電圧値Ｖｓｅｔの定電圧電源Ｖ２と、負の電圧値Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ１〜ＳＣｎに負の電位の電力を供給して、初期化波形を発生させる。また、スイッチング素子Ｓ２１は、そのボディダイオードが定電圧電源Ｖ２から主放電経路に流れる電流を遮断する向きで配置され、スイッチング素子Ｓ２２は、そのボディダイオードが主放電経路から定電圧電源Ｖ３に流れる電流を遮断する向きで配置されている。【００６３】
そして、初期化波形発生回路５２は、初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生し、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生して、走査電極ＳＣ１〜ＳＣｎに印加する。【００６４】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電圧値Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、スイッチング動作を行うＩＣ３１とを有し、書込み期間において負の走査パルスを発生し、走査電極ＳＣ１〜ＳＣｎに順次印加する。【００６５】
また、維持パルス発生回路６１は、維持パルス発生回路５１１と同様の動作により、ＰＤＰ１０の容量性負荷（図１２の維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）とコイルＬ２のインダクタンスとをＬＣ共振させて電力の回収および供給を行い、維持電極ＳＵ１〜ＳＵｎの駆動を行う。【００６６】
また、維持パルス発生回路５１１を初期化波形発生回路５２から電気的に分離するために、維持パルス発生回路５１１と初期化波形発生回路５２との間の主放電経路上には、ボディダイオードが維持パルス発生回路５１１から初期化波形発生回路５２へ流れる電流を遮断する向きになるように配置されたスイッチング素子Ｓ９と、ボディダイオードが初期化波形発生回路５２から維持パルス発生回路５１１へ流れる電流を遮断する向きになるように配置されたスイッチング素子Ｓ１０とが直列に接続されて構成されたスイッチ回路が挿入されている。これにより、スイッチング素子Ｓ９とスイッチング素子Ｓ１０とを同時にオフにすれば、維持パルス発生回路５１１から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１１へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路５１１を初期化波形発生回路５２から電気的に分離することが可能となる。【００６７】
これらスイッチング素子Ｓ１、Ｓ２、Ｓ５１、Ｓ５２、Ｓ６、Ｓ９、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＩＣ３１は、サブフィールド処理回路３において作成されたサブフィールド制御信号にもとづき切り替えが制御される。【００６８】
次に、本発明の実施の形態１において、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が異なるスイッチング素子Ｓ５１、Ｓ５２を並列に接続して構成した理由について説明する。本発明者は、実験により、電源クランプ時におけるスイッチング素子のターンオン時間と維持放電における発光輝度との間に関連があることを見出した。【００６９】
図２は、ターンオン時間が異なるスイッチング素子における動作の違いを示す概略波形図である。図２に示すように、上記のサブフィールド処理回路３により作成されたサブフィールド制御信号に基づくスイッチング素子をオンにするための信号（以下、「オン信号」と略記する）がスイッチング素子に印加されてからスイッチング素子が電流を導通させるまでの時間は、スイッチング素子の特性によって異なる。なお本明細書において、オン信号が動作電圧のしきい値（図２の点線ラインと図２の電圧立ち上がりラインとの交差点の電圧）を超えてからスイッチング素子を流れる電流が定常状態の９０％に達するまでの期間をターンオン時間とする。そして、このようなターンオン時間が比較的短いスイッチング素子とターンオン時間が比較的長いスイッチング素子とを比較すると、図２に示すような違いが表れる。例えば、図２の下段に示すターンオン時間が比較的長いスイッチング素子では、図２の中段に示すターンオン時間が比較的短いスイッチング素子に比べて、スイッチング素子を流れる電流が定常状態に達するまでの時間が長いだけでなく、スイッチング素子を流れる電流が増加する割合が比較的少なく電流は比較的緩やかに増えていって定常状態に達する。【００７０】
すなわち、ターンオン時間が比較的長いスイッチング素子によって電源クランプを行う場合には、ターンオン時間が比較的短いスイッチング素子によって電源クランプを行う場合と比較して定電圧電源Ｖ１から走査電極ＳＣ１〜ＳＣｎに供給される電流の増加する割合が少ないため、維持パルスの立ち上がり時において放電電流が一時的に制限される。これにより維持放電が弱められて発光輝度が抑えられる。【００７１】
そこで、本発明の実施の形態１においては、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを並列に接続し、それぞれ独立してオン／オフの制御ができるような構成とする。そして、維持期間における維持パルス発生回路５１１による走査電極ＳＣ１〜ＳＣｎの駆動において、通常の画像を表示させるときには通常の維持放電を発生させるようにターンオン時間が比較的短いスイッチング素子Ｓ５１による電源クランプ動作を行わせ、明るさ抑えた画像を表示させるときには維持放電を弱めて発生させるようにターンオン時間が比較的長いスイッチング素子Ｓ５２による電源クランプ動作を行わせる。
これにより、通常の明るさでの画像と、発光輝度を下げた、すなわちピーク輝度を抑えた画像とを切り替えて表示することが可能となる。【００７２】
そして、本発明の実施の形態１による明るさの切り替えでは、コントラスト調整等の信号処理による明るさの調整と異なり、放電セルにおける発光輝度を下げてピーク輝度を抑えているので、階調性を損なうことなく画像を表示することが可能となる。【００７３】
このように、本発明の実施の形態１によれば、維持パルス発生回路５１１における電源クランプスイッチを、ターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを並列に接続した構成とすることで、ターンオン時間が比較的短いスイッチング素子Ｓ５１による電源クランプ動作では通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ５２による電源クランプ動作では輝度を抑えて画像を表示させることができる。これにより、階調性を損なうことなく輝度を抑えた画像を表示することが可能となり、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。【００７４】
なお、図１では、スイッチング素子Ｓ５１、Ｓ５２等をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。【００７５】
また、本発明の実施の形態１では、電源クランプスイッチをターンオン時間が異なる２つのスイッチング素子を用いて構成し、通常の発光輝度での画像表示と発光輝度を抑えた画像表示とを切り替える構成を説明したが、何らこの構成に限定するものではなく、ターンオン時間が異なる３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。【００７６】
また、本発明の実施の形態１では、走査電極駆動回路５０１の維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを並列に接続して構成した例を説明したが、維持電極駆動回路６における維持パルス発生回路６１の電源クランプスイッチを同様の構成とすることもできる。【００７７】
図３は、本発明の実施の形態１におけるＰＤＰ駆動回路の他の例を示す回路図である。図３に示すＰＤＰ駆動回路７０３は、走査電極駆動回路５および維持パルス発生回路６２を備え、維持パルス発生回路６２は、電圧値Ｖｓｕｓの定電圧電源Ｖ５と電力回収部と電圧クランプ部とからなり、電力回収部は、コイルＬ２と、回収コンデンサＣ２と、スイッチング素子Ｓ３、Ｓ４と逆流防止用ダイオードＤ３、Ｄ４とを備えている。そして、電圧クランプ部は、ターンオン時間が比較的短いスイッチング素子Ｓ７１とターンオン時間が比較的長いスイッチング素子Ｓ７２とを並列に接続して構成した電源クランプスイッチと、スイッチング素子Ｓ８からなる接地クランプスイッチとを備えている。【００７８】
そして、図１に示したＰＤＰ駆動回路７０１と同様、ターンオン時間が比較的短いスイッチング素子Ｓ７１によって電源クランプ動作を行わせた場合には通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ７２によって電源クランプ動作を行わせた場合には発光輝度を下げてピーク輝度を抑えた画像を表示させることができる。また、図１に示した構成と、図２に示した構成とを組み合わせて用いることも可能であり、その場合には、さらに明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。【００７９】
なお、本発明の実施の形態１においては、図１および図3におけるスイッチング素子としてＭＯＳＦＥＴを使用した図になっているが、スイッチング素子の種類を何ら限定するものではなく、ターンオン時間の切り替えによって維持放電における発光輝度を切り替えることができる構成であれば、例えば、シリコン（Ｓｉ）を材料とする一般に知られたＭＯＳＦＥＴを用いる構成や、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料とするＭＯＳＦＥＴを用いる構成、あるいはＳｉを材料とするＭＯＳＦＥＴとＳｉＣやＧａＮを材料とするＭＯＳＦＥＴとを組み合わせた構成等、どのような構成であってもよい。特に、ＳｉＣやＧａＮを材料とするＭＯＳＦＥＴはターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度）ので、ターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度）Ｓｉを材料とするＭＯＳＦＥＴと組み合わせることで、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができる。【００８０】
（実施の形態２）
本発明の実施の形態１では、図１に示したように、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを並列に接続して構成した例を説明した。しかし、スイッチング素子のターンオン時間の切り替えは、例えば、同じ特性を有するスイッチング素子を用いた構成であっても可能である。本発明の実施の形態２では、この同じ特性を有するスイッチング素子を用いて電源クランプスイッチを構成する例について説明する。【００８１】
図４は、本発明の実施の形態２におけるＰＤＰ駆動回路の回路図である。なお、図４に示したＰＤＰ駆動回路７０４が実施の形態１において図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、電圧クランプ部における電源クランプスイッチの構成であるので、ここではその構成の異なる部分を中心に説明を行う。
図４に示すＰＤＰ駆動回路７０４は、電力回収回路を備えた走査電極駆動回路５０４および維持パルス発生回路６１を備え、走査電極駆動回路５０４は、維持パルス発生回路５１４と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。【００８２】
維持パルス発生回路５１４は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子Ｓ５３、Ｓ５４によって構成された電源クランプスイッチとスイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。【００８３】
電源クランプスイッチを構成するスイッチング素子Ｓ５３、Ｓ５４は実質的に同等の特性を有しており、それぞれのスイッチング素子単体におけるターンオン時間もほぼ等しい。ただし、スイッチング素子Ｓ５３のゲートには抵抗Ｒ５１が、スイッチング素子Ｓ５４のゲートには抵抗Ｒ５２がそれぞれ接続されており、オン信号はそれぞれ抵抗Ｒ５１、Ｒ５２を介してスイッチング素子Ｓ５３、Ｓ５４に印加される構成となっている。つまり、これらの外付けの抵抗Ｒ５１および抵抗Ｒ５２の抵抗値を違えることにより、スイッチング素子Ｓ５３とスイッチング素子Ｓ５４とが、見かけ上のターンオン時間を異なるように構成されている。そして、抵抗Ｒ５２の抵抗値は抵抗Ｒ５１の抵抗値よりも大きく、そのため、スイッチング素子Ｓ５４における見かけ上のターンオン時間はスイッチング素子Ｓ５３よりも長くなっている。
そして、図１に示したＰＤＰ駆動回路７０１と同様、見かけ上のターンオン時間が短いスイッチング素子Ｓ５３によって電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、見かけ上のターンオン時間が長いスイッチング素子Ｓ５４によって電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。【００８４】
このように、本発明の実施の形態２によれば、維持パルス発生回路５１４における電源クランプスイッチを、実質的に同等の特性を有するスイッチング素子Ｓ５３、Ｓ５４を並列に接続した構成とし、さらに、スイッチング素子Ｓ５３のゲートには抵抗値の比較的小さい抵抗Ｒ５１を、スイッチング素子Ｓ５４のゲートには抵抗値の比較的大きい抵抗Ｒ５２をそれぞれ接続した構成とする。これにより、スイッチング素子Ｓ５４における見かけ上のターンオン時間をスイッチング素子Ｓ５３よりも大きくして、放電電流を制限した維持放電を発生させて発光輝度を下げることができる。【００８５】
また、本発明の実施の形態２では、走査電極駆動回路５０４の維持パルス発生回路５１４における電源クランプスイッチのスイッチング素子Ｓ５３、Ｓ５４のゲートに接続される抵抗値を異なるものにすることで、実質的にターンオン時間を変えた例を説明したが、他の回路で実質的にターンオン時間を変えることもできる。【００８６】
図５は、本発明の実施の形態２における電圧クランプ部の他の例を示す回路図である。図５に示す電圧クランプ部の回路図は、図４のＰＤＰ駆動回路７０４においてスイッチング素子Ｓ５３、Ｓ５４で構成されている電圧クランプ部に置き換わるものである。電源クランプスイッチを構成するスイッチング素子Ｓ５５、Ｓ５６は実質的に同等の特性を有しており、それぞれのスイッチング素子単体におけるターンオン時間もほぼ等しい。ただし、スイッチング素子Ｓ５５のゲートとドレインの両端には抵抗Ｒ５３とキャパシタＣ５１を直列接続した回路が並列接続され、ゲートには抵抗Ｒ５４が接続されている。すなわち、スイッチング素子Ｓ５５を導通（オン）および遮断（オフ）させるゲート駆動回路が、抵抗Ｒ５３、抵抗Ｒ５４およびキャパシタＣ５１の組合せにより構成されている。同様に、スイッチング素子Ｓ５６のゲートとドレインの両端には抵抗Ｒ５５とキャパシタＣ５２を直列接続した回路が並列接続され、ゲートには抵抗Ｒ５６が接続されている。すなわち、スイッチング素子Ｓ５６を導通（オン）および遮断（オフ）させるゲート駆動回路が、抵抗Ｒ５５、抵抗Ｒ５６およびキャパシタＣ５２の組合せにより構成されている。【００８７】
つまり、これらの外付けの抵抗Ｒ５３、抵抗Ｒ５４、抵抗Ｒ５５および抵抗Ｒ５６の抵抗値並びにこれらの外付けのキャパシタＣ５１、キャパシタＣ５２の静電容量値を違えることにより、スイッチング素子Ｓ５３とスイッチング素子Ｓ５４とが、見かけ上のターンオン時間を異なるように構成されている。このような構成によれば、図４に示した抵抗Ｒ５１および抵抗Ｒ５２の抵抗値の相違による見かけ上のターンオン時間の変更に比べて、ターンオン時間の可変範囲を広げることができ好適である。
オン信号はそれぞれ抵抗Ｒ５５、Ｒ５６を介してスイッチング素子Ｓ５５、Ｓ５６に印加される構成となっている。そして、キャパシタＣ５２の静電容量の値はキャパシタＣ５１の静電容量の値よりも大きく、そのため、スイッチング素子Ｓ５６における見かけ上のターンオン時間はスイッチング素子Ｓ５５よりも長くなっている。
そして、図１に示したＰＤＰ駆動回路７０１と同様、見かけ上のターンオン時間が短いスイッチング素子Ｓ５５によって電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、見かけ上のターンオン時間が長いスイッチング素子Ｓ５６によって電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
このように、スイッチング素子のドレインとソース間に少なくともキャパシタを含む回路を接続したもので電圧クランプ部を構成し、キャパシタの静電容量を異なるものとすることで、見かけ上のターンオン時間を変えることができる。なお、ドレインとソース間にキャパシタを含む回路を接続したもので電圧クランプ部を構成する場合は、他の回路部品が追加された構成であってもよく、本実施の形態２における図５の構成に限らない。
なお、キャパシタＣ５１、Ｃ５２の静電容量は大きくても１０００ｐＦ程度であり、好ましくは４７０ｐＦ以下である。抵抗Ｒ５１〜Ｒ５６の抵抗値は大きくても１００Ω程度であり、好ましくは４７Ω以下である。
なお、図４ならびに図５では、スイッチング素子Ｓ５３、Ｓ５４、Ｓ５５、Ｓ５６をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。【００８８】
また、本発明の実施の形態２では、電源クランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、それぞれ異なる抵抗値の抵抗をゲートに接続して見かけ上のターンオン時間を異ならせ、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。【００８９】
また、図３に示した例と同様、上述の構成を維持電極ＳＵ１〜ＳＵｎに接続された維持パルス発生回路６２に用いた構成とすることも可能である。【００９０】
（実施の形態３）
本発明の実施の形態１では、図１に示したように、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が異なる複数のＭＯＳＦＥＴを組み合わせて構成した例を説明した。しかし、ターンオン時間の異なるスイッチング素子としては、例えば、ＭＯＳＦＥＴとＭＯＳＦＥＴとは違う種類のスイッチング素子とを組み合わせた構成とすることも可能である。本発明の実施の形態３では、このＭＯＳＦＥＴとＭＯＳＦＥＴとは違う種類のスイッチング素子とを組み合わせて電源クランプスイッチを構成する例について説明する。【００９１】
図６は、本発明の実施の形態３におけるＰＤＰ駆動回路の回路図である。なお、図６に示したＰＤＰ駆動回路７０６が実施の形態１において図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、電圧クランプ部における電源クランプスイッチの構成であるので、ここではその構成の異なる主な部分を中心に説明を行う。
図６に示すＰＤＰ駆動回路７０６は、電力回収回路を備えた走査電極駆動回路５０５および維持パルス発生回路６１を備え、走査電極駆動回路５０５は、維持パルス発生回路５１５と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。【００９２】
維持パルス発生回路５１５は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子Ｓ５７、Ｓ５８によって構成された電源クランプスイッチとスイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。【００９３】
電源クランプスイッチを構成するスイッチング素子Ｓ５７はＭＯＳＦＥＴからなり、比較的短いターンオン時間（例えば、１０ｎｓｅｃ〜１００ｎｓｅｃ程度）でのスイッチング動作を行う。一方、スイッチング素子Ｓ５８は高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）からなり、比較的長いターンオン時間（例えば、１００ｎｓｅｃ〜３００ｎｓｅｃ程度）でのスイッチング動作を行う。したがって、ＭＯＳＦＥＴからなるスイッチング素子Ｓ５７を用いた場合にはターンオン時間を短くした電源クランプ動作をさせることができ、ＩＧＢＴからなるスイッチング素子Ｓ５８を用いた場合にはターンオン時間を長くした電源クランプ動作をさせることができる。
そして、図１に示したＰＤＰ駆動回路７０１と同様、ＭＯＳＦＥＴからなるスイッチング素子Ｓ５７によってターンオン時間が比較的短い電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、ＩＧＢＴからなるスイッチング素子Ｓ５８によってターンオン時間が比較的長い電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。【００９４】
このように、本発明の実施の形態３によれば、維持パルス発生回路５１５における電源クランプスイッチを、ターンオン時間が比較的短いＭＯＳＦＥＴからなるスイッチング素子Ｓ５７とターンオン時間が比較的長いＩＧＢＴからなるスイッチング素子Ｓ５８とを並列に接続した構成とする。これにより、ターンオン時間が比較的短いスイッチング動作と、ターンオン時間が比較的長いスイッチング動作とを切り替えて電源クランプ動作を行わせることができるようになる。【００９５】
なお、ＩＧＢＴにはその構造上寄生ダイオードが生成されないので、スイッチング素子Ｓ５８に関しては、ＭＯＳＦＥＴに寄生して生成されるボディダイオード相当のダイオードをスイッチング素子Ｓ５７の寄生ダイオードと同じ向きに設けることが望ましい。【００９６】
また、図６では、スイッチング素子Ｓ５７、Ｓ５８をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。【００９７】
また、本発明の実施の形態３では、電源クランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、例えばターンオン時間が異なる複数のＭＯＳＦＥＴとＩＧＢＴとを組み合わせる等して３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。【００９８】
また、図３に示した例と同様、上述の構成を維持電極ＳＵ１〜ＳＵｎに接続された維持パルス発生回路６２に用いた構成とすることも可能である。【００９９】
また、本発明の実施の形態３においては、スイッチング素子の種類を何ら限定するものではなく、例えば、シリコンを材料とする一般に知られたＭＯＳＦＥＴとＩＧＢＴとの組み合わせや、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料とするＭＯＳＦＥＴとＩＧＢＴとの組み合わせ等、ターンオン時間の切り替えができる組み合わせであればどのような構成であってもよい。特に、ＳｉＣやＧａＮを材料とするＭＯＳＦＥＴはターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度）ので、ターンオン時間が比較的長い（例えば、１００ｎｓｅｃ〜３００ｎｓｅｃ程度）ＩＧＢＴと組み合わせることで、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができる。【０１００】
なお、本発明の実施の形態においては、上述した実施の形態１から実施の形態３以外の回路構成にもターンオン時間を切り替えるための構成を適用することが可能である。図７は、本発明の実施の形態におけるＰＤＰ駆動回路の他の例を示した回路図である。図７に示したＰＤＰ駆動回路７０７が実施の形態１の図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、維持パルス発生回路およびスイッチ回路の構成である。
図７に示したＰＤＰ駆動回路７０７は、電力回収回路を備えた走査電極駆動回路５０６および維持パルス発生回路６１を備え、走査電極駆動回路５０６は、維持パルス発生回路５１６と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９からなるスイッチ回路とを有している。【０１０１】
維持パルス発生回路５１６は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、ターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを並列に接続して構成した電源クランプスイッチと、スイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。また、電力回収部は、電力を供給するときに用いるコイルＬ１Ａと、電力を回収するときに用いるコイルＬ１Ｂと、回収コンデンサＣ１と、スイッチング素子Ｓ１、Ｓ２と、逆流防止用ダイオードＤ１、Ｄ２とを備えている。そして、ＰＤＰ１０の容量性負荷から回収コンデンサＣ１へ電力を回収するときにはＰＤＰ１０の容量性負荷とコイルＬ１ＢとをＬＣ共振させ、回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ電力を供給するときにはＰＤＰ１０の容量性負荷とコイルＬ１ＡとをＬＣ共振させる。したがって、維持パルス発生回路５１６では、電力の回収時と供給時とで共振周波数を変えての駆動が可能である。これにより、電力の回収期間および供給期間の適切なバランスが図れ（例えば、これらの一方の期間を長めに取れる）、回収した電力の再利用を効率的に行える。【０１０２】
さらに、維持パルス発生回路５１６は、コイルＬ１Ａとの接点を間に挟んで電源クランプスイッチに直列に接続されボディダイオードが定電圧電源Ｖ１へ流れ込む電流を遮断する向きに配置されたスイッチング素子Ｓ１０を備えている。このスイッチング素子Ｓ１０は、図１においてスイッチング素子Ｓ９とバックトゥバック接続されていたスイッチング素子Ｓ１０を電源クランプ部に移動させたものであり、そのため、維持パルス発生回路５１６と初期化波形発生回路５２との間の主放電経路上に挿入されたスイッチ回路は、ボディダイオードが維持パルス発生回路５１６から初期化波形発生回路５２へ流れる電流を遮断する向きに配置されたスイッチング素子Ｓ９だけで構成されている。【０１０３】
そして、スイッチング素子Ｓ６はそのボディダイオードが主放電経路から接地電位へ流れ込む電流を遮断する向きに、スイッチング素子Ｓ２はそのボディダイオードが回収コンデンサＣ１へ流れ込む電流を遮断する向きにそれぞれ配置されているので、スイッチング素子Ｓ２、Ｓ６、Ｓ９およびＳ１０を同時にオフにすれば、維持パルス発生回路５１６から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１６へ流れる電流のいずれの電流も遮断することができ、維持パルス発生回路５１６を初期化波形発生回路５２から電気的に分離することが可能となる。【０１０４】
そして、図７に示したこの構成においても、ターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを切り替えて電源クランプ動作を行わせることで、上述の効果、すなわち通常の明るい画像を表示させることと階調性を損なうことなく輝度を抑えた画像を表示させることとを切り替えることが可能である。
なお、図７では、スイッチング素子Ｓ１０を１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
図８は、本発明の実施の形態におけるＰＤＰ駆動回路のさらに他の例を示した回路図である。図８に示すＰＤＰ駆動回路７０８は、図７の維持パルス発生回路５１６のスイッチング素子Ｓ１０にダイオードＤ１０を並列に接続した構成となっている。そして、ダイオードＤ１０は、スイッチング素子Ｓ１０のボディダイオードと同様に主放電経路から定電圧電源Ｖ１および回収コンデンサＣ１に流れる電流を遮断する向きに配置されている。また、スイッチング素子Ｓ１０をオフにすることによって主放電経路から定電圧電源Ｖ１および回収コンデンサＣ１に流れる電流を遮断することができ、またスイッチング素子Ｓ１、Ｓ５１およびＳ５２をオフにすることによって定電圧電源Ｖ１および回収コンデンサＣ１から主放電経路に流れる電流を遮断することができるので、図７に示したＰＤＰ駆動回路７０７と同様に、維持パルス発生回路５１７を初期化波形発生回路５２から電気的に分離することができる。ダイオードＤ１０にはＭＯＳＦＥＴよりも定格値の大きいものがあるため、図８に示したような構成とすることでスイッチング素子Ｓ１０（上述のとおり、電流量を稼ぐ趣旨からスイッチング素子Ｓ１０は並列に複数個配置されている）を、素子数を減らして構成することが可能となる。【０１０５】
そして、本発明の実施の形態は、図８に示したこの構成においても適用することが可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５１とターンオン時間が比較的長いスイッチング素子Ｓ５２とを切り替えて電源クランプ動作を行わせることで、上述の効果、すなわち通常の明るい画像を表示させることと階調性を損なうことなく輝度を抑えた画像を表示させることとを切り替えることができる。
（実施の形態４）
本発明の実施の形態１から実施の形態３においては、走査電極駆動回路および維持電極駆動回路にそれぞれ維持パルス発生回路を備え、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに交互に維持パルスを印加して維持放電を発生させる構成を説明した。しかし、何らこの構成に限定されるものではなく、例えば、走査電極ＳＣ１〜ＳＣｎだけに維持パルスを印加して維持放電を発生させるような回路構成であっても、本発明の実施の形態１から実施の形態３に示したターンオン時間の異なるスイッチング素子を組み合わせる構成を適用することが可能である。本発明の実施の形態４では、この走査電極ＳＣ１〜ＳＣｎまたは維持電極ＳＵ１〜ＳＵｎのいずれか一方に維持パルスを印加して維持放電を発生させる構成にターンオン時間の異なるスイッチング素子を組み合わせた構成を適用した例について説明する。【０１０６】
図９は、本発明の実施の形態４におけるＰＤＰ駆動回路の一例を示した回路図である。図９に示すＰＤＰ駆動回路７０９は、走査電極駆動回路５０８を備え、走査電極駆動回路５０８は、維持パルス発生回路５１８と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。なお、初期化波形発生回路５２、走査パルス発生回路５３およびスイッチ回路は、図１に示したＰＤＰ駆動回路７０１と同様の構成であり同様の動作を行う。
維持パルス発生回路５１８は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と負の電圧値（−Ｖｓｕｓ）の定電圧電源Ｖ１１と電圧クランプ部とからなり、電圧クランプ部は、スイッチング素子Ｓ５１、Ｓ５２が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１から流れる電流を遮断する向きに配置された走査電極ＳＣ１〜ＳＣｎを定電圧電源Ｖ１の電位にクランプするためのクランプスイッチと、スイッチング素子Ｓ６１、Ｓ６２が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１１へ流れ込む電流を遮断する向きに配置された走査電極ＳＣ１〜ＳＣｎを定電圧電源Ｖ１１の負の電位にクランプするためのクランプスイッチと、を備えている。また、図９に示すＰＤＰ駆動回路７０９においては、維持電極ＳＵ１〜ＳＵｎは接地電位に接続されている。【０１０７】
そして、維持パルス発生回路５１８が発生する電圧値（−Ｖｓｕｓ）からＶｓｕｓの振幅の維持パルスを走査電極ＳＣ１〜ＳＣｎに印加することで、走査電極ＳＣ１〜ＳＣｎの電位を（−Ｖｓｕｓ）からＶｓｕｓに、あるいはＶｓｕｓから（−Ｖｓｕｓ）に変化させて維持放電を発生させる。【０１０８】
また、スイッチング素子Ｓ５１、Ｓ５２はターンオン時間が互いに異なり、スイッチング素子Ｓ５１はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ５２はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ５１、Ｓ５２はそれぞれ独立してオン／オフの制御が可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５１によってクランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ５２によってクランプを行う場合とで、定電圧電源Ｖ１から走査電極ＳＣ１〜ＳＣｎに電力が供給されるときの条件を変えることができるように構成している。【０１０９】
また、スイッチング素子Ｓ６１、Ｓ６２もターンオン時間が互いに異なり、スイッチング素子Ｓ６１はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ６２はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ６１、Ｓ６２はそれぞれ独立してオン／オフの制御が可能であり、スイッチング素子Ｓ５１、Ｓ５２の場合と同様に、ターンオン時間が比較的短いスイッチング素子Ｓ６１によってクランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ６２によってクランプを行う場合とで、定電圧電源Ｖ１１から走査電極ＳＣ１〜ＳＣｎに負の電位の電力が供給されるときの条件を変えることができるように構成している。
例えば、図９に示したこのような構成であっても、図１に示したＰＤＰ駆動回路７０１と同様、ターンオン時間が比較的短いスイッチング素子Ｓ５１、Ｓ６１によってクランプ動作を行わせる場合には通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ５２、Ｓ６２によってクランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。【０１１０】
なお、図９では、スイッチング素子Ｓ５１、Ｓ５２、Ｓ６１、Ｓ６２をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。【０１１１】
また、本発明の実施の形態４では、それぞれのクランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、ターンオン時間が異なる３つのスイッチング素子、あるいはそれ以上のスイッチング素子でクランプスイッチをそれぞれ構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。【０１１２】
なお、図９に示した実施の形態４においては、実施の形態１に示したターンオン時間を切り替えるための構成を他の回路例に適用させた例を示したが、実施の形態２および実施の形態３に示したターンオン時間を切り替えるための構成、具体的には、実質的に同等の特性を有するスイッチング素子を並列に接続しそれぞれ抵抗値の異なる抵抗を介してオン信号を印加することで見かけ上のターンオン時間を切り替える構成や、ＭＯＳＦＥＴとＩＧＢＴとを並列に接続する構成、あるいはＳｉを材料とするＭＯＳＦＥＴとＳｉＣを材料とするＭＯＳＦＥＴとを組み合わせた構成等を同様に適用することも可能である。また、走査電極ＳＣ１〜ＳＣｎを接地電位に接続して維持電極ＳＵ１〜ＳＵｎに維持パルスを印加する構成としてもよいことはいうまでもない。
また、図９の維持パルス発生回路５１８には、図１に示したコイルＬ１、ダイオードＤ１、Ｄ２、スイッチング素子Ｓ１、Ｓ２および回収コンデンサＣ１によって形成された電力回収回路を記載していないが、同様の電力回収回路を図９に示した維持パルス発生回路５１８に備えた構成としてもよい。図１０は、本発明の実施の形態４におけるＰＤＰ駆動回路のさらに他の一例を示した回路図である。図１０に示すＰＤＰ駆動回路７１０は、走査電極駆動回路５０９を備え、走査電極駆動回路５０９は、維持パルス発生回路５１９と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。このとき、例えば図１０に示すように、維持パルス発生回路５１９において回収コンデンサＣ１を除くコイルＬ１、ダイオードＤ１、Ｄ２およびスイッチング素子Ｓ１、Ｓ２によって電力回収回路を形成し、スイッチング素子Ｓ１のドレイン端子およびスイッチング素子Ｓ２のソース端子を接地電位に直接接続する構成としてもよい。【０１１３】
なお、スイッチング素子におけるターンオン時間と維持放電における発光輝度との関係は、ＰＤＰの特性や駆動回路の特性あるいは電極に生じる負荷容量等によって異なるため、本発明の実施の形態１から実施の形態４においては、プラズマディスプレイ装置に用いるＰＤＰの発光輝度とスイッチング素子におけるターンオン時間との関係を求める実験等を行い、その実験の結果およびプラズマディスプレイ装置の仕様等にもとづきそれぞれを適正な値に設定することが望ましい。
また、本発明の実施の形態においては、図１、図３、図４、図６に示した実施の形態を組み合わせて用いることも可能であり、それらの組み合わせによってターンオン時間の可変幅をさらに大きくすることも可能である。【０１１４】
また、本発明の実施の形態１から実施の形態４においては、スイッチング素子として、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料としたＭＯＳＦＥＴを用いてもよく、シリコンを材料としたＭＯＳＦＥＴとＳｉＣを材料としたＭＯＳＦＥＴとを組み合わせた構成としてもよい。【０１１５】
また、本発明の実施の形態１から実施の形態４で示したターンオン時間に関する数値は単なる一例をあげただけであり、何らこれらの数値に限定されるものではなく、維持放電における発光輝度を切り替えることができればどのようなターンオン時間の組み合わせであってもかまわない。【０１１６】
また、本発明の実施の形態１から実施の形態４においては、あるサブフィールドの維持期間と別のサブフィールドの維持期間とで使用するスイッチング素子を切り替える構成であってもよいが、必ずしも１つの維持期間の全てに亘って同一のスイッチング素子を使用する必要はなく、例えば、１つの維持期間の前半と後半とで使用するスイッチング素子を変えてターンオン時間を切り替える構成や、１つの維持期間において所定の維持パルス数だけターンオン時間が比較的長いスイッチング素子を使用し残りの全てをターンオン時間が比較的短いスイッチング素子を使用する構成等、維持期間におけるスイッチング素子の切り替えについては自由に設定することが可能である。
また、本発明の実施の形態１から実施の形態４においては、初期化波形発生回路５２および走査パルス発生回路５３の具体的な回路構成は、図１の構成に限定されるものではない。本発明の主旨は維持パルス発生回路に示すものであり、それ以外の回路構成は本発明の主旨を制限しない。例えば、走査パルス発生回路５３のスイッチング素子Ｓ３１のドレイン−ソース間を短絡し、スイッチング素子Ｓ３１およびＳ３２を削除した構成であってもよい（図示しない）。【０１１７】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１１８】
本発明に係るＰＤＰ駆動回路およびプラズマディスプレイ装置によれば、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路およびプラズマディスプレイ装置において、電源クランプ時におけるスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができるので、ＰＤＰ駆動回路およびプラズマディスプレイ装置として有用である。
【図１】
2007023744.tif 000002
【図２】
2007023744.tif 000003
【図３】
2007023744.tif 000004
【図４】
2007023744.tif 000005
【図５】
2007023744.tif 000006
【図６】
2007023744.tif 000007
【図７】
2007023744.tif 000008
【図８】
2007023744.tif 000009
【図９】
2007023744.tif 000010
【図１０】
2007023744.tif 000011
【図１１】
2007023744.tif 000012
【図１２】
2007023744.tif 000013
【図１３】
2007023744.tif 000014
【図１４】
2007023744.tif 000015
【図１５】
2007023744.tif 000016
【手続補正書】
【提出日】平成20年2月15日(2008.2.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルを駆動する、プラズマディスプレイパネル駆動回路であって、
前記走査電極および維持電極に所定の電位を印加するためのスイッチとして、ターンオン時間の異なる少なくとも２つのスイッチング素子を並列に接続して構成され、
前記少なくとも２つのスイッチング素子はそれぞれ独立して制御が可能なことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項２】
前記走査電極および前記維持電極に、前記プラズマディスプレイパネルの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、前記初期化期間の後に続く期間であって点灯させるべき前記放電セルに前記書込み放電を生じさせるための書込み期間および前記書込み期間の後に続く期間であって前記書込み放電を生じさせた前記放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、それぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極に接続される走査電極駆動回路と、
前記維持電極に接続される維持電極駆動回路と、を備え、
前記走査電極駆動回路または前記維持電極駆動回路は、前記プラズマディスプレイパネルの前記走査電極または前記維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの前記走査電極または前記維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、
前記走査電極または維持電極に電源電位を印加する、前記クランプ部の電源クランプスイッチとして前記少なくとも２つのスイッチング素子を並列に接続して構成される、請求項１記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴであることを特徴とする請求項２記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記少なくとも２つのスイッチング素子は、シリコンカーバイドを素材としたＭＯＳＦＥＴおよびシリコンを素材としたＭＯＳＦＥＴを含むことを特徴とする請求項３記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴとＩＧＢＴを含むことを特徴とする請求項２記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記少なくとも２つのスイッチング素子は、シリコンカーバイドを素材としたＭＯＳＦＥＴを含むことを特徴とする請求項５記載のプラズマディスプレイパネル駆動回路。
【請求項７】
プラズマディスプレイパネルの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、前記初期化期間の後に続く期間であって点灯させるべき前記放電セルに前記書込み放電を生じさせるための書込み期間および前記書込み期間の後に続く期間であって前記書込み放電を生じさせた前記放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、プラズマディスプレイパネルの表示電極対を構成する複数の走査電極および維持電極にそれぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、
前記走査電極に接続される走査電極駆動回路と、
前記維持電極に接続される維持電極駆動回路と、を備え、
前記走査電極駆動回路または前記維持電極駆動回路は、前記プラズマディスプレイパネルの前記走査電極または前記維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの前記走査電極または前記維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、
前記走査電極または前記維持電極に電源電位を印加する、前記クランプ部の電源クランプスイッチとしてターンオン時間が実質的に同等の少なくとも２つのスイッチング素子を並列に接続して構成され、前記少なくとも２つのスイッチング素子にそれぞれ異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで、前記少なくとも２つのスイッチング素子の見かけ上のターンオン時間を異ならせ、かつ前記少なくとも２つのスイッチング素子はそれぞれ独立して制御が可能なことを特徴とするプラズマディスプレイパネル駆動回路。
【請求項８】
少なくとも１つの抵抗および少なくとも１つのキャパシタの組合せからなり、前記少なくとも２つのスイッチング素子の各々に対応して、前記スイッチング素子の導通および遮断させるゲート駆動回路を備え、
前記ゲート駆動回路の抵抗の抵抗値またはキャパシタの静電容量の値を、前記スイッチング素子に応じて異ならせることで、前記少なくとも２つのスイッチング素子の見かけ上のターンオン時間を異ならせたことを特徴とする請求項７記載のプラズマディスプレイパネル駆動回路。
【請求項９】
互いに平行に配置され、表示電極対を構成する複数の走査電極および維持電極を形成した第１の基板と、放電空間を挟んで前記第１の基板に対向配置され、前記表示電極対と交差する方向に、複数のデータ電極を形成した第２の基板と、を有し、前記表示電極対と前記データ電極との間の前記放電空間により放電セルを構成したプラズマディスプレイパネルと、
請求項１から請求項８のいずれか１項に記載のプラズマディスプレイパネル駆動回路と、を備えたことを特徴とするプラズマディスプレイ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
図１１は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
【０００４】
第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。
【０００５】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
【０００６】
図１２は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ1〜ＳＣn（図１１の走査電極２２）とｎ行の維持電極ＳＵ1〜ＳＵn（図１１の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ1〜Ｄm（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣi、維持電極ＳＵi（ｉ＝１〜ｎ）と１つのデータ
電極Ｄj（ｊ＝１〜ｍ）とを含む放電セルＣi,jが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。
【０００７】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００８】
図１３は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図１３に示すように、各サブフィールドは、ＰＤＰ１０の放電セルＣの内部を書込み放電が可能な帯電状態にするための初期化期間、初期化期間の後に続く期間であって点灯させるべき放電セルに書込み放電を生じさせるための書込み期間、および書込み期間の後に続く期間であって書込み放電を生じさせた放電セルＣを点灯させるための維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。
【０００９】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ1〜ＳＣnに印加し、走査電極ＳＣ1〜ＳＣnおよび維持電極ＳＵ1〜ＳＵnを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。
【００１０】
具体的には、初期化期間前半部では、データ電極Ｄ1〜Ｄm、維持電極ＳＵ1〜ＳＵnをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ1〜ＳＣnには、データ電極Ｄ1〜Ｄmに対して放電開始電圧以下の電圧Ｖi1から、放電開始電圧を超える電圧Ｖi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄmとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ1〜ＳＣn上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ1〜Ｄm上部および維持電極ＳＵ1〜ＳＵn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００１１】
初期化期間後半部では、維持電極ＳＵ1〜ＳＵnを正電圧Ｖｅに保ち、走査電極ＳＣ1〜ＳＣnには、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖi3から放電開始電圧を超える電圧Ｖi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄmとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ1〜ＳＣn上部の負の壁電圧および維持電極ＳＵ1〜ＳＵn上部の正の壁電圧が弱められ、データ電極Ｄ1〜Ｄm上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。
【００１２】
次に、書込み期間では、全ての走査電極ＳＣ1〜ＳＣnに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ1〜ＳＣnを走査している間に、表示データにもとづきデータ電極Ｄ1〜Ｄmに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ1〜ＳＣnとデータ電極Ｄ1〜Ｄmとの間に書込み放電が発生し、走査電極ＳＣ1〜ＳＣn上の保護層２５の表面に壁電荷が形成される。
【００１３】
具体的には、書込み期間では、走査電極ＳＣ1〜ＳＣnを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣp,1〜Ｃp,m（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣpに走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ1〜Ｄmのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄq（ＤqはＤ1〜Ｄmのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄqと走査パルス電圧が印加された走査電極ＳＣPとの交差部に対応する放電セルＣp,qで書込み放電が発生する。この書込み放電により放電セルＣp,qの走査電極ＳＣp上部に正電圧が蓄積され、維持電極ＳＵp上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣn,qに至るまで行い、書込み動作が終了する。
【００１４】
続く維持期間では、一定の期間、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとの間に放電プラズマが生成され、一定の期間、蛍光体層３５を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００１５】
具体的には、維持期間では、走査電極ＳＣ1〜ＳＣnを０（Ｖ）に一旦戻した後、走査電極ＳＣ1〜ＳＣnに正の維持パルス電圧Ｖｓｕｓを印加する。その後、維持電極ＳＵ1〜ＳＵnを０（Ｖ）に戻す。このとき、書込み放電を起こした放電セルＣp,qにおける走査電極ＳＣp上部と維持電極ＳＵp上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣp上部および維持電極ＳＵp上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣp,qでは、維持放電発生時における走査電極ＳＣPと維持電極ＳＵpとの電位差を打ち消すように走査電極ＳＣp上部に負電圧が蓄積され、維持電極ＳＵp上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、維持電極ＳＵ1〜ＳＵnにＶｓｕｓを印加し、その後、走査電極ＳＣ1〜ＳＣnを０（Ｖ）に戻す。このとき、１回目の維持放電を起こした放電セルＣp,qにおける走査電極ＳＣp上部と維持電極ＳＵp上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣp上部および維持電極ＳＵp上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣp,qに対して維持パルスの回数だけ維持放電が継続して行われる。
【００１６】
図１４は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図１４に示すプラズマディスプレイ装置６００は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、ＰＤＰ１０を備えている。
【００１７】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。
【００１８】
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。
【００１９】
ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ1〜ＳＣn（図１１の走査電極２２）とｎ行の維持電極ＳＵ1〜ＳＵn（図１１の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ1〜Ｄm（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣi、維持電極ＳＵi（ｉ＝１〜ｎ）と１つのデータ電極Ｄj（ｊ＝１〜ｍ）とを含む放電セルＣi,jが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。
【００２０】
データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄjを独立して駆動する。
【００２１】
走査電極駆動回路５は、維持期間に走査電極ＳＣ1〜ＳＣnに印加する維持パルスを発生するための維持パルス発生回路５１を内部に備え、各走査電極ＳＣ1〜ＳＣnをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ1〜ＳＣnを独立して駆動する。
【００２２】
維持電極駆動回路６は、維持期間に維持電極ＳＵ1〜ＳＵnに印加する維持パルスを発生するための維持パルス発生回路６１を内部に備え、ＰＤＰ１０の全ての維持電極ＳＵ1〜ＳＵnをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ1〜ＳＵnを駆動する。
【００２３】
このようなプラズマディスプレイ装置６００では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。
【００２４】
消費電力を削減する技術の一つとして、ＰＤＰ１０が容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとＰＤＰ１０の容量性負荷とをＬＣ共振させ、ＰＤＰ１０の容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＰＤＰ１０の駆動に再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。
【００２５】
この技術では、例えば、維持期間における走査電極ＳＣ1〜ＳＣnおよび維持電極ＳＵ1〜ＳＵnへの維持パルス電圧の印加にＰＤＰ１０から回収した電力を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。
【００２６】
すなわち、維持パルス発生回路５１に、インダクタを備えた共振回路、すなわち電力回収回路を備え、ＰＤＰ１０の容量性負荷（走査電極ＳＣ1〜ＳＣnに生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を走査電極ＳＣ1〜ＳＣnの駆動電力として再利用する構成にして、消費電力を削減する。また、維持パルス発生回路６１に電力回収回路を備え、ＰＤＰ１０の容量性負荷（維持電極ＳＵ1〜ＳＵnに生じた容量性負荷）に蓄えられた電力を回収し、その回収された電力を維持電極ＳＵ1〜ＳＵnの駆動電力として再利用する構成にして、消費電力を削減する。この構成を、図面を用いて説明する。
【００２７】
図１５は、電力回収回路を備えた走査電極駆動回路５および維持電極駆動回路６が備えた維持パルス発生回路６１の回路図である。
【００２８】
走査電極駆動回路５は、維持パルス発生回路５１、初期化波形発生回路５２および走査パルス発生回路５３を備えている。
【００２９】
維持パルス発生回路５１は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と、コイルＬ１と回収コンデンサＣ１とスイッチング素子Ｓ１、Ｓ２と逆流防止用ダイオードＤ１、Ｄ２とを有す
る電力回収部と、スイッチング素子Ｓ５、Ｓ６を有する電圧クランプ部とからなる。電力回収部では、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷（走査電極ＳＣ1〜ＳＣnに生じた容量性負荷）とコイルＬ１とをＬＣ共振させて、電力の回収および供給を行う。電力の回収時には、走査電極ＳＣ1〜ＳＣnに生じた容量性負荷に蓄えられた電力を、電流の逆流防止用ダイオードＤ２およびスイッチング素子Ｓ２を介して回収コンデンサＣ１に移動させる。電力の供給時には、回収コンデンサＣ１に蓄えられた電力を、スイッチング素子Ｓ１および逆流防止用ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ1〜ＳＣn）に移動する。こうして維持期間における走査電極ＳＣ1〜ＳＣnの駆動を行う。したがって電力回収部では、維持期間において、定電圧電源Ｖ１から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ1〜ＳＣnの駆動を行うため、理論的には消費電力は０となる。
【００３０】
一方、電圧クランプ部は、電圧値Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５を介して走査電極ＳＣ1〜ＳＣnに電力を供給して走査電極ＳＣ1〜ＳＣnを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ1〜ＳＣnを、スイッチング素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ1〜ＳＣnの駆動を行う。したがって、電圧クランプ部による走査電極ＳＣ1〜ＳＣnの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。
【００３１】
こうして維持パルス発生回路５１は、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極ＳＣ1〜ＳＣnに印加するための維持パルスを発生する。このとき、ＬＣ共振を利用した維持パルス発生回路５１では、維持パルスの電圧が極大値になるまで電力回収部によって電力供給を行い、その後電圧クランプ部に切り替えることで、理論的な消費電力が０である電力回収部を最大限に利用した駆動を行うことができ、走査電極駆動回路５の消費電力を低減することができる。
【００３２】
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）等のスイッチング動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチング動作を行う部分に対して並列に、かつスイッチング動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチング素子は、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。
【００３３】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と電圧値Ｖｓｅｔの定電圧電源Ｖ２と負の電圧値Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ1〜ＳＣnに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ1〜ＳＣnに負の電位となる電力を供給して、初期化波形を発生する。また、スイッチング素子Ｓ２１は、スイッチング素子Ｓ２１が遮断（以下、スイッチング素子を遮断させることを「オフ」と略記する）されているときにそのボディダイオードを通って定電圧電源Ｖ２から主放電経路（維持パルス発生回路５１、初期化波形発生回路５２、走査パルス発生回路５３が共通して接続され、走査電極ＳＣ1〜ＳＣnへ供給する電力および走査電極ＳＣ1〜ＳＣnからの回収電力が流れる経路）に電流が流れ込まないような向きで配置され、スイッチング素子Ｓ２２は、スイッチング素子Ｓ２２がオフのときにそのボディダイオードを通って主放電経路から定電圧電源Ｖ３に電流が流れ込まないような向きで配置されている。
【００３４】
こうして初期化波形発生回路５２は上述したような初期化波形を発生させ、初期化期間前半部では、データ電極Ｄ1〜Ｄmに対して放電開始電圧以下の電圧Ｖi1から、放電開始電圧を超える電圧Ｖi2、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖi3から放電開始電圧を超える電圧Ｖi4、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生させる。
【００３５】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電圧値Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、２つの入力口を有しスイッチングにより２つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するＳｃａｎＩＣであるＩＣ３１とを有している。
【００３６】
書込み期間では、全ての走査電極ＳＣ1〜ＳＣnに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、スイッチング素子Ｓ３１を導通（以下、スイッチング素子を導通させることを「オン」と略記する）させて定電圧電源Ｖ４から逆流防止用ダイオードＤ３１およびスイッチング素子Ｓ３１を介して供給される電圧値Ｖｓｃｎの電力をＩＣ３１の一方の入力口に入力する。また、初期化波形発生回路５２のスイッチング素子Ｓ２２をオンにして、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して供給される負の電圧値Ｖａｄの電力をＩＣ３１の他方の入力口に入力する。そして、定電圧電源Ｖ４から供給される電力と定電圧電源Ｖ３から供給される電力とのいずれか一方の電力がＩＣ３１で選択され、走査電極ＳＣ1〜ＳＣnに供給される構成としている。すなわち、ＩＣ３１は、負の走査パルスを印加するタイミングでは定電圧電源Ｖ３からの電力を、それ以外のときには定電圧電源Ｖ４からの電力を走査電極ＳＣ1〜ＳＣnに供給するようにスイッチング動作する。
【００３７】
なお、スイッチング素子Ｓ３２は、書込み期間ではオフにし、初期化期間および維持期間ではオンにする。これは、スイッチング素子Ｓ３２をオンさせることによりＩＣ３１の２つの入力口に同じ電力が入力されるようにして、ＩＣ３１のスイッチング状態にかかわらず同じ電力が走査電極ＳＣ1〜ＳＣnに供給されるようにするためである。
【００３８】
なお、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ６、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＩＣ３１は、サブフィールド処理回路３において作成されたサブフィールド制御信号にもとづき切り替えが制御される。
【００３９】
また、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離するために、維持パルス発生回路５１と初期化波形発生回路５２との間の主放電経路上には、スイッチング素子Ｓ９およびＳ１０が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このようなダイオード同士を互いに逆方向にしての直列接続を「バックトゥバック接続」と記す）。このような構成とすることにより、スイッチング素子Ｓ９およびＳ１０を同時にオフにすれば、維持パルス発生回路５１から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離することが可能となる。
【００４０】
これは、初期化波形発生回路５２の定電圧電源Ｖ２からの電力供給時に、それよりも電位の低い維持パルス発生回路５１の定電圧電源Ｖ１の影響を受けないようにするためであり、また、初期化波形発生回路５２における負の電位の定電圧電源Ｖ３からの電力供給時に、それよりも高い電位、すなわち維持パルス発生回路５１の接地電位（以下、「ＧＮＤ
」と略記する）の影響を受けないようにするためである。
【００４１】
定電圧電源Ｖ２による電力供給時には、電圧値Ｖｓｅｔの定電圧電源Ｖ２からそれよりも電位の低い定電圧電源Ｖ１へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が定電圧電源Ｖ２の電位Ｖｓｅｔよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電圧値Ｖａｄの定電圧電源Ｖ３による電力供給時には、定電圧電源Ｖ３よりも電位の高いＧＮＤから定電圧電源Ｖ３へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が定電圧電源Ｖ３の負の電圧値Ｖａｄよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。
【００４２】
しかし、初期化波形発生回路５２によって走査電極ＳＣ1〜ＳＣnの駆動が行われる初期化期間において、スイッチング素子Ｓ９、Ｓ１０をオフにすることで、維持パルス発生回路５１を初期化波形発生回路５２から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、維持パルス発生回路５１によって走査電極ＳＣ1〜ＳＣnの駆動が行われる期間はスイッチング素子Ｓ９およびＳ１０をオンにして維持パルス発生回路５１を主放電経路に電気的に接続し、それ以外の初期化期間等ではスイッチング素子Ｓ９およびＳ１０をオフにして維持パルス発生回路５１を主放電経路から電気的に分離する。
【００４３】
なお、維持パルス発生回路５１によって走査電極ＳＣ1〜ＳＣnの駆動が行われる期間は、定電圧電源Ｖ１よりも電位が高い定電圧電源Ｖ２およびＧＮＤよりも電位が低い定電圧電源Ｖ３を主放電経路から電気的に分離しなければならないが、スイッチング素子Ｓ２１、Ｓ２２をオフにすることによってそれを行うことができる。これは、スイッチング素子Ｓ２１のボディダイオードが定電圧電源Ｖ２から主放電経路へ流れる電流を遮断する向きになるようにスイッチング素子Ｓ２１が配置されているからであり、また、スイッチング素子Ｓ２２のボディダイオードが主放電経路から定電圧電源Ｖ３へ流れる電流を遮断する向きになるようにスイッチング素子Ｓ２２が配置されているからである。
【００４４】
なお、維持電極駆動回路６における維持パルス発生回路６１は、電圧値Ｖｓｕｓの定電圧電源Ｖ５と、コイルＬ２と回収コンデンサＣ２とスイッチング素子Ｓ３、Ｓ４と逆流防止用ダイオードＤ３、Ｄ４とを有する電力回収部と、スイッチング素子Ｓ７、Ｓ８を有する電圧クランプ部とからなり、ＰＤＰ１０の容量性負荷（維持電極ＳＵ1〜ＳＵnに生じた容量性負荷）とコイルＬ２とをＬＣ共振させて、回収コンデンサＣ２に電力の回収を行う構成であるが、その動作は維持パルス発生回路５１と同様であるので説明を省略する。
【００４５】
一方、ＰＤＰ１０においては、消費電力の削減と同様に、画像を見やすく表示することも重要である。そして、画像を見やすくするために明るく表示する技術について様々な提案がなされている。
【００４６】
画像を明るく表示する技術の一つとして、維持期間における維持パルスのパルス数を制御する技術が開示されている。この技術では、放電セルは維持期間に生じる発光の回数が多いほど明るさが増して見えるという原理を応用し、例えば、１フィールドを第１サブフィールドから第８サブフィールド（以下、第１サブフィールドを「ＳＦ１」、第２サブフィールドを「ＳＦ２」というように略記する）の８つのサブフィールドで構成し、ＳＦ１の維持パルス数を１、ＳＦ２の維持パルス数を２、以下ＳＦ３からＳＦ８までの維持パルス数をそれぞれ４、８、１６、３２、６４、１２８とした場合に、ＳＦ１からＳＦ８までの維持パルス数をそれぞれ２倍の２、４、８、１６、３２、６４、１２８、２５６にした２倍モード、ＳＦ１からＳＦ８までの維持パルス数をそれぞれ３倍にした３倍モード、同様に４倍にした４倍モードと、サブフィールドの維持パルス数を１倍から２倍、３倍、４
倍と変化させる（以下、この維持パルス数の倍率のことを「輝度倍率」と略記する）ことによって維持期間における発光の回数を制御し、画面の明るさを調整することができる。この技術を用いれば、画像の平均的な明るさ（ＡＰＬ：Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ
Ｌｅｖｅｌ）を検出し、検出されたＡＰＬにもとづいて輝度倍率を切り替え、ＡＰＬが低い場合に輝度倍率を上げることで、暗い画像をより明るく表示することが可能となる（例えば、特許文献２参照）。
【００４７】
あるいは、維持パルス波形の傾きを急峻にすると維持放電が強く発生して輝度が増すという現象を応用し、ＡＰＬを検出するとともに検出したＡＰＬにもとづき電力回収部による駆動時間を制御し、ＡＰＬが低い画像では維持パルス波形の傾きを急峻にして強い維持放電を発生させ、輝度を向上させる技術等も開示されている（例えば、特許文献３参照）。
【特許文献１】特公平７−１０９５４２号公報
【特許文献２】特開平８−２８６６３６号公報
【特許文献３】特開２００１−１８４０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
上述したような技術によれば、維持期間における維持パルス数を増やす、あるいは維持パルス波形を急峻にして強い維持放電を発生させる等して放電セルの明るさの最大値（以下、「ピーク輝度」と記す）を上げ、放電セルを明るく発光させてダイナミックな画像を表示させることができる。
【００４９】
しかし、上述したような技術によれば、放電セルを明るく発光させて画像を明るく表示することが可能となる一方で、放電セルが明るく発光することで画像の中の暗い領域等も明るく表示されてしまい、黒の締りがない白っぽい画像、いわゆる黒が浮いた画像が表示されてしまう場合がある。特に、暗い画像を頻繁に表示させるような全体的に暗いシーンの多い映画等を視聴する場合には、黒が浮いてしまうと画像の品位を損ねてしまう恐れがある。
【００５０】
あるいは、周囲を暗くしてプラズマディスプレイ装置６００を視聴するときに不必要に画像が明るく表示される等、プラズマディスプレイ装置６００の視聴環境と表示される画像の明るさとのバランスがとれていないような場合に、表示された画像がまぶしく感じられる場合がある。
【００５１】
そのような場合に、上述した従来技術においては、いわゆるコントラスト調整等の信号処理によって明るさの調整を行い、黒の締まった画像あるいはまぶしく感じることのない画像を表示させて対応していた。例えば、輝度値０から１０２３までの１０２４階調で画像表示を行うプラズマディスプレイ装置６００では、コントラスト調整によってピーク輝度を最大輝度値１０２３の半分の輝度値５１１にすると、コントラストが半分、すなわち明るさを半分にした画像を表示することができる。
【００５２】
しかしながら、そのようなコントラスト調整等による明るさの調整では、例えばピーク輝度を最大輝度値１０２３の半分の輝度値５１１にすることで、輝度値０から５１１までの５１２階調で画像表示を行わなくてはならなくなり、表示される画像の階調性が損なわれてしまう。
【００５３】
本発明は、このような課題に鑑みてなされたものであり、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路、およびプラズマディスプレイ装置において、電源クランプ時におけるスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際
に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００５４】
上記目的を達成するために、本発明のＰＤＰ駆動回路は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルを駆動する、プラズマディスプレイパネル駆動回路であって、走査電極および維持電極に所定の電位を印加するためのスイッチとしてターンオン時間の異なる少なくとも２つのスイッチング素子を並列に接続して構成し、それぞれのスイッチング素子を独立して制御可能にしたことを特徴とする。
【００５５】
この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電圧を印加することができ、例えばターンオン時間が比較的長いスイッチング素子によって電圧を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００５６】
また、ＰＤＰの走査電極および維持電極に、ＰＤＰの放電セル内部を書込み放電が可能な帯電状態にするための初期化期間、初期化期間の後に続く期間であって点灯させるべき前記放電セルに書込み放電を生じさせるための書込み期間および書込み期間の後に続く期間であって書込み放電を生じさせた放電セルを点灯させるための維持期間を有するサブフィールドの各期間において、それぞれ異なる駆動波形の電圧を印加して前記プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路であって、走査電極に接続される走査電極駆動回路と、維持電極に接続される維持電極駆動回路と、を備え、走査電極駆動回路または維持電極駆動回路は、ＰＤＰの走査電極または維持電極の容量性負荷に蓄積された電力をＬＣ共振によって回収コンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの走査電極または維持電極に電源電位または接地電位を印加するクランプ部とからなり１フィールドを構成する複数のサブフィールドの各維持期間において前記プラズマディスプレイパネルの走査電極または維持電極に印加する維持パルスを発生させる維持パルス発生回路を有し、走査電極または維持電極に電源電位を印加する、クランプ部の電源クランプスイッチとしてターンオン時間が異なる少なくとも２つのスイッチング素子を並列に接続して構成し、それぞれ独立して制御を可能にしてもよい。
【００５７】
この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電源電位を印加することができ、例えばターンオン時間が比較的長いスイッチング素子によって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００５８】
また、上述したターンオン時間が異なる少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴであってもよい。この構成によれば、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができ、例えばターンオン時間が比較的長いＭＯＳＦＥＴによって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００５９】
また、上述した少なくとも２つのＭＯＳＦＥＴは、シリコンカーバイドを素材としたＭＯＳＦＥＴとシリコンを素材としたＭＯＳＦＥＴであってもよい。この構成によれば、シリコンカーバイドを素材としたＭＯＳＦＥＴのターンオン時間が比較的短く、シリコンを素材としたＭＯＳＦＥＴのターンオン時間が比較的長いため、ターンオン時間の切り替えが可能な電源クランプスイッチを容易に構成することができる。
【００６０】
また、上述したターンオン時間が異なる少なくとも２つのスイッチング素子は、ＭＯＳＦＥＴとＩＧＢＴであってもよい。この構成によれば、ＭＯＳＦＥＴのターンオン時間が比較的短く、ＩＧＢＴのターンオン時間が比較的長いため、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができ、例えばターンオン時間が比較的長いＩＧＢＴによって電源クランプを行わせることで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００６１】
また、上述したＭＯＳＦＥＴは、シリコンカーバイドを素材としたＭＯＳＦＥＴであってもよい。この構成によれば、シリコンカーバイドを素材としたＭＯＳＦＥＴのターンオン時間が比較的短く、ＩＧＢＴのターンオン時間が比較的長いため、ターンオン時間の切り替えが可能な電源クランプスイッチを容易に構成することができる。
【００６２】
また、電源クランプスイッチを、ターンオン時間が異なる少なくとも２つのスイッチング素子に代えてターンオン時間が実質的に同等の少なくとも２つのスイッチング素子によって構成し、それら少なくとも２つのスイッチング素子にそれぞれ異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせる構成にしてもよい。この構成によれば、ターンオン時間が実質的に同等のスイッチング素子であっても、異なる抵抗値の抵抗を介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせることができ、例えば抵抗値が比較的大きい抵抗値を介してスイッチング素子を導通させるための信号を印加して電源電位を印加することで見かけ上のターンオン時間を比較的長くすることができ、それにより維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００６３】
また、スイッチング素子のゲート駆動回路を少なくとも１つの抵抗と少なくとも１つのキャパシタを含んだ構成とし、この１つの抵抗の抵抗値またはこの1つのキャパシタの静電容量の値を異ならせることで、見かけ上のターンオン時間を異ならせてもよい。この構成によれば、ターンオン時間が実質的に同等のスイッチング素子であっても、異なる抵抗値の抵抗や異なる静電容量のキャパシタを介してスイッチング素子を導通させるための信号を印加することで見かけ上のターンオン時間を異ならせることができ、例えば抵抗値が比較的大きい抵抗値を介してスイッチング素子を導通させるための信号を印加して電源電位を印加することで見かけ上のターンオン時間を比較的長くすることができ、それにより維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００６４】
また、本発明のプラズマディスプレイ装置は、互いに平行に配置され、表示電極対を構成する複数の走査電極および維持電極を形成した第１の基板と、放電空間を挟んで前記第１の基板に対向配置され、表示電極対と交差する方向に、複数のデータ電極を形成した第２の基板と、を有し、表示電極対とデータ電極との間の放電空間により放電セルを構成したプラズマディスプレイパネルと、上述したいずれかのＰＤＰ駆動回路と、を備えたことを特徴とする。この構成によれば、ターンオン時間が異なる少なくとも２つのスイッチング素子を切り替えて電源電位あるいは接地電位を印加するプラズマディスプレイ装置を構成することができ、例えばターンオン時間が比較的長いスイッチング素子によって電源電位を印加することで維持放電の際に流れる放電電流を制限し、階調性を損なうことなく明るさを抑えた画像を表示することができる。
【００６５】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００６６】
本発明によれば、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路およびプラズマディスプレイ装置において、電源電位を印加するスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００６７】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
【００６８】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰ駆動回路の回路図である。なお、本実施の形態におけるＰＤＰ駆動回路が駆動の対象とするＰＤＰ１０の構造および電極配列は図１１および図１２に示したＰＤＰ１０の構造および電極配列と同様であり、また、本実施の形態におけるＰＤＰ駆動回路がＰＤＰ１０の各電極に印加する各駆動電圧波形は図１３に示した駆動電圧波形と同様であり、また、本実施の形態におけるＰＤＰ駆動回路およびＰＤＰ１０が組み込まれたプラズマディスプレイ装置の電気的構成は図１４に示した電気的構成と同様であるので、それぞれの構成および動作に関する説明は省略する。
【００６９】
図１に示すとおり、本発明の実施の形態１におけるＰＤＰ駆動回路７０１は電力回収回路を備えた走査電極駆動回路５０１および維持パルス発生回路６１を備え、走査電極駆動回路５０１は、維持パルス発生回路５１１と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。
【００７０】
維持パルス発生回路５１１は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電力回収部は、コイルＬ１と、回収コンデンサＣ１と、スイッチング素子Ｓ１、Ｓ２と、逆流防止用ダイオードＤ１、Ｄ２とを備えている。また、電圧クランプ部は、スイッチング素子Ｓ５1、Ｓ５2が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１から流れる電流を遮断する向きに配置された電源クランプスイッチと、スイッチング素子Ｓ６からなりそのボディダイオードがＧＮＤへ流れる電流を遮断する向きに配置された接地クランプスイッチとを備えている。
【００７１】
また、スイッチング素子Ｓ５1、Ｓ５2は、導通を開始させるための信号が印加されてから実際に導通が開始されるまでの時間、すなわちターンオン時間が互いに異なり、スイッチング素子Ｓ５1はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ５2はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ５1、Ｓ５2はそれぞれ独立してオン／オフ（スイッチング）の制御が可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５1によって電源クランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ５2によって電源クランプを行う場合とで、定電圧電源Ｖ１から走査電極ＳＣ1〜ＳＣnに電力が供給されるときの条件を変えることができるように構成している。この詳細については後で説明する。
【００７２】
そして、維持パルス発生回路５１１では、スイッチング素子Ｓ１、Ｓ２、Ｓ５1、Ｓ５2、Ｓ６の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極ＳＣ1〜ＳＣnに印加するための維持パルスを発生する。電力回収部では、インダクタンス素子であるコイルＬ１を用いることによりＰＤＰ１０の容量性負荷（図１２の走査電極ＳＣ1〜ＳＣnに生じた容量性負荷）とコイルＬ１のインダクタンスとをＬＣ共振させて、電力の回収および供給を行う。電圧クランプ部では、電圧値Ｖｓｕｓの定電圧電源Ｖ１からスイッチング素子Ｓ５1またはＳ５2を介して走査電極ＳＣ1〜ＳＣnに電力を供給して走査電
極ＳＣ1〜ＳＣnを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ1〜ＳＣnを、スイッチング素子Ｓ６を介して接地電位にクランプすることによって走査電極ＳＣ1〜ＳＣnの駆動を行う。
【００７３】
初期化波形発生回路５２は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ２１、Ｓ２２と、定電圧電源Ｖ１よりも電位の高い電圧値Ｖｓｅｔの定電圧電源Ｖ２と、負の電圧値Ｖａｄの定電圧電源Ｖ３とを有している。そして、定電圧電源Ｖ２からスイッチング素子Ｓ２１を介して走査電極ＳＣ1〜ＳＣnに電力を供給し、また、定電圧電源Ｖ３からスイッチング素子Ｓ２２を介して走査電極ＳＣ1〜ＳＣnに負の電位の電力を供給して、初期化波形を発生させる。また、スイッチング素子Ｓ２１は、そのボディダイオードが定電圧電源Ｖ２から主放電経路に流れる電流を遮断する向きで配置され、スイッチング素子Ｓ２２は、そのボディダイオードが主放電経路から定電圧電源Ｖ３に流れる電流を遮断する向きで配置されている。
【００７４】
そして、初期化波形発生回路５２は、初期化期間前半部では、データ電極Ｄ1〜Ｄmに対して放電開始電圧以下の電圧Ｖi1から放電開始電圧を超える電圧Ｖi2、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生し、初期化期間後半部では、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖi3から放電開始電圧を超える電圧Ｖi4、すなわちＶａｄに向かって緩やかに下降する傾斜波形を発生して、走査電極ＳＣ1〜ＳＣnに印加する。
【００７５】
走査パルス発生回路５３は、ＭＯＳＦＥＴ等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子Ｓ３１、Ｓ３２と、電圧値Ｖｓｃｎの定電圧電源Ｖ４と、定電圧電源Ｖ４へ流れ込む電流を防止する逆流防止用ダイオードＤ３１と、コンデンサＣ３１と、スイッチング動作を行うＩＣ３１とを有し、書込み期間において負の走査パルスを発生し、走査電極ＳＣ1〜ＳＣnに順次印加する。
【００７６】
また、維持パルス発生回路６１は、維持パルス発生回路５１１と同様の動作により、ＰＤＰ１０の容量性負荷（図１２の維持電極ＳＵ1〜ＳＵnに生じた容量性負荷）とコイルＬ２のインダクタンスとをＬＣ共振させて電力の回収および供給を行い、維持電極ＳＵ1〜ＳＵnの駆動を行う。
【００７７】
また、維持パルス発生回路５１１を初期化波形発生回路５２から電気的に分離するために、維持パルス発生回路５１１と初期化波形発生回路５２との間の主放電経路上には、ボディダイオードが維持パルス発生回路５１１から初期化波形発生回路５２へ流れる電流を遮断する向きになるように配置されたスイッチング素子Ｓ９と、ボディダイオードが初期化波形発生回路５２から維持パルス発生回路５１１へ流れる電流を遮断する向きになるように配置されたスイッチング素子Ｓ１０とが直列に接続されて構成されたスイッチ回路が挿入されている。これにより、スイッチング素子Ｓ９とスイッチング素子Ｓ１０とを同時にオフにすれば、維持パルス発生回路５１１から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１１へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路５１１を初期化波形発生回路５２から電気的に分離することが可能となる。
【００７８】
これらスイッチング素子Ｓ１、Ｓ２、Ｓ５1、Ｓ５2、Ｓ６、Ｓ９、Ｓ１０、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２およびＩＣ３１は、サブフィールド処理回路３において作成されたサブフィールド制御信号にもとづき切り替えが制御される。
【００７９】
次に、本発明の実施の形態１において、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が異なるスイッチング素子Ｓ５1、Ｓ５2を並列に接続して構
成した理由について説明する。本発明者は、実験により、電源クランプ時におけるスイッチング素子のターンオン時間と維持放電における発光輝度との間に関連があることを見出した。
【００８０】
図２は、ターンオン時間が異なるスイッチング素子における動作の違いを示す概略波形図である。図２に示すように、上記のサブフィールド処理回路３により作成されたサブフィールド制御信号に基づくスイッチング素子をオンにするための信号（以下、「オン信号」と略記する）がスイッチング素子に印加されてからスイッチング素子が電流を導通させるまでの時間は、スイッチング素子の特性によって異なる。なお本明細書において、オン信号が動作電圧のしきい値（図２の点線ラインと図２の電圧立ち上がりラインとの交差点の電圧）を超えてからスイッチング素子を流れる電流が定常状態の９０％に達するまでの期間をターンオン時間とする。そして、このようなターンオン時間が比較的短いスイッチング素子とターンオン時間が比較的長いスイッチング素子とを比較すると、図２に示すような違いが表れる。例えば、図２の下段に示すターンオン時間が比較的長いスイッチング素子では、図２の中段に示すターンオン時間が比較的短いスイッチング素子に比べて、スイッチング素子を流れる電流が定常状態に達するまでの時間が長いだけでなく、スイッチング素子を流れる電流が増加する割合が比較的少なく電流は比較的緩やかに増えていって定常状態に達する。
【００８１】
すなわち、ターンオン時間が比較的長いスイッチング素子によって電源クランプを行う場合には、ターンオン時間が比較的短いスイッチング素子によって電源クランプを行う場合と比較して定電圧電源Ｖ１から走査電極ＳＣ1〜ＳＣnに供給される電流の増加する割合が少ないため、維持パルスの立ち上がり時において放電電流が一時的に制限される。これにより維持放電が弱められて発光輝度が抑えられると考えられる。
【００８２】
そこで、本発明の実施の形態１においては、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを並列に接続し、それぞれ独立してオン／オフの制御ができるような構成とする。そして、維持期間における維持パルス発生回路５１１による走査電極ＳＣ1〜ＳＣnの駆動において、通常の画像を表示させるときには通常の維持放電を発生させるようにターンオン時間が比較的短いスイッチング素子Ｓ５1による電源クランプ動作を行わせ、明るさ抑えた画像を表示させるときには維持放電を弱めて発生させるようにターンオン時間が比較的長いスイッチング素子Ｓ５2による電源クランプ動作を行わせる。
【００８３】
これにより、通常の明るさでの画像と、発光輝度を下げた、すなわちピーク輝度を抑えた画像とを切り替えて表示することが可能となる。
【００８４】
そして、本発明の実施の形態１による明るさの切り替えでは、コントラスト調整等の信号処理による明るさの調整と異なり、放電セルにおける発光輝度を下げてピーク輝度を抑えているので、階調性を損なうことなく画像を表示することが可能となる。
【００８５】
このように、本発明の実施の形態１によれば、維持パルス発生回路５１１における電源クランプスイッチを、ターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを並列に接続した構成とすることで、ターンオン時間が比較的短いスイッチング素子Ｓ５1による電源クランプ動作では通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ５2による電源クランプ動作では輝度を抑えて画像を表示させることができる。これにより、階調性を損なうことなく輝度を抑えた画像を表示することが可能となり、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等に
おいて、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【００８６】
なお、図１では、スイッチング素子Ｓ５1、Ｓ５2等をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
【００８７】
また、本発明の実施の形態１では、電源クランプスイッチをターンオン時間が異なる２つのスイッチング素子を用いて構成し、通常の発光輝度での画像表示と発光輝度を抑えた画像表示とを切り替える構成を説明したが、何らこの構成に限定するものではなく、ターンオン時間が異なる３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。
【００８８】
また、本発明の実施の形態１では、走査電極駆動回路５０１の維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを並列に接続して構成した例を説明したが、維持電極駆動回路６における維持パルス発生回路６１の電源クランプスイッチを同様の構成とすることもできる。
【００８９】
図３は、本発明の実施の形態１におけるＰＤＰ駆動回路の他の例を示す回路図である。図３に示すＰＤＰ駆動回路７０３は、走査電極駆動回路５および維持パルス発生回路６２を備え、維持パルス発生回路６２は、電圧値Ｖｓｕｓの定電圧電源Ｖ５と電力回収部と電圧クランプ部とからなり、電力回収部は、コイルＬ２と、回収コンデンサＣ２と、スイッチング素子Ｓ３、Ｓ４と逆流防止用ダイオードＤ３、Ｄ４とを備えている。そして、電圧クランプ部は、ターンオン時間が比較的短いスイッチング素子Ｓ７1とターンオン時間が比較的長いスイッチング素子Ｓ７2とを並列に接続して構成した電源クランプスイッチと、スイッチング素子Ｓ８からなる接地クランプスイッチとを備えている。
【００９０】
そして、図１に示したＰＤＰ駆動回路７０１と同様、ターンオン時間が比較的短いスイッチング素子Ｓ７1によって電源クランプ動作を行わせた場合には通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ７2によって電源クランプ動作を行わせた場合には発光輝度を下げてピーク輝度を抑えた画像を表示させることができる。また、図１に示した構成と、図２に示した構成とを組み合わせて用いることも可能であり、その場合には、さらに明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【００９１】
なお、本発明の実施の形態１においては、図１および図3におけるスイッチング素子としてＭＯＳＦＥＴを使用した図になっているが、スイッチング素子の種類を何ら限定するものではなく、ターンオン時間の切り替えによって維持放電における発光輝度を切り替えることができる構成であれば、例えば、シリコン（Ｓｉ）を材料とする一般に知られたＭＯＳＦＥＴを用いる構成や、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料とするＭＯＳＦＥＴを用いる構成、あるいはＳｉを材料とするＭＯＳＦＥＴとＳｉＣやＧａＮを材料とするＭＯＳＦＥＴとを組み合わせた構成等、どのような構成であってもよい。特に、ＳｉＣやＧａＮを材料とするＭＯＳＦＥＴはターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度）ので、ターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度）Ｓｉを材料とするＭＯＳＦＥＴと組み合わせることで、ターンオン時間が異なるスイッチング素子の組み合わせを容易
に実現することができる。
【００９２】
（実施の形態２）
本発明の実施の形態１では、図１に示したように、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを並列に接続して構成した例を説明した。しかし、スイッチング素子のターンオン時間の切り替えは、例えば、同じ特性を有するスイッチング素子を用いた構成であっても可能である。本発明の実施の形態２では、この同じ特性を有するスイッチング素子を用いて電源クランプスイッチを構成する例について説明する。
【００９３】
図４は、本発明の実施の形態２におけるＰＤＰ駆動回路の回路図である。なお、図４に示したＰＤＰ駆動回路７０４が実施の形態１において図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、電圧クランプ部における電源クランプスイッチの構成であるので、ここではその構成の異なる部分を中心に説明を行う。
【００９４】
図４に示すＰＤＰ駆動回路７０４は、電力回収回路を備えた走査電極駆動回路５０４および維持パルス発生回路６１を備え、走査電極駆動回路５０４は、維持パルス発生回路５１４と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。
【００９５】
維持パルス発生回路５１４は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子Ｓ５3、Ｓ５4によって構成された電源クランプスイッチとスイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。
【００９６】
電源クランプスイッチを構成するスイッチング素子Ｓ５3、Ｓ５4は実質的に同等の特性を有しており、それぞれのスイッチング素子単体におけるターンオン時間もほぼ等しい。ただし、スイッチング素子Ｓ５3のゲートには抵抗Ｒ５1が、スイッチング素子Ｓ５4のゲートには抵抗Ｒ５2がそれぞれ接続されており、オン信号はそれぞれ抵抗Ｒ５1、Ｒ５2を介してスイッチング素子Ｓ５3、Ｓ５4に印加される構成となっている。つまり、これらの外付けの抵抗Ｒ５1および抵抗Ｒ５2の抵抗値を違えることにより、スイッチング素子Ｓ５3とスイッチング素子Ｓ５4とが、見かけ上のターンオン時間を異なるように構成されている。そして、抵抗Ｒ５2の抵抗値は抵抗Ｒ５1の抵抗値よりも大きく、そのため、スイッチング素子Ｓ５4における見かけ上のターンオン時間はスイッチング素子Ｓ５3よりも長くなっている。
【００９７】
そして、図１に示したＰＤＰ駆動回路７０１と同様、見かけ上のターンオン時間が短いスイッチング素子Ｓ５3によって電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、見かけ上のターンオン時間が長いスイッチング素子Ｓ５4によって電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【００９８】
このように、本発明の実施の形態２によれば、維持パルス発生回路５１４における電源クランプスイッチを、実質的に同等の特性を有するスイッチング素子Ｓ５3、Ｓ５4を並列に接続した構成とし、さらに、スイッチング素子Ｓ５3のゲートには抵抗値の比較的小さい抵抗Ｒ５1を、スイッチング素子Ｓ５4のゲートには抵抗値の比較的大きい抵抗Ｒ５2を
それぞれ接続した構成とする。これにより、スイッチング素子Ｓ５4における見かけ上のターンオン時間をスイッチング素子Ｓ５3よりも大きくして、放電電流を制限した維持放電を発生させて発光輝度を下げることができる。
【００９９】
また、本発明の実施の形態２では、走査電極駆動回路５０４の維持パルス発生回路５１４における電源クランプスイッチのスイッチング素子Ｓ５3、Ｓ５4のゲートに接続される抵抗値を異なるものにすることで、実質的にターンオン時間を変えた例を説明したが、他の回路で実質的にターンオン時間を変えることもできる。
【０１００】
図５は、本発明の実施の形態２における電圧クランプ部の他の例を示す回路図である。図５に示す電圧クランプ部の回路図は、図４のＰＤＰ駆動回路７０４においてスイッチング素子Ｓ５3、Ｓ５4で構成されている電圧クランプ部に置き換わるものである。電源クランプスイッチを構成するスイッチング素子Ｓ５5、Ｓ５6は実質的に同等の特性を有しており、それぞれのスイッチング素子単体におけるターンオン時間もほぼ等しい。ただし、スイッチング素子Ｓ５5のゲートとドレインの両端には抵抗Ｒ５3とキャパシタＣ５1を直列接続した回路が並列接続され、ゲートには抵抗Ｒ５4が接続されている。すなわち、スイッチング素子Ｓ５5を導通（オン）および遮断（オフ）させるゲート駆動回路が、抵抗Ｒ５3、抵抗Ｒ５4およびキャパシタＣ５1の組合せにより構成されている。同様に、スイッチング素子Ｓ５6のゲートとドレインの両端には抵抗Ｒ５5とキャパシタＣ５2を直列接続した回路が並列接続され、ゲートには抵抗Ｒ５6が接続されている。すなわち、スイッチング素子Ｓ５6を導通（オン）および遮断（オフ）させるゲート駆動回路が、抵抗Ｒ５5、抵抗Ｒ５6およびキャパシタＣ５2の組合せにより構成されている。
【０１０１】
つまり、これらの外付けの抵抗Ｒ５3、抵抗Ｒ５4、抵抗Ｒ５5および抵抗Ｒ５6の抵抗値並びにこれらの外付けのキャパシタＣ５1、キャパシタＣ５2の静電容量値を違えることにより、スイッチング素子Ｓ５3とスイッチング素子Ｓ５4とが、見かけ上のターンオン時間を異なるように構成されている。このような構成によれば、図４に示した抵抗Ｒ５1および抵抗Ｒ５2の抵抗値の相違による見かけ上のターンオン時間の変更に比べて、ターンオン時間の可変範囲を広げることができ好適である。
【０１０２】
オン信号はそれぞれ抵抗Ｒ５5、Ｒ５6を介してスイッチング素子Ｓ５5、Ｓ５6に印加される構成となっている。そして、キャパシタＣ５2の静電容量の値はキャパシタＣ５1の静電容量の値よりも大きく、そのため、スイッチング素子Ｓ５6における見かけ上のターンオン時間はスイッチング素子Ｓ５5よりも長くなっている。
【０１０３】
そして、図１に示したＰＤＰ駆動回路７０１と同様、見かけ上のターンオン時間が短いスイッチング素子Ｓ５5によって電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、見かけ上のターンオン時間が長いスイッチング素子Ｓ５6によって電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【０１０４】
このように、スイッチング素子のドレインとソース間に少なくともキャパシタを含む回路を接続したもので電圧クランプ部を構成し、キャパシタの静電容量を異なるものとすることで、見かけ上のターンオン時間を変えることができる。なお、ドレインとソース間にキャパシタを含む回路を接続したもので電圧クランプ部を構成する場合は、他の回路部品が追加された構成であってもよく、本実施の形態２における図５の構成に限らない。
【０１０５】
なお、キャパシタＣ５1、Ｃ５2の静電容量は大きくても１０００ｐＦ程度であり、好ましくは４７０ｐＦ以下である。抵抗Ｒ５1〜Ｒ５6の抵抗値は大きくても１００Ω程度であり、好ましくは４７Ω以下である。
【０１０６】
なお、図４ならびに図５では、スイッチング素子Ｓ５3、Ｓ５4、Ｓ５5、Ｓ５6をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
【０１０７】
また、本発明の実施の形態２では、電源クランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、それぞれ異なる抵抗値の抵抗をゲートに接続して見かけ上のターンオン時間を異ならせ、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。
【０１０８】
また、図３に示した例と同様、上述の構成を維持電極ＳＵ1〜ＳＵnに接続された維持パルス発生回路６２に用いた構成とすることも可能である。
【０１０９】
（実施の形態３）
本発明の実施の形態１では、図１に示したように、維持パルス発生回路５１１における電源クランプスイッチをターンオン時間が異なる複数のＭＯＳＦＥＴを組み合わせて構成した例を説明した。しかし、ターンオン時間の異なるスイッチング素子としては、例えば、ＭＯＳＦＥＴとＭＯＳＦＥＴとは違う種類のスイッチング素子とを組み合わせた構成とすることも可能である。本発明の実施の形態３では、このＭＯＳＦＥＴとＭＯＳＦＥＴとは違う種類のスイッチング素子とを組み合わせて電源クランプスイッチを構成する例について説明する。
【０１１０】
図６は、本発明の実施の形態３におけるＰＤＰ駆動回路の回路図である。なお、図６に示したＰＤＰ駆動回路７０６が実施の形態１において図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、電圧クランプ部における電源クランプスイッチの構成であるので、ここではその構成の異なる主な部分を中心に説明を行う。
【０１１１】
図６に示すＰＤＰ駆動回路７０６は、電力回収回路を備えた走査電極駆動回路５０５および維持パルス発生回路６１を備え、走査電極駆動回路５０５は、維持パルス発生回路５１５と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。
【０１１２】
維持パルス発生回路５１５は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子Ｓ５7、Ｓ５8によって構成された電源クランプスイッチとスイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。
【０１１３】
電源クランプスイッチを構成するスイッチング素子Ｓ５7はＭＯＳＦＥＴからなり、比較的短いターンオン時間（例えば、１０ｎｓｅｃ〜１００ｎｓｅｃ程度）でのスイッチング動作を行う。一方、スイッチング素子Ｓ５8は高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）からなり、比較的長いターンオン時間（例えば、１００ｎｓｅｃ〜３００ｎｓｅｃ程度）でのスイッチング動作を行う。したがって、ＭＯＳＦＥＴからなるスイッチング素子Ｓ５7を用いた場合にはターンオン時間を短くした電源クランプ動作をさせることができ、
ＩＧＢＴからなるスイッチング素子Ｓ５8を用いた場合にはターンオン時間を長くした電源クランプ動作をさせることができる。
【０１１４】
そして、図１に示したＰＤＰ駆動回路７０１と同様、ＭＯＳＦＥＴからなるスイッチング素子Ｓ５7によってターンオン時間が比較的短い電源クランプ動作を行わせる場合には通常の明るい画像を表示させることができ、ＩＧＢＴからなるスイッチング素子Ｓ５8によってターンオン時間が比較的長い電源クランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【０１１５】
このように、本発明の実施の形態３によれば、維持パルス発生回路５１５における電源クランプスイッチを、ターンオン時間が比較的短いＭＯＳＦＥＴからなるスイッチング素子Ｓ５7とターンオン時間が比較的長いＩＧＢＴからなるスイッチング素子Ｓ５8とを並列に接続した構成とする。これにより、ターンオン時間が比較的短いスイッチング動作と、ターンオン時間が比較的長いスイッチング動作とを切り替えて電源クランプ動作を行わせることができるようになる。
【０１１６】
なお、ＩＧＢＴにはその構造上寄生ダイオードが生成されないので、スイッチング素子Ｓ５8に関しては、ＭＯＳＦＥＴに寄生して生成されるボディダイオード相当のダイオードをスイッチング素子Ｓ５7の寄生ダイオードと同じ向きに設けることが望ましい。
【０１１７】
また、図６では、スイッチング素子Ｓ５7、Ｓ５8をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
【０１１８】
また、本発明の実施の形態３では、電源クランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、例えばターンオン時間が異なる複数のＭＯＳＦＥＴとＩＧＢＴとを組み合わせる等して３つのスイッチング素子、あるいはそれ以上のスイッチング素子で電源クランプスイッチを構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。
【０１１９】
また、図３に示した例と同様、上述の構成を維持電極ＳＵ1〜ＳＵnに接続された維持パルス発生回路６２に用いた構成とすることも可能である。
【０１２０】
また、本発明の実施の形態３においては、スイッチング素子の種類を何ら限定するものではなく、例えば、シリコンを材料とする一般に知られたＭＯＳＦＥＴとＩＧＢＴとの組み合わせや、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料とするＭＯＳＦＥＴとＩＧＢＴとの組み合わせ等、ターンオン時間の切り替えができる組み合わせであればどのような構成であってもよい。特に、ＳｉＣやＧａＮを材料とするＭＯＳＦＥＴはターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度）ので、ターンオン時間が比較的長い（例えば、１００ｎｓｅｃ〜３００ｎｓｅｃ程度）ＩＧＢＴと組み合わせることで、ターンオン時間が異なるスイッチング素子の組み合わせを容易に実現することができる。
【０１２１】
なお、本発明の実施の形態においては、上述した実施の形態１から実施の形態３以外の回路構成にもターンオン時間を切り替えるための構成を適用することが可能である。図７は、本発明の実施の形態におけるＰＤＰ駆動回路の他の例を示した回路図である。図７に
示したＰＤＰ駆動回路７０７が実施の形態１の図１に示したＰＤＰ駆動回路７０１と異なる主な部分は、維持パルス発生回路およびスイッチ回路の構成である。
【０１２２】
図７に示したＰＤＰ駆動回路７０７は、電力回収回路を備えた走査電極駆動回路５０６および維持パルス発生回路６１を備え、走査電極駆動回路５０６は、維持パルス発生回路５１６と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９からなるスイッチ回路とを有している。
【０１２３】
維持パルス発生回路５１６は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、ターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを並列に接続して構成した電源クランプスイッチと、スイッチング素子Ｓ６からなる接地クランプスイッチとを備えている。また、電力回収部は、電力を供給するときに用いるコイルＬ１Ａと、電力を回収するときに用いるコイルＬ１Ｂと、回収コンデンサＣ１と、スイッチング素子Ｓ１、Ｓ２と、逆流防止用ダイオードＤ１、Ｄ２とを備えている。そして、ＰＤＰ１０の容量性負荷から回収コンデンサＣ１へ電力を回収するときにはＰＤＰ１０の容量性負荷とコイルＬ１ＢとをＬＣ共振させ、回収コンデンサＣ１からＰＤＰ１０の容量性負荷へ電力を供給するときにはＰＤＰ１０の容量性負荷とコイルＬ１ＡとをＬＣ共振させる。したがって、維持パルス発生回路５１６では、電力の回収時と供給時とで共振周波数を変えての駆動が可能である。これにより、電力の回収期間および供給期間の適切なバランスが図れ（例えば、これらの一方の期間を長めに取れる）、回収した電力の再利用を効率的に行える。
【０１２４】
さらに、維持パルス発生回路５１６は、コイルＬ１Ａとの接点を間に挟んで電源クランプスイッチに直列に接続されボディダイオードが定電圧電源Ｖ１へ流れ込む電流を遮断する向きに配置されたスイッチング素子Ｓ１０を備えている。このスイッチング素子Ｓ１０は、図１においてスイッチング素子Ｓ９とバックトゥバック接続されていたスイッチング素子Ｓ１０を電源クランプ部に移動させたものであり、そのため、維持パルス発生回路５１６と初期化波形発生回路５２との間の主放電経路上に挿入されたスイッチ回路は、ボディダイオードが維持パルス発生回路５１６から初期化波形発生回路５２へ流れる電流を遮断する向きに配置されたスイッチング素子Ｓ９だけで構成されている。
【０１２５】
そして、スイッチング素子Ｓ６はそのボディダイオードが主放電経路から接地電位へ流れ込む電流を遮断する向きに、スイッチング素子Ｓ２はそのボディダイオードが回収コンデンサＣ１へ流れ込む電流を遮断する向きにそれぞれ配置されているので、スイッチング素子Ｓ２、Ｓ６、Ｓ９およびＳ１０を同時にオフにすれば、維持パルス発生回路５１６から初期化波形発生回路５２へ流れる電流と、初期化波形発生回路５２から維持パルス発生回路５１６へ流れる電流のいずれの電流も遮断することができ、維持パルス発生回路５１６を初期化波形発生回路５２から電気的に分離することが可能となる。
【０１２６】
そして、図７に示したこの構成においても、ターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを切り替えて電源クランプ動作を行わせることで、上述の効果、すなわち通常の明るい画像を表示させることと階調性を損なうことなく輝度を抑えた画像を表示させることとを切り替えることが可能である。
【０１２７】
なお、図７では、スイッチング素子Ｓ１０を１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
【０１２８】
図８は、本発明の実施の形態におけるＰＤＰ駆動回路のさらに他の例を示した回路図である。図８に示すＰＤＰ駆動回路７０８は、図７の維持パルス発生回路５１６のスイッチング素子Ｓ１０にダイオードＤ１０を並列に接続した構成となっている。そして、ダイオードＤ１０は、スイッチング素子Ｓ１０のボディダイオードと同様に主放電経路から定電圧電源Ｖ１および回収コンデンサＣ１に流れる電流を遮断する向きに配置されている。また、スイッチング素子Ｓ１０をオフにすることによって主放電経路から定電圧電源Ｖ１および回収コンデンサＣ１に流れる電流を遮断することができ、またスイッチング素子Ｓ１、Ｓ５1およびＳ５2をオフにすることによって定電圧電源Ｖ１および回収コンデンサＣ１から主放電経路に流れる電流を遮断することができるので、図７に示したＰＤＰ駆動回路７０７と同様に、維持パルス発生回路５１７を初期化波形発生回路５２から電気的に分離することができる。ダイオードＤ１０にはＭＯＳＦＥＴよりも定格値の大きいものがあるため、図８に示したような構成とすることでスイッチング素子Ｓ１０（上述のとおり、電流量を稼ぐ趣旨からスイッチング素子Ｓ１０は並列に複数個配置されている）を、素子数を減らして構成することが可能となる。
【０１２９】
そして、本発明の実施の形態は、図８に示したこの構成においても適用することが可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５1とターンオン時間が比較的長いスイッチング素子Ｓ５2とを切り替えて電源クランプ動作を行わせることで、上述の効果、すなわち通常の明るい画像を表示させることと階調性を損なうことなく輝度を抑えた画像を表示させることとを切り替えることができる。
【０１３０】
（実施の形態４）
本発明の実施の形態１から実施の形態３においては、走査電極駆動回路および維持電極駆動回路にそれぞれ維持パルス発生回路を備え、走査電極ＳＣ1〜ＳＣnおよび維持電極ＳＵ1〜ＳＵnに交互に維持パルスを印加して維持放電を発生させる構成を説明した。しかし、何らこの構成に限定されるものではなく、例えば、走査電極ＳＣ1〜ＳＣnだけに維持パルスを印加して維持放電を発生させるような回路構成であっても、本発明の実施の形態１から実施の形態３に示したターンオン時間の異なるスイッチング素子を組み合わせる構成を適用することが可能である。本発明の実施の形態４では、この走査電極ＳＣ1〜ＳＣnまたは維持電極ＳＵ1〜ＳＵnのいずれか一方に維持パルスを印加して維持放電を発生させる構成にターンオン時間の異なるスイッチング素子を組み合わせた構成を適用した例について説明する。
【０１３１】
図９は、本発明の実施の形態４におけるＰＤＰ駆動回路の一例を示した回路図である。図９に示すＰＤＰ駆動回路７０９は、走査電極駆動回路５０８を備え、走査電極駆動回路５０８は、維持パルス発生回路５１８と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。なお、初期化波形発生回路５２、走査パルス発生回路５３およびスイッチ回路は、図１に示したＰＤＰ駆動回路７０１と同様の構成であり同様の動作を行う。
【０１３２】
維持パルス発生回路５１８は、電圧値Ｖｓｕｓの定電圧電源Ｖ１と負の電圧値（−Ｖｓｕｓ）の定電圧電源Ｖ１１と電圧クランプ部とからなり、電圧クランプ部は、スイッチング素子Ｓ５1、Ｓ５2が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１から流れる電流を遮断する向きに配置された走査電極ＳＣ1〜ＳＣnを定電圧電源Ｖ１の電位にクランプするためのクランプスイッチと、スイッチング素子Ｓ６1、Ｓ６2が並列に接続されて構成されそのボディダイオードが定電圧電源Ｖ１１へ流れ込む電流を遮断する向きに配置された走査電極ＳＣ1〜ＳＣnを定電圧電源Ｖ１１の負の電位にクランプするためのクランプスイッチと、を備えている。また、図９に示すＰＤＰ駆動回路７０９においては、維持電極ＳＵ1〜ＳＵnは接地電位に接続されている。
【０１３３】
そして、維持パルス発生回路５１８が発生する電圧値（−Ｖｓｕｓ）からＶｓｕｓの振幅の維持パルスを走査電極ＳＣ1〜ＳＣnに印加することで、走査電極ＳＣ1〜ＳＣnの電位を（−Ｖｓｕｓ）からＶｓｕｓに、あるいはＶｓｕｓから（−Ｖｓｕｓ）に変化させて維持放電を発生させる。
【０１３４】
また、スイッチング素子Ｓ５1、Ｓ５2はターンオン時間が互いに異なり、スイッチング素子Ｓ５1はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ５2はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ５1、Ｓ５2はそれぞれ独立してオン／オフの制御が可能であり、ターンオン時間が比較的短いスイッチング素子Ｓ５1によってクランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ５2によってクランプを行う場合とで、定電圧電源Ｖ１から走査電極ＳＣ1〜ＳＣnに電力が供給されるときの条件を変えることができるように構成している。
【０１３５】
また、スイッチング素子Ｓ６1、Ｓ６2もターンオン時間が互いに異なり、スイッチング素子Ｓ６1はターンオン時間が比較的短い（例えば、１０ｎｓｅｃ程度の)スイッチング素子からなり、一方、スイッチング素子Ｓ６2はターンオン時間が比較的長い（例えば、１００ｎｓｅｃ程度の)スイッチング素子からなる。そして、スイッチング素子Ｓ６1、Ｓ６2はそれぞれ独立してオン／オフの制御が可能であり、スイッチング素子Ｓ５1、Ｓ５2の場合と同様に、ターンオン時間が比較的短いスイッチング素子Ｓ６1によってクランプを行う場合と、ターンオン時間が比較的長いスイッチング素子Ｓ６2によってクランプを行う場合とで、定電圧電源Ｖ１１から走査電極ＳＣ1〜ＳＣnに負の電位の電力が供給されるときの条件を変えることができるように構成している。
【０１３６】
例えば、図９に示したこのような構成であっても、図１に示したＰＤＰ駆動回路７０１と同様、ターンオン時間が比較的短いスイッチング素子Ｓ５1、Ｓ６1によってクランプ動作を行わせる場合には通常の明るい画像を表示させることができ、ターンオン時間が比較的長いスイッチング素子Ｓ５2、Ｓ６2によってクランプ動作を行わせる場合には輝度を抑えた画像を表示させることができる。これによっても、放電電流を制限した維持放電を発生させて発光輝度を下げることができ、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を、階調性を損なうことなく表示させることができるようになる。
【０１３７】
なお、図９では、スイッチング素子Ｓ５1、Ｓ５2、Ｓ６1、Ｓ６2をそれぞれ１つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを１つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
【０１３８】
また、本発明の実施の形態４では、それぞれのクランプスイッチを２つのスイッチング素子を用いて構成した例を説明したが、何らこの構成に限定するものではなく、ターンオン時間が異なる３つのスイッチング素子、あるいはそれ以上のスイッチング素子でクランプスイッチをそれぞれ構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。
【０１３９】
なお、図９に示した実施の形態４においては、実施の形態１に示したターンオン時間を切り替えるための構成を他の回路例に適用させた例を示したが、実施の形態２および実施の形態３に示したターンオン時間を切り替えるための構成、具体的には、実質的に同等の特性を有するスイッチング素子を並列に接続しそれぞれ抵抗値の異なる抵抗を介してオン信号を印加することで見かけ上のターンオン時間を切り替える構成や、ＭＯＳＦＥＴとＩ
ＧＢＴとを並列に接続する構成、あるいはＳｉを材料とするＭＯＳＦＥＴとＳｉＣを材料とするＭＯＳＦＥＴとを組み合わせた構成等を同様に適用することも可能である。また、走査電極ＳＣ1〜ＳＣnを接地電位に接続して維持電極ＳＵ1〜ＳＵnに維持パルスを印加する構成としてもよいことはいうまでもない。
【０１４０】
また、図９の維持パルス発生回路５１８には、図１に示したコイルＬ１、ダイオードＤ１、Ｄ２、スイッチング素子Ｓ１、Ｓ２および回収コンデンサＣ１によって形成された電力回収回路を記載していないが、同様の電力回収回路を図９に示した維持パルス発生回路５１８に備えた構成としてもよい。図１０は、本発明の実施の形態４におけるＰＤＰ駆動回路のさらに他の一例を示した回路図である。図１０に示すＰＤＰ駆動回路７１０は、走査電極駆動回路５０９を備え、走査電極駆動回路５０９は、維持パルス発生回路５１９と初期化波形発生回路５２と走査パルス発生回路５３とスイッチング素子Ｓ９、Ｓ１０からなるスイッチ回路とを有している。このとき、例えば図１０に示すように、維持パルス発生回路５１９において回収コンデンサＣ１を除くコイルＬ１、ダイオードＤ１、Ｄ２およびスイッチング素子Ｓ１、Ｓ２によって電力回収回路を形成し、スイッチング素子Ｓ１のドレイン端子およびスイッチング素子Ｓ２のソース端子を接地電位に直接接続する構成としてもよい。
【０１４１】
なお、スイッチング素子におけるターンオン時間と維持放電における発光輝度との関係は、ＰＤＰの特性や駆動回路の特性あるいは電極に生じる負荷容量等によって異なるため、本発明の実施の形態１から実施の形態４においては、プラズマディスプレイ装置に用いるＰＤＰの発光輝度とスイッチング素子におけるターンオン時間との関係を求める実験等を行い、その実験の結果およびプラズマディスプレイ装置の仕様等にもとづきそれぞれを適正な値に設定することが望ましい。
【０１４２】
また、本発明の実施の形態においては、図１、図３、図４、図６に示した実施の形態を組み合わせて用いることも可能であり、それらの組み合わせによってターンオン時間の可変幅をさらに大きくすることも可能である。
【０１４３】
また、本発明の実施の形態１から実施の形態４においては、スイッチング素子として、電流損失が低いという特徴を有する一般に知られたシリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）を材料としたＭＯＳＦＥＴを用いてもよく、シリコンを材料としたＭＯＳＦＥＴとＳｉＣを材料としたＭＯＳＦＥＴとを組み合わせた構成としてもよい。
【０１４４】
また、本発明の実施の形態１から実施の形態４で示したターンオン時間に関する数値は単なる一例をあげただけであり、何らこれらの数値に限定されるものではなく、維持放電における発光輝度を切り替えることができればどのようなターンオン時間の組み合わせであってもかまわない。
【０１４５】
また、本発明の実施の形態１から実施の形態４においては、あるサブフィールドの維持期間と別のサブフィールドの維持期間とで使用するスイッチング素子を切り替える構成であってもよいが、必ずしも１つの維持期間の全てに亘って同一のスイッチング素子を使用する必要はなく、例えば、１つの維持期間の前半と後半とで使用するスイッチング素子を変えてターンオン時間を切り替える構成や、１つの維持期間において所定の維持パルス数だけターンオン時間が比較的長いスイッチング素子を使用し残りの全てをターンオン時間が比較的短いスイッチング素子を使用する構成等、維持期間におけるスイッチング素子の切り替えについては自由に設定することが可能である。
【０１４６】
また、本発明の実施の形態１から実施の形態４においては、初期化波形発生回路５２および走査パルス発生回路５３の具体的な回路構成は、図１の構成に限定されるものではな
い。本発明の主旨は維持パルス発生回路に示すものであり、それ以外の回路構成は本発明の主旨を制限しない。例えば、走査パルス発生回路５３のスイッチング素子Ｓ３１のドレイン−ソース間を短絡し、スイッチング素子Ｓ３１およびＳ３２を削除した構成であってもよい（図示しない）。
【０１４７】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１４８】
本発明に係るＰＤＰ駆動回路およびプラズマディスプレイ装置によれば、ＬＣ共振による電力回収回路を有したＰＤＰ駆動回路およびプラズマディスプレイ装置において、電源クランプ時におけるスイッチング動作を、ターンオン時間を変えて行わせることによって維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるＰＤＰ駆動回路およびプラズマディスプレイ装置を提供することができるので、ＰＤＰ駆動回路およびプラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【０１４９】
【図１】図１は本発明の実施の形態１におけるＰＤＰ駆動回路の回路図である。
【図２】図２はターンオン時間が異なるスイッチング素子における動作の違いを示す概略波形図である。
【図３】図３は本発明の実施の形態１におけるＰＤＰ駆動回路の他の例を示す回路図である。
【図４】図４は本発明の実施の形態２におけるＰＤＰ駆動回路の回路図である。
【図５】図５は本発明の実施の形態２におけるＰＤＰ駆動回路の他の例を示す回路図である。
【図６】図６は本発明の実施の形態３におけるＰＤＰ駆動回路の回路図である。
【図７】図７は本発明の実施の形態３におけるＰＤＰ駆動回路の他の例を示した回路図である。
【図８】図８は本発明の実施の形態３におけるＰＤＰ駆動回路のさらに他の例を示した回路図である。
【図９】図９は本発明の実施の形態４におけるＰＤＰ駆動回路の一例を示した回路図である。
【図１０】図１０は本発明の実施の形態４におけるＰＤＰ駆動回路のさらに他の一例を示した回路図である。
【図１１】図１１は従来のＰＤＰの構造を示す斜視図である。
【図１２】図１２は図１１のＰＤＰの電極配列図である。
【図１３】図１３は図１１のＰＤＰの各電極に印加する各駆動電圧波形を示す図である。
【図１４】図１４は図１１のＰＤＰを組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。
【図１５】図１５は電力回収回路を備えた走査電極駆動回路および維持電極駆動回路が備えた維持パルス発生回路の回路図である。
【符号の説明】
【０１５０】
１    ＡＤコンバータ
２    映像信号処理回路
３    サブフィールド処理回路
４    データ電極駆動回路
５，５０１，５０４，５０５，５０６，５０７，５０８，５０９    走査電極駆動回路
６    維持電極駆動回路
１０    プラズマディスプレイパネル（ＰＤＰ）
２０    （ガラス製の）前面板
２２    走査電極
２３    維持電極
２４，３３    誘電体層
２５    保護層
３０    （ガラス製の）背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
５１，６１，６２，５１１，５１４，５１５，５１６，５１７，５１８，５１９    維持パルス発生回路
５２    初期化波形発生回路
５３    走査パルス発生回路
Ｃ１，Ｃ２    回収コンデンサ
Ｃ５1，Ｃ５2，Ｃ３１    コンデンサ
Ｌ１，Ｌ２，Ｌ１Ａ，Ｌ１Ｂ    コイル
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ１０，Ｄ３１    ダイオード
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ５1，Ｓ５2，Ｓ５3，Ｓ５4，Ｓ５5，Ｓ５6，Ｓ５7，
Ｓ５8，Ｓ６，Ｓ６1，Ｓ６2，Ｓ７，Ｓ７1，Ｓ７2，Ｓ８，Ｓ９，Ｓ１０，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２    スイッチング素子
Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５    定電圧電源
Ｒ５1，Ｒ５2，Ｒ５3，Ｒ５4，Ｒ５5，Ｒ５6    抵抗
ＩＣ３１    ＳｃａｎＩＣ
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007023744.tif 000017
【図２】
2007023744.tif 000018
【図３】
2007023744.tif 000019
【図４】
2007023744.tif 000020
【図５】
2007023744.tif 000021
【図６】
2007023744.tif 000022
【図７】
2007023744.tif 000023
【図８】
2007023744.tif 000024
【図９】
2007023744.tif 000025
【図１０】
2007023744.tif 000026
【図１１】
2007023744.tif 000027
【図１２】
2007023744.tif 000028
【図１３】
2007023744.tif 000029
【図１４】
2007023744.tif 000030
【図１５】
2007023744.tif 000031
【国際調査報告】
2007023744.tif 000032
2007023744.tif 000033
2007023744.tif 000034
2007023744.tif 000035