【手続補正書】
【提出日】平成19年9月12日(2007.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】フューズ回路及び半導体メモリ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルが複数配列されたメモリセルアレイを含む半導体メモリにおいて、
電気抵抗値が変化する第１、第２の電気フューズと、
前記第１、第２の電気フューズの各々の電気抵抗値の差に依存した信号電圧を受け取り、この信号電圧を増幅して出力する増幅器と、
前記増幅器からの出力を記憶する記憶回路と、
前記増幅器と前記記憶回路との間を、接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路と、
を具備することを特徴とする半導体メモリ。
【請求項２】
前記第１、第２の電気フューズの各々は、第１の電極と第２の電極とを有するキャパシタからなり、前記第１の電極の各々はトランジスタを介在して第１の電源電圧端に接続され、前記第２の電極の各々はトランジスタを介在して第２の電源電圧端に接続されており、
前記スイッチ回路は、前記増幅器からの出力を前記記憶回路が取り込んだ後、前記増幅器と前記記憶回路との間を遮断することを特徴とする請求項１に記載の半導体メモリ。
【請求項３】
メモリセルが複数配列されたメモリセルアレイを含む半導体メモリにおいて、
電気抵抗値が変化する第１、第２の電気フューズと、
前記第１、第２の電気フューズの各々の電気抵抗値によって決まる各々の信号電圧を受け取り、これら信号電圧の差を増幅して出力する差動増幅器と、
前記差動増幅器からの出力を記憶する記憶回路と、
前記差動増幅器と前記記憶回路との間を、接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路と、
を具備することを特徴とする半導体メモリ。
【請求項４】
前記第１、第２の電気フューズの各々は、第１の電極と第２の電極とを有するキャパシタからなり、前記第１の電極の各々はトランジスタを介在して第１の電源電圧端に接続され、前記第２の電極の各々はトランジスタを介在して第２の電源電圧端に接続されており、
前記スイッチ回路は、前記差動増幅器からの出力を前記記憶回路が取り込んだ後、前記差動増幅器と前記記憶回路との間を遮断することを特徴とする請求項３に記載の半導体メモリ。
【請求項５】
あるレベル以上の電圧を印加すると電流特性が変化する第１、第２の電気フューズと、
前記第１、第２の電気フューズの各々の電流特性の違いに依存した２つの信号電圧を受け取り、これら信号電圧の差を増幅して出力する差動増幅器と、
前記差動増幅器からの出力を記憶する記憶回路と、
前記差動増幅器と前記記憶回路との間を接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路と、
を具備することを特徴とするフューズ回路。
【請求項６】
前記第１、第２の電気フューズの各々は、第１の電極と第２の電極とを有するキャパシタからなり、前記第１の電極の各々はトランジスタを介在して第１の電源電圧端に接続され、前記第２の電極の各々はトランジスタを介在して第２の電源電圧端に接続されており、
前記スイッチ回路は、前記差動増幅器からの出力を前記記憶回路が取り込んだ後、前記差動増幅器と前記記憶回路との間を遮断することを特徴とする請求項５に記載のフューズ回路。
【請求項７】
あるレベル以上の電圧を印加するとリーク電流特性が変化する第１、第２の電気アンチフューズと、
前記第１、第２の電気アンチフューズの各々のリーク電流特性の違いに依存した２つの信号電圧を受け取り、これら信号電圧の差を増幅して出力する差動増幅器と、
前記差動増幅器からの出力を記憶する記憶回路と、
前記差動増幅器と前記記憶回路との間を接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路と、
を具備することを特徴とするフューズ回路。
【請求項８】
前記第１、第２の電気アンチフューズの各々は、第１の電極、第２の電極、及び前記第１の電極と前記第２の電極との間に形成された絶縁膜を有するキャパシタからなり、前記第１の電極と前記第２の電極との間に前記あるレベル以上の電圧が印加されると、前記絶縁膜が破壊されて前記第１の電極と前記第２の電極との間の電気抵抗が低下する素子であり、前記第１の電極の各々はトランジスタを介在して第１の電源電圧端に接続され、前記第２の電極の各々はトランジスタを介在して第２の電源電圧端に接続されており、
前記スイッチ回路は、前記差動増幅器からの出力を前記記憶回路が取り込んだ後、前記差動増幅器と前記記憶回路との間を遮断することを特徴とする請求項７に記載のフューズ回路。
【請求項９】
第１、第２の電気フューズからなる一対の電気フューズを有し、回路動作状態を決めるビット情報を記憶するフューズビット記憶回路と、
前記一対の電気フューズのうちの一方に、あるレベル以上の電圧を印加して前記一対の電気フューズの各々の電流特性にアンバランスを作り、前記回路動作状態を決めるビット情報を前記フューズビット記憶回路にプログラムするプログラム制御回路と、
前記一対の電気フューズの各々の出力を受け取り、前記電流特性のアンバランス状態を増幅する差動増幅器と、
前記差動増幅器からの出力を記憶する記憶回路と、
前記差動増幅器と前記記憶回路との間を、接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路と、
前記フューズビット記憶回路にプログラムされた前記回路動作状態を決めるビット情報を検出する検出制御回路と、
を具備することを特徴とするフューズ回路。
【請求項１０】
前記第１、第２の電気フューズの各々は、第１の電極、第２の電極、及び前記第１の電極と前記第２の電極との間に形成された絶縁膜を有するキャパシタからなり、前記第１の電極と前記第２の電極との間に前記あるレベル以上の電圧が印加されると、前記絶縁膜が破壊されて前記第１の電極と前記第２の電極との間の電気抵抗が低下するアンチフューズであり、前記第１の電極の各々はトランジスタを介在して第１の電源電圧端に接続され、前記第２の電極の各々はトランジスタを介在して第２の電源電圧端に接続されており、
前記スイッチ回路は、前記差動増幅器からの出力を前記記憶回路が取り込んだ後、前記差動増幅器と前記記憶回路との間を遮断し、
前記回路動作状態を決めるビット情報は、リダンダンシ用のメモリセルのアドレスであることを特徴とする請求項９に記載のフューズ回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【課題を解決するための手段】
本発明の一実施態様の半導体メモリは、メモリセルが複数配列されたメモリセルアレイを含む半導体メモリにおいて、電気抵抗値が変化する第１、第２の電気フューズと、前記第１、第２の電気フューズの各々の電気抵抗値の差に依存した信号電圧を受け取り、この信号電圧を増幅して出力する増幅器と、前記増幅器からの出力を記憶する記憶回路と、前記増幅器と前記記憶回路との間を、接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路とを具備することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の他の実施態様のフューズ回路は、あるレベル以上の電圧を印加すると電流特性が変化する第１、第２の電気フューズと、前記第１、第２の電気フューズの各々の電流特性の違いに依存した２つの信号電圧を受け取り、これら信号電圧の差を増幅して出力する差動増幅器と、前記差動増幅器からの出力を記憶する記憶回路と、前記差動増幅器と前記記憶回路との間を接続状態あるいは遮断状態のいずれかの状態にするスイッチ回路とを具備することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】