【手続補正書】
【提出日】平成18年12月28日(2006.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を含む半導体装置であって、
前記半導体素子は、
前記半導体層に形成された第１不純物領域と、
前記第１不純物領域と距離を隔てて前記半導体層に形成された第２不純物領域と、
前記第１不純物領域と前記第２不純物領域との間に位置する前記半導体層の部分に前記第１不純物領域および前記第２不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、
前記第２不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域に接するように形成された第３不純物領域と、
前記第２不純物領域と前記第３不純物領域との間に位置する前記半導体層の部分に形成された第４不純物領域と
を備え、
前記半導体素子では、
前記電極は互いに対向する一方側部および他方側部を有し、
前記第４不純物領域は前記第２不純物領域および前記第３不純物領域と接合され、
前記第１不純物領域における前記チャネル領域側の端部および前記一方側部は略同一平面上に位置するとともに、前記第３不純物領域と前記第４不純物領域との接合部および前記他方側部は略同一平面上に位置し、
前記電極は、前記チャネル領域および前記第３不純物領域のそれぞれの全体と対向してオーバラップするように形成され、
前記絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、
前記第３不純物領域および前記第４不純物領域のそれぞれの不純物濃度は、前記第１不純物領域および前記第２不純物領域のそれぞれの不純物濃度よりも低く、前記チャネル領域の不純物濃度よりも高く設定され、
前記第３不純物領域の不純物濃度と前記第４不純物領域の不純物濃度とは異なるように設定された、半導体装置。
【請求項２】
前記半導体素子における前記第４不純物領域のチャネル長方向の長さは２μｍを超えないように設定された、請求項１記載の半導体装置。
【請求項３】
半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を含む半導体装置であって、
前記半導体素子は、
前記半導体層に形成された第１不純物領域と、
前記第１不純物領域と距離を隔てて前記半導体層に形成された第２不純物領域と、
前記第１不純物領域と前記第２不純物領域との間に位置する前記半導体層の部分に前記第１不純物領域および前記第２不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、
前記第２不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域に接するように形成された第３不純物領域と、
前記第２不純物領域と前記第３不純物領域との間に位置する前記半導体層の部分に形成された第４不純物領域と
前記第１不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に形成された第５不純物領域と
を備え、
前記半導体素子では、
前記電極は互いに対向する一方側部および他方側部を有し、
前記第４不純物領域は前記第２不純物領域および前記第３不純物領域と接合され、
前記第５不純物領域は前記第１不純物領域と接合され、
前記第５不純物領域における前記チャネル領域側の端部および前記一方側部は略同一平面上に位置するとともに、前記第３不純物領域と前記第４不純物領域との接合部および前記他方側部は略同一平面上に位置し、
前記電極は、前記チャネル領域および前記第３不純物領域のそれぞれの全体と対向してオーバラップするように形成され、
前記絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、
前記第３不純物領域〜前記第５不純物領域のそれぞれの不純物濃度は、前記第１不純物領域および前記第２不純物領域のそれぞれの不純物濃度よりも低く、前記チャネル領域の不純物濃度よりも高く設定され、
前記第３不純物領域の不純物濃度と、前記第４不純物領域および前記第５不純物領域のそれぞれの不純物濃度とは異なるように設定され、
前記第５不純物領域のチャネル長方向の長さが前記第４不純物領域のチャネル長方向の長さよりも短く設定された、半導体装置。
【請求項４】
前記半導体素子における前記第４不純物領域のチャネル長方向の前記長さは２μｍを超えないように設定された、請求項３記載の半導体装置。
【請求項５】
前記半導体素子における前記第５不純物領域のチャネル長方向の前記長さは０．５μｍを超えないように設定された、請求項３または４に記載の半導体装置。
【請求項６】
画像を表示するための画像表示回路部を備えた画像表示装置であって、
前記画像表示回路部は、半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を有し、
前記半導体素子は所定の第１素子および第２素子の少なくともいずれかを含み、
前記第１素子は、
前記半導体層に形成された第１不純物領域と、
前記第１不純物領域と距離を隔てて前記半導体層に形成された第２不純物領域と、
前記第１不純物領域と前記第２不純物領域との間に位置する前記半導体層の部分に前記第１不純物領域および前記第２不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、
前記第２不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域に接するように形成された第３不純物領域と、
前記第２不純物領域と前記第３不純物領域との間に位置する前記半導体層の部分に形成された第４不純物領域と
を有し、
前記第１素子では、
前記電極は互いに対向する一方側部および他方側部を有し、
前記第４不純物領域は前記第２不純物領域および前記第３不純物領域と接合され、
前記第１不純物領域における前記チャネル領域側の端部および前記一方側部は略同一平面上に位置するとともに、前記第３不純物領域と前記第４不純物領域との接合部および前記他方側部は略同一平面上に位置し、
前記電極は、前記チャネル領域および前記第３不純物領域のそれぞれの全体と対向してオーバラップするように形成され、
前記絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、
前記第３不純物領域および前記第４不純物領域のそれぞれの不純物濃度は、前記第１不純物領域および前記第２不純物領域のそれぞれの不純物濃度よりも低く、前記チャネル領域の不純物濃度よりも高く設定され、
前記第３不純物領域の不純物濃度と前記第４不純物領域の不純物濃度とは異なるように設定され、
前記第２素子は、
前記半導体層に形成された第５不純物領域と、
前記第５不純物領域と距離を隔てて前記半導体層に形成された第６不純物領域と、
前記第５不純物領域と前記第６不純物領域との間に位置する前記半導体層の部分に前記第５不純物領域および前記第６不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、
前記第６不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域に接するように形成された第７不純物領域と、
前記第６不純物領域と前記第７不純物領域との間に位置する前記半導体層の部分に形成された第８不純物領域と、
前記第５不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に形成された第９不純物領域と
を有し、
前記第２素子では、
前記電極は互いに対向する一方側部および他方側部を有し、
前記第８不純物領域は前記第６不純物領域および前記第７不純物領域と接合され、
前記第９不純物領域は前記第５不純物領域と接合され、
前記第９不純物領域における前記チャネル領域側の端部および前記一方側部は略同一平面上に位置するとともに、前記第７不純物領域と前記第８不純物領域との接合部および前記他方側部は略同一平面上に位置し、
前記電極は、前記チャネル領域および前記第７不純物領域のそれぞれの全体と対向してオーバラップするように形成され、
前記絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、
前記第７不純物領域〜前記第９不純物領域のそれぞれの不純物濃度は、前記第５不純物領域および前記第６不純物領域のそれぞれの不純物濃度よりも低く、前記チャネル領域の不純物濃度よりも高く設定され、
前記第７不純物領域の不純物濃度と、前記第８不純物領域および前記第９不純物領域のそれぞれの不純物濃度とは異なるように設定され、
前記第９不純物領域のチャネル長方向の長さが前記第８不純物領域のチャネル長方向の長さよりも短く設定された、画像表示回路部を備えた画像表示装置。
【請求項７】
前記半導体素子は所定の第３素子をさらに含み、
前記第３素子は、
前記半導体層に形成された第１０不純物領域と、
前記第１０不純物領域と距離を隔てて前記半導体層に形成された第１１不純物領域と、
前記第１０不純物領域と前記第１１不純物領域との間に位置する前記半導体層の部分に前記第１０不純物領域および前記第１１不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、
前記第１０不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域および前記第１０不純物領域のそれぞれと接するように形成された第１２不純物領域と、
前記第１１不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域および前記第１１不純物領域のそれぞれと接するように形成された第１３不純物領域と
を備え、
前記第３素子では、
前記電極は互いに対向する一方側部および他方側部を有し、
前記第チャネル領域と前記第１２不純物領域との接合部および前記一方側部は略同一平面上に位置するとともに、前記チャネル領域と前記第１３不純物領域との接合部および前記他方側部は略同一平面上に位置し、
前記電極は、前記チャネル領域の全体と対向してオーバラップするように形成され、
前記絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、
前記第１２不純物領域および前記第１３不純物領域のそれぞれの不純物濃度は、前記第１０不純物領域および前記第１１不純物領域のそれぞれの不純物濃度よりも低く、前記チャネル領域の不純物濃度よりも高く設定された、請求項６記載の画像表示回路部を備えた画像表示装置。
【請求項８】
前記半導体素子は、前記第１素子および前記第２素子の少なくともいずれかを含み、
前記第１素子および前記第２素子がｎチャネル型トランジスタである場合には、第２不純物領域に印加される電圧は前記第１不純物領域に印加される電圧よりも高く設定されるとともに、前記第６不純物領域に印加される電圧は前記第５不純物領域に印加される電圧よりも高く設定され、
前記第１素子および前記第２素子がｐチャネル型トランジスタである場合には、第２不純物領域に印加される電圧は前記第１不純物領域に印加される電圧よりも低く設定されるとともに、前記第６不純物領域に印加される電圧は前記第５不純物領域に印加される電圧よりも低く設定された、請求項６または７に記載の画像表示回路部を備えた画像表示装置。
【請求項９】
前記画像表示回路部はインバータ回路を含み、
前記第１素子および前記第２素子の少なくともいずれかは、前記インバータ回路のｎチャネル型トランジスタとして適用され、
前記第２不純物領域および前記第６不純物領域は、前記インバータ回路における出力側に接続され、
前記第１不純物領域および前記第５不純物領域は、接地電位または所定の電位に接続された、請求項８記載の画像表示回路部を備えた画像表示装置。
【請求項１０】
前記画像表示回路部はアンプ回路を含み、
前記第１素子および前記第２素子の少なくともいずれかは、前記アンプ回路のｎチャネル型トランジスタとして適用され、
前記第２不純物領域および前記第６不純物領域は、第１の電位に接続され、
前記第１不純物領域および前記第５不純物領域は、前記第１の電位よりも低い第２の電位に接続された、請求項８記載の画像表示回路部を備えた画像表示装置。
【請求項１１】
前記画像表示回路部は有機ＥＬの画素回路を含み、
前記第１素子および前記第２素子の少なくともいずれかは、前記画素回路を構成するトランジスタのうち、有機ＥＬ素子に直列に接続されるトランジスタとして適用され、
前記第１不純物領域および前記第５不純物領域に画像信号が入力され、
前記第２不純物領域および前記第６不純物領域が前記有機ＥＬ素子の側に接続された、請求項８記載の画像表示回路部を備えた画像表示装置。
【請求項１２】
前記半導体素子は、前記第１素子および前記第２素子の少なくともいずれかを含み、
前記第２不純物領域および前記第６不純物領域に所定の容量が接続され、
前記第１不純物領域および前記第５不純物領域に所定の信号電圧が印加され、
前記第１素子および前記第２素子をスイッチングすることにより前記容量に前記信号電圧の書き込みと保持が行なわれる、請求項６または７に記載の画像表示回路部を備えた画像表示装置。
【請求項１３】
前記画像表示回路部は、液晶にて画像を表示するための所定の画素回路を含み、
前記半導体素子は、前記画素回路を構成するトランジスタのうち、画素電極に接続されるトランジスタとして適用され、
前記第１不純物領域および前記第５不純物領域に画像信号が入力され、前記第２不純物領域および前記第６不純物領域が画素電極に接続されるように配設された、請求項１２記載の画像表示回路部を備えた画像表示装置。
【請求項１４】
前記画像表示回路部は、液晶にて画像を表示し所定のデータドライバ回路を有する画素回路を含み、
前記半導体素子は、前記データドライバ回路を構成するトランジスタのうち、画素電極に接続されるトランジスタとして適用され、
前記第１不純物領域および前記第５不純物領域に画像信号が入力され、前記第２不純物領域および前記第６不純物領域にデータ線が接続されるように配設された、請求項１２記載の画像表示回路部を備えた画像表示装置。
【請求項１５】
前記画像表示回路部は、有機ＥＬにて画像を表示するための所定の有機ＥＬ画素回路を含み、
前記半導体素子は、前記有機ＥＬ画素回路を構成するトランジスタのうち、蓄積容量に直列に接続されるトランジスタとして適用され、
前記第１不純物領域および前記第５不純物領域に画像信号が入力され、前記第２不純物領域および前記第６不純物領域が蓄積容量に接続されるように配設された、請求項１２記載の画像表示回路部を備えた画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明に係る他の半導体装置は、半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を含む半導体装置であって、半導体素子は、第１不純物領域と第２不純物領域とチャネル領域と第３不純物領域と第４不純物領域と第５不純物領域とを備えている。第１不純物領域は半導体層に形成されている。第２不純物領域は、第１不純物領域と距離を隔てて半導体層に形成されている。チャネル領域は、第１不純物領域と第２不純物領域との間に位置する半導体層の部分に第１不純物領域および第２不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有してチャネルとなる。第３不純物領域は、第２不純物領域とチャネル領域との間に位置する半導体層の部分にチャネル領域に接するように形成されている。第４不純物領域は、第２不純物領域と第３不純物領域との間に位置する半導体層の部分に形成されている。第５不純物領域は、第１不純物領域とチャネル領域との間に位置する半導体層の部分に形成されている。その半導体素子では、電極は互いに対向する一方側部および他方側部を有している。第４不純物領域は第２不純物領域および第３不純物領域と接合されている。第５不純物領域は第１不純物領域と接合されている。第５不純物領域におけるチャネル領域側の端部および一方側部は略同一平面上に位置するとともに、第３不純物領域と第４不純物領域との接合部および他方側部は略同一平面上に位置している。電極は、チャネル領域および第３不純物領域のそれぞれの全体と対向してオーバラップするように形成されている。絶縁膜は半導体層と電極とにそれぞれ接するように半導体層と電極との間に形成されている。第３不純物領域〜第５不純物領域のそれぞれの不純物濃度は、第１不純物領域および第２不純物領域のそれぞれの不純物濃度よりも低く、チャネル領域の不純物濃度よりも高く設定されている。第３不純物領域の不純物濃度と、第４不純物領域および第５不純物領域のそれぞれの不純物濃度とは異なるように設定されている。第５不純物領域のチャネル長方向の長さが第４不純物領域のチャネル長方向の長さよりも短く設定されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
次に、図５に示すように、所定の写真製版処理を施すことによりレジストパターン６２が形成される。次に、レジストパターン６２をマスクとして、たとえばドーズ量５×１０12ａｔｏｍ／ｃｍ2、加速エネルギ８０ＫｅＶにて不純物領域４ａａ（多結晶シリコン膜４ａａ）にリンを注入することにより不純物領域４ａｂ，４ａｃが形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
また、このように各実施の形態に係る薄膜トランジスタは電流を一方向に流すような回路に有効であることから、この薄膜トランジスタを有機ＥＬの画素回路に適用することもできる。図５５に示される有機ＥＬの画素回路において、駆動用薄膜トランジスタ８２として各実施の形態に係るｐチャネル型薄膜トランジスタが適用される。駆動用薄膜トランジスタ８２のソースが電源ライン８４に接続され、ドレインが有機ＥＬ素子８３に接続されている。有機ＥＬ素子８３の他端はカソード８５に接続されている。駆動トランジスタ８２には、常にドレイン側に負電圧が印加される構成となっている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
次に、種類の異なる薄膜トランジスタの製造方法の一例について説明する。まず、実施の形態１において説明した方法と同様の方法によって、図５７に示すように、ガラス基板１上にシリコン窒化膜２およびシリコン酸化膜３が形成される。ガラス基板１において薄膜トランジスタが形成される所定の領域Ｒ１〜Ｒ３に位置するシリコン酸化膜３上に、それぞれアイランド状の多結晶シリコン膜が形成される。領域Ｒ１〜Ｒ３では、それぞれ種類の異なる薄膜トランジスタが形成されることになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
次に、図６３に示すように、ゲート電極６ａをマスクとして、たとえばドーズ量１×１０13ａｔｏｍ／ｃｍ2、加速エネルギ８０ＫｅＶにてリンを注入することにより、領域Ｒ１に位置する残された不純物領域４ａｃの部分には、ｎチャネル型ＧＯＬＤ構造の薄膜トランジスタのドレイン側のＬＤＤ領域となる不純物領域４ａｇが形成される。このとき、領域Ｒ１では、ゲート電極６ａのソース側に位置し、ゲート電極６ａがオーバラップしている不純物領域４ａｂにはリンは注入されない。また、ゲート電極６ａのドレイン側に位置し、ゲート電極６ａがオーバラップしている不純物領域４ａｃの部分にはリンは注入されない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
また、このとき、領域Ｒ３に位置するｐチャネル型の薄膜トランジスタのソース領域およびドレイン領域となるボロンが注入された不純物領域４ａｄ，４ａｅにもリンが注入されることになるが、リンの注入量はボロンの注入量に比べて十分に小さいため、領域Ｒ３に位置する不純物領域４ａｄ，４ａｅへのリンの注入は問題にならない。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１６４
【補正方法】変更
【補正の内容】
【０１６４】
なお、上述した製造方法では、ｐチャネル型薄膜トランジスタとしてシングルドレイン（Single-drain）構造の薄膜トランジスタを例に挙げて説明したが、ＬＤＤ構造のｐチャネル型薄膜トランジスタを形成するようにしてもよい。この場合には、ｐチャネル型薄膜トランジスタのゲート電極を形成した後に、レジストパターンを除去せずにソース・ドレイン領域を形成するための注入を行ない、その後、レジストパターンを除去してＬＤＤ領域を形成するための注入を行なうことで、ＬＤＤ構造のｐチャネル型薄膜トランジスタを形成することができる。