【手続補正書】
【提出日】平成20年1月23日(2008.1.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動作中に飽和モードと非導通モードとの間で常に切換わるように構成されるトランジスタを含むスイッチングレギュレータ回路と、
前記スイッチングレギュレータ回路に結合されたスイッチング制御回路とを含み、前記スイッチング制御回路は、前記スイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、さらに、
サーミスタを含みかつ前記スイッチング制御回路に結合された温度感応性回路を含み、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記スイッチング制御回路は前記出力において予め定められた電圧レベルを検出すると前記スイッチングレギュレータ回路の動作を一時停止するようさらに構成される、電源回路。
【請求項２】
前記温度感応性回路は前記サーミスタと抵抗器とを含む電圧分割回路であり、前記電圧分割回路は可変電圧レベルを前記スイッチング制御回路にもたらすよう構成され、前記可変電圧レベルは前記サーミスタと前記抵抗器との間のノードで発生される、請求項１に記載の電源回路。
【請求項３】
前記温度感応性回路は前記スイッチングレギュレータ回路の温度に対応する温度の上昇を検出するようさらに構成される、請求項２に記載の電源回路。
【請求項４】
前記温度感応性回路は前記サーミスタが前記内部抵抗値を下げることに応答して前記予め定められた電圧レベルを発生するようさらに構成される、請求項３に記載の電源回路。
【請求項５】
前記サーミスタは温度の前記上昇の検出に応答して内部抵抗値を下げるよう構成される、請求項２に記載の電源回路。
【請求項６】
前記サーミスタは第１の接続で回路接地に接続され、第２の接続で前記抵抗器に接続され、前記抵抗器は第３の接続で電源電圧に接続される、請求項５に記載の電源回路。
【請求項７】
前記スイッチング制御回路はイネーブル入力をさらに含み、前記スイッチング制御回路は前記イネーブル入力において前記予め定められた電圧レベルを検出するようさらに構成される、請求項１に記載の電源回路。
【請求項８】
コンピュータシステムであって、
マイクロプロセッサと、
前記マイクロプロセッサに結合された電源回路とを備え、
前記電源回路は、
動作中に飽和モードと非導通モードとの間で常に切換わるように構成されるトランジスタを含むスイッチングレギュレータ回路と、
前記スイッチングレギュレータ回路に結合されたスイッチング制御回路とを含み、前記スイッチング制御回路は、前記スイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、前記電源回路はさらに、
サーミスタを含みかつ前記スイッチング制御回路に結合された温度感応性回路を含み、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記スイッチング制御回路は前記出力において予め定められた電圧レベルを検出すると前記スイッチングレギュレータ回路の動作を一時停止するようさらに構成される、コンピュータシステム。
【請求項９】
前記温度感応性回路は前記サーミスタと抵抗器とを含む電圧分割回路であり、前記電圧分割回路は可変電圧レベルを前記スイッチング制御回路にもたらすよう構成され、前記可変電圧レベルは前記サーミスタと前記抵抗器との間のノードで発生される、請求項８に記載のコンピュータシステム。
【請求項１０】
前記温度感応性回路は前記スイッチングレギュレータ回路の温度に対応する温度の上昇を検出するようさらに構成される、請求項９に記載のコンピュータシステム。
【請求項１１】
前記温度感応性回路は前記サーミスタが前記内部抵抗値を下げることに応答して前記予め定められた電圧レベルを発生するようさらに構成される、請求項１０に記載のコンピュータシステム。
【請求項１２】
前記サーミスタは温度の前記上昇の検出に応答して内部抵抗値を下げるよう構成される、請求項９に記載のコンピュータシステム。
【請求項１３】
前記サーミスタは第１の接続で回路接地に接続され、第２の接続で前記抵抗器に接続され、前記抵抗器は第３の接続で電源電圧に接続される、請求項１２に記載のコンピュータシステム。
【請求項１４】
前記スイッチング制御回路はイネーブル入力をさらに含み、前記スイッチング制御回路は前記イネーブル入力において前記予め定められた電圧レベルを検出するようさらに構成される、請求項８に記載のコンピュータシステム。
【請求項１５】
第１のスイッチングレギュレータ回路と、
第２のスイッチングレギュレータ回路と、
前記第１のスイッチングレギュレータ回路および前記第２のスイッチングレギュレータ回路に結合された位相制御回路とを備え、前記位相制御回路は前記第１および第２のスイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、前記位相制御回路は低電力動作モードを示す信号の受信に応答して、前記第２のスイッチングレギュレータの動作を選択的に一時停止するよう構成され、さらに
、
サーミスタを含みかつ前記位相制御回路に結合された温度感応性回路を備え、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記位相制御回路は前記出力において予め定められた電圧レベルを検出すると前記第１および第２のスイッチングレギュレータ回路の動作を一時停止するようさらに構成される、電源。
【請求項１６】
前記温度感応性回路は前記サーミスタと前記抵抗器とを含む電圧分割回路であり、前記電圧分割回路は可変電圧レベルを前記位相制御回路にもたらすよう構成され、前記可変電圧レベルは前記サーミスタと前記抵抗器との間のノードで発生される、請求項１５に記載の電源。
【請求項１７】
前記温度感応性回路は前記第１および第２のスイッチングレギュレータ回路の温度に対応する温度の上昇を検出するようさらに構成される、請求項１６に記載の電源。
【請求項１８】
前記温度感応性回路は前記サーミスタが前記内部抵抗値を下げることに応答して前記予め定められた電圧レベルを発生するようさらに構成される、請求項１７に記載の電源。
【請求項１９】
前記サーミスタは温度の前記上昇の検出に応答して内部抵抗値を下げるよう構成される、請求項１８に記載の電源。
【請求項２０】
前記サーミスタは第１の接続で回路接地に接続され、第２の接続で前記抵抗器に接続され、前記抵抗器は第３の接続で電源電圧に接続される、請求項１９に記載の電源。
【請求項２１】
前記位相制御回路はイネーブル入力をさらに含み、前記位相制御回路は前記イネーブル入力において前記予め定められた電圧レベルを検出するようさらに構成される、請求項１５に記載の電源。
【請求項２２】
コンピュータシステムであって、
マイクロプロセッサと、
前記マイクロプロセッサに結合された電源回路とを備え、
前記電源回路は、
第１のスイッチングレギュレータ回路と、
第２のスイッチングレギュレータ回路と、
前記第１のスイッチングレギュレータ回路および前記第２のスイッチングレギュレータ回路に結合された位相制御回路とを含み、前記位相制御回路は前記第１および第２のスイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、前記位相制御回路は低電力動作モードを示す信号の受信に応答して、前記第２のスイッチングレギュレータの動作を選択的に一時停止するよう構成され、前記電源回路はさらに、
サーミスタを含みかつ前記位相制御回路に結合された温度感応性回路を含み、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記位相制御回路は前記出力において予め定められた電圧レベルを検出すると前記第１および第２のスイッチングレギュレータ回路の動作を一時停止するようさらに構成される、コンピュータシステム。
【請求項２３】
前記温度感応性回路は前記サーミスタと抵抗器とを含む電圧分割回路であり、前記電圧分割回路は可変電圧レベルを前記位相制御回路にもたらすよう構成され、前記可変電圧レ
ベルは前記サーミスタと前記抵抗器との間のノードで発生される、請求項２２に記載のコンピュータシステム。
【請求項２４】
前記温度感応性回路は前記第１および第２のスイッチングレギュレータ回路の温度に対応する温度の上昇を検出するようさらに構成される、請求項２３に記載のコンピュータシステム。
【請求項２５】
前記温度感応性回路は前記サーミスタが前記内部抵抗値を下げることに応答して前記予め定められた電圧レベルを発生するようさらに構成される、請求項２４に記載のコンピュータシステム。
【請求項２６】
前記サーミスタは温度の前記上昇の検出に応答して内部抵抗値を下げるよう構成される、請求項２５に記載のコンピュータシステム。
【請求項２７】
前記サーミスタは第１の接続で回路接地に接続され、第２の接続で前記抵抗器に接続され、前記抵抗器は第３の接続で電源電圧に接続される、請求項２６に記載のコンピュータシステム。
【請求項２８】
前記位相制御回路はイネーブル入力をさらに含み、前記位相制御回路は前記イネーブル入力において前記予め定められた電圧レベルを検出するようさらに構成される、請求項２２に記載のコンピュータシステム。
【請求項２９】
第１のスイッチングレギュレータ回路と、
第２のスイッチングレギュレータ回路と、
第３のスイッチングレギュレータ回路と、
第４のスイッチングレギュレータ回路と、
前記第１のスイッチングレギュレータ回路、前記第２のスイッチングレギュレータ回路、前記第３のスイッチングレギュレータ回路、および前記第４のスイッチングレギュレータ回路に結合された位相制御回路とを備え、前記位相制御回路は前記第１、第２、第３、および第４のスイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、前記位相制御回路は低電力動作モードを示す信号の受信に応答して、前記第２、第３、および第４のスイッチングレギュレータ回路の動作を選択的に一時停止するよう構成され、
前記第１、第２、第３、および第４のスイッチングレギュレータ回路の各々は第１のトランジスタと第２のトランジスタとに結合されたインダクタを含み、前記第１のトランジスタは活性化されると電源から前記インダクタに電流を通すよう結合され、前記第２のトランジスタは活性化されると接地ノードから前記インダクタに電流を通すよう結合され、前記位相制御回路は互いに位相をずらして前記第１および第２のトランジスタを活性化するよう構成され、さらに、
サーミスタを含みかつ前記位相制御回路に結合された温度感応性回路を備え、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記位相制御回路は前記出力において予め定められた電圧レベルを検出すると前記第１、前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の動作を一時停止するようさらに構成される、電源。
【請求項３０】
前記位相制御回路は、それぞれ前記第２、前記第３、および前記第４のスイッチングレギュレータ回路への前記複数の制御信号の少なくとも１つをディスエーブルにすることにより、前記低電力動作モード中に前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の動作を選択的に一時停止する、請求項２９に記載の電源。
【請求項３１】
前記第１、前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の各々は、前記インダクタを通って流れる電流を受けるよう結合されるキャパシタをさらに含む、請求項２９に記載の電源。
【請求項３２】
コンピュータシステムであって、
マイクロプロセッサと、
前記マイクロプロセッサに結合された電源回路とを備え、
前記電源回路は、
第１のスイッチングレギュレータ回路と、
第２のスイッチングレギュレータ回路と、
第３のスイッチングレギュレータ回路と、
第４のスイッチングレギュレータ回路と、
前記第１のスイッチングレギュレータ回路、前記第２のスイッチングレギュレータ回路、前記第３のスイッチングレギュレータ回路、および前記第４のスイッチングレギュレータ回路に結合された位相制御回路とを含み、前記位相制御回路は前記第１、第２、第３、および第４のスイッチングレギュレータ回路の切換を制御するための複数のスイッチング制御信号を生成するよう構成され、前記位相制御回路は低電力動作モードを示す信号の受信に応答して、前記第２、第３、および第４のスイッチングレギュレータ回路の動作を選択的に一時停止するよう構成され、
前記第１、第２、第３、および第４のスイッチングレギュレータ回路の各々は第１のトランジスタと第２のトランジスタとに結合されたインダクタを含み、前記第１のトランジスタは活性化されると電源から前記インダクタに電流を通すよう結合され、前記第２のトランジスタは活性化されると接地ノードから前記インダクタに電流を通すよう結合され、前記位相制御回路は互いに位相をずらして前記第１および第２のトランジスタを活性化するよう構成され、前記電源回路はさらに、
サーミスタを含みかつ前記位相制御回路に結合された温度感応性回路を含み、前記温度感応性回路はその出力の電圧レベルが前記サーミスタの両端間の電圧降下の変化の結果として変化し、
前記位相制御回路は前記出力において予め定められた電圧レベルを検出すると前記第１、前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の動作を一時停止するようさらに構成される、コンピュータシステム。
【請求項３３】
前記位相制御回路は、それぞれ前記第２、前記第３、および前記第４のスイッチングレギュレータ回路への前記複数の制御信号の少なくとも１つをディスエーブルにすることにより、前記低電力動作モード中に前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の動作を選択的に一時停止する、請求項３２に記載のコンピュータシステム。
【請求項３４】
前記第１、前記第２、前記第３、および前記第４のスイッチングレギュレータ回路の各々は、前記インダクタを通って流れる電流を受けるよう結合されるキャパシタをさらに含む、請求項３２に記載のコンピュータシステム。