【手続補正書】
【提出日】平成20年7月24日(2008.7.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  標準ＡＣ−９７プロトコルリンク内のデータ通信方法であって、
ＡＣ−９７プロトコルリンク上で非ＡＣ−９７（プロトコル）エンコーディングおよびデコーディングデバイス（ＣＯＤＥＣ）をＡＣ−９７コントローラに結合するステップを含み、前記ＡＣ−９７コントローラはシステムバスを介してシステムプロセッサに結合され、非ＡＣ−９７デバイスからの信号データを前記非ＡＣ−９７ＣＯＤＥＣに結合するステップと、
前記非ＡＣ−９７ＣＯＤＥＣによって前記信号データから選択されたデータを受信してデコードし、前記受信されてデコードされた信号データを、選択された信号データを受信するＣＯＤＥＣの各々によって、並列ＡＣ−９７データフレームにエンコードするステップと、
前記並列ＡＣ−９７データフレーム内の前記選択されてエンコードされたデータを、前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７データコントローラへ送信するステップとを含む、方法。
【請求項２】  前記ＡＣ−９７コントローラにより、変更されたデータフレームタグビットを用いて、非ＡＣ−９７データを、選択された１つのまたは選択された複数のシーケンシャルなＡＣ−９７データフレームにエンコードするステップと、
前記選択されたＡＣ-９７データフレームを並列に前記非ＡＣ−９７ＣＯＤＥＣに結合するステップと、
前記非ＡＣ−９７ＣＯＤＥＣにより、前記タグビットおよびＣＯＤＥＣチップ標識ビットに応答して、前記選択された１つのまたは複数のシーケンシャルなＡＣ−９７データフレームから選択されたフレームデータを受信するステップと、
前記非ＡＣ−９７ＣＯＤＥＣにより、前記受信された選択されたフレームデータを非ＡＣ−９７信号データにエンコードし、前記エンコードされた信号データを前記非ＡＣ−９７デバイスに結合するステップとを含み、
前記非ＡＣ−９７デバイスは、前記ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、請求項１に記載のデータ通信方法。
【請求項３】  前記ＡＣ−９７通信コントローラは、非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記ＡＣ−９７データフレーム内に含まれていない、請求項２に記載のデータ通信方法。
【請求項４】  前記非ＡＣ−９７ＣＯＤＥＣは、オーディオモデムライザ（ＡＭＲ）コネクタを介して前記ＡＣ−９７プロトコルリンクに結合される、請求項２に記載のデータ通信方法。
【請求項５】  前記非ＡＣ−９７ＣＯＤＥＣは、前記ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７コントローラに結合される集積回路（ＩＣ）である、請求項２に記載のデータ通信方法。
【請求項６】  標準ＡＣ−９７プロトコルリンク内のデータ通信方法であって、
ＡＣ−９７プロトコルリンク上でＡＣ−９７および非ＡＣ−９７（プロトコル）エンコーディングおよびデコーディングデバイス（ＣＯＤＥＣ）をＡＣ−９７コントローラに結合するステップを含み、前記ＡＣ−９７コントローラはシステムバスを介してシステムプロセッサに結合され、前記方法はさらに、
ＡＣ−９７および非ＡＣ−９７デバイスからの信号データを前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに結合するステップと、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣによって前記信号データから選択されたデータを受信してデコードし、前記受信されてデコードされた信号データを、選択された信号データを受信するＣＯＤＥＣの各々によって、並列ＡＣ−９７データフレームにエンコードするステップと、
前記並列ＡＣ−９７データフレーム内の前記選択されてエンコードされたデータを、前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７データコントローラへ送信するステップとを含む、方法。
【請求項７】  前記ＡＣ−９７コントローラにより、変更されたデータフレームタグビットを用いて、ＡＣ−９７および非ＡＣ−９７データを、選択された１つのまたは選択された複数のシーケンシャルなＡＣ−９７データフレームにエンコードするステップと、
前記選択されたＡＣ-９７データフレームを並列に前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに結合するステップと、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣにより、前記タグビットおよびＣＯＤＥＣチップ標識ビットに応答して、前記選択された１つのまたは複数のシーケンシャルなＡＣ−９７データフレームから選択されたフレームデータを受信するステップと、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣにより前記受信された選択されたフレームデータをＡＣ−９７および非ＡＣ−９７信号データにエンコードし、前記エンコードされた信号データを前記ＡＣ−９７および非ＡＣ−９７デバイスに結合するステップとを含み、
前記ＡＣ−９７および非ＡＣ−９７デバイスは、前記ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、請求項６に記載のデータ通信方法。
【請求項８】  前記ＡＣ−９７通信コントローラは、非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記ＡＣ−９７データフレーム内に含まれていない、請求項７に記載のデータ通信方法。
【請求項９】  前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣは、オーディオモデムライザ（ＡＭＲ）コネクタを介して前記ＡＣ−９７プロトコルリンクに結合される、請求項７に記載のデータ通信方法。
【請求項１０】  前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣは、前記ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７コントローラに結合される集積回路（ＩＣ）である、請求項７に記載のデータ通信方法。
【請求項１１】  前記非ＡＣ−９７デバイスからの前記信号データは、１つの入力ケーブル上に混合され、前記１つのケーブルは、前記非ＡＣ−９７ＣＯＤＥＣの各々に結合する、請求項２に記載のデータ通信方法。
【請求項１２】  前記ＡＣ−９７および前記非ＡＣ−９７デバイスからの前記信号データは、１つの入力ケーブル上に混合され、前記１つのケーブルは、前記ＡＣ−９７または非ＡＣ−９７ＣＯＤＥＣの各々に結合する、請求項６に記載のデータ通信方法。
【請求項１３】  前記１つの入力ケーブルは、ＲＪ１１コネクタを介して前記非ＡＣ−９７ＣＯＤＥＣに結合される、請求項１１に記載のデータ通信方法。
【請求項１４】  前記１つの入力ケーブルは、ＲＪ１１コネクタを介して前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに結合される、請求項１２に記載のデータ通信方法。
【請求項１５】  ＡＣ−９７コントローラであって、前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを用いる標準ＡＣ−９７リンクを通じ、非ＡＣ−９７ＣＯＤＥＣを介して非ＡＣ−９７からデータを送受信するよう動作することができる、ＡＣ−９７コントローラ。
【請求項１６】  前記ＡＣ−９７データフレームは、前記非ＡＣ−９７デバイス用の制御情報を含み、データは、前記ＡＣ−９７データフレームのスロットゼロ内のタグビットにエンコードされる、請求項１５に記載のＡＣ−９７コントローラ。
【請求項１７】  前記ＡＣ−９７コントローラは、非ＡＣ−９７ＣＯＤＥＣに前記タグデータ内にない制御情報を送信するよう動作することができる、請求項１６に記載のＡＣ−９７コントローラ。
【請求項１８】  前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを前記標準ＡＣ−９７リンク上で前記非ＡＣ−９７ＣＯＤＥＣに送信するよう動作することができ、前記ＡＣ−９７データフレームは、前記ＡＣ−９７データフレームの１つの内に並列に、複数の非ＡＣ−９７デバイス用のデータを含む、請求項１５に記載のＡＣ−９７コントローラ。
【請求項１９】  前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを前記標準ＡＣ−９７リンク上で前記非ＡＣ−９７ＣＯＤＥＣに送信するよう動作することができ、前記ＡＣ−９７データフレームは、複数の非ＡＣ−９７デバイス用のデータを含み、複数の非ＡＣ−９７デバイス用の前記データは、前記ＡＣ−９７データフレームの１つの内に並列に存在するか、前記ＡＣ−９７データフレームのシーケンシャルなものの内にインターリーブされるか、または、前記ＡＣ−９７データフレームの１つもしくはインターリーブされたシーケンシャルなものの組合せの内にインターリーブされる、請求項１５に記載のＡＣ−９７コントローラ。
【請求項２０】  ＡＣ−９７コントローラであって、前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを用いる標準ＡＣ−９７リンクを通じ、ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣを介してＡＣ−９７および非ＡＣ−９７デバイスからデータを送受信するよう動作することができる、ＡＣ−９７コントローラ。
【請求項２１】  前記ＡＣ−９７データフレームは、前記ＡＣ−９７および非ＡＣ−９７デバイス用の制御情報を含み、データは、前記ＡＣ−９７データフレームのスロットゼロ内のタグビットにエンコードされる、請求項２０に記載のＡＣ−９７コントローラ。
【請求項２２】  前記ＡＣ−９７コントローラは、ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに前記タグデータ内にない制御情報を送信するよう動作することができる、請求項２１に記載のＡＣ−９７コントローラ。
【請求項２３】  前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを前記標準ＡＣ−９７リンク上で前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに送信するよう動作することができ、前記ＡＣ−９７データフレームは、前記ＡＣ−９７データフレームの１つの内に並列に、複数のＡＣ−９７および非ＡＣ−９７デバイス用のデータを含む、請求項２０に記載のＡＣ−９７コントローラ。
【請求項２４】  前記ＡＣ−９７コントローラは、ＡＣ−９７データフレームを前記標準ＡＣ−９７リンク上で前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに送信するよう動作することができ、前記ＡＣ−９７データフレームは、複数のＡＣ−９７および非ＡＣ−９７用のデータを含み、複数のＡＣ−９７および非ＡＣ−９７デバイス用の前記データは、前記ＡＣ−９７データフレームの１つの内に並列に存在するか、前記ＡＣ−９７データフレームのシーケンシャルなものの内にインターリーブされるか、または、前記ＡＣ−９７データフレームの１つもしくはインターリーブされたシーケンシャルなものの組合せの内にインターリーブされる、請求項２０に記載のＡＣ−９７コントローラ。
【請求項２５】  ＡＣ−９７プロトコルリンクを用いたデータ通信システムであって、
ＡＣ−９７プロトコルコントローラを含み、前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７プロトコルリンクを通じて非標準ＡＣ−９７データフレームを送受信するよう動作することができ、前記システムはさらに、
前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７プロトコルコントローラに結合された非ＡＣ−９７プロトコルエンコーダおよびデコーダ（ＣＯＤＥＣ）デバイスを含み、前記ＣＯＤＥＣデバイスは、タグビットおよびチップ識別（ＩＤ）ビットに応答して、ＡＣ−９７データフレームから互換性のある選択されたデータを受信するよう動作することができ、さらに、非ＡＣ−９７デバイスから互換性のある選択された信号データを受信するよう動作することができ、前記システムはさらに、
前記非ＡＣ−９７ＣＯＤＥＣに結合された非ＡＣ−９７プロトコルデバイスを含み、
前記非ＡＣ−９７プロトコルデバイスは、前記ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、データ通信システム。
【請求項２６】  前記非ＡＣ−９７プロトコルデバイスは、オーディオモデムライザ（ＡＭＲ）カードを介して前記ＡＣ−９７プロトコルコントローラに結合される、請求項２５に記載のデータ通信システム。
【請求項２７】  前記ＡＣ−９７プロトコルコントローラは、非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記データフレーム内に含まれていない、請求項２５に記載のデータ通信システム。
【請求項２８】  前記非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、前記ＡＭＲカード上のコネクタにより、前記ＡＣ−９７プロトコルコントローラに結合される、請求項２５に記載のデータ通信システム。
【請求項２９】  非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７プロトコルコントローラに結合される集積回路（ＩＣ）である、請求項２５に記載のデータ通信方法。
【請求項３０】  ＡＣ−９７プロトコルリンクを用いたデータ通信システムであって、
ＡＣ−９７プロトコルコントローラを含み、前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７プロトコルリンクを通じて非標準ＡＣ−９７データフレームを送受信するよう動作することができ、前記システムはさらに、
前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７プロトコルコントローラに結合されたＡＣ−９７および非ＡＣ−９７プロトコルエンコーダおよびデコーダ（ＣＯＤＥＣ）デバイスを含み、前記ＣＯＤＥＣデバイスは、タグビットおよびチップ識別（ＩＤ）ビットに応答して、ＡＣ−９７データフレームから互換性のある選択されたデータを受信するよう動作することができ、さらに、ＡＣ−９７および非ＡＣ−９７デバイスから互換性のある選択された信号データを受信するよう動作することができ、前記システムはさらに、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに結合されたＡＣ−９７および非ＡＣ−９７プロトコルデバイスを含み、
前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、データ通信システム。
【請求項３１】  前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、オーディオモデムライザ（ＡＭＲ）カードを介して前記ＡＣ−９７プロトコルコントローラに結合される、請求項３０に記載のデータ通信システム。
【請求項３２】  前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７および非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記データフレーム内に含まれていない、請求項３０に記載のデータ通信システム。
【請求項３３】  前記ＡＣ−９７および非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、前記ＡＭＲカード上のコネクタにより、前記ＡＣ−９７プロトコルコントローラに結合される、請求項３０に記載のデータ通信システム。
【請求項３４】  ＡＣ−９７および非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７プロトコルコントローラに結合される集積回路（ＩＣ）である、請求項３０に記載のデータ通信システム。
【請求項３５】  データ処理システムであって、
中央処理ユニット（ＣＰＵ）と、
共有されたランダムアクセスメモリ（ＲＡＭ）と、
読出専用メモリ（ＲＯＭ）と、
Ｉ／Ｏアダプタと、
ディスプレイアダプタと、
ディスプレイと、
ユーザインターフェイスアダプタと、
ＡＣ−９７プロトコルデバイスおよび非ＡＣ−９７プロトコルデバイスを結合するデータ通信システムとを備え、前記データ通信システムは、
ＡＣ−９７プロトコルコントローラを含み、前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７プロトコルリンクを通じて非標準ＡＣ−９７データフレームを送受信するよう動作することができ、前記データ通信システムはさらに、
前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７プロトコルコントローラに結合された非ＡＣ−９７プロトコルエンコーダおよびデコーダ（ＣＯＤＥＣ）デバイスを含み、前記ＣＯＤＥＣデバイスは、タグビットおよびチップ識別（ＩＤ）ビットに応答して、ＡＣ−９７データフレームから互換性のある選択されたデータを受信するよう動作することができ、さらに、非ＡＣ−９７デバイスから互換性のある選択された信号データを受信するよう動作することができ、前記データ通信システムはさらに、
前記非ＡＣ−９７ＣＯＤＥＣに結合された非ＡＣ−９７プロトコルデバイスを含み、
前記非ＡＣ−９７プロトコルデバイスは、ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、データ処理システム。
【請求項３６】  前記非ＡＣ−９７プロトコルデバイスは、オーディオモデムライザ（ＡＭＲ）カードを介して前記ＡＣ−９７プロトコルコントローラに結合される、請求項３５に記載のデータ処理システム。
【請求項３７】  前記ＡＣ−９７プロトコルコントローラは、非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記データフレーム内に含まれていない、請求項３５に記載のデータ処理システム。
【請求項３８】  前記非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、前記ＡＭＲカード上のコネクタにより、前記ＡＣ−９７プロトコルコントローラに結合される、請求項３５に記載のデータ処理システム。
【請求項３９】  非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７プロトコルコントローラに結合される集積回路（ＩＣ）である、請求項３５に記載のデータ処理システム。
【請求項４０】  データ処理システムであって、
中央処理ユニット（ＣＰＵ）と、
共有されたランダムアクセスメモリ（ＲＡＭ）と、
読出専用メモリ（ＲＯＭ）と、
Ｉ／Ｏアダプタと、
ディスプレイアダプタと、
ディスプレイと、
ユーザインターフェイスアダプタと、
ＡＣ−９７プロトコルデバイスおよび非ＡＣ−９７プロトコルデバイスを結合するデー
タ通信システムとを備え、前記データ通信システムは、
ＡＣ−９７プロトコルコントローラを含み、前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７プロトコルリンクを通じて非標準ＡＣ−９７データフレームを送受信するよう動作することができ、前記データ通信システムはさらに、
前記ＡＣ−９７プロトコルリンクを介して前記ＡＣ−９７プロトコルコントローラに結合されたＡＣ−９７および非ＡＣ−９７プロトコルエンコーダおよびデコーダ（ＣＯＤＥＣ）デバイスを含み、前記ＣＯＤＥＣデバイスは、タグビットおよびチップ識別（ＩＤ）ビットに応答して、ＡＣ−９７データフレームから互換性のある選択されたデータを受信するよう動作することができ、さらに、ＡＣ−９７および非ＡＣ−９７デバイスから互換性のある選択された信号データを受信するよう動作することができ、前記データ通信システムはさらに、
前記ＡＣ−９７および非ＡＣ−９７ＣＯＤＥＣに結合されたＡＣ−９７および非ＡＣ−９７プロトコルデバイスを含み、
前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、ＡＣ−９７プロトコルリンクを通じてシステムプロセッサと並列に通信する、データ処理システム。
【請求項４１】  前記ＡＣ−９７および非ＡＣ−９７プロトコルデバイスは、オーディオモデムライザ（ＡＭＲ）カードを介して前記ＡＣ−９７プロトコルコントローラに結合される、請求項２４に記載のデータ処理システム。
【請求項４２】  前記ＡＣ−９７プロトコルコントローラは、ＡＣ−９７および非ＡＣ−９７プロトコルデバイス用のさらなる制御信号を生成するよう動作することができるインターフェイスロジック回路を含み、前記さらなる制御信号は、前記データフレーム内に含まれていない、請求項２４に記載のデータ処理システム。
【請求項４３】  前記ＡＣ−９７および非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、前記ＡＭＲカード上のコネクタにより、前記ＡＣ−９７プロトコルコントローラに結合される、請求項８に記載のデータ処理システム。
【請求項４４】  ＡＣ−９７および非ＡＣ−９７プロトコルＣＯＤＥＣデバイスは、ＡＣ−９７プロトコルリンクを介して１つのカード上で前記ＡＣ−９７プロトコルコントローラに結合される集積回路（ＩＣ）である、請求項８に記載のデータ処理システム。