【手続補正書】
【提出日】平成18年12月25日(2006.12.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
なお、上記主ビット線ＭＢＬ、主仮想ＧＮＤ線ＭＢＬ、相補主ビット線ＭＢＬ、相補主仮想ＧＮＤ線ＭＢＬ、副ビット線ＤＢＬ、副仮想ＧＮＤ線ＤＢＬ、相補副ビット線ＤＢＬおよび相補仮想副ＧＮＤ線ＤＢＬの役割は、読出し対象のメモリセルＭＣの位置やメモリセルＭＣに対する記憶情報の蓄積位置によって入れ替わるものとする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
まず、セクタ０のメモリセルＭＣ００からデータが読み出される場合には、当該メモリセルＭＣ００の位置を示すコラムアドレスがコラムデコーダ４に入力されると共に、ローアドレスがプリローデコーダ８に入力される。コラムデコーダ４は、当該コラムアドレスに基づいて、メモリセルＭＣ００を選択するためのコラムデコード信号とリファレンスセルＲＣ１ｎを選択するためのコラムデコード信号とを生成する。一方、プリローデコーダ８は、ローアドレスに基づいて、メモリセル領域１の列を選択するためのローデコード信号とメモリセルＭＣ００を選択するためのローデコード信号とリファレンスセルＲＣ１ｎを選択するためのローデコード信号とを生成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
ここで、コラム選択回路５、ローデコーダ３および選択線選択回路２は、メモリセルＭＣの選択動作を行う。具体的には、コラム選択回路５は、メモリセルＭＣ００を選択するためのコラムデコード信号に基づいて、主ビット線ＭＢＬａと主仮想ＧＮＤ線ＭＢＬｂとを活性化する。また、選択線選択回路２は、メモリセルＭＣ００を選択するためのローデコード信号に基づいて、選択線ＳＥＬ０１および選択線ＳＥＬ０３を活性化する。これにより、主ビット線ＭＢＬａと副ビット線ＤＢＬ０ａとが接続され、主仮想ＧＮＤ線ＭＢＬｂと副仮想ＧＮＤ線ＤＢＬ０ｂとが接続される。さらに、ローデコーダ３は、メモリセルＭＣ００を選択するためのローデコード信号に基づいて、ワード線ＷＬ０を活性化する。これにより、当該メモリセルＭＣ００が選択される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
また、上記メモリセルＭＣ００の選択と同時的かつ独立的に、コラム選択回路５、ローデコーダ３および選択線選択回路２は、リファレンス電圧を読み出すために、セクタ０と異なるセクタに属し、かつ上記メモリセルＭＣ００と異なる列に配置されたリファレンスセルＲＣの選択動作を行う。ここでは、セクタ１のリファレンスセルＲＣ１ｎが選択されるものとする。具体的には、コラム選択回路５は、リファレンスセルＲＣ１ｎを選択するためのコラムデコード信号に基づいて、相補主ビット線ＭＢＬｃと相補主仮想ＧＮＤ線ＭＢＬｄとを活性化する。また、選択線選択回路２は、リファレンスセルＲＣ１ｎを選択するためのローデコード信号に基づいて、選択線ＳＥＬ１２および選択線ＳＥＬ１４を活性化する。これにより、相補主ビット線ＭＢＬｃと相補副ビット線ＤＢＬ１ｃとが接続され、相補主仮想ＧＮＤ線ＭＢＬｄと相補副仮想ＧＮＤ線ＤＢＬ１ｄとが接続される。さらに、ローデコーダ３は、リファレンスセルＲＣ１ｎを選択するためのローデコード信号に基づいて、リファレンスワード線ＲＷＬ１を活性化する。これにより、当該リファレンスセルＲＣ１ｎが選択される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
また、本実施形態に係る不揮発性半導体記憶装置では、読み出し対象のメモリセルＭＣの選択動作とリファレンスセルＲＣの選択動作とが同時的かつ独立的に行われる。具体的には、当該不揮発性半導体記憶装置では、リファレンス電圧の生成の際に、読出し対象のメモリセルＭＣの属するセクタと異なるセクタであって、かつ当該メモリセルＭＣと異なる列に存在するリファレンスセルＲＣが用いられる。そのため、従来の不揮発性半導体記憶装置において問題となっていた誤動作が発生しない。以下に、詳しく説明する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
まず、コラム選択回路５は、リファレンスセルＲＣ０ｎを選択するためのコラムデコード信号に基づいて、相補主ビット線ＭＢＬｃと相補主仮想ＧＮＤ線ＭＢＬｄとを活性化する。また、選択線選択回路２は、リファレンスセルＲＣ０ｎを選択するためのローデコード信号に基づいて、選択線ＲＳＥＬ０２および選択線ＲＳＥＬ０４を活性化する。これにより、相補主ビット線ＭＢＬｃと相補副ビット線ＲＤＢＬ０ｃとが接続され、相補主仮想ＧＮＤ線ＭＢＬｄと相補副仮想ＧＮＤ線ＲＤＢＬ０ｄとが接続される。さらに、ローデコーダ３は、リファレンスセルＲＣ０ｎを選択するためのローデコード信号に基づいて、リファレンスワード線ＲＷＬを活性化する。これにより、当該リファレンスセルＲＣ０ｎが選択される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
さらに、選択線選択回路２は、リファレンスセルＲＣ０ｎを選択するためのローデコード信号に基づいて、選択線ＳＥＬ１２および選択線ＳＥＬ１４を活性化する。これにより、相補主ビット線ＭＢＬｃと相補副ビット線ＤＢＬ１ｃとが接続され、相補主仮想ＧＮＤ線ＭＢＬｄと相補副仮想ＧＮＤ線ＤＢＬ１ｄとが接続される。但し、ワード線ＷＬ０２、ワード線ＷＬ１１およびワード線ＷＬ１２は活性化されない。このように各配線が活性化されることにより、相補主ビット線ＭＢＬｃから見た相補副ビット線ＲＤＢＬ０ｃや相補主仮想ＧＮＤ線ＭＢＬｄから見た相補副仮想ＧＮＤ線ＲＤＢＬ０ｄの寄生容量が、相補副ビット線ＤＢＬ１ｃや相補副仮想ＧＮＤ線ＤＢＬ１ｄの寄生容量に対し十分に小さい場合、センスアンプ７から見た、メモリセルＭＣ００側に付随している寄生容量とリファレンスセルＲＣ０ｎ側に付随している寄生容量との均衡を取ることが可能となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
ここで、メモリセルＭＣ００からデータが読み出される場合には、選択トランジスタＳＬ００と選択トランジスタＳＬ１０と選択トランジスタＳＬ２ｎと選択トランジスタＳＬ３ｎとがＯＮに制御される。そのため、主ビット線ＭＢＬａから見たときのセクタ０以外の寄生容量Ｃ1と、相補主ビット線ＭＢＬｃから見たときのセクタ１以外の寄生容量Ｃ4とは略等しくなる。さらに、主ビット線ＭＢＬａから見たときのセクタ０の寄生容量Ｃ3と相補主ビット線ＭＢＬｃから見たときのセクタ１の寄生容量Ｃ2とは等しくなる。その結果、センスアンプ７から見た主ビット線ＭＢＬａ側に付随する寄生容量と、相補主ビット線ＭＢＬｃに付随する寄生容量とは略等しくなる。さらに、リファレンスセルＲＣが存在する領域は、セクタ０やセクタ１に比べて、十分に小さく作られると考えられるので、Ｃ9の影響は小さいものと考えられる。その結果、センスアンプ７からみたメモリセルＭＣ側とリファレンスセルＲＣ側に生じる容量不均衡の問題が解決される。ただし、Ｃ9が、相補主ビット線ＭＢＬｃに付随する寄生容量の大きな割合を占める場合には、当該Ｃ9に相当する寄生容量を、主ビット線ＭＢＬａに付加して、容量不均衡の問題を解決してもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
図５に示す不揮発性半導体記憶装置は、セクタ０〜セクタ３の４つのセクタを備える。各セクタは、同一の構造を有する等しい大きさを持ったセクタである（以下、同一構造であって、等しい大きさを有するセクタを同一物理セクタサイズと称す）。図５では、メモリセルＭＣ００からデータが読み出され、リファレンスセルＲＣ１１が選択されているものとする。すなわち、所定の選択トランジスタＳＬ（図示せず）がＯＮに制御されて、メモリセルＭＣ００のドレインおよびソースが主ビット線ＭＢＬａおよび主仮想ＧＮＤ線ＭＢＬｂに接続されており、リファレンスセルＲＣ１１のドレインおよびソースが、相補主ビット線ＭＢＬｃおよび相補主仮想ＧＮＤ線ＭＢＬｄに接続されている。なお、図５では、選択されていないメモリセルＭＣおよびリファレンスセルＲＣは省略されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
図５に示すように、読み出し動作時において、同一物理セクタサイズであって互いに異なるセクタに属するメモリセルＭＣとリファレンスセルＲＣとが選択される。これにより、センスアンプ７から見た主ビット線ＭＢＬａと相補主ビット線ＭＢＬｃとの間における容量不均衡、および、センスアンプ７から見た主仮想ＧＮＤ線ＭＢＬｂと相補主仮想ＧＮＤ線ＭＢＬｄとの容量不均衡を低減することが可能となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【０１００】
ここで、例えば、セクタ０内のメモリセルＭＣ００を読み出す際には、当該セクタ０に隣接するセクタ１に存在し、かつ、メモリセルＭＣ００に近い列に存在するリファレンスセルＲＣ１１を選択することが望ましい。これにより、容量等のミスマッチや物理的な位置関係によるノイズや伝播遅延等を極力低減することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
これに対して、図６に示すメモリセル領域１の分割方法では、それぞれの容量に対して少なくとも２つ以上のセクタが設けられている。そのため、読み出し対象のメモリセルＭＣが属するセクタの容量と、リファレンスセルＲＣが属するセクタの容量とを一致させることが可能となる。その結果、ノイズに対してバランスの取れた読み出し動作を実現することが可能となる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
図７では、各セクタのサイズの間には、セクタ０＞セクタ２＝セクタ３＞セクタ１の関係が成立している。また、セクタ３の下には、ダミーロードと呼ばれるダミー容量を付随させるための機構が設けられる。以下に、このような構造を有する不揮発性半導体記憶装置において、その読み出し動作について説明する。なお、ここでは、その一例として、一番大きなセクタであるセクタ０のメモリセルＭＣ００からデータが読み出される場合について説明を行う。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
まず、上述したように、読み出し対象のメモリセルＭＣ００が選択される。さらに、リファレンス電圧を発生させるために、セクタ１のリファレンスセルＲＣ１１が選択される。ここで、選択されたメモリセルＭＣ００が属するセクタ０の物理セクタサイズと、リファレンスセルＲＣ１１が属するセクタ１の物理セクタサイズとは異なる。そのため、センスアンプ７から見た主ビット線ＭＢＬａと相補主ビット線ＭＢＬｃとの間の容量不均衡および主仮想ＧＮＤ線ＭＢＬｂと相補主仮想ＧＮＤ線ＭＢＬｄとの間の容量不均衡が残ったままとなる。したがって、正確な読み出し動作は困難となる。特にメモリセルが所望の状態に書き込み／消去できているかを判定するベリファイ動作においては、容量不均衡からくるセンスアンプ７の最適動作点のずれはメモリセルの信頼性上の問題となりかねない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
例えば、図７において、セクタ０のメモリセルＭＣ００が読み出される場合において、隣接するセクタ１のリファレンスセルＲＣ１１が選択されたとする。この場合には、セクタ０がセクタ１よりも大きいので、メモリセルＭＣ００側に付随する寄生容量は、リファレンスセルＲＣ１１側に付随する寄生容量よりも大きくなってしまう。そこで、リファレンスセルＲＣ１１に流れる電流量を減少させて読み出し動作を行えば、容量不均衡を改善することが可能となる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
図１０において、ケース：ｔｐｔ１’は、メモリセルＭＣ０のデータが読み出されるときに、リファレンスセルＲＣ０のリファレンス電位が用いられることを示している。ケース：ｔｐｔ１は、メモリセルＭＣ１のデータが読み出されるときに、リファレンスセルＲＣ１のリファレンス電位が用いられることを示している。なお、メモリセルＭＣ０の読み出し動作と、メモリセルＭＣ１の読み出し動作とは、異なるタイミングで読み出される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
メモリセル領域１には、複数の主ビット線ＭＢＬ０〜ＭＢＬ７が配置される。なお、主ビット線ＭＢＬの本数は、これに限らない。また、図１２中では、副ビット線ＤＢＬやメモリセルＭＣ等については省略している。コラム選択回路５は、主ビット線ＭＢＬ０〜ＭＢＬ７の中から、コラム選択信号Ｙ０〜Ｙ３に基づいて、２本の主ビット線を選択する。極性反転回路６は、コラム選択回路５により選択された２本の主ビット線をセンスアンプ７に順接続および逆接続する。ここでは、センスアンプ７に接続されるメモリセルは、全て主ビット線ＭＢＬ０〜ＭＢＬ７に接続されており、各セクタでは、各主ビット線ＭＢＬ０〜ＭＢＬ７に各々のセクタの副ビット線が接続されているものとする。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
図１３に示す不揮発性半導体記憶装置は、従来の特許文献１に示す不揮発性半導体記憶装置に対して、各セクタにおける選択線ＳＥＬの本数が２倍である点において特徴を有する。具体的には、当該不揮発性半導体記憶装置は、セクタ０およびセクタ１を選択する選択トランジスタＳＬ００〜０Ｆ、選択トランジスタＳＬ１０〜１Ｆ、選択線ＳＥＬ［００］〜［０Ｆ］および選択線ＳＥＬ［１０］〜［１Ｆ］を備える。さらに、当該不揮発性半導体記憶装置は、メモリセルＭＣａ００〜１５、メモリセルＭＣｂ００〜１５、メモリセルＭＣｃ００〜１５、メモリセルＭＣｄ００〜１５、副ビット線ＤＢＬ０００〜０１６、副ビット線ＤＢＬ１００〜１１６および主ビット線ＭＢＬ［０］〜［７］を備える。また、図には示していないが、主ビット線ＭＢＬは、コラム選択回路５と接続されている。なお、主ビット線ＭＢＬは、読み出し動作時において主ビット線、主仮想ＧＮＤ線、相補主ビット線または相補主仮想ＧＮＤ線として用いられる。また、副ビット線ＤＢＬは、読み出し動作時において、副ビット線、副仮想ＧＮＤ線、相補副ビット線または相補副仮想ＧＮＤ線として用いられる。なお、以降の説明において断りがない限り、読み出し動作を行う際に、リファレンス側に接続される主ビット線、主仮想ＧＮＤ線、副ビット線および副仮想ＧＮＤ線を、相補主ビット線、相補主仮想ＧＮＤ線、相補副ビット線、相補副仮想ＧＮＤ線と定義することにする。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】変更
【補正の内容】
【０１３４】
まず、ドレイン側読み出し方法によりデータが読み出される場合について説明する。メモリセルＭＣｂ００の仮想副仮想ＧＮＤ線をＤＢＬ１００、副ビット線をＤＢＬ１０１とする。この場合において、選択トランジスタＳＬ１８を介して、主ビット線ＭＢＬ［１］から副ビット線ＤＢＬ１０１に所望のドレイン電圧を供給するために、選択線ＳＥＬ［１８］が活性化される。また、選択トランジスタＳＬ１０を介して、主仮想ＧＮＤ線ＭＢＬ［０］と副仮想ＧＮＤ線ＤＢＬ１００とを接続するために、選択線ＳＥＬ［１０］が活性化される。さらに、メモリセルＭＣｂ００が接続されたワード線ＷＬ＿ｂが活性化される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
ここで、メモリセルＭＣｂ００の仮想副仮想ＧＮＤ線を、ＤＢＬ１００、副ビット線をＤＢＬ１０１とする。この場合において、選択トランジスタＳＬ１８を介して、主ビット線ＭＢＬ［１］から副ビット線ＤＢＬ１０１に所望のドレイン電圧を供給するために、選択線ＳＥＬ［１８］が活性化される。また、選択トランジスタＳＬ１０を介して、主仮想ＧＮＤ線ＭＢＬ［０］と副仮想ＧＮＤ線ＤＢＬ１００とを接続するために、選択線ＳＥＬ［１０］が活性化される。さらに、メモリセルＭＣｂ００が接続されたワード線ＷＬ＿ｂが活性化される。そして、主仮想ＧＮＤ線ＭＢＬ［０］の電位変化がセンスアンプ７により読み出される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】変更
【補正の内容】
【０１５２】
ところで、図１３〜１５に示す具体的構成例では、リファレンスセルＲＣがメモリセルＭＣと別領域に配置されていたが、リファレンスセルＲＣの配置はこれに限らない。具体的には、第１の実施形態で示したように、リファレンスセルＲＣがメモリセルＭＣと同様にマトリクス状に配置されていてもよい。この場合には、セクタ０内のメモリセルＭＣが読み出される場合には、セクタ１内のリファレンスセルＲＣが選択されたらよい。また、セクタ１内のメモリセルＭＣが読み出される場合には、セクタ０内のリファレンスセルＲＣが選択されたらよい。そこで、以下に、第１の実施形態で説明した不揮発性半導体記憶装置の具体的構成例について説明を行う。なお、ここでは、読み出し動作時における低消費電力化を図るために、ソース側読み出しされるものとして説明を行う。なお、図１６は、当該不揮発性半導体記憶装置の具体的構成を示した図である。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１６１
【補正方法】変更
【補正の内容】
【０１６１】
なお、図１６を用いて説明した選択トランジスタを介した副ビット線と主ビット線、主ビット線との接続は、この例だけでなく、すべての副ビット線に対して実施されるものである。
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2005228446.tif 000001
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2005228446.tif 000002
【手続補正２５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2005228446.tif 000003