【手続補正書】
【提出日】平成20年9月18日(2008.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部データバス（２）とのインターフェースとハードウェアモジュール（８〜１１）とデータ処理に必要なデータを提供するためのメモリを備えた輸送手段の構成要素を制御する制御装置であり、
制御工程が、互いに時間的に並行して作動し得る制御工程によって実行されて、輸送手段の構成要素を制御するよう、前記データバス（２）とのインターフェースを介して又はセンサ／アクチュエータを用いて直接通信する制御装置であって、
前記制御装置（１）が、少なくとも２つの再構成可能なハードウェアモジュール（８〜１１）を備え、前記データバス（２）からのメッセージにより又は前記制御装置（１）の制御命令により、前記ハードウェアモジュール（８〜１１）で時間的に並行して複数の制御工程を行い、分散ユニット（６）が、並行して動作する前記制御工程を前記ハードウェアモジュール（８〜１１）に割り当てるために設けられ、制御工程がハードウェアモジュール（８〜１１）に割り当てられた後、ハードウェア構成が、最初に、そのハードウェアを新しく構成するよう前記ハードウェアモジュール（８〜１１）にロードされ、前記制御工程用の入力データが割り振られた後、前記新しく構成されたハードウェアモジュール（８〜１１）が、前記割り当てられた構成要素の制御を遂行し、前記ハードウェアモジュールの再構成の制御が、異なる構成のために、小さいライブラリに格納されている予めプログラムされたハードウェア構成を用いて、部分的に動的に行われ、工程が要請される時間に対応して、前記分散ユニット（６）が、前記再構成可能なハードウェアモジュール（ＦＰＧＡ）に前記ハードウェア構成をロードし、該ＦＰＧＡが再構成され、前記制御工程が、前記再構成可能なハードウェアモジュール（ＦＰＧＡ）内で実行されることを特徴とする制御装置。
【請求項２】
前記ハードウェアモジュール（８〜１１）の１つが、メモリ手段からダウンロードされたハードウェア構成を用いた構成により、少なくとも２つのハードウェアエリアに分割され得るチップエリアを有し、第１のハードウェアエリアで制御工程を行うことができ、さらなるハードウェアエリアで少なくとも１つのさらなる制御工程が行われ、該ハードウェアモジュール（８〜１１）が再構成され得るので、さらなる制御工程を行うために、前記ハードウェアエリア又はその部分が前記割り当てられた構成要素を制御するよう共に構成されることを特徴とする請求項１に記載の制御装置。
【請求項３】
ハードウェアモジュール（８〜１１）が、たとえば前記輸送手段の複数のウィンドウリフタモータなどの、時間的に並行して稼動され得る複数の同一の構成要素の１つが作動し得るような形で、第１の制御工程を行うよう構成され、前記第１の制御工程が終わった後に、前記構成されたハードウェアモジュール（８〜１１）が、前記構成要素が前記ハードウェアモジュール（８〜１１）から開始信号を順次に次々と受信するような形で、前記輸送手段の前記同一の構成要素の別のものを制御するよう構成され使用され、前記開始工程が実行された後に、前記同一の構成要素の停止／終了制御工程を出力するよう、前記ハードウェアモジュール（８〜１１）の１つが、前記分散ユニット（６）を用いて再構成され得ることを特徴とする請求項１或いは２に記載の制御装置。
【請求項４】
前記同一の構成要素が、前記ハードウェアモジュール（８〜１１）による作動後に同時に動作し、前記同じハードウェアモジュール（８〜１１）の時分割多重運転モードにおいて時系列シーケンスで前記ハードウェアモジュール（８〜１１）から停止／終了信号を受信することを特徴とする請求項１〜３のいずれか一項に記載の制御装置。
【請求項５】
構成要素の状態、場所、又は位置に関係する情報が格納される状態メモリが設けられ、前記制御工程のハードウェアモジュール（８〜１１）への割り当て中に、前記分散ユニット（６）が、前記状態メモリから入力データとして前記ハードウェアモジュール（８〜１１）に前記情報を送信することを特徴とする請求項１〜４のいずれか一項に記載の制御装置。
【請求項６】
輸送手段内の複数の構成要素を制御する方法であり、
該方法が、制御装置（１）内で、第１の構成要素用の第１の制御工程と第２の構成要素用の第２の制御工程とを行い、それぞれの制御プログラムが、対応する構成要素を制御するよう時間的に限られた工程を行い、それぞれの工程が、開始時間及び終了時間によって定められ、前記開始時間が、起動イベントによって定義され、並行して行われ得る工程が、前記同じ制御装置（１）で実行される方法であって、
工程を行うために、それぞれ、構成可能なメモリ／論理セルからなるハードウェアモジュール（８〜１１）が、メモリ手段から前記ハードウェアモジュール（８〜１１）にロードされる前記制御工程に割り当てられたハードウェア構成によって構成され、前記制御工程がその後実行され、該実行後に、さらなる工程が選択され、構成可能なメモリ／論理セルからなる、関連付けられたハードウェアモジュール（８〜１１）が構成され、前記関連付けられた制御工程が、該ハードウェアモジュール（８〜１１）で行われ、ステップ（１５）で、分散ユニット（６）が、最初に、前記ハードウェアモジュール（８〜１１）の好適なフリーなハードウェアモジュールを選択し、前記データの状態保護オペレーション（１６）を行うので、前記制御工程が、選択されたハードウェアモジュール（８〜１１）で予め実行され、そのデータが失われず、前記ハードウェアモジュール（８、９、１０、又は１１）が使用可能となった後に、前記フリーハードウェアモジュール（８、９、１０、又は１１）が再構成され、中間工程の実行後に、前記工程が実行される前に存在していた前記ハードウェアモジュール（８、９、１０、又は１１）の状態が復元されることを特徴とする方法。
【請求項７】
ハードウェアモジュール（８〜１１）が、メモリ手段からダウンロードされたハードウェア構成による構成を用いて、少なくとも２つのハードウェアエリアに分割され、第１の制御工程が前記第１のハードウェアエリアで行われ、第２の制御工程が前記第２のハードウェアエリアで行われ、その後、該ハードウェアモジュール（８〜１１）が、さらなる制御工程を行うために、ハードウェアエリア又はその部分の両方が割り当てられた構成要素を制御するよう共に構成され得るような形で再構成されることを特徴とする請求項６に記載の方法。
【請求項８】
ハードウェアモジュール（８〜１１）が、たとえば前記輸送手段の複数のウィンドウリフタモータなどの、時間的に並行して稼動され得る複数の同一の構成要素の１つが作動するような形で、第１の制御工程を行うよう構成され、前記第１の制御工程が終わった後に、前記構成されたハードウェアモジュール（８〜１１）が、前記構成要素が前記ハードウェアモジュール（８〜１１）から開始信号を順次に次々と受信するような形で、前記輸送手段の前記同一の構成要素の別のものを制御するよう構成され使用され、前記開始工程が実行された後に、前記同一の構成要素の前記停止／終了制御工程を出力するよう、前記ハードウェアモジュール（８〜１１）の１つが、前記分散ユニット（６）を用いて再構成されることを特徴とする請求項６或いは７に記載の方法。
【請求項９】
前記同一の構成要素が、前記ハードウェアモジュール（８〜１１）による前記作動後に同時に稼動され、前記同じハードウェアモジュール（８〜１１）の時分割多重運転モードにおいて時系列シーケンスで前記ハードウェアモジュール（８〜１１）から停止／終了信号を受信することを特徴とする請求項６〜８のいずれか一項に記載の方法。
【請求項１０】
構成要素の状態、場所、又は位置に関係する情報が、状態メモリ内に格納され、前記制御工程のハードウェアモジュール（８〜１１）への割り当て中に、前記分散ユニット（６）が、前記状態メモリから前記ハードウェアモジュール（８〜１１）に入力データとして前記情報を送信することを特徴とする請求項６〜９のいずれか一項に記載の方法。