【手続補正書】
【提出日】平成19年12月18日(2007.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号周波数の約数である出力信号周波数を与えるために、非準静的動作モードで動作する複数の有機ＭＯＳトランジスタを備える、位相ロックループ回路。
【請求項２】
有機ＭＯＳ位相検出回路をさらに備える、請求項１に記載の位相ロックループ回路。
【請求項３】
差動入力信号を受信するための第１および第２の入力端子を有する有機トランジスタ位相検出器と、
入力信号の周波数約数である同期出力信号を供給するための出力端子を有する前記位相検出器に接続された電圧制御発振器と、
前記位相検出器に接続されたフィルタと、
前記電圧制御発振器に電圧制御を提供するための前記フィルタに接続された増幅器とを備える、位相ロックループ分周器。
【請求項４】
前記第１および第２の入力端子の間に接続されるキャパシタをさらに備える、請求項３に記載の位相ロックループ分周器。
【請求項５】
前記第１および第２の入力端子の間に接続されるアンテナをさらに備える、請求項３に記載の位相ロックループ分周器。
【請求項６】
前記電圧制御発振器は、複数の遅延ステージを含む、請求項３に記載の位相ロックループ分周器。
【請求項７】
前記遅延ステージは、２つの接続されたＰＭＯＳ有機トランジスタを含む、請求項６に記載の位相ロックループ分周器。
【請求項８】
前記遅延ステージは、第２の組の２つの接続されたＰＭＯＳ有機トランジスタに接続された、第１の組の２つの接続されたＰＭＯＳ有機トランジスタを含む、請求項６に記載の位相ロックループ分周器。
【請求項９】
前記遅延ステージは、有機トランジスタ差動増幅器を含む、請求項６に記載の位相ロックループ分周器。
【請求項１０】
前記遅延ステージは、電流不足の有機トランジスタインバータを含む、請求項６に記載の位相ロックループ分周器。
【請求項１１】
前記遅延ステージは、フィードバックインバータステージをさらに含む、請求項６に記載の位相ロックループ分周器。
【請求項１２】
偶数個の複数の遅延ステージをさらに備える、請求項６に記載の位相ロックループ分周器。
【請求項１３】
前記位相検出器は、ＰＭＯＳ有機トランジスタを含む、請求項３に記載の位相ロックループ分周器。
【請求項１４】
前記位相検出器は、ＮＭＯＳ有機トランジスタを含む、請求項３に記載の位相ロックループ周波数分割器。
【請求項１５】
前記増幅器は、シングルエンド出力を含む、請求項３に記載の位相ロックループ分周器。
【請求項１６】
前記増幅器は、差動出力を含む、請求項３に記載の位相ロックループ分周器。
【請求項１７】
前記位相検出器の有機トランジスタは、非準静的モードで動作する、請求項３に記載の位相ロックループ分周器。
【請求項１８】
前記第１および第２の入力端子に接続され、前記電圧制御発振器に電力を供給するための出力を有する整流器をさらに備える、請求項３に記載の位相ロックループ分周器。
【請求項１９】
前記第１および第２の入力端子に接続され、前記増幅器に電力を供給するための出力を有する整流器をさらに備える、請求項３に記載の位相ロックループ分周器。
【請求項２０】
前記フィルタは、２つのキャパシタ接続ＰＭＯＳ有機トランジスタを含む第１のＰＭＯＳトランジスタステージと、２つのキャパシタ接続ＰＭＯＳ有機トランジスタを含む第２のＰＭＯＳトランジスタステージとを含む、請求項３に記載の位相ロックループ分周器。
【請求項２１】
前記フィルタは、２つのキャパシタ接続ＮＭＯＳ有機トランジスタを含む第１のＮＭＯＳトランジスタステージと、２つのキャパシタ接続ＮＭＯＳ有機トランジスタを含む第２のＮＭＯＳトランジスタステージとを含む、請求項３に記載の位相ロックループ分周器。
【請求項２２】
前記フィルタは、２つのキャパシタを含む第１のＮＭＯＳトランジスタステージと、２つのキャパシタを含む第２のＮＭＯＳトランジスタステージとを含む、請求項３に記載の位相ロックループ分周器。
【請求項２３】
前記フィルタは、比例積分制御（ＰＰＩ）ループフィルタを含む、請求項３に記載の位相ロックループ分周器。
【請求項２４】
非準静的動作モードで動作する複数の有機ＭＯＳトランジスタを含む、差動入力信号を受信するための位相検出器と、
同期出力信号を供給し、前記位相検出器に反応する電圧制御発振器とを備え、
前記出力信号周波数は入力信号周波数の約数である、位相ロックループ回路。
【請求項２５】
前記差動入力信号を供給するためのアンテナコイルをさらに備える、請求項１または２４に記載の位相ロックループ回路。
【請求項２６】
前記位相検出器の前記有機ＭＯＳトランジスタのゲートキャパシタンス以上の充分な追加キャパシタンスを提供し、並列同調ネットワークを所定の周波数に共振させるキャパシタをさらに備える、請求項１または２４に記載の位相ロックループ回路。
【請求項２７】
前記複数の有機ＭＯＳトランジスタは、複数個の有機ＰＭＯＳトランジスタを含む、請求項２４に記載の位相ロックループ回路。
【請求項２８】
前記複数の有機ＭＯＳトランジスタは、複数個の有機ＮＭＯＳトランジスタを含む、請求項２４に記載の位相ロックループ回路。
【請求項２９】
差動入力信号を受信するための第１および第２の入力端子を有する有機トランジスタ位相検出器と、
同期出力信号を供給するための出力端子を有する前記位相検出器に接続された電圧制御発振器と、
前記位相検出器に接続されたフィルタと、
前記電圧制御発振器に電圧制御を提供するための前記フィルタに接続された増幅器とを備え、
前記フィルタは、２つのキャパシタ接続ＰＭＯＳ有機トランジスタを含む第１のＰＭＯＳトランジスタステージと、２つのキャパシタ接続ＰＭＯＳ有機トランジスタを含む第２のＰＭＯＳトランジスタステージとを含む、位相ロックループ分周器。
【請求項３０】
差動入力信号を受信するための第１および第２の入力端子を有する有機トランジスタ位相検出器と、
同期出力信号を供給するための出力端子を有する前記位相検出器に接続された電圧制御発振器と、
前記位相検出器に接続されたフィルタと、
前記電圧制御発振器に電圧制御を提供するための前記フィルタに接続された増幅器とを備え、
前記フィルタは、２つのキャパシタ接続ＮＭＯＳ有機トランジスタを含む第１のＮＭＯＳトランジスタステージと、２つのキャパシタ接続ＮＭＯＳ有機トランジスタを含む第２のＮＭＯＳトランジスタステージとを含む、位相ロックループ分周器。
【請求項３１】
差動入力信号を受信するための第１および第２の入力端子を有する有機トランジスタ位相検出器と、
同期出力信号を供給するための出力端子を有する前記位相検出器に接続された電圧制御発振器と、
前記位相検出器に接続されたフィルタと、
前記電圧制御発振器に電圧制御を提供するための前記フィルタに接続された増幅器とを備え、
前記フィルタは、２つのキャパシタを含む第１のＮＭＯＳトランジスタステージと、２つのキャパシタを含む第２のＮＭＯＳトランジスタステージとを含む、位相ロックループ分周器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
有機トランジスタ２００はまた、図２に示されるようなトップゲートのトップコンタクト構造として構成されてもよい。導電層２２２が基板２１２上に積層され、パターン形成される。誘電体層２２０が導電層２２２上に積層される。半導体物質２１４の薄膜が誘電体層２２０の上に積層される。導電膜が有機半導体２１４上に積層され、パターン形成されて、下にあるゲート金属層２２４に重なるギャップ２２４が存在するように、導電ソースおよびドレインの領域２１６および２１８を形成する。ギャップ２２４はトランジスタ２００のチャネル領域として知られる。電界効果を通じて、電圧がゲート導電体２２２とソース２１８との間に印加され、半導体領域２１４と誘電体２２０との間の界面付近のギャップ領域２２４内の有機半導体２１４の抵抗を変化させる。他の電圧がソース２１８とドレイン２１６との間に印加される時、ゲート-ソース間電圧とドレイン-ソース間電圧の両方に依存する値の電流が、ドレインとソースの間を流れる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
有機トランジスタ３００はまた、図３に示されるようなトップゲート構造として構成されてもよい。導電膜が絶縁基板３１２上に積層され、パターン形成されて、導電領域３１８および３１６を形成する。これら導電領域のうちの１つはソース３１８として、もう１つはドレイン３１６として知られている。ソース３１８とドレイン３１６との間のギャップ３２４は、トランジスタ３００のチャネル領域として知られる。これらの導電領域の上に、ギャップ３２４の全体と導電領域ソース３１８およびドレイン３１６の少なくとも宇一部分とが覆われるように、薄い有機半導体層３２６が積層される。誘電体層３２０が半導体層３２６の上に積層される。下にあるギャップ３２４において、およびソース３１８とドレイン３１６の少なくとも一部分が覆われるように、導電層３２２が積層され、パターン形成される。ゲート３２２とソース３１８との間に電圧が印加されると、電界効果が、半導体３２６と誘電体３２０との間の界面近くのギャップ３２４内部の有機半導体３２６の抵抗を減少させるであろう。他の電圧がソース３１８とドレイン３１６との間に印加される場合、ソース３１８とドレイン３１６との間に電流が流れる。電流値はゲート３２２とソース３１８との間の電圧に依存する。