(57)【要約】  バイポーラトランジスタは、サブコレクタ層（３）、コレクタ層（４，５）、ベース層（６）、エミッタ層（７）を順次積層したバイポーラトランジスタ（１）で、サブコレクタ層（３）が凹凸部を有し、凸部（３Ａ）の上部がバイポーラトランジスタの真性トランジスタ領域（１Ａ）となり、サブコレクタ層の凹部（３Ｂ）とコレクタ層（４）との間には絶縁体層（１０）が埋め込まれ、かつ、サブコレクタ層（３Ａ）とコレクタ層（４）との境界界面が絶縁体層に挟まれており、ベース層（６）が単一の結晶層からなり、ベース層（６）の外部ベース層（６Ｂ）となる領域にはベース電極（１２）が設けられ、サブコレクタ層（３）にはコレクタ電極（１１）が設けられるように構成され、エミッタ（７）の幅を微細化すると共にベースとコレクタ間の寄生容量を低減し、高周波特性を向上させる。
2007058265.tif 000002
【特許請求の範囲】
【請求項１】
サブコレクタ層、コレクタ層、ベース層、エミッタ層を有するバイポーラトランジスタにおいて、
上記サブコレクタ層が凹凸部を有し、該凸部の上部が上記バイポーラトランジスタの真性トランジスタ領域となり、
上記サブコレクタ層の凹部と上記コレクタ層との間に絶縁体層が埋め込まれ、かつ、上記サブコレクタ層と上記コレクタ層との境界界面が上記絶縁体層に挟まれており、
上記ベース層が単一の結晶層からなり、該ベース層の外部ベース層となる領域にはベース電極が設けられ、
上記サブコレクタ層にはコレクタ電極が設けられていることを特徴とする、バイポーラトランジスタ。
【請求項２】
前記バイポーラトランジスタが、ヘテロ接合バイポーラトランジスタであることを特徴とする、請求の範囲１に記載のバイポーラトランジスタ。
【請求項３】
前記ヘテロ接合バイポーラトランジスタが、ＩｎＰとＩｎx Ｇａ1-x Ａｓ（ここで、０．４≦ｘ≦０．７）とからなるヘテロ接合を含むことを特徴とする、請求の範囲２に記載のバイポーラトランジスタ。
【請求項４】
前記バイポーラトランジスタが、半絶縁性基板上に形成されていることを特徴とする、請求の範囲１〜３の何れかに記載のバイポーラトランジスタ。
【請求項５】
サブコレクタ層、コレクタ層、ベース層、エミッタ層を有するバイポーラトランジスタの製造工程において、
半導体基板上にサブコレクタ層を形成する第１の工程と、
上記サブコレクタ層の外部トランジスタとなる領域に所定のパターンを有する絶縁体層を形成する第２の工程と、
上記絶縁体層と上記サブコレクタ層とを含む半導体基板上を平坦化するようにサブコレクタ層とコレクタ層とベース層とエミッタ層とをエピタキシャル成長する第３の工程と、  上記ベース層の外部ベース層となる領域にベース電極を形成する第４の工程と、を含むことを特徴とする、バイポーラトランジスタの製造方法。
【請求項６】
前記バイポーラトランジスタが、ヘテロ接合バイポーラトランジスタであることを特徴とする、請求の範囲５に記載のバイポーラトランジスタの製造方法。
【請求項７】
前記ヘテロ接合バイポーラトランジスタが、ＩｎＰとＩｎx Ｇａ1-x Ａｓ（ここで、０．４≦ｘ≦０．７）とからなるヘテロ接合を含むことを特徴とする、請求の範囲６に記載のバイポーラトランジスタの製造方法。
【請求項８】
前記バイポーラトランジスタが、半絶縁性基板上に形成されていることを特徴とする、請求の範囲５〜７の何れかに記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイポーラトランジスタ及びその製造方法に係り、エミッタ幅を微細化すると共に、コレクタとベース層との間に生じる寄生容量を低減し、高周波特性を向上させたバイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタは、基板上にサブコレクタ層、コレクタ層、ベース層、エミッタ層を順次積層した多層膜構造体を作製したのち、エミッタ層、ベース層、サブコレクタ層に電極を設けることで形成される。ＩｎＰ系ヘテロ接合バイポーラトランジスタは現在最高の遮断周波数が報告されている高速トランジスタであるが、その高速性はサイズ縮小による高電流密度化と走行時間縮小化に依存している。しかしながら、エミッタ幅を極端に縮小すると、ベースコンタクトを取ったベース下の寄生コレクタ容量が無視できなくなり、逆に低速化する。【０００３】
一方、シリコン系バイポーラトランジスタでは、このような場合、予め酸化膜を成長し、その上に成長する多結晶外部ベース層へコンタクトを形成することで寄生コレクタ容量を削減している。同様な構造がＧａＡｓ系ヘテロ接合バイポーラトランジスタで試みられたこともあるが、多結晶外部ベース層によるベース抵抗をそれほど下げられず、良好な特性は得られていない。【０００４】
特許文献１には、ＧａＡｓ系のバイポーラトランジスタにおいて、外部ベース層を単結晶で形成し、この外部ベース層とコレクタコンタクト層との間に絶縁体層を設けた構造が開示されている。図６は、特許文献１に開示されている従来のバイポーラトランジスタの構造を模式的に示す断面図である。
図６に示すように、このバイポーラトランジスタ５０では、半導体基板５１上に、コレクタコンタクト層５５が形成されて、コレクタコンタクト層５５上には絶縁体層５９が形成され、絶縁体層５９の少なくとも２個所は開口されている。絶縁体層５９はコレクタ層５４よりも誘電率が低いものを用いており、絶縁体層５９の開口部のうち少なくとも１個所には、コレクタ層５４、ベース層５３、エミッタ層５２、エミッタ電極５６が順に配置されて、真性トランジスタ領域が形成されている。ベース層５３の上面は絶縁体層５９の上面より高いところに位置し、外部ベース層（ベース層の真性領域以外の領域）６１は絶縁体層５９上に位置し、且つ、ベース層５３に隣接して接触している。この外部ベース層６１にはベース層５３との電気的接触をとるためのベース電極５７が設けられ、絶縁体層５９の開口部のうち少なくとも１個所にはコレクタコンタクト層５５に接触するようにコレクタ電極５８が設置されている。【０００５】
上記特許文献１には、上記のバイポーラトランジスタ５０の製造方法の一例として、半導体基板５１上にコレクタコンタクト層５５を形成する工程と、このコレクタコンタクト層５５に所定のパターンを有する絶縁体層５９を形成する工程と、絶縁体層５９の開口部にコレクタ層５４とベース層５３からなる層を選択成長させるエピタキシャル成長工程と、この真性ベース層５３の外周部に接続される外部ベース６１をエピタキシャル成長させる工程と、エミッタ層５２を形成するエピタキシャル成長などの工程からなる製造方法が開示されている。【０００６】
【特許文献１】特開平１１−１８６２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されているバイポーラトランジスタ５０にあっては、真性ベース層５３をエピタキシャル成長で形成した後に、再度、真性ベース層５３に接続する外部ベース層６１を絶縁体層５９上にエピタキシャル成長で形成するために、２回のエピタキシャル成長が必要となり、工程が増えるという課題がある。
また、コレクタコンタクト層５５を成長した後に、絶縁体層５９等を形成する工程を行ない、その後で不純物密度の低いコレクタ層５４を成長している。このため、コレクタ層５４の成長において、成長前後での表面の汚染などにより良好なｐｎ接合を形成することができないという課題がある。
さらに、最も良好な高周波特性が得られるＩｎＰ系のバイポーラトランジスタにおいては、上記のような絶縁体層を用いたエミッタ幅の縮小が全く試みられていないという課題がある。【０００８】
本発明は、上記課題に鑑み、特に、エミッタ幅を微細化すると共にベースとコレクタ間の寄生容量を低減化し、高周波特性を向上させることができる、バイポーラトランジスタを提供することを第一の目的とし、またその製造方法を提供することを第二の目的としている。
【課題を解決するための手段】
【０００９】
本発明者等は、化合物半導体に埋め込まれる絶縁体層の幅を抑えることで、その上に単結晶の化合物半導体からなるベース層を成長させることによりバイポーラトランジスタのエミッタ幅の微細化とベースとコレクタ間の寄生容量の低減化を両立できるとの知見を得て、本発明に至った。【００１０】
上記第一の目的を達成するため、本発明のバイポーラトランジスタは、サブコレクタ層、コレクタ層、ベース層、エミッタ層を順次積層したバイポーラトランジスタにおいて、サブコレクタ層が凹凸部を有し、凸部の上部がバイポーラトランジスタの真性トランジスタ領域となり、サブコレクタ層の凹部とコレクタ層との間には絶縁体層が埋め込まれ、かつ、サブコレクタ層とコレクタ層との境界界面が絶縁体層に挟まれており、ベース層が単一の結晶層からなり、ベース層の外部ベース層となる領域にはベース電極が設けられ、サブコレクタ層にはコレクタ電極が設けられていることを特徴とする。
上記構成において、バイポーラトランジスタは、好ましくは、ヘテロ接合バイポーラトランジスタであり、このヘテロ接合バイポーラトランジスタは、好ましくは、ＩｎＰとＩｎx Ｇａ1-x Ａｓ（ここで、０．４≦ｘ≦０．７）とからなるヘテロ接合を含む。
バイポーラトランジスタは、好ましくは、半絶縁性基板上に形成されている。【００１１】
上記構成によれば、サブコレクタ層が凹凸構造を有し、この凸部を真性トランジスタ領域とし、凹部とコレクタ層との間に半導体層よりも誘電率の低い絶縁体層を設けているので、外部ベース層とコレクタ層に形成される寄生コレクタ容量を著しく低減することができる。これにより、エミッタ幅を微細化しても寄生コレクタ容量の影響を低減化できるので、バイポーラトランジスタの周波数特性を向上させることができる。さらに、半導体外部ベース層は、真性ベース層と同じ単結晶層であるので、ベース抵抗を低減化でき、バイポーラトランジスタの遮断周波数及び最高発振周波数の向上と、低雑音化を図ることができる。【００１２】
上記第二の目的を達成するため、本発明のバイポーラトランジスタの製造方法は、サブコレクタ層、コレクタ層、ベース層、エミッタ層を含むバイポーラトランジスタの製造工程において、半導体基板上にサブコレクタ層を形成する第１の工程と、サブコレクタ層の外部トランジスタとなる領域に所定のパターンを有する絶縁体層を形成する第２の工程と、絶縁体層とサブコレクタ層とを含む半導体基板上を平坦化するようにサブコレクタ層と、コレクタ層とベース層とエミッタ層とをピタキシャル成長する第３の工程と、ベース層の外部ベース層となる領域にベース電極を形成する第４の工程と、を含むことを特徴とする。
上記構成において、バイポーラトランジスタは、好ましくは、ヘテロ接合バイポーラトランジスタであり、好ましくはＩｎＰとＩｎx Ｇａ1-x Ａｓ（ここで、０．４≦ｘ≦０．７）とからなるヘテロ接合を含む。
バイポーラトランジスタは、好ましくは、半絶縁性基板上に形成される。【００１３】
上記構成によれば、サブコレクタ層の上に半導体層よりも誘電率の低い絶縁体層を設け、この絶縁体層とサブコレクタ層の全面にエピタキシャル成長を行なうことで、コレクタ層の平坦化を行なうと共に、凹凸構造を有するサブコレクタ層とコレクタ層との間に絶縁体層を埋め込むことができる。このため、一回のエピタキシャル成長工程で、サブコレクタ層、コレクタ層、ベース層、エミッタ層を連続的に形成することができる。このトランジスタ構造を形成するエピタキシャル成長層では、半導体基板上に予め形成した不純物密度の高いｎ型のサブコレクタ層上へ、先ず不純物密度の高いｎ型のサブコレクタ層を成長させるので、成長前の汚染が不純物密度の高いサブコレクタ層で被覆される。従って、汚染の影響を無くすことができる。さらには、外部ベース層を含むベース層を単一の結晶層から形成することができる。
この製造方法によれば、エミッタ幅を微細化しても寄生コレクタ容量の影響を低減化でき、さらに、半導体外部ベース層は、真性ベース層と同じ単結晶層であるので、ベース抵抗を低減化できる。したがって、エミッタ層を微細化しても、高周波特性が低下しないバイポーラトランジスタを製造することができる。
【発明の効果】
【００１４】
本発明によるバイポーラトランジスタでは、サブコレクタ層とコレクタ層との間に絶縁体層を設け、かつ、外部ベース層を真性ベース層と同じ単結晶で構成でき、エミッタ幅を微細化しても寄生コレクタ容量及びベース抵抗を低減化できるバイポーラトランジスタ及びその製造方法を提供することができる。【００１５】
本発明によるバイポーラトランジスタの製造方法によれば、サブコレクタ層上に形成した絶縁体層の上部に、容量が小さくなるように凸状の突起を有するサブコレクタ層を含むバイポーラトランジスタ構造を、一度のエピタキシャル成長で形成することができる。したがって、エミッタ幅の微細化が容易にできると共に、寄生コレクタ容量及びベース抵抗を低減化できるので、高周波特性に優れたバイポーラトランジスタを精度良く製造することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のバイポーラトランジスタの構造を模式的に示す断面図である。
【図２】図１の平面図である。
【図３】本発明のバイポーラトランジスタの製造方法の前段を模式的に示す断面図である。
【図４】本発明のバイポーラトランジスタの製造方法の後段を模式的に示す断面図である。
【図５】実施例の製造工程において、エピタキシャル成長した直後の半絶縁性基板の断面を示すもので、（Ａ）は走査型電子顕微鏡像、（Ｂ）はその説明のための模式図である。
【図６】従来のバイポーラトランジスタの構造を模式的に示す断面図である。
【符号の説明】
【００１７】
１：ヘテロ接合バイポーラトランジスタ
１Ａ：真性バイポーラトランジスタ
２：半絶縁性基板
３：サブコレクタ層
３Ａ：凸部
３Ｂ：凹部
４，５：コレクタ層
４Ａ，５Ａ：真性コレクタ層
４Ｂ，５Ｂ：外部コレクタ層
６：ベース層６
６Ａ：真性ベース層
６Ｂ：外部ベース層
７：エミッタ層
８：エミッタコンタクト層
１０：絶縁体層
１１：コレクタ電極
１２：ベース電極
１３：エミッタ電極
１５：エピタキシャル成長させた半導体層
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面により詳細に説明する。
図１は本発明のバイポーラトランジスタの構造を模式的に示す断面図であり、図２は図１の平面図である。図２のＸ−Ｘ方向に沿う断面図が図１である。
図１に示すように本発明のバイポーラトランジスタは、半絶縁性基板２などの半導体基板上に、サブコレクタ層３と、コレクタ層４，５と、ベース層６と、エミッタ層７と、が順に積層されて構成されている。【００１９】
半絶縁性基板２上に形成されるサブコレクタ層３は、凹凸状に形成されていて、その凸部３Ａ上のコレクタ層４Ａ，５Ａ、ベース層６Ａ、エミッタ層７が真性バイポーラトランジスタ１Ａとなっている。コレクタ層４Ａ，５Ａが真性コレクタ層であり、ベース層６Ａが真性ベース層である。サブコレクタ層３の凹部３Ｂ上のコレクタ層とベース層が、それぞれ、外部コレクタ層４Ｂ，５Ｂ及び外部ベース層６Ｂとなっている。
そして、サブコレクタ層３の凹部３Ｂと外部コレクタ層４Ｂ，５Ｂとの間には絶縁体層１０が埋め込まれ、かつ、サブコレクタ層の凸部３Ａとコレクタ層４、即ち、真性コレクタ層４Ａとの境界界面が絶縁体層１０に挟まれている。つまり、絶縁体層１０の紙面上下方向の厚さは、サブコレクタ層３の凹部３Ｂの段差よりも厚く形成されている。この絶縁体層１０としては、コレクタ層４やサブコレクタ層３よりも誘電率が低い材料を選ぶことが望ましい。例えば、絶縁体層１０として、誘電率が３．９のＳｉＯ2 とすることができる。
ここで、外部ベース６Ｂ及びエミッタ層７上には、それぞれ、ベース電極１２とエミッタ電極１３とが設けられている。図示するように、エミッタ層７上には、さらに、不純物密度の高いエミッタコンタクト層８を設けてもよい。そして、半絶縁性基板２に露出されたサブコレクタ層３上には、コレクタ電極１１が設けられている。【００２０】
図２に示すように、ベース層６の幅と長さはそれぞれＷB 、ＬB であるのに対して、エミッタ層７の幅と長さはそれぞれＷE 、ＬE である。【００２１】
図１に示したバイポーラトランジスタ１において、絶縁体層１０がＳｉＯ2 からなり、その誘電率を３．９とし、コレクタ層４がＩｎＰの誘電率である１２．４とすれば、図１の外部ベース層６Ｂとサブコレクタ層３間に生じる寄生容量は、絶縁体１０がない場合に比較すると著しく低減化できる。【００２２】
後述するが、上記絶縁体層１０上には、上記コレクタ層４，５と、ベース層６、エミッタ層７を連続的に成長させることができる。即ち、真性ベースとなる領域６Ａと外部ベース層６Ｂとを単結晶の層として形成することができる。この単結晶である外部ベース層６Ｂは、多結晶半導体層と比較して結晶欠陥が少ないためイオン化不純物の補償効果が少なくまたキャリアの再結合も抑えられ電気伝導性が劣化することはない。したがって、バイポーラトランジスタの遮断周波数（ｆT ）及び最高発振周波数（ｆMAX ）が向上する。さらに、外部ベース層６Ｂが単結晶であることは、多結晶ベースよりも結晶欠陥により生成される再結合中心などが減少しているため素子の雑音特性も改善される。【００２３】
本発明のバイポーラトランジスタ１としては、ＩｎＰ系、ＧａＮ系、ＧａＡｓ系などの材料を用いることができる。【００２４】
また、ベース層６は、エミッタ層７に対してヘテロ接合となるようにしてもよい。この場合には、本発明のバイポーラトランジスタ１はヘテロ接合バイポーラトランジスタとなる。【００２５】
本発明のバイポーラトランジスタがＩｎＰ及びＩｎＧａＡｓからなるヘテロ接合バイポーラトランジスタである場合には、半絶縁性基板２をＩｎＰとし、サブコレクタ層３をｎ型のＩｎＰ層とＩｎＧａＡｓ層の二層で形成し、コレクタ層４，５を故意には不純物を添加しないＩｎＰ層とＩｎＧａＡｓ層とで形成し、ベース層６をｐ型のＩｎＧａＡｓ層とし、エミッタ層７をｎ型のＩｎＰ層とすることができる。また、エミッタ層７上には、不純物密度の高いｎ+ コンタクト層８としてｎ+ ＩｎＧａＡｓ層を設けてもよい。
ここで、ＩｎＧａＡｓ層は、ＩｎＡｓとＧａＡｓからなるＩＩＩ−Ｖ化合物の混晶により形成した半導体層（Ｉｎx Ｇａ1-x Ａｓ）であり、その組成ｘは、ＩｎＰに格子整合するｘ＝０．５３を基本として、必要に応じて組成ｘを、０．４〜０．７程度、即ち０．４≦ｘ≦０．７まで変化させてもよい。【００２６】
次に、本発明のバイポーラトランジスタの高周波特性の一例について説明する。
（計算例１）
本発明のバイポーラトランジスタ１として、半絶縁性基板２をＩｎＰとし、サブコレクタ層３をｎ型のＩｎＰ層とＩｎＧａＡｓ層の二層で形成し、コレクタ層４，５を故意には不純物を添加しないＩｎＰ層とＩｎＧａＡｓ層とで形成し、ベース層６をｐ型のＩｎＧａＡｓ層とし、エミッタ層７をｎ型のＩｎＰ層とし、コンタクト層８をｎ+ ＩｎＧａＡｓ、としたＩｎＰ系のヘテロ接合バイポーラトランジスタ１についての諸特性を、以下のパラメーターにより計算した。
エミッタ層の寸法：エミッタ幅ＷE ＝０．１μｍ、エミッタ長さＬE ＝２μｍ
ベース層厚さ：３０ｎｍ
コレクタ層厚さ：１５０ｎｍ
絶縁体（ＳｉＯ2 ）層の寸法：幅２００ｎｍ、高さ２００ｎｍ
ＩｎＰの誘電率＝１２．４、ＳｉＯ2 層の誘電率＝３．９【００２７】
上記のパラメーターによれば、ＩｎＰ系のヘテロ接合バイポーラトランジスタ１についての諸特性は以下のように計算される。
すなわち、コレクタとベース間の容量ＣBCは０．３３ｆＦ（１ｆＦは１０-15 Ｆ）であり、エミッタ接地における電流利得が１となる遮断周波数であるｆT は５１７ＧＨｚとなった。そして、エミッタ接地における電力利得が１となる最大発振周波数ｆMAX は８２０ＧＨｚとなった。【００２８】
比較例として、一般的な絶縁埋め込み層を持たないバイポーラトランジスタについての計算を行なった。
半絶縁性基板２をＩｎＰとし、サブコレクタ層３をｎ型のＩｎＰ層とＩｎＧａＡｓ層の二層で形成し、コレクタ層４，５を故意には不純物を添加しないＩｎＰ層とＩｎＧａＡｓ層とで形成し、ベース層６をｐ型のＩｎＧａＡｓ層とし、エミッタ層７をｎ型のＩｎＰ層とし、コンタクト層８をｎ+ のＩｎＧａＡｓ層とした、ＩｎＰ系のヘテロ接合バイポーラトランジスタについての諸特性を、以下のパラメーターにより計算した。
エミッタ層の寸法：エミッタ幅ＷE ＝０．１μｍ、エミッタ長さＬE ＝２μｍ
ベース層厚さ：３０ｎｍ
コレクタ層厚さ：１５０ｎｍ
絶縁体層無し
ＩｎＰの誘電率＝１２．４
この比較例のヘテロ接合バイポーラトランジスタにおいては、ＣBCは１．１０ｆＦであり、ｆT は４７２ＧＨｚであり、ｆMAX が５１９ＧＨｚとなった。【００２９】
したがって、上記計算例においては、本発明のヘテロ接合バイポーラトランジスタ１におけるＣBCは比較例の３０％の値となり、コレクタ寄生容量が著しく低減化できることが判明した。そして、この場合、比較例に対してｆT は約１．２倍となり、ｆMAX は約１．６倍となり、本発明のヘテロ接合バイポーラトランジスタ１によれば、周波数特性が著しく向上することが分かる。【００３０】
次に、本発明のバイポーラトランジスタ１の製造方法について説明する。
図３及び図４は、本発明のバイポーラトランジスタ１の製造方法を模式的に示す断面図である。
最初に、図３（Ａ）に示すように、半導体基板として半絶縁性基板２上に、サブコレクタ層３を形成する。サブコレクタ層３の形成には、イオン注入法や各種のエピタキシャル成長方法を用いることができる。このエピタキシャル成長法としては、有機金属気相成長法や分子線エピタキシャル成長法を用いることができる。
次に、図３（Ｂ）に示すように、サブコレクタ層の真性バイポーラトランジスタの外部コレクタ層４Ｂとなる領域だけに、選択的に絶縁体層１０からなる細線構造を形成する。この絶縁体層１０は、上記のサブコレクタ層３上の全面にＣＶＤ法などにより絶縁体層を形成し、マスクを用いたエッチングにより不要な絶縁体層を除去することで形成することができる。【００３１】
次に、図３（Ｃ）に示すように、サブコレクタ層と絶縁体層の全面に有機金属気相成長法などによるエピタキシャル成長を行ない、凸状のサブコレクタ層３Ａと、コレクタ層４，５と、ベース層６と、エミッタ層７と、エミッタコンタクト層８とを順に成長させる。  本発明のバイポーラトランジスタ１の製造方法は、上記コレクタ層４の成長により絶縁体層１０とサブコレクタ層３とからなる凹凸の領域を平坦化し成長させる点と、さらに、この平坦化したコレクタ層４上に、引き続いて、コレクタ層５と、ベース層６と、エミッタ層７と、必要に応じてエミッタコンタクト層８を成長させる点にある。このような絶縁体層１０からなる細線構造の埋め込み工程により、真性ベース層６Ａと外部ベース層６Ｂを単結晶の同一層として成長することができる。【００３２】
次に、図４（Ａ）に示すように、上記エピタキシャル成長層のうち、真性及び外部トランジスタ以外の不要部分を、サブコレクタ層３が露出するまでメサエッチングを行なう。このメサエッチングは、化学エッチングやドライエッチング又はこれらを組み合わせたエッチング方法で行なうことができる。
次に、図４（Ｂ）に示すように真性エミッタ層以外の不要部分をエッチングして、外部ベース層６Ｂを露出させる。このエッチングは、化学エッチングやドライエッチング又はこれらを組み合わせたエッチング方法で行なうことができる。
そして、図４（Ｃ）に示すように、サブコレクタ層３、外部ベース層６Ｂ、エミッタコンタクト層８に、それぞれ、コレクタ電極１１、ベース電極１２、エミッタ電極１３を形成する。この電極１１，１２，１３となる金属層の形成には、電子ビーム蒸着法やスパッタリング法を用いることができ、電極パターンの形成は、マスクを用いた各種のエッチング方法により実施することができる。
【実施例】
【００３３】
以下、実施例に基づいて、本発明をさらに詳細に説明する。
実施例として、ＩｎＰ系のヘテロ接合バイポーラトランジスタを製造した。
最初に、ＩｎＰの半絶縁性基板２上に厚さが６００ｎｍのサブコレクタ層３を、有機金属気相成長法を用いて形成した。
次に、６０ｎｍ厚のＳｉＯ2 膜をプラズマ支援ＣＶＤ法で全面に堆積し、電子線レジスト膜を塗布した後、電子線露光法を用い、１４０ｎｍ幅の絶縁体層となる細線形成部のみを露出させた。細線の長手方向は、基板表面が（１００）面であるＩｎＰ半絶縁性基板２に対して＜０１０＞結晶方向とした。
次に、細線形成部を窓開けした電子線レジスト膜全体にアルミニウム薄膜を蒸着し、電子線レジスト膜を剥離する、所謂リフトオフ工程により、細線形状のアルミニウム膜を形成した。この細線形状のアルミニウム膜をマスクとして、ＣＦ4 ドライエッチングにより、ＳｉＯ2 膜をアルミニウム膜の形状に合わせてエッチングし、最後に燐酸と水の混合液でアルミニウムのみを除去して、絶縁体層１０となるＳｉＯ2 細線を形成した。【００３４】
続いて、有機金属成長法によるエピタキシャル成長を行なった。具体的には、厚さ１０ｎｍで不純物密度が１０19ｃｍ3 台のサブコレクタ層となるｎ−ＩｎＧａＡｓ層３と、不純物を添加しない厚さ１５０ｎｍのコレクタ層４となるＩｎＰ層と、を成長温度５８０℃で成長した。【００３５】
さらに、成長温度を５３０℃に下げて、不純物を添加しない厚さ５０ｎｍのコレクタ層となるＩｎＧａＡｓ層５と、不純物密度が１０19ｃｍ3 台で厚さ３０ｎｍのベース層６となるｐ−ＩｎＧａＡｓ層と、不純物密度が１０18ｃｍ3 台で厚さ３０ｎｍのエミッタ層７となるｎ−ＩｎＰ層と、不純物密度が１０19ｃｍ3 台で、厚さ１０ｎｍのｎ−ＩｎＰ層及びｎ−ＩｎＧａＡｓ層からなるエミッタコンタクト層８と、を順に成長した。【００３６】
図５は、上記実施例の製造工程において、エピタキシャル成長した直後の半絶縁性基板の断面を示すもので、（Ａ）は走査型電子顕微鏡像、（Ｂ）はその説明のための模式図である。
図から明らかなように、幅が１４０ｎｍで厚さが６０ｎｍのＳｉＯ2 からなる絶縁体層１０が、半絶縁性基板２上にエピタキシャル成長させた半導体層１５に埋め込まれ、そして、この半導体層１５の表面は平坦であることが分かった。この場合、ＳｉＯ2 からなる絶縁体層１０の長手方向、即ち、図５の紙面に垂直な方向である＜０１０＞結晶方向の±５°以内において、エピタキシャル成長した半導体層１５を平坦にすることができた。逆に、ＳｉＯ2 からなる絶縁体層１０の長手方向が上記の＜０１０＞結晶方向から５°以上ずれた場合には、平坦な半導体層１５が得られず、結晶異方性による凹凸をもった面となった。【００３７】
上記エピタキシャル成長においては、成長温度も半導体層１５の平坦性に影響し、５００〜６５０℃の間、好ましくは、５５０℃〜６００℃において、良好な平坦性が得られることが判明した。エピタキシャル成長温度が６５０℃以上の場合には、結晶異方性により半導体層１５が凹凸のある面となり好ましくない。逆に、エピタキシャル成長温度が５００℃以下の場合には、原料ガスの分解が十分でなく、半導体層１５が凹凸のある面となり好ましくない。【００３８】
次に、上記の半絶縁性基板２に形成した成長層の最表面にエミッタ電極となる金属を蒸着し、エミッタ電極１３を電子線露光法で形成した。【００３９】
また、上記のエミッタ電極１３をマスクとして、ドライエッチング及びウェットエッチングの組み合わせで外部ベース面を露出させ、ベース電極となる金属を蒸着し、ベース電極１２を形成した。【００４０】
そして、真性トランジスタ１Ａ及びベース電極１２の領域を、電子線レジストで被覆するようにマスクを形成し、コレクタコンタクト層３が露出するまでドライエッチングとウェットエッチングを行なって、コレクタ電極となる金属を蒸着し、コレクタ電極１１を形成した。【００４１】
最後に、半絶縁性基板２上に形成した多数のトランジスタが互いに絶縁されるように、トランジスタ間のサブコレクタ層を除去し、各電極への配線、所謂パッドを形成することで、実施例のヘテロ接合バイポーラトランジスタ１を製造した。この各電極からのパッド等の形成は、配線を空中に浮かす、所謂エアーブリッジ構造などを用いて形成することができる。【００４２】
本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、上記計算例や実施例で示したバイポーラトランジスタの構造パラメーターなどの数値に限定されることなく、バイポーラトランジスタの遮断周波数や最高発振周波数を著しく向上させる効果を発揮する限り、それらも本発明の範囲内に含まれることはいうまでもない。
【図１】
2007058265.tif 000003
【図２】
2007058265.tif 000004
【図３】
2007058265.tif 000005
【図４】
2007058265.tif 000006
【図５】
2007058265.tif 000007
【図６】
2007058265.tif 000008
【国際調査報告】
2007058265.tif 000009
2007058265.tif 000010
2007058265.tif 000011
2007058265.tif 000012
2007058265.tif 000013
2007058265.tif 000014