(57)【要約】  本発明の半導体素子は、面方位が（００１）面である半導体基板上に、第１の導電性を有するクラッド層、活性層、および第２の導電性を有するクラッド層が順に積層された構成を含む積層体２０８と、半導体基板の面に平行な面で積層体のパターンの長手方向に交差する方向である幅方向の積層体の両側面を覆う埋め込み層２０９とを有する半導体素子であって、活性層の幅方向の側面の一部が面方位（０１０）面または（１００）面の少なくともいずれか一方の面と平行な構成である。
2007072807.tif 000002
【特許請求の範囲】
【請求項１】
面方位が（００１）面である半導体基板上に、第１の導電性を有するクラッド層、活性層、および第２の導電性を有するクラッド層が順に積層された構成を含む積層体と、前記半導体基板の面に平行な面で前記積層体のパターンの長手方向に交差する方向である幅方向の前記積層体の両側面を覆う埋め込み層とを有する半導体素子であって、
前記活性層の前記幅方向の側面の一部が面方位（０１０）面または（１００）面の少なくともいずれか一方の面と平行である半導体素子。
【請求項２】
請求の範囲１に記載の半導体素子において、
前記積層体の最上層に前記第２の導電性を有する第１のコンタクト層が設けられ、
前記埋め込み層の最上層に前記第２の導電性を有する第２のコンタクト層が設けられ、
前記第１のコンタクト層および前記第２のコンタクト層が側面で接している半導体素子。
【請求項３】
請求の範囲１に記載の半導体素子において、
前記積層体および前記埋め込み層の上面を覆う、前記第２の導電性を有する埋め込みクラッド層がさらに設けられた半導体素子。
【請求項４】
請求の範囲１から３のいずれか１項に記載の半導体素子において、
前記活性層の前記幅方向の側面の一部に、面方位（０１０）面に平行な面と面方位（１００）面に平行な面とが交互に繰り返された構造が設けられた半導体素子。
【請求項５】
請求の範囲１から４のいずれか１項に記載の半導体素子において、
前記積層体の前記長手方向の中心線を通る、前記半導体基板の面に垂直な面に対して前記積層体の前記幅方向の両側面の形状が面対称である半導体素子。
【請求項６】
請求の範囲１から５のいずれか１項に記載の半導体素子において、
前記埋め込み層に少なくとも前記活性層の側面を覆う半絶縁性半導体が設けられた半導体素子。
【請求項７】
請求の範囲６に記載の半導体素子において、
前記半絶縁性半導体は鉄またはルテニウムのいずれか一方を含む半導体素子。
【請求項８】
面方位が（００１）面である半導体基板上に、第１の導電性を有するクラッド層、活性層、および第２の導電性を有するクラッド層が順に積層された構成を含む多層体を形成し、
前記多層体に所定のパターンを形成するための、前記半導体基板の面に平行な面で前記所定のパターンの長手方向に交差する方向である幅方向の該所定のパターンの辺の一部に面方位の（０１０）面または（１００）面の少なくともいずれか一方と平行な形状を有するマスクを前記多層体上に形成し、
前記マスクの上から前記多層体をエッチングして前記所定のパターンの積層体を形成し、
前記積層体の両側面を覆う埋め込み層を形成する、半導体素子の製造方法。
【請求項９】
請求の範囲８に記載の半導体素子の製造方法において、
前記埋め込み層を形成する際、鉄またはルテニウムのいずれか一方を含む半絶縁性半導体を少なくとも前記活性層の側面を覆って形成する、半導体素子の製造方法。
【請求項１０】
請求の範囲９に記載の半導体素子の製造方法において、
前記ルテニウムの原料にビス・エチル・シクロペンタジエニル・ルテニウム（（ＥｔＣｐ）２Ｒｕ）を用いる、半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ、光フィルタおよび位相変調器を含む半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、インターネットや映像配信等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴って、都市間を結ぶ幹線系や都市圏内におけるメトロ系では、より長距離大容量かつ高信頼な光ファイバ通信システムの導入が進んでいる。また、加入者系においても、ＦＴＴＨ（Fiber To The Home）等の光ファイバアクセスサービスの普及が急速に進んでいる。そうした光ファイバ通信システムでは、伝送路である光ファイバの敷設コスト低減や光ファイバ１本当たりの伝送帯域利用効率を高める観点から、複数の異なる波長の信号光を多重化して伝送する波長多重技術（Wavelength Division Multiplexing（WDM））が広く用いられている。こうした波長多重光ファイバ伝送システムの光源には、共振器に回折格子を設けることにより高速変調時にも単一軸モードで発振可能なＤＦＢ−ＬＤ（Distributed Feedback-LD：分布帰還型半導体レーザダイオード）や、ＤＢＲ−ＬＤ（Distributed Bragg Reflector：分布ブラッグ反射型半導体レーザダイオード）が不可欠である。【０００３】
このうち、ＤＦＢ−ＬＤの構造は、回折格子をなす周期構造を活性層の下に形成する下回折格子型、活性層の上に形成する上回折格子型、活性層ストライプ側面の一部に形成する構造側面回折格子型、の３つタイプに主として大別される。【０００４】
下回折格子型の場合、予め回折格子が形成された非平坦な半導体基板表面へ活性層を形成する第１の結晶成長、およびストライプ状にエッチング加工された活性層の両脇を埋め込む電流ブロック層を形成する第２の結晶成長、の最短２回の結晶成長工程を製造工程に有し、単一軸モード発振可能な埋め込み構造を有するレーザダイオードを実現できる。【０００５】
半導体基板表面に形成された回折格子により特定波長の信号光を回析反射させるためには、半導体基板の屈折率とは異なる屈折率を有する光導波層を回折格子上に形成するのが一般的である。しかし、この光導波層を形成する際、特に回折格子を形成した凹凸部では、成長開始直前の昇温待機過程において半導体基板と格子定数の異なる変性層が半導体基板表面に形成されやすく、通電とともに欠陥・転移などが直上の活性層に向かって進行することにより、その結晶学的・光学的な品質を損ねる懸念がある。そこで、現在広く用いられている構造では、こうした欠陥・転移の影響を最小限に抑えるため、活性層と光導波層との間にスペーサ層を挟むことが多いが、これは一方で光導波特性を左右する構造パラメータの設計自由度を制限することに繋がる。【０００６】
上回折格子型の場合、平坦な半導体基板表面へ活性層を形成する第１の結晶成長、回折格子形成後にこれを埋め込む第２の結晶成長、およびストライプ状にエッチング加工された活性層の両脇を埋め込む電流ブロック層を形成する第３の結晶成長の最短３回の結晶成長工程を製造工程に有し、単一軸モード発振可能な埋め込み構造レーザダイオードを実現できる。なお、素子製作上の都合から、第２および第３の結晶成長の順序を入れ替える場合もある。【０００７】
この構造の特徴は、活性層を含む光導波構造を平坦な半導体基板上へ一括成長することにより下回折格子型で懸念される上記のような問題を排除できることである。その結果、活性層の結晶学的・光学的品質、および設計自由度のいずれも、下回折格子型と比べて有利であると考えられる。【０００８】
しかし、活性層の上に回折格子を形成する都合から、回折格子のエッチングや、その埋め込み成長前処理において起こり得る何らかの不具合が活性層にも影響を及ぼすことがある。この場合、せっかく結晶成長という高い付加価値が施された、半導体基板上の構造を無駄にしてしまうということになり、製造歩留まりが低下するおそれがあるという歩留まり上のリスクが常に伴う。また、結晶成長が最低３回必要なことも低コスト化や歩留まり向上の観点からはあまり好ましくない。更に、ｎ型半導体基板を用いた場合には、回折格子が形成される活性層上側のｐ型の上部光閉じ込め層とｐ型の埋め込みクラッド層との間の再成長界面に偏析してドナーとして振舞うシリコン（Ｓｉ）原子などの不純物に起因した、活性層へのキャリア注入阻害による発振特性劣化なども懸念される。【０００９】
側面回折格子型の場合、平坦な半導体基板表面へ活性層を形成する第１の結晶成長、活性層の側面に回折格子を設けたストライプ活性層の両脇を埋め込む電流ブロック層を形成する第２の結晶成長、の最短２回の結晶成長工程を製造工程に有し、単一軸モード発振可能な埋め込み構造レーザダイオードを実現できる。また、側面回折格子型の場合には、下回折格子型や上回折格子型の場合に懸念される上記のような問題も無いため、これらに比べて設計自由度や製造コスト、歩留まり、信頼性など幅広い観点から有利であると考えられる。【００１０】
例えば、特開昭６１−２７９１９２号公報（以下では、特許文献１と称する）には、基板に回析格子を形成した後に液相結晶成長をさせると、当該回析格子がメルトバックにより消失してしまうという問題を解決するため、回折格子を活性層ストライプ側面に形成した後に、引き続き埋め込み成長を施すことが開示されている。
【発明の開示】
【００１１】
しかしながら、特許文献１に開示された技術であっても、液相結晶成長させる以上、活性層ストライプの側面に回折格子を形成したとしても、その後の埋め込み成長の際に側面回折格子がメルトバックで消失してしまうことが予想される。そのため、特許文献１による側面回折格子構造は、少なくともメルトバック対策であるという点に限れば適切な選択肢ではない。
【００１２】
また、側面回折格子が仮に消失しなかった場合でも、埋め込み後の基板表面の非平坦性によって生じ得る電極プロセス歩留りへの影響という別の課題が存在する。更に、この埋め込み半導体層を電流ブロック層として用いる場合には、埋め込み形状に起因した電流ブロック特性への影響も懸念される。こうした課題を解決し、実用的な側面回折格子型の埋め込み構造光素子を実現するためには、活性層ストライプ側壁に設けられる回折格子が、埋め込み成長の都合から、特定の結晶面から構成されていなければなければならない。ところが、特許文献１には、こうした課題の解決に不可欠なはずの、活性層ストライプ側壁に設けられる回折格子が満たさなければならない構造上の具体的特徴が何ら示されていない。
【００１３】
このように、特許文献１に開示されている側面回折格子型の埋め込み構造ＤＦＢ−ＬＤは、上記のような製造上や特性上の課題を抱えたままの従来技術そのものであり、また有効な解決策も現在に至るまで提案されていない。こうした背景から、電流ブロック構造を持たないリッジ型ＬＤのリッジ側壁に回折格子を形成した少数の例を除けば、半導体レーザダイオードの側面に回折格子を形成した報告例はなく、側面回折格子型の埋め込み構造ＤＦＢ−ＬＤは未だ実用化されていないのが現状である。
【００１４】
本発明の目的は、上記問題点に鑑みてなされたものであり、半導体基板上に形成される埋め込み層の形状の平坦性を改善し、製造プロセス歩留まりや電気的特性、光出力特性、信頼性の改善を図ることを可能とした半導体素子およびその製造方法を提供することにある。
【００１５】
上記課題を解決するための本発明の半導体素子は、面方位が（００１）面である半導体基板上に、第１の導電性を有するクラッド層、活性層、および第２の導電性を有するクラッド層が順に積層された構成を含む積層体と、半導体基板の面に平行な面で積層体のパターンの長手方向に交差する方向である幅方向の積層体の両側面を覆う埋め込み層とを有する半導体素子であって、活性層の幅方向の側面の一部が面方位（０１０）面または（１００）面の少なくともいずれか一方の面と平行な構成である。
【００１６】
半導体基板と積層体の側面の結晶面方位の相対関係について、半導体基板における積層体および埋め込み層の形成面の面方位を（００１）面とし、活性層の側面の一部を面方位（０１０）面または（１００）面と平行にしたので、埋め込み成長は、埋め込み層の表面が半導体基板表面に平行かつ平坦な形状を保ったまま進行する。
【００１７】
また、上記本発明の半導体素子において、積層体の最上層に第２の導電性を有する第１のコンタクト層が設けられ、埋め込み層の最上層に第２の導電性を有する第２のコンタクト層が設けられ、第１のコンタクト層および第２のコンタクト層が側面で接していることとしてもよい。
【００１８】
また、上記本発明の半導体素子において、積層体および埋め込み層の上面を覆う、第２の導電性を有する埋め込みクラッド層がさらに設けられていてもよい。
【００１９】
また、上記本発明の半導体素子において、活性層の幅方向の側面の一部に、面方位（０１０）面に平行な面と面方位（１００）面に平行な面とが交互に繰り返された構造が設けられていてもよい。
【００２０】
また、上記本発明の半導体素子において、積層体の長手方向の中心線を通る、半導体基板の面に垂直な面に対して積層体の幅方向の両側面の形状が面対称であることとしてもよい。
【００２１】
また、上記本発明の半導体素子において、埋め込み層に少なくとも活性層の側面を覆う半絶縁性半導体が設けられていることとしてもよい。この場合、半絶縁性半導体は鉄またはルテニウムのいずれか一方を含んでいてもよい。
【００２２】
一方、上記目的を達成するための本発明の半導体素子の製造方法は、
面方位が（００１）面である半導体基板上に、第１の導電性を有するクラッド層、活性層、および第２の導電性を有するクラッド層が順に積層された構成を含む多層体を形成し、多層体に所定のパターンを形成するための、半導体基板の面に平行な面で所定のパターンの長手方向に交差する方向である幅方向のその所定のパターンの辺の一部に面方位の（０１０）面または（１００）面の少なくともいずれか一方と平行な形状を有するマスクを多層体上に形成し、マスクの上から多層体をエッチングして所定のパターンの積層体を形成し、積層体の両側面を覆う埋め込み層を形成するものである。
【００２３】
本発明によれば、活性層の幅方向側面の少なくとも一部は、（０１０）面または（１００）面の少なくともいずれか一方に平行となるように形成したので、埋め込み層の表面が基板に対して平行を保ったままの埋め込み成長させることが可能となり、埋め込み成長完了後の基板表面の凹凸も最小限に抑えられる。
【００２４】
従って、活性層の幅方向側面に回析格子を有するような埋め込み構造ＤＦＢ−ＬＤ等の半導体素子の製造プロセスにおける歩留まりや電気的特性、光出力特性、信頼性の改善を図ることができる。
【図面の簡単な説明】
【００２５】
【図１Ａ】図１Ａは第１実施形態の半導体素子の構造における、基板面に対して垂直方向の断面図である。
【図１Ｂ】図１Ｂは第１実施形態の半導体素子の構造における、基板面に対して水平方向の断面図である。
【図２Ａ】図２Ａは本発明の一構成例の半導体素子と従来の半導体素子とについての積層体の側面の方位の違いを示す平面図である。
【図２Ｂ】図２Ｂは従来の積層体を埋め込み成長させた場合の断面図である。
【図２Ｃ】図２Ｃは本発明の一構成例の積層体を埋め込み成長させた場合の断面図である。
【図３Ａ】図３Ａは第１実施形態の半導体素子の製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図３Ｂ】図３Ｂは第１実施形態の半導体素子の製造工程において、図３Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図３Ｃ】図３Ｃは第１実施形態の半導体素子の製造工程において、図３Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図４Ａ】図４Ａは第１実施形態の半導体素子の製造工程および構造の概要の一例として、半導体基板上に光導波路構造を全面成長させた後の構造を示す斜視図である。
【図４Ｂ】図４Ｂは図４Ａに示した構造をメサストライプ状に加工した後の構造を示す斜視図である。
【図４Ｃ】図４Ｃは図４Ｂに対して埋め込み成長まで完了した構造を示す斜視図である。
【図５Ａ】図５Ａは実施例１のＤＦＢ−ＬＤの構造における、基板面に対して垂直方向の断面図である。
【図５Ｂ】図５Ｂは実施例１のＤＦＢ−ＬＤの構造における、基板面に対して水平方向の断面図である。
【図６Ａ】図６Ａは実施例１のＤＦＢ−ＬＤの製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図６Ｂ】図６Ｂは実施例１のＤＦＢ−ＬＤの半導体素子の製造工程において、図６Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図６Ｃ】図６Ｃは実施例１のＤＦＢ−ＬＤの製造工程において、図６Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図７Ａ】図７Ａは実施例２の半導体光フィルタの構造における、基板面に対して垂直方向の断面図である。
【図７Ｂ】図７Ｂは実施例２の半導体光フィルタの構造における、基板面に対して水平方向の断面図である。
【図８Ａ】図８Ａは実施例２の半導体光フィルタの製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図８Ｂ】図８Ｂは実施例２の半導体光フィルタの製造工程において、図８Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図８Ｃ】図８Ｃは実施例２の半導体光フィルタの製造工程において、図８Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図９Ａ】図９Ａは第２実施形態の半導体素子の構造における、基板面に対して垂直方向の断面図である。
【図９Ｂ】図９Ｂは第２実施形態の半導体素子の構造における、基板面に対して水平方向の断面図である。
【図１０Ａ】図１０Ａは第２実施形態の半導体素子の製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図１０Ｂ】図１０Ｂは第２実施形態の半導体素子の製造工程において、図１０Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図１０Ｃ】図１０Ｃは第２実施形態の半導体素子の製造工程において、図１０Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図１１Ａ】図１１Ａは実施例３のＤＦＢ−ＬＤの構造における、基板面に対して垂直方向の断面図である。
【図１１Ｂ】図１１Ｂは実施例３のＤＦＢ−ＬＤの構造における、基板面に対して水平方向の断面図である。
【図１２Ａ】図１２Ａは実施例３のＤＦＢ−ＬＤの製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図１２Ｂ】図１２Ｂは実施例３のＤＦＢ−ＬＤの製造工程において、図１２Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図１２Ｃ】図１２Ｃは実施例３のＤＦＢ−ＬＤの製造工程において、図１２Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図１３Ａ】図１３Ａは実施例４の半導体光フィルタの構造における、基板面に対して垂直方向の断面図である。
【図１３Ｂ】図１３Ｂは実施例４の半導体光フィルタの構造における、基板面に対して水平方向の断面図である。
【図１４Ａ】図１４Ａは実施例４の半導体光フィルタの製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図１４Ｂ】図１４Ｂは実施例４の半導体光フィルタの製造工程において、図１４Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図１４Ｃ】図１４Ｃは実施例４の半導体光フィルタの製造工程において、図１４Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図１５Ａ】図１５Ａは実施例５の半導体光フィルタの構造における、基板面に対して垂直方向の断面図である。
【図１５Ｂ】図１５Ｂは実施例５の半導体光フィルタの構造における、基板面に対して水平方向の断面図である。
【図１６Ａ】図１６Ａは実施例５の半導体光フィルタの製造工程において、第１の結晶成長までが完了した時点の断面図である。
【図１６Ｂ】図１６Ｂは実施例５の半導体光フィルタの製造工程において、図１６Ａに示した工程の後、エッチングによりストライプ加工した時点の断面図である。
【図１６Ｃ】図１６Ｃは実施例５の半導体光フィルタの製造工程において、図１６Ｂに示した工程の後、埋め込み成長まで完了した時点の断面図である。
【図１６Ｄ】図１６Ｄは実施例５の半導体光フィルタの製造工程において、図１６Ｃに示した工程の後、電極形成まで完了した時点の断面図である。
【符号の説明】
【００２６】
１０１、１３１、２０１、５０１    半導体基板
１１１、１２１    積層体
１１２、１２２    成長阻止マスク
１１３、１２３    埋め込み成長層
１３２    第１の導電性を有するクラッド層
１３３    活性層
１３４、２０５、５０５    第２の導電性を有するクラッド層
１３５    ヘテロ障壁緩和層
１３６    コンタクト層
１４１、２０８、３１０、４１０、５０７    メサストライプ
１５１、２０９、５０８    埋め込み層
２０２、５０２    第１の導電性を有する下部光閉じ込め層
２０３、５０３    アンドープコア層
２０４、５０４    第２の導電性を有する上部光閉じ込め層
２０６、５１０    第２の導電性を有するコンタクト層
２０７、３０９、４０９、５０６、６０７、７０７、８０７    マスク
２１０、５１１    絶縁膜
２１１、２１２、５１２、５１３    電極
３０１、４０１    ｎ−ＩｎＰ基板
３０２、４０２    ｎ−ＩｎＰクラッド層
３０３、４０３    ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層
３０４、４０４    アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層
３０５、４０５    ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層
３０６、４０６、３１４、４１４    ｐ−ＩｎＰクラッド層
３０７、４０７、３１５、４１５    ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層
３０８、４０８、３１６、４１６    ｐ＋−ＩｎＧａＡｓコンタクト層
３１１、４１１    ｐ−ＩｎＰ電子トラップ層
３１２、４１２    Ｒｕドープ半絶縁性ＩｎＰブ電流ロック層
３１３、４１３    ｎ−ＩｎＰホールトラップ層
３１７、４１７、６１６、７１６、８１６    分離溝
３１８、４１８、６１７、７１７、８１７    ＳｉＯ２膜
３１９、３２０、４１９、４２０    Ｔｉ−Ｐｔ−Ａｕ電極
５０９  第２の導電性を有する埋め込みクラッド層
６０１、７０１、８０１    ｎ−ＩｎＰ基板
６０２、７０２、８０２    ｎ−ＩｎＰクラッド層
６０３、７０３、８０３    ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層
６０４、７０４、８０４    アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層
６０５、７０５、８０５    ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層
６０６、７０６、８０６    ｐ−ＩｎＰクラッド層
６０８、７０８、８０８    メサストライプ
６０９、７０９、８０９    ｐ−ＩｎＰ電子トラップ層
６１０、７１０、８１０    Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層
６１１、７１１、８１１    ｎ−ＩｎＰホールトラップ層
６１２、７１２、８１２    ｐ−ＩｎＰクラッド層
６１３、７１３、８１３    ｐ−ＩｎＰオーバークラッド層
６１４、７１４、８１４    ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層
６１５、７１５、８１５    ｐ＋−ＩｎＧａＡｓコンタクト層
６１８、６１９、７１８、７１９、８１８、８１９    Ｔｉ−Ｐｔ−Ａｕ電極
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施の形態は、ダブルヘテロ構造を有する埋め込み形の半導体素子に対して本発明を適用した場合の実施形態である。【００２８】
［第１実施形態］
本発明の第１実施形態について図を参照して説明する。【００２９】
初めに、第１実施形態の半導体素子の構造について説明する。【００３０】
図１Ａおよび図１Ｂは、第１実施形態の半導体素子の構造を示す断面図である。図１Ａは基板面に対して垂直方向の断面図であり、図１Ｂは基板面に対して水平方向の断面図である。【００３１】
図１Ａに示すように、第１実施形態の半導体素子は、面方位（００１）の半導体基板２０１上に、第１の導電性を有する下部光閉じ込め層２０２、アンドープコア層２０３、第２の導電性を有する上部光閉じ込め層２０４、第２の導電性を有するクラッド層２０５、および第２の導電性を有するコンタクト層２０６が順に積層されたメサストライプ２０８を有する構成である。アンドープコア層２０３が活性層の一例であり、メサストライプ２０８が積層体の一例である。第２の導電性を有するコンタクト層２０６は、電極２１１と第２の導電性を有するクラッド層２０５との接触抵抗を下げるために設けられている。【００３２】
このメサストライプ２０８の側壁には、図１Ｂに示すように、（０１０）面に平行な面と（１００）面に平行な面とが交互に繰り返された周期構造を有する回析格子が形成されている。そして、メサストライプ２０８の側壁は、電流ブロック性能を有する埋め込み層２０９で埋め込まれ、この埋め込み層２０９の上面は絶縁膜２１０により覆われている。また、半導体素子の上面および下面のそれぞれには、アンドープコア層２０３にキャリア注入または電界印加するための電極２１１および電極２１２のそれぞれが形成されている。なお、半導体基板２０１は、第１の導電性を有するクラッド層をも兼ねている。【００３３】
次に、本発明の半導体素子の効果を従来の場合と比較して説明する。ここでは、説明のために、積層体のパターンの長手方向に垂直な方向である幅方向の側面が単純な平面形状の場合としている。【００３４】
図２Ａは本発明の一構成例の半導体素子と従来の半導体素子とについての積層体の側面の方位の違いを示す平面図である。図２Ｂは従来の積層体を埋め込み成長させた場合の断面であり、図２Ａの線分ＡＡ’で切った部分の断面図である。図２Ｃは本発明の一構成例の積層体を埋め込み成長させた場合の断面であり、図２Ａの線分ＢＢ’または線分ＣＣ’で切った部分の断面図である。【００３５】
図２Ａに示すように、面方位を（００１）面とする半導体基板１０１上に積層体を形成する場合、従来の積層体１１１であれば、積層体の側面が（１１０）面または（１−１０）面に平行になるようにして積層体を形成していた。そのため、積層体１１１上に成長阻止マスク１１２を形成して埋め込み成長させた際には、図２Ｂに示すように、埋め込み成長層１１３が［００１］方向に成長するとともに、積層体１１１の側面に垂直な方向にも異常成長してしまい、このことが、埋め込み成長が完了した半導体基板表面の平坦性を損ねる要因となる。【００３６】
一方、本発明の一構成例の半導体素子の積層体１２１では、図２Ａに示すように、積層体の側面が（０１０）面または（１００）面に平行になるようにして積層体を形成する。そのため、積層体１２１上に成長阻止マスク１２１を形成して埋め込み成長させると、図２Ｃに示すように、積層体近傍の異常成長が抑制される。その結果、埋め込み層の表面が半導体基板に対して平行を保ったまま埋め込み成長させることが可能となり、埋め込み成長完了後の基板表面の凹凸も最小限に抑えることができる。【００３７】
なお、図２Ａに示すように、積層体１１１のパターンの長手方向の軸は［１１０］軸であり、本発明の一構成例の積層体１２１のパターンの長手方向の軸は［０１０］軸または［１００］軸である。【００３８】
次に、第１実施形態の半導体素子の製造方法について説明する。【００３９】
図３Ａから図３Ｃは、第１実施形態の半導体素子の製造工程を示す断面図である。図３Ａは第１の結晶成長までが完了した時点の図であり、図３Ｂはこれをエッチングによりストライプ加工した時点の図であり、図３Ｃはこれを埋め込み成長まで完了した時点の図である。【００４０】
先ず、図３Ａに示すように、有機金属気相成長法（ＭＯＶＰＥ）等を用いた第１の結晶成長によって、光閉じ込め層２０２、アンドープコア層２０３、光閉じ込め層２０４、クラッド層２０５、およびコンタクト層２０６を順に連続成長させてメサストライプ２０８を形成する。【００４１】
そして、電子ビーム露光と反応性イオンエッチング（ＲＩＥ）等のリソグラフィ技術を用いて図に示さないマスクのパターンをマスク２０７に転写した後、垂直性・平滑性・損傷抑制に優れる２周波ＲＦ励起誘導結合プラズマ型反応イオンエッチング（ＩＣＰ−ＲＩＥ）等のエッチングを行って、（０１０）面に平行な面と（１００）面に平行な面とが交互に繰り返された回析格子を、メサストライプ２０８の両側壁に形成する（図３Ｂ）。【００４２】
その後、図３Ｃに示すように、ＭＯＶＰＥ等を用いた第２の結晶成長によって、埋め込み層２０９を形成する。【００４３】
なお、実際の埋め込み成長工程では、半導体基板２０１の上面とメサストライプ２０８側面のそれぞれの結晶面方位の相対関係をたとえ上記のように規定したとしても、埋め込み層２０９自体は基板の上面に垂直な方向へ成長すると同時に、メサストライプ２０８側面全体にも薄くではあるが形成されてしまう。この側面成長層は、注入されたキャリアが漏れる経路として、あるいは活性層へのキャリア注入自体を阻害する要因として振舞う可能性があり、素子特性や信頼性の観点からは好ましくない。特に、埋め込み成長層が多層構造の場合、この側面成長自体も必然的に埋め込み成長層の構成を反映した多層構造となるため、その振る舞いが複雑になり結果としてＬＤ発振特性への影響を正確に見積もることも難しくなる。【００４４】
こうした懸念を事前に取り除く、すなわち側面成長層を埋め込み成長中に何らかの手段で取り除くことができれば、平坦な埋め込み成長の利点を最大限活かしたまま電流漏れやキャリア注入阻害の原因を排することが可能となり、極めて有用である。その手段としては、多層構造を成す埋め込み成長層の各層間界面において結晶成長装置の反応管内に適切な量のエッチングガスを導入し、メサストライプ２０８側面全体に薄く形成された埋め込み成長層を「その場（ｉｎ−ｓｉｔｕ）エッチング」を行って取り除く方法がもっとも実用的である。【００４５】
その際には、メサストライプ２０８側面方向のエッチング速度と半導体基板２０１の積層方向のエッチング速度の比が大きいほどエッチング量の制御性を高める上で有利であるが、半導体基板２０１およびメサストライプ２０８側面それぞれの結晶面方位の相対関係を上記のように規定した場合はエッチング条件を適切に選ぶことによって後者に対して前者の速度を２倍以上は確保できる。このことから、半導体基板２０１に対して垂直方向に積層する多層構造は保持したまま不要な側面成長層のみを埋め込み成長中に効果的に除去することは十分可能である。【００４６】
また、ｉｎ−ｓｉｔｕエッチングされたこのメサストライプ２０８側面は結晶成長を行う上で理想的な清浄面かつ平滑性にも優れることから、埋め込み成長前処理の一部も兼ねると同時にメサストライプ２０８を伝搬する信号光の散乱損失低減にも少なからず寄与すると期待される。こうした処理のエッチングガスとして、例えば、ＣＢｒ４（テトラブロモメタン（tetrabromomethane））やＴＢＣｌ（ターシャルブチルクロライド（tertiarybutylchloride））、ＢＤＭＡＰＣｌ（ビス-デメチルアミノ-フォスファインクロライド（Bis（demethylamino）phosphine  chloride））といった気相成長用の代表的なハロゲン系化合物を流用できる。【００４７】
こうして、埋め込み層２０９を形成した後、マスク２０７を除去し、上面に絶縁膜２１０を形成する。そして、電極２１１および電極２１２を形成すると、図１Ａおよび図１Ｂに示した半導体素子が完成する。【００４８】
ここで、本実施形態の半導体素子の製造工程および構造を斜視図を用いて説明する。【００４９】
図４Ａは、半導体基板上に光導波路構造を全面成長させた後の構造を示す斜視図であり、図４Ｂは図４Ａに示した構造をメサストライプ状に加工した後の構造を示す斜視図であり、図４Ｃは図４Ｂに対して埋め込み成長まで完了した構造を示す斜視図である。【００５０】
先ず、面方位を（００１）面とする半導体基板１３１上に、第１の導電性を有するクラッド層１３２、活性層１３３、第２の導電性を有するクラッド層１３４、ヘテロ障壁緩和層１３５およびコンタクト層１３６を結晶成長させ、光導波路構造を形成する（図４Ａ）。これらの膜を積層した構造が、本発明の多層体に相当する。【００５１】
積層体のパターンを形成するためのマスクを多層体の上に形成し、エッチングにより、図４Ｂに示すように、光導波路の側面を、面方位の（０１０）面と（１００）面とが交互に繰り返されるようにメサストライプ状に加工する。その後、埋め込み層１５１等を埋め込み成長させて、図４Ｃに示すような半導体素子が完成する。【００５２】
積層体のパターンを形成するためのマスクは、積層体のパターンに対応して、パターンの長手方向に交差する方向である幅方向の辺に、面方位の（０１０）面と（１００）面とが交互に繰り返された形状を有している。【００５３】
なお、図４Ｂにおいては、積層体側面の全体を（０１０）面と（１００）面との繰り返し構造としているが、その一部を繰り返し構造とするようにしてもよい。【００５４】
このように、積層体側面の一部を、（０１０）面と（１００）面との繰り返し構造を有するように形成したので、これを電流ブロックと光閉じ込めを兼ねる埋め込み層で埋め込み成長することにより、埋め込み成長完了後の基板表面の凹凸を最小限に抑えつつ、単一軸モード発振動作に必要な回折格子を実現することができる。【００５５】
また、図４Ｂに示すように、積層体のパターンの長手方向の中心線を通る、半導体基板１３１の（００１）面に対して垂直な面に対して、積層体の両側面の形状が面対称であることが望ましい。このような構成にするのは、光の伝播方向に対して光の伝播特性が左右対称となり、光のモードにとって好ましいからである。【００５６】
次に、第１実施形態の半導体素子の動作について図１Ａを参照して説明する。【００５７】
電極２１１をプラス電極とし、電極２１２をマイナス電極として、この半導体素子に電流を流すと、光閉じ込め層２０４からアンドープコア層２０３に正孔が注入され、光閉じ込め層２０２からアンドープコア層２０３に電子が注入される。これら正孔および電子がアンドープコア２０３内で結合することにより発光する。そして、メサストライプ２０８の側壁の回析格子の周期およびメサストライプ２０８の実効屈折率により定められる特定の波長の光が増幅され端一軸モードで発振する。【００５８】
以上説明したように、本実施形態によれば、アンドープコア層２０３の側面は、（０１０）面または（１００）面の少なくともいずれか一方に平行となるように形成されているので、第２の結晶成長による埋め込み層２０９の成長は、その表面が半導体基板２０１表面にほぼ平行かつ平坦な形状を保ったまま進行するという効果がある。その結果、埋め込み成長が完了した半導体素子表面も、メサストライプ２０８近傍の異常成長を反映する凹凸が抑えられた、電極プロセス工程において実用上支障の無い程度に平坦となる利点がある。【００５９】
なお、実際の埋め込み成長層は電子捕獲と正孔捕獲の働きをそれぞれ別の層で受け持つ多層構造をとるのが一般的であるが、その場合にも適用することができることは無論である。【００６０】
また、本実施形態によれば、メサストライプ２０８側面を（０１０）面に平行な面と（１００）面に平行な面とが交互に繰り返された周期構造となるように形成した。そのため、この周期構造に対して電流ブロックと光閉じ込めを兼ねる埋め込み層２０９で埋め込み成長することにより、単一軸モード発振動作に必要な回折格子を実現することができる。これにより、発振特性改善に有利な埋め込みヘテロ構造の単一軸モード発振ＬＤを最短２回の結晶成長で実現できる利点がある。【００６１】
そして、側面回折格子構造を採ることにより、活性層とこれにキャリア注入するために必要な半導体層すべてを平坦な半導体基板に連続成長できる。これにより、従来の下回折格子型や上回折格子型の素子において懸念される活性層の結晶性劣化やキャリア注入阻害といった結晶成長工程に起因した課題を構造上において排除することができる。【００６２】
更に、本実施形態においては、メサストライプ２０８のパターンの長手方向の軸（以下では、「長手方向軸」と称する）を［１１０］軸に平行としたが、［１−１０］軸に平行にした場合であっても、その側面の回析格子は（０１０）面に平行な面と（１００）面に平行な面とが交互に繰り返された周期構造となる。そのため、メサストライプ２０８の長手方向軸を［１１０］軸に平行にした場合の半導体素子と［１−１０］軸に平行した場合の半導体素子とが幾何学的にも結晶学的にも互いに等価になる。つまり、９０度ずらして配置された２つの素子が同一である、という副次的な効果が生まれる。これは、活性層ストライプの長手方向軸を常に特定の一方向に定めざるを得なかった従来の化合物光半導体素子の製造プロセスの常識を打ち破り、特に光集積素子を作る際には素子レイアウトの自由度を上げられる点で有利である。【００６３】
［実施例１］
次に、第１実施形態の半導体素子をＤＦＢ−ＬＤにて検証した場合の実施例について、図５Ａ、図５Ｂおよび図６Ａから図６Ｃを用いて説明する。【００６４】
初めに、実施例１のＤＦＢ−ＬＤの構造について説明する。【００６５】
図５Ａおよび図５Ｂは、実施例１のＤＦＢ−ＬＤの構造を示す断面図である。図５Ａは基板面に対して垂直方向の断面図であり、図５Ｂは基板面に対して水平方向の断面図である。【００６６】
図５Ａに示すように、実施例１のＤＦＢ−ＬＤは、面方位（００１）のｎ−ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層３０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層３０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層３０５、ｐ−ＩｎＰクラッド層３０６、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３０７、およびｐ＋−ＩｎＧａＡｓコンタクト層３０８が順に積層されたメサストライプ３１０を有する構成である。【００６７】
面方位（００１）のｎ−ＩｎＰ基板３０１は基板の一例であり、ｎ−ＩｎＰクラッド層３０２は第１の導電性を有するクラッド層の一例であり、ｐ−ＩｎＰクラッド層３０６は第２の導電性を有するクラッド層の一例であり、メサストライプ３１０は積層体の一例である。【００６８】
本実施例では、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層３０３の波長組成は１２５０ｎｍであり、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層３０４の遷移波長は１５６０ｎｍであり、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層３０５の波長組成は１２５０ｎｍであり、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３０７の波長組成は１４００ｎｍである。【００６９】
このメサストライプ３１０の側壁には、図５Ｂに示すように、方位（１１０）に沿って１２０ｎｍ毎に、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された、周期２４０ｎｍの回析格子が形成されている。この側面の凹凸を平均化した実効ストライプ幅は１．３μｍである。【００７０】
そして、メサストライプ３１０の両側面を埋め込む埋め込み層は、ｐ−ＩｎＰ電子トラップ層３１１、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層３１２、ｎ−ＩｎＰホールトラップ層３１３、ｐ−ＩｎＰクラッド層３１４、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３１５、およびｐ＋−ＩｎＧａＡｓコンタクト層３１６が積層されることにより形成されている。【００７１】
埋め込み層の一部に半絶縁性半導体を設けることで、レーザの漏れを抑制するだけでなく、寄生容量が他の絶縁性膜よりも小さく、変調動作がより高速になる。また、Ｒｕ（ルテニウム）は、各種ドープ材のうち、常温では結晶成長に用いる水素ガスで分解せず安定で、また結晶成長温度でもＺｎ（亜鉛）との相互固相拡散が小さい理想的なドーパントである。そのため、ルテニウムを半絶縁性半導体のドープ材に用いることで、製造工程の温度のばらつきに対しても絶縁特性の安定した半絶縁性半導体を形成することが可能となる。【００７２】
更に、メサストライプ３１０の両脇には、素子容量低減および隣接チャンネル間の電気的分離のための分離溝３１７が設けられている。そして、この分離溝３１７を覆うようにしてＳｉＯ２膜３１８が形成されている。また、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層３０４にキャリア注入するためのＴｉ−Ｐｔ−Ａｕ電極３１９および３２０が形成されている。【００７３】
なお、共振器長は２５０μｍであり、前端面には低反射膜が、また高端面には高反射膜がそれぞれ施されており（いずれも図示せず）、κＬ積は１．２である。【００７４】
次に、実施例１のＤＦＢ−ＬＤの製造方法について説明する。【００７５】
図６Ａから図６Ｃは、実施例１のＤＦＢ−ＬＤの製造工程を示す断面図である。図６Ａは第１の結晶成長までが完了した時点の図であり、図６Ｂはこれをエッチングによりストライプ加工した時点の図であり、図６Ｃはこれを埋め込み成長まで完了した時点の図である。【００７６】
先ず、ＭＯＶＰＥを用いた第１回目の結晶成長により、ｎ−ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層３０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層３０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層３０５、ｐ−ＩｎＰクラッド層３０６、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３０７、およびｐ＋−ＩｎＧａＡｓコンタクト層３０８を順に連続成長させてメサストライプ３１０を形成する。【００７７】
そして、エッチング阻止マスク３０９としてのＳｉＯ２膜を電子ビーム露光とＲＩＥを用いて高精度にパターン転写する（図６Ａ）。続いて、図６Ｂに示すように、ＩＣＰ−ＲＩＥにより、上記回析格子を高精度に加工形成する。【００７８】
その後、ＭＯＶＰＥを用いた第２回目の結晶成長により、ｐ−ＩｎＰ電子トラップ層３１１、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層３１２、ｎ−ＩｎＰホールトラップ層３１３、ｐ−ＩｎＰクラッド層３１４、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３１５、およびｐ＋−ＩｎＧａＡｓコンタクト層３１６を順に連続成長させて埋め込み層を形成する（図６Ｃ）。【００７９】
なお、埋め込み成長を行う際にメサストライプ３１０側面に薄く成長してしまう不要な埋め込み層を次のようにして取り除く。不要な埋め込み層が形成されるか否かの、各層の境界面に達した時点でIII族原料の供給を止めて埋め込み成長を一旦中断する。そして、Ｖ族原料ガスにハロゲン系化合物であるＢＤＭＡＰＣｌを添加してｉｎ−ｓｉｔｕエッチングすることにより、この時点で形成されている不要な埋め込み層を除去する。その後、III族原料の供給を再開して、直上の層を成長する。これらの一連の作業を繰り返す手法を用いることで、不要な埋め込み層が取り除かれている。【００８０】
この技術を用いることにより、第１の結晶成長で形成されたｐ−ＩｎＰクラッド層３０６、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３０７、およびｐ＋−ＩｎＧａＡｓコンタクト層３０８のそれぞれと、第２の結晶成長で形成されたｐ−ＩｎＰクラッド層３１４、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層３１５、およびｐ＋−ＩｎＧａＡｓコンタクト層３１６のそれぞれは、隣り合うレイヤー同士が継ぎ目なく接した構造になる。積層体のコンタクト層と埋め込み層のコンタクト層とがその間に不要な埋め込み層を介することなく接触することで、接触抵抗が大きくなるのを防げる。これらの隣り合うレイヤー同士が低抵抗で接触することで、活性層へのキャリア注入が阻害されるのを防止し、素子特性および信頼性が向上する。【００８１】
また、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層３１２は、その原料として、ビス・エチル・シクロペンタジエニル・ルテニウム（（ＥｔＣｐ）２Ｒｕ）が用いられている。ルテニウムの原料に（（ＥｔＣｐ）２Ｒｕ）を用いるのは、他の原料に比べて、経時劣化せず、ドーピング処理以外では反応を起こしにくい安定な材料だからである。【００８２】
そして、マスク３０９を除去した後、メサストライプ３１０の両脇の埋め込み層が貫通するまでエッチングすることにより分離溝３１７を設ける。続いて、上面にＳｉＯ２膜３１８を形成した後、メサストライプ３１０の上面部分を中心にＳｉＯ２膜３１８を除去する。その後、Ｔｉ−Ｐｔ−Ａｕ電極３１９，３２０を形成する。【００８３】
このようにして、図５Ａおよび図５Ｂに示したＦＤＢ−ＬＤが完成する。このＦＤＢ−ＬＤは、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層３０４にキャリア注入すると、２５℃にて閾値電流５ｍＡ、発振波長１５５０ｎｍで単一軸モード発振した。また、バイアス電流２０ｍＡ、変調電流振幅３０ｍＡｐ−ｐにて良好な１０Ｇｂ／ｓのＮＲＺ変調特性を示した。【００８４】
［実施例２］
次に、第１実施形態の半導体素子を半導体光フィルタにて検証した場合の実施例について、図７Ａ、図７Ｂおよび図８Ａから図８Ｃを用いて説明する。【００８５】
図７Ａおよび図７Ｂは、実施例２の半導体光フィルタの構造を示す断面図である。図７Ａは基板面に対して垂直方向の断面図であり、図７Ｂは基板面に対して水平方向の断面図である。【００８６】
図７Ａに示すように、実施例２のＤＦＢ−ＬＤは、面方位（００１）のｎ−ＩｎＰ基板４０１上に、ｎ−ＩｎＰクラッド層４０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層４０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層４０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層４０５、ｐ−ＩｎＰクラッド層４０６、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層４０７、およびｐ＋−ＩｎＧａＡｓコンタクト層４０８が順に積層されたメサストライプ４１０を有する構成である。【００８７】
面方位（００１）のｎ−ＩｎＰ基板４０１は基板の一例であり、ｎ−ＩｎＰクラッド層４０２は第１の導電性を有するクラッド層の一例であり、ｐ−ＩｎＰクラッド層４０６は第２の導電性を有するクラッド層の一例であり、メサストライプ４１０は積層体の一例である。【００８８】
本実施例では、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層４０３の波長組成は１２００ｎｍであり、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層４０４の遷移波長は１３５０ｎｍであり、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層４０５の波長組成は１２００ｎｍであり、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層４０７の波長組成は１４００ｎｍである。【００８９】
このメサストライプ４１０の側壁には、図７Ｂに示すように、面方位（１１０）に沿って１２０ｎｍ毎に、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された、周期２４０ｎｍの回析格子が形成されている。この側面の凹凸を平均化した実効ストライプ幅は１．３μｍである。【００９０】
そして、メサストライプ４１０の両側面を埋め込む埋め込み層は、ｐ−ＩｎＰ電子トラップ層４１１、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層４１２、ｎ−ＩｎＰホールトラップ層４１３、ｐ−ＩｎＰクラッド層４１４、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層４１５、およびｐ＋−ＩｎＧａＡｓコンタクト層４１６が積層されることにより形成されている。【００９１】
更に、メサストライプ４１０の両脇には、素子容量低減および隣接チャンネル間の電気的分離のための分離溝４１７が設けられている。そして、この分離溝４１７を覆うようにしてＳｉＯ２膜４１８が形成されている。また、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層４０４にキャリア注入するためのＴｉ−Ｐｔ−Ａｕ電極４１９および４２０が形成されている。【００９２】
なお、共振器長は３００μｍであり、前後端面には低反射膜が施されている（図示せず）。【００９３】
図８Ａから図８Ｃは、実施例２の半導体光フィルタの製造工程を示す断面図である。図８Ａは第１の結晶成長までが完了した時点の図であり、図８Ｂはこれをエッチングによりストライプ加工した時点の図であり、図８Ｃはこれを埋め込み成長まで完了した時点の図である。なお、実施例２の半導体光フィルタの製造方法は、上記実施例１と同様であるので、詳細な説明は省略する。【００９４】
本実施例の半導体光フィルタは、注入電流０ｍＡにて中心波長１５５０ｎｍの信号光の通過を阻止し、そのストップバンド幅は２ｎｍであった。また、注入電流１０ｍＡの電流を注入すると、中心波長は−１ｎｍシフトした。
［第２実施形態］
本発明の第２実施形態について、図９Ａ、図９Ｂおよび図１０Ａから図１０Ｃを用いて説明する。【００９５】
初めに、第２実施形態の半導体素子の構造について説明する。【００９６】
図９Ａおよび図９Ｂは、第２実施形態の半導体素子の構造を示す断面図である。図９Ａは垂直方向の断面図であり、図９Ｂは水平方向の断面図である。【００９７】
図９Ａに示すように、第２実施形態の半導体素子は、面方位（００１）の半導体基板５０１上に、第１の導電性を有する光閉じ込め層５０２、アンドープコア層５０３、第２の導電性を有する上部光閉じ込め層５０４、および第２の導電性を有するクラッド層５０５が順に積層されたメサストライプ５０７を有する構成である。アンドープコア層５０３は活性層の一例であり、メサストライプ５０７は積層体の一例である。【００９８】
このメサストライプ５０７の側壁には、図９Ｂに示すように、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された周期構造を有する回析格子が形成されている。そして、メサストライプ５０７の側壁は、電流ブロック性能を有する埋め込み層５０８で埋め込まれている。更に、メサストライプ５０７および埋め込み層５０８の上面に、第２の導電性を有する埋め込みクラッド層５０９およびコンタクト層５１０が積層され、その上面は絶縁膜５１１により覆われている。また、半導体素子の上面および下面のそれぞれには、アンドープコア層５０３にキャリア注入または電界印加するための電極５１２および５１３のそれぞれが形成されている。なお、半導体基板５０１は、第１の導電性を有するクラッド層をも兼ねている。【００９９】
第２の導電性を有する埋め込みクラッド層５０９は、メサストライプ５０７および埋め込み層５０８とこれらの上層のコンタクト層５１０との接触抵抗を低減するためのコンタクト層としての役目を果たす。【０１００】
次に、第２実施形態の半導体素子の製造方法について説明する。【０１０１】
図１０Ａから図１０Ｃは、第２実施形態の半導体素子の製造工程を示す断面図である。図１０Ａは第１の結晶成長までが完了した時点の図であり、図１０Ｂはこれをエッチングによりストライプ加工した時点の図であり、図１０Ｃはこれを埋め込み成長まで完了した時点の図である。【０１０２】
先ず、図１０Ａに示すように、ＭＯＶＰＥ等を用いた第１の結晶成長によって、半導体基板５０１上に、光閉じ込め層５０２、アンドープコア層５０３、光閉じ込め層５０４、およびクラッド層５０５を順に連続成長させてメサストライプ５０７を形成する。【０１０３】
そして、電子ビーム露光と反応性イオンエッチング（ＲＩＥ）等のリソグラフィ技術を用いて図に示さないマスクのパターンをマスク５０６に転写した後、ＩＣＰ−ＲＩＥ等により、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された回析格子を、メサストライプ５０７の両側壁に形成する（図１０Ｂ）。【０１０４】
その後、図１０Ｃに示すように、ＭＯＶＰＥ等を用いた第２の結晶成長によって、埋め込み層５０８を成長させる。なお、実際の埋め込み成長工程において形成される側面成長層は、第１実施形態の場合と同様にして除去する。【０１０５】
そして、マスク５０６を除去した後、ＭＯＶＰＥ等を用いた第３の結晶成長によって、埋め込みクラッド層５０９、およびコンタクト層５１０を順に連続成長させ、その上面に絶縁膜５１１を形成する。そして、電極５１２および電極５１３を形成すると、図９Ａおよび図９Ｂに示した半導体素子が完成する。【０１０６】
次に、第２実施形態の半導体素子の動作について図９Ａを参照して説明する。【０１０７】
電極５１２をプラス電極とし、電極５１３をマイナス電極として、この半導体素子に電流を流すと、光閉じ込め層５０４からアンドープコア層５０３に正孔が注入され、光閉じ込め層５０２からアンドープコア層５０３に電子が注入される。これら正孔および電子がアンドープコア層５０３内で結合することにより発光する。そして、メサストライプ５０７の側壁の回析格子の周期およびメサストライプ５０７の屈折率により定められる特定の波長の光が増幅され端一軸モードで発振する。【０１０８】
以上説明したように、本実施形態によっても、第１実施形態の場合と同様の効果を得ることができる。【０１０９】
なお、本実施形態においては、結晶成長回数が１回多くなる分だけ製造コストは増加する。しかし、メサストライプ５０７加工の際にエッチング深さを浅くできることからエッチング阻止マスク５０６の膜減りが抑制され、その結果としてメサストライプ５０７の加工精度劣化が最小限に抑えられる。このことは、発振波長など素子構造の絶対寸法精度に敏感な性能を高精度かつ高歩留りで実現する上で有利であり、更に、製造プロセス諸条件のトレランス緩和にも繋がる。従って、実効的な歩留り向上やコスト低減に少なからず寄与すると期待される。【０１１０】
［実施例３］
次に、第２実施形態の半導体素子をＤＦＢ−ＬＤにて検証した場合の実施例について、図１１Ａ、図１１Ｂおよび図１２Ａから図１２Ｃを用いて説明する。【０１１１】
初めに、実施例３のＤＦＢ−ＬＤの構造について説明する。【０１１２】
図１１Ａおよび図１１Ｂは、実施例３のＤＦＢ−ＬＤの構造を示す断面図である。図１１Ａは基板面に対して垂直方向の断面図であり、図１１Ｂは基板面に対して水平方向の断面図である。【０１１３】
図１１Ａに示すように、実施例３のＤＦＢ−ＬＤは、面方位（００１）のｎ−ＩｎＰ基板６０１上に、ｎ−ＩｎＰクラッド層６０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層６０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層６０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層６０５、およびｐ−ＩｎＰクラッド層６０６が順に積層されたメサストライプ６０８を有する構成である。【０１１４】
面方位（００１）のｎ−ＩｎＰ基板６０１は基板の一例であり、ｎ−ＩｎＰクラッド層６０２は第１の導電性を有するクラッド層の一例であり、ｐ−ＩｎＰクラッド層６０６は第２の導電性を有するクラッド層の一例であり、メサストライプ６０８は積層体の一例である。【０１１５】
本実施例では、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層６０３の波長組成は１２５０ｎｍであり、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層６０４の遷移波長は１５６０ｎｍであり、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層６０５の波長組成は１２５０ｎｍである。【０１１６】
このメサストライプ６０８の側壁には、図１１Ｂに示すように、方位（１１０）に沿って１２０ｎｍ毎に、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された、周期２４０ｎｍの回析格子が形成されている。この側面の凹凸を平均化した実効ストライプ幅は１．３μｍである。【０１１７】
そして、メサストライプ６０８の両側面を埋め込む埋め込み層は、ｐ−ＩｎＰ電子トラップ層６０９、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層６１０、ｎ−ＩｎＰホールトラップ層６１１、およびｐ−ＩｎＰクラッド層６１２が積層されることにより形成されている。【０１１８】
そして、メサストライプ６０８および埋め込み層の上に、第２の導電性を有する埋め込みクラッド層の一例であるｐ−ＩｎＰオーバークラッド層６１３と、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層６１４と、ｐ＋−ＩｎＧａＡｓコンタクト層６１５とが積層されている。【０１１９】
更に、メサストライプ６０８の両脇には、素子容量低減および隣接チャンネル間の電気的分離のための分離溝６１６が設けられている。そして、この分離溝６１６を覆うようにしてＳｉＯ２膜６１７が形成されている。また、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層６０４にキャリア注入するためのＴｉ−Ｐｔ−Ａｕ電極６１８，６１９が形成されている。【０１２０】
なお、共振器長は２５０μｍであり、前端面には低反射膜が、また高端面には高反射膜がそれぞれ施されており（いずれも図示せず）、κＬ積は１．２である。【０１２１】
次に、実施例２のＤＦＢ−ＬＤの製造方法について説明する。【０１２２】
図１２Ａから図１２Ｃは、実施例２のＤＦＢ−ＬＤの製造工程を示す断面図である。図１２Ａは第１の結晶成長までが完了した時点の図であり、図１２Ｂはこれをエッチングによりストライプ加工した時点の図であり、図１２Ｃはこれを埋め込み成長まで完了した時点の図である。【０１２３】
先ず、ＭＯＶＰＥを用いた第１回目の結晶成長により、ｎ−ＩｎＰ基板６０１上に、ｎ−ＩｎＰクラッド層６０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層６０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層６０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層６０５、およびｐ−ＩｎＰクラッド層６０６を順に連続成長させてメサストライプ６０８を形成する。【０１２４】
そして、エッチング阻止マスク６０７としてのＳｉＯ２膜を電子ビーム露光とＲＩＥを用いて高精度にパターン転写する（図１２Ａ）。続いて、図１２Ｂに示すように、ＩＣＰ−ＲＩＥにより、上記回析格子を高精度に加工形成する。【０１２５】
その後、ＭＯＶＰＥを用いた第２回目の結晶成長により、ｐ−ＩｎＰ電子トラップ層６０９、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層６１０、ｎ−ＩｎＰホールトラップ層６１１、およびｐ−ＩｎＰクラッド層６１２を順に連続成長させて埋め込み層を形成する（図１２Ｃ）。なお、埋め込み成長を行う際にメサストライプ３１０側面に薄く成長してしまう不要な埋め込み層は、実施例１の場合と同様の方法により除去する。【０１２６】
そして、マスク６０７を除去した後、ＭＯＶＰＥを用いた第３回目の結晶成長により、ｐ−ＩｎＰオーバークラッド層６１３、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層６１４、ｐ＋−ＩｎＧａＡｓコンタクト層６１５を順に連続成長させる。【０１２７】
その後、メサストライプ６０８の両脇の埋め込み層が貫通するまでエッチングすることにより分離溝６１６を設ける。続いて、上面にＳｉＯ２膜６１７を形成した後、メサストライプ６０８の上面部分を中心にＳｉＯ２膜６１７を除去する。その後、Ｔｉ−Ｐｔ−Ａｕ電極６１８，６１９を形成する。【０１２８】
このようにして、図１１Ａおよび図１１Ｂに示したＦＤＢ−ＬＤが完成する。このＦＤＢ−ＬＤは、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層６０４にキャリア注入すると、２５℃にて閾値電流５ｍＡ、発振波長１５５０ｎｍで単一軸モード発振した。また、バイアス電流２０ｍＡ、変調電流振幅３０ｍＡｐ−ｐにて良好な１０Ｇｂ／ｓのＮＲＺ変調特性を示した。【０１２９】
［実施例４］
次に、第２実施形態の半導体素子を半導体光フィルタにて検証した場合の実施例について、図１３Ａ、図１３Ｂおよび図１４Ａから図１４Ｃを用いて説明する。【０１３０】
初めに、実施例４の半導体光フィルタの構造について説明する。【０１３１】
図１３Ａおよび図１３Ｂは、実施例４の半導体光フィルタの構造を示す断面図である。図１３Ａは基板面に対して垂直方向の断面図であり、図１３Ｂは基板面に対して水平方向の断面図である。【０１３２】
図１３Ａに示すように、実施例４の半導体光フィルタは、面方位（００１）のｎ−ＩｎＰ基板７０１上に、ｎ−ＩｎＰクラッド層７０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層７０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層７０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層７０５、およびｐ−ＩｎＰクラッド層７０６が順に積層されたメサストライプ７０８を有する構成である。【０１３３】
面方位（００１）のｎ−ＩｎＰ基板７０１は基板の一例であり、ｎ−ＩｎＰクラッド層７０２は第１の導電性を有するクラッド層の一例であり、ｐ−ＩｎＰクラッド層７０６は第２の導電性を有するクラッド層の一例であり、メサストライプ７０８は積層体の一例である。【０１３４】
本実施例では、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層７０３の波長組成は１２００ｎｍであり、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層７０４の遷移波長は１３５０ｎｍであり、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層７０５の波長組成は１２００ｎｍである。【０１３５】
このメサストライプ７０８の側壁には、図１３Ｂに示すように、方位（１１０）に沿って１２０ｎｍ毎に、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された、周期２４０ｎｍの回析格子が形成されている。この側面の凹凸を平均化した実効ストライプ幅は１．３μｍである。【０１３６】
そして、メサストライプ７０８の両側面を埋め込む埋め込み層は、ｐ−ＩｎＰ電子トラップ層７０９、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層７１０、ｎ−ＩｎＰホールトラップ層７１１、およびｐ−ＩｎＰクラッド層７１２が積層されることにより形成されている。【０１３７】
そして、メサストライプ７０８および埋め込み層の上に、第２の導電性を有する埋め込みクラッド層の一例であるｐ−ＩｎＰオーバークラッド層７１３と、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層７１４と、ｐ＋−ＩｎＧａＡｓコンタクト層７１５とが積層されている。【０１３８】
更に、メサストライプ７０８の両脇には、素子容量低減および隣接チャンネル間の電気的分離のための分離溝７１６が設けられている。そして、この分離溝７１６を覆うようにしてＳｉＯ２膜７１７が形成されている。また、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層７０４にキャリア注入するためのＴｉ−Ｐｔ−Ａｕ電極７１８および７１９が形成されている。【０１３９】
なお、共振器長は２５０μｍであり、前後端面には低反射膜が施されている（図示せず）。【０１４０】
図１４Ａから図１４Ｃは、実施例４の半導体光フィルタの製造工程を示す断面図である。図１４Ａは第１の結晶成長までが完了した時点の図であり、図１４Ｂはこれをエッチングによりストライプ加工した時点の図であり、図１４Ｃはこれを埋め込み成長まで完了した時点の図である。なお、実施例４の半導体光フィルタの製造方法は、上記実施例３の場合と同様であるので、詳細な説明は省略する。【０１４１】
本実施例の半導体光フィルタは、注入電流０ｍＡにて中心波長１５５０ｎｍの信号光の通過を阻止し、そのストップバンド幅は２ｎｍであった。また、注入電流１０ｍＡの電流を注入すると、中心波長は−１ｎｍシフトした。【０１４２】
［実施例５］
次に、第２実施形態の半導体素子を半導体光フィルタにて検証した場合の他の実施例について、図１５Ａ、図１５Ｂおよび図１６Ａから図１６Ｄを用いて説明する。【０１４３】
初めに、実施例５の半導体光フィルタの構造について説明する。【０１４４】
図１５Ａおよび図１５Ｂは、実施例５の半導体光フィルタの構造を示す断面図である。図１５Ａは基板面に対して垂直方向の断面図であり、図１５Ｂは基板面に対して水平方向の断面図である。【０１４５】
図１５Ａに示すように、実施例５の半導体光フィルタは、２つのメサストライプ８０８を有する構成である。それぞれのメサストライプ８０８は、面方位（００１）のｎ−ＩｎＰ基板８０１上に、ｎ−ＩｎＰクラッド層８０２、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層８０３、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層８０４、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層８０５、およびｐ−ＩｎＰクラッド層８０６が積層されることにより形成されている。【０１４６】
メサストライプ８０８は積層体の一例であり、面方位（００１）のｎ−ＩｎＰ基板８０１は基板の一例であり、ｎ−ＩｎＰクラッド層８０２は第１の導電性を有するクラッド層の一例であり、ｐ−ＩｎＰクラッド層８０６は第２の導電性を有するクラッド層の一例である。【０１４７】
本実施例では、ｎ−ＩｎＧａＡｓＰ下部光閉じ込め層８０３の波長組成は１２００ｎｍであり、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層８０４の遷移波長は１３５０ｎｍであり、ｐ−ＩｎＧａＡｓＰ上部光閉じ込め層８０５の波長組成は１２００ｎｍである。【０１４８】
これらのメサストライプ８０８の側壁には、図１５Ｂに示すように、方位（１１０）に沿って１２０ｎｍ毎に、面方位（０１０）に平行な面と（１００）に平行な面とが交互に繰り返された、周期２４０ｎｍの回析格子が形成されている。この側面の凹凸を平均化した実効ストライプ幅は１．３μｍである。また、両メサストライプ８０８の中心軸間の距離は２．８μｍである。【０１４９】
そして、メサストライプ８０８の両側面を埋め込む埋め込み層は、ｐ−ＩｎＰ電子トラップ層８０９、Ｒｕドープ半絶縁性ＩｎＰ電流ブロック層８１０、ｎ−ＩｎＰホールトラップ層８１１、およびｐ−ＩｎＰクラッド層８１２が積層されることにより形成されている。【０１５０】
そして、メサストライプ８０８および埋め込み層の上に、第２の導電性を有する埋め込みクラッド層の一例であるｐ−ＩｎＰオーバークラッド層８１３と、ｐ−ＩｎＧａＡｓＰヘテロ障壁緩和層８１４と、ｐ＋−ＩｎＧａＡｓコンタクト層８１５とが積層されている。【０１５１】
更に、メサストライプ８０８の両脇には、素子容量低減および隣接チャンネル間の電気的分離のための分離溝８１６が設けられている。そして、この分離溝８１６を覆うようにしてＳｉＯ２膜８１７が形成されている。また、アンドープＩｎＧａＡｓＰ歪多重量子井戸活性層８０４にキャリア注入するためのＴｉ−Ｐｔ−Ａｕ電極８１８，８１９が形成されている。【０１５２】
なお、共振器長は２５０μｍであり、前後端面には低反射膜が施されている（図示せず）。【０１５３】
図１６Ａから図１６Ｄは、実施例５の半導体光フィルタの製造工程を示す断面図である。図１６Ａは第１の結晶成長までが完了した時点の図であり、図１６Ｂはこれをエッチングによりストライプ加工した時点の図であり、図１６Ｃはこれを埋め込み成長まで完了した時点の図であり、図１６Ｄは電極形成まで完了した時点の図である。なお、実施例５の半導体光フィルタの製造方法は、上記実施例４の場合と同様であるので、詳細な説明は省略する。【０１５４】
本実施例の半導体光フィルタは、注入電流０ｍＡにて中心波長１５５０ｎｍの信号光の通過を阻止し、通過を阻止された信号光は反対側の光導波路に逆方向結合する。そしてそのストップバンド幅は２ｎｍであった。また、注入電流１０ｍＡの電流を注入すると、中心波長は−１ｎｍシフトした。【０１５５】
なお、以上説明した各実施形態においては、埋め込み層の一部にルテニウムをドーピングした半絶縁性半導体を用いたが、例えば、鉄をドーピングした半絶縁性半導体を用いてもよい。【０１５６】
また、各実施例においては、本発明の半導体素子をＤＦＢ−ＬＤ、半導体光フィルタにて検証した例について説明したが、他の半導体素子に適用することも可能である。【０１５７】
例えば、本発明の特徴の１つである、半導体基板とメサストライプ側面それぞれの結晶面方位の相対関係を規定したことで初めて可能となる平坦埋め込み成長は、側面回折格子形成領域の活性層にキャリア注入して発光させるＤＦＢ−ＬＤのみならず、例えば、側面回折格子形成領域へはキャリア注入をしないかまたは注入しても屈折率変化を引き起こすだけで発光には至らない程度の波長可変ＤＢＲ−ＬＤ等を実現する際にも極めて有用である。【０１５８】
また、上述のような平坦埋め込みが可能であるという結晶成長上の利点は、特性上あるいは多素子とモノリシック光集積をする都合から埋め込みヘテロ構造を採用したいが、必ずしも回折格子を必要としない半導体光導波路素子、例えば、多モード干渉型光合分波器などの受動光素子、あるいは電界吸収型光変調器やマッハツェンダ型光変調器等の能動素子等を実現する際にも極めて有効である。【０１５９】
なお、本発明は上記実施形態に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【図１Ａ】
2007072807.tif 000003
【図１Ｂ】
2007072807.tif 000004
【図２Ａ】
2007072807.tif 000005
【図２Ｂ】
2007072807.tif 000006
【図２Ｃ】
2007072807.tif 000007
【図３Ａ】
2007072807.tif 000008
【図３Ｂ】
2007072807.tif 000009
【図３Ｃ】
2007072807.tif 000010
【図４Ａ】
2007072807.tif 000011
【図４Ｂ】
2007072807.tif 000012
【図４Ｃ】
2007072807.tif 000013
【図５Ａ】
2007072807.tif 000014
【図５Ｂ】
2007072807.tif 000015
【図６Ａ】
2007072807.tif 000016
【図６Ｂ】
2007072807.tif 000017
【図６Ｃ】
2007072807.tif 000018
【図７Ａ】
2007072807.tif 000019
【図７Ｂ】
2007072807.tif 000020
【図８Ａ】
2007072807.tif 000021
【図８Ｂ】
2007072807.tif 000022
【図８Ｃ】
2007072807.tif 000023
【図９Ａ】
2007072807.tif 000024
【図９Ｂ】
2007072807.tif 000025
【図１０Ａ】
2007072807.tif 000026
【図１０Ｂ】
2007072807.tif 000027
【図１０Ｃ】
2007072807.tif 000028
【図１１Ａ】
2007072807.tif 000029
【図１１Ｂ】
2007072807.tif 000030
【図１２Ａ】
2007072807.tif 000031
【図１２Ｂ】
2007072807.tif 000032
【図１２Ｃ】
2007072807.tif 000033
【図１３Ａ】
2007072807.tif 000034
【図１３Ｂ】
2007072807.tif 000035
【図１４Ａ】
2007072807.tif 000036
【図１４Ｂ】
2007072807.tif 000037
【図１４Ｃ】
2007072807.tif 000038
【図１５Ａ】
2007072807.tif 000039
【図１５Ｂ】
2007072807.tif 000040
【図１６Ａ】
2007072807.tif 000041
【図１６Ｂ】
2007072807.tif 000042
【図１６Ｃ】
2007072807.tif 000043
【図１６Ｄ】
2007072807.tif 000044
【国際調査報告】
2007072807.tif 000045
2007072807.tif 000046
2007072807.tif 000047
2007072807.tif 000048