【手続補正書】
【提出日】平成18年12月1日(2006.12.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】アナログ回路及びその駆動方法／アナログ回路を用いた表示装置及び電子機器
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子と電気的に接続されており、
前記第１のトランジスタのゲート端子は、第１のスイッチを介して第１の端子と電気的に接続されており、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、第２のスイッチを介して前記第２のトランジスタのソース端子及びドレイン端子と電気的に接続されており、
前記第２のトランジスタのソース端子及びドレイン端子は、第３のスイッチを介して第２の端子と接続されていることを特徴とするアナログ回路。
【請求項２】
請求項１において、
前記第１及び第２のトランジスタは同一極性であることを特徴とするアナログ回路。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタに流れる電流を遮断する手段を有していることを特徴とするアナログ回路。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、電流を供給する手段と電気的に接続されていることを特徴とするアナログ回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、出力端子と電気的に接続されていることを特徴とするアナログ回路。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１のトランジスタは薄膜トランジスタであり、前記薄膜トランジスタの半導体層は、非晶質又は多結晶半導体で形成されていることを特徴とするアナログ回路。
【請求項７】
請求項１乃至請求項５のいずれか一項において、
前記第１のトランジスタは、有機物又はカーボンナノチューブで形成されていることを特徴とするアナログ回路。
【請求項８】
第１のトランジスタのゲート端子は、第３のトランジスタのゲート端子と電気的に接続されており、
前記第１のトランジスタのゲート端子は、第１のスイッチを介して第１の端子と電気的に接続されており、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、第２のスイッチを介して前記第３のトランジスタのソース端子及びドレイン端子と電気的に接続されており、
前記第３のトランジスタのソース端子及びドレイン端子は、第３のスイッチを介して第２の端子と電気的に接続されており、
第２のトランジスタのゲート端子は、第４のトランジスタのゲート端子と電気的に接続されており、
前記第２のトランジスタのゲート端子は、第４のスイッチを介して第３の端子と電気的に接続されており、
前記第２のトランジスタのソース端子又はドレイン端子の一方は、第５のスイッチを介して前記第４のトランジスタのソース端子及びドレイン端子と電気的に接続されており、
前記第４のトランジスタのソース端子及びドレイン端子は、第６のスイッチを介して第４の端子と電気的に接続されており、
前記第１のトランジスタのソース端子又はドレイン端子の一方と前記第２のトランジスタのソース端子又はドレイン端子の一方とが電気的に接続されていることを特徴とするアナログ回路。
【請求項９】
請求項８において、
前記第１及び第３のトランジスタは同一極性であり、
前記第２及び第４のトランジスタは同一極性であることを特徴とするアナログ回路。
【請求項１０】
第１のトランジスタのゲート端子は、第１の容量素子の一方の端子と電気的に接続されており、
前記第１のトランジスタのゲート端子は、第１のスイッチを介して第１の端子と電気的に接続されており、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、第２のスイッチを介して前記第１の容量素子の他方の端子に電気的に接続されており、
前記第１の容量素子の他方の端子は、第３のスイッチを介して第２の端子と電気的に接続されており、
第２のトランジスタのゲート端子は、第２の容量素子の一方の端子と電気的に接続されており、
前記第２のトランジスタのゲート端子は、第４のスイッチを介して第３の端子と電気的に接続されており、
前記第２のトランジスタのソース端子又はドレイン端子の一方は、第５のスイッチを介して前記第２の容量素子の他方の端子に電気的に接続されており、
前記第２の容量素子の他方の端子は、第６のスイッチを介して第４の端子と電気的に接続されており、
前記第１のトランジスタのソース端子又はドレイン端子の一方と前記第２のトランジスタのソース端子又はドレイン端子の一方とが電気的に接続されていることを特徴とするアナログ回路。
【請求項１１】
請求項１０において、
前記第１及び第２のトランジスタは同一極性であることを特徴とするアナログ回路。
【請求項１２】
請求項８乃至請求項１１において、
前記第１のトランジスタに流れる電流を遮断する手段と、
前記第２のトランジスタに流れる電流を遮断する手段と、
を有していることを特徴とするアナログ回路。
【請求項１３】
請求項８乃至請求項１２のいずれか一項において、
前記第２のトランジスタのソース端子又はドレイン端子の一方は、出力端子に電気的に出力されていることを特徴とするアナログ回路。
【請求項１４】
請求項８乃至請求項１３のいずれか一項において、
前記第１及び第２のトランジスタは薄膜トランジスタであり、前記薄膜トランジスタの半導体層は、非晶質又は多結晶半導体で形成されていることを特徴とするアナログ回路。
【請求項１５】
請求項８乃至請求項１３のいずれか一項において、
前記第１及び第２のトランジスタは、有機物又はカーボンナノチューブで形成されていることを特徴とするアナログ回路。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、
前記第１のトランジスタのソース端子又はドレイン端子の一方は、電流を供給する手段と電気的に接続されていることを特徴とするアナログ回路。
【請求項１７】
請求項１乃至請求項１６のいずれか一項に記載のアナログ回路は、
差動増幅回路、オペアンプ及び信号線駆動回路のいずれか一つを構成することを特徴とするアナログ回路。
【請求項１８】
請求項１乃至請求項１７のいずれか一項に記載のアナログ回路を具備することを特徴とする表示装置。
【請求項１９】
請求項１８に記載の表示装置を具備することを特徴とする電子機器。
【請求項２０】
トランジスタのゲート端子と容量素子の一方の端子とが電気的に接続されたアナログ回路の駆動方法であって、
第１の期間において、前記トランジスタのソース端子又はドレイン端子の一方と前記容量素子の他方の端子とが電気的に接続され、前記トランジスタのゲート端子には第１の電圧が印加され、
第２の期間において、前記容量素子の他方の端子には第２の電圧が印加されることを特徴とするアナログ回路の駆動方法。
【請求項２１】
請求項２０において、
前記第１の電圧は、少なくとも前記第１のトランジスタが飽和領域で動作する値であることを特徴とするアナログ回路の駆動方法。
【請求項２２】
第１のトランジスタのゲート端子と第１の容量素子の一方の端子とが電気的に接続され、第２のトランジスタのゲート端子と第２の容量素子の一方の端子とが電気的に接続され、第１のトランジスタのソース端子又はドレイン端子の一方と第２のトランジスタのソース端子又はドレイン端子の一方とが電気的に接続されたアナログ回路の駆動方法であって、
第１の期間において、前記第１のトランジスタのソース端子又はドレイン端子の一方と前記第１の容量素子の他方の端子とが電気的に接続され、前記第１のトランジスタのゲート端子には第１の電圧が印加された後、前記第２のトランジスタのソース端子又はドレイン端子の一方と前記第２の容量素子の他方の端子とが電気的に接続され、前記第２のトランジスタのゲート端子には第２の電圧が印加され、
第２の期間において、前記第１の容量素子の他方の端子には第３の電圧が印加され、前記第２の容量素子の他方の端子には第４の電圧が印加されることを特徴とするアナログ回路の駆動方法。
【請求項２３】
請求項２２において、
前記第１及び第２の電圧は、少なくとも前記第１及び第２のトランジスタが飽和領域で動作する値であることを特徴とするアナログ回路の駆動方法。