【手続補正書】
【提出日】平成19年3月30日(2007.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、その製造方法および第１領域の配置方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板と、
前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第１分離絶縁膜と、
前記半導体層の一部を含んで形成された半導体素子と、
前記半導体素子との間に前記第１分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域と
を備える半導体装置。
【請求項２】  請求項１に記載の半導体装置であって、
前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第２分離絶縁膜と、
前記半導体素子との間に前記第２分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域と
をさらに備える半導体装置。
【請求項３】  請求項１または請求項２に記載の半導体装置であって、
前記第１領域の前記半導体層内には所定の導電型の不純物が注入されている
半導体装置。
【請求項４】  請求項３に記載の半導体装置であって、
前記半導体層内には前記所定の導電型のウェルが形成され、
前記第１領域の前記半導体層は前記ウェルの一部である
半導体装置。
【請求項５】  請求項１ないし請求項４のいずれかに記載の半導体装置であって、
前記第１領域の前記半導体層の表面には第１配線が接続されている
半導体装置。
【請求項６】  請求項３に記載の半導体装置であって、
前記第１領域は、前記半導体層の前記他の一部の表面に形成された第１ゲート絶縁膜と前記第１ゲート絶縁膜上に形成された第１ゲート電極とを含む第１ゲートを有する
半導体装置。
【請求項７】  請求項６に記載の半導体装置であって、
前記第１ゲート電極には固定電位が与えられる
半導体装置。
【請求項８】  請求項６に記載の半導体装置であって、
前記第１ゲートは前記半導体層の前記他の一部の上に部分的に設けられ、
前記半導体層の前記他の一部のうち前記第１ゲートに覆われない部分に、前記所定の導電型の不純物が注入されている
半導体装置。
【請求項９】  請求項８に記載の半導体装置であって、
前記第１領域の前記半導体層および前記第１ゲート電極に電気的に接続された第１コンタクトプラグと、
前記第１コンタクトプラグに接続された第１配線と
をさらに備える半導体装置。
【請求項１０】  請求項６に記載の半導体装置であって、
前記第１ゲートは十字型であり、
前記第１領域の前記半導体層は、前記第１ゲートの前記十字型を構成する各辺と平行な四辺を有する平行四辺形を構成する
半導体装置。
【請求項１１】  複数の第１領域が規則的に配置された第１のパターンを準備する第１工程と、
素子および回路のパターンまたはウェルのパターンが記載された第２のパターンを準備する第２工程と、
前記第１および第２のパターンを重ね合わせ、前記素子および回路と重なる部分または前記ウェルの境界の部分の前記第１領域は消去することにより、前記第１領域の配置を決定する第３工程と
を備える第１領域の配置方法。
【請求項１２】  請求項１１に記載の第１領域の配置方法であって、
前記第３工程において、前記パターンと重なる部分の前記第１領域に加えて前記パターンの周辺に存在する前記第１領域をも消去することにより、前記第１領域の配置を決定する
第１領域の配置方法。
【請求項１３】  請求項１２に記載の第１領域の配置方法であって、
前記第３工程において、前記第１領域が消去された位置に、前記第１領域とは大きさの異なる第１領域を前記パターンに重ならないように新たに配置する
第１領域の配置方法。
【請求項１４】  基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板を準備する工程（ａ）と、
前記埋め込み絶縁膜と接触しない、絶縁膜である第１分離絶縁膜を前記半導体層の表面近傍に形成する工程（ｂ）と、
前記半導体層の一部に半導体素子を形成する工程（ｃ）と、
前記半導体素子との間に前記第１分離絶縁膜を介在させつつ前記半導体層の他の一部に素子としての機能を有しない第１領域を前記工程（ｃ）と並行して形成する工程（ｄ）と
を備える半導体装置の製造方法。
【請求項１５】  基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板と、
前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第１分離絶縁膜と、
前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第２分離絶縁膜と、
前記半導体層の一部を含んで形成された半導体素子と、
前記半導体素子との間に前記第２分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域と
を備える半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、ＳＯＩデバイスにおいてはホットキャリアに対する信頼性も懸念される。ＭＯＳトランジスタの場合、ＳＯＩ基板のシリコン層がきわめて薄くなると、ドレイン領域付近の高電界領域で発生したホットキャリアがゲート絶縁膜のみならず埋め込み絶縁膜にも注入されてしまい、デバイスの大きな劣化が引き起こされる。このホットキャリアの問題はバルク基板に形成されたＭＯＳトランジスタにおいても重要であるが、ＳＯＩ基板に形成されたＭＯＳトランジスタの場合は、ゲート絶縁膜と埋め込み絶縁膜という２つの絶縁膜を有しているだけに、より深刻な問題となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
【課題を解決するための手段】
請求項１に記載の発明は、基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板と、前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第１分離絶縁膜と、前記半導体層の一部を含んで形成された半導体素子と、前記半導体素子との間に前記第１分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域とを備える半導体装置である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
請求項２に記載の発明は、請求項１に記載の半導体装置であって、前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第２分離絶縁膜と、前記半導体素子との間に前記第２分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域とをさらに備える半導体装置である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
請求項３に記載の発明は、請求項１または請求項２に記載の半導体装置であって、前記第１領域の前記半導体層内には所定の導電型の不純物が注入されている半導体装置である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
請求項４に記載の発明は、請求項３に記載の半導体装置であって、前記半導体層内には前記所定の導電型のウェルが形成され、前記第１領域の前記半導体層は前記ウェルの一部である半導体装置である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
請求項５に記載の発明は、請求項１ないし請求項４のいずれかに記載の半導体装置であって、前記第１領域の前記半導体層の表面には第１配線が接続されている半導体装置である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
請求項６に記載の発明は、請求項３に記載の半導体装置であって、前記第１領域は、前記半導体層の前記他の一部の表面に形成された第１ゲート絶縁膜と前記第１ゲート絶縁膜上に形成された第１ゲート電極とを含む第１ゲートを有する半導体装置である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
請求項７に記載の発明は、請求項６に記載の半導体装置であって、前記第１ゲート電極には固定電位が与えられる半導体装置である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
請求項８に記載の発明は、請求項６に記載の半導体装置であって、前記第１ゲートは前記半導体層の前記他の一部の上に部分的に設けられ、前記半導体層の前記他の一部のうち前記第１ゲートに覆われない部分に、前記所定の導電型の不純物が注入されている半導体装置である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
請求項９に記載の発明は、請求項８に記載の半導体装置であって、前記第１領域の前記半導体層および前記第１ゲート電極に電気的に接続された第１コンタクトプラグと、前記第１コンタクトプラグに接続された第１配線と
をさらに備える半導体装置である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
請求項１０に記載の発明は、請求項６に記載の半導体装置であって、前記第１ゲートは十字型であり、前記第１領域の前記半導体層は、前記第１ゲートの前記十字型を構成する各辺と平行な四辺を有する平行四辺形を構成する半導体装置である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
請求項１１に記載の発明は、複数の第１領域が規則的に配置された第１のパターンを準備する第１工程と、素子および回路のパターンまたはウェルのパターンが記載された第２のパターンを準備する第２工程と、前記第１および第２のパターンを重ね合わせ、前記素子および回路と重なる部分または前記ウェルの境界の部分の前記第１領域は消去することにより、前記第１領域の配置を決定する第３工程とを備える第１領域の配置方法である。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
請求項１２に記載の発明は、請求項１１に記載の第１領域の配置方法であって、前記第３工程において、前記パターンと重なる部分の前記第１領域に加えて前記パターンの周辺に存在する前記第１領域をも消去することにより、前記第１領域の配置を決定する第１領域の配置方法である。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
請求項１３に記載の発明は、請求項１２に記載の第１領域の配置方法であって、前記第３工程において、前記第１領域が消去された位置に、前記第１領域とは大きさの異なる第１領域を前記パターンに重ならないように新たに配置する第１領域の配置方法である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
請求項１４に記載の発明は、基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板を準備する工程（ａ）と、前記埋め込み絶縁膜と接触しない、絶縁膜である第１分離絶縁膜を前記半導体層の表面近傍に形成する工程（ｂ）と、前記半導体層内に半導体素子を形成する工程（ｃ）と、前記半導体素子との間に前記第１分離絶縁膜を介在させつつ前記半導体層内に素子としての機能を有しない第１領域を前記工程（ｃ）と並行して形成する工程（ｄ）とを備える半導体装置の製造方法である。請求項１５に記載の発明は、基板および前記基板上に形成された埋め込み絶縁膜および前記埋め込み絶縁膜上に形成された半導体層を有するＳＯＩ基板と、前記埋め込み絶縁膜と接触することなく前記半導体層の表面近傍に形成された絶縁膜である第１分離絶縁膜と、前記埋め込み絶縁膜と接触しつつ前記半導体層を貫通して形成された絶縁膜である第２分離絶縁膜と、前記半導体層の一部を含んで形成された半導体素子と、前記半導体素子との間に前記第２分離絶縁膜を介在させつつ前記半導体層の他の一部を含んで形成された、素子としての機能を有しない第１領域とを備える半導体装置である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
この場合は、抵抗Ｒ１２，Ｒ１３の各値が、ＣＤ方向へのずれによって変化する。ダミー活性領域３ｅ２とシリコン層３ａ４とでは材質が異なることから、抵抗Ｒ１２の変化と抵抗Ｒ１３の変化とでは、変化の仕方が異なる。よって、その合成抵抗Ｒ１１の値は、ダミーゲート電極７ｄがＣＤ方向にずれてパターン形成されてしまった場合には、変化することになる。よって、この場合はマスクパターンの合わせ精度に左右されやすい抵抗値を有するダミー領域となる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１７７
【補正方法】変更
【補正の内容】
【０１７７】
次に、ダミードレイン領域６ｃ１、ダミーソース領域６ｄ１、ドレイン領域６ａ１，６ｅ１およびソース領域６ｂ１，６ｆ１の、シリサイド化を行う部分のゲート絶縁膜４ａ，４ｃ，４ｄを除去する。そして、ゲート電極７ｃ，７ａ，７ｄとともに、シリサイド化を行う（図３７）。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１９２
【補正方法】変更
【補正の内容】
【０１９２】
そして、ＣＭＰ法によりその表面を平坦化させる（図４３）。この後、１０００〜１１００℃程度の熱処理を行い、堆積した膜の材料の膜質を向上させる。なお、部分分離絶縁膜および完全分離絶縁膜の材料を堆積する前に、９００〜１０００℃程度の高温熱処理を行ってトレンチ２２ｂ，２２ｃ内の上部や底部の角部分を丸めておけば、部分分離絶縁膜５ｂおよび完全分離絶縁膜５ａとして堆積させた材料の引っ張り応力が緩和されるので効果的である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１９５
【補正方法】変更
【補正の内容】
【０１９５】
本実施の形態にかかるＳＯＩデバイスの製造方法を用いれば、ＭＯＳトランジスタＴＲ１，ＴＲ２とダミー領域ＤＭ３とを並行して形成するので、ダミー領域を設けるための新たな工程が必要とはならずに、従来のフォトマスクのレイアウトを変更するだけで済み、経済的である。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
すなわち、実施の形態１または２にかかるＳＯＩデバイスについては、図３２においてゲート電極７ｃを設けないようにしておけば、以降の工程を進めるだけで実施の形態１または２にかかるＳＯＩデバイスを製造することができる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０２００
【補正方法】変更
【補正の内容】
【０２００】
【発明の効果】
請求項１に記載の発明によれば、第１領域を備えているので、第１分離絶縁膜が連続して設けられる場合に比べ、基板浮遊問題やホットキャリアの問題の抑制が行える。またさらに、第１分離絶縁膜の有する引っ張り応力を第１領域に分散させることができ、引っ張り応力が半導体素子等に及ぼす力を軽減することができる。また、第１領域を設けることにより、第１分離絶縁膜への加工プロセスの安定性を向上させることができる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０２０１
【補正方法】変更
【補正の内容】
【０２０１】
請求項２に記載の発明によれば、第１領域を備えているので、第２分離絶縁膜の有する引っ張り応力を第１領域に分散させることができ、引っ張り応力が半導体素子等に及ぼす力を軽減することができる。また、第１領域を設けることにより、第２分離絶縁膜への加工プロセスの安定性を向上させることができる。また、第２分離絶縁膜を備えるので、ラッチアップやノイズに対する耐性が強い。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０２０２
【補正方法】変更
【補正の内容】
【０２０２】
請求項３に記載の発明によれば、第１領域の半導体層内に所定の導電型の不純物が注入されているので、半導体素子とボディ電位が与えられる部分の間に介在する抵抗の値が大きくなることを抑制できる。よって、ボディ電位を半導体装置の隅々まで伝達することが可能となり、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。また、これに伴って、ボディ端子領域からの距離により半導体素子の特性にばらつきが生じることを抑制できる。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０２０３
【補正方法】変更
【補正の内容】
【０２０３】
請求項４に記載の発明によれば、ウェルと第１領域の半導体層とを異なる導電型とする場合よりも第１領域の抵抗値を下げることができる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０２０４
【補正方法】変更
【補正の内容】
【０２０４】
請求項５に記載の発明によれば、第１領域の半導体層の表面に第１配線が接続されているので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、第１配線間に層間絶縁膜を設け、その上にさらに上層の層間絶縁膜を形成してこれにＣＭＰ法を行う場合、上層の層間絶縁膜にディッシングが生じにくい。さらに、ＳＯＩデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０２０５
【補正方法】変更
【補正の内容】
【０２０５】
請求項６に記載の発明によれば、第１ゲート電極を有するので、半導体素子がゲート電極を有し、これをフォトリソグラフィ技術等を用いて形成する際に、ゲート電極の寸法のばらつきの発生を抑制することが可能となる。またさらに、層間絶縁膜を半導体素子および第１領域の上部に形成してこれにＣＭＰ法を行う場合、層間絶縁膜にディッシングが生じにくい。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２０６
【補正方法】変更
【補正の内容】
【０２０６】
請求項７に記載の発明によれば、第１ゲート電極に第１ゲート電位を与えるので、半導体層の抵抗値をさらに低下させることができる。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２０７
【補正方法】変更
【補正の内容】
【０２０７】
請求項８に記載の発明によれば、第１ゲートが半導体層の他の一部の上に部分的に設けられ、半導体層の他の一部のうち第１ゲートに覆われない部分に、前記所定の導電型の不純物が注入されているので、請求項３に記載の半導体装置の有する効果および請求項６に記載の半導体装置の有する効果が同時に得られる。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２０８
【補正方法】変更
【補正の内容】
【０２０８】
請求項９に記載の発明によれば、第１領域の半導体層と第１ゲート電極とが電気的に接続されているので、第１領域の抵抗値を固定することができる。また、電気的接続を第１コンタクトプラグおよび第１配線を用いて行うので、ボディ電位がより半導体装置の隅々まで伝達しやすく、基板浮遊問題やホットキャリアの問題の抑制がより確実に行える。また、第１配線間に層間絶縁膜を設け、層間絶縁膜上にさらに上層の層間絶縁膜を形成してこれにＣＭＰ法を行う場合、第１配線が存在するので上層の層間絶縁膜にディッシングが生じにくい。さらに、ＳＯＩデバイスにおいて問題となりやすいセルフヒーティング効果を抑制することができる。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２０９
【補正方法】変更
【補正の内容】
【０２０９】
請求項１０に記載の発明によれば、第１ゲートが十字型であり、第１領域の半導体層が、第１ゲートの十字型を構成する各辺と平行な四辺を有する平行四辺形を構成するので、第１ゲートのパターンがずれて形成されてしまった場合であっても、第１領域の抵抗値が変化せず、プロセスの安定性に左右されにくい抵抗値を有する第１領域となる。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２１０
【補正方法】変更
【補正の内容】
【０２１０】
請求項１１に記載の発明によれば、素子および回路と重なる部分またはウェルの境界の部分の第１領域を消去するので、素子および回路またはウェル間の、第１領域による短絡等の危険が回避される。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２１１
【補正方法】変更
【補正の内容】
【０２１１】
請求項１２に記載の発明によれば、素子および回路のパターンと重なる部分またはウェルの境界の部分の第１領域のみならず、その周辺に存在する第１領域をも消去するので、素子および回路またはウェル間の、第１領域による短絡等の危険がより一層回避される。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０２１２
【補正方法】変更
【補正の内容】
【０２１２】
請求項１３に記載の発明によれば、第１領域が消去された位置に、第１領域とは大きさの異なる第１領域をパターンに重ならないように新たに配置するので、分離絶縁膜の粗密が均一となり、ＣＭＰ等のプロセスの安定性に対して有効である。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０２１３
【補正方法】変更
【補正の内容】
【０２１３】
請求項１４に記載の発明によれば、半導体素子と第１領域とを並行して形成するので、第１領域を設けるための新たな工程が必要とはならずに、従来のフォトマスクのレイアウトを変更するだけで済み、経済的である。