【手続補正書】
【提出日】平成19年4月12日(2007.4.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体素子及び／又は半導体集積回路を備えた半導体膜を分離層上に有する部材を用意する工程と、
該部材の該半導体膜側から切り込み溝を形成する溝形成工程と、
該溝形成工程後、該半導体素子及び／又は半導体集積回路の領域の一部を該部材から分離する分離工程と、
を有することを特徴とする薄膜半導体装置の製造方法。
【請求項２】  前記分離工程は、前記切り込み溝に流体を注入することにより行われることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項３】  前記部材は、半導体基板表面に多孔質層を形成し、且つ該多孔質層表面に前記半導体膜を形成した後、前記半導体素子及び／又は半導体集積回路を形成して得られる部材であることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項４】  前記部材は、半導体基板表面に前記半導体素子及び／又は半導体集積回路を形成した後、該表面側から所定深さにイオンを注入して前記分離層を形成して得られる部材であることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項５】  前記半導体基板は、単結晶シリコン基板、あるいは化合物半導体基板であることを特徴とする請求項２あるいは３記載の薄膜半導体装置の製造方法。
【請求項６】  前記切り込み溝は、前記半導体膜に形成されることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項７】  前記切り込み溝は、前記半導体素子及び／又は半導体集積回路を前記半導体膜に形成する過程において作製された領域に形成されることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項８】  前記切り込み溝の形成工程には、ダイシング、エッチング、レーザーアブレーション、超音波カッター、高圧ジェットから選択されるいずれかの加工方法を含むことを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項９】  前記切り込み溝の先端が、前記分離層内部、あるいは前記半導体膜と前記分離層との界面、あるいは前記分離層内部に位置するように該切り込み溝は形成されることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項１０】  前記部材は、半導体領域上に前記分離層、及び前記半導体膜を有しており、前記切り込み溝の先端が、前記分離層と該半導体領域の界面、あるいは該半導体領域内部に位置するように該切り込み溝は形成されていることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項１１】  前記分離工程は、前記切り込み溝から高圧の流体を注入することにより行われることを特徴とする請求項２記載の薄膜半導体装置の製造方法。
【請求項１２】  前記分離工程は、液体あるいは気体からなる前記流体を、前記切り込み溝の少なくとも一部に噴きつけることにより行われることを特徴とする請求項２記載の薄膜半導体装置の製造方法。
【請求項１３】  前記分離工程は、前記切り込み溝の少なくとも２箇所から流体を噴きつけることにより行われることを特徴とする請求項１２記載の薄膜半導体装置。
【請求項１４】  前記分離工程は、静圧下で行われることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項１５】  前記分離工程により分離した領域をチップ化することを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項１６】  前記分離工程により分離した領域を複数のチップにチップ化することを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項１７】  前記部材から分離した領域が分離された後に残る残留部材を用いて、前記部材を再度作製することを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
具体的には図４（ａ）示すように半導体基体１１上に多孔質層１２を介してデバイス形成層１０を設け、該デバイス形成層と保持基板１６とを接着剤１７を介して貼り合せる。その後、半導体基体１１と保持基板１６との間に両者を引き離す方向の外力を与える。すると、機械的強度の弱い多孔質層１２で分離が生じ、半導体基体１１から保持基板１６とともにデバイス形成層１２が剥離する（図４（ｂ））。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【課題を解決するための手段】
本発明に係る薄膜半導体装置の製造方法は、半導体素子及び／又は半導体集積回路を備えた半導体膜を分離層上に有する部材を用意する工程と、該部材の該半導体膜側から切り込み溝を形成する溝形成工程と、該溝形成工程後、該半導体素子及び／又は半導体集積回路の領域の一部を該部材から分離する分離工程と、を有することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記分離工程は、前記切り込み溝から高圧の流体を注入することにより行われたり、あるいは液体あるいは気体からなる前記流体を、前記切り込み溝の少なくとも一部に噴きつけることにより行われる。前記分離工程を静圧下で行うこともできる。前記分離工程により前記領域の一部が複数のチップにチップ化することもできる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
なお、前記部材から前記領域の一部が分離された後に残る残留部材を用いて、前記部材を再度作製することもできる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明においては、半導体素子や半導体集積回路素子が形成されたデバイス層を部材から分離する前に、切り込み溝を形成し、そして流体を用いて領域の一部を分離するので、きわめて効率的にかつデバイス層に影響を与えることなく半導体装置の薄層化が可能となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
（分離）また、分離方法としては、分離したい箇所、すなわち複数のチップ化された部分の所望のチップを取り囲む切り込み溝１５０の少なくとも一部に液体や気体等の流体を注入することにより行うことができる。ここでいう、流体を注入するとは、高圧の流体ジェットを噴きつける場合や、静圧下での分離をも含むものである。各チップの周囲の切り込み溝に流体を噴きつける場合は、所望のチップ毎に分離できるし、静圧下の場合は、複数のチップをまとめて、即ち複数個を一度に分離することも可能である。かかる場合には、分離に先だって各チップを支持する支持部材にあらかじめ貼り合わせておくことも好ましいものである。なお、流体に超音波を印加しておくことも可能である。流体としては、液体として水、エッチング液、アルコールなど、気体としては空気、窒素ガス、アルゴンガス等である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
次に、チップ化を図りたい領域の一部を真空ピンセット等の保持手段で保持しつつ、外力（本実施例においては、引っ張り力）により分離した。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
なお、分離の際に、圧縮力を加えた後、引っ張り力により剥がすなど、種々の外力を組み合わせたり、外力と流体とを組み合わせて分離を行うこともできる。