(57)【要約】  基板の一方の面に半導体チップが搭載された半導体パッケージにおいて、前記基板における、前記半導体チップが搭載された側の面の一部に、前記基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部が形成されている。【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方の面に搭載された半導体チップと、
前記基板における、前記半導体チップが搭載された側の面の一部に形成され、前記基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部と、を有する半導体パッケージ。
【請求項２】
基板と、
前記基板の一方の面に搭載された半導体チップと、
前記基板における、前記半導体チップが搭載された側とは反対側の面の一部に形成され、前記基板よりも小さな熱膨張係数を有する材料からなる変曲点形成部と、を有する半導体パッケージ。
【請求項３】
前記変曲点形成部は、前記基板上で前記半導体チップの外周を囲んで形成されている請求項１または２に記載の半導体パッケージ。
【請求項４】
前記変曲点形成部は、その一部に切れ目を有する請求項３に記載の半導体パッケージ。
【請求項５】
他の基板とはんだを用いて接続される半導体パッケージであって、前記はんだの融点において、前記変曲点形成部の材料の弾性率が、前記基板の弾性率よりも高い、請求項１から４のいずれかに記載の半導体パッケージ。
【請求項６】
前記変曲点形成部の材料が樹脂材料からなる請求項１から５のいずれかに記載の半導体パッケージ。
【請求項７】
前記変曲点形成部の材料が無機材料からなる請求項１から５のいずれかに記載の半導体パッケージ。
【請求項８】
半導体チップを搭載する基板であって、
前記基板における、前記半導体チップが搭載される面の一部に、前記基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部が形成されている基板。
【請求項９】
半導体チップを搭載する基板であって、
前記基板における、前記半導体チップが搭載される面とは反対側の面の一部に、前記基板よりも小さな熱膨張係数を有する材料からなる変曲点形成部が形成されている基板。
【請求項１０】
前記変曲点形成部は、前記基板上で前記半導体チップの外周を囲むように形成されている請求項８または９に記載の基板。
【請求項１１】
前記変曲点形成部は、その一部に切れ目を有する請求項１０に記載の基板。
【請求項１２】
他の基板とはんだを用いて接続されるものであり、前記はんだの融点において、前記変曲点形成部の材料の弾性率が、前記基板の弾性率よりも高い、請求項８から１１のいずれかに記載の基板。
【請求項１３】
前記変曲点形成部の材料が樹脂材料からなる請求項８から１２のいずれかに記載の基板。
【請求項１４】
前記変曲点形成部の材料が無機材料からなる請求項８から１２のいずれかに記載の基板。
【請求項１５】
請求項１から７のいずれかに記載の半導体パッケージを含んで構成された電子機器。
【請求項１６】
請求項８から１４のいずれかに記載の基板を含んで構成された電子機器。
【請求項１７】
基板の一方の面に半導体チップが搭載された半導体パッケージにおける反り矯正方法であって、
前記基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部を、前記基板における、前記半導体チップが搭載された側の面の一部に形成した後に、熱工程を実施する、反り矯正方法。
【請求項１８】
基板の一方の面に半導体チップが搭載された半導体パッケージにおける反り矯正方法であって、
前記基板よりも小さな熱膨張係数を有する材料からなる変曲点形成部を、前記基板における、前記半導体チップが搭載された側とは反対側の面の一部に形成した後に、熱工程を実施する、反り矯正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、及びこの半導体パッケージに用いられる基板に関する。特に、フリップチップ方式によって半導体チップが基板に搭載されている半導体パッケージに関する。また、基板又は半導体パッケージを用いた電子機器に関する。さらに、こうした半導体パッケージの反り矯正方法に関する。
【背景技術】
【０００２】
携帯端末の小型化及び薄型化に伴い、半導体パッケージの小型化及び薄型化が要求されている。これらの要求を満たすため、フリップチップ接続技術を適用した半導体パッケージのニーズが高まっている。ここでいうフリップチップ接続技術とは、半導体チップの回路面に端子を設け、これらの端子を基板上のパッドにはんだボールを用いて直接接続する技術である。【０００３】
さらに、半導体パッケージを更に低く実装する要求も高まっている。このためには半導体チップやこれを搭載する基板の薄型化が望まれている。一方、これらを用いる携帯機器の高機能化に伴って外部端子数は増加する傾向にある。この結果、半導体パッケージサイズは大型化する傾向にある。半導体パッケージサイズの大型化を抑制するためには、外部端子の配置ピッチを更に狭くすることが必須となっている。このためには外部端子の接続に用いられるはんだボールは小径化する必要がある。【０００４】
こうした半導体パッケージ及び基板の薄型化に伴って、半導体パッケージの反りが問題になってきた。反りの発生する原因は、半導体パッケージを構成する各要素の熱膨張係数が異なっていて、その製造工程において各種の熱負荷が生じるためである。この熱負荷は、例えば、半導体チップを基板にフリップチップ方式で接続する際や、この半導体パッケージに他の基板を接続する際に上記のはんだボールのリフロー（即ち、はんだリフロー）を実施するときに発生する。ここで、例えば、実装される半導体チップの熱膨張係数は３×１０−６／Ｋ程度、基板を構成するガラスクロスの熱膨張係数は１５×１０−６／Ｋ程度である。【０００５】
図１に、こうした従来の半導体パッケージの一例の平面図を示す。さらに図２Ａ〜２Ｃに、その半導体パッケージの反った様子の断面図を示す。この構造においては、半導体チップ１が基板２にフリップチップ方式で接続されている。半導体チップ１と同一基板面に、半導体チップ１を囲むように外部端子３が格子状に配置されている。半導体チップ１と基板２とは、バンプによって電気的に接続されている。さらに、半導体チップ１と基板２との間の隙間にアンダーフィル樹脂４が充填されている。外部端子３ははんだボールで形成されている。このはんだボールを用いてこの半導体パッケージと他の基板とを接続することによって、この半導体パッケージを含む新たな半導体パッケージが形成される。図２Ａは、図１のＡ―Ａ’断面の模式図であり、図１に示される半導体パッケージの製造工程において、半導体チップ１と基板２の接続、アンダーフィル樹脂４の充填と硬化とが完了した後の、常温時のパッケージ状態を示している。アンダーフィル樹脂４の硬化温度は１８０〜２５０℃が一般的であるため、この硬化工程の際の基板２の温度は１５０〜２２０℃程度となる。この温度で、３×１０−６／Ｋ程度の熱膨張係数である半導体チップ１に対して、１５×１０−６／Ｋ程度と熱膨張係数の大きい基板２が、膨張した状態で接続される。このため、接続後に常温に戻った時点では、基板２の収縮によって、半導体チップ１が搭載された面が凸となる方向の反りが発生する（図２Ａ参照）。一方、この半導体パッケージに他の基板を接続する際には、基板２に外部端子３を形成した後、はんだリフロー工程を行なう。はんだリフローは、はんだの融点（例えば２２５℃）よりも高い温度で行なわれ、例えば２４０〜２６０度で行なわれる。このはんだリフロー時には、再び基板２が膨張する。図２Ｂ、２Ｃはリフロー温度域でのパッケージの状態を示しており、図２Ｂは図１のＡ―Ａ’断面、図２Ｃは図１のＢ―Ｂ’断面の模式図である。このリフロー温度は上記のアンダーフィル樹脂４の硬化温度よりも高いため、基板２は図２Ａの状態とは逆向きに反る。図２Ｂに示されるＡ―Ａ’断面から分かるように、パッケージの中心に近いほど他の基板と外部端子３のはんだボールとの距離が大きくなる。また、図２Ｃに示されるＢ―Ｂ’断面から分かるように、パッケージ外周部においても、辺の中央部に近いほど他の基板と外部端子３のはんだボールとの距離が大きくなる。他の基板とはんだボールとの隙間が、はんだボールや他の基板に供給されたクリームはんだが溶融しても埋まらない場合は接続不良となる。このため、特に上記の辺の中央部で接続不良が発生しやすい。【０００６】
図１、２では、半導体チップ１と外部端子３とが基板２における同一の面に配された例を示した。この他、半導体チップ１と外部端子３とが別々の面に配された半導体パッケージの例を示す。図３はその平面図、図４Ａ〜４Ｃはその断面図である。図４Ａは、図３のＡ―Ａ’断面の模式図であり、図３に示される半導体パッケージの製造工程において、半導体チップ１と基板２の接続、アンダーフィル樹脂４の充填と硬化とが完了した後の、常温時のパッケージ状態を示している。この状態では、半導体チップ１が搭載された面が凸となる方向の反りが発生する（図４Ａ参照）。一方、はんだリフロー時には、基板２の膨張によって、図４Ａに示す状態とは逆方向の反りとなる（図４Ｂ参照。）。この場合、図４Ｂに示されるＡ―Ａ’断面から分かるように、パッケージの外周に近いほど他の基板と外部端子３のはんだボールとの距離が大きくなる。また、図４Ｃに示されるＢ―Ｂ’断面から分かるように、パッケージ外周部においても、辺の端部に近いほど他の基板と外部端子３のはんだボールとの距離が大きくなる。このように、図１及び２に示した構造とは反りの状態が異なっているけれども、他の基板とはんだボールとの隙間が、はんだボールや他の基板に供給されたクリームはんだが溶融しても埋まらない場合は接続不良となる。【０００７】
また、とりわけ携帯機器分野においては、半導体チップや基板などを薄型化することによって薄型の半導体パッケージを得ていた。こうした薄型の半導体パッケージの剛性は低くなるため、半導体パッケージの反りは顕著となる。さらに、接続に用いられるはんだボールの小径化により、反りに対する許容度はさらに小さくなっている。また、近年における、環境負荷低減を目的としたＲｏＨＳ（Restrictions  on  the  use  of  certain  Hazardous  Substances  ：有害物質の使用禁止令）により、融点が高くて、そのリフローに高い温度を要する無鉛はんだを適用せざるをえないことも、パッケージの反りを助長する一因となっている。このため、反りに起因する接続不良は、ますます顕著になっている。【０００８】
半導体チップ１や基板２自身の剛性が高ければこの反りは抑制されるため、これらがある程度以上であれば、反りは低減される。しかしながら、特に、半導体チップ１が０．３ｍｍ、または基板２が０．８ｍｍ以下の厚さである場合は、はんだリフロー時の半導体パッケージの反りによる接続不良は顕著となっている。【０００９】
この反りを抑制するために、例えば、半導体パッケージ全体を樹脂でモールドして剛性を確保するという手段が講じられてきた。この手段が講じられた従来のフリップチップ式半導体パッケージには、特開２００２−１７０９０１号公報に記載されているような、図５に示す構造が一般的に適用されている。この構造においては、半導体チップ１が基板２にフリップチップ方式で接続されている。半導体チップ１と基板２とは、バンプによって電気的に接続されている。さらに、半導体チップ１と基板２との間の隙間に、接続部の補強のためアンダーフィル樹脂４が充填されている。この構造が、外部端子３により他の基板と接続される。さらに、半導体チップ１が実装された基板２の全体を覆うようにモールド樹脂８が形成される。そして、基板２における、モールド樹脂８が形成された面とは反対側の面には、外部端子３としてのはんだボールが格子状に配置されている。以下、この外部端子３が形成された領域を接続エリアと呼ぶ。この半導体パッケージは、このはんだボールによって他の基板と電気的に接続される。半導体チップ１と基板２とは前記のとおり、その熱膨張係数が異なる。この構造では、高剛性のモールド樹脂によって半導体パッケージを形成することで反りを抑制している。このため、モールド樹脂８の材料としては、半導体チップ１や基板２の材料の熱膨張係数に近いものが要求される。【００１０】
また、この反りをさらに小さくするために、金属の補強板が配されている半導体パッケージも提案されている。その一例として、特許第３３９５１６４号明細書に記載された構造を図６に示す。この図において、半導体装置１０は、基板１２、半導体チップ１４、バンプ１６、構造物１８、接着剤２０、アンダーフィル樹脂２２、外部端子２４、凹陥部２６、隙間２８からなる。こうした構造は、半導体パッケージサイズが非常に大きい大型コンピュータ向けの高機能、高性能な半導体パッケージで広く採用されている。この構造においては、補強板として構造物１８が貼り付けられた構造となっている。この構造物１８の材料としては、剛性の高い金属材料が使われているのが一般的である。図５に示すようなモールド樹脂のみで補強する方法では、樹脂材料の剛性が充分でないため、はんだリフロー時のパッケージの反りを完全になくすことは困難であった。これに対し、この補強板が配された構造においては、より剛性の高い金属枠で強固に基板１２が支えられるため、コストは向上するものの、反りの抑制には、より効果的である。【００１１】
しかしながら、補強板が配された構造では、半導体パッケージの小型化及び薄型化が困難である。その結果、この構造は、薄型化及び小型化を要求される携帯機器へ適用することが困難である。さらに、近年では、携帯機器に適した半導体パッケージとして、複数の半導体パッケージを一つの大きな半導体パッケージに収容するシステムインパッケージ（ＳｉＰ）が、高機能パッケージとして活況を呈している。以上のモールド樹脂や補強板などの補強材が配された構造では、補強材が存在する領域はデッドエリア（部品実装に用いることのできない領域）となる。つまり、半導体パッケージ上に他の半導体パッケージまたは電子部品を実装するためのエリアが圧迫される。このため、収容可能な半導体パッケージ数が限られる、あるいは、半導体パッケージを多数収容しようとすると半導体パッケージのサイズが大型化するという課題があり、高密度の実装が困難であった。したがって、携帯機器に適用可能な小型、薄型の高機能な半導体パッケージを実現することは困難であった。
【発明の開示】
【００１２】
本発明は、上述した従来技術の問題点に鑑みてなされたものである。その目的は、はんだリフロー時の半導体パッケージの反りを抑制することによってはんだ接続不良の低減や接続信頼性の強化を図ることである。また、この際にデッドエリアを小さくすることにより小型化、薄型化および高密度化に適した半導体パッケージを提供することにある。
【００１３】
上記目的を達成するための本発明の半導体パッケージは、基板と、この基板の一方の面に搭載された半導体チップと、変曲点を形成する変曲点形成部と、を有する。この変曲点形成部は、基板における、半導体チップが搭載された側の面の一部に形成されており、基板よりも大きな熱膨張係数を有する材料からなる。
【００１４】
あるいは、上記の変曲点形成部は、基板における、半導体チップが搭載された側とは反対側の面の一部に形成されており、基板よりも小さな熱膨張係数を有する材料からなるものであってもよい。
【００１５】
このような変曲点形成部は、基板上で半導体チップの外周を囲んで形成されていることが好ましい。また、この変曲点形成部の一部に切れ目を有することによりパッケージの製造が容易となる。
【００１６】
また、上記のような半導体パッケージは、他の基板とはんだを用いて接続される場合、はんだの融点において、変曲点形成部の材料の弾性率が、基板の弾性率よりも高いことが好ましい。
【００１７】
さらに、変曲点形成部の材料としては樹脂材料あるいは無機材料が適用できる。
【００１８】
また、上記のような変曲点形成部を有する基板および、この基板を含んで構成された電子機器、さらには、上記のような半導体パッケージを含んで構成された電子機器を提供することができる。
【００１９】
また、本発明は、基板の一方の面に半導体チップが搭載された半導体パッケージにおける反り矯正方法も包含する。この方法は、基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部を、基板における、半導体チップが搭載された側の面の一部に形成した後に、熱工程を実施する方法である。あるいは、基板よりも小さな熱膨張係数を有する材料からなる変曲点形成部を、基板における、半導体チップが搭載された側とは反対側の面の一部に形成した後に、熱工程を実施する方法であってもよい。
【００２０】
以上のように構成された半導体パッケージでは、はんだリフロー時の熱負荷で、半導体チップと基板との熱膨張係数の差によって発生する反りと反対の方向の応力を、変曲点形成部によって発生させることができる。このため、はんだリフロー温度において基板に反りが生ずる際に変曲点が生じる。これにより、水平性が特に要求される接続エリアを接続対象の他の基板と平行にすることができるので、はんだ接続不良が抑制される。さらに、半導体パッケージの反りと反対方向の応力を、半導体パッケージの一部に配された変曲点形成部によって発生させるため、反りの低減機能を最小限の占有面積で実現することが可能となる。そのため、デッドエリアが少なくなって、パッケージ内に高密度の実装が可能になる。
【００２１】
以上のように、本発明によれば、はんだリフロー時に接続不良が発生せず、信頼性が高く、携帯機器に適した小型、薄型の半導体パッケージを実現することができる。
【図面の簡単な説明】
【００２２】
【図１】従来の半導体パッケージの第１の例の平面図である。
【図２Ａ】図１の半導体パッケージのＡ−Ａ’断面図であって、フリップチップ接続後の状態図である。
【図２Ｂ】図１の半導体パッケージのＡ−Ａ’断面図であって、リフロー工程中の状態図である。
【図２Ｃ】図１の半導体パッケージのＢ−Ｂ’断面図であって、リフロー工程中の状態図である。
【図３】従来の半導体パッケージの第２の例の平面図である。
【図４Ａ】図３の半導体パッケージのＡ−Ａ’断面図であって、フリップチップ接続後の状態図である。
【図４Ｂ】図３の半導体パッケージのＡ−Ａ’断面図であって、リフロー工程中の状態図である。
【図４Ｃ】図３の半導体パッケージのＢ−Ｂ’断面図であって、リフロー工程中の状態図である。
【図５】従来の半導体パッケージの第３の例の断面図である。
【図６】従来の半導体パッケージの第４の例の断面図である。
【図７】本発明の第１の実施の形態における半導体パッケージの平面図である。
【図８Ａ】図７の半導体パッケージのＡ−Ａ’断面図であって、フリップチップ接続後の状態図である。
【図８Ｂ】図７の半導体パッケージのＡ−Ａ’断面図であって、リフロー工程中の状態図である。
【図８Ｃ】図７の半導体パッケージのＢ−Ｂ’断面図であって、リフロー工程中の状態図である。
【図９】本発明の半導体パッケージに使われる基板の弾性率の温度依存性の一例を示す図である。
【図１０】本発明の半導体パッケージに使われる変曲点形成部の材料の弾性率の温度依存性の一例を示す図である。
【図１１】本発明の第２の実施の形態における半導体パッケージの平面図である。
【図１２Ａ】図１１の半導体パッケージのＡ−Ａ’断面図であって、フリップチップ接続後の状態図である。
【図１２Ｂ】図１１の半導体パッケージのＡ−Ａ’断面図であって、リフロー工程中の状態図である。
【図１２Ｃ】図１１の半導体パッケージのＢ−Ｂ’断面図であって、リフロー工程中の状態図である。
【図１３】本発明の第３の実施の形態における半導体パッケージの平面図である。
【図１４】本発明の第４の実施の形態における半導体パッケージの平面図である。
【図１５Ａ】本発明の第５の実施の形態における半導体パッケージの平面図である。
【図１５Ｂ】図１５ＡのＡ−Ａ’断面図である。
【図１６Ａ】本発明の第６の実施の形態における半導体パッケージの平面図である。
【図１６Ｂ】図１６ＡのＡ−Ａ’断面図である。
【図１７】本発明の第７の実施の形態における半導体パッケージの平面図である。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。【００２４】
本発明の半導体パッケージは、基板の一方の面に半導体チップが搭載されたものであり、半導体チップが搭載された側の面の一部に変曲点形成部が形成されている。この基板の反りは、半導体チップと基板の熱膨張係数の差によって発生する。変曲点形成部は、この反りと逆向きの反りを発生させることのできる材料からなる。これにより、はんだリフロー時に接続エリアを水平に近くすることができるので、この半導体パッケージと他の基板とを接続する際のはんだ接続不良が抑制される。ここで、変曲点形成部を形成する材料としては、基板を構成する材料よりも熱膨張係数が大きい材料を用いることができる。この変曲点形成部の形成は、半導体チップの搭載の前に実施してもよく、後に実施してもよい。前者の場合は、変曲点形成部が予め形成された基板に、半導体チップをフリップチップ方式で接続して、半導体パッケージを製造することができる。【００２５】
図７は、本発明の第１の実施の形態の半導体パッケージの平面図である。この図において、半導体チップ１と外部端子３とは基板２の同一面上に配されている。半導体チップ１は基板２にフリップチップ方式で接続されている。半導体チップ１と基板２の間にはアンダーフィル樹脂４が配されている。さらに、基板２上の、半導体チップ１と外部端子３の間の領域に変曲点形成部７が、半導体チップ１の外周に沿って設けられている。【００２６】
半導体チップ１は、半導体ＬＳＩ、例えば、ロジックやメモリ等が形成されたシリコン製のチップである。【００２７】
基板２は、他の部品に実装する基板となるものであり、例えば、ガラスクロス材をベース材とした非常に高剛性な材質「ＦＲ−４」で形成される。半導体チップ１と基板２とはバンプで電気的に接続される。【００２８】
外部端子３は、この半導体パッケージと他の基板との接続部分であり、はんだボールから形成されている。複数の外部端子３が格子状に配置された領域が接続エリアである。【００２９】
アンダーフィル樹脂４は半導体チップ１と基板２の隙間に充填されて、これらの間の接続力を補強する役割を果たす。この樹脂は例えば熱硬化性のエポキシ樹脂からなる。アンダーフィル樹脂４は、この材料を充填後、例えば１８０〜２５０℃の温度で硬化することによって形成される。【００３０】
変曲点形成部７は、この半導体パッケージに熱が加わった際に、半導体チップ１によって発生する反りと逆向きの反り（すなわち、変曲点形成部７の形成された側が凸形状となる方向の反り）を基板２に発生させることができる材料からなる。この詳細は後述する。【００３１】
外部端子３によってこの半導体パッケージは他の基板と接続される。これにより、この半導体パッケージを含む新たな半導体パッケージが形成される。【００３２】
本例の半導体パッケージの製造方法では、変曲点形成部７が形成された後に、基板２と他の基板とがはんだボールを用いて接続される。つまり、この構造の半導体パッケージは、半導体チップ１と基板２の接続、変曲点形成部７の形成の工程を経て製造された後、はんだリフローを経て他の基板に接続される。これらの工程において、この半導体パッケージの反りがどのように変わっていくかを以下に述べる。図８Ａ〜８Ｃはこの反りの状況を図７の半導体パッケージの断面で示した図である。これらの図では本例の半導体パッケージと接続する他の基板は示していないが、図中の半導体パッケージの下側にある。【００３３】
半導体チップ１はフリップチップ方式によって基板２に接続される。このフリップチップ接続を行なう工法としては、圧接法、熱圧着法、はんだ融着法、超音波圧着法などのいくつかの工法がある。何れの工法においても接続時には熱を加えられる。例えば圧接法によってフリップチップ接続する場合は、アンダーフィル樹脂４の硬化温度は１８０〜２５０℃が一般的であるため、この場合の基板２の温度は１５０〜２２０℃となる。この温度で、３×１０−６／Ｋ程度の熱膨張係数である半導体チップ１に対して、１５×１０−６／Ｋ程度と熱膨張係数の大きい基板２が、膨張した状態で接続される。このため、接続後に常温に戻った時点では、基板２の収縮によって、半導体チップ１が搭載された面が凸となる方向の反りが発生する（図８Ａ参照）。この反り量は、半導体チップ１や基板２の厚さが薄いほど、また半導体チップ１のサイズが大きいほど顕著となる。一方、変曲点形成部７の近傍の反りの度合いは変曲点形成部７の形成方法によって決まる。例えば、変曲点形成部７の材料を常温に近い温度で基板２上に接着した場合、あるいは、変曲点形成部７の材料が樹脂からなり、その硬化を常温に近い温度で行なって変曲点形成部７を形成した場合には、常温においてこの部分はほぼ平坦にすることができる。【００３４】
その後に実施するはんだリフローの温度は、例えば、Ｓｎ−3.5Ａｇ−0.5Ｃｕの無鉛はんだを用いた場合にはその融点が２２５℃であるため、２４０〜２６０℃程度である。このため、このはんだリフロー時には、再び基板２が膨張する。この結果、基板２は図８Ａの状態とは逆向きに反る。図８Ｂ、８Ｃはこのリフロー温度域でのパッケージの状態を示しており、図８Ｂは図７のＡ―Ａ’断面、図８Ｃは図７のＢ―Ｂ’断面の模式図である。ここで、半導体チップ１の周辺には、基板２よりも大きな熱膨張係数を持つ変曲点形成部７が形成されているため、この部分で基板２は半導体チップ１が接続された部分とは逆の方向に反る。すなわち、基板２における変曲点形成部７が形成された部分が、変曲点形成部７が形成された側の面を凸とした形状に反る。このように、反り形状が変曲点形成部７近傍を変曲点として変化するので、変曲点形成部７よりも外側部分の基板２は水平に近づく。このため、外部端子３が配された接続エリアはほぼ水平をなす。したがって、この半導体パッケージと他の基板との間の接続不良を減少させることができる。【００３５】
この変曲点形成部７による逆向きの反りの発生とその反り量については、変曲点形成部７の材料の物性や、変曲点形成部７の厚さや幅などで調整することが可能である。【００３６】
変曲点形成部７の材料としては、熱膨張係数が比較的大きい材料を選定することが好ましく、少なくとも基板２よりも高い熱膨張係数を持つ必要がある。例えば、基板２の材料として一般的に用いられる材質「ＦＲ−４」のガラスクロス基板の熱膨張係数は１５×１０−６／Ｋであることから、変曲点形成部７の材料の熱膨張係数はこれより大きい必要がある。これを満たす具体的な材料としては、樹脂材料ではエポキシ樹脂がある。【００３７】
また、効果的に基板２を逆向きに反らせるためには、はんだリフロー温度域で基板２を反らせるだけの高い剛性を有していることが必要とされる。このためには、はんだリフロー温度域での、変曲点形成部７の材料の弾性率が、基板２よりも高いことが好ましい。はんだリフローははんだの融点よりも高い温度でなされるため、変曲点形成部７の材料の弾性率は、はんだの融点において基板２よりも高いことが好ましい。【００３８】
変曲点形成部７の材料として樹脂材料を用いる場合に、フィラーを含有させることもできる。この場合には、フィラーの熱膨張係数が高いほど好ましい。例えば、一般的にフィラーとして用いられる材料であるシリカ、アルミナ、Ｃｕの熱膨張係数はそれぞれ５×１０−６／Ｋ、７〜８×１０−６／Ｋ、１７×１０−６／Ｋである。したがって、熱膨張係数の観点からはＣｕのような金属フィラーがより好ましい。さらには、弾性率は低いながら熱膨張係数が著しく大きいシリコーンフィラーも、例えばシリカハイブリッドのような高ガラス転移点（Ｔｇ）を有し且つ高剛性の樹脂と組み合わせることで変曲点形成部７の材料の熱膨張係数を大きくするという効果が得られる。一方、変曲点形成部７の材料の弾性率を向上させるためには、シリカ、アルミナ、およびＣｕのような金属のフィラーのいずれも好ましい。【００３９】
以上のように、変曲点形成部７の材料としては、各種のものを選択することができる。但し、基板２の反りが問題になるのははんだリフロー工程であるため、上記の弾性率としては、はんだリフロー温度域での値が重要である。図９は、基板２の材料として一般的に使用される材質「ＦＲ−４」のガラスクロス基板の弾性率の温度依存性を示したグラフである。この基板は常温では１０ＧＰａ程度の高弾性特性を示す。ところが、無鉛はんだとして一般的なＳｎ−Ａｇ−Ｃｕ系のはんだの融点である２２０℃から２３０℃の間での弾性率は、常温時の約５分の１の２ＧＰａ程度である。よって、この場合には、変曲点形成部７の材料の弾性率は、この温度域で２ＧＰａを超える弾性率を有していればよい。例えば、図１０に示すような弾性特性を有する材料である熱硬化性アミン系エポキシ樹脂が適用可能である。この樹脂は図１０に示すように２２５℃で、基板２の弾性率２ＧＰａを上回る４ＧＰａの弾性率を有しているため、変曲点形成部７の材料に好適である。また、樹脂材料はガラス転移点温度（Ｔｇ）以上で弾性率が急激に低下することが知られている。このため、変曲点形成部７の材料として樹脂材料を用いる場合には、ガラス転移点温度（Ｔｇ）の高い材料であることが好ましい。さらには、変曲点形成部７の材料のガラス転移点温度（Ｔｇ）がはんだの融点を超える材料であればもっと良い。【００４０】
一方、変曲点形成部７による効果を大きくするために、基板２の材料を最適化することも可能である。はんだリフロー温度域での弾性率が低い材料を基板２の材料として用いれば、変曲点形成部７の材料についても弾性率が低いものが適用可能となるため、好ましい。これにより、変曲点形成部７の材料の選定の自由度が高くなる。同様に、基板２の熱膨張係数についても低いことが好ましく、半導体チップ１の熱膨張係数に近いほど好ましい。【００４１】
上記の材質「ＦＲ−４」に限らずほとんどの基板２の材料においては、ガラス転移点温度（Ｔｇ）を超えると、急激な弾性率の低下が見られる。しかも、材料によってその低下量や、その低下が開始される温度は異なる。以上では、材質「ＦＲ−４」の場合を示したが、例えばアラミド不織布に樹脂を含浸させた基板材料を選定してもよい。例えばアラミド不織布を基材とした基板の熱膨張係数は材質「ＦＲ−４」よりも低く、１０×１０−６／Ｋ程度であり、その基板のはんだリフロー温度域での弾性率も低いことから、変曲点形成部７による効果が大きくなる。また、このアラミド不織布を適用した基板では、その熱膨張係数が低いことから、Ｃｕのような金属材料との熱膨張係数の差が大きくなる。そのため、変曲点形成部７の材料として金属板のような無機材料を適用することが可能になる。この際には、はんだリフロー温度域で、基板２と変曲点形成部７とが密着していることが重要である。【００４２】
次に、本発明の第２の実施の形態となる半導体パッケージを説明する。図１１はその平面図、図１２Ａ〜１２Ｃはその断面図を示している。第１の実施の形態（図７）では、半導体チップ１と外部端子３が基板２における同一の面に配された半導体パッケージの例を示した。これに対し、半導体チップ１と外部端子３がそれぞれ異なる面に配された例を以下に示す。【００４３】
図１２Ａは、図１１のＡ―Ａ’断面の模式図であり、図１１に示される半導体パッケージの製造工程において、半導体チップ１と基板２の接続、アンダーフィル樹脂４の充填と硬化とが完了した後の、常温時のパッケージ状態を示している。この状態では、フリップチップ接続時の熱負荷によって、半導体チップ１と基板２との熱膨張係数の違いに起因して、半導体チップ１が搭載された面が凸となる方向の反りが発生している（図１２Ａ参照）。図８Ａの場合と同様に、反りは半導体チップ１と基板２とが重なっているところで発生する。この結果、基板１は、半導体チップ１のある部分では曲線を描くが、半導体チップ１のない部分では基板２は直線となる。この場合にも、半導体チップ１が搭載される面に変曲点形成部７を形成することによって、図１２Ｂに示したように接続エリアの水平性を確保することが可能となる。よって、接続不良の大幅な低減が可能となる。【００４４】
以上の第１及び第２の実施の形態においては、基板２において、半導体チップ１と変曲点形成部７とが同一の面に搭載されている。しかし、変曲点形成部７を、半導体チップ１が搭載された側と反対側の面に形成することも可能である。この場合には、基板２よりも熱膨張係数の小さな材料を変曲点形成部７の材料に用いることができる。これにより、上記の各実施の形態における場合と全く同一の機能を持たせることができる。すなわち、はんだリフロー時に接続エリアの水平性が確保され、接続不良の大幅な低減が可能となる。【００４５】
次に、変曲点形成部７の形成方法と形状について説明する。変曲点形成部７は、半導体チップ１を搭載する前に基板２に予め形成しておく方法と、半導体チップ１を搭載した後に形成する方法のうち、どちらで形成してもよい。例えば、変曲点形成部７の材料として樹脂を用いる場合には、メタルマスクやスクリーンマスクによる印刷形成や、ディスペンス形成が適用可能である。【００４６】
変曲部形成部７としては、各種の形状のものを用いることができる。例えば、メタルマスクによる印刷形成によって変曲部形成部７を形成する場合には、コストメリットが大きく、さらには印刷樹脂表面の平坦性を確保しやすいという利点を有する。しかし、この印刷形成によって変曲部形成部７を半導体チップ１の外周全周に連続する場合、メタルマスクの製造が困難である。このような場合に対応させるためには、変曲部形成部７は、図１３に示すように半導体チップ１の四隅近傍のみに形成された形状としてもよい。あるいは、図１４に示すように半導体チップ１の４辺に沿った形状としてもよい。変曲部形成部７の一部に切れ目を有したこれらの形状においても、基板２において変曲点を形成できるため、基板２の反りを矯正して接続エリアのはんだ接続不良を低減することが可能である。また、変曲点形成部７は半導体チップ１と接触していてもよい。例えば、図１５Ａ、１５Ｂに示すように、変曲点形成部７の内周が半導体チップ１の外周と接触していてもよい。さらには、図１６Ａ、１６Ｂに示すように、変曲点形成部７が半導体チップ１の外周に配されているだけでなく、半導体チップ１の上面をも覆った形状としてもよい。【００４７】
変曲点形成部７においては、その体積が大きいほど、基板１の反りを矯正する応力を発生させやすい。そのため、体積が大きい場合は、変曲点形成部７の材料に求められる特性、例えば熱膨張係数、ガラス転移点、加熱時の弾性率などにおいて要求される物性の範囲が広がり、変曲点形成部７の材料の選定の自由度が上がるという利点を有する。しかし、半導体パッケージの平面方向の面積を増加させる場合には、他の部品の実装エリアを圧迫することになる。このため、これらのバランスから最適な変曲点形成部７を設定する必要がある。その際には、変曲点形成部７の配置エリアを、半導体チップ１になるべく近接させておくことが好ましい。この場合、基板２における半導体チップ１の外側部分に関してより根幹での変曲が可能になることから、外部端子３の所望の平坦性を確保することが可能な範囲の拡大ができる。【００４８】
半導体パッケージの厚さ方向における変曲点形成部７の厚さを増加させることによっても、基板２の反りを矯正する応力を増加させることが可能である。但し、半導体パッケージの薄型化というメリットが低減しないよう、同一面の実装部品よりも変曲点形成部７の高さを低くしておくことが望ましい。【００４９】
補強材料によって基板の反りを抑制する従来の半導体パッケージの構造においては、その補強材料の半導体パッケージにおける占有面積および体積が非常に大きかった。そのため、半導体パッケージに対して実装面積の点で複数の電子部品を実装することが困難であった。これに対して本発明では、反り抑制方法として、基板２上に部分的に変曲点を形成する矯正方法を採用したことにより、反り矯正のための構造を最小化することが可能となる。そのため、例えば図１３に示すように、変曲点形成部７の占有面積を小さくして、半導体パッケージの一方の面全面を他部品の実装エリアとした構造が可能になる。よって、小型、薄型を維持した高密度な半導体パッケージが実現可能になる。【００５０】
なお、以上に述べた実施の形態においては、本発明の半導体パッケージにおける基板と他の基板とをはんだバンプで接続していた。しかし、この接続方法についてははんだバンプに限られるものではない。この他の接続方法、例えば導電性接着剤による接続方法を用いた場合においても、基板の反りが問題になる場合には本発明は有効である。【００５１】
また、本発明の半導体パッケージにおいては、基板よりも大きな熱膨張係数を有する材料からなる変曲点形成部を、半導体チップが搭載された側の面の一部に形成した後、熱工程を実施することで、基板の反りを矯正している。あるいは、基板よりも小さな熱膨張係数を有する材料からなる変曲点形成部を、半導体チップが搭載された側とは反対側の面の一部に形成した後、熱工程を実施することで、基板の反りを矯正している。このような反り矯正方法は、基板とこれに搭載される部品との熱膨張係数の際に起因して反りが発生する基板において、その反りを矯正するために、本明細書で述べた実施の形態の他にも広く適用できることは明らかである。【００５２】
本発明の反り矯正方法を用いることで、小型、薄型の半導体パッケージが実現可能になる。そして、この半導体パッケージや基板を用いれば、電子機器の小型化、薄型化が図れ、低価格で魅力のある製品提供が可能となる。【００５３】
また、本発明の半導体パッケージは、特に、複数のチップを１つのパッケージに混載したシステムインパッケージ（ＳｉＰ）に好適である。このシステムインパッケージの一例の断面図を図１７に示す。ここで、半導体チップ１、基板２、外部端子３、アンダーフィル樹脂４、変曲点形成部７からなる本発明の半導体パッケージに、他の半導体パッケージ６が搭載された新たな半導体パッケージ（システムインパッケージ）が構築されている。こうした構造は、本発明の半導体パッケージにおける、基板の反りを矯正したことと、デッドエリアが小さいことという特徴のため、実現できる。このように、本発明は、デバイスの種類によらず全ての半導体パッケージ、例えばＣＰＵ，ロジック、メモリなどの半導体チップを搭載する半導体パッケージに対して適用できる。個々の半導体チップを本発明の構造の半導体パッケージに搭載することにより、従来の半導体パッケージに比べ、小型、薄型、高密度、高信頼性、低コストの半導体パッケージを実現できる。また、このような発明の半導体パッケージを電子機器へ適用することによって、小型化及び薄型化が要求される携帯電話、デジタルスキルカメラ、ＰＤＡ（Personal  Digital  Assistant）、ノート型パーソナルコンピュータなどの携帯機器の更なる小型化及び薄型化が可能になり、製品の付加価値を高めることができる。【００５４】
最後に、本発明の半導体パッケージの実施結果について述べる。図１３に示した構造の半導体パッケージにおいて、材質「ＦＲ−４」の基板２と、図１０に示した特性の熱硬化性アミン系エポキシ樹脂からなる変曲点形成部７と、Ｓｎ−3.5Ａｇ−0.5Ｃｕの無鉛はんだによる外部端子３とを用いた。この半導体パッケージを他の基板に接続する際、２５０℃ではんだリフローを実施した。その結果、接続部の歩留まりは１００％であった。一方、変曲点形成部７が設けられていないこと以外は上記と同じ半導体パッケージを製造し、上記と同じようにはんだリフローを経て他の基板と接続したところ、接続部の歩留まりは２３％であった。これにより、本発明の有効性が確認できた。
【図１】
2007037055.tif 000002
【図２Ａ】
2007037055.tif 000003
【図２Ｂ】
2007037055.tif 000004
【図２Ｃ】
2007037055.tif 000005
【図３】
2007037055.tif 000006
【図４Ａ】
2007037055.tif 000007
【図４Ｂ】
2007037055.tif 000008
【図４Ｃ】
2007037055.tif 000009
【図５】
2007037055.tif 000010
【図６】
2007037055.tif 000011
【図７】
2007037055.tif 000012
【図８Ａ】
2007037055.tif 000013
【図８Ｂ】
2007037055.tif 000014
【図８Ｃ】
2007037055.tif 000015
【図９】
2007037055.tif 000016
【図１０】
2007037055.tif 000017
【図１１】
2007037055.tif 000018
【図１２Ａ】
2007037055.tif 000019
【図１２Ｂ】
2007037055.tif 000020
【図１２Ｃ】
2007037055.tif 000021
【図１３】
2007037055.tif 000022
【図１４】
2007037055.tif 000023
【図１５Ａ】
2007037055.tif 000024
【図１５Ｂ】
2007037055.tif 000025
【図１６Ａ】
2007037055.tif 000026
【図１６Ｂ】
2007037055.tif 000027
【図１７】
2007037055.tif 000028
【国際調査報告】
2007037055.tif 000029
2007037055.tif 000030