【手続補正書】
【提出日】平成20年9月5日(2008.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ディバイスの製造方法であって、
相互に対向する第１及び第２の主表面を有する半導体基板を設け、この半導体基板は、第２主表面に第１導電率形の強くドープされた領域を有し、第１主表面に第１導電率形の弱くドープされた領域を有し、
上記基板の作動領域に複数個の溝と複数個のメサとを形成し、各溝は、強くドープされた領域に向け、第１主表面から第１深さ位置まで延びる第１延長部分を有し、各メサは側壁面を有し、上記の複数個の溝の各々は、複数個のメサの１つにより、その他の溝の各々から離れていて、
作動領域と、作動領域の外側およびこれに隣接する端子領域内に延びる、複数個のメサと複数個の溝との所定領域上に、誘電体層が、複数個のメサのうち上記所定領域内の各メサの頂部、複数個の溝の各々の両側面および底部ならびに端子領域の頂部を覆うまで上記の誘電体層を形成し、
複数個のメサと複数個の溝との所定領域から上記の誘電体層を取り除いて、複数個の溝の底部にある誘電体層を除去し、
作動領域と端子領域との間の境界の領域上に保護シールドを形成し、
その後複数個のメサと複数個の溝との所定領域の上から保護シールドを部分的に除去し、
複数個のメサと複数個の溝との所定領域の少なくとも１つのメサに、隣接対の溝において、１つの溝の側壁面で、第１導電率形のドーパントを打込み、上記の１つの溝の側壁面に、強くドープされた領域より低いドープ濃度を有する第1導電率形の第１ドープ領域を形成し、
複数個のメサと複数個の溝との所定領域の上記少なくとも１つのメサに、第１導電率形のドーパントを打込んだ側壁に対向する上記の少なくとも１つのメサの側壁面で、第２導電率形のドーパントを打込んで、第１導電率形のドーパントを打込んだ側壁に対向する側壁面に第２導電率形の第２ドープ領域を設けるもの。
【請求項２】
請求項１に記載した半導体ディバイスの製造方法であって、保護シールドを形成する工程が、
複数個のメサと複数個の溝との所定領域の上にフォトレジストの層を沈着させ、
複数個のメサと複数個の溝との所定領域の各側の最後の溝の外側壁上のフォトレジストが保護され、上記の所定領域の残りの個所は保護されないように、マスクを置き、
フォトレジストの保護されていない部分を、紫外線光、深紫外線光、電子ビームおよびＸ線を含むグループから選ばれたフォトレジスト反応体に晒すことからなるものにおいて、
上記の保護シールドを部分的に除去する工程が、
複数個のメサと複数個の溝との所定領域上からマスクを除き、
反応したフォトレジストを構造体から取除き、
複数個のメサと複数個の溝の所定領域を湿式エッチング法によりエッチングして、反応しなかったフォトレジストにより誘電体層が保護されていた、上記の所定領域の各側の最後の溝の外側壁をのぞいて、上記の所定領域から反応しなかったフォトレジストと誘電体層とを除去し、上記の誘電体層は上記の各最後の溝の外側壁へのイオン打込みを阻止するため残されているもの。
【請求項３】
請求項２に記載した半導体ディバイスの製造方法であって、
第２ドープ領域と電気的に連結する第３ドープ領域を第１および第２ドープ領域の第１主表面に設け、
第１導電率形の第４ドープ領域を、これが第３ドープ領域を挟んで第１ドープ領域と対向するように、上記の１つの溝の第１主表面と側壁面の少なくとも一方に設け、
ゲート電極層を、第１ドープ領域と第４ドープ領域との間で、ゲート絶縁層を介在させて第３ドープ領域に対向させて設けることからなるもの。
【請求項４】
請求項３に記載した半導体ディバイスの製造方法であって、ゲート電極層が少なくとも１つの溝に形成されるもの。
【請求項５】
請求項３に記載した半導体ディバイスの製造方法であって、ゲート電極層が第１主表面上に形成されるもの。
【請求項６】
請求項１に記載した半導体ディバイスの製造方法であって、保護シールドを形成する工程が、
複数個のメサと複数個の溝との所定領域を乾式エッチング法を用いてエッチングして、複数個の溝の各々の両側部と底部とにある誘電体層を除去し、
マスクを、このマスクの開口部のみが、作動領域の各側の最後の溝とこれに隣接するメサ領域上に位置するように位置決めし、
作動領域の最後の溝とこれに隣接するメサ領域のみが、フォトレジストが沈着する領域であるようにフォトレジストの層をマスク上に沈着させることからなるものにおいて、
部分的に保護シールドを除去する工程が、最後の溝とこれに隣接するメサ領域とを除いて、フォトレジストが沈着するのを阻止したマスクを除去することからなるもの。
【請求項７】
請求項６に記載した半導体ディバイスの製造方法であって、更に、
第２ドープ領域と電気的に連結する第３ドープ領域を第１および第２ドープ領域の第１主表面に設け、
第１導電率形の第４ドープ領域を、これが第３ドープ領域を挟んで第１ドープ領域と対向するように、上記の複数個の溝の第１主表面と側壁面のいずれかに設け、
ゲート電極層を、第１ドープ領域と第４ドープ領域との間で、ゲート絶縁層を介在させて第３ドープ領域に対向させて設けることからなるもの。
【請求項８】
請求項６に記載した半導体ディバイスの製造方法であって、ゲート電極層が第１主表面上に形成されるもの。
【請求項９】
請求項６に記載した半導体ディバイスの製造方法であって、更に、
第２ドープ領域と電気的に連結する第３ドープ領域を第１および第２ドープ領域の第１主表面に設けることからなるもの。
【請求項１０】
請求項６に記載した半導体ディバイスの製造方法であって、更に、電極層を第１ドープ領域とオーム接触させるもの。
【請求項１１】
請求項６に記載した半導体ディバイスの製造方法であって、更に、
半導体ディバイスの製造において第１および第２導電率形のドーパントの各々の拡散長さが、隣接対の溝の側壁面から、第１および第２ドープ領域のＰ−Ｎ接合までの距離より長いもの。
【請求項１２】
請求項１に記載した半導体ディバイスの製造方法であって、更に、
第２ドープ領域と電気的に連結する第３ドープ領域を第１および第２ドープ領域の第１主表面に設けることからなるもの。
【請求項１３】
請求項１に記載した半導体ディバイスの製造方法であって、更に、
電極層を第１ドープ領域とショットキー(Schottky)接触させることからなるもの。
【請求項１４】
請求項１に記載した半導体ディバイスの製造方法であって、
半導体ディバイスの製造において第１および第２導電率形のドーパントの各々の拡散長さが、隣接対の溝の側壁面から、第１および第２ドープ領域のＰ−Ｎ接合までの距離より長いもの。
【請求項１５】
請求項１に記載した半導体ディバイスの製造方法であって、各側壁面が、第１主表面に対し所定の傾斜角度を維持するもの。
【請求項１６】
請求項１に記載した半導体ディバイスの製造方法であって、乾式エッチング法を用いて、複数個のメサと複数個の溝との所定領域から誘電体層を除去するもの。
【請求項１７】
請求項１に記載した半導体ディバイスの製造方法であって、第１導電率形のドーパントが第１所定打込み角度で打込まれるもの。
【請求項１８】
請求項１に記載した半導体ディバイスの製造方法であって、第２導電率形のドーパントが第２所定打込み角度で打込まれるもの。
【請求項１９】
請求項１に記載した半導体ディバイスの製造方法であって、更に、
複数個の溝に絶縁材料を充填し、
構造体の頂面を平坦化して、
その構造体に超接合装置を形成するもの。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
簡単に述べると、本発明は、相互に対向する第１及び第２の主表面を有する半導体基板を設けることを含む半導体ディバイスの製造方法からなる。上記の半導体基板は、第２主表面に第１導電率形の強くドープされた領域を有し、第１主表面に第１導電率形の弱くドープされた領域を有する。この方法は、上記の半導体基板において、その作動領域に複数個の溝と複数個の台地(メサ)とをエッチングして設けることを含む。各溝は、強くドープされた領域に向け、第１主表面から第１深さ位置まで伸びる第１延長部分を有し、各メサは、第１主表面に対し所定の傾斜を維持する側壁面を有する。上記の複数個の溝の各々は、複数個のメサの１つにより、その他の溝の各々から離れている。この方法は、作動領域と、作動領域の外側およびこれに隣接する端子領域内に伸びる、複数個のメサと複数個の溝との所定領域を、各メサの頂部、複数個の溝の各々の両側壁面および底部ならびに端子領域の頂部を酸化物が覆うまで酸化することを含む。この方法は、複数個のメサと複数個の溝との所定領域を、乾式酸化物エンチング法によってエッチングし、複数個の溝の底部にある酸化物を除去することを含む。この方法は、作動領域と端子領域との間の境界の所定領域上に保護シールドを形成し、その後複数個のメサと複数個の溝との所定領域の上から保護シールドを部分的に除去することを含む。この方法は、複数個のメサと複数個の溝との所定領域の少なくとも１つのメサに、隣接対の溝において、１つの溝の側壁面で、第１導電率形のドーパントを、第１所定打込み角度で打込み、上記の１つの溝の側壁面に、強くドープされた領域より低いドープ濃度を有する第１導電率形の第１ドープ領域を形成することを含む。また、この方法は、複数個のメサと複数個の溝との上記所定の少なくとも１つのメサに、第１導電率形のドーパントを打込んだ側壁に対向する上記少なくとも１つのメサの側壁面で、第２導電率形のドーパントを、第２所定打込み角度で打込んで、第１導電率形のドーパントを打込んだ側壁に対向する側壁面に第２導電率形の第２ドープ領域を設けて、複数個の溝の少なくとも１つの溝の深さ方向に沿って位置する第１および第２ドープ領域のＰ−Ｎ接合を形成すると共に、作動領域の、イオンが打込まれていない外側壁を設けることを含む。この方法は、複数個の溝に絶縁材料を充填し、構造体の頂面を平坦化して、超接合装置をこの構造体上に形成することを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の第２実施例では、半導体ディバイスの製造方法は、第１及び第２の主表面を有する半導体基板を設けることを含む。この半導体基板は、第２主表面に第１導電率形の強くドープされた領域を有し、第１主表面に第１導電率形の弱くドープされた領域を有する。複数個の溝と複数個のメサとが基板に形成されており、各溝は、強くドープされた領域に向け、第１主表面から第１深さ位置まで伸びる第１延長部分を有し、その側壁面は、第１主表面に対し所定の傾斜を維持する。上記の複数個の溝の各々は、メサ領域により、その他の溝から離れている。次の工程で、酸化物が沈着されて各メサの頂部ならびに各溝の側壁と底部とを酸化物の厚い層で被覆する。この方法は乾式酸化物エンチング法を用いて、各溝の側壁上と底部にある酸化物を除去することを含む。ついで、最後の溝とこの溝に隣接するメサの一部分を除いて所定領域の溝とメサ上にマスクが置かれる。フォトレジストが沈着されて、マスクが取り除けられる。この方法は、所定領域の溝とメサとのイオン打込みを含む。然し、フォトレジストが最後の溝の上に置かれているので、この溝へのイオン打込みは阻止される。構造体の他方端上の最後の溝へのイオン打込みも、同様の方法で阻止される。マスクが置かれているので、フォトレジストが最後の溝と、これに隣接するメサの一部分上に沈着し、マスクが除かれる。この溝へのイオン打込みは、また、フォトレジストにより阻止される。最後の溝へのイオン打込みを阻止することにより、この基板の上に形成されるディバイスの雪崩破壊電圧の劣化を防ぐ。イオン打込み後フォトレジストが溝とメサとから取りのけられる。最後の溝を洗浄した後、全ての溝に絶縁材料が充填され、ディバイスの頂面が平坦化される。ついで基板が超接合装置の形成準備態勢にはいる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
図１に関しては、強くドープされたＮ＋基板３と弱くドープされたＮ−層５とを含む半導体ウエハの部分図が示されている。ここで用いられているように、導電率とは、記載の実施例に制限されるが、当業者であれば、Ｐ形導電率は、Ｎ形導電率に変えることができ、上記の半導体ディバイスはそれでも機能的には正しい(即ち、第１あるいは第２導電率形を用いると言っている。）ことが分かる。よって、ここで使用する場合、ＮまたはＰと言っているのはＮはＰに置き換えることができ、ＰはＮに置き換えることができることを意味する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
図６は、マスク１５(即ち、保護シールド)を置き、既知の反応体１７を、マスク１５では保護されない非保護フォトレジスト１３にあてがった図５の構造体を示す。マスク１５は、全ての端子領域と、作動領域と端子領域との間の境界に近接した所定の領域にある作動領域の一部との上に置くのが好ましい。既知の反応体１７は紫外線光、深紫外線光、電子ビーム、Ｘ線等を含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図９は、第１所定角度Φ(即ち、第１所定打込み角度Φ)で、図８の構造体へのイオン打込みを示す。第１所定打込み角度Φは、溝９の幅(Ａ)と深さ(Ｂ)とで決定され、(即ち、Ａ／Ｂ＝打込み角度Φのタンジェント(正接))垂線から約２度から１２度までである。イオンは、各溝９の底部に打込まれない角度Φで打ち込まれる。周囲の領域に打込みの拡散が起こらないよう溝9の底部へのイオンの打込みは回避される。イオンの打込みは、約３０〜２００キロ電子ボルト(ｋｅＶ)のエネルギーレベルで、約１Ｅ１３から１Ｅ１４ｃｍ−２の範囲（即ち、約１ｘ１０１３から１ｘ１０１４ｃｍ−２）のドープ量で行われる。よって、第１導電率形のドーパントは、複数個のメサと複数個の溝との所定領域の少なくとも１つのメサに、隣接する対の溝９において、１つの溝９の一側面で打込まれ、１つの溝９の一側面に、強くドープされた領域より低いドープ濃度を有する第１導電形の第１ドープ領域を形成する。図示のように、最後の溝９の外壁上の酸化物１９(図９左側)がその面へのイオン打込みを阻止している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図１４は、第１所定角度Φでの、図１３の構造体へのイオン打込みを示す。第１所定角度Φは、溝９の幅(Ａ)と深さ(Ｂ)とで決定され、(即ち、Ａ／Ｂ＝打込み角度Φのタンジェント)垂線から約２度から１２ 度までである。イオンは、各溝９の底部に打込まれない角度Φで打ち込まれる。周囲の領域に打込みの拡散が起こらないよう溝９の底部へのイオンの打込みは回避される。イオンの打込みは、約３０〜２００ｋｅＶのエネルギーレベルで、約１Ｅ１３から１Ｅ１４ｃｍ−２の範囲のドープ量で行われる。よって、第１導電率形のドーパントは、複数個のメサ１１と複数個の溝９との所定領域の少なくとも１つのメサに、隣接対の溝９において、１つの溝９の側壁面で、打込まれ、上記の１つの溝９の一側面に、強くドープされた領域より低いドープ濃度を有する第１導電形の第１ドープ領域を形成する。図示のように、最後の溝９のフォトレジスト２３(左側)が溝９へのイオン打込みを阻止している。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
【図面の簡単な説明】
【図１】本発明の第１の好ましい実施例による、エピタキシアル層があてがわれた半導体基板の部分断面図である。
【図２】エッチングでエピタキシアル層に溝を形成した後の図１の半導体基板およびエピタキシアル層の部分断面図である。
【図３】酸化物沈着工程後の図２の構造体の部分断面図である。
【図４】乾式エッチング工程後の図３の構造体の部分断面図である。
【図５】フォトレジスト層沈着後の図４の構造体の部分断面図である。
【図６】マスクが置かれ、反応媒体が非保護領域にあてがわれているのを示す図５の構造体の部分断面図である。
【図７】反応したフォトレジストが取り除けられた後の図６の構造体の部分断面図である。
【図８】湿式酸化物エッチング法により、残っているフォトレジストと、作動領域の最後の溝の外壁上のもの以外の酸化物とを除いた後の図７の構造体の部分断面図である。
【図９】第１打込み角度でのイオン打込みを示す図８の構造体の部分断面図である。
【図１０】第２打込み角度でのイオン打込みを示す図８の構造体の部分断面図である。
【図１１】図１０の構造体に形成された超接合装置を示す部分断面図である。
【図１２】本発明の第２実施例による、酸化物の沈着と、その後の溝の側壁と底部とのエッチング後の図２対応の構造体を示す部分断面図である。
【図１３】構造体の片側の最後の溝をマスクすると共にフォトレジストを沈着させた後の図１２の構造体を示す部分断面図である。
【図１４】或る第１角度でのイオン打込みを示す図１３の構造体の部分断面図である。
【図１５】構造体の図１３とは反対側の最後の溝にマスクをすると共に、フォトレジストを沈着させた後の図１２の構造体を示す部分断面図である。
【図１６】或る第２角度でのイオン打込みを示す図１５の構造体の部分断面図である。
【図１７】図１６の構造体に形成された超接合装置を示す部分断面図である。