【手続補正書】
【提出日】平成19年4月11日(2007.4.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
読み出しイネーブル信号の印加に応答してデータ出力信号を提供する出力バッファと、
前記読み出しイネーブル信号の印加に応答して出力フラッグ信号を印加し、前記読み出しイネーブル信号が少なくともホールドタイムの間の状態である時は前記出力フラッグ信号を遮断する判断回路と、
前記データ出力信号と出力イネーブル信号に連結され、前記出力イネーブル信号が印加された時は、出力ノードを前記データ出力信号で駆動し、その他の時は、前記出力ノードを高インピーダンス状態にするトライステート出力ドライバとを含み、
少なくとも一つの読み出しモードにおいて、前記出力イネーブル信号が前記出力フラッグ信号に応答することを特徴とするフラッシュメモリ装置。
【請求項２】
前記フラッシュメモリ装置はマルチプレクサをさらに含み、
前記マルチプレクサは、前記出力フラッグ信号と連結された第１信号入力と前記読み出しイネーブル信号と連結された第２信号入力から、読み出しモード入力信号に基づいて選択することができるマルチプレクサ出力を有し、前記出力イネーブル信号は、前記マルチプレクサ出力に応答することを特徴とする請求項１に記載のフラッシュメモリ装置。
【請求項３】
前記マルチプレクサは、
前記第１信号入力と連結された入力、前記マルチプレクサ出力と連結された出力、および読み出しモード入力信号が第１論理状態である時に、第１伝送ゲートがターンオンされるように連結された制御ゲートを有する第１伝送ゲートと、
前記第２信号入力と連結された入力、前記マルチプレクサ出力と連結された出力、および前記読み出しモード入力信号が第２論理状態である時に、第２伝送ゲートがターンオンされるように連結された制御ゲートを有する第２伝送ゲートとを含むことを特徴とする請求項２に記載のフラッシュメモリ装置。
【請求項４】
前記フラッシュメモリ装置は、前記読み出し入力信号を生成するためのプログラム可能なモードレジスタをさらに含むことを特徴とする請求項２に記載のフラッシュメモリ装置。
【請求項５】
前記プログラム可能なモードレジスタは、
前記フラッシュメモリ装置が動作中に受けたモードレジスタコマンドに応答してプログラム可能であり、前記フラッシュメモリ装置のパワーアップに従って前記レジスタを調整するためのリセット論理を有することを特徴とする請求項４に記載のフラッシュメモリ装置。
【請求項６】
前記マルチプレクサ出力を受け入れ、前記出力イネーブル信号を生成するためのデータ出力制御回路をさらに含むことを特徴とする請求項２に記載のフラッシュメモリ装置。
【請求項７】
前記フラッシュメモリ装置は、レジスタ読み出し動作とデータアレイ読み出し動作を実行する機能を有し、前記データ出力制御回路は、レジスタ読み出しが要求された時と、アレイ読み出しが要求されアレイデータが前記データ出力信号として出力されるように準備された時の双方において、前記マルチプレクサ出力に応答して前記出力イネーブル信号を許容することを特徴とする請求項６に記載のフラッシュメモリ装置。
【請求項８】
前記フラッシュメモリ装置は、外部チップイネーブル信号と外部読み出しイネーブル信号が共に印加された時に、前記読み出しイネーブル信号を印加する読み出しイネーブルバッファをさらに含むことを特徴とする請求項１に記載のフラッシュメモリ装置。
【請求項９】
読み出しイネーブル信号の印加に応答してデータ出力信号を提供する出力バッファと、
パイプライン読み出しモードと、非パイプライン読み出しモードとを含む少なくとも二つの読み出しモードを有することができる読み出しモード入力信号を生成するプログラム可能なモード回路と、
前記読み出しモード入力信号と前記読み出しイネーブル信号に基づいて出力イネーブル信号を生成し、前記非パイプライン読み出しモードでは、前記出力イネーブル信号の遮断が前記読み出しイネーブル信号の遮断に応答してトリガされ、前記パイプライン読み出しモードでは、前記出力イネーブル信号の遮断がホールドタイムの間遮断されたまま残っている前記出力イネーブル信号によってトリガされる制御回路と、
前記データ出力信号と前記出力イネーブル信号に連結され、前記出力イネーブル信号が印加された時は、出力ノードを前記データ出力信号で駆動し、それ以外の時は、前記出力ノードを高インピーダンス状態にするトライステート出力ドライバとを含むことを特徴とするフラッシュメモリ装置。
【請求項１０】
前記プログラム可能なモード回路は、前記フラッシュメモリ装置が動作中に受けるモードレジスタセットコマンドを通じてプログラム可能であることを特徴とする請求項９に記載のフラッシュメモリ装置。
【請求項１１】
前記プログラム可能なモード回路は、前記フラッシュメモリ装置のパワーアップに従って前記非パイプライン読み出しモードを示す読み出しモード入力信号をデフォルトで生成することを特徴とする請求項９に記載のフラッシュメモリ装置。
【請求項１２】
前記プログラム可能なモード回路は、前記フラッシュメモリ装置のパワーアップに従って前記パイプライン読み出しモードを示す読み出しモード入力信号をデフォルトで生成することを特徴とする請求項９に記載のフラッシュメモリ装置。
【請求項１３】
装置がメモリコントローラに読み出しデータを伝送するように前記装置に印加される読み出しイネーブル出力を有するメモリコントローラと、
前記メモリコントローラからのアドレス、コマンド、および書き込みデータを伝送し、前記メモリコントローラに読み出しデータを伝送するための多重化されたメモリバスと、
前記多重化されたメモリバスと前記読み出しイネーブル出力信号と連結され、パイプラインバースト読み出しモードを有するフラッシュメモリ装置とを備え、
前記フラッシュメモリ装置は、前記読み出しイネーブル出力のｎ＋１番目の印加を受けた後、設定時間が経過するまで前記メモリコントローラにｎ番目の読み出しデータを伝送し、その後、前記フラッシュメモリ装置は、前記メモリコントローラにｎ＋１番目の読み出しデータを伝送し始め、
前記フラッシュメモリ装置は、前記読み出しイネーブル出力のｎ番目の印加の遮断の後、ホールド時間内に前記読み出しイネーブル出力のｎ＋１番目の印加が入力されない場合に、前記メモリコントローラへのｎ番目の読み出しデータの伝送を止めて前記多重化されたメモリバスを解除することを特徴とするメモリシステム。
【請求項１４】
前記フラッシュメモリ装置は、ＮＡＮＤストレージノードアレイ構造を有するメモリアレイを有することを特徴とする請求項１３に記載のメモリシステム。
【請求項１５】
前記フラッシュメモリ装置は、非パイプラインバースト読み出しモードも有し、前記パイプラインまたは前記非パイプラインバースト読み出しモードのうちのいずれか一つで動作する能力を有することを特徴とする請求項１３に記載のメモリシステム。
【請求項１６】
前記メモリコントローラは、前記パイプラインまたは前記非パイプラインバースト読み出しモードのうちのいずれか一つを選択するように前記フラッシュメモリ装置にコマンドを伝達する機能を有することを特徴とする請求項１５に記載のメモリシステム。
【請求項１７】
前記フラッシュメモリ装置は、パワーアップ時に前記非パイプラインバースト読み出しモードをデフォルトで実行することを特徴とする請求項１５に記載のメモリシステム。
【請求項１８】
前記フラッシュメモリ装置は、パワーアップ時に前記パイプラインバースト読み出しモードをデフォルトで実行することを特徴とする請求項１５に記載のメモリシステム。
【請求項１９】
第１読み出しイネーブルの印加に応答して、フラッシュメモリ装置出力を要求されたデータワードで駆動し、この駆動を、
第２読み出しイネーブルの印加によってフラッシュメモリ装置が次に要求されたデータワードで前記フラッシュメモリ装置出力を駆動するまで、
または、
前記フラッシュメモリ装置出力が高インピーダンス状態になる、前記第１読み出しイネーブルの印加の遮断の後のホールド時間の経過まで、
継続することを特徴とするフラッシュメモリ装置の動作方法。
【請求項２０】
前記第１読み出しイネーブルの印加に対する前記応答は、第１読み出しモードで実行され、前記フラッシュメモリ装置は、第２読み出しモードを有し、前記第２読み出しモードは、前記第１読み出しイネーブルの印加に応答して、前記第１読み出しイネーブルが遮断されるまでフラッシュメモリ装置出力を要求されたデータワードで駆動することを含むことを特徴とする請求項１９に記載のフラッシュメモリ装置の動作方法。
【請求項２１】
モードレジスタセット命令に応答して前記第１または第２読み出しモードを選択する段階をさらに含むことを特徴とする請求項２０に記載のフラッシュメモリ装置の動作方法。
【請求項２２】
前記フラッシュメモリ装置のパワーアップ時に、デフォルトモードとして前記第２読み出しモードを選択する段階をさらに含むことを特徴とする請求項２０に記載のフラッシュメモリ装置の動作方法。
【請求項２３】
フラッシュメモリ装置、メモリコントローラ、および前記フラッシュメモリ装置と前記メモリコントローラを連結するバスを含むフラッシュメモリシステムの動作方法において、
前記メモリコントローラが前記フラッシュメモリ装置にｎ番目の読み出しイネーブル信号を印加する段階と、
前記メモリコントローラがｎ番目の前記読み出しイネーブル信号を遮断する段階と、
前記メモリ装置がｎ番目の前記読み出しイネーブル信号の印加に応答して前記バス上にｎ番目の読み出しデータを出力する段階と、
前記メモリコントローラが前記フラッシュメモリ装置にｎ＋１番目の前記読み出しイネーブル信号を印加し、前記バス上のｎ番目の読み出しデータを読み出す段階と、
前記メモリコントローラがｎ＋１番目の前記読み出しイネーブル信号を遮断する段階と、
前記フラッシュメモリ装置がｎ＋１番目の前記読み出しイネーブル信号の印加に応答してバス上のｎ番目の読み出しデータｎをｎ＋１番目の読み出しデータに変更する段階と、
前記メモリコントローラが前記バス上のｎ＋１番目の読み出しデータを読み出す段階と、
前記メモリ装置が前記バスからｎ＋１番目の読み出しデータを消し、ｎ＋１番目の読み出しイネーブル信号の遮断を受けてからホールド時間の経過後に前記バスを高インピーダンス状態にする段階とを含むことを特徴とするフラッシュメモリシステムの動作方法。
【請求項２４】
コマンドバースト読み出し動作において、ｎ番目とｎ＋１番目の前記読み出しイネーブル信号の印加と遮断に対して前記読み出しイネーブル信号の追加的な印加と遮断をさらに含むことを特徴とする請求項２３に記載のフラッシュメモリシステムの動作方法。
【請求項２５】
パイプライン読み出し動作モードを要求するため、ｎ番目の前記読み出しイネーブル信号の印加の前に前記メモリコントローラで命令を開始する段階と、
前記命令に応答して請求項２０による動作を実行するように前記メモリ装置を構成する段階とをさらに含むことを特徴とする請求項２３に記載のフラッシュメモリシステムの動作方法。
【請求項２６】
トライステート出力ドライバと、
パイプライン読み出し動作モードと非パイプラインバースト読み出し動作モードのうちの一つを選択する選択手段と、
前記選択されたバースト読み出し動作モードに応答する前記トライステート出力ドライバの動作を制御するための制御手段とを含むことを特徴とする不揮発性メモリ装置。
【請求項２７】
前記選択手段は、外部装置によって発行された命令に応じて設定されるレジスタを含むことを特徴とする請求項２６に記載の不揮発性メモリ装置。