【手続補正書】
【提出日】平成19年5月18日(2007.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１シフト信号を出力する第１シフトレジスタ回路部と、
前記第１シフトレジスタ回路部の次段に配置されるとともに、第２シフト信号を出力する第２シフトレジスタ回路部と、
第１電位でオンする第１導電型の複数のトランジスタによって構成され、前記第１シフト信号および前記第２シフト信号が入力されるとともに、前記第１シフト信号と、前記第２シフト信号とを論理合成してシフト出力信号を出力する論理合成回路部と、
を含むシフトレジスタ回路を備え、
前記第１シフトレジスタ回路部および前記第２シフトレジスタ回路部の少なくとも一方は、所定の駆動信号に応答して、前記第１シフト信号または前記第２シフト信号が出力されるノードの電位を前記論理合成回路部のトランジスタがオンしない第２電位にリセットするためのリセットトランジスタを含む、表示装置。
【請求項２】
前記第１シフトレジスタ回路部および前記第２シフトレジスタ回路部は、両方とも、前記リセットトランジスタを含む、請求項１に記載の表示装置。
【請求項３】
前記所定の駆動信号は、前記シフトレジスタ回路による走査を開始させるためのスタート信号である、請求項１または２に記載の表示装置。
【請求項４】
前記第１シフトレジスタ回路部および前記第２シフトレジスタ回路部の少なくとも一方は、前段の第１回路部と後段の第２回路部とを含み、
前記第２回路部は、前記第２電位側と前記第１シフト信号または前記第２シフト信号が出力されるノードとの間に接続されるとともに、前記第１回路部の出力ノードにゲートが接続された第１導電型の第１トランジスタを含み、
前記リセットトランジスタは、前記所定の駆動信号に応答して、前記第１回路部の出力ノードを前記第１電位にリセットする機能を有し、
前記リセットトランジスタにより前記第１回路部の出力ノードが前記第１電位にリセットされることに応答して、前記第１トランジスタがオン状態になることによって、前記第２回路部の前記第１シフト信号または前記第２シフト信号が出力されるノードが前記第２電位にリセットされる、請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記リセットトランジスタは、前記第１電位側と前記第１回路部の出力ノードとの間に接続されているとともに、前記所定の駆動信号を供給する第１駆動信号線にゲートが接続されている、請求項４に記載の表示装置。
【請求項６】
前記第１駆動信号線は、前記所定の駆動信号としての前記シフトレジスタ回路の走査を開始させるためのスタート信号を供給するスタート信号線である、請求項５に記載の表示装置。
【請求項７】
前記論理合成回路部のトランジスタは、
ソース／ドレインの一方が前記第１電位と前記第２電位とに切り替わる第１信号を供給する第１信号線に接続されるとともに、ゲートに前記第１シフト信号が入力される第２トランジスタと、
前記第２トランジスタのソース／ドレインの他方にソース／ドレインの一方が接続されるとともに、ゲートに前記第２シフト信号が入力される第３トランジスタとを含み、
前記第１シフト信号および前記第２シフト信号が前記第１電位のときに、前記第２トランジスタおよび前記第３トランジスタがオン状態になるとともに、前記第１信号線から前記第２トランジスタのソース／ドレインの一方に前記第１電位の前記第１信号が供給されることにより、前記第２トランジスタおよび前記第３トランジスタを介して前記第１電位の前記シフト出力信号が出力され、
前記第１シフト信号が前記第１電位から前記第２電位に変化する際に、前記第１信号線から前記第２トランジスタのソース／ドレインの一方に前記第２電位の前記第１信号が供給されることにより、前記第２トランジスタおよび前記第３トランジスタを介して前記第２電位の前記シフト出力信号が出力される、請求項１〜６のいずれか１項に記載の表示装置。
【請求項８】
前記第１信号が前記第２電位の期間は、前記シフト出力信号は強制的に前記第２電位に保持される、請求項７に記載の表示装置。
【請求項９】
前記論理合成回路部は、前記第１シフト信号が前記第１電位から前記第２電位に変化した後、前記シフト出力信号を前記第２電位に固定するための電位固定回路部を含む、請求項７または８に記載の表示装置。
【請求項１０】
前記第１シフトレジスタ回路部は、ドレインに少なくとも前記第１電位が供給されるとともに、ゲートが前記第１シフト信号が出力されるノードに接続される第４トランジスタと、前記第４トランジスタのゲート−ソース間に接続される第１容量とを含み、
前記第２シフトレジスタ回路部は、ドレインに少なくとも前記第１電位が供給されるとともに、ゲートが前記第２シフト信号が出力されるノードに接続される第５トランジスタと、前記第５トランジスタのゲート−ソース間に接続される第２容量とを含む、請求項７〜９のいずれか１項に記載の表示装置。
【請求項１１】
前記第４トランジスタのドレインには、前記第１電位と前記第２電位とに切り替わる前記第１信号を供給する前記第１信号線が接続されるとともに、ゲートには、第１クロック信号が供給され、
前記第５トランジスタのドレインには、前記第１信号を供給する前記第１信号線が接続されるとともに、ゲートには、第２クロック信号が供給され、
前記第１信号は、前記第１クロック信号が前記第２電位から前記第１電位になった後と、前記第２クロック信号が前記第２電位から前記第１電位になった後とに、それぞれ、前記第２電位から前記第１電位に切り替わる、請求項１０に記載の表示装置。
【請求項１２】
前記第４トランジスタのドレインには、前記第１電位と前記第２電位とに切り替わる第２信号を供給する第２信号線が接続されるとともに、ゲートには、第１クロック信号が供給され、
前記第５トランジスタのドレインには、前記第１電位と前記第２電位とに切り替わる第３信号を供給する第３信号線が接続されるとともに、ゲートには、第２クロック信号が供給され、
前記第２信号は、前記第１クロック信号が前記第２電位から前記第１電位になった後、前記第２電位から前記第１電位に切り替わり、
前記第３信号は、前記第２クロック信号が前記第２電位から前記第１電位になった後、前記第２電位から前記第１電位に切り替わる、請求項１０に記載の表示装置。
【請求項１３】
前記リセットトランジスタは、前記所定の駆動信号に応答して、前記第４トランジスタまたは前記第５トランジスタのソースの電位を前記第２電位にリセットする機能も有している、請求項１０〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記シフトレジスタ回路は、ゲート線を駆動するためのシフトレジスタ回路、および、ドレイン線を駆動するためのシフトレジスタ回路の少なくとも一方に適用されている、請求項１〜１３のいずか１項に記載の表示装置。
【請求項１５】
前記第１シフトレジスタ回路部、前記第２シフトレジスタ回路部および前記論理合成回路部を構成するトランジスタと、前記リセットトランジスタとは、第１導電型を有する、請求項１〜１４のいずれか１項に記載の表示装置。
【請求項１６】
スタート信号に基づきシフト信号を順次次段のシフトレジスタ回路に出力する複数のシフトレジスタ回路部と、
第１電位でオンする第１導電型の複数のトランジスタによって構成されるとともに、前記シフト信号が出力されるノードに接続され、前記シフト信号に基づきシフト出力信号を論理合成して出力する論理合成回路部と、
を含むシフトレジスタ回路を備え、
前記シフトレジスタ回路部は、前記スタート信号に応答して、前記シフト信号が出力されるノードの電位を前記論理合成回路部のトランジスタがオンしない第２電位にリセットするためのリセットトランジスタを含む、表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記一の局面による表示装置において、好ましくは、第１シフトレジスタ回路部、第２シフトレジスタ回路部および論理合成回路部を構成するトランジスタと、リセットトランジスタとは、第１導電型を有する。このように構成すれば、第１シフトレジスタ回路部、第２シフトレジスタ回路部および論理合成回路部を構成するトランジスタと、リセットトランジスタとを第１導電型または第２導電型の２種類の導電型を有するトランジスタによって構成する場合に比べて、それらのトランジスタを形成する際のイオン注入工程の回数およびイオン注入マスクの枚数を低減することができる。これにより、製造プロセスが複雑化するのを抑制することができるとともに、製造コストが増大するのを抑制することができる。この発明の他の局面による表示装置は、スタート信号に基づきシフト信号を順次次段のシフトレジスタ回路に出力する複数のシフトレジスタ回路部と、第１電位でオンする第１導電型の複数のトランジスタによって構成されるとともに、シフト信号が出力されるノードに接続され、シフト信号に基づきシフト出力信号を論理合成して出力する論理合成回路部と、を含むシフトレジスタ回路を備え、シフトレジスタ回路部は、スタート信号に応答して、シフト信号が出力されるノードの電位を論理合成回路部のトランジスタがオンしない第２電位にリセットするためのリセットトランジスタを含む。