【手続補正書】
【提出日】平成19年6月26日(2007.6.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル形成領域、前記チャネル形成領域を挟んでいる一対の第１の領域、及び前記チャネル形成領域と前記一対の第１の領域を挟んでいる一対の第２の領域を含む活性層と、ゲート絶縁膜を間に挟んで前記チャネル形成領域及び前記一対の第１の領域と重なっているゲート電極とを有するトランジスタが設けられ、
前記活性層の表面に対して斜めに交差する方向から不純物を注入することで、前記一対の第１の領域と前記一対の第２の領域に前記不純物を添加し、
前記一対の第２の領域は、前記一対の第１の領域よりも前記不純物の注入方向寄りに設けられていることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記活性層と重なる前記ゲート電極の端部は、前記不純物の注入方向側に向けられていることを特徴とする半導体装置の作製方法。
【請求項３】
チャネル形成領域、前記チャネル形成領域を挟んでいる一対の第１の領域、及び前記一対の第１の領域の一方と前記チャネル形成領域との間に設けられている第２の領域を含む活性層と、ゲート絶縁膜を間に挟んで前記チャネル形成領域及び前記第２の領域と重なっているゲート電極とを有するトランジスタが設けられ、
前記活性層の表面に対して斜めに交差する方向から不純物を注入することで、前記一対の第１の領域と前記第２の領域に前記不純物を添加し、
前記一対の第１の領域の一方は、前記第２の領域よりも前記不純物の注入方向寄りに設けられており、
前記チャネル形成領域と前記一対の第１の領域の他方は、前記注入方向に沿って接していることを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、
前記活性層と重なる前記ゲート電極の複数の端部の一つは、前記不純物の注入方向側に向けられていることを特徴とする半導体装置の作製方法。
【請求項５】
チャネル形成領域、前記チャネル形成領域を挟んでいる一対の第１の領域、及び前記チャネル形成領域と前記一対の第１の領域を挟んでいる一対の第２の領域を含む活性層と、ゲート絶縁膜を間に挟んで前記チャネル形成領域と重なっているゲート電極とを有するトランジスタが設けられ、
前記活性層の表面に対して斜めに交差する方向から不純物を注入することで、前記一対の第２の領域に前記不純物を添加し、
前記一対の第１の領域は、前記一対の第２の領域よりも前記不純物の注入方向寄りに設けられていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記活性層と重なる前記ゲート電極の端部は、前記不純物の注入方向とは反対の側に向けられていることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
第１の基板に、前記トランジスタを有する複数の集積回路を形成し、
前記第１の基板を分断することで、前記複数の集積回路のうちの一の集積回路が形成された第２の基板を形成し、
前記第２の基板を、半導体素子または表示素子が形成された第３の基板に貼り合わせ、前記一の集積回路と前記半導体素子または表示素子とを電気的に接続することを特徴とする半導体装置の作製方法。
【請求項８】
第１のチャネル形成領域、前記第１のチャネル形成領域を挟んでいる一対の第１の領域、及び前記第１のチャネル形成領域と前記一対の第１の領域を挟んでいる一対の第２の領域を含む第１の活性層と、第１のゲート絶縁膜を間に挟んで前記第１のチャネル形成領域及び前記一対の第１の領域と重なっている第１のゲート電極とを有する第１のトランジスタと、第２のチャネル形成領域及び第３の領域を含む第２の活性層と、第２のゲート絶縁膜を間に挟んで前記第２のチャネル形成領域と重なっている第２のゲート電極とを有する第２のトランジスタとが設けられ、
前記第１の活性層の表面及び前記第２の活性層の表面に対して斜めに交差する方向から不純物を注入することで、前記一対の第１の領域、前記一対の第２の領域、及び前記第３の領域に前記不純物を添加し、
前記一対の第２の領域は、前記一対の第１の領域よりも前記不純物の注入方向寄りに設けられており、
前記第２のチャネル形成領域と前記第３の領域は、前記注入方向に沿って接していることを特徴とする半導体装置の作製方法。
【請求項９】
第１のチャネル形成領域、前記第１のチャネル形成領域を挟んでいる一対の第１の領域、及び前記第１のチャネル形成領域と前記一対の第１の領域を挟んでいる一対の第２の領域を含む第１の活性層と、第１のゲート絶縁膜を間に挟んで前記第１のチャネル形成領域及び前記一対の第１の領域と重なっている第１のゲート電極とを有する第１のトランジスタと、第２のチャネル形成領域、前記第２のチャネル形成領域を挟んでいる一対の第３の領域、及び前記第２のチャネル形成領域と前記一対の第３の領域を挟んでいる一対の第４の領域を含む第２の活性層と、第２のゲート絶縁膜を間に挟んで前記第２のチャネル形成領域と重なっている第２のゲート電極とを有する第２のトランジスタとが設けられ、
前記第１の活性層の表面及び前記第２の活性層の表面に対して斜めに交差する方向から不純物を注入することで、前記一対の第１の領域、前記一対の第２の領域、及び前記一対の第４の領域に前記不純物を添加し、
前記一対の第２の領域は、前記一対の第１の領域よりも前記不純物の注入方向寄りに設けられており、
前記一対の第３の領域は、前記一対の第４の領域よりも前記不純物の注入方向寄りに設けられていることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記第２の活性層と重なる前記第２のゲート電極の端部は、前記不純物の注入方向とは反対の側に向けられていることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項８乃至請求項１０のいずれか一項において、
前記第１の活性層と重なる前記第１のゲート電極の端部は、前記不純物の注入方向側に向けられていることを特徴とする半導体装置の作製方法。
【請求項１２】
第１のチャネル形成領域、前記第１のチャネル形成領域を挟んでいる一対の第１の領域、及び前記第１のチャネル形成領域と前記一対の第１の領域を挟んでいる一対の第２の領域を含む第１の活性層と、第１のゲート絶縁膜を間に挟んで前記第１のチャネル形成領域及び前記一対の第１の領域と重なっている第１のゲート電極とを有する第１のトランジスタと、第２のチャネル形成領域、第３の領域、及び前記第２のチャネル形成領域と前記第３の領域に挟まれた第４の領域を含む第２の活性層と、第２のゲート絶縁膜を間に挟んで前記第２のチャネル形成領域と重なっている第２のゲート電極とを有する第２のトランジスタとが設けられ、
前記一対の第２の領域、前記第３の領域、及び前記第４の領域に第１の不純物を添加し、
前記第２のトランジスタの前記第２のチャネル形成領域及び前記第４の領域を覆うようにマスクを形成し、
前記第１の活性層の表面及び前記第２の活性層の表面に対して斜めに交差する方向から第２の不純物を注入することで、前記一対の第１の領域、前記一対の第２の領域、及び前記第３の領域に前記第２の不純物を添加し、
前記一対の第２の領域は、前記一対の第１の領域よりも前記第２の不純物の注入方向寄りに設けられており、
前記第３の領域と前記第４の領域は、前記注入方向に沿って接していることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、
前記第１の活性層と重なる前記第１のゲート電極の端部は、前記第２の不純物の注入方向側に向けられていることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項８乃至請求項１３のいずれか一項において、
第１の基板に、前記第１のトランジスタ及び前記第２のトランジスタを有する複数の集積回路を形成し、
前記第１の基板を分断することで、前記複数の集積回路のうちの一の集積回路が形成された第２の基板を形成し、
前記第２の基板を、半導体素子または表示素子が形成された第３の基板に貼り合わせ、前記一の集積回路と前記半導体素子または表示素子とを電気的に接続することを特徴とする半導体装置の作製方法。