(57)【要約】  ＬＳＩ回路内の所定の周期信号を観測するためにＩ／Ｏを介して該ＬＳＩ回路の外部に出力される複数の周期観測用信号をＬＳＩ回路内で生成する信号生成装置であって、前記周期信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路とを備える。
2007091322.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ回路内の所定の周期信号を観測するためにＩ／Ｏを介して該ＬＳＩ回路の外部に出力される複数の周期観測用信号をＬＳＩ回路内で生成する信号生成装置であって、
前記周期信号を所定の分周比で分周する分周回路と、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と
を備える信号生成装置。
【請求項２】
請求項１に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する信号生成装置。
【請求項３】
請求項１に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る信号生成装置。
【請求項４】
請求項１に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える信号生成装置。
【請求項５】
請求項１に記載の信号生成装置において、
前記分周回路は、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で前記周期信号を分周する信号生成装置。
【請求項６】
ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測システムであって、
請求項１乃至請求項５に記載の信号生成装置と、
前記信号生成装置にて生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測部と
を備える周期信号観測システム。
【請求項７】
周期信号である基準信号に基づいて所定の処理を実行する集積回路であって、
前記基準信号を前記集積回路内部で生成する基準信号生成部と、
前記基準信号を所定の分周比で分周する分周回路と、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と、
前記分周回路により分周処理が施され、且つ前記遅延回路により前記所定の位相差が与えられた複数の信号を前記集積回路の外部に導くＩ／Ｏと
を備える集積回路。
【請求項８】
請求項７に記載の集積回路において、
前記遅延回路は、前記分周回路で分周されるべき前記基準信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する集積回路。
【請求項９】
請求項７に記載の集積回路において、
前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る集積回路。
【請求項１０】
請求項７に記載の集積回路において、
前記遅延回路は、前記分周回路で分周される信号に、前記基準信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える集積回路。
【請求項１１】
請求項７に記載の集積回路において、
前記分周回路は、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で周期信号を分周する集積回路。
【請求項１２】
ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測方法であって、
ＬＳＩ回路内の所定の周期信号を所定の分周比で分周する分周ステップと、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延ステップと、
前記分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測ステップと
を備える周期信号観測方法。
【請求項１３】
請求項１２に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周ステップは、前記遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する周期信号観測方法。
【請求項１４】
請求項１２に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得る周期信号観測方法。
【請求項１５】
請求項１２に記載の周期信号観測方法において、
前記遅延ステップは、前記分周ステップで分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える周期信号観測方法。
【請求項１６】
請求項１２に記載の周期信号観測方法において、
前記分周ステップは、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で前記周期信号を分周する周期信号観測方法。
【請求項１７】
集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、
前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、
前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第三の工程と、
前記第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程と、
を有する集積回路の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周期信号の周期を観測する技術に関するものである。
【背景技術】
【０００２】
近年、サーバやパソコン等に搭載されているＣＰＵ等の半導体集積回路（以下、ＬＳＩ）は、その動作周波数（クロック周波数）が飛躍的に上がってきている。ＬＳＩの動作を保証確認または障害解析するためには、ＬＳＩ内部信号（例えば、同期クロック信号）をＬＳＩ外部から観測する必要があるため、ＬＳＩ内部の高周波信号の周期等を観測する技術が求められている。【０００３】
図１１および図１２は、従来の高周波信号の観測方法について説明するための図である。【０００４】
図１１に示す従来の観測方法では、ＬＳＩ内の高周波信号をそのまま外部へ出力し、周期等を観測する。このような観測方法においては、ＬＳＩ内部から高周波信号をＬＳＩ外部へと出力する際のインターフェイスにはＩ／Ｏ回路が使用される。【０００５】
一方、図１２に示す他の従来の観測方法では、ＬＳＩ内で高周波信号を分周回路によって低周波信号に変換してから、その低周波信号をＬＳＩ外部へ出力し、出力された信号の周期等を観測する。この場合にもＬＳＩ内外のインターフェイスにはＩ／Ｏ回路が使用される。図１３に、図１２に示す観測方法で用いられる分周回路の回路構成例を示す。同図にしめす分周回路では、入力波形の４分周波形が出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１に示した従来の観測方法の場合、ＬＳＩ内部とＬＳＩ外部との間のインターフェイスに使用されているＩ／Ｏ回路には、高周波信号を出力可能な高速動作性能が要求される。しかしながら、近年ＬＳＩの動作周波数は飛躍的に向上しているため、このような高周波信号をＬＳＩ外部に伝達可能なＩ／Ｏの開発は技術的に困難になってきている。仮に、動作速度の遅いＩ／Ｏをインターフェイスとして用いた場合には、ＬＳＩ外部に出力される信号の波形が不安定になったり出力不可能となってしまうという問題がある。【０００７】
また、図１２に示した他の従来の観測方法の場合、分周した信号の波形しか観測できないため、元の高周波信号の周期そのものを高精度に観測することができない。【０００８】
本発明は上述した問題点を解決するためになされたものであり、ＬＳＩ回路内の所定の周期信号を低コスト且つ高精度に観測する技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、本発明に係る信号生成装置は、ＬＳＩ回路内の所定の周期信号を観測するためにＩ／Ｏを介して該ＬＳＩ回路の外部に出力される複数の周期観測用信号をＬＳＩ回路内で生成する信号生成装置であって、前記周期信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路とを備えることを特徴とするものである。【００１０】
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とするものである。【００１１】
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。【００１２】
また、本発明に係る信号生成装置において、前記遅延回路は、前記分周回路で分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とするものである。【００１３】
また、本発明に係る信号生成装置において、前記分周回路は、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で前記周期信号を分周することを特徴とすることができる。【００１４】
また、本発明に係る周期信号観測システムは、ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測システムであって、上述のような構成の信号生成装置と、前記信号生成装置にて生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測部とを備えることを特徴とするものである。【００１５】
また、本発明に係る集積回路は、周期信号である基準信号に基づいて所定の処理を実行する集積回路であって、前記基準信号を前記集積回路内部で生成する基準信号生成部と、前記基準信号を所定の分周比で分周する分周回路と、前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と、前記分周回路により分周処理が施され、且つ前記遅延回路により前記所定の位相差が与えられた複数の信号を前記集積回路の外部に導くＩ／Ｏとを備えることを特徴とすることができる。【００１６】
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周されるべき前記基準信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とすることができる。【００１７】
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。【００１８】
また、本発明に係る集積回路において、前記遅延回路は、前記分周回路で分周される信号に、前記基準信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とすることができる。【００１９】
また、本発明に係る集積回路において、前記分周回路は、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で周期信号を分周することを特徴とすることができる。【００２０】
また、本発明に係る周期信号観測方法は、ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測方法であって、ＬＳＩ回路内の所定の周期信号を所定の分周比で分周する分周ステップと、前記分周ステップで分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延ステップと、前記分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測ステップとを備えることを特徴とするものである。【００２１】
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、前記分周ステップは、前記遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周することを特徴とすることができる。【００２２】
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得ることを特徴とすることができる。【００２３】
また、本発明に係る周期信号観測方法において、前記遅延ステップは、前記分周ステップで分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与えることを特徴とすることができる。【００２４】
また、本発明に係る周期信号観測方法において、前記分周ステップは、前記Ｉ／Ｏにて伝達可能な周波数となる分周比で前記周期信号を分周することを特徴とすることができる。【００２５】
また、本発明に係る集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第四の工程と、前記第四の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第五の工程と、を有することを特徴とすることができる。
【図面の簡単な説明】
【００２６】
【図１】本実施の形態による周期信号観測システムの基本構成について説明するための図である。
【図２】図１に示す各信号（高周波信号Ａ、低周波信号Ｂ、低周波信号Ｃ）の関係を示すタイミングチャートである。
【図３】本実施の形態による信号生成装置１を備えたＬＳＩ９の内部回路の構成例を示す図である。
【図４】図３にて示した分周遅延回路１０１および分周遅延回路１０２の回路構成例を示す図である。
【図５】本実施の形態における同期化回路１０３の回路構成の一例を示す図である。
【図６】信号生成装置１にて生成される信号について説明するためのタイミングチャートである。
【図７】信号生成装置１にて生成される信号について説明するためのタイミングチャートである。
【図８】信号生成装置１にて生成される信号について説明するためのタイミングチャートである。
【図９】本実施の形態による周期信号観測方法の大まかな処理の流れについて説明するためのフローチャートである。
【図１０】本実施の形態による周期信号観測方法の大まかな処理の流れについて説明するためのフローチャートである。
【図１１】従来の高周波信号の観測方法について説明するための図である。
【図１２】他の従来の高周波信号の観測方法について説明するための図である。
【図１３】図１２に示す観測方法で用いられる分周回路の回路構成例を示す図である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照しつつ説明する。【００２８】
図１は、本実施の形態による周期信号観測システムの基本構成について説明するための図である。また、図２は図１に示す各信号（高周波信号Ａ、低周波信号Ｂ、低周波信号Ｃ）の関係を示すタイミングチャートである。【００２９】
本実施の形態による周期信号観測システムＳは、ＬＳＩ回路（集積回路に相当）９内の基準信号生成部８にて生成される高周波信号Ａ（所定の周期信号である基準信号（第一の周期信号に相当））を観測するためにＩ／Ｏを介して該ＬＳＩ回路９の外部に出力される複数の周期観測用信号（図１に示す分周信号出力Ａ（第二の周期信号に相当）および分周信号出力Ｂ（第三の周期信号に相当））をＬＳＩ回路９内で生成する信号生成装置１と、信号生成装置１にて生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する測定器（周期観測部）３と、信号生成装置１にて生成された信号を測定器３へと伝達するためのインターフェイスであるＩ／Ｏ回路２０１およびＩ／Ｏ回路２０２から構成されている。ＬＳＩ回路９では、基準信号生成部８にて生成される基準信号に基づいて、所定の処理が行われる。【００３０】
具体的に、信号生成装置１は、分周遅延回路１０１および分周遅延回路１０２を備えてなる構成となっている。【００３１】
ここでの分周遅延回路１０１および分周遅延回路１０２は、それぞれが高周波信号Ａを所定の分周比で分周するための分周回路を備えている。また、分周遅延回路１０１と分周遅延回路１０２は、これらが互いに協働して、分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路としての機能を備えている。【００３２】
また、測定器３は、複数の入力チャンネルを持ち、複数の周期信号間の位相差を観測可能な測定機器（例えば、オシロスコープ等）から構成されている。図１に示すように、信号生成装置１によって生成された２つの信号（分周信号）は、Ｉ／Ｏ回路２０１およびＩ／Ｏ回路２０２を介して測定器３へと送信される。【００３３】
図３は、本実施の形態による信号生成装置１を備えたＬＳＩ９の内部回路の構成例を示す図である。同図に示すように、信号生成装置１は、基準信号を入力とし分周信号を出力する２つの分周遅延回路１０１，分周遅延回路１０２と、これら分周遅延回路の制御信号を同期化するための同期化回路１０３とから構成される。【００３４】
図４に、図３にて示した分周遅延回路１０１および分周遅延回路１０２の回路構成例を示す（ここでは、一例として分周比を４分周としている）。同図に示すＧ１，Ｇ２は、Ｄ型フリップフロップ（以下、ＦＦ）と呼ばれ、基準信号ＣＬＫの立ち上がりエッジ（信号波形がＬからＨに変化するタイミング）におけるデータ入力信号Ｄの値をラッチし、これを出力信号Ｑとして後段に転送する回路である。また、Ｇ３，Ｇ４はセレクト信号Ｓの値によって出力信号を切り替えるセレクタ回路、Ｇ５は入力信号を反転して出力するインバータ、Ｇ６は入力信号の排他的論理和を出力するＸＯＲ回路である。ここで、分周遅延回路１０１および分周遅延回路１０２における分周処理の分周比は、Ｉ／Ｏ回路２０１およびＩ／Ｏ回路２０２にて周期信号をＬＳＩ外に出力可能な周波数となるような分周比に設定されている。【００３５】
このように、ＬＳＩ内部とＬＳＩ外部との間のインターフェイスであるＩ／Ｏ回路の性能に合わせて、観測対象である高周波信号を分周することにより、高周波信号に対応できないようなＩ／Ｏ回路を用いた場合でも、高精度な周期信号の観測が可能となる。すなわち、観測対象である高周波信号に対応した特別なＩ／Ｏ回路を用意する必要がなく、周期信号観測システム全体としてのコストダウンに寄与することができる。【００３６】
図３にて示した同期化回路１０３は、ＦＦに非同期信号を入力とする際に、その出力がメタステーブル状態（出力がＨレベルとＬレベルの中間の電位にとどまった状態）となるのを回避することを目的とした回路である。図５は、本実施の形態における同期化回路１０３の回路構成の一例を示す図である。ここでは、同期化回路１０３は、複数段のＦＦを直列に接続して構成されている。【００３７】
続いて、本実施の形態による信号生成装置１の動作について説明する。【００３８】
まず、図４に示した分周遅延回路について、一例として設定信号をＳＥＴ［０］＝Ｌ，ＳＥＴ［１］＝Ｌとした場合の動作を説明する。図６は、このように設定した場合における、分周遅延回路にて生成される信号について説明するためのタイミングチャートである。【００３９】
動作を開始する際、制御信号ＣＮＴＬ＝Ｌとしておく。ＣＮＴＬ＝Ｌの間は、Ｇ３，Ｇ４は「０」入力側を選択し出力するので、Ｎ０＝Ｌ，ＯＵＴ＝Ｌが保持される。あるタイミングでＣＮＴＬ＝Ｈとなると、Ｇ３，Ｇ４は「１」入力側を選択出力する。よって、Ｎ０は次の基準信号ＣＬＫの立ち上がりエッジでＮ０＝Ｈに変化し、その後基準信号ＣＬＫの立ち上がりエッジごとに値を反転するように動作を続ける。Ｇ２は、Ｎ０＝Ｈのときの基準信号ＣＬＫの波形の立ち上がりエッジで値を反転するような動作をする。【００４０】
次に、設定信号をＳＥＴ［０］＝Ｈ，ＳＥＴ［１］＝Ｌとした場合についても説明する。図７は、このように設定した場合における、分周遅延回路にて生成される信号について説明するためのタイミングチャートである。【００４１】
ＣＮＴＬ＝Ｌの間は、Ｇ３，Ｇ４は「０」入力側を選択し出力するので、Ｎ０＝Ｈ，ＯＵＴ＝Ｌを保持する。ＣＮＴＬ＝Ｈとなると、Ｇ３，Ｇ４は「１」入力側を選択出力し、Ｎ０は次の基準信号ＣＬＫの立ち上がりエッジでＮ０＝Ｌに変化し、その後基準信号ＣＬＫの立ち上がりエッジごとに値を反転するように動作を続ける。Ｇ２は、Ｎ０＝Ｈのときの基準信号ＣＬＫの波形の立ち上がりエッジで値を反転するような動作をする。【００４２】
図６と図７を比較するとわかるように、ＳＥＴ［１：０］の値によって、基準信号ＣＬＫの波形の異なる立ち上がりエッジに依存した４分周波形がＯＵＴから出力されることとなる。【００４３】
なお、ここでは、分周遅延回路で分周される高周波信号に対して、周期信号の信号波形における波形がＬからＨとなる立ち上がりタイミング（所定の波形変化が起こるタイミング）から次の波形の立ち上がりタイミングまでの時間分の位相差を付与する構成となっているが、これに限られるものではなく、周期信号の信号波形における波形がＨからＬとなる立ち下がりタイミングから次の立ち下りタイミングまでの時間分の位相差を付与することもできる。【００４４】
次に、図３に示した回路について、例として設定信号ＡをＳＥＴＡ［０］＝Ｈ，ＳＥＴＡ［１］＝Ｌ，ＳＥＴＢ［０］＝Ｌ，ＳＥＴＢ［１］＝Ｌとした場合の動作を説明する。図８は、このように設定した場合における、信号生成装置１にて生成される信号について説明するためのタイミングチャートである。【００４５】
制御信号ＣＮＴＬ＝０の間、分周遅延回路１０１，１０２内のＦＦは、それぞれ設定信号ＳＥＴＡ，ＳＥＴＢの値を取り込み保持している。ＣＮＴＬ＝Ｈに変化すると、同期化回路を通過する分のサイクル遅れたあとで、ＣＮＴＬ０＝Ｈとなるので、分周遅延回路１０１，１０２は同時に動作を開始する（第一の工程および第二の工程に相当）。分周遅延回路１０１，１０２内の動作は先に説明した通りであり、ＯＵＴＡ，ＯＵＴＢから基準信号ＣＬＫの４分周波形の２つの信号が出力される（第三の工程に相当）が、この２つの信号間の位相は基準信号ＣＬＫの１周期分だけずれていることになる。【００４６】
したがって、信号生成装置１にて生成される複数の周期信号を図１に示したように、ＬＳＩ外部へ出力し、その位相差を観測（判別）する（第四の工程に相当）ことで、基準信号ＣＬＫの周期を測定することができる。このように、本実施の形態による集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、第一の周期信号を所定の分周比で分周するとともに、第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、第二の周期信号及び第三の周期信号を集積回路の外部に出力する第三の工程と、第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程とを備えている。【００４７】
また、同様の手順により、分周遅延回路１０１および分周遅延回路１０２への設定信号ＳＥＴＡ，ＳＥＴＢの値を任意に設定し、基準信号ＣＬＫの２周期，３周期を測定することも可能である。【００４８】
また、観測波形の位相差で基準信号ＣＬＫの周期を正しく測定するには、図１に示す分岐ポイントから測定器までの２つの経路における遅延時間が等しいことが条件となるが、実際には、回路性能ばらつきや伝送ケーブル長の誤差等により、遅延時間がずれてしまうことがある。この遅延誤差は、設定信号ＳＥＴＡ，ＳＥＴＢの値を等しく設定した際に信号生成装置１で生成される複数の信号の波形位相差として測定できるので、補正することが可能である。【００４９】
図９および図１０は、本実施の形態による周期信号観測方法の大まかな処理の流れについて説明するためのフローチャートである。上述の実施の形態では、基準信号ＣＬＫに基づいて、分周遅延回路１０１および１０２にて位相の異なる分周された複数の信号を生成しているが、基準信号ＣＬＫを分周する処理と、位相の異なる複数の信号を生成する処理とを別々に行なう場合には、その順序はどちらが先でもよい。すなわち、本実施の形態による信号生成装置においては、基準信号ＣＬＫに基づき、結果として位相の異なる分周された複数の信号（周期観測用信号）が生成されればよい。【００５０】
図９は、基準信号ＣＬＫに基づいて、位相の異なる複数の信号を生成した後、これら複数の信号それぞれに対して分周処理を行なう場合の処理の流れを示すフローチャートである。【００５１】
まず、分周回路で分周されるべき周期信号（基準信号ＣＬＫ）に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得る（遅延ステップ）（Ｓ１０１）。【００５２】
次に、遅延ステップにて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周し、複数の周期観測用信号を生成する（分周ステップ）（Ｓ１０２）。【００５３】
測定器３は、分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する（周期観測ステップ）（Ｓ１０３）。【００５４】
図１０は、基準信号ＣＬＫを分周し、該分周された周期信号に基づいて、位相の異なる複数の信号を生成する場合の処理の流れを示すフローチャートである。【００５５】
まず、ＬＳＩ回路９内の基準信号ＣＬＫを所定の分周比で分周する（分周ステップ）（Ｓ２０１）。【００５６】
続いて、分周ステップで分周された信号に所定の位相差を与えて、位相が互いに異なる複数の周期観測用信号を得る（遅延ステップ）（Ｓ２０２）。なお、ここでは、分周ステップで分周された信号に、基準信号ＣＬＫの信号波形における所定の波形変化（例えば、波形の立ち上がりや立下り）が起こるタイミングから次の所定の波形変化が起こるタイミングまでの時間分の位相差を与える。【００５７】
測定器３は、分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、周期信号の周期を観測する（周期観測ステップ）（Ｓ２０３）。【００５８】
また、本実施の形態では、分周遅延回路が二つ設けられている（二つの周期観測用信号が生成される）例を示したが、これに限られるものではなく、分周遅延回路の並列数を増やす構成とすることも可能である。【００５９】
４分周波形を２つの分周遅延回路で出力した場合、基準信号ＣＬＫの連続する４周期のうち、いずれか１周期のみが観測可能となる。しかし、分周遅延回路の並列数を増やした場合には、例えば４分周波形を４つの分周遅延回路で出力する構成とすると、連続する周期全てを観測可能となる。これにより、一般的なＰＬＬ（Phase Locked Loop）回路によって生成された高周波の基準信号ＣＬＫを、４分周波形を４つの分周遅延回路で出力する回路で出力し、連続する周期（ある周期と次の周期）の関係（ばらつき）に着目することで、ＰＬＬ回路における性能指標のひとつであるサイクル・トゥ・サイクル・ジッタを測定することができるという効果を奏する。【００６０】
このように、本実施の形態によれば、分周遅延回路を使用することで信号周波数を下げ、波形の出力および観測を容易にしながら、２つの波形の位相差を観測することで、基準信号の周期を測定することができる。したがって、従来測定が困難であった高周波信号の周期の観測が容易となる。【００６１】
さらに、各々の分周遅延回路において出力のトリガとなる基準信号の波形のエッジ（波形の立ち上がり又は立下がり位置）の間隔を相対的に可変にしている（複数の信号間の位相差を可変にしている）ので、１周期の観測のみに限らず、複数周期（２周期、３周期等）の観測を行なうこともできる。また、トリガとなるエッジを同一にした場合には測定経路遅延の誤差を測定できるので、測定経路に起因する誤差の補正を行なうこともできる。【００６２】
本発明を特定の態様により詳細に説明したが、本発明の精神および範囲を逸脱しないかぎり、様々な変更および改質がなされ得ることは、当業者には自明であろう。
【産業上の利用可能性】
【００６３】
以上に詳述したように本発明によれば、ＬＳＩ回路内の所定の周期信号を低コスト且つ高精度に観測する技術を提供することができる。
【図１】
2007091322.tif 000003
【図２】
2007091322.tif 000004
【図３】
2007091322.tif 000005
【図４】
2007091322.tif 000006
【図５】
2007091322.tif 000007
【図６】
2007091322.tif 000008
【図７】
2007091322.tif 000009
【図８】
2007091322.tif 000010
【図９】
2007091322.tif 000011
【図１０】
2007091322.tif 000012
【図１１】
2007091322.tif 000013
【図１２】
2007091322.tif 000014
【図１３】
2007091322.tif 000015
【手続補正書】
【提出日】平成20年6月13日(2008.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＬＳＩ回路内の所定の周期信号を観測するためにＩ／Ｏを介して該ＬＳＩ回路の外部に出力される複数の周期観測用信号をＬＳＩ回路内で生成する信号生成装置であって、
前記周期信号を所定の分周比で分周する分周回路と、
前記分周回路で分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延回路と
を備える信号生成装置。
【請求項２】
請求項１に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周されるべき前記周期信号に対して、該分周処理に先立って所定の位相差を与えて、位相が互いに異なる複数の信号を得るものであり、
前記分周回路は、前記遅延回路にて得られた位相が互いに異なる複数の信号それぞれを所定の分周比で分周する信号生成装置。
【請求項３】
請求項１に記載の信号生成装置において、
前記遅延回路は、前記分周回路で分周される信号に、前記周期信号の信号波形における所定の波形変化が起こるタイミングから次の前記所定の波形変化が起こるタイミングまでの時間分の位相差を与える信号生成装置。
【請求項４】
ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測システムであって、
請求項１乃至請求項３に記載の信号生成装置と、
前記信号生成装置にて生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測部と
を備える周期信号観測システム。
【請求項５】
ＬＳＩ回路内の周期信号をＩ／Ｏを介してＬＳＩ回路の外部に導いて観測する周期信号観測方法であって、
ＬＳＩ回路内の所定の周期信号を所定の分周比で分周する分周ステップと、
前記分周ステップで分周される信号に所定の位相差を与えて、位相が互いに異なる複数の信号を得るための遅延ステップと、
前記分周ステップおよび遅延ステップにより生成された複数の周期観測用信号間の位相差に基づいて、前記周期信号の周期を観測する周期観測ステップと
を備える周期信号観測方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
また、本発明に係る集積回路の試験方法は、集積回路の駆動に用いられる第一の周期信号を所定の分周比で分周するとともに、所定の位相を付与することにより得られる第二の周期信号を生成する第一の工程と、前記第一の周期信号を前記所定の分周比で分周するとともに、前記第二の周期信号に対して特定の位相差を付与することにより得られる第三の周期信号を生成する第二の工程と、前記第二の周期信号及び前記第三の周期信号を前記集積回路の外部に出力する第三の工程と、前記第三の工程にて出力された第二の周期信号と第三の周期信号の位相差を判別する第四の工程と、を有することを特徴とすることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
まず、ＬＳＩ回路９内の基準信号ＣＬＫ（所定の周期信号）を所定の分周比で分周する（分周ステップ）（Ｓ２０１）。
【国際調査報告】
2007091322.tif 000016
2007091322.tif 000017