【手続補正書】
【提出日】平成19年2月27日(2007.2.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  ビットシリアルアナログディジタル変換器（ＡＤＣ）がＲＡＭＰ信号を受け取る第１の比較器入力と入力アナログ信号を受け取る第２の比較器入力とを有する比較器を有し、且つ、乗算を生成しないとして定義された１−ＲＡＭＰ信号が存在する、ビットシリアルＡＤＣで、入力アナログ信号のアナログディジタル変換及び、Ｘによる乗算を同時に行う方法であって、
ａ）１−ＲＡＭＰ信号の電圧レベルよりも１／Ｘ倍高い、電圧レベルのＭ−ＲＡＭＰ信号を発生するステップと、
ｂ）Ｍ−ＲＡＭＰ信号を、第１の比較器入力へ与えるステップとを有する方法。
【請求項２】  ０＜Ｘ＜１である請求項１記載の方法。
【請求項３】  ビットシリアルアナログディジタル変換器（ＡＤＣ）がＲＡＭＰ信号を受け取る第１の比較器入力と入力アナログ信号を受け取る第２の比較器入力とを有する比較器を有し、且つ、一定の大きさＶの電圧ステップを有し、且つ長期間にわたって測定される電圧／時間の傾斜である平均傾斜Ｔを有する、乗算を生成しないとして定義された１−ＲＡＭＰ信号が存在する、ビットシリアルＡＤＣで、入力アナログ信号のアナログディジタル変換及び、Ｘによる乗算を同時に行う方法であって、
ａ）Ｎ及びＫは整数であるとして、長期間にわたって測定される電圧／時間の傾斜である平均傾斜として約Ｔ／Ｘを有するように、大きさがＶＮ／Ｋ及び、大きさがＶ（Ｎ＋１）／Ｋの電圧ステップを有するＭ−ＲＡＭＰ信号を生成するステップと、
ｂ）Ｍ−ＲＡＭＰ信号を、第１の比較器入力へ与えるステップとを有する方法。
【請求項４】  ０＜Ｘ＜１である請求項３記載の方法。
【請求項５】  Ｄは１／Ｘの小数部を表すのに使用される２値ビットの数であり、Ｋ＝２Ｄである請求項３記載の方法。
【請求項６】  Ｋ＝１である請求項３記載の方法。
【請求項７】  Ｎは、Ｎ≦（Ｋ／Ｘ）＜Ｎ＋１のように選択された請求項３記載の方法。
【請求項８】  ビットシリアルアナログディジタル変換器（ＡＤＣ）がＢＩＴＸ信号を受け取るデータ入力を有するラッチを有し、乗算を提供しない周波数Ｆｏを有する１−ＢＩＴＸ信号が存在する、ビットシリアルＡＤＣで、入力アナログ信号のアナログディジタル変換及び、Ｘによる乗算を同時に行う方法であって、
ａ）Ｎ及びＫは整数であるとして、周波数ＫＦｏ／Ｎ及び、周波数ＫＦｏ／（Ｎ＋１）の交番セグメントを有するＭ−ＢＩＴＸ信号を生成するステップであり、交番セグメントが、Ｍ−ＢＩＴＸが長期間にわたって測定される平均周波数として約ＸＦｏを有するように選択された継続時間を有する、Ｍ−ＢＩＴＸ信号を生成するステップと、
ｂ）Ｍ−ＢＩＴＸ信号を、データ入力へ与えるステップとを有する方法。
【請求項９】  ０＜Ｘ＜１である請求項８記載の方法。
【請求項１０】  Ｄは１／Ｘの小数部を表すのに使用される２値ビットの数であり、Ｋ＝２Ｄである請求項８記載の方法。
【請求項１１】  Ｋ＝１である請求項８記載の方法。
【請求項１２】  Ｎは、Ｎ≦（Ｋ／Ｘ）＜Ｎ＋１のように選択された請求項８記載の方法。
【請求項１３】  Ｍ−ＢＩＴＸの平均周波数は、ＸＦｏから、ＸＦｏの１／２ｎ倍以内であり、ここでｎはアナログディジタル変換に要求される分解能のビット数である請求項８記載の方法。
【請求項１４】  Ｍ−ＢＩＴＸの平均周波数はＸＦｏの１０％以内である請求項８記載の方法。
【請求項１５】  Ｍ−ＢＩＴＸの平均周波数はＸＦｏの５％以内である請求項８記載の方法。
【請求項１６】  乗算を提供しない周波数Ｆｏを有する１−ＢＩＴＸ信号が存在する、ビットシリアルアナログディジタル変換器で、アナログディジタル変換及び、係数Ｘによる乗算を同時に行うためのＭ−ＲＡＭＰ信号を発生する方法であって、
ａ）Ｎは整数であり且つ、Ｋは整数であり且つ格子密度係数であり、関係
【数１】
2000307432.tif 000001
にしたがって、Ｎ、Ａ及び、Ｂを選択するステップと、
ｂ）２ＫＦｏのレートで、以下のステップ（ｉ）−（ｉｖ）、
ｉ）最大値Ｂを有する第1の連続和に、Ａを加算するステップと、
ｉｉ）以下の、
ａ）第1の連続和がステップ（ｉ）の間に、Ｂを超えない場合には、値Ｎ、
ｂ）第1の連続和がステップ（ｉ）の間に、Ｂを超える場合には、値Ｎ＋１、を有するディジタル番号を生成するステップと、
ｉｉｉ）ステップ（ｉｉ）で生成されたディジタル番号を、第２の連続和へ加算するステップと、
ｉｖ）第２の連続和をアナログ値へ変換するステップと
を実行するステップを有し、
それによって、ビットシリアルアナログディジタル変換器で使用されるときに、生成されたアナログ値の連続は、Ｘによる乗算を提供するＭ−ＢＩＴＸ信号である方法。
【請求項１７】  ０＜Ｘ＜１である、請求項１６記載の方法。
【請求項１８】  Ｄは１／Ｘの小数部を表すのに使用される２値ビットの数であり、Ｋ＝２Ｄである請求項１６記載の方法。
【請求項１９】  Ｋ＝１である、請求項１６記載の方法。
【請求項２０】  Ｎは、Ｎ≦（Ｋ／Ｘ）＜Ｎ＋１のように選択された請求項１６記載の方法。
【請求項２１】  以下の、
【数２】
2000307432.tif 000002
は、Ｋ／Ｘから、Ｋ／Ｘの１／２ｎ倍以内であり、ここでｎはアナログディジタル変換で要求される分解能のビット数である、請求項１９記載の方法。
【請求項２２】  以下の、
【数３】
2000307432.tif 000003
は、Ｋ／Ｘの１２．５％以内でＫ／Ｘに等しい、請求項１９記載の方法。
【請求項２３】  Ｎ，Ａ及び、Ｂは、
Ｎ＝Ｋ／Ｘの整数部
Ｂ＝２ｎＫ、且つ
Ａ＝Ｒｏｕｎｄ（Ｂ（ｆｒａｃ（Ｋ／Ｘ））
ここでｎはアナログディジタル変換で要求される分解能のビット数である、ように選択された、請求項１６記載の方法。
【請求項２４】  Ｎ，Ａ及び、Ｂは、
Ｂ＝Ｒｏｕｎｄ（２ｎＸＫ）
Ｎ＝
【数４】
2000307432.tif 000004
の整数部、且つ
Ａ＝Ｋ２２ｎｍｏｄ（Ｂ）
ここでｎはアナログディジタル変換で要求される分解能のビット数である、ように選択された、請求項１６記載の方法。
【請求項２５】  Ｎ，Ａ及び、Ｂは、等式
Ｂ／Ｃ＝Ｎ＋（Ａ／Ｂ）
にしたがって選択され、
ここで、Ｃは所定の定数より小さい整数であり、且つ、分数Ｂ／Ｃは、Ｂ／Ｃが所定の定数が与えられたＫ／Ｘに可能な限り近い様に、Ｓｔｅｒｎ−Ｂｒｏｃｏｔ番号木から選択される、請求項１６記載の方法。
【請求項２６】  所定の定数は、２ｎＫであり、ここでｎはアナログディジタル変換で要求される分解能のビット数である、請求項１８記載の方法。
【請求項２７】  乗算を提供しない周波数Ｆｏを有する１−ＢＩＴＸ信号が存在する、ビットシリアルアナログディジタル変換器で、アナログディジタル変換及び、係数Ｘによる乗算を同時に行うためのＭ−ＢＩＴＸ信号を発生する方法であって、
ａ）Ｎは整数、Ｋは整数であり且つ格子密度係数であり、関係
【数５】
2000307432.tif 000005
にしたがって、Ｎ、Ａ及び、Ｂを選択するステップと、
ｂ）最大値Ｂを有する連続和に、Ａを加算するステップと、
ｃ）以下の、
ｉ）連続和がステップ（ｂ）の間に、Ｂを超えない場合には、周波数ＫＦｏ／Ｎ
ｉｉ）連続和がステップ（ｂ）の間に、Ｂを超える場合には、周波数ＫＦｏ／（Ｎ＋１）、
を有する矩形波信号を生成するステップとを有し、
ここで、ステップ（ｂ）は、ステップ（ｃ）で生成される矩形波信号の各遷移後に行われ、
それにより、ビットシリアルアナログディジタル変換器で使用されるとき、矩形波信号は、Ｘによる乗算を提供するＭ−ＢＩＴＸ信号である方法。
【請求項２８】  ０＜Ｘ＜１である請求項２７記載の方法。
【請求項２９】  Ｄは１／Ｘの小数部を表すのに使用される２値ビットの数であり、Ｋ＝２Ｄである請求項２７記載の方法。
【請求項３０】  Ｋ＝１である請求項２７記載の方法。
【請求項３１】  Ｎは、Ｎ≦（Ｋ／Ｘ）＜Ｎ＋１のように選択された請求項２７記載の方法。
【請求項３２】  以下の、
【数６】
2000307432.tif 000006
は、Ｋ／Ｘから、Ｋ／Ｘの１／２ｎ倍以内であり、ここでｎはアナログディジタル変換で要求される分解能のビット数である、請求項３０記載の方法。
【請求項３３】  以下の、
【数７】
2000307432.tif 000007
は、Ｋ／Ｘの１２．５％以内である、請求項３０記載の方法。
【請求項３４】  Ｎ，Ａ及び、Ｂは、
Ｎ＝Ｋ／Ｘの整数部
Ｂ＝２ｎＫ、且つ
Ａ＝Ｒｏｕｎｄ（Ｂ（ｆｒａｃ（Ｋ／Ｘ））
ここでｎはアナログディジタル変換で要求される分解能のビット数である、ように選択された、請求項２７記載の方法。
【請求項３５】  Ｎ，Ａ及び、Ｂは、
Ｂ＝Ｒｏｕｎｄ（２ｎＸＫ）
Ｎ＝
【数８】
2000307432.tif 000008
の整数部、且つ
Ａ＝Ｋ２２ｎｍｏｄ（Ｂ）
ここでｎはアナログディジタル変換で要求される分解能のビット数である、ように選択された、請求項２７記載の方法。
【請求項３６】  Ｎ，Ａ及び、Ｂは、等式
Ｂ／Ｃ＝Ｎ＋（Ａ／Ｂ）
にしたがって選択され、
ここで、Ｃは所定の定数より小さい整数であり、分数Ｂ／Ｃは、Ｂ／Ｃが所定の定数が与えられたＫ／Ｘに可能な限り近い様に、Ｓｔｅｒｎ−Ｂｒｏｃｏｔ番号木から選択される、請求項２７記載の方法。
【請求項３７】  所定の定数は、２ｎＫであり、ここでｎはアナログディジタル変換で要求される分解能のビット数である、ように選択された請求項３６記載の方法。
【請求項３８】  乗算を提供しない周波数Ｆｏを有する１−ＢＩＴＸ信号が存在する、ビットシリアルアナログディジタル変換器で、アナログディジタル変換及び、係数Ｘによる乗算を同時に行うためのＭ−ＲＡＭＰ信号を発生する装置であって、
ａ）Ｎは整数であり、Ｋは整数であり且つ格子密度係数であり、増分Ａと容量Ｂは、関係
【数９】
2000307432.tif 000009
にしたがって選択される、周波数ＫＦｏで第１の連続和に増分Ａを加算する第１のアキュムレータと、
ｂ）以下の
ｉ）Ａが連続和に加算された後に、第1の連続和が容量Ｂを超えないときには、ディジタル番号としてのＮ、
ｉｉ）Ａが連続和に加算された後に、第1の連続和が容量Ｂを超えるきには、ディジタル番号としてのＮ＋１、
を出力をする、第１のアキュムレータと通信する番号選択器と、
ｃ）ステップ（ｂ）で生成されたディジタル番号を、周波数ＫＦｏで第２の連続和に加算する第２のアキュムレータと、
ｄ）第２の連続和を受信し、且つ、第２の連続和を、１／Ｋに比例するアナログ値へ変換するディジタルアナログ変換器とを有する装置。
【請求項３９】  Ｋ＝１である請求項３８の装置。
【請求項４０】  第１及び、第２のアキュムレータが周波数２ＫＦｏで加算する様に、第１及び、第２のアキュムレータに周波数を供給するクロックを更に有する請求項３８記載の装置。
【請求項４１】  ディジタルアナログ変換器が周波数２ＫＦｏで、第２の連続和のディジタルアナログ変換行う様に、ディジタルアナログ変換器に周波数を供給するクロックを更に有する請求項３８記載の装置。
【請求項４２】  乗算を提供しない周波数Ｆｏを有する１−ＢＩＴＸ信号が存在する、ビットシリアルアナログディジタル変換器で、アナログディジタル変換及び、係数Ｘによる乗算を同時に行うためのＭ−ＢＩＴＸ信号を発生する装置であって、
ａ）Ｎは整数であり、Ｋは整数であり且つ格子密度係数であり、増分Ａと容量Ｂは、関係
【数１０】
2000307432.tif 000010
にしたがって選択される、連続和に増分Ａを加算するアキュムレータと、
ｂ）ここでＦｏは乗算を提供しない１−ＢＩＴＸ信号の周波数であり、以下の
ｉ）Ａが連続和に加算された後に、連続和が容量Ｂを超えないときには、周波数ＫＦｏ／Ｎを、
ｉｉ）Ａが連続和に加算された後に、連続和が容量Ｂを超えるときには、周波数ＫＦｏ／（Ｎ＋１）を、
発生する、アキュムレータと通信する矩形波周波数発生器と、
ｃ）周波数発生器出力の各遷移エッジ後に、アキュムレータに、増分Ａを連続和へ加算させる手段とを有する装置。
【請求項４３】  Ｋ＝１である請求項４２記載の装置。
【請求項４４】  矩形波周波数発生器は、周波数ＫＦｏを供給するクロックと、Ｎ又は、Ｎ＋１のいずれかの選択できる法を有する分周器とを有し、分周器は周波数ＫＦｏを受け取り、アキュムレータの連続和に従ってＫＦｏ／Ｎ又はＫＦｏ／（Ｎ＋１）のいずれかである出力周波数を発生する、請求項４２記載の装置。
【請求項４５】  単一傾斜アナログディジタル変換器（ＡＤＣ）がＲＡＭＰ信号を受け取る第１の比較器入力と入力アナログ信号を受け取る第２の比較器入力とを有する比較器を有し、且つ、電圧対時間傾斜Ｓを有し且つ乗算を提供しない１−ＳＳ−ＲＡＭＰ信号が存在する、単一傾斜ＡＤＣで、入力アナログ信号のアナログディジタル変換及び、Ｘによる乗算を同時に行う方法であって、
ａ）平均電圧対時間傾斜Ｓ／Ｘを有するＭ−ＳＳ−ＲＡＭＰ信号を、第１の比較器入力へ与えるステップを有する方法。
【請求項４６】  ０＜Ｘ＜１である、請求項４５記載の方法。
【請求項４７】  単一傾斜アナログディジタル変換器（ＡＤＣ）がＳＳ−ＦＲＥＱ入力を有するカウンタを有し、且つ、周波数Ｑを有し且つ乗算を提供しない１−ＳＳ−ＦＲＥＱ信号が存在する、単一傾斜ＡＤＣで、入力アナログ信号のアナログディジタル変換及び、Ｘによる乗算を同時に行う方法であって、
ａ）平均周波数ＱＸを有するＭ−ＳＳ−ＦＲＥＱ信号を、カウンタのＳＳ−ＦＲＥＱ入力へ与えるステップを有する方法。
【請求項４８】  ０＜Ｘ＜１である、請求項４７記載の方法。