【手続補正書】
【提出日】平成20年4月17日(2008.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上のバッファ層と、
前記バッファ層上のチャネル層であって、前記バッファ層を前記基板との間に挟む前記チャネル層と、
前記チャネル層に電気的に接続されるソース電極と、
前記チャネル層に電気的に接続されるドレイン電極と、
前記ソース及びドレイン電極の間にあり、前記チャネル層に電気的に接続されるゲートと、
前記ゲートと前記ドレイン電極との間にあり、前記チャネル層の少なくとも一部の上にあるスペーサ層と、
前記スペーサ層上に離れて存在し、前記チャネル層及び前記ゲートから絶縁されるフィールドプレートであって、前記ゲートと前記ソース電極との間の前記スペーサ層の最表面の全てを覆うわけではない少なくとも１つの導電性パスによって、前記ソース電極に電気的に接続される前記フィールドプレートと
を備えることを特徴とする金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）。
【請求項２】
請求項１に記載の金属半導体電界効果トランジスタであって、前記フィールドプレートは、前記ゲートの端からの距離Ｌｆを前記ドレイン電極へ向かって、前記スペーサ層上で拡張することを特徴とする金属半導体電界効果トランジスタ。
【請求項３】
請求項１に記載の金属半導体電界効果トランジスタであって、前記スペーサ層は、前記ゲートを少なくとも部分的に覆い、前記フィールドプレートは、前記ゲートに少なくとも部分的に重なり、前記ゲートの端からの距離Ｌｆを前記ドレイン電極へ向かって、前記スペーサ層上で拡張することを特徴とする金属半導体電界効果トランジスタ。
【請求項４】
請求項１に記載の金属半導体電界効果トランジスタであって、前記少なくとも１つの導電性パスは、前記フィールドプレートと前記ソース電極との間を通り、それぞれの前記パスは、前記スペーサ層の外側を通り、前記フィールドプレートに前記ソース電極との電気的接続を提供することを特徴とする金属半導体電界効果トランジスタ。
【請求項５】
請求項１に記載の金属半導体電界効果トランジスタであって、前記スペーサ層は、前記ゲートと前記ソース電極との間にある前記チャネル層の表面上にさらに形成されることを特徴とする金属半導体電界効果トランジスタ。
【請求項６】
請求項５に記載の金属半導体電界効果トランジスタであって、前記少なくとも１つの導電性パスは、前記スペーサ層上の、前記フィールドプレートと前記ソース電極との間を通り、前記ソース電極との電気的接続を前記フィールドプレートに提供することを特徴とする金属半導体電界効果トランジスタ。
【請求項７】
請求項１に記載の金属半導体電界効果トランジスタであって、前記スペーサ層は、誘電体材料、または誘電体材料の複数の層を含むことを特徴とする金属半導体電界効果トランジスタ。
【請求項８】
請求項１に記載の金属半導体電界効果トランジスタであって、前記ゲートは、ガンマ形状であることを特徴とする金属半導体電界効果トランジスタ。
【請求項９】
請求項１に記載の金属半導体電界効果トランジスタであって、前記ゲートは、障壁層内に少なくとも部分的に埋め込まれることを特徴とする金属半導体電界効果トランジスタ。
【請求項１０】
基板上に連続的に形成されるバッファ層及びチャネル層と、
前記チャネル層に電気的に接続して形成される、ソース電極、ドレイン電極、並びに、前記ソース及びドレイン電極間にあるゲートと、
前記ゲートと前記ドレイン電極との間にある前記チャネル層の表面の少なくとも一部の上に形成されるスペーサ層と、
前記ゲート及び前記チャネル層から絶縁される前記スペーサ層上に形成され、前記ソース電極へ少なくとも１つの導電性パスによって電気的に接続されるフィールドプレートであって、前記フィールドプレートは、前記ゲートと前記ソース電極との間の前記スペーサ層の最表面の全てを覆うわけではなく、トランジスタ内におけるピーク操作電界を低減する前記フィールドプレートと
を備えることを特徴とする電界効果トランジスタ。
【請求項１１】
請求項１０に記載のトランジスタであって、ピーク操作電界における前記低減は、前記トランジスタの絶縁破壊電圧を増大させることを特徴とするトランジスタ。
【請求項１２】
請求項１０に記載のトランジスタであって、ピーク操作電界における前記低減は、前記トランジスタ内の捕獲を低減することを特徴とするトランジスタ。
【請求項１３】
請求項１０に記載のトランジスタであって、ピーク操作電界における前記低減は、前記トランジスタ内における漏洩電流を低減することを特徴とするトランジスタ。
【請求項１４】
請求項１０に記載のトランジスタであって、前記スペーサ層は、誘電体材料、または誘電体材料の複数の層を含むことを特徴とするトランジスタ。
【請求項１５】
基板上に連続的に形成されるバッファ層及びチャネル層と、
前記チャネル層に電気的に接続して形成される、ソース電極、ドレイン電極、並びに、前記ソース及びドレイン電極間にあるゲートと、
前記ゲートの端からの距離Ｌｆを前記ドレイン電極へ向かって拡張するフィールドプレートであって、前記ゲート及びアクティブ層から絶縁される前記フィールドプレートと、
前記フィールドプレートを前記ソース電極に前記的に接続する少なくとも１つの導電性パスであって、前記ゲートと前記ソース電極との間の最表面の全てを覆うわけではない前記少なくとも１つの導電性パスと
を備えることを特徴とする金属半導体電界効果トランジスタ。
【請求項１６】
チャネルを有するアクティブ領域と、
前記アクティブ領域に電気的に接続して形成される、ソース電極、ドレイン電極、並びに、前記ソース及びドレイン電極間の前記アクティブ領域上にあるゲートと、
前記ゲートと前記ドレイン電極との間にある前記アクティブ領域の少なくとも一部の上にあるスペーサ層と
前記アクティブ領域及び前記ゲートから絶縁される、前記スペーサ層上のフィールドプレートであって、少なくとも１つの導電性パスによって前記ソース電極に電気的に接続され、前記ゲートの端から測定される距離Ｌｆを前記ドレイン電極へ、前記スペーサ層上を拡張する前記フィールドプレートとを備え、
前記フィールドプレートを前記ソース電極に電気的に接続する前記少なくとも１つの導電性パスは、前記ゲートと前記ソース電極との間の最表面の全てを覆うわけではないことを特徴とするトランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係るトランジスタのさらに別の実施形態は、チャネルと、チャネル層に電気的に接続されるソース電極、ドレイン電極、及びゲートとを有するアクティブ領域を備え、ゲートは、アクティブ領域上のソース電極とドレイン電極との間にある。本実施形態はさらに、ゲートとドレイン電極との間のアクティブ領域の少なくとも一部の上にスペーサ層を備える。本実施形態はさらに、アクティブ領域及びゲートから絶縁されるスペーサ層上にフィールドプレートを備え、フィールドプレートは、少なくとも１つの導電性パスによってソース電極に電気的に接続され、ゲートの端から測定された距離Ｌｆを、ドレイン電極へ拡張する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
金属ソース及びドレイン電極１８、２０は、チャネル層１６に接続して形成され、ゲート２２は、ソース及びドレイン電極１８、２０の間のチャネル層１６上に形成される。電流は、ゲート２２に適切なレベルでバイアスがかけられると、チャネル層１６を介して、ソース及びドレイン電極１８、２０の間を流れる。ソース及びドレイン電極１８、２０は、チタン、アルミニウム、金、ニッケル、白金、クロムの合金、チタンとタングステンの合金、または白金シリサイドなど、これらに限定されるわけではないが、様々な材料で形成することができる。ゲート２２は、様々な長さをとることができ、好ましいゲート長（Ｌｇ）は、０．５ミクロンである。図１に最もよく示されるように、ゲート２２は、ゲートコンタクト２４に接続され、ゲートコンタクト２４と接する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
スペーサ層２６が、デバイスの金属化の前に形成されると、スペーサ層２６は、Ａｌ、Ｇａ、またはＩｎ合金などの、様々な３族要素を有する３族窒化物などのエピタキシャル材料を含むことができ、適切なスペーサ層の材料は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）であらわされる。チャネル層１６のエピタキシャル成長の後に、スペーサ層２６は、同じエピタキシャル成長法を使用して、成長させることができる。次いでスペーサ層２６は、ゲート２２、ソース電極１８、及びドレイン電極２０を、チャネル層１６に接続して、適切に形成できるようにエッチングされる。次いでフィールドプレートは、ゲート２２とドレイン電極２０との間のスペーサ層上に堆積することができる。フィールドプレートがゲートの一部を覆う諸実施形態では、誘電体材料の追加のスペーサ層が、フィールドプレートからゲートを絶縁するために、少なくともゲートを部分的に覆うように含まれるべきである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
フィールドプレート３０は、ゲート２２の端からの、様々な距離Ｌｆを拡張することができ、距離の適切な範囲は、およそ０．１から２ミクロンである。フィールドプレート３０は、様々な導電性材料を含むことができ、適切な材料は、標準的な金属化方法を用いて堆積された、金属または金属化合物である。本発明に係るいくつかの実施形態では、フィールドプレート３０は、チタン／金合金、またはニッケル／金合金を含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
フィールドプレート３０は、ＭＥＳＦＥＴ１０のアクティブ領域及びスペーサ層２６の外側を通り、ソースコンタクト２０に接続する導電性パス３４を介して、ソースコンタクト２０に電気的に接続することもできる。この配置は、他の実施形態においても用いることができるが、スペーサ層２６がゲート２２とソース１８との間のチャネル層１６を覆わない実施形態において特に適合する。図１に示されるように、パス３４は、ゲートコンタクト２４の反対側の、ＭＥＳＦＥＴのアクティブ領域の外側を通る。本発明に係るその他の実施形態では、導電性パスは、ゲートコンタクト２４側の、ＭＥＳＦＥＴ１０のアクティブ領域の外側を通ることもでき、ＭＥＳＦＥＴ１０は、ＭＥＳＦＥＴ１０に対して同じ若しくは異なる側を通る、２つ以上の導電性パスを含むこともできる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
フィールドプレート３０、及びソース電極１８への接続を堆積した後、アクティブ構造を、窒化ケイ素などの誘電体保護層（dielectric passivation layer）（不図示）によって覆うことができる。この保護層は、既知の成長技法を用いて形成することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ＭＥＳＦＥＴ４０は、好ましくは、炭化ケイ素ベースであり、炭化ケイ素基板１２、炭化ケイ素バッファ層１４、炭化ケイ素チャネル層１６、ソースコンタクト１８、ドレインコンタクト２０、ゲート２２、ゲートコンタクト２４、及びスペーサ層２６を含む。ＭＥＳＦＥＴ４０は、ゲート２２の一部に重なるだけでなく、主にゲート２２とドレインコンタクト２２との間にあるスペーサ層２６上に形成されるフィールドプレート４２も含む。図１及び図２におけるＭＥＳＦＥＴ１０に対して、Ｌｇｆは小さく、製造過程においていくつかの問題がある。ゲート２２に重なるフィールドプレート４２を有することによって、ＨＥＭＴ４０は、Ｌｇｆの許容範囲に触れることなく作ることができる。しかしながら、フィールドプレート４２の重複部分は、追加の不要なキャパシタンスを生じさせることがある。フィールドプレート３０または４２のどちらを使うかの判断において、フィールドプレート４２を用いた製造の容易さは、図１及び図２におけるフィールドプレート３０によってもたらされる、低減されたキャパシタンスとバランスをとらなければならない。ＭＥＳＦＥＴ４０は、フィールドプレート４２をソースコンタクト１８へ電気的に接続する、バス４４または導電性パス４６も備える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明に係る、ソース接続フィールドプレートの配置は、上述したＭＥＳＦＥＴに限らず、様々なＭＥＳＦＥＴにおいて用いることができる。例えば、図５は、ＭＥＳＦＥＴ１０及び４０における特徴に類似する多くの特徴を有し、基板１２、バッファ層１４、チャネル層１６、ソース電極１８、及びドレイン電極２０を含む、本発明に係るＭＥＳＦＥＴ５０の別の実施形態を示す。一方で、ＭＥＳＦＥＴ５０は、特に高周波操作に適応する、ガンマ（Γ）形状のゲート５２を有する。ゲート長（Ｌｇ）は、デバイスの速度の判断において重要な特徴であり、高周波デバイスであるほど、ゲート長はより短い。より短いゲート長は、高周波操作に悪影響を与えることのある高い抵抗をもたらしうる。Ｔ−ゲートは、一般に、高周波操作において用いられるが、Ｔ−ゲートを有するフィールドプレートの良く結合した配置を達成するのは困難でありうる。