(57)【要約】【課題】入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくく、正確な係数更新を行うことが可能な、適応アレイ制御の方法、装置、及びプログラム、並びに適応アレイ処理の方法、装置、及びプログラムの提供を課題とする。【解決手段】目標信号に対しての利得が非ゼロで、妨害信号に対する処理結果の位相差が１８０度に近くなるようなアレイ処理部の組３３０、３４０と、それらの出力の相関を計算する相関計算部９２０を備えていることを特徴とする。【選択図】  図１
2007123051.tif 000002
【特許請求の範囲】
【請求項１】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号に対して利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部と
を具備することを特徴とする適応アレイ制御装置。
【請求項２】
前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする請求項１に記載の適応アレイ制御装置。
【請求項３】
前記第１のアレイ処理部は、前記第１のアレイ処理信号を処理する第１のフィルタを具備することを特徴とする請求項１又は２に記載の適応アレイ制御装置。
【請求項４】
前記第２のアレイ処理部は、前記第２のアレイ処理信号を処理する第２のフィルタを具備することを特徴とする請求項１又は２に記載の適応アレイ制御装置。
【請求項５】
前記第１のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする請求項１、２又は３のいずれかに記載の適応アレイ制御装置。
【請求項６】
前記第２のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする請求項１、２又は４のいずれかに記載の適応アレイ制御装置。
【請求項７】
前記第１のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする請求項１、２、３又は５に記載の適応アレイ制御装置。
【請求項８】
前記第２のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする請求項１、２、４又は６のいずれかに記載の適応アレイ制御装置。
【請求項９】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、
この工程で求まった前記第１及び第２のアレイ処理信号を用いて入力信号中の目標信号とそれ以外の信号の相対的な割合に基づく制御信号を求める第１の制御信号生成工程と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する第１のパラメータ調整制御工程とを備えることを特徴とする適応アレイ制御の方法。
【請求項１０】
前記第１および第２のアレイ処理信号生成工程で実行される前記第１のアレイ処理と前記第２のアレイ処理は、目標信号に対する利得が非ゼロであることを特徴とする請求項９に記載の適応アレイ制御の方法。
【請求項１１】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号と前記第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項９又は１０に記載の適応アレイ制御の方法。
【請求項１２】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号をフィルタ処理して第１のフィルタ処理信号を求める第１のフィルタ処理信号生成工程を有し、この工程で得られる前記第１のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする請求項９、１０又は１１に記載の適応アレイ制御の方法。 
【請求項１３】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第２のアレイ処理信号をフィルタ処理して第２のフィルタ処理信号を求める第２のフィルタ処理信号生成工程を有し、この工程で得られる前記第２のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする請求項９、１０又は１１に記載の適応アレイ制御の方法。
【請求項１４】
前記第１のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１のアレイ処理信号を求めることを特徴とする請求項９ないし１２のいずれか１項に記載の適応アレイ制御の方法。
【請求項１５】
前記第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第２のアレイ処理信号を求めることを特徴とする請求項９、１０、１１又は１３に記載の適応アレイ制御の方法。
【請求項１６】
前記第１のアレイ処理信号生成工程は、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第１のアレイ処理信号を求めることを特徴とする請求項９、１０、１１、１２又は１４に記載の適応アレイ制御の方法。 
【請求項１７】
前記第２のアレイ処理信号生成工程は、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第２のアレイ処理信号を求めることを特徴とする請求項９、１０、１１、１３又は１５に記載の適応アレイ制御の方法。
【請求項１８】
第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする適応アレイ制御用プログラム。 
【請求項１９】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１のアレイ処理部と第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する方向推定部を具備することを特徴とするアレイ処理装置。
【請求項２０】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調させて第３のアレイ処理信号を求める第３のアレイ処理部と、
前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理部と、
前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する相関除去部と、
前記第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部と
を具備することを特徴とする適応アレイ処理装置。 
【請求項２１】
前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする請求項２０に記載の適応アレイ処理装置。
【請求項２２】
前記第１のアレイ処理部と、前記第２のアレイ処理部とは、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする請求項２０又は２１に記載の適応アレイ処理装置。
【請求項２３】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、この工程で求まった前記第１及び第２のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する信号ずれ推定工程とを有することを特徴とするアレイ処理の方法。
【請求項２４】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める第３のアレイ処理信号生成工程と、
前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理信号生成工程と、
前記第４のアレイ処理信号生成工程で求めた前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する適応アレイ処理工程と、
前記第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理信号生成工程と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理信号生成工程と、
前記第１及び第２のアレイ処理信号生成工程で求めた前記第１及び第２のアレイ処理信号を用いて制御信号を求める第２の制御信号生成工程と、
この工程で得られた前記制御信号を用いて前記適応アレイ処理工程におけるパラメータ調整の速度と精度を制御する第２のパラメータ調整制御工程と
を有することを特徴とする適応アレイ処理の方法。
【請求項２５】
前記第２の制御信号生成工程では、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項２４に記載の適応アレイ処理の方法。
【請求項２６】
前記第１のアレイ処理信号生成工程及び前記第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする請求項２４又は２５に記載の適応アレイ処理の方法。
【請求項２７】
第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める機能と、
第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める機能と、
前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する機能と、
第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、
前記制御信号を用いて前記適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする適応アレイ処理用プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、適応アレイ制御装置、適応アレイ制御方法及びそのプログラム、並びに適応アレイ処理装置、適応アレイ処理方法及びそのプログラムに関し、特に複数のセンサを用いて、信号を空間選択的に受信する適応アレイ制御装置、適応アレイ制御方法及びそのプログラム、並びに適応アレイ処理装置、適応アレイ処理方法及びそのプログラムに関するものである。
【背景技術】
【０００２】
音声信号取得や、ソーナ、無線通信などの分野において、適応マイクロフォンアレイによる音声強調装置、適応アンテナアレイによる無線送受信装置などが知られている。これらの装置は、複数の信号源の中から特定の信号だけを強調して受信することが可能であり、適応アレイ技術の応用である。センサとしては、マイクロフォン、超音波センサ、ソーナ受音器、アンテナなどを用いることができる。ここでは、センサとしてマイクロフォンを用いた場合について説明する。
以降、説明を簡単にするため、マイクロフォンが直線上に等間隔に配置されている場合を考える。また、目標音源がマイクロフォンの配置されている直線から十分に離れており、目標音源の方向は前記直線に対して直交していると仮定する。【０００３】
マイクロフォンアレイは、複数のマイクロフォンに入力された信号をフィルタリングした後、加算することによって空間フィルタを形成する。この空間フィルタにより、事前に規定した方向から到来した信号、すなわち目標信号だけを強調し、目標以外の信号を減衰させる。適応マイクロフォンアレイは、空間フィルタ特性を適応的に変化させる機能を有したマイクロフォンアレイである。適応マイクロフォンアレイの構成として、非特許文献１に開示されている「一般化サイドローブキャンセラ」、非特許文献２に開示されている構成、非特許文献３に開示されている構成、非特許文献４に開示されている「フロスト・ビームフォーマ」、非特許文献５に開示されている構成などが知られている。【０００４】
非特許文献１に開示されている基本的な適応アレイ処理装置である一般化サイドローブキャンセラは、固定ビームフォーマ、ブロッキング行列回路回路、多入力キャンセラから構成される。ブロッキング行列回路回路には、適応フィルタを含む適応ブロッキング行列回路回路も使用される。固定ビームフォーマは、複数のセンサ信号を処理して目標信号を強調する。ブロッキング行列回路回路は、前記複数のセンサ信号に含まれる目標信号を抑圧し、妨害信号を相対的に強調する。
適応ブロッキング行列回路は、前記固定ビームフォーマ出力を参照信号として、適応フィルタによって生成した擬似目標信号を前記複数のセンサ信号から差し引き、多入力キャンセラに供給する。適応ブロッキング行列回路の適応フィルタ係数は、固定ビームフォーマ出力と適応ブロッキング行列回路の出力を用いて、適応ブロッキング行列回路の出力が最小化されるように更新される。多入力キャンセラは、ブロッキング行列回路の出力を参照信号として、適応フィルタによって生成した擬似妨害信号を、前記固定ビームフォーマ出力から差し引く。この減算処理によって得られた信号においては、目標信号が強調され、妨害信号が抑圧されており、これをアレイ装置出力とする。この減算処理により、出力信号の妨害信号に対する相関が除去される。多入力キャンセラの適応フィルタ係数は、ブロッキング行列回路出力と多入力キャンセラ出力を用いて、多入力キャンセラ出力が最小化されるように更新される。【０００５】
固定ビームフォーマとして、複数のセンサ信号をそれぞれ遅延して加算するディレイアンドサムビームフォーマや、フィルタリングして加算するフイルタアンドサムビームフォーマを用いることが可能である。これらの固定ビームフォーマについては、非特許文献６に詳細に説明されている。
ディレイアンドサムビームフォーマは、複数のセンサ信号を各信号に固有のサンプル数だけ遅延させ、さらに各信号に固有の係数を乗算した後に、総和を計算して出力する。各信号の遅延時間は、各センサ信号を遅延した後に、それに含まれる目標信号の位相が同じになるように設定する。その結果、ディレイアンドサムビームフォーマの出力に含まれる目標信号が強調される。一方、目標信号とは異なる方向から到来する妨害信号は、前記の各遅延信号において、位相が互いに異なるため、加算によって互いに打ち消し合い、減衰する。
従って、ディレイアンドサムビームフォーマの出力では、目標信号が強調され、妨害信号が減衰する。フィルタアドサムビームフォーマは、ディレイアンドサムビームフォーマにおける複数のセンサ信号に対する遅延と定数倍が、フィルタで置換された構成を有する。これら複数のフィルタは、ディレイアンドサムビームフォーマにおける遅延と定数倍の効果が、各周波数に対して異なるようにすることができる。このため、スペクトルが平坦でない信号に対して、目標信号強調効果がディレイアンドサムビームフォーマよりも高い。【０００６】
適応ブロッキング行列回路及び多入力キャンセラは、複数の適応フィルタを含む。これらの適応フィルタとして、ＦＩＲフィルタ、ＩＩＲフィルタ、及びラティスフィルタなどの構造を用いることが可能である。また、これらの適応フィルタにおける係数更新アルゴリズムとして、ＮＬＭＳアルゴリズム（学習同定法または正規化ＬＭＳアルゴリズム）、ＲＬＳアルゴリズム（逐次最小自乗法）、射影アルゴリズム、勾配法、ＬＳアルゴリズム（最小自乗法）、ブロック適応アルゴリズム、変換領域の適応アルゴリズムなどを用いることができる。さらに、係数更新に際して、新たに計算される係数値に制約を課するタップ係数拘束適応アルゴリズムやリーク適応アルゴリズム、さらには係数値ノルムに拘束を課するタップノルム拘束適応アルゴリズムなどを用いることが可能である。これらの制約付係数更新アルゴリズムについては、非特許文献７に詳しいので、説明を省略する。【０００７】
適応ブロッキング行列回路の係数更新では強調された妨害信号が、多入力キャンセラの係数更新では強調された目標信号が、係数更新には不要な信号となり、係数更新を妨害する。このため、いずれの場合も、適応フィルタ係数が乱れ、アレイ処理装置の出力信号に不快な息づき雑音が生じる。これを防ぐためには、係数更新ステップサイズを小さく設定する必要がある。しかし、小さなステップサイズは、適応ブロッキング行列回路の特性が目標信号の移動に追従する速度を鈍らせ、最終出力である適応アレイ装置出力の品質が劣化する。この問題を解決するために、適応モード制御装置が非特許文献８及び９に開示されている。【０００８】
非特許文献８に開示された方法では、隣接するセンサから得られる信号間の相関を利用して、前記妨害信号の存在を検出する。妨害信号が検出されたときに係数更新を停止することによって、良好な適応アレイ装置の出力を得ることができる。この方法では、ヒアリングエイドを応用として開発されているためにマイク間隔が広く、空間折返しを避けるために信号帯域が６００から１２００Hz程度に制限されている。通常の音声信号を利用する応用では、時として音声パワーがこの周波数範囲外にも存在するために、妨害信号の存在を正確に検出することができない。また、固定ブロッキング行列回路を想定して多入力キャンセラだけの係数更新を制御する構成となっており、適応ブロッキング行列回路にそのまま適用することはできない。【０００９】
非特許文献９に開示された方法では、目標信号対妨害信号のパワー比(ＳＩＲ)を用いて、妨害信号の存在を検出する。目標信号のパワー推定は、固定ビームフォーマ出力を用いて行う。妨害信号のパワー推定は、適応ブロッキング行列回路の出力を用いて行う。これらの推定値の比、すなわちＳＩＲの推定値を閾値と比較する。閾値よりＳＩＲが大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので適応ブロッキング行列回路で係数更新を行う。反対に、多入力キャンセラの係数更新に目標信号が妨害を与えるので、多入力キャンセラの係数更新は停止する。閾値よりＳＩＲが小さいときは、適応ブロッキング行列回路で係数更新を停止し、多入力キャンセラで係数更新を実行する。この方法では、適応ブロッキング行列回路に含まれる適応フィルタ係数が収束するまでは、適応ブロッキング行列回路が十分な性能を発揮せず、妨害信号パワー推定が不正確になる。このため、特に動作初期に、適応ブロッキング行列回路と多入力キャンセラの係数更新制御を誤り易くなり、アレイ処理装置出力音声の劣化を引き起こす。この問題を解決するために、専用の固定ブロッキング行列回路を有する適応モード制御装置が非特許文献１０に開示されている。【００１０】
非特許文献１０に開示された方法では、妨害信号のパワー推定を、専用の固定ブロッキング行列回路を用いて行う。このため、適応ブロッキング行列回路に含まれる適応フィルタ係数の収束とは無関係に所望の性能が得られ、正確な妨害信号パワー推定が可能となる。
図２２に非特許文献９に開示されている適応アレイ処理装置と、非特許文献１０に開示された適応モード制御装置を組み合わせた構成を示す。非特許文献９に開示されている適応アレイ処理装置は、固定ビームフォーマ２００、適応ブロッキング行列回路３００、遅延素子４００、及び多入力キャンセラ５００から構成される。適応モード制御装置は、ブロッキング行列回路３１０、ＳＩＲ推定部７００、及び比較部８００から構成される。【００１１】
固定ビームフォーマ２００は、Ｍ個のセンサ１０００〜１００M-１から得られた信号を処理して目標信号を強調する。適応ブロッキング行列回路３００は、前記複数のセンサ信号に含まれる目標信号を抑圧し、妨害信号を相対的に強調する。これは、前記固定ビームフォーマ２００の出力を参照信号として、複数の適応フィルタによって擬似目標信号を生成し、これらをＭ個のセンサ１０００〜１００M-１から得られた信号から減算することによって達成される。適応フィルタの係数は、固定ビームフォーマ２００の出力と適応ブロッキング行列回路３００の出力を用いて、適応ブロッキング行列回路３００の出力が最小化されるように更新される。【００１２】
遅延素子４００は、固定ビームフォーマ２００の出力をＬサンプル遅延させて、多入力キャンセラ５００に供給する。Ｌの値は、遅延素子４００の出力における目標信号成分と適応ブロッキング行列回路３００の出力における目標信号成分の位相が揃うように設定する。例えば、固定ビームフォーマ２００の群遅延時間と、適応ブロッキング行列回路３００のタップ数の４分の１から２分の１程度に相当する時間の和に設定すればよい。【００１３】
多入力キャンセラ５００は、固定ビームフォーマ２００の出力信号を遅延した信号と適応ブロッキング行列回路３００の出力信号を受けて処理することによって、妨害信号を抑圧し、目標信号を相対的にさらに強調する。多入力キャンセラ５００は、適応ブロッキング行列回路３００から強調された妨害信号を参照信号として受け、これと相関のある信号として、適応フィルタによって擬似妨害信号を生成する。生成した擬似妨害信号を、遅延素子４００の出力である強調された目標信号から差し引く。この出力は、出力端子６００に伝達される。多入力キャンセラ５００の適応フィルタ係数は、適応ブロッキング行列回路３００の出力と出力端子６００に伝達される出力信号を用いて、該出力信号が最小化されるように更新される。【００１４】
適応ブロッキング行列回路３００の係数更新で用いる適応ブロッキング行列回路３００の出力は、妨害信号と抑圧された目標信号を含む。しかし、適応ブロッキング行列回路３００が影響を与えることができるのは目標信号成分だけであり、妨害信号はそのまま出力される。すなわち、適応ブロッキング行列回路３００が最小化することができるのは目標信号成分だけであり、出力に含まれる妨害信号成分は、係数更新に対して妨害を与える。妨害によって適応ブロッキング行列回路３００に含まれる適応フィルタ係数が乱れ、多入力キャンセラ５００に伝達される信号が不安定となる。その結果、多入力キャンセラ５００の出力、すなわち適応アレイ装置出力が乱れ、不快な息づき雑音が生じる。これを防ぐために、前記複数のセンサ信号を用いてＳＩＲを推定し、この推定値を用いて適応ブロッキング行列回路３００の係数更新を制御する。【００１５】
同様に、多入力キャンセラ５００の係数更新では強調された目標信号が、係数更新には不要な信号となり、係数更新を妨害する。妨害によって多入力キャンセラ５００に含まれる適応フィルタ係数が乱れ、適応アレイ装置出力において不快な息づき雑音が生じる。このため、適応ブロッキング行列回路３００と同様に、前記複数のセンサ信号のＳＩＲを推定し、この推定値を用いて多入力キャンセラ５００の係数更新を制御する。【００１６】
ＳＩＲ推定部７００は、ブロッキング行列回路３１０の出力と固定ビームフォーマ２００の出力を用いて、ＳＩＲ推定を行う。目標信号のパワー推定は、固定ビームフォーマ出力を用いて行う。妨害信号のパワー推定は、固定ブロッキング行列回路の出力を用いて行う。これら２つの推定値はＳＩＲ推定部７００に供給され、その比がＳＩＲ推定値となる。ＳＩＲ推定値は、ＳＩＲ推定部７００から比較部８００に伝達される。比較部８００では、ＳＩＲ推定値を閾値と比較する。閾値よりＳＩＲ推定値が大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので適応ブロッキング行列回路で係数更新を行う制御信号を発生し、適応ブロッキング行列回路３００に供給する。反対に、多入力キャンセラの係数更新に目標信号が妨害を与えるので、多入力キャンセラの係数更新を停止する制御信号を発生し、多入力キャンセラ５００に供給する。閾値よりＳＩＲ推定値が小さいときは、適応ブロッキング行列回路で係数更新を停止し、多入力キャンセラで係数更新を実行するような信号を発生し、それぞれ適応ブロッキング行列回路３００と多入力キャンセラ５００に供給する。【００１７】
図２３にブロッキング行列回路３１０の構成例を示す。ｉ番目のセンサ信号xi(k)と（ｉ＋１）番目のセンサ信号xi+１(k)の差分を求めるための減算器３１１から構成される。ここに、ｋは時刻を表す指標、ｉは０からＭ−２の範囲の整数である。ブロッキング行列回路３１０の出力信号z(k)は、xi(k)−xi+１(k)となる。正面から到来する目標信号に対して、xi(k)とxi+１(k)は等しいので、z(k)=０となる。それ以外の方向から到来する妨害信号に対しては、z(k)はゼロとならない。このため、ブロッキング行列回路３１０は、目標信号を抑圧する効果を有する。【００１８】
【非特許文献１】１９８２年１月、アイ・イー・イー・イー・トランザクションズ・オン・アンテナス・アンド・プロパゲーションズ、第３０巻、第１号、 (IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATIONS, VOL.３０, NO.１, PP.２７-３４,Jan. １９８２) ２７〜３４ ページ
【非特許文献２】１９９２年９月、アイ・イー・イー・イー・トランザクションズ・オン・アンテナス・アンド・プロパゲーションズ、第４０巻、第９号、 (IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATIONS, VOL.４０, NO.９, PP.１０９３-１０９６,Sep. １９９２) １０９３〜１０９６ ページ
【非特許文献３】１９９６年９月、電子情報通信学会論文誌Ａ、第７９巻、第９号、１５１６〜１５２４ ページ
【非特許文献４】１９７２年８月、プロシーディングス・オブ・アイ・イー・イー・イー、第６０巻、第８号、 (PROCEEDINGS OF IEEE, VOL.６０, NO.８, PP.９２６-９３５, Aug. １９７２) ９２６〜９３５ ページ
【非特許文献５】１９９４年４月、アイ・イー・イー・イー・プロシーディングス・オブ・インターナショナル・カンファレンス・オン・アクースティクス・スピーチ・アンド・シグナルプロセシング、第IV巻、(IEEE PROCEEDINGS OF INTERNATIONAL CONFERENCE ON ACOUSTICS,SPEECH, AND SIGNNAL PROCESSING, VOL.IV, PP.２６９-２７２, Apr. １９９４) ２６９〜２７２ ページ
【非特許文献６】１９９３年、「アレイ・シグナル・プロセシング」、第４章、プレンティス・ホール、イングルウッド・クリフス (CH.４, ARRAY SIGNAL PROCESSING, PRENTICE-HALL, ENGLEWOOD CLIFS, １９９３.)
【非特許文献７】２００１年、「マイクロフォンアレイ」、 スプリンガー (MICROPHONEARRAYS, SPRINGER, ２００１.)
【非特許文献８】１９９２ 年３月、ジャーナル・オブ・アクースティカル・ソサイエティ・オブ・アメリカ、第９１巻、第３号、 (JOURNAL OF ACOUSTICAL SOCIETY OF AMERICA, VOL.９１, NO.３, PP.１６６２-１６７６, Mar. １９９２) １６６２〜１６７６ページ
【非特許文献９】１９９８年４月、アイ・イー・イー・イー・プロシーディングス・オブ・アイ・シー・エイ・エス・エス・ピー、(IEEE PROCEEDINGS OF ICASSP, PP.３６０５-３６０８, APR. １９９８) ３６０５〜３６０８ページ
【非特許文献１０】１９９９年３月、 アイ・イー・イー・イー・プロシーディングス・オブ・アイ・シー・エイ・エス・エス・ピー、(IEEE PROCEEDINGS OF ICASSP, PP.９４９-９５２, MAR. １９９９) ９４９〜９５２ページ
【非特許文献１１】２００１年、「マイクロフォン・アレイズ」、第１章、スプリンガー―バーラグ、ベルリン (CH.１, MICROPHONE ARRAYS, SPRINGER-VERLAG, BERLIN, ２００１.)
【発明の開示】
【発明が解決しようとする課題】
【００１９】
空間折り返し歪を避けるために、センサ間隔には波長と音速から定まる上限がある。また、現実的には、センサの個数Ｍの値にも上限がある。このような場合に、目標信号のパワー推定を行う固定ビームフォーマも、妨害信号のパワー推定を行う固定ブロッキング行列回路も、周波数特性が平坦ではなく、目標信号と妨害信号の方向に基づく選択度も十分でない。このため、図２２を含む従来の技術では、入力信号の周波数特性や目標信号と妨害信号の方向によっては、これらのパワー推定に誤りが避けられず、適応アレイ処理装置の不適切な係数更新制御による性能劣化を引き起こす。【００２０】
本発明の目的は、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくく、正確な係数更新を行うことが可能な、適応アレイ制御装置、適応アレイ制御方法及びそのプログラムを提供することである。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明の適応アレイ制御装置は、アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号に対して利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを具備することを特徴とする。【００２２】
ここで、前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする。
また、前記第１のアレイ処理部は、前記第１のアレイ処理信号を処理する第１のフィルタを具備することを特徴とする。
さらに、前記第２のアレイ処理部は、前記第２のアレイ処理信号を処理する第２のフィルタを具備することを特徴とする。【００２３】
また、前記第１のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする。
そうして、前記第２のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする。【００２４】
また、前記第１のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする。
さらに、前記第２のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする。【００２５】
上記課題を解決するため、本発明の適応アレイ制御の方法は、入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、この工程で求まった前記第１及び第２のアレイ処理信号を用いて入力信号中の目標信号とそれ以外の信号の相対的な割合に基づく制御信号を求める第１の制御信号生成工程と、前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する第１のパラメータ調整制御工程とを備えることを特徴とする。【００２６】
ここで、前記第１および第２のアレイ処理信号生成工程で実行される前記第１のアレイ処理と前記第２のアレイ処理は、目標信号に対する利得が非ゼロであることを特徴とする。
また、前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号と前記第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする。【００２７】
さらに、前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号をフィルタ処理して第１のフィルタ処理信号を求める第１のフィルタ処理信号生成工程を有し、この工程で得られる前記第１のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする。
また、前記第１および第２のアレイ処理信号生成工程で得られる前記第２のアレイ処理信号をフィルタ処理して第２のフィルタ処理信号を求める第２のフィルタ処理信号生成工程を有し、この工程で得られる前記第２のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする。【００２８】
また、前記第１および第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１のアレイ処理信号を求めることを特徴とする。
さらに、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第２のアレイ処理信号を求めることを特徴とする。【００２９】
また、前記第１および第２のアレイ処理信号生成工程は、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第１のアレイ処理信号を求めることを特徴とする。
さらに、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第２のアレイ処理信号を求めることを特徴とする。【００３０】
上記課題を解決するため、本発明の適応アレイ制御用プログラムは、第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする。【００３１】
上記課題を解決するため、本発明の適応アレイ処理装置は、入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第３と第４のアレイ処理を行って第３のアレイ処理信号と第４のアレイ処理信号を求める第３のアレイ処理部と第４のアレイ処理部と、前記第３及び第４のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する方向推定部を具備することを特徴とする。【００３２】
また、本発明の適応アレイ処理装置は、アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調させて第３のアレイ処理信号を求める第３のアレイ処理部と、前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理部と、前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する相関除去部と、前記第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを具備することを特徴とする。【００３３】
ここで、前記制御信号発生部は、前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする。
また、前記第１のアレイ処理部と、前記第２のアレイ処理部とは、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする。【００３４】
上記課題を解決するため、本発明の適応アレイ処理の方法は、入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第３と第４のアレイ処理を行って第３のアレイ処理信号と第４のアレイ処理信号を求める第３および第４のアレイ処理信号生成工程と、この工程で求まった前記第３及び第３のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する信号ずれ推定工程とを有することを特徴とする。【００３５】
上記課題を解決するため、本発明の適応アレイ処理の方法は、アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める第３のアレイ処理信号生成工程と、前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理信号生成工程と、前記第４のアレイ処理信号生成工程で求めた前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する適応アレイ処理工程と、前記第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理信号生成工程と、前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理信号生成工程と、前記第１及び第２のアレイ処理信号生成工程で求めた前記第１及び第２のアレイ処理信号を用いて制御信号を求める第２の制御信号生成工程と、この工程で得られた前記制御信号を用いて前記適応アレイ処理工程におけるパラメータ調整の速度と精度を制御する第２のパラメータ調整制御工程とを有することを特徴とする。【００３６】
さらに、前記第２の制御信号生成工程では、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする。
また、前記第１のアレイ処理信号生成工程及び前記第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする。【００３７】
上記課題を解決するため、本発明の適応アレイ処理用プログラムは、第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める機能と、第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める機能と、前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する機能と、第１の信号に対する利得が非ゼロである第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、前記制御信号を用いて前記適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする。【００３８】
以上述べたように、本発明の適応アレイ処理装置、適応アレイ処理の方法及びそのプログラムでは、入力信号の位相情報を用いて、目標信号と妨害信号の相対的な大小関係を推定するようにしている。より具体的には、目標信号に対しての利得がゼロにならず、妨害信号に対する処理結果の位相差が１８０度に近くなるようなアレイ処理部の組と、それらの出力の相関を計算する相関計算部を備えていることを特徴とする。 
【発明の効果】
【００３９】
以上の構成により、本発明によれば、振幅応答が等しく、位相応答が逆の１対のアレイ処理を用いることで、目標信号と妨害信号の相対的な大小関係を正確に推定することができる。これによって、適応アレイ処理装置の係数更新制御を適切に行うことが可能となり、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくく、アレイ処理出力における信号の劣化や息づき雑音を減少させて、高品質なアレイ処理出力を得ることができる。
【発明を実施するための最良の形態】
【００４０】
本発明の実施形態について図面を用いて詳細に説明する。【００４１】
（第１の実施形態）
本発明の第１の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図を、図１に示す。また、この適応アレイ装置の動作フローチャートを図２１に示す。第１の実施形態は、図２２に示された従来の適応アレイ制御装置において、ブロッキング行列回路３１０とＳＩＲ計算部７００を、漏れブロッキング行列回路３３０並びに３４０、及び相関計算部９２０で置き換えたものである。以下、漏れブロッキング行列回路３３０並びに３４０、及び相関計算部９２０の動作を中心に、構成と効果について説明する。【００４２】
漏れブロッキング行列回路３３０は目標信号を強調する第１のアレイ処理を行って第１のアレイ処理信号を出力する（Ｓ５１）。
漏れブロッキング行列回路３４０は目標信号を減衰する、すなわち妨害信号を強調する第２のアレイ処理を行って第２のアレイ処理信号を出力する（Ｓ５２）。この両出力の相互相関が相関計算部９２０で計算された後、制御信号生成部に送られる。【００４３】
漏れブロッキング行列回路３３０及び３４０の入力信号は、従来例におけるブロッキング行列回路３１０の入出力信号と等しい。漏れブロッキング行列回路３３０及び３４０は対称な構造を有し、正面から到来する目標信号に対する利得は等しく、目標信号を減衰させる空間選択性を有する。
一方、正面以外の方向から到来する妨害信号に対する漏れブロッキング行列回路３３０及び３４０の出力信号の位相差は、１８０度に近い大きな値となる。漏れブロッキング行列回路３３０及び３４０の出力信号は、相関計算部９２０に供給される。相関計算部９２０では、漏れブロッキング行列回路３３０及び３４０の出力の相互相関を計算し、制御部８００に伝達する（Ｓ５３）。【００４４】
相互相関としては、例えば、漏れブロッキング行列回路３３０及び３４０の各出力サンプルの積を過去の複数サンプルに対して累算したものを、漏れブロッキング行列回路３３０及び３４０の出力の各サンプルをそれぞれ過去の複数サンプルに対して累算した結果の平方根の積で除した結果である正規化相互相関を用いることができる。このように定められる、サンプルｎにおける正規化相互相関γ（ｎ）は、次式で与えられる。【００４５】
【数１】
2007123051.tif 000003
ここで、ｖ１（ｎ）とｖ２（ｎ）はそれぞれ、漏れブロッキング行列回路３３０及び３４０の出力である。入力信号が白色であると仮定すると、式（１）は次式で近似することができる。【００４６】
【数２】
2007123051.tif 000004
ここで、Ｇ（ｉ,θ）はｉ番目の周波数成分、方向θに対する、漏れブロッキング行列回路３３０及び３４０の(共通な)利得、φ（ｉ,θ）ｉ番目の周波数成分、方向θに対する、漏れブロッキング行列回路３３０及び３４０の出力信号間の位相差、ρは実際のＳＩＲである。Ｇ（ｉ,θ）は、漏れブロッキング行列回路３３０及び３４０の実際の構成から計算することができる。【００４７】
正面から到来する目標信号に対して、漏れブロッキング行列回路３３０及び３４０の出力は等しく、これらに対する正規化相互相関は１に近い大きな値を持つ。一方、正面以外の方向から到来する妨害信号に対しては、漏れブロッキング行列回路３３０及び３４０の出力が大きな位相差を有するために、正規化相互相関は小さな値となる。従って、相関計算部９２０で求めた正規化相互相関を制御部８００に伝達し、予め定められた閾値との関係を用いて、適応ブロッキング行列回路３００と多入力キャンセラ５００の係数更新制御信号を生成することができる。
ここでは、正規化相互相関を例として動作を説明したが、目標信号に対して１に近い大きな値を持ち、妨害信号に対して相関が小さい指標であれば、いかなるものでも用いることができる。また、その反対に、妨害信号に対して１に近い大きな値を持ち、目標信号に対して相関が小さい指標であっても同様の効果が期待できる。【００４８】
閾値より正規化相互相関が大きいときは、入力信号において目標信号が支配的であり、妨害信号の影響が少ないので係数更新を行う制御信号を発生し、適応ブロッキング行列回路３００に供給する。反対に、多入力キャンセラの係数更新には目標信号が妨害を与えるので、多入力キャンセラの係数更新を停止する制御信号を発生し、多入力キャンセラ５００に供給する（Ｓ５４）。
閾値より正規化相互相関が小さいときは、適応ブロッキング行列回路３００で係数更新を停止し、多入力キャンセラで係数更新を実行するような信号を発生し、それぞれ適応ブロッキング行列回路３００と多入力キャンセラ５００に供給する（Ｓ５４）。
また、求められた正規化相互相関の値を、目標信号が妨害信号に対して強いときに大きな値を、そうでないときに小さな値をとるような利得に変換して、適応ブロッキング行列回路３００と多入力キャンセラ５００に供給することもできる（Ｓ５４）。ただし、この利得は、０と１の範囲の値をとるように正規化されているものとする。【００４９】
適応ブロッキング行列回路３００と多入力キャンセラ５００は、供給された利得と係数更新ステップサイズの積を係数更新ステップサイズに代えて用いることにより、係数更新の速度と精度を制御することができる（Ｓ５５、Ｓ５６）。正規化相互相関に代えて、妨害信号に対して１に近い大きな値を持ち、目標信号に対して相関が小さい指標を用いるときには、係数更新ステップサイズと供給された利得の比を係数更新ステップサイズに代えて用いることにより、同等の効果を得ることができる。その結果、閾値との比較結果を用いた制御よりも、精度の高い係数更新制御を行うことができる。
多入力キャンセラ５００では、第３のアレイ処理（Ｓ５７）で得られる第３のアレイ処理信号を遅延処理（Ｓ５８）した信号から適応ブロッキング行列回路３００での処理信号と相関のある信号成分を適応アレイ処理により消去して（Ｓ５６）、強調信号を出力する（Ｓ５９）。【００５０】
図２に、漏れブロッキング行列回路３３０の一構成例を示す。図２では、ブロッキング行列回路３３０が、乗算器３３１１〜３３１M-２、減算器３３２０〜３３２M-２、及び加算器３３３から構成される。乗算器３３１１〜３３１M-２は、ｉ番目(ｉは１からＭ−２の整数)のセンサ信号ｘi(k)に対してｇiを乗算し、その積ｇiｘi(k)を出力する。減算器３３２i(ｉは０からＭ−２の整数)は、Ｍ−１番目のセンサ信号ｘM-１(k)と乗算器３３１iの出力の差分ｚi(k)＝ｘM-１(k)−ｇiｘi(k)を求めて、加算器３３３に伝達する。ここに、ｉは１からＭ−２の範囲の整数である。減算器３３２０は、Ｍ−１番目のセンサ信号ｘM-１(k)と０番目のセンサ信号ｘ０(k)との差分ｚ０(k)＝ｘM-１(k)−ｘ０(k)を求めて、加算器３３３に伝達する。加算器３３３は、これらＭ−１個の入力信号をすべて加算して、加算結果をｚ３(ｋ)として出力する。すなわち、ｚ３(ｋ)は式（３）で与えられる。【００５１】
【数３】
2007123051.tif 000005
【００５２】
図３に、漏れブロッキング行列回路３４０の一構成例を示す。図３では、ブロッキング行列回路３４０が、乗算器３４１１〜３４１M-２、減算器３４２１〜３４２M-１、及び加算器３４３から構成される。乗算器３４１１〜３４１M-２は、ｉ番目(ｉは１からＭ−２の整数)のセンサ信号ｘi(k)に対してｇiを乗算し、その積ｇiｘi(k)を出力する。減算器３４２i(ｉは１からＭ−１の整数)は、０番目のセンサ信号ｘ０(k)と乗算器３４１iの出力の差分ｚi(k)＝ｘ０(k)−ｇiｘi(k)を求めて、加算器３４３に伝達する。ここに、ｉは１からＭ−２の範囲の整数である。減算器３４２M-１は、０番目のセンサ信号ｘ０(k)とＭ−１番目のセンサ信号ｘM-１(k)との差分ｚM-１(k)＝ｘ０(k)−ｘM-１(k)を求めて、加算器３４３に伝達する。加算器３４３は、これらＭ−１個の入力信号をすべて加算して、加算結果をｚ４(ｋ)として出力する。すなわち、ｚ４(ｋ)は式（４）で与えられる。【００５３】
【数４】
2007123051.tif 000006
【００５４】
信号源が十分遠方にあると仮定すれば、センサに到来する信号はすべて、どれかひとつの信号を基準として表現することができる。いま、ｘ０(k)を基準信号とすれば、ｘi(k)は次式で表すことができる。【００５５】
【数５】
2007123051.tif 000007
ここで、ｚ−iＤは隣接するセンサの間隔に対応した遅延である。式（５）を式（３）と式（４）に適用し、式（６）と式（７）を得る。【００５６】
【数６】
2007123051.tif 000008
【００５７】
【数７】
2007123051.tif 000009
式（６）と式（７）から、漏れブロッキング行列回路３３０と３４０の利得Ｇ３（ｋ）とＧ４（ｋ）を求めると、式（８）と式（９）を得る。【００５８】
【数８】
2007123051.tif 000010
【００５９】
【数９】
2007123051.tif 000011
【００６０】
漏れブロッキング行列回路３３０と３４０の利得Ｇ３（ｋ）とＧ４（ｋ）が等しくＧ（ｋ）になるという条件を式（８）と式（９）に適用すると、式（１０）を得る。【００６１】
【数１０】
2007123051.tif 000012
式（１０）が成立するためには、【００６２】
【数１１】
2007123051.tif 000013
が成立しなければならない。【００６３】
これは、漏れブロッキング行列回路３３０と３４０における乗算器係数が、対称であることを表す。さらに、すべての乗算器係数を定数倍することは出力を定数倍することに等しいので、漏れブロッキング行列回路３３０と３４０では、ｘ０(ｋ)とｘＭ＝１(ｋ)を定数倍してから対応する減算器に供給する構成をとることもできる。平面波を仮定すれば、センサアレイに対して直角方向から到来する信号はすべて等しい。式（３）と式（４）に式（１１）を適用してから、Ｄ＝０とした式（５）を適用すると、ｚ３(ｋ)＝ｚ４(ｋ)となる。すなわち、正面から到来する信号に対して、漏れブロッキング行列回路３３０と３４０の出力は等しい。【００６４】
図２及び図３に示す漏れブロッキング行列回路３３０及び３４０に対して、すべてのｍに対してｇｍ＝ｇＬとすると、式（２）に含まれる利得Ｇ（ｉ,θ）は、センサ数Ｍの場合、次式で与えられる。【００６５】
【数１２】
2007123051.tif 000014
【００６６】
図２及び図３から明らかなように、漏れブロッキング行列回路３３０と３４０は、対称な構造を有しており、式（１１）を満たす。特に、ｇi＝１(ｉは１からＭ−２の整数)のとき、漏れブロッキング行列回路３３０と３４０はそれぞれ、図４及び図５に示す構成となる。
構造の対称性によって、それぞれの出力信号ｚ３(ｋ)とｚ４(ｋ)は、正面以外の方向から到来する妨害信号に対して、特に低域で大きな位相差を生じる。また、正面から到来する目標信号に対して、ｚ３(ｋ)＝ｚ４(ｋ)＝０が成立する。従って、目標信号に対しては、ｚ３(ｋ)とｚ４(ｋ)の正規化相互相関はゼロになる。【００６７】
本来、妨害信号に対して正規化相互相関がゼロになるべきなので、このままでは目標信号と妨害信号を区別することができない。そこで、ｇi≠１(ｉは１からＭ−２の整数)に設定する。このようなｇiの値は、ｚ３(ｋ)とｚ４(ｋ)に目標信号の漏れを発生させ、正規化相互相関がゼロになることを防止する。【００６８】
このように構成された漏れブロッキング行列回路３３０と３４０の出力信号を用いて相関計算部９２０で計算される正規化相互相関が、目標信号と妨害信号に対して大きな違いを生じ、正規化相互相関を用いた目標信号と妨害信号の区別を正確に行うことが可能になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。さらに、目標信号区間と妨害信号区間をどちらか一方に決定する（硬判定）するかわりに、両者の中間に位置する状態を連続的に決定する（軟判定）ことも可能である。このようにして得られた高精度の目標信号区間と妨害信号区間の情報に基づいて、係数更新ステップサイズや忘却係数などの適応フィルタの追従性と演算精度を決定するパラメータを制御することで、適応アレイ処理装置の係数更新を適切に制御することが可能となる。その結果、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることができる。【００６９】
図６及び７に、漏れブロッキング行列回路３３０と３４０の第２の構成例を示す。図２及び３と比較すると、センサ信号ｘM-３(k)とｘ２(k)が利用されていない。これに対応して、乗算器３３１M-３と減算器３３２M-３、及び乗算器３４１２と減算器３４２２が、存在しない構成となっている。すなわち、漏れブロッキング行列回路３３０と３４０は、最も間隔の広いセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数ｇiと減算器を配置した対称な構成であってもよい。【００７０】
図８及び９に、漏れブロッキング行列回路３３０と３４０の第３の構成例を示す。図６及び７と比較すると、センサ信号ｘ０(k)が利用されていない。センサ信号ｘ１(k)〜ｘM-１(k)に着目すると、図６及び７と同様の構成となっている。すなわち、漏れブロッキング行列回路３３０と３４０は、最も間隔の広いセンサの組に対応した信号の片方は利用せず、二番目に間隔の広いセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数ｇiと減算器を配置した対称な構成であってもよい。【００７１】
図１０及び１１に、漏れブロッキング行列回路３３０と３４０の第４の構成例を示す。図８及び９と比較すると、センサ信号ｘM-１(k)が利用されていない。センサ信号ｘ１(k) 〜ｘM-２(k)に着目すると、図６及び７と同様の構成となっている。すなわち、漏れブロッキング行列回路３３０と３４０は、最も間隔の広いセンサの組に対応した信号は利用せず、それらに挟まれていて最も近接したセンサの組に対応した経路は乗算器なしで、それ以外の経路には係数ｇiと減算器を配置した対称な構成であってもよい。【００７２】
図１２に、漏れブロッキング行列回路３３０の第５の構成例を示す。図１２では、ブロッキング行列回路３３０が、乗算器３３１i、３３１i＋１、減算器３３２i（ｉは１からＭ−２のいずれかの整数)から構成される。乗算器３３１iは、ｉ番目のセンサ信号ｘi(k)に対してｇiを乗算し、その積ｇiｘi(k)を出力する。乗算器３３１i+１は、ｉ＋１番目のセンサ信号ｘi+１(k)に対してｇi+１を乗算し、その積ｇi+１ｘi+１(k)を出力する。減算器３３２iは、乗算器３３１i+１の出力と乗算器３３１iの出力の差分ｚ３(k)＝ｇi+１ｘi+１(k)−ｇiｘi(k)を求めて出力する。なお、式（１１）の条件を適用すると、ｇi+１＝ｇiとなる。さらに、これらの係数は減算器３３２iの後に配置することが可能であることは、言うまでもない。そのときの構成は、図２３と同じになる。【００７３】
図１３に、漏れブロッキング行列回路３４０の第５の構成例を示す。図１３では、ブロッキング行列回路３４０が、乗算器３４１i、３４１i＋１、減算器３４２i（ｉは１からＭ−２のいずれかの整数)から構成される。乗算器３４１iは、ｉ番目のセンサ信号ｘi(k)に対してｇiを乗算し、その積ｇiｘi(k)を出力する。乗算器３４１i+１は、ｉ＋１番目のセンサ信号ｘi+１(k)に対してｇi+１を乗算し、その積ｇi+１ｘi+１(k)を出力する。減算器３４２iは、乗算器３４１iの出力と乗算器３４１i+１の出力の差分ｚ４(k)＝ｇiｘi(k)−ｇi+１ｘi+１(k)を求めて出力する。なお、式（１１）の条件を適用すると、ｇi＝ｇi+１となる。さらに、これらの係数は減算器３４２iの後に配置することが可能であることは、言うまでもない。【００７４】
以上、漏れブロッキング行列回路３３０と３４０に関する５構成例を説明した。これらの５構成例は、内部の減算器を介して組み合わされるセンサ信号の組の数と対応するセンサ間隔が異なる。正面から到来する目標信号に対して、すべての減算器の出力は、極めてゼロに近い値となるように構成する。目標信号以外の方向から到来する妨害信号に対しては、減算器出力はゼロとならない。すなわち、すべての減算器出力は、それぞれ単独でブロッキング行列回路として機能する。しかし、それぞれの減算器出力は、異なった周波数応答と空間選択特性を有する。これは、次の２つの理由による。【００７５】
まず、減算器入力である２つのセンサ信号間の相対的な遅延は、センサ間距離と信号到来方向の正弦(sin)の積を音速で除した形で与えられることがあげられる。また、センサ間距離は、すべての減算器出力において異なる。減算器出力の周波数特性及び空間選択特性は、センサ間距離の関数となるのである。逆にいえば、異なるセンサ間距離に対応した減算器出力は、異なった周波数特性と空間選択特性を有する。これは、減算器を加算器に交換しても正しい。ただし、利得が減算器における利得の逆数となる点が異なる。加算器を用いた場合は、目標信号が強調されるが、その場合の周波数特性と空間選択特性が、非特許文献１１の図１.１に開示されている。【００７６】
減算器の場合には、図１.１に記された特性の逆数をとって正規化すればよいことは明らかである。同図を参照すると、センサ間距離が一定の場合、入力信号周波数が高くなるほど空間選択性が急峻になることがわかる。低い周波数においては、ビーム角度が広く、空間選択性も劣化する。これを上記の減算器の場合にあてはめてみると、低い周波数において、正面方向から到来する目標信号に対して感度が低く、正面からはずれた方向に対してより感度が高い。しかしながら、感度が低い方向から感度が高い方向への遷移はゆるやかであり、十分な空間選択性を得ることができない。一方、センサ間隔が広くなれば、相対遅延が大きくなり、高い空間選択性を実現できる。すなわち、急峻な空間選択性を得ることができる。【００７７】
この原理に基づき、漏れブロッキング行列回路３３０と３４０に関する５構成例では、間隔が異なるセンサの組から得られた信号の差分を複数求め、これらを加算することによって、総合的に優れた空間選択性を有するブロッキング行列回路を得る。このように構成することにより、低域信号に対しては間隔が広いセンサから得られた信号ペアの差分が、高域信号に対しては間隔が狭いセンサから得られた信号ペアの差分が有効に作用し、広帯域信号に対して優れた空間選択性を実現することができる。このため、漏れブロッキング行列回路３３０と３４０は、優れた周波数特性と空間選択性で、目標信号を抑圧することができる。前記五構成例では、それぞれ異なった減算器出力を用いているので、異なった空間選択性を実現することができる。当然、用いる減算器出力の種類が多い方が空間選択特性は優れており、構成例１、２、３、４、５の順となる。【００７８】
これらの組となるブロッキング行列回路の共通点として、構造が対称で正面に対する利得が等しいことがある。これは、既に式（１１）で示した通りである。このために、目標信号に対しては出力が等しく、妨害信号に対しては出力の位相差が１８０度に近い値となる。従って、これらのブロッキング行列回路出力の相関は、目標信号に対して大きく、妨害信号に対して小さい。この性質を有する限り、これらの組となるブロッキング行列回路はどのような構造をとってもよい。例えば、漏れブロッキング行列回路３３０と３４０の構成は、複数のセンサ間隔に対応した複数のブロッキング行列回路を組み合わせたものとすることができる。この例では、既に説明したフィルタアンドサムビームフォーマにおけるフィルタ特性を調整して、目標信号方向にヌルを形成することができる。このようなヌルを形成するアレイ処理を複数、複数のセンサ間隔に対応して独立に行い、その結果を組み合わせることができる。【００７９】
（第２の実施形態）
本発明の第２の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図を、図１４に示す。第２の実施形態では、図１に示された第１の実施形態の適応アレイ制御装置において、漏れブロッキング行列回路３３０と相関計算部９２０の間にフィルタ３３４を、漏れブロッキング行列回路３４０と相関計算部９２０の間にフィルタ３４４を装備した構成となっている。
フィルタ３３４及び３４４は、漏れブロッキング行列回路３３０と３４０によって定められる空間選択性の、特に正面以外の方向に対する減衰特性が、方向に対して平坦になるような周波数を通過帯域とするように設計する。フィルタ３３４及び３４４を装備することによって、これらのフィルタの出力信号を用いて相関計算部９２０で計算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別を正確に行うことができる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図１を用いて説明した第１の実施形態と同様である。【００８０】
これまで、第１及び第２の実施形態におけるパラメータｇiの値に関して議論してこなかった。しかし、漏れブロッキング行列回路３３０と３４０の出力信号が目標信号に対してゼロになることを防止するためには、１以外の値をとる必要があることは、既に説明した。このことからｇiの値は、ｇi≠１であれば、大きな位相差を生じるために１近傍が望ましいことがわかる。実際に、センサに到来する信号を白色信号と仮定して正規化相互相関を計算すると、真のＳＩＲρ、信号到来方向θ、及び漏れブロッキング行列回路３３０と３４０の出力信号の位相差φの関数となる。【００８１】
そこで、信号到来方向θの範囲を３０〜９０度、信号帯域を５００〜１５００Hz、センサ数を４と仮定して、漏れブロッキング行列回路３３０と３４０の利得と位相を求めると、特定のＳＩＲρに対して正規化相互相関γハットをプロットすることができる。ρ＝０ｄＢとρ＝−∞ｄＢに対応して、横軸に信号到来方向θをとって、縦軸に正規化相互相関γハットをプロットすると、図１５を得る。広範囲のθに対して唯一のγハットが定まることが望ましいことから、γハットの値の軌跡は水平に近い方がよい。【００８２】
また、ρ＝０ｄＢとρ＝−∞ｄＢに対応するγハットの範囲は、重なり合ってはいけない。これは、目標信号と妨害信号が同程度の割合で混合されているρ＝０ｄＢと、目標信号に対して妨害信号のパワーが圧倒的に強いρ＝−∞ｄＢの場合で、明らかに異なるγハットを得るためである。このような条件で１近傍のｇiに対するγハットをプロットすると、ｇiの最適値として０.９２が得られる。図１５ は、上記条件に対して得られた最適値ｇi＝０.９２に対して得られたγハットの軌跡である。ただし、フィルタ３３４及び３４４の通過帯域を音声に対応させて５００〜１５００Hzとした。【００８３】
（第３の実施形態）
本発明の第３の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図を、図１６に示す。第３の実施形態は、図１５に示された第２の実施形態の適応アレイ制御装置において、漏れブロッキング行列回路３３０とフィルタ３３４、漏れブロッキング行列回路３４０とフィルタ３４４に加えて、漏れブロッキング行列回路３５０とフィルタ３５４、漏れブロッキング行列回路３６０とフィルタ３６４を備えていることである。漏れブロッキング行列回路３６０は、フィルタ３３４によって主として低域信号に作用する漏れブロッキング行列回路３３０に対して、高域信号に対する効果を生じるためのものである。【００８４】
そのため、フィルタ３６４の通過帯域は、フィルタ３３４の通過帯域よりも高く、フィルタ３３４と３６４の通過帯域を合わせて、より広い周波数帯域をカバーするように設定する。すなわち、第１の実施形態で漏れブロッキング行列回路３３０が担当してきた処理を、漏れブロッキング行列回路３３０と３６０が周波数帯域別に担当することになる。フィルタ３６４の出力は、乗算器３６５に伝達される。乗算器３６５は、高周波成分を強調し、フィルタ３６４の出力とフィルタ３３４の出力のパワーが、ほぼ等しくなるようにする。例えば、センサに入力される信号の帯域が８kHzの場合、乗算器３６５の係数は３前後とすることができる。乗算器３６５の出力は加算器３３６に伝達され、フィルタ３３４の出力と加算される。加算結果は、相関計算部９２０に供給される。【００８５】
同様に、漏れブロッキング行列回路３５０は、フィルタ３４４によって主として低域信号に作用する漏れブロッキング行列回路３４０に対して、高域信号に対する効果を生じるためのものである。そのため、フィルタ３５４の通過帯域は、フィルタ３４４の通過帯域よりも高く、フィルタ３４４と３５４の通過帯域を合わせて、より広い周波数帯域をカバーするように設定する。フィルタ３５４の出力は、乗算器３５５に伝達される。乗算器３５５は、高周波成分を強調し、フィルタ３５４の出力とフィルタ３４４の出力のパワーが、ほぼ等しくなるようにする。従って、乗算器３５５の係数は乗算器３６５の係数と同じ値とすることができる。乗算器３５５の出力は加算器３４６に伝達され、フィルタ３４４の出力と加算される。加算結果は、相関計算部９２０に供給される。【００８６】
漏れブロッキング行列回路３５０、３６０およびフィルタ３５４及び３６４を装備することによって、これらが存在しないときに利用されていなかった周波数帯域の信号成分を利用することができるので、相関計算部９２０で計算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別が正確になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図１を用いて説明した第１の実施形態と同様である。【００８７】
以上の説明から明らかなように、漏れブロッキング行列回路３５０と３６０は、漏れブロッキング行列回路３３０と３４０と同様に、互いに対称な構成と同じｇiの値を有する。漏れブロッキング行列回路３３０と３４０の組み合わせによる出力信号の位相差φと漏れブロッキング行列回路３５０と３６０の組み合わせによる出力信号の位相差φの例をそれぞれ、図１７と図１８に示す。センサの数は４、信号帯域は８０００Hzとして計算しており、縦軸を位相差φの余弦（COSφ）として表示した。両図から、信号到来方向ＤＯＡが０に近いときは、周波数によらず、余弦の値が１となることがわかる。これは、目標信号に対応している。【００８８】
一方、信号到来方向ＤＯＡが０から離れているときは、特定の周波数帯域においてだけ、余弦の値が−１である。これは、妨害信号に対応している。余弦の値が−１になる周波数帯域は図１７と図１８で異なっており、その中心周波数は図１７で１０００Hz程度、図１８で３０００Hz程度となっている。すなわち、妨害信号に対して正規化相互相関が−１となる周波数帯域は、図１８の方が高い。従って、漏れブロッキング行列回路３３０と３４０の出力と漏れブロッキング行列回路３５０と３６０の出力をそれぞれ、対応した周波数帯域を通過させるような帯域通過フィルタで処理することによって、一組の漏れブロッキング行列回路出力位相差を、目標信号に対しては１、妨害信号に対して−１となる指標として求めることができる。【００８９】
図１６を用いて説明した第３の実施の形態においては、２組の漏れブロッキング行列回路を用いて相関計算部９２０に対する入力信号を求めた。しかし、漏れブロッキング行列回路の組をさらに増やしてもよいことは明らかである。続いて、多数の漏れブロッキング行列回路の組を有する際の、漏れブロッキング行列回路における漏れ係数ｇiの設計法について説明する。
漏れブロッキング行列回路における、漏れ係数ｇiの設計手続きを図１９のフローチャートに示す。【００９０】
まず、最初に、対象となる漏れブロッキング行列回路の組が処理すべき信号帯域と妨害信号とみなす信号到来方向（ＤＯＡ）θの最小値θminを指定する（Ｓ１０１）。次に、適切と思われる漏れ係数ｇiを設定する（Ｓ１０２）。これらの設定に基づいて、実際の目標信号対妨害信号のパワー比(ＳＩＲ)ρを０ｄＢとした場合のγハットを、θminより大きく９０度より小さいθに対して、式(２)を用いて計算する（Ｓ１０３）。式(２)における利得Ｇ（ｉ,θ）は、漏れブロッキング行列回路の構成が定まれば、それに対応して求めることができる。図２及び図３に示す構成を用いる場合の利得は、式(１２)に示したものとなる。同様に、ρを∞ｄＢとした場合のγハットを、θminより大きく９０度より小さいθに対して計算する。【００９１】
これらのρを図１５のように図示したときに、軌跡が交差するかどうかを調べる（Ｓ１０４）。交差するときには、交点に対応した信号到来方向（ＤＯＡ）θが、ρ＝０ｄＢにも∞ｄＢにも対応することになり、目標信号と妨害信号のパワーがほぼ等しい状態と目標信号パワーが圧倒的に妨害信号パワーより強い状態を区別できない。この現象は、最初に設定した漏れ係数ｇiの値によって生じるので、別の漏れ係数ｇiを用いて、これまでの処理をやり直す。軌跡が交差しなければ、漏れ係数ｇiとρ＝０ｄＢに対応するγハットのデータを保存する（Ｓ１０５）。【００９２】
ここで、さらに別の漏れ係数ｇiと評価する場合には、最初に戻ってこれまでの手続きを反復する（Ｓ１０６）。この時点までに、最低一つの漏れ係数ｇiと対応するγハットのデータが得られていなければいけない。また、この時点までに複数の漏れ係数ｇiと対応するγハットのデータが得られている場合には、一つの値を選択する。この選択は、次に示す手続きで行う。【００９３】
まず、γminハットの極性とγmaxハットの極性が反対になる漏れ係数ｇiがあるかを調べる（Ｓ１０７）。ここに、γminハットとγmaxハットはそれぞれ、ρ＝０ｄＢでθを変更したときに得られるγハットの最小値と最大値である。そのような漏れ係数ｇiが存在するときには、γminハットとγmaxハットの平均の絶対値が最小となる漏れ係数ｇiを選択する（Ｓ１０８）。これは、ρ＝０ｄＢでθを変更したときに得られるγハットがゼロを中心として分布していることを表し、γハットからρを求めるための精度を高くすることができる。
前記条件を満たす漏れ係数ｇiが存在しないときには、ρ＝０ｄＢでγハットのθに対する分散が最小となるｇiを選択する（Ｓ１０９）。【００９４】
以上の手続きを異なる周波数帯域に対して反復することによって、多数の漏れブロッキング行列回路の組を有する構成を設計することができる。このときに、各周波数帯域は重なりあわないように選択することが基本であるが、極端に大きく重なり合わない限り、大きな問題は生じない。【００９５】
このように、多数の漏れブロッキング行列回路とフィルタの縦続接続の組を装備することによって、これらが存在しないときに利用されていなかった周波数帯域の信号成分を利用することができるので、相関計算部９２０で計算される相互相関が、目標信号と妨害信号に対して大きな違いを生じ、相互相関を用いた目標信号と妨害信号の区別が正確になる。これは、目標信号が支配的な目標信号区間と妨害信号が支配的な妨害信号区間を正確に区別できることを意味している。これ以外の動作、及びその効果は、既に図１を用いて説明した第１の実施形態と同様である。【００９６】
（第４の実施形態）
図２０は、本発明の第４の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。本発明の第４の実施形態は、プログラム制御により動作するコンピュータ（中央処理装置；プロセッサ；データ処理装置）１０００と、入力端子１０１０〜１０１M-１、及び出力端子６００とから構成されている。コンピュータ（中央処理装置；プロセッサ；データ処理装置）１０００は、固定ビームフォーマ２００、適応ブロッキング行列回路３００、遅延素子４００、及び多入力キャンセラ５００、漏れブロッキング行列回路３３０、３４０、相関計算部９２０、比較部８００を含む。加えて、フィルタ３３４及びフィルタ３４４を含むこともできる。さらに加えて、漏れブロッキング行列回路３５０、３６０、フィルタ３５４及びフィルタ３６４、乗算器３５５、３６５、加算器３３６、３４６を含む構成とすることもできる。【００９７】
入力端子１０１０〜１０１M-１に供給された目標信号と妨害信号は、コンピュータ１０００内のアレイ処理装置に供給され、妨害信号が抑圧される。アレイ処理装置の主たる構成要素は、固定ビームフォーマ２００、適応ブロッキング行列回路３００、遅延素子４００、多入力キャンセラ５００であり、漏れブロッキング行列回路３３０、３４０、相関計算部９２０、比較部８００から構成される適応モード制御装置が、適応ブロッキング行列回路３００と多入力キャンセラ５００に含まれる適応フィルタの係数更新速度及び精度を制御する。適応モード制御装置は、さらに、フィルタ３３４及びフィルタ３４４を含んでもよいし、さらに加えて、漏れブロッキング行列回路３５０、３６０、フィルタ３５４及びフィルタ３６４、乗算器３５５、３６５、加算器３３６、３４６を含む構成とすることもできる。【００９８】
適応モード制御装置は、複数のセンサ群の出力を用いて、目標信号に対する利得が等しく、妨害信号に対する処理結果の位相差が１８０度に近くなるような二つのアレイ処理を行い、これらのアレイ処理結果の相関に基づいて、目標信号と妨害信号の相対的な大小関係を推定する。このため、適応アレイ処理装置の係数更新制御を適切に行うことが可能となり、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることができる。また、前記相関は目標信号と妨害信号の相対的な大小関係を表すばかりでなく、入力信号が一つであると仮定したときの信号到来方向、すなわち仮想信号の到来方向に関する情報も含む。例えば、前記位相差が１８０度に近いときは、仮想信号の到来方向が正面から左右へ９０度に近い方向だけずれていることを意味する。同時に、位相差が０であるときは、仮想信号の到来方向が正面であることを意味する。従って、前記相関を用いて、信号到来方向の正面からのずれを推定することもできる。【００９９】
以上、センサとしてマイクロフォンを用いて説明してきたが、マイクロフォン以外に、超音波センサや、ソーナ受音器、アンテナなどのセンサを用いることができる。
【産業上の利用可能性】
【０１００】
本発明によって、適応アレイ処理装置の係数更新制御を適切に行うことが可能となり、入力信号の周波数特性や目標信号と妨害信号の方向の影響を受けにくい、高品質なアレイ処理出力を得ることが可能になる。したがって、複数の信号源から特定の信号だけを強調して受信することが可能になり、この手法は、適応マイクロフォンアレイによる音声信号の取得や水中音響分野でのソーナあるいは適応アンテナアレイによる無線送受信装置などに広く用いることができ、このような分野の産業に与える影響が大きい。
【図面の簡単な説明】
【０１０１】
【図１】本発明の第１の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。
【図２】漏れブロッキング行列回路３３０の構成例を示したブロック図である。
【図３】漏れブロッキング行列回路３４０の構成例を示したブロック図である。
【図４】漏れブロッキング行列回路３３０の漏れをゼロとした構成例を示したブロック図である。
【図５】漏れブロッキング行列回路３４０の漏れをゼロとした構成例を示したブロック図である。
【図６】漏れブロッキング行列回路３３０の第２の構成例を示したブロック図である。
【図７】漏れブロッキング行列回路３４０の第２の構成例を示したブロック図である。
【図８】漏れブロッキング行列回路３３０の第３の構成例を示したブロック図である。
【図９】漏れブロッキング行列回路３４０の第３の構成例を示したブロック図である。
【図１０】漏れブロッキング行列回路３３０の第４の構成例を示したブロック図である。
【図１１】漏れブロッキング行列回路３４０の第４の構成例を示したブロック図である。
【図１２】漏れブロッキング行列回路３３０の第５の構成例を示したブロック図である。
【図１３】漏れブロッキング行列回路３４０の第５の構成例を示したブロック図である。
【図１４】本発明の第２の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。
【図１５】信号到来方向と正規化相互相関を複数の信号対妨害信号比に対して示した図である。
【図１６】本発明の第３の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。
【図１７】漏れブロッキング行列回路３３０と３４０の出力位相差の余弦を示したブロック図である。
【図１８】漏れブロッキング行列回路３５０と３６０の出力位相差の余弦を示したブロック図である。
【図１９】漏れ係数の設計法の一例を示したフローチャートである。
【図２０】本発明の第４の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。
【図２１】本発明の第１の実施形態に基づく適応アレイ装置の動作フローチャートである。
【図２２】従来例に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図である。
【図２３】ブロッキング行列回路３１０の構成例を示したブロック図である。
【符号の説明】
【０１０２】
１０００〜１００M-１    マイクロフォン
１０１０〜１０１M-１    入力端子
２００    固定ビームフォーマ
３００    適応ブロッキング行列回路
３１０    ブロッキング行列回路
３１１、３３２０〜３３２M-２、３４２１〜３４２M-１  減算器
３３０、３４０、３５０、３６０    漏れブロッキング行列回路
３３３、３４３、３３６、３４６    加算器
３３４、３４４、３５４、３６４    フィルタ
３３１１-３３１M-２、３４１１-３４１M-２、３５５、３６５    乗算器
４００    遅延素子
５００    多入力キャンセラ
６００    出力端子
７００    目標信号対妨害信号比(ＳＩＲ)計算部
８００    比較部
９２０    相関計算部
１０００    コンピュータ
【図１】
2007123051.tif 000015
【図２】
2007123051.tif 000016
【図３】
2007123051.tif 000017
【図４】
2007123051.tif 000018
【図５】
2007123051.tif 000019
【図６】
2007123051.tif 000020
【図７】
2007123051.tif 000021
【図８】
2007123051.tif 000022
【図９】
2007123051.tif 000023
【図１０】
2007123051.tif 000024
【図１１】
2007123051.tif 000025
【図１２】
2007123051.tif 000026
【図１３】
2007123051.tif 000027
【図１４】
2007123051.tif 000028
【図１５】
2007123051.tif 000029
【図１６】
2007123051.tif 000030
【図１７】
2007123051.tif 000031
【図１８】
2007123051.tif 000032
【図１９】
2007123051.tif 000033
【図２０】
2007123051.tif 000034
【図２１】
2007123051.tif 000035
【図２２】
2007123051.tif 000036
【図２３】
2007123051.tif 000037
【手続補正書】
【提出日】平成19年12月12日(2007.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号に対して第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部と
を具備することを特徴とする適応アレイ制御装置。
【請求項２】
前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする請求項１に記載の適応アレイ制御装置。
【請求項３】
前記第１のアレイ処理部は、前記第１のアレイ処理信号を処理する第１のフィルタを具備することを特徴とする請求項１又は２に記載の適応アレイ制御装置。
【請求項４】
前記第２のアレイ処理部は、前記第２のアレイ処理信号を処理する第２のフィルタを具備することを特徴とする請求項１又は２に記載の適応アレイ制御装置。
【請求項５】
前記第１のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする請求項１、２又は３のいずれかに記載の適応アレイ制御装置。
【請求項６】
前記第２のアレイ処理部は、異なったセンサ間隔を有する複数のセンサ対から構成されることを特徴とする請求項１、２又は４のいずれかに記載の適応アレイ制御装置。
【請求項７】
前記第１のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする請求項１、２、３又は５に記載の適応アレイ制御装置。
【請求項８】
前記第２のアレイ処理部は、複数の異なった周波数帯域の信号を独立にアレイ処理する複数のサブアレイ処理部から構成されることを特徴とする請求項１、２、４又は６のいずれかに記載の適応アレイ制御装置。
【請求項９】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、
この工程で求まった前記第１及び第２のアレイ処理信号を用いて入力信号中の目標信号とそれ以外の信号の相対的な割合に基づく制御信号を求める第１の制御信号生成工程と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する第１のパラメータ調整制御工程とを備えることを特徴とする適応アレイ制御の方法。
【請求項１０】
前記第１および第２のアレイ処理信号生成工程で実行される前記第１のアレイ処理と前記第２のアレイ処理は、目標信号に対する利得が非ゼロであることを特徴とする請求項９に記載の適応アレイ制御の方法。
【請求項１１】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号と前記第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項９又は１０に記載の適応アレイ制御の方法。
【請求項１２】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号をフィルタ処理して第１のフィルタ処理信号を求める第１のフィルタ処理信号生成工程を有し、この工程で得られる前記第１のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする請求項９、１０又は１１に記載の適応アレイ制御の方法。
【請求項１３】
前記第１の制御信号生成工程では、前記第１および第２のアレイ処理信号生成工程で得られる前記第２のアレイ処理信号をフィルタ処理して第２のフィルタ処理信号を求める第２のフィルタ処理信号生成工程を有し、この工程で得られる前記第２のフィルタ処理信号を用いて前記制御信号を求めることを特徴とする請求項９、１０又は１１に記載の適応アレイ制御の方法。
【請求項１４】
前記第１のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１のアレイ処理信号を求めることを特徴とする請求項９ないし１２のいずれか１項に記載の適応アレイ制御の方法。
【請求項１５】
前記第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第２のアレイ処理信号を求めることを特徴とする請求項９、１０、１１又は１３に記載の適応アレイ制御の方法。
【請求項１６】
前記第１のアレイ処理信号生成工程は、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第１のアレイ処理信号を求めることを特徴とする請求項９、１０、１１、１２又は１４に記載の適応アレイ制御の方法。
【請求項１７】
前記第２のアレイ処理信号生成工程は、複数の異なった周波数帯域に対応した複数のアレイ処理を行って複数のサブアレイ処理信号を求めるサブアレイ処理信号生成工程を有し、このサブアレイ処理信号生成工程で得られた前記サブアレイ処理信号を用いて前記第２のアレイ処理信号を求めることを特徴とする請求項９、１０、１１、１３又は１５に記載の適応アレイ制御の方法。
【請求項１８】
第１の信号に対する第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする適応アレイ制御用プログラム。
【請求項１９】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１のアレイ処理部と第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する方向推定部を具備することを特徴とするアレイ処理装置。
【請求項２０】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調させて第３のアレイ処理信号を求める第３のアレイ処理部と、
前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理部と、
前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する相関除去部と、
前記第１の信号に対する第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理部と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理部と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める制御信号発生部と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部と
を具備することを特徴とする適応アレイ処理装置。
【請求項２１】
前記制御信号発生部は、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を求める相関部を具備することを特徴とする請求項２０に記載の適応アレイ処理装置。
【請求項２２】
前記第１のアレイ処理部と、前記第２のアレイ処理部とは、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする請求項２０又は２１に記載の適応アレイ処理装置。
【請求項２３】
入力信号が等しく、出力信号の位相差が、アレイに垂直な方向から到来する信号に対してはゼロ、それ以外の方向から到来する信号に対しては方向に対応したゼロと１８０度の間の値をとる第１と第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、この工程で求まった前記第１及び第２のアレイ処理信号を用いて信号到来方向の正面からのずれを推定する信号ずれ推定工程とを有することを特徴とするアレイ処理の方法。
【請求項２４】
アレイ状の複数のセンサから送り込まれる複数の信号の内の第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める第３のアレイ処理信号生成工程と、
前記第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める第４のアレイ処理信号生成工程と、
前記第４のアレイ処理信号生成工程で求めた前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する適応アレイ処理工程と、
前記第１の信号に対する第１のアレイ処理を行って第１のアレイ処理信号を求める第１のアレイ処理信号生成工程と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める第２のアレイ処理信号生成工程と、
前記第１及び第２のアレイ処理信号生成工程で求めた前記第１及び第２のアレイ処理信号を用いて制御信号を求める第２の制御信号生成工程と、
この工程で得られた前記制御信号を用いて前記適応アレイ処理工程におけるパラメータ調整の速度と精度を制御する第２のパラメータ調整制御工程と
を有することを特徴とする適応アレイ処理の方法。
【請求項２５】
前記第２の制御信号生成工程では、前記第１のアレイ処理信号と第２のアレイ処理信号の相関を用いて前記制御信号を生成することを特徴とする請求項２４に記載の適応アレイ処理の方法。
【請求項２６】
前記第１のアレイ処理信号生成工程及び前記第２のアレイ処理信号生成工程では、異なったセンサ間隔を有する複数のセンサ対から得られる信号をアレイ処理して第１及び第２のアレイ処理信号を求めることを特徴とする請求項２４又は２５に記載の適応アレイ処理の方法。
【請求項２７】
第１の信号を他の信号に対して強調して第３のアレイ処理信号を求める機能と、
第１の信号を他の信号に対して減衰させて第４のアレイ処理信号を求める機能と、
前記第４のアレイ処理信号と相関のある信号成分を前記第３のアレイ処理信号から適応アレイ処理によって消去する機能と、
第１の信号に対する第１のアレイ処理を行って第１のアレイ処理信号を求める機能と、
前記第１のアレイ処理と振幅応答が等しく位相応答がほぼ逆となる第２のアレイ処理を行って第２のアレイ処理信号を求める機能と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、
前記制御信号を用いて前記適応アレイ処理におけるパラメータ調整の速度と精度を制御する機能とをコンピュータに実行させるようにしたことを特徴とする適応アレイ処理用プログラム。
【請求項２８】
前記第１のアレイ処理は、利得が非ゼロであることを特徴とする請求項２〜８のいずれか一項に記載の適応アレイ制御装置。
【請求項２９】
前記第１のアレイ処理は、利得が非ゼロであることを特徴とする請求項１８に記載の適応アレイ制御用プログラム。
【請求項３０】
前記第１のアレイ処理は、利得が非ゼロであることを特徴とする請求項２１または２２のいずれかに記載の適応アレイ処理装置。
【請求項３１】
前記第１のアレイ処理は、利得が非ゼロであることを特徴とする請求項２５または２６のいずれかに記載の適応アレイ処理の方法。
【請求項３２】
前記第１のアレイ処理は、利得が非ゼロであることを特徴とする請求項２７に記載の適応アレイ処理用プログラム。
【請求項３３】
目標信号とそれ以外の方向から到来する信号に対して位相応答がほぼ逆となる第１及び第２のアレイ処理部と、
前記第１及び第２のアレイ処理部の出力信号を用いて制御信号を求める制御信号発生部と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と精度を制御する制御部とを具備することを特徴とする適応アレイ制御装置。
【請求項３４】
前記制御信号発生部は、前記第１及び第２のアレイ処理部の出力信号相関を用いて制御信号を求めることを特徴とする請求項３３に記載の適応アレイ制御装置。
【請求項３５】
目標信号とそれ以外の方向から到来する信号に対して位相応答がほぼ逆となる第１及び第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める第１および第２のアレイ処理信号生成工程と、
前記第１及び第２のアレイ処理信号を用いて目標信号とそれ以外の信号の相対的な割合に基づく制御信号を求める第１の制御信号生成工程と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と制度を制御する第１のパラメータ調整制御工程とを備えることを特徴とする適応アレイ制御の方法。
【請求項３６】
前記第１の制御信号生成工程では、前記第１及び第２のアレイ処理信号生成工程で得られる前記第１のアレイ処理信号と前記第２のアレイ処理信号の相関を用いて、前記制御信号を生成することを特徴とする請求項３５に記載の適応アレイ制御の方法。
【請求項３７】
目標信号とそれ以外の方向から到来する信号に対して位相応答がほぼ逆となる第１及び第２のアレイ処理を行って第１のアレイ処理信号と第２のアレイ処理信号を求める機能と、
前記第１及び第２のアレイ処理信号を用いて制御信号を求める機能と、
前記制御信号を用いて適応アレイ処理におけるパラメータ調整の速度と制度を制御する機能をコンピュータに実行させるようにしたことを特徴とする適応アレイ制御用プログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の第１の実施形態に基づく適応アレイ制御装置を備えた適応アレイ装置のブロック図を、図１に示す。また、この適応アレイ装置の動作フローチャートを図２１に示す。第１の実施形態は、図２２に示された従来の適応アレイ制御装置において、ブロッキング行列回路３１０とＳＩＲ計算部７００を、漏れブロッキング行列回路３３０並びに３４０、及び相関計算部９２０で置き換えたものである。以下、漏れブロッキング行列回路３３０並びに３４０、及び相関計算部９２０の動作を中心に、構成と効果について説明する。
［００４２］
［００４３］
漏れブロッキング行列回路３３０及び３４０の入力信号は、従来例におけるブロッキング行列回路３１０の入出力信号と等しい。漏れブロッキング行列回路３３０及び３４０は対称な構造を有し、正面から到来する目標信号に対する利得は等しく、目標信号を減衰させる空間選択性を有する。
一方、正面以外の方向から到来する妨害信号に対する漏れブロッキング行列回路３３０及び３４０の出力信号の位相差は、１８０度に近い大きな値となる。漏れブロッキング行列回路３３０及び３４０の出力信号は、相関計算部９２０に供給される。相関計算部９２０では、漏れブロッキング行列回路３３０及び３４０の出力の相互相関を計算し、制御部８００に伝達する（Ｓ５３）。
［００４４］
相互相関としては、例えば、漏れブロッキング行列回路３３０及び３４０の各出力サンプルの積を過去の複数サンプルに対して累算したものを、漏れブロッキング行列回路３３０及び３４０の出力の各サンプルをそれぞれ過去の複数サンプルに対して累算した結果の平方根の積で除した結果である正規化相互相関を用いることができる。このように定められる、サンプルｎにおける正規化相互相関γ（ｎ）は、次式で与えられる。
［００４５］
［数１］
【国際調査報告】
2007123051.tif 000038
2007123051.tif 000039
2007123051.tif 000040
2007123051.tif 000041