【手続補正書】
【提出日】平成20年5月9日(2008.5.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正の内容】
【請求項１４】  
生成ステップが、互いに実質的に同等な少なくとも２つのアナログ出力を生成するステップを含む、請求項１３に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
詳細な説明
図１は、移動通信システム送受器５０の一部の実施態様を示すブロック図である。送受器５０は、入力信号５６、例えば音声または、移動通信システムを介して通信しようとする情報を表すその他の音響信号を受信するトランスデューサ５４を有する入力部５２を含む。トランスデューサ５４は、入力信号５６を、電気信号、通常はアナログ信号に変換し、このアナログ信号がアナログ・デジタル変換器（ＡＤＣ）５８、例えば音声バンドＡＤＣに供給される。ＡＤＣ５８は周期的に電気信号をサンプリングし、マルチビットデジタル信号列を生成し、この信号がデジタルベースバンドプロセッサ６０に供給される。ベースバンドプロセッサは、例えば圧縮などの信号処理をさらに実行する。ベースバンドプロセッサ６０の出力は、バーストストアステージ６２に供給され、次いでＧＭＳＫ変調器に供給される。ＧＭＳＫ変調器６４は、マルチビット信号を生成し、この信号が信号線６６で表す信号線を介して、デジタル・アナログ変換器システム（DAC）６８に供給される。デジタル・アナログ変換システム６８は、マルチビットデジタル信号の列をアナログ信号に変換し、このアナログ信号が信号ライン７０を介して出力部７２に供給される。出力部７２には、ミキサー７４が含まれ、このミキサーは、信号ライン７０上のアナログ信号を受信し、それをトランスミッタ７６に供給し、このトランスミッタがこの信号を発信する。ＤＡＣは任意のデジタル・アナログ変換に使用することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
各キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の第１端子は、それぞれ電荷共有スイッチＳ１３、電荷共有スイッチＳ１４、電荷共有スイッチＳ１５、および電荷共有スイッチＳ１６に供給される。各スイッチＳ１３〜Ｓ１６の第２端子は、電荷スイッチＳ１７の第１端子に接続され、このスイッチの第２端子が出力端子１６０に接続されている。
一実施態様においては、各デジタル信号ｂｉｔ１、ｂｉｔ２、ｂｉｔ３、およびｂｉｔ４は、均等に重み付けされる。このような実施態様では、１ビットＤＡＣ１６２、１ビットＤＡＣ１６４、１ビットＤＡＣ１６６、および１ビットＤＡＣ１６８は類似の構成を有し、Ｖ１＝Ｖ３＝Ｖ５＝Ｖ７、Ｖ２＝Ｖ４＝Ｖ６＝Ｖ８かつ、Ｃ１、Ｃ２、Ｃ３、およびＣ４の値は同一であるか、または少なくとも実質的に同一である。しかし、このような類似性は絶対要件ではない。その他の均等重み付けを用いる実施態様においては、１ビットＤＡＣ１６２、１ビットＤＡＣ１６４、１ビットＤＡＣ１６６、および１ビットＤＡＣ１６８は同一でないこともある。各スイッチドキャパシタサブＤＡＣは、そのスイッチドキャパシタサブＤＡＣ中のビット（複数を含む）の重み（複数を含む）に定数Ｋを乗じた値にほぼ等しい電荷を使用する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
一実施態様においては、基準電圧Ｖ１、Ｖ３、Ｖ５、およびＶ７は、基準電圧Ｖｒｅｆに接続され、基準電圧Ｖ２、Ｖ４、Ｖ６、Ｖ８は接地されている。
ＤＡＣ１５０は、図６に示すオーバラップのない３位相クロックＰ１、Ｐ２、Ｐ３を受信する。スイッチＳ３、Ｓ６、Ｓ９、およびＳ１２の開閉状態は、３位相クロックのＰ３信号によって制御される。３位相クロックのＰ１信号は、電荷共有スイッチＳ１３、Ｓ１４、Ｓ１５、およびＳ１６の開閉状態を制御する。３位相クロックのＰ２信号は、スイッチＳ１７の開閉状態を制御する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
次に図１１Ｃを参照すると、位相Ｐ１では，電荷共有スイッチＳ１９、Ｓ２１は開状態にあり、電荷共有スイッチＳ２６は閉状態にある。１ビットＤＡＣ１６２のキャパシタＣ１上の電荷は、キャパシタＣ１と１ビットＤＡＣ１６６のキャパシタＣ３との間に再分配される。特に、キャパシタＣ１上の電荷は、キャパシタＣ１とキャパシタＣ３との間に実質的に均等に分割されて、それぞれが図１１ＢにおけるキャパシタＣ１の電荷の１／２、すなわち図１１ＡにおけるキャパシタＣ１上の全電荷の１／４となる。次に図１１Ｄを参照すると、位相Ｐ２では、電荷共有スイッチＳ１９、Ｓ２０、Ｓ２１、Ｓ２６、およびＳ２７は開状態、かつスイッチＳ１８およびＳ２５は閉状態であり、１ビットＤＡＣ１６２（図５）のキャパシタＣ１はその電荷を出力端子１６０に出力する。位相Ｐ２では、スイッチＳ２７は開状態であり、電荷を出力しないが、他の実施態様においては、スイッチＳ２７を位相Ｐ２で閉状態になるように構成することによって、スイッチS２７が、スイッチＳ２５が出力するコピーの追加となる電荷のコピーを出力するようにしてもよい。さらに別の実施態様においては、追加のクロック位相、例えば位相Ｐ５を設けて、スイッチS２７を用いて位相Ｐ５の電荷のコピーを出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
図１５は、ＳＣＤＡＣ１５０に関する別の実施態様のブロック図であり、これは図９、１０Ａ〜１０Ｃに示すＳＣＤＡＣ１５０と、図１５のＳＣＤＡＣがさらにスイッチS４８、Ｓ４９およびＳ５０を含むこと以外は同様である。スイッチＳ４８の第１端子は、電荷共有スイッチＳ４３の第２端子に接続されている。スイッチＳ４９の第１端子は、電荷共有スイッチＳ４５Ｎの第２端子に接続されている。スイッチＳ５０の第１端子は、電荷共有スイッチＳ４６の第２端子に接続されている。各スイッチＳ４８、Ｓ４９およびＳ５０は、必須ではないが、以下に示す機能を果たしてもよい。一実施態様においては、スイッチＳ４８、Ｓ４９、Ｓ５０の目的の一つは、出力スイッチＳ４７に類似する寄生キャパシタンスを提供し、スイッチＳ４７の寄生キャパシタンス効果を相殺することである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
デジタル信号ｂｉｔ１および位相Ｐ３信号が、スイッチ制御部３５０に供給されて、このスイッチ制御部がＳＣセル３００Ａに供給されるスイッチ制御信号を信号線３６０、３６２に生成する。デジタル信号ｂｉｔ２および位相Ｐ３信号が、スイッチ制御部３５２に供給されて、このスイッチ制御部がＳＣセル３００Ｂに供給されるスイッチ制御信号を信号線３６４、３６６に生成する。デジタル信号ｂｉｔ３および位相Ｐ３信号が、スイッチ制御部３５４に供給されて、このスイッチ制御部がＳＣセル３００Ｃに供給されるスイッチ制御信号を信号線３６８、３７０に生成する。デジタル信号ｂｉｔ４および位相Ｐ３信号が、スイッチ制御部３５６に供給されて、このスイッチ制御部がＳＣセル３００Ｄに供給されるスイッチ制御信号を信号線３７２、３７６に生成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
位相Ｐ２では、ＳＣフィルタスイッチＳ６３は開状態にあり、これによってＳＣフィルタステージ９０の出力および入力間の接続を開放する。スイッチＳ６２は閉状態にあり、これによって１ビットＤＡＣ２０２は電荷、すなわちデータサンプルをＳＣフィルタステージの入力に対して、出力する。スイッチＳ６１、Ｓ６０、Ｓ５９は開状態にある。また位相Ｐ２では、スイッチＳ６５、Ｓ６６、Ｓ６８、Ｓ６９、Ｓ７２、およびＳ７４は閉状態にある。スイッチＳ６３、Ｓ６４、Ｓ６７、Ｓ７０、Ｓ７１、Ｓ７３は開状態にある。位相Ｐ３では、スイッチＳ５９、Ｓ６０、Ｓ６１、およびＳ６２は開状態にあり、ＳＣＤＡＣはマルチビット入力信号に応じて再び再充電される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
図２８Ａは、図１６Ａの１ビットＤＡＣを実装するＳＣセル４５０の一実施態様の上面図である。ＳＣセル４５０の周辺は、点線で示してある。ＳＣセル４５０は、キャパシタ上部プレートＣ１ＴＰおよびキャパシタ底部プレートＣ１ＢＰを含む。導体４５２は、デジタル信号ｂｉｔ２を、制御部２２２の領域に供給するために設けられる。導体４５４は、制御部２２２を表わす領域に位相信号Ｐ３を供給するために設けられる。導体４５６は、ＳＣセル４５０の周辺からスイッチＳ４３のゲートにつながる。導体４６０は、ＳＣセル４５０の周辺からキャパシタＣ１ＴＰの上部プレートおよびスイッチＳ４３のソースまたはドレインの他方につながる。導体４６２は、スイッチＳ４８のソースまたはドレインの他方から、キャパシタＣ１ＴＰの上部プレートおよび、スイッチＳ４、スイッチＳ５、電圧基準Ｖ３、および電圧基準Ｖ４の領域を表わす領域４６６につながる。導体４６８は、スイッチＳ４８のゲートから、ＳＣセル４５０の周辺につながる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
図２８Ｂは、図１６Ａの１ビットＤＡＣを実装する、ＳＣセル４５０の別の実施態様を示す上面図である。この実施態様は、図２８Ａの実施態様と、実質的に同一であるが、さらに電気的にはＳ４３と並列であり、物理的にはＳ４３に対して実質的に垂直方向を向くスイッチＳ４３Ａと、電気的にはＳ４８と並列であり、物理的にはＳ４８に垂直方向を向くスイッチＳ４８Ａを含む。例えば、スイッチＳ４３、Ｓ４３Ａは、縦方向軸を有し、スイッチは一方のスイッチの縦方向軸が、物理的に他方のスイッチの縦方向軸と垂直になるように方向付けてもよい。一実施態様においては、スイッチＳ４３およびＳ４３Ａは、ほぼ同寸法の２つのスイッチで形成される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図３４Ａ〜３４Ｃは、図３１のスクエアリング回路５００の作動を３クロック位相のそれぞれについて示すブロック図であり、この場合に入力端子５１２、５１４、５１６、５１８は、それぞれ論理状態が1,1,0,0であるデジタルビット信号ｂｉｔ２、ｂｉｔ３、ｂｉｔ４を供給される。表は、クロック位相と、１ビットＤＡＣ内のキャパシタの状態（すなわち、電圧および電荷）との関係を示す。次に図３３Ａを参照すると、３位相クロックの位相Ｐ３では、電荷共有スイッチＳ２００、Ｓ２０１、Ｓ２０２、およびＳ２０３のすべて、ならびに出力スイッチＳ２０４は開状態にある。キャパシタＣ１およびキャパシタＣ２は、端子５１２および５１４上の論理状態１に応答して、Ｖｒｅｆまでそれぞれ充電される。キャパシタＣ３およびＣ４はすべて、端子５１６、５１８上の論理０の信号に応答して接地に放電される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
３位相クロックを示す図である。
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図８Ｂ
【補正方法】変更
【補正の内容】
【図８Ｂ】
2004501551.tif 000001
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2004501551.tif 000002
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2004501551.tif 000003
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2004501551.tif 000004