【手続補正書】
【提出日】平成19年2月14日(2007.2.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜集積回路及びその作製方法並びに薄型半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、該ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記薄膜トランジスタの作製過程において、該薄膜トランジスタが有する薄膜パターンのいずれか一を用いて文字、図形、記号もしくは数字又はこれらの結合が形成され、
前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
【請求項２】
請求項１において、前記薄膜パターンは、半導体膜、ゲート電極、配線、ゲート絶縁膜、及び層間絶縁膜のいずれかであることを特徴とする薄膜集積回路。
【請求項３】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、該ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記薄膜トランジスタの作製過程において、レーザマーカにより前記半導体膜又は基板に文字、図形、記号もしくは数字又はこれらの結合が形成され、
前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
【請求項４】
請求項１乃至３のいずれか一において、前記薄膜集積回路は５ｍｍ四方以下であることを特徴とする薄膜集積回路。
【請求項５】
請求項１乃至４のいずれか一において、前記半導体膜は、水素濃度又はハロゲンの濃度が１×１０１９〜５×１０２０／ｃｍ３であることを特徴とする薄膜集積回路。
【請求項６】
請求項１乃至５のいずれか一において、前記薄膜集積回路は同一基板上に形成されたアンテナを有することを特徴とする薄膜集積回路。
【請求項７】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、前記ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記半導体膜を用いて文字、図形、記号もしくは数字又はこれらの結合が形成され、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
【請求項８】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び導電膜を有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、前記ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記導電膜を用いて文字、図形、記号もしくは数字又はこれらの結合が形成され、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
【請求項９】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び絶縁膜を有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、前記ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記絶縁膜を用いて文字、図形、記号もしくは数字又はこれらの結合が形成され、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
【請求項１０】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、前記ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記薄膜トランジスタの作製過程において、該薄膜トランジスタが有する薄膜パターンのいずれか一を用いて文字、図形、記号もしくは数字又はこれらの結合が形成され、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
【請求項１１】
請求項１０において、前記薄膜パターンは、半導体膜、ゲート電極、配線、ゲート絶縁膜、及び層間絶縁膜のいずれかであることを特徴とする薄型半導体装置。
【請求項１２】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、前記ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記薄膜トランジスタの作製過程において、レーザマーカにより半導体膜又は基板に文字、図形、記号もしくは数字又はこれらの結合が形成され、
前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
【請求項１３】
請求項７乃至１２のいずれか一において、
前記表示手段は、エレクトロクロミック材又は強誘電性液晶材を有することを特徴とする薄型半導体装置。
【請求項１４】
４０ｎｍ〜１７０ｎｍの膜厚を有する第１の半導体膜及び、文字、図形、記号もしくは数字又はこれらの結合でなる第２の半導体膜を形成し、
前記第１の半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、該ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記第２の半導体膜により、識別を行うことを可能としたことを特徴とする薄膜集積回路の作製方法。
【請求項１５】
４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を形成し、
前記半導体膜はソース領域、ドレイン領域及びチャネル形成領域を有し、該ソース領域、ドレイン領域及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設けられ、
前記半導体膜上に絶縁膜を介して第１の導電膜を形成するとともに、文字、図形、記号もしくは数字又はこれらの結合でなる第２の導電膜を形成し、
前記第２の導電膜により、識別を行うことを可能としたことを特徴とする薄膜集積回路の作製方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
このときＩＤＦチップは、実装するカードに対して中心部に配置し、ＩＤＦチップの周囲は物品の基材、本実施の形態においては第１及び第２のフィルムで覆われるように形成するとよい。その結果、ＩＤＦチップの機械的強度を高めることができる。具体的には、ＩＤＦチップを挟み込む位置（ＩＤＦチップの中心）：Ｘは、カードの厚みをＤとすると、（１／２）・Ｄ−３０μｍ＜Ｘ＜（１／２）・Ｄ＋３０μｍを満たすように配置するとよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
レーザー照射を用いる場合、連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）を用いることができる。レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー、ＧｄＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーから発振される基本波、及び当該基本波の第２高調波から第４高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。