(57)【要約】【課題】  高密度配線を実現することができるとともに、配線基板の変形如何にかかわらず、所定の実装領域と接続ランドを確保して電子部品の接続を確実に行えるよにした配線基板の製造方法を提供する。【解決手段】  絶縁材料で形成された基板と、前記基板に形成されたビアホールと、前記基板の表面において前記ビアホールの開口部周囲に形成されたビアランドとを有する配線基板の製造方法において、（ａ）前記ビアホールが形成された前記基板の変形を測定する工程と、（ｂ）前記（ａ）の工程で測定された前記基板の変形に基づいて、前記ビアランドをパターニングすべき位置を算出する工程と、（ｃ）前記（ｂ）の工程での算出値に基づき、前記ビアランドを、位置を補正してパターニングする工程と、を有するようにした。【選択図】図２
2007125791.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料で形成された基板と、前記基板に形成されたビアホールと、前記基板の表面において前記ビアホールの開口部周囲に形成されたビアランドとを有する配線基板の製造方法において、
（ａ）前記ビアホールが形成された前記基板の変形を測定する工程と、
（ｂ）前記（ａ）の工程で測定された前記基板の変形に基づいて、前記ビアランドをパターニングすべき位置を算出する工程と、
（ｃ）前記（ｂ）の工程での算出値に基づき、前記ビアランドを、位置を補正してパターニングする工程と、
を有することを特徴とする配線基板の製造方法。
【請求項２】
前記（ｂ）の工程では、前記ビアランドをパターニングすべき位置を算出するとともに、前記基板の表面に形成される配線パターンをパターニングすべき位置を算出し、前記（ｃ）の工程では、前記（ｂ）の工程での算出値に基づいて、前記ビアランドと前記配線パターンの双方を、位置を補正してパターニングする請求項１記載の配線基板の製造方法。
【請求項３】
前記基板に複数の測定基準を設け、前記（ａ）の工程では、複数の前記測定基準の位置を検出して、前記基板の変形を測定する請求項１記載の配線基板の製造方法。
【請求項４】
前記（ｃ）の工程の後に、
（ｄ）前記基板の少なくとも一方の表面に、絶縁材料で形成された第２の基板を重ねる工程と、
（ｅ）前記（ｄ）の工程の後に、前記基板と前記第２の基板との積層体の変形を測定する工程と、
（ｆ）前記（ｅ）の工程で測定された前記積層体の変形に基づいて、前記第２の基板に形成すべき第２のビアホールの位置を算出する工程と、
（ｇ）前記（ｆ）の工程での算出値に基づいて、前記第２の基板に、前記第２のビアホールを、位置を補正して形成する工程と、
（ｈ）前記第２の基板の表面に、前記第２のビアホールの開口部周囲に位置する第２のビアランド、および第２の配線パターンをパターニングする工程と、
を有する請求項１記載の配線基板の製造方法。
【請求項５】
前記（ａ）の工程における前記基板の変形の測定と、前記（ｅ）の工程における前記積層体の変形の測定は、共に前記基板に設けられた共通の測定基準に基づいて行われる請求項４記載の配線基板の製造方法。
【請求項６】
前記（ｈ）の工程では、前記（ｅ）の工程で測定された変形に基づいて、前記第２のビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記第２のビアランドを、位置を補正してパターニングする請求項４記載の配線基板の製造方法。
【請求項７】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｉ）前記（ｈ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｉ）の工程では、前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔で形成する請求項４記載の配線基板の製造方法。
【請求項８】
前記（ｅ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、
前記（ｉ）の工程では、その算出値に基づいて前記実装領域の位置を補正し、しかも前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、前記規定間隔となるようにパターニングする請求項７記載の配線基板の製造方法。
【請求項９】
絶縁材料で形成された第１の基板と、前記第１の基板の表面に形成された第１の配線パターンと、前記第１の基板の少なくとも一方の表面に重ねられて絶縁材料で形成された第２の基板と、前記第２の基板の表面に形成された第２の配線パターンと、前記第２の基板に形成されて、前記第１の配線パターンと前記第２の配線パターンとを導通させるビアホールとが形成された配線基板の製造方法において、
（ｊ）前記第１の基板と前記第２の基板との積層体の変形を測定する工程と、
（ｋ）前記（ｊ）の工程で測定された前記積層体の変形に基づいて、前記ビアホールを形成すべき位置を算出する工程と、
（ｌ）前記（ｋ）の工程での算出値に基づき、前記第２の基板に、前記ビアホールを、位置を補正して形成する工程と、
を有することを特徴とする配線基板の製造方法。
【請求項１０】
（ｍ）前記（ｌ）の工程の前または後に、前記第２の基板の表面で前記ビアホールの開口部の周囲に位置するビアランドを形成する工程を有しており、
前記（ｍ）の工程では、前記（ｊ）の工程で測定された変形に基づいて、前記ビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドを、位置を補正してパターニングする請求項９記載の配線基板の製造方法。
【請求項１１】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｎ）前記（ｌ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｎ）の工程では、前記接続ランドを、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔でパターニングする請求項９記載の配線基板の製造方法。
【請求項１２】
前記（ｊ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、前記（ｎ）の工程では、その算出値に基づいて、前記実装領域の位置を補正し、しかも前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、前記規定間隔となるようにパターニングする請求項１１記載の配線基板の製造方法。
【請求項１３】
単層または多層に形成された基板の表面に、電子部品が設置される実装領域と、前記実装領域に位置して前記電子部品の電極が固定される接続ランドと、前記接続ランドに接続する配線パターンとが形成されている配線基板を製造する方法において、
（ｏ）前記基板の変形を測定する工程と、
（ｐ）前記（ｏ）の工程で測定された変形に基づいて、前記実装領域を配置すべき位置を算出する工程と、
（ｑ）前記（ｐ）の工程で算出された算出値に基づいて、前記実装領域の配置位置を補正し、しかも前記接続ランドの間隔が、前記基板の変形の如何にかかわらず、前記電子部品の寸法に応じた規定間隔となるように、前記接続ランドおよび前記配線パターンをパターニングすることを特徴とする配線基板の製造方法。
【請求項１４】
前記基板にはビアホールが形成されており、（ｐ）の工程での算出値に基づいて、前記基板の表面に、前記ビアホールの開口部周囲に位置するビアランドを、位置を補正してパターニングする請求項１３記載の配線基板の製造方法。
【請求項１５】
前記パターニングは、
基板の表面の導電層を覆うレジスト層を形成する工程と、
前記レジスト層に、所定のパターンを描画するように光を照射して、前記レジスト層を感光させる工程と、
現像により所定のパターンを残して前記レジスト層を除去する工程と、
レジスト層を除去することで現れた前記導電層を、エッチングで除去する工程と、
を有する請求項１または９または１３のいずれかに記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩのフリップ実装などに対応した配線基板の製造方法に係わり、特に高密度配線を可能とした配線基板の製造方法に関する。
【背景技術】
【０００２】
従来の配線基板の製造方法では、アライメント用ビアホールを基準として導電層に形成する配線パターン層の寸法補正値を求め、この寸法補正値を用いて外パターン層を形成している（例えば、特許文献１）。【０００３】
また基材上のマーク間距離を測定し測定データとして保持する測定工程と、前記測定データに基づいて新たなパターンの描画位置に関する描画データを算出する描画データ算出工程とを備えたパターン形成方法がある（例えば、特許文献２）。【０００４】
また内層基板のコア材における任意のパターン位置あるいは任意の基準位置を測定し、前記測定値と基準値との変化量を演算し補正した寸法に対応したデータに基づき、外層基板のプリプレグ材におけるビアホールを加工する製造方法もある（例えば、特許文献３）。【０００５】
さらには、ターゲットマークを撮影することによって得られた画像データを基に前記ＬＳＩ搭載エリアと前記ターゲットマークの位置座標を算出し、算出した位置座標と、個々のＬＳＩ搭載エリアと薄膜パターンをアライメントする為のターゲットマークに対応する設計位置座標に所定の演算処理を施すことにより、アライメントに必要な補正量（回転角度及び平行移動量）を算出し、算出した前記補正量に基づいて前記薄膜パターンを露光する為に必要な露光データを変換するようにしたものもある（例えば、特許文献４）。【０００６】
なお、描画装置としては、個々の被描画体の寸法変動に対して適正なスケーリング補正処理を施し得ると共にそのスケーリング補正処理をラスタデータの一画素以下の単位で行うことにより、被描画体の寸法変動に拘らず、高精度でのパターンの描画が可能としたものがある（例えば、特許文献５）。
【特許文献１】特開２０００−２２３８３３号公報（第１頁）
【特許文献２】特開２００４−２７２１６７号公報（第３頁）
【特許文献３】特開２００２−２２３０７８号公報（第２頁）
【特許文献４】特開平１０−１８６６８３号公報（第２頁）
【特許文献５】特開平９−３２３１８０号公報（第１頁、第１８頁）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
小型でありながら多機能を要求される電子製品の分野においては、今後とも配線数の増大が見込まれるため、配線基板の小型化および集積化を推進するには、隣接するパターン線間のピッチ寸法を狭くした高密度配線とすることが有効である。【０００８】
しかし、配線基板は、製造工程としてめっき処理などを行うため、基板を形成する樹脂層の伸縮により全体の寸法変化が大きい。このため、あらかじめ上下の配線層に形成されたビアランドの径寸法を、層間絶縁層に形成されたビアホールの径寸法よりも大きく形成しておく必要がある。そうでなければ、ビルドアップ法などを用いて配線層を重ねて行ったときに、基板変形後の前記ビアランドと前記ビアホール内の導電部とが接続が行われない不良品が製造されてしまうからである。【０００９】
このため、層間絶縁層のビアホール内に形成された導電部の径寸法と、配線層の接続部であるビアランド部の径寸法との関係は、それらを形成するプロセスでの、温度履歴、湿度履歴、研磨、位置決め、搬送などの外力による変形を吸収できるだけの余裕を持った大きさとなっていた。昨今の先端的な例としては、ビアホール径７５μｍに対してビアランド径２５０μｍのものが存在する。【００１０】
このように、ビアランドの径寸法はビアホールの径寸法の３倍以上必要とされている。よって、前記ビアランドのためのスペースを配線層に確保すると、配線層に形成するパターン線間のピッチ寸法を狭くすることができない。すなわち、従来の製法では、配線基板の高密度配線化に限界があるという問題があった。【００１１】
また配線基板にはＩＣなどの電子部品が取り付けられるが、配線基板自体が変形することがあっても、電子部品の外形寸法や電極のピッチ間隔は変形することはない。このため、電子部品の実装領域の寸法および前記電極と接続される接続ランドのピッチ寸法は、配線基板の変形如何にかかわらず、所定の寸法を確保する必要がある。【００１２】
本発明は上記従来の課題を解決するためのものであり、高密度配線を実現できるようにした配線基板の製造方法を提供することを目的としている。【００１３】
また本発明は、配線基板の変形如何にかかわらず、所定の実装領域と接続ランドのピッチ寸法を確保して電子部品の接続を確実に行えるよにした配線基板の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明は、絶縁材料で形成された基板と、前記基板に形成されたビアホールと、前記基板の表面において前記ビアホールの開口部周囲に形成されたビアランドとを有する配線基板の製造方法において、
（ａ）前記ビアホールが形成された前記基板の変形を測定する工程と、
（ｂ）前記（ａ）の工程で測定された前記基板の変形に基づいて、前記ビアランドをパターニングすべき位置を算出する工程と、
（ｃ）前記（ｂ）の工程での算出値に基づき、前記ビアランドを、位置を補正してパターニングする工程と、
を有することを特徴とするものである。【００１５】
上記発明では、前記基板の変形を測定し、変形後の基板の形状に合わせてビアランドを形成するようにした。そのため、適正な位置に適正な大きさからなるビアランドを配置できる。【００１６】
また前記（ｂ）の工程では、前記ビアランドをパターニングすべき位置を算出するとともに、前記基板の表面に形成される配線パターンをパターニングすべき位置を算出し、前記（ｃ）の工程では、前記（ｂ）の工程での算出値に基づいて、前記ビアランドと前記配線パターンの双方を、位置を補正してパターニングすることが好ましい。【００１７】
上記手段では、ビアホールの径寸法に対しビアランドの径寸法が必要以上に過大となることを防止することができる。よって、その分だけより小さい面積に配線を配置することができる。【００１８】
さらに、前記基板に複数の測定基準を設け、前記（ａ）の工程では、複数の前記測定基準の位置を検出して、前記基板の変形を測定することが好ましい。【００１９】
上記手段では、縦横の変形の度合いが均一でない、あるいは部分ごとに変形の度合いが異なるなどの基板であっても、適正なビアランド及び配線パターンをパターニングすることができる。【００２０】
さらには、前記（ｃ）の工程の後に、
（ｄ）前記基板の少なくとも一方の表面に、絶縁材料で形成された第２の基板を重ねる工程と、
（ｅ）前記（ｄ）の工程の後に、前記基板と前記第２の基板との積層体の変形を測定する工程と、
（ｆ）前記（ｅ）の工程で測定された前記積層体の変形に基づいて、前記第２の基板に形成すべき第２のビアホールの位置を算出する工程と、
（ｇ）前記（ｆ）の工程での算出値に基づいて、前記第２の基板に、前記第２のビアホールを、位置を補正して形成する工程と、
（ｈ）前記第２の基板の表面に、前記第２のビアホールの開口部周囲に位置する第２のビアランド、および第２の配線パターンをパターニングする工程と、
を有するものが好ましい。【００２１】
上記手段では、積層体からなる多層構造の配線基板とした場合であっても、変形後の積層体に第２のビアホール、第２のビアランドおよび第２の配線パターンを適正な位置に適正な大きさで形成することができる。【００２２】
上記において、前記（ａ）の工程における前記基板の変形の測定と、前記（ｅ）の工程における前記積層体の変形の測定は、共に前記基板に設けられた共通の測定基準に基づいて行われるものが好ましい。【００２３】
上記手段では、工程毎に測定基準を設ける必要が無く、共通の測定基準に基づいて積層体の変形を測定できるため、より配線密度を高めることができる。【００２４】
また、前記（ｈ）の工程では、前記（ｅ）の工程で測定された変形に基づいて、前記第２のビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記第２のビアランドを、位置を補正してパターニングすることが好ましい。【００２５】
上記手段では、第２のビアホールの径寸法に対し第２のビアランドの径寸法が必要以上に過大となることを防止することができる。よって、その分だけより小さい面積に配線を配置することができる。【００２６】
また、前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｉ）前記（ｈ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｉ）の工程では、前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔で形成することが好ましい。【００２７】
上記手段では、基板の変形にあわせて接続ランドの寸法が変化してしまわず、予め決められた間隔で形成するため、電子部品などを実装領域に実装することができ、また電子部品の電極と接続ランドとの間の個々の導通接続を確実に行うことができる。【００２８】
また、前記（ｅ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、
前記（ｉ）の工程では、その算出値に基づいて前記実装領域の位置を補正し、しかも前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、前記規定間隔となるようにパターニングすることが好ましい。【００２９】
上記手段では、基板の変形にあわせて実装領域の位置は補正しながら、接続ランドの寸法は変化させずに予め決められた間隔で形成するため、電子部品などを確実に実装領域に実装することができ、また電子部品の電極と接続ランドとの間の個々の導通接続を確実に行うことができる。【００３０】
また本発明は、絶縁材料で形成された第１の基板と、前記第１の基板の表面に形成された第１の配線パターンと、前記第１の基板の少なくとも一方の表面に重ねられて絶縁材料で形成された第２の基板と、前記第２の基板の表面に形成された第２の配線パターンと、前記第２の基板に形成されて、前記第１の配線パターンと前記第２の配線パターンとを導通させるビアホールとが形成された配線基板の製造方法において、
（ｊ）前記第１の基板と前記第２の基板との積層体の変形を測定する工程と、
（ｋ）前記（ｊ）の工程で測定された前記積層体の変形に基づいて、前記ビアホールを形成すべき位置を算出する工程と、
（ｌ）前記（ｋ）の工程での算出値に基づき、前記第２の基板に、前記ビアホールを、位置を補正して形成する工程と、
を有することを特徴とするものである。【００３１】
上記発明では、第１の基板と第２の基板からなる積層体が変形しても、第２の基板上の適正な位置にビアホールを形成することができる。【００３２】
上記において、
（ｍ）前記（ｌ）の工程の前または後に、前記第２の基板の表面で前記ビアホールの開口部の周囲に位置するビアランドを形成する工程を有しており、
前記（ｍ）の工程では、前記（ｊ）の工程で測定された変形に基づいて、前記ビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドを、位置を補正してパターニングすることが好ましい。【００３３】
上記手段では、第２の基板上に適正な位置に適正な大きさのビアランドを形成することができる。このため、第２の基板における実装密度を高めることができる。【００３４】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｎ）前記（ｌ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｎ）の工程では、前記接続ランドを、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔でパターニングすることが好ましい。【００３５】
上記手段では、基板の変形如何にかかわらず、実装領域内に形成された接続ランドに電子部品の電極を確実に導通接続させることができる。【００３６】
さらには、前記（ｊ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、前記（ｎ）の工程では、その算出値に基づいて、前記実装領域の位置を補正し、しかも前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、前記規定間隔となるようにパターニングすることが好ましい。【００３７】
上記手段では、基板の変形如何にかかわらず、基板上に電子部品の実装領域を確保することができる。【００３８】
また本発明は、単層または多層に形成された基板の表面に、電子部品が設置される実装領域と、前記実装領域に位置して前記電子部品の電極が固定される接続ランドと、前記接続ランドに接続する配線パターンとが形成されている配線基板を製造する方法において、
（ｏ）前記基板の変形を測定する工程と、
（ｐ）前記（ｏ）の工程で測定された変形に基づいて、前記実装領域を配置すべき位置を算出する工程と、
（ｑ）前記（ｐ）の工程で算出された算出値に基づいて、前記実装領域の配置位置を補正し、しかも前記接続ランドの間隔が、前記基板の変形の如何にかかわらず、前記電子部品の寸法に応じた規定間隔となるように、前記接続ランドおよび前記配線パターンをパターニングすることを特徴とするものである。【００３９】
上記発明では、基板の変形如何にかかわらず、単層または多層のいずれの配線基板上に電子部品の実装領域を確保することができる。しかも、実装領域内に形成された接続ランドと電子部品の電極とを確実に導通接続させることができる。【００４０】
前記基板にはビアホールが形成されており、（ｐ）の工程での算出値に基づいて、前記基板の表面に、前記ビアホールの開口部周囲に位置するビアランドを、位置を補正してパターニングするものである。【００４１】
上記の各発明においては、前記パターニングは、
基板の表面の導電層を覆うレジスト層を形成する工程と、
前記レジスト層に、所定のパターンを描画するように光を照射して、前記レジスト層を感光させる工程と、
現像により所定のパターンを残して前記レジスト層を除去する工程と、
レジスト層を除去することで現れた前記導電層を、エッチングで除去する工程と、
を有するもので形成されるものである。【００４２】
上記手段では、基板の変形如何にかかわらず、迅速且つ正確なパターンで配線パターンやビアランドを形成することができる。【００４３】
またその都度基板の変形に合わせた露光用のマスクを形成する必要がないため、製造コストを低廉化することができる。
【発明の効果】
【００４４】
本発明の配線基板の製造方法では、高密度配線を実現可能とした配線基板の製造方法を提供することができる。【００４５】
また配線基板の変形の如何にかかわらず、所定の実装領域と接続ランドのピッチ寸法を確保して電子部品の接続を確実に行える配線基板の製造方法を提供する。
【発明を実施するための最良の形態】
【００４６】
図１は本発明の製造方法を用いて製造される配線基板の概略を示す平面図、図２は本発明の実施の形態としての配線基板の製造方法を示す工程図である。図３Ａないし図３Ｊは本発明の配線基板の各工程における断面図である。なお、図１では配線パターンを省略して示している。また図３Ａないし図３Ｊでは基準穴（測定基準）３を省略している。【００４７】
図１に示すように、配線基板１は多数のビアホール２、基板１の周縁部に形成された複数の基準穴（測定基準）３を有している。また基板１の表面には、抵抗やコンデンサなどのチップ部品４ＡやＬＳＩチップ部品４Ｂなど多数の電子部品４が設けられている。【００４８】
まず、単層構造からなる配線基板１の製造方法について、図２の工程図及び図３Ａないし図３Ｆの基板の断面図を参照しつつ説明する。【００４９】
まず、図３Ａでは、絶縁性のフィルムなどからなる基材１１の両面に、例えば１８μｍの銅箔１２，１２が薄膜形成された第１の基板１０が用意される。【００５０】
次に図３Ｂでは、第１の基板１０の両面を全面エッチングすることにより、前記銅箔１２，１２の膜厚寸法を約半分の９μｍ程度に薄くする。なお、当初より前記銅箔１２，１２の膜厚寸法が９μｍ程度である場合には、前記工程２は不要となる場合もある。【００５１】
図３Ｃでは、所定の基準データに基づいて、第１の基板１０上の所定の位置に貫通孔からなる複数の第１ビアホール２Ａと基準穴（測定基準）３（図１参照）などの孔をそれぞれ所定の穴径で穿設する。なお、前記孔の穿設は、例えばＮＣドリルやＮＣパンチャなどのＮＣ工作装置を用いることによって行われる。【００５２】
図３Ｄでは、第１ビアホール２Ａ内にそれぞれ導電部２ａを形成する導電化処理を施される。さらに第１の基板１０の両面（銅箔１２，１２の表面）に電解めっき法を用いて銅めっき処理することにより、導電層１５が形成される。【００５３】
図３Ｅでは、第１の基板１０の両面にレジスト層１６Ａ，１６Ｂが形成される。そして、各基準穴３に対応するレジスト層１６Ａ，１６Ｂの一部が部分的に除去され、前記複数の基準穴３のみが露出させられる（図示せず）。前記複数の基準穴３の露出は、例えば有機溶剤などを用いて前記レジスト層１６Ａ，１６Ｂを部分的に拭き取ることにより行われる。【００５４】
ここで、前記第１の基板１０を形成する基材１１は吸水率が高い。このため、製造工程中に前記有機溶剤や水分等を吸収すると、特に第１の基板１０の縦横の寸法が変形することがある。さらに、吸収した水分等が乾燥する際や、製造工程中の熱によっても基板１０の縦横の寸法が変形することがある。【００５５】
このため、本発明に配線基板の製造方法では、（ａ）工程として前記第１の基板１０の変形の測定が行われる（第１の測定）。【００５６】
前記（ａ）工程における第１の基板１０の変形の測定は、例えば画像取得装置など用いることにより行うことができる。すなわち、前記第１の基板１０の表面を平面的に撮影し、このときの撮影データから前記基準穴３および第１ビアホール２Ａの位置、前記基準穴３間の距離および角度などを測定し、第１の測定データが生成される。【００５７】
次に、（ｂ）工程として、前記第１の測定データと前記第１の基板１０の元となる基準データとの比較が行われ、前記基準データに対する第１の基板１０の変形量が算出される。そして、このときの変形に基づいて、変形後の第１の基板１０の表面に形成されるべき第１の配線パターン１５ａのパターニング位置および第１ビアランド１５ｂのパターニング位置などが算出される。【００５８】
次に、（ｃ）工程では、前記（ｂ）工程での算出値に基づいて補正された第１ビアランド１５ｂが前記第１の基板１０上にパターニングされる。このとき同時に、前記算出値に基づいて補正された第１の配線パターン１５ａも第１の基板１０の表面、さらには裏面にパターニングされる。【００５９】
より具体的には、（ｃ）工程では、前記（ｂ）工程で算出された算出値に基づいて、基準となる露光パターン（基準露光パターン）の補正を行う。そして、補正後の露光パターンを用いて、前記レジスト層１６Ａ，１６Ｂに対する露光を行う。前記露光は、例えば紫外線をレジスト層に直接照射して高速で描画して感光させるレーザー描画装置を用いて行うことができる。本願では、前記レーザー描画装置を用いて、前記レジスト層１６Ａ，１６Ｂに対し補正後の露光パターンを直接描画して感光させる。【００６０】
そして、第１の基板１０の両面のレジスト層１６Ａ，１６Ｂが現像され、さらに前記導電層１５に対するウエットエッチングが行われる。【００６１】
これにより、図３Ｆに示すように、前記第１の基板１０の両面に第１の配線パターン１５ａと第１ビアランド１５ｂからなる配線層が形成される。【００６２】
上記においては、補正後の露光パターンを用いることにより、複数の第１の配線パターン１５ａを変形後の第１の基板１０上の適正な位置に形成することができる。同時に、第１ビアランド１５ｂを前記第１ビアホール２Ａの開口部の周囲に適正な大きさで形成することができる。このため、従来のように第１ビアランド１５ｂの径寸法が、必要以上に過大に形成されることがない。例えば、第１の配線パターン１５ａの幅寸法を２５μｍ、隣り合う第１の配線パターン１５ａ間のピッチ寸法を５０μｍ、第１ビアホール２Ａの径寸法を７５μｍとした場合、前記第１ビアランド１５ｂの径寸法φを８０μｍ程度とすることが可能である。【００６３】
よって、従来（２５０μｍ程度）に比較して、前記第１ビアランド１５ｂが占める面積を１／３程度に小さくすることができる。よって、前記第１の配線パターン１５ａを、前記第１ビアランド１５ｂが占めていた面積の部分を用いて配線することが可能となる。よって、前記第１の配線パターン１５ａの本数を増やすこと、すなわち高密度配線化することができ、あるいは全体的な基板１の小型化が可能となる。【００６４】
続いて、図３Ｇないし図３Ｊを用いて、多層の配線基板の製造方法について説明する。図３Ｇないし図３Ｊでは、前記第１の基板１０の上に、第２の基板２１を積層した積層体１Ａとして示している。【００６５】
図３Ｇに示すように、（ｄ）工程では、前記第１層を形成する第１の基板１０の一方の面（例えば上面）側に第２の基板２０Ａが設置される。【００６６】
前記第２の基板２０Ａは、絶縁性のフィルムからなる基材２１とその一方の面のみに銅箔２２が形成されたものである。第２の基板２０Ａは、前記基材２１が前記第１層を形成する第１の基板１０に貼り付けられる。なお、図３Ｇに示すように、前記第１の基板１０の他方の面に前記第２の基板２０Ｂを前記同様に貼り付けてもよい。【００６７】
ただし、前記第１の基板１０に形成された基準穴（測定基準）３は、第２の基板２０Ａ又は第２の基板２０Ｂの内部に隠れないようにすることが好ましい。【００６８】
例えば、前記第１の基板１０が変形しても、前記基準穴３を測定することができる程度の大穴又は切欠部を前記第２の基板２０Ａ，２０Ｂ上の対応部分に形成しておくことで対応できる。このようにすると、第２の基板２０Ａ，２０Ｂを第１の基板１０の両面にそれぞれ貼り付けた後に変形が生じても、前記大穴は切欠部を通じてその内部に位置する基準穴３を外部から測定することが可能である。【００６９】
前記第２の基板２０Ａ，２０Ｂは第１の基板１０に固定される。例えば、前記基材２１を形成する絶縁性のフィルムが熱可塑性樹脂で形成されている場合には、熱を加えて流動化させることにより、樹脂を第１の基板１０の配線層上に広げる。そして、その後に冷却すると、前記第２の基板２０Ａ，２０Ｂを前記第１の基板１０の両面にそれぞれ強固に固定することができる。これにより、前記第２の基板２０Ａ，２０Ｂが、前記第１の基板１１の両面にそれぞれ固定された積層体１Ａが形成される。【００７０】
前記（ａ）工程から前記（ｄ）工程までの間では、現像処理、エッチング処理、さらには基板間の熱圧着処理（加熱及び冷却）などを行っている。このため、前記積層体１Ａは縦横方向の寸法が変形している可能性が高い。【００７１】
そこで、次の（ｅ）工程では、前記（ａ）工程同様に、積層体１Ａの変形が測定される（第２の測定）。なお、この（ｅ）工程における測定は、前記第２の基板２０Ａ，２０Ｂに形成された前記大穴又は切欠部を通じて露出される前記基準穴３を測定することにより行われる。【００７２】
前記（ｅ）工程における積層体１Ａの変形の測定についても、上記同様に画像取得装置によって行うことができる。すなわち、前記積層体１Ａの表面（前記第２の基板２０Ａ，２０Ｂの各表面）を平面的に撮影し、このときの撮影データから前記基準穴３の位置、基準穴３どうしの距離や角度などを測定し、第２の測定データが生成される。【００７３】
次に、（ｆ）工程では、前記第２の測定データと、第２の基板２０Ａ，２０Ｂの各表面に関する設計上の基準データとの比較が行われ、前記基準データに対する積層体１Ａ（第１の基板１０と第２の基板２０Ａ，２０Ｂ）の変形量が算出される。そして、このときの変形に基づいて、変形後の積層体１Ａの表面に形成されるべき第２ビアホール２Ｂの位置、第２の配線パターン２５ａのパターニング位置および第２ビアランド２５ｂのパターニング位置などの算出が行われる。【００７４】
また前記第２の基板２０Ａや第２の基板２０Ｂが、前記積層体１Ａとしての最上層（または表層）である場合には、前記電子部品４が前記第２の基板２０Ａ，２０Ｂ上に取り付けられることになる。このため、この場合には、前記（ｆ）工程では前記電子部品４を実装するための領域（実装領域）についても一緒に算出される。すなわち、前記変形に基づいて、変形後の積層体１Ａの表面に前記電子部品４の実装領域を配置すべき位置が算出される。【００７５】
例えば、図４に示すように、電子部品４の積層体１Ａの表面における実装領域を３１、前記実装領域３１の基点（中心点）を３２とする。また実装領域３１内に設けられる複数の接続ランドを３３とする。【００７６】
前記のように積層体１Ａが変形することがあっても、電子部品４自体は変形することはない。このため前記電子部品４が取り付けられる積層体１Ａ上の実装領域３１の縦寸法Ｌおよび横寸法Ｗは、変形の如何にかかわらず、電子部品４の規格により定められた規定寸法でなければならない。【００７７】
ただし、前記実装領域３１の積層体１Ａ上における位置は、前記積層体１Ａの変形に応じて補正する必要がある。すなわち、前記基点３２については積層体１Ａの変形に応じて補正するが、補正後の位置での実装領域３１の縦横寸法Ｌ，Ｗは前記基点３２を中心とする所定の規定寸法が確保されている。【００７８】
また縦横方向において隣り合う接続ランド３３の間隔Ｐ１，Ｐ２は、積層体１Ａの変形
如何にかかわらず、電子部品４に応じて予め定められている規定間隔で形成されている。このため、電子部品４を変形後の実装領域３１に実装することができる。さらには、実装後の電子部品４の電極４ｂと前記接続ランド３３とを確実に導通接続させることが可能である。【００７９】
次に、（ｇ）工程では、図３Ｈに示すように、第２ビアホール２Ｂが前記算出値に基づいて変形後の積層体１Ａ上の適正な位置に形成される。そして、図３Ｉでは、前記第２ビアホール２Ｂ内にそれぞれ導電部２ｂを形成する導電化処理が施される。また電解めっき法を用いて銅めっき処理することにより、積層体１Ａの表面に導電層２５が形成される。【００８０】
そして、次の（ｈ）工程では、図３Ｊに示すように、前記算出値に基づいて補正後の第２の配線パターン２５ａおよび第２ビアランド２５ｂが、前記積層体１Ａの表面にパターニングされる。このとき、前記第２の配線パターン２５ａおよび前記第２ビアランド２５ｂは、前記実装領域３１（図４参照）を迂回するようにして配線される。【００８１】
次の（ｉ）工程では、前記複数の接続ランド３３（図４参照）が、前記所定の規定間隔Ｐ１，Ｐ２で補正後の前記実装領域３１に対してパターニングされる。前記（ｉ）工程において、接続ランド３３をパターニングするときに、前記接続ランド３３と前記第２の配線パターン２５ａとの対応部分が導通接続される。これにより、多層構造からなる配線基板が完成する（図３Ｊ参照）。【００８２】
なお、前記（ｉ）工程は前記のように（ｈ）工程の後工程として行うものであってもよし、あるいは前工程として行ってもよい。さらには前記（ｈ）工程と（ｉ）工程とを同時に行うものであってよい。前工程として行う場合、すなわち最初に接続ランド３３を形成し、次に第２の配線パターン２５ａを形成する場合には、第２の配線パターン２５ａをパターニングする際に前記接続ランド３３と第２の配線パターン２５ａとの対応部分が接続される。また同時に行うものにあっては、前記接続ランド３３と第２の配線パターン２５ａとの対応部分は同時に接続される。【００８３】
前記（ｈ）工程及び前記（ｉ）工程におけるパターニングは、上記同様の工程で行うことができる。すなわち、積層体１Ａの表面に形成された前記導電層２５，２５の面上にレジスト層を形成する。次に、前記（ｅ）工程で算出された算出値に基づいて補正された露光パターンを用いて、前記レジスト層に対する露光を行う。前記露光は上記同様にレーザー描画装置で紫外線をレジスト層に直接照射して高速で描画して感光させることにより行うことができる。そして、感光後に現像してから前記レジスト層を除去し、さらに導電層２５に対するウエットエッチングを行う。これにより、積層体１Ａの表面に補正後の第２の配線パターン２５ａおよび補正後の第２ビアランド２５ｂをパターニングすることができる。【００８４】
また、さらに多層の構造からなる配線基板を得るには、図３Ｊに示す積層体１Ａの少なくとも一方の表面に対し、前記（ｄ）工程ないし（ｈ）工程を上記同様に繰り返せばよい。そして、前記（ｉ）工程は、上記同様に最終的に出来上がった多層構造の積層体１Ａの表面に対して行えばよい。【００８５】
なお、配線基板１では、接続ランド３３などを除き、前記第２の配線パターン２５ａや第２ビアランド２５ｂが露出されることを避ける必要がある。このため、配線基板１の表面にはソルダーレジスト層が形成されるのが一般的である。【００８６】
しかし、ソルダーレジスト層を、接続ランド３３などを避け、露出させる必要がない部分だけを覆うように塗布することは困難である。そこで、ソルダーレジスト層を形成する場合にも、上記同様の方法を用いることにより、不用な部分を避けて必要な部分だけを配線基板１の表面に露出させることが可能となる。【００８７】
次に、上記において用いられる補正方法について詳述する。
露光パターンの補正は、例えば基準データからなる座標系を、算出値に基づく変形後の座標系に変換することにより行うことができる。【００８８】
以下においては、図５Ａを基準データに基づく設計上の基準座標系Ｄとし、図５Ｂを変形後の変換座標系Ｍとして概念的に説明する。【００８９】
なお、変形後の変換座標系Ｍは、前記（ａ）工程や（ｅ）工程から得られた複数の基準穴３に関する算出値に基づき形成される。【００９０】
なお、上記座標系は小領域ごと、例えば図１に示すように４つの基準穴（測定基準）３間を結ぶ仮想線Ｌで囲まれる小領域Ａ１，Ａ２，Ａ３，４ごとに区切って座標系を形成するようにすることが好ましい。このようにすると変形後の基板１により近づけた変換座標系Ｍを得ることができるため、補正の精度を高めることが可能となる。【００９１】
電子部品４の基点４ａが、例えば図５Ａに示す基準座標系Ｄの位置Ｄ（７，６）から、図５Ｂに示す変形後の変換座標系Ｍでも位置Ｍ（７，６）に補正される。そして、変換座標系Ｍ上の基点４ａを中心に、電子部品４の実装領域３１が変形前と同じ寸法で確保される。【００９２】
なお、複数の第２ビアホール２Ｂの形成位置、さらには前記第２の配線パターン２５ａや第２ビアランド２５ｂなどについても、前記同様の方法により変換座標系Ｍ上に変換される。【００９３】
このように、変換座標系Ｍを用いることにより、電子部品、ビアホール、ビアランド、あるいは配線パターンなどを変形後の基板上の適正な位置に再配置することができる。【００９４】
上記実施の形態においては、第１の基板１０を全面エッチングした後に、第１ビアホール２Ａと基準穴３を形成し、その後に導電化処理及び電解めっき法を用いることにより、第１ビアホール２Ａの内壁に導電部２ａを形成するようにしたが、本発明はこれに限られるもではない。【００９５】
例えば図６Ａないし図６Ｃに示すように、用意した第１の基板１０に、最初にレーザードリル等で第１ビアホール２Ａと基準穴３を形成し、その後に無電解めっき法により前記第１ビアホール２Ａの内壁に導電部２ａを形成し、且つ第１の基板１１の表面に導電層を形成するようにしてもよい。【００９６】
また上記実施の形態では、測定基準の一例として基板に開けた基準穴３を用いた場合について説明したが、本発明はこれに限られるものではなく、例えば基板上に印刷した十字マークなどその他の測定基準であってもよい。また前記測定基準は、このように積極的に形成したものである必要はなく、前記第１の基板１０の四隅（エッジ）部分そのものを利用するものであってもよい。
【図面の簡単な説明】
【００９７】
【図１】本発明の製造方法を用いて製造される配線基板を示す平面図、
【図２】本発明の実施の形態としての配線基板の製造方法を示す工程図、
【図３Ａ】本発明の配線基板の製造方法の一工程としての第１の基板の断面図、
【図３Ｂ】図３Ａに続く工程として、全面エッチング工程を示す第１の基板の断面図、
【図３Ｃ】図３Ｂに続く工程として、ビアホールの穿設工程を示す第１の基板の断面図、
【図３Ｄ】図３Ｃに続く工程として、導電層を形成する工程を示す第１の基板の断面図、
【図３Ｅ】図３Ｄに続く工程として、レジスト層を形成した工程を示す第１の基板の断面図、
【図３Ｆ】図３Ｅに続く工程として、配線層が形成される工程を示す第１の基板の断面図、
【図３Ｇ】図３Ｆに続く工程として、第１の基板の両面に第２の基板を設けた状態を示す配線基板の断面図、
【図３Ｈ】図３Ｇに続く工程として、第２の基板にビアホールを穿設する工程を示す配線基板の断面図、
【図３Ｉ】図３Ｈに続く工程として、導電層を形成する工程を示す配線基板の断面図、
【図３Ｊ】図３Ｊに続く工程として、第２の基板の表面に配線層が形成される工程を示す配線基板の断面図、
【図４】Ａは配線基板上の実装領域を示す断面図、Ｂは配線基板上の実装領域を示す平面図、
【図５Ａ】補正方法を概念的に示すものとして、設計上の基準データに基づく基準座標系Ｄを示す説明図、
【図５Ｂ】補正方法を概念的に示すものとして、変形後の変換座標系Ｄを示す説明図、
【図６Ａ】他の実施の形態として、配線基板の製造方法の一工程としての第１の基板の断面図、
【図６Ｂ】図６Ａに続く工程として、ビアホールと基準穴の穿設工程を示す第１の基板の断面図、
【図６Ｃ】図６Ｂに続く工程として、ビアホールの内壁に導電部を形成し、且つ第１の基板の表面に導電層を形成する工程を示す第１の基板の断面図、
【符号の説明】
【００９８】
１  配線基板
１Ａ  積層体
２  ビアホール
２Ａ  第１ビアホール
２Ｂ  第２ビアホール
２ａ，２ｂ  導電部
３  基準穴（測定基準）
４Ａ  チップ部品（電子部品）
４Ｂ  ＬＳＩチップ部品（電子部品）
１０  第１の基板
１１  基材
１２  銅箔
１５  導電層
１５ａ  第１の配線パターン
１５ｂ  第１ビアランド
１６Ａ，１６Ｂ  レジスト層
２０Ａ，２０Ｂ  第２の基板
２１  基材
２２  銅箔
２５  導電層
２５ａ  第２の配線パターン
２５ｂ  第２ビアランド
３１  実装領域
３２  基点
３３  接続ランド
【図１】
2007125791.tif 000003
【図２】
2007125791.tif 000004
【図３Ａ】
2007125791.tif 000005
【図３Ｂ】
2007125791.tif 000006
【図３Ｃ】
2007125791.tif 000007
【図３Ｄ】
2007125791.tif 000008
【図３Ｅ】
2007125791.tif 000009
【図３Ｆ】
2007125791.tif 000010
【図３Ｇ】
2007125791.tif 000011
【図３Ｈ】
2007125791.tif 000012
【図３Ｉ】
2007125791.tif 000013
【図３Ｊ】
2007125791.tif 000014
【図４】
2007125791.tif 000015
【図５Ａ】
2007125791.tif 000016
【図５Ｂ】
2007125791.tif 000017
【図６Ａ】
2007125791.tif 000018
【図６Ｂ】
2007125791.tif 000019
【図６Ｃ】
2007125791.tif 000020
【手続補正書】
【提出日】平成20年11月6日(2008.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単層または多層に形成された基板の表面に、電子部品が設置される実装領域と、前記実装領域に位置して前記電子部品の電極が固定される接続ランドと、前記接続ランドに接続する配線パターンとが形成されている配線基板を製造する方法において、
（ａ）前記基板の変形を測定する工程と、
（ｂ）前記（ａ）の工程で測定された変形に基づいて、前記実装領域を配置すべき位置を算出する工程と、
（ｃ）前記（ｂ）の工程で算出された算出値に基づいて、前記実装領域の配置位置を補正し、しかも前記接続ランドの間隔が、前記基板の変形の如何にかかわらず、前記電子部品の寸法に応じた規定間隔となるように、前記接続ランドおよび前記配線パターンをパターニングすることを特徴とする配線基板の製造方法。
【請求項２】
前記基板にはビアホールが形成されており、（ｂ）の工程での算出値に基づいて、前記基板の表面に、前記ビアホールの開口部周囲に位置するビアランドを、位置を補正してパターニングする請求項１記載の配線基板の製造方法。
【請求項３】
絶縁材料で形成された基板と、前記基板に形成されたビアホールと、前記基板の表面において前記ビアホールの開口部周囲に形成されたビアランドとを有する配線基板の製造方法において、
（ｄ）前記ビアホールが形成された前記基板の変形を測定する工程と、
（ｅ）前記（ｄ）の工程で測定された前記基板の変形に基づいて、前記ビアランドをパターニングすべき位置を算出する工程と、
（ｆ）前記（ｅ）の工程での算出値に基づき、前記ビアランドを、位置を補正してパターニングする工程と、
を有することを特徴とする配線基板の製造方法。
【請求項４】
前記（ｅ）の工程では、前記ビアランドをパターニングすべき位置を算出するとともに、前記基板の表面に形成される配線パターンをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドと前記配線パターンの双方を、位置を補正してパターニングする請求項３記載の配線基板の製造方法。
【請求項５】
前記基板に複数の測定基準を設け、複数の前記測定基準の位置を検出して、前記基板の変形を測定する請求項１ないし４のいずれかに記載の配線基板の製造方法。
【請求項６】
前記（ｆ）の工程の後に、
（ｇ）前記基板の少なくとも一方の表面に、絶縁材料で形成された第２の基板を重ねる工程と、
（ｈ）前記（ｇ）の工程の後に、前記基板と前記第２の基板との積層体の変形を測定する工程と、
（ｉ）前記（ｈ）の工程で測定された前記積層体の変形に基づいて、前記第２の基板に形成すべき第２のビアホールの位置を算出する工程と、
（ｊ）前記（ｉ）の工程での算出値に基づいて、前記第２の基板に、前記第２のビアホールを、位置を補正して形成する工程と、
（ｋ）前記第２の基板の表面に、前記第２のビアホールの開口部周囲に位置する第２のビアランド、および第２の配線パターンをパターニングする工程と、
を有する請求項３または４記載の配線基板の製造方法。
【請求項７】
前記（ｄ）の工程における前記基板の変形の測定と、前記（ｈ）の工程における前記積層体の変形の測定は、共に前記基板に設けられた共通の測定基準に基づいて行われる請求項６記載の配線基板の製造方法。
【請求項８】
前記（ｋ）の工程では、前記（ｈ）の工程で測定された変形に基づいて、前記第２のビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記第２のビアランドを、位置を補正してパターニングする請求項６または７記載の配線基板の製造方法。
【請求項９】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｌ）前記（ｋ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｌ）の工程では、前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔で形成する請求項６ないし８のいずれかに記載の配線基板の製造方法。
【請求項１０】
前記（ｈ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、その算出値に基づいて前記実装領域の位置を補正する請求項９記載の配線基板の製造方法。
【請求項１１】
絶縁材料で形成された第１の基板と、前記第１の基板の表面に形成された第１の配線パターンと、前記第１の基板の少なくとも一方の表面に重ねられて絶縁材料で形成された第２の基板と、前記第２の基板の表面に形成された第２の配線パターンと、前記第２の基板に形成されて、前記第１の配線パターンと前記第２の配線パターンとを導通させるビアホールとが形成された配線基板の製造方法において、
（ｍ）前記第１の基板と前記第２の基板との積層体の変形を測定する工程と、
（ｎ）前記（ｍ）の工程で測定された前記積層体の変形に基づいて、前記ビアホールを形成すべき位置を算出する工程と、
（ｏ）前記（ｎ）の工程での算出値に基づき、前記第２の基板に、前記ビアホールを、位置を補正して形成する工程と、
を有することを特徴とする配線基板の製造方法。
【請求項１２】
（ｐ）前記（ｏ）の工程の前または後に、前記第２の基板の表面で前記ビアホールの開口部の周囲に位置するビアランドを形成する工程を有しており、
前記（ｐ）の工程では、前記（ｍ）の工程で測定された変形に基づいて、前記ビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドを、位置を補正してパターニングする請求項１１記載の配線基板の製造方法。
【請求項１３】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｑ）前記（ｏ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｑ）の工程では、前記接続ランドを、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔でパターニングする請求項１１または１２記載の配線基板の製造方法。
【請求項１４】
前記（ｍ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、その算出値に基づいて、前記実装領域の位置を補正する請求項１３記載の配線基板の製造方法。
【請求項１５】
前記パターニングは、
基板の表面の導電層を覆うレジスト層を形成する工程と、
前記レジスト層に、所定のパターンを描画するように光を照射して、前記レジスト層を感光させる工程と、
現像により所定のパターンを残して前記レジスト層を除去する工程と、
レジスト層を除去することで現れた前記導電層を、エッチングで除去する工程と、
を有する請求項１ないし１４のいずれかに記載の配線基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明は、単層または多層に形成された基板の表面に、電子部品が設置される実装領域と、前記実装領域に位置して前記電子部品の電極が固定される接続ランドと、前記接続ランドに接続する配線パターンとが形成されている配線基板を製造する方法において、
（ａ）前記基板の変形を測定する工程と、
（ｂ）前記（ａ）の工程で測定された変形に基づいて、前記実装領域を配置すべき位置を算出する工程と、
（ｃ）前記（ｂ）の工程で算出された算出値に基づいて、前記実装領域の配置位置を補正し、しかも前記接続ランドの間隔が、前記基板の変形の如何にかかわらず、前記電子部品の寸法に応じた規定間隔となるように、前記接続ランドおよび前記配線パターンをパターニングすることを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
上記発明では、基板の変形如何にかかわらず、単層または多層のいずれの配線基板上に電子部品の実装領域を確保することができる。しかも、実装領域内に形成された接続ランドと電子部品の電極とを確実に導通接続させることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記基板にはビアホールが形成されており、（ｂ）の工程での算出値に基づいて、前記基板の表面に、前記ビアホールの開口部周囲に位置するビアランドを、位置を補正してパターニングするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明は、絶縁材料で形成された基板と、前記基板に形成されたビアホールと、前記基板の表面において前記ビアホールの開口部周囲に形成されたビアランドとを有する配線基板の製造方法において、
（ｄ）前記ビアホールが形成された前記基板の変形を測定する工程と、
（ｅ）前記（ｄ）の工程で測定された前記基板の変形に基づいて、前記ビアランドをパターニングすべき位置を算出する工程と、
（ｆ）前記（ｅ）の工程での算出値に基づき、前記ビアランドを、位置を補正してパターニングする工程と、
を有することを特徴とするものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
上記発明では、前記基板の変形を測定し、変形後の基板の形状に合わせてビアランドを形成するようにした。そのため、適正な位置に適正な大きさからなるビアランドを配置できる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、前記（ｅ）の工程では、前記ビアランドをパターニングすべき位置を算出するとともに、前記基板の表面に形成される配線パターンをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドと前記配線パターンの双方を、位置を補正してパターニングすることが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
上記手段では、ビアホールの径寸法に対しビアランドの径寸法が必要以上に過大となることを防止することができる。よって、その分だけより小さい面積に配線を配置することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
さらに、前記基板に複数の測定基準を設け、複数の前記測定基準の位置を検出して、前記基板の変形を測定することが好ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記手段では、縦横の変形の度合いが均一でない、あるいは部分ごとに変形の度合いが異なるなどの基板であっても、適正なビアランド及び配線パターンをパターニングすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
さらには、前記（ｆ）の工程の後に、
（ｇ）前記基板の少なくとも一方の表面に、絶縁材料で形成された第２の基板を重ねる工程と、
（ｈ）前記（ｇ）の工程の後に、前記基板と前記第２の基板との積層体の変形を測定する工程と、
（ｉ）前記（ｈ）の工程で測定された前記積層体の変形に基づいて、前記第２の基板に形成すべき第２のビアホールの位置を算出する工程と、
（ｊ）前記（ｉ）の工程での算出値に基づいて、前記第２の基板に、前記第２のビアホールを、位置を補正して形成する工程と、
（ｋ）前記第２の基板の表面に、前記第２のビアホールの開口部周囲に位置する第２のビアランド、および第２の配線パターンをパターニングする工程と、
を有するものが好ましい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
上記手段では、積層体からなる多層構造の配線基板とした場合であっても、変形後の積層体に第２のビアホール、第２のビアランドおよび第２の配線パターンを適正な位置に適正な大きさで形成することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
上記において、前記（ｄ）の工程における前記基板の変形の測定と、前記（ｈ）の工程における前記積層体の変形の測定は、共に前記基板に設けられた共通の測定基準に基づいて行われるものが好ましい。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
上記手段では、工程毎に測定基準を設ける必要が無く、共通の測定基準に基づいて積層体の変形を測定できるため、より配線密度を高めることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
また、前記（ｋ）の工程では、前記（ｈ）の工程で測定された変形に基づいて、前記第２のビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記第２のビアランドを、位置を補正してパターニングすることが好ましい。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
上記手段では、第２のビアホールの径寸法に対し第２のビアランドの径寸法が必要以上に過大となることを防止することができる。よって、その分だけより小さい面積に配線を配置することができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
また、前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｌ）前記（ｋ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｌ）の工程では、前記接続ランドの間隔を、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔で形成することが好ましい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
上記手段では、基板の変形にあわせて接続ランドの寸法が変化してしまわず、予め決められた間隔で形成するため、電子部品などを実装領域に実装することができ、また電子部品の電極と接続ランドとの間の個々の導通接続を確実に行うことができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
また、前記（ｈ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、その算出値に基づいて前記実装領域の位置を補正することが好ましい。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
上記手段では、基板の変形にあわせて実装領域の位置は補正しながら、接続ランドの寸法は変化させずに予め決められた間隔で形成するため、電子部品などを確実に実装領域に実装することができ、また電子部品の電極と接続ランドとの間の個々の導通接続を確実に行うことができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
また本発明は、絶縁材料で形成された第１の基板と、前記第１の基板の表面に形成された第１の配線パターンと、前記第１の基板の少なくとも一方の表面に重ねられて絶縁材料で形成された第２の基板と、前記第２の基板の表面に形成された第２の配線パターンと、前記第２の基板に形成されて、前記第１の配線パターンと前記第２の配線パターンとを導通させるビアホールとが形成された配線基板の製造方法において、
（ｍ）前記第１の基板と前記第２の基板との積層体の変形を測定する工程と、
（ｎ）前記（ｍ）の工程で測定された前記積層体の変形に基づいて、前記ビアホールを形成すべき位置を算出する工程と、
（ｏ）前記（ｎ）の工程での算出値に基づき、前記第２の基板に、前記ビアホールを、位置を補正して形成する工程と、
を有することを特徴とするものである。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
上記発明では、第１の基板と第２の基板からなる積層体が変形しても、第２の基板上の適正な位置にビアホールを形成することができる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
上記において、（ｐ）前記（ｏ）の工程の前または後に、前記第２の基板の表面で前記ビアホールの開口部の周囲に位置するビアランドを形成する工程を有しており、
前記（ｐ）の工程では、前記（ｍ）の工程で測定された変形に基づいて、前記ビアランドをパターニングすべき位置を算出し、その算出値に基づいて、前記ビアランドを、位置を補正してパターニングすることが好ましい。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
上記手段では、第２の基板上に適正な位置に適正な大きさのビアランドを形成することができる。このため、第２の基板における実装密度を高めることができる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
前記第２の基板の表面には電子部品が設置される実装領域が設定されており、
（ｑ）前記（ｏ）の工程と同時にまたはその前後の工程で、前記実装領域に、前記第２の配線パターンに導通し且つ前記電子部品の電極が固定される接続ランドを形成する工程を有し、
前記（ｑ）の工程では、前記接続ランドを、前記積層体の変形如何にかかわらず、電子部品の寸法に応じて予め決められた規定間隔でパターニングすることが好ましい。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
上記手段では、基板の変形如何にかかわらず、実装領域内に形成された接続ランドに電子部品の電極を確実に導通接続させることができる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
さらには、前記（ｍ）の工程で測定された前記積層体の変形に基づいて、前記実装領域を配置すべき位置を算出し、その算出値に基づいて、前記実装領域の位置を補正することができる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
上記手段では、基板の変形如何にかかわらず、基板上に電子部品の実装領域を確保することができる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
図４に示すように、電子部品４の積層体１Ａの表面における実装領域を３１、前記実装領域３１の基点（中心点）を３２とする。また実装領域３１内に設けられる複数の接続ランドを３３とする。
【国際調査報告】
2007125791.tif 000021
2007125791.tif 000022