【手続補正書】
【提出日】令和1年9月18日(2019.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）であって、各々が、
外部電圧ソースから電源電圧を受け取るように構成された電源調整回路（１５６）であって、前記電源電圧と第１制御信号とに基づいて、調整された電源電圧を調整するための複数の選択可能な抵抗素子を備える、電源調整回路（１５６）と、
前記電源電圧のドループレベルがドループ閾値を下回った場合に、検出されたドループに基づいて電荷注入信号（１６８）を生成する出力を有する第１レギュレータ（１６６）と、
前記第１レギュレータの出力に接続された出力を有し、前記電荷注入信号がアサートされている場合に、対応するプロセッサタイル（１５８）に電荷を注入するように構成された電荷選択ロジック回路（１６０）であって、前記電源調整回路（１５６）に接続されている、電荷選択ロジック回路（１６０）と、を含み、
前記電源調整回路（１５６）は、前記対応するプロセッサタイル（１５８）と、前記外部電圧ソース及び回路のコモン又はグランドの少なくとも一方と、の間に接続されている、複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）と、
前記複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）から目標電源電圧指標及び複数の電圧レベル指標を受け取る入力を有する第２レギュレータ（１５２）であって、前記目標電源電圧指標と前記複数の電圧レベル指標の平均とに基づいて第２制御信号を生成するように構成されており、前記電荷選択ロジック回路（１６０）は、前記第２制御信号に基づいて前記第１制御信号を生成する、第２レギュレータ（１５２）と、を備える、
プロセッサシステム（１５０）。
【請求項２】
通常オン（ＭＯＮ）の調整された領域内のプロセッサタイルの第１グループ（１８２）と、粗粒度パワーゲーティング（ＣＧＰＧ）領域内のプロセッサタイルの第２グループ（１８４）と、を更に備える、請求項１のプロセッサシステム（１５０）。
【請求項３】
前記ＭＯＮ領域の電源電圧レールと、前記ＣＧＰＧ領域の電源電圧レールと、を選択的に接続するように構成された複数の電源ゲート（１９４ａ，１９４ｂ，１９４ｃ）を更に備える、請求項２のプロセッサシステム（１５０）。
【請求項４】
前記ＭＯＮ（１８２）領域の電源電圧レール及び前記ＣＧＰＧ（１８４）領域の電源電圧レールは、前記ＭＯＮ（１８２）領域及び前記ＣＧＰＧ（１８４）領域がパワーアップされた場合に電源電圧レールを等しくするために接続され、
前記ＭＯＮ（１８２）領域の電源電圧レール及び前記ＣＧＰＧ（１８４）領域の電源電圧レールは、前記ＭＯＮ領域（１８２）がパワーアップされ、前記ＣＧＰＧ領域（１８４）がパワーダウンされた場合に遮断される、請求項３のプロセッサシステム（１５０）。
【請求項５】
前記第２レギュレータ（１５２）は、前記複数の電圧レベル指標の平均を計算し、前記ＣＧＰＧ領域（１８４）がパワーダウンされた場合には、前記複数の電圧レベル指標の平均を計算するときに前記ＣＧＰＧ領域（１８４）のプロセッサタイルからの電圧レベル指標を除外する、請求項２のプロセッサシステム（１５０）。
【請求項６】
前記第２レギュレータ（１５２）は、構成可能なデジタル比例積分微分コントローラを備え、前記第１レギュレータ（１６６）は、高速ドループ検出器を備える、請求項１のプロセッサシステム（１５０）。
【請求項７】
目標電圧と、複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）から受け取った複数の電圧レベル指標の平均との比較に基づいて、調整された電源電圧を調整するための複数の制御信号を生成する第１レギュレータ（１５２）を有する第１調整ループと、
対応する調整された電源電圧レベルがドループ閾値を下回った場合に電荷を注入する第２レギュレータ（１６６）を有する、前記複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）の各々の第２調整ループと、を備える、
デジタルリニア電圧レギュレータ（ＤＬＶＲ）制御システム。
【請求項８】
前記複数の制御信号に基づいて、少なくとも１つのプロセッサコア（１５８）への調整された電源電圧を選択的に生成するように構成された電源調整回路（１５６）を更に備える、請求項７のＤＬＶＲ制御システム。
【請求項９】
通常オンの調整された領域（１８２）内のプロセッサタイルの第１グループと、粗粒度パワーゲーティング（ＣＧＰＧ）領域（１８４）内のプロセッサタイルの第２グループと、を更に備える、請求項７のＤＬＶＲ制御システム。
【請求項１０】
前記ＭＯＮ（１８２）領域の電源電圧レールと、前記ＣＧＰＧ（１８４）領域の電源電圧レールと、を選択的に接続するように構成された複数の電源ゲート（１９４ａ，１９４ｂ，１９４ｃ）を更に備える、請求項９のＤＬＶＲ制御システム。
【請求項１１】
前記ＭＯＮ（１８２）領域の電源電圧レール及び前記ＣＧＰＧ（１８４）領域の電源電圧レールは、前記ＭＯＮ（１８２）領域及び前記ＣＧＰＧ（１８４）領域がパワーアップされた場合に電源電圧レールを等しくするために接続され、
前記ＭＯＮ（１８２）領域の電源電圧レール及び前記ＣＧＰＧ（１８４）領域の電源電圧レールは、前記ＭＯＮ領域（１８６）のプロセッサタイルがパワーアップされ、前記ＣＧＰＧ領域（１８８）のプロセッサタイルがパワーダウンされた場合に遮断される、請求項１０のＤＬＶＲ制御システム。
【請求項１２】
複数のプロセッサタイル（１５４ａ，１５４ｂ，１５４ｃ）を備えるマルチコアプロセッサ（１５０）への電源電圧の供給方法であって、
各プロセッサタイルにおいて各々の電源電圧及びドループ閾値を受け取り、前記電源電圧及び前記ドループ閾値の比較に基づいて、調整された電源電圧を生成することと、
第１レギュレータ（１５２）にて、目標電源電圧指標及び複数の電源電圧レベル指標を受け取ること（２０２）と、
前記複数の電源電圧レベル指標の平均を計算すること（２０４）と、
前記目標電源電圧指標と、前記複数の電源電圧レベル指標の平均と、の差に基づいて、電源調整ブロック（１５６）に対する前記制御信号を生成すること（２０６）と、
前記制御信号に応じて、前記調整された電源電圧を調整することと、を含む、
方法。
【請求項１３】
第２レギュレータ（１６６）にて、前記調整された電源電圧をドループ閾値と比較すること（２０８）と、
前記比較することに基づいて、前記調整された電源電圧が前記ドループ閾値を下回った場合に電荷注入信号を生成すること（２１０）と、
前記電荷注入信号に基づいて、前記マルチコアプロセッサのうち少なくとも１つのプロセッサコア（１５８）に電荷を注入すること（２１２）と、を更に含む、請求項１２の方法。
【請求項１４】
通常オン（ＭＯＮ）の調整された領域（１８２）内の第２の複数のプロセッサタイル（１８８ａ，１８８ｂ，１８８ｃ）への電力を維持しながら、粗粒度パワーゲーティング（ＣＧＰＧ）領域（１８４）内の第１の複数のプロセッサタイル（１８６ａ，１８６ｂ，１８６ｃ）をパワーダウンすることを更に含む、請求項１２の方法。
【請求項１５】
前記ＭＯＮ（１８２）領域及び前記ＣＧＰＧ（１８４）領域がパワーアップされた場合に、前記ＭＯＮ（１８２）領域の電源電圧レールと、前記ＣＧＰＧ（１８４）領域の電源電圧レールとを、電源電圧レールを等しくするために接続することと、
前記ＭＯＮ領域（１８２）がパワーアップされ、前記ＣＧＰＧ領域（１８４）がパワーダウンされた場合に、前記ＭＯＮ（１８２）領域の電源電圧レールと、前記ＣＧＰＧ（１８４）領域の電源電圧レールとを遮断することと、を更に含む、請求項１４の方法。