【手続補正書】
【提出日】平成18年12月25日(2006.12.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  ｎ型またはｐ型の多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造のゲート電極を有するＭＩＳトランジスタを有する半導体装置の製造方法において、
上記ゲート電極を形成する工程と、
上記ゲート電極を形成した後、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記ゲート電極の少なくとも側面を窒化する工程と、
上記ラピッドサーマルアニーリングを行った後、上記ゲート電極の側面および上記ゲート電極と基板との界面の酸化を行う工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】  ６５０℃以上７５０℃以下の温度で上記ラピッドサーマルアニーリングを行うようにした
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】  上記酸化を行う工程において、酸化炉への基板の入炉時から酸化温度への昇温時に上記酸化炉に窒素を２０リットル／分以上３０リットル／分以下の流量で供給するようにした
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】  上記酸化温度を７５０℃以上８００℃以下、上記酸化膜厚を２ｎｍ以上５ｎｍ以下、温度安定のための安定化ステップをほぼ０分とするようにした
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】  上記酸化を行った後、ソース領域およびドレイン領域を形成するためのイオン注入を行い、その後、不活性ガス雰囲気中において９２５℃以上９７５℃以下の温度で５秒以上１５秒以下の時間ラピッドサーマルアニーリングを行うようにした
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】  上記ソース領域およびドレイン領域を高不純物濃度部と低不純物濃度部とにより形成する場合において、上記低不純物濃度部を形成するためのイオン注入を行い、その後、不活性ガス雰囲気中において９２５℃以上９７５℃以下の温度で５秒以上１５秒以下の時間ラピッドサーマルアニーリングを行い、次いで、上記高不純物濃度部を形成するためのイオン注入を行い、その後、不活性ガス雰囲気中において９２５℃以上９７５℃以下の温度で５秒以上１５秒以下の時間ラピッドサーマルアニーリングを行うようにした
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】  ｎ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第１のゲート電極を有するｎチャネルＭＩＳトランジスタと、ｐ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第２のゲート電極を有するｐチャネルＭＩＳトランジスタとを有し、上記第１のゲート電極と上記第２のゲート電極とが互いに接続されている半導体装置の製造方法において、
上記第１のゲート電極および上記第２のゲート電極を形成する工程と、
上記第１のゲート電極および上記第２のゲート電極を形成した後、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記第１のゲート電極および上記第２のゲート電極の少なくとも側面を窒化する工程と、
上記ラピッドサーマルアニーリングを行った後、上記第１のゲート電極および上記第２のゲート電極の側面ならびに上記ゲート電極と基板との界面の酸化を行う工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項８】  ｎ型またはｐ型の多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造のゲート電極を有するＭＩＳトランジスタを有する半導体装置の製造方法において、
上記ゲート電極を形成する工程と、
上記ゲート電極を形成した後、上記ゲート電極の側面および上記ゲート電極と基板との界面の酸化を行う工程とを有し、
上記酸化を行う工程において、酸化炉への基板の入炉時から酸化温度への昇温時に上記酸化炉に窒素を２０リットル／分以上３０リットル／分以下の流量で供給するようにした
ことを特徴とする半導体装置の製造方法。
【請求項９】  上記ゲート電極を形成した後、上記酸化を行う前に、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記ゲート電極の少なくとも側面を窒化するようにした
ことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】  ｎ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第１のゲート電極を有するｎチャネルＭＩＳトランジスタと、ｐ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第２のゲート電極を有するｐチャネルＭＩＳトランジスタとを有し、上記第１のゲート電極と上記第２のゲート電極とが互いに接続されている半導体装置の製造方法において、
上記第１のゲート電極および上記第２のゲート電極を形成する工程と、
上記第１のゲート電極および上記第２のゲート電極を形成した後、上記第１のゲート電極および上記第２のゲート電極の側面ならびに上記第１のゲート電極および上記第２のゲート電極と基板との界面の酸化を行う工程とを有し、
上記酸化を行う工程において、酸化炉への基板の入炉時から酸化温度への昇温時に上記酸化炉に窒素を２０リットル／分以上３０リットル／以下の流量で供給するようにした
ことを特徴とする半導体装置の製造方法。
【請求項１１】  上記第１のゲート電極および上記第２のゲート電極を形成した後、上記酸化を行う前に、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記第１のゲート電極および上記第２のゲート電極の少なくとも側面を窒化するようにした
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】  ｎ型またはｐ型の多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造のゲート電極を有するＭＩＳトランジスタを有する半導体装置の製造方法において、
上記ゲート電極を形成する工程と、
上記ゲート電極を形成した後、上記ゲート電極の側面および上記ゲート電極と基板との界面の酸化を行う工程と、
上記酸化を行った後、ソース領域およびドレイン領域を形成するためのイオン注入を行う工程と、
上記イオン注入を行った後、不活性ガス雰囲気中において９２５℃以上９７５℃以下の温度で５秒以上１５秒以下の時間ラピッドサーマルアニーリングを行う工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項１３】  上記ゲート電極を形成した後、上記酸化を行う前に、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記ゲート電極の少なくとも側面を窒化するようにした
ことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】  ｎ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第１のゲート電極を有するｎチャネルＭＩＳトランジスタと、ｐ型多結晶シリコン膜上に高融点金属シリサイド膜が積層された構造の第２のゲート電極を有するｐチャネルＭＩＳトランジスタとを有し、上記第１のゲート電極と上記第２のゲート電極とが互いに接続されている半導体装置の製造方法において、
上記第１のゲート電極および上記第２のゲート電極を形成する工程と、
上記第１のゲート電極および上記第２のゲート電極を形成した後、上記第１のゲート電極および上記第２のゲート電極の側面ならびに上記第１のゲート電極および上記第２のゲート電極と基板との界面の酸化を行う工程と、
上記酸化を行った後、ソース領域およびドレイン領域を形成するためのイオン注入を行う工程と、
上記イオン注入を行った後、不活性ガス雰囲気中において９２５℃以上９７５℃以下の温度で５秒以上１５秒以下の時間ラピッドサーマルアニーリングを行う工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項１５】  上記第１のゲート電極および上記第２のゲート電極を形成した後、上記酸化を行う前に、窒素雰囲気中においてラピッドサーマルアニーリングを行うことにより上記第１のゲート電極および上記第２のゲート電極の少なくとも側面を窒化するようにした
ことを特徴とする請求項１４記載の半導体装置の製造方法。