(57)【要約】  磁気抵抗効果素子は、基板１の上面側に形成された下部電極層２と、下部電極層２の上に形成された反強磁性層４と、反強磁性層４の上に形成された磁化固定層５と、磁化固定層５の上に形成された非磁性層６と、非磁性層６の上に形成された磁化自由層７とを具備する。下部電極層２は、非晶質、非磁性かつ導電性の膜で形成されている。下部電極層２は、式Ａ−Ｄで表される系の第１材料を主成分として含んでいても良い。Ａは強磁性体材料である。Ｄは高融点金属材料であっても良い。ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素である。ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素であっても良い。【特許請求の範囲】
【請求項１】
基板の上面側に形成された下部電極層と、
前記下部電極層の上に形成された反強磁性層と、
前記反強磁性層の上に形成された磁化固定層と、
前記磁化固定層の上に形成された非磁性層と、
前記非磁性層の上に形成された磁化自由層と
を具備し、
前記下部電極層は、非晶質、非磁性かつ導電性の膜で形成されている
磁気抵抗効果素子。
【請求項２】
請求の範囲１に記載の磁気抵抗効果素子において、
前記下部電極層は、表面の平均粗さが０．１５ｎｍ以下である
磁気抵抗効果素子。
【請求項３】
請求の範囲１又は２に記載の磁気抵抗効果素子において、
前記下部電極層は、式Ａ−Ｄで表される系の第１材料を主成分として含み、
前記Ａは強磁性体材料であり、
前記Ｄは高融点金属材料である
磁気抵抗効果素子。
【請求項４】
請求の範囲３に記載の磁気抵抗効果素子において、
前記ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素であり、
前記ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素であり、
前記第１材料における前記Ａの含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である
磁気抵抗効果素子。
【請求項５】
請求の範囲４に記載の磁気抵抗効果素子において、
前記ＡはＣｏ及びＮｉのうちの少なくとも一方である
磁気抵抗効果素子。
【請求項６】
請求の範囲４又は５に記載の磁気抵抗効果素子において、
前記第１材料は、式Ａ−Ｄ−Ｍで表され、
前記ＭはＯ、Ｎ、Ｃ、及びＢからなる群から選択される少なくとも一種類以上の元素であり、
前記第１材料における前記Ｄと前記Ｍとの合計の含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である
磁気抵抗効果素子。
【請求項７】
請求の範囲６に記載の磁気抵抗効果素子において、
前記ＭはＮ、Ｃ、及びＢのうちの少なくとも一つである
磁気抵抗効果素子。
【請求項８】
請求の範囲１乃至７のいずれか一項に記載の磁気抵抗効果素子において、
前記第１材料は、４００℃以下の温度において非晶質である
磁気抵抗効果素子。
【請求項９】
複数のメモリセルを具備し、
前記複数のメモリセルの各々は、
請求の範囲１乃至８のいずれか一項に記載の磁気抵抗効果素子と、
前記磁気抵抗効果素子の一端に接続された選択スイッチと
を備える
磁気ランダムアクセスメモリ。
【請求項１０】
（ａ）基板の上面側に非晶質、非磁性かつ導電性の膜で下部電極層を形成する工程と、
（ｂ）前記下部電極層の上に反強磁性層を形成する工程と、
（ｃ）前記反強磁性層の上に磁化固定層を形成する工程と、
（ｄ）前記磁化固定層の上に非磁性層を形成する工程と、
（ｅ）前記非磁性層の上に磁化自由層を形成する工程と
を具備し、
前記（ｂ）から前記（ｅ）工程までの工程は、４００℃以下の温度で実施され、
前記下部電極層は、４００℃以下の温度において非晶質である
磁気抵抗効果素子の製造方法。
【請求項１１】
請求の範囲１０に記載の磁気抵抗効果素子の製造方法において、
前記下部電極層は、式Ａ−Ｄで表される系の第１材料を主成分として含み、
前記Ａは強磁性体材料であり、
前記Ｄは高融点金属材料である
磁気抵抗効果素子の製造方法。
【請求項１２】
請求の範囲１１に記載の磁気抵抗効果素子の製造方法において、
前記ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素であり、
前記ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素であり、
前記第１材料における前記Ａの含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である
磁気抵抗効果素子の製造方法。
【請求項１３】
請求の範囲１２に記載の磁気抵抗効果素子の製造方法において、
前記ＡはＣｏ及びＮｉのうちの少なくとも一方である
磁気抵抗効果素子の製造方法。
【請求項１４】
請求の範囲１２又は１３に記載の磁気抵抗効果素子の製造方法において、
前記第１材料は、式Ａ−Ｄ−Ｍで表され、
前記ＭはＯ、Ｎ、Ｃ、及びＢからなる群から選択される少なくとも一種類以上の元素であり、
前記第１材料における前記Ｄと前記Ｍとの合計の含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である
磁気抵抗効果素子の製造方法。
【請求項１５】
請求の範囲１４に記載の磁気抵抗効果素子の製造方法において、
前記ＭはＮ、Ｃ、及びＢのうちの少なくとも一つである
磁気抵抗効果素子の製造方法。
【請求項１６】
（ｆ）基板上に複数の選択スイッチを形成する工程と、
（ｇ）請求の範囲１０乃至１５のいずれか一項に記載の磁気抵抗効果素子の製造方法により複数の磁気抵抗効果素子を製造する工程と、
（ｈ）複数の配線を形成する工程と
を具備し、
前記複数の選択スイッチの各々は、前記複数の磁気抵抗効果素子のうちの対応するものの一端と接続され、
前記複数の配線の各々は、前記複数の磁気抵抗効果素子のうちの対応するものの他端と接続され、
前記（ｇ）工程から前記（ｈ）工程までの工程は、４００℃以下の温度で実施される
磁気ランダムアクセスメモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子及び磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
磁化自由層、非磁性層、及び磁化固定層を基本構成とする磁気抵抗効果素子が知られている。磁気抵抗効果素子は、例えば、磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：以下、「ＭＲＡＭ」という。）にメモリセルとして使用されている。ＭＲＡＭは、高速書き込みが可能であり、且つ、大きな書き換え回数を有する不揮発性メモリとして注目されている。【０００３】
図１は、従来のＭＲＡＭの磁気抵抗効果素子を示す断面図である。メモリセルの磁気抵抗効果素子１１０は、下部電極層１０２、反強磁性層１０４、磁化固定層１０５、非磁性層１０６、磁化自由層１０７、及び上部電極層１０８がこの順に積層されている。磁化固定層１０５は、反強磁性層１０４に固定された自発磁化を有する。磁化自由層１０７は、反転可能な自発磁化を有する。非磁性層１０６は、磁化固定層１０５と磁化自由層１０７との間に介設されている。磁化自由層１０７は、その自発磁化の向きが、磁化固定層１０５の自発磁化の向きと平行、又は反平行に向くことが許されるように、反転可能に形成されている。メモリセルは、磁化自由層１０７の自発磁化の向きでデータを格納している。
図中白矢印は、自発磁化の向きを示す。磁化固定層１０５は、磁化固定層Ａ１０５ａ、積層フェリ結合層１０５ｂ及び磁化固定層Ｂ１０５ｃを備える。【０００４】
図２は、メモリセルのアステロイドカーブを示すグラフである。縦軸はＭＲＡＭの書込み動作における書込みワード線に流れる書込み電流ＩＷＬ、横軸は同じくビット線を流れる書込み電流ＩＢＬをそれぞれ示す。アステロイドカーブＡの内側の領域に入る書込み電流で形成される磁場では、メモリセルにデータを書き込むことができない。外側の領域に入る書込み電流で形成される磁場では、メモリセルにデータを書き込むことが出来る。すなわち、データ「０」を書き込む場合、電流＋ＩＸ０以下の所定の書込み電流＋ＩＷＬ１と、電流＋ＩＹ０以下の所定の書込み電流＋ＩＢＬ１をそれぞれ流す。これにより、書込み電流がアステロイドカーブＡの外側のａ１となり、その電流で形成される磁場でデータ「０」を書き込むことが出来る。同様に、データ「１」を書き込む場合、電流＋ＩＸ０以下の所定の書込み電流＋ＩＷＬ１と、電流−ＩＹ０以上の所定の書込み電流−ＩＢＬ１をそれぞれ流す。これにより、書込み電流がアステロイドカーブＡの外側のａ２となり、その電流で形成される磁場でデータ「１」を書き込むことが出来る。【０００５】
メモリセルの磁化自由層１０７を構成する強磁性体は、理想的には、印加磁場に対して対称な磁場−磁化特性（Ｈ−Ｍ特性）を有する。したがって、上記のアステロイドカーブＡは、図２に示すように、理想的には書込み電流ＩＷＬ及び書込み電流ＩＢＬに対して対称な形状を有する。【０００６】
しかし、現実のメモリセルにおいて、必ずしも理想的なアステロイドカーブＡにならない場合がある。図３は、現実のメモリセルにおいて発生する場合があるアステロイドカーブの一例を示すグラフである。縦軸は書込み電流ＩＷＬ、横軸は書込み電流ＩＢＬをそれぞれ示す。この例でのアステロイドカーブＢは、図２のアステロイドカーブＡに比較して、横軸のプラスの側へシフトしている。このため、例えば、「０」を書き込む場合、書込み電流ＩＢＬは、書込み電流＋ＩＢＬ１よりも大きく、かつ、電流＋ＩＸ０以下にする必要がある。すなわち、「０」を書き込むときの書込み電流のマージンが小さくなっている。このように、アステロイドカーブＢのようになることは、メモリ動作余裕を小さくし、データ書き込みに必要な電流を増加させるため好ましくない。【０００７】
このようなアステロイドカーブのシフトが発生する原因として、磁化自由層１０７と磁化固定層１０５との間にネールカップリング磁界（Ｎｅｅｌ’ｓ  ｃｏｕｐｌｉｎｇ）が発生することが知られている（例えば、Ｊ．Ｃ．Ｓ．Ｋｏｏｌｓ  ｅｔ  ａｌ．，“Ｅｆｆｅｃｔ  ｏｆ  ｆｉｎｉｔｅ  ｍａｇｎｅｔｉｃ  ｆｉｌｍ  ｔｈｉｃｋｎｅｓｓ  ｏｎ  Ｎｅｅｌ  ｃｏｕｐｌｉｎｇ  ｉｎ  ｓｐｉｎ  ｖａｌｖｅｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  ｖｏｌ．８５，１９９９，ｐ．４４６６）に開示している。【０００８】
図４は、ネールカップリング磁界の発生を示す概念図である。ネールカップリング磁界Ｈ１は、磁化固定層１０５と磁化自由層１０７との界面の非平坦性に起因している。ＭＲＡＭのメモリセルの製造工程において、磁化固定層１０５と磁化自由層１０７との界面を、実際上、完全に平坦化することは困難である。すなわち、磁化固定層１０５と磁化自由層１０７との界面は、現実には凹凸が存在している。磁化固定層１０５と磁化自由層１０７との界面の凹凸は、磁化固定層１０５と磁化自由層１０７との自発磁化の間に層間結合磁場（Ｉｎｔｅｒｌａｙｅｒ  ｃｏｕｐｌｉｎｇ  ｆｉｅｌｄ）を生じさせる。この層間結合磁場がネールカップリング磁界Ｈ１である。このネールカップリング磁界Ｈ１の発生により、磁化自由層１０７の自発磁化がオフセットされることになる。それにより、アステロイドカーブのシフトが発生する。【０００９】
以上のことから、ネールカップリング磁界を小さくする方法の一つとして、磁気抵抗効果素子の各層を平滑化することが考えられる。従来、磁気抵抗効果素子の下部電極層１０２として使われてきたタンタル（Ｔａ）は、半導体プロセスとの整合性は良い。しかし、タンタル（Ｔａ）は、膜厚が厚くなるほど表面粗さが大きくなる性質がある。したがって、ネールカップリング磁界を小さく抑えるために、その膜厚を薄くして（例示：５ｎｍ）、表面粗さを所定の範囲に抑えている。【００１０】
磁化自由層１０７の自発磁化のオフセットを無くす方法の一つとして、ネールカップリング磁界を静磁カップリング磁界（Ｍａｇｎｅｔｏ−Ｓｔａｔｉｃ  ｃｏｕｐｌｉｎｇ）により相殺する方法がある（例えば、米国特許６、２３３、１７２号公報）。図５は、ネールカップリング磁界を静磁カップリング磁界により相殺する方法を示す概略図である。
静磁カップリング磁界Ｈ２は、磁化固定層１０５を構成する磁化固定層Ａ１０５ａと磁化固定層Ｂ１０５ｃとの自発磁化のバランスを適切に調節することで、ネールカップリング磁界Ｈ１とは逆向きに磁化自由層１０７上に発生するものである。この静磁カップリング磁界Ｈ２を適切な大きさにすることで、ネールカップリング磁界Ｈ１を静磁カップリング磁界Ｈ２で相殺することが出来る。ただし、ネールカップリング磁界Ｈ１が大きい場合、その相殺のためには静磁カップリング磁界Ｈ２を大きくする必要がある。その場合、静磁カップリング磁界Ｈ２の調節が困難でオフセットのばらつきを大きくする原因ともなり好ましくない。【００１１】
このような背景から、磁気抵抗効果素子におけるネールカップリング磁界をより小さくする技術が望まれる。磁気抵抗効果素子の各層を平滑化する技術が望まれる。磁気抵抗効果素子における自発磁化のオフセットをより効果的に減少させ、半導体プロセスとの整合性が良い技術が望まれる。製造バラツキに影響されずに、磁気抵抗効果素子における自発磁化のオフセットを解消することを可能にする技術が望まれる。【００１２】
関連する技術として特開２０００−１８８４３５号公報に磁気トンネリング接合素子およびその製造方法、これを用いた磁気ヘッド、磁気センサ、磁気メモリならびに磁気記録再生装置、磁気センサ装置、磁気メモリ装置が開示されている。この磁気トンネリング接合素子は、基板上に、上部磁性層／絶縁層／下部磁性層／下部電極層を有する積層体を具備し、前記絶縁層を挟み前記上部磁性層と前記下部磁性層との間に流れる電流のコンダクタンスが、前記上部磁性層の磁化と前記下部磁性層の磁化との相対角度に依存する磁気トンネリング効果を用いる。この磁気トンネリング接合素子は、前記下部電極層の前記下部磁性層に対する面の表面粗さは０．５ｎｍ以下であることを特徴とする。前記下部電極層の前記下部磁性層に対する面の表面粗さは０．３ｎｍ以下であるとともに、磁気抵抗変化率は１０％以上であっても良い。ただし、磁気抵抗変化率＝（Ｒｍａｘ−Ｒｓ）／Ｒｓ×１００％Ｒｍａｘ：前記上部磁性層と前記下部磁性層との間の抵抗値の最大値Ｒｓ：前記下部磁性層の磁化容易軸方向に印加する磁界が２４ｋＡ／ｍの時の前記抵抗値。
【発明の開示】
【００１３】
本発明の目的は、内部で発生するネールカップリング磁界がより小さい磁気抵抗効果素子、及びそれを用いた磁気ランダムアクセスメモリを提供することにある。
【００１４】
本発明の他の目的は、半導体プロセスと整合性良く製造可能で、自発磁化のオフセットをより効果的に減少させた磁気抵抗効果素子、及びそれを用いた磁気ランダムアクセスメモリを提供することにある。
【００１５】
本発明の更に他の目的は、製造バラツキに影響されずに、自発磁化のオフセットをより効果的に減少させた磁気抵抗効果素子、及びそれを用いた磁気ランダムアクセスメモリを提供することにある。
【００１６】
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
【００１７】
上記課題を解決するために、本発明の磁気抵抗効果素子は、基板の上面側に形成された下部電極層と、下部電極層の上に形成された反強磁性層と、反強磁性層の上に形成された磁化固定層と、磁化固定層の上に形成された非磁性層と、非磁性層の上に形成された磁化自由層とを具備する。
下部電極層は、非晶質、非磁性かつ導電性の膜で形成されている。
【００１８】
上記の磁気抵抗効果素子において、下部電極層は、表面の平均粗さが０．１５ｎｍ以下である。
【００１９】
上記の磁気抵抗効果素子において、下部電極層は、式Ａ−Ｄで表される系の第１材料を主成分として含む。Ａは強磁性体材料である。Ｄは高融点金属材料である。
【００２０】
上記の磁気抵抗効果素子において、ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素である。ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素である。第１材料におけるＡの含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である。
【００２１】
上記の磁気抵抗効果素子において、ＡはＣｏ及びＮｉのうちの少なくとも一方である。
【００２２】
上記の磁気抵抗効果素子において、第１材料は、式Ａ−Ｄ−Ｍで表される。ＭはＯ、Ｎ、Ｃ、及びＢからなる群から選択される少なくとも一種類以上の元素である。第１材料におけるＤとＭとの合計の含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である。
【００２３】
上記の磁気抵抗効果素子において、ＭはＮ、Ｃ、及びＢのうちの少なくとも一つである。
【００２４】
上記の磁気抵抗効果素子において、第１材料は、４００℃以下の温度において非晶質である。
【００２５】
上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、複数のメモリセルを具備する。複数のメモリセルの各々は、上記のいずれか一項に記載の磁気抵抗効果素子と、磁気抵抗効果素子の一端に接続された選択スイッチとを備える。
【００２６】
上記課題を解決するために、本発明の磁気抵抗効果素子の製造方法は、（ａ）基板の上面側に非晶質、非磁性かつ導電性の膜で下部電極層を形成する工程と、（ｂ）下部電極層の上に反強磁性層を形成する工程と、（ｃ）反強磁性層の上に磁化固定層を形成する工程と、（ｄ）磁化固定層の上に非磁性層を形成する工程と、（ｅ）非磁性層の上に磁化自由層を形成する工程とを具備する。（ｂ）から（ｅ）工程までの工程は、４００℃以下の温度で実施される。下部電極層は、４００℃以下の温度において非晶質である。
【００２７】
上記の磁気抵抗効果素子の製造方法において、下部電極層は、式Ａ−Ｄで表される系の第１材料を主成分として含む。Ａは強磁性体材料である。Ｄは高融点金属材料である。
【００２８】
上記の磁気抵抗効果素子の製造方法において、ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素である。ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素である。第１材料におけるＡの含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である。
【００２９】
上記の磁気抵抗効果素子の製造方法において、ＡはＣｏ及びＮｉのうちの少なくとも一方である。
【００３０】
上記の磁気抵抗効果素子の製造方法において、第１材料は、式Ａ−Ｄ−Ｍで表される。
ＭはＯ、Ｎ、Ｃ、及びＢからなる群から選択される少なくとも一種類以上の元素である。
第１材料におけるＤとＭとの合計の含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である。
【００３１】
上記の記載の磁気抵抗効果素子の製造方法において、ＭはＮ、Ｃ、及びＢのうちの少なくとも一つである。
【００３２】
上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、（ｆ）基板上に複数の選択スイッチを形成する工程と、（ｇ）上記のいずれか一項に記載の磁気抵抗効果素子の製造方法により複数の磁気抵抗効果素子を製造する工程と、（ｈ）複数の配線を形成する工程とを具備する。複数の選択スイッチの各々は、複数の磁気抵抗効果素子のうちの対応するものの一端と接続される。複数の配線の各々は、複数の磁気抵抗効果素子のうちの対応するものの他端と接続される。（ｇ）工程から（ｈ）工程までの工程は、４００℃以下の温度で実施される。
【図面の簡単な説明】
【００３３】
【図１】図１は、従来のＭＲＡＭの磁気抵抗効果素子を示す断面図である。
【図２】図２は、メモリセルのアステロイドカーブを示すグラフである。
【図３】図３は、現実のメモリセルにおいて発生する場合があるアステロイドカーブの一例を示すグラフである。
【図４】図４は、ネールカップリング磁界の発生を示す概念図である。
【図５】図５は、ネールカップリング磁界を静磁カップリング磁界により相殺する方法を示す概略図である。
【図６】図６は、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である。
【図７】図７は、本発明の磁気抵抗効果素子の実施例を示す表である。
【図８】図８は、本発明の磁気抵抗効果素子の実施例を示す表である。
【図９】図９は、本発明の磁気抵抗効果素子の実施の形態の構成の変形例を示す断面図である。
【図１０】図１０は、本発明のＭＲＡＭの実施の形態の構成を示すブロック図である。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の磁気抵抗効果素子及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。【００３５】
まず、本発明の磁気抵抗効果素子の実施の形態の構成について説明する。図６は、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である。磁気抵抗効果素子１０は、下部電極層２、下地層３、反強磁性層４、磁化固定層５、非磁性層６、磁化自由層７、及び上部電極層８を具備する。【００３６】
基板１は、シリコンのような半導体基板上に酸化シリコンのような絶縁膜が形成されたものに例示される。半導体基板には、電子素子や配線が設けられていても良い。【００３７】
下部電極層２は、基板１の上面側に形成されている。この実施の形態では、基板１の表面に接して設けられている。その膜厚は、例えば２０ｎｍである。下部電極層２は、磁気抵抗効果素子１０を他の素子又は配線と接続する。下部電極層２は、非晶質、非磁性かつ導電性の膜で形成されている。非晶質であることは、下部電極層２の表面が非常に平滑性の高い状態になり好ましい。それにより、下部電極層２上の各層が平滑な面に形成されるので、磁化固定層５の表面も平滑となり、ネールカップリング磁界の発生を著しく低減又は抑制することが可能となる。非磁性であることは、磁気抵抗効果素子１９の他の磁性を有する層へ悪影響を及ぼさず好ましい。導電性があることは、良好な電極として機能するので好ましい。【００３８】
下部電極層２は、式Ａ−Ｄで表される系としての第１材料を主成分として含む。ここで主成分とは、下部電極層２の中で最も量の多い成分という意味である。第１材料が下部電極層２に、８０％以上含まれていることがより好ましく、９５％以上含まれていることが更に好ましい。ただし、Ａは強磁性体材料である。ＡはＦｅ、Ｃｏ、及びＮｉからなる群から選択される少なくとも一種類以上の元素である。Ａは、Ｃｏ及びＮｉのいずれかであることがより好ましい。Ｄは高融点金属材料である。ＤはＴａ、Ｎｂ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ｖから選択される少なくとも一種類以上の元素である。Ａの原子半径は、Ｄの原子半径よりも小さいように選択される。このような原子半径の相違により、第１材料が非晶質となると推測される。【００３９】
第１材料におけるＡの含有量は、３０ａｔｏｍ％以上８０ａｔｏｍ％以下であることが好ましい。下限の理由については、第１材料が非晶質であるためだけなら２０ａｔｏｍ％以上であれば良いが、更に、非磁性であるために３０ａｔｏｍ％以上必要だからである。
一方、上限の理由については、Ａの含有量が８０ａｔｏｍ％より大きくなると、Ａを主成分とする非晶質でない材料になってしまうからである。導電性については、上記範囲に依存しない。【００４０】
このように、下部電極層２が第１材料を主成分として含むことで、下部電極層２は非晶質、非磁性かつ導電性の膜となる。したがって、下部電極層２上の各層が平滑となり、ネールカップリング磁界の発生を著しく低減又は抑制することが可能となる。また、従来のＴａのように膜厚を薄くして凹凸の大きさを抑える必要がないので、下部電極層２の膜厚を厚くすることができる。それにより、下部電極層２の抵抗を低減できる他、エレクトロンマイグレーションの発生を防止できる等の下部電極層２の信頼性を向上することができる。【００４１】
第１材料は、更に、Ｍを含み、式Ａ−Ｄ−Ｍで表されても良い。ただし、ＭはＯ、Ｎ、Ｃ、及びＢからなる群から選択される少なくとも一種類以上の元素である。ＭはＮ、Ｃ、及びＢのうちの少なくとも一つであることがより好ましい。第１材料におけるＤとＭとの合計の含有量が３０ａｔｏｍ％以上８０ａｔｏｍ％以下である。上限及び下限の理由については基本的に上述のとおりである。ただし、ＭのうちＯの含有量については、上記範囲（３０ａｔｏｍ％以上８０ａｔｏｍ％以下）かつ導電性が維持される範囲である。【００４２】
第１材料は、磁気抵抗効果素子の製造工程、及びその磁気抵抗効果素子を含む電子素子（例示：ＭＲＡＭ）の製造工程を通して、非晶質であることが好ましい。例えば、半導体プロセスを用いて製造されるＭＲＡＭにおいて、磁気抵抗効果素子の製造及びその後のプロセスにおける最高温度は、３５０℃程度とすることができる。したがって、第１材料は、少なくとも３５０℃以下の温度において非晶質であることが好ましい。信頼性を考慮すると、４００℃以下の温度において非晶質であることがより好ましい。これにより、磁気抵抗効果素子、及びそれを用いたＭＲＡＭの製造工程を全て終了した後も、それらの下部電極層２を非晶質の状態に維持できる。したがって、磁気抵抗効果素子内のネールカップリング磁界の発生を著しく低減又は抑制することが可能となる。【００４３】
下地層３は、下部電極層２の上に形成されている。この実施の形態では、下部電極層２の表面に接して設けられている。その膜厚は、例えば３ｎｍである。下地層３は、反強磁性層４の結晶成長を補助する。例えば、ＮｉＦｅ、ＮｉＣｒ、Ｔａ、ＮｉＦｅＣｒである。下地層３は、無くても良い。【００４４】
反強磁性層４は、下部電極層２の上に形成されている。この実施の形態では、下部電極層２上の下地層３の表面に接して設けられている。その膜厚は、例えば１５ｎｍである。
反強磁性層４は、磁化固定層５の自発磁化の向きを固定する。例えば、ＰｔＭｎ、ＩｒＭｎ、ＮｉＭｎである。【００４５】
磁化固定層５は、反強磁性層４の上に形成されている。この実施の形態では、反強磁性層４の表面に接して設けられている。その膜厚は、例えば６ｎｍである。磁化固定層５は、反強磁性層４により、その自発磁化の向きが固定されている。例えば、Ｃｏ、ＣｏＦｅ、ＮｉＦｅである。磁化固定層５は、図１に示すような磁化固定層Ａ／積層フェリ結合層／磁化固定層Ｂでも良く、例えば、ＣｏＦｅ／Ｒｕ／ＣｏＦｅである。【００４６】
このとき、下部電極層２が平滑性の高い膜であるため、下地層３、反強磁性層４、及び磁化固定層５の表面の凹凸を大幅に抑制することができる。したがって、磁化固定層５の非磁性層６側の凹凸に伴うネールカップリング磁界の発生を大幅に低減又は抑制することができる。【００４７】
非磁性層６は、磁化固定層５の上に形成されている。この実施の形態では、磁化固定層５の表面に接して設けられている。その膜厚は、例えば１ｎｍである。非磁性層６は、トンネルバリア層として機能する。例えば、Ａｌの酸化膜である。【００４８】
磁化自由層７は、非磁性層６の上に形成されている。この実施の形態では、非磁性層６の表面に接して設けられている。その膜厚は、例えば５ｎｍである。磁化自由層７は、その自発磁化の向きが、磁化固定層５の自発磁化の向きに対して相対的に変動する。例えば、ＮｉＦｅである。【００４９】
上部電極層８は、磁化自由層７の上に形成されている。この実施の形態では、磁化自由層７の表面に接して設けられている。その膜厚は、例えば３０ｎｍである。上部電極層８は、磁気抵抗効果素子１０を他の素子又は配線と接続する。例えば、Ｔａである。【００５０】
次に、本発明の磁気抵抗効果素子の製造方法について説明する。
まず、基板１の上面側に非晶質、非磁性かつ導電性の膜で下部電極層２を形成する。次に、下部電極層２の表面に下地層３を形成する。続いて、下部電極層２の上であって、下地層３の表面に反強磁性層４を形成する。次に、反強磁性層４の上であって、反強磁性層４の表面に磁化固定層５を形成する。続いて、磁化固定層５の上であって、磁化固定層５の表面に非磁性層６を形成する。その後、非磁性層６の上であって、非磁性層６の表面に磁化自由層７を形成する。そして、磁化自由層７の表面に上部電極層８を形成する。【００５１】
上記の下地層３を形成する工程から上部電極層８を形成する工程は、下部電極層２が非晶質を維持できるように４００℃以下の温度で形成される。３５０℃以下の温度で形成されることがより好ましい。ただし、各層の材質や膜厚などは、図６において説明したとおりである。
このようなプロセスにより、磁気抵抗効果素子が製造される。【００５２】
（実施例）
図７及び図８は、本発明の磁気抵抗効果素子の実施例を示す表である。実施例１から実施例２６は、本発明の磁気抵抗効果素子を示している。比較例１から比較例４は、従来の磁気抵抗効果素子を示している。いずれの場合にも、下部電極層を除いた基板、下地層、反強磁性層、磁化固定層、非磁性層、磁化自由層、上部電極層は同じ材料、膜厚のものを用いている（ただし、実施例２３から実施例２６の下地層、反強磁性層を除く）。すなわち、基板として熱酸化シリコンを表面に形成したシリコン基板、下地層として膜厚３ｎｍのＴａ膜、反強磁性層として膜厚１５ｎｍのＰｔＭｎ膜、磁化固定層として膜厚２．５ｎｍのＣｏＦｅ膜／膜厚０．８ｎｍのＲｕ膜／膜厚２．５ｎｍのＣｏＦｅ膜からなる三層積層膜、非磁性層として膜厚１ｎｍのＡｌ膜を成膜後に酸化工程を経たＡｌ−Ｏ膜、磁化自由層として膜厚４ｎｍのＮｉＦｅ膜、上電極膜として膜厚５０ｎｍのＴａ膜を積層して用いている。ここで、平均粗さＲａは、ＪＩＳ  Ｂ  ６０１（ＩＳＯ  ４２８７）に基づいて計算される。【００５３】
実施例１から実施例２６は、上述の下部電極層２を用いている。そのため、下部電極層２表面の平均粗さ（Ｒａ）は、膜厚２０ｎｍにおいて、０．０９ｎｍ〜０．１２ｎｍの範囲に入っている。特に、実施例１から実施例３についてみると、下部電極層２表面の平均粗さ０．１ｎｍ〜０．１２ｎｍに対して、磁化固定層５表面の平均粗さ（Ｒａ）は０．１５ｎｍ〜０．１７ｎｍ≦０．２０ｎｍである。すなわち、本発明の磁気抵抗効果素子を用いれば、磁化固定層５表面の平均粗さを０．２０ｎｍ以下にすることができる。それにより、ネールカップリング磁界を１．７Ｏｅ〜２．５Ｏｅに抑えることができる。【００５４】
一方、比較例１から比較例４は、従来の下部電極層を用いている。そのため、下部電極層の表面の平均粗さ（Ｒａ）は、膜厚２０ｎｍにおいて、０．２２ｎｍ〜０．３２ｎｍの範囲である。すなわち、実施例１から実施例２６の場合と比較して、２倍程度又はそれ以上の平均粗さを有していることが分かる。特に、比較例１についてみると、下部電極層の表面の平均粗さは０．２５ｎｍに対して、磁化固定層の表面の平均粗さ（Ｒａ）は０．３０ｎｍである。この場合、ネールカップリング磁界は、５．４Ｏｅ〜６．７Ｏｅとなる。
すなわち、実施例１から実施例２６の場合と比較して、２倍より大きいネールカップリング磁界を有していることが分かる。【００５５】
以上のように、本発明の磁気抵抗効果素子では、従来の場合と比較して、下部電極層２の表面での平均粗さを、約１／２程度と非常に小さくすることができる。そして、平均粗さの大きさを０．１ｎｍ前後にまで小さくすることができる。更に、本発明の磁気抵抗効果素子では、従来の場合と比較して、磁化固定層５の表面での平均粗さを、約１／２程度と非常に小さくすることができる。そして、平均粗さの大きさを０．３ｎｍよりもはるかに小さい０．１７ｎｍ以下にまで小さくすることができる。これらの効果により、従来の場合と比較して、ネールカップリング磁界を約１／２未満にまで低減又は抑制することが可能となる。【００５６】
本発明により、上記のように磁気抵抗効果素子において、著しくネールカップリング磁界を小さくすることが可能となる。それにより、特別な対応をしなくても自発磁化のオフセットを考慮せずに磁気抵抗効果素子を用いることが可能となる。また、静磁カップリング磁界でネールカップリング磁界を相殺する必要がある場合でも、その相殺させるネールカップリング磁界の大きさが小さいので、その調節が容易となり、オフセットのばらつきを発生させずに相殺することが可能となる。すなわち、製造バラツキに影響されずに、自発磁化のオフセットをより効果的に減少させることができる。【００５７】
また、本発明では、４００℃までの温度を使用するプロセスで磁気抵抗効果素子を形成、維持することができるので、その後の配線を形成するプロセスのような半導体プロセスと整合性良く製造することが可能である。すなわち、自発磁化のオフセットをより効果的に減少させた磁気抵抗効果素子を半導体プロセスと整合性良く製造することが可能となる。【００５８】
本発明の磁気抵抗効果素子の磁化自由層７は、積層フェリ構造を有していても良い。図９は、本発明の磁気抵抗効果素子の実施の形態の構成の変形例を示す断面図である。磁気抵抗効果素子１０ａは、下部電極層２、下地層３、反強磁性層４、磁化固定層５、非磁性層６、磁化自由層７、及び上部電極層８を具備する。これらのうち、下部電極層２、下地層３、反強磁性層４、磁化固定層５、非磁性層６、及び上部電極層８は、図６の場合と同様である。【００５９】
磁化自由層７は、第１磁性層１１と非磁性層１３と第２磁性層１２とを備える。第１磁性層１１と第２磁性層１２の材料として、Ｎｉ、Ｆｅ、Ｃｏ、Ｍｎ及びこれらのうちの少なくとも一つを含む化合物から構成されるグループのうちから選択される材料が例示される。第１磁性層１１と第２磁性層１２の膜厚として、１．５ｎｍ〜１０ｎｍが例示される。非磁性層１３の材料として、Ｒｕ、Ｏｓ、Ｒｅ、Ｔｉ、Ｃｒ、Ｒｈ、Ｃｕ、Ｐｔ、Ｐｄ及びこれらのうちの少なくとも一つを含む化合物から構成されるグループから選択される材料が例示される。非磁性膜１３の膜厚として、０．４ｎｍ〜３ｎｍが例示される。【００６０】
このような磁化自由層７に積層フェリ構造を有する磁気抵抗効果素子は、通常のＭＲＡＭのほか、トグル型ＭＲＡＭに対しても同様に用いることができる。【００６１】
この場合にも、図６、図７、及び図８の例において説明した効果と同様の効果を得ることができる。【００６２】
次に、上記磁気抵抗効果素子を用いた本発明のＭＲＡＭについて説明する。
図１０は、本発明のＭＲＡＭの実施の形態の構成を示すブロック図である。ＭＲＡＭは、メモリセルアレイ５１、複数の書き込みワード線５３、複数の読み出しワード線５２、複数のビット線５４、Ｘ側セレクタ４６、Ｘ側電流源回路５０、Ｘ側終端回路４７、Ｙ側セレクタ４８、Ｙ側電流終端回路４９、Ｙ側電流源回路４２、読み出し電流負荷回路４３及びセンスアンプ４５を具備する。【００６３】
メモリセルアレイ５１は、メモリセル６０が行列に配列されている。Ｘ側セレクタ４６は、Ｘ軸方向に延設された複数の読み出しワード線５２及び複数の書き込みワード線５３から、読み出し動作時には所望の選択読み出しワード線５２ｓを、書き込み動作時には所望の選択書き込みワード線５３ｓを選択する。Ｘ側電流源回路５０は、書き込み動作時に、定電流を供給する。Ｘ側電流源終端回路４７は、複数の書き込みワード線５３を終端する。Ｙ側セレクタ４８は、Ｙ軸方向に延設された複数のビット線５４から、所望の選択ビット線５４ｓを選択する。読み出し電流負荷回路４３は、読み出し動作時に、選択されたメモリセル６０（選択セル６０ｓ）とリファレンスセル用のメモリセル６０ｒ（リファレンスセル）とに所定の電流を供給する。Ｙ側電流終端回路４９は、複数のビット線５４を終端する。センスアンプ４５は、リファレンスセル６０ｒにつながるリファレンス用のビット線５４ｒの電圧と、選択セル６０ｓにつながるビット線５４の電圧との差に基づいて、選択セル６０ｓのデータを出力する。【００６４】
複数のメモリセル６０は、複数の読み出しワード線５２及び複数の書き込みワード線５３と、複数のビット線５４との交点の各々に対応して設けられている。メモリセル６０は、メモリセル６０の選択時に同時にＯＮとなるＭＯＳトランジスタ５６と、磁気抵抗効果素子５５とを含み、それらが直列に接続されている。磁気抵抗効果素子５５は、データが“１”と“０”とで実効的な抵抗値が変わる（ＲとＲ＋ΔＲ）ので、可変抵抗器で示している。【００６５】
本発明のＭＲＡＭについても、上記の磁気抵抗効果素子を用いているので、図６、図７、及び図８の例において説明した効果と同様の効果を得ることができる。【００６６】
本発明において、下部電極層は非晶質であるので、層の表面が平滑になる。それにより、その上に形成される各層の表面を平滑にすることができる。したがって、下部電極層を非晶質、非磁性かつ導電性のある膜で形成することで、磁気抵抗効果素子の磁気的効果を妨げず、電極としての機能を果たしつつ、ネールカップリング磁界を低減、抑制することができる。【００６７】
すなわち、本発明により、下部電極層に非晶質構造の材料を用いることで、磁気抵抗効果素子を平滑化することができる。その結果、ネールカップリング磁界を低減できる。これにより磁気抵抗効果素子の自発磁化のオフセットのバラツキが低減し、ＭＲＡＭの書き込みマージンを拡大することができる。更に、下部電極層を半導体プロセスで実績のある元素構成とすることで、半導体プロセスとの整合性も良好である。【００６８】
本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変形又は変更され得ることは明らかである。
【図１】
2007013295.tif 000002
【図２】
2007013295.tif 000003
【図３】
2007013295.tif 000004
【図４】
2007013295.tif 000005
【図５】
2007013295.tif 000006
【図６】
2007013295.tif 000007
【図７】
2007013295.tif 000008
【図８】
2007013295.tif 000009
【図９】
2007013295.tif 000010
【図１０】
2007013295.tif 000011
【国際調査報告】
2007013295.tif 000012
2007013295.tif 000013
2007013295.tif 000014
2007013295.tif 000015