【手続補正書】
【提出日】平成19年2月15日(2007.2.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
TFT素子および画素電極が画素単位で配置された表示パネルを有する表示装置であって、
前記表示パネルは、
有効表示領域の端部のうち、ゲート電極線の延在方向の一方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の一方の端部から数えて偶数本目のゲート電極線に接続されたTFT素子を有する第１のダミー画素が配置され、
有効表示領域の端部のうち、前記ゲート電極線の延在方向の他方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の前記一方の端部から数えて奇数本目のゲート電極線に接続されたTFT素子を有する第２のダミー画素が配置されており、
各ドレイン電極線は、当該ドレイン電極線に接続された各画素のTFT素子が、延在方向に沿って交互に配置されており、
前記ゲート電極線の延在方向の端部の各ドレイン電極線は、有効表示領域内に配置された複数のTFT素子と、前記有効表示領域外に配置された複数の第１または第２のダミー画素とに接続されており、前記各ドレイン電極線に接続された前記複数のTFT素子と前記複数の第１または第２のダミー画素は、前記各ドレイン電極線の延在方向に沿って交互に配置されていることを特徴とする表示装置。
【請求項２】
前記第１のダミー画素が配置された端部が、前記ゲート電極線の入力端側であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１および第２のダミー画素は、有効表示領域内の画素と同じ構成であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記第１および第２のダミー画素は、TFT素子のみを有することを特徴とする請求項１または請求項２に記載の表示装置。
【請求項５】
前記第１または第２のダミー画素の外側に、ダミーのドレイン電極線を有することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記複数の第１のダミー画素の間、または前記複数の第２のダミー画素の間に、第３のダミー画素が配置されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第３のダミー画素は、前記有効表示領域内の画素の画素電極と同じ導電層にダミーの電極層を有することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第３のダミー画素は、前記ダミーのドレイン電極線および前記ダミーの電極層と接続されたTFT素子を有することを特徴とする請求項７に記載の表示装置。
【請求項９】
複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、
前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、
前記画素領域の集合として表示領域が設定された表示装置において、
前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するＴＦＴ素子とは、該ドレイン電極線を介して互いに反対側に配置され、
かつ前記表示領域の外側に、２本の前記ゲート電極線を隔ててTFT素子が配置されたダミー領域を有することを特徴とする表示装置。
【請求項１０】
前記ダミー領域は、遮光されていることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記表示領域の左外側の前記ダミー領域に配置されるTFT素子と前記表示領域の右外側の前記ダミー領域に配置されるTFT素子は、前記ドレイン電極線の延在方向に、前記画素領域の前記ドレイン電極線の延在方向の長さ分ずれていることを特徴とする請求項９または請求項１０に記載の表示装置。
【請求項１２】
前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わることを特徴とする請求項９乃至請求項１１のいずれか１項に記載の表示装置。
【請求項１３】
前記ドレイン電極線の隣接する２本には、互いに逆の極性の信号が加わることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、
前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、
前記画素領域の集合として表示領域が設定された表示装置において、
前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するTFT素子とは、該ドレイン電極線を介して互いに反対側に配置され、
前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わり、かつ隣接する２本に互いに逆の極性の信号が加わることを特徴とする表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
（１）TFT素子および画素電極が画素単位で配置された表示パネルを有する表示装置であって、前記表示パネルは、有効表示領域の端部のうち、ゲート電極線の延在方向の一方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の一方の端部から数えて偶数本目のゲート電極線に接続されたTFT素子を有する第１のダミー画素が配置され、有効表示領域の端部のうち、前記ゲート電極線の延在方向の他方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の前記一方の端部から数えて奇数本目のゲート電極線に接続されたTFT素子を有する第２のダミー画素が配置されており、各ドレイン電極線は、当該ドレイン電極線に接続された各画素のTFT素子が、延在方向に沿って交互に配置されており、前記ゲート電極線の延在方向の端部の各ドレイン電極線は、有効表示領域内に配置された複数のTFT素子と、前記有効表示領域外に配置された複数の第１または第２のダミー画素とに接続されており、前記各ドレイン電極線に接続された前記複数のTFT素子と前記複数の第１または第２のダミー画素は、前記各ドレイン電極線の延在方向に沿って交互に配置されている表示装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
（５）前記（１）において、前記第１または第２のダミー画素の外側に、ダミーのドレイン電極線を有する表示装置である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
（６）前記（１）において、前記複数の第１のダミー画素の間、または前記複数の第２のダミー画素の間に、第３のダミー画素が配置されている表示装置である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
（９）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するＴＦＴ素子とは、該ドレイン電極線を介して互いに反対側に配置され、かつ前記表示領域の外側に、２本の前記ゲート電極線を隔ててTFT素子が配置されたダミー領域を有する表示装置である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
（１０）前記（９）において、前記ダミー領域は、遮光されている表示装置である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
（１１）前記（９）または（１０）において、前記表示領域の左外側の前記ダミー領域に配置されるTFT素子と前記表示領域の右外側の前記ダミー領域に配置されるTFT素子は、前記ドレイン電極線の延在方向に、前記画素領域の前記ドレイン電極線の延在方向の長さ分ずれている表示装置である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（１２）前記（９）から（１１）のいずれかにおいて、前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わる表示装置である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
（１４）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するTFT素子とは、該ドレイン電極線を介して互いに反対側に配置され、前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わり、かつ隣接する２本に互いに逆の極性の信号が加わる表示装置である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
本実施例のTFT基板１は、たとえば、図３に示すように、水平方向に延在し、上下方向に並んで配置されたｎ＋１本のゲート電極線ＧＬと、上下方向に延在し、水平方向に並んで配置された３ｍ＋１本のドレイン電極線ＤＬと、水平方向に延在し、上下方向に並んで配置された共通信号線ＣＬとを有する。なお、以下の説明は共通信号線ＣＬを持つ例を挙げて行うが、持たない例でもそのまま適用できる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
また、各ゲート電極線ＧＬと各ドレイン電極線ＤＬの交点には、ゲート電極線ＧＬおよびドレイン電極線と接続されたTFT素子が配置されている。このとき、TFT素子のソース電極は、画素電極ＰＸと接続されている。また、画素電極ＰＸと、共通信号線ＣＬに接続されたコモン電極（図示しない）との間には容量素子が形成されている。共通信号線ＣＬに接続されたコモン電極が無い例としては、TFT基板１に対向する基板２にコモン電極を形成し、そのコモン電極と画素電極ＰＸの間に容量素子が形成される、いわゆる縦電界方式の構成が一例として上げられる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
有効表示領域Ｌでは、TFT素子がドレイン電極線ＤＬに交互に接続している。すなわち、奇数番のゲート電極線ＧＬにより制御される画素のTFT素子は、当該画素を構成する左側のドレイン電極線ＤＬに接続し、偶数番のゲート電極線ＧＬにより制御される画素のTFT素子は、当該画素を構成する右側のドレイン電極線ＤＬに接続している。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
また、各ドレイン電極線ＤＬに右側から接続するTFT素子と、当該ドレイン電極線ＤＬに左側から接続するTFT素子とが、当該ドレイン電極線ＤＬの延在方向に沿って交互に配置されている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
TFT基板１に、図３に示したような構成の回路を設けた場合、第１のダミー画素ＤＰ１が配置された端部側のドレイン電極線ＤＬ1には、当該ドレイン電極線ＤＬ1の一方側（右側）から有効表示領域Ｌ内のＲ画素のTFT素子が接続されており、かつ当該ドレイン電極線ＤＬ1の他方側（左側）から第１のダミー画素ＤＰ１のTFT素子が接続されている。また、当該Ｒ画素のTFT素子と当該第１のダミー画素ＤＰ１のTFT素子は、ドレイン電極線ＤＬ1の延在方向に沿って交互に配置されている。このとき、ドレイン電極線ＤＬ1に、紙面上方側から書き込み信号を印加するとすれば、印加する信号は、たとえば、図４に示すように、奇数本目のゲート電極線ＧＬ1，ＧＬ3，ＧＬ5にゲート信号が印加されるタイミングでＲ画素に書き込む信号が印加され、偶数本目のゲート電極線ＧＬ2，ＧＬ4にゲート信号が印加されるタイミングでダミー画素ＤＰ１を黒色表示させる信号が印加されるようにする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
また図６や図７は、有効表示領域の他のドレイン電極線に加えられる一般的信号の例として説明に用いることもできる。特徴的なことは１フレーム期間中極性が一定であることである。その上で、ドレイン電極線延在方向に隣接する任意の２つの画素間で、画素中のTFT素子が接続するドレイン電極線を異ならせる、すなわち一方の画素のTFT素子を右側のドレイン電極線に接続し、他方の画素のTFT素子を左側のドレイン電極線に接続することにより、表示としてはドット反転が実現する。このように信号自体の極性反転の回数が、１フレーム毎に１回となるため、ライン毎に反転する従来のドット反転に比べ信号の極性反転の回数を数百分の１、たとえばXGAでは768分の1に激減することができる。ドレイン電極線の信号が極性反転すると、ドレイン電極線の充放電に伴いドレイン電極線の電位が安定化するまで時間を要するため、この時間分、実効的な書込み時間が減少してしまう。このため従来のドット反転では100Hz以上の高周波数での書込みは困難であった。これに対し本願では、フレーム中に極性反転が無くなるため充放電時間がそのまま書き込みに寄与できるため、100Hz以上の高周波数、たとえば120Hzのような、入力信号60Hzに対し倍速となる駆動が実現できるようになる。そしてその際、表示画像としてはドット反転が維持されるため、フリッカのような弊害も生じないものとなっている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
前記実施例では、図３に示したように、第１および第２のダミー画素ＤＰ１，ＤＰ２として、有効表示領域Ｌ内の画素と同じ構成のダミー画素を配置したが、これに限らず、たとえば、図１１に示すように、TFT素子のみを配置してもよい。これは、ドレイン電極線の主な負荷容量が、TFT素子による容量であるためである。なお、図１１に示した回路構成は、第１および第２のダミー画素ＤＰ１，ＤＰ２をTFT素子のみにした点以外は、図３に示した回路構成と同じである。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
図１４乃至図１８は、前記実施例の第３の変形例を説明するための模式図であり、図１４乃至図１６はそれぞれTFT基板の回路構成を示す図、図１７は図１５の回路構成を適用したTFT基板の構成例を示す拡大平面図、図１８は図１７のＤ−Ｄ’線断面図である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
このような構成、たとえば、図１５に示したような回路構成にする場合の一例を図１７および図１８に示す。第３のダミー画素ＤＰ３には、たとえば、図１７および図１８に示すように、コモン電位の電極ＵＣと一体的として、有効表示領域内の画素の画素電極ＰＸと同じ層にダミーの画素電極を設けることができる。これにより、有効表示領域の左側にある第１のダミー画素ＤＰ１と第３のダミー画素ＤＰ３が交互に並んでいる列の最上層には、画素電極とコモン電極とが交互に配置される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図１９乃至図２５は、前記実施例の第４の変形例を説明するための模式図であり、図１９乃至図２１はそれぞれTFT基板の回路構成を示す図、図２２は図２０の回路構成を適用したTFT基板の構成例を示す拡大平面図、図２３は図２２のＥ−Ｅ’線断面図、図２４は図２０の回路構成を適用したTFT基板の他の構成例を示す拡大平面図、図２５は図２４のＦ−Ｆ’線断面図である。