【手続補正書】
【提出日】平成20年2月12日(2008.2.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された受光器と、
少なくとも一個のリセットウェルおよび一個の記憶ノードを含み、前記受光器から分離されて前記半導体基板に形成された半導体ウェルであって、前記記憶ノードが前記受光器から光電誘導信号を受信できるように選択的に接続される半導体ウェルと
を備えた装置。
【請求項２】
さらに、前記記憶ノードを入射光から遮蔽するための光シールドを備えた請求項１に記載の装置。
【請求項３】
前記受光器は、光ダイオードを含む請求項２に記載の装置。
【請求項４】
前記受光器は、光ゲートを含む請求項２に記載の装置。
【請求項５】
前記半導体ウェルに、さらに、
前記受光器から光電誘導信号を受信できるように接続されたブリッジ拡散部と、
前記ブリッジ拡散部と前記記憶ノードの間に接続され、前記光電誘導信号を前記ブリッジ拡散部から前記記憶ノードに結合するように動作する伝達ゲートと
を備えた請求項１に記載の装置。
【請求項６】
さらに、前記半導体ウェルを入射光から遮蔽するための光シールドを備えた請求項５に記載の装置。
【請求項７】
前記半導体ウェルは、Ｎ型ウェルであり、かつ
前記伝達ゲートは、Ｐ型ゲートである請求項６に記載の装置。
【請求項８】
前記受光器は、Ｎ型ウェル式光ダイオードである請求項７に記載の装置。
【請求項９】
前記リセットウェルは、記憶ノード用リセットウェルであり、さらに、
前記記憶ノード内の光電誘導信号をリセットするために、前記記憶ノード用リセットウェルを前記記憶ノードに接続するように選択的に作動する記憶ノード用リセットゲートを備えた請求項６に記載の装置。
【請求項１０】
さらに、
リセットレベルに設定された光学器リセット半導体ウェルと、
前記光学器における値をリセットするために、前記光学器とブリッジ拡散部を前記光学器リセット半導体ウェルに接続するように選択的に作動する光学器リセットゲートと
を備えた請求項９に記載の装置。
【請求項１１】
前記半導体ウェルに、さらに、第１および第２リセット構造を備え、
前記第１リセット構造は、前記記憶ノードの値をリセットし、
前記第２リセット構造は、前記受光器の値をリセットするように動作する請求項５に記載の装置。
【請求項１２】
さらに、前記半導体ウェルを入射光から遮蔽するための光シールドを備えた請求項１に記載の装置。
【請求項１３】
前記受光器は、光ダイオードである請求項１１に記載の装置。
【請求項１４】
前記受光器は、光ゲートであり、さらに、
前記光ゲート内に前記光ゲートの出力を遮断するブリッジ拡散部を備えた請求項１１に記載の装置。
【請求項１５】
さらに、前記光ゲートに接続されたブルーミング防止ゲートを備えた請求項１４に記載の装置。
【請求項１６】
さらに、前記半導体基板に形成され、かつ少なくとも前記受光器を含む第２半導体ウェルを備えた請求項１２に記載の装置。
【請求項１７】
さらに、
前記第２半導体ウェルに設けた受光器リセットウェルと、
前記光学器リセットウェルのリセットレベルを前記光学器へ結合させるように選択的に作動する受光器伝達ゲートと
を備えた請求項１６に記載の装置。
【請求項１８】
さらに、前記第２半導体ウェル内に配置されたブルーミング防止ゲートを備えた請求項１７に記載の装置。
【請求項１９】
さらに、前記半導体ウェル内に第１ブリッジ拡散部を設け、かつ
前記第２半導体ウェル内に第２ブリッジ拡散部を設けた請求項１６に記載の装置。
【請求項２０】
さらに、
前記半導体ウェルに配置されて、リセットレベルを維持する記憶ノード用リセットウェルと、
前記半導体ウェル内に配置されて、前記記憶ノードを前記記憶ノード用リセットウェルのリセットレベルに選択的に結合させるように動作する記憶ノード用リセットゲートと
を備えた請求項１９に記載の装置。
【請求項２１】
前記光電誘導信号は、電荷である請求項２に記載の装置。
【請求項２２】
半導体基板上の受光器アレイの光電誘導信号を受信する工程と、
共通の集積期間を同時に開始させるように前記受光器アレイの各受光器を制御する工程と、
各集積期間の終了時に、前記光電誘導信号を、前記半導体基板に形成された各半導体ウェル内に配置された各記憶ノードに伝送するように受光器アレイの各受光器を制御する工程と、
各記憶ノードの電荷集積を防止する工程とを含む方法であって、
各記憶ノードは第１導電型とされ、各記憶ノードの周りの各半導体の部分は第２導電型とされている方法。
【請求項２３】
前記防止の工程は、各記憶ノードを、少なくとも前記各記憶ノードを蓋う光シールドで遮蔽する工程を含む請求項２２に記載の方法。
【請求項２４】
前記防止の工程は、各半導体ウェルを、前記各半導体ウェルを蓋う光シールドで遮蔽する工程を含む請求項２２に記載の方法。
【請求項２５】
さらに、
各記憶ノードの値をリセットする第１リセット動作を可能にさせる工程と、
各受光器の値をリセットする第２リセット動作を可能にさせる工程と
を含む請求項２４に記載の方法。
【請求項２６】
前記第１および第２リセット動作はそれぞれ、各半導体ウェル内のゲートを作動させる工程を含む請求項２５に記載の方法。
【請求項２７】
各光電誘導信号は、前記集積期間の間の各受光器によって生成される電荷を示す信号である請求項２６に記載の方法。
【請求項２８】
各受光器は、光ダイオードを含む請求項２６に記載の方法。
【請求項２９】
各受光器は、光ゲートを含む請求項２６に記載の方法。
【請求項３０】
さらに、各受光器が予め決められた量を超える光電誘導信号を受信することを防止する工程を含む請求項２４に記載の方法。
【請求項３１】
前記アレイの複数の受光器それぞれは、第２半導体ウェルを備えている請求項２４に記載の方法。
【請求項３２】
さらに、各第２半導体ウェル内に配置されたブルーミング防止ゲートで、各受光器から電荷を取り除く工程を含む請求項３１に記載の方法。
【請求項３３】
さらに、各第２半導体ウェル内に配置されたリセットゲートで、各受光器をリセットする工程を含む請求項３１に記載の方法。
【請求項３４】
さらに、各半導体ウェル内に設けたリセットトランジスタで、各記憶ノードをリセットする工程を含む請求項２２に記載の方法。
【請求項３５】
さらに、各半導体ウェル領域内に設けた転送ゲートで、各受光器から各記憶ノードに電荷を転送する工程を含む請求項２２に記載の方法。
【請求項３６】
さらに、各半導体ウェル領域内に配置されたブリッジ拡散ノードで、各記憶ノードを遮断する工程を含む請求項２２に記載の方法。
【請求項３７】
半導体基板と、
前記半導体基板に形成された受光器アレイとを備え、
前記アレイの各受光器は画素回路を形成していて、
各画素回路は、受光部と、前記受光部から分離された分離記憶部とで構成されており、
前記分離記憶部は、分離された第１半導体ウェル内に形成されており、さらに
前記分離第１半導体ウェルのそれぞれは、
前記分離記憶部を入射光から遮蔽するための光シールド部と、
リセットウェルと、
前記分離記憶部を前記リセットウェルの値に選択的に結合することにより、前記分離記憶部をリセットする第１ゲート部と、
前記受光器の値を前記リセットウェルの値に選択的に結合することにより、連携する受光器をリセットするように動作する第２ゲート部とを備えた装置。
【請求項３８】
さらに、
前記第１半導体ウェルのそれぞれ内で前記受光器に接続されたブリッジ拡散部と、
前記ブリッジ拡散部と前記記分離憶部間に接続されて、前記光電誘導信号を前記ブリッジ拡散部から前記分離記憶部に結合させるように動作するサンプルゲートとを備えた請求項３７に記載の装置。
【請求項３９】
前記受光器は、光ゲートを含む請求項３８に記載の装置。
【請求項４０】
前記受光器は、光ダイオードを含む請求項３７に記載の装置。
【請求項４１】
さらに、連携する受光器に接続されて、前記連携受光器が特定量を超える光電誘導信号を蓄積しないように作動するブルーミング防止ゲートを備えた請求項３７に記載の装置。
【請求項４２】
前記光シールド部は、金属製の光シールドである請求項３７に記載の装置。
【請求項４３】
前記分離第１半導体ウェルは、Ｎ型ウェルである請求項３７に記載の装置。
【請求項４４】
半導体基板と、
前記半導体基板に設けられて、受光器を含む第１半導体ウェルと、
前記第１半導体ウェルと分離されて、前記半導体基板に配置されており、リセットウェル、および前記第１半導体ウェルの受光器から光電誘導信号を受信するために選択的に結合される記憶ノードを含む第２半導体ウェルと
を備えた装置。
【請求項４５】
さらに、前記第２半導体ウェルに連携し、少なくとも前記第２半導体ウェルの一部を入射光から遮蔽する光シールドを備えた請求項４４に記載の装置。
【請求項４６】
さらに、
前記第２半導体ウェル内に設けられて、前記受光器に接続されたブリッジ拡散部と、
前記ブリッジ拡散部と前記記憶ノードとの間に接続され、前記光電誘導信号を前記ブリッジ拡散部から前記記憶ノードに結合するように選択的に作動する伝達ゲートとを備えた請求項４４に記載の装置。
【請求項４７】
さらに、前記第２半導体ウェル内に配置され、前記記憶ノードの値をリセットするように作動するリセット構造を備えた請求項４４に記載の装置。
【請求項４８】
前記リセットウェルは、リセットレベルに設定されていて、
さらに、前記リセットウェルを前記記憶ノードに接続するように作動して、前記記憶ノードの値をリセットするリセットゲートを備えた請求項４７に記載の装置。
【請求項４９】
さらに、前記受光器の値をリセットするように作動する受光器リセット構造を備えた請求項４４に記載の装置。
【請求項５０】
前記受光器リセット構造は、前記第１半導体ウェル内に配置されている請求項４９に記載の装置。
【請求項５１】
前記受光器リセット構造は、
リセットレベルに設定されたリセットウェルと、
前記リセットウェルと前記受光器の間に接続されていて、前記リセットウェルを前記受光器に接続するように作動する受光器リセットゲートとを含む請求項５０に記載の装置。
【請求項５２】
前記受光器は、光ゲートを含む請求項４４に記載の装置。
【請求項５３】
半導体基板と、
前記半導体基板に配置された複数の画素とを備え、
前記複数の画素のそれぞれが、
（ａ）受光器と、
（ｂ）前記半導体ウェルを前記半導体基板から分離させる半導体形式で形成された分離半導体ウェルとを有し、
前記分離半導体ウェルが、
（ｉ）前記分離半導体ウェルを入射光から遮蔽する光シールドと、
（ｉｉ）前記受光器から光電誘導信号を示す値を受信できるように前記受光器に接続された受信ノードと、
（ｉｉｉ）前記受信ノードから分離された記憶ノードと、
（ｉｖ）前記受信ノードと前記記憶ノードの間に接続されていて、前記複数の画素のそれぞれにおける前記受光器からの信号を前記複数の画素のそれぞれにおける前記記憶ノードにほぼ同時に伝送できるように、前記複数の画素のそれぞれで動作する伝達ゲートとを備えており、
（ｃ）前記受光器の値をリセット制御する第１リセットゲート、および前記記憶ノードの値をリセットする第２リセットゲートと
を備えた装置。
【請求項５４】
前記第１および第２リセットゲートは、それぞれ前記分離半導体ウェル内に配置されている請求項５３に記載の装置。
【請求項５５】
前記第１および第２リセットゲートのうちの１つは、前記分離半導体ウェルに配置され、前記第１および第２リセットゲートのうちの他の１つは、前記半導体ウェルに配置されない請求項５３に記載の装置。