【手続補正書】
【提出日】平成19年5月30日(2007.5.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記絶縁基板上に第１の半導体島領域及び第２の半導体島領域を形成し、
前記第１の半導体島領域及び前記第２の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１の半導体島領域上に第１のゲイト電極を、前記第２の半導体島領域上に第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記第１のゲイト電極及び前記層間絶縁膜をマスクとして、前記第１の半導体島領域中に第２の不純物を注入し、
前記層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記第１のゲイト電極と、前記第２のゲイト電極と、前記層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入することを特徴とする半導体集積回路の作製方法。
【請求項２】
半導体基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記半導体基板中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、第２のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記第１のゲイト電極及び前記層間絶縁膜をマスクとして、前記半導体基板中に第２の不純物を注入し、
前記層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記第１のゲイト電極と、前記第２のゲイト電極と、前記層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記半導体基板中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入することを特徴とする半導体集積回路の作製方法。
【請求項３】
請求項１または２において、前記層間絶縁膜の膜厚は０．３μｍ以上になるように形成されることを特徴とする半導体集積回路の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、前記層間絶縁膜は窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜との積層又は酸化珪素膜と有機樹脂膜との積層のいずれかでなるよう形成されることを特徴とする半導体集積回路の作製方法。
【請求項５】
絶縁基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタを有する半導体集積回路の作製方法であって、
前記絶縁基板上に第１の半導体島領域及び第２の半導体島領域を形成し、
前記第１の半導体島領域及び前記第２の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１の半導体島領域上に第１のゲイト電極を、前記第２の半導体島領域上に第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、を覆って第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記第１のゲイト電極及び前記第１の層間絶縁膜をマスクとして、前記第１の半導体島領域中に第２の不純物を注入し、
前記第１の層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第１の半導体島領域及び第２の半導体島領域中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と前記スペーサーと、を覆って第２の層間絶縁膜を形成することを特徴とする半導体集積回路の作製方法。
【請求項６】
半導体基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び第２のゲイト電極をマスクとして、前記半導体基板中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、第２のゲイト電極と、を覆って第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記第１のゲイト電極及び前記第１の層間絶縁膜をマスクとして、前記半導体基板中に第２の不純物を注入し、
前記第１の層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記半導体基板中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記スペーサーと、を覆って第２の層間絶縁膜を形成することを特徴とする半導体集積回路の作製方法。
【請求項７】
請求項５または６において、前記第１の層間絶縁膜の膜厚は０．３μｍ以上になるように形成されることを特徴とする半導体集積回路の作製方法。
【請求項８】
請求項５乃至７のいずれか一項において、前記第１の層間絶縁膜は窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜との積層又は酸化珪素膜と有機樹脂膜との積層のいずれかでなるよう形成されることを特徴とする半導体集積回路の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記第１の不純物はリンであることを特徴とする半導体集積回路の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、前記第２の不純物はボロンであることを特徴とする半導体集積回路の作製方法。
【請求項１１】
絶縁基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記絶縁基板上に第１の半導体島領域及び第２の半導体島領域を形成し、
前記第１の半導体島領域及び前記第２の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１の半導体島領域上に第１のゲイト電極を、前記第２の半導体島領域上に第２のゲイト電極を形成し、
前記ゲイト絶縁膜、前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記ゲイト絶縁膜、前記第１のゲイト電極及び前記層間絶縁膜をマスクとして、前記第１の半導体島領域中に第２の不純物を注入し、
前記層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜に、前記第１の半導体島領域と前記第２の半導体島領域の一部が露出するようなコンタクトホールを形成し、
前記層間絶縁膜を覆い、前記コンタクトホールを介して前記第１の半導体島領域と前記第２の半導体島領域に接続された金属膜を形成し、
前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体集積回路の作製方法。
【請求項１２】
半導体基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記半導体基板中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、第２のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記ゲイト絶縁膜、前記第１のゲイト電極及び前記層間絶縁膜をマスクとして、前記第１の不純物が注入された前記半導体基板の一部に第２の不純物を注入し、
前記層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第１の不純物が注入された前記半導体基板に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜に、前記第１の不純物が注入された前記半導体基板が露出するようなコンタクトホールを形成し、
前記層間絶縁膜を覆い、前記コンタクトホールを介して前記第１の不純物が注入された前記半導体基板に接続された金属膜を形成し、
前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体集積回路の作製方法。
【請求項１３】
絶縁基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタを有する半導体集積回路の作製方法であって、
前記絶縁基板上に第１の半導体島領域及び第２の半導体島領域を形成し、
前記第１の半導体島領域及び前記第２の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第１の半導体島領域上に第１のゲイト電極を、前記第２の半導体島領域上に第２のゲイト電極を形成し、
前記第１のゲイト電極及び前記第２のゲイト電極をマスクとして、前記第１の半導体島領域及び前記第２の半導体島領域中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、を覆って第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記ゲイト絶縁膜、前記第１のゲイト電極及び前記第１の層間絶縁膜をマスクとして、前記第１の半導体島領域中に第２の不純物を注入し、
前記第１の層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第１の半導体島領域及び第２の半導体島領域中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と前記スペーサーと、を覆って第２の層間絶縁膜を形成し、
前記ゲイト絶縁膜と前記第２の層間絶縁膜に、前記第１の半導体島領域と前記第２の半導体島領域の一部が露出するようなコンタクトホールを形成し、
前記第２の層間絶縁膜を覆い、前記コンタクトホールを介して前記第１の半導体島領域と前記第２の半導体島領域に接続された金属膜を形成し、
前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体集積回路の作製方法。
【請求項１４】
半導体基板上にＰチャネル型トランジスタと、Ｎチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第１のゲイト電極及び第２のゲイト電極を形成し、
前記第１のゲイト電極及び第２のゲイト電極をマスクとして、前記半導体基板中に第１の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、第２のゲイト電極と、を覆って第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に前記第１のゲイト電極が露呈するような開孔を形成し、
前記第１のゲイト電極及び前記第１の層間絶縁膜をマスクとして、前記第１の不純物が注入された前記半導体基板の一部に第２の不純物を注入し、
前記第１の層間絶縁膜に前記第２のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第２のゲイト電極の側面にスペーサーを形成し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記第２のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記半導体基板中に前記第１の濃度よりも大きい第２の濃度の第１の不純物を注入し、
前記ゲイト絶縁膜と、前記第１のゲイト電極と、前記第２のゲイト電極と、前記第１の層間絶縁膜と、前記スペーサーと、を覆って第２の層間絶縁膜を形成し、
前記ゲイト絶縁膜と前記第２の層間絶縁膜に、前記第１の不純物が注入された前記半導体基板が露出するようなコンタクトホールを形成し、
前記第２の層間絶縁膜を覆い、前記コンタクトホールを介して前記第１の不純物が注入された前記半導体基板に接続された金属膜を形成し、
前記金属膜をパターニングしてソース配線、ドレイン配線を形成することを特徴とする半導体集積回路の作製方法。